



รายงานสหกิจศึกษาฉบับสมบูรณ์

กระบวนการบนเส้นโค้งเชิงวงรีในช่วงจำกัดP192โดยดำเนินงานบนฮาร์ดแวร์
Elliptic Curve Operation Finite Field P192 Hardware Implement

ชินภัทร์ ช้อนน่อ

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2562

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อโครงการสหกิจศึกษา กระบวนการบนเส้นโค้งเชิงวงรีในช่วงจำกัดP192โดยดำเนินงานบนฮาร์ดแวร์

ชื่อ-สกุล นักศึกษา นายชินภัทร์ ช่อหน่อ

คณะ วิศวกรรมศาสตร์ ภาควิชา อิเล็กทรอนิกส์

ชื่อ-สกุล อาจารย์นิเทศ ดร.สุเมฆ วิศยทักษิณ

ชื่อ-สกุล ผู้นิเทศงาน นายธนพล หงษ์ทรงเกียรติ

ชื่อสถานประกอบการ บริษัท ซิลิคอน คราฟท์ เทคโนโลยี จำกัด (มหาชน)

บทคัดย่อ

โครงการนี้เป็นโครงการสหกิจที่ร่วมกับบริษัท ซิลิคอน คราฟท์ เทคโนโลยี จำกัด (มหาชน) ซึ่งเป็นการศึกษาเกี่ยวกับวิทยาการเข้ารหัสบนเส้นโค้งเชิงวงรี โดยใช้อารอกแบบ และการดำเนินงานเชิงฮาร์ดแวร์ ซึ่งโครงการนี้จะใช้กระบวนการทางคณิตศาสตร์ในช่วงจำกัดP192 และมุ่งเน้นในส่วนของการคุณจุดบนเส้นกราฟ ที่เป็นพื้นฐานของกระบวนการบนเส้นโค้งเชิงวงรี และสามารถนำไปต่อยอดเพื่อใช้ในวิทยาการเข้ารหัสบนเส้นโค้งเชิงวงรีได้ โดยการทำงานของวงจรจะรับค่าสเกล่า และจะเริ่มทำงานเมื่อส่งสัญญาณเริ่มทำงาน จากนั้นจะได้ผลลัพธ์เป็นค่าการคูณกันระหว่างค่าสเกล่ากับจุดเริ่มต้นบนเส้นกราฟ ซึ่งอยู่ในรูปของจุด จุดหนึ่งบนกราฟที่เป็นค่าบนแกนตั้ง และแกนนอน

คำสำคัญ : เส้นโค้งเชิงวงรี, วิทยาการเข้ารหัสบนเส้นโค้งเชิงวงรี, กระบวนการบนเส้นโค้งเชิงวงรี, การคูณจุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Co-operative Title: Elliptic Curve Operation Finite Field P192 Hardware Implement

Student Intern Name: Mr.Chinnapat Khonor

Faculty: Engineering

Department: Electronics

Advisor Name: Dr.Sumek Wisayataksin

Mentor Name: Mr.Thanapol Hongsongkiat

Company: Silicon Craft Technology

ABSTRACT

This project co-operative with Silicon Craft Technology to study about Elliptic Curve Cryptography that design and implement in hardware in this project use arithmetic in finite field P192 and focus on point multiplication in elliptic curve that is basic in elliptic curve and can use to do many thing in cryptography. Point multiplication in this project started form input scalar value and sent enable signal to start process then output is multiplication between scalar value and base point in elliptic curve that shown in vector.

Keywords: elliptic curve, elliptic curve cryptography, elliptic curve operation, point multiplication

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการนี้จะไม่สามารถเกิดขึ้นได้ถ้าไม่ได้รับความกรุณาจาก บริษัท ซิลิคอน คราฟท์ จำกัด(มหาชน) ซึ่งอนุญาตให้ร่วมปฏิบัติงานสหกิจ ตั้งแต่วันที่ 5 สิงหาคม พ.ศ.2562 ถึง วันที่ 29 พฤศจิกายน พ.ศ.2562 การที่ข้าพเจ้าได้ร่วมปฏิบัติงานสหกิจนั้น ส่งผลให้ข้าพเจ้าได้รับประสบการณ์การทำงาน และการออกแบบ ในส่วนของวงจรรวมดิจิทัล อีกทั้งความรู้และความร่วมมือในการทำโครงการ ซึ่งสำเร็จได้ด้วยความช่วยเหลือและการสนับสนุนในด้านต่างๆ จากบุคลากรในแผนกการออกแบบวงจรรวมดิจิทัล อาจารย์ นิเทศ และบุคลากรที่เกี่ยวข้อง ที่คอยติดต่อประสานงานสหกิจครั้งนี้

ข้าพเจ้าขอขอบพระคุณผู้มีส่วนร่วมทุกท่าน ที่ให้คำแนะนำและให้คำปรึกษาในการทำโครงการนี้ ตลอดจนให้การดูแล อีกทั้งคอยแนะนำประสบการณ์ในการทำงานจริง ข้าพเจ้าขอขอบคุณไว้ ณ ที่นี้ด้วย

ชินภัทร์ ช้อหน่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ.....	III
สารบัญ	IV
สารบัญภาพ	V
บทที่ 1 บทนำ.....	1
1.1 ความเป็นมาและความสำคัญ.....	1
1.2 วัตถุประสงค์ของการวิจัย	1
1.3 ขอบเขตของการวิจัย.....	1
1.4 วิธีการดำเนินการวิจัย.....	2
1.5 ประโยชน์ที่คาดว่าจะได้รับ.....	2
บทที่ 2 ทฤษฎีและงานวิจัยที่เกี่ยวข้อง.....	3
2.1 วิทยาการเข้ารหัส (Cryptography).....	3
2.2 เส้นโค้งเชิงวงรี (Elliptic Curve).....	5
2.3 ตัวแปรที่เกี่ยวข้องบนFinite field P192.....	9
บทที่ 3 การดำเนินงาน	10
3.1 การออกแบบส่วน Finite field Arithmetic.....	10
3.2 การออกแบบส่วนPoint Addition และ Point Doubling.....	11
3.3 การออกแบบ Point Multiplication	13
บทที่ 4 ผลการวิจัย.....	14
บทที่ 5 สรุปผลการวิจัยและข้อเสนอแนะ	15
เอกสารอ้างอิง	16
ภาคผนวก	17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

ภาพที่	หน้า
2.1 การสื่อสารโดยใช้กุญแจเดี่ยว.....	3
2.2 การสื่อสารโดยใช้กุญแจคู่.....	4
2.3 กราฟเส้นโค้งเชิงวงรี เมื่อ $a = -8, b = 12$	5
2.4 ระดับชั้นของเส้นโค้งเชิงวงรี.....	5
2.5 โครงสร้างของFinite field.....	6
2.6 Point Addition.....	7
2.7 Point Doubling.....	8
2.8 แสดงตัวแปรที่เกี่ยวข้องใน P192.....	9
3.1 ภาพรวมการทำงานของระบบ.....	10
3.2 การ invert โดยใช้ binary GCD.....	10
3.3 Flow Chart การ Invert.....	11
3.4 วงจรPoint Addition.....	11
3.5 วงจรPoint Doubling.....	12
3.6 State Diagram ของวงจรบวกและคูณสอง.....	12
3.7 แสดงการทำงานของMontgomery Ladder.....	13
3.8 วงจรPoint Multiplication.....	13
4.1 การเปรียบเทียบผลลัพธ์ระหว่างDesign กับ NIST.....	14
5.1 กราฟพื้นที่ที่ใช้.....	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญ

ปัจจุบันโลกของดิจิทัลได้เข้ามามีบทบาทมากขึ้นเรื่อยๆ โดยสิ่งที่เห็นได้อย่างชัดเจนคือ สังคมออนไลน์ ซึ่งเป็นสังคมที่แทบจะพบเห็นผู้คนทุกช่วงอายุเข้ามามีส่วนร่วมเนื่องด้วยความสะดวกที่เข้าถึงได้ง่าย และพื้นที่ส่วนใหญ่สามารถเข้าถึงอินเทอร์เน็ตได้ ทำให้เกิดกระแสของ IoT หรือ Internet of Thing ที่จะเชื่อมต่อสิ่งต่างๆในโลก ด้วยอินเทอร์เน็ตหรือสัญญาณไร้สาย อีกทั้งยังมีเรื่องของ Blockchain และ Cryptocurrency ที่เป็นการแลกเปลี่ยนข้อมูลดิจิทัล

ดังนั้นทำให้การพัฒนาของอินเทอร์เน็ต และการเชื่อมต่อไร้สาย ได้มีการพัฒนาอย่างรวดเร็ว ซึ่งสิ่งที่สำคัญไม่แพ้กันก็คือ ความปลอดภัย โดยในอดีตผู้ใช้งานน้อยคนนักที่จะสนใจในเรื่องนี้ แต่ในปัจจุบันผู้คนเริ่มคำนึงถึงความปลอดภัยในโลกดิจิทัลเพิ่มมากขึ้นเรื่อยๆ เนื่องจากการที่อินเทอร์เน็ตเข้าถึงได้ง่าย ส่งผลให้เกิดการโจรกรรมข้อมูลดิจิทัลมีเพิ่มมากขึ้น และถ้า Internet of Thing เกิดขึ้นจริง ทุกสิ่งสามารถควบคุมได้โดยข้อมูลดิจิทัล แต่ถ้าการรักษาความปลอดภัยทำได้ไม่ดีหรือมีช่องโหว่ ก็จะมีคนที่ประโยชน์จากช่องโหว่นั้นในการเข้าถึงข้อมูลดิจิทัล และสามารถควบคุมสิ่งต่างๆได้ ดังนั้นระบบรักษาความปลอดภัยนั้นจึงเป็นสิ่งสำคัญมากสิ่งหนึ่งในโลกดิจิทัล ส่งผลให้มีการพัฒนารูปแบบการเข้ารหัสด้วยวิธีต่างๆ เพื่อให้เกิดความปลอดภัยมากที่สุดจนเกิดเป็น Elliptic Curve Cryptography หรือ วิทยาการเข้ารหัสเส้นโค้งเชิงวงรี

บริษัท ซิลิคอน คราฟท์ เทคโนโลยี จำกัด(มหาชน) ได้เห็นถึงความสนใจ ในการที่จะเชื่อมระหว่างโลกอนาล็อกและดิจิทัล จึงได้เกิดการประยุกต์นำ Elliptic Curve Cryptography มาออกแบบและพัฒนาลงบนฮาร์ดแวร์ โดยส่วนหนึ่งใช้เป็นหัวข้อในการปฏิบัติงานสหกิจ

1.2 วัตถุประสงค์ของการวิจัย

1.2.1 ศึกษาวิทยาการเข้ารหัส

1.2.2 เพื่อเรียนรู้วิธีการออกแบบวงจรรวมดิจิทัล

1.2.3 ศึกษาการทำงานของ Elliptic Curve Cryptography

1.3 ขอบเขตของการวิจัย


สามารถทำงานได้และให้ผลลัพธ์ที่ถูกต้องในการทำ Point Multiplication โดยอยู่ในพื้นฐานของ Finite field P192

1.4 วิธีการดำเนินการวิจัย

- 1.4.1 ศึกษาทฤษฎีการทำงานของหัวข้อที่สนใจ
- 1.4.2 ทดลองเขียนโปรแกรมลงบนซอฟต์แวร์เพื่อตรวจสอบว่าทฤษฎีนั้นใช้ได้จริง
- 1.4.3 ออกแบบและ วางโครงสร้างภายในวงจร
- 1.4.4 เขียนฮาร์ดแวร์ให้ทำงานตามที่ออกแบบเพื่อนำไปสังเคราะห์เป็นวงจรจริง
- 1.4.5 ทดสอบการทำงานของฮาร์ดแวร์ที่ออกแบบและ ตรวจสอบข้อผิดพลาด
- 1.4.6 นำฮาร์ดแวร์ที่เขียนไปสังเคราะห์เป็นวงจร

1.5 ประโยชน์ที่คาดว่าจะได้รับ

- 1.5.1 มีความรู้ ความเข้าใจ ในเรื่องวิทยาการเข้ารหัส
- 1.5.2 ได้ความรู้ ประสบการณ์การออกแบบวงจรรวมดิจิทัลเพิ่มมากขึ้น
- 1.5.3 เข้าใจรูปแบบ การทำงาน และประโยชน์ของ Elliptic Curve
- 1.5.4 นำความรู้ที่ได้ไปประยุกต์ใช้กับการออกแบบวงจรดิจิทัลอื่นได้



บทที่ 2

ทฤษฎีและงานวิจัยที่เกี่ยวข้อง


2.1 วิทยาการเข้ารหัส (Cryptography)

เป็นวิทยาการรักษาความปลอดภัยสารสนเทศ คำนี้มาจากภาษากรีก kryptos ซึ่งหมายความว่าซ่อน Cryptography สัมพันธ์ใกล้ชิดกับวินัยของ cryptology และCryptanalysis โดยรวมถึงเทคนิค เช่น microdots การควมรวมคำด้วยภาพ และวิธีการอื่นในการซ่อนสารสนเทศในพื้นที่จัดเก็บหรือ ส่งผ่าน อย่างไรก็ตามโลกที่คอมพิวเตอร์เป็นศูนย์กลางในวันนี้ ส่วนใหญ่ Cryptography มักจะ เกี่ยวข้องกับการผสมข้อความธรรมดา (plain text) ไปเป็น ciphertext กระบวนการเรียกว่า encryption จากนั้นย้อนกลับอีกครั้ง เพื่อให้ได้กลับมาเป็นข้อความธรรมดา ซึ่งจะเรียกว่า decryption

วิทยาการเข้ารหัสนั้นได้ถูกคิดค้นมาเป็นเวลามากกว่า 2000 ปีที่แล้ว โดยสิ่งประดิษฐ์ชิ้นแรกในด้านวิทยาการเข้ารหัสคือ The Scytale ถูกประดิษฐ์ขึ้นโดยชาวกรีก ซึ่งเป็นอุปกรณ์ที่ทำขึ้นจากไม้ที่มีด้านสมมาตรเท่ากันทุกด้าน โดยวิธีการเข้ารหัส จะนำกระดาษมาพันรอบ Scytale จากนั้นเขียนข้อความลับตามแนวอนวนขนานกับไม้ และต้องใช้ Scytale ที่มีขนาดเดียวกันในการถอดรหัส

2.1.1 กุญแจเดียว (Symmetric key)

กระบวนการเข้ารหัสแบบที่ผู้ส่งกับผู้รับ โดยใช้กุญแจ (key) ร่วมกัน วิธีการนี้ผู้รับกับผู้ส่งต้องตกลงกันก่อนว่าจะใช้ กุญแจ (key) อะไรในการเข้ารหัสและถอดรหัส หรือ อาจจะเป็นชุดคีย์เดียวกันเลยก็ได้ เช่น ผู้ส่ง ส่งข้อความลับ (Cipher Text) ไปให้ ผู้รับ โดยมี กุญแจ (Key) เป็น “12345” ซึ่งผู้รับก็ต้องรู้ว่ากุญแจคืออะไรถึงจะสามารถแปลง ข้อความลับ (Cipher Text) เป็น ข้อความปกติได้ (Plain Text)




ภาพที่ 2.1 การสื่อสารโดยใช้กุญแจเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 กุญแจคู่ (Asymmetric-key)

กระบวนการเข้ารหัสแบบที่ ผู้ส่ง และ ผู้รับ มีกุญแจกันคนละชุดที่เกี่ยวข้องกัน ซึ่งเรียกว่า public key และ private key ในการเข้ารหัสแบบนี้ public key ส่วนใหญ่จะใช้ในการ encryption ข้อความ (plain Text) เป็น ข้อความลับ (Cipher Text) ส่วน private key จะใช้ในการ decryption แปลงข้อความลับ กลับเป็น ข้อความปกติ



ภาพที่ 2.2 การสื่อสารโดยใช้กุญแจคู่

โดย Private key และ Public key จะมีความเกี่ยวข้องกันเนื่องจากการสร้างกุญแจคู่จะใช้กระบวนการทางคณิตศาสตร์สร้างขึ้นมา เช่น the Integer-Factorization Problem (IFP), the Discrete Logarithm Problem (DLP) หรือ Elliptic Curve Discrete Logarithm Problem ทำให้กุญแจทั้งคู่มีความเกี่ยวข้องกัน

ในการสร้างกุญแจคู่ โดยการใช้ Elliptic Curve Discrete Logarithm Problem จะทำได้โดยการนำค่าสเกลค่าหนึ่งซึ่งจะใช้เป็น Private Key (d) มาคูณกับ จุดเริ่มต้นบนกราฟ Elliptic Curve (P) จะทำให้ได้จุดๆหนึ่งบนกราฟโดยจะใช้เป็น Public Key (Q) จะได้เป็นสมการ

$$Q = d * P$$

Q = Public key

d = Private key

P = Starting point


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 เส้นโค้งเชิงวงรี (Elliptic Curve)

เส้นโค้งเชิงวงรีเป็นสมการทางคณิตศาสตร์รูปแบบหนึ่งที่มีรูปทั่วไป ดังนี้


$$y^2 = x^3 + ax + b$$

เมื่อแทนค่าสมการแล้วนำไปเขียนเป็นกราฟจะได้ดังรูป



ภาพที่ 2.3 กราฟเส้นโค้งเชิงวงรี เมื่อ $a = -8$, $b = 12$

Elliptic curve cryptography สามารถแบ่งออกเป็นระดับชั้นต่างๆได้ โดยชั้นแรกที่สูงที่สุดจะเป็นตัว Elliptic curve ที่นำไปใช้งานในการเข้ารหัส ชั้นรองลงมาจะเป็นชั้นของ Operation ที่เป็นการบวก การคูณ บนเส้นกราฟซึ่งทำให้เกิดเป็นชั้นบนสุด ส่วนชั้นสุดท้ายที่เป็นชั้นล่างสุดเป็นฐานที่ใช้กระบวนการทางคณิตศาสตร์บนพื้นที่จำกัดทำให้เกิดสมการต่างๆ



ภาพที่ 2.4 ระดับชั้นของเส้นโค้งเชิงวงรี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2.1 พื้นที่จำกัด (Finite Field)

Finite field คือ เซตของจำนวนที่มีจำกัด แทนด้วย F ซึ่งจำนวนภายใน Finite field จะถูกเรียกว่า order ถ้า Finite field (F) มีจำนวนสมาชิก (order) เท่ากับ p^m เมื่อ p เป็นจำนวนเฉพาะเรียกว่า characteristic ของ F และถ้า m เป็นจำนวนเต็มมากกว่าหรือเท่ากับ 1 เรียกว่า dimension โดยเมื่อ field ถูกเขียนว่า F_{p^m} หรือ $GF(p^m)$ จะหมายความว่าดังนี้

ถ้า $m = 1$ จะหมายถึง Prime field

เมื่อ $m > 1$ จะหมายถึง Extension field

แต่ถ้า $p = 2$ และ $m > 1$ จะหมายถึง Binary field



ภาพที่ 2.5 โครงสร้างของ Finite field

2.2.1.1 Prime field

Prime field คือ Finite field ที่มี order เป็นจำนวนเฉพาะ $GF(p)$

กระบวนการทางคณิตศาสตร์ของ Prime field มีดังนี้

Addition : $(a + b) \bmod p$

Subtraction : $(a - b) \bmod p$

Multiplication : $(a * b) \bmod p$

Division : $a/b \bmod p = (a * b^{-1}) \bmod p$

Inversion : $a^{-1} \bmod p$, $(a * a^{-1}) \bmod p = 1$


เมื่อ p คือ จำนวนสมาชิกบน field เป็นจำนวนเฉพาะ

2.2.2 Elliptic Curve Operation

คือการกระทำของจุดต่างๆที่อยู่บนกราฟ elliptic curve มีอยู่ 3 แบบ คือ การบวกจุด(Point Addition), การคูณสอง(Point Doubling)และการคูณจุด(Point Multiplication)

2.2.2.1 การบวกจุดบนPrime field (Point Addition)

การบวกกันของจุดบนกราฟเส้นโค้งเชิงวงรีสามารถทำได้โดยการลากเส้นผ่านจุดสองจุดที่ต้องการบวกกัน ซึ่งจะไปตัดจุดอีกจุดบนเส้นกราฟจากนั้นสะท้อนจุดนั้นตามแกน x ซึ่งเป็นจุดที่เป็นผลลัพธ์



ภาพที่ 2.6 Point Addition

เมื่อนำวิธีการบวกข้างต้นมาทำเป็นสมการจะได้ ดังนี้

$$\lambda = \frac{y_Q - y_P}{x_Q - x_P}$$

$$x_R = \lambda^2 - x_P - x_Q$$

$$y_R = \lambda(x_P - x_R) - y_P$$

เมื่อ


R คือ ผลลัพธ์การบวก

P, Q คือ จุดใดๆ ที่ต้องการบวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.2 การคูณสองบนPrime field (Point Doubling)

การคูณสองของจุดบนเส้นกราฟเชิงวงรี สามารถทำได้โดยการลากเส้นตั้งฉากจากกับจุดที่ต้องการคูณ ซึ่งจะไปตัดจุดอีกจุดบนเส้นกราฟจากนั้นสะท้อนจุดนั้นตามแกน x ซึ่งเป็นจุดที่เป็นผลลัพธ์



ภาพที่ 2.7 Point Doubling

เมื่อเขียนเป็นสมการจะได้ว่า

$$\lambda = \frac{3x_P^2 + a}{2y_P}$$

$$x_R = \lambda^2 - 2x_P$$

$$y_R = \lambda(x_P - x_R) - y_P$$

เมื่อ

R คือ ผลลัพธ์การคูณสอง

P คือ จุดใดๆ ที่ต้องการคูณสอง

2.2.2.3 การคูณจุด(Point Multiplication)

เป็นการประยุกต์ใช้การบวกและการคูณสอง ซ้ำไปเรื่อยๆ เพื่อให้ได้ผลลัพธ์เหมือนการคูณโดยมีหลายวิธีการในการคูณเช่น shift-add และ Montgomery Ladder เป็นต้น

2.3 ตัวแปรที่เกี่ยวข้องบนFinite field P192

ในการออกแบบระบบเข้ารหัสจะมีค่าของตัวแปรที่เกี่ยวข้อง ได้ถูกกำหนดไว้เป็นมาตรฐาน เพื่อให้มีความเข้าใจที่ตรงกัน ซึ่งในECC ก็มีการกำหนดตัวแปรเช่นกัน โดยจะมีดังนี้

Domain Parameter Descriptions	
a, b	... Coefficients describing the elliptic curve.
x	... The x coordinate of the base point P .
y	... The y coordinate of the base point P .
n	... The order of the base point P .
p	... Prime field order.


Domain Parameter Values	
a	= -3
b	= 0x 64210519 E59C80E7 0FA7E9AB 72243049 FEB8DEEC C146B9B1
x	= 0x 188DA80E B03090F6 7CBF20EB 43A18800 F4FF0AFD 82FF1012
y	= 0x 07192B95 FFC8DA78 631011ED 6B24CDD5 73F977A1 1E794811
n	= 0x FFFFFFFF FFFFFFFF FFFFFFFF 99DEF836 146BC9B1 B4D22831
p	= 0x FFFFFFFF FFFFFFFF FFFFFFFF FFFFFFFE FFFFFFFF FFFFFFFF

ภาพที่ 2.8 แสดงตัวแปรที่เกี่ยวข้องใน P192

บทที่ 3

การดำเนินงาน

การทำงานของระบบจะเริ่มจากการรับค่าสเกลาร์ที่มีขนาด 192 บิต จากนั้นจะเริ่มทำงานก็ต่อเมื่อมีสัญญาณ EN ถูกส่งมายังระบบ เมื่อได้รับสัญญาณดังกล่าวระบบจะเริ่มคำนวณ หลังจากคำนวณเสร็จ สัญญาณ DONE จะขึ้นเป็น High เพื่อบอกว่าเอาต์พุตขนาด 192 บิต พร้อมใช้งานแล้ว



ภาพที่ 3.1 ภาพรวมการทำงานของระบบ

3.1 การออกแบบส่วน Finite field Arithmetic

ในการออกแบบส่วนนี้ การบวกและ mod จะใช้เป็นวงจรรสำเร็จที่ภายในโปรแกรมมีให้ ส่วนการคูณนั้นจะใช้เป็นวงจรรshift – add ธรรมดา ส่วนการinvert จะใช้วิธีการดังนี้

Algorithm A.3 Inversion in F_p using the binary GCD algorithm.

Input: Prime p , $a \in [1, p - 1]$.


Output: $a^{-1} \bmod p$.

```
1:  $u = a, v = p$ .
2:  $x_1 = 1, x_2 = 0$ .
3: while  $u \neq 1$  and  $v \neq 1$  do
4:   while  $u$  is even do
5:      $u = u/2$ .
6:   if  $x_1$  is even then
7:      $x_1 = x_1/2$ .
8:   else
9:      $x_1 = (x_1 + p)/2$ .
10:  end if
11: end while
12: while  $v$  is even do
13:    $v = v/2$ .
14:  if  $x_2$  is even then
15:     $x_2 = x_2/2$ .
16:  else
17:     $x_2 = (x_2 + p)/2$ .
18:  end if
19: end while
```

ภาพที่ 3.2 การ invert โดยใช้ binary GCD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อนำ algorithm ข้างต้นมาออกแบบเป็นFlow chart จะได้ว่า



ภาพที่ 3.3 Flow Chart การ Invert


3.2 การออกแบบส่วนPoint Addition และ Point Doubling

จากสมการการบวก และการคูณสองในบทที่ผ่านมา ทำให้เราสามารถออกแบบเป็นวงจรได้ โดยในส่วนนี้จะรับค่ามาจากการ Invert ทำให้ภายในส่วนนี้จะมีเพียงวงจรถูก Mod และคูณ ซึ่งจะใช้วงจรถูกคูณเพียงชุดเดียวเพื่อลดขนาดของวงจรถูก จะทำให้เหลือวงจรถูกคูณ




ภาพที่ 3.4 วงจรPoint Addition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ 3.5 วงจรPoint Doubling

เนื่องจากวงจรทั้งสองมีลักษณะที่คล้ายกันมาก ทำให้สามารถยุบรวมวงจรเป็นวงจรเดียวและใช้สัญญาณควบคุมมาเป็นตัวควบคุมว่าจะใช้การบวกหรือ การคูณสอง ซึ่งจะลดขนาดของวงจรได้อย่างมาก



ภาพที่ 3.6 State Diagram ของวงจรวกและคูณสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบ Point Multiplication

ในการออกแบบส่วนการคูณจุด นั้นเลือกใช้เป็นวิธีการMontgomery Ladderเนื่องจากเป็นวิธีการที่ในทุกรอบจะทำเหมือนกันคือ Doubling และ Addition ทำให้มีความปลอดภัยค่อนข้างสูง โดยการทำงานของวิธีการMontgomery Ladderจะเป็นดังนี้

Montgomery Ladder algorithm

Input : scalar $k = (k_{t-1}, \dots, k_0)_2$

Output : $Q = k \times P$

1: $Q = 0, R = P$

2: **for** $i = t - 1$ **downto** 0 **do**

3: **if** $k_i = 1$ **then**

4: $Q = Q + R$

5: $R = 2R$

6: **else**

7: $R = R + Q$

8: $Q = 2Q$


9: **end if**

10: **end for**

11: **return** Q

ภาพที่ 3.7 แสดงการทำงานของMontgomery Ladder

เมื่อนำวิธีการนี้ไปใช้จะได้วงจรดังนี้



ภาพที่ 3.8 วงจรPoint Multiplication

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 ผลการวิจัย

ในการทดสอบการทำงานของวงจรถูกพบว่ามีผลลัพธ์ถูกต้องตามมาตรฐานของ National Institute of Standards and Technology หรือ NIST

Design	NIST
<pre>*test start **k = e5ce89a34adddf25ff3bf1ffe6803f57d0220de3118798ea *Rx = 8abf7b3ceb2b02438af19543d3e5b1d573fa9ac60085840f *Ry = a87f80182dc56a6a061f81f7da393e7cfd5e0738c6b245 *test start **k = 7d14435714ad13ff23341cb567cc91198ff8617cc39751b2 *Rx = 39dc723b19527daa1e80425209c56463481b9b47c51f8c8bd *Ry = 432a3e84f2a16418834fabaf6b7d2341669512951f1672ad *test start **k = 12039a122de1725d8d0e369b2fb536f7a38414a67cf69a83 *Rx = eb7e6011e825eb9f0c19d7d8695cf8da5805bf1f86019cef *Ry = 59694469ad604f6b407a9cba3d696b33ff410a9357b34baa *test start **k = c9000be980277861ba12aef988c4fca99fcc7976c0db52c24 *Rx = 5c966c35a41fa529e0c2f222b554dba8248ec5f8a5d97db9 *Ry = 87d8232e5ee59c028b3d92879748096f6ae174acf08f86ca *test start **k = 33d3e07b943e37455588cffe5a45ca817ae800a1302bb01e3 *Rx = 7adb43a9da0f0cd12fab9b87f2e03c956810b4d239fb14c7 *Ry = 651ec5a42a7787ab26fce3af2ed10255de0d229842334f09 *test start **k = e23b51e2a07e73e23ff3399978f537dfb2532af873d1caae *Rx = bd6b11dbf12b786e0a972ead87ec48c29e1d92faf1e5f2b *Ry = 32e821b746f3ebd5919458b08601ca259bae36c25cf1529 *test start **k = 59c9a7db3e58ee05cca57a26faa9e459605ca606bda62a9b *Rx = e8f3af0e8d2d25f1b32f5f131f00c88ef807a33886106106 *Ry = 3661a1803542e39c00634b8e3186a019dc39b151bd6bb6ae *test start **k = 36bf9605bfec53fcf22cb1e0cce77b40e41b092b3ae6d009 *Rx = 8475e3b373cae91c8229b958a0238984aef5a9f4b6cd30a6 *Ry = ded68658891512f35e6c003beaf4475b628376c87d1083ba *test start **k = 6774fde78e05c49a819e8a15f375a5944e289abd515a9d59 *Rx = 7fc1af2b7080521311a84e8894a09c954105eca28cd508aa *Ry = 5d09f61268d10bb1d6d27f1d7fb3d87fb79d032ad35ac691 *test start **k = ec08d03c8b42b1c79bfb3e8eb38b1553db63599a511dd5b9 *Rx = 65c0b405cdcee79cdea70ad70cf303b4614f2406fd48ad3c *Ry = f622c2bbc0443b9249e2f0a1d93b8364203458a2fa7d4264</pre>	<pre>d = e5ce89a34adddf25ff3bf1ffe6803f57d0220de3118798ea Qx = 8abf7b3ceb2b02438af19543d3e5b1d573fa9ac60085840f Qy = a87f80182dc56a6a061f81f7da393e7cfd5e0738c6b245 d = 7d14435714ad13ff23341cb567cc91198ff8617cc39751b2 Qx = 39dc723b19527daa1e80425209c56463481b9b47c51f8c8bd Qy = 432a3e84f2a16418834fabaf6b7d2341669512951f1672ad d = 12039a122de1725d8d0e369b2fb536f7a38414a67cf69a83 Qx = eb7e6011e825eb9f0c19d7d8695cf8da5805bf1f86019cef Qy = 59694469ad604f6b407a9cba3d696b33ff410a9357b34baa d = c9000be980277861ba12aef988c4fca99fcc7976c0db52c24 Qx = 5c966c35a41fa529e0c2f222b554dba8248ec5f8a5d97db9 Qy = 87d8232e5ee59c028b3d92879748096f6ae174acf08f86ca d = 33d3e07b943e37455588cffe5a45ca817ae800a1302bb01e3 Qx = 7adb43a9da0f0cd12fab9b87f2e03c956810b4d239fb14c7 Qy = 651ec5a42a7787ab26fce3af2ed10255de0d229842334f09 d = e23b51e2a07e73e23ff3399978f537dfb2532af873d1caae Qx = bd6b11dbf12b786e0a972ead87ec48c29e1d92faf1e5f2b Qy = 32e821b746f3ebd5919458b08601ca259bae36c25cf1529 d = 59c9a7db3e58ee05cca57a26faa9e459605ca606bda62a9b Qx = e8f3af0e8d2d25f1b32f5f131f00c88ef807a33886106106 Qy = 3661a1803542e39c00634b8e3186a019dc39b151bd6bb6ae d = 36bf9605bfec53fcf22cb1e0cce77b40e41b092b3ae6d009 Qx = 8475e3b373cae91c8229b958a0238984aef5a9f4b6cd30a6 Qy = ded68658891512f35e6c003beaf4475b628376c87d1083ba d = 6774fde78e05c49a819e8a15f375a5944e289abd515a9d59 Qx = 7fc1af2b7080521311a84e8894a09c954105eca28cd508aa Qy = 5d09f61268d10bb1d6d27f1d7fb3d87fb79d032ad35ac691 d = ec08d03c8b42b1c79bfb3e8eb38b1553db63599a511dd5b9 Qx = 65c0b405cdcee79cdea70ad70cf303b4614f2406fd48ad3c Qy = f622c2bbc0443b9249e2f0a1d93b8364203458a2fa7d4264</pre>

ภาพที่ 4.1 การเปรียบเทียบผลลัพธ์ระหว่าง Design กับ NIST


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลการวิจัยและข้อเสนอแนะ

5.1 สรุปผลการวิจัย

การวิจัยครั้งนี้ได้ใช้พื้นที่ไปทั้งหมด 69436 GE โดยแบ่งเป็นแต่ละส่วนได้ดังนี้



ภาพที่ 5.1 กราฟพื้นที่ที่ใช้

ใช้เวลาการทำงานทั้งหมดประมาณ 506432 CLK แบ่งเป็น

Addition Point ต่อครั้ง 584 CLK

Doubling Point ต่อครั้ง 972 CLK

Inversion ต่อครั้งไม่เกิน 615 CLK

5.2 ข้อเสนอแนะ

ในการออกแบบวงจรคูณจุด(Point Multiplication) สามารถลดขนาดได้อีก โดยการออกแบบเหมือน CPU ซึ่งจะใช้วงจรวกคูณ Mod เพียงอย่างละหนึ่งวงจรเท่านั้น แต่จะเพิ่มความซับซ้อนในการออกแบบวงจรมาก นอกจากนี้อาจจะต้องคำนึงถึงเวลาการทำงานที่อาจจะเพิ่มขึ้นมา ต้องวิเคราะห์ดูว่าเวลาที่เสียไปนั้นคุ้มกับขนาดที่ลดลงหรือไม่

เอกสารอ้างอิง

- [1] Michael Muhlberghuber. (2557). Comparing ECDSA Hardware Implementations based on Binary and Prime Fields, สืบค้นเมื่อ 29 สิงหาคม, 2562, จากเว็บไซต์ https://www.fields.utoronto.ca/programs/scientific/0708/cryptography/dana_neustadter.pdf
- [2] NIST. (ม.ป.ป). Cryptographic Algorithm Validation Program, สืบค้นเมื่อ 23 ตุลาคม, (2562), <https://csrc.nist.gov/Projects/Cryptographic-Algorithm-Validation-Program/Component-Testing#ECCCDH>
- [3] Avi Kak. (2562). Finite field, สืบค้นเมื่อ 13 สิงหาคม, 2562, จากเว็บไซต์ <https://engineering.purdue.edu/kak/compsec/NewLectures/Lecture7.pdf>
- [4] ANDREA CORBELLINI. (2558), Elliptic Curve Cryptography: finite fields and discrete logarithms, สืบค้นเมื่อ 28 สิงหาคม, 2562, จากเว็บไซต์ <https://andrea.corbellini.name/2015/05/23/elliptic-curve-cryptography-finite-fields-and-discrete-logarithms/>
- [5] Abdulah Abdulah Zadeh. (2012). Division and Inversion Over Finite Fields, สืบค้นเมื่อ 10 กันยายน, 2562, http://cdn.intechopen.com/pdfs/29704/InTech-Division_and_inversion_over_finite_fields.pdf
- [6] NECTEC. (มปป). IC Fabrication, สืบค้นเมื่อ 30 สิงหาคม, 2562, จากเว็บไซต์ <http://tmec.nectec.or.th/public/uploaded/Knowledge/IC%20design.pdf>

ภาคผนวก

ภาคผนวก ก

วงจร Addition and Doubling

```

1  module AD_POINT #( parameter [191:0] p = 192'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF,
2  parameter [191:0] a = -3,
3  parameter NUM_BIT = 192
4  )
5  (
6  input CLK,
7  input RSTn,
8  input ADD_EN,
9  input DOUB_EN,
10
11  output ADD_DONE,
12  output DOUB_DONE,
13  // R=P+Q
14  input [NUM_BIT-1 : 0] Px,
15  input [NUM_BIT-1 : 0] Py,
16  input [NUM_BIT-1 : 0] Qx,
17  input [NUM_BIT-1 : 0] Qy,
18  input [NUM_BIT-1 : 0] INV,
19
20  output [NUM_BIT-1 : 0] Rx,
21  output [NUM_BIT-1 : 0] Ry
22  );
23
24  localparam IDLE_STATE = 0;
25  localparam AMUL1_STATE = 1;
26  localparam ASQUARE_STATE = 2;
27  localparam AMUL2_STATE = 3;
28
29  localparam DSQUARE1_STATE = 4;
30  localparam DMUL1_STATE = 5;
31  localparam DMUL2_STATE = 6;
32  localparam DSQUARE2_STATE = 7;
33  localparam DMUL3_STATE = 8;
34
35  localparam ADONE_STATE = 9;
36  localparam DDONE_STATE = 10;
37  localparam AW_STATE = 11;
38  localparam DW_STATE = 12;
39  localparam STATE_BIT = 4;
40
41  reg [STATE_BIT-1 : 0] state;
42  wire MUL_DONE;
43  wire [NUM_BIT-1 : 0] DOUT_MUL;
44  ///GAL + -
45
46  reg [NUM_BIT-1 : 0] sq1;
47  reg [NUM_BIT-1 : 0] sq2;
48  reg [NUM_BIT-1 : 0] mul1 ;
49  reg [NUM_BIT-1 : 0] mul2 ;
50  reg [NUM_BIT-1 : 0] mul3 ;
51  reg [NUM_BIT-1 : 0] resultx ;
52  reg [NUM_BIT-1 : 0] resulty ;
53
54  wire [NUM_BIT-1 : 0] t1 = INV; /// inv(Xq - Xp)
55
56  wire [NUM_BIT : 0] px2 = {Px[NUM_BIT-1:0],1'b0} ;
57  wire [NUM_BIT-1 : 0] t2 = (px2 * p); ///
58
59  wire [NUM_BIT : 0] a1m = Qx + Px;
60  wire [NUM_BIT-1 : 0] Da1 = mul1 + a;
61  wire [NUM_BIT-1 : 0] a1 = a1m * p; ///Qx + Px
62
63  wire [NUM_BIT-1 : 0] m11 = (ADD_EN && DOUB_EN == 0) ? Qy : sq2;
64  wire [NUM_BIT-1 : 0] m12 = (ADD_EN && DOUB_EN == 0) ? Py : t2;
65  wire [NUM_BIT-1 : 0] m1 = (m11 >= m12) ? (m11 - m12) : p - (m12 - m11); /// Rx in DOUB
66
67  wire [NUM_BIT-1 : 0] m31 = (ADD_EN && DOUB_EN == 0) ? sq1 : mul3;
68  wire [NUM_BIT-1 : 0] m32 = (ADD_EN && DOUB_EN == 0) ? a1 : Py;
69  wire [NUM_BIT-1 : 0] m3 = (m31 >= m32) ? (m31 - m32) : p - (m32 - m31); /// lampda*2 - (Qx + Px) in add
70
71  wire [NUM_BIT-1 : 0] m21 = (ADD_EN && DOUB_EN == 0) ? Px : Px;
72  wire [NUM_BIT-1 : 0] m22 = (ADD_EN && DOUB_EN == 0) ? m3 : m1;
73  wire [NUM_BIT-1 : 0] m2 = (m21 >= m22) ? (m21 - m22) : p - (m22 - m21); ///Px - Rx in ADD Px-Rx
74
75  wire [NUM_BIT-1 : 0] m41 = mul2;
76  wire [NUM_BIT-1 : 0] m42 = Py;
77  wire [NUM_BIT-1 : 0] m4 = (m41 >= m42) ? (m41 - m42) : p - (m42 - m41); ///lampda*(Px - Rx) - Py in ADD
78
79  ///CONNECT SIGNAL TO MUL&INV
80  wire MUL_EN = (state == AMUL1_STATE ) ? 1 : /// ENABLE MULTIPLY
81  (state == ASQUARE_STATE ) ? 1 :
82  (state == AMUL2_STATE ) ? 1 :
83  (state == DMUL1_STATE ) ? 1 : /// ENABLE MULTIPLY
84  (state == DMUL2_STATE ) ? 1 :
85  (state == DSQUARE1_STATE ) ? 1 :
86  (state == DSQUARE2_STATE ) ? 1 :

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

87         (state == DMUL3_STATE ) ? 1 : 0;
88
89     wire [NUM_BIT-1 : 0] DIN_MUL_A = (state == AMUL1_STATE) ? t1 : /// DATA A TO MUL
90         (state == ASQUARE_STATE) ? m11 :
91         (state == AMUL2_STATE) ? m11 :
92         (state == DSQUARE1_STATE) ? Px : /// DATA A TO MUL
93         (state == DMUL1_STATE) ? 3 :
94         (state == DMUL2_STATE) ? Da1 :
95         (state == DSQUARE2_STATE) ? mul2 :
96         (state == DMUL3_STATE) ? mul2 :
97         0;
98     wire [NUM_BIT-1 : 0] DIN_MUL_B = (state == AMUL1_STATE) ? m1 : /// DATA B TO MUL
99         (state == ASQUARE_STATE) ? m11 :
100         (state == AMUL2_STATE) ? m2 :
101         (state == DSQUARE1_STATE) ? Px : /// DATA B TO MUL
102         (state == DMUL1_STATE) ? sq1 : /// px_square*3
103         (state == DMUL2_STATE) ? t1 :
104         (state == DSQUARE2_STATE) ? mul2 :
105         (state == DMUL3_STATE) ? m2 :
106         0;
107
108     assign Rx = resultx;
109     assign Ry = resulty;
110
111     assign ADD_DONE = (state == ADONE_STATE)? 1 : 0;
112     assign DOUB_DONE = (state == DDONE_STATE)? 1 : 0;
113     SHF_ADD    mul(
114         .CLK    (CLK),
115         .RSTn   (RSTn),
116         .EN     (MUL_EN),
117         .A      (DIN_MUL_A),
118         .B      (DIN_MUL_B),
119         .C      (DOUT_MUL),
120         .DONE   (MUL_DONE)
121     );
122     always@(posedge CLK or negedge RSTn)
123     begin
124         if(~RSTn)
125             state <= IDLE_STATE;
126         else begin
127             case(state)
128                 IDLE_STATE : begin
129
130                     if(ADD_EN == 1 && DOUB_EN == 0)
131                         state <= AMUL1_STATE;
132                     else if(DOUB_EN == 1 && ADD_EN == 0)
133                         state <= DSQUARE1_STATE;
134                     else
135                         state <= state;
136                 end
137                 AMUL1_STATE : begin
138                     if(MUL_DONE)
139                         state <= ASQUARE_STATE;
140                     else
141                         state <= state;
142                 end
143                 ASQUARE_STATE : begin
144                     if(MUL_DONE)
145                         state <= AMUL2_STATE;
146                     else
147                         state <= state;
148                 end
149                 AMUL2_STATE : begin
150                     if(MUL_DONE)
151                         state <= AW_STATE;
152                     else
153                         state <= state;
154                 end
155                 AW_STATE : begin
156                     state <= ADONE_STATE;
157                 end
158                 ADONE_STATE : begin
159                     state <= IDLE_STATE;
160                 end
161                 DSQUARE1_STATE : begin
162                     if(MUL_DONE)
163                         state <= DMUL1_STATE;
164                     else
165                         state <= state;
166                 end
167                 DMUL1_STATE : begin
168                     if(MUL_DONE)
169                         state <= DMUL2_STATE;
170                     else
171                         state <= state;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

255         mul3 <= DOUT_MUL;
256     else begin
257         mul3 <= mul3;
258     end
259 end
260
261 always@(posedge CLK or negedge RSTn) begin
262     if(~RSTn)
263         resultx <= 0;
264     else begin
265         if(ADD_EN == 1 && DOUB_EN == 0)
266             if(Qx == Px)
267                 resultx <= 0;
268             else if(Py == 0 && Px == 0)
269                 resultx <= Qx;
270             else if(Qy == 0 && Qx == 0)
271                 resultx <= Px;
272             else begin
273                 resultx <= m3;
274             end
275         else if(DOUB_EN == 1 && ADD_EN == 0)
276             if(Py == 0)
277                 resultx <= 0;
278             else begin
279                 resultx <= m1;
280             end
281         else begin
282             resultx <= resultx;
283         end
284     end
285 end
286 always@(posedge CLK or negedge RSTn) begin
287     if(~RSTn)
288         resulty <= 0;
289     else begin
290         if(ADD_EN == 1 && DOUB_EN == 0)
291             if(Qx == Px)
292                 resulty <= 0;
293             else if(Py == 0 && Px == 0)
294                 resulty <= Qy;
295             else if(Qy == 0 && Qx == 0)
296                 resulty <= Py;
297
298             else begin
299                 resulty <= m4;
300             end
301         else if(DOUB_EN == 1 && ADD_EN == 0)
302             if(Py == 0)
303                 resulty <= 0;
304             else begin
305                 resulty <= m3;
306             end
307         else begin
308             resulty <= resulty;
309         end
310     end
311 endmodule

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Inversion

```

1 module MUL_INV #(
2     parameter NUM_BIT = 192,
3     parameter [191:0] p = 192'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
4 )
5     (
6         input  CLK,
7         input  RSTn,
8         input  EN,
9         input  [NUM_BIT - 1 : 0] DIN,
10        output [NUM_BIT - 1 : 0] INV,
11        output  DONE
12    );
13
14    localparam IDLE_STATE = 0;
15    localparam INIT_STATE = 1;
16    localparam UX1_STATE = 2;
17    localparam VX2_STATE = 3;
18    localparam COMP_STATE = 4;
19    localparam RESULT_STATE = 5;
20    localparam DONE_STATE = 6;
21    localparam STATE_BIT = 3;
22
23    /// P+Q
24    //variable to inv
25
26    reg [STATE_BIT - 1 : 0] state;
27    reg [NUM_BIT-1 : 0] u;
28    reg [NUM_BIT-1 : 0] v;
29    reg [NUM_BIT-1 : 0] x1;
30    reg [NUM_BIT-1 : 0] x2;
31    reg [NUM_BIT - 1 : 0] inv;
32
33    wire [NUM_BIT : 0] x1p;
34    wire [NUM_BIT : 0] x2p;
35    wire [NUM_BIT-1:0] uv1 = (u==v)?u:v;
36    wire [NUM_BIT-1:0] uv2 = (u>v)?v:u;
37    wire [NUM_BIT-1:0] delux12 = uv1 - uv2;
38
39    wire [NUM_BIT-1 : 0] m11= (u>v) ? x1: x2;
40    wire [NUM_BIT-1 : 0] m12= (u>v) ? x2: x1;
41    wire [NUM_BIT-1 : 0] delx12 = (m11 >= m12) ? (m11 - m12): p - (m12 - m11);
42
43    wire [NUM_BIT-1:0] div = (state == UX1_STATE) ? u :
44        (state == VX2_STATE) ? v :0;
45
46    wire [NUM_BIT-1:0] divuv = (div[0] == 1) ? div : {1'b0,div(NUM_BIT-1) : 11};
47
48    wire [NUM_BIT-1:0] div2 = (state == UX1_STATE && x1[0] == 0) ? x1 :
49        (state == VX2_STATE && x2[0] == 0) ? x2 :0;
50    wire [NUM_BIT-1:0] divx12 = (div[0] == 1) ? div2 : {1'b0,div2((NUM_BIT-1) : 11)};
51
52    wire [NUM_BIT:0] divxp2 = (state == UX1_STATE && x1[0] == 1) ? x1p :
53        (state == VX2_STATE && x2[0] == 1) ? x2p :0;
54    wire [NUM_BIT-1:0] divxp12 = (div[0] == 1) ? divxp2 : {1'b0,divxp2((NUM_BIT) : 11)};
55
56    assign INV = inv;
57    assign x1p = (x1+p);
58    assign x2p = (x2+p);
59    assign DONE = (state == DONE_STATE)? 1: 0;
60
61    //////////////////////////////////////// INVERSE ////////////////////////////////////////
62    always@(posedge CLK or negedge RSTn)
63    begin
64        if(~RSTn)
65            inv <= 0;
66        else begin
67            if(state != RESULT_STATE)
68                inv <= inv;
69            else begin
70                if(u == 1)
71                    inv <= x1;
72                else begin
73                    inv <= x2;
74                end
75            end
76        end
77    end
78    always@(posedge CLK or negedge RSTn)
79    begin
80        if(~RSTn)
81            state <= IDLE_STATE;
82        else begin
83            case(state)
84                IDLE_STATE : begin
85                    if(EN)
86                        state <= INIT_STATE;
87                    else

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

86         state <= state;
87     end
88
89     INIT_STATE      : begin
90         if(DIN == 0)
91             state <= RESULT_STATE;
92         else if((u!=1)&&(v != 1))
93             state <= UX1_STATE;
94         else
95             state <= RESULT_STATE;
96         end
97
98     UX1_STATE       : begin
99         if(u[0]==1)
100             state <= VX2_STATE;
101         else
102             state <= state;
103         end
104     VX2_STATE       : begin
105         if(v[0]==1)
106             state <= COMP_STATE;
107         else
108             state <= state;
109         end
110     COMP_STATE      : begin
111         if((u!=1)&&(v != 1))
112             state <= UX1_STATE;
113         else
114             state <= RESULT_STATE;
115         end
116     RESULT_STATE    : begin
117         state <= DONE_STATE;
118     end
119     DONE_STATE      : begin
120         state <= IDLE_STATE;
121     end
122     default: state <= IDLE_STATE;
123 endcase
124 end
125 end
126 always@(posedge CLK or negedge RSTn)
127     begin
128
129         if(~RSTn)
130             u <= 0;
131         else begin
132             if(state == IDLE_STATE)
133                 u <= 0;
134             else if(state == INIT_STATE)
135                 u <= DIN;
136             else if(state == UX1_STATE)
137                 u <= divuv;
138             else if(state == COMP_STATE && u >= v)
139                 u <= deluv;
140             else begin
141                 u <= u;
142             end
143         end
144     always@(posedge CLK or negedge RSTn)
145         begin
146             if(~RSTn)
147                 v <= 0;
148             else begin
149                 if(state == IDLE_STATE)
150                     v <= 0;
151                 else if(state == INIT_STATE)
152                     v <= p;
153                 else if(state == VX2_STATE)
154                     v <= divuv;
155                 else if(state == COMP_STATE && u < v)
156                     v <= deluv;
157                 else begin
158                     v <= v;
159                 end
160             end
161         end
162     always@(posedge CLK or negedge RSTn)
163         begin
164             if(~RSTn)
165                 x1 <= 1;
166             else begin
167                 if(state == IDLE_STATE)
168                     x1 <= 1;
169                 //else if(state == EXEC_STATE && x1[0] == 0 && u[0] == 0 && x1[NUM_BIT+2] == 1)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

170 // x1 <= {1'b1,x1[(NUM_BIT+2) : 1]};
171 else if(state == UX1_STATE && x1[0] == 0 && u[0] == 0)
172     x1 <= divx12;
173 else if(state == UX1_STATE && x1[0] == 1 && u[0] == 0)
174     x1 <= divxp12;
175 else if(state == COMP_STATE && u >= v)
176     x1 <= delx12;
177 else begin
178     x1 <= x1;
179 end
180 end
181 end
182 always@(posedge CLK or negedge RSTn)
183 begin
184     if(~RSTn)
185         x2 <= 0;
186     else begin
187         if(state == IDLE_STATE)
188             x2 <= 0;
189         //else if(state == EXEC_STATE && x2[0] == 0 && v[0] == 0 && x2[NUM_BIT+2] == 1)
190         // x2 <= {1'b1,x2[(NUM_BIT+2) : 1]};
191         else if(state == VX2_STATE && x2[0] == 0 && v[0] == 0)
192             x2 <= divx12;
193         else if(state == VX2_STATE && x2[0] == 1 && v[0] == 0)
194             x2 <= divxp12;
195         else if(state == COMP_STATE && u < v)
196             x2 <= delx12;
197         else begin
198             x2 <= x2;
199         end
200     end
201 end
202 ////////////////////////////////////END INVERSE////////////////////////////////////
203 endmodule

```


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

การออกแบบวงจรรวม (IC Fabrication)



วงจรรวม (IC) นั้นมีขั้นตอนการพัฒนาอยู่ 2 ส่วน ได้แก่ ส่วนของการออกแบบ และส่วนของการผลิต ตามที่กล่าวข้างต้น ในด้านการออกแบบนั้นดำเนินการโดยงานวิจัยออกแบบวงจรรวม และในส่วนของการผลิตนั้นดำเนินการโดยศูนย์ไมโครอิเล็กทรอนิกส์ (TMEC) และโรงงานผลิตในต่างประเทศ วิธีการออกแบบวงจรรวมจะมีทั้งแบบดิจิทัลล้วนๆ (Digital IC design) หรือแบบอะนาล็อกล้วนๆ (Analog IC design) หรือรวมทั้งสองแบบในเวลาเดียวกัน (Mixed signal IC design) ในกรณีที่ระบบมีความซับซ้อนสูงการออกแบบอาจใช้เทคนิค system-on-chip design ทั้งนี้ในขั้นตอนการออกแบบไอซีโดยทั่วไปสามารถแสดงได้ดังรูป



1. Design Entry

ผู้ออกแบบเริ่มต้นด้วยการกำหนดรายละเอียดหน้าที่การทำงานของวงจรรวมที่ต้นต้องการ แล้วป้อนรายละเอียดนี้เข้าสู่คอมพิวเตอร์ ซึ่งสามารถทำได้โดยการวาดแผนภาพเค้าร่าง (schematic) ของวงจรรวมโดยตรง หรือโดยการสร้างโปรแกรมในภาษาพรรณนาฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Hardware Description Language: HDL) เช่นภาษา VHDL และภาษา Verilog แล้วให้คอมพิวเตอร์ทำการสังเคราะห์ (synthesis) แผนภาพเค้าร่างให้ การออกแบบในขั้นนี้เราสนใจเพียงพฤติกรรมของระบบที่เราออกแบบเท่านั้น

```


library ieee;
use ieee.std_logic_1164.all;
entity ff_reset is
  port (
    d      : in  std_logic; -- data input
    clk    : in  std_logic; -- clock
    rst    : in  std_logic; -- reset, active hi
    q      : out std_logic; -- output
  );
end entity ff_reset;

architecture rtl of ff_reset is
begin -- architecture rtl

  FF_Proc : process (clk, rst) is
  begin -- process FF_Proc
    if (rst = '1') then
      q <= '0';
    elsif (clk'event and clk = '1') then
      q <= d;
    end if;
  end process FF_Proc;
end architecture rtl;

```

รูปตัวอย่างการออกแบบโดยใช้ภาษา VHDL แล้วสังเคราะห์เป็นลอจิกเกต



2. Simulation

ผู้ออกแบบนำ schematic มาทำการจำลองการทำงาน (simulation) เพื่อตรวจสอบความถูกต้องของวงจรที่ออกแบบตามข้อมูลในเวกเตอร์ทดสอบ (test vector) ที่ผู้ออกแบบกำหนดไว้ โดยพิจารณาจากไทม์แกรมทางเวลา (timing diagram) และการจำลองความผิดพลาดที่เกิดขึ้น ผลจาก simulation จะถูกใช้ในการปรับปรุงแก้ไขวงจรให้ถูกต้อง ก่อนการออกแบบผังวงจรในขั้นตอนสุดท้าย



3. Physical Layout

ผู้ออกแบบนำแผนภาพเค้าร่าง (schematic) มาแปลงให้เป็นผังภูมิวงจร (layout) ระบุกายภาพ ซึ่งจะใช้เป็นแบบที่จะถูกถ่ายทอกลงบนแผ่นเวเฟอร์ (แผ่นผลึกของสารกึ่งตัวนำซิลิกอน) ที่เตรียมเข้ากระบวนการเจือสารให้เป็นแผ่นวงจรรวมที่จะถูกตัดแบ่งเป็นชิปหลายตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อไป การออกแบบผังวงจรมี 2 วิธีหลักๆ คือ

1. ระบบ Pre-Treatment เป็นระบบการทำความสะอาดน้ำเบื้องต้น เพื่อปรับน้ำดิบที่มีความกระด้างปะปนอยู่ให้เป็นน้ำอ่อน (Soft Water) โดยการกำจัดพวกของแข็งแขวนลอย ความขุ่น ตะกอน สารอินทรีย์ละลายและคลอรีน รวมทั้งอ๊อนต่างๆ
2. ระบบ Ultra Deionized (UDI) Water เป็นระบบการทำความสะอาดน้ำอ่อน (Soft Water) ให้เป็นน้ำที่มีความบริสุทธิ์สูง โดยทำการกำจัดอ๊อนต่างๆ ที่เหลือจากการทำความสะอาดน้ำเบื้องต้น อีกทั้งยังฆ่าจุลินทรีย์ที่ปะปนมากับน้ำ เพื่อให้ได้น้ำความบริสุทธิ์สูงตรงตามมาตรฐานในการผลิตวงจรรวม ซึ่งโดยปกติ ศูนย์ฯ สามารถผลิตน้ำสะอาดหรือ Ultra Deionized (UDI) Water ได้ถึง 3.5 ลูกบาศก์เมตรต่อชั่วโมง และมีความต้านทานไม่ต่ำกว่า 18 เมกะโอห์ม-เซนติเมตร




Technology: 0.8 μ m
Die size: 2.2x2.6 mm².

RF interface unit

64-bit OTP memory

RF pad

Baseband unit



Thailand IC Design Incubator (TIDI)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังการออกแบบผังวงจรเสร็จสิ้น ผู้ออกแบบจะใช้คอมพิวเตอร์ช่วยตรวจสอบว่าผังภูมิวงจร (layout) นั้นถูกต้องตามกฎการออกแบบ กฎทางไฟฟ้า และมีความผิดพลาดจากแผนภาพเค้าร่าง (schematic) หรือไม่ หากมีความผิดพลาดหรือผิดพลาด จุดผิดพลาดเหล่านั้นต้องได้รับการแก้ไข ก่อนส่งเพิ่มข้อมูลผังวงจรรวมไปให้โรงงานทำหน้ากาก (mask) สำหรับใช้ผลิตเป็นไมโครชิปต่อไป

เทคโนโลยีหลักที่ใช้ในการออกแบบและผลิตวงจรรวมนั้นได้แก่ เทคโนโลยี CMOS ซึ่งจะมีขนาดเล็กลงเรื่อยๆ ในส่วนของ TMEC นั้นแนวโน้มจะเน้นไปทาง low power/low voltage ซึ่งจะใช้งานทางด้านเซนเซอร์

ในส่วนอื่นของเทคโนโลยีที่ใช้พัฒนางจรรวมนั้นนอกจากการผลิตโดยใช้เทคโนโลยี CMOS แล้วยังสามารถพัฒนางจรโดยใช้เทคโนโลยีเอฟพีจีเอ (Field Programmable Gate Array) โดยการทดสอบต้นแบบวงจรบนบอร์ดพัฒนาก่อนที่จะออกแบบในระดับผังภูมิต่อไป เช่นบอร์ด Xilinx Spartan-3 รองรับวงจรได้ถึง 1.6 ล้านเกต และบอร์ดพัฒนาเอฟพีจีเอ Virtex-5

1. เครื่องมือและอุปกรณ์

เครื่องมือหลักที่จำเป็นในการดำเนินการวิจัยและพัฒนาได้แก่

1. คอมพิวเตอร์ความเร็วสูงสำหรับการออกแบบและจำลองวงจร ซึ่งทำงานอยู่บนระบบปฏิบัติการ Linux และ Solaris
2. ซอฟต์แวร์สำหรับออกแบบวงจรรวม (Electronic Design Automation: EDA) ประกอบด้วย Cadence IC Design Software, Xilinx FPGA Design, Tanner Tools
3. เครื่องมือวัดและทดสอบ
4. คิทเทคโนโลยีสำหรับการออกแบบ (Design kit) เช่นเทคโนโลยี CMOS 0.8/0.5/0.35/0.25/0.18um

ประวัติผู้เขียน

ชื่อ ชินภัทร์ ช่อหน่อ

ที่อยู่ เลขที่ 333 หมู่ 1 ตำบล พรหมพิราม อำเภอ พรหมพิราม จังหวัด พิษณุโลก 65150

เบอร์โทรศัพท์ 082 771 4223


อีเมลล์ chinnapatkh@gmail.com

ประวัติการศึกษา กำลังศึกษาอยู่ ชั้นปีที่ 4 คณะวิศวกรรมศาสตร์ ภาควิชาอิเล็กทรอนิกส์

สาขาวิชา อิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ประสบการณ์ ฝึกงานและปฏิบัติงานสหกิจ แผนกดิจิตอลไอซีดีไซน์

ระยะเวลา 6 เดือน ณ บริษัท ซิลิคอน คราฟท์ จำกัด มหาชน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้