



## รายงานการวิจัยฉบับสมบูรณ์

การศึกษาการสร้างและคุณลักษณะของฟินเฟตทรานซิสเตอร์  
ด้วยโปรแกรมจำลองแบบ TCAD

Study of Fabrication and Characteristics for FinFET Transistor  
by TCAD Simulation Software

นายวีระ เพ็งจันทร์

ได้รับทุนสนับสนุนงานวิจัยจากเงินรายได้ ประจำปีงบประมาณ พ.ศ. 2559

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## รายงานการวิจัยฉบับสมบูรณ์

การศึกษาการสร้างและคุณลักษณะของฟินเฟตทรานซิสเตอร์  
ด้วยโปรแกรมจำลองแบบ TCAD

Study of Fabrication and Characteristics for FinFET Transistor  
by TCAD Simulation Software

นายวีระ เพ็งจันทร์

b00270429  
2000150

ได้รับทุนสนับสนุนงานวิจัยจากเงินรายได้ ประจำปีงบประมาณ พ.ศ. 2559

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อโครงการ (ภาษาไทย)	การศึกษาการสร้างและคุณลักษณะของฟินเฟดทรานซิสเตอร์ด้วยโปรแกรมจำลองแบบ TCAD
แหล่งเงิน	เงินรายได้
ประจำปีงบประมาณ 2559	จำนวนเงินที่ได้รับการสนับสนุน 50,000 บาท
ระยะเวลาทำการวิจัย	1 ปี ตั้งแต่ 1 ตุลาคม 2558 ถึง 30 กันยายน 2559
ชื่อ-สกุล หัวหน้าโครงการ	นายวีระ เพ็งจันทร์
คณะวิศวกรรมศาสตร์	

### บทคัดย่อ

โครงการวิจัยนี้มีวัตถุประสงค์เพื่อศึกษาการสร้างฟินเฟดทรานซิสเตอร์ด้วยโปรแกรมจำลองแบบ TCAD เริ่มต้นจากการศึกษาขั้นตอนกระบวนการสร้างฟินเฟดทรานซิสเตอร์ รวมถึงการศึกษาการใช้โปรแกรมการจำลองแบบ TCAD จากนั้นทำการสร้างฟินเฟดโดยใช้โปรแกรมการจำลองแบบ TCAD ทำการจำลองแบบกระบวนการสร้างและศึกษาคุณสมบัติทางกายภาพและทางไฟฟ้าที่เกี่ยวข้อง เช่น คุณสมบัติกระแสและแรงดัน แรงดันขีดเริ่ม ค่า subthreshold swing (ss) และอื่นๆ ซึ่งจากการจำลองแบบ พบว่าในการใช้โปรแกรมจำลองแบบนี้ทำให้สามารถทดลองเปลี่ยนแปลงค่าพารามิเตอร์ต่างๆตามที่ต้องการ ผลการจำลองแบบที่ได้สามารถแสดงด้วยภาพแบบ 2 มิติ และ 3 มิติ ตลอดจนแสดงคุณสมบัติของความสัมพันธ์เป็นเส้นกราฟ จากการทดลองสร้างฟินเฟดพบว่าเมื่อความยาวของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้ค่าแรงดันขีดเริ่มมีค่าเพิ่มขึ้น แต่กระแสเดรนและค่า subthreshold swing (ss) มีค่าลดลง และพบว่าเมื่อความกว้างของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าเพิ่มขึ้น

คำสำคัญ: ฟินเฟด กระบวนการสร้าง โปรแกรมจำลองแบบ คุณสมบัติกระแสและแรงดัน แรงดันขีดเริ่ม

**Research Title:** Study of Fabrication and Characteristics for FinFET Transistor  
by TCAD Simulation Software

**Researcher:** Mr. Weera Pengchan

**Faculty:** Engineering      **Department:** Electronics Engineering

### ABSTRACT

This research studied the creation of the FinFET Transistor by TCAD simulation software. Started from the fabrication process of FinFET, Then create FinFET by TCAD. The replication process of creating FinFET and electrical and physical properties involved such as the current and voltage characteristic, the threshold voltage, the subthreshold swing (ss) etc. The result found that can to change parameters of desired simulation. The results show that display 2D and 3D images and shows a graph of the relationship. The FinFET creating found that the channel length has increased to make the threshold voltage has increased. However, the drain current and the subthreshold swing (ss) has decreased. Found that the channel width has increased to make the current drain has increased.

**Keywords :** FinFET, fabrication, simulation, the current and voltage characteristic, the threshold voltage

## กิตติกรรมประกาศ

การวิจัยครั้งนี้ได้รับทุนสนับสนุนการวิจัยจากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง จากแหล่งทุน เงินรายได้ ประจำปีงบประมาณ พ.ศ. 2559

วีระ เฝิงจันทร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VI
สารบัญรูป.....	VII
บทที่ 1 บทนำ.....	1
1.1 หลักการและเหตุผลของโครงการวิจัย.....	1
1.2 วัตถุประสงค์ของโครงการวิจัย.....	2
1.3 ขอบเขตของโครงการวิจัย.....	2
บทที่ 2 ทฤษฎีและหลักการที่เกี่ยวข้อง.....	3
2.1 กระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์.....	3
2.1.1 การเตรียมแผ่นฐานรองเบื้องต้น.....	3
2.1.2 กระบวนการออกซิเดชัน.....	3
2.1.3 กระบวนการโฟโตลิโทกราฟี.....	4
2.1.4 กระบวนการการแพร่สารเจือด้วยความร้อน.....	5
2.1.5 กระบวนการฝังประจุไอออน.....	6
2.1.6 กระบวนการสกัด.....	6
2.1.7 กระบวนการสร้างชั้นฟิล์มด้วยไอสารเคมี.....	7
2.1.8 กระบวนการทางโลหะ.....	7
2.1.9 กระบวนการเก็บบรรจุ.....	7
2.2 มอสทรานซิสเตอร์.....	8
2.2.1 การไบอัส.....	9
2.2.2 ประเภทของมอสทรานซิสเตอร์.....	10
2.2.3 แรงดันขีดเริ่ม.....	10
2.2.4 กราฟคุณลักษณะของมอสทรานซิสเตอร์.....	11
2.2.5 สมการกระแสของมอสทรานซิสเตอร์.....	11
2.3 ฟินเฟต.....	12
2.3.1 ที่มาของฟินเฟต.....	12
2.3.2 ประโยชน์และการนำไปใช้งาน.....	12
2.3.3 โครงสร้างของฟินเฟต.....	12
2.3.4 กราฟคุณสมบัติทางไฟฟ้าของฟินเฟต.....	13
2.3.5 สมการกระแสของฟินเฟตทรานซิสเตอร์.....	14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ (ต่อ)

	หน้า
บทที่ 3 วิธีการดำเนินการวิจัย.....	15
3.1 แนะนำโปรแกรม TCAD.....	15
3.1.1 GTS Framework.....	15
3.1.2 คุณสมบัติของโปรแกรม.....	15
3.1.3 โปรแกรมย่อย.....	15
3.2 ส่วนประกอบของโปรแกรม.....	17
3.2.1 The Tools Column.....	17
3.2.2 The Framework Home.....	18
บทที่ 4 ผลการทดลองและวิเคราะห์ผล.....	19
4.1 การศึกษาความสัมพันธ์ของกระแสเดรนกับความยาวของช่องทางเดินกระแส.....	19
4.2 การศึกษาความสัมพันธ์ของกระแสเดรนกับความกว้างของช่องทางเดินกระแส.....	29
4.3 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	35
4.4 การศึกษาค่าแรงดันขีดเริ่ม.....	36
4.5 การศึกษาค่า Subthreshold Swing, SS .....	36
4.6 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนเมื่อเปลี่ยนความยาวของ.....	37
ช่องทางเดินกระแส	
4.7 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนเมื่อเปลี่ยนความกว้าง.....	38
ของช่องทางเดินกระแส	
บทที่ 5 สรุปผลการวิจัยและข้อเสนอแนะ.....	39
5.1 สรุปผลการทดลอง.....	39
5.2 ข้อเสนอแนะ.....	39
บรรณานุกรม.....	40
ภาคผนวก.....	41
ข้อมูลประวัตินักวิจัย.....	47

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 1 ค่า Subthreshold Swing ที่ความยาวของช่องทางเดินกระแสค่าต่างๆ.....	36



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

รูปที่	หน้า
2.1 ขั้นตอนกระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์.....	3
2.2 ชั้นออกไซด์ที่ผิวหน้าของแผ่นซิลิคอน.....	4
2.3 การฉายแสงอัลตราไวโอเล็ตผ่านมาสก์.....	4
2.4 โครงสร้างพื้นฐานและสัญลักษณ์ของมอสทรานซิสเตอร์ชนิดเอ็นและชนิดพี.....	8
2.5 (ก) ลักษณะการไบอัสมอสทรานซิสเตอร์ชนิดเอ็น.....	9
(ข) ลักษณะการไบอัสมอสทรานซิสเตอร์ชนิดพี.....	9
2.6 การทำงานของมอสทรานซิสเตอร์ประเภทต่างๆ.....	10
2.7 สถานะภาพต่างๆในโครงสร้างมอสทรานซิสเตอร์เมื่อแรงดันที่เกตมีค่าต่างๆกัน.....	10
2.8 คุณสมบัติของมอสทรานซิสเตอร์.....	11
2.9 ส่วน Cross ของ DGFET ในระนาบทั่วไป.....	12
2.10 โครงสร้าง FinFET.....	13
2.11 กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	13
2.12 การหากระแสเดรน.....	14
3.1 ส่วนประกอบต่างๆของโปรแกรม.....	17
4.1 การสร้างฟินเฟตที่มี $L = 20 \text{ nm}$ , $W = 10 \text{ nm}$ .....	19
4.2 โครงสร้างของฟินเฟตที่มี $L = 20 \text{ nm}$ , $W = 10 \text{ nm}$ .....	19
4.3 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	20
4.4 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	20
4.5 การสร้างฟินเฟตที่มี $L = 22 \text{ nm}$ , $W = 10 \text{ nm}$ .....	21
4.6 โครงสร้างของฟินเฟตที่มี $L = 22 \text{ nm}$ , $W = 10 \text{ nm}$ .....	21
4.7 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	22
4.8 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	22
4.9 การสร้างฟินเฟตที่มี $L = 32 \text{ nm}$ , $W = 10 \text{ nm}$ .....	23
4.10 โครงสร้างของฟินเฟตที่มี $L = 32 \text{ nm}$ , $W = 10 \text{ nm}$ .....	23
4.11 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	24
4.12 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	24
4.13 การสร้างฟินเฟตที่มี $L = 40 \text{ nm}$ , $W = 10 \text{ nm}$ .....	25
4.14 โครงสร้างของฟินเฟตที่มี $L = 40 \text{ nm}$ , $W = 10 \text{ nm}$ .....	25
4.15 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	26
4.16 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	26
4.17 การสร้างฟินเฟตที่มี $L = 80 \text{ nm}$ , $W = 10 \text{ nm}$ .....	27
4.18 โครงสร้างของฟินเฟตที่มี $L = 80 \text{ nm}$ , $W = 10 \text{ nm}$ .....	27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

รูปที่	หน้า
4.19 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	28
4.20 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	28
4.21 การสร้างฟินเฟตที่มี $W= 10$ nm, $L= 32$ nm .....	29
4.22 โครงสร้างของฟินเฟตที่มี $W= 10$ nm, $L= 32$ nm .....	29
4.23 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	30
4.24 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	30
4.25 การสร้างฟินเฟตที่มี $W= 15$ nm, $L= 32$ nm.....	31
4.26 โครงสร้างของฟินเฟตที่มี $W= 15$ nm, $L= 32$ nm.....	31
4.27 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	32
4.28 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	32
4.29 การสร้างฟินเฟตที่มี $W= 20$ nm, $L= 32$ nm.....	33
4.30 โครงสร้างของฟินเฟตที่มี $W= 20$ nm, $L= 32$ nm.....	33
4.31 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต.....	34
4.32 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน.....	34
4.33 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตที่ความยาวช่องทางเดินกระแสค่าต่างๆ.....	35
4.34 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตที่ความยาวช่องทางเดินกระแสค่าต่างๆ.....	36
4.35 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนที่ความยาวของช่องทางเดินกระแสค่าต่างๆ.....	37
4.36 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนที่ความกว้างของช่องทางเดินกระแสค่าต่างๆ.....	38

# บทที่ 1

## บทนำ

### 1.1 หลักการและเหตุผลของโครงการวิจัย

ในปัจจุบันอุปกรณ์อิเล็กทรอนิกส์ชนิดสารกึ่งตัวนำได้ถูกพัฒนาขึ้นมากมายหลายประเภทและสามารถนำมาใช้งานได้สะดวก แต่เมื่อนึกถึงโครงสร้างหรือกระบวนการผลิตแล้ว พบว่ามีความยุ่งยากและซับซ้อนเป็นอย่างมาก ซึ่งในอดีตการพัฒนาอุปกรณ์ใหม่ๆขึ้นมาในการออกแบบและสร้างต้องใช้เวลาในการออกแบบและทดลองเป็นเวลาที่ยาวนาน ทำให้ต้องใช้ต้นทุนจำนวนมาก ประสิทธิภาพของอุปกรณ์ที่ได้ก็ไม่สูง แต่ในปัจจุบันการพัฒนาของความรู้เทคโนโลยีมีความก้าวหน้าเป็นอย่างมาก ซึ่งทำให้เกิดการเปลี่ยนแปลงของระบบต่างๆมากมาย มีการนำเทคโนโลยีใหม่ๆมาใช้ในการทำงาน มีการพัฒนาสร้างอุปกรณ์อิเล็กทรอนิกส์ที่อยู่ในรูปแบบของวงจรรวมขนาดเล็ก และมีการพัฒนาโปรแกรมต่างๆ ขึ้นมาใช้ในโรงงานอุตสาหกรรม เพื่อช่วยในการออกแบบ ให้สะดวกรวดเร็ว และได้ผลผลิตที่มีคุณภาพมากยิ่งขึ้น โดยในอุตสาหกรรมการผลิตอุปกรณ์สารกึ่งตัวนำในต่างประเทศได้มีการนำเทคโนโลยีมาพัฒนาและสร้างโปรแกรมในการออกแบบและจำลองกระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์ชนิดสารกึ่งตัวนำที่ช่วยในการจำลองการสร้าง การทำงาน และการวัดคุณลักษณะ และประสิทธิภาพของตัวอุปกรณ์ก่อนการนำไปผลิตจริง เพื่อช่วยในการลดค่าใช้จ่ายต้นทุนและเวลาที่สูญเสียในการผลิต

การใช้โปรแกรมในการออกแบบและจำลองกระบวนการสร้างอุปกรณ์ก่อนการนำไปผลิตจริง จึงถือว่ามีค่ามาก เพราะทำให้สามารถทราบถึงปัญหาที่อาจจะเกิดขึ้นในตัวอุปกรณ์ และยังช่วยให้ความผิดพลาดน้อยลง รวมถึงประหยัดค่าใช้จ่ายในการออกแบบและทดลอง แต่เนื่องจากเป็นโปรแกรมที่พัฒนาขึ้นมาใหม่จากต่างประเทศ จึงทำให้โรงงานอุตสาหกรรมที่ผลิตอุปกรณ์สารกึ่งตัวนำในประเทศไทย ยังขาดแคลนผู้ที่มีความรู้ ความสามารถในการใช้โปรแกรมนี้นี้เป็นจำนวนมาก

ในงานวิจัยครั้งนี้ได้ตระหนักถึงความสำคัญนี้ จึงได้ทำการศึกษาการใช้โปรแกรมจำลองแบบ TCAD ซึ่งเป็นโปรแกรมที่ใช้ในการจำลองแบบการสร้างอุปกรณ์อิเล็กทรอนิกส์ชนิดสารกึ่งตัวนำ และนำความรู้ในการใช้โปรแกรม TCAD มาทดลองสร้างฟินเฟตทรานซิสเตอร์ (FinFET Transistor) ซึ่งเป็นอุปกรณ์อิเล็กทรอนิกส์ที่มีขนาดเล็กมาก เพื่อช่วยในการวัดปริมาณทางไฟฟ้า และศึกษาความสัมพันธ์ของค่าพารามิเตอร์ต่างๆที่มีผลต่อการทำงานของอุปกรณ์ และนำองค์ความรู้ในการวิจัยครั้งนี้ไปต่อยอดสู่การวิจัยและพัฒนาทางด้านอุตสาหกรรมการออกแบบวงจรรวม ด้านอุตสาหกรรมกระบวนการผลิตอุปกรณ์อิเล็กทรอนิกส์สารกึ่งตัวนำ การวิจัยขั้นสูงของนักศึกษาทั้งระดับปริญญาตรี ปริญญาโท และปริญญาเอก ตลอดจนสร้างอุปกรณ์อิเล็กทรอนิกส์ชนิดสารกึ่งตัวนำ ใหม่ๆขึ้นมาใช้งานในอนาคตต่อไป

## 1.2 วัตถุประสงค์ของโครงการวิจัย

1. เพื่อการศึกษากระบวนการสร้างและคุณลักษณะของฟินเฟตทรานซิสเตอร์ด้วยโปรแกรมจำลองแบบ TCAD
2. เพื่อสร้างและพัฒนาเทคโนโลยีตลอดจนองค์ความรู้จากงานวิจัยและพัฒนาสู่ภาคอุตสาหกรรม
3. เพื่อเผยแพร่ผลงานวิชาการสู่สังคม

## 1.3 ขอบเขตของโครงการวิจัย


1. ผลการวิจัยที่ได้เป็นงานวิจัยที่วิเคราะห์ผลเชิงสังเคราะห์ และไม่มีการเปรียบเทียบผลที่ได้กับฟินเฟต ทรานซิสเตอร์ที่ผลิตจริง เนื่องจากกระบวนการสร้างและผลิตกับฟินเฟตทรานซิสเตอร์ยังไม่สามารถทำได้ในประเทศ แต่โครงการวิจัยนี้มุ่งเน้นที่การสร้างองค์ความรู้เพื่อก่อให้เกิดประโยชน์ทางด้านการพัฒนาอุตสาหกรรมอิเล็กทรอนิกส์ภายในประเทศในอนาคต
2. สถานที่: ภาควิชาวิศวกรรมอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สจล.
3. ระยะเวลา: เริ่ม 1 ตุลาคม 2558 ถึง 30 กันยายน 2559



## บทที่ 2 ทฤษฎีและหลักการที่เกี่ยวข้อง

### 2.1 กระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์

กระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์ [1] มีขั้นตอนต่างๆดังแสดงในรูปที่ 2.1



รูปที่ 2.1 ขั้นตอนกระบวนการสร้างอุปกรณ์อิเล็กทรอนิกส์

#### 2.1.1 การเตรียมแผ่นฐานรองเบื้องต้น (Wafer Preparation)

แผ่นฐานรองซิลิคอนที่นิยมใช้กันทั่วไปสามารถแบ่งเป็น 2 ชนิด คือ

- ฐานรองชนิดเอ็น ระบาย (100) คือ แผ่นฐานรองซิลิคอนที่เกิดจากการเติมสารเจือของธาตุหมู่ 5 เช่น Arsenic หรือ Phosphorus
- ฐานรองชนิดพี ระบาย (100) คือ แผ่นฐานรองซิลิคอนที่เกิดจากการเติมสารเจือของธาตุหมู่ 3 เช่น Boron

#### 2.1.2 กระบวนการออกซิเดชัน (Oxidation)


หลังจากการทำความสะอาดแผ่นซิลิคอนเรียบร้อยแล้ว จึงนำไปสร้างชั้นซิลิคอนไดออกไซด์ปกคลุมทั้งด้านหน้าและด้านหลังของแผ่น โดยการนำแผ่นซิลิคอนใส่เข้าไปในท่อควอทซ์ (Quartz Tube) และใส่เข้าไปในเตาความร้อนที่มีอุณหภูมิประมาณ 1000-1200 องศาเซลเซียส มีออกซิเจน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และไออน้ำฉีดพ่นเข้าไปในเตา ซิลิกอนจะทำปฏิกิริยากับออกซิเจนกลายเป็นซิลิกอนไดออกไซด์ ( $\text{SiO}_2$ ) ปกคลุมผิวของแผ่นซิลิกอน ซึ่งซิลิกอนไดออกไซด์นี้จะมีคุณสมบัติเป็นฉนวนลักษณะโปร่งใส

การสร้างชั้นซิลิกอนไดออกไซด์ ( $\text{SiO}_2$ ) มีวัตถุประสงค์หลัก 2 อย่าง คือ

1. เพื่อใช้ป้องกันไม่ให้สารเจือปนเข้าไปในบริเวณที่ไม่ต้องการขณะที่ทำกระบวนการเติมสารเจือ (Doping)
2. เพื่อป้องกันผิวหน้าแผ่นซิลิกอนไม่ให้อุปกรณ์ที่สร้างขึ้นเสียหาย




รูปที่ 2.2 ชั้นออกไซด์ที่ผิวหน้าของแผ่นซิลิกอน

### 2.1.3 กระบวนการโฟโตลิโทกราฟี (Photolithography)

กระบวนการเริ่มต้นจากการเคลือบน้ำยาไวแสง (Photoresist) ลงบนชั้นของซิลิกอนไดออกไซด์ทั่วทั้งแผ่นซิลิกอนด้วยเครื่องสปินเนอร์ (spinner) ซึ่งน้ำยาไวแสงที่ใช้มี 2 ชนิด คือ

1. น้ำยาไวแสงเชิงลบ (negative photo resist) ได้แก่ DTFR way coat
2. น้ำยาไวแสงเชิงบวก (positive photo resist) ได้แก่ AZ - 1350

เมื่อเคลือบเสร็จแล้วทำการอบฟิล์มครั้งแรก เพื่อทำให้น้ำยาไวแสงยึดติดกับผิวหน้าของชั้นซิลิกอนไดออกไซด์ได้ดียิ่งขึ้น จากนั้นนำแผ่นซิลิกอนไปทำการจัดวางมาส์กด้วยกระจกมารักตามลวดลายที่ออกแบบไว้ แล้วนำไปฉายด้วยแสงอัลตราไวโอเล็ตด้วยเครื่องจัดวางมาส์ก ดังแสดงในรูปที่ 2.3



รูปที่ 2.3 การฉายแสงอัลตราไวโอเล็ตผ่านมาส์ก

## 2.1.4 กระบวนการการแพร่สารเจือด้วยความร้อน (Thermal Diffusion Process)

กระบวนการแพร่สารเจือเป็นการแพร่สารเจือลงบนแผ่นฐานรอง ด้วยวิธีการแพร่ด้วยอุณหภูมิสูง ทำให้อะตอมจากแหล่งสารเจือ เคลื่อนที่ไปยังผลึกแผ่นฐานรอง และถ้าความเข้มข้นของอะตอมสารเจือสูงกว่าแผ่นฐานรองทำให้เกิดรอยต่อพี-เอ็นขึ้น

ขั้นตอนการแพร่สารเจือ ทำโดยการกระตุ้นแหล่งสารเจือที่อุณหภูมิสูงทำให้เกิดเป็นบรรยากาศของสารเจือ ซึ่งแหล่งสารเจือโบรอนใช้ในการสร้างสารกึ่งตัวนำชนิดพี และฟอสฟอรัสใช้ในการสร้างสารกึ่งตัวนำชนิดเอ็น เมื่อนำแผ่นฐานรองเข้าไปยังบรรยากาศของสารเจือ อะตอมของสารเจือจะเคลื่อนที่ไปยังแผ่นฐานรองและแพร่เข้าไปยังผลึกของฐานรอง ซึ่งสิ่งที่มีอิทธิพลต่อความลึกและความเข้มข้นของการแพร่ ได้แก่ ความเข้มข้นของบรรยากาศอะตอม ความดัน อุณหภูมิ และระยะเวลาในการแพร่ โดยในกระบวนการแพร่สารเจือสามารถแบ่งได้เป็น 2 ขั้นตอน คือ การแพร่สารเจือขั้นต้น (Pre-deposition) และการขับลึก (Drive-in)

### 2.1.4.1 การแพร่สารเจือขั้นต้น (Pre-deposition)

เป็นการแพร่ขั้นต้น เพื่อกำหนดและควบคุมปริมาณของสารเจือ ( $Q$ ) ที่จะเข้าไปในผลึกสารกึ่งตัวนำ ขั้นตอนนี้กระทำโดยการแพร่สารเจือในเงื่อนไขของ Complementary Error Function Distribution (unlimited source) การแพร่ขั้นต้นนี้จะทำในช่วงเวลาสั้นๆ ค่าของความหนาแน่นของอะตอมสารเจือในอากาศ (หรือที่ผิวของซิลิคอน) จะขึ้นอยู่กับชนิดของสารเจือ และอุณหภูมิ ค่านี้อาจกำหนดได้ด้วยความหนาแน่นสูงสุดของสารเจือชนิดใดๆ ที่อุณหภูมิหนึ่ง ๆ ซึ่งเรียกค่านี้ว่า Solid Solubility

ในกระบวนการสร้างสิ่งประดิษฐ์สารกึ่งตัวนำ บริเวณใดของแผ่นผลึก Si ที่ไม่ต้องการให้อะตอมสารเจือแพร่เข้าไปก็จะถูกชั้นของออกไซด์ ซึ่งมีความหนาแน่นพอเหมาะปิดอยู่ เพื่อทำหน้าที่เป็นหน้ากักป้องกันการแพร่ของสารเจือไม่ให้เข้าถึงผลึก Si ได้

การกระจายอะตอมสารเจือในผลึกฐานรองซิลิคอน แสดงดังสมการที่ (2.1)

$$N(x, t) = N_s \operatorname{erfc}(x/\sqrt{4D_p t_p}) \quad (\text{ions/cm}^3) \quad (2.1)$$

ซึ่ง  $N_s$  = ความเข้มข้นที่ผิว ( $\text{cm}^{-3}$ )

$x$  = ระยะลึกของการแพร่สารเจือจากผิว (cm)

$D_p$  = ความสามารถในการแพร่ที่อุณหภูมิการแพร่ขั้นต้น ( $\text{cm}^2/\text{sec}$ )

$t_p$  = เวลาที่ใช้ในการแพร่ขั้นต้น

การหาค่าความเข้มข้น  $N(x, t)$  ที่ความลึก  $x$  ภายหลังจากการแพร่ขั้นต้นเป็นเวลา  $t_p$  ต้องแทนค่าตัวแปรต่างๆลงในสมการที่ 2.1 สิ่งที่สำคัญ 2 ประการในการแพร่ คือ ความลึกรอยต่อพี-เอ็น ( $X_j$ ) ที่ได้จากการแพร่ขั้นต้น และจำนวนปริมาณสารเจือทั้งหมด ( $Q$ ) ภายหลังจากการแพร่ ซึ่งมีค่าดังสมการที่ 2.2

$$Q = N_s \sqrt{4D_p t_p} / \pi \quad (\text{cm}^{-3}) \quad (2.2)$$

#### 2.1.4.2 การขับลึก (Drive-in)

เป็นขั้นตอนที่ทำให้สารเจือบริเวณผิวที่ได้จากขั้นตอนการแพร่ชั้นต้น แพร่ลงไปในเนื้อสารลึกมากขึ้น ความหนาแน่นอะตอมสารเจือที่แพร่เข้าไปในแผ่นซิลิคอน แสดงได้ดังสมการที่ (2.3)

$$N(x, t) = (Q/\sqrt{\pi D_a t_a}) \exp(-x^2/4D_a t_a) \text{ (ions/cm}^3\text{)} \quad (2.3)$$

ซึ่ง  $Q$  = จำนวนปริมาณสารเจือทั้งหมด ( $\text{cm}^{-2}$ )

$D_a$  = สัมประสิทธิ์การแพร่ในการขับลึก

$t_a$  = เวลาที่ใช้ในการขับลึก

ความลึกรอยต่อ ภายหลังจากทำการขับลึก โดยให้  $N(x, t) = N_B$  จะได้

$$X_j = \sqrt{D_a t_a \ln[Q/(N_B \sqrt{\pi D_a t_a})]} \text{ (cm)} \quad (2.4)$$

#### 2.1.5 กระบวนการฝังประจุไอออน (Ion Implantation Process)

เป็นกระบวนการทางวิศวกรรมวัสดุ โดยการเร่งประจุไอออนด้วยสนามไฟฟ้าและฝังเข้าไปยังเนื้อวัสดุที่ต้องการ กระบวนการนี้ถูกใช้เพื่อเปลี่ยนคุณสมบัติทางไฟฟ้า ฟิสิกส์ หรือเคมี กระบวนการฝังประจุไอออนนี้สามารถควบคุมให้มีความเที่ยงตรงได้ทั้งในการควบคุมความลึกของรอยต่อตลอดจนปริมาณอะตอมของสารเจือ

กระบวนการฝังประจุไอออนมีสารเจือที่นิยมใช้ ได้แก่ โบรอน ฟอสฟอรัส หรืออาร์เซนิก อะตอมสารเจือจะสร้างประจุพาหะภายหลังการแอนนัล (annealing) โดยโฮลถูกสร้างจากสารเจือชนิดพีส่วนอิเล็กตรอนถูกสร้างจากสารเจือชนิดเอ็น ซึ่งกระบวนการการยิงฟอสฟอรัสและโบรอนเข้าไปในเนื้อสาร



#### 2.1.6 กระบวนการสกัด (Etching)

ภายหลังจากการสร้างลวดลายของน้ำยาไวแสงในกระบวนการโฟโวลติโกราฟีเสร็จแล้วต้องผ่านกระบวนการสกัด (Etching) เพื่อทำการสกัดส่วนของชั้นซิลิคอนไดออกไซด์หรือชั้นซิลิคอนไนไตรด์ ซึ่งเป็นส่วนที่ไม่มีน้ำยาไวแสงปกคลุมออก วิธีการสกัดที่นิยมใช้กันทั่วไปคือ การใช้สารเคมี (Wet Etching) และการสกัดด้วยพลาสมา (Dry Etching) ทั้งสองกรณีให้ผลลัพธ์คล้ายกันคือ การสกัดจะหยุดลงที่ของด้านล่างของชั้นฟิล์มที่ต้องการสกัดออก ขึ้นอยู่กับอัตราการสกัดและเวลา นิยมใช้การสกัดแบบพลาสมาในการสกัดรูปทรงที่ละเอียด โดยทั่วไปใช้สารละลายของ HF-HNO<sub>3</sub> สำหรับการสกัดซิลิคอน, HF สำหรับการสกัดซิลิคอนไดออกไซด์, H<sub>3</sub>PO<sub>4</sub> ร้อนสำหรับการสกัดซิลิคอนไนไตรด์ และ H<sub>3</sub>PO<sub>4</sub> เย็นสำหรับการสกัดโลหะอลูมิเนียม ส่วนกาซที่ใช้ในการทำพลาสมามักใช้ฟลูโอโรโรนหรือคลอโรโรน เช่น CF<sub>4</sub>

หลังจากสกัดส่วนของชั้นซิลิคอนไดออกไซด์ออกแล้วจะเข้าสู่กระบวนการสกัด (Etching) อีกครั้งเพื่อกำจัดชั้นของน้ำยาไวแสง (Photoresist) ออกไป เหลือส่วนของชั้นซิลิคอนไดออกไซด์ที่ต้องการอยู่บนแผ่นฐานรองซิลิคอน

### 2.1.7 กระบวนการสร้างชั้นฟิล์มด้วยไอสารเคมี (Chemical Vapor Deposition-CVD)

CVD ถูกใช้เพื่อสร้างชั้นฟิล์มของวัสดุบนแผ่นฐานรองซิลิคอน เช่น ซิลิคอนไดออกไซด์ ซิลิคอนไนไตรด์ อลูมิเนียมออกไซด์ และซิลิคอนแบบผลึกหลายรูป (Polycrystalline Silicon) กระบวนการทาง CVD ปกติกระทำที่อุณหภูมิช่วง 300- 900 °c และใช้ปฏิกิริยาเคมีดังนี้



การสร้างด้วยกระบวนการนี้จะมีความหนาแน่นที่ต่ำกว่า และไม่เชื่อมติดแน่นกับแผ่นซิลิคอน เหมือนการสร้างด้วยกระบวนการความร้อน ดังนั้นจึงมักนำมาใช้ในกรณีที่ไม่สร้างจากความร้อนหรือใช้เป็นฉนวนบนซิลิคอน สร้างด้วยการใช้พลังงานพลาสมาและปฏิกิริยาเคมีภายใต้อุณหภูมิต่ำเท่านั้น โดยเฉพาะการสร้างชั้นฟิล์มซิลิคอนไนไตรด์ที่ใช้อุณหภูมิต่ำเพียง 300 c เท่านั้น

### 2.1.8 กระบวนการทางโลหะ (Metallization)

ภายหลังจากการสร้างอุปกรณ์ด้วยกระบวนการต่างๆจนได้ชิ้นส่วนต่างๆของอุปกรณ์จนครบขาดเพียงการเชื่อมต่ออุปกรณ์เหล่านั้นเข้าหากันซึ่งยังไม่สามารถใช้งานทางไฟฟ้าได้ ดังนั้นจึงจำเป็นต้องผ่านกระบวนการเพื่อเชื่อมต่อชิ้นส่วนต่างๆของอุปกรณ์เข้าหากันให้เป็นอุปกรณ์ที่สมบูรณ์และพร้อมใช้งานทางไฟฟ้าได้ตามที่ออกแบบไว้ โดยขั้นตอนการเชื่อมต่อชิ้นส่วนต่างๆด้วยโลหะนี้เรียกว่า กระบวนการทางโลหะ (Metallization) สำหรับการเลือกใช้โลหะที่ใช้เคลือบแผ่นซิลิคอนเพื่อเป็นรอยสัมผัสโอห์มมิกแถบความนำต่อเชื่อมภายในของวงจรรวม (Interconnector) ของวงจรรวมควรมีคุณสมบัติ เช่น ทำให้รอยสัมผัสกับซิลิคอนมีค่าความต้านทานต่ำ มีความจุไฟฟ้าสูง ติดแน่นกับผิวของซิลิคอนไดออกไซด์ และสามารถต่อเข้ากับลวดความนำภายนอกได้ดี ซึ่งโลหะที่นิยมใช้ ได้แก่ อลูมิเนียม (Al) ทอง (Au) และเงิน (Ag) เป็นต้น

กระบวนการทางโลหะเริ่มต้นจากการสร้างชั้นซิลิคอนไนไตรด์ที่มีความหนาปกคลุมผิวหน้าของแผ่นซิลิคอน เพื่อทำหน้าที่เป็นฉนวนบนผิวหน้าของแผ่นซิลิคอน ป้องกันความชื้น ฝุ่นละออง และรอยขีดข่วนที่อาจเกิดขึ้นกับชั้นของสารกึ่งตัวนำด้านล่าง

หลังจากนั้นจะเป็นกระบวนการโฟโตลิโธกราฟี และกระบวนการสกัดเพื่อเปิดช่องสำหรับนำโลหะมาสร้างรอยสัมผัสโอห์มมิกต่อส่วนต่างๆของวงจรรวมแผ่นซิลิคอน

ในขั้นตอนสุดท้ายเป็นการสร้างรอยสัมผัสโอห์มมิกโดยใช้โลหะ เช่น อลูมิเนียมมาสร้างเป็นชั้นปกคลุมผิวหน้าของซิลิคอน กระบวนการทางโลหะมีหลายอย่างด้วยกัน เช่น การระเหยด้วยไส้ความร้อน (Filament Evaporation) การสปัตเตอริง (Sputtering) ภายหลังจากการเคลือบโลหะอลูมิเนียมบนแผ่นซิลิคอน และทำการโฟโตลิโธกราฟีแล้ว จะได้ลวดลายของวงจรรวมตามที่ต้องการ ออกแบบไว้ โดยอลูมิเนียมทำหน้าที่เป็นแถบตัวนำเชื่อมต่อ และก่อให้เกิดรอยสัมผัสโอห์มมิกขึ้น แต่รอยสัมผัสนี้อาจไม่สมบูรณ์เพียงพอ ดังนั้นจึงต้องทำการซินเตอร์ริง (sintering) เพื่อให้รอยสัมผัสเป็นโอห์มมิกที่สมบูรณ์และไม่เปลี่ยนแปลงต่อสภาพแวดล้อม


### 2.1.9 กระบวนการเก็บบรรจุ (Packaging)

การเก็บบรรจุเป็นกระบวนการป้องกันความเสียหายของชิ้นงาน อันเนื่องมาจากสิ่งสกปรกหรือสารเคมีภายนอก และยังช่วยระบายความร้อนที่อาจเกิดขึ้นในขณะที่ใช้งานได้ด้วย โดยการนำแผ่นซิลิคอนที่ได้จากกระบวนการสร้างไปตัดเพื่อแยกตัววงจรรวมออกเป็นชิ้นเล็กๆที่เรียกว่า ไดซ์ (dice)

หรือซีพ จากนั้นจึงนำเอาซีพไปติดตั้งบนฐานรองและเชื่อมต่อसानออกมายังขาของฐานรอง เพื่อความสะดวกในการนำไปใช้งาน จึงนำไปเก็บบรรจุและนำไปทดสอบคุณสมบัติทางไฟฟ้าต่างๆต่อไป

## 2.2 มอสทรานซิสเตอร์ (MOSFET)

มอสทรานซิสเตอร์ (MOSFET : Metal-Oxide Semiconductor Field Effect Transistor) เป็นทรานซิสเตอร์ประเภทหนึ่ง และเป็นอุปกรณ์ทางอิเล็กทรอนิกส์ที่ได้รับความนิยมมากในปัจจุบัน ในการนำไปใช้ในการออกแบบเป็นวงจรรวม ซึ่งอุปกรณ์มอสทรานซิสเตอร์นั้นจะแบ่งได้เป็น 2 ชนิด คือ ชนิดเอ็น (n-channel) และชนิดพี (p-channel) โดยอุปกรณ์ทางอิเล็กทรอนิกส์นี้สร้างขึ้นมาจากสารกึ่งตัวนำซึ่งจะประกอบด้วยสารกึ่งตัวนำชนิดเอ็นและสารกึ่งตัวนำชนิดพีโดยมอสทรานซิสเตอร์นั้นแบ่งตามโครงสร้างได้ดังแสดงในรูปที่ 2.4




รูปที่ 2.4 โครงสร้างพื้นฐานและสัญลักษณ์ของมอสทรานซิสเตอร์ชนิดเอ็นและชนิดพี

จากรูปที่ 2.4 ลักษณะโครงสร้างพื้นฐานของอุปกรณ์มอสทรานซิสเตอร์ โดยทั้งสองชนิดนั้นมีขาที่เชื่อมต่อออกมาเพื่อใช้งานหลักอยู่ทั้งหมด 3 ขา ด้วยกัน ประกอบด้วย ขาเกต (G : Gate), ขาเดรน (D : Drain) และขาซอร์ส (S : Source) ส่วนขาที่เห็นในโครงสร้างนั้นคือ ขาฐานรอง (B : Bulk) โดยถูกต่อเข้ากับขาซอร์ส (S : Source) ดังนั้นในการนำมาใช้งานเราจะเห็นขาของอุปกรณ์มอสทรานซิสเตอร์เพียง 3 ขาเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2.1 การไบอัส (Bias)

1. มอสทรานซิสเตอร์ชนิดเอ็น ถ้ากำหนดค่าของแรงดันที่ขาเกต มีค่าน้อยจะส่งผลให้ขาเดรนและขาซอร์ส ไม่มีกระแสไหลผ่าน แต่ถ้ากำหนดค่าของแรงดันที่ขาเกตมีค่ามาก จะส่งผลให้ขาเดรนและขาซอร์ส มีกระแสไหลผ่าน ดังแสดงในรูปที่ 2.5 (ก)
2. มอสทรานซิสเตอร์ชนิดพี ถ้ากำหนดค่าของแรงดันที่ขาเกตมีค่ามาก จะส่งผลให้ขาเดรนและขาซอร์ส ไม่มีกระแสไหลผ่าน แต่ถ้ากำหนดค่าของแรงดันที่ขาเกตมีค่าน้อยจะส่งผลให้ขาเดรนและขาซอร์ส มีกระแสไหลผ่าน ดังแสดงในรูปที่ 2.5 (ข)







รูปที่ 2.5 (ก) ลักษณะการไบอัสมอสทรานซิสเตอร์ชนิดเอ็น  
(ข) ลักษณะการไบอัสมอสทรานซิสเตอร์ชนิดพี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 2.2.2 ประเภทของมอสทรานซิสเตอร์

มอสทรานซิสเตอร์แบ่งออกเป็น 2 ประเภทคือ ดีพลีชัน (Depletion) และเอ็นฮานซ์เมนต์ (Enhancement) สามารถแสดงการทำงานของแต่ละประเภทได้ดังนี้

MOSFET Type	Mode	Standby Condition	$V_{GG}$ Switching Requirements	Physical Structure
nMOS	Enhancement	Off	+	
nMOS	Depletion	On	-	
pMOS	Enhancement	Off	-	
pMOS	Depletion	On	+	

รูปที่ 2.6 การทำงานของมอสทรานซิสเตอร์ประเภทต่างๆ

### 2.2.3 แรงดันขีดเริ่ม ( $V_{TH}$ )



รูปที่ 2.7 สถานะภาพต่างๆในโครงสร้างมอสทรานซิสเตอร์เมื่อแรงดันที่เกตมีค่าต่าง ๆ กัน


จากรูปที่ 2.7 หากแรงดันที่เกตมีค่าต่าง ๆ อิเล็กตรอนอิสระยังไม่สามารถที่จะทำให้อะตอมสารเจืออออนไนซ์ได้หมด เมื่อแรงดันเกตสูงขึ้นถึงค่าเฉพาะค่าหนึ่งก็จะทำให้การอออนไนซ์หมดพอดี และหากแรงดันเกตมากกว่าค่าเฉพาะนั้นก็จะมีอิเล็กตรอนอิสระเหลือ อิเล็กตรอนเหล่านี้เคลื่อนที่ได้ อย่างอิสระ หากมีความต่างศักย์ระหว่างซอกกับเดรน พาหะนี้ก็จะ เป็น กระแส และแรงดันเกต ค่าเฉพาะนั้นก็เรียกว่า แรงดันขีดเริ่ม ; Threshold Voltage,  $V_{TH}$

## 2.2.4 กราฟคุณลักษณะของมอสทรานซิสเตอร์

ลักษณะการทำงานของมอสเฟต (MOSFET) โดยสามารถที่แบ่งออกได้เป็น 3 สภาวะการทำงาน คือ

- 1) สภาวะการทำงานแบบคัตออฟ (Cut-off Mode)
- 2) สภาวะการทำงานแบบเชิงเส้น (Linear Mode)
- 3) สภาวะการทำงานแบบอิ่มตัว (Saturation Mode)

ซึ่งจากลักษณะการทำงานของอุปกรณ์มอสเฟต (MOSFET) ทั้ง 3 สภาวะการทำงานนั้น ดังแสดงในรูปที่ 2.8



รูปที่ 2.8 คุณสมบัตินของมอสทรานซิสเตอร์

## 2.2.5 สมการกระแสของมอสทรานซิสเตอร์

สมการกระแส  $I_D$  ของมอสทรานซิสเตอร์ ในแต่ละช่วงการทำงานสรุปได้ดังนี้

$$\text{Cut-off} \quad |V_{GS}| - |V_T| \leq 0, \quad I_D = 0 \quad (2.5)$$

$$\text{Linear} \quad 0 < |V_{DS}| < |V_{GS}| - |V_T|, \quad I_D = \beta [(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}] \quad (2.6)$$

$$\text{Saturation} \quad 0 < |V_{GS}| - |V_T| < |V_{DS}|, \quad I_D = \frac{\beta}{2} (V_{GS} - V_T)^2 \quad (2.7)$$

$$\text{เมื่อ } \beta = \mu C_{ox} \left(\frac{W}{L}\right) = KP \left(\frac{W}{L}\right)$$

$$\beta_n = \mu_n C_{ox} \left(\frac{W}{L}\right) = KP \left(\frac{W}{L}\right) \text{ สำหรับมอสทรานซิสเตอร์ชนิดเอ็น}$$

$$\beta_p = \mu_p C_{ox} \left(\frac{W}{L}\right) = KP \left(\frac{W}{L}\right) \text{ สำหรับมอสทรานซิสเตอร์ชนิดพี}$$

## 2.3 ฟินเฟต (finFET)

### 2.3.1 ที่มาของฟินเฟต


ปัจจุบันอุปกรณ์ทรานซิสเตอร์มีการพัฒนาอย่างรวดเร็ว มีการแข่งขันสูงในภาคอุตสาหกรรม การผลิตและมีอุปกรณ์ทรานซิสเตอร์ชนิดใหม่ที่จะมาแทนที่ทรานซิสเตอร์แบบปัจจุบันที่ใช้อยู่ โดยเป็นมาตรฐานอุตสาหกรรมสำหรับชิปล็อกที่มีประสิทธิภาพสูง โครงสร้างทรานซิสเตอร์แบบใหม่นี้ ซึ่งเป็นที่รู้จักกันในวงการอุตสาหกรรมไมโครชิปในชื่อว่า Fin Field Effect Transistor (FinFET) เป็นการใช้ประโยชน์จากแผ่น "Fin" แนวตั้งที่ทำจากซิลิคอน วิธีการดังกล่าวจะช่วยให้มีกระแสไฟฟ้าที่ไหลออกจากทรานซิสเตอร์เพิ่มขึ้นเป็น 2 เท่า และช่วยปรับปรุงลักษณะการปิด-เปิดสวิตช์ของทรานซิสเตอร์ ซึ่งจะทำให้ชิปมีความเร็วมากขึ้นและใช้พลังงานน้อยลง ช่วยเพิ่มสมรรถนะการทำงาน และลดขนาดของชิปให้มีรูปทรงที่เล็กที่สุด นอกจากนี้เทคโนโลยีเกตที่ทำจากนิกเกิล ช่วยเพิ่มประสิทธิภาพการทำงานของทรานซิสเตอร์ได้อย่างมาก โดยอาศัยการปรับปรุงการไหลของกระแสไฟฟ้าผ่านตัวทรานซิสเตอร์

เกตแบบโลหะนี้จะทดแทนวิธีการแบบเดิมที่ใช้อยู่ในปัจจุบัน นั่นคือ การเจือสารลงในช่องที่อยู่ใต้เกตของทรานซิสเตอร์เพื่อปรับปรุงลักษณะการปิด-เปิดสวิตช์ การยกเลิกวิธีการเจือสารดังกล่าว จะช่วยให้กระแสไฟมีการไหลเวียนที่ดีขึ้น และในทางกลับกัน ก็จะช่วยเพิ่มสมรรถนะการทำงานให้กับทรานซิสเตอร์ ยิ่งกว่านั้นการใช้เกตแบบนิกเกิลนี้คาดว่าจะมีต้นทุนการผลิตที่ต่ำกว่า เมื่อเทียบกับเทคโนโลยีเกตแบบโลหะอื่นๆ ที่ได้มีการศึกษาวิจัยกันอยู่ในวงการอุตสาหกรรม


### 2.3.2 ประโยชน์และการนำไปใช้งาน

เมื่อเทียบการทำงานระหว่างทรานซิสเตอร์ในปัจจุบันกับฟินเฟต จะพบว่าฟินเฟตมีขนาดเล็ก ทำให้มีประสิทธิภาพในการทำงานมีความเร็วมากขึ้นและใช้พลังงานน้อยและดีกว่าทรานซิสเตอร์แบบทั่วไป ปัจจุบันมีการพัฒนาให้มีขนาดเล็กในระดับที่ต่ำกว่า 15 nm และนิยมนำมาเป็นส่วนประกอบใน CPU


### 2.3.3 โครงสร้างของฟินเฟต



รูปที่ 2.9 ส่วน Cross ของ DGFinFET ในระนาบทั่วไป




(ก) SDDG-FinFET      (ข) IDDG-FinFET



(ค) ภาพตัดขวางมุมมองด้านบนของ independent-gate FinFET  
รูปที่ 2.10 โครงสร้าง FinFET


### 2.3.4 กราฟคุณสมบัติทางไฟฟ้าของฟิเนลเฟต



รูปที่ 2.11 กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต

จากรูปที่ 2.11 แสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตโดยแกน y เป็นกระแสเดรนที่ฟลोटแบบลอกกาลิทึม สามารถหาค่า subthreshold swing, ss หน่วยเป็น mV/dec ได้โดยใช้ค่า  $V_{th}$  มาช่วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 การหากระแสเดรน

จากรูปที่ 2.12 แสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต โดยแกน y เป็นกระแสเดรนที่พล็อตแบบลอการิทึม สามารถหาค่ากระแสเดรนได้โดยใช้  $V_{th}$  ลากตัดแกน x แล้วใช้จุดตัดของ  $V_{th}$  บนเส้นกราฟลากไปตัดแกน y จุดตัดบนแกน y คือค่ากระแสเดรนที่ต้องการหา

### 2.3.5 สมการกระแสของฟินเฟตทรานซิสเตอร์

ฟินเฟตทรานซิสเตอร์เฟสขณะทำงาน ( $V_{GS} > V_{TH}$ )

$$I_D = W \times v \times Q_{inv} \quad (2.8)$$

โดยที่  $W$  : width  
 $v$  : velocity ;  $v \propto \mu_{eff}$   
 $Q_{inv}$  : inversion-layer charge density ;  $Q_{inv} \propto C_{ox}(V_{GS} - V_{TH})^n$

## บทที่ 3

### วิธีดำเนินการวิจัย

#### 3.1 แนะนำโปรแกรม TCAD

##### 3.1.1 GTS Framework

GTS Framework เป็นโปรแกรมที่ครอบคลุมการทำงานสำหรับเทคโนโลยีโปรแกรมประยุกต์ CAD (TCAD) เช่น การจำลองอุปกรณ์สารกึ่งตัวนำ ออกแบบโดยประกอบด้วยโปรแกรมย่อยต่างๆ เพื่ออำนวยความสะดวกการใช้งาน ปรับปรุงขั้นตอนการทำงาน (workflow), สนับสนุนโครงสร้างการจัดเก็บข้อมูลให้สอดคล้องกัน ส่วนติดต่อผู้ใช้ (user interface) สำหรับเก็บเครื่องมือทั้งหมด

GTS Framework ถูกพัฒนาและได้รับการดูแลรักษาโดย GTS ซึ่งเป็นบริษัทเอกชนในกรุงเวียนนาและร่วมมือกับมหาวิทยาลัยเทคโนโลยีเวียนนา (Vienna University of Technology) ประเทศออสเตรีย

##### 3.1.2 คุณสมบัติของโปรแกรม

- ง่ายต่อการใช้ โดยมีส่วนติดต่อผู้ใช้แบบกราฟิกที่สอดคล้องกันสำหรับเครื่องมือทั้งหมด
- มีการสนับสนุนแพลตฟอร์ม (platforms) ที่หลากหลาย
- มีการจัดโครงสร้าง แต่การจัดการไฟล์ตรงไปตรงมาสำหรับขั้นตอนการทำงานที่ง่ายขึ้น (โครงการ ; เครื่องมือ - โพลเดอร์ )
- มีการแสดงผลแบบ 1D/2D/3D
- มีการดำเนินการจำลองระยะไกล/เครือข่ายคอมพิวเตอร์
- มีการจัดเก็บข้อมูลโครงการระยะไกล/แบ่งปันข้อมูลในเวิร์กกรุป
- การพิมพ์ผลบนอินเทอร์เน็ต/ การชมเต็มรูปแบบ 3 มิติ

##### 3.1.3 โปรแกรมย่อย

ภายใน GTS Framework สามารถใช้โปรแกรมย่อยต่างๆได้ ขึ้นอยู่กับใบอนุญาตที่ได้รับ ซึ่งในโปรแกรมย่อยที่ได้จาก GTS ที่สามารถใช้งานได้ในปัจจุบันมีดังนี้

##### 3.1.3.1 Structure

GTS Structure เป็นเครื่องมือที่ใช้งานง่ายใช้สำหรับการกำหนดและแก้ไขโครงสร้างอุปกรณ์ มีการอำนวยความสะดวกสำหรับผู้ใช้งานด้วย art graphical และมีประสิทธิภาพสูงสำหรับใช้งาน

GTS Structure เป็นทางเลือกสำหรับการสร้างอุปกรณ์ทดสอบอย่างง่ายก่อนที่จะทำโครงสร้างจริงที่มีความซับซ้อน เป็นอุปกรณ์ที่สามารถออกแบบแก้ไขได้โดยใช้ตัวโปรแกรม 2D/3D CAD สามารถนำเข้าจากรูปแบบTCAD อื่นๆ หรือสามารถสร้างขึ้นบนพื้นฐานของพารามิเตอร์แม่แบบซึ่งเป็นอีกทางเลือกหนึ่ง และเป็นส่วนพิเศษที่เพิ่มขึ้นเมื่อเร็วๆนี้ สำหรับรูปแบบรุ่นสามารถอ่านไฟล์ GDSII mask สำหรับผู้ใช้ การจำลองปริมาณ เป็นการจำลอง doping หรือวัสดุ สามารถ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนดและแก้ไขฟังก์ชันโดยการวิเคราะห์เครื่องมือใน CAD Editor, หรือยืนยันจากข้อมูลการวัด นอกจากนี้ GTS Structure ยังใช้งานง่าย สอดคล้องสำหรับการสร้างโครงสร้างสุทธิตามที่ไม่มีโครงสร้างใน 2D และ 3D โดยมีคู่มือและระบบอัตโนมัติสำหรับเลือก refinement ต่างๆ

### 3.1.3.2 minimos NT

ใช้ในวัตถุประสงค์เพื่อจำลองอุปกรณ์สารกึ่งตัวนำ ทั้งแบบให้คงที่ (steady-state), ชั่วคราว (transient), การวิเคราะห์สัญญาณขนาดเล็กของอุปกรณ์ในรูปแบบ 2 มิติและ 3 มิติ, อุปกรณ์ในโหมดผสม (mixed-mode) และการจำลองวงจร


ครอบคลุมแบบจำลองทางกายภาพ ช่วยในการจำลองชนิดโครงสร้างของอุปกรณ์ชั้นสูง เช่น อุปกรณ์ CMOS อุปกรณ์ซิลิคอนบนฉนวน (SOI) และอุปกรณ์อื่น โครงสร้าง คำนึงถึงธรรมชาติของกับดักและสารเจือ Minimos NT มีความน่าเชื่อถือและการเปลี่ยนแปลงการปรับแรงดันสูง เช่น เป็นอุปกรณ์ขนาดใหญ่และซิลิคอนระนาบบน FinFET ฉนวนมีช่องความยาว 22 nm หรือน้อยกว่า

### 3.1.3.3 Vision

GTS Vision เป็นเครื่องมือสำหรับการสร้างอุปกรณ์หลายมิติและพล็อตกราฟแบบลึอก เครื่องมือนี้สามารถใช้สำหรับการแสดงผลและการดูผลการจำลองของอุปกรณ์ GTS Vision แสดงได้ในหลายวิธี ช่วยในการแสดงภาพโครงสร้างอุปกรณ์ 1D/2D/3D การแสดงภาพเรขาคณิตและ doping profile การจำลองข้อมูล เวกเตอร์ชนิดสเกลาร์แสดงบนพื้นผิว SOI นอกจากนี้โมดูลการพล็อตเส้นโค้งจะแสดงพื้นพารามิเตอร์และปริมาณที่กำหนดโดยใช้ลักษณะเส้นสัญลักษณ์และสีต่างๆ

GTS Vision ช่วยให้การสร้างข้อมูลมีความชัดเจน โดยส่วนใหญ่ใช้งานง่ายช่วยให้วิศวกรทำนายผลการทดลองได้อย่างรวดเร็วและสร้างชิ้นงานที่มีประสิทธิภาพในเวลาเพียงไม่นาน

### 3.2 ส่วนประกอบของโปรแกรม



รูปที่ 3.1 ส่วนประกอบต่างๆของโปรแกรม

#### 3.2.1 The Tools Column

แถบเครื่องมือที่เป็นแนวตั้งแถบสีเขียว ที่ขอบซ้ายของหน้าต่างแสดงให้เห็นตัวแปรและจำนวนรายการในแถบอินเตอร์เฟซ เช่น

- ส่วนบนสุดของคอลัมน์เป็นจุดที่เริ่มต้นสำหรับการสร้างโปรเจกต์ซึ่งประกอบไปด้วยสาม pages labeled ซึ่งเป็นเครื่องมือ โครงสร้างและระบบ
- ถ้าเปิดโปรเจกต์และต้องการสร้าง Project Home ทำได้โดยเลือกส่วนที่สองถัดจาก Framework home
- นอกจากนี้คอลัมน์เครื่องมือที่แสดงให้เห็นเครื่องมือทั้งหมดที่เปิดอยู่ในปัจจุบัน

GTS Structure ทำงานใน ToolFolder 001

GTS Minimos-NT ทำงานใน ToolFolder 002

GTS Vision ที่ทำงานในโหมดแบบสแตนด์อโลนในโฟลเดอร์เอกสาร

เครื่องมือที่ใช้งานในโหมดนี้จะแสดงแถบเครื่องมือและ ToolFolder ที่เกี่ยวข้อง ในขณะที่เครื่องมือที่อยู่ในสถานะ Stand-alone จะมีการแสดงไอคอนเป็นสีเทา

สีพื้นหลังสีเขียวแสดงให้เห็นว่าเป็นรายการที่ใช้งานในปัจจุบัน สามารถสลับการใช้งานระหว่างรายการได้โดยการใช้เมาส์เลื่อนขึ้นหรือลง เมื่อเครื่องมือ Bar ทำการโฟกัส (ถ้าไม่ได้กดปุ่ม Tab เพื่อย้ายโฟกัส)

รายการทั้งหมดในคอลัมน์เครื่องมือ จะมีปุ่มปิด การปิดเครื่องมือที่เกี่ยวข้อง หรือการปิด Framework Home ออกจาก framework เมื่อใช้การปิดต้องมีการบันทึก files เพื่อที่จะเปิดเครื่องมือได้ในครั้งต่อไป

ปุ่มปิดเป็นทางลัดเพื่อปิดตัวเลือกในเมนู context menu ของแต่ละรายการ ที่สามารถเปิดโดยคลิกขวาที่ Tab นั้น ๆ การที่สามารถเข้าถึงเมนูได้โดยการเมนูกดแถบพื้นที่เมื่อได้ Tab ที่ต้องการ โฟกัส (ใช้แป้น tab เพื่อย้ายโฟกัส) แต่ละรายการของเมนู มีตัวเลือกเพิ่มเติมจะแสดงโดย "... " ปุ่มช่วยกับปุ่มปิด สามารถคลิกปุ่มนี้เพื่อเข้าถึงรายการเมนู โดยประกอบด้วยตัวเลือกเหล่านี้

- Explore คือ การเปิดตัว ToolFolder / การทำงานของเครื่องมือในเบราว์เซอร์ file ของระบบปฏิบัติการ

- Close คือ การปิดเครื่องมือ (เหมือนปุ่มปิด)

- Delete คือ การปิดเครื่องมือและลบ ToolFolder (เพื่อป้องกันการลบโดยไม่ตั้งใจข้อมูลอื่นๆ ในโฟลเดอร์ ตัวเลือกนี้จะใช้ได้เฉพาะเครื่องมือที่ทำงานในโหมด Framework ที่จะสันนิษฐานว่าไฟล์ไม่อยู่ในโฟลเดอร์)

### 3.2.2 The Framework Home

เป็นกรอบรายการแรกบน Tools Column จะแสดงทุกครั้งเมื่อเริ่มต้นใช้งานโปรแกรมซึ่งประกอบด้วยสามหน้าหลักๆ คือ Tools, Projects และ System

- หน้า Tools ประกอบด้วยโปรแกรมย่อยต่างๆ เช่น minimos NT, Structure และ Vision ทำหน้าที่เป็นหน้าจอต้อนรับเมื่อเปิดโปรแกรม ประกอบด้วยคำอธิบายสั้นๆของโปรแกรมย่อยต่างๆ และเอกสารคู่มือที่สามารถดาวน์โหลดเพื่อประกอบการเริ่มต้นใช้งานโปรแกรมย่อยนั้นๆ


- หน้า Projects เป็นส่วนที่แสดงรายการของงานที่บันทึกไว้และเพื่อสร้างงานใหม่หรือเปิดไฟล์ที่บันทึกไว้ขึ้นมาสร้างต่อ

- หน้า System เป็นส่วนอธิบายถึง License สามารถแก้ไขหรือเพิ่ม License ได้ในกรณีที่ติดตั้งโปรแกรมครั้งแรก




## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต ดังรูปที่ 4.3 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.4




รูปที่ 4.3 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.4 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

- ความยาว = 22 nm, ความกว้าง = 10 nm

1) ขั้นตอนการสร้าง



รูปที่ 4.5 การสร้างฟินเฟดที่มี L = 22 nm, W = 10 nm




รูปที่ 4.6 โครงสร้างของฟินเฟดที่มี L = 22 nm, W = 10 nm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.7 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.8




รูปที่ 4.7 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.8 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

- ความยาว = 32 nm, ความกว้าง = 10 nm

1) ขั้นตอนการสร้าง




รูปที่ 4.9 การสร้างฟิล์มที่  $L = 32 \text{ nm}$ ,  $W = 10 \text{ nm}$




รูปที่ 4.10 โครงสร้างของฟิล์มที่  $L = 32 \text{ nm}$ ,  $W = 10 \text{ nm}$

## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.11 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.12




รูปที่ 4.11 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.12 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

- ความยาว = 40 nm, ความกว้าง = 10 nm

1) ขั้นตอนการสร้าง



รูปที่ 4.13 การสร้างฟิล์มที่มี  $L = 40 \text{ nm}$ ,  $W = 10 \text{ nm}$




รูปที่ 4.14 โครงสร้างของฟิล์มที่มี  $L = 40 \text{ nm}$ ,  $W = 10 \text{ nm}$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 25  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.15 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.16



รูปที่ 4.15 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.16 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ความยาว = 80 nm, ความกว้าง = 10 nm

1) ขั้นตอนการสร้าง



รูปที่ 4.17 การสร้างฟินเฟตที่มี L= 80 nm, W= 10 nm




รูปที่ 4.18 โครงสร้างของฟินเฟตที่มี L= 80 nm, W= 10 nm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 27  
 ไม่ว่าจะผิดใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.19 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.20



รูปที่ 4.19 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.20 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน


#### 4.2 การศึกษาความสัมพันธ์ของกระแสเดรนกับความกว้างของช่องทางเดินกระแส

- ความกว้างของช่องทางเดินกระแส = 10 nm, ความยาว = 32 nm

##### 1) ขั้นตอนการสร้าง



รูปที่ 4.21 การสร้างฟินเฟตที่มี  $W = 10 \text{ nm}$ ,  $L = 32 \text{ nm}$




รูปที่ 4.22 โครงสร้างของฟินเฟตที่มี  $W = 10 \text{ nm}$ ,  $L = 32 \text{ nm}$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.23 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.24




รูปที่ 4.23 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.24 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

- ความกว้างของช่องทางเดินกระแส = 15 nm, ความยาว = 32 nm

1) ขั้นตอนการสร้าง



รูปที่ 4.25 การสร้างฟินเฟตที่มี W= 15 nm, L= 32 nm




รูปที่ 4.26 โครงสร้างของฟินเฟตที่มี W= 15 nm, L= 32 nm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 31  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.27 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.28




รูปที่ 4.27 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต




รูปที่ 4.28 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

- ความกว้างของช่องทางเดินกระแส = 20 nm, ความยาว = 32 nm

1) ขั้นตอนการสร้าง



รูปที่ 4.29 การสร้างพินเฟตที่มี W= 20 nm, L= 32 nm




รูปที่ 4.30 โครงสร้างของพินเฟตที่มี W= 20 nm, L= 32 nm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศีกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 33  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2) การวัดค่ากระแสเดรน

วัดกระแสเดรนเทียบกับแรงดันเกตที่  $V_{ds} = 0.05$  โวลต์ เทียบกับ  $V_{ds} = 1.0$  โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตดังรูปที่ 4.31 จากนั้นวัดกระแสเดรนเทียบกับแรงดันที่ขั้วเดรน ที่ค่า  $V_{gs} = 0.0$  โวลต์, 0.5 โวลต์, 1.0 โวลต์, 1.5 โวลต์ และ 2.0 โวลต์ ได้กราฟความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันที่ขั้วเดรน ดังรูปที่ 4.32




รูปที่ 4.31 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต



รูปที่ 4.32 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรน

#### 4.3 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต


เมื่อกำหนดให้ความกว้าง (W) ของช่องทางเดินกระแสมีค่าเท่ากับ 10 nm แล้วเปลี่ยนค่าความยาว(L) ของช่องทางเดินกระแสมีค่าเท่ากับ 20 nm, 22 nm, 32 nm, 40nm และ 80 nm แล้ววัดค่ากระแสเดรนเทียบกับแรงดันเกตที่ค่า  $V_{ds} = 0.05$  โวลต์ ได้ผลการทดลองดังรูปที่ 4.33



รูปที่ 4.33 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตที่ความยาวช่องทางเดินกระแสค่าต่างๆ

จากรูปที่ 4.33 แสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกต เมื่อให้  $V_{ds} = 0.05$  โวลต์ พบว่าความยาวช่องทางเดินกระแสมีค่าเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าลดลง

#### 4.4 การศึกษาค่าแรงดันขีดเริ่ม (Vth)



รูปที่ 4.34 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตที่ความยาวช่องทางเดินกระแสค่าต่างๆ

จากรูปที่ 4.34 แสดงความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเกตที่ความยาวช่องทางเดินกระแสค่าต่างๆ พบว่าความยาวของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้แรงดันขีดเริ่มมีค่าเพิ่มขึ้น จึงทำให้พินเปิดเริ่มทำงานเร็วขึ้น


#### 4.5 การศึกษาค่า Subthreshold Swing, SS

ตารางที่ 1 ค่า Subthreshold Swing ที่ความยาวของช่องทางเดินกระแสค่าต่างๆ

L (nm)	Vth (V)	ss (mV/dec)
20	0.42	140
22	0.44	130
32	0.47	100
40	0.48	80
80	0.50	70

จากตารางที่ 1 แสดงการหาค่า Subthreshold Swing โดยค่าความยาวของช่องทางเดินกระแสมีค่าเท่ากับ 20 nm, 22 nm, 32 nm, 40 nm และ 80 nm ตามลำดับ ที่ความยาวช่องทางเดินกระแสมีเท่าเท่ากับ 10 nm พบว่าเมื่อความยาวของช่องทางเดินกระแสเพิ่มจะทำค่า Subthreshold Swing มีค่าลดลง


#### 4.6 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนเมื่อเปลี่ยนความยาวของช่องทางเดินกระแส



รูปที่ 4.35 ความสัมพันธ์ระหว่างกระแสกับแรงดันเดรนที่ความยาวของช่องทางเดินกระแสค่าต่างๆ

จากรูปที่ 4.35 เมื่อกำหนดให้ความกว้างของช่องทางเดินกระแสมีค่าเท่ากับ 10 nm จากนั้นเปลี่ยนค่าความยาวของช่องทางเดินกระแสเป็น 20 nm, 22 nm, 32 nm, 40nm และ 80 nm ตามลำดับ แล้ววัดค่ากระแสเดรนเทียบกับแรงดันเดรน ที่ค่า  $V_{gs} = 2$  โวลต์ พบว่าเมื่อความยาวของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าลดลง

#### 4.7 การศึกษาความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนเมื่อเปลี่ยนความกว้างของช่องทางเดินกระแส



รูปที่ 4.36 ความสัมพันธ์ระหว่างกระแสเดรนกับแรงดันเดรนที่ความกว้างของช่องทางเดินกระแสค่าต่างๆ

จากรูปที่ 4.36 เมื่อกำหนดให้ความยาวของช่องทางเดินกระแสมีค่าเท่ากับ 32 nm จากนั้นเปลี่ยนค่าความกว้างของช่องทางเดินกระแสเป็น 10 nm, 15 nm และ 20 nm ตามลำดับ แล้ววัดค่ากระแสเดรนเทียบกับแรงดันเดรน ที่ค่า  $V_{gs} = 2$  โวลต์ พบว่าเมื่อความกว้างของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าเพิ่มขึ้นด้วย

## บทที่ 5

### สรุปผลการวิจัยและข้อเสนอแนะ

#### 5.1 สรุปผลการทดลอง

จากการศึกษากระบวนการสร้างฟินเฟตทรานซิสเตอร์ และการใช้โปรแกรม TCAD ในการจำลองแบบ พบว่าสามารถสร้างฟินเฟตทรานซิสเตอร์ จากแม่แบบที่มีอยู่ในโปรแกรมและสามารถวัดค่าต่างๆได้ทันที และยังสามารถแก้ไขพารามิเตอร์ที่เกี่ยวข้องกับโครงสร้างของฟินเฟตทรานซิสเตอร์ ได้ เช่น ความยาวของเกต ความหนาของเกตออกไซด์ และค่าอื่นๆด้วยการเปลี่ยนตัวเลขของพารามิเตอร์นั้นๆ จากการสร้างฟินเฟต พบว่าเมื่อความยาวของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าลดลง และจากการหาค่า  $V_{th}$  กับ SS พบว่าเมื่อความยาวของช่องทางเดินกระแสมีค่าเพิ่มขึ้นมีผลทำให้  $V_{th}$  เพิ่มขึ้นแต่ค่า SS จะลดลง และพบว่าเมื่อความกว้างของช่องทางเดินกระแสเพิ่มขึ้นจะทำให้กระแสเดรนมีค่าเพิ่มขึ้น

นอกจากนี้จากการศึกษาการใช้โปรแกรมยังพบว่าโปรแกรม TCAD มีความสะดวกรวดเร็วในแสดงผลออกมาเป็นกราฟ โดยปริมาณที่ต้องการวัดจะปรากฏให้อัตโนมัติสามารถเลือกได้ทันทีและยังสามารถกำหนดรูปแบบกราฟต่างๆได้ สามารถรวมกราฟหลายๆการทดลองได้ ซึ่งโปรแกรมนี้มีประโยชน์อย่างมากสำหรับการออกแบบโครงสร้างอุปกรณ์อิเล็กทรอนิกส์ที่มีขนาดเล็ก และสามารถพัฒนาไปสู่การสร้างอุปกรณ์ที่มีโครงสร้างซับซ้อนมากขึ้นได้

#### 5.2 ข้อเสนอแนะ

1. ในงานวิจัยครั้งต่อไปอาจทำการออกแบบฟินเฟตทรานซิสเตอร์ที่มีขนาดเล็กลง
2. สามารถใช้โปรแกรมได้ทั้งแบบติดตั้งบนเครื่องคอมพิวเตอร์และแบบออนไลน์ แต่การใช้งานแบบออนไลน์อาจมีการล่าช้าของอินเทอร์เน็ต ทั้งนี้ขึ้นอยู่กับระบบอินเทอร์เน็ตของแต่ละพื้นที่
3. ในงานวิจัยครั้งต่อไปอาจทำการสร้างหรือพัฒนาอุปกรณ์ที่มีความซับซ้อนมากขึ้น

## บรรณานุกรม

- [1] โยธิน วงประเสริฐ. กระบวนการผลิตวัสดุสารกึ่งตัวนำ. พิมพ์ครั้งที่1. คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2552.
- [2] การสร้างวงจบบนแผ่นเวเฟอร์ (Wafer Fabrication). ค้นเมื่อ 18 ตุลาคม 2559,จาก <http://sanong2003.tripod.com/icm1-03.htm>.
- [3] W. Scot Ruska. Microelectronics Processing : An Introduction to the Manufacture of Integrated Circuits. International Edition. Singapore. McGraw-Hill, Inc. 1998
- [4] ธนันต์ ศรีสกุล. อุปกรณ์สารกึ่งตัวนำ Mosfet. ค้นเมื่อ 18 ตุลาคม 2559, จาก <http://www.wara.com/article-801.html>.
- [5] Somsak. แร่งตันชนิดเริ่ม. ค้นเมื่อ 15 พฤศจิกายน 2557, จาก [http://www.kmitl.ac.th/~kchsomsa/somsak/crse\\_int\\_icd/mos\\_transistor.pdf](http://www.kmitl.ac.th/~kchsomsa/somsak/crse_int_icd/mos_transistor.pdf)
- [6] ที่มาของฟินเฟต. ค้นเมื่อ 23 เมษายน 2559, จาก <http://www.ryt9.com/s/prg/123901>
- [7] Asif I. Khan and Muhammad K. Ashraf, "Study of Electron Distribution of Undoped UltraThin Body Symmetric Double Gate SOI MOSFET in Gate Confinement Direction," pp. 1-6
- [8] Sherif A. Tawfik, Zhiyu Liu, and Volkan Kursun, "Independent-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines for Reduced Area and Enhanced Stability," IEEE ICM, 2007
- [9] Tsu Jae, King Liu. FinFET History, Fundamentals and Future. ค้นหาเมื่อ 1 เมษายน 2559, จาก [http://www.eecs.berkeley.edu/~tking/presentations/KingLiu\\_2012VLSI-Tshortcourse](http://www.eecs.berkeley.edu/~tking/presentations/KingLiu_2012VLSI-Tshortcourse)
- [10] บริษัท GTS. การใช้งานโปรแกรม GTS Framework. ค้นเมื่อ 10 พฤศจิกายน 2559, จาก <http://www.globaltcad.com/en/home.html>

## ภาคผนวก

### บทความที่ได้รับการตีพิมพ์

บทความที่ได้รับการตีพิมพ์ในวารสาร Key Engineering Materials. Vol. 705, pp 174-178 ซึ่งเป็นวารสารวิชาการนานาชาติที่อยู่ในฐานข้อมูล SJR และ Scopus และนำเสนอผลงานวิจัยในการประชุม International Conference on Key Engineering Materials (ICKEM 2016) ณ ฮ่องกง ประเทศจีน เมื่อวันที่ 22-23 มีนาคม 2559

## Electrical Characteristics of Different Gate Geometry of FinFET

Nuttapong Patcharasardtra<sup>a</sup>, Weera Pengchan<sup>b</sup>

Faculty of Engineering, King Mongkut's Institute of Technology Ladkrabang, Bangkok, Thailand

<sup>a</sup>nuttapong\_pat@hotmail.com, <sup>b</sup>weerasu@gmail.com

**Keywords:** FinFET, Gate Geometry, Nano Technology, Simulation

**Abstract.** This paper proposed to the electrical characteristics of difference gate geometry of FinFET. Four of difference gate structure have been designed and simulated by GTS Framework TCAD software which is simulation the characteristics of FinFET device include drain current-voltage, threshold voltage and subthreshold swing. Then, the electrical characteristics was compared. From the result found that the drain current depend on gate geometry of FinFET. The largest gate geometry of FinFET device was the rectangle shape with gate width at 66 nm,  $I_{DS}$  about 19.8 mA and  $V_{TH} = 0.5$  V and the smallest gate geometry, the triangle shape with gate width at 52 nm and give  $I_{DS}$  about 8.5 mA and  $V_{th} = 0.5$  V.

### Introduction


At present, the development of nanometer transistor technology included into computer and smartphone devices. By focus on the issue of energy saving. The technology was featured in the size of the device, which start from the classical MOSFET transistor was used in the microprocessor and digital devices, which improved to 100 nm[1]. Today, FinFET was improved from a MOSFET transistor. It has smaller and better electrical characteristic. At recently, it was developed to 14nm [2].

Therefore, this research is interested in studying and developing the structure of gate and Fin in various geometric shapes. The effect of gate geometry based on the electrical characteristics of FinFET.

### Theory

#### Structure of FinFET

FinFET has two forms, Bulk and SOI structure as show in Fig.1 [3]. The SOI structure or silicon on insulator was a different from the bulk structure by the fin was placed on a box or buried oxide as shown in Fig 1(a). The Bulk structure consist of insulator call STI (shallow trench insulation), which fin was placed on substrate and STI forth on side as shown in Fig 1(b). The bulk structure has more complexity than the SOI structure.



(a) SOI

(b) Bulk

Figure 1, FinFET Transistor Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และ 42 อังอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fin FET transistor structure using the design principles of the gate width (W) according to the relationship in eq.(1) [4] and shown in Fig 2.

$$W = 2H + T \quad (1)$$




Figure 2. The gate width of FinFET Transistor

### FinFET Characteristics

The electrical characteristics of FinFET were indicated of the performance of the device such as the drain current-voltage (I-V), Threshold voltage ( $V_{th}$ ) and Subthreshold swing (SS) as shown in Fig. 3 [5].




Figure 3. Electrical Characteristics of FinFET[5]

### Device and Simulation Method

#### Structure Simulation

The structures of FinFET was designed and simulated with GTS Framework[6], which is a TCAD program for devices simulation. The SOI FinFET with different geometry of gate and Fin have been simulated. The different geometry for device parameter such as the rectangle, trapezoid, curve top square and triangle. The FinFET gate length ( $L_g$ ) were fixed at 14 nm, The base of structure consist of Bulk(R), Substrate(O) and Buried Oxide (Y) by dimension is 40x40x70 nm. On Top of Structure consist of Channel(G), Fin(B), Oxide(OX) and Spacer(S). As shown in Fig. 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา แล 43 อังอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 4. The different geometry of FinFET

Then simulation all of model to determine the electrical characteristics such as the drain current and voltage (I-V), threshold voltage ( $V_{th}$ ) and Subthreshold Swing (SS)

**Result and discussion**

**Electrical Characteristics Simulation**

The result of the electrical characteristics are tested with bias voltage on FinFET in two method. First, bias for current and voltage characteristics(I-V) by bias to drain from 0 v to 2v and gate from 0 v to 2 v and plotted in Fig.5(a) second, bias for transfer characteristics to calculated a threshold voltage and sub-threshold swing by determine drain voltage from 0.05 v to 1 v and gate voltage from -0.2v to 1 v the result is shown in Fig.5(b) and calculated Subthreshold swing from threshold voltage by using logarithm method and plotted in Fig.5(c)




Figure 5(a) Current and Voltage Characteristics ( $V_{GS} = 2\text{ v}$ )




Figure 5(b) Threshold Voltage Characteristics




Figure 5(c) Subthreshold Swing Characteristic

From Fig. 5(a) to Fig. 5(c) shown the electrical characteristics result of different gates geometry of FinFET and summarized in Table 1.

Table 1. Electrical Characteristics of different gate geometry of FinFET

Gate Geometry	W(nm)	$I_{DS}$ (mA)	$V_{th}$ (V)	SS(mV/dec)
Rectangle	66	19.8	0.5	275
Curve Top Square	60	13.7	0.5	270
Trapezoid	57	10.3	0.5	340
Triangle	52	8.5	0.5	330

From Table 1, It found that gate width is major factor in controlling the drain current. The rectangle has larger gate width than another geometry and most drain current. The triangle is smaller than another geometry and least drain current. Threshold voltage were not depend on geometry. The prediction trend of the sub-threshold swing characteristic cannot be obtained from gate width.

### Summary

This paper has been proposed to the electrical characteristics in different gate geometry of FinFET. This will be useful for improve FinFET in semiconductor fabrication processing. The gate width (W) were designed and simulated with GTS Framework TCAD software. The result found that gate width is major factor in controlling the drain current but threshold voltage and subthreshold swing were not depend on geometry.

### Acknowledgement

The authors gratefully acknowledge the software support from Global TCAD Solution.

### References

- [1] J.J Mo: 100nm-gate-length  $\text{In}_{0.47}\text{Ga}_{0.53}\text{As}$  multi-gate MOSFET: fabrication and characterization, 23<sup>rd</sup> International Conference on Indium Phosphide and Related Materials (2011),p. 1-4.
- [2] Xiaobo guo: Photolithograhpy solutions for fabrication of fin and poly-gate in 14nm FinFET Devices: Semiconductor Technology International Conference (2015),p.1-3.
- [3] Mirko Poljak, Vladimir Jovanovi, Tomislav Suligoj: Technological constrains of bulk FinFET structure in comparison with SOI FinFET: International Sustainable Development Research Society (ISDRS) (2007), p.1-2.
- [4] Ji-Woon Yang and Jerry G. Fossum: On the Feasibility of Nanoscale Triple-Gate CMOS Transistors: IEEE Transactions on Electron Devices, June 2005, Vol. 52, p.1160.
- [5] M. Zakir Hossain, Md. Alamgir Hossain: Electrical Characteristics Of Trigate Finfet: Global Journals of researches in Engineering Electrical and Electronics Engineering., December 2011, Vol. 11, p.3.

## ข้อมูลประวัตินักวิจัย

1. ชื่อ - นามสกุล (ภาษาไทย) ดร. วีระ เพ็งจันทร์
2. ชื่อ - นามสกุล (ภาษาอังกฤษ) Dr. Weera Pengchan
3. ตำแหน่งปัจจุบัน อาจารย์
4. หน่วยงานและสถานที่อยู่ที่ติดต่อได้สะดวก พร้อมหมายเลขโทรศัพท์ โทรสาร และไปรษณีย์อิเล็กทรอนิกส์ (e-mail)

สาขาวิชา วิศวกรรมอิเล็กทรอนิกส์ คณะ วิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
โทรศัพท์ 023298000 ต่อ 3377 โทรสาร 023298346  
E-mail: weera.pe@kmitl.ac.th

### 5. ประวัติการศึกษา

ปริญญา/วุฒิการศึกษา	ปีสำเร็จ	สถานศึกษา
ปริญญาเอก/วศ.ด. (วิศวกรรมไฟฟ้า)	2556	สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปริญญาโท /วศ.ม. (วิศวกรรมไฟฟ้า)	2541	สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปริญญาตรี / วศ.บ. (วิศวกรรมศาสตร์)	2533	มหาวิทยาลัยเชียงใหม่

### 6. สาขาวิชาการที่มีความชำนาญพิเศษ

สาขาวิศวกรรมศาสตร์และอุตสาหกรรมวิจัย

### 7. ประสบการณ์งานวิจัยที่เกี่ยวข้อง และ/หรือที่ผ่านมา ทั้งภายในและภายนอกประเทศ

ผู้วิจัย มีประสบการณ์ในวิจัยทางด้านอุปกรณ์สารกึ่งตัวนำและเทคโนโลยีกระบวนการสร้างวงจรรวมแบบซีมอส มากกว่า 20 ปี และมีบทความวิจัยที่นำเสนอในการประชุมวิชาการระดับนานาชาติ ดังนี้

- ชื่อบทความ “Yield analysis based on the Defect Analysis with Derivative Method” Journal of Applied Mechanics and Materials, Vols. 781 (2015), pp.160-163.
- ชื่อบทความ “Yield Analysis by Poisson Yield Model based on the Defect Analysis with Derivative Method” International Conference on Electrical Engineering/Electronics, Computer, Telecommunications, and Information Technology (ECTI-CON), 14-17 May 2014, Nakhon Ratchasima, Thailand.
- ชื่อบทความ “Defect Distribution and Yield Analysis Technique on Silicon Wafer” Journal of Advanced Materials Research, Vols. 911 (2014), pp.271-275.
- ชื่อบทความ “Power loss Analysis based on Leakage Current in PN junctions” Journal of Advanced Materials Research, Vols. 739 (2013), pp.90-93.

- ชื่อบทความ “Local Generation and Recombination Lifetime based on Forward Diode Characteristics Diagnostics” Journal of Crystals Growth, Vols.362, 1 January 2013, pp.300-303.
- ชื่อบทความ “Improved extraction of the local carrier generation lifetime from forward diode characteristics” International Conference on Applied Materials and Electronics Engineering (AMEE 2012), 18-19 January 2012, Hong Kong, China.
- ชื่อบทความ “The Generation and Recombination Lifetime based on Forward Diode Characteristics Diagnostics” International Conference on Materials for Advanced Technologies (ICMAT2011), 26 June -1 July 2011, Singapore.
- ชื่อบทความ “Non-uniform Defects Assessment by I-V and C-V characteristics of p-n junction” International Conference on Defects in Semiconductors (ICDS-2011), 17-22 July 2011, Nelson, New Zealand.
- ชื่อบทความ “The Defects Analysis in CMOS Fabrication By Arrhenius Activation Energy Technique” the IEEE International Conference on Nano/Micro Engineered and Molecular Systems (IEEE-NEM2011), 20-23 February 2011, Kaohsiung, Taiwan.
- ชื่อบทความ “Introducing TCAD Tools in an Undergraduate Level in Electronics Laboratory” PSU-UNS International Conference on Engineering and Technology (ICET), 2-3 May 2011, Merlin Beach Resort Hotel, Tritrang Beach, Phuket, Thailand.
- ชื่อบทความ “Diagnostics of Ion Implantation with 0.8 micron CMOS Technology based on TCAD Simulation” Annual National Symposium on Computational Science and Engineering (ANSCSE) 23-26 March 2010, Mae Fah Luang University, Chiang Rai, Thailand.
- ชื่อบทความ “The Defect Generated in PN Junction Analysis by the Arrhenius Activation Energy Techique” Annual National Symposium on Computational Science and Engineering (ANSCSE) 23-26 March 2010, Mae Fah Luang University, Chiang Rai, Thailand.
- ชื่อบทความ “Optimization of Geometry of LOCOS Isolation in Sub micrometer CMOS by TCAD Tools” International Annual Symposium on Computational Science and Engineering (ANSCSE) 23-26 March 2010, Mae Fah Luang University, Chiang Rai, Thailand.
- ชื่อบทความ “Activation Energy Diagnostics of Implantation-induced Defects” International Conference on Materials for Advanced Technologies (ICMAT2009), 28 June-3July 2009, Singapore.
- ชื่อบทความ “Implantation-induced Defects Analysis Based on Activation Energy Diagnostics” International Symposium on Integrated Circuits (ISIC-2009), 14-16 December 2009, Singapore.
- ชื่อบทความ “Study of defect generated in PN Junction for 0.8  $\mu\text{m}$  CMOS Fabrication” international Conference on Electrical Engineering/Electronics, Computer, Telecommunications, and Information Technology (ECTI - CON 2008), 14-17 May 2008, Kabi, Thailand.
- ชื่อบทความ “The Leakage Current of Doping Silicon effects on the Generation Lifetime Profile” International Conference on Materials Processing for Properties and Performance (MP3-2008), 5-7 November 2008, Singapore.

ประสบการณ์ในการทำโครงการวิจัย

ปี	ชื่อโครงการวิจัย	หัวหน้าโครงการวิจัย
2558	การปรับปรุงเทคนิคการวิเคราะห์ผลผลิตด้านความบกพร่องแบบสุ่มของอุปกรณ์อิเล็กทรอนิกส์บนแผ่นซิลิคอน Improvement in Random Defect Yield Analysis of Electronics Device on Silicon Wafer	ดร.วีระ เห่งจันทร์
2557	เทคนิคการวิเคราะห์ผลผลิตด้านความบกพร่องของอุปกรณ์อิเล็กทรอนิกส์บนแผ่นซิลิคอน Defect and Yield Analysis of Electronics Devices on Silicon Wafer	ดร.วีระ เห่งจันทร์
2556	โครงการถ่ายทอดเทคโนโลยี : เทคนิคการวิเคราะห์หาความสม่ำเสมอของสารเจือจากกระบวนการสร้างบนแผ่นซิลิคอน Technology Transfer Project : Analysis Technique for the Doping Uniformity of Fabrication Process on Silicon wafer	ดร.วีระ เห่งจันทร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
49  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้