

การออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้น

DESIGN OF FUZZY CONTROLLER BASED ON NONLINEAR CIRCUIT



T121086

นายสว่าง เลิศถิรสุนทร

MR. SAWANG LERTTHIRASUNTORN

เลขหมู่.....121086  
เลขทะเบียน.....12 ส.อ. 2555  
วัน, เดือน, ปี.....

12/10/8490  
b.....  
i.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2540

ISBN 974 - 622 - 012 - 8

ลิขสิทธิ์ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# DESIGN OF FUZZY CONTROLLER BASED ON NONLINEAR CIRCUIT



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENTS FOR THE DEGREE  
MASTER OF ENGINEERING IN ELECTRICAL ENGINEER  
SCHOOL OF GRADUATE STUDIES  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**1997**

**ISBN 974 - 622 - 012 - 8**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์

นักศึกษา

อาจารย์ผู้ควบคุมวิทยานิพนธ์

อาจารย์ผู้ควบคุมวิทยานิพนธ์ร่วม

ระดับการศึกษา

ภาควิชา

พ.ศ.

การออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้น

นายสว่าง เลิศศิริสุนทร

ผศ.ดร. วันชัย รีวรุจา

รศ.ดร. โยธิน เปรมปราณีรัชต์

วิศวกรรมศาสตรมหาบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า

วิศวกรรมระบบควบคุม สถาบันเทคโนโลยีพระจอมเกล้า

เจ้าคุณทหารลาดกระบัง

2540

### บทคัดย่อ

วิทยานิพนธ์นี้เสนอการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้นเป็นหลัก การออกแบบตัวควบคุมจะใช้ทฤษฎีของฟัซซีเซตและฟัซซีลอจิก ซึ่งภายในตัวควบคุมจะแบ่งเป็น 3 ส่วน ได้แก่การแปลงอินพุตเป็นฟัซซีเซต (Fuzzification) การวินิจฉัย (Inference) และการแปลงฟัซซีเซตเป็นเอาต์พุต (Defuzzification) ส่วนการสร้างฟังก์ชันสมาชิกสำหรับฟัซซีเซตจะใช้วงจรไม่เป็นเชิงเส้นที่สามารถปรับค่าความชันได้ ต่อยังรวมกับวงจรอินเตอร์เซกชันแบบอนาลอก ซึ่งมีการทำงานในโหมดกระแสเพื่อใช้ในการการวินิจฉัย ส่วนการแปลงกลับฟัซซีประกอบด้วยวงจรขยายแรงดันและวงจรหาร วงจรที่ออกแบบทั้งหมดจะอยู่ในลักษณะของวงจรย่อยจึงสามารถเพิ่มหรือลดฟังก์ชันการเป็นสมาชิก (Membership Function) และกฎ (Rule) ได้อย่างอิสระ ผลการทำงานของตัวควบคุมแบบฟัซซีที่พัฒนาขึ้นมีสมรรถนะในการควบคุมที่ดี โดยสามารถยืนยันได้จากผลการทดลอง

<b>Thesis Title</b>	Design of Fuzzy Controller Based on Nonlinear Circuit
<b>Student</b>	Mr. Sawang Lertthirasuntorn
<b>Thesis Advisor</b>	Asst. Prof. Dr. Vanchai Riewruja
<b>Thesis Co-adviser</b>	Assoc. Prof. Dr. Yothin Prempraneerach
<b>Level of study</b>	Master of Engineering in Electrical Engineering
<b>Department</b>	Control Engineering King Mongkut's Institute of Technology Ladkrabang
<b>Year</b>	1997

### ABSTRACT

This thesis presents the design of fuzzy controller based on nonlinear circuit. The design of controller uses fuzzy set and fuzzy logic theory to design fuzzy controller. The controller contains 3 parts; Fuzzification, Inference and Defuzzification. The slope of nonlinear circuit used for fuzzification is adjustable. The circuit also combine to the current mode analog intersection circuit for inference. Defuzzification function applies the principle of Center of Gravity that consist of voltage amplifier and divider. The circuits are designed as sub-circuits, thus it is flexible to add and remove the membership function as well as the rule. The controllers with good performance is obtained. This is illustrated by design results, in which the fuzzy controller result are compared with those obtained from PID controller.

## กิตติกรรมประกาศ

การจัดทำวิทยานิพนธ์ฉบับนี้สำเร็จลุล่วงลงได้ดีด้วยความช่วยเหลือจาก ผู้ช่วยศาสตราจารย์ ดร. วันชัย ธีรรุจา อาจารย์ที่ปรึกษาที่ได้กรุณาให้คำปรึกษา และชี้แนะแนวทางในการแก้ไขปัญหาต่างๆอย่างทันท่วงที ตลอดจนการฝึกฝนให้ผู้เขียนมีความสามารถในการทำงานวิจัยและพัฒนาได้อย่างมีประสิทธิภาพ ผู้เขียนขอกราบขอบพระคุณอย่างสูง

ขอกราบขอบพระคุณ รองศาสตราจารย์ ดร. โยธิน เปรมปราณีรัชต์ ที่ให้คำแนะนำและแนวทางที่ดียิ่งในการทำวิทยานิพนธ์

ขอขอบพระคุณท่านอาจารย์และเจ้าหน้าที่ ภาควิชาวิศวกรรมระบบควบคุมทุกท่านที่อำนวยความสะดวกในการทำวิทยานิพนธ์ เอื้อเพื่อเครื่องมือทั้งหมดตลอดจนถึงสถานที่ในการทำวิทยานิพนธ์

ขอขอบคุณเพื่อนสนิทมิตรสหายทุกท่าน ซึ่งเป็นกำลังใจที่ดีและเป็นเรี่ยวแรงที่สำคัญในการทำวิทยานิพนธ์ฉบับนี้

ขอกราบขอบพระคุณ คุณพ่อและคุณแม่ ที่เคารพรักยิ่งตลอดจนถึงน้องๆที่ให้การสนับสนุนและเป็นกำลังใจตลอดการทำวิทยานิพนธ์นี้

ในท้ายนี้ขอขอบคุณ สำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติภายใต้โครงการทุนส่งเสริมวิชาชีพนักวิจัย ประเภทรางวัลพัฒนาวิชาชีพนักวิจัย ที่ให้ทุนสนับสนุนในการทำวิทยานิพนธ์นี้

สว่าง เลิศถิรสุนทร

# สารบัญ

	หน้า
บทคัดย่อ ภาษาไทย.....	I
บทคัดย่อ ภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VI
สารบัญภาพ.....	VII
<b>บทที่</b>	
1. บทนำ.....	1
2. ทฤษฎีฟัซซี.....	3
2.1 ฟัซซีเซต.....	3
2.1.1 ทฤษฎีเซตแบบเดิม.....	3
2.1.2 ทฤษฎีฟัซซีเซต.....	4
2.2 ฟัซซีลอจิก.....	7
2.2.1 ทฤษฎีตรรกศาสตร์แบบเดิม.....	7
2.2.2 ทฤษฎีฟัซซีลอจิก.....	8
2.3 การอินเฟอเรนซ์ (Inference).....	15
2.4 การฟัซซีฟิเคชัน (Fuzzification).....	17
2.5 การดีฟัซซีฟิเคชัน (Defuzzification).....	18
2.6 บทสรุป.....	20
3. ตัวควบคุมแบบฟัซซี.....	21
3.1 หน่วยฟัซซีฟิเคชัน.....	22
3.2 กฎการควบคุมฟัซซี.....	24
3.3 หน่วยดีฟัซซีฟิเคชัน.....	25
3.4 บทสรุป.....	26

## สารบัญ (ต่อ)

บทที่	หน้า
4. การออกแบบวงจรตัวควบคุมแบบพีซซี.....	27
4.1 การออกแบบวงจรในส่วนพีซซีพีเคชั่น.....	27
4.2 การออกแบบวงจรในส่วนกฎการควบคุมพีซซี.....	34
4.3 การออกแบบวงจรในส่วนดีพีซซีพีเคชั่น.....	35
4.4 บทสรุป.....	40
5. การทดลองและผลการทดลอง.....	42
5.1 การควบคุมกระบวนการอันดับหนึ่ง.....	43
5.2 การควบคุมกระบวนการอันดับสอง.....	49
5.3 บทสรุป.....	53
6. สรุปผลการวิจัยและข้อเสนอแนะ.....	54
บรรณานุกรม.....	56
ภาคผนวก	
ภาคผนวก ก กระบวนการและตัวควบคุมแบบ PID ที่ใช้ในการทดลอง.....	58
ภาคผนวก ข การหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID โดยวิธีของ Ziegler-Nichols.....	63
ภาคผนวก ค ผลงานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์และได้รับการตีพิมพ์แล้ว.....	67
ภาคผนวก ง รายละเอียดของอุปกรณ์ที่ใช้ในการออกแบบ.....	78
ประวัติผู้เขียน.....	85

## สารบัญตาราง

ตารางที่	หน้า
1. แสดงค่าความจริงของประพจน์ในการปฏิบัติการทางตรรกศาสตร์บูลีน.....	8
2. แสดงความจริงสำหรับตัวปฏิบัติการพีชชีลตจิก ตามนิยามของ Zadeh.....	12
3. แสดงความจริงสำหรับตัวปฏิบัติการพีชชีลตจิก ตามนิยามของ Baldwin.....	13
4. แสดงผลการหาข้อสรุปตามหลักการเหตุผล โดยใช้ GMP ด้วยหลักการของ Fukami.....	15
5. แสดงผลการหาข้อสรุปตามหลักการเหตุผล โดยใช้ GMT ด้วยหลักการของ Fukami.....	15



## สารบัญญภาพ

หน้า

1. รูปที่ 2.1 แสดงค่าฟังก์ชันการเป็นสมาชิกของตัวแปรลึงกวิสติก “Probability”.....	9
2. รูปที่ 2.2 แสดงค่าฟังก์ชันการเป็นสมาชิกของเทอม “true” และ “false” ตามนิยาม Zadeh....	10
3. รูปที่ 2.3 แสดงฟังก์ชันการเป็นสมาชิกของตัวแปรลึงกวิสติก “true” ตามนิยาม Baldwin....	11
4. รูปที่ 3.1 กระบวนการควบคุมด้วย Fuzzy Controller.....	21
5. รูปที่ 3.2 บล็อกไดอะแกรมของระบบฟัซซี.....	21
6. รูปที่ 3.3 กระบวนการควบคุมด้วยตัวควบคุมแบบฟัซซี.....	22
7. รูปที่ 3.4 กราฟแสดงความเป็นสมาชิก.....	23
8. รูปที่ 3.5 ฟังก์ชันการเป็นสมาชิกของตัวแปร $E \Delta E$ และ $CI$ .....	23
9. รูปที่ 3.6 แสดงการ Inference.....	24
10. รูปที่ 3.7 แสดงขั้นตอนการคำนวณหาจุดศูนย์กลาง.....	25
11. รูปที่ 3.8 กระบวนการควบคุมด้วย Fuzzy Logic.....	26
12. รูปที่ 4.1 Membership function ที่เป็น Positive.....	27
13. รูปที่ 4.2 Membership function ที่เป็น Zero.....	27
14. รูปที่ 4.3 Membership function ที่เป็น Negative.....	28
15. รูปที่ 4.4 วงจรจำกัดสัคคา เอาท์พุทแบบลบ.....	28
16. รูปที่ 4.5 วงจรจำกัดสัคคา เอาท์พุทแบบบวก.....	29
17. รูปที่ 4.6 วงจรขยายความแตกต่าง.....	29
18. รูปที่ 4.7 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.1.....	31
19. รูปที่ 4.8 แสดงความชันของกราฟตามวงจรในรูปที่ 4.7.....	31
20. รูปที่ 4.9 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.2.....	32
21. รูปที่ 4.10 แสดงความชันของกราฟตามวงจรในรูปที่ 4.9.....	33
22. รูปที่ 4.11 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.3.....	33
23. รูปที่ 4.12 แสดงความชันของกราฟตามวงจรในรูปที่ 4.11.....	34
24. รูปที่ 4.13 วงจรอินเตอร์เซคชันด้านอนาลอก.....	34

## สารบัญญภาพ (ต่อ)

หน้า

25.	รูปที่ 4.14 วงจรสมการ $\sum_{i=1}^n (u_i \times U_i)$ .....	36
26.	รูปที่ 4.15 วงจรสมการ $\sum_{i=1}^n (u_i)$ .....	37
27.	รูปที่ 4.16 วงจรหาร.....	38
28.	รูปที่ 4.17 วงจรหารที่ใช้ IC AD534.....	39
29.	รูปที่ 4.18 วงจร Defuzzyfication.....	40
30.	รูปที่ 5.1 กระบวนการควบคุมด้วยตัวควบคุมแบบพีชชี.....	42
31.	รูปที่ 5.2 ตัวควบคุมแบบพีชชี.....	42
32.	รูปที่ 5.3 รูปของกระบวนการอันดับหนึ่ง.....	43
33.	รูปที่ 5.4 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีชชี.....	44
34.	รูปที่ 5.5 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID.....	45
35.	รูปที่ 5.6 รูปของกระบวนการอันดับหนึ่งที่เพิ่มค่าคงตัวเวลาตามสมการ 5.2.....	45
36.	รูปที่ 5.7 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีชชีกับระบบในรูปที่ 5.6.....	46
37.	รูปที่ 5.8 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.6.....	46
38.	รูปที่ 5.9 รูปของกระบวนการอันดับหนึ่งที่ลดค่าคงตัวเวลาตามสมการ 5.3.....	47
39.	รูปที่ 5.10 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีชชีกับระบบในรูปที่ 5.9.....	48
40.	รูปที่ 5.11 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.9.....	48
41.	รูปที่ 5.12 รูปของกระบวนการอันดับสอง.....	49
42.	รูปที่ 5.13 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีชชี.....	50
43.	รูปที่ 5.14 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID.....	50
44.	รูปที่ 5.15 รูปของกระบวนการอันดับสองแบบ โอเวอร์แคมป์.....	51
45.	รูปที่ 5.16 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีชชีกับระบบในรูปที่ 5.15.....	52
46.	รูปที่ 5.17 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.15.....	52
47.	รูป ก.1 วงจรอิเล็กทรอนิกส์ที่เป็นกระบวนการอันดับหนึ่ง.....	58
48.	รูป ก.2 วงจรอิเล็กทรอนิกส์ที่เป็นกระบวนการอันดับสอง.....	59
49.	รูป ก.3 บล็อกไดอะแกรมของวงจรรีเลย์ทรอนิกส์ในรูปที่ ก.2.....	60
50.	รูปที่ ก.4 บล็อกไดอะแกรมของตัวควบคุมแบบ PID.....	61

## สารบัญภาพ (ต่อ)

	หน้า
51. รูปที่ ก.5 วงจรไฟฟ้าที่เป็นตัวควบคุมแบบ PID.....	62
52. รูปที่ ข.1 ระบบที่รับอินพุตเป็น Unit Step.....	63
53. รูปที่ ข.2 ผลตอบสนองของระบบที่เป็นเส้นโค้ง S.....	63
54. รูปที่ ข.3 รูปของระบบที่จะทำการหาค่าพารามิเตอร์ต่างๆของตัวควบคุม.....	65
55. รูปที่ ข.4 ผลตอบสนองที่เกิดการออสซิลเลตเมื่อปรับค่า $K_p$ จนถึงค่าวิกฤต ( $K_{crit}$ ).....	65



- บทที่ 3 จะเป็นการออกแบบตัวควบคุมแบบพีซีซีตามทฤษฎีของพีซีซี โดยแยกเป็น 3 ส่วนคือ การพีซีซีพีเคชัน กฎการควบคุมและการตีพีซีซีพีเคชัน
- บทที่ 4 เป็นการออกแบบวงจรถองตัวควบคุมแบบพีซีซีโดยใช้วงจรมิไม่เป็นเชิงเส้น
- บทที่ 5 จะเป็นผลการทดลองของตัวควบคุมที่ได้ทำการออกแบบไว้โดยมีฟังก์ชันถ่ายโอนของกระบวนการการทั้งแบบอันดับหนึ่งและอันดับสอง
- บทที่ 6 ซึ่งเป็นบทสุดท้ายจะเป็นการสรุปผลการวิจัยและข้อเสนอแนะที่ได้จากการนำเสนอในวิทยานิพนธ์นี้

ภาคผนวก ก4 กระบวนการและตัวควบคุมแบบ PID ที่ใช้ในการทดลอง

ภาคผนวก ข การหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID โดยวิธีของ Ziegler-Nichols

ภาคผนวก ค จะเป็นผลงานวิจัยที่เกี่ยวข้องกับวิทยานิพนธ์และได้รับการตีพิมพ์แล้ว

ภาคผนวก ง จะเป็นรายละเอียดของอุปกรณ์ที่ใช้ในการออกแบบ

บรรณานุกรม

ประวัติผู้เขียน



## บทที่ 2

### ทฤษฎีฟัซซี

ในทางออกแบบตัวควบคุมแบบฟัซซี จะต้องอาศัยความรู้ทางคณิตศาสตร์เกี่ยวกับฟัซซี เพื่อให้เข้าใจหลักการและโครงสร้างของตัวควบคุมแบบฟัซซี ซึ่งจะช่วยให้สามารถกำหนดโครงสร้างและวิธีการออกแบบให้เหมาะสมกับลักษณะงาน โดยเนื้อหาในบทนี้จะกล่าวถึงทฤษฎีทางคณิตศาสตร์ที่เกี่ยวกับฟัซซี [4, 7, 9, 15-16] ตัวควบคุมแบบฟัซซี [4, 7, 9, 15] ซึ่งมีรายละเอียดดังนี้

#### 2.1 ฟัซซีเซต (Fuzzy Set)

##### 2.1.1 ทฤษฎีเซต (Set Theory)

###### 1. กฤษป์เซต (Crisp set)

คือ กลุ่มของสมาชิกที่มีคุณสมบัติตามที่ได้กำหนดไว้ ซึ่งอาจจะมีจำนวนสมาชิกที่จำกัดหรือไม่จำกัดก็ได้

###### 2. เอกภพสัมพัทธ์ (Universe of Discourse : U)

คือ เซตที่มีสมาชิกเป็นสมาชิกทั้งหมดของขอบเขตที่ทำการพิจารณากำหนดและให้  $u$  เป็นสมาชิกใด ๆ ของ  $U$  ซึ่งเขียนแทนด้วยสัญลักษณ์  $u \in U$

###### 3. ฟังก์ชันการเป็นสมาชิก (Membership Function: $\mu$ )

ฟังก์ชันการเป็นสมาชิกของเซต เขียนแทนด้วยสัญลักษณ์  $\mu$  มีนิยามดังนี้

$\mu_A(u)$  มีค่าเท่ากับ 1 เมื่อ  $u$  เป็นสมาชิกของเซต  $A$

$\mu_A(u)$  มีค่าเท่ากับ 0 เมื่อ  $u$  ไม่เป็นสมาชิกของเซต  $A$

ดังนั้น

$$\mu_A(u) : U \in \{0,1\}$$

$$\mu_A(u) = \begin{cases} 1, & u \in A \\ 0, & u \notin A \end{cases} \quad (2.1)$$

###### 4. การเท่ากันของเซต

เซต  $A$  จะเท่ากับเซต  $B$  ก็ต่อเมื่อ สมาชิกทุกตัวของเซต  $A$  เป็นสมาชิกของเซต  $B$  และสมาชิกทุกตัวของเซต  $B$  เป็นสมาชิกของเซต  $A$  ซึ่งเขียนแทนด้วยสัญลักษณ์  $A = B$

$$(A=B) \leftrightarrow ((\forall a \in B) \wedge (\forall b \in A); a \in A, b \in B) \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5. การเป็นสับเซต (Subset)

เซต  $A$  จะเป็นสับเซตของเซต  $B$  ก็ต่อเมื่อ สมาชิกทุกตัวของเซต  $A$  เป็นสมาชิกของเซต  $B$  ซึ่งเขียนแทนด้วยสัญลักษณ์  $A \subseteq B$

$$(A \subseteq B) \leftrightarrow (\forall a \in B; a \in A) \quad (2.3)$$

## 6. ปฏิบัติการพื้นฐานของเซต

**คอมพลีเมนต์** คือ ตัวปฏิบัติการในการสร้างเซตใหม่จากเซตเดิม โดยที่สมาชิกของเซตใหม่คือสมาชิกของเอกภพสัมพัทธ์ที่ไม่เป็นสมาชิกของเซตเดิม ซึ่งเขียนแทนด้วยสัญลักษณ์ดังนี้

$$A' = \{x | (x \in U) \wedge (x \notin A)\} \quad (2.4)$$

**ยูเนียน** คือ ตัวปฏิบัติการในการสร้างเซตใหม่จากเซตเดิม 2 เซต โดยที่สมาชิกของเซตใหม่ได้จากการรวมสมาชิกทั้งหมดที่เป็นสมาชิกของเซตใดเซตหนึ่งหรือทั้ง 2 เซต ซึ่งเขียนแทนด้วยสัญลักษณ์ดังนี้

$$A \cup B = \{x | (x \in A) \vee (x \in B)\} \quad (2.5)$$

**อินเตอร์เซกชัน** คือ ตัวปฏิบัติการในการสร้างเซตใหม่จากเซตเดิม 2 เซต โดยที่สมาชิกของเซตใหม่ได้จากการรวมสมาชิกทั้งหมดที่เป็นสมาชิกของเซตเดิมทั้ง 2 เซต ซึ่งเขียนแทนด้วยสัญลักษณ์ดังนี้

$$A \cap B = \{x | (x \in A) \wedge (x \in B)\} \quad (2.6)$$

### 2.1.2 ทฤษฎีฟัซซีเซต (Fuzzy Set Theory)

#### 1. ฟัซซีเซต (Fuzzy set)

คือ เซตของคู่อันดับ  $u$  และฟังก์ชันการเป็นสมาชิก  $\mu_A(u)$  โดยที่  $u$  เป็นสมาชิกใดๆของเอกภพสัมพัทธ์  $U$  สามารถเขียนแทนด้วยสัญลักษณ์ดังนี้

$$A = \{(u, \mu_A(u)) | u \in U\} \quad (2.7)$$

#### 2. ฟังก์ชันการเป็นสมาชิกของฟัซซีเซต (Membership Function of Fuzzy Set : $\mu_A(u)$ )

นิยามให้ฟังก์ชันการเป็นสมาชิกของฟัซซีเซตมีค่าอยู่ภายในช่วงตั้งแต่ 0 ถึง 1 ซึ่งสามารถเขียนแทนด้วยสัญลักษณ์:  $\mu(u)$

โดยที่ค่า  $\mu_A(u)$  เป็นค่าที่ระบุถึงระดับความเป็นสมาชิกของ  $u$  ในฟัซซีเซต  $A$

ถ้า  $\mu_A(u)$  มีค่าเท่ากับ 0 แสดงว่า  $u$  ไม่มีความเป็นสมาชิกของฟัซซีเซต  $A$

ถ้า  $\mu_A(u)$  มีค่าน้อย แสดงว่า  $u$  มีความเป็นสมาชิกของฟัซซีเซต  $A$  น้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้า  $\mu_A(u)$  มีค่ามาก แสดงว่า  $u$  มีความเป็นสมาชิกของฟัซซีเซต  $A$  มาก

ถ้า  $\mu_A(u)$  มีค่าเท่ากับ 1 แสดงว่า  $u$  มีความเป็นสมาชิกของฟัซซีเซต  $A$  อย่างสมบูรณ์  
จากข้อความข้างต้นได้ว่า

$$\mu_A(u) : U \rightarrow [0,1] \quad (2.8)$$

### 3. การเท่ากันของฟัซซีเซต

ฟัซซีเซต  $A$  จะเท่ากับฟัซซีเซต  $B$  ก็ต่อเมื่อสมาชิก  $u$  ทุกตัวในเอกภพสัมพัทธ์  $U$  มีค่าฟังก์ชันการเป็นสมาชิกของฟัซซีเซต  $A$  เท่ากับค่าฟังก์ชันการเป็นสมาชิกของฟัซซีเซต  $B$  ซึ่งสามารถเขียนแทนด้วยสัญลักษณ์  $A = B$

$$(A=B) \leftrightarrow (\mu_A(u) = \mu_B(u), \forall u \in U) \quad (2.9)$$

### 4. การเป็นสับเซตของฟัซซีเซต

ฟัซซีเซต  $A$  จะเป็นสับเซตของฟัซซีเซต  $B$  ก็ต่อเมื่อ สมาชิก  $u$  ทุกตัวในเอกภพสัมพัทธ์  $U$  มีค่าฟังก์ชันการเป็นสมาชิกของฟัซซีเซต  $A$  น้อยกว่าหรือเท่ากับค่าฟังก์ชันการเป็นสมาชิกของฟัซซีเซต  $B$  ซึ่งเขียนแทนด้วยสัญลักษณ์

$$(A \subset B) \leftrightarrow (\mu_A(u) \leq \mu_B(u), \forall u \in U) \quad (2.10)$$

### 5. ฟัซซีซิงเกิลตัน (Fuzzy Singleton)

ฟัซซีซิงเกิลตัน คือฟัซซีเซตที่มีซัพพอร์ตของเซตมีสมาชิกเพียงตัวเดียวและมีค่าการเป็นสมาชิกเท่ากับ 1

ซัพพอร์ตของฟัซซีเซต (Support :  $s(A)$ ) ซัพพอร์ตของฟัซซีเซต คือ เซตของสมาชิก  $u$  ในเอกภพสัมพัทธ์  $U$  ที่มีค่าการเป็นสมาชิกของฟัซซีเซตมากกว่า 0 ซึ่งเขียนแทนด้วยสัญลักษณ์ดังนี้

$$S(A) = \{u \in U \mid \mu_A(u) > 0\} \quad (2.11)$$

### 6. ฟัซซีนัมเบอร์ (Fuzzy number)

ฟัซซีนัมเบอร์ คือ ฟัซซีเซตที่มีคุณสมบัติการนอมอลไลซ์และการคอนเวกซ์

คุณสมบัติการนอมอลไลซ์ของฟัซซี (Normalization) ฟัซซีเซต  $A$  จะมีคุณสมบัติการนอมอลไลซ์ก็ต่อเมื่อฟัซซีเซต  $A$  มีความสูงเท่ากับ 1

$$A \text{ is normalized} \leftrightarrow \text{hgt}(A) = 1 \quad (2.12)$$

ความสูงของฟัซซีเซต (height of Fuzzy set) ความสูงของฟัซซีเซต คือ ค่าฟังก์ชันการเป็นสมาชิกสูงสุดของฟัซซีเซต A สามารถเขียนแทนด้วยสัญลักษณ์  $\text{hgt}(A)$

$$\text{hgt}(A) = \max_{u \in U} \mu_A(u) \quad (2.13)$$

คุณสมบัติการคอนเวกซ์ของฟัซซีเซต (Convexity) ฟัซซีเซต A จะมีคุณสมบัติการคอนเวกซ์ก็ต่อเมื่อ ฟังก์ชันการเป็นสมาชิกของ A สอดคล้องตามเงื่อนไขต่อไปนี้

$$A \text{ is convex} \leftrightarrow \mu_A(\lambda u_1 + (1-\lambda)u_2) \geq \min\{\mu_A(u_1), \mu_A(u_2)\}; u_1, u_2 \in U, \lambda \in [0,1] \quad (2.14)$$

## 7. ปฏิบัติการพื้นฐานของฟัซซีเซต

คอมพลิเมนต์ คอมพลิเมนต์ของฟัซซีเซต A เขียนแทนด้วยสัญลักษณ์  $A'$  โดยมีนิยามในรูปฟังก์ชันการเป็นสมาชิกดังนี้

$$\mu_{A'}(u) = 1 - \mu_A(u) \quad (2.15)$$

ยูเนียน ยูเนียนของฟัซซีเซต A เขียนแทนด้วยสัญลักษณ์  $A \cup B$  โดยมีนิยามในรูปฟังก์ชันการเป็นสมาชิกดังนี้

$$\mu_{A \cup B}(u) = s(\mu_A(u), \mu_B(u)) \geq \max\{\mu_A(u), \mu_B(u)\} \quad (2.16)$$

โดย  $s$  คือ ตัวปฏิบัติการ Triangular co-norms

ตัวปฏิบัติการ Triangular co-norm หรือ s-norm s-norm คือฟังก์ชัน

$[0,1] \times [0,1] \rightarrow [0,1]$  ซึ่งมีคุณสมบัติดังนี้

1.  $s(\mu_A(u), 1) = 1, s(\mu_A(u), 0) = s(0, \mu_A(u)) = \mu_A(u)$  (boundary condition)
2.  $s(\mu_A(u), \mu_B(u)) = s(\mu_B(u), \mu_A(u))$  (commutativity)
3.  $s(\mu_A(u), s(\mu_B(u), \mu_C(u))) = s(s(\mu_A(u), \mu_B(u)), \mu_C(u))$  (associativity)
4. ถ้า  $\mu_A(u) \leq \mu_C(u) \leq \mu_B(u) \leq \mu_D(u)$   
แล้ว  $s(\mu_A(u), \mu_B(u)) \leq s(\mu_C(u), \mu_D(u))$  (monotonicity)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินเตอร์เซกชัน อินเตอร์เซกชันของฟังก์ชันเซตเขียนแทนด้วยสัญลักษณ์  $A \cap B$  ได้นิยามในรูปฟังก์ชันการเป็นสมาชิกดังนี้

$$\mu_{A \cap B}(u) = t(\mu_A(u), \mu_B(u)) \leq \min\{\mu_A(u), \mu_B(u)\} \quad (2.17)$$

โดย  $t$  คือ ตัวปฏิบัติการ Triangular norms

ตัวปฏิบัติการ Triangular หรือ t-norm t-norm คือ ฟังก์ชัน  $[0,1] \times [0,1] \rightarrow [0,1]$  ซึ่งมีคุณสมบัติดังนี้

1.  $t(\mu_A(u), 0) = 0$ ,  $t(\mu_A(u), 1) = t(1, \mu_A(u)) = \mu_A(u)$  (boundary condition)
2.  $t(\mu_A(u), \mu_B(u)) = t(\mu_B(u), \mu_A(u))$  (commutativity)
3.  $t(\mu_A(u), t(\mu_B(u), \mu_C(u))) = t(t(\mu_A(u), \mu_B(u)), \mu_C(u))$  (associativity)
4. ถ้า  $\mu_A(u) \leq \mu_C(u) \leq \mu_B(u) \leq \mu_D(u)$   
แล้ว  $t(\mu_A(u), \mu_B(u)) \leq t(\mu_C(u), \mu_D(u))$  (monotonicity)

## 2.2 ฟัชซีลอจิก (Fuzzy Logic)

### 2.2.1 ทฤษฎีตรรกศาสตร์แบบเดิม

ทฤษฎีตรรกศาสตร์ คือหลักการพื้นฐานของการหาข้อสรุปโดยประกอบด้วย 3 ส่วน ค่าความจริง (truth value), การปฏิบัติการ (vocabulary), และวิธีการหาข้อสรุปตามหลักการเหตุผล (reasoning procedure), ในตรรกศาสตร์บูลีนได้นิยามส่วนประกอบแต่ส่วนดังนี้

#### 1. ค่าความจริงของประพจน์ในตรรกศาสตร์บูลีน

ประพจน์ในตรรกศาสตร์บูลีน จะมีค่าความจริงเท่ากับ 0 เมื่อประพจน์เป็นเท็จและจะมีค่าความจริงเท่ากับ 1 เมื่อประพจน์เป็นจริง

#### 2. ปฏิบัติการทางตรรกศาสตร์บูลีน

ปฏิบัติการทางตรรกศาสตร์บูลีน สามารถแสดงด้วยตารางดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1 แสดงค่าความจริงของประพจน์ในการปฏิบัติกรทางตรรกศาสตร์บูลีน

A	B	$\wedge$	$\vee$	$x\vee$	$\rightarrow$	$\leftrightarrow$	?
1	1	1	1	0	1	1	1
1	0	0	1	1	0	0	1
0	1	0	1	1	1	0	0
0	0	0	0	0	1	1	0

### 3. การหาข้อสรุปตามหลักการเหตุผล

การหาข้อสรุปตามหลักการเหตุผล โดยใช้ทฤษฎีตรรกศาสตร์แบบเดิมจะใช้สังจน์นิรันดร์ (tautology) สำหรับเป็นพื้นฐานในการหาข้อสรุป ตัวอย่างสังจน์นิรันดร์ที่ใช้เป็นพื้นฐานในการหาข้อสรุปตามหลักการเหตุผล แสดงไว้ดังนี้

modus ponens :  $(A \wedge (A \rightarrow B)) \rightarrow B$

modus tollens :  $((A \rightarrow B) \wedge (\neg B)) \rightarrow (\neg A)$

sylogism :  $((A \rightarrow B) \wedge (B \rightarrow C)) \rightarrow (A \rightarrow C)$

contraposition :  $(A \rightarrow B) \rightarrow ((\neg B) \rightarrow (\neg A))$

#### 2.2.2 ทฤษฎีพีชชีลอจิก

พีชชีลอจิกเป็นทฤษฎีทางตรรกศาสตร์ที่ขยายมาจากทฤษฎีตรรกศาสตร์หลายค่า (multivalued logic) โดยนิยามค่าความจริงของประพจน์เป็น ตัวแปรลิงกวิสติก ซึ่งประกอบด้วย 3 ส่วนเหมือนทฤษฎีตรรกศาสตร์แบบเดิมคือ ค่าความจริง (truth value), การปฏิบัติกร (vocabulary), และวิธีการหาข้อสรุปตามหลักการเหตุผล (reasoning procedure)

#### ตัวแปรลิงกวิสติก (Linguistic Variable)

ตัวแปรลิงกวิสติก ถูกนิยามด้วยฟังก์ชัน 5 เทอมคือ  $(x, T(x), U, G, M)$

โดย  $x$  คือ ชื่อของตัวแปร

$T(x)$  คือ เซตของค่าลิงกวิสติกของ  $x$

$U$  คือ เอกภพสัมพัทธ์ โดยที่  $u \in U$

$X$  คือ ชื่อของค่าลิงกวิสติกของ  $x$  ที่ถูกสร้างตามกฎ  $G$  เรียกว่าเทอม (term)

$G$  คือ Syntatic rule ในการกำหนดชื่อของเทอม  $X$


$M$  คือ Semantic rule ในการนิยามคุณสมบัติของเทอม  $X$

$M(x)$  คือ พีชชีลับเซตของเอกภพสัมพัทธ์  $U$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวแปรлингวิสตติที่สำคัญในพีชชีลอจิก คือ ตัวแปร Probability และ Truth ซึ่งการนิยามค่าฟังก์ชันการเป็นสมาชิกของเทอมของตัวแปรлингวิสตติ “Probability” แสดงไว้ในรูปที่ 2.1



รูปที่ 2.1 รูปแสดงค่าฟังก์ชันการเป็นสมาชิกของตัวแปรлингวิสตติ “Probability”

ในส่วนนิยามตัวแปรлингวิสตติ “Truth” ได้มีผู้นิยามไว้คือ Zadeh และ Balwin Zadeh ได้นิยามเซตของเทอมของตัวแปรлингวิสตติ “Truth” ดังนี้

$$T(\text{Truth}) = \{ \text{true, not true, very true, not very true, ..., false, not false, very false, ..., not very true and not very false, ...} \} \quad (2.18)$$

และได้นิยามเทอมปฐม (Primary term) ของตัวแปรлингวิสตติ “Truth” คือ “true” และ “false” และกำหนดค่าฟังก์ชันการเป็นสมาชิกของแต่ละเทอมไว้ดังนี้


$$\mu_{\text{true}}(v) = \begin{cases} 0; & 0 \leq v \leq a \\ 2\left(\frac{v-a}{1-a}\right)^2; & a \leq v \leq \frac{a+1}{2} \\ 1-2\left(\frac{v-1}{1-a}\right)^2; & \frac{a+1}{2} \leq v \leq 1 \end{cases} \quad (2.19)$$

$$\mu_{\text{false}}(v) = \mu_{\text{true}}(1-v); \quad 0 \leq v \leq 1 \quad (2.20)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $V = (1+a)/2$  คือจุดตัดข้าม (Crossover)

$a \in [0,1]$  คือค่าพารามิเตอร์ที่บอกถึงค่าต่ำสุดของ  $V$  ในการตัดสินใจความต้องการของประพจน์ ซึ่งสามารถแสดงด้วยรูปที่ 2.2



รูปที่ 2.2 รูปแสดงค่าฟังก์ชันการเป็นสมาชิกของเทอม “true” และ “false” ตามนิยาม Zadeh

ต่อมา Baldwin ได้นิยามเซตของเทอมของตัวแปรลิงกวิสติก “Truth” ไว้ดังนี้

$$T(\text{Truth}) = \{\text{true, very true, fairly true, false, very false, fairly false}\} \tag{2.21}$$

โดยกำหนดให้ค่าฟังก์ชันการเป็นสมาชิกของแต่ละเทอมเป็นไปตามสมการที่ (2.22) ถึง (2.25) ซึ่งสามารถแสดงด้วยรูปที่ 2.3


$$\mu_{\text{very true}}(V) = (\mu_{\text{true}}(V))^2; \quad V \in [0,1] \tag{2.22}$$

$$\mu_{\text{fairly true}}(V) = (\mu_{\text{true}}(V))^{1/2}; \quad V \in [0,1] \tag{2.23}$$

$$\mu_{\text{very false}}(V) = (\mu_{\text{false}}(V))^2; \quad V \in [0,1] \tag{2.24}$$

$$\mu_{\text{fairly false}}(V) = (\mu_{\text{false}}(V))^{1/2}; \quad V \in [0,1] \tag{2.25}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 รูปแสดงฟังก์ชันการเป็นสมาชิกของตัวแปรลิงกวิสติก “Truth” ตามนิยามของ Baldwin

ฟัซซีลอจิกเป็นทฤษฎีตรรกศาสตร์ที่นิยามค่าความจริงของประพจน์เป็นตัวแปรลิงกวิสติก ในวิทยานิพนธ์นี้ได้นิยามการปฏิบัติการทางตรรกศาสตร์สำหรับฟัซซีลอจิก จากนิยามดั้งเดิมของ Zadeh โดยส่วนประกอบของฟัซซีลอจิกมีด้วยกัน 3 ส่วนดังนี้

1. ค่าความจริงของประพจน์ในทฤษฎีฟัซซีลอจิก

กำหนดให้  $V(A)$  เป็นฟัซซีเซตในเอกภาพสัมพัทธ์  $V=[0,1]$  ซึ่งแทนค่าความจริงของประพจน์  $A$  จะได้ว่า

$$V(A) = \{(V_i, \mu_i) \mid i = 1, 2, \dots, n; V_i \in [0, 1]\} \tag{2.26}$$

$$V(\text{not}A) = 1 - V(A) = \{(1 - V_i, \mu_i) \mid i = 1, 2, \dots, n; V_i \in [0, 1]\} \tag{2.27}$$

2. ปฏิบัติการทางตรรกศาสตร์ในทฤษฎีฟัซซีลอจิก

กำหนดให้

$$V(A) = \{(V, \mu_A(V)) \mid \mu_A(V) \in [0, 1]; V \in [0, 1]\}$$

$$V(B) = \{(V, \mu_B(V)) \mid \mu_B(V) \in [0, 1]; V \in [0, 1]\}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น

$$V(A) \wedge V(B) = V(A \text{ and } B) = \{(V, \min\{\mu_A(V), \mu_B(V)\})\} \quad (2.28)$$

$$V(A) \vee V(B) = V(A \text{ or } B) = \{(V, \max\{\mu_A(V), \mu_B(V)\})\} \quad (2.29)$$

$$\neg V(A) = \text{not}(V(A)) = \{(V, 1 - \mu_A(V))\} \quad (2.30)$$

$$\begin{aligned} V(A) \rightarrow V(B) &= V(A \rightarrow B) = \neg V(A) \vee V(B) \\ &= \{(V, \max\{(1 - \mu_A(V)), \mu_B(V)\})\} \end{aligned} \quad (2.31)$$

Zadeh ได้เสนอตารางความจริง สำหรับพิจารณาค่าความจริงในทางปฏิบัติการของพีชคณิตจิก โดยการขยายจากตรรกศาสตร์บูลีน มาเป็นตรรกะ 3 ค่า true (T), false (F), และ unknow (T+F) ได้ดังตารางต่อไปนี้

ตารางที่ 2 แสดงความจริงสำหรับตัวปฏิบัติการพีชคณิตจิก ตามนิยามของ Zadeh

A	B	$\wedge$	$\vee$	$\neg A$
T	T	T	T	F
T	F	F	T	F
T	T+F	T+F	T	F
F	T	F	T	T
F	F	F	F	T
F	T+F	F	T+F	T
T+F	T	T+F	T	T+F
T+F	F	F	T+F	T+F
T+F	T+F	T+F	T+F	T+F

นอกจาก Zadeh แล้ว Baldwin ยังได้นิยามเทอมและะฟังก์ชันการเป็นสมาชิกของตัวแปรลึงกวิส ดิก "Truth" ซึ่งแสดงในรูปที่ 2.3 ดังนี้

$$\text{true} = \{(V, \mu_{\text{true}}(V) = V) \mid V \in [0, 1]\}$$

$$\text{false} = \{(V, \mu_{\text{false}}(V) = 1 - \mu_{\text{true}}(V)) \mid V \in [0, 1]\}$$

$$\text{very true} = \{(V, (\mu_{\text{true}}(V))^2 \mid V \in [0, 1]\}$$

$$\text{very false} = \{(V, (1 - \mu_{\text{true}}(V))^2 \mid V \in [0, 1]\}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{fairly true} = \{(V, (\mu_{\text{true}}(V))^{1/2} \mid V \in [0,1]\}$$

$$\text{fairly false} = \{(V, (1-\mu_{\text{true}}(V))^{1/2} \mid V \in [0,1]\}$$

$$\text{undecided} = \{(V, 1) \mid V \in [0,1]\}$$

$$\text{absolutely true} = \{(V, \mu_{\text{at}}(V) \mid V \in [0,1]\}; \mu_{\text{at}}(V) = \begin{cases} 1; & v = 1 \\ 0; & v \neq 1 \end{cases}$$

$$\text{absolutely false} = \{(V, \mu_{\text{af}}(V) \mid V \in [0,1]\}; \mu_{\text{af}}(V) = \begin{cases} 1; & v = 0 \\ 0; & v \neq 0 \end{cases}$$

ดังนั้น

$$(\text{very})^k \text{ true} \rightarrow \text{absolutely true} \quad \text{เมื่อ } k \rightarrow \infty$$

$$(\text{very})^k \text{ false} \rightarrow \text{absolutely false} \quad \text{เมื่อ } k \rightarrow \infty$$

$$(\text{fairly})^k \text{ true} \rightarrow \text{undecided} \quad \text{เมื่อ } k \rightarrow \infty$$

$$(\text{fairly})^k \text{ false} \rightarrow \text{undecided} \quad \text{เมื่อ } k \rightarrow \infty$$

นอกจากนี้ Baldwin ยังได้นิยามตัวปฏิบัติการ “and” และ “or” ด้วย minimum และ maximum ตามลำดับ และสร้างตารางความจริงสำหรับพีชชีลอจิกของการปฏิบัติการพีชชีลอจิกไว้ดังนี้

ตารางที่ 3 แสดงความจริงสำหรับตัวปฏิบัติการพีชชีลอจิก ตามนิยามของ Baldwin

(P)	(Q)	(P and Q)	(P or Q)
false	false	false	false
true	false	false	true
true	true	true	true
undecided	false	false	undecided
undecided	true	undecided	true
undecided	undecided	undecided	undecided
true	very true	true	very true
true	fairly true	fairly true	true

### 3. การหาข้อสรุปตามหลักการเหตุผลโดยใช้ทฤษฎีพีชชีลอจิก

การหาข้อสรุปตามหลักการเหตุผลโดยใช้ทฤษฎีพีชชีลอจิก จะเป็นการขยายนิยามของัจฉนิรันดร์ที่ใช้ในตรรกศาสตร์แบบเดิม เพื่อใช้หาข้อสรุปตามหลักการเหตุผลของประพจน์ที่เป็นพีชชีเซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทำการขยายนิยามของ Modus Ponens และ Modus Tollens สำหรับฟัซซีลอจิกเรียกว่า Generalized Modus Ponens : GMP และ Generalized Modus Tollens : GMT โดยแสดงตามลำดับดังนี้

Generalized Modus Ponens : GMP คือการหาข้อสรุปจากเหตุไปหาผล (forward data-driven)

GMP :	Premise	u is A'
	Implication	if u is A then v is B
	Conclusion	v is B'

โดยที่ GMP Implication มีนิยามดังนี้

$$A \rightarrow B = \max\{c \in \{0,1\}, t(A,c) \leq B\} \tag{2.32}$$

Generalized Modus Tollens : GMT คือการหาข้อสรุปจากผลไปหาเหตุ (backward goal-driven)

GMT :	Premise	v is B'
	Implication	if u is A then v is B
	Conclusion	u is A'

โดยที่ GMT Implication มีนิยามดังนี้

$$A \rightarrow B = \min\{c \in \{0,1\}, s(B,c) \leq A\} \tag{2.33}$$

ฟัซซีอิมพลิเคชัน (Fuzzy Implication)

คือ เงื่อนไขความสัมพันธ์แบบฟัซซีระหว่างส่วนเหตุ (antecedent) และส่วนผล (consequence) ที่ใช้ในการหาข้อสรุปตามหลักการเหตุผล

จากนิยามของ GMP Implication ตามสมการ และนิยามของ GMT Implication ตามสมการจะเห็นได้ว่าฟัซซีอิมพลิเคชันจะขึ้นอยู่กับทางเลือกใช้ตัวปฏิบัติการ t-norm และ s-norm

Fukami et al [6] ได้พิสูจน์ถึงหลักการเลือกฟังก์ชันสำหรับการอิมพลิเคชันของ GMP และ GMT และทำการหาข้อสรุปตามหลักการเหตุผลได้ผลลัพธ์ดังตารางด้านล่างตามลำดับดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4 แสดงผลการหาข้อสรุปตามหลักการเหตุผล  
โดยใช้ GMP ด้วยหลักการของ Fukami

Criteria	Premise ( u is A' )	Conclusion ( v is B' )
1	u is A	v is B
2a	u is (very A)	v is (very B)
2b	u is (very A)	v is B
3a	u is (more or less A)	v is (more or less B)
3b	u is (more or less A)	v is B
4a	u is (not A)	v is unknown
4b	u is (not A)	v is (not B)

ตารางที่ 5 แสดงผลการหาข้อสรุปตามหลักการเหตุผล  
โดยใช้ GMT ด้วยหลักการของ Fukami

Criteria	Premise ( v is B' )	Conclusion ( u is A' )
1	v is (not B)	u is (not A)
2	v is (not very B)	u is (not very A)
3	v is (not more or less B)	u is (not more or less A)
4a	v is B	u is unknown
4b	v is B	u is A

### 2.3 การอินเฟอร์เรนซ์แบบฟัซซี (Fuzzy Inference)

การอินเฟอร์เรนซ์ คือกระบวนการในการหาข้อสรุป (conclusion) จากหลักฐาน (premise) โดยใช้เงื่อนไขความสัมพันธ์ระหว่างเหตุผล (implication)

กฎการคอมโพสิชันของการอินเฟอร์เรนซ์ (Compositional Rule of Inference : CRI)

กำหนดให้

Premise	u is A'
Implication	if u is A then v is B
Conclusion	v is B'

เมื่อ A, A' เป็นฟัซซีเซตในเอกภพสัมพัทธ์ U โดยที่  $u \in U$

B, B' เป็นฟัซซีเซตในเอกภพสัมพัทธ์ V โดยที่  $v \in V$  ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการแปลงอิมพลีเคชันเป็นความสัมพันธ์ฟัซซี R ใน  $U \times V$  ดังนั้นจะหา  $B'$  ได้ดังนี้

$$B' = \begin{cases} A' \circ R & \text{max--min.composition} \\ A' * R & \text{max--product.composition} \\ A' \text{ av } R & \text{max--average.composition} \\ A' \bullet R & \text{min--max.composition} \end{cases} \quad (2.34)$$

Max-min Composition

$$R_3 = R_1 \circ R_2 = \left\{ \left( (u, w), \max_{v \in V} \left\{ \min \left[ \mu_{R_1}(u, v), \mu_{R_2}(v, w) \right] \right\} \right) \mid u \in U, v \in V, w \in W \right\} \quad (2.35)$$

Max-Product Composition

$$R_3 = R_1 * R_2 = \left\{ \left( (u, w), \max_{v \in V} \left\{ \mu_{R_1}(u, v) \cdot \mu_{R_2}(v, w) \right\} \right) \mid u \in U, v \in V, w \in W \right\} \quad (2.36)$$

Max-Average Composition

$$R_3 = R_1 \text{ av } R_2 = \left\{ \left( (u, w), \max_{v \in V} \left\{ \frac{\mu_{R_1}(u, v) + \mu_{R_2}(v, w)}{2} \right\} \right) \mid u \in U, v \in V, w \in W \right\} \quad (2.37)$$

Min-max Commposition

$$R_3 = R_1 \bullet R_2 = \left\{ \left( (u, w), \min_{v \in V} \left\{ \max \left[ \mu_{R_1}(u, v), \mu_{R_2}(v, w) \right] \right\} \right) \mid u \in U, v \in V, w \in W \right\} \quad (2.38)$$

วิธีการคอมโพสิชันที่นิยมใช้มากสุดในการอินเฟอเรนซ์ คือ CRI ของ Zadeh ซึ่งจะใช้ตัวปฏิบัติการ max และ min ในการปฏิบัติการ s-norm และ t-norm ตามลำดับสามารถหา  $B'$  ได้ดังสมการต่อไปนี้

$$B' = A' \circ R = \left\{ \left( v, \max_{A' \in U} \left\{ \min \left[ \mu_{A'}(u), \mu_R(u, v) \right] \right\} \right) \mid u \in U, v \in V \right\} \quad (2.39)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 การฟัซซีฟิเคชัน (Fuzzification)

ฟัซซีฟิเคชัน คือ กระบวนการหาค่าฟัซซีเซตบนเอกภพสัมพัทธ์  $U$  ของอินพุต เพื่อใช้เป็นอินพุตของระบบฟัซซี กระบวนการฟัซซีฟิเคชันสามารถทำได้ 3 วิธีดังนี้

1. วิธีฟัซซีซิงเกิลตัน จะได้ว่า Fuzzification ( $u_0$ ) = A

โดยที่ A เป็นฟัซซีซิงเกิลตันซึ่งมี  $S(A) = \{u_0\}$  หรือ

$$\mu_A(u) = \begin{cases} 1, & u = u_0 \\ 0, & u \neq u_0 \end{cases}$$

ฟัซซีซิงเกิลตัน เป็นวิธีที่เหมาะสมกับการควบคุมในเวลาจริง (Real-time Control) โดยอินพุตได้จากการวัดของเซ็นเซอร์และง่ายต่อการนำไปใช้

2. วิธีฟัซซีนัมเบอร์ จะได้ว่า Fuzzification ( $u_0$ ) = A

โดยที่ A เป็นฟัซซีนัมเบอร์

$$\begin{aligned} \text{ซึ่ง } \mu_A(u) &= 1 && \text{เมื่อ } u = u_0 \\ \text{และ } \mu_A(u) &\text{ ลดลง} && \text{เมื่อ } u \text{ อยู่ห่างออกไปจาก } u_0 \end{aligned}$$

ฟัซซีนัมเบอร์ เป็นวิธีที่เหมาะสมกับอินพุตที่มีสัญญาณรบกวนสูง (noise) ซึ่งจะทำให้ง่ายต่อการควบคุม

3. วิธีไฮบริดนัมเบอร์ (Hybrid number) จะได้ว่า Fuzzification ( $u_0$ ) = A

โดยที่ A เป็นไฮบริดนัมเบอร์ ซึ่งไฮบริดนัมเบอร์ คือ ฟัซซีนัมเบอร์ที่สมาชิกในเอกภพสัมพัทธ์เป็น random number

$$\begin{aligned} \text{ซึ่ง } \mu_A(u) &= 1 && \text{เมื่อ } u = u_0 \\ \text{และ } \mu_A(u) &\text{ ลดลง} && \text{เมื่อ } u \text{ อยู่ห่างออกไปจาก } u_0 \end{aligned}$$

ไฮบริดนัมเบอร์ เป็นวิธีการที่มีแนวความคิดแบบความน่าจะเป็นและความเป็นไปได้ ดังนั้นจึงเหมาะสมกับสัญญาณอินพุตที่อยู่ในรูปการกระจายทางสถิติ

## 2.5 การดีฟัซซิฟิเคชัน (Defuzzification)

การดีฟัซซิฟิเคชัน คือ กระบวนการหาค่าเอาต์พุตเพียงค่าเดียวที่เหมาะสมที่สุด เพื่อเป็นเอาต์พุตของฟัซซีที่มีค่าความเป็นไปได้กระจายอยู่บนเอกภพสัมพัทธ์  $U$  ของเอาต์พุต การดีฟัซซิฟิเคชันมีหลายวิธีด้วยกันดังตัวอย่างต่อไปนี้ดังนี้

1. Max Procedure เป็นวิธีการดีฟัซซิฟิเคชัน โดยเลือกค่าเอาต์พุตที่มีค่าฟังก์ชันการเป็นสมาชิกมากที่สุด เพื่อใช้เป็นตัวแทนของฟัซซีเอาต์พุต สามารถแสดงด้วยสมการดังนี้

$$u_0 = \max_{u \in U} U(u)$$

วิธีนี้เป็นวิธีการที่สามารถทำได้ง่ายและรวดเร็วที่สุด แต่จะให้สัญญาณควบคุมที่หยาบมาก จึงไม่เหมาะสมสำหรับการใช้งาน

2. Mean of Maxima (MOM) เป็นวิธีที่ขยายมาจากวิธี max procedure เพื่อใช้ในกรณีที่ค่าเอาต์พุตมีค่าฟังก์ชันการเป็นสมาชิกสูงสุดเท่ากันหลายค่า ให้ทำการหาค่าเฉลี่ยของค่าเอาต์พุตที่มีค่าฟังก์ชันการเป็นสมาชิกสูงสุดเท่ากัน โดยใช้สมการดังนี้

$$u_0 = \text{MOM}(A) = \sum_{j=1}^J \frac{u_j}{J}$$

เมื่อ  $u_j$  คือค่าเอาต์พุตแต่ละค่าที่มีค่าฟังก์ชันการเป็นสมาชิกสูงสุดเท่ากัน

$J$  คือจำนวนเอาต์พุตที่มีค่าฟังก์ชันการเป็นสมาชิกสูงสุดเท่ากัน

MOM เป็นวิธีการที่สามารถทำได้ง่ายและรวดเร็ว แต่ก็จะให้สัญญาณควบคุมที่หยาบ เหมาะสำหรับระบบที่ต้องการใช้เวลาในการคำนวณน้อยและไม่ต้องการความถูกต้องมากนัก

3. Centre of Area (COA) หรือ Centre of Gravity (COG) วิธีหาจุดศูนย์กลางของพื้นที่ใต้กราฟของฟังก์ชันการเป็นสมาชิก เพื่อใช้เป็นตัวแทนของฟัซซีเอาต์พุต วิธีการของ COA ทำได้โดยการแบ่งพื้นที่ใต้กราฟของฟังก์ชันการเป็นสมาชิกออกเป็น 2 ส่วนเท่าๆกัน และค่า  $u_0$  จะหาได้จากค่าของ  $u$  ที่ตำแหน่งของเส้นแบ่งครึ่ง สามารถแสดงด้วยสมการดังนี้

$$\int_{-\infty}^{\text{COA}(A)} U(u) du = \int_{\text{COA}(A)} U(u) du$$

ในทางปฏิบัติ การคำนวณโดยใช้สมการข้างต้นทำได้ยาก จึงประมาณการคำนวณของวิธี COA โดยใช้วิธี COG ซึ่งเป็นการหาจุดศูนย์กลางการถ่วงน้ำหนักแทนการหาจุดศูนย์กลางของพื้นที่ใต้กราฟการดีฟัซซิฟิเคชัน โดยใช้วิธี COG สามารถแสดงด้วยสมการดังนี้

$$u_0 = \text{COG}(A) = \frac{\int uU(u)du}{\int U(u)du}$$

วิธี COG เป็นที่นิยมใช้กันมากที่สุด เนื่องจากการหาจุดศูนย์กลางสำหรับเป็นตัวแทนของเอาต์พุตที่แท้จริง โดยพิจารณาอินพุตทุกตัว ทำให้ได้ค่าที่ถูกต้องกว่าวิธีอื่น แต่ใช้เวลาในการคำนวณมากกว่าวิธีอื่นๆ

4. Fuzzy Mean Method (FM) เป็นวิธีที่ปรับปรุงมาจากวิธี COG เพื่อลดเวลาในการคำนวณ โดยการลดระดับการควอนไดซ์ลงให้เท่ากับจำนวนเทอมของตัวแปรเอาต์พุตในเอกภพสัมพัทธ์ U และใช้ค่าเฉลี่ยของแต่ละเทอมเป็นตัวแทนของค่าเอาต์พุตของแต่ละค่าการควอนไดซ์ สมการของการดีฟัซซิฟิเคชันโดยใช้วิธี FM สามารถแสดงดังนี้

$$u_0 = \text{FM}(A) = \frac{\sum_{k=1}^{N_u} \gamma_k u_k}{\sum_{k=1}^{N_u} \gamma_k}$$

เมื่อ  $N_u$  คือ จำนวนฟัซซีเซตของตัวแปรเอาต์พุตในเอกภพสัมพัทธ์ U

$\gamma_k$  คือค่าเฉลี่ยที่ใช้เป็นตัวแทนของฟัซซีเซตของตัวแปรเอาต์พุตแต่ละเทอม บนเอกภพสัมพัทธ์ U

$u_k$  คือค่าระดับการเป็นสมาชิกของฟัซซีเซตของตัวแปรเอาต์พุตแต่ละเทอม บนเอกภพสัมพัทธ์ U

วิธี FM เป็นวิธีที่ดัดแปลงมาจากวิธี COG โดยใช้ระดับควอนไดซ์ที่น้อยกว่าเพื่อลดเวลาในการคำนวณ ซึ่งเหมาะกับระบบที่กำหนดให้ค่าฟังก์ชันการเป็นสมาชิกของตัวแปรเอาต์พุตเป็นแบบสมมาตรเท่านั้น ทั้งนี้เนื่องจากการดีฟัซซิฟิเคชันด้วยวิธีนี้จะใช้ค่าที่จุดกึ่งกลางของฟัซซีเซตของตัวแปรเอาต์พุตเพื่อเป็นตัวแทนของแต่ละเซต

## 2.6 บทสรุป


ในบทนี้ได้กล่าวถึงทฤษฎีพื้นฐานของฟัซซีที่ว่าด้วยเรื่องดังต่อไปนี้

ทฤษฎีเซตและลอจิก ทฤษฎีฟัซซีเซตและฟัซซีลอจิก นิยามของตัวแปรลิงกวิสติก ทฤษฎี GMP และ GMT ที่ใช้ในการหาข้อสรุปตามหลักการเหตุผล ทฤษฎีการอินเฟอเรนซ์ การคอมโพสิชัน 4 แบบ คือ Max-min. Composition, Max-product. Composition, Max-average. Composition, Min-max. Composition

ทฤษฎีการฟัซซีเซชันที่มีอยู่ด้วยกัน 3 แบบคือ วิธีฟัซซีซิงเกิลตัน วิธีฟัซซีนัมเบอร์ วิธีไฮบริคนัมเบอร์

ทฤษฎีการดีฟัซซีเซชันที่มีอยู่ด้วยกัน 4 แบบคือ Max Procedure, Mean of Maxima, Centre of Area หรือ Centre of Gravity, Fuzzy Mean Method


จากทฤษฎีและโครงสร้างต่างๆในบทนี้ จะถูกใช้เป็นหลักการพื้นฐานในการออกแบบตัวควบคุมแบบฟัซซีในบทต่อไป



### บทที่ 3

#### ตัวควบคุมแบบฟัซซี

ระบบควบคุมแบบฟัซซีลอจิกเป็นระบบควบคุมที่เลียนแบบความคิดของมนุษย์ คือเป็นการประมาณจากปัจจัยหรือตัวแปรต่างๆของระบบเพื่อทำการสรุปหาผล โดยมีรูปแบบการควบคุมดังรูปที่ 3.1 ซึ่งอาศัยทฤษฎีของฟัซซีเซต (Fuzzy Set) [11] และฟัซซีลอจิก (Fuzzy Logic)




รูปที่ 3.1 กระบวนการควบคุมด้วย Fuzzy Controller

ตัวควบคุมแบบฟัซซีลอจิกมีโครงสร้างพื้นฐาน 3 ส่วนประกอบด้วยกันคือ

- หน่วยฟัซซีฟิเคชัน
- กฎการควบคุมฟัซซี
- หน่วยดีฟัซซีฟิเคชัน

ซึ่งพื้นฐานทั้ง 3 ส่วนนี้สามารถแสดงได้ด้วยรูปที่ 3.2




รูปที่ 3.2 บล็อกไดอะแกรมของระบบฟัซซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1 หน่วยฟuzzyฟิเคชัน

การเปลี่ยนลักษณะเป็นฟuzzyเซตคือการเปลี่ยนอินพุตของตัวควบคุม Error (E) และ Change of Error ( $\Delta E$ ) ให้อยู่ในรูปตัวแปรฟuzzy โดยตัวแปร E และ  $\Delta E$  ทั้ง 2 ตัว สามารถแสดงด้วยรูปที่ 3.3




รูปที่ 3.3 กระบวนการควบคุมด้วยตัวควบคุมแบบฟuzzy

วิธีการการฟuzzyฟิเคชันมีด้วยกัน 3 วิธีคือ วิธีฟuzzyซิงเกิลตัน วิธีฟuzzyนัมเบอร์ วิธีไฮบริดนัมเบอร์ โดยในวิทยานิพนธ์นี้เลือกใช้วิธีฟuzzyซิงเกิลตันเนื่องจากเป็นวิธีที่เหมาะสมกับอินพุตของระบบที่ได้จากการวัดของตัวเซ็นเซอร์และเป็นการควบคุมในเวลาจริง (Real-time Control) ซึ่งเหมาะกับระบบที่เราจะทำการออกแบบต่อไป

การกำหนดรูปร่างของฟังก์ชันการเป็นสมาชิก [1] ของแต่ละตัวแปรอินพุตมีอยู่หลายรูปแบบ เช่น รูปสามเหลี่ยม รูปสี่เหลี่ยมคางหมู รูปประฆังคว่ำ เป็นต้น ทั้งนี้การกำหนดรูปร่างของฟังก์ชันการเป็นสมาชิกจะขึ้นอยู่กับความสัมพันธ์ของอินพุตในเอกภพสัมพัทธ์กับฟuzzyเซตของตัวแปรอินพุตคือ ถ้าความสัมพันธ์เป็นแบบเชิงเส้น ก็ควรจะกำหนดรูปร่างของฟังก์ชันการเป็นสมาชิกเป็นแบบเชิงเส้น เช่น รูปสามเหลี่ยม หรือรูปสี่เหลี่ยมคางหมู และถ้าความสัมพันธ์เป็นแบบไม่เป็นเชิงเส้น ก็ควรจะกำหนดรูปร่างของฟังก์ชันการเป็นสมาชิกเป็นแบบไม่เป็นเชิงเส้น เช่น รูปประฆังคว่ำ ในวิทยานิพนธ์นี้เรากำหนดให้รูปร่างของฟังก์ชันการเป็นสมาชิกเป็นรูปสามเหลี่ยมด้านเท่าหรือ T-Function ตามสมการที่ 3.1 เพราะต้องการความสัมพันธ์ของอินพุตในเอกภพสัมพัทธ์กับฟuzzyเซตของตัวแปรอินพุตเป็นแบบเชิงเส้น และง่ายต่อการออกแบบวงจร ทั้งยังใช้เวลาน้อยในการคำนวณของวงจรอีกด้วย

$$T(u, a, b, c) = \begin{cases} 0 & ; u < a \\ (u-a)/(b-a) & ; a \leq u \leq b \\ (c-u)/(c-b) & ; b \leq u \leq c \\ 0 & ; u > c \end{cases} \quad (3.1)$$

ซึ่งสามารถแสดงด้วยรูปที่ 3.4




รูปที่ 3.4 กราฟแสดงความเป็นสมาชิก

เนื่องจากการอินเฟอเรนซ์แบบฟัซซี ต้องการให้เกิดกิริยาระหว่างกันของกฎการควบคุมมากกว่า 1 กฎ ดังนั้นจึงเกิดการซ้อนทับกัน (Overlap) โดยการกำหนดเปอร์เซ็นต์การซ้อนทับกันจะขึ้นอยู่กับความคลุมเครือหรือความซับซ้อนของระบบ ซึ่งโดยปกติจะออกแบบให้มีเปอร์เซ็นต์การซ้อนทับกันของฟัซซีเซตประมาณ 15-25% [7] และการซ้อนทับกันของฟัซซีเซตไม่ควรให้มีการซ้อนทับกันมากกว่า 2 เซต เนื่องจากหากมีการเปลี่ยนแปลงของกฎการควบคุมใดๆ จะมีผลกระทบต่อการทำงานของกฎที่อยู่ติดกันมาก [1] และในวิทยานิพนธ์นี้ออกแบบให้มีการซ้อนทับกันของฟัซซีเซต 2 เซตที่ 25% เพื่อให้ง่ายต่อการคำนวณ

ดังนั้นในวิทยานิพนธ์นี้กำหนดให้การฟัซซีฟิเคชันเป็นแบบวิธีเชิงเกิดต้น มีรูปร่างของฟังก์ชันการเป็นสมาชิกเป็นแบบสามเหลี่ยมด้านเท่า และมีการซ้อนทับกันของฟัซซีเซต 2 เซตที่ 25% ดังรูปที่ 3.5

การนิยามฟัซซีเซตของ Positive (P), Zero (Z), Negative (N) และ การกำหนดฟังก์ชันการเป็นสมาชิกของตัวแปร E,  $\Delta E$  และ CI (Control Input) จะเป็นดังรูปที่ 3.5



รูปที่ 3.5 ฟังก์ชันการเป็นสมาชิกของตัวแปร E  $\Delta E$  และ CI

### 3.2 กฎการควบคุมพีซีซี

กฎการวินิจฉัย (Inference) คือการสร้างความสัมพันธ์ระหว่างอินพุตด้วยกัน เพื่อให้ได้เอาต์พุต โดยอาศัยกฎ (Rule) เป็นตัวสร้างความสัมพันธ์ โดยการเลือกวิธีการวินิจฉัยจะขึ้นอยู่กับทางเลือกใช้ตัวปฏิบัติการ t-norm และ s-norm ในการทำ CRI วิธีที่นิยมมากที่สุดคือวิธี CRI ของ Zadeh เนื่องจากสะดวกและใช้เวลาน้อยในการคำนวณ ซึ่งกฎที่ว่านี้จะอยู่ในรูปของ If/Then และใช้เทคนิค Max-Min ซึ่งเป็นวิธีที่ง่ายต่อการคำนวณหาค่าเอาต์พุต ดังตัวอย่างเช่น

$$R_1 : \text{IF } E_1 = N \text{ AND } \Delta E_1 = P \text{ THEN } CI_1 = Z$$

OR

$$R_2 : \text{IF } E_2 = Z \text{ AND } \Delta E_2 = Z \text{ THEN } CI_2 = Z$$


OR

OR

$$R_n : \text{IF } E_n = P \text{ AND } \Delta E_n = P \text{ THEN } CI_n = P$$

หมายเหตุ:P=Positive, N=Negative, Z=Zero


จากความสัมพันธ์ดังกล่าวข้างต้นสามารถแสดงด้วยรูปที่ 3.6



รูปที่ 3.6 แสดงการ Inference

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 3.8 กระบวนการควบคุมด้วย Fuzzy Logic

### 3.4 บทสรุป

บทนี้กล่าวถึงแนวทางในการออกแบบตัวควบคุมแบบฟัซซีโดยแยกเป็น 3 ส่วนคือ การฟัซซีฟิเคชัน การวินิจฉัย การดีฟัซซีฟิเคชัน

การฟัซซีฟิเคชัน จะกล่าวถึงการเลือกวิธีการฟัซซีฟิเคชัน การกำหนดรูปร่างของฟังก์ชันการเป็นสมาชิก การกำหนดการซ้อนทับกัน

การวินิจฉัย จะกล่าวถึงการเลือกวิธีการอินเฟอเรนซ์ วิธีการเลือกตัวปฏิบัติการ

การดีฟัซซีฟิเคชัน จะกล่าวถึงการเลือกวิธีการดีฟัซซีฟิเคชัน

โดยในบทนี้ได้ทำการเลือกวิธีการฟัซซีฟิเคชันแบบซิงเกิลตัน กำหนดรูปร่างของฟังก์ชันการเป็นสมาชิกเป็นรูปสามเหลี่ยมด้านเท่าและมีการซ้อนทับกันเป็น 25% วิธีการอินเฟอเรนซ์เป็นแบบ CRI ของ Zadeh และใช้ตัวปฏิบัติการในการอินเฟอเรนซ์แบบ Max-Min และใช้วิธีการคำนวณแบบจุดศูนย์กลางในการดีฟัซซีฟิเคชัน ซึ่งการออกแบบตัวควบคุมแบบฟัซซีทั้งหมดในบทนี้จะถูกใช้เป็นพื้นฐานในการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้นในบทต่อไป

## บทที่ 4

### การออกแบบวงจร

จากแนวความคิดที่จะออกแบบตัวควบคุมแบบพีซีซีตามแนวทางในบทที่ 3 ซึ่งโดยปกติแล้วจะใช้โปรแกรมคอมพิวเตอร์เป็นตัวออกแบบร่วมกับคอมพิวเตอร์และวงจรแปลงสัญญาณ A/D และ D/A ซึ่งจะทำให้ตัวควบคุมมีความเร็วในการทำงานที่ช้า ดังนั้นวิทยานิพนธ์นี้จึงเสนอการออกแบบตัวควบคุมแบบพีซีซีโดยใช้วงจรไม่เป็นเชิงเส้นเป็นตัวออกแบบแทน ซึ่งจะส่งผลให้การทำงานของตัวควบคุมมีความเร็วในการทำงานสูงขึ้นและเหมาะกับระบบที่ต้องการผลตอบสนองที่เร็ว [2]


การออกแบบวงจรทั้งหมดที่เลือกใช้วงจรที่ไม่เป็นเชิงเส้น เนื่องจากทำให้สามารถปรับเปลี่ยนการออกแบบของวงจรได้อย่างง่ายและเป็นอิสระ

การออกแบบวงจรการควบคุมแบบพีซีซีสามารถแยกออกได้เป็น 3 ส่วนคือ


1. การเปลี่ยนคลิซเซตเป็นพีซีซีเซต
2. กฎการวินิจฉัย
3. การเปลี่ยนพีซีซีเซตเป็นคลิซเซต

#### 4.1 การออกแบบวงจรในส่วนพีซีซีพีเคชัน

ในส่วนนี้จะต้องออกแบบวงจรให้อยู่ในรูปของฟังก์ชันการเป็นสมาชิก ซึ่งฟังก์ชันการเป็นสมาชิกในที่นี้เป็นรูปสามเหลี่ยมดังรูปที่ 4.1, 4.2 และ 4.3




รูปที่ 4.1 ฟังก์ชันการเป็นสมาชิกที่เป็น Positive





รูปที่ 4.2 ฟังก์ชันการเป็นสมาชิกที่เป็น Zero

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 ฟังก์ชันการเป็นสมาชิกที่เป็น Negative

การออกแบบวงจรในรูปที่ 4.1, 4.2 และ 4.3 นั้นมีหลักการพื้นฐานคือจะต้องสร้างความชันให้ได้ตามที่กำหนดในที่นี้จะใช้วงจรจำกัดศักดา (Voltage Limiter) [5] โดยในรูปที่ 4.4 (ก) เป็นวงจรจำกัดศักดาที่ให้เอาต์พุตแบบลบและรูปที่ 4.5(ก) เป็นวงจรจำกัดศักดาแบบบวก ต่อร่วมกับวงจรขยายความแตกต่าง (Differential Amplifier) ดังรูปที่ 4.6 โดยทั้งหมดทำงานอยู่ในโหมดไม่เป็นเชิงเส้น




(ก)



$v_{ref} < 0$

(ข)




$v_{ref} > 0$


(ค)

รูปที่ 4.4 วงจรจำกัดศักดาเอาต์พุตแบบลบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



รูปที่ 4.5 วงจรจำกัดศักดา เอาท์พุทแบบบวก



รูปที่ 4.6 วงจรขยายความแตกต่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.4 (ก) เมื่อป้อนศักดาที่เป็นบวกเข้าที่อินพุต  $V_i$  โดยให้  $V_{ref}$  เป็นศูนย์ จะทำให้ไดโอด  $D_1$  ไม่นำกระแสเนื่องจากไดโอด  $D_2$  ถูกไบแอสกลับเป็นผลให้มีกระแส  $i$  ไหลผ่าน  $R_f$  และไดโอด  $D_2$  จะนำกระแสและเมื่อศักดา  $V_i$  เป็นลบแล้วไดโอด  $D_1$  จะนำกระแสส่วนไดโอด  $D_2$  จะไม่นำกระแสแทน ทำให้ไม่มีกระแส  $i$  ไหลผ่าน  $R_f$  ซึ่งสามารถหาค่าได้ตามสมการดังนี้

$$V_o = \begin{cases} 0 & ; V_i \leq 0 \\ -\frac{R_f}{R_a}(V_i) & ; V_i > 0 \end{cases} \quad (4.1)$$

และเมื่อให้  $V_{ref}$  ไม่เป็นศูนย์โดย  $R_a=R_b$  จะได้ค่าตามสมการดังนี้

$$V_o = \begin{cases} 0 & ; V_i \leq V_{ref} \\ -\frac{R_f}{R_a}(V_i + V_{ref}) & ; V_i > V_{ref} \end{cases} \quad (4.2)$$

ซึ่งสามารถเขียนกราฟดังรูปที่ 4.4 (ข) และ (ค)

จากรูปที่ 4.5 (ก) เมื่อป้อนศักดาที่เป็นบวกเข้าที่อินพุต  $V_i$  โดยให้  $V_{ref}$  เป็นศูนย์จะทำให้ไดโอด  $D_1$  นำกระแสและไดโอด  $D_2$  จะไม่นำกระแส เนื่องจากไดโอด  $D_2$  ถูกไบแอสกลับ เป็นผลให้ไม่มีกระแส  $i$  ไหลผ่าน  $R_f$  และเมื่อศักดา  $V_i$  เป็นลบแล้วไดโอด  $D_1$  จะไม่นำกระแสส่วนไดโอด  $D_2$  จะนำกระแสแทน ทำให้เกิดกระแส  $i$  ไหลผ่าน  $R_f$  ซึ่งสามารถหาค่าได้ตามสมการดังนี้

$$V_o = \begin{cases} 0 & ; V_i \geq 0 \\ -\frac{R_f}{R_a}(V_i) & ; V_i < 0 \end{cases} \quad (4.3)$$

และเมื่อให้  $V_{ref}$  ไม่เป็น 0 โดย  $R_a=R_b$  จะได้ค่าตามสมการดังนี้


$$V_o = \begin{cases} 0 & ; V_i \geq V_{ref} \\ -\frac{R_f}{R_a}(V_i + V_{ref}) & ; V_i < V_{ref} \end{cases} \quad (4.4)$$

สามารถเขียนกราฟดังรูปที่ 4.5 (ข) และ (ค)


ดังนั้นในการออกแบบให้ได้ความชันดังรูปที่ 4.1 จะเป็นไปตามรูปที่ 4.7 โดยสามารถเขียนกราฟ

เอกสารถ่ายเอกสารแต่ละวงจรและกราฟความชันรวมกันทั้งหมดได้ดังรูปที่ 4.8 (ก) และ 4.8 (ข) ตามลำดับ


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.1



(ก)



(ข)


รูปที่ 4.8 แสดงความชันของกราฟตามวงจรในรูปที่ 4.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


และวงจรในรูปที่ 4.6 สามารถหาค่าได้จากสมการดังนี้

$$V_o = -(V_2 - V_1) \frac{R_f}{R_a} \quad ; R_f = R_b$$

จากรูปที่ 4.8 (ก) ความชันเส้น (1) ได้จาก A1 และ A4 ในรูปที่ 4.7 ซึ่ง A1 มีความชันเป็น -0.2 และเมื่อรวมกับ A4 โดย A4 เป็นวงจรขยายความแตกต่าง ทำให้ได้ความชันที่เกิดจาก A1 และ A4 เป็น 0.2 ความชันเส้น (2) ได้จาก A2 ในรูปที่ 4.7 ซึ่งมีความชันเป็น -0.4 และความชันเส้นที่ (3) ได้จาก A3 และ A5 ในรูปที่ 4.7 ซึ่ง A3 มีความชันเป็น -0.2 และเมื่อรวมกับ A5 โดย A5 เป็นวงจรขยายความแตกต่าง ทำให้ได้ความชันที่เกิดจาก A3 และ A5 เป็น 0.2 และเมื่อรวมความชันทั้ง 3 เส้นจะได้กราฟความชันดังรูปที่ 4.8 (ข) โดยวงจรในรูปที่ 4.9 และ 4.11 ที่ออกแบบเพื่อให้ได้ความชันตามรูปที่ 4.2 และ 4.3 ตามลำดับนั้น มีหลักการการออกแบบเช่นเดียวกับวงจรในรูปที่ 4.7 ซึ่งได้อธิบายหลักการ คิงกล่าวไว้แล้วในเบื้องต้น จากวงจรในรูปที่ 4.7 4.9 และ 4.11 ที่ได้ทำการออกแบบจะทำให้สามารถปรับค่าความชันและตำแหน่งของความชันได้อย่างอิสระ ซึ่งจะทำได้สามารถออกแบบรูปร่างของฟังก์ชันการเป็นสมาชิกที่มีรูปทรงใดๆ ณ. ที่ตำแหน่งใดๆ ได้อย่างอิสระอีกด้วย




เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 4.9 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.2 หน้าไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)


(ข)

รูปที่ 4.10 แสดงความชันของกราฟตามวงจรในรูปที่ 4.9



รูปที่ 4.11 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 4.3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.12 แสดงความชันของกราฟตามวงจรในรูปที่ 4.11

4.2 การออกแบบวงจรในส่วนกฎการควบคุมพีชชี

กฎการวินิจฉัยของพีชชีเซตในที่นี้ใช้เทคนิค Max-Min ดังที่ได้กล่าวมาแล้วในบทที่ 3 ซึ่งหลักการเสมือนการนำค่าอินพุตมาอินเตอร์เซกชันกัน ดังนั้นการออกแบบวงจรในส่วนนี้ก็จะต้องออกแบบให้เป็นวงจรอินเตอร์เซกชันระหว่างอินพุต ซึ่งเป็นการอินเตอร์เซกชันทางอนาลอก วงจรที่ออกแบบนี้จะใช้ OTA LM 13600 [13] เป็นตัวหลักร่วมกับตัวเปรียบเทียบ (Comparator) LM 339 [17] ดังรูปที่ 4.13



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 4.13 วงจรอินเตอร์เซกชันค่านอนาลอก  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.13 เมื่อป้อนศักดาเข้าที่  $E_1$  และ  $E_2$  โดยให้  $E_1$  มากกว่า  $E_2$  จะทำให้ C1 ซึ่งเป็นตัวเปรียบ เทียบ มีเอาต์พุตเท่ากับ 5V ส่งผลให้ Q1 ทำงาน เมื่อ Q1 ทำงานทำให้มีกระแสไบแอส  $I_{ABC}$  เข้าที่ OTA2 โดยที่ OTA2 นี้เป็นวงจร Voltage Follower ดังนั้น  $V_{o2}$  ของ OTA2 มีค่าเท่ากับ  $E_2$  ขณะเดียวกันที่ C2 มี เอาต์พุตเท่ากับ 0V ส่งผลให้ Q2 ไม่ทำงาน เมื่อ Q2 ไม่ทำงาน ทำให้ไม่มีกระแสไบแอสไหลเข้าที่ OTA1 ซึ่งทำให้  $V_{o1}$  ของ OTA1 มีค่าเท่ากับ 0V

ดังนั้น  $V_o$  ของวงจรจะเท่า  $E_2$  และในทางกลับกันถ้าป้อนศักดาอินพุตโดยให้  $E_1$  น้อยกว่า  $E_2$  ทำให้  $V_o$  ของวงจรมีค่าเท่ากับ  $E_1$  ซึ่งเราสามารถเขียนเป็นตารางได้ดังนี้

$V_i$	$V_o$
$E_1 > E_2$	$E_2$
$E_1 < E_2$	$E_1$

4.3 การออกแบบวงจรในส่วนดีฟัซซิฟิเคชัน

คือการนำเอาต์พุตที่ได้จากขั้นตอนกฎการวินิจฉัยทั้งหมดมาหาค่าเอาต์พุตจริง โดยเทคนิควิธีการ คำนวณแบบจุดศูนย์กลาง (CENTER OF GRAVITY) ซึ่งสมการเป็นดังนี้

$$I = \frac{\sum_{i=1}^n (u_i \times U_i)}{\sum_{i=1}^n u_i} \quad (i=1, \dots, n) \quad (4.5)$$

I = RESULT OF CENTRIOD METHOD

u =DEGREE OF MEMBERSHP

U= STATUS OF IF/THEN RULES

เนื่องจากฟังก์ชันการเป็นสมาชิกของเอาต์พุตถูกกำหนดให้เป็นรูปสามเหลี่ยมด้านเท่า ดังนั้นค่า ความเป็นสมาชิกของฟัซซีเซตจะเป็นค่าคงที่ค่าหนึ่ง ดังนั้นการออกแบบในส่วนนี้ตามสมการที่ 4.5 คือ การออกแบบวงจรคูณสัญญาณด้วยค่าคงที่ และนำผลรวมที่ได้หารด้วยผลรวมของค่าคงที่นั้นๆ ซึ่งคือ วงจรขยายศักดาแบบกลับเฟสหารด้วยวงจรรวมสัญญาณ โดยเราสามารถแยกการออกแบบวงจรได้เป็น 3 ส่วนคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$A_1, \dots, A_n$  เป็นวงจรขยายแบบกลับเฟส โดยมีอัตราขยายเท่ากับ  $\frac{R_{f1}}{R_{ai}}$  ;( $i=1, \dots, n$ ) ดังนั้นเอาต์พุตของแต่ละตัวจะมีค่าเท่ากับ

$$V_o = V_i \left( \frac{R_{f1}}{R_{ai}} \right) = u_i \times U_i \quad ;(i=1, \dots, n) \tag{4.7}$$

ซึ่งได้ว่า

$$V_1 \left( \frac{R_{f1}}{R_{a1}} \right) = u_1 \times U_1$$


$$V_n \left( \frac{R_{fn}}{R_{an}} \right) = u_n \times U_n \tag{4.8}$$

ในรูปที่ 4.14 วงจรรวมสัญญาณกลับเฟส  $A(n+1)$  เป็นตัวรวมผลทั้งหมดของวงจรขยาย  $A_1, \dots, A_n$  ซึ่ง  $V_o$  ของ  $A(n+1)$  จะมีค่าเท่ากับ

$$\begin{aligned} V_o &= - \left( \frac{R_f}{R_1} \right) (u_1 U_1 + u_2 U_2 + \dots + u_n U_n) \\ &= \sum_{i=1}^n (u_i \times U_i) \end{aligned} \tag{4.9}$$

ให้  $\left\{ \left( \frac{R_f}{R_1} \right) = 1, \dots, \left( \frac{R_f}{R_n} \right) = 1 \right\}$

ในส่วนที่ 2 วงจรที่ออกแบบไว้จะเป็นดังรูปที่ 4.15



รูปที่ 4.15 วงจรสมการ  $\sum_{i=1}^n (u_i)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรในรูปที่ 4.15 A เป็นวงจรรวมสัญญาณแบบกลับเฟส โดยมีค่าสัญญาณเอาต์พุต  $V_o$  ดังนี้


$$V_o = -\left(\frac{R_f}{R_1}\right) (V_1 + \dots + V_n) \quad (4.10)$$

ให้  $R_f = R_1 = R_2 = \dots = R_n$  เมื่อ  $V_i = u_i$  ;  $(i=1, \dots, n)$

ดังนั้น

$$\begin{aligned} V_o &= -\left(\frac{R_f}{R_1}\right) (u_1 + \dots + u_n) \\ &= -\sum_{i=1}^n (u_i) \end{aligned} \quad (4.11)$$

ในส่วนที่ 3 ซึ่งเป็นส่วนที่นำสมการที่ (4.9) มารวบรวมด้วยสมการที่ (4.11) ดังนั้นวงจรที่จะออกแบบในส่วนที่ 3 ก็เป็นวงจรหาร โดยมีรูปแบบวงจรดังรูปที่ 4.16



รูปที่ 4.16 วงจรหาร

วงจรในรูปที่ 4.16 เป็นวงจรพื้นฐานในการหาร โดยสามารถวิเคราะห์ได้ดังนี้

$$V_x = V_o V_2 K \quad (4.12)$$

$$\left(\frac{V_x}{R_2}\right) = -\left(\frac{V_1}{R_1}\right) \quad (4.13)$$


แทนค่า (4.12) ใน (4.13)

$$\left(\frac{V_o V_2 K}{R_2}\right) = -\left(\frac{V_1}{R_1}\right) \quad (4.14)$$

$$V_o = -\left(\frac{V_1}{V_2}\right) \times \left(\frac{R_2}{R_1}\right) \times \left(\frac{1}{K}\right) \quad (4.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในวิทยานิพนธ์นี้ได้ใช้ IC AD534 เป็นวงจรรหาค่า [3] ดังรูปที่ 4.17



รูปที่ 4.17 วงจรรหาค่าที่ใช้ IC AD534

ดังนั้นการออกแบบวงจรในส่วนดีพีซีพีเคชันคือการนำวงจรส่วนที่ 1 และส่วนที่ 2 มาประกอบกัน ได้ดังรูปที่ 4.18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.18 วงจร Defuzzification

### 4.4 บทสรุป

จากแนวความคิดการออกแบบตัวควบคุมแบบฟัซซีของบทที่ 3 ซึ่งแยกออกเป็น 3 ส่วนคือ การฟัซซีฟิเคชัน การวินิจฉัย การดีฟัซซีฟิเคชัน ทำให้การออกแบบตัวควบคุมแบบฟัซซีที่ใช้วงจรไม่เป็นเชิงเป็นดังนี้

การฟัซซีฟิเคชัน ก็จะต้องออกแบบวงจรให้ได้รูปร่างของฟังก์ชันการเป็นสมาชิกตามที่กำหนดในรูปที่ 4.1 ถึงรูปที่ 4.3 หลักการก็จะต้องสร้างความชันให้ได้ตามที่กำหนด โดยใช้วงจรจำกัดค่าที่ให้อาห์พุตแบบบวกหรือลบ ต่อร่วมกับวงจรขยายความแตกต่าง ซึ่งจะทำให้เราสามารถปรับค่าความชันและตำแหน่งของความชันได้อย่างอิสระส่งผลให้สามารถแปรเปลี่ยนรูปร่างของฟังก์ชันการเป็นสมาชิกเป็นรูปทรงใดๆ ได้อย่างอิสระด้วย

การวินิจฉัย ใช้กฎ If/Then และเทคนิค Max-Min ในการตัดสินใจ ดังนั้นจึงเปรียบเสมือนการอินเตอร์เซกชันกัน ซึ่งก็คือจะต้องออกแบบวงจรให้อยู่ในรูปของการแอนด์กัน ดังนั้นจึงออกแบบวงจรโดยใช้ OTA 13600 ต่อเป็นวงจรที่มีอัตราขยายเท่ากันหนึ่งและทำงานร่วมกับตัวเปรียบเทียบ LM 339

การดีฟัซซีฟิเคชัน ในวิทยานิพนธ์นี้ใช้วิธีคำนวณแบบจุดศูนย์ถ่วง และได้ทำการกำหนดให้รูปร่างฟังก์ชันการเป็นสมาชิกของเอาห์พุตเป็นสามเหลี่ยมด้านเท่า จึงเปรียบเสมือนการนำค่าคงที่ค่าหนึ่งคูณกับอินพุต แล้วนำผลรวมที่ได้มาหารด้วยค่ารวมของค่าคงที่นั้นๆ ดังนั้นการออกแบบวงจรในส่วนนี้ถูกแยกออกเป็น 3 ส่วนคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. การรวมค่าที่ได้จากผลคูณของค่าคงที่กับอินพุต วงจรที่ออกแบบคือวงจรขยายศักดาต่อร่วมกับวงจรรวมสัญญาณ
  2. การรวมค่าของค่าคงที่ใดๆ วงจรที่ออกแบบในส่วนนี้คือวงจรรวมสัญญาณ
  3. การนำค่าของส่วนที่ 1 มาร่วมด้วยส่วนที่ 2 วงจรที่ออกแบบคือใช้ไอซี AD 534 ต่อเป็นวงจรรวม และเมื่อนำทั้ง 3 ส่วนมารวมกันก็จะเป็นวงจรในส่วนที่ทำหน้าที่การดีพีชซีพีเคชัน
- จากการออกแบบตัวควบคุมแบบพีชซีโดยใช้วงจรไม่เป็นเชิงเส้นในบทนี้ ตัวควบคุมที่ทำการออกแบบจะถูกนำไปทดสอบต่อไปว่าตัวควบคุมที่ทำการออกแบบสามารถทำงานได้อย่างมีประสิทธิภาพเพียงใดเมื่อนำไปเปรียบเทียบกับตัวควบคุมแบบ PID




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# บทที่ 5

## การทดลองและผลการทดลอง

เพื่อเป็นการทดสอบประสิทธิภาพของตัวควบคุมที่ได้ทำการออกแบบในบทที่ 4 ซึ่งอาศัยแนวทางการออกแบบตัวควบคุมในบทที่ 3 เราได้ทำการทดลองโดยใช้ระบบพื้นฐานดังรูปที่ 5.1 และได้ให้อินพุตที่อยู่ในรูปของ Step Input ซึ่งในส่วนของตัวควบคุมแบบฟัซซีที่ออกแบบโดยใช้วงจรไม่เป็นเชิงเส้นจะนำไปตามรูปที่ 5.2 โดยระบบที่เราจะทำการควบคุมจะเป็นระบบที่มีกระบวนการเป็นอันดับหนึ่ง (First Order) และอันดับสอง (Second Order) และเปรียบเทียบผลของการควบคุมกับตัวควบคุมแบบ PID



รูปที่ 5.1 กระบวนการควบคุมด้วยตัวควบคุมแบบฟัซซี



รูปที่ 5.2 ตัวควบคุมแบบฟัซซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1 การควบคุมกระบวนการอันดับหนึ่ง

ตัวควบคุมแบบพีซซีสามารถควบคุมกระบวนการได้โดยไม่ต้องรู้โมเดลทางคณิตศาสตร์ แต่เพื่อให้ง่ายและสะดวกต่อการเปรียบเทียบเมื่อมีการเปลี่ยนแปลงของกระบวนการเกิดขึ้น จึงได้มีการกำหนดค่าฟังก์ชันถ่ายโอนของขบวนการที่จะทำการควบคุมทั้งกระบวนการอันดับหนึ่งและอันดับสอง

เราได้ทำการทดลองตัวควบคุมแบบพีซซีที่ได้ทำการออกแบบไว้ข้างต้นดังรูปที่ 5.2 โดยให้ควบคุมระบบที่มีกระบวนการแบบอันดับหนึ่ง ซึ่งในส่วนของกระบวนการมีฟังก์ชันถ่ายโอน (Transfer Function) เป็นอันดับหนึ่งตามสมการที่ 5.1 ดังนี้

$$G(s) = \frac{1}{0.16s + 1} \tag{5.1}$$

ซึ่งเป็นตามรูปที่ 5.3



แกนตั้ง (1V/div.)    แกนนอน (50ms/div.)

รูปที่ 5.3 รูปของกระบวนการอันดับหนึ่ง

โดยเราได้ออกแบบกฎข้างต้นในตัวควบคุมแบบพีซซีทั้งหมด 9 กฎตามวิธี Heuristic (Heuristic Method) [8] ดังนี้

IF	E AND $\Delta E$	THEN	CI
1.	P      P		P
2.	P      Z		P
3.	P      N		P
4.	Z      P		P
5.	Z      Z		Z
6.	Z      N		N
7.	N      P		N
8.	N      Z		N
9.	N      N		N

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากการทดลองในข้างต้นปรากฏว่า ผลตอบสนองของระบบที่มีต่อตัวควบคุมแบบพีซีซีเกิดขนาดของการแกว่งมาก (Overshoot) เพื่อเป็นการลดขนาดของการแกว่งจึงเพิ่มกฎการควบคุมอีก 2 กฎดังนี้

10.	N	P	Z
11.	P	N	Z

ดังนั้นกฎการควบคุมของตัวควบคุมแบบพีซีซีในการควบคุมกระบวนการที่เป็นอันดับหนึ่งจะมีอยู่ด้วยกันทั้งหมด 11 กฎการควบคุม


ซึ่งจะได้ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีดังรูปที่ 5.4 และได้เปรียบเทียบกับตัวควบคุมแบบ PID ซึ่งผลการตอบสนองของตัวควบคุมแบบ PID ดังรูปที่ 5.5 โดยหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID ตามวิธีของ Ziegler-Nichols [9] และทำการปรับแต่งอีกครั้งหนึ่งเพื่อให้ได้ค่าที่เหมาะสมกับระบบตามตารางดังนี้

$K_p$	$T_i$	$T_d$
33.6	$2 \cdot 10^{-3} \text{ s}$	$11 \cdot 10^{-3} \text{ s}$



แกนตั้ง (0.5V/div.)    แกนนอน (2ms/div.)

รูปที่ 5.4 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีซีซี



แกนตั้ง (0.5V/div.)    แกนนอน (2ms/div.)


รูปที่ 5.5 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID

และสามารถสรุปผลการตอบสนองเชิงเวลาของระบบต่างๆตามตารางดังนี้

	Overshoot	Rise Time	Settling Time
Open loop system	0%	0.35s	0.64s
PID controller	0%	8ms	16ms
Fuzzy controller	7%	4ms	11ms

เมื่อเราทำการเปลี่ยนแปลงฟังก์ชันถ่ายโอนอันดับหนึ่งด้วยการเพิ่มค่าคงตัวเวลา (Time Constant) ตามสมการ 5.2 ดังรูปที่ 5.6

$$G(s) = \frac{1}{0.3s + 1} \quad (5.2)$$




แกนตั้ง (1V/div.)    แกนนอน (0.1s/div.)

รูปที่ 5.6 รูปของกระบวนการอันดับหนึ่งที่เพิ่มค่าคงตัวเวลาตามสมการ 5.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตเห็นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งจะได้ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซซีดังรูปที่ 5.7 และตัวควบคุมแบบ PID ดังรูปที่ 5.8 โดยหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID ตามวิธีของ Ziegler-Nichols และทำการปรับแต่งอีกครั้งหนึ่งเพื่อให้ได้ค่าที่เหมาะสมกับระบบตามตารางดังนี้

$K_p$	$T_i$	$T_d$
52	$1 \cdot 10^{-3} \text{ s}$	$23 \cdot 10^{-3} \text{ s}$



แกนตั้ง (0.5V/div.)    แกนนอน (5ms/div.)

รูปที่ 5.7 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีซซีกับระบบในรูปที่ 5.6



แกนตั้ง (0.5V/div.)    แกนนอน (5ms/div.)

รูปที่ 5.8 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสามารถสรุปผลการตอบสนองเชิงเวลาของระบบต่างๆตามตารางดังนี้

	Overshoot	Rise Time	Settling Time
Open loop system	0%	0.66s	1.2s
PID controller	0%	37ms	45ms
Fuzzy controller	7%	6.5ms	25ms

เมื่อเราทำการเปลี่ยนแปลงฟังก์ชันถ่ายโอนอันดับหนึ่งด้วยการลดค่าคงตัวเวลาตามสมการที่ (5.3) ดังรูปที่ 5.9




รูปที่ 5.9 รูปของกระบวนการอันดับหนึ่งที่ลดค่าคงตัวเวลาตามสมการ 5.3

ซึ่งจะได้ตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซซีดังรูปที่ 5.10 และตัวควบคุมแบบ PID ดังรูปที่ 5.11 ตามลำดับ โดยหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID ตามวิธีของ Ziegler-Nichols และทำการปรับแต่งอีกครั้งหนึ่งเพื่อให้ได้ค่าที่เหมาะสมกับระบบตามตารางดังนี้


$K_p$	$T_i$	$T_d$
16.1	$3.6 \cdot 10^{-3} \text{ s}$	$4 \cdot 10^{-3} \text{ s}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แกนตั้ง (0.5V/div.)    แกนนอน ( 2ms/div. )

รูปที่ 5.10 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีซซีกับระบบในรูปที่ 5.9



แกนตั้ง (0.5V/div.)    แกนนอน ( 2ms/div. )

รูปที่ 5.11 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.9

และสามารถสรุปผลการตอบสนองเชิงเวลาของระบบต่างๆตามตารางดังนี้


	Overshoot	Rise Time	Settling Time
Open loop system	0%	0.13s	0.24s
PID controller	0%	8ms	13ms
Fuzzy controller	7%	0.8ms	9ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2 การควบคุมกระบวนการอันดับสอง

เราได้ทำการทดลองตัวควบคุมแบบพีซีซีที่ได้ทำการออกแบบไว้แล้วดังรูปที่ 5.2 โดยให้ควบคุมระบบที่มีกระบวนการที่เป็นอันดับสองในรูปที่ 5.12 ซึ่งมีสมการดังนี้

$$G(s) = \frac{200}{s^2 + 10s + 200} \quad (5.4)$$



แกนตั้ง (0.5V/div.)    แกนนอน (2ms/div.)

รูปที่ 5.12 รูปของกระบวนการอันดับสอง


เราได้ทำการแก้ไขกฎทั้ง 11 กฎข้างต้นในตัวควบคุมแบบพีซีซีเพื่อทำการควบคุมระบบที่เป็นอันดับสองดังนี้

	IF	E AND $\Delta E$	THEN	CI
1.	P	P	P	Z
2.	P	Z	Z	P
3.	P	N	N	Z
4.	Z	P	P	P
5.	Z	Z	Z	Z
6.	Z	N	N	N
7.	N	P	P	Z
8.	N	Z	Z	N
9.	N	N	N	Z

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยผลตอบสนองของตัวควบคุมแบบพีซีซีต่อกระบวนการแบบอันดับสอง จะเป็นตามรูปที่ 5.13 และได้ทำการเทียบกับตัวควบคุมแบบ PID ดังรูปที่ 5.14 โดยหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID ตามวิธีของ Ziegler-Nichols และทำการปรับแต่งอีกครั้งหนึ่งเพื่อให้ได้ค่าที่เหมาะสมกับระบบตามตารางดังนี้

$K_p$	$T_i$	$T_d$
4.62	0.05s	0.20s



แกนตั้ง (0.5V/div.)    แกนนอน (2ms/div.)

รูปที่ 5.13 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีซีซี



แกนตั้ง (0.5V/div.)    แกนนอน (2ms/div.)

รูปที่ 5.14 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และสามารถสรุปผลการตอบสนองเชิงเวลาของระบบต่างๆตามตารางดัง

	Overshoot	Rise Time	Settling Time
Open loop system	50%	1ms	7ms
PID controller	12%	1.8ms	10ms
Fuzzy controller	7.5%	2ms	7ms

เมื่อเราทำการเปลี่ยนแปลงฟังก์ชันถ่ายโอนอันดับสอง โดยรูปที่ 5.15 เป็นฟังก์ชันถ่ายโอนอันดับสองแบบโอเวอร์แดมป์ (Overdamped) ตามสมการที่ (5.5)

$$G(s) = \frac{13}{s^2 + 10s + 13} \quad (5.5)$$




แกนตั้ง (0.5V/div.)    แกนนอน (5ms/div.)

รูปที่ 5.15 รูปของกระบวนการอันดับสองแบบโอเวอร์แดมป์

ซึ่งจะได้ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีดังรูปที่ 5.16 และตัวควบคุมแบบ PID ดังรูปที่ 5.17 ตามลำดับ โดยสามารถหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID ได้จากวิธีของ Ziegler-Nichols และทำการปรับแต่งอีกครั้งหนึ่งเพื่อให้ได้ค่าที่เหมาะสมกับระบบตามตารางดังนี้


$K_p$	$T_i$	$T_d$
152.4	0.08s	20ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แกนตั้ง (0.5V/div.) แกนนอน (2ms/div.)

รูปที่ 5.16 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบฟัซซีกับระบบในรูปที่ 5.15



แกนตั้ง (1V/div.) แกนนอน (2ms/div.)

รูปที่ 5.17 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID กับระบบในรูปที่ 5.15

และสามารถสรุปผลการตอบสนองเชิงเวลาของระบบต่างๆตามตารางดัง

	Overshoot	Rise Time	Settling Time
Open loop system	0%	18ms	25ms
PID controller	0%	4ms	6ms
Fuzzy controller	0%	3ms	4ms

### 5.3 บทสรุป

จากการทดลองตัวควบคุมแบบพีซีซี โดยใช้วงจรมิเป็นเชิงเส้นที่ได้จากการออกแบบในบทที่ 4 มีผลการทดลองดังนี้

เมื่อนำตัวควบคุมแบบพีซีซีมาควบคุมกระบวนการที่มีคุณลักษณะเป็นแบบอันดับหนึ่งดังรูปที่ 5.3 จะเห็นได้ว่าระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีมีผลตอบสนองในรูปที่ 5.4 ที่ดีกว่าเมื่อเปรียบเทียบกับตัวควบคุมแบบ PID ในรูปที่ 5.5 โดยดูจากไรซ์ไทม์ (Rise Time) และเวลาที่เข้าสู่สมดุลย์ (Settling Time) ของระบบที่ควบคุมแบบพีซีซีที่เร็วกว่า แต่ระบบที่ถูกควบคุมด้วยตัวควบคุมแบบพีซีซี จะเกิดการแกว่ง (Overshoot) ขึ้น โดยในช่วงต้น 9 กฎการควบคุมแรกยังคงทำให้ผลตอบสนองของระบบมีขนาดของการแกว่งมากอยู่ จึงได้ทำการเพิ่มกฎการควบคุมอีก 2 กฎการควบคุมคือ กฎข้อที่ 10 และ 11 ซึ่งส่งผลทำให้ผลตอบสนองของระบบมีขนาดของการแกว่งลดลง และเมื่อทำการปรับเปลี่ยนค่าคงตัวของกระบวนการอันดับหนึ่งให้มีความถี่ขึ้นดังรูปที่ 5.6 และน้อยลงดังรูป 5.9 ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีในรูปที่ 5.7 และ 5.10 ยังคงดีกว่าเมื่อเปรียบเทียบกับตัวควบคุมแบบ PID ในรูปที่ 5.8 และ 5.11 ตามลำดับ โดยดูได้จากไรซ์ไทม์ และเวลาที่เข้าสู่สมดุลย์ของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีจะเร็วกว่า

และเมื่อนำตัวควบคุมแบบพีซีซีไปควบคุมกระบวนการที่มีคุณลักษณะเป็นอันดับสอง โดยแยกเป็นกระบวนการอันดับสองแบบ อันเดอร์แดมป์และแบบโอเวอร์แดมป์ ในกระบวนการที่เป็นอันเดอร์แดมป์ดังรูปที่ 5.12 ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีในรูปที่ 5.13 จะดีกว่าผลตอบสนองของระบบที่ได้จากตัวควบคุมแบบ PID ในรูปที่ 5.14 โดยดูได้จากไรซ์ไทม์และเวลาที่เข้าสู่สมดุลย์ที่ควบคุมด้วยตัวควบคุมแบบพีซีซีจะเร็วกว่า ขนาดของการแกว่ง (Maximum Overshoot) ของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีก็จะน้อยกว่า และในกระบวนการที่เป็นโอเวอร์แดมป์ดังรูปที่ 5.15 ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีในรูปที่ 5.16 จะดีกว่าผลตอบสนองของระบบที่ได้จากตัวควบคุมแบบ PID ในรูปที่ 5.17 โดยดูได้จากไรซ์ไทม์และเวลาที่เข้าสู่สมดุลย์ ของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซีซีจะเร็วกว่า

จากการทำการทดลองประสิทธิภาพของตัวควบคุมแบบพีซีซีโดยใช้วงจรมิเป็นเชิงเส้นในการออกแบบพบว่า ทุกครั้งที่มีการเปลี่ยนแปลงพารามิเตอร์ของกระบวนการที่จะทำการควบคุมด้วยตัวควบคุมแบบพีซีซีจะต้องมีการปรับแต่งส่วนของวงจรถิฟเฟอร์เนชันลที่ให้ค่า  $\Delta E$  เพื่อให้ได้ค่าที่เหมาะสมต่อตัวควบคุม

ตัวควบคุมแบบพีซีซีที่ทำการออกแบบสามารถควบคุมระบบได้โดยใช้กฎการควบคุม 9 กฎแรก ในการทำการควบคุมและจากผลการทดลองแสดงให้เห็นว่าตัวควบคุมที่ทำการออกแบบสามารถทำงานได้อย่างมีประสิทธิภาพ โดยไม่จำเป็นต้องรู้แบบจำลองทางคณิตศาสตร์ของกระบวนการที่จะทำการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### สรุปผลการวิจัยและข้อเสนอแนะ

ในวิทยานิพนธ์นี้ได้นำเสนอวิธีการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรมีเป็นเชิงเส้น เพื่อทำหน้าที่เป็นตัวควบคุม ตัวควบคุมที่นำเสนอนี้มีคุณสมบัติเด่นคือมีผลตอบสนองการทำงานที่เร็ว วงจรถูกออกแบบให้เป็นวงจรร้อย ทำให้สามารถปรับเปลี่ยนรูปร่างและตำแหน่งของฟังก์ชันการเป็นสมาชิกได้ง่ายและเป็นอิสระ นอกจากนี้ยังสามารถเพิ่มหรือลดจำนวนของฟังก์ชันการเป็นสมาชิกและกฎได้อย่างอิสระด้วย เนื่องจากใช้วงจรมีเป็นเชิงเส้นในการออกแบบจึงทำให้การออกแบบวงจรสามารถทำการปรับเปลี่ยนได้ง่ายและทำงานได้เร็ว

ในการออกแบบตัวควบคุมนี้สามารถแยกออกได้เป็น 3 ส่วนคือ การฟัซซีฟิเคชัน กฎการวินิจฉัย การดีฟัซซีฟิเคชัน

การฟัซซีฟิเคชันใช้วิธีการฟัซซีฟิเคชันแบบฟัซซีซิงเกิลตัน และกำหนดรูปร่างฟังก์ชันการเป็นสมาชิกของอินพุตและเอาต์พุตเป็นรูปร่างสามเหลี่ยมด้านเท่า โดยมีการซ้อนทับกันของฟัซซีเซต 2 เซตที่ 25 % วงจรที่ใช้ออกแบบคือวงจรจำกัดศักดาที่ให้เอาต์พุตแบบบวกหรือลบต่อร่วมกับวงจรรขยายความแตกต่างเพื่อให้ได้รูปทรงและตำแหน่งของฟังก์ชันการเป็นสมาชิกตามต้องการ วงจรที่ออกแบบถูกออกแบบในลักษณะของการสร้างความชันและนำมารวมกัน ดังนั้นจึงสามารถปรับเปลี่ยนรูปทรงและตำแหน่งของฟังก์ชันการเป็นสมาชิกได้โดยง่ายและเป็นอิสระ

กฎการวินิจฉัย ใช้การอินเฟอเรนซ์แบบ CRI ของ Zadeh โดยใช้วงจรมี Max-min เป็นตัวปฏิบัติการ ซึ่งเสมือนการอินเตอร์เซกชันกันของอินพุต ดังนั้นจึงออกแบบวงจรการอินเตอร์เซกชันแบบอนาล็อก โดยใช้ OTA LM 13600 ทำหน้าที่เป็นวงจรมีอัตราขยายเท่ากับหนึ่งต่อร่วมกับตัวเปรียบเทียบ LM 339 ก็จะได้วงจรมีอินเตอร์เซกชันของสัญญาณแบบอนาล็อก

การดีฟัซซีฟิเคชัน ใช้วิธีการคำนวณแบบจุดศูนย์กลางและได้ทำการกำหนดรูปร่างฟังก์ชันการเป็นสมาชิกของเอาต์พุตเป็นแบบสามเหลี่ยมด้านเท่า จึงเปรียบเสมือนการนำค่าคงที่ค่าหนึ่งคูณกับอินพุต แล้วนำผลรวมที่ได้มาหารด้วยค่ารวมของค่าคงที่กับอินพุต วงจรที่ออกแบบคือวงจรรขยายศักดาต่อร่วมกับวงจรรวมสัญญาณ

1. การรวมค่าที่ได้จากผลคูณของค่าคงที่กับอินพุต วงจรที่ออกแบบคือวงจรรขยายศักดาต่อร่วมกับวงจรรวมสัญญาณ
2. การรวมค่าของค่าคงที่ใดๆ วงจรที่ออกแบบในส่วนนี้คือวงจรรวมสัญญาณ
3. การนำค่าของส่วนที่ 1 หารด้วยส่วนที่ 2 วงจรที่ออกแบบคือใช้ไอซี AD 534 ต่อเป็นวงจรรหาร และเมื่อนำทั้ง 3 ส่วนมารวมกันก็จะได้วงจรมีเป็นการดีฟัซซีฟิเคชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลอง ซึ่งทำการทดลองโดยต่อวงจรที่ออกแบบไว้และนำมาควบคุมกระบวนการที่มีคุณลักษณะเป็นอันดับหนึ่งและเป็นอันดับสอง ที่มีค่าพารามิเตอร์ต่างกัน ระบบควบคุมที่มีตัวควบคุมแบบพีชซีจะมีประสิทธิภาพมากกว่าเมื่อเปรียบเทียบกับระบบที่ควบคุมด้วยตัวควบคุมแบบ PID โดยตัวควบคุมแบบพีชซีจะใช้เวลาเข้าสู่สภาวะคงตัวและโรซีท์ใหม่ที่เร็วกว่า

ในการทำการทดลองต้องการทดสอบของระบบที่ถูกควบคุมด้วยตัวควบคุมแบบพีชซีต่ออินพุตที่เป็น Step ซึ่งจากผลการทดลองปรากฏว่าตัวควบคุมแบบพีชซีที่ทำการออกแบบไว้สามารถควบคุมระบบได้อย่างมีประสิทธิภาพตามที่คาดไว้ดังนั้นจึงมิได้วัดผล CI ที่จะเข้าสู่กระบวนการ

ปัญหาที่พบในงานนี้ จะอยู่ในรูปของการปรับแต่งอินพุตที่เป็น E และ  $\Delta E$  ที่ป้อนเข้าสู่ระบบ เนื่องจากในวิทยานิพนธ์นี้ใช้วงจรคิฟเฟอเรนเชียล เป็นตัวหาค่า  $\Delta E$  ซึ่งต้องมีการปรับแต่งในแต่ละครั้งที่มีการเปลี่ยนแปลงตัวแปรของระบบที่ทำการควบคุม

ข้อเสนอแนะสำหรับการออกแบบตัวควบคุมแบบพีชซีโดยใช้วงจรไม่เป็นเชิงเส้น คือการพัฒนาวงจรย่อยในแต่ละส่วนให้มีขนาดเล็กลง เพื่อที่เมื่อมีการเพิ่มจำนวนของฟังก์ชันการเป็นสมาชิก กฎการวินิจฉัย อินพุตและเอาต์พุตของระบบจะทำให้วงจรที่ต่อร่วมกันมีขนาดไม่ใหญ่มาก และพัฒนาในส่วนของการแปลงอินพุตเป็น E และ  $\Delta E$  ให้มีความเที่ยงตรงและแม่นยำมากขึ้น เนื่องจากค่าคงตัวทางเวลาของวงจรคิฟเฟอเรนเชียลไม่เหมาะสมกับความเร็วของการเปลี่ยนแปลงของสัญญาณอินพุต

## บรรณานุกรม

- [1]. ธิดาพร พิทักษ์พรพันธุ์, ศศ.ดร.จกกล งามวิวิทย์, “ตัวควบคุมฟัซซีแบบปรับแต่งพารามิเตอร์ด้วยตัวเอง”, วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ. 2539.
- [2]. สว่าง เลิศถิรสุนทร, ศศ.ดร.วันชัย ธีรรัฐจา, รศ.ดร. โยธิน เปรมปราวณีรัชต์., “การออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้น”, การประชุมทางวิชาการของมหาวิทยาลัยเกษตรศาสตร์ ครั้งที่ 35 มหาวิทยาลัยเกษตรศาสตร์ หน้า 374-385 พ.ศ. 2540
- [3]. Burr-Brown, “Burr-Brown Integrated Circuit Data Book”, pp.4-31-4-37, 1986.
- [4]. C.J. Harris, C.G. Moore, and M. Brown, “Intelligent Control : Aspects of Fuzzy Logic and Neural Nets,” World Scientific Series in Robotics and Automated Systems, vol. 6, pp. 1-253, 1993.
- [5]. C. J. Savant. jr, Martin S. Roden, Gordon L. Carpenter, “Electronic Design Circuits and Systems”, Second Edition, The Benjamin/Cummings Publishing Company Inc., 1991.
- [6]. Fukami, Muzumoto. M. and K. Tanaka, “Some methods of fuzzy reasoning” Advances in Fuzzy Set theory and Applications, North-Holland, New York, pp. 253-283, 1979
- [7]. H. J. Zimmeram, “Fuzzy Set Theory and Its Application”, Kluwer Academic Publishers, 1991.
- [8]. J. Michael Jacob, “Industrial Control Electrics Applications and Design”, Prentice Hall, 1988.
- [9]. Jun Yan, Michael Ryan, James Power, “Using Fuzzy Logic: Towards Intilligent System”, Prentice-Hall, 1994.
- [10]. Katsuhiko Ogata, “Modern Control Engineering 2nd”, Prentice-Hall, 1990.
- [11]. L. A Zadeh, “Fuzzy Sets, Information & Control”, Vol.8, pp.338-353, 1965.
- [12]. L. A Zadeh, “The Calculus of Fuzzy If/Then Rule”, AI Expert, March , pp.23-27, 1992.
- [13]. National Semiconductor Corproration “Linear Data Book”, 1982.
- [14]. Norman S. Nise, “Control Systems Engineering”, Addison-Wesley, 1995.
- [15]. S.G. Tzafestas and A.N. Venetsanopoulos, “Fuzzy reasoning in information, decision and control system,” Kluwer Academic Publishers, pp. 165-197, 1994.
- [16]. W. Pedrycz, “Fuzzy Control and Fuzzy Systems”, Reseasch Studies Press Ltd., John Willy&sons., 1989.
- [17]. Walter G. Jung, “IC OP-AMP Cookbook”, Howard W. Sam&Co, Inc., 1977.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

กระบวนการและตัวควบคุมแบบ PID ที่ใช้ในการทดลอง

ก.1 กระบวนการอันดับหนึ่ง

กระบวนการอันดับหนึ่งที่ใช้ในการทดลองของวิทยานิพนธ์นี้เป็นกระบวนการที่เกิดจากการต่อวงจรอิเล็กทรอนิกส์เพื่อสร้างกระบวนการอันดับหนึ่ง โดยมีโครงสร้างของวงจรดังรูปที่ ก.1



รูป ก.1 วงจรอิเล็กทรอนิกส์ที่เป็นกระบวนการอันดับหนึ่ง

โดยมีสมการดังนี้


$$\frac{E_o(s)}{E_i(s)} = -\frac{R_2}{R_1} \frac{1}{R_2Cs + 1} \quad (ก.1)$$

เมื่อให้  $R_2=R_1$  ดังนั้นสมการ (ก.1) จะมีฟังก์ชันถ่ายโอนเป็นขบวนการอันดับหนึ่ง ซึ่งสามารถเปรียบเทียบกับได้กับสมการที่ (ก.2)

$$G(s) = \frac{1}{Ts + 1} \quad (ก.2)$$

## ก.2 กระบวนการควบคุมอันดับสอง

กระบวนการอันดับสองที่ใช้ในการทดลองของวิทยานิพนธ์นี้เป็นกระบวนการที่เกิดจากการต่อวงจรอิเล็กทรอนิกส์เพื่อสร้างกระบวนการอันดับสอง โดยมีโครงสร้างของวงจรดังรูปที่ ก.2



รูป ก.2 วงจรอิเล็กทรอนิกส์ที่เป็นกระบวนการอันดับสอง

เมื่อให้

$$K_1 = \frac{R_4}{R_4 + R_5}, \quad K_2 = 1 + \frac{R_2}{R_1 R_3 / (R_1 + R_3)}$$


$$K_3 = \frac{R_2}{R_3}, \quad K_4 = \frac{R_2}{R_1}$$

$$K_5 = \frac{1}{R_6 C_1}, \quad K_6 = \frac{1}{R_8 C_2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นสามารถเขียนวงจรในรูปที่ ก.2 เป็นบล็อกไดอะแกรมในรูปที่ ก.3 และฟังก์ชันถ่ายโอนในสมการที่ (ก.3)

$$\frac{V_o(s)}{V_i(s)} = \frac{-K_4 K_5 K_6}{s^2 + (K_1 K_2 K_5)s + K_3 K_5 K_6} \quad (\text{ก.3})$$



รูป ก.3 บล็อกไดอะแกรมของวงจรอิเล็กทรอนิกส์ในรูปที่ ก.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ก.3 ตัวควบคุมแบบ PID


ตัวควบคุมแบบ PID ที่ใช้ในการควบคุมกระบวนการเพื่อเปรียบเทียบผลการตอบสนองของระบบกับตัวควบคุมแบบพีซซีที่ใช้ในวิทยานิพนธ์นี้ จะเป็นไปตามบล็อกไดอะแกรมในรูปที่ ก.4 [17] และมีสมการดังนี้

$$G_c(s) = K_1 + \frac{K_2}{s} + K_3s$$

$$= \frac{K_1 + K_2 + K_3s^2}{s}$$

$$= K_3 \left( s^2 + \frac{K_1}{K_3}s + \frac{K_2}{K_3} \right)$$

(ก.4)




รูปที่ ก.4 บล็อกไดอะแกรมของตัวควบคุมแบบ PID

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อให้  $K_1=K_p$ ,  $K_2=K_p$ ,  $K_3=K_D$  ดังนั้นจากสมการที่ (ก.4) [16] จะได้เป็น

$$\frac{V_{output}}{V_{error}} = \frac{K_D s^2 + (K_P / K_D) s + (K_P / K_D)}{s} \quad (\text{ก.5})$$

จากสมการที่ (ก.5) สามารถออกแบบวงจรตัวควบคุมแบบพีซีได้ดังรูปที่ ก.5 ดังนี้



รูปที่ ก.5 วงจรไฟฟ้าที่เป็นตัวควบคุมแบบ PID

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคผนวก ข.


### การหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID โดยวิธีของ Ziegler-Nichols

การหาค่าพารามิเตอร์ของตัวควบคุมแบบ PID โดยวิธีของ Ziegler-Nichols มีอยู่ด้วยกัน 2 รูปแบบ ดังนี้


#### ข.1 แบบที่หนึ่ง

ให้อินพุตที่เป็น Unit Step เข้าสู่ระบบ ในรูปที่ ข.1 ถ้าหากผลตอบสนองของระบบเป็นรูปเส้นโค้ง S ดังรูปที่ ข.2 ดังนั้นผลตอบสนองที่เป็นเส้นโค้ง S จะมีค่าคงตัว 2 ค่าคือ L ค่าเวลาการหน่วง (Time Delay) และ D ค่าคงตัวเวลา (Time constant) ดังนั้นจากค่าคงที่ทั้ง 2 ทำให้สามารถเขียนเส้นสัมผัสเส้นโค้ง S ที่จุดปรับเปลี่ยนได้ดังรูปที่ ข.2 จากรูปที่ ข.1 และ ข.2 สามารถเขียนฟังก์ชันถ่ายโอนได้ดังสมการที่ (ข.1) ดังนี้

$$\frac{C(s)}{U(s)} = \frac{Ke^{-Ls}}{Ts + 1} \quad (\text{ข.1})$$



รูปที่ ข.1 ระบบที่รับอินพุตเป็น Unit Step



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของระบบที่เขียนขึ้นโดยอัตโนมัติเพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำเอกสารนี้ไปใช้ประโยชน์ในการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การหาค่าพารามิเตอร์โดยวิธีของ Ziegler-Nichols ด้วยแบบที่หนึ่งนี้จะกำหนดค่าพารามิเตอร์ต่างๆตามตารางด้านล่างนี้


ชนิดของตัวควบคุม	$K_p$	$T_i$	$T_d$
P	$T/L$	$\infty$	0
PI	$(0.9T)/L$	$L/3.0$	0
PID	$(1.2T)/L$	$2L$	$0.5L$

สมการของตัวควบคุมแบบ PID ที่หาค่าพารามิเตอร์ต่างๆของตัวควบคุมโดยวิธีของ Ziegler-Nichols ตามแบบที่หนึ่งจะเป็นไปตามสมการที่ (ข.2) ดังนี้


$$\begin{aligned}
 G_c(s) &= K_p \left( 1 + \frac{1}{T_i s} + T_d s \right) \\
 &= 1.2 \frac{T}{L} \left( 1 + \frac{1}{2Ls} + 0.5Ls \right) \\
 &= 0.6T \frac{\left( s + \frac{1}{L} \right)^2}{s}
 \end{aligned}
 \tag{ข.2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข.2 แบบที่สอง จากรูปที่ ข.3 กำหนดให้  $T_i = \infty$  และ  $T_d = 0$  โดยปรับเพียงค่า  $K_p$  ในรูปที่ ข.3 ตั้งแต่ 0 จนถึงค่าวิกฤต (Critical Value)  $K_{cr}$  ที่ทำให้ผลตอบสนองของระบบเกิดการออสซิลเลต ดังในรูปที่ ข.4



รูปที่ ข.3 รูปของระบบที่จะทำการหาค่าพารามิเตอร์ต่างๆของตัวควบคุม



เอกสารนี้เป็นรูปที่ ข.4 ผลตอบสนองที่เกิดการออสซิลเลตเมื่อปรับค่า  $K_p$  จนถึงค่าวิกฤต ( $K_{cr}$ )  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น Ziegler-Nichols ได้กำหนดค่าพารามิเตอร์ต่างๆของตัวควบคุมไว้ดังตารางดังนี้

ชนิดของตัวควบคุม	$K_p$	$T_i$	$T_d$
P	$T/L$	$\infty$	0
PI	$(0.9T)/L$	$L/3.0$	0
PID	$(1.2T)/L$	$2L$	$0.5L$

สมการของตัวควบคุมแบบ PID ที่หาค่าพารามิเตอร์ต่างๆของตัวควบคุม โดยวิธีของ Ziegler-Nichols ตามแบบที่สองจะเป็นไปตามสมการที่ (ข.3) ดังนี้

$$\begin{aligned}
 G_c(s) &= K_p \left( 1 + \frac{1}{T_i s} + T_d s \right) \\
 &= 0.6K_{cr} \left( 1 + \frac{1}{0.5P_{cr}s} + 0.125P_{cr}s \right) \\
 &= 0.075K_{cr}P_{cr} \frac{\left( s + \frac{4}{P_{cr}} \right)^2}{s}
 \end{aligned}
 \tag{ข.3}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค.

การประชุมทางวิชาการของมหาวิทยาลัยเกษตรศาสตร์  
ครั้งที่ 35

The 35<sup>th</sup> Kasetsart University Annual Conference

บทคัดย่อ



3-5 กุมภาพันธ์ 2540

จัดโดย

มหาวิทยาลัยเกษตรศาสตร์

ร่วมกับ

กระทรวงเกษตรและสหกรณ์

กระทรวงวิทยาศาสตร์เทคโนโลยีและสิ่งแวดล้อม

ทบวงมหาวิทยาลัย



## การออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรมิเป็นเชิงเส้น

สว่าง เลิศศิริสุนทร<sup>1</sup> วันชัย ธีรวิจจา<sup>2</sup> และ โยธิน เปรมปรานีรัชต์<sup>2</sup>

<sup>1</sup> นักศึกษาระดับปริญญาโท ภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

<sup>2</sup> อาจารย์ประจำภาควิชาวิศวกรรมระบบควบคุม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

บทความนี้เสนอการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรมิเป็นเชิงเส้นเป็นหลัก การออกแบบตัวควบคุมแบบฟัซซีโดยใช้ทฤษฎีของฟัซซีเซตและฟัซซีลอจิก ซึ่งภายในตัวควบคุมจะแบ่งเป็น 3 ส่วนได้แก่การแปลงอินพุตเป็นฟัซซีเซต (Fuzzification) การวินิจฉัย(Inference) และการแปลงฟัซซีเซตเป็นเอาต์พุต (Defuzzification) ส่วนการสร้างฟังก์ชันสมาชิกสำหรับฟัซซีเซตจะใช้วงจรมิเป็นเชิงเส้นที่สามารถปรับค่าความชันได้ ต่อกับวงจรรวมแอนด์แบบอนาล็อก ซึ่งมีการทำงานในโหมดกระแสเพื่อใช้ในการวินิจฉัย ส่วนการแปลงกลับฟัซซีประกอบด้วยวงจรรขยายแรงดันและวงจรรวบรวมจรรยาที่ออกแบบทั้งหมดจะอยู่ในลักษณะของวงจรรวบรวมจึงสามารถเพิ่มหรือลดฟังก์ชันการเป็นสมาชิก (Membership Function) และกฎ (Rule) ได้อย่างอิสระ ผลการทำงานของตัวควบคุมแบบฟัซซีที่พัฒนาขึ้นนี้สมรรถนะในการควบคุมที่ดี โดยสามารถยืนยันได้จากผลการทดลอง

## Design of Fuzzy Controller Based on Nonlinear Circuit

Sawang Lertthirasuntorn, Vanchai Riewruja, and Yothin Prempraneerach

This paper presents the design of fuzzy controller based on nonlinear circuit. The design of controller uses fuzzy set and fuzzy logic theory to design fuzzy controller. The controller contains 3 parts; Fuzzification, Inference and Defuzzification. The slope of nonlinear circuit used for fuzzification is adjustable. The circuit is also combine to the analog AND-circuit which operates in current mode for inference. Defuzzification function applies the principle of Center of Gravity that consist of voltage amplifier and divider. The circuits are designed as sub-circuits, thus it is flexible to add and remove the membership function as well as the rule. The controllers with good performance is obtained. This is illustrated by design results, in which the fuzzy controller result are compared with those obtained from PID controller.

# การออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้น (DESIGN OF FUZZY CONTROLLER BASED ON NONLINEAR CIRCUIT)

สว่าง เลิศดิทรสุนทร \*  
Sawang Lerthirasuntorn

ผศ.ดร.วันชัย ริวรุจา \*\*  
Asst.Prof.Dr. Vanchai Riewruja

ผศ.ดร.โยธิน เปรมปราณีรัชต์ \*\*  
Assoc.Prof.Dr. Yothin Prempraneerach

## บทคัดย่อ

บทความนี้เสนอการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้นเป็นหลัก การออกแบบตัวควบคุมแบบฟัซซีโดยใช้ทฤษฎีของฟัซซีเซตและฟัซซีลอจิก ซึ่งภายในตัวควบคุมจะแบ่งเป็น 3 ส่วน ได้แก่การแปลงอินพุตเป็นฟัซซีเซต (Fuzzification) การวินิจฉัย (Inference) และการแปลงฟัซซีเซตเป็นเอาต์พุต (Defuzzification) ส่วนการสร้างฟังก์ชันสมาชิกสำหรับฟัซซีเซตจะใช้วงจรไม่เป็นเชิงเส้นที่สามารถปรับค่าความชันได้ คอร่วมกับวงจรแอนด์แบบอนาล็อก ซึ่งมีการทำงานในโหมดกระแสเพื่อใช้ในการการวินิจฉัย ส่วนการแปลงกลับฟัซซีประกอบด้วยวงจรขยายแรงดันและวงจรวหาร วงจรที่ออกแบบทั้งหมดจะอยู่ในลักษณะของวงจรร้อยๆ จึงสามารถเพิ่มหรือลดฟังก์ชันการเป็นสมาชิก (Membership Function) และกฎ (Rule) ได้อย่างอิสระ ผลการทำงานของตัวควบคุมแบบฟัซซีที่พัฒนาขึ้นมีสมรรถนะในการควบคุมที่ดี โดยสามารถยืนยันได้จากผลการทดลอง

## ABSTRACT

This paper presents the design of fuzzy controller based on nonlinear circuit. The design of controller uses fuzzy set and fuzzy logic theory to design fuzzy controller. The controller contains 3 parts; Fuzzification, Inference and Defuzzification. The slope of nonlinear circuit used for fuzzification is adjustable. The circuit is also combine to the analog AND-circuit which operates in current mode for inference. Defuzzification function applies the principle of Center of Gravity that consist of voltage amplifier and divider

\* นักศึกษาปริญญาโท ภาควิชาวิศวกรรมระบบควบคุม  
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า  
เจ้าคุณทหารลาดกระบัง

\*\* อาจารย์ประจำภาควิชาวิศวกรรมระบบควบคุม  
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า  
เจ้าคุณทหารลาดกระบัง

The circuits are designed as sub-circuits, thus it is flexible to add and remove the membership function as well as the rule. The controllers with good performance is obtained. This is illustrated by design results, in which the fuzzy controller result are compared with those obtained from PID controller.

## 1. บทนำ

ปัจจุบันระบบควบคุมแบบฟัซซีเป็นระบบควบคุมที่ได้รับความนิยมอย่างกว้างขวางทั้งในวงการการศึกษาและอุตสาหกรรม ทั้งนี้เนื่องจากข้อได้เปรียบหลายประการของตัวควบคุมแบบฟัซซีคือ

1. สามารถออกแบบตัวควบคุมได้ โดยไม่ต้องรู้โมเดลทางคณิตศาสตร์ของขบวนการที่จะทำการควบคุม
2. เหมาะสำหรับระบบที่มีตัวแปรที่คลุมเครือไม่สามารถหาค่าที่แน่นอนซึ่งความคลุมเครือนี้จะถูกแทนด้วยค่าฟังก์ชันความเป็นสมาชิกในนิยามฟัซซีเซต
3. เหมาะสำหรับระบบที่มีหลายอินพุตหรือหลายเอาต์พุต เนื่องจากฟัซซีจะช่วยลดความยุ่งยากของสมการทางคณิตศาสตร์โดยแทนด้วยกฎในรูปแบบ if\_then\_ ซึ่งเป็นแบบที่เข้าใจง่าย


โดยทั่วไปในการออกแบบตัวควบคุมแบบฟัซซีจะมีการทำงานโดยใช้คอมพิวเตอร์เป็นหลัก ซึ่งการทำงานของตัวควบคุมจะขึ้นอยู่กับตัวโปรแกรมคอมพิวเตอร์ ทำให้ตัวควบคุมมีความเร็วในการทำงานที่ช้า ในขณะที่ตัวควบคุมแบบฟัซซีที่ใช้เครื่องคอมพิวเตอร์จะมีความแม่นยำไม่สูง เนื่องจากจะต้องใช้ A/D และ D/A ในการแปลงสัญญาณ

บทความนี้เสนอหลักการออกแบบตัวควบคุมแบบฟัซซีโดยใช้วงจรไม่เป็นเชิงเส้นแทนหลักการเดิมที่ใช้โปรแกรมคอมพิวเตอร์ ซึ่งจะช่วยให้ตัวควบคุมแบบฟัซซีมีความเร็วและความแม่นยำสูงขึ้น

## 2. ตัวควบคุมแบบฟัซซี

การออกแบบตัวควบคุมแบบฟัซซีประกอบด้วยขั้นตอนดังนี้

2.1 การแปลงอินพุตเป็นฟัซซี่เซต (Fuzzification) คือการเปลี่ยนอินพุตของตัวควบคุม Error (E) และ Change of error ( $\Delta E$ ) ให้อยู่ในรูปตัวแปรฟัซซี่ การนิยามฟัซซี่เซตของ Positive (P), Zero (Z) และ Negative (N) และการกำหนดฟังก์ชันการเป็นสมาชิกของตัวแปร E,  $\Delta E$  และ CI (Control Input) จะเป็นดังรูปที่ 2.1



รูปที่ 2.1 ฟังก์ชันการเป็นสมาชิกของตัวแปร E,  $\Delta E$  และ CI

2.2 การวินิจฉัย (Inference) คือการประมวลผลอินพุตที่อยู่ในรูปตัวแปรฟัซซี่ ด้วยการใช้ข้อมูลจากกฎ (Rule) if\_then\_ เพื่อหาเอาต์พุตในรูปตัวแปรฟัซซี่ โดยสามารถเขียนกฎได้ดังนี้

$$R_1 : \text{if } (E_1 \text{ and } \Delta E_1) \text{ then } U_1$$

$$R_2 : \text{if } (E_2 \text{ and } \Delta E_2) \text{ then } U_2$$

$$R_n : \text{if } (E_n \text{ and } \Delta E_n) \text{ then } U_n$$

2.3 การแปลงฟัซซี่เซตเป็นเอาต์พุต (Defuzzification) คือ การเปลี่ยนเอาต์พุตของตัวควบคุมที่อยู่ในรูปตัวแปรฟัซซี่ให้เป็นเอาต์พุตที่ใช้สำหรับกรควบคุมจริง ซึ่งในที่นี้ใช้วิธี Center of Gravity หาค่า Control Output จากจุดศูนย์กลางความโน้มถ่วงดังสมการ

$$I = \frac{\sum_i (u_i \times U_i)}{\sum_i u_i} \quad ;(i=1, \dots, n)$$

I = Result of Centriod Method

u = Degree of Membership


U = Status of If/Then Rule

3. การออกแบบตัวควบคุมโดยใช้วงจรไม่เป็นเชิงเส้น


ในการออกแบบวงจรควบคุมฟัซซี่ คือ การออกแบบวงจรทั้ง 3 ส่วนดังนี้

เอกสารนี้ 3.1 การเปลี่ยนอินพุตเป็นฟัซซี่เซต (Fuzzification) เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในส่วนนี้จะได้ออกแบบวงจรให้อยู่ในรูปของ Membership Function ซึ่ง Membership Function ในที่นี้เป็นรูปสามเหลี่ยมดังรูปที่ 3.1, 3.2 และ 3.3



รูปที่ 3.1 MEMBERSHIP FUNCTION ที่เป็น POSITIVE




รูปที่ 3.2 MEMBERSHIP FUNCTION ที่เป็น ZERO




รูปที่ 3.3 MEMBERSHIP FUNCTION ที่เป็น NEGATIVE

การออกแบบวงจรในรูปที่ 3.1, 3.2 และ 3.3 นั้นมีหลักการพื้นฐานคือจะต้องสร้างความชันให้ได้ตามที่กำหนด ในที่นี้จะใช้วงจรจำกัดศักดา (Voltage Limiter) โดยในรูปที่ 3.4 (ก) เป็นวงจรจำกัดศักดาที่ให้เอาต์พุตแบบลบและรูปที่ 3.5 (ก) เป็นวงจรจำกัดศักดาที่ให้เอาต์พุตแบบบวกพร้อมกับวงจรขยายความแตกต่าง (Differential Amplifier) ดังรูปที่ 3.6 โดยทั้งหมดทำงานอยู่ในโหมดไม่เป็นเชิงเส้น




(ก)





$V_1 < 0$

(ข)






รูปที่ 3.7 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 3.1





รูปที่ 3.8 แสดงความชันของกราฟตามวงจรในรูปที่ 3.7 :

A3 และ A5 ในรูปที่ 3.7 ซึ่ง A3 มีความชันเป็น -0.2 และเมื่อรวมกับ A5 โดย A5 เป็นวงจรขยายความแตกต่างทำให้ได้ความชันที่เกิดจาก A3 และ A5 เป็น 0.2 และเมื่อรวมความชันทั้ง 3 เส้นจะได้กราฟความชันดังรูปที่ 3.8 (ข)

โดยวงจรในรูปที่ 3.9 และ 3.11 ที่ออกแบบเพื่อให้ได้ความชันตามรูปที่ 3.2 และ 3.3 ตามลำดับนั้น มีหลักการการออกแบบเช่นเดียวกันกับวงจรในรูปที่ 3.7 ซึ่งได้อธิบายหลักการดังกล่าวไว้แล้วในเบื้องต้น



รูปที่ 3.9 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 3.2



รูปที่ 3.10 แสดงความชันของกราฟตามวงจรในรูปที่ 3.9


และวงจรในรูปที่ 3.6 สามารถหาค่าได้จากสมการดังนี้

$$V_o = -(V_2 - V_1) \frac{R_f}{R_a} \quad ; R_f = R_b$$


จากรูปที่ 3.8 (ก) ความชันเส้น (1) ได้จาก A1 และ A4 ในรูปที่ 3.7 ซึ่ง A1 มีความชันเป็น -0.2 และเมื่อรวมกับ A4 โดย A4 เป็นวงจรขยายความแตกต่างทำให้ได้ความชันที่เกิดจาก A1 และ A4 เป็น 0.2 ความชันเส้น (2) ได้จาก A2 ในรูปที่ 3.7 ซึ่งมีค่าความชันเป็น -0.4 และความชันเส้นที่ (3) ได้จาก

การศึกษานี้เป็นการศึกษาเท่านั้น ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 วงจรที่ออกแบบเพื่อให้ได้กราฟตามรูปที่ 3.3



รูปที่ 3.12 แสดงความชันของกราฟตามวงจรในรูปที่ 3.11

3.2 กฎการวินิจฉัย (Rule) กฎการวินิจฉัยของฟuzzyเซต ในที่นี้ใช้วิธี MAX-MIN ซึ่งหลักการเสมือนการนำค่าอินพุตมา AND กันดังนั้นการออกแบบวงจรในส่วนนี้คือ จะต้องออกแบบให้เป็นวงจร AND อินพุต ซึ่งเป็นการ AND ทางอนาลอก วงจรที่ออกแบบนี้จะใช้ OTA LM 13600 เป็นตัวหลักร่วมกับ ตัวเปรียบเทียบ (Comparator) LM339 ดังรูปที่ 3.13



รูปที่ 3.13 วงจร AND แบบ ANALOG

จากรูปที่ 3.13 เมื่อป้อนศักดาเข้าที่  $E_1$  และ  $E_2$  โดยให้  $E_1$  มากกว่า  $E_2$  จะทำให้  $C1$  ซึ่งเป็นตัวเปรียบเทียบมีเอาท์พุทเท่ากับ 5V ส่งผลให้  $Q1$  ทำงาน เมื่อ  $Q1$  ทำงานทำให้มีกระแสไบแอส  $I_{ABC}$  เข้าที่ OTA2 โดยที่ OTA2 นี้เป็นวงจร Voltage Follower ดังนั้น  $V_{out}$  ของ OTA2 มีค่าเท่ากับ  $E_2$  ขณะเดียวกันที่  $C2$  มีเอาท์พุทเท่ากับ 0V ส่งผลให้  $Q2$  ไม่ทำงาน เมื่อ  $Q2$  ไม่ทำงาน ทำให้ไม่มีกระแสไบแอสไหลเข้าที่ OTA1 ซึ่งทำให้  $V_{out}$  ของ OTA1 มีค่าเท่ากับ 0V ดังนั้น  $V_o$  ของวงจรจะทำ  $E_2$  และในทางกลับกันถ้าป้อนศักดาอินพุทโดยให้  $E_1$  น้อยกว่า  $E_2$  ทำให้  $V_o$  ของวงจรมีค่าเท่ากับ  $E_1$  ซึ่งเราสามารถเขียนเป็นตารางได้ดังนี้

$V_i$	$V_o$
$E_1 > E_2$	$E_2$
$E_1 < E_2$	$E_1$

3.3 การเปลี่ยนฟuzzyเซตเป็นเอาท์พุท (Defuzzification) คือการนำเอาท์พุทที่ได้จากขั้นตอนกฎการวินิจฉัยทั้งหมดมาหาค่าเอาท์พุทจริงโดยเทคนิควิธีการคำนวณแบบจุดศูนย์กลางถ่วง (CENTER OF GRAVITY) ซึ่งสมการเป็นดังนี้

$$I = \frac{\sum_{i=1}^n (u_i \times U_i)}{\sum_{i=1}^n u_i} \quad (i=1, \dots, n) \quad (3.5)$$

I = RESULT OF CENTRIOD METHOD

u = DEGREE OF MEMBERSHIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น **U = STATUS OF IF/THEN RULES** โยชน์ด้านการค้า ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการข้างต้น เราสามารถแยกการออกแบบวงจรได้เป็น 3 ส่วนคือ

1.  $\sum_{i=1}^n (u_i \times U_i)$

2.  $\sum_{i=1}^n (u_i)$

3. การนำส่วน  $\sum_{i=1}^n (u_i \times U_i)$  มารว

$\sum_{i=1}^n (u_i)$

$$V_1 \left( \frac{R_{f1}}{R_{a1}} \right) = u_1 U_1$$

|  
|  
|


$$V_n \left( \frac{R_{fn}}{R_{an}} \right) = u_n U_n$$

ในรูปที่ 3.14 วงจรรวมสัญญาณแบบกลับเฟส A(n+1) เป็นตัวรวมผลทั้งหมดของวงจรราย A1, ..., An ซึ่ง V<sub>o</sub> ของ A(n+1) จะมีค่าเท่ากับ


$$V_o = - \left( \frac{R_f}{R_1} \right) (u_1 U_1 + u_2 U_2 + \dots + u_n U_n) = - \sum_{i=1}^n (u_i \times U_i) \quad (3.6)$$

ให้  $\left\{ \left( \frac{R_f}{R_1} \right) = 1, \dots, \left( \frac{R_f}{R_n} \right) = 1 \right\}$

ในส่วนที่ 2 วงจรที่ออกแบบไว้จะเป็นดังรูปที่ 3.15



รูปที่ 3.14 วงจรสมการ  $\sum_{i=1}^n (u_i \times U_i)$



รูปที่ 3.15 วงจรสมการ  $\sum_{i=1}^n (u_i)$

วงจรที่ออกแบบในส่วนแรกจะเป็นไปตามรูปที่ 3.14 ซึ่งประกอบด้วยวงจรรายแรงดัน และวงจรรวมสัญญาณ (Summing Amplifier) โดยให้

$V_1 = u_1$  ,  $\frac{R_{f1}}{R_{a1}} = U_1$

| |  
| |

$V_n = u_n$  ,  $\frac{R_{fn}}{R_{an}} = U_n$

วงจรในรูปที่ 3.15 เป็นวงจรรวมสัญญาณแบบกลับเฟส โดยมี

$$V_o = - \left( \frac{R_f}{R_1} \right) (V_1 + \dots + V_n)$$

A<sub>1</sub>, ..., A<sub>n</sub> เป็นวงจรรายแบบกลับเฟส โดยมีอัตราขยายเท่ากับ  $\frac{R_{fi}}{R_{ai}}$  (i=1, ..., n) ดังนั้นเอาต์พุตของแต่ละตัวจะมีค่าเท่ากับ


ให้  $R_1 = R_2 = \dots = R_n$   
เมื่อ  $V_i = u_i$  ; (i=1, ..., n)

ดังนั้น 
$$V_o = - \left( \frac{R_f}{R_1} \right) (u_1 + \dots + u_n) = - \sum_{i=1}^n (u_i) \quad (3.7)$$

$V_o = V_i \left( \frac{R_{fi}}{R_{ai}} \right)$  ซึ่งเท่ากับ  $u_i U_i$  ; (i=1, ..., n)

ดังนั้นจึงได้ว่า เอกสารที่ส่งจนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนที่ 3 ซึ่งเป็นส่วนที่นำมาสมการที่ (3.6) หาค่าสมการที่ (3.7) ดังนั้นวงจรที่จะออกแบบในส่วนที่ 3 เป็นวงจรหารนั่นเองโดยมีการออกแบบวงจรดังรูปที่ 3.16



รูปที่ 3.16 วงจรหาร

วงจรในรูปที่ 3.16 เป็นวงจรพื้นฐานในการหาร โดยสามารถวิเคราะห์ได้ดังนี้

$$V_x = V_o V_2 K \tag{3.8}$$


$$\left(\frac{V_x}{R_2}\right) = -\left(\frac{V_1}{R_1}\right) \tag{3.9}$$

แทนค่า (3.8) ใน (3.9)

$$\left(\frac{V_o V_2 K}{R_2}\right) = -\left(\frac{V_1}{R_1}\right) \tag{3.10}$$

$$V_o = -\left(\frac{V_1}{V_2}\right) \times \left(\frac{R_2}{R_1}\right) \times \left(\frac{1}{K}\right) \tag{3.11}$$

ซึ่งได้ใช้ IC AD534 เป็นวงจรหารดังรูปที่ 3.17




รูปที่ 3.17 วงจรหารที่ใช้ IC AD534

ดังนั้นการออกแบบวงจร Defuzzification ที่นำวงจร

ส่วนที่ 1 และ 2 มาประกอบกันจะเป็นดังรูปที่ 3.18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.18 วงจร Defuzzification

4 การทดลอง

ในการทดลองเราได้ทำการทดลองดังรูปที่ 4.1 ซึ่งได้ให้อินพุทในรูปของ Unit Step ที่ความถี่ 1 kHz โดยในส่วนของการควบคุมแบบฟัซซี่จะเป็นไปตามรูปที่ 4.2




รูปที่ 4.1 กระบวนการควบคุมด้วยตัวควบคุมแบบฟัซซี่



รูปที่ 4.2 ตัวควบคุมแบบฟัซซี่

เราได้ทำการทดลองโดยใช้ตัวกระบวนการแบบอันดับหนึ่ง (First Order) และอันดับสอง (Second Order) ซึ่งกระบวนการแบบอันดับหนึ่งเราใช้กฎข้างต้นในตัวควบคุมแบบฟัซซี่ทั้งหมด 11 กฎดังนี้

1.	P	P	P
2.	P	Z	P
3.	P	N	P
4.	Z	P	P
5.	Z	Z	Z
6.	Z	N	N
7.	N	P	N
8.	N	Z	N
9.	N	N	N
10.	N	P	Z
11.	P	N	Z




(20µs/DIV)

รูปที่ 4.4 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบพีซซี

ในส่วนของกระบวนการมีฟังก์ชันถ่ายโอน (Transfer Function) เป็นอันดับหนึ่งตามสมการดังนี้

$$\frac{1}{0.16s + 1} \quad (4.1)$$

ซึ่งเป็นตามรูปที่ 4.3




(0.5µs/DIV.)

รูปที่ 4.3 รูปของกระบวนการ FIRST ORDER

ซึ่งจะได้ผลตอบสนองของระบบที่ควบคุมด้วยตัวควบคุมแบบพีซซี ดังรูปที่ 4.4 และได้เปรียบเทียบกับตัวควบคุมแบบ PID ซึ่งผลการตอบสนองของตัวควบคุมแบบ PID ดังรูปที่ 4.5 โดยมีพารามิเตอร์ดังนี้

$$K_p=33.6 \quad T_i=2 \cdot 10^{-3}, \quad T_d=11 \cdot 10^{-3}$$



(20µs/DIV)

รูปที่ 4.5 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID

สำหรับกระบวนการที่เป็นอันดับสองในรูปที่ 4.6 จะมีสมการดังนี้

$$\frac{200}{s^2 + 10s + 200} \quad (4.2)$$

เราได้ทำการแก้ไขกฎทั้ง 11 กฎข้างต้นในตัวควบคุมแบบพีซซีเพื่อทำการควบคุมระบบที่เป็นอันดับสองดังนี้


	IF	E	AND	ΔE	THEN	CI
1.	P	P			P	Z
2.	P	Z			Z	P
3.	P	N			N	Z
4.	Z	P			P	P
5.	Z	Z			Z	Z
6.	Z	N			N	N
7.	N	P			P	Z
8.	N	Z			Z	N
9.	N	N			N	Z

โดยผลตอบสนองของตัวควบคุมแบบพีซซีต่อกระบวนการแบบอันดับสอง จะเห็นได้ว่าประโยชน์ของการคำนวณการตอบสนองของระบบแบบอันดับสอง จะเห็นตามรูปที่ 4.7 และได้ทำ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การเทียบกับตัวควบคุมแบบ PID ดังรูปที่ 4.8 ซึ่งตัวควบคุมแบบ PID มีพารามิเตอร์ดังนี้

$$K_p=4.62, \quad T_i=0.05, \quad T_d=0.20,$$




(20μs/DIV)

รูปที่ 4.6 รูปของกระบวนการ SECOND ORDER



(20μs/DIV)

รูปที่ 4.7 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบฟัซซี่



(20μs/DIV)

รูปที่ 4.8 ผลตอบสนองของระบบที่ใช้ตัวควบคุมแบบ PID

## 5 สรุป

จากผลการทดลองแสดงให้เห็นว่า ตัวควบคุมแบบฟัซซี่ที่ได้ออกแบบขึ้นสามารถควบคุมระบบที่มีคุณลักษณะเป็นอันดับหนึ่งและอันดับสองได้ และมีผลตอบสนองดีกว่าเมื่อเปรียบเทียบกับตัวควบคุมแบบ PID โดยตัวควบคุมแบบฟัซซี่ที่ใช้ควบคุมถูกออกแบบวงจรไว้ในลักษณะของวงจรร้อย ซึ่งทำให้สามารถเปลี่ยนแปลงฟังก์ชันการเป็นสมาชิก (MEMBERSHIP FUNCTION) และกฎ (RULE) ได้อย่างอิสระ

## 6.เอกสารอ้างอิง

[1].ธิดาพร พิทักษ์พรพันธุ์, สมพร ชาญประจักษ์วัฒน์, เสกสรร เกียรติสุโขทัย, ผศ.ดร. จงกล งามวิวิท, "ผลการเปลี่ยนแปลงค่าฟังก์ชันการเป็นสมาชิกของตัวควบคุมแบบฟัซซี่", เอกสารการประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 16, ประจำปี 2536, หน้า 566-570

[2].Burr-Brown, "Burr-Brown Integrated Circuit Data Book", 1986 pp.4-31-4-37

[3].C. J. Savant, jr, Martin S. Roden, Gordon L. Carpenter, "ELECTRONIC DESIGN Circuits and Systems", second edition, The Benjamin/Cummings Publishing Company Inc., 1991

[4].H. J. Zimmerann, "Fuzzy set theory and its Application", Kluwer Academic Publishers, 1991

[5].Jun Yan, Michael Ryan, and James Power, "Using Fuzzy Logic: Towards intelligent system", Prentice-hall, 1994

[6].L.A Zadeh, "Fuzzy sets, Information&Control", Vol.8, pp.338-353, 1965

[7].L.A Zadeh, "The Calculus of Fuzzy If/Then Rule", AI Expert, March 1992, pp.23-27

[8].Lee C.C., "Fuzzy Logic in Control systems:Fuzzy logic controller-Part", IEEE Terma., Syst.Man&Cybern., Vol20, No.2, 1990, pp.404-418

[9].Lee C.C., "Fuzzy Logic in Control systems:Fuzzy logic controller-PartII", IEEE Terma.,Syst.Man&Cybern., Vol20, No.2, 1990, pp.419-435

[10].M. Jamshidi, N.Vadice, T. J. Ross, "Fuzzy logic and Control", Prentice-hall

[11].National Semiconductor Corporation "Linear Data Boo", 1982

[12].W. Pedrycz, "Fuzzy Control and Fuzzy Systems", Reseach Studies Press Ltd., Jhon Willy&sons., 1989

[13].Walter G. Jung, "IC OP-AMP Cookbook", Howard W. Sam&Co, Inc., 1977

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MPY534

## Precision ANALOG MULTIPLIER

### FEATURES

- ±0.25% MAX 4-QUADRANT ERROR
- WIDE BANDWIDTH: 1MHz MIN, 3MHz TYP
- ADJUSTABLE SCALE FACTOR: GAINS TO 100
- STABLE AND RELIABLE MONOLITHIC CONSTRUCTION
- LOW COST

### APPLICATIONS


- PRECISION ANALOG SIGNAL PROCESSING
- VIDEO SIGNAL PROCESSING
- VOLTAGE CONTROLLED FILTERS AND OSCILLATORS
- MODULATION AND DEMODULATION
- RATIO AND PERCENTAGE COMPUTATION

### DESCRIPTION

The MPY534 is a high accuracy, general purpose four-quadrant analog multiplier. Its accurately laser trimmed transfer characteristics make it easy to use in a wide variety of applications with a minimum of external parts and trimming circuitry. Its differential X, Y and Z inputs allow configuration as a multiplier, squarer, divider, square-rooter and other functions while maintaining high accuracy.

The wide bandwidth of this new design allows accurate signal processing at higher frequencies suitable for video signal processing. It is capable of performing IF and RF frequency mixing, modulation and demodulation with excellent carrier rejection and very simple feedthrough adjustment.

An accurate internal voltage reference provides precise setting of the scale factor. The differential Z input allows user selected scale factors from 0.1 to 10 using external feedback resistors.



International Airport Industrial Park - P.O. Box 11400 - Tucson, Arizona 85734 - Tel: (602) 746-1111 - Twx: 910-952-1111 - Cable: BBRCORP - Telex: 66-8491

PDS-614A  
4-31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SPECIFICATIONS

## ELECTRICAL

At  $T_A = +25^\circ\text{C}$  and  $V_S = \pm 15\text{VDC}$  unless otherwise specified.

MODEL	MPY534J			MPY534K			MPY534L			MPY534S			MPY534T			UNITS
	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
<b>MULTIPLIER PERFORMANCE</b> Transfer Function $(X_1 - X_2)(Y_1 - Y_2) + Z_2$																
Total Error <sup>min</sup> ( $-10\text{V} \leq X, Y \leq +10\text{V}$ ) $T_A = \text{min to max}$		$\pm 1.5$	$\pm 1.0$		$\pm 1.0$	$\pm 0.5$		$\pm 0.5$	$\pm 0.25$		$\pm 1.0$	$\pm 2.0$		$\pm 1.0$		%
Total Error vs Temperature		$\pm 0.022$			$\pm 0.015$			$\pm 0.008$			$\pm 0.02$			$\pm 0.01$		%/°C
Scale Factor Error (SF = 10,000V Nominal) <sup>min</sup>		$\pm 0.25$			$\pm 0.1$						$\pm 0.25$					%
Temperature Coefficient of Scaling Voltage		$\pm 0.02$			$\pm 0.01$			$\pm 0.005$			$\pm 0.02$			$\pm 0.005$		%/°C
Supply Rejection ( $\pm 15\text{V} \pm 1\text{V}$ )					$\pm 0.01$											%
Nonlinearity: X ( $X = 20\text{V}$ pk-pk, $Y = 10\text{V}$ ) Y ( $Y = 20\text{V}$ pk-pk, $X = 10\text{V}$ )		$\pm 0.4$			$\pm 0.2$ $\pm 0.01$	$\pm 0.3$ $\pm 0.1$		$\pm 0.10$ $\pm 0.005$	$\pm 0.12$		$\pm 0.4$					%
Feedthrough <sup>min</sup> X (Y Nulled, $Y = 20\text{V}$ pk-pk, 50Hz) Y (X Nulled, $Y = 20\text{V}$ pk-pk, 50Hz)		$\pm 0.3$			$\pm 0.15$ $\pm 0.01$	$\pm 0.3$ $\pm 0.1$		$\pm 0.05$ $\pm 0.003$	$\pm 0.12$		$\pm 0.3$					%
Output Offset Voltage		$\pm 5$	$\pm 30$		$\pm 2$	$\pm 15$			$\pm 10$		$\pm 5$	$\pm 30$				mV
Output Offset Voltage Drift		200			100						500			300		$\mu\text{V}/^\circ\text{C}$
<b>DYNAMICS</b> Small Signal BW, ( $V_{out} = 0.1\text{V}$ rms) % Amplitude Error ( $C_{load} = 1000\text{pF}$ )					3											MHz
Slew Rate ( $V_{out} = 20\text{V}$ pk-pk)					50											kHz
Settling Time (to 1%, $\Delta V_{out} = 20\text{V}$ )					20											$\mu\text{s}$
<b>NOISE</b> Noise Spectral Density: SF = 10V Wideband Noise: f = 10Hz to 5MHz f = 10Hz to 10kHz					0.8											$\mu\text{V}/\sqrt{\text{Hz}}$
					1											mV/rms
					90											$\mu\text{V}/\text{rms}$
<b>OUTPUT</b> Output Voltage Swing Output Impedance ( $f \leq 1\text{kHz}$ ) Output Short Circuit Current ( $R_L = 0, T_A = \text{min to max}$ ) Amplifier Open Loop Gain ( $f = 50\text{Hz}$ )				$\pm 11$												V
					0.1											$\Omega$
					30											mA
					70											dB
<b>INPUT AMPLIFIERS</b> (X, Y and Z) Signal Voltage Range Differential or Common-Mode Operating Differential Offset Voltage X, Y Offset Voltage Drift X, Y Offset Voltage Z Offset Voltage Drift Z CMRR Bias Current Offset Current Differential Resistance						$\pm 10$										V
						$\pm 12$										V
		$\pm 5$	$\pm 20$		$\pm 2$	$\pm 10$					$\pm 5$	$\pm 20$				mV
		100			50						100					$\mu\text{V}/^\circ\text{C}$
		$\pm 5$	$\pm 30$		$\pm 2$	$\pm 15$			$\pm 10$		$\pm 5$	$\pm 30$				mV
		200			100						500			300		$\mu\text{V}/^\circ\text{C}$
	60	80		70	90					60	80					dB
					0.8	2.0										$\mu\text{A}$
					0.1			0.05	0.2				2.0			$\mu\text{A}$
					10											M $\Omega$
<b>DIVIDER PERFORMANCE</b> Transfer Function ( $X_1 > X_2$ ) $10V \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$																
Total Error <sup>min</sup> ( $X = 10\text{V}, -10\text{V} \leq Z \leq +10\text{V}$ )		$\pm 0.75$			$\pm 0.35$			$\pm 0.2$			$\pm 0.75$					%
( $X = 1\text{V}, -1\text{V} \leq Z \leq +1\text{V}$ )		$\pm 2.0$			$\pm 1.0$			$\pm 0.8$			$\pm 2.0$					%
( $0.1\text{V} \leq X \leq 10\text{V}, -10\text{V} \leq Z \leq 10\text{V}$ )		$\pm 2.5$			$\pm 1.0$			$\pm 0.8$			$\pm 2.5$					%

\*Specifications same as for MPY534K.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ELECTRICAL (CONT)**

At  $T_a = +25^\circ\text{C}$  and  $V_s = \pm 15\text{VDC}$  unless otherwise specified.

MODEL	MPY534J			MPY534K			MPY534L			MPY534S			MPY534T			UNITS
	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
<b>SQUARE PERFORMANCE</b>																
Transfer Function				$\frac{(X_1 - X_2)^2}{10V} + Z_2$												
Total Error ( $-10V \leq X \leq 10V$ )		0.6				$\pm 0.3$			$\pm 0.2$			$\pm 0.6$				%
<b>SQUARE-ROOTER PERFORMANCE</b>																
Transfer Function ( $Z_1 \leq Z_2$ )				$\sqrt{10V(Z_2 - Z_1)} + X_2$												
Total Error <sup>1</sup> ( $1V \leq Z \leq 10V$ )		$\pm 1.0$				$\pm 0.5$			$\pm 0.25$			$\pm 1.0$			$\pm 0.5$	%
<b>POWER SUPPLY</b>																
Supply Voltage:																
Rated Performance Operating				$\pm 8$	$\pm 15$	$\pm 18$						$\pm 20$			$\pm 20$	VDC
Supply Current, Quiescent				4	4	6										mA
<b>TEMPERATURE RANGE</b>																
Operating				0		+70						-55			+125	$^\circ\text{C}$
Storage				-65		+150						-55			+125	$^\circ\text{C}$

<sup>1</sup> Specification same as for MPY534K.

NOTES: (1) Figures given are percent of full scale,  $\pm 10V$  (i.e., 0.01% = 1mV). (2) May be reduced to 3V using external resistor between  $-V_s$  and SF. (3) Irreducible component due to nonlinearity; excludes effect of offsets.

**ABSOLUTE MAXIMUM RATINGS**

Parameter	MPY534J, K, L	MPY534S, T
Power Supply Voltage	$\pm 18$	$\pm 20$
Power Dissipation	500mW	
Output Short-Circuit to Ground	Indefinite	
Input Voltage (all X, Y and Z)	$\pm V_s$	
Operating Temperature Range	$0^\circ\text{C}$ to $-70^\circ\text{C}$	$-55^\circ\text{C}$ to $-125^\circ\text{C}$
Storage Temperature Range	$-65^\circ\text{C}$ to $-150^\circ\text{C}$	
Lead Temperature (10s soldering)	$300^\circ\text{C}$	

<sup>1</sup> Specification same as for MPY534K.

**MECHANICAL**

NOTE:  
Leads in true position within  $.010"$  ( $.25\text{mm}$ ) R at MMT at seating plane.  
Pin numbers shown for reference only. Numbers may not be marked on package.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	.250	.370	6.35	9.40
B	.340	.320	7.75	8.13
C	.160	.160	4.13	4.13
D	.018	.021	0.41	0.53
E	.018	.040	0.20	1.02
F	.010	.009	0.20	1.97
G	.025 BASIC		0.64 BASIC	
H	.025	.024	0.71	0.61
J	.025	.045	0.74	1.15
K	.008		12.10	
L	.120	.160	3.05	4.06
M	.25 <sup>1</sup> BASIC		6.35 <sup>1</sup> BASIC	
N	.110	.120	2.70	3.05

NOTE:  
Leads in true position within  $.010"$  ( $.25\text{mm}$ ) R at MMT at seating plane.  
Pin numbers shown for reference only. Numbers may not be marked on package.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	.670	.710	17.02	18.03
C	.060	.170	1.51	4.32
D	.018	.021	0.38	0.53
F	.048	.060	1.14	1.52
G	.100 BASIC		2.54 BASIC	
H	.025	.070	0.64	1.78
J	.008	.012	0.20	0.30
K	.120	.240	3.05	6.10
L	.300 BASIC		7.62 BASIC	
M	10 <sup>1</sup>		10 <sup>1</sup>	
N	.009	.060	0.22	1.52

**MPY534\*\***


Grade Designation

J	0 to $70^\circ\text{C}$
K	
L	
S	$-55$ to $125^\circ\text{C}$
T	

Package Designation







H = TO-100  
D = DIP



**PIN CONFIGURATION (TOP VIEW)**



## TYPICAL PERFORMANCE CURVES

$T_a = +25^\circ\text{C}$ ,  $V_s = \pm 15\text{VDC}$  unless otherwise noted.





### THEORY OF OPERATION

The transfer function for the MPY534 is:

$$V_{out} = A \left[ \frac{(X_1 - X_2)(Y_1 - Y_2)}{SF} (Z_1 - Z_2) \right]$$

where:

A = Open-loop gain of the output amplifier (Typically 85dB at DC).

SF = Scale Factor. Laser-trimmed to 10V but adjustable over a 3V to 10V range using external resistor.

X, Y, Z are input voltages. Full-scale input voltage is equal to the selected SF. (Max input voltage = ±1.25 SF.)

An intuitive understanding of transfer function can be gained by analogy to an op amp. By assuming that the open-loop gain, A, of the output amplifier is infinite, inspection of the transfer function reveals that any  $V_{out}$  can be created with an infinitesimally small quantity within the brackets. Then, an application circuit can be analyzed by assigning circuit voltages for all X, Y and Z inputs and setting the bracketed quantity equal to zero. For example, the basic multiplier connection in Figure 1,  $Z_1 = V_{out}$  and  $Z_2 = 0$ . The quantity within the brackets then reduces to:

$$\frac{(X_1 - X_2)(Y_1 - Y_2)}{SF} - (V_{out} - 0) = 0$$

This approach leads to a simple relationship which can be solved for  $V_{out}$ .

The scale factor is accurately factory-adjusted to 10V and is typically accurate to within 0.1% or less. The scale factor may be adjusted by connecting a resistor or potentiometer between pin SF and the  $-V_s$  power supply. The value of the external resistor can be approximated by:

$$R_{SF} = 5.4k\Omega \left[ \frac{SF}{10 - SF} \right]$$

Internal device tolerances make this relationship accurate to within approximately 25%. Some applications can benefit from reduction of the SF by this technique. The reduced input bias current and drift achieved by

this technique can be likened to operating the input circuitry in a higher gain, thus reducing output contributions to these effects. Adjustment of the scale factor does not affect bandwidth.




FIGURE 1. Basic Multiplier Connection.

The MPY534 is fully characterized at  $V_s = \pm 15V$  but operation is possible down to  $\pm 8V$  with an attendant reduction of input and output range capability. Operation at voltages greater than  $\pm 15V$  allows greater output swing to be achieved by using an output feedback attenuator (Figure 2).




FIGURE 2. Connections for Scale-Factor of Unity.

**BASIC MULTIPLIER CONNECTION**

Figure 1 shows the basic connection as a multiplier. Accuracy is fully specified without any additional user trimming circuitry. Some applications can benefit from trimming one or more of the inputs. The fully differential inputs facilitate referencing the input quantities to the source voltage common terminal for maximum accuracy. They also allow use of simple offset voltage trimming circuitry as shown on the X input.

The differential Z input allows an offset to be summed in  $V_{OUT}$ . In basic multiplier operation the  $Z_1$  input serves as the output voltage reference and should be connected to the ground reference of the driven system for maximum accuracy.

A method of changing (lowering) SF by connecting to the SF pin was discussed previously. Figure 2 shows another method of changing the effective SF of the overall circuit using an attenuator in the feedback connection to  $Z_1$ . This method puts the output amplifier in a higher gain and is thus accompanied by a reduction in bandwidth and an increase in output offset voltage. The larger output offset may be reduced by applying a trimming voltage to the high impedance input,  $Z_1$ .

The flexibility of the differential Z inputs allows direct conversion of the output quantity to a current. Figure 3 shows the output voltage differentially-sensed across a series resistor forcing an output-controlled current. Addition of a capacitor load then creates a time integration function useful in a variety of applications such as power computation.




FIGURE 3. Conversion of Output to Current.

**SQUARER CIRCUIT**

Squarer operation is achieved by paralleling the X and Y inputs of the standard multiplier circuit. Inverted output can be achieved by reversing the differential input terminals of either the X or Y input. Accuracy in the squaring mode is typically a factor of two better than the specified multiplier mode with maximum error occurring with small, (less than 1V) inputs. Better accuracy can be achieved for small input voltage levels by using a reduced SF value.

**DIVIDER OPERATION**

MPY534 can be configured as a divider as shown in

Figure 4. High impedance differential inputs for the numerator and denominator are achieved at the Z and X inputs respectively. Feedback is applied to the  $Y_2$  input, and  $Y_1$  is normally referenced to output ground. Alternatively, as the transfer function implies, an input applied to  $Y_1$  can be summed directly into  $V_{OUT}$ . Since the feedback connection is made to a multiplying input, the effective gain of the output op amp varies as a function of the denominator input voltage. Therefore the bandwidth of the divider function is proportional to the denominator voltage (see Typical Performance Curves).

Accuracy of the divider mode typically ranges from 0.75% to 2.0% for a 10 to 1 denominator range depending on device grade. Accuracy is primarily limited by input offset voltages and can be significantly improved by trimming the offset of the X input. A trim voltage of  $\pm 3.5mV$  applied to the "low side" X input ( $X_2$  for positive input voltages on  $X_1$ ) can produce similar accuracies over a 100 to 1 denominator range. To trim, apply a signal which varies from 100mV to 10V at a low frequency (less than 500Hz) to both inputs. An offset sine wave or ramp is suitable. Since the ratio of the quantities should be constant, the ideal output would be a constant 10V. Using AC coupling on an oscilloscope, adjust the offset control for minimum output voltage variation.




FIGURE 4. Basic Divider Connection.

**SQUARE-ROOTER**

A square-rooter connection is shown in Figure 5. Input voltage is limited to one polarity (positive for the connection shown). The diode prevents circuit latch-up




FIGURE 5. Square-Rooter Connection.

should the input go negative. The circuit can be configured for negative input and positive output by reversing the polarity of both the X and Y inputs. The output polarity can be reversed by reversing the diode and X

input polarity. A load resistance of approximately 10kΩ must be provided. Trimming for improved accuracy would be accomplished at the Z input.

## APPLICATIONS




FIGURE 6. Difference-of-Squares.





FIGURE 9. Linear AM Modulator.



NOTES: 1) Gain is  $\times 10$  per volt of  $E_c$ , zero to  $\times 50$ .  
2) Wideband (10Hz to 30kHz) output noise is 3mV rms, typ, corresponding to a FS S/N ratio of 70dB.  
3) Noise referred to signal input, with  $E_c = \pm 5V$ , is 0.0μV rms, typ.  
4) Bandwidth is BC to 20kHz,  $-3dB$ , independent of gain.

FIGURE 7. Voltage-Controlled Amplifier.




FIGURE 10. Percentage Computer.




FIGURE 8. Sine-Function Generator.




FIGURE 11. Bridge-Linearization Function.

## ประวัติผู้เขียน

นาย สว่าง เลิศดิษฐสุนทร เกิดเมื่อวันที่ 27 กันยายน พ.ศ. 2512 ที่จังหวัดกรุงเทพฯ สำเร็จการศึกษาปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมระบบควบคุม จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปีการศึกษา 2535 เข้าศึกษาต่อระดับปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมระบบควบคุม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปีการศึกษา 2536 เคยทำงานเป็นวิศวกรออกแบบและติดตั้งระบบควบคุมกระบวนการด้านอุณหภูมิ ความเป็นกรดเป็นด่าง ระบบน้ำเสีย ออกแบบระบบควบคุมที่ใช้ PLC เป็นตัวควบคุม เมื่อปี พ.ศ. 2536-2538



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้