

กาสเคดบัคคอนเวอร์เตอร์ที่ใช้สวิตช์ตัวเดียว

N-Stage Cascade Buck Converter with Single Active Switch



T119375




เลขหมู่.....
เลขทะเบียน...119375
วัน,เดือน,ปี...- 7 S.ค. 2554

b. 49566543
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมระบบควบคุม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2553

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

N-Stage Cascade Buck Converter with Single Active Switch



**THIS THESIS IS SUMMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE OF
BACHELOR OF ENGINEERING IN CONTROL ENGINEERING
FACULTY OF ENGINEERING**

KING MONGKUT'S INSTUTUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ **ACADEMIC YEAR 2010** ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2553

สาขาวิชาวิศวกรรมการวัดและควบคุม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ภาสเคคบัคคอนเวอร์เตอร์ที่ใช้สวิตซ์ตัวเดียว

N-Stage Cascade Buck Converter with Single Active Switch

ผู้จัดทำ	นายคุณธิ	โคตะชัย	50010533
	นางสาวมัณฑลิกา	ตันชวลิต	50011225
	นางสาวสุนิศา	สมนอก	50011728

.....อาจารย์ที่ปรึกษา
(รองศาสตราจารย์ ดร.ชรินทร์ บุญลักษณ์านุสรณ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คาสเคดบัคคอนเวอร์เตอร์ที่ใช้สวิตช์ตัวเดียว

โดย

นายคุณฤๅ โคะชะชัย 50010533

นางสาวมัณฑลิกา ตันชวลิต 50011225

นางสาวสุนิศา สมนอก 50011728

อาจารย์ที่ปรึกษา

รองศาสตราจารย์ ดร.ชรินทร์ บุญลักษณะานุกรณ์

ปีการศึกษา 2553

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ นำเสนอทฤษฎีและการออกแบบ N-Stage Cascade Buck Converter with Single Active Switch และการออกแบบตัวขดเคชโดยวิธีผลตอบสนองเชิงความถี่ โดยทำการออกแบบวงจรขดเคชบนแผนภาพโบล

จุดมุ่งหมายของโครงการนี้คือ การออกแบบวงจร Buck converter N-Stage Cascade Buck Converter with Single Active Switch โดยที่ $N=2$ โดยใช้สวิตช์เพียงตัวเดียวในการควบคุมการทำงานของวงจร ในย่านเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า การแปลงแรงจาก 48 V เป็น 5 V

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

N-Stage Cascade Buck Converter with Single Active Switch

By

Mr.Dutsadee Kodtrachai 50010533

Miss Mutchulika Tunchawalit 50011225

Miss Sunisa Somnok 50011728

Advisor

Assoc.Prof.Dr.Chanin Bunlaksanusorn

Academic Year 2010

ABSTRACT

This thesis present the study of procedure and designing N-Stage Cascade Buck Converter with Single Active Switch circuit including design compensation for Frequency response by perform the result in Bode Plot.

For the objective of this project is design N-Stage Cascade Buck Converter with Single Active Switch by N=2.This Quadratic buck converter(N-Stage Cascade Buck Converter with Single Active Switch ; N=2) is Buck converter circuit that use one switch for control procedure of circuit and convert voltage from 48V to 5V


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้สามารถสำเร็จลุล่วงไปได้ด้วยดี เพราะได้รับความเมตตาอนุเคราะห์เป็นอย่างสูง จากดร.ชนินทร์ บุญลักษณ์านุสรณ์ อาจารย์ที่ปรึกษาโครงการ ที่ได้กรุณาให้คำปรึกษาแนะนำที่ดีมาโดยตลอดตั้งแต่ต้นที่เป็นประโยชน์ต่อโครงการ ผู้จัดทำรู้สึกซาบซึ้งและขอกราบขอบพระคุณอย่างสูง

ขอขอบพระคุณ คุณเกษสุดา การะเกษ และคุณสิริพรรณ ตระกูลศิษฐ์ รุ่นพี่ปริญญาโทในห้องวิจัย ที่กรุณาให้ความช่วยเหลือ ให้คำแนะนำ และให้คำปรึกษา รวมถึงการเอื้อเฟื้ออุปกรณ์ และการถามไถ่ถึงความคืบหน้าอยู่เสมอ

สุดท้ายนี้ผู้จัดทำขอกราบขอบพระคุณบิดา มารดา และครอบครัว ที่คอยเป็นกำลังใจที่ดีตลอดมา รวมถึงการสนับสนุนในเรื่องของงบประมาณที่ขาดเหลือ ตลอดจนเป็นแรงบันดาลใจที่ดีที่สุดที่ทำให้โครงการนี้สำเร็จสมบูรณ์ลงได้



คณะผู้จัดทำ

นายคุษฎี

นางสาวมณฑลิกา

นางสาวสุนิศา

โคตะชัย

ตันชวลิต

สมนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญภาพ	VI
บทที่ 1 บทนำ	1
1.1 บทนำ	1
1.2 วัตถุประสงค์	1
1.3 ขอบเขต	2
1.4 ขั้นตอนของการศึกษา	2
1.5 รายละเอียดของปริญญานิพนธ์	3
บทที่ 2 N-stage cascade buck converter with single active switch	4
2.1 การทำงานของวงจร buck converter (Buck converter)	4
2.2 วิเคราะห์วงจร	5
2.3 N-stage cascade buck converter with single active switch	9
2.4 แหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ (SWITCHED MODE POWER SUPPLIES)	15
2.4.1 วงจรภาคกำลัง	16
2.4.1.1 วงจรแปลงแรงดันดิซี-ดิซี buck converter	16
2.4.1.2 วงจรพีคบัปลิฟไทม์	18
2.4.2 วงจรชดเชย (compensator)	20
บทที่ 3 การออกแบบวงจร Quadratic buck converter	22
3.1 คำนวณค่ากระแสตัวเหนี่ยวนำ	23
3.2 คำนวณค่าตัวเก็บประจุ	24
3.3 การจำลองการทำงานของวงจรด้วยโปรแกรม PSpice	25
บทที่ 4 การออกแบบวงจรชดเชยโดยวิธีผลตอบสองเชิงความถี่	29
4.1 การออกแบบ Two-zero-and-three-pole compensator	29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ(ต่อ)

	หน้า
4.2 การออกแบบ Feedback loop compensation	33
บทที่ 5 การทดลองและสรุปผลการดำเนินงาน	36
5.1 การทดลอง	36
5.2 ผลการทดลอง	36
5.3 สรุปผลการดำเนินงาน	39
ภาคผนวก ก การคำนวณค่าต่างๆที่เกี่ยวข้องกับวงจร	41
ก.1 การออกแบบวงจรขับเคลื่อนของมอเตอร์กำลังสำหรับวงจร Quadratic Buck Converter	42
ก.2 การออกแบบค่าตัวเหนี่ยวนำ	44
ภาคผนวก ข ภาพถ่ายของ Quadratic buck converter	48
ภาคผนวก ค DATASHEET	49
เอกสารอ้างอิง	71

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

รูปที่	หน้า
2.1.1 รูปวงจรบัคคอนเวอร์เตอร์พื้นฐาน	4
2.2.1 การทำงานของวงจรพื้นฐาน Buck converter เมื่อสวิตช์นำกระแส	5
2.2.2 สมการการทำงานของวงจรพื้นฐานของวงจร Buck converter เมื่อสวิตช์นำกระแส	6
2.2.3 การทำงานของวงจรพื้นฐาน Buck converter เมื่อสวิตช์ไม่นำกระแส	7
2.2.4 สมการการทำงานของวงจรพื้นฐานของวงจร Buck converter เมื่อสวิตช์ ไม่นำกระแส	7
2.3.1 วงจร Buck converter	9
2.3.2 วงจร Quadratic buck converter(N-stage cascade buck converter เมื่อ N=2)	9
2.3.3 วงจร Quadratic buck converter	9
2.3.4 วงจร N-stage cascade buck converter with single active switch	10
2.3.5 วงจร N-stage cascade buck converter with single active ขณะสวิตช์นำกระแส	10
2.3.6 วงจร N-stage cascade buck converter with single active ขณะสวิตช์ไม่นำกระแส	11
2.3.7 วงจร N-stage cascade buck converter with single active ขณะสวิตช์ไม่นำกระแส	11
2.3.8 วงจร N-stage cascade buck converter with single active ขณะสวิตช์หยุดนำกระแส	13
2.4.1 บล็อกไดอะแกรมการควบคุมของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ป้อนกลับ	15
2.4.2 บล็อกไดอะแกรมการควบคุมป้อนกลับของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์	16
2.4.1.1 วงจรแปลงแรงดันคิซี-คิซีบัคคอนเวอร์เตอร์	16
2.4.1.2 วงจรพีคดับลิฟต์เอม (ก) รูปวงจร (ข) รูปคลื่นสัญญาณ	20
2.4.2 วงจรชดเชยที่สร้างด้วยตัวขยายความผิดพลาด	21
3.1 วงจร Quadratic buck converter	22
3.2.1 แสดงการจำลองวงจร Quadraic buck converter	25
3.3.1 แสดงสัญญาณเอาต์พุต เมื่ออินพุตเท่ากับ 48V	26
3.3.2 แสดงกระแสตัวเหนี่ยวนำ I_{L1} เมื่ออินพุตเท่ากับ 48V	27
3.3.3 แสดงกระแสตัวเหนี่ยวนำ I_{L2} เมื่ออินพุตเท่ากับ 48V	28
4.1.1 แสดงวงจร Two-zero-and-three-pole compensator	29
4.1.2 แสดงวงจร Two-zero-and-three-pole compensator	32
4.2.1 แผนภาพโบคก่อนการชดเชย	34

เอกสารนี้เป็นเอกสารทบทวนวิชาสำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2	แผนภาพโบทหลังการชดเชย	35
5.2.1	แสดงสัญญาณกระแส I_{L_1} ที่แรงดันอินพุตเท่ากับ 48V	36
5.2.2	แสดงสัญญาณกระแส I_{L_2} ที่แรงอินพุตเท่ากับ 48V	37
5.2.3	แสดงสัญญาณแรงดันเอาต์พุต ที่แรงอินพุตเท่ากับ 48V	38
5.2.4	แสดงสัญญาณพัลส์ที่ใช้ขับสวิตช์ MOSFET	39
ก.1.1	แสดงวงจร Pulse Transformer	42
ข.1	ภาพถ่ายของ Quadratic buck converter	48



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 บทนำ

ปัจจุบันแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์มีการใช้งานกันอย่างแพร่หลายในอุปกรณ์และระบบอิเล็กทรอนิกส์สมัยใหม่เนื่องจากมีน้ำหนักเบาและขนาดเล็กและมีประสิทธิภาพสูง ยกตัวอย่างเช่น วงจร Buck Converter เป็นวงจรแปลงแรงดันเอาต์พุตให้น้อยกว่าแรงดันอินพุตซึ่งในทางทฤษฎีอัตราส่วนของการแปลงแรงดันของวงจร Buck Converter มีค่าไม่จำกัดโดยจะขึ้นอยู่กับค่าความถี่สวิตช์ แต่ในทางปฏิบัติจะพบว่าอัตราส่วนของการแปลงแรงดันนั้นจะถูกจำกัดไว้ไม่เกินสิบเท่า และสามารถแก้ไขข้อจำกัดได้โดยการนำ Buck Converter 2 ตัวมาต่อคาสเคดกันหรือเรียกว่าวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) จะมีข้อดีคือสามารถแปลงแรงดันได้ในย่านที่กว้างขึ้นมากกว่า Buck Converter ซึ่งแรงดันเอาต์พุตที่แปลงได้จากแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์นั้นจะต้องมีเสถียรภาพ มีความคงที่ และตอบสนองได้เร็วเมื่อโหลดหรือแรงดันอินพุตเกิดการเปลี่ยนแปลง โดยการออกแบบวงจรชดเชยป้อนกลับให้เหมาะสมกับวงจร ซึ่งการออกแบบวงจรชดเชยเพื่อที่จะรักษาระดับแรงดันเอาต์พุตให้คงที่นั้น จะเลือกใช้วิธีผลตอบสนองเชิงความถี่ ซึ่งเป็นวิธีการที่สามารถออกแบบได้ง่ายและเสียเวลาน้อย ไม่ซับซ้อนยุ่งยาก

1.2 วัตถุประสงค์

1. ศึกษาโครงสร้างและการทำงานของวงจรพื้นฐานของ Buck converter และ N-stage cascade buck converter with single active switch
2. ศึกษาและวิเคราะห์การทำงานของวงจร

เอกสารนี้เป็นเอกสารหนึ่งที่มีลิขสิทธิ์ซึ่งมีค่าและควรได้รับการคุ้มครองตามกฎหมาย
 3. ออกแบบและจำลองการทำงานของวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) โดยโปรแกรม PSpice

4. ศึกษาทฤษฎีของแหล่งจ่ายไฟฟ้าแบบสวิตช์
5. ศึกษาทฤษฎีระบบควบคุมเพื่อนำไปประยุกต์ใช้ในการปฏิบัติ
6. นำทฤษฎีระบบควบคุมวิธีผลตอบสนองเชิงความถี่ไปใช้ออกแบบวงจรชดเชยสำหรับแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ได้จริงในทางปฏิบัติ

1.3 ขอบเขต

1. ศึกษาการทำงานวงจรพื้นฐานของ Buck converter
2. ศึกษาและวิเคราะห์การทำงานของ N-stage cascade buck converter with single active switch
3. ออกแบบวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$)

โดยการออกแบบวงจรเพื่อนำมาสร้างวงจรใช้งานจริงนั้น ได้ศึกษาการออกแบบวงจรชดเชยโดยวิธีผลตอบสนองเชิงความถี่ และทำการออกแบบสร้างวงจรชดเชยสำหรับวงจรแปลงแรงดันดิซีส-ดีซีสแบบบัคที่ทำงานในโหมด CCM ให้มีคุณสมบัติตามต้องการ ซึ่งได้แก่ มีการตอบสนองได้อย่างรวดเร็ว มีเสถียรภาพ และสามารถรักษาระดับแรงดันเอาต์พุตได้ดี

1.4 ขั้นตอนของการศึกษา

1. ศึกษาโครงสร้างและการทำงานวงจรพื้นฐานของ Buck converter และ N-stage cascade buck converter with single active switch
2. ศึกษาและวิเคราะห์การทำงานของวงจร
3. ออกแบบและจำลองการทำงานของวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) โดยโปรแกรม PSpice

4. ศึกษาส่วนประกอบต่างๆ ในบล็อกไดอะแกรมของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ขออนุญาต

ไม่ว่ากรณีใดๆ 5. นำเสนอการออกแบบวงจรชดเชยโดยวิธีผลตอบสนองเชิงความถี่

6. ทำการออกแบบและสร้างวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$)

7. ทำการทดสอบและสรุปผลของวงจรที่สร้างขึ้น

1.5 รายละเอียดของปริญญาานิพนธ์

เป็นการสร้างแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ ซึ่งก็คือวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) โดยนำหลักการการออกแบบวงจรชดเชยโดยวิธีผลตอบสนองเชิงความถี่เพื่อที่จะควบคุมการทำงานของภาคกำลัง ให้วงจรที่ได้ออกแบบไว้สามารถทำงานอย่างมีประสิทธิภาพ

บทที่ 1 บทนำ ประกอบไปด้วย วัตถุประสงค์,ขอบเขต,ขั้นตอนของการศึกษา

บทที่ 2 Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) ประกอบไปด้วยทฤษฎีพื้นฐาน,หลักการทำงาน,ส่วนประกอบต่างๆของวงจร

บทที่ 3 หลักการออกแบบวงจร Quadratic buck converter (N-stage cascade buck converter with single active switch โดยที่ $n=2$) ประกอบด้วยการจำลองวงจรและผลซิมูเลชัน โดยโปรแกรม PSpice

บทที่ 4 การออกแบบวงจรชดเชยโดยวิธีผลตอบสนองเชิงความถี่ ประกอบด้วยหลักการออกแบบวงจรชดเชย

บทที่ 5 ผลการทดลองและสรุปผลการทดลอง ประกอบด้วยกราฟแสดงผลการทดลองและสรุปการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 2

N-stage cascade buck converter with single active switch

2.1 การทำงานของวงจรบัคคอนเวอร์เตอร์(Buck converter)

วงจรบัคคอนเวอร์เตอร์(Buck converter) เป็นวงจรดีซี-ดีซีคอนเวอร์เตอร์ที่สามารถแปลงแรงดันอินพุตดีซีให้เป็นแรงดันเอาต์พุตดีซี ซึ่งขนาดของแรงดันเอาต์พุตดีซีจะมีขนาดน้อยกว่าแรงดันอินพุตดีซี และเป็นวงจรที่ให้ขนาดของแรงดันเอาต์พุตดีซีคงที่ ซึ่งวงจรบัคคอนเวอร์เตอร์นี้มีการนำมาใช้งานอย่างกว้างขวางในอุปกรณ์อิเล็กทรอนิกส์สมัยใหม่จะมีขนาดเล็ก น้ำหนักเบา และมีประสิทธิภาพที่สูง

โดยใช้หลักการ ON และ OFF อิเล็กทรอนิกส์สวิตช์ โดยทั่วไปจะนำไปใช้ในงานต่อไปนี้ เช่น คอมพิวเตอร์ โน้ตบุ๊กและ โทรศัพท์มือถือ เป็นต้น




รูปที่ 2.1.1 รูปวงจรบัคคอนเวอร์เตอร์พื้นฐาน

เมื่อพิจารณาการทำงานของวงจรพื้นฐานของ Buck converter จะพบว่ามีโหมดการทำงานอยู่ 2 สถานะคือ สถานะนำกระแส (Switch is turn on (closed)) และ สถานะไม่นำกระแส (Switch is turn off (opened)) โดยการทำงานทั้งสองสถานะนี้ขึ้นอยู่กับ ค่า D หรือเรียกว่า ค่าคิวตี้ไซเคิลของสวิตช์ ซึ่งค่านี้จะเป็นการกำหนดช่วงการ ON และ OFF ของสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 วิเคราะห์วงจร

เมื่อเกิดสถานะนำกระแส (Switch is turn on (closed)) จะพบว่าเป็นดังรูปที่ 2.2.1




รูปที่ 2.2.1 การทำงานของวงจรพื้นฐานของ Buck converter เมื่อสวิตช์นำกระแส

ดังนั้นสมการการทำงานของวงจรพื้นฐานของ Buck converter เมื่อเกิดสถานะนำกระแส (Switch is turn on (closed)) จะพบว่าเป็นดังรูปที่ 2.2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$0 < t < DT : SW \Rightarrow ON$



$$v_i = v_L + v_o = v_L + V_o \quad | \quad v_o \approx V_o$$

$$v_L = V_i - V_o$$

$$v_L = L \frac{di_L}{dt} \Rightarrow \frac{di_L}{dt} \approx \frac{\Delta i_L}{\Delta t}$$

$$\frac{\Delta i_L}{\Delta t} = \frac{V_i - V_o}{L}$$

$$\Delta i_L = \left(\frac{V_i - V_o}{L} \right) \Delta t$$



$$\left(slope \Rightarrow (+), \frac{\Delta i_L}{\Delta t} = \frac{V_i - V_o}{L} \right)$$


รูปที่ 2.2.2 สมการการทำงานของวงจรพื้นฐานของวงจร Buck converter เมื่อสวิทช์นำกระแส

ดังนั้น ในขณะที่สวิทช์ ON หรือ สภาวะนำกระแส (Switch is turn on (closed)) จะพบว่า ไดโอดจะเกิดการ reversr bias ทำให้ค่า $V_D = 0$ และกระแสเหนี่ยวนำที่เกิดขึ้นที่ L จะเพิ่มขึ้นอย่างเป็นเชิงเส้นทำให้เกิดการชาร์จขึ้นที่ L โดยค่าแรงดันที่ตกคร่อมที่ตัวเหนี่ยวนำ L มีค่าเท่ากับ $V_i - V_o$ ซึ่งมีค่าเป็นบวก โดยมีช่วงเวลาในการนำกระแส (Switch is turn on (closed)) มีค่าเป็น DT ดังนั้นจะพบว่าช่วงการ ON และ OFF จะขึ้นอยู่กับค่าควิตตี้ไซเคิลของสวิทช์ด้วย

เมื่อเกิดสภาวะไม่นำกระแส (Switch is turn off (opened)) จะพบว่าเป็นดังรูปที่ 2.2.3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$DT < t < T : SW \Rightarrow OFF$



รูปที่ 2.2.3 การทำงานของวงจรพื้นฐานของ Buck converter เมื่อสวิตช์ไม่นำกระแส

$DT < t < T : SW \Rightarrow OFF$



$$v_L + v_o = v_L + V_o \quad | \quad v_o \approx V_o = 0$$


$$v_L = -V_o$$

$$v_L = L \frac{di_L}{dt} \Rightarrow \frac{di_L}{dt} \approx \frac{\Delta i_L}{\Delta t}$$

$$\frac{\Delta i_L}{\Delta t} = -\frac{V_o}{L}$$

$$\Delta i_L = \left(-\frac{V_o}{L} \right) \Delta t$$

$$\Delta i_{L(DT \rightarrow T)} = \left(-\frac{V_o}{L} \right) (T - DT)$$



$$\left(slope \Rightarrow (-), \frac{\Delta i_L}{\Delta t} = -\frac{V_o}{L} \right)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีรูปที่ 2.2.4 สมการการทำงานของวงจรพื้นฐานของวงจร Buck converter เมื่อสวิตช์นำกระแส

ดังนั้นสมการการทำงานของวงจรพื้นฐานของ Buck converter เมื่อเกิดสภาวะไม่นำกระแส

(Switch is turn off (opened)) จะพบว่าเป็นไปตามรูปที่ 2.2.4

จากวงจร buck converter จะได้

กระแสของตัวเหนี่ยวนำ

$$I_L = I_R = \frac{V_o}{R}$$

กระแสสูงสุด คือ

$$I_{\max} = I_L + \frac{\Delta i_L}{2} = \frac{V_o}{R} + \frac{1}{2} \left(\frac{V_o}{L} (1-D)T \right)$$

$$I_{\max} = V_o \left(\frac{1}{R} + \left(\frac{1-D}{2Lf} \right) \right)$$

กระแสต่ำสุด

$$I_{\min} = I_L - \frac{\Delta i_L}{2} = V_o \left(\frac{1}{R} - \left(\frac{1-D}{2Lf} \right) \right)$$

ค่า ripple กระแสของตัวเหนี่ยวนำ

$$\Delta i_L = I_{\max} - I_{\min}$$

ค่า ripple output voltage


$$r = \frac{\Delta V_o}{V_o} = \left(\frac{1-D}{8LCf^2} \right)$$

แต่การนำวงจรพื้นฐานของ buck converter มาใช้งานมักจะมีปัญหาขึ้น เพราะว่าอัตราส่วนของการแปลงแรงดันนั้นจะถูกจำกัดไว้ไม่เกินสิบเท่า อีกทั้งถ้าหากมากกว่าสิบเท่าแล้ว ค่าดีวีดีไซเคิลของสวิตช์จะเริ่มมีค่าที่มากเกินไปหรือมีค่าน้อยเกินไป ถ้าหากสัญญาณที่ขับสวิตช์มีความกว้างพัลส์แคบๆหรือค่าดีวีดีไซเคิล


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

น้อยๆ จะไวต่อสัญญาณรบกวนภายนอก ดังนั้นจึงต้องทำการพัฒนาให้มีช่วงของการแปลงแรงดันให้กว้างขึ้นมากกว่าสิบเท่า เกิดเป็น N - stage cascade buck converter with single active switch ซึ่งจะกล่าวในหัวข้อต่อไป


2.3 N-stage cascade buck converter with single active switch



รูปที่ 2.3.1 วงจร Buck converter




รูปที่ 2.3.2 วงจร Quadratic buck converter(N-stage cascade buck converter เมื่อ N=2)




รูปที่ 2.3.3 วงจร Quadratic buck converter

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแบบลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีไปใช้




รูปที่ 2.3.4 วงจร N-stage cascade buck converter with single active switch



รูปที่ 2.3.5 วงจร N-stage cascade buck converter with single active switch ขณะสวิตช์นำกระแส นำกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3.6 วงจร N-stage cascade buck converter with single active ขณะสวิตช์ไม่นำกระแส

วงจร N-stage buck converter with a single active switch ประกอบไปด้วยสวิตช์(M) 1 ตัว ตัวเหนี่ยวนำ(L) n ตัว ตัวเก็บประจุ(C) n ตัว ไดโอด (D) 2n-1 ตัว เมื่อ n คือจำนวน stage วงจรมีแรงดันอินพุต V_{in} แรงดันเอาต์พุต V_o ความถี่ในการสวิตช์ f_s และคาบการสวิตช์ $T = 1/f_s$

ในหนึ่งคาบเวลาการสวิตช์ วงจรคอนเวอร์เตอร์ในโหมด CCM จะแบ่งการทำงานเป็นสองช่วงคือ ช่วงที่สวิตช์ (M) นำกระแสและช่วงที่สวิตช์ (M) ไม่นำกระแส

Switch is turned on (closed)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ รูปที่ 2.3.7 วงจร N-stage cascade buck converter with single active ขณะสวิตช์ไม่นำกระแส

เมื่อสวิตช์นำกระแส Forward bias $D_1, D_2, D_{2n-1}, D_{2n-2}$ และกระแสที่ไหลผ่าน L_1, L_2, L_{n-1}, L_n จะเพิ่มขึ้นอย่างเป็นเชิงเส้น ทำให้เกิดการชาร์จกระแสขึ้นที่ inductor

วิเคราะห์วงจร

เมื่อสวิตช์นำกระแส

$$V_o = D^n V_{in}$$

$$i_{D_2} = I_{L_2} - I_{L_1}$$

$$i_{D_2} = I_{L_2} - I_{L_1}$$

$$i_{D_4} = I_{L_3} - I_{L_2}$$

$$i_{D_2} = I_{L_2} (1 - D) > 0$$

$$i_{D_{2n-2}} = I_{L_n} - I_{L_{n-1}}$$

$$I_{L_i} = D^{n-1} I_o \quad \text{เมื่อ } i=1,2,\dots,n$$

ขณะที่สวิตช์นำกระแสจะเห็นว่าสมการ

$$\Delta i_{L_i(0 \rightarrow DT)} = V_{in} DT \left(\frac{1 - D^i}{L} \right)$$


$$i_{D_2} = I_{L_2} (1 - D) > 0$$

$$i_{D_4} = I_{L_3} (1 - D) > 0$$

$$i_{D_{2n-2}} = I_{L_n} (1 - D) > 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Switch is turned off (open)



รูปที่ 2.3.8 วงจร N-stage cascade buck converter with single active ขณะสวิตช์หยุดนำกระแส

เมื่อสวิตช์ไม่นำกระแส $D_1, D_3, D_{2n-1}, D_{2n-3}$ Forward bias และกระแสที่ไหลผ่าน L_1, L_2, L_{n-1}, L_n จะลดลงอย่างเป็นเชิงเส้น ทำให้เกิดการริชาร์จกระแสขึ้นที่ inductor

วิเคราะห์วงจร

เมื่อสวิตช์ไม่นำกระแส

$$V_o = D^n V_{in}$$

$$I_{L_i} = D^{n-1} I_o$$

$$\Delta V_{C_n} = \frac{V_{in} D^n (1-D)}{8 f_s^2 L_n C_n}$$

$$\Delta i_{L_i(DT \rightarrow T)} = -\frac{D^i V_{in}}{L} (T - DT)$$

แรงดันเฉลี่ยของตัวเก็บประจุในแต่ละ stage สามารถหาได้ดังนี้

$$V_{C_i} = V_{in} D^i \quad \text{เมื่อ } i = 1, 2, \dots, n$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันเอาต์พุทของวงจร

$$V_o = V_{in} D^n$$

กระแสเฉลี่ยของตัวเหนี่ยวนำในแต่ละ stage สามารถหาได้ดังนี้

$$I_{L_i} = I_o D^{n-1} \quad \text{เมื่อ } i = 1, 2, \dots, n$$

โดย I_o คือกระแสเอาต์พุท

ค่ารีเบิลของกระแสตัวเหนี่ยวนำและค่ารีเบิลของแรงดันตัวเก็บประจุใน

แต่ละ stage สามารถหาได้ดังนี้

$$\Delta i_{L_i} = \frac{V_{in} D^i (1-D)}{L_i f_s} \quad \text{เมื่อ } i = 1, 2, \dots, n$$

$$\Delta V_{c_i} = \frac{V_{in} D^{2n-1} (1-D)}{RC_i f_s} \quad \text{เมื่อ } i = 1, 2, \dots, n-1$$

รีเบิลของแรงดันตัวเก็บประจุเอาต์พุทสามารถหาได้ดังนี้


$$\Delta V_{c_n} = \frac{V_{in} D^{2n} (1-D)}{8C_n f_s^2 L_n}$$

เงื่อนไขค่าตัวเหนี่ยวนำในแต่ละ stage เพื่อให้วงจรทำงานในโหมด CCM

$$L_1 > (1-D)R / 2f_s D^{2n-i} \quad \text{เมื่อ } i = 1, 2, \dots, n$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.4 แหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ (SWITCHED MODE POWER SUPPLIES)



รูปที่ 2.4.1 บล็อกไดอะแกรมการควบคุมของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ป้อนกลับ

แหล่งจ่ายไฟฟ้าแบบสวิตช์เป็นแหล่งจ่ายกำลังไฟฟ้าที่มีขนาดเล็ก น้ำหนักเบา และมีประสิทธิภาพสูง จึงถูกนำไปใช้งานกับระบบอิเล็กทรอนิกส์สมัยใหม่อย่างแพร่หลายในปัจจุบัน ในการออกแบบการควบคุมป้อนกลับของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์จะพิจารณาระบบในรูปของบล็อกไดอะแกรมดังแสดงในรูปที่ 2.4.1.2 ซึ่งประกอบด้วยภาคกำลังและวงจรถดเชย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4.2 บล็อกไดอะแกรมการควบคุมป้อนกลับของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์

2.4.1 วงจรรวมกำลัง

วงจรรวมกำลังประกอบด้วยวงจรวจรแปลงแรงดันและวงจรวจรพีดีดับลิวิตเอ็ม (pulse width modulator) ซึ่งสามารถแยกพิจารณาได้ดังต่อไปนี้

2.4.1.1 วงจรวจรแปลงแรงดันดิซี-ดีซีบัคคอนเวอร์เตอร์

แหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ส่วนใหญ่สร้างด้วยวงจรวจรแปลงผันแรงดันที่พัฒนามาจากวงจรวจรแปลงแรงดันดิซี-ดีซีพื้นฐาน 3 แบบ ได้แก่ วงจรวจรแปลงแรงดันดิซี-ดีซีแบบบัค แบบบูส และแบบบัค-บูส วงจรดังกล่าวอาศัยการทำงานของสวิตช์ (ได้แก่ มอสเฟตกำลัง) และไดโอดกำลัง ในการเปลี่ยนรูปคลื่นสัญญาณของแรงดันอินพุตให้ได้แรงดันเฉลี่ยค่าใหม่ แล้วผ่านการกำจัดริปเปิลเนื่องจากความถี่ในการสวิตช์ของวงจรวจร (switching frequency) ด้วยวงจรรองความถี่ต่ำผ่านที่สร้างขึ้นจากตัวเหนี่ยวนำและตัวเก็บประจุ (L-C low pass filter) ทำให้ได้แรงดันเอาต์พุต (V_o) ที่ประมาณได้ว่าเป็นแรงดันดิซี-ดีซีที่มีค่าสัมพันธ์กับสัญญาณอินพุต (อินได้แก่ แรงดันอินพุต (V_i) คิวตี้ไซเคิลของสวิตช์ (d) เป็นต้น ความสัมพันธ์เหล่านี้จะแสดงในรูปฟังก์ชันถ่ายโอน (transfer function) ซึ่งมีรูปแบบขึ้นอยู่กับชนิดของวงจรวจรแปลงแรงดันดิซี-ดีซี ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.4.1.1 วงจรวจรแปลงแรงดันดิซี-ดีซีบัคคอนเวอร์เตอร์

วงจรแปลงแรงดันดีซี-ดีซี เป็นวงจรแปลงแรงดันดีซี-ดีซีที่ให้ขนาดของแรงดันเอาต์พุตน้อยกว่าแรงดันอินพุต ฟังก์ชันถ่ายโอนระหว่างแรงดันเอาต์พุตและดิฟเฟอเรนเชียลเมื่อวงจรทำงานในโหมดการนำกระแสแบบต่อเนื่อง(Continuous Condition Mode,CCM) แสดงดังสมการที่ (2.1)

$$\frac{V_o(s)}{d(s)} = K_{CCM} \frac{(1 + \frac{s}{\omega_z})}{1 + (\frac{s}{Q\omega_o}) + (\frac{s}{\omega_o})^2}$$

(2.1)

$$K_{CCM} = V_i$$

$$\omega_z = \frac{1}{R_c C}$$

เมื่อ

$$\omega_o = \sqrt{\frac{R}{LC(R + R_c)}} \approx \sqrt{\frac{1}{LC}}$$

$$Q = \frac{R}{\omega_o (R R_c C + L)}$$

โดยที่

R คือ ความต้านทานของโหลด

L คือ ความเหนี่ยวนำของตัวเหนี่ยวนำ L

C คือ ความจุไฟฟ้าของตัวเก็บประจุไฟฟ้า C

R_c คือ ความต้านทานอนุกรมสมมูล(Equivalent Reries Resistance,ESR) ของตัวเก็บประจุไฟฟ้า C

f_s คือ ความถี่ในการสวิตช์

V_i คือ แรงดันอินพุตที่สภาวะคงตัว

V_o คือ แรงดันเอาต์พุตที่สภาวะคงตัว

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_o(s)$ คือ แรงดันเอาต์พุตที่เป็นสัญญาณขนาดเล็กในรูปตัวแปรเชิงซ้อน

$d(s)$ คือ คิวตี้ไซเคิลที่เป็นสัญญาณขนาดเล็กรูปตัวแปรเชิงซ้อน

K_{CCM} คืออัตราขยายดีซี(DC gain) ของฟังก์ชันถ่ายโอนระหว่างแรงดันเอาต์พุตและคิวตี้ไซเคิลของวงจรแปลงแรงดันที่ทำงานในโหมด CCM

ω_z คือ ความถี่เชิงมุมของซีโร่เนื่องจาก ESR ของตัวเก็บประจุไฟฟ้า C ของวงจรแปลงแรงดัน

ω_o คือ ความถี่เชิงมุมของโพลคู่(Double pole) เนื่องจากวงจรกรองความถี่ต่ำผ่าน L-C ของวงจรแปลงแรงดัน

Q คือ ค่า Quality factor

2.4.1.2 วงจรที่ดับบลิวเอ็ม

แรงดันเอาต์พุตของวงจรแปลงผันแรงดันดีซี-ดีซีสามารถควบคุมได้ด้วยการปรับคิวตี้ไซเคิลของสวิตช์โดยความถี่มีค่าคงที่ โดยมีวิธีการควบคุม 2 แบบ คือการควบคุมแบบแรงดัน(Voltage Mode Control) และการควบคุมแบบกระแส(current Mode Control) ซึ่งจะกล่าวถึงวิธีการควบคุมแบบแรงดันเท่านั้น


คิวตี้ไซเคิลเป็นสัญญาณที่ใช้สำหรับควบคุมการทำงานของสวิตช์ สร้างจากวงจรที่ดับบลิวเอ็มโดยการเปรียบเทียบสัญญาณ 2 สัญญาณด้วยตัวเปรียบเทียบ(comparator) (รูปที่ 2.4.1.2 (ก)) ซึ่งสัญญาณเปรียบเทียบทั้งสองคือ สัญญาณรูปคลื่นฟันเลื่อย (sawtooth signal, V_s) ที่มีความสูงของรูปคลื่น(peak to peak) เท่ากับ V_s และมีความถี่เท่ากับความถี่ในการสวิตช์($f_s = 1/T_s$) ที่ต้องการ และสัญญาณเปรียบเทียบอีกสัญญาณคือ สัญญาณควบคุม(control signal, V_c) เมื่อสัญญาณควบคุมถูกเปรียบเทียบกับสัญญาณรูปคลื่นฟันเลื่อยซึ่งมีความถี่และขนาดของสัญญาณที่แน่นอน สัญญาณเอาต์พุตของตัวเปรียบเทียบที่ได้จะเป็นสัญญาณคลื่นพัลส์(คิวตี้ไซเคิล) ที่มีความถี่เท่ากับความถี่ของสัญญาณรูปคลื่นฟันเลื่อย(ความถี่ในการสวิตช์) แต่มีความกว้างของสัญญาณเป็นไปตามค่าของสัญญาณควบคุม(รูปที่ 2.4.1.2 (ข)) กล่าวคือหากสัญญาณควบคุมมีค่ามากขึ้นความกว้างของสัญญาณพัลส์ก็จะมากขึ้นด้วย แต่ถ้าหากสัญญาณควบคุมมีค่าน้อยลงความกว้างของสัญญาณพัลส์ที่ได้ก็จะน้อยลงด้วยเช่นกัน ฟังก์ชันถ่ายโอนระหว่างคิวตี้ไซเคิลและสัญญาณควบคุมแสดงได้ดังสมการที่(2.4.2)

$$\frac{d(s)}{V_c} = \frac{1}{V_s} \quad (2.2)$$


โดยที่

V_s คือ ความสูงของสัญญาณรูปคลื่นฟันเลื่อย

$V_s(s)$ คือ สัญญาณควบคุมที่เป็นสัญญาณขนาดเล็กในรูปตัวแปรเชิงซ้อน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4.1.2 วงจรพีดับลิวเอ็ม (ก) รูปวงจร (ข) รูปคลื่นสัญญาณ

2.4.2 วงจรชดเชย (compensator)

ในการนำแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์ไปใช้งาน แรงดันเอาต์พุตจะต้องมีค่าอยู่ในย่านที่กำหนดถึงแม้แรงดันอินพุตหรือโหลดมีการเปลี่ยนแปลง การควบคุมแรงดันเอาต์พุตให้คงที่จะกระทำโดยการป้อนกลับแบบลบ (รูปที่ 2.4.2) เพื่อให้ระบบปรับคิตีไซเคลิตด้วยตัวเองได้อย่างอัตโนมัติ โดยที่สัญญาณควบคุมความกว้างของคิตีไซเคลิตถูกสร้างจากตัวอย่างขยายความผิดพลาด (error amplifier) ซึ่งขยายค่าความแตกต่างระหว่างแรงดันอ้างอิง (reference voltage, V_{ref}) กับค่าแรงดันเอาต์พุตดังแสดงในรูปที่ 3.5 ระบบจะทำการปรับคิตีไซเคลิตไปจนกระทั่งแรงดันเอาต์พุตเท่ากับแรงดันอ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4.2 วงจรชดเชยที่สร้างด้วยตัวขยายความผิดพลาด

แม้ว่าการป้อนกลับจะทำให้ระบบสามารถควบคุมแรงดันเอาต์พุตได้อย่างอัตโนมัติ แต่อาจเป็นต้นเหตุให้ระบบขาดเสถียรภาพได้ นอกจากนี้การตอบสนองของแรงดันเอาต์พุตที่ได้ อาจจะไม่เป็นไปตามความต้องการ เช่น มีการตอบสนองช้า มีการแกว่งมากเกินไป หรือมีความคลาดเคลื่อนมากเกินไปจากค่าที่ต้องการ สิ่งที่ไม่ต้องการเหล่านี้สามารถป้องกันและควบคุมได้ด้วยการออกแบบวงจรถดเชย(compensator) ให้เหมาะสม การออกแบบวงจรถดเชยจึงเป็นส่วนสำคัญเพื่อให้แหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์มีสมรรถนะที่ดี และวงจรถดเชยที่เลือกใช้คือวงจรถดเชยแบบสามโพลสองซีโร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบวงจร Quadratic buck converter



รูปที่ 3.1 วงจร Quadratic buck converter

วงจร Quadratic buck converter (N-stage cascade buck converter with single active switch ; N=2)สามารถคำนวณค่าต่างๆได้ดังนี้

การออกแบบ

กำหนดค่าของวงจรดังนี้

$$V_{in} = 48V$$

$$R = \frac{V_o}{I_o}$$

$$V_o = 5V$$

$$R = \frac{5}{10} = 0.5\Omega$$

$$I_o = 10A$$

$$f_s = 100kHz$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Δi_{L1} 20% of average current (20% of i_o)

Δi_{L2} 20% of average current (20% of i_o)

ΔV_{C1} 20% of average voltage (20% of V_{C1})

ΔV_{C2} 20% of average voltage (20% of V_{C2})

คำนวณค่า Duty cycle

$$D^2 = \frac{V_o}{V_{in}} = \frac{5}{48} = 0.1042$$

$$D = 0.3227$$

3.1 คำนวณค่ากระแสตัวเหนี่ยวนำ

$$I_{L2} \approx I_o$$

$$I_{L2} = 10A$$

$$I_{L1} = DI_{L2}$$

$$I_{L1} = (0.3227)(10) = 3.227A$$

คำนวณค่าตัวเหนี่ยวนำ

$$L_1 > \frac{V_{in} D(1-D)}{20\% I_o f_s}$$

$$L_1 = \frac{(48)(0.3227)(1-0.3227)}{(0.2)(10)(100 \times 10^3)} = 52.4555 \times 10^{-6} H$$

$$L_2 = \frac{V_{in} D(1-D)}{10\% I_o f_s}$$

$$L_2 = \frac{(48)(0.3227)(1-0.3227)}{(0.1)(10)(100 \times 10^3)} = 33.8648 \times 10^{-6} H$$

เอกสารนี้เป็นเอกสาร (Copyright) ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 คำนวณค่าตัวเก็บประจุ

$$C_1 = \frac{D^2(1-D)}{1\%Rf_s}$$

$$C_1 = \frac{(0.1042)(1-0.3227)}{(0.01)(0.5)(100 \times 10^3)} = 141.1033 \times 10^{-6} F$$

$$C_2 = \frac{(1-D)}{1\%(8)L_2f_s^2}$$

$$C_2 = \frac{(1-0.3227)}{(0.01)(8)(50 \times 10^{-6})(100 \times 10^3)^2} = 16.9325 \times 10^{-6} F$$

ค่าที่คำนวณได้คือขนาดของอุปกรณ์ที่จะนำมาใช้ ซึ่งจะเลือกค่าสูงสุดของอุปกรณ์นั้นๆ แต่ในความเป็นจริงผู้ออกแบบจึงจำเป็นต้องเลือกใช้ขนาดของอุปกรณ์ที่มีตามท้องตลาด จึงเลือกใช้

$$C_1 = 100 \mu F$$


$$C_2 = 200 \mu F$$

$$L_2 = 50 \mu H$$

$$L_1 = 100 \mu H$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3 การจำลองการทำงานของวงจรด้วยโปรแกรม PSpice



รูปที่ 3.2.1 แสดงการจำลองวงจร Quadaic buck converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการซิมูเลชันวงจร Quadraic buck converter



รูปที่ 3.3.1 แสดงสัญญาณเอาต์พุต เมื่ออินพุตเท่ากับ 48V

จากรูปแสดงวงจร Quadraic buck converter โดยใช้โปรแกรม PSpice มีค่า Duty cycle เท่ากับ 0.3227 แรงดันอินพุตเท่ากับ 48V แรงดันเอาต์พุตเท่ากับ 5V โหลดตัวต้านทานเท่ากับ 0.5Ω จากรูปสัญญาณเอาต์พุตเริ่มที่เวลา 0 ถึง 20ms ในช่วงเวลา 0 ถึง 6ms สัญญาณแรงดันเอาต์พุตจะเกิดการแกว่งขึ้น และเวลาต่อมาแรงดันเอาต์พุตจะเริ่มเข้าสู่สภาวะคงตัวตั้งแต่วันที่ 6ms


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3.2 แสดงกระแสตัวเหนี่ยวนำ I_{L1} เมื่ออินพุตเท่ากับ 48V

จากรูปแสดงกระแสเหนี่ยวนำ I_{L1} เมื่อแรงดันอินพุตเท่ากับ 48V ที่เวลา 6.00ms ถึง 6.10ms จากการจำลองมีค่าริบเปิดของกระแสตัวเหนี่ยวนำ I_{L1} เท่ากับ 1.065 ซึ่งสอดคล้องกับค่าริบเปิดที่กำหนดคือ $r \leq 20\%$ I_{L2} เมื่อ I_{L2} เท่ากับ 10A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3.3 แสดงกระแสตัวเหนี่ยวนำ I_{L2} เมื่ออินพุตเท่ากับ 48V

จากรูปแสดงกระแสตัวเหนี่ยวนำ I_{L2} เมื่อแรงดันอินพุตเท่ากับ 48V ที่เวลา 6.00ms ถึง 6.10ms จากการจำลองมีค่าริบเบิลของกระแสตัวเหนี่ยวนำ I_{L2} เท่ากับ 0.625 ซึ่งสอดคล้องกับค่าริบเบิลที่กำหนดคือ $r \leq 10\%$ I_{L2} เมื่อ I_{L2} เท่ากับ 10A


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบวงจรถดเซชโดยวิธีผลตอบสนองเชิงความถี่

4.1 การออกแบบ Two-zero-and-three-pole compensator

วงจรถดเซชที่เลือกใช้สำหรับวงจรแปลงผันแรงดัน Quadratic buck converter ที่ทำงานในโหมด CCM และใช้วิธีการควบคุมแบบแรงดัน คือ วงจรถดเซชแบบสามโพลสองซีโร ซึ่งมีฟังก์ชันถ่ายโอนระหว่างสัญญาณควบคุมและแรงดันเอาต์พุตดังสมการที่ (4.1) โดยในการออกแบบจะเลือกพิจารณาวงจรแปลงผันแรงดัน Quadratic buck converter ที่แรงดันอินพุตต่ำสุด ($V_i = 48 \text{ V}$) และกระแสเอาต์พุตสูงสุด ($I_o = 10 \text{ A}$) เป็นหลัก เนื่องจากเป็นกรณีที่ทำให้ผลตอบสนองแย่ที่สุด



รูปที่ 4.1.1 แสดงวงจร Two-zero-and-three-pole compensator

$$G_c(s) = \frac{Z_2}{Z_1} = \frac{\omega_1 \left(\frac{s}{\omega_{Z1}} + 1 \right) \left(\frac{s}{\omega_{Z2}} + 1 \right)}{s \left(\frac{s}{\omega_{P1}} + 1 \right) \left(\frac{s}{\omega_{P2}} + 1 \right)} \quad (4.1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่

$$\omega_1 = \frac{1}{(R_1(C_1 + C_2))} \quad (4.2)$$

$$\omega_{z1} = \frac{1}{R_2 C_1} \quad (4.3)$$

$$\omega_{p1} = \frac{1}{\left(\frac{R_2 C_1 C_2}{C_1 + C_2} \right)} \quad (4.4)$$

$$\omega_{z2} = \frac{1}{(C_3(R_1 + R_3))} \quad (4.5)$$

$$\omega_{p1} = \frac{1}{C_3 R_3} \quad (4.6)$$

จากที่ได้จำลองการทำงานของวงจร โดยโปรแกรม MATLAB ได้เลือก

$$\omega_1 = 0.75 \times 10^3, \omega_{z1} = 10.053 \times 10^3, \omega_{z2} = 5.655 \times 10^3, \omega_{p1} = 6.283 \times 10^4, \omega_{p2} = 12.566 \times 10^6 \quad (4.7)$$

จากสมการที่ (4.3) สามารถแทนค่าหา C_1 ได้โดยการกำหนดให้ $R_2 = 1k\Omega$ จะได้ดังนี้

$$10.053 \times 10^3 = \frac{1}{(1k)C_1} \quad (4.8)$$

$$C_1 = 995.2nF \quad (4.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (4.5) สามารถแทนค่าหา C_2 ได้ดังนี้

$$6.283 \times 10^4 = \frac{9.952 \times 10^{-7} + C_2}{(1k)(9.952 \times 10^{-7})C_2} \quad (4.10)$$

$$62.528C_2 = 9.952 \times 10^{-7} + C_2$$

$$61.528C_2 = 9.952 \times 10^{-7}$$

$$C_2 = 0.163nF \quad (4.11)$$

จากสมการที่ (4.2) สามารถแทนค่าหา R_1 ได้ดังนี้

$$0.75 \times 10^3 = \frac{1}{R_1 (995.2 \times 10^{-9} + 16.3 \times 10^{-9})} \quad (4.12)$$

$$R_1 = 1.318k\Omega \quad (4.13)$$

จากสมการที่ (4.6) สามารถจัดรูปให้อยู่ในสมการ R_3 ได้ดังนี้

$$12.566 \times 10^6 = \frac{1}{C_3 R_3} \quad (4.14)$$

$$R_3 = \frac{1}{(12.566 \times 10^3)C_3} \quad (4.15)$$

จากสมการที่ (4.4) สามารถแทนค่าหา C_3 โดยการนำ R_3 จากสมการที่ (4.15) แทนในสมการจะได้

$$5.655 \times 10^3 = \frac{1}{C_3 \left(1.318 \times 10^3 + \frac{1}{(12.566 \times 10^3)C_3} \right)} \quad (4.16)$$

$$5.655 \times 10^3 = \frac{1}{1.318 \times 10^3 C_3 + 7.958 \times 10^{-5}}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ใช้เฉพาะในวงจำกัดเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$5.655 \times 10^3 (1.318 \times 10^3 C_3 + 7.958 \times 10^{-5}) = 1$$

$$7.453 \times 10^6 C_3 + 0.450 = 1$$

$$C_3 = 134 \text{ nF} \quad (4.17)$$


สามารถหา R_3 ได้โดยการนำค่า C_3 แทนในสมการที่ (4.15) จะได้

$$R_3 = \frac{1}{(12.566 \times 10^3)(134 \times 10^{-9})} \quad (4.18)$$

$$R_3 = 0.594 \Omega \quad (4.19)$$

จากการคำนวณค่าดังกล่าวจะได้

$$R_1 = 1.318 \text{ k}\Omega, R_2 = 1 \text{ k}\Omega, R_3 = 0.594 \Omega, C_1 = 995.2 \text{ nF}, C_2 = 0.163 \text{ nF}, C_3 = 134 \text{ nF}$$



รูปที่ 4.1.2 แสดงวงจร Two-zero-and-three-pole compensator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การออกแบบ Feedback loop compensation

การออกแบบวงจรควบคุมในที่นี้จะใช้ crossover frequency เท่ากับ 10kHz และใช้ phase margin มากกว่า 45 องศา โดยที่มีค่าของซีโรของ $G_c(s)$ ที่ $\omega_{z1} = 10.053 \times 10^3$ และ $\omega_{z2} = 5.655 \times 10^3$ ค่าของ gain ที่ $\omega_1 = 0.75 \times 10^3$ และค่าของโพลที่ $\omega_{p1} = 6.283 \times 10^4$ และ $\omega_{p2} = 12.566 \times 10^6$ นำค่าดังกล่าวมาคำนวณหาค่าตัวแปรของวงจรควบคุม Two-zero-and-three-pole compensator ในสมการที่ (4.2) ถึงสมการที่ (4.6) ได้ค่าตัวแปร $R_1 = 1.318k\Omega, R_2 = 1k\Omega, R_3 = 0.594\Omega, C_1 = 995.2nF, C_2 = 0.163nF$ และ $C_3 = 134nF$ มาแทนในสมการที่ (4.1) ได้ดังนี้


$$G_c(s) = \frac{0.0985s^2 + 658.4625s + 562500}{1.265 \times 10^{-12}s^2 + 1.598 \times 10^{-5}s + s} \quad (4.20)$$

ตาราง 4.2 แสดงค่าแปรของวงจร

Circuit Paramiters	Values
V_g	48 V
V_o	5 V
C_1	100 μF
C_2	200 μF
L_1	100 μH
L_2	50 μH
R	0.5 Ω – 1 Ω
V_M	1.8 V
$T = 1/f$	10 μs


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ (4.2.2) จะแสดง Bode plot ของ $T(s)$ โดยจะเห็นได้ว่าผลการจำลองมี crossover frequency เท่ากับ 10kHz และ phase margin เท่ากับ 97.2 องศา ซึ่งเป็นไปตามเงื่อนไขที่ออกแบบไว้ข้างต้น



รูปที่ 4.2.1 แผนภาพโบดก่อนการชดเชย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.2 แผนภาพโบดหลังการชดเชย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5


การทดลองและสรุปผลการดำเนินงาน

5.1 การทดลอง

ในการทดลองนี้เราได้แบ่งการทดลองออกเป็น 2 ส่วนด้วยกันคือ การทดสอบการทำงานของวงจรโดยการซิมูเลชันจากโปรแกรม PSpice และอีกการทดลองหนึ่งคือการทดสอบการทำงานจากวงจร Quadratic buck converter with single active switch ที่ได้ออกแบบขึ้น โดยเริ่มต้นจากการสร้างสัญญาณพัลส์จาก UC3825 เพื่อขับสวิตช์ให้วงจร Quadratic buck converter with single active switch ทำงานตรงตามคุณสมบัติที่เราได้ออกแบบไว้


5.2 ผลการทดลอง

จากการทดลองเมื่อทำการทดสอบวงจรที่เราได้ออกแบบไว้ พบว่า




=Filter= Smoothing : ON CH1 : 0.00V Main : 5K Mode : AUTO
 BW : FULL CH2 : 0.0000V Zoom : 1K Type : EDGE CH2 \uparrow
 =Offset= =Record Length= =Trigger= Delay : 0.0ns Hold Off : MINIMUM

รูปที่ 5.2.1 แสดงสัญญาณกระแส I_L ที่แรงดันอินพุตเท่ากับ 48V



รูปที่ 5.2.2 แสดงสัญญาณกระแส I_{L_2} ที่แรงอินพุตเท่ากับ 48V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



=Filter= Smoothing : ON BW : FULL
 =Offset= CH1 : -0.24V CH2 : 0.0000V
 =Record Length= Main : 10K Zoom : 2K
 =Trigger= Mode : AUTO Type : EDGE CH1 Delay : 0.0ns Hold Off : MINIMUM

รูปที่ 5.2.3 แสดงสัญญาณแรงดันเอาต์พุต ที่แรงอินพุตเท่ากับ 48V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2.4 แสดงสัญญาณพัลส์ที่ใช้ขับสวิตช์ MOSFET

5.3 สรุปผลการดำเนินงาน

วงจร N-stage buck converter with single active switch เมื่อ $N=2$ โดยพัฒนามาจาก วงจร buck converter พื้นฐานซึ่งนำมาต่อ cascade กัน ปรากฏว่าผลที่ได้สามารถแปลงแรงดันได้ในย่านที่กว้างขึ้น และใช้สวิตช์เพียงตัวเดียวเพื่อที่จะควบคุมการทำงานของวงจรให้ง่ายขึ้น ส่วนสวิตช์อีกตัวหนึ่งในวงจร N-stage buck converter with single active switch เมื่อ $N=2$ จะเปลี่ยนมาเป็น D_2 ของวงจร N-stage buck converter with single active switch โดยที่แรงดันเอาต์พุตที่ได้จากวงจรจะมีค่าเหมือนกับวงจรเดิม แม้ว่าแรงดันอินพุตหรือโหลดเกิดการเปลี่ยนแปลงไปก็ตาม

จากผลทดลองการทำงานของวงจร Quadratic buck converter ที่เราได้ออกแบบไว้ ปรากฏว่าผลการทำงานของวงจรที่ได้จากการซิมูเลชันของโปรแกรม PSpice พบว่าแรงดันเอาต์พุตมีค่าเป็นเอกสารเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้ใดเห็นประโยชน์ในการค้า
5 V, กระแสเหนี่ยวนำ I_{L1} มีค่า 3.227 A และ กระแสเหนี่ยวนำ I_{L2} มีค่า 10 A ตามลำดับ
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่ 명시ไว้แต่เพียงผู้เดียว และต้องขอสงวนสิทธิ์ในสิ่งที่ปรากฏ

ในการทดลองการทำงานของวงจร Quadratic buck converter พบว่าเมื่อจ่ายแรงดันอินพุตที่ 48 V และกระแส 10 A จะได้อาแรงดันเอาต์พุตเท่ากับ 5.141 V ตามรูปที่ 5.3, กระแสเหนี่ยวนำ I_{L1} เท่ากับ 3.345 A ตามรูปที่ 5.1, และกระแสเหนี่ยวนำ I_{L2} เท่ากับ 10.157A ตามรูปที่ 5.2, และสัญญาณพัลส์ที่ใช้ในการขับสวิตช์ ตามรูปที่ 5.4 ตามลำดับ จะเห็นได้ว่าค่าที่ได้จากการทดลองการทำงานของวงจรมีค่าใกล้เคียงกันกับค่าที่ได้จากผลการซิมูเลชันของโปรแกรม PSpice

ปัญหาที่เกิดขึ้นในการทดลอง คือเกิดสัญญาณรบกวนในวงจร ทำให้ไม่สามารถวัดสัญญาณเอาต์พุตที่สมบูรณ์ของวงจรได้ จึงแก้ไขปัญหาโดยการต่อตัวเก็บประจุเข้าไปในวงจร เพื่อที่จะลดสัญญาณรบกวนลง แต่ปรากฏก็ยังคงมีสัญญาณรบกวนในวงจรอยู่บ้าง ซึ่งอาจจะเกิดจากความผิดพลาดจากการกัดลายแผ่นปริ้นซ์ของวงจรที่ไม่สมบูรณ์ ทำให้การบัดกรีจุดเชื่อมต่อของลายวงจรมีปัญหาได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภาคผนวก ก

การคำนวณค่าต่างๆที่เกี่ยวข้องกับวงจร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก.1 การออกแบบวงจรขับเคลื่อนของมอเตอร์กำลังสำหรับวงจร **Quadratic Buck Converter**



รูปที่ ก.1.1 แสดงวงจร Pulse Transformer

ในการขับเคลื่อนของมอเตอร์กำลังสำหรับวงจรแปลงแรงดันดิซีส-ดิซีสแบบบัค จำเป็นต้องสร้างวงจรขับเคลื่อนที่มีการแยกกันทางไฟฟ้าระหว่างวงจรควบคุมกับวงจรกำลัง โดยวงจรขับเคลื่อนที่เลือกใช้เป็นแบบหม้อแปลงไฟฟ้าซึ่งแสดงได้ดังรูป ก.1 การออกแบบการสร้างหม้อแปลงไฟฟ้าสามารถใช้แกนเหล็กขนาดเล็กได้ เนื่องจากส่งผ่านกำลังไฟฟ้าจำนวนน้อยจึงเลือกแกนเฟอร์ไรต์แบบ EI-19 ($A_c \approx 23.3mm^2$, $A_w \approx 51.7mm^2$, $A_p = A_c A_w = 1204.61mm^4$) จำนวนรอบของขดลวดปฐมภูมิของหม้อแปลงไฟฟ้าคำนวณได้จากสมการที่(ก.1)

$$N_p = \frac{V_{pri, pk} D_{max}}{A_c B_{max} f_s} \tag{ก.1}$$

โดยที่ N_p คือ จำนวนรอบของขดลวดปฐมภูมิของหม้อแปลงไฟฟ้า

$V_{pri, pk}$ คือ แรงดันสูงสุดทางด้านปฐมภูมิ

เมื่อ $V_{pri, pk} = 15V$, $D_{max} = 0.3227$, $B_{max} = 0.2T$ และเลือกจำนวนรอบของขดลวด

ทุติยภูมิของหม้อแปลงไฟฟ้าให้เท่ากับจำนวนรอบของขดลวดปฐมภูมิ $N_p = N_s = 18$ โดยเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ลวดทองแดงที่ใช้พันคือ ลวดทองแดงเบอร์

ไม่ว่าการันตีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 $AWG28(a_{28} = 0.08046mm^2, \Phi = 0.366mm)$

ลวดทองแดงที่ใช้พันคือ ลวดทองแดงเบอร์

$$AWG28(a_{28} = 0.08046mm^2, \Phi = 0.366mm)$$

ตัวเก็บประจุไฟฟ้าทางต้านปฐมภูมิ(C_p) ป้องกันกระแสดีซีไหลผ่านหม้อแปลงไฟฟ้า เนื่องจากแรงดันเอาต์พุตของวงจรขับเคลื่อนอสเฟตกำลัง(แรงดันเอาต์พุตของ UC3825) เป็นสัญญาณพัลส์บวกที่มีระดับอ้างอิงเป็นศูนย์ ความจุไฟฟ้าของตัวเก็บประจุไฟฟ้า C_p ต้องเลือกค่าที่ทำให้ความถี่เรโซแนนซ์ ของวงจรเรโซแนนซ์แบบอนุกรม(series resonance circuit) เนื่องจากตัวเก็บประจุไฟฟ้า C_p และตัวเหนี่ยวนำทางต้านปฐมภูมิของหม้อแปลงไฟฟ้า(L_p) น้อยกว่าความถี่ในการสวิตช์อย่างเพียงพอ เมื่อเลือกความถี่เรโซแนนซ์เป็น 0.1 เท่าของความถี่สวิตช์ ค่าความจุไฟฟ้าของตัวเก็บประจุไฟฟ้า C_p คำนวณได้จากสมการที่

$$C_p = \frac{100}{4\pi^2 f_s^2 L_p} \quad (ก.2)$$

โดยที่ C_p คือ ความจุไฟฟ้าของตัวเก็บประจุไฟฟ้าต้านปฐมภูมิ

L_p คือ ความเหนี่ยวนำของตัวเหนี่ยวนำ

ตัวเก็บประจุไฟฟ้าทางต้านทุติยภูมิ(C_s) ไดโอดเรียงกระแส(D_1) ตัวต้านทาน(R_g) และตัวต้านทาน(R_{gs}) ต่อร่วมกันเป็นวงจรแคลมป์(clamping circuit) ชนิดที่แรงดันตกคร่อมไดโอด D_1 เป็นสัญญาณพัลส์บวกที่มีระดับอ้างอิงเป็นศูนย์โวลต์ ค่าคงตัวของวงจรแคลมป์ ต้องมากกว่าคาบเวลาในการสวิตช์อย่างเพียงพอ เพื่อรักษาให้ขนาดของแรงดันตกคร่อมตัวเก็บประจุไฟฟ้า C_s คงที่ เมื่อเลือกค่าคงตัวของวงจรแคลมป์ไม่น้อยกว่า 10 เท่าของคาบเวลาในการสวิตช์ ค่าความจุไฟฟ้าของตัวเก็บประจุไฟฟ้า C_s คำนวณได้จากสมการที่ (ก.3)

$$C_s \geq \frac{10T_s}{R_g + R_{gs}} \quad (ก.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R_g คือ ความต้านทานของตัวต้านทาน R_g

R_{gs} คือ ความต้านทานของตัวต้านทาน R_{gs}

ตัวต้านทาน R_g ต่อเข้ามาเพื่อป้องกันการเกิด ้องกันการเกิด Parasitic Oscillate ที่สามารถเกิดขึ้นได้จากเก็บประจุไฟฟ้า และตัวเหนี่ยวนำแม่เหล็กที่เกิดมาจากความยาวของสายนำสัญญาณในวงจรจับเกตเอง

นอกจากนี้ความต้านทานของตัวต้านทาน R_g ยังสามารถใช้กำหนดช่วงเวลาดำเนิน (Rise Time) ของแรงดันคร่อม Gate-Source (V_{gs}) โดยเลือก $R_g = 10\Omega$ เพื่อให้ช่วงเวลาดำเนินของ V_{gs} เป็นช่วงเวลาดำเนินพอที่จะให้ MOSFET ทำการสับสวิตช์ด้วยความเร็วสูง ในส่วนของตัวต้านทาน R_{gs} ต่อเข้าไปเพื่อเป็นทางนำประจุไฟฟ้าออกขณะที่ MOSFET อยู่ในช่วงหยุดนำกระแส และ Zener Diode (D_z) ถูกต่อเข้าไปในแบบ Common Anode เพื่อช่วยจำกัดขนาดของแรงดันไฟฟ้าชั่วขณะ (Spike) ที่ V_{gs} ไม่ให้เกินพิกัดแรงดันไฟฟ้า Gate source ของตัว MOSFET

ก.2 การออกแบบค่าตัวเหนี่ยวนำ

ค่าความเหนี่ยวนำ (L_1, L_2) ที่ต้องการคือ $100\mu H, 50\mu H$ โดยเริ่มต้นจากการคำนวณหาค่าพลังงาน

จากสมการ
$$E = \frac{1}{2} LI^2_{L,max} \quad (ก.4)$$

โดยที่
$$I_{L1,av} = 3.227 A, I_{L2,av} = 10 A$$

$$I_{L,max} = I_{L,av} + \frac{\Delta I_L}{2} \quad (ก.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{L_1, \max} = I_{L_2, av} + \frac{\Delta I_{L_1}}{2}$$

$$I_{L_1, \max} = 3.227 + \frac{20\% I_{L_1, av}}{2}$$

$$I_{L_1, \max} = 3.5497 A$$

(ก.6)

$$I_{L_2, \max} = I_{L_2, av} + \frac{\Delta I_{L_2}}{2}$$

$$I_{L_1, \max} = 10 + \frac{20\% I_{L_1, av}}{2}$$

$$I_{L_1, \max} = 11 A$$

(ก.7)

แทนค่า I_{L_1}, I_{L_2} ในสมการ(ก.6)

$$E = \frac{1}{2} L I_{L, \max}^2$$

$$E_1 = \frac{1}{2} L_1 I_{L_1, \max}^2$$

(ก.8)

$$E_1 = \frac{(100 \times 10^{-6})(3.5497)^2}{2}$$

$$E_1 = 6.3001 \times 10^{-4}$$

$$E_2 = \frac{1}{2} L_2 I_{L_2, \max}^2$$

(ก.9)

$$E_2 = \frac{(50 \times 10^{-6})(11)^2}{2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$E_2 = 3.025 \times 10^{-3}$$

กำหนด $B_{\max} = 0.2 \text{ Tesla}, J = 3 \times 10^6 \text{ A/m}^2, K_c = 1, K_w = 0.6$

คำนวณหา Area product จากสมการ

$$A_p = A_w = A_c = \frac{2E}{K_w K_c J B_{\max}} \quad (\text{ก.10})$$

$$A_{p1} = \frac{2E_1}{K_w K_c J B_{\max}} \quad (\text{ก.11})$$

$$A_{p1} = \frac{2(6.3001 \times 10^{-4})}{(0.6)(1)(3)(0.2)}$$

$$A_{p1} = 35000$$

$$A_{p2} = \frac{2E_2}{K_w K_c J B_{\max}} \quad (\text{ก.12})$$

$$A_{p2} = \frac{2(3.025 \times 10^{-3})}{(0.6)(1)(3)(0.2)}$$

$$A_{p2} = 16800$$

เปิดตารางเพื่อเทียบเคียง และหาแกนเฟอร์ไรต์สำหรับสร้างตัวเหนี่ยวนำที่เหมาะสม

สำหรับ L_1 แกนเฟอร์ไรต์แบบ EER 39/42

$(A_c \approx 125, A_w \approx 267, A_{p2} = A_c A_w = 33375)$ สำหรับ L_1 แกนเฟอร์ไรต์แบบ

EER 39/42 $(A_c \approx 125, A_w \approx 267, A_{p2} = A_c A_w = 33375)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำนวณหาจำนวนรอบของขดลวดเหนี่ยวนำ L_1, L_2 จากสมการ

$$N = \frac{LI_{L,\max}}{A_c B_{\max}} \quad (\text{ก.13})$$

$$N_1 = \frac{L_1 I_{L_1,\max}}{A_c B_{\max}}$$

$$N_1 = \frac{100 \times 10^{-6} \times 3.5497}{125 \times 0.2 \times 10^{-6}}$$

$$N_1 = 14.1988 \approx 15$$

$$N_2 = \frac{L_2 I_{L_2,\max}}{A_c B_{\max}}$$

$$N_2 = \frac{50 \times 10^{-6} \times 11}{125 \times 0.2 \times 10^{-6}}$$

$$N_2 = 22$$

เมื่อ

N_1 คือจำนวนรอบของขดลวดเหนี่ยวนำ L_1

N_2 คือจำนวนรอบของขดลวดเหนี่ยวนำ L_2

คำนวณหาขนาดของขดลวดที่ใช้ จากสมการ

$$a = \frac{I_{L,\max}}{J}$$

สำหรับขนาดของขดลวด L_1 $a_1 = \frac{I_{L_1,\max}}{J} = 1.183 \text{ mm}^2$


สำหรับขนาดของขดลวด L_2 $a_2 = \frac{I_{L_2,\max}}{J} = 3.67 \text{ mm}^2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
เปิดตารางเทียบหาขนาดของขดลวดที่จะนำมาพันเป็นตัวเหนี่ยวนำ โดยในที่นี้ใช้ลวดเบอร์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีนำไปใช้

SWG 20 ($a_1 = 1.183 \text{ mm}^2, a_2 = 3.67 \text{ mm}^2$)

ภาคผนวก ข

ภาพถ่ายของ Quadratic buck converter



รูปที่ ข.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค

DATASHEET



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



October 1987
Revised January 1999

CD4049UBC • CD4050BC Hex Inverting Buffer • Hex Non-Inverting Buffer

Features

- Wide supply voltage range:
- Direct drive to 2 TTL loads at 5.0V over full temperature range
- High source and sink current capability
- Special input protection permits input voltages greater than V_{DD}

General Description

The CD4049UBC and CD4050BC hex buffers are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. These devices feature logic level conversion using only one supply voltage (V_{DD}). The input signal high level (V_{IH}) can exceed the V_{DD} supply voltage when these devices are used for logic level conversions. These devices are intended for use as hex buffers, CMOS to DTL/TTL converters, or as CMOS current drivers, and at $V_{DD} = 5.0V$, they can drive directly two DTL/TTL loads over the full operating temperature range.

Applications

- CMOS hex inverter/buffer
- CMOS to DTL/TTL hex converter
- CMOS current "sink" or "source" driver
- CMOS HIGH-to-LOW logic level converter


Ordering Code:

Order Number	Package Number	Package Description
CD4049UBCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4049UBCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
CD4050BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4050BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagrams

Pin Assignments for DIP



CD4049UBC • CD4050BC Hex Inverting Buffer • Hex Non-Inverting Buffer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

(Note 2)

Supply Voltage (V_{DD})	-0.5V to +18V
Input Voltage (V_{IN})	-0.5V to +18V
Voltage at Any Output Pin (V_{OUT})	-0.5V to V_{DD} + 0.5V
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	260°C

Recommended Operating Conditions (Note 2)

Supply Voltage (V_{DD})	3V to 15V
Input Voltage (V_{IN})	0V to 15V
Voltage at Any Output Pin (V_{OUT})	0 to V_{DD}
Operating Temperature Range (T_A)	
CD4049UBC, CD4050BC	-40°C to +85°C

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed; they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: V_{SS} = 0V unless otherwise specified.

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	-40°C		+25°C		+85°C		Units
			Min	Max	Min	Typ	Max	Min	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		4 8 16		0.03 0.05 0.07		4.0 8.0 16.0	μA μA μA
V_{OL}	LOW Level Output Voltage	$V_{IH} = V_{DD}, V_{IL} = 0V,$ $ I_O < 1 \mu A$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		0.05 0.05 0.05		0 0 0	0.05 0.05 0.05	0.05 0.05 0.05	V V V
V_{OH}	HIGH Level Output Voltage	$V_{IH} = V_{DD}, V_{IL} = 0V,$ $ I_O < 1 \mu A$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$	4.95 9.95 14.95		4.95 9.95 14.95	5 10 15		4.95 9.95 14.9	V V V
V_{IL}	LOW Level Input Voltage (CD4050BC Only)	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 0.5V$ $V_{DD} = 10V, V_O = 1V$ $V_{DD} = 15V, V_O = 1.5V$		1.5 3.0 4.0		2.25 4.5 6.75	1.5 3.0 4.0	1.5 3.0 4.0	V V V
V_{IL}	LOW Level Input Voltage (CD4049UBC Only)	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 4.5V$ $V_{DD} = 10V, V_O = 9V$ $V_{DD} = 15V, V_O = 13.5V$		1.0 2.0 3.0		1.5 2.5 3.5	1.0 2.0 3.0	1.0 2.0 3.0	V V V
V_{IH}	HIGH Level Input Voltage (CD4050BC Only)	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 4.5V$ $V_{DD} = 10V, V_O = 9V$ $V_{DD} = 15V, V_O = 13.5V$	3.5 7.0 11.0		3.5 7.0 11.0	2.75 5.5 8.25		3.5 7.0 11.0	V V V
V_{IH}	HIGH Level Input Voltage (CD4049UBC Only)	$ I_O < 1 \mu A$ $V_{DD} = 5V, V_O = 0.5V$ $V_{DD} = 10V, V_O = 1V$ $V_{DD} = 15V, V_O = 1.5V$	4.0 8.0 12.0		4.0 8.0 12.0	3.5 7.5 11.5		4.0 8.0 12.0	V V V
I_{OL}	LOW Level Output Current (Note 4)	$V_{IH} = V_{DD}, V_{IL} = 0V$ $V_{DD} = 5V, V_O = 0.4V$ $V_{DD} = 10V, V_O = 0.5V$ $V_{DD} = 15V, V_O = 1.5V$	4.6 9.8 29		4.0 8.5 25	5 12 40		3.2 6.8 20	mA mA mA
I_{OH}	HIGH Level Output Current (Note 4)	$V_{IH} = V_{DD}, V_{IL} = 0V$ $V_{DD} = 5V, V_O = 4.6V$ $V_{DD} = 10V, V_O = 9.5V$ $V_{DD} = 15V, V_O = 13.5V$	-1.0 -2.1 -7.1		-0.9 -1.9 -6.2	-1.6 -3.6 -12		-0.7 -1.5 -5	mA mA mA
I_{IN}	Input Current	$V_{DD} = 15V, V_{IN} = 0V$ $V_{DD} = 15V, V_{IN} = 15V$	-0.3 0.3		-0.3 0.3	-10 10		-1.0 1.0	μA μA

Note 3: V_{SS} = 0V unless otherwise specified.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD 4049UBC • CD 4050BC

DC Electrical Characteristics (Continued)

Note 4: These are peak output current capabilities. Continuous output current is rated at 12 mA maximum. The output current should not be allowed to exceed this value for extended periods of time. I_{OL} and I_{OH} are tested one output at a time.

AC Electrical Characteristics (Note 5)

CD4049UBC

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}\Omega$, $t_r = t_f = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{DHL}	Propagation Delay Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	65	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		45	85	ns
		$V_{DD} = 10\text{V}$		25	45	ns
		$V_{DD} = 15\text{V}$		20	35	ns
t_{THL}	Transition Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	60	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{TLH}	Transition Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
C_{IN}	Input Capacitance	Any Input		15	22.5	pF

Note 5: AC Parameters are guaranteed by DC correlated testing.

AC Electrical Characteristics (Note 6)

CD4050BC

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}\Omega$, $t_r = t_f = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		60	110	ns
		$V_{DD} = 10\text{V}$		25	55	ns
		$V_{DD} = 15\text{V}$		20	30	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
t_{THL}	Transition Time HIGH-to-LOW Level	$V_{DD} = 5\text{V}$		30	60	ns
		$V_{DD} = 10\text{V}$		20	40	ns
		$V_{DD} = 15\text{V}$		15	30	ns
t_{TLH}	Transition Time LOW-to-HIGH Level	$V_{DD} = 5\text{V}$		60	120	ns
		$V_{DD} = 10\text{V}$		30	55	ns
		$V_{DD} = 15\text{V}$		25	45	ns
C_{IN}	Input Capacitance	Any Input		5	7.5	pF

Note 6: AC Parameters are guaranteed by DC correlated testing.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

High Speed PWM Controller

FEATURES

- Compatible with Voltage or Current Mode Topologies
- Practical Operation Switching Frequencies to 1MHz
- 50ns Propagation Delay to Output
- High Current Dual Totem Pole Outputs (1.5A Peak)
- Wide Bandwidth Error Amplifier
- Fully Latched Logic with Double Pulse Suppression
- Pulse-by-Pulse Current Limiting
- Soft Start / Max. Duty Cycle Control
- Under-Voltage Lockout with Hysteresis
- Low Start Up Current (1.1mA)

CD404 9UB C • CD4050 BC Hex Inverting Buffer • Hex Non-Inverting Buffer



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่ใช้

ELECTRICAL CHARACTERISTICS: Unless otherwise stated, these specifications apply for , $R_T = 3.65k$, $C_T = 1nF$, $V_{CC} = 15V$, $-55^{\circ}C < T_A < 125^{\circ}C$ for the UC1825, $-40^{\circ}C < T_A < 85^{\circ}C$ for the UC2825, and $0^{\circ}C < T_A < 70^{\circ}C$ for the UC3825, $T_A = T_O$.

PARAMETERS	TEST CONDITIONS	UC1825 UC2825			UC3825			UNITS
		MIN	TOP	MAX	MIN	TOP	MAX	
Reference Section								
Output Voltage	$T_O = 25^{\circ}C$, $I_O = 1mA$	5.05	5.10	5.15	5.00	5.10	5.20	V
Line Regulation	$10V < V_{CC} < 30V$		2	20		2	20	mV
Load Regulation	$1mA < I_O < 10mA$		5	20		5	20	mV
Temperature Stability*	$T_{MIN} < T_A < T_{MAX}$		0.2	0.4		0.2	0.4	mV/ $^{\circ}C$
Total Output Variation*	Line, Load, Temperature	5.00		5.20	4.95		5.25	V
Output Noise Voltage*	$10Hz < f < 10kHz$		50			50		μV
Long Term Stability*	$T_J = 125^{\circ}C$, 1000hrs.		5	25		5	25	mV
Short Circuit Current	$V_{REF} = 0V$	-15	-50	-100	-15	-50	-100	mA
Oscillator Section								
Initial Accuracy*	$T_J = 2^{\circ}C$	360	400	440	360	400	440	kHz
Voltage Stability*	$10V < V_{CC} < 30V$		0.2	2		0.2	2	%
Temperature Stability*	$T_{MIN} < T_A < T_{MAX}$		5			5		%
Total Variation*	Line, Temperature	340		460	340		460	kHz
Oscillator Section (cont.)								
Clock Out High		3.9	4.5		3.9	4.5		V
Clock Out Low			2.3	2.9		2.3	2.9	V
Ramp Peak*		2.6	2.8	3.0	2.6	2.8	3.0	V
Ramp Valley*		0.7	1.0	1.25	0.7	1.0	1.25	V
Ramp Valley to Peak*		1.6	1.8	2.0	1.6	1.8	2.0	V
Error Amplifier Section								
Input Offset Voltage				10			15	mV
Input Bias Current			0.6	3		0.6	3	μA
Input Offset Current			0.1	1		0.1	1	μA
Open Loop Gain	$1V < V_O < 4V$	60	95		60	95		dB
CMRR	$1.5V < V_{CM} < 5.5V$	75	95		75	95		dB
PSRR	$10V < V_{CC} < 30V$	85	110		85	110		dB
Output Sink Current	$V_{PIN3} = 1V$	1	2.5		1	2.5		mA
Output Source Current	$V_{PIN3} = 4V$	-0.5	-1.3		-0.5	-1.3		mA
Output High Voltage	$I_{PIN3} = -0.5mA$	4.0	4.7	5.0	4.0	4.7	5.0	V
Output Low Voltage	$I_{PIN3} = 1mA$	0	0.5	1.0	0	0.5	1.0	V
Unity Gain Bandwidth*		3	5.5		3	5.5		MHz
Slew Rate*		6	12		6	12		V/ μs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS: Unless otherwise stated, these specifications apply for , $R_T = 3.65k$, $C_T = 1nF$, $V_{CC} = 15V$, $-55^{\circ}C < T_A < 125^{\circ}C$ for the UC1825, $-40^{\circ}C < T_A < 85^{\circ}C$ for the UC2825, and $0^{\circ}C < T_A < 70^{\circ}C$ for the UC3825, $T_A = T_J$.

PARAMETERS	TEST CONDITIONS	UC1825 UC2825			UC3825			UNITS
		MIN	TOP	MAX	MIN	TOP	MAX	
PWM Comparator Section								
Pin 7 Bias Current	$V_{PIN 7} = 0V$		-1	-5		-1	-5	μA
Duty Cycle Range		0		80	0		85	%
Pin 3 Zero DC Threshold	$V_{PIN 7} = 0V$	1.1	1.25		1.1	1.25		V
Delay to Output*			50	80		50	80	ns
Soft-Start Section								
Charge Current	$V_{PIN 8} = 0.5V$	3	9	20	3	9	20	μA
Discharge Current	$V_{PIN 8} = 1V$	1			1			mA
Current Limit / Shutdown Section								
Pin 9 Bias Current	$0 < V_{PIN 9} < 4V$			15			10	μA
Current Limit Threshold		0.9	1.0	1.1	0.9	1.0	1.1	V
Shutdown Threshold		1.25	1.40	1.55	1.25	1.40	1.55	V
Delay to Output			50	80		50	80	ns
Output Section								
Output Low Level	$I_{OUT} = 20mA$		0.25	0.40		0.25	0.40	V
	$I_{OUT} = 200mA$		1.2	2.2		1.2	2.2	V
Output High Level	$I_{OUT} = -20mA$	13.0	13.5		13.0	13.5		V
	$I_{OUT} = -200mA$	12.0	13.0		12.0	13.0		V
Collector Leakage	$V_C = 30V$		100	500		10	500	μA
Rise/Fall Time*	$CL = 1nF$		30	60		30	60	ns
Under-Voltage Lockout Section								
Start Threshold		8.8	9.2	9.6	8.8	9.2	9.6	V
UVLO Hysteresis		0.4	0.8	1.2	0.4	0.8	1.2	V
Supply Current Section								
Start Up Current	$V_{CC} = 8V$		1.1	2.5		1.1	2.5	mA
ICC	$V_{PIN 1}, V_{PIN 7}, V_{PIN 9} = 0V; V_{PIN 2} = 1V$		22	33		22	33	mA

* The parameter not fully tested in production but guaranteed by design


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Printed Circuit Board Layout Considerations


High speed circuits demand careful attention to layout and component placement. To assure proper performance of the UC1825 follow these rules: 1) Use a ground plane. 2) Damp or clamp parasitic inductive kick energy from the gate of driven MOSFETs. Do not allow the output pins to ring below ground. A series gate resistor or a shunt 1 Amp Schottky diode at the output pin will serve

this purpose. 3) Bypass VCC, VC, and VREF. Use 0.1 μ F monolithic ceramic capacitors with low equivalent series inductance. Allow less than 1 cm of total lead length for each capacitor between the bypassed pin and the ground plane. 4) Treat the timing capacitor, CT, like a bypass capacitor.



Error Amplifier Circuit




PWM Applications




Oscillator Circuit



Timing Resistance vs Frequency




Deadtime vs Frequency




Synchronized Operation

Two Units in Close Proximity




Generalized Synchronization




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าใครคือผู้เขียน อีกหนึ่งส่วนที่ไม่ให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Forward Technique for Off-Line Voltage Mode Application




Constant Volt-Second Clamp Circuit

The circuit shown here will achieve a constant volt-second product clamp over varying input voltages. The ramp generator components, RT and CR are chosen so that the ramp at Pin 9 crosses the 1V threshold at the same time the desired maximum volt-second product is reached. The delay through the functional nor block must be such that the ramp capacitor can be completely discharged during the minimum deadtime.




Output Section


Simplified Schematic




Rise/Fall Time (CL=1nF)



Rise/Fall Time (CL=10nF)




Saturation Curves



เอกสารนี้เป็นเอกสารที่สร้างขึ้นสำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ 1.5 โยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Open Loop Laboratory Test Fixture




UDG-92032-2

This test fixture is useful for exercising many of the UC1825's functions and measuring their specifications.

As with any wideband circuit, careful grounding and by-pass procedures should be followed. The use of a ground plane is highly recommended.

Design Example: 50W, 48V to 5V DC to DC Converter - 1.5MHz Clock Frequency



UDG-92033-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญตาได้เห็นไปใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PACKAGING INFORMATION

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾
5962-87681012A	ACTIVE	LCCC	FK	20	1	TBD	POST-PLATE	Level-NC-NC-NC
5962-8768101EA	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	Level-NC-NC-NC
5962-8768101QFA	ACTIVE	CFP	W	16	1	TBD	A42 SNPB	Level-NC-NC-NC
5962-8768101V2A	ACTIVE	LCCC	FK	20	1	TBD	Call TI	Level-NC-NC-NC
5962-8768101VEA	ACTIVE	CDIP	J	16	1	TBD	Call TI	Level-NC-NC-NC
UC1825J	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	Level-NC-NC-NC
UC1825J883B	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	Level-NC-NC-NC
UC1825JQMLV	ACTIVE	CDIP	J	16		TBD	Call TI	Call TI
UC1825L	ACTIVE	LCCC	FK	20	1	TBD	POST-PLATE	Level-NC-NC-NC
UC1825L883B	ACTIVE	LCCC	FK	20	1	TBD	POST-PLATE	Level-NC-NC-NC
UC1825LQMLV	ACTIVE	LCCC	FK	20		TBD	Call TI	Call TI
UC1825W883B	ACTIVE	CFP	W	16	1	TBD	A42 SNPB	Level-NC-NC-NC
UC2825DW	ACTIVE	SOIC	DW	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC2825DW1	PREVIEW	SOIC	DW	16		Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC2825DWTR	ACTIVE	SOIC	DW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC2825DWTRG4	ACTIVE	SOIC	DW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC2825J	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	Level-NC-NC-NC
UC2825N	ACTIVE	PDIP	N	16	25	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-NC-NC-NC
UC2825NG4	ACTIVE	PDIP	N	16	25	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-NA-NA-NA
UC2825Q	ACTIVE	PLCC	FN	20	46	Green (RoHS & no Sb/Br)	CU SN	Level-2-260C-1 YEAR
UC2825QTR	ACTIVE	PLCC	FN	20	1000	Green (RoHS & no Sb/Br)	CU SN	Level-2-260C-1 YEAR
UC3825DW	ACTIVE	SOIC	DW	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC3825DWG4	ACTIVE	SOIC	DW	16	40	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC3825DWTR	ACTIVE	SOIC	DW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC3825DWTRG4	ACTIVE	SOIC	DW	16	2000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-2-260C-1 YEAR
UC3825J	ACTIVE	CDIP	J	16	1	TBD	A42 SNPB	Level-NC-NC-NC
UC3825N	ACTIVE	PDIP	N	16	25	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-NC-NC-NC
UC3825NG4	ACTIVE	PDIP	N	16	25	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-NC-NC-NC
UC3825Q	ACTIVE	PLCC	FN	20	46	Green (RoHS & no Sb/Br)	CU SN	Level-2-260C-1 YEAR
UC3825QTR	ACTIVE	PLCC	FN	20	1000	Green (RoHS & no Sb/Br)	CU SN	Level-2-260C-1 YEAR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไข Addendum-Page 1 อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MBR1545CT is a Preferred Device

SWITCHMODE™ Power Rectifier

... using the Schottky Barrier principle with a platinum barrier metal. These state-of-the-art devices have the following features:

- Center-Tap Configuration
- Guardring for Stress Protection
- Low Forward Voltage
- 150°C Operating Junction Temperature
- Epoxy Meets UL94, VO at 1/8"

Mechanical Characteristics:

- Case: Epoxy, Molded
- Weight: 1.9 grams (approximately)
- Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable
- Lead Temperature for Soldering Purposes: 260°C Max. for 10 Seconds
- Shipped 50 units per plastic tube
- Marking: B1535, B1545

MAXIMUM RATINGS


Rating	Symbol	Value	Unit
Peak Repetitive Reverse Voltage	V _{RRM}		V
Working Peak Reverse Voltage	V _{VRM}		
DC Blocking Voltage	V _R	35 45	
Average Rectified Forward Current (Rated V _R , T _C = 105°C) Per Diode Per Device	I _{F(AV)}	7.5 15	A
Peak Repetitive Forward Current (Rated V _R , Square Wave, 20 kHz, T _C = 105°C) Per Diode	I _{FRM}	15	A
Non-Repetitive Peak Surge Current (Surge Applied at Rated Load Conditions Halfwave, Single Phase, 60 Hz)	I _{FSM}	150	A
Peak Repetitive Reverse Surge Current (2.0 ms, 1.0 kHz)	I _{RRM}	1.0	A
Storage Temperature Range	T _{stg}	-65 to +175	°C
Operating Junction Temperature	T _J	-65 to +150	°C
Voltage Rate of Change (Rated V _R)	dv/dt	1000	V/ms



ON Semiconductor™


<http://onsemi.com>

**SCHOTTKY BARRIER
RECTIFIERS
15 AMPERES
35 and 45 VOLTS**



TO-220AB
CASE 221A
PLASTIC

MARKING DIAGRAM



YY = Year
WW = Work Week
B15x5 = Device Code
x = 3 or 4
AKA = Diode Polarity

ORDERING INFORMATION

Device	Package	Shipping
MBR1535CT	TO-220	50 Units/Rail
MBR1545CT	TO-220	50 Units/Rail

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น Preferred devices are recommended choices for future use and best overall value.

THERMAL CHARACTERISTICS PER DIODE

Characteristic	Symbol	Value	Unit
Maximum Thermal Resistance, Junction to Case	R _{θJC}	3.0	°C/W
Maximum Thermal Resistance, Junction to Ambient	R _{θJA}	60	°C/W

ELECTRICAL CHARACTERISTICS PER DIODE

Maximum Instantaneous Forward Voltage (Note 1.) (i _F = 7.5 Amps, T _C = 125°C) (i _F = 15 Amps, T _C = 125°C) (i _F = 15 Amps, T _C = 25°C)	V _F	0.57 0.72 0.84	Volts
Maximum Instantaneous Reverse Current (Note 1.) (Rated dc Voltage, T _C = 125°C) (Rated dc Voltage, T _C = 25°C)	i _r	15 0.1	mA

1. Pulse Test: Pulse Width = 300 μs, Duty Cycle ≤ 2.0%



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่รวมกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 1. Typical Forward Voltage




Figure 2. Typical Reverse Current




Figure 3. Current Derating, Case




Figure 4. Current Derating, Ambient




Figure 5. Power Dissipation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



IRF640, SiHF640

Vishay Siliconix

Power MOSFET

PRODUCT SUMMARY	
V_{DS} (V)	200
$R_{DS(on)}$ (Ω)	$V_{GS} = 10\text{ V}$ 0.18
Q_g (Max.) (nC)	70
Q_{gs} (nC)	13
Q_{gd} (nC)	39
Configuration	Single

FEATURES

- Dynamic dV/dt Rating
- Repetitive Avalanche Rated
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements
- Lead (Pb)-free Available





RoHS*
COMPLIANT

DESCRIPTION

Third generation Power MOSFETs from Vishay provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-220 package is universally preferred for all commercial-industrial applications at power dissipation levels to approximately 50 W. The low thermal resistance and low package cost of the TO-220 contribute to its wide acceptance throughout the industry.



ORDERING INFORMATION	
Package	TO-220
Lead (Pb)-free	IRF640PbF SiHF640-E3
SnPb	IRF640 SiHF640



ABSOLUTE MAXIMUM RATINGS $T_C = 25^\circ\text{C}$, unless otherwise noted			
PARAMETER	SYMBOL	LIMIT	UNIT
Drain-Source Voltage	V_{DS}	200	V
Gate-Source Voltage	V_{GS}	± 20	
Continuous Drain Current	I_D	V_{GS} at 10 V $T_C = 25^\circ\text{C}$	A
Pulsed Drain Current ^a		$T_C = 100^\circ\text{C}$	
Linear Derating Factor	I_{DM}	72	
Single Pulse Avalanche Energy ^b		1.0	W/°C
Repetitive Avalanche Current ^a	E_{AS}	580	mJ
Repetitive Avalanche Energy ^a	I_{AR}	18	A
Maximum Power Dissipation	E_{AR}	13	mJ
Peak Diode Recovery dV/dt ^c	P_D	125	W
Operating Junction and Storage Temperature Range	dV/dt	5.0	V/ns
Soldering Recommendations (Peak Temperature)	T_J, T_{stg}	-55 to +150	°C
Mounting Torque		300 ^d	
		10	lbf · in
		1.1	N · m

Notes

- Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).
- $V_{DD} = 50\text{ V}$, starting $T_J = 25^\circ\text{C}$, $L = 2.7\text{ mH}$, $R_G = 25\ \Omega$, $I_{AS} = 18\text{ A}$ (see fig. 12).
- $I_{SD} \leq 18\text{ A}$, $dI/dt \leq 150\text{ A}/\mu\text{s}$, $V_{DD} \leq V_{DS}$, $T_J \leq 150^\circ\text{C}$.
- 1.6 mm from case.

* Pb containing terminations are not RoHS compliant, exemptions may apply

THERMAL RESISTANCE RATINGS				
PARAMETER	SYMBOL	TYP.	MAX.	UNIT
Maximum Junction-to-Ambient	R_{thJA}	-	62	°C/W
Case-to-Sink, Flat, Greased Surface	R_{thCS}	0.50	-	
Maximum Junction-to-Case (Drain)	R_{thJC}	-	1.0	

SPECIFICATIONS $T_J = 25^\circ\text{C}$, unless otherwise noted						
PARAMETER	SYMBOL	TEST CONDITIONS	MIN.	TYP.	MAX.	UNIT
Static						
Drain-Source Breakdown Voltage	V_{DS}	$V_{GS} = 0\text{ V}, I_D = 250\ \mu\text{A}$	200	-	-	V
V_{DS} Temperature Coefficient	$\Delta V_{DS}/T_J$	Reference to $25^\circ\text{C}, I_D = 1\text{ mA}$	-	0.29	-	V/°C
Gate-Source Threshold Voltage	$V_{GS(th)}$	$V_{DS} = V_{GS}, I_D = 250\ \mu\text{A}$	2.0	-	4.0	V
Gate-Source Leakage	I_{GSS}	$V_{GS} = \pm 20\text{ V}$	-	-	± 100	nA
Zero Gate Voltage Drain Current	I_{DSS}	$V_{DS} = 200\text{ V}, V_{GS} = 0\text{ V}$	-	-	25	μA
Drain-Source On-State Resistance	$R_{DS(on)}$	$V_{DS} = 160\text{ V}, V_{GS} = 0\text{ V}, T_J = 125^\circ\text{C}$	-	-	250	
Forward Transconductance	g_{fs}	$V_{GS} = 10\text{ V}, I_D = 11\text{ A}_b$	-	-	0.18	Ω
		$V_{DS} = 50\text{ V}, I_D = 11\text{ A}_b$	6.7	-	-	S
Dynamic						
Input Capacitance	C_{iss}	$V_{GS} = 0\text{ V}, V_{DS} = 25\text{ V}, f = 1.0\text{ MHz}, \text{ see fig. 5}$	-	1300	-	pF
Output Capacitance	C_{oss}		-	430	-	
Reverse Transfer Capacitance	C_{rss}		-	130	-	
Total Gate Charge	Q_g	$V_{GS} = 10\text{ V}, I_D = 18\text{ A}, V_{DS} = 160\text{ V}, \text{ see fig. 6 and 13}_b$	-	-	70	nC
Gate-Source Charge	Q_{gs}		-	-	13	
Gate-Drain Charge	Q_{gd}		-	-	39	
Turn-On Delay Time	$t_{d(on)}$		-	14	-	
Rise Time	t_r	$V_{DD} = 100\text{ V}, I_D = 18\text{ A}, R_G = 9.1\ \Omega, R_D = 5.4\ \Omega, \text{ see fig. 10}_b$	-	51	-	ns
Turn-Off Delay Time	$t_{d(off)}$		-	45	-	
Fall Time	t_f		-	36	-	
Internal Drain Inductance	L_D	Between lead, 6 mm (0.25") from package and center of die contact 	-	4.5	-	nH
Internal Source Inductance	L_S		-	7.5	-	
Drain-Source Body Diode Characteristics						
Continuous Source-Drain Diode Current	I_S	MOSFET symbol showing the integral reverse p - n junction diode 	-	-	18	A
Pulsed Diode Forward Current ^a	I_{SM}		-	-	72	
Body Diode Voltage	V_{SD}	$T_J = 25^\circ\text{C}, I_S = 18\text{ A}, V_{GS} = 0\text{ V}_b$	-	-	2.0	V
Body Diode Reverse Recovery Time	t_{rr}	$T_J = 25^\circ\text{C}, I_F = 18\text{ A}, dI/dt = 100\text{ A}/\mu\text{s}_b$	-	300	610	ns
Body Diode Reverse Recovery Charge	Q_{rr}		-	3.4	7.1	μC
Forward Turn-On Time	t_{on}	Intrinsic turn-on time is negligible (turn-on is dominated by L_S and L_D)				

- Notes**
- a. Repetitive rating; pulse width limited by maximum junction temperature (see fig. 11).
 - b. Pulse width $\leq 300\ \mu\text{s}$; duty cycle $\leq 2\%$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่แบบลงเนื้อหาและที่ยังมีลิขสิทธิ์ของเอกสารของที่นี่โดยไม่ได้รับอนุญาต

TYPICAL CHARACTERISTICS 25 °C, unless otherwise noted




Fig. 1 - Typical Output Characteristics, $T_c = 25^\circ\text{C}$




Fig. 3 - Typical Transfer Characteristics




Fig. 2 - Typical Output Characteristics, $T_c = 150^\circ\text{C}$




Fig. 4 - Normalized On-Resistance vs. Temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า




Fig. 5 - Typical Capacitance vs. Drain-to-Source Voltage




Fig. 7 - Typical Source-Drain Diode Forward Voltage




Fig. 6 - Typical Gate Charge vs. Gate-to-Source Voltage




Fig. 8 - Maximum Safe Operating Area

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหาและต้องขออนุญาตก่อนใช้ของเอกสารนี้ซึ่งมีเอกสารไว้ให้




Fig. 9 - Maximum Drain Current vs. Case Temperature




Fig. 10a - Switching Time Test Circuit




Fig. 10b - Switching Time Waveforms




Fig. 11 - Maximum Effective Transient Thermal Impedance, Junction-to-Case




Fig. 12a - Unclamped Inductive Test Circuit




Fig. 12b - Unclamped Inductive Waveforms




Fig. 12c - Maximum Avalanche Energy vs. Drain Current




Fig. 13a - Basic Gate Charge Waveform




Fig. 13b - Gate Charge Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหาและต้องขออนุญาตใช้ของเอกสารนี้ซึ่งมีเครื่องหมายไว้

Peak Diode Recovery dV/dt Test Circuit




Fig. 14 - For N-Channel

Vishay Siliconix maintains worldwide manufacturing capability. Products may be manufactured at one of several qualified locations. Reliability data for Silicon Technology and Package Reliability represent a composite of all qualified locations. For related documents such as package/tape drawings, part marking, and reliability data, see <http://www.vishay.com/ppg?91036>.

เอกสารอ้างอิง

- [1] ดวงจิต เจริญประเสริฐกิจ, วันวิสาข์ วรรณจันทร์. “การออกแบบระบบควบคุมของ Buck converter” วิทยานิพนธ์ สาขาวิศวกรรมระบบควบคุม , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2548
- [2] กัญติชา กิตติพิรัชล “การออกแบบวงจรควบคุมของแหล่งจ่ายกำลังไฟฟ้าแบบสวิตช์” วิทยานิพนธ์ วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมระบบควบคุม บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2547.
- [3] เกศสุดา การะเกษ. (ม.ป.ป.). “การออกแบบวงจรควบคุมคริติคัลคอนเวอร์เตอร์” . รายงานการวิจัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- [4] M.G. Ortiz - Lopez¹ J.Leyva - Ramos¹ E.E. Carbajal – Gutierrez¹ J.A. Morales – Saldana . “Modelling and analysis of switch-mode cascade converter with a single active switch”. IET Power Electron., 2008, Vol 1, No.4, pp. 478-487.
- [5] Dragan Maksimovic, Member, IEEE, and Slobodan Cuk, Member,IEEE “ Switching Converters With Wide DC Conversion Range” . IEEE TRANSACTIONS ON POWER ELECTRONICS. Vol. 6, NO. 1, JANUARY 1991 .
- [6] D.W. Hart, Introduction to Power Electronic , Prentice Hall Inc, 1997.
- [7] R.W. Erickson and D. Maksimovic , Fundamental of Power Electronics, 2nd ed.,Kiuwer,2001.
- [8] N.Mohan, et.al. Power Electronics: Converter, Applications,and Design. 3rd Ed. John Wiley&Sons, Inc. 2003. pp. 161-197.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้