

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การศึกษา FPGA เพื่อประยุกต์สำหรับการเข้ารหัสลับ

A STUDY OF FPGA APPLICATION FOR ENCRYPTION



T119199



เลขหมู่.....
เลขทะเบียน **119199**
วัน,เดือน,ปี..... - 6 S.ค. 2554

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมการวัดคุม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2553

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A STUDY OF FPGA APPLICATION FOR ENCRYPTION




**A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
BACHELOR OF ENGINEERING IN INSTRUMENTATION ENGINEERING
FACULTY OF ENGINEERING
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

ACADEMIC YEAR 2010

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สาขาวิชาวิศวกรรมการวัดคุม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองปริญญาานิพนธ์

หัวข้อปริญญาานิพนธ์ การศึกษา FPGA เพื่อประยุกต์สำหรับการเข้ารหัสลับ
A STUDY OF FPGA APPLICATION FOR ENCRYPTION
นักศึกษาผู้จัดทำ นายภาณุวัฒน์ มณีวงศ์ รหัสนักศึกษา 50011172
นางสาววิภาวรรณ กฤษสนัน รหัสนักศึกษา 50011474
นายสุทธิพัฒน์ แสนใจยา รหัสนักศึกษา 50011715
ปริญญา วิศวกรรมศาสตรบัณฑิต
สาขาวิชา วิศวกรรมการวัดคุม
ปีการศึกษา 2553

อาจารย์ผู้ควบคุมปริญญาานิพนธ์	ลายมือชื่อ
รองศาสตราจารย์ วิริยะ กองรัตน์	

หัวข้อปริญญาโท การศึกษา FPGA เพื่อประยุกต์สำหรับการเข้ารหัสลับ
 A STUDY OF FPGA APPLICATION FOR ENCRYPTION

นักศึกษาผู้จัดทำ นายภาณุวัฒน์ มณีวงศ์ รหัสนักศึกษา 50011172
 นางสาววิภาวรรณ กฤษสนั่น รหัสนักศึกษา 50011474
 นายสุทธิวัฒน์ แสนใจยา รหัสนักศึกษา 50011715

อาจารย์ที่ปรึกษา รองศาสตราจารย์ วิริยะ กองรัตน์

ปีการศึกษา 2553

บทคัดย่อ

การสื่อสารข้อมูลเป็นที่ยอมรับโดยทั่วไป ว่ามีความสำคัญต่อการดำรงชีวิตประจำวันเป็นอย่างมาก แนวโน้มการแลกเปลี่ยนข้อมูลส่วนตัวมักจะส่งผ่านโครงข่ายของการสื่อสารในรูปแบบต่างๆ จุดนี้เองเป็นสาเหตุที่จะทำให้เกิดการรั่วไหลของข้อมูลเนื่องจากการทำการจารกรรมข้อมูลซึ่งเป็นความเสี่ยงต่อความปลอดภัยของข้อมูลและการละเมิดสิทธิส่วนบุคคล ในบทความนี้จึงได้เสนอเทคนิคการเข้ารหัสลับของข้อมูลก่อนส่งออกไปตัวกลางการสื่อสาร เพื่อป้องกันไม่ให้ข้อมูลรั่วไหลโดยเทคนิคการเข้ารหัสนี้ประกอบด้วยการประยุกต์ใช้รีพริคิตอลอเนกประสงค์ FPGA เป็นฮาร์ดแวร์และใช้ภาษา VHDL เป็นซอฟต์แวร์ในการออกแบบการเข้ารหัสข้อมูล

Thesis Title A Study of FPGA Application for Encryption

Authors Mr. Panuwat Maneewong
Miss Wiphawan Kritsanan
Mr. Sutthihpat Saenchaiya

Thesis Advisor Assoc.Prof. Viriya Kongratana

Year 2010

ABSTRACT

Data communications are generally accepted as important to their daily life very much. In general, the exchange of personal information is often sent through the communication network in various forms. At this point, it will be cause the leakage of information. The personal information data lost will violently break out personal privacy. This article presents a technique for encrypting data before sending it out to the media of communication. To prevent the information from leakage, the encryption technique is applied before sending. Digital multi-chip FPGA using VHDL language and the hardware is implemented to encrypt the data.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงไปด้วยดีต้องขอขอบพระคุณท่านอาจารย์ที่ปรึกษารองศาสตราจารย์ วิริยะ กองรัตน์ ที่ให้คำปรึกษาและคำแนะนำในการทำโครงการนี้เป็นอย่างคิดตลอดมา รวมไปถึงทุกท่านที่ได้ให้คำแนะนำและให้ความช่วยเหลือด้วยดีมาโดยตลอดซึ่งไม่ได้เอ่ยนามมา ณ ที่นี้ ที่ให้ความช่วยเหลือในด้านต่าง ๆ จนเสร็จสมบูรณ์

ขอขอบพระคุณคณาจารย์และบุคลากรภาควิชาวิศวกรรมการวัดคุม ซึ่งได้รับความกรุณาให้คำแนะนำเสนอแนะแนวทางการศึกษาค้นคว้า ให้คำปรึกษาและแก้ไขปรับปรุงข้อบกพร่องต่าง ๆ จนเป็นผลให้ปริญญานิพนธ์ฉบับนี้สมบูรณ์

สุดท้ายนี้ขอกราบขอบพระคุณ บิดา มารดา ครอบครัว ญาติพี่น้อง เพื่อน ๆ ทุกคนที่คอยเป็นห่วงและให้กำลังใจด้วยดีตลอดมา จนกระทั่งทำปริญญานิพนธ์สำเร็จลุล่วงได้ ประโยชน์อันพึงมีจากการศึกษาปริญญานิพนธ์ครั้งนี้ ขอมอบและอุทิศแด่บิดา มารดา บรรพบุรุษผู้ให้ชีวิตและทรัพย์สิน ครูอาจารย์ ผู้ประสิทธิ์ประสาทวิชาความรู้แก่คณะผู้จัดทำตลอดจนผู้มีพระคุณทุกท่าน คณะผู้จัดทำรู้สึกซาบซึ้งเป็นอย่างยิ่งจึงใคร่ขอกราบขอบพระคุณเป็นอย่างสูงไว้ ณ ที่นี้

คณะผู้จัดทำ

สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญตาราง.....	VIII
สารบัญภาพ.....	IX
บทที่ 1 บทนำ.....	1
1.1 ความสำคัญของปริิณยานิพนธ์.....	1
1.2 วัตถุประสงค์ของปริิณยานิพนธ์.....	1
1.3 ขอบเขตของปริิณยานิพนธ์.....	1
1.4 ประโยชน์ที่คาดว่าจะได้รับ.....	2
บทที่ 2 ทฤษฎี.....	3
2.1 ระบบรหัสลับ.....	3
2.2 การจำแนกประเภทของระบบรหัสลับ.....	3
2.3 รอม (ROM : Read Only Memory).....	4
2.3.1 แมนนวลรอม (Manual ROM).....	4
2.3.2 ฟิร์ม (PROM : Programmable Read – Only Memory).....	4
2.3.3 อีพรอม (EPROM : Erasable Programmable Read – Only Memory).....	5
2.3.4 อีเอพรอม (EAPROM : Electrically Alterable Read – Only Memory).....	5
2.4 พื้นฐานการสื่อสารแบบอนุกรม.....	5
2.5 UART.....	6
2.6 มาตรฐาน RS – 232C.....	11
2.6.1 ลักษณะของคอนเน็กเตอร์แบบ D – Type.....	12
2.6.2 รายละเอียดของสายสัญญาณ.....	13
2.6.3 องค์ประกอบของการรับส่งข้อมูลแบบอนุกรม.....	14
2.6.4 อัตราเร็วในการรับส่งข้อมูลแบบอนุกรม.....	15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
2.7 ความเป็นมาของ FPGA (Field Programmable Gate Array).....	15
2.7.1 ประเภทของ ASIC.....	16
2.7.1.1 Full – Custom	16
2.7.1.2 Semi – Custom.....	16
2.7.2 Standard – Cell – Based ASIC.....	16
2.7.3 Masked Gate – Array – Based ASIC.....	17
2.7.4 Programmable.....	17
2.8 Programmable Logic Device (PLD).....	17
2.8.1 PROM (Programmable Read Only Memory).....	18
2.8.2 PLA (Programmable Logic Array).....	19
2.8.3 PAL (Programmable Array Logic).....	19
2.8.4 EPLD (Erasable Programmable Logic Device).....	20
2.9 Field – Programmable Gate Array (FPGA).....	20
2.9.1 ทำความรู้จักกับ FPGA.....	20
2.9.1.1 การโปรแกรมโดยการทำให้เกิดการเปลี่ยนแปลงทางกายภาพ.....	20
2.9.2 การโปรแกรมโดยใช้หน่วยความจำ.....	21
2.9.2.1 EEPROM Based FPGA.....	21
2.9.2.2 SRAM Based FPGA.....	21
2.9.3 โครงสร้างภายในของ FPGA.....	21
2.9.4 การออกแบบโดยใช้ภาษาอธิบายพฤติกรรมของฮาร์ดแวร์.....	22
2.9.4.1 การสังเคราะห์วงจร (Logic Synthesis).....	22
2.9.4.2 การแบ่งวงจร (Partitioning).....	23
2.9.4.3 การวางอุปกรณ์ (Placement).....	23
2.9.4.4 การเชื่อมต่อสัญญาณ (Routing).....	23
2.9.4.5 ความหน่วงด้านเวลา (Delay).....	24
2.9.4.6 การจำลองการทำงานของวงจร (Simulation).....	24
2.9.5 การโปรแกรมอุปกรณ์ FPGA (Configuration).....	25
2.9.6 เครื่องมือสำหรับการออกแบบ FPGA.....	25

สารบัญ (ต่อ)

	หน้า
2.10 ภาษา VHDL.....	26
2.10.1 ประวัติความเป็นมาของภาษา VHDL.....	26
2.10.2 ข้อกำหนด.....	27
2.10.2.1 ลักษณะทั่วไป.....	27
2.10.2.2 สนับสนุนการออกแบบแบบลำดับชั้น.....	27
2.10.2.3 ไลบรารี.....	28
2.10.2.4 ลำดับคำสั่ง.....	28
2.10.2.5 การกำหนดคุณสมบัติ.....	28
2.10.2.6 ชนิดของข้อมูล.....	28
2.10.2.7 โปรแกรมย่อย.....	29
2.10.2.8 การควบคุมเวลา.....	29
2.10.2.9 การกำหนดแบบโครงสร้าง.....	29
2.10.3 การออกแบบระบบดิจิทัล.....	29
2.10.4 องค์ประกอบของภาษาวีเอชดีแอล.....	32
2.10.4.1 หน่วยการออกแบบเอนทิตี (Entity Design Unit).....	32
2.10.4.2 หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit).....	33
2.10.4.3 หน่วยการออกแบบแพ็คเกจ (Package Design Unit).....	37
2.10.4.4 หน่วยการออกแบบโครงแบบ (Configuration Design Unit).....	38
บทที่ 3 วิธีการดำเนินงาน.....	39
3.1 การออกแบบการเข้ารหัสลับ.....	39
3.1.1 การสังเคราะห์ข้อมูลข่าวสาร.....	40
3.1.2 Transmission of a Byte.....	40
3.1.3 Conceptual Block Diagram of a UART Receiving Subsystem.....	41
3.1.4 หลักของการเข้ารหัส.....	42
3.1.4.1 Flow Chart ของการเข้ารหัส.....	42
3.1.4.2 Finite State Machine ของการเข้ารหัส.....	43

สารบัญ (ต่อ)

หน้า

3.1.5 หลักการของการถอดรหัส.....	43
3.1.5.1 Flow Chart ของการถอดรหัส.....	43
3.1.5.2 Finite State Machine ของการถอดรหัส.....	45
3.2 การจัดเก็บในส่วนของข้อมูลจาก FPGA.....	45
บทที่ 4 ผลการทดลอง.....	46
4.1 แสดงผลการเข้ารหัสลับ.....	46
4.1.1 การเข้ารหัสลับข้อความ.....	46
4.1.2 การส่งรหัสลับข้อความมากกว่า 12 word.....	47
4.1.3 การส่งรหัสลับข้อความน้อยกว่า 12 word.....	48
บทที่ 5 สรุปผลการวิจัยและข้อเสนอแนะ.....	49
5.1 การศึกษาและจำลองโปรแกรมโดยใช้ VHDL.....	49
5.2 การทดลองโปรแกรมลงบนอุปกรณ์ FPGA.....	49
5.3 ข้อเสนอแนะ.....	49
บรรณานุกรม.....	50
ภาคผนวก.....	51

สารบัญตาราง

ตารางที่

หน้า

1.1 แสดงลักษณะการทำงานของสัญญาณ.....13



สารบัญภาพ

ภาพที่	หน้า
2.1 คอนเน็กเตอร์ของ RS – 232.....	12
2.2 แผนผังคอนเน็กเตอร์ของ RS – 232.....	13
2.3 ประเภทของ ASIC.....	16
2.4 วงจรพื้นฐานของ PLD ซึ่งอยู่ในรูปผลคูณร่วมบวก.....	17
2.5 ลักษณะของ PROM เมื่อเปรียบเทียบกับวงจรในรูปผลคูณร่วมบวก.....	18
2.6 วงจรพื้นฐานภายในของ PLA.....	19
2.7 วงจรพื้นฐานภายในของ PAL.....	19
2.8 โครงสร้างภายในของ FPGA รุ่น Discovery – III XC3S200 Board Manual.....	21
2.9 แสดงขั้นตอนการออกแบบระบบดิจิทัล.....	30
2.10 ขั้นตอนการออกแบบจากบนลงล่าง.....	31
2.11 โครงสร้างโดยทั่วไปของหน่วยการออกแบบเฮนทิตี.....	32
2.12 รูปแบบของอาร์เอสฟลิปฟล็อป.....	33
2.13 โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม.....	34
2.14 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปตามฟังก์ชันบูลีน.....	34
2.15 โครงสร้างภายในสถาปัตยกรรมของอาร์เอสฟลิปฟล็อป.....	35
2.16 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปในลักษณะโครงสร้าง.....	35
2.17 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปในลักษณะพฤติกรรม.....	36
2.18 แสดงหน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปในลักษณะผสม.....	36
2.19 โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ.....	37
2.20 โครงสร้างโดยทั่วไปของบอดีแพ็คเกจ.....	38
2.21 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ.....	38
3.1 แสดงหลักการทำงานของการเข้ารหัสลับ.....	39
3.2 แสดงรูปรหัสคำ.....	40
3.3 แสดงการส่งข้อมูล 8 บิตและบิตหยุด 1.....	40
3.4 แสดง Finite State Machine ของ Transmission of a byte.....	41
3.5 แสดงวงจรอินเทอร์เฟซให้บัฟเฟอร์และสถานะระหว่าง UART และ FPGA.....	41
3.6 แสดง Flow chart ของการเข้ารหัส.....	42
3.7 แสดง Finite State Machine ของการเข้ารหัส.....	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญภาพ (ต่อ)

ภาพที่	หน้า
3.8 แสดง Flow Chart ของการถอดรหัส.....	44
3.9 แสดง Finite State Machine ของการถอดรหัส.....	45
4.1 แสดงรูปแบบการเข้ารหัสครั้งละ 12 word.....	46
4.2 แสดงการส่งสัญญาณมากกว่า 12 word.....	47
4.3 แสดงการส่งสัญญาณน้อยกว่า 12 word.....	48



บทที่ 1

บทนำ

1.1 ความสำคัญของปัญญาประดิษฐ์

ในปัจจุบันเราได้มีการพัฒนาทางด้านการสื่อสารอย่างรวดเร็ว ซึ่งการสื่อสารนับเป็นปัจจัยสำคัญอย่างหนึ่งในการพัฒนาประเทศของทุก ๆ ประเทศ โดยเมื่อประชากรเพิ่มขึ้นก็ย่อมมีการติดต่อสื่อสารกันมากขึ้น ไม่ว่าจะเป็นในทางด้านธุรกิจการศึกษาและอีกหลาย ๆ ด้าน โดยการสื่อสารของผู้ใช้บริการที่เป็นประชาชนทั่วไปผ่านระบบโทรคมนาคมเหล่านี้ มักอาจจะถูกดักฟังได้ไม่ยาก หากบุคคลที่สามมีอุปกรณ์ที่ทันสมัย แต่สำหรับการสื่อสารของหน่วยงานราชการทางทหาร เพื่อเหตุผลในเรื่องความมั่นคงของประเทศมักจะมีระบบการสื่อสารที่ซับซ้อนกว่า เพราะจะต้องมีมาตรการรักษาความปลอดภัย และระบบป้องกันการดักฟังของผู้ไม่ประสงค์ดี โดยเฉพาะอย่างยิ่งในภาวะศึกสงครามการติดต่อแลกเปลี่ยนข่าวสารระหว่างหน่วยรบส่วนต่างๆ กับศูนย์บัญชาการรบจำเป็นต้องมีมาตรการที่ดีพอเพื่อป้องกันการดักฟังของฝ่ายข้าศึก อย่างไรก็ตามนับตั้งแต่ปลายทศวรรษ ค.ศ. 1970 เป็นต้นมาสถานการณ์ได้เปลี่ยนแปลงไปมากการติดต่อสื่อสารขององค์กรธุรกิจเอกชนในเชิงพาณิชย์ สถาบันการเงินหรือแม้กระทั่งการสื่อสารส่วนบุคคลเองก็เริ่มมีความต้องการระบบปกป้องข้อมูลข่าวสารของหน่วยงานหรือบุคคลให้เป็นความลับและปลอดภัยจากการจารกรรมข้อมูลของผู้ไม่ประสงค์ดี

1.2 วัตถุประสงค์ของปัญญาประดิษฐ์

1. เพื่อศึกษาแนวทางในการออกแบบชุดตัวเข้ารหัสและชุดตัวถอดรหัส โดยใช้ FPGA ในการออกแบบ
2. เพื่อศึกษาการเขียนภาษา VHDL ในการออกแบบวงจรทางลอจิก
3. เพื่อเป็นแนวทางในการพัฒนาในการออกแบบวงจรเข้ารหัส และถอดรหัสแก่ผู้ที่สนใจ
4. เพื่อนำไปใช้ในการป้องกันข้อมูลใดๆที่ต้องการให้เป็นความลับ อยู่ในความปลอดภัย

1.3 ขอบเขตของปัญญาประดิษฐ์

ปัญญาประดิษฐ์ฉบับนี้นำเสนอการออกแบบการเข้ารหัสลับ โดยทำการสังเคราะห์ข้อมูลขึ้นเพื่อใช้ในการเข้ารหัสและถอดรหัส โดยในส่วนของวงจรที่เป็นดิจิทัลนั้นมีการนำ FPGA มาช่วยในการออกแบบวงจร โดยการออกแบบนั้นจะใช้ภาษา VHDL ในส่วนของการออกแบบจะใช้วิธีอธิบายพฤติกรรมการทำงานของวงจรด้วยภาษา VHDL วงจรที่เป็นดิจิทัลทั้งหมดจะทำการจำลองการทำงานรวมทั้งหมดสังเคราะห์วงจรลงบนอุปกรณ์ FPGA เพื่อให้ทดสอบการทำงานและผลลัพธ์

1.4 ประโยชน์ที่คาดว่าจะได้รับ

1. ใช้เป็นแนวทางในการออกแบบชุดตัวเข้ารหัสลับและชุดตัวถอดรหัสลับและนำมาทำการสร้างเป็นแผงวงจรแก่ผู้ที่สนใจ
2. ทำให้เข้าใจหลักการเขียนภาษา VHDL มากขึ้น
3. สามารถนำแผงวงจรตัวเข้ารหัสและตัวถอดรหัสลับที่ทำการออกแบบเชื่อมต่อ RS – 232 กับบอร์ดต่าง ๆ ของ FPGA ได้



บทที่ 2

ทฤษฎี

2.1 ระบบรหัสลับ

วัตถุประสงค์หลักของวิทยาการเข้ารหัสลับ คือ การที่ทำให้บุคคลสองท่าน ได้แก่ นายเอ และนายบี สามารถติดต่อสื่อสารระหว่างกันผ่านช่องสัญญาณที่มีความไม่ปลอดภัยจากการดักฟัง (Insecure Channel) ได้ โดยที่นายซีซึ่งเป็นบุคคลที่สามไม่อาจทราบถึงข้อความที่บุคคลทั้งสองสื่อสารกัน องค์ประกอบของระบบรหัสลับซึ่งสามารถแบ่งออกเป็นส่วนประกอบย่อย 5 ส่วน ดังนี้

1. ข้อความต้นฉบับ (Plaintext) หมายถึง ข้อความหรือข้อมูลต้นฉบับที่เราปรารถนาจะนำไปผ่านการเข้ารหัสลับ ซึ่งอาจจะบรรจุอยู่ในไฟล์ข้อมูลหรือไฟล์โปรแกรม
2. อัลกอริทึมการเข้ารหัส (Encryption Algorithm) หมายถึง กระบวนการหรือขั้นตอนที่ใช้ในการเปลี่ยนแปลงข้อความให้อยู่ในรูปแบบที่เปลี่ยนไปจากเดิม และผู้อื่นไม่สามารถเข้าใจได้ เช่น การแทนที่อักขระในข้อความต้นฉบับด้วยอักขระที่ต่างไปจากเดิม หรือการสลับตำแหน่งอักขระในข้อความต้นฉบับ เป็นต้น
3. กุญแจลับ (Key) คือ องค์ประกอบหนึ่งที่ใช้กับอัลกอริทึมการเข้ารหัส เพื่อใช้ในการเข้ารหัสข้อความต้นฉบับ โดยผลลัพธ์ที่ได้จะแตกต่างกันออกไปตามกุญแจลับที่เลือกใช้ ทั้งนี้กุญแจลับเป็นค่าที่มีความเป็นอิสระไม่ขึ้นกับข้อความต้นฉบับ
4. ข้อความไซเฟอร์ (Cipher Text) เป็นผลลัพธ์ที่ได้จากการนำข้อความต้นฉบับ ไปผ่านกระบวนการเข้ารหัสลับ โดยใช้กุญแจลับตามที่ผู้ใช้กำหนด ข้อความไซเฟอร์ที่ได้จะเป็นข้อความที่ผู้อื่นไม่สามารถอ่านเข้าใจได้
5. อัลกอริทึมการถอดรหัส (Decryption Algorithm) หมายถึง กระบวนการหรือขั้นตอนที่ใช้ในการเปลี่ยนแปลงจากข้อความไซเฟอร์ให้กลับเป็นข้อความต้นฉบับตามเดิม โดยจะอาศัยกุญแจลับคอกเดียวกับที่ใช้ในขั้นตอนการเข้ารหัส

2.2 การจำแนกประเภทของระบบรหัสลับ

ระบบรหัสลับสามารถจำแนกออกเป็นประเภทต่าง ๆ ได้หลายรูปแบบ ตามแต่เกณฑ์ที่ใช้ในการแบ่ง ในที่นี้จะขอพิจารณาวิธีการแบ่ง 3 รูปแบบ ได้แก่ การเปลี่ยนแปลงจากข้อความต้นฉบับเป็นข้อความไซเฟอร์ จำนวนกุญแจที่ใช้ และการเข้ารหัสข้อความต้นฉบับ การเปลี่ยนแปลงจากข้อความต้นฉบับเป็นข้อความไซเฟอร์ สามารถกระทำได้ 2 รูปแบบ คือ การแทนที่ (Substitution) ซึ่งหมายถึงการเปลี่ยนแปลงส่วนประกอบในข้อความต้นฉบับ เช่น บิตตัวอักษร หรือข้อความ เป็นรูปแบบอื่นที่แตกต่างกันออกไปในข้อความไซเฟอร์ และการสลับเปลี่ยนตำแหน่ง (Permutation) ซึ่งเป็นการเปลี่ยน

ตำแหน่งของส่วนประกอบในข้อความต้นฉบับเท่านั้น โดยที่ส่วนประกอบในข้อความต้นฉบับยังคงเหมือนเดิมทุกประการ ข้อกำหนดสำคัญของการเปลี่ยนแปลงเหล่านี้ คือ ข้อมูลต้องไม่มีการสูญหาย นั่นคือ การเปลี่ยนแปลงเหล่านี้ต้องสามารถทำย้อนกลับได้

จำนวนกุญแจที่ใช้ ถ้าผู้ส่งและผู้รับข้อมูลใช้กุญแจตัวเดียวกันในการเข้ารหัสและถอดรหัส เราเรียกการเข้ารหัสประเภทนี้ว่า การเข้ารหัสแบบสมมาตร หรือการเข้ารหัสชนิดกุญแจลับ ถ้าผู้ส่งและผู้รับข้อมูลใช้กุญแจต่างกันในการเข้ารหัสและถอดรหัส เราเรียกการเข้ารหัสเช่นนี้ว่า การเข้ารหัสโดยใช้กุญแจสาธารณะ การเข้ารหัสข้อความต้นฉบับสามารถเข้ารหัสข้อความต้นฉบับได้ 2 วิธีคือ ไซเฟอร์แบบบล็อก (Block Cipher) หรือ ไซเฟอร์แบบสตรีม (Stream Cipher) ไซเฟอร์แบบบล็อก หมายถึง การแบ่งข้อความต้นฉบับที่ละบล็อก ส่วนการเข้ารหัสแบบสตรีม คือ การเข้ารหัสข้อความต้นฉบับทีละบิตนั่นเอง เนื่องจากการเข้ารหัสข้อความต้นฉบับทีละบิตจะใช้เวลามากกว่าการเข้ารหัสแบบบล็อกมาก ปัจจุบันอัลกอริทึมการเข้ารหัสที่ใช้ในคอมพิวเตอร์ส่วนใหญ่จึงเป็นการเข้ารหัสแบบบล็อกแทบทั้งสิ้น

2.3 รอม (ROM : Read Only Memory)

รอม คือ หน่วยความจำชนิดหนึ่งที่มีโปรแกรมหรือข้อมูลอยู่แล้ว และพร้อมที่จะนำมาต่อกับไมโครโปรเซสเซอร์ได้โดยตรง ซึ่งโปรแกรมหรือข้อมูลนี้จะไม่สูญหายไป แม้ว่าจะไม่มีการจ่ายไฟเลี้ยงให้กับระบบ ข้อมูลที่เก็บอยู่ในรอมจะสามารถอ่านค่าออกมาได้ แต่ไม่สามารถเขียนข้อมูลเข้าไปได้ เว้นแต่จะใช้วิธีการพิเศษซึ่งขึ้นกับชนิดของรอม ซึ่งชนิดของรอมสามารถแบ่งออกได้เป็น

2.3.1 แมนนวลรอม (Manual ROM)

ข้อมูลทั้งหมดที่อยู่ในรอมจะถูกโปรแกรมโดยผู้ผลิต (โปรแกรมมาจากโรงงาน) เราจะใช้รอมชนิดนี้เมื่อข้อมูลนั้นไม่มีการเปลี่ยนแปลง และมีความต้องการใช้งานเป็นจำนวนมาก ผู้ใช้ไม่สามารถเปลี่ยนแปลงข้อมูลภายในรอมได้โดยรอมจะมีการใช้เทคโนโลยีที่แตกต่างกัน เช่น ไบโอบิโพลาร์ (Biopolar) ซีมอส (CMOS) เอ็นมอส (NMOS) และพีมอส (PMOS)

2.3.2 พีรอม (PROM : Programmable Read – Only Memory)

ข้อมูลที่ต้องการโปรแกรมจะถูกโปรแกรมโดยผู้ใช้งาน โดยป้อนพัลส์แรงดันสูง (High Voltage Pulsed) ทำให้แผ่นโลหะหรือโพลีคริสตอลซิลิกอน (Polycrystalline Silicon) ที่อยู่ในตัวไอซีขาดออกจากกัน ทำให้เกิดเป็นลอจิก '1' หรือ '0' ตามตำแหน่งที่กำหนดในหน่วยความจำนั้น ๆ เมื่อพีรอมถูกโปรแกรมแล้ว ข้อมูลภายในจะไม่สามารถเปลี่ยนแปลงได้อีก หน่วยความจำชนิดนี้จะใช้ในงานที่ใช้ความเร็วสูง ซึ่งสูงกว่าหน่วยความจำที่โปรแกรมได้กว่าหน่วยความจำชนิดอื่น ๆ

2.3.3 อีพ롬 (EPROM : Erasable Programmable Read – Only Memory)

ข้อมูลจะถูกโปรแกรมโดยผู้ใช้ โดยการให้สัญญาณที่มีแรงดันสูงผ่านเข้าไปในตัวอีพ롬ซึ่งเป็นวิธีเดียวกันกับที่ใช้ในพ롬 แต่ข้อมูลที่อยู่ในอีพ롬เปลี่ยนแปลงได้ โดยการลบข้อมูลที่อยู่ในอีพ롬ออกก่อน แล้วค่อยโปรแกรมเข้าไปใหม่ การลบข้อมูลนี้ทำได้ด้วยการฉายแสงอุลตราไวโอเล็ตเข้าไปในตัวไอซีโดยผ่านทางกระจกใสที่อยู่บนตัวไอซี เมื่อฉากแสงครุ่นหนึ่ง (ประมาณ 5–10 นาที) ข้อมูลที่อยู่ภายในก็จะถูกลบทิ้ง ซึ่งช่วงเวลาฉายแสงนี้สามารถดูได้จากคาตาชีทมากับตัว อีพ롬และมีความเหมาะสมที่จะใช้ เมื่องานของระบบมีโอกาสที่จะปรับปรุงแก้ไขข้อมูลใหม่

2.3.4 อีเอพ롬 (EAPROM : Electrically Alterable Read – Only Memory)

อีเอพ롬หรือเรียกอีกชื่อหนึ่งว่าอีอีพ롬 (EEPROM : Electrical Erasable EPROM) เนื่องจากมีการใช้ไฟฟ้าในการลบข้อมูลในรอมเพื่อเขียนใหม่ซึ่งใช้เวลาสั้นกว่าของอีพ롬การลบขึ้นอยู่กับพื้นฐานการใช้เทคโนโลยีที่แตกต่างกัน ดังนั้นอีเอพ롬จะอยู่บนพื้นฐานของเทคโนโลยีแบบเอ็นมอส ข้อมูลจะถูกโปรแกรมโดยผู้ใช้เหมือนในอีพ롬แต่สิ่งที่แตกต่างก็คือ ข้อมูลของอีเอพ롬สามารถลบได้โดยทางไฟฟ้าไม่ใช่โดยการฉายแสงแบบอีพ롬

2.4 พื้นฐานการสื่อสารแบบอนุกรม

ถึงแม้ว่าการสื่อสารแบบอนุกรมในเครื่องคอมพิวเตอร์นั้น จะมีความเร็วในการสื่อสารช้ากว่าแบบขนาน ทั้งนี้ก็เพราะว่าการเคลื่อนย้ายข้อมูลแบบอนุกรมนั้นเป็นการส่งข้อมูลครั้งละ 1 บิต แต่พอร์ตนานนั้นสามารถส่งข้อมูลได้ครั้งละหลาย ๆ บิตพร้อมกัน ส่งผลให้การสื่อสารข้อมูลแบบอนุกรมมีความเร็วต่ำกว่าแบบขนาน

แต่ว่าการส่งข้อมูลแบบอนุกรมนี้มีข้อที่เหนือกว่าการส่งข้อมูลแบบขนาน คือ การสามารถส่งข้อมูลได้ในระยะทางที่ไกลกว่าแบบขนาน อีกทั้งสายสัญญาณที่ใช้ยังมีน้อยกว่าการส่งข้อมูลแบบขนานอีกด้วย การสื่อสารแบบอนุกรมสามารถแบ่งออกเป็น 3 รูปแบบ ดังนี้

1. Simplex สามารถส่งข้อมูลได้อย่างเดียว เป็นการสื่อสารแบบทางเดียว
2. Half – Duplex สามารถส่งข้อมูลไปยังปลายทาง และสามารถรับข้อมูลจากปลายทางได้ แต่ไม่สามารถทำการส่งและรับข้อมูลได้ในเวลาเดียวกัน
3. Full – Duplex สามารถรับและส่งข้อมูลได้ในเวลาเดียวกัน

นอกจากนี้แล้วยังสามารถแบ่งประเภทของการสื่อสารแบบอนุกรมตามลักษณะสัญญาณในการส่งได้อีก 2 แบบคือ

1. การสื่อสารแบบซิงโครนัส(Synchronous)สำหรับการสื่อสารแบบซิงโครนัสนี้จะใช้สัญญาณนาฬิกาควบคุมการรับส่งสัญญาณเช่น สายเคเบิลบอร์ดคอมพิวเตอร์ โดยจะมีสายสัญญาณเส้นหนึ่งเป็นสายสัญญาณนาฬิกา ส่วนอีกเส้นหนึ่งเป็นสายของข้อมูล (และมักจะมีสายกราวด์ด้วย)

การสื่อสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาระดับปริญญาโทและปริญญาเอกเท่านั้น ไม่สามารถนำข้อมูลนี้ไปใช้โดยไม่ผ่านการอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการสื่อสารแบบซิงโครนัสนี้เหมาะสำหรับการทำงานในระยะใกล้ ข้อมูลที่จะส่งมีไม่มากนักเพราะถ้าระยะทางไกลขึ้นจะทำให้สัญญาณนาฬิกามีปัญหา อีกทั้งต้องมีสายหลายเส้นทำให้สิ้นเปลืองมาก

2. การสื่อสารแบบอะซิงโครนัส (Asynchronous) สำหรับการสื่อสารแบบอะซิงโครนัสนั้นจะใช้สายข้อมูลเพียงเส้นเดียว แต่จะใช้รูปแบบการส่งข้อมูลหรือ Bit Pattern เป็นตัวกำหนดว่าส่วนไหนเป็นส่วนเริ่มต้นข้อมูล, ส่วนไหนเป็นตัวข้อมูล, ส่วนไหนจะเป็นส่วนตรวจสอบความถูกต้องข้อมูล และส่วนไหนเป็นส่วนปิดท้ายของข้อมูล โดยต้องกำหนดให้สัญญาณนาฬิกาเท่ากันทั้งภาคส่งและภาครับ ซึ่งจะมีอุปกรณ์พิเศษที่ชื่อว่า UART หรือ Universal Asynchronous Receiver/Transmitter คอยควบคุมการรับ และส่งข้อมูล

แต่สำหรับมาตรฐานของการส่งข้อมูลแบบอนุกรมอีกแบบที่ได้รับความนิยมอย่างสูง ตั้งแต่อดีตถึงปัจจุบัน โดยใช้งานกันอย่างแพร่หลายทั้งการสื่อสาร และการควบคุมทางอุตสาหกรรมนั่นก็คือ มาตรฐาน RS - 232C

2.5 UART

ย่อมาจากคำว่า Universal Asynchronous Receiver Transmitter หมายถึง อุปกรณ์ที่ทำหน้าที่รับและส่งข้อมูลแบบอะซิงโครนัส (Asynchronous) ซึ่งเป็นส่วนหนึ่งในการสื่อสารอนุกรมแบบ Asynchronous

UART เป็นระบบการเชื่อมโยงที่เก่าแก่และเป็นวิธีสามัญที่สุด ข้อมูลจะถูกส่งออกจากขาส่งสัญญาณ TXD ของ UART เป็นลำดับไปด้วยความเร็วที่กำหนดค่าไว้ล่วงหน้า สัญญาณที่ส่งเสียงออกไปจะมีค่าเป็นศูนย์หรือหนึ่ง ขารับสัญญาณ RXD จะมีหน้าที่คอยตรวจสอบว่ามีสัญญาณส่งมาให้ที่ความเร็วเดียวกับขาส่งสัญญาณ ข้อมูลจะถูกส่งออกไปหนึ่งไบต์ในแต่ละครั้ง อันนี้เป็นการส่งสัญญาณทางเดียว ในการส่งสัญญาณทางคู่เราจะต้องติดตั้งวงจรแบบเดียวกันที่จุดตรงข้าม การส่งและรับสัญญาณจะต้องทำบนวงจรที่แยกจากกัน และเชื่อมโยงทำงานติดต่อกัน โดยอิสระไม่ขึ้นต่อกัน ในแต่ละฟากจะสามารถรับหรือส่งสัญญาณไปให้อีกฝ่ายได้พร้อมในเวลาเดียวกัน

เราเรียกค่าความเร็วสำหรับรับ/ส่งข้อมูลที่ตั้งไว้ล่วงหน้าว่า Baud Rate ค่าความเร็ว Baud Rate นี้คือตัวบ่งบอกว่าเราจะส่งข้อมูลมากได้เท่าไรในเวลาหนึ่งวินาที สำหรับค่ามาตรฐานของ Baud Rate มีหลายค่าด้วยกันดังเช่น 9600, 19200, 115200 และอื่น ๆ

เราสามารถเชื่อมโยงหน่วยประเมินผลสองตัวเข้าด้วยกันโดยตรง และใช้การติดต่อแบบ UART ทำได้โดยต่อขาสัญญาณส่งข้อมูล TXD จากหน่วยประเมินผลที่หนึ่ง ไปสู่ขารับสัญญาณข้อมูล RXD ของหน่วยประเมินผลที่สอง และทำการต่อขารับ/ส่งข้อมูลสลับกับที่ทำมาแล้ว เนื่องจากขาต่อรับส่งสัญญาณข้อมูลเป็นดิจิทัล ระดับค่าความต่างศักย์บนขารับส่งสัญญาณ TXD/RXD ของ UART จะวัดค่าเป็น 0V (ต่ำ) และ 3.3V หรือ 5V (สูง)

ระบบเชื่อมโยงที่ใช้ในอุตสาหกรรมทั้งหลายหรือการต่อสายสัญญาณที่ยาวมาก ค่าความต่างศักย์ 3.3V หรือแม้แต่ 5V จะไม่ทำให้การทำงานเป็นไปโดยราบรื่นมากนัก มีมาตรฐานที่ระบุวิธีการที่เราสามารถใช้สัญญาณมาตรฐาน UART มาทำการแปลงค่าความต่างศักย์ให้สูงขึ้น หรือเปลี่ยนค่าของสัญญาณเพื่อทำให้การตอบรับสัญญาณมีความเชื่อถือได้มากขึ้น

อุปกรณ์สำคัญตัวหนึ่งที่ใช้กันมากคือ RS232 เครื่องสมองกลส่วนใหญ่จะมีพอร์ตอุปกรณ์ RS232 ติดตั้งไว้ให้แล้ว การรับส่งสัญญาณด้วย RS232 โดยข้อมูลเป็น UART แต่ละระดับค่าความต่างศักย์จะถูกแปลงจาก TTL (0V to 3.3V) เป็นระดับค่าความต่างศักย์ RS232 (-12V ถึง +12V)

ข้อเท็จจริงที่สำคัญอันหนึ่งเกี่ยวกับ RS232 คือว่าระดับค่าความต่างศักย์จะเป็นตรงกันข้ามกับความคิดเชิงตรรกะของเรา ไมโครชิพที่ใช้สำหรับปรับระดับสัญญาณ TTL เป็นระดับสัญญาณ RS232 มีหลายชนิดด้วยกันดังเช่น MAX232 หรือ MAX3232 เป็นต้น

ถ้าต้องการเชื่อมโยงหน่วยประมวลผลเข้ากับพอร์ตอนุกรมของคอมพิวเตอร์ โดยใช้ UART เราต้องทำการปรับระดับสัญญาณ TTL บน UART ไปเป็นระดับสัญญาณ RS232 โดยการเพิ่มวงจรอุปกรณ์เพิ่มเติมสำหรับผู้เริ่มต้นหรือจะถอดอุปกรณ์เอง โดยการซื้อวงจรปรับระดับสัญญาณ RS232 เป็น UART มาประกอบเองก็ได้

ในโลกของพีซีปัจจุบัน USB เป็นการสื่อสารอนุกรมที่กำลังเป็นที่นิยมมาก เครื่องสมองกล โดยเฉพาะคอมพิวเตอร์กระเป๋ากัน (Laptop) จะไม่มีอุปกรณ์พอร์ตอนุกรมติดตั้งไว้แล้วโดยใช้การสื่อสาร USB แทนด้วยเหตุผลดังกล่าวทำให้ผู้ผลิตหันไปผลิตโปรเซสเซอร์ที่ทำงานแปลงค่าสัญญาณ USB เป็น UART แทนสายสัญญาณ USB<->RS232 กลายเป็นอุปกรณ์ที่นิยมใช้และมีจำหน่ายแพร่หลายในร้านขายอุปกรณ์เครื่องคอมพิวเตอร์ทั่วไป ผลิตภัณฑ์อันหนึ่งที่น่าสนใจคือ สายต่อสัญญาณแบบ USB ที่มีการสื่อสาร UART ของบริษัท FTDI สายสัญญาณนี้เป็นแบบ TTL UART ไม่ใช่ RS232 ที่ปลายสายฝั่งตรงข้ามกับข้อต่อ USB จะต่อเข้าโดยตรงกับหน่วยประมวลผลที่เป็นขาต่อรับส่งสัญญาณ TTL UART ได้ทันที อุปกรณ์ชิ้นนี้มีหมายเลขผลิตภัณฑ์คือ "TTL-232R-3V3"

สรุปข้อความทั้งหมดข้างต้นได้ว่าเราสามารถที่จะเชื่อมโยงหน่วยประมวลผลสองหน่วยเข้าหากันโดยใช้ขาต่อรับส่งข้อมูล UART ได้โดยตรง สำหรับการเชื่อมโยงหน่วยประมวลผลเข้าหาพีซีเราจะต้องทำการใช้อุปกรณ์ประกอบทำหน้าที่แปลงสัญญาณ UART ไปเป็น RS232 หรือ USB ซึ่งตัวอย่างอุปกรณ์ดังกล่าวได้แก่ MAX232 สำหรับใช้กับ RS232 และ FTDI232 สำหรับ USB NETMF สนับสนุนการใช้พอร์ตอนุกรม (UART) บางส่วนซึ่งไม่ครบวงจรเหมือน .NET framework ที่ใช้บนพีซี ในการเขียนรหัสภาษาเพื่อใช้งานพอร์ตอนุกรมเราต้องเติมโปรแกรมเพิ่มผนวก "Microsoft.SPOT.Hardware.SerialPort" เข้าไปแล้วจะต้องอ้างอิงใช้งานโดยเติมประโยคสั่งงาน "using System.IO.Ports" ไว้ที่ตอนต้นของรหัสใช้งาน

สังเกตว่าการตั้งชื่อพอร์ตอนุกรมของพีซี และของ NETMF นั้นเหมือนกันคือ COM และมีหมายเลขลำดับเริ่มต้นที่ COM1 ในระบบคอมพิวเตอร์จะไม่มี COM0 อันนี้อาจจะทำให้เกิดความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญตาดำเนินไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สับสนเล็กน้อยในการเขียนโปรแกรมเพื่อเทียบเคียงพอร์ต COM ไปเป็นพอร์ต UART บนหน่วยประมวลผล เนื่องจากว่าในหน่วยประมวลผลจะใช้หมายเลขลำดับเริ่มต้นที่ UART0 ไม่ใช่ UART1 ซึ่งการเทียบเคียงที่ถูกต้องก็คือ COM1 เท่ากับ UART0 และ COM2 เท่ากับ UART1 เป็นต้น

บนเครื่องพีซีทุกตัวจะมีโปรแกรมสถานีรับส่ง (Terminal) ที่สามารถทำงานติดต่อบริการ/ส่งข้อมูลผ่านพอร์ตอนุกรมติดตั้งไว้ใช้งานให้แล้ว โปรแกรมนอกจากสามารถแสดงข้อมูลเป็นอักขระบนหน้าต่างแสดงผลของโปรแกรมแล้ว ยังสามารถส่งข้อมูลทุกชนิดออกไปทางพอร์ตอนุกรมได้อีกด้วย โปรแกรมการส่งข้อมูลแบบนี้ที่มีชื่อว่า Teraterm เพราะว่าเป็นโปรแกรมที่ได้รับความนิยมมากตัวหนึ่ง

โปรแกรมตัวอย่างต่อไปนี้จะใช้ทำการส่งค่านับจำนวน 10 ค่าทุก ๆ วินาที ข้อมูลจะถูกส่งไปด้วยความเร็ว (Baud Rate) ที่ 115200 ต้องตั้งค่าความเร็วอันเดียวกันนี้ให้สัมพันธ์กับโปรแกรมบนเครื่องพีซีด้วย โปรแกรมจะส่งข้อมูลโดยใช้ COM1 ที่อยู่บนอุปกรณ์ NETMF หมายเลขลำดับอันนี้ไม่ได้เกี่ยวข้องกับหมายเลขลำดับของ COM บนพีซีแต่อย่างใดแน่นอนว่าเราจะต้องเทียบค่าพอร์ตของ COM เป็นต้นว่าถ้าเราใช้สายเชื่อม USB ที่มีหมายเลข COM8 เราก็จะต้องเปิดใช้งาน COM8 บนพีซี สำหรับในรหัสภาษาเราจำเป็นต้องใช้ COM1 เพราะ NETMF จะใช้พอร์ตอนุกรมตัวเดียวคือ COM1 ที่ใช้ UART0

```
using System.Threading;
using System.IO.Ports;
using System.Text;

namespace MFConsoleApplication1
{
    public class Program
    {
        public static void Main()
        {
            SerialPort UART = new SerialPort("COM1", 115200);
            int counter=0;
            UART.Open();
            while (true)
            {
                // create a string
                string counter_string = "Count: " + counter.ToString() +
                    "\r\n";
                // convert the string to bytes
                byte[] buffer = Encoding.UTF8.GetBytes(counter_string);
                // send the bytes on the serial port
                UART.Write(buffer, 0, buffer.Length);
                // increment the counter;
```

```

        counter++;
        //wait...
        Thread.Sleep(100);
    }
}
}
}

```

จากตัวอย่างเราจะสังเกตเห็นว่าเราใช้สายอักขระ“\n”เป็นคำสั่งให้จบประโยคพร้อมกับขึ้นบรรทัดใหม่ โดยที่“\n” จะสั่งให้โปรแกรมสถานีรับส่ง(Terminal)รู้ว่าเรา“จบประโยค”(Return)แล้ว และออกคำสั่ง“\n” ตามลำดับต่อมาให้ “ขึ้นบรรทัดใหม่”

ข้อมูลที่รับเข้ามาที่ UART จะถูกจัดการเรียงลำดับไว้โดยฮาร์ดแวร์โดยไม่มีกรสตูยหาย ข้อจำกัดของการรับส่งข้อมูลแบบนี้คือที่ขนาดของที่เก็บพักข้อมูลชั่วคราว (Buffer) บนระบบคั้งนั้นถ้าเราหยุดอ่านข้อมูลหรือไม่ได้เดินตามรหัสเพื่อตรวจสอบ (Debugging) ก็จะต้องปิดการใช้พอร์ตอนุกรมไม่เช่นนั้นจะทำให้ระบบทำงานช้าลง ทั้งยังทำให้การเดินตามรหัสเพื่อตรวจสอบจะไม่ได้ผลแน่นอน

ถ้าจะให้มีประสิทธิภาพมากขึ้นก็โดยตั้งสภาวะการลั (Events) ทำงานเพื่อเปิดให้มีการรับข้อมูล โดยอิสระและฮาร์ดแวร์ เราจะอธิบายเรื่องนี้ในโอกาสต่อไป ตัวอย่างต่อไปจะให้โปรแกรมทำการคอยรับข้อมูลจนกว่าจะได้รับข้อมูลหนึ่งไบต์แล้วจะแสดงข้อมูลที่ถูกพิมพ์ส่งมา (Transmit)

```

using System.Threading;
using System.IO.Ports;
using System.Text;

namespace MFConsoleApplication1
{
    public class Program
    {
        public static void Main()
        {
            SerialPort UART = new SerialPort("COM1", 115200);
            int read_count = 0;
            byte[] rx_byte = new byte[1];

            UART.Open();
            while (true)
            {
                // read one byte

```



```

UART.Flush();
// send some data
UART.Write(tx_data, 0, tx_data.Length);
// wait to make sure data is transmitted
Thread.Sleep(100);
// read the data
read_count = UART.Read(rx_data, 0, rx_data.Length);
if (read_count != 3)
{
    // we sent 3 so we should have 3 back
    Debug.Print("Wrong size: " + read_count.ToString());
}
else
{
    // the count is correct so check the values
    // I am doing this the easy way so the code is more clear
    if (tx_data[0] == rx_data[0])
    {
        if (tx_data[1] == rx_data[1])
        {
            if (tx_data[2] == rx_data[2])
            {
                Debug.Print("Perfect data!");
            }
        }
    }
    Thread.Sleep(100);
}
}
}
}
}

```

2.6 มาตรฐาน RS – 232C

มาตรฐาน RS – 232C เป็นมาตรฐานที่ได้รับการออกแบบมาเพื่อที่จะทำให้อุปกรณ์ต่อพ่วงจากผู้ผลิตต่างกันสามารถทำงานร่วมกันได้ มาตรฐานหลายชนิดได้รับการออกแบบขึ้นมา แต่มาตรฐานที่ได้รับความนิยมและใช้กันกว้างขวางมากที่สุดคือมาตรฐาน RS – 232C ซึ่งถูกประกาศใช้ในปี 1969 โดยสมาคมอุตสาหกรรมอิเล็กทรอนิกส์ (Electronic Industries Association : EIA) ในยุคแรก ๆ การอินเตอร์เฟสแบบ RS – 232C ถูกออกแบบสำหรับเชื่อมต่อเทอร์มินอล (DTE : Data Terminal Equipment) กับโมเด็ม (DCE : Data Communication Equipment) ทั้งนี้ก็เพื่อป้องกันไม่ให้เกิดการส่งข้อมูลบนสายเส้นเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาตรฐาน RS – 232C ได้แบ่งอุปกรณ์ออกเป็น 2 ประเภท ซึ่งอุปกรณ์ทั้งสองประเภทนี้ก็คือ

1. อุปกรณ์ DTE (Data Terminal Equipment) เป็นอุปกรณ์สำหรับส่งข้อมูล (เอาต์พุต)
2. อุปกรณ์ DCE (Data Communication Equipment) เป็นอุปกรณ์สำหรับรับข้อมูล (อินพุต)

ตามมาตรฐาน RS – 232C แล้วคอนเน็กเตอร์ของ DTE จะเป็นตัวผู้ ส่วนคอนเน็กเตอร์ของ DCE จะเป็นตัวเมีย ซึ่งคอนเน็กเตอร์ที่นิยมใช้กันอยู่จะเป็นชนิด D – Type แบบ 9 ขา และแบบ 25 ขา โดยจะติดตั้งอยู่หลังเครื่องคอมพิวเตอร์ ระดับแรงดันจะมีค่าระหว่าง -3 V ถึง -15 V




ภาพที่ 2.1 คอนเน็กเตอร์ของ RS – 232

สำหรับลอจิก High และลอจิก Low จะมีระดับแรงดันระหว่าง +3 V ถึง +15 V สามารถรับส่งข้อมูลได้ที่มีความยาวของสายสัญญาณสูงสุด 50 ฟุต หรือ 150 เมตร แต่ถ้าเราต้องการสื่อสารกับอุปกรณ์อื่นที่อยู่ห่างกันมาก ๆ เราจำเป็นต้องใช้อุปกรณ์อื่น ๆ เข้าช่วย เช่น การใช้โมเด็ม เป็นต้น

2.6.1 ลักษณะของคอนเน็กเตอร์แบบ D – Type

หัวต่อแบบ D – Type ที่ใช้ในการสื่อสารแบบอนุกรมของเครื่องคอมพิวเตอร์นั้น จะมีอยู่ 2 ลักษณะคือ แบบ 9 ขา และแบบ 25 ขา บางครั้งเราจะเรียกว่า DB9 และ DB25 ซึ่งหัวต่อทั้งสองชนิดจะมีลักษณะการทำงานของสัญญาณเหมือนกันแต่การจัดเรียงไม่เหมือนกัน



ภาพที่ 2.2 แผนผังคอนเนกเตอร์ของ RS – 232

ตารางที่ 2.1 แสดงลักษณะการทำงานของสัญญาณ

D – Type 25 Pin	D – Type 9 Pin	สัญลักษณ์	ชื่อสัญลักษณ์
Pin 2	Pin 3	TD	Transmit Data
Pin 3	Pin 2	RD	Receive Data
Pin 4	Pin 7	RTS	Request To Send
Pin 5	Pin 8	CTS	Clear To Send
Pin 6	Pin 6	DSR	Data Set Ready
Pin 7	Pin 5	SG	Signal Ground
Pin 8	Pin 1	CD	Carrier Detect
Pin 20	Pin 4	DTR	Data Terminal Ready
Pin 22	Pin 9	RI	Ring Indicator

2.6.2 รายละเอียดของสายสัญญาณ

สำหรับรายละเอียดของสายสัญญาณนั้นประกอบไปด้วย

- Transmit Data : TD ใช้สำหรับส่งข้อมูลนุกรมออกจากคอมพิวเตอร์
- Receive Data : RD ใช้สำหรับรับข้อมูลนุกรมเข้ามายังคอมพิวเตอร์
- Request To Send: RTS ใช้สำหรับส่งข้อมูลไปยังอุปกรณ์ปลายทางเพื่อร้องขอให้
- อุปกรณ์ปลายทางส่งข้อมูลกลับมา
- Clear To Send : CTS ใช้สำหรับตรวจสอบว่าอุปกรณ์ที่เชื่อมต่อด้วยพร้อมที่จะรับ

ข้อมูลหรือไม่ โดยจะคอยรับสัญญาณ RTS เมื่อทุกอย่างพร้อมก็จะทำการส่งข้อมูลออกทางขา TD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Data Set Ready : DSR ใช้สำหรับตรวจสอบการเชื่อมต่อกันระหว่างคอมพิวเตอร์กับอุปกรณ์ปลายทางจะใช้คู่กับขา DTR
- Signal Ground : SG เป็นกราวด์ของระบบ
- Carrier Detect : CD ขานี้จะ Active เมื่อมีการส่งสัญญาณ Carrier จาก โมเด็ม
- Data Terminal Ready : DTR ใช้สำหรับบอกให้อุปกรณ์ปลายทางรับรู้ว่าต้องการติดต่อด้วย โดยขา DTR นี้ต้องเชื่อมต่อกับขา DSR ของอุปกรณ์ปลายทาง
- Ring Indicator : RI ขานี้จะ Active เมื่อโมเด็มได้รับสัญญาณเรียกเข้าจากสายโทรศัพท์

2.6.3 องค์ประกอบของการรับส่งข้อมูลแบบอนุกรม

การสื่อสารแบบอนุกรมที่นิยมใช้กับคอมพิวเตอร์นั้น เป็นการสื่อสารข้อมูลแบบอะซิงโคร-นัสนั่นคือต้องใช้สายสัญญาณเส้นเดียวทำหน้าที่ทั้งส่ง ส่วนที่เป็นข้อมูลและส่วนที่ใช้ควบคุมการส่งข้อมูล ดังนั้นข้อมูลที่อ่านได้แต่ละบิตจากการส่งแบบอนุกรม จึงต้องถูกจำแนกว่าใช้สำหรับวัตถุประสงค์ใด โดยเราสามารถแบ่งได้เป็น 4 ส่วนคือ

1. Start Bit ขนาด 1 บิต
2. บิตข้อมูล (Data Character) ขนาด 7 หรือ 8 บิต
3. Parity Bit ขนาด 1 บิต
4. Stop Bit ขนาด 1 หรือ 2 บิต

แต่ละตัวอักษรที่ถูกส่งออกไปเป็นกลุ่มจะประกอบไปด้วยบิตเริ่มต้นบิตข้อมูลบิตพาริตี (จะมีหรือไม่มีก็ได้) และบิตจบ โดยเราจะสรุปหน้าที่ของแต่ละส่วนได้ดังนี้

- Start Bit หรือบิตเริ่มต้นจะใส่ที่จุดเริ่มต้นเสมอ เพื่อเตือนอุปกรณ์ฝ่ายรับว่าข้อมูลกำลังจะมาถึง
- Data Character หรือบิตข้อมูล การส่งบิตข้อมูลจะส่งเป็นกลุ่ม ๆ โดยทั่วไปจะส่งเป็น 7 หรือ 8 บิต ซึ่งเพียงพอสำหรับการส่ง Ascii Word
- Parity Bit หรือบิตพาริตี ใช้ในการตรวจสอบความถูกต้องของข้อมูลที่ส่ง เราจะใส่บิตพาริตีเข้าไป แต่ทั้งตัวรับและตัวส่งจะต้องรู้กันว่าใช้พาริตีแบบไหนในการส่งข้อมูลซึ่งหลักการในการกำหนดบิตพาริตีมีหลายแบบดังนี้

พาริตีคู่ (Even Parity) ค่าของบิตพาริตีนี้เมื่อรวมกับทุก ๆ บิตของข้อมูลแล้วจะต้องมีจำนวนบิตที่เป็นเลข 1 เป็นเลขคู่ ตัวอย่างเช่น ข้อมูล 1000101 มีเลข 1 ทั้งหมด 3 ตัว ดังนั้นบิตพาริตีจะเป็น 0

พริตตี้ (Odd Parity) ค่าของบิตพริตตี้เมื่อรวมกับทุก ๆ บิตของข้อมูลแล้ว จะต้องมีย่านบิตที่เป็นเลข 1 เป็นเลขคี่ ตัวอย่างเช่น ข้อมูล 1000101 มีเลข 1 ทั้งหมด 3 ตัว ดังนั้นบิตพริตตี้จะเป็น 1

ไม่มีพริตตี้ (None) ถ้าตั้งบิตพริตตี้เป็น None ทั้งภาครับและภาคส่งจะไม่มี การตรวจสอบบิตพริตตี้

- Stop Bit หรือบิตจบ เป็นบิตที่ส่งมาปิดท้ายข้อมูล


2.6.4 อัตราเร็วในการรับส่งข้อมูลแบบอนุกรม

การที่อุปกรณ์ 2 อย่างจะติดต่อกันได้นั้น จะต้องทำงานด้วยอัตราเร็วเท่ากัน ซึ่ง อัตราเร็วในการสื่อสารแบบอะซิงโครนัสคือ ค่าบอดเรต (Baud Rate) มีหน่วยเป็นบิตต่อวินาที ซึ่ง ค่าอัตราเร็วในการสื่อสารแบบอนุกรมสำหรับมาตรฐาน RS - 232C นั้นมีใช้ดังนี้ 110, 150, 300, 600, 1200, 2400, 4800, 9600 และ 19200 บิตต่อวินาที

2.7 ความเป็นมาของ FPGA (Field Programmable Gate Array)

ช่วงก่อนทศวรรษ 1970 อุตสาหกรรมเซมิคอนดักเตอร์ได้ถูกปลุกให้ตื่นตัวขึ้นหลังจากที่มีการประดิษฐ์วงจรรวมหรือไอซีตัวแรกสำเร็จ ในยุคแรกนั้นไอซีขนาดเล็กหรือ SSI (Small - Scale Integration) ประกอบไปด้วยเกทลิจิตอลจำนวนไม่มากนัก (ประมาณ 1 ถึง 10 ตัว) ต่อมาได้มีการเพิ่ม ปริมาณของเกทลิจิตอลและฟังก์ชันทางลอจิกให้มากขึ้นจนเป็น MSI (Medium - Scale Integration) การพัฒนาไอซีเป็นไปอย่างต่อเนื่องจนมาถึงยุคของ LSI (Large - Scale Integration) ซึ่งเป็นยุคที่มีการสร้างไมโครโปรเซสเซอร์ตัวแรกขึ้นและในปัจจุบันเป็นยุคของ VLSI (Very Large - Scale Integration) ซึ่งเทคโนโลยีในการสร้างไอซีรุ่นนี้สามารถสร้างไมโครโปรเซสเซอร์ขนาด 64 บิต ที่มีหน่วยความจำเท่ากับหน่วยคำนวณทางคณิตศาสตร์ของฟลอยติงพอยท์ (Floating - Point Arithmetic Units) รวมอยู่ภายในตัวมันและเนื่องจากการปรับปรุงเทคโนโลยีของกระบวนการสร้าง ซีมอสที่มีมาอย่างต่อเนื่อง ทำให้ขนาดของทรานซิสเตอร์ที่บรรจุอยู่ในไอซีมีขนาดเล็กลงเรื่อย ๆ จนบางคนโดยเฉพาะ ในญี่ปุ่นใช้คำว่า ULSI (Ultralarge Scale Integration) เพื่อใช้เรียกระดับของ ไอซีในปัจจุบันแต่คนส่วนมากยังมักนิยมเรียกเพียงแค่ VLSI จากการปรากฏตัวของ VLSI ในช่วง ทศวรรษ 1980 ทำให้วิศวกรเริ่มมีการออกแบบไอซีตามความต้องการของลูกค้าซึ่งใช้ในระบบที่ เจาะจงนอกเหนือจากการใช้ไอซีมาตรฐานเพียงอย่างเดียว โดยไอซีเหล่านี้มีชื่อเรียก ว่า ASIC : Application - Specific Integration Circuit (ออกเสียงว่า เอซิก) ซึ่งตัวอย่างของ ASIC ได้แก่ ชิพไอซี ที่ใช้สำหรับตุ๊กตาของเล่นพูดได้ ดาวเทียม และชิพที่ภายในบรรจุด้วยไมโครโปรเซสเซอร์กับ อุปกรณ์ทางลอจิกอื่น ๆ

2.7.1 ประเภทของ ASIC



ภาพที่ 2.3 ประเภทของ ASIC

2.7.1.1 Full – Custom

ASIC ประเภทนี้ลูกค้าจะเป็นผู้ออกแบบเซลล์ลอจิก (เช่น แอนด์เกต ออร์เกต มัลติเพล็กซ์เซอร์ และฟลิปฟล็อป) และลักษณะการจัดวางอุปกรณ์บนตัวไอซีรวมถึงหน้าปกสำหรับควบคุมการเจือและสร้างชั้นสาร (Mask) ต่างๆที่ใช้ในการทำไอซีเอง ดังนั้นค่าใช้จ่ายในการออกแบบและการผลิตจะสูงมาก

2.7.1.2 Semi – Custom

ASIC ประเภทนี้เซลล์ลอจิกจะถูกออกแบบเอาไว้ก่อนแล้วในรูปแบบของไลบรารี และลูกค้าจะเป็นผู้ออกแบบ Mask ต่างๆเอง ตัวอย่างของไอซีประเภทนี้ได้แก่ Standard – Cell – Based ASIC และ Masked Gate – Array – Based ASIC

2.7.2 Standard – Cell – Based ASIC

ไอซีประเภทนี้จะมีพื้นที่สำหรับจัดวางเซลล์ลอจิกมาตรฐานซึ่งถูกออกแบบเอาไว้แล้ว ในบางครั้งเซลล์มาตรฐานเหล่านี้จะถูกนำมาประกอบกันเป็นเซลล์ที่มีขนาดใหญ่ขึ้นเรียกว่า Megacell สำหรับการออกแบบนั้นผู้ออกแบบจะทำเพียงแต่กำหนดตำแหน่งของเซลล์มาตรฐาน และการเชื่อมต่อภายในของแต่ละเซลล์เท่านั้นแต่อย่าไรก็ดีเซลล์ต่างๆ เหล่านี้สามารถวางที่ตำแหน่งใด ๆ ก็ได้บนแผ่นเวเฟอร์ซิลิกอน นั่นก็หมายความว่าชั้น Mask จะถูกจัดวางตามความต้องการของผู้ออกแบบ

2.7.3 Masked Gate – Array – Based ASIC


ไอซีชนิดนี้จะมีทรานซิสเตอร์หรือเกทถูกสร้างมาในลักษณะของอะเรย์ 2 มิติ แผ่นเวเฟอร์ซิลิกอนและผู้ออกแบบจะทำการออกแบบ Mask เพื่อใช้สำหรับกำหนดการต่อเชื่อมของทรานซิสเตอร์แต่ละตัว

2.7.4 Programmable

ASIC ประเภทนี้เซลล์ลอจิกจะถูกออกแบบไว้ก่อนเช่นเดียวกับ Semi – Custom แต่ชั้นของ Mask จะไม่สามารถเปลี่ยนแปลงได้ตามความต้องการของผู้ออกแบบไอซีประเภทนี้ยังแบ่งออกเป็น 2 ชนิด คือ Programmable Logic Device (PLD) และ Field Programmable Gate Array (FPGA)

2.8 Programmable Logic Device (PLD)


มีโครงสร้างภายในเป็นวงจรพื้นฐานทางด้านลอจิกต่อกันอยู่เป็นกลุ่ม ซึ่งมีทั้งวงจรคอมบิเนชัน (Combination) และซีควเินเชียล (Sequential) สำหรับเทคโนโลยีของวงจรที่ใช้สร้าง PLD จะมีทั้ง TTL, ECL และ CMOS ตามความเหมาะสมของแต่ละระบบ ไอซี PLD ทุกชนิดมีหลักการพื้นฐานของวงจรภายในที่เหมือนกันโดยมีวงจรคอมบิเนชันที่เป็นผลคูณร่วมบวก (Sum of Product) ประกอบไปด้วยชุดของแอนด์เกทต่อร่วมกับออร์เกทและในการโปรแกรมจะเป็นการเลือกว่าอินพุตภายในของแอนด์เกทกับสัญญาณอินพุตใดบ้างที่จะต้องต่อถึงกัน ซึ่งมีทั้งจากภายนอกและสัญญาณป้อนกลับจากเอาต์พุตภายในเอง เช่น การติดต่ออินพุตของออร์เกทกับเอาต์พุตของแอนด์เกทตัวต่าง ๆ สำหรับการโปรแกรมทางกายภาพนั้นอินพุตต่าง ๆ ของอุปกรณ์ทุกตัวจะถูกต่อผ่านฟิวส์เข้ากับแหล่งสัญญาณ ซึ่งถ้าไม่ต้องการใช้สัญญาณใดก็จะตัดฟิวส์ตัวนั้นทิ้งทำให้สามารถโปรแกรมได้เพียงครั้งเดียว ไอซี PLD บางชนิดใช้มอสทรานซิสเตอร์แทนฟิวส์ทำให้สามารถโปรแกรมโดยใช้กระแสไฟฟ้าและสามารถลบแล้วโปรแกรมเข้าไปใหม่ได้อีก สำหรับไอซีในตระกูล PLD ได้แก่ PROM, PAL, PLA และ EPLD



ภาพที่ 2.4 วงจรพื้นฐานของ PLD ซึ่งอยู่ในรูปผลคูณร่วมบวก

2.8.1 PROM (Programmable Read Only Memory)

PROM คือหน่วยความจำประเภท ROM ซึ่งนับว่าเป็นไอซี PLD ชนิดหนึ่งซึ่งวงจรภายในของ PROM ประกอบไปด้วยอะเรย์ของแอนด์และออร์เกท (AND – OR Array) ผลลัพธ์ที่ขาดตาเอาต์พุตสามารถแสดงได้ในสมการของฟังก์ชันผลคูณร่วมบวก (Sum of Product) ของสัญญาณอินพุตที่ขาแอดเดรส




ภาพที่ 2.5 ลักษณะของ PROM เมื่อเปรียบเทียบกับเป็นวงจรในรูปผลคูณร่วมบวก

ภาพที่ 2.5 แสดงถึงลักษณะการเชื่อมต่อแอนด์เกทและออร์เกทของ PROM ขนาด 16x4 บิต วงจรทางด้านซ้ายบนสุดเป็นแอนด์เกทจะให้ผลคูณ(Product)ของกรณีที่อินพุตเป็น 0000 แอนด์เกทที่อยู่ถัดลงมาเป็นผลคูณของกรณีที่อินพุตเป็น 0001, 0010, ... จนถึงตัวล่างสุดคือผลคูณในกรณีที่อินพุตเป็น 1111 ซึ่งสำหรับ PROM ที่มีจำนวนอินพุต n ตัวจะมีค่าอินพุตที่เป็นไปได้ทั้งหมดเท่ากับ 2^n และค่าอินพุตเหล่านี้จะถูกจัดวางอยู่ในส่วนอะเรย์ของ AND ซึ่งไม่สามารถแก้ไขได้ แต่ในส่วนของ OR จะเป็นส่วนที่อนุญาตให้ทำการ โปรแกรมได้ และเนื่องจากการที่ด้าน AND ของ PROM มีการคอมบินชันของอินพุตที่เป็นไปได้ทั้งหมด ดังนั้นผู้ออกแบบจึงไม่จำเป็นต้องทำการลดรูปของฟังก์ชันลอจิกที่ออกแบบไว้เลย อย่างไรก็ตามการกระทำเช่นนี้อาจทำให้เกิดจำนวนวงจรที่ไม่มีประสิทธิภาพจำนวนมากบนตัวชิปได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8.2 PLA (Programmable Logic Array)


ลักษณะเด่นของ PLA คือสามารถโปรแกรมการเชื่อมต่อได้ทั้งทางด้าน AND และด้าน OR ทำให้มีความยืดหยุ่นในการใช้งานมาก แต่อย่างไรก็ดีข้อเสียที่เห็นได้อย่างชัดเจน ของ PLA คือความยุ่งยากในการสร้างและคุณสมบัติทางด้านความเร็วที่ลดลง เนื่องจากสัญญาณจะต้องวิ่งผ่านอะเรย์ของ AND และ OR



ภาพที่ 2.6 วงจรพื้นฐานภายในของ PLA

2.8.3 PAL (Programmable Array Logic)

PAL มีลักษณะ โครงสร้างที่ใกล้เคียงกับ PROM และ PLA มาก แต่การโปรแกรม PAL จะสามารถทำได้เพียงด้าน AND เท่านั้น



ภาพที่ 2.7 วงจรพื้นฐานภายในของ PAL

2.8.4 EPLD (Erasable Programmable Logic Device)

EPLD เป็นอุปกรณ์ที่สามารถทำการโปรแกรมได้หลายครั้งซึ่งเหมาะสำหรับการทำวงจรต้นแบบ สำหรับเทคโนโลยีที่ใช้ในการสร้างจะเหมือนกับ CMOS EPROM คือ ใช้มอสทรานซิสเตอร์เชื่อมต่อระหว่างสัญญาณอินพุตกับจุดที่ต้องการแทนการใช้ฟิวส์แบบเดิม ทำให้สามารถโปรแกรมการต่อวงจรภายในอุปกรณ์ด้วยการจ่ายไฟฟ้าตามขนาดที่กำหนดไว้ และลบได้โดยใช้แสงอัลตราไวโอเล็ตฉายผ่านช่องหน้าต่างกระจกของตัวชิพ

2.9 Field – Programmable Gate Array (FPGA)

เป็นอุปกรณ์ที่มีความซับซ้อนมากกว่า PLD ไปอีกระดับหนึ่ง ซึ่งในความเป็นจริงแล้ว PLD และ FPGA แตกต่างกันอย่างน้อยมากสำหรับ FPGA แล้วนับว่าเป็นอุปกรณ์ตัวใหม่ในตระกูลของ ASIC ซึ่งมีการเจริญเติบโตอย่างรวดเร็ว และมีบทบาทที่สำคัญในการเข้ามาแทนที่ระบบอิเล็คทรอนิกส์ที่ใช้ TTL โครงสร้างภายในของ FPGA ประกอบไปด้วยอะเรย์ของลอจิกเกทต่าง ๆ มากมาย ซึ่งในปัจจุบันความจุภายในของตัวชิพ FPGA ได้เพิ่มขึ้นจากระดับไม่กี่พันตัวจนถึงระดับล้านตัว ซึ่งสามารถรองรับวงจรดิจิทัลที่มีความซับซ้อนได้เป็นอย่างดี นอกจากนี้ในด้านการออกแบบพัฒนาและทดสอบก็ทำได้ง่าย ซึ่งในปัจจุบันการออกแบบวงจรโดยใช้ FPGA กำลังเป็นที่นิยมและมีแนวโน้มที่จะนำมาใช้งานมากขึ้นเรื่อย

2.9.1 ทำความรู้จักกับ FPGA

ในปัจจุบันมี FPGA อยู่ 4 ชนิดที่วางขายอยู่ในท้องตลาดได้แก่ Symmetrical Array, Row-Based, Hierarchical PLD และ Sea-of-Gates ซึ่งแต่ละชนิดก็มีลักษณะการเชื่อมต่อภายในและการโปรแกรมที่แตกต่างกันไป นอกจากนี้ในการแบ่งประเภทของ FPGA อาจแบ่งได้ตามเทคโนโลยีที่ใช้ในการโปรแกรมซึ่งมีอยู่ 2 แบบคือ การโปรแกรมโดยการทำให้เกิดการเปลี่ยนแปลงทางกายภาพของตัวชิพ และการโปรแกรมโดยการใช้หน่วยความจำ

2.9.1.1 การโปรแกรมโดยการทำให้เกิดการเปลี่ยนแปลงทางกายภาพ

1. Fuse เป็นวิธีการโปรแกรมที่สามารถทำได้เพียงครั้งเดียว ซึ่งหลังจากที่โปรแกรมแล้วจุดเชื่อมต่อจะขาดจากกัน
2. Anti Fuse เป็นวิธีการโปรแกรมที่คล้ายกับแบบ Fuse แต่ต่างกันที่หลังจากทำการโปรแกรมแล้วจุดเชื่อมต่อจะเชื่อมถึงกัน

2.9.2 การโปรแกรมโดยใช้หน่วยความจำ

2.9.2.1 EEPROM Based FPGA


FPGA ที่ใช้การ โปรแกรมแบบนี้มักเรียกว่า CPLD ซึ่งเทคโนโลยีที่ใช้จะเหมือนกับ EEPROM ทำให้มีความจำของเกตต่ำ โดยทั่วไปจะน้อยกว่า 20000 เกต แต่ข้อดีของ EEPROM Based FPGA คือ สามารถเก็บข้อมูลที่โปรแกรมลงไปได้โดยไม่ต้องมีไฟเลี้ยง และในการ โปรแกรมจะใช้ทรานซิสเตอร์ 1 ตัวต่อ 1 บิต ซึ่งการ โปรแกรมสามารถทำได้ประมาณ 10000 ครั้ง

2.9.2.2 SRAM Based FPGA

FPGA แบบนี้จะใช้เทคโนโลยีในการ โปรแกรมเหมือนกับ SRAM (Static RAM) ทำให้สามารถโปรแกรมซ้ำได้โดยไม่ต้องจกจำนวนครั้ง นอกจากนี้ยังมีความจุของเกตในระดับปานกลางถึงสูงมาก (ประมาณ 10000 - 1000000 เกต) ซึ่งข้อดีของ SRAM Based FPGA คือใช้เวลาในการ โปรแกรมน้อย (ระดับ nsec) การ โปรแกรมทำได้ง่ายเทียบได้กับการเขียน SRAM ทั่วไป และเหมาะสำหรับการออกแบบวงจรที่มีความสลับซับซ้อน ส่วนข้อเสียคือไม่สามารถเก็บโปรแกรมในสถานะที่ไม่มีไฟเลี้ยงได้ ดังนั้น FPGA ชนิดนี้จึงมักใช้ควบคู่กับ ROM เพื่อเก็บ โปรแกรมและทำการ โหลด โปรแกรมลงในตัวชิปในขณะที่เริ่มต้นใช้งาน

2.9.3 โครงสร้างภายในของ FPGA

ลักษณะ โครงสร้างภายในของ FPGA จะเป็นอะเรย์ของบล็อกลอจิกที่สามารถทำการ โปรแกรมได้ดังภาพ



ภาพที่ 2.8 โครงสร้างภายในของ FPGA รุ่น Discovery - III XC3S200 Board Manual

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น และสงวนสิทธิ์ในการใช้โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9.4 การออกแบบโดยใช้ภาษาอธิบายพฤติกรรมของฮาร์ดแวร์

ในการออกแบบวงจรดิจิทัลนั้นสามารถทำได้โดยการวาดวงจร (Schematic) หรือใช้ภาษาอธิบายพฤติกรรม (Hardware Description Language) ของฮาร์ดแวร์ ในกรณีของการออกแบบวงจรด้วย ASIC ชนิด Full Custom ผู้ออกแบบจะต้องเขียนวงจรด้วย Schematic จากนั้นจะนำวงจรที่ออกแบบไว้ไปทำการจำลองการทำงาน (Simulate) ซึ่งหากผลออกมาเป็นที่พอใจก็จะต้อง Layout เป็นชั้นสารและในการออกแบบ ASIC ชนิดนี้ผู้ออกแบบจำเป็นต้องทราบถึงเทคโนโลยีที่ใช้ในการสร้างด้วยหลังจากได้ Layout ที่สมบูรณ์แล้วจึงจะส่งไปเข้ากระบวนการสร้างไอซี หรือ Fabrication เพื่อสร้างเป็นชิปไอซีออกมาแต่ในการออกแบบวงจรด้วย FPGA โดยการใช้ Schematic หรือใช้ภาษาอธิบายการทำงานของวงจรจะทำให้สะดวกกว่า เนื่องจากวิธีการนี้ผู้ออกแบบไม่จำเป็นต้องคำนึงถึงเทคโนโลยีที่จะใช้สร้าง ไอซีและที่สำคัญ การออกแบบโดยวิธีนี้สามารถแก้ไขโมเดล (Model) หรือเปลี่ยนแปลงเทคโนโลยีได้สะดวกกว่าเพราะไม่ต้องวาดวงจรใหม่ นั่นคือการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์ จะทำให้โมเดลที่ได้ไม่ขึ้นกับเทคโนโลยีสำหรับภาษาที่ใช้ สำหรับอธิบายพฤติกรรมของฮาร์ดแวร์ที่ใช้กันก็มี VHDL, AHDL และ Verilog เป็นต้น ส่วนรายละเอียดของขั้นตอนในการออกแบบสามารถอธิบายได้ดังนี้

2.9.4.1 การสังเคราะห์วงจร (Logic synthesis)

ในขั้นตอนนี้จะใช้ซอฟต์แวร์ในการสังเคราะห์วงจร (Synthesis Tools) ทำการสังเคราะห์พฤติกรรมของวงจรที่ได้จากการออกแบบด้วย Schematic หรือ VHDL ซึ่งต้องทำการตรวจสอบด้วยว่าซอฟต์แวร์นั้นสนับสนุนเทคโนโลยี FPGA (FPGA Library) ที่ต้องการหรือไม่ ตัวอย่างเช่น FPGA ของบริษัท XILINX และบริษัท ALTERA จะมีซอฟต์แวร์หลายตัวที่สามารถใช้ได้ เช่น Max Plus II ในขั้นตอนนี้ซอฟต์แวร์สังเคราะห์วงจรจะทำการแปลงโค้ด VHDL และทำการ Optimize เพื่อให้ได้วงจรตามเทคโนโลยีที่เลือกใช้ในการสังเคราะห์วงจรนั้น วงจรระดับเกต (Gate Level) จะไม่เหมาะสมกับโครงสร้างที่มีอยู่ในอุปกรณ์ FPGA ดังนั้นในการ Optimize ซอฟต์แวร์สังเคราะห์วงจรจะต้องทำการ Optimize ให้ได้เป็นวงจรที่ประกอบด้วยกลุ่มของลอจิกที่เหมาะสมกับอุปกรณ์ FPGA นั้น ๆ จึงทำให้ผลที่ได้มีประสิทธิภาพและในขั้นตอนการสังเคราะห์วงจรนี้ ผู้ออกแบบสามารถกำหนดข้อบังคับสำหรับโมเดลแต่ละตัวได้ เช่น ข้อบังคับในเรื่องเวลา (Timing Constraints) หรือข้อบังคับในเรื่องของพื้นที่ (Area) หรือกำหนดชนิดและตำแหน่งของ I/O ซึ่งข้อบังคับเหล่านี้จะถูกนำไปใช้ในขั้นตอน Optimize เพื่อให้วงจรที่ได้เป็นไปตามที่กำหนดส่วนสำคัญในการ Optimize คือ การเทียบ (Mapping) โมเดลให้เข้ากับเทคโนโลยีที่ใช้เพื่อให้ได้วงจรที่เหมาะสมกับโครงสร้างและสถาปัตยกรรมภายในอุปกรณ์ FPGA เมื่อทำการสังเคราะห์เสร็จแล้วซอฟต์แวร์การสังเคราะห์วงจรก็จะมีรายงานผลว่าโมเดลที่ออกแบบไปนั้นเป็นอย่างไร เช่น มีค่าความหน่วง (Delay) เท่าใด

ใช้ทรัพยากรต่าง ๆ ใน FPGA อะไรบ้างเมื่อมาถึงขั้นตอนนี้ผู้ออกแบบก็จะทราบว่าโมเดลเป็นไปตามข้อบังคับหรือไม่ถ้าไม่ก็สังเคราะห์ใหม่จนกว่าจะเป็นไปตามที่กำหนด

2.9.4.2 การแบ่งวงจร (Partitioning)

ขั้นตอนนี้เป็นการแบ่งวงจรที่ได้จากการสังเคราะห์ เป็นส่วนย่อย ๆ สำหรับลงใน CLB, IOBs หรือองค์ประกอบอื่น ๆ ภายในอุปกรณ์ FPGA สำหรับเกณฑ์ที่ใช้ในการแบ่งคือให้แต่ละส่วนที่จะแยกออกจากกัน มีจำนวนสัญญาณที่เชื่อมต่อระหว่างกันน้อยที่สุดเท่าที่จะทำได้เพื่อลดความหนาแน่นในตอนทำการเชื่อมต่อสัญญาณ (Routing) ในขั้นตอนนี้จะใช้ซอฟต์แวร์ทำโดยซอฟต์แวร์จะเทียบส่วนประกอบของวงจร เช่น เกท (Gate), ฟลิป – ฟลอป (Flip – Flop) ลงในทรัพยากรต่างๆที่มีอยู่ในอุปกรณ์ FPGA หลังจากทำขั้นตอนนี้เสร็จแล้วผู้ออกแบบสามารถที่จะทราบว่าวงจรใช้จำนวนทรัพยากรภายในอุปกรณ์ FPGA ไปทำอะไร ส่วนข้อมูลทางเวลานั้นผู้ออกแบบจะทราบเฉพาะความหน่วงภายในแต่ละส่วนเท่านั้น หรือที่เรียกว่าความหน่วงลอจิก (Logic Delay) ส่วนซอฟต์แวร์จะรวมเอาซอฟต์แวร์ย่อยอื่น ๆ อีก เพื่อให้การทำ PPR (Partitioning Placement & Routing) เป็นไปอย่างต่อเนื่อง

2.9.4.3 การวางอุปกรณ์ (Placement)

ในขั้นตอนนี้จะเป็นการเลือกทำเลที่ตั้งของแต่ละส่วนของวงจรที่ผ่านการแบ่งวงจร (Partitioning) มาแล้วว่าควรจะอยู่ ณ ตำแหน่งไหนในอุปกรณ์ FPGA เพื่อให้ได้ผลลัพธ์ที่ดีที่สุด เช่น วงจรส่วนไหนควรอยู่ใกล้กันเพื่อจะได้ค้นหาเส้นทางได้ (Route) ง่ายหรือช่วยลดความหน่วง จะเห็นว่าตำแหน่งภายในอุปกรณ์ FPGA นั้นมีความสำคัญเพราะถ้าจัดวางวงจรลงในตำแหน่งที่ไม่เหมาะสมแล้วจะทำให้ความหน่วงเพิ่มขึ้นหรือ Router ทำการค้นหาเส้นทางสัญญาณได้ไม่หมด การวางอุปกรณ์ที่ดีควรวางส่วนต่างๆ ให้อยู่ใกล้กัน โดยเฉพาะส่วนที่มีการเชื่อมต่อสัญญาณด้วยกัน นอกจากนี้การกำหนดตำแหน่งขา I/O (I/O pin) ตามตำแหน่งขา I/O ของ FPGA บนแผ่น PCB ก็จะมีผลโดยตรงเลยคือซอฟต์แวร์จะวาง I/O ลงในตำแหน่งที่ผู้ออกแบบกำหนด ซึ่งบางครั้งตำแหน่งที่กำหนดไปไม่เหมาะสม ดังนั้นการกำหนดขา I/O ควรกำหนดตำแหน่งให้เหมาะสม หรือไม่ก็ให้ซอฟต์แวร์จัดการเอง

2.9.4.4 การเชื่อมต่อสัญญาณ (Routing)

ในขั้นตอนนี้เป็นการเชื่อมต่อสัญญาณระหว่างองค์ประกอบต่าง ๆ ภายในอุปกรณ์ FPGA ขั้นตอนนี้จะทำต่อเนื่องจากการวางอุปกรณ์ ในกรณีที่ทำการวางอุปกรณ์ไว้ไม่ดีซอฟต์แวร์ก็จะทำการเชื่อมต่อสัญญาณได้ไม่หมด (เนื่องจากจำนวนทรัพยากรสำหรับเชื่อมต่อสัญญาณนั้นมีอยู่จำกัด) หรือเกิดความหน่วงเกินค่าที่กำหนดในข้อบังคับ ผู้ออกแบบสามารถทำขั้นตอนนี้ได้โดยใช้

ซอฟต์แวร์หรือผู้ออกแบบจะทำการเชื่อมต่อสัญญาณด้วยตนเองก็ได้ แต่ทางที่ดีควรใช้ซอฟต์แวร์ทำดีกว่า นอกจากนั้นการกำหนดข้อบังคับทางเวลาจะช่วยให้ผลที่ได้จากการเชื่อมต่อสัญญาณดีขึ้นได้

2.9.4.5 ความหน่วงด้านเวลา (Delay)

ในการทำ FPGA นั้นความหน่วงที่เกิดขึ้นเป็นความหน่วงที่เกิดจากการวางตำแหน่ง (Layout) ของอุปกรณ์ ซึ่งผู้ออกแบบไม่สามารถเข้าไปแก้ไขได้ แต่สามารถทำให้มีความหน่วงน้อยที่สุดได้ สำหรับความหน่วงที่เกิดขึ้นนั้นแยกได้เป็น 2 ประเภท คือ

1. ความหน่วงลอจิก (Logic Delay) เป็นความหน่วงภายในองค์ประกอบของอุปกรณ์ FPGA เอง

2. ความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณ (Routing Delay) เป็นความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณระหว่างองค์ประกอบภายในอุปกรณ์ FPGA โดยปกติแล้วค่าความหน่วงลอจิกไม่ควรเกิน 50% ของค่าความหน่วงที่ยอมรับได้ เพราะความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณมักจะมีค่ามากกว่าค่าความหน่วงลอจิก ดังนั้นในการวางอุปกรณ์และเชื่อมต่อสัญญาณ ผู้ออกแบบควรกำหนดข้อบังคับทางเวลาเพื่อให้ซอฟต์แวร์ได้ทำงานอย่างมีประสิทธิภาพเพิ่มขึ้น และเพื่อให้ได้ผลลัพธ์ที่ดีขึ้นค่าความหน่วงที่ได้หลังจากการวางอุปกรณ์ และเชื่อมต่อสัญญาณแล้วจะมีค่าความหน่วงที่ค่อนข้างแน่นอน ซึ่งผู้ออกแบบสามารถทราบได้ว่า โมเดลที่ออกแบบนั้นเป็นไปตามข้อกำหนดหรือไม่

2.9.4.6 การจำลองการทำงานของวงจร (Simulation)

ในขั้นตอนนี้เป็นขั้นตอนที่สำคัญอีกขั้นตอนหนึ่ง เพราะเป็นขั้นตอนที่ผู้ออกแบบตรวจสอบฟังก์ชันการทำงานของโมเดลว่าถูกต้องหรือไม่ มีข้อผิดพลาดตรงไหนเพื่อจะได้ทำการแก้ไขให้ถูกต้อง ในขั้นตอนนี้จะมีซอฟต์แวร์ที่ใช้สำหรับทำการจำลองการทำงานของวงจรที่ใช้ชื่อ เช่น Model Sim ของบริษัท Model Technology หรือ Max Plus II ของบริษัท Altera ในการจำลองการทำงานของวงจรควรทำทุกครั้งหลังจากที่มีการทำแต่ละขั้นตอนหลักเสร็จแล้ว เพื่อจะได้ทราบว่าข้อผิดพลาดของโมเดลเกิดขึ้นตอนไหน จะได้แก้ไขข้อผิดพลาดตรงขั้นตอนนั้นๆ ได้เลย ไม่ต้องมาคอยตรวจหาขั้นตอนที่ทำให้เกิดข้อผิดพลาด นั่นคือการทำจำลองการทำงานของวงจรต้องทำทั้งหลังการเขียน โค้ด, การสังเคราะห์วงจร และการทำ PPR การจำลองการทำงานของวงจรหลังจากที่เขียนโค้ดเสร็จแล้วนั้น ผู้ออกแบบสามารถทราบได้แค่โมเดลทำงานถูกต้องหรือไม่เท่านั้น (Functional Test) ยังไม่สามารถตรวจสอบการทำงานในเชิงเวลาได้ถูกต้อง ในการจำลองการทำงานของวงจรหลังจากที่สังเคราะห์เป็นวงจรแล้ว เพื่อตรวจสอบว่าฟังก์ชันการทำงานยังคงถูกต้องหรือไม่ และค่าความหน่วงที่เกิดขึ้นเป็นไปตามข้อบังคับหรือไม่ มีข้อผิดพลาดเกิดขึ้นหรือไม่ถ้ามีจะแก้ไขให้ถูกต้อง ในการจำลองการทำงานของวงจรหลังจากทำการวางอุปกรณ์การเชื่อมต่อสัญญาณ (Post

Layout Simulation) แล้วก็มีความสำคัญเช่นกันเพราะผลที่ได้จากการจำลองการทำงานของวงจรในตอนนี้เป็นผลลัพธ์ของโมเดลเลย ซึ่งผู้ออกแบบนอกจากจะตรวจสอบฟังก์ชันการทำงานแล้วยังต้องตรวจสอบคุณสมบัติอื่น ๆ เช่น ความหน่วงที่ได้จากการทำ PPR ในรูปแบบค่าความหน่วงมาตรฐาน (Standard Delay Format : SDF) ว่าตรงตามที่กำหนดหรือไม่ หรือตรวจสอบว่าวงจรรวมสามารถใช้งานที่ความถี่สูงสุดเท่าไรนั่นเอง ในการจำลองการทำงานของวงจรควรใช้ซอฟต์แวร์ตัวเดียวกันตลอดเพื่อจะได้เปรียบเทียบผลที่ได้จากขั้นตอนต่าง ๆ

2.9.5 การโปรแกรมอุปกรณ์ FPGA (Configuration)

หลังจากที่โมเดลผ่านขั้นตอนต่าง ๆ จนกระทั่งผ่านการทำ PPR แล้วนั้น ถึงตอนนี้ก็สามารถที่จะดาวน์โหลด (Download) ลงในอุปกรณ์ FPGA ได้แล้ว ในการดาวน์โหลดนี้ก่อนอื่นต้องแปลงแบบวงจรรวมที่ได้เป็นข้อมูลวงจร (Configuration Data) ซึ่งอยู่ในรูปของบิตสตรีม (Bit Stream) ก่อนแล้วจึงดาวน์โหลดลงไปเพื่อให้อุปกรณ์ FPGA มีฟังก์ชันการทำงานตามโมเดลที่ผู้ออกแบบต้องการ ซึ่งในขั้นตอนนี้จะใช้วิธีที่แตกต่างกันออกไปสำหรับอุปกรณ์ FPGA ของแต่ละบริษัทผู้ผลิตคือในกรณีที่เป็นอุปกรณ์ FPGA ชนิดที่ต้องโปรแกรมโดยวิธี SRAM นั้น ในการใช้งานผู้ออกแบบจะต้องเก็บข้อมูลวงจรไว้ในหน่วยความจำประเภท EPROM หรือ Serial PROM ด้วย เพื่อจะใช้งานสะดวกขึ้นคือ ในการใช้งานโมเดลครั้งต่อไปไม่ต้องดาวน์โหลดข้อมูลวงจรจากเครื่องคอมพิวเตอร์อีก เพราะมีข้อมูลวงจรเก็บอยู่ในหน่วยความจำอยู่แล้ว แต่กรณีที่อุปกรณ์ FPGA เป็นชนิดที่โปรแกรมโดยใช้วิธี EPROM หรือ Anti Fuse ก็ไม่จำเป็นต้องมีหน่วยความจำสำหรับเก็บข้อมูลวงจร เพราะว่าอุปกรณ์ FPGA ชนิดนี้เมื่อดาวน์โหลดข้อมูลวงจรลงไปที่ข้อมูลที่ดาวน์โหลดลงไปก็ยังคงอยู่ในอุปกรณ์ FPGA และครั้งต่อไปก็ใช้งานโมเดลที่ผู้ออกแบบไว้ได้เลย

2.9.6 เครื่องมือสำหรับการออกแบบ FPGA

จะเห็นได้ว่าการออกแบบเพื่อทำ FPGA นั้นทำได้สะดวกกว่า ASIC มากเพราะใช้เวลาน้อยกว่ามากด้วย ส่วนสำคัญที่ใช้ในการทำ FPGA คือ ซอฟต์แวร์ที่ใช้ตั้งแต่เขียนโค้ดอธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลดลงในอุปกรณ์ FPGA ซึ่งซอฟต์แวร์ที่ใช้ต้องเป็นซอฟต์แวร์ที่ทำงานต่อเนื่องกันได้สำหรับซอฟต์แวร์ที่ใช้ทำการจำลองการทำงานของวงจรมัน ต้องสามารถใช้งานต่อเนื่องกับซอฟต์แวร์ที่ใช้ทั้งระบบ เพราะโมเดลที่ได้จากการทำขั้นตอนต่าง ๆ (ด้วยซอฟต์แวร์ต่าง ๆ ต้องเอามาจำลองการทำงานได้) และในการจำลองการทำงานของวงจรควรใช้ซอฟต์แวร์ตัวเดียวกันตลอด ทั้งระบบเพื่อจะได้เปรียบเทียบผลได้ง่าย ในอดีตซอฟต์แวร์ส่วนใหญ่จะใช้งานอยู่บนคอมพิวเตอร์สมรรถนะสูงอย่างเวิร์คสเตชัน (Workstation) ในปัจจุบันมีการพัฒนาซอฟต์แวร์ที่ใช้บนพีซี (PC) มากขึ้นซึ่งสามารถลดค่าใช้จ่ายในด้านอุปกรณ์คอมพิวเตอร์

2.10 ภาษา VHDL

2.10.1 ประวัติความเป็นมาของภาษา VHDL

VHDL ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัลตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบ ด้วยเหตุผลนี้จึงทำให้ภาษา VHDL เป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุดคือ แนวความคิดที่จะแก้ปัญหาลงไปทีละขั้นจนถึงขั้นตอนของการสร้างวงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจรรูปแบบ โดยไม่ต้องคำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริง นอกจากนี้ VHDL ยังเป็นภาษาที่สนับสนุนลักษณะต่าง ๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น VHDL จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง

วิวัฒนาการของภาษา VHDL เริ่มต้นประมาณปี ค.ศ. 1981 เมื่อกระทรวงกลาโหมสหรัฐอเมริกา หรือ DoD (Department of Defense) ได้พยายามปรับปรุงอุปกรณ์อิเล็กทรอนิกส์และคอมพิวเตอร์ที่ใช้ในกิจการทางทหาร ให้มีความทันสมัยมากขึ้น ประกอบกับเทคโนโลยีทางด้านไมโครอิเล็กทรอนิกส์มีการพัฒนาไปอย่างรวดเร็วจะเห็นได้ จากการนำวงจรดิจิทัลหลาย ๆ วงจรมาทำการผลิตอยู่บนแผ่นซิลิกอนที่มีพื้นที่เพียง 1-2 ตารางเซนติเมตรเท่านั้นซึ่งเป็นผลให้ประสิทธิภาพในการทำงานของวงจรสูงขึ้นตลอดจนความน่าเชื่อถือ ในการทำงานและความคงทนต่อสภาพแวดล้อมสูง แต่เนื่องจากในขณะนั้นขั้นตอนของการออกแบบการผลิต และการตรวจสอบวงจรต้นแบบเป็นกระบวนการที่ต้องใช้วิศวกรและเวลาในดำเนินการมาก ฉะนั้นทาง DoD จึงจัดตั้งโครงการขึ้นมาเพื่อศึกษาวิธีการที่ช่วยในการพัฒนางจรอิเล็กทรอนิกส์ โดยเฉพาะวงจรระบบดิจิทัลให้สามารถนำไปผลิตได้เร็วขึ้น ซึ่งโครงการดังกล่าวมีชื่อว่า "Very High Speed Integrated Circuits" หรือ VHSIC โดยในระยะแรกนั้น โครงการนี้ถือเป็นความลับทางด้านความมั่นคงของประเทศ และอยู่ภายใต้ความควบคุมดูแลของ United States International Traffic and Arms Regulations (ITAR) สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจรหรือฮาร์ดแวร์ของระบบ สำหรับโครงการ VHSIC ที่ DoD ได้ให้ไว้สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้งมนุษย์และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
- สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้
- ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร

เพราะฉะนั้นภาษาดังกล่าวนี้จัดเป็นภาษาโปรแกรมระดับสูงเช่นเดียวกับภาษาปาสคาล หรือ ภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า "Hardware Description Language" หรือ HDL

ในตอนเริ่มแรกนั้น DoD ได้มอบหมายให้บริษัทไอบีเอ็ม เท็กซัสอินสตุเมนต์ และอินเตอร์เมทริกซ์ เป็นผู้ศึกษาและพัฒนาโครงการ ซึ่งการดำเนินงานเป็นไปอย่างต่อเนื่องจนกระทั่งในปี ค.ศ. 1985 ทาง ITAR ได้ยกเลิกข้อจำกัดในการถ่ายทอดเทคโนโลยีทางทหารออกจากโครงการนี้ ดังนั้นภาษ VHDL จึงเริ่มเป็นที่รู้จักกันโดยทั่วไป และประมาณปี ค.ศ. 1987 IEEE ได้ทำการกำหนดมาตรฐานของภาษานี้เป็น IEEE 1076-1987 และมีชื่อเรียกว่า VHDL ซึ่งมาตรฐานนี้ได้รับการปรับปรุงจนเป็นมาตรฐาน IEEE 1076-1993 หรือ VHDL 1993 เนื่องจากในขณะนั้น DoD เป็นลูกค้ารายใหญ่ของอุตสาหกรรมอิเล็กทรอนิกส์และคอมพิวเตอร์ ดังนั้นจึงมีผู้รับโครงการต่าง ๆ จาก DoD ไปดำเนินการวิจัยและพัฒนาเป็นจำนวนมาก และเพื่อให้ทุกโครงการอยู่ในมาตรฐานเดียวกันหมดดังนั้นทาง DoD จึงได้กำหนดว่าทุกๆ โครงการต้องเขียนอยู่ในรูปของภาษา VHDL เท่านั้น ซึ่งทำให้ DoD สามารถนำโครงการเหล่านี้ไปจำลองกับเครื่องคอมพิวเตอร์ได้หลาย ๆ ระบบ

2.10.2 ข้อกำหนด

DoD ได้ตั้งข้อกำหนดสำหรับภาษา VHDL ในเดือนมกราคม ปี ค.ศ. 1983 ไว้ดังนี้

2.10.2.1 ลักษณะทั่วไป

DoD ได้กำหนดให้ VHDL เป็นภาษาสำหรับการออกแบบและบรรยายของฮาร์ดแวร์ ซึ่งหมายถึงความสามารถในการอธิบายและออกแบบในระดับสูง การจำลอง (Simulation) การสังเคราะห์ (Synthesis) และการทดสอบ (Testing) นอกจากนี้ VHDL ยังถูกกำหนดไว้สำหรับการบรรยายฮาร์ดแวร์ตั้งแต่ระดับบนซึ่งก็คือระบบจนถึงระดับเกทอีกด้วย เนื่องจากในการทำงานของระบบดิจิทัลนั้นทุก ๆ องค์ประกอบภายในระบบไม่ว่าเล็กหรือใหญ่จะทำงานไปพร้อม ๆ กัน ซึ่งในเรื่องของความพร้อมเพรียงในการทำงานนี้ก็ถือเป็นข้อกำหนดที่สำคัญอย่างหนึ่งของ VHDL ด้วยเช่นกัน (สำหรับในภาษาที่ใช้ในการบรรยายฮาร์ดแวร์นั้นความพร้อมเพรียงจะหมายถึงทุก ๆ คำสั่งองค์ประกอบเกทหรือวงจรลอจิกจะถูกนำมาปฏิบัติทั้งหมด ดังนั้นในที่สุดแล้วก็จะดูเหมือนว่าได้มีการปฏิบัติไปพร้อม ๆ กัน)

2.10.2.2 สันนิษฐานการออกแบบแบบลำดับขั้น

การออกแบบแบบลำดับขั้นเป็นลักษณะที่สำคัญอย่างหนึ่ง ซึ่งสำหรับการออกแบบระบบที่มีหลาย ๆ ระดับ โดยในการออกแบบจะประกอบด้วยส่วนการบรรยายการเชื่อมต่อและส่วนการบรรยายหน้าที่การทำงาน ซึ่งหน้าที่การทำงานของระบบสามารถกำหนดได้ด้วยตัวเองหรืออาจ

ถูกกำหนดโดยโครงสร้างที่ประกอบด้วยองค์ประกอบย่อย ๆ ลงไปได้เช่นกัน แต่ที่ระดับล่างสุด องค์ประกอบต้องถูกบรรยายหน้าที่การทำงานด้วยตัวมันเอง และไม่สามารถกำหนดการทำงานโดยลักษณะแบบโครงสร้างได้

2.10.2.3 ไลบรารี

VHDL ได้สนับสนุนการมีไลบรารีเพื่อระบบการจัดการที่ดี ผู้ออกแบบสามารถกำหนดลักษณะและการทำงานของอุปกรณ์พื้นฐานไว้ในระบบไลบรารี หรือจะใช้ไลบรารีที่ระบบได้จัดเตรียมไว้แล้วก็ได้ โมเดลและการบรรยายที่ถูกต้องควรจัดเก็บไว้ในไลบรารีหลังจากที่ได้ผ่านการคอมไพล์เรียบร้อยแล้ว เพื่อให้ผู้ออกแบบคนอื่น ๆ สามารถนำไปใช้ได้ด้วย

2.10.2.4 ลำดับคำสั่ง

แม้ว่าการปฏิบัติคำสั่งหรือกระบวนการ โดยพร้อมเพรียงกัน เป็นคุณสมบัติที่สำคัญของ VHDL ก็ตามตัวภาษาเองก็ยังมี การจัดเตรียมลักษณะการควบคุมแบบลำดับคำสั่งไว้ให้ด้วย เมื่อผู้ออกแบบได้กำหนดหน้าที่และองค์ประกอบที่ทำงานพร้อมกันของระบบไว้เรียบร้อยแล้ว ผู้ออกแบบยังสามารถบรรยายหน้าที่การทำงาน ซึ่งเป็นรายละเอียดภายในของแต่ละองค์ประกอบได้ในลักษณะเดียวกับการเขียนโปรแกรมที่ประกอบด้วยโครงสร้างแบบ case, if - then - else และ loop ทั่ว ๆ ไปได้ การบรรยายแบบลำดับคำสั่งทำให้การออกแบบหน้าที่การทำงานของอุปกรณ์กระทำได้สะดวกและง่ายขึ้น อย่างไรก็ตาม โครงสร้างทั้งหมดของ VHDL ก็ยังคงเป็นการทำงานแบบพร้อมเพรียงกันเช่นเดิม

2.10.2.5 การกำหนดคุณสมบัติ

นอกจากการกำหนดอินพุตและเอาต์พุตแล้วเงื่อนไขอื่น ๆ ก็มีผลต่อการปฏิบัติหน้าที่ของอุปกรณ์ฮาร์ดแวร์ด้วยเช่นกัน โดยสิ่งนี้จะรวมถึงสภาพแวดล้อมและลักษณะทางกายภาพของอุปกรณ์นั้น ๆ ด้วย ซึ่งภาษาสำหรับการออกแบบที่ดีควรให้ผู้ออกแบบกำหนดคุณสมบัติของอุปกรณ์ที่ใช้ได้ด้วย เช่น สามารถกำหนดขนาดลักษณะทางกายภาพเวลาโหลด และเงื่อนไขทางสภาพแวดล้อมอื่น ๆ ซึ่งความสามารถในการกำหนดคุณสมบัตินี้ก็เป็นส่วนหนึ่งที่มีอยู่ในภาษา VHDL ด้วยเช่นกัน

2.10.2.6 ชนิดของข้อมูล

VHDL สามารถกำหนดชนิดของข้อมูลไม่เพียงแต่ชนิด BIT และ BOOLEAN เท่านั้น แต่ยังสามารถกำหนดชนิดของข้อมูลเป็นจำนวนเต็ม จำนวนจริง จุดทศนิยม และชนิดลำดับการนับ (Enumerate Type) หรือแม้แต่นิยามข้อมูลที่ผู้ออกแบบกำหนดขึ้นมาเองก็ได้

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันวิจัยและพัฒนาเทคโนโลยีสารสนเทศแห่งชาติ ซึ่งสงวนลิขสิทธิ์ไว้เพื่อประโยชน์ด้านการศึกษาและการวิจัยเท่านั้น ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาตได้ หากมีการนำออกไปใช้โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.2.7 โปรแกรมย่อย

ความสามารถในการใช้ฟังก์ชันและโพรซีเจอร์ (Procedure) ก็เป็นข้อกำหนดอีกอย่างหนึ่งใน VHDL ซึ่งผู้ออกแบบสามารถนำโปรแกรมย่อยมาใช้ในการเปลี่ยนแปลงชนิดของข้อมูล การกำหนดหน่วยของลอจิก การกำหนดตัวกระทำต่าง ๆ หรือหน้าที่อื่น ๆ ตามที่ต้องการได้ เช่นเดียวกับการเขียนโปรแกรมทั่วไป

2.10.2.8 การควบคุมเวลา


VHDL อนุญาตให้ผู้ออกแบบสามารถกำหนดเวลาในการส่งผ่านข้อมูล หรือสัญญาณได้ตามต้องการ การตรวจสอบการออกแบบเกทหรือการหน่วงเวลาที่สามารถกระทำได้โดยการกำหนดช่วงเวลาที่น่านอนหรือกำหนดให้มีการรอคอย เหตุการณ์ (Event) นอกจากนี้ก็ยังสามารถกำหนดรูปแบบของสัญญาณนาฬิกาได้อีกด้วย

2.10.2.9 การกำหนดแบบโครงสร้าง

การกำหนดโครงสร้างขององค์ประกอบต่าง ๆ สามารถกระทำได้ในทุกระดับของการออกแบบ โดยการกำหนดโครงสร้างขององค์ประกอบรวมทั้งเกิดจากองค์ประกอบย่อย ซึ่งแตกต่างกันหรือเหมือนกันก็เป็นข้อกำหนดอย่างหนึ่งของ VHDL เช่นกัน

2.10.3 การออกแบบระบบดิจิทัล


ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบหรือ CAD มาใช้ในขบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้นเช่นกัน อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วยสำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ (HDL: Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่อง เพื่อช่วยให้การปรับปรุงกระบวนการออกแบบระบบดิจิทัลเป็นไปอย่างมีประสิทธิภาพ ในการออกแบบระบบดิจิทัลเริ่มตั้งแต่กำหนดแนวความคิดเบื้องต้น จนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้ต้องผ่านขั้นตอนต่าง ๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่ขบวนการออกแบบในขั้นต่อไป



ภาพที่ 2.9 แสดงขั้นตอนการออกแบบระบบดิจิทัล

ภาพที่ 2.9 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบแล้วทำการพัฒนาให้สามารถนำมาใช้ได้อย่างสมบูรณ์ ภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบในเชิงพฤติกรรมขึ้นมาตรวจสอบ ซึ่งอาจเป็นผังงานแสดงแบบหรือรหัสคำสั่งเทียม (Pseudo Code) ได้

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะต้องกำหนดส่วนประกอบของรีจิสเตอร์และวงจรลอจิกที่จำเป็นทั้งหมดเพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) ส่วนกระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังกล่าว



ภาพที่ 2.10 ขั้นตอนการออกแบบจากบนลงล่าง

จากภาพที่ 2.10 แสดงให้เห็นถึงขั้นตอนการออกแบบจากบนลงล่างทั้งนี้ ในทางปฏิบัติอาจจะมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย โดยขั้นตอนของการออกแบบจากบนลงล่างมีรายละเอียดดังนี้

1. ขั้นตอนการสร้างข้อกำหนดของความต้องการและวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา

2. ขั้นตอนการเขียนรูปแบบของระบบที่ต้องการออกแบบ โดยใช้ภาษาวีเอชดีแอลสำหรับบรรยายพฤติกรรมการทำงานพร้อมทั้งจำลองการทำงานเพื่อทำการเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด

3. ขั้นตอนการสังเคราะห์ที่ต้องการกำหนดเทคโนโลยีที่จะมารองรับวงจรที่ออกแบบและระบบช่วยออกแบบจะทำการสังเคราะห์วงจรที่ได้จากรูปแบบที่เขียนขึ้น โดยให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกต (Gate Level) และการเชื่อมต่อกับของอุปกรณ์เหล่านั้น หรือไม่ก็อยู่ในรูปของเน็ตลิสต์ (Net List) ที่สามารถนำไปผลิตลงบนอุปกรณ์อื่นได้

4. หลังจากการสังเคราะห์วงจรให้อยู่ในระดับเกตหรือเน็ตลิสต์แล้ว ข้อมูลที่ได้นอกจากจะเป็นข้อมูลสำหรับจำลองการทำงานในเรื่องของความถูกต้องของฟังก์ชันแล้ว ยังมีข้อมูลที่เกี่ยวข้องกับเวลาอีกด้วย ซึ่งจากความจริงที่ว่าอุปกรณ์อิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการเคลื่อนผ่าน (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาที แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกตของฟังก์ชันต่าง ๆ จำนวน 10000 เกตขึ้นไป เวลาดังกล่าวนี้ก็จะสะสมกันมากขึ้นอาจทำให้การทำงานของวงจรทั้งหมดผิดไป หรือไม่สามารทำงานในย่านความถี่สัญญาณนาฬิกาสูง ๆ ได้

5. ขั้นตอนของการผลิตเป็นวงจรจริง (Technology and Device Mapping) โดยนำข้อมูลที่ได้จาก การสังเคราะห์มาผลิต ซึ่งอาจจะอยู่ในรูปของอุปกรณ์เอพพีจีเอหรือวงจรรวม

6. หลังจากที่ได้วงจรจริงมาแล้ว ยังต้องมีความจำเป็นที่จะต้องตรวจสอบการทำงานที่คำนึงถึงเวลาด้วย เพื่อความถูกต้องของวงจรครั้งสุดท้ายก่อนที่จะนำไปรวมเข้ากับอุปกรณ์อื่น ๆ ให้เป็นระบบ เพราะในขั้นตอนนี้วงจรที่ออกแบบจะประกอบด้วยอินพุตและเอาต์พุตแพด (Pad) ซึ่งเป็นจุดต่อสำหรับรับและส่งสัญญาณกับภายนอก

7. หลังจากที่น่าวงจรที่ออกแบบรวมเข้ากับอุปกรณ์อื่น ๆ ให้เป็นระบบแล้วนั้น จะต้องทดสอบการทำงานรวมทั้งระบบร่วมกับอุปกรณ์อื่น ๆ อีกครั้ง ซึ่งเป็นการทดสอบการทำงานจริงขั้นสุดท้าย

2.10.4 องค์ประกอบของภาษาวีเอชดีแอล

ส่วนประกอบที่สำคัญและเป็นพื้นฐานของการเขียนมี 4 หน่วย คือ


2.10.4.1 หน่วยการออกแบบเอนทิตี (Entity Design Unit)

หน่วยการออกแบบนี้เป็นส่วนที่ใช้สำหรับติดต่อระหว่างอุปกรณ์ภายนอก กับรูปแบบที่เขียนขึ้นรวมทั้งการส่งผ่านค่าพารามิเตอร์บางอย่างระหว่างวงจรกับอุปกรณ์ภายนอก โดยเป็นการกำหนดจุดเชื่อมต่อของรูปแบบกำหนดทิศทางการไหลของสัญญาณ ประเภทของค่าที่สามารถกำหนดให้กับสัญญาณตามจุดต่าง ๆ ของข้อมูลที่ไหลผ่านจุดต่อเหล่านั้น ภาพที่ 2.9 แสดงให้เห็นถึงโครงสร้างของหน่วยการออกแบบเอนทิตี

```
Entity component_name is
    Input and output ports
    Physical and other parameters
End component_name;
```

ภาพที่ 2.11 โครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี

ส่วนนี้จะขึ้นต้นด้วยคำว่า Entity และ is ระหว่างคำทั้งสองคำเป็นส่วนสำหรับชื่อของรูปแบบที่ต้องการจะเขียน (component_name) หลังจากนั้นจะตามด้วยส่วนที่ใช้กำหนดช่องทางเข้าและออกของข้อมูลรวมทั้งพารามิเตอร์อื่น ๆ และที่สำคัญคือ หน่วยการออกแบบเอนทิตีต้องปิดท้ายด้วยคำว่า End และเครื่องหมายอัฒภาคเสมอ



ภาพที่ 2.12 รูปแบบของอาร์เอสฟลิปฟลอป

ในภาพที่ 2.12 เป็นหน่วยการออกแบบเอนทิตีที่บรรยายอุปกรณ์ชื่อ อาร์เอสฟลิปฟลอป ในส่วนหัวของเอนทิตีมีการกำหนดจุดต่อ 4 จุด ภายใต้ชุดคำสั่ง port โดยที่ 2 จุดแรกเป็นจุดให้ข้อมูลไหลผ่านเข้าได้แก่ R, S ซึ่งกำหนดด้วยทิศทางการติดต่อกับโลกภายนอกเป็นการไหลเข้าของข้อมูล ส่วนจุดเอาต์พุตเป็นจุดให้ข้อมูลไหลออก ได้แก่ Q, QB ซึ่งกำหนดด้วยทิศทางการติดต่อกับภายนอกเป็นการไหลออก ส่วนประเภทของข้อมูลที่ไหลเข้าและออกนั้นเป็นประเภทบิตที่สามารถมีค่าได้เพียงสองค่าเท่านั้น คือ “0” และ “1” เท่านั้น ประเภทของพอร์ตที่สามารถประกาศใช้ในเอนทิตีมี 4 ประเภทดังนี้

1. พอร์ตอินพุตเข้าเป็นพอร์ตทิศทางเดียว ที่นำค่าสัญญาณจากอุปกรณ์ภายนอกเข้ามาภายในวงจร สามารถนำมาป้อนให้กับสัญญาณอื่น หรืออ่านค่าได้แต่ไม่สามารถถูกเขียนจากภายในวงจรได้
2. พอร์ตเอาต์พุตออกเป็นพอร์ตทิศทางเดียว ที่นำค่าสัญญาณจากวงจรส่งออกไปยังอุปกรณ์ภายนอก สามารถเขียนจากภายในวงจรได้แต่ไม่สามารถอ่านจากภายในวงจรได้
3. พอร์ตอินพุตและเอาต์พุต (Bidirectional) เป็นพอร์ต 2 ทิศทาง ที่สามารถส่งถูกเขียนและอ่านได้จากภายในวงจร
4. พอร์ตบัฟเฟอร์ (Output with Internal Feedback) เป็นพอร์ตเอาต์พุตประเภทหนึ่งที่สามารถอ่านค่ากลับ (Feedback) เข้ามาภายในวงจรได้

2.10.4.2 หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit)

หน่วยการออกแบบสถาปัตยกรรม คือ ส่วนที่ใช้เขียนบรรยายพฤติกรรมของรูปแบบในมุมมองของการจำลองการทำงาน พฤติกรรมต่าง ๆ ที่บรรยายในส่วนนี้ขึ้นอยู่กับข้อมูลที่ผ่านเข้าและออกตรงช่องทาง ตลอดจนพารามิเตอร์ต่าง ๆ ที่กำหนดในหน่วยการออกแบบเอนทิตี ภาพที่ 2.13 แสดงให้เห็นถึงโครงสร้างของหน่วยการออกแบบสถาปัตยกรรม

```

ARCHITECTURE identifier OF component_name IS
    [declaration]
BEGIN
    Specification of the functionality of the component
    In terms of its input lines and as influenced
    By physical and other parameters
END [identifier];

```

ภาพที่ 2.13 โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม

ส่วนของหน่วยการออกแบบสถาปัตยกรรมเริ่มต้นด้วยคำว่า Architecture และตามด้วยชื่อ (identifier) สิ่งที่ต้องการกำหนดลงไปได้แก่ สิ่งที่ต้องแสดงให้เห็นว่าหน่วยการออกแบบสถาปัตยกรรมนั้นใช้บรรยายหน่วยการออกแบบเอนทิตีใด ๆ (of <entity design unit> is) ส่วนที่อยู่ระหว่าง Architecture และ Begin เป็นพื้นที่ส่วนประกาศหน่วยของสถาปัตยกรรมกำหนด (Architecture declaration area) ที่เป็นส่วนเพื่อเลือกในบริเวณนี้สามารถใช้เขียนประกาศกำหนดค่าต่าง ๆ ที่จะนำไปใช้ภายในสถาปัตยกรรมนั้นได้อาทิเช่น สัญญาณ ค่าคงที่ โปรแกรมย่อย และอุปกรณ์ ส่วนที่ใช้บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้าและไหลออกของรูปแบบ (สัญญาณที่กำหนดในชุดคำสั่งพอร์ต) นั้นจะถูกบรรยายในบริเวณเนื้อที่ระหว่างคำว่า Begin กับ End ของหน่วยการออกแบบสถาปัตยกรรม – และนอกจากนั้นชุดคำสั่งทุกคำสั่งที่อยู่ภายในบริเวณนี้ จะเป็นชุดคำสั่งแบบแข่งขันาน (Concurrent statement) เท่านั้น คือทุก ๆ สถานะจะทำงานพร้อมกันลำดับก่อนหลังจะไม่มีผลต่อการทำงานของรูปแบบ หน่วยการออกแบบสถาปัตยกรรมจะต้องปิดท้ายด้วยคำสั่ง End และชื่อของสถาปัตยกรรมนั้น ๆ โดยทั่วไปการเขียนรูปแบบโมเดล (Modeling styles) ระบบเชิงเลขด้วยภาษาวีเอชดีแอลสามารถเขียนได้ในลักษณะต่าง ๆ ดังนี้

- ลักษณะการไหลของข้อมูล (Dataflow Style) [RTL Descriptions]
- ลักษณะพฤติกรรม (Behavioral Style) [Algorithm Descriptions]
- ลักษณะโครงสร้าง (Structural Style) [Netlist Description]
- ลักษณะผสม (Mixed Model Style)


```

Architecture dataflow of RS_ff is
    Begin
        Q <= not(QB or R);
        QB <= not(Q or S);
    End dataflow;

```


ภาพที่ 2.14 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปตามฟังก์ชันบูลีน

ภาพที่ 2.14 ส่วนที่บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้า (R, S) กับข้อมูลที่ไหลออก (Q, QB) ประกอบด้วยชุดคำสั่งแบบแข่งขันาน 2 ชุด ซึ่งเขียนเป็นประเภทการไหลของข้อมูล หรือเรียกว่าระดับการถ่ายโอนข้อมูลระหว่างรีจิสเตอร์ (RTL : Register Transfer Level)



ภาพที่ 2.15 โครงสร้างภายในสถาปัตยกรรมของอาร์เอสฟลิปฟลอป

ภาพที่ 2.15 เป็นหน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟลอปในลักษณะโครงสร้าง ซึ่งเปรียบเสมือนการนำอุปกรณ์ที่มีอยู่ในไลบรารีมาต่อเป็นวงจรตามต้องการ โดยใช้ NOR เกต 2 อินพุต (nor2) จำนวนสองตัวมาสร้างตามฟังก์ชันบูลีน



ภาพที่ 2.16 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟลอปในลักษณะโครงสร้าง

```

Architecture behave of RS_ff is
  Begin
    process(R,S)
      begin
        if R='0' and S='1' then
          Q <='1';
          QB <='0';
        else R='1' and S='0' then
          Q <='1';
          QB <='0';
        end if;
      end process
    End behave;
  
```

ภาพที่ 2.17 หน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปในลักษณะพฤติกรรม

ภาพที่ 2.17 เป็นการเขียนบรรยายการทำงานของรูปแบบในลักษณะพฤติกรรม ซึ่งจะเห็นว่า มีลักษณะที่เหมือนกับการเขียนโปรแกรมทั่วไป โดยจะต้องมีการใช้งานส่วนที่เรียกว่า Process และการทำงานของรูปแบบจะขึ้นอยู่กับ การเปลี่ยนแปลงของสิ่งที่อยู่ภายใน Process (อินพุต R,S) ซึ่งเรียกว่า เซนซิวิตีลิสต์ (Sensitivity List) การเขียนในลักษณะนี้ลำดับก่อนหลังของชุดคำสั่งจะมีผลต่อการทำงานของรูปแบบที่เขียนขึ้น

```

Architecture mixed of RS_ff is
  component nor2
    port(a,b : in bit;
      c : out bit;
    end component;
  Begin
    U1 : nor2 port map(R,QB,Q);
    QB <= not(Q or S);
  End mixed;
  
```

ภาพที่ 2.18 แสดงหน่วยการออกแบบสถาปัตยกรรมของอาร์เอสฟลิปฟล็อปในลักษณะผสม

ไม่ว่าจะเขียนบรรยายส่วนของสถาปัตยกรรมของอาร์เอสฟลิปฟล็อป ในลักษณะของพฤติกรรม การไหลของข้อมูล โครงสร้าง หรือผสมที่นำเอาแต่ละลักษณะมาเขียนไว้ในส่วนของสถาปัตยกรรมก็ตามต่างก็มีพฤติกรรมเดียวกัน และจะให้ผลลัพธ์จากการจำลองการทำงานที่เหมือนกัน ซึ่งถือว่าเป็นข้อดีของภาษาวีเอชดีเอลการออกแบบวงจรดิจิทัลใด ๆ จะต้องออกแบบหน่วยการออกแบบพื้นฐานก็คือ ส่วนของเอนทิตีและส่วนของหน่วยของสถาปัตยกรรมที่มีความสัมพันธ์กัน ซึ่งมีด้วยกันหลายรูปแบบสำหรับการออกแบบวงจรเดียวกัน

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.4.3 หน่วยการออกแบบแพ็คเกจ (Package Design Unit)

ข้อมูลต่าง ๆ ตลอดจนโปรแกรมย่อย เป็นประโยชน์ต่อการเขียนรูปแบบบรรยายระบบเชิงเลขสามารถเก็บไว้ในส่วนของแพ็คเกจได้ ข้อมูลเหล่านี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี หน่วยการออกแบบสถาปัตยกรรม หรือจากหน่วยการออกแบบแพ็คเกจอื่น ๆ โดยปกติแล้วแพ็คเกจจะแบ่งออกเป็น 2 ส่วน คือ การประกาศแพ็คเกจ (Package Declaration) และ ส่วนของบอดี้แพ็คเกจ (Package Body) เนื่องจากแพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่จะนำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษาวีเอชดีแอลสามารถกระทำได้ด้วยชุดคำสั่ง USE โดยสิ่งที่สามารถสร้างไว้ใน Package ได้แก่

- Subprogram
- Types
- Constants
- Signals
- Aliases
- Attributes
- Component
- Disconnection Specification

ส่วนการประกอบแพ็คเกจเป็นส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (ถ้ามองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ ส่วนประกาศแพ็คเกจเพราะจะเป็นส่วนที่กำหนดชื่อของสิ่งที่ประกาศอยู่ในแพ็คเกจสำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเองสิ่งใด ๆ ที่ถูกประกาศไว้ในส่วนของบอดี้แพ็คเกจ แต่ไม่ได้ถูกประกาศไว้ในส่วนการประกาศแพ็คเกจจะไม่สามารถถูกนำค่าและพฤติกรรมไปใช้ส่วนนอกได้ ซึ่งสามารถเปรียบเทียบได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศเอนทิตีคือ จุดเชื่อมต่อหรือพอร์ตที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็นต้องมีส่วนบอดี้ (Package Body) และยังสามารถถูกนำไปใช้จากรูปแบบภายนอกได้เช่น ใช้สำหรับประกาศชนิดของข้อมูล (Type) หรือสัญญาณ (Signal) ในทางกลับกันกับส่วนบอดี้แพ็คเกจที่ไม่จำเป็นต้องมีส่วนของการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถถูกนำไปใช้จากรูปแบบอื่นได้

```
PACKAGE package_name IS
    Package_declarative_part
END package_name;
```

ภาพที่ 2.19 โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และสามารถเข้าถึงได้ฟรีภายใต้เงื่อนไขการใช้งานที่ระบุไว้ในเอกสารฉบับนี้ ไม่สามารถนำข้อมูลไปใช้โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์ได้

บอดีแพ็คเกจจะเป็น โครงสร้างที่ประกอบด้วยคำสั่งต่างๆ ในรูปของคำสั่งลำดับ (Sequential Statement) ที่ใช้บรรยายฟังก์ชันการทำงานของ โปรแกรมย่อยทั้งหลายที่ชื่อของ โปรแกรมย่อยนั้น ๆ ที่ถูกประกาศไปในส่วนของการประกาศแพ็คเกจแล้วจะถูกเก็บไว้ในส่วนบอดีแพ็คเกจ ทั้งนี้รวมทั้ง การกำหนดค่าคงที่ต่างๆ อันได้แก่ ค่าคงที่ที่ถูกประกาศชื่อก่อนในส่วนของการประกาศแพ็คเกจ แต่ ถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้นส่วนบอดีแพ็คเกจจึงไม่จำเป็นต้องมี ถ้าในส่วนของ การประกาศแพ็คเกจไม่มีการประกาศชื่อที่เป็น โปรแกรมย่อยหรือค่าคงที่ การเขียนบอดีแพ็คเกจนั้น เป็นไปตามกฎเกณฑ์ที่แสดงในภาพที่ 2.20

```
PACKAGE BODY package_name IS
    declarative part
END package_name;
```

ภาพที่ 2.20 โครงสร้างโดยทั่วไปของบอดีแพ็คเกจ

2.10.4.4 หน่วยการออกแบบโครงสร้าง (Configuration Design Unit)

ดังที่ทราบกันแล้วว่ารูปแบบหนึ่งของระบบดิจิทัลไม่ว่าจะเป็นอะไร จะมีหน่วย ออกแบบเอนทิตีได้เพียงหนึ่งหน่วยเท่านั้น แต่ในขณะที่หน่วยการออกแบบเอนทิตีหนึ่งหน่วยจะมี สถาปัตยกรรมที่เป็นรองได้หลายหน่วย ดังนั้นจะต้องมีหน่วยการออกแบบโครงสร้างมาเพื่อกำหนด การใช้โครงสร้างประกอบเอนทิตีกับหน่วยการออกแบบสถาปัตยกรรมหน่วยไหนเข้า

```
CONFIGURATION identifier OF entity_name IS
    Configuration_declarative part
END;
```


ภาพที่ 2.21 โครงสร้างโดยทั่วไปของหน่วยการออกแบบ โครงแบบ

บทที่ 3

วิธีการดำเนินงาน

อุปกรณ์เอ็ฟพีจีเอ เป็นอุปกรณ์ที่ใช้ในการ โปรแกรมวงจรที่ได้ออกแบบลงไปเพื่อให้อุปกรณ์ เอ็ฟพีจีเอมีฟังก์ชันการทำงานตามที่ได้ออกแบบไว้ ในการทำเอ็ฟพีจีเอซึ่งเป็นวิธีการออกแบบไอซี (IC : Integrated Circuit) แบบเซมิคัสตอม (Semicustom) อีกวิธีหนึ่ง เมื่อเทียบกับการทำวงจรรวม แล้วนั้นก็ยังมีทั้งดีและข้อเสีย คือ การทำเอ็ฟพีจีเอจะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายใน อุปกรณ์เอ็ฟพีจีเอจะมีจำนวนเกต (Gate) ให้ใช้จำนวนจำกัดและการทำเอ็ฟพีจีเอก็เหมาะสำหรับการ ทำผลิตภัณฑ์ ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำเอ็ฟพีจีเอก็คือระยะเวลาที่ใช้ใน การทำตั้งแต่ เขียนรหัส (Code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลดนั้นน้อยกว่าการทำวงจรรวม มากและการตรวจหรือแก้ไขการออกแบบก็ทำได้สะดวก นอกจากนี้อุปกรณ์เอ็ฟพีจีเอของแต่ละ ผู้ผลิตก็มี โครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นอุปกรณ์เอ็ฟพีจีเอ สามารถนำไปประยุกต์ใช้งานได้


3.1 การออกแบบการเข้ารหัสลับ



ภาพที่ 3.1 แสดงหลักการทำงานของ การเข้ารหัสลับ

3.1.1 การสังเคราะห์ข้อมูลข่าวสาร

โดยเราจะให้ $u = m + G$ หรือ $m - G$ เป็นสมการที่เราสังเคราะห์ขึ้นมาเพื่อนำข้อมูลที่ได้ไปทำการเข้ารหัสและถอดรหัสโดยใช้เอฟพีซีเอ



ภาพที่ 3.2 แสดงรูปรหัสคำ

โดยที่ u คือ ข้อมูลที่ส่งกลับมาแสดงผลที่คอมพิวเตอร์

$$u = (m_1 + v_1) + (m_2 + v_2) + \dots + (m_k + v_k) \tag{3.1}$$

$$u = (m_1 - v_1) + (m_2 - v_2) + \dots + (m_k - v_k) \tag{3.2}$$

m คือ ข้อมูลข่าวสารที่ใช้ในการส่ง


G คือ คูณเจดัลบีที่เรานำมาใช้ในการเข้ารหัสและถอดรหัส

$$G = \begin{bmatrix} v_1 \\ v_2 \\ \vdots \\ v_k \end{bmatrix} = \begin{bmatrix} v_{11} & v_{12} & \dots & v_{1n} \\ v_{21} & v_{22} & \dots & v_{2n} \\ \vdots & \vdots & \ddots & \vdots \\ v_{k1} & v_{k2} & \dots & v_{kn} \end{bmatrix}$$


v คือ เมตริกซ์ที่เซตค่าไว้ในเอฟพีซีเอ

3.1.2 Transmission of a byte

สถานะก่อนที่ข้อมูลจะส่งเข้ามานั้นเป็นสถานะ idle ซึ่งมีค่าเป็น 1 จากนั้น เมื่อมีการส่งข้อมูลจะให้บิต start เป็น 0 แล้วเป็นข้อมูลไปอีก 8 บิต เมื่อครบแล้วจะให้กลับมามีค่าเป็น 1 ซึ่งถือว่าเป็นบิต stop ในการตรวจสอบค่าข้อมูล 1 บิตนั้นจะแบ่งการแซมบิงออกเป็น 16 ครั้ง เมื่อเราต้องการค่าข้อมูลจะเริ่มตรวจสอบค่าในครั้งที่ 7 เป็นครั้งแรก (โดยเริ่มนับที่ 0) และครั้งต่อๆ ไปเพิ่มค่าทีละ 16 จนจบ




ภาพที่ 3.3 แสดงการส่งข้อมูล 8 บิตและบิตหยุด 1



ภาพที่ 3.4 แสดง Finite State Machine ของ Transmission of a byte

3.1.3 Conceptual Block Diagram of a UART Receiving Subsystem

แผนภาพของวงจรการรับ UART ที่แสดงนี้ประกอบไปด้วย 3 ส่วน คือ UART Receiver ซึ่งเป็นวงจรที่รับข้อมูลจากการเชื่อมต่อเข้ามา ส่วนที่สองคือ Baud rate Generator เป็นวงจรที่กำหนดจำนวนครั้งของการเชื่อมต่อ ส่วนสุดท้าย Interface Circuit เป็นวงจรที่ให้ค่าบัพเฟอร์และสถานะแก่ UART Receiver และระบบที่ใช้ UART



ภาพที่ 3.5 แสดงวงจรอินเทอร์เฟซให้บัพเฟอร์และสถานะระหว่าง UART และ FPGA

3.1.4 หลักของการเข้ารหัส


3.1.4.1 Flow Chart ของการเข้ารหัส

เริ่มต้นการเข้ารหัสจะกำหนดให้ค่า k เท่ากับ 1 จากนั้นจะใช้สูตร $u_k = m_k + G_k$ จากนั้นตรวจสอบว่า k มีค่าเท่ากับ 12 หรือไม่ หากไม่เท่ากับ 12 ให้ทำการบวกค่า k เข้าไป 1 แล้วเข้าสูตร $u_k = m_k + G_k$ อีกครั้ง จนเมื่อ k มีค่าเท่ากับ 12 จะนำค่าไปเก็บไว้ในตัวแปรและนำค่าออกไปใช้แบบ First In First Out



ภาพที่ 3.6 แสดง Flow chart ของการเข้ารหัส

3.1.4.2 Finite State Machine ของการเข้ารหัส




ภาพที่ 3.7 แสดง Finite State Machine ของการเข้ารหัส

3.1.5 หลักของการถอดรหัส


3.1.5.1 Flow Chart ของการถอดรหัส

ใช้วิธีการเช่นเดียวกับการเข้ารหัสแต่เปลี่ยนสูตรจาก $u_k = m_k + G_k$ เป็น $u_k = m_k - G_k$ คือ เริ่มต้นการเข้ารหัสจะกำหนดให้ค่า k เท่ากับ 1 จากนั้นจะใช้สูตร $u_k = m_k - G_k$ จากนั้นตรวจสอบว่า k มีค่าเท่ากับ 12 หรือไม่ หากไม่เท่ากับ 12 ให้ทำการบวกค่า k เข้าไป 1 แล้วเข้าสู่สูตร $u_k = m_k - G_k$ อีกครั้ง จนเมื่อ k มีค่าเท่ากับ 12 จะนำค่าไปเก็บไว้ในคิวแปรและนำค่าออกไปใช้แบบ First In First Out



ภาพที่ 3.8 แสดง Flow chart ของการถอดรหัส

3.1.5.2 Finite State Machine ของการถอดรหัส



ภาพที่ 3.9 แสดง Finite State Machine ของการถอดรหัส

3.2 การจัดเก็บในส่วนของข้อมูลจาก FPGA

1. เขียนโค้ดในส่วนของวงจรเข้ารหัสโดยใช้ภาษา VHDL
2. เขียนโค้ดในส่วนของวงจรรับ - ส่งอนุกรมโดยใช้ภาษา Visual Basic
3. เขียนโค้ดในส่วนของวงจรหน่วยความจำโดยใช้ภาษา VHDL
4. เขียนโค้ดในส่วนของวงจรแปลงข้อมูลอนุกรม
5. ทดสอบโค้ดโดยใช้ Modelsim (โปรแกรม ISE WebPACK) ในการจำลองการทำงาน
ของโค้ด VHDL

บทที่ 4

ผลการทดลอง

4.1 แสดงผลการเข้ารหัสลับ

จากการทำการทดลองการนำสัญญาณดิจิทัลจากคอมพิวเตอร์ ที่อยู่ในรูปแบบรหัสแอสกี นำมาทำการเข้ารหัสโดยส่งสัญญาณผ่านพอร์ต RS – 232

จากการทดลองในขั้นแรกการเชื่อมต่อกันระหว่างสาย RS – 232 กับคอมพิวเตอร์สามารถเชื่อมต่อกันได้โดยทราบผลจากการแสดงสัญญาณไฟในตัวบอร์ดว่าเมื่อมีสัญญาณเข้ามาจะแสดงไฟติด และถ้าไม่มีสัญญาณหรือไม่ได้รับสัญญาณไฟที่หลอด LED จะดับ

4.1.1 การเข้ารหัสลับข้อความ

เมื่อทำการทดลองการเข้ารหัสเป็นชุด โดยจะเข้าทีละ 12 word พบว่าถ้าทำการส่งข้อมูลที่ละ 12 word FPGA จะทำการเข้ารหัสทีละชุดทำให้ได้รหัสที่ผิดเพี้ยนออกมดั่งภาพที่ 4.1



ภาพที่ 4.1 แสดงรูปแบบการเข้ารหัสทีละ 12 word

4.1.2 การส่งรหัสลับข้อความมากกว่า 12 word

หากทำการส่งข้อมูลในแต่ละชุดซึ่งจำนวนมากกว่า 12 word ทางตัว FPGA จะไม่ดำเนินการต่อ และจะส่งข้อความเตือน Character Greater 12 ดังภาพที่ 4.2



ภาพที่ 4.2 แสดงการส่งสัญญาณมากกว่า 12 word

4.1.3 การส่งรหัสลับข้อความน้อยกว่า 12 word

หากทำการส่งข้อมูลในแต่ละชุดซึ่งจำนวนน้อยกว่า 12 word ทางตัว FPGA จะไม่ดำเนินการต่อ และจะส่งข้อความเตือน Character Less than 12 ดังภาพที่ 4.3



ภาพที่ 4.3 แสดงการส่งสัญญาณน้อยกว่า 12 word

บทที่ 5

สรุปผลการวิจัยและข้อเสนอแนะ

จะเห็นได้ว่า เราสามารถนำสัญญาณจากคอมพิวเตอร์ ในรูปแบบของรหัสแอสกีมาทำการเข้ารหัส โดยผ่าน FPGA ได้และส่งข้อมูลทั้งที่เข้ารหัสและถอดรหัสกลับไปยังคอมพิวเตอร์ โดยผ่านทาง RS - 232 ได้

ในส่วนของการเข้ารหัสลับข้อมูลและการถอดรหัสลับข้อมูลโดยใช้อัลกอริทึมซึ่งจะแบ่งการศึกษาเป็นสองส่วนคือ ส่วนแรกเป็นการศึกษาและจำลองโปรแกรมโดยใช้ภาษา VHDL และส่วนที่สองเป็นการทดลองโปรแกรมลงบนอุปกรณ์ FPGA เพื่อใช้งาน จากการศึกษาและทดลองสามารถสรุปผลได้ดังนี้

5.1 การศึกษาและจำลองโปรแกรมโดยใช้ VHDL

สามารถใช้อัลกอริทึม เข้ารหัสและถอดรหัสข้อมูลประเภทข้อความได้

5.2 การทดลองโปรแกรมลงบนอุปกรณ์ FPGA

1. สามารถ โปรแกรมวงจรที่เป็นส่วนประกอบของวงจรรวมทั้งเครื่องให้จากภาษา VHDL ลงบนอุปกรณ์ FPGA ได้
2. สามารถวัดผลของวงจรที่เป็นส่วนประกอบของวงจรรวมทั้ง โปรแกรมลงอุปกรณ์ FPGA ได้

5.3 ข้อเสนอแนะ

ถ้าโปรแกรมวงจรรวมทั้งเครื่องให้ขึ้น มีการใช้ทรัพยากรของอุปกรณ์ FPGA มากเกินไปจะทำให้ไม่สามารถสื่อสารระหว่างอุปกรณ์ FPGA และคอมพิวเตอร์ได้

บรรณานุกรม

- [1] คเชนทร์ แจ่มกมล. การเข้ารหัสลับ โดยใช้ซีพียู โครมของบล็อก ใค้คเชิงเส้นและการสลับบิท โดยอาศัยการกำเนิดแบบสุ่ม. วิทยานิพนธ์วิศวกรรมศาสตรบัณฑิต สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กรุงเทพฯ, 2539.
- [2] ชำนาญ ปัญญาใส, วิศวกร หนุทอง,ภาษา. *VHDL สำหรับออกแบบวงจรดิจิทัล*. กรุงเทพฯ : ซีเอ็ดดูเคชั่น, 2547
- [3] ณรงค์ ทองฉิม และ เจริญ วงษ์ชุ่มเย็น. *ออกแบบไอซีดิจิทัลด้วย FPGA และ CPLD ภาคปฏิบัติ โดยใช้ภาษา VHDL ซอฟต์แวร์ชุด ISE WebPACK*. พิมพ์ครั้งที่ 1. กรุงเทพฯ : บริษัท วี.พี.เอ็น. (1991) จำกัด
- [4] ลัญฉกร วุฒิสัทติกุลกิจ, ชงชัย โรจน์กั้งสตาล, วรากร ศรีเชวงทรัพย์, นกมล พรหมภักขร, สุวิทย์ นาคพิระบุท. *วิทยาการรหัสลับเบื้องต้น*. กรุงเทพฯ : สำนักพิมพ์แห่งจุฬาลงกรณ์มหาวิทยาลัย, 2548
- [5] อภิชาติ ภู่พลับ. *เริ่มต้นเขียนโปรแกรมติดต่อและควบคุมฮาร์ดแวร์ด้วย Visual Basic*. พิมพ์ครั้งที่ 1. นนทบุรี : Infopress Developer Book, 2546
- [6] Stephen Brown and Zvonko Vranesic. "Fundamentals of Digital Logic with VHDL Design." McGraw-Hill Company.
- [7] <http://www.xilinx.com>




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก

การติดตั้งโปรแกรม


1. วิธีการติดตั้ง ISE WebPACK 8.1i

1. Copy ไฟล์ใน Folder ชื่อ ISE_WebPACK_81i จากแผ่น DVD ไปไว้ในไดรฟ์ C เมื่อดับเบิลคลิก Folder ชื่อ ISE_WebPACK_81i (ในไดรฟ์ C) แล้วจะได้ดั่งภาพที่ ก.1 แต่ถ้าดาวน์โหลดไฟล์ของซอฟต์แวร์ทุกอย่างจาก Xilinx โดยตรงให้ดับเบิลคลิกไฟล์ชื่อ WebPACK_81i_SFD.exe




ภาพที่ ก.1 แสดงภาพเมื่อรวมไฟล์ ISE WebPACK 8.1i

2. ดับเบิลคลิกที่ไฟล์ setup.exe แล้วจะได้หน้าต่าง Accept Software License ให้คลิก “✓” ที่หน้า “I accept the term of this software license” ดังภาพที่ ก.2 แล้วคลิกปุ่ม Next แล้วจะได้หน้าต่างถัดไป (ทำซ้ำจนครบ 3 ครั้ง) เสร็จแล้วคลิกปุ่ม Next ไปอีก 2 ครั้งและคลิกปุ่ม Install แล้วโปรแกรมจะเริ่มติดตั้งไฟล์ต่างๆ ลงในคอมพิวเตอร์ ดังภาพที่ ก.3




ภาพที่ ก.2 หน้าต่าง Accept Software License (มี 3 หน้า)



ภาพที่ ก.3 เริ่มติดตั้งซอฟต์แวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3. ในกรณีที่คอมพิวเตอร์เคยติดตั้งซอฟต์แวร์เวอร์ชันก่อนหน้านั้น ในระหว่างติดตั้งอาจมีหน้าต่าง Error ปรากฏขึ้นดังภาพที่ ก.4 ให้คลิก Yes แล้วจะได้หน้าต่างถัดไปเพื่อทำการ Setup เมื่อ Setup แล้วเสร็จให้คลิก OK ก็จะถือว่าติดตั้งซอฟต์แวร์แล้วเสร็จ



ภาพที่ ก.4 ยกเลิกไฟล์ Driver ของซอฟต์แวร์เวอร์ชันเก่า


2. วิธีการติดตั้ง Service Pack 2

1. ในภาพที่ ก.1 จะมีไฟล์ Service Pack 2 (ชื่อ 8_1_02i_win.exe) อยู่ จากนั้นดับเบิลคลิกไฟล์ 8_1_02i_win.exe แล้วจะได้ดังภาพที่ ก.5 แล้วโปรแกรมจะทำการแตกไฟล์ .exe ออกโดยอัตโนมัติ เมื่อแตกไฟล์เสร็จแล้วจะได้ดังภาพที่ ก.6




ภาพที่ ก.5 โปรแกรมจะแตกไฟล์ 8_1_02i_win.exe

2. คลิก Next ในภาพที่ ก.6 เพื่อเริ่มแบ็คอัปไฟล์ก่อนทำการติดตั้ง เมื่อแล้วเสร็จให้คลิก OK จากนั้นคลิก Install เพื่อเริ่มติดตั้งซอฟต์แวร์ดังภาพที่ ก.7 ไปจนแล้วเสร็จ คลิก OK ก็จะถือว่าติดตั้งซอฟต์แวร์แล้วเสร็จสมบูรณ์



ภาพที่ ก.6 เลือก Directory และ Create Backup before installing update




ภาพที่ ก.7 หน้าต่าง Begin Installation ขณะกำลังติดตั้ง

หมายเหตุ

การใช้ซอฟต์แวร์ ISE WebPACK 8.1i นั้นมีความจำเป็นต้องติดตั้งซอฟต์แวร์ชื่อ Adobe Reader 7 ขึ้นไปควบคู่กันไปด้วยเพื่อใช้สำหรับอ่านไฟล์ .pdf ดังนั้นหากยังไม่ได้ติดตั้งก็ให้ผู้ใช้จะติดตั้งซอฟต์แวร์ชื่อ Adobe Reader นี้ด้วย




ภาคผนวก ข ไดอะแกรมผังวงจร



ภาพที่ ข.1 รายละเอียดไดอะแกรมผังวงจรบอร์ดทดลองอนเนกประสงค์รุ่น FPGA Discovery – III

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพที่ ข.2 รายละเอียดโคโตะแกรมผังวงจรบอร์ดทดลองเนกประสงครุ่น FPGA Discovery – III

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค รหัสแอสกี

ตารางที่ ค.1 ตารางรหัสแอสกี

	b7	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
	b6	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
	b5	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
	b4	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
b3	b2	b1	b0														
0	0	0	0		@	P	`	p									ร ฎ ะ เ อ
0	0	0	1		!	A	Q	a	q								ก ท ม ั แ อ
0	0	1	0		"	B	R	b	r								ข ณ ย า โ ๒
0	0	1	1		#	C	S	c	s								ข ณ ร ำ ไ ๓
0	1	0	0		\$	D	T	d	t								ค ด ฤ ี ไ ๔
0	1	0	1		%	E	U	e	u								ค ต ล ี ำ ๕
0	1	1	0		&	F	V	f	v								ฆ ล ฤ ี ำ ๖
0	1	1	1		'	G	W	g	w								ง ท ว ี ี อ
1	0	0	0		(H	X	h	x								จ ร ค ุ ั ๗
1	0	0	1)	I	Y	i	y								จ น ษ ุ ั ๘
1	0	1	0		*	J	Z	j	z								ข บ ส ุ ั ๙
1	0	1	1		+	K	[k	{								ข ป ห ุ ั ๐
1	1	0	0		,	L	\	l									ฉ ม พ ุ ั ๑
1	1	0	1		-	M]	m	}								ญ ฝ อ ุ ั ๒
1	1	1	0		~	^	~	^	~								ฎ พ ษ ุ ั ๓
1	1	1	1		/	O	_	o									ฎ ฟ ษ ๒ ๐

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้