

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ระบบเสียงสำหรับการประชุม  
CONFERENCE AUDIO SYSTEM



T104181




โดย

นางสาว หยกหทัย สยามรัฐ  
นาย อรรถสิทธิ์ นุสสะ

ผ่านการตรวจรูปเล่มแล้ว  
(ลงชื่อ).....ผู้ตรวจ

เลขหมู่.....  
เลขทะเบียน 104181  
วัน,เดือน,ปี 30 ต.ค. 2552



ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2551

ระบบเสียงสำหรับการประชุม  
CONFERENCE AUDIO SYSTEM

โดย

นางสาว หยกหทัย สยามรัฐ  
นาย อรรถสิทธิ์ นุสสะ

อาจารย์ที่ปรึกษา  
ผศ.สุรพล บุญจันทร์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2551

ปริญญาโทบริหารศึกษาศาสตร์ 2551

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ชุดระบบเสียงสำหรับงานการประชุม

CONFERENCE AUDIO SYSTEM

ผู้จัดทำ

1. นางสาว หยกหทัย สยามรัฐ รหัส 49015036

2. นาย อรรถสิทธิ์ นุสสะ รหัส 49015080



อาจารย์ที่ปรึกษา

(ผศ.สุรพล นุญจันทร)

## กิตติกรรมประกาศ

ปริญญาโทฉบับนี้ จะสำเร็จลุล่วงได้ด้วยดี เนื่องจากจากคณะผู้จัดทำได้รับการอนุเคราะห์อย่างสูง จาก ผศ.สรุพล บุญจันทร์ ที่ได้ช่วยเหลือและให้คำชี้แนะมาตลอดจนเข้าใจในด้านต่างๆ

ขอขอบพระคุณคณาจารย์ภาควิชาโทรคมนาคมทุกท่าน ที่ประสิทธิ์ประสาทความรู้ทางด้าน โทรคมนาคม ให้กับทางคณะผู้จัดทำได้มีแนวทางในการทำโครงการ

ขอขอบพระคุณคณะวิศวกรรมศาสตร์ ภาควิชาโทรคมนาคม ที่สนับสนุนสถานที่ อุปกรณ์ และงบประมาณในการศึกษาวิจัยปริญญาโทฉบับนี้

สุดท้ายนี้ขอขอบพระคุณพ่อแม่ ที่ให้ความรัก ความห่วงใย กำลังใจ กำลังทรัพย์ และทุกสิ่งทุกอย่าง

คณะผู้จัดทำ

โครงการที่ 512522 : ชุดระบบเสียงสำหรับงานการประชุม  
: CONFERENCE AUDIO SYSTEM

ผู้จัดทำ 1: นางสาวหยกหทัย สยามรัฐ 49015036

2: นายอรรถสิทธิ์ นุสสะ 49015080

อาจารย์ที่ปรึกษา ผศ. สุรพล บุญจันทร์



.....  
ผศ. สุรพล บุญจันทร์

### บทคัดย่อ

ในปัจจุบันการประชุมในทุกองค์กรไม่ว่าจะเป็นหน่วยงานของภาครัฐและภาคเอกชนมีความจำเป็นมาก เพื่อให้งานหรือธุรกิจดำเนินงานไปได้โดยเกิดประโยชน์สูงสุด

โครงการนี้ได้ทำการออกแบบชุดระบบเสียงสำหรับงานประชุมที่มีประสิทธิภาพและราคาไม่แพง ซึ่งประกอบไปด้วย ชุดประธาน ชุดร่วมประชุม ชุดขยายสัญญาณ ชุดสัญญาณกริ่ง ชุดแหล่งจ่ายไฟ และชุดวงจรตั้งเวลา

### Abstract

Conference system is the most important activity of every organization because of meeting is the discussion and start of decision. Which is supported by a lot of information form staff and system the power amplifier conferencing system which is used to amplify the staff ' s voice

The project presents the power amplifier conferencing system . Which is consist of chairman unit , participant unit , power amplifier unit , ringing unit , power supply unit and timer circuit.

## สารบัญ

	หน้าที่
บทคัดย่อ	I
สารบัญ	II
สารบัญรูป	IV
สารบัญตาราง	IX
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 วงจรขยายเสียงสำหรับชุดประชุม	2
2.1.1 พื้นฐานทรานซิสเตอร์	2
2.2 ไมโครโฟนและการรับเสียง	25
2.2.1 การกำหนดคุณสมบัติของไมโครโฟน	32
2.2.2 ความต้านทานของไมโครโฟน	33
2.2.3 PHANTOM POWER	34
2.2.4 การสื่อสารไร้สาย	34
2.2.5 ประสิทธิภาพวงจขยาย	41
2.3 ไมโครคอนโทรลเลอร์ PSoC	46
2.3.1 คุณสมบัติสำคัญของ PSoC	47
2.3.2 รูปแบบการใช้งานและการพัฒนา PSoC MCU	47
2.3.3 ฟังก์ชันและโครงสร้างของไมโครคอนโทรลเลอร์ PSoC	48
2.3.4 หน่วยความจำ	51
2.3.5 ขาสัญญาณอินพุต/เอาต์พุต	51
2.4. การอินเตอร์รัพท์	54
2.4.1 โครงสร้างของการอินเตอร์รัพท์	55
2.4.2 รีจิสเตอร์ที่เกี่ยวข้องกับการอินเตอร์รัพท์	56
2.5. Timers User Module	66
2.5.1 Timer Block Diagram, Data Path width $n = 8, 16, 24$ or $32$	66
2.5.2 พารามิเตอร์ของ Timers Module	67
2.5.3 API ฟังก์ชันของ Timers Module	67
2.5.4 การเขียนโปรแกรมบริการอินเตอร์รัพท์ของ Timers Module	68
บทที่ 3 การออกแบบและการสร้าง	71
3.1 วงจรขยายกำลัง	71
3.2 วงจรไครเวอร์และวงจรเอาต์พุต	73

## สารบัญ(ต่อ)

	หน้าที่
3.3 วงจรจ่ายไฟกระแสไฟคงที่	73
3.4 วงจรขยายความแตกต่าง	73
3.5 วงจร VAS และพีรีโตรีเวอร์	74
3.6 เซตระบบของวงจรเพื่อให้แรงดันไฟเซ็นเตอร์เป็นศูนย์	74
3.7 เฟสของสัญญาณเสียง	75
3.8 การออกแบบวงจรปริโมค์ของชุดประธาน	77
3.9 การออกแบบวงจรปริโมค์ของชุดผู้ร่วมประชุม	77
3.10 การออกแบบวงจรตั้งเวลา	81
3.11 การออกแบบวงจรปริโตน	81
บทที่ 4 ผลการทดลอง	82
บทที่ 5 สรุปผลและวิจารณ์การทดลอง	90
บรรณานุกรม	91

## สารบัญรูป

	หน้าที่
รูปที่ 2.1 แสดงการไบแอสให้กับทรานซิสเตอร์ชนิด NPN และ PNP	2
รูปที่ 2.2 แสดงทรานซิสเตอร์ทำหน้าที่เป็นสวิตช์	3
รูปที่ 2.3 แสดงวงจรคอมมอนเบสพื้นฐานของทรานซิสเตอร์ NPN และ PNP	4
รูปที่ 2.4 แสดงวงจรคอมมอนคอลเล็กเตอร์ของทรานซิสเตอร์ชนิด NPN และ PNP	5
รูปที่ 2.5 แสดงคอมมอนอิมิตเตอร์ของทรานซิสเตอร์ NPN และ PNP	6
รูปที่ 2.6 แสดงวงจรไบแอสคงที่	7
รูปที่ 2.7 แสดงเส้นทางกระแสของทรานซิสเตอร์ NPN	8
รูปที่ 2.8 แสดงเส้นทางกระแสของทรานซิสเตอร์ PNP	9
รูปที่ 2.9 แสดงวงจรไบแอสตัวเอง	10
รูปที่ 2.10 แสดงวงจรไบแอสตัวเองที่ปรับปรุงให้ดีขึ้น โดยใส่ $R_E$ เข้าไปในวงจร	11
รูปที่ 2.11 แสดงวงจรไบแอสด้วยวิธีแบ่งแรงดันไฟฟ้า	12
รูปที่ 2.12 แสดงการขยาย (บน) รูปแบบทางเอาต์พุตเหมือนกัน (กลาง) รูปสัญญาณที่ขยาย (ล่าง) รูปแบบเอาต์พุตเหมือนกัน	14
รูปที่ 2.13 แสดงวงจรขยายทรานซิสเตอร์เบื้องต้น	15
รูปที่ 2.14 แสดงวงจรขยายเบื้องต้นภายใต้การทำงานที่คงที่	16
รูปที่ 2.15 แสดงวงจรขยายและสัญญาณกระแสไฟสลับที่จ่ายให้วงจร	16
รูปที่ 2.16 แสดงรูปร่างของสัญญาณในการขยาย	17
รูปที่ 2.17 แสดงวิธีให้ไบแอสกับวงจรขยายทรานซิสเตอร์	18
รูปที่ 2.18 แสดงไบแอสที่มีค่าเบต้าอิสระ	19
รูปที่ 2.19 วงจรชดเชยการเปลี่ยนแปลงของวงจรไบแอสแบบต่างๆ	19
รูปที่ 2.20 แสดงวงจรและเส้นสมการโหลด	20
รูปที่ 2.21 แสดงจุดทำงานบนเส้นโหลด	21
รูปที่ 2.22 แสดงเส้นโหลดไดนามิก	22
รูปที่ 2.23 แสดงการทำงานของวงจรขยาย	23
รูปที่ 2.24 แสดงการขยายสัญญาณที่แรงเกินไป	24
รูปที่ 2.25 แสดงวงจรขยายคลาสส์	24
รูปที่ 2.26 โครงสร้างของไดนามิกไมโครโฟน	25
รูปที่ 2.27 การรับเสียงของไมโครโฟน	25
รูปที่ 2.28 โพลลาแพทเทอร์นแบบ directional	26
รูปที่ 2.29 การทำงานแบบ directional ของ cardioids ไมโครโฟน	26
รูปที่ 2.30 ลักษณะแกนไมโครโฟนซึ่งตั้งฉากกับแผ่นไดอะแฟรมซึ่งเปิดรับคลื่นเสียง	26

รูปที่ 2.31 แพทเทอร์นแบบ supercardioid ของไมโครโฟนแบบ Electro-voice RE-16	27
รูปที่ 2.32 ส่วนประกอบพื้นฐานของรีบบอนไมโครโฟน	28
รูปที่ 2.33 แพทเทอร์นธรรมชาติของรีบบอนไมโครโฟน	28
รูปที่ 2.34 แหล่งกำเนิดเสียงที่อยู่ในแนวเดียวกับแกน และตั้งฉากกับแกนรีบบอนไมโครโฟน	28
รูปที่ 2.35 วิธีต่างๆที่ทำให้แพทเทอร์นของรีบบอนไมโครโฟนเปลี่ยนไป โดยใช้ port และ acoustical	29
รูปที่ 2.36 ส่วนของช่องว่างของคอนเดนเซอร์ไมโครโฟนซึ่งแรงอัดเสียงแปรตามระยะห่าง d	29
รูปที่ 2.37 แหล่งจ่ายไฟทำการชาร์จประจุผ่านตัวต้านทาน	30
รูปที่ 2.38 ความสัมพันธ์ระหว่างค่า C ที่เพิ่มขึ้น แต่ค่า Voltage ลดลงเมื่อระยะห่าง d ถูกทำให้ลดลงโดยคลื่นเสียง	30
รูปที่ 2.39 ไดอะแกรมของอิลีเทรทไมโครโฟน	31
รูปที่ 2.40 ไมโครโฟนแบบ Pressure Zone	31
รูปที่ 2.41 Characteristic transient response ของไมโครโฟนทั้ง 3 แบบ	32
รูปที่ 2.42 ผลตอบสนองเชิงขั้วของ SM53 ไมโครโฟน	33
รูปที่ 2.43 แสดง balance input circuit	34
รูปที่ 2.44 ระบบ phantom power supply	34
รูปที่ 2.45 อุปกรณ์ไมโครโฟนไร้สาย	35
รูปที่ 2.46 รูปคลื่นสัญญาณที่ได้ในวงจรขยายคลาสต่างๆ	36
รูปที่ 2.47 วงจรขยายสัญญาณขนาดใหญ่ชนิดคลาส A	37
รูปที่ 2.48 กราฟเอาต์พุตแสดงเส้นโหลด DC และจุดทำงาน Q	38
รูปที่ 2.49 สัญญาณอินพุตถูกขยายออกเอาต์พุต	38
รูปที่ 2.50 วงจรสมมูลไฟ AC และเส้นโหลด DC ใช้หาเส้นโหลด AC	39
รูปที่ 2.51 เส้นโหลด DC และเส้นโหลด AC	40
รูปที่ 2.52 วงจรขยายคลาส B ชนิดทรานซิสเตอร์ตัวเดียว	41
รูปที่ 2.53 วงจรขยายคลาส B ต่อวงจรแบบพุช – พูล	41
รูปที่ 2.54 สัญญาณเอาต์พุตเกิดการผิดเพี้ยนระหว่างรอยต่อ	43
รูปที่ 2.55 วงจรขยายคลาส AB ต่อแบบพุช – พูล	43
รูปที่ 2.56 วงจรขยายคลาส AB ต่อแบบพุช – พูล ใช้ไดโอดเป็นไบแอสอัตโนมัติ	44
รูปที่ 2.57 วงจรขยายคลาส C และรูปสัญญาณที่วัดได้	44
รูปที่ 2.58 ความถี่ที่กำเนิดขึ้นมาจากวงจรแกงค์ $L_2, C_2$	45
รูปที่ 2.59 บล็อกไดอะแกรมไมโครคอนโทรลเลอร์ PSoC	46
รูปที่ 2.60 แสดงลำดับขั้นตอนการพัฒนาโปรแกรมให้กับ PSoC MCU ด้วย PSoC Designer แบบคร่าว ๆ	47
รูปที่ 2.61 PSoC Core	48

รูปที่ 2.62 Digital System	49
รูปที่ 2.63 System Resource	50
รูปที่ 2.64 Analog System	50
รูปที่ 2.65 PSoC เบอร์ CY8C27443	53
รูปที่ 2.66 แสดงบล็อกไดอะแกรมของวงจรอินเทอร์รัพท์ภายใน PSoC MCU	56
รูปที่ 2.67 แสดงความสัมพันธ์ของรีจิสเตอร์ต่างๆในการอินเทอร์รัพท์ในลักษณะของวงจรสวิตช์	57
รูปที่ 2.68 ไดอะแกรมการทำงานของ Timers User Module	66
รูปที่ 2.69 Timer Block Diagram	66
รูปที่ 3.1 วงจรเพาเวอร์แอมป์ 100 W ชนิด OCL	71
รูปที่ 3.2 วงจรภาคจ่ายไฟ	72
รูปที่ 3.3 เส้นทางกระแสไฟดิซีเพื่อเซตแรงดันไฟเซ็นเตอร์เป็นศูนย์	75
รูปที่ 3.4 เฟสของสัญญาณเสียง	76
รูปที่ 3.5 แสดงวงจรปริโมค์ของชุดประธาน	77
รูปที่ 3.6 แสดงวงจรปริโมค์	77
รูปที่ 3.7 แสดงวงจรตั้งเวลา	78
รูปที่ 3.8 แสดง Flow Chart การทำงานของโปรแกรม	80
รูปที่ 3.9 แสดงวงจรปริโทน	81
รูปที่ 3.10 วงจรรวมระหว่างวงจรปริโทน วงจรขยายกำลัง และแหล่งจ่ายไฟตรง	81
รูปที่ 4.1 วงจรปริโมค์และเสียงเตือน	85

## สารบัญตาราง

	หน้าที่
ตารางที่ 2.1 แสดงขาสัญญาณอินพุต/เอาต์พุต GPIO	51
ตารางที่ 2.2 แสดงหน้าที่การทำงานของขาต่างๆ	52
ตารางที่ 2.3 การกำหนด Drive Mode ของ GPIO โดยผ่านรีจิสเตอร์ PRTxDMx[2:0]	54
ตารางที่ 2.4 ตำแหน่งเวกเตอร์การอินเตอร์รัพท์ต่างๆของ CY8C27xx	55
ตารางที่ 2.5 รีจิสเตอร์ที่เกี่ยวข้องกับการอินเตอร์รัพท์	57
ตารางที่ 2.6 แสดงการเลือก ClockSynch	68
ตารางที่ 4.1 ผลการทดสอบสวิตช์ตัดเสียงและสถานะ LED	82
ตารางที่ 4.2 ผลการทดสอบการทำงานของ Timer	87
ตารางที่ 4.3 ผลการทดสอบการทำงานของ Timer	89

## บทที่ 1

### บทนำ

เพื่อศึกษาการสร้างวงจรที่ใช้ในระบบสัญญาณเสียงสำหรับชุดประชุมให้สามารถใช้งานได้จริง มีคุณภาพดีและราคาถูก ประหยัดและง่ายต่อการติดตั้งการใช้งาน การรักษาซ่อมแซมให้สามารถใช้งานได้ประโยชน์ตามลักษณะที่ออกแบบไว้

เนื่องจากในปัจจุบันการติดต่อสื่อสาร การปรึกษาหารือ ซึ่งแจ้งข้อมูลรายละเอียดระหว่างกลุ่มชนต่างๆ มีมากขึ้น เพื่อให้การสื่อสารเป็นไปอย่างทั่วถึงและสมบูรณ์มากยิ่งขึ้น จึงได้มีการนำอุปกรณ์เกี่ยวกับการขยายเสียงเข้ามาใช้มากขึ้นเรื่อยๆจนกลายเป็นส่วนหนึ่งของการประชุม การปรึกษาหารือ เราจึงเรียกกันติดปากว่า “ระบบสัญญาณเสียงสำหรับชุดประชุม” หรือเรียกสั้นๆว่าชุดประชุมนั่นเอง

ระบบสัญญาณเสียงสำหรับชุดประชุม มีหลากหลายรูปแบบ หลากหลายราคาและคุณภาพก็แตกต่างกันออกไปตามราคาการที่จะจัดหาชุดประชุมที่มีคุณภาพดีสักชุดนั้นจำเป็นต้องใช้งบประมาณเป็นจำนวนมาก โดยเฉพาะในหน่วยงานทั้งของรัฐและเอกชนที่มีองค์กรขนาดใหญ่เนื่องจากการมีงบประมาณที่จำกัด จึงมีการจัดทำโครงการระบบเสียงสำหรับชุดประชุมเกิดขึ้น เพื่อออกแบบสร้างชุดประชุมที่มีคุณภาพดีแต่ราคาประหยัด


การศึกษาคุณสมบัติและหลักการทำงานของวงจรชุดประชุมดังที่กล่าวมาแล้วข้างต้น ซึ่งปัจจุบันมีการใช้งานกันอย่างกว้างขวาง ดังที่จะเห็นได้โดยทั่วไปตามหน่วยงานต่างๆ

ในโครงการนี้เป็นกรนำชุดประชุมที่ใช้อยู่ในปัจจุบัน ได้นำมาศึกษาคุณสมบัติของวงจร 100 วัตต์ ชนิด OCL หรือ Output Capacitor Less ซึ่งเป็นวงจรที่ไม่มีคาปาซิเตอร์ขวางกั้นวงจร เพียงแต่จะใช้วงจรป้องกันไฟ DC รั่วออกสู่ลำโพง ซึ่งเป็นที่นิยมแพร่หลายซึ่งจะมีอัตราขยายสูงสุดถึง 100 วัตต์

## บทที่ 2 ทฤษฎีและหลักการ

### 2.1 วงจรขยายเสียงสำหรับชุดประชุม

ในระบบเสียงสำหรับชุดประชุมสิ่งที่จะมองข้ามไปไม่ได้ นอกจากคุณภาพเสียงแล้วยังต้องคำนึงถึงขนาดของชุดประชุมอีกด้วย ชุดประชุมจึงจำเป็นจะต้องมีขนาดเล็กกะทัดรัดเพื่อความสะดวกในการติดตั้งใช้งาน เคลื่อนย้ายได้ง่าย แต่การที่จะออกแบบชุดประชุมที่ขนาดเล็กเป็นเรื่องยาก โดยเฉพาะวงจรขยายกำลัง (Power Amplifier) สำหรับชุดประชุม ข้อจำกัดของการระบายความร้อน ขนาดของทรานซิสเตอร์กำลัง (Power Transistor) ที่มีขนาดใหญ่ การจัดไบอัสให้กับวงจรมีความยุ่งยาก ดังนั้นเพื่อหลีกเลี่ยงข้อจำกัดอันนี้ จึงหันไปพิจารณาปัจจุบัน วงจร 100 วัตต์ชนิด OCL หรือ Output Capacitor Less แทนซึ่งเป็นวงจรที่ไม่มีคาปาซิเตอร์ขวางกั้นวงจร เพียงแต่จะใช้วงจรป้องกันไฟ DC รั่วออกสู่ลำโพง ซึ่งเป็นที่นิยมแพร่หลายซึ่งจะมีอัตราขยายสูงสุดถึง 100 วัตต์



รูปที่ 2.1 แสดงการไบอัสให้กับทรานซิสเตอร์ชนิด NPN และ PNP

(ก) การทำงานของ PNP ทรานซิสเตอร์


(ข) การทำงานของ NPN ทรานซิสเตอร์

#### 2.1.1 พื้นฐานทรานซิสเตอร์

ทรานซิสเตอร์จะทำงานได้หรือไม่ขึ้น ต้องมีการกำหนดจุดทำงานที่เรียกว่าการไบอัส เช่นเดียวกับไดโอด แต่ทรานซิสเตอร์นั้นใช้วิธีการไบอัสทั้ง 2 แบบ นั่นคือ การไบอัสตรงที่บริเวณขาเบส กับขาอิมิตเตอร์ และการไบอัสกลับที่บริเวณขาเบสกับขาคอลเล็กเตอร์ ดังแสดงในรูปที่ 1 เมื่อพิจารณาการทำงานของทรานซิสเตอร์ชนิด NPN รูปที่ 1 ก. พบว่าศักย์ไฟทางขาคอลเล็กเตอร์มีแรงดันไฟบวกสูงสุด ศักย์ไฟทางขาอิมิตเตอร์มีแรงดันไฟลบสูงสุด ศักย์ไฟที่เบสมีค่าเป็นบวกเมื่อเทียบกับศักย์ลบทางอิมิตเตอร์ และศักย์ไฟที่เบสนี้จะต้องเป็นบวกน้อยกว่าศักย์ไฟที่ขาคอลเล็กเตอร์เสมอ กระแสเบส (IB) ของทรานซิสเตอร์

NPN ย่อมเกิดขึ้นได้โดยไหลจากขั้วบวกของแหล่งจ่าย E1 ส่งผ่านที่เบสออกไปที่อิมิตเตอร์ ไปครบวงจรกับศักย์ลบที่แหล่งจ่าย E1 เท่ากับว่าตอนนี้ค่าความต้านทานและแรงดันไฟฟ้าระหว่างขาคอลเล็กเตอร์กับขาอิมิตเตอร์มีค่าลดต่ำลง ส่งผลทำให้เกิดกระแสคอลเล็กเตอร์ (IC) เอาต์พุตขึ้น โดยกระแสคอลเล็กเตอร์ของทรานซิสเตอร์ดังกล่าวย่อมสามารถที่จะไหลจากขั้วบวกของแหล่งจ่ายแรงดัน E2 ไหลผ่านขาคอลเล็กเตอร์อิมิตเตอร์ที่มีค่าความต้านทานที่ลดลง ไปครบวงจรกับศักย์ลบที่แหล่งจ่าย E1

เมื่อพิจารณาการทำงานของทรานซิสเตอร์ชนิด PNP (ดังรูปที่ 1 (ข)) พบว่าศักย์ไฟฟ้าที่ขาคอลเล็กเตอร์มีแรงดันไฟลบสูงสุด ศักย์ไฟฟ้าทางอิมิตเตอร์มีแรงดันไฟบวกสูงสุด ศักย์ไฟฟ้าที่เบสจะต้องมีค่าเป็นลบเมื่อเทียบกับศักย์ไฟฟ้าทางอิมิตเตอร์ แต่ศักย์ไฟฟ้าที่เบสจะมีค่าเป็นบวกเมื่อเทียบกับศักย์ไฟฟ้าที่ขาคอลเล็กเตอร์ ลักษณะเช่นนี้ย่อมทำให้เกิดกระแสเบส ( $I_B$ ) ทำให้ค่าความต้านทานระหว่างขาอิมิตเตอร์เทียบกับขาคอลเล็กเตอร์มีค่าลดลง กระแสคอลเล็กเตอร์ ( $I_C$ ) จึงไหลผ่านขา E ออกไปที่ขาคอลเล็กเตอร์ไปครบวงจรที่ศักย์ลบของแหล่งจ่ายขั้วลบของ  $E_2$  ได้



รูปที่ 2.2 แสดงทรานซิสเตอร์ทำหน้าที่เป็นสวิตช์

(ก) แสดงทรานซิสเตอร์ทำหน้าที่เป็นสวิตช์

(ข) แสดงเส้นทางกระแสเบสของทรานซิสเตอร์

(ค) แสดงเส้นทางกระแสคอลเล็กเตอร์ของทรานซิสเตอร์

การทำงานพื้นฐานของทรานซิสเตอร์ คือ ทำหน้าที่เป็นสวิตช์อิเล็กทรอนิกส์ความเร็วสูง ดังแสดงในรูปที่ 2 อธิบายการทำงานของวงจรได้ดังนี้ คือ

1. ตัวต้านทาน  $R_1$  ทำหน้าที่จำกัดการไหลของกระแสเบสอินพุต โดยมีตัวต้านทาน  $R_2$  ทำหน้าที่จำกัดการไหลของกระแสคอลเล็กเตอร์

2. หลอดไฟ  $L_1$  เป็นโหลดให้กับทรานซิสเตอร์

3. เมื่อจ่ายแรงดัน  $E$  ที่มีค่า 12 V กระแสหมายเลข 1 ที่เป็นเบสจะไหลผ่านจากแหล่งจ่ายแรงดัน  $E$  (ไฟบวก) ผ่าน  $R_1$  ไหลไปที่เบส ออกไปที่อิมิตเตอร์ ไหลผ่าน  $R_2$  ไปครบวงจรกับกราวด์ ดังรูปที่ 2 (ข)



4. เมื่อกระแสเบสไหล ค่าความต้านทานระหว่างคอลเล็กเตอร์เทียบกับอิมิตเตอร์มีค่าลดลง กระแสคอลเล็กเตอร์เอาต์พุตจึงไหลได้เป็นเส้นทางหมายเลข 2 ไหลจากขั้วบวกผ่านหลอดไฟ ผ่านขาคอลเล็กเตอร์ออกไปที่อิมิตเตอร์ไหลผ่าน  $R_2$  ไปครบวงจรกับกราวด์ (รูปที่ 2 ค)

5. ขณะที่หลอดไฟสว่าง แรงดันที่ตกคร่อมมีค่าใกล้เคียงกับแหล่งจ่าย  $E$

6. เมื่อทรานซิสเตอร์ทำงาน แรงดันไฟฟ้าระหว่างขาเบสกับอิมิตเตอร์ ( $V_{BE}$ ) มีแรงดันคงที่

### 2.1.1.1 คอมมอนทรานซิสเตอร์

จุดร่วมสัญญาณของทรานซิสเตอร์เรียกว่า คอมมอน (COMMON) ทุกขาของทรานซิสเตอร์จัดเป็นคอมมอนได้ทั้งหมด จัดได้ 3 คอมมอน คือ คอมมอนเบส (Common Base) คอมมอนคอลเล็กเตอร์ (Common Collector) และคอมมอนอิมิตเตอร์ (Common Emitter)



รูปที่ 2.3 แสดงวงจรคอมมอนเบสพื้นฐานของทรานซิสเตอร์ NPN และ PNP

(ก) คอมมอนเบสของทรานซิสเตอร์ NPN

(ข) คอมมอนเบสของทรานซิสเตอร์ PNP

วงจรคอมมอนเบส ใช้ขาเบสเป็นจุดร่วมของวงจร โดยมีสัญญาณเสียงอินพุตเข้าที่ขาอิมิตเตอร์ สัญญาณเอาต์พุตที่ขาคอลเล็กเตอร์ โดยมีตัวต้านทาน  $R_E$  ทำหน้าที่จำกัดกระแสอิมิตเตอร์และตัวต้านทาน  $R_C$  ทำหน้าที่จำกัดกระแสคอลเล็กเตอร์ให้กับทรานซิสเตอร์



ในรูปที่ 3.(ก) เมื่อมีสัญญาณเสียงเฟสบวกเข้ามาที่ขาอิมิตเตอร์ ทำให้  $Q_1$  ทำงานลดลง ทำให้ศักย์ไฟฟ้าที่ขาคอลเล็กเตอร์ มีสัญญาณเสียงเป็นเฟสบวก เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่อิมิตเตอร์ทำให้  $Q_1$

ทำงานมากขึ้น ศักย์ไฟทางคอลเล็กเตอร์ของ Q1 ลดลง เอาต์พุตจึงได้สัญญาณเสียงเฟสกลับกันแบบนี้  
 เรื่อยไป

ในรูปที่ 3.(ข) เป็นทรานซิสเตอร์ชนิด PNP เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่ขาอิมิตเตอร์ ทำให้ Q1  
 ทำงานได้น้อยลง ศักย์ไฟระหว่างขาอิมิตเตอร์-คอลเล็กเตอร์ ย่อมมีค่าสูงขึ้น ส่งผลให้ศักย์ไฟที่  
 คอลเล็กเตอร์มีค่าลดลง เอาต์พุตจึงเป็นสัญญาณเสียงเฟสกลับ ศักย์ไฟที่คอลเล็กเตอร์เป็นบวกมากขึ้น  
 กลายเป็นสัญญาณเสียงเฟสบวกทันที สลับอย่างนี้เรื่อยไป

อัตราขยายกระแสคือ แอลฟา ( $\alpha$ ) มีค่าไม่เกิน 1 เท่า

$$\alpha = \frac{I_o}{I_i} = \frac{\text{กระแสเอาต์พุต}}{\text{กระแสอินพุต}} = \frac{I_C}{I_E} \tag{2.1}$$



รูปที่ 2.4 แสดงวงจรคอมมอนคอลเล็กเตอร์ของทรานซิสเตอร์ชนิด NPN และ PNP


- (ก) คอมมอนคอลเล็กเตอร์ของ NPN
- (ข) คอมมอนคอลเล็กเตอร์ของ PNP

วงจรรขยายคอมมอนคอลเล็กเตอร์ (Common Collector) ในรูปที่ 4 โดยสัญญาณอินพุตต่อเข้ากับเบส  
 เอาต์พุตออกไปที่ขาอิมิตเตอร์

รูปที่ 4 (ก) เป็นทรานซิสเตอร์ชนิด NPN เมื่อมีสัญญาณเฟสบวกเข้ามาที่เบสของทรานซิสเตอร์ ทำให้ Q1 ทำงานมากขึ้น แรงดันระหว่างขาคอลเล็กเตอร์-อิมิตเตอร์ มีค่าลดลง ศักย์ไฟที่ขาอิมิตเตอร์ เมื่อเทียบกับกราวด์ ย่อมมีค่าสูงขึ้น เอาต์พุตจึงเป็นสัญญาณเสียงเฟสบวก เมื่อมีสัญญาณเฟสลบเข้ามาที่เบส Q1 ทำงานน้อยลง ศักย์ไฟที่ขาอิมิตเตอร์ ย่อมมีค่าลดลง Q1 จึงขยายสัญญาณเอาต์พุตออกไปเป็นเฟสลบ

รูปที่ 4 (ข) เป็นทรานซิสเตอร์ชนิด PNP เมื่อมีเฟสบวกเข้ามาที่เบสของทรานซิสเตอร์ Q4 ทำงานน้อยลง ศักย์ไฟที่ขาอิมิตเตอร์-คอลเล็กเตอร์ย่อมมีค่าสูงขึ้น เอาต์พุตจึงเป็นเฟสบวก เมื่อมีสัญญาณลบเข้ามาที่เบส ทำให้ Q4 มีการทำงานเพิ่มขึ้น ศักย์ไฟทางขาอิมิตเตอร์ลดต่ำลง เอาต์พุตจึงมีสัญญาณเป็นเฟสลบ อัตราขยายกระแสมีค่าสูงมาก เรียกว่า แกมมา ( $\gamma$ )

$$\gamma = \frac{I_o}{I_i} = \frac{\text{กระแสเอาต์พุต}}{\text{กระแสอินพุต}} = \frac{I_E}{I_B} \quad (2.2)$$



รูปที่ 2.5 แสดงคอมมอนอิมิตเตอร์ของทรานซิสเตอร์ NPN และ PNP

(ก) คอมมอนอิมิตเตอร์ของ NPN

(ข) คอมมอนอิมิตเตอร์ของ PNP

วงจรรขยายคอมมอนอิมิตเตอร์ (Common Emitter) ขาอิมิตเตอร์เป็นจุดร่วมของวงจร โดยมีสัญญาณอินพุตเข้าที่เบส เอาต์พุตออกไปที่ขาคอลเล็กเตอร์

รูปที่ 5 (ก) เป็นทรานซิสเตอร์ชนิด NPN เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่เบส ทำให้ Q1 ทำงานได้น้อยลง ศักย์ไฟทางขาคอลเล็กเตอร์ย่อมมีค่าสูงขึ้น Q1 จึงขยายสัญญาณเสียงเอาต์พุตออกไปที่คอลเล็กเตอร์เป็นเฟสบวก เมื่อมีสัญญาณเฟสบวกเข้ามาที่เบส ศักย์ไฟที่คอลเล็กเตอร์ย่อมลดลง Q1 จึงขยายสัญญาณออกไปเป็นลบ

รูปที่ 5 (ข) เป็นทรานซิสเตอร์ชนิด PNP เมื่อมีสัญญาณเสียงเฟสบวกเข้ามาที่ขาเบส Q5 ทำงานได้น้อยลง แรงดันตกคร่อม RC ลดลงอย่างมาก ทำให้ศักย์ไฟทางคอลเล็กเตอร์มีค่าลดลงมาก เอาต์พุตจึงเป็นสัญญาณเสียงเฟสลบ เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่เบส Q5 ทำงานได้มากขึ้น ศักย์ไฟที่ขาคอลเล็กเตอร์มีค่าสูงขึ้น Q5 จึงขยายสัญญาณเสียงออกไปเป็นเฟสบวก


อัตราขยายกระแส คือ เบตา ( $\beta$ )

$$\beta = \frac{I_C}{I_B} = \frac{\text{กระแสคอลเล็กเตอร์}}{\text{กระแสเบสอินพุต}} \quad (2.3)$$

### 2.1.1.2 เทคนิคการไบแอสทรานซิสเตอร์

#### 1. วงจรไบแอสคงที่

(Fix Bias) มีตัวต้านทาน RC กับ RB กำหนดกระแสคอลเล็กเตอร์เอาต์พุตและกระแสเบสอินพุตให้กับทรานซิสเตอร์ ในรูปที่ 6



รูปที่ 2.6 แสดงวงจรไบแอสคงที่

(ก) วงจรไบแอสคงที่สำหรับ NPN ทรานซิสเตอร์

(ข) วงจรไบแอสคงที่สำหรับ PNP ทรานซิสเตอร์

รูปที่ 6 (ก). เป็นวงจรไบแอสคงที่สำหรับทรานซิสเตอร์ชนิด NPN กระแสเบสอินพุตไหลเป็นหมายเลข 1 ไหลจากแหล่งจ่ายไฟ + VCC ผ่านตัวต้านทาน RB ผ่านเบสออกไปที่อิมิตเตอร์ ครอบคลุมกับกราวด์ ทำให้ค่าความต้านทานระหว่างขาคอลเล็กเตอร์กับอิมิตเตอร์มีค่าลดลง เอาต์พุตคอลเล็กเตอร์จึงไหลได้เป็นเส้นทางกระแสหมายเลข 2 โดยไหลจากแหล่งจ่ายไฟ +VCC ผ่านตัวต้านทาน RC ผ่านขาคอลเล็กเตอร์ ไปครอบคลุมกับกราวด์

ตัวเก็บประจุ C1 กับ C2 ทำหน้าที่เชื่อมโยงสัญญาณเสียงอินพุตและเอาต์พุตตามลำดับ เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่อินพุตพบว่า ทรานซิสเตอร์ ทำงานได้น้อยลง ศักย์ไฟที่ขาคอลเล็กเตอร์มีค่าสูงขึ้น Q1 จึงขยายสัญญาณเสียงออกไปเป็นเฟสบวก เมื่อมีสัญญาณเฟสบวกเข้ามาที่อินพุต ศักย์ไฟที่คอลเล็กเตอร์มีค่าลดลง จึงขยายสัญญาณออกไปเป็นเฟสลบ

สามารถเขียนสมการได้ดังนี้

รูปที่ 7 ก.  $V_{CC} = V_{RB} + 0.6 V$  (2.4)


$$V_{CC} = I_B \cdot R_B + 0.6V \quad (2.5)$$

∴ กระแสเบส  $I_B = \frac{V_{CC} - 0.6}{R_B}$  (2.6)

รูปที่ 7 ข.  $V_{CC} = V_{RC} + V_{CE}(Q_1)$  (2.7)

$$V_{CC} = I_C \cdot R_C + V_{CE}(Q_1) \quad (2.8)$$

∴ กระแสคอลเล็กเตอร์  $I_C = \frac{V_{CC} - V_{CE}(Q_1)}{R_C}$  (2.9)




รูปที่ 2.7 แสดงเส้นทางกระแสของทรานซิสเตอร์ NPN

(ก) เส้นทางกระแสเบสอินพุตของทรานซิสเตอร์ PNP

(ข) เส้นทางกระแสเอาต์พุตของทรานซิสเตอร์ PNP

รูปที่ 6 ข. อินพุตไหลได้เป็นหมายเลข 1 ไหลจากแหล่งจ่ายแรงดัน  $V_{CC}$  ส่งผ่าน อิมิตเตอร์-เบส ไหลผ่าน  $R_B$  ไปครบวงจรกับกราวด์ ทำให้ค่าความต้านทานระหว่างขาอิมิตเตอร์กับคอลเล็กเตอร์ลดลง กระแสคอลเล็กเตอร์เอาต์พุตจึงไหลได้เป็นหมายเลข 2 ไหลจากแรงดัน  $+V_{CC}$  ผ่านขาอิมิตเตอร์ออกไปที่คอลเล็กเตอร์ ผ่านตัวต้านทาน  $R_C$  ไปครบวงจรกับกราวด์

ทางด้านสัญญาณเสียงเฟสบวกเข้ามาทางตัวเก็บประจุ  $C_1$   $Q_1$  จึงทำงานน้อยลง แรงดันตกคร่อมที่  $R_C$  ลดลง  $Q_1$  จึงขยายสัญญาณเสียงไปเป็นเฟสลบ เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่อินพุต  $Q_1$  ทำงานมากขึ้น แรงดันตกคร่อมที่  $R_C$  มีค่าสูงขึ้น  $Q_1$  จึงขยายสัญญาณเสียงออกไปเป็นเฟสบวก



รูปที่ 2.8 แสดงเส้นทางกระแสของทรานซิสเตอร์ PNP

(ก) เส้นทางกระแสเบสอินพุตของทรานซิสเตอร์ PNP

(ข) เส้นทางกระแสเอาต์พุตของทรานซิสเตอร์ PNP

สามารถเขียนสมการได้ดังนี้

$$\text{รูปที่ 8 ก.} \quad V_{CC} = V_{EB}(Q_1) + V_{RB} \quad (2.10)$$

$$V_{CC} = 0.6V + (I_B \cdot R_B) \quad (2.11)$$

$$\therefore \text{กระแสเบส} \quad I_B = \frac{V_{CC} - 0.6}{R_B} \quad (2.6)$$


$$\text{รูปที่ 8 ข.} \quad V_{CC} = V_{EC}(Q_1) + V_{RC} \quad (2.11)$$

$$V_{CC} = V_{CE}(Q_1) + (I_C \cdot R_C) \quad (2.8)$$


$$\therefore \text{กระแสคอลเล็กเตอร์} \quad I_C = \frac{V_{CC} - V_{EC}(Q_1)}{R_C} \quad (2.9)$$

## 2. วงจรไบแอสตัวเอง

เซลฟ์ไบแอส (Self Bias) ใช้หลักการป้อนกลับจากกระแสเอาต์พุตมายังกระแสอินพุต คือ ใช้ตัวต้านทาน  $R_B$  ทำหน้าที่จำกัดกระแสเบสอินพุต และตัวต้านทาน  $R_C$  ทำหน้าที่จำกัดกระแสคอลเล็กเตอร์



(ก)



(ข)

### รูปที่ 2.9 แสดงวงจรไบแอสตัวเอง

(ก) วงจรไบแอสตัวเองสำหรับ NPN ทรานซิสเตอร์

(ข) วงจรไบแอสตัวเองสำหรับ PNP ทรานซิสเตอร์

จากรูปที่ 9 ก. เป็นทรานซิสเตอร์ชนิด NPN กระแสเบส  $I_B$  ไหลจากแหล่งจ่าย  $+V_{CC}$  ผ่าน  $R_C, R_B$  เข้าไปที่เบสออกไปที่อิมิตเตอร์ ไปครบวงจรกับกราวด์ ทำให้ค่าความต้านทานระหว่างขาคอลเล็กเตอร์กับอิมิตเตอร์ลดลง กระแสคอลเล็กเตอร์  $I_C$  สามารถไหลได้โดยไหลจากแรงดัน  $+V_{CC}$  ผ่าน  $R_C$  ผ่านคอลเล็กเตอร์ ไปครบวงจรกับกราวด์ ทำให้แรงดันอิมิตเตอร์มีค่าเท่ากับศูนย์ แรงดันที่เบสจึงมีค่าเท่ากับ  $0.6\text{ V}$  แรงดันคอลเล็กเตอร์มีค่าประมาณ  $0.5\text{-}0.6$  เท่าของแรงดันจากแหล่งจ่าย

รูปที่ 9 ข. เป็นทรานซิสเตอร์ชนิด PNP กระแสเบส  $I_B$  ไหลจากอิมิตเตอร์ ผ่านขาเบสออกไปที่  $R_B, R_C$  ครบวงจรกับกราวด์ ค่าความต้านทานระหว่างขาคอลเล็กเตอร์กับอิมิตเตอร์มีค่าลดลง กระแสคอลเล็กเตอร์  $I_C$  สามารถไหลได้โดยไหลจากแหล่งจ่าย  $+V_{CC}$  ผ่านอิมิตเตอร์ ไปที่คอลเล็กเตอร์ ผ่าน  $R_C$  ไปครบวงจรกับกราวด์ ทำให้แรงดันที่อิมิตเตอร์มีค่าเท่ากับแหล่งจ่าย แรงดันที่คอลเล็กเตอร์มีค่าเท่ากับแรงดันที่ตกคร่อม  $R_C$  และแรงดันที่เบสมีค่าเท่ากับอิมิตเตอร์ลบกับ  $0.6\text{ V}$

รูปที่ 9 ก. เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่อินพุต ศักย์ไฟที่คอลเล็กเตอร์ของ  $Q_2$  สูงขึ้น จึงขยายสัญญาณเสียงออกไปเป็นเฟสบวก เมื่อมีสัญญาณเฟสบวกเข้ามาที่อินพุต  $Q_2$  ทำงานมากขึ้น เอาต์พุตไหลได้มากขึ้น แรงดันไฟที่คอลเล็กเตอร์มีค่าลดลง จึงขยายสัญญาณเสียงออกไปเป็นลบ

รูปที่ 9 ข. เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่อินพุต Q2 ทำงานมากขึ้น กระแสคอลเล็กเตอร์เอาต์พุตไหลได้มากขึ้น แรงดันที่ตกคร่อม RC มีค่าสูงขึ้น ศักย์ไฟคอลเล็กเตอร์สูงขึ้นเช่นกัน จึงขยายสัญญาณเสียงออกไปเป็นเฟสบวก เมื่อมีสัญญาณเสียงเฟสบวกเข้ามาที่อินพุต Q2 ทำงานลดลง ศักย์ไฟที่คอลเล็กเตอร์ลดลง จึงขยายสัญญาณเสียงออกไปเป็นเฟสลบ

ได้สมการแรงดันดังนี้

$$\text{กระแสเบส} \quad I_B = \frac{V_{CC} - 0.6}{\beta R_C + R_B} \quad (2.12)$$


เมื่อ  $\beta$  คือ อัตราขยายกระแสมีหน่วยเป็นจำนวนเท่า

$$\text{กระแสคอลเล็กเตอร์} \quad I_C = \frac{V_{CC} - V_{CE}}{R_C} \quad (2.9)$$

จากรูปที่ 9 ข. ได้สมการดังนี้

$$\text{กระแสเบส} \quad I_B = \frac{V_{CC} - 0.6}{\beta R_C + R_B} \quad (2.12)$$

$$\text{กระแสคอลเล็กเตอร์} \quad I_C = \frac{V_{CC} - V_{EC}}{R_C} \quad (2.9)$$



รูปที่ 2.10 แสดงวงจรไบแอสตัวเองที่ปรับปรุงให้ดีขึ้น โดยใส่  $R_E$  เข้าไปในวงจร

(ก) วงจรไบแอสตัวเองของ NPN ทรานซิสเตอร์ที่ปรับปรุงให้ดีขึ้น

(ข) วงจรไบแอสตัวเองของ PNP ทรานซิสเตอร์ที่ปรับปรุงให้ดีขึ้น

รูปที่ 10 ก. เขียนสมการได้ดังนี้

$$\text{กระแสเบส} \quad I_B = \frac{V_{CC} - 0.6}{R_B + \beta(R_C + R_E)} \quad (2.13)$$

$$\text{กระแสคอลเล็กเตอร์} \quad I_C = \frac{V_{CC} - V_{CE}}{R_C + R_E} \quad (2.14)$$


รูปที่ 10 ข. เขียนสมการได้ดังนี้

$$\text{กระแสเบส} \quad I_B = \frac{V_{CC} - 0.6}{R_B + \beta(R_C + R_E)} \quad (2.13)$$

$$\text{กระแสคอลเล็กเตอร์} \quad I_C = \frac{V_{CC} - V_{EC}}{R_C + R_E} \quad (2.14)$$

### 3. วงจรไบแอสด้วยวิธีแบ่งแรงดันไฟฟ้า

โวลเตจดีไวเดอร์ไบแอส ( Voltage Divider Bias) ดังรูปที่ 11 อาศัยการนำตัวต้านทาน R1 กับ R2 กำหนดกระแสเบสอินพุตอย่างคงที่ให้กับทรานซิสเตอร์ มีตัวต้านทาน RE ป้องกันการอิ่มตัวให้กับทรานซิสเตอร์



รูปที่ 2.11 แสดงวงจรไบแอสด้วยวิธีแบ่งแรงดันไฟฟ้า

รูปที่ 11 จ่ายแรงดันไฟฟ้า +VCC กระแสหมายเลข 1 ไหลผ่าน R1,R2 ครบวงจรกับกราวด์ แรงดันที่ตกคร่อม R2 เป็นไบแอสให้กับทรานซิสเตอร์ ได้เป็นกระแสหมายเลข 2 ไหลผ่านขาเบสออกไปที่

อิมิตเตอร์ ผ่านตัวต้านทาน RE ไปครบวงจร กระแสเบสเกิดขึ้น ทำให้ค่าความต้านทานและแรงดันไฟระหว่างขาคอลเล็กเตอร์กับอิมิตเตอร์มีค่าลดลง กระแสคอลเล็กเตอร์ จึงไหลได้เป็นเส้นทางกระแสหมายเลข 3 ไหลจากแหล่งจ่าย +VCC ผ่าน RC ผ่านคอลเล็กเตอร์-อิมิตเตอร์ ผ่าน RE ไปครบวงจรกับกราวด์

ได้สมการแรงดันดังนี้

แรงดันที่เบสคือแรงดันตกคร่อม  $R_2$  หมายความว่า

$$\begin{aligned} V_B &= V_{R_2} \\ \text{แรงดันเบส } V_B &= \frac{R_2 \cdot V_{CC}}{R_2 + R_1} \end{aligned} \quad (2.15)$$

แรงดันตกคร่อม  $R_1$  คือ แรงดันแหล่งจ่าย +VCC ลบกับแรงดันเบส  $V_B$

$$\text{แรงดันตกคร่อม} = V_{CC} - V_B \quad (2.16)$$

$$\therefore \text{แรงดันตกคร่อม } R_1 = \frac{R_1 \cdot V_{CC}}{R_2 + R_1} \quad (2.17)$$

$$\text{แรงดันตกคร่อม} = V_{BE} + V_E \quad (2.18)$$

$$\text{แรงดันเบส } V_B = 0.6 \text{ V} + I_E R_E \quad (2.19)$$

$$\therefore \text{กระแสอิมิตเตอร์ } I_E = \frac{V_B - 0.6}{R_E} \quad (2.20)$$

$$\text{กระแสเบส } I_B = \frac{I_E}{(\beta + 1)} \quad (2.21)$$

$$\therefore \text{กระแสเบส} = I_E - I_C \quad (2.22)$$

ซึ่งจะได้สมการแรงดันดังนี้

$$\text{แรงดันตกคร่อม } R_C = I_C \cdot R_C \quad (2.23)$$

$$\text{แรงดันคอลเล็กเตอร์ } V_C = V_{CC} - I_C R_C \quad (2.24)$$


$$\text{แรงดันอิมิตเตอร์ } V_E = I_E \cdot R_E \quad (2.25)$$

$$\text{แรงดันระหว่างขาคอลเล็กเตอร์กับอิมิตเตอร์ } V_{CE} = V_C - V_E \quad (2.26)$$

### 2.1.1.3 ทรานซิสเตอร์กับการขยาย

#### 1. หลักการขยาย

การขยายเกิดขึ้นโดยอุปกรณ์อิเล็กทรอนิกส์และส่วนประกอบต่างๆที่มีอยู่ในวงจรรวมทั้งแหล่งจ่ายแรงดันกระแสไฟตรง ซึ่งอาจได้มาจากแบตเตอรี่หรือวงจรเรียงกระแส จากนั้นวงจรขยายจะรับสัญญาณอินพุตขนาดเล็กๆเข้ามา แล้วขยายหรือเพิ่มกำลังให้มีขนาดใหญ่ขึ้น สัญญาณที่นำเข้าไปขยายครั้งแรกจะผ่านเข้าไปยังวงจรทางอินพุต เมื่อถูกขยายเรียบร้อยแล้ว จะปรากฏสัญญาณออกมาทางเอาต์พุต ซึ่งอาจจะมีลักษณะที่เหมือนกันหรือต่างกับทางอินพุต ดังรูปที่ แสดงถึงการขยายสัญญาณให้ผลออกมาเป็นรูปแบบต่างๆได้ทั้งรูปร่างและขนาด



รูปที่ 2.12 แสดงการขยาย (บน) รูปแบบทางเอาต์พุตเหมือนกัน (กลาง) รูปสัญญาณที่ขยาย (ล่าง) รูปแบบเอาต์พุตเหมือนกัน

### อัตราขยายทางแรงดัน

การออกแบบวงจรขยายให้แรงดันเอาต์พุตมีค่ามากกว่าแรงดันอินพุต เรียกว่า การขยายแรงดัน ซึ่งมีอัตราขยายทางแรงดันเป็นอัตราส่วนระหว่างสัญญาณแรงดันทางเอาต์พุตกับสัญญาณแรงดันทางอินพุต โดยเขียนเป็นสมการดังนี้

$$\begin{aligned} \text{อัตราขยายทางแรงดัน} &= \frac{\text{แรงดันทางเอาต์พุต}}{\text{แรงดันทางอินพุต}} \\ \text{หรือ } A_v &= \frac{V_{\text{out}}}{V_{\text{in}}} \quad \text{หรือ} \quad \frac{\Delta V_{\text{out}}}{\Delta V_{\text{in}}} \end{aligned} \quad (2.27)$$

เมื่อ  $V_{\text{out}}$  = ค่าแรงดันกระแสไฟตรงทางเอาต์พุต  
 $V_{\text{in}}$  = ค่าแรงดันกระแสไฟตรงทางอินพุต  
 $\Delta V_{\text{out}}$  = อัตราการเปลี่ยนแปลงของแรงดันทางเอาต์พุต  
 $\Delta V_{\text{in}}$  = อัตราการเปลี่ยนแปลงของแรงดันทางอินพุต

### อัตราขยายทางกระแส

การออกแบบวงจรขยายที่ให้กระแสเอาต์พุตมีค่ามากกว่ากระแสอินพุต เรียกว่า การขยายทางกระแส จะมีอัตราขยายทางกระแสเป็นอัตราส่วนระหว่างทางกระแสเอาต์พุตกับกระแสอินพุต โดยเขียนเป็นสมการดังนี้

$$\begin{aligned} \text{อัตราขยายทางกระแส} &= \frac{\text{กระแสทางเอาต์พุต}}{\text{กระแสทางอินพุต}} \\ \text{หรือ } A &= \frac{I_{\text{out}}}{I_{\text{in}}} \quad \text{หรือ} \quad \frac{\Delta i_{\text{out}}}{\Delta i_{\text{in}}} \end{aligned} \quad (2.28)$$


### อัตราขยายทางกำลังงาน

การขยายทางกำลังงานเป็นอัตราส่วนระหว่างกำลังสัญญาณที่ส่งเปลี่ยนไปในระหว่างการทำงาน เขียนแทนด้วยสมการดังนี้

$$\begin{aligned} \text{อัตราขยายทางกำลังงาน} &= \frac{\text{กำลังสัญญาณทางเอาต์พุต}}{\text{กำลังสัญญาณทางอินพุต}} \\ \text{หรือ } A_p &= \frac{P_{out}}{P_{in}} \end{aligned} \tag{2.29}$$

### 2. การขยายของทรานซิสเตอร์

ปกติจะมีแรงดันกระแสไฟฟ้าตรงจ่ายให้วงจร โดยมีสัญญาณกระแสไฟสลับจ่ายเข้าทางอินพุตของวงจรขยาย เมื่อผ่านวงจรขยายของทรานซิสเตอร์สัญญาณที่ขยายแล้วจะปรากฏอยู่ที่เอาต์พุต ดังรูปที่แสดงวงจรขยายเบื้องต้นโดยใช้ทรานซิสเตอร์ชนิด NPN แบบเตอร์  $V_{CC}$  ถูกจ่ายให้กับวงจร โดยขั้วลบของแบตเตอรี่ต่อลงกราวด์ ลักษณะของวงจรนี้เรียกว่า กราวด์อีมิเตอร์ ด้านเข้าเป็นอินพุตและด้านออกเป็นเอาต์พุต โดยใช้กราวด์ร่วมกัน



รูปที่ 2.13 แสดงวงจรขยายทรานซิสเตอร์เบื้องต้น


ค่าความต้านทาน ( $R_B$ ) ของวงจรขยายต่อทางด้านบวของ  $V_{CC}$  เป็นผลทำให้เบสมีศักย์เป็นบวกเมื่อเทียบกับที่อีมิเตอร์ หรือเป็นแบบฟอร์เวิร์ดไบแอส โดย  $R_B$  และที่คอลเลกเตอร์จะเป็นบวกเมื่อเทียบกับอีมิเตอร์ หรือเป็นไบแอสย้อนกลับ โดยมีความต้านทานของ  $R_L$  ต่ออยู่กับขั้วบวกของ  $V_{CC}$  กับขาคอลเลกเตอร์ ซึ่งการต่อแรงดันผ่าน  $R_B$  และ  $R_L$  เป็นตัวกำหนดไบแอสสำหรับให้ทรานซิสเตอร์ทำงาน เรียกการต่อดังกล่าวว่าวงจรไบแอสคงที่ เขียนสมการได้เป็น

$$V_{CC} = V_{BE} + I_B R_B \tag{2.30}$$

แต่  $V_{BE}$  มีค่าน้อยมากเมื่อเทียบกับ  $V_{CC}$  ดังนั้นจึงหาค่ากระแสโดยประมาณได้ดังนี้

$$\begin{aligned} \text{กระแสเบส} &= \frac{\text{แรงดันที่จ่าย/ค่าความต้านทานเบส}}{R_B} \\ \text{หรือ } I_B &= \frac{V_{CC}}{R_B} \end{aligned} \tag{2.31}$$


ในวงจรไฟฟ้าทั่วไปนั้นเมื่อมีกระแสไหลผ่านตัวต้านทานจะทำให้เกิดแรงดันตกคร่อมขึ้นในวงจร ค่ากระแสคอลเลกเตอร์จะทำให้เกิดแรงดันตกคร่อม  $R_L$  รูปที่ 14 ค่า  $I_B$  100 ไมโครแอมแปร์ จะเป็นผลทำให้เกิดกระแสคอลเลกเตอร์ 5 มิลลิแอมแปร์ กับค่าบีต้า 50



รูปที่ 2.14 แสดงวงจรขยายเบื้องต้นภายใต้การทำงานที่คงที่

### 2.1.2.1 การขยายสัญญาณ


วงจรถานซิสเตอร์เบื้องต้นจะมีสัญญาณป้อนเข้าในลักษณะของแรงดันหรือกระแส สัญญาณที่ป้อนเข้าจะเปลี่ยนแปลงทั้งกระแสไฟตรงและกระแสสลับ โดยจะมีคาปาซิเตอร์ทำหน้าที่เป็นตัวผ่านของสัญญาณกระแสไฟสลับเข้าไปยังวงจรขยาย แต่จะกั้นต่อกระแสไฟตรง จากนั้นสัญญาณจะถูกส่งไปยังรอยต่อของเบสอิมิตเตอร์ ทำการขยายให้สัญญาณออกทางคอลเลกเตอร์ ดังรูปที่ 15 แสดงวงจรขยายเบื้องต้นและการป้อนสัญญาณกระแสไฟสลับ



รูปที่ 2.15 แสดงวงจรขยายและสัญญาณกระแสไฟสลับที่จ่ายให้วงจร

ผลของแรงดันและกระแสเมื่อมีสัญญาณเข้ามาในวงจรทั้งบวกและลบ ค่า  $V_{BE}$  จะเพิ่มขึ้นและลดลง ดังรูปที่ (16) การเปลี่ยนแปลงค่าของกระแสคอลเลกเตอร์ จะมีรูปคลื่นที่เหมือนกัน กระแสคอลเลกเตอร์จะไหลผ่าน  $R_L$  และเกิดแรงดันตกคร่อม ( $V_{RL}$ ) ที่  $R_L$  แรงดันอิมิตเตอร์คอลเลกเตอร์จะปรากฏคร่อมทรานซิสเตอร์ในลักษณะที่ตรงข้ามกับ  $R_L$  แรงดันเอาต์พุตจะเปลี่ยนแปลงค่าของสัญญาณที่เข้ามา  $C_2$  จะทำหน้าที่กั้นส่วนประกอบไฟตรงไว้และให้สัญญาณผ่าน

## สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



รูปที่ 2.16 แสดงรูปร่างของสัญญาณในการขยาย


### 2.1.2.2 ไบแอสในการขยาย


ไบแอสเกี่ยวข้องกับทรานซิสเตอร์ตรงที่จ่ายไฟตรงมาเลี้ยงวงจรทรานซิสเตอร์ให้ทำงานอยู่ในช่วงที่เหมาะสม หากใช้ทรานซิสเตอร์เป็นตัวขยายสัญญาณหรือเป็นตัวควบคุมสัญญาณ ทรานซิสเตอร์ที่ใช้งานทั่วไปจะมีลักษณะสมบัติเฉพาะตัวและให้ค่าคุณสมบัติที่แตกต่างกัน ซึ่งสามารถกำหนดจุดทำงานลงบนกราฟที่บอกความสัมพันธ์ของกระแสคอลเล็กเตอร์ กระแสเบส และแรงดันคอลเล็กเตอร์-อิมิตเตอร์

### 2.1.2.3 ค่าไบแอสที่ขึ้นอยู่กับค่าบีต้า

วิธีการให้ไบแอสแก่วงจรขยายที่ขึ้นอยู่กับค่าบีต้า เป็นการให้ไบแอสกับวงจรขยายอิมิตเตอร์ร่วม ขาเบสจะต่ออยู่กับ  $V_{CC}$  โดยผ่านทาง  $R_B$  ทำให้รอยต่ออิมิตเตอร์เบสได้รับฟอร์เวิร์ดไบแอส การให้ไบแอสชนิดนี้จะมีการเปลี่ยนแปลงไว้มากต่ออุณหภูมิภายนอกหรือภายในเป็นผลทำให้เอาต์พุตเกิดการเปลี่ยนแปลงมากมายต่อการควบคุม ซึ่งเรียกไบแอสชนิดนี้ว่า ไบแอสคงที่ (Fixed bias)

วงจรรูปที่ 17 (ข) เป็นการแก้ไขข้อเสียของไบแอสคงที่ซึ่งเกิดการเปลี่ยนแปลงที่ไวต่ออุณหภูมิ โดยการต่อ  $R_B$  ลักษณะนี้มีผลทำให้ลดฟอร์เวิร์ดไบแอสทางเบสลง ทำให้กระแสคอลเล็กเตอร์ลดลงด้วย เมื่อกระแสคอลเล็กเตอร์ลดลงมาก ผลการป้อนกลับในด้านกับฟอร์เวิร์ดไบแอสที่เบสก็จะลดน้อยลงด้วย





รูปที่ 2.17 แสดงวิธีให้ไบแอสกับวงจรขยายทรานซิสเตอร์

(ก) ไบแอสคงที่

(ข) ไบแอสตัวเอง

(ค) วงจรอิมิตเตอร์ไบแอสคงที่

(ง) วงจรอิมิตเตอร์ไบแอสตัวเอง


วงจรรูปที่ 17(ค) เป็นตัวอย่างของวงจรอิมิตเตอร์ไบแอสที่ช่วยแก้ปัญหาเรื่องความร้อน ทั้งนี้เพราะทรานซิสเตอร์เมื่อทำงานหนักจะเกิดความร้อน มีอุณหภูมิสูงและมีผลต่อความต้านทานภายในของทรานซิสเตอร์ โดยเฉพาะความต้านทานระหว่างคอลเลกเตอร์กับอิมิตเตอร์จะต่ำลงทำให้กระแสไหลมากและทรานซิสเตอร์เสียหาย ลักษณะนี้การให้ไบแอสนั้นหากมีกระแสมากขึ้นจนทำให้ค่าความต้านทานลดลง กระแสคอลเลกเตอร์จะเพิ่มขึ้นด้วยทั้งกระแสเบสยังคงที่อยู่ จึงใช้  $R_E$  เข้าช่วยต่อ ดังในรูปเป็นทางผ่านของกระแสอิมิตเตอร์ และเป็นผลทำให้เกิดแรงดันตกคร่อม ( $V_E$ ) เมื่อกระแสคอลเลกเตอร์มีค่าเพิ่มขึ้น แรงดันตกคร่อม  $R_E$  ก็จะเพิ่มตาม เมื่อพิจารณาทางด้านเบส กระแสเบสยังคงที่อยู่ ที่  $V_B$  ซึ่งมีแรงดันเท่าเดิมอยู่ ( $V_B = V_{BE} + V_E$ ) ดังนั้นเมื่อ  $V_E$  เพิ่มขึ้นจะมีผลทำให้ค่าแรงดันระหว่างเบส-อิมิตเตอร์ หรือ  $V_{BE}$  ลดลง

วงจรที่ 17(ง) เป็นวงจรรวมวงจร 17(ข)และ17(ค) เรียกว่าวงจรอิมิตเตอร์ไบแอสตัวเอง ซึ่งใช้หลักการเดียวกันกับวงจรในรูป17(ค) และเรียกรูป17(ค)ว่าวงจรอิมิตเตอร์ไบแอสคงที่ ซึ่งวงจรในรูป17(ง) มีเสถียรภาพความร้อนดี อัตราขยายทางเอาต์พุตจะลดลงเพราะการต่อความต้านทานที่เบส

#### 2.1.2.4 ไบแอสที่มีค่าเบต้าอิสระ

การให้ค่าไบแอสทั้งสองวิธีที่มีค่าเบต้าอิสระ ทั้งนี้เนื่องจากค่าไบแอสโดยทั่วไปเมื่ออุณหภูมิเปลี่ยนหรือเปลี่ยนตัวทรานซิสเตอร์ จะทำให้ค่าของเบต้าไม่เท่าเดิม ทำให้กระแสคอลเลกเตอร์เปลี่ยนไป วงจรไบแอสที่จะต้องควบคุมกระแสคอลเลกเตอร์ไม่ให้เปลี่ยนแปลงหรือเปลี่ยนแปลงน้อยที่สุด


วงจรไบแอสที่ดีนั้นควรมีการชดเชยการเปลี่ยนแปลง เพื่อให้การเปลี่ยนแปลงเป็นไปได้น้อยที่สุด เช่น การชดเชยอุณหภูมิโดยการใช้เทอร์มิสเตอร์ NTC ควบคุมการไหลของกระแสไบแอสกล่าวคือ เมื่อทรานซิสเตอร์เกิดความร้อน เทอร์มิสเตอร์จะร้อนตามไปด้วย และทำให้ค่าความต้านทานลดลง ค่าไบแอสก็ลดตามเป็นผลให้กระแสคอลเลกเตอร์ลดตามไปด้วย ทรานซิสเตอร์ก็จะทำงานตามปกติต่อไป



รูปที่ 2.18 แสดงไบแอสที่มีค่าเบต้าอิสระ

(ก) วงจรไบแอสที่ใช้ตัวแบ่งแรงดัน

(ข) วงจรไบแอสที่ใช้ตัวแบ่งแรงดันกับการใช้แหล่งจ่ายแยกออกจากกัน




รูปที่ 2.19 วงจรชดเชยการเปลี่ยนแปลงของวงจรไบแอสแบบต่างๆ

(ก) วงจรชดเชยการเปลี่ยนแปลงอุณหภูมิโดยใช้เทอร์มิสเตอร์

(ข) แสดงวงจรชดเชยการเปลี่ยนแปลง  $V_{BE}$  โดยใช้ไดโอด

2.1.2.5 สมการเส้นโหลด

ทรานซิสเตอร์ที่จะเป็นตัวขยายสัญญาณที่ดีนั้นจำเป็นต้องรู้จุดทำงาน จุดทำงานดังกล่าวจะใช้วิธีการที่แสดงลักษณะสมบัติของกลุ่มเส้น โคง์คอลลีเกเตอร์ ในการหาจะขึ้นอยู่กับส่วนประกอบต่างๆ เพื่อใช้พิจารณาในการเลือกจุดทำงาน เช่น ค่าแรงดันกระแสไฟตรง การจ่ายกระแสเบส ค่าความต้านทานโหลด สำหรับทรานซิสเตอร์ในรูปที่ 20(ข) จุดทำงานต้องมีเสถียรภาพไม่เปลี่ยนแปลงตามอุณหภูมิ



รูปที่ 2.20 แสดงวงจรและเส้นสมการโหลด

2.1.2.6 กราฟกำลังสูญเสีย

จุดทำงานนั้นควรอยู่ในพื้นที่ที่จำกัด ซึ่งถูกกำหนดโดยค่าจำกัดของกำลังสูญเสีย (Power Dissipation) ที่ออกมาในรูปของความร้อน เป็นผลจากกระแสคอลเล็กเตอร์และแรงดันคอลเล็กเตอร์อิมิตเตอร์ ซึ่งในวงจรมีค่า  $P_D$  ของทรานซิสเตอร์คือ 300 มิลลิวัตต์ และสามารถหากระแสคอลเล็กเตอร์ได้จากสมการ

$$\begin{aligned} \text{กระแสคอลเล็กเตอร์} &= \frac{\text{กำลังสูญเสีย}}{\text{แรงดันคอลเล็กเตอร์อิมิตเตอร์}} \\ \text{หรือ } I_C &= \frac{PD}{V_{CE}} \end{aligned} \tag{32}$$

สูตรนี้จะใช้คำนวณหาค่า  $I_C$  ของแต่ละค่าของ  $V_{CE}$  บนกลุ่มเส้นโงในกราฟเส้นโหลดจะต้องอยู่ทางด้านซ้ายของเส้นโค้ง  $P_D$  ทำให้การทำงานปลอดภัย

2.1.2.7 การวิเคราะห์เส้นโหลดสถิต

เส้นโหลดของวงจรขยายทรานซิสเตอร์จะแทนด้วยจุดสองจุดของการทำงาน คือจุดที่หนึ่งเป็นบริเวณตัด เมื่อทรานซิสเตอร์ตัด (Cut Off) จะไม่มีกระแสคอลเล็กเตอร์ไหลผ่าน นั่นคือ

$$I_C = 0 \quad \text{ดังนั้น} \quad V_{CE} = V_{CC} = 21 \text{ V}$$

จุดที่สองจะอยู่ในบริเวณอิมิต์ว สมมติให้จุดนี้ทำงานเต็มที่ นั่นคือ


$$V_{CE} = 0 \quad \text{ดังนั้น} \quad I_C = \frac{V_{CC}}{R_L} = 37.5 \text{ mA}$$

เมื่อลากเส้นตรงระหว่างจุดสองจุด จะได้เส้นโหลดตามต้องการ ดังรูปที่ 21

ในการกำหนดจุดทำงานควรจะเป็นจุดกึ่งกลางของเส้นโหลด ทำให้การทำงานสามารถทำงานได้เต็มที่ จุดทำงานนี้คือจุดที่เส้นโหลดตัดกับเส้นโค้งของกระแสเบส เรียกจุดนี้ว่า จุด Q (Q-Point) ทำให้หาค่าซีเบต้าของทรานซิสเตอร์ ณ จุดทำงานนี้ได้จากสูตร

$$\begin{aligned}\beta &= \frac{I_C}{I_B} \\ &= \frac{17.5 \text{ mA}}{30 \mu\text{A}} \\ &= 583.3\end{aligned}\quad (2.3)$$

ส่วนค่าแรงดันคอลเล็กเตอร์ – อิมิตเตอร์ ก็สามารถหาได้จากกราฟเช่นเดียวกัน โดยการลากเส้นจากจุดเดิมให้ขนานกับแกนด้านกระแสคอลเล็กเตอร์



รูปที่ 2.21 แสดงจุดทำงานบนเส้นโหลด



### 2.1.2.8 การวิเคราะห์เส้นโหลดไดนามิก

เมื่อใส่สัญญาณไฟสลับ เส้นโหลดและจุด Q ของวงจรจะหาได้จากกราฟ โดยใช้วิธีการหาค่าเช่นเดียวกับการวิเคราะห์เส้นโหลดสถิต

ค่าเบต้าของกระแสกลับของวงจรเครื่องขยายสามารถหาได้โดยใช้  $\Delta I_C$  และ  $\Delta I_B$  เป็นค่าจากยอดถึงยอด (Peak to peak) และนำค่า  $\Delta I_C$  หารด้วย  $\Delta I_B$  ก็จะได้ค่าเบต้าของวงจรกระแสกลับ ส่วนค่าเบต้าของไฟกระแสตรงก็ใช้วิธีเดียวกัน

ค่าอัตราขยายแรงดันกระแสกลับของวงจรสามารถหาได้จากเส้นโหลดไดนามิก จากยอดถึงยอดนั้นสามารถคำนวณหาค่าอัตราขยายแรงดันกระแสกลับได้จากสูตร

$$A_V = \frac{\Delta V_{CE}}{\Delta_B} \quad (2.33)$$



รูปที่ 2.22 แสดงเส้นโหลดไดนามิก

(ก) วงจร


(ข) เส้นโค้งลักษณะสมบัติ

### 2.1.2.9 กลาสกรขยาย

จากการทำงานของวงจรขยายและการออกแบบของวงจรขยาย จำเป็นต้องเข้าใจเรื่องกราฟแสดงลักษณะสมบัติของกลุ่มเส้นโค้งคอลเล็กเตอร์ และจุดทำงานของทรานซิสเตอร์ จุดทำงานตรงส่วนกลางของเส้นโค้งที่เรียกว่า บริเวณเชิงเส้น ทำให้เอาต์พุตของวงจรขยายไม่ผิดเพี้ยน แต่หากบริเวณที่ไม่เป็นเชิงเส้นคือบริเวณอิ่มตัวหรือบริเวณตัดแล้วทำให้เอาต์พุตออกมาผิดเพี้ยน ซึ่งเรียกว่า ความเพี้ยนไม่เชิงเส้น

รูปที่ 23 แสดงถึงความแตกต่างของวงจรขยายที่ทำให้จุดทำงานต่างกันทั้ง 3 จุด ส่วน (ก) แสดงการทำงานตรงบริเวณเชิงเส้นอินพุตและเอาต์พุต ซึ่งจะมีลักษณะที่เหมือนกัน ส่วน (ข) แสดงการทำงานบริเวณอิ่มตัว ส่วนบนของคลื่นทางอินพุตจะมีความเพี้ยน ส่วน (ค) แสดงการทำงานใกล้บริเวณตัด ทำให้ส่วนล่างของคลื่นทางอินพุตมีความเพี้ยน


ถ้าหากอินพุตที่เข้ามาที่มีความแรงเกินไป ดังรูปที่ 24 แสดงให้เห็นว่าวงจรมีผลต่อสัญญาณที่แรง เพราะอาจทำให้ทรานซิสเตอร์เกิดอิมิตัวและตัดได้ ดังนั้น ในการออกแบบจะต้องให้แรงดันคอลเล็กเตอร์อิมิตเตอร์เท่ากับครึ่งหนึ่งของแหล่งจ่าย การแบ่งคลาสส์การขยายจะขึ้นอยู่กับจุด ซึ่งอาจจะแบ่งคลาสส์การทำงานได้เป็นคลาสส์ A คลาสส์ B คลาสส์ C ดังรูปที่ 25




รูปที่ 2.23 แสดงการทำงานของวงจรมีผลต่อสัญญาณที่แรง

- (ก) บริเวณเชิงเส้น
- (ข) ใกล้เคียงบริเวณอิมิตัว
- (ค) ใกล้เคียงบริเวณตัด

วงจรมีผลต่อสัญญาณที่แรง โดยทั่วไปจะให้จุดทำงานอยู่กึ่งกลางของเส้นโหลด หรือช่วงการทำงานของทรานซิสเตอร์จะเป็นเชิงเส้น เพื่อให้สัญญาณอินพุตถูกขยายได้ทั้งช่วงบวกและลบเท่าๆกันไม่ผิดเพี้ยน ดังรูปที่ 25 (ก) ใช้กับวงจรมีผลต่อสัญญาณที่แรง แต่ข้อเสียคืออัตราขยายต่ำ



รูปที่ 2.24 แสดงการขยายสัญญาณที่แรงเกินไป



รูปที่ 2.25 แสดงวงจรขยายคลาสส์

- (ก) คลาสส์ A
- (ข) คลาสส์ B
- (ค) คลาสส์ C

วงจรขยายคลาสส์ C ดังรูปที่ 25 (ค) วงจรนี้ให้ไบแอสต่ำกว่าจุดตัด คือไม่มีกระแสไหลในวงจรขณะที่ไม่มีสัญญาณอินพุตเข้ามา จึงจำเป็นต้องให้สัญญาณอินพุตมีความแรงพอที่จะทำให้ทรานซิสเตอร์ทำงาน จึงขยายสัญญาณได้น้อยกว่าครึ่ง จึงทำให้ความเพี้ยนเกิดขึ้นมาก แต่ประสิทธิภาพของการทำงานสูง

## 2.2 ไมโครโฟนและการรับเสียง


ไมโครโฟนที่ใช้อัดเสียงในปัจจุบันมี 3 แบบ คือ ไดนามิก ริปบอน และ คอนเดนเซอร์

### 2.2.1 ไดนามิกไมโครโฟน ( Dynamic microphone )


ไดนามิก หรือ ไมโครโฟนแบบคอยล์เคลื่อนที่ ( Moving coil ) เป็นอุปกรณ์ที่ทำงานด้วยแรงดัน ประกอบด้วยคอยล์ขดลวดติดอยู่กับแผ่นไดอะแฟรมและอยู่ในสนามแม่เหล็กถาวรดังรูปที่ 26

เมื่อคลื่นแรงดันเสียงตกกระทบกับไดอะแฟรม ไดอะแฟรมจะทำให้คอยล์เคลื่อนที่เป็นสัดส่วนกับความเข้มของคลื่นไปตัดกับสนาม ทำให้เกิดกระแสขึ้นในขดลวดและเกิดการสร้างพลังงานไฟฟ้า แอมพลิจูดของกระแสที่เกิดขึ้นในคอยล์ขึ้นอยู่กับจำนวนของเส้นแรงที่ถูกตัด ( คอยล์เคลื่อนที่ออกห่างจากตำแหน่งเมื่อไม่มีกระแสเล็กน้อยเท่าใด ) และความเร็วของคอยล์ที่ตัดเส้นแรงแม่เหล็ก ความถี่ของสัญญาณคิดจากจำนวนครั้งที่ไดอะแฟรมกลับทิศทางการเคลื่อนที่


ปกติไมโครโฟนที่ทำงานด้วยแรงดัน ( Pressure mike ) มักมีคุณสมบัติเป็น Omnidirectional ( รับสัญญาณได้รอบทิศ ดังรูปที่ 27) สำหรับไดนามิกไมโครโฟน จะถูกออกแบบเป็น directional ( ไวต่อสัญญาณบางทิศทางเท่านั้น ) โดยมากมักทำเป็น cardioid mike ซึ่งมีรูปแบบการรับสัญญาณคล้ายรูปหัวใจ สัญญาณที่มาจากทางด้านหลังของไมค์ที่มาตามตัวไมโครโฟนเมื่อผ่าน rare port จะถูก shift เฟสก่อนไปตกกระทบไดอะแฟรมทางด้านหลัง สัญญาณที่กระทบทางด้านหน้าและด้านหลังของไดอะแฟรมในเวลาเดียวกันมีขนาดเท่ากันทำให้ไม่มี output ถ้าแหล่งกำเนิดสัญญาณอยู่ทางด้านหน้าของไมโครโฟน สัญญาณที่ผ่าน rare port จะถูก shift เฟส 2 ครั้ง ครั้งแรกเนื่องจากเวลาที่ใช้เดินทางภายนอกไมโครโฟนจากไดอะแฟรมไปถึง port ครั้งที่ 2 เพราะ phase shifting network ใน port สัญญาณที่กระทบด้านหน้า และด้านหลังไดอะแฟรมจะมีเฟสตรงกันและจะเสริมกัน



รูปที่ 2.26 โครงสร้างของไดนามิกไมโครโฟน




รูปที่ 2.27 การรับเสียงของไมโครโฟน




รูปที่ 2.28 โพลารแพทเทิร์นแบบ directional

เสียงมาจากทางด้านข้างสัญญาณบางส่วนจะหักล้าง บางส่วนจะเสริมกับสัญญาณทางด้านหน้า ไดอะแฟรม ทำให้ได้รูปแบบการรับสัญญาณเป็นแบบรูปหัวใจ cardioids pickup pattern ในรูปที่ 29 การลดทอนของสัญญาณที่มาจากด้าน 180° off-axis เทียบกับสัญญาณทาง on-axis เรียกว่า front-to-back discrimination ในกรณีสัญญาณทั้งสองด้านเท่ากัน ดังรูปที่ 30



(ก)




(ข)

รูปที่ 2.29 การทำงานแบบ directional ของ cardioids ไมโครโฟน



(ก) สัญญาณที่ตำแหน่งด้านหน้าจึงถึงด้านหลังแบบพร้อมกัน

(ข) Port ทำการเลื่อนเฟสของสัญญาณทางด้านหน้า



รูปที่ 2.30 ลักษณะแกนไมโครโฟนซึ่งตั้งฉากกับแผ่นไดอะแฟรม

ซึ่งเปิดรับคลื่นเสียงหรือทิศทางการอื่น ๆ เช่น hypercardioid และ supercardioid ซึ่งจะเสีย front-to-back discrimination ไปบ้าง แต่จะมี pattern แคบกว่า cardioid แบบธรรมดาจะรับสัญญาณน้อยที่สุดที่ 180° off-axis ส่วน supercardioid จะรับสัญญาณน้อยที่สุดที่ 150° off-axis ( รูปที่ 31 a,b )



รูปที่ 2.31 แพทเทอรันแบบ supercardioid ของไมโครโฟนแบบ Electro-voice RE-16


(ก) Pick up pattern

(ข) ความถี่ตอบสนอง


### 2.2.2 ริปบอนไมโครโฟน ( RIBBON MICROPHONE )

Ribbon mike หรือที่บางทีเรียก pressure gradient หรือ velocity mike ไมค์แบบนี้มีแถบโลหะบางๆ อยู่ระหว่างขั้วแม่เหล็กถาวรเพื่อตอบสนองคลื่นเสียง ( รูปที่ 32 ) เมื่อแถบโลหะเคลื่อนที่เนื่องจากการเปลี่ยนแปลงแรงดันเสียง มันจะเคลื่อนที่ตัดเส้นแรงแม่เหล็กที่เกิดจากแม่เหล็กถาวรและทำให้เกิดศักย์ไฟฟ้าในแถบโลหะและกลายเป็นสัญญาณ output ที่เรียก pressure gradient เพราะการเคลื่อนที่ที่แถบโลหะขึ้นอยู่กับความแตกต่างของแรงดันระหว่างด้านหน้าและด้านหลัง ซึ่งแรงดันนี้เป็นสัดส่วนกับความเร็วในการเคลื่อนที่ของโมเลกุลอากาศ ( velocity of air molecule ) ดังนั้นจึงมีชื่อที่ 3 เป็น velocity mike


แถบโลหะจะรับเสียงได้ทั้งด้านหน้าและด้านหลังด้วยความไวเท่ากัน แต่เสียงที่มาจากด้านหลังจะสร้างศักย์ไฟฟ้าที่ out of phase  $180^\circ$  กับศักย์ไฟฟ้าที่สร้างจากสัญญาณที่มาจากด้านหน้า คลื่นเสียงที่มาจาก  $90^\circ$  off axis จะมีขนาดเท่ากันและเท่ากับที่มาจากด้านหน้าและด้านหลัง แต่ทิศทางตรงข้ามกัน สัญญาณจะหักล้างกันหมด (รูปที่ 33) ribbon mike จะเป็น bidirectional รูปแบบการรับสัญญาณเป็นรูปเลขแปด (รูปที่ 34)



รูปที่ 2.32 ส่วนประกอบพื้นฐานของริบบอนไมโครโฟน




รูปที่ 2.33 แพทเทอรันธรรมชาติของริบบอนไมโครโฟน



รูปที่ 2.34 แหล่งกำเนิดเสียงที่อยู่ในแนวเดียวกับแกน และตั้งฉากกับแกนริบบอนไมโครโฟน

การตอบสนองของริบบอนเมื่อกลิ้นเสียงมาจากด้านหน้าและด้านหลังคลื่นเสียงที่  $90^\circ$  off-axis เราจะสามารถทำให้แพทเทอรัน มีรูปแบบอื่น ได้อีกดังเช่นในรูป 35



รูปที่ 2.35 วิธีต่างๆที่ทำให้แพทเทอร์นของริบบอนไมโครโฟนเปลี่ยนไป โดยใช้ port และ acoustical phase-shift network

2.2.3 คอนเดนเซอร์ไมโครโฟน (CONDENSER MICROPHONE)


หลักการทางานของ condenser mike อาศัยหลัก electrostatic ต่างจาก dynamic และ ribbon mike ซึ่งใช้หลัก electromagnetic ในส่วนหัว (แคปซูล) ของไมค์มีแผ่นเพลทบางๆ 2 แผ่น แผ่นหนึ่งเคลื่อนที่ได้ อีกแผ่นหนึ่งอยู่กับที่ ทำงานเป็นคาปาซิเตอร์ (เมื่อก่อนเรียกคอนเดนเซอร์จึงเรียกคอนเดนเซอร์ไมค์) รูปที่ 36

คาปาซิเตอร์สามารถเก็บประจุไฟฟ้าได้จำนวนที่สามารถเก็บได้พิจารณาจาก

$$Q = CV \tag{2.34}$$


- เมื่อ Q คือจำนวนประจุ (คูลอมบ์)
- C คือความจุ (ฟารัด)
- V คือแรงดันไฟฟ้า (โวลท์)

ความจุของแคปซูลพิจารณาจากการเรียงตัวและพื้นที่ผิวของเพลท (คงที่) , ฉนวนหรือสิ่งที่อยู่ระหว่างเพลท (มักเป็นอากาศ ค่าคงที่) และระยะห่างระหว่างเพลท (เปลี่ยนแปลงตามแรงดันเสียง) เป็นคาปาซิเตอร์ที่ไวต่อแรงดันเสียง




รูปที่ 2.36 ส่วนของช่องว่างของคอนเดนเซอร์ไมโครโฟนซึ่งแรงอัดเสียงแปรตามระยะห่าง d

ในการผลิตเพลทจะถูกต่อเข้ากับแหล่งจ่ายไฟตรงซึ่งสร้าง polarizing voltage ให้คาปาซิเตอร์ อิเล็กตรอนจะถูกขับออกจากเพลทด้านไฟบวกผ่านตัวต้านทานสูงๆ ไปยังแผ่นเพลทด้านไฟลบ ไปเรื่อยๆ จนประจุในแคปซูล ( ความแตกต่างของจำนวนอิเล็กตรอนในเพลทด้านไฟบวกกับด้านไฟลบ ) เท่ากับความจุของแคปซูลกับ polarizing voltage เมื่อถึงจุดนี้จะไม่มีการแสไหลผ่านตัวต้านทาน ( รูปที่ 37 ) ถ้าป้อนสัญญาณแรงดันเสียงเข้าที่ไมค์ความจุของแคปซูลจะเปลี่ยนแปลงถ้าระยะระหว่างเพลทลดลงความจุจะเพิ่มขึ้น ถ้าระยะเพิ่มขึ้นความจุก็จะลดลง




รูปที่ 2.37 แหล่งจ่ายไฟทำการชาร์จประจุผ่านตัวต้านทาน




รูปที่ 2.38 ความสัมพันธ์ระหว่างค่า C ที่เพิ่มขึ้น แต่ค่า Voltage ลดลงเมื่อระยะห่าง d ถูกทำให้ลดลง โดยคลื่นเสียง

ค่า  $Q$ ,  $C$  และ  $V$  สัมพันธ์กัน ถ้า  $Q$  คงที่แต่  $C$  เปลี่ยนเนื่องจากแรงดันเสียง ดังนั้น  $V$  จะต้องเปลี่ยนด้วย ตัวต้านทานก่อนให้เกิด time constant ในวงจร (เวลาที่คาปาซิเตอร์ใช้ในการเก็บและคายประจุ) ซึ่งนานกว่ารอบของความถี่เสียง เพื่อกันไม่ให้การเก็บประจุของคาปาซิเตอร์เปลี่ยนแปลงตามการเปลี่ยนค่าความจุตามแรงดันเสียงซึ่งเกิดขึ้นเร็ว  $\Delta V = Q / \Delta C$  (รูปที่ 38) ตัวต้านทานและคาปาซิเตอร์อนุกรมกับแหล่งจ่ายไฟ ดังนั้นผลรวมของศักย์ไฟฟ้าคร่อมทั้งสองจะเท่ากับศักย์ไฟฟ้าที่จ่าย เมื่อศักย์ไฟฟ้าของคาปาซิเตอร์เปลี่ยน ศักย์ไฟฟ้าคร่อมตัวต้านทานก็จะเปลี่ยนไปเท่ากันแต่ในทางตรงข้าม ศักย์ไฟฟ้าคร่อมตัวต้านทานนี้เป็นสัญญาณ output สัญญาณที่ออกมาจะต่ำในคอนเดนเซอร์ไมค์ จึงต้องมีตัวขยายสัญญาณอยู่ภายใน (เพื่อหลีกเลี่ยงผลเสียต่างๆ ถ้าใช้ตัวขยายอยู่ภายนอก) เนื่องจากมี preamplifier จึงเป็นเหตุผลหนึ่งที่คอนเดนเซอร์ไมค์ต้องมีแหล่งจ่ายไฟ (power supply)



รูปที่ 2.39 ไตอะแกรมของอิเล็คตรทไมโครโฟน

อิเล็คตรทไมโครโฟน ( รูปที่ 39 ) ไม่ต้องมีแหล่งจ่ายไฟตรงจากภายนอก เนื่องจากมี polarizing voltage ในรูป electrostatic charge อยู่อย่างถาวรในเพลท แต่ก็ยังต้องการขยายสัญญาณเพื่อยกระดับสัญญาณและให้มีอิมพีแดนซ์ต่ำ จึงต้องใช้แหล่งจ่ายไฟเป็นแบตเตอรี่ภายใน แบบใหม่ที่นิยมใช้ในขณะนี้คือ pressure microphone ( PZM ) รูปที่ ( 40 ) ไตอะแฟรมติดอยู่ใน pressure zone เหนือจากเพลทเป็นบริเวณที่คลื่นสะท้อนและคลื่นตรงรวมกันด้วยเฟสเดียวกัน ทำให้ความไวของไมโครโฟนเพิ่มขึ้น 6 dB โดยปกติคลื่นเสียงจะเข้าไมค์ 2 ทาง ทางตรงและที่สะท้อนมาจากวัสดุโดยรอบ เมื่อมารวมกันทำให้ในบางความถี่เฟสจะหักล้างกัน PZM ไมโครโฟนวางตรงอยู่บนพื้นผิวซึ่งเป็นการกำหนดเส้นทางสะท้อนการหักล้างกันของเฟสจะน้อยลง frequency response ของการรับสัญญาณจะเรียบขึ้น



รูปที่ 2.40 ไมโครโฟนแบบ Pressure Zone

เนื่องจากคอนเดนเซอร์ไมโครโฟนมีเครื่องขยายสัญญาณในตัว ดังนั้นส่วนมากจะมีแผ่นลดทอนสัญญาณอยู่ภายในตัวด้วย เพื่อกันสัญญาณเอาท์พุท ที่ออกจากแคปซูลที่แรงเกินไปซึ่งอาจทำให้พีแอมป์เสียได้

คอนเดนเซอร์ไมโครโฟนทำงานด้วยแรงดัน จึงมักมีแพทเทอรัน แบบ omnidirectional แต่ก็ทำให้เป็นแบบมีทิศทางได้เหมือนไมค์แบบอื่นๆ


ไมค์แบบมีทิศทาง ( directional mike ) มีคุณสมบัติคือจะมีเสียงเบส เพิ่มขึ้นเมื่อแหล่งกำเนิดเสียงอยู่ใกล้ๆกับไมค์ เรียกว่า proximity effect สังเกตได้เมื่อแหล่งกำเนิดเสียงมาอยู่ในระยะ 2 ฟุต และผลจะเพิ่มขึ้นเมื่อใกล้เข้ามาอีก ผลอันนี้เกิดขึ้นเพราะ pressure gradient เพิ่มขึ้น เมื่อแหล่งกำเนิดเสียงห่างจาก

ไมค์เป็นระยะทาง 2 ฟุต ความเข้มเสียงเป็น 4 เท่าของที่ระยะห่าง 4 ฟุต ที่ระยะ 1 ฟุต ความเข้มของเสียงเป็น 16 เท่าของที่ระยะ 4 ฟุต การเพิ่มของ pressure gradient ปรากฏผ่านสเปกตรัมของเสียง แต่ที่ความถี่สูง สัญญาณทางด้านหน้าและด้านหลังของไมโครโฟนเฟสจะต่างกันมาก เฟสทางด้านหลังเปลี่ยนไปมาก เนื่องจากความยาวคลื่นสั้นลง ดังนั้น pressure gradient ที่ความถี่สูงจะถูกหักล้างจึงแสดงผลเป็น การเพิ่มเสียงเบสขึ้น เกิดขึ้นใน bidirectional mike มากกว่าใน cardioids mike เพื่อชดเชยผลที่เกิดขึ้นนี้จะใช้ bass rolloff switch เพื่อลดเสียงเบสให้กลับปกติดั้งเดิม ไมโครโฟนที่ออกแบบให้ใช้งานใกล้ๆ การตอบสนองความถี่จะ + ปลายด้านต่ำ และ - ใช้ proximity effect เพื่อคืนเสียงเบส


ไมโครโฟนที่กล่าวมาแล้วทั้ง 3 ชนิดมีคุณสมบัติเฉพาะตัว ไดนามิกไมโครโฟนตอบสนองหยابกว่าอีก 2 แบบ ริปบอนไมโครโฟนเสียง่าย physical shock หรือ wind shock สามารถทำให้แถบโลหะเปลี่ยนรูปได้ ไดนามิกและริปบอนไม่ต้องการแหล่งจ่ายไฟและความไวไม่ขึ้นกับความชื้นและอุณหภูมิ คอนเดนเซอร์ไมโครโฟนมี transient response ดีกว่า ( ตอบสนองเร็วกว่าต่อการเปลี่ยนแปลงแรงดันเสียงที่เกิดอย่างรวดเร็ว ) ความถี่ตอบสนองเรียกว่า ( โดยเฉพาะช่วงปลายด้านความถี่สูง ) และมีระดับสัญญาณเอาต์พุตสูงกว่า เนื่องจากแอมป์ที่อยู่ภายใน

**2.2.4 การกำหนดคุณสมบัติของไมโครโฟน ( SPECIFICATION )**

1. Frequency response เพื่อให้ทราบว่า ไมค์จะสามารถตอบสนองความถี่ที่ต้องการได้หรือไม่
2. Transient response เพื่อให้ทราบว่า ไดอะแฟรมของไมโครโฟนมีปฏิกิริยาต่อรูปคลื่นรวดเร็วแค่ไหน ( รูปที่ 41 ) ไมโครโฟนแต่ละแบบจะมีรูปแบบต่างกันและนี่เป็นเหตุผลสำคัญที่ทำให้คุณภาพของเสียงของไมโครโฟน 3 แบบนี้ต่างกัน ไดอะแฟรมของไดนามิกมีขนาดใหญ่และรวมกับคอยล์คลวดด้วย ทำให้ปฏิกิริยาต่อคลื่นเสียงช้าทำให้เสียงหยاب ไดอะแฟรมของริปบอนไมค์จะเบากว่าปฏิกิริยาต่อคลื่นเสียงไวกว่าเสียงจะชัดเจนขึ้น และมีตะแกรงกันลมซึ่งทำให้ความถี่สูงๆหายไป เสียงที่ออกมาจึงนุ่ม คอนเดนเซอร์ไมค์จะเบาที่สุดจะตามคลื่นได้ตามที่เป็นจริงมากที่สุด
3. Directional characteristic ตามรูปที่ 42 ความถี่ตอบสนองต่างกันที่ off - axis มากกว่าที่ on - axis ไมโครโฟนในอุดมคติต้องมีความถี่ตอบสนองเท่ากันทุกมุม



รูปที่ 2.41 ผลตอบสนองเชิงขั้วของ SM53 ไมโครโฟน



รูปที่ 2.42 Characteristic transient response ของไมโครโฟนทั้ง 3 แบบ

(ก) ไดนามิก

(ข) ริปบอน

(ค) คอนเดนเซอร์

4. Sensitivity and self - noise level ใช้ตัดสินอัตราส่วน signal to noise ของไมโครโฟนที่ดีที่สุดที่จะเป็นไปได้ self - noise ในไดนามิกและริปบอนคือ thermal noise ที่เกิดจากการที่อิเล็กตรอนเคลื่อนที่ในคอยล์หรือในแถบโลหะในคอนเดนเซอร์เป็น noise ที่เกิดจาก preamp

5. ตัวที่ใช้พิจารณาที่สำคัญน้อยที่สุดคือระดับสัญญาณที่ทำให้ไมค์เกิดความผิดเพี้ยนทางฮาร์โมนิก เพราะไมค์ในปัจจุบันมีความเข้มแรงดันได้โดยไม่เกิดความผิดเพี้ยนทางฮาร์โมนิก

## 2.2.2 ความต้านทานของไมโครโฟน ( MICROPHONE IMPEDANCE )

อิมพีแดนซ์วัดในหน่วยโอห์ม และมีสัญลักษณ์  $Z$  เอาท์พุทอิมพีแดนซ์ของไมโครโฟนที่นิยมใช้กันมี 50 โอห์ม 100 ถึง 200 โอห์ม ( ต่ำ ) และ 20 ถึง 50 กิโลโอห์ม ( สูง ) แต่ละช่วงมีข้อดีข้อเสีย ข้อเสียของไมค์ที่มีอิมพีแดนซ์สูงคือสายจะรับ electrostatic noise เกิดจากหลอดฟลูออเรสเซนต์และมอเตอร์ได้ จึงต้องใช้สายหุ้ม ซึ่งสายชนิดนี้จะสร้างคาปาซิเตอร์ขึ้นเมื่อความยาวสายเพิ่มขึ้น ค่าคาปาซิเตอร์ก็จะเพิ่มขึ้น ความยาวสายที่ใช้ต้องไม่เกิน 25 ฟุต มิฉะนั้นข้อมูลความถี่สูงจะถูกช้อนหายไปสายจำนวนมาก


### 2.2.2.1 ไมค์แบบอิมพีแดนซ์ 50 โอห์ม

ข้อดีคือไม่ไวต่อ electrostatic pickup แต่ผลจากสนามแม่เหล็กไฟฟ้าที่เกิดจากสายไฟสลั๊บจะก่อให้เกิดเสียงฮัมซึ่งแก้ไขได้โดยใช้ twisted - pair cable สายไม่ต้องมีเปลือกหุ้ม สายจะมีความยาวไม่เกิน 100 ฟุต เนื่องจากการสูญเสียกำลังสัญญาณเพราะค่าความต้านทานของสาย แต่การสูญเสียนี้ไม่ทำให้

frequency response แ่ลง และ S/N ก็พอสมควร สายที่ตัวนำขนาดใหญ่จะลดค่าความต้านทานและการสูญเสีย

### 2.2.2.2 ไมค์ 150 – 250 โอห์ม


สายจะไวต่อ electromagnetic pickup มากกว่าแบบ 50 โอห์มแต่น้อยกว่าแบบอิมพีแดนซ์สูง และไวต่อ electromagnetic pickup น้อยกว่าแบบ 50 โอห์ม แต่มากกว่าแบบอิมพีแดนซ์สูง จะใช้สายแบบ shield twisted cable มีเสียงรบกวนที่ต่ำที่สุดเพราะใช้ balance input circuit ( รูปที่ 43 ) มีสายนำสัญญาณ 2 เส้น เปลือกต่อลงกราวด์เป็นแบบบาลานซ์ไลน์ซึ่งจะหักล้างสัญญาณที่ไม่ต้องการขณะที่สัญญาณเสียงผ่านไป โดยไม่มีผล สายของไมค์ 150 – 250 โอห์ม มีการสูญเสียต่ำดังนั้นสายจึงยาวได้หลายพันฟุต ในสตูดิโออัดเสียงมักใช้ 200 โอห์ม บาลานซ์ที่เปลือกลงกราวด์ที่ปลาย preamp เท่านั้น



รูปที่ 2.43 แสดง balance input circuit

### 2.2.3 PHANTOM POWER

เป็นอุปกรณ์ในคอนโซลใช้ป้อนไฟให้แก่ คอนเดนเซอร์ไมค์ phantom power supply จะป้อนไฟให้แก่ทุกขั้วอินพุตไมค์ของคอนโซลพร้อมกัน ไฟด้านบวกต่อเข้าทั้งสองด้านของสายไมค์ ทำให้ทั้งสองสายศักย์ไฟฟ้าไม่ต่างกัน ด้านลบต่อเข้ากับเปลือกหุ้ม ถ้าสัญญาณสายใดสายหนึ่งของอินพุตลงกราวด์จะไม่มีผลต่อ phantom power แต่ถ้ามีตั้งแต่สองขึ้นไป ศักย์ของ phantom power จะทำงานใช้งานไม่ได้ ขนาดของตัวต้านทานศักย์ไฟฟ้าและกระแสของไมโครโฟนที่ต้องการป้อนไฟให้ ดังรูปที่ 44




รูปที่ 2.44 ระบบ phantom power supply

### 2.2.4 การสื่อสารไร้สาย ( WIRELESS SYSTEM )

เมื่อก้าวถึงระบบการสื่อสารไร้สายเรามักจะกล่าวถึง wireless microphone และสิ่งที่เกี่ยวข้องกับการติดต่อไร้สายภายใน ( wireless intercom ) เพราะเหตุที่ว่า wireless microphone และ intercom เป็นการใช้เทคโนโลยีพื้นฐานร่วมกัน ดังนั้นโรงงานที่ผลิต wireless microphone ก็มักจะผลิต wireless intercom ด้วย

และปรากฏว่าผู้ใช้ส่วนใหญ่มักจะซื้อ microphone ควบคู่ไปกับ intercom สำหรับใช้งานในการผลิต รายการ T.V. หรือ วิทยุ รวมถึงการผลิตภาพยนตร์และในรายการบันเทิงต่างๆ wireless microphone ดัง แสดงในรูป 45 เราพบว่าทางด้านส่งประกอบด้วย dynamic mic , condenser mic , electrets หรือ pressure - zone mic ต่ออยู่กับ preamplifier , compressor และเครื่องส่งขนาดเล็กกับสายอากาศ ในทางด้านรับ ประกอบด้วยสายอากาศ ภาค discriminator , ภาค discriminator , ภาค expander และ preamplifier ซึ่งต่อ อยู่กับอุปกรณ์เครื่องเสียงดังรูปที่ 45



รูปที่ 2.45 อุปกรณ์ไมโครโฟนไร้สาย

โดยมากมาตรฐานระบบการติดต่อภายใน intercom system ที่รู้จักกันโดยทั่วไปชุดหนึ่งๆจะเชื่อมโยง สัญญาณกันโดยใช้สายเคเบิลไมโครโฟนไร้สาย จะเชื่อมโยงสัญญาณกันโดยไม่ต้องใช้สายเคเบิล นี่เป็นหัวใจ ของอินเตอร์คอมไร้สาย ซึ่งจะใช้เครื่องส่งเข้ามาแทนที่อินเตอร์คอมไร้สาย ที่ใช้สวมศีรษะ ( head set ) สามารถทำการส่งด้วยความถี่หนึ่ง และในขณะเดียวกันก็สามารถรับจากเครื่องรับอื่นๆได้ ในความเป็นจริง แล้วเครื่องส่งของ ไมโครโฟนไร้สายจะถูกออกแบบให้มีขนาดเล็กกว่าอินเตอร์คอมไร้สาย แต่ทางด้านรับ จะถูกออกแบบให้มีขนาดเล็กกว่าไมโครโฟนไร้สาย ดังนั้นจึงสามารถพกพาไปได้สะดวกเวลาใช้งาน และ แบตเตอรี่ที่ใช้ก็มีขนาดเล็กมาก ทุกวันนี้ ไมโครโฟนไร้สายได้ถูกใช้กันอย่างกว้างขวางในการทำรายการ T.V.

-HAND HELD MODELS เครื่องที่ประกอบด้วยไมโครโฟนขนาดเล็กและมีเครื่องส่งในตัวถูก นำมาใช้กับผู้แสดงทั้งหลายในการถ่ายทำ เมื่อพวกเขาต้องเดินไปรอบๆจึงทำการแสดงได้อย่างเป็น ธรรมชาติ

-LAVALITTE MODELS ขนาดพกพาใช้งานเล็กๆ แบบนี้บางครั้งถูกเรียกว่า แบบ hidden ถูก นำมาใช้ในเกมโชว์และการขับร้อง , โอปเปรา , dance routines เป็นต้น

### 2.2.5 ประสิทธิภาพวงจรถยาย

สัญญาณมักจะมีระดับความแรงของสัญญาณต่ำ ไม่สามารถควบคุมการทำงานของระบบไฟฟ้าต่างๆ ได้ และอาจเกิดการสูญเสียกำลังจากค่าความต้านทานในวงจรและในระบบได้ จึงมีความจำเป็นต้องทำ การขยายสัญญาณไฟฟ้าให้มีระดับความแรงมากขึ้นก่อนนำไปใช้งาน โดยการส่งผ่านสัญญาณไฟฟ้าไปเข้า วงจรถยายกำลัง (power amplifier circuit)

วงจรถยายกำลังช่วยทำให้กำลังไฟฟ้ามีค่าสูงขึ้นที่โหลดมีค่าความต้านทานต่ำๆ วงจรถยายกำลัง ในทางอุดมคติจะถือว่าสามารถขยายสัญญาณและส่งผ่านสัญญาณจากแหล่งจ่ายไปยังโหลดได้ 100 % แต่ ในทางปฏิบัติไม่สามารถทำได้ ประสิทธิภาพในการขยายสามารถหาได้ดังนี้


$$\eta = \frac{P_{L(AC)}}{P_{DC}} \times 100 \quad (2.35)$$

เมื่อ  $\eta$  (นี้ต้า) = ประสิทธิภาพของวงจรขยาย มีหน่วยเป็น %  
 $P_{L(AC)}$  = กำลังของโหลดเป็นไฟ AC มีหน่วยเป็น W  
 $P_{DC}$  = กำลังของอินพุตเป็นไฟ DC มีหน่วยเป็น W

ประสิทธิภาพของวงจรขยายจะสูงมากขึ้นจนเข้าใกล้ในทางอุดมคติ ขึ้นอยู่กับค่าประสิทธิภาพสูงสุดที่เป็นไปได้ของการจัดระดับวงจรขยายหรือจัดคลาส (Class) จัดออกได้เป็น คลาส A, คลาส B, คลาส AB, คลาส C, คลาส D ในแต่ละคลาสจะมีประสิทธิภาพของวงจรขยายแตกต่างกัน

### 2.2.5.1 คลาสวงจรขยาย

คลาสการทำงานของวงจรขยายถูกกำหนดโดยเปอร์เซ็นต์ของรอบคลื่น (cycle) ทางอินพุตทำให้เกิดกระแสทางเอาต์พุต คลาสการทำงานของวงจรขยายหาได้จากประสิทธิภาพกำลังที่ได้ รูปคลื่นสัญญาณในคลาสต่างๆ ดังรูปที่ 47




รูปที่ 2.46 รูปคลื่นสัญญาณที่ได้ในวงจรขยายคลาสต่างๆ

- (ก) สัญญาณอินพุต
- (ข) กระแส  $I_C$  ที่ได้ของคลาส A
- (ค) กระแส  $I_C$  ที่ได้ของคลาส AB
- (ง) กระแส  $I_C$  ที่ได้ของคลาส B
- (จ) กระแส  $I_C$  ที่ได้ของคลาส C

1. คลาส A เป็นวงจรขยายที่ทำการขยายสัญญาณอินพุตที่ป้อนเข้ามาเต็มรูปคลื่นทั้ง  $360^\circ$  ทำให้สัญญาณที่ถูกขยายออกเอาต์พุตมีรูปร่างสัญญาณเหมือนสัญญาณอินพุตที่เข้า จุดทำงาน Q วงจรขยายคลาส A อยู่ที่จุดกึ่งกลางเส้นโหลดไฟ DC ช่วยให้สัญญาณสามารถแกว่ง (swing) ไปทางช่วงบวกและลบได้
2. คลาส B เป็นวงจรขยายที่ทำการขยายสัญญาณอินพุตที่ป้อนเข้ามาครึ่งรูปคลื่นหรือเพียง  $180^\circ$  ของหนึ่งรอบคลื่นไซน์ อาจเป็นครึ่งซีกบวกหรือลบก็ได้ จุดทำงาน Q วงจรขยายคลาส B อยู่ที่ตำแหน่งกัตออฟ (cut off) บนเส้นโหลดไฟ DC ทำให้สัญญาณอินพุตที่ป้อนเข้ามาถูกตัดทิ้งไปครึ่งสัญญาณ
3. คลาส AB เป็นวงจรขยายที่ทำการขยายสัญญาณอินพุตที่ป้อนเข้ามามากกว่า  $180^\circ$  ของหนึ่งรอบคลื่นไซน์ โดยวงจรจะทำงานอยู่ระหว่างคลาส A กับคลาส B จุดทำงาน Q วงจรขยายคลาส AB อยู่ที่ตำแหน่งสูงกว่าจุดตัดเล็กน้อย
4. คลาส C เป็นวงจรขยายที่ทำการขยายสัญญาณอินพุตที่ป้อนเข้ามาน้อยกว่า  $180^\circ$  ของหนึ่งรอบคลื่นไซน์ เป็นบางส่วนของซีกครึ่งบวกหรือซีกครึ่งลบ จุดทำงาน Q วงจรขยายคลาส C อยู่ที่ตำแหน่งต่ำกว่าจุดตัด
5. คลาส D เป็นวงจรขยายที่ทำการขยายสัญญาณพัลส์หรือดิจิตอล จะทำงานเมื่อเป็นช่องว่างพัลส์สั้นๆ และหยุดทำงานเมื่อเป็นช่องว่างพัลส์ยาวๆ

### 1 วงจรขยายคลาส A



รูปที่ 2.47 วงจรขยายสัญญาณขนาดใหญ่ชนิดคลาส A


#### 1.1 ค่าไบแอสไฟ DC

$$I_B = \frac{V_{CC} - 0.7V}{R_B} \quad (2.6)$$

$$I_C = \beta I_B \quad (2.36)$$

$$V_{CE} = V_{CC} - I_C R_C \quad (2.37)$$


นำค่าสมการที่ได้ไปหาค่าเส้นโหลด DC ได้จากกราฟคุณสมบัติทางเอาต์พุตเพื่อหาจุดทำงาน Q ของวงจร จะได้เส้นโหลด DC และจุดทำงาน Q ดังแสดงในรูปที่ 49



รูปที่ 2.48 กราฟโหลดไฟดูดแสดงเส้นโหลด DC และจุดทำงาน Q

## 1.2 การทำงานต่อไฟ AC

เป็นการวิเคราะห์ห้วงจรขยายคลาส A ต่อไฟ AC ที่ป้อนเข้ามา เมื่อมีสัญญาณ AC ป้อนมาที่อินพุต จะได้เอาต์พุตไฟ DC กระเพื่อม เกิดแรงดันและกระแสเปลี่ยนแปลงไปตามสัญญาณอินพุตที่ป้อนเข้ามา ได้รูปสัญญาณไฟ AC ของแรงดันและกระแสดังแสดงในรูปที่ 50



รูปที่ 2.49 สัญญาณอินพุตถูกขยายออกเอาต์พุต

## 1.3 การพิจารณากำลังขยายของวงจร

กำลังขยายของวงจรประกอบด้วย 2 ส่วนคือ กำลังขยายทางอินพุต หาได้จากแหล่งจ่ายไฟในขณะที่ไม่มีสัญญาณอินพุตกับกระแสคอลเล็กเตอร์ไฟ DC ไหลที่  $I_{CQ}$  กำลังขยายทางอินพุตหาได้ดังนี้

$$P_{DC} = V_{CC} I_{CQ} \quad (2.38)$$

และกำลังขยายทางเอาต์พุตหาได้จากแรงดันไฟ AC ที่เอาต์พุตกับกระแสไฟ AC ที่เอาต์พุตไปตกคร่อมที่โหลด  $R_C$  ในรูปที่ 48 กำลังขยายเอาต์พุตหาได้หลายลักษณะดังนี้

$$P_{L(AC)} = V_{CE(rms)} I_{C(rms)} \quad (2.39)$$

$$P_{L(AC)} = I_{C(rms)}^2 R_C \quad (2.40)$$

$$P_{L(AC)} = \frac{V_{C(rms)}^2}{R_C} \quad (2.41)$$

ในรูปสัญญาณเป็นค่ายอด (Peak)

$$P_{L(AC)} = \frac{V_{CE(P)} I_{C(P)}}{2} \tag{2.42}$$

$$P_{L(AC)} = \frac{I_{CE(P)}^2 R_C}{2} \tag{2.43}$$

$$P_{L(AC)} = \frac{V_{CE(P)}^2}{2R_C} \tag{2.44}$$

ในรูปสัญญาณเป็นค่ายอดถึงยอด (peak to peak)

$$P_{L(AC)} = \frac{V_{CE(PP)} I_{C(PP)}}{8} \tag{2.45}$$

$$P_{L(AC)} = \frac{I_{C(P)}^2 R_C}{8} \tag{2.46}$$

$$P_{L(AC)} = \frac{V_{CE(P)}^2}{8R_C} \tag{2.47}$$


1.4 ประสิทธิภาพของวงจรขยาย

บอกถึงคุณภาพในการทำงานของวงจรขยาย ประสิทธิภาพของวงจรหาได้ดังนี้

$$\eta = \frac{P_{L(AC)}}{P_{(DC)}} \times 100 \tag{2.35}$$

1.5 เส้นโหลด AC

เส้นโหลด AC เป็นส่วนประกอบหนึ่งที่ใช้สร้างขึ้นบนกราฟคุณสมบัติเอาต์พุตของวงจรขยาย ใช้เพื่อ ความมุ่งหมายในการแทนส่วนประกอบไฟ AC ในวงจรขยาย ส่วนประกอบคือ กระแส  $i_c$  และแรงดัน  $V_{CE}$  ช่วยให้ทราบถึงอัตราขยายสัญญาณไฟ AC ในวงจรขยายคลาส A และคลาส B



รูปที่ 2.5 วงจรสมมูลไฟ AC และเส้นโหลด DC ใช้หาเส้นโหลด AC

- (ก) วงจรขยายวิเคราะห์ในรูปสัญญาณไฟ AC
- (ข) เส้นโหลด DC

เมื่อมี  $V_i$  ป้อนเข้ามา ทำให้เกิดกระแส  $I_C$  เปลี่ยนแปลง และแรงดัน  $V_{CE}$  เปลี่ยนแปลง พิจารณาการทำงานที่จุด Q ของเส้นโหลด DC จากจุด Q ถึงจุดอิ่มตัว แรงดัน  $V_{CE}$  เปลี่ยนแปลงจาก  $V_{CEQ}$  ถึง 0 V ทำให้กระแส  $I_C$  เปลี่ยนแปลงจากจุด Q ถึงจุดอิ่มตัว จะได้

$$\Delta I_C = \frac{V_{CEQ}}{r_L} = \frac{V_{CEQ}}{R_C} \quad (2.48)$$

$$i_{C(\text{sat})} = I_{CQ} + \Delta I_C \quad (2.49)$$

$$i_{C(\text{sat})} = I_{CQ} + \frac{V_{CEQ}}{r_L} \quad (2.50)$$

จากจุด Q ถึงจุดตัด กระแส  $I_C$  เปลี่ยนแปลงจาก  $I_{CQ}$  ถึง 0 A ทำให้แรงดัน  $V_{CE}$  เปลี่ยนแปลงจากจุด Q ถึงจุดตัด จะได้


$$\Delta V_{CE} = (\Delta I_C) r_L = I_{CQ} R_C \quad (2.51)$$

$$V_{CE(\text{off})} = V_{CEQ} + \Delta V_{CE} \quad (2.52)$$

$$V_{CE(\text{off})} = V_{CEQ} + I_{CQ} r_L \quad (2.53)$$

นำค่าที่ได้ไปเขียนเส้นโหลด AC ในกราฟคุณสมบัติเอาต์พุตของวงจรขยาย ได้กราฟออกมาดังรูปที่


52



รูปที่ 2.51 เส้นโหลด DC และเส้นโหลด AC

## 2. วงจรขยายคลาส B

วงจรขยายคลาส B เป็นการจัดวงจรขยายมีจุดไบแอสที่จุดตัด (cut off) การทำงานของวงจรเกิดขึ้นเมื่อมีสัญญาณอินพุตซิกที่ถูกต้องป้อนเข้ามาทำให้วงจรขยายเพียงครึ่งสัญญาณอินพุตที่ป้อน การจะทำให้วงจรขยายทำงานได้กับสัญญาณอินพุตทั้งสองซิก ต้องจัดวงจรขยายแบบพุช พูลหรือแบบคอมพลิเมนต์ารี




รูปที่ 2.52 วงจรขยายคลาส B ชนิดทรานซิสเตอร์ตัวเดียว

(ก) ทรานซิสเตอร์ Q1 ทำงานช่วงบวก

(ข) ทรานซิสเตอร์ Q2 ทำงานช่วงลบ

จากรูปที่ 53 แสดงวงจรขยายคลาส B ชนิดทรานซิสเตอร์ตัวเดียว ชนิด NPN ทรานซิสเตอร์ขยายสัญญาณเชิงบวก ชนิด PNP ขยายสัญญาณเชิงลบ



รูปที่ 2.53 วงจรขยายคลาส B ต่อวงจรแบบพุช – พูล

(ก) สัญญาณเชิงบวกป้อนเข้า

(ข) สัญญาณเชิงลบป้อนเข้า

### 2.1 ค่ากำลังอินพุตไฟ DC

กำลังที่จ่ายไปยังโหลดโดยเครื่องขยายเป็นการจ่ายมาจากภาคจ่ายไฟคือกำลังทางอินพุตหรือกำลังไฟ DC กำลังทางอินพุตคำนวณได้ดังนี้

$$P_{DC} = V_{CC} I_{DC} \tag{2.54}$$

กระแส  $I_{DC}$  เป็นกระแสเฉลี่ยหรือกระแสไฟ DC ถูกจ่ายมาจากภาคจ่ายไฟในวงจรขยายคลาส B เป็นกระแสจากภาคจ่ายไฟชุดเดียวต่อวงจรเรกติไฟเออร์แบบเต็มคลื่น หรือถ้าใช้ชนิดภาคจ่ายไฟสองชุดแต่ละชุดใช้วงจรเรกติไฟเออร์แบบครึ่งคลื่น ค่ากระแสเฉลี่ยเขียนสมการได้ดังนี้

$$I_{DC} = \frac{2}{\pi} I_{(P)} \quad (2.55)$$

เมื่อ  $I_{(P)}$  = ค่ากระแสสูงสุดที่ออกเอาต์พุต

$$P_{DC} = V_{CC} \frac{2}{\pi} I_{(P)} \quad (2.56)$$

$$\therefore P_{DC} = \frac{2}{\pi} V_{CC} I_{(P)} \quad (2.57)$$

## 2.2 ค่ากำลังเอาต์พุตไฟ AC

กำลังเอาต์พุตที่ถูกส่งไปยังโหลดปกติคือ  $R_L$  สามารถคำนวณหาค่าได้หลายแบบ เช่น ค่าสัญญาณที่วัดได้เป็น RMS เป็นค่ายอดหรือค่ายอดถึงยอด เขียนสมการออกมาได้ดังนี้

$$P_{L(AC)} = \frac{V_{L(rms)}^2}{R_L} \quad (2.58)$$

$$P_{L(AC)} = \frac{V_{L(P)}^2}{2R_L} \quad (2.59)$$

$$P_{L(AC)} = \frac{V_{L(P)}^2}{8R_L} \quad (2.60)$$

## 2.3 ประสิทธิภาพของวงจรขยาย

วงจรขยายแบบคลาส B สามารถคำนวณหาค่าประสิทธิภาพโดยใช้สมการเบื้องต้นได้ดังนี้

$$\eta = \frac{P_{L(AC)}}{P_{DC}} \times 100 \quad (2.35)$$

แทนใหม่จะได้เป็น

$$\eta = \frac{V_{L(P)}^2 / 2R_L}{(2/\pi)V_{CC}I_{(P)}} \times 100 = \frac{\pi}{4} \frac{V_{L(P)}^2}{R_L V_{CC}I_{(P)}} \quad (2.61)$$


$$\text{เมื่อ} \quad I_{(P)} = \frac{V_{L(P)}}{R_L} \quad (2.62)$$

$$\text{จะได้} \quad \eta = \frac{\pi}{4} \frac{V_{L(P)} I_{(P)}}{V_{CC} I_{(P)}} \times 100 \quad (2.63)$$

$$\therefore \eta = \frac{\pi}{4} \frac{V_{L(P)}}{V_{CC}} \times 100 \quad (2.64)$$


3. วงจรขยายคลาส AB

วงจรขยายคลาส B ที่ต่อวงจรขยายแบบพุช - พูลหรือแบบคอมพลีเมนต์ารีสามารถขยายสัญญาณได้ ทั้งช่วงบวกและช่วงลบของสัญญาณอินพุต แต่เกิดการผิดเพี้ยนระหว่างรอยต่อ (cross-over distortion) ขึ้น ลักษณะความผิดเพี้ยนระหว่างรอยต่อแสดงดังรูปที่ 55




รูปที่ 2.54 สัญญาณเอาต์พุตเกิดการผิดเพี้ยนระหว่างรอยต่อ

ในการแก้ไขความผิดเพี้ยนระหว่างรอยต่อทำได้ด้วยการจัดไบแอสให้วงจรขยายเล็กน้อยเกินจุดตัด ขึ้นมาประมาณแรงดัน  $V_{BE} = 0.7 \text{ V}$



รูปที่ 2.55 วงจรขยายคลาส AB ต่อแบบพุช - พูล


จากรูปที่ 57 มีตัวต้านทาน  $R_1, R_2, R_3$ , ต่อวงจรแบบวงจรแบ่งแรงดัน กำหนดไบแอสเล็กน้อยครบครอม  $R_2$  จ่ายไปให้ขาเบสของ  $Q_1$  และ  $Q_2$  ทำให้ทรานซิสเตอร์  $Q_1$  และ  $Q_2$  นำกระแสเล็กๆ คงที่ค่าหนึ่งตลอดเวลา พร้อมทั้งทำการขยายสัญญาณอินพุตที่ป้อนเข้ามา เอาต์พุตที่ได้ไม่ผิดเพี้ยน วงจรขยายคลาส AB อีกแบบหนึ่งใช้ไดโอดเข้าร่วมในวงจรไบแอสแบบวงจรแบ่งแรงดัน ช่วยควบคุมไบแอส  $V_{BE}$



รูปที่ 2.56 วงจรขยายคลาส AB ต่อแบบพุช-พูล ใช้ไดโอดเป็นไบแอสอัตโนมัติ

#### 4. วงจรขยายคลาส C

เป็นวงจรถูกจัดไบแอสให้ต่ำกว่าจุดตัด มีกระแส  $I_C$  ของทรานซิสเตอร์ไหลที่  $120^\circ$  หรือน้อยกว่านี้ ทำให้กระแส  $I_C$  ไหลในเวลาสั้นๆ เหมือนพัลส์แคบๆ มีส่วนประกอบของฮาร์มอนิกจำนวนมาก เพราะว่ามีควมผิดเพี้ยนสูงมาก



รูปที่ 2.57 วงจรขยายคลาส C และรูปสัญญาณที่วัดได้

(ก) วงจร

(ข) รูปคลื่นสัญญาณ

#### 4.1 ความสิ้นเปลืองกำลังไฟฟ้า

ในวงจรถูกจัดไบแอสต่ำกว่าจุดตัด มีการสิ้นเปลืองกำลังไฟฟ้าต่ำ เพราะเปอร์เซ็นต์การทำงานของวงจรมีน้อยต่อสัญญาณอินพุตที่ป้อนเข้ามา กระแสที่ไหลทางเอาต์พุตเป็นลักษณะพัลส์ มีช่วงเวลาระหว่างพัลส์เป็นคาบเวลา (period) หรือ T ของสัญญาณแรงดัน AC อินพุต แสดงดังรูปที่ 58 (ข) ความสิ้นเปลืองกำลังไฟฟ้าในช่วงเวลาทำงาน (ON) คือ

$$P_{D(on)} = V_{CE(sat)} I_{C(sat)} \quad (2.65)$$

ทรานซิสเตอร์ทำงานในช่วงเวลาสั้นๆ ที่  $t_{on}$  และหยุดทำงานในเวลาที่เหลือ การหาค่าความสิ้นเปลืองกำลังเฉลี่ยหาได้ดังนี้


$$P_{D(avg)} = \frac{t_{on}}{T} P_{D(on)} \quad (2.66)$$

$$P_{D(avg)} = \frac{t_{on}}{T} V_{CE(sat)} I_{C(sat)} \quad (2.67)$$

เมื่อ $P_{D(on)}$	=	ความสิ้นเปลืองกำลังไฟฟ้า (power dissipation) มีหน่วยเป็น W
$P_{D(avg)}$	=	ความสิ้นเปลืองกำลังไฟฟ้าเฉลี่ย (average power dissipation) มีหน่วยเป็น W
$t_{(on)}$	=	เวลาทำงานของทรานซิสเตอร์ มีหน่วยเป็น s
T	=	ช่วงเวลาระหว่างพัลส์ มีหน่วยเป็น s
$V_{CE(sat)}$	=	แรงดันตกคร่อมทรานซิสเตอร์ค่าสุดขณะทรานซิสเตอร์ทำงาน มีหน่วยเป็น V
$I_{C(sat)}$	=	กระแสคอลเล็กเตอร์ไหลผ่านทรานซิสเตอร์สูงสุด มีหน่วยเป็น A

#### 4.2 กำลังเอาต์พุตสูงสุด

การทำงานของวงจรแอมป์  $L_2, C_2$  ตามรูปที่ 58(ก) เกิดขึ้นได้จากการที่กระแส  $I_C$  ไหล ส่งผลให้เกิดการออสซิลเลตความถี่ขึ้นมา เป็นสัญญาณไฟ AC ตกคร่อมวงจรแอมป์  $L_2, C_2$  ดังแสดงในรูปที่ 59



รูปที่ 2.58 ความถี่ที่กำเนิดขึ้นมาจากวงจรแอมป์  $L_2, C_2$

(ก) ความถี่พื้นฐาน

(ข) ความถี่ฮาร์โมนิกที่สอง

แรงดันที่ตกคร่อมวงจรแอมป์  $L_2, C_2$  เป็นค่ายอดถึงยอด มีค่าประมาณ  $2V_{CC}$  ค่ากำลังเอาต์พุตสูงสุดหาได้ดังนี้

$$P_{out} = \frac{V_{rms}^2}{R_C} \quad (2.68)$$

$$= \frac{(0.707V_{CC})^2}{R_C} \quad (2.69)$$

$$\therefore P_{\text{out}} = \frac{0.5V_{\text{CC}}^2}{R_C} \quad (2.70)$$

ผลรวมกำลังทั้งหมดที่จ่ายให้วงจรขยายคือ

$$P_T = P_{\text{out}} + P_{D(\text{avg})} \quad (2.71)$$

ประสิทธิภาพของวงจรขยายคือ

$$\eta = \frac{P_{\text{out}}}{P_{\text{out}} + P_{D(\text{avg})}} \times 100 \quad (2.72)$$

เมื่อ	$P_{\text{out}}$	=	กำลังเอาต์พุตสูงสุด มีหน่วยเป็น W
	$P_T$	=	ผลรวมกำลังทั้งหมดที่จ่ายให้วงจรขยาย มีหน่วยเป็น W
	$R_C$	=	วงจรสมมูลความต้านทานขนานของวงจรแท่งค มีหน่วยเป็น $\Omega$

### 2.3 ไมโครคอนโทรลเลอร์ PSoC

ระบบไมโครคอนโทรลเลอร์เดิม ซึ่งสามารถรองรับการทำงานในรูปแบบเฉพาะสัญญาณทางดิจิทัล จึงมีการพัฒนาชิปไมโครคอนโทรลเลอร์ขึ้นเพื่อลดปัญหาและข้อจำกัดของระบบไมโครคอนโทรลเลอร์แบบเดิมตามคอนเซ็ปต์ที่ว่า PSoC หรือ Programmable System On Chip ซึ่งรวมเอาการทำงานทางด้านอนาล็อกเข้ามาภายในชิปเดียวจึงถือว่าเป็นประโยชน์ต่อการพัฒนา และลดความยุ่งยากในการจัดทำวงจรอินเตอร์เฟสเพิ่มเติม โครงการนี้เป็นการประยุกต์ใช้อุปกรณ์ควบคุมไมโครคอนโทรลเลอร์ ซึ่งเป็นไมโครคอนโทรลเลอร์ของ Cypress Microsystems โดยเป็นไมโครคอนโทรลเลอร์ที่มีการประมวลผลข้อมูลแบบ 8 บิต เหมือนไมโครคอนโทรลเลอร์ทั่ว ๆ ไป แต่ PSoC มีจุดเด่นหลายประการที่แตกต่างจากอุปกรณ์ไมโครคอนโทรลเลอร์ตระกูลอื่น ๆ คือ PSoC MCU จะทำการรวมเอาการออกแบบทั้งทางดิจิทัลและด้านอนาล็อกมาไว้ด้วยกัน ภายในตัว PSoC MCU ทำให้การออกแบบในการใช้งานทางดิจิทัลและทางด้านอนาล็อก สามารถทำได้ง่ายขึ้นและสะดวกสบายยิ่งขึ้น อีกทั้งยังทำให้การออกแบบในด้านต่าง ๆ มีขนาดที่ เล็กกลงโดยเฉพาะด้านอนาล็อก ซึ่งมักจะมียุคก่อนข้างใหญ่ แต่เมื่อถูกรวมอยู่ใน PSoC MCU แล้วทำให้ไม่ต้องทำการต่อวงจรภายนอกเพิ่มขึ้นอีกจึงทำให้วงจรมีขนาดที่เล็กลง นอกจากนี้ยังมีฟังก์ชัน In-System Serial Programming (ISSP) ที่สามารถทำการ โปรแกรมซอร์สโค้ดที่ได้ ออกแบบลงไป ในหน่วยความจำโปรแกรม (Flash Memory) ภายในตัวชิปได้ ซึ่งช่วยให้การพัฒนา โปรแกรมโดยใช้ PSoC MCU มีความสะดวกสบายยิ่งขึ้น.

จุดเด่นของ PSoC MCU เมื่อเทียบกับไมโครคอนโทรลเลอร์ชนิดอื่น ๆ มีดังนี้


1. User Modules สามารถเลือกใช้ทรัพยากรของระบบได้ตามที่ต้องการทั้ง อนาล็อกและ ดิจิตอล ซึ่งจะไม่ถูกจำกัดด้วยโครงสร้างทางฮาร์ดแวร์เหมือนกับไมโครคอนโทรลเลอร์ชนิดอื่น ๆ

2. API (Application Programming Interface) สนับสนุนการพัฒนาโปรแกรมด้วยฟังก์ชัน API ซึ่งช่วยให้ผู้พัฒนาโปรแกรมสามารถเขียนออกแบบโปรแกรมได้โดยง่าย

3. Interconnect device interface สามารถทำการเชื่อมต่อสัญญาณต่าง ๆ ได้อย่างอิสระไม่ ถูกกำหนดตายตัวตามฮาร์ดแวร์ เหมือนกับไมโครคอนโทรลเลอร์ชนิดอื่น ๆ

#### 4. ISRs (Interrupt Service Routines) รองรับการทำงานแบบอินเทอร์รัพท์

จากที่กล่าวมาเบื้องต้นทั้งหมดนี้เป็นเพียงคุณสมบัติคร่าว ๆ เท่านั้น ซึ่งคุณสมบัติอื่น ๆ ที่เหลือก็จะคล้าย ๆ กับไมโครคอนโทรลเลอร์ชนิดอื่น ๆ เช่น Sleep, watchdog, Power on Reset (POR), SPI, UART และ I2C เป็นต้น จะเห็นได้ว่า PSoC MCU นั้นไม่ด้อยไปกว่า ไมโครคอนโทรลเลอร์อื่น ๆ เลย



รูป 2.59 บล็อกไดอะแกรมไมโครคอนโทรลเลอร์ PSoC

#### 2.3.1 คุณสมบัติสำคัญของ PSoC

- 1) ทำงานในช่วงอุณหภูมิ -40 ถึง 85 องศาเซลเซียส
- 2) มีการสร้างระบบภายในแบบ Harvard Architecture ด้วยหน่วยประมวลผลแบบ M8C และสามารถทำงานได้ที่ความถี่สูงถึง 24 MHz
- 3) มีวงจรคูณเลขภายในแบบ 8X8 Multiply (32 Bit Accumulate)
- 4) สามารถทำงานแรงดันไฟต่ำได้ 3.3 – 5 โวลต์
- 5) มีหน่วยความจำภายในที่ชิดหุ่นสูง
- 6) มีโหมดการทำงานแบบ Switch Mode Pump (SMP) ซึ่งช่วยให้ระบบทำงานในสภาวะแรงดันที่ต่ำถึง 1 โวลต์

7) วงจรกำเนิดสัญญาณภายในที่มีความเที่ยงตรงสูง เท่ากับ 24/48 MHz และยังสามารถทำงานร่วมกับ External Oscillator ได้ที่ความถี่สูงถึง 24 MHz

8) สามารถโปรแกรมฟังก์ชันการทำงานให้กับขาต่างๆของไมโครคอนโทรลเลอร์ได้ และสามารถขับกระแสได้ 25 mA ทุกขาในโหมด GPIO


9) และมีทรัพยากรเพิ่มเติมที่มีอยู่ภายในต่างๆ เช่น I2C Slave Master Watchdog sleep timer และมีวงจรกำเนิดแรงดันอ้างอิงภายในที่มีความเที่ยงตรงสูง

10) มีซอฟต์แวร์สำหรับการใช้ในการพัฒนาการใช้งานได้ทั้ง C และ Assembly

การศึกษาและใช้งานไมโครคอนโทรลเลอร์ให้เกิดประโยชน์และประสิทธิภาพสูงสุด ผู้ใช้จะต้องควรรอบถึงองค์ประกอบและความสามารถภายในตัวชิป เพื่อสามารถนำไปประยุกต์ใช้งานได้อย่างถูกต้องและเหมาะสม สำหรับ PSoC มีรูปแบบโครงสร้างของระบบภายในดังรูป 60

### 2.3.2 รูปแบบการใช้งานและการพัฒนา PSoC MCU

ไมโครคอนโทรลเลอร์ PSoC นั้น สนับสนุนระบบการทำงานทั้งทางด้านดิจิทัล และ อนาล็อก โดยในระบบของดิจิทัล (Digital System) และอนาล็อก (Analog System) ได้ถูก ออกแบบเป็นบล็อกโมดูลซึ่งจะเรียกว่า บล็อกดิจิทัล (Digital Blocks) และบล็อกอนาล็อก (Analog Blocks) โดยบล็อกเหล่านี้จะรองรับการนำเอาโมดูลต่างๆ มาใช้งานเปรียบเสมือนกับเป็น พื้นที่ว่างๆ สำหรับต่อจิ๊กซอว์ โดยชิ้นส่วนของจิ๊กซอว์ก็คือโมดูลต่างๆ เช่น ADC, DAC, I2C, PWM, UART, SPI เป็นต้น โดยผู้ใช้สามารถกำหนดได้เองว่าจะนำเอาโมดูลใดมาใช้งานและ นอกจากนี้ผู้ใช้ยังสามารถกำหนดการเชื่อมต่อสัญญาณต่างๆ (Programmable Interconnect) ภายในได้เองอีกด้วย เสมือนกับว่าผู้ใช้งานสามารถทำการออกแบบได้เอง ตั้งแต่ ฮาร์ดแวร์ ไปจนถึง ซอฟต์แวร์ ซึ่งถือได้ว่าเป็นความสามารถหนึ่งที่เหนือกว่าไมโครคอนโทรลเลอร์ชนิดอื่น ๆ ที่ ทรัพยากรทุกอย่างถูกกำหนดไว้ตายตัวไม่สามารถเปลี่ยนแปลงได้



รูปที่ 2.60 แสดงขั้นตอนการพัฒนาโปรแกรมให้กับ PSoC MCU ด้วย PSoC Designer แบบคร่าว ๆ


ภาษาที่ใช้ในการออกแบบพัฒนาการทำงานของ PSoC MCU ปัจจุบันจะมีอยู่ด้วยกัน 2 ภาษา คือ ภาษาแอสเซมบลีและภาษาซี เนื่องจากการพัฒนาโปรแกรมของ PSoC MCU ส่วนใหญ่ จะทำโดยการเรียกใช้งานฟังก์ชัน API และการกำหนดคุณสมบัติต่าง ๆ เช่น ความถี่สัญญาณ นาฬิกา Sleep, Watchdog, Supply Voltage และอื่นๆ รวมทั้งยังสามารถทำได้จากหน้าต่าง Device Editor ของซอฟต์แวร์ PSoC Designer ทำให้เราไม่จำเป็นต้องทราบรีจิสเตอร์ต่าง ๆ มากนัก จึงจะไม่ขอกล่าวถึงรายละเอียดในการใช้ งานรีจิสเตอร์มากนัก แต่จะกล่าวถึงเฉพาะในส่วนที่

### 2.3.3 ฟังก์ชันและโครงสร้างของไมโครคอนโทรลเลอร์ PSoC

ไมโครคอนโทรลเลอร์ PSoC นั้นมีฟังก์ชันการใช้งานมากมายหลายฟังก์ชันด้วยกันใน หัวข้อนี้จะขอกล่าวถึงเฉพาะฟังก์ชันและโครงสร้างสถาปัตยกรรมของไมโครคอนโทรลเลอร์ PSoC ที่เกี่ยวข้องกับ โครงงานนี้เท่านั้น โดยในส่วนที่โครงงานนี้จะขอกล่าวถึงโครงสร้างภายในเพียงบางส่วนของ ไมโครคอนโทรลเลอร์ PSoC เท่านั้น คือ

#### 2.3.3.1 PSoC Core

เป็นส่วนของแกนหลักในการประมวลผลและควบคุมการทำงานภายใน ประกอบด้วย หน่วยประมวลผลแบบ M8C เป็นส่วนหลักของการประมวลผล ซึ่งจะดูแลส่วนต่าง ๆ เช่น การประมวลผลคำสั่ง, การ จัดเก็บข้อมูลในหน่วยความจำ SRAM, ควบคุมการอินเทอร์รัพท์, Sleep, Watchdog times และ การ เลือกลงแหล่งสัญญาณนาฬิกา (Clock sources) เป็นต้น ซึ่งจะเรียกส่วนที่จัดการส่วนต่าง ๆ เหล่านี้ว่า M8C ซึ่งเป็นสถาปัตยกรรมไมโครโปรเซสเซอร์ 8 บิต แบบ Harvard




รูปที่ 2.61 PSoC Core

### 2.3.3.2 System Resource

เป็นส่วนของทรัพยากรรวมภายใน ซึ่งส่วนของระบบไมโครคอนโทรลเลอร์สามารถติดต่อถึงกันได้ผ่านซิสเต็มบัส (System Bus) อันประกอบด้วย


- 1) Digital Clocks สำหรับควบคุมการหารความถี่สัญญาณนาฬิกา
- 2) Multiply Accumulate (MAC)
- 3) Decimator
- 4) I2C สำหรับการสื่อสารด้วยรูปแบบ I2C
- 5) POR and LVD สำหรับควบคุมระบบ Reset และระบบตรวจสอบแรงดันไฟเลี้ยงต่ำกว่ากำหนด
- 6) POR and LVD สำหรับควบคุมระบบ Reset และระบบตรวจสอบแรงดันไฟเลี้ยงต่ำกว่ากำหนด
- 7) Internal Voltage Reference แรงดันอ้างอิงภายในสามารถกำหนดเป็นแรงดันอ้างอิงให้แก่ ADC หรือส่งค่าแรงดันอ้างอิงออกสู่ขาสัญญาณเพื่อนำออกไปใช้งานภายนอกได้
- 8) Switch Mode Pump เป็นโหมดการทำงานเพื่อบูทแรงดันไฟเลี้ยงที่ต่ำให้มีแรงดันที่สูงขึ้นและเพียงพอสำหรับการทำงานของระบบไมโครคอนโทรลเลอร์ที่ประยุกต์ใช้กับแบตเตอรี่



รูปที่ 2.62 System Resource

### 2.3.3.3 Digital System

เป็นพื้นที่การทำงานจากระบบดิจิทัลโดยเป็นส่วนการทำงานทางด้าน Hardware ที่แยกเป็นอิสระจาก PCoS Core โครงสร้างส่วนนี้เองที่ผู้สร้างสามารถกำหนดคุณสมบัติทางด้านดิจิทัลลงบนชิพเองได้ เช่น Timer Counter PWM I2C และ UART เป็นต้นเพื่อให้ชิพมีคุณสมบัติทางดิจิทัลตามที่ต้องการ ในส่วนของ DIGITAL SYSTEM การวางของบล็อกอาร์เรย์จะวางแถวละ 4 บล็อก สำหรับ CY8C27443 จะมีอาร์เรย์บล็อกจำนวน 2 แถวรวมแล้วจะมีทั้งหมด 8 ดิจิตอลบล็อก ส่วน PSoC MCU เบอร์อื่น ๆ จะมีขนาดแตกต่างกันออกไป โดยบล็อกเหล่านี้ก็จะรองรับการใช้งานในส่วนของโมดูลดิจิทัลต่าง ๆ




รูปที่ 2.63 Digital System

### 2.3.3.4 Analog System

ระบบของอนาลอกจะประกอบไปด้วยส่วนต่างๆ คือ อนาลอกบล็อก (Analog Blocks), แรจดันอ้างอิงอนาลอก (Analog Ref) และวงจรถเลือกสัญญาณอินพุตอนาลอก (Analog Input Muxing) โดยอนาลอกบล็อกจะมีอยู่ 2 ประเภทด้วยกัน คือ CT (Continuous Time) และ SC

(Switched Capacitor) ซึ่งอนาลอกบล็อกจะถูกจัดเรียงเป็น 4 คอลัมน์ (Column) ในหนึ่งคอลัมน์ก็จะประกอบด้วย CT หนึ่งบล็อก และ SC อีกสองบล็อก ซึ่งบล็อกเหล่านี้จะมีไว้สำหรับรองรับ การทำงานของโมดูลอนาลอกโดยการจัดวางโมดูลลงในบล็อกต่าง ๆ นั้น ก็ขึ้นอยู่กับความเหมาะสมของแต่ละโมดูล



รูปที่ 2.64 Analog System

### 2.3.4 หน่วยความจำ (Memory)

หน่วยความจำเป็นองค์ประกอบหนึ่งที่มีความจำเป็นต่อการทำงานของไมโครโปรเซสเซอร์ หรือไมโครคอนโทรลเลอร์ โดยจะมีการแบ่งหน่วยความจำออกเป็นประเภทต่าง ๆ ตามคุณสมบัติ และการใช้งาน ซึ่งในส่วนของสถาปัตยกรรม M8C ก็จะแบ่งหน่วยความจำออกเป็น 3 ส่วน คือ ROM, RAM และ Register

### 2.3.5 ขาสัญญาณอินพุต/เอาต์พุต (GPIO : General Purpose IO)

ในหัวข้อนี้จะกล่าวถึงคุณสมบัติทางด้านขาสัญญาณ I/O (Input/Output) ของ PSoC MCU ซึ่งขาสัญญาณของ PSoC MCU นั้น สามารถทำงานได้ทั้งในส่วนของ ขาสัญญาณดิจิทัล และขาสัญญาณอนาล็อกซึ่งในการใช้งานจะผ่านทางรีจิสเตอร์ต่างๆ

Address	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	Access
0,xxh	PRTxDR	Data Register								RW:00
0,xxh	PRTxIE	Bit Interrupt Enables								RW:00
0,xxh	PRTxGS	Global Select								RW:00
0,xxh	PRTxDM2	Drive Mode 2								RW:FF
1,xxh	PRTxDM0	Drive Mode 0								RW:00
1,xxh	PRTxDM1	Drive Mode 1								RW:FF
1,xxh	PRTxIC0	Interrupt Control 0								RW:00
1,xxh	PRTxIC1	Interrupt Control 1								RW:00

ตารางที่ 2.1 แสดงขาสัญญาณอินพุต/เอาต์พุต GPIO

ขาสัญญาณอินพุต/เอาต์พุต หรือขาสัญญาณ GPIO ของไมโครคอนโทรลเลอร์ PSoC แต่ละขาสัญญาณนอกจากการทำงานในโหมด I/O ปกติแล้ว บางขาสัญญาณยังสามารถทำงานในหน้าที่อื่นๆ ได้อีกด้วย ดังเช่น

จะเห็นว่าโครงสร้างขาสัญญาณ GPIO ของ PSoC MCU มีความซับซ้อนมาก ทั้งนี้เพราะ PSoC MCU ได้ออกแบบโครงสร้างขาสัญญาณ ให้สามารถทำงานได้ในหลากหลายคุณสมบัติ โดย ผู้ใช้งาน (User) สามารถกำหนดความต้องการในการใช้งานได้ โดยเราสามารถกำหนดคุณสมบัติ การทำงานของขาสัญญาณในโหมดต่างๆ ได้ดังนี้

Pull Down (Resistive pull down) โหมดนี้ขาสัญญาณ I/O จะถูกต่อผ่านตัวต้านทาน ลงกราวด์

Strong (Strong Drive) โหมดนี้เหมาะสำหรับใช้งานเป็นเอาต์พุตดิจิทัล

High Z (High Impedance) โหมดนี้ที่ขาสัญญาณ I/O จะมีความต้านทานสูงเหมาะ สำหรับการใช้งานเป็นอินพุต

Pull Up (Resistive Pull Up) โหมดนี้ขาสัญญาณ I/O จะถูกต่อผ่านตัวต้านทานไปยัง Vcc

Open Drain High สถานะของสัญญาณ I/O เป็นแบบ Open Drain High

Strong Slow (Slow Strong drive) สถานะสัญญาณ I/O เป็นแบบ Strong Slow

High Z Analog เป็นสถานะความต้านทานสูงแบบอนาล็อก ซึ่งจะเป็นค่าสถานะ เริ่มต้น (Default)

หลังจากเกิดการ รีเซต (reset state)

ชื่อขาสัญญาณ	คำอธิบาย	Input/Output
SMP	Switch Mode Pump	Power
Vdd	Supply Voltage	Power
Vss	Ground	Power
XRES	External Reset (Active High)	Input/Output
P0[0]-P0[1]	Port 0[0],[1],Analog Input	Input/Output
P0[2]-P0[5]	Port 0[2],[3], [4], [5],Analog Input/Output	Input/Output
P0[6]-P0[7]	Port 0[6],[7], Analog Input	Input/Output
P1[0]	Port 1[0],XTAL Out/SDATA/I2C SDA	Input/Output
P1[1]	Port 1[1],XTAL In/SCLK/I2C SCL	Input/Output
P1[2]	Port 1[2]	Input/Output
P1[3]	Port 1[3]	Input/Output
P1[4]	Port 1[4],EXTCLK	Input/Output
P1[5]	Port 1[5],I2C SDA	Input/Output
P1[6]	Port 1[6]	Input/Output
P1[7]	Port 1[7] ,I2C SCL	Input/Output
P2[0]-P2[3]	Port 2[0],[1], [2], [3], Non-Multiplexed Analog Input (Switch Capacitpr)	Input/Output
P2[4]	Port 2[4],External AGND	Input/Output
P2[5]	Port 2[5]	Input/Output
P2[6]	Port 2[6],External VREF	Input/Output
P2[7]	Port 2[7]	Input/Output

ตารางที่ 2.2 แสดงหน้าที่การทำงานของขาต่างๆ

นอกจากการใช้งานของขาพอร์ตต่างๆเป็นพอร์ตอินพุต/เอาต์พุตทั่วไปแล้ว ขาพอร์ตบองขายังมีหน้าที่เฉพาะอย่างดังต่อไปนี้

VDD เป็นขาสัญญาณไฟเลี้ยง ต่อกับไฟ 5 โวลต์

VSS เป็นขาราวด์ ต่อกับไฟเลี้ยง 0 โวลต์

XRES เป็นขาสำหรับรีเซ็ต เมื่อนี้มีลอจิกเป็น “1” CPU จะถูกรีเซ็ต

P0[2]-P0[5] เป็นขาสำหรับรับสัญญาณทางอนาล็อกเข้าภายในเพื่อทำการประมวลผล นอกจากนี้แล้ว ยังสามารถส่งสัญญาณอนาล็อกออกไปทางขาเหล่านี้ได้อีกด้วย

P0[6]-P0[7] เป็นขาสำหรับรับสัญญาณทางอนาล็อกเข้าภายในเพื่อทำการประมวลผล แต่ไม่สามารถส่งสัญญาณอนาล็อกออกไปทางขาเหล่านี้ได้

P0[0] เป็นขา XTALout ใช้สำหรับต่อกับ XTAL เพื่อสร้างสัญญาณให้กับ PSoC (ใช้งานร่วมกับ P0[1])

P0[1] เป็นขา XTALout ใช้สำหรับต่อกับ XTAL เพื่อสร้างสัญญาณให้กับ PSoC (ใช้งานร่วมกับ P0[0])


P1[4] เป็นขาสำหรับรับสัญญาณจากภายนอก

P1[5] เป็นขารับ/ส่งข้อมูลของ I2C ซึ่งจะเรียกว่าขา SDA (Serial Data)

P1[7] เป็นขารับสัญญาณนาฬิกาในการรับ/ส่งข้อมูล I2C เพื่อให้ด้านส่งและด้านรับทำการรับส่งข้อมูลได้อย่างสอดคล้องกัน ซึ่งเรียกว่า SCL (Serial Clock)

P2[0]- P2[3] เป็นขารับสัญญาณอนาล็อกแบบ Non – Multiplexed

P2[6] เป็นขารับสัญญาณอ้างอิงจากภายนอก



รูปที่ 2.65 PSoC เบอร์ CY8C27443

การกำหนดคุณสมบัติของขาสัญญาณเหล่านี้ สามารถทำได้สองวิธี คือ การกำหนดที่ค่า รีจิสเตอร์ (PRTxDMx) และอีกวิธีก็คือการกำหนดโดยใช้โปรแกรม PSoC Designer ตรงส่วนของ Device Editor Configuration ซึ่งจะเรียกว่าการกำหนด Configure I/O Pins ซึ่งจะช่วยลดความยุ่งยากในการเขียนโปรแกรมลงได้เป็นอย่างดี ขาสัญญาณ I/O ของ PSoC MCU จะประกอบไปด้วยบัฟเฟอร์อินพุต และวงจรขับ ทางด้านเอาต์พุตโดย

ขาสัญญาณ I/O เหล่านี้จะถูกจัดไว้เป็นพอร์ต ซึ่งปกติ 1 พอร์ต จะมีทั้งหมด 8 บิต แต่จะมีบางกรณีที่พอร์ตนั้นมีขาสัญญาณไม่ถึง 8 บิต ขาสัญญาณ I/O ต่างๆ เหล่านี้สามารถ ทำงานในลักษณะต่าง ๆ ดังนี้

Digital IO : เป็นขาสัญญาณดิจิทัล อินพุต/เอาต์พุต สามารถควบคุมการทำงานได้โดย การผ่านค่าให้กับรีจิสเตอร์ PRTxDR

Global IO : เป็นขาสัญญาณดิจิทัล อินพุต/เอาต์พุต ที่เชื่อมโยงระหว่าง Digital PSoC Block

Analog IO : เป็นขาสัญญาณ อินพุต/เอาต์พุต ที่เชื่อมโยงระหว่าง Analog PSoC Block

DM2	DM1	DM0	Drive Mode	Data = 0	Data = 1
0	0	0	Resistive Pull Down	Resistive	Strong
0	0	1	Strong Drive	Strong	Strong
0	1	0	High Impedance	HI-Z	HI-Z
0	1	1	Resistive Pull Up	Strong	Resistive
1	0	0	Open Drain, Drive High	HI-Z	Strong (Slow)
1	0	1	Slow Strong Drive	Strong (Slow)	Strong (Slow)
1	1	0	High Impedance	HI-Z	HI-Z
1	1	1	Open Drain, Drive Low	Strong (Slow)	HI-Z

ตารางที่ 2.3 การกำหนด Drive Mode ของ GPIO โดยผ่านรีจิสเตอร์ PRTxDMx[2:0]

## 2.4 การอินเทอร์รัพท์ (Interrupt Operation)

ในบทนี้จะกล่าวถึงการทำงานในส่วนของการ อินเทอร์รัพท์ โดยปกติการประมวลผลของโปรเซสเซอร์จะมีการประมวลผลคำสั่งแบบเป็นลำดับเรียงต่อกันไป ซึ่งการอินเทอร์รัพท์ ก็คือการขัดจังหวะการทำงานที่เป็นลำดับนั้นเพื่อให้ โปรเซสเซอร์มาประมวลผลในส่วนของโปรแกรมอินเทอร์รัพท์ เมื่อทำงานในส่วนของโปรแกรมอินเทอร์รัพท์เสร็จเรียบร้อยแล้ว โปรเซสเซอร์จะกลับไปยังโปรแกรมหลักเพื่อทำงานปกติต่อไป

การอินเทอร์รัพท์ของ PSoC Microcontroller สามารถเกิดขึ้นได้จากแหล่งกำเนิดอินเทอร์รัพท์หลายแหล่งด้วยกัน เช่น จาก Digital Block , Analog block , supply voltage , sleep , variable clocks และ GPIO (pin) โดยผู้ใช้งาน (User) สามารถควบคุมการเกิด หรือ ไม่เกิด อินเทอร์รัพท์เหล่านี้ได้ด้วยการเขียนโปรแกรมกำหนดค่าให้กับรีจิสเตอร์ต่างๆ ที่เกี่ยวข้องกับการอินเทอร์รัพท์ซึ่งจะได้กล่าวในรายละเอียดต่อไป

จากตารางที่ 2.4 จะแสดงตำแหน่งแอดเดรสและลำดับความสำคัญของการอินเทอร์รัพท์ โดยจะเรียงจากลำดับการอินเทอร์รัพท์ที่มีนัยความสำคัญสูงสุดไปยังลำดับที่มีนัยความสำคัญต่ำสุด ทั้งนี้ก็เนื่องจาก PSoC MCU สามารถเกิดอินเทอร์รัพท์ได้จากแหล่งกำเนิดสัญญาณอินเทอร์รัพท์หลายๆแหล่ง ดังนั้นเพื่อจำแนกชนิดของสัญญาณอินเทอร์รัพท์ จึงต้องมีการแยกแอดเดรสแวกเตอร์ของการอินเทอร์รัพท์ออกเป็น


ส่วนๆ เรียงตามลำดับความสำคัญ เพื่อให้สามารถทำการตอบสนองต่อสัญญาณการอินเตอร์รัพท์ได้อย่างถูกต้อง

ลำดับความสำคัญของการอินเตอร์รัพท์	แอดเดรสการอินเตอร์รัพท์	ชื่ออินเตอร์รัพท์
0 (highest)	0000h	Reset
1	0004h	Supply Voltage monitor
2	0008h	Analog column 0
3	000Ch	Analog column 1
4	0010h	Analog column 2
5	0014h	Analog column 3
6	0018h	VC3
7	001Ch	GPIO
8	0020h	PSoC block DBB00
9	0024h	PSoC block DBB01
10	0028h	PSoC block DBB02
11	002Ch	PSoC block DBB03
12	0030h	PSoC block DBB10
13	0034h	PSoC block DBB11
14	0038h	PSoC block DBB12
15	003Ch	PSoC block DBB13
24	0060h	12C
25 (lowest)	0064h	Sleep timer

ตารางที่ 2.4 ตำแหน่งเวกเตอร์การอินเตอร์รัพท์ต่างๆของ CY8C27xx

#### 2.4.1 โครงสร้างของการอินเตอร์รัพท์

การอินเตอร์รัพท์จะเป็นการทำงานในส่วนของฮาร์ดแวร์ภายในไมโครคอนโทรเลอร์ วงจรการทำงานเหล่านี้ ผู้ใช้งาน (User) จะสามารถกำหนดลักษณะความต้องการของการทำงานได้ด้วยการเขียนโปรแกรมควบคุมผ่านการกำหนดค่าให้กับรีจิสเตอร์ต่างๆ




รูปที่ 2.66 แสดงบล็อกไดอะแกรมของวงจรอินเทอร์รัพท์ภายใน PSoC MCU

จากบล็อกไดอะแกรมเป็น ไดอะแกรมการทำงานของวงจรอินเทอร์รัพท์ เริ่มตั้งแต่บล็อก Interrupt Source ซึ่งเป็นแหล่งกำเนิดของวงจรอินเทอร์รัพท์ เช่น Timer , GPIO และ อื่นๆ ดังที่ได้กล่าวมาแล้ว ซึ่งโมดูลต่างๆ เหล่านี้ หากเข้าเงื่อนไขของการเกิดอินเทอร์รัพท์ก็จะส่งสถานะร้องขออินเทอร์รัพท์โดยจะส่งสัญญาณลอจิก “1” ไปแลตซ์ค้างไว้ที่ Posted Interrupt ดังรูปที่ 1 (สถานะนี้จะแลตซ์ค้างไว้จนกว่าจะมีการส่งสัญญาณมาเคลียร์โดยการเคลียร์บิต INT\_CLRx) ซึ่งหากบิต INT\_MSKx ของอินเทอร์รัพท์นั้นๆ ไม่อยู่ในสถานะเซต (Disable) การอินเทอร์รัพท์ในส่วนนั้นๆ ก็จะไม่สามารถเกิดขึ้นได้ แต่ถ้าหากมีการ เซตบิต INT\_MSKx (มีการ Enable) สัญญาณร้องขออินเทอร์รัพท์ที่แลตซ์ค้างไว้ตรง Posted Interrupt ก็จะถูกส่งเข้าไปยังส่วนของ Priority Encoder ซึ่งเป็นส่วนของการเข้ารหัสเพื่อจัดลำดับความสำคัญของการอินเทอร์รัพท์ ทั้งนี้ก็เพราะว่าการอินเทอร์รัพท์สามารถเกิดขึ้นได้จากหลายๆ แหล่ง จึงต้องมีการจัดลำดับความสำคัญ ซึ่งอินเทอร์รัพท์ที่มีความสำคัญสูงกว่าจะถูกจัดให้ตอบสนองการทำงานก่อน จะเห็นว่าต่อจากส่วนของ Priority Encoder จะมีสัญญาณบิต GIE ต่อกับอินพุตข้างหนึ่งของ And Gate ซึ่งบิตนี้จะเป็นบิตที่มีนัยความสำคัญสูงสุดที่จะควบคุมให้เกิด หรือ ไม่เกิดอินเทอร์รัพท์ทั้งหมดได้ โดยถ้าเซตเป็น “1” (Enable) จะหมายถึง การอนุญาตให้เกิดอินเทอร์รัพท์ใดๆ ได้ทั้งหมด แต่ถ้าเคลียร์เป็น “0” จะไม่อนุญาตให้มีการอินเทอร์รัพท์ใดๆ เกิดขึ้นเลย โดยบิต GIE จะอยู่ที่รีจิสเตอร์ F ในตำแหน่งบิตที่ 0

#### 2.4.2 รีจิสเตอร์ที่เกี่ยวข้องกับการอินเทอร์รัพท์

ในการควบคุมการอินเทอร์รัพท์เราจะทำการควบคุมและกำหนดค่าการทำงานให้กับรีจิสเตอร์ต่างๆ ดังนั้นเราจำเป็นต้องทราบรายละเอียดของรีจิสเตอร์ต่างๆ เหล่านี้ด้วย ซึ่งรีจิสเตอร์ต่างๆ ที่เกี่ยวข้องกับการอินเทอร์รัพท์จะแสดงไว้ในตารางที่ 2.5 ตัวเลขที่อยู่หน้าเครื่องหมายคอมม่า (,) ในช่อง Address เป็นหมายเลขแ่งกัของรีจิสเตอร์ ส่วน x ที่อยู่หน้าเครื่องหมายคอมม่า (,) หมายถึงแ่งกัใดๆก็สามารถเข้าถึงรีจิสเตอร์นี้ได้



รูปที่ 2.67 แสดงความสัมพันธ์ของรีจิสเตอร์ต่างๆในการอินเตอร์รัพท์ในลักษณะของวงจรวัดซ์

Address	Name	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	Access
0,DAh	INT_CLR0	VC3	Sleep	GPIO	Analog3	Analog2	Analog1	Analog0	V monitor	RW:00
0,DBh	INT_CLR1	DCB13	DCB12	DCB11	DCB10	DCB03	DCB02	DCB01	DCB00	RW:00
0,DDh	INT_CLR3								I2C	RW:00
0,DEh	INT_MSK3	ENSWINT	I2C							RW:00
0,E0h	INT_MSK0	VC3	Sleep	GPIO	Analog3	Analog2	Analog1	Analog0	V monitor	RW:00
0,E1h	INT_MSK1	DCB13	DCB11	DCB10	DCB03	DCB02	DCB01	DCB00		RW:00
0,E2h	INT_VC	Pending Interrupt [7:0]								RW:00
X,F7h	CPU_F				XOI		Carry	Zero	GIE	RW:00

ตารางที่ 2.5 รีจิสเตอร์ที่เกี่ยวข้องกับการอินเตอร์รัพท์

จากรูปที่ 68 เป็นการแสดงความสัมพันธ์ในแต่ละบิตของรีจิสเตอร์ INT\_CLRx , INT\_MSKx และ บิต GIE โดยแต่ละบิตจะมีความสัมพันธ์กันเปรียบได้กับการนำเอาสวิตซ์มาต่ออนุกรมกัน ถ้าหากตัวใดตัวหนึ่งเปิด (Open Circuit) ก็ไม่สามารถส่งสัญญาณไปร้องขอการอินเตอร์รัพท์ได้ ซึ่งการปิดหรือเปิด

สวิตช์เหล่านี้ก็เปรียบได้กับการ เซต หรือ เคลียร์บิตต่าง ๆ นั้นเอง โดยจะเห็นว่า บิต GIE จะมีนัยความสำคัญสูงสุด โดยจะเป็นตัวที่ควบคุมการเกิดอินเทอร์รัพท์ทั้งหมด โดยรายละเอียดของรีจิสเตอร์ต่างๆ จะเป็นดังนี้

**2.4.2.1 รีจิสเตอร์ INT\_CLRx**

รีจิสเตอร์นี้ จะมีอยู่ด้วยกันสามตัวคือ INT\_CLR0,INT\_CLR1 และ INT\_CLR3 ซึ่งจะใช้สำหรับเคลียร์สถานะของการร้องขออินเทอร์รัพท์ที่เกิดขึ้นจากเงื่อนไขการอินเทอร์รัพท์ต่างๆ ซึ่งจะมีความสอดคล้องกับรีจิสเตอร์ INT\_MSKx แบบบิตต่อบิต กล่าว คือ การอินเทอร์รัพท์ที่จะไม่สามารถเกิดขึ้นได้เลย ถ้าหากว่าบิตต่างๆในรีจิสเตอร์ INT\_CLRx เป็น “0” และ แม้บิตในรีจิสเตอร์ INT\_MSKs จะเป็น “1” อยู่ก็ตาม นอกจากนี้ยังมีความสัมพันธ์กับบิต ENSWINT (ในรีจิสเตอร์ (INT\_MSK3[7]) ซึ่งถ้าบิตนี้เป็น “0” การเขียนค่าใดๆในรีจิสเตอร์ INT\_CLRx ก็จะไม่ส่งผลใดๆ ดังนั้นหากต้องการใช้งานการอินเทอร์รัพท์จะต้องมีการเซตบิต ENSWINT ไว้ด้วย จึงจะสามารถควบคุมการทำงานของอินเทอร์รัพท์ได้ โดยรายละเอียดของรีจิสเตอร์ในแต่ละบิตจะเป็นดังต่อไปนี้

**INT\_CLR0 : 0,DAh**

	7	6	5	4	3	2	1	0
Access:POR	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0
Bit Name	VC3	Sleep	GPIO	Analog 3	Analog2	Analog1	Analog0	Vmonitor

**Bit [7] VC3**

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ Variable Clock 3 เกิดขึ้น

1 = มีสัญญาณ Posted interrupt สำหรับ Variable Clock 3 เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 สัญญาณ Posted interrupt ของ VC3 จะเกิดขึ้น

**Bit [6] Sleep**

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ Sleep timer เกิดขึ้น

1 = มีสัญญาณ Posted interrupt ของ Sleep timer เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt ของ Sleep timer ขึ้น

Bit [5] GPIO

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ GPIO เกิดขึ้น

1 = มีสัญญาณ Posted interrupt ของ GPIO เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt ของ GPIO

Bit [4:1] Analog 3, Analog 2, Analog 1, Analog 0

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ Analog columns เกิดขึ้น

1 = มีสัญญาณ Posted interrupt ของ Analog columns เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt ของ Analog columns

Bit [0] V Monitor

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ Voltage monitor เกิดขึ้น

1 = มีสัญญาณ Posted interrupt ของ Voltage monitor เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt ของ Voltage monitor

**INT\_CLR1 : 0,DBh**

	7	6	5	4	3	2	1	0
Access: POR	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0
Bit Name	DCB13	DCB12	DBB11	DBB10	DCB03	DCB02	DBB01	DBB00

[7] DCB13 Digital Communications Block type B, row 1, position 3

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[6] DCB12 Digital Communications Block type B, row 1, position 2

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[5] DBB11 Digital Basic Block type B, row 1, position 1

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[4] DBB11 Digital Basic Block type B, row 1, position 0

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[3] DCB03 Communications Block type B, row 0, position 3

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[2] DCB02 Communications Block type B, row 0, position 2

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[1] DBB01 Digital Basic Block type B, row 0, position 1

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

[0] DBB00 Communications Block type B, row 0, position 0

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt เกิดขึ้น

1 = มีสัญญาณ Posted interrupt เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt

**INT\_CLR3 : 0,DDh**

7 6 5 4 3 2 1 0

Access: POR		RW : 0
Bit Name		12C

Bit [7:1] Reserved สงวนไว้ไม่ใช้งาน

Bit [0] 12C

กรณีการอ่านค่า

0 = ไม่มีสัญญาณ Posted interrupt ของ 12C เกิดขึ้น

1 = มีสัญญาณ Posted interrupt ของ 12C เกิดขึ้น

กรณีการเขียนค่า

เขียนด้วยค่า 0 และ บิต ENSWINT = 0 สัญญาณ Posted interrupt ของ 12C จะถูกเคลียร์

เขียนด้วยค่า 1 และ บิต ENSWINT = 0 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 0 และ บิต ENSWINT = 1 ไม่มีผลกระทบใดๆ

เขียนด้วยค่า 1 และ บิต ENSWINT = 1 ทำให้เกิดสัญญาณ Posted interrupt ของ 12C

#### 2.4.2.2 INT\_MSKx Register

เป็นรีจิสเตอร์ที่ควบคุมการเกิดอินเตอร์รัพท์ โดยจะควบคุมสัญญาณร้องขออินเตอร์รัพท์ที่เข้ามาที่ Posted interrupt ว่าจะให้ผ่านเข้าไปในส่วนของ Priority Encoder หรือ ไม่ ซึ่งจากรูปที่ 1 จะเห็นว่าถ้าบิตของรีจิสเตอร์ INT\_MSKx เป็น “0” สัญญาณร้องขอการอินเตอร์รัพท์ของแหล่งสัญญาณอินเตอร์รัพท์นั้น จะไม่สามารถผ่านไปได้ ซึ่งสัญญาณร้องขอการอินเตอร์รัพท์นี้จะยังคงอยู่ และสามารถเคลียร์ค่าสถานะการณั้ด้วยค่าการเคลียร์ค่าในรีจิสเตอร์ INT\_CLRx ซึ่งจะมีความสัมพันธ์กันแบบบิตต่อบิต แต่ถ้าในกรณีที่บิต INT\_MSKx เซตเป็น “1” สัญญาณร้องขอการอินเตอร์รัพท์ก็จะสามารถส่งผ่านเข้าไปยัง Priority Encoder ได้และ หากบิต GIE อยู่ในสถานะเซต (GIE=1) สัญญาณอินเตอร์รัพท์ก็จะสามารถผ่านเข้าไปแจ้งให้กับโปรเซสเซอร์ (M8C) เพื่อให้โปรเซสเซอร์เข้ามาตอบสนองกับสัญญาณอินเตอร์รัพท์นั้นๆ ได้ โดยรายละเอียดของรีจิสเตอร์แต่ละตัวจะเป็นดังนี้

**INT\_MSK0 : 0,E0h**

7 6 5 4 3 2 1 0

Access: POR	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0
Bit Name	DCB13	DCB12	DBB11	DBB10	DCB03	DCB02	DBB01	DBB00

Bit [7] VC3

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก VC3 interrupt

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก VC3 interrupt

Bit [6] Sleep

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Sleep interrupt

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Sleep interrupt

Bit [5] GPIO

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก GPIO interrupt

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก GPIO interrupt

Bit [4] Analog 3

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 3

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 3

Bit [3] Analog 2

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 2

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 2

Bit [2] Analog 1

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 1

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 1

Bit [1] Analog 0

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 0

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก analog interrupt, column 0

Bit [0] V Monitor

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก voltage interrupt

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก voltage interrupt

**INT\_MSK1 : 0, E1h**

	7	6	5	4	3	2	1	0
Access: POR	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0	RW : 0
Bit Name	DCB13	DCB12	DBB11	DBB10	DCB03	DCB02	DBB01	DBB00

Bit [7] DCB13

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 1, position 3

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 1, position 3

Bit [6] DCB12

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 1, position 2

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 1, position 2

Bit [5] DCB11

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 1, position 1

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 1, position 1

Bit [4] DCB10

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 1, position 0

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 1, position 0

Bit [3] DCB03

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 0, position 3

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row0, position 3

Bit [2] DCB02

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 0, position 2

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Communication Block, row 0, position 2

Bit [1] DCB01

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 0, position 1

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 0, position 1

Bit [0] DCB00

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 0, position 0

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก Digital Basic Block, row 0, position 0

**INT\_MSK 3:0,DEh**

7            6            5            4            3            2            1            0

Access: POR	RW : 0		RW : 0
Bit Name	ENSWINT		DBB00

Bit [7] ENSWINT

0 = ไม่อนุญาตกระบวนการทำงานของซอร์ฟแวร์อินเทอร์รัพท์

1 = อนุญาตกระบวนการทำงานของซอร์ฟแวร์อินเทอร์รัพท์

Bit [6:1] Reserved                      สงวนไว้ไม่ใช้งาน

Bit [0] 12C

0 = ไม่อนุญาตให้มีการอินเทอร์รัพท์จาก 12C

1 = อนุญาตให้มีการอินเทอร์รัพท์จาก 12C

**2.4.2.3 INT\_VC Register**

เป็นรีจิสเตอร์สำหรับเคลียร์เวกเตอร์ของอินเทอร์รัพท์ (Interrupt Clear register (INT\_VC) โดยจะมึการทำงานอยู่สองลักษณะด้วยกันคือ การอ่านค่า และ การเขียนค่า โดยเมื่อรีจิสเตอร์นี้ถูกอ่าน มันจะให้ค่าไบต์ข้อมูลไบต์ต่ำ (LSB) ของเวกเตอร์อินเทอร์รัพท์ที่มีนัยสำคัญสูงสุดที่ค้างอยู่ในส่วนของการจัดลำดับความสำคัญของการอินเทอร์รัพท์ (Priority Interrupt) ในขณะนั้นออกมา ตัวอย่างเช่น มีการอินเทอร์รัพท์

เข้ามาพร้อมกันระหว่าง GPIO กับ 12C ซึ่งจะเข้ามายังส่วนจัดลำดับความสำคัญของการอินเทอร์รัพท์ เมื่อเราทำการอ่านค่ารีจิสเตอร์ INT\_VC นี้ เราจะได้ค่าเป็น 1Ch (เป็นค่าเวกเตอร์ของอินเทอร์รัพท์แบบ GPIO) ทั้งนี้เพราะ GPIO มีนัยความสำคัญสูงกว่า 12C แต่ถ้าหากไม่มีการอินเทอร์รัพท์ใดๆ เราจะอ่านค่ารีจิสเตอร์นี้ได้เป็น 00h ซึ่งเป็นค่าของรีเซตเวกเตอร์ ส่วนกรณีของการเขียนค่าให้กับรีจิสเตอร์ INT\_VC นี้ หากมีค่าใดๆก็ตามถูกเขียนให้กับรีจิสเตอร์ INT\_VC จะทำให้ค่าเวกเตอร์ของอินเทอร์รัพท์ต่างๆที่รออยู่ในส่วนจัดลำดับความสำคัญของการอินเทอร์รัพท์ถูกเคลียร์

**INT\_VC : 0,E2h**

7 6 5 4 3 2 1 0

Access: POR	RC:0
Bit Name	Pending Interrupt [7:0]

Bit [7:0] Pending Interrupt[7:0]

กรณีของการอ่าน

จะให้ค่าเวกเตอร์ของการอินเทอร์รัพท์ที่มีนัยสำคัญสูงสุดที่ค้างอยู่ในส่วนเข้ารหัสลำดับความสำคัญของการอินเทอร์รัพท์ (Priority Encoder) ออกมา

กรณีของการเขียน

เมื่อเขียนค่าใดๆให้กับรีจิสเตอร์นี้จะทำให้ค่าเวกเตอร์ต่างๆที่ค้างอยู่ในส่วนเข้ารหัสลำดับความสำคัญของการอินเทอร์รัพท์ (Priority Encoder) ถูกเคลียร์ทั้งหมด


**2.4.2.4 CPU\_F Register**

รีจิสเตอร์ CPU\_F จะมีส่วนเกี่ยวข้องกับการอินเทอร์รัพท์ ในบิต GIE ซึ่งเป็นบิตที่มีนัยความสำคัญสูงสุดในการควบคุมการเกิดอินเทอร์รัพท์ ซึ่งถ้าบิตนี้เซต (GIE = "1") อินเทอร์รัพท์ต่างๆก็จะสามารถเกิดขึ้นได้ แต่ถ้าหากบิตนี้ถูกเคลียร์ (GIE = "0") การอินเทอร์รัพท์ใดๆ ก็จะไม่สามารถเกิดขึ้นได้เลย ซึ่งตามค่า default แล้ว บิตนี้จะอยู่ในสถานะเคลียร์ ก็คือไม่อนุญาตให้มีการอินเทอร์รัพท์ใดๆเกิดขึ้นได้ แต่ถ้านเราต้องการใช้งานอินเทอร์รัพท์เราก็สามารถทำได้โดยการเขียนคำสั่งไปเซตบิตดังกล่าว การเซตหรือเคลียร์บิตนั้นเนื่องจาก M8C ไม่มีคำสั่งสำหรับการ เซต หรือ เคลียร์บิต ดังนั้นแนะนำให้ใช้คำสั่ง AND F,expr (สำหรับการเคลียร์บิต) และ OR F,expr (สำหรับการเซตบิต)

จากที่ได้กล่าวมาทั้งหมด อาจมองว่าการอินเทอร์รัพท์ของ PSoC MCU เป็นเรื่องที่ยุ่งยาก เพราะจะต้องเซตค่าให้กับรีจิสเตอร์ต่างๆมาก แต่ในทางการปฏิบัตินั้นไม่ได้ยุ่งยากอย่างที่คิด ทั้งนี้เพราะซอฟต์แวร์ PSoC Designer จะช่วยจัดการหรือจัดเตรียมส่วนต่างๆนี้ให้เราใช้งานได้ง่ายขึ้น เช่น จะสร้างลาเบลของโปรแกรมบริการอินเทอร์รัพท์ (ISR) แต่ละส่วนไว้ให้ เราสามารถเข้าไปเขียนโปรแกรมที่เราต้องการลงในโปรแกรมลาเบล ISR ที่ได้จัดเตรียมไว้ได้เลย รวมถึงการอินเทอร์รัพท์จากโมดูลต่างๆ ก็จะมีการสร้างฟังก์ชันควบคุมการอินเทอร์รัพท์ ของโมดูลนั้นๆขึ้นมาให้ด้วย

**2.5 Timers User Module**


Timers User Module ของ PSoC Microcontroller มีขนาดตั้งแต่ 8, 16, 24 และ 32 บิต ให้เลือกใช้ตามความเหมาะสม โดยบล็อกไดอะแกรมการทำงานของ Timers User Module แสดงดังรูป



รูปที่ 2.68 ไดอะแกรมการทำงานของ Timers User Module

**2.5.1 Timer Block Diagram, Data Path width n = 8, 16, 24 or 32**

Timers User Module ใช้ทรัพยากรของ PSoC เป็น Digital Box จำนวน 1, 2, 3 และ 4 ตามขนาดของ Timer8, Timer16, Timer24 และ Timer32 ตามลำดับ



รูปที่ 2.69 Timer Block Diagram

Timers Module ทำงานแบบนับลง (Count Down) สามารถเลือก clock ได้ทั้งสัญญาณภายในและภายนอก กำหนดค่า Period และ Compare ได้จาก Hardware (ใน Device Editor) และ Software โดยที่ Output ของ Timer มีหลายรูปแบบให้นำไปประยุกต์ใช้งาน มีทั้ง Hardware คือ CompareOut กับ TerminalCountOut และทาง Software ก็จะมี vector ที่เกิดจากการ Interrupt ซึ่งสามารถกำหนดได้ว่าจะ เป็นแบบ CompareValue หรือ TerminalCount

## 2.5.2 พารามิเตอร์ของ Timers Module

Clock

Clock ของ Timer สามารถเลือกได้จาก VC1, VC2, VC3, SysClk, SysClk\*2 และอีกหลายๆแหล่ง

Period

ค่า Period รีจิสเตอร์ โดยในการทานของ Timer จะโหลดค่า Period รีจิสเตอร์ ให้กับ Counter รีจิสเตอร์ อัตโนมัติเมื่อ Counter รีจิสเตอร์ = 0 (Terminal Count) หรือ มีการ Enable Timers ขณะ Disable อยู่

CompareValue

ค่า Compare รีจิสเตอร์ ใช้งานเมื่อกำหนดการทำงานแบบ Compare Event

CompareType

ลักษณะการเปรียบเทียบระหว่าง Counter Register กับ Compare Register

InterruptType

เลือกแหล่งที่มาของการ Interrupt สามารถกำหนดให้เป็น Terminal Count หรือ Compare Event

ClockSync

ClockSync เป็นพารามิเตอร์ ที่จะต้องกำหนดให้กับ User Module ที่มีการใช้ Digital Block การเลือก ClockSync ขึ้นอยู่กับ Clock ที่เลือกใช้ตามตาราง

ClockSync	Clock
Sync to SysClk	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk เช่น VC1, VC2, VC3 (เมื่อ VC3 ทารมาจาก SysClk), 32KHz และจาก Digital PSoC Block ที่ใช้ SysClk
Sync to SysClk	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk*2 ยกเว้นใช้ SysClk*2 โดยตรง
Use SysClk Direct	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk โดยตรง
Unsynchronized	ใช้ในกรณีที่ Clock มีแหล่งกำเนิดมาจาก SysClk*2 โดยตรง และใช้เมื่อไม่ต้องการ Synchronized

ตารางที่ 2.6 แสดงการเลือก ClockSynch

## 2.5.3 API ฟังก์ชันของ Timers Module

Timer16\_Start

ฟังก์ชันเริ่มให้ Timer ทำงาน

C Prototype:

Void Timer16\_Start(Void);

Timer16\_Stop

ฟังก์ชันหยุดทำงานของ Timer

C Prototype:

Void Timer16\_Stop(Void);

Timer16\_EnableInt

สำหรับเปิดการใช้งาน Interrupt ของ Timer

C Prototype:

Void Timer16\_EnableInt (Void);

Timer16\_DisableInt

สำหรับปิดการใช้งาน Interrupt ของ Timer

C Prototype:

Void Timer16\_DisableInt (Void);

Timer16\_WritePeriod

ใช้กำหนดค่า Period ให้กับ Timer

C Prototype:

Void Timer16\_WritePeriod (WORD wPeriod);

Timer16\_WriteCompareValue

ใช้กำหนดค่า CompareValue ให้กับ Timer

C Prototype:

Void Timer16\_WriteCompareValue (WORD wCompareValue);\

#### 2.5.4 การเขียนโปรแกรมบริการอินเทอร์รัพท์ของ Timers Module

เมื่อเกิดการอินเทอร์รัพท์จาก Timers User Module ไมโครคอนโทรลเลอร์จะเข้าไปทำงานภายในโปรแกรมย่อย ที่อยู่ในไฟล์ .asm ที่มีชื่อเดียวกับ Timers User Module แต่ตามด้วย “int” เช่น Timers User Module ชื่อ “Timer6\_1” ไฟล์นี้ก็จะชื่อ “Timer16\_int.asm” โดยไฟล์นี้จะอยู่ใน Library Source โดยโปรแกรมย่อยที่อยู่ในไฟล์ดังกล่าวนี้ จะมีชื่อเดียวกับ Timers User Module เช่นกัน แต่จะตามด้วย “\_ISR” อย่างเช่น \_Timers 16\_1\_ISR ซึ่งในโปรแกรมย่อยนี้เอง ที่ใช้ในการเขียนคำสั่งภาษาแอสเซมบลีเข้าไป เพื่อสั่งให้ไมโครคอนโทรลเลอร์ กระโดดไปทำงานฟังก์ชันที่เขียนด้วยภาษาซี ด้วยคำสั่ง “jump <ชื่อฟังก์ชันในภาษาซี>” เช่น “ljmp\_Timer\_ISR” ดังตัวอย่าง

```

;-----
;  FUCNTION NAME : _Timer16_1_ISR
;
;
;  DESCRIPTION: Unless modified, this implements only a null handler stub.

```

```

;
;-----
;
;
_Timer16_1_ISR:
    ;@PSoC_UserCode_BODY@ (Do not change this line.)
    ;-----
    ; Insert your custom code below this banner
    ;-----
    ; NOTE: interrupt service routines must preserve
    ; the values of the A and X CPU registers.
    ljmp_Tomer_ISR
    ;-----
    ; Insert your custom code above this banner
    ;-----
    ;@PSoC_UserCode_END@ (Do not change this line.)
    Reti
; end of file Timer16_1INT.asm

```

เราจะสังเกตเห็นว่ามีการเติม “\_” เข้าไปข้างหน้าชื่อฟังก์ชัน ทั้งนี้เพราะว่าโปรแกรมย่อยดังกล่าวถูกเขียนอยู่ในภาษาแอสเซมบลี หากต้องการอ้างถึงฟังก์ชันที่เขียนอยู่ในภาษาซี ต้องเติม “\_” เข้าไปข้างหน้าด้วยทุกครั้ง และจากนั้นต้องประกาศฟังก์ชันดังกล่าวเป็น ฟังก์ชันบริการอินเทอร์รัพท์ ด้วยคำสั่ง “#pragma interrupt\_handler <ชื่อของฟังก์ชัน>” ตามตัวอย่างดังนี้

```
#pragma interrupt_handler Timer_ISR
```

จากนั้นก็เขียนฟังก์ชันบริการอินเทอร์รัพท์ได้ เหมือนกับการเขียนฟังก์ชันอื่นๆ ซึ่งการทำงานภายในฟังก์ชันบริการอินเทอร์รัพท์นั้น ก็ขึ้นอยู่กับการทำงานของโปรแกรมที่เขียนว่าต้องการจะกระทำการใดๆบ้างเมื่อเกิดการอินเทอร์รัพท์


### บทที่ 3

#### การออกแบบและการสร้าง

ในการออกแบบวงจรของชุดประชุม เป็นวงจรที่ประกอบด้วยหลายๆส่วนด้วยกัน ทั้งนี้เพื่อให้วงจรมีประสิทธิภาพในการทำงานมากขึ้น ซึ่งทั้งหมดประกอบด้วย แหล่งจ่ายไฟตรง (DC Power Supply) วงจรขยายกำลัง (Power Amplifier) วงจรกำเนิดเสียงออก (Ringing) วงจรปริ๊ม์ (Pre Microphone) วงจรปริ๊โทน (Pre Tone) และสวิตช์ (Switch)


#### 3.1 วงจรขยายกำลัง

วงจรเพาเวอร์แอมป์ 100 W ชนิด OCL



รูปที่ 3.1 วงจรเพาเวอร์แอมป์ 100 W ชนิด OCL

รูปที่ 71 วงจรเพาเวอร์แอมป์ 100 W ที่เป็นระบบเสียง OCL หมายถึง ระบบเสียงที่ปราศจากคาปาซิเตอร์ทางด้านเอาต์พุต รักษาระดับแรงดันไฟดิซีทางออกถ้าโงงให้มีค่าเป็น 0 ตลอดเวลา มิฉะนั้นเพาเวอร์แอมป์จะไม่สามารถขยายเสียงออกไปได้



รูปที่ 3.2 วงจรภาคจ่ายไฟ

จากรูปที่ 72 ได้ทำการออกแบบแหล่งจ่ายไฟ มีคุณสมบัติที่จำเป็นในการออกแบบวงจรจ่ายไฟตรง ดังนี้

ได้ทำการกำหนด  $V_o$  (DC) มีค่าเท่ากับ  $\pm 35$  V

ได้ทำการกำหนดกระแส  $I_o$  (DC) มีค่าเท่ากับ 1 A

ได้ทำการกำหนดแรงดันกระเพื่อมที่ยอมรับได้  $\Delta V$  หรือ % Ripple มีค่าเท่ากับ 1.5 %

มีการคำนวณดังนี้

หากระแสของหม้อแปลงได้จาก

$$\begin{aligned} I_{ac} &= 1.8 I_o \text{ (DC)} & (3.1) \\ &= 1.8(1) \\ &= 1.8 \text{ A} \end{aligned}$$

จากค่าที่คำนวณได้เราจึงใช้กระแสจากหม้อแปลง 2 A

$$\begin{aligned} \text{ดังนั้นจะได้ } I_o \text{ (DC)} &= \frac{I_{ac}}{1.8} & (3.2) \\ &= \frac{1.8}{1.8} \\ &= 1.11 \text{ A} \end{aligned}$$

หาค่าคาปาซิเตอร์ได้จาก

$$\begin{aligned} \Delta V &= 2 \times \sqrt{3} \times \% \text{Ripple} \times V_o \text{ (DC)} & (3.3) \\ &= 2 \times \sqrt{3} \times 1.5 \times 35 \\ &= 1.818 \text{ Vp-p} \end{aligned}$$

$$\text{ดังนั้นค่า } C \geq \frac{I_o \text{ (DC)}}{F_r \times \Delta V} \geq \frac{1.11}{(2 \times 50)(1.818)} \geq 6103 \mu\text{F}$$

ในการใช้งานจริงจึงใช้ค่า  $C = 6800 \mu\text{F}$

หาค่าแรงดันตกคร่อมคาปาซิเตอร์ได้จาก

$$C_{wv} \geq 1.25 (V_o(\text{DC}) + (0.5 \Delta V)) \quad (3.4)$$

$$C_{wv} \geq 1.25 (35\text{V} + (0.5 \times 1.818))$$

$$C_{wv} \geq 44.88 \text{ V}$$

ในการใช้งานจริงจึงใช้ค่า  $C_{wv} = 50 \text{ V}$

หาแรงดันของหม้อแปลงได้จาก

$$V_{ac} = \frac{V_o(\text{DC}) + (0.5 \Delta V) + V_f(\text{diode})}{\sqrt{2}} \quad (3.5)$$

$$V_{ac} = \frac{35 \text{ V} + (0.5 (1.818)) + 1.4}{\sqrt{2}}$$

$$V_{ac} = 26.38 \text{ V}$$

ในการใช้งานจริงจึงใช้ค่า  $V_{ac} = 31 \text{ Vrms}$

### 3.2 วงจรไดรเวอร์และวงจรเอาต์พุต

วงจรไดรเวอร์ (Driver circuit) ทำหน้าที่ขับกระแสไฟป้อนให้กับวงจรทางด้านเอาต์พุตให้มีพลังเสียงที่หนักแน่น ทรานซิสเตอร์ Q8 กับ Q9 เป็นวงจรภาคไดรเวอร์ Q10 กับ Q11 เป็นวงจรทางด้านเอาต์พุต วงจรขยายเสียงเฟสบวกประกอบด้วยทรานซิสเตอร์ Q8 กับ Q10 ส่วนวงจรขยายเสียงเฟสลบประกอบด้วยทรานซิสเตอร์ Q9 กับ Q11

ทั้งทรานซิสเตอร์ Q8 และ Q9 ถูกต่อแบบคอมพลีเมนทารี ที่มีคุณสมบัติการทำงานเหมือนกัน ในส่วนของทรานซิสเตอร์เอาต์พุต Q10 กับ Q11 เป็นคู่ที่ต่อกันแบบคอมพลีเมนทารี ตัวต้านทาน R15 กับ จะทำหน้าที่ป้องกันการอิมิตัวของทรานซิสเตอร์เอาต์พุตทั้งสอง ตัวต้านทาน R17 และตัวเก็บประจุ C4 เรียกว่าวงจรกำจัดสัญญาณความถี่สูง ที่มีค่าเกินกว่าความถี่เสียง

### 3.3 วงจรจ่ายไฟกระแสไฟคงที่ (Constant Current Source)

วงจรนี้จะต้องทำงานคงที่ ทรานซิสเตอร์ Q3 กับ Q4 เป็นวงจรจ่ายกระแสไฟคงที่ เป็นวงจรเริ่มต้นที่ทำให้วงจรขยายเสียงเฟสบวก ทรานซิสเตอร์ Q3 และตัวต้านทาน R7 ช่วยให้มีประสิทธิภาพในการทำงานของทรานซิสเตอร์ Q4 ดีขึ้น

### 3.4 วงจรขยายความแตกต่าง (Differential Amplifier)

ประกอบด้วยทรานซิสเตอร์ Q1 กับ Q2 ทำหน้าที่ตรวจสอบกระแสไฟทั้งหมด คอยเซตแรงดันไฟ DC ทางออกถ้าโงงให้มีค่าเป็น 0 V อยู่ตลอดเวลา และตัวต้านทาน R3 ทำหน้าที่จ่ายกระแสไฟให้กับวงจรขยายความแตกต่าง ให้ทรานซิสเตอร์ Q1 และ Q2 ทำงานได้เท่ากัน R1 กับ R6 จะทำหน้าที่กำจัดกระแส

อินพุตให้กับทรานซิสเตอร์ Q1 และ Q4 ส่วน R4 และไดโอด D1 จะทำหน้าที่จำกัดกระแสไฟเกิดให้กับ วงจรขยายความต่างนั่นเอง

### 3.5 วงจร VAS และพรีไดรเวอร์

เมื่อวงจรขยายความต่างที่ทำงาน Q1 จะขับกระแสไฟส่งออกไปให้ตัวต้านทาน R2 เพื่อนำ แรงดันไฟที่ตกคร่อมตัวต้านทาน R2 มาเป็นไบแอสให้กับทรานซิสเตอร์ Q5 เพื่อให้แรงดันไฟมีค่าสูงขึ้น วงจรโวลเตจแอมพลิไฟเออร์สเตจ Q5 ทำงานได้ Q4 จะทำงานได้น้อยลงเพื่อเตรียมเฉลี่ยแรงดันไฟ ที่จุดเซ็น เตอร์ให้มีค่าเป็น 0

ในส่วนของวงจรพรีไดรเวอร์จะขยายแรงดันไฟจากวงจร VAS ทรานซิสเตอร์ Q6 และ Q7 เป็น วงจรพรีไดรเวอร์ เป็นคู่แมตช์ชนิดคอมพลีเมนทารี

ไดโอด (signal diode) ที่ประกอบด้วย D2, D3, D4 และ D5 ทำหน้าที่กำหนดกระแสไบแอสที่เรียกว่า Bias Current ให้เหมาะกับคลาสของระบบขยายเสียง

### 3.6 เซตรบบของวงจรเพื่อให้แรงดันไฟเซ็นเตอร์เป็นศูนย์


เมื่อวงจรในรูปที่ 62 ทรานซิสเตอร์ Q4 นำกระแสไฟได้ก่อนเป็นอันดับแรก กระแสไฟหมายเลข 1 ไหลผ่านตัวต้านทาน R9 ไปที่ขาอิมิตเตอร์ไปที่ขาเบส Q4 ผ่านตัวต้านทาน R8 ควบวงจรกับกราวด์ กระแส Q4 ทำให้ค่าความต้านทานระหว่างขาอิมิตเตอร์กับขาคอลเล็กเตอร์มีค่าลดลง กระแสคอลเล็กเตอร์ ซึ่งเป็นกระแสเอาต์พุตของ Q4 ย่อมไหลได้ โดยไหลเป็นเส้นทางหมายเลข 2 Q4 จึงนำกระแสไฟได้

เมื่อทรานซิสเตอร์ Q4 นำกระแสไฟ Q4 จะช่วยให่วงจรขยายเฟสบวกทำงานได้ เกิดเป็นเส้นทาง กระแสไฟหมายเลข 2, 3, 4, 5, 6, 7 และ 8 ตามลำดับทำให้ทรานซิสเตอร์ Q6, Q8 และ Q10 ทำงาน ศักย์ไฟ เซ็นเตอร์ทางออกลำโพงมีค่าประมาณ  $\pm 35$  V ย้อนเข้าไปที่ขาเบสของดิฟเฟอเรนเชียลทรานซิสเตอร์ Q2 ตอนนี้ Q2 หยุดนำกระแสไฟ

เมื่อทรานซิสเตอร์ Q2 หยุดนำกระแสไฟ Q1 ต้องนำกระแสไฟได้ วงจรขยายชุดล่าง Q5, Q6, Q7, Q9 และ Q11 ไม่ทำงาน ดังนั้นกระแสไฟหมายเลข 9 จึงผ่าน R4 ไดโอด D1, VR1 ผ่าน R3 ผ่านขาอิมิตเตอร์ – เบสของทรานซิสเตอร์ Q1 ผ่าน R1 ไปครบวงจร ทำให้กระแสเบสอินพุตของทรานซิสเตอร์ Q1เกิดขึ้น ค่า ความต้านทานและแรงดันไฟระหว่างขาอิมิตเตอร์และขาคอลเล็กเตอร์ Q1 มีค่าลดลง เอาต์พุต Q1 เป็น หมายเลข 10 ผ่านตัวต้านทาน R2 ไปครบวงจรกับแรงดันไฟ -35 V ทำให้แรงดันไฟที่ตกคร่อมตัวต้านทาน R2 มีค่า 1-2 V

แรงดันไฟที่ตกคร่อมตัวต้านทาน R2 เป็นการให้ไบแอส Q5 ที่เป็นวงจร VAS โดยไหลเป็นกระแส หมายเลข 11 จะไหลผ่านขาเบส ออกไปที่ขาอิมิตเตอร์ Q5 ผ่าน R10 ไปครบวงจรกับแรงดันไฟ -35 V กระแสเบสอินพุตเกิดขึ้นที่ Q5 ทำให้เริ่มนำกระแส ค่าความต้านทาน Q5 มีค่าลดต่ำลง จึงไปถึงการทำงาน ของ Q4 ให้มีค่าลดลง โดยผ่านเส้นทางกระแสไฟหมายเลข 12 ส่งผ่านไดโอดทั้ง 4 ตัว ผ่านการทำงานของ Q5 ส่งผ่านตัวต้านทาน R10 ไปครบวงจร

เมื่อ Q5 นำกระแสไฟ Q7, Q9 และ Q11 นำกระแสไฟได้ในเวลาต่อมา เป็นเส้นทางกระแสไฟ หมายเลข 13, 14, 15, 16, 17 และ 18 ตามลำดับ แรงดันไฟทางออกลำโพงมีค่าลดลง Q2 นำกระแสไฟได้ ดังนั้นกระแสเบสอินพุต Q2 จึงแบ่งกระแสไฟหมายเลข 9 ได้เพียงครั้งเดียว เป็นเส้นทางกระแสไฟ หมายเลข 19 โดยไหลผ่าน Q2 ผ่านตัวต้านทาน R6 ไปครบวงจร



รูปที่ 3.3 เส้นทางกระแสไฟดีซีเพื่อเซตแรงดันไฟเซ็นเตอร์เป็นศูนย์

### 3.7 เฟสของสัญญาณเสียง

เมื่อมีสัญญาณเสียงเฟสลบเข้ามาที่ขาเบสของทรานซิสเตอร์ Q1 ทำให้ทรานซิสเตอร์ Q1 ทำงาน ศักย์ไฟฟ้าที่ขาคอลเล็กเตอร์ของทรานซิสเตอร์จะมีค่าสูงขึ้น เท่ากับว่า Q1 ขยายสัญญาณเสียงออกไปเป็นเฟสบวก

เนื่องจากขาคอลเล็กเตอร์ Q1 ต่อกับขาเบสของ Q5 ส่งผลให้ขาเบสของ Q5 ได้รับสัญญาณเสียงเฟสบวก ทำให้ทำงาน กระแสเบสอินพุตและกระแสคอลเล็กเตอร์เอาต์พุตมีค่าสูงขึ้น ค่าของแรงดันระหว่างขาคอลเล็กเตอร์และขาอิมิตเตอร์มีค่าลดลง Q5 ขยายเสียงสัญญาณเสียงออกไปเป็นเฟสลบ สัญญาณจะปรากฏที่ขาเบสของทรานซิสเตอร์ Q6 และ Q7


เมื่อสัญญาณเฟสปรากฏที่ขาเบสของ Q6 และ Q7 ส่งผลให้ Q6 นำกระแสได้น้อยลง ทำให้ Q7 ทำงาน ตอนนี้เฟสบวกประกอบด้วย Q6, Q78 และ Q10 หยุดการทำงาน ส่งผลให้ทรานซิสเตอร์ Q7, Q9 และ Q11 นำกระแสไฟได้มากขึ้น จึงขยายสัญญาณออกไปเป็นเฟสบวก

แต่เมื่อพิจารณาสัญญาณอินพุตที่เป็นเฟสบวก พบว่าทรานซิสเตอร์ Q1 นำกระแสไฟได้น้อยลง ศักย์ไฟทางขาคอลเล็กเตอร์ของทรานซิสเตอร์ Q1 มีค่าลดลง ทรานซิสเตอร์ Q1 จึงขยายสัญญาณออกไปเป็นเฟสลบป้อนให้กับขาเบสของทรานซิสเตอร์ Q5

เมื่อขาเบสของทรานซิสเตอร์ Q5 ได้รับสัญญาณเสียงเฟสลบ ทำให้ทรานซิสเตอร์ Q5 ทำงานได้น้อยลง ศักย์ไฟทางขาคอลเล็กเตอร์ของทรานซิสเตอร์ Q5 เมื่อเทียบกับแรงดันไฟ 35 V ย่อมมีค่าสูงขึ้น เท่ากับว่าทรานซิสเตอร์ Q5 ขยายสัญญาณออกไปเป็นเฟสบวก เข้าไปปรากฏที่ขาเบสของทรานซิสเตอร์ Q6 และ Q7


เมื่อมีสัญญาณเสียงเฟสบวกปรากฏทั้งสองของทรานซิสเตอร์ Q6 กับ Q7 พบว่าทรานซิสเตอร์ Q7 ทำงานได้น้อยลงส่งผลให้ทรานซิสเตอร์ Q9 กับ Q10 หยุดการทำงานในช่วงเวลานี้ ทำให้วงจรขยายเสียงเฟสลบหยุดทำงาน ทรานซิสเตอร์ Q6 จะทำงานได้มากในเวลานี้ ส่งผลให้วงจรขยายเสียงเฟสบวก ทรานซิสเตอร์ Q8 และ Q11 ทำงานได้มากขึ้น สุดท้ายเอาต์พุตที่ได้จึงเป็นสัญญาณเฟสบวกที่มีขนาดแอมพลิจูดใหญ่ขึ้น

แต่เมื่อมีสัญญาณเฟสลบเข้ามาที่ขาเบสของทรานซิสเตอร์ Q1 อีกครั้ง ระบบของวงจรก็จะทำซ้ำเหมือนเดิม คือทรานซิสเตอร์ Q1 ขยายสัญญาณเสียงออกไปเป็นเฟสบวก ส่งผลให้วงจรเฟสบวกหยุดทำงาน และวงจรขยายเสียงเฟสลบขยายสัญญาณขึ้นมาใหม่ได้อีกครั้ง หมุนเวียนสลับเปลี่ยนไปอย่างนี้ทุกๆรอบ (cycle) ของสัญญาณอินพุตที่ป้อนเข้ามา



รูปที่ 3.4 เฟสของสัญญาณเสียง

### 3.8 การออกแบบวงจรปริ๊ม์ค้ของชุดประธาน




รูปที่ 3.5 แสดงวงจรปริ๊ม์ค้ของชุดประธาน

#### หลักการทํางาน

วงจรปริ๊ม์ค้ของชุดประธานจะประกอบไปด้วย ชุดปริ๊ม์ค้ และวงจรเสียงออก โดยชุดวงจร ปริ๊ม์ค้ จะประกอบไปด้วย ทรานซิสเตอร์ Q1 ต่อเป็นวงจรขยายแบบคลาส A สัญญาณจากไมค์จะผ่าน C1 มาเข้าทางขาเบสของทรานซิสเตอร์ เพื่อทำการขยายสัญญาณออกทางขา คอลเลคเตอร์ของทรานซิสเตอร์ สัญญาณที่ทำการขยายแล้วจะผ่าน C2 ไปยังจุด SP+ และ SP- ตัว R1 จะทำหน้าที่เป็นโหลดของไมค์ ทำหน้าที่บายพาสความถี่สูง และชุดวงจรเสียงออกจะประกอบไปด้วยทรานซิสเตอร์

### 3.9 การออกแบบวงจรปริ๊ม์ค้ของชุดผู้ร่วมประชุม





รูปที่ 3.6 แสดงวงจรปริ๊ม์ค้

#### หลักการทํางาน

ทรานซิสเตอร์ Q1 ต่อเป็นวงจรขยายแบบคลาส A สัญญาณจากไมค์จะผ่าน C1 มาเข้าทางขาเบสของทรานซิสเตอร์ เพื่อทำการขยายสัญญาณออกทางขา คอลเลคเตอร์ของทรานซิสเตอร์ สัญญาณที่








รูปที่ 3.8 แสดง Flow Chart การทำงานของโปรแกรม


### 3.11 การออกแบบวงจรปริโทน



รูปที่ 3.9 แสดงวงจรปริโทน

#### หลักการทํางาน

วงจรปริโทนประกอบไปด้วยวงจรปริโทน และวงจรขยาย ซึ่งการทํางานนั้น สัญญาณ Input จะผ่าน มาทาง V1 ที่ทำหน้าที่ปรับเสียงทุ้ม และ V2 ซึ่งทำหน้าที่ปรับเสียงแหลม จากนั้นสัญญาณจะเข้ามาทางขา เบสของ Q1 สัญญาณที่ออกมา จะถูกขยายโดยออปแอมป์ออกไปทาง LS1



รูปที่ 3.10 วงจรรวมระหว่างวงจรปริโทน วงจรขยายกำลัง และแหล่งจ่ายไฟตรง

## บทที่ 4

### ผลการทดลอง และวิเคราะห์ผลการทดลอง


**ตอนที่ 1** การทดลองหาอัตราขยายของวงจร 100 w ชนิด OCL

1. ต่อวงจรตามรูป
2. ป้อนคลื่นไซน์ (sine wave) ขนาด 20 mVp-p เข้าที่อินพุตของวงจรขยายแอมพลิฟายเออร์
3. วัดขนาดความถี่เอาต์พุตของวงจรขยายแอมพลิฟายเออร์โดยปรับความถี่ที่ 1Hz – 5 MHz


ความถี่ (Hz)	Output (Vp-p)	Gain	dBmV
1	-	-	-
5	1.2	60	35.56
10	2.8	140	42.922
20	2.8	140	42.922
50	4.4	220	46.848
100	4.4	220	46.848
500	4.4	220	46.848
1k	4.4	220	46.848
3k	4.4	220	46.848
5k	4.4	220	46.848
7k	4.4	220	46.848
10k	4.4	220	46.848
30k	4.4	220	46.848
50k	4.4	220	46.848
100k	4.4	220	46.848
300k	4.4	220	46.848
500k	4.5	225	47.043
700k	4.5	225	47.043
1M	4.0	200	46.021

**ตารางที่ 4.1** ผลการทดลองหาอัตราขยายของวงจร 100 w ชนิด OCL ให้สัญญาณอินพุต 20 mVp-p

กราฟแสดงความถี่ตอบสนองของวงจรขยาย




ผลการทดลองจากการป้อนความถี่




ทำการป้อนความถี่ 5 Hz

รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 1.2 Vp-p




ทำการป้อนความถี่ 10 Hz

รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 2.8 Vp-p




ทำการป้อนความถี่ 50 Hz

รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 100 Hz


รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 500 Hz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 1kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 1kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 10 kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 50 kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p



ทำการป้อนความถี่ 100 kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 4.4 Vp-p




ทำการป้อนความถี่ 500 kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 1.2 Vp-p



ทำการป้อนความถี่ 700 kHz  
รูปคลื่นบน คือ Input 20 mVp-p  
รูปคลื่นล่าง คือ Output 2.8 Vp-p

### อัตราขยายของวงจรปริโมค


เป็นการทดลองประสิทธิภาพการทำงานของวงจรต่อความถี่ในช่วงต่างๆของวงจรปริโมค และวงจรเสียงเต็อน




รูปที่ 4.1 วงจรปริโมคและเสียงเต็อน

### ตอนที่ 2 การทดลองผลตอบสนองของความถี่


1. ต่อวงจรตามรูป
2. ป้อนคลื่นไซน์ (sine wave) ความถี่ต่างๆเข้าที่อินพุทของวงจรปริโมค
3. วัดความถี่ที่เอาต์พุทของวงจรปริโมค




ทำการป้อนความถี่ 500 Hz ที่เวลา 1mS  
รูปคลื่น คือ Output 500 Hz



ทำการป้อนความถี่ 1 kHz ที่เวลา 1mS  
รูปคลื่น คือ Output 1 kHz




ทำการป้อนความถี่ 5 kHz ที่เวลา 100μS  
รูปคลื่น คือ Output 5 kHz



ทำการป้อนความถี่ 15 kHz ที่เวลา 1μS  
รูปคลื่น คือ Output ไม่ตอบสนอง

**ตอนที่ 3 การทดลองสวิตซ์ตัดเสียงและสถานะ LED**

1. ทำการประกอบส่วนต่างๆเข้าด้วยกันดังนี้
2. กดสวิตซ์ของแต่ละอัน
3. ป้อนเสียงเข้าที่ไมค์



อุปกรณ์	สวิตช์ พุด	สวิตช์ ออก	สวิตช์ ตัดเสียง	สถานะ LED	หมายเหตุ
ชุดประธาน	ไม่กด	ไม่กด	ไม่กด	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 1	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดประธาน	กด	ไม่กด	ไม่กด	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 1	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	กด	-	-	ติด	ไมค์ทำงาน
ชุดประธาน	กด	ไม่กด	ไม่กด	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 1	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดประธาน	กด	ไม่กด	ไม่กด	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 1	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดประธาน	กด	ไม่กด	ไม่กด	ติด	ไมค์ทำงาน

ตารางที่ 4.2 ผลการทดสอบสวิตช์ตัดเสียงและสถานะ LED


อุปกรณ์	สวิตช์ พุด	สวิตช์ ออก	สวิตช์ ตัดเสียง	สถานะ LED	หมายเหตุ
ชุดผู้ร่วมประชุมตัวที่ 1	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	กด	-	-	ติด	ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	กด	-	-	ติด	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	กด	-	-	ติด	ไมค์ไม่ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	ไม่กด	-	-	ดับ	ไมค์ไม่ทำงาน
ชุดประธาน	กด	กด	กด	ติด	เสียงออกดัง ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 1	กด	-	-	ติด	เสียงออกดัง ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 2	กด	-	-	ติด	เสียงออกดัง ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 3	กด	-	-	ติด	เสียงออกดัง ไมค์ทำงาน
ชุดผู้ร่วมประชุมตัวที่ 4	กด	-	-	ติด	เสียงออกดัง ไมค์ทำงาน
ชุดประธาน	กด	กด	กด	ติด	ไมค์ทำงาน ออกดังมาก
ชุดผู้ร่วมประชุมตัวที่ 1	กด	-	-	ดับ	ไมค์ทุกตัวหยุดทำงาน ออกดังกว่าเดิม
ชุดผู้ร่วมประชุมตัวที่ 2	กด	-	-	ดับ	ไมค์ทุกตัวหยุดทำงาน ออกดังกว่าเดิม
ชุดผู้ร่วมประชุมตัวที่ 3	กด	-	-	ดับ	ไมค์ทุกตัวหยุดทำงาน ออกดังกว่าเดิม
ชุดผู้ร่วมประชุมตัวที่ 4	กด	-	-	ดับ	ไมค์ทุกตัวหยุดทำงาน ออกดังกว่าเดิม

ตารางที่ 4.2 (ต่อ) ผลการทดสอบสวิตช์ตัดเสียงและสถานะ LED

หมายเหตุ : สวิตช์กดตัดเสียง จะตัดเสียงไมค์ผู้ร่วมประชุมทั้งหมด เมื่อกดสวิตช์ตัดเสียงอีกครั้ง ไมค์ผู้ร่วมประชุมทั้งหมด จึงจะกลับมาใช้งานได้อีกครั้ง

ตอนที่ 4 การทดลองการทำงานของ Timer

1. ทำการประกอบส่วนต่างๆเข้าด้วยกัน ดังนี้
2. กดสวิตช์ reset



อุปกรณ์ที่ใช้	สวิตช์ RESET	สวิตช์ SET	สวิตช์ START	เวลาที่นับถอยหลัง	หลังจาก	หมายเหตุ
counter	จำนวนที่กด	จำนวนที่กด (ครั้ง)	จำนวนที่กด	(นาทื)	หมดเวลา	
ไมค์ผู้ร่วมประชุมตัวที่ 1	1	10	1	10	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 1	1	30	1	30	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 1	1	50	1	50	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 1	1	70	1	70	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 1	1	99	1	99	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 2	1	20	1	20	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 2	1	40	1	40	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 2	1	60	1	60	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 2	1	80	1	80	ไมค์ทุกตัวไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 2	1	100	1	0	ไมค์ทำงาน	ไมค์ชุดประธานทำงาน
ไมค์ผู้ร่วมประชุมตัวที่ 3	1	30	1	30	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 3	1	60	1	60	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 3	1	90	1	90	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธาน
ไมค์ผู้ร่วมประชุมตัวที่ 3	1	120	1	0	ไมค์ทำงาน	ไมค์ประธานทำงาน
ไมค์ผู้ร่วมประชุมตัวที่ 3	1	150	1	0	ไมค์ทำงาน	ไมค์ประธานทำงาน
ไมค์ผู้ร่วมประชุมตัวที่ 4	1	1	1	1	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธานเท่านั้น
ไมค์ผู้ร่วมประชุมตัวที่ 4	1	5	1	5	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธานเท่านั้น
ไมค์ผู้ร่วมประชุมตัวที่ 4	1	7	1	7	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธานเท่านั้น
ไมค์ผู้ร่วมประชุมตัวที่ 4	1	9	1	9	ไมค์ไม่ทำงาน	ทำงานเฉพาะชุดประธานเท่านั้น

ตารางที่ 4.3 ผลการทดสอบการทำงานของ Timer

## บทที่ 5

### สรุปผลและวิจารณ์การทดลอง

จากผลการทดลองภาคขยายสัญญาณเสียงจะสังเกตได้ว่าเอาท์พุทของวงจรขยายมีการตอบสนองความถี่ได้ดีในช่วงความถี่ 50 Hz – 20 kHz ซึ่งเป็นช่วงความถี่ที่ต้องการโดยมีอัตราขยายอยู่ที่ระดับ 4.848 dB ซึ่งสามารถดูได้จากกราฟความถี่ตอบสนอง และจากการทดลองเอาท์พุทของวงจรขยายมีการตอบสนองความถี่ได้ไม่ดีที่ความถี่ตั้งแต่ 1-49 Hz และที่ความถี่ตั้งแต่ 50 kHz ขึ้นไป เมื่อสังเกตจากรูปที่ทดลองจะเห็นได้ว่าสัญญาณจะเริ่มผิดเพี้ยนที่ความถี่ 50 kHz ขึ้นไป

จากผลการทดลองภาคปริ๊โมค้จะสังเกตได้ว่าเอาท์พุทของวงจรปริ๊โมค้มีการตอบสนองความถี่ได้ดีในช่วงความถี่ 500 Hz – 15 kHz ซึ่งเป็นความถี่ที่อยู่ในช่วงที่ยอมรับได้

จากผลการทดลองตอนที่ 1 จะสังเกตได้ว่าถ้าประธานกดสวิทช์ตัดเสียง ชุดของผู้ร่วมประชุมจะไม่สามารถทำงานได้เนื่องจาก ไม่มีแหล่งจ่ายไฟ 9 V ต่อให้กับวงจร เมื่อชุดประธานกดสวิทช์ออก จะมีเสียงออกเตือนดังในกรณีที่ผู้ร่วมประชุมทะเลาะกันหรือพูดไม่ตรงประเด็นและจะดังขึ้นอีกในกรณีที่ผู้ร่วมประชุมไม่ฟังประธาน และไมค์จะไม่ทำงาน

จากผลการทดลองตอนที่ 2 จะสังเกตได้ว่า ชุดวงจรตั้งเวลา จะทำงานตั้งแต่ 1 – 99 นาที ถ้าเรากดสวิทช์ 100 ครั้ง จะเป็น 100 นาที ซึ่งวงจรตั้งเวลาไม่ทำงาน หรือเป็น 0 นาทีนั่นเอง


วิจารณ์ผลการทดลอง จากการทดลองขณะทำการทดลองเมื่อวางลำโพงกับไมค์ในตำแหน่งที่ใกล้กันเกินไปจะมีการ Feed back ของสัญญาณเกิดขึ้นทำให้เกิดเสียงหวีดหอน และมี noise เกิดขึ้นเนื่องจากสายนำสัญญาณมีจุดเชื่อมต่อค่อนข้างมาก

บรรณานุกรม

- [1] สายันต์ ชื่นอารมณ์ . เจาะลึกวงจรเครื่องขยายเสียง. – กรุงเทพฯ : สำนักพิมพ์ สมาคมส่งเสริมเทคโนโลยี (ไทย-ญี่ปุ่น) ,2548
- [2] ประกาศ สุวรรณะ . **Electronic Engineering** เอกสารประกอบการสอน ภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กรุงเทพฯ
- [3] พันธุ์ศักดิ์ พุฒิมานิตพงษ์ . ทฤษฎีวงจรอิเล็กทรอนิกส์ 1. – กรุงเทพฯ : ซีเอ็ดดูเคชั่น, 2543.
- [4] ฝ่ายวิชาการบริษัท สบายบุ๊ก จำกัด ทฤษฎีเครื่องเสียง. – กรุงเทพฯ : สบายบุ๊ก
- [5] สายันต์ ชื่นอารมณ์ . ช่างสร้างเครื่องขยายเสียงทรานซิสเตอร์และไอซี. – กรุงเทพฯ สมาคมส่งเสริมเทคโนโลยี (ไทย – ญี่ปุ่น), 2549
- [6] อุกฤษฏ์ ดันตสุทธานนท์ . การเขียนโปรแกรมไมโครคอนโทรลเลอร์ PSOC ด้วยภาษาซี. – กรุงเทพฯ


ภาคผนวก

CY8C27143, CY8C27243,  
CY8C27443, CY8C27543, and CY8C27643



Features

- **Powerful Harvard Architecture Processor**
  - M8C Processor Speeds to 24 MHz
  - 8x8 Multiply, 32-Bit Accumulate
  - Low Power at High Speed
  - 3.0 to 5.25 V Operating Voltage
  - Operating Voltages Down to 1.0V Using On-Chip Switch Mode Pump (SMP)
  - Industrial Temperature Range: -40°C to +85°C
- **Advanced Peripherals (PSoC Blocks)**
  - 12 Rail-to-Rail Analog PSoC Blocks Provide:
    - Up to 14-Bit ADCs
    - Up to 9-Bit DACs
    - Programmable Gain Amplifiers
    - Programmable Filters and Comparators
  - 8 Digital PSoC Blocks Provide:
    - 8- to 32-Bit Timers, Counters, and PWMs
    - CRC and PRS Modules
    - Up to 2 Full-Duplex UARTs
    - Multiple SPI™ Masters or Slaves
    - Connectable to all GPIO Pins
  - Complex Peripherals by Combining Blocks
- **Precision, Programmable Clocking**
  - Internal 2.5% 24/48 MHz Oscillator
  - 24/48 MHz with Optional 32 kHz Crystal
  - Optional External Oscillator, up to 24 MHz
  - Internal Oscillator for Watchdog and Sleep
- **Flexible On-Chip Memory**
  - 16K Bytes Flash Program Storage 50,000 Erase/Write Cycles
  - 256 Bytes SRAM Data Storage
  - In-System Serial Programming (ISSP™)
  - Partial Flash Updates
  - Flexible Protection Modes
  - EEPROM Emulation in Flash
- **Programmable Pin Configurations**
  - 25 mA Sink on all GPIO
  - Pull up, Pull down, High Z, Strong, or Open Drain Drive Modes on all GPIO
  - Up to 12 Analog Inputs on GPIO
  - Four 30 mA Analog Outputs on GPIO
  - Configurable Interrupt on all GPIO
- **Additional System Resources**
  - I<sup>2</sup>C™ Slave, Master, and Multi-Master to 400 kHz
  - Watchdog and Sleep Timers
  - User-Configurable Low Voltage Detection
  - Integrated Supervisory Circuit
  - On-Chip Precision Voltage Reference
- **Complete Development Tools**
  - Free Development Software (PSoC™ Designer)
  - Full-Featured, In-Circuit Emulator and Programmer
  - Full Speed Emulation
  - Complex Breakpoint Structure
  - 128K Bytes Trace Memory



PSoC™ Functional Overview

The PSoC™ family consists of many *Mixed Signal Array with On-Chip Controller* devices. These devices are designed to replace multiple traditional MCU-based system components with one, low cost single-chip programmable device. PSoC devices include configurable blocks of analog and digital logic, as well as programmable interconnects. This architecture allows the user to create customized peripheral configurations that match the requirements of each individual application. Additionally, a fast CPU, Flash program memory, SRAM data memory, and configurable IO are included in a range of convenient pinouts and packages.

The PSoC architecture, as illustrated on the left, is comprised of four main areas: PSoC Core, Digital System, Analog System, and System Resources. Configurable global busing allows all the device resources to be combined into a complete custom system. The PSoC CY8C27x43 family can have up to five IO ports that connect to the global digital and analog interconnects, providing access to 8 digital blocks and 12 analog blocks.

The PSoC Core

The PSoC Core is a powerful engine that supports a rich feature set. The core includes a CPU, memory, clocks, and configurable GPIO (General Purpose IO).

The M8C CPU core is a powerful processor with speeds up to 24 MHz, providing a four MIPS 8-bit Harvard architecture micro-

processor. The CPU utilizes an interrupt controller with 17 vectors, to simplify programming of real time embedded events. Program execution is timed and protected using the included Sleep and Watch Dog Timers (WDT).


Memory encompasses 16 KB of Flash for program storage, 256 bytes of SRAM for data storage, and up to 2 KB of EEPROM emulated using the Flash. Program Flash utilizes four protection levels on blocks of 64 bytes, allowing customized software IP protection.

The PSoC device incorporates flexible internal clock generators, including a 24 MHz IMO (internal main oscillator) accurate to 2.5% over temperature and voltage. The 24 MHz IMO can also be doubled to 48 MHz for use by the digital system. A low power 32 kHz ILO (internal low speed oscillator) is provided for the Sleep timer and WDT. If crystal accuracy is desired, the ECO (32.768 kHz external crystal oscillator) is available for use as a Real Time Clock (RTC) and can optionally generate a crystal-accurate 24 MHz system clock using a PLL. The clocks, together with programmable clock dividers (as a System Resource), provide the flexibility to integrate almost any timing requirement into the PSoC device.

PSoC GPIOs provide connection to the CPU, digital and analog resources of the device. Each pin's drive mode may be selected from eight options, allowing great flexibility in external interfacing. Every pin also has the capability to generate a system interrupt on high level, low level, and change from last read.

## The Digital System

The Digital System is composed of 8 digital PSoC blocks. Each block is an 8-bit resource that can be used alone or combined with other blocks to form 8, 16, 24, and 32-bit peripherals, which are called user module references.



Digital System Block Diagram

Digital peripheral configurations include those listed below.

- PWMs (8 to 32 bit)
- PWMs with Dead band (8 to 32 bit)
- Counters (8 to 32 bit)
- Timers (8 to 32 bit)
- UART 8 bit with selectable parity (up to 2)
- SPI master and slave (up to 2)
- I2C slave and master (1 available as a System Resource)
- Cyclical Redundancy Checker/Generator (8 to 32 bit)
- IrDA (up to 2)
- Pseudo Random Sequence Generators (8 to 32 bit)

The digital blocks can be connected to any GPIO through a series of global buses that can route any signal to any pin. The buses also allow for signal multiplexing and for performing logic operations. This configurability frees your designs from the constraints of a fixed peripheral controller.


Digital blocks are provided in rows of four, where the number of blocks varies by PSoC device family. This allows you the optimum choice of system resources for your application. Family resources are shown in the table titled "PSoC Device Characteristics" on page 3.

## The Analog System

The Analog System is composed of 12 configurable blocks, each comprised of an opamp circuit allowing the creation of complex analog signal flows. Analog peripherals are very flexible and can be customized to support specific application requirements. Some of the more common PSoC analog functions (most available as user modules) are listed below.

- Analog-to-digital converters (up to 4, with 6- to 14-bit resolution, selectable as Incremental, Delta Sigma, and SAR)
- Filters (2, 4, 6, and 8 pole band-pass, low-pass, and notch)
- Amplifiers (up to 4, with selectable gain to 48x)
- Instrumentation amplifiers (up to 2, with selectable gain to 93x)
- Comparators (up to 4, with 16 selectable thresholds)
- DACs (up to 4, with 6- to 9-bit resolution)
- Multiplying DACs (up to 4, with 6- to 9-bit resolution)
- High current output drivers (four with 30 mA drive as a Core Resource)
- 1.3V reference (as a System Resource)
- DTMF dialer
- Modulators
- Correlators
- Peak detectors
- Many other topologies possible

Analog blocks are provided in columns of three, which includes one CT (Continuous Time) and two SC (Switched Capacitor) blocks, as shown in the figure below.



### Additional System Resources

System Resources, some of which have been previously listed, provide additional capability useful to complete systems. Additional resources include a multiplier, decimator, switch mode pump, low voltage detection, and power on reset. Brief statements describing the merits of each system resource are presented below.

- Digital clock dividers provide three customizable clock frequencies for use in applications. The clocks can be routed to both the digital and analog systems. Additional clocks can be generated using digital PSOC blocks as clock dividers.
- A multiply accumulate (MAC) provides a fast 8-bit multiplier with 32-bit accumulate, to assist in both general math as well as digital filters.
- The decimator provides a custom hardware filter for digital signal processing applications including the creation of Delta Sigma ADCs.
- The I2C module provides 100 and 400 kHz communication over two wires. Slave, master, and multi-master modes are all supported.
- Low Voltage Detection (LVD) interrupts can signal the application of falling voltage levels, while the advanced POR (Power On Reset) circuit eliminates the need for a system supervisor.
- An internal 1.3V reference provides an absolute reference for the analog system, including ADCs and DACs.
- An integrated switch mode pump (SMP) generates normal operating voltages from a single 1.2V battery cell, providing a low cost boost converter.

### PSoC Device Characteristics

Depending on your PSOC device characteristics, the digital and analog systems can have 16, 8, or 4 digital blocks and 12, 6, or 3 analog blocks. The following table lists the resources available for specific PSOC device groups. The PSOC device covered by this data sheet is shown in the second row of the table.

#### PSoC Device Characteristics

PSoC Part Number	Digital IO	Digital Rows	Digital Blocks	Analog Inputs	Analog Outputs	Analog Columns	Analog Blocks
CY8C29x66	up to 64	4	16	12	4	4	12
<b>CY8C27x43</b>	<b>up to 44</b>	<b>2</b>	<b>8</b>	<b>12</b>	<b>4</b>	<b>4</b>	<b>12</b>
CY8C24x23	up to 24	1	4	12	2	2	6
CY8C24x23A	up to 24	1	4	12	2	2	6
CY8C22x13	up to 16	1	4	8	1	1	3

## Getting Started

The quickest path to understanding the PSoC silicon is by reading this data sheet and using the PSoC Designer Integrated Development Environment (IDE). This data sheet is an overview of the PSoC integrated circuit and presents specific pin, register, and electrical specifications. For in-depth information, along with detailed programming information, reference the *PSoC™ Mixed Signal Array Technical Reference Manual*.

For up-to-date Ordering, Packaging, and Electrical Specification information, reference the latest PSoC device data sheets on the web at <http://www.cypress.com/psoc>.

## Development Kits

Development Kits are available from the following distributors: Digi-Key, Avnet, Arrow, and Future. The Cypress Online Store at <http://www.onfulfillment.com/cyprsstore/> contains development kits, C compilers, and all accessories for PSoC development. Click on *PSoC (Programmable System-on-Chip)* to view a current list of available items.

## Tele-Training

Free PSoC "Tele-training" is available for beginners and taught by a live marketing or application engineer over the phone. Five training classes are available to accelerate the learning curve including introduction, designing, debugging, advanced design, advanced analog, as well as application-specific classes covering topics like PSoC and the LIN bus. For days and times of the tele-training, see <http://www.cypress.com/support/training.cfm>.

## Consultants

Certified PSoC Consultants offer everything from technical assistance to completed PSoC designs. To contact or become a PSoC Consultant, go to the following Cypress support web site: <http://www.cypress.com/support/cypros.cfm>.

## Technical Support

PSoC application engineers take pride in fast and accurate response. They can be reached with a 4-hour guaranteed response at <http://www.cypress.com/support/login.cfm>.

## Application Notes


A long list of application notes will assist you in every aspect of your design effort. To locate the PSoC application notes, go to <http://www.cypress.com/design/results.cfm>.

## Development Tools

The Cypress MicroSystems PSoC Designer is a Microsoft® Windows-based, integrated development environment for the Programmable System-on-Chip (PSoC) devices. The PSoC Designer IDE and application runs on Windows NT 4.0, Windows 2000, Windows Millennium (Me), or Windows XP. (Reference the PSoC Designer Functional Flow diagram below.)

PSoC Designer helps the customer to select an operating configuration for the PSoC, write application code that uses the PSoC, and debug the application. This system provides design database management by project, an integrated debugger with In-Circuit Emulator, in-system programming support, and the CYASM macro assembler for the CPUs.

PSoC Designer also supports a high-level C language compiler developed specifically for the devices in the family.



## PSoC Designer Software Subsystems

### *Device Editor*

The Device Editor subsystem allows the user to select different onboard analog and digital components called user modules using the PSoC blocks. Examples of user modules are ADCs, DACs, Amplifiers, and Filters.

The device editor also supports easy development of multiple configurations and dynamic reconfiguration. Dynamic configuration allows for changing configurations at run time.

PSoC Designer sets up power-on initialization tables for selected PSoC block configurations and creates source code for an application framework. The framework contains software to operate the selected components and, if the project uses more than one operating configuration, contains routines to switch between different sets of PSoC block configurations at run time. PSoC Designer can print out a configuration sheet for a given project configuration for use during application programming in conjunction with the Device Data Sheet. Once the framework is generated, the user can add application-specific code to flesh out the framework. It's also possible to change the selected components and regenerate the framework.

### *Design Browser*

The Design Browser allows users to select and import preconfigured designs into the user's project. Users can easily browse a catalog of preconfigured designs to facilitate time-to-design. Examples provided in the tools include a 300-baud modem, LIN Bus master and slave, fan controller, and magnetic card reader.

### *Application Editor*

In the Application Editor you can edit your C language and Assembly language source code. You can also assemble, compile, link, and build.

**Assembler.** The macro assembler allows the assembly code to be merged seamlessly with C code. The link libraries automatically use absolute addressing or can be compiled in relative mode, and linked with other software modules to get absolute addressing.

**C Language Compiler.** A C language compiler is available that supports Cypress MicroSystems' PSoC family devices. Even if you have never worked in the C language before, the product quickly allows you to create complete C programs for the PSoC family devices.

The embedded, optimizing C compiler provides all the features of C tailored to the PSoC architecture. It comes complete with embedded libraries providing port and bus operations, standard keypad and display support, and extended math functionality.

### *Debugger*

The PSoC Designer Debugger subsystem provides hardware in-circuit emulation, allowing the designer to test the program in a physical system while providing an internal view of the PSoC device. Debugger commands allow the designer to read and program and read and write data memory, read and write IO registers, read and write CPU registers, set and clear breakpoints, and provide program run, halt, and step control. The debugger also allows the designer to create a trace buffer of registers and memory locations of interest.

### *Online Help System*

The online help system displays online, context-sensitive help for the user. Designed for procedural and quick reference, each functional subsystem has its own context-sensitive help. This system also provides tutorials and links to FAQs and an Online Support Forum to aid the designer in getting started.

## Hardware Tools

### *In-Circuit Emulator*

A low cost, high functionality ICE (In-Circuit Emulator) is available for development support. This hardware has the capability to program single devices.

The emulator consists of a base unit that connects to the PC by way of the parallel or USB port. The base unit is universal and will operate with all PSoC devices. Emulation pods for each device family are available separately. The emulation pod takes the place of the PSoC device in the target board and performs full speed (24 MHz) operation.

# CD4511B Types

## CMOS BCD-to-7-Segment Latch Decoder Drivers

High-Voltage Types (20-Volt Rating)




■ CD4511B types are BCD-to-7-segment latch decoder drivers constructed with CMOS logic and n-p-n bipolar transistor output devices on a single monolithic structure. These devices combine the low quiescent power dissipation and high noise immunity features of RCA CMOS with n-p-n bipolar output transistors capable of sourcing up to 25 mA. This capability allows the CD4511B types to drive LED's and other displays directly.


Lamp Test (LT), Blanking (BL), and Latch Enable or Strobe inputs are provided to test the display, shut off or intensity-modulate it, and store or strobe a BCD code, respectively. Several different signals may be multiplexed and displayed when external multiplexing circuitry is used.

The CD4511B types are supplied in 16-lead hermetic dual-in-line ceramic packages (F3A suffix), 16-lead dual-in-line plastic packages (E suffix), 16-lead small-outline packages (NSR suffix), and 16-lead thin shrink small-outline packages (PW and PWR suffixes).

These devices are similar to the type MC14511.



**CD4511B**  
TERMINAL ASSIGNMENT



### Features:

- High-output-sourcing capability . . . . . up to 25 mA
- Input latches for BCD Code storage
- Lamp Test and Blanking capability
- 7-segment outputs blanked for BCD input codes > 1001
- 100% tested for quiescent current at 20 V
- Max. input current of 1  $\mu$ A at 18 V, over full package-temperature range, 100 nA at 18 V and 25°C
- 5-V, 10-V, and 15-V parametric ratings

### Applications:

- Driving common-cathode LED displays
- Multiplexing with common-cathode LED displays
- Driving incandescent displays
- Driving low-voltage fluorescent displays

### MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V <sub>DD</sub> )	-0.5V to +20V
Voltages referenced to V <sub>SS</sub> Terminal	
INPUT VOLTAGE RANGE, ALL INPUTS	-0.5V to V <sub>DD</sub> +0.5V
DC INPUT CURRENT, ANY ONE INPUT	$\pm$ 10mA
POWER DISSIPATION PER PACKAGE (P <sub>D</sub> ):	
For T <sub>A</sub> = -55°C to +100°C	500mW
For T <sub>A</sub> = +100°C to +125°C	Derate Linearly at 12mW/°C to 200mW
DEVICE DISSIPATION PER OUTPUT TRANSISTOR	
FOR T <sub>A</sub> = FULL PACKAGE-TEMPERATURE RANGE (All Package Types)	100mW
OPERATING-TEMPERATURE RANGE (T <sub>A</sub> )	-55°C to +125°C
STORAGE TEMPERATURE RANGE (T <sub>stg</sub> )	-65°C to +150°C
LEAD TEMPERATURE (DURING SOLDERING):	
At distance 1/16 $\pm$ 1/32 inch (1.59 $\pm$ 0.79mm) from case for 10s max	+265°C

### OPERATING CONDITIONS AT T<sub>A</sub> = 25°C Unless Otherwise Specified

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges

Characteristic	V <sub>DD</sub>	Min.	Max.	Units
Supply Voltage Range (T <sub>A</sub> ): (Full Package-Temperature Range)	-	3	18	V
Set-Up Time (t <sub>S</sub> )	5	150	-	ns
	10	70	-	ns
	15	40	-	ns
Hold Time (t <sub>H</sub> )	5	0	-	ns
	10	0	-	ns
	15	0	-	ns
Strobe Pulse Width (t <sub>W</sub> )	5	400	-	ns
	10	160	-	ns
	15	100	-	ns

# CD4511B Types

## STATIC ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	TEST CONDITIONS				LIMITS AT INDICATED TEMPERATURES (°C)							Units
	$I_{OH}$ (mA)	$V_o$ (V)	$V_{IN}$ (V)	$V_{DD}$ (V)	-55	-40	+85	+125	+25			
									Min.	Typ.	Max.	
Quiescent Device Current: $I_{DD}$ Max.	-	-	-	5	5	5	150	150	-	0.04	5	$\mu A$
	-	-	-	10	10	10	300	300	-	0.04	10	
	-	-	-	15	20	20	600	600	-	0.04	20	
	-	-	-	20	100	100	3000	3000	-	0.08	100	
Output Voltage: Low Level $V_{OL}$ Max.	-	-	0.5	5	0.05				-	0	0.05	V
	-	-	0.10	10	0.05				-	0	0.05	
High-Level $V_{OH}$ Min.	-	-	0.5	5	4	4	4.2	4.2	4.1	4.55	-	V
	-	-	0.10	10	9	9	9.2	9.2	9.1	9.55	-	
Input Low Voltage, $V_{IL}$ Max.	-	0.5, 3.8	-	5	1.5				-	-	1.5	V
	-	1.8, 8	-	10	3				-	-	3	
Input High Voltage, $V_{IH}$ Min.	-	0.5, 3.8	-	5	3.5				3.5	-	-	V
	-	1.8, 8	-	10	7				7	-	-	
Output Drive Voltage: High Level $V_{OH}$ Min.	0	-	-	5	4.0	4.0	4.20	4.20	4.10	4.55	-	V
	5	-	-		-	-	-	-	-	4.25	-	
	10	-	-		3.80	3.80	3.90	3.90	3.90	4.10	-	
	15	-	-		-	-	3.50	3.50	-	3.95	-	
	20	-	-		3.55	3.55	3.30	-	3.40	3.75	-	
	25	-	-		3.40	3.40	-	-	3.10	3.55	-	
	0	-	-		9.0	9.0	9.20	9.20	9.10	9.55	-	
	5	-	-		-	-	-	-	-	9.25	-	
	10	-	-		8.85	8.85	9.00	9.00	9.00	9.15	-	
	15	-	-		-	-	-	-	-	9.05	-	
	20	-	-		8.70	8.70	8.40	8.40	8.60	8.90	-	
	25	-	-		8.60	8.60	-	-	8.30	8.75	-	
High Level $V_{OH}$ Min.	0	-	-	10	14.0	14.0	14.20	14.20	14.10	14.55	-	V
	5	-	-		-	-	-	-	-	14.30	-	
	10	-	-		13.90	13.90	14.0	14.0	14.0	14.20	-	
	15	-	-		-	-	-	-	-	14.70	-	
	20	-	-		13.75	13.75	13.50	13.50	13.70	13.95	-	
	25	-	-		13.65	13.65	-	-	13.50	13.80	-	
Output Low (Sink) Current, $I_{OL}$ Min.	-	0.4	0.5	5	0.64	0.61	0.42	0.36	0.51	1	-	mA
	-	0.5	0.10	10	1.6	1.5	1.1	0.9	1.3	2.6	-	
	-	1.5	0.15	15	4.2	4	2.8	2.4	3.4	6.8	-	
	-	-	-	20	-	-	-	-	-	-	-	
Input Current, $I_{IN}$ Max.	-	0.18	0.18	18	$\pm 0.1$	$\pm 0.1$	$\pm 1$	$\pm 1$	-	$\pm 10^{-5}$	$\pm 0.1$	$\mu A$




Fig. 1 - Typical output low (sink) current characteristic.




Fig. 2 - Typical data-to-output, low-to-high-level propagation delay time as a function of load capacitance.




Fig. 3 - Typical data-to-output, high-to-low-level propagation delay time as a function of load capacitance.




Fig. 4 - Typical low-to-high-level transition time as a function of load capacitance.

# CD4511B Types

DYNAMIC ELECTRICAL CHARACTERISTICS at  $T_A = 25^\circ\text{C}$ , Input  $t_r, t_f = 20\text{ ns}$ ,  
 $C_L = 50\text{ pF}$ ,  $R_L = 200\text{ k}\Omega$

CHARACTERISTIC	Test Conditions	LIMITS All Packages			UNITS
		$V_{DD}$ Volts	Min.	Typ.	
Propagation Delay Time: (Data) High-to-Low Level, $t_{pHL}$	5	—	520	1040	ns
	10	—	210	420	
	15	—	150	300	
Low-to-High Level, $t_{pLH}$	5	—	660	1320	ns
	10	—	260	520	
	15	—	180	360	
Propagation Delay Time: (BL) High-to-Low Level, $t_{pHL}$	5	—	350	700	ns
	10	—	175	350	
	15	—	125	250	
Low-to-High Level, $t_{pLH}$	5	—	400	800	ns
	10	—	175	350	
	15	—	150	300	
Propagation Delay Time: (LT) High-to-Low Level, $t_{pHL}$	5	—	250	500	ns
	10	—	125	250	
	15	—	85	170	
Low-to-High Level, $t_{pLH}$	5	—	150	300	ns
	10	—	75	150	
	15	—	50	100	
Transition Time: Low-to-High Level, $t_{TLH}$	5	—	40	80	ns
	10	—	30	60	
	15	—	25	50	
High-to-Low Level, $t_{THL}$	5	—	125	310	ns
	10	—	75	185	
	15	—	65	160	
Minimum Set-Up Time, $t_S$	5	150	75	—	ns
	10	70	35	—	
	15	40	20	—	
Minimum Hold Time, $t_H$	5	0	-75	—	ns
	10	0	-35	—	
	15	0	-20	—	
Strobe Pulse Width, $t_W$	5	400	200	—	ns
	10	160	80	—	
	15	100	50	—	
Input Capacitance, $C_{IN}$		—	5	7.5	pF




Fig. 5 - Typical high-to-low transition time as a function of load capacitance.




Fig. 6 - Typical voltage drop ( $V_{DD}$  to output) vs. output source current as a function of supply.




Fig. 7 - Typical dynamic power dissipation characteristics.

# NPN general purpose transistors

# BC546; BC547

### FEATURES

- Low current (max. 100 mA)
- Low voltage (max. 65 V).

### APPLICATIONS


- General purpose switching and amplification.

### DESCRIPTION

NPN transistor in a TO-92; SOT54 plastic package.  
PNP complements: BC556 and BC557.

### PINNING

PIN	DESCRIPTION
1	emitter
2	base
3	collector



### LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V <sub>CB0</sub>	collector-base voltage	open emitter			
	BC546		–	80	V
	BC547		–	50	V
V <sub>CEO</sub>	collector-emitter voltage	open base			
	BC546		–	65	V
	BC547		–	45	V
V <sub>EBO</sub>	emitter-base voltage	open collector			
	BC546		–	6	V
	BC547		–	6	V
I <sub>C</sub>	collector current (DC)		–	100	mA
I <sub>CM</sub>	peak collector current		–	200	mA
I <sub>BM</sub>	peak base current		–	200	mA
P <sub>tot</sub>	total power dissipation	T <sub>amb</sub> ≤ 25 °C; note 1	–	500	mW
T <sub>stg</sub>	storage temperature		–65	+150	°C
T <sub>j</sub>	junction temperature		–	150	°C
T <sub>amb</sub>	operating ambient temperature		–65	+150	°C

### Note

1. Transistor mounted on an FR4 printed-circuit board.

## NPN general purpose transistors

## BC546; BC547

## THERMAL CHARACTERISTICS

SYMBOL	PARAMETER	CONDITIONS	VALUE	UNIT
$R_{th\ j-a}$	thermal resistance from junction to ambient	note 1	0.25	K/mW

## Note

1. Transistor mounted on an FR4 printed-circuit board.

## CHARACTERISTICS

$T_j = 25\text{ °C}$  unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
$I_{CBO}$	collector cut-off current	$I_E = 0; V_{CB} = 30\text{ V}$	–	–	15	nA
		$I_E = 0; V_{CB} = 30\text{ V}; T_j = 150\text{ °C}$	–	–	5	$\mu\text{A}$
$I_{EBO}$	emitter cut-off current	$I_C = 0; V_{EB} = 5\text{ V}$	–	–	100	nA
$h_{FE}$	DC current gain BC546A BC546B; BC547B BC547C	$I_C = 10\text{ }\mu\text{A}; V_{CE} = 5\text{ V};$ see Figs 2, 3 and 4	–	90	–	
			–	150	–	
			–	270	–	
	DC current gain BC546A BC546B; BC547B BC547C BC547 BC546	$I_C = 2\text{ mA}; V_{CE} = 5\text{ V};$ see Figs 2, 3 and 4	110	180	220	
			200	290	450	
420			520	800		
110			–	800		
$V_{CEsat}$	collector-emitter saturation voltage	$I_C = 10\text{ mA}; I_B = 0.5\text{ mA}$	–	90	250	mV
		$I_C = 100\text{ mA}; I_B = 5\text{ mA}$	–	200	600	mV
$V_{BEsat}$	base-emitter saturation voltage	$I_C = 10\text{ mA}; I_B = 0.5\text{ mA};$ note 1	–	700	–	mV
		$I_C = 100\text{ mA}; I_B = 5\text{ mA};$ note 1	–	900	–	mV
$V_{BE}$	base-emitter voltage	$I_C = 2\text{ mA}; V_{CE} = 5\text{ V};$ note 2	580	660	700	mV
		$I_C = 10\text{ mA}; V_{CE} = 5\text{ V}$	–	–	770	mV
$C_c$	collector capacitance	$I_E = i_e = 0; V_{CB} = 10\text{ V}; f = 1\text{ MHz}$	–	1.5	–	pF
$C_e$	emitter capacitance	$I_C = i_c = 0; V_{EB} = 0.5\text{ V}; f = 1\text{ MHz}$	–	11	–	pF
$f_T$	transition frequency	$I_C = 10\text{ mA}; V_{CE} = 5\text{ V}; f = 100\text{ MHz}$	100	–	–	MHz
F	noise figure	$I_C = 200\text{ }\mu\text{A}; V_{CE} = 5\text{ V};$ $R_S = 2\text{ k}\Omega; f = 1\text{ kHz}; B = 200\text{ Hz}$	–	2	10	dB

## Notes

1.  $V_{BEsat}$  decreases by about 1.7 mV/K with increasing temperature.
2.  $V_{BE}$  decreases by about 2 mV/K with increasing temperature.

## BCD to 7-segment latch/decoder/driver

## 74HC/HCT4511

## FEATURES

- Latch storage of BCD inputs
- Blanking input
- Lamp test input
- Driving common cathode LED displays
- Guaranteed 10 mA drive capability per output
- Output capability: non-standard
- I<sub>CC</sub> category: MSI

## GENERAL DESCRIPTION

The 74HC/HCT4511 are high-speed Si-gate CMOS devices and are pin compatible with "4511" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT4511 are BCD to 7-segment latch/decoder/drivers with four address inputs (D<sub>1</sub> to D<sub>4</sub>), an active LOW latch enable input ( $\overline{LE}$ ), an active LOW

ripple blanking input ( $\overline{BI}$ ), an active LOW lamp test input ( $\overline{LT}$ ), and seven active HIGH segment outputs (Q<sub>a</sub> to Q<sub>g</sub>).

When  $\overline{LE}$  is LOW, the state of the segment outputs (Q<sub>a</sub> to Q<sub>g</sub>) is determined by the data on D<sub>1</sub> to D<sub>4</sub>.

When  $\overline{LE}$  goes HIGH, the last data present on D<sub>1</sub> to D<sub>4</sub> are stored in the latches and the segment outputs remain stable.

When  $\overline{LT}$  is LOW, all the segment outputs are HIGH independent of all other input conditions. With  $\overline{LT}$  HIGH, a LOW on  $\overline{BI}$  forces all segment outputs LOW. The inputs  $\overline{LT}$  and  $\overline{BI}$  do not affect the latch circuit.

## APPLICATIONS

- Driving LED displays
- Driving incandescent displays
- Driving fluorescent displays
- Driving LCD displays
- Driving gas discharge displays

## QUICK REFERENCE DATA

GND = 0 V; T<sub>amb</sub> = 25 °C; t<sub>r</sub> = t<sub>f</sub> = 6 ns

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t <sub>PHL</sub> / t <sub>PLH</sub>	propagation delay	C <sub>L</sub> = 15 pF; V <sub>CC</sub> = 5 V			
	D <sub>n</sub> to Q <sub>n</sub>		24	24	ns
	$\overline{LE}$ to Q <sub>n</sub>		23	24	ns
	$\overline{BI}$ to Q <sub>n</sub>		19	20	ns
	$\overline{LT}$ to Q <sub>n</sub>		12	13	ns
C <sub>I</sub>	input capacitance		3.5	3.5	pF
C <sub>PD</sub>	power dissipation capacitance per latch	notes 1 and 2	64	64	pF

## Notes

1. C<sub>PD</sub> is used to determine the dynamic power dissipation (P<sub>D</sub> in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f<sub>i</sub> = input frequency in MHz

f<sub>o</sub> = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$  = sum of outputs

C<sub>L</sub> = output load capacitance in pF

V<sub>CC</sub> = supply voltage in V

2. For HC the condition is V<sub>I</sub> = GND to V<sub>CC</sub>  
For HCT the condition is V<sub>I</sub> = GND to V<sub>CC</sub> - 1.5 V

# BCD to 7-segment latch/decoder/driver




# 74HC/HCT4511

## ORDERING INFORMATION

See "74HC/HCT/HCU/HCMOS Logic Package Information".

## PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
3	$\overline{LT}$	lamp test input (active LOW)
4	$\overline{BI}$	ripple blanking input (active LOW)
5	$\overline{LE}$	latch enable input (active LOW)
7, 1, 2, 6	D <sub>1</sub> to D <sub>4</sub>	BCD address inputs
8	GND	ground (0 V)
13, 12, 11, 10, 9, 15, 14	Q <sub>a</sub> to Q <sub>g</sub>	segments outputs
16	V <sub>CC</sub>	positive supply voltage



BCD to 7-segment latch/decoder/driver

74HC/HCT4511




Fig.4 Functional diagram.

FUNCTION TABLE

INPUTS							OUTPUTS							DISPLAY
$\overline{LE}$	$\overline{BI}$	$\overline{LT}$	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	Q <sub>a</sub>	Q <sub>b</sub>	Q <sub>c</sub>	Q <sub>d</sub>	Q <sub>e</sub>	Q <sub>f</sub>	Q <sub>g</sub>	
X	X	L	X	X	X	X	H	H	H	H	H	H	H	8
X	L	H	X	X	X	X	L	L	L	L	L	L	L	blank
L	H	H	L	L	L	L	H	H	H	H	H	H	L	0
L	H	H	L	L	L	H	L	H	H	L	L	L	L	1
L	H	H	L	L	H	L	H	H	L	H	H	L	H	2
L	H	H	L	L	H	H	H	H	H	H	L	L	H	3
L	H	H	L	H	L	L	L	H	H	L	L	H	H	4
L	H	H	L	H	L	H	H	L	H	H	L	H	H	5
L	H	H	L	H	H	L	L	L	H	H	H	H	H	6
L	H	H	L	H	H	H	H	H	H	L	L	L	L	7
L	H	H	H	L	L	L	H	H	H	H	H	H	H	8
L	H	H	H	L	L	H	H	H	H	L	L	H	H	9
L	H	H	H	L	H	L	L	L	L	L	L	L	L	blank
L	H	H	H	L	H	H	L	L	L	L	L	L	L	blank
L	H	H	H	H	L	L	L	L	L	L	L	L	L	blank
L	H	H	H	H	H	L	L	L	L	L	L	L	L	blank
L	H	H	H	H	H	H	L	L	L	L	L	L	L	blank
H	H	H	X	X	X	X	(1)							(1)

Note

- Depends upon the BCD-code applied during the LOW-to-HIGH transition of  $\overline{LE}$ .  
 H = HIGH voltage level  
 L = LOW voltage level  
 X = don't care

## Designing with User Modules


The development process for the PSoC device differs from that of a traditional fixed function microprocessor. The configurable analog and digital hardware blocks give the PSoC architecture a unique flexibility that pays dividends in managing specification change during development and by lowering inventory costs. These configurable resources, called PSoC Blocks, have the ability to implement a wide variety of user-selectable functions. Each block has several registers that determine its function and connectivity to other blocks, multiplexers, buses, and to the IO pins. Iterative development cycles permit you to adapt the hardware as well as the software. This substantially lowers the risk that you will have to select a different part to meet the final design requirements.

To speed the development process, the PSoC Designer Integrated Development Environment (IDE) provides a library of pre-built, pre-tested hardware peripheral functions, called "User Modules." User modules make selecting and implementing peripheral devices simple, and come in analog, digital, and mixed signal varieties. The standard User Module library contains over 50 common peripherals such as ADCs, DACs, Timers, Counters, UARTs, and other not-so common peripherals such as DTMF Generators and Bi-Quad analog filter sections.

Each user module establishes the basic register settings that implement the selected function. It also provides parameters that allow you to tailor its precise configuration to your particular application. For example, a Pulse Width Modulator User Module configures one or more digital PSoC blocks, one for each 8 bits of resolution. The user module parameters permit you to establish the pulse width and duty cycle. User modules also provide tested software to cut your development time. The user module application programming interface (API) provides high-level functions to control and respond to hardware events at run-time. The API also provides optional interrupt service routines that you can adapt as needed.

The API functions are documented in user module data sheets that are viewed directly in the PSoC Designer IDE. These data sheets explain the internal operation of the user module and provide performance specifications. Each data sheet describes the use of each user module parameter and documents the setting of each register controlled by the user module.

The development process starts when you open a new project and bring up the Device Editor, a graphical user interface (GUI) for configuring the hardware. You pick the user modules you need for your project and map them onto the PSoC blocks with point-and-click simplicity. Next, you build signal chains by interconnecting user modules to each other and the IO pins. At this stage, you also configure the clock source connections and enter parameter values directly or by selecting values from drop-down menus. When you are ready to test the hardware configuration or move on to developing code for the project, you perform the "Generate Application" step. This causes PSoC Designer to generate source code that automatically configures the device to your specification and provides the high-level user module API functions.



**User Module and Source Code Development Flows**

The next step is to write your main program, and any sub-routines using PSoC Designer's Application Editor subsystem. The Application Editor includes a Project Manager that allows you to open the project source code files (including all generated code files) from a hierarchical view. The source code editor provides syntax coloring and advanced edit features for both C and assembly language. File search capabilities include simple string searches and recursive "grep-style" patterns. A single mouse click invokes the Build Manager. It employs a professional-strength "makefile" system to automatically analyze all file dependencies and run the compiler and assembler as necessary. Project-level options control optimization strategies used by the compiler and linker. Syntax errors are displayed in a console window. Double clicking the error message takes you directly to the offending line of source code. When all is correct, the linker builds a HEX file image suitable for programming.

The last step in the development process takes place inside the PSoC Designer's Debugger subsystem. The Debugger downloads the HEX image to the In-Circuit Emulator (ICE) where it runs at full speed. Debugger capabilities rival those of systems costing many times more. In addition to traditional single-step, run-to-breakpoint and watch-variable features, the Debugger provides a large trace buffer and allows you define complex breakpoint events that include monitoring address and data bus values, memory locations and external signals.

## Document Conventions

### Acronyms Used

The following table lists the acronyms that are used in this document.

Acronym	Description
AC	alternating current
ADC	analog-to-digital converter
API	application programming interface
CPU	central processing unit
CT	continuous time
DAC	digital-to-analog converter
DC	direct current
ECO	external crystal oscillator
EEPROM	electrically erasable programmable read-only memory
FSR	full scale range
GPIO	general purpose IO
GUI	graphical user interface
HBM	human body model
ICE	in-circuit emulator
ILO	internal low speed oscillator
IMO	internal main oscillator
IO	input/output
IPOR	imprecise power on reset
LSb	least-significant bit
LVD	low voltage detect
MSb	most-significant bit
PC	program counter
PLL	phase-locked loop
POR	power on reset
PPOR	precision power on reset
PSoC™	Programmable System-on-Chip™
PWM	pulse width modulator
RAM	random access memory
SC	switched capacitor
SLIMO	slow IMO
SMP	switch mode pump

### Units of Measure

A units of measure table is located in the Electrical Specifications section. Table 3-1 on page 17 lists all the abbreviations used to measure the PSoC devices.

### Numeric Naming

Hexadecimal numbers are represented with all letters in uppercase with an appended lowercase 'h' (for example, '14h' or '3Ah'). Hexadecimal numbers may also be represented by a '0x' prefix, the C coding convention. Binary numbers have an appended lowercase 'b' (e.g., '01010100b' or '01000011b'). Numbers not indicated by an 'h' or 'b' are decimal.

## Table of Contents

For an in depth discussion and more information on your PSoC device, obtain the *PSoC Mixed Signal Array Technical Reference Manual*. This document encompasses and is organized into the following chapters and sections.

<b>1. Pin Information</b>	<b>8</b>
1.1 Pinouts	8
1.1.1 8-Pin Part Pinout	8
1.1.2 20-Pin Part Pinout	9
1.1.3 28-Pin Part Pinout	10
1.1.4 44-Pin Part Pinout	11
1.1.5 48-Pin Part Pinouts	12
<b>2. Register Reference</b>	<b>14</b>
2.1 Register Conventions	14
2.2 Register Mapping Tables	14
<b>3. Electrical Specifications</b>	<b>17</b>
3.1 Absolute Maximum Ratings	18
3.2 Operating Temperature	18
3.3 DC Electrical Characteristics	19
3.3.1 DC Chip-Level Specifications	19
3.3.2 DC General Purpose IO Specifications	19
3.3.3 DC Operational Amplifier Specifications	20
3.3.4 DC Analog Output Buffer Specifications	22
3.3.5 DC Switch Mode Pump Specifications	23
3.3.6 DC Analog Reference Specifications	24
3.3.7 DC Analog PSoC Block Specifications	26
3.3.8 DC POR and LVD Specifications	26
3.3.9 DC Programming Specifications	27
3.4 AC Electrical Characteristics	28
3.4.1 AC Chip-Level Specifications	28
3.4.2 AC General Purpose IO Specifications	30
3.4.3 AC Operational Amplifier Specifications	31
3.4.4 AC Digital Block Specifications	32
3.4.5 AC Analog Output Buffer Specifications	33
3.4.6 AC External Clock Specifications	34
3.4.7 AC Programming Specifications	34
3.4.8 AC I2C Specifications	35
<b>4. Packaging Information</b>	<b>36</b>
4.1 Packaging Dimensions	36
4.2 Thermal Impedances	41
4.3 Capacitance on Crystal Pins	41
<b>5. Ordering Information</b>	<b>42</b>
5.1 Ordering Code Definitions	43
<b>6. Sales and Service Information</b>	<b>44</b>
6.1 Revision History	44
6.2 Copyrights and Code Protection	44

# Pin Information



This chapter describes, lists, and illustrates the CY8C27x43 PSoC device pins and pinout configurations.

## 1.1 Pinouts


The CY8C27x43 PSoC device is available in a variety of packages which are listed and illustrated in the following tables. Every port pin (labeled with a "P") is capable of Digital IO. However, Vss, Vdd, SMP, and XRES are not capable of Digital IO.

### 1.1.1 8-Pin Part Pinout

Table 1-1. 8-Pin Part Pinout (PDIP)

Pin No.	Type		Pin Name	Description
	Digital	Analog		
1	IO	IO	P0[5]	Analog column mux input and column output.
2	IO	IO	P0[3]	Analog column mux input and column output.
3	IO		P1[1]	Crystal Input (XTALin), I2C Serial Clock (SCL)
4	Power		Vss	Ground connection.
5	IO		P1[0]	Crystal Output (XTALout), I2C Serial Data (SDA)
6	IO	IO	P0[2]	Analog column mux input and column output.
7	IO	IO	P0[4]	Analog column mux input and column output.
8	Power		Vdd	Supply voltage.

CY8C27143 8-Pin PSoC Device




LEGEND: A = Analog, I = Input, and O = Output.

1.1.2 20-Pin Part Pinout

Table 1-2. 20-Pin Part Pinout (SSOP, SOIC)

Pin No.	Type		Pin Name	Description
	Digital	Analog		
1	IO	I	P0[7]	Analog column mux input.
2	IO	IO	P0[5]	Analog column mux input and column output.
3	IO	IO	P0[3]	Analog column mux input and column output.
4	IO	I	P0[1]	Analog column mux input.
5	Power		SMP	Switch Mode Pump (SMP) connection to external components required.
6	IO		P1[7]	I2C Serial Clock (SCL)
7	IO		P1[5]	I2C Serial Data (SDA)
8	IO		P1[3]	
9	IO		P1[1]	Crystal Input (XTALin), I2C Serial Clock (SCL)
10	Power		Vss	Ground connection.
11	IO		P1[0]	Crystal Output (XTALout), I2C Serial Data (SDA)
12	IO		P1[2]	
13	IO		P1[4]	Optional External Clock Input (EXTCLK)
14	IO		P1[6]	
15	Input		XRES	Active high external reset with internal pull down.
16	IO	I	P0[0]	Analog column mux input.
17	IO	IO	P0[2]	Analog column mux input and column output.
18	IO	IO	P0[4]	Analog column mux input and column output.
19	IO	I	P0[6]	Analog column mux input.
20	Power		Vdd	Supply voltage.

CY8C27243 20-Pin PSoC Device




LEGEND: A = Analog, I = Input, and O = Output.

## 1.1.3 28-Pin Part Pinout

Table 1-3. 28-Pin Part Pinout (PDIP, SSOP, SOIC)

Pin No.	Type		Pin Name	Description
	Digital	Analog		
1	IO	I	PO[7]	Analog column mux input.
2	IO	IO	PO[5]	Analog column mux input and column output.
3	IO	IO	PO[3]	Analog column mux input and column output.
4	IO	I	PO[1]	Analog column mux input.
5	IO		P2[7]	
6	IO		P2[5]	
7	IO	I	P2[3]	Direct switched capacitor block input.
8	IO	I	P2[1]	Direct switched capacitor block input.
9	Power		SMP	Switch Mode Pump (SMP) connection to external components required.
10	IO		P1[7]	I2C Serial Clock (SCL)
11	IO		P1[5]	I2C Serial Data (SDA)
12	IO		P1[3]	
13	IO		P1[1]	Crystal Input (XTALin), I2C Serial Clock (SCL)
14	Power		Vss	Ground connection.
15	IO		P1[0]	Crystal Output (XTALout), I2C Serial Data (SDA)
16	IO		P1[2]	
17	IO		P1[4]	Optional External Clock Input (EXTCLK)
18	IO		P1[6]	
19	Input		XRES	Active high external reset with internal pull down.
20	IO	I	P2[0]	Direct switched capacitor block input.
21	IO	I	P2[2]	Direct switched capacitor block input.
22	IO		P2[4]	External Analog Ground (AGND)
23	IO		P2[6]	External Voltage Reference (VRef)
24	IO	I	PO[0]	Analog column mux input.
25	IO	IO	PO[2]	Analog column mux input and column output.
26	IO	IO	PO[4]	Analog column mux input and column output.
27	IO	I	PO[6]	Analog column mux input.
28	Power		Vdd	Supply voltage.

CY8C27443 28-Pin PSoC Device



LEGEND: A = Analog, I = Input, and O = Output.