

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ดิจิทัล อีควอลไลเซอร์โดย DSP

DIGITAL EQUALIZER BY DSP



T104038



เลข
๗๓๕๓๗
๒๕๕๑

เลขหมู่.....
เลขทะเบียน..... 104038
วัน,เดือน,ปี..... 20 ต.ค. 2552

12110b20

ปฏิญานีพจนนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2551

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิทัล อีควอลไลเซอร์โดย DSP
DIGITAL EQUALIZER BY DSP

โดย

นายรัฐพล สัตย์ชื่อ รหัส 49015144
นายอนุสรณ์ ลิ่มทองสุข รหัส 49015177



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2551

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2551
ภาควิชา อิเล็กทรอนิกส์
คณะ วิศวกรรมศาสตร์
สถาบัน เทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง (ภาษาไทย) ดิจิตอลอีควอลไลเซอร์โดย DSP
เรื่อง (ภาษาอังกฤษ) DIGITAL EQUALIZER BY DSP

จัดทำโดย นายชัฐพล สัตย์ชื่อ รหัส 49015144
นายอนุสรณ์ ลิ่มทองสุข รหัส 49015177
อาจารย์ที่ปรึกษา รศ. ดร. มนต์ สัจวงศศิลป์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิทัลอ็อกลอสเซอร์ โดย DSP

นาย ชัฐพล ทัตย์ชื้อ รหัส 49015144
 นายอนุสรณ์ ลิ้มทองสุข รหัส 49015177
 รศ.ดร. มนต์ สัจวงศศิลป์ อาจารย์ที่ปรึกษา
 ปีการศึกษา 2551

บทคัดย่อ

รายงานฉบับนี้ อธิบายหลักการออกแบบและการสร้างดิจิทัลอ็อกลอสเซอร์ซึ่งใช้หลักการประมวลผลทางดิจิทัลซิกเนล (Digital Signal Processing) โดยใช้ IC TAS3004 ในการประมวลผลทางดิจิทัลเป็นแบบสเตอริโอ ตอบสนองความถี่ตั้งแต่ 10Hz – 20 KHz สามารถเลือกย่านความถี่ได้ 7 ย่านความถี่ มีแบนด์วิธหรือช่วงในการปรับย่านความถี่ตั้งแต่ 30 Hz – 15 KHz มีอินพุต 2 อินพุต ซึ่งเป็นแบบการรับสัญญาณอนาล็อกเข้าไปประมวลผลโดยตรงโดยประมวลผลที่ 24 บิต และแบบการนำสัญญาณอนาล็อกแปลงเป็นดิจิทัลใช้การสื่อสารแบบ I²S แล้วนำสัญญาณนี้ไปประมวลผล สัญญาณอนาล็อกทางด้านอินพุตและเอาพุตจะมีค่าไม่เกิน $0.7 V_{rms}$ ซึ่งจะใช้ไมโครคอนโทรลเลอร์เป็นตัวควบคุมการทำงานในการปรับระดับของสัญญาณในย่านความถี่ต่างๆตั้งแต่ 50 Hz จนถึง 10KHz และมีระดับสัญญาณไฟแสดงการตอบสนองในแต่ละย่านความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Digital Equalizer

By

Digital Signal Processing (DSP)

Mr. Chatthapol Satsue ID.49015144

Mr. Anusorn Limtongsuk ID.49015177

Assoc. Prof. Dr. Manas Sungworasin Advisor

Educational Year 2008

Abstract

This project describes a design the digital equalizer using IC TAS3004 to simulate the digital signal to be stereo signal responded frequencies in the range 10 Hz – 20KHz , with 7 selectable frequencies and bandwidth or varied frequencies between 30 Hz – 15KHz with two inputs. There are a direct analog input signal to be simulated at 24 bits and conversion of analog to digital by I²S communication to be simulated. The maximum analog input and output signals are 0.7 Vrms controlled by Microcontroller to adjust the signal levels in the frequency ranges 50 Hz – 16KHz and shows light signal levels according to the responses of each frequency.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

การจัดทำวิทยานิพนธ์นี้จะประสบความสำเร็จไม่ได้ ถ้าไม่ได้รับความกรุณาจากอาจารย์ที่ปรึกษา รศ. ดร. มนัส สัจจวิไล และอาจารย์ทุกท่าน ในภาควิชาวิศวกรรมอิเล็กทรอนิกส์ ที่ได้กรุณามอบความรู้ และประสบการณ์ต่างๆทางด้านอิเล็กทรอนิกส์ตั้งแต่เริ่มต้นจนจนถึงปัจจุบัน ทำให้สามารถผ่านอุปสรรคและปัญหาต่างๆที่เกิดขึ้นไปได้ ขอขอบคุณอาจารย์อาทร คุ่มฉายา อาจารย์ภาควิชาช่างอิเล็กทรอนิกส์ วิทยาลัยเทคนิคสุพรรณบุรี ที่ได้กรุณาช่วยให้ข้อมูลความรู้เกี่ยวกับไมโครคอนโทรลเลอร์และเอื้อเพื่อ Hardware & software ในการทำวิทยานิพนธ์ในครั้งนี้ ขอขอบคุณรุ่นพี่ปริญญาโทที่คอยให้คำปรึกษา ขอขอบคุณเพื่อนๆ ทุกคนที่คอยให้กำลังใจในระหว่างการทำงานรวมถึงความช่วยเหลือในเรื่องต่างๆ และสุดท้ายขอขอบพระคุณบิดา มารดา ที่ให้การสนับสนุนในทุกๆ ด้านจนวิทยานิพนธ์นี้ประสบความสำเร็จได้ด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VIII
สารบัญตาราง	XII
บทที่ 1 บทนำ	1
ความเป็นมาของโครงการ	1
วัตถุประสงค์ของโครงการ	1
ขอบเขตของโครงการ	2
ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2 ทฤษฎีของโครงการ	3
ไมโครคอนโทรลเลอร์ (Microcontroller)	3
โครงสร้างของไมโครคอนโทรลเลอร์ตระกูล MCS-51	3
การใช้งานต่างๆของ MCS51	4
โครงสร้างหน่วยความจำของไมโครคอนโทรลเลอร์ 8051	7
หน่วยความจำโปรแกรม (Program Memory)	7
หน่วยความจำข้อมูลภายนอก (External Data Memory)	7
หน่วยความจำข้อมูลภายใน (Internal Data Memory)	8
รีจิสเตอร์ฟังก์ชันเฉพาะ (Special Function Registers: SFRs)	9
โครงสร้างและสถาปัตยกรรมของไมโครคอนโทรลเลอร์ PIC16F877	11
หน่วยความจำและรีจิสเตอร์ภายในตัวไมโครคอนโทรลเลอร์	16
โครงสร้างของขา I/O (Input / Output Ports)	22
การติดต่อ I ² C	31
คุณสมบัติทั่วไปเกี่ยวกับ I ² C	32
หลักการของบัส PC	32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
สภาวะที่เกิดขึ้นบนบัส PC	33
การทำงานบนบัส PC	34
การอ้างถึงข้อมูลแบบ 7 บิต(7-bit addressing)	35
การอ้างถึงแบบ 10 บิต	36
การฟิลเตอร์ (Filter)	37
วงจรกรองสัญญาณไฟฟ้าแบบพาสซีฟ (Passive Filter)	37
วงจรกรองสัญญาณไฟฟ้าแบบแอคทีฟ (Active Filter)	37
ชนิดของวงจรกรองสัญญาณไฟฟ้า (Type of Electric Filter)	38
วงจรกรองสัญญาณไฟฟ้าความถี่ต่ำผ่าน (Low pass Filter)	41
วงจรกรองสัญญาณไฟฟ้าความถี่สูงผ่าน (High pass Filter)	43
การสร้างวงจรของความถี่ต่ำและสูงผ่าน ในลำดับที่สูงขึ้น	44
วงจรกรองสัญญาณไฟฟ้าแถบความถี่ผ่าน (Band pass Filter)	45
วงจรกรองสัญญาณไฟฟ้าตัดแถบความถี่ (Notch filter หรือ Band Eliminate filter)	47
การแปลงแซด (Z-Transform)	48
วงจรกรองความถี่แบบคิจิตอล	49
วงจรกรองความถี่ไม่ป้อนกลับเชิงเลข (Finite Impulse Response ; FIR)	51
วงจรกรองความถี่ป้อนกลับเชิงเลข (Infinite Impulse Response ; IIR)	52
วงจรแปลงอนาล็อกเป็นคิจิตอล (A/D Converter Circuits : ADC)	53
วงจรแปลงคิจิตอลเป็นอนาล็อก (D/A Converter Circuits : DAC)	53
อิกวอลไลเซอร์ (Equalizer)	55
ระบบอิกวอลไลเซอร์	56
ชนิดของอิกวอลไลเซอร์	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
บทที่ 3 หลักการสร้างและการออกแบบ	59
ปฏิทินปฏิบัติงาน	59
ผังแสดงแนวคิดในการจัดทำโครงการ	60
ขั้นตอนการดำเนินงานของโครงการ Digital Equalizer	61
Block Diagram การทำงานของ Digital Equalizer	62
การทำงานของ Block Diagram Digital Equalizer	63
PS Serial Interface Format เบื้องต้น	66
Digital Signal Processing Block diagram	67
Biquad Filter	68
การออกแบบและกำหนดย่านความถี่ของ EQ	68
การคำนวณหาค่าพารามิเตอร์	69
ตัวอย่างการการออกแบบ	73
ลายปริ้นท์และผังแสดงตำแหน่งการวางอุปกรณ์ภาคต่างๆ	77
บทที่ 4 คู่มือการใช้งาน Digital Equalizer และการใช้โปรแกรม ALE	81
คู่มือการใช้งาน Digital Equalizer	81
การออกแบบวงจรฟิลเตอร์ด้วยโปรแกรม ALE	82
ไฟล์ชาร์ต โปรแกรมการทำงานของ Digital Equalizer	87
บทที่ 5 การทดลองและผลการทดลอง	88
บล็อกไดอะแกรมการทำงานของ Equalizer	89
การวัดสัญญาณ I^2S	90
ผลการทดลอง PS	91
การทดลองวัดสัญญาณ Volume	92
ผลการทดลองการวัดสัญญาณ Volume	92
การวัดสัญญาณ TONE (BASS & TREBLE)	95
ผลการทดลองของ TONE	96

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

เรื่อง	หน้า
การทดทดลอง Biquad Filter	103
Low Pass Filter	104
ผลการทดลอง LPF	105
High Pass Filter	107
ผลการทดลอง HPF	108
Nocth Filter	110
ผลการทดลอง Nocth Filter	111
Biquad Filter	115
ผลการทดลอง Biquad 50 Hz	116
ผลการทดลอง Biquad 120 Hz	117
ผลการทดลอง Biquad 290 Hz	118
ผลการทดลอง Biquad 700 Hz	119
ผลการทดลอง Biquad 1.7KHz	120
ผลการทดลอง Biquad 4.3KHz	121
ผลการทดลอง Biquad 10K Hz	122
รูปภาพของสัญญาณที่ย่านความถี่ต่างๆ	123
บทที่ 6 สรุป ปัญหา การแก้ไข และข้อเสนอแนะ	127
สรุป	127
ปัญหา	127
การแก้ไข	128
ข้อเสนอแนะ	128
บรรณานุกรม	129
ภาคผนวก	130
DATA SHEET	130
ALL CIRCUIT	151

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

เรื่อง	หน้า
รูปที่ 2.1 แผนภาพกรอบโครงสร้างภายในของไมโครคอนโทรลเลอร์ 8051	4
รูปที่ 2.2 การจัดวางตำแหน่งขาของไมโครคอนโทรลเลอร์ 8051	4
รูปที่ 2.3 การต่อคริสตอล (Crystal) เข้ากับไมโครคอนโทรลเลอร์ 8051	6
รูปที่ 2.4 โครงสร้างหน่วยความจำของไมโครคอนโทรลเลอร์ 8051	7
รูปที่ 2.5 การจัดหน่วยความจำภายในแรมไมโครคอนโทรลเลอร์	9
รูปที่ 2.6 แสดงตำแหน่งขา (PIN Diagram) ของตัวถังแบบ PDIP	12
รูปที่ 2.7 แสดงสถาปัตยกรรมที่เป็นโครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877	13
รูปที่ 2.8 แสดงโครงสร้าง STACK และหน่วยความจำโปรแกรม	17
รูปที่ 2.9 แสดงตำแหน่งหน่วยความจำที่เป็นรีจิสเตอร์ไฟล์ ของ PIC16F876 / PIC16F877	18
รูปที่ 2.10 โครงสร้างการทำงานของพอร์ท RA0 – RA3 และ RA5	22
รูปที่ 2.11 โครงสร้างของขา RA4/T0CKI	23
รูปที่ 2.12 แสดงโครงสร้างขา RB3 : RB0	25
รูปที่ 2.13 แสดงโครงสร้างขา RB7 : RB4	26
รูปที่ 2.14 โครงสร้างของพอร์ท D	28
รูปที่ 2.15 แสดงโครงสร้างการของขา I/O พอร์ท E เมื่อทำงานเป็น Parallel Slave Port	30
รูปที่ 2.16 แสดงตัวอย่างวงจรการต่อเชื่อมกับอุปกรณ์ Parallel Data	30
รูปที่ 2.17 แผนผังการเชื่อมต่อระบบบัส I ² C	31
รูปที่ 2.18 แสดงสถานะเริ่มต้นและสถานะหยุด	34
รูปที่ 2.19 การส่งข้อมูล บนบัส I ² C	34
รูปที่ 2.20 การอ้างถึงข้อมูล 7 บิต	35
รูปที่ 2.21 รูปแบบทั่วไปของการเรียกใช้งาน address	36
รูปที่ 2.22 การอ้างถึงข้อมูล 10บิต	36
รูปที่ 2.23 วงจรกรองความถี่และการทำงานของวงจรแต่ละชนิด	39
รูปที่ 2.24 การตอบสนองความถี่ของวงจรกรองความถี่ที่ลำดับต่าง ๆ	40
รูปที่ 2.25 วงจรกรองความถี่ต่ำผ่านลำดับที่ 1	41
รูปที่ 2.26 วงจรกรองความถี่ต่ำผ่านลำดับที่สอง	42
รูปที่ 2.27 วงจรของความถี่สูงผ่านลำดับที่ 1	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

เรื่อง	หน้า
รูปที่ 2.28 วงจรกรองความถี่สูงผ่านลำดับที่สอง	43
รูปที่ 2.29 การสร้างวงจรกรองความถี่ต่ำและสูงผ่านให้มีลำดับที่สูงขึ้น	44
รูปที่ 2.30 การตอบสนองความถี่ของวงจร BPF	45
รูปที่ 2.31 วงจรกรองแถบความถี่ (BPF)	46
รูปที่ 2.32 วงจรตัดแถบความถี่ที่สร้างจาก BPF และวงจรบวกสัญญาณ	47
รูปที่ 2.33 แผนภาพของวงจรกรองสัญญาณดิจิทัล	50
รูปที่ 2.34 วงจรกรอง FIR ที่สร้างอย่างตรงไปตรงมา	51
รูปที่ 2.35 IRR Filter(Bi-Quad) Second orders	52
รูปที่ 2.36 แผนผังของ ADC	53
รูปที่ 2.37 แผนผังของ DAC	54
รูปที่ 2.38 วงจร DAC แบบ R-2R Ladders	54
รูปที่ 3.1 แสดงโฟลว์ชาร์ทการวางแผนงาน	60
รูปที่ 3.2 แสดง Block Diagram การทำงานของ Digital Equalizer	62
รูปที่ 3.3 ลักษณะของโครงสร้างภายนอกและการใช้งานต่างๆ	64
รูปที่ 3.4 บล็อกไดอะแกรมโครงสร้างภายในของ IC TAS3004	65
รูปที่ 3.5 แสดงรูปแบบการสื่อสารของ PS	66
รูปที่ 3.6 รูปแสดงบล็อกไดอะแกรมการทำงานของ IC TAS3004	67
รูปที่ 3.7 แสดงบล็อก Biquad filter	68
รูปที่ 3.8 แสดงช่วงความถี่ทั้ง 7 ช่วง	69
รูปที่ 3.9 แสดงค่าในโปรแกรม ALE เทียบกับค่าที่คำนวณ	76
รูปที่ 3.10 แสดงการวางอุปกรณ์วงจรควบคุม	77
รูปที่ 3.11 แสดงการวางอุปกรณ์ของวงจรเรีกติไฟร์	77
รูปที่ 3.12 แสดงการวางอุปกรณ์ของบอร์ดดิจิทัลฟิลเตอร์	78
รูปที่ 3.13 แสดงการวางวงจรภาคต่างๆของดิจิทัลออสซิลโลสโคป	78
รูปที่ 3.14 แสดงการวางวงจรภาคต่างๆของดิจิทัลออสซิลโลสโคป	79
รูปที่ 3.15 แสดงการวางวงจรภาคต่างๆของดิจิทัลออสซิลโลสโคป	79
รูปที่ 3.16 แสดงการ Display ของดิจิทัลออสซิลโลสโคป	80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

เรื่อง	หน้า
รูปที่ 3.17 แสดงเครื่องคิดจติคอลอ็อกไลเซอร์ที่เสร็จสมบูรณ์	80
รูปที่ 4.1 วิธีการเปิดโปรแกรม ALE ที่หน้าต่าง Windows	82
รูปที่ 4.2 โปรแกรม ALE ที่ใช้ในการออกแบบย่านความถี่ต่างๆ	82
รูปที่ 4.3 แสดงการเปิดสัญญาณจำลองของ โปรแกรม ALE	83
รูปที่ 4.4 แสดงรูปสัญญาณจำลองของ โปรแกรม ALE	83
รูปที่ 4.5 แสดงการเลือกตั้งค่า Filter ในรูปแบบต่างๆ	84
รูปที่ 4.6 การจำลองการขยาย Filter ในย่านที่กำหนดไว้	84
รูปที่ 4.7 การเลือกแสดงค่าพารามิเตอร์ของการ Filter ในย่านความถี่ที่กำหนดไว้	85
รูปที่ 4.8 แสดงค่าพารามิเตอร์ของการ Filter ในย่านความถี่ที่กำหนดไว้	85
รูปที่ 5.1 แสดงบล็อกไดอะแกรมในสภาวะรีเซ็ต ของ IC TAS 3004	89
รูปที่ 5.2 บล็อกไดอะแกรมส่วนต่างๆของวงจรในส่วน Equalizer	89
รูปที่ 5.3 การวัดสัญญาณ I^2S	90
รูปที่ 5.4 แสดงผลการทดลอง I^2S	91
รูปที่ 5.5 การวัดสัญญาณ Volume ,Bass ,Treble and Biquad Filter	91
รูปที่ 5.6 แสดงบล็อกไดอะแกรมการทดลองการวัด Volume	92
รูปที่ 5.7 แสดงสัญญาณ -20dB และ +10 dB	94
รูปที่ 5.8 แสดงบล็อกไดอะแกรมการทดลองการวัด Volume	95
รูปที่ 5.9 แสดงสัญญาณ 100Hz และ 10KHz dB ของ ALL PASS	97
รูปที่ 5.10 แสดงสัญญาณ 100Hz และ 10KHz dB ของ BASS +10	99
รูปที่ 5.11 แสดงสัญญาณ 100Hz และ 10KHz dB ของ TREBLE +10	101
รูปที่ 5.12 ALL PASS	102
รูปที่ 5.13 BASS GAIN +10 dB	102
รูปที่ 5.14 TREBLE GAIN +10 dB	103
รูปที่ 5.15 แสดง ALE Generate ค่าสัมประสิทธิ์ต่างๆของ Low Pass Filter	104
รูปที่ 5.16 แสดงสัญญาณ 20Hz และ 10KHz dB ของ LPF	106
รูปที่ 5.17 แสดง ALE Generate ค่าสัมประสิทธิ์ต่างๆของ High Pass Filter	107
รูปที่ 5.18 แสดงสัญญาณ 50Hz และ 5KHz dB ของ HPF	109

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

เรื่อง	หน้า
รูปที่ 5.19 แสดง ALE Generate ค่าสัมประสิทธิ์ต่างๆของ Nocth Filter	110
รูปที่ 5.20 แสดงสัญญาณ 100Hz และ 1KHz dB ของ Nocth Filter	112
รูปที่ 5.21 แสดงสัญญาณ 15KHz dB ของ Nocth Filter (ต่อ)	113
รูปที่ 5.22 แสดงกราฟจากการทดลอง Low Pass Filter	113
รูปที่ 5.23 แสดงกราฟจากการทดลอง High Pass Filter	114
รูปที่ 5.24 แสดงกราฟจากการทดลอง Nocth Filter	114
รูปที่ 5.25 แสดงกราฟ Biquad Filter 7 ย่านความถี่	115
รูปที่ 5.26 แสดงกราฟจากการทดลอง Biquad BW = 50 Hz	123
รูปที่ 5.27 แสดงกราฟจากการทดลอง Biquad BW = 120 Hz	123
รูปที่ 5.28 แสดงกราฟจากการทดลอง Biquad BW = 290Hz	124
รูปที่ 5.29 แสดงกราฟจากการทดลอง Biquad BW = 700Hz	124
รูปที่ 5.30 แสดงกราฟจากการทดลอง Biquad BW = 1.7KHz	125
รูปที่ 5.31 แสดงกราฟจากการทดลอง Biquad BW = 4.3KHz	125
รูปที่ 5.32 แสดงกราฟจากการทดลอง Biquad BW = 10KHz	126

สารบัญตาราง

เรื่อง	หน้า
ตารางที่ 2.1 เปรียบเทียบความสามารถของไมโครคอนโทรลเลอร์ PIC16F87F	13
ตารางที่ 2.2 แสดงตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F873 / PIC16F876	14
ตารางที่ 2.3 แสดงขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877	15
ตารางที่ 2.4 แสดงขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877	15
ตารางที่ 2.5 แสดงขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877	16
ตารางที่ 2.6 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ	19
ตารางที่ 2.7 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ	20
ตารางที่ 2.8 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ	21
ตารางที่ 2.9 เป็นรีจิสเตอร์ที่ใช้งานร่วมกันกับพอร์ต A	23
ตารางที่ 2.10 แสดงบิตข้อมูลในรีจิสเตอร์ ADCON1 สำหรับควบคุมการทำงานของพอร์ต A และพอร์ต E ให้รับข้อมูลดิจิทัล และอนาล็อก	24
ตารางที่ 2.11 แสดงรีจิสเตอร์ที่เกี่ยวข้องกับการทำงานของพอร์ต B	26
ตารางที่ 2.12 รายละเอียดการใช้งานขา I/O ของพอร์ต C ทั้ง 8 ขา	27
ตารางที่ 2.13 รีจิสเตอร์ที่ใช้ควบคุมการทำงานของพอร์ต C	27
ตารางที่ 2.14 แสดงรายละเอียดการใช้งานขา I/O ของพอร์ต D	28
ตารางที่ 2.15 แสดงรีจิสเตอร์ที่ใช้ควบคุมการทำงานของพอร์ต D	28
ตารางที่ 2.16 รายละเอียดการใช้งานขา I/O ของพอร์ต E	29
ตารางที่ 2.17 รีจิสเตอร์ที่ใช้งานร่วมกันกับพอร์ต E	29
ตารางที่ 2.18 แสดงช่วงความถี่ออกเตปตามมาตรฐานของ ISO	57
ตารางที่ 3.1 แสดงปฏิทินปฏิบัติงาน	59
ตารางที่ 5.1 ผลการทดลองวัดสัญญาณ Volume	92
ตารางที่ 5.2 ผลการทดลองTONE ALL PASS	96
ตารางที่ 5.3 ผลการทดลองTONE BASS +10 dB	98
ตารางที่ 5.4 ผลการทดลองTONE TREBLE +10 dB	100
ตารางที่ 5.5 แสดงผลการทดลอง LPF	105
ตารางที่ 5.6 แสดงผลการทดลอง HPF	108

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง (ต่อ)

เรื่อง	หน้า
ตารางที่ 5.7 แสดงผลการทดลอง Nocth Filter	111
ตารางที่ 5.8 แสดงค่าพารามิเตอร์ต่างๆ	115
ตารางที่ 5.9 แสดงผลการทดลอง Biquad 50 Hz	116
ตารางที่ 5.10 แสดงผลการทดลอง Biquad 120 Hz	117
ตารางที่ 5.11 แสดงผลการทดลอง Biquad 290 Hz	118
ตารางที่ 5.12 แสดงผลการทดลอง Biquad 700 Hz	119
ตารางที่ 5.13 แสดงผลการทดลอง Biquad 1.7 KHz	120
ตารางที่ 5.14 แสดงผลการทดลอง Biquad 4.3 KHz	121
ตารางที่ 5.15 แสดงผลการทดลอง Biquad 10 KHz	122



บทที่ 1

บทนำ

ความเป็นมาของโครงการ

โครงการนี้เป็นการศึกษาเกี่ยวกับการกรองความถี่แบบดิจิทัล ซึ่งเป็นการออกแบบดิจิทัลฟิลเตอร์ในรูปแบบต่างๆ เช่น การออกแบบวงจรกรองความถี่ต่ำ (Low Pass Filter) วงจรกรองความถี่สูง (High Pass Filter) วงจรกรองย่านความถี่ผ่าน (Band Pass Filter) และวงจรตัดแถบความถี่ (Notch Filter) โดยในการออกแบบวงจรกรองความถี่แบบดิจิทัลนี้จะใช้หลักการประมวลผลเชิงดิจิทัลซิกแนล โพรเซสซิ่ง (Digital Signal Processing) ซึ่งจะกำหนดจากค่าพารามิเตอร์ต่างๆด้วยวิธีการคำนวณทางคณิตศาสตร์

ในการทำโครงการนี้จะนำการฟิลเตอร์ประเภทกรองย่านความถี่ผ่านหลายๆย่านความถี่มารวมกันออกแบบสร้างเป็นดิจิทัลออสซิลโลสโคปไลเซอร์ตอบสนองที่ย่านความถี่เสียงตั้งแต่ 20Hz-20KHz โดยจะใช้ IC TAS3004 ของบริษัท Texas Instrument ซึ่งเป็น IC Digital Audio Processor สามารถปรับแต่งย่านความถี่ได้สูงสุด 7 ย่านความถี่ ควบคุมการทำงานด้วยไมโครคอนโทรลเลอร์ในการส่งผ่านค่าพารามิเตอร์ของการฟิลเตอร์ในย่านความถี่ต่างๆและปรับระดับของสัญญาณเสียงให้มีความเป็นธรรมชาติตามต้องการ ซึ่งจากเดิมนั้นต้องใช้คอมพิวเตอร์ในการควบคุมการปรับระดับของสัญญาณเสียงในแต่ละย่านความถี่ ทำให้เกิดความสะดวกรวดในการใช้งาน

วัตถุประสงค์ของโครงการ

1. สร้างดิจิทัล ออสซิลโลสโคป โดยไม่ต้องผ่านการควบคุมจากคอมพิวเตอร์
2. เพื่อศึกษากระบวนการวิเคราะห์สัญญาณทางดิจิทัลเพื่อนำไปใช้เป็นวงจรฟิลเตอร์
3. สามารถออกแบบวงจรฟิลเตอร์เพื่อนำไปประมวลผลของสัญญาณเสียงให้ตอบสนองความถี่เสียงในย่านต่างๆ
4. ศึกษาแนวทางการออกแบบ ย่านความถี่ต่างๆในระบบออสซิลโลสโคป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอบเขตของโครงการ

1. ควบคุมการทำงานด้วยไมโครคอนโทรลเลอร์
2. มีปุ่มปรับการตอบสนองในแต่ละย่านความถี่จำนวน 7 ย่านความถี่
3. มีปุ่มปรับระดับสัญญาณเสียง volume , bass , treble ได้ 5 ระดับ
4. แสดงระดับความดังของสัญญาณเสียงด้วยไฟ 10 ระดับ 7 ย่านความถี่
5. มีปุ่ม Reset ที่ตัวเครื่อง
6. ใช้ได้กับไฟ AC 220 โวลต์ 50 Hz

ประโยชน์ที่คาดว่าจะได้รับ

1. ทำให้มีเครื่องยกระดับสัญญาณเสียงที่มีคุณภาพในวงการเครื่องเสียง
2. ทำให้ผู้ฟังได้ยินเสียงที่มีความใกล้เคียงกับแหล่งกำเนิดเสียง มีความเป็นธรรมชาติ
3. เป็นแนวทางในการแก้ไขและปรับปรุงให้ดีขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีโครงการ


ไมโครคอนโทรลเลอร์ (Microcontroller)

โครงสร้างของไมโครคอนโทรลเลอร์ตระกูล MCS-51


ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 ถูกพัฒนาผลิตและจัดจำหน่ายโดยบริษัท Intel ซึ่งต่อมาบริษัท Siemens, Advance Micro Devices, Fujitsu, Phillips และ Atmel ได้ซื้อลิขสิทธิ์ไปพัฒนาต่อ ไมโครคอนโทรลเลอร์นี้สามารถนำไปใช้ในงานควบคุมระบบต่าง ๆ มีลักษณะสมบัติดังนี้

- ตัวประมวลผล (CPU) มีขนาด 8 บิต
- มีหน่วยความจำภายใน 128 ไบต์ (RAM)
- สามารถประมวลผลข้อมูลในลักษณะบิตได้
- มีตัวจับเวลา/ตัวนับ (Timer/Counter) ขนาด 16 บิต อยู่ภายใน 2 วงจร
- ต่อขยายหน่วยความจำภายนอก โปรแกรม (External Program Memory) ได้ 64 กิโลไบต์
- ต่อขยายหน่วยความจำภายนอกข้อมูล (External Data Memory) ได้ 64 กิโลไบต์
- มีพอร์ตอินพุต/เอาต์พุต 4 พอร์ต หรือ 32 บิต
- มีพอร์ตอนุกรม 1 พอร์ต สามารถทำงานได้ทั้งแบบประสานเวลา (Synchronous) และแบบ ไม่ ประสานเวลา (Asynchronous)
- มี 4 แบนก์รีจิสเตอร์ (Register Banks)

ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 หรือ ไมโครคอนโทรลเลอร์ 8051 มีโครงสร้างดังรูป 2.1



รูปที่ 2.1 แผนภาพกรอบโครงสร้างภายในของไมโครคอนโทรลเลอร์ 8051



รูปที่ 2.2 การจัดวางตำแหน่งขาของไมโครคอนโทรลเลอร์ 8051

การใช้งานขาต่างๆของ MCS51

- ขา Vcc ใช้ต่อกับแหล่งจ่ายไฟ (Vcc) โดยทั่วไป Vcc จะมีค่าเท่ากับ 5 โวลต์ สำหรับบางเบอร์ Vcc จะมีค่าอยู่ในช่วง 2.7 Volt-5.5 Volt เช่นเบอร์ 89C51RD+ ของบริษัท Philips เป็นต้น
- ขา Vss ใช้ต่อกับกราวด์ (Ground) ของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาพอร์ต 0 ทำงานได้ 2 ลักษณะ คือทำหน้าที่เป็นบัสนเลขที่อยู่/บัสนข้อมูล (Address Bus/Data Bus AD0-AD7) สำหรับหน่วยความจำภายนอก การใช้งานต้องต่อทั้ง 8 ขาของพอร์ต 0 กับตัวต้านทานค่า 10 กิโลโอห์ม ไว้กับ Vcc ด้วย เรียกตัวต้านทานนี้ว่า ตัวต้านทานพูลอัพ (Pull-up Resistor) ดังภาพที่ 3.1หรือทำหน้าที่เป็นพอร์ตอินพุต/เอาต์พุต

ขาพอร์ต 1 ทำหน้าที่เป็นพอร์ตอินพุต/เอาต์พุต ใช้งานได้โดยไม่ต้องต่อตัวต้านทานพูลอัพภายนอก เพราะว่ามีตัวต้านทานพูลอัพอยู่ภายในแล้ว สำหรับการ ใช้งานพอร์ต 1 เป็นพอร์ตเอาต์พุต ควรต่อบัฟเฟอร์ช่วยขยายกระแสด้วย

ขาพอร์ต 2 ทำงานได้ 2 ลักษณะเช่นเดียวกับพอร์ต 0 คือทำหน้าที่เป็นบัสนเลขที่อยู่ (Address Bus A8-A15) สำหรับหน่วยความจำภายนอกหรือทำหน้าที่เป็นพอร์ตอินพุต/เอาต์พุต สำหรับการ ใช้งานพอร์ต 2 เป็นพอร์ตเอาต์พุตควรต่อบัฟเฟอร์ช่วยขยายกระแสด้วย (ไม่ต้องต่อตัวต้านทานพูลอัพ)

ขาพอร์ต 3 ทำงานได้ 2 ลักษณะคือทำหน้าที่เป็นพอร์ตอินพุต/เอาต์พุต ขณะทำหน้าที่เป็นพอร์ตเอาต์พุตควรต่อบัฟเฟอร์ด้วย นอกจากนี้พอร์ต 3 ยังถูกใช้เป็นขาสัญญาณต่างๆ ดังต่อไปนี้

- P3.0 หรือขา RXD เป็นขาอินพุตรับข้อมูลแบบอนุกรม
- P3.1 หรือขา TXD เป็นขาเอาต์พุตส่งข้อมูลแบบอนุกรม
- P3.2 หรือขา INT0 เป็นขาอินพุตรับสัญญาณขัดจังหวะ 0 (Interrupt)
- P3.3 หรือขา INT1 เป็นขาอินพุตรับสัญญาณขัดจังหวะ 1
- P3.4 หรือขา T0 เป็นขาอินพุตรับสัญญาณสำหรับตัวจับเวลา/ตัวนับ 0
- P3.5 หรือขา T1 เป็นขาอินพุตรับสัญญาณสำหรับตัวจับเวลา/ตัวนับ 1
- P3.6 หรือขา WR เป็นขาเอาต์พุตสำหรับส่งสัญญาณเขียนข้อมูลลงหน่วยความจำข้อมูลภายนอก หรือเขียนข้อมูล ไปยังพอร์ตที่ขยายเพิ่ม ซึ่งอยู่ในช่วงเลขที่อยู่ของหน่วยความจำ (Memory Map I/O)]
- P3.7 หรือขา RD เป็นขาเอาต์พุตสำหรับส่งสัญญาณอ่านข้อมูลลงหน่วยความจำภายนอก หรืออ่านข้อมูลจากพอร์ตที่ขยายเพิ่ม ซึ่งอยู่ในช่วงเลขที่อยู่ของหน่วยความจำ (Memory Map I/O)

ขารีเซต (Reset) เป็นขาอินพุต ใช้สำหรับรีเซต (Reset) ไมโครคอนโทรลเลอร์ ขณะทำการรีเซตขานี้ต้องมีลอจิกเป็น “1” อย่างน้อย 2 รอบของเครื่อง (Machine Cycle)


ขา ALE (Address Latch Enable) เป็นขาเอาต์พุต ใช้แยกบัสนเลขที่อยู่กับบัสนข้อมูล (AD0-AD7) ของพอร์ต 0 ให้อิสระต่อกัน โดยต่อขา ALE กับขาแลตช์ของไอซี 74LS373 ในขณะที่ทำงานถ้าขา ALE ส่ง

ลอจิก “1” พอร์ต 0 จะเป็นบัสเลขที่อยู่ (A0-A7) และเมื่อขา ALE ส่งลอจิก “0” พอร์ต 0 จะเป็นบัสข้อมูล (D0-D7) (ALE : “1” Address , ALE : “0” Data)

ขา PSEN (Program Store Enable) เป็นขาเอาต์พุต จะส่งลอจิก 0 เมื่อไมโครคอนโทรลเลอร์ต้องการอ่านข้อมูลจากหน่วยความจำโปรแกรมภายนอก โดยปกติจะต่อขา PSEN กับขา OE (Output Enable) ของหน่วยความจำโปรแกรมภายนอก (EPROM)

ขา EA (External Access) เป็นขาอินพุต ใช้เลือกหน่วยความจำโปรแกรมภายนอก (External Program Memory) หรือภายใน (Internal Program Memory) กล่าวคือถ้าป้อนลอจิกเป็น “0” เพื่อเลือกใช้หน่วยความจำโปรแกรมภายนอก หรือถ้าป้อนลอจิกเป็น “1” เพื่อเลือกใช้หน่วยความจำโปรแกรมภายใน ถ้าเป็นเบอร์ 8031/8032 ขา EA จะเป็น “0” เสมอ เพราะไม่มีหน่วยความจำโปรแกรมภายใน

ขา XTAL1 และ XTAL2 เป็นขาสัญญาณที่ใช้สร้างสัญญาณนาฬิกา โดยปกติภายในไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีวงจรถูกกำเนิดสัญญาณนาฬิกาอยู่แล้ว เพียงต่อคริสตอล (Crystal) ดังภาพที่ 3.3 ก็สามารถสร้างสัญญาณนาฬิกาได้ แต่ถ้าต้องการสร้างสัญญาณนาฬิกาจากวงจรภายนอกก็ทำได้โดยการป้อนสัญญาณนาฬิกาจากภายนอกเข้าที่ขาสัญญาณ XTAL1 ก็ได้ ส่วนขาสัญญาณ XTAL2 จะมีสัญญาณตรงข้ามกับ XTAL1 ทั้งนี้เนื่องจากที่ขา XTAL1 และ XTAL2 มีนอตเกต (Not Gate) ต่ออยู่ที่ภายใน โดยที่ขา XTAL1 จะเป็นอินพุตของนอตเกต ส่วนที่ขา XTAL2 จะเป็นเอาต์พุตของนอตเกต




รูปที่ 2.3 การต่อคริสตอล (Crystal) เข้ากับไมโครคอนโทรลเลอร์ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างหน่วยความจำของไมโครคอนโทรลเลอร์ 8051

ไมโครคอนโทรลเลอร์ 8051 มีโครงสร้างหน่วยความจำแสดงดังรูป 2.4



รูปที่ 2.4 โครงสร้างหน่วยความจำของไมโครคอนโทรลเลอร์ 8051

หน่วยความจำโปรแกรม (Program Memory)

ไมโครคอนโทรลเลอร์ 8051 สามารถต่อหน่วยความจำโปรแกรมได้สูงสุด 64 กิโลไบต์รวมกันทั้งภายในและภายนอก โดยไมโครคอนโทรลเลอร์ 8051 จะส่งสัญญาณลอจิก 0 ออกที่ขา PSEN เพื่อติดต่อกับหน่วยความจำโปรแกรมภายนอก หน่วยความจำโปรแกรมนี้อาจเรียกอีกชื่อหนึ่งว่า “Code Memory”

หน่วยความจำข้อมูลภายนอก (External Data Memory)

ไมโครคอนโทรลเลอร์ 8051 สามารถต่อหน่วยความจำข้อมูลภายนอกได้สูงสุด 64 กิโลไบต์ในการติดต่อจะใช้สัญญาณ RD เพื่ออ่านและใช้สัญญาณ WR เพื่อเขียนหน่วยความจำ โดยสัญญาณทั้งสองนี้จะทำงานที่ลอจิก “0” ถ้าไมโครคอนโทรลเลอร์ 8051 มีการขยายพอร์ตอินพุต/เอาต์พุตเพิ่ม

ซึ่งมีเลขที่อยู่ในช่วงเลขที่อยู่ของหน่วยความจำ (Memory-Map I/O) จึงต้องใช้พื้นที่บางส่วนของหน่วยความจำข้อมูลภายนอก (ภาพที่ 2.4) มาใช้เป็นเลขที่อยู่ของพอร์ต

หน่วยความจำข้อมูลภายใน (Internal Data Memory)

โครงสร้างดังภาพที่ 2.4 แบนกรีจิสเตอร์ที่อยู่เลขที่อยู่ 00H-1FH แบ่งออกเป็น 4 แบนก็คือ แบนที่ 0 – แบนที่ 3 โดยทั้ง 4 แบนก็นี้อาจใช้ชื่อเหมือนกันคือ R0-R7 การใช้งานแบนกรีจิสเตอร์นี้จะใช้งานได้ทีละแบนเท่านั้น ในการเลือกใช้แบนกรีจิสเตอร์สามารถเลือกได้ที่บิต RS0 และบิต RS1 ซึ่งอยู่ในรีจิสเตอร์ PSW ถ้าไม่มีการเลือกใดๆ ไม่โครคอนโทรลเลอร์จะเลือกใช้แบนที่ 0 โดยอัตโนมัติ รีจิสเตอร์ R0-R7 นี้จะใช้เก็บข้อมูล แต่รีจิสเตอร์ R0 และ R1 มีคุณสมบัติพิเศษกว่ารีจิสเตอร์ตัวอื่นคือสามารถนำไปใช้เลขที่อยู่หน่วยความจำข้อมูลได้ Bit-addressable อยู่ในช่วงเลขที่อยู่ 20H-2FH เป็นกลุ่มรีจิสเตอร์ที่สามารถใช้คำสั่งในระดับบิตได้ สำหรับ General Purpose RAM อยู่ในช่วงเลขที่อยู่ 30H-7FH เป็นเลขที่อยู่ที่สามารถนำไปใช้งานทั่วไป นอกจากนี้ยังใช้พื้นที่หน่วยความจำในเลขที่อยู่นี้มาใช้เป็นพื้นที่ของตัวชี้สแตก (Stack Pointer : SP)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DPL (82H) เป็นรีจิสเตอร์ 8 บิตล่างของรีจิสเตอร์ DPTR

DPH (83H) เป็นรีจิสเตอร์ 8 บิตบนของรีจิสเตอร์ DPTR การใช้รีจิสเตอร์ DPL และDPH นั้นจะใช้ตัวเลขที่อยู่ของหน่วยความจำทั้งภายนอกและภายใน โดยการนำรีจิสเตอร์ทั้งสองตัวนี้มาประกอบกันเป็นรีจิสเตอร์ขนาด 16 บิต และใช้ชื่อว่า รีจิสเตอร์ DPTR

PCON (87H) Power Control Register ใช้หยุดการทำงานของไมโครคอนโทรลเลอร์โดยจะหยุดจ่ายสัญญาณนาฬิกาหรือควบคุมการใช้กำลังไฟฟ้าของไมโครคอนโทรลเลอร์

TCON (88H) Timer/Counter Control Register เป็นรีจิสเตอร์ที่ใช้ควบคุมการทำงานของตัวจับเวลา/ตัวนับ

TMOD (89H) Timer/Counter Mode Control Register เป็นรีจิสเตอร์ที่ใช้กำหนดแบบวิธี (Mode) การทำงานของตัวจับเวลา/ตัวนับ

TL0, TH0, TL1, TH1 (8AH-8DH) เป็นรีจิสเตอร์ที่ใช้เก็บค่าที่ตั้งให้กับ ตัวจับเวลา/ตัวนับ 0 และ ตัวจับเวลา/ตัวนับ 1

P1 (90H) เป็นรีจิสเตอร์ที่ใช้เลขที่อยู่พอร์ต 1

SCON (98H) Serial Port Control เป็นรีจิสเตอร์ที่ใช้ควบคุมการทำงานของพอร์ตอนุกรม

SBUF (99H) Serial Port Buffer เป็นรีจิสเตอร์พักข้อมูลที่เข้า/ออกทางพอร์ตอนุกรม

P2 (A0H) เป็นรีจิสเตอร์ที่ใช้เลขที่อยู่พอร์ต 2

IE (A8H) Interrupt Enable เป็นรีจิสเตอร์ที่ต้องเซตเพื่อยอมให้มีการขัดจังหวะ

P3 (B0H) เป็นรีจิสเตอร์ที่ใช้เลขที่อยู่พอร์ต 3

IP (B8H) Interrupt Priority เป็นรีจิสเตอร์สำหรับจัดลำดับความสำคัญของสัญญาณขัดจังหวะในกรณีที่เกิดการขัดจังหวะซ้อนกัน

PSW (D0H) Program Status Word เป็นรีจิสเตอร์ที่ใช้เก็บค่าตัวบ่งชี้ (Flag) ต่าง ๆ เช่น ตัวบ่งชี้การทด (Carry Flag, Auxiliary Carry Flag), ตัวบ่งชี้ศูนย์ (Zero Flag), ตัวบ่งชี้การล้น (Overflow Flag), บิตภาวะคู่หรือคี่ (Parity Bit) นอกจากนี้ยังมีบิต RS0 และ RS1 สำหรับเลือกแบงก์รีจิสเตอร์

ACC (E0H) Accumulator เป็น รีจิสเตอร์หลักที่ใช้ในการประมวลผลข้อมูล

B (F0H) เป็นรีจิสเตอร์ใช้สำหรับการช่วยการประมวลผลข้อมูล

โครงสร้างและสถาปัตยกรรมของไมโครคอนโทรลเลอร์ PIC16F877

ไมโครคอนโทรลเลอร์ตระกูล PIC ของบริษัทไมโครชิพ (Microchip) โดยเฉพาะเบอร์ PIC16F877 เป็นไมโครคอนโทรลเลอร์ที่กำลังได้รับความนิยมอย่างแพร่หลาย เนื่องจากเป็นไมโครคอนโทรลเลอร์แบบแรก ๆ ที่มีการประมวลผลแบบ RISC Processor (RISC : Reduced Instruction Set Computer) โดยใช้คำสั่งการประมวลผลเพียง 33 - 35 คำสั่ง และใช้เวลาในการประมวลผลคำสั่งเพียง 1 หรือ 2 machine cycle ต่อคำสั่งเท่านั้น การประมวลผลคำสั่งเป็นลักษณะ Pipe Line คือขณะประมวลผลคำสั่งแรกจะทำการโหลดคำสั่งถัดไปมาเตรียมรอไว้ ทำให้การทำงานที่รวดเร็วมาก นอกจากนี้ในตัวโครงสร้างยังประกอบด้วยฮาร์ดแวร์ฟังก์ชันโมดูลสำหรับใช้งานพิเศษต่าง ๆ มากมาย ได้แก่ โมดูล Analog to Digital Converter, USART, Timer / Counter, SPI, Compare / Capture / PWM, I2C เป็นต้น โมดูลเหล่านี้มีส่วนเพิ่มขีดความสามารถให้นำไปใช้งานได้ อย่างหลากหลาย ประกอบกับมีเครื่องมือในการพัฒนาที่เพียบพร้อม คุณสมบัติของไมโครคอนโทรลเลอร์ PIC16F877 มีดังนี้คือ

- มีคำสั่งในภาษาแอสเซมบลี 35 คำสั่ง
- ใช้ความถี่ออสซิลเลเตอร์ได้สูงสุด 20 MHz
- มีหน่วยความจำโปรแกรม Flash Memory ขนาด 8 K word (14-bit words)
- มีหน่วยความจำข้อมูลแบบ RAM 368 Bytes
- มีหน่วยความจำข้อมูลแบบ EEPROM 256 Byte
- มีการตอบสนองอินเทอร์รัพท์ทั้งหมด 14 แหล่ง
- สามารถเลือกกระดัดบการป้องกันข้อมูล (Code Protection) ได้
- มีโหมดประหยัดพลังงาน (Sleep Mode)
- สามารถเลือกแหล่งสัญญาณนาฬิกาได้หลายโหมด XT RC และออสซิลเลเตอร์พลังงานต่ำ
- มีฟังก์ชันการรักษาเสถียรภาพการทำงาน ได้แก่ POR, PWRT, OST, BOR และ WDT
- การโปรแกรมตัวชิพแบบ ICSP (ICSP : In-Circuit Serial Programming)
- สามารถทำงานที่ไฟเลี้ยงวงจรตั้งแต่ 2.0 V ถึง 5.5 V
- ขาพอร์ต I/O แต่ละขา สามารถรับและปล่อยกระแสได้สูงสุด 25 mA
- มีโมดูล Timer / Counter ใช้งานทั้งหมด 3 ตัว Timer 0, Timer 1, และ Timer 2
- มีโมดูล CCP (CCP : Compare / Capture / PWM) จำนวน 2 ชุด
- มีโมดูล Analog to Digital Converter ความละเอียด ขนาด 8 บิต และ 10 บิต จำนวน 8 ช่อง ภายในตัวชิพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีโมดูลสื่อสารอนุกรมแบบ USART (USART : Universal Synchronous Asynchronous Receiver / Transmitter)

- มีพอร์ต I/O จำนวน 5 พอร์ต ได้แก่ พอร์ต A , B , C , D , และ E มีขา I/O รวมกัน 33 ขาดังนี้คือ


PORTA มี 5 ขา RA0 ถึง RA5

PORTB มี 8 ขา RB0 ถึง RB7

PORTC มี 8 ขา RC0 ถึง RC7

PORTD มี 8 ขา RD0 ถึง RD7

PORTE มี 3 ขา RE0 ถึง RE2




รูปที่ 2.6 แสดงตำแหน่งขา (PIN Diagram) ของตัวถังแบบ PDIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Key Features PICmicro™ Mid-Range Reference Manual (DS33023)	PIC16F873	PIC16F874	PIC16F876	PIC16F877
Operating Frequency	DC - 20 MHz	DC - 20 MHz	DC - 20 MHz	DC - 20 MHz
RESETS (and Delays)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)	POR, BOR (PWRT, OST)
FLASH Program Memory (14-bit words)	4K	4K	8K	8K
Data Memory (bytes)	192	192	368	368
EEPROM Data Memory	128	128	256	256
Interrupts	13	14	13	14
I/O Ports	Ports A,B,C	Ports A,B,C,D,E	Ports A,B,C	Ports A,B,C,D,E
Timers	3	3	3	3
Capture/Compare/PWM Modules	2	2	2	2
Serial Communications	MSSP, USART	MSSP, USART	MSSP, USART	MSSP, USART
Parallel Communications	—	PSP	—	PSP
10-bit Analog-to-Digital Module	5 input channels	8 input channels	5 input channels	8 input channels
Instruction Set	35 Instructions	35 Instructions	35 Instructions	35 Instructions

ตารางที่ 2.1 เปรียบเทียบความสามารถของไมโครคอนโทรลเลอร์ PIC16F87F



รูปที่ 2.7 แสดงสถาปัตยกรรมที่เป็นโครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของขาสัญญาณ I/O และอื่น ๆ ของไมโครคอนโทรลเลอร์ ตระกูล PIC16F87X มีดังนี้

Pin Name	DIP Pin#	SOIC Pin#	I/O/P Type	Buffer Type	Description
OSC1/CLKIN	9	9	I	ST/CMOS ⁽³⁾	Oscillator crystal input/external clock source input.
OSC2/CLKOUT	10	10	O	—	Oscillator crystal output. Connects to crystal or resonator in crystal oscillator mode. In RC mode, the OSC2 pin outputs CLKOUT which has 1/4 the frequency of OSC1, and denotes the instruction cycle rate.
MCLR/VPP	1	1	I/P	ST	Master Clear (Reset) input or programming voltage input. This pin is an active low RESET to the device.
RA0/AN0	2	2	I/O	TTL	PORTA is a bi-directional I/O port. RA0 can also be analog input0.
RA1/AN1	3	3	I/O	TTL	RA1 can also be analog input1.
RA2/AN2/VREF-	4	4	I/O	TTL	RA2 can also be analog input2 or negative analog reference voltage.
RA3/AN3/VREF+	5	5	I/O	TTL	RA3 can also be analog input3 or positive analog reference voltage.
RA4/T0CKI	6	6	I/O	ST	RA4 can also be the clock input to the Timer0 module. Output is open drain type.
RA5/SS/AN4	7	7	I/O	TTL	RA5 can also be analog input4 or the slave select for the synchronous serial port.
RB0/INT	21	21	I/O	TTL/ST ⁽¹⁾	PORTB is a bi-directional I/O port. PORTB can be software programmed for internal weak pull-up on all inputs. RB0 can also be the external interrupt pin.
RB1	22	22	I/O	TTL	
RB2	23	23	I/O	TTL	
RB3/PGM	24	24	I/O	TTL	RB3 can also be the low voltage programming input.
RB4	25	25	I/O	TTL	Interrupt-on-change pin.
RB5	26	26	I/O	TTL	Interrupt-on-change pin.
RB6/PGC	27	27	I/O	TTL/ST ⁽²⁾	Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming clock.
RB7/PGD	28	28	I/O	TTL/ST ⁽²⁾	Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming data.
RC0/T1OSO/T1CKI	11	11	I/O	ST	PORTC is a bi-directional I/O port. RC0 can also be the Timer1 oscillator output or Timer1 clock input.
RC1/T1OSI/CCP2	12	12	I/O	ST	RC1 can also be the Timer1 oscillator input or Capture2 input/Compare2 output/PWM2 output.
RC2/CCP1	13	13	I/O	ST	RC2 can also be the Capture1 input/Compare1 output/PWM1 output.
RC3/SCK/SCL	14	14	I/O	ST	RC3 can also be the synchronous serial clock input/output for both SPI and I ² C modes.
RC4/SDI/SDA	15	15	I/O	ST	RC4 can also be the SPI Data In (SPI mode) or data I/O (I ² C mode).
RC5/SDO	16	16	I/O	ST	RC5 can also be the SPI Data Out (SPI mode).
RC6/TX/CK	17	17	I/O	ST	RC6 can also be the USART Asynchronous Transmit or Synchronous Clock.
RC7/RX/DT	18	18	I/O	ST	RC7 can also be the USART Asynchronous Receive or Synchronous Data.
Vss	8, 19	8, 19	P	—	Ground reference for logic and I/O pins.
VDD	20	20	P	—	Positive supply for logic and I/O pins.

Legend: I = input O = output I/O = input/output P = power
— = Not used TTL = TTL input ST = Schmitt Trigger input

Note 1: This buffer is a Schmitt Trigger input when configured as the external interrupt.
2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
3: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

ตารางที่ 2.2 แสดงตำแหน่งขา ของไมโครคอนโทรลเลอร์ PIC16F873 / PIC16F876

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Name	DIP Pin#	PLCC Pin#	QFP Pin#	I/O/P Type	Buffer Type	Description
OSC1/CLKIN	13	14	30	I	ST/CMOS ⁽⁴⁾	Oscillator crystal input/external clock source input.
OSC2/CLKOUT	14	15	31	O	—	Oscillator crystal output. Connects to crystal or resonator in crystal oscillator mode. In RC mode, OSC2 pin outputs CLKOUT which has 1/4 the frequency of OSC1, and denotes the instruction cycle rate.
MCLR/VPP	1	2	18	I/P	ST	Master Clear (Reset) input or programming voltage input. This pin is an active low RESET to the device.
RA0/AN0	2	3	19	I/O	TTL	PORTA is a bi-directional I/O port. RA0 can also be analog input0.
RA1/AN1	3	4	20	I/O	TTL	RA1 can also be analog input1.
RA2/AN2/VREF-	4	5	21	I/O	TTL	RA2 can also be analog input2 or negative analog reference voltage.
RA3/AN3/VREF+	5	6	22	I/O	TTL	RA3 can also be analog input3 or positive analog reference voltage.
RA4/T0CKI	6	7	23	I/O	ST	RA4 can also be the clock input to the Timer0 timer/counter. Output is open drain type.
RA5/SS/AN4	7	8	24	I/O	TTL	RA5 can also be analog input4 or the slave select for the synchronous serial port.
RB0/INT	33	36	8	I/O	TTL/ST ⁽¹⁾	PORTB is a bi-directional I/O port. PORTB can be software programmed for internal weak pull-up on all inputs. RB0 can also be the external interrupt pin.
RB1	34	37	9	I/O	TTL	
RB2	35	38	10	I/O	TTL	
RB3/PGM	36	39	11	I/O	TTL	RB3 can also be the low voltage programming input.
RB4	37	41	14	I/O	TTL	Interrupt-on-change pin.
RB5	38	42	15	I/O	TTL	Interrupt-on-change pin.
RB6/PGC	39	43	16	I/O	TTL/ST ⁽²⁾	Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming clock.
RB7/PGD	40	44	17	I/O	TTL/ST ⁽²⁾	Interrupt-on-change pin or In-Circuit Debugger pin. Serial programming data.

Legend: I = input O = output I/O = input/output P = power
— = Not used TTL = TTL input ST = Schmitt Trigger input

- Note: 1: This buffer is a Schmitt Trigger input when configured as an external interrupt.
2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
3: This buffer is a Schmitt Trigger input when configured as general purpose I/O and a TTL input when used in the Parallel Slave Port mode (for interfacing to a microprocessor bus).
4: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

ตารางที่ 2.3 แสดงขาของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877

Pin Name	DIP Pin#	PLCC Pin#	QFP Pin#	I/O/P Type	Buffer Type	Description
RC0/T1OSO/T1CKI	15	16	32	I/O	ST	PORTC is a bi-directional I/O port. RC0 can also be the Timer1 oscillator output or a Timer1 clock input.
RC1/T1OSI/CCP2	16	18	35	I/O	ST	RC1 can also be the Timer1 oscillator input or Capture2 input/Compare2 output/PWM2 output.
RC2/CCP1	17	19	36	I/O	ST	RC2 can also be the Capture1 input/Compare1 output/PWM1 output.
RC3/SCK/SCL	18	20	37	I/O	ST	RC3 can also be the synchronous serial clock input/output for both SPI and I ² C modes.
RC4/SDI/SDA	23	25	42	I/O	ST	RC4 can also be the SPI Data In (SPI mode) or data I/O (I ² C mode).
RC5/SDO	24	26	43	I/O	ST	RC5 can also be the SPI Data Out (SPI mode).
RC6/TX/CK	25	27	44	I/O	ST	RC6 can also be the USART Asynchronous Transmit or Synchronous Clock.
RC7/RX/DT	26	29	1	I/O	ST	RC7 can also be the USART Asynchronous Receive or Synchronous Data.

ตารางที่ 2.4 แสดงขาของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RD0/PSP0	19	21	38	I/O	ST/TTL ⁽³⁾	PORTD is a bi-directional I/O port or parallel slave port when interfacing to a microprocessor bus.
RD1/PSP1	20	22	39	I/O	ST/TTL ⁽³⁾	
RD2/PSP2	21	23	40	I/O	ST/TTL ⁽³⁾	
RD3/PSP3	22	24	41	I/O	ST/TTL ⁽³⁾	
RD4/PSP4	27	30	2	I/O	ST/TTL ⁽³⁾	
RD5/PSP5	28	31	3	I/O	ST/TTL ⁽³⁾	
RD6/PSP6	29	32	4	I/O	ST/TTL ⁽³⁾	
RD7/PSP7	30	33	5	I/O	ST/TTL ⁽³⁾	
RE0/ \overline{RD} /AN5	8	9	25	I/O	ST/TTL ⁽³⁾	PORTE is a bi-directional I/O port. RE0 can also be read control for the parallel slave port, or analog input5. RE1 can also be write control for the parallel slave port, or analog input6. RE2 can also be select control for the parallel slave port, or analog input7.
RE1/ \overline{WR} /AN6	9	10	26	I/O	ST/TTL ⁽³⁾	
RE2/ \overline{CS} /AN7	10	11	27	I/O	ST/TTL ⁽³⁾	
VSS	12,31	13,34	6,29	P	—	Ground reference for logic and I/O pins.
VDD	11,32	12,35	7,28	P	—	Positive supply for logic and I/O pins.
NC	—	1,17,28,40	12,13,33,34	—	—	These pins are not internally connected. These pins should be left unconnected.

Legend: I = input O = output I/O = input/output P = power
 — = Not used TTL = TTL input ST = Schmitt Trigger input

Note 1: This buffer is a Schmitt Trigger input when configured as an external interrupt.
 2: This buffer is a Schmitt Trigger input when used in Serial Programming mode.
 3: This buffer is a Schmitt Trigger input when configured as general purpose I/O and a TTL input when used in the Parallel Slave Port mode (for interfacing to a microprocessor bus).
 4: This buffer is a Schmitt Trigger input when configured in RC oscillator mode and a CMOS input otherwise.

ตารางที่ 2.5 แสดงขา ของไมโครคอนโทรลเลอร์ PIC16F874 / PIC16F877

หน่วยความจำและรีจิสเตอร์ภายในตัวไมโครคอนโทรลเลอร์ (Internal Memory Units)

การทำงานของไมโครคอนโทรลเลอร์ มีลักษณะเป็นไบต์แมชีน (Byte Machine) ดังนั้นหน่วยความจำเป็นส่วนประกอบที่สำคัญมาก ในโครงสร้างของไมโครคอนโทรลเลอร์ ในตระกูล PIC16F87X จะมีหน่วยความจำที่อยู่ภายในตัวชิพ หลายส่วนด้วยกัน ได้แก่


- 1) หน่วยความจำโปรแกรม (Program Memory)
- 2) หน่วยความจำที่เป็นรีจิสเตอร์ใช้งานต่าง ๆ (Register Files)
- 3) หน่วยความจำข้อมูล หรือหน่วยความจำเอนกประสงค์ (Data Memory)
- 4) หน่วยความจำแบบที่ไม่ต้องใส่ไฟเลี้ยง หรือ EEPROM

หน่วยความจำทั้ง 4 ส่วนนี้ จะมีขนาดความจุ และการใช้งานที่แตกต่างกันไป ตามจุดประสงค์การใช้งานหน่วยความจำโปรแกรม เป็นหน่วยความจำที่ใช้เก็บและการประมวลผลคำสั่งในโปรแกรมที่ผู้ใช้ได้เขียนและบันทึกเก็บไว้ หน่วยความจำส่วนนี้จะมีขนาด 14 บิตตามรูปที่ 2.8 เป็นโครงสร้างประกอบด้วย Program Counter เป็นตัวชี้ตำแหน่งลำดับการประมวลผล (Execute Sequence Cycle) Stack Register เป็นหน่วยความจำที่พิกัดตำแหน่งลำดับการประมวลผล กรณีต้องกระโดดไปทำงานย่อย On-chip Program Memory เป็นเนื้อที่โปรแกรมที่ใช้ในการประมวลผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ประกอบด้วยตำแหน่งแอดเดรสที่สำคัญ ๆ คือ RESET Vector จะอยู่ที่ 0000h และ Interrupt Vector จะอยู่ที่ 0004h นอกนั้นเป็นตำแหน่งที่เก็บ โปรแกรมเริ่มตั้งแต่ 0005h ไปจนถึงตำแหน่งสุดท้ายของหน่วยความจำ



รูปที่ 2.8 แสดง โครงสร้าง STACK และหน่วยความจำโปรแกรม

(ก) สำหรับบอร์ด PIC16F876 / 877

(ข) PIC16F873 / 874

หน่วยความจำที่เป็นรีจิสเตอร์ใช้งานต่าง ๆ (Register Files) หน่วยความจำส่วนนี้จะประกอบด้วยรีจิสเตอร์ที่ใช้งานทั่วไป (General Purpose Registers) สำหรับไมโครคอนโทรลเลอร์ PIC16F877 จะมีจำนวน 386 ไบต์ และรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ (Special Function Registers) มีไว้สำหรับควบคุมการทำงานของระบบฮาร์ดแวร์ต่าง ๆ ภายในตัวชิพ ไม่สามารถไปใช้งานอื่นได้ โดยรีจิสเตอร์แต่ละตัวจะมีที่อยู่คงที่ (Fixed Address) และถูกกำหนดชื่อใช้งานไว้แล้ว โดยแบ่งเป็น 2 แบบ คือ แบบใช้งานจริง และแบบที่ถูกสงวนสำรองไว้ใช้งานเฉพาะ (Reserved) รีจิสเตอร์เหล่านี้จะถูกแบ่งออกเป็นส่วนย่อยได้ 4 ส่วน เรียกว่า Bank 0 Bank 1 Bank 2 และ Bank 3 เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่หอการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

104038

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	
Bank 0											
00h ⁽³⁾	INDF	Addressing (this location uses contents of FSR to address data memory (not a physical register))									0000 0000
01h	TMR0	Timer0 Module Register									xxxx xxxx
02h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte									0000 0000
03h ⁽³⁾	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxxx	
04h ⁽³⁾	FSR	Indirect Data Memory Address Pointer									xxxx xxxx
05h	PORTA	—	—	PORTA Data Latch when written: PORTA pins when read							--0x 0000
06h	PORTB	PORTB Data Latch when written: PORTB pins when read									xxxx xxxx
07h	PORTC	PORTC Data Latch when written: PORTC pins when read									xxxx xxxx
08h ⁽⁴⁾	PORTD	PORTD Data Latch when written: PORTD pins when read									xxxx xxxx
09h ⁽⁴⁾	PORTE	—	—	—	—	—	RE2	RE1	RE0	---- -xxx	
0Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter						--0 0000
0Bh ⁽³⁾	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	
0Ch	PIR1	PSPIF ⁽³⁾	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	0000 0000	
0Dh	PIR2	—	(5)	—	EEIF	BCLIF	—	—	CCP2IF	-x-0 0--0	
0Eh	TMR1L	Holding register for the Least Significant Byte of the 16-bit TMR1 Register									xxxx xxxx
0Fh	TMR1H	Holding register for the Most Significant Byte of the 16-bit TMR1 Register									xxxx xxxx
10h	T1CON	—	—	T1CKPS1	T1CKPS0	T1OSCEN	T1SYNC	TMR1CS	TMR1ON	--00 0000	
11h	TMR2	Timer2 Module Register									0000 0000
12h	T2CON	—	TOUTPS3	TOUTPS2	TOUTPS1	TOUTPS0	TMR2ON	T2CKPS1	T2CKPS0	--00 0000	
13h	SSPBUF	Synchronous Serial Port Receive Buffer/Transmit Register									xxxx xxxx
14h	SSPCON	WCOL	SSPOV	SSPEN	CKP	SSPM3	SSPM2	SSPM1	SSPM0	0000 0000	
15h	CCPR1L	Capture/Compare/PWM Register1 (LSB)									xxxx xxxx
16h	CCPR1H	Capture/Compare/PWM Register1 (MSB)									xxxx xxxx
17h	CCP1CON	—	—	CCP1X	CCP1Y	CCP1M3	CCP1M2	CCP1M1	CCP1M0	--00 0000	
18h	RCSTA	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	
19h	TXREG	USART Transmit Data Register									0000 0000
1Ah	RREG	USART Receive Data Register									0000 0000
1Bh	CCPR2L	Capture/Compare/PWM Register2 (LSB)									xxxx xxxx
1Ch	CCPR2H	Capture/Compare/PWM Register2 (MSB)									xxxx xxxx
1Dh	CCP2CON	—	—	CCP2X	CCP2Y	CCP2M3	CCP2M2	CCP2M1	CCP2M0	--00 0000	
1Eh	ADRESH	A/D Result Register High Byte									xxxx xxxx
1Fh	ADCON0	ADCS1	ADCS0	CHS2	CHS1	CHS0	GO/DONE	—	ADON	0000 00-0	

Legend: x = unknown, u = unchanged, v = value depends on condition, - = unimplemented, read as '0', r = reserved.
Shaded locations are unimplemented, read as '0'.

- Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.
2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.
3: These registers can be addressed from any bank.
4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.
5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.

ตารางที่ 2.6 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	
Bank 1											
80h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)								0000 0000	
81h	OPTION_REG	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	
82h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte								0000 0000	
83h ⁽³⁾	STATUS	IRP	RP1	RP0	T0	PD	Z	DC	C	0001 1xxxx	
84h ⁽³⁾	FSR	Indirect Data Memory Address Pointer								xxxx xxxx	
85h	TRISA	—	—	PORTA Data Direction Register						--11 1111	
86h	TRISB	PORTB Data Direction Register								1111 1111	
87h	TRISC	PORTC Data Direction Register								1111 1111	
88h ⁽⁴⁾	TRISD	PORTD Data Direction Register								1111 1111	
89h ⁽⁴⁾	TRISE	IBF	OBF	IBOV	PSPMODE	—	PORTE Data Direction Bits				0000 -111
8Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter					---0 0000	
8Bh ⁽³⁾	INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	
8Ch	PIE1	PSPIE ⁽²⁾	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	0000 0000	
8Dh	PIE2	—	(5)	—	EEIE	BCLIE	—	—	CCP2IE	-r-0 0--0	
8Eh	PCON	—	—	—	—	—	—	POR	BOR	---- --qq	
8Fh	—	Unimplemented								—	
90h	—	Unimplemented								—	
91h	SSPCON2	GCEN	ACKSTAT	ACKDT	ACKEN	RCEN	PEN	RSEN	SEN	0000 0000	
92h	PR2	Timer2 Period Register								1111 1111	
93h	SSPADD	Synchronous Serial Port (I ² C mode) Address Register								0000 0000	
94h	SSPSTAT	SMP	CKE	D/A	P	S	R/W	UA	BF	0000 0000	
95h	—	Unimplemented								—	
96h	—	Unimplemented								—	
97h	—	Unimplemented								—	
98h	TXSTA	CSRC	TX9	TXEN	SYNC	—	BRGH	TRMT	TX9D	0000 -010	
99h	SPBRG	Baud Rate Generator Register								0000 0000	
9Ah	—	Unimplemented								—	
9Bh	—	Unimplemented								—	
9Ch	—	Unimplemented								—	
9Dh	—	Unimplemented								—	
9Eh	ADRESL	A/D Result Register Low Byte								xxxx xxxx	
9Fh	ADCON1	ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0	0--- 0000	

Legend: x = unknown, u = unchanged, q = value depends on condition, - = unimplemented, read as '0', r = reserved.
Shaded locations are unimplemented, read as '0'.

Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.

2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.

3: These registers can be addressed from any bank.

4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.

5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.

ตารางที่ 2.7 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	
Bank 2											
100h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)									0000 0000
101h	TMR0	Timer0 Module Register									xxxx xxxx
102h ⁽³⁾	PCL	Program Counter's (PC) Least Significant Byte									0000 0000
103h ⁽³⁾	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	
104h ⁽³⁾	FSR	Indirect Data Memory Address Pointer									xxxx xxxx
105h	—	Unimplemented									—
106h	PORTB	PORTB Data Latch when written; PORTB pins when read									xxxx xxxx
107h	—	Unimplemented									—
108h	—	Unimplemented									—
109h	—	Unimplemented									—
10Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter						---0 0000
10Bh ⁽³⁾	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	
10Ch	EEDATA	EEPROM Data Register Low Byte									xxxx xxxx
10Dh	EEADR	EEPROM Address Register Low Byte									xxxx xxxx
10Eh	EEDATH	—	—	EEPROM Data Register High Byte						xxxx xxxx	
10Fh	EEADRH	—	—	—	EEPROM Address Register High Byte					xxxx xxxx	
Bank 3											
180h ⁽³⁾	INDF	Addressing this location uses contents of FSR to address data memory (not a physical register)									0000 0000
181h	OPTION_REG	RBP1	INTEDG	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	
182h ⁽³⁾	PCL	Program Counter (PC) Least Significant Byte									0000 0000
183h ⁽³⁾	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	C	0001 1xxx	
184h ⁽³⁾	FSR	Indirect Data Memory Address Pointer									xxxx xxxx
185h	—	Unimplemented									—
186h	TRISB	PORTB Data Direction Register									1111 1111
187h	—	Unimplemented									—
188h	—	Unimplemented									—
189h	—	Unimplemented									—
18Ah ^(1,3)	PCLATH	—	—	—	Write Buffer for the upper 5 bits of the Program Counter						---0 0000
18Bh ⁽³⁾	INTCON	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	
18Ch	EECON1	EEPGD	—	—	—	WRERR	WREN	WR	RD	x--- x000	
18Dh	EECON2	EEPROM Control Register2 (not a physical register)									---- ----
18Eh	—	Reserved maintain clear									0000 0000
18Fh	—	Reserved maintain clear									0000 0000

Legend: x = unknown, u = unchanged, q = value depends on condition, - = unimplemented, read as '0', r = reserved.
Shaded locations are unimplemented, read as '0'.

- Note 1: The upper byte of the program counter is not directly accessible. PCLATH is a holding register for the PC<12:8> whose contents are transferred to the upper byte of the program counter.
2: Bits PSPIE and PSPIF are reserved on PIC16F873/876 devices; always maintain these bits clear.
3: These registers can be addressed from any bank.
4: PORTD, PORTE, TRISD, and TRISE are not physically implemented on PIC16F873/876 devices; read as '0'.
5: PIR2<6> and PIE2<6> are reserved on these devices; always maintain these bits clear.


ตารางที่ 2.8 แสดงตำแหน่งบิตใช้งานรีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ที่เป็นฟังก์ชันการทำงานพิเศษเหล่านี้ ผู้ออกแบบระบบไมโครคอนโทรลเลอร์จะต้องเอาใจใส่ในรายละเอียดอย่างถี่ถ้วน หากการออกแบบไม่รอบคอบเพียงพอจะทำให้การใช้งานอาจมีปัญหาละเอียดและเป็นอันตรายต่อระบบและผู้เกี่ยวข้อง หรืออาจทำให้กลไกการทำงานของระบบเสียหายได้ โดยเฉพาะค่าบิตข้อมูลในรีจิสเตอร์ที่ควบคุมการทำงานของขา I/O ในสถานะการเริ่มทำงาน หรือสถานะการเกิด RESET เนื่องจากไฟตก หรือ เกิดการล้มเหลวการทำงาน หรือสถานะออกจาก Sleep Mode ข้อมูลบิตของรีจิสเตอร์เหล่านี้ในสถานะเกิด RESET ให้ดูได้จากคอลัมน์สุดท้ายของตารางที่ 2.6 ถึง 2.8 รายละเอียดการทำงานของรีจิสเตอร์ทั้งหมดนี้มีเป็นจำนวนมาก ให้ผู้อ่านต้องเลือกศึกษาเฉพาะในส่วนที่ต้องนำไปใช้งานใน Datasheet ของแต่ละเบอร์

โครงสร้างของขา I/O (Input / Output Ports)


1) พอร์ต A โครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 จะมี 6 ขา มีรีจิสเตอร์ที่เกี่ยวข้องการทำงานอยู่ 2 ตัว ได้แก่ PORTA เป็น Latch Output Buffer ที่ต่อกับขา I/O TRISA เป็นรีจิสเตอร์ที่ควบคุมการทำหน้าที่เป็น INPUT แล OUTPUT ของขา I/O Pin แต่ละขาอย่างอิสระ ADCON1 รีจิสเตอร์ที่ควบคุมการใช้งานให้พอร์ต A รับสัญญาณ Analog หรือ digital และ ADCON0 เป็นรีจิสเตอร์ที่ควบคุมช่องการรับสัญญาณอนาล็อก โครงสร้างของพอร์ต A มี 2 แบบคือ ขา RA0 - RA3 และ RA5 เป็นขาพอร์ตที่สามารถรับสัญญาณอนาล็อก และดิจิทัลได้



รูปที่ 2.10 โครงสร้างการทำงานของพอร์ต RA0 – RA3 และ RA5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา RA4 / T0CKI ทำหน้าที่รับสัญญาณดิจิทัลได้เพียงอย่างเดียว และเป็นขาที่รับสัญญาณพัลส์ที่
ป้อนเข้า Timer 0 และที่ภาคเข้าพุทเป็นแบบ Open Drain



รูปที่ 2.11 โครงสร้างของขา RA4/T0CKI

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other RESETS
05h	PORTA	—	—	RA5	RA4	RA3	RA2	RA1	RA0	--0x 0000	--0u 0000
85h	TRISA	—	—	PORTA Data Direction Register						--11 1111	--11 1111
9Fh	ADCON1	ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0	--0- 0000	--0- 0000

Legend: x = unknown, u = unchanged, - = unimplemented locations read as '0'.
Shaded cells are not used by PORTA.

ตารางที่ 2.9 เป็นรีจิสเตอร์ที่ใช้งานร่วมกับพอร์ต A

ในการใช้งานร่วมกับภาษา PIC Basic Pro Compiler เราจะต้องเขียนโปรแกรมที่กำหนดทิศทางอินพุท / เอาพุท และ การใช้งานอนาล็อกและดิจิทัลไว้ล่วงหน้าดังนี้

TRISA = %111111 ‘ กำหนดให้ทุกขา พอร์ต A เป็นอินพุท

TRISA = %11000 ‘ กำหนดให้ RA0 - RA3 เป็นขาเอาพุท และ RA4 RA5 เป็นอินพุท

ADCON1 = 7 ‘ กำหนดพอร์ต A ทุกขาเป็นอนาล็อก

ADCON1 = 0 ‘ กำหนดพอร์ต A ทุกขา ยกเว้น RA4 รับสัญญาณอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ ADCON1 เป็นรีจิสเตอร์ที่ควบคุมการใช้งานรับสัญญาณอนาล็อกของพอร์ต A และ
พอร์ต E

U-0	U-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0
bit 7							bit 0

bit 7 **ADFM:** A/D Result Format Select bit
1 = Right justified. 6 Most Significant bits of ADRESH are read as '0'.
0 = Left justified. 6 Least Significant bits of ADRESL are read as '0'.

bit 6-4 **Unimplemented:** Read as '0'

bit 3-0 **PCFG3:PCFG0:** A/D Port Configuration Control bits:

PCFG3: PCFG0	AN7 ⁽¹⁾ RE2	AN6 ⁽¹⁾ RE1	AN5 ⁽¹⁾ RE0	AN4 RA5	AN3 RA3	AN2 RA2	AN1 RA1	AN0 RA0	VREF+	VREF-	CHAN/ Refs ⁽²⁾
0000	A	A	A	A	A	A	A	A	VDD	VSS	8/0
0001	A	A	A	A	VREF+	A	A	A	RA3	VSS	7/1
0010	D	D	D	A	A	A	A	A	VDD	VSS	5/0
0011	D	D	D	A	VREF+	A	A	A	RA3	VSS	4/1
0100	D	D	D	D	A	D	A	A	VDD	VSS	3/0
0101	D	D	D	D	VREF+	D	A	A	RA3	VSS	2/1
011x	D	D	D	D	D	D	D	D	VDD	VSS	0/0
1000	A	A	A	A	VREF+	VREF-	A	A	RA3	RA2	6/2
1001	D	D	A	A	A	A	A	A	VDD	VSS	6/0
1010	D	D	A	A	VREF+	A	A	A	RA3	VSS	5/1
1011	D	D	A	A	VREF+	VREF-	A	A	RA3	RA2	4/2
1100	D	D	D	A	VREF+	VREF-	A	A	RA3	RA2	3/2
1101	D	D	D	D	VREF+	VREF-	A	A	RA3	RA2	2/2
1110	D	D	D	D	D	D	D	A	VDD	VSS	1/0
1111	D	D	D	D	VREF+	VREF-	D	A	RA3	RA2	1/2

A = Analog input D = Digital I/O

Note 1: These channels are not available on PIC16F873/876 devices.
Note 2: This column indicates the number of analog channels available as A/D inputs and the number of analog channels used as voltage reference inputs.

Legend:


R = Readable bit W = Writable bit U = Unimplemented bit, read as '0'
- n = Value at POR '1' = Bit is set '0' = Bit is cleared x = Bit is unknown

ตารางที่ 2.10 แสดงบิตข้อมูลในรีจิสเตอร์ ADCON1 สำหรับควบคุมการทำงานของพอร์ต A
และพอร์ต E ให้รับข้อมูลดิจิทัล และอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อควรใส่ใจในรายละเอียดการออกแบบใช้งาน คือ ตามตารางที่ 8 เมื่อสถานะเริ่มทำงาน หรือ POR พอร์ต A จะถูกกำหนดให้เป็นอินพุท และรับสัญญาณอนาล็อก ดังนั้นในคำสั่งเบื้องต้นจะต้องกำหนดค่าในรีจิสเตอร์ TRISA และ ADCON1 ให้เข้ากับการใช้งาน รายละเอียดการใช้งานในเบื้องต้น มีรายละเอียด ตามรูปที่ 9 บิต PCFG0 - PCFG3 เป็นบิตที่ใช้ควบคุม ให้ขา I/O ของทั้ง พอร์ต A และพอร์ต E ให้รับข้อมูลดิจิทัล หรืออนาล็อกได้ โดยการให้เลือกกำหนดว่า ขา I/O ใน พอร์ตใด ที่ต้องการให้รับค่าสัญญาณเป็นดิจิทัลหรืออนาล็อก โดยให้ดูในตาราง หากเป็น A หมายถึงรับอนาล็อก และ D หมายถึง ดิจิตอล เมื่อเลือกแล้วก็กำหนดค่าในรีจิสเตอร์ ADCON1 ไปตามนั้น


2) พอร์ต B โครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 จะมี 8 ขา มีรีจิสเตอร์ที่เกี่ยวข้องการทำงานอยู่ 2 ตัว ได้แก่ PORTB เป็น Latch Output Buffer ที่ต่อกับขา I/O TRISB เป็น รีจิสเตอร์ที่ควบคุมการทำหน้าที่เป็น INPUT และ OUTPUT เช่นเดียวกับพอร์ต A พอร์ต B ถูกออกแบบให้มีขาที่สามารถรับสัญญาณอินเทอร์รัพท์จากภายนอกได้ทั้งหมด 5 ขา คือ RB0/INT เป็นขาที่รับได้โดยตรง และขา RB4 - RB7 สำหรับใช้งานด้านการออกแบบการรับข้อมูลแบบ Keypad ซึ่งเป็นวิธีการรับข้อมูลที่มีประสิทธิภาพสูงขึ้น ตาม โครงสร้างรูปที่ 10 จะมีขาสำหรับควบคุมการทำ Weak Pull-up และขารับสัญญาณอินเทอร์รัพท์ RB0/INT และรูปที่ 11 แสดงวงจรการต่อสัญญาณไปเซตแฟล็กบิต RBIF ทั้ง 4 ขา



Note 1: I/O pins have diode protection to V_{DD} and V_{SS}.
2: To enable weak pull-ups, set the appropriate TRIS bit(s) and clear the RBPU bit (OPTION_REG<7>).

รูปที่ 2.12 แสดงโครงสร้างขา RB3 : RB0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 แสดง โครงสร้างขา RB7 : RB4

ขา RB6 และ RB7 เป็นขาที่ใช้งานโปรแกรมตัวชิพ อีกหน้าที่หนึ่งคือย ดั้งนั้นการออกแบบวงจรต้องมีสวิทช์สับเปลี่ยนหน้าที่การใช้งานของขา I/O ดังกล่าวด้วย หากจะต้องออกแบบให้บอร์ดทดลองมีวงจรโปรแกรมตัวชิพอยู่ด้วย ตามตารางที่ 2.11 เมื่อเกิดสถานะเริ่มทำงานหรือเกิด RESET ด้วยสถานะใดก็ตาม จะทำให้พอร์ต B ถูกกำหนดให้เป็นขาอินพุตทั้งหมด และมีการกำหนดให้มีการ Weak Pull-up หมดทุกขา ดังนั้นหากวงจรที่ออกแบบถูกกำหนดให้เป็นเอาพุต จะต้องกำหนดค่าในรีจิสเตอร์ TRISB ให้เป็นเอาพุตก่อนการเข้าสู่การใช้งานด้วย

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	Value on all other RESETS
06h, 106h	PORTB	RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0	x000x x000x	nnnn nnnn
86h, 186h	TRISB	PORTB Data Direction Register								1111 1111	1111 1111
81h, 181h	OPTION_REG	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111

Legend: x = unknown, u = unchanged. Shaded cells are not used by PORTB.

ตารางที่ 2.11 แสดงรีจิสเตอร์ที่เกี่ยวข้องกับการทำงานของพอร์ต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) พอร์ต C โครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 จะมี 8 ขา มีรีจิสเตอร์ที่เกี่ยวข้องการทำงานอยู่ 2 ตัว ได้แก่ PORTC เป็น Latch Output Buffer ที่ต่อกับขา I/O TRISC เป็นรีจิสเตอร์ที่ควบคุมการทำงานที่เป็น INPUT และ OUTPUT เช่นเดียวกับพอร์ต B พอร์ต C นอกจากใช้งานเป็น I/O เป็นปกติแล้วยังถูกนำไปใช้งานฟังก์ชันพิเศษอีกมากมาย ดังนี้ คือ

Name	Bit#	Buffer Type	Function
RC0/T1OSO/T1CKI	bit0	ST	Input/output port pin or Timer1 oscillator output/Timer1 clock input.
RC1/T1OSI/CCP2	bit1	ST	Input/output port pin or Timer1 oscillator input or Capture2 input/Compare2 output/PWM2 output.
RC2/CCP1	bit2	ST	Input/output port pin or Capture1 input/Compare1 output/PWM1 output.
RC3/SCK/SCL	bit3	ST	RC3 can also be the synchronous serial clock for both SPI and I ² C modes.
RC4/SDI/SDA	bit4	ST	RC4 can also be the SPI Data In (SPI mode) or data I/O (I ² C mode).
RC5/SDO	bit5	ST	Input/output port pin or Synchronous Serial Port data output.
RC6/TX/CK	bit6	ST	Input/output port pin or USART Asynchronous Transmit or Synchronous Clock.
RC7/RX/DT	bit7	ST	Input/output port pin or USART Asynchronous Receive or Synchronous Data.

Legend: ST = Schmitt Trigger Input

ตารางที่ 2.12 รายละเอียดการใช้งานขา I/O ของพอร์ต C ทั้ง 8 ขา

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	Value on all other RESETS
07h	PORTC	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0	xxxx xxxx	uuuu uuuu
87h	TRISC	PORTC Data Direction Register								1111 1111	1111 1111


Legend: x = unknown, u = unchanged

ตารางที่ 2.13 รีจิสเตอร์ที่ใช้ควบคุมการทำงานของพอร์ต C

จากตารางที่ 13 ในภาวะที่เริ่มทำงาน หรือ RESET ขา I/O จะมีสถานะเป็นอินพุต

4) พอร์ต D โครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 จะมี 8 ขา มีรีจิสเตอร์ที่เกี่ยวข้องการทำงานอยู่ 2 ตัว ได้แก่ PORTD เป็น Latch Output Buffer ที่ต่อกับขา I/O TRISD เป็นรีจิสเตอร์ที่ควบคุมการทำงานที่เป็น INPUT และ OUTPUT เช่นเดียวกับพอร์ต C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Note 1: I/O pins have protection diodes to VDD and VSS.

รูปที่ 2.14 โครงสร้างของพอร์ท D

ขา I/O ทุกขาถูกกำหนดให้เป็นขา Parallel Slave อีกหน้าที่หนึ่งตามตารางที่ 2.14

Name	Bit#	Buffer Type	Function
RD0/PSP0	bit0	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit0.
RD1/PSP1	bit1	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit1.
RD2/PSP2	bit2	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit2.
RD3/PSP3	bit3	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit3.
RD4/PSP4	bit4	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit4.
RD5/PSP5	bit5	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit5.
RD6/PSP6	bit6	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit6.
RD7/PSP7	bit7	ST/TTL ⁽¹⁾	Input/output port pin or parallel slave port bit7.

Legend: ST = Schmitt Trigger input, TTL = TTL input

Note 1: Input buffers are Schmitt Triggers when in I/O mode and TTL buffers when in Parallel Slave Port mode.

ตารางที่ 2.14 แสดงรายละเอียดการใช้งานขา I/O ของพอร์ท D

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on: POR, BOR	Value on all other RESETS
08h	PORTD	RD7	RD6	RD5	RD4	RD3	RD2	RD1	RD0	xxxx xxxx	nnnn nnnn
88h	TRISD	PORTD Data Direction Register								1111 1111	1111 1111
89h	TRISE	IBF	OBF	IBOV	PSPMODE	—	PORTE Data Direction Bits			0000 -111	0000 -111

Legend: x = unknown, u = unchanged, - = unimplemented, read as '0'. Shaded cells are not used by PORTD.

ตารางที่ 2.15 แสดงรีจิสเตอร์ที่ใช้ควบคุมการทำงานของพอร์ท D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) พอร์ต E โครงสร้างของไมโครคอนโทรลเลอร์ PIC16F877 จะมี 3 ขา มีรีจิสเตอร์ที่เกี่ยวข้องการทำงานอยู่ 2 ตัว ได้แก่ PORTE เป็น Latch Output Buffer ที่ต่อกับขา I/O TRISE เป็นรีจิสเตอร์ที่ควบคุมการทำงานที่เป็น INPUT และ OUTPUT ADCON1 เป็นรีจิสเตอร์ที่ควบคุมการใช้งานขา I/O ให้ทำงานรับสัญญาณดิจิทัล หรือ อนุล็อก ขา I/O ของพอร์ต E ยังถูกใช้งานเป็นขาควบคุมการทำงานในโหมดการอ่าน เขียน แบบขนาน (Parallel Mode Operation) อีกหน้าที่หนึ่ง

Name	Bit#	Buffer Type	Function
RE0/ \overline{RD} /AN5	bit0	ST/TTL ⁽¹⁾	I/O port pin or read control input in Parallel Slave Port mode or analog input: RD 1 = Idle 0 = Read operation. Contents of PORTD register are output to PORTD I/O pins (if chip selected)
RE1/ \overline{WR} /AN6	bit1	ST/TTL ⁽¹⁾	I/O port pin or write control input in Parallel Slave Port mode or analog input: WR 1 = Idle 0 = Write operation. Value of PORTD I/O pins is latched into PORTD register (if chip selected)
RE2/ \overline{CS} /AN7	bit2	ST/TTL ⁽¹⁾	I/O port pin or chip select control input in Parallel Slave Port mode or analog input: CS 1 = Device is not selected 0 = Device is selected

Legend: ST = Schmitt Trigger input, TTL = TTL input

Note 1: Input buffers are Schmitt Triggers when in I/O mode and TTL buffers when in Parallel Slave Port mode.

ตารางที่ 2.16 รายละเอียดการใช้งานขา I/O ของพอร์ต E


Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other RESETS
09h	PORTE	—	—	—	—	—	RE2	RE1	RE0	--- -xxx	--- -uuu
89h	TRISE	IBF	OBF	IBOV	PSPMODE	—	PORTE Data Direction Bits			0000 -111	0000 -111
9Fh	ADCON1	ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0	-0- 0000	--0- 0000

Legend: x = unknown, u = unchanged, - = unimplemented, read as '0'. Shaded cells are not used by PORTE.

ตารางที่ 2.17 รีจิสเตอร์ที่ใช้งานร่วมกับพอร์ต E


การใช้งานพอร์ต E ต้องระวัง เมื่อภาวการณ์เริ่มเปิดไฟทำงาน หรือการเกิด Reset กรณีต่าง ๆ จะทำให้ขา I/O มีสถานะเป็นอินพุท และรับสัญญาณเป็น อนุล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 แสดง โครงสร้างการของขา I/O พอร์ต E เมื่อทำงานเป็น Parallel Slave Port

การทำงานไมโครคอนโทรลเลอร์เป็น Parallel Slave Port Mode (PSP) มีประโยชน์ในการเชื่อมต่อกับอุปกรณ์ Parallel Data Bus และพอร์ทของไมโครโปรเซสเซอร์ได้โดยตรง โดยไม่ต้องการตัวแปลงใดๆ การเชื่อมต่ออุปกรณ์ Parallel จะต้องใช้ขา I/O สองพอร์ท คือ พอร์ท D เป็นพอร์ทข้อมูล และพอร์ท E เป็นพอร์ทควบคุม วงจรตามรูปที่ 14




รูปที่ 2.16 แสดงตัวอย่างวงจรการต่อเชื่อมกับอุปกรณ์ Parallel Data เพื่อใช้งานในโหมด PSP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การติดต่อ I²C

I²C ย่อมาจาก Inter-IC Communication หมายถึงการติดต่อระหว่างไอซี โดยบัส I²C ได้รับการพัฒนาขึ้นโดยบริษัทฟิลิปส์ (Philips) ด้วยจุดมุ่งหมายหลักคือ ต้องการให้ IC หรือโมดูลติดต่อกันได้ง่ายและควบคุมภายใต้สายสัญญาณเพียงสองสัญญาณ คือสายข้อมูล อีเส้นหนึ่งคือสาย สัญญาณนาฬิกาที่ใช้กำหนดจังหวะการทำงาน การต่ออุปกรณ์ร่วมบนบัส I²C ทำได้ง่ายมากเพียงต่อสายข้อมูลและสายสัญญาณนาฬิกาของอุปกรณ์แต่ละตัวขนานหรือต่อพ่วงกันไป ส่วนการกำหนดแอดเดรสหรือตำแหน่งสำหรับอุปกรณ์แต่ละตัว จะใช้รหัสข้อมูลและกำหนดสถานะลอจิกที่ขาแอดเดรสของอุปกรณ์แต่ละตัว



รูปที่ 2.17 แผนผังการเชื่อมต่อระบบบัส I²C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สายข้อมูลบนบัส PC มีชื่อเรียกอีกอย่างหนึ่งว่าสายข้อมูลอนุกรมหรือ SDA (Serial Interface Data) ส่วนสาย สัญญาณนาฬิกา มีชื่อเรียกว่า สายสัญญาณนาฬิกาอนุกรมหรือ SCL (Serial Clock Line)

จากรูป 2.17 แสดงผังการเชื่อมต่ออุปกรณ์ต่างๆบนบัส I²C ซึ่งเป็นอุปกรณ์เชื่อมต่อหลากหลาย เช่น ไอซีขยายพอร์ตอินพุท ไอซีแปลงสัญญาณอนาล็อกเป็นดิจิทัล และแปลงสัญญาณดิจิทัลเป็นอนาล็อก เป็นต้น

คุณสมบัติทั่วไปเกี่ยวกับ I²C

สาย SDA และ SCL เป็นสายสัญญาณ 2 ทิศทาง (Bi-directional line) ต้องมีการต่อตัวต้านทาน पुलล์อัปตลอดเวลา อัตราการถ่ายเทข้อมูลบนบัส I²C สูงถึง 100 Kbit/sec ในโหมดปกติ (standard Mode) และสูงถึง 400 Kbit/sec ในโหมดความเร็วสูง (fast mode) อุปกรณ์ที่ต่อร่วมบนบัส I²C จะต้องมีค่าความจุไฟฟ้าที่เกิดขึ้นระหว่างสองสาย SDA และ SCL ไม่เกิน 400pF การเข้าถึงข้อมูลในบัส I²C ใช้ข้อมูลการเข้าถึง 2 คำ คือ 7 บิต หรือ 10 บิต

หลักการของบัส I²C

การกำหนดรูปแบบของการติดต่อบนบัส หรือเรียกว่า โพรโตคอล(protocol) เพื่อให้ผู้ใช้งานทราบว่าขณะนี้อุปกรณ์ติดต่ออยู่ และอุปกรณ์ตัวใดเป็นตัวรับเป็นตัวส่ง ต่อไปนี้จะอธิบายลักษณะหน้าที่ และนิยามของอุปกรณ์ที่อยู่บนบัส I²C เพื่อเป็นข้อตกลงก่อนที่จะอธิบายการทำงานของระบบ I²C ต่อไป

อุปกรณ์ที่สร้างข้อมูลหรือส่งข้อมูล เรียกว่า “ตัวส่ง (Transmitter)”

อุปกรณ์ที่รับข้อมูลเรียกว่า “ตัวรับ (Receiver)” อุปกรณ์บน I²C สามารถเป็นได้ทั้งตัวรับและตัวส่ง บางอุปกรณ์ทำหน้าที่เป็นตัวรับอย่างเดียว

อุปกรณ์ที่ทำหน้าที่ควบคุมจังหวะการติดต่อ I²C เรียกว่า “มาสเตอร์ (master)”

อุปกรณ์ที่ถูกควบคุมหรืออุปกรณ์ที่ต่อพ่วงไปบนบัส I²C เรียกว่า “สเลฟ (slave)”


ข้อกำหนด 2 ประการสำหรับ I²C คือ

- 1). การถ่ายทอดข้อมูลเกิดขึ้นได้เมื่อบัสว่างเท่านั้น
- 2). ในระหว่างการถ่ายทอดข้อมูล เมื่อใดก็ตามที่สาย SCL มีสถานะเป็น ลจจิกสูง สายข้อมูล ต้อง รักษาข้อมูลไว้ อย่าให้เกิดการเปลี่ยนแปลงขึ้นเด็ดขาด


สถานะที่เกิดขึ้นบนบัส I²C

มีด้วยกัน 5 สถานะคือ

1. บัสว่าง (Bus not busy) สถานะนี้เกิดขึ้นเมื่อสถานะลจจิกสูงทั้งคู่ นั่นหมายความว่าบัสการถ่ายทอดข้อมูลเริ่มขึ้นได้
2. เริ่มต้นการถ่ายข้อมูล (start data transfer) เกิดขึ้นเมื่อสาย SDA มีการเปลี่ยนแปลงระดับลจจิกจากสูงไปต่ำในขณะที่สาย SCL มีลจจิกสูง เรียกสถานะนี้ว่า สถานะเริ่มต้น (START)
3. หยุดการถ่ายข้อมูล (stop data transfer) เกิดขึ้นเมื่อสาย SDA มีการเปลี่ยนแปลงจากลจจิกต่ำไปสูง ในขณะที่สาย SCL มีสถานะลจจิกสูง เรียกสถานะนี้ว่า สถานะหยุด (STOP)
4. การดำรงอยู่บนบัส (data valid) สถานะนี้เกิดถัดจากสถานะเริ่มต้นโดยสถานะจะเกิดลจจิกขึ้นที่สาย SDA คือข้อมูลที่ต้องการถ่ายทอด เมื่อสาย SCL เป็นลจจิกสูงสถานะสาย SDA ต้องคงที่เพื่อให้อุปกรณ์นั้นรับรู้ข้อมูลข้อมูลอ่านเกิดการเปลี่ยนแปลงได้ในขณะที่สาย SDA เป็นลจจิกต่ำ หากเกิดการเปลี่ยนแปลงระหว่างขณะที่สาย SCL เป็นลจจิกสูงอยู่ อุปกรณ์มาสเตอร์ที่ทำหน้าที่ควบคุมการถ่ายข้อมูลอาจจะแปลความหมายเป็น สถานะหยุด หรือ สถานะเริ่มได้
5. การรับรู้ข้อมูล (acknowledge) เกิดขึ้นหลังจากการที่ถ่ายทอดข้อมูลจากตัวส่งมายังตัวรับเกิดขึ้นอย่างสมบูรณ์ โดยจะทำการส่งข้อมูลมา 1 บิต เรียกว่าบิตรับรู้ (acknowledge bit) มีสถานะเป็นลจจิกสูงหลังจากส่งข้อมูลมาครบถ้วน



รูปที่ 2.18 แสดงสถานะเริ่มต้นและสถานะหยุด



รูปที่ 2.19 การส่งข้อมูล บนบัส I²C

การทำงานของบัส I²C

ก่อนที่จะเริ่มต้นการถ่ายทอดข้อมูลทั้งหมดระหว่างอุปกรณ์ต่างๆ ที่ติดต่อกันอยู่บนบัสต้องมีการอ้างถึงเสียก่อน โดยการอ้างถึงอุปกรณ์บนบัส I²C นั้นจะใช้การอ้างถึงแบบ 7 บิตและ 10 บิตในกรณีที่มีอุปกรณ์อยู่บนบัสไม่มากใช้การอ้างถึงแบบ 7 บิตก็เพียงพอต่อเมื่อมีอุปกรณ์มากกว่า 127 แอดเดรส จะใช้การอ้างถึงแบบ 10 บิตหลังจากติดต่อกับอุปกรณ์แต่ละตัวได้เรียนร้อยแล้ว ก็เริ่มการถ่ายทอดข้อมูลต่อไป


ใช้การอ้างถึงแบบ 10 บิตหลังจากติดต่ออุปกรณ์แต่ละตัวได้เรียนร้อยแล้ว ก็เริ่มการถ่ายทอดข้อมูลต่อไป

การอ้างถึงข้อมูลแบบ 7 บิต(7-bit addressing)

ข้อมูลไบต์แรกที่เกิดขึ้นหลังจากสถานะข้อมูลที่เกิดขึ้น คือข้อมูลที่ใช้ถึงอุปกรณ์ที่ต้องการติดต่อหรือข้อมูลแอดเดรส โดยมีรูปแบบแสดงในรูปที่ 2.19 ใน 7 บิตรวมทั้ง 7 บิตMSB ด้วยข้อมูลแอดเดรสของอุปกรณ์ สเตลท์ที่ติดต่อ โดยแบ่งเป็น บิตกำหนดแอดเดรสคงที่ (Fix address bit) จำนวน 4 บิต ซึ่งข้อมูลอุปกรณ์แต่ละตัวจะถูกกำหนดมาจากผู้ผลิตไม่สามารถเปลี่ยนแปลงแก้ไขได้ ถัดมาอีก 3 บิตเป็นบิตกำหนดกำหนด แอดเดรสที่สามารถโปรแกรมได้ (programmable address bit) โดยผู้ใช้งานจะต้องกำหนดสถานะลอจิกให้กับขา A0-A2 ของอุปกรณ์ที่เชื่อมต่อบนบัส I²C ส่วนในบิต LSB เป็นบิตที่ใช้กำหนดการอ่านหรือเขียนข้อมูลของสเตลท์ตัวนั้นๆหากบิต LSB เป็น “0” หมายถึงต้องการเขียนข้อมูลไปยังอุปกรณ์นั้นถ้าเป็น “1” จะเป็นการอ่านข้อมูลสเตลท์


ข้อมูลในไบต์ต่อมาคือ ข้อมูลควบคุม (Control byte) ในอุปกรณ์แต่ละตัวมีการกำหนดข้อมูลที่ควบคุมที่แตกต่างกันไป ยกตัวอย่าง ไอซีขยายพอร์ตมีข้อมูลควบคุมที่ใช้กำหนดว่า บิตใดเป็นอินพุตบิตใดเป็นเอาต์พุต ในขณะที่ ไอซี ADC/DAC ต้องการข้อมูลควบคุมเพื่อกำหนดให้ทำงานเป็นวงจร ADC หรือ DAC เป็นต้น

ข้อมูลในไบต์ต่อมาคือ ข้อมูลที่ทำการถ่ายทอดจริง (data) หลังจากที่มีการถ่ายทอดข้อมูลในแต่ละไบต์อุปกรณ์สเตลท์ที่ได้รับสัญญาณรับรู้การติดต่อกลับมาด้วยทุกครั้งเพื่อให้กระบวนการถ่ายทอดข้อมูลสามารถดำเนินต่อไปได้ แสดงผังรูปแบบข้อมูลอนุกรมที่เกิดขึ้นในการติดต่อบนบัส I²C การอ้างถึงแบบ 7 บิต



รูปที่ 2.20 การอ้างถึงข้อมูล 7 บิต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.21 รูปแบบทั่วไปของการเรียกใช้งาน address

การอ้างถึงแบบ 10 บิต

ในการอ้างถึงแบบนี้ยังคงใช้รูปแบบเหมือนกับ 7 บิตแต่จะมีข้อมูลที่เพิ่มเติมขึ้นมาเล็กน้อยโดยข้อมูลไบต์แรกหลังเกิดสถานะเริ่มต้น ต้องกำหนดให้ 5 บิตข้อมูลเป็น 11110 ส่วนอีก 2 บิตต่อมาแอดเดรสอุปกรณ์ที่ต้องการติดต่อในบิต LSB ของข้อมูลไบต์แรกยังเป็นการกำหนดว่าต้องการอ่านหรือเขียนข้อมูลอุปกรณ์เลขที่ต้องการติดต่อด้วยข้อมูลไบต์ถัดไปจึงเป็นข้อมูลแอดเดรสไบต์ที่ 2 ของอุปกรณ์ที่ต้องการติดต่อด้วยข้อมูลไบต์ถัดไปจึงเป็นข้อมูลควบคุม ข้อมูลหลังจากนั้นจึงเป็นข้อมูลที่ต้องการติดต่อ



รูปที่ 2.22 การอ้างถึงข้อมูล 10บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การฟیلเตอร์ (Filter)

วงจรฟیلเตอร์(Filter) หรือวงจรกรองสัญญาณไฟฟ้ามีบทบาทสำคัญมากในกระบวนการทั้งอนาล็อกและดิจิทัลใช้สำหรับกำจัดสัญญาณที่ไม่ต้องการออกและแยกสัญญาณที่มีความซับซ้อนออกมาเป็นส่วนๆเพื่อป้อนเข้าสู่วงจรต่างๆของระบบต่อไป ซึ่งโดยพื้นฐานแล้ว วงจรกรองสัญญาณไฟฟ้าก็เป็นเน็ตเวิร์ค (Network) ทางไฟฟ้าโดยประกอบขึ้นจากค่าอิมพีแดนซ์ (Impedance) ของอุปกรณ์พื้นฐานอันได้แก่ ตัวต้านทาน ตัวเก็บประจุ และตัวเหนี่ยวนำ เพื่อให้ได้คุณสมบัติตามที่ต้องการ

วงจรกรองความถี่ (Filters) สามารถแบ่งออกเป็น 2 แบบใหญ่ๆ คือ แบบพาสซีฟ (Passive filters) และแบบแอกทีฟ (Active filters)

วงจรกรองสัญญาณไฟฟ้าแบบพาสซีฟ (Passive Filter)

วงจรกรองสัญญาณไฟฟ้าแบบพาสซีฟจะประกอบไปด้วยอุปกรณ์ทางพาสซีฟ (Passive device) เป็นหลักได้แก่ ตัวเก็บประจุ และตัวเหนี่ยวนำ (บางครั้งอาจจะมีตัวต้านทานประกอบรวมอยู่ด้วย) เนื่องจากวงจรกรองสัญญาณไฟฟ้าแบบนี้มีราคาแพง การออกแบบที่ซับซ้อนจึงไม่เป็นที่นิยมนัก ข้อดีของวงจรกรองสัญญาณไฟฟ้าแบบพาสซีฟคือ สามารถตอบสนองความถี่ได้สูงมาก และสามารถใช้งานได้โดยไม่ต้องใช้แหล่งจ่ายไฟใดๆทั้งสิ้น

ในความเป็นจริงแล้ว สัญญาณที่ออกมาจากเอาต์พุตของวงจรกรองสัญญาณไฟฟ้าแบบพาสซีฟ จะเกิดการสูญเสีย(loss)ขึ้นเนื่องจากค่าอิมพีแดนซ์ของวงจรและเมื่อพิจารณาถึงการส่งผ่านของแถบความถี่จะบ่งบอกได้อย่างชัดเจน ว่าเป็นวงจรที่มีการส่งผ่านไม่คืนัก อย่างไรก็ตามสามารถแก้ไขปรับปรุงได้ โดยเพิ่มอุปกรณ์เข้าไปแต่สิ่งที่จะตามมาคือการออกแบบที่ซับซ้อนยุ่งยากมากยิ่งขึ้น

วงจรกรองสัญญาณไฟฟ้าแบบแอกทีฟ (Active Filter)

วงจรกรองสัญญาณไฟฟ้าแบบแอกทีฟจะประกอบไปด้วยอุปกรณ์ประเภทแอกทีฟ (อุปกรณ์ที่แสดงคุณสมบัติเมื่อมีพลังงานมากระตุ้น) เช่น ทรานซิสเตอร์ , ไดโอด , ออปแอมป์ เป็นต้น

ข้อดี

- ปรับแต่งง่าย
- การออกแบบก็ไม่ซับซ้อน
- มีเสถียรภาพในการทำงานสูง
- ขนาดเล็ก ราคาถูก

ข้อเสีย


- ตอบสนองความถี่ได้ไม่สูงนัก
- ใช้ไฟเลี้ยงในการทำงาน
-

ชนิดของวงจรกรองสัญญาณไฟฟ้า (Type of Electric Filter)

วงจรกรองสัญญาณไฟฟ้าจะยอมให้สัญญาณผ่านไปได้ในช่วงหนึ่ง ช่วงที่ยอมให้สัญญาณผ่านไปได้นี้เรียกว่า “พาสแบนด์ (Pass-band)” และจะมีการสกัดกั้นหรือลดทอนสัญญาณในบางช่วงของความถี่ ซึ่งช่วงที่ไม่ยอมให้สัญญาณผ่านนี้เรียกว่า “สตอปแบนด์ (Stop-band)” เมื่อพิจารณาในด้านการใช้งานแล้ว วงจรกรองสัญญาณไฟฟ้าจะถูกใช้งานใน 4 ลักษณะดังนี้

1. วงจรกรองสัญญาณไฟฟ้าความถี่ต่ำผ่าน (Low Pass Filter)
2. วงจรกรองสัญญาณไฟฟ้าความถี่สูงผ่าน (High Pass Filter)
3. วงจรกรองสัญญาณไฟฟ้าแถบความถี่ผ่าน (Band Pass Filter)
4. วงจรกรองสัญญาณไฟฟ้าตัดแถบความถี่ (Notch filter หรือ Band Eliminate filter)

การทำงานของวงจรกรองความถี่ (Filter) แต่ละชนิด แสดงดังรูป 2.23




รูปที่ 2.23 วงจรกรองความถี่และการทำงานของวงจรแต่ละชนิด

- (ก) วงจรทดสอบวงจรกรองความถี่
- (ข) การทำงานของวงจร LPF
- (ค) การทำงานของวงจร HPF
- (ง) การทำงานของวงจร BPF
- (จ) การทำงานของวงจร BEF

จากรูปที่ 2.23 (ข) ซึ่งเป็นผลการตอบสนองความถี่ของวงจร LPF จะพบว่าในทางความคิดหรืออุดมคติ ถ้าความถี่ของอินพุตมีค่ามากกว่า ความถี่ตัดที่ต้องการ (Cut off frequency, f_c) แล้ว วงจรจะตัดสัญญาณความถี่นั้น ไม่ให้ออกไปที่เอาต์พุตเลย แต่ในทางปฏิบัติวงจรไม่สามารถตอบสนองความถี่เช่นนั้นได้ วงจรจะค่อยๆ ลดการตอบสนองความถี่ของช่วงที่ไม่ต้องการลง ส่วนผลการตอบสนองความถี่ของวงจร HPF ดัง รูปที่ 2.23 (ค) มีลักษณะตรงกันข้ามกับวงจร LPF ส่วนใน รูปที่ 2.23 (ง) เป็นผลการ

ตอบสนองความถี่ของวงจร BPF คือ วงจรจะยอมให้ความถี่เฉพาะแถบหรือช่วงที่ต้องการเท่านั้นออกไปที่เอาต์พุต สำหรับผลของวงจร BEF ดังรูปที่ 2.23 (จ) ก็จะมีลักษณะตรงข้ามกับวงจร BPF จากในรูปที่ 2.23 (ข) เราจะเห็นว่าในทางปฏิบัติแล้ว เมื่อความถี่อินพุตเปลี่ยนแปลงถึงจุดตัดความถี่ (f_c) ของวงจร วงจรจะค่อยๆ ลดการตอบสนองความถี่ลง โดยอัตราการเปลี่ยนแปลงนี้จะขึ้นอยู่กับลำดับ (Order) ของวงจรกรองความถี่ซึ่ง โดยทั่วไป วงจรกรองความถี่มีตั้งแต่ลำดับที่ 1, 2, 3, 4 ไปเรื่อยๆ จนถึงลำดับที่ n สำหรับตัวอย่างลำดับของวงจรกรองความถี่ที่มีผลต่อการเปลี่ยนแปลงการตอบสนองความถี่ของวงจรของความถี่ต่ำ ย่าน (LPF) แสดงไว้ในรูปที่ 2.24



รูปที่ 2.24 การตอบสนองความถี่ของวงจรกรองความถี่ที่ลำดับต่าง ๆ

- (ก) ลำดับที่ 1 (First order)
- (ข) ลำดับที่ 2 (Second order)
- (ค) ลำดับที่ 3 (Third order)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 2.24 จะเห็นว่าวงจรรองความถี่ต่ำผ่านที่ตอบสนองความถี่ได้ใกล้เคียงกับอุดมคติมากที่สุด คือ ลำดับที่ 3 ถ้าลำดับยิ่งสูงกว่านี้ การตอบสนองความถี่ก็จะยิ่งใกล้เคียงกับอุดมคติมากขึ้นไปอีก แต่ก็ทำให้วงจรรองความถี่ที่มีลำดับสูงขึ้นมีความซับซ้อนเพิ่มขึ้นตามไปด้วย ในทางใช้งานจริง มักจะนิยมใช้ วงจรรองความถี่ลำดับที่ 2 (2nd order filter) มากกว่าเนื่องจากสามารถใช้ออปแอมป์เพียงตัวเดียวสร้างได้

วงจรรองความถี่ลำดับที่ 2 จากรูปที่ 2.24 (ข) พบว่ามีอัตราการตกของความถี่เมื่อเทียบกับอัตราขยายเท่ากับ -40 dB/decade โดยเครื่องหมายลบแสดงถึง อัตราให้เห็นว่าเป็นการตกและตัวเลขนี้หมายความว่าถึง วงจรรองความถี่ต่ำอยู่ลำดับที่ 2 ซึ่งจะมีอัตราการตกของอัตราขยาย 40 dB ต่อช่วง 10 เท่าของความถี่ ยกตัวอย่างเช่น ที่ความถี่ 1 kHz วงจรรองความถี่มีอัตราขยาย 40 dB (100 เท่า) เมื่อความถี่เพิ่มขึ้นไปถึง 10 kHz วงจรรองความถี่มีอัตราขยายลดลงเหลือ 0 dB (1 เท่า) เนื่องจากความถี่ 1 kHz ไปยังความถี่ 10 kHz เราเรียกที่ 1 decade

วงจรรองสัญญาณไฟฟ้าความถี่ต่ำผ่าน (Low pass Filter)

วงจรรองความถี่ต่ำผ่านลำดับที่ 1 (First Order)

วงจรรองความถี่ต่ำผ่านลำดับที่ 1 อยู่ในรูปที่ 2.25 ออปแอมป์คือเป็นวงจรตามแรงดันเพื่อให้เอาต์พุตอิมพีแดนซ์ของวงจรรองความถี่มีค่าต่ำโดยค่าความถี่ตัด (f_c) สามารถกำหนดได้จากค่าอุปกรณ์ภายนอก ดังสมการ (1) วงจรใน




รูปที่ 2.25 วงจรรองความถี่ต่ำผ่านลำดับที่ 1

$$f_c = \frac{0.1591}{RC} \quad (2.1)$$

รูปที่ 2.25 นี้จะมีอัตราขยายรูปปิด (ACL) เท่ากับ 1 ตามสมการของวงจรตามแรงดัน

วงจรกรองความถี่ต่ำผ่านลำดับที่ 2 (Second Order)



รูปที่ 2.26 วงจรกรองความถี่ต่ำผ่านลำดับที่สอง

วงจรของความถี่ต่ำผ่านลำดับที่สอง สามารถสร้างได้ง่ายโดยใช้โอปแอมป์เพียงตัวเดียว ดังในรูปที่ 2.26 วงจรนี้อาจจะเรียกว่า วงจรกรองความถี่แบบ Sallen and Key ซึ่งตั้งชื่อตามผู้ออกแบบวงจร สำหรับวงจรนี้ความถี่ตัด (Cut off frequency, f_c) สามารถกำหนดได้จากค่าอุปกรณ์ที่ต่ออยู่ภายนอกตามสมการ (2.2)

$$f_c = \frac{1}{2\pi \sqrt{R_1 R_2 C_1 C_2}} \quad (2.2)$$


ถ้าหากเรากำหนดให้ $R_1 = R_2 = R_3$ และ $C_1 = C_2 = C_3$ สมการ (2.2) สามารถลดรูปได้เป็น

$$f_c = \frac{1}{2\pi RC}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองสัญญาณไฟฟ้าความถี่สูงผ่าน (High pass Filter)


วงจรกรองความถี่สูงผ่านลำดับที่ 1 (First Order)



รูปที่ 2.27 วงจรของควมถี่สูงผ่านลำดับที่ 1

จากวงจรกรองความถี่ต่ำผ่านในรูปที่ 2.25 ถ้าหากการสลับตำแหน่ง R และ C ดังรูปที่ 2.16 ก็จะได้วงจรกรองความถี่สูงผ่านที่มีสมการของควมถี่ตัดผ่านเท่ากับสมการ (2.1)

วงจรกรองความถี่สูงผ่านลำดับที่ 2 (Second Order)



รูปที่ 2.28 วงจรกรองความถี่สูงผ่านลำดับที่สอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่สูงผ่านลำดับที่ 2 มีลักษณะวงจรคล้ายกับวงจรกรองความถี่ต่ำผ่านในรูปที่ 2.26 เพียงแต่สลับตำแหน่งของ R และ C เท่านั้นดังแสดงในรูปที่ 2.17 ส่วนค่าความถี่ตัด (f_c) สามารถหาได้จากสมการ (2.3)

$$f_c = \frac{1}{2\pi RC} \quad (2.3)$$

การสร้างวงจรของความถี่ต่ำและสูงผ่านในลำดับที่สูงขึ้น

เราสามารถสร้างวงจรกรองความถี่ต่ำและสูงผ่านให้สูงกว่าลำดับที่สองได้ โดยการนำวงจรของความถี่ที่มีความถี่ตัดเท่ากันมาต่อเรียงกัน ดังรูปที่ 2.29 ซึ่งเราเรียกการต่อแบบนี้ว่าแคสเคด (Cascade) จะทำให้ได้ลำดับที่สูงขึ้นตามผลบวกของวงจรของความถี่ที่ต่อเรียงกัน




รูปที่ 2.29 การสร้างวงจรกรองความถี่ต่ำและสูงผ่านให้มีลำดับที่สูงขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองสัญญาณไฟฟ้าแถบความถี่ผ่าน (Band pass Filter)

วงจรกรองแถบความถี่ (Band Pass Filter, BPF) หรือ BPF เป็นวงจรที่กรองเอาเฉพาะความถี่ช่วงที่ต้องการออกมาเท่านั้น ดังนั้นการตอบสนองความถี่ของวงจร BPF นี้จะเป็นดังรูปที่ 2.30



รูปที่ 2.30 การตอบสนองความถี่ของวงจร BPF

ความถี่ศูนย์กลาง (Center Frequency, f_0) ของวงจร BPF สามารถกำหนดได้จากค่าอุปกรณ์ที่ต่อในวงจรเช่นเดียวกัน

ประสิทธิภาพ (Quality factor, Q) ของวงจร BPF นี้สามารถวัดได้จาก

$$Q = \frac{f_0}{BW} \quad (2.4)$$

เมื่อ BW คือ แถบความถี่ที่ต้องการให้ผ่าน มีหน่วยเป็น Hz หาได้จาก

$$BW = f_2 - f_1 \quad (2.5)$$

และ f_0 ก็สามารถหาได้จาก

$$f_0 = \sqrt{f_1 f_2} \quad (2.6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น

$$f_1 = \sqrt{\frac{BW^2}{4} + f_o^2} - \left(\frac{BW}{2}\right) \quad (2.7)$$

และ

$$f_2 = f_1 + BW$$

* หมายเหตุ ความถี่ศูนย์กลาง f_0 ไม่ใช่ค่าเฉลี่ยของ f_1 และ f_2



รูปที่ 2.31 วงจรกรองแถบความถี่ (BPF)

วงจรกรองแถบความถี่ แสดงต่อในรูปที่ 2.31 วงจรนี้จะมีอัตราขยายแบบลูปีด (Acl) เท่ากับ 1 ที่ความถี่ศูนย์กลาง f_0 โดย BW สามารถหาได้จาก

$$BW = \frac{0.1591}{RC} \quad (2.8)$$

และความถี่ศูนย์กลาง f_0 สามารถกำหนดได้จาก

$$f_0 = \frac{0.1125}{RC} \sqrt{1 + \frac{R}{R_r}} \quad (2.9)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ (2.8) และ (2.9) จะเห็นได้ว่า เราสามารถปรับค่าความถี่ศูนย์กลางได้ โดยไม่ทำให้ค่า ω_0 เปลี่ยน โดยการปรับที่ R_r ซึ่งสามารถหา R_r ได้จาก

$$R_r = \frac{R}{2Q^2 - 1} \quad (2.10)$$

วงจรกรองสัญญาณไฟฟ้าตัดแถบความถี่ (Notch filter หรือ Band Eliminate filter)

เราสามารถสร้างวงจรตัดแถบความถี่ (Band Elimination Filter, BEF) หรือเรียกอีกชื่อหนึ่งว่า วงจร Notch filter จากวงจร BPF และวงจรบวกสัญญาณโดยใช้ ออปแอมป์ ดังแสดงในรูปที่ 2.32 โดยสมการต่างๆ ยังมีค่าเท่ากับวงจร BPF จะต่างกันตรงที่การตอบสนองความถี่ที่มีลักษณะตรงข้ามกันเท่านั้น



รูปที่ 2.32 วงจรตัดแถบความถี่ที่สร้างจาก BPF และวงจรบวกสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงแซด (Z-Transform)

การแปลง Z คือ คณิตศาสตร์ที่ใช้เป็นเครื่องมือสำหรับวิเคราะห์และสังเคราะห์ระบบเวลาเป็นช่วงๆ เช่นเดียวกับที่เราคุ้นเคยกับการแปลงลาปลาซในการวิเคราะห์และสังเคราะห์ระบบเวลาต่อเนื่อง

การแปลงแซดเป็นการแปลงที่กระทำกับสัญญาณไม่ต่อเนื่อง แล้วให้ผลลัพธ์เป็นฟังก์ชันของตัวแปรเชิงซ้อน คือตัวแปร Z สำหรับสัญญาณ $x(n]$ ใดๆ การแปลงแซดของ $x(n]$ เขียนแทนด้วยสัญลักษณ์ $X(Z)$

$$\begin{aligned} Z\{x(n)\} &= X(Z) \\ &= \sum_{n=-\infty}^{\infty} x(n)z^{-n} \end{aligned} \quad (2.11)$$

และการแปลงแซดผกผัน (Inverse Z transform) มีนิยามว่า

$$x(n) = \frac{1}{2\pi} \oint_{\gamma} X(z)z^{n-1} dz \quad (2.12)$$

โดย $Z = e^{ST}$ โดยทั่วไปจะให้ $T = 1$ ซึ่งการแปลง Z นี้จะนำไปใช้เป็นเครื่องมือในการวิเคราะห์ระบบแบบไม่ต่อเนื่อง โดยสมมุติว่าระบบไม่ต่อเนื่องระบบหนึ่งนั้นมีผลตอบสนองอิมพัลส์ (Impulse response) เป็น $h(n]$ และการแปลง Z ของ $h(n]$ ได้ค่าเป็น $H(z)$ ซึ่ง $H(z)$ นี้ก็คือฟังก์ชันถ่ายโอน (Transfer Function) ของระบบโดยมีความสัมพันธ์กับการแปลง Z ของสัญญาณขาเข้าและสัญญาณขาออก ดังสมการ

$$H(z) = \frac{Y(z)}{X(z)} \quad (2.13)$$

สมการที่ (2.21) นี้ เป็นสมการความสัมพันธ์ในโดเมน Z สามารถนำไปใช้ประโยชน์ในการคำนวณค่าต่างๆ ของระบบ เช่น สมการผลต่างสืบเนื่อง, $h(n)$, $H(z)$, $y(n]$ เมื่อกำหนด $x(n]$ โดยถ้าหากทราบค่าใดค่าหนึ่งก็สามารถที่จะใช้การแปลง Z ในการหาค่าที่เหลืออยู่ได้ทั้งหมดได้อย่างมีประสิทธิภาพ

ในทางปฏิบัติสัญญาณ $x(n)$ ที่ใช้จะเป็นสัญญาณคอซอล (causal signal) คือ $x(n) = 0$ เมื่อ $n < 0$ ทำให้ค่าตัวแปร n ในสมการที่ (2.11) จะมีค่าตั้งแต่ 0 ถึง ∞ ซึ่งเรียกว่าการแปลง Z ด้านเดียวซึ่งมีคุณสมบัติที่สำคัญบางประการของการแปลง Z ดังนี้

1. ความเป็นเชิงเส้น (Linearity)

$$Z\{ax(n) + by(n)\} = aX(Z) + bY(Z) \quad (2.14)$$

2. การเลื่อน (Shift or Translation)

$$Z\{x(n-k)\} = Z^{-k} X(Z) \quad (2.15)$$

3. คอนโวลูชัน (Convolution)

$$Z\{f(n)*y(n)\} = Z\{f(n)\} Z\{g(n)\} = F(Z)G(Z) \quad (2.16)$$

วงจรรองความถี่แบบดิจิทัล

ความหมายของวงจรรองความถี่แบบดิจิทัล

วงจรรองความถี่แบบดิจิทัล คือ กระบวนการที่ไปดัดแปลงสเปกตรัมของสัญญาณให้มีสเปกตรัมเป็นไปตามข้อกำหนดที่ต้องการซึ่งอาจเป็นการเพิ่มค่าหรือลดค่าขนาดของสัญญาณในแถบความถี่ที่กำหนดให้ โดยในการวิเคราะห์และสังเคราะห์วงจรนั้น ต้องใช้เครื่องมือพื้นฐานทางคณิตศาสตร์เข้าช่วย ดังนั้นเราจึงเรียกว่า วงจรรองความถี่เชิงเลข

การที่วงจรรองความถี่เชิงเลขมีการนำมาประยุกต์ใช้งานกันอย่างกว้างขวาง อาจมาจากข้อได้เปรียบหลายประการดังต่อไปนี้

1. ผลการตอบสนองทางความถี่ของวงจรรองความถี่นั้น สามารถที่จะออกแบบให้มีความใกล้เคียงกับผลตอบสนองความถี่ที่กำหนดให้ หรือผลตอบสนองความถี่ที่ต้องการได้ นอกจากนี้การออกแบบวงจรรองความถี่ให้มีผลตอบสนองเชิงเส้นทำได้ง่าย

2. คุณสมบัติของวงจรรองความถี่ที่ออกแบบและสร้างแล้วจะไม่ขยับเลื่อน(Drift) ไปตามสภาพแวดล้อมหรืออุณหภูมิ หรือตามระยะเวลาการใช้งาน นอกจากนี้ยังสามารถใช้งานในย่านความถี่ต่ำเป็นอย่างดี

3. การประยุกต์ใช้งานเป็นวงจรรองความถี่แบบปรับตัวได้(Adaptive Filter) ทำได้ง่าย

4. ผู้ออกแบบสามารถออกแบบโดยคำนึงความยาวของคำ(Word length) ของตัวเลข ฐานสองที่ต้องการใช้ และยังสามารถออกแบบให้มีผลตอบสนองความถี่ตามต้องการได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. มีความเสถียรของวงจรกรองความถี่ ความเชื่อถือได้ ราคาหรือขนาดของวงจรกรองความถี่เชิงเลข สิ่งเหล่านี้กำลังได้รับการพัฒนาและปรับปรุงและมีแนวโน้มว่าจะให้ผลลัพธ์ที่ดีกว่าของวงจรกรองความถี่แบบอนาล็อก(Analog Filter) หรือเรียกว่า วงจรกรองความถี่เชิงอนุมาณ

วงจรกรองสัญญาณดิจิทัลสามารถเขียนอธิบายในรูปของบล็อกไดอะแกรมได้ดังรูปที่... โดยสัญญาณอินพุตซึ่งเป็นสัญญาณอนาล็อกจะถูกสุ่ม (Sampled) ด้วยช่วงเวลาทีค่าคงที่ค่าหนึ่งและสัญญาณที่ถูกสุ่มนี้จะเปลี่ยนให้อยู่ในรูปฐานสองโดยการแปลงสัญญาณดิจิทัลหรือสัญญาณเชิงเลข (Analog to Digital Converter) หลังจากนั้นเลขฐานสองที่แทนสัญญาณอนาล็อกที่เข้ามาทางอินพุตจะผ่านวงจรกรองสัญญาณดิจิทัล ต่อมาค่าเอาต์พุตที่ได้จากวงจรกรองสัญญาณดิจิทัลนี้จะถูกแปลงกลับเป็นสัญญาณอนาล็อกด้วยวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก



รูปที่ 2.33 แผนภาพของวงจรกรองสัญญาณดิจิทัล

วงจรกรองสัญญาณดิจิทัลสามารถแบ่งออกได้เป็น 2 ประเภทตามลักษณะของผลตอบสนองอิมพัลส์ได้แก่

1. วงจรกรองสัญญาณความถี่ดิจิทัลแบบผลตอบสนองอิมพัลส์จำกัดผลตอบสนองอิมพัลส์
2. วงจรกรองสัญญาณความถี่ดิจิทัลแบบผลตอบสนองอิมพัลส์ไม่จำกัดผลตอบสนองอิมพัลส์

วงจรกรองความถี่ดิจิทัลแบบผลตอบสนองอิมพัลส์จำกัดผลตอบสนองอิมพัลส์ มักเป็นวงจรที่ไม่มีกรป้อนกลับเป็นวงจรที่มีโครงสร้างง่ายๆ และมีเสถียรภาพที่ดี แต่มีข้อเสียที่จะให้วงจรกรองที่มีอันดับสูงถึงแม้จะต้องการให้มีความถี่ที่ง่ายก็ตาม

วงจรกรองความถี่ดิจิทัลแบบผลตอบสนองอิมพัลส์ไม่จำกัดผลตอบสนองอิมพัลส์เป็นวงจรที่มีการป้อนกลับ เป็นวงจรที่ใช้อันดับที่ต่ำกว่าวงจรกรองความถี่ดิจิทัลแบบผลตอบสนองอิมพัลส์จำกัดที่ความต้องการลักษณะทางความถี่เหมือนกันแต่การกรองจะมีความยุ่งยากกว่าและมีปัญหาเรื่องความเสถียรภาพไม่คีนัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองความถี่ไม่ป้อนกลับเชิงเลข (Finite Impulse Response ; FIR)

ผลการตอบสนองอิมพัลส์จำกัดนั้นคือหากเราป้อนสัญญาณอิมพัลส์ให้กับวงจรนี้แล้ว สัญญาณตอบสนองจะมีค่าจำกัด โดยเอาต์พุตของระบบจะขึ้นอยู่กับสัญญาณอินพุตนั้น จึงเรียกว่า วงจรรองความถี่ไม่ป้อนกลับ(non-recursive filter) ซึ่งสามารถเขียนสมการได้ดังนี้

ฟังก์ชันการถ่ายโอน


$$H(z) = \sum_{n=0}^{N-1} h_n z^{-n} \quad (2.17)$$

แทนค่า $z = e^{j\omega}$ จะได้ผลการตอบสนองความถี่ของวงจรรองความถี่ไม่ป้อนกลับเชิงเลข

$$H(\omega) = \sum_{n=0}^{N-1} h(n) e^{-j\omega n} \quad (2.18)$$

หรือในรูปสมการความต่าง คือ

$$y(n) = \sum_{k=0}^{N-1} h_k x(n-k)$$



รูปที่ 2.34 วงจรรอง FIR ที่สร้างอย่างตรงไปตรงมา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับตัวกรองแบบ FIR นั้นในการออกแบบสิ่งที่เราต้องการหา คือ ค่าของผลตอบสนองต่ออิมพัลส์ หรือ $h(n)$ ของระบบ สำหรับตัวกรอง FIR ที่มีความยาว N จุดเรากล่าวว่าเป็นตัวกรองที่มีอันเท่ากับ $N-1$ เหตุผลก็คือ มีการใช้สัญญาณเข้าย้อนหลังไป $N-1$ ตำแหน่ง

วงจรกรองความถี่ป้อนกลับเชิงเลข (Infinite Impulse Response; IIR)

รูปแบบของสมการ IIR ในรูปทั่วไปเมื่อทำการแปลง Z จะได้ ($a_0 = 1$)

$$H(z) = \frac{Y(z)}{X(z)} = \frac{\sum_{m=0}^M b_m z^{-m}}{1 - \sum_{k=1}^N a_k z^{-k}} \quad (2.19)$$




รูปที่ 2.35 IIR Filter (Bi-Quad) Second orders

ความแตกต่างที่เห็นได้อย่างชัดเจนระหว่างระบบที่ไม่มีป้อนกลับ (FIR) และระบบที่มีป้อนกลับ (IIR) คือระบบที่มีป้อนกลับมีทั้งโพล (pole) และซีโร (zero) ในขณะที่ระบบที่ไม่มีป้อนกลับมีซีโรเพียงอย่างเดียว การปรากฏโพลในระบบที่มีป้อนกลับอาจทำให้เกิดปัญหาเรื่องความเสถียรได้เพราะโพลอาจอยู่นอกวงกลม $|z| = 1$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแปลงอนาล็อกเป็นดิจิทัล (A/D Converter Circuits : ADC)

วงจร ADC เป็นวงจรที่ใช้ในการแปลงข้อมูลสัญญาณอนาล็อกที่อยู่ในรูปของแรงดันหรือกระแส ซึ่งเป็นสัญญาณอินพุตให้เป็นสัญญาณดิจิทัลที่เป็นสัญญาณเอาต์พุตในรูปแบบของไบนารี



รูปที่ 2.36 แผนผังของ ADC


การทำงานพื้นฐานของวงจร ADC

วงจร ADC แบบ Successive approximation

วงจร ADC แบบนี้ได้รับความนิยมมากในการนำมาเป็นวงจร ADC ในการการแปลงข้อมูลขนาด 8 ถึง 16 บิตจะมีความเร็วในการแปลงข้อมูลค่อนข้างเนื่องจากวงจรมีอัลกอริทึมในการค้นหาไบนารี (Binary Search) แทนการให้เริ่มต้นกระบวนการด้วยการเริ่มนับตั้งแต่ 0 เป็นต้นไป โดยปัจจุบันมี IC สำเร็จรูปที่เป็นวง ADC แบบ Successive approximation ให้เลือกมากมาย เช่น เบอร์ ADC0804-Series ของบริษัท National Semiconductor เป็นต้น

วงจรแปลงดิจิทัลเป็นอนาล็อก (D/A Converter Circuits : DAC)


วงจร DAC เป็นวงจรที่ใช้แปลงข้อมูลดิจิทัลที่อยู่ในรูปแบบไบนารีซึ่งเป็นสัญญาณอินพุตให้เป็นสัญญาณอนาล็อกเป็นสัญญาณเอาต์พุตในรูปแบบแรงดันหรือกระแส



รูปที่ 2.37 แผนผังของ DAC

การทำงานพื้นฐานของวงจร DAC

วงจร DAC แบบ R-2R Ladders



รูปที่ 2.38 วงจร DAC แบบ R-2R Ladders

เมื่อทำการวิเคราะห์ห้วงจรก็จะได้ว่า

$$I_1 = 2I_2 = 4I_3 = \dots = 2^{N-1} I_N$$

(2.20)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะได้

$$i_o = \frac{V_{REF}}{R} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \quad (2.21)$$

และ

$$v_o = -i_o R_f = -V_{REF} \left(\frac{b_1}{2} + \frac{b_2}{2^2} + \dots + \frac{b_N}{2^N} \right) \quad (2.22)$$

จากวงจรจะเห็นได้ว่าตัวต้านทานที่ใช้ในวงจรจะมีเพียง 2 ค่าและมีค่าที่แตกต่างกันเพียงเล็กน้อยเท่านั้นจึงสามารถแก้ไขปัญหาในการสร้างตัวต้านทานให้มีความเที่ยงตรงได้ไม่ยาก อย่างไรก็ตามกระแสที่ถูกดึงออกจากแหล่งจ่ายแรงดันอ้างอิงนั้นก็ยังคงมีค่าเปลี่ยนแปลงตามค่าอินพุตของวงจรอยู่ สามารถแก้ไขได้โดยวงจร Bipolar R-2R Ladders และในปัจจุบันก็มี IC สำเร็จรูปเป็นวงจร DAC แบบ R-2R Ladders ให้เลือกมากมายได้แก่ AD7523/7524(8 bit), AD7530/7533/7522 (10 bit), และ AD7521/7531/7541(12 bit) ส่วนที่เป็นวงจร DAC แบบ Bipolar R-2R Ladders มีเบอร์ AD561 (10 bit) เป็นต้น

อิกวอลไลเซอร์ (Equalizer)

อิกวอลไลเซอร์(Equalizer) คือ อุปกรณ์อิเล็กทรอนิกส์ที่ใช้ปรับแต่งสัญญาณความถี่เสียง คือ 20 Hz-20000 Hz ที่ครอบคลุมย่านความถี่ต่ำ คือ เสียงทุ้ม (bass) เช่น เสียงกลอง ย่านความถี่ปานกลาง คือ เสียงกลาง(mid-rang) เช่น เสียงมนุษย์ ย่านความถี่สูง คือ เสียงแหลม(treble) เช่น เสียงฉิ่ง

อิกวอลไลเซอร์ (Equalizer) เป็นอุปกรณ์ที่ได้รับความนิยมกันอย่างแพร่หลายทั้งในด้านความบันเทิงและในด้านอุตสาหกรรม คุณสมบัติพิเศษของอิกวอลไลเซอร์ คือ จะสามารถชดเชยการสูญเสียพลังงานที่ความถี่ใดความถี่หนึ่งได้ และยังสามารถเพิ่มพลังงานในความถี่ที่เราต้องการได้ คุณสมบัติดังกล่าวมาทำให้อิกวอลไลเซอร์ไม่ได้ให้ความสำคัญกับสัญญาณรบกวนที่เกิดขึ้นทั้งภายในและภายนอกของตัวอุปกรณ์เอง อีกทั้งช่วงความถี่ที่ใช้งานก็เป็นช่วงความถี่ที่กว้างเกิน ซึ่งไม่อาจเพียงพอกับความต้องการของผู้ใช้งาน จึงมีความจำเป็นที่ต้องเพิ่มความถี่ให้มีความละเอียดมากกว่าเดิมเพื่อให้เพียงพอต่อความต้องการของผู้ใช้งาน

ระบบอิกวอลไลเซอร์

อิกวอลไลเซอร์ คือ อุปกรณ์ที่ใช้วัดสัญญาณ เพื่อที่จะเปลี่ยนผลตอบสนองเชิงความถี่ของสัญญาณที่ผ่านเข้ามาเพื่อชดเชยการสูญเสียความถี่บางช่วงในระบบเครื่องเสียง ระบบเครื่องเสียงเหล่านี้ได้แก่ระบบบันทึก และเพลย์แบค ระบบเสียงสาธารณะหรือกระทั่งระบบเสียงไฮไฟ คำว่า Equalizer มาจากความหมายว่า การต้องการสร้างสัญญาณให้เท่ากับสัญญาณต้นแบบเดิม วัตถุประสงค์ที่เราใช้งานอิกวอลไลเซอร์ แบ่งเป็น 2 แบบคือ แบบแก้ไขสัญญาณให้ถูกต้อง และแบบเพิ่มคุณภาพการทำงาน

- แบบแก้ไขสัญญาณ จะใช้ระบบบันทึกเสียงในอุปกรณ์เสียงระบบดิจิทัล ตัวอย่างการใช้งานคือการใช้วงจรมัลติเพล็กซ์ในเทปคาสเซตทั้งตอนบันทึกและตอนเพลย์แบค ขบวนการนี้ใช้มานานแล้วซึ่งจำเป็นต้องมี เพื่อชดเชยความถี่บางช่วงที่สูญเสียในกระบวนการบันทึก

ในการใช้อิกวอลไลเซอร์ในระบบเสียงภายในห้องฟังเพลง มีหน้าที่แก้ไขผลตอบสนองเชิงความถี่ให้ถูกต้อง ผลตอบสนองเชิงความถี่ในห้องฟังเพลงต่างๆ จะเป็นปฏิกิริยาต่อกันกับตู้ลำโพง ตำแหน่งการวางลำโพง และรูปแบบสถาปัตยกรรมเสียงภายในห้อง ใการใช้งานแบบนี้วัตถุประสงค์หลักเพื่อเป็นพลังเสียงและคุณภาพเสียงภายในห้องหรือเพื่อให้ได้ยินชัดเจน

- แบบเพิ่มคุณภาพการทำงาน เพื่อเพิ่มคุณภาพของสัญญาณ อิกวอลไลเซอร์แบบนี้เป็นที่รู้จักกันทั่วไปในงานบันทึกดนตรี เพื่อใช้ในการเน้นหรือเสริมแต่งเสียงดนตรีบางชนิดเป็นพิเศษ เช่น ในกรณีที่ต้องการบันทึกเสียงดนตรี 2 ชั้นลงในเทปรีคเค็ยวกันเราอาจใช้อิกวอลไลเซอร์ก่อนการบันทึกเพื่อเน้นเสียงดนตรีหนึ่งๆ ให้ชัดเจนยิ่งขึ้น เช่น เสียงกลอง เป็นต้น

ชนิดของอิกวอลไลเซอร์

โดยหลักการแล้วอิกวอลไลเซอร์ทุกชนิดล้วนทำงานในแบบเดียวกัน แต่จะประกอบด้วยวงจรกรองความถี่ต่างๆ จำนวนหนึ่งเพื่อลดทอนหรือยกระดับสัญญาณช่วงความถี่หนึ่งในแถบสเปกตรัมเสียงอิกวอลไลเซอร์ที่ใช้กันอยู่มีหลายแบบ ได้แก่

- กราฟฟิคอิกวอลไลเซอร์ เป็นอิกวอลไลเซอร์อีกแบบหนึ่งที่นิยมใช้กันมากที่สุดนิยมใช้กันในระบบเครื่องเสียงภายในบ้านต่างๆ ใกราฟฟิคอิกวอลไลเซอร์จะประกอบไปด้วยวงจรกรองความถี่ชุดหนึ่งเพื่อทำการลดทอนหรือเพิ่มขนาดสัญญาณเฉพาะช่วงความถี่กลาง ปริมาณการตัดหรือเพิ่มขึ้นจะขึ้นอยู่กับปุ่มควบคุมที่มากในรูปของสไลด์โพเทนซิโอมิเตอร์วางอยู่ด้านหน้าตำแหน่งการจัดวางพอร์ตเหล่านี้จึงปรากฏในรูปการแสดงผลตอบสนองเชิงความถี่ที่ต้องการ การแบ่งขอยย่อยแถบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่การควบคุมแล้วแต่ช่วงเท่าของความถี่กลาง เช่น 1/3 ออกเตฟ เป็นต้น ช่วงความถี่ต่างๆที่เรานิยมใช้จะมีมาตรฐานเป็นตัวกำหนดเราเรียกมาตรฐานนี้ว่า ISO (International Standard Organization) แสดงค่าดังตารางต่อไปนี้

ลำดับตาม ISO	ความถี่กลาง (Hz)	ช่วงความถี่ 1/3 ออกเตฟ(Hz)	ช่วงความถี่ 1 ออกเตฟ(Hz)
13	20	17.8 - 22.4	
14	25	22.4 - 28.2	
15	31.5	28.2 - 35.5	22.4 - 44.7
16	40	35.5 - 44.7	
17	50	44.7 - 56.2	
18	63	56.2 - 70.8	44.7 - 89.1
19	80	70.8 - 89.1	
20	100	89.1 - 112	
21	125	112 - 141	89.1 - 178
22	160	141 - 178	
23	200	178 - 224	
24	250	224 - 282	178 - 355
25	315	282 - 355	
26	400	355 - 447	
27	500	447 - 562	355 - 708
28	630	562 - 708	
29	800	708 - 891	
30	1000	891 - 1120	708 - 1410
31	1250	1120 - 1410	
32	1600	1410 - 1780	
33	2000	1780 - 2240	1410 - 2820

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับตาม ISO	ความถี่กลาง (Hz)	ช่วงความถี่ 1/3 ออกเตฟ(Hz)	ช่วงความถี่ 1 ออกเตฟ(Hz)
34	2500	2240 - 2820	
35	3150	2820 - 3550	
36	4000	3550 - 4470	2820 - 5620
37	5000	4470 - 5620	
38	6300	5620 - 7080	
39	8000	7080 - 8910	5620 - 11200
40	10000	8910 - 11200	
41	12500	11200 - 14100	
42	16000	14100 - 17800	11200 - 22400
43	20000	17800 - 22400	

ตารางที่ 2.18 แสดงช่วงความถี่ออกเตฟตามมาตรฐานของ ISO

- พารากราฟฟิคอิควอไลเซอร์ อิควอไลเซอร์แบบนี้เป็นการผสมกันระหว่างอิควอไลเซอร์แบบกราฟฟิคและแบบพาราเมตริกกล่าวคือ ไม่เหมือนกับพาราเมตริกอิควอไลเซอร์ตรงที่มีปุ่มควบคุมแยกปรับค่าแบนด์วิธ ค่าQ และค่าความถี่กลางของฟิลเตอร์แต่ละชุดแทนที่จะใช้พอร์ตปรับแบบโรตารีก็มาใช้พอร์ตแบบเลื่อนขึ้นลงใน การควบคุมอัตราขยายของฟิลเตอร์แต่ละตัวแทนทำให้มีขอบเขตการใช้งานกว้างขึ้นในขณะที่เดียวกันจะมองเห็นช่วงการปรับแต่งความถี่ได้ง่ายจากหน้าปัดเครื่อง

- ดิจิตอลอิควอไลเซอร์ ดิจิตอลอิควอไลเซอร์ เป็นการใช้ CPU มาควบคุม ปกติจะมีอินพุตและเอาต์พุตเป็นแบบอนาล็อก ข้อดีของอิควอไลเซอร์แบบนี้คือ ความสามารถในการโปรแกรมได้ ความถี่ต่างๆที่กำหนดสามารถดูได้จากหน่วยความจำ ซึ่งในโครงการนี้เป็นการสร้างอิควอไลเซอร์ที่มีการแบ่งช่องความถี่ออกเป็น 7 ช่องสัญญาณโดยเราสามารถกำหนดความถี่ได้เอง และสามารถที่จะปรับอัตราขยายและการลดทอนได้ในช่วง -10 dB ถึง $+18$ dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

หลักการสร้างและการออกแบบ

ปฏิทินปฏิบัติงาน

ลำดับ ที่	รายการปฏิบัติงาน	สัปดาห์ที่																	
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
1	จุดประสงค์และหัวข้อ โครงการ	■	■	■															
2	ศึกษาการทำงานและ แนวทางออกแบบ				■	■	■	■	■										
3	สอบกลางภาค									■	■	■	■	■					
4	ทำPCB และ ศึกษา แนวทางการออกแบบ																		
5	ทำการทดลอง																		
6	จัดทำรายงานส่ง																		
7	เตรียมเสนอ โครงการ และสอบปลายภาค																		■
8	นำเสนอโครงการ																		■

ตารางที่ 3.1 แสดงปฏิทินปฏิบัติงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผังแสดงแนวคิดในการจัดทำโครงการ



รูปที่ 3.1 แสดงโฟลว์ชาร์ตการวางแผนงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการดำเนินงานของโครงการ Digital Equalizer


1. ทำการศึกษาค้นคว้าโครงการที่เราสนใจ แล้วทำการวางแผนการดำเนินโครงการ
2. นำโครงการที่ศึกษาค้นคว้าแล้ว และคิดว่าสามารถทำได้ นำเสนอกับอาจารย์ผู้สอน
3. จัดหาซื้อวัสดุและอุปกรณ์ที่ต้องใช้ในโครงการ
4. ทำการประกอบวงจรต่าง ๆ ของโครงการ พร้อมทั้งทดสอบการทำงานของแต่ละวงจร
5. ทำการทดลองต่อวงจรต่าง ๆ เข้าด้วยกัน พร้อมทั้งสังเกตปัญหาที่เกิดขึ้น แล้วนำปัญหานั้นมาดำเนินการแก้ไข
6. เมื่อนำวงจรต่าง ๆ มาเชื่อมต่อกันแล้ว สามารถทำงานได้อย่างมีประสิทธิภาพและไม่เกิดปัญหาแล้ว จึงนำเอาวงจรทั้งหมดประกอบลงกล่องควบคุม พร้อมทั้งติดตั้งอุปกรณ์ต่าง ๆ เข้ากับตัวเครื่อง
7. จัดทำปฏิญานិพนธ์ขึ้นเพื่อใช้เป็นหนังสืออ้างอิงเกี่ยวกับโครงการที่จัดทำขึ้น
8. สอบการนำเสนอโครงการที่จัดทำขึ้น
9. ส่งตัวเครื่องและปฏิญานิพนธ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างและออกแบบ

Block Diagram การทำงานของ Digital Equalizer



รูปที่ 3.2 แสดง Block Diagram การทำงานของ Digital Equalizer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ Block Diagram Digital Equalizer

หลักการทำงานของเบื้องต้นของ Digital Equalizer คือ เมื่อมีสัญญาณอินพุตจากแหล่งกำเนิดเสียง เข้ามายังบล็อกของ Digital Filter ในบล็อกนี้จะทำหน้าที่ประมวลผลสัญญาณเชิงดิจิทัล (Digital Signal Processing) ฟیلเตอร์ความถี่ต่างๆที่เข้ามาสามารถตอบสนองได้ 7 ย่านความถี่ ในส่วนของ บล็อก Microcontroller จะทำหน้าที่ส่งผ่านค่าพารามิเตอร์ต่างๆของการฟیلเตอร์ที่ได้จากการคำนวณ ในแต่ละย่านความถี่และค่าพารามิเตอร์ของระดับความดัง (Volume) ระดับเสียงทุ้ม (Bass) และ ระดับเสียงแหลม (Treble) เพื่อเป็นการเพิ่มหรือลดการตอบสนองของสัญญาณในย่านความถี่ต่างๆ โดยมีบล็อก Key Control เป็นสวิทช์ในการเลือกส่งผ่านค่าพารามิเตอร์ต่างๆ จากนั้นสัญญาณเสียง ที่บล็อก Digital Filter ก็จะถูกส่งออกไปยังลำโพงและบล็อก Display แสดงเป็นระดับสัญญาณไฟ ในย่านความถี่ต่างๆ

ในโครงการนี้จะใช้ IC TAS3004 เนื่องจากเป็น IC ที่ทำหน้าที่เป็นตัวประมวลผลทางสัญญาณ ดิจิตอล (DSP) มีคุณสมบัติดังนี้

- Programmable seven-band parametric equalization
- Programmable digital volume control
- Programmable digital bass and treble control
- Programmable dynamic range compression/expansion (DRCE)
- Programmable loudness contour/dynamic bass control
- Configurable serial port for audio data
- Two input data channels that can be mixed with digital data from the analog-to-digital converter (ADC) of the codec (analog input). These channels are controlled by I2C commands.
- Three output data channels: Left and right data go through equalization; bass, treble, DRCE, and volume to SDOUT1; SDOUT2 mixes left and right data. SDOUT2 operates as a center channel or subwoofer channel. The output of the ADC is available for additional processing
- Capability to configure ADC output to one of two monaural data streams or one stereo data stream


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Capability to digitally mix left and right input channels for a monaural output to facilitate subwoofer operation
- Serial I²C master/slave port that allows:
 - Downloading of control data to the device externally from the EPROM or an I²C master
 - Controlling other I²C devices
- Two I²C-selectable, single-ended analog input stereo channels
- Equalization bypass mode
- Single 3.3-V power supply
- Powerdown without reloading the coefficients
- Sampling rates: 32 kHz, 44.1 kHz, or 48 kHz
- Master clock frequency, 256fS or 512fS
- Can have crystal input to replace MCLK. Crystal input frequency is 256fS.
- Six GPI terminals for volume, bass, treble up/down control, mute, and selection of equalization filters



รูปที่ 3.3 ลักษณะของโครงสร้างภายนอกและขาการใช้งานต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.4 บล็อกไดอะแกรม โครงสร้างภายในของ IC TAS3004

จากบล็อกไดอะแกรม โครงสร้างภายในจะเห็นว่าประกอบไปด้วยส่วนที่สำคัญ 5 ส่วนคือ

1. พอร์ตสำหรับสัญญาณอนาล็อกอินพุต
2. พอร์ตสำหรับควบคุมการทำงานของ IC
3. พอร์ตเกี่ยวกับสัญญาณดิจิทัล อินพุต
4. พอร์ตสำหรับสัญญาณเอาต์พุต
5. ส่วนของไฟเลี้ยงต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


I²S Serial Interface Format เบื้องต้น



รูปที่ 3.5 แสดงรูปแบบการสื่อสารของ I²S

การสื่อสารแบบ I²S จะใช้สายสัญญาณสำหรับการสื่อสาร 3 เส้น คือ SCLK, LRCK และ SDIN ซึ่งสัญญาณ SCLK มีหน้าที่สำหรับเลือกข้อมูลแต่ละชุดเข้ามาประมวลผล สัญญาณ LRCLK เป็นสัญญาณสำหรับแยกสัญญาณทางซ้ายและทางขวาซึ่งสัญญาณนี้จะส่งออกมาจาก IC TAS3004 เพื่อนำไปควบคุมอุปกรณ์ Device ต่างๆ แล้วจะได้สัญญาณ SDIN ซึ่งเป็นสัญญาณที่ส่งมาจาก Device นั้นๆ


Digital Signal Processing Block diagram



รูปที่ 3.6 รูปแสดงบล็อกไดอะแกรมการทำงานของ IC TAS3004

จากบล็อกไดอะแกรมจะประกอบไปด้วยสัญญาณทางอินพุตทั้งทางซ้ายและขวามีหลักการทำงานที่เหมือนกันสามารถอธิบายได้ดังนี้คือเมื่อมีสัญญาณทางอินพุตเข้ามาซึ่งอินพุตประกอบไปด้วย 3 อินพุต ได้แก่ SDIN1, SDIN2 และ ANALOGIN เข้ามาที่ Mixer เพื่อผสมสัญญาณหรือเลือกสัญญาณอินพุต จะเข้าที่บล็อกของ Parametric Equalizer ซึ่งทำหน้าที่ประมวลผล DSP ซึ่งสามารถปรับค่าพารามิเตอร์ต่างๆ เพื่อกำหนดการกรองความถี่ได้ โดยจะคำนวณจากสมการกรองความถี่ที่ได้กล่าวมา สามารถกำหนดการกรองความถี่ได้ 7 แบบคือกรองได้ 7 ย่านความถี่ แล้วส่งเข้าที่บล็อกของ Tone เพื่อปรับสัญญาณอีกครั้ง แล้วส่งเข้าที่บล็อก soft volume เพื่อควบคุมการเพิ่มลดระดับเสียงเข้าไปใน DRCE Scaling เพื่อรอการควบคุมจาก Dynamic Range Control จะเห็นว่าสัญญาณแบ่งออกไป 2 ทางคือเข้าที่ DRCE Scaling และเข้าที่ Dynamic Range Control เพื่อจะเอาสัญญาณไปบีบอัดเมื่อสัญญาณนั้นเกินกว่าค่าเกณฑ์ที่ตั้งเอาไว้หรือขยายสัญญาณเมื่อสัญญาณนั้นต่ำกว่าเกณฑ์นั้นๆ จะควบคุมผ่าน DRCE Scaling นี้ ส่วน Loudness จะทำหน้าที่ ขยายเกณฑ์เมื่อมีการเพิ่มระดับเสียงไม่ถึงระดับที่ต้องการซึ่งเมื่อเวลาเปิดเสียงเบา จะทำให้สัญญาณความถี่สูงกับความถี่ต่ำหายไปบางส่วนได้

Biquad Filter



รูปที่ 3.7 แสดงบล็อก Biquad filter

การออกแบบให้กับ Parametric equalization จะมี Biquad filter อยู่ทั้งหมด 7 อัน โดยสามารถเลือกกำหนดค่าพารามิเตอร์ได้ตามสมการ

$$H(z) = \frac{b_0 + b_1 \cdot z^{-1} + b_2 \cdot z^{-2}}{a_0 + a_1 \cdot z^{-1} + a_2 \cdot z^{-2}} \quad (3.1)$$


การออกแบบและกำหนดย่านความถี่ของ EQ

โครงงานนี้ได้ออกแบบ EQ ของ Digital Equalizer ออกเป็น 7 ช่วงความถี่ด้วยกันโดยครอบคลุมความถี่ตั้งแต่ 30 Hz – 15 KHz ซึ่งได้แบ่งช่วงต่างๆดังนี้

1. ความถี่กลาง (fc) คือ 50 Hz แบนด์วิธ(Bw) คือ 44 Hz
2. ความถี่กลาง (fc) คือ 120 Hz แบนด์วิธ(Bw) คือ 106 Hz
3. ความถี่กลาง (fc) คือ 290 Hz แบนด์วิธ(Bw) คือ 260 Hz
4. ความถี่กลาง (fc) คือ 700 Hz แบนด์วิธ(Bw) คือ 600 Hz
5. ความถี่กลาง (fc) คือ 1.7 KHz แบนด์วิธ(Bw) คือ 1.7 KHz
6. ความถี่กลาง (fc) คือ 4.3 KHz แบนด์วิธ(Bw) คือ 4.1 KHz
7. ความถี่กลาง (fc) คือ 10 KHz แบนด์วิธ(Bw) คือ 8.2 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ต่างที่ถูกออกแบบสามารถแสดงได้ดังในรูปต่อไปนี้



รูปที่ 3.8 แสดงช่วงความถี่ทั้ง 7 ช่วง

การคำนวณหาค่าพารามิเตอร์และนำค่าพารามิเตอร์ไปใช้งาน

การคำนวณหาค่าพารามิเตอร์

สมการสำหรับ Biquad , ทรานเฟอร์ฟังก์ชัน คือ

$$H(z) = \frac{b_0 + b_1 \cdot z^{-1} + b_2 \cdot z^{-2}}{a_0 + a_1 \cdot z^{-1} + a_2 \cdot z^{-2}}$$

และเมื่อ ให้ $a_0 = 1$ แล้วจัดสมการ จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(z) = \frac{(b_0/a_0) + (b_1/a_0) \cdot z^{-1} + (b_2/a_0) \cdot z^{-2}}{1 + (a_1/a_0) \cdot z^{-1} + (a_2/a_0) \cdot z^{-2}} \quad (3.2)$$

$$y[n] = \{(b_0/a_0) \cdot x[n]\} + \{(b_1/a_0) \cdot x[n-1]\} + \{(b_2/a_0) \cdot x[n-2]\} - \{(a_1/a_0) \cdot y[n-1]\} - \{(a_2/a_0) \cdot y[n-1]\}$$

*หมายเหตุ a_0 ในการหาไม่ได้เท่ากับ 1 แต่ที่ a_0 เท่ากับ 1 เพราะ a_0/a_0 ดังนั้นจะมีพารามิเตอร์ที่สำคัญที่เหลือ คือเมื่อเทียบ สมการ (3.1) กับ (3.2)

$$\begin{aligned} B_0 &= b_0/a_0 \\ B_1 &= b_1/a_0 \\ B_2 &= b_2/a_0 \\ A_0 &= 1 \quad * \text{เพราะ } (a_0/a_0) \\ A_1 &= a_1/a_0 \\ A_2 &= a_2/a_0 \end{aligned} \quad (3.3)$$

เราสามารถออกแบบวงจรกรองความถี่ต่างๆ ได้ถ้าทราบค่า b_0, b_1, b_2, a_0, a_1 และ a_2 ค่าเริ่มต้นในการใช้หาค่าเหล่านี้คือ

- $A = \sqrt{10^{G/20}}$
- $\omega_c = 2 \cdot \pi \cdot f_c / f_s$
- $\omega S = \sin(\omega_c)$
- $\omega C = \cos(\omega_c)$
- $\alpha = \omega S / (2 \cdot Q)$
- $\beta = \sqrt{A} / Q$

* ค่า $G = \text{Gain dB}$ ที่เรากำหนดในการออกแบบ

f_c = ความถี่คัทออฟ หรือความถี่เซนเตอร์ แล้วแต่ในการออกแบบ

f_s = ความถี่ Sampling rate แล้วแต่ Ic แต่ละเบอร์ ในโครงงานนี้ $f_s = 48 \text{ KHz}$

$$Q = f_c / Bw$$

เมื่อทราบค่านี้แล้วก็นำไปแทนในสมการของวงจรกรองความถี่ที่ต้องการจะออกแบบ
สมการในการออกแบบวงจรกรองความถี่แต่ละแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Low Pass Filter

- $b_0 = (1 - \omega C)/2$
- $b_1 = 1 - \omega C$
- $b_2 = (1 - \omega C)/2$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

High Pass Filter

- $b_0 = (1 + \omega C)/2$
- $b_1 = -(1 + \omega C)$
- $b_2 = (1 + \omega C)/2$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

Band Pass Filter

Peak gain = Q

- $b_0 = \omega S/2 = Q \cdot \alpha$
- $b_1 = 0$
- $b_2 = -\omega S/2 = -Q \cdot \alpha$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

Constant = 0 dB Peak gain

- $b_0 = \alpha$
- $b_1 = 0$
- $b_2 = -\alpha$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

Notch Filter

- $b_0 = 1$
- $b_1 = -2 \cdot \omega C$
- $b_2 = 1$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

All Pass filter

- $b_0 = 1 - \alpha$
- $b_1 = -2 \cdot \omega C$
- $b_2 = 1 + \alpha$
- $a_0 = 1 + \alpha$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - \alpha$

Peaking EQ Filter

- $b_0 = 1 + (\alpha \cdot A)$
- $b_1 = -2 \cdot \omega C$
- $b_2 = 1 - (\alpha \cdot A)$
- $a_0 = 1 + (\alpha/A)$
- $a_1 = -2 \cdot \omega C$
- $a_2 = 1 - (\alpha/A)$

Low Shelving Filter

- $b_0 = A \cdot \{(A+1) - [(A-1) \cdot \omega C] + (\beta \cdot \omega S)\}$
- $b_1 = 2 \cdot A \cdot \{(A-1) - [(A+1) \cdot \omega C]\}$
- $b_2 = A \cdot \{(A+1) + [(A-1) \cdot \omega C] - (\beta \cdot \omega S)\}$
- $a_0 = \{(A+1) + [(A-1) \cdot \omega C] + (\beta \cdot \omega S)\}$
- $a_1 = -2 \cdot \{(A-1) + [(A+1) \cdot \omega C]\}$
- $a_2 = \{(A+1) + [(A-1) \cdot \omega C] - (\beta \cdot \omega S)\}$

High Shelving Filter

- $b_0 = A \cdot \{(A+1) + [(A-1) \cdot \omega C] + (\beta \cdot \omega S)\}$
- $b_1 = -2 \cdot A \cdot \{(A-1) + [(A+1) \cdot \omega C]\}$
- $b_2 = A \cdot \{(A+1) + [(A-1) \cdot \omega C] - (\beta \cdot \omega S)\}$
- $a_0 = \{(A+1) - [(A-1) \cdot \omega C] + (\beta \cdot \omega S)\}$
- $a_1 = 2 \cdot \{(A-1) - [(A+1) \cdot \omega C]\}$
- $a_2 = \{(A+1) - [(A-1) \cdot \omega C] - (\beta \cdot \omega S)\}$

เมื่อได้ค่า b_0 , b_1 , b_2 , a_0 , a_1 และ a_2 ก็นำค่าต่างๆ ใส่ใน สมการที่ (3.3) จะได้ค่าต่างเป็น ฐานสิบ จากนั้นก็นำเลขฐานสิบมาทำเป็นเลขฐานสองแล้วค่อยทำเป็นเลขฐานสิบหก เมื่อได้เลขฐานสิบหกแล้วก็แปลงกับมาเป็นเลขฐานสิบอีกครั้ง แล้วก็นำเลขฐานสิบนี้ไปใส่ให้กับไมโครคอนโทรลเลอร์ในส่วนของโปรแกรมย่อย ก็จะได้ค่าตามความถี่ที่เราต้องการ

ในการคำนวณหาค่า b_0 , b_1 , b_2 , a_1 และ a_2 นี้ก็มีโปรแกรม ALE ที่ช่วยหาค่านี้ให้โดยโปรแกรมนี้จะช่วยให้ถึงเลขฐานสิบหก เราจะต้องนำเลขฐานสิบหกนี้แปลงเป็นเลขฐานสิบแล้วค่อยนำค่าไปใช้งานอีกครั้งหนึ่ง

ตัวอย่างการการออกแบบ

ในตัวอย่างนี้จะเป็นการออกแบบ Low Pass Filter Vari Q ให้ความถี่คutoff ที่ 1 KHz

$$\text{จะได้ค่า } f_s = 48 \text{ KHz}, Q = 0.707, f_c = 1 \text{ KHz}$$

หมายเหตุ: *Q ได้กำหนดเองใน โปรแกรม ALE มีเฉพาะ Low pass กับ High pass ส่วนค่า Q ของ

วงกรองความถี่แบบอื่นๆให้ใช้ $Q = f_c / Bw$

ดังนั้นจะได้ค่าที่เกี่ยวข้องกับสมการ Low Pass Filter ดังนี้

$$\omega_c = 2 \cdot \pi \cdot f_c / f_s$$

$$= 2 \cdot \pi \cdot (1K / 48 K)$$

$$= 0.13089969$$

$$\omega S = \sin(\omega_c)$$

$$= \sin(0.13089969)$$

$$= 0.13052619$$

$$\omega C = \cos(\omega_c)$$

$$= \cos(0.13089969)$$

$$= 0.99144486$$

$$\alpha = \omega S / (2 \cdot Q)$$

$$= 0.13052619 / (2 \cdot 0.707)$$

$$= 0.09230989$$

นำค่าที่ได้แทนลงในสูตร ของ Low Pass Filter เพื่อหา b_0 , b_1 , b_2 , a_0 , a_1 และ a_2

$$b_0 = (1 - \omega C) / 2$$

$$= (1 - 0.99144486) / 2$$

$$= 0.00427757$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$b_1 = 1 - \omega C$$

$$= (1 - 0.99144486)$$

$$= 0.00855514$$

$$b_2 = (1 - \omega C) / 2$$

$$= (1 - 0.99144486) / 2$$

$$= 0.0042775$$

$$a_0 = 1 + \alpha$$

$$= (1 + 0.09230989)$$

$$= 1.09230989$$

$$a_1 = -2 \cdot \omega C$$

$$= -(2 \cdot 0.99144486)$$

$$= -1.98288972$$

$$a_2 = 1 - \alpha$$

$$= 1 - 0.09230989$$

$$= 0.90769011$$

แล้วนำ b_0, b_1, b_2, a_0, a_1 และ a_2 ไปแทนในสมการ ที่ 3.3

$$B_0 = \frac{b_0}{a_0}$$

$$= 0.00427757 / 1.09230989$$

$$= 0.003916077$$

$$B_1 = \frac{b_1}{a_0}$$

$$= 0.00855514 / 1.09230989$$

$$= 0.007832155$$

$$B_2 = \frac{b_2}{a_0}$$

$$= 0.00427757 / 1.09230989$$

$$= 0.003916077$$

$$A_1 = \frac{a_1}{a_0}$$

$$= -1.98288972 / 1.09230989$$

$$= -1.815317922$$

$$A_2 = \frac{a_2}{a_0}$$

$$= 0.90769011 / 1.09230989$$

$$= 0.830982232$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อได้ค่าเหล่านี้แล้วก็ทำการแปลงเป็นฐานสอง โดย 4 บิตแรกจะคิดแค่บิตสุดท้ายคือบิตที่ 4 ส่วน 3 บิตแรกไม่คิด คือ ดูที่ตัวหน้าว่าเป็นศูนย์หรือหนึ่ง ส่วนอีก 20 บิตที่เหลือนำมาคูณสองแล้วเอาเศษ และถ้าค่าที่เป็นลบให้ทำการกลับศูนย์เป็นหนึ่ง กลับหนึ่งเป็นศูนย์ (1'Complement) ดังตัวอย่างที่จะแสดงให้ดู

$$B_0 = 0.003916077$$

ดังนั้น 4 บิตแรก คือ 0000 จากนั้นทำการหาอีก 20 บิตที่เหลือนำไปคูณสองแล้วเอาเศษ

$0.003916077 * 2 = 0.007832014$: [0]
$0.007832014 * 2 = 0.015664028$: [0]
$0.015664028 * 2 = 0.031328056$: [0]
$0.031328056 * 2 = 0.062656112$: [0]
$0.062656112 * 2 = 0.125312224$: [0]
$0.125312224 * 2 = 0.250624448$: [0]
$0.250624448 * 2 = 0.501248896$: [0]
$0.501248896 * 2 = 1.002497792$: [1]
$*(1.002497792 - 1 = 0.002497792)$	
$0.002497792 * 2 = 0.004995584$: [0]
$0.004995584 * 2 = 0.009991168$: [0]
$0.009991168 * 2 = 0.019982336$: [0]
$0.019982336 * 2 = 0.039964672$: [0]
$0.039964672 * 2 = 0.079929344$: [0]
$0.079929344 * 2 = 0.159858688$: [0]
$0.159858688 * 2 = 0.319717376$: [0]
$0.319717376 * 2 = 0.639434752$: [0]
$0.639434752 * 2 = 1.278869504$: [1]
$*(1.278869504 - 1 = 0.278869504)$	
$0.278869504 * 2 = 0.557739008$: [0]
$0.557739008 * 2 = 1.115478016$: [1]
$*(1.115478016 - 1 = 0.115478016)$	
$0.115478016 * 2 = 0.230956032$: [0]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเลขฐานสองที่ได้คือ 0000 0000 0001 0000 0000 1010

แปลงเป็นฐานสิบหก คือ 00100A นี่คือนำของ B_0 แล้วแปลงเป็นฐานสิบ คือ 4106
ส่วนค่าอื่นๆ เมื่อคำนวณแล้วจะได้

$$B_1 = 0.007832155$$

เลขฐานสิบหก คือ 002014 นี่คือนำของ B_1 แล้วแปลงเป็นฐานสิบ คือ 8212

$$B_2 = 0.003916077$$

เลขฐานสิบหก คือ 00100A นี่คือนำของ B_2 แล้วแปลงเป็นฐานสิบ คือ 4106


$A_1 = -1.815317922$ *(ค่านี้ต้องทำการการกลับศูนย์เป็นหนึ่ง กลับหนึ่งเป็นศูนย์
(1' Complement))

เลขฐานสิบหก คือ E2F476 นี่คือนำของ A_1 แล้วแปลงเป็นฐานสิบ คือ 14873718

$$A_2 = 0.830982232$$

เลขฐานสิบหก คือ 0D4BB4 นี่คือนำของ A_2 แล้วแปลงเป็นฐานสิบ คือ 871348

จะเห็นได้ว่าการคำนวณค่าต่างๆ จะได้ตรงกับ โปรแกรม ALE จำนวนมาให้



รูปที่ 3.9 แสดงค่าใน โปรแกรม ALE เทียบกับค่าที่คำนวณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ลายปริ้นซ์และผังแสดงตำแหน่งการวางอุปกรณ์ภาคต่างๆของดิจิทัลออสซิลโลสโคป




รูปที่ 3.10 แสดงการวางอุปกรณ์วงจรควบคุม

รูปที่ 3.11 แสดงการวางอุปกรณ์ของวงจรเรกติไฟรี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.12 แสดงการวางอุปกรณ์ของบอร์ดดิจิทัลฟิลเตอร์




รูปที่ 3.13 แสดงการวางวงจรภาคต่างๆของดิจิทัลออสซิลโลสโคป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.14 แสดงการวางวงจรภาคต่างๆของดิจิทัลอีคลอไลเซอร์



รูปที่ 3.15 แสดงการวางวงจรภาคต่างๆของดิจิทัลอีคลอไลเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.16 แสดงการ Display ของคิจิตอลอ์คตอไลเซอร์



รูปที่ 3.17 แสดงเครื่องคิจิตอลอ์คตอไลเซอร์ที่เสร็จสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

คู่มือการใช้งาน Digital Equalizer และการใช้โปรแกรม ALE

คู่มือการใช้งาน Digital Equalizer

การใช้งาน Digital Equalizer เนื่องจาก IC TAS3004 ที่ทำหน้าที่เป็นดิจิทัลฟิลเตอร์ซึ่งมี Microcontroller เป็นตัวส่งผ่านค่าพารามิเตอร์ของการฟิลเตอร์ในย่านความถี่ต่างๆ และเป็นตัวควบคุมการเพิ่มลดระดับสัญญาณเสียง ในการเพิ่มลดระดับสัญญาณเสียงนั้นจะมีปุ่มกดเพิ่มลดอยู่ทั้งหมด 7 ย่านความถี่ และมีปุ่มเพิ่มลดความดังเสียง (Volume) เสียงทุ้ม (Bass) และเสียงแหลม (Treble) อย่างละ 5 ระดับ

1. การต่อสัญญาณอินพุตและเอาพุต

1.1 ช่องเสียบสัญญาณทางด้านอินพุตมีด้วยกัน 3 ช่องสัญญาณ ได้แก่ IN1, IN2 และ IN3 และมีช่องเสียบสัญญาณ ไมโครโฟนจำนวน 2 ช่องสัญญาณ ได้แก่ MIC1 และ MIC2

1.2 ช่องเสียบสัญญาณทางด้านเอาพุตมีด้วยกัน 3 ช่องสัญญาณ ได้แก่ OUT1, OUT2 และ OUT3 โดยที่ OUT1 และ OUT2 เป็นแบบ สเตอริโอ และ OUT3 เป็นแบบ โมโนสเตอริโอ

2. การปรับขระดับสัญญาณเสียงในแต่ละย่านความถี่และเสียง โทน

2.1 ในการปรับขระดับสัญญาณเสียงในแต่ละย่านความถี่ซึ่งมีด้วยกัน 7 ย่านความถี่จะมีจอ LCD แสดงผลการเพิ่มลดอัตราขยายดังนี้

EQ1 = 0X คือที่ย่านความถี่ที่ 1 มีอัตราขยายเท่ากับ X

EQ2 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

EQ3 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

EQ4 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

EQ5 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

EQ6 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

EQ7 = 0X คือที่ย่านความถี่ที่ 2 มีอัตราขยายเท่ากับ X

หมายเหตุ X คืออัตราขยายซึ่งสามารถปรับเพิ่มหรือลดลงได้ที่ละ 2 ค่าจำนวน 5 ระดับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรฟิลเตอร์ด้วยโปรแกรม ALE

1. เปิดโปรแกรม ALE จาก Start Menu > Texas Instruments > TI Software Aug 28 2001 > ALE 4.0 ดังรูปที่ 4.1




รูปที่ 4.1 วิธีการเปิดโปรแกรม ALE ที่หน้าต่าง Windows



รูปที่ 4.2 โปรแกรม ALE ที่ใช้ในการออกแบบย่านความถี่ต่างๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ทำการเปิดรูปสัญญาณจำลองที่ความถี่ต่างๆ โดยเปิดที่ File>open Raw Response File...



รูปที่ 4.3 แสดงการเปิดสัญญาณจำลองของโปรแกรม ALE


3. เลือกรูปสัญญาณ ในที่นี้เลือก curve6 จะได้ดังรูปที่ 4.4



รูปที่ 4.4 แสดงรูปสัญญาณจำลองของโปรแกรม ALE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4. เลือกที่เมนู Device>TAS3002 แล้วทำการเลือกการตั้งค่าFilter โดยเลือกที่เมนู Edit>Edit filter Parameter...แล้วทำการใส่ค่าพารามิเตอร์ต่างๆ ดังในรูปที่ 4.5



รูปที่ 4.5 แสดงการเลือกตั้งค่า Filter ในรูปแบบต่างๆ

ซึ่งค่า Gain=10 dB, BW=1 KHz, Fc=1 KHz


6. ทำการจำลองการขยายของฟิลเตอร์โดยเลือกที่เมนู View>Draw Filters จะได้ดังรูปที่ 4.6



รูปที่ 4.6 การจำลองการขยาย Filter ในย่านที่กำหนดไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. ค่าพารามิเตอร์ที่ได้จะอยู่ที่เมนู Edit>Generate TAS3xxx Data...แล้วจะได้ค่าออกมาดังรูปที่ 4.7



รูปที่ 4.7 การเลือกแสดงค่าพารามิเตอร์ของการ Filter ในย่านความถี่ที่กำหนดไว้



รูปที่ 4.8 แสดงค่าพารามิเตอร์ของการ Filter ในย่านความถี่ที่กำหนดไว้

ค่าพารามิเตอร์ที่ได้คือ

0A 1220CA E239AE 0BE74E E239AE 0E0818

13 1220CA E239AE 0BE74E E239AE 0E0818

ซึ่งค่า 0A และ 13 เป็น ADDRESS ของค่าEQ ซึ่งมีทั้งชายและขวา แล้วนำค่าที่ได้ไปทำเป็นฐานสิบแล้วนำไปใส่ในโปรแกรมของไมโครคอนโทรลเลอร์ส่วนของฟังก์ชันย่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบค่าพารามิเตอร์ในแต่ละย่านความถี่นั้นสามารถออกแบบและเปลี่ยนการตอบสนองความถี่ในแต่ละย่านได้ โดยการใช้โปรแกรม MATLAB หรือ โปรแกรม ALE (Automatic Loudspeaker Equalizer) โดยนำค่าพารามิเตอร์ B0 , B1 , B2 , A0 , A1 และ A2 ที่ได้มานั้นเปลี่ยนลงในโปรแกรมของไมโครคอนโทรลเลอร์ส่วนของฟังก์ชันย่อยในแต่ละย่านความถี่ที่ต้องการเปลี่ยนในบรรทัดที่ขีดเส้นสีแดง เช่น ค่าพารามิเตอร์ที่ได้จากโปรแกรม ALE ที่ความถี่กลาง FC = 60Hz และ Gain = 2 dB ได้ค่าออกมาเท่ากับ 1001D8 E01E83 0FDFE5 E01E83 0FE1BD แล้วเปลี่ยนเป็นเลขฐานสิบ คือ 1049522 14687443 1040314 14687443 1041261 นำค่าเลขฐานสิบที่ได้นี้ไปเปลี่ยนลงในโปรแกรมข้างล่างนี้


```

unsigned int EQ1(unsigned int n1)
{
    switch(n1)
    case 1:
        printf("$eq1,1049522,14687443,1040314,14687443,1041261\r\n");
        lcd_gotoxy(7,1);
        printf(lcd_putc,"EQ1 = 02");
        delay_ms(500);
        Del_LCD0;
        break;
}

```

หมายเหตุ: ค่าของ A0 = 1 ไม่ต้องใส่

โฟลว์ชาร์ตโปรแกรมการทำงานของ Digital Equalizer



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 5

การทดลองและผลการทดลอง

การทดลอง ในสถานะเริ่มต้นของ IC TAS3004 หรือในสภาวะรีเซ็ต คือ


- Clears all the RAM memory content
- Clears all the registers in the circuits
- Purges the codec
- Selects analog input A (RINA and LINA) and sets the input A active indicator (INPA) low.
- Initializes the equalization parameters to AllPass filters
- Sets the digital audio interface to I2S—18-bit mode
- Sets the bass/treble to 0 dB
- Sets the mixer gain to 0 dB SDIN1 and mutes both SDIN2 and analog-in
- Sets the volume to -40 dB
- Turns off all enhancement features (DRCE, etc.).
- Reads the I2C address. If the address is 68h, the device reads its EPROM. It is possible to load the user-defined bass/treble data and break points (optional). If there is no data, the device loads default bass/treble delta and break points from ROM.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.1 แสดงบล็อกโคแอมป์ในสถานะรีเซ็ต ของ IC TAS 3004

บล็อกโคแอมป์การทำงานของ Equalizer




รูปที่ 5.2 บล็อกโคแอมป์ส่วนต่างๆของวงจรในส่วน Equalizer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย Input1 เป็นสัญญาณอนาล็อกอินพุตเพื่อเข้าไปประมวลผลโดยตรง ซึ่งต่อไปจะเรียกว่าอนาล็อกอินพุต ส่วน Input 2 และ Input 3 เป็นสัญญาณอนาล็อกอินพุต แล้วเข้าสู่ IC PCM1801 เพื่อเปลี่ยนเป็นสัญญาณ I^2S แล้วนำไปประมวลผลต่อไปจะเรียกว่าดิจิทัลอินพุตการควบคุมจะควบคุมผ่านไมโครคอนโทรลเลอร์(PIC)ติดต่อกับไมโครคอนโทรลเลอร์อีกตัว(MCU)แบบRS232 เพื่อที่จะให้ไมโครคอนโทรลเลอร์(MCU)ควบคุมผ่าน I^2C อีกครั้ง


การวัดสัญญาณ I^2S



รูปที่ 5.3 การวัดสัญญาณ I^2S

การวัดสัญญาณ I^2S จะทำการวัดที่ขา 22 ขา 20 ขา 19 ของ IC TAS3004 ซึ่งเป็นขา SD IN ขา SCLK และขา LRCLK ตามลำดับ เทียบกับสัญญาณอินพุต โดยจะใช้ oscilloscope 4 Ch วัดพร้อมกันที่จุดต่างๆ โดยทดลองป้อนสัญญาณ อินพุตความถี่ 1KHz แรงดัน 100 mVrms เข้าทางด้านซ้าย และด้านขวา ต่อลงกราวด์


ผลการทดลอง I²S



รูปที่ 5.4 แสดงผลการทดลอง I²S

เมื่อ Ch1, Ch2, Ch3 และ Ch4 คือ สัญญาณอินพุต, สัญญาณ SCLK, สัญญาณLRCLK และ สัญญาณ SD IN ตามลำดับ

การทดลองวัดสัญญาณ Volume, Bass, Treble and Biquad Filter




รูปที่ 5.5 การวัดสัญญาณ Volume, Bass, Treble and Biquad Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวัดสัญญาณ Volume ,Bass ,Treble and Biquad Filter จะป้อนสัญญาณอินพุตเข้าที่ Left Channel (ขา1)ส่วนทาง Right Channel(ขา 40) จะต่อกับกราวด์ซึ่ง เป็นอนาล็อกอินพุตแล้วทำการวัดสัญญาณโดยใช้ Oscilloscope วัดอินพุต เทียบกับ เอาต์พุต

การทดลองวัดสัญญาณ Volume



รูปที่ 5.6 แสดงบล็อก โค้ดแแกรมการทดลองการวัด Volume

การทดลองจะป้อนสัญญาณอินพุตSine Wave ความถี่ 1 KHz 100Vrms แล้วทำการปรับค่าพารามิเตอร์ Gain ของVolume ตามตารางใน Data Sheet ตั้งแต่ -55dB ถึง +18 โดยให้อัตราการขยายของแต่ละภาคเป็น ALL PASS(0dB)

ผลการทดลองการวัดสัญญาณ Volume

Gain(dB) datasheet	Vout Vrms)	Gain(dB)	Gain(dB) datasheet	Vout Vrms)	Gain(dB)
-55	0.0048	-26.375175	-50	0.00615	-24.222498
-54	0.0052	-25.679933	-49	0.00631	-23.999413
-53	0.0055	-25.192746	-48	0.0061	-24.293403
-52	0.0056	-25.036239	-47	0.00656	-23.661923
-51	0.00642	-23.849299	-46	0.00651	-23.72838

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Gain(dB) datasheet	Vout Vrms)	Gain(dB)	Gain(dB) datasheet	Vout Vrms)	Gain(dB)
-45	0.00673	-23.439699	-18	0.0133	-17.522967
-44	0.00606	-24.350548	-17	0.0144	-16.83275
-43	0.00638	-23.903586	-16	0.0165	-15.650321
-42	0.00632	-23.985658	-15	0.018	-14.89455
-41	0.00638	-23.903586	-14	0.0199	-14.022938
-40	0.00656	-23.661923	-13	0.0224	-12.99504
-39	0.00588	-24.612453	-12	0.0247	-12.146061
-38	0.00633	-23.971926	-11	0.0277	-11.150405
-37	0.00648	-23.7685	-10	0.0308	-10.228986
-36	0.00672	-23.452615	-9	0.0347	-9.1934105
-35	0.00632	-23.985658	-8	0.0386	-8.2682539
-34	0.00645	-23.808806	-7	0.0432	-7.2903251
-33	0.00748	-22.521968	-6	0.0483	-6.3210574
-32	0.00667	-23.517483	-5	0.0542	-5.3200143
-31	0.00669	-23.491478	-4	0.0607	-4.3362262
-30	0.00678	-23.375406	-3	0.0716	-2.9017396
-29	0.0071	-22.974833	-2	0.0795	-1.9926574
-28	0.00756	-22.429564	-1	0.0886	-1.0513256
-27	0.00759	-22.395164	0	0.0987	-0.1136569
-26	0.00772	-22.247654	1	0.11	0.8278537
-25	0.00787	-22.080505	2	0.123	1.7981022
-24	0.00827	-21.64989	3	0.137	2.7344113
-23	0.0093	-20.630341	4	0.154	3.7504144
-22	0.00951	-20.43639	5	0.172	4.7105689
-21	0.0102	-19.827997	6	0.193	5.7111462
-20	0.0117	-18.636283	7	0.216	6.689075
-19	0.0127	-17.923926	8	0.242	7.6763073


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Gain(dB) datasheet	Vout Vrms)	Gain(dB)	Gain(dB) datasheet	Vout Vrms)	Gain(dB)
9	0.271	8.6593858	14	0.481	13.642902
10	0.305	9.6859968	15	0.539	14.631775
11	0.342	10.680522	16	0.602	15.59193
12	0.383	11.663975	17	0.677	16.611773
13	0.429	12.649146	18	0.725	17.20676

ตารางที่ 5.1 ผลการทดลองวัดสัญญาณ Volume


-20 dB

AV=117



+10 dB


AV=308



รูปที่ 5.7 แสดงสัญญาณ-20dB และ +10 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวัดสัญญาณ TONE (BASS & TREBLE)



รูปที่ 5.8 แสดงบล็อกไดอะแกรมการทดลองการวัด Volume

การวัดสัญญาณในเรื่องของ Tone จะหาผลการตอบสนองความถี่ของ ภาคโหนดคอนโทรลซึ่งประกอบไปด้วย Bass และ Treble ในตอนแรกจะวัดสัญญาณที่ ALL PASS (0 db) ในการวัด BASS จะปรับ Gain ไว้ที่ 10 dB แล้วปรับที่เหลือ เป็น 0 dB ส่วนการวัด Treble จะปรับ Gain ไว้ที่ 10 dB แล้วปรับที่เหลือ เป็น 0 dB แล้วทำการป้อนสัญญาณอินพุต ที่ความถี่ตั้งแต่ 1Hz จนถึง 30 KHz แล้วทำการวัดสัญญาณเอาต์พุต หาอัตราขยายและการตอบสนองความถี่

ผลการทดลองของ TONE


ALLPASS (0 dB)

f(Hz)	Vout(Vrms)	Gain(dB)	f(Hz)	Vout(Vrms)	Gain(dB)
1	0.0765	-2.32677	200	0.098	-0.17548
2	0.0807	-1.86253	300	0.1	0
3	0.0908	-0.83828	400	0.0996	-0.03481
4	0.0952	-0.42726	500	0.0997	-0.0261
5	0.0956	-0.39084	600	0.0995	-0.04354
6	0.0982	-0.15777	700	0.0997	-0.0261
7	0.0978	-0.19322	1000	0.0999	-0.00869
8	0.0972	-0.24667	2000	0.0995	-0.04354
9	0.0968	-0.28249	3000	0.0998	-0.01739
10	0.0986	-0.12246	4000	0.0995	-0.04354
20	0.1	0	5000	0.0996	-0.03481
30	0.0998	-0.01739	6000	0.0995	-0.04354
40	0.1	0	7000	0.0992	-0.06977
50	0.1	0	8000	0.0997	-0.0261
60	0.0987	-0.11366	9000	0.0992	-0.06977
70	0.1	0	10000	0.0991	-0.07853
80	0.0998	-0.01739	20000	0.099	-0.0873
90	0.0994	-0.05227	30000	0.0227	-12.8795
100	0.0979	-0.18435			


ตารางที่ 5.2 ผลการทดลองTONE ALL PASS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency 100 Hz



Frequency 10 KHz



รูปที่ 5.9 แสดงสัญญาณ 100Hz และ 10KHz dB ของ ALL PASS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


BASS (+10 dB)

f(Hz)	Vout(Vrms)	Gain(dB)	f(Hz)	Vout(Vrms)	Gain(dB)
1	0.317	10.02119	300	0.181	5.153571
2	0.316	9.993742	400	0.137	2.734411
3	0.317	10.02119	500	0.117	1.363717
4	0.317	10.02119	600	0.109	0.74853
5	0.317	10.02119	700	0.104	0.340667
6	0.317	10.02119	800	0.102	0.172003
7	0.317	10.02119	900	0.1	0
8	0.315	9.966211	1000	0.0998	-0.01739
9	0.317	10.02119	2000	0.0995	-0.04354
10	0.317	10.02119	3000	0.0992	-0.06977
20	0.31	9.827234	4000	0.0997	-0.0261
30	0.31	9.827234	5000	0.1	0
40	0.306	9.714429	6000	0.0994	-0.05227
50	0.309	9.79917	7000	0.0992	-0.06977
60	0.305	9.685997	8000	0.0995	-0.04354
70	0.307	9.742768	9000	0.0992	-0.06977
80	0.312	9.883092	10000	0.0997	-0.0261
90	0.308	9.771014	20000	0.099	-0.0873
100	0.301	9.57133	30000	0.024	-12.3958
200	0.254	8.096674			


ตารางที่ 5.3 ผลการทดลองTONE BASS +10 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency 100Hz



Frequency 10KHz



รูปที่ 5.10 แสดงสัญญาณ 100Hz และ 10KHz dB ของ BASS +10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TREBLE (+10 dB)

f(Hz)	Vout(Vrms)	Gain(dB)	f(Hz)	Vout(Vrms)	Gain(dB)
1	0.0734	-2.68608	300	0.0998	-0.01739
2	0.0915	-0.77158	400	0.0998	-0.01739
3	0.0945	-0.49136	500	0.0995	-0.04354
4	0.0957	-0.38176	600	0.106	0.506117
5	0.0969	-0.27352	700	0.0995	-0.04354
6	0.0978	-0.19322	800	0.1	0
7	0.101	0.086427	900	0.0998	-0.01739
8	0.101	0.086427	1000	0.0986	-0.12246
9	0.101	0.086427	2000	0.0998	-0.01739
10	0.102	0.172003	3000	0.107	0.587676
20	0.102	0.172003	4000	0.126	2.007411
30	0.101	0.086427	5000	0.157	3.917993
40	0.101	0.086427	6000	0.204	6.192603
50	0.1	0	7000	0.23	7.234557
60	0.101	0.086427	8000	0.268	8.562696
70	0.101	0.086427	9000	0.279	8.912084
80	0.101	0.086427	10000	0.286	9.127321
90	0.0978	-0.19322	20000	0.305	9.685997
100	0.0998	-0.01739	30000	0.0261	-11.6672
200	0.0999	-0.00869			


ตารางที่ 5.4 ผลการทดลองTONE TREBLE +10 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency 10 Hz




Frequency 10 KHz



รูปที่ 5.11 แสดงสัญญาณ 100Hz และ 10KHz dB ของ TREBLE +10


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำค่าแต่ละตารางมาพล็อตกราฟจะได้



รูปที่ 5.13 BASS GAIN +10 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.14 TREBLE GAIN +10 dB

การทดสอบ Biquad Filter

Biquad Filter ของ IC TAS3004 นี้มีทั้งหมด 7 ช่องซึ่งทำให้สามารถกำหนดย่านการตอบสนอง ความความถี่ได้ทั้งหมด 7 ย่านความถี่ การกำหนดย่านความถี่จะขึ้นอยู่กับค่าพารามิเตอร์ต่างๆ ที่ได้คำนวณตาม สมการต่างๆ ของ Filter ต่างๆ ที่ได้กล่าวไว้ข้างต้น การกำหนดค่าพารามิเตอร์ อาจจะได้มาจากการคำนวณตามสมการที่กล่าวไป หรือ ทำการป้อนเข้ากับ โปรแกรม ALE (Automatic Loudspeaker Equalizer) เราสามารถกำหนดค่าของการฟิลเตอร์ที่ต้องการแล้ว โปรแกรมจะทำการ Generate ค่าพารามิเตอร์ต่างๆ ซึ่งออกมาเป็นเลขฐาน 16 ส่วนค่าที่จะนำไปป้อนเพื่อกำหนดค่าพารามิเตอร์ให้กับ IC TAS3004 จะอยู่ในรูปแบบของสัมประสิทธิ์ของ A1, A2, B0, B1, B2 จากการทดสอบได้ทำการทดสอบของ Filter ดังนี้ ได้แก่ Low Pass Filter, High Pass Filter, Nocth Filter และ Band Pass Filter ได้ผลการทดลองดังนี้คือ (ค่าพารามิเตอร์ส่วนใหญ่ได้มาจากโปรแกรม ALE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Low Pass Filter



รูปที่ 5.15 แสดง ALE Generate ค่าสัมประสิทธิ์ต่างๆของ Low Pass Filter

Gain=10dB, Cut Off frequency= 1 KHz

B0 = 111F34h

B1 = E309F7h

B2 = 0C8D38h

A1 = E2CB9Ch

A2 = 0D6E11h

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลอง LPF

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	58.6	184.7	9.971386	300	90	275.4	9.714429
2	58.6	184.7	9.971386	400	90	272.5	9.62248
3	58.6	184.7	9.971386	500	89.8	267.2	9.471202
4	58.6	184.7	9.971386	600	87.8	260.6	9.449598
5	58.6	184.7	9.971386	700	92.3	252.1	8.727423
6	58.6	184.7	9.971386	800	87.2	230.2	8.431777
7	58.6	184.7	9.971386	900	90.5	210	7.311414
8	58.6	184.7	9.971386	1000	89.8	194.6	6.71733
9	58.6	184.7	9.971386	2000	86.7	101	-1.326046
10	58.6	184.7	9.971386	3000	82.6	84.14	0.160449
20	77.6	243	9.914891	4000	77.7	80.12	-0.266398
30	83.9	260.5	9.840915	5000	72.9	71.66	-0.14901
40	89	273.8	9.760869	6000	66.1	67.5	0.182046
50	87.6	270.6	9.796474	7000	64	62.12	-0.25897
60	86.5	269.4	9.86763	8000	57	57.33	0.050142
70	91.1	276.5	9.643535	9000	55.1	52.56	-0.40992
80	92.1	276.4	9.545568	10000	50.7	49.7	-0.17303
90	93.2	275.6	9.417266	20000	29.5	29.07	-0.12754
100	89.4	275.3	9.769374	30000	29.5	29.07	-0.12754
200	89.8	276.1	9.755801				


ตารางที่ 5.5 แสดงผลการทดลอง LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency 20 Hz




Frequency 10 KHz



รูปที่ 5.16 แสดงสัญญาณ 20Hz และ 10KHz dB ของ LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

High Pass Filter



รูปที่ 5.17 แสดงค่าสัมประสิทธิ์ต่างๆของ High Pass Filter

Gain=10dB, Cut Off frequency= 1 KHz

B0 = 307A4Eh

B1 = A4616Ah

B2 = 2B6BA2h

A1 = E31F68h

A2 = 0D27F3h


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง HPF

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	58.8	59.8	0.146477	300	89.9	88.09	-0.17666
2	58.8	59.8	0.146477	400	90.1	95.62	0.516479
3	58.8	59.8	0.146477	500	89.8	105.2	1.374788
4	58.8	59.8	0.146477	600	88.2	120.5	2.710369
5	58.8	59.8	0.146477	700	91.8	133.7	3.265775
6	58.8	59.8	0.146477	800	87.4	155.2	4.987606
7	58.8	59.8	0.146477	900	90.4	178.3	5.899658
8	58.8	59.8	0.146477	1000	89	194.4	6.786125
9	58.8	59.8	0.146477	2000	86.9	258	9.451999
10	58.8	59.8	0.146477	3000	82.8	252.5	9.684621
20	78	77.49	-0.05698	4000	80.5	237.5	9.397355
30	84.5	83.38	-0.1159	5000	72.8	222.7	9.711777
40	86.4	85.24	-0.11741	6000	66.3	211.1	10.05949
50	87.7	86.06	-0.16397	7000	64	196.8	9.756902
60	86.7	85.67	-0.10381	8000	57.8	180.8	9.905412
70	91.6	88.64	-0.28531	9000	55.4	165.8	9.521495
80	87.1	87.67	0.056657	10000	51	154.6	9.632786
90	90.7	88.64	-0.19955	20000	30.6	87.9	9.165349
100	90	87.05	-0.28947	30000	30.6	87.9	9.165349
200	90	88.59	-0.13716				

ตารางที่ 5.6 แสดงผลการทดลอง HPF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.18 แสดงสัญญาณ 50 Hz และ 5 kHz dB ของ HPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Nooth Filter



รูปที่ 5.19 แสดง ALE Generate ค่ากับประสิทธิ์ต่างๆของ Nooth Filter

Band width 1KHz, Cut Off frequency= 1 KHz

B0 = 0F040Ch

B1 = E239AEh

B2 = 0F040Ch

A1 = E239AEh

A2 = 0E0818h

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลอง Nocth Filter

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	59.1	59.77	0.097915	300	89.7	83.7	-0.60134
2	59.1	59.77	0.097915	400	89.9	79.63	-1.05366
3	59.1	59.77	0.097915	500	90.1	73.62	-1.75458
4	59.1	59.77	0.097915	600	89.6	64.4	-2.86844
5	59.1	59.77	0.097915	700	91.8	53.19	-4.74025
6	59.1	59.77	0.097915	800	87.2	38.46	-7.11014
7	59.1	59.77	0.097915	900	90.3	20.43	-12.9084
8	59.1	59.77	0.097915	1000	89.2	10.25	-18.7928
9	59.1	59.77	0.097915	2000	86.9	70.71	-1.79078
10	59.1	59.77	0.097915	3000	82.5	75.77	-0.73913
20	77.8	78.13	0.036765	4000	77.9	73.83	-0.46609
30	83.8	83.2	-0.06241	5000	72.3	69.64	-0.32559
40	86.6	86.05	-0.05534	6000	67.3	65.25	-0.26869
50	87.9	86.51	-0.13845	7000	62.4	60.57	-0.25854
60	86.6	85.75	-0.08568	8000	57.4	57.44	0.006051
70	91.4	88.07	-0.32236	9000	55	52.62	-0.38424
80	87.1	87.31	0.020917	10000	50.9	49.53	-0.23699
90	91	87.89	-0.30204	20000	30.3	28.89	-0.4139
100	89.4	87.25	-0.21144	30000	0	28.89	-0.4126
200	89.8	66.35	-2.62871				


ตารางที่ 5.7 แสดงผลการทดลอง Nocth Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency 100 Hz




Frequency 1KHz



รูปที่ 5.20 แสดงสัญญาณ 100Hz และ 1KHz dB ของ Nocth Filter


Frequency 15 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.21 แสดงสัญญาณ 15KHz dB ของ Nocth Filter (ต่อ)

เมื่อนำข้อมูลจากตารางมาพล็อตกราฟจะได้




รูปที่ 5.22 แสดงกราฟจากการทดลอง Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.23 แสดงกราฟจากการทดลอง High Pass Filter



รูปที่ 5.24 แสดงกราฟจากการทดลอง Nocth Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Biquad Filter



รูปที่ 5.25 แสดงกราฟ Biquad Filter 7 ขั้วความถี่

ค่าพารามิเตอร์จะได้อ้างต่อไปนี้

	B0	B1	B2	A1	A2	BW	fc
eq1	10196E	E017B3	0FCF0B	E017B3	0FE879	44	50
eq2	103D05	E03973	0F8A88	E03973	0FC78E	106	120
eq3	109434	E08EE3	0EE2B5	E08EE3	0F76EA	260	290
eq4	114ED3	E156C4	0D7B7A	E156C4	0ECA4D	600	700
eq5	134A57	E3C1E9	09AA88	E3C1E9	0CF4E0	1.6k	1.7k
eq6	177623	EAC605	01A313	EAC605	91937	4.1k	4.3k
eq7	1CE7B0	FACEA4	F72891	FACEA4	41040	8.2k	10k

ตารางที่ 5.8 แสดงค่าพารามิเตอร์ต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 50 Hz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	58.2	58.2	0	300	90.2	96.68	0.602602
2	58.2	58.2	0	400	90.3	93.06	0.261506
3	58.2	58.2	0	500	90.8	91.37	0.054356
4	58.2	58.2	0	600	90.8	92.23	0.135727
5	58.2	58.2	0	700	92.2	90.7	-0.14247
6	58.2	58.2	0	800	88	87.6	-0.03957
7	58.2	58.2	0	900	91	88	-0.29117
8	58.2	58.2	0	1000	90	87.36	-0.2586
9	58.2	58.2	0	2000	87.6	83.4	-0.42676
10	60.3	67.5	0.979729	3000	83.3	79.01	-0.45926
20	78	119.2	3.683633	4000	78.7	74.14	-0.51844
30	85	180.2	6.526717	5000	74.1	69.18	-0.59675
40	86.3	243.9	9.02402	6000	67.5	65.38	-0.27718
50	88	271.1	9.772937	7000	65	60.72	-0.59163
60	86.7	251.5	9.250378	8000	58.1	54.81	-0.50633
70	91.2	221.3	7.699732	9000	55	50.49	-0.74315
80	87.3	197.4	7.086658	10000	50	47	-0.53744
90	90.7	173.4	5.628836	20000	30.6	28.4	-0.64806
100	90	158.7	4.926688	30000	30.6	28.4	-0.64806
200	90.3	107.9	1.546674				

ตารางที่ 5.9 แสดงผลการทดลอง Biquad 50 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 120 Hz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	58.3	57.44	-0.12908	300	90.6	135	3.464111
2	58.3	57.44	-0.12908	400	90.5	114	2.005125
3	58.3	57.44	-0.12908	500	90.1	105.2	1.345819
4	58.3	57.44	-0.12908	600	88.1	102	1.272485
5	58.3	57.44	-0.12908	700	92.1	98.62	0.594107
6	58.3	57.44	-0.12908	800	88	92.84	0.465049
7	58.3	57.44	-0.12908	900	91.2	92.1	0.085296
8	58.3	57.44	-0.12908	1000	90.1	90.93	0.079648
9	58.8	58.31	-0.07269	2000	87.9	84.39	-0.35396
10	59.1	60	0.131275	3000	83.6	79.35	-0.45319
20	77.6	84.45	0.734759	4000	78.4	74.1	-0.48996
30	84	100.4	1.549089	5000	73.3	68.93	-0.53391
40	87	117	2.573332	6000	67.1	65.1	-0.26288
50	88	135.5	3.749132	7000	65.4	60.2	-0.71963
60	88.5	157.7	5.017768	8000	58	55.42	-0.39523
70	91.4	187.2	6.227193	9000	56.1	51	-0.82785
80	92.3	215	7.344735	10000	51.4	47.67	-0.65436
90	93.3	244	8.350164	20000	31.2	27.5	-1.09644
100	90	257.1	9.117191	30000	31.2	27.5	-1.09644
120	88.1	276.5	9.934385				
200	90.2	189.6	6.452636				

ตารางที่ 5.10 แสดงผลการทดลอง Biquad 120 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 290 Hz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	27.5	27.42	-0.0253	290	91.5	275.6	9.577162
2	27.5	27.42	-0.0253	400	90.4	229.5	8.092285
3	27.5	27.42	-0.0253	500	90.3	184.2	6.192038
4	27.5	27.42	-0.0253	600	90.3	156.1	4.754303
5	27.5	27.42	-0.0253	700	90	138.3	3.731593
6	40	39.8	-0.04354	800	88.4	125.8	3.064568
7	46.2	45.35	-0.16129	900	91	117.1	2.19031
8	53.2	52.34	-0.14156	1000	89.9	112.4	1.940132
9	57.8	57.31	-0.07395	2000	87.7	89.64	0.190045
10	59.5	59.3	-0.02925	3000	83.7	81.68	-0.21219
20	78.2	79.25	0.11585	4000	78.7	75.62	-0.34676
30	84.3	86.38	0.211713	5000	73.6	70.05	-0.42939
40	87	91.38	0.426638	6000	68.5	64.42	-0.5334
50	87.9	95.51	0.721199	7000	63.5	60.07	-0.48232
60	88.8	100.3	1.057759	8000	59.2	55.4	-0.57624
70	89.1	105.3	1.451013	9000	55.1	51.73	-0.54818
80	87.7	108.2	1.824553	10000	52.3	48.26	-0.69829
90	91	118.4	2.286206	20000	31	27.63	-0.99962
100	89.8	123.8	2.788886	30000	31	27.63	-0.99962
200	90.4	219	7.685514				

ตารางที่ 5.11 แสดงผลการทดลอง Biquad 290 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 700 Hz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	60.1	60.04	-0.00868	300	90.45	139.4	3.757084
2	60.1	60.04	-0.00868	400	90.72	177.9	5.849458
3	60.1	60.04	-0.00868	500	90.4	222.6	7.827135
4	60.1	60.04	-0.00868	600	88.36	264.5	9.523399
5	60.1	60.04	-0.00868	700	92	273.4	9.460214
6	60.1	60.04	-0.00868	800	88.96	256.9	9.211387
7	60.1	60.04	-0.00868	900	91.32	237.7	8.309266
8	60.1	60.04	-0.00868	1000	89.96	215.3	7.579892
9	60.1	60.04	-0.00868	2000	87.93	115.8	2.39143
10	62.42	62.21	-0.02927	3000	84.11	92.37	0.813666
20	78.46	77.86	-0.06668	4000	78.86	80.74	0.204639
30	85	84.18	-0.0842	5000	73.33	72.53	-0.09528
40	87.44	86.44	-0.09991	6000	68.57	65.81	-0.35685
50	88.9	87.64	-0.12399	7000	63.88	62.32	-0.21475
60	89	89.16	0.015601	8000	60.16	56.4	-0.56057
70	89.4	90.38	0.094696	9000	57.05	51.88	-0.82511
80	90.12	91.44	0.126301	10000	52.34	47.92	-0.76634
90	91.47	93.61	0.200871	20000	52.34	47.92	-0.76634
100	90.06	93.86	0.358972	30000	52.34	47.92	-0.76634
200	90.44	111.4	1.810493				

ตารางที่ 5.12 แสดงผลการทดลอง Biquad 700 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 1.7KHz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	55.96	56.21	0.038718	300	90.1	99	0.818208
2	55.96	56.21	0.038718	400	90.27	107	1.476807
3	55.96	56.21	0.038718	500	90.06	116.9	2.265651
4	55.96	56.21	0.038718	600	88.9	132.1	3.440021
5	55.96	56.21	0.038718	700	91.55	143.3	3.891757
6	55.96	56.21	0.038718	800	88	153.6	4.838171
7	55.96	56.21	0.038718	900	89.94	173.5	5.706932
8	55.96	56.21	0.038718	1000	89.36	191.1	6.602351
9	55.96	56.21	0.038718	2000	87.07	254.9	9.330026
10	55.96	56.21	0.038718	3000	83.1	169.9	6.211847
20	67.18	67.29	0.014211	4000	80.74	121.2	3.528277
30	84.18	83.23	-0.09858	5000	73.56	100.3	2.693184
40	87.88	85.87	-0.20097	6000	60.25	85.8	3.070605
50	88.2	86.91	-0.12798	7000	64.66	74.32	-1.2094
60	88.53	87.3	-0.12152	8000	57.86	65.55	1.083885
70	89.18	87.85	-0.13051	9000	55.7	58.44	0.4171
80	89.34	88.41	-0.09089	10000	51	53.6	0.431892
90	90.21	88.62	-0.15446	20000	30.5	28.41	-0.61657
100	89.61	88.97	-0.06226	30000	30.5	28.41	-0.61657
200	90.1	92.9	0.265818				

ตารางที่ 5.13 แสดงผลการทดลอง Biquad 1.7 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 4.3KHz

Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	56.32	56.41	0.013869	300	90.15	90.1	-0.00482
2	56.32	56.41	0.013869	400	90.21	91.38	0.111929
3	56.32	56.41	0.013869	500	90.15	93.27	0.295525
4	56.32	56.41	0.013869	600	89.07	97.83	0.814812
5	56.32	56.41	0.013869	700	91.53	99.77	0.74873
6	56.32	56.41	0.013869	800	87.94	98.92	1.021953
7	56.32	56.41	0.013869	900	90	103.7	1.230725
8	56.32	56.41	0.013869	1000	89.4	107.7	1.617564
9	56.32	56.41	0.013869	2000	87.44	155.2	4.983631
10	56.32	56.41	0.013869	3000	83.14	210.8	8.081212
20	78.53	78.36	-0.01882	4000	78.22	238.2	9.672479
30	84.29	83.25	-0.10784	5000	68.67	171.8	7.965122
40	86.7	85.35	-0.13631	6000	64.24	134.7	6.431241
50	88.01	86.51	-0.14931	7000	57.86	111	5.658891
60	88.9	87.16	-0.17169	8000	55.72	91.03	4.263469
70	89.17	87.81	-0.1335	9000	51.09	78.4	3.719603
80	89.61	87.61	-0.19606	10000	30.14	29.85	-0.08398
90	90.02	87.58	-0.23868	20000	30.14	29.85	-0.08398
100	89.95	88	-0.19037	30000	30.14	29.85	-0.08398
200	90.2	89.01	-0.11535				

ตารางที่ 5.14 แสดงผลการทดลอง Biquad 4.3 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง Biquad 10K Hz


Freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)	freq(Hz)	Vin(Vrms)	Vout(Vrms)	Gain(dB)
1	58.85	58.88	0.004427	300	90.25	90.28	0.002887
2	58.85	58.88	0.004427	400	90.28	90.3	0.001924
3	58.85	58.88	0.004427	500	90.09	90.1	0.000964
4	58.85	58.88	0.004427	600	90.08	90.1	0.001928
5	58.85	58.88	0.004427	700	90.35	90.56	0.020165
6	58.85	58.88	0.004427	800	89.68	91.16	0.142174
7	58.85	58.88	0.004427	900	89.87	91.88	0.192125
8	58.85	58.88	0.004427	1000	90.21	91.88	0.159326
9	58.85	58.88	0.004427	2000	87.53	101.1	1.251885
10	58.85	58.88	0.004427	3000	83.1	112.9	2.661858
20	78	78.1	0.011129	4000	78.36	126	4.125522
30	83.99	83.87	-0.01242	5000	73.17	139	5.573635
40	86.82	86.77	-0.005	6000	66.49	151.1	7.130163
50	87.96	88.02	0.005923	7000	63.79	162.7	8.132699
60	88.96	89	0.003905	8000	59.17	168.4	9.08481
70	89.09	90.01	0.089236	9000	55.96	164.5	9.365764
80	87.38	87.88	0.04956	10000	51.17	155.4	9.648712
90	90.77	91.02	0.02389	20000	30.63	38.84	2.062644
100	89.66	90	0.032875	30000	30.63	30.84	0.059347
200	90.29	90.3	0.000962				

ตารางที่ 5.15 แสดงผลการทดลอง Biquad 10 KHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปกราฟของสัญญาณที่ย่านความถี่ต่างๆ

เมื่อนำค่าจากตารางต่างๆ มาพล็อตกราฟจะได้ดังนี้




รูปที่ 5.26 แสดงกราฟจากการทดลอง Biquad BW = 50 Hz




รูปที่ 5.27 แสดงกราฟจากการทดลอง Biquad BW = 120 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.28 แสดงกราฟจากการทดลอง Biquad BW = 290Hz




รูปที่ 5.29 แสดงกราฟจากการทดลอง Biquad BW = 700Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.30 แสดงกราฟจากการทดลอง Biquad BW = 1.7KHz



รูปที่ 5.31 แสดงกราฟจากการทดลอง Biquad BW=4.3KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.32 แสดงกราฟจากการทดลอง Biquad BW = 10KHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุป ปัญหา การแก้ไข และข้อเสนอแนะ

สรุป

ในการจัดทำคิดิจิตอลอีคลอไลเซอร์โดย DSP นั้นจะมีการตอบสนองความถี่ในย่านความถี่เสียงตั้งแต่ 50 Hz ถึง 10KHz จำนวน 7 ย่านความถี่หรือ 7 Biquad ซึ่งในแต่ละย่านความถี่นั้นสามารถยกระดับสัญญาณความถี่เสียงได้ 5 ระดับ และยังสามารถยกระดับสัญญาณเสียง โทน เสียงเบส และเสียงแหลม โดยมีไมโครคอนโทรลเลอร์เป็นตัวควบคุมส่งผ่านค่าพารามิเตอร์ในการฟิลเตอร์ให้กับ IC TAS3004 Digital Filter ทำให้เสียงที่ออกมาีความเป็นธรรมชาติใกล้เคียงกับเสียงจากแหล่งกำเนิด

ในการทำงานโครงการอิเล็กทรอนิกส์ที่ได้ดำเนินการจัดทำคิดิจิตอลอีคลอไลเซอร์โดย DSP คือทำงานเป็นไปด้วยดี และสามารถทำงานได้จริง

ปัญหา

1. ในการเขียน โปรแกรมส่งผ่านค่าพารามิเตอร์ในการฟิลเตอร์โดยใช้ไมโครคอนโทรลเลอร์เป็นตัวควบคุมการส่งนั้น ต้องส่งผ่านค่าเป็นรหัสแอสกีที่มีจำนวนข้อมูลมากให้กับ IC TAS3004 Digital Filter จึงทำให้ความสามารถในการยกระดับสัญญาณเสียงในแต่ละย่านความถี่ทำได้แค่ 5 ระดับเท่านั้น ทั้งนี้เนื่องจากไมโครคอนโทรลเลอร์มีหน่วยความจำภายในไม่เพียงพอที่จะเก็บข้อมูลและค่าพารามิเตอร์ต่างๆ
2. เนื่องจากในการทดลองวัดสัญญาณที่จุดต่างๆ จะมีสัญญาณรบกวนมากจึงต้องใช้เงินเนอเรเตอร์และออสซิลโลสโคปที่มีสัญญาณรบกวนต่ำ
3. IC TAS3004 มีขนาดเล็ก ต้องออกแบบ PCB ให้มีลายวงจรเล็กไปด้วย จึงทำให้ยากในการลงอุปกรณ์และวัดค่าที่จุดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแก้ไข

ในส่วนของการเขียน โปรแกรมที่ต้องส่งผ่านข้อมูลและค่าพารามิเตอร์ในการฟิลเตอร์ที่ต้องการให้การยกระดับสัญญาณในแต่ละย่านความถี่ให้ละเอียดมากขึ้น ผู้เขียนต้องมีการจัดการเขียน โปรแกรมที่ดี เช่น ใช้ฟังก์ชันย่อยหรือ ใช้โปรแกรมร่วมกันให้มากขึ้น เพิ่มหน่วยความจำให้กับไมโครคอนโทรลเลอร์หรือเปลี่ยนไปใช้บอร์ดอื่นแทน

และในส่วนของเสียงรบกวนที่เกิดจากแจ็กไมโครโฟนนั้นต้องเปลี่ยนแจ็กไมล์ใหม่ให้เป็นแบบปกติที่ไม่ได้ต่อลงกราวด์ให้เป็นแบบต่อลงกราวด์

ข้อเสนอแนะ

ในการจัดทำดิจิทัลออสซิลอโลสโคปโดย DSP นั้น จำเป็นต้องศึกษาเกี่ยวกับเรื่องของการฟิลเตอร์ในรูปแบบต่างๆ และ Data Sheet ของ IC TAS3004 เป็นอย่างดี เพื่อนำไปออกแบบ Biquad ในแต่ละย่านความถี่ให้มีการตอบสนองสัญญาณเสียงดีที่สุด

ดิจิทัลออสซิลอโลสโคปเครื่องนี้สามารถที่จะทำการเปลี่ยนค่าพารามิเตอร์ในการฟิลเตอร์แต่ละย่านความถี่ได้หรือออกแบบการตอบสนองในแต่ละ Biquad ตามความต้องการของผู้ออกแบบที่จะนำไปใช้งาน โดยคณะผู้จัดทำได้บอกรหัสการทำงานไว้ให้แล้ว อยู่ในคู่มือการทำงานของเครื่องในบทที่ 4

ถ้านำเอาดิจิทัลออสซิลอโลสโคปที่มี IC TAS3004 เป็นตัวฟิลเตอร์มาออกแบบใหม่ โดยต่ออนุกรมกัน จะสามารถทำให้ย่านความถี่มากขึ้น หรือจำนวน Biquad เพิ่มขึ้น ซึ่งจะทำให้มีการตอบสนอง ความถี่ได้ละเอียด สามารถนำไปสร้างเป็น Mixer ได้

บรรณานุกรม

- วรพจน์ กรแก้ววัฒนกุล, และชัชววัฒน์ ลีมพรจิตรวิไล. เรียนรู้และปฏิบัติการ ไมโครคอนโทรลเลอร์ MCS-51. กรุงเทพมหานคร: บริษัท อิน โนเวตีฟ เอ็กเพอริเมนต์ จำกัด, 2540.
- วัลลภ สุระกำพวช. การประมวลผลเชิงเลข กรุงเทพมหานคร: สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง
- ไพรัช รัชชพงษ์. การประมวลสัญญาณดิจิทัล กรุงเทพมหานคร:สถาบันเทคโนโลยีพระจอมเกล้า รัตนบุรี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- Compatible with MCS-51™ Products
- 2K Bytes of Reprogrammable Flash Memory
 - Endurance: 1,000 Write/Erase Cycles
- 2.7V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Two-level Program Memory Lock
- 128 x 8-bit Internal RAM
- 15 Programmable I/O Lines
- Two 16-bit Timer/Counters
- Six Interrupt Sources
- Programmable Serial UART Channel
- Direct LED Drive Outputs
- On-chip Analog Comparator
- Low-power Idle and Power-down Modes

Description

The AT89C2051 is a low-voltage, high-performance CMOS 8-bit microcomputer with 2K bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard MCS-51 instruction set. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C2051 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89C2051 provides the following standard features: 2K bytes of Flash, 128 bytes of RAM, 15 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, a precision analog comparator, on-chip oscillator and clock circuitry. In addition, the AT89C2051 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The power-down mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.

Pin Configuration

PDIP/SOIC

RST/VPP □	1	20 □	VCC
(RXD) P3.0 □	2	19 □	P1.7
(TXD) P3.1 □	3	18 □	P1.6
XTAL2 □	4	17 □	P1.5
XTAL1 □	5	16 □	P1.4
(INT0) P3.2 □	6	15 □	P1.3
(INT1) P3.3 □	7	14 □	P1.2
(T0) P3.4 □	8	13 □	P1.1 (AIN1)
(T1) P3.5 □	9	12 □	P1.0 (AIN0)
GND □	10	11 □	P3.7



8-bit
Microcontroller
with 2K Bytes
Flash

AT89C2051


Rev. 0368E-02/00



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AT89C2051

Pin Description

VCC
Supply voltage.

GND
Ground.

Port 1

Port 1 is an 8-bit bi-directional I/O port. Port pins P1.2 to P1.7 provide internal pullups. P1.0 and P1.1 require external pullups. P1.0 and P1.1 also serve as the positive input (AIN0) and the negative input (AIN1), respectively, of the on-chip precision analog comparator. The Port 1 output buffers can sink 20 mA and can drive LED displays directly. When 1s are written to Port 1 pins, they can be used as inputs. When pins P1.2 to P1.7 are used as inputs and are externally pulled low, they will source current (I_{OL}) because of the internal pullups.

Port 1 also receives code data during Flash programming and verification.

Port 3

Port 3 pins P3.0 to P3.5, P3.7 are seven bi-directional I/O pins with internal pullups. P3.6 is hard-wired as an input to the output of the on-chip comparator and is not accessible as a general purpose I/O pin. The Port 3 output buffers can sink 20 mA. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{OL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89C2051 as listed below:

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)

Port 3 also receives some control signals for Flash programming and verification.

RST

Reset input. All I/O pins are reset to 1s as soon as RST goes high. Holding the RST pin high for two machine cycles while the oscillator is running resets the device.

Each machine cycle takes 12 oscillator or clock cycles.

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.


XTAL2

Output from the inverting oscillator amplifier.

Oscillator Characteristics


XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Figure 1. Oscillator Connections



Note: C1, C2 = 30 pF ± 10 pF for Crystals
= 40 pF ± 10 pF for Ceramic Resonators

Figure 2. External Clock Drive Configuration



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AT89C2051

Restrictions on Certain Instructions

The AT89C2051 is an economical and cost-effective member of Atmel's growing family of microcontrollers. It contains 2K bytes of flash program memory. It is fully compatible with the MCS-51 architecture, and can be programmed using the MCS-51 instruction set. However, there are a few considerations one must keep in mind when utilizing certain instructions to program this device.

All the instructions related to jumping or branching should be restricted such that the destination address falls within the physical program memory space of the device, which is 2K for the AT89C2051. This should be the responsibility of the software programmer. For example, LJMP 7E0H would be a valid instruction for the AT89C2051 (with 2K of memory), whereas LJMP 900H would not.

1. Branching Instructions:

LCALL, LJMP, ACALL, AJMP, SJMP, JMP @A+DPTR

These unconditional branching instructions will execute correctly as long as the programmer keeps in mind that the destination branching address must fall within the physical boundaries of the program memory size (locations 00H to 7FFFH for the 89C2051). Violating the physical space limits may cause unknown program behavior.

CJNE [...], DJNZ [...], JB, JNB, JC, JNC, JBC, JZ, JNZ With these conditional branching instructions the same rule above applies. Again, violating the memory boundaries may cause erratic execution.

For applications involving interrupts the normal interrupt service routine address locations of the 80C51 family architecture have been preserved.

2. MOVX-related instructions, Data Memory:

The AT89C2051 contains 128 bytes of internal data memory. Thus, in the AT89C2051 the stack depth is limited to 128 bytes, the amount of available RAM. External DATA memory access is not supported in this device, nor is external PROGRAM memory execution. Therefore, no MOVX [...] instructions should be included in the program.

A typical 80C51 assembler will still assemble instructions, even if they are written in violation of the restrictions mentioned above. It is the responsibility of the controller user to know the physical features and limitations of the device being used and adjust the instructions used correspondingly.

Program Memory Lock Bits

On the chip are two lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:

Lock Bit Protection Modes⁽¹⁾

	Program Lock Bits		Protection Type
	LB1	LB2	
1	U	U	No program lock features.
2	P	U	Further programming of the Flash is disabled.
3	P	P	Same as mode 2, also verify is disabled.

Note: 1. The Lock Bits can only be erased with the Chip Erase operation.

Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

P1.0 and P1.1 should be set to "0" if no external pullups are used, or set to "1" if external pullups are used.

It should be noted that when idle is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

Power-down Mode

In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

P1.0 and P1.1 should be set to "0" if no external pullups are used, or set to "1" if external pullups are used.





Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in the table below.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return

random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Table 1. AT89C2051 SFR Map and Reset Values

0F8H								0FFH
0F0H	B							0F7H
	00000000							0EFH
0E8H								0E7H
0E0H	ACC							0DFH
	00000000							0D7H
0D8H								0CFH
0D0H	PSW							0C7H
	00000000							0BFH
0C8H								0B7H
0C0H								0AFH
0B8H	IP							0A7H
	XXXX0000							9FH
0B0H	P3							97H
	11111111							8FH
0A8H	IE							87H
	0XX00000							
0A0H								
98H	SCON	SBUF						
	00000000	XXXXXXXX						
90H	P1							
	11111111							
88H	TCON	TMOD	TL0	TL1	TH0	TH1		
	00000000	00000000	00000000	00000000	00000000	00000000		
80H		SP	DPL	DPH			PCON	
		00001111	00000000	00000000			0XXX0000	



Programming The Flash

The AT89C2051 is shipped with the 2K bytes of on-chip PEROM code memory array in the erased state (i.e., contents = FFH) and ready to be programmed. The code memory array is programmed one byte at a time. Once the array is programmed, to re-program any non-blank byte, the entire memory array needs to be erased electrically.

Internal Address Counter: The AT89C2051 contains an internal PEROM address counter which is always reset to 000H on the rising edge of RST and is advanced by applying a positive going pulse to pin XTAL1.

Programming Algorithm: To program the AT89C2051, the following sequence is recommended.

1. Power-up sequence:
 - Apply power between V_{CC} and GND pins
 - Set RST and XTAL1 to GND
2. Set pin RST to "H"
Set pin P3.2 to "H"
3. Apply the appropriate combination of "H" or "L" logic levels to pins P3.3, P3.4, P3.5, P3.7 to select one of the programming operations shown in the PEROM Programming Modes table.
- To Program and Verify the Array:
4. Apply data for Code byte at location 000H to P1.0 to P1.7.
5. Raise RST to 12V to enable programming.
6. Pulse P3.2 once to program a byte in the PEROM array or the lock bits. The byte-write cycle is self-timed and typically takes 1.2 ms.
7. To verify the programmed data, lower RST from 12V to logic "H" level and set pins P3.3 to P3.7 to the appropriate levels. Output data can be read at the port P1 pins.
8. To program a byte at the next address location, pulse XTAL1 pin once to advance the internal address counter. Apply new data to the port P1 pins.
9. Repeat steps 5 through 8, changing data and advancing the address counter for the entire 2K bytes array or until the end of the object file is reached.
10. Power-off sequence:
 - set XTAL1 to "L"
 - set RST to "L"
 - Turn V_{CC} power off

Data Polling: The AT89C2051 features Data Polling to indicate the end of a write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written data on P1.7. Once the write cycle has been completed, true data is valid on all outputs, and

the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The Progress of byte programming can also be monitored by the RDY/BSY output signal. Pin P3.1 is pulled low after P3.2 goes High during programming to indicate BUSY. P3.1 is pulled High again when programming is done to indicate READY.

Program Verify: If lock bits LB1 and LB2 have not been programmed code data can be read back via the data lines for verification:

1. Reset the internal address counter to 000H by bringing RST from "L" to "H".
2. Apply the appropriate control signals for Read Code data and read the output data at the port P1 pins.
3. Pulse pin XTAL1 once to advance the internal address counter.
4. Read the next code data byte at the port P1 pins.
5. Repeat steps 3 and 4 until the entire array is read.

The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.

Chip Erase: The entire PEROM array (2K bytes) and the two Lock Bits are erased electrically by using the proper combination of control signals and by holding P3.2 low for 10 ms. The code array is written with all "1"s in the Chip Erase operation and must be executed before any non-blank memory byte can be re-programmed.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 000H, 001H, and 002H, except that P3.5 and P3.7 must be pulled to a logic low. The values returned are as follows.

- (000H) = 1EH indicates manufactured by Atmel
- (001H) = 21H indicates 89C2051

Programming Interface

Every code byte in the Flash array can be written and the entire array can be erased by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

AT89C2051

Flash Programming Modes

Mode		RST/VPP	P3.2/PROG	P3.3	P3.4	P3.5	P3.7
Write Code Data ⁽¹⁾⁽³⁾		12V		L	H	H	H
Read Code Data ⁽¹⁾		H	H	L	L	H	H
Write Lock	Bit - 1	12V		H	H	H	H
	Bit - 2	12V		H	H	L	L
Chip Erase		12V		H	L	L	L
Read Signature Byte		H	H	L	L	L	L

Notes: 1. The internal PEROM address counter is reset to 000H on the rising edge of RST and is advanced by a positive pulse at XTAL 1 pin.
 2. Chip Erase requires a 10 ms PROG pulse.
 3. P3.1 is pulled Low during programming to indicate RDY/BSY.

Figure 3. Programming the Flash Memory





Figure 4. Verifying the Flash Memory



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Flash Programming and Verification Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0 \pm 10\%$

Symbol	Parameter	Min	Max	Units
V_{PP}	Programming Enable Voltage	11.5	12.5	V
I_{PP}	Programming Enable Current		250	μA
t_{DVGL}	Data Setup to PROG Low	1.0		μs
t_{GHDX}	Data Hold after PROG	1.0		μs
t_{EHS}	P3.4 (ENABLE) High to V_{PP}	1.0		μs
t_{SHGL}	V_{PP} Setup to PROG Low	10		μs
t_{GHS}	V_{PP} Hold after PROG	10		μs
t_{GLGH}	PROG Width	1	110	μs
t_{ELOV}	ENABLE Low to Data Valid		1.0	μs
t_{EHOZ}	Data Float after ENABLE	0	1.0	μs
t_{GHBL}	PROG High to BUSY Low		50	ns
t_{WC}	Byte Write Cycle Time		2.0	ms
t_{BIH}	RDY/BSY to Increment Clock Delay	1.0		μs
t_{HIL}	Increment Clock High	200		ns

Note: 1. Only used in 12-volt programming mode.

Flash Programming and Verification Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AT89C2051

Absolute Maximum Ratings*

Operating Temperature	-55°C to +125°C
Storage Temperature	-65°C to +150°C
Voltage on Any Pin with Respect to Ground	-1.0V to +7.0V
Maximum Operating Voltage	6.6V
DC Output Current	25.0 mA

*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

$T_A = -40^\circ\text{C}$ to 85°C , $V_{CC} = 2.0\text{V}$ to 6.0V (unless otherwise noted)

Symbol	Parameter	Condition	Min	Max	Units
V_{IL}	Input Low-voltage		-0.5	$0.2 V_{CC} - 0.1$	V
V_{IH}	Input High-voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
V_{IH1}	Input High-voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
V_{OL}	Output Low-voltage ⁽¹⁾ (Ports 1, 3)	$I_{OL} = 20\text{ mA}$, $V_{CC} = 5\text{V}$ $I_{OL} = 10\text{ mA}$, $V_{CC} = 2.7\text{V}$		0.5	V
V_{OH}	Output High-voltage (Ports 1, 3)	$I_{OH} = -80\text{ }\mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$ $I_{OH} = -30\text{ }\mu\text{A}$ $I_{OH} = -12\text{ }\mu\text{A}$	2.4		V
I_{IL}	Logical 0 Input Current (Ports 1, 3)	$V_{IN} = 0.45\text{V}$		-50	μA
I_{TL}	Logical 1 to 0 Transition Current (Ports 1, 3)	$V_{IN} = 2\text{V}$, $V_{CC} = 5\text{V} \pm 10\%$		-750	μA
I_{LI}	Input Leakage Current (Port P1.0, P1.1)	$0 < V_{IN} < V_{CC}$		± 10	μA
V_{OS}	Comparator Input Offset Voltage	$V_{CC} = 5\text{V}$		20	mV
V_{CM}	Comparator Input Common Mode Voltage		0	V_{CC}	V
RRST	Reset Pull-down Resistor		50	300	K Ω
C_{IO}	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
I_{CC}	Power Supply Current	Active Mode, 12 MHz, $V_{CC} = 6\text{V}/3\text{V}$		15/5.5	mA
		Idle Mode, 12 MHz, $V_{CC} = 6\text{V}/3\text{V}$ P1.0 & P1.1 = 0V or V_{CC}		5/1	mA
	Power-down Mode ⁽²⁾	$V_{CC} = 6\text{V}$ P1.0 & P1.1 = 0V or V_{CC} $V_{CC} = 3\text{V}$ P1.0 & P1.1 = 0V or V_{CC}		100	μA
				20	μA


- Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:
Maximum I_{OL} per port pin: 20 mA
Maximum total I_{OL} for all output pins: 80 mA
If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.
2. Minimum V_{CC} for Power-down is 2V.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



External Clock Drive Waveforms



External Clock Drive

Symbol	Parameter	$V_{CC} = 2.7V \text{ to } 6.0V$		$V_{CC} = 4.0V \text{ to } 6.0V$		Units
		Min	Max	Min	Max	
$1/t_{CLCL}$	Oscillator Frequency	0	12	0	24	MHz
t_{CLCL}	Clock Period	83.3		41.6		ns
t_{CHCX}	High Time	30		15		ns
t_{CLCX}	Low Time	30		15		ns
t_{CLCH}	Rise Time		20		20	ns
t_{CHCL}	Fall Time		20		20	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


AT89C2051

Serial Port Timing: Shift Register Mode Test Conditions


V_{CC} = 5.0V ± 20%; Load Capacitance = 80 pF

Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
t _{XLXL}	Serial Port Clock Cycle Time	1.0		12t _{CLCL}		μs
t _{OVXH}	Output Data Setup to Clock Rising Edge	700		10t _{CLCL} -133		ns
t _{XHOX}	Output Data Hold after Clock Rising Edge	50		2t _{CLCL} -117		ns
t _{XHDX}	Input Data Hold after Clock Rising Edge	0		0		ns
t _{XHDV}	Clock Rising Edge to Input Data Valid		700		10t _{CLCL} -133	ns

Shift Register Mode Timing Waveforms



AC Testing Input/Output Waveforms⁽¹⁾



Note: 1. AC Inputs during testing are driven at V_{CC} - 0.5V for a logic 1 and 0.45V for a logic 0. Timing measurements are made at V_{IH} min. for a logic 1 and V_{IL} max. for a logic 0.

Float Waveforms⁽¹⁾




Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded V_{OH}/V_{OL} level occurs.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




AT89C2051
TYPICAL I_{CC} - ACTIVE (85°C)



AT89C2051
TYPICAL I_{CC} - IDLE (85°C)



AT89C2051
TYPICAL I_{CC} vs. VOLTAGE - POWER DOWN (85°C)



- Notes:
1. XTAL1 tied to GND for I_{CC} (power-down)
 2. P1.0 and P1.1 = V_{CC} or GND
 3. Lock bits programmed

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AT89C2051

Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
12	2.7V to 6.0V	AT89C2051-12PC	20P3	Commercial (0°C to 70°C)
		AT89C2051-12SC	20S	
		AT89C2051-12PI	20P3	Industrial (-40°C to 85°C)
		AT89C2051-12SI	20S	
24	4.0V to 6.0V	AT89C2051-24PC	20P3	Commercial (0°C to 70°C)
		AT89C2051-24SC	20S	
		AT89C2051-24PI	20P3	Industrial (-40°C to 85°C)
		AT89C2051-24SI	20S	


Package Type	
20P3	20-lead, 0.300" Wide, Plastic Dual In-line Package (PDIP)
20S	20-lead, 0.300" Wide, Plastic Gull Wing Small Outline (SOIC)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Packaging Information



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Atmel Headquarters

Corporate Headquarters

2325 Orchard Parkway
San Jose, CA 95131
TEL (408) 441-0311
FAX (408) 487-2600

Europe

Atmel U.K., Ltd.
Coliseum Business Centre
Riverside Way
Camberley, Surrey GU15 3YL
England
TEL (44) 1276-686-677
FAX (44) 1276-686-697

Asia

Atmel Asia, Ltd.
Room 1219
Chinachem Golden Plaza
77 Mody Road Tsimhatsui
East Kowloon
Hong Kong
TEL (852) 2721-9778
FAX (852) 2722-1369

Japan

Atmel Japan K.K.
9F, Tonetsu Shinkawa Bldg.
1-24-8 Shinkawa
Chuo-ku, Tokyo 104-0033
Japan
TEL (81) 3-8523-3551
FAX (81) 3-3523-7581

Atmel Operations

Atmel Colorado Springs

1150 E. Cheyenne Mtn. Blvd.
Colorado Springs, CO 80906
TEL (719) 576-3300
FAX (719) 540-1759

Atmel Rousset

Zone Industrielle
13106 Rousset Cedex
France
TEL (33) 4-4253-6000
FAX (33) 4-4253-6001

Fax-on-Demand

North America:
1-(900) 292-8635

International:
1-(408) 441-0792

e-mail
literature@atmel.com

Web Site
http://www.atmel.com

BBS
1-(408) 436-4309

© Atmel Corporation 2000.

Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.

Marks bearing ® and/or ™ are registered trademarks and trademarks of Atmel Corporation.


Terms and product names in this document may be trademarks of others.



Printed on recycled paper.

0368E-02/00xM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.1. Overview of the Supported AT Command Set

Page	Commands 07.07	Function
7	AT+CGMI	Issue manufacturer ID code
7	AT+CGMM	Issue model ID code
7	AT+CGMR	Output the GSM telephone version
8	AT+CGSN	Output the serial number (IMEI)
8	AT+GSN	Output the serial number (IMEI)
8	AT+CHUP	Terminate call
8	AT+CEER	Query the reason for disconnection of last call
9	AT+CREG	Network registration
9	AT+COPS	Commands concerning selection of network operator
10	AT+CLCK	Switch locks on and off
10	AT+CPWD	Change password to a lock
11	AT+CLIP	Display telephone number of calling party
11	AT+CFRC	Call forwarding
12	AT+CHLD	Call hold and multiparty
12	AT+CPAS	Query the telephone status
13	AT+CPIN	Enter PIN and query lock
13	AT+CBC	Battery charge
14	AT+CSQ	Output signal quality
14	AT+CPBS	Select a telephone book
15	Fehler! Kein gültiges Resultat für Tabelle.	Read a telephone-book entry
15	AT+CPBW	Write a telephone-book entry
16	AT+CMEE	Expanded error messages according to GSM 07.07
17	AT+VTS	Send a DTMF tone
18	AT+VTD	Set duration of a DTMF tone
18	AT+WS46	Select wireless network
18	AT+CSCS	Select TE character set
19	AT+CAOC	Advice of charge
19	AT+CSSN	Supplementary service notifications
20	AT+CRSM	Restricted SIM access
20	AT+CIMI	Output of IMSI
21	AT+CACM	Accumulated call meter
21	AT+CAMM	Accumulated call meter maximum
22	AT+CLCC	List Current Calls
23	AT+CLK	Clock
23	AT+CPN	Read operator names
23	AT+CPUC	Price per unit and currency table
24	AT+CALM	Alert sound mode
24	AT+CRSL	Ringer sound level
24	AT+CLVL	Loudspeaker volume level
24	AT+CMUT	Mute control
25	AT+CVIB	Vibrator mode

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Page	Commands 07.05	Function
26	AT+CSMS	Selection of message service
27	AT+CPMS	Selection of SMS memory
27	AT+CMGF	SMS format
28	AT+CSCA	Address of the SMS service center
28	AT+CNMI	Display new incoming SMS
29	AT+CNMA	Acknowledgment of a short message directly output
30	AT+CMGL	List SMS
31	AT+CMGR	Read in an SMS
31	AT+CMGS	Send an SMS
31	AT+CMSS	Send an SMS from the SMS memory
32	AT+CMGW	Write an SMS to the SMS memory
32	AT+CMGD	Delete an SMS in the SMS memory
32	AT+CSCB	Select cell broadcast messages
32	AT+CMGC	Send an SMS command

Page	Siemens- specific commands	Function
33	AT*SPBS	Select a telephone book (including Siemens-specific books)
33	AT*SDLD	Delete the "last number redial" memory
34	AT*SPBC	Seek the first entry in the sorted telephone book which begins with the selected (or next available) letter
34	AT*SPBG	Read entry from the sorted telephone book via the sorted index
35	AT*SLCK	Switch locks (including user-defined locks) on and off
35	AT*SPWD	Change password to a lock (including user-defined locks)
36	AT*SAGM	Output ACM (accumulated call meter) and ACMmax
36	AT*SPLM	Read the PLMN
36	AT*SPLR	Read an entry from the preferred-operator list
36	AT*SPLW	Write an entry to the preferred-operator list
37	AT*SCNI	Output call number information
37	AT*SNFV	Set the volume
37	AT*SNFS	Select NF hardware
38	AT*SRTC	Set the ringing tone
38	AT*SCID	Output card ID
38	AT*SCKS	Output SIM card status
39	AT*SPIC	Output PIN counter
39	AT*SMGO	SMS overflow indicator
40	AT*SMGL	List SMS (without status change from unread to read)
40	AT*SMGR	Read SMS record without Changing unread->read
40	AT*SMSO	Switch device off
41	AT*SLNG	Language settings
41	AT*SSTK	SIM Toolkit
41	AT*SBNW	Binary Write
43	AT*SBNR	Binary Read

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2.1. Hayes-Standard Commands

The Hayes-standard commands correspond to the commands of AT Hayes-compatible modems.

Command	Function
A/	Repeat last command
AT...	Prefix for all other commands
ATA	Accept call
ATD<str>;	Dial the dialing string <str> with the voice utility Valid dial modifiers: "T" (tone dialing), "P" (pulse dialing) is ignored. The character ";" is important, for this tells the phone that the call should be set up with the voice utility. Otherwise an attempt is made to set up a data call, which the phone immediately acknowledges with "ERROR". The dial command responds with OK to the user right after starting a voice call. Other behavior like *# sequences in the dial command and also data calls remain unchanged.
ATD><n>;	Dial the telephone number from the current telephone book location number <n> The telephone book is selected with the command at+cpbs (or at^spbs).
ATD><mem><n>;	Dial the telephone number from the telephone book <mem> location number <n>
ATDL	Dial last telephone number
ATE0	Deactivate command echo
ATE1	Activate command echo
ATH[0]	Separate connection
ATQ0	Display acknowledgments
ATQ1	Suppress acknowledgments
ATV0	Output acknowledgments as numbers
ATV1	Output acknowledgments as text
AT&F[0]	Reset to factory profile
ATZ	Set to default configuration
AT+GCAP	Output the capabilities list


1.2.2. Acknowledgments for Normal Data Communication

Response	Numeric	Meaning
OK	0	Command executed, no errors
RING	2	Ring detected
NO CARRIER	3	Link not established or disconnected
ERROR	4	Invalid command or command line too long
NO DIALTONE	6	No dial tone, dialing impossible, wrong mode
BUSY	7	Remote station busy


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของลิขสิทธิ์ทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นทรัพย์สินทางปัญญาของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตจากทางมหาวิทยาลัย




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



EQ5

EQ6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

