สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรกำลังสองแบบ เรล ทู เรล

A RAIL TO RAIL SQUARING CIRCUIT

สุพจน์ หุ้นย่อง

SUPOT HUNYONG

เลขหมู่.....
เลขทะเบียน 60200
วัน,เดือน,ปี 27 มิ.ย. 2549

.b 11583198
.i.....

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2548

ISBN 974-15-1645-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A RAIL TO RAIL SQUARING CIRCUIT

SUPOT HUNYONG

A THESIS SUBMITTED IN PARTIAL FULFILLMENT

OF THE REQUIREMENTS FOR THE DEGREE OF

MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING

SCHOOL OF GRADUATE STUDIES

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

2005

ISBN 974-15-1645-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

COPYRIGHT 2005

SCHOOL OF GRADUATE STUDIES

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	วงจรกำลังสองแบบ เรล ทู เรล
นักศึกษา	นายสุพจน์ หุ้นย่อง
รหัสนักศึกษา	43061131
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขา	วิศวกรรมไฟฟ้า
พ.ศ.	2548
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.กอบชัย เดชหาญ

บทคัดย่อ

วิทยานิพนธ์นี้นำเสนอวงจรกำลังสองที่มีช่วงอินพุทปฏิบัติงานแบบ เรล ทู เรล โดยหลักการทำงานอาศัยคุณสมบัติของ CMOS ที่ทำงานในช่วงอิ่มตัว วงจรกำลังสองจะประกอบด้วยวงจรกำลังสองชุด N ซึ่งจะทำงานเมื่อ $V_i > 0$ วงจรกำลังสองชุด P จะทำงานเมื่อ $V_i < 0$ และวงจรสะท้อนกระแส นอกจากนั้นนำวงจรดังกล่าวมาประยุกต์ใช้งานเป็นวงจรบวกแรงดันทางเวกเตอร์ ซึ่งสามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ ผลการวิเคราะห์สมรรถนะของวงจรพบว่าสอดคล้องกับการเลียนแบบการทำงานด้วยโปรแกรม PSpice

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title	A Rail to Rail Squaring Circuit
Student	Mr. Supot Hunyong
Student ID.	43061131
Degree	Master of Engineering
Programme	Electrical Engineering
Year	2005
Thesis Advisor	Assoc. Prof. Dr. Kobchai Dejhan

ABSTRACT

This thesis proposes the squaring circuit with rail to rail input range on CMOS operating in saturation region. The squaring circuit consists of the N squaring circuit operating as $V_i > 0$ and the P squaring circuit operating as $V_i < 0$ and current-mirror-circuit. In addition, the circuits are applied as vector summation circuit that can operated under low-voltage condition. The results of circuit-perfomance analysis are proved to be compatible with one analised by Pspice program.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ผู้เขียนขอขอบพระคุณอย่างสูงต่อ รศ.ดร.กอบชัย เดชหาญ อาจารย์ที่ปรึกษาที่ได้ให้ความรู้ คำปรึกษาและคำชี้แนะ แนวทาง ทางด้านการออกแบบวงจรอิเล็กทรอนิกส์ ตลอดทั้งวิธีต่าง ๆ ในการทำงานวิจัย และเป็นผู้ตรวจทานแก้ไขงานวิจัยของผู้เขียนทุกชิ้น อย่างมีประสิทธิภาพ

ขอขอบพระคุณอาจารย์อิทธิพงศ์ ชัยสายัณห์ ที่ให้ความรู้ทางด้านอิเล็กทรอนิกส์ คำชี้แนะ แนวทาง และเทคนิคต่างๆ ในการออกแบบวงจร ตลอดจนความรู้ วิชาการต่าง ๆ ที่ถ่ายทอดให้กระผมเป็นอย่างดี ทำให้งานวิจัยนี้สำเร็จบริบูรณ์

ขอขอบพระคุณ คุณวราภรณ์ ชัยสายัณห์ ผู้ที่ชี้เป้าหมายชีวิตให้แก่กระผม ตลอดจนแนวทางในการฝึกสมาธิ เพื่อทำให้เกิดปัญญาในการคิดงานวิจัยออกมาได้จนสำเร็จสมบูรณ์

ขอกราบนมัสการ หลวงพ่อวัดปากน้ำภาษีเจริญ พระมงคลเทพมุณี (สด จันทสโร) ผู้ที่ให้เป้าหมายชีวิตแก่กระผม และวิธีการฝึกสมาธิที่ถูกต้อง ตามแนวทางของสมเด็จพระสัมมาสัมพุทธเจ้า

ขอกราบขอบพระคุณ คุณพ่อไข่ คุณแม่เซี่ยมโห้ หุ้นย่อง และญาติสนิท ที่คอยห่วงใยและให้การสนับสนุนในการศึกษา

สุดท้ายขอขอบคุณ สมาชิกกลุ่มใจแก้ว นครปฐม ทุกท่าน ที่เป็นกำลังใจ พร้อมทั้งให้ความช่วยเหลือในด้านต่าง ๆ แก่ผู้เขียนมาโดยตลอด

สุพจน์ หุ้นย่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อภาษาไทย.....I

บทคัดย่อภาษาอังกฤษ.....II

กิตติกรรมประกาศ.....III

สารบัญ.....IV

สารบัญรูป.....VII

สารบัญตาราง.....IX

บทที่.....1

บทที่ 1 บทนำ.....1

1.1 กล่าวนำ.....1

1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์.....2

1.3 หลักการใหม่ในวิทยานิพนธ์.....2

1.4 รายละเอียดของวิทยานิพนธ์.....2

บทที่ 2 เทคโนโลยีมอสและทฤษฎีการทำงานของมอสเฟท.....4

2.1 กล่าวนำ.....4

2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดิสครีท.....4

2.3 เทคโนโลยีของมอส.....5

2.3.1 ข้อดีของมอสเฟท เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์.....6

2.3.2 ข้อเสียของมอสเฟท เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์.....8

2.4 โครงสร้างและการทำงานของมอสเฟทชนิดเอนฮานเมนท์.....8

2.4.1 โครงสร้างของมอสเฟท.....9

2.4.2 สัญญลักษณ์ของมอสเฟท.....11

2.4.3 ชนิดของมอสเฟท.....13

2.4.4 คุณสมบัติการทำงานของมอสเฟท.....15

2.5 สรุป.....17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

บทที่ 3 การออกแบบวงจรกำลังสองแบบ เรล ทู เรล.....18

3.1 กล่าวนำ.....18

3.2 หลักการทำงานของวงจรกำลังสองแบบ เรล ทู เรล.....18

3.2.1 วงจรกำลังสองชุด N.....19

3.2.2 วงจรกำลังสองชุด P.....21

3.2.3 วงจรสะท้อนกระแส.....22

3.2.4 วงจรขยายสัญญาณดิฟเฟอเรลเชียล.....23

3.3 วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์.....24

3.4 การวิเคราะห์ช่วงปฏิบัติงานความถี่.....25

3.5 การวิเคราะห์ช่วงปฏิบัติงานอินพุท.....30

3.6 สรุป.....31

บทที่ 4 การทดลองและการประยุกต์ใช้งาน.....32

4.1 กล่าวนำ.....32

4.2 ผลการทดสอบวงจรกำลังสองแบบ เรล ทู เรล.....32

4.2.1 การเลียนแบบการทำงาน โดยใช้ PSpice.....32

4.3 วงจรประยุกต์ใช้งาน.....38

4.3.1 วงจรบวกแรงดันทางเวกเตอร์.....38

4.3.1.1 วงจรถอดรากที่สอง.....38

4.4 สรุป.....43

บทที่ 5 บทสรุป.....44

5.1 บทสรุป.....44

5.2 ปัญหาที่เกิดขึ้นและแนวทางแก้ไข.....44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

เอกสารอ้างอิง.....45

ภาคผนวก.....47

ภาคผนวก ก.....48

ภาคผนวก ข.....56

ประวัติผู้เขียน.....57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่		หน้า
2.1	แสดงแผนผังของเทคโนโลยีรวม	6
2.2	แสดงประเภทของเฟท	9
2.3	โครงสร้างของเอ็นฮานเมนท์มอสเฟทชนิด NMOS	10
2.4	โครงสร้างของเอ็นฮานเมนท์มอสเฟทชนิด PMOS	10
2.5	แสดงสัญญลักษณ์ต่าง ๆ ของมอสเฟท	12
2.6	โครงสร้างของมอสเฟทชนิดเอ็น-แชนแนล	13
2.7	กราฟแสดงคุณสมบัติของมอสเฟทชนิดเอ็น-แชนแนล	14
2.8	แสดงคุณสมบัติของมอสเฟท	17
3.1	บล็อกไดอะแกรมของวงจรที่นำเสนอในวิทยานิพนธ์	19
3.2	วงจรกำลังสองชุด N	20
3.3	วงจรกำลังสองชุด P	21
3.4	วงจรสะท้อนกระแส	23
3.5	วงจรขยายสัญญาณดิฟเฟอเรลเชียล	23
3.6	วงจรกำลังสองที่นำเสนอในวิทยานิพนธ์	24
3.7	วงจรสมมูลย์ของมอสเฟทที่ทำงานในช่วงอิ่มตัวโดยประมาณ	25
3.8	แสดงการปรับปรุงวงจรกำลังสองแบบเรล ทู เรล ในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่	27
3.9	แสดงวงจรสมมูลย์ในรูปที่ 3.8	28
4.1	คุณสมบัติทาง DC ของวงจรกำลังสอง	34
4.2	คุณสมบัติทาง AC ของวงจรกำลังสอง	35
4.3	คุณสมบัติการตอบสนองความถี่	36
4.4	คุณสมบัติทาง DC ของวงจรกำลังสองเมื่อ $V_{in} = 3V$	36
4.5	คุณสมบัติทาง AC ของวงจรกำลังสอง $V_{in} = 3\sin 2000\pi t$	36
4.6	คุณสมบัติการตอบสนองความถี่เมื่อ $V_{in} = 3\sin 2000\pi t$	37
4.7	วงจรถอดรากที่สอง	38
4.8	วงจรบวกแรงดันทางเวกเตอร์	40
4.9	แสดงเอาท์พุทของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่ หน้า

4.1 แสดงขนาดความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์วงจรกำลังสอง.....33

4.2 แสดงขนาดความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์วงจรบวกแรงดันทางเวกเตอร์.....40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

1.1 กล่าวนำ

เทคโนโลยีทางด้านอิเล็กทรอนิกส์ในยุคโลกาภิวัฒน์ ได้มีการพัฒนาให้เจริญก้าวหน้าไปอย่างไม่หยุดยั้ง โดยเฉพาะชิ้นส่วนทางด้านอุปกรณ์อิเล็กทรอนิกส์ อุปกรณ์ทางอิเล็กทรอนิกส์ต่าง ๆ หลายชนิดได้ถูกนำมาสร้างเป็นวงจรประมวลผลสัญญาณต่าง ๆ มากมาย โดยเริ่มจากระบบสูญญากาศพัฒนามาเป็นอุปกรณ์ที่สร้างด้วยสารกึ่งตัวนำ (Semiconductor) ที่มีลักษณะเป็นดิสครีท (Discrete) และมีการพัฒนามาเป็นรูปแบบของวงจรรวม (Intergrated Circuit) หรือเรียกว่าไอซี (IC) ในส่วนของการออกแบบวงจรก็ได้มีการนำเสนอการออกแบบวงจรโดยใช้หลักการใหม่ ๆ ขึ้นมาอย่างมากมาย เพื่อให้สามารถนำวงจรที่ทำการออกแบบไปประยุกต์ใช้งานได้ง่าย หรือทำการออกแบบปรับปรุงแก้ไขวงจรเดิมที่มีอยู่ให้มีคุณสมบัติ และมีประสิทธิภาพในการทำงานที่ดียิ่งขึ้น การออกแบบวงจรอิเล็กทรอนิกส์ได้ถูกพัฒนามาโดยตลอด [1-2] เริ่มจากการออกแบบให้วงจรทำงานในโหมดกระแส ซึ่งมีข้อดีกว่าโหมดแรงดันหลายอย่าง เช่น ความง่ายในการบวกและลบสัญญาณ ช่วงอินพุทปฏิบัติงานไม่ขึ้นตรงกับแรงดันไฟเลี้ยง และการทำงานที่ไฟเลี้ยงต่ำหรือกำลังสูญเสียต่ำ เพื่อทำให้อายุการใช้งานของแบตเตอรี่นานขึ้น ดังนั้นการออกแบบวงจรที่ทำงานภายใต้แรงดันไฟเลี้ยงต่ำจึงเป็นที่นิยม แต่ปัญหาของการออกแบบวงจรที่ใช้แรงดันไฟเลี้ยงต่ำ คือ ช่วงอินพุทปฏิบัติงานจะถูกลดลงตามการลดลงของแรงดัน ขณะที่สัญญาณรบกวนต่าง ๆ มีขนาดเท่าเดิม ทำให้อัตราส่วนของสัญญาณต่อสัญญาณรบกวน (S/N ratio) ลดลง จึงมีการออกแบบวงจรที่ช่วงอินพุทแบบ เรล ทู เรล เพื่อรองรับการทำงานที่แรงดันไฟเลี้ยงต่ำ ซึ่งมีข้อดี คือ ช่วยเพิ่มอัตราส่วนของสัญญาณต่อสัญญาณรบกวน ปัจจุบันมีผู้นำเสนอวงจรที่มีช่วงอินพุทปฏิบัติงานแบบเรล ทู เรล หลายบทความ [3-6]

วงจรกำลังสอง เป็นวงจรที่มีประโยชน์มากเพราะสามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวางในระบบโทรคมนาคมและระบบเครื่องมือวัด เช่นวงจรทวีความถี่ (Frequency Doublers) วงจรตรวจจับค่ายอด (Peak Amplitude Detector) ของสัญญาณไซน์เป็นต้น

ในวิทยานิพนธ์นี้ จึงเป็นการนำเสนอการออกแบบวงจรกำลังสองแบบเรล ทู เรล ที่ทำงานภายในแรงดันไฟเลี้ยงต่ำ ซึ่งวงจรจะสามารถนำไปประยุกต์ใช้งานในด้านต่าง ๆ ได้อย่างกว้างขวางในระบบโทรคมนาคม และในปัจจุบันการวิจัยทางด้านเทคโนโลยีที่ใช้แรงดันไฟเลี้ยงต่ำกำลังเป็นที่นิยมเพราะมีความต้องการที่จะทำการออกแบบให้อุปกรณ์ทางด้านอิเล็กทรอนิกส์มีขนาดเล็กและมีประสิทธิภาพในการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

ในการทำวิทยานิพนธ์เรื่อง "วงจรกำลังสองแบบ เรล ทู เรล" มีวัตถุประสงค์ดังนี้

1. ใช้มอสเฟททรานซิสเตอร์ทั้งหมดในการออกแบบ
2. ออกแบบวงจรให้มีขนาดเล็ก ใช้จำนวนมอสเฟททรานซิสเตอร์ให้มีจำนวนน้อยที่สุด
3. วงจรที่ทำการออกแบบสามารถที่จะนำไปใช้งานได้ง่าย และสามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง
4. วงจรที่ทำการออกแบบจะต้องสามารถทำงานได้ดีที่แรงดันไฟเลี้ยงต่ำ
5. วงจรที่ทำการออกแบบสามารถนำไปสร้างเป็นวงจรรวมได้

1.3 หลักการใหม่ในวิทยานิพนธ์

จากการค้นคว้าในการทำวิทยานิพนธ์เรื่อง "วงจรกำลังสองแบบ เรล ทู เรล" มีแนวคิดใหม่แตกต่างจากหลักการของผู้ออกแบบเดิมที่เคยเสนอไว้ดังนี้

1. วงจรกำลังสองทำการออกแบบให้เป็นสัญญาณเดี่ยว
2. วงจรที่ทำการออกแบบจะใช้มอสทรานซิสเตอร์ทั้งหมด
3. วงจรที่ทำการออกแบบเป็นวงจรกำลังสองแบบ เรล ทู เรล
4. วงจรที่ทำการออกแบบจะใช้ระดับแรงดันไฟเลี้ยงต่ำ

1.4 รายละเอียดของวิทยานิพนธ์

ในวิทยานิพนธ์ได้แบ่งเนื้อหาออกเป็น 5 บท ดังนี้

บทที่ 1 เป็นการกล่าวนำถึงวัตถุประสงค์ในการทำวิทยานิพนธ์ หลักการใหม่ในวิทยานิพนธ์และเนื้อหาโดยย่อของแต่ละบท

บทที่ 2 กล่าวถึงเทคโนโลยีของซีมอส ทฤษฎีการทำงานของมอสเฟท การจำแนกประเภทของมอสเฟท การเปรียบเทียบข้อดีข้อเสียระหว่างวงจรรวมกับวงจรดิสครีท

บทที่ 3 กล่าวถึงการออกแบบวงจรกำลังสอง แบบ เรล ทู เรล ซึ่งอาศัยการทำงานของซีมอสในช่วงอิ่มตัว ซึ่งประกอบไปด้วย วงจรดิฟเฟอเรนชิเอเตอร์ และวงจรสะท้อนกระแส โดยลักษณะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เด่นของวงจรจะสามารถทำงานได้โดยป้อนแรงดันขนาดต่ำ การวิเคราะห์ประสิทธิภาพของวงจร การวิเคราะห์ช่วงความถี่ปฏิบัติงาน การวิเคราะห์ช่วงปฏิบัติงานอินพุท

บทที่ 4 กล่าวถึงการ ผลการทดสอบวงจร และการประยุกต์ใช้งานวงจรแบบ เรล ทู เรล โดยเริ่มจากการทดสอบวงจรด้วยโปรแกรม PSpice และการประยุกต์ใช้งานวงจร

บทที่ 5 เป็นการสรุปรายละเอียดสำคัญต่าง ๆ ในวิทยานิพนธ์นี้ทั้งหมด ปัญหาที่เกิดขึ้นและแนวทางแก้ไข

เอกสารอ้างอิง

ภาคผนวก ก. แสดงผลการเลียนแบบด้วยโปรแกรม PSpice ที่ใช้ทำการวิเคราะห์ในวิทยานิพนธ์

ภาคผนวก ข. แสดงถึงบทความวิจัยที่ได้รับการตีพิมพ์ลงในวารสาร

ประวัติผู้เขียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2
เทคโนโลยีมอส และทฤษฎีการทำงานของมอสเฟท

2.1 กล่าวนำ

วงจรรวม (Interated Circuit) หรือสามารถเรียกย่อ ๆ ว่า ไอซี (IC) ซึ่งไอซีที่จะกล่าวถึงที่นี้จะมีลักษณะเป็นโมโนลิทิค (Monolythic) กล่าวคือ ลักษณะของวงจรประกอบด้วยส่วนประกอบ (Component) ต่าง ๆ ทั้งที่เป็นแบบแอคทีฟ และแบบแพสซีฟ ประกอบอยู่บนสารกึ่งตัวนำเดียวกัน การแบ่งประเภทของวงจรรวมจะสามารถแบ่งออกเป็น 2 ประเภทใหญ่ ๆ คือวงจรรวมประเภทลิเนียร์และวงจรรวมประเภทดิจิตอล ซึ่งในการทำวิทยานิพนธ์นี้จะเน้นไปในการออกแบบวงจรลิเนียร์ คือ วงจรกำลังสองและวงจรถอดรากที่สองโดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ การออกแบบจะใช้มอสเฟทชนิดเอ็นฮานท์เมนท์ (Enhancement – Mode) ที่มีสภาวะการทำงานอยู่ในช่วงอิ่มตัว (Saturation Region) เป็นหลักในการออกแบบ ดังนั้นเพื่อเป็นแนวทางในการออกแบบ ซึ่งจะนำผลที่คาดว่าจะเกิดขึ้นและการใช้เป็นข้ออ้างกับผลที่ได้จากการเลียนแบบการทำงานโดยใช้โปรแกรม PSpice และการทดลองต่อวงจรจริงซึ่งจะใช้เป็นข้อมูลที่แสดงถึงสมรรถนะของวงจรที่ทำการออกแบบว่า มีคุณสมบัติเป็นไปตามหลักการที่ได้ออกแบบและนำเสนอมากน้อยเพียงใด

2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดิสครีท

ปัจจุบันการลงทุนที่เกี่ยวข้องกับอุปกรณ์ประเภทสารกึ่งตัวนำ ส่วนใหญ่มักจะเน้นหนักไปทางด้านการผลิตไอซี (Integrated Circuit : IC) มากกว่าการผลิตส่วนประกอบแบบดิสครีท ทั้งนี้เพราะไอซีมีคุณลักษณะสมบัติที่ดีกว่าวงจรด้านดิสครีท กล่าวคือ

1. การผลิตไอซีนั้น สามารถที่จะผลิตจากวงจรต่าง ๆ ได้ทีละหลาย ๆ วงจรต่อการผลิต 1 ครั้ง ดังนั้นจึงทำให้ต้นทุนในการผลิตไอซีต่ำซึ่งส่งผลให้ไอซีมีราคาถูก
2. เนื่องจากส่วนประกอบภายในของไอซี เช่น ทรานซิสเตอร์ จะถูกผลิตขึ้นมาพร้อม ๆ กันในกระบวนการผลิต ดังนั้นค่าพารามิเตอร์ของส่วนประกอบต่าง ๆ จึงมีค่าใกล้เคียงกันและคุณสมบัติ (Characteristics) ของส่วนประกอบเหล่านั้นมีความสมพงษ์กัน (Match) นอกจากนั้นยังมีคุณสมบัติต่อสภาวะแวดล้อมต่าง ๆ เช่น การเปลี่ยนแปลงทางด้านอุณหภูมิเหมือนกัน (Thermal Tracking) ซึ่งข้อดีดังกล่าวจะทำให้ไอซีมีขีด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสามารถและความเชื่อมั่นในการใช้งานสูง (High Perfomance and High Reliability) โดยอาจจะสร้างวงจรที่มีความยุ่งยากและสลับซับซ้อนมาก ๆ ขึ้นได้ ซึ่งสำหรับวงจรดิสครีทอาจเป็นไปไม่ได้เลย

3. เนื่องจากในไอซีจะไม่มีรอยบัดกรี ดังนั้นจึงสามารถลดผลต่าง ๆ อันจะเกิดขึ้นเนื่องจากสิ่งที่แอบแฝงอยู่ในรอยบัดกรีนั้นลงไปโดยสิ้นเชิง ทำให้วงจรในไอซีสามารถทำงานได้ดีกว่าวงจรดิสครีททั่วไป
4. ไอซีแต่ละตัวอาจทำงานได้เท่า ๆ กับบล็อกแต่ละบล็อกของระบบ (System) ทั่ว ๆ ไป ในการศึกษาหรือการออกแบบวงจรอิเล็กทรอนิกส์ ในปัจจุบันจึงมักจะเน้นหนักไปทางด้านบล็อกไดอะแกรมเสียเป็นส่วนใหญ่ซึ่งจะช่วยให้เกิดความสะดวกขึ้นอีกมาก เพราะสามารถใช้ไอซีแทนลงในบล็อกไดอะแกรมนั้นได้เลย โดยไม่จำเป็นที่จะต้องสร้างวงจรในบล็อกนั้นอีก ทำให้ลดความยุ่งยากของวงจรทั้งหมดไป
5. ไอซีมีขนาดเล็กและเบากว่า

ขณะเดียวกันเมื่อไอซีมีข้อดีก็ย่อมที่จะมีข้อเสียด้วย ซึ่งข้อเสียข้อหนึ่งของไอซี คือ ไม่สามารถที่จะปรับแต่งค่าต่าง ๆ ได้ เช่น ค่าความต้านทานในไอซีได้โดยง่ายเหมือนกับในวงจรดิสครีท แต่ถ้ามีความจำเป็นที่จะทำการปรับแต่งก็สามารถกระทำได้โดยการใช้แสงเลเซอร์ แต่ก็จะเป็นผลให้ต้นทุนในการผลิตสูงมากขึ้น ส่วนข้อเสียอีกประการของไอซี คือ การออกแบบวงจรจะยุ่งยากมีความสลับซับซ้อนและใช้เวลาในการออกแบบมากกว่าการออกแบบวงจรดิสครีท ซึ่งมีความสามารถในการทำงานเหมือนกัน แต่ข้อเสียดังกล่าวก็ไม่มีผลกระทบในกรณีที่ผลิตไอซีเหล่านั้นจำนวนมาก ๆ

2.3 เทคโนโลยีของมอส

ปัจจุบันการพัฒนาการของเทคโนโลยี VLSI (Very Large Scale Integration) เป็นการผลิตวงจรรวมซึ่งเป็นที่นิยมกันมาก เพราะมีข้อดีกว่าเทคโนโลยีแบบอื่น ๆ หลายประการ เช่น การสูญเสียของพลังงานต่ำกว่า มีอินพุทอิมพีแดนซ์สูงมาก การออกแบบง่าย ฯลฯ ซึ่งมีความต้องการมากในงานด้านการประมวลผลสัญญาณ (Signal Processing) แบบเป็นวงจรอยู่บนชิพเดียว (Single Chip) การทำงานจะมีประสิทธิภาพมากที่สุด ซึ่งในวงจรอนาลอกก็เป็นบทบาทสำคัญของการผลิตไอซี โดยทำการออกแบบเป็น VLSI ที่รู้จักกันส่วนใหญ่ของระบบที่เป็นอนาลอกคือ วงจรกรองสัญญาณ วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลและดิจิตอลเป็นอนาลอก วงจรเปรียบเทียบแรงดัน (Voltage Comparator) วงจรควบคุมอัตราการขยายโดยอัตโนมัติ (Automatic Gain Control) ฯลฯ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงแผนผังของเทคโนโลยีวงจรรวม

วิธีการออกแบบไอซีจะนิยมใช้เทคโนโลยีอยู่ 2 แบบ คือ แบบไบโพลาร์ (BJT) และมอส โดยสามารถจำแนกเป็นส่วนย่อย ๆ ดังรูปที่ 2.1 โดยทั้งหมดนั้นจะอยู่บนรากฐานของเทคโนโลยีวงจรรวมซิลิกอน ซึ่งเดิมการออกแบบวงจรรวมนั้นจะใช้เทคโนโลยีของไบโพลาร์ แต่ในปัจจุบันเทคโนโลยีของมอสได้มีการพัฒนาขึ้นอย่างมากมาย ซึ่งสามารถที่จะดูได้จากข้อได้เปรียบของมอสทรานซิสเตอร์เมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ จะพบว่าเทคโนโลยีของมอสเฟททำให้สามารถบรรจุวงจรที่ถูกออกแบบไว้มีความหนาแน่นมากขึ้น เช่น หน่วยความจำ (Memory) หน่วยประมวลผล (Microprocessor) และจากรูปที่ 2.1 จะพบว่าเทคโนโลยีของวงจรรวมจะมีอุปกรณ์หลายชนิด แต่ในงานวิจัยนี้จะใช้อุปกรณ์คือ มอสเฟท ชนิดเอ็นฮานเมนท์ ในการออกแบบ ดังนั้นในบทนี้จะขออธิบายการทำงานของมอสเฟทชนิดเอ็นฮานเมนท์เท่านั้น

2.3.1 ข้อดีของมอสเฟท เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

1. ต้องการขั้นตอนการผลิตประมาณ 25% เมื่อเทียบกับกระบวนการสร้างไบโพลาร์ทรานซิสเตอร์ เนื่องจากการออกแบบสร้าง MOSFET มีโครงสร้างและกระบวนการที่ง่ายทำให้ใช้ต้นทุนในการผลิตต่ำ (Low cost)
2. สิ่งประดิษฐ์ถูกสร้างขึ้นได้มากกว่า และสามารถบรรจุหรือถูกใส่ไปในพื้นที่ที่จำกัดได้ในปริมาณมาก และปัจจุบันเหมาะที่จะทำเป็นวงจร VLSI
3. ขาเดรน (Drain) และขาซอส (Source) ของ MOS สามารถสลับแทนที่กันได้ซึ่งการทำงานยังคงไม่เปลี่ยนแปลงมากนัก เพราะเนื่องจากว่า MOS มีความสมมาตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Bilaterally Symmetric) ซึ่งแตกต่างกับไบโพลาร์ทรานซิสเตอร์ที่ไม่สามารถสลับกันระหว่างขาอิมิตเตอร์ (Emitter) กับขาคอลเลคเตอร์ (Collector)ได้

4. ปริมาณการโด๊ปสารกึ่งตัวนำที่อิมิเตอร์กับคอลเลคตอร์จะไม่เท่ากัน โดยสารกึ่งตัวนำที่อิมิเตอร์จะมีปริมาณการโด๊ปที่สูงกว่า ซึ่งถ้าทำการสลับขา จะทำให้อัตราการขยาย (Gain) ลดลงอย่างมาก
5. จำนวนชนิดพาหะในการนำกระแส โดยมอสจะใช้ในการนำกระแสเพียงชนิดเดียว คือ โฮล (hole)ใน PMOS หรืออิเล็กตรอน (electron) ใน NMOS ดังนั้นจึงเรียกสิ่งประดิษฐ์สารกึ่งตัวนำชนิดนี้ว่า ยูนิโพลาร์ ทรานซิสเตอร์ (Unipolar Transistor) ซึ่งต่างจากกรณีของไบโพลาร์ทรานซิสเตอร์ (Bipolar Trasistor) จะใช้จำนวนพาหะในการนำกระแสทั้ง 2 ชนิด แบ่งเป็นกระแสของพาหะส่วนใหญ่ (Majority Carrier) ซึ่งเป็นอิเล็กตรอน สำหรับกรณี NPN และโฮล สำหรับกรณี PNP และกระแสของพาหะส่วนน้อย (Minority Carrier) ซึ่งเป็นโฮลสำหรับ NPN และเป็นอิเล็กตรอนสำหรับ PNP
6. การทำงานของมอสทรานซิสเตอร์ จะทำงานโดยใช้แรงดันไปควบคุมกระแสที่ทางออกและค่าความต้านทานทางเข้า (Input Impedance) ของมอสเฟทมีค่ามาก ๆ เนื่องจากที่อินพุทของขาเกทต่ออยู่กับฉนวน (ซิลิกอนไดออกไซนด์) ทำให้มีอัตราการสูญเสียกำลังต่ำมาก และสามารถนำไปขับมอสเฟทตัวอื่น ๆ ได้จำนวนมาก ขณะที่ไบโพลาร์ทรานซิสเตอร์ทำงานโดยใช้กระแสทางเข้าควบคุมกระแสทางออก และค่าความต้านทานที่ทางเข้าก็มีน้อยกว่ากรณีของมอสเฟท ทำให้มีอัตราในการสูญเสียกำลังมากกว่า
7. เนื่องจากมอสเฟทมีการทำงานโดยใช้แรงดันควบคุม จึงทำให้สามารถขับ (Drive) มอสเฟทตัวอื่น ๆ ได้มีจำนวนมาก ซึ่งมีค่าแฟนเอาท์สูง (High Fan-out) และมีอัตราสูญเสียกำลังอินพุทที่เกิดขึ้นมีค่าต่ำมาก
8. ผลกระทบของอุณหภูมิต่อกระแส (Thermal Runaway) ภายในมอสเฟทมีค่าน้อยมาก นั่นคือ ถ้าอุณหภูมิมีค่าเพิ่มขึ้นกระแสที่ไหลผ่านมอสจะมีค่าค่อนข้างคงที่ จึงไม่เกิดการเสียหายเนื่องจากผลทางความร้อนซึ่งแตกต่างจากไบโพลาร์ทรานซิสเตอร์ ซึ่งเมื่อมีอุณหภูมิเพิ่มขึ้นจะทำให้มีกระแสไหลเพิ่มมากขึ้น ผลอันนี้เองจะเป็นตัวทำลายทรานซิสเตอร์ที่ใช้งานที่กระแสสูง ๆ จึงต้องมีฟิวส์คอยป้องกันการไหลเกินของกระแส เพื่อป้องกันไม่ให้ทรานซิสเตอร์เสียหาย ซึ่งในมอสไม่จำเป็นต้องมีวงจรป้องกัน
9. การใช้งานมอส จะใช้กำลังต่ำซึ่งจะเป็นผลให้ถูกรบกวนทางไฟฟ้าที่เกิดขึ้นต่ำไปด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 ข้อเสียของมอสเฟท เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

1. ไม่สามารถทำงานได้โดยใช้กระแสควบคุม
2. มีการทำงานที่กำลังต่ำ (Low Power) หรือทนต่อการใช้งานที่กำลังสูง ๆ ไม่ได้
3. มีความเร็วในการทำงานที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์ เนื่องจากมีค่าคาปาซิแตนซ์ทางด้านอินพุทที่สูง ซึ่งเป็นข้อจำกัดการใช้งานทางด้านความถี่สูง แต่ปัจจุบันได้มีการใช้โพลีซิลิกอนเกทเทคโนโลยี จึงช่วยลดค่าคาปาซิแตนซ์ที่เกททำให้มีการทำงานที่เร็วขึ้น
4. ค่าของทรานคอนดักแตนซ์ (Tranconductance) หรือ gm มีค่าต่ำ
5. สมการที่ใช้ในการวิเคราะห์การทำงานของมอสเฟทจะมีความยุ่งยากมากกว่าสมการของไบโพลาร์ทรานซิสเตอร์ อีกทั้งในการพิจารณาการทำงานของมอสเฟทก็ยังมีหลายระดับ (LEVEL) อีกด้วย ดังเช่น ในโปรแกรมสำเร็จรูป PSpice 2G.6 แบ่งการทำงานของมอสเฟทออกเป็น 3 ระดับ คือ LEVEL1 , LEVEL2 , LEVEL3 ตามลำดับ

2.4 โครงสร้างและทฤษฎีการทำงานของมอสเฟทชนิดเอ็นฮานเมนท์

มอสเฟท (MOSFET) มาจากชื่อเต็มว่า Metal Oxide Semiconductor Field Effect Transistor) โดยมีชื่อเรียกอีกอย่างว่า อินซูเลทเตทเกทเฟท (Insulated Gate Field Effect Transistor) หรือตัวย่อคือ IGFET ซึ่งชื่อนี้ก็มาจากโครงสร้างของเฟท โดยที่เกทจะมีกระแสไหลน้อยมาก (เป็นฉนวน) ซึ่งพบว่ามอสเฟทจะมีความสมมาตรไม่เหมือนกับอุปกรณ์ประเภท BJT ดังนั้นในการใช้งานจึงสามารถที่จะสลับขาเดรนและขาซอร์สได้ และในปัจจุบันมอสเฟทได้เข้ามาแทนที่อุปกรณ์ประเภทไบโพลาร์ทรานซิสเตอร์ เนื่องจากมอสเฟทมีโครงสร้างที่ง่ายมีขั้นตอนการผลิตน้อย มีขนาดเล็กทำให้ได้ปริมาณมาก ค่าความต้านทานอินพุทสูง (High Input Impedance) สัญญาณรบกวนต่ำ แต่มอสเฟทก็ยังมีข้อเสียเมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ คือ มีการทำงานที่กำลังต่ำ อัตรการขยายต่ำ และความเร็วในการทำงานต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) NMOS (ข) PMOS

รูปที่ 2.2 แสดงประเภทของเฟท

2.4.1 โครงสร้างของมอสเฟท

มอสเฟทเป็นอุปกรณ์ประเภทสารกึ่งตัวนำที่มี 3 ขั้ว คือ ขั้วซอร์ส (Source) ตัวย่อคือ S ,ขั้วเดรน (Drain) ตัวย่อคือ D และขั้วเกท (Gate) ตัวย่อคือ G จากรูปที่ 2.2 จะพบว่ามอสเฟทแบ่งออกเป็น 2 ประเภท คือ เอ็นฮานเมนท์มอสเฟท (Enhancement MOSFET) และดีพลีชั่นมอสเฟท (Depletion MOSFET) โดยในแต่ละประเภทสามารถที่จะแบ่งออกได้เป็น 2 แบบ คือ แบบ P-Channel ซึ่งจะเรียกว่า PMOS และ N-Channel ซึ่งจะเรียกว่า NMOS สำหรับโครงสร้างของ NMOS และ PMOS จะมีโครงสร้างที่ตรงข้ามกัน โดยในบทนี้จะขอแสดงโครงสร้างของมอสเฟทที่เป็นชนิดเอนฮานท์เมนท์เท่านั้น ซึ่งโครงสร้างของ NMOS จะแสดงในรูปที่ 2.3 และโครงสร้างของ PMOS จะแสดงในรูปที่ 2.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 โครงสร้างของเอ็นฮานเมนท์มอสเฟทชนิด NMOS



รูปที่ 2.4 โครงสร้างของเอ็นฮานเมนท์มอสเฟทชนิด PMOS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.3 จะเป็นโครงสร้างของเอ็นฮานเมนท์มอสเฟท ชนิด NMOS ซึ่งจะประกอบด้วยส่วนของฐานรองที่เป็นสารกึ่งตัวนำชนิดพี (P-Type) โดยจะมีสารกึ่งตัวนำชนิดเอ็น 2 ชุด แพร่ลงบนฐานรอง ซึ่งสารกึ่งตัวนำชนิดเอ็นนี้จะถูกเรียกว่า ซอร์ส (Source) และเดรน (Drain) โดยที่บนผิวหน้าระหว่างซอร์สและเดรนจะมีแผ่นฟิล์มบาง ๆ ของซิลิกอนไดออกไซน์ (SiO_2)และส่วนบนของซิลิกอนไดออกไซน์จะมีโลหะซึ่งทำมาจากโพลีซิลิกอน ในส่วนนี้จะเรียกว่าเกท (Gate) สำหรับในรูปที่ 2.4 จะเป็นโครงสร้างของเอ็นฮานเมนท์มอสเฟทชนิด PMOS ซึ่งจะมีโครงสร้างที่ตรงกันข้ามกับ NMOS คือที่ฐานรอง (Substrate) จะเป็นสารกึ่งตัวนำชนิดเอ็น (N-Type) ในขณะที่ซอร์สกับเดรนจะเป็นสารชนิดพี โดยที่พาหะสำหรับนำกระแสจะเป็นโฮล การทำงานจะเหมือนกับ NMOS ต่างกันที่ V_{GS} และ V_{DS} จะเป็นลบ เช่นเดียวกับ V_T รวมทั้งกระแส I_D จะไหลเข้าซอร์สและออกจากเดรน เนื่องจาก NMOS สามารถที่จะสร้างได้เล็กกว่าและสามารถที่จะทำงานได้เร็วกว่า PMOS และยังสามารถทำหน้าที่เป็นแหล่งจ่ายดีซีที่ต่ำกว่า ดังนั้น NMOS เทคโนโลยีจะเสมือนว่าได้แทนที่ PMOS แต่อย่างไรก็ตาม PMOS ก็ยังใช้งานในวงจรแบบดิสครีท (Discrete Circuit Design) และที่สำคัญอีกอย่างก็คือ PMOS และ NMOS จะรวมในวงจรเดียวกันซึ่งเรียกว่า ซีมอส ในส่วนของระยะห่างระหว่างสารกึ่งตัวนำที่เป็นซอร์สและเดรน จะเรียกว่า Channel Leangth ตัวย่อคือ L และความกว้างของช่องระหว่างซอร์สและเดรนจะเรียกว่า Channel Width ตัวย่อคือ W

2.4.2 สัญลักษณ์ของมอสเฟท

สัญลักษณ์ของมอสเฟททำให้เราสามารถที่จะทราบได้ว่าเป็นมอสเฟทชนิด N-Channel หรือชนิด P-Channel โดยสังเกตได้จากหัวลูกศรที่ขาซอร์ส ถ้าหัวลูกศรหันเข้าหาเกทแสดงว่าเป็น PMOS และหากหัวลูกศรหันออกแสดงว่าเป็น NMOS หรือสามารถที่จะดูได้จากทิศทางของหัวลูกศรที่ขาบอดี้ (Body) ถ้าหัวลูกศรหันเข้าหาขาเกทแสดงว่าเป็น NMOS และถ้าหากหัวลูกศรหันออกแสดงว่าเป็น PMOS สัญลักษณ์ของมอสเฟทยังเป็นตัวบ่งบอกได้อีกว่ามอสเฟทเป็นชนิดเอ็นฮานเมนท์มอสเฟทหรือดีพลีชั่นมอสเฟทอีกด้วย ดังรูปที่ 2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 แสดงสัญลักษณ์ต่าง ๆ ของมอสเฟท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.5 จะเป็นการแสดงสัญลักษณ์ต่าง ๆ ของมอสเฟท กล่าวคือ สัญลักษณ์ รูป(ก) คือ Enhancement NMOS เมื่อโวล์ทเตจระหว่างบอดี้และซอร์ส (V_{BS}) เป็นศูนย์ สัญลักษณ์รูป(ข) คือ Enhancement PMOS เมื่อ $V_{BS}=0$ สัญลักษณ์รูป(ค) คือ Depletion NMOS เมื่อ $V_{BS}=0$ สัญลักษณ์รูป(ง) คือ Depletion PMOS เมื่อ $V_{BS}=0$ สัญลักษณ์ในรูป (จ)-(ซ) จะแสดงสัญลักษณ์ของ NMOS และ PMOS เหมือนสัญลักษณ์รูป(ก)-(ง) แต่จะมีความแตกต่างกันตรงที่ $V_{BS}\neq 0$

2.4.3 ชนิดของมอสเฟท

จากรูปที่ 2.2 ทำให้เราสามารถทราบได้ว่ามอสเฟทแบ่งออกเป็น 2 ประเภท คือ ดีเพลทชั่นมอสเฟท (Depletion MOSFET) และเอ็นฮานเมนท์มอสเฟท (Enhanment MOSFET) โดยในแต่ละประเภทยังสามารถแบ่งออกเป็น 2 แบบ คือ แบบแชนแนล N และแชนแนล P

มอสเฟทประเภทดีพลีชั่นหรือ ดีมอสเฟท (D-MOSFET) ซึ่งทั้ง 2 แบบสามารถที่จะทำงานได้ 2 โหมด คือ โหมดดีเพลทชั่น (Mode Depletion) และโหมดเอ็นฮานเมนท์ (Enhancement Mode) กล่าวคือ ถ้าจ่ายแรงดันลบให้กับดีมอสเฟทแชนแนล N จะทำงานในโหมดดีเพลทชั่น แต่ถ้าจ่ายแรงดันเป็นบวกจะทำงานในโหมดเอ็นฮานเมนท์ ส่วนดีมอสเฟทแชนแนล P ก็จะมีการทำงานคล้ายกันเมื่อได้รับแรงดันที่มีขั้วตรงกันข้ามกับแชนแนล N

มอสเฟทประเภทเอ็นฮานเมนท์ หรือ อีมอสเฟท (E-MOSFET) จะมีโครงสร้างบางอย่างคล้ายกับมอสเฟทแบบดีเพลทชั่น แต่จะสามารถทำงานได้เฉพาะในโหมดเอ็นฮานเมนท์เท่านั้น



(ก) E-MOSFET (ข) D-MOSFET

รูปที่ 2.6 โครงสร้างของมอสเฟทชนิดเอ็น-แชนแนล

จากรูปที่ 2.6 จะพบว่าโครงสร้างของ D-MOSFET จะคล้ายกับ E-MOSFET แต่จะมีความแตกต่างกันที่ช่องระหว่างซอร์สกับเดรน ของ D-MOSFET ซึ่งจะมีการแพร่สารเอ็นอยู่ ดังนั้นจึงทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้มีกระแสไหลระหว่างเดรนกับซอร์ส เมื่อความต่างศักย์ที่เดรนเป็นบวกเทียบกับซอร์สและความต่างศักย์ระหว่างเกทกับซอร์สเป็นศูนย์ ($V_{GS} = 0$) เมื่อ V_{GS} มีค่าเป็นลบจะทำให้กระแสเดรนลดลง แต่ถ้า V_{GS} มีค่าเป็นบวกจะทำให้กระแสเดรนไหลเพิ่มขึ้น ส่วนการทำงานของ E-MOSFET จะไม่มีกระแสไหลระหว่างขาเดรนกับขาซอร์ส เมื่อความต่างศักย์ที่ขาเดรนเป็นบวกเมื่อเทียบกับขาซอร์สและความต่างศักย์ระหว่างขาเกทกับขาซอร์สเป็นศูนย์ ถ้าให้ V_{GS} มีค่าเป็นบวก จะทำให้เกิดกระแสเดรนไหล ยิ่งเพิ่ม V_{GS} มีค่าเป็นบวกเพิ่มมากขึ้นก็จะทำให้กระแสเดนไหลเพิ่มมากขึ้น ดังรูปที่ 2.7 จะเป็นการแสดงกราฟคุณสมบัติของ E-MOSFET และ D-MOSFET



(ก) E-MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) D-MOSFET

รูปที่ 2.7 กราฟแสดงคุณสมบัติของมอสเฟทชนิดเอ็น-แชนแนล

2.4.4 คุณสมบัติการทำงานของมอสเฟท

ลักษณะการทำงานของมอสเฟท จะเป็นการใช้ศักดาไฟฟ้าเป็นตัวควบคุมปริมาณการไหลของกระแสไฟฟ้า การทำงานของมอสเฟทสามารถที่จะแบ่งการทำงานออกเป็น 3 ช่วง โดยที่ในแต่ละช่วงของการทำงานจะขึ้นอยู่กับค่า $V_{GS}-V_T$ และค่า $V_{GS}-V_T$ เป็นศูนย์ หรือ เป็นค่าลบ ในสภาวะนี้มอสเฟทจะอยู่ในช่วงไม่นำกระแส (Cut off)

$$I_D = 0 \quad ; V_{GS} - V_T < 0 \tag{2.1}$$

ในช่วงที่มอสเฟทไม่นำกระแสนี้ช่องนำกระแสจะทำตัวเหมือนวงจรปิด (Open Circuit) ถ้า $V_{GS}-V_T > 0$ และ $0 < V_{DS} < V_{GS}-V_T$ แล้วมอสเฟทจะอยู่ในช่วงของการนำกระแสไม่อิ่มตัว (Non-Saturation) ดังสมการที่ 2.2

$$I_D = \frac{K'W}{L}\left\{(V_{GS}-V_T)-\frac{V_{DS}}{2}\right\}V_{DS} \tag{2.2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้า $V_{GS} - V_T > 0$ และ $V_{DS} \geq V_{GS} - V_T$ แล้วมอสเฟทจะทำงานในช่วงของการนำกระแสอิ่มตัว (Saturation) ดังสมการที่ 2.3

$$I_D = \frac{K'W}{2L}(V_{GS} - V_T)^2 \tag{2.3}$$

โดยที่ K' คือ ทรานคอนดัคแตนซ์ (Transconductance) ซึ่งมีค่าเท่ากับ $\mu_0 C_{OX}$

μ_0 คือ ค่าความคล่องของโฮลหรืออิเล็กตรอน (Surfuace Mobility of Carrier)

C_{OX} คือ ค่าความจุต่อพื้นที่ของเกทอ๊อกไซด์ (Capacitance Per Unit Area of The Gate Oxide)

W คือ ค่าความกว้างของช่องนำ (Channel Width)

L คือ ค่าความยาวของช่องนำ (Channel Length)

V_{GS} คือ ค่าความต่างศักย์ระหว่างขาเกทและขาซอร์ส

V_T คือ ค่าแรงดันขีดเริ่ม (Threshold Voltage)

V_{DS} คือ ค่าความต่างศักย์ระหว่างขาเดรนและขาซอร์ส

I_D คือ ค่ากระแสเดรน



รูปที่ 2.8 แสดงคุณสมบัติของมอสเฟท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

2.5 สรุป

ในบทนี้ได้กล่าวถึงการทำงานของมอสเฟท เทคโนโลยีซีมอส ข้อดีและข้อเสียของมอสเฟทเมื่อทำการเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์ และทฤษฎีการทำงานของมอสเฟท เพื่อที่จะเป็นพื้นฐานของการนำเอาคุณสมบัติของมอสเฟทไปใช้ในการออกแบบ เนื่องจากเทคโนโลยีของมอสกำลังเป็นที่นิยมในการออกแบบวงจรรวม เพื่อให้ได้วงจรที่ทำการออกแบบนั้นเป็นไปตามทฤษฎีถูกต้องแม่นยำในการทำงานช่วงอิ่มตัว ซึ่งสามารถที่จะนำมอสเฟทไปออกแบบวงจรโดยจะกล่าวในบทที่ 3 ต่อไป

60200

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
การออกแบบวงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์

3.1 กล่าวนำ

วงจรกำลังสอง เป็นวงจรหนึ่งที่มีการนำไปประยุกต์ใช้งานกันอย่างกว้างขวางในระบบโทรคมนาคมและระบบเครื่องมือวัด เช่น วงจรทวีความถี่ (Frequency Doublers) วงจรตรวจจับค่ายอด (Peak Amplitude Detector) ของสัญญาณไซน์ เป็นต้น วงจรกำลังสองได้ถูกนำเสนอมาโดยตลอดและในปัจจุบัน วงจรกำลังสองส่วนใหญ่ มักถูกนำเสนอในแบบที่ใช้มอสเฟทในการออกแบบซึ่งแต่ละแบบที่เคยนำเสนอ [1]-[2] ก็มีหลายวิธีการ ในวิทยานิพนธ์นี้ได้นำเสนอการออกแบบวงจรกำลังสองแบบ เรล ทู เรล โดยใช้คุณสมบัติของมอสทรานซิสเตอร์ที่ได้กล่าวมาแล้วในบทที่ 2 การทำงานของมอสเฟทจะใช้การทำงานในช่วงอิ่มตัวเป็นหลัก การออกแบบวงจรจะมุ่งเน้นให้วงจรที่ทำการออกแบบเป็นวงจรที่ไม่ซับซ้อน สามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ และลดจำนวนของอุปกรณ์ให้เหลือน้อยที่สุดเท่าที่จะเป็นไปได้ เหมาะสมที่จะนำไปสร้างเป็นวงจรรวม

3.2 หลักการทำงานของวงจรกำลังสองแบบ เรล ทู เรล

วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์ ประกอบด้วย วงจรกำลังสองชุด N (X^2_n) วงจรกำลังสองชุดP (X^2_p) วงจรขยายสัญญาณดิฟเฟอร์เรลเชียน และวงจรสะท้อนกระแส โดยในวิทยานิพนธ์นี้กำหนดให้ MOS ทำงานในช่วงอิ่มตัว การทำงานของวงจรสามารถเขียนเป็นบล็อคไดอะแกรมได้ตามรูปที่ 3.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 บล็อกไดอะแกรมของวงจรที่นำเสนอในวิทยานิพนธ์

วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์นี้กำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิ่มตัวซึ่งมีสมการกระแสเดรนคือ

$$I_D = K(V_{GS} - V_T)^2 \quad ; \quad |V_{DS}| \geq |V_{GS}| - |V_T| > 0 \tag{3.1}$$

โดยที่

$$K = \left[\frac{\mu_0 C_{OX}}{2}\right]\left[\frac{W}{L}\right]$$

μ_0 = ค่าสภาพคล่องของพาหะที่ผิวบริเวณ channel

$$C_{OX} = \frac{\varepsilon_{OX}}{t_{OX}}$$

ε_{OX} = ค่า Directric Constant ของ S_iO_2 มีค่าประมาณ $3.9\varepsilon_0$

$(\varepsilon_0 \approx 8.854F/cm.)$

t_{OX} = ค่าความหนาแน่นของเกทออกไซด์ (Gate Oxide)

3.2.1 วงจรกำลังสองชุด N

วงจรกำลังสองชุด *N* ประกอบด้วย NMOS 2 ตัว กับแหล่งจ่ายกระแส 1 ตัว ซึ่งแสดงได้ดังรูปที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรกำลังสองชุด *N*

จากรูปที่ 3.2 เป็นการนำ CMOS M_1 และ M_2 ต่อร่วมกัน โดยป้อนแรงดันทางด้านอินพุท (V_i) ที่ขาเกทของ M_2 และต่อแหล่งจ่ายกระแสคงที่ (I_{B1}) เพื่อควบคุมแรงดัน V_{GS} ของ M_2 ให้มีค่าคงที่ สามารถแสดงความสัมพันธ์ทางด้านกระแสเดรนตามสมการ

$$I_{D1} = K_N\left(V_{GS1} - V_T\right)^2 \tag{3.2}$$

โดยที่ $V_{GS1} = V_i - V_{GS2} - V_{SS}$ แทนค่าในสมการที่ (3.2) จะได้

$$I_{D1} = K_N\left(V_i - V_{GS2} - V_{SS} - V_T\right)^2 \tag{3.3}$$

จากสมการที่ (3.2) สามารถหา V_{GS2} ได้ตามสมการกระแสเดรนของ M2

$$I_{D2} = K_N\left(V_{GS2} - V_T\right)^2 \tag{3.4}$$

ดังนั้นจะได้ $$V_{GS2} = \sqrt{\frac{I_{B1}}{K_N}} + V_T \;\; ; I_{D2} = I_{B1} \tag{3.5}$$

แทนค่าสมการที่ (3.5) ในสมการที่ (3.3) จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{D1} = K_N\left(V_i - \sqrt{\frac{I_{B1}}{K_N}} - V_{SS} - 2V_{TN}\right)^2 \qquad (3.6)$$

จากสมการที่ (3.6) ออกแบบให้ $\sqrt{\frac{I_{B1}}{K_N}} = -V_{SS} - 2V_{TN}$ ดังนั้นสามารถเขียนสมการใหม่ได้ตามสมการที่ (3.7)

$$I_{D1} = K_N V_i^{\,2} \qquad (3.7)$$

วงจรกำลังสองชุด N จะทำงานได้เมื่อ $V_i > 0$ เท่านั้น แต่ถ้า $V_i < 0$ M_1 จะไม่นำกระแส เพราะ $V_{GS1} < V_{TN}$ ดังนั้นเพื่อให้วงจรกำลังสองทำงานในช่วงที่อินพุทเป็นลบจึงต้องออกแบบวงจรกำลังสองชุด P

3.2.2 วงจรกำลังสองชุด P

วงจรกำลังสองชุด P ประกอบด้วย PMOS 2 ตัวกับแหล่งจ่ายกระแส 1 ตัว ซึ่ง แสดงได้ดังรูปที่3.3



รูปที่ 3.3 วงจรกำลังสองชุด P

การทำงานจะเหมือนกับวงจรกำลังสองชุดN โดยสมการทางด้านกระแสของ M_5 และจะทำงานได้ในช่วงที่ $V_i < 0$ เท่านั้น สามารถเขียนได้ตามสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{D5} = K_P\left(V_{GS5} - V_T\right)^2 \tag{3.8}$$

โดยที่ $V_{GS5} = V_i - (-V_{GS6}) - V_{DD}$ แทนค่าในสมการที่ (3.8) จะได้

$$I_{D5} = K_P\left(V_i + V_{GS6} - V_{DD} - V_T\right)^2 \tag{3.9}$$

จากสมการที่ (3.9) สามารถหา V_{GS6} ได้ตามสมการกระแสเดรนของ M6

$$I_{D6} = K_P\left(V_{GS6} - V_T\right)^2 \tag{3.10}$$

ดังนั้นจะได้ $$V_{GS6} = \sqrt{\frac{I_{B6}}{K_P}} + V_T \;;\; I_{D6} = I_{B2} \tag{3.11}$$

แทนค่าสมการที่ (3.11) ในสมการที่ (3.9) จะได้

$$I_{D5} = K_P\left(V_i + \sqrt{\frac{I_{B2}}{K_P}} - V_{DD}\right)^2 \tag{3.12}$$

จากสมการที่ (3.12) ออกแบบให้ $\sqrt{\frac{I_{B2}}{K_P}} = V_{DD}$ ดังนั้นสามารถเขียนสมการใหม่ได้ตามสมการที่ (3.13)

$$I_{D5} = K_P V_i^{\,2} \tag{3.13}$$

3.2.3 วงจรสะท้อนกระแส

วงจรสะท้อนกระแสที่นำมาใช้ในวงจรกำลังสองแบบ เรล ทู เรล นี้เป็นวงจรสะท้อนกระแสอย่างง่ายแสดงดังรูปที่ 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 แสดงวงจรสะท้อนกระแส

รูปที่ 3.4 เป็นวงจรสะท้อนกระแสอย่างง่าย ซึ่งสามารถแสดงสมการได้ คือ

$$I_{D1} = I_{D4} = K_N V_i^2 \tag{3.14}$$

3.2.4 วงจรขยายสัญญาณดิฟเฟอเรนเชียล



รูปที่ 3.5 วงจรขยายสัญญาณดิฟเฟอเรนเชียล

จากรูปที่ 3.5 จะได้สมการกระแสเดรนคือ

$$I_{RL} = I_{D4} + I_{D5} \tag{3.15}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (3.13) และ (3.14) แทนในสมการที่ (3.15) จะได้สมการดังนี้

$$I_{RI} = K_N V_i^2 + K_P V_i^2 \tag{3.16}$$

จากสมการกำหนดให้ค่า $K_N = K_P = K$ ดังนั้นจากสมการที่ (3.16) ทางด้านเอาท์พุทดังนี้

$$I_{RL} = 2KV_i^2 \tag{3.17}$$

จากสมการที่ (3.17) จะเห็นว่ากระแสเอาท์พุทของวงจรมีความสัมพันธ์เป็นกำลังสอง เมื่อมอสเฟทมีการทำงานในช่วงอิ่มตัว

3.3 วงจรกำลังสองแบบเรล ทูเรล ที่นำเสนอในวิทยานิพนธ์



รูปที่ 3.6 วงจรกำลังสองที่นำเสนอในวิทยานิพนธ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำรูปที่ 3.2 – 3.5 มาต่อร่วมกัน จะได้เป็นวงจรกำลังสองแบบ เรล ทู เรล และเพื่อให้วงจรทำงานได้ทั้งอินพุทบวกและลบ ต้องนำวงจรกำลังสองชุด N รวมกับวงจรกำลังสองชุด P ดังแสดงในรูปที่ 3.6 โดยมี วงจรสะท้อนกระแสซึ่งประกอบด้วย M_3 และ M_4 โดยกำหนดให้ขนาด W/L เท่ากัน ทำให้อัตราการสะท้อนกระแสเป็น 1:1 ซึ่งทำหน้าที่กลับทิศทางของกระแส I_{D1} ให้เป็นทิศทางเดียวกับ I_{D5} โดยสมการทางด้านเอาท์พุทของวงจรกำลังสองแบบ เรล ทู เรล เป็นไปตามสมการที่ (3.17)

3.4 การวิเคราะห์ช่วงปฏิบัติงานความถี่

การออกแบบวงจรกำลังสองแบบเรล ทู เรล ต้องคำนึงถึงคุณสมบัติต่าง ๆ ของวงจร เช่น ความตอบสนองความถี่ กำลังที่สูญเสีย ช่วงปฏิบัติงาน เพราะคุณสมบัติเหล่านี้จะเป็นตัวหนึ่งที่บอกได้ว่าวงจรดีหรือไม่ดีอย่างไร ในการหาช่วงความถี่ตอบสนอง จะใช้แบบจำลองขนาดเล็ก (Small-signal model) ซึ่งจะประกอบไปด้วยแหล่งจ่ายกระแสโดยทั่วไปจะขึ้นอยู่กับแรงดัน (Voltage Control Current Source : V_{CCS}) และตัวเก็บประจุที่เสมือนกับว่ามีประจุสถิต (Stored-charge) ต่ออยู่ระหว่างขั้วต่อ (Junction) ของมอสเฟท ซึ่งสามารถที่จะแสดงได้ดังรูปที่ 3.5



รูปที่ 3.7 วงจรสมมูลย์ของมอสเฟทที่ทำงานในช่วงอิ่มตัวโดยประมาณ

เพื่อให้สะดวกในการวิเคราะห์ กำหนดให้ค่า $g_m \rangle\rangle g_d$ ดังนั้นประมาณค่า $g_m + g_d = g_m$ โดยในรูปที่ 3.8 จะเป็นการแสดงการปรับปรุงวงจรกำลังสองในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่โดยการวิเคราะห์นั้นจะต้องต่อแหล่งจ่ายลงกราวนด์ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 แสดงการปรับปรุงวงจรกำลังสองแบบเรล ทู เรล ในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่

จากรูปที่ 3.8 สามารถแทนด้วยวงจรสมมูลย์ขนาดเล็กที่ Node ต่างๆเพื่อหาความสัมพันธ์ทางด้านเอาท์พุทของวงจรได้ดังรูปที่ 3.9 (ก) – (ง)



(ก) วงจรสมมูลย์ที่ Node 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) วงจรสมมูลย์ที่ Node 3



(ค) วงจรสมมูลย์ที่ Node 4



(ง) วงจรสมมูลย์ที่ Node 4

รูปที่ 3.9 แสดงวงจรสมมูลย์ของวงจรรูปที่ 3.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรรูปที่ 3.9 สามารถเขียนสมการที่ Node ต่าง ๆ ได้จากกฎของ KCL ได้ดังนี้

Node 1 : $gm_2(V_1 - V_2) = V_2S(C_2 + C_1) - V_1SC_2$ (3.18)

Node 2 : $V_3S(C_3 + C_4) + V_3gm_3 = gm_1V_2$ (3.19)

Node 3 : $I_{OUT} = V_3gm_4 + V_5gm_5$ (3.20)

Node 4 : $V_5S(C_5 + C_6) - V_1SC_6 = gm_6(V_5 - V_1)$ (3.21)

จากสมการ (3.18) ถึง (3.21) สามารถนำมาหาค่าของความสัมพันธ์ ทางด้านเอาท์พุทของวงจรกำลังสองแบบ เรล ทู เรล มีค่าเป็นไปตามสมการที่ (3.22)

$$\frac{I_O}{V_1} = \frac{[S(C_5 + C_6) - gm_6][gm_1gm_4(SC_2 + gm_2)] + [gm_5(SC_6 - gm_6)][S(C_1 + C_2) + gm_2][S(C_3 + C_4) + gm_3]}{[S(C_1 + C_2) + gm_2][S(C_3 + C_4) + gm_3][S(C_5 + C_6) - gm_6]} \quad (3.22)$$

จากสมการที่ (3.22) จะได้ความถี่ cut off อยู่ที่ pole ซึ่งมีทั้งหมดสามตัว โดยที่ $p_1 = \frac{gm_2}{C_1 + C_2}$, $p_2 = \frac{gm_3}{C_3 + C_4}$, $p_3 = \frac{gm_6}{C_5 + C_6}$ สามารถคำนวณหาค่าความถี่ cut off ได้ดังนี้

ที่ p_1 $f_1 = \frac{gm_2}{2\pi(C_1 + C_2)}$ (3.23)

$$= \frac{3.20 \times 10^{-6}}{2 \times \pi \times (2.38 \times 10^{-14} + 6.99 \times 10^{-15})}$$

$$= 16.54MHz$$

ที่ p_2 $f_2 = \frac{gm_3}{2\pi(C_3 + C_4)}$ (3.24)

$$= \frac{4.11 \times 10^{-6}}{2 \times \pi \times (7.47 \times 10^{-14} + 7.47 \times 10^{-14})}$$

$$= 4.378MHz$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ที่ } p_3 \qquad f_3 = \frac{gm_6}{2\pi(C_5 + C_6)} \tag{3.25}$$

$$= \frac{4.55\times10^{-6}}{2\times\pi\times\left(7.12\times10^{-14} + 9.09\times10^{-15}\right)}$$

$$= 9.019MHz$$

จะเห็นได้ว่าค่าความถี่ที่คำนวณได้นั้น จะมีค่าของ pole ที่ตอบสนองความถี่ก่อน ดั้งนั้นถือว่าเป็นความถี่ cut off ซึ่งจากการ Simulation ด้วยโปรแกรม PSpice ค่าความถี่ cut off มีค่าเท่ากับ 4.531 MHz และจากการคำนวณค่าความถี่ cut off มีค่าเท่ากับ 4.378 MHz จะเห็นได้ว่ามีค่าใกล้เคียงกัน

ค่าที่ใช้ในโปรแกรม PSpice ในการวิเคราะห์หาความถี่ cut off ของวงจรกำลังสอง แสดงได้ดังนี้

NAME	m1	m2	m3	m4	m5	m6
MODEL	nmos1	nmos1	pmos1	pmos1	pmos1	pmos1
ID	2.00E-06	1.04E-07	-1.04E-07	-1.05E-07	-4.24E-08	-2.50E-07
VGS	1.25E+00	7.55E-01	-9.77E-01	-9.77E-01	-9.75E-01	-1.03E+00
VDS	3.25E+00	3.02E+00	-9.77E-01	-2.00E+00	-2.00E+00	-3.03E+00
VBS	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
VTH	7.42E-01	7.33E-01	-9.66E-01	-9.66E-01	-9.69E-01	-9.55E-01
VDSAT	4.51E-01	5.37E-02	-4.48E-02	-4.48E-02	-4.04E-02	-9.68E-02
GM	6.96E-06	**3.20E-06**	**4.11E-06**	4.12E-06	1.85E-06	**4.55E-06**
GDS	6.96E-11	5.53E-10	3.55E-10	3.56E-10	6.78E-11	3.52E-09
GMB	2.48E-06	1.13E-06	1.07E-06	1.07E-06	4.85E-07	1.12E-06
CBD	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CBS	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CGSOV	4.09E-16	4.09E-16	1.70E-15	1.70E-15	1.17E-15	4.25E-16
CGDOV	4.09E-16	4.09E-16	1.70E-15	1.70E-15	1.17E-15	4.25E-16
CGBOV	3.74E-15	1.10E-15	1.44E-15	1.44E-15	1.99E-15	6.99E-16
CGS	**2.38E-14**	**6.99E-15**	**7.47E-14**	**7.47E-14**	**7.12E-14**	**9.09E-15**
CGD	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CGB	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การวิเคราะห์ช่วงปฏิบัติงานอินพุท

ช่วงอินพุทปฏิบัติงานของวงจรสามารถพิจารณาเป็นสองด้านคือ ด้านบวกและด้านลบ โดยด้านบวกสามารถพิจารณาได้จากวงจรกำลังสองชุด N โดยจากเงื่อนไขการทำงานทรานซิสเตอร์ที่ว่า $V_{GS} < V_{DS} - V_T$ ดังนั้นพิจารณา M_2 ของวงจรรูปที่ 3.6 จะได้

$$V_{GS2} < V_{DS2} + V_{TN} \tag{3.26}$$

เมื่อแทน $V_G = V_i$ และ $V_D = V_{DD}$ จะได้ ช่วงอินพุทปฏิบัติงานด้านบวกคือ

$$V_i < V_{DD} + V_{TN} \tag{3.27}$$

ช่วงอินพุทปฏิบัติงานด้านลบสามารถพิจารณาได้จากวงจรกำลังสองชุด P โดยพิจารณาเหมือนกับของชุด N ดังนั้นการพิจารณา M_6 ของรูปวงจรรูปที่ 3.6 ซึ่งจะได้ช่วงอินพุทปฏิบัติด้านลบคือ

$$V_i > V_{SS} + V_{TP} \tag{3.28}$$

และจากสมการที่(3.27) และ (3.28)ถ้าเรากำหนดให้ $V_{DD} = -V_{SS} = 2V$ $V_{TP} = -0.93V$ $V_{TN} = 0.67V$ จะได้ช่วงอินพุทปฏิบัติงานของวงจรคือ

$$-2.93 < V_i < 2.67 \tag{3.29}$$

จากสมการที่ (3.29) พบว่าอินพุทสามารถสวิงได้กว้างถึง 140 % ของแรงดันไฟเลี้ยง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 สรุป

วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์นี้ ใช้ซีมอสที่มีการทำงานในช่วงอิ่มตัว ซึ่งผลการทดลองวงจรสามารถทำงานได้ถูกต้องตามหลักการที่นำเสนอ วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอนั้นจะประกอบด้วยวงจรกำลังสองชุดN (X^2_n) วงจรกำลังสองชุดP (X^2_p) และวงจรสะท้อนกระแส ในบทนี้ได้กล่าวถึง การวิเคราะห์ผลการตอบสนองความถี่โดยใช้แบบจำลองขนาดเล็ก (small signal model) ในการหาช่วงการตอบสนองความถี่ ซึ่งผลปรากฏ คือ จากการเลียนแบบการทำงานโดยโปรแกรม PSpice กับค่าที่ได้จากการคำนวณนั้นมีค่าใกล้เคียงกัน การวิเคราะห์ช่วงอินพุทปฏิบัติงานของวงจร เพื่อหาว่าวงจรที่ได้ออกแบบนั้นมีลักษณะเด่น ลักษณะด้อย อย่างไร ในบทต่อไปนั้นจะได้กล่าวถึงผลการทดสอบการทำงานของวงจรที่ได้ออกแบบไว้โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice เพื่อเป็นการยืนยันการทำงานของวงจรที่ได้ออกแบบนั้นว่าสามารถทำงานได้จริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4
การทดสอบและการประยุกต์ใช้งาน

4.1 กล่าวนำ

ในบทที่ผ่านมา (บทที่ 3) ได้กล่าวถึงรายละเอียดของวงจรกำลังสองแบบ เรล ทู เรล ว่ามีหลักการออกแบบวงจรอย่างไร ในบทนี้จะเป็นการกล่าวถึงการนำวงจรที่ได้ออกแบบมาทำการทดสอบ โดยการทดสอบนั้นจะเป็นการเลียนแบบการทำงานโดยใช้โปรแกรมคอมพิวเตอร์ (PSpice) เพื่อยืนยันผลการออกแบบว่าสามารถทำงานได้จริง ส่วนการนำวงจรไปประยุกต์ใช้งานในที่นี้จะยืนยันผลการทดลองโดยใช้การเลียนแบบการทำงานโดยโปรแกรม PSpice

4.2 ผลการทดสอบวงจรกำลังสองแบบ เรล ทู เรล

4.2.1 การเลียนแบบการทำงานโดยใช้ PSpice

วงจรในรูปที่ 3.6 เมื่อมาทดสอบการทำงานด้วยโปรแกรม PSpice โดยใช้โมเดลของทรานซิสเตอร์เทคโนโลยี 0.5 μm ของ MOSIS ซึ่งมีค่าต่าง ๆ ดังนี้

```
* MOSIS MODEL AT 0.5U
.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04
+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382
+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02
+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10

+ MJSW=0.21200 PB=0.930000

และมีความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.1

ตารางที่ 4.1 แสดงขนาดความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์

ทรานซิสเตอร์	ขนาด W / L
M1	1μm /10μm
M2	1μm /3μm
M3-M4	8μm /2μm
M5	5.5μm /5.5μm
M6	2μm /2μm

จากโมเดลของทรานซิสเตอร์จะมีแรงดันเทรสโฮลด ดังนี้ V_{TN} = 0.69V V_{TP} =-0.93V ในการทดสอบการทำงานของวงจรโดยใช้โปรแกรม PSpice นี้ใช้ไฟเลี้ยงต่ำโดยมีค่าดังนี้ คือ $V_{DD} = V_{SS} = \pm 2V$ $I_{B1} = 2\,\mu A$ $I_{B2} = 0.25\,\mu A$ และ R_L=1 kΩ และมีความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.1 ผลการทดสอบการทำงานของวงจรกำลังสองแบบเรล ทู เรล ที่นำเสนอในวิทยานิพนธ์แสดงได้ดังรูปที่ 4.1 – 4.4

รูปที่ 4.1 แสดงคุณสมบัติทางด้าน DC Transfer ของวงจรกำลังสองแบบเรล ทู เรล โดยทำการแปร V_i จาก -2 V.ถึง 2 V. Step ละ 0.01 จากผลการทดสอบจะเห็นได้ว่าวงจรมีช่วงอินพุทที่กว้างกว่าแรงดันไฟเลี้ยง และวงจรมีการทำงานเป็นไปตามสมการที่ (3.17) ซึ่งเป็นการยืนยันว่าวงจรมีการทำงานที่ถูกต้องตรงตามทฤษฎี

รูปที่ 4.2 แสดงคุณสมบัติทาง AC ของวงจรกำลังสองแบบเรล ทู เรล เมื่อป้อนสัญญาณอินพุท $V_i = 2\sin 2{,}000\pi t$ ซึ่งมีความถี่เท่ากับ 1kHz. จะเห็นว่าเอาท์พุทของวงจรมีความถี่เป็นสองเท่าของความถี่อินพุทที่ป้อน

รูปที่ 4.3 แสดงผลการตอบสนองความถี่ของวงจรกำลังสองแบบเรล ทู เรล เมื่อป้อนสัญญาณอินพุท $V_i = 2\sin 2{,}000\pi t$ วัดค่า V_{OUT} หาค่าผลตอบสนองทางความถี่ของวงจรได้ซึ่งมีค่าประมาณ 4.531 MHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) V_{in} แปรค่าจาก -2 V ถึง 2 V

(ข) V_o เมื่อ V_{in} แปรค่าจาก -2 V ถึง 2 V

รูปที่ 4.1 คุณสมบัติทางด้าน DC เมื่อ V_{in} = 2Volt

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 คุณสมบัติทางด้าน AC เมื่อ $v_i = 2\sin 2{,}000\pi t$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



frequency

รูปที่ 4.3 ผลตอบสนองทางความถี่ของวงจรกำลังสอง เมื่อ $v_i = 2\sin 2{,}000\pi t$



Vi

รูปที่ 4.4 คุณสมบัติทางด้าน DC เมื่อ V_{in} = 3Volt

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 คุณสมบัติทางด้าน AC เมื่อ $v_i = 3\sin 2{,}000\pi t$



รูปที่ 4.6 ผลตอบสนองทางความถี่ของวงจรกำลังสอง เมื่อ $v_i = 3\sin 2{,}000\pi t$

จากรูปที่ 4.3 – 4.6 เป็นการทดสอบการทำงานของวงจรกำลังสองแบบ เรล ทู เรล โดยทำการเพิ่มอินพุทปฏิบัติงานจาก 2 volt เป็น 3 volt พบว่าการทำงานของวงจรสามรถทำงานได้ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรประยุกต์ใช้งาน

4.3.1 วงจรบวกแรงดันทางเวกเตอร์

การออกแบบวงจรบวกแรงดันทางเวกเตอร์เป็นการนำวงจรกำลังสองที่นำเสนอในวิทยานิพนธ์ ต่อร่วมกับวงจรสะท้อนกระแสและวงจรถอดรากที่สอง ซึ่งการทำงานของวงจรสามารถทำงานได้ด้วยแรงดันเพียง ± 2 Volt.

4.3.1.1 วงจรถอดรากที่สอง



รูปที่ 4.7 วงจรถอดรากที่สอง

การทำงานของวงจรถอดรากที่สองที่นำมาต่อร่วมกับวงจรกำลังสองแบบเรล ทู เรล ที่นำเสนอในวิทยานิพนธ์เป็นวงจรพื้นฐานที่มีการทำงานของ Transistor 2 สภาวะ กล่าวคือ M1 จะมีการทำงานในช่วงอิ่มตัว และ M2 จะมีการทำงานในช่วงไม่อิ่มตัว โดยการทำงานของวงจรถอดรากที่สองนี้สามารถแสดงสมการทางกระแสของ M1 และ M2 ได้ ดังนี้

$$I_{D1} = K(V_{D1} - V_O - V_T)^2 \tag{4.1}$$

$$I_{D2} = K\left[(V_{D1} - V_T)V_O - \frac{V_O^{\,2}}{2}\right] \tag{4.2}$$

จากรูปที่ 4.7 จะเห็นว่า $I_{D1} = I_{D2}$ เมื่อทำการหาความสัมพันธ์ของแรงดันทางด้านเอาท์พุทของวงจร สามารถพิจารณาได้ตามลำดับดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{D1} = \sqrt{\frac{I_{D1}}{K}} + V_O + V_T \tag{4.3}$$

แทนค่าจากสมการที่ (4.3) ในสมการที่ (4.2) จะได้

$$I_{D1} = I_{D2} = K\left[\left(\sqrt{\frac{I_{D1}}{K}}\ V_O + V_T - V_T\right)V_O - \frac{{V_O}^2}{2}\right]$$

$$K\frac{{V_O}^2}{2} + K\sqrt{\frac{I_{D1}}{K}}V_O - I_{D1} = 0 \tag{4.4}$$

จากสมการที่ (4.4) สามารถกระทำทางด้านคณิตศาสตร์เพื่อทำการหาค่า V_O ซึ่งจะได้สมการที่เป็นรากที่สองของกระแสเดรน I_{D1} ดังสมการที่ (4.5)

$$V_O = \frac{0.732}{\sqrt{K}}\sqrt{I_{D1}} \tag{4.5}$$

เมื่อนำวงจรรูปที่ 3.6 รวมกับวงจรรูปที่ 4.5 จะได้เป็นวงจรบวกแรงดันทางเวกเตอร์ ซึ่งความสัมพันธ์ของสมการแสดงได้ตามสมการที่(4.5) และ (4.6)

$$V_O = 0.732\sqrt{\frac{1}{K}\left(2K{V_X}^2 + 2K{V_Y}^2\right)} \tag{4.5}$$

$$V_O = 1.035\sqrt{{V_X}^2 + {V_Y}^2} \tag{4.6}$$

จากสมการที่(4.6) แสดงได้ว่า V_O เป็นผลรวมทางเวกเตอร์ของสัญญาณอินพุท V_X และ V_Y ซึ่งจะเห็นว่าเป็นวงจรบวกสัญญาณทางเวกเตอร์โดยใช้วงจรกำลังสองแบบเรล ทู เรล มาสร้างเป็นวงจรบวกสัญญาณทางเวกเตอร์ได้ดังรูปที่ 4.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 วงจรบวกแรงดันทางเวกเตอร์

จากวงจรรูปที่ 4.8 เป็นวงจรบวกแรงดันทางเวกเตอร์ที่นำวงจรกำลังสองแบบเรล ทู เรล ต่อร่วมกับวงจรถอดรากที่สอง การทดสอบการทำงานของวงจร สามารถทำได้โดยใช้โปรแกรมเลียนแบบการทำงาน PSpice เพื่อยืนยันประสิทธิภาพการทำงานของวงจร โดยใช้โมเดลของ CMOS เทคโนโลยี 0.5 μm. ของ MOSIS มีค่าต่าง ๆ ดังนี้ เมื่อ $V_{DD} = V_{SS} = \pm 2Volt$. $I_{B1} = I_{B3} = 2\mu A, I_{B2} = I_{B4} = 0.25\mu A$ และมีความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.2

ตารางที่ 4.2 แสดงขนาดความกว้างต่อความยาวแชนแนลของมอสทรานซิสเตอร์

ทรานซิสเตอร์	M1,M12	M2,M11	M3,M4,M9,M10	M5,M8	M6,M7,M13,M14
W/L	1/10	1/3	4/2	5.5/5.5	2/2

ผลการทำงานของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ แสดงดังรูปที่ 4.9 (ก) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 0\ V_{DC}$ รูปที่ 4.9 (ข) เมื่อ $V_X = 0\ V_{DC}$ และ $V_Y = 2\sin 2000\pi t$ รูปที่ 4.9 (ค) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\sin 2000\pi t$ รูปที่ 4.9 (ง) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\cos 2000\pi t$ ผลการเลียนแบบโดยโปรแกรมแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ง)

รูปที่ 4.9 แสดงเอาท์พุทของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ

(ก) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 0\ V_{DC}$

(ข) เมื่อ $V_X = 0\ V_{DC}$ และ $V_Y = 2\sin 2000\pi t$

(ค) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\sin 2000\pi t$

(ง) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\cos 2000\pi t$

4.4 สรุป

บทนี้จะเป็นการทำการทดสอบการทำงานของวงจรกำลังสองแบบ เรล ทู เรล ที่ได้ทำการออกแบบ โดยการเลียนแบบการทำงานโดยใช้โปรแกรม PSpice พบว่าเมื่อทำการเปลี่ยนค่าแรงดันอินพุทจาก 2 volt เป็น 3 volt วงจรที่ทำการออกแบบสามารถทำงานได้ดี และการนำวงจรที่ได้ทำการออกแบบในวิทยานิพนธ์นี้ประยุกต์ใช้งานเป็นวงจรบวกสัญญาณทางเวกเตอร์ โดยต่อวงจรที่ทำการออกแบบร่วมกับวงจรถอดรากที่สอง และวงจรสะท้อนกระแส ผลที่ได้มีความถูกต้อง โดยวงจรสามารถทำงานได้ที่แรงดันขนาด ±2 Volt. ซึ่งผลที่ได้ใกล้เคียงกับทฤษฎีที่นำเสนอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
บทสรุป

5.1 บทสรุป

ในวิทยานิพนธ์ฉบับนี้นำเสนอวงจรกำลังสองแบบ เรล ทู เรล โดยใช้มอสเฟทในการออกแบบ วงจรจะประกอบด้วยวงจรย่อย คือ วงจรขยายดิฟเฟอเรนเชียล วงจรสะท้อนกระแส โดยที่มอสทรานซิสเตอร์นั้นจะมีการทำงานอยู่ในช่วงอิ่มตัว และข้อดีของวงจรคือสามารถที่จะทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ โดยวงจรกำลังสองแบบ เรล ทู เรล มีขนาดแหล่งจ่ายเพียง ± 2 Volt สมรรถนะการทำงานของวงจร สามารถยืนยันได้ด้วยผลการวิเคราะห์คุณสมบัติของวงจรในทางทฤษฎี ผลการจำลองเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice การนำวงจรกำลังสองแบบ เรล ทู เรล ไปประยุกต์ใช้งานเป็นวงจรบวกแรงดันทางเวกเตอร์นั้น จะใช้วงจรถอดรากที่สองต่อร่วมกัน เมื่อนำมาเลียนแบบการทำงานโดยโปรแกรม PSpice เพื่อยืนยันประสิทธิภาพในการทำงานของวงจร สามารถยืนยันได้ว่าวงจรมีประสิทธิภาพดี ซึ่งจากโครงสร้างของวงจรกำลังสองแบบ เรล ทู เรล จะเห็นได้ว่าวงจรมีอุปกรณ์น้อย และใช้ไฟเลี้ยงต่ำ วงจรไม่มีความซับซ้อน เหมาะสำหรับที่จะนำไปสร้างเป็นวงจรรวม

5.2 ปัญหาที่เกิดขึ้นและแนวทางแก้ไข

ปัญหาที่เกิดขึ้นและแนวทางการแก้ไขในการออกแบบวงจรกำลังสองแบบเรล ทู เรล ที่นำเสนอในวิทยานิพนธ์ กล่าวคือ ในวงจรกำลังสองแบบ เรล ทู เรล จะใช้ซีมอสที่มีการทำงานในช่วงอิ่มตัวร่วมกับวงจรย่อย เช่น วงจรขยายสัญญาณดิฟเฟอร์เรลชิเอเตอร์ และวงจรสะท้อนกระแส ในการออกแบบวงจรจะมีปัญหา คือ ความไม่สมพงษ์กันในส่วนของวงจรสะท้อนกระแส และในส่วนของวงจรบวกแรงดันทางเวกเตอร์ จะใช้วงจรถอดรากต่อร่วมกับวงจรกำลังสองแบบ เรล ทู เรล ซึ่งในส่วนของวงจรถอดรากมอสทรานซิสเตอร์ที่ใช้จะมีการทำงานในช่วงอิ่มตัวและไม่อิ่มตัว ทำให้เกิดความไม่สมพงษ์กัน

แนวทางการแก้ไข ต้องเปลี่ยนวงจรสะท้อนกระแสเป็นวงจรใหม่ที่ให้ความแน่นอนในการสะท้อนกระแสดีกว่าเดิม และปรับค่าความกว้างต่อความยาวให้มอสมีความสมพงษ์กันมากที่สุด และเป็นไปตามทฤษฎี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

[1] C. Toumazou, J. Lidgey and D. Haigh, "Analogue IC Design :The Current Mode Approach," IEEPress, Apr.1990.

[2] S.Yan and E. Sanchez-Sinencio, "Low Voltage Analog Circuit Design Techniques: A tutorial," IEICE Trans. Fundamentals, Vol.E83-A, No. 2, Feb. 2000.

[3] A. A. El-Adawy and A. M. Soliman, " A Low Voltage Single Input Class AB Transconductor with Rail to Rail Input Range," IEEE Trans. Circuit and System –Part I , Vol.47, No.2, pp.236-242,Feb. 2000.

[4] S. Sakurai and M. Ismail, "Robust Design of Rail to Rail CMOS Operational Amplifiers For a Low power supply voltage," IEEE J. Solid-State Circuits, Vol.31, No.2, pp.146-156, 1996

[5] K. Tanno, O. Ishizuka and Z. ang, "A 1-V, 1-V_{p-p} Input Range, Four-Quadrant Analog Multiplier Using Neuron-MOS Transistors,"IEICE Trans. Electron., Vol. E82-C, No.5, May 1999.

[6] S. Thupthawash and V. Kasemsuwan, "1.1 Volts Ral To Rail CMOS Current Conveyors," ISCIT 2001 pp.71-74, Thailand, 2001.

[7] วัลลภ สุระกำพลธร , "วงจรทวีความถี่โดยใช้คุณสมบัติของ MOSFET" , การประชุมทางวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 13 , 8-9 พฤศจิกายน 2533.

[8] พิพัฒน์ พรหมมี , กอบชัย เดชหาญ "วงจรกำลังสองโดยใช้ MOSFET." การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 17 , 8-9 พฤศจิกายน 2537.

[9] วิวัฒน์ กิรานนท์ ปราโมทย์ วาดเขียน วิภา แสงพิสิทธิ์ และ จีรสุดา เกสร. "วงจรบวกทางเวกเตอร์." การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 19. หน้า EL 109 – EL 112. 7- 8 พฤศจิกายน 2539.

[10] P.R. Gray and R.G. Meyer , "Analog Integrate circuit, " 2nd edition , John Wiley & Sons, Inc, 1984

[11] A.B. Grebene , "Bipolar and MOS Analog Integrate circuit Design," John Wiley & Sons ,1984

[12] I.M. Filanovsky ,"Simple CMOS Analog Square-Rooting and Squaring Circuit," IEEE Trans. Circuits and System, Vol.39, No.4, pp.312, 1992

[13] S.I. Liw, "Square-rooting and vector summation Circuit using current conveyer," Proc.IEEE Circuit Devices Syst, Vol.142, No.4, pp.223-226, Ausgust 1995.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

[14] อิทธิพงศ์ ชัยสายัณห์ และ กอบชัย เดชหาญ, " วงจรความต้านแบบลอยตัว และ วงจรคูณโดยใช้มอส," การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL15-EL18. พฤษจิกายน 2539.

[15] อิทธิพงศ์ ชัยสายัณห์ และ กอบชัย เดชหาญ,"การออกแบบวงจรคูณสัญญาณแบบ 4 ควอดแรนต์โดยใช้ซีมอสทำงานในช่วงไม่อิ่มตัว," การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL19-EL22. พฤษจิกายน 2539.

[16] J.H. Tsay, S.I. Liu, J. J. Chen and Y.P. Wu, "CMOS four-quadrant multiplier using triode transistor base on regulated cascode structure," Electron. Lett., vol.31, no. 12, pp. 962-963, 1995.

[17] C.T. Sah "Characteristic of the Metal-Oxide-Semiconductor Transistor," IEEE Trans. Electron Devices., Vol. ED-11, pp.329-345, 1964.

[18] H. Shichman and D. Hodges , "Modeling and Simulation of Insulated Gate Fied-Effect Transistor Switching Circuit, " IEEE J. Solid-State Circuit., Vol. SC-3 , pp. 258-289 , 1968.

[19] อิทธิพงศ์ ชัยสายัณห์ และ กอบชัย เดชหาญ, "เทคนิคการออกแบบวงจรกำลังสองโดยใช้มอสเฟท," การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL10-EL14. 7-8 พฤษจิกายน 2539.

[20] K. Bult and H. Wallinga, " A Class of analog CMOS Circuit Basd on the Square-law Charactersistic of an MOS Transistor Saturation," IEEE J. Solid-State Circuit, vol. SC-22, No.3, pp. 357-365, June 1987.

[21] E.W. Greenich, "Analog Integrated Circuits," Chapman&Hall, pp. 36,1991.

[22] ธวัช สุดแสง, พิพัฒน์ พรหมมี, กอบชัย เดชหาญ, อุทัย ศรีธีระวิโรจน์, "วงจรกำลังสองโดยใช้มอสเฟท," การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 17, หน้า 557-561, 1-2 ธันวาคม 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

โปรแกรม PSpice ที่ใช้ในการวิเคราะห์วิทยานิพนธ์

วงจรกำลังสองแบบเรล ทู เรล

-การวิเคราะห์ทาง DC

```
a rail to rail squaring circuit
vdd 1 0 dc 2
vss 0 2 dc 2
ib1 4 2 dc 2u
ib2 1 7 dc 0.25u
r1 6 0 1k
vi 3 0 dc 0
*vi 3 0  2 sin(0 2 1k)
*vi 3  0  ac 2 sin(0 2 1k)
m1  1  3  4  4  nmos1 w=1u  l=10u
m2  5  4  2  2  nmos1 w=1u  l=3u
m3  5  5  1  1  pmos1 w=8u  l=2u
m4  6  5  1  1  pmos1 w=8u  l=2u
m5  6  7  1  1  pmos1 w=5.5u  l=5.5u
m6  2  3  7  7  pmos1 w=2u  l=2u
* MOSIS MODEL AT 0.5U
.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04
+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382
+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02
+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02

+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10

+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10

+ MJSW=0.21200 PB=0.930000

.op

.dc vi 2 -2 0.01

*.ac dec 100 10 100meg

*.tran 0.0001u 1.5ms

.probe

.end

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การวิเคราะห์ทาง AC

```
a rail to rail squaring circuit
vdd 1 0 dc 2
vss 0 2 dc 2
ib1 4 2 dc 2u
ib2 1 7 dc 0.25u
r1 6 0 1k
*vi 3 0 dc 0
*vi 3 0  2 sin(0 2 1k)
vi 3  0  ac 2 sin(0 2 1k)
m1  1  3  4  4  nmos1 w=1u  l=10u
m2  5  4  2  2  nmos1 w=1u  l=3u
m3  5  5  1  1  pmos1 w=8u  l=2u
m4  6  5  1  1  pmos1 w=8u  l=2u
m5  6  7  1  1  pmos1 w=5.5u  l=5.5u
m6  2  3  7  7  pmos1 w=2u  l=2u
* MOSIS MODEL AT 0.5U
.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04
+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382
+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02
+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
+ MJSW=0.21200 PB=0.930000
.op
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*.dc vi 2 -2 0.01

*.ac dec 100 10 100meg

.tran 0.001u 1.5ms

.probe

.end

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การวิเคราะห์ทาง FREQUENCY

```
a rail to rail squaring circuit
vdd 1 0 dc 2
vss 0 2 dc 2
ib1 4 2 dc 2u
ib2 1 7 dc 0.25u
r1 6 0 1k
*vi 3 0 dc 0
*vi 3 0  2 sin(0 2 1k)
vi 3  0  ac 2 sin(0 2 1k)
m1  1  3  4  4  nmos1 w=1u  l=10u
m2  5  4  2  2  nmos1 w=1u  l=3u
m3  5  5  1  1  pmos1 w=8u  l=2u
m4  6  5  1  1  pmos1 w=8u  l=2u
m5  6  7  1  1  pmos1 w=5.5u  l=5.5u
m6  2  3  7  7  pmos1 w=2u  l=2u
* MOSIS MODEL AT 0.5U
.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04
+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382
+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02
+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
+ MJSW=0.21200 PB=0.930000
.op
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*.dc vi 2 -2 0.01

.ac dec 100 10 100meg

*.tran 0.0001u 1.5ms

.probe

.end

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรบวกสัญญาณทางเวกเตอร์

```
vdd 1 0 dc 2
vss 0 2 dc 2
*vx 3 0 dc 0
*vy 11 0 dc 0
vx 3 0 ac 2 sin(0 2 1k)
*vx 3 0 ac 2 sin(0 2 1k 0.25ms)
*vy 11 0 ac 2 sin(0 2 1k)
vy 11 0 ac 2 sin(0 2 1k 0.25ms)
ib1 4 2 dc 2u
ib2 1 7 dc .2u
ib3 10 2 dc 2u
ib4 1 8 dc .2u
m1 1 3 4 4 nmos1 w=1u l=10u
m2 5 4 2 2 nmos1 w=1u l=3u
m3 5 5 1 1 pmos1 w=4u l=2u
m4 6 5 1 1 pmos1 w=4u l=2u
m5 6 7 1 1 pmos1 w=5.5u l=5.5u
m6 2 3 7 7 pmos1 w=2u l=2u
m7 2 11 8 8 pmos1 w=2u l=2u
m8 6 8 1 1 pmos1 w=5.5u l=5.5u
m9 6 9 1 1 pmos1 w=4u l=2u
m10 9 9 1 1 pmos1 w=4u l=2u
m11 9 10 2 2 nmos1 w=1u l=3u
m12 1 11 10 10 nmos1 w=1u l=10u
m13 6 6 12 12 nmos1 w=22u l=4u
m14 12 6 0 0 nmos1 w=4u l=22u
* MOSIS MODEL AT 0.5U
.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1
+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04
+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382
+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02
```

เอกสารนี้สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
+ MJSW=0.21200 PB=0.930000
.op
.DC vx -0.25 0.25 0.05 vy  -0.25 0.25 0.25
.ac dec 100 10 100meg
.tran 0.001u 2ms
.probe
.end
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

บทความที่ได้รับการตีพิมพ์ลงในวารสารมี 3 บทความ ดังต่อไปนี้

[1] สมนึก ห้าวหาญ, สุพจน์ หุ้นย่อง, กอบชัย เดชหาญ, อิทธิพงศ์ ชัยสายัณห์, "วงจรกำลังสองสัญญาณกระแสแบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำและอิสระจาก body effect" วิศวสารลาดกระบัง, ปีที่ 17, ฉบับที่ 3, กันยายน 2543. หน้า 1-4.

[2] สุพจน์ หุ้นย่อง, สมนึก ห้าวหาญ, กอบชัย เดชหาญ, อิทธิพงศ์ ชัยสายัณห์, "ความต้านทานแบบลอยตัวที่ควบคุมแรงดันใช้ซีมอสทรานซิสเตอร์" วิศวสารลาดกระบัง, ปีที่ 17, ฉบับที่ 3, กันยายน 2543. หน้า 14-17.

[3] สุพจน์ หุ้นย่อง, กอบชัย เดชหาญ, อิทธิพงศ์ ชัยสายัณห์ "วงจรกำลังสองแบบ เรล ทู เรล" วิศวสารลาดกระบัง, ปีที่ 21, ฉบับที่ 1, มีนาคม 2547. หน้า 7-11.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลาดกระบัง

ENGINEERING

ปีที่ 17 ฉบับที่ 3 กันยายน 2543

1. วงจรกำลังของสัญญาณกระแสแบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำและลิสระจาก body effect 1
สมนึก ทำวหาญ สุพงษ์ หุ้นย่อง กอบชัย เตชหาญ อิทธิพงศ์ ชัยสายัณห์

2. วงจรคูณสัญญาณใช้แรงดันไฟเลี้ยงเดี่ยว 5
วัลลภ เตียมวรพัต บุญล สุวรรณชาตรี กอบชัย เตชหาญ อิทธิพงศ์ ชัยสายัณห์

3. วงจรหูณสัญญาณกระแสกำหนดสัญญาณแรงดัน 10
ศุธีร์ บุญศรี ชัชวัฒน์ สกุล กอบชัย เตชหาญ อิทธิพงศ์ ชัยสายัณห์

4. ความต้านทานแรกเลดเตอร์ที่ควบคุมด้วยแรงดันไฟฟ้ากระแสตรงบนซิสเตอร์ 14
สุดจิต หุ้นย่อง สมนึก ทำวหาญ กอบชัย เตชหาญ อิทธิพงศ์ ชัยสายัณห์

5. วงจรหูณสัญญาณกระแสแบบ 4 ควอดแรนต์ที่ทำงานต่ำ 18
ชัชวัฒน์ สกุล ศุธีร์ บุญศรี กอบชัย เตชหาญ อิทธิพงศ์ ชัยสายัณห์

6. วงจรแอมพลิฟายเออร์วิลมิกและวงจรฟิลเตอร์แบนด์พาส 22
ภีรวัจน์ ศุภวิทุกจิกุล เกียรติศักดิ์ หมวดชัย วัลลภ สุระน่าพลธร สุมาลี ศุภนวนิสย์ อัจฉริยา ทุมวิภาต

7. ผงฟาร์ไรต์ที่ขยายให้เกิดเฉพาะภาพของความถี่ต้นเนื่องมาจากคุณสมบัติ 28
ชนิภ มะตลชัย วิวัฒน์ ศิรายนท์ โกษา แสงพิสิทธิ์ จริยา เมืองวัดอร่ามดี

8. การปกป้องข้อมูลด้วยการเข้ารหัสแอ็คเซ็สคอนโทรลและสัญญาณกวนแบบสุ่มด้วยการสร้างคีย์สตรีมที่สร้างขึ้นบน FPGA 34
ไกรศุล ศรายุ พูลศักดิ์ ลิวสุวิทย์

9. การออกแบบเพื่อเพิ่มประสิทธิภาพของสัญญาณนาฬิกาในระบบดิจิทัลแบบอนุกรมโดยใช้เทคโนโลยี FPGA 40
เจษวิทย์ ศรีหารักษ์ พรชัย เสริมเศรษฐกุล สมศักดิ์ มีดเกา กอบชัย เตชหาญ

10. ตรวจสอบการจำหน่ายของจุดหมายโดยการค้นหาพื้นฐานของอินเทอร์เน็ตแบบเล็ก 46
ไพโรจน์ ชีวพยุหนันท์ กอบชัย เตชหาญ นภัทร ธระเอี่ยม

11. การวิเคราะห์ผลกระทบของการใช้ตารางการตัดสินใจแบบฟัซซี่ 52
ดิเรก เกรวปาณี เอื้อน ปินเงิน

12. การออกแบบและสร้างไมโครสตริปเคอร์เว็ปเพื่อลดขนาดการกระจายความถี่ของแม่เหล็กของฟิลเตอร์ 58
วัสสวงศ์ เมืองเหลือ ชนพัทธ์ ไชยรัตน์วิกุล สมเกียรติ ศุภเดช

13. ศึกษาการฉีดกระแสรั่วด้วยก๊าซและแรงดันธรรมดาผสมกันและระบบไฟฟ้าแรงต่ำของ กฟน. 64
มนพล ธีรวจินดาไวยุทธ์ ยุโสธร สุขประเสริฐ

14. การปรับปรุงพื้นที่ของกำลังในการเรียงกระแสแบบ 3 เฟส 70
อนุวัฒน์ จงระบัดเพ็ด ทำนอง ศิริจันทร์พงศ์

15. การพิจารณาผลกระทบของสัญญาณรบกวน Audible Noise ของโคโรน่าในสายส่งไฟฟ้าแรงสูงวงจรคู่ 230 kV. 78
วิวรรณชัย โรจนวิรุฬห์ มนพล ธีรวจินดาไวยุทธ์

16. งานศึกษาสมดุลของมังกายนอกที่มีผลต่อค่าน้ำรุงรักษาในระดับกลาง 82
วิบูลย์ วุฒิญาณ ชัยพัฒน์ หล่อศิริวัฒน์ นพนนท์ รามนารถ

17. โปรแกรมคำนวณการไหลเบื้องต้นโดยวิธีการปรับค่าแรงดันบัสเป็นรอบ 87
จารุวัฒ เจริญสุข พรรณพ มานะทึง

18. สมรรถนะการหล่อเย็นของระบายความร้อนหลักสูตรสูง 93
มงคล มงคลวงศ์ไพจิตร์ ณรงค์ชัย ฉัตรสุวรรณ

19. การศึกษาสมรรถนะของใบพัดลมชนิดเหวี่ยงหนีศูนย์กลาง 99
วัฒนชัย ศิมลุมัด ณัฐิต เสนคริ

20. การออกแบบคลัตช์ผ้าคลัตช์ในมือ 105
อัตวงศ์ สิมลุมัด ทวีศักดิ์ ปิยะพัฒนานนท์

21. การจำลองผลของตำแหน่งจัดตั้งเส้นทางเดินของอนุภาคในของไหวผสมกับก๊าซซัลเฟอร์ไดออกไซด์ 109
จารุวัตร เจริญสุข นิติพัฒ ปัญญ์บุพชาติ

22. การศึกษาผลกระทบของขนาดต่างเส้นทางเดินของอนุภาคและเปรียบเทียบกับเขตในห้องนอนไม้ถ่านหินผง 115
จารุวัตร เจริญสุข เสนอชา นิมิตร

23. การศึกษาการใช้น้ำมันถั่วลิสงผสมดีเซลแทนตัวเบาในหม้อต้มสำหรับต้มระดับใบน้ำมันดีเซลเพื่อหาปริมาณการใช้ถั่วลิสงในการผลิตและวางแผนการผลิตที่เหมาะสมในโรงกลั่นน้ำมัน 121
ภาณุเดช มุกะเสต์ ธีญชลิพร ภาวิทสวัสดิ์ ชนัดทองคำ

24. การศึกษาผลกระทบของคุณภาพน้ำมันหล่อเย็นที่มีต่อการเกิดผลึกและสมบัติเชิงกลของโพลิอาซิทอล 127
วีรศักดิ์ หมู่เจริญ มิง ไลกิจแสงทอง

25. ผลกระทบจากการเปลี่ยนแปลงอัตราส่วนผสมระหว่างเอ็ทเทลีนดีเซลกับน้ำมันพืชในเชื้อเพลิงผสมต่อการสันดาปและสมรรถนะของเครื่องยนต์ดีเซล 132
สมชัย นาเสวฬุโสภณ ปิ่น ประมาพันธ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกำลังสองสัญญาณกระแสแบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำ และอิสระจาก body effect

The CMOS Current Squaring Circuit Using Low Voltage Supply and Independence from Body Effect

สมนึก ห้าวหาญ สุพจน์ หุ้นย่อง กอบชัย เตชาญ

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์และโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ลิขิตพงศ์ ชัยสายันห์

คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีมหานคร

บทคัดย่อ

บทความนี้นำเสนอวงจรกำลังสองสัญญาณโดยใช้ทรานซิสเตอร์แบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำ และอิสระจากผลของแรงดันที่ขา Body กับ Source เนื่องจากการชดเชยคุณสมบัติความแตกต่างของ MOSFET ชนิดเอ็นเอ็น (NMOS) กับชนิดพี (PMOS) ที่ทำงานในช่วงอิ่มตัว โดยวงจรออกแบบให้ทำงานในโหมดกระแส ผลการจำลองการทำงานใช้โปรแกรม PSpice พบว่ามีคุณสมบัติดีดังนี้ ช่วงกระแสอินพุทปฏิบัติงาน ±20 μA, ช่วงกระแสเอ้าท์พุทปฏิบัติงาน 20 μA, ช่วงความถี่ปฏิบัติงาน 785 kHz, และแรงดันไฟเลี้ยง ± 1.5 V โดยใช้วงจรสมมูลของ MOSFET ที่มีแรงดันเทรชโฮลด์ $V_t \approx 1.07$ V

Abstract

The paper proposes the CMOS squaring circuit using low voltage supply and free from body effect. The operation principle of the circuit based on the symmetry between NMOS and PMOS, operating in saturation region. The proposed circuit operates in current mode. The simulation results of circuit by PSpice show the input current range is ±20 μA, the output current range is 20μA, the frequency response is 785 kHz, and the power supply is ± 1.5 V. The MOSFET model has threshold voltage about 1.07 V.

1. บทนำ

วงจรกำลังสองเป็นวงจรที่มีประโยชน์มากสำหรับใช้ในการประมวลผลสัญญาณในรูปแบบต่างๆ และสามารถนำไปประยุกต์ใช้งานต่างๆได้มาก เช่น วงจรคำนวณหาค่าเฉลี่ย, วงจรมูลสัญญาณ, วงจรหาค่าสัญญาณทางเวกเตอร์ และอื่นๆ ในปัจจุบันได้มีการสร้างไอซีจาก BJT (Bipolar Junction Transistor) ซึ่งต่อมาก็ได้มีการสร้างไอซีของ MOSFET ได้จริงแต่ก็ยังมีข้อเสียอยู่มากสำหรับการสร้างโดยใช้ CMOS เช่นปัญหาหนึ่งของการออกแบบวงจรรวมด้วยเทคโนโลยี CMOS [1-3] ก็คือผลของแรงดันที่ขา Body ที่ส่งผลต่อค่าพารามิเตอร์ของ Body effect ดังนั้นจึงมีการออกแบบทำให้ได้โดยใช้ CMOSทุกตัวต่อขา Body กับขา Source เข้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยกัน ซึ่งในการสร้างเป็นวงจรรวม จะทำให้ ต้องสร้างบ่อแยก ให้กับ CMOS บางตัว แต่นั่นหมายถึง การเพิ่มพื้นที่ของ Chip ด้วย แม้ว่าทิโอยุปัน เทคโนโลยีการสร้าง จะสามารถช่วยลดปัญหานี้ได้ แต่วงจรที่นำเสนอนี้ สามารถแก้ปัญหาดังกล่าว โดยไม่ต้องอาศัยเทคโนโลยีการสร้าง มาช่วย

2. หลักการทำงาน

วงจรกำลังสองที่ใช้แรงดันไฟเลี้ยงต่ำสามารถแสดงได้ดังนี้



(ก)

(ข)

รูปที่ 1 วงจรกำลังสองที่อยู่ในรูป
ก. วงจรกำลังสองที่มีผลของ Body effect [3]
ข. วงจรกำลังสองที่ไม่มีผลของ Body effect และใช้แรงดันไฟเลี้ยงต่ำ

รูปที่ 1 (ก) ขา Body ของทรานซิสเตอร์ M7 ต่อกับทราวดี ทำให้แรงดัน เทรชโฮลด์ของM7 เปลี่ยนแปลงตามแรงดันที่ขา Source ของM7 ซึ่งผลของ Body effect นี้จะส่งผลต่อแรงดันเอาท์พุทของวงจร รูปที่1(ข) ทรานซิสเตอร์ทุกตัวต่อขา Body กับขา Source เข้าด้วยกัน ทำให้ไม่เกิดผลของ Body effect แต่ในวงจร รูปที่1(ข)นี้ ต้องใช้ CMOS ที่มี $K_N = K_P$ และ $V_{TN} = V_{TP}$ ในการออกแบบวงจร กำหนดให้ CMOS ทำงานในช่วงอิ่มตัวโดยสมการกระแสไดรน์ของ NMOS คือ

$$I_D = K_N(V_{GS} - V_{TN})^2 \qquad (1)$$

Device Transconductance Parameter $K_n = \mu C_{ox}(W/L)$

$V_{TN} = V_{TO} + \gamma(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F})$ อ้างอิงที่ [4]

V_{TO} คือ แรงดันขีดเริ่ม ที่ $V_{SB} = 0$

Body effect Parameter $\gamma = \frac{\sqrt{2\varepsilon_{si}qN_A}}{C_{ox}}$

ϕ_F คือ Fermi potential

สมการกระแส ซอร์ส ของ PMOS คือ

$$I_S = K_P(|V_{GS}| - |V_{TP}|)^2 \qquad (2)$$

รายละเอียดของพารามิเตอร์ต่างๆใน สมการที่ (2) มีลักษณะที่เหมือนเดียวกับของ NMOS ในสมการที่ (1)

จากสมการที่ (1) และ (2) สามารถทำให้ K_N K_P ได้โดยการปรับขนาดของความกว้างความยาวแชนแนล (W/L) ของ MOSFET ในกรณีที่ MOSFET มีค่า $V_{TN} \neq V_{TP}$ ก็สามารถทำให้ $V_{GS} - V_{TP}$ ได้โดยการปรับ V_{DC} ดังแสดงในรูปที่ 2

รูปที่ 2 วงจรกำลังสองที่ปรับแรงดัน V_{DC}

จากรูปที่ 2 สามารถเขียนความสัมพันธ์ของ I_{out} กับ V_i ได้ดังนี้

$$I_{D2} = I_{S1} + I_{out} \qquad (3)$$

$$K_N(V_i - V_{TN})^2 = K_P(V_{DC} - V_i - |V_{TP}|)^2 + I_{out} \qquad (4)$$

$$I_{out} = \left[\sqrt{2K_P(V_{DC} - |V_{TP}|)} - 2\sqrt{K_P}V_i\right]^2 \qquad (5)$$

กำหนดให้ $K_P = K_N = K$, $V_{TN} = |V_{TP}| = V_T$

จากรูปที่2 จะได้ V_{max}, V_{min} และจะได้ความสัมพันธ์ของ I_{out} กับ V_i ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_D = \left| \frac{I_{ss}}{2K(V_{GS} - V_T)} \right| \cdot \frac{V_{DS}}{2} \quad (6)$$

กระแสสเกตที่จุดของวงจรในรูปที่2 คือ

$$I_G = I_{G1} + I_{G2} \quad (7)$$

$$I_G = \left| \frac{I_{ss}^2}{2K(V_{GS} - V_T)^2} + 2K\left(\frac{V_{DS}}{2} - V_T\right)^2 \right| \quad (8)$$

จากสมการที่ (8) จะเห็นได้ว่า I_G สัมพันธ์กับ I_{ss} ยกกำลังสอง ยกเว้นพจน์ที่ $2K(\frac{V_{DS}}{2} - V_T)^2$ ซึ่งค่าดังกล่าวนี้จะมีผลที่ให้ไม่เป็นศูนย์ โดยการใช้หลังจ่ายกระแสไฟตรงเข้าไปชดเชยและในสมการที่ (8) ค่าของ Body effect ไม่อยู่ในพจน์ของ V_T แล้ว

3. ผลการทดสอบ

ผลการเปรียบเทียบกระแสรั่วไหลโดยใช้โปรแกรม PSpice ใช้ CMOS ไบคลอยด์ European Silicon structure ในแบบ Worst case level 2 ซึ่งมีขนาดความกว้างของช่องแชนแนล W/L ที่ NMOS = 10 μm/10 μm และ PMOS = 10 μm/36 μm, $\mu_n C_{ox}$ = 4.73 μA/V^2, $\mu_p C_{ox}$ 17 μA/V^2, V_{tn} =0.8 V, V_{tp} 1.07 V, V_{DD} 0.6 V และ R_L 1 kΩ โดยทดสอบวงจรกำเนิดสัญญาณ (รูปที่2) โดยวัดคุณสมบัติกำเนิดสัญญาณ DC , วัดคุณสมบัติกำเนิดสัญญาณ AC และวัดคุณสมบัติทางความถี่ของแกนของ

(ก)

(ข)

รูปที่ 4 คุณสมบัติกำเนิดสัญญาณ AC เมื่อเทียบสัญญาณ sine $\frac{1}{2}(1 - \cos 2\omega t)$

ก. เปรียบเทียบอัตราขยายกำเนิดของวงจรกำเนิดสองในเชิงความถี่

ข. เปรียบเทียบอัตราขยายกำเนิดของวงจรกำเนิดสองในเชิงความถี่

รูปที่ 5 คุณสมบัติความถี่ของวงจรกำเนิดสองวงจร

รูปที่ 3 คุณสมบัติกำเนิดสองของสัญญาณ DC เมื่อเทียบกับค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.สรุป

วงจรที่นำเสนอนี้มีจุดเด่นคือ ใช้แรงดันไฟเลี้ยงต่ำ (±1.5V) ทำงานในโหมดกระแส และมีความผิดพลาดจาก Body effect โดยความถูกต้องแม่นยำของวงจรขึ้นอยู่กับความสมพรรค์กันของ K_p กับ K_n และ V_{tn} กับ V_{tp} โดยแรงดัน V_{tn} และ V_{tp} สามารถปรับได้โดยการไบอัสที่ขา Body กับขา Source

5.เอกสารอ้างอิง

[1] ศิทธิพงศ์ ชัยสายันห์ และ ดอกรัก มารศรี, "วงจรคูณการหารแบบวงจรกำลังสองโดยใช้มอสเฟต," การประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 19, หน้า 13-16 EL 14, 7-8 พฤศจิกายน 2539

[2] K. Bult and H. Wallinga, "A CMOS four quadrant analog multiplier," IEEE J. Solid-State Circuit, vol. SC-21, pp.430-435, June 1986.

[3] K. Bult and H. Wallinga, "A Class of Analog CMOS Circuit Based on the Square Law Characteristic of an MOS Transistor Saturated," IEEE J. Solid-State Circuit, vol. SC-22, No.3, pp. 357-365, June 1987.

[4] E.W. Greeneich, "Analog Integrated Circuits," Chapman&Hall, pp. 36, 1991.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความต้านทานแบบลอยตัวที่ควบคุมด้วยแรงดันใช้ซีมอสทรานซิสเตอร์

CMOS Floating Voltage-Controlled Resistance

ยุทธนา ทุ้มน้อย สมนึก ห้าวหาญ กอเชียว เกรซาญ
ภาควิชาครุศาสตร์อุตสาหกรรมและสถาบันวิจัยการเรียนการสอนและพัฒนาไฟฟ้าและอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ
วีรชิงหัว ชัยสายันต์
คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเชียงใหม่

บทคัดย่อ

บทความนี้นำเสนอ วงจรความต้านทานแบบลอยตัวที่ควบคุมด้วยแรงดัน โดยอาศัยคุณสมบัติไอ-วี ของ CMOS ที่ทำงานในช่วงอิ่มตัว ซึ่งประกอบด้วยวงจรหลัก คือ วงจรดิฟเฟอเรนเชียล และวงจรปรับระดับและขนาดแรงดันร่วมกัน ผลการทดลองการทำงานถูกแสดงโดยใช้ PSpice

Abstact

This paper proposes the voltage-controlled floating resistance. The operational of circuit is characteristics of CMOS transistor biased in saturation region. An implementation of circuit consists of the differential circuit, the level and magnitude scaling voltage circuit. The simulation results are demonstrated by PSpice simulation program.

1. บทนำ

การสร้างตัวต้านทานในวงจร Integrate Circuit (IC) จะเสียพื้นที่ Chip มากและปรับค่าความต้านทานไม่ได้ ซึ่งจะไม่นิยมสร้างแต่จะสร้างตัวต้านทานที่เกิดจากทรานซิสเตอร์ประเภท Active แทนการสร้างวงจรความต้านทานเริ่มจาก BJT และต่อมาใช้ CMOS [1,3,4] ในการออกแบบวงจรความต้านทานโดยใช้ CMOS สามารถแบ่งได้ 2 ลักษณะคือ 1 ใช้ CMOS ทำงานในช่วงไม่อิ่มตัว ซึ่งจะได้ค่าความต้านทานต่ำและตอบสนองความถี่ไม่สูง [1,4] และ 2 ใช้ CMOS ทำงานในช่วงอิ่มตัว [2] ซึ่งจะได้ค่าความต้านทานสูงและตอบสนองความถี่ได้สูง [3] ในบทความนี้จึงเสนอการออกแบบวงจรโดยใช้ CMOS ทำงานในช่วงอิ่มตัว

2. หลักการทำงาน

วงจรความต้านทานแบบลอยตัวนี้ประกอบด้วยวงจรหลัก 2 วงจร คือ 1. วงจรดิฟเฟอเรนเชียล 2. วงจรปรับระดับและขนาดแรงดันร่วมกัน ซึ่งแสดงได้ดังนี้

2.1 วงจรดิฟเฟอเรนเชียลแบบ common gate

วงจรใช้งานรูปที่ 1 ประกอบจากวงจรดิฟเฟอเรนเชียลแบบทั่วไป คือ ใช้ขา Gate เป็นขาอินพุตร่วมกันและอีกขาอินพุตเข้าที่ขา Source ของแต่ละตัวของทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 วงจรดิฟฟอเรนเชียลแอมป์ใช้ขา Gate เป็นขูดร่วม

จากวงจรในรูปที่ 1 ทำหน้าที่เป็นทรานซิสเตอร์ทำงานในช่วงอิ่มตัวซึ่งมีสมการกระแสคือ

$$I_D = K(V_{GS} - V_T)^2 \quad V_{DS} \geq V_{GS} - V_T \quad (1)$$

โดย $K = \frac{\mu C_{ox} W}{2L}$

จากรูปที่ 1 กำหนดให้

V_{in} แรงดันไฟตรง

V_b แรงดันไฟสลับ

พิจารณากระแสใน M_1, M_2

$$I_{D1} = K(V_c - \frac{V_b}{2} + V_{in} - V_T)^2 \quad (2)$$

$$I_{D2} = K(V_c + \frac{V_b}{2} + V_{in} - V_T)^2 \quad (3)$$

$$I_{D2} - I_{D1} = 2KV_b(V_c + V_{in} - V_T) \quad (4)$$

จากรูปที่ 1 จะเห็นได้ว่า V_b สามารถเป็นได้ ทั้งบวกและลบแต่ V_c เป็นบวกเท่านั้นทำให้วงจรนี้สามารถทำหน้าที่เป็นวงจรขยายสัญญาณ 2 ทวนทรันซิสเตอร์ได้ และเมื่อให้ V_b, $I_{D2} - I_{D1}$ เป็นอินพุทก็จะได้ความสัมพันธ์ที่ปรับค่าได้คือ

$$\frac{V_b}{I_{D2} - I_{D1}} = \frac{1}{2K(V_c + V_{in} - V_T)} \quad (5)$$

พิจารณาในรูปที่ 1 จะเห็นได้ว่าแรงดันอินพุท ต้องเป็นแรงดันแบบผลต่างแบบสมมาตรเท่านั้นวงจรจึงจะทำงานได้จริง ซึ่งมีผลให้วงจรเป็นวงจรขยายต้านทาน แรงดันอินพุทไม่ได้เป็นแรงดันแบบสมมาตรอย่างเดียว ดังนั้นเพื่อจะให้ใช้งานได้ทั้งสองวงจรเราต้องแยกผลต่างของระดับแรงดันอินพุทและแรงดันผลต่างแบบสมมาตร

2.2 วงจรปรับระดับและขนาดของแรงดัน

วงจรในรูปที่ 2 ทำหน้าที่เป็น 1. เปลี่ยนผลต่างแรงดันเป็นแรงดันผลต่างแบบสมมาตร 2. ปรับระดับแรงดันเอาท์พุท ให้ได้ระดับที่ต้องการ



รูปที่ 2 วงจรเปลี่ยนระดับและขนาดของแรงดัน [5]

กำหนดให้ CMOS คู่หนึ่งทำงานในช่วงอิ่มตัว, I_1 เป็นแหล่งจ่ายกระแสคงที่ ทำหน้าที่ปรับระดับแรงดัน V_{in} และ กำหนดให้ CMOS M_3 สมพงษ์กับ M_4, M_5 สมพงษ์กับ M_6

$$I_{D3} = I_{D4} + I_{D5} \quad (6)$$

$$I_{D4} = I_{D5} + I_{D6} \quad (7)$$

$$I_{D3} = I_{D5} + I_{D6} + I_{D6} \quad (8)$$

จากสมการ (6)-(8) จะได้ความสัมพันธ์ของขนาดแรงดันอินพุทกับขนาดของแรงดันเอาท์พุทคือ

$$I_{D6} = V_{out} = \sqrt{\frac{K_3}{K_6}} \quad (9)$$

ความสัมพันธ์ของ V_{in} กับ V_g สามารถหาได้โดยการกำหนดให้ V_{in} มีค่าน้อยๆซึ่งจะประมาณได้ว่า V_g ประกอบด้วยสัญญาณไฟสลับมีค่าประมาณ $\frac{V_{in}}{2}$ รวมกับสัญญาณไฟตรงมีค่าประมาณ $\sqrt{\frac{I_1}{2K}} + V_T$

$$V_g = \frac{V_{in}}{2} + \sqrt{\frac{I_1}{2K}} + V_T \quad (10)$$

จากสมการที่ (10) นำไปหาระดับแรงดันเอาท์พุทของวงจรรูปที่ 2 ได้

$$\frac{V_{in}}{2} + V_g = \frac{V_{in}}{2}\sqrt{\frac{K_2}{K_3}} - \sqrt{\frac{I_1}{2K_3}} + V_{in} + V_T \quad (11)$$

$$-\frac{V_{in}}{2} + V_g = -\frac{V_{in}}{2}\sqrt{\frac{K_2}{K_3}} - \sqrt{\frac{I_1}{2K_3}} + V_{in} + V_T \quad (12)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 วงจรหวงความต้านทานแบบลอยตัวที่ปรับค่าด้วยแรงดัน

เมื่อรวมวงจรรูปที่ 1 กับ วงจรรูปที่ 2 และเพิ่ม CMOS ที่ทำหน้าที่ผ่านกระแส ก็จะได้วงจรหวงความต้านทานซึ่งแสดงในรูปที่ 3



รูปที่ 3 วงจรหวงความต้านทานแบบลอยตัวที่ปรับค่าด้วยแรงดัน

จากรูปที่ 3 เมื่อพิจารณาได้ $I_1 = I_2 = I_3 = I_4$ จะได้ว่าที่ Node V_1 มีกระแสเท่ากับ $I_{D2} = I_{D4}$ และที่ Node V_2 มีกระแสเท่ากับ ($I_{D2} = I_{D4}$) จาก (11),(12) นำไปแทนใน (2),(4) จะสามารถจัดสมการได้ใหม่เป็น

$$I_{D2} - I_{D4} = 2K_1\frac{W_1}{2}\sqrt{\frac{I_b}{K_1\frac{W_1}{2}}} - \sqrt{\frac{I_b}{2K}} = I_b(V_{in} - V_{in}') \quad (13)$$

$$\frac{I_b}{I_{D2} - I_{D4}} = \frac{1}{\sqrt{K_1\frac{W_1}{2}I_b} - \sqrt{\frac{I_b}{2K}}} = \frac{1}{I_b(V_{in} - V_{in}')} \quad (14)$$

จากรูปที่ 3 ช่วงแรงดันควบคุม V_c สามารถหาได้โดยพิจารณาจากเงื่อนไขการทำงานในช่วงที่มีวงจรมอสทรานซิสเตอร์ M1 และ M2

$$V_c \le V_{in} + V_t \quad (15)$$

$$V_c \ge V_{in} + V_{tp} \quad (16)$$

จากสมการจะเห็นได้ว่า ช่วงแรงดันควบคุมต้องมีระดับต่ำและขึ้นอยู่กับระดับแรงดันอินพุท (V_{in} , V_{in}') ที่ใช้ช่วงทำงานจะมากเกินไป จึงได้ปรับปรุงวงจรเป็นรูปที่ 5 เพื่อทำให้ช่วงของความต้านทานที่ได้มีค่าไม่ขึ้นกับแรงดันควบคุม V_c ที่สร้างขึ้นซึ่งมีเงื่อนไขดังนี้

$$V_{in} \le V_{DD} - V_t + V_{tp} \quad (17)$$

$$V_{in}' \le V_{DD} - V_t + V_{tp} \quad (18)$$

โดยยังมีสมการความสัมพันธ์ของ $\frac{W_1}{L_1} = \frac{W_2}{L_2}$ เหมือนกับสมการที่ (14)



รูปที่ 4 วงจรหวงความต้านทานแบบลอยตัวที่ปรับค่าได้



รูปที่ 5 วงจรหวงความต้านทานแบบลอยตัวที่ปรับค่าได้

3. ผลการทดสอบ

วงจรดังรูปที่ 4 และ 5 ได้ผ่านการทำงานด้วยโปรแกรม PSpice ซึ่งใช้โมเดลของ European Silicon structure, ES2 ในแบบ Worst Case, Level 2 โดย M1, M2 มี $W/L = 5\,\mu m/10\,\mu m$, M3,M4 มี $W/L = 5\,\mu m/10\,\mu m$, M5,M6 มี $W/L = 20\,\mu m/2\,\mu m$ M7,M8 มี $W/L = 2\,\mu m/2\,\mu m$, $I_1 = 60\,\mu A$, I_2, I_3, I_4 = $50\,\mu A$, $V_{DD} = 5V$ ผลการทดสอบทางแบบจำลองความต้านทานในรูปที่ 3 และรูปที่ 4 จะมีค่าความผิดเพี้ยนของสัญญาณรบกวน(THD) < 1 %

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)

(ข)

รูปที่ 6 แสดงความสัมพันธ์ของกระแสขยะแรงดันเต็มบาย
ที่ V_{ss} มีค่าต่างๆ กัน 0.5V ถึง -0.5V โดยแต่ละค่า 0.25 V
(ก) ระดับสัญญาณขนาดเล็ก
(ข) ระดับสัญญาณขนาดใหญ่

รูปที่ 7 แสดงความถี่ของความถี่

4.สรุป

ความถี่พื้นฐานที่ความถี่ 1 kHz และสัญญาณอินพุทขนาด 1 Vp-p

5. เอกสารอ้างอิง

[1] อิทธิพงศ์ ขัตติยพันธ์ และ ดนัย วงศาญาณ "วงจรความต้านทานแบบลอยด้วยและวงจรคูณโดยใช้ซีมอส," การประชุมวิชาการ ทางวิศวกรรมไฟฟ้า ครั้งที่ 19, หน้า I.1.15 - I.1.18, 7-8 พฤศจิกายน 2539

[2] อิทธิพงศ์ ขัตติยพันธ์, ชัยรัตน์ [illegible] และ ดนัย [illegible] "วงจรไอโซเลชั่นแอมป์ใช้ซีมอสในช่วงสัญญาณต่ำ," การประชุมวิชาการ [illegible] ครั้งที่ 19, [illegible] I.1.103 พฤศจิกายน 2539

[3] [illegible] และ [illegible] "ตัวต้านทานแบบ [illegible] ขนาดเล็กใช้ในวงจรรวม," [illegible] หน้า I.1.556 - I.1.559, พฤศจิกายน 2539.

[4] K. Nagaraj, "New CMOS floating voltage controlled resistor," Electronics Letters, vol. 22, No.12, pp.667-668, June 1986.

[5] L. Berrag, A. Hyogo and K. Sekine, "A CMOS OTA free from Mobility reduction and body effect," IEEE ISPACS, pp.633-636, December 1999.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลาดกระบัง

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

LADKRABANG ENGINEERING JOURNAL

ปีที่ 21 ฉบับที่ 1 มีนาคม 2547

1. กระบวนการโฟโตลิโธกราฟีบนชั้นซิลิคอนไดออกไซด์สำหรับสร้างลวดลายวงจรรวมแบบเทคโนโลยีซีมอสขนาด 5 ไมครอน 1

ชลิตา หูพาเรือง วีระ เพ็งจันทร์ สุวลักษ์ เบิกมเจริญ ธนเกียรติ ศุภเดช

2. วงจรกำลังสองแบบ เวช ทู เวล 7

สุพจน์ หุ้นย่อง กลเกย์ เตชหาญ ลิทธิพงศ์ ชัยสายัณห์

3. วงจรเรียงกระแสแบบเต็มคลื่นความถี่สูงและเที่ยงตรงสูงด้วยเทคโนโลยีซีมอส 12

มนตรี ต่างใจ สุวพันธุ์ สุวรรณไพบูลย์ ทิพัฒน์ พรหมมี กลเกย์ เตชหาญ

4. การวิเคราะห์และประเมินค่าสมรรถนะของสารเข้ารหัส MC DS-CDMA โดยใช้ช่องสัญญาณการจางแบบราลีมิ 17

อนงค์ พลายเพชร กลเกย์ เตชหาญ

5. การวิเคราะห์สมรรถนะของระบบแคร์ริดช่วงพ่วงคลื่น WDM Bus ที่มีวิธีการเข้าถึงแบบ CSMA/CA 25

ยัญรัสลา รวศรีมันทร์ กฤษณะพงศ์ พรัยศรี สุวิทย์ สิทธิสิวภาค เกรียงไกร วงศ์โรจน์กรณ์

6. วงจรเรืองกำลังแอคทีฟแบบขนาน 3 เฟสที่ใช้ตัวตรวจจับกระแสเซนซ์มิค ด้วยโครงข่ายประสาทเทียมโดยใช้ตัวประมวลผลสัญญาณดิจิตอล 29

สิทัต พูทวีพย์ วิจิตร มิณะเวช

7. การวิเคราะห์การกระจายของความชันขั้นแบบมีตัวแปรที่มีรูปร่างในการหลอมเหลว 35

ก่อพงศ์ หงษ์ศรี สิ่งผล พรรณวดี

8. อิทธิพลของใจจักรทางกายภาพที่มีต่อความรู้สึกทางความร้อนของคนไทยในอาคารแห่งหนึ่งแบบสำนักงาน 41

นุกาพ แย้มโสมพัฒน์ โจเซฟ เคลาร์ วงจันทร์ ชิณัสมา

9. คุณลักษณะในการตัดเสียงของตัวเก็บเสียงสนับสนุนช่องทางหูแบบกลึงไดรเฟท์ 47

มิ่ง โลกิจนยงทอง ณัฐวุฒิ วิวัฒะจิตวนาบูรณ์

10. การพัฒนาระบบยกสไลด์ชิงย้อนกลับโดยใช้คอมพิวเตอร์ 52

อนนต์ ทานุพัฒนะนุสรณ์ มนตรี สิลาจันตาไกรฤกษ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A Rail to Rail Squaring Circuit

วงจรกำลังสองแบบ เรล ทู เรล

สุพจน์ หุ้นย่อง กฤษฎ์ เพชราญ
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อิทธิพงศ์ ชัยสายยันต์
คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเกษตรศาสตร์

บทคัดย่อ

บทความนี้นำเสนอวงจรกำลังสองที่มีช่วงอินพุทปฏิบัติงานแบบ เรล ทู เรล วงจรที่นำเสนอนี้ประกอบด้วย วงจรกำลังสองชุด *N* ซึ่งจะทำงานเมื่อ $V_i > 0$ และวงจรกำลังสองชุด *P* ซึ่งจะทำงานเมื่อ $V_i < 0$ หลักการทำงานของวงจรกำลังสอง อาศัยคุณสมบัติกำลังสองของมอสทรานซิสเตอร์ที่ทำงานในช่วงอิ่มตัว

ผลการทำงานถูกทดสอบด้วยโปรแกรม PSpice ซึ่งพบว่าวงจรทำงานได้ดี ให้มีช่วงอินพุทปฏิบัติกว้างถึง 140 ของแรงดันไฟเลี้ยง และความถี่ตอบสนองสูงถึง 37 MHz

Abstract

This paper proposes the squaring circuit with rail to rail input range. The proposed circuit consists of the N squaring circuit operating as $V_i > 0$ and the P squaring circuit operating as $V_i < 0$ The circuit bases on square law characteristic of CMOS operating saturation region.

Simulation results are demonstrated by PSpice program. They find that the circuit gives good results and has wide input range up 140 of power supplies and the -3 dB of the circuit is high about 37 MHz

1. บทนำ

เทคนิคในการออกแบบวงจรอิเล็กทรอนิกส์ได้ถูกพัฒนาโดยตลอด [1-2] เริ่มจากการออกแบบให้วงจรทำงานในโหมดกระแส ซึ่งมีข้อดีกว่าโหมดแรงดันหลายอย่าง เช่น ความง่ายในการบวกและลบสัญญาณ ช่วงอินพุทปฏิบัติงานไม่ขึ้นตรงกับแรงดันไฟเลี้ยง ต่อมาการพัฒนาอุปกรณ์อิเล็กทรอนิกส์มุ่งมั่นไปที่ขนาดเล็กเพื่อพกพาไปได้สะดวก และการทำงานที่ไฟเลี้ยงต่ำหรือกำลังการสูญเสียต่ำ เพื่อทำให้อายุการใช้งานของแบตเตอรี่มากขึ้น ดังนั้นการออกแบบวงจรที่ทำงานภายใต้แรงดันไฟเลี้ยงต่ำจึงเป็นที่นิยม แต่ปัญหาของการออกแบบวงจรที่ใช้แรงดันไฟเลี้ยงต่ำก็คือ ช่วงอินพุทปฏิบัติงานก็จะถูกลดลงตามการลดลงของแรงดันไฟเลี้ยง ขณะที่สัญญาณรบกวนต่างๆมีขนาดค่อนข้างคงที่ทำให้อัตราส่วนของสัญญาณต่อสัญญาณรบกวน(S/N ratio)ลดลง และเมื่อปีที่ผ่านมาได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออกแบบวงจรที่มีช่วงดินทุกแบบ เรล ทู เรล เพื่อรองรับการทำงานที่แรงดันไฟเลี้ยงต่ำ ซึ่งมีข้อดีคือช่วยเพิ่มอัตราส่วนของสัญญาณต่อสัญญาณรบกวน

ในปัจจุบันมีผู้นำเสนอวงจรที่มีช่วงอินพุทปฏิบัติงานแบบ เรล ทู เรล ไว้หลายแบบด้วยกัน เช่น วงจรทรานสคอนดักแตนซ์แบบ เรล ทู เรล [3] วงจรออปแอมป์แบบ เรล ทู เรล [4] วงจรบัฟเฟอร์แบบ เรล ทู เรล [5] และวงจรสายพานกระแสแบบ เรล ทู เรล [6]

วงจรกำลังสองเป็นวงจรหนึ่งที่มีการนำไปประยุกต์ใช้งานอย่างกว้างขวางในระบบโทรคมนาคม และระบบเครื่องมือวัด เช่น วงจรทวีความถี่ (Frequency Doublers) วงจรตรวจจับค่ายอดของสัญญาณไซน์ (Peak Amplitude Detector) เป็นต้น

ดังนั้นบทความนี้จึงนำเสนอวงจรกำลังสองแบบ เรล ทู เรล ที่ทำงานภายในแรงดันไฟเลี้ยงต่ำ

2.หลักการทำงาน

รูปที่ 1 แสดงแผนภาคบล็อกไดอะแกรมของ วงจรกำลังสองที่นำเสนอ ซึ่งประกอบด้วย วงจรกำลังสองชุด N (X^2_N) วงจรกำลังสองชุด P (X^2_P) และวงจรกระท้อนกระแส



รูปที่ 1 แผ่นภาคบล็อกไดอะแกรมของวงจรที่นำเสนอ

กำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิ่มตัวซึ่งมีสมการกระแสเดรนคือ

$$I_D = K(V_{GS} - V_T)^2 \qquad (1)$$

โดยที่

$$K = \left[\frac{\mu_0 C_{ox} W}{2L}\right]$$

วงจรกำลังสองชุด N ประกอบด้วย NMOS 2 ตัว กับแหล่งจ่ายกระแส 1 ตัว ซึ่งแสดงได้ดังรูปที่ 2



รูปที่2 วงจรกำลังสองชุด N

จากรูปที่ 2 พบว่า I_{B1} ทำหน้าที่ควบคุม V_{GS} ของ M_2 ให้คงที่ โดยมีความสัมพันธ์ดังนี้

$$V_{GS2} = \sqrt{\frac{I_{B1}}{K_N}} + V_{TN} \qquad (2)$$

และกระแสเดรนของ M_1 สามารถหาได้โดย

$$I_{D1} = K_N(V_i - V_{GS2} - V_{SS} - V_{TN})^2 \qquad (3)$$

แทนสมการ (2) ใน (3) จะได้

$$I_{D1} = K_N\left(V_i - \sqrt{\frac{I_{B1}}{K_N}} - V_{SS} - 2V_{TN}\right)^2 \qquad (4)$$

และถ้าออกแบบให้ $\sqrt{\frac{I_{B1}}{K_N}} = -V_{SS} - 2V_{TN}$ สมการที่ (4) สามารถเขียนใหม่เป็น

$$I_{D1} = K_N V_i^2 \qquad (5)$$

วงจรจะทำงานได้เมื่อ $V_i > 0$ เท่านั้น แต่ถ้า $V_i < 0$ M_1 จะไม่นำกระแส เพราะ $V_{GS1} < V_{TN}$ ดังนั้นเพื่อให้วงจรกำลังสองทำงานในช่วงที่อินพุทเป็นลบด้วย ต้องออกแบบวงจรกำลังสองชุด P

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกำลังสองชุด P ประกอบด้วย PMOS 2 ตัวกับแหล่งจ่ายกระแส 1 ตัว ซึ่งแสดงได้ดังรูปที่ 3



รูปที่ 3 วงจรกำลังสองชุด P

การทำงานจะเหมือนกับวงจรกำลังสองชุด N โดยกระแสครบวงจร $M5$ คือ

$$I_{D5} = K_p(V_i + V_{GS6} - V_{DD} - V_{TP})^2 \quad (6)$$

และ

$$I_{D5} = K_p V_i^2 ; V_{GS6} = V_{DD} - V_{TP} \quad (7)$$

วงจรจะทำงานได้ในช่วงที่ $V_i < 0$ เท่านั้น และเพื่อให้วงจรทำงานได้ทั้งอินพุทบวกและลบ ต้องนำวงจรกำลังสองชุด N รวมกับวงจรกำลังสองชุด P ดังแสดงในรูปที่ 4 โดยมี วงจรสะท้อนกระแสซึ่งประกอบด้วย M_3 และ M_4 ทำหน้าที่กลับทิศทางของกระแส I_{D1} ให้เป็นทิศทางเดียวกับ I_{D5}



รูปที่4 วงจรกำลังสองที่นำเสนอ

กำหนดให้ M_3 และ M_4 มีขนาด W/L เท่ากัน ทำให้อัตราการสะท้อนกระแสเป็น 1:1 จะทำให้ $I_{D1} = I_{D4}$ จากรูปที่ 4 จะได้กระแสเอาท์พุทเป็น

$$I_O = I_{D4} + I_{D5} \quad (8)$$

ใช้สมการ(5), (7), (8) จะได้

$$I_O = K_n V_i^2 + K_p V_i^2 \quad (9)$$

เมื่อทำการป้อนอินพุทแบบไซน์เวฟให้กับวงจร วงจรจะแบ่งการทำงานออกเป็นสองส่วนคือชุด N และชุด P โดยชุด N จะรับอินพุทด้านบวก และชุดPจะรับอินพุทด้านลบ ซึ่งในไปตามสมการที่(9) และเพื่อวงจรทำงานได้ถูกต้องกำหนด $K_n = K_p$ ซึ่งสามารถทำได้ โดยการปรับขนาดของ $\frac{W}{L}$ ของทรานซิสเตอร์ M_2 และ M_5

3. ช่วงอินพุทปฏิบัติงาน

ช่วงอินพุทปฏิบัติงานของวงจรสามารถพิจารณาเป็นสองด้านคือ ด้านบวกและด้านลบ โดยด้านบวกสามารถพิจารณาได้จากวงจรกำลังสองชุด N โดยจากเงื่อนไขการทำงานของทรานซิสเตอร์ที่ว่า $V_{TN} = V_{GS} - V_i$ ดังนั้นพิจารณา M_2 ของวงจรรูปที่ 4 จะได้

$$V_{GS2} = V_{TN2} + V_{in} \quad (10)$$

เมื่อแทน $V_G = V_i$ และ $V_D = V_{DD}$ จะได้ ช่วงอินพุทปฏิบัติงานด้านบวกคือ

$$V_i = V_{DD} + V_{TN} \quad (11)$$

ช่วงอินพุทปฏิบัติงานด้านลบสามารถพิจารณาได้จากวงจรกำลังสองชุด P โดยพิจารณาเหมือนกับของชุด N ดังนั้นการพิจารณา M_6 ของ รูปวงจรรูปที่ 4 ซึ่งจะได้ช่วงอินพุทปฏิบัติด้านลบคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_i = V_{SS} + V_{TP} \quad (12)$$

และจากสมการที่(11) และ (12) ช่วงอินพุทปฏิบัติงานด้านบวกจะพิจารณา M_5 และช่วงอินพุทปฏิบัติงานด้านลบจะพิจารณา M_6 ซึ่งเป็นไปตามสมการ

$$V_{ss} + V_{TP} < V_i < V_{DD} + V_{TN}$$

ถ้ากำหนดให้ $V_{DD} = V_{SS} = \pm 2V$ $V_{TP} = -0.93V$ และ $V_{TN} = 0.67V$ จะได้

$$-2.93 < V_i < 2.67 \quad (13)$$

จากสมการที่ (13) พบว่าอินพุทสามารถสวิงได้กว้างถึง 140 % ของแรงดันไฟเลี้ยง

4. ผลการทดสอบ

เราได้จำลองการทำงานของวงจรที่นำเสนอด้วยการใช้โปรแกรม PSpice โดยใช้โมเดลของทรานซิสเตอร์เทคโนโลยี 0.5μm ของ MOSIS ซึ่งมีขนาด (W/L) ของทรานซิสเตอร์ดังนี้

ตารางที่1 ขนาดของมอสทรานซิสเตอร์

ทรานซิสเตอร์	ขนาด W/L
M1	1μm /10μm
M2	1μm /2.9μm
M3-M4	3μm /0.75μm
M5	5μm /1μm
M6	2μm /2μm

แรงดันเทรสโฮลดของทรานซิสเตอร์ คือ V_{TN} = 0.69V V_{TP} = -0.93V ในการทดสอบนี้ใช้ไฟเลี้ยง $V_{DD} = V_{SS} = \pm 2V$ $I_B = 2\,\mu A$ และ $R_L = 1$ kΩ ผลการทดสอบคุณสมบัติทางด้าน DC แสดงในรูปที่ 5 ซึ่งจะเห็นได้ว่าวงจรมีช่วงอินพุทที่กว้างกว่าแรงดันไฟเลี้ยง ความถี่ตอบสนองของวงจรแสดงในรูปที่ 6 เมื่อ $V_i = 2\sin \omega t$ และรูปที่ 7 แสดงผลของวงจรกำลังสองเมื่อทำเป็นวงจรทวีความถี่โดยป้อนอินพุทเป็นสัญญาณไซน์ ($Vi = 2\sin 2000\pi t$)



รูปที่ 5 คุณสมบัติทางด้าน DC

รูปที่ 6 ความถี่ตอบสนองของวงจร



รูปที่ 7 ผลของวงจรกำลังสองเมื่อทำเป็นวงจรทวีความถี่โดยป้อนอินพุทเป็นสัญญาณไซน์

5.สรุป

วงจรกำลังสองที่มีช่วงอินพุทแบบ เรล ทู เรล ประกอบด้วยทรานซิสเตอร์จำนวน 6 ตัว และแหล่งจ่ายกระแส 2 ตัว ซึ่งจะเห็นว่าวงจรกำลังสองนี้ใช้จำนวนอุปกรณ์ที่น้อยจึงเหมาะที่จะทำเป็นวงจรรวม

ผลการทดสอบ พบว่าวงจรทำงานภายใต้แรงดันไฟเลี้ยงที่ต่ำ($V_{DD} = V_{SS} = 2V$) ซึ่งมีอินพุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กว้างถึง 140 ของแรงดันไฟเลี้ยง ความถี่คอนเสนของขอวงจรสูงถึง 37 MHz วงจรที่นำเสนอนี้ถูกคาดหวังที่จะนำไปใช้ในระบบหรือวงจรที่ต้องการทำงานภายใต้แรงดันไฟเลี้ยงต่ำ

6. เอกสารอ้างอิง

[1] C.Toumazou, J.Lidgey and D.Haigh, "Analogue IC Design :The Current Mode Approach." IEE Apr.1990.

[2] S.Yan and E.Sanchez-Sinencio, "Low Voltage Analog Circuit Design Techniques: A tutorial," IEICE Trans. Fundamentals,Vol.E83-A,No. 2Feb. 2000.

[3] A. A. El-Adawy and A. M. Soliman, " A Low Voltage Single Input Class AB Transconductor With Rail to Rail Input Range," IEEE Trans.Circuit and System – Part I ,Vol.47,No.2,pp.236-242,Feb. 2000.

[4] S. Sakurai and M. Ismail, "Robust Design of Rail to Rail CMOS Operational Amplifiers For a Low power supply voltage," IEEE J.Solid-State Circuits, Vol.31, No.2. pp.146-156, 1996

[5] K. Tanno, O. Ishizuka and Z. ang, "A 1_V, 1_V_{pp} Input Range. Four-Quadrant Analog Multiplier Using Neuron-MOS Transistors,"IEICE Trans. Electron., Vol. E82-C No.5 May 1999.

[6] S.Thupthawash and V.Kasemsuwan, "1.1 Volts Rai To Rail CMOS Current Conveyors," ISCIT 2001 pp.71-74, Thailand. 2001.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้เขียน

นายสุพจน์ หุ้นย่อง ภูมิลำเนา จังหวัดตรัง สำเร็จการศึกษาในระดับปริญญาตรี หลักสูตรวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ จากมหาวิทยาลัยเทคโนโลยีมหานคร ปีการศึกษา 2541 และในปีการศึกษา 2542 ได้เข้าศึกษาต่อในระดับปริญญาโท หลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปัจจุบันทำงานในตำแหน่งวิศวกร บริษัทเรียลไทม์แอ็คแซ็สคอมมูนิเคชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้