

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรกำลังสองแบบ เรล ทุ เรล

A RAIL TO RAIL SQUARING CIRCUIT



สุพจน์ หุ่นย่อง
SUPOT HUNYONG

เลขหมู่.....
เลขทะเบียน..... **60200**
วัน,เดือน,ปี. **2.7.สิ.ย. 2549**

b.....	11583148
i.....	

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2548

ISBN 974-15-1645-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A RAIL TO RAIL SQUARING CIRCUIT



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE OF
MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING
SCHOOL OF GRADUATE STUDIES
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

2005

ISBN 974-15-1645-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 2005

SCHOOL OF GRADUATE STUDIES

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	วงจrkำลังสองแบบ เรล ทู เรล
นักศึกษา	นายสุพจน์ หุ่นย่อง
รหัสนักศึกษา	43061131
ปริญญา	วิศวกรรมศาสตรมหาบัณฑิต
สาขา	วิศวกรรมไฟฟ้า
พ.ศ.	2548
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.กอบชัย เดชหาญ

บทคัดย่อ

วิทยานิพนธ์นี้นำเสนอวงจrkำลังสองที่มีช่วงอินพุตปฏิบัติงานแบบ เรล ทู เรล โดยหลักการทํางานอาศัยคุณสมบัติของ CMOS ที่ทํางานในช่วงอิมิตัว วงจrkำลังสองจะประกอบด้วย วงจrkำลังสองชุด N ซึ่งจะทํางานเมื่อ $V_i > 0$ วงจrkำลังสองชุด P จะทํางานเมื่อ $V_i < 0$ และวงจร สะท้อนกระแส นอกจากนี้ยังนำวงจรดังกล่าวมาประยุกต์ใช้งานเป็นวงจรวกแรงดันทางเวกเตอร์ ซึ่งสามารถทํางานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ ผลการวิเคราะห์สมรรถนะของวงจพบว่ สอดคล้องกับการเลียนแบบการทํางานด้วยโปรแกรม PSpice

Thesis Title A Rail to Rail Squaring Circuit
Student Mr. Supot Hunyong
Student ID. 43061131
Degree Master of Engineering
Programme Electrical Engineering
Year 2005
Thesis Advisor Assoc. Prof. Dr. Kobchai Dejhan

ABSTRACT

This thesis proposes the squaring circuit with rail to rail input range on CMOS operating in saturation region. The squaring circuit consists of the N squaring circuit operating as $V_i > 0$ and the P squaring circuit operating as $V_i < 0$ and current-mirror-circuit. In addition, the circuits are applied as vector summation circuit that can operated under low-voltage condition. The results of circuit-performance analysis are proved to be compatible with one analysed by Pspice program.

กิตติกรรมประกาศ

ผู้เขียนขอขอบพระคุณอย่างสูงต่อ รศ.ดร.กอบชัย เดชหาญ อาจารย์ที่ปรึกษาที่ได้ให้ความรู้ คำปรึกษาและคำชี้แนะ แนวทาง ทางด้านการออกแบบวงจรอิเล็กทรอนิกส์ ตลอดจนวิธีต่าง ๆ ในการทำงานวิจัย และเป็นผู้ตรวจทานแก้ไขงานวิจัยของผู้เขียนทุกชิ้น อย่างมีประสิทธิภาพ

ขอขอบพระคุณอาจารย์อิทธิพงศ์ ชัยสาวัฒน์ ที่ให้ความรู้ทางด้านอิเล็กทรอนิกส์ คำชี้แนะแนวทาง และเทคนิคต่างๆ ในการออกแบบวงจร ตลอดจนจนความรู้ วิชาการต่าง ๆ ที่ถ่ายทอดให้ กระผมเป็นอย่างดี ทำให้งานวิจัยนี้สำเร็จบริบูรณ์

ขอขอบพระคุณ คุณวราภรณ์ ชัยสาวัฒน์ ผู้ที่ชี้เป้าหมายชีวิตให้แก่กระผม ตลอดจนแนวทางในการฝึกสมาธิ เพื่อทำให้เกิดปัญญาในการคิดงานวิจัยออกมาได้จนสำเร็จสมบูรณ์

ขอกราบนมัสการ หลวงพ่อวัดปากน้ำภาษีเจริญ พระมงคลเทพมุนี (สด จนฺทสโร) ผู้ที่ชี้เป้าหมายชีวิตให้แก่กระผม และวิธีการฝึกสมาธิที่ถูกต้อง ตามแนวทางของสมเด็จพระสัมมาสัมพุทธเจ้า

ขอกราบขอบพระคุณ คุณพ่อไข่ คุณแม่เข็มโห้ หุ่นย่อง และญาติสนิท ที่คอยห่วงใยและให้การสนับสนุนในการศึกษา

สุดท้ายขอขอบคุณ สมาชิกกลุ่มใจแก้ว นครปฐม ทุกคน ที่เป็นกำลังใจ พร้อมทั้งให้ความช่วยเหลือในด้านต่าง ๆ แก่ผู้เขียนมาโดยตลอด

สุพจน์ หุ่นย่อง

สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ.....	III
สารบัญ.....	IV
สารบัญรูป.....	VII
สารบัญตาราง.....	IX
บทที่.....	1
บทที่ 1 บทนำ.....	1
1.1 กล่าวนำ.....	1
1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์.....	2
1.3 หลักการใหม่ในวิทยานิพนธ์.....	2
1.4 รายละเอียดของวิทยานิพนธ์.....	2
บทที่ 2 เทคโนโลยีมอสและทฤษฎีการทำงานของมอสเฟต.....	4
2.1 กล่าวนำ.....	4
2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรคิสครีท.....	4
2.3 เทคโนโลยีของมอส.....	5
2.3.1 ข้อดีของมอสเฟต เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์.....	6
2.3.2 ข้อเสียของมอสเฟต เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์.....	8
2.4 โครงสร้างและการทำงานของมอสเฟตชนิดเอนฮานสมันท์.....	8
2.4.1 โครงสร้างของมอสเฟต.....	9
2.4.2 สัญลักษณ์ของมอสเฟต.....	11
2.4.3 ชนิดของมอสเฟต.....	13
2.4.4 คุณสมบัติการทำงานของมอสเฟต.....	15
2.5 สรุป.....	17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
บทที่ 3 การออกแบบวงจรกำลังสองแบบ เรด ทู เรด.....	18
3.1 กล่าวนำ.....	18
3.2 หลักการทำงานของวงจรกำลังสองแบบ เรด ทู เรด.....	18
3.2.1 วงจรกำลังสองชุด N.....	19
3.2.2 วงจรกำลังสองชุด P.....	21
3.2.3 วงจรสะท้อนกระแส.....	22
3.2.4 วงจรขยายสัญญาณคิฟเฟอเรล.....	23
3.3 วงจรกำลังสองแบบ เรด ทู เรด ที่นำเสนอในวิทยานิพนธ์.....	24
3.4 การวิเคราะห์ช่วงปฏิบัติงานความถี่.....	25
3.5 การวิเคราะห์ช่วงปฏิบัติงานอินพุท.....	30
3.6 สรุป.....	31
บทที่ 4 การทดลองและการประยุกต์ใช้งาน.....	32
4.1 กล่าวนำ.....	32
4.2 ผลการทดสอบวงจรกำลังสองแบบ เรด ทู เรด.....	32
4.2.1 การเขียนแบบการทำงานโดยใช้ PSpice.....	32
4.3 วงจรประยุกต์ใช้งาน.....	38
4.3.1 วงจรบวกแรงดันทางเวกเตอร์.....	38
4.3.1.1 วงจรออครากที่สอง.....	38
4.4 สรุป.....	43
บทที่ 5 บทสรุป.....	44
5.1 บทสรุป.....	44
5.2 ปัญหาที่เกิดขึ้นและแนวทางแก้ไข.....	44

สารบัญ (ต่อ)

	หน้า
เอกสารอ้างอิง.....	45
ภาคผนวก.....	47
ภาคผนวก ก.....	48
ภาคผนวก ข.....	56
ประวัติผู้เขียน.....	57



สารบัญรูป

รูปที่		หน้า
2.1	แสดงแผนผังของเทคโนโลยีรวม.....	6
2.2	แสดงประเภทของเฟต.....	9
2.3	โครงสร้างของเอ็นฮานเม้นท์มอสเฟตชนิด NMOS.....	10
2.4	โครงสร้างของเอ็นฮานเม้นท์มอสเฟตชนิด PMOS.....	10
2.5	แสดงสัญลักษณ์ต่าง ๆ ของมอสเฟต.....	12
2.6	โครงสร้างของมอสเฟตชนิดเอ็น-แซนแนล.....	13
2.7	กราฟแสดงคุณสมบัติของมอสเฟตชนิดเอ็น-แซนแนล.....	14
2.8	แสดงคุณสมบัติของมอสเฟต.....	17
3.1	บล็อกไดอะแกรมของวงจรที่นำเสนอในวิทยานิพนธ์.....	19
3.2	วงจรกำลังสองชุด N.....	20
3.3	วงจรกำลังสองชุด P.....	21
3.4	วงจรสะท้อนกระแส.....	23
3.5	วงจรขยายสัญญาณคิฟเฟอเรลเซียล.....	23
3.6	วงจรกำลังสองที่นำเสนอในวิทยานิพนธ์.....	24
3.7	วงจรสมมูลย์ของมอสเฟตที่ทำงานในช่วงอิมิต์วโดยประมาณ.....	25
3.8	แสดงการปรับปรุงวงจรกำลังสองแบบเรล ทู เรล ในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่.....	27
3.9	แสดงวงจรสมมูลย์ในรูปที่ 3.8.....	28
4.1	คุณสมบัติทาง DC ของวงจรกำลังสอง.....	34
4.2	คุณสมบัติทาง AC ของวงจรกำลังสอง.....	35
4.3	คุณสมบัติการตอบสนองความถี่.....	36
4.4	คุณสมบัติทาง DC ของวงจรกำลังสองเมื่อ $V_{in} = 3V$	36
4.5	คุณสมบัติทาง AC ของวงจรกำลังสอง $V_{in} = 3 \sin 2000\pi t$	36
4.6	คุณสมบัติการตอบสนองความถี่เมื่อ $V_{in} = 3 \sin 2000\pi t$	37
4.7	วงจรออครากที่สอง.....	38
4.8	วงจรบวกแรงดันทางเวกเตอร์.....	40
4.9	แสดงเอาต์พุตของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ.....	43

สารบัญตาราง

ตารางที่	หน้า
4.1	แสดงขนาดความกว้างต่อความยาวเซนแนลของมอสทรานซิสเตอร์วงจรถ่วงกำลังสอง.....33
4.2	แสดงขนาดความกว้างต่อความยาวเซนแนลของมอสทรานซิสเตอร์วงจรวกแรงดันทาง เวกเตอร์.....40



บทที่ 1

บทนำ

1.1 กล่าวนำ

เทคโนโลยีทางด้านอิเล็กทรอนิกส์ในยุคโลกาภิวัตน์ ได้มีการพัฒนาให้เจริญก้าวหน้าไปอย่างไม่หยุดยั้ง โดยเฉพาะชิ้นส่วนทางด้านอุปกรณ์อิเล็กทรอนิกส์ อุปกรณ์ทางอิเล็กทรอนิกส์ต่าง ๆ หลายชนิดได้ถูกนำมาสร้างเป็นวงจรประมวลผลสัญญาณต่าง ๆ มากมาย โดยเริ่มจากระบบสัญญาณอากาศพัฒนามาเป็นอุปกรณ์ที่สร้างด้วยสารกึ่งตัวนำ (Semiconductor) ที่มีลักษณะเป็นดิสครีท (Discrete) และมีการพัฒนามาเป็นรูปแบบของวงจรรวม (Integrated Circuit) หรือเรียกว่าไอซี (IC) ในส่วนของการออกแบบวงจรก็ได้มีการนำเสนอการออกแบบวงจรโดยใช้หลักการใหม่ ๆ ขึ้นมาอย่างมากมาย เพื่อให้สามารถนำวงจรที่ทำการออกแบบไปประยุกต์ใช้งานได้ง่าย หรือทำการออกแบบปรับปรุงแก้ไขวงจรเดิมที่มีอยู่ให้มีคุณสมบัติ และมีประสิทธิภาพในการทำงานที่ดียิ่งขึ้น การออกแบบวงจรอิเล็กทรอนิกส์ได้ถูกพัฒนามาโดยตลอด [1-2] เริ่มจากการออกแบบให้วงจรทำงานในโหมดกระแส ซึ่งมีข้อดีกว่าโหมดแรงดันหลายอย่าง เช่น ความง่ายในการบวกและลบสัญญาณ ช่วงอินพุตปฏิบัติงานไม่ขึ้นตรงกับแรงดันไฟเลี้ยง และการทำงานที่ไฟเลี้ยงต่ำหรือกำลังสูญเสียต่ำ เพื่อให้อายุการใช้งานของแบตเตอรี่นานขึ้น ดังนั้นการออกแบบวงจรที่ทำงานภายใต้แรงดันไฟเลี้ยงต่ำจึงเป็นที่นิยม แต่ปัญหาของการออกแบบวงจรที่ใช้แรงดันไฟเลี้ยงต่ำ คือ ช่วงอินพุตปฏิบัติงานจะถูกลดลงตามการลดลงของแรงดัน ขณะที่สัญญาณรบกวนต่าง ๆ มีขนาดเท่าเดิม ทำให้อัตราส่วนของสัญญาณต่อสัญญาณรบกวน (S/N ratio) ลดลง จึงมีการออกแบบวงจรที่ช่วงอินพุตแบบ เรล ทู เรล เพื่อรองรับการทำงานที่แรงดันไฟเลี้ยงต่ำ ซึ่งมีข้อดี คือ ช่วยเพิ่มอัตราส่วนของสัญญาณต่อสัญญาณรบกวน ปัจจุบันมีผู้นำเสนอวงจรที่มีช่วงอินพุตปฏิบัติงานแบบ เรล ทู เรล หลายบทความ [3-6]

วงจรกำลังสอง เป็นวงจรที่มีประโยชน์มากเพราะสามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวางในระบบโทรคมนาคมและระบบเครื่องมือวัด เช่นวงจรทวีความถี่ (Frequency Doublers) วงจรตรวจจับค่ายอด (Peak Amplitude Detector) ของสัญญาณไซน์เป็นต้น

ในวิทยานิพนธ์นี้ จึงเป็นการนำเสนอการออกแบบวงจรกำลังสองแบบเรล ทู เรล ที่ทำงานภายในแรงดันไฟเลี้ยงต่ำ ซึ่งวงจรจะสามารถนำไปประยุกต์ใช้งานในด้านต่าง ๆ ได้อย่างกว้างขวางในระบบโทรคมนาคม และในปัจจุบันการวิจัยทางด้านเทคโนโลยีที่ใช้แรงดันไฟเลี้ยงต่ำกำลังเป็นที่นิยมเพราะมีความต้องการที่จะทำการออกแบบให้อุปกรณ์ทางด้านอิเล็กทรอนิกส์มีขนาดเล็กและมีประสิทธิภาพในการทำงาน

1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

ในการทำวิทยานิพนธ์เรื่อง “วงจรกำลังสองแบบ เรล ทู เรล” มีวัตถุประสงค์ดังนี้

1. ใช้มอสเฟตทรานซิสเตอร์ทั้งหมดในการออกแบบ
2. ออกแบบวงจรให้มีขนาดเล็ก ใช้จำนวนมอสเฟตทรานซิสเตอร์ให้มีจำนวนน้อยที่สุด
3. วงจรที่ทำการออกแบบสามารถที่จะนำไปใช้งานได้ง่าย และสามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง
4. วงจรที่ทำการออกแบบจะต้องสามารถทำงานได้ดีที่แรงดันไฟเลี้ยงต่ำ
5. วงจรที่ทำการออกแบบสามารถนำไปสร้างเป็นวงจรรวมได้

1.3 หลักการใหม่ในวิทยานิพนธ์

จากการค้นคว้าในการทำวิทยานิพนธ์เรื่อง “วงจรกำลังสองแบบ เรล ทู เรล” มีแนวคิดใหม่แตกต่างจากหลักการของผู้ออกแบบเดิมที่เคยเสนอไว้ดังนี้

1. วงจรกำลังสองทำการออกแบบให้เป็นสัญญาณเดี่ยว
2. วงจรที่ทำการออกแบบจะใช้มอสเฟตทรานซิสเตอร์ทั้งหมด
3. วงจรที่ทำการออกแบบเป็นวงจรกำลังสองแบบ เรล ทู เรล
4. วงจรที่ทำการออกแบบจะใช้ระดับแรงดันไฟเลี้ยงต่ำ

1.4 รายละเอียดของวิทยานิพนธ์

ในวิทยานิพนธ์ได้แบ่งเนื้อหาออกเป็น 5 บท ดังนี้

บทที่ 1 เป็นการกล่าวถึงวัตถุประสงค์ในการทำวิทยานิพนธ์ หลักการใหม่ในวิทยานิพนธ์และเนื้อหาโดยย่อของแต่ละบท

บทที่ 2 กล่าวถึงเทคโนโลยีของซิมอส ทฤษฎีการทำงานของมอสเฟต การจำแนกประเภทของมอสเฟต การเปรียบเทียบข้อดีข้อเสียระหว่างวงจรรวมกับวงจรดิสครีท

บทที่ 3 กล่าวถึงการออกแบบวงจรกำลังสอง แบบ เรล ทู เรล ซึ่งอาศัยการทำงานของซิมอส ในช่วงอิมพัลส์ ซึ่งประกอบไปด้วย วงจรดีฟเฟอเรนเชียลและวงจรสะท้อนกระแส โดยลักษณะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เด่นของวงจรจะสามารถทำงานได้โดยป้อนแรงดันขนาดต่ำ การวิเคราะห์ประสิทธิภาพของวงจร การวิเคราะห์ช่วงความถี่ปฏิบัติงาน การวิเคราะห์ช่วงปฏิบัติงานอินพุท

บทที่ 4 กล่าวถึงการ ผลการทดสอบวงจร และการประยุกต์ใช้งานวงจรแบบ เรล ทู เรล โดยเริ่มจากการทดสอบวงจรด้วยโปรแกรม PSpice และการประยุกต์ใช้งานวงจร

บทที่ 5 เป็นการสรุปรายละเอียดสำคัญต่าง ๆ ในวิทยานิพนธ์นี้ทั้งหมด ปัญหาที่เกิดขึ้นและแนวทางแก้ไข

เอกสารอ้างอิง

ภาคผนวก ก. แสดงผลการเขียนแบบด้วยโปรแกรม PSpice ที่ใช้ทำการวิเคราะห์ใน วิทยานิพนธ์

ภาคผนวก ข. แสดงถึงบทความวิจัยที่ได้รับการตีพิมพ์ลงในวารสาร

ประวัติผู้เขียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

เทคโนโลยีมอส และทฤษฎีการทำงานของมอสเฟต

2.1 กล่าวนำ

วงจรรวม (Integrated Circuit) หรือสามารถเรียกย่อ ๆ ว่า ไอซี (IC) ซึ่งไอซีที่จะกล่าวถึงที่นี่จะมีลักษณะเป็นโมโนลิธิค (Monolithic) กล่าวคือ ลักษณะของวงจรประกอบด้วยส่วนประกอบ (Component) ต่าง ๆ ทั้งที่เป็นแบบแอคทีฟ และแบบพาสซีฟ ประกอบอยู่บนสารกึ่งตัวนำเดียวกัน การแบ่งประเภทของวงจรรวมจะสามารถแบ่งออกเป็น 2 ประเภทใหญ่ ๆ คือวงจรรวมประเภทลิเนียร์และวงจรรวมประเภทดิจิทัล ซึ่งในการทำวิทยานิพนธ์นี้จะเน้นไปในการออกแบบวงจรลิเนียร์ คือ วงจรกำลังสองและวงจรถอดครากที่สองโดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ การออกแบบจะใช้มอสเฟตชนิดเอ็นฮานซ์โหมด (Enhancement - Mode) ที่มีสถานะการทำงานอยู่ในช่วงอิ่มตัว (Saturation Region) เป็นหลักในการออกแบบ ดังนั้นเพื่อเป็นแนวทางในการออกแบบ ซึ่งจะนำผลที่คาดว่าจะเกิดขึ้นและการใช้เป็นข้ออ้างกับผลที่ได้จากการเลียนแบบการทำงานโดยใช้โปรแกรม PSpice และการทดลองต่อวงจรจริงซึ่งจะใช้เป็นข้อมูลที่แสดงถึงสมรรถนะของวงจรที่ทำการออกแบบว่า มีคุณสมบัติเป็นไปตามหลักการที่ได้ออกแบบและนำเสนอมากน้อยเพียงใด

2.2 ข้อเปรียบเทียบระหว่างวงจรรวมกับวงจรดิสครีท

ปัจจุบันการลงทุนที่เกี่ยวข้องกับอุปกรณ์ประเภทสารกึ่งตัวนำ ส่วนใหญ่มักจะเน้นหนักไปทางด้านการผลิตไอซี (Integrated Circuit : IC) มากกว่าการผลิตส่วนประกอบแบบดิสครีท ทั้งนี้เพราะไอซีมีคุณลักษณะสมบัติที่ดีกว่าวงจรดิสครีท กล่าวคือ

1. การผลิตไอซีนั้น สามารถที่จะผลิตจากวงจรต่าง ๆ ได้ทีละหลาย ๆ วงจรต่อการผลิต 1 ครั้ง ดังนั้นจึงทำให้ต้นทุนในการผลิตไอซีต่ำซึ่งส่งผลให้ไอซีมีราคาถูก
2. เนื่องจากส่วนประกอบภายในของไอซี เช่น ทรานซิสเตอร์ จะถูกผลิตขึ้นมาพร้อม ๆ กันในกระบวนการผลิต ดังนั้นค่าพารามิเตอร์ของส่วนประกอบต่าง ๆ จึงมีค่าใกล้เคียงกันและคุณสมบัติ (Characteristics) ของส่วนประกอบเหล่านั้นมีความสมพ้องกัน (Match) นอกจากนั้นยังมีคุณสมบัติต่อสถานะแวดล้อมต่าง ๆ เช่น การเปลี่ยนแปลงทางด้านอุณหภูมิเหมือนกัน (Thermal Tracking) ซึ่งข้อดีดังกล่าวจะทำให้ไอซีมีขีด

ความสามารถและความเชื่อมั่นในการใช้งานสูง (High Performance and High Reliability) โดยอาจจะสร้างวงจรที่มีความยุ่งยากและสลับซับซ้อนมาก ๆ ขึ้นได้ ซึ่งสำหรับวงจรดิจิตอลอาจเป็นไปได้เลย


3. เนื่องจากในไอซีจะไม่มีรอยบัดกรี ดังนั้นจึงสามารถลดผลต่าง ๆ อันจะเกิดขึ้นเนื่องจากสิ่งที่แอบแฝงอยู่ในรอยบัดกรีนั่นลงไปโดยสิ้นเชิง ทำให้วงจรในไอซีสามารถทำงานได้ดีกว่าวงจรดิจิตอลทั่วไป
4. ไอซีแต่ละตัวอาจทำงานได้เท่า ๆ กับบล็อกแต่ละบล็อกของระบบ (System) ทั่ว ๆ ไป ในการศึกษาหรือการออกแบบวงจรอิเล็กทรอนิกส์ ในปัจจุบันจึงมักจะเน้นหนักไปทางด้านบล็อกไดอะแกรมเสียเป็นส่วนใหญ่ซึ่งจะช่วยให้เกิดความสะดวกขึ้นอีกมาก เพราะสามารถใช้ไอซีแทนลงในบล็อกไดอะแกรมนั้นได้เลย โดยไม่จำเป็นที่จะต้องสร้างวงจรในบล็อกนั้นอีก ทำให้ลดความยุ่งยากของวงจรทั้งหมดไป
5. ไอซีมีขนาดเล็กและเบากว่า

ขณะเดียวกันเมื่อไอซีมีข้อดีที่ย่อมที่จะมีข้อเสียด้วย ซึ่งข้อเสียข้อหนึ่งของไอซี คือ ไม่สามารถที่จะปรับแต่งค่าต่าง ๆ ได้ เช่น ค่าความต้านทานในไอซีได้โดยง่ายเหมือนกับในวงจรดิจิตอล แต่ถ้ามีความจำเป็นที่จะทำการปรับแต่งก็สามารถกระทำได้โดยใช้แสงเลเซอร์ แต่ก็จะเป็นผลให้ต้นทุนในการผลิตสูงมากขึ้น ส่วนข้อเสียอีกประการของไอซี คือ การออกแบบวงจรจะยุ่งยากมีความสลับซับซ้อนและใช้เวลาในการออกแบบมากกว่าการออกแบบวงจรดิจิตอล ซึ่งมีความสามารถในการทำงานเหมือนกัน แต่ข้อเสียดังกล่าวก็ไม่มีผลกระทบในกรณีที่ผลิตไอซีเหล่านั้นจำนวนมาก ๆ

2.3 เทคโนโลยีของมอส

ปัจจุบันการพัฒนาการของเทคโนโลยี VLSI (Very Large Scale Integration) เป็นการผลิตวงจรรวมซึ่งเป็นที่นิยมกันมาก เพราะมีข้อดีกว่าเทคโนโลยีแบบอื่น ๆ หลายประการ เช่น การสูญเสียของพลังงานต่ำกว่า มีอินพุตอิมพีแดนซ์สูงมาก การออกแบบง่าย ฯลฯ ซึ่งมีความต้องการมากในงานด้านการประมวลผลสัญญาณ (Signal Processing) แบบเป็นวงจรรอยู่บนชิพเดียว (Single Chip) การทำงานจะมีประสิทธิภาพมากที่สุด ซึ่งในวงจรรวมก็ถือเป็นบทบาทสำคัญของการผลิตไอซี โดยทำการออกแบบเป็น VLSI ที่รู้จักกันส่วนใหญ่ของระบบที่เป็นอนาล็อกคือ วงจรกรองสัญญาณ วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลและดิจิตอลเป็นอนาล็อก วงจรเปรียบเทียบแรงดัน (Voltage Comparator) วงจรควบคุมอัตราการขยายโดยอัตโนมัติ (Automatic Gain Control) ฯลฯ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงแผนผังของเทคโนโลยีวงจรรวม

วิธีการออกแบบไอซีจะนิยมใช้เทคโนโลยีอยู่ 2 แบบ คือ แบบไบโพลาร์ (BJT) และมอส โดยสามารถจำแนกเป็นส่วนย่อย ๆ ดังรูปที่ 2.1 โดยทั้งหมดนั้นจะอยู่บนรากฐานของเทคโนโลยีวงจรรวมซิลิกอน ซึ่งเดิมการออกแบบวงจรรวมนั้นจะใช้เทคโนโลยีของไบโพลาร์ แต่ในปัจจุบันเทคโนโลยีของมอสได้มีการพัฒนาขึ้นอย่างมากมาย ซึ่งสามารถที่จะดูได้จากข้อได้เปรียบของมอสทรานซิสเตอร์เมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ จะพบว่าเทคโนโลยีของมอสเฟททำให้สามารถบรรจุวงจรถูกออกแบบไว้มีความหนาแน่นมากขึ้น เช่น หน่วยความจำ (Memory) หน่วยประมวลผล (Microprocessor) และจากรูปที่ 2.1 จะพบว่าเทคโนโลยีของวงจรรวมจะมีอุปกรณ์หลายชนิด แต่ในงานวิจัยนี้จะใช้อุปกรณ์คือ มอสเฟท ชนิดเอ็นฮานสมেন্ট ในการออกแบบ ดังนั้นในบทนี้จะขออธิบายการทำงานของมอสเฟทชนิดเอ็นฮานสมেন্টเท่านั้น

2.3.1 ข้อดีของมอสเฟท เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

1. ต้องการขั้นตอนการผลิตประมาณ 25% เมื่อเทียบกับกระบวนการสร้างไบโพลาร์ทรานซิสเตอร์ เนื่องจากการออกแบบสร้าง MOSFET มีโครงสร้างและกระบวนการที่ง่ายทำให้ใช้ต้นทุนในการผลิตต่ำ (Low cost)
2. สิ่งประดิษฐ์ถูกสร้างขึ้นได้มากกว่า และสามารถบรรจุหรือถูกใส่ไปในพื้นที่ที่จำกัดได้ในปริมาณมาก และปัจจุบันเหมาะที่จะทำเป็นวงจรรวม VLSI
3. ขาเดรน (Drain) และขาซอส (Source) ของ MOS สามารถสลับแทนที่กันได้ซึ่งการทำงานยังคงไม่เปลี่ยนแปลงมากนัก เพราะเนื่องจากว่า MOS มีความสมมาตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- (Bilaterally Symmetric) ซึ่งแตกต่างกับไบโพลาร์ทรานซิสเตอร์ที่ไม่สามารถสลับกันระหว่างขาอิมิตเตอร์ (Emitter) กับขาคอลเลคเตอร์ (Collector) ได้
4. ปริมาณการได้ปาสารกึ่งตัวนำที่อิมิตเตอร์กับคอลเลคเตอร์จะไม่เท่ากัน โดยสารกึ่งตัวนำที่อิมิตเตอร์จะมีปริมาณการได้ที่สูงกว่า ซึ่งถ้าทำการสลับขา จะทำให้อัตราขยาย (Gain) ลดลงอย่างมาก
 5. จำนวนชนิดพาหะในการนำกระแส โดยมอสจะใช้ในการนำกระแสเพียงชนิดเดียวคือ โฮล (hole) ใน PMOS หรืออิเล็กตรอน (electron) ใน NMOS ดังนั้นจึงเรียกสิ่งประดิษฐ์สารกึ่งตัวนำชนิดนี้ว่า ยูนิโพลาร์ ทรานซิสเตอร์ (Unipolar Transistor) ซึ่งต่างจากกรณีของไบโพลาร์ทรานซิสเตอร์ (Bipolar Transistor) จะใช้จำนวนพาหะในการนำกระแสทั้ง 2 ชนิด แบ่งเป็นกระแสของพาหะส่วนใหญ่ (Majority Carrier) ซึ่งเป็นอิเล็กตรอน สำหรับกรณี NPN และโฮล สำหรับกรณี PNP และกระแสของพาหะส่วนน้อย (Minority Carrier) ซึ่งเป็นโฮลสำหรับ NPN และเป็นอิเล็กตรอนสำหรับ PNP
 6. การทำงานของมอสทรานซิสเตอร์ จะทำงานโดยใช้แรงดันไปควบคุมกระแสที่ทางออกและค่าความต้านทานทางเข้า (Input Impedance) ของมอสเฟทมีค่ามาก ๆ เนื่องจากที่อินพุทของขาเกตต่อกับฉนวน (ซิลิกอนไดออกไซด์) ทำให้มีอัตราการใช้กระแสต่ำมาก และสามารถนำไปขับมอสเฟทตัวอื่น ๆ ได้จำนวนมาก ขณะที่ไบโพลาร์ทรานซิสเตอร์ทำงานโดยใช้กระแสทางเข้าควบคุมกระแสทางออก และค่าความต้านทานที่ทางเข้าก็มีน้อยกว่ากรณีของมอสเฟท ทำให้มีอัตราในการสูญเสียกำลังมากกว่า
 7. เนื่องจากมอสเฟทมีการทำงานโดยใช้แรงดันควบคุม จึงทำให้สามารถขับ (Drive) มอสเฟทตัวอื่น ๆ ได้มีจำนวนมาก ซึ่งมีค่าแฟนเอาต์สูง (High Fan-out) และมีอัตราสูญเสียกำลังอินพุทที่เกิดขึ้นมีค่าต่ำมาก
 8. ผลกระทบของอุณหภูมิต่อกระแส (Thermal Runaway) ภายในมอสเฟทมีค่าน้อยมาก นั่นคือ ถ้าอุณหภูมิมีค่าเพิ่มขึ้นกระแสที่ไหลผ่านมอสจะมีความร้อนซึ่งจะไม่เกิดการเสียหายเนื่องจากผลทางความร้อนซึ่งแตกต่างจากไบโพลาร์ทรานซิสเตอร์ ซึ่งเมื่อมีอุณหภูมิเพิ่มขึ้นจะทำให้มีกระแสไหลเพิ่มมากขึ้น ผลอันนี้เองจะเป็นตัวทำลายทรานซิสเตอร์ที่ใช้งานที่กระแสสูง ๆ จึงต้องมีวิวัฒนาการป้องกันการไหลเกินของกระแส เพื่อป้องกันไม่ให้ทรานซิสเตอร์เสียหาย ซึ่งในมอสไม่จำเป็นต้องมีวงจรป้องกัน
 9. การใช้งานมอส จะใช้กำลังต่ำซึ่งจะเป็นผลให้ถูกรบกวนทางไฟฟ้าที่เกิดขึ้นต่ำไป

ด้วย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 ข้อเสียของมอสเฟต เมื่อเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์

1. ไม่สามารถทำงานได้โดยใช้กระแสควบคุม
2. มีการทำงานที่ก้ำกึ่งต่ำ (Low Power) หรือทนต่อการใช้งานที่ก้ำกึ่งสูง ๆ ไม่ได้
3. มีความเร็วในการทำงานที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์ เนื่องจากมีค่าคาปาซิแตนซ์ทางด้านอินพุตที่สูง ซึ่งเป็นข้อจำกัดการใช้งานทางด้านความถี่สูง แต่ปัจจุบันได้มีการใช้โพลีซิลิกอนเกตเทคโนโลยี จึงช่วยลดค่าคาปาซิแตนซ์ที่เกตทำให้มีการทำงานที่เร็วขึ้น
4. ค่าของทรานคอนดักแตนซ์ (Transconductance) หรือ gm มีค่าต่ำ
5. สมการที่ใช้ในการวิเคราะห์การทำงานของมอสเฟตจะมีความยุ่งยากมากกว่าสมการของไบโพลาร์ทรานซิสเตอร์ อีกทั้งในการพิจารณาการทำงานของมอสเฟตก็ยังมีหลายระดับ (LEVEL) อีกด้วย ดังเช่น ในโปรแกรมสำเร็จรูป PSpice 2G.6 แบ่งการทำงานของมอสเฟตออกเป็น 3 ระดับ คือ LEVEL1 , LEVEL2 , LEVEL3 ตามลำดับ

2.4 โครงสร้างและทฤษฎีการทำงานของมอสเฟตชนิดเอ็นแชนแนล


มอสเฟต (MOSFET) มาจากชื่อเต็มว่า Metal Oxide Semiconductor Field Effect Transistor) โดยมีชื่อเรียกอีกอย่างว่า อินซูลเกตเดทเกตเฟต (Insulated Gate Field Effect Transistor) หรือตัวย่อคือ IGFET ซึ่งชื่อนี้ก็มาจากโครงสร้างของเฟต โดยที่เกตจะมีกระแสไหลน้อยมาก (เป็นฉนวน) ซึ่งพบว่ามอสเฟตจะมีความสมมาตรไม่เหมือนกับอุปกรณ์ประเภท BJT ดังนั้นในการใช้งานจึงสามารถที่จะสลับขั้วเดรนและซอร์สได้ และในปัจจุบันมอสเฟตได้เข้ามาแทนที่อุปกรณ์ประเภทไบโพลาร์ทรานซิสเตอร์ เนื่องจากมอสเฟตมีโครงสร้างที่ง่ายมีขั้นตอนการผลิตน้อย มีขนาดเล็กทำให้ได้ปริมาณมาก ค่าความต้านทานอินพุตสูง (High Input Impedance) สัญญาณรบกวนต่ำ แต่มอสเฟตก็ยังมีข้อเสียเมื่อเทียบกับไบโพลาร์ทรานซิสเตอร์ คือ มีการทำงานที่ก้ำกึ่งต่ำ อัตราการขยายต่ำ และความเร็วในการทำงานต่ำ




รูปที่ 2.2 แสดงประเภทของเฟต

2.4.1 โครงสร้างของมอสเฟต

มอสเฟตเป็นอุปกรณ์ประเภทสารกึ่งตัวนำที่มี 3 ขั้ว คือ ขั้วซอร์ส (Source) ตัวข้อยคือ S, ขั้วเดรน (Drain) ตัวข้อยคือ D และขั้วเกต (Gate) ตัวข้อยคือ G จากรูปที่ 2.2 จะพบว่ามอสเฟตแบ่งออกเป็น 2 ประเภท คือ เอ็นฮานซ์เมนต์มอสเฟต (Enhancement MOSFET) และดีพลีชันมอสเฟต (Depletion MOSFET) โดยในแต่ละประเภทสามารถที่จะแบ่งออกได้เป็น 2 แบบ คือ แบบ P-Channel ซึ่งจะเรียกว่า PMOS และ N-Channel ซึ่งจะเรียกว่า NMOS สำหรับโครงสร้างของ NMOS และ PMOS จะมีโครงสร้างที่ตรงข้ามกัน โดยในบทนี้จะขอแสดงโครงสร้างของมอสเฟตที่เป็นชนิดเอ็นฮานซ์เมนต์เท่านั้น ซึ่งโครงสร้างของ NMOS จะแสดงในรูปที่ 2.3 และโครงสร้างของ PMOS จะแสดงในรูปที่ 2.4



รูปที่ 2.3 โครงสร้างของเอ็นฮานเมนต์มอสเฟตชนิด NMOS




รูปที่ 2.4 โครงสร้างของเอ็นฮานเมนต์มอสเฟตชนิด PMOS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.3 จะเป็นโครงสร้างของเอ็นฮานเม้นท์มอสเฟต ชนิด NMOS ซึ่งจะประกอบด้วย ส่วนของฐานรองที่เป็นสารกึ่งตัวนำชนิดพี (P-Type) โดยจะมีสารกึ่งตัวนำชนิดเอ็น 2 จุด แพร่ลง บนฐานรอง ซึ่งสารกึ่งตัวนำชนิดเอ็นนี้จะถูกเรียกว่า ซอร์ส (Source) และเดรน (Drain) โดยที่บน ผิวหน้าระหว่างซอร์สและเดรนจะมีแผ่นฟิล์มบาง ๆ ของซิลิกอนไดออกไซด์ (SiO_2) และ ส่วนบนของซิลิกอนไดออกไซด์จะมีโลหะซึ่งทำมาจากโพลีซิลิกอน ในส่วนนี้จะเรียกว่าเกต (Gate) สำหรับในรูปที่ 2.4 จะเป็นโครงสร้างของเอ็นฮานเม้นท์มอสเฟตชนิด PMOS ซึ่งจะมีโครงสร้างที่ ตรงกันข้ามกับ NMOS คือที่ฐานรอง (Substrate) จะเป็นสารกึ่งตัวนำชนิดเอ็น (N-Type) ในขณะที่ ซอร์สกับเดรนจะเป็นสารชนิดพี โดยที่พาหะสำหรับนำกระแสจะเป็นโฮล การทำงานจะเหมือนกับ NMOS ต่างกันที่ V_{GS} และ V_{DS} จะเป็นลบ เช่นเดียวกับ V_T รวมทั้งกระแส I_D จะไหลเข้าซอร์ส และออกจากเดรน เนื่องจาก NMOS สามารถที่จะสร้างได้เล็กกว่าและสามารถที่จะทำงานได้เร็วกว่า PMOS และยังสามารถทำหน้าที่เป็นแหล่งจ่ายตีสื่อที่ต่ำกว่า ดังนั้น NMOS เทคโนโลยีจะเสมือนว่าได้แทนที่ PMOS แต่อย่างไรก็ตาม PMOS ก็ยังใช้งานในวงจรแบบคิสกริต (Discrete Circuit Design) และที่สำคัญอีกอย่างก็คือ PMOS และ NMOS จะรวมในวงจรเดียวกันซึ่งเรียกว่า ซิมอส ใน ส่วนของระยะห่างระหว่างสารกึ่งตัวนำที่เป็นซอร์สและเดรน จะเรียกว่า Channel Length ตัวย่อคือ L และความกว้างของช่องระหว่างซอร์สและเดรนจะเรียกว่า Channel Width ตัวย่อคือ W

2.4.2 สัญลักษณ์ของมอสเฟต

สัญลักษณ์ของมอสเฟตทำให้เราสามารถที่จะทราบได้ว่าเป็นมอสเฟตชนิด N-Channel หรือชนิด P-Channel โดยสังเกตได้จากหัวลูกศรที่เข้าซอร์ส ถ้าหัวลูกศรหันเข้าหาเกตแสดงว่าเป็น PMOS และหากหัวลูกศรหันออกแสดงว่าเป็น NMOS หรือสามารถที่จะดูได้จากทิศทางของหัว ลูกศรที่ขาบอดี้ (Body) ถ้าหัวลูกศรหันเข้าหาเกตแสดงว่าเป็น NMOS และถ้าหากหัวลูกศรหัน ออกแสดงว่าเป็น PMOS สัญลักษณ์ของมอสเฟตยังเป็นตัวบ่งบอกได้อีกว่ามอสเฟตเป็นชนิดเอ็นฮาน เม้นท์มอสเฟตหรือคิสกริตมอสเฟตอีกด้วย ดังรูปที่ 2.5



รูปที่ 2.5 แสดงสัญลักษณ์ต่าง ๆ ของมอสเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 2.5 จะเป็นการแสดงสัญลักษณ์ต่าง ๆ ของมอสเฟต กล่าวคือ สัญลักษณ์ รูป(ก) คือ Enhancement NMOS เมื่อโวลต์เตจระหว่างบอดีและซอร์ส (V_{BS}) เป็นศูนย์ สัญลักษณ์รูป(ข) คือ Enhancement PMOS เมื่อ $V_{BS} = 0$ สัญลักษณ์รูป(ค) คือ Depletion NMOS เมื่อ $V_{BS} = 0$ สัญลักษณ์รูป(ง) คือ Depletion PMOS เมื่อ $V_{BS} = 0$ สัญลักษณ์ในรูป (จ)-(ช) จะแสดงสัญลักษณ์ของ NMOS และ PMOS เหมือนสัญลักษณ์รูป(ก)-(ง) แต่จะมีความแตกต่างกันตรงที่ $V_{BS} \neq 0$

2.4.3 ชนิดของมอสเฟต

จากรูปที่ 2.2 ทำให้เราสามารถทราบได้ว่ามอสเฟตแบ่งออกเป็น 2 ประเภท คือ ดิเพลทชันมอสเฟต (Depletion MOSFET) และเอ็นฮานซ์เมนต์มอสเฟต (Enhancement MOSFET) โดยในแต่ละประเภทยังสามารถแบ่งออกเป็น 2 แบบ คือ แบบแซนแนล N และแซนแนล P

มอสเฟตประเภทดิเพลทชันหรือ ดิมอสเฟต (D-MOSFET) ซึ่งทั้ง 2 แบบสามารถที่จะทำงานได้ 2 โหมด คือ โหมดดิเพลทชัน (Mode Depletion) และ โหมดเอ็นฮานซ์เมนต์ (Enhancement Mode) กล่าวคือ ถ้าจ่ายแรงดันลบให้กับดิมอสเฟตแซนแนล N จะทำงานในโหมดดิเพลทชัน แต่ถ้าจ่ายแรงดันเป็นบวกจะทำงานในโหมดเอ็นฮานซ์เมนต์ ส่วนดิมอสเฟตแซนแนล P ก็จะมีการทำงานคล้ายกันเมื่อได้รับแรงดันที่มีขั้วตรงกันข้ามกับแซนแนล N


มอสเฟตประเภทเอ็นฮานซ์เมนต์ หรือ อิมอสเฟต (E-MOSFET) จะมีโครงสร้างบางอย่างคล้ายกับมอสเฟตแบบดิเพลทชัน แต่จะสามารถทำงานได้เฉพาะในโหมดเอ็นฮานซ์เมนต์เท่านั้น



รูปที่ 2.6 โครงสร้างของมอสเฟตชนิดเอ็น-แซนแนล


จากรูปที่ 2.6 จะพบว่าโครงสร้างของ D-MOSFET จะคล้ายกับ E-MOSFET แต่จะมีความแตกต่างกันที่ช่องระหว่างซอร์สกับเดรน ของ D-MOSFET ซึ่งจะมีการแพร่สารเอ็นอยู่ ดังนั้นจึงทำเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้มีกระแสไหลระหว่างเดรนกับซอร์ส เมื่อความต่างศักย์ที่เดรนเป็นบวกเทียบกับซอร์สและความต่างศักย์ระหว่างเกตกับซอร์สเป็นศูนย์ ($V_{GS} = 0$) เมื่อ V_{GS} มีค่าเป็นลบจะทำให้กระแสเดรนลดลง แต่ถ้า V_{GS} มีค่าเป็นบวกจะทำให้กระแสเดรนไหลเพิ่มขึ้น ส่วนการทำงานของ E-MOSFET จะไม่มีกระแสไหลระหว่างขาเดรนกับขาซอร์ส เมื่อความต่างศักย์ที่ขาเดรนเป็นบวกเมื่อเทียบกับขาซอร์สและความต่างศักย์ระหว่างขาเกตกับขาซอร์สเป็นศูนย์ ถ้าให้ V_{GS} มีค่าเป็นบวก จะทำให้เกิดกระแสเดรนไหล ยิ่งเพิ่ม V_{GS} มีค่าเป็นบวกเพิ่มมากขึ้นก็จะทำให้กระแสเดรนไหลเพิ่มมากขึ้น ดังรูปที่ 2.7 จะเป็นการแสดงกราฟคุณสมบัติของ E-MOSFET และ D-MOSFET



(ก) E-MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) D-MOSFET

รูปที่ 2.7 กราฟแสดงคุณสมบัติของมอสเฟตชนิดเอ็น-แชนแนล

2.4.4 คุณสมบัติการทำงานของมอสเฟต

ลักษณะการทำงานของมอสเฟต จะเป็นการใช้ศักดาไฟฟ้าเป็นตัวควบคุมปริมาณการไหลของกระแสไฟฟ้า การทำงานของมอสเฟตสามารถที่จะแบ่งการทำงานออกเป็น 3 ช่วง โดยที่ในแต่ละช่วงของการทำงานจะขึ้นอยู่กับค่า $V_{GS} - V_T$ และค่า $V_{GS} - V_T$ เป็นศูนย์ หรือ เป็นค่าลบ ในสภาวะนี้มอสเฟตจะอยู่ในช่วงไม่นำกระแส (Cut off)

$$I_D = 0 \quad ; \quad V_{GS} - V_T < 0 \quad (2.1)$$

ในช่วงที่มอสเฟตไม่นำกระแสนี้ช่องนำกระแสจะทำตัวเหมือนวงจรปิด (Open Circuit) ถ้า $V_{GS} - V_T > 0$ และ $0 < V_{DS} < V_{GS} - V_T$ แล้วมอสเฟตจะอยู่ในช่วงของการนำกระแสไม่อิ่มตัว (Non-Saturation) ดังสมการที่ 2.2


$$I_D = \frac{K'W}{L} \left\{ (V_{GS} - V_T) - \frac{V_{DS}}{2} \right\} V_{DS} \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้า $V_{GS} - V_T > 0$ และ $V_{DS} \geq V_{GS} - V_T$ แล้วมอสเฟตจะทำงานในช่วงของการนำกระแสอิ่มตัว (Saturation) ดังสมการที่ 2.3

$$I_D = \frac{K'W}{2L} (V_{GS} - V_T)^2 \quad (2.3)$$

- โดยที่ K' คือ ทรานคอนดักแตนซ์ (Transconductance) ซึ่งมีค่าเท่ากับ $\mu_0 C_{OX}$
 μ_0 คือ ค่าความคล่องของโฮลหรืออิเล็กตรอน (Surface Mobility of Carrier)
 C_{OX} คือ ค่าความจุต่อพื้นที่ของเกตออกไซด์ (Capacitance Per Unit Area of The Gate Oxide)
 W คือ ค่าความกว้างของช่องนำ (Channel Width)
 L คือ ค่าความยาวของช่องนำ (Channel Length)
 V_{GS} คือ ค่าความต่างศักย์ระหว่างขาเกตและขาซอร์ส
 V_T คือ ค่าแรงดันขีดเริ่ม (Threshold Voltage)
 V_{DS} คือ ค่าความต่างศักย์ระหว่างขาเดรนและขาซอร์ส
 I_D คือ ค่ากระแสเดรน



รูปที่ 2.8 แสดงคุณสมบัติของมอสเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 สรุป

ในบทนี้ได้กล่าวถึงการทำงานของมอสเฟต เทคโนโลยีซีมอส ข้อดีและข้อเสียของมอสเฟตเมื่อทำการเปรียบเทียบกับไบโพลาร์ทรานซิสเตอร์ และทฤษฎีการทำงานของมอสเฟต เพื่อที่จะเป็นพื้นฐานของการนำเอาคุณสมบัติของมอสเฟตไปใช้ในการออกแบบ เนื่องจากเทคโนโลยีของมอสกำลังเป็นที่นิยมในการออกแบบวงจรรวม เพื่อให้ได้วงจรที่ทำการออกแบบนั้นเป็นไปตามทฤษฎีถูกต้องแม่นยำในการทำงานช่วงอิมิตัว ซึ่งสามารถที่จะนำมอสเฟตไปออกแบบวงจร โดยจะกล่าวในบทที่ 3 ต่อไป



บทที่ 3


การออกแบบวงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์

3.1 กล่าวนำ

วงจรกำลังสอง เป็นวงจรหนึ่งที่มีการนำไปประยุกต์ใช้งานกันอย่างกว้างขวางในระบบ โทรคมนาคมและระบบเครื่องมือวัด เช่น วงจรทวีความถี่ (Frequency Doublers) วงจรตรวจจับค่า ยอด (Peak Amplitude Detector) ของสัญญาณไซน์ เป็นต้น วงจรกำลังสองได้ถูกนำเสนอมาโดยตลอดและในปัจจุบัน วงจรกำลังสองส่วนใหญ่ มักถูกนำเสนอในรูปแบบที่ใช้มอสเฟตในการ ออกแบบซึ่งแต่ละแบบที่เคยนำเสนอ [1]-[2] ก็มีหลายวิธีการ ในวิทยานิพนธ์นี้ได้นำเสนอการ ออกแบบวงจรกำลังสองแบบ เรล ทู เรล โดยใช้คุณสมบัติของมอสทรานซิสเตอร์ที่ได้กล่าวมาแล้ว ในบทที่ 2 การทำงานของมอสเฟตจะใช้การทำงานในช่วงอิมิตัวเป็นหลัก การออกแบบวงจรจะ มุ่งเน้นให้วงจรที่ทำการออกแบบเป็นวงจรที่ไม่ซับซ้อน สามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยง ค่า และลดจำนวนของอุปกรณ์ให้เหลือน้อยที่สุดเท่าที่จะเป็นไปได้ เหมาะสมที่จะนำไปสร้างเป็น วงจรรวม

3.2 หลักการทำงานของวงจรกำลังสองแบบ เรล ทู เรล

วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์ ประกอบด้วย วงจรกำลังสองชุด N (X_n^2) วงจรกำลังสองชุด P (X_p^2) วงจรขยายสัญญาณดิฟเฟอเรนเชียลเฟออร์เรลเชียน และวงจรสะท้อนกระแส โดยในวิทยานิพนธ์นี้กำหนดให้ MOS ทำงานในช่วงอิมิตัว การทำงานของวงจรสามารถเขียนเป็น บล็อกไดอะแกรมได้ตามรูปที่ 3.1



รูปที่ 3.1 บล็อกไดอะแกรมของวงจรที่นำเสนอในวิชานิพนธ์

วงจรกำลังสองแบบ เรด ทู เรด ที่นำเสนอในวิชานิพนธ์นี้กำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิตัวซึ่งมีสมการกระแสเดรนคือ

$$I_D = K(V_{GS} - V_T)^2 \quad ; \quad |V_{DS}| \geq |V_{GS}| - |V_T| > 0 \quad (3.1)$$

โดยที่

$$K = \left[\frac{\mu_0 C_{ox}}{2} \right] \left[\frac{W}{L} \right]$$

μ_0 = ค่าสภาพคล่องของพาหะที่ผิวบริเวณ channel

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

ϵ_{ox} = ค่า Directric Constant ของ SiO_2 มีค่าประมาณ $3.9 \epsilon_0$


($\epsilon_0 \approx 8.854 F/cm.$)

t_{ox} = ค่าความหนาแน่นของเกตออกไซด์ (Gate Oxide)

3.2.1 วงจรกำลังสองชุด N

วงจรกำลังสองชุด N ประกอบด้วย NMOS 2 ตัว กับแหล่งจ่ายกระแส 1 ตัว ซึ่งแสดงได้ดัง

รูปที่ 3.2



รูปที่ 3.2 วงจรกำลังสองชุด N

จากรูปที่ 3.2 เป็นการนำ CMOS M_1 และ M_2 คู่ร่วมกัน โดยป้อนแรงดันทางด้านอินพุต (V_i) ที่ขาเกตของ M_2 และต่อแหล่งจ่ายกระแสตรงที่ (I_{B1}) เพื่อควบคุมแรงดัน V_{GS} ของ M_2 ให้มีค่าคงที่ สามารถแสดงความสัมพันธ์ทางด้านกระแสตรงตามสมการ

$$I_{D1} = K_N (V_{GS1} - V_T)^2 \quad (3.2)$$

โดยที่ $V_{GS1} = V_i - V_{GS2} - V_{SS}$ แทนค่าในสมการที่ (3.2) จะได้

$$I_{D1} = K_N (V_i - V_{GS2} - V_{SS} - V_T)^2 \quad (3.3)$$

จากสมการที่ (3.2) สามารถหา V_{GS2} ได้ตามสมการกระแสตรงของ M_2

$$I_{D2} = K_N (V_{GS2} - V_T)^2 \quad (3.4)$$

$$\text{ดังนั้นจะได้} \quad V_{GS2} = \sqrt{\frac{I_{B1}}{K_N}} + V_T ; I_{D2} = I_{B1} \quad (3.5)$$

แทนค่าสมการที่ (3.5) ในสมการที่ (3.3) จะได้

$$I_{D1} = K_N \left(V_i - \sqrt{\frac{I_{B1}}{K_N}} - V_{SS} - 2V_{TN} \right)^2 \quad (3.6)$$


จากสมการที่ (3.6) ออกแบบให้ $\sqrt{\frac{I_{B1}}{K_N}} = -V_{SS} - 2V_{TN}$ ดังนั้นสามารถเขียนสมการใหม่ได้ตามสมการที่ (3.7)

$$I_{D1} = K_N V_i^2 \quad (3.7)$$

วงจรกำลังสองชุด N จะทำงานได้เมื่อ $V_i > 0$ เท่านั้น แต่ถ้า $V_i < 0$ M_1 จะไม่นำกระแส เพราะ $V_{GS1} < V_{TN}$ ดังนั้นเพื่อให้วงจรกำลังสองทำงานในช่วงที่อินพุตเป็นลบจึงต้องออกแบบวงจรกำลังสองชุด P

3.2.2 วงจรกำลังสองชุด P

รูปที่ 3.3
วงจรกำลังสองชุด P ประกอบด้วย PMOS 2 ตัวกับแหล่งจ่ายกระแส 1 ตัว ซึ่ง แสดงได้ดัง



รูปที่ 3.3 วงจรกำลังสองชุด P

การทำงานจะเหมือนกับวงจรกำลังสองชุด N โดยสมการทางด้านกระแสของ M_5 และจะทำงานได้ในช่วงที่ $V_i < 0$ เท่านั้น สามารถเขียนได้ตามสมการ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{D5} = K_P (V_{GS5} - V_T)^2 \quad (3.8)$$

โดยที่ $V_{GS5} = V_i - (-V_{GS6}) - V_{DD}$ แทนค่าในสมการที่ (3.8) จะได้

$$I_{D5} = K_P (V_i + V_{GS6} - V_{DD} - V_T)^2 \quad (3.9)$$

จากสมการที่ (3.9) สามารถหา V_{GS6} ได้ตามสมการกระแสแตรนของ M6

$$I_{D6} = K_P (V_{GS6} - V_T)^2 \quad (3.10)$$

ดังนั้นจะได้

$$V_{GS6} = \sqrt{\frac{I_{B6}}{K_P}} + V_T ; I_{D6} = I_{B2} \quad (3.11)$$

แทนค่าสมการที่ (3.11) ในสมการที่ (3.9) จะได้


$$I_{D5} = K_P \left(V_i + \sqrt{\frac{I_{B2}}{K_P}} - V_{DD} \right)^2 \quad (3.12)$$

จากสมการที่ (3.12) ออกแบบให้ $\sqrt{\frac{I_{B2}}{K_P}} = V_{DD}$ ดังนั้นสามารถเขียนสมการใหม่ได้ตามสมการที่ (3.13)

$$I_{D5} = K_P V_i^2 \quad (3.13)$$

3.2.3 วงจรสะท้อนกระแส

วงจรสะท้อนกระแสที่นำมาใช้ในวงจรกำลังสองแบบ เรล ทู เรล นี้เป็นวงจรสะท้อนกระแสอย่างง่ายแสดงดังรูปที่ 3.4




รูปที่ 3.4 แสดงวงจรสะท้อนกระแส

รูปที่ 3.4 เป็นวงจรสะท้อนกระแสอย่างง่าย ซึ่งสามารถแสดงสมการได้ คือ

$$I_{D1} = I_{D4} = K_N V_i^2 \quad (3.14)$$

3.2.4 วงจรขยายสัญญาณคิฟเฟอร์เรเนียน



รูปที่ 3.5 วงจรขยายสัญญาณคิฟเฟอร์เรเนียน

จากรูปที่ 3.5 จะได้สมการกระแสครนคือ

$$I_{RL} = I_{D4} + I_{D5} \quad (3.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (3.13) และ (3.14) แทนในสมการที่ (3.15) จะได้สมการดังนี้


$$I_{RL} = K_N V_i^2 + K_P V_i^2 \quad (3.16)$$

จากสมการกำหนดให้ค่า $K_N = K_P = K$ ดังนั้นจากสมการที่ (3.16) ทางด้านเอาต์พุต
ดังนี้

$$I_{RL} = 2KV_i^2 \quad (3.17)$$

จากสมการที่ (3.17) จะเห็นว่ากระแสเอาต์พุตของวงจรมีความสัมพันธ์เป็นกำลังสอง เมื่อ
มอสเฟตมีการทำงานในช่วงอิ่มตัว

3.3 วงจรกำลังสองแบบเรดทูเรล ที่นำเสนอในวิทยานิพนธ์




รูปที่ 3.6 วงจรกำลังสองที่นำเสนอในวิทยานิพนธ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำรูปที่ 3.2 – 3.5 มาต่อรวมกัน จะได้เป็นวงจรกำลังสองแบบ เรต ทู เรต และเพื่อให้วงจรทำงานได้ทั้งอินพุทบวกและลบ ต้องนำวงจรกำลังสองชุด N รวมกับวงจรกำลังสองชุด P ดังแสดงในรูปที่ 3.6 โดยมี วงจรสะท้อนกระแสซึ่งประกอบด้วย M_3 และ M_4 โดยกำหนดให้ขนาด W/L เท่ากัน ทำให้อัตราการสะท้อนกระแสเป็น 1:1 ซึ่งทำหน้าที่กลับทิศทางของกระแส I_{D1} ให้เป็นทิศทางเดียวกับ I_{D5} โดยสมการทางด้านเอาต์พุทของวงจรกำลังสองแบบ เรต ทู เรต เป็นไปตามสมการที่ (3.17)


3.4 การวิเคราะห์ช่วงปฏิบัติการความถี่

การออกแบบวงจรกำลังสองแบบเรต ทู เรต ต้องคำนึงถึงคุณสมบัติต่าง ๆ ของวงจร เช่น ความตอบสนองความถี่ กำลังที่สูญเสีย ช่วงปฏิบัติการ เพราะคุณสมบัติเหล่านี้จะเป็นตัวหนึ่งที่บอกได้ว่าวงจรดีหรือไม่คืออย่างไร ในการหาช่วงความถี่ตอบสนอง จะใช้แบบจำลองขนาดเล็ก (Small-signal model) ซึ่งจะประกอบไปด้วยแหล่งจ่ายกระแสโดยทั่วไปจะขึ้นอยู่กับแรงดัน (Voltage Control Current Source : V_{CCS}) และตัวเก็บประจุที่เสมือนกับว่ามีประจุสถิต (Stored-charge) ต่ออยู่ระหว่างขั้วต่อ (Junction) ของมอสเฟต ซึ่งสามารถที่จะแสดงได้ดังรูปที่ 3.5




รูปที่ 3.7 วงจรสมมูลของมอสเฟตที่ทำงานในช่วงอิมิตัวโดยประมาณ

เพื่อให้สะดวกในการวิเคราะห์ กำหนดให้ค่า $g_m \gg g_d$ ดังนั้นประมาณค่า $g_m + g_d = g_m$ โดยในรูปที่ 3.8 จะเป็นการแสดงการปรับปรุงวงจรกำลังสองในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่โดยการวิเคราะห์นั้นจะต้องต่อแหล่งจ่ายลงกราวนด์ดังรูป




รูปที่ 3.8 แสดงการปรับปรุงวงจรกำลังสองแบบเรล ทู เรล ในรูปที่ 3.6 เพื่อการวิเคราะห์ความถี่

จากรูปที่ 3.8 สามารถแทนด้วยวงจรสมมูลขนาดเล็กที่ Node ต่างๆเพื่อหาความสัมพันธ์ทางด้านเอาต์พุทของวงจร ได้ดังรูปที่ 3.9 (ก) – (ง)





(ก) วงจรสมมูลที่ Node 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) วงจรสมมูลย์ที่ Node 3



(ค) วงจรสมมูลย์ที่ Node 4



(ง) วงจรสมมูลย์ที่ Node 4

รูปที่ 3.9 แสดงวงจรสมมูลย์ของวงจรรูปที่ 3.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรรูปที่ 3.9 สามารถเขียนสมการที่ Node ต่าง ๆ ได้จากกฎของ KCL ได้ดังนี้

$$\text{Node 1 : } gm_2(V_1 - V_2) = V_2S(C_2 + C_1) - V_1SC_2 \quad (3.18)$$

$$\text{Node 2 : } V_3S(C_3 + C_4) + V_3gm_3 = gm_1V_2 \quad (3.19)$$

$$\text{Node 3 : } I_{OUT} = V_3gm_4 + V_5gm_5 \quad (3.20)$$

$$\text{Node 4 : } V_5S(C_5 + C_6) - V_1SC_6 = gm_6(V_5 - V_1) \quad (3.21)$$

จากสมการ (3.18) ถึง (3.21) สามารถนำมาหาค่าของความสัมพันธ์ ทางด้านเอาต์พุตของ วงจรกำลังสองแบบ เรต ทู เรล มีค่าเป็นไปตามสมการที่ (3.22)

$$\frac{I_o}{V_1} = \frac{[S(C_5 + C_6) - gm_6][gm_1gm_4(SC_2 + gm_2)] + [gm_5(SC_6 - gm_6)][S(C_1 + C_2) + gm_2]}{[S(C_3 + C_4) + gm_3] \cdot [S(C_1 + C_2) + gm_2] \cdot [S(C_5 + C_6) - gm_6]} \quad (3.22)$$

จากสมการที่ (3.22) จะได้ความถี่ cut off อยู่ที่ pole ซึ่งมีทั้งหมดสามตัว โดยที่ $p_1 = \frac{gm_2}{C_1 + C_2}$, $p_2 = \frac{gm_3}{C_3 + C_4}$, $p_3 = \frac{gm_6}{C_5 + C_6}$ สามารถคำนวณหาค่าความถี่ cut off ได้ดังนี้

$$\begin{aligned} \text{ที่ } p_1 \quad f_1 &= \frac{gm_2}{2\pi(C_1 + C_2)} \quad (3.23) \\ &= \frac{3.20 \times 10^{-6}}{2 \times \pi \times (2.38 \times 10^{-14} + 6.99 \times 10^{-15})} \\ &= 16.54 \text{ MHz} \end{aligned}$$

$$\begin{aligned} \text{ที่ } p_2 \quad f_2 &= \frac{gm_3}{2\pi(C_3 + C_4)} \quad (3.24) \\ &= \frac{4.11 \times 10^{-6}}{2 \times \pi \times (7.47 \times 10^{-14} + 7.47 \times 10^{-14})} \\ &= 4.378 \text{ MHz} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 \text{ที่ } p_3 \quad f_3 &= \frac{gm_6}{2\pi(C_5 + C_6)} & (3.25) \\
 &= \frac{4.55 \times 10^{-6}}{2 \times \pi \times (7.12 \times 10^{-14} + 9.09 \times 10^{-15})} \\
 &= 9.019 \text{ MHz}
 \end{aligned}$$

จะเห็นได้ว่าค่าความถี่ที่คำนวณได้นั้น จะมีค่าของ pole ที่ตอบสนองความถี่ก่อน คั้งนั้นถือว่าเป็นความถี่ cut off ซึ่งจากการ Simulation ด้วยโปรแกรม PSpice ค่าความถี่ cut off มีค่าเท่ากับ 4.531 MHz และจากการคำนวณค่าความถี่ cut off มีค่าเท่ากับ 4.378 MHz จะเห็นได้ว่ามีค่าใกล้เคียงกัน

ค่าที่ใช้ในโปรแกรม PSpice ในการวิเคราะห์หาค่าความถี่ cut off ของวงจรกำลังสอง แสดงได้ดังนี้

NAME	m1	m2	m3	m4	m5	m6
MODEL	nmos1	nmos1	pmos1	pmos1	pmos1	pmos1
ID	2.00E-06	1.04E-07	-1.04E-07	-1.05E-07	-4.24E-08	-2.50E-07
VGS	-1.25E+00	7.55E-01	-9.77E-01	-9.77E-01	-9.75E-01	-1.03E+00
VDS	3.25E+00	3.02E+00	-9.77E-01	-2.00E+00	-2.00E+00	-3.03E+00
VBS	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
VTH	7.42E-01	7.33E-01	-9.66E-01	-9.66E-01	-9.69E-01	-9.55E-01
VDSAT	4.51E-01	5.37E-02	-4.48E-02	-4.48E-02	-4.04E-02	-9.68E-02
GM	6.96E-06	3.20E-06	4.11E-06	4.12E-06	1.85E-06	4.55E-06
GDS	6.96E-11	5.53E-10	3.55E-10	3.56E-10	6.78E-11	3.52E-09
GMB	2.48E-06	1.13E-06	1.07E-06	1.07E-06	4.85E-07	1.12E-06
CBD	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CBS	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CGSOV	4.09E-16	4.09E-16	1.70E-15	1.70E-15	1.17E-15	4.25E-16
CGDOV	4.09E-16	4.09E-16	1.70E-15	1.70E-15	1.17E-15	4.25E-16
CGBOV	3.74E-15	1.10E-15	1.44E-15	1.44E-15	1.99E-15	6.99E-16
CGS	2.38E-14	6.99E-15	7.47E-14	7.47E-14	7.12E-14	9.09E-15
CGD	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00
CGB	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00	0.00E+00

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การวิเคราะห์ช่วงปฏิบัติงานอินพุท

ช่วงอินพุทปฏิบัติงานของวงจรสามารถพิจารณาเป็นสองด้านคือ ด้านบวกและด้านลบ โดยด้านบวกสามารถพิจารณาได้จากวงจรกำลังสองชุด N โดยจากเงื่อนไขการทำงานทรานซิสเตอร์ที่ว่า $V_{GS} < V_{DS} - V_T$ ดังนั้นพิจารณา M_2 ของวงจรรูปที่ 3.6 จะได้

$$V_{GS2} < V_{DS2} + V_{TN} \quad (3.26)$$

เมื่อแทน $V_G = V_i$ และ $V_D = V_{DD}$ จะได้ ช่วงอินพุทปฏิบัติงานด้านบวกคือ

$$V_i < V_{DD} + V_{TN} \quad (3.27)$$

ช่วงอินพุทปฏิบัติงานด้านลบสามารถพิจารณาได้จากวงจรกำลังสองชุด P โดยพิจารณาเหมือนกับของชุด N ดังนั้นการพิจารณา M_6 ของรูปร่างรูปที่ 3.6 ซึ่งจะได้ช่วงอินพุทปฏิบัติด้านลบคือ

$$V_i > V_{SS} + V_{TP} \quad (3.28)$$

และจากสมการที่(3.27) และ (3.28)ถ้าเรากำหนดให้ $V_{DD} = -V_{SS} = 2V$ $V_{TP} = -0.93V$ $V_{TN} = 0.67V$ จะได้ช่วงอินพุทปฏิบัติงานของวงจรคือ

$$-2.93 < V_i < 2.67 \quad (3.29)$$

จากสมการที่ (3.29) พบว่าอินพุทสามารถสวิงได้กว้างถึง 140 % ของแรงดันไฟเลี้ยง

3.6 สรุป

วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอในวิทยานิพนธ์นี้ ใช้ซิมูเลชันที่มีการทำงานในช่วงอิมพัลส์ ซึ่งผลการทดลองวงจรสามารถทำงานได้ถูกต้องตามหลักการที่นำเสนอ วงจรกำลังสองแบบ เรล ทู เรล ที่นำเสนอ นั้นจะประกอบด้วยวงจรกำลังสองชุด N (X^2_n) วงจรกำลังสองชุด P (X^2_p) และวงจรสะท้อนกระแส ในบทนี้ได้กล่าวถึง การวิเคราะห์ผลการตอบสนองความถี่โดยใช้แบบจำลองขนาดเล็ก (small signal model) ในการหาช่วงการตอบสนองความถี่ ซึ่งผลปรากฏคือจากการเลียนแบบการทำงานโดยโปรแกรม PSpice กับค่าที่ได้จากการคำนวณนั้นมีค่าใกล้เคียงกัน การวิเคราะห์ช่วงอินพุตปฏิบัติงานของวงจร เพื่อหาว่าวงจรที่ได้ออกแบบนั้นมีลักษณะเด่น ลักษณะด้อย อย่างไร ในบทต่อไปนั้นจะได้กล่าวถึงผลการทดสอบการทำงานของวงจรที่ได้ออกแบบไว้ โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice เพื่อเป็นการยืนยันการทำงานของวงจรที่ได้ออกแบบนั้นว่าสามารถทำงานได้จริง



บทที่ 4

การทดสอบและการประยุกต์ใช้งาน

4.1 กล่าวนำ

ในบทที่ผ่านมา (บทที่ 3) ได้กล่าวถึงรายละเอียดของวงจรกำลังสองแบบ เรล ทู เรล ว่ามีหลักการออกแบบวงจรอย่างไร ในบทนี้จะเป็นการกล่าวถึงการนำวงจรที่ได้ออกแบบมาทำการทดสอบ โดยการทดสอบนั้นจะเป็นการเขียนแบบการทำงานโดยใช้โปรแกรมคอมพิวเตอร์ (PSpice) เพื่อยืนยันผลการออกแบบว่าสามารถทำงานได้จริง ส่วนการนำวงจรไปประยุกต์ใช้งานในที่นี้จะยืนยันผลการทดลองโดยใช้การเขียนแบบการทำงานโดยโปรแกรม PSpice

4.2 ผลการทดสอบวงจรกำลังสองแบบ เรล ทู เรล

4.2.1 การเขียนแบบการทำงานโดยใช้ PSpice

วงจรในรูปที่ 3.6 เมื่อมาทดสอบการทำงานด้วยโปรแกรม PSpice โดยใช้โมเดลของทรานซิสเตอร์เทคโนโลยี 0.5 μm ของ MOSIS ซึ่งมีค่าต่าง ๆ ดังนี้

* MOSIS MODEL AT 0.5U

.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1

+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04

+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382

+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02

+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10

+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11

+ MJSW=0.71000 PB=0.9900000

.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1

+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05

+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551

+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02

+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากท่านนำข้อมูลไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
 + MJSW=0.21200 PB=0.930000

และมีความกว้างต่อความยาวแกนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.1

ตารางที่ 4.1 แสดงขนาดความกว้างต่อความยาวแกนแนลของมอสทรานซิสเตอร์


ทรานซิสเตอร์	ขนาด W / L
M1	$1\mu\text{m} / 10\mu\text{m}$
M2	$1\mu\text{m} / 3\mu\text{m}$
M3-M4	$8\mu\text{m} / 2\mu\text{m}$
M5	$5.5\mu\text{m} / 5.5\mu\text{m}$
M6	$2\mu\text{m} / 2\mu\text{m}$

จากโมเดลของทรานซิสเตอร์จะมีแรงดันเทรชโฮลด์ ดังนี้ $V_{TN} = 0.69\text{V}$ $V_{TP} = -0.93\text{V}$ ในการทดสอบการทำงานของวงจร โดยใช้โปรแกรม PSpice นี้ใช้ไฟเลี้ยงค่าโดยมีค่าดังนี้ คือ $V_{DD} = V_{SS} = \pm 2\text{V}$ $I_{B1} = 2\mu\text{A}$ $I_{B2} = 0.25\mu\text{A}$ และ $R_L = 1\text{k}\Omega$ และมีความกว้างต่อความยาวแกนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.1 ผลการทดสอบการทำงานของวงจรกำลังสองแบบเรลทูเรล ที่นำเสนอในวิทยานิพนธ์แสดงได้ดังรูปที่ 4.1 – 4.4

รูปที่ 4.1 แสดงคุณสมบัติทางด้าน DC Transfer ของวงจรกำลังสองแบบเรลทูเรล โดยทำการแปร V_i จาก -2V ถึง 2V . Step ละ 0.01 จากผลการทดสอบจะเห็นได้ว่าวงจรมีช่วงอินพุตที่กว้างกว่าแรงดันไฟเลี้ยง และวงจรมีการทำงานเป็นไปตามสมการที่ (3.17) ซึ่งเป็นการยืนยันว่าวงจรมีการทำงานที่ถูกต้องตรงตามทฤษฎี

รูปที่ 4.2 แสดงคุณสมบัติทาง AC ของวงจรกำลังสองแบบเรลทูเรล เมื่อป้อนสัญญาณอินพุต $V_i = 2\sin 2,000\pi$ ซึ่งมีความถี่เท่ากับ 1kHz . จะเห็นว่าเอาต์พุตของวงจรมีความถี่เป็นสองเท่าของความถี่อินพุตที่ป้อน


รูปที่ 4.3 แสดงผลการตอบสนองความถี่ของวงจรกำลังสองแบบเรลทูเรล เมื่อป้อนสัญญาณอินพุต $V_i = 2\sin 2,000\pi$ วัดค่า V_{out} หากค่าผลตอบสนองทางความถี่ของวงจรได้ซึ่งมีค่าประมาณ 4.531MHz .



(ข) V_o เมื่อ V_{in} แปรค่าจาก -2 V ถึง 2 V


รูปที่ 4.1 คุณสมบัติทางด้าน DC เมื่อ $V_{in} = 2\text{V}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 คุณสมบัติทางด้าน AC เมื่อ $v_i = 2 \sin 2,000\pi$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




frequency

รูปที่ 4.3 ผลตอบสนองทางความถี่ของวงจรกำลังสอง เมื่อ $v_i = 2 \sin 2,000\pi t$




รูปที่ 4.4 คุณสมบัติทางด้าน DC เมื่อ $V_{in} = 3\text{Volt}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 คุณสมบัติทางด้าน AC เมื่อ $v_i = 3 \sin 2,000\pi t$



รูปที่ 4.6 ผลตอบสนองทางความถี่ของวงจรกำลังสอง เมื่อ $v_i = 3 \sin 2,000\pi t$

จากรูปที่ 4.3 – 4.6 เป็นการทดสอบการทำงานของวงจรกำลังสองแบบ เรด ทู เรด โดยทำการเพิ่มอินพุตปฏิบัติงานจาก 2 volt เป็น 3 volt พบว่าการทำงานของวงจรสามารถทำงานได้ดี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรประยุกต์ใช้งาน

4.3.1 วงจรบวกแรงดันทางเวกเตอร์

การออกแบบวงจรบวกแรงดันทางเวกเตอร์เป็นการนำวงจรกำลังสองที่นำเสนอในวิทยานิพนธ์ ต่อร่วมกับวงจรสะท้อนกระแสและวงจรลดครากที่สอง ซึ่งการทำงานของวงจรสามารถทำงานได้ด้วยแรงดันเพียง ± 2 Volt.

4.3.1.1 วงจรลดครากที่สอง



รูปที่ 4.7 วงจรลดครากที่สอง

การทำงานของวงจรลดครากที่สองที่นำมาต่อร่วมกับวงจรกำลังสองแบบเรลทูเรลที่นำเสนอในวิทยานิพนธ์เป็นวงจรพื้นฐานที่มีการทำงานของ Transistor 2 สภาวะ กล่าวคือ M1 จะมีการทำงานในช่วงอิ่มตัว และ M2 จะมีการทำงานในช่วงไม่อิ่มตัว โดยการทำงานของวงจรลดครากที่สองนี้สามารถแสดงสมการทางกระแสของ M1 และ M2 ได้ ดังนี้

$$I_{D1} = K(V_{D1} - V_O - V_T)^2 \quad (4.1)$$

$$I_{D2} = K \left[(V_{D1} - V_T)V_O - \frac{V_O^2}{2} \right] \quad (4.2)$$

จากรูปที่ 4.7 จะเห็นว่า $I_{D1} = I_{D2}$ เมื่อทำการหาความสัมพันธ์ของแรงดันทางด้านเอาท์พุทของวงจร สามารถพิจารณาได้ตามลำดับดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{D1} = \sqrt{\frac{I_{D1}}{K}} + V_O + V_T \quad (4.3)$$

แทนค่าจากสมการที่ (4.3) ในสมการที่ (4.2) จะได้

$$I_{D1} = I_{D2} = K \left[\left(\sqrt{\frac{I_{D1}}{K}} V_O + V_T - V_T \right) V_O - \frac{V_O^2}{2} \right]$$

$$K \frac{V_O^2}{2} + K \sqrt{\frac{I_{D1}}{K}} V_O - I_{D1} = 0 \quad (4.4)$$

จากสมการที่ (4.4) สามารถกระทำทางด้านคณิตศาสตร์เพื่อทำการหาค่า V_O ซึ่งจะได้สมการที่เป็นรากที่สองของกระแสเดรน I_{D1} ดังสมการที่ (4.5)


$$V_O = \frac{0.732}{\sqrt{K}} \sqrt{I_{D1}} \quad (4.5)$$

เมื่อนำวงจรรูปที่ 3.6 ร่วมกับวงจรรูปที่ 4.5 จะได้เป็นวงจรบวกแรงดันทางเวกเตอร์ ซึ่งความสัมพันธ์ของสมการแสดงได้ตามสมการที่(4.5) และ (4.6)

$$V_O = 0.732 \sqrt{\frac{1}{K} (2KV_X^2 + 2KV_Y^2)} \quad (4.5)$$

$$V_O = 1.035 \sqrt{V_X^2 + V_Y^2} \quad (4.6)$$

จากสมการที่(4.6) แสดงได้ว่า V_O เป็นผลรวมทางเวกเตอร์ของสัญญาณอินพุต V_X และ V_Y ซึ่งจะเห็นว่าเป็นวงจรบวกสัญญาณทางเวกเตอร์โดยใช้วงจรกำลังสองแบบเรล ทู เรล มาสร้างเป็นวงจรบวกสัญญาณทางเวกเตอร์ได้ดังรูปที่ 4.8




รูปที่ 4.8 วงจรบวกแรงดันทางเวกเตอร์

จากวงจรรูปที่ 4.8 เป็นวงจรบวกแรงดันทางเวกเตอร์ที่นำวงจรกำลังสองแบบเรล ทู เรล ต่อร่วมกับวงจรลดครากที่สอง การทดสอบการทำงานของวงจร สามารถทำได้โดยใช้โปรแกรมเลียนแบบการทำงาน PSpice เพื่อยืนยันประสิทธิภาพการทำงานของวงจร โดยใช้โมเดลของ CMOS เทคโนโลยี 0.5 μm . ของ MOSIS มีค่าต่าง ๆ ดังนี้ เมื่อ $V_{DD} = V_{SS} = \pm 2\text{Volt}$. $I_{B1} = I_{B3} = 2\mu\text{A}$, $I_{B2} = I_{B4} = 0.25\mu\text{A}$ และมีความกว้างต่อความยาวแกนแนลของมอสทรานซิสเตอร์ ดังตารางที่ 4.2


ตารางที่ 4.2 แสดงขนาดความกว้างต่อความยาวแกนแนลของมอสทรานซิสเตอร์

ทรานซิสเตอร์	M1,M12	M2,M11	M3,M4,M9,M10	M5,M8	M6,M7,M13,M14
W/L	1/10	1/3	4/2	5.5/5.5	2/2

ผลการทำงานของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ แสดงดังรูปที่ 4.9 (ก) เมื่อ $V_x = 2\sin 2000\pi t$ และ $V_y = 0\text{ V}_{DC}$ รูปที่ 4.9 (ข) เมื่อ $V_x = 0\text{ V}_{DC}$ และ $V_y = 2\sin 2000\pi t$ รูปที่ 4.9 (ค) เมื่อ $V_x = 2\sin 2000\pi t$ และ $V_y = 2\sin 2000\pi t$ รูปที่ 4.9 (ง) เมื่อ $V_x = 2\sin 2000\pi t$ และ $V_y = 2\cos 2000\pi t$ ผลการเลียนแบบโดยโปรแกรมแสดงได้ดังนี้




(ก)




(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ง)

รูปที่ 4.9 แสดงเอาต์พุตของวงจรบวกแรงดันทางเวกเตอร์โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ

- (ก) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 0 V_{DC}$
 (ข) เมื่อ $V_X = 0 V_{DC}$ และ $V_Y = 2\sin 2000\pi t$
 (ค) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\sin 2000\pi t$
 (ง) เมื่อ $V_X = 2\sin 2000\pi t$ และ $V_Y = 2\cos 2000\pi t$

4.4 สรุป

บทนี้จะเป็นการทำการทดสอบการทำงานของวงจรกำลังสองแบบ เรด ทู เรด ที่ได้ทำการออกแบบ โดยการเลียนแบบการทำงานโดยใช้โปรแกรม PSpice พบว่าเมื่อทำการเปลี่ยนค่าแรงดันอินพุตจาก 2 volt เป็น 3 volt วงจรที่ทำการออกแบบสามารถทำงานได้ดี และการนำวงจรที่ได้ทำการออกแบบในวิทยานิพนธ์นี้ประยุกต์ใช้งานเป็นวงจรบวกสัญญาณทางเวกเตอร์ โดยต้องวงจรที่ทำการออกแบบร่วมกับวงจรลดครากที่สอง และวงจรสะท้อนกระแส ผลที่ได้มีความถูกต้อง โดยวงจรสามารถทำงานได้ที่แรงดันขนาด ± 2 Volt. ซึ่งผลที่ได้ใกล้เคียงกับทฤษฎีที่น่าเสนอ

บทที่ 5

บทสรุป

5.1 บทสรุป

ในวิทยานิพนธ์ฉบับนี้นำเสนอวงจรกำลังสองแบบ เรล ทู เรล โดยใช้มอสเฟตในการออกแบบ วงจรจะประกอบด้วยวงจรรย่อย คือ วงจรขยายคิฟเฟอเรนเชียล วงจรสะท้อนกระแส โดยที่มอสทรานซิสเตอร์นั้นจะมีการทำงานอยู่ในช่วงอิมิตัว และข้อดีของวงจรคือสามารถที่จะทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ โดยวงจรกำลังสองแบบ เรล ทู เรล มีขนาดแหล่งจ่ายเพียง ± 2 Volt สมรรถนะการทำงานของวงจร สามารถยืนยันได้ด้วยผลการวิเคราะห์คุณสมบัติของวงจรในทางทฤษฎี ผลการจำลองเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice การนำวงจรกำลังสองแบบ เรล ทู เรล ไปประยุกต์ใช้งานเป็นวงจรวกแรงดันทางเวกเตอร์นั้น จะใช้วงจรถอดรอกที่สองต่อร่วมกัน เมื่อนำมาเลียนแบบการทำงานโดยโปรแกรม PSpice เพื่อยืนยันประสิทธิภาพในการทำงานของวงจร สามารถยืนยันได้ว่าวงจรมีประสิทธิภาพดี ซึ่งจากโครงสร้างของวงจรกำลังสองแบบ เรล ทู เรล จะเห็นได้ว่าวงจรมีอุปกรณ์น้อย และใช้ไฟเลี้ยงต่ำ วงจรไม่มีความซับซ้อน เหมาะสำหรับที่จะนำไปสร้างเป็นวงจรรวม

5.2 ปัญหาที่เกิดขึ้นและแนวทางแก้ไข

ปัญหาที่เกิดขึ้นและแนวทางการแก้ไขในการออกแบบวงจรกำลังสองแบบเรล ทู เรล ที่นำเสนอในวิทยานิพนธ์ กล่าวคือ ในวงจรกำลังสองแบบ เรล ทู เรล จะใช้ซีมอสที่มีการทำงานในช่วงอิมิตัวร่วมกับวงจรรย่อย เช่น วงจรขยายสัญญาณคิฟเฟอเรนเชียลและวงจรรสะท้อนกระแส ในการออกแบบวงจรจะมีปัญหา คือ ความไม่สมพ้องกันในส่วนของวงจรรสะท้อนกระแส และในส่วนของวงจรวกแรงดันทางเวกเตอร์ จะใช้วงจรถอดรอกต่อร่วมกับวงจรรกำลังสองแบบ เรล ทู เรล ซึ่งในส่วนของวงจรรถอดรอกมอสทรานซิสเตอร์ที่ใช้จะมีการทำงานในช่วงอิมิตัวและไม่อิมิตัว ทำให้เกิดความไม่สมพ้องกัน

แนวทางการแก้ไข ต้องเปลี่ยนวงจรรสะท้อนกระแสเป็นวงจรใหม่ที่ทำให้ความแน่นอนในการสะท้อนกระแสดีกว่าเดิม และปรับค่าความกว้างต่อความยาวให้มอสมีความสมพ้องกันมากที่สุด และเป็นไปตามทฤษฎี

เอกสารอ้างอิง

- [1] C. Toumazou, J. Lidgley and D. Haigh, "Analogue IC Design :The Current Mode Approach," IEE Press, Apr.1990.
- [2] S.Yan and E. Sanchez-Sinencio, "Low Voltage Analog Circuit Design Techniques: A tutorial," IEICE Trans. Fundamentals, Vol.E83-A, No. 2, Feb. 2000.
- [3] A. A. El-Adawy and A. M. Soliman, " A Low Voltage Single Input Class AB Transconductor with Rail to Rail Input Range," IEEE Trans. Circuit and System –Part I , Vol.47, No.2, pp.236-242, Feb. 2000.
- [4] S. Sakurai and M. Ismail, "Robust Design of Rail to Rail CMOS Operational Amplifiers For a Low power supply voltage," IEEE J. Solid-State Circuits, Vol.31, No.2, pp.146-156, 1996
- [5] K. Tanno, O. Ishizuka and Z. ang, "A $1-V$, $1-V_{pp}$ Input Range, Four-Quadrant Analog Multiplier Using Neuron-MOS Transistors," IEICE Trans. Electron., Vol. E82-C, No.5, May 1999.
- [6] S. Thupthawash and V. Kasemsuwan, "1.1 Volts Rail To Rail CMOS Current Conveyors," ISCIT 2001 pp.71-74, Thailand, 2001.
- [7] วิมลฤกษ์ สุระกำพลธร , "วงจรถักความถี่โดยใช้คุณสมบัติของ MOSFET" , การประชุมทางวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 13 , 8-9 พฤศจิกายน 2533.
- [8] พิพัฒน์ พรหมมี , กอบชัย เฉลยหาญ "วงจรถักสองโดยใช้ MOSFET." การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 17 , 8-9 พฤศจิกายน 2537.
- [9] วิวัฒน์ กิรานนท์ ปราโมทย์ วาดเขียน วิภา แสงพิสิทธ์ และ จีรสุดา เกสร. "วงจรถักทางเวกเตอร์." การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 19. หน้า EL 109 – EL 112. 7- 8 พฤศจิกายน 2539.
- [10] P.R. Gray and R.G. Meyer , "Analog Integrate circuit, " 2 nd edition , John Wiley & Sons, Inc, 1984
- [11] A.B. Grebene , "Bipolar and MOS Analog Integrate circuit Design," John Wiley & Sons ,1984
- [12] I.M. Filanovsky , "Simple CMOS Analog Square-Rooting and Squaring Circuit," IEEE Trans. Circuits and System, Vol.39, No.4, pp.312, 1992
- [13] S.I. Liw, "Square-rooting and vector summation Circuit using current conveyer," Proc.IEEE Circuit Devices Syst, Vol.142, No.4, pp.223-226, August 1995.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [14] อธิพิงศ์ ชัยสาขันธ์ และ กอบชัย เศรษฐาญ, “ วงจรความต้านแบบลอยตัว และ วงจรคูณโดยใช้มอส,” การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL15-EL18. พฤษภาคม 2539.
- [15] อธิพิงศ์ ชัยสาขันธ์ และ กอบชัย เศรษฐาญ, “การออกแบบวงจรมคูณสัญญาณแบบ 4 ควอดแรนต์โดยใช้มอสทำงานในช่วงไม้อิมิตัว,” การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL19-EL22. พฤษภาคม 2539.
- [16] J.H. Tsay, S.I. Liu, J. J. Chen and Y.P. Wu, “CMOS four-quadrant multiplier using triode transistor base on regulated cascode structure,” *Electron. Lett.*, vol.31, no. 12, pp. 962-963, 1995.
- [17] C.T. Sah “Characteristic of the Metal-Oxide-Semiconductor Transistor,” *IEEE Trans. Electron Devices.*, Vol. ED-11, pp.329-345, 1964.
- [18] H. Shichman and D. Hodges , “Modeling and Simulation of Insulated Gate Fied-Effect Transistor Switching Circuit, “ *IEEE J. Solid-State Circuit.*, Vol. SC-3 , pp. 258-289 , 1968.
- [19] อธิพิงศ์ ชัยสาขันธ์ และ กอบชัย เศรษฐาญ, “เทคนิคการออกแบบวงจรมคูณกำลังสองโดยใช้มอสเฟต,” การประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19 , หน้า EL10-EL14. 7-8 พฤษภาคม 2539.
- [20] K. Bult and H. Wallinga, “ A Class of analog CMOS Circuit Basd on the Square-law Charactersistic of an MOS Transistor Saturation,” *IEEE J. Solid-State Circuit*, vol. SC-22, No.3, pp. 357-365, June 1987.
- [21] E.W. Greenich, “Analog Integrated Circuits,” Chapman&Hall, pp. 36,1991.
- [22] ธวัช สุกแสง, พิพัฒน์ พรหมมี, กอบชัย เศรษฐาญ, อุทัย ศรีธีระวิโรจน์, “วงจรมคูณกำลังสองโดยใช้มอสเฟต,” การประชุมทางวิศวกรรมไฟฟ้า ครั้งที่ 17, หน้า 557-561, 1-2 ธันวาคม 2537



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

โปรแกรม PSpice ที่ใช้ในการวิเคราะห์หัตถยานิพนธ์

วงจรกำลังสองแบบเรด ทู เรด

-การวิเคราะห์ทาง DC

a rail to rail squaring circuit

vdd 1 0 dc 2

vss 0 2 dc 2

ib1 4 2 dc 2u

ib2 1 7 dc 0.25u

r1 6 0 1k

vi 3 0 dc 0

*vi 3 0 2 sin(0 2 1k)

*vi 3 0 ac 2 sin(0 2 1k)

m1 1 3 4 4 nmos1 w=1u l=10u

m2 5 4 2 2 nmos1 w=1u l=3u

m3 5 5 1 1 pmos1 w=8u l=2u

m4 6 5 1 1 pmos1 w=8u l=2u

m5 6 7 1 1 pmos1 w=5.5u l=5.5u

m6 2 3 7 7 pmos1 w=2u l=2u

* MOSIS MODEL AT 0.5U

.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1

+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04

+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382

+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02

+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10

+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11

+ MJSW=0.71000 PB=0.9900000

.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1

+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05

+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551

```
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
+ MJSW=0.21200 PB=0.930000
.op
.dc vi 2 -2 0.01
*.ac dec 100 10 100meg
*.tran 0.0001u 1.5ms
.probe
.end
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การวิเคราะห์ทาง AC

a rail to rail squaring circuit

vdd 1 0 dc 2

vss 0 2 dc 2

ib1 4 2 dc 2u

ib2 1 7 dc 0.25u

r1 6 0 1k

*vi 3 0 dc 0

*vi 3 0 2 sin(0 2 1k)

vi 3 0 ac 2 sin(0 2 1k)

m1 1 3 4 4 nmos1 w=1u l=10u

m2 5 4 2 2 nmos1 w=1u l=3u

m3 5 5 1 1 pmos1 w=8u l=2u

m4 6 5 1 1 pmos1 w=8u l=2u

m5 6 7 1 1 pmos1 w=5.5u l=5.5u

m6 2 3 7 7 pmos1 w=2u l=2u

* MOSIS MODEL AT 0.5U

.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1

+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04

+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382

+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02

+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10

+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11

+ MJSW=0.71000 PB=0.9900000

.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1

+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05

+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551

+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02

+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10

+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10

+ MJSW=0.21200 PB=0.930000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
*.dc vi 2 -2 0.01  
*.ac dec 100 10 100meg  
.tran 0.001u 1.5ms  
.probe  
.end
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การวิเคราะห์ทาง FREQUENCY

a rail to rail squaring circuit

vdd 1 0 dc 2

vss 0 2 dc 2

ib1 4 2 dc 2u

ib2 1 7 dc 0.25u

r1 6 0 1k

*vi 3 0 dc 0

*vi 3 0 2 sin(0 2 1k)

vi 3 0 ac 2 sin(0 2 1k)

m1 1 3 4 4 nmos1 w=1u l=10u

m2 5 4 2 2 nmos1 w=1u l=3u

m3 5 5 1 1 pmos1 w=8u l=2u

m4 6 5 1 1 pmos1 w=8u l=2u

m5 6 7 1 1 pmos1 w=5.5u l=5.5u

m6 2 3 7 7 pmos1 w=2u l=2u

* MOSIS MODEL AT 0.5U

.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1

+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04

+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382

+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02

+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10

+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11

+ MJSW=0.71000 PB=0.9900000

.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1

+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05

+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551

+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02

+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10

+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10

+ MJSW=0.21200 PB=0.930000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
*.dc vi 2 -2 0.01  
.ac dec 100 10 100meg  
*.tran 0.0001u 1.5ms  
.probe  
.end
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรบวกสัญญาณทางเวกเตอร์

vdd 1 0 dc 2

vss 0 2 dc 2

*vx 3 0 dc 0

*vy 11 0 dc 0

vx 3 0 ac 2 sin(0 2 1k)

*vx 3 0 ac 2 sin(0 2 1k 0.25ms)

*vy 11 0 ac 2 sin(0 2 1k)

vy 11 0 ac 2 sin(0 2 1k 0.25ms)

ib1 4 2 dc 2u

ib2 1 7 dc .2u

ib3 10 2 dc 2u

ib4 1 8 dc .2u

m1 1 3 4 4 nmos1 w=1u l=10u

m2 5 4 2 2 nmos1 w=1u l=3u

m3 5 5 1 1 pmos1 w=4u l=2u

m4 6 5 1 1 pmos1 w=4u l=2u

m5 6 7 1 1 pmos1 w=5.5u l=5.5u

m6 2 3 7 7 pmos1 w=2u l=2u

m7 2 11 8 8 pmos1 w=2u l=2u

m8 6 8 1 1 pmos1 w=5.5u l=5.5u

m9 6 9 1 1 pmos1 w=4u l=2u

m10 9 9 1 1 pmos1 w=4u l=2u

m11 9 10 2 2 nmos1 w=1u l=3u

m12 1 11 10 10 nmos1 w=1u l=10u

m13 6 6 12 12 nmos1 w=22u l=4u

m14 12 6 0 0 nmos1 w=4u l=22u

* MOSIS MODEL AT 0.5U

.MODEL NMOS1 NMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=1

+ VTO=0.6684 DELTA=1.0700E+00 LD=4.2030E-08 KP=1.7748E-04

+ UO=493.4 THETA=1.8120E-01 RSH=1.6680E+01 GAMMA=0.5382 .

+ NSUB=1.1290E+17 NFS=7.1500E+11 VMAX=2.7900E+05 ETA=1.8690E-02

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

+ KAPPA=1.6100E-01 CGDO=4.0920E-10 CGSO=4.0920E-10
+ CGBO=3.7765E-10 CJ=5.9000E-04 MJ=0.76700 CJSW=2.0000E-11
+ MJSW=0.71000 PB=0.9900000
.MODEL PMOS1 PMOS LEVEL=3 PHI=0.700000 TOX=9.6000E-09 XJ=0.200000U TPG=-1
+ VTO=-0.9352 DELTA=1.2380E-02 LD=5.2440E-08 KP=4.4927E-05
+ UO=124.9 THETA=5.7490E-02 RSH=1.1660E+00 GAMMA=0.4551
+ NSUB=8.0710E+16 NFS=5.9080E+11 VMAX=2.2960E+05 ETA=2.1930E-02
+ KAPPA=9.3660E+00 CGDO=2.1260E-10 CGSO=2.1260E-10
+ CGBO=3.6890E-10 CJ=9.3400E-04 MJ=0.48300 CJSW=2.5100E-10
+ MJSW=0.21200 PB=0.930000
.op
.DC vx -0.25 0.25 0.05 vy -0.25 0.25 0.25
.ac dec 100 10 100meg
.tran 0.001u 2ms
.probe
.end

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

บทความที่ได้รับการตีพิมพ์ลงในวารสารมี 3 บทความ ดังต่อไปนี้

[1] สมนึก ห้าวหาญ, สุพจน์ หุ่นย่อง, กอบชัย เดชหาญ, อธิพงษ์ ชัยสายัณห์, “วงจรกำลังสอง สัญญาณกระแสแบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำและอิสระจาก body effect” วิศวกรรมลาดกระบัง, ปีที่ 17, ฉบับที่ 3, กันยายน 2543. หน้า 1-4.

[2] สุพจน์ หุ่นย่อง, สมนึก ห้าวหาญ, กอบชัย เดชหาญ, อธิพงษ์ ชัยสายัณห์, “ความต้านทานแบบลอยตัวที่ควบคุมแรงดันใช้ซีมอสทรานซิสเตอร์” วิศวกรรมลาดกระบัง, ปีที่ 17, ฉบับที่ 3, กันยายน 2543. หน้า 14-17.

[3] สุพจน์ หุ่นย่อง, กอบชัย เดชหาญ, อธิพงษ์ ชัยสายัณห์ “วงจรกำลังสองแบบ เรล ทู เรล” วิศวกรรมลาดกระบัง, ปีที่ 21, ฉบับที่ 1, มีนาคม 2547. หน้า 7-11.





ลาดกระบัง

มหาวิทยาลัยราชภัฏบุรีรัมย์

ENGINEERING

ปีที่ 17 ฉบับที่ 3

กันยายน 2543

1.	วงจรถ่ายสัญญาณแบบ (MOS) ที่ใช้เวกเตอร์เฟสและคิระจาก body effect สมบัติ ท้าวหาญ สุชนัน อนุชอง กมลวิชิต เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	1
2.	วงจรถ่ายสัญญาณที่ใช้เวกเตอร์เฟสและคิระ วิไลภ เทียมวราวัต ภูภูล สุวรรณนพศรี กมลวิชิต เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	5
3.	วงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ณัฐวิ บุญศรี ชัยวัฒน์ ภาณุศ กอบชัย เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	10
4.	ความต้านทานแกลเลอเซวที่ควบคุมด้วยแรงดันที่ใช้สมรรถนะทรานซิสเตอร์ สุชนัน อนุชอง สมบัติ ท้าวหาญ กมลวิชิต เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	14
5.	วงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ชัยวัฒน์ ภาณุศ ณัฐวิ บุญศรี กมลวิชิต เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	18
6.	วงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ภิกขวิชิต สุวิฑิตภิกขิต เกียรติศักดิ์ หมอธีระ โสภณ สุระมาทอลรา สุมาลี อุษาภรณ์ชัย อัครวิพงษ์ ทุมวิภาดา	22
7.	วงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ณัฐวิ บุญศรี วิวัฒน์ กิรายนน์ โภก และพิสิณี จริยา เมธีวงกตวิวัฒน์	26
8.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ โกศล สุวัญ พุฒิกดิ์ วิชัยวัฒน์	34
9.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ เจษฎาภรณ์ สุวิฑิตภิกขิต พงษ์วิทย์ เมธีวงกตวิวัฒน์ นนทพัฒน์ นิตยกุล กมลวิชิต เสงี่ยมานู	40
10.	วงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ไพโรจน์ ชีวมุณีพันธ์ กมลวิชิต เสงี่ยมานู นนทพัฒน์ นิตยกุล	46
11.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ศิวะ เสงี่ยมานู เอื้อน ปิ่นเงิน	52
12.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ วิศรุต เมืองเทือก นนทพัฒน์ นิตยกุล สมเกียรติ ภูมิต	58
13.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ นนทพัฒน์ นิตยกุล วิวัฒน์ กิรายนน์ อธิสรา สุประเสริฐ	64
14.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ กมลวิชิต เสงี่ยมานู อัครวิพงษ์ ชัยสาธิตินท์	70
15.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ วิวัฒน์ กิรายนน์ นนทพัฒน์ นิตยกุล	76
16.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ วิวัฒน์ กิรายนน์ นนทพัฒน์ นิตยกุล	82
17.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	87
18.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ นนทพัฒน์ นิตยกุล วิวัฒน์ กิรายนน์	93
19.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ วิวัฒน์ กิรายนน์ นนทพัฒน์ นิตยกุล	99
20.	การออกแบบเพื่อเพิ่มประสิทธิภาพของวงจรถ่ายสัญญาณแบบที่ใช้เวกเตอร์เฟสและคิระ อัครวิพงษ์ ชัยสาธิตินท์ นนทพัฒน์ นิตยกุล	105
21.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	109
22.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	115
23.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	121
24.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	127
25.	การปรับแก้ความผิดเพี้ยนของสัญญาณและสัญญาณรบกวนในระบบสื่อสารด้วยเทคนิคการกรองสัญญาณ ณัฐวิ บุญศรี อธิสรา สุประเสริฐ	132

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกำลังสองสัญญาณกระแสแบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำ และอิสระจาก body effect

The CMOS Current Squaring Circuit Using Low Voltage Supply and Independence from Body Effect

บทคัดย่อ
สมนึก ธีระวงษ์ สุพจน์ หุ่นยังสง กอบชัย เดชานนท์

๓๐๓, วิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

สิทธิพรศักดิ์ ชัยสายสัมพันธ์

คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าลาดกระบัง

บทคัดย่อ

บทความนี้เสนอวงจรกำลังสองสัญญาณโดยใช้ทรานซิสเตอร์แบบ CMOS ที่ใช้แรงดันไฟเลี้ยงต่ำ และอิสระจากผลกระทบของแรงดันที่ขั้ว Body ที่มี Source เกิดการขจัดประจุที่ขั้วของขั้วที่ความถี่ของ MOSFET ชนิดเอ็นเอ็มอส (NMOS) และพีเอ็มอส (PMOS) ที่ทำงานในช่วงอิ่มตัว โดยวงจรถูกออกแบบให้ทำงานในโหมดกระแส ผลการวิเคราะห์แบบจำลองที่ใช้โปรแกรม PSpice พบว่ามีความถี่สัญญาณช่วงกระแสที่ขึ้นรูปได้มีค่า $\pm 20 \mu\text{A}$, ช่วงกระแสที่ขึ้นรูปได้มีค่า $20 \mu\text{A}$, ช่วงความถี่สัญญาณ 785 kHz, และแรงดันไฟเลี้ยง $\pm 1.5 \text{ V}$ โดยมีช่วงกระแสที่ขึ้นรูปได้ของ MOSFET ที่มีแรงดันที่ขั้ว $V_s \approx 1.07 \text{ V}$

Abstract

The paper proposes the CMOS squaring circuit using low voltage supply and free from body effect. The operation principle of the circuit based on the symmetry between NMOS and PMOS, operating in saturation region. The proposed circuit operates in current mode. The simulation results of circuit by PSpice show the input current range is $\pm 20 \mu\text{A}$, the output current range is $20 \mu\text{A}$, the frequency response is 785 kHz, and the power supply is $\pm 1.5 \text{ V}$. The MOSFET model has threshold voltage about 1.07 V.

1. บทนำ


วงจรถูกใช้กันอย่างแพร่หลายในวงจรที่มีประโยชน์มากสำหรับการใช้ในการประมวลผลสัญญาณในรูปแบบต่างๆ และสมรรถนะเป็นประโยชน์ใช้สอยได้แก่ เช่น วงจรที่ขจัดประจุ, วงจรควบคุมสัญญาณ, วงจรเรทเทียตอร์, วงจรเรทเทียตอร์ และอื่นๆ ในอดีตวงจรถูกใช้สมรรถนะที่ต่ำเกินไป

(Bipolar Junction Transistor) ซึ่งต่อมาเทคโนโลยีของ MOSFET ได้เจริญก้าวหน้าจนได้ใช้แทนทรานซิสเตอร์ CMOS แต่ปัญหาหนึ่งของสมรรถนะการประมวลผลแบบ CMOS (1-1) ก็คือผลกระทบของแรงดันที่ขั้ว Body ที่ส่งผลต่อค่ากระแสที่ขึ้นรูปได้ของ Body effect การแก้ไขปัญหานี้ทำได้โดยใช้ CMOS ที่ใช้แรงดันที่ขั้ว Body กับขั้ว Source เช่น

ควมที่ขึ้น ซึ่งในการสร้างเป็นวงจรรวม จะทำได้ ต้องสร้างข้อ
แยก ให้กับ CMOS บางตัว แต่ทั้งหมดถึง การเพิ่มพื้นที่
ของ chip คือ แม้ว่าปัจจุบัน เทคโนโลยีวงจรจะ
สามารถขจัดปัญหานี้ได้ แต่วงจรที่มีขนาดนี้ สามารถ
แก้ปัญหาดังกล่าว โดยไม่ต้องหาวิธีเทคโนโลยีการสร้าง มา
ช่วย

2. หลักการทำงาน

วงจรถ่ายกลับสองที่ใช้แรงดันไบโพลีจึงสามารถแสดง
ได้ดังนี้



รูปที่ 1 วงจรกำลังสองที่แสดงอยู่เฉพาะ

- ก. วงจรกำลังสองที่มีผลของ Body effect (M)
- ข. วงจรกำลังสองที่ไม่มีผลของ Body effect และใช้แรง
ดันไบโพลีทั้งตัว

รูปที่ 1 (ก) ข) Body ของทรานซิสเตอร์ M2 ต่อเข้ากับ
กราวด์ ทำให้แรงดัน เทรนชอลด์ของ M2 ไม่ได้ขึ้นกับความ
แรงดันที่ข) Source ของ M2 ซึ่งผลของ Body effect นี้จะส่ง
ผลต่อแรงดันกั้นที่ทุกของวงจร รูปที่ 1(ข) ทรานซิสเตอร์ทุก
ตัวค่อข) Body ก็ข) Source เข้าด้วยกัน ทำให้ไม่เกิดผล

ของ Body effect แต่ในวงจร รูปที่ 1(ข)นี้ ต้องใช้ CMOS ที่
มี $K_n = K_p$ และ $V_{tn} = V_{tp}$ ในการออกแบบวงจร กำหนด
ให้ CMOS ทำงานในช่วงอิ่มตัวโดยสมการกระแสตรง
ของ NMOS คือ

$$I_D = K_n \phi_{Tn}^2 (V_{GS} - V_{TN})^2 \quad (1)$$

Device Transconductance Parameter $K_n = \mu_n C_{ox} (W/L)$

$$V_{TN} = V_{Tn0} + \gamma (\sqrt{2\phi_{Tn} - V_{TN}} - \sqrt{2\phi_{Tn}}) \text{ อ้างอิงที่ 4 }$$

V_{Tn0} คือ แรงกั้นขีดเริ่มที่ $F_{TN} = 0$

$$\text{Body effect Parameter } \gamma = \sqrt{\frac{2q\epsilon_{Si} N_A}{C_{ox}}}$$

ϕ_{Tn} คือ Fermi potential

สมการกระแส ซอร์ส ของ PMOS คือ

$$I_D = K_p (V_{GS} - |V_{TP}|)^2 \quad (2)$$

รายละเอียดของทรานซิสเตอร์ต่างๆใน สมการที่ (2) มี
ลักษณะที่เหมือนกันของ NMOS ในสมการที่ (1)

จากสมการที่ (1) และ (2) สามารถทำให้ $K_n = K_p$ ให้
โดยการปรับขนาดของความกว้างความหนาแน่นของ (W/L)
ของ MOSFET ในกรณีที่ MOSFET มีค่า $V_{tn} \neq V_{tp}$ เรา
สามารถทำให้ $V_{GS} = V_{TP}$ ได้โดยการปรับ V_{TN} ดังแสดง
ในรูปที่ 2



รูปที่ 2 วงจรกำลังสองที่ปรับแรงดัน V_{TN}
จากรูปที่ 2 สามารถเขียนความสัมพันธ์ของ V_{TN} กับ V_{GS} ได้ดังนี้

$$I_{D2} = I_{D1} = I_{Dn} \quad (3)$$

$$K_n (V_{GS} - V_{TN})^2 = K_p (V_{GS} - |V_{TP}|)^2 = I_{Dn} \quad (4)$$

$$V_{GS} = \left[\frac{I_{Dn}}{K_n (V_{TN} - V_{TN0})^2} \right]^{1/2} \quad (5)$$

ถ้าแทนค่า $K_n = K_p = K$ $V_{TN} = V_{TP}$
จากรูปที่ 2 จะให้ $V_{GS} = V_{GSn}$ และจะได้ความสัมพันธ์ของ
 I_{Dn} กับ V_{GS} ดังนี้

$$I_{D1} = \left[\frac{I_{D2}}{2K(\frac{V_{GS1}}{V_{GS1}} - V_{T1})} \right] - \frac{I_{D2}}{2} \quad (6)$$

รวมสมการทั้งหมดของวงจรในรูปที่ 2 คือ


$$I_{D1} = I_{D1} + I_{D2} \quad (7)$$

$$I_{D1} \left[\frac{I_{D2}}{2K(\frac{V_{GS1}}{V_{GS1}} - V_{T1})} + 2K(\frac{V_{GS1}}{2} - V_{T1})^2 \right] \quad (8)$$

จากสมการที่ (8) จะเห็นว่า I_{D1} ขึ้นกับทั้ง I_{D2} ยกเว้นตรงพจน์ยกกำลังที่ $2K(\frac{V_{GS1}}{2} - V_{T1})^2$ ซึ่งค่าดังกล่าวนี้สามารถทำให้หมดไป โดยการใส่ขั้วหลังจ่ายกระแสไฟตรงเข้าไปที่ขั้วเกตและโวลเทจที่ (8) ค่าของ Body effect ไม่อยู่ในพจน์ของ V_{GS} แล้ว

3. ผลการทดลอง

ผลการศึกษาค้นคว้างานโดยใช้โปรแกรม PSpice ใช้ CMOS โมเดลของ European Silicon structure โดยมี Worst case level 2 ซึ่งกำหนดความกว้างความยาวขั้วของ channel width W/L 1 คือ NMOS = $10 \mu m / 10 \mu m$ และ PMOS = $10 \mu m / 36 \mu m$, $\mu_n C_{ox} = 4.73 \mu A/V^2$, $\mu_p C_{ox} = 17 \mu A/V^2$, $V_{Tn} = -0.8V$, $V_{Tn} = 1.07V$, $V_{DS} = 0.6V$ และ $R_L = 1 k \Omega$ โดยทดสอบวงจรที่แสดงในรูปที่ 2 โดยวัดคุณสมบัติที่เชิงสแควร์ของสัญญาณ DC, วัดคุณสมบัติที่เชิงสแควร์ของสัญญาณ AC และวัดคุณสมบัติทางความถี่ของสัญญาณ




รูปที่ 4 คุณสมบัติที่เชิงสแควร์ของสัญญาณ AC เมื่ออินพุตเป็นสัญญาณ sine $x = A \sin(\omega t + \phi)$ (1)



รูปที่ 5 คุณสมบัติที่เชิงสแควร์ของสัญญาณ DC เมื่ออินพุตเป็นสัญญาณ sine $x = A \sin(\omega t + \phi)$ (2)

- ข. เปรียบเทียบอินพุตที่แตกต่างของวงจรเชิงสแควร์ในเชิงเวลา
- จ. เปรียบเทียบอินพุตกับเอาต์พุตของ วงจรที่แสดงในเชิงความถี่



รูปที่ 6 คุณสมบัติที่เชิงสแควร์ของสัญญาณ DC เมื่ออินพุตเป็นสัญญาณ sine $x = A \sin(\omega t + \phi)$ (3)

รูปที่ 8 คุณสมบัติที่เชิงสแควร์ของสัญญาณ

รูปที่ 7 คุณสมบัติที่เชิงสแควร์ของสัญญาณ DC เมื่ออินพุตเป็นสัญญาณ sine $x = A \sin(\omega t + \phi)$ (4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.สรุป

วงจรที่นำเสนอนี้มีจุดเด่นคือ ใช้วงจรถ่ายโวลเทจต่ำ (±1.5V) ทำงานในโหมดกระแสและอิสระจาก Body effect โดยความถูกต้องแม่นยำของวงจรขึ้นอยู่กับความสมมาตรกับของ K_p กับ K_n และ V_{thn} กับ V_{thp} โวลเทจอิน V_{in} และ V_{ip} สามารถปรับได้โดยการปรับอัตรา Body gain Source

5.เอกสารอ้างอิง

- [1] อภิสิทธิ์ชัย สาขันธ์ และ อาภาลัย เตชะฉายา, "เทคนิคการออกแบบวงจรกำลังสูงโวลเทจอินพุต," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 19, หน้า 11-10, EI 14, 7-8 พฤศจิกายน 2539.
- [2] K. Bult and H. Wallinga, "A CMOS four quadrant analog multiplier," IEEE J. Solid-State Circuit, vol. SC-21, pp.430-435, June 1986.
- [3] K. Bult and H. Wallinga, "A Class of Analog CMOS Circuit Based on the Square Law Characteristic of an MOS Transistor Saturation," IEEE J. Solid-State Circuit, vol. SC-22, No.5, pp. 357-363, June 1987.
- [4] E.W. Greenich, "Analog Integrated Circuits," Chapman&Hall, pp 36, 1991.

ความต้านทานแบบลอยตัวที่ควบคุมด้วยแรงดันใช้ซีมอส

ทรานซิสเตอร์

CMOS Floating Voltage-Controlled Resistance

บุษกร บุญถนอม สมศักดิ์ ห่วงบุญ กอบชัย เกษมบุญ

คณะวิศวกรรมศาสตร์และสำนักวิจัยการเลือกและออกแบบเทคโนโลยีสารสนเทศ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี กรุงเทพมหานคร

วิทยานิพนธ์ ศึกษานิพนธ์

คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

บทคัดย่อ

บทความนี้มีจุดประสงค์เพื่อเสนอวิธีการต้านทานแบบลอยตัวที่ควบคุมด้วยแรงดัน โดยใช้คุณสมบัติการนำไฟฟ้าของทรานซิสเตอร์ CMOS ที่ทำงานในบริเวณอิ่มตัว ซึ่งประกอบด้วยวงจรหลัก คือ วงจรฟีดแบ็คแรงดัน และ วงจรปรับระดับและขยาย โดยทั้งหมดนี้ถูกสร้างขึ้นด้วยโปรแกรมจำลองวงจรแบบจำลองเชิงตัวเลขโดยใช้ PSpice

Abstract

This paper proposes the voltage-controlled floating resistance. The operational of circuit is characteristics of CMOS transistor biased in saturation region. An implementation of circuit consists of the differential circuit, the level and magnitude scaling voltage circuit. The simulation results are demonstrated by PSpice simulation program.

1. บทนำ

การสร้างตัวต้านทานลงใน Integrate Circuit (IC) จะเลือกที่ค่าคงที่ และปรับค่าความต้านทานไม่ได้ ซึ่งจะไม่ยืดหยุ่นและจะสร้างตัวต้านทานที่เกิดจกเทคโนโลยีประเภท Active และสร้างวงจรควบคุมที่แน่นอนเร็วขนาด และมีผลต่อการใช้ CMOS [1,3,4] ในทางออกแบบวงจรความต้านทานแบบใช้ CMOS สามารถทำได้ 2 ลักษณะคือ 1. ใช้ CMOS ทั้ง 2 ขั้วในวงจรไม่อินตัว ซึ่งจะได้อาสมการคำนวณค่าและออกแบบออกมาเป็นรูป [1,2] และ 2. ใช้ CMOS ทั้ง 2 ขั้วในวงจรอินตัว [2] ซึ่งจะได้อาสมการคำนวณ


สูงและออกแบบออกมาเป็นรูป [3] ในบทความนี้ได้ออกแบบวงจรที่ใช้ CMOS ทั้ง 2 ขั้วในวงจรอินตัว

2. หลักการทำงานของ

วงจรหลักที่ประกอบด้วยตัวต้านทานที่ควบคุมด้วยแรงดัน 2 วงจร คือ 1. วงจรฟีดแบ็คแรงดัน 2. วงจรปรับระดับและขยายค่าแรงดันที่เหมือนกัน ซึ่งวงจรได้ค่ามาเทียบดังนี้

2.1 วงจรฟีดแบ็คแรงดันแบบ common gate

วงจรใช้จากรูปที่ 1 แสดงจากวงจรฟีดแบ็คแรงดันอินตัวแบบทั่วไป ที่ใช้ V_{in} และ V_{out} มีขั้วอินพุตและขั้วเอาต์พุตที่เรียกว่า Source ขั้วอินพุตจะด้วยขั้วเกตของทรานซิสเตอร์



รูปที่ 1 การวัดฟังก์ชันรวมซีลของเกทใช้ขา Gate เป็นจุดร่วม

วงจรในรูปที่ 1 กำหนดค่าให้กระแสไหลงานในช่วงกึ่งตัวซึ่งมีค่าคงที่หรือเท่ากับ

$$I_n = K(\mu_{n0} - I_n)^2 V_{gs} \geq I_p V_{gs} \geq I_{n0} - I_n \quad (1)$$

โดย $K = \frac{\mu_n^2 C_{ox} W}{2L}$

รูปที่ 1 กำหนดค่าให้

V_{gs} แรงดันไฟตรง

V_{gs} - แรงดันไฟสลับ

พิจารณากระแสใน M_1, M_2

$$I_{n1} = K(\mu_n - \frac{I_n}{2} + V_{gs} - V_{t1})^2 \quad (2)$$

$$I_{p1} = K(\mu_p - \frac{I_n}{2} + V_{gs} - V_{t2})^2 \quad (3)$$

$$I_p - I_{n1} = 2K\mu_p(V_{gs} + V_{t2} - V_{t1}) \quad (4)$$


จากรูปที่ 1 จะเห็นว่า V_{gs} สามารถเป็นได้ ทั้งบวกและลบที่ V_{gs} ที่นับบวกเท่านั้นทำให้วงจรมีสามกรณีที่ไหลวงจรของเกท 2 กรณีแรกที่ได้ และเมื่อให้ $V_{gs} = I_{n1} - I_{p1}$ เป็นลบทุกที่จะได้ค่าความต้านทานที่ปรับค่าได้คือ

$$\frac{I_p}{I_{n1} - I_{p1}} = \frac{1}{2K(\mu_p - V_{t2} + V_{t1})} \quad (5)$$

พิจารณาในรูปที่ 1 จะเห็นว่าให้แรงดันอินพุต ต้องเป็นแรงดันแบบผลต่างตามสมการเท่านั้นวงจรจึงจะทำงานได้จริง ซึ่งมันจึงเห็นในวงจรควมต้านทาน แรงดันอินพุตไม่ให้เขียนแรงดันแบบสมการตรงๆเลย ดังนั้นเพื่อจะให้ใช้งานได้ง่ายต้องหามุมมองที่ผลของวงจรระดับอินพุตคูณกับแรงดันผลต่างแบบสมการ

2.2 วงจรปรับระดับสถานะของขาของเกท

วงจรในรูปที่ 2 มีหน้าที่คือ 1. เปลี่ยนผลตามแรงดันเป็นแรงดันผลต่างตามสมการ 2. ปรับระดับแรงดันเกททุก ให้ได้ระดับที่ต้องการ



รูปที่ 2 วงจรเปลี่ยนระดับสถานะขาของวงจร [5]

กำหนดให้ CMOS ถูกใช้ทำงานในช่วงกึ่งตัว, I_n ที่เปลี่ยนแปลงอย่างรวดเร็ว ค่าหาได้กับระดับแรงดัน V_{gs} และ กำหนดให้ CMOS M_1 แทนกับ M_1, M_2 แทนกับกับ M_2

$$I_{n1} = K_n(V_{gs} - V_{t1})^2 \quad (6)$$

$$I_{p1} = K_p(V_{gs} - V_{t2})^2 \quad (7)$$

$$I_{n1} - I_{p1} = I_{n0} - I_{p0} \quad (8)$$

จากสมการ (6)-(8) จะได้ความสัมพันธ์ของแรงดันอินพุตกับแรงดันของวงจรถูกคือ

$$I_{n1} - I_{p1} = I_{n0} - I_{p0} = \frac{\sqrt{K_n K_p}}{\sqrt{K_n}} \quad (9)$$

หาความสัมพันธ์ของ V_{gs} กับ V_{gs} สามารถทำได้โดยการกำหนดให้ V_{gs} มีค่าเท่ากับ V_{gs} ซึ่งจะได้ว่า V_{gs} ประกอบด้วยสัญญาณไฟสลับที่มีค่าประมาณ $\frac{V_{DD}}{2}$ ร่วมกับ

$$สัญญาณไฟตรงที่มีค่าประมาณ $\sqrt{\frac{I_1}{2K_n}} - V_{t1}$


$$V_{gs} = \frac{I_1}{2} \cdot \sqrt{\frac{1}{K_n}} + V_{t1} \quad (10)$$$$

จากสมการที่ (10) นำมาใช้ระดับแรงดันอินพุตของวงจรรูปที่ 2 คือ

$$\frac{I_2}{2} - I_{n1} = \frac{I_{n1}}{2} \cdot \sqrt{\frac{K_n}{K_p}} \cdot \sqrt{\frac{I_1}{2K_n}} - I_{n1} - I_{p1} \quad (11)$$

$$+ \frac{I_{p1}}{2} - I_{p1} = \frac{I_{p1}}{2} \cdot \sqrt{\frac{K_p}{K_n}} \cdot \sqrt{\frac{I_1}{2K_n}} + I_{n1} - I_{p1} \quad (12)$$

2.3 วงจรรวมด้านทานแบบเกอตัวที่ปรับค่าด้วยแรงดัน เมื่อรวมวงจรรูปที่ 1 กับ วงจรรูปที่ 2 และเพิ่ม CMOS ที่ทำหน้าที่ผ่านกระแส ก็จะได้อุปกรณ์รวมด้านทาน ซึ่งแสดงในรูปที่ 3



รูปที่ 3 วงจรรวมด้านทานแบบเกอตัวที่ปรับค่าด้วยแรงดัน

จากรูปที่ 3 เมื่อแทนค่าใช้ \$I_1, I_2, I_3, I_4\$ จะได้ว่าที่ Node \$V_1\$ มีกระแสคือ \$I_{D1}, I_{D2}\$ และที่ Node \$V_2\$ มีกระแสคือ \$(I_{D3} + I_{D4})\$ จาก (11),(12) นำไปแทนใน (2),(4) จะสมการของสมการ (4) ได้โดยคือ

$$I_{D1} = I_{D2} = 2K_1 \frac{V_1}{2} \left[\frac{K_2}{K_1} \left(\frac{V_1}{2} - V_{T1} \right) - V_{T1} \right] \quad (13)$$

$$\frac{I_{D1}}{I_{D2} + I_{D4}} = \frac{1}{\sqrt{K_2/K_1} \left(\frac{V_1}{2} - V_{T1} \right) + V_{T1}} \quad (14)$$

จากรูปที่ 3 ช่วงแรงดันที่ควบคุม \$V_o\$ สามารถได้โดยที่ช่วงแรงดันเรจิสเตอร์ในในช่วงอิมิตติ้งของสมการทรานซิสเตอร์ \$M1\$ และ \$M2\$

$$V_o = V_1 + V_T \quad (15)$$


$$V_o = V_2 + V_T \quad (16)$$

จากสมการจะเห็นว่า ช่วงแรงดันที่ควบคุมค่ามีระดับต่ำ และขึ้นอยู่กับการควบคุมแรงดันที่อินพุต (\$V_1, V_2\$) ที่ป้อนเข้าปฏิบัติได้ผล และเราสามารถปรับวงจรจากรูปที่ 3 เพื่อให้ใช้แรงดันระดับที่ค่าที่ได้มีช่วงแรงดันที่ควบคุม \$V_o\$ ที่กว้างขึ้นซึ่งมีเงื่อนไขดังนี้


$$V_{T1} < V_{T2} < V_T \quad (17)$$

$$V_{D1} < V_{D2} < V_T + V_T \quad (18)$$

โดยยังมีสมการความสัมพันธ์ของ $\frac{I_{D1}}{I_{D2} + I_{D4}}$ แทนกับสมการที่ (14)




รูปที่ 4 วงจรรวมด้านทานแบบเกอตัวที่ปรับค่า



รูปที่ 5 วงจรรวมด้านทานแบบเกอตัวที่ปรับค่า

3. ผลการทดสอบ

วงจรรูปที่ 4 และ 5 นำมาแก้สมการที่รวมด้านโปรแกรม Pspice ซึ่งใช้โมเดลของ European Silicon structure, ES2 ในเกณฑ์ Worst Case, Level 2 โดย \$M1, M2\$ มี \$W/L=5 \mu m/10 \mu m, M3, M4\$ มี \$W/L, 5 \mu m/10 \mu m, M5, M6\$ มี \$W/L=20 \mu m/2 \mu m, M7, M8\$ มี \$W/L, 2 \mu m/2 \mu m, I_1=60 \mu A, I_2, I_3, I_4, I_5, I_6, I_7, I_8, I_9, I_{10}, V_{D1}, V_{D2} = 4V\$ ผลการทดสอบพบว่าเมื่อปรับค่าแรงดันที่อินพุตตามรูปที่ 3 และรูปที่ 4 จะวัดค่าความต้านทานจริงโดยที่รวม (11)-(14) $\pm 1\%$



(ก)



(ข)

รูปที่ 6 แสดงกราฟความสัมพันธ์ของกระแสและแรงดันที่ปรากฏ
 ที่ V_D มีค่าจาก 0.5V ถึง -0.5V โดยที่ระดับละ 0.25 V
 ของแรงดันที่เกตของทรานซิสเตอร์

รูปที่ 7 แสดงกราฟความสัมพันธ์
 ของรูป

จะจลลภาพที่เกตของทรานซิสเตอร์รับค่าตัวแปรระดับ
 ที่ขั้วเกตของทรานซิสเตอร์มีคุณสมบัติที่จุดต่อตัวแปรได้แก่ผลลการ
 หลงของทรานซิสเตอร์ที่ขั้วเกตนี้ มีค่าที่เป็นเชิงเส้นสูง, มี
 ช่วงแรงดันที่เกตของทรานซิสเตอร์ที่ขั้วเกตที่ขั้วเกตที่ขั้วเกต และ
 ค่า I_{Dsat} มีค่าที่เกตของทรานซิสเตอร์ (1.1) 1% ที่

ความถี่ที่ความถี่ที่ความถี่ $f = 1\text{ kHz}$ และสัญญาณอินพุตขนาด
 V_{p-p}

5. เอกสารอ้างอิง

[1] อภิสิทธิ์ ชัยวัฒน์และ กอบชัย อดชาญ. "วงจรรวม
 ความถี่ต่ำแบบมอดูลด้วยกระบวนการ CMOS ใช้ซี
 MOS." การประชุมวิชาการ มหาวิทยาลัยราชภัฏรำไพพรรณี
 ที่ 19, หน้า 11, 15-17, 18, 7-8 พฤศจิกายน 2539.

[2] อภิสิทธิ์ ชัยวัฒน์, นนุ สันต์กร และ กอบชัย
 อดชาญ. "วงจรรวม CMOS ใช้ซี MOS ใช้ซี MOS
 ในขั้วเกตตัว." การประชุมวิชาการ มหาวิทยาลัยราชภัฏ
 รำไพพรรณีที่ 19, หน้า 101, 11, 103, พฤศจิกายน 2539.

[3] พงษ์ศักดิ์ กวี สอนพวง และ อภิศักดิ์ สอนพวง. "ตัว
 สั่นกันแบบ CMOS แบบใหม่." การประชุมวิชาการ
 มหาวิทยาลัยราชภัฏรำไพพรรณี, 18, หน้า 11, 556, 559,
 พฤศจิกายน 2539.

[4] K. Nagam, "New CMOS floating voltage controlled
 resistor," Electronics Letters, vol. 22, No.12, pp 667-
 668, June 1986.

[5] L. Baragi, A. Hyogo and K. Sekine, "A CMOS OPA
 ficr from Mobility reduction and body effect," I1-EE
 ISPAO S, pp 633-636, December 1999.



ลาดกระบัง

ศูนย์วิทยกรรมการศาสตราจารย์พระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ENGINEERING

ปีที่ 21 ฉบับที่ 1

มีนาคม 2547

1.	กระบวนการไฟโตโกราฟีบนซึบซึลิดคอนไดออกไซด์สำหรับสร้างสลายวงจรรวมแบบเทคโนโลยีซิลิคอนขนาด 5 ไมครอน	1
	<i>ธวิดา สุหาเวียง วีระ เท็งจันทร์ สุวศักดิ์ เบ็ญจเจริญ สมเกียรติ สุขเดช</i>	
2.	วงจรถ่ายสัญญาณแบบ เรท บู เรอ	7
	<i>ศุภจน์ หุ่นอึ้ง กลภักษ์ เดชะหาญ อภิวัฒน์ รัชชัยย์</i>	
3.	วงจรเรขาคณิตแบบเต็มคลื่นความถี่สูงและเชิงตรงสู่ด้วยเทคโนโลยีซิลิคอน	12
	<i>มณฑิ คุ้มเงิน สุวพันธุ์ สุวรรณใหญ่ลัด ทัฬหวัฒน์ พรหมณี กอบชัย เดชะหาญ</i>	
4.	การวิเคราะห์ผลประเมิณค่าสมรรถนะของวงจรเรดรัส ML-SS-CDMA โดยใช้ซอฟต์แวร์การจำลองแบบภาคสนาม	17
	<i>ณยศ พลายเพชร กอบชัย เดชะหาญ</i>	
5.	การวิเคราะห์สมรรถนะของระบบเครือข่ายท้องถิ่น WDM Bus ที่มีวิธีการเข้าถึงแบบ CSMA/CA	25
	<i>อัญชลดา วาศวิวัฒน์ กฤษณะพงศ์ ทัฬหวัฒน์ สุวิมล สันติสิริภักดิ์ เกียรติกร วงศ์โรจนภรณ์</i>	
6.	วงจรเรียงกำลังแอกทีฟแบบขนาน 3 เฟสที่ได้ตัววางจันท์กระแสแรงดันด้วยโครงข่ายประสาทเทียมได้แก่ประสมของอุปกรณ์ดิจิทัล	29
	<i>สิทธิ สุทธิพงษ์ วิจิตร กิตติเมศ</i>	
7.	การวิเคราะห์การกระจายของความเร็วในแบบนิวตันว่าไม่มีความสัมพันธ์ในทางกลศาสตร์	35
	<i>ภัทพงศ์ วัฒนศิริ สันนท พรวณดี</i>	
8.	สัณนิษฐานของปัจจัยทางกลศาสตร์ที่มีผลต่อความสามารถในการรับแรงดันของโพลีเมอร์ชนิดคอมโพสิตแบบเส้นใยถัก	41
	<i>นุภาพ นภัมโคงพันธ์ โจเซฟ เกลาวิ จงจิตรี จิรัญสม</i>	
9.	คุณลักษณะในการผลิตของตัวเก็บประจุชนิดฟิล์มบางชนิดโพลีเอสเตอร์	47
	<i>นัง โสภิตนภรทอง ณัฐวุฒิ วิริยะจิตรเมฆวน</i>	
10.	การพัฒนากระบวนการผลิตไมลิ่งก้อนกับโพลีโพรพิลีน	52
	<i>ณยศ ชาญพัฒนบุรณณ์ มณฑล สัจฉินตาภิระฤกษ์</i>	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A Rail to Rail Squaring Circuit

วงจรกำลังสองแบบ เรล ทุ เรล

ศุภชนม์ ไร่น้อยง กฤตชัย เชาชาภาณุ

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

อิทธิพงษ์ ชัยสาธิตาร์

คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

บทคัดย่อ

บทความนี้นำเสนอวงจรกำลังสองที่มีช่วงอินพุตปฏิบัติงานแบบ เรล ทุ เรล วงจรที่นำเสนอประกอบด้วย วงจรกำลังสองชุด N ซึ่งจะทำงานเมื่อ $V_i > 0$ และวงจรกำลังสองชุด P ซึ่งจะทำงานเมื่อ $V_i < 0$ หลักการทำงานของ วงจรกำลังสอง อาศัยคุณสมบัติกำลังสองของสมการเชิงเส้นที่ทำงานในช่วงอินพุต

ผลการทำแบบจำลองด้วยโปรแกรม PSpice ซึ่งพบว่าวงจรที่นำเสนอได้ โดยมีช่วงอินพุตปฏิบัติงานถึง 140 ของแรงดันไฟเลี้ยง และความถี่คutoff สูงถึง 37 MHz

Abstract

This paper proposes the squaring circuit with rail to rail input range. The proposed circuit consists of the N squaring circuit operating as $V_i > 0$ and the P squaring circuit operating as $V_i < 0$. The circuit bases on square law characteristic of CMOS operating saturation region.

Simulation results are demonstrated by PSpice program. They find that the circuit gives good results and has wide input range up 140 of power supplies and the -3 dB of the circuit is high about 37 MHz.

1. บทนำ

เทคนิคในการออกแบบวงจรอิเล็กทรอนิกส์ ได้ถูกพัฒนาโดยตลอด [1-2] เริ่มจากทรานซิสเตอร์ วงจรที่วงเรลในโหมดกระแส ซึ่งมีข้อดีที่ว่าไม่มีความดันตกคร่อมที่อินพุตและเอาต์พุต ช่วงอินพุตปฏิบัติงานไม่ได้รับตรงกับความถี่ของอินพุต ต่อมาการพัฒนาระบบที่เล็กหรือที่เรียกว่า ไมโครชิป ได้พัฒนาไปที่ขนาดเล็กลงหรือที่เรียกว่า ไมโครชิป และมีการ

ทำงานที่ไฟเลี้ยงต่ำหรือที่เรียกว่า เซลล์แบตเตอรี่ เพื่อให้สามารถใช้งานของภาคเคลื่อนที่มากขึ้น ดังนั้นการออกแบบวงจรที่ทำงานภายใต้แรงดันไฟเลี้ยงต่ำจึงเป็นที่นิยม แต่ปัญหาของการออกแบบวงจรที่ไฟเลี้ยงต่ำ ไฟเลี้ยงต่ำคือ ช่วงอินพุตปฏิบัติงานก็จะถูกจำกัดโดยการลดลงของแรงดันไฟเลี้ยง ขณะที่สัญญาณความถี่ต่างๆมีขนาดที่เพิ่มขึ้นที่อินพุต การขยายสัญญาณจะเกิดปัญหาการบิดเบือน (SN ratio) และเมื่อสัญญาณได้


ออกแนววงจรที่มีช่วงคินพุทแบบ แรล ทู เรล เพื่อรองรับการทำงานที่แรงดันไฟเลี้ยงต่ำ ซึ่งมีข้อดีคือช่วยเพิ่มอัตราส่วนของสัญญาณต่อสัญญาณรบกวน

ในปัจจุบันมีผู้นำเสนอวงจรที่มีช่วงอินพุทปฏิบัติการแบบ แรล ทู เรล ไว้หลายบทความ เช่น วงจรทรานสดักต์แอมป์แบบ แรล ทู เรล [3] วงจรอินพุทแบบปีเพอ แรล ทู เรล [4] วงจรแบบ แรล ทู เรล [5] และวงจรสายพาราสิตแบบ แรล ทู เรล [6]

วงจรถ้าถึงสองเป็นวงจรรวมที่มีการนำเอาประยุกต์ใช้งานอย่างกว้างขวางในระบบโทรคมนาคม และระบบเครื่องมือวัด เช่น วงจรทวีคูณถี่ (Frequency Doublers) วงจรตรวจวัดค่าแอมพลิจูดสัญญาณไซม์ (Peak Amplitude Detector) เป็นต้น ดังนั้นบทความนี้จะนำเสนอวงจรถ้าถึงสองแบบ แรล ทู เรล ที่ทำงานภายในแรงดันไฟเลี้ยงต่ำ

2. หลักการทำงาน

รูปที่ 1 แสดงหลักการทำงานของ วงจรถ้าถึงสองที่นำเสนอ ซึ่งประกอบด้วย วงจรถ้าถึงสองชุด N (X'_n) วงจรถ้าถึงสองชุด P (X'_p) และวงจรถ้าถึงสองแบบ



รูปที่ 1 หลักการทำงานของวงจรถ้าถึงสองที่นำเสนอ


กำหนดให้ทรานซิสเตอร์ทุกตัวทำงานในช่วงอิมิต์ซึ่งมีสมการกระแสเดรนคือ

$$I_D = K(V_{GS} - V_T)^2 \tag{1}$$

โดยที่

$$K = \left[\frac{\mu_0 C_{ox} W}{2L} \right]$$

วงจรถ้าถึงสองชุด N ประกอบด้วย NMOS 2 ตัว กับแหล่งจ่ายกระแส 1 ตัว ซึ่งแสดงได้ดังรูปที่ 2



รูปที่ 2 วงจรถ้าถึงสองชุด N

จากรูปที่ 2 พบว่า I_{B1} ทำหน้าที่ควบคุม V_{GS} ของ M_2 ให้คงที่ โดยที่ความสัมพันธ์ดังนี้

$$V_{GS2} = \sqrt{\frac{I_{B1}}{K_N}} + V_{TN} \tag{2}$$

และกระแสเดรนของ M_1 สามารถหาได้โดย

$$I_{D1} = K_N (V_1 - V_{GS2} - V_{SS} - V_{TN})^2 \tag{3}$$

แทนสมการ (2) ใน (3) จะได้

$$I_{D1} = K_N \left(V_1 - \sqrt{\frac{I_{B1}}{K_N}} - V_{SS} - 2V_{TN} \right)^2 \tag{4}$$


และถ้าออกแบบให้ $\sqrt{\frac{I_{B1}}{K_N}} = -V_{SS} - 2V_{TN}$ สมการที่

$$(4) \text{ สามารถเขียนใหม่เป็น}$$

$$I_{D1} = K_N V_1^2 \tag{5}$$

วงจรถ้าถึงสองชุดนี้ได้เมื่อ $V_1 > 0$ เท่านั้น แต่ถ้า $V_1 < 0$ M_1 จะไม่มีกระแส เพราะ $V_{GS1} < V_{TN}$ ดังนั้นเพื่อให้วงจรถ้าถึงสองชุดทำงานในช่วงที่คินพุทเป็นลบจึงต้องออกแบบวงจรถ้าถึงสองชุด P

วงจรกำลังสองชุด P ประกอบด้วย PMOS 2 ตัวที่เหมือนกัน (ตัว ซึ่ง แสดง ให้ ดัง รูป ที่ 3)



รูปที่ 3 วงจรกำลังสองชุด P


การที่ I_{DS} จะเหมือนกับวงจรกำลังสองชุด N โดยกระแสทรานซิสเตอร์ MS คือ

$$I_{DS} = K_P (V_i + V_{GS6} - V_{DD} - V_{TP})^2 \quad (6)$$

และ

$$I_{DS} = K_P V_i^2 ; V_{GS6} = V_{DD} - V_{TP} \quad (7)$$

วงจรจะทำงานได้ในช่วงที่ $V_i < 0$ เท่านั้น และเพื่อให้วงจรทำงานได้ทั้งอินพุตบวกและลบ ต้องนำวงจรกำลังสองชุด N รวมกับวงจรกำลังสองชุด P ดังแสดงในรูปที่ 4 โดยมี วงจรสะท้อนกระแสซึ่งประกอบด้วย M_3 และ M_4 ทำหน้าที่กักตัวทิศทางของกระแส I_{D1} ให้ไหลทิศทางเดียวกับ I_{DS}



รูปที่ 4 วงจรกำลังสองที่นำเสนอง

กำหนดให้ M_3 และ M_4 มีขนาด W/L เท่ากัน ทำให้อัตราการสะท้อนกระแสเป็น 1:1 จะทำให้ $I_{D1} = I_{D4}$ วงจรรูปที่ 4 จะได้กระแสหารทุกเทิด

$$I_D = I_{D4} + I_{DS} \quad (8)$$

ใช้สมการ (5), (7), (8) จะ ได้

$$I_D = K_N V_i^2 + K_P V_i^2 \quad (9)$$

เมื่อทำการป้อนอินพุตแอมพลิจูด V_i ให้กับวงจร วงจรจะแบ่งแอมพลิจูด ออกเป็นสองส่วนคือชุด N และชุด P โดยชุด N จะรับอินพุตด้านบวก และชุด P จะรับอินพุตด้านลบ ซึ่งอินพุต ผลรวมการที่ (9) และเพื่อวงจรทำงานได้ถูก ต้องกำหนด $K_N = K_P$ ซึ่งสามารถทำได้ โดยการปรับขนาดของ W ของทรานซิสเตอร์ M_1 และ M_2

3. ช่วงอินพุตปฏิบัติงาน

ช่วงอินพุตปฏิบัติงานของวงจรสามารถพิจารณาเป็นสองกรณีคือ ด้านบวกและด้านลบ โดยด้านบวกสามารถพิจารณาได้จากวงจรกำลังสองชุด N โดยจากแรงดันโวลเทจ ที่งานทรานซิสเตอร์ที่ $V_{TNS} = V_{TNS} - V_i$ ดังนั้นที่แรงดัน M_2 ของวงจรรูปที่ 4 จะ ได้

$$V_{GS2} = V_{TNS} + V_{TNS} \quad (10)$$

เมื่อแทน $V_G = V_i$ และ $V_D = V_{DD}$ จะ ได้ ช่วงอินพุตปฏิบัติงานด้านบวกคือ

$$V_i = V_{DD} + V_{TNS} \quad (11)$$

ช่วงอินพุตปฏิบัติงานด้านลบสามารถพิจารณาได้จากวงจรกำลังสองชุด P โดยพิจารณาเหมือนกับของชุด N ดังนั้นการพิจารณา M_6 ของ รูปวงจรรูปที่ 4 ซึ่งจะได้ช่วงอินพุตปฏิบัติงานด้านลบคือ

$$V_i = V_{SS} + V_{TP} \quad (12)$$

และจากสมการที่(11) และ (12) ช่วงอินพุตที่ปฏิบัติงาน
 ด้านบวกจะพิจารณา M_2 และช่วงอินพุตที่ปฏิบัติงาน
 ด้านลบจะพิจารณา M_6 ซึ่งเป็นไปตามสมการ

$$V_{SS} + V_{TP} < V_i < V_{DD} + V_{TN}$$

ถ้าเราจำกัดให้ $V_{DD} = V_{SS} = \pm 2V$

$V_{TP} = -0.93V$ และ $V_{TN} = 0.67V$ จะได้

$$-2.93 < V_i < 2.67 \quad (13)$$

จากสมการที่ (13) พบว่าอินพุตสามารถสวิงได้กว้าง
 ถึง 140 % ของแรงดันไฟเลี้ยง

4. ผลการทดสอบ


เราได้จำลองการทำงานของวงจรที่นำเสนอ
 ด้วยการใช้โปรแกรม PSpice โดยใช้โมเดลของ
 ทรานซิสเตอร์เทคโนโลยี 0.5µm ของ MOSIS ซึ่งมี
 ขนาด (W/L) ของทรานซิสเตอร์ดังนี้

ตารางที่ 1 ขนาดของมอดูลทรานซิสเตอร์

ทรานซิสเตอร์	ขนาด W/L
M1	1µm / 10µm
M2	1µm / 2.9µm
M3-M4	3µm / 0.75µm
M5	5µm / 1µm
M6	2µm / 2µm

แรงดันเทรชโวลด์ของทรานซิสเตอร์ คือ $V_{TN} =$
 $0.69V$ $V_{TP} = -0.93V$ ในการทดสอบนี้ใช้ไฟเลี้ยง
 $V_{DD} = V_{SS} = \pm 2V$ $I_B = 2 \mu A$ และ $R_L = 1 k\Omega$
 ผลการทดสอบหุ้ยสมบัติทางด้าน DC แสดงในรูปที่ 5
 ซึ่งจะเห็นได้ว่าวงจรมีช่วงอินพุตที่กว้างกว่าแรงดันไฟ

เลี้ยง ความถี่ตอบสนองของวงจรถแสดงในรูปที่ 6 เมื่อ
 $V_i = 2 \sin \omega t$ และรูปที่ 7 แสดงผลของวงจรถึง
 สองเมื่อกทำเป็นวงจรถวิควมถี่ โคตป้อนอินพุตเป็น
 สัญญาณไซน์ ($V_i = 2 \sin 2000\pi$)



รูปที่ 5 หุ้ยสมบัติทางด้าน DC



รูปที่ 6 ความถี่ตอบสนองของวงจรถ



รูปที่ 7 ผลของวงจรถกำลังขงเมื่อทำเป็นวงจรถวิ
 ความถี่ โคตป้อนอินพุตเป็นสัญญาณไซน์

5.สรุป

วงจรถกำลังขงที่มีช่วงอินพุตแกว เรด ชู เรด
 ประกอบด้วยทรานซิสเตอร์จำนวน 6 ตัว และแกว
 ข้างกระแต 2 ตัว ซึ่งจะเห็นว่าวงจรถกำลังขงนี้มีใช้
 จำนวนคู่ทรานซิสเตอร์น้อยซึ่งเหมาะที่จะทำเป็นวงจรถรวม

ผลการทดสอบ พบว่าวงจรถทำงานภายใต้
 แรงดันไฟเลี้ยงที่ต่ำ ($V_{DD} = V_{SS} = 2V$) ซึ่งมีอินพุต

ทวีแรงถึง 140 ของแรงดันไฟเลี้ยง ความถี่ของสมของข
วงจรสูงถึง 37 MHz วงจรที่นำเสนอนี้ถูกออกแบบที่
จะนำไปใช้ในระยะเวลาหรือวงจรที่ต้องการทำงานภายใต้
แรงดันไฟเลี้ยงต่ำ

Conveyors.” ISGIT 2001 pp.71-74.
Thailand, 2001.

6. เอกสารอ้างอิง

- [1] C.Toumazou, J.Lidgley and D.Haigh,
“Analogue IC Design :The Current Mode
Approach,” IEE Apr.1990.
- [2] S.Yan and F.Sanchez-Sincicio, “Low
Voltage Analog Circuit Design
Techniques: A tutorial,” IEICE Trans.
Fundamentals, Vol.E83-A, No. 2Feb. 2000.
- [3] A. A. El-Adawy and A. M. Soliman, “ A
Low Voltage Single Input Class AB
Transconductor With Rail to Rail Input
Range,” IEEE Trans.Circuit and System –
Part I ,Vol.47, No.2, pp.236-242, Feb. 2000.
- [4] S. Sakurai and M. Ismail, “Robust Design
of Rail to Rail CMOS Operational
Amplifiers For a Low power supply
voltage,” IEEE J.Solid-State Circuits,
Vol.31, No.2. pp.146-156, 1996
- [5] K. Tanno, O. Ishizuka and Z. ang, “A
 $1_{-}V_{DD}$ Input Range. Four-Quadrant
Analog Multiplier Using Neuron-MOS
Transistors,”IEICE Trans. Electron., Vol.
E82-C No.5 May 1999.
- [6] S.Thupthawash and V.Kasemsuwan, “1.1
Volts Rail To Rail CMOS Current

ประวัติผู้เขียน

นายสุพจน์ หุ่นย่อง ภูมิลำเนา จังหวัดตรัง สำเร็จการศึกษาในระดับปริญญาตรี หลักสูตรวิศวกรรมศาสตรบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ จากมหาวิทยาลัยเทคโนโลยีมหานคร ปีการศึกษา 2541 และในปีการศึกษา 2542 ได้เข้าศึกษาต่อในระดับปริญญาโท หลักสูตรวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปัจจุบันทำงานในตำแหน่งวิศวกร บริษัทเรียลไทม์แอนด์แซ็คคอมมูนิเคชั่น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้