

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องควบคุมด้วยรหัส DTMF แบบไร้สาย



เลขหมู่.....  
เลขทะเบียน.....**62285**  
วัน,เดือน,ปี - 8 ส.ค. 2549

b..... 1161688x  
i.....

โครงการพิเศษนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตรบัณฑิต  
ภาควิชาฟิสิกส์ประยุกต์  
คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2548

# Wireless DTMF Controller

The seal of King Mongkut's Institute of Technology Ladkrabang is a circular emblem. It features a central five-tiered umbrella (parasol) with a sunburst above it. The umbrella is flanked by two smaller, three-tiered umbrellas. The entire emblem is surrounded by a decorative border with Thai script. The text 'Koravit Khemwongthong' and 'Kanit Anakul' is overlaid on the seal.

Koravit Khemwongthong  
Kanit Anakul

A Special Project Submitted in Partial Fulfillment of the Requirement for the Degree of Bachelor  
Of Science

Department of Applied Physics

Faculty of Science

KingMongkut's Institute of Technology Ladkrabang

Academic Year 2005

โครงการพิเศษเรื่อง

เรื่องควบคุมด้วยรหัส DTMF แบบไร้สาย

นักศึกษา

นาย กรวิข เข็มวงศ์ทอง

นาย คณิต อาณากุล

ภาควิชา

ฟิสิกส์ประยุกต์

สาขาวิชา

ฟิสิกส์ประยุกต์-โซลิตสเตทอิเล็กทรอนิกส์

อาจารย์ที่ปรึกษา

รศ. วิชิต ศิริโชติ

ภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
อนุมัติให้โครงการพิเศษฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรวิทยาศาสตร-  
บัณฑิต

คณะกรรมการตรวจสอบ	ลายมือชื่อ
ประธานกรรมการ กรรมการ กรรมการ กรรมการที่ปรึกษา	อ. วิฑูรย์ ยินดีสุข อ. ภูมินทร์ จินดาจิราวัฒน์ ดร. ปิติพร ถนอมงาม รศ. วิชิต ศิริโชติ

.....  
(รองศาสตราจารย์วิชาญ เตชิตธีระ)  
หัวหน้าภาควิชาฟิสิกส์ประยุกต์

ลิขสิทธิ์ของภาควิชาฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

โครงการพิเศษ เรื่อง/ปัญหาพิเศษ	เครื่องควบคุมด้วยรหัสDTMFแบบไร้สาย
นักศึกษา	นาย กรวิช เข้มวงศ์ทอง นาย คณิต อาณากุล
ภาควิชา	ฟิสิกส์ประยุกต์ คณะวิทยาศาสตร์
สาขาวิชา	ฟิสิกส์ประยุกต์
อาจารย์ที่ปรึกษา	รองศาสตราจารย์ วิชิต ศิริโชติ

#### บทคัดย่อ

โครงการพิเศษนี้ได้ออกแบบ และสร้างเครื่องควบคุมอุปกรณ์ไฟฟ้าระยะไกลด้วยรหัสDTMFวงจรสร้างขึ้นด้วยไมโครคอนโทรลเลอร์ขนาด 8 บิต ตระกูลAVR MEGA16 วงจรส่วนหน้าประกอบด้วยวงจรตรวจจับสัญญาณกริ่งและซีพ็ดอครหัสDTMF MT8870 โปรแกรมควบคุมได้พัฒนาด้วยภาษา C เอาท์พุท มีรีเลย์ทั้งหมด4 ช่อง รหัสควบคุมสามารถส่งจากโทรศัพท์บ้านพักอาศัยหรือโทรศัพท์ไร้สายด้วยรหัสอย่างง่าย

**Special Project Title**      Wireless DTMF controller

**Name**                              Mr. Korravit   Khemwongthong  
   Mr. Kanit      Anakul

**Department**                      Applied Physics **Faculty of Science**

**Program**                              Applied Physics

**Academic Year**                    2005

**Special Project Adviser**        Associate Professors Wichit Sirichote

#### **ABSTRACT**

A device used for remote controlling appliances by DTMF coding has been designed and built. The circuit is based on AVR MEGA16 8-bit microcontroller. The input front-end consists of ring detector and DTMF decoder chip, MT8870. The firmware was developed using c language. The output has 4-channel relays. The control code can be sent by home phone or wireless phone with simple coding easily

## กิตติกรรมประกาศ

โครงการนี้สำเร็จลุล่วงได้ดี เนื่องจาก รศ.วิชุด ศิริโชติ ผู้ให้คำปรึกษาและคำแนะนำเกี่ยวกับโครงการพิเศษ อำนวยความสะดวกในการใช้อุปกรณ์และสถานที่ทำการทดลอง

ขอขอบคุณ อ. เบญจพล ต้นธุ์ สำหรับคำปรึกษาและอุปกรณ์

ขอขอบคุณ เว็บไซต์ของมหาวิทยาลัยขอนแก่นที่ช่วยให้ข้อมูลในการทำโครงการนี้ และขอขอบคุณเว็บไซต์ Google ที่ทำให้เราหาข้อมูลและเอกสารต่างๆได้โดยง่าย

ขอขอบคุณเพื่อนๆทุกคน ที่คอยช่วยเหลือและให้กำลังใจในการโครงการนี้

สุดท้ายนี้ขอกราบขอบพระคุณ บิดา มารดา ที่ให้ความอุปการะทุนให้ได้ร่ำเรียนและกำลั้งใจตลอดมา

นาย กรวิช เจ็มวงศ์ทอง

นาย ศณิต อาณากุล

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญรูป	ฉ
สารบัญตาราง	ช
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของโครงการพิเศษ	1
1.2 วัตถุประสงค์	2
1.3 ขอบเขตของการวิจัย	2
1.4 ผลการทดลองและอภิปรายผล	2
1.5 สรุปและข้อเสนอแนะ	3
บทที่ 2 ทฤษฎีและหลักการ	4
2.1 หลักการทำงานของเครื่องโทรศัพท์	4
2.2 หลักการทำงานของเครื่องสื่อสารไร้สาย	6
2.2.1 พื้นฐานการสื่อสาร	6
2.2.2 ความรู้พื้นฐานการสื่อสารไร้สาย	8
2.2.3 แถบคลื่นแม่เหล็กไฟฟ้า	8
2.2.4 ระบบคลื่นพาหะที่เป็นคลื่นวิทยุ	11
2.2.5 การมอดูเลชัน	11
2.2.6 เครื่องส่งสัญญาณวิทยุ	11
2.2.7 เครื่องรับสัญญาณ	14
2.3 ระบบเครือข่ายของโทรศัพท์ไร้สาย	15
2.4 การถอดรหัสสัญญาณ DTMF	20
บทที่ 3 วิธีดำเนินการวิจัย	23
3.1 ส่วนของวงจร	23
3.1.1 บล็อกไดอะแกรมแสดงระบบการทำงาน	23
3.1.2 โครงสร้างของ MT8870	24

## สารบัญ (ต่อ)

	หน้า
3.1.3 วงจรตรวจจับสัญญาณกระดิ่ง	26
3.1.4 ส่วน Output	27
3.2 ส่วนของโปรแกรม	29
บทที่4 การทดลองและผลการทดลอง	30
4.1 การทดลองเกี่ยวกับภาคจ่ายไฟ	30
4.2 การทดลองเกี่ยวกับวงจรพาวเวอร์รีเลย์	30
4.3 การทดลองเกี่ยวกับสัญญาณกระดิ่ง	30
4.4 การทดลองควบคุมการยกและวางสายโทรศัพท์	30
4.5 การทดลองวงจรถอดรหัสสัญญาณ DTMF เป็น Binary Code	31
บทที่5 สรุปและขอเสนอแนะ	33
5.1 สรุปผลการดำเนินงาน	33
5.2 ข้อเสนอแนะ	33
เอกสารอ้างอิง	34
ภาคผนวก	35

## สารบัญรูป

	หน้า
รูปที่1.1 แสดงภาพประกอบอุปกรณ์ที่เกี่ยวข้อง	1
รูปที่1.2 แผนผังการทำงานของDTMF	1
รูปที่2.1 แสดงการหมุนหมายเลข3	4
รูปที่2.2 แสดงค่าความถี่ของโทรศัพท์ชนิดกดปุ่ม	5
รูปที่2.3 แสดงโลเคิลรูป	6
รูปที่2.4 แสดงแสดงส่วนประกอบของระบบสื่อสาร	7
รูปที่2.5 ส่วนประกอบการสื่อสารของโทรศัพท์เคลื่อนที่	15
รูปที่2.6 ช่องสัญญาณ	17
รูปที่2.7 FDMA, TDMA, CDMA Multiple Access	17
รูปที่2.8 FDMA	18
รูปที่2.9 TDMA	19
รูปที่2.10 CDMA	20
รูปที่2.11 ตัวอย่างเช่นกด ปุ่ม 5 จะสร้างความถี่ต่ำที่ 770Hz ความถี่สูงที่ 1336Hz	21
รูปที่2.12 แถบความถี่	21
รูปที่3.1 บล็อกไดอะแกรมของการทำงานของวงจรแปลงสัญญาณ โทรศัพท์	23
รูปที่3.2 แสดง โครงสร้างภายในของ MT8870	24
รูปที่3.3 วงจรMT8870	26
รูปที่3.4 วงจรตรวจจับสัญญาณกระดิ่ง	27
รูปที่3.5 ส่วนของ Output	27
รูปที่3.6 วงจร DTMF	28
รูปที่3.7 FLOW CHART การทำงานของวงจร	29
รูปที่4.1 วงจรเสริมการทดลองรหัสสัญญาณ	31

## สารบัญตาราง

	หน้า
ตารางที่ 1.1 ตารางแสดงระยะเวลาการดำเนินงาน	3
ตารางที่ 2.1 แสดงความถี่ของหมายเลขแต่ละปุ่มกด	22
ตารางที่ 3.1 เลขฐาน 2 กับฐาน 10 ที่ถอดรหัสได้ออกมาจากการกดปุ่มโทรศัพท์	25
ตารางที่ 4.1 เลขฐาน 2 และเลขฐาน 10 จากการกดปุ่มโทรศัพท์	32




# บทที่ 1


## บทนำ

### 1.1 ความเป็นมาของโครงการ

ในปัจจุบันการติดต่อสื่อสารได้มีบทบาทสำคัญมากกับชีวิตประจำวัน ระบบโทรศัพท์ก็เป็นสิ่งหนึ่งที่ช่วยอำนวยความสะดวกอย่างมาก ไม่ว่าจะอยู่ไกลแค่ไหน ก็ยังสามารถพูดคุยกันได้ทุกที่ทุกเวลา โทรศัพท์มือถือก็เป็นอีกหนึ่งทางเลือก ที่สะดวกมาก และมีการพัฒนาอย่างรวดเร็ว ระบบสัญญาณ DTMF(Dual Tone Multi Frequency)ที่ใช้ในโทรศัพท์แบบปุ่มกด ที่ให้สัญญาณที่แตกต่างกันในแต่ละปุ่ม จึงได้มีผู้คิดค้นนำสัญญาณ DTMF มาใช้ประโยชน์ โดยสามารถนำมาใช้สำหรับควบคุมอุปกรณ์ไฟฟ้าต่างๆ ผ่านทางคู่สายโทรศัพท์ จึงเป็นแนวคิดที่จะนำมาใช้เป็นเครื่องควบคุมสัญญาณไร้สายจากระยะไกล(wireless remote control signal) โดยใช้เครื่องรับ-ส่งสัญญาณแปลงสัญญาณที่ได้แล้วส่งไปที่ micro controller เพื่อขับกระแสไฟฟ้า แล้วนำไปใช้ควบคุมอุปกรณ์ไฟฟ้า ทำให้สามารถควบคุมได้จากระยะไกล ได้อย่างมีประสิทธิภาพ トラบเท่าที่สัญญาณไปถึง ซึ่งไกลกว่าแบบ คลื่นอินฟราเรด



รูปที่ 1.1 แสดงภาพประกอบอุปกรณ์ที่เกี่ยวข้อง



รูปที่ 1.2 แผนผังการทำงานของDTMF

## 1.2 วัตถุประสงค์

1. เป็นการศึกษาถึงการถอดรหัสสัญญาณ DTMF เพื่อใช้ในการควบคุมอุปกรณ์ผ่านทางเครื่องรับ-ส่งสัญญาณเสียง ซึ่งเป็นตัวรับ-ส่งสัญญาณ DTMF
2. สามารถนำไปประยุกต์ใช้กับการควบคุมเครื่องมือผ่านทางโทรศัพท์ได้เนื่องจากใช้สัญญาณDTMFเหมือนกัน
3. ศึกษาการทำงานของอุปกรณ์ต่างๆที่ใช้ร่วมกัน

## 1.3 ขอบเขตของการวิจัย

1. สามารถเชื่อมต่อเข้ากับโทรศัพท์แบบกดปุ่มได้
2. สามารถกดปุ่มโทรศัพท์สั่งให้อุปกรณ์ทำงานได้จากระยะไกล

## 1.4 ขั้นตอนการวิจัยและระยะเวลาในการดำเนินงาน

เริ่มแรกศึกษาจากทฤษฎี จะเป็นการศึกษาถึง การแปลงสัญญาณที่รับจากโทรศัพท์ ว่าผู้ส่งกดหมายเลขใด, หลักการทำงานของ Ring detector และ DTMF decoder, หลักการทำงานของ microcontroller ต่อมาจะเป็นขั้นตอนดำเนินงานในด้านการออกแบบวงจรและต่อวงจรแต่ละส่วนเข้าด้วยกัน ต่ออุปกรณ์ที่จะใช้ทดลองเข้ากับชุด microcontroller ต่อมาทำการเขียนโปรแกรมควบคุมอุปกรณ์และทดสอบการทำงานของอุปกรณ์ แล้วบันทึกผล

ขั้นตอนและวิธีการดำเนินงาน	2548							2549		
	ม.ย.	ก.ค.	ส.ค.	ก.ย.	ต.ค.	พ.ย.	ธ.ค.	ม.ค.	ก.พ.	มี.ค.
1. ศึกษาข้อมูล	↔									
2. ออกแบบและจัดหาอุปกรณ์		↔								
3. ศึกษาการทำงานจริง			↔							
4. เขียนโปรแกรมควบคุม					↔					
5. ปรับปรุงแก้ไขข้อผิดพลาด								↔		
6. วิเคราะห์และสรุปผล									↔	
7. จัดทำรายงานฉบับสมบูรณ์	↔									

ตารางที่ 1.1 ตารางแสดงระยะเวลาการดำเนินงาน

### 1.5 ผลที่คาดว่าจะได้รับ

สามารถทำการสั่งให้อุปกรณ์ไฟฟ้าทำงานจากระยะไกลได้จากโทรศัพท์ที่มีปุ่มกด และยังสามารถควบคุมอุปกรณ์ไฟฟ้าต่างๆได้ โดยการต่อเข้ากับชุด Micro controller ที่เตรียมไว้แล้ว

## บทที่ 2

### หลักการทํางานของโทรศัพท์และการสื่อสารไร้สาย

#### 2.1 หลักการทํางานของเครื่องโทรศัพท์

เครื่องโทรศัพท์จัดเป็นอุปกรณ์ปลายทางอย่างหนึ่ง ทำหน้าที่รับ-ส่งสัญญาณเสียงพูดระหว่างผู้เช่า(Subscriber) โดยทำหน้าที่แปลงพลังงานเสียงเป็นพลังงานไฟฟ้า ส่งไปในสายและในทางกลับกันก็เปลี่ยนพลังงานไฟฟ้ากลับมาเป็นพลังงานเสียง นอกจากนั้นเครื่องโทรศัพท์ยังทำหน้าที่ต่อไปนี้


1. ทำหน้าที่ส่งสัญญาณเสียงเรียกไปยังชุมสายท้องถิ่น(Local-Exchange), (Hook-off)
2. ทำหน้าที่ส่งสัญญาณCodeที่ใช้แทนเลขหมายของผู้ที่ถูกเรียก (Subscriber)
3. ทำหน้าที่รับส่งสัญญาณ โทน(Tone) ที่ตอบรับจากชุมสาย ตลอดจนสัญญาณเรียก (Ringing Tone)
4. ทำหน้าที่ส่งสัญญาณยกเลิกการติดต่อเรียกไปยังชุมสาย(Hook-On)

ส่วนประกอบหลักของเครื่องโทรศัพท์แบ่งออกได้เป็น 3 ส่วนดังนี้

1. ส่วนรับส่งสัญญาณเสียงพูด(Speech Transmission)
2. ส่วนกำเนิดสัญญาณ(Generator Tone)CODE เลขหมายของผู้ที่ถูกเรียก
3. ส่วนที่รับสัญญาณเรียกจากชุมสาย(Ringing Tone) นอกจากนี้โทรศัพท์ยังแบ่งออกเป็น 2 ชนิด คือ

- 1.แบบหมุน(Rotary dial)

โทรศัพท์ชนิดนี้สร้างสัญญาณจากกระแสดูบ โดยต่อเข้ากับอุปกรณ์สวิตซ์ ที่ทำหน้าที่ในการ “เปิด”และ “ปิด” เข้ากับกลไกการหมุนเลขหมายในเครื่อง ทำให้กระแสพัลส์ตอบสนองเข้ากับเลขหมายที่หมุนดังรูปที่ 2.1




รูปที่ 2.1 แสดงการหมุนหมายเลข 3

จากรูปช่วงพัลส์แต่ละลูกจะมีค่าเท่ากับ 100 มิลลิวินาทีและจากการใช้มือหมุนพบว่า ช่วงเวลาเฉลี่ยก่อนหมุนแต่ละเลขมีค่าประมาณ 0.5 วินาที- 3วินาที

## 2. แบบกดปุ่ม(Touch Tone)


โทรศัพท์ชนิดนี้สร้างสัญญาณDTMF (Dual Tone Multiple Frequency) ในการส่งเลขหมาย โดยการกดแต่ละเลขหมายบนหน้าปัดโทรศัพท์ จากการกดแต่ละปุ่มจะมี 2 ความถี่ส่งออกไปพร้อมกัน ดังรูปที่ 2.2



รูปที่ 2.2 แสดงค่าความถี่ของโทรศัพท์ ชนิดกดปุ่ม

ความถี่แต่ละคู่ที่ออกไปจะมีค่าประมาณ 40 มิลลิวินาที และช่วงเวลาระหว่างเลขหมายมีค่า 60 มิลลิวินาทีเป็นอย่างต่ำ โทรศัพท์กดปุ่มจึงทำงานเร็วกว่าแบบหมุนประมาณ 10 เท่า

Local Loop: ความหมายของLocal Loop คือสายส่ง 2-wire จากเครื่องโทรศัพท์ไปยังชุมสายปลายทางและมีค่าอิมพีแดนซ์ของสายประมาณ 500-1000 โอห์ม แต่ค่าที่ใช้ทั่วไปคือ 600 โอห์ม ถ้าในชุมสายปลายทางมีการติดตั้งแหล่งจ่ายไฟร่วมDCขนาด 48 โวลต์ ให้แต่ละลูกของผู้ใช้โทรศัพท์ ลวดตัวนำ 2 เส้นในลูปมีชื่อว่า ทิป(Tip) และริง(Ring)โดยริงจะต่อกับสัญญาณไฟ -48 โวลต์(DC) ทิปจะต่อกับกราวด์ดังรูป 2.3



รูปที่ 2.3 แสดงโลทิลูป


เมื่อผู้ใช้โทรศัพท์ยกหูโทรศัพท์ที่มีผลทำให้สวิตช์ปิดลง(Hook off) จากนั้นกระแสไฟฟ้าตรงDC ขนาด 20 mA ไหลวนอยู่ในลูปซึ่งสถานะยกหูโทรศัพท์นี้ ระดับแรงดันไฟฟ้าระหว่างทิวกับริงมีค่าลดลงประมาณ 4 โวลต์

สัญญาณเสียงพูดจากเครื่องโทรศัพท์ถูกส่งไปในทิศทางหนึ่งภายในลูป โดยทำให้เกิดการเปลี่ยนแปลงเล็กน้อยภายในกระแสลูป(20 mA) ซึ่งเกิดจากสัญญาณ ACทับบนกระแสลูป DC

## 2.2 หลักการทำงานของ การสื่อสารไร้สาย

### 2.2.1 พื้นฐานการสื่อสาร

หลักการสื่อสารคือ ขั้นตอนและเทคโนโลยีต่างๆที่ทำให้สามารถส่งหรือแปลความหมายของข้อมูลข่าวสารได้ ซึ่งเป็นกระบวนการในการแลกเปลี่ยนข้อมูลข่าวสารกัน ในการติดต่อสื่อสารกันในระยะทางไกลๆอาจจะไม่สะดวกในการใช้สายส่งเป็นตัวนำพาของสัญญาณข้อมูลข่าวสาร หรืออาจต้องใช้สายส่งเป็นระยะทางยาวมาก ทำให้สิ้นเปลืองสาย ดังนั้นมนุษย์จึงได้คิดค้นและพัฒนาวิธีการเทคนิคใหม่ๆขึ้นมา เพื่อลดขีดจำกัดในด้านต่างๆของการสื่อสาร ดังเช่นการพัฒนาของการสื่อสารไร้สาย สำหรับคำว่าไร้สายนั้นแสดงให้เห็นว่าสื่อตัวกลางที่นำพาสัญญาณให้กับระบบสื่อสารนั้นไม่จำเป็นต้องใช้สาย แต่มีการใช้เทคนิคและวิธีการเข้ามาช่วยในการนำพาข้อมูลข่าวสารผ่านตัวกลางที่ไม่สามารถมองเห็นได้ ก่อนจะเริ่มกล่าวต่อไปในรายละเอียดของระบบการสื่อสารไร้สาย ขอให้พิจารณาองค์ประกอบของระบบการสื่อสารไร้สาย ซึ่งมีลักษณะเช่นเดียวกันกับองค์ประกอบโดยทั่วไปของการสื่อสารทุกประเภท ดังรูป 2.4



รูปที่ 2.4 แสดงส่วนประกอบของระบบสื่อสาร

จากรูป 2.4 ระบบสื่อสารไม่ว่าในรูปแบบใดจะมีส่วนประกอบพื้นฐานที่เหมือนกันอยู่ 4 อย่างดังนี้

1. ตัวส่งสัญญาณ (Transmitter) คือ วงจรอิเล็กทรอนิกส์ที่ถูกออกแบบมาเพื่อที่จะแปลงข้อมูลข่าวสารหรือเสียงพูดให้เป็นสัญญาณรูปแบบที่สามารถส่งออกไปในตัวกลางหรือช่องสัญญาณ ได้แก่ อุปกรณ์ที่ใช้ในการส่งสัญญาณคลื่นวิทยุ ไมโครเวฟ เครื่องส่งวิทยุกระจายเสียง เป็นต้น
2. สื่อกลาง หรือช่องสัญญาณ (Communication Channel) เป็นตัวกลางที่ให้สัญญาณอิเล็กทรอนิกส์สามารถส่งจากผู้ส่ง ณ สถานที่หนึ่งผ่านไปยังผู้รับในอีกสถานที่หนึ่งได้ ตัวกลางในที่นี้ได้แก่ คลื่นวิทยุ และในตัวกลางนี้มีส่วนทำให้สัญญาณที่ถูกส่งลดทอนลงไปได้ส่วนหนึ่ง
3. สัญญาณรบกวน (Noise) เป็นสัญญาณของพลังงานรูปแบบต่างๆ ที่มีลักษณะไม่แน่นอนเข้ามาในระบบสื่อสาร มีผลรบกวนสัญญาณข้อมูลที่ถูกส่งมายังในช่องสื่อสารบางครั้งสัญญาณรบกวนอาจเกิดขึ้นในวงจรของตัวรับสัญญาณก็ได้ สำหรับระบบการสื่อสารไร้สายนั้น สัญญาณรบกวนมีอยู่ทั่วไปในอากาศ เช่น สัญญาณจากปรากฏการณ์ฟ้าแลบ
4. ตัวรับสัญญาณ (Receiver) เป็นวงจรอิเล็กทรอนิกส์ที่ถูกออกแบบให้รับสัญญาณ ที่ถูกส่งออกมาทางช่องสื่อสาร และทำการแปลงสัญญาณให้กลับไปยังรูปแบบที่ผู้รับปลายทางสามารถเข้าใจได้ เช่น ตัวรับสัญญาณดาวเทียม

ในปัจจุบันมนุษย์ได้สัมผัสกับระบบสื่อสารไร้สายอยู่หลายรูปแบบ เช่น วิทยุกระจายเสียง ซึ่งเป็นการส่งข้อมูลและข่าวสารในรูปแบบของเสียงจากผู้ส่งที่อยู่ ณ สถานที่ไปยังผู้รับหลายจุดที่อยู่

ห่างไกล และมีเครื่องรับวิทยุ หรือจะอยู่ในรูปแบบของข้อมูลข่าวสารและรายการทางภาพและเสียง ดังเช่น สถานีโทรทัศน์

### 2.2.2 ความรู้พื้นฐานการสื่อสารไร้สาย

การทำความเข้าใจระบบสื่อสารไร้สายควรที่จะทราบว่าสิ่งใดเป็นองค์ประกอบเบื้องต้นบ้าง ความคิดในครั้งแรกนั้นสงสัยว่าในเมื่อไม่มีสายสิ่งใดบ้างที่เป็นตัวกลางสำหรับระบบ หากพิจารณา ย้อนไปในอดีตของวิธีการสื่อสารที่มนุษย์เคยใช้มา จะพบว่ามึรูปแบบการใช้พาหะในการสื่อสาร เป็นหลักใหญ่ๆอยู่สองรูปแบบนั่นคือ

1. ระบบที่ใช้คลื่นวิทยุเป็นพาหะ (Radio carrier) ได้แก่ระบบโทรศัพท์เคลื่อนที่ ระบบวิทยุ คิดตามตัว ระบบการสื่อสารผ่านดาวเทียม ระบบวิทยุกระจายเสียง และระบบคลื่นไมโครเวฟ
2. ระบบที่ใช้คลื่นแสงเป็นพาหะ (Light carrier) ได้แก่ระบบส่งข้อมูลผ่านแสงอินฟราเรดที่นำไปประยุกต์ใช้เช่น ระบบโลกอลแอเรียเน็ตเวิร์ก (LAN) ระบบสื่อสารผ่านแสงเลเซอร์ อินฟราเรด

### 2.2.3 แถบคลื่นแม่เหล็กไฟฟ้า(Electromagnetics Spectrum)

เนื่องจากสื่อตัวกลางทั้งสองแบบมีคุณสมบัติเป็นคลื่นแม่เหล็กไฟฟ้า จะขออธิบายถึงการ จัดเรียงความถี่ต่างๆของคลื่นแม่เหล็กไฟฟ้าที่ใช้ในระบบสื่อสารซึ่งเสมือนการจัดสรรการใช้ความถี่ ที่เป็นทรัพยากรที่สำคัญมาก เพราะคลื่นวิทยุและคลื่นแสงรวมอยู่ในแถบความถี่ดังกล่าวด้วย

ความถี่ (Frequency) หมายถึงจำนวนรอบของการเปลี่ยนแปลงของสัญญาณใดๆในช่วงเวลาหนึ่ง โดยหน่วยของการวัดความถี่นี้มีค่าเป็นเฮิร์ตซ์ (Hertz)

ส่วนประกอบของสัญญาณความถี่ก็จะมีระดับของสัญญาณหรือที่เรียกว่า “แอมพลิจูด” และความยาวคลื่นที่เรียกว่า “แลมด้า”

แถบคลื่นแม่เหล็กไฟฟ้าแบ่งออกเป็นแถบย่อยๆดังนี้

1. ช่วงความถี่ต่ำสุด (Extremely Low Frequencies)

เป็นช่วงความถี่ 30Hz – 300Hz มีความยาวคลื่น 107-106 m คลื่นแม่เหล็กไฟฟ้าช่วงนี้เป็น สัญญาณเสียงความถี่ต่ำสุดที่มนุษย์สามารถได้ยินและเป็นช่วงความถี่ไฟฟ้าบ้านที่ 50Hz-60Hz

2. ช่วงความถี่เสียง (Voice Frequencies)

เป็นช่วงความถี่ 300Hz-3000Hzมีความยาวคลื่น 106-105m คลื่นช่วงนี้เป็นช่วง สัญญาณเสียงพูดปกติของมนุษย์

### 3. ช่วงความถี่ต่ำมาก(Low Frequencies)

เป็นความถี่ 3 kHz- 30 kHz มีความยาวคลื่น105-104mเป็นช่วงที่สัญญาณเสียงของเครื่องดนตรีและคลื่นสื่อสารของทหารใช้

### 4. ช่วงความถี่ต่ำ (Low Frequencies)

เป็นช่วงความถี่ 30 kHz -3000kHz มีความยาวคลื่น104-103mเป็นช่วงสัญญาณที่ใช้ในการนำร่องของระบบการบินและเดินเรือ

### 5. ช่วงความถี่กลาง (Medium Frequencies)

เป็นช่วงความถี่ 300 kHz - 3000 kHz มีความยาวคลื่น 103-102m ใช้สำหรับคลื่นวิทยุกระจายเสียงในระบบAM(Amplitude Modulation:535-1605kHz) และยังใช้สำหรับการสื่อสารในระบบการบินและการเดินเรือ

### 6. ช่วงความถี่สูง (High Frequencies)

เป็นช่วงความถี่ 3MHz -30MHz มีความยาวคลื่นสูงหรือที่เรียกว่าคลื่นสั้นนั้น ใช้ในการกระจายเสียงวิทยุคลื่นสั้น เช่นสถานีวิทยุ, ใช้ในการสื่อสารคลื่นวิทยุสองทิศทาง ใช้ในวิทยุสื่อสารของทหารหรือวิทยุสมัครเล่น

### 7. ช่วงความถี่สูงมาก (Very High Frequencies)

เป็นช่วงความถี่ 30MHz-300MHz มีความยาวคลื่น10-1mเป็นช่วงความถี่ที่มีความหนาแน่นของการใช้งานมาก ได้แก่วิทยุกระจายเสียงในระบบ FM(Frequency Modulation:88-108MHz) มีสถานีโทรทัศน์ช่อง 2 ถึงช่อง 13 มีบางช่วงเป็นความถี่สำหรับวิทยุสมัครเล่น และนอกจากนั้นยังมีการใช้งานในการบินและการเดินเรือ

### 8. ช่วงความถี่อัลตราไฮส (Ultrahigh Frequencies)

เป็นช่วงความถี่ 300MHz-3000MHz มีความยาว1-10<sup>-1</sup> mเป็นช่วงความถี่ที่มีการใช้งานมากอีกช่วงหนึ่งเช่นกัน มีสถานีโทรทัศน์ตั้งแต่ช่อง14ถึงช่อง83 และถูกใช้งานอย่างมากในระบบสื่อสารเคลื่อนที่ บริการด้านโทรศัพท์ระบบเซลลูลาร์ มีช่องความถี่สำหรับทหาร ระบบนำร่อง (Navigation) และระบบเรดาร์ (Radar) สำหรับความถี่ที่สูงกว่า 1GHz ขึ้นไปจะถูกเรียกว่าคลื่นไมโครเวฟ (Microwave)

### 9. ช่วงความถี่ซูเปอร์ไฮส (Superhigh Frequencies)

เป็นช่วงความถี่ 3 GHz-30GHz มีความยาวคลื่น 10<sup>-1</sup>-10<sup>-2</sup>m คือย่านความถี่ไมโครเวฟซึ่งถูกใช้งานอย่างมากในระบบสื่อสารดาวเทียมและระบบเรดาร์

#### 10. ช่วงความถี่สูงสุด (Extremely High Frequencies)

เป็นช่วงความถี่ 30 GHz-300GHz มีความยาวคลื่น 10-2-10-3m ใช้สำหรับระบบสื่อสารดาวเทียมและระบบเรดาร์พิเศษ เนื่องจากอุปกรณ์สื่อสารที่ใช้ในช่วงความถี่นี้มีความซับซ้อนมาก จึงยังมีการใช้งานในช่วงนี้น้อย และสำหรับสัญญาณความถี่ที่อยู่เหนือขึ้นไปจากนี้ จะถูกเรียกว่า มิลลิเมตรเวฟ (Millimeter Wave)

#### 11. ช่วงความถี่อินฟราเรด (Infrared)

มีความยาวคลื่น 0.7 – 100 ไมครอน สำหรับสัญญาณไฟฟ้าที่มีความถี่สูงกว่า 300GHz จะไม่นับเป็นคลื่นวิทยุ แต่มีการตั้งชื่อให้กับแต่ละความถี่ ช่วงความถี่อินฟราเรดนี้อยู่ระหว่างคลื่นวิทยุที่สูงสุดและคลื่นแสงที่ตามองเห็นได้ ความยาวคลื่นอินฟราเรดมักจะกระจายคลื่นออกมาพร้อมกับความร้อน นั่นคือวัตถุใดที่กำเนิดความร้อนก็จะมีการแผ่กระจายอินฟราเรด ความถี่อินฟราเรดสามารถสร้างขึ้นได้ด้วย LED (Light Emitting Diode) ชนิดพิเศษการใช้งานของอินฟราเรดก็เช่นในงานดาราศาสตร์ สำหรับการตรวจจับดาวหรือวัตถุในอวกาศ ใช้ในระบบควบคุมระยะไกล (Remote Control) เช่นของโทรทัศน์ นอกจากนี้อินฟราเรดยังมีคุณสมบัติเช่นเดียวกับแสง โดยสามารถถูกควบคุมด้วยเลนส์และกระจกได้

#### 12. ช่วงความถี่ที่มองเห็นได้ (Visible Spectrum)

มีความยาวคลื่น 4000-8000อังสตรอม เหนือความถี่ของอินฟราเรด เป็นแถบของคลื่นที่มนุษย์มองเห็นได้ นั่นคือแสงมีหน่วยของการวัดความยาวคลื่นเป็นอังสตรอม (Angstrom) โดยหนึ่งอังสตรอมมีค่าเท่ากับหนึ่งส่วนหมื่นของไมครอน ช่วงของคลื่นแสงสีแดงจะอยู่ที่ 8000อังสตรอม ส่วนคลื่นแสง สีม่วงอยู่ที่ 4000 อังสตรอม แสงถูกใช้ในการสื่อสารหลายอย่างเพราะสามารถมอดูเลตและส่งสัญญาณเข้าไปในสายใยแก้วนำแสง (Fiber Optic) ได้แสงมีประโยชน์สูงสุด เนื่องจากความถี่มีค่าสูงทำให้สามารถบรรจุข้อมูลจำนวนมากลงไปได้ แสงสามารถส่งออกไปในอากาศได้ โดยการเพิ่มความเข้มข้นของแสงและทำให้ลำของแสงมีขนาดเล็กลง ซึ่งเรียกว่าเลเซอร์ (Laser) ทำให้มีการใช้แสงเลเซอร์ในการมอดูเลตสัญญาณเสียง ภาพ และข้อมูลลงไปได้

สำหรับคลื่นแม่เหล็กในความถี่สูงกว่านี้เช่น เอ็กซ์เรย์ (X-Rays), แกมมาเรย์ (Gamma Rays), และคอสมิกเรย์ (Cosmic Rays) ซึ่งไม่ได้มีการประยุกต์ในระบบสื่อสารจะไม่กล่าวถึง

ในสภาวะปกติคลื่นวิทยุจะเดินทางจากจุดหนึ่งถึงจุดหนึ่ง โดยความเร็วเท่ากับแสง ซึ่งความสัมพันธ์ระหว่างความถี่ ความยาวคลื่นและความเร็วหาได้จากสูตร

$$\lambda = v/f$$

$\lambda$  = ความยาวคลื่น(เมตร)

$v$  = ความเร็วของคลื่นวิทยุ (เมตร/วินาที)

$f$  = ความถี่ (เฮิรตซ์)

#### 2.2.4 ระบบคลื่นพาหะที่เป็นคลื่นวิทยุ(Radio Carrier)

การสื่อสารด้วยคลื่นวิทยุอาจเรียกได้ว่า เป็นการพัฒนาให้มนุษย์สามารถส่งข้อมูลหรือเสียงไปได้ไกลๆโดยไม่ต้องพึ่งสาย โดยธรรมชาติของคลื่นวิทยุนั้นเป็นคลื่นแม่เหล็กไฟฟ้า ชั้นตอนคือมีการแพร่กระจายพลังงานคลื่นจากสายอากาศทางด้านผู้ส่ง ซึ่งคลื่นสามารถเดินทางได้เร็วเท่ากับความเร็วแสงนั่นคือ 186,000 ไมล์ต่อวินาที หรือ 300,000,000 เมตรต่อวินาที เมื่อคลื่นเดินทางมาถึงสายอากาศด้านผู้รับจะเกิดค่าความต่างศักย์ไฟฟ้าจำนวนน้อยๆค่าหนึ่ง ซึ่งมีการขยาย และมีการแปลงสัญญาณที่มีการส่งมาก็จะได้สัญญาณเดิมกลับมา ส่วนข้อมูลข่าวสารหรือเสียงของมนุษย์นั้นมีวิธีการก็คือ นำเสียงพูดรวมเข้าไปกับสัญญาณคลื่นวิทยุที่เป็นสื่ออีกช่วงความถี่หนึ่ง เราเรียกชั้นตอนดังกล่าวว่า การมอดูเลชัน(Modulation)

#### 2.2.5 การมอดูเลชัน(Modulation Technique)

จากความต้องการที่จะมีการติดต่อสื่อสารระยะไกล สัญญาณเสียงพูดของมนุษย์ซึ่งอยู่ในช่วงความถี่ต่ำมีความยาวคลื่นมาก หากต้องการส่งสัญญาณเสียงพูดออกไปในอากาศก็จำเป็นต้องใช้เสาอากาศที่มีขนาดสูงมากซึ่งไม่เหมาะสมและอาจมีสัญญาณรบกวนได้ง่าย จึงมีการคิดค้นเทคนิคที่จะทำให้เปลี่ยนความถี่ของเสียงพูดให้ไปอยู่ในอีกช่วงความถี่หนึ่งบนแถบความถี่ที่เหมาะสมสำหรับสายส่งออกอากาศ การมอดูเลชันเป็นเทคนิคที่สำคัญ เป็นวิธีการเปลี่ยนรูปแบบของสัญญาณหนึ่งให้เป็นไปตามรูปแบบของสัญญาณอีกชุดหนึ่ง ซึ่งเป็นข้อมูลหรือเสียงพูดที่ต้องการส่ง สัญญาณข้อมูลหรือเสียงพูดจะถูกเรียกว่ามอดูเลตติ้งซิกแนล(Modulating Signal) ส่วนสัญญาณจะถูกเรียกว่าแคเรียร์ (Carrier) หรือมอดูเลตเวฟ(Modulated Wave)

#### 2.2.6 เครื่องส่งสัญญาณคลื่นวิทยุ(Radio Transmitters)

จุดเริ่มต้นของการส่งคลื่นวิทยุนั้นประกอบด้วย การสร้างสัญญาณที่เป็นสื่อหรือพาหะ ที่เรียกว่าแคเรียร์เจนเนอเรชัน(Carrier Generation) นำสัญญาณมอดูเลตกับสัญญาณข้อมูลหรือเสียง แล้วจึงทำการขยายสัญญาณเพื่อส่งออกไปยังสายอากาศ หรือตัวนำคลื่นเป็นสัญญาณ ความถี่วิทยุ (RF) ยกตัวอย่างเช่น เครื่องส่งสัญญาณรหัสมอสหรือเครื่องส่งสัญญาณแบบคลื่นต่อเนื่อง

(CW, Continuous wave) ที่ให้สัญญาณแบบสั้นและยาวที่เรียกว่า คอตส์แอนด์แดชส์(Dots and Dash) โดยมีวงจรสร้างสัญญาณพาหะก็คือออสซิลเลเตอร์ ซึ่งต่อเชื่อมเข้ากับวงจรขยายเพื่อเพิ่มกำลังส่งออกไปกับสายอากาศ ส่วนที่สร้างสัญญาณข้อมูลเพียงต่อสัญญาณที่ได้จากออสซิลเลเตอร์เข้ากับสวิทช์แบบ กดติดปล่อยดับที่ต่อสัญญาณลงกราวด์ จากตัวอย่างดังกล่าวทำให้พอที่จะมองภาพของส่วนประกอบของเครื่องส่งสัญญาณได้ดังนี้

1. วงจรสร้างสัญญาณพาหะ (Carrier Generator) โดยส่วนมากจะเป็นวงจรคริสตอลออสซิลเลเตอร์ (Crystal Oscillator) ซึ่งจะให้สัญญาณความถี่ที่ต้องการได้เที่ยงตรงและมีเสถียรภาพดี โดยส่วนมากมักมีการต่อวงจรขยายแบบบัฟเฟอร์เข้าไปเพื่อแยกวงจรออสซิลเลเตอร์ออกจากโหลด เป็นการป้องกันการเปลี่ยนค่าความถี่เนื่องจากค่าโหลดของวงจรออสซิลเลเตอร์มีการเปลี่ยนแปลงไป

2. วงจรมอดูเลตสัญญาณ (Modulator) ทำการแปลงคุณสมบัติของสัญญาณพาหะให้มีลักษณะตามการเปลี่ยนแปลงข้อมูลหรือเสียงพูดที่ต้องการส่ง จากตัวอย่างข้างต้นก็เหมือนกับสวิทช์ที่ต่อลงกราวด์หรือจะเป็นวงจรมอดูเลตในวิธีการต่างๆเช่น แอมพลิจูดมอดูเลชัน(AM) หรือ ฟรีคววนซ์ มอดูเลชัน(FM)

3. วงจรขยาย (Amplifier) เป็นการขยายสัญญาณในรูปแบบต่างๆ ในขั้นตอนที่ต่างกัน ตัวอย่างเช่น วงจรขยายภาคสุดท้ายก่อนที่จะออกไปที่สายอากาศ สำหรับวงจรขยายมีการจัดออกเป็นหลายแบบมีการเรียกเป็นคลาส (Class) ตามวิธีการไบแอสวงจรขยายดังต่อไปนี้

3.1) วงจรขยายคลาสเอ (Class A) เป็นวงจรขยายที่ต่อทรานซิสเตอร์แบบที่มีการไบแอสให้วงจรทรานซิสเตอร์มีกระแสไหลผ่านขาคอลเลกเตอร์ (Collector) หรือที่เรียกว่ากระแสเดรน (Drain Current) ตลอดเวลาเป็นวงจรขยายแบบเชิงเส้น (Linear Amplifier) เนื่องจากสัญญาณที่ได้ในขาออกเป็นสัดส่วน โดยตรงกับสัญญาณขาเข้า แต่วงจรคลาสเอก็เป็นวงจรขยายที่ไม่ค่อยมีประสิทธิภาพเนื่องจากวงจร มีการขยายสัญญาณโดยทำงานตลอดลูกคลื่นสัญญาณไซน์ขาเข้า หรือที่เรียกว่าครบ 360 องศา ดังนั้นวงจรขยายคลาสเอจึงไม่เหมาะที่จะเป็นวงจรขยายกำลัง (Power Amplifier) เพราะ โดยปกติมักใช้ในวงจรขยายขั้นต้นที่มีสัญญาณความต่างศักย์ต่ำ หรือวงจรขยายกำลังต่ำ (Low-power Amplifier) ตัวอย่างเช่นวงจรขยายแบบบัฟเฟอร์

3.2) วงจรขยายคลาสบี (Class B) เป็นวงจรขยายที่ต่อทรานซิสเตอร์แบบที่มีการไบแอสให้ทรานซิสเตอร์อยู่ในช่วงคัตออฟ (Cut off) เป็นภาวะที่ไม่มีกระแสไหล โดยปกติเมื่อไม่มีสัญญาณขาเข้าก็จะไม่มีกระแสไหลที่ขาคอลเลกเตอร์ ตัวทรานซิสเตอร์จะทำงานนำกระแสเพียงช่วงครึ่งลูกของสัญญาณขาเข้า ที่ต้องการขยายสัญญาณเต็มลูกคลื่นจึงมีการต่อวงจรแบบที่เรียกว่า พูชแอนด์พูล (Push and Pull) โดยใช้วงจรขยายคลาสบี 2 ชุดทั้งในช่วงสัญญาณบวกและสัญญาณ

ลบสลับต่อเนื่องกันไป วงจรขยายคลาสิกบีมีประสิทธิภาพดีกว่าวงจรขยายคลาสิกเอ เนื่องจากการไหลของกระแสไฟจะเกิดเพียงช่วงหนึ่งของสัญญาณเท่านั้น ซึ่งเหมาะสำหรับวงจรขยายกำลัง (Power Amplifier) แต่สัญญาณที่ได้ก็ยังมีคามเพี้ยนผิดรูปแบบ (Distortion) ไปดั่งนั้นจึงมีการต่อวงจรขยายแบบพุชแอนด์พูลเพื่อลดความเพี้ยนของสัญญาณด้วย

3.3) วงจรขยายคลาสิกเอบี(Class AB) เป็นวงจรขยายที่มีการไบแอสทรานซิสเตอร์ให้อยู่ในช่วงที่เกือบจะคัตออฟ (Cut off) จึงมีกระแสไหลที่ขาคอลเลคเตอร์เพียงเล็กน้อย ทำให้เมื่อมีสัญญาณขาเข้ามาถึงก็จะทำงานในช่วงของสัญญาณที่มากกว่า 180 องศา แต่ไม่ถึง 360 องศาของลูกคลื่นไซน์และมักมีการต่อใช้ในรูปแบบของวงจรขยายแบบพุชแอนด์พูลเช่นเดียวกับคลาสิกบี ซึ่งทำให้มีความเพี้ยน (Distortion) ของสัญญาณน้อยกว่าในแบบคลาสิกบีนั่นคือมีความเป็นเชิงเส้นมากกว่า แต่ก็มีประสิทธิภาพน้อยกว่าในแบบคลาสิกบี

วงจรขยายในแบบคลาสิกเอ คลาสิกบี และคลาสิกเอบี เป็นวงจรขยายเชิงเส้นที่มักใช้ในการขยายสัญญาณคลื่นวิทยุที่มีการเปลี่ยนแปลงแอมพลิจูด เช่นวงจรขยายเอเอ็มเอ็ม แบบกำลังต่ำหรือแบบซิงเกิลไซด์แบนด์(SSB, Single Side Sideband) วงจรขยายแบบไม่เชิงเส้นเช่นวงจรขยายคลาสิกซี (Class C) ที่เป็นวงจรที่ใช้มากในเครื่องส่งแบบ AM และ FM สำหรับการขยายกำลัง (Power Amplifier) ในรูปของวงจรขับ(Driver), วงจรคูณความถี่

3.4) วงจรขยายคลาสิกซี(Class C) เป็นวงจรทรานซิสเตอร์ที่ถูกไบแอสที่ทำให้มีการนำสัญญาณเพียงส่วนที่น้อยกว่า 180 องศาของลูกคลื่นไซน์ขาเข้า วิธีการไบแอสทรานซิสเตอร์สำหรับคลาสิกซี มีอยู่ด้วยกัน 3 วิธีคือ ไบแอสด้วยสัญญาณ (Signal Bias), ไบแอสด้วยวงจรภายนอก (External Bias), ไบแอสด้วยตนเอง (Self Bias) และปกติมีมุมช่วงทำงานของวงจรอยู่ในช่วง 90 องศา ถึง 150 องศา นั่นหมายถึงมีเพียงสัญญาณเพียงพัลส์เล็กๆเท่านั้นออกมาที่ขาออก ดังนั้นการทำให้มีสัญญาณขยายเต็มลูกคลื่นจะต้องมีการนำวงจรเรโซแนนซ์ (Resonant Tuned Circuit) มาต่อเข้าที่ขาออก เพื่อให้ได้สัญญาณลูกคลื่นไซน์เต็มลูกคลื่น ตัวอย่างเช่น การทำงานของวงจรแบบคู่ขนาน (Parallel Tuned Circuit) ที่จะทำให้กำเนิดสัญญาณความถี่ที่ ความถี่เรโซแนนซ์ เมื่อใดก็ตามที่ได้รับสัญญาณจากวงจรขยาย ในวงจรแบบคู่ขนานจะประกอบไปด้วยคาปาซิเตอร์ และลวดตัวนำ เมื่อได้รับสัญญาณพัลส์ ก็จะเกิดการถ่ายทอดพลังงานระหว่างคาปาซิเตอร์ และลวดตัวนำ ซึ่งเรียกปรากฏการณ์ฟลายวีล (Fly Wheel Effect) ซึ่งจะสร้างสัญญาณลูกคลื่นไซน์ที่ความถี่เรโซแนนซ์ ขณะเดียวกันสามารถใช้เป็นวงจรคูณความถี่ได้ โดยการต่อเข้ากับวงจรเรโซแนนซ์ที่สร้างความถี่เป็นจำนวนเท่าของสัญญาณความถี่ขาเข้าและที่เหนือกว่าคลาสิกอื่นๆ คือ คลาสิกซีมีการขยายสัญญาณขาเข้าเพียงช่วงสั้นๆเท่านั้นดั่งนั้นจึง ดีที่สุดในวงจรขยาย

4. วงจรอิมพีแดนซ์แมตซ์ซิง(Impedance Matching Circuit) เป็นวงจรที่ใช้สำหรับเชื่อมต่อระหว่างวงจรขยายความถี่วิทยุ (RF Amplifier) ในแต่ละภาคเพื่อให้ได้กำลังมากที่สุด การที่จะทำให้มีการถ่ายพลังงานมากที่สุดจากวงจรขยายชุดหนึ่งไปยังอีกชุดหนึ่งจะต้องมีค่าของอิมพีแดนซ์ของวงจรแรก เท่ากับค่าอิมพีแดนซ์ขาเข้าของวงจรถัดไป วงจรอิมพีแดนซ์แมตซ์ซิง โดยทั่วไปเป็นวงจรของตัวนำและตัวเก็บประจุ LC (Inductor and Capacitor) ที่มีรูปแบบการต่อต่างๆกัน เช่นวงจรโครงข่ายรูป L และโครงข่ายรูป T หรืออาจจะเป็นหม้อแปลงรูปโดนัทที่เป็นแกนผงเหล็กที่เรียกว่า ทอรอยด์(Toroid)

5. วงจรกระบวนการเสียง(Speech Processing Circuit) เป็นวงจรอีกส่วนหนึ่งซึ่งทำหน้าที่เกี่ยวกับเสียงในระบบของเครื่องส่ง เช่นในเครื่องส่งอาจมีวงจรที่ใช้สำหรับป้องกันการมอดูเลชันมากเกินไป (Over Modulation) หรือตัวอย่างของวงจรกระบวนการเสียง เช่นวงจรจำกัดกำลังงานของเสียง (Voice Clipper) ซึ่งใช้ไดโอดในกานสลดแอมพลิจูดของสัญญาณในการมอดูเลชันเสียง


### 2.2.7 เครื่องรับสัญญาณ(Communication Receiver)

หน้าที่คือ ทำการเลือกช่องสัญญาณที่ต้องการออกมาจากสัญญาณอื่นๆที่ถูกส่งออกมาในอากาศ และขยายสัญญาณกลับไปเป็นสัญญาณข้อมูลที่ส่งมาได้ โดยปกติเครื่องรับจะมีปัจจัย 2 ประการที่ต้องคำนึงดังนี้

1. ค่าซีเล็กติวิตี(Selectivity) หมายถึง ความสามารถในการรับสัญญาณ โดยเลือกเอาเฉพาะช่องสัญญาณที่ต้องการเข้ามาเท่านั้น หากค่าเครื่องรับสัญญาณมีค่าที่ดี ก็จะสามารถรับสัญญาณช่องที่ต้องการและกำจัดช่องสัญญาณข้างเคียงออกไปได้

2. ค่าเซนซิวิตี(Sensitivity) หมายถึงความสามารถในการรับสัญญาณที่ต้องการที่มีขนาดเล็กหรือสัญญาณอ่อนแล้วนำมาขยายให้ได้สัญญาณที่มีความแรงมากขึ้น โดยปกติค่านี้จะแสดงถึงการขยายสัญญาณด้วย นั่นคือ ยังมีกำลังขยายมากค่าเซนซิวิตีที่ดี และจะแสดงอยู่ในรูปของค่าแรงดันของสัญญาณขาเข้าที่มีขนาดเล็กที่สุดซึ่งจะสามารถขยายสัญญาณได้มากกว่า 10 เท่าของสัญญาณรบกวน

## 2.3 ระบบเครือข่ายของโทรศัพท์ไร้สาย



รูปที่ 2.5 ส่วนประกอบการสื่อสารของโทรศัพท์เคลื่อนที่

การสื่อสารของโทรศัพท์เคลื่อนที่ประกอบด้วยส่วนต่างๆ ดังนี้

1. Public Switch Telephone Network (PSTN) หรือ เครือข่ายโทรศัพท์พื้นฐาน
2. Mobile Switching Center (MSC) ชุมสายของโทรศัพท์เคลื่อนที่ทำหน้าที่ สลับสายเชื่อมต่อระหว่างผู้ใช้โทรศัพท์ในระบบกับโครงข่ายภายนอก
3. Central Base Station Controller (CBSC) หรือเครื่องควบคุมสถานีฐาน อุปกรณ์ที่ทำหน้าที่จัดการสัญญาณวิทยุของสถานีฐาน
4. Base Transceiver Station (BTS) หรือสถานีฐาน อุปกรณ์ที่ทำหน้าที่ส่งสัญญาณวิทยุออกอากาศ เพื่อสื่อสารกับโทรศัพท์เคลื่อนที่
5. Mobile Subscriber (MS) หรือ Mobile Terminal, Mobile Device ที่ผู้รับบริการใช้

1. **PSTN** ย่อมาจาก Public Switch Telephone Network หรือ เครือข่ายโทรศัพท์พื้นฐาน หรือเรียกง่าย ๆ ว่า เครือข่ายโทรศัพท์บ้าน (เช่น เครือข่ายของ TOT, TA, หรือ TT&T) เป็นเครือข่ายที่เชื่อมต่อกับเครือข่ายต่างๆ ทั้งในพื้นที่เดียวกัน, ทางไกลต่างจังหวัด, ทางไกลต่างประเทศ, และเครือข่ายโทรศัพท์เคลื่อนที่ ผู้ให้บริการ โทรศัพท์เคลื่อนที่ จำเป็นที่จะต้องเชื่อมต่อกับ PSTN เพื่อจะได้ติดต่อกับโครงข่ายโทรศัพท์พื้นฐาน และ เครือข่ายโทรศัพท์อื่นๆ ได้

2. **MSC** ย่อมาจาก Mobile Switching Center หรือบางครั้งก็เรียก Mobile Telephone Switching Office (MTSO) จะเชื่อมต่อกับ PSTN การเชื่อมต่อนี้มักจะเป็นสาย Digital เช่น T1 หรือ E1 (T1 ใช้ใน สหรัฐอเมริกา ส่วน E1 ใช้ในยุโรป รวมทั้งประเทศไทย) วัตถุประสงค์ของ MSC คือ ทำหน้าที่ส่งสัญญาณ และข้อมูลจาก PSTN ไปที่จุดหมายปลายทางที่ถูกต้อง MSC จะต้องสลับสาย

หรือต่อสายจากโครงข่ายภายนอก กับโครงข่ายโทรศัพท์เคลื่อนที่ไปยังจุดหมายปลายทางคือโทรศัพท์เคลื่อนที่ ในทางกลับกันก็ทำหน้าที่ต่อสายจากโทรศัพท์เคลื่อนที่ไปยัง PSTN ด้วย MSC ยังต้องทำหน้าที่เกี่ยวกับการบันทึกข้อมูลการใช้งาน และควบคุมผู้ใช้นอกระบบที่จะมาใช้เครือข่ายโทรศัพท์เคลื่อนที่ (Roaming) ด้วยการใช้ HLR และ VLR

3. CBSC หรือ Central Base Station Controller ทำหน้าที่ควบคุมสถานีฐาน (BTS) และรับสัญญาณข้อมูลมาจาก MSC และทำการเรียกไปยัง BTS ที่ถูกต้อง (โทรศัพท์เคลื่อนที่ที่อยู่ในเขตสัญญาณ ของ BTS นั้น) CBSC จะทำหน้าที่ควบคุม BTS ประมาณ 50-100 สถานี (ในขณะเดียวกัน อาจจะต้องมี CBSC มากกว่า 1 ตัวที่เชื่อมต่อกับ MSC) CBSC กับ BTS ส่งข้อมูลไปมาระหว่างกัน ผ่าน "Backhaul" ซึ่งอาจจะเป็น E1 (T1) หรือ การส่งสัญญาณข้อมูลด้วยวิธีอื่น ๆ ก็ได้ เช่น Microwave Link, Fiber Optic หรือช่องสัญญาณที่เช่าจาก PSTN (หรือ เครือข่ายอื่น) เพื่อต่อ BTS กับ CBSC


4. BTS ย่อมาจาก Base Transceiver Station (BTS) หรือสถานีฐาน เสาอากาศและเครื่องส่ง ออกอากาศจะอยู่ที่ BTS เมื่อข้อมูลเดินทางมาถึง BTS ระบบก็จะทำการเข้ารหัสสัญญาณ (Coding) ของ CDMA (การเข้ารหัสประมวลผลนี้เกิดขึ้นภายใน Semiconductor Chip มักเรียกรวมว่า CDMA Chip Set) และส่งออกอากาศไปยัง MS (Mobile Subscriber, โทรศัพท์เคลื่อนที่) ผู้ให้บริการ โทรศัพท์เคลื่อนที่ที่จะต้องติดตั้ง BTS ให้ครอบคลุมพื้นที่ให้บริการ สาเหตุหนึ่งที่ทำให้สัญญาณของ โทรศัพท์เคลื่อนที่ไม่ดีอาจมาจากการติดตั้ง BTS ไม่เพียงพอหรือไม่เหมาะสมกับพื้นที่

5. MS ย่อมาจาก Mobile Subscriber หรือ เครื่องลูกข่าย MS ไม่จำเป็นจะต้องเป็นโทรศัพท์ เสมอไป อาจเป็นอุปกรณ์ไร้สายอื่น ๆ เช่น PDA หรือ Computer Laptop ที่มีอุปกรณ์รับส่งสัญญาณ กับ BTS ได้

BTS กับ MS จะเชื่อมโยงกันด้วย 2 สัญญาณคือ

1. Forward Link หรือบางที่เรียก Downlink เป็นข้อมูลที่ส่งจากสถานีฐานไป MS
  2. Reverse Link หรือบางที่เรียก Forwarding เป็นข้อมูลที่ส่งจาก MS กลับไปสถานีฐาน
- เพราะว่าเราต้องการที่จะส่งและรับสัญญาณพร้อม ๆ กัน (Duplex) แบบเดียวกับโทรศัพท์พื้นฐาน ไม่ใช่ส่งแล้วรอสลับกันพูด (Simplex) แบบวิทยุสมัครเล่นหรือวิทยุตำรวจ


ระบบโทรศัพท์เคลื่อนที่ จำเป็นต้องใช้ความถี่ 1 คู่ ที่จะต้องมีระยะห่างกันเช่น ที่ความถี่ 800 MHz ความถี่ Forward link และ Reverse link จะห่างกัน 45 MHz เพื่อไม่ให้ช่องสัญญาณคู่นี้รบกวนกัน



รูปที่ 2.6 ช่องสัญญาณ

การส่งสัญญาณแบบร่วมใช้ของโทรศัพท์เคลื่อนที่ (Mobile Multiple Access)


FDMA (Frequency Division Multiple Access), TDMA (Time Division Multiple Access), CDMA (Code Division Multiple Access) ทั้งหมดนี้เป็นเทคโนโลยีการส่งสัญญาณแบบร่วมใช้ คือสามารถใช้งานพร้อมกันได้หลายคน ในระบบโทรคมนาคมมีข้อจำกัดหลายอย่าง ทั้งทรัพยากรคลื่นความถี่ อุปกรณ์สื่อสาร ช่องสัญญาณ แต่มีผู้ต้องการใช้ระบบพร้อม ๆ กัน ระบบโทรคมนาคมจะต้องจัดการรองรับผู้ใช้งานด้วยข้อจำกัดต่าง ๆ ข้างต้น



รูปที่ 2.7 FDMA, TDMA, CDMA Multiple Access ภาพจาก Qualcomm Presentation "Basic of CDMA"

## FDMA

FDMA (Frequency Division Multiple Access) ระบบนี้รับส่งสัญญาณเป็นแบบ Analog การร่วมใช้ช่องสัญญาณแบบความถี่ในระบบ FDMA คลื่นความถี่ถูกแบ่งเป็นหลาย ๆ ช่อง โทรศัพท์เคลื่อนที่ในระบบนี้อาจเปรียบเทียบกับได้กับการมีเครื่องรับและส่งสัญญาณวิทยุอยู่ในตัวเดียวกัน ผู้ใช้จะได้รับความถี่ 2 ความถี่เพื่อใช้ รับ และ ส่ง สัญญาณเสียงโทรศัพท์ ระหว่างที่ใช้งาน ติดต่อโทรศัพท์ที่อยู่จะไม่มีใครสามารถใช้ความถี่นี้ได้




รูปที่ 2.8 FDMA ภาพจาก Qualcomm Presentation “Basic of CDMA”

ระบบ FDMA ที่นิยมใช้มี 3 ระบบคือ

1. ระบบ AMPS ใช้งานเกือบทั่วประเทศสหรัฐอเมริกา และมีใช้ในประเทศไทยด้วย (TAC, กสท) ใช้ความกว้างของความถี่ประมาณ 30 KHz ใช้งานที่คลื่นความถี่ 800 Mhz.
2. ระบบ NMT ใช้งานในแถบแอฟริกาเหนือที่ความถี่ 450Mhz และ 900Mhz ในเมืองไทยก็มีใช้ (Cellular 900)
3. ระบบคือ TACS (Total Access Communication System) ใช้ในประเทศอังกฤษ แต่ใช้ความกว้างของความถี่ประมาณ 25 KHz ใช้งานที่คลื่นความถี่ 800 Mhz (TAC ในเมืองไทยใช้ชื่อคล้ายกันแต่ว่าระบบที่ใช้เป็นระบบ AMPS 800) FDMA ถือได้ว่าเป็นระบบ โทรศัพท์เคลื่อนที่ยุคที่ 1 (1G)

## TDMA

เพื่อปรับปรุงระบบโทรศัพท์เคลื่อนที่ให้สามารถรองรับผู้ใช้ที่มากขึ้น จึงเริ่มมีการนำเทคโนโลยีแบบ TDMA มาใช้งาน ในระบบ TDMA วิศวกรนำเอาความถี่มาแบ่งเป็นช่อง แต่แทนที่จะให้ใช้ทั้งช่องก็แบ่งช่องความถี่เป็นช่วงเวลา (Timeslot) และให้ผู้ใช้แต่ละคนได้ใช้ 1 Timeslot Timeslot หนึ่งจะสั้นมาก 30 - 40 Millisecond (1000 MS = 1 Sec) และวนใช้กันระหว่างผู้ใช้โทรศัพท์บนความถี่เดียวกัน




รูปที่ 2.9 TDMA ภาพจาก Qualcomm Presentation “Basic of CDMA”

สัญญาณเสียงจะถูกแปลงเป็น Digital ก่อนที่จะถูกแบ่งใส่ใน Timeslot และส่งออกอากาศ เมื่อได้รับสัญญาณที่ปลายทางแล้ว Timeslot ก็จะถูกแยกและรวมส่งให้ผู้รับ โดยที่ระบบรับเสียงของมนุษย์ไม่สามารถแยกความแตกต่างของข้อมูล (เสียงที่ผ่าน Timeslot) ได้ GSM เป็นระบบ TDMA ที่ได้รับความนิยมมากที่สุด GSM เป็นมาตรฐานระบบโทรศัพท์เคลื่อนที่ในยุโรปที่กำหนดรายละเอียดตั้งแต่ สัญญาณวิทยุไปจนถึงการติดต่อระหว่าง BTS กับ CBSC และ CBSC กับ MSC และครอบคลุมทั้งระบบ GSM ใช้ความถี่กว้าง 200 MHz ต่อช่องและแบ่งช่องเป็น 8 Timeslot FDMA และ TDMA นี้ใช้งานความถี่อย่างไม่เต็มประสิทธิภาพนัก เพราะระหว่างที่ใช้โทรศัพท์จะมีเพียงคนเดียวที่พูดและอีกคนเป็นผู้ฟัง แต่เราใช้สองความถี่ หมายความว่าระหว่างที่ช่องหนึ่งมีการใช้งานอีกช่องหนึ่งก็จะไม่ได้ใช้ (มีการจัดให้ใช้ 2 ช่องแต่ที่ใช้จริง ใช้เพียงทีละช่องระหว่างการสนทนา) แต่เราไม่สามารถจะนำช่องที่ยังไม่ได้ใช้ ไปใช้ประโยชน์ได้ อีกอย่างหนึ่งคือ Voice Activity เพราะคนเราเวลาพูดจริง ๆ แล้วออกเสียงเพียง 45 – 50 % เท่านั้น (ขึ้นอยู่กับภาษาที่พูด) ที่เหลือจะเป็นการหยุดระหว่างคำ ประโยค หรือหยุดหายใจ บางครั้งก็หยุดคิดว่าจะพูดอะไรต่อ ดังนั้นช่องสัญญาณที่ใช้งานก็จะใช้เพียงแค่ครึ่งเดียว FDMA และ TDMA จึงมีจุดอ่อนอยู่ที่ช่องสัญญาณมี “การใช้” เพียงครึ่งเดียว ระหว่างการสนทนา ครั้งที่ใช้งานนั้นก็ถูกใช้งานจริงเพียง 25% เพราะ Voice Activity ของคน ถ้าหากสามารถนำเอาทรัพยากรความถี่ (Bandwidth) ที่ไม่ได้ใช้มาแบ่งใช้ก็จะสามารถเพิ่มความจุให้มากขึ้นได้

## CDMA

CDMA (Code Division Multiple Access) หรือนิยมเรียกกันว่า IS-95 แต่ชื่ออย่างเป็นทางการคือ TIA/EIA-95B บริษัท Qualcomm จาก Sandiago, California USA เป็นผู้พัฒนาระบบ CDMA โดยใช้ Spread Spectrum Technique ใน Spread Spectrum แทนที่จะให้ช่องสัญญาณ หรือแบ่งเป็น Timeslot แบบระบบ TDMA แต่ CDMA กับใช้วิธีให้ทุกคนใช้ความถี่เดียวกันพร้อมกัน เหมือนกับว่าให้สถานีวิทยุออกอากาศที่ความถี่เดียวกันพร้อมๆ กัน ในเมืองเดียวกัน แล้วจะแยก

อย่างไร ว่าสถานีที่ไหนออกอากาศอะไร CDMA มีวิธีคือ ทำการแบ่งแต่ละสัญญาณด้วยรหัส (Code Division) ผู้ใช้โทรศัพท์ CDMA จะได้รับ Code ที่แตกต่างจากผู้ใช้งานอื่น และจะไม่มีคนที่ใช้ Code ซ้ำกันเลยเพราะ วิศวกร ได้ออกแบบให้มีถึง 4.4 Trillion Code (ล้าน ล้าน) ในข้อกำหนดของ CDMA (PN Long Code) ในขณะที่เดียวกันสถานีฐานก็มี Code อีกต่างหาก เพื่อจะแยกว่าเป็นสถานีฐานไหน (PN Short Code) หลังจากที่เครื่อง CDMA ทำการเข้ารหัสแล้วก็จะส่งสัญญาณออกอากาศ



รูปที่ 2.10 CDMA ภาพจาก Qualcomm Presentation “Basic of CDMA”

ระบบ CDMA ใช้ความถี่กว้าง 1.25 MHz (1,250 Hz) เทียบกับ 30 KHz (Amps) หรือ 200 KHz (GSM) CDMA ใช้ช่องความถี่กว้างกว่าระบบอื่นมาก แต่ CDMA ให้ผู้ใช้ทุกคนใช้ความถี่เดียวกันแล้ว เอาความถี่เดิมไปใช้อีกได้ (Universal Frequency Reuse) ทำให้ผู้ใช้บริการระบบ CDMA ไม่ต้องกังวลกับ การวางแผนความถี่ (Frequency Planning) CDMA ใช้วิธี Spreading signal คือสัญญาณเสียงถูกเปลี่ยนเป็น Digital และ จะถูกขยาย (Spread) ด้วย Code ที่เป็น Pattern ประกอบด้วย 0 และ 1 ข้อมูล (เสียงหรือ Data) จะถูกขยายด้วย Code ทำให้จำนวน Bit จะถูกเพิ่มมากขึ้นก่อนที่จะส่งออกอากาศ ทำให้จำเป็นต้องใช้ช่องสัญญาณที่กว้างมากขึ้น ข้อดีของการ Spreading คือ สัญญาณจะถูกประมวลผลให้มีกำลังขยายมากขึ้นถึง 21 dB ทำให้ไม่จำเป็นต้องใช้กำลังสูง กำลังส่งเพียงเล็กน้อยก็สามารถส่งสัญญาณได้ ทำให้ประหยัดพลังงาน นอกจากนี้ CDMA ยังมีการควบคุมกำลังส่งที่ดีมาก ช่วยให้การส่งสัญญาณเป็นไปอย่างเหมาะสม (ถ้า MS อยู่ใกล้กับ BTS ก็ใช้กำลังส่งน้อย) ผู้ใช้บริการสามารถสนทนาได้นานขึ้น สิ้นเปลืองพลังงานของแบตเตอรี่น้อยลง และ ช่วยยืดระยะเวลาใช้งานของโทรศัพท์ ทั้ง TDMA และ CDMA ถือได้ว่าเป็นระบบโทรศัพท์เคลื่อนที่ยุคที่ 2 (2G)


#### 2.4 การถอดรหัสสัญญาณDTMF

สัญญาณDtmf มาจากส่วนประกอบของ โทนเสียง2ระดับระหว่างความถี่ 697Hzและ 1633Hz ปุ่มกดDtmf แต่ละแถวจะมีความถี่เฉพาะของแต่ละแถวและแต่ละหลัก ดังรูป

		High Tone Group			
		1209 Hz	1336 Hz	1477 Hz	1633 Hz
Low Tone Group	697 Hz	1	2	3	A
	770 Hz	4	5	6	B
	852 Hz	7	8	9	C
	941 Hz	*	0	#	D

รูปที่ 2.11 ตัวอย่างเช่นกด ปุ่ม 5 จะสร้างความถี่ต่ำที่ 770Hz ความถี่สูงที่ 1336Hz

ความถี่ที่ถูกเลือกเช่น ฮาร์โมนิกและintermodulation จะไม่เป็นผลให้สัญญาณไม่เสถียร ตัวถอดรหัสที่ใช้ในไมโครคอลโทรลเลอร์จะมีสัญญาณดิจิทัลโทนสูงกับต่ำ จะถูกถอดรหัสโดยใช้ช่วงความถี่ดังแสดง



รูป 2.12 แถบความถี่

แถบความถี่ที่แสดงนั้นแต่ละเสียงจะอยู่ในแบนพาสที่เหมาะสม ก่อนที่Decoder ที่ใช้ได้จะทำงานถ้า 1 หรือ 2 ตกลงในช่วงนอกแบนพาสตัวdecode จะไม่เสถียรและไม่ทำงาน

Digit	Freq Low	Freq High	D3	D2	D1	D0
1	697	1209	0	0	0	1
2	697	1336	0	0	1	0
3	697	1477	0	0	1	1
4	770	1209	0	1	0	0
5	770	1336	0	1	0	1
6	770	1477	0	1	1	0
7	852	1209	0	1	1	1
8	852	1336	1	0	0	0
9	852	1477	1	0	0	1
0	941	1336	1	0	1	0
*	941	1209	1	0	1	1
#	941	1477	1	1	0	0
A	697	1633	1	1	0	1
B	770	1633	1	1	1	0
C	852	1633	1	1	1	1
D	941	1633	0	0	0	0

ตารางที่ 2.1 แสดงความถี่ของหมายเลขแต่ละปุ่มกด

## บทที่ 3

### ขั้นตอนการดำเนินงาน


จะอธิบายถึงรายละเอียดของส่วนต่างๆ ในขั้นตอนการดำเนินงานของโครงการนี้ โดยเริ่มจากในส่วนของวงจร และ ส่วนของโปรแกรมที่ใช้ในการรับสัญญาณ DTMF แล้วนำสัญญาณนั้นส่งการทำงานของอุปกรณ์

#### 3.1 ส่วนของวงจร

มีรายละเอียดการดำเนินงานของการออกแบบวงจรดังต่อไปนี้

- 1) ออกแบบบล็อกไดอะแกรมระบบการทำงานของวงจรแปลงสัญญาณDTMF
- 2) ศึกษาและออกแบบวงจร
- 3) การต่อวงจรต่างๆ


##### 3.1.1 บล็อกไดอะแกรมแสดงระบบการทำงาน



รูป 3.1 บล็อกไดอะแกรมของการทำงานของวงจรแปลงสัญญาณ โทรศัพท์

จากไดอะแกรมรูป 3.1 จะแสดงการทำงานของวงจรโดยรวม โดยเริ่มจากชิพ MT8870 เป็นไอซีที่ใช้ถอดรหัสสัญญาณDTMFจากโทรศัพท์ แปลงเป็นเลขไบนารี ไอซีMEGA16จะทำหน้าที่ควบคุมและสั่งงานในส่วนของโปรแกรมทั้งหมด ไอซีไมโครคอนโทรลเลอร์จะใช้ สัญญาณนาฬิกาจาก Crystal และไอซี MEGA16 จะแปลงสัญญาณที่ได้จาก MT8870 เป็นคำสั่งแล้ว ส่งจ่ายไฟให้เครื่องใช้ไฟฟ้า โดยไอซี ULS2803 จะทำหน้าที่เป็นบัฟเฟอร์ เพื่อป้องกันไอซี MEGA16 ไม่ให้เกิดความเสียหายเนื่องจากจ่ายกระแสเกิน และเอาท์พุทของULS2803 จะแสดงผลรูปแบบข้อมูลที่มาจาก MEAG16

### 3.1.2 โครงสร้างของ MT8870



รูปที่ 3 โครงสร้างภายในของ MT8870

รูปที่ 3.2 แสดงโครงสร้างภายในของ MT8870

โครงสร้างภายในของ MT8870 ประกอบไปด้วยวงจรกรองความถี่และวงจรถอดรหัส ฟังก์ชันทางดิจิทัลเป็นไอซีที่สร้างโดยใช้เทคโนโลยี ISO-CMOS ในส่วนของวงจรกรองความถี่ใช้เทคนิคของสวิทช์คาปาซิเตอร์ฟิลเตอร์ สำหรับกรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัสใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ออกเป็นเลขฐานสองขนาด 4 บิต และเช็คช่วงเวลาที่สำคัญเข้ามา ส่วนภาคอินพุตเป็นออพแอมป์ ซึ่งสามารถปรับอัตราขยายได้โดยต่ออุปกรณ์ภายนอกเป็นวงจรแลตซ์ 3 สถานะ

ฟังก์ชันการทำงานภายในของ MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วนคือ

#### 1) ภาคกรองสัญญาณความถี่

ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่ คือ ช่วงความถี่สูงและช่วงความถี่สูงและช่วงความถี่ต่ำโดยใช้วงจรกรองแถบความถี่อันดับ 6 ชนิด สวิทช์คาปาซิเตอร์ (six-order switched capacitor band pass filter) ซึ่งความถี่ที่แยกได้มี 2 ช่วง คือ ช่วงความถี่สูงและช่วงความถี่ต่ำ

## 2) ภาคถอดรหัส

ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้วจะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลข โดยใช้เทคนิคการนับแบบดิจิทัล และมีการตรวจสอบความถี่ที่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสมเมื่อตรวจสอบว่าความถี่นั้นถูกต้องสัญญาณที่ขา Est(early steering)ก็จะเอาคีย์

ปุ่มโทรศัพท์	ข้อมูลเข้ารหัสเลขฐาน 2 (D0-D3)	ข้อมูลเข้ารหัสเลขฐาน 10
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
0	1010	10
*	1011	11
#	1100	12

ตารางที่ 3.1 เลขฐาน 2 กับฐาน 10 ที่ถอดรหัสได้ออกมาจากการกดปุ่มโทรศัพท์

## 3) ภาคตรวจสอบสัญญาณ


ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุต จะมีการตรวจสอบช่วงความถี่ที่เข้ามาว่ามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่มโทรศัพท์ ซึ่งต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาพอสมควรมิฉะนั้นวงจรนี้จะไม่รับ โดยจะถือว่าสัญญาณนั้นไม่ถูกต้อง ส่วนช่วงเวลายาวเท่าใดสามารถตั้งได้โดยใช้ RC ต่อภายนอก สัญญาณที่ขา Est จะเป็น High นานใกล้เคียงกับระยะเวลาที่มีความถี่ DTMF เข้ามา เมื่อขา Est เป็น High ทำให้  $V_c$  สูงขึ้นตัวเก็บประจุ C คายประจุทำให้แรงดัน  $V_c$  สูงขึ้นจนถึงค่าเทรชโฮลด์ วงจรถอดรหัส จึงจะถอดรหัสออกเป็นตัวเลขขนาด 4 บิต สำหรับคำว่า การ์ดไทม์ (gard time) นั้นหมายถึง ช่วงคาบเวลาของความถี่ที่เข้ามา ซึ่งจะต้องนานเท่ากับหรือมากกว่าช่วงเวลาที่เรที่ตั้งไว้ จึงจะได้รับการยอมรับว่าสัญญาณความถี่นั้นถูกต้องหรือพูดได้ว่าเวลาที่เรที่ตั้งไว้โดย RC ซึ่งก็คือการ์ดไทม์นั่นเอง เมื่อสัญญาณความถี่เข้ามา นานเท่าหรือมากกว่าเวลาที่ตั้งไว้จึงจะสามารถแปลงเป็นตัวเลขได้ ถ้าสัญญาณความถี่เข้ามาสั้นกว่า ก็จะไม่มีการถอดรหัสเป็นตัวเลขออกไป

#### 4) ภาคขยายความแตกต่าง

วงจรส่วนอินพุตของ MT8870 เป็นภาคขยายออปแอมป์ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเพิ่มเข้าไป

#### 5) ภาคกำเนิดความถี่


ในภาคนี้นภายในไอซีจะมีวงจรเวลาอยู่ภายในเพียงแต่ต่อคริสตอลขนาด 11.0592Hz ก็สามารถใช้งานได้ทันที



รูปที่ 3.3 วงจร MT8870

#### 3.1.3 วงจรตรวจจับสัญญาณกระดิ่ง


เมื่อมีสัญญาณกระดิ่งเข้ามาไดโอดบริดจ์ BD7 ตัวเก็บประจุ C4 และตัวต้านทาน R6 ต่อกันเพื่อลดระดับแรงดันที่มีสูงถึง 85-125 Vp-p ลง และได้รับการแปลงสัญญาณพัลส์ไฟตรงขนาด 5 Vp-p ด้วยบริดจ์ไดโอด BD1 และซีเนอร์ไดโอด ZD1 ขนาด 5.1 V ก่อนส่งเข้าสู่ออปโตคัปเปิลเลอร์ 4N25 เพื่อแยกความเชื่อมโยงทางไฟฟ้าระหว่างคู่สายโทรศัพท์กับเอาท์พุท RING เพื่อให้การถ่ายทอดสัญญาณของวงจรตรวจจับสัญญาณกระดิ่งเข้าสู่ไมโครคอนโทรลเลอร์ต่อไปได้อย่างมีประสิทธิภาพ และปลอดภัยจากไฟฟ้าระดับสูง



รูปที่3.4 วงจรตรวจจับสัญญาณกระดิ่ง


3.1.4 ส่วน Output

เป็นส่วนที่รับสัญญาณจากส่วนcontrol มาเพื่อใช้ในการควบคุมอุปกรณ์ไฟฟ้า โดยการตัด  
 ออกจากอุปกรณ์ไฟฟ้าภายนอกโดยวงจรได้ทำเป็นโซลิตสเตทรีเลย์4ช่องทาง




รูปที่3.5 ส่วนของ Output

วงจรรวมทั้งหมด



รูปที่ 3.6 วงจรDTMF

## 3.2 ส่วนของโปรแกรม



รูปที่ 3.7 FLOW CHART การทำงานของวงจร

## บทที่ 4

### การทดลองและผลการทดลอง

#### 4.1 การทดลองเกี่ยวกับภาคจ่ายไฟ

ในการทดลองต่อเกี่ยวกับภาคจ่ายไฟต้องทำการตรวจสอบว่า แรงดันภายในวงจรเป็น 5, 12v โดยใช้มิเตอร์เช็คกระแสภายในวงจร เพื่อป้องกันไม่ให้แรงดันมากเกินไปจนทำให้ไอซีเสียได้

#### 4.2 การทดลองเกี่ยวกับวงจรทาวเวอร์รีเลย์

ทดลองโดยการจ่ายไฟ 5 โวลต์ ให้กับ opto couple เพื่อที่จะสั่งรีเลย์ให้ทำงาน และเมื่อหยุดจ่ายไฟให้กับ opto couple ทำให้รีเลย์หยุดทำงาน

#### 4.3 การทดลองเกี่ยวกับสัญญาณกระดิ่ง

เมื่อทำการต่อวงจรดังรูปเข้ากับคู่สายโทรศัพท์แล้วทดลองให้หมอน โทรศัพท์เข้ามาผ่านวงจรบริดจ์ ไดโอด โดยในการทดลองได้ใช้ LED ในการทดสอบเกี่ยวกับสัญญาณกระดิ่งเมื่อมีสัญญาณเข้ามาสามารถที่จะตรวจจับสัญญาณกระดิ่งโดยใช้ไอซี 4N25 แล้วใช้มัลติมิเตอร์วัดแรงดันที่ตกคร่อมระหว่างขา 4 และ 5 ของไอซี 4N25 ในขณะที่มีสัญญาณ โทรศัพท์เข้าวัดแรงดันได้ประมาณ 5 โวลต์และ 0 โวลต์สลับกันไปตามสัญญาณกระดิ่งที่เข้ามาแรงดันที่ได้จากการทดลองมีค่าใกล้เคียงกับที่ทางทฤษฎีได้

#### 4.4 การทดลองวงจรควบคุมการยกและวางสายโทรศัพท์

เราได้ทำการต่อรีเลย์ 2 คอนแทค เข้ากับสาย tip และ ring เชื่อมกับวงจร จากนั้นได้ทำการทดลองโทรจากภายนอก เมื่อโทรศัพท์ดังขึ้นจ่ายไฟเลี้ยงให้กับรีเลย์ เพื่อสับสวิทช์ เมื่อฟังเสียงที่โทรศัพท์ที่ได้ โทรศัพท์เข้ามา เสียงเรียกหายไปซึ่งเป็นเสียงที่พร้อมจะสนทนาได้ตามปกติ และเมื่อเรางดจ่ายไฟให้กับรีเลย์และฟังเสียงที่โทรศัพท์เข้าจะได้ยินสัญญาณสายไม่ว่าง



ปุ่มโทรศัพท์	ข้อมูลเอาต์พุตเลขฐาน 2 (Q1-Q4)	ข้อมูลเอาต์พุตเลขฐาน 10
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
0	1010	10
*	1011	11
#	1100	12

ตารางที่ 4.1 เลขฐาน 2 และเลขฐาน 10 จากการกดปุ่มโทรศัพท์

## บทที่ 5

### สรุปและข้อเสนอแนะ

#### 5.1 สรุปผลการดำเนินงาน

จากการที่ได้ศึกษาโครงงานนี้ ได้ทำการศึกษาอยู่ 2 เรื่องใหญ่ๆ คือ

1. โทรศัพท์ได้ศึกษาและทำการออกแบบวงจรควบคุมทางโทรศัพท์ประกอบด้วยวงจรตรวจจับสัญญาณกระดิ่ง วงจรถอดรหัสสัญญาณ DTMF

2. ไมโครคอนโทรลเลอร์ ได้ศึกษาโครงสร้างและหลักการการทำงานต่างๆ โดยใช้ภาษา C ในการเขียนคำสั่งควบคุมการทำงาน

ในโครงงานโทรศัพท์ควบคุมอุปกรณ์ไฟฟ้านี้เราได้นำสัญญาณโทรศัพท์สถานะต่างๆมาประยุกต์ใช้ในการควบคุมอุปกรณ์ไฟฟ้างานนี้

- 2.1 สัญญาณกระดิ่ง เมื่อมีสัญญาณกระดิ่งเข้ามา จะทำการนับจำนวนกระดิ่ง เมื่อมีสัญญาณกระดิ่งเข้ามาครบตามจำนวนที่กำหนด จึงจะทำการยกหูโทรศัพท์โดยใช้ตัวควบคุมสั่งงานให้รีเลย์ทำการยกหูโทรศัพท์

- 2.2 สัญญาณความถี่(ความถี่สูงผสมความถี่ต่ำ)จากการกดปุ่มโทรศัพท์ เมื่อนำมาแปลงค่าด้วย IC เบอร์ 8870 จะได้เป็นเลขฐานสองขนาด 4 บิต แล้วนำค่าที่ได้ไปประมวลผลในไมโครคอนโทรลเลอร์

#### 5.2 ข้อเสนอแนะ

จากการดำเนินงานสร้างชุดทดลองเครื่องควบคุมด้วยรหัสDTMFแบบไร้สาย ในโครงงานนี้พบว่ายังมีส่วนที่ควรแก้ไขอยู่บ้าง

1. เพื่อให้ใช้งานได้ง่ายยิ่งขึ้น ควรต่อ IC ที่สามารถบันทึกเสียงได้ เพื่อให้ง่ายต่อการสั่งงาน
2. ในส่วนของการนับจำนวนเสียงกริ่งโทรศัพท์ นั้น ควรตั้งค่าให้เหมาะสม เนื่องจากจำนวนกริ่งที่ดัง ขึ้นกับ เสียงเรียกเข้า ที่ชุมสาย ส่งสัญญาณมา ตอนทำการทดลองกริ่งแต่ละครั้ง จะมีเสียงกริ่ง ดังขึ้น 2 ครั้ง
3. สัญญาณกริ่งที่เข้ามาแต่ละครั้งจะมีพัลส์จำนวนมาก ต้องต่อตัวเก็บประจุเพิ่มตามความเหมาะสม เพื่อให้เกิดความเรียบของสัญญาณ ในที่นี้ใช้ 100uF

## เอกสารอ้างอิง

นาย ชายแดน หาญเวช และ นาย ทรงศักดิ์ ร่มจันทร์. 2546. โทรศัพท์ไร้สายควบคุมเครื่องใช้ไฟฟ้า  
วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรบัณฑิต ภาควิชาวิศวกรรมไฟฟ้า  
คณะวิศวกรรมศาสตร์ มหาวิทยาลัยขอนแก่น

สิทธิศักดิ์ สุทธิดี และ จิระพงศ์ เผ่าบ้านฝาง. 2544. การควบคุม DTMF แบบไร้สาย.  
วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรมหาบัณฑิต ภาควิชาวิศวกรรมศาสตรมหาบัณฑิต  
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

วรวิทย์ เถรยอด และ สุวัฒน์ พนมรัตน์. 2542. เครื่องควบคุมอุปกรณ์ไฟฟ้าด้วยสัญญาณทาง  
โทรศัพท์. วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรโทคมนาคม ภาควิชาวิศวกรรม  
โทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร  
ลาดกระบัง



# ภาคผนวก

## Features

High-performance, Low-power AVR<sup>®</sup> 8-bit Microcontroller  
Advanced RISC Architecture

- 131 Powerful Instructions – Most Single-clock Cycle Execution
- 32 x 8 General Purpose Working Registers
- Fully Static Operation
- Up to 16 MIPS Throughput at 16 MHz
- On-chip 2-cycle Multiplier

Nonvolatile Program and Data Memories

- 16K Bytes of In-System Self-Programmable Flash  
Endurance: 10,000 Write/Erase Cycles
- Optional Boot Code Section with Independent Lock Bits  
In-System Programming by On-chip Boot Program  
True Read-While-Write Operation
- 512 Bytes EEPROM  
Endurance: 100,000 Write/Erase Cycles
- 1K Byte Internal SRAM
- Programming Lock for Software Security

JTAG (IEEE std. 1149.1 Compliant) Interface

- Boundary-scan Capabilities According to the JTAG Standard
- Extensive On-chip Debug Support
- Programming of Flash, EEPROM, Fuses, and Lock Bits through the JTAG interface

Peripheral Features

- Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes
- One 16-bit Timer/Counter with Separate Prescaler, Compare Mode, and Capture Mode
- Real Time Counter with Separate Oscillator
- Four PWM Channels
- 8-channel, 10-bit ADC
  - 8 Single-ended Channels
  - 7 Differential Channels in TQFP Package Only
  - 2 Differential Channels with Programmable Gain at 1x, 10x, or 200x
- Byte-oriented Two-wire Serial Interface
- Programmable Serial USART
- Master/Slave SPI Serial Interface
- Programmable Watchdog Timer with Separate On-chip Oscillator
- On-chip Analog Comparator
- Special Microcontroller Features
  - Power-on Reset and Programmable Brown-out Detection
  - Internal Calibrated RC Oscillator
  - External and Internal Interrupt Sources
  - Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, Standby and Extended Standby
- I/O and Packages
  - 32 Programmable I/O Lines
  - 40-pin PDIP, 44-lead TQFP, and 44-pad MLF
- Operating Voltages
  - 2.7 - 5.5V for ATmega16L
  - 4.5 - 5.5V for ATmega16
- Speed Grades
  - 0 - 8 MHz for ATmega16L
  - 0 - 16 MHz for ATmega16
- Power Consumption @ 1 MHz, 3V, and 25°C for ATmega16L
  - Active: 1.1 mA
  - Idle Mode: 0.35 mA
  - Power-down Mode: < 1 µA



8-bit AVR<sup>®</sup>  
Microcontroller  
with 16K Bytes  
In-System  
Programmable  
Flash

ATmega16  
ATmega16L

Summary

2466HS-AVR-12/03




Note: This is a summary document. A complete document is available on our Web site at [www.atmel.com](http://www.atmel.com).



Pin Configurations

Figure 1. Pinouts ATmega16



Disclaimer


Typical values contained in this datasheet are based on simulations and characterization of other AVR microcontrollers manufactured on the same process technology. Min and Max values will be available after the device is characterized.

## Overview

The ATmega16 is a low-power CMOS 8-bit microcontroller based on the AVR enhanced RISC architecture. By executing powerful instructions in a single clock cycle, the ATmega16 achieves throughputs approaching 1 MIPS per MHz allowing the system designer to optimize power consumption versus processing speed.

## Block Diagram

Figure 2. Block Diagram





The AVR core combines a rich instruction set with 32 general purpose working registers. All the 32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing two independent registers to be accessed in one single instruction executed in one clock cycle. The resulting architecture is more code efficient while achieving throughputs up to ten times faster than conventional CISC microcontrollers.

The ATmega16 provides the following features: 16K bytes of In-System Programmable Flash Program memory with Read-While-Write capabilities, 512 bytes EEPROM, 1K byte SRAM, 32 general purpose I/O lines, 32 general purpose working registers, a JTAG interface for Boundary-scan, On-chip Debugging support and programming, three flexible Timer/Counters with compare modes, Internal and External Interrupts, a serial programmable USART, a byte oriented Two-wire Serial Interface, an 8-channel, 10-bit ADC with optional differential input stage with programmable gain (TQFP package only), a programmable Watchdog Timer with Internal Oscillator, an SPI serial port, and six software selectable power saving modes. The Idle mode stops the CPU while allowing the USART, Two-wire interface, A/D Converter, SRAM, Timer/Counters, SPI port, and interrupt system to continue functioning. The Power-down mode saves the register contents but freezes the Oscillator, disabling all other chip functions until the next External Interrupt or Hardware Reset. In Power-save mode, the Asynchronous Timer continues to run, allowing the user to maintain a timer base while the rest of the device is sleeping. The ADC Noise Reduction mode stops the CPU and all I/O modules except Asynchronous Timer and ADC, to minimize switching noise during ADC conversions. In Standby mode, the crystal/resonator Oscillator is running while the rest of the device is sleeping. This allows very fast start-up combined with low-power consumption. In Extended Standby mode, both the main Oscillator and the Asynchronous Timer continue to run.

The device is manufactured using Atmel's high density nonvolatile memory technology. The On-chip ISP Flash allows the program memory to be reprogrammed in-system through an SPI serial interface, by a conventional nonvolatile memory programmer, or by an On-chip Boot program running on the AVR core. The boot program can use any interface to download the application program in the Application Flash memory. Software in the Boot Flash section will continue to run while the Application Flash section is updated, providing true Read-While-Write operation. By combining an 8-bit RISC CPU with In-System Self-Programmable Flash on a monolithic chip, the Atmel ATmega16 is a powerful microcontroller that provides a highly-flexible and cost-effective solution to many embedded control applications.

The ATmega16 AVR is supported with a full suite of program and system development tools including: C compilers, macro assemblers, program debugger/simulators, in-circuit emulators, and evaluation kits.

## Pin Descriptions

VCC	Digital supply voltage.
GND	Ground.
Port A (PA7..PA0)	Port A serves as the analog inputs to the A/D Converter.  Port A also serves as an 8-bit bi-directional I/O port, if the A/D Converter is not used. Port pins can provide internal pull-up resistors (selected for each bit). The Port A output buffers have symmetrical drive characteristics with both high sink and source capability. When pins PA0 to PA7 are used as inputs and are externally pulled low, they will source current if the internal pull-up resistors are activated. The Port A pins are tri-stated when a reset condition becomes active, even if the clock is not running.

## Port B (PB7..PB0)

Port B is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port B output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port B pins that are externally pulled low will source current if the pull-up resistors are activated. The Port B pins are tri-stated when a reset condition becomes active, even if the clock is not running.

Port B also serves the functions of various special features of the ATmega16 as listed on page 56.

## Port C (PC7..PC0)

Port C is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port C output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port C pins that are externally pulled low will source current if the pull-up resistors are activated. The Port C pins are tri-stated when a reset condition becomes active, even if the clock is not running. If the JTAG interface is enabled, the pull-up resistors on pins PC5(TDI), PC3(TMS) and PC2(TCK) will be activated even if a reset occurs.

Port C also serves the functions of the JTAG interface and other special features of the ATmega16 as listed on page 59.

## Port D (PD7..PD0)

Port D is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port D output buffers have symmetrical drive characteristics with both high sink and source capability. As inputs, Port D pins that are externally pulled low will source current if the pull-up resistors are activated. The Port D pins are tri-stated when a reset condition becomes active, even if the clock is not running.

Port D also serves the functions of various special features of the ATmega16 as listed on page 61.

## RESET

Reset Input. A low level on this pin for longer than the minimum pulse length will generate a reset, even if the clock is not running. The minimum pulse length is given in Table 15 on page 36. Shorter pulses are not guaranteed to generate a reset.

## XTAL1

Input to the inverting Oscillator amplifier and input to the internal clock operating circuit.

## XTAL2

Output from the inverting Oscillator amplifier.

## AVCC

AVCC is the supply voltage pin for Port A and the A/D Converter. It should be externally connected to  $V_{CC}$ , even if the ADC is not used. If the ADC is used, it should be connected to  $V_{CC}$  through a low-pass filter.

## AREF

AREF is the analog reference pin for the A/D Converter.



## Register Summary

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Page
\$3F (\$5F)	SREG	I	T	H	S	V	N	Z	C	7
\$3E (\$5E)	SPH	-	-	-	-	-	SP10	SP9	SP8	10
\$3D (\$5D)	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	10
\$3C (\$5C)	OCR0	Timer/Counter0 Output Compare Register								83
\$3B (\$5B)	GICR	INT1	INT0	INT2	-	-	-	IVSEL	IVCE	46, 67
\$3A (\$5A)	GIFR	INTF1	INTF0	INTF2	-	-	-	-	-	68
\$39 (\$59)	TIMSK	OCIE2	TOIE2	TICIE1	OCIE1A	OCIE1B	TOIE1	OCIE0	TOIE0	83, 114, 132
\$38 (\$58)	TIFR	OCF2	TOV2	ICF1	OCF1A	OCF1B	TOV1	OCF0	TOV0	84, 115, 132
\$37 (\$57)	SPMCR	SPMIE	RWWSB	-	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	249
\$36 (\$56)	TWCR	TWINT	TWEA	TWSTA	TWSTO	TWWC	TWEN	-	TWIE	178
\$35 (\$55)	MCUCR	SM2	SE	SM1	SM0	ISC11	ISC10	SCM1	ISC00	30, 66
\$34 (\$54)	MCUCSR	JTD	ISC2	-	JTRF	WDRF	BORF	EXTRF	PORF	39, 67, 229
\$33 (\$53)	TCCR0	FOC0	WGM00	COM01	COM00	WGM01	CS02	CS01	CS00	81
\$32 (\$52)	TCNT0	Timer/Counter0 (8 Bits)								83
\$31 <sup>(1)</sup> (\$51) <sup>(1)</sup>	OSCCAL	Oscillator Calibration Register								28
	OCDR	On-Chip Debug Register								225
\$30 (\$50)	SFIOR	ADTS2	ADTS1	ADTS0	-	ACME	PUD	PSR2	PSR10	55, 88, 133, 199, 219
\$2F (\$4F)	TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	FOC1A	FOC1B	WGM11	WGM10	109
\$2E (\$4E)	TCCR1B	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	112
\$2D (\$4D)	TCNT1H	Timer/Counter1 – Counter Register High Byte								113
\$2C (\$4C)	TCNT1L	Timer/Counter1 – Counter Register Low Byte								113
\$2B (\$4B)	OCR1AH	Timer/Counter1 – Output Compare Register A High Byte								113
\$2A (\$4A)	OCR1AL	Timer/Counter1 – Output Compare Register A Low Byte								113
\$29 (\$49)	OCR1BH	Timer/Counter1 – Output Compare Register B High Byte								113
\$28 (\$48)	OCR1BL	Timer/Counter1 – Output Compare Register B Low Byte								113
\$27 (\$47)	ICR1H	Timer/Counter1 – Input Capture Register High Byte								114
\$26 (\$46)	ICR1L	Timer/Counter1 – Input Capture Register Low Byte								114
\$25 (\$45)	TCCR2	FOC2	WGM20	COM21	COM20	WGM21	CS22	CS21	CS20	127
\$24 (\$44)	TCNT2	Timer/Counter2 (8 Bits)								129
\$23 (\$43)	OCR2	Timer/Counter2 Output Compare Register								129
\$22 (\$42)	ASSR	-	-	-	-	AS2	TCN2UB	OCR2UB	TCR2UB	130
\$21 (\$41)	WDTCR	-	-	-	WDTOE	WDE	WDP2	WDP1	WDP0	41
\$20 <sup>(2)</sup> (\$40) <sup>(2)</sup>	UBRRH	URSEL	UMSEL	UPM1	UPM0	USBS	UBRR[11:8]		UCPOL	165
	UCSRC	URSEL	UMSEL	UPM1	UPM0	USBS	UCSZ1	UCSZ0	UCPOL	164
\$1F (\$3F)	EEARH	-	-	-	-	-	-	-	EEAR8	17
\$1E (\$3E)	EEARL	EEPROM Address Register Low Byte								17
\$1D (\$3D)	EEDR	EEPROM Data Register								17
\$1C (\$3C)	EEDCR	-	-	-	-	EERIE	EEMWE	EWE	EERE	17
\$1B (\$3B)	PORTA	PORTA7	PORTA6	PORTA5	PORTA4	PORTA3	PORTA2	PORTA1	PORTA0	64
\$1A (\$3A)	DDRA	DDA7	DDA6	DDA5	DDA4	DDA3	DDA2	DDA1	DDA0	64
\$19 (\$39)	PINA	PINA7	PINA6	PINA5	PINA4	PINA3	PINA2	PINA1	PINA0	64
\$18 (\$38)	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	64
\$17 (\$37)	DDRB	ddb7	ddb6	ddb5	ddb4	ddb3	ddb2	ddb1	ddb0	64
\$16 (\$36)	PINB	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	64
\$15 (\$35)	PORTC	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	65
\$14 (\$34)	DDRC	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	65
\$13 (\$33)	PINC	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	65
\$12 (\$32)	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	65
\$11 (\$31)	DDRD	ddd7	ddd6	ddd5	ddd4	ddd3	ddd2	ddd1	ddd0	65
\$10 (\$30)	PIND	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	65
\$0F (\$2F)	SPDR	SPI Data Register								140
\$0E (\$2E)	SPSR	SPIF	WCOL	-	-	-	-	-	SPI2X	140
\$0D (\$2D)	SPCR	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	138
\$0C (\$2C)	UDR	USART I/O Data Register								161
\$0B (\$2B)	UCSRA	RXC	TXC	UDRE	FE	DOR	PE	U2X	MPCM	162
\$0A (\$2A)	UCSRB	RXCIE	TXCIE	UDRIE	RXEN	TXEN	UCSZ2	RXB8	TXB8	163
\$09 (\$29)	UBRRL	USART Baud Rate Register Low Byte								165
\$08 (\$28)	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	200
\$07 (\$27)	ADMUX	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0	215
\$06 (\$26)	ADCSRA	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0	217
\$05 (\$25)	ADCH	ADC Data Register High Byte								218
\$04 (\$24)	ADCL	ADC Data Register Low Byte								218
\$03 (\$23)	TWDR	Two-wire Serial Interface Data Register								180
\$02 (\$22)	TWAR	TWA6	TWA5	TWA4	TWA3	TWA2	TWA1	TWA0	TWGCE	180

Address	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Page
\$01 (\$21)	TWSR	TWS7	TWS6	TWS5	TWS4	TWS3	-	TWPS1	TWPS0	179
\$00 (\$20)	TWBR	Two-wire Serial Interface Bit Rate Register								178

- otes:
1. When the **OCDEN Fuse** is unprogrammed, the **OSCCAL Register** is always accessed on this address. Refer to the debugger specific documentation for details on how to use the **OCDR Register**.
  2. Refer to the **USART** description for details on how to access **UBRRH** and **UCSRC**.
  3. For compatibility with future devices, reserved bits should be written to zero if accessed. Reserved I/O memory addresses should never be written.
  4. Some of the **Status Flags** are cleared by writing a logical one to them. Note that the **CBI** and **SBI** instructions will operate on all bits in the I/O Register, writing a one back into any flag read as set, thus clearing the flag. The **CBI** and **SBI** instructions work with registers \$00 to \$1F only.





## Instruction Set Summary

Mnemonics	Operands	Description	Operation	Flags	#Clocks
<b>ARITHMETIC AND LOGIC INSTRUCTIONS</b>					
ADD	Rd, Rr	Add two Registers	$Rd \leftarrow Rd + Rr$	Z,C,N,V,H	1
ADC	Rd, Rr	Add with Carry two Registers	$Rd \leftarrow Rd + Rr + C$	Z,C,N,V,H	1
ADIW	Rd1,K	Add Immediate to Word	$Rd1:Rd1 \leftarrow Rd1:Rd1 + K$	Z,C,N,V,S	2
SUB	Rd, Rr	Subtract two Registers	$Rd \leftarrow Rd - Rr$	Z,C,N,V,H	1
SUBI	Rd, K	Subtract Constant from Register	$Rd \leftarrow Rd - K$	Z,C,N,V,H	1
SBC	Rd, Rr	Subtract with Carry two Registers	$Rd \leftarrow Rd - Rr - C$	Z,C,N,V,H	1
SBCI	Rd, K	Subtract with Carry Constant from Reg.	$Rd \leftarrow Rd - K - C$	Z,C,N,V,H	1
SBIF	Rd1,K	Subtract Immediate from Word	$Rd1:Rd1 \leftarrow Rd1:Rd1 - K$	Z,C,N,V,S	2
AND	Rd, Rr	Logical AND Registers	$Rd \leftarrow Rd \& Rr$	Z,N,V	1
ANDI	Rd, K	Logical AND Register and Constant	$Rd \leftarrow Rd \& K$	Z,N,V	1
OR	Rd, Rr	Logical OR Registers	$Rd \leftarrow Rd \vee Rr$	Z,N,V	1
ORI	Rd, K	Logical OR Register and Constant	$Rd \leftarrow Rd \vee K$	Z,N,V	1
EOR	Rd, Rr	Exclusive OR Registers	$Rd \leftarrow Rd \oplus Rr$	Z,N,V	1
COM	Rd	One's Complement	$Rd \leftarrow \text{SFF} - Rd$	Z,C,N,V	1
NEG	Rd	Two's Complement	$Rd \leftarrow \text{S00} - Rd$	Z,C,N,V,H	1
SBR	Rd,K	Set Bit(s) in Register	$Rd \leftarrow Rd \vee K$	Z,N,V	1
CBR	Rd,K	Clear Bit(s) in Register	$Rd \leftarrow Rd \& (\text{SFF} - K)$	Z,N,V	1
INC	Rd	Increment	$Rd \leftarrow Rd + 1$	Z,N,V	1
DEC	Rd	Decrement	$Rd \leftarrow Rd - 1$	Z,N,V	1
TST	Rd	Test for Zero or Minus	$Rd \leftarrow Rd \& Rd$	Z,N,V	1
CLR	Rd	Clear Register	$Rd \leftarrow Rd \oplus Rd$	Z,N,V	1
SER	Rd	Set Register	$Rd \leftarrow \text{SFF}$	None	1
MUL	Rd, Rr	Multiply Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULS	Rd, Rr	Multiply Signed	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
MULSU	Rd, Rr	Multiply Signed with Unsigned	$R1:R0 \leftarrow Rd \times Rr$	Z,C	2
FMUL	Rd, Rr	Fractional Multiply Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULS	Rd, Rr	Fractional Multiply Signed	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
FMULSU	Rd, Rr	Fractional Multiply Signed with Unsigned	$R1:R0 \leftarrow (Rd \times Rr) \lll 1$	Z,C	2
<b>BRANCH INSTRUCTIONS</b>					
RJMP	k	Relative Jump	$PC \leftarrow PC + k + 1$	None	2
IJMP		Indirect Jump to (Z)	$PC \leftarrow Z$	None	2
JMP	k	Direct Jump	$PC \leftarrow k$	None	3
RCALL	k	Relative Subroutine Call	$PC \leftarrow PC + k + 1$	None	3
ICALL		Indirect Call to (Z)	$PC \leftarrow Z$	None	3
CALL	k	Direct Subroutine Call	$PC \leftarrow k$	None	4
RET		Subroutine Return	$PC \leftarrow \text{STACK}$	None	4
RETI		Interrupt Return	$PC \leftarrow \text{STACK}$	I	4
CPSE	Rd,Rr	Compare, Skip if Equal	if $(Rd = Rr)$ $PC \leftarrow PC + 2$ or $3$	None	1/2/3
CP	Rd,Rr	Compare	$Rd - Rr$	Z,N,V,C,H	1
CPC	Rd,Rr	Compare with Carry	$Rd - Rr - C$	Z,N,V,C,H	1
CPI	Rd,K	Compare Register with Immediate	$Rd - K$	Z,N,V,C,H	1
SBRC	Rr, b	Skip if Bit in Register Cleared	if $(Rr(b)=0)$ $PC \leftarrow PC + 2$ or $3$	None	1/2/3
SBRS	Rr, b	Skip if Bit in Register is Set	if $(Rr(b)=1)$ $PC \leftarrow PC + 2$ or $3$	None	1/2/3
SBIC	P, b	Skip if Bit in I/O Register Cleared	if $(P(b)=0)$ $PC \leftarrow PC + 2$ or $3$	None	1/2/3
SBIS	P, b	Skip if Bit in I/O Register is Set	if $(P(b)=1)$ $PC \leftarrow PC + 2$ or $3$	None	1/2/3
BRBS	s, k	Branch if Status Flag Set	if $(SREG(s) = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRBC	s, k	Branch if Status Flag Cleared	if $(SREG(s) = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BREQ	k	Branch if Equal	if $(Z = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRNE	k	Branch if Not Equal	if $(Z = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRCS	k	Branch if Carry Set	if $(C = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRCC	k	Branch if Carry Cleared	if $(C = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRSH	k	Branch if Same or Higher	if $(C = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRLO	k	Branch if Lower	if $(C = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRMI	k	Branch if Minus	if $(N = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRPL	k	Branch if Plus	if $(N = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRGE	k	Branch if Greater or Equal, Signed	if $(N \oplus V = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRLT	k	Branch if Less Than Zero, Signed	if $(N \oplus V = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRHS	k	Branch if Half Carry Flag Set	if $(H = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRHC	k	Branch if Half Carry Flag Cleared	if $(H = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRTS	k	Branch if T Flag Set	if $(T = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRTC	k	Branch if T Flag Cleared	if $(T = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRVS	k	Branch if Overflow Flag is Set	if $(V = 1)$ then $PC \leftarrow PC + k + 1$	None	1/2
BRVC	k	Branch if Overflow Flag is Cleared	if $(V = 0)$ then $PC \leftarrow PC + k + 1$	None	1/2

Armonics	Operands	Description	Operation	Flags	#Clocks
RIE	k	Branch If Interrupt Enabled	If (I≠1) then PC ← PC + k + 1	None	1/2
RIE	k	Branch If Interrupt Disabled	If (I=0) then PC ← PC + k + 1	None	1/2
<b>DATA TRANSFER INSTRUCTIONS</b>					
MOV	Rd, Rr	Move Between Registers	Rd ← Rr	None	1
MOVW	Rd, Rr	Copy Register Word	Rd ← Rr; Rd ← Rr; Rr ← Rr	None	1
LDI	Rd, K	Load Immediate	Rd ← K	None	1
LD	Rd, X	Load Indirect	Rd ← (X)	None	2
LD	Rd, X+	Load Indirect and Post-Inc.	Rd ← (X), X ← X + 1	None	2
LD	Rd, -X	Load Indirect and Pre-Dec.	X ← X - 1, Rd ← (X)	None	2
LD	Rd, Y	Load Indirect	Rd ← (Y)	None	2
LD	Rd, Y+	Load Indirect and Post-Inc.	Rd ← (Y), Y ← Y + 1	None	2
LD	Rd, -Y	Load Indirect and Pre-Dec.	Y ← Y - 1, Rd ← (Y)	None	2
LD	Rd, Y+q	Load Indirect with Displacement	Rd ← (Y + q)	None	2
LD	Rd, Z	Load Indirect	Rd ← (Z)	None	2
LD	Rd, Z+	Load Indirect and Post-Inc.	Rd ← (Z), Z ← Z + 1	None	2
LD	Rd, -Z	Load Indirect and Pre-Dec.	Z ← Z - 1, Rd ← (Z)	None	2
LD	Rd, Z+q	Load Indirect with Displacement	Rd ← (Z + q)	None	2
LDS	Rd, k	Load Direct from SRAM	Rd ← (k)	None	2
ST	X, Rr	Store Indirect	(X) ← Rr	None	2
ST	X+, Rr	Store Indirect and Post-Inc.	(X) ← Rr, X ← X + 1	None	2
ST	-X, Rr	Store Indirect and Pre-Dec.	X ← X - 1, (X) ← Rr	None	2
ST	Y, Rr	Store Indirect	(Y) ← Rr	None	2
ST	Y+, Rr	Store Indirect and Post-Inc.	(Y) ← Rr, Y ← Y + 1	None	2
ST	-Y, Rr	Store Indirect and Pre-Dec.	Y ← Y - 1, (Y) ← Rr	None	2
STD	Y+q, Rr	Store Indirect with Displacement	(Y + q) ← Rr	None	2
ST	Z, Rr	Store Indirect	(Z) ← Rr	None	2
ST	Z+, Rr	Store Indirect and Post-Inc.	(Z) ← Rr, Z ← Z + 1	None	2
ST	-Z, Rr	Store Indirect and Pre-Dec.	Z ← Z - 1, (Z) ← Rr	None	2
STD	Z+q, Rr	Store Indirect with Displacement	(Z + q) ← Rr	None	2
STS	k, Rr	Store Direct to SRAM	(k) ← Rr	None	2
LPM		Load Program Memory	R0 ← (Z)	None	3
LPM	Rd, Z	Load Program Memory	Rd ← (Z)	None	3
LPM	Rd, Z+	Load Program Memory and Post-Inc.	Rd ← (Z), Z ← Z + 1	None	3
SPM		Store Program Memory	(Z) ← R1:R0	None	-
IN	Rd, P	In Port	Rd ← P	None	1
OUT	P, Rr	Out Port	P ← Rr	None	1
PUSH	Rr	Push Register on Stack	STACK ← Rr	None	2
POP	Rd	Pop Register from Stack	Rd ← STACK	None	2
<b>BIT AND BIT-TEST INSTRUCTIONS</b>					
SBI	P, b	Set Bit in I/O Register	I/O(P, b) ← 1	None	2
CBI	P, b	Clear Bit in I/O Register	I/O(P, b) ← 0	None	2
LSL	Rd	Logical Shift Left	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z, C, N, V	1
LSR	Rd	Logical Shift Right	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z, C, N, V	1
ROL	Rd	Rotate Left Through Carry	Rd(0) ← C, Rd(n+1) ← Rd(n), C ← Rd(7)	Z, C, N, V	1
ROR	Rd	Rotate Right Through Carry	Rd(7) ← C, Rd(n) ← Rd(n+1), C ← Rd(0)	Z, C, N, V	1
ASR	Rd	Arithmetic Shift Right	Rd(n) ← Rd(n+1), n=0-6	Z, C, N, V	1
SWAP	Rd	Swap Nibbles	Rd(3-0) ← Rd(7-4), Rd(7-4) ← Rd(3-0)	None	1
BSSET	s	Flag Set	SREG(s) ← 1	SREG(s)	1
BSCLR	s	Flag Clear	SREG(s) ← 0	SREG(s)	1
BST	Rr, b	Bit Store from Register to T	T ← Rr(b)	T	1
BLD	Rd, b	Bit load from T to Register	Rd(b) ← T	None	1
SEC		Set Carry	C ← 1	C	1
CLC		Clear Carry	C ← 0	C	1
SEN		Set Negative Flag	N ← 1	N	1
CLN		Clear Negative Flag	N ← 0	N	1
SEZ		Set Zero Flag	Z ← 1	Z	1
CLZ		Clear Zero Flag	Z ← 0	Z	1
SEI		Global Interrupt Enable	I ← 1	I	1
CLR		Global Interrupt Disable	I ← 0	I	1
SESt		Set Signed Test Flag	S ← 1	S	1
CLSt		Clear Signed Test Flag	S ← 0	S	1
SEV		Set Twos Complement Overflow	V ← 1	V	1
CLV		Clear Twos Complement Overflow	V ← 0	V	1
SET		Set T in SREG	T ← 1	T	1
CLT		Clear T in SREG	T ← 0	T	1
SEH		Set Half Carry Flag in SREG	H ← 1	H	1





mnemonics	Operands	Description	Operation	Flags	#Clocks
CLH		Clear Half Carry Flag in SREG	H ← 0	H	1
MCU CONTROL INSTRUCTIONS					
IDP		No Operation		None	1
ISLEEP		Sleep	(see specific descr. for Sleep function)	None	1
WDR		Watchdog Reset	(see specific descr. for WDR/timer)	None	1
BREAK		Break	For On-Chip Debug Only	None	N/A



# ATmega16(L)

## Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
8	2.7 - 5.5V	ATmega16L-8AC ATmega16L-8PC ATmega16L-8MC	44A 40P6 44M1	Commercial (0°C to 70°C)
		ATmega16L-8AI ATmega16L-8PI ATmega16L-8MI	44A 40P6 44M1	Industrial (-40°C to 85°C)
16	4.5 - 5.5V	ATmega16-16AC ATmega16-16PC ATmega16-16MC	44A 40P6 44M1	Commercial (0°C to 70°C)
		ATmega16-16AI ATmega16-16PI ATmega16-16MI	44A 40P6 44M1	Industrial (-40°C to 85°C)




Package Type	
<b>44A</b>	44-lead, Thin (1.0 mm) Plastic Gull Wing Quad Flat Package (TQFP)
<b>40P6</b>	40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)
<b>44M1</b>	44-pad, 7 x 7 x 1.0 mm body, lead pitch 0.50 mm, Micro Lead Frame Package (MLF)



# Packaging Information

4A



10/5/2001



2325 Orchard Parkway  
San Jose, CA 95131

**TITLE**

**44A, 44-lead, 10 x 10 mm Body Size, 1.0 mm Body Thickness,  
0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP)**


**DRAWING NO.**


44A

**REV.**

B

JP6





## rrata

The revision letter in this section refers to the revision of the ATmega16 device.

## ATmega16(L) Rev. I

- **IDCODE masks data from TDI input**

1. **IDCODE masks data from TDI input**

The JTAG instruction IDCODE is not working correctly. Data to succeeding devices are replaced by all-ones during Update-DR.

**Problem Fix / Workaround**

- If ATmega16 is the only device in the scan chain, the problem is not visible.
- Select the Device ID Register of the ATmega16 by issuing the IDCODE instruction or by entering the Test-Logic-Reset state of the TAP controller to read out the contents of its Device ID Register and possibly data from succeeding devices of the scan chain. Issue the BYPASS instruction to the ATmega16 while reading the Device ID Registers of preceding devices of the boundary scan chain.
- If the Device IDs of all devices in the boundary scan chain must be captured simultaneously, the ATmega16 must be the first device in the chain.

## ATmega16(L) Rev. H

- **IDCODE masks data from TDI input**

1. **IDCODE masks data from TDI input**

The JTAG instruction IDCODE is not working correctly. Data to succeeding devices are replaced by all-ones during Update-DR.

**Problem Fix / Workaround**

- If ATmega16 is the only device in the scan chain, the problem is not visible.
- Select the Device ID Register of the ATmega16 by issuing the IDCODE instruction or by entering the Test-Logic-Reset state of the TAP controller to read out the contents of its Device ID Register and possibly data from succeeding devices of the scan chain. Issue the BYPASS instruction to the ATmega16 while reading the Device ID Registers of preceding devices of the boundary scan chain.
- If the Device IDs of all devices in the boundary scan chain must be captured simultaneously, the ATmega16 must be the first device in the chain.

## ATmega16(L) Rev. G

- **IDCODE masks data from TDI input**

1. **IDCODE masks data from TDI input**

The JTAG instruction IDCODE is not working correctly. Data to succeeding devices are replaced by all-ones during Update-DR.

**Problem Fix / Workaround**

- If ATmega16 is the only device in the scan chain, the problem is not visible.
- Select the Device ID Register of the ATmega16 by issuing the IDCODE instruction or by entering the Test-Logic-Reset state of the TAP controller to read out the contents of its Device ID Register and possibly data from succeeding devices of the scan chain. Issue the BYPASS instruction to the ATmega16 while reading the Device ID Registers of preceding devices of the boundary scan chain.



- If the Device IDs of all devices in the boundary scan chain must be captured simultaneously, the ATmega16 must be the first device in the chain.





### Features

- Complete DTMF Receiver
- Low power consumption
- Internal gain setting amplifier
- Adjustable guard time
- Central office quality
- Power-down mode
- Inhibit mode
- Backward compatible with MT8870C/MT8870C-1

ISSUE 5

March 1997

### Ordering Information

MT8870DE/DE-1 18 Pin Plastic DIP  
 MT8870DS/DS-1 18 Pin SOIC  
 MT8870DN/DN-1 20 Pin SSOP  
 -40 °C to +85 °C

### Description

The MT8870D/MT8870D-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.

### Applications

- Receiver system for British Telecom (BT) or CEPT Spec (MT8870D-1)
- Paging systems
- Repeater systems/mobile radio
- Credit card systems
- Remote control
- Personal computers
- Telephone answering machine




Figure 1 - Functional Block Diagram

# IT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS




Figure 2 - Pin Connections

## Pin Description

Pin #		Name	Description
18	20		
1	1	IN+	<b>Non-Inverting Op-Amp (Input).</b>
2	2	IN-	<b>Inverting Op-Amp (Input).</b>
3	3	GS	<b>Gain Select.</b> Gives access to output of front end differential amplifier for connection of feedback resistor.
4	4	V <sub>Ref</sub>	<b>Reference Voltage (Output).</b> Nominally V <sub>DD</sub> /2 is used to bias inputs at mid-rail (see Fig. 6 and Fig. 10).
5	5	INH	<b>Inhibit (Input).</b> Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	6	PWDN	<b>Power Down (Input).</b> Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	8	OSC1	<b>Clock (Input).</b>
8	9	OSC2	<b>Clock (Output).</b> A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	10	V <sub>SS</sub>	<b>Ground (Input).</b> 0V typical.
10	11	TOE	<b>Three State Output Enable (Input).</b> Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	12-15	Q1-Q4	<b>Three State Data (Output).</b> When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	17	StD	<b>Delayed Steering (Output).</b> Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V <sub>TSt</sub> .
16	18	ESt	<b>Early Steering (Output).</b> Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESt to return to a logic low.
17	19	St/GT	<b>Steering Input/Guard time (Output) Bidirectional.</b> A voltage greater than V <sub>TSt</sub> detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V <sub>TSt</sub> frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESt and the voltage on St.
18	20	V <sub>DD</sub>	<b>Positive power supply (Input).</b> +5V typical.
	7, 16	NC	No Connection.

**Functional Description**

The MT8870D/MT8870D-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

**Filter Section**

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 3). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

**Decoder Section**

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while




Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

**Steering Circuit**

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes v<sub>c</sub> (see Figure 4) to rise as the capacitor discharges. Provided signal




Figure 3 - Filter Response

# IT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

condition is maintained (EST remains high) for the validation period ( $t_{GTP}$ ),  $v_c$  reaches the threshold ( $V_{TS1}$ ) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) to the output latch. At this point the GT output is activated and drives  $v_c$  to  $V_{DD}$ . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (Std) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the tri-state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Digit	TOE	INH	EST	Q <sub>4</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

**Table 1. Functional Decode Table**

L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE  
X = DON'T CARE


## Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 4 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of  $t_{DP}$  is a device parameter (see Figure 11) and  $t_{REC}$  is the minimum signal duration to be recognized by the receiver. A value for C of 0.1  $\mu$ F is



**Figure 5 - Guard Time Adjustment**

recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present ( $t_{GTP}$ ) and tone absent ( $t_{GTA}$ ). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing  $t_{REC}$  improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short  $t_{REC}$  with a long  $t_{DO}$  would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 5.

**Power-down and Inhibit Mode**

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C, and D. The output code will remain the same as the previous detected code (see Table 1).

**Differential Input Configuration**

The input arrangement of the MT8870D/MT8870D-1 provides a differential-input operational amplifier as well as a bias source ( $V_{Ref}$ ) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 10 with the op-amp connected for unity gain and  $V_{Ref}$  biasing the input at  $1/2V_{DD}$ . Figure 6 shows the differential configuration, which permits the adjustment of gain with the feedback resistor  $R_5$ .

**Crystal Oscillator**

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible to configure several MT8870D/MT8870D-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 7 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e., precision balancing capacitors are not required.




Figure 6 - Differential Input Configuration




Figure 7 - Oscillator Connection

Parameter	Unit	Resonator
R1	Ohms	10.752
L1	mH	.432
C1	pF	4.984
C0	pF	37.915
Qm	-	896.37
$\Delta f$	%	$\pm 0.2\%$

Table 2. Recommended Resonator Specifications  
 Note: Qm=quality factor of RLC model, i.e.,  $1/2\pi fR1C1$ .

# IT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

## Applications

### RECEIVER SYSTEM FOR BRITISH TELECOM CEPT SPEC POR 1151

The circuit shown in Fig. 9 illustrates the use of the IT8870D-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as a non-operate level. This condition can be attained by choosing suitable values of  $R_1$  and  $R_2$  to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting in GS of MT8870D-1. As shown in the diagram, the component values of  $R_3$  and  $C_2$  are the guard time requirements when the total component tolerance is 5%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 8.




Figure 8 - Non-Symmetric Guard Time Circuit




Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

**Absolute Maximum Ratings<sup>†</sup>**

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	$V_{DD}$		7	V
2	Voltage on any pin	$V_I$	$V_{SS}-0.3$	$V_{DD}+0.3$	V
3	Current at any pin (other than supply)	$I_I$		10	mA
4	Storage temperature	$T_{STG}$	-65	+150	°C
5	Package power dissipation	$P_D$		500	mW

<sup>†</sup> Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

**Recommended Operating Conditions** - Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated.

	Parameter	Sym	Min	Typ <sup>‡</sup>	Max	Units	Test Conditions
1	DC Power Supply Voltage	$V_{DD}$	4.75	5.0	5.25	V	
2	Operating Temperature	$T_O$	-40		+85	°C	
3	Crystal/Clock Frequency	$f_c$		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	$\Delta f_c$		±0.1		%	

<sup>‡</sup> Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

**DC Electrical Characteristics** -  $V_{DD}=5.0V \pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^\circ C \leq T_O \leq +85^\circ C$ , unless otherwise stated.

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Test Conditions	
1 2 3	S U P P L Y	Standby supply current	$I_{DDQ}$	10	25	μA	PWDN= $V_{DD}$	
		Operating supply current	$I_{DD}$		3.0	9.0	mA	
		Power consumption	$P_O$		15		mW	$f_c=3.579545$ MHz
4 5 6 7 8 9 10	I N P U T S	High level input	$V_{IH}$	3.5		V	$V_{DD}=5.0V$	
		Low level input voltage	$V_{IL}$			1.5	V	$V_{DD}=5.0V$
		Input leakage current	$I_{IH}/I_{IL}$		0.1		μA	$V_{IN}=V_{SS}$ or $V_{DD}$
		Pull up (source) current	$I_{SO}$		7.5	20	μA	TOE (pin 10)=0, $V_{DD}=5.0V$
		Pull down (sink) current	$I_{SI}$		15	45	μA	INH=5.0V, PWDN=5.0V, $V_{DD}=5.0V$
		Input impedance (IN+, IN-)	$R_{IN}$		10		MΩ	@ 1 kHz
		Steering threshold voltage	$V_{TSt}$	2.2	2.4	2.5	V	$V_{DD} = 5.0V$
11 12 13 14 15 16	O U T P U T S	Low level output voltage	$V_{OL}$			$V_{SS}+0.03$	No load	
		High level output voltage	$V_{OH}$	$V_{DD}-0.03$			V	No load
		Output low (sink) current	$I_{OL}$	1.0	2.5		mA	$V_{OUT}=0.4$ V
		Output high (source) current	$I_{OH}$	0.4	0.8		mA	$V_{OUT}=4.6$ V
		$V_{Ref}$ output voltage	$V_{Ref}$	2.3	2.5	2.7	V	No load, $V_{DD} = 5.0V$
		$V_{Ref}$ output resistance	$R_{OR}$		1		kΩ	

<sup>‡</sup> Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

# IT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

**Operating Characteristics** -  $V_{DD}=5.0V\pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , unless otherwise stated.  
**Gain Setting Amplifier**

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Test Conditions
1	Input leakage current	$I_{IN}$			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	$R_{IN}$	10			M $\Omega$	
3	Input offset voltage	$V_{OS}$			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$0.75 V \leq V_{IN} \leq 4.25 V$ biased at $V_{Ref}=2.5 V$
6	DC open loop voltage gain	$A_{VOL}$	32			dB	
7	Unity gain bandwidth	$f_C$	0.30			MHz	
8	Output voltage swing	$V_O$	4.0			$V_{pp}$	Load $\geq 100 k\Omega$ to $V_{SS}$ @ GS
9	Maximum capacitive load (GS)	$C_L$			100	pF	
10	Resistive load (GS)	$R_L$			50	k $\Omega$	
11	Common mode range	$V_{CM}$	2.5			$V_{pp}$	No Load

**IT8870D AC Electrical Characteristics** -  $V_{DD}=5.0V \pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-29		+1	dBm	1,2,3,5,6,9
			27.5		869	mV <sub>RMS</sub>	1,2,3,5,6,9
2	Negative twist accept				8	dB	2,3,6,9,12
3	Positive twist accept				8	dB	2,3,6,9,12
4	Frequency deviation accept		$\pm 1.5\% \pm 2 Hz$				2,3,5,9
5	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
6	Third tone tolerance			-16		dB	2,3,4,5,9,10
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

<sup>‡</sup> Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

**\*NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by  $\pm 1.5\% \pm 2 Hz$ .
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$ .
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Guaranteed by design and characterization.

**MT8870D-1 AC Electrical Characteristics** -  $V_{DD}=5.0V\pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			21.8		869	mV <sub>RMS</sub>	
2	Input Signal Level Reject		-37			dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			10.9			mV <sub>RMS</sub>	
3	Negative twist accept				8	dB	2,3,6,9,13
4	Positive twist accept				8	dB	2,3,6,9,13
5	Frequency deviation accept		$\pm 1.5\% \pm 2$ Hz				2,3,5,9
6	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
7	Third zone tolerance			-18.5		dB	2,3,4,5,9,12
8	Noise tolerance			-12		dB	2,3,4,5,7,9,10
9	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

<sup>‡</sup> Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

**\*NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by  $\pm 1.5\% \pm 2$  Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$ .
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.
13. Guaranteed by design and characterization.

# IT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

## C Electrical Characteristics - $V_{DD}=5.0V \pm 5\%$ , $V_{SS}=0V$ , $-40^\circ C \leq T_o \leq +85^\circ C$ , using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ <sup>†</sup>	Max	Units	Conditions
T I M I N G	Tone present detect time	$t_{DP}$	5	11	14	ms	Note 1
	Tone absent detect time	$t_{DA}$	0.5	4	8.5	ms	Note 1
	Tone duration accept	$t_{REC}$			40	ms	Note 2
	Tone duration reject	$t_{REC}$	20			ms	Note 2
	Interdigit pause accept	$t_{ID}$			40	ms	Note 2
	Interdigit pause reject	$t_{DO}$	20			ms	Note 2
O U T P U T S	Propagation delay (St to Q)	$t_{PQ}$		8	11	$\mu s$	TOE= $V_{DD}$
	Propagation delay (St to StD)	$t_{PSID}$		12	16	$\mu s$	TOE= $V_{DD}$
	Output data set up (Q to StD)	$t_{QSID}$		3.4		$\mu s$	TOE= $V_{DD}$
	Propagation delay (TOE to Q ENABLE)	$t_{PTE}$		50		ns	load of 10 k $\Omega$ , 50 pF
	Propagation delay (TOE to Q DISABLE)	$t_{PTD}$		300		ns	load of 10 k $\Omega$ , 50 pF
P D W N	Power-up time	$t_{PU}$		30		ms	Note 3
	Power-down time	$t_{PD}$		20		ms	
C L O C K	Crystal/clock frequency	$f_C$	3.5759	3.5795	3.5831	MHz	
	Clock input rise time	$t_{LHCL}$			110	ns	Ext. clock
	Clock input fall time	$t_{HLCL}$			110	ns	Ext. clock
	Clock input duty cycle	DC <sub>CL</sub>	40	50	60	%	Ext. clock
	Capacitive load (OSC2)	C <sub>LO</sub>			30	pF	

<sup>†</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

### NOTES:

- Used for guard-time calculation purposes only.
- These, user adjustable parameters, are not device specifications. The adjustable settings of these minimums and maximums are recommendations based upon network requirements.
- With valid tone present at Input,  $t_{PU}$  equals time from PDWN going low until EST going high.





Figure 10 - Single-Ended Input Configuration



**EXPLANATION OF EVENTS**

- A) TONE BURSTS DETECTED, TONE DURATION INVALID, OUTPUTS NOT UPDATED.
- B) TONE # $n$  DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS
- C) END OF TONE # $n$  DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMIAN LATCHED UNTIL NEXT VALID TONE.
- D) OUTPUTS SWITCHED TO HIGH IMPEDANCE STATE.
- E) TONE # $n + 1$  DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS (CURRENTLY HIGH IMPEDANCE).
- F) ACCEPTABLE DROPOUT OF TONE # $n + 1$ , TONE ABSENT DURATION INVALID, OUTPUTS REMAIN LATCHED.
- G) END OF TONE # $n + 1$  DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMAIN LATCHED UNTIL NEXT VALID TONE.

**EXPLANATION OF SYMBOLS**

- $V_{in}$  DTMF COMPOSITE INPUT SIGNAL.
- $Est$  EARLY STEERING OUTPUT. INDICATES DETECTION OF VALID TONE FREQUENCIES.
- $Svgt$  STEERING INPUT/GUARD TIME OUTPUT. DRIVES EXTERNAL RC TIMING CIRCUIT.
- $Q_1-Q_4$  4-BIT DECODED TONE OUTPUT.
- $Sid$  DELAYED STEERING OUTPUT. INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL.
- $Toe$  TONE OUTPUT ENABLE (INPUT). A LOW LEVEL SHIFTS  $Q_1-Q_4$  TO ITS HIGH IMPEDANCE STATE.
- $t_{REC}$  MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID
- $t_{REC}$  MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION
- $t_{ID}$  MAXIMUM TIME BETWEEN VALID DTMF SIGNALS.
- $t_{DO}$  MAXIMUM ALLOWABLE DROP OUT DURING VALID DTMF SIGNAL.
- $t_{DP}$  TIME TO DETECT THE PRESENCE OF VALID DTMF SIGNALS.
- $t_{DA}$  TIME TO DETECT THE ABSENCE OF VALID DTMF SIGNALS.
- $t_{GTP}$  GUARD TIME, TONE PRESENT.
- $t_{GTA}$  GUARD TIME, TONE ABSENT.

Figure 11 - Timing Diagram

TOSHIBA BIPOLAR DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC

**ULN2803AP, ULN2803AFW, ULN2804AP, ULN2804AFW**

**8CH DARLINGTON SINK DRIVER**


The ULN2803AP / AFW Series are high-voltage, high-current darlington drivers comprised of eight NPN darlington pairs.

All units feature integral clamp diodes for switching inductive loads.

Applications include relay, hammer, lamp and display (LED) drivers.

**FEATURES**


- Output current (single output)  
500mA (Max.) (ULN2803AP / AFW series)
- High sustaining voltage output  
50V (Min.) (ULN2803AP / AFW series)
- Output clamp diodes
- Inputs compatible with various types of logic.
- Package type-AP : DIP-18pin
- Package type-AFW : SOL-18pin



Weight  
 DIP18-P-300-2.54F : 1.478g (Typ.)  
 SOL18-P-300-1.27 : 0.48g (Typ.)

TYPE	INPUT BASE RESISTOR	DESIGNATION
ULN2803AP / AFW	2.7kΩ	TTL, 5V CMOS
ULN2804AP / AFW	10.5kΩ	6~15V PMOS, CMOS


**PIN CONNECTION (TOP VIEW)**



961001EBA1

- TOSHIBA is continually working to improve the quality and the reliability of its products. Nevertheless, semiconductor devices in general can malfunction or fail due to their inherent electrical sensitivity and vulnerability to physical stress. It is the responsibility of the buyer, when utilizing TOSHIBA products, to observe standards of safety, and to avoid situations in which a malfunction or failure of a TOSHIBA product could cause loss of human life, bodily injury or damage to property. In developing your designs, please ensure that TOSHIBA products are used within specified operating ranges as set forth in the most recent products specifications. Also, please keep in mind the precautions and conditions set forth in the TOSHIBA Semiconductor Reliability Handbook.
- The products described in this document are subject to foreign exchange and foreign trade control laws.
- The information contained herein is presented only as a guide for the applications of our products. No responsibility is assumed by TOSHIBA CORPORATION for any infringements of intellectual property or other rights of the third parties which may result from its use. No license is granted by implication or otherwise under any intellectual property or other rights of TOSHIBA CORPORATION or others.
- The information contained herein is subject to change without notice.

**SCHEMATICS (EACH DRIVER)**



(Note) The input and output parasitic diodes cannot be used as clamp diodes.

**MAXIMUM RATINGS (Ta = 25°C)**

CHARACTERISTIC	SYMBOL	RATING	UNIT
Output Sustaining Voltage	V <sub>CE(SUS)</sub>	-0.5~50	V
Output Current	I <sub>OUT</sub>	500	mA / ch
Input Voltage	V <sub>IN</sub>	-0.5~30	V
Clamp Diode Reverse Voltage	V <sub>R</sub>	50	V
Clamp Diode Forward Current	I <sub>F</sub>	500	mA
Power Dissipation	AP	1.47	W
	AFW	0.92 / 1.31 (Note)	
Operating Temperature	T <sub>opr</sub>	-40~85	°C
Storage Temperature	T <sub>stg</sub>	-55~150	°C

(Note) On Glass Epoxy PCB (75 x 114 x 1.6mm Cu 20%)

**RECOMMENDED OPERATING CONDITIONS (Ta = -40~85°C)**

CHARACTERISTIC		SYMBOL	TEST CONDITION	MIN.	TYP.	MAX.	UNIT
Output Sustaining Voltage		V <sub>CE (SUS)</sub>		0	—	50	V
Output Current	AP	I <sub>OUT</sub>	T <sub>pw</sub> = 25ms, Duty = 10%, 8 Circuits	0	—	347	mA / ch
			T <sub>pw</sub> = 25ms, Duty = 50%, 8 Circuits	0	—	123	
	AFW		T <sub>pw</sub> = 25ms, Duty = 10%, 8 Circuits	0	—	268	
			T <sub>pw</sub> = 25ms, Duty = 50%, 8 Circuits	0	—	90	
Input Voltage		V <sub>IN</sub>		0	—	30	V
Input Voltage (Output On)	ULN2803AP / AFW	V <sub>IN (ON)</sub>		3.5	—	30	V
	ULN2804AP / AFW			8	—	30	
Clamp Diode Reverse Voltage		V <sub>R</sub>		—	—	50	V
Clamp Diode Forward Current		I <sub>F</sub>		—	—	400	mA
Power Dissipation	AP	P <sub>D</sub>	Ta = 85°C	—	—	0.76	W
	AFW		Ta = 85°C (Note)	—	—	0.48	

(Note) On Glass Epoxy PCB (75×114×1.6mm Cu 20%)


**ELECTRICAL CHARACTERISTICS (Ta = 25°C)**

CHARACTERISTIC		SYMBOL	TEST CIR-CUIT	TEST CONDITION	MIN.	TYP.	MAX.	UNIT
Output Leakage Current	ULN2804AP / AFW	ICEX	1	VCE = 50V, Ta = 25°C	—	—	50	μA
				VCE = 50V, Ta = 85°C	—	—	100	
				VCE = 50V, VIN = 1V	—	—	500	
Collector-Emitter Saturation Voltage		VCE (sat)	2	IOUT = 350mA, IIN = 500μA	—	1.3	1.6	V
				IOUT = 200mA, IIN = 350μA	—	1.1	1.3	
				IOUT = 100mA, IIN = 250μA	—	0.9	1.1	
Input Current	ULN2803AP / AFW	IIN (ON)	2	VIN = 3.85V	—	0.93	1.35	mA
	ULN2804AP / AFW			VIN = 5V	—	0.35	0.5	
			IIN (OFF)	4	IOUT = 500μA, Ta = 85°C	50	65	—
Input Voltage (Output On)	ULN2803AP / AFW	VIN (ON)	5	VCE = 2V, IOUT = 200mA	—	—	2.4	V
				VCE = 2V, IOUT = 250mA	—	—	2.7	
				VCE = 2V, IOUT = 300mA	—	—	3.0	
	ULN2804AP / AFW			VCE = 2V, IOUT = 125mA	—	—	5.0	
	VCE = 2V, IOUT = 200mA			—	—	6.0		
	VCE = 2V, IOUT = 275mA			—	—	7.0		
		VCE = 2V, IOUT = 350mA	—	—	8.0			
DC Current Transfer Ratio		hFE	2	VCE = 2V, IOUT = 350mA	1000	—	—	
Clamp Diode Reverse Current		IR	6	Ta = 25°C (Note)	—	—	50	μA
				Ta = 85°C (Note)	—	—	100	
Clamp Diode Forward Voltage		VF	7	IF = 350mA	—	—	2.0	V
Input Capacitance		CIN	—		—	15	—	pF
Turn-On Delay		tON	8	RL = 125Ω, VOUT = 50V	—	0.1	—	μs
Turn-Off Delay		tOFF		RL = 125Ω, VOUT = 50V	—	0.2	—	


(Note) VR = VR MAX.

**TEST CIRCUIT**


1.  $I_{CEX}$




2.  $V_{CE(sat)}$ ,  $h_{FE}$




3.  $I_{IN(ON)}$




4.  $I_{IN(OFF)}$




5.  $V_{IN(ON)}$





6.  $I_R$



7.  $V_F$



8.  $t_{ON}$ ,  $t_{OFF}$



- (Note 1) Pulse Width  $50\mu s$ , Duty Cycle 10%  
Output impedance  $50\Omega$ ,  $t_r \leq 5ns$ ,  $t_f \leq 10ns$
- (Note 2) See below.







INPUT CONDITION



TYPE NUMBER	R1	VIH
ULN2803AP / AFW	$0\Omega$	3V
ULN2804AP / AFW	$0\Omega$	8V

- (Note 3)  $C_L$  includes probe and jig capacitance

PRECAUTIONS for USING


Utmost care is necessary in the design of the output line, COMMON and GND line since IC may be destroyed due to short-circuit between outputs, air contamination fault, or fault by improper grounding.





OUTLINE DRAWING  
DIP18-P-300-2.54F


Unit : mm



Weight : 1.478g (Typ.)

OUTLINE DRAWING  
SOL18-P-300-1.27

Unit : mm



Weight : 0.48g (Typ.)



# Code Program

/\*\*\*\*\*\*

This program was produced by the  
CodeWizardAVR V1.24.8b Professional  
Automatic Program Generator  
© Copyright 1998-2006 Pavel Haiduc, HP InfoTech s.r.l.  
<http://www.hpinfotech.com>

Project :

Version :

Date : 14/3/2006

Author : F4CG

Company : F4CG

Comments:

Chip type : ATmega16

Program type : Application

Clock frequency : 4.000000 MHz

Memory model : Small

External SRAM size : 0

Data Stack size : 256

\*\*\*\*\*/

```
#include <mega16.h>
```

```
#include <string.h>
```

```
#include <delay.h>
```

```
#define led PORTD.7
```

```
#define relay1 PORTB.0
```

```
#define relay2 PORTB.1
```

```
#define relay3 PORTB.2
```

```
#define relay4 PORTB.3
```

```
#define relay5 PORTB.4
```

```
#define hook PORTD.4
```

```
char realpass[4],keypass[4],k;
```

```
int b2 = 4,i,z = 0;;
```

```
static unsigned int bb = 0,b4 = 0,b5 = 0,b6 = 0,k1 = 0,k2 = 0,k3 = 0,k4 = 0;
```

```
EEPROM char pwd[4] = {1,2,3,4};
```

```
void beeb(void)
```

```
{
```

```
int i;
```

```
for(i=0;i<100;i++)
```

```
{
```

```
hook ^= 1;
```

```
delay_ms(2);
```

```
}
```

```
// return();
```

```
}
```

```
void chose()
```

```
{
```

```
switch(b4){
```


```
case 11:
```

```
if(b5 == 1){
```

```
relay1 = 1;
```

```
beeb();
```

```
    }  
    else if(b5 == 2){  
        relay2 = 1;  
        beeb();  
    }  
    else if(b5 == 3){  
        relay3 = 1;  
        beeb();  
    }  
    else if(b5 == 4){  
        relay4 = 1;  
        beeb();  
    }  
    break;  
case 12:  
    if(b5 == 1){  
        relay1 = 0;  
        beeb();  
        delay_ms(50);  
        beeb();  
    }  
    else if(b5 == 2){  
        relay2 = 0;  
        beeb();  
        dclay_ms(50);  
        beeb();  
    }  
    else if(b5 == 3){  
        relay3 = 0;  
        beeb();
```




```

        delay_ms(50);
        beeb();
    }
    else if(b5 == 4){
        relay4 = 0;
        beeb();
        delay_ms(50);
        beeb();
    }
    break;
}
}
char chkpass()
{
    b2 = memcmp(realpass,keypass,4);
    if(b2 == 0){
        k3 = 1;
        return 1;
        //place code
    }
    else{
        return 0;
    }
}

void keypwd(void)
{

```



```
switch(bb)
{
    case 1:
        keypass[0] = k;
        break;


    case 2:
        keypass[1] = k;
        break;

    case 3:
        keypass[2] = k;
        break;

    case 4:
        keypass[3] = k;
        bb = 0;
        break;
}
}
```

```
void keyja(void)
{
    switch(bb)
    {
        case 1:
            keypass[0] = k;
            break;

        case 2:
```



```

        keypass[1] = k;
    break;

    case 3:
        keypass[2] = k;
    break;

    case 4:
        keypass[3] = k;
        k4 = 1;
        bb = 0;
    break;
}
}

//eeprom char pwd;
// External Interrupt 0 service routine
interrupt [EXT_INT0] void ext_int0_isr(void)
{
    static unsigned int kk = 0;
    kk++;
    led ^= 1;
    if(kk == 3){
        delay_ms(200);
        relay5 = 1;
        led ^= 1;
        kk = 0;
        TIMSK=0x01;
    }
}
}

```

```
// External Interrupt 1 service routine
```

```
interrupt [EXT_INT1] void ext_int1_isr(void)
```

```
{
```

```
    z = 0;
```

```
    bb++;
```

```
    k = PINC&0x0f;
```

```
    // b3 = chkpass();
```

```
    if(k3 == 0){
```

```
        keypwd();
```

```
    }
```

```
    else{
```

```
        keyja();
```

```
    }
```

```
}
```

```
// Timer 0 overflow interrupt service routine
```

```
interrupt [TIM0_OVF] void timer0_ovf_isr(void)
```

```
{
```

```
    z++;
```

```
    if( z > 420)
```

```
    {
```


```
        z=0;
```

```
        k1 =1;
```

```
        k2=1;
```

```
    }
```

```
}
```



```

void main(void)
{
// Declare your local variables here

// Input/Output Ports initialization
// Port A initialization
// Func7=In Func6=In Func5=In Func4=In Func3=In Func2=In Func1=In Func0=In
// State7=T State6=T State5=T State4=T State3=T State2=T State1=T State0=T
PORTA=0x00;
DDRA=0x00;

// Port B initialization
// Func7=In Func6=In Func5=In Func4=Out Func3=Out Func2=Out Func1=Out Func0=Out
// State7=T State6=T State5=T State4=1 State3=1 State2=1 State1=1 State0=1
PORTB=0x1F;
DDRB=0x1F;

// Port C initialization
// Func7=In Func6=In Func5=In Func4=In Func3=In Func2=In Func1=In Func0=In
// State7=T State6=T State5=T State4=T State3=T State2=T State1=T State0=T
PORTC=0x00;
DDRC=0x00;

// Port D initialization
// Func7=Out Func6=In Func5=In Func4=In Func3=In Func2=In Func1=In Func0=In
// State7=1 State6=T State5=T State4=T State3=P State2=P State1=T State0=T
PORTD=0x8C;
DDRD=0xD0;

```

```
/*PORTD=0x8C;
DDRD=0x80;*/

// Timer/Counter 0 initialization
// Clock source: System Clock
// Clock value: 3.495 kHz
// Mode: Normal top=FFh
// OC0 output: Disconnected
TCCR0=0x05;
TCNT0=0x00;
OCR0=0x00;

// Timer/Counter 1 initialization
// Clock source: System Clock
// Clock value: Timer 1 Stopped
// Mode: Normal top=FFFFh
// OC1A output: Discon.
// OC1B output: Discon.
// Noise Canceler: Off
// Input Capture on Falling Edge
// Timer 1 Overflow Interrupt: Off
// Input Capture Interrupt: Off
// Compare A Match Interrupt: Off
// Compare B Match Interrupt: Off
TCCR1A=0x00;
TCCR1B=0x00;
TCNT1H=0x00;
TCNT1L=0x00;
ICR1H=0x00;
ICR1L=0x00;
```

```
OCR1AH=0x00;  
OCR1AL=0x00;  
OCR1BH=0x00;  
OCR1BL=0x00;
```

```
// Timer/Counter 2 initialization
```

```
// Clock source: System Clock
```

```
// Clock value: Timer 2 Stopped
```

```
// Mode: Normal top=FFh
```

```
// OC2 output: Disconnected
```

```
ASSR=0x00;
```

```
TCCR2=0x00;
```

```
TCNT2=0x00;
```

```
OCR2=0x00;
```

```
// External Interrupt(s) initialization
```

```
// INT0: On
```

```
// INT0 Mode: Falling Edge
```

```
// INT1: On
```

```
// INT1 Mode: Falling Edge
```

```
// INT2: Off
```

```
GICR|=0xC0;
```

```
MCUCR=0x0A;
```

```
MCUCSR=0x00;
```

```
GIFR=0xC0;
```

```
// Timer(s)/Counter(s) Interrupt(s) initialization
```

```
TIMSK=0x00;
```

```
// Analog Comparator initialization
```

```

// Analog Comparator: Off

// Analog Comparator Input Capture by Timer/Counter 1: Off
ACSR=0x80;
SFIO=0x00;

// Global enable interrupts
#asm("sei")
while(1){

relay5 = 0;
for(i = 0;i < 4;i++){
    realpass[i] = pwd[i];
}
while (k1 != 1)
{
    chkpass();
    k1 = chkpass();
}
beeb();
led ^= 1;
delay_ms(50);
led ^= 1;
k1 = 0;
while (k2 != 1)
{
    if(k4 == 1){
        b4 = keypass[0];
        b5 = keypass[1];
        b6 = keypass[2];
        chose();
    }
}
}

```

```
if(b6 == 1){  
k2 = 1;  
}  
k4 = 0;  
}  
}  
relay5 = 0;  
k2 = 0;  
}  
}
```

