



อุปกรณ์แปลงข้อมูลแบบดิסקรีตโคไซน์ทรานสฟอร์ม 2 มิติ โดยอุปกรณ์ FPGA

Implementation of 2D Discrete Cosine Transform Using FPGA



ได้นำนทรบรรจไว้แล้ว

อ.สม. อ.วิ. เลขหมู่..... เลขทะเบียน 61917 วัน,เดือน,ปี 24 ก.ค. 2549

บ. 1586412

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

ภาควิชา วิศวกรรมโทรคมนาคม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์แปลงข้อมูลแบบดิครีตโคซายน์ทรานสฟอร์ม 2 มิติ โดยอุปกรณ์ FPGA

Implementation of 2D Discrete Cosine Transform Using FPGA



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2547

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง **อุปกรณ์แปลงข้อมูลแบบดิสครีตโคซายน์ทรานสฟอร์ม 2 มิติ โดยอุปกรณ์ FPGA**

**Implementation of 2D Discrete Cosine Transform Using FPGA**

ผู้จัดทำ

1. นายกฤษ เรืองฤทธิ์ 44010008
2. นายกฤตกานต์ ยมภักดี 44010010
3. นายจักร แซ่เอา 44010058

*(อัครพล ตริรัตน์)*  
(ผศ. อัครพล ตริรัตน์)

อาจารย์ที่ปรึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# อุปกรณ์แปลงข้อมูลแบบดิครีตโคซายน์ทรานสฟอร์ม 2 มิติ โดยอุปกรณ์ FPGA

## Implementation of 2D Discrete Cosine Transform Using FPGA

โดย นายกฤษ	เรืองฤทธิ์	44010008
นายกฤติกานต์	ขมภักดี	44010010
นายจักร	แซ่เอา	44010058

อาจารย์ที่ปรึกษา ผศ. อัครพล ตรีรัตน์

### บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการศึกษาและการออกแบบตัวแปลงข้อมูลแบบดิครีตโคซายน์ทรานสฟอร์ม 2 มิติ (2D-Discrete Cosine Transform) โดยแยกเป็นการแปลงดิครีตโคซายน์ทรานสฟอร์ม 1 มิติ 2 ครั้ง ซึ่งใช้อัลกอริทึมของคอร์ดิก (CORDIC Algorithm) และ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) มาช่วยในการลดจำนวนตัวคูณ โดยทำการจำลองกระบวนการทำงานด้วยโปรแกรมแมทเลบ (MATLAB) และในขั้นตอนการออกแบบจะใช้วิธีอธิบายการทำงานของวงจรด้วยภาษา VHDL (Very high speed integrated circuit Hardware Description Language) ลงบนอุปกรณ์ FPGA (Field Programmable Gate Array) เพื่อเป็นต้นแบบในการใช้งานต่อไป

### Abstract

This thesis presents design and implementation of 2D Discrete Cosine Transform Processor. We utilize very useful CORDIC Algorithm and Distributed Arithmetic (DA) in order to reduce computational complexity in proposed algorithm. In this thesis, all the relevant results are first simulated with MATLAB and then we use VHDL as a developing-tool to design and implement in FPGA environment.

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของหัวข้อปริญญาานิพนธ์	1
1.2 วัตถุประสงค์ของปริญญาานิพนธ์	2
1.3 ขอบเขตของปริญญาานิพนธ์	2
1.4 เนื้อหาของปริญญาานิพนธ์	2
บทที่ 2 ทฤษฎีและหลักการ	4
2.1 การเข้ารหัสโดยการทรานสฟอร์ม	4
2.1.1 หลักการพื้นฐานของการทรานสฟอร์ม	4
2.1.2 สมการของการทรานสฟอร์ม	5
2.1.3 การแปลงแบบดิครีตโคซายน์	7
2.2 ส่วนของการแปลงดิครีตโคซายน์ 2 มิติ	10
2.3 ส่วนของการทรานสโพล	12
2.4 CORDIC Algorithm	14
2.5 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	20
2.5.1 ระบบตัวเลข	20
2.5.2 ทฤษฎีเลขคณิตกระจาย	23
2.6 การประยุกต์ใช้งาน DA (Distributed Arithmetic) กับ CORDIC Algorithm	29
2.7 การสื่อสารข้อมูล	32
2.7.1 การสื่อสารข้อมูลแบบขนาน (Parallel Communication)	32
2.7.2 การสื่อสารข้อมูลแบบอนุกรม (Serial Communication)	32
2.7.2.1 การอินเตอร์เฟสตามมาตรฐาน RS-232	33
2.7.2.2 นันโมเด็ม (Null Modems)	34
2.7.2.3 การเชื่อมต่อระหว่าง DB-9 กับ FPGA	35
2.8 ภาษาวีเอชดีแอล	36
2.8.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล	36
2.8.2 การออกแบบระบบดิจิทัล	36
2.8.3 การออกแบบจากบนลงล่าง (Top-Down Design)	38
2.9 เอฟพีจีเอ	40
2.9.1 การออกแบบวงจรเชิงเลขด้วยชิพอุปกรณ์เอฟพีจีเอ	40
2.9.2 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว	41

บทที่ 3 การคำนวณและการสร้าง	42
3.1 ส่วนของการสร้างสัญญาณนาฬิกาของระบบและสัญญาณนาฬิกาของความถี่อครเรต	42
3.2 ส่วนของวงจรหารความถี่ระบบ	44
3.3 การแปลงบิทข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ด้วยโปรแกรม MATLAB	44
3.4 การรับข้อมูลจากพอร์ตอนุกรม	44
3.5 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 1	45
3.6 การออกแบบส่วนการแปลงดิสครีตโคไซน์แบบ 1 มิติ (1D-DCT) ส่วนที่ 1	45
3.6.1 การคำนวณหาสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง	46
3.6.2 โครงสร้างของการแปลงดิสครีตโคไซน์ (Discrete Cosine Transform)	48
3.6.2.1 ส่วนของวงจรบวกและลบ	48
3.6.2.2 ส่วนของวงจรคูณกับค่าสัมประสิทธิ์ในการแปลงดิสครีตโคไซน์	48
3.6.2.3 โครงสร้างโดยรวมของการแปลงดิสครีตโคไซน์	49
3.6.3 การออกแบบที่นำหลักการของ CORDIC Algorithm มาประยุกต์ใช้	49
3.6.3.1 การคำนวณหาสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง	49
3.6.4 โครงสร้างของ CORDIC Algorithm ที่นำไปประยุกต์ใช้ในการแปลงดิสครีตโคไซน์	51
3.6.4.1 ส่วนของวงจรที่ใช้หลักการของ CORDIC Algorithm	51
3.6.4.2 โครงสร้างของการแปลงดิสครีตโคไซน์ที่ใช้หลักการของ CORDIC Algorithm	54
3.7 ส่วนการคำนวณและการสร้างของวงจรถานสโพล (Transpose)	55
3.7.1 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ในวงจรถานสโพล	55
3.7.2 ส่วนการคำนวณและการสร้างของวงจรถานสโพลโดยใช้แรม	56
3.7.3 ส่วนของวงจรมัลติเพล็กซ์ที่ใช้สร้างจริงบนบอร์ด FPGA	57
3.8 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 2 (Latch)	58
3.9 การออกแบบส่วนการแปลงดิสครีตโคไซน์แบบ 1 มิติ (1D-DCT) ส่วนที่ 2	58
3.10 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ หลังการแปลงดิสครีตโคไซน์แบบ 1 มิติ ส่วนที่ 2	59
3.11 ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์	59
3.12 ส่วนของการรับบิทข้อมูลจากบอร์ด FPGA ด้วยโปรแกรม MATLAB ผ่านทางพอร์ตอนุกรม	60
3.13 ส่วนของการแปลงดิสครีตโคไซน์กลับแบบ 2 มิติ ด้วยโปรแกรม MATLAB	60
3.14 ส่วนการแสดงผลไฟลด์ชาร์ทของการสร้างอุปกรณ์การแปลงดิสครีตโคไซน์ 2 มิติ	61

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



4.2.2.19 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคกริต โคชาชน์ ของมุม 67.5 องศา	82
4.2.2.20 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคกริต โคชาชน์ ของมุม 78.75 องศา	83
4.2.2.21 ส่วนของวงจรวกสะสม 9 บิท	83
4.2.2.22 ส่วนของวงจรวกสะสม 10 บิท	84
4.2.2.23 ส่วนของวงจรวกคุมภายในวงจร DA_CORDIC 1 - DA_CORDIC 4	85
4.2.2.24 ส่วนของวงจรวกคุมภายในวงจร DA_CORDIC 5 - DA_CORDIC 6	85
4.2.2.25 ส่วนของวงจรรีจิสเตอร์ขนาด 10 บิท (Register)	86
4.2.2.26 ส่วนของวงจรวกคุมการแปลงดิคกริต โคชาชน์ ส่วนที่ 1	87
4.3 ส่วนของวงจรถรานสโพส (Transpose)	87
4.3.1 ส่วนของวงจรมัลติเพล็กซ์	89
4.3.2 ส่วนของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล (RAM)	90
4.3.3 ส่วนของการลดจำนวนบิทข้อมูล	91
4.4 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงดิคกริต โคชาชน์แบบ 1 มิติ ส่วนที่ 2 หลังทำการทรานสโพส	91
4.4.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 10 บิท (Latch)	91
4.4.2 ส่วนของวงจรถรานสโพสแบบ 1 มิติ ส่วนที่ 2	92
4.4.2.1 ส่วนของวงจรวกและลบขนาด 10 บิท	95
4.4.2.2 ส่วนของวงจรวกและลบขนาด 11 บิท	96
4.4.2.3 ส่วนของวงจรวกขนาด 11 บิท	96
4.4.2.4 ส่วนของวงจรถบขนาด 11 บิท	97
4.4.2.5 ส่วนของวงจร DA_CORDIC 1_1	97
4.4.2.6 ส่วนของวงจร DA_CORDIC 2_1	98
4.4.2.7 ส่วนของวงจร DA_CORDIC 3_1	98
4.4.2.8 ส่วนของวงจร DA_CORDIC 4_1	99
4.4.2.9 ส่วนของวงจร DA_CORDIC 5_1	99
4.4.2.10 ส่วนของวงจร DA_CORDIC 6_1	100
4.4.2.11 ส่วนของวงจรถอนบิท 11 บิท	100
4.4.2.12 ส่วนของวงจรถอนบิท 12 บิท	101
4.4.2.13 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคกริต โคชาชน์ ของมุม 11.25 องศา	102
4.4.2.14 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคกริต โคชาชน์ ของมุม 33.75 องศา	102

4.4.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคคริตโคซายน์ ของมุม 45 องศา	103
4.4.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคคริตโคซายน์ ของมุม 56.25 องศา	104
4.4.2.17 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคคริตโคซายน์ ของมุม 67.5 องศา	104
4.4.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิคคริตโคซายน์ ของมุม 78.75 องศา	105
4.4.2.19 ส่วนของวงจรวกสะสม 11 บิท	106
4.4.2.20 ส่วนของวงจรวกสะสม 12 บิท	106
4.4.2.21 ส่วนของวงจรควบคุมภายในวงจร DA_CORDIC 1_1 - DA_CORDIC 4_1	107
4.4.2.22 ส่วนของวงจรควบคุมภายในวงจร DA_CORDIC 5_1 - DA_CORDIC 6_1	108
4.4.2.23 ส่วนของวงจรรีจิสเตอร์ขนาด 12 บิท (Register)	108
4.4.2.24 ส่วนของวงจรควบคุมการแปลงดิคคริตโคซายน์ ส่วนที่ 2 หลังการทรานสโพล	109
4.5 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม	110
4.5.1 ส่วนของวงจรมีข้อมูลออกพอร์ตอนุกรม (SERIAL_TX)	110
4.6 ส่วนของวงจรควบคุมการทำงานของระบบ	111
4.7 ส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด	112
4.8 ส่วนของการประมวลผลการทำงานจริง	114
4.8.1 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลขนาด 8 × 8	114
4.8.2 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลภาพ	120
4.9 ภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงดิคคริตโคซายน์ 2 มิติ	126
บทที่ 5 บทวิจารณ์และบทสรุป	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงลักษณะของการแปลงดิสครีต โคซายน์ของบล็อกข้อมูลขนาด 8 X 8 พิกเซล จากข้อมูลทั้งหมด	10
รูปที่ 2.2 แสดงบล็อกไดอะแกรมของการแปลงดิสครีต โคซายน์ 2 มิติ	11
รูปที่ 2.3 แสดงบล็อกไดอะแกรมการแปลงดิสครีต โคซายน์แบบ 1 มิติ ตามแนวนอน	11
รูปที่ 2.4 แสดงบล็อกไดอะแกรมการทรานสโพสบล็อกข้อมูล	11
รูปที่ 2.5 แสดงบล็อกไดอะแกรมการแปลงดิสครีต โคซายน์แบบ 1 มิติ ตามแนวตั้ง	12
รูปที่ 2.6 แสดงการทรานสโพสโดยอาศัยคุณสมบัติของรีจิสเตอร์	13
รูปที่ 2.7 การหมุนของเวกเตอร์ในพิกัด $\theta$	14
รูปที่ 2.8 ผลการกระทำของค่า $\sigma_r$ ที่เกิดกับค่า $\theta$	17
รูปที่ 2.9 แสดงการจัดรูปแบบจำนวน โดยตรงที่ประกอบด้วยบิตเครื่องหมาย บิตจำนวนเต็มและบิตเศษส่วน	20
รูปที่ 2.10 แสดงการจัดรูปแบบจำนวน โดยตรงที่มีบิตเครื่องหมายและบิตเศษส่วน	21
รูปที่ 2.11 แสดงการจัดรูปแบบจำนวนอิงจรรชนี	22
รูปที่ 2.12 แสดงการคูณแบบเลขฐานเต็มเต็มสอง โดยใช้เลขคณิตกระจาย	26
รูปที่ 2.13 แสดงโครงสร้าง IDCT แบบหนึ่งมิติที่นำ DA ไปใช้	29
รูปที่ 2.14 แสดง โครงสร้างที่นำ DA ไปใช้กับ GORDIC Algorithm	31
รูปที่ 2.15 แสดงบล็อกไดอะแกรมรูปแบบการสื่อสารข้อมูลแบบขนาน	32
รูปที่ 2.16 แสดงบล็อกไดอะแกรมรูปแบบการสื่อสารแบบอนุกรม	32
รูปที่ 2.17 แสดงลักษณะของคอนเน็คเตอร์แบบ DB-9	33
รูปที่ 2.18 แสดงบล็อกไดอะแกรมการเชื่อมต่อแบบนั้นโมเด็ม	34
รูปที่ 2.19 แสดงการเชื่อมต่อระหว่างคอนเน็คเตอร์แบบ DB-9 และ บอร์ด FPGA โดยผ่าน MAX3232	35
รูปที่ 2.20 แสดงขั้นตอนการออกแบบระบบดิจิทัล	37
รูปที่ 2.21 การออกแบบระบบเส้นทางข้อมูล	37
รูปที่ 2.22 แสดงขั้นตอนการออกแบบจากบนลงล่าง	38
รูปที่ 2.23 แสดงผังการแบ่งกลุ่มของวงจรรวมเอซิก	40
รูปที่ 3.1 แสดงการแปลงดิสครีต โคซายน์แบบ 2 มิติ โดยแยกเป็นการแปลงดิสครีต โคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง	42
รูปที่ 3.2 แสดงบล็อกไดอะแกรมของฟังก์ชันต่างๆ ของ DCMs	43
รูปที่ 3.3 แสดงบล็อกไดอะแกรมของฟังก์ชัน DFS ของ DCMs ที่สร้างสัญญาณเอาท์พุท ความถี่ 24 MHz จากสัญญาณอินพุทความถี่ 25 MHz	43

รูปที่ 3.4 แสดงบล็อกไดอะแกรมของวงจรความถี่บอดเรต	43
รูปที่ 3.5 แสดงบล็อกไดอะแกรมของวงจรความถี่ระบบ	44
รูปที่ 3.6 แสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA	44
รูปที่ 3.7 แสดงบล็อกไดอะแกรมการเปลี่ยนข้อมูลอินพุตจากข้อมูลแบบอนุกรมเป็นข้อมูลแบบขนาน	45
รูปที่ 3.8 แสดงบล็อกไดอะแกรมของวงจรคงค่าสัญญาณ ส่วนที่ 1	45
รูปที่ 3.9 แสดงบล็อกไดอะแกรมของการแปลงดิสครีต โดชายน์แบบ 1 มิติ ส่วนที่ 1	45
รูปที่ 3.10 แสดงบล็อกไดอะแกรมที่ใช้ในการบวกและลบ	48
รูปที่ 3.11 แสดงบล็อกไดอะแกรมของการคูณค่าสัมประสิทธิ์ในการแปลงดิสครีต โดชายน์	48
รูปที่ 3.12 โครงสร้างโดยรวมของการแปลงดิสครีต โดชายน์แบบ 1 มิติ	49
รูปที่ 3.13 (a) บล็อกไดอะแกรมที่ยังไม่ใช้หลักการของ CORDIC Algorithm	51
(b) บล็อกไดอะแกรมที่ใช้หลักการของ CORDIC Algorithm	51
รูปที่ 3.14 โครงสร้างของ CORDIC Algorithm โดยใช้ทฤษฎีเลขคณิตกระจาย	52
รูปที่ 3.15 แสดงโครงสร้างการแปลงดิสครีต โดชายน์แบบ 1 มิติ ที่ใช้หลักการของ CORDIC Algorithm	54
รูปที่ 3.16 แสดงบล็อกไดอะแกรมของวงจรรีจิสเตอร์	54
รูปที่ 3.17 แสดงบล็อกไดอะแกรมการทรานสโพอส	55
รูปที่ 3.18 แสดงบล็อกไดอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงดิสครีต โดชายน์แบบ 1 มิติ ส่วนที่ 1	55
รูปที่ 3.19 แสดงบล็อกไดอะแกรมการทรานสโพอสโดยใช้แรม	56
รูปที่ 3.20 แสดงการไหลของข้อมูลในระหว่างกระบวนการเขียนข้อมูล	57
รูปที่ 3.21 แสดงลักษณะการทำงานของ RAM ในโหมด Write first	57
รูปที่ 3.22 แสดงบล็อกไดอะแกรมของวงจรคงค่าสัญญาณ ส่วนที่ 2	58
รูปที่ 3.23 แสดงบล็อกไดอะแกรมของการแปลงดิสครีต โดชายน์แบบ 1 มิติ ส่วนที่ 2	58
รูปที่ 3.24 แสดงบล็อกไดอะแกรมของวงจรเก็บค่าข้อมูลเอาท์พุท	59
รูปที่ 3.25 แสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์	59
รูปที่ 3.26 แสดงบล็อกไดอะแกรมการรับบิตข้อมูลจากบอร์ด FPGA ผ่านพอร์ตอนุกรม	60
รูปที่ 3.27 แสดงบล็อกไดอะแกรมของการแปลงดิสครีต โดชายน์กลับแบบ 2 มิติ	60
รูปที่ 3.28 แสดงโฟลว์ชาร์ทของการสร้างอุปกรณ์การแปลงดิสครีต โดชายน์ 2 มิติ	61
รูปที่ 4.1 แสดงการทำงานของเครื่องแปลงดิสครีต โดชายน์ 2 มิติ	62
รูปที่ 4.2 แสดงส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม	63
รูปที่ 4.3 แสดงสัญลักษณ์ของวงจร DCMs	63
รูปที่ 4.4 แสดงผลการจำลองการทำงานของวงจร DCMs	64
รูปที่ 4.5 แสดงสัญลักษณ์ของวงจรความถี่บอดเรต	64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.6 แสดงผลการจำลองการทำงานของวงจรความถี่บอดเรต	64
รูปที่ 4.7 แสดงสัญลักษณ์ของวงจรความถี่ของระบบ	65
รูปที่ 4.8 แสดงผลการจำลองการทำงานของวงจรความถี่ของระบบ	65
รูปที่ 4.9 แสดงสัญลักษณ์ของวงจรการรับบิทข้อมูลจากพอร์ตอนุกรม	65
รูปที่ 4.10 แสดงผลการจำลองการทำงานของวงจรการรับบิทข้อมูลจากพอร์ตอนุกรม	66
รูปที่ 4.11 แสดงสัญลักษณ์ของวงจรวันพัลส์(Onepulse)	66
รูปที่ 4.12 แสดงผลการจำลองการทำงานของวงจรวันพัลส์(Onepulse)	66
รูปที่ 4.13 แสดงสัญลักษณ์ของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม	67
รูปที่ 4.14 แสดงผลการจำลองการทำงานของวงจรควบคุมการรับบิทข้อมูลจากพอร์ตอนุกรม	67
รูปที่ 4.15 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 8 บิท	67
รูปที่ 4.16 แสดงผลการจำลองการทำงานของวงจรคงค่าสัญญาณชั่วคราว 8 บิท	68
รูปที่ 4.17 แสดงสัญลักษณ์ของวงจรการแปลงดิสครีตโคไซน์แบบ 1 มิติ	68
รูปที่ 4.18 แสดงผลการจำลองการทำงานของวงจรการแปลงดิสครีตโคไซน์แบบ 1 มิติ	69
รูปที่ 4.19 แสดงส่วนประกอบภายในของวงจรการแปลงดิสครีตโคไซน์แบบ 1 มิติ	70
รูปที่ 4.20 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 8 บิท	71
รูปที่ 4.21 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 8 บิท	71
รูปที่ 4.22 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 9 บิท	71
รูปที่ 4.23 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 9 บิท	72
รูปที่ 4.24 แสดงสัญลักษณ์ของวงจรบวกขนาด 9 บิท	72
รูปที่ 4.25 แสดงผลการจำลองการทำงานของวงจรบวกขนาด 9 บิท	72
รูปที่ 4.26 แสดงสัญลักษณ์ของวงจรลบขนาด 9 บิท	72
รูปที่ 4.27 แสดงผลการจำลองการทำงานของวงจรลบขนาด 9 บิท	73
รูปที่ 4.28 แสดงสัญลักษณ์ของวงจรแอนด์สัญญาณ 4 อินพุต	73
รูปที่ 4.29 แสดงผลการจำลองการทำงานของวงจรแอนด์สัญญาณ 4 อินพุต	73
รูปที่ 4.30 แสดงสัญลักษณ์ของวงจรแอนด์สัญญาณ 2 อินพุต	73
รูปที่ 4.31 แสดงผลการจำลองการทำงานของวงจรแอนด์สัญญาณ 2 อินพุต	74
รูปที่ 4.32 แสดงสัญลักษณ์ของวงจร DA_CORDIC 1	74
รูปที่ 4.33 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 1	74
รูปที่ 4.34 แสดงสัญลักษณ์ของวงจร DA_CORDIC 2	74
รูปที่ 4.35 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 2	75
รูปที่ 4.36 แสดงสัญลักษณ์ของวงจร DA_CORDIC 3	75
รูปที่ 4.37 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 3	75
รูปที่ 4.38 แสดงสัญลักษณ์ของวงจร DA_CORDIC 4	76
รูปที่ 4.39 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 4	76

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.40 แสดงสัญลักษณ์ของวงจร DA_CORDIC 5	76
รูปที่ 4.41 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 5	77
รูปที่ 4.42 แสดงสัญลักษณ์ของวงจร DA_CORDIC 6	77
รูปที่ 4.43 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 6	77
รูปที่ 4.44 แสดงองค์ประกอบของวงจร DA_CORDIC	78
รูปที่ 4.45 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 9 บิต	78
รูปที่ 4.46 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 9 บิต	78
รูปที่ 4.47 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 10 บิต	79
รูปที่ 4.48 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 10 บิต	79
รูปที่ 4.49 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 11.25 องศา	79
รูปที่ 4.50 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 11.25 องศา	80
รูปที่ 4.51 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 33.75 องศา	80
รูปที่ 4.52 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 33.75 องศา	80
รูปที่ 4.53 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 45 องศา	81
รูปที่ 4.54 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 45 องศา	81
รูปที่ 4.55 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 56.25 องศา	81
รูปที่ 4.56 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 56.25 องศา	82
รูปที่ 4.57 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 67.5 องศา	82
รูปที่ 4.58 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 67.5 องศา	82
รูปที่ 4.59 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 78.75 องศา	83
รูปที่ 4.60 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงดิสครีต โศชายน้ของมุม 78.75 องศา	83
รูปที่ 4.61 แสดงสัญลักษณ์ของวงจรบวกสะสม 9 บิต	83

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.62 แสดงผลการจำลองการทำงานของวงจรวกแฉะสม 9 บิต	84
รูปที่ 4.63 แสดงสัญลักษณ์ของวงจรวกแฉะสม 10 บิต	84
รูปที่ 4.64 แสดงผลการจำลองการทำงานของวงจรวกแฉะสม 10 บิต	84
รูปที่ 4.65 แสดงสัญลักษณ์ของวงจรวกแฉะภายในวงจรรวม	
DA_CORDIC 1 – DA_CORDIC 4	85
รูปที่ 4.66 แสดงผลการจำลองการทำงานของวงจรวกแฉะภายในวงจรรวม	
DA_CORDIC 1 – DA_CORDIC 4	85
รูปที่ 4.67 แสดงสัญลักษณ์ของวงจรวกแฉะภายในวงจรรวม	
DA_CORDIC 5 – DA_CORDIC 6	85
รูปที่ 4.68 แสดงผลการจำลองการทำงานของวงจรวกแฉะภายในวงจรรวม	
DA_CORDIC 5 – DA_CORDIC 6	86
รูปที่ 4.69 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 10 บิต	86
รูปที่ 4.70 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 10 บิต	86
รูปที่ 4.71 แสดงสัญลักษณ์ของวงจรวกแฉะการแปลงดิสครีต โคซายน์	87
รูปที่ 4.72 แสดงผลการจำลองการทำงานของวงจรวกแฉะการแปลงดิสครีต โคซายน์	87
รูปที่ 4.73 แสดงสัญลักษณ์ของวงจรรทรานส์โพส	87
รูปที่ 4.74 แสดงผลการจำลองการทำงานของวงจรรทรานส์โพสในการเขียนข้อมูลลงแรม	88
รูปที่ 4.75 แสดงผลการจำลองการทำงานของวงจรรทรานส์โพสในการอ่านข้อมูลออกจากแรม	88
รูปที่ 4.76 แสดงส่วนประกอบภายในของวงจรรทรานส์โพส	89
รูปที่ 4.77 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์	89
รูปที่ 4.78 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์	90
รูปที่ 4.79 แสดงสัญลักษณ์ของวงจรถักค่าข้อมูลและเรียกค่าข้อมูล	90
รูปที่ 4.80 แสดงผลการจำลองการทำงานของวงจรถักค่าข้อมูลและเรียกค่าข้อมูล	90
รูปที่ 4.81 แสดงสัญลักษณ์ของวงจรถักจำนวนบิตข้อมูล	91
รูปที่ 4.82 แสดงผลการจำลองการทำงานของวงจรถักจำนวนบิตข้อมูล	91
รูปที่ 4.83 แสดงสัญลักษณ์ของวงจรถักค่าสัญญาณชั่วคราว 10 บิต	91
รูปที่ 4.84 แสดงผลการจำลองการทำงานของวงจรถักค่าสัญญาณชั่วคราว	92
รูปที่ 4.85 แสดงสัญลักษณ์ของวงจรถักการแปลงดิสครีต โคซายน์แบบ 1 มิติ ส่วนที่ 2	92
รูปที่ 4.86 แสดงผลการจำลองการทำงานของวงจรถักการแปลงดิสครีต โคซายน์แบบ 1 มิติ ส่วนที่ 2	93
รูปที่ 4.87 แสดงวงจรถักการแปลงดิสครีต โคซายน์แบบ 1 มิติ ส่วนที่ 2	94
รูปที่ 4.88 แสดงสัญลักษณ์ของวงจรถักการบวกและลบขนาด 10 บิต	95
รูปที่ 4.89 แสดงผลการจำลองการทำงานของวงจรถักการบวกและลบขนาด 10 บิต	95
รูปที่ 4.90 แสดงสัญลักษณ์ของวงจรถักการบวกและลบขนาด 11 บิต	96
รูปที่ 4.91 แสดงผลการจำลองการทำงานของวงจรถักการบวกและลบขนาด 11 บิต	96

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.92 แสดงสัญลักษณ์ของวงจรบวกขนาด 11 บิต	96
รูปที่ 4.93 แสดงผลการจำลองการทำงานของวงจรบวกขนาด 11 บิต	96
รูปที่ 4.94 แสดงสัญลักษณ์ของวงจรถบขนาด 11 บิต	97
รูปที่ 4.95 แสดงผลการจำลองการทำงานของวงจรถบขนาด 11 บิต	97
รูปที่ 4.96 แสดงสัญลักษณ์ของวงจร DA_CORDIC 1_1	97
รูปที่ 4.97 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 1_1	97
รูปที่ 4.98 แสดงสัญลักษณ์ของวงจร DA_CORDIC 2_1	98
รูปที่ 4.99 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 2_1	98
รูปที่ 4.100 แสดงสัญลักษณ์ของวงจร DA_CORDIC 3_1	98
รูปที่ 4.101 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 3_1	98
รูปที่ 4.102 แสดงสัญลักษณ์ของวงจร DA_CORDIC 4_1	99
รูปที่ 4.103 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 4_1	99
รูปที่ 4.104 แสดงสัญลักษณ์ของวงจร DA_CORDIC 5_1	99
รูปที่ 4.105 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 5_1	99
รูปที่ 4.106 แสดงสัญลักษณ์ของวงจร DA_CORDIC 6_1	100
รูปที่ 4.107 แสดงผลการจำลองการทำงานของวงจร DA_CORDIC 6_1	100
รูปที่ 4.108 แสดงสัญลักษณ์ของวงจรถบเลื่อนบิต 11 บิต	100
รูปที่ 4.109 แสดงผลการจำลองการทำงานของวงจรถบเลื่อนบิต 11 บิต	101
รูปที่ 4.110 แสดงสัญลักษณ์ของวงจรถบเลื่อนบิต 12 บิต	101
รูปที่ 4.111 แสดงผลการจำลองการทำงานของวงจรถบเลื่อนบิต 12 บิต	101
รูปที่ 4.112 แสดงสัญลักษณ์ของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 11.25 องศา	102
รูปที่ 4.113 แสดงผลการจำลองการทำงานของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 11.25 องศา	102
รูปที่ 4.114 แสดงสัญลักษณ์ของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 33.75 องศา	102
รูปที่ 4.115 แสดงผลการจำลองการทำงานของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 33.75 องศา	103
รูปที่ 4.116 แสดงสัญลักษณ์ของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 45 องศา	103
รูปที่ 4.117 แสดงผลการจำลองการทำงานของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 45 องศา	103
รูปที่ 4.118 แสดงสัญลักษณ์ของวงจรถบค่าสัมประสิทธิ์ การแปลงดิสครีตโคไซน์ของมุม 56.25 องศา	104

รูปที่ 4.119 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงคิสิกรีต โคซายน์ของมุม 56.25 องศา	104
รูปที่ 4.120 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงคิสิกรีต โคซายน์ของมุม 67.5 องศา	104
รูปที่ 4.121 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงคิสิกรีต โคซายน์ของมุม 67.5 องศา	105
รูปที่ 4.122 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงคิสิกรีต โคซายน์ของมุม 78.75 องศา	105
รูปที่ 4.123 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์	
การแปลงคิสิกรีต โคซายน์ของมุม 78.75 องศา	105
รูปที่ 4.124 แสดงสัญลักษณ์ของวงจรบวกสะสม 11 บิต	106
รูปที่ 4.125 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 11 บิต	106
รูปที่ 4.126 แสดงสัญลักษณ์ของวงจรบวกสะสม 12 บิต	106
รูปที่ 4.127 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 12 บิต	107
รูปที่ 4.128 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร	
DA_CORDIC 1_1 – DA_CORDIC 4_1	107
รูปที่ 4.129 แสดงผลการจำลองการทำงานของวงจรควบคุมภายในวงจร	
DA_CORDIC 1_1 – DA_CORDIC 4_1	107
รูปที่ 4.130 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร	
DA_CORDIC 5_1 – DA_CORDIC 6_1	108
รูปที่ 4.131 แสดงผลการจำลองการทำงานของวงจรควบคุมภายในวงจร	
DA_CORDIC 5_1 – DA_CORDIC 6_1	108
รูปที่ 4.132 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 12 บิต	108
รูปที่ 4.133 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 12 บิต	109
รูปที่ 4.134 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงคิสิกรีต โคซายน์	109
รูปที่ 4.135 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงคิสิกรีต โคซายน์	109
รูปที่ 4.136 แสดงสัญลักษณ์ของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม	110
รูปที่ 4.137 แสดงผลการจำลองการทำงานของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม	110
รูปที่ 4.138 แสดงสัญลักษณ์ของวงจรควบคุม	111
รูปที่ 4.139 แสดงผลการจำลองการทำงานของวงจรควบคุม	111
รูปที่ 4.140 แสดงส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด	112
รูปที่ 4.141 แสดงค่าอุปกรณ์ที่ใช้ในการประมวลผลการทำงานจริง	113
รูปที่ 4.142 แสดงค่าเวลาที่ใช้ในการประมวลผลการทำงานจริง	113
รูปที่ 4.143 สัญญาณภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8	114

รูปที่ 4.144 แสดงค่า PSNR กับค่าความผิดพลาดที่เกิดขึ้นในการทำงานจริง ของบล็อกข้อมูลขนาด 8X8	115
รูปที่ 4.145 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับ ของบล็อกข้อมูลขนาด 8X8	116
รูปที่ 4.146 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของบล็อกข้อมูล ขนาด 8X8เป็นเลขฐาน 10	117
รูปที่ 4.147 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของบล็อกข้อมูล ขนาด 8X8เป็นเลขฐาน 2	117
รูปที่ 4.148 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของบล็อกข้อมูล ขนาด 8X8เป็นเลขฐาน 16	118
รูปที่ 4.149 แสดงค่าข้อมูลที่ได้จากโปรแกรม MATLAB เปรียบเทียบกับ การทำงานจริงบนบอร์ด FPGA	118
รูปที่ 4.150 ฮิสโตแกรมเปรียบเทียบข้อมูลอินพุท ข้อมูลที่ได้จากการแปลง และข้อมูลในการสร้างกลับของบล็อกข้อมูลขนาด 8X8	119
รูปที่ 4.151 สัญญาณภาพที่นำมาทดสอบ	120
รูปที่ 4.152 แสดงค่า PSNR กับค่าความผิดพลาดที่เกิดขึ้นในการทำงานจริงของสัญญาณภาพ	121
รูปที่ 4.153 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับของสัญญาณภาพ	122
รูปที่ 4.154 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของสัญญาณภาพเป็นเลขฐาน 10	123
รูปที่ 4.155 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของสัญญาณภาพเป็นเลขฐาน 2	123
รูปที่ 4.156 แสดงค่าข้อมูลอินพุทเปรียบเทียบเทียบกับข้อมูลเอาต์พุทของสัญญาณภาพเป็นเลขฐาน 16	124
รูปที่ 4.157 แสดงค่าข้อมูลที่ได้จากโปรแกรม MATLAB เปรียบเทียบกับ การทำงานจริงบนบอร์ด FPGA	124
รูปที่ 4.158 ฮิสโตแกรมเปรียบเทียบข้อมูลอินพุท ข้อมูลที่ได้จากการแปลง และข้อมูลในการสร้างกลับของสัญญาณภาพ	125
รูปที่ 4.159 แสดงอุปกรณ์ที่ใช้ในการทดสอบการแปลงดิสครีต โดชาซันน์แบบ 2 มิติ ที่ใช้หลักการการแยกการแปลงดิสครีต โดชาซันน์แบบ 1 มิติ จำนวน 2 ครั้ง	126
รูปที่ 4.160 แสดงบอร์ด FPGA ที่ทำการเชื่อมต่อกับพอร์ตอนุกรม	126

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงค่าสัมประสิทธิ์ของการในรูปแบบของฟังก์ชันตรีโกณมิติ	8
ตารางที่ 2.2 แสดงการคำนวณหาค่าของ sine และ cosine	20
ตารางที่ 2.3 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	22
ตารางที่ 2.4 แสดงขั้นตอนการคูณเลขส่วนเติมเต็มสอง	26
ตารางที่ 2.5 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุต	29
ตารางที่ 2.6 แสดงขาสัญญาณของพอร์ตสื่อสารอนุกรมแบบ DB-9	35
ตารางที่ 3.1 แสดงค่าสัมประสิทธิ์ในรูปแบบของฟังก์ชันตรีโกณมิติ	51
ตารางที่ 3.2 แสดงการชี้ค่าภายใน ROM ด้วยอินพุต 2 ค่า	54
ตารางที่ 3.3 แสดงค่าสัมประสิทธิ์ที่ใช้ในการแปลง ที่ค่ามุมต่าง ๆ	55



# บทที่ 1

## บทนำ

### 1.1 ความเป็นมาของหัวข้อปริญญาโท

ปัจจุบันการสื่อสารต่าง ๆ นั้นมีความสำคัญต่อการดำเนินชีวิตของคนมากขึ้น ทำให้รูปแบบข้อมูลต่าง ๆ ที่จะทำการส่งผ่านจากต้นทางไปยังปลายทางมีมากขึ้น ตัวอย่างเช่น ข้อมูลเสียง ภาพ และวิดีโอ ถ้าหากว่าข้อมูลมีขนาดใหญ่มากจำนวนบิตที่ใช้ในการส่งก็จะมีมากขึ้น ซึ่งจะทำให้เกิดปัญหาในการส่งข้อมูล จนอาจจะมีผลทำให้การส่งข้อมูลนั้นล่าช้า จึงได้มีการนำเทคนิคการบีบอัดข้อมูล (Data Compression) มาใช้ในการส่งข้อมูลเพื่อแก้ปัญหาดังกล่าว

การบีบอัดข้อมูลนั้นเป็นเทคนิคอย่างหนึ่ง ที่นำมาใช้เพื่อเพิ่มประสิทธิภาพในกระบวนการส่งและเก็บข้อมูลด้วยการลดจำนวนบิตให้น้อยลง ซึ่งเทคนิคการบีบอัดข้อมูลนั้นมีหลายเทคนิคโดยในปริญญาโทฉบับนี้ได้ศึกษาวิธีการทำงานของการแปลงแบบโคไซน์ (Discrete Cosine Transform) 2 มิติ ซึ่งอาศัยหลักการของการแยกการแปลงข้อมูลออกเป็นการแปลงแบบโคไซน์ 1 มิติ จำนวน 2 ครั้ง และได้นำเอา CORDIC Algorithm (Coordinate Rotation Digital Computer) มาประยุกต์ใช้ร่วมกับการแปลงแบบโคไซน์ด้วย ในการออกแบบและสร้างเป็นฮาร์ดแวร์จะใช้การบรรยายพฤติกรรมการทำงานด้วยภาษา VHDL (Very high speed integrated circuit Hardware Description Language) และทำการประมวลผลผ่านทางฮาร์ดแวร์ นำผลการทดลองที่ได้มาเปรียบเทียบกับการประมวลผลจากโปรแกรมแมทแล็บ (MATLAB)

แนวความคิดของ CORDIC Algorithm นั้นมีลักษณะพิเศษคือ สามารถคำนวณหาค่าในฟังก์ชันของตรีโกณมิติต่าง ๆ ได้ โดยใช้วิธีการเลื่อนและบวก (Shift and Add) เป็นหลัก และยังมีผลลัพธ์ของสมการอยู่ในรูปผลบวกของผลคูณ (Sum of Product) จึงเป็นทางออก สำหรับการสร้างฮาร์ดแวร์ที่ไม่ต้องการใช้การคูณ (Multiplication) โดยตรง เพื่อหวังว่าจะสามารถลดจำนวนอุปกรณ์ที่ต้องใช้ก็สามารถนำ CORDIC Algorithm ไปประยุกต์ใช้แทนได้

ในการประมวลผลสัญญาณหรือการสื่อสารในปัจจุบัน มีการพัฒนาในด้านต่าง ๆ ให้มีประสิทธิภาพและตรงตามความต้องการของผู้ใช้ เช่น ความถูกต้อง ความเร็วในการประมวลผลและความเร็วในการส่ง ดังนั้นส่วนใหญ่สัญญาณเหล่านี้จึงต้องทำให้อยู่ในรูปของข้อมูลดิจิทัล (Digital) ซึ่งจะทำให้มีคุณสมบัติต่าง ๆ ที่ดีกว่าข้อมูลอนาล็อก (Analog) ที่เคยใช้กันในอดีต และการแก้ปัญหาด้านความเร็วอีกวิธีหนึ่งก็คือการลดขนาดของข้อมูลที่มี ก็จะสามารถลดเวลาในการประมวลผลหรือการส่งข้อมูลได้ ซึ่งวิธีการแปลงแบบโคไซน์ ก็เป็นอีกวิธีหนึ่งที่ถูกนำมาใช้กันอย่างกว้างขวางในการลดขนาดของข้อมูล ข้อดีอย่างหนึ่งของวิธีการแปลงแบบโคไซน์ก็คือ ผลที่ได้จากการแปลงซึ่งเป็นค่าสัมประสิทธิ์ในโดเมนความถี่ (Frequency Domain) จะเป็นค่าจำนวนจริงเท่านั้น ทำให้เป็นการง่ายต่อการพิจารณา อีกทั้งยังสามารถรักษาข้อมูลที่มีความสำคัญไว้ได้อย่างดีอีกด้วย

## 1.2 วัตถุประสงค์ของปริญญานิพนธ์

1.2.1 เพื่อศึกษาหลักการบีบอัดข้อมูลภาพโดยวิธีการแปลงแบบคอสคริต โคซายน์ (Discrete Cosine Transform)

1.2.2 เพื่อศึกษาและนำหลักการการแยกการแปลงคอสคริต โคซายน์ 1 มิติ จำนวน 2 ครั้ง ไปประยุกต์ใช้กับวิธีการแปลงคอสคริต โคซายน์ 2 มิติ

1.2.3 เพื่อศึกษาและนำหลักการของ CORDIC Algorithm ไปประยุกต์ใช้กับวิธีการแปลงแบบคอสคริต โคซายน์ 2 มิติ

1.2.4 เพื่อศึกษาและนำหลักการของโครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) ไปประยุกต์ใช้กับวิธีการแปลงแบบคอสคริต โคซายน์ 2 มิติ

1.2.5 ทำการจำลองการทำงานของวิธีการแปลงแบบคอสคริต โคซายน์ด้วยภาษา VHDL และเก็บผลการทดลองจากโปรแกรม Modelsim XE II 5.7c

1.2.6 นำผลการทดลองที่ได้จากโปรแกรม Modelsim XE II 5.7c มาเปรียบเทียบกับผลการทดลองจากโปรแกรมแมทแลบ

1.2.7 นำผลการทดลองที่ได้จากการทำงานจริงมาเปรียบเทียบกับสัญญาณต้นแบบ

## 1.3 ขอบเขตของปริญญานิพนธ์

จากวัตถุประสงค์ที่กล่าวมาข้างต้นจะเห็นได้ว่า ในปริญญานิพนธ์ฉบับนี้จะเป็นการศึกษาหลักการบีบอัดข้อมูลภาพขาวดำ โดยวิธีการแปลงแบบคอสคริต โคซายน์ 2 มิติ ซึ่งใช้กระบวนการการแยกการแปลงคอสคริต โคซายน์ 1 มิติ จำนวน 2 ครั้ง โดยใช้หลักการของ CORDIC Algorithm และโครงสร้างเลขคณิตกระจายมาประยุกต์ใช้ เพื่อลดตัวอุปกรณ์คูณ ซึ่งกระบวนการทำงานทั้งหมดจะถูกบรรยายพฤติกรรมการทำงานโดยใช้การเขียนด้วยภาษา VHDL ในการออกแบบ พร้อมทั้งนำผลที่ได้จากการทำงานจริงของการแปลงแบบคอสคริต โคซายน์ 2 มิติ มาเปรียบเทียบกับผลที่ได้จากการจำลองการทำงานโดยใช้โปรแกรม Xilinx – Project Navigator และผลที่ได้จากโปรแกรมแมทแลบ

## 1.4 เนื้อหาของปริญญานิพนธ์

ในบทที่ 2 จะกล่าวถึงทฤษฎีการทรานสฟอร์ม สมการพื้นฐานของการทรานสฟอร์ม ทฤษฎีของ CORDIC Algorithm สมการพื้นฐานของ CORDIC Algorithm การประยุกต์สมการเพื่อนำไปหาค่าในฟังก์ชันของตรีโกณมิติ (Trigonometric) ต่าง ๆ รวมถึงวิธีการคำนวณค่าวิธีการของการแปลงคอสคริต โคซายน์แบบ 2 มิติ ซึ่งเป็นการเปลี่ยนข้อมูลให้อยู่ในโดเมนความถี่ (Frequency Domain) วิธีการทรานสโอสทฤษฎีของภาษา VHDL การนำ RAM ภายในชิพมาใช้ในส่วนของทรานสโอสทฤษฎีของ DA (Distributed Arithmetic) นำมาใช้ร่วมเพื่อให้ง่ายต่อการประมวลผลและลดจำนวนอุปกรณ์ในการนำไปใช้งาน รวมทั้งส่วนของการสื่อสารกับคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม (Serial Port) เพื่อทำการรับ – ส่งข้อมูล และการนำ DCMs (Digital Clock Managers) มาทำการปรับความถี่ของสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในบทที่ 3 กล่าวถึงวิธีการคำนวณและออกแบบการสร้างการแปลงแบบดิคริตโคซายน์ 2 มิติ โดยใช้หลักการการแปลงดิคริตโคซายน์ 1 มิติ จำนวน 2 ครั้ง และวิธีการนำหลักการของ CORDIC Algorithm มาประยุกต์ใช้กับการแปลงดิคริตโคซายน์ 2 มิติ รวมทั้งวิธีการออกแบบการส่ง – รับ ข้อมูล ผ่านทางพอร์ตอนุกรม และการปรับความถี่สัญญาณนาฬิกาใหม่จากความถี่เดิมโดยใช้ DCMs

ในบทที่ 4 กล่าวถึงการทดลองและผลการทดลองที่ได้จากการคำนวณและออกแบบการสร้างการแปลงดิคริตโคซายน์ 2 มิติ ในแต่ละส่วน ผลการทดลองที่ได้จากการทำงานจริงบนอุปกรณ์ FPGA

ในบทที่ 5 กล่าวถึงบทวิจารณ์และบทสรุป

กิตติกรรมประกาศ

หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการ

การนำเทคนิคการบีบอัดข้อมูล (Data compression) มาใช้เพื่อเพิ่มประสิทธิภาพในกระบวนการส่งและเก็บข้อมูล ด้วยการลดจำนวนบิตให้น้อยลง โดยที่ เราจะพูดถึงการบีบอัดข้อมูลที่เป็นภาพเท่านั้น (Image compression) โดยการบีบอัดข้อมูลภาพนี้สามารถแบ่งออกได้เป็น 2 แบบคือ

**การบีบอัดข้อมูลแบบที่ไม่มีการสูญเสีย (Loss-less compression)** วิธีการแบบนี้ข้อมูลต้นแบบก่อนที่จะทำการบีบอัดข้อมูลเมื่อเทียบกับข้อมูลที่นำกลับคืนมาที่ทางภาครับจะมีความเหมือนกันทุกประการ วิธีการนี้ใช้กับข้อมูลที่มีความสำคัญมาก ๆ โดยจะนำเอาประโยชน์ของส่วนเกินของข้อมูล (Redundancy) มาใช้

**การบีบอัดข้อมูลที่ยอมให้เกิดการสูญเสียได้บ้าง (Lossy compression)** วิธีนี้สามารถยอมให้เกิดความคลาดเคลื่อนหรือความผิดพลาดของข้อมูลในระดับที่ยอมรับได้ วิธีการนี้มักจะนิยมใช้กับข้อมูลภาพหรือเสียง เนื่องจากประสาทสัมผัสของมนุษย์มีขีดจำกัด เช่น ตาหรือหูของคนเราไม่สามารถที่จะแยกแยะความผิดพลาดของข้อมูลได้ละเอียดมากนัก วิธีนี้จึงอาจเรียกได้อีกอย่างหนึ่งว่า visually loss - less compression

#### 2.1 การเข้ารหัสโดยการทรานสฟอร์ม (Transform Coding)

##### 2.1.1 หลักการพื้นฐานของการทรานสฟอร์ม

การลดข้อมูลด้วยวิธีการทรานสฟอร์มนั้น จะทำการแปลงข้อมูลอินพุตจากโดเมนหนึ่งให้อยู่ในรูปของโดเมนใหม่ โดยใช้วิธีการแปลงแบบต่าง ๆ เช่น การแปลงฟูริเยร์ (Fourier Transform) ในการแปลงข้อมูลให้อยู่ในรูปสัมประสิทธิ์ของความถี่ จะทำให้ที่ความถี่ต่ำ ๆ มีพลังงานสูง และที่ความถี่สูง ๆ พลังงานจะลดลงไป สำหรับข้อมูลภาพโดยทั่วไปนั้นจะประกอบด้วยส่วนที่เป็นความถี่สูง คือส่วนที่เป็นรายละเอียดหรือขอบภายในภาพ และส่วนที่เป็นความถี่ต่ำ คือข้อมูลส่วนที่เป็นพื้นของภาพ ดังนั้นเมื่อต้องการลดข้อมูลให้ได้มาก ค่าของพลังงานความถี่สูงจะถูกตัดทิ้งไป ทำให้รายละเอียดส่วนที่เป็นขอบในภาพขาดหายไป ภาพที่ได้จะขาดความคมชัด

การแปลงที่ใช้ในการลดข้อมูลภาพมีอยู่หลายวิธี เช่น การแปลงฟาสฟูริเยร์ (Fast Fourier Transform) การแปลงฮาร์ (Haar Transform) การแปลงคาร์ฮูเนนเลิฟ (Karhunen Loeve Transform) การแปลงวอลซ์ - ฮาดามาร์ด (Walsh - Hadamard Transform) การแปลงคอสคริตโคไซน์ (Discrete Cosine Transform) การแปลงคอสคริตไซน์ (Discrete Sine Transform) เป็นต้น ซึ่งแต่ละที่มีข้อดีข้อเสียต่างกัน แต่ที่นิยมใช้ในการลดขนาดของข้อมูลมากที่สุด คือการแปลงคอสคริตโคไซน์ ตัวอย่างการใช้งานของการแปลงคอสคริตโคไซน์ คือ การลดขนาดของข้อมูลแบบ JPEG MPEG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสการทรานสฟอร์ม ประกอบด้วย 3 ขั้นตอน คือ

1. นำชุดข้อมูลมาแบ่งออกเป็นบล็อก ๆ ขนาด  $N \times N$  ซึ่งแต่ละบล็อกจะถูกนำไปทำการทรานสฟอร์มข้อมูลจากโดเมนหนึ่งไปยังโดเมนหนึ่ง ซึ่งผลที่จากการทรานสฟอร์มจะทำให้พลังงานหรือรายละเอียดของข้อมูลที่กระจายอยู่ทั่วไป ถูกบีบหรือทำให้กระชับขึ้นแล้วแทนค่าด้วยค่าค่าหนึ่ง

2. นำข้อมูลที่ได้จากการทรานสฟอร์ม มาทำการผ่านส่วนของควอนไทซ์เซชัน(Quantization) ซึ่งค่าการควอนไทซ์เซชันจะมีค่าเป็นเท่าไร จะขึ้นอยู่กับ 3 ส่วน คือ บิทเรต (bit rate) ค่าความแปรปรวนของชุดข้อมูลและข้อผิดพลาดที่เกิดขึ้นที่สามารถยอมรับได้ จากการอินเวอร์สทรานสฟอร์มเพื่อทำการสร้างกลับของข้อมูล

3. การนำค่าที่ได้จากการควอนไทซ์เซชันมาทำการเข้ารหัส โดยใช้การเข้ารหัสเลขฐาน 2 (Binary Code) เช่น การเข้ารหัสแบบจำกัดความยาว (Fixed – length code) หรือ การเข้ารหัสแบบรัน – เลนจ์ (Run – length code) และการเข้ารหัสแบบฮัฟแมน (Huffman coding)

### 2.1.2 สมการของการทรานสฟอร์ม

การทรานสฟอร์มทั้งหมดที่กล่าวถึงนี้จะกล่าวถึงการทรานสฟอร์มที่เป็นเชิงเส้นซึ่งสามารถเขียนสมการของการทรานสฟอร์มแบบ 1 มิติ (1D Forward Transform) ได้ดังนี้

$$\theta_n = \sum_{i=0}^{N-1} X_i a_{n,i} \quad (2.1)$$

เมื่อ  $\theta_n$  เป็นลำดับการทรานสฟอร์ม (Transform Sequence)

$X_i$  เป็นลำดับของอินพุต (Original Sequence)

$a_{n,i}$  เป็นสัมประสิทธิ์การทรานสฟอร์ม

สามารถเขียนสมการของการอินเวอร์สทรานสฟอร์มแบบ 1 มิติ (1D Inverse Transform) ได้ดังนี้

$$X_n = \sum_{i=0}^{N-1} \theta_i b_{n,i} \quad (2.2)$$

เมื่อพิจารณาสมการที่ 2.1 สามารถเขียนสมการการทรานสฟอร์ม 1 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$\theta = CX \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาสมการที่ 2.2 สามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 1 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = D\theta \quad (2.4)$$

โดย เมตริกซ์  $\theta, X$  มีขนาด  $N \times 1$

เมตริกซ์  $C, D$  มีขนาด  $N \times N$

เมื่อพิจารณาข้อมูลแบบ 2 มิติ สามารถเขียนสมการของการทรานสฟอร์มแบบ 2 มิติ (2D Forward Transform) ได้ดังนี้

$$\Theta_{k,l} = \sum_{i=0}^{N-1} \sum_{j=0}^{N-1} X_{i,j} a_{k,i} a_{k,j} \quad (2.5)$$

เมื่อพิจารณาสมการที่ 2.5 สามารถเขียนสมการการทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$\Theta = CXC^T \quad (2.6)$$

สามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = D\Theta D^T \quad (2.7)$$

โดย  $D = C^{-1} = C^T$

หรือสามารถเขียนสมการการอินเวอร์สทรานสฟอร์ม 2 มิติ ในรูปเมตริกซ์ ได้ดังนี้

$$X = C^T \Theta C \quad (2.8)$$

โดย  $\Theta$  เป็นเอาท์พุทของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

$C, D$  เป็นสัมประสิทธิ์ของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

$X$  เป็นอินพุทของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $N \times N$

### 2.1.3 การแปลงแบบดิสครีตโคซายน์ (Discrete Cosine Transform)

ดิสครีตโคซายน์ทรานสฟอร์มคือการแปลงข้อมูลที่อยู่ในสเปซ (Spatial Domain) ให้อยู่ในรูปแบบของโดเมนความถี่ เพื่อให้ค่าที่ได้ออกมาเป็นอิสระต่อกัน และลดขนาดของข้อมูลลงให้ค่าพลังงานส่วนใหญ่ของข้อมูลอยู่ในช่วงความถี่ต่ำ โดยดิสครีตโคซายน์ทรานสฟอร์ม จะเป็นการแปลงแบบเชิงเส้นที่มีค่าสัมประสิทธิ์ในการแปลงคงที่ และค่าที่ได้ในโดเมนความถี่จะมีเฉพาะจำนวนจริงเท่านั้น ซึ่งข้อมูลส่วนใหญ่ที่จะใช้การแปลงแบบดิสครีตโคซายน์จะเป็นข้อมูลจากภาพนิ่ง หรือเป็นภาพเคลื่อนไหว อินพุตที่เข้ามาจะถูกแยกเป็นบล็อกเล็กๆ โดยส่วนมากแล้วขนาดของบล็อกจะมีค่าเป็นเลขยกกำลังสอง เช่น 4, 8, 16

ในกรณีของการแปลงดิสครีตโคซายน์ ค่าสัมประสิทธิ์ของการทรานสฟอร์มสามารถหาได้ดังนี้

$$[C]_{i,j} = \begin{cases} 2\sqrt{\frac{1}{N}} \cos\left(\frac{(2j+1)i\pi}{2N}\right) & i=0, j=0,1,\dots,N-1 \\ 2\sqrt{\frac{2}{N}} \cos\left(\frac{(2j+1)i\pi}{2N}\right) & i=1,2,\dots,N-1, j=0,1,\dots,N-1 \end{cases} \quad (2.9)$$

เมื่อ  $N$  คือขนาดของบล็อก ( $N=2^n, n=2,3,4,\dots$ )

จากสมการที่ 2.9 สามารถเขียนค่าสัมประสิทธิ์ของการแปลงดิสครีตโคซายน์ให้อยู่ในรูปแบบเมทริกซ์ ขนาด  $N \times N$  เมื่อ  $N=8$  ได้ดังนี้

$$C = \begin{bmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \dots & \frac{1}{\sqrt{2}} \\ \cos\left(\frac{\pi}{16}\right) & \cos\left(\frac{3\pi}{16}\right) & \dots & \cos\left(\pi - \frac{\pi}{16}\right) \\ \dots & \dots & \dots & \dots \\ \cos\left(\frac{7\pi}{16}\right) & \cos\left(\pi + \frac{5\pi}{16}\right) & \dots & \cos\left(7\pi - \frac{7\pi}{16}\right) \end{bmatrix} \quad (2.10)$$

จากค่าสัมประสิทธิ์ของการทรานสฟอร์มในสมการที่ 2.10 สามารถเขียนแทนค่าฟังก์ชันตรีโกณมิติดังกล่าวด้วยตัวแปรได้ดังตารางที่ 2.1

ตารางที่ 2.1 แสดงค่าสัมประสิทธิ์ของการทรานสฟอร์มในรูปแบบของฟังก์ชันตรีโกณมิติ

ค่าสัมประสิทธิ์	ฟังก์ชัน โคไซน์ (cosine)
$C_1$	$\cos\left(\frac{\pi}{16}\right)$
$C_2$	$\cos\left(\frac{2\pi}{16}\right)$
$C_3$	$\cos\left(\frac{3\pi}{16}\right)$
$C_4$	$\cos\left(\frac{4\pi}{16}\right)$
$C_5$	$\cos\left(\frac{5\pi}{16}\right)$
$C_6$	$\cos\left(\frac{6\pi}{16}\right)$
$C_7$	$\cos\left(\frac{7\pi}{16}\right)$

จากสมการที่ 2.3 เมื่อแทนค่าสัมประสิทธิ์การแปลงดิสกรีตโคไซน์ จากสมการที่ 2.10 แล้วสามารถเขียนแสดงในรูปเมทริกซ์ได้ดังนี้

$$\begin{bmatrix} y(0) \\ y(1) \\ y(2) \\ y(3) \\ y(4) \\ y(5) \\ y(6) \\ y(7) \end{bmatrix} = \begin{bmatrix} c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 \\ c_1 & c_3 & c_5 & c_7 & -c_7 & -c_5 & -c_3 & -c_1 \\ c_2 & c_6 & -c_6 & -c_2 & -c_2 & -c_6 & c_6 & c_2 \\ c_3 & -c_7 & -c_1 & -c_5 & c_5 & c_1 & c_7 & -c_3 \\ c_4 & -c_4 & -c_4 & c_4 & c_4 & -c_4 & -c_4 & c_4 \\ c_5 & -c_1 & c_7 & c_3 & -c_3 & -c_7 & c_1 & -c_5 \\ c_6 & -c_2 & c_2 & -c_6 & -c_6 & c_2 & -c_2 & c_6 \\ c_7 & -c_5 & c_3 & -c_1 & c_1 & -c_3 & c_5 & -c_7 \end{bmatrix} \begin{bmatrix} x(0) \\ x(1) \\ x(2) \\ x(3) \\ x(4) \\ x(5) \\ x(6) \\ x(7) \end{bmatrix}$$

สมการที่ใช้สำหรับการแปลงดิสกรีตโคไซน์ (Forward Discrete Cosine Transform) ยังสามารถเขียนสมการให้อยู่ในรูปของผลบวกของผลคูณของอินพุตกับค่าสัมประสิทธิ์ได้ดังนี้

หนึ่งมิติ

$$y(n) = e(n) \sum_{k=0}^{N-1} x(k) \cos\left[\frac{(2k+1)n\pi}{2N}\right] \quad ; \quad n = 0, 1, \dots, N-1 \quad (2.11)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สองมิติ

$$y(m,n) = \frac{4}{N^2} e(m)e(n) \sum_{k=0}^{N-1} \sum_{l=0}^{N-1} x(k,l) \cos\left[\frac{(2k+1)n\pi}{2N}\right] \cos\left[\frac{(2l+1)m\pi}{2N}\right] \quad (2.12)$$

$$m = 0, 1, \dots, N-1$$

$$n = 0, 1, \dots, N-1$$

$$e(n) = \begin{cases} \frac{1}{\sqrt{2}} & ; n = 0 \\ 1 & ; \text{etc} \end{cases}$$

$$e(m) = \begin{cases} \frac{1}{\sqrt{2}} & ; m = 0 \\ 1 & ; \text{etc} \end{cases}$$

ส่วนสมการการแปลงกลับของดิครีตโคไซน์ (Inverse Discrete Cosine Transform) สามารถแสดงได้ดังนี้

หนึ่งมิติ

$$x(k) = \frac{2}{N} \sum_{n=0}^{N-1} e(n)y(n) \cos\left(\frac{(2k-1)n\pi}{2N}\right) ; k = 0, 1, \dots, N-1 \quad (2.13)$$

สองมิติ

$$x(k,l) = \frac{2}{N} \sum_{m=0}^{N-1} \sum_{n=0}^{N-1} e(m)e(n)y(m,n) \cos\left(\frac{(2k-1)m\pi}{2N}\right) \cos\left(\frac{(2l-1)n\pi}{2N}\right) \quad (2.14)$$

$$k = 0, 1, \dots, N-1$$

$$l = 0, 1, \dots, N-1$$


$$e(n) = \begin{cases} \frac{1}{\sqrt{2}} & ; n = 0 \\ 1 & ; \text{etc} \end{cases}$$

$$e(m) = \begin{cases} \frac{1}{\sqrt{2}} & ; m = 0 \\ 1 & ; \text{etc} \end{cases}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 ส่วนของการแปลงดิสครีตโคซายน์ 2 มิติ (2 Dimensions Discrete Cosine Transform)

ปริญญานิพนธ์ฉบับนี้จะทำการศึกษาข้อมูลภาพ โดยที่ยกตัวอย่างของข้อมูลภาพขาวดำ ซึ่งจะถูกรวบรวมออกเป็นบล็อกย่อยๆ ขนาด  $8 \times 8$  พิกเซล เพื่อที่จะทำการแปลงดิสครีตโคซายน์แบบ 2 มิติ (2D Discrete Cosine Transform) ทีละชุดจนครบทุกบล็อกทั้งหมดในข้อมูลภาพ ผลของการทรานสฟอร์มแต่ละบล็อกจะได้ข้อมูลที่มีความสำคัญสูง (เทอมความถี่ต่ำ) อยู่ในด้านมุมซ้ายบน โดยที่ตำแหน่ง  $(0,0)$  เป็นองค์ประกอบของ DC ส่วนที่เหลือเป็นข้อมูลที่มีความสำคัญต่ำ (เทอมความถี่สูง) เป็นองค์ประกอบของ AC กระจายออกไปตามแกน  $x$  และ  $y$  ดังที่แสดงในรูปที่ 2.1




รูปที่ 2.1 แสดงลักษณะของการแปลงดิสครีตโคซายน์ของบล็อกข้อมูลขนาด  $8 \times 8$  พิกเซล จากข้อมูลทั้งหมด

ซึ่งจากผลการแปลงดิสครีตโคซายน์ ของข้อมูลภาพแต่ละบล็อกที่แสดงในรูปที่ 2.1 จะเห็นว่าผลที่ได้ข้อมูลที่มีความสำคัญสูง (มีค่ามาก) อยู่ในเทอมความถี่ต่ำ ส่วนเทอมความถี่สูง (มุมล่างด้านขวาของเมตริกซ์) จะมีค่าของข้อมูลน้อยมากเมื่อเทียบกับเทอมความถี่ต่ำที่มีความสำคัญมากกว่า แต่ก็ยังคงมีความสำคัญอยู่บ้าง ถ้านำข้อมูลที่ได้จากการแปลงดิสครีตโคซายน์ ไปผ่านการควอนไทซ์ ทำให้ข้อมูลบริเวณความถี่สูงมีค่าเข้าใกล้ศูนย์ ช่วยให้เราสามารถลดขนาดของข้อมูลลงได้อีก

เมื่อมองในเชิงของฮาร์ดแวร์ การทำเป็นตัวอย่างของการแปลงดิสครีตโคซายน์แบบ 2 มิติ ที่มีขนาด  $N \times N$  จะต้องใช้ตัวคูณและตัวบวกรวมกันจำนวนมาก แต่สามารถทำการลดจำนวนตัวคูณและตัวบวกลงได้ด้วยการแยกจากการแปลงดิสครีตโคซายน์แบบ 2 มิติ ให้มาเป็นการแปลงดิสครีตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง โดยอาศัยคุณสมบัติที่สำคัญของการแปลงดิสครีตโคซายน์ก็คือ คุณสมบัติ Separable Transform ซึ่งจะประกอบด้วยการแปลงแนวอนของเมตริกซ์ แล้วตามด้วยการแปลงแนวตั้งของเมตริกซ์ ตามลำดับ

การแยกการแปลงดิสครีตโคซายน์แบบ 2 มิติ ให้มาเป็นการแปลงดิสครีตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง อธิบายโดยใช้บล็อกไดอะแกรมดังแสดงในรูปที่ 2.2




รูปที่ 2.2 แสดงบล็อกไดอะแกรมของการแปลงดิสครีตโคไซน์แบบ 2 มิติ

การแยกการแปลงดิสครีตโคไซน์แบบ 2 มิติ ให้มาเป็นการแปลงดิสครีตโคไซน์แบบ 1 มิติ จำนวน 2 ครั้ง สามารถอธิบายการทำงาน ได้ดังนี้

### 1. การแปลงดิสครีตโคไซน์แบบ 1 มิติ ตามแนวอนของเมตริกซ์


โดยนำข้อมูลตามแนวอน 1 มิติ ขนาด  $1 \times N$  จากข้อมูลเริ่มต้น 2 มิติ ขนาด  $N \times N$  มาทำการแปลงดิสครีตโคไซน์แบบ 1 มิติ ทีละแถว จนครบทั้งหมด  $N$  แถว สามารถแสดงบล็อกไดอะแกรมของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ตามแนวอนในรูปของเมตริกซ์ได้ดังรูปที่ 2.3



รูปที่ 2.3 แสดงบล็อกไดอะแกรมการแปลงดิสครีตโคไซน์แบบ 1 มิติ ตามแนวอน

### 2. การทำการทรานสโพสบล็อกข้อมูลที่ได้จากการแปลงดิสครีตโคไซน์แบบ 1 มิติ


โดยนำข้อมูลตามแนวอนที่ได้จากการแปลงดิสครีตโคไซน์แบบ 1 มิติ ทั้ง 64 ค่า มาทำการทรานสโพส เพื่อนำเข้าไปเป็นอินพุตของการแปลงดิสครีตโคไซน์แบบ 1 มิติตามแนวตั้ง สามารถแสดงบล็อกไดอะแกรมของการทรานสโพส ในรูปของเมตริกซ์ได้ดังรูปที่ 2.4



รูปที่ 2.4 แสดงบล็อกไดอะแกรมการทรานสโพสบล็อกข้อมูล

### 3. การแปลงคิสกรีตโคซายน์แบบ 1 มิติ ตามแนวตั้งของเมตริกซ์

โดยนำข้อมูลตามแนวตั้ง 1 มิติ ขนาด  $1 \times N$  จากข้อมูลที่ได้จากการแปลงคิสกรีตโคซายน์แบบ 1 มิติ ในส่วนที่ 1 โดยเริ่มต้นที่ 2 มิติ ขนาด  $N \times N$  มาทำการแปลงคิสกรีตโคซายน์ 1 มิติทีละหลัก จนครบทั้งหมด  $N$  หลัก สามารถแสดงบล็อกไดอะแกรมของการแปลงคิสกรีตโคซายน์แบบ 1 มิติ ตามแนวตั้งในรูปของเมตริกซ์ได้ดังรูปที่ 2.5



รูปที่ 2.5 แสดงบล็อกไดอะแกรมการแปลงคิสกรีตโคซายน์แบบ 1 มิติ ตามแนวตั้ง

ผลลัพธ์ที่ได้จากการแปลงคิสกรีตโคซายน์แบบ 2 มิติ โดยใช้การแปลงคิสกรีตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง คือ

$$\begin{aligned} Y &= C(CX^T)^T \\ Y &= C(X^T)^T C^T \\ Y &= CXC^T \end{aligned} \quad (2.15)$$

จะเห็นได้ว่าผลลัพธ์ที่ได้จากการแปลงคิสกรีตโคซายน์แบบ 2 มิติ โดยใช้การแปลงคิสกรีตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง ดังแสดงในสมการที่ 2.15 ได้ผลลัพธ์เท่ากับการแปลงคิสกรีตโคซายน์แบบ 2 มิติ ในสมการที่ 2.6

#### 2.3 ส่วนของการทรานสโพส(Transpose)


การทรานสโพส เป็นฟังก์ชันทางคณิตศาสตร์ที่เป็นตัวกระทำทางเมตริกซ์ชนิดหนึ่ง การทรานสโพส เป็นการสลับตัวบ่งชี้ (Index) ของเมตริกซ์ ระหว่างตัวบ่งชี้ของแถว (Row) กับตัวบ่งชี้ของหลัก (Column) สามารถแสดงได้ดังนี้

$$A_{(i,j)} = B^T_{(j,i)} \quad (2.16)$$

ส่วนทรานสโพส ทำหน้าที่เปลี่ยนตำแหน่งข้อมูลหลังผ่านการแปลงคิสกรีตโคซายน์แบบ 1 มิติ ในส่วนแรกทั้ง 64 ค่า ก่อนที่จะนำไปเป็นอินพุตของการแปลงคิสกรีตโคซายน์แบบ 1 มิติ ในส่วนถัดไป

ในการประยุกต์ฟังก์ชันการทรานสโพสลงบนฮาร์ดแวร์นั้นเป็นเรื่องที่มีความยุ่งยากมากและไม่สามารถทำการทรานสโพสได้โดยตรงเหมือนกับการทรานสโพสบนซอฟต์แวร์ จึงมีแนวคิดมากมายที่จะพัฒนาเทคนิคต่างๆ เพื่อประยุกต์ฟังก์ชันการทรานสโพสลงบนฮาร์ดแวร์ โดยอาศัยคุณลักษณะของอุปกรณ์ต่างๆ เข้าช่วย เช่น แรม (RAM) รีจิสเตอร์ (Register) ตัวอย่างของการประยุกต์ฟังก์ชัน การทรานสโพสลงบนฮาร์ดแวร์สามารถแสดงได้ดังนี้

ทรานสโพสบัฟเฟอร์ (Transpose Buffer) ในตัวอย่างนี้ทำงานโดยอาศัยคุณสมบัติของรีจิสเตอร์ (Register) ทรานสโพสบัฟเฟอร์นี้จะประกอบด้วย บัฟเฟอร์แถว (Row Buffer) และบัฟเฟอร์หลัก (Column Buffer) โดยที่แต่ละบัฟเฟอร์ประกอบด้วย 64 รีจิสเตอร์ ที่ไม่มีความสัมพันธ์ต่อกันและกัน (Independent) สามารถแสดงรูปของทรานสโพสบัฟเฟอร์ได้ดังรูปที่ 2.6



รูปที่ 2.6 แสดงการทรานสโพส โดยอาศัยคุณสมบัติของรีจิสเตอร์

โดยค่าอินพุตของทรานสโพสบัฟเฟอร์ (Transpose Buffer) จะรับเข้ามาเก็บในส่วนของบัฟเฟอร์หลัก (Column Buffer) และจะนำค่าเอาต์พุตออกจากทรานสโพสบัฟเฟอร์ในส่วนของบัฟเฟอร์แถว (Row Buffer) หลักการทำงานของทรานสโพสบัฟเฟอร์ คือ เมื่อข้อมูลอินพุตที่เก็บอยู่ในบัฟเฟอร์หลักจนเต็มทั้ง 64 รีจิสเตอร์ ก็จะถ่ายข้อมูล (Transfer) ไปเก็บในบัฟเฟอร์แถวทั้ง 64 รีจิสเตอร์ หลังจากนั้นค่อยส่งข้อมูลเอาต์พุตออกจากทรานสโพสบัฟเฟอร์ ในส่วนของบัฟเฟอร์แถว ซึ่งทำให้ในขณะที่ส่งข้อมูลเอาต์พุตออกนั้นสามารถรับข้อมูลอินพุตใหม่ได้ทันทีในส่วนของบัฟเฟอร์หลัก โดยไม่ต้องรอให้ส่งข้อมูลเอาต์พุตออกจนหมดก่อน จึงใช้เวลาสำหรับการทรานสโพส 1 บล็อก เท่ากับ 64 รอบของสัญญาณนาฬิกา

## 2.4 CORDIC Algorithm

เมื่อพิจารณาสมการที่ 2.9 ซึ่งเป็นสมการการหาค่าสัมประสิทธิ์ของการแปลงดิสครีตโคซายน์ เห็นได้ว่าสมการดังกล่าวเป็นฟังก์ชันของตรีโกณมิติ จึงเกิดความสนใจที่จะหาอัลกอริทึม (Algorithm) บางอย่างที่สามารถจะคำนวณหาค่าของฟังก์ชันตรีโกณมิติได้ ซึ่งในปริศยานิพนธ์ฉบับนี้ได้ใช้อัลกอริทึมของคอร์ดิก (CORDIC Algorithm)

CORDIC (Coordinate Rotation Digital Computer) เป็นทฤษฎีของการหาค่าในฟังก์ชันในตรีโกณมิติเช่น sine cosine tangent arcsine arccosine และ arctangent เป็นต้น ซึ่งจะทำให้การคำนวณค่าโดยวิธีการหมุนเวกเตอร์ในระบบของพิกัดฉาก ซึ่งให้ค่าผลลัพธ์ของขนาดหรือมุมของของเวกเตอร์นั้นๆ ออกมา การคำนวณจำเป็นต้องมีการกำหนดค่าเริ่มต้นที่ค่า ๆ หนึ่งแล้วจึงค่อย ๆ ทำการลดค่าหรือวนรอบในการเปลี่ยนแปลงค่าไปเรื่อยๆ ไล่ค่าที่ต้องการ โดยจะพิจารณา Vector Diagram ดังที่แสดงในรูปที่ 2.7



รูปที่ 2.7 การหมุนของเวกเตอร์ในพิกัดฉาก

จากรูปที่ 2.7 กำหนดให้  $R$  คือขนาดของเวกเตอร์  $\theta$  คือมุมของเวกเตอร์  $x$  และ  $y$  คือตำแหน่งของเวกเตอร์ในพิกัดฉาก ซึ่งจะได้ความสัมพันธ์คือ

$$\begin{aligned} \tan \theta &= \frac{y_i}{x_i} \\ \tan(\theta + \Delta\theta_i) &= \frac{y_{i+1}}{x_{i+1}} \end{aligned} \quad (2.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากเอกลักษณ์ของตรีโกณมิติ

$$\tan(x \pm y) = \frac{\tan x \pm \tan y}{1 \mp \tan x \tan y}$$

$$\tan(\theta + \Delta\theta_i) = \frac{\tan \theta \pm \tan \Delta\theta_i}{1 \mp \tan \theta \tan \Delta\theta_i}$$

เขียนสมการที่ 2.17 ใหม่ได้เป็น

$$\frac{y_{i+1}}{x_{i+1}} = \frac{\frac{y_i}{x_i} + \tan \Delta\theta_i}{1 - \left(\frac{y_i}{x_i}\right) \tan \Delta\theta_i}$$

นำ  $\frac{x_i}{y_i}$  คูณเศษและส่วนด้านขวาของสมการตลอดแล้วทำการจัดรูปใหม่

$$\frac{y_{i+1}}{x_{i+1}} = \frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i} \quad (2.18)$$

จากสมการที่ 2.18 สามารถเขียนใหม่ได้

$$\left[\frac{y_{i+1}}{x_{i+1}}\right]^2 = \left[\frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i}\right]^2$$

$$y_{i+1}^2 = x_{i+1}^2 \left[\frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i}\right]^2 \quad (2.19)$$

เมื่อพิจารณาเฉพาะขนาดเวกเตอร์

$$y_{i+1}^2 + x_{i+1}^2 = y_i^2 + x_i^2 \quad (2.20)$$

จากสมการที่ 2.19 และ 2.20

$$y_i^2 + x_i^2 = x_{i+1}^2 + x_{i+1}^2 \left[\frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i}\right]^2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คูณตลอดด้วย  $(x_i - y_i \tan \Delta\theta_i)^2$

$$\begin{aligned}
 (x_i - y_i \tan \Delta\theta_i)^2 (y_i^2 + x_i^2) &= (x_i - y_i \tan \Delta\theta_i)^2 x_{i+1}^2 + (y_i + x_i \tan \Delta\theta_i)^2 x_{i+1}^2 \\
 &= x_{i+1}^2 (x_i^2 + x_i^2 \tan^2 \Delta\theta_i + y_i^2 \tan^2 \Delta\theta_i + y_i^2) \\
 &= x_{i+1}^2 (x_i^2 + y_i^2) (1 + \tan^2 \Delta\theta_i) \quad (2.21) \\
 \therefore x_{i+1} &= \frac{x_i - y_i \tan \Delta\theta_i}{\sqrt{1 + \tan^2 \Delta\theta_i}}
 \end{aligned}$$

จากสมการที่ 2.19

$$y_{i+1} = x_{i+1} \left[ \frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i} \right]$$

แทน  $x_{i+1}$  จากสมการที่ 2.21 จะได้

$$\begin{aligned}
 y_{i+1} &= \frac{x_i - y_i \tan \Delta\theta_i}{\sqrt{1 + \tan^2 \Delta\theta_i}} \left[ \frac{y_i + x_i \tan \Delta\theta_i}{x_i - y_i \tan \Delta\theta_i} \right] \\
 &= \frac{y_i - x_i \tan \Delta\theta_i}{\sqrt{1 + \tan^2 \Delta\theta_i}} \quad (2.22)
 \end{aligned}$$

นำเทอมส่วนของสมการที่ 2.22 มาพิจารณา

$$\begin{aligned}
 \sqrt{1 + \tan^2 \Delta\theta_i} &= \sqrt{1 + \frac{\sin^2 \Delta\theta_i}{\cos^2 \Delta\theta_i}} \\
 &= \left( \frac{\cos^2 \Delta\theta_i + \sin^2 \Delta\theta_i}{\cos^2 \Delta\theta_i} \right)^{1/2} \\
 &= \left( \frac{1}{\cos \Delta\theta_i} \right) \quad (2.23)
 \end{aligned}$$

จากสมการที่ 2.23 เขียนสมการที่ 2.21 และ 2.22 ใหม่ได้เป็น


$$\left. \begin{aligned}
 x_{i+1} &= x_i \cos \Delta\theta_i - y_i \sin \Delta\theta_i \\
 y_{i+1} &= y_i \cos \Delta\theta_i + x_i \sin \Delta\theta_i
 \end{aligned} \right\} \quad (2.24)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เห็นได้ว่าสามารถหาค่าตำแหน่งของเวกเตอร์อีกตำแหน่งหนึ่งได้โดยผ่านความสัมพันธ์จากสมการนี้ ซึ่งวิธีการของ CORDIC จะถูกกำหนดค่าการหมุนโดย  $\Delta\theta_i$  และถ้าหากให้ลำดับในการหมุนมีค่าเท่ากับ  $\alpha_i$  โดยมีการหมุนทั้งหมด  $n$  ครั้งและแต่ละครั้งถูกกำหนดเครื่องหมายโดย  $\sigma_i$  ดังนั้นจะทำให้ได้ค่าของ  $\Delta\theta_i$  ตามสมการข้างล่าง

$$\Delta\theta_i = \sum_{i=0}^{n-1} \sigma_i \alpha_i \quad ; \sigma_i \in \{-1, 1\} \tag{2.25}$$

โดยที่  $\sigma_i$  จะมีการเปลี่ยนแปลงตามค่ามุมของแต่ละครั้งที่มีการหมุนเป็นตำแหน่ง  $\alpha_i$  ซึ่งจะขึ้นอยู่กับผลของค่าผลรวมก่อนหน้านั้นเพื่อพิจารณาค่าของ  $\Delta\theta_i$  ไปในทิศทางเดียวโดยเปรียบเทียบกับค่าของ  $\Delta\theta_i$  ดังรูปที่ 2.8



รูปที่ 2.8 ผลการกระทำของค่า  $\sigma_i$  ที่เกิดคัมค่า  $\theta$

จากรูปที่ 2.8 จะเห็นว่าค่าผลรวมของ  $\alpha_i (\sum \sigma_i \alpha_i)$  จะมีค่าที่เป็นไปได้ทั้งช่วงที่มากกว่าและน้อยกว่าค่าของมุม  $\theta$  และเมื่อจำนวนค่า  $i$  สูงขึ้นเรื่อยๆ นั่นคือเกิดการหมุนของตำแหน่งเวกเตอร์จำนวนหลายครั้งขึ้นก็จะได้ผลรวมของ  $\alpha_i$  จนเท่ากับค่าของมุม  $\theta$  ซึ่งจะเห็นได้ว่า  $\sigma_i$  แต่ละครั้งเป็นตัวแปรสำคัญที่จะกำหนดให้ค่าผลรวมมีทิศทางเข้าหาค่าของ  $\theta$  และจากวิธีการนี้เองจะได้สมการที่มาช่วยในการพิจารณาเครื่องหมาย(ค่าของ  $\sigma_i$ ) คือ

$$z_{i+1} = z_i - \sum_{i=0}^{n-1} \sigma_i \alpha_i \tag{2.26}$$

โดย 
$$\sigma_i = \begin{cases} +1 & z_i \geq 0 \\ -1 & z_i < 0 \end{cases}$$

พิจารณาจากสมการที่ 2.24 จะเห็นว่าค่าของ  $\Delta\theta_i$  ก็คือ  $\alpha_i$  ที่ตำแหน่ง  $i$  ค่าต่าง ๆ นั้นเอง ซึ่งสามารถเขียนสมการใหม่ได้เป็น

$$\left. \begin{aligned} x_{i+1} &= x_i \cos \alpha_i - \sigma_i y_i \sin \alpha_i \\ y_{i+1} &= y_i \cos \alpha_i + \sigma_i x_i \sin \alpha_i \end{aligned} \right\} \quad (2.27)$$

เพื่อให้ง่ายต่อการคำนวณจะทำการประมาณค่าของ  $\tan \alpha_i$  เทียบเทียบกับอนุกรมกำลังของ 2 ดังสมการที่ 2.28

$$\tan \alpha_i = 2^{-i} \quad ; \quad i = 0, 1, 2, \dots, n-1 \quad (2.28)$$

จากสมการที่ 2.27 และ 2.28 จะได้ว่า

$$\left. \begin{aligned} x_{i+1} &= \cos \alpha_i [x_i - \sigma_i y_i \tan \alpha_i] \\ y_{i+1} &= \cos \alpha_i [y_i + \sigma_i x_i \tan \alpha_i] \end{aligned} \right\}$$

ดังนั้น

$$\left. \begin{aligned} x_{i+1} &= k_i [x_i - \sigma_i 2^{-i} y_i] \\ y_{i+1} &= k_i [y_i + \sigma_i 2^{-i} x_i] \end{aligned} \right\} \quad (2.29)$$

และเมื่อ  $k_i = \cos \alpha_i$  ทำการจัดอยู่ในรูปของเทอม  $2^{-i}$  ได้ดังนี้

$$\begin{aligned} k_i &= \cos \alpha_i \\ &= \frac{1}{\sqrt{\cos^2 \alpha_i}} \\ &= \frac{1}{\sqrt{\frac{\cos^2 \alpha_i + \sin^2 \alpha_i}{\cos^2 \alpha_i}}} \\ &= \frac{1}{\sqrt{1 + \tan^2 \alpha_i}} \\ &= \frac{1}{\sqrt{1 + 2^{-i}}} \end{aligned} \quad (2.30)$$

ซึ่งเมื่อกระทำการวนซ้ำหรือหมุนเวกเตอร์ไปแต่ละค่าเรื่อย ๆ นำค่า  $k_i$  มาแยกพิจารณา ก็จะได้สัมประสิทธิ์ใหม่เป็น

$$\begin{aligned} k &= \prod_{i=0}^{n-1} \frac{1}{\sqrt{1 + 2^{-i}}} \\ &\cong 0.607253 \end{aligned} \quad (2.31)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น จะพิจารณาเฉพาะเทอมของตัวแปรที่จะนำมาใช้ในการวนซ้ำจากสมการที่ 2.26 และ 2.29 จะเขียนความสัมพันธ์ใหม่ได้เป็น

$$\begin{aligned}x_{i+1} &= x_i - \sigma_i 2^{-i} y_i \\y_{i+1} &= y_i + \sigma_i 2^{-i} x_i \\z_{i+1} &= z_i - \sigma_i \tan^{-1}(2^{-i})\end{aligned}\quad (2.32)$$

ซึ่งจากสมการที่ 2.32 นี้สามารถคำนวณหาค่าผลลัพธ์ที่ต้องการ โดยการป้อน  $x_0, y_0$  และ  $z_0$  เป็นค่าเริ่มต้นให้ระบบโดยที่ค่าของ  $z_0$  จะต้องอยู่ในช่วงของ  $\pm \frac{\pi}{2}$  เท่านั้นซึ่งถ้าค่าของ  $z_0$  นอกเหนือไปจากนี้อาจจะนำคุณสมบัติของตรีโกณมิติมาช่วยตั้งที่แสดงในสมการข้างล่างนี้

$$\begin{aligned}\cos(z \pm 2\pi) &= \cos z, \quad \sin(z \pm 2\pi) = \sin z \\ \cos(z - \pi) &= -\cos z, \quad \sin(z - \pi) = -\sin z\end{aligned}\quad (2.33)$$

เมื่อทำการกำหนดหรือป้อนค่าเริ่มต้นแล้วทำการคำนวณค่าออกมาจะได้ผลดังตัวอย่างในตารางที่ 2.2 ซึ่งกำหนดให้  $z_0 = 30^\circ, x_0 = k$  และ  $y_0 = 0$

ตารางที่ 2.2 แสดงการคำนวณหาค่าของ sine และ cosine

$i$	$\sigma_i$	$x_{i+1} \rightarrow \cos z_0$	$y_{i+1} \rightarrow \sin z_0$	$z_{i+1} \rightarrow 0$
		$k=0.607253$	0.000000	30.0000000
0	1	0.607253	0.607253	-15.00000
1	-1	0.910880	0.303627	11.565051
2	1	0.834973	0.531347	-2.471192
3	-1	0.901391	0.426975	4.653824
4	1	0.874705	0.483312	1.077490
5	1	0.859602	0.510647	-0.712420
6	-1	0.867581	0.497216	0.182754
7	1	0.863697	0.503994	-0.264860
8	-1	0.865666	0.500620	-0.041049

โดยที่ค่าจริงของ  $\cos 30^\circ = 0.866025$  และ  $\sin 30^\circ = 0.500000$  นอกจากนี้ยังสามารถที่จะหาค่าอื่นๆได้จากการพิจารณาจากผลลัพธ์ของเวกเตอร์ที่ได้จากการหมุน โดยต้องมีตัวใดตัวหนึ่งที่จะถูกนำมาเปรียบเทียบในการพิจารณาเครื่องหมาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.5 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย


โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อๆว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรถิจิตอลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนของระบบ โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) และการคูณจะใช้แบบเปิดตาราง (Look-up table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's complement Multiplication)

### 2.5.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed point format) และ รูปแบบจำนวนอิงดรรชนี (Floating point format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรรหัสแวร์ที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงดรรชนีจะสามารถแทนค่าของสัญญาณ คือให้ย่านพลวัต (Dynamic range) ได้มากกว่า แต่ต้องใช้วงจรรหัสแวร์ที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง

#### 1. รูปแบบจำนวนโดยตรง

รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit)  $N$  บิต และบิตเศษส่วน (Fractional bit)  $L$  บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเศษส่วนดังแสดงในรูปที่ 2.9




รูปที่ 2.9 แสดงการจัดรูปแบบจำนวน โดยตรงที่ประกอบด้วยบิตเครื่องหมาย บิตจำนวนเต็ม

และบิตเศษส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนบิต  $N$  เป็นตัวกำหนดย่านพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรกรองสัญญาณเชิงเลข โดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง  $-1 \leq x < 1$  คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน  $L$  บิต ดังแสดงในรูปที่ 2.10



รูปที่ 2.10 แสดงการจัดรูปแบบจำนวนโดยตรงที่มีบิตเครื่องหมายและบิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ

1. แบบขนาดและเครื่องหมาย (Sign magnitude)
2. แบบส่วนเติมเต็มหนึ่ง (1's complement)
3. แบบส่วนเติมเต็มสอง (2's complement)

โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรง ทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.3

ตารางที่ 2.3 แสดงคุณสมบัตินี้ที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2' complement	1' complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Not so good	Excellent	Good

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2. รูปแบบจำนวนอิงครรรชนี

รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ ขาดพลวัตของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ  $-1$  และค่าที่มากที่สุดคือ  $1 - 2^{-L}$  เปรียบเช่นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน  $0.11011010$  และ  $0.000110101$  ถูกตัดให้จำนวนพิเศษส่วนเหลือเพียง 4 บิต เปรียบเช่นต์ความผิดพลาดจะเป็น  $4.59\%$  และ  $39.6\%$  ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรรชนี ซึ่งตัวเลข  $X$  แสดงได้โดย

$$X = M \times 2^e \quad (2.34)$$

โดย  $e$  เป็นจำนวนเต็ม และ  $\frac{1}{2} \leq |M| < 1$

$M$  และ  $e$  เรียกว่า แมนทิสสา (Mantissa) และเอ็กซ์โพเนนท์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน  $0.00110101$  และ  $0.1001.11$  สามารถแทนได้โดย  $0.110101 \times 2^{-2}$  และ  $0.100111 \times 2^4$  ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรรชนีสามารถแสดงได้ดังรูปที่ 2.11 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสสา และอีกส่วนสำหรับเอ็กซ์โพเนนท์



รูปที่ 2.11 แสดงการจัดรูปแบบจำนวนอิงครรรชนี

ข้อดีของการใช้จำนวนอิงครรรชนี คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง

### 2.5.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง

ให้เลขส่วนเต็มเต็มสองของ  $X$  ซึ่งแทนด้วย  $\bar{X}$  และนิยามโดย

$$\bar{X} = \begin{cases} X & ; X \geq 0 \\ 2 - |X| & ; X < 0 \end{cases} \quad (2.35)$$

โดย  $X$  เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย '0' และถ้าเป็นลบแทนด้วย '1' ถ้าให้  $X$  แทนด้วยเลขฐานสองขนาด  $L+1$  บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0 \cdot X_1 \cdot X_2 \cdot \dots \cdot X_L \quad (2.36)$$

ค่าของ  $\bar{X}$  ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$\bar{X} = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.37)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X_m \quad (2.38)$$

ให้  $\bar{Y}$ ,  $\bar{X}$  และ  $\bar{m}$  เป็นเลขส่วนเต็มเต็มสองของ  $Y$ ,  $X$  และ  $m$  ตามลำดับ จากนั้นพิจารณาจากสมการที่ 2.37 และ สมการที่ 2.38 จะได้

$$\begin{aligned} \bar{Y} &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.39)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเติมเต็มสองของ} \left( -X_0 + 2^{-1}x_1m + 2^{-2}X_2m + 2^{-3}X_3m + \dots + 2^{-L}X_Lm \right) \\ &= \text{ส่วนเติมเต็มสองของ} \left( -X_0m + 2^{-1} \left( X_1m + \dots + 2^{-1} \left( X_{L-1}m + 2^{-1} \left( X_Lm \right) \right) \right) \right) \end{aligned} \quad (2.40)$$

ต่อไปพิจารณาส่วนเติมเต็มสองของ  $2^{-1}U$  โดย

$$\bar{U} = U_0 \cdot U_1 \cdot U_2 \cdot \dots \cdot U_M$$

สำหรับ  $U \geq 0$  (หรือ  $U_0 = 0$ ) จะได้ส่วนเติมเต็มสองของ  $(2^{-1}U) = 2^{-1}\bar{U}$

สำหรับ  $U < 0$  (หรือ  $U_0 = 1$ )

$$\text{จะได้ส่วนเติมเต็มสองของ} \left( 2^{-1}U \right) = 2 - |2^{-1}U| = 1 + 2^{-1}(2 - |U|) = 1 + 2^{-1}\bar{U}$$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเติมเต็มสองของ} \left( 2^{-1}U \right) = \begin{cases} 2^{-1}\bar{U} & ; U_0 = 0 \\ 1 + 2^{-1}\bar{U} & ; U_0 = 1 \end{cases} \quad (2.41)$$

สมการที่ 2.41 นี้ แสดงให้เห็นได้ว่า ส่วนเติมเต็มสองของ  $(2^{-1}U)$  เป็นการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเติมเต็มสองของ} \left( 2^{-1}U \right) = 2^{-1}\bar{U} \quad (2.42)$$

โดย  $2^{-1}U$  แสดงถึงการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต แบบเลขส่วนเติมเต็มสอง ซึ่งสัญลักษณ์  $2_2^{-1}$  (ซึ่งโดยทั่วไปนิยมเขียนเป็น  $2^{-1}$ ) เป็นการแสดงว่าในกรณีที่  $\bar{U}$  เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่  $\bar{U}$  เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก  $1 + 2^{-1}\bar{U}$ ) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนบิตข้อมูล

จากนั้นพิจารณาสมการที่ 2.40 และสมการที่ 2.41 จะได้ว่า

$$\begin{aligned} \bar{Y} &= \left( -X_0\bar{m} + 2^{-1}x_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \right) \\ &= \left( -X_0\bar{m} + 2^{-1} \left( X_1\bar{m} + \dots + 2^{-1} \left( X_{L-1}\bar{m} + 2^{-1} \left( X_L\bar{m} \right) \right) \right) \right) \end{aligned} \quad (2.43)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากสมการที่ 2.43 จะเห็นได้ว่าผลคูณจากสมการที่ 2.38 สามารถหาได้โดยใช้หลักการเลื่อนและบวก (Shift and Add) โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเต็มเต็มสอง สามารถหาได้ตามขั้นตอนดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
2. บวก  $X_L \bar{m}$  กับค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า  $X_{L-1}, \dots, X_1$
5. ลบค่า  $X_0 \bar{m}$  ออกจากค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเต็มเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริทึมนี้

$Y = X_m = 0.8125(-0.390625)$  โดยสมมติให้ใช้แอสคิวเมเตอร์รีจิสเตอร์ขนาด 12 บิต

$$m = -0.390625$$

$$\bar{m} = 2 - |m|$$

$$= 2 - 0.390625$$

$$= 1.609375$$

$$\therefore \bar{m} = 1.100111$$

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.4 แสดงขั้นตอนการคูณเลขส่วนเต็มเต็มสอง

การดำเนินการ	ข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
ACC + $X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
ACC + $X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
ACC + $X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
ACC + $X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
ACC - $X_0 \bar{m}$	1.101 0111 0110


เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\therefore \bar{Y} = 1.101\ 0111\ 0110 = Y_0 \cdot Y_1 \cdot Y_2 \cdot \dots \cdot Y_{11}$$

จะได้

$$\begin{aligned} \bar{Y} &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\ &= -1 + (2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}) \\ &= -0.3173828125 \end{aligned}$$

จากอัลกอริทึมดังกล่าวสามารถออกแบบการทำงานและสร้างวงจรแสดงได้ดังรูปที่ 2.12



รูปที่ 2.12 แสดงการคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้เลขคณิตกระจาย

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเต็มเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level) พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N X_i m_i \quad (2.44)$$

โดย  $m_i$  เป็นค่าสัมประสิทธิ์ซึ่งมีค่าคงที่

$X_i$  เป็นข้อมูลอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้า  $X_i$  แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย  $|X_i| < 1$  สามารถแสดง  $X_i$  แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \quad (2.45)$$

โดย  $X_{ij}$  = บิตต่างๆของข้อมูล  $x_i$  มีค่าเป็น 0 หรือ 1

$X_{i0}$  = บิตแสดงเครื่องหมาย

$X_{iL}$  = บิตที่มีนัยสำคัญต่ำสุด (LSB)

$L+1$  = จำนวนบิตที่แทนข้อมูลอินพุท

แทนค่า  $X_i$  ในสมการที่ 2.45 ลงในสมการที่ 2.44 จะได้

$$Y = \sum_{i=0}^N m_i \left[ -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.46)$$

เมื่อจัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.47)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00}m_0 + X_{10}m_1 + X_{20}m_2 + \dots + X_{N0}m_N) \\ &\quad + 2^{-1}(X_{01}m_0 + X_{11}m_1 + X_{21}m_2 + \dots + X_{N1}m_N) \\ &\quad + 2^{-2}(X_{02}m_0 + X_{12}m_1 + X_{22}m_2 + \dots + X_{N2}m_N) \\ &\quad + \dots + 2^{-L}(X_{0L}m_0 + X_{1L}m_1 + X_{2L}m_2 + \dots + X_{NL}m_N) \end{aligned} \quad (2.48)$$

สมการที่ 2.48 นี้ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุทในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ 2.48 กับสมการที่ 2.43 จะเห็นว่า การคำนวณหาค่า  $Y$  ก็ใช้เลขคณิตกระจายนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุทไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เก็บไว้ในตารางเปิดดู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุตเป็นแอดเดรสของหน่วยความจำ เพื่อนำค่าในตารางเปิดดูมาผ่านขั้นตอนการคำนวณตามบุทอัลกอริทึม ซึ่งค่าในตารางเปิดดู สามารถแสดง ได้ดังนี้


ตารางที่ 2.5 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนด โดยข้อมูลอินพุต

Bit pattern ของข้อมูลอินพุต					ผลคูณย่อยที่เก็บไว้ในตารางเปิดดู
$X_{Nj}$	.....	$X_{2j}$	$X_{1j}$	$X_{0j}$	
0	.....	0	0	0	0
0	.....	0	0	1	$m_0$
0	.....	0	1	0	$m_1$
0	.....	0	1	1	$m_1 + m_0$
0	.....	1	0	0	$m_2$
0	.....	1	0	1	$m_2 + m_0$
0	.....	1	1	0	$m_2 + m_1$
0	.....	1	1	1	$m_2 + m_1 + m_0$
1	.....	1	1	1	$m_N + m_{N+1} + \dots + m_2 + m_1 + m_0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 การประยุกต์ใช้งาน DA (Distributed Arithmetic) กับ CORDIC Algorithm

เนื่องจากการแปลงแบบ DCT เป็นเทคนิคที่นิยมใช้กันมากในปัจจุบันทั้งยังถูกนำมาใช้เป็นมาตรฐานในการบีบอัดสัญญาณภาพและวีดีโอแบบดิจิทัลอย่างหลากหลาย ในโครงสร้างหลายๆแบบของ DCT โครงสร้างอีกแบบหนึ่งที่นิยมใช้กันก็คือการใช้งานบนโครงสร้างของ DA ซึ่งคุณสมบัติของ DA นี้จะทำงานอยู่ในรูปแบบของผลบวกของผลคูณ (Sum of Products) โดยไม่ใช้การคูณโดยตรงในการประมวลผลของข้อมูล ซึ่งแนวความคิดนี้เหมาะสมกับรูปแบบการคำนวณของ DCT เช่นดังตัวอย่างของการนำโครงสร้าง DA ไปใช้กับ IDCT แบบหนึ่งมิติดังรูปที่ 2.13



รูปที่ 2.13 แสดงโครงสร้าง IDCT แบบหนึ่งมิติที่นำ DA ไปใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.13 แสดงในข้างต้นจะมี 3 องค์ประกอบที่จะเป็นตัวจำกัดความเร็วในการประมวลผลของ IDCT ในกรณีที่ใช้โครงสร้างของ DA คือเวลาของการเข้าถึงค่าใน ROM ในกรณีที่ ROM มีขนาดใหญ่ความเร็วของ Accumulator และความเร็วของตัว Adder นอกจากนี้เนื่องจาก DA จำเป็นที่จะต้องคำนวณค่าในรูปแบบของบิตอนุกรมและต้องทำการตรวจสอบค่าของบิตเครื่องหมาย (Sign Bit) ด้วย ดังนั้น Accumulator จะได้รับค่าอินพุตไปคำนวณหลังจากที่ชุดของ DA ทำงานเสร็จซึ่งจะเป็นเวลา  $w$  ของรอบสัญญาณนาฬิกา เมื่อ  $w$  คือความกว้างของจำนวนบิตของค่าอินพุตในแต่ละ sample

ในปริยญาณพินธ์นี้ได้นำเอาการทำงานของ DA มาประยุกต์ใช้กับการคำนวณโดยทฤษฎีของ CORDIC Algorithm ซึ่งจะถูกนำไปพิจารณาร่วมกับสมการพื้นฐานของ CORDIC และกำหนดค่าของ ROM ที่ใช้เป็นขนาด 4 word ซึ่งค่าที่กำหนดนี้จะไม่มีความเกี่ยวข้องกับขนาดความกว้างของค่าอินพุตที่ป้อนเข้ามา

ถึงแม้ว่าการนำไปสร้างโดยใช้ CORDIC Algorithm โดยตรงในการคำนวณค่าของ DCT จะดีกว่าเมื่อสร้างแบบใช้ตัวคูณแต่การนำไปสร้างจริงในรูปแบบโครงสร้างของการคำนวณแล้วก็ไม่เหนือไปกว่าการคำนวณโดยใช้ DA ดังนั้นหลักสำคัญก็คือการนำรูปแบบโครงสร้างของ DA มาใช้กับการคำนวณแบบหมุนของ CORDIC Algorithm ซึ่งจะทำได้รูปแบบการคำนวณผลของ CORDIC Algorithm ในโครงสร้างแบบใหม่ขึ้นมาซึ่งสามารถที่จะพิจารณาได้ดังนี้

จากสมการพื้นฐานของ CORDIC Algorithm คือ

$$\begin{aligned}x &= x_i \cos \theta_i - y_i \sin \theta_i \\y &= y_i \cos \theta_i + x_i \sin \theta_i\end{aligned}\quad (2.49)$$

โดยที่  $x$  และ  $y$  เป็นตำแหน่งที่แทนค่าของแต่ละพิกเซลเมื่อแต่ละพิกเซลถูกแทนด้วยจำนวน B บิต ค่าเวกเตอร์ของแต่ละตำแหน่งจะสามารถแสดงเป็นสมการได้ดังนี้

$$\begin{aligned}x &= -x(0) + \sum_{j=1}^{B-1} x(j)2^{-j} \\y &= -y(0) + \sum_{j=1}^{B-1} y(j)2^{-j}\end{aligned}\quad (2.50)$$

เมื่อ  $x(j)$  และ  $y(j)$  แทนค่าที่ตำแหน่งบิตต่างๆของ  $x$  และ  $y$  ทำการนำสมการที่ 2.50 ไปแทนในสมการที่ 2.49 และทำการจัดรูปใหม่ดังนี้


$$\begin{aligned}x &= \left( -x(0) + \sum_{j=1}^{B-1} x(j)2^{-j} \right) \cos \theta - \left( -y(0) + \sum_{j=1}^{B-1} y(j)2^{-j} \right) \sin \theta \\y &= \left( -y(0) + \sum_{j=1}^{B-1} y(j)2^{-j} \right) \cos \theta + \left( -x(0) + \sum_{j=1}^{B-1} x(j)2^{-j} \right) \sin \theta\end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เขียนใหม่ได้เป็น

$$\begin{aligned}
 x &= -(x(0) \cos \theta - y(0) \sin \theta) + \sum_{j=1}^{B-1} (x(j) \cos \theta - y(j) \sin \theta) \cdot 2^{-j} \\
 y &= -(y(0) \cos \theta + x(0) \sin \theta) + \sum_{j=1}^{B-1} (y(j) \cos \theta + x(j) \sin \theta) \cdot 2^{-j}
 \end{aligned}
 \tag{2.51}$$

โดยที่ค่าของ  $x(j)$  และ  $y(j)$  จะเป็นค่าของ 0 หรือ 1 จากสมการที่ 2.51 จะทำให้มีผลของการหาค่าได้ 4 รูปแบบ ซึ่งค่าเหล่านี้เราสามารถที่จะทำการคำนวณและเก็บไว้ใน Look-up Table (หรือ ROM) และสมการที่ 2.51 ซึ่งจะแสดงให้เห็นว่าสามารถสร้างได้จากการคำนวณแบบผลบวกของผลคูณ นั่นก็คือการนำเอา DA มาใช้ได้นั่นเองซึ่งโครงสร้างจะเป็นดังรูปที่ 2.14




รูปที่ 2.14 แสดงโครงสร้างที่นำ DA ไปใช้กับ CORDIC Algorithm

## 2.7 การสื่อสารข้อมูล

### 2.7.1 การสื่อสารข้อมูลแบบขนาน (Parallel Communication)


การสื่อสารข้อมูลแบบขนาน คือ การสื่อสารแบบที่ส่งข้อมูลพร้อม ๆ กัน  $n$  บิต ผ่านสายสัญญาณ  $n$  เส้น สามารถแสดงรูปแบบการสื่อสารข้อมูลแบบขนานได้ดังรูปที่ 2.15



รูปที่ 2.15 แสดงบล็อกไดอะแกรมรูปแบบการสื่อสารข้อมูลแบบขนาน

### 2.7.2 การสื่อสารข้อมูลแบบอนุกรม (Serial Communication)

การสื่อสารข้อมูลแบบอนุกรม คือ การสื่อสารแบบที่ส่งข้อมูลที่ละบิต ผ่านสายสัญญาณเส้นเดียวจนครบจำนวนข้อมูลที่ต้องการ โดยเฟรมของการสื่อสารข้อมูลแบบอนุกรมประกอบด้วย สตาร์ทบิต (Start bit) สตอปบิต (Stop bit) ข้อมูล (Data bit) สามารถแสดงรูปแบบการสื่อสารข้อมูลแบบอนุกรมได้ดังรูปที่ 2.16



รูปที่ 2.16 แสดงบล็อกไดอะแกรมรูปแบบการสื่อสารแบบอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราบอดเรต (Baud Rate) ในการสื่อสาร คือ ความเร็วในการรับ-ส่งข้อมูลแบบอนุกรมมีหน่วยเป็นบิตต่อวินาที (bit/sec) ซึ่งจะบอกถึงจำนวนบิตที่รับ-ส่ง ในเวลา 1 วินาที เช่น ส่งข้อมูลด้วยอัตรา 9600 บิตต่อวินาที หมายถึง เวลา 1 วินาที รับ-ส่งข้อมูลได้ 9600 บิต รวมทั้งบิตข้อมูล(Data bit) สตาร์ทบิต (Start bit) สตอปบิต(Stop bit) ด้วย


### 2.7.2.1 การอินเตอร์เฟสตามมาตรฐาน RS-232

มาตรฐาน RS-232 เป็นมาตรฐานที่ได้รับการพัฒนามานานและถูกใช้งานอย่างแพร่หลาย เราใช้ RS-232 เชื่อมต่อ DTE(Data Terminal Equipment) เช่น คอมพิวเตอร์หรือเทอร์มินัล (Terminal) เป็นต้น เข้ากับ DCE(Data Communication Equipment) เช่น โมเด็ม(Modem) ทีเอ อะแดปเตอร์(TA adapter) พล็อตเตอร์(Plotter) เป็นต้น ตัวอย่างการเชื่อมต่อเช่น การต่อเทอร์มินัลเข้ากับโมเด็ม

มาตรฐาน RS-232 จะใช้สัญญาณเส้นเดียวในการส่งสัญญาณ โดยสัญญาณจะส่งไปในทิศทางเดียวกัน สำหรับการแทนค่าแรงดันในการส่งสัญญาณเป็นดังนี้

- สัญญาณของลอจิก “1” แทนด้วยระดับแรงดันไฟฟ้าระหว่าง -3 ถึง -25 โวลต์
- สัญญาณของลอจิก “0” แทนด้วยระดับแรงดันไฟฟ้า ระหว่าง 3 ถึง 25 โวลต์
- ส่วนแรงดันไฟฟ้าระหว่าง 3 ถึง -3 โวลต์ ไม่มีการนิยาม

การเชื่อมต่อกับพอร์ตสื่อสารของคอมพิวเตอร์ส่วนบุคคลจะเลือกใช้พอร์ตสื่อสารแบบอนุกรม 9 ขว (DB-9) ซึ่งสามารถทำการส่งสัญญาณข้อมูลได้ตามมาตรฐาน RS-232 โดยลักษณะของคอนเน็คเตอร์แบบ DB-9 สามารถแสดง ได้ดังรูปที่ 2.17 และการเชื่อมต่อของพอร์ตสื่อสารสำหรับคอนเน็คเตอร์แบบ DB-9 สามารถแสดง ได้ดังตารางที่ 2.6



รูปที่ 2.17 แสดงลักษณะของคอนเน็คเตอร์แบบ DB-9

ตารางที่ 2.6 แสดงขาสัญญาณของพอร์ตสื่อสารอนุกรมแบบ DB-9


ตำแหน่งขาของ DB-9	สัญญาณ
1	Data Carrier Detect : DCD
2	Received Data : RxD
3	Transmitted Data : TxD
4	Data Terminal Ready : DTR
5	Signal Ground : GND
6	Data Set Ready : DSR
7	Request To Send : RST
8	Clear To Send : CTS
9	Ring Indicator : RI

เปรียบเทียบข้อดีข้อเสียของการสื่อสารข้อมูลแบบอนุกรมและแบบขนาน

- การสื่อสารข้อมูลแบบอนุกรมสามารถสื่อสารได้ระยะทางที่ไกลกว่า
- การสื่อสารข้อมูลแบบอนุกรมใช้สายสัญญาณที่ประหยัดกว่า
- การสื่อสารข้อมูลแบบขนานสามารถสื่อสารข้อมูลได้ที่ละหลายๆ และรวดเร็วกว่า

#### 2.7.2.2 นันโมเด็ม (Null Modems)

นันโมเด็ม(Null Modems) เป็นการเชื่อมต่อระหว่าง DTE (Data Terminal Equipment) เข้าด้วยกัน ซึ่งสามารถแสดงการเชื่อมต่อแบบนัน โมเด็ม ได้ดังรูปที่ 2.18




รูปที่ 2.18 แสดงขั้วต่อโคแอกเซอร์การเชื่อมต่อแบบนัน โมเด็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.7.2.3 การเชื่อมต่อระหว่าง DB-9 กับ FPGA

ปริญญาโทฉบับนี้ได้ใช้บอร์ด FPGA สปรอต 3 สตาร์เตอร์ คิท (Spartan-3 Starter Kit board) การเชื่อมต่อระหว่างคอนเน็คเตอร์แบบ DB-9 และ บอร์ด FPGA จะต้องผ่าน MAX3232 ก่อนเพื่อปรับแรงดันที่รับมาได้จากพอร์ต RS232 ให้เหมาะสมกับระดับแรงดันภายในบอร์ด ซึ่งสามารถแสดงการเชื่อมต่อระหว่างคอนเน็คเตอร์แบบ DB-9 และ บอร์ด FPGA โดยผ่าน MAX3232 ได้ดังรูปที่ 2.19



รูปที่ 2.19 แสดงการเชื่อมต่อระหว่างคอนเน็คเตอร์แบบ DB-9 และ บอร์ด FPGA โดยผ่าน MAX3232

## 2.8 ภาษาวีเอชดีแอล

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบ มาใช้ในกระบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้น อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ เอชดีแอล (HDL: Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่องเพื่อช่วยในการปรับจูนกระบวนการออกแบบระบบดิจิทัลให้เป็นไปอย่างมีประสิทธิภาพ

### 2.8.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล

วีเอชดีแอล ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC: Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงาน ในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบด้วยเหตุผลนี้จึงทำให้ภาษาวีเอชดีแอล เป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้างวงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจรอย่างสังเขป โดยไม่คำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริงนอกจากนี้ วีเอชดีแอล ยังเป็นภาษาที่สนับสนุนลักษณะต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น วีเอชดีแอล จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจร หรือฮาร์ดแวร์ สามารถสรุปได้ดังนี้


- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้ง มนุษย์ และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
  - สามารถนำไปใช้เขียนเอกสาร ประกอบ โครงการได้
  - ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร
- ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า ภาษาโปรแกรมระดับสูง

### 2.8.2 การออกแบบระบบดิจิทัล

ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำเนิดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้จะต้องผ่านขั้นตอนต่าง ๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป


รูปที่ 2.20 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบ แล้วทำการพัฒนาให้สามารถนำไปใช้ได้อย่างสมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบหรือรหัสคำสั่งเทียม (Pseudo code) ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 แสดงขั้นตอนการออกแบบระบบดิจิทัล

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะกำหนดส่วนประกอบของรีจิสเตอร์และวงจรลอจิกที่จำเป็นทั้งหมด เพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) กระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังรูปที่ 2.21



รูปที่ 2.21 การออกแบบระบบเส้นทางข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอนถัดมาเป็นการออกแบบวงจรลอจิกซึ่งจะเกี่ยวข้องกับการนำเกทดิจิทัลพื้นฐาน และ ฟลิปฟลอป (Flip – Flop) มาประกอบเป็นอุปกรณ์ย่อยต่าง ๆ เช่นรีจิสเตอร์เก็บข้อมูล บัสวงจรถอยิก และ ส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของการโยงใยระหว่างเกทและฟลิปฟลอปนั่นเอง

การออกแบบในขั้นตอนถัดไปเป็นการเปลี่ยนเครือข่ายการโยงใยที่ได้จากขั้นตอนที่แล้ว ให้เป็นลำดับของทรานซิสเตอร์ (Transistor List) และ โครงงาน (Layout) ซึ่งขั้นตอนนี้จะเกี่ยวข้องกันโดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อแทนเกทและฟลิปฟลอปต่าง ๆ

และในขั้นตอนสุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการเจ็ที่โรงงานเพื่อผลิตออกมาเป็นวงจรรวมในที่สุด

### 2.8.3 การออกแบบจากบนลงล่าง (Top-Down Design)

ในการพัฒนางจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมอง การออกแบบให้อยู่ในรูปของ บล็อกไดอะแกรมก่อนที่จะทำวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษา วิเศษดีแอลนั้นอนุญาตให้อธิบายและวิเคราะห์การทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงาน จากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการนอกจากนี้ยังสามารถเพิ่มเติมในรายละเอียดในแต่ละ ขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่างนั่นเอง ถ้าทดลองเปรียบเทียบกับการออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่า การออกแบบจากล่างขึ้นบนจะใช้เวลาการ ออกแบบมากกว่า 90% เนื่องจากการวางวงจรถ้วยอุปกรณ์ต่างๆ (Schematic Capture) ที่ประกอบกัน เข้าเป็นวงจรที่ต้องการออกแบบก่อน แล้วจึงทำการจำลองการทำงาน และตรวจสอบความถูกต้อง วิเศษดี แอล กับหลักการออกแบบจากบนลงล่างจึงเป็นทางออกให้กับวิศวกรให้สามารถ ออกแบบและพัฒนา วงจรที่มีความซับซ้อนได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย



รูปที่ 2.22 แสดงขั้นตอนการออกแบบจากบนลงล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.22 แสดงถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย เนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอน การออกแบบจากบนลงล่างในแต่ละขั้นตอนมีดังนี้

1) ความต้องการของระบบและการวิเคราะห์ คือ การสร้างข้อกำหนดของความต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา

2) รูปแบบและการจำลองการทำงาน คือ การเขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษา วีเอชดีแอล หรือ ภาษา เอชดีแอล อื่นๆ สำหรับใช้ในการบรรยายพฤติกรรมการทำงาน พร้อมทั้งทำการจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด

3) ลอจิกและการทดสอบการสังเคราะห์ คือ หลังจากที่ได้หลักการขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้วหลักการนี้จะถูกเพิ่มเติมรายละเอียดลงมาเป็นลำดับขั้นที่สอง จนกระทั่งอยู่ในระดับที่จะนำไปผลิตวงจรจริง หรือทำการสังเคราะห์ในขั้นตอนนี้เองเทคโนโลยีที่จะมารองรับวงจรออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะทำการสังเคราะห์วงจรที่ได้จากรูปแบบที่จะเขียนขึ้นให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกต และการเชื่อมต่อระหว่างกันของอุปกรณ์เหล่านั้นหรือไม่ก็อยู่ในรูปของโครงข่ายการเชื่อมต่อ ที่สามารถนำไปผลิตอุปกรณ์อื่นได้

4) การตรวจสอบเวลาก่อนการออกแบบ คือ หลังจากได้ทำการสังเคราะห์วงจรให้อยู่ในระดับเกต หรือ โครงข่ายการเชื่อมต่อแล้ว ข้อมูลนี้จะถูกนำไปใช้สำหรับการจำลองการทำงานในเรื่องความถูกต้องของฟังก์ชันพร้อมก็นำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาใช้ในการประกอบในการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ ทางอิเล็กทรอนิกส์ทุกชิ้นจะต้องมีเวลาหน่วงของการแพร่กระจาย (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็น เวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกตของฟังก์ชันต่างๆ จำนวน 10,000 เกต ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวมทั้งหมดผลพลาดไป หรือไม่สามารถที่จะทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้

5) การออกแบบทางกายภาพและการวิเคราะห์ คือ ขั้นตอนในการผลิตเป็นวงจรจริง (Technology and device mapping) โดยจะนำข้อมูลที่ได้จากการสังเคราะห์ มาใช้ในการผลิตเป็นวงจรรวม ซึ่งอาจจะอยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่ในรูปของวงจรรวมเอซิก (ASIC)

6) การตรวจสอบเวลาหลังการออกแบบ คือ การทำการตรวจสอบการทำงานด้วยตัวแปรทางด้านเวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบดิจิทัล เนื่องจากในขั้นตอนนี้ วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุดต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7) การตรวจสอบระบบ คือ การนำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของผลิตภัณฑ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.9 เอฟพีจีเอ

เทคโนโลยีความก้าวหน้าของอุตสาหกรรมอิเล็กทรอนิกส์ในปัจจุบัน ทำให้เกิดการพัฒนาศักยภาพของอุปกรณ์ต่างๆ ซึ่งทำให้ลดค่าใช้จ่ายต่างๆ ได้มาก ในขณะที่เดียวกันก็มีการเพิ่มประสิทธิภาพและระดับความเชื่อถือได้ของวงจรรวมที่สูงขึ้นเห็นได้ชัดจากเทคโนโลยีไมโครโพรเซสเซอร์ และหน่วยความจำปัจจุบัน ทุกๆครั้งที่มีการพัฒนาขึ้นทำให้เกิดช่องว่างระหว่างวงจรรวมและไอซีมาตรฐานมากขึ้น นักออกแบบอุปกรณ์ทางด้านดิจิทัล ได้พิจารณาถึงการผลิตให้มีขนาดมากขึ้นและการผลิตวงจรรวมเอซิก (ASIC: Application Specific Integrated Circuit) ซึ่งวงจรรวมจะแบ่งตามสร้างออกเป็น 2 กลุ่ม คือ ฟিলด์โปรแกรมเมเบิล (Field programmable) และ แมสโปรแกรมเมเบิล (Mask programmable) ดังแสดงในรูปที่ 2.23



### 2.9.1 การออกแบบวงจรเชิงเลขด้วยชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอ เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรที่ได้ออกแบบลงไปเพื่อให้ชิพอุปกรณ์ เอฟพีจีเอ มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำชิพอุปกรณ์ ซึ่งเป็นวิธีการออกแบบไอซี (IC : Integrated Circuit) แบบ เซมิคัสตัม (Semi custom) อีกวิธีหนึ่ง เมื่อเทียบกับการทำเอซิกแล้วนั้น ก็มีทั้งข้อดีและข้อเสีย คือ การทำชิพอุปกรณ์เอฟพีจีเอ จะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายในชิพอุปกรณ์เอฟพีจีเอ จะมีจำนวนเกต (gate) ให้ใช้จำนวนจำกัด และการทำชิพอุปกรณ์เอฟพีจีเอ ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำชิพอุปกรณ์ก็คือระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลด (download) นั้น น้อยกว่าการทำเอซิก มากและการตรวจสอบหรือแก้ไขการออกแบบที่ทำได้สะดวก

การทำชิพอุปกรณ์เอฟพีจีเอ ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้ก็เนื่องจากทางบริษัทผู้ผลิตชิพอุปกรณ์เอฟพีจีเอ ได้เพิ่มความสามารถของชิพอุปกรณ์เอฟพีจีเอ โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ พีพีอาร์ (PPR: Partitioning Placement and Routing) สำหรับอุปกรณ์นั้น ๆ ด้วย

สำหรับตัวชิพอุปกรณ์เอฟพีจีเอ นั้นมีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการ โปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนั้นชิพอุปกรณ์เอฟพีจีเอ ของแต่ละผู้ผลิต ก็มีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นชิพอุปกรณ์เอฟพีจีเอ สามารถนำไปประยุกต์ใช้งานได้ เช่น การประมวลผลสัญญาณเชิงเลข (DSP: Digital Signal Processing) การออกแบบไมโครคอนโทรลเลอร์ เป็นต้น


### 2.9.2 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว

1. ผู้ออกแบบไม่จำเป็นต้องทราบถึงโครงสร้างภายในของตัวชิพเพียงแต่มีความรู้เกี่ยวกับขั้นตอนการออกแบบลอจิกก็เพียงพอแล้ว ต่างกับการใช้ไมโครโปรเซสเซอร์ซึ่งจำเป็นต้องศึกษาโครงสร้างภายในรวมถึงภาษาแอสเซมบลี (Assembly) ของไมโครโปรเซสเซอร์ตัวนั้นด้วย
2. มีการออกแบบโดยใช้ภาษาในการอธิบายการทำงานของวงจรหรือเอชดีแอล เป็นเครื่องมือในการออกแบบ ซึ่งเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้รวดเร็ว และไม่จำเป็นต้องทราบถึงลักษณะของวงจรที่ต้องการว่าจะเชื่อมต่อกันอย่างไร เพียงแต่กำหนดลักษณะการทำงานให้มันจากนั้นตัวซอฟต์แวร์จะทำการสังเคราะห์ให้ทั้งหมด นอกจากนี้ภาษาที่ใช้ยังเป็นมาตรฐานเดียวกันสามารถใช้ได้กับชิพทุกตัวและทุกบริษัท
3. การโปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน เพียงแค่ส่งข้อมูลผ่านสายควาน์โหลดทางพอร์ตของคอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพขณะที่อยู่ในระบบได้โดยไม่จำเป็นต้องถอดมาโปรแกรมข้างนอก และที่สำคัญสามารถโปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยไม่ต้องเสียค่าใช้จ่ายเพิ่มแต่อย่างใด

### บทที่ 3

#### การคำนวณและการสร้าง

ปัญญานิพนธ์นี้จะทำการลดขนาดของข้อมูลรูปภาพโดยใช้การแปลงคิสกริตโคซายน์แบบ 2 มิติ ด้วยวิธีการแยกเป็นการแปลงคิสกริตโคซายน์ 1 มิติ จำนวน 2 ครั้ง สามารถแสดงขั้นตอนของการลดขนาด ข้อมูลภาพด้วยการแปลงคิสกริตโคซายน์เป็นบล็อกไดอะแกรมได้ดังรูปที่ 3.1




รูปที่ 3.1 แสดงการแปลงคิสกริตโคซายน์แบบ 2 มิติ โดยแยกเป็น การแปลงคิสกริตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง

#### 3.1 ส่วนของการสร้างสัญญาณนาฬิกาของระบบและสัญญาณนาฬิกาของความถี่บอดเรต (Baud Rate)

สัญญาณนาฬิกาสามารถแบ่งได้เป็น 2 ส่วน คือ สัญญาณนาฬิกาของระบบ และสัญญาณนาฬิกาของความถี่บอดเรต (Baud Rate) สัญญาณนาฬิกาของระบบผลิตมาจากออสซิลเลเตอร์ (Oscillator) บนบอร์ด FPGA ความถี่ 25 MHz แต่สัญญาณนาฬิกาที่ใช้สำหรับการสื่อสารข้อมูลทางพอร์ตอนุกรมนั้นต้องใช้สัญญาณนาฬิกาตามความถี่บอดเรต เช่น 4800 9600 19200 แซมเปิลต่อวินาที เป็นต้น ซึ่งสามารถสร้างมาจากการนำสัญญาณนาฬิกาของระบบมาผ่านวงจรหารด้วยค่าที่เหมาะสม ดังนั้นเพื่อความสะดวกและความถูกต้องของความถี่บอดเรต จึงต้องหาสัญญาณนาฬิกาของระบบที่สามารถหารได้ลงตัวด้วยจำนวนเต็มบวก

ภายในบอร์ด FPGA อุปกรณ์ที่เรียกว่า Digital Clock Managers (DCMs) ทำหน้าที่เป็นตัวคูณและตัวหารสัญญาณนาฬิกาอินพุต หรือเลื่อนเฟส (shift phase) ของสัญญาณเพื่อให้ได้สัญญาณเอาต์พุตตัวใหม่ตามต้องการ สามารถแสดงบล็อกไดอะแกรมของฟังก์ชันต่างๆ ของ DCM ได้ดังรูปที่ 3.2



รูปที่ 3.2 แสดงบล็อกไดอะแกรมของฟังก์ชันต่างๆ ของ DCMs


ในที่นี้ใช้เฉพาะฟังก์ชันของตัวสังเคราะห์ความถี่ดิจิทัล (Digital Frequency Synthesizer : DFS) ที่ทำหน้าที่ หารและคูณความถี่สัญญาณอินพุตเพื่อให้ได้ความถี่ของสัญญาณเอาต์พุตตามต้องการ ในปริยูณานิพนธ์นี้ต้องการความถี่สัญญาณอ้างอิง 24 MHz จึงต้องนำสัญญาณอินพุตจาก ออสซิลเลเตอร์ 25MHz มาผ่านวงจร DCM เพื่อให้ผลิตความถี่ตามต้องการ สามารถแสดงได้ดังรูปที่ 3.3



รูปที่ 3.3 แสดงบล็อกไดอะแกรมของฟังก์ชัน DFS ของ DCMs

ที่สร้างสัญญาณเอาต์พุตความถี่ 24 MHz จากสัญญาณอินพุตความถี่ 25 MHz

เมื่อได้ค่าสัญญาณนาฬิกาของระบบที่ต้องการทางเอาต์พุตของวงจร DCMs แล้วนำสัญญาณดังกล่าวไปผ่านวงจรหารความถี่เพื่อให้ได้สัญญาณนาฬิกาของความถี่บอดเรตที่ต้องการเพื่อใช้สำหรับการสื่อสารข้อมูลทางพอร์ตอนุกรม สามารถแสดงบล็อกไดอะแกรมวงจรหารความถี่บอดเรตได้ดังรูปที่ 3.4




รูปที่ 3.4 แสดงบล็อกไดอะแกรมของวงจรหารความถี่บอดเรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 ส่วนของวงจรหารความถี่ระบบ


เนื่องจากสัญญาณความถี่ที่มาจาก DCMs มีค่าเท่ากับ 24 MHz เพื่อให้กระบวนการทำงานในระบบมีความถูกต้อง แม่นยำและไม่ผิดพลาดจึงต้องหารความถี่ให้ความถี่ของระบบมีค่าเท่ากับ 4 MHz สามารถแสดงบล็อกไดอะแกรมของวงจรหารความถี่ระบบได้ดังรูปที่ 3.5



รูปที่ 3.5 แสดงบล็อกไดอะแกรมของวงจรหารความถี่ระบบ

### 3.3 การแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ด้วยโปรแกรม MATLAB


เมื่อแบ่งข้อมูลรูปภาพขนาด  $N \times N$  ออกเป็นบล็อกเล็ก ๆ ขนาด  $8 \times 8$  แล้วนำค่าข้อมูลตามแถวแต่ละพิกเซลของบล็อก  $8 \times 8$  มาทำการแปลงให้เป็นข้อมูลไบนารีแบบอนุกรม โดยกำหนดเฟรมข้อมูลที่ประกอบด้วย สตาร์ทบิต (Start bit) 1 บิต สตอปบิต (Stop bit) 2 บิต ข้อมูล (Data bit) 8 บิต แล้วส่งเฟรมข้อมูลดังกล่าวออกพอร์ตอนุกรม (Serial port) ไปยังบอร์ด FPGA ด้วยความถี่บอดเรต (Baud Rate) ที่กำหนดไว้ โดยทำการส่งข้อมูลดังกล่าวจนครบทั้ง  $8 \times 8$  พิกเซล สามารถแสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA ได้ดังรูปที่ 3.6



รูปที่ 3.6 แสดงบล็อกไดอะแกรมการแปลงบิตข้อมูลส่งออกพอร์ตอนุกรมไปยังบอร์ด FPGA

### 3.4 การรับข้อมูลจากพอร์ตอนุกรม


ส่วนของการรับข้อมูลจากพอร์ตอนุกรมนั้น ทำหน้าที่ รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมตามความถี่บอดเรต (Baud Rate) ที่กำหนดไว้ มาทำการตัดสตาร์ทบิต (Start bit) และสตอปบิต (Stop bit) แล้วทำการแปลงข้อมูลจากบิตอนุกรมเป็นบิตขนาน เมื่อรับข้อมูลครบ 8 ค่า ก็จะส่งต่อไปให้ส่วนของวงจรถ่ายค่าข้อมูลอินพุตที่ทำงานตามสัญญาณพิกเซลของระบบ สามารถแสดงบล็อกไดอะแกรมการรับข้อมูลจากพอร์ตอนุกรมแล้วแปลงข้อมูลเป็นบิตขนานได้ดังรูปที่ 3.7



รูปที่ 3.7 แสดงบล็อกโคแอมการเปลี่ยนข้อมูลอินพุตจากข้อมูลแบบอนุกรมเป็นข้อมูลแบบขนาน

3.5 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 1 (Latch)


ข้อมูลตามเนวอนที่จะนำไปทำการแปลงดิสคริต โทซายน์เป็นข้อมูลแบบอนุกรม ดังนั้นต้องทำการจัดรูปแบบข้อมูลใหม่ให้อยู่ในรูปขนาน โดยผ่านส่วนของวงจรคงค่าสัญญาณ(Latch) ที่ทำหน้าที่รอข้อมูลจนครบ 8 ค่า แล้วจึงปล่อยข้อมูลทั้ง 8 ค่า ออกไปพร้อมกันในลักษณะขนาน สามารถแสดงบล็อกโคแอมของวงจรคงค่าสัญญาณ ได้ดังรูปที่ 3.8



รูปที่ 3.8 แสดงบล็อกโคแอมของวงจรคงค่าสัญญาณ ส่วนที่ 1

3.6 การออกแบบส่วนการแปลงดิสคริตโทซายน์แบบ 1 มิติ (1D-DCT) ส่วนที่ 1

ส่วนของการแปลงดิสคริต โทซายน์แบบ 1 มิติ เป็นการนำข้อมูลอินพุต 8 ค่า มาผ่านการแปลงดิสคริต โทซายน์ได้เอาท์พุท 8 ค่า ตามหลักการของการแปลงดิสคริต โทซายน์สามารถแสดงบล็อกโคแอมของการแปลงดิสคริต โทซายน์แบบ 1 มิติ ส่วนที่ 1 ได้ดังรูปที่ 3.9



รูปที่ 3.9 แสดงบล็อกโคแอมของการแปลงดิสคริตโทซายน์แบบ 1 มิติ ส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.6.1 การคำนวณหาสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง

สมการการแปลงดิสครีตโคซายน์แบบ I มิติ และค่าสัมประสิทธิ์ของการแปลงดิสครีตโคซายน์ สามารถแสดงได้ดังนี้

$$Y = CX \quad (3.1)$$

$$[C]_{i,j} = \begin{cases} 2\sqrt{\frac{1}{N}} \cos\left(\frac{(2j+1)i\pi}{2N}\right) & i=0, j=0,1,\dots, N-1 \\ 2\sqrt{\frac{2}{N}} \cos\left(\frac{(2j+1)i\pi}{2N}\right) & i=1,2,\dots, N-1, j=0,1,\dots, N-1 \end{cases} \quad (3.2)$$

จากสมการที่ 3.1 และ 3.2 สามารถแสดงสมการให้อยู่ในรูปของเมตริกซ์ได้ดังนี้

$$\begin{bmatrix} y(0) \\ y(1) \\ y(2) \\ y(3) \\ y(4) \\ y(5) \\ y(6) \\ y(7) \end{bmatrix} = \begin{bmatrix} c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 & c_4 \\ c_1 & c_3 & c_5 & c_7 & -c_7 & -c_5 & -c_3 & -c_1 \\ c_2 & c_6 & -c_6 & -c_2 & -c_2 & -c_6 & c_6 & c_2 \\ c_3 & -c_7 & -c_1 & -c_5 & c_5 & c_1 & c_7 & -c_3 \\ c_4 & -c_4 & -c_4 & c_4 & c_4 & -c_4 & -c_4 & c_4 \\ c_5 & -c_1 & c_7 & c_3 & -c_3 & -c_7 & c_1 & -c_5 \\ c_6 & -c_2 & c_2 & -c_6 & -c_6 & c_2 & -c_2 & c_6 \\ c_7 & -c_5 & c_3 & -c_1 & c_1 & -c_3 & c_5 & -c_7 \end{bmatrix} \begin{bmatrix} x(0) \\ x(1) \\ x(2) \\ x(3) \\ x(4) \\ x(5) \\ x(6) \\ x(7) \end{bmatrix} \quad (3.3)$$

จากสมการที่ 3.3 สามารถเขียนให้อยู่ในรูปของผลคูณย่อยแต่ละตัวได้ดังนี้

$$\begin{aligned} y(0) &= c_4x(0) + c_4x(1) + c_4x(2) + c_4x(3) + c_4x(4) + c_4x(5) + c_4x(6) + c_4x(7) \\ y(1) &= c_1x(0) + c_3x(1) + c_5x(2) + c_7x(3) - c_7x(4) - c_5x(5) - c_3x(6) - c_1x(7) \\ y(2) &= c_2x(0) + c_6x(1) - c_6x(2) - c_2x(3) - c_2x(4) - c_6x(5) + c_6x(6) + c_2x(7) \\ y(3) &= c_3x(0) - c_7x(1) - c_1x(2) - c_5x(3) + c_5x(4) + c_1x(5) + c_7x(6) - c_3x(7) \\ y(4) &= c_4x(0) - c_4x(1) - c_4x(2) + c_4x(3) + c_4x(4) - c_4x(5) - c_4x(6) + c_4x(7) \\ y(5) &= c_5x(0) - c_1x(1) + c_7x(2) + c_3x(3) - c_3x(4) - c_7x(5) + c_1x(6) - c_5x(7) \\ y(6) &= c_6x(0) - c_2x(1) + c_2x(2) - c_6x(3) - c_6x(4) + c_2x(5) - c_2x(6) + c_6x(7) \\ y(7) &= c_7x(0) - c_5x(1) + c_3x(2) - c_1x(3) + c_1x(4) - c_3x(5) + c_5x(6) - c_7x(7) \end{aligned} \quad (3.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ 3.4 สามารถทำการจัดรูปใหม่ได้ดังนี้

$$\begin{aligned}
 y(0) &= c_4 [(x(0) + x(7)) + (x(3) + x(4))] + c_4 [(x(1) + x(6)) + (x(2) + x(5))] \\
 y(4) &= c_4 [(x(0) + x(7)) + (x(3) + x(4))] - c_4 [(x(1) + x(6)) + (x(2) + x(5))] \\
 y(2) &= c_2 [(x(0) + x(7)) - (x(3) + x(4))] + c_6 [(x(1) + x(6)) - (x(2) + x(5))] \\
 y(6) &= c_6 [(x(0) + x(7)) - (x(3) + x(4))] - c_2 [(x(1) + x(6)) - (x(2) + x(5))] \\
 y(1) &= [c_1(x(0) - x(7)) + c_7(x(3) - x(4))] + [c_3(x(1) - x(6)) + c_5(x(2) - x(5))] \\
 y(7) &= [c_7(x(0) - x(7)) - c_1(x(3) - x(4))] - [c_5(x(1) - x(6)) - c_3(x(2) - x(5))] \\
 y(3) &= [c_3(x(0) - x(7)) - c_5(x(3) - x(4))] - [c_1(x(2) - x(5)) + c_7(x(1) - x(6))] \\
 y(5) &= [c_5(x(0) - x(7)) + c_3(x(3) - x(4))] + [c_1(x(2) - x(5)) - c_5(x(1) - x(6))]
 \end{aligned} \tag{3.5}$$

โดยกำหนดให้

$$\begin{aligned}
 P_0 &= x(0) + x(7) & M_0 &= x(0) - x(7) \\
 P_1 &= x(1) + x(6) & M_1 &= x(1) - x(6) \\
 P_2 &= x(2) + x(5) & M_2 &= x(2) - x(5) \\
 P_3 &= x(3) + x(4) & M_3 &= x(3) - x(4)
 \end{aligned}$$

จากสมการที่ 3.5 สามารถทำการจัดรูปใหม่ได้ดังนี้

$$\begin{aligned}
 y(0) &= c_4 [P_0 + P_3] + c_4 [P_1 + P_2] \\
 y(4) &= c_4 [P_0 + P_3] - c_4 [P_1 + P_2] \\
 y(2) &= c_2 [P_0 - P_3] + c_6 [P_1 - P_2] \\
 y(6) &= c_6 [P_0 - P_3] - c_2 [P_1 - P_2] \\
 y(1) &= [c_1 M_0 + c_7 M_3] + [c_3 M_1 + c_5 M_2] \\
 y(7) &= [c_7 M_0 - c_1 M_3] - [c_5 M_1 - c_3 M_2] \\
 y(3) &= [c_3 M_0 - c_5 M_3] - [c_1 M_2 + c_7 M_1] \\
 y(5) &= [c_5 M_0 + c_3 M_3] + [c_7 M_2 - c_1 M_1]
 \end{aligned} \tag{3.6}$$

จากสมการที่ 3.4 ต้องใช้ตัวคูณทั้งหมด 64 ตัว  
 ต้องใช้ตัวบวกทั้งหมด 56 ตัว  
 จากสมการที่ 3.6 ต้องใช้ตัวคูณทั้งหมด 24 ตัว  
 ต้องใช้ตัวบวกทั้งหมด 24 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นได้ว่าจากสมการที่ 3.4 มาเป็นสมการที่ 3.6 เป็นวิธีที่สามารถลดจำนวนตัวคูณและจำนวนตัวบวกได้ ซึ่งจะส่งผลกระทบต่อวงจรฮาร์ดแวร์ที่สังเคราะห์ได้อย่างมาก เนื่องจากวงจรฮาร์ดแวร์ของตัวคูณเป็นที่มียุทธศาสตร์ใหญ่ และใช้เกทจำนวนมาก และยังส่งผลกระทบต่อเวลาของวงจรที่จะมีค่ามากขึ้นด้วย ทำให้การทำงานโดยรวมของการแปลงดิคริตโคซายน์ใช้เวลานานขึ้นด้วย

### 3.6.2 โครงสร้างของการแปลงดิคริตโคซายน์ (Discrete Cosine Transform)

การสร้างอุปกรณ์การแปลงดิคริตโคซายน์จะใช้สมการ 3.6 ซึ่งได้ผ่านการจัดรูปแบบมาแล้ว ทำให้มีการใช้จำนวนของตัวคูณน้อยกว่าสมการ 3.4 ที่เป็นสมการพื้นฐานถึง 40 ตัว

#### 3.6.2.1 ส่วนของวงจรบวกและลบ


เป็นบล็อกไดอะแกรมที่แสดงให้เห็นถึงการนำสัญญาณอินพุตที่เข้ามา 2 ทางมาทำการบวกและลบกันได้เป็นเอาต์พุตออกมา 2 ทาง ซึ่งทางหนึ่งจะเป็นการบวกกัน ส่วนอีกทางหนึ่งจะเป็นการลบกันของสัญญาณอินพุต โดยที่สัญญาณอินพุตทั้ง 2 ทาง จะต้องมียุทธศาสตร์ของบิตข้อมูลที่เท่ากัน และได้เอาต์พุตที่มีขนาดของบิตข้อมูลมากกว่าอินพุตอยู่ 1 บิต สามารถแสดงบล็อกไดอะแกรมของการบวกและลบได้ดังรูปที่ 3.10



รูปที่ 3.10 แสดงบล็อกไดอะแกรมที่ใช้ในการบวกและลบ

#### 3.6.2.2 ส่วนของวงจรคูณกับค่าสัมประสิทธิ์ในการแปลงดิคริตโคซายน์

เป็นบล็อกไดอะแกรมที่แสดงถึงการนำสัญญาณอินพุตมาคูณกับค่าสัมประสิทธิ์ที่ทำการลดจำนวนตัวคูณลงแล้ว สามารถแสดงบล็อกไดอะแกรมของการคูณค่าสัมประสิทธิ์ได้ดังรูปที่ 3.11




รูปที่ 3.11 แสดงบล็อกไดอะแกรมของการคูณค่าสัมประสิทธิ์ในการแปลงดิคริตโคซายน์

ส่วนของวงจรคูณค่าอินพุตกับค่าสัมประสิทธิ์ในการแปลงดิคริตโคซายน์ยังสามารถเขียนให้อยู่ในรูปของผลคูณของเมตริกซ์ได้ดังนี้

$$\begin{bmatrix} x_{i+1} \\ y_{i+1} \end{bmatrix} = \begin{bmatrix} a & b \\ b & -a \end{bmatrix} \begin{bmatrix} x_i \\ y_i \end{bmatrix} \quad (3.7)$$

3.6.2.3 โครงสร้างโดยรวมของการแปลงดิคกริตโคซายน์ (Discrete Cosine Transform)



รูปที่ 3.12 โครงสร้างโดยรวมของการแปลงดิคกริตโคซายน์แบบ 1 บิต

3.6.3 การออกแบบที่นำหลักการของ CORDIC Algorithm มาประยุกต์ใช้กับการแปลงดิคกริตโคซายน์

3.6.3.1 การถ่วงน้ำหนักสมการและสัมประสิทธิ์ที่ใช้ในการสร้าง

จากหลักการของ CORDIC Algorithm ซึ่งจะแสดงรูปแบบของสมการพื้นฐาน ได้ดังนี้

$$\begin{aligned} x_{i+1} &= x_i \cos \theta_i - y_i \sin \theta_i \\ y_{i+1} &= x_i \sin \theta_i + y_i \cos \theta_i \end{aligned} \tag{3.8}$$

สามารถแสดงอยู่ในรูปแบบของเมตริกซ์ได้ดังนี้

$$\begin{bmatrix} x_{i+1} \\ y_{i+1} \end{bmatrix} = \begin{bmatrix} \cos \theta_i & -\sin \theta_i \\ \sin \theta_i & \cos \theta_i \end{bmatrix} \begin{bmatrix} x_i \\ y_i \end{bmatrix} \tag{3.9}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าสัมประสิทธิ์สามารถแสดงให้อยู่ในรูปแบบของฟังก์ชันตรีโกณมิติสามารถแสดงได้ดังตารางที่ 3.1

ตารางที่ 3.1 แสดงค่าสัมประสิทธิ์ในรูปแบบของฟังก์ชันตรีโกณมิติ

ค่าสัมประสิทธิ์	ฟังก์ชันโคไซน์ (cosine)	ฟังก์ชันไซน์ (sine)
$c_1$	$\cos\left(\frac{\pi}{16}\right)$	$\sin\left(\frac{7\pi}{16}\right)$
$c_2$	$\cos\left(\frac{2\pi}{16}\right)$	$\sin\left(\frac{6\pi}{16}\right)$
$c_3$	$\cos\left(\frac{3\pi}{16}\right)$	$\sin\left(\frac{5\pi}{16}\right)$
$c_4$	$\cos\left(\frac{4\pi}{16}\right)$	$\sin\left(\frac{4\pi}{16}\right)$
$c_5$	$\cos\left(\frac{5\pi}{16}\right)$	$\sin\left(\frac{3\pi}{16}\right)$
$c_6$	$\cos\left(\frac{6\pi}{16}\right)$	$\sin\left(\frac{2\pi}{16}\right)$
$c_7$	$\cos\left(\frac{7\pi}{16}\right)$	$\sin\left(\frac{\pi}{16}\right)$

จากสมการ 3.6 ทำการแทนค่าของสัมประสิทธิ์ด้วยค่าในตารางที่ 3.1 แล้วจัดให้อยู่ในรูปแบบที่เหมือนกับสมการ 3.8 ที่เป็นสมการพื้นฐานของ CORDIC Algorithm ได้ดังนี้


$$\begin{aligned}
 y(0) &= (P_0 + P_3) \sin\left(\frac{4\pi}{16}\right) + (P_1 + P_2) \cos\left(\frac{4\pi}{16}\right) \\
 y(4) &= (P_0 + P_3) \cos\left(\frac{4\pi}{16}\right) - (P_1 + P_2) \sin\left(\frac{4\pi}{16}\right) \\
 y(2) &= (P_0 - P_3) \sin\left(\frac{6\pi}{16}\right) + (P_1 - P_2) \cos\left(\frac{6\pi}{16}\right) \\
 y(6) &= (P_0 - P_3) \cos\left(\frac{6\pi}{16}\right) - (P_1 - P_2) \sin\left(\frac{4\pi}{16}\right)
 \end{aligned}
 \tag{3.10}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 y(1) &= \left[ M_0 \sin\left(\frac{7\pi}{16}\right) + M_3 \cos\left(\frac{7\pi}{16}\right) \right] + \left[ M_1 \sin\left(\frac{5\pi}{16}\right) + M_2 \cos\left(\frac{5\pi}{16}\right) \right] \\
 y(7) &= \left[ M_0 \cos\left(\frac{7\pi}{16}\right) - M_3 \sin\left(\frac{7\pi}{16}\right) \right] - \left[ M_1 \cos\left(\frac{5\pi}{16}\right) - M_2 \sin\left(\frac{5\pi}{16}\right) \right] \\
 y(3) &= \left[ M_0 \cos\left(\frac{3\pi}{16}\right) - M_3 \sin\left(\frac{3\pi}{16}\right) \right] - \left[ M_1 \sin\left(\frac{\pi}{16}\right) + M_2 \cos\left(\frac{\pi}{16}\right) \right] \\
 y(5) &= \left[ M_0 \sin\left(\frac{3\pi}{16}\right) + M_3 \cos\left(\frac{3\pi}{16}\right) \right] - \left[ M_1 \cos\left(\frac{\pi}{16}\right) - M_2 \cos\left(\frac{\pi}{16}\right) \right]
 \end{aligned}$$

### 3.6.4 โครงสร้างของ CORDIC Algorithm ที่นำไปประยุกต์ใช้ในการแปลงดิสครีตโคซายน์

#### 3.6.4.1 ส่วนของวงจรที่ใช้หลักการของ CORDIC Algorithm



รูปที่ 3.13 (a) บล็อกโคอะแกรมที่ยังไม่ใช้หลักการของ CORDIC Algorithm  
(b) บล็อกโคอะแกรมที่ใช้หลักการของ CORDIC Algorithm

จากรูปที่ 3.13 จะเห็นว่าได้นำเอาหลักการของ CORDIC Algorithm มาใช้แทนวงจรคูณในการแปลงดิสครีตโคซายน์ โดยจะใช้หลักการหมุนจากค่าอินพุตที่เข้ามาด้วยมุม  $\theta$  ( $\text{rot } \theta$ ) ซึ่งมุม  $\theta$  นี้ได้มาจากค่ามุมของสัมประสิทธิ์ในการแปลงดิสครีตโคซายน์ ( $c_k$ ) และในการสร้างจะใช้ทฤษฎีเลขคณิตกระจาย (DA Algorithm) จะได้ดังนี้

$$\begin{aligned}
 x &= -x(0) + \sum_{j=1}^{B-1} x(j)2^{-j} \\
 y &= -y(0) + \sum_{j=1}^{B-1} y(j)2^{-j}
 \end{aligned} \tag{3.11}$$

โดยที่ B คือ จำนวนบิตของข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำสมการ 3.11 แทนลงไปนสมการ 3.8

$$x_{i+1} = \sum_{j=1}^{B-1} (x_i(j) \cos \theta_i - y_i(j) \sin \theta_i) 2^{-j} - (x_i(0) \cos \theta_i - y_i(0) \sin \theta_i)$$

$$y_{i+1} = \sum_{j=1}^{B-1} (y_i(j) \cos \theta_i + x_i(j) \sin \theta_i) 2^{-j} - (y_i(0) \cos \theta_i + x_i(0) \sin \theta_i)$$
(3.12)

จากสมการ 3.12 สามารถเขียนเป็นโครงสร้างได้ดังรูป 3.14



รูปที่ 3.14 โครงสร้างของ CORDIC Algorithm โดยใช้ทฤษฎีเลขคณิตกระจาย

ค่าใน ROM เป็นไปได้ 4 กรณี เก็บใน ROM 4 แอดเดรส เนื่องจากมีค่าอินพุต 2 ตัว คือ  $x_i(j)$  กับ  $y_i(j)$  และค่าของอินพุต แต่ละตัวสามารถเป็นไปได้อีกแค่ 0 กับ 1 เท่านั้น สามารถแสดงค่าของอินพุต 2 ค่า ที่เป็นตัวชี้ค่าภายใน ROM ได้ดังตารางที่ 3.2

ตารางที่ 3.2 แสดงการชี้ค่าภายใน ROM ด้วยอินพุต 2 ค่า

$x_i(j)$	$y_i(j)$	ค่าภายใน ROM
0	0	A
0	1	B
1	0	C
1	1	D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ 3.12 สามารถหาค่าของภายใน ROM (A, B, C, D) ได้ดังนี้

- การคำนวณค่าภายใน ROM ของการหาค่า  $X_{i+1}$  จากสมการที่ 3.12 สามารถหาได้ดังนี้

$$A_x = 0$$

$$B_x = -\sin \theta_i$$

$$C_x = \cos \theta_i$$

$$D_x = \cos \theta_i - \sin \theta_i$$

- การคำนวณค่าภายใน ROM ของการหาค่า  $Y_{i+1}$  จากสมการที่ 3.12 สามารถหาได้ดังนี้

$$A_y = 0$$

$$B_y = \cos \theta_i$$

$$C_y = \sin \theta_i$$


$$D_y = \cos \theta_i + \sin \theta_i$$

ซึ่งจะสามารถแสดงค่าสัมประสิทธิ์ที่ได้จากการคำนวณค่าภายใน ROM ที่ใช้ในการแปลง เป็นเลขฐาน 2 โดยใช้ค่ามุมต่าง ๆ ดังตารางที่ 3.3

ตารางที่ 3.3 แสดงค่าสัมประสิทธิ์ที่ใช้ในการแปลง ที่ค่ามุมต่าง ๆ


ค่ามุม(องศา)		ค่าสัมประสิทธิ์ที่ใช้ในการแปลงเป็นเลขฐาน 2			
		A	B	C	D
11.25	x	0000000000	1111100110	0001111011	00011001001
	y	0000000000	0001111011	00000110001	00100101101
33.75	x	0000000000	11101110010	00011010100	00001000110
	y	0000000000	00011010100	00010001110	00101100011
45	x	0000000000	111010010110	000101101010	00000000000
	y	0000000000	000101101010	000101101010	001011010100
56.25	x	0000000000	11100101011	00010001110	11110111001
	y	0000000000	00010001110	00011010100	00101100011
67.5	x	0000000000	111000100111	000011000011	111011101011
	y	0000000000	000011000011	000111011001	001010011100
78.75	x	0000000000	11100000101	00000110011	11100110111
	y	0000000000	00000110011	00011111011	00100101101

3.6.4.2 โครงสร้างของการแปลงดิคกรีตโคซายน์ที่ใช้หลักการของ CORDIC Algorithm



รูปที่ 3.15 แสดงโครงสร้างการแปลงดิคกรีตโคซายน์แบบ 1 บิต  
ที่ใช้หลักการของ CORDIC Algorithm


เนื่องจากผลลัพธ์ที่ออกมาจากการแปลงดิคกรีตโคซายน์แบบ 1 บิต แต่ละตัวจะผ่านการคำนวณที่ต่างกันจึงทำให้ผลลัพธ์ออกมาไม่พร้อมกัน ดังนั้นต้องนำผลลัพธ์ที่ได้ไปผ่านวงจรรีจิสเตอร์เพื่อให้ได้เอาต์พุตแต่ละตัวออกมาพร้อมๆ กัน สามารถแสดงบล็อกไดอะแกรมของวงจรรีจิสเตอร์ได้ดังรูปที่ 3.16



รูปที่ 3.16 แสดงบล็อกไดอะแกรมของวงจรรีจิสเตอร์

### 3.7 ส่วนการคำนวณและการสร้างของวงจรถรานสโพส (Transpose)


บล็อกทรานสโพสในการแปลงคิสคริต โคชานน์แบบ 2 มิติ ทำหน้าที่นำเอาเอาต์พุตของการแปลงคิสคริต โคชานน์แบบ 1 มิติ ที่ออกมาครั้งละ 8 ค่า (แบบขนาน) มาเก็บค่าในเมตริกซ์จัตุรัสเต็มบล็อกขนาด  $8 \times 8$  แล้วค่อยนำค่าในบล็อกไปทำการแปลงคิสคริต โคชานน์แบบ 1 มิติ อีกครั้ง สามารถแสดงบล็อกไดอะแกรมของทรานสโพส ได้ดังรูปที่ 3.17 ซึ่งวงจรถรานสโพส ประกอบด้วย 2 ส่วน คือ ส่วนของวงจรมัลติเพล็กซ์ (Multiplex) และส่วนของแรม (RAM)



รูปที่ 3.17 แสดงบล็อก ไดอะแกรมการทรานสโพส

#### 3.7.1 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) ในวงจรถรานสโพส

เมื่อได้รับค่าเอาต์พุตจากการแปลงคิสคริต โคชานน์แบบ 1 มิติ ทั้ง 8 ตัวแล้วจึงนำข้อมูลมาเรียงใหม่คือ นำค่าข้อมูลที่ออกมาจากการแปลงคิสคริต โคชานน์แบบ 1 มิติ แต่ละตัวตั้งแต่ (DCT1\_0 - DCT1\_7) มาทำการมัลติเพล็กซ์ (Multiplex) เพื่อให้ได้เอาต์พุตเพียงช่องสัญญาณเดียวผลลัพธ์ของการมัลติเพล็กซ์จะเรียงลำดับของอินพุตตั้งแต่ข้อมูลจาก DCT1\_0, DCT1\_1, ..., DCT1\_7 สามารถแสดงบล็อกไดอะแกรมของมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงคิสคริต โคชานน์แบบ 1 มิติส่วนที่ 1 ดังแสดงในรูปที่ 3.18




รูปที่ 3.18 แสดงบล็อกไดอะแกรมของมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงคิสคริต โคชานน์แบบ 1 มิติ ส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.7.2 ส่วนการคำนวณและการสร้างของวงจรถานสโพลโดยใช้แรม

ในที่นี้นำคุณลักษณะของแรม(RAM) มาใช้งานในเก็บข้อมูลแทนเมตริกซ์ ซึ่งจะนำเอาเอาท์พุทจากวงจรมัลติเพล็กซ์ (Multiplex) มาเก็บค่าในแรมจนเต็มทั้ง 64 แอดเดรส แต่ละแอดเดรสเก็บข้อมูล 10 บิตโดยเก็บข้อมูลตามการอ้างอิงแอดเดรสตามที่ต้องการ เพื่อให้ได้ค่าข้อมูลเอาท์พุทที่ได้เป็นค่าทรานสโพลของบล็อกข้อมูลอินพุทที่รับเข้ามา สามารถแสดงบล็อกไดอะแกรมการทรานสโพลโดยใช้แรมได้ดังรูปที่ 3.19



รูปที่ 3.19 แสดงบล็อกไดอะแกรมการทรานสโพลโดยใช้แรม

- การรับข้อมูลของการทรานสโพลมีขั้นตอนการทำงาน ดังนี้
  - อินพุทชุด 0 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 1 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 1$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 2 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 2$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 3 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 3$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 4 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 4$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 5 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 5$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 6 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 6$  เมื่อ  $n = 0, 1, 2, \dots, 7$
  - อินพุทชุด 7 ที่รับเข้ามาตั้งแต่ DCT1\_0 – DCT1\_7 จะเก็บที่แอดเดรส  $8n + 7$  เมื่อ  $n = 0, 1, 2, \dots, 7$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเก็บข้อมูลจนครบทั้ง 64 ค่า แล้วก็จะนำค่าเอาต์พุตของการทรานสโพส ออกจากแรม โดยเรียงจากแอดเดรสที่ 0 ถึงแอดเดรสที่ 63 แต่จะนำเอาต์พุตออกทีละ 8 ค่า เพื่อนำไปเข้าวงจรคงค่าสัญญาณ และการแปลงดิจิทัลโคไซน์แบบ 1 มิติ ส่วนที่ 2 ต่อไป ซึ่งลักษณะการส่งข้อมูลของการทรานสโพสออก จากแรมแสดงได้ดังต่อไปนี้

- เอาต์พุตชุด 0 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 0 - 7 (Transpose 0)
- เอาต์พุตชุด 1 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 8 - 15 (Transpose 1)
- เอาต์พุตชุด 2 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 16 - 23 (Transpose 2)
- เอาต์พุตชุด 3 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 24 - 31 (Transpose 3)
- เอาต์พุตชุด 4 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 32 - 39 (Transpose 4)
- เอาต์พุตชุด 5 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 40 - 47 (Transpose 5)
- เอาต์พุตชุด 6 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 48 - 55 (Transpose 6)
- เอาต์พุตชุด 7 คือข้อมูลอนุกรม ตั้งแต่แอดเดรสที่ 56 - 63 (Transpose 7)


### 3.7.3 ส่วนของวงจรแรมที่ใช้สร้างจริงบนบอร์ด FPGA

ในส่วนนี้จะเลือกใช้ RAM ที่มี write mode เป็นแบบ write first mode โดยจะมีลักษณะการทำงาน ดังรูปที่ 3.20



รูปที่ 3.20 แสดงการไหลของข้อมูลในระหว่างกระบวนการเขียนข้อมูล

สามารถแสดงลักษณะการทำงานของแรมในโหมด Write-first ได้ดังรูปที่ 3.21




รูปที่ 3.21 แสดงลักษณะการทำงานของ RAM ในโหมด Write first

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปสามารถอธิบายกระบวนการเขียนและอ่านข้อมูลได้ดังนี้ RAM จะทำงานเมื่อมีสัญญาณ Enable อินพุต เป็น 1 และจะมีแอดเดรสเป็นตัวกำหนดตำแหน่งจัดการเก็บข้อมูล ซึ่งเมื่อ WE มีค่าเป็น 1 RAM จะทำหน้าที่เขียนข้อมูล อินพุตลงในแอดเดรสของ RAM ที่ปรากฏ พร้อมกับส่งข้อมูลออกเมื่อ WE มีค่าเป็น 0 จะทำหน้าที่อ่านข้อมูลจากแอดเดรสของ RAM ที่กำหนดไว้

### 3.8 การออกแบบส่วนของวงจรคงค่าสัญญาณ ส่วนที่ 2 (Latch)


นำข้อมูลที่ได้จากวงจรทรานสโพสที่ข้อมูลมีลักษณะเป็นแบบอนุกรมในช่องสัญญาณเดียวมาทำการจัดรูปแบบข้อมูลใหม่ให้อยู่ในรูปแบบขนาน โดยผ่านส่วนของวงจรคงค่าสัญญาณ (Latch) ที่ทำหน้าที่รอข้อมูลจนครบ 8 ค่า (เท่ากับข้อมูลใน Transpose n) แล้วจึงปล่อยข้อมูลทั้ง 8 ค่า ออกไปพร้อมกันในลักษณะแบบขนาน สามารถแสดงบล็อกไดอะแกรมของวงจรคงค่าสัญญาณส่วนที่ 2 ได้ดังแสดงรูปที่ 3.22



รูปที่ 3.22 แสดงบล็อกไดอะแกรมของวงจรคงค่าสัญญาณ ส่วนที่ 2

### 3.9 การออกแบบส่วนการแปลงดิคกริตโคซายน์แบบ 1 มิติ (1D-DCT) ส่วนที่ 2


การแปลงดิคกริตโคซายน์แบบ 1 มิติ ส่วนที่ 2 เป็นการนำข้อมูลเอาท์พุทจากการทรานสโพส และผ่านวงจรคงค่าสัญญาณแล้วเข้ามาเป็นข้อมูลอินพุทของการแปลงดิคกริตโคซายน์แบบ 1 มิติ โดยรับอินพุทมาครั้งละ 8 ค่า และให้เอาท์พุทมาครั้งละ 8 ค่า จนครบทั้ง 64 ค่า (1 บล็อกข้อมูล) เหมือนกับการแปลงในส่วนแรกที่ได้กล่าวมาแล้ว ซึ่งจะได้ผลลัพธ์ของการแปลงดิคกริตโคซายน์แบบ 2 มิติ ของข้อมูล 1 บล็อกขนาด  $8 \times 8$  พิกเซล ตามต้องการ สามารถแสดงบล็อกไดอะแกรมของการแปลงดิคกริตโคซายน์แบบ 1 มิติ ส่วนที่ 2 ได้ดังรูปที่ 3.23



รูปที่ 3.23 แสดงบล็อกไดอะแกรมของการแปลงดิคกริตโคซายน์แบบ 1 มิติ ส่วนที่ 2

### 3.10 ส่วนของการคำนวณและการสร้างของวงจรมัลติเพล็กซ์ (Multiplex) หลังการแปลงดิสครีตโคไซน์แบบ 1 มิติ ส่วนที่ 2


เมื่อได้รับค่าเอาต์พุตจากการแปลงดิสครีตโคไซน์แบบ 1 มิติ ทั้ง 8 ตัวแล้วจึงนำข้อมูลมาเรียงใหม่คือ นำค่าข้อมูลที่ออกมาจากการแปลงดิสครีตโคไซน์แบบ 1 มิติ แต่ละตัวตั้งแต่ (DCT2\_0 – DCT2\_7) มาทำการมัลติเพล็กซ์ (Multiplex) เพื่อให้ได้เอาต์พุตเพียงช่องสัญญาณเดียวผลลัพธ์ของการมัลติเพล็กซ์จะเรียงลำดับของอินพุตตั้งแต่ข้อมูลจาก DCT2\_0, DCT2\_1,..., DCT2\_7 สามารถแสดงบล็อกไดอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงดิสครีตโคไซน์แบบ 2 มิติส่วนที่ 2 ดังแสดงในรูปที่ 3.24



รูปที่ 3.24 แสดงบล็อกไดอะแกรมของการมัลติเพล็กซ์ข้อมูลจากส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ส่วนที่ 2

### 3.11 ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์

ส่วนของการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์ ทำหน้าที่แปลงบิตข้อมูลแบบขนานขนาด 12 บิต ที่ได้จากการแปลงดิสครีตโคไซน์แบบ 1 มิติ ส่วนที่ 2 ให้เป็นบิตข้อมูลแบบอนุกรมโดยแบ่งเป็น 2 เฟรม โดยแต่ละเฟรมข้อมูลประกอบด้วย สตาร์ทบิต (Start bit) 1 บิต สตอปบิต (Stop bit) 2 บิต บิตข้อมูล (Data bit) 6 บิต และแทรกบิต (Insert bit) 2 บิต เพื่อแก้ไขกรณีการส่งบิตข้อมูลที่เป็น 0 ทั้งหมด จะทำการแทรก “01” เข้าไปใน MSB หลังจากนั้นส่งเฟรมข้อมูลดังกล่าวออกพอร์ตอนุกรม (serial port) ไปยังคอมพิวเตอร์ตามความถี่บอดเรต (Baud Rate) สามารถแสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรมจากบอร์ด FPGA ไปยังคอมพิวเตอร์ดังรูปที่ 3.25




รูปที่ 3.25 แสดงบล็อกไดอะแกรมการแปลงข้อมูลส่งออกพอร์ตอนุกรม

จากบอร์ด FPGA ไปยังคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.12 ส่วนของการรับบิตข้อมูลจากบอร์ด FPGA ด้วยโปรแกรม MATLAB ผ่านทางพอร์ตอนุกรม

ส่วนของการรับข้อมูลแบบอนุกรมจากบอร์ดFPGA ด้วยโปรแกรม MATLAB ทำหน้าที่ รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมตามความถี่บอดเรต (Baud Rate) มาทำการตัดสตาร์ทบิต (Start bit) และสตอปบิต (Stop bit) และบิตแทรก (Insert bit) พร้อมทั้งรวมเฟรมบิตข้อมูลที่แยกกันอยู่เพื่อให้ได้ค่าของข้อมูล 1 พิกเซล แล้วนำค่าได้เก็บในบล็อกข้อมูลขนาด 8 × 8 จนครบ สามารถแสดงบล็อกไคอะแกรมการรับบิตข้อมูลผ่านทางพอร์ตอนุกรมได้ดังรูปที่ 3.26



รูปที่ 3.26 แสดงบล็อกไคอะแกรมการรับบิตข้อมูลจากบอร์ด FPGA ผ่านพอร์ตอนุกรม

3.13 ส่วนของการแปลงดิคคริตโคซายน์กลับแบบ 2 มิติ ด้วยโปรแกรม MATLAB

นำบล็อกข้อมูลขนาด 8 × 8 ที่ได้มาทำการแปลงดิคคริต โคซายน์กลับแบบ 2 มิติ ด้วยสมการดังนี้


$$X = C^T Y C \tag{3.13}$$

โดย  $Y$  เป็นเอาท์พุทของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$

$C$  เป็นสัมประสิทธิ์ของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$


$X$  เป็นอินพุทของการทรานสฟอร์ม เป็นเมตริกซ์ขนาด  $8 \times 8$

หลังจากได้บล็อกข้อมูลเดิมขนาด  $8 \times 8$  จากการแปลงดิคคริต โคซายน์กลับแบบ 2 มิติ นำบล็อกข้อมูลที่ได้นำมาเก็บจนได้ข้อมูลรูปภาพเดิมครบขนาด  $N \times N$  สามารถแสดงบล็อกไคอะแกรมของการแปลงดิคคริต โคซายน์กลับแบบ 2 มิติ ได้ดังรูปที่ 3.27



รูปที่ 3.27 แสดงบล็อกไคอะแกรมของการแปลงดิคคริตโคซายน์กลับแบบ 2 มิติ

### 3.14 ส่วนการแสดงผลไฟล์ชาร์ทของการสร้างอุปกรณ์การแปลงดิสครีตโคซายน์ 2 มิติ




รูปที่ 3.28 แสดงไฟล์ชาร์ทของการสร้างอุปกรณ์การแปลงดิสครีตโคซายน์ 2 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

การออกแบบส่วนต่างๆ ของการแปลงดิสครีตโคซายน์ 2 มิติ โดยใช้หลักการของคอร์ติคัลกอริทึม (CORDIC Algorithm) และหลักการการแยกการแปลงดิสครีตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง สามารถทำการเขียนโปรแกรมการทำงานโดยให้แต่ละส่วนทำงานตามที่ได้ออกแบบโดยใช้ภาษา VHDL ทำการคอมไพล์ (Compile) แล้วเขียนโปรแกรมการทำงานจริงลงบนบอร์ด FPGA ส่วนของการสื่อสารข้อมูลทางพอร์ตอนุกรมอาศัยการทำงานและออกแบบโดยใช้โปรแกรม MATLAB การออกแบบและการทดลองได้แบ่งออกเป็น ส่วน ๆ ดังรูปที่ 4.1




รูปที่ 4.1 แสดงการทำงานของ การแปลงดิสครีตโคซายน์แบบ 2 มิติ

- 4.1 ส่วนของการรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม
- 4.2 ส่วนของวงจรค่าสัญญาณชั่วคราวและการแปลงดิสครีตโคซายน์แบบ 1 มิติ ส่วนที่ 1
- 4.3 ส่วนของวงจรทรานสโพส
- 4.4 ส่วนของวงจรค่าสัญญาณชั่วคราวและการแปลงดิสครีตโคซายน์แบบ 1 มิติ ส่วนที่ 2 หลังทำการทรานสโพส
- 4.5 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม
- 4.6 ส่วนของวงจรควบคุมการทำงานของระบบ
- 4.7 ส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด
- 4.8 ส่วนของการประมวลผลการทำงานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1 ส่วนของการรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม


ส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม



รูปที่ 4.2 แสดงส่วนประกอบของวงจรรับข้อมูลจากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรม


4.1.1 ส่วนของวงจร Digital Clock Managers (DCMs)

ส่วนของวงจร Digital Clock Managers (DCMs) ทำหน้าที่สร้างสัญญาณนาฬิกาเอาท์พุทให้มีความถี่ตามที่ต้องการ เพื่อให้สัญญาณนาฬิกาเอาท์พุทที่ได้เป็นสัญญาณนาฬิกาอ้างอิงของระบบ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจร DCMs ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.3



รูปที่ 4.3 แสดงสัญลักษณ์ของวงจร DCMs

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.4



รูปที่ 4.4 แสดงผลการจำลองการทำงานของวงจร DCMs

### 4.1.2 ส่วนของวงจรหารความถี่


#### 4.1.2.1 ส่วนของวงจรหารความถี่บอดเรต

ส่วนของวงจรหารความถี่บอดเรต ทำหน้าที่หารความถี่สัญญาณนาฬิกาจาก DCMs ให้ได้เอาท์พุทเป็นความถี่บอดเรต (Baud Rate) ที่ใช้ในการรับ - ส่งบิตข้อมูลผ่านทางพอร์ตอนุกรม ปริมาณบิตที่รับสัญญาณอินพุทจาก DCMs ความถี่ 24 MHz หาร 1250 ให้ได้ความถี่ 9600 Hz สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรหารความถี่ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.5



รูปที่ 4.5 แสดงสัญลักษณ์ของวงจรหารความถี่บอดเรต


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.6



รูปที่ 4.6 แสดงผลการจำลองการทำงานของวงจรหารความถี่บอดเรต


#### 4.1.2.2 ส่วนของวงจรหารความถี่ของระบบ

ส่วนของวงจรหารความถี่ของระบบ ทำหน้าที่หารความถี่สัญญาณนาฬิกาจาก DCMs ให้ได้เอาต์พุตเป็นความถี่ 4 MHz เพื่อให้อุปกรณ์บนบอร์ด FPGA ไม่ทำงานเร็วเกินไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรหารความถี่ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.7



รูปที่ 4.7 แสดงสัญลักษณ์ของวงจรหารความถี่ของระบบ


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.8



รูปที่ 4.8 แสดงผลการจำลองการทำงานของวงจรหารความถี่ของระบบ


#### 4.1.3 ส่วนของการรับบิตข้อมูลจากพอร์ตอนุกรม (SERIAL\_RX)

ส่วนของการรับข้อมูลจากพอร์ตอนุกรม ทำหน้าที่รับเฟรมบิตของข้อมูลจากพอร์ตอนุกรมมาทำการแปลงข้อมูลจากบิตอนุกรมเป็นบิตขนาน โดยจะทำการแซมปลิง (Sampling) ค่าอินพุตที่รับเข้ามาจากพอร์ตอนุกรมโดยบิตหนึ่งทำการแซมปลิง 10 ค่า จากนั้นนำค่าที่ได้จากการแซมปลิงมาเก็บไว้เพื่อหาค่าความเป็นไปได้ของแต่ละบิตอินพุต เพื่อป้องกันการรับข้อมูลจากพอร์ตอนุกรมผิดพลาด เมื่อรับข้อมูลครบ 8 ค่า ก็จะส่งต่อไปให้ส่วนของวงจรคงค่าสัญญาณ (Latch) ต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรการรับบิตข้อมูลจากพอร์ตอนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.9



รูปที่ 4.9 แสดงสัญลักษณ์ของวงจรการรับบิตข้อมูลจากพอร์ตอนุกรม



จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.10



รูปที่ 4.10 แสดงผลการจำลองการทำงานของวงจรการรับบิตข้อมูลจากพอร์ตอนุกรม


4.1.4 ส่วนของวงจรวันพัลส์ (Onepulse)

ส่วนของวงจรวันพัลส์ ทำหน้าที่เปลี่ยนขนาดความกว้างของพัลส์ (Pulse) อินพุตที่เป็นไปตามความถี่บอดเรต (Baud Rate) เพื่อให้ความกว้างของพัลส์เอาท์พุท เป็นไปตามความกว้างของสัญญาณนาฬิกาในระบบ แล้วส่งสัญญาณต่อให้วงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม (CON\_RX) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรวันพัลส์ (Onepulse) ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.11



รูปที่ 4.11 แสดงสัญลักษณ์ของวงจรวันพัลส์(Onepulse)


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.12



รูปที่ 4.12 แสดงผลการจำลองการทำงานของวงจรวันพัลส์ (Onepulse)


#### 4.1.5 ส่วนของวงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม (CON\_RX)

วงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม ทำหน้าที่สร้างสัญญาณควบคุมเพื่อให้การทำงานของวงจรับบิตพอร์ตอนุกรมมีความถูกต้องเป็นไปตามลำดับขั้น โดยจะส่งสัญญาณทริกไปยังวงจรคงค่าสัญญาณและวงจรควบคุมรวม เมื่อรับค่าข้อมูลได้ครบ 8 ค่า สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมบิตข้อมูลจากพอร์ตอนุกรม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.13



รูปที่ 4.13 แสดงสัญลักษณ์ของวงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.14




รูปที่ 4.14 แสดงผลการจำลองการทำงานของวงจรควบคุมการรับบิตข้อมูลจากพอร์ตอนุกรม

### 4.2 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงดิจิตอลโคชาน์แบบ 1 มิติ ส่วนที่ 1

#### 4.2.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 8 บิต (Latch)


เป็นส่วนของวงจรที่ทำหน้าที่คงค่าข้อมูลอินพุตไว้ชั่วคราว โดยจะทำการรับข้อมูลอินพุตที่ป้อนเข้ามาจนครบไว้ชั่วคราวจนกว่าจะครบ 8 ค่า แต่ละค่า ๆ ละ 8 บิต แล้วทำการส่งค่าทั้ง 8 ค่าที่รับมาได้ออกมาพร้อม ๆ กัน เพื่อส่งค่าไปเป็นอินพุตของส่วนการแปลงดิจิตอลโคชาน์ต่อไป แล้วทำการรับค่าข้อมูลชุดใหม่เข้ามาให้ครบทั้ง 8 ค่าในรอบถัดไป จะทำงานซ้ำแบบนี้จนกระทั่งสัญญาณอินพุตครบ 64 ค่า สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรคงค่าสัญญาณชั่วคราวขนาด 8 บิตได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.15



รูปที่ 4.15 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 8 บิต



จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.18




รูปที่ 4.18 แสดงผลการจำลองการทำงานของวงจรแปลงดิคริตโคชานน์แบบ 1 มิติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ส่วนประกอบของวงจรการแปลงดิคริตโคซายน์แบบ 1 มิติ ส่วนที่ 1 มีดังนี้




รูปที่ 4.19 แสดงส่วนประกอบภายในของวงจรการแปลงดิคริตโคซายน์แบบ 1 มิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.2.2.1 ส่วนของวงจรบวกและลบขนาด 8 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิสครีต โคชายน์แบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 8 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 9 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.20



รูปที่ 4.20 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 8 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.21



รูปที่ 4.21 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 8 บิต

### 4.2.2.2 ส่วนของวงจรบวกและลบขนาด 9 บิต


เป็นส่วนที่อยู่ภายในวงจรการแปลงดิสครีต โคชายน์แบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 9 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 10 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.22



รูปที่ 4.22 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิได้อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.23



รูปที่ 4.23 แสดงผลการจำลองการทำงานของวงจรวกและลบขนาด 9 บิต


#### 4.2.2.3 ส่วนของวงจรวกขนาด 9 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิจิทัล โคชานน์แบบ 1 มิติ ทำหน้าที่บวกข้อมูลขนาด 9 บิต ซึ่งผลจากการบวกข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 10 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.24



รูปที่ 4.24 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.25



รูปที่ 4.25 แสดงผลการจำลองการทำงานของวงจรวกขนาด 9 บิต

#### 4.2.2.4 ส่วนของวงจรวกขนาด 9 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิจิทัล โคชานน์แบบ 1 มิติ ทำหน้าที่ลบข้อมูลขนาด 9 บิต ซึ่งผลจากการลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 10 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.26




รูปที่ 4.26 แสดงสัญลักษณ์ของวงจรวกขนาด 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.31



รูปที่ 4.31 แสดงผลการจำลองการทำงานของวงจรแอนคัลสัญญาณ 2 อินพุต


#### 4.2.2.7 ส่วนของวงจร DA\_CORDIC 1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 78.75 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.32



รูปที่ 4.32 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.33



รูปที่ 4.33 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 1

#### 4.2.2.8 ส่วนของวงจร DA\_CORDIC 2


เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 56.25 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.34



รูปที่ 4.34 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.35



รูปที่ 4.35 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 2


#### 4.2.2.9 ส่วนของวงจร DA\_CORDIC 3

เป็นวงจรที่อยู่ในส่วนของการแปลงดิจิทัลโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 33.75 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.36



รูปที่ 4.36 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 3


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.37



รูปที่ 4.37 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 3


4.2.2.10 ส่วนของวงจร DA\_CORDIC 4

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 9 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 11.25 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.38



รูปที่ 4.38 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 4


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.39



รูปที่ 4.39 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 4


4.2.2.11 ส่วนของวงจร DA\_CORDIC 5

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 10 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 67.5 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.40



รูปที่ 4.40 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 5


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.41



รูปที่ 4.41 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 5


#### 4.2.2.12 ส่วนของวงจร DA\_CORDIC 6

เป็นวงจรที่อยู่ในส่วนของการแปลงคิสดรีตโคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 10 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 45 องศา สามารถเขียน โปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.42



รูปที่ 4.42 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 6

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.43




รูปที่ 4.43 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 6

ซึ่งภายในส่วนของวงจร DA\_CORDIC จะประกอบด้วย ส่วนของวงจรเลื่อนบิต ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสดรีตโคซายน์ของมุมต่างๆ ส่วนของวงจรวกสะสม และส่วนของวงจรวัดมุมการทำงานของวงจร DA\_CORDIC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ส่วนประกอบของวงจร DA\_CORDIC เป็นดังนี้



รูปที่ 4.44 แสดงองค์ประกอบของวงจร DA\_CORDIC


### 4.2.2.13 ส่วนของวงจรเลื่อนบิต 9 บิต

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC I - DA\_CORDIC 4 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 9 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.45



รูปที่ 4.45 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 9 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.46




รูปที่ 4.46 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2.2.14 ส่วนของวงจรเลื่อนบิต 10 บิต

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC 5 – DA\_CORDIC 6 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 10 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.47



รูปที่ 4.47 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 10 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.48



รูปที่ 4.48 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 10 บิต


4.2.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสตรีตโคชาน์ของมุม 11.25 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 11.25 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสตรีตโคชาน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.49



รูปที่ 4.49 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสตรีตโคชาน์ของมุม 11.25 องศา

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.50




รูปที่ 4.50 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ของมุม 11.25 องศา

4.2.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 33.75 องศา


เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 33.75 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์หุ้ปรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.51



รูปที่ 4.51 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ของมุม 33.75 องศา

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.52




รูปที่ 4.52 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ ของมุม 33.75 องศา


#### 4.2.2.17 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ของมุม 45 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 45 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.53



รูปที่ 4.53 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 45 องศา


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.54



รูปที่ 4.54 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 45 องศา


#### 4.2.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ของมุม 56.25 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 56.25 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.55



รูปที่ 4.55 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 56.25 องศา



จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.56



รูปที่ 4.56 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงคิสิกตรีต โคซายน์ ของมุม 56.25 องศา


4.2.2.19 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสิกตรีตโคซายน์ ของมุม 67.5 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 67.5 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงคิสิกตรีต โคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.57



รูปที่ 4.57 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์ การแปลงคิสิกตรีต โคซายน์ของมุม 67.5 องศา


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.58



รูปที่ 4.58 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์ การแปลงคิสิกตรีต โคซายน์ ของมุม 67.5 องศา


#### 4.2.2.20 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ของมม 78.75 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมม 78.75 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.59



รูปที่ 4.59 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมม 78.75 องศา


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.60



รูปที่ 4.60 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมม 78.75 องศา

#### 4.2.2.21 ส่วนของวงจรวกสะสม 9 บิต


เป็นส่วนที่อยู่ในวงจร DA\_CORDIC 1 - DA\_CORDIC 4 โดยรับอินพุตมาจากส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ มาทำการบวกสะสมตามหลักการของโครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรวกสะสมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.61



รูปที่ 4.61 แสดงสัญลักษณ์ของวงจรวกสะสม 9 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.62



รูปที่ 4.62 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 9 บิต


#### 4.2.2.22 ส่วนของวงจรบวกสะสม 10 บิต

เป็นส่วนที่อยู่ในวงจร DA\_CORDIC 5 - DA\_CORDIC 6 โดยรับอินพุตมาจาก ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิครีต โคซายน์ มาทำการบวกสะสมตามหลักการของ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.63



รูปที่ 4.63 แสดงสัญลักษณ์ของวงจรบวกสะสม 10 บิต

จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.64




รูปที่ 4.64 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2.2.23 ส่วนของวงจรควบคุมภายในวงจร DA\_CORDIC 1 - DA\_CORDIC 4

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_CORDIC 1-DA\_CORDIC 4 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_CORDIC 1 - DA\_CORDIC 4 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.65



รูปที่ 4.65 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_CORDIC 1 – DA\_CORDIC 4


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงาน (Simulation) ได้ดังรูปที่ 4.66



รูปที่ 4.66 แสดงการทำงานของการทำงานของวงจรควบคุมภายในวงจร DA\_CORDIC 1 – DA\_CORDIC 4

4.2.2.24 ส่วนของวงจรควบคุมภายในวงจร DA\_CORDIC 5 - DA\_CORDIC 6


เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_CORDIC 5-DA\_CORDIC 6 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_CORDIC 5-DA\_CORDIC 6 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.67



รูปที่ 4.67 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_CORDIC 5 – DA\_CORDIC 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการทำงานของวงจร (Simulation) ได้ดังรูปที่ 4.68



รูปที่ 4.68 แสดงการทำงานของวงจรควบคุมภายในวงจร DA\_CORDIC 5 – DA\_CORDIC 6


4.2.2.25 ส่วนของวงจรรีจิสเตอร์ขนาด 10 บิต (Register)

เป็นวงจรที่อยู่ในส่วนของการแปลงดิจิตอลโคไซน์แบบ 1 บิต ทำหน้าที่เก็บข้อมูลขนาด 10 บิต ที่ได้จากการแปลงดิจิตอลโคไซน์ที่ส่งเอาที่พหุออกมาไม่พร้อมกัน โดยจะทำการเก็บข้อมูลขนาด 10 บิต ให้ครบ 8 ค่า แล้วทำการส่งข้อมูลเอาที่พหุออกไปพร้อม ๆ กันเพื่อเป็นอินพุตของวงจรส่วนต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรรีจิสเตอร์ขนาด 10 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.69



รูปที่ 4.69 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 10 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.70



รูปที่ 4.70 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาค้นคว้าเท่านั้น มิได้อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.2.2.26 ส่วนของวงจรควบคุมการแปลงดิสครีตโคซายน์ ส่วนที่ 1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคซายน์แบบ 1 มิติ ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละวงจร ในส่วนการแปลงดิสครีตโคซายน์เพื่อให้สัญญาณเอาท์พุทที่ได้จากการแปลงดิสครีตโคซายน์มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.71



รูปที่ 4.71 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงดิสครีตโคซายน์


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.72



รูปที่ 4.72 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงดิสครีตโคซายน์

#### 4.3 ส่วนของวงจรทรานสโพส (Transpose)


เป็นส่วนของวงจรที่ทำหน้าที่เปลี่ยนตำแหน่งของข้อมูลขนาด 10 บิต 64 ค่า ที่รับมาจากการแปลงดิสครีตโคซายน์แบบ 1 มิติ เพื่อนำไปเป็นอินพุทของการแปลงดิสครีตโคซายน์แบบ 1 มิติ ในส่วนถัดไป โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรทรานสโพสได้สัญลักษณ์ ดังรูปที่ 4.73



รูปที่ 4.73 แสดงสัญลักษณ์ของวงจรทรานสโพส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมสามารถจำลองการทำงานของวงจรเขียนข้อมูลลงในแรมเพื่อทำการทรานสโพลได้  
 ผังรูปที่ 4.74



รูปที่ 4.74 แสดงการจำลองการทำงานของวงจรทรานสโพลในการเขียนข้อมูลลงในแรม


จากโปรแกรมสามารถจำลองการทำงานของวงจอ่านข้อมูลลงในแรมเพื่อทำการทรานสโพลได้  
 ผังรูปที่ 4.75



รูปที่ 4.75 แสดงการจำลองการทำงานของวงจรทรานสโพลในการอ่านข้อมูลออกจากแรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ส่วนประกอบภายในของวงจรทรานสโพล



รูปที่ 4.76 แสดงส่วนประกอบภายในของวงจรทรานสโพล

### 4.3.1 ส่วนของวงจรมัลติเพล็กซ์


เป็นส่วนที่ทำหน้าที่ในการจัดสรรข้อมูลอินพุตทั้ง 8 ตัว เพื่อให้ส่งออกเอาต์พุตเพียงช่องสัญญาณเดียวโดยที่ทำการแทรกบิตข้อมูลที่ LSB จำนวน 6 บิต เพื่อจะเก็บค่าที่ได้ในแรม สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรมัลติเพล็กซ์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.77



รูปที่ 4.77 แสดงสัญลักษณ์ของวงจรมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.78



รูปที่ 4.78 แสดงผลการจำลองการทำงานของวงจรมัลติเพล็กซ์


### 4.3.2 ส่วนของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล (RAM)

เป็นส่วนที่ทำหน้าที่ในการเก็บข้อมูลอินพุตทั้ง 64 ค่า ที่รับมาจากวงจรมัลติเพล็กซ์มาเก็บในแรมแล้วจะทำการเรียกข้อมูลที่เก็บค่าที่ทรานสโพลออกไปยังส่วนถัดไป โดยอาศัยการควบคุมการทำงานจากวงจรควบคุม โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูลได้ สัญลักษณ์ ดังรูปที่ 4.79



รูปที่ 4.79 แสดงสัญลักษณ์ของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล

จากวงจร RAM ที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.80




รูปที่ 4.80 แสดงผลการจำลองการทำงานของวงจรเก็บค่าข้อมูลและเรียกค่าข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.3.3 ส่วนของการลดจำนวนบิตข้อมูล

ทำหน้าที่ในการลดจำนวนบิตข้อมูลที่แทรกมาจาก 16 บิต ให้เหลือบิตข้อมูล 10 บิต เพื่อนำข้อมูลที่ได้ออกไปทำการแปลงดิคริตโคซายน์แบบ 1 มิติ ส่วนที่ 2 ต่อไป โดยสามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรลดจำนวนบิตข้อมูล ดังรูปที่ 4.81



รูปที่ 4.81 แสดงสัญลักษณ์ของวงจรลดจำนวนบิตข้อมูล

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.82




รูปที่ 4.82 แสดงผลการจำลองการทำงานของวงจรลดจำนวนบิตข้อมูล

## 4.4 ส่วนของวงจรคงค่าสัญญาณชั่วคราวและการแปลงดิคริตโคซายน์แบบ 1 มิติ ส่วนที่ 2 หลังทำการทรานสโพล

### 4.4.1 ส่วนของวงจรคงค่าสัญญาณชั่วคราว 10 บิต (Latch)


เป็นส่วนของวงจรที่เก็บค่าข้อมูลอินพุตไว้ชั่วคราว โดยจะทำการรับข้อมูลอินพุตที่ป้อนเข้ามาเข้ามาเก็บไว้ชั่วคราวจนกว่าจะครบ 8 ค่า แต่ละค่า ๆ ละ 10 บิต แล้วทำการส่งค่าทั้ง 8 ค่าที่รับมาได้ส่งออกมาพร้อม ๆ กัน เพื่อส่งค่าไปเป็นอินพุตของส่วนการแปลงดิคริตโคซายน์ต่อไป แล้วทำการรับค่าข้อมูลชุดใหม่เข้ามาให้ครบทั้ง 8 ค่าในรอบถัดไป จะทำงานซ้ำแบบนี้จนกระทั่งสัญญาณอินพุตครบทั้ง 64 ค่า สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรคงค่าสัญญาณชั่วคราวขนาด 10 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.83



รูปที่ 4.83 แสดงสัญลักษณ์ของวงจรคงค่าสัญญาณชั่วคราว 10 บิต



จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.86




รูปที่ 4.86 แสดงผลการจำลองการทำงานของวงจรแปลงดิจิตอลไคชาน์แบบ 1 บิต ส่วนที่ 2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ส่วนประกอบของวงจรการแปลงดิคริตโคซายน์แบบ 1 มิติ ส่วนที่ 2 ดังนี้




รูปที่ 4.87 แสดงวงจรการแปลงดิคริตโคซายน์แบบ 1 มิติ ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4.2.1 ส่วนของวงจรบวกและลบขนาด 10 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิคริตโคชาชนแบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 10 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 11 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.88



รูปที่ 4.88 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 10 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.89




รูปที่ 4.89 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 10 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4.2.2 ส่วนของวงจรบวกและลบขนาด 11 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิคริต โทซายน์แบบ 1 มิติ ทำหน้าที่บวกและลบข้อมูลขนาด 11 บิต ซึ่งผลจากการบวกและลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.90



รูปที่ 4.90 แสดงสัญลักษณ์ของวงจรบวกและลบขนาด 11 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.91



รูปที่ 4.91 แสดงผลการจำลองการทำงานของวงจรบวกและลบขนาด 11 บิต


4.4.2.3 ส่วนของวงจรบวกขนาด 11 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิคริต โทซายน์แบบ 1 มิติ ทำหน้าที่บวกข้อมูลขนาด 11 บิต ซึ่งผลจากการบวกข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.92



รูปที่ 4.92 แสดงสัญลักษณ์ของวงจรบวกขนาด 11 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.93




รูปที่ 4.93 แสดงผลการจำลองการทำงานของวงจรบวกขนาด 11 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.4.2.4 ส่วนของวงจรขนาด 11 บิต

เป็นส่วนที่อยู่ภายในวงจรการแปลงดิคริต โคซายน์แบบ 1 มิติ ทำหน้าที่ลบข้อมูลขนาด 11 บิต ซึ่งผลจากการลบข้อมูลนี้จะได้ผลลัพธ์เป็นข้อมูลขนาด 12 บิต สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.94



รูปที่ 4.94 แสดงสัญลักษณ์ของวงจรขนาด 11 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.95



รูปที่ 4.95 แสดงผลการจำลองการทำงานของวงจรขนาด 11 บิต


#### 4.4.2.5 ส่วนของวงจร DA\_CORDIC 1\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิคริต โคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 78.75 องศา สามารถเขียน โปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.96



รูปที่ 4.96 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 1\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.97



รูปที่ 4.97 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 1\_1


4.4.2.6 ส่วนของวงจร DA\_CORDIC 2\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 56.25 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.98



รูปที่ 4.98 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 2\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.99



รูปที่ 4.99 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 2\_1


4.4.2.7 ส่วนของวงจร DA\_CORDIC 3\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 33.75 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.100



รูปที่ 4.100 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 3\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.101



รูปที่ 4.101 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 3\_1


#### 4.4.2.8 ส่วนของวงจร DA\_CORDIC 4\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิคริตโคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 11 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 11.25 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.102



รูปที่ 4.102 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 4\_1


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.103



รูปที่ 4.103 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 4\_1


#### 4.4.2.9 ส่วนของวงจร DA\_CORDIC 5\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิคริตโคซายน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 12 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 67.5 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.104



รูปที่ 4.104 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 5\_1

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.105




รูปที่ 4.105 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 5\_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4.2.10 ส่วนของวงจร DA\_CORDIC 6\_1

เป็นวงจรที่อยู่ในส่วนของการแปลงดิสครีตโคไซน์แบบ 1 มิติ ซึ่งใช้โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) เข้ามาช่วยในการคำนวณ ทำหน้าที่ในการคูณข้อมูลขนาด 12 บิต กับค่าคงที่สัมประสิทธิ์ของมุม 45 องศา สามารถเขียนโปรแกรมที่สังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ดังรูปที่ 4.106



รูปที่ 4.106 แสดงสัญลักษณ์ของวงจร DA\_CORDIC 6\_1

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.107




รูปที่ 4.107 แสดงผลการจำลองการทำงานของวงจร DA\_CORDIC 6\_1

ซึ่งภายในส่วนของวงจร DA\_CORDIC จะประกอบด้วย ส่วนของวงจรเลื่อนบิต ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุมต่าง ๆ ส่วนของวงจรมากสะสม และส่วนของวงจรควบคุมการทำงานของวงจร DA\_CORDIC


4.4.2.11 ส่วนของวงจรเลื่อนบิต 11 บิต

เป็นวงจรที่อยู่ภายในส่วนของวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม (ROM) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเลื่อนบิต 11 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.108



รูปที่ 4.108 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 11 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.109



รูปที่ 4.109 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 11 บิต


#### 4.4.2.12 ส่วนของวงจรเลื่อนบิต 12 บิต

เป็นวงจรที่อยู่ภายในส่วนของวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1 ทำหน้าที่เลื่อนบิตข้อมูลอินพุตออกมาทีละ 1 บิต เพื่อนำไปชี้ตำแหน่งค่าข้อมูลในรอม (ROM) ที่ถูกเก็บไว้เพื่อส่งข้อมูลออกจากรอม สามารถดึงระหอบุญจากโปรแกรมของวงจรเลื่อนบิต 12 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.110



รูปที่ 4.110 แสดงสัญลักษณ์ของวงจรเลื่อนบิต 12 บิต


จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.111



รูปที่ 4.111 แสดงผลการจำลองการทำงานของวงจรเลื่อนบิต 12 บิต


4.4.2.13 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 11.25 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 11.25 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.112



รูปที่ 4.112 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 11.25 องศา


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.113



รูปที่ 4.113 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 11.25 องศา


4.4.2.14 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 33.75 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 33.75 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.114



รูปที่ 4.114 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 33.75 องศา

จากโปรแกรมสามารถแสดงผลการทำงานของวงจรได้ดังรูปที่ 4.115




รูปที่ 4.115 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ของมุม 33.75 องศา

4.4.2.15 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ของมุม 45 องศา


เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 45 องศาและส่งข้อมูลออกมาอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จาก โปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.116



รูปที่ 4.116 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ของมุม 45 องศา

จากโปรแกรมสามารถแสดงผลการทำงานของวงจรได้ดังรูปที่ 4.117




รูปที่ 4.117 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โคซายน์ของมุม 45 องศา


4.4.2.16 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุม 56.25 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 56.25 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.118



รูปที่ 4.118 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุม 56.25 องศา


จากโปรแกรมสามารถแสดงผลการทำงานของการทำงานได้ดังรูปที่ 4.119



รูปที่ 4.119 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุม 56.25 องศา


4.4.2.17 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุม 67.5 องศา

เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอร์ดิกอัลกอริทึมของมุม 67.5 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.120



รูปที่ 4.120 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคไซน์ของมุม 67.5 องศา

จากโปรแกรมสามารถแสดงผลการทำงานของงานได้ดังรูปที่ 4.121




รูปที่ 4.121 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โศขายน์ของมุม 67.5 องศา

4.4.2.18 ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโศขายน์ของมุม 78.75 องศา


เป็นวงจรที่อยู่ในส่วนของวงจร DA\_CORDIC ทำการเก็บค่าสัมประสิทธิ์ที่หาได้จากหลักการของคอรีดิกอัลกอริทึมของมุม 78.75 องศาและส่งข้อมูลออกตามอินพุตที่ชี้ตำแหน่งข้อมูลที่ต้องการ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโศขายน์ ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.122



รูปที่ 4.122 แสดงสัญลักษณ์ของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โศขายน์ของมุม 78.75 องศา

จากโปรแกรมสามารถแสดงผลการทำงานของงานได้ดังรูปที่ 4.123




รูปที่ 4.123 แสดงผลการจำลองการทำงานของวงจรเก็บค่าสัมประสิทธิ์

การแปลงดิสครีต โศขายน์ของมุม 78.75 องศา


#### 4.4.2.19 ส่วนของวงจรบวกสะสม 11 บิต

เป็นส่วนที่อยู่ใน DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1 โดยรับอินพุตมาจาก ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ มาทำการบวกสะสมตามหลักการของ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.124



รูปที่ 4.124 แสดงสัญลักษณ์ของวงจรบวกสะสม 11 บิต


จากโปรแกรมสามารถแสดงผลการจำลองการทำงาน ได้ดังรูปที่ 4.125



รูปที่ 4.125 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 11 บิต

#### 4.4.2.20 ส่วนของวงจรบวกสะสม 12 บิต


เป็นส่วนที่อยู่ในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1 โดยรับอินพุตมาจาก ส่วนของวงจรเก็บค่าสัมประสิทธิ์การแปลงดิสครีตโคซายน์ มาทำการบวกสะสมตามหลักการของ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรบวกสะสม ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.126



รูปที่ 4.126 แสดงสัญลักษณ์ของวงจรบวกสะสม 12 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.127



รูปที่ 4.127 แสดงผลการจำลองการทำงานของวงจรบวกสะสม 12 บิต


4.4.2.21 ส่วนของวงจรควบคุมภายในวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1

ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1 ให้มีความถูกต้องได้ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.128



รูปที่ 4.128 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.129



รูปที่ 4.129 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA\_CORDIC 1\_1 - DA\_CORDIC 4\_1


### 4.4.2.22 ส่วนของวงจรควบคุมภายในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1

ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละส่วนภายในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1 ให้มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมภายในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1 ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.130



รูปที่ 4.130 แสดงสัญลักษณ์ของวงจรควบคุมภายในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1


จากโปรแกรมสามารถแสดงผลการจำลองการทำงานได้ดังรูปที่ 4.131



รูปที่ 4.131 แสดงการจำลองการทำงานของวงจรควบคุมภายในวงจร DA\_CORDIC 5\_1 - DA\_CORDIC 6\_1


### 4.4.2.23 ส่วนของวงจรรีจิสเตอร์ขนาด 12 บิต (Register)

ทำหน้าที่เก็บข้อมูลขนาด 12 บิต ที่ได้จากการแปลงดิสคริต โดชายน์ที่ส่งเอาท์พุทออกมาไม่พร้อมกัน โดยจะทำการเก็บข้อมูลขนาด 12 บิต ให้ครบ 8 ค่า แล้วทำการส่งข้อมูลเอาท์พุทออกไปพร้อม ๆ กันเพื่อเป็นอินพุทของวงจรส่วนต่อไป สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรรีจิสเตอร์ขนาด 12 บิต ได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.132



รูปที่ 4.132 แสดงสัญลักษณ์ของวงจรรีจิสเตอร์ขนาด 12 บิต

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.133



รูปที่ 4.133 แสดงผลการจำลองการทำงานของวงจรรีจิสเตอร์ขนาด 12 บิต


4.4.2.24 ส่วนของวงจรควบคุมการแปลงดิสครีตโคชาน์ส่วนที่ 2 หลังการทรานสโพล

ทำหน้าที่สร้างสัญญาณควบคุมการทำงานของแต่ละวงจรในส่วนการแปลงดิสครีตโคชาน์ เพื่อให้สัญญาณเอาท์พุทที่ได้จากการแปลงดิสครีตโคชาน์มีความถูกต้อง สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรควบคุมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.134



รูปที่ 4.134 แสดงสัญลักษณ์ของวงจรควบคุมการแปลงดิสครีตโคชาน์

จากโปรแกรมที่เขียนขึ้นสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.135




รูปที่ 4.135 แสดงผลการจำลองการทำงานของวงจรควบคุมการแปลงดิสครีตโคชาน์

#### 4.5 ส่วนของการส่งข้อมูลออกจากบอร์ด FPGA ผ่านทางพอร์ตอนุกรม


##### 4.5.1 ส่วนของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม (SERIAL\_TX)

ส่วนของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม ทำหน้าที่ส่งเฟรมบิตของข้อมูลออกพอร์ตอนุกรมโดยการแปลงข้อมูลบิตขนานที่รับมาจากวงจรมัลติเพล็กซ์(Multiplex) เป็นบิตอนุกรมแล้วส่งข้อมูลออกพอร์ตอนุกรม ตามความถี่บิต โดยแบ่งเฟรมข้อมูลออกเป็น 2 เฟรม บิตข้อมูลแต่ละเฟรมประกอบด้วย 6 บิต ของข้อมูลที่ต้องการส่งจริง และ 2 บิต ของข้อมูลที่แทรกเพิ่มเข้าไปเพื่อป้องกันการส่งข้อมูลที่เป็นบิต 0 ทั้งหมด สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.136



รูปที่ 4.136 แสดงสัญลักษณ์ของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม


จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.137



รูปที่ 4.137 แสดงผลการจำลองการทำงานของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรม


4.6 ส่วนของวงจรควบคุมการทำงานของระบบ

ส่วนของวงจรควบคุมการทำงานของระบบ (Control) ทำหน้าที่ในการควบคุมและจัดลำดับการทำงานของแต่ละวงจรให้ถูกต้องตามกระบวนการที่ได้กำหนดไว้ สามารถสังเคราะห์อุปกรณ์จากโปรแกรมของวงจรส่งบิตข้อมูลออกพอร์ตอนุกรมได้สัญลักษณ์ (Symbol) ดังรูปที่ 4.138



รูปที่ 4.138 แสดงสัญลักษณ์ของวงจรควบคุม

จากโปรแกรมที่เขียนสามารถทำการจำลองการทำงาน (Simulation) ได้ดังรูปที่ 4.139



รูปที่ 4.139 แสดงผลการจำลองการทำงานของวงจรควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.7 ส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด



รูปที่ 4.140 แสดงส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากส่วนประกอบภายในและการเชื่อมต่อของวงจรทั้งหมด ช่างต้นสามารถแสดงการคอมไพล์วงจรที่ออกแบบขึ้นมาโดยใช้ซอฟต์แวร์ในการสังเคราะห์สามารถแสดงค่าอุปกรณ์ที่สามารถรองรับการทำงานและรายละเอียดต่าง ๆ ของเกท ที่ใช้งานโดยสามารถแสดงรายละเอียดได้ ดังรูปที่ 4.141



```

Xilinx - Project Navigator - D:\xxxxxxx\PROJECT_DCT.npl - [oversam.syr (READ ONLY)]
File Edit View Project Source Process Window Help
-----
1923 =====
1924
1925 Device utilization summary:
1926 -----
1927
1928 Selected Device : 3s200tql44-4
1929
1930 Number of Slices:                1731 out of 1920  90%
1931 Number of Slice Flip Flops:      2125 out of 3840  55%
1932 Number of 4 input LUTs:         2945 out of 3840  76%
1933 Number of bonded IOBs:          6 out of 97  6%
1934 Number of BRAMs:                1 out of 6  16%
1935 Number of GCLKs:                1 out of 8  12%
1936 Number of DCMs:                 1 out of 4  25%
1937
1938 -----
1939
  
```

รูปที่ 4.141 แสดงค่าอุปกรณ์ที่ใช้ในการประมวลผลการทำงานจริง



```

Xilinx - Project Navigator - D:\xxxxxxx\PROJECT_DCT.npl - [oversam.syr (READ ONLY)]
File Edit View Project Source Process Window Help
-----
2005
2006 Timing Summary:
2007 -----
2008 Speed Grade: -4
2009
2010 Minimum period: 7.301ns (Maximum Frequency: 136.968MHz)
2011 Minimum input arrival time before clock: 4.362ns
2012 Maximum output required time after clock: 9.161ns
2013 Maximum combinational path delay: No path found
2014
  
```

รูปที่ 4.142 แสดงค่าเวลาที่ใช้ในการประมวลผลการทำงานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.8 ส่วนของการประมวลผลการทำงานจริง

##### 4.8.1 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลขนาด 8X8

ในขั้นตอนการประมวลผลการทำงานจริงจะทำการส่งข้อมูลผ่านทางพอร์ตอนุกรมโดยใช้โปรแกรม MATLAB เป็นตัวรับข้อมูลจากผู้ใช้งาน (Graphic User Interface) ซึ่งขั้นตอนและผลการทดลองได้ดังต่อไปนี้

1. ข้อมูลภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8 ซึ่งมีค่าอินพุท ดังรูปที่ 4.143

Insert value in this blank							
124	125	122	120	122	119	117	118
121	121	120	119	119	120	120	118
126	124	123	122	121	121	120	120
124	124	125	125	126	125	124	124
127	127	128	129	130	128	127	125
143	142	143	142	140	139	139	139
150	148	152	152	152	152	150	151
156	159	158	155	158	158	157	156

Send


รูปที่ 4.143 สัญญาณภาพที่นำมาทดสอบเป็นบล็อกขนาด 8X8

2. ทำการป้อนค่าข้อมูลภาพที่ผู้ใช้ต้องการทำการแปลงโดยผ่านโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงาน Hard ware ที่เขียนด้วย MATLAB ซึ่งค่าสัญญาณอินพุทเป็นเกรย์สเกลที่อยู่ในช่วง 0 ถึง 255 ต้องทำการถ่วงน้ำหนักให้อยู่ในช่วง -127 ถึง 128 ซึ่งการถ่วงน้ำหนักจะทำการประมวลผลด้วยโปรแกรม MATLAB และข้อมูลที่ได้อีกกลับมาจาก Hard ware จะเป็นค่าข้อมูลที่ได้ทำการแปลงดิสคริต โด-ชายน์แบบ 2 มิติ แล้วจะอยู่ในรูปของข้อมูลที่เป็นไบนารี ดังนั้นเราจึงต้องนำข้อมูลที่ได้รับมาทำการประมวลผลและทำการแปลงกลับด้วยโปรแกรม MATLAB แล้วจึงนำค่าที่ได้มาเปรียบเทียบกับข้อมูลอินพุทที่เป็นสัญญาณภาพต้นแบบมีขั้นตอนคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- 2.1 ทำการถ่วงค่าน้ำหนักให้ค่าอยู่ในช่วง -127 ถึง 128 โดยนำข้อมูลอินพุตมาลบกับ 128
- 2.2 ทำการแปลงข้อมูลที่เป็นเลขฐานสิบในเป็นเลขฐานสองแล้วส่งออกพอร์ตอนุกรม
- 2.3 ค่าที่ได้จากการแปลงดิสคริตโคไซน์ 2 มิติ ค่าหนึ่งจะเป็นข้อมูลจำนวน 12 บิต เราจะทำการแบ่งข้อมูลออกเป็น 2 เฟรม เฟรมละ 6 บิต แล้วทำการแทรก '01' ที่ MSB ทั้งนี้เพื่อลดอัตราเกิดความผิดพลาดในการรับส่งในกรณีที่ข้อมูลเป็นศูนย์หมด

3. ซึ่งจากการทำงานของ Hard ware จะส่งค่ากลับมายังโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงานของ Hard ware จำนวน 128 ไบท์ เนื่องจากค่าที่ได้ผ่านการแปลงดิสคริตโคไซน์แล้ว จะมีค่า ๆ ละ 12 บิต แทรกบิต 4 บิต จำนวน 64 ชุด ( $64 \times 16 = 1024$  บิต) และค่าที่ส่งกลับมาจาก Hard ware จะเป็นเลขฐาน 2 ชุดละ 1 ไบท์ จำนวน 128 ชุด ดังนั้นจึงต้องทำการตัดบิตที่แทรก 2 บิต ออกแล้วนำเฟรมแรกที่ได้รับมาได้มาต่อกับเฟรมที่สอง จะได้ข้อมูลจำนวน 12 บิต จากนั้นเปลี่ยนข้อมูลที่ได้ทำการตัดบิตแปลงให้เป็นเลขฐาน 10 แล้วทำการแปลงกลับดิสคริตโคไซน์แบบ 2 มิติ ด้วยโปรแกรม MATLAB ซึ่งจากสัญญาณเสียงที่นำมาทดสอบ (man1.jpg) มีขนาด  $128 \times 128$  พิกเซล ซึ่งการทำงานของโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบต้องแบ่งข้อมูลออกเป็นบล็อกขนาด  $8 \times 8$  จะต้องทำการส่งค่าทั้งหมดจำนวน 256 ครั้ง ซึ่งเมื่อทำการประมวลผลเสร็จเรียบร้อยแล้วเราสามารถหาค่าความผิดพลาดที่เกิดจากการแปลงดิสคริตโคไซน์แบบ 2 มิติ



รูปที่ 4.144 แสดงค่า PSNR กับค่าความผิดพลาดที่เกิดขึ้นในการทำงานจริงของบล็อกข้อมูลขนาด  $8 \times 8$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.145 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับของบล็อกข้อมูลขนาด 8X8

**Input Data**

Pixel	1	2	3	4	5	6	7	8
1	124	125	122	120	122	119	117	118
2	121	121	120	119	119	120	120	118
3	126	124	123	122	121	121	120	120
4	124	124	125	125	126	125	124	124
5	127	127	128	129	130	128	127	125
6	143	142	143	142	140	139	139	139
7	150	148	152	152	152	152	150	151
8	156	159	158	155	158	158	157	156

**Output Data**

Pixel	1	2	3	4	5	6	7	8
1	117	125	119	118	122	119	119	116
2	114	120	119	117	117	119	120	118
3	125	124	124	124	123	122	122	118
4	122	126	124	124	126	125	124	124
5	125	127	127	130	130	127	127	125
6	145	145	145	145	142	140	140	140
7	147	144	148	150	150	151	149	148
8	151	160	157	157	158	158	159	154

รูปที่ 4.146 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของบล็อกข้อมูลขนาด 8X8เป็นเลขฐาน 10

**Input Data**

Pixel	1	2	3	4	5	6	7	8
1	01111100	01111101	01111010	01110000	01111010	01110111	01110101	01110110
2	01111001	01111001	01111000	01110111	01110111	01111000	01111000	01110110
3	01111110	01111100	01111011	01111010	01111001	01111001	01111000	01111000
4	01111100	01111100	01111101	01111101	01111110	01111101	01111100	01111100
5	01111111	01111111	10000000	10000001	10000010	10000000	01111111	01111101
6	10001111	10001110	10001111	10001110	10001100	10001011	10001011	10001011
7	10010110	10010100	10011000	10011000	10011000	10011000	10010110	10010111
8	10011100	10011111	10011110	10011011	10011110	10011110	10011101	10011100

**Output Data**

Pixel	1	2	3	4	5	6	7	8
1	01110101	01111101	01110111	01110110	01111010	01110111	01110111	01110100
2	01110010	01111000	01110111	01110101	01110101	01110111	01111000	01110110
3	01111101	01111100	01111100	01111100	01111011	01111010	01111010	01110110
4	01111010	01111110	01111100	01111100	01111110	01111101	01111100	01111100
5	01111101	01111111	01111111	10000010	10000010	01111111	01111111	01111101
6	10010001	10010001	10010001	10010001	10001110	10001100	10001100	10001100
7	10010011	10010000	10010100	10010110	10010110	10010111	10010101	10010100
8	10010111	10100000	10011101	10011101	10011110	10011110	10011111	10011010

รูปที่ 4.147 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของบล็อกข้อมูลขนาด 8X8เป็นเลขฐาน 2 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Data\_output**

**Input Data**

Pixel	1	2	3	4	5	6	7	8
1	07C	07D	07A	078	07A	077	075	076
2	079	079	078	077	077	078	078	076
3	07E	07C	07B	07A	079	079	078	078
4	07C	07C	07D	07D	07E	07D	07C	07C
5	07F	07F	080	081	082	080	07F	07D
6	08F	08E	08F	08E	08C	08B	08B	08B
7	096	094	098	098	098	098	096	097
8	09C	09F	09E	09B	09E	09E	09D	09C

Row Pixel:  Column Pixel:

Select base output:

**Output Data**

Pixel	1	2	3	4	5	6	7	8
1	075	07D	077	076	07A	077	077	074
2	072	078	077	075	075	077	078	076
3	07D	07C	07C	07C	07B	07A	07A	076
4	07A	07E	07C	07C	07E	07D	07C	07C
5	07D	07F	07F	082	082	07F	07F	07D
6	091	091	091	091	08E	08C	08C	08C
7	093	090	094	096	096	097	095	094
8	097	0A0	09D	09D	09E	09E	09F	09A

รูปที่ 4.148 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของบล็อกข้อมูลขนาด 8X8 เป็นเลขฐาน 16

**output2D\_DCT**

**Output 2D DCT on FPGA**

Pixel	1	2	3	4	5	6	7	8
1	36	2	-6	0	-4	-2	-4	0
2	-104	2	2	0	-2	-2	-2	0
3	32	-2	0	0	-4	-2	-2	0
4	-6	-2	0	0	2	0	0	0
5	-4	-2	-2	0	-2	-4	-4	0
6	4	0	9	2	2	0	2	0
7	12	8	0	0	0	0	-2	0
8	-6	0	-2	2	2	2	0	0


Row Pixel:  Column Pixel:

**Output 2D DCT on MATLAB**

Pixel	1	2	3	4	5	6	7	8
1	40	7	-2	1	0	-1	1	1
2	-102	5	2	1	0	-1	-1	0
3	38	1	2	0	-2	-2	0	0
4	-6	2	-1	-1	1	0	0	0
5	-3	-1	-2	1	-1	-3	-1	1
6	6	0	0	-1	2	0	1	0
7	4	6	2	-1	0	-1	-1	0
8	-3	1	-1	1	1	0	0	0

รูปที่ 4.149 แสดงค่าข้อมูลที่ได้จาก โปรแกรม MATLAB เปรียบเทียบกับการทำงานจริงบนบอร์ด FPGA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.150 ฮิสโตแกรมเปรียบเทียบข้อมูลอินพุต ข้อมูลที่ได้จากการแปลง และข้อมูลในการสร้างกลับของบล็อกข้อมูลขนาด 8X8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.8.2 ขั้นตอนการเก็บผลการทดสอบ Hard ware ด้วยชุดข้อมูลภาพ

ในขั้นตอนการประมวลผลการทำงานจริงจะทำการส่งข้อมูลผ่านทางพอร์ตอนุกรมโดยใช้โปรแกรม MATLAB เป็นตัวรับข้อมูลจากผู้ใช้งาน (Graphic User Interface) ซึ่งขั้นตอนและผลการทดลองได้ดังต่อไปนี้

1. ข้อมูลภาพที่นำมาทดสอบมีชื่อว่า man1.jpg ซึ่งมีลักษณะสัญญาณดังรูปที่ 4.151




รูปที่ 4.151 สัญญาณภาพที่นำมาทดสอบ

2. ทำการป้อนค่าข้อมูลภาพที่ใช้ต้องการทำการแปลงโดยผ่านโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงาน Hard ware ที่เขียนด้วย MATLAB ซึ่งค่าสัญญาณอินพุตเป็นเกรย์สเกลที่อยู่ในช่วง 0 ถึง 255 ต้องทำการถ่วงน้ำหนักให้อยู่ในช่วง -127 ถึง 128 ซึ่งการถ่วงน้ำหนักจะทำการประมวลผลด้วยโปรแกรม MATLAB และข้อมูลที่ได้อีกกลับมาจาก Hard ware จะเป็นค่าข้อมูลที่ได้ทำการแปลงดิสคริตโค-ซายน์ 2 มิติ แล้วจะอยู่ในรูปของข้อมูลที่เป็น ไบนารี ดังนั้นเราจึงต้องนำข้อมูลที่รับมาได้มาทำการประมวลผลและทำการแปลงกลับด้วยโปรแกรม MATLAB แล้วจึงนำค่าที่ได้มาเปรียบเทียบกับข้อมูลอินพุตที่เป็นสัญญาณภาพต้นแบบมีขั้นตอนคือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 2.1 ทำการถ่วงค่าน้ำหนักให้ค่าอยู่ในช่วง -127 ถึง 128 โดยนำข้อมูลอินพุตมาลบกับ 128
- 2.2 ทำการแปลงข้อมูลที่เป็นเลขฐานสิบในเป็นเลขฐานสองแล้วส่งออกพอร์ตอนุกรม
- 2.3 ค่าที่ได้จากการแปลงดิสคริตโคไซน์ 2 มิติ ค่าหนึ่งจะเป็นข้อมูลจำนวน 12 บิต เราจะทำการแบ่งข้อมูลออกเป็น 2 เฟรม เฟรมละ 6 บิต แล้วทำการแทรก '01' ที่ MSB ทั้งนี้เพื่อลดอัตราเกิดความผิดพลาดในการรับส่งในกรณีที่ข้อมูลเป็นศูนย์หมด

3 ซึ่งจากการทำงานของ Hard ware จะส่งค่ากลับมายังโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบการทำงานของ Hard ware จำนวน 128 ไบท์ เนื่องจากค่าที่ได้ผ่านการแปลงดิสคริตโคไซน์แล้ว จะมีค่า ๆ ละ 12 บิต แทรกบิต 4 บิต จำนวน 64 ชุด ( $64 \times 16 = 1024$  บิต) และค่าที่ส่งกลับมาจาก Hard ware จะเป็นเลขฐาน 2 ชุดละ 1 ไบท์ จำนวน 128 ชุด ดังนั้นจึงต้องทำการตัดบิตที่แทรก 2 บิต ออกแล้วนำเฟรมแรกที่ได้รับมาได้มาต่อกับเฟรมที่สอง จะได้ข้อมูลจำนวน 12 บิต จากนั้นเปลี่ยนข้อมูลที่ได้ทำการตัดบิตแปลงให้เป็นเลขฐาน 10 แล้วทำการแปลงกลับดิสคริตโคไซน์แบบ 2 มิติ ด้วยโปรแกรม MATLAB ซึ่งจากสัญญาณเสียงที่นำมาทดสอบ (man1.jpg) มีขนาด  $128 \times 128$  พิกเซล ซึ่งการทำงานของโปรแกรมที่เขียนขึ้นมาเพื่อทดสอบต้องแบ่งข้อมูลออกเป็นบล็อกขนาด  $8 \times 8$  จะต้องทำการส่งค่าทั้งหมดจำนวน 256 ครั้ง ซึ่งเมื่อทำการประมวลผลเสร็จเรียบร้อยแล้วเราสามารถหาค่าความผิดพลาดที่เกิดจากการแปลงดิสคริตโคไซน์แบบ 2 มิติ



รูปที่ 4.152 แสดงค่า PSNR กับค่าความผิดพลาดที่เกิดขึ้นในการทำงานจริงของสัญญาณภาพ



รูปที่ 4.153 แสดงการเปรียบเทียบสัญญาณต้นแบบกับสัญญาณที่สร้างกลับของสัญญาณภาพ

**Data\_output**

**Data Input**

Pixel	1	2	3	4	5	6	7	8
1	28	29	29	30	31	32	33	33
2	30	30	31	32	32	33	34	34
3	30	30	31	32	32	33	34	34
4	29	29	30	30	31	32	32	32
5	30	30	30	31	31	32	32	32
6	32	32	32	33	33	34	34	34
7	33	33	33	34	34	34	35	35
8	32	32	32	33	33	33	33	34

Row Pixel:  Column Pixel:

Select base output:

**Data Output**

Pixel	1	2	3	4	5	6	7	8
1	21	29	25	31	28	32	35	31
2	28	29	29	31	32	33	34	35
3	27	29	29	32	33	34	35	35
4	27	28	31	30	31	33	32	30
5	27	29	28	31	30	33	32	33
6	31	32	30	33	31	35	34	35
7	31	33	32	33	35	34	36	35
8	31	31	30	34	32	35	33	36

รูปที่ 4.154 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของสัญญาณภาพเป็นเลขฐาน 10

**Data\_output**

**Data Input**

Pixel	1	2	3	4	5	6	7	8
1	00011100	00011101	00011101	00011110	00011111	00100000	00100001	00100001
2	00011110	00011110	00011111	00100000	00100000	00100001	00100010	00100010
3	00011110	00011110	00011111	00100000	00100000	00100001	00100010	00100010
4	00011101	00011101	00011110	00011110	00011111	00100000	00100000	00100000
5	00011110	00011110	00011110	00011111	00011111	00100000	00100000	00100000
6	00100000	00100000	00100000	00100001	00100001	00100010	00100010	00100010
7	00100001	00100001	00100001	00100010	00100010	00100010	00100011	00100011
8	00100000	00100000	00100000	00100001	00100001	00100001	00100001	00100010

Row Pixel:  Column Pixel:

Select base output:

**Data Output**

Pixel	1	2	3	4	5	6	7	8
1	00010101	00011101	00011001	00011111	00011101	00100001	00100011	00011111
2	00011100	00011101	00011101	00011111	00100000	00100001	00100010	00100011
3	00011011	00011101	00011101	00100000	00100001	00100010	00100011	00100011
4	00011011	00011100	00011111	00011110	00011111	00100001	00100000	00011110
5	00011011	00011101	00011100	00011111	00011110	00100001	00100000	00100001
6	00011111	00100000	00011110	00100001	00011111	00100011	00100010	00100011
7	00011111	00100001	00100000	00100001	00100011	00100010	00100100	00100011
8	00011111	00011111	00011110	00100010	00100000	00100011	00100001	00100100

รูปที่ 4.155 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของสัญญาณภาพเป็นเลขฐาน 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Data Input**

Pixel	1	2	3	4	5	6	7	8
1	01C	01D	01D	01E	01F	020	021	021
2	01E	01E	01F	020	020	021	022	022
3	01E	01E	01F	020	020	021	022	022
4	01D	01D	01E	01E	01F	020	020	020
5	01E	01E	01E	01F	01F	020	020	020
6	020	020	020	021	021	022	022	022
7	021	021	021	022	022	022	023	023
8	020	020	020	021	021	021	021	022

**Data Output**

Pixel	1	2	3	4	5	6	7	8
1	015	01D	019	01F	01D	021	023	01F
2	01C	01D	01D	01F	020	021	022	023
3	01B	01D	01D	020	021	022	023	023
4	01B	01C	01F	01E	01F	021	020	01E
5	01B	01D	01C	01F	01E	021	020	021
6	01F	020	01E	021	01F	023	022	023
7	01F	021	020	021	023	022	024	023
8	01F	01F	01E	022	020	023	021	024

รูปที่ 4.156 แสดงค่าข้อมูลอินพุตเปรียบเทียบกับข้อมูลเอาต์พุตของสัญญาณภาพเป็นเลขฐาน 16

**Output 2D DCT on FPGA**


Pixel	1	2	3	4	5	6	7	8
1	-772	-18	-2	0	-2	0	-2	-4
2	-8	-4	-2	0	-2	0	-2	0
3	2	-2	0	0	0	0	-2	-2
4	-2	0	0	0	-2	0	-2	-2
5	-6	0	-2	0	-2	0	0	-2
6	0	0	-2	0	-2	0	-2	2
7	0	-2	0	0	0	0	0	-2
8	0	-2	0	0	0	0	-2	0

**Output 2D DCT on MATLAB**

Pixel	1	2	3	4	5	6	7	8
1	-768	-9	0	0	0	1	0	-1
2	-6	-3	0	0	-1	0	0	0
3	3	0	0	0	0	0	-1	0
4	0	0	0	0	0	0	0	0
5	-6	0	0	0	0	-1	0	0
6	0	-1	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0

รูปที่ 4.157 แสดงค่าข้อมูลที่ได้จาก โปรแกรม MATLAB เปรียบเทียบกับการทำงานจริงบนบอร์ด FPGA


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.158 ฮิสโตแกรมเปรียบเทียบข้อมูลอินพุต ข้อมูลที่ได้จากการแปลง และข้อมูลในการสร้างกลับของสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.9 ภาพอุปกรณ์ที่ใช้ในการทดสอบการแปลงดิจิตอลโคซายน์ 2 มิติ



รูปที่ 4.159 แสดงอุปกรณ์ที่ใช้ในการทดสอบการแปลงดิจิตอลโคซายน์แบบ 2 มิติ  
ที่ใช้หลักการการแยกการแปลงดิจิตอลโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง



รูปที่ 4.160 แสดงบอร์ด FPGA ที่ทำการเชื่อมต่อกับพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทวิจารณ์และบทสรุป

จากการศึกษาในทางทฤษฎีและทำการทดลองตามขอบเขตของปริญญาบัตรนี้สามารถที่สรุปความสำคัญของเนื้อหาแต่ละส่วนได้เป็นดังนี้

ปริญญาบัตรฉบับนี้ได้ทำการศึกษาหลักการบีบอัดข้อมูลภาพขาวดำ โดยใช้กระบวนการแปลงแบบดิคคริตโคซายน์แบบ 2 มิติ โดยอาศัยหลักการของการแยกการแปลงแบบดิคคริตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง โดยเขียนบรรยายพฤติกรรมด้วยภาษา วีเอชดีแอล ในการออกแบบ พร้อมทั้งทำการประมวลผลการทำงาน Hard ware

ในส่วนของการแปลงดิคคริตโคซายน์ 2 มิติ ใช้หลักการของการแยกการแปลงดิคคริตโคซายน์ โดยใช้หลักการการแปลงดิคคริตโคซายน์แบบ 1 มิติ จำนวน 2 ครั้ง ซึ่งมีหลักการการทำงานดังนี้ จะนำข้อมูลทั้ง 8 ค่า ตามแนวนอนเข้าทำการแปลงดิคคริตโคซายน์แบบ 1 มิติ ในส่วนที่ 1 จนข้อมูลครบทั้งบล็อก (64 ค่า) จากนั้นนำผลที่ได้จากการแปลงดิคคริตโคซายน์แบบ 1 มิติ ส่งเข้าไปยังส่วนการทรานสโพส เพื่อทำการเปลี่ยนตำแหน่งของข้อมูล จากแถวเป็นหลัก และจากหลักเป็นแถว เมื่อทำการทรานสโพสเรียบร้อยแล้วก็จะส่งข้อมูลที่ได้ตามแนวดิ่งไปยังการแปลงดิคคริตโคซายน์แบบ 1 มิติ ในส่วนที่ 2 จนครบทั้ง 64 ค่าก็จะได้ข้อมูลที่ได้จากการแปลงดิคคริตโคซายน์ 2 มิติครบ 1 บล็อก

ในส่วนของการแปลงดิคคริตโคซายน์จะใช้หลักการของCORDIC Algorithm และ DA มาทำการสร้างส่วนของฮาร์ดแวร์เพื่อช่วยลดจำนวนอุปกรณ์ในการสร้างลง อีกทั้งในส่วนของการทรานสโพสจะใช้แรมเข้ามาช่วยเก็บค่าของข้อมูลและเรียกค่าข้อมูลตามที่ต้องการ

ในส่วนของการจำลองการทำงาน (Simulation) ด้วยโปรแกรม MATLAB ซึ่งผลที่ได้เป็นไปตามทฤษฎีโดยที่ความถูกต้องแม่นยำจะขึ้นอยู่กับการเก็บค่าความละเอียดจากการคำนวณแต่ละรอบและจำนวนรอบที่ใช้ในการคำนวณ (การหมุนมุม) ส่วนของการแปลงดิคคริตโคซายน์ที่สร้างโดยใช้ภาษาวีเอชดีแอล เมื่อทำการจำลองการทำงานดูผลที่ได้จากโปรแกรม Xilinx-Project Navigator ผลการทดลองที่ได้มีค่าที่ใกล้เคียงกับค่าที่คำนวณได้ทางทฤษฎี อีกทั้งความผิดพลาด (Error) ที่เกิดขึ้นอันเนื่องมาจากชุดของข้อมูล และค่าสัมประสิทธิ์ที่ใช้ในการคำนวณที่ถูกเก็บค่าไว้ในรอม (ROM) จะถูกแปลงเป็นเลขไบนารี (Binary) ที่มีค่าจำนวนบิตจำกัด ทำให้เกิดค่าผิดพลาดขึ้น

ในส่วนของการประมวลผลการทำงานจริงจะทำการส่งข้อมูลภาพ จากคอมพิวเตอร์ผ่านทางพอร์ตอนุกรมไปยัง Hard ware ซึ่งจะทำการแปลงข้อมูลด้วยหลักการการแปลงดิคคริตโคซายน์แบบ 2 มิติ จากนั้นส่งข้อมูลที่ทำการประมวลผลได้ มาทำการแปลงดิคคริตโคซายน์กลับผ่านทางโปรแกรมแมทแลบ พร้อมทั้งแสดงผลการทดลองผ่านทาง GUI (Graphic User Interface) โดยทำการแสดงผลข้อมูลภาพต้นแบบ ข้อมูลภาพที่สร้างขึ้นมาได้ ผลการแปลงดิคคริตโคซายน์ 2 มิติ ค่าความผิดพลาดที่เกิดขึ้นจากการทำงานจริง และแสดงฮิสโตแกรมของข้อมูลภาพต้นแบบ ข้อมูลที่ผ่านการแปลง และข้อมูลภาพที่สร้างกลับ ผ่านทางโปรแกรมแมทแลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

รายงานฉบับนี้สำเร็จลุล่วงได้ด้วยดี โดยได้รับความช่วยเหลือ และชี้แนะจากหลายท่าน ผู้จัดทำขอขอบพระคุณอาจารย์ที่ปรึกษา ผู้ช่วยศาสตราจารย์ อัครพล ตริรัตน์ ที่ให้คำปรึกษาและความช่วยเหลือด้านข้อมูล และอุปกรณ์ในการทำปริญญาบัตร ขอขอบคุณอาจารย์ศรวัฒน์ จิวปรีชา ที่ให้คำปรึกษาและให้ความช่วยเหลือในด้านการใช้งานเอฟพีจีเอ และขอขอบคุณนายนิสร รณรงค์ฤทธิ์ ที่ให้คำปรึกษาและช่วยเหลือด้านข้อมูลมาโดยตลอด ผู้เขียนพึงระลึกอยู่เสมอว่าปริญญาบัตรฉบับนี้จะไม่สามารถสำเร็จลงได้เลย หากขาดความช่วยเหลือจากทุกท่านจึงขอขอบพระคุณมาอย่างสูง

นายกฤษ	เรืองฤทธิ์
นายกฤติกานต์	ยมภักดี
นายจักร	แซ่เอา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

- [1] ชำนาญ ปัญญาใส, วิศวกร หนุทอง “ภาษา VHDL สำหรับการออกแบบวงจรดิจิทัล”, ซีเอ็ดยูเคชั่น, กรุงเทพฯ 2547
- [2] Khalid Sayood , “ Introduction to Data Compression”, Morgan Kaufmann Publishers ,Inc., San Francisco, California, 1996
- [3] K. R. Roa and J. J. Hwang , “Techniques and Standards for Image , Video and Audio Coding”, Prentice Hall PRT, Upper Saddle River , New Jersey 07458, 1996
- [4] Z.Mohd—Yusof, I.Suleiman, Z.Asper, “Implementation of Two Dimensional Forward DCT And Inverse DCT Using FPGA”, IEEE. 2001



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้