

การออกแบบวงจรเฟสล็อกูป  
PHASE-LOCKED LOOPS CIRCUIT DESIGN



เลขหมู่.....  
เลขทะเบียน.....61956  
วัน,เดือน,ปี..... 25 ก.ค. 2549

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๖.....  
๗.....

การออกแบบวงจรเฟสล็อกกลุ๊ป

PHASE-LOCKED LOOPS CIRCUIT DESIGN



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2547

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรเฟสล็อกกลุ่

ผู้จัดทำ นายคหฤทธิ์ อยู่เย็น

นายพรเทพ จินบัว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2547

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรเฟสสี่ขั้ว

ผู้จัดทำ นายคหัทธ์ อยู่เย็น

นายพรเทพ จินบัว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การออกแบบวงจรเฟสล็อกูปแบบดิจิทัล

นายคหวัฐ์ อยู่เย็น  
นายพรเทพ จินบัว  
รศ.ดร.วรารกร เสวธรรม์  
ปีการศึกษา 2547

### บทคัดย่อ

โครงการนี้เป็นการศึกษาการทำงานและการออกแบบเฟสล็อกูปแบบที่มีองค์ประกอบพื้นฐานอยู่สามส่วนได้แก่ วงจรคัทจัมเฟส วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า วงจรรองความถี่ต่ำ ซึ่งขั้นแรกเป็นการศึกษาองค์ประกอบพื้นฐานทั้งสามส่วนพร้อมทั้งทำการออกแบบองค์ประกอบดังกล่าว ขั้นตอนที่สองเป็นการนำเอาองค์ประกอบพื้นฐานมาต่อกันเป็นวงจรเฟสล็อกูปและขั้นตอนสุดท้ายเป็นการนำวงจรหารความถี่ที่สามารถปรับค่าตัวหารได้เพิ่มเข้ามาในระบบในรูปแบบวงจรคูณความถี่ ขั้นตอนที่สามสุดท้ายเป็นการจำลองการทำงานและการออกแบบลวดลายวงจร การตรวจสอบคุณสมบัติ และหาค่าพารามิเตอร์ต่างๆ ของวงจรที่ใช้โปรแกรม HSPICE (เทคโนโลยี 0.8 $\mu$ m ของ MOSIS)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## PHASE-LOCKED LOOPS CIRCUIT DESIGN

Mr.KAHAT YOOYEN

Mr.PORNTHEP JINBUA

Adviser.VARAKORNKA SEMSUWAN

2004

### Abstract

This project is to study and design the digital phase-locked loop which consist of three main component namely phase detector, voltage-controlled oscillator(VCO) and low pass filter. Firstly, the study of three component are carried out and the design are then followed. Secondly, the designed three main component are connected to form the phase-locked loops. Thirdly, the programmable divider is connected in the feedback loop to form the frequency multiplier. Finally, the designed phase-locked loops simulated and layout to investigate it's performance and specifications using HSPICE (MOSIS 0.8 um CMOS Technology)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	
บทคัดย่อภาษาอังกฤษ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีพื้นฐานของเฟสล็อกคูล	2
2.1 ประวัติความเป็นมาและประเภทของเฟสล็อกคูล	2
2.2 หลักการทำงานพื้นฐานของเฟสล็อกคูล	3
2.2.1 ลักษณะของสัญญาณเฟสล็อกคูลในสภาวะล็อก	4
2.2.2 การพิจารณาสภาวะชั่วขณะของเฟสล็อกคูลในสภาวะล็อก	6
2.3 เสถียรภาพของเฟสล็อกคูลพื้นฐาน	8
2.4 เฟสล็อกคูลแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่(Charge-PumpPLL)	14
2.4.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	14
2.4.2 เสถียรภาพของเฟสล็อกคูลแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่	15
บทที่ 3	
3.1 องค์ประกอบพื้นฐานของเฟสล็อกคูล	21
3.1.1 ตัวคักจับเฟสแบบเอ็ทซ์ลูตซีฟออร์	21
3.1.2 ตัวคักจับเฟสแบบ เจ-เค ฟลิปฟลอป	24
3.1.3 ตัวคักจับเฟสแบบเฟส-ความถี่	25
3.1.4 การออกแบบและผลการทดลองตัวคักจับแบบเฟส-ความถี่	30
3.2 วงจรกรองความถี่ต่ำผ่าน	38
3.3 วงจรออสซิลเลเตอร์	40
3.3.1 หลักการพื้นฐานของวงจรออสซิลเลเตอร์	41
3.3.2 วงจรออสซิลเลเตอร์แบบริง(Ring Oscillator)	43
3.3.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator)	50
3.3.4 การออกแบบวงจรออสซิลเลเตอร์แบบควบคุมความถี่ได้	53
3.3.5 ผลการทดลองวงจรออสซิลเลเตอร์แบบควบคุมความถี่ได้	55

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	3.4 วงจรหารความถี่	60
	3.4.1 วงจรนับแบบไม่สัมพันธ์(Asynchronous counter)	60
	3.4.2 วงจรนับ โหมด N	61
	3.4.3 การออกแบบวงจรนับด้วยวิธีป้อนกลับ	62
	3.4.4 วงจรนับแบบสัมพันธ์	63
	3.4.5 การออกแบบและผลการทดลองวงจรนับ 8 บิต แบบไม่สัมพันธ์ (Asynchronous counter)	66
<b>บทที่ 4</b>	การออกแบบและผลการทดลองของเฟสล็อกคูลูป	68
	4.1 วงจรเฟสล็อกคูลูปแบบเอาต์พุตตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแส แฉกที่(Charge- Pump PLL)	68
	4.2 วงจรเฟสล็อกคูลูปแบบเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ (Tri-State)	72
	4.3 วงจรเฟสล็อกคูลูปแบบเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ (Tri-State)มีวงจรหาร N	77
<b>บทที่ 5</b>	การออกแบบลวดลายและผลการจำลองการทำงานจากลวดลายวงจร	81
<b>บทที่ 6</b>	บทสรุป	102
	ภาคผนวก	104
	กิตติกรรมประกาศ	109
	หนังสืออ้างอิง	110

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

เรื่อง	หน้า
รูป 2.1 การเข้าสู่ภาวะล็อกของเฟสล็อกคูลูป	3
(ก) เฟสเอ้าท์พุตจาก VCO กับเฟสของอินพุต	3
(ข) การปรับเฟสของวงจรถูกปรับเพื่อจำกัดเฟสผิดพลาด	3
รูป 2.2 องค์ประกอบของเฟสล็อกคูลูป	4
(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCO	4
(ข) องค์ประกอบที่ประกอบด้วย PD , VCO และ LPF	4
รูป 2.3 รูปคลื่นสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก	5
(ก) รูปคลื่นสัญญาณในแต่ละจุด	5
(ข) กราฟแสดงคุณสมบัติของ VCO และ PD	5
รูป 2.4 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของเฟสที่อินพุต	7
รูป 2.5 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของความถี่ที่อินพุต	8
รูป 2.6 การเปลี่ยนแปลงของเฟสกับเวลา	9
(ก) การเปลี่ยนแปลงของเฟสอย่างช้า ๆ	9
(ข) การเปลี่ยนแปลงของเฟสอย่างรวดเร็ว	9
รูป 2.7 รูปแบบเชิงเส้นของเฟสล็อกคูลูปชนิดที่หนึ่ง (type I PLL)	9
รูป 2.8 การตอบสนองของเฟสล็อกคูลูปต่อการเปลี่ยนแปลงความถี่แบบขั้นบันได	12
รูป 2.9 การตอบสนองของระบบเมื่อค่า $\zeta$ เปลี่ยนแปลง	13
รูป 2.10 กราฟโบคพล็อตแสดงเสถียรภาพของ type I PLL	13
รูป 2.11 ระบบที่ใช้ตัวค้ำจับเฟสแบบเฟส-ความถี่	14
รูป 2.12 วงจรเฟสล็อกคูลูปแบบเอ้าท์พุตเป็นแหล่งจ่ายกระแสคงที่	15
รูป 2.13 การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน	15
รูป 2.14 รูปแบบเชิงเส้นอย่างง่ายของเฟสล็อกคูลูปแบบเอ้าท์พุตเป็นแหล่งจ่ายกระแสคงที่	16
รูป 2.15 เสถียรภาพของเฟสล็อกคูลูปแบบเอ้าท์พุตเป็นแหล่งจ่ายกระแสคงที่	18
(ก) การเกิดเฟสชิฟของระบบที่ไม่มีเสถียรภาพ	18
(ข) การเกิดเฟสชิฟเพื่อการทำเพิ่มซีโรเข้าไปในลูป	18
รูป 2.16 การเพิ่มซีโรเข้าไปในวงจรเฟสล็อกคูลูปแบบเอ้าท์พุตเป็นแหล่งจ่ายกระแสคงที่	18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.17	การลดลงของเสถียรภาพของเฟสล็อกคู่แบบเอาท์พุตเป็น แหล่งจ่ายการแสดงที่เมื่อค่าของ $I_p K_{VCO}$ มีค่าลดลง	19
รูป 2.18	การเพิ่มตัวเก็บประจุเข้าไปในวงจรเพื่อลดค่ารีปเปิ้ล	20
รูป 3.1	คุณสมบัติของตัวดักจับเฟสในทางอุดมคติ	21
รูป 3.2	ตัวดักจับเฟสแบบเอ็กซ์คูลูซีฟออร์	21
รูป 3.3	รูปสัญญาณของตัวดักจับเฟสแบบเอ็กซ์คูลูซีฟออร์ (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก	22 22 22
รูป 3.4	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของเอ็กซ์คูลูซีฟออร์	23
รูป 3.5	ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป	24
รูป 3.6	สัญญาณของตัวดักเฟสแบบ J-K ฟลิปฟลอป (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก	24 24 24
รูป 3.7	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของ J-K ฟลิปฟลอป	25
รูป 3.8	หลักการของตัวดักจับเฟส-ความถี่ (ก) แสดงผลของเอาท์พุตเมื่ออินพุตมีเฟสต่างกัน (ข) แสดงเอาท์พุตเมื่ออินพุตมีความถี่ต่างกัน	26 26 26
รูป 3.9	การสร้างตัวดักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป	27
รูป 3.10	ตัวดักจับเฟสแบบเฟส-ความถี่กับเอาท์พุตแบบสามสถานะ	27
รูป 3.11	สถานะของตัวดักจับเฟสแบบเฟส-ความถี่	28
รูป 3.12	รูปสัญลักษณ์ของตัวดักจับเฟสแบบเฟส-ความถี่ (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก (ค) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นลบ	29 29 29 29
รูป 3.13	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของตัวดักจับเฟสแบบเฟส-ความถี่	30
รูป 3.14	วงจรดักจับเฟสแบบเฟส – ความถี่ที่ใช้ในการทดลอง	32
รูป 3.15	วงจรตัวดักจับเฟสแบบเฟส – ความถี่ในระดับเกท	32
รูป 3.16	วงจรซิมอสอินเวอร์เตอร์	32
รูป 3.17	วงจรซิมอสแนนเกท	33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 3.18	วงจรซีมอสอินเวอร์ท	33
รูป 3.19	สัญญาณเอาต์พุตของตัวคัทจัมเฟส-ความถี่ เมื่ออินพุต A มีเฟสนำหน้าอินพุต B	34
รูป 3.20	สัญญาณเอาต์พุตของตัวคัทจัมเฟส-ความถี่ เมื่ออินพุต A มีเฟสล้าหลังอินพุต B	35
รูป 3.21	สัญญาณเอาต์พุตของตัวคัทจัมเฟส-ความถี่ เมื่ออินพุต A มีความถี่มากกว่าอินพุต B	36
รูป 3.22	สัญญาณเอาต์พุตของตัวคัทจัมเฟส-ความถี่ เมื่ออินพุต A มีความถี่น้อยกว่าอินพุต B	37
รูป 3.23	วงจรกรองความถี่ต่ำผ่านที่ใช้งานกับเฟสล็อกคูลูป	38
	(ก) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ	38
	(ข) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ	39
	(ค) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ	39
รูป 3.24	การตอบสนองของวงจรกรองสัญญาณความถี่ต่ำผ่าน	40
	(ก) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ	40
	(ข) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ	40
	(ค) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ	40
รูป 3.25	ระบบที่มีการป้อนกลับแบบลบ	41
รูป 3.26	โบดพล็อตระหว่างระบบที่เกิดการออสซิลเลทกับระบบที่มีเสถียรภาพ	42
รูป 3.27	ผลของตำแหน่งโพลและรูปแบบการออสซิลเลท	43
	(ก) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทเพิ่มขึ้น	43
	(ข) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทคงที่	43
	(ค) ระบบที่มีเสถียรภาพการออสซิลเลทลดลงเป็นศูนย์	43
รูป 3.28	วงจรรขยายภาคเดียวที่มีการป้อนกลับ	44
รูป 3.29	วงจรรขยายสองภาคที่มีการป้อนกลับ	44
รูป 3.30	วงจรริงออสซิลเลเตอร์ที่สร้างจากวงจรรขยายสามภาค	45
รูป 3.31	รูปคลื่นของวงจรริงออสซิลเลเตอร์ที่สร้างจากวงจรรขยายสามภาค	46
รูป 3.32	รูปแบบเชิงเส้นของวงจรริงออสซิลเลเตอร์แบบสามภาค	46
รูป 3.33	ตำแหน่งโพลของระบบเมื่ออินตร้าขยายเปลี่ยนแปลง	47

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 3.34	วงจรริงออสซิลเลเตอร์แบบใช้ซีมอสอินเวอร์เตอร์	48
รูป 3.35	รูปคลื่นของวงจรริงออสซิลเลเตอร์เมื่อที่สภาวะแรกโหนดหนึ่งมีค่าเท่ากับ $V_{DD}$	48
รูป 3.36	วงจรริงชนิดออสซิลเลเตอร์	49
	(ก) วงจรริงออสซิลเลเตอร์แบบใช้อินเวอร์เตอร์	49
	(ข) วงจรริงออสซิลเลเตอร์แบบใช้วงจรถิฟเฟอร์เรนเซียล	49
รูป 3.37	คุณสมบัติของวงจรรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า	50
รูป 3.38	คุณสมบัติของวงจรร VCO ที่ไม่เป็นเชิงเส้น	51
รูป 3.39	วงจรรควบคุมความถี่ด้วยแรงดันแบบริงออสซิลเลเตอร์	52
รูป 3.40	วงจรรออสซิลเลเตอร์ ออกแบบโดยการประมาณค่าดีเลย์	53
รูป 3.41	วงจรรสำหรับการออกแบบวงจรรควบคุมความถี่ด้วยแรง ด้วยแรงดัน โดยใช้อินเวอร์เตอร์	54
รูป 3.42	วงจรรควบคุมความถี่ด้วยแรงดันที่ใช้ในการทดลอง 1 Delay cell	54
รูป 3.43	วงจรรควบคุมความถี่ด้วยแรงดันที่ใช้ในการทดลอง 1 Stage	56
รูป 3.44	แสดงผลการทดลองวงจรรควบคุมแรงดัน VCO	56
รูป 3.45	แสดงวงจรรออสซิลเลเตอร์ 3 state ที่ใช้ในการทดลอง	57
รูป 3.46	ผลการทดลองวงจรรควบคุมแรงดัน	58
รูป 3.47	ความถี่ที่ได้จากวงจรรควบคุมแรงดัน	58
รูป 3.48	แสดงผลการทดลองที่ความถี่ต่ำสุด 100 Hz	58
รูป 3.49	แสดงผลการทดลองที่ความถี่สูงสุด 370 MHz	59
รูป 3.50	สัญลักษณ์โดยทั่วไปของวงจรรนับ	60
รูป 3.51	วงจรรนับแบบไม่สัมพันธ์ขนาด 3 บิต แบบพับลง	61
รูป 3.52	วงจรรนับสิบ โดยการป้อนกลับ	62
รูป 3.53	วงจรรนับแบบสัมพันธ์ขนาด 2 บิต ชนิดนับขึ้น	63
รูป 3.54	ไดอะแกรมแสดงสถานะการนับของวงจรรนับ ขนาด 2 บิต แบบนับขึ้น	64
รูป 3.55	Excitation maps ของวงจรรนับแบบสัมพันธ์ ขนาด 2 บิต แบบนับขึ้น	65
รูป 3.56	วงจรรนับแบบสัมพันธ์ขนาด 2 บิตแบบนับขึ้น โดยใช้ดีฟลิป-ฟลอป	66
รูป 3.57	วงจรรนับแบบไม่สัมพันธ์ขนาด 8 บิต แบบนับขึ้น โดยใช้ J-K ฟลิปฟลอป	66
รูป 3.58	เอาท์พุท $Q_0$ ถึง $Q_4$ ของวงจรร นับแบบไม่สัมพันธ์เมื่อความถี่อินพุทเท่ากับ 10 MHz	67

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.1	วงจรเฟสล็อกแบบเอาต์พุตของตัวคักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่	68
รูป 4.2	รูปแบบเชิงเส้นของเฟสล็อกที่มีเอาต์พุตตัวคักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่	69
รูป 4.3	แรงดันที่วงจรกรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะล็อกที่ความถี่อินพุต 200 MHz	71
รูป 4.4	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 190 MHz	71
รูป 4.5	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 210 MHz	72
รูป 4.6	วงจรเฟสล็อกแบบเอาต์พุตของตัวคักจับเฟสความถี่แบบสามสถานะ(Tri-state)	72
รูป 4.7	รูปแบบเชิงเส้นของเฟสล็อกที่มีเอาต์พุตตัวคักจับเฟสความถี่แบบสามสถานะ (Tri-state)	73
รูป 4.8	แรงดันที่วงจรกรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะล็อกที่ความถี่อินพุต 200 MHz	75
รูป 4.9	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 190 MHz	76
รูป 4.10	การเปลี่ยนแปลงของแรงดันที่วงจรความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 210 MHz	76
รูป 4.11	ระบบของเฟสล็อกซึ่งตัวคักจับเฟสเป็นแบบเอาต์พุตแบบสามสถานะ (Tri-state)	77
รูป 4.12	รูปแบบเชิงเส้นของเฟสล็อกแบบดิจิทัล	77
รูป 4.13	แสดงวงจรเฟสล็อกเข้าสู่สภาวะล็อกเมื่อใส่วงจรหาร $N=8$ แบบ J-Kฟลิปฟลอป	80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 5.1	ขั้นตอนการสร้างวงจรรวม	81
รูป 5.2	ลวดลายทรานซิสเตอร์แบบไบโพล่าชนิด NPN	83
รูป 5.3	ลวดลายของมอสทรานซิสเตอร์ชนิด N	83
รูป 5.4	ลวดลายของมอสทรานซิสเตอร์ชนิด N ต่อถึงกัน	84
รูป 5.5	ลวดลายตัวต้านทานที่สร้างจาก Poly และ N-DIFF	85
รูป 5.6	ลวดลายตัวเก็บประจุแบบไดเรกตริกแบบ NMOS Capacitor	85
รูป 5.7	ขั้นตอนการออกแบบลวดลายเพื่อให้รูปแบบของชิพภายในวงจร	86
รูป 5.8	การทดลองลวดลายวงจรตัวดักจับเฟสและความถี่เมื่อเฟสและความถี่ A นำหน้า B	87
รูป 5.9	การทดลองลวดลายวงจรตัวดักจับเฟสและความถี่เมื่อเฟสและความถี่ B นำหน้า A	88
รูป 5.10	ความถี่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากการออกแบบวงจร	89
รูป 5.11	ความถี่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากลวดลายวงจร	89
รูป 5.12	ระบบเฟสล็อกคัลคูลูบซึ่งตัวดักจับเฟสแบบแหล่งจ่ายกระแสคงที่ (Charge-pump)	90
รูป 5.13	รูปแบบเชิงเส้นของเฟสล็อกคัลคูลูบแบบดิจิทัล	90
รูป 5.14	แสดงลวดลายวงจรเฟสล็อกคัลคูลูบเข้าสู่สภาวะล็อกเมื่อ ใส่วงจรหาร $N=8$ แบบ J-K ฟลิปฟลอป	93
รูป 5.15	ชิพเฟสล็อกคัลคูลูบแบบคูณ 8 ของความถี่อินพุท โดยใช้ เจ เค ฟลิปฟลอป	94
รูป 5.16	pseudo-NMOS inverter	96
รูป 5.17	New TSPC DFF with ratioed logic technique	96
รูป 5.18	วงจร D-FF TSPC	97
รูป 5.19	ลอจิก NAN D-FF	97
รูป 5.20	วงจรที่ใช้ในการออกแบบ Dual-modulus prescaler	98
รูป 5.21	ลวดลายวงจรของ Dual-modulus prescaler	99
รูป 5.22	ชิพเฟสล็อกคัลคูลูบแบบคูณ 16 ของความถี่อินพุท โดยใช้ Prescaler	100
รูป 5.23	ชิพเฟสล็อกคัลคูลูบแบบคูณ 128 ของความถี่อินพุท โดยใช้ Prescaler	102

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

เรื่อง	หน้า
ตาราง 3.1 อัตราขยายต่อภาคของวงจรออสซิลเลเตอร์	49
ตาราง 3.2 อัตราส่วน $\left(\frac{W}{L}\right)$ ของ Voltage control oscillator	55
ตาราง 3.3 เปรียบเทียบแรงดัน กับความถี่วงจรออสซิลเลเตอร์	59
ตาราง 3.4 ค่าพารามิเตอร์ ของวงจรออสซิลเลเตอร์	59
ตาราง 3.5 สถานะการนับของวงจรมัลติไวมค 3	62
ตาราง 3.6 สถานะการนับของวงจรมัลติไวมค 2 บิต แบบนับขึ้น	64
ตาราง 3.7 การเปลี่ยนแปลงสถานะของวงจรมัลติไวมค 2 บิตแบบนับขึ้น	64
ตาราง 3.8 excitation map ของดีฟลิป-ฟลอป	65



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

เฟสโค้ดคูลูปเป็นอุปกรณ์หรือวงจรที่ใช้ในการรักษาอัตราการเปลี่ยนแปลงเฟสของสัญญาณ ระหว่างเฟสของสัญญาณเอาต์พุตกับสัญญาณอินพุตให้มีค่าเท่ากัน โดยจะมีผลทำให้มีความถี่เท่ากัน ด้วย จากคุณสมบัติดังกล่าว จึงมีการนำเฟสโค้ดคูลูปไปใช้งานอย่างกว้างขวาง เช่น ใช้ในการคิมอดสัญญาณและใช้ในการสร้างหรือกำเนิดความถี่ โดยองค์ประกอบพื้นฐานของเฟสโค้ดคูลูปมีอยู่สามส่วน คือ ตัวคักจับเฟส วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า และส่วนของวงจรรองความถี่ต่ำผ่าน ซึ่งองค์ประกอบในแต่ละส่วนก็มีหลายแบบ ดังนั้นเมื่อนำองค์ประกอบดังกล่าวมาประกอบกันเป็นเฟสโค้ดคูลูปก็จะได้เฟสโค้ดคูลูปหลายแบบเช่นกัน ซึ่งในแต่ละแบบก็จะมีคุณสมบัติการทำงานที่แตกต่างกัน การศึกษาทำความเข้าใจจึงเป็นเรื่องจำเป็นที่จะทำให้สามารถเลือกใช้และออกแบบได้เหมาะสมกับการประยุกต์ใช้งาน

ปฏิญานินพนธ์นี้เป็นการนำเสนอการศึกษาและแนวทางการออกแบบวงจรเฟสโค้ดคูลูป เนื่องจากองค์ประกอบพื้นฐานของเฟสโค้ดคูลูปประกอบสามส่วนดังกล่าว ดังนั้นเนื้อหาบทที่สองจึงเป็นรายละเอียดเกี่ยวกับหลักการดำเนินงานพื้นฐานของเฟสโค้ดคูลูปประกอบสามส่วนดังกล่าว ดังนั้นเนื้อหาบทที่สองจึงเป็นรายละเอียดเกี่ยวกับหลักการดำเนินงานพื้นฐานของเฟสโค้ดคูลูปและหลักการดำเนินงานของเฟสโค้ดคูลูปแต่ละรูปแบบ ส่วนบทที่สาม เป็นรายละเอียดเกี่ยวกับองค์ประกอบของเฟสโค้ดคูลูปตลอดจนการออกแบบและผลการทดลองขององค์ประกอบนั้น ซึ่งประกอบด้วย ตัวคักจับ เฟส วงจรรองความถี่ต่ำผ่านและวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า บทที่สี่เป็นการทดสอบว่าเพื่อนำส่วนประกอบดังกล่าวมาสร้างเป็นเฟสโค้ดคูลูป สามารถทำงานได้ถูกต้องหรือไม่ และบทสุดท้ายเป็นการสรุปผลการทดลอง ในส่วนการทดลองจะใช้โปรแกรมคอมพิวเตอร์เป็นตัวจำลองการทำงาน ของวงจรที่ออกแบบไว้ สามารถทราบผลการดำเนินงานของวงจรและสามารถปรับแต่งค่าพารามิเตอร์ต่าง ๆ ได้ตามต้องการเพื่อความถูกต้องมากที่สุด

### วัตถุประสงค์

1. ศึกษาการทำงานและการออกแบบวงจรตัวคักจับเฟส วงจรออสซิลเลเตอร์ และวงจรรองความถี่ต่ำที่ใช้งานในเฟสโค้ดคูลูป
2. สามารถออกแบบเฟสโค้ดคูลูปให้มีคุณสมบัติการทำงานได้ตามต้องการ
3. เข้าใจหลักการดำเนินงานของเฟสโค้ดคูลูปแบบต่าง ๆ และสามารถเลือกประยุกต์ใช้งานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีพื้นฐานของเฟสล็อกคูล

#### 2.1 ประวัติความเป็นมาและประเภทของเฟสล็อกคูล

เฟสล็อกคูลเป็นอุปกรณ์ที่ถูกสร้างขึ้นมาราวปี 1932 โดย ดี เบลเลสซิท (de Bellescize) วิศวกรชาวฝรั่งเศส โดยเฟสล็อกคูลได้เริ่มมีการนำมาประยุกต์ใช้งานในอุตสาหกรรมอย่างกว้างขวาง เมื่อมีการพัฒนาเทคโนโลยีทางด้านสิ่งประดิษฐ์สารกึ่งตัวนำจนสามารถสร้างออกมาในรูปแบบของวงจรรวม (Integrated Circuit) ได้

เฟสล็อกคูลในรูปแบบวงจรรวมสร้างขึ้นครั้งแรกในปี 1965 และเป็นอุปกรณ์ด้านอนาล็อกล้วนโดยใช้ วงจรคูลเป็นตัวดักจับเฟสและส่วนของวงจรรองความถี่ต่ำผ่าน (Low-pass filter, LPF) ใช้อุปกรณ์พาสซีฟหรือแอคทีฟ RC ฟิลเตอร์ และใช้วงจรออสซิลเลเตอร์ แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage Control Oscillator, VCO) เป็นตัวกำเนิดสัญญาณเอาท์พุทวงจรดังกล่าว เรียกว่า “ลิเนียร์เฟสล็อกคูล” (Linear Phase-Locked Loops, LPP)

นับแต่นั้นมาเฟสล็อกคูลได้รับการพัฒนาเรื่อยมา จนเข้าสู่ยุคของวงจรรวมดิจิทัลจึงมีการสร้างเฟสล็อกคูลแบบดิจิทัล (Digital Phase-Locked Loops, DPLL) ขึ้นมาในปี 1970 โดยตัวดักจับเฟสจะสร้างจากวงจรรวมดิจิทัล โดยใช้เอ็ทซ์คิวลชีฟหรือ J-K ฟลิปฟลอป แต่ยังมีบางส่วนยังคงเป็นวงจรรอนาล็อก ซึ่งก็คือส่วนของวงจรรองความถี่ต่ำผ่านยังคงใช้อุปกรณ์พาสซีฟประเภทตัวต้านทานและคาปาซิเตอร์อยู่

จากนั้นมาไม่นานเฟสล็อกคูลแบบดิจิทัลทั้งหมด (All Digital Phase-Locked Loops) ก็ถูกสร้างขึ้นซึ่งทุกส่วนของวงจรรวมเฟสล็อกคูลจะอยู่ในรูปแบบฟังก์ชันดิจิทัล หรือเป็นวงจรรวมดิจิทัลทั้งหมด ไม่จำเป็นต้องมีอุปกรณ์พาสซีฟ

นอกจากนี้วงจรรองความถี่ต่ำผ่านสามารถสร้างขึ้นได้โดยใช้ซอฟต์แวร์และฟังก์ชันของวงจรรวมเฟสล็อกคูลสามารถสร้างขึ้นได้โดยใช้โปรแกรมคอมพิวเตอร์สร้างเฟสล็อกคูลดังกล่าวเรียกว่า (Software Phase-Locked Loops, SPLL) ซึ่งเป็นการลดความยุ่งยากในกระบวนการสร้างอุปกรณ์สารกึ่งตัวนำที่ใช้ในวงจรรวมเฟสล็อกคูล

สรุปเฟสล็อกคูลมี 4 ประเภทคือ


1. เฟสล็อกคูลแบบลิเนียร์ (Linear Phase-Locked Loops, LPP)
2. เฟสล็อกคูลแบบดิจิทัล (Digital Phase-Locked Loops, DPLL)
3. เฟสล็อกคูลแบบดิจิทัลทั้งหมด (All Digital Phase-Locked Loops)
4. เฟสล็อกคูลแบบซอฟต์แวร์ (Software Phase-Locked Loops, SPLL)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 หลักการทำงานพื้นฐานของเฟสล็อกคูลูป

การทำงานของเฟสล็อกคูลูปในสภาวะล็อก คือการที่ความถี่เอาต์พุตจาก วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้ามีค่าเท่ากับความถี่อ้างอิงหรืออินพุตและอัตราการเปลี่ยนแปลงของเฟสอินพุตและเอาต์พุตเทียบกับเวลาจะมีค่าเท่ากัน

พิจารณาถึงการเข้าสู่สภาวะล็อก พิจารณารูป 2.1(ก) แสดงการเปรียบเทียบเฟส ระหว่างเอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือค็อกซ์ จะเห็นว่าที่ขอบขาขึ้นของ  $V_{VCO}$  จะเกิดมีเฟสผิดพลาดขึ้นเป็นเวลา  $\Delta t$  เมื่อเทียบกับ  $V_{CK}$  และเราต้องการกำจัดความผิดพลาดนี้ออกไปโดยกำหนดให้  $V_{cont}$  แรงดันอินพุตของ VCO โดยเมื่อ  $V_{cont}$  สูงขึ้นความถี่เอาต์พุตที่จะสูงขึ้นพิจารณา รูปที่ 2.1(ข) ความถี่ของ VCO เริ่มสูงขึ้นที่เวลา  $t = t_1$  วงจรจะมีการเพิ่มของเฟสอย่างรวดเร็วจนที่เวลา  $t = t_2$  ความผิดพลาดของเฟสจะมีค่าเป็นศูนย์และ  $V_{cont}$  กลับเข้าสู่สภาวะแรกโดยเฟสของเอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือค็อกซ์อินเฟสกัน



รูปที่ 2.1 การเข้าสู่สภาวะล็อกของเฟสล็อกคูลูป


(ก) เฟสเอาต์พุตจาก VCO กับเฟสของอินพุต

(ข) การปรับเฟสของวงจรเพื่อกำจัดเฟสผิดพลาด

จากหลักการข้างต้นทำให้เราสามารถทราบได้ว่าวงจรเฟสล็อกคูลูปแบบง่ายนั้นประกอบด้วยตัวดักจับเฟส (PD) และวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (VCO) ต่อกันในลักษณะป้อนกลับดังรูปที่ 2.2(ก) โดย PD จะเป็นตัวเปรียบเทียบเฟสระหว่าง  $V_{out}$  กับ  $V_{in}$  โดยจะให้ค่าแรงดันเฟสผิดพลาดออกมาไปปรับ VCO จนเฟสมีการปรับและเข้าสู่สภาวะล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตามต้องมีการปรับปรุงวงจรรูป 2.2(ก) เนื่องจาก เอาท์พุทของ PD หรือ  $V_{PD}$  ประกอบด้วยส่วนของแรงดันดีซีและแรงดันเอซีที่มีความถี่สูง ดังนั้นเพื่อให้แรงดันอินพุทของ VCO มีเฉพาะส่วนของดีซี เพื่อให้ความถี่เอาท์พุทออกมาคงที่ ต้องมีการใส่วงจรกรองความถี่ต่ำผ่านเข้าไป ระหว่างวงจร PD กับ VCO ดังรูป 2.2(ข) เพื่อกำจัดส่วนที่มีความถี่สูงออกไปโดย LPF ที่ใส่เข้าไป จะต้องมีอัตราขยายเป็นหนึ่งที่ความถี่ต่ำ



(ก)

(ข)

รูป 2.2 องค์ประกอบของเฟสล็อกคูลูป

(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCO

(ข) องค์ประกอบที่ประกอบด้วย PD, VCO และ LPF

พิจารณารูป 2.2(ก) เงื่อนไขวงจรภายใต้สภาวะล็อกคือ  $\phi_{out} - \phi_{in}$  จะต้องมีค่าคงที่และมีขนาดเล็กและจะต้องไม่เปลี่ยนแปลงกับเวลาเขียนความสัมพันธ์เป็นสมการได้ว่า

$$\frac{d\phi_{out}}{dt} - \frac{d\phi_{in}}{dt} = 0 \quad (2.1)$$

หรือก็คือ

$$\omega_{out} = \omega_{in} \quad (2.2)$$


โดยสรุปจะได้ว่าเมื่อเฟสล็อกคูลูปอยู่ในสภาวะล็อกเฟสของเอาท์พุทจาก VCO เมื่อเทียบกับ อินพุทจะต้องมีค่าผิดพลาดเฟสน้อยแต่ความถี่ทั้งสองจะต้องเท่ากัน

### 2.2.1 ลักษณะสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก

เมื่อวงจรเฟสล็อกคูลูปอยู่ในสภาวะล็อกรูปคลื่นสัญญาณในแต่ละจุดนั้นแสดงดังรูป 2.3(ก) โดย  $V_{out}$  กับ  $V_{in}$  จะมีความต่างเฟสหรือเฟสผิดพลาดน้อยมากแต่ความถี่จะเท่ากัน โดย PD เป็นตัวสร้างพัลส์ที่เกิดจากค่าเฟสผิดพลาดของอินพุทกับเอาท์พุท และ LPF จะกรองเอาเฉพาะแรงดันที่เป็นดีซีคือ  $V_{PD}$  ป้อนให้กับ VCO โดยพัลส์ขนาดเล็กใน  $V_{LPF}$  เรียกว่า ริปเปิ้ล (ripple)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณารูป 2.3(ก) พารามิเตอร์ที่ยังไม่ทราบค่าคือ  $\phi_0$  และระดับแรงดันคิซีของ  $V_{cont}$  สามารถหาค่าได้จากการพิจารณาโดยใช้กราฟแสดงคุณสมบัติของ PD และ VCO ดังแสดงในอยู่รูป 2.3(ข) โดยถ้าเฟสล็อกอยู่ในสภาวะล็อกแล้วความถี่ของอินพุตและเอาต์พุตจะมีค่าเท่ากัน โดยกำหนดให้มีค่าเท่ากับ  $\omega_1$  และทำให้แรงดันที่วงจร VCO ต้องการคือ  $V_1$  ดังในรูป 2.3(ก)



รูปที่ 2.3 รูปคลื่นสัญญาณของเฟสล็อกอยู่ในสภาวะล็อก

(ก) รูปคลื่นสัญญาณในแต่ละจุด

(ข) กราฟแสดงคุณสมบัติของ VCO และ PD

โดยขนาดแรงดัน  $V_1$  ได้จากส่วนของ PD ซึ่งเกิดจากค่าความผิดพลาดเฟส 0 จากกราฟคุณสมบัติของ PD และ VCO จะได้  $\omega_{out} = \omega_0 + K_{VCO} V_{cont}$  และ  $V_{PD} = K_{PD} \Delta\phi$  ทำให้ได้

$$V_1 = \frac{\omega_1 - \omega_0}{K_{VCO}} \quad (2.3)$$

และ

$$\phi_0 = \frac{V_1}{K_{PD}} \quad (2.4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \frac{\omega_1 - \omega_0}{K_{PD}K_{VCO}} \quad (2.5)$$

จากสมการ 2.5 ทำให้ทราบคุณสมบัติที่สำคัญสองประการคือ เมื่อความถี่อินพุตเกิดการเปลี่ยนแปลงจะทำให้เกิดความต่างเฟสหรือความผิดพลาดของเฟสขึ้น และค่าผิดพลาดของเฟสจะมีค่าต่ำเมื่อค่า  $K_{PD}K_{VCO}$  ต้องมีค่าสูง โดย  $K_{PD}$  ก็คือ ค่าอัตราการขยายของวงจรถักจับเฟสหรือ PD และ  $K_{VCO}$  คือ ค่าอัตราการขยายของวงจรรอสซิทเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

### 2.2.2 การพิจารณาสถานะชั่วขณะของเฟสล็อกในสถานะล็อก


เมื่อวงจรเฟสล็อกอยู่ในสถานะล็อกแล้วเกิดการเปลี่ยนแปลงเฟส หรือความถี่ที่อินพุตจะทำให้การพิจารณาหาผลการตอบสนองของเฟสล็อกเป็นอย่างไร

โดยจะพิจารณาเมื่อเกิดการเปลี่ยนแปลงของเฟสที่อินพุตก่อน โดยสมมติให้รูปแบบของอินพุตและเอาต์พุตเป็นดังนี้

$$V_{in}(t) = V_A \cos \omega_1 t \quad (2.6)$$

$$V_{out}(t) = V_B \cos(\omega_1 t + \phi_0) \quad (2.7)$$

โดยที่ไม่พิจารณาความถี่ฮาร์โมนิคที่สูงและ  $\phi_0$  คือค่าความผิดพลาดเฟสคงที่ ที่พิจารณารูป 2.4 จะเห็นว่าเฟสอินพุตมีการเปลี่ยนแปลงขึ้นในลักษณะเป็นขั้นคือ  $\phi_1$  และเกิดขึ้นที่เวลา  $t = t_1$  จะทำให้เฟสที่อินพุตมีค่าเท่ากับ  $\phi_{in} = \omega_1 t + \phi_{in}(t + t_1)^2$  ณ เวลานั้นเอาต์พุตของ LPF ยังไม่เพิ่มขึ้นอย่างทันทีทันใด และ VCO ยังคงออสซิลเลทที่ความถี่เดิมคือ  $\omega_1$



รูป 2.4 ผลการตอบสนองของเฟสล็อกคูลเมื่อมีการเปลี่ยนแปลงของเฟสที่อินพุต


หลังจากนั้นค่าความต่างเฟสของอินพุตกับเอาต์พุตค่อย ๆ เพิ่มขึ้นทำให้พัลส์ขึ้นที่เอาต์พุตของ PD และส่งผลให้เกิด  $V_{LPF}$  เพิ่มขึ้นผลลัพธ์คือทำให้ความถี่ของ VCO เพิ่มขึ้นเพื่อพยายามลดค่าผิดพลาดของเฟสที่สภาวะชั่วขณะนี้จะไม่เกิดการลื่นไถลขึ้นเนื่องจากค่าความผิดพลาดเฟส เปลี่ยนแปลงตามเวลา ภายหลังจากที่ความถี่ของ VCO เริ่มเปลี่ยนแล้วเฟสล็อกคูลจะกลับสู่สภาวะลื่นไถลตามเดิมโดย  $\omega_{out}$  จะกลับมาเท่ากับ  $\omega_1$  นั่นคือ  $V_{LPF}$  และ  $\phi_{out} - \phi_{in}$  จะกลับสู่ค่าเริ่มต้นตามเดิม โดยเมื่อ ลูบอยู่ในสภาวะสงบเอาต์พุตจะมีค่าเท่ากับ

$$V_{out}(t) = V_B \cos[\omega_1 t + \phi_0 + \phi_1 u(t - t_1)] \quad (2.8)$$

สิ่งที่สำคัญเมื่อลูบกลับเข้าสู่สภาวะลื่นไถลคือ พารามิเตอร์ทุกตัวจะกลับเข้าสู่สภาวะเริ่มต้นทั้งหมด คือ  $\phi_{out} - \phi_{in}$ ,  $V_{LPF}$  และค่าความถี่ของ VCO จะเท่ากับสภาวะเริ่มต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อไปเป็นการพิจารณาผลการตอบสนองของเฟสล็อกคูลูปเมื่อความถี่อินพุตเปลี่ยนแปลงชั่วขณะ โดยอินพุตเพิ่มขึ้นจากความถี่เดิม  $\Delta\omega$  ที่เวลา  $t = t_1$  ดังแสดงในรูป 2.5



รูป 2.5 ผลตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของความถี่ที่อินพุต

โดยความถี่เริ่มต้นของ VCO คือ  $\omega_1$  เมื่อความถี่อินพุตเปลี่ยน PD จะกำเนิดพัลส์ด้วยความกว้างค่อย ๆ เพิ่มมากขึ้นและ  $V_{LPF}$  จะมีค่าเพิ่มขึ้นจน  $\omega_{out}$  เข้าใกล้  $\omega_1 + \Delta\omega$  หรือก็คือความถี่อินพุตโดยเอาที่พู่จาก PD จะมีค่าลดลง ภายใต้อาوضاعสงบ ระดับแรงดันดีซีที่วงจรกรองความถี่มีค่าเท่ากับ  $(\omega_1 + \Delta\omega - \omega_0)/K_{VCO}$  จะเห็นได้ว่าการเปลี่ยนแปลงของเฟสหรือความถี่ที่อินพุตจะนำมาซึ่งระดับแรงดันเพื่อควบคุมความถี่ VCO เพื่อลดค่าเฟสผิดพลาดลง


### 2.3 เสถียรภาพของเฟสล็อกคูลูปแบบพื้นฐาน

การพิจารณาเกี่ยวกับเสถียรภาพของเฟสล็อกคูลูปจะต้องทราบฟังก์ชันถ่ายโอนของระบบดังนั้น ต้องพิจารณาหา  $\Phi_{out}(s)/\Phi_{in}(s)$  ทั้งแบบรูปเปิดและรูปปิด

พิจารณา  $\Phi_{out}(s)/\Phi_{in}(s)$  เป็นตัวออกให้ทราบถึงอะไรนั้นให้เปรียบเทียบกับฟังก์ชันถ่ายโอนของวงจรกรองความถี่อันดับหนึ่งอย่างง่ายคือ  $V_{out}(s)/V_{in}(s) = 1/(1 + s/\omega_0)$  จากฟังก์ชันถ่ายโอนจะเห็นว่าถ้า  $V_{in}$  เปลี่ยนแปลงอย่างรวดเร็ว  $V_{out}$  ไม่สามารถที่จะตามอินพุตได้ตลอดย่านที่เปลี่ยนแปลง ใน


ทำนองเดียวกัน  $\Phi_{out}(s)/\Phi_{in}(s)$  จะแสดงให้เห็นความสัมพันธ์ว่าเฟสของเอาต์พุตมีการเปลี่ยนแปลงไปกับเฟสของอินพุตอย่างไรเมื่อเฟสอินพุตมีการเปลี่ยนแปลงอย่างช้าหรือเร็ว

การเปลี่ยนแปลงของเฟสกับเวลาแสดงดังรูป 2.6 โดยรูป 2.6(ก) เป็นการเปลี่ยนแปลงของเฟสอย่างรวดช้า ๆ และรูป 2.6(ข) เฟสมีการเปลี่ยนแปลงอย่างรวดเร็ว



รูป 2.6 การเปลี่ยนแปลงของเฟสกับเวลา  
(ก) การเปลี่ยนแปลงของเฟสอย่างช้า ๆ  
(ข) การเปลี่ยนแปลงของเฟสอย่างเร็ว

พิจารณา  $\Phi_{out}(s)/\Phi_{in}(s)$  โดยทำการสร้างรูปแบบเชิงเส้นของเฟสล็อกคูปดังแสดงในรูป 2.7



รูป 2.7 รูปแบบเชิงเส้นของเฟสล็อกคูปชนิดที่หนึ่ง (type I PLL)

โดยพิจารณาจากรูป 2.7 ประกอบด้วยวงจร PD ซึ่งเอาต์พุตประกอบด้วยแรงดันคิซีมีค่าเท่ากับ  $K_{PD}(\phi_{out} - \phi_{in})$  โดยความถี่สูงจะถูกจำกัดทิ้งโดยวงจรกรองความถี่จะได้ฟังก์ชันถ่ายโอนของ PD ในรูปแบบวงจรมหาพหุคูณที่มีค่าอัตราขยายเท่ากับ  $K_{PD}$  และวงจร LPF เป็นวงจรแบบอันดับหนึ่งอย่างง่ายมีฟังก์ชันถ่ายโอนคือ  $1/(1 + s/\omega_{LPF})$  ในส่วนวงจร VCO มีฟังก์ชันถ่ายโอน คือ  $K_{VCO}/s$  ส่วน  $\Phi_{in}$  และ  $\Phi_{out}$  คืออินพุตและเอาต์พุตเฟส ตัวอย่างเช่น ถ้าผลรวมของอินพุตเฟสเป็นฟังก์ชันแบบขั้นบันได คือ  $\phi_{in}(t)$  นั่นคือ  $\Phi_{in} = \phi_{in}/s$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.7 ฟังก์ชันถ่ายโอนของรูปเปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) \Big|_{open} \quad (2.9)$$

$$= K_{PD} \frac{1}{1 + \frac{s}{\omega_{LPF}}} \frac{K_{VCO}}{s} \quad (2.10)$$

จากสมการ 2.10 แสดงให้เห็นว่าตำแหน่งโพลของระบบอยู่ที่  $s = -\omega_{LPF}$  และ  $s = 0$  โดยอัตราขยายจะเท่ากับ  $H(s) \Big|_{open}$  เพราะป้อนกับแบบเต็มที่เฟกเตอร์การป้อนกับเป็นหนึ่ง โดยระบบที่มีโพลหนึ่งตัวที่จุดกำเนิดเรียกว่า “ชนิดที่หนึ่ง” (type 1)

ต่อไปพิจารณาหาฟังก์ชันถ่ายโอนของระบบปิด ซึ่งมีความสำคัญมากโดยเฟสล็อคจะเข้าสู่สภาวะล็อกเมื่อ  $\phi_{out}$  เปลี่ยนแปลงเข้าใกล้  $\phi_{in}$  โดย  $s$  จะมีค่าเข้าใกล้ศูนย์ โดยฟังก์ชันถ่ายโอนของระบบปิดแสดงดังสมการ 2.11

$$H(s) \Big|_{close} = \frac{K_{PD} K_{VCO}}{\frac{s^2}{\omega_{LPF}} + s + K_{PD} K_{VCO}} \quad (2.11)$$

สิ่งที่เราต้องการคือ  $H(s) \Big|_{open}$  จะต้องมีค่าเข้าใกล้หนึ่งเมื่อ  $s$  มีค่าเข้าใกล้ศูนย์ นั่นก็คืออัตราขยายของลูมีค่าเป็นอนันต์ ภายใต้สภาวะดังกล่าวจะทำให้เฟสล็อคเข้าสู่สภาวะล็อก

จากสมการ 2.11 สามารถหาผลตอบสนองแบบขั้นบันได (step response) ของระบบชนิดที่หนึ่ง (type 1) ได้โดยการพิจารณาเปรียบเทียบกับทฤษฎีของระบบควบคุม (Control System) จากรูปแบบของสมการอันดับสองของระบบดังสมการ 2.12 นำมาเปรียบเทียบกับสมการ 2.11 เพื่อหาค่าพารามิเตอร์ต่าง ๆ ของระบบเพื่อวิเคราะห์ผลตอบสนองแบบขั้นบันไดของระบบแบบที่หนึ่ง (type 1)

$$H(s) = \frac{\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (2.12)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $\omega_n$  คือความถี่ธรรมชาติ (Natural frequency) และ  $\zeta$  คือตัวประกอบหน่วง (Damping factor) ซึ่งจากสมการ 2.11 ถ้าจัดให้อยู่ในรูปแบบบรรทัดฐานจะได้ค่าความถี่ธรรมชาติและค่าตัวประกอบหน่วงคือ

$$\omega_n = \sqrt{\omega_{LPF} K_{PD} K_{VCO}} \quad (2.13)$$

$$\zeta = \frac{1}{2} \sqrt{\frac{\omega_{LPF}}{K_{PD} K_{VCO}}} \quad (2.14)$$

และโพลของทั้งสองตัวของระบบอยู่ที่ตำแหน่ง

$$s_{1,2} = -\zeta\omega_n \pm \sqrt{\zeta^2 - 1}\omega_n^2 \quad (2.15)$$

$$s_{1,2} = (-\zeta \pm \sqrt{\zeta^2 - 1})\omega_n \quad (2.16)$$

โดยถ้า  $\zeta > 1$  โพลทั้งสองเป็นจำนวนจริงซึ่งจะทำให้ระบบเกิดโอเวอร์แดมและในทางตรงกันข้ามถ้า  $\zeta < 1$  โพลเป็นจำนวนจินตภาพจะได้ผลการตอบสนองของเอาต์พุตต่อความถี่อินพุตแบบขั้นบันไดโดย  $\omega_{in} = \Delta\omega(t)$  ผลของเอาต์พุตคือ

$$\omega_{out}(t) = \left\{ 1 - e^{-\zeta\omega_n t} \left[ \cos(\omega_n \sqrt{1 - \zeta^2} t) + \frac{\zeta}{\sqrt{1 - \zeta^2}} \sin(\omega_n \sqrt{1 - \zeta^2} t) \right] \right\} \Delta\omega(t) \quad (2.17)$$

$$= \left[ 1 - \frac{1}{\sqrt{1 - \zeta^2}} e^{-\zeta\omega_n t} \sin(\omega_n \sqrt{1 - \zeta^2} t + \theta) \right] \Delta\omega(t) \quad (2.18)$$

โดย  $\omega_{out}$  คือผลการเปลี่ยนแปลงของความถี่เอาต์พุต และ  $\theta$  มีค่าเท่ากับ

$$\theta = \sin^{-1} \sqrt{1 - \zeta^2} \quad (2.19)$$

รูปคลื่นเอาต์พุตแสดงดังรูป 2.8 จะเห็นว่ามีส่วนประกอบของรูปคลื่นไซน์โดยมีความถี่เท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega = \omega_n \sqrt{1 - \zeta^2} \quad (2.20)$$

และขนาดของรูปคลื่นชานนี้ดังกล่าวจะมีค่าลดลงด้วยค่าเวลาที่เท่ากับ  $(\zeta\omega_n)^{-1}$

การเข้าสู่สภาวะสงบของเฟสล็อกคูลูปอย่างรวดเร็วมีความจำเป็นในการนำไปใช้งาน จากสมการ 2.18 ค่าของเอ็กซ์โปเนนเชียลจะลดลงสัมพันธ์กับค่าของเทอม  $\zeta\omega_n$  โดยมีค่าเท่ากับ

$$\zeta\omega_n = \frac{1}{2} \omega_{LPF} \quad (2.21)$$


จากผลลัพธ์ที่ได้จะเห็นว่าจะต้องมีการเลือกระหว่างความสามารถเข้าสู่สภาวะสงบอย่างรวดเร็วกับแรงดันรีเซ็ตที่จะไปควบคุม VCO เช่น ถ้าต้องการให้  $\omega_{LPF}$  มีค่าต่ำเพื่อให้สามารถกำจัดความถี่สูงออกจากเอาต์พุต PD แต่มีค่าเวลาเข้าสู่สภาวะสงบ (Settling time) มาก



รูป 2.8 การตอบสนองของเฟสล็อกคูลูปต่อการเปลี่ยนแปลงความถี่แบบขั้นบันได

การเลือกค่าของ  $\zeta$  นั้นมีความสำคัญมาก ดังแสดงในรูป 2.9 แสดงผลการตอบสนองเมื่อค่า  $\zeta$  เปลี่ยนเป็นค่าหลายค่าโดยที่  $\omega_n$  มีค่าคงที่ โดยผลการตอบสนองจะไม่มีการกระเพื่อมเมื่อค่าของ  $\zeta < 1$  ดังนั้นการเลือกค่า  $\zeta$  จึงมีความสำคัญและนำมาซึ่งการต้องเลือกระหว่าง LPF และค่าเวลาเข้าสู่สภาวะสงบ (Settling time) และจากสมการ 2.5 ถ้าเราต้องการลดค่าความผิดพลาดเฟสให้น้อยลงจะต้องลดค่าของ  $K_{PD}K_{VCO}$  ลงแต่จากสมการ 2.14 จะทำให้  $\zeta$  เพิ่มขึ้นทำให้ระบบมีเสถียรภาพต่ำลง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.9 การตอบสนองของระบบเมื่อค่า  $\zeta$  เปลี่ยนแปลง

สรุปแล้วคุณสมบัติของเฟสล็อกคูปชนิดที่หนึ่ง (type I PLL) จะต้องมีการเลือกระหว่างค่าเวลาเข้าสู่สภาวะสงบ (Settling time), แรงดันริปเปิ้ลที่จะไปควบคุม VCO, ค่าผิดพลาดเฟสและเสถียรภาพของระบบ

การแสดงผลเสถียรภาพของระบบอาจแสดงได้ด้วยกราฟโบคพล็อตทั้งขนาดและความถี่ดังรูป 2.10 โดยใช้สมการ 2.10




รูป 2.10 กราฟโบคพล็อตแสดงเสถียรภาพของ type I PLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 เฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump PLL)

จากการพิจารณาเฟสล็อกคูลูปแบบที่หนึ่งจะเห็นว่ามีปัญหาในเรื่องที่จะต้องเลือกระหว่างค่าเวลาเข้าสู่สถานะสงบ (Settling time), แรงดันริปเปิ้ลที่จะไปควบคุม VCO, ค่าผิดพลาดเฟสและเสถียรภาพของระบบ นอกจากนั้นแล้วยังมีปัญหาในเรื่องของช่วงของการเข้าสู่ภาวะลอคมีค่าจำกัดโดยปัญหาของการได้มาซึ่งสถานะลอคของเฟสล็อกคูลูปคือ เริ่มแรกเมื่อวงจรทำงานหรือเมื่อจ่ายไฟ เลี้ยงให้วงจร ถ้าวงจรออสซิลเลเตอร์ทำงานที่ความถี่ห่างจากความถี่อินพุตคูลูปจะไม่ลอคโดยช่วงของการเข้าสู่ภาวะลอคจะขึ้นอยู่กับค่าของ  $\omega_{LPF}$  โดยลูปจะลอคเพียงกรณีเดียวคือ ความแตกต่างระหว่าง  $\omega_{in}$  กับ  $\omega_{out}$  จะต้องน้อยกว่า  $\omega_{LPF}$  แต่ก็ต้องเลือกอีกเช่นกัน เพราะถ้าหากเราให้  $\omega_{LPF}$  มีค่าต่ำก็จะทำให้ช่วงเข้าสู่การลอคมีค่าต่ำเช่นกัน

ปัญหาดังกล่าวแก้ไขโดยการเพิ่มตัวตรวจจับความถี่ (Frequency detector, FD) เข้าไปรวมกับส่วนของ PD ดังแสดงในรูป 2.11



รูป 2.11 ระบบที่ใช้ตัวตรวจจับเฟสแบบเฟส – ความถี่


โดย FD จะทำหน้าที่เปรียบเทียบความถี่ของอินพุตกับเอาท์พุทและจะทำให้วงจรรองความถี่ต่ำมีแรงดันเกิดขึ้นเป็นไปตามสัดส่วนของ  $\omega_{in} - \omega_{out}$  ซึ่งตัวตรวจจับเฟสแบบนี้เรียกว่า ตัวตรวจจับเฟสแบบเฟส – ความถี่ (Phase/Frequency Detector, PFD) ซึ่งหลักการการทำงานของ PFD จะกล่าวถึงต่อไปในหัวข้อตัวตรวจจับเฟส

### 2.4.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่

พิจารณารูป 2.12 เป็นวงจรเฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump PLL, CP PLL) โดยตัวตรวจจับเฟสเป็นแบบเฟส-ความถี่ หลักการทำงานของวงจรคือ เมื่อจ่ายไฟเลี้ยงให้วงจรค่าของ  $\omega_{out}$  อาจจะมีค่าที่ห่างจาก  $\omega_{in}$  ทำให้ PFD และส่วนของแหล่งจ่ายกระแสทำงานเกิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การปรับเปลี่ยนแรงดันที่ป้อนให้กับ VCO จนค่าความถี่ของ  $\omega_{out}$  มีค่าใกล้เคียงกับอินพุต  $\omega_{in}$  จากนั้น PFD จะทำหน้าที่เหมือน PD ดำเนินกระบวนการเข้าสู่สภาวะล๊อคโดยเมื่อลูปอยู่ในสภาวะล๊อคค่าความต่างเฟสอินพุตกับเอาต์พุตเท่ากับศูนย์ส่วนของแหล่งจ่ายกระแสไม่ทำงาน




รูป 2.12 วงจรเฟสล๊อคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่

พิจารณาการทำงานของวงจรรูป 2.12 โดยไม่คิดผลของพัลส์รีเซ็ตที่มีขนาดเล็กที่  $Q_A$  และ  $Q_B$  โดยสมมติให้หลังจากเกิดการล๊อค  $\omega_{in} - \omega_{out}$  มีค่าเท่ากับศูนย์ PFD จะให้  $Q_A = Q_B = 0$  ในส่วนของแหล่งจ่ายกระแสยังไม่ทำงานทำให้แรงดัน  $C_p$  ยังมีค่าคงที่

2.4.2 เสถียรภาพของเฟสล๊อคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่

การพิจารณาถึงเสถียรภาพจะต้องสร้างรูปแบบเชิงเส้นของระบบและพิจารณาฟังก์ชันถ่ายโอน การจะสร้างรูปแบบเชิงเส้น ได้นั้นต้องรู้ค่าฟังก์ชันถ่ายโอนของแต่ละส่วน



รูป 2.13 การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาค่าฟังก์ชันถ่ายโอนเมื่อนำส่วนของ PFD/CP/LPF มารวมกันโดยใช้ LPF เป็นค่าปาดิเตอร์ตัวเดียว โดยการสมมติให้คาบเวลาของความถี่อินพุตคือ  $T_{in}$  และค่ากระแสที่ใช้ในการชาร์จและดิสชาร์จคือ  $\pm I_p$  ดังแสดงในรูป 2.13 โดยมีอินพุตสองอินพุต A และ B และที่เวลาเริ่มต้นมีค่าความต่างเฟสเท่ากับศูนย์ และเมื่อถึงที่เวลา  $t=0$  เฟสของอินพุต B มีการเปลี่ยนแปลงแบบขั้นบันไดคือ  $\phi_0$  โดยความต่างเฟสมีค่าเท่ากับ  $\Delta\phi = \phi_0 u(t)$  ทำให้  $Q_A$  เกิดพัลส์ออกมาอย่างต่อเนื่องและมีค่าเท่ากับ  $\phi_0 T_{in} / (2\pi)$  และค่าเอาต์พุตจะเพิ่มขึ้นโดยไม่คิดผลของพัลส์รีเซ็ตที่มีขนาดเล็กจะมีค่าเท่ากับ  $(I_p / C_p) \phi_0 T_{in} / (2\pi)$  โดยการประมาณส่วนที่เป็นฟันเลื่อยเป็นเส้นตรงดังนั้นความชันของ  $V_{out}$  คือ  $(I_p / C_p) \phi_0 T_{in} / (2\pi)$  และสามารถเขียนได้อีกแบบดังสมการ

$$V_{out}(t) = \frac{I_p}{2\pi C_p} t \cdot \phi_0 u(t) \tag{2.22}$$

จากผลการตอบแบบอิมพัลส์จะได้

$$h(t) = \frac{I_p}{2\pi C_p} u(t) \tag{2.23}$$


และจะได้ฟังก์ชันถ่ายโอนคือ

$$\frac{V_{out}}{\Delta\phi}(s) = \frac{I_p}{2\pi C_p} \cdot \frac{1}{s} \tag{2.24}$$

โดยจากฟังก์ชันถ่ายโอนจะเห็นว่า PFD/CP/LPF เมื่อต่อร่วมกันจะทำให้เกิดโพลขึ้นหนึ่งตัวที่จุดกำเนิดดังเช่นที่ได้เขียนไว้ในเฟสลอคคูลูปชนิดที่หนึ่งซึ่งจะอยู่ในเทอม  $K_{VCO}/S$  และเทอมของ  $I_p/(2\pi C_p)$  เรียกว่าอัตราขยายของ PFD เขียนแทนด้วย  $K_{PFD}$

พิจารณาสรางรูปแบบเชิงเส้นของเฟสลอคคูลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสที่ได้ดังรูป

2.14



รูป 2.14 รูปแบบเชิงเส้นอย่างง่ายของเฟสลอคคูลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสที่ได้ดังรูป

จากรูป 2.14 จะได้ฟังก์ชันถ่ายโอนแบบเปิดคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{\phi_{out}}{\phi_{in}}(s)|_{open} = \frac{I_p}{2\pi C_p} \cdot \frac{K_{VCO}}{s^2} \quad (2.25)$$

พิจารณาจากฟังก์ชันถ่ายโอนจะเห็นว่าอัตราขยายของลูปมีโพลอยู่สองโพลที่จุดกำเนิด ซึ่งเราเรียกระบบนี้ว่า “แบบที่สอง” (type II) และกำหนด  $H(s)$  คือฟังก์ชันถ่ายโอนของลูปปิดจะได้

$$H(s) = \frac{\frac{I_p K_{VCO}}{2\pi C_p}}{s^2 + \frac{I_p K_{VCO}}{2\pi C_p}} \quad (2.26)$$

โดยลูปปิดมีโพลเป็นจำนวนจินตภาพอยู่ที่ตำแหน่ง

$$s_{1,2} = \pm j \sqrt{\frac{I_p K_{VCO}}{2\pi C_p}} \quad (2.27)$$


ซึ่งระบบมีอัตราขยายของลูปดังสมการ 2.25 จะไม่มีเสถียรภาพเนื่องจากมีโพลอยู่ที่จุดกำเนิดถึงสองโพลทำโดยแต่ละโพลทำให้เกิดเฟสชิฟไป  $90^\circ$  ดังนั้น ระบบนี้จึงมีผลรวมของเฟสชิฟ  $180^\circ$  ซึ่งแสดงดังรูป 2.15(ก) ระบบอาจเกิดการออสซิลเลทที่จุดอัตราขยายตัดแกนความถี่ได้

เพื่อแก้ไขให้ระบบมีเสถียรภาพจะต้องทำให้ผลรวมของเฟสชิฟมีค่าน้อยกว่า  $180^\circ$  คือที่จุดอัตราขยายตัดแกนความถี่เฟสชิฟต้องมีค่าน้อยกว่า  $180^\circ$  ดังแสดงในรูป 2.15(ข) สามารถทำได้โดยการทำให้เกิดซีโรขึ้นในลูปด้วยการเพิ่มตัวต้านทานต่ออนุกรมกับคาปาซิเตอร์ในวงจรกรองความถี่ต่ำผ่านดังรูป 2.16 จะทำให้ฟังก์ชันถ่ายโอนของ PFD/CP/LPF ต่อรวมกันมีค่าเท่ากับ

$$\frac{V_{out}}{\Delta\phi}(s) = \frac{I_p}{2\pi} \left( R_p + \frac{1}{C_p s} \right) \quad (2.28)$$

และฟังก์ชันถ่ายโอนลูปเปิดเท่ากับ


$$\frac{\phi_{out}}{\phi_{in}}(s)|_{open} = \frac{I_p}{2\pi} \left( R_p + \frac{1}{C_p s} \right) \frac{K_{VCO}}{s} \quad (2.29)$$



รูป 2.15 เสถียรภาพของเฟสล็อกแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่

(ก) การเกิดเฟสชิฟของระบบที่ไม่มีเสถียรภาพ

(ข) การเกิดเฟสชิฟเพื่อทำการเพิ่มซีโรเข้าไปในลูป



รูปที่ 2.16 การเพิ่มซีโรเข้าไปในวงจรเฟสล็อกแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ และฟังก์ชันถ่ายโอนของระบบปิดมีคือ  $H(s)$  ค่าเท่ากับ

$$H(s) = \frac{\frac{I_p K_{VCO}}{2\pi C_p} (R_p C_p s + 1)}{s^2 + \frac{I_p}{2\pi} K_{VCO} R_p s + \frac{I_p}{2\pi C_p} K_{VCO}} \quad (2.30)$$


จากฟังก์ชันถ่ายโอนลูปปิดจะมีซีโรอยู่หนึ่งตัวที่ตำแหน่ง  $s_z = -1/(R_p C_p)$  และทำการพิจารณา เช่นเดียวกับชนิดที่หนึ่ง (type I) เพื่อหาค่า  $\omega_n$  และ  $\zeta$  ซึ่งจะได้ค่าดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_n = \sqrt{\frac{I_p K_{VCO}}{2\pi C_p}} \quad (2.31)$$

$$\zeta = \frac{R_p}{2} \sqrt{\frac{I_p C_p K_{VCO}}{2\pi}} \quad (2.32)$$


เมื่อพิจารณาเสถียรภาพของระบบแบบที่สอง (type II) จะเห็นว่ามีความแตกต่างจากแบบที่หนึ่ง (type I) เมื่อนำสมการ 2.29 เมื่อวิเคราะห์โดยวาดกราฟโพลพล็อตแสดงทั้งขนาดและเฟสของระบบจะได้ดังรูป 2.17 โดยค่า  $I_p K_{VCO}$  มีค่าลดลงจะทำให้จุดที่อันตรรกษายัดคั่นแกนความถี่เข้าใกล้จุดกำเนิดมากขึ้นทำให้เฟสแมจิ้น (Phase margin) ลดน้อยลง



รูป 2.17 การลดลงของเสถียรภาพของเฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่เมื่อค่าของ  $I_p K_{VCO}$  มีค่าลดลง

เฟสล็อกคูลูปแบบที่สองที่มีการปรับปรุงแล้วดังรูป 2.16 ยังมีข้อเสียอยู่คือ ในส่วนของวงจรจ่ายกระแสคงที่ซึ่งต่ออนุกรมอยู่กับ  $R_p$  และ  $C_p$  เมื่อมีกระแสจ่ายให้กับส่วนของวงจรกรองความถี่จะทำให้ได้แรงดันที่จะไปควบคุมการออสซิลเลทมีค่าเพิ่มขึ้นสูงมากจากสภาวะปกติ ซึ่งสภาวะที่ทำให้  $V_{cont}$  เกิดการกระเพื่อมขึ้น (Voltage jump) จะทำให้เกิดรีปเปิ้ลขึ้นซึ่งจะมีผลทำให้เกิดภาวะไม่สงบขึ้น VCO ทำให้เอาท์พุทเฟสแอ่งเพื่อลดปัญหาดังกล่าว ให้เบาบางลงกระทำได้โดยนำตัวเก็บประจุตัวที่สองมาต่อขนานกับ  $R_p$  และ  $C_p$  ดังแสดงในรูป เพื่อเป็นการกำจัดกระเพื่อมที่เกิดขึ้นในช่วงแรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.18 การเพิ่มตัวเก็บประจุเข้าไปในวงจรเพื่อลดค่าริบเปิ้ล


โดยค่าของตัวเก็บประจุที่เพิ่มเข้าจะมีค่าประมาณหนึ่งในห้าหรือหนึ่งในสิบของ  $C_p$  เพื่อให้ตอบสนองของระบบปิดทั้งทางความถี่และเวลายังคงไม่เปลี่ยนไปจากเดิม

### บทที่ 3

## องค์ประกอบพื้นฐานของเฟสล็อกคูล

### 3.1 ตัวตรวจจับเฟส (Phase Detector)

ตัวตรวจจับเฟส (Phase Detector) หรือ PD คือวงจรที่เอาต์พุตเฉลี่ย  $V_{out}$  หรือ  $V_d$  มีขนาดสัมพันธ์กับความต่างเฟส  $\Delta\phi$  ระหว่างสองอินพุต ในทางอุดมคติความสัมพันธ์ระหว่างเอาต์พุตเฉลี่ย  $V_{out}$  กับ  $\Delta\phi$  จะมีลักษณะเป็นเชิงเส้นดังแสดงในรูป 3.1




รูป 3.1 คุณสมบัติของตัวตรวจจับเฟสในทางอุดมคติ

โดยเส้นตัดผ่านจุดกำเนิดที่  $\Delta\phi = 0$  และอัตราขยายของ PD คือความชันของเส้นกราฟ คือ  $K_{PD}$  หน่วยคือ V/rad

ตัวตรวจจับเฟสที่นิยมนำมาใช้ในงานดิจิทัลเฟสล็อกคูล คือ แบบเอ็กซ์คลูซีฟออร์ แบบ J-K ฟลิปฟลอป และแบบเฟส-ความถี่

#### 3.1.1 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์




รูป 3.2 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวคักจับเฟสแบบเอ็กซ์คูลชีฟออร์เป็นตัวคักจับเฟสแบบง่ายที่สุด โดยการใช้เอ็กซ์คูลชีฟออร์เกทซึ่งมีคุณสมบัติ คือถ้าสัญญาณอินพุตเหมือนกับเอาท์พุทจะเป็นศูนย์แต่ถ้าสัญญาณอินพุตต่างกัน จะได้เอาท์พุทเป็นหนึ่งหรือ เมื่ออินพุทมีความต่างเฟสกันจะได้เอาท์พุทสัมพันธ์กับอินพุตดังแสดงในรูป 3.2

โดยสัญญาณในวงจรเฟสล็อคแบบคิจิตอลจะเป็นสัญญาณคิจิตอล ซึ่งกำหนดให้เป็นสัญญาณอินพุตทั้งสองคือ  $V_1$  และ  $V_2'$  เป็นสัญญาณรูปคลื่นสี่เหลี่ยมที่สมมาตรจากรูป 3.3 แสดงความแตกต่างของค่าผิดพลาดเฟส เมื่อค่าผิดพลาดเฟสเท่ากับศูนย์ สัญญาณ  $V_1$  และ  $V_2'$  จะต่างเฟสกัน 90 องศา ดังรูป 3.3(ก) ดังนั้นสัญญาณเอาท์พุท  $V_d$  ซึ่งเป็นสัญญาณคลื่นสี่เหลี่ยมจะมีค่าเป็น 2 เท่า ของสัญญาณอินพุตและค่า Duty Cycle ของสัญญาณ  $V_d$  จะมีค่าเท่ากับ 50 เปอร์เซ็นต์ เมื่อถูกรองด้วยวงจรกรองความถี่จะพิจารณาเพียงค่าของ  $V_d$  ซึ่งแสดงได้โดยเส้นประดังรูป ดังรูป 3.3(ก) ค่าเฉลี่ยของ  $V_d$  คือ  $\bar{V}_d$  จะคิดตามหลักของค่าระดับลอจิกทั้งสอง โดยถ้าเอ็กซ์คูลชีฟออร์ถูกจ่ายกำลังโดยจ่ายกำลังไฟโดยแหล่งจ่ายไฟ 5 โวลท์  $V_d$  จะมีค่าประมาณ 2.5 โวลท์ซึ่งค่าแรงดัน ณ จุดนี้ จะเป็นจุดสงบของเอ็กซ์คูลชีฟออร์ และกำหนดให้  $\bar{V}_d = 0$  V เมื่อสัญญาณเอาท์พุท  $V_2'$  มีค่ามากกว่าสัญญาณอ้างอิง  $V_1$  ค่าเฟสผิดพลาด  $\theta_e$  จะมีค่าไปในทางบวกซึ่งแสดงดังรูป 3.3(ข) โดยค่า duty cycle จะมีค่ามากกว่า 50 เปอร์เซ็นต์ค่าของ  $V_d$  เฉลี่ยก็จะมีค่าเป็นบวก ซึ่งแสดงดังเส้นประในสัญญาณ  $V_d$



รูป 3.3 สัญญาณของตัวคักจับเฟสแบบเอ็กซ์คูลชีฟออร์


(ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์

(ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปได้ว่าค่าเฉลี่ยของ  $V_d$  จะมีค่ามากที่สุดเมื่อค่าเฟสผิดพลาด  $\theta_c = 90$  องศาและมีค่าน้อยสุดเมื่อค่าเฟสผิดพลาด  $\theta_c = -90$  องศา ซึ่งจะได้กราฟคุณสมบัติดังรูป 3.4 ค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็กซ์คูลซีฟออร์ จะอยู่ในรูปฟังก์ชันสามเหลี่ยมของค่าเฟสผิดพลาด โดยช่วงค่าเฟสผิดพลาด คือ  $-90^\circ < \theta_c < 90^\circ$  จะเป็นตัวบังคับ ดังนั้นจึงสามารถกำหนดค่า  $V_d$  เฉลี่ยได้เป็นสมการ 3.1

$$V_d = K_d \theta_c \quad (3.1)$$



รูป 3.4 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็กซ์คูลซีฟออร์

ในกรณีของชุดเปรียบเทียบแบบเอ็กซ์คูลซีฟออร์ ค่าเกณฑ์ของตัวตรวจจับเฟส  $K_d$  จะเป็นค่าคงที่เมื่อกำหนดให้แรงดันของแหล่งจ่ายไฟที่จ่ายให้กับเอ็กซ์คูลซีฟออร์ คือ  $V_{DD}$  และศูนย์โดยกำหนดระดับลอจิก คือ  $V_{DD}$  และศูนย์ ดังนั้น  $K_d$  จะมีค่าดังสมการ 3.2


$$K_d = \frac{V_{DD}}{\pi} \quad (3.2)$$

คุณสมบัติโดยสรุปของตัวตรวจจับเฟสแบบเอ็กซ์คูลซีฟออร์เมื่อนำมาใช้ในเฟสล็อกคูล


1. ขณะยังไม่มีสัญญาณอินพุตเข้ามาเอาต์พุตของเอ็กซ์คูลซีฟออร์จะมีค่าเท่ากับ  $V_{DD}/2$  ทำให้เฟสล็อกคูลทำงานอยู่ที่ความถี่กลาง
2. เมื่ออยู่ในสภาวะล็อกเอาต์พุตของเอ็กซ์คูลซีฟออร์จะมีค่า Duty Cycle 50 เปอร์เซ็นต์ ดังนั้น VCO ที่ใช้งานร่วมกันจะต้องให้อาต์พุตที่มีค่า Duty Cycle เท่ากับ 50 เปอร์เซ็นต์ด้วย
3. ตรวจจับเฟสแบบเอ็กซ์คูลซีฟออร์สามารถล็อกที่ความถี่ฮาร์โมนิกได้ ดังนั้น พยายามอย่าใช้งานที่ความถี่ซึ่งมีค่าความถี่ฮาร์โมนิกของสัญญาณตรงกับย่านความถี่ของ VCO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.2 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป



รูป 3.5 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป




รูป 3.6 สัญญาณของตัวดักเฟสแบบ J-K ฟลิปฟลอป

- (ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์  
 (ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

J-K ฟลิปฟลอป จะทำงานโดยเมื่อขา J อินพุต ถูกกระตุ้นทำให้สถานะของฟลิปฟลอปเป็นสถานะ 1 ( $Q=1$ ) และที่ขา K อินพุตถูกกระตุ้นทำให้สถานะฟลิปฟลอปเป็นสถานะ 0 ( $Q=0$ ) ดังรูป 3.6(ก) ซึ่งแสดงรูปสัญญาณของ JK-ฟลิปฟลอปในกรณี  $\theta_c = 0$  เมื่อไม่มีค่าเฟสผิดพลาด  $V_1$  และ  $V_2'$  จะมีเฟสตรงข้ามกัน ค่าเอาต์พุต  $V_d$  จะมีค่าเป็นค่าสัญญาณสี่เหลี่ยมสมมาตร โดยมีคาบเหมือนกับความถี่อ้างอิง ซึ่งในสถานะนี้  $\bar{V}_d$  เฉลี่ยจะมีค่าเท่ากับศูนย์ ถ้าค่าเฟสผิดพลาดมีค่าไปในทางบวก ดังรูป 3.6(ข) ค่า Duty Cycle การทำงานของ  $V_d$  จะมีค่ามากกว่า 50% และ  $\bar{V}_d$  จะมีค่าเป็นบวก และ  $\bar{V}_d$  จะมีค่าสูงสุดเมื่อค่าเฟสผิดพลาดมีค่าเท่ากับ 180 องศา และมีค่าต่ำสุดเมื่อเฟสผิดพลาดมีค่า  $-180$  องศา ถ้ารูปกราฟของ  $V_d$  ต่อ  $\theta_c$  ซึ่งแสดงดังรูป 3.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.7 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$ เฉลี่ยของ J-K ฟลิปฟลอป

โดยมีคุณลักษณะเป็นฟังก์ชันเส้นตรง และมีช่วงพิสัยเฟสเท่ากับ  $-180^\circ < \theta_c < 180^\circ$  ค่าเฉลี่ยสัญญาณ  $V_d$  ที่มีผลต่อ  $\theta_c$  สามารถกำหนดได้จาก

$$\overline{V_d} = K_d \theta_c \quad (3.3)$$

และค่าอัตราขยายของตัวคักเฟสแบบ J-K ฟลิปฟลอป  $K_d$  จะมีค่าดังสมการ 3.4


$$K_d = \frac{V_{DD}}{2\pi} \quad (3.4)$$

### 3.1.3 ตัวคักจับเฟสแบบเฟส-ความถี่

ตัวคักจับเฟสแบบเฟส-ความถี่ เป็นตัวจับเฟสที่เปรียบเทียบความแตกต่างทั้งความถี่และเฟสของอินพุตกับเอาต์พุต จากที่ได้กล่าวมาแล้วในหัวข้อของเฟสล็อกคัลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ เมื่อเฟสล็อกคัลูปทำงานที่สถานะเริ่มต้นหรือเมื่อจ่ายไฟเลี้ยงให้วงจรความถี่เอาต์พุตอาจอยู่ห่างจากความถี่อินพุตมาก สถานะนี้เฟสล็อกคัลูปไม่สามารถเข้าสู่สถานะล็อกได้ดังนั้นจึงมีการเพิ่มตัวคักจับความถี่เพิ่มเข้ามา โดยเมื่อเกิดสถานะที่ความถี่เอาต์พุตห่างจากอินพุตจะเกิดแรงดันขึ้น มาควบคุมความถี่เอาต์พุตให้มีค่าเข้าใกล้อินพุต และต่อมาจากนั้นตัวคักจับเฟส-ความถี่จะทำงานเหมือนตัวคักจับเฟสและดำเนินกระบวนการให้เข้าสู่สถานะล็อก

หลักการการทำงานของตัวคักจับเฟส-ความถี่ แสดงดังรูป 3.8 โดยจากรูปอินพุตของวงจรจะมีสองอินพุต A และ B โดยตัวคักจับเฟสจะตรวจจับที่ขอบขาขึ้นหรือลงของพัลส์เท่านั้น และจะแสดงผลออกมาที่เอาต์พุต โดยถ้ากำหนดสถานะเริ่มต้น  $Q_A = Q_B = 0$  หลังจากนั้นเฟสอินพุต A นำหน้าอินพุต B จะทำให้เอาต์พุต  $Q_A = 1, Q_B = 0$  และจะอยู่ในสถานะนี้ตลอดจนกระทั่งอินพุต B มีค่าระดับลอจิกสูง ที่สถานะนี้  $Q_A$  จะกลับสู่ค่าศูนย์ดังแสดงในรูป 3.8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.8 หลักการของตัวดักจับของเฟส – ความถี่  
 (ก) สัญญาณเอาต์พุตเมื่ออินพุตมีเฟสต่างกัน  
 (ข) สัญญาณเอาต์พุตเมื่ออินพุตมีความถี่ต่างกัน


โดยรูป 3.8(ก) อินพุตทั้งสองมีความถี่เท่ากันแต่เฟสของอินพุต A นำหน้า B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาโดยมีความกว้างเท่ากับช่วงของความต่างเฟส  $\phi_A - \phi_B$  โดย  $Q_B$  ยังคงเป็นศูนย์ และรูป 3.8(ข) เมื่อความถี่ของอินพุต A มากกว่าอินพุต B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาและ  $Q_B$  ยังคงเป็นศูนย์ ในทางตรงกันข้ามถ้าเฟสอินพุต A ล้าหลัง B หรือความถี่ของอินพุต A น้อยกว่าอินพุต B จะได้พัลส์เอาต์พุต  $Q_B$  ออกมาโดย  $Q_A$  ยังคงเป็นศูนย์โดยระดับดีซีของ  $Q_A$  และ  $Q_B$  จะเป็นตัวบอกให้ทราบถึง  $\phi_A - \phi_B$  หรือ  $\omega_A - \omega_B$  โดยเอาต์พุต  $Q_A$  และ  $Q_B$  เรียกว่า “UP” และ “DOWN”

จากคุณสมบัติของตัวดักจับเฟส – ความถี่ดังกล่าวสามารถที่จะสร้างตัวดักจับเฟส – ความถี่ได้ โดยการใช้ D ฟลิปฟลอปมาสร้างเป็นวงจรดังรูป 3.9 โดยเอาต์พุตจะมีคุณสมบัติเหมือนตัวดักจับเฟส – ความถี่



รูป 3.9 การสร้างตัวคักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป

พิจารณาตัวคักจับเฟสแบบเฟส-ความถี่จะเห็นว่าเอาท์พุตจะมีสองจุดจะต้องมีการรวมเอาท์พุตเป็นจุดเดียวนำไปขับวงจรความถี่ โดยการรวมมีอยู่ด้วยกันสองวิธีคือ แบบแรกใช้เป็นลักษณะแหล่งจ่ายกระแสคงที่ดังได้กล่าวถึงแล้วในหัวข้อเฟสล็อกคัลรูปแบบเอาท์พุตเป็นแหล่งจ่ายกระแสคงที่แบบที่สองใช้เป็นเอาท์พุตแบบสามสถานะ ซึ่งแบบนี้จะมีข้อเสียคือ ถ้าแหล่งจ่ายไฟเลี้ยงไม่คงที่มีริปลี่จะทำให้ระบบไม่มีเสถียรภาพ โดยตัวคักเฟสแบบเอาท์พุตสามสถานะแสดงดังรูป 3.10



รูป 3.10 คักจับเฟสแบบเฟส-ความถี่กับเอาท์พุตแบบสามสถานะ

โดยวงจรประกอบด้วย D-ฟลิปฟลอป มีเอาท์พุตคือ UP และ DN

$$UP = 0, DN = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

UP = 1, DN = 0

UP = 0, DN = 1

UP = 1, DN = 1


เมื่อใส่ AND เกทเข้าไปจะทำให้สถานะ UP = 1, DN = 1 หายไปเพราะเอาที่พูดของ AND เกท จะไปรีเซตฟลิปฟล็อปทั้งสอง ดังนั้นสถานะของวงจะเหลือเท่ากับ 3 โดยกำหนดมีสัญลักษณ์คือ -1, 0 และ +1 คือ

DN = 1 , UP = 0 ; state = -1

UP = 0 , DN = 0 ; state = 0

UP = 1 , DN = 0 ; state = +1


การแสดงสถานะของตัวดักจับเฟสจะกำหนดได้จากสถานะช่วงขณะของสัญญาณ  $V_1$  และ  $V_2'$  ซึ่งแสดงดังรูป 3.11 สถานะบวกของ  $V_1$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสถานะไปเป็นสถานะที่สูงกว่า เว้นเสียแต่จะได้อยู่ในสถานะ +1 แล้ว ในทำนองเดียวกันสถานะของ  $V_2$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสถานะไปเป็นสถานะที่ต่ำกว่า เว้นเสียแต่จะได้อยู่ในสถานะ -1 แล้ว เมื่อตัวมีสถานะ +1  $V_2$  จะมีค่าเป็นบวก และเมื่อมีสถานะ -1  $V_2$  จะมีค่าเป็นลบ และเมื่ออยู่ในสถานะศูนย์  $V_2$  จะมีค่าเท่ากับศูนย์



รูป 3.11 สถานะของตัวดักจับเฟสแบบเฟส - ความถี่

แต่ในความเป็นจริงสัญญาณที่ใช้เป็นแบบไบนารี ดังนั้นสถานะ  $V_d = 0$  จะกำหนดให้เป็นค่าความดันทานสูง ซึ่งวงจรในเส้นปะของรูป 3.10 แสดงการกำเนิดสัญญาณ  $V_d$  เมื่อสัญญาณ UP เป็นค่าสูง P แชนแนลมอสจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับแหล่งจ่ายแรงดัน  $V_{DD}$  เมื่อ DN เป็นค่าสูง N แชนแนลมอสจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับกราวด์ แต่ถ้าสัญญาณทั้งสองเป็นค่าสูงมอสทั้งสอง จะไม่นำกระแส ค่าสัญญาณ  $V_d$  จะเสมือนกับว่าไม่มี คือเป็นค่าความดันทานสูง โดยถ้าตัวดักจับเฟสแบบเฟส-ความถี่ทำงานจะได้รูปสัญญาณดังรูป 3.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.12 สัญลักษณ์ของตัวดักจับเฟสแบบเฟส-ความถี่

- (ก) สัญลักษณ์ค่าเฟสผิดพลาดเท่ากับศูนย์
- (ข) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นบวก
- (ค) สัญลักษณ์ค่าเฟสผิดพลาดมีค่าเป็นลบ

ซึ่งในรูป 3.12(ก) แสดงในกรณีค่าเฟสผิดพลาดเท่ากับศูนย์ ซึ่งจะถูกกำหนดให้อยู่ในสถานะ ศูนย์ สัญลักษณ์  $V_1$  และ  $V_2'$  จะมีค่าเฟสเท่ากัน สัญลักษณ์ขอบขาขึ้นของ  $V_1$  และ  $V_2'$  มีช่วงเวลาเท่ากัน ดังนั้นจึงไม่มีสัญญาณด้านเอาต์พุตในรูป 3.12(ข) เมื่อ  $V_1$  นำหน้า  $V_2'$  ตัวดักจับเฟสแบบเฟส-ความถี่จะเปลี่ยนสถานะระหว่างศูนย์กับ +1 โดยถ้า  $V_1$  ล้าหลัง  $V_2'$  ดังรูป 3.12(ค) ตัวดักจับเฟสแบบเฟส-ความถี่จะเปลี่ยนสถานะระหว่าง -1 กับศูนย์ ถ้าพิจารณาจากรูป 3.12(ข) และ (ค) ค่า  $V_d$  จะมีค่ามากที่สุดเมื่อเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ  $V_d$  จะมีค่าน้อยที่สุด เมื่อค่าเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ  $V_d$  จะมีค่าน้อยที่สุดเมื่อค่าลบและเข้าใกล้มุม -360 องศา ถ้าพล็อตกราฟเฉลี่ยของความสัมพันธ์ระหว่างสัญญาณ  $V_d$  กับค่าเฟสผิดพลาด  $\theta_e$  จะได้ฟังก์ชันเลื่อย ดังรูป 3.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.13 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของตัวดักจับเฟสแบบเฟส-ความถี่

ซึ่งจากรูปจะแสดงค่าเฉลี่ยของสัญญาณเอาต์พุตที่ได้จากค่าเฟสผิดพลาดมากกว่า  $2\pi$  และน้อยกว่า  $-2\pi$  เมื่อค่าเฟสผิดพลาดมีค่าถึง  $2\pi$  สัญญาณเอาต์พุตจากค่าสูงสุดก็จะมีค่าเริ่มที่ศูนย์ใหม่ ซึ่งจะเห็นได้ว่าคุณสมบัติของรูปสัญญาณเป็นลักษณะคาบเวลา โดยมีคาบเวลาเท่ากับ  $2\pi$  ในทางกลับกันค่าสัญญาณเอาต์พุตจะมีค่าน้อยสุด เมื่อค่าเฟสผิดพลาดมีค่าถึง  $-2\pi$  โดยเมื่อค่าเฟสผิดพลาดอยู่ใน  $-2\pi < \theta_e < 2\pi$  ค่าเฉลี่ยของสัญญาณเอาต์พุต  $V_d$  คือ

$$\overline{V_d} = K_d \theta_e \quad (3.5)$$

และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตสามสถานะมีค่าดังสมการ 3.6

$$K_d = \frac{V_{DD}}{4\pi} \quad (3.6)$$

และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ดังได้ว่าในหัวข้อเฟสล็อกคัลบแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ มีค่าสมการ 3.7

$$K_d = \frac{I_P}{2\pi} \quad (3.7)$$

### 3.1.4 การออกแบบและผลการทดลองตัวดักจับเฟสแบบเฟส-ความถี่

วงจรตัวดักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลองแสดงดังรูป 3.14 ซึ่งเป็นวงจรที่ประกอบด้วย D ฟลิปฟลอปและแอนเกท โดยวงจรในระดับเกตแสดงดังรูป 3.15 ประกอบด้วยวงจรถองอินพุต แนนเกทสองอินพุต และอินเวอร์เตอร์ ส่วนวงจรในระดับมอสั้นแสดงดังรูป 3.16 วัตถุประสงค์การออกแบบก็เพื่อหาขนาดของมอสในวงจร โดยมีขั้นตอนการออกแบบดังนี้

1. ออกแบบอินเวอร์เตอร์ จะต้องออกแบบให้เป็นอินเวอร์เตอร์ที่สมมาตรที่สุดโดยถ้าเป็นอินเวอร์เตอร์ที่สมมาตรแล้ว  $V_M$  : Midpoint Voltage จะต้องมีค่าเท่ากับ  $V_{DD}/2$  โดยค่าของ  $V_M$  หากจากสมการ 3.8

$$V_M = \frac{V_{DD} + V_{T,p} + V_{T,n} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}} \quad (3.8)$$

จากสมการ 3.8 เงื่อนไขที่จะทำให้  $V_M$  มีค่าเท่ากับ  $V_{DD}/2$  คือ  $|V_{T,p}| = V_{T,n}$  และค่าของ  $K_p = K_n$  แต่จาก Spice Model ค่าของ  $|V_{T,p}| \neq V_{T,n}$  ทำให้  $V_M$  มีค่าไม่เท่ากับ  $V_{DD}/2$  โดย  $V_{T,p} = -0.971428V$  และ  $V_{T,n} = 0.81056V$  จะทำให้ได้ค่า  $V_M = (V_{DD} - 0.16)/2$  สามารถหาขนาดของพีมอสและเอ็นมอสได้จากเงื่อนไข

$$K_p = K_n \quad (3.9)$$

$$K'_p \frac{W_p}{L_p} = K'_n \frac{W_n}{L_n} \quad (3.10)$$

จาก Spice Model ค่าของ  $K'_p = 1.915E-5$  และ  $K'_n = 5.289E-5$  เมื่อแทนค่าจะได้ค่าอัตราส่วนของพีมอสกับเอ็นมอสคือ

$$\frac{W_p}{L_p} = \frac{K'_n}{K'_p} \frac{W_n}{L_n} \quad (3.11)$$

$$\frac{W_p}{L_p} = 2.76 \frac{W_n}{L_n} \quad (3.12)$$


2. ออกแบบแนบเกตสองอินพุต จากสมการ 3.12 จะได้สมการทั่วไปในการหาขนาดของพีมอสและเอ็นมอสของแนบเกตดังสมการ 3.13 เมื่อ  $i$  คือจำนวนอินพุตของแนบเกต

$$i \frac{W_p}{L_p} = 2.76 \frac{W_n}{L_n} \quad (3.13)$$


3. ออกแบบนอร์เกตสองอินพุต จากสมการ 3.12 จะได้สมการทั่วไปในการหาขนาดของพีมอสและเอ็นมอสของนอร์เกตดังสมการ 3.14 เมื่อ  $i$  คือจำนวนอินพุตของนอร์เกต

$$\frac{W_p}{L_p} = i 2.76 \frac{W_n}{L_n} \quad (3.14)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.14 วงจรคักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลอง




รูป 3.15 วงจรตัวคักจับเฟสแบบเฟส-ความถี่ในระดับเกท




รูป 3.16 วงจรซีมอสอินเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.17 วงจรซีมอสแบบเกท



รูป 3.18 วงจรซีมอนนอร์เกท


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง




รูป 3.19 สัญญาณเอาต์พุตของตัวตรวจจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสนำหน้าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.20 สัญญาณเอาต์พุตของตัวตรวจจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสหลังอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.21 สัญญาณเอาต์พุตของตัวดักจับเฟส-ความถี่ เมื่ออินพุต A มีความถี่มากกว่าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.22 สัญญาณเอาต์พุตของตัวตรวจจับเฟส-ความถี่ เมื่ออินพุต A มีน้อยกว่าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 วงจรกรองความถี่ต่ำผ่าน

โดยทั่วไปเฟสล็คคูลูปแบบดิจิตอลจะใช้วงจรกรองความถี่ต่ำผ่านในลักษณะ เช่นเดียวกับเฟสล็คคูลูปแบบอนาลอก ซึ่งวงจรกรองความถี่ต่ำผ่าน ที่นิยมใช้กับเฟสล็คคูลูปแบบดิจิตอลแสดงดังรูป 3.23 โดยรูปที่ 3.23(ก) เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟซึ่งมี 1 โพล และ 1 ซีโพลซึ่งมีฟังก์ชันถ่ายคือ

$$F(s) = \frac{1 + s\tau_2}{1 + s(\tau_1 + \tau_2)} \quad (3.15)$$


เมื่อ  $\tau_1 = R_1C_1$  และ  $\tau_2 = R_2C_2$  โดยมีค่าการตอบสนองวงจрдังรูป 3.24(ก) ส่วนวงจรกรองความถี่ต่ำผ่าน ดังรูป 3.23(ข) เป็นวงจรกรองความถี่ต่ำผ่านแบบแอกทีฟ ซึ่งมีการตอบสนองเหมือนกับวงจรกรองความถี่ต่ำผ่านแบบพาสซีฟ แต่วงจรกรองความถี่ต่ำผ่านแบบแอกทีฟจะให้ค่าอัตราขยาย  $K_a$  และมีฟังก์ชันถ่ายโอนคือ

$$F(s) = K_a \frac{1 + s\tau_2}{1 + s\tau_1} \quad (3.16)$$

เมื่อ  $\tau_1 = R_1C_1$  และ  $\tau_2 = R_2C_2$  และ  $K_a = -C_1/C_2$  โดยมีค่าการตอบสนองวงจрдังรูป 3.24(ข) และวงจрдังรูป 3.23(ค) เป็นวงจรกรองความถี่ต่ำผ่านอีกแบบหนึ่งคือ วงจรกรองความถี่ต่ำผ่านแบบ PI แอกทีฟ ซึ่งวงจรกรองความถี่ต่ำผ่านแบบนี้จะมีฟังก์ชันถ่ายโอน คือ


$$F(s) = \frac{1 + s\tau_2}{s\tau_1} \quad (3.17)$$

เมื่อ  $\tau_1 = R_1C_1$  และ  $\tau_2 = R_2C_2$  วงจรกรองความถี่ต่ำผ่านแบบ PI แอกทีฟจะมีค่าการตอบสนองของวงจрдังรูป 3.24(ค)




(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข)



(ค)


รูป 3.23 วงจรกรองความถี่ต่ำผ่านที่ใช้กับเฟสล็อกคูลูป

(ก) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ

(ข) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ

(ค) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.24 การตอบสนองของวงจรรองความถี่ต่ำผ่าน  
 (ก) วงจรรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ  
 (ข) วงจรรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ  
 (ค) วงจรรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ


### 3.3 วงจรรออสซิลเลเตอร์

วงจรรออสซิลเลเตอร์มักถูกรวมเป็นองค์ประกอบหนึ่งของระบบอิเล็กทรอนิกส์ที่มีการประยุกต์ใช้งานในการกำเนิดสัญญาณนาฬิกาให้แก่ไมโครโปรเซสเซอร์ไปจนถึงการสร้างสัญญาณคลื่นพาห์ให้แก่ระบบโทรศัพท์เซลล์ลูลาร์ และวงจรรออสซิลเลเตอร์ ถูกใช้เสมอกับระบบเฟสล็อก (Phase-locked system) ในกระบวนการขั้นสูง (high-performance) วงจรรออสซิลเลเตอร์จะถูกออกแบบโดยใช้เทคโนโลยีของซีมอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.1 หลักการพื้นฐานของวงจรรออสซิลเลเตอร์

วงจรรออสซิลเลเตอร์จะผลิตเอาต์พุตที่พุ่งพลั่งออกมาโดยปกติอยู่ในรูปแบบแรงดัน โดยวงจรไม่จำเป็นต้องมีการป้อนอินพุต วงจรผลิตเอาต์พุตออกมาอย่างต่อเนื่องและไม่จำกัด ระบบที่มีการป้อนกลับแบบลบ (negative feedback) สามารถที่จะออสซิลเลทได้โดยการการออกแบบให้วงจรรขยายที่ไม่ดี (badly-designed feedback amplifier) ระบบที่มีการป้อนกลับแบบลบแสดงดังรูป 3.25



รูปที่ 3.25 ระบบที่มีการป้อนกลับแบบลบ

จากรูป 3.25 สมมติค่าของ  $\beta$  คือค่าคงที่และจะมีค่าเท่ากับหนึ่งถ้าระบบมีการป้อนกลับแบบเต็มๆ โดยฟังก์ชันถ่ายโอนของระบบปิดคือ

$$\frac{Y}{X}(s) = \frac{H(s)}{1 + \beta H(s)} \quad (3.18)$$

จากสมการ 3.18 ถ้าระบบมีค่า  $\beta H(s = j\omega_1) = -1$  จะมีผลทำให้อัตราการขยายของระบบมีค่าอนันต์วงจรจะทำการขยายสัญญาณรบกวนภายในตัวมันเอง (own noise) จนเริ่มเข้าสู่การออสซิลเลทหรืออาจกล่าวได้ว่า  $\beta H(j\omega_1) = -1$  จะทำให้อัตราการขยายที่ความถี่  $\omega_1$  รูปแบบของ  $\beta H(j\omega_1) = -1$  สามารถเขียนได้อีกแบบหนึ่งคือ

$$\beta H(j\omega_1) = |\beta H(j\omega_1)| e^{\angle \beta H(j\omega_1)} \quad (3.19)$$


ดังนั้นเงื่อนไขที่ทำให้วงจรเกิดการออสซิลเลทหรือทำให้  $\beta H(j\omega_1) = -1$  มีสองเงื่อนไขคือ

1.  $|\beta H(j\omega_1)| = 1$
2.  $\angle \beta H(j\omega_1) = \pm 180^\circ$

โดยถ้าทั้งสองเงื่อนไขเกิดขึ้นพร้อมกันวงจรจะเกิดการออสซิลเลท นอกจากการพิจารณาดังเงื่อนไขข้างต้นแล้วการพิจารณาว่าวงจรเกิดการออสซิลเลทหรือไม่นั้นยังสามารถพิจารณาได้จากกราฟโบดพล็อตของระบบ (Bode plot) โดยจะเป็นการนำอัตราขยายระบบในหน่วยของเดซิเบลมาพล็อตกับความถี่  $\omega$  ต่างๆ กัน จะได้อัตราการขยายที่ความถี่ต่างกันมีขนาดต่างกัน โดยปกติเมื่อความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สูงขึ้นอัตราขยายจะตกลงเนื่องจากโพลของระบบเรสไนซ์อัตราขยายเมื่อตกมาที่ศูนย์เดซิเบล หรือก็คือที่ขนาดของ  $|\beta H(j\omega_1)| = 1$  แล้วพิจารณาเฟสของระบบโดยการพล็อตเฟสดำเนินงานดังกล่าว มีเฟสถึง  $180^\circ$  วงจรจะเกิดการออสซิลเลทแสดงดังรูป 3.26




รูป 3.26 โพลพล็อตระหว่างระบบที่เกิดการออสซิลเลทกับระบบที่มีเสถียรภาพ

การพิจารณาลักษณะการออสซิลเลทของวงจรพิจารณาจากตำแหน่งของโพลของระบบเปิด (closed-loop system) ในระบบเชิงซ้อน (complex plane) เราสามารถเขียนตำแหน่งของโพลในรูป  $S_1 = j\omega_p + \sigma_p$  และผลต่ออิมพัลส์ของระบบอยู่ในเทอม  $\exp(j\omega_p + \sigma_p)t$  ฟังก์ชันถ่ายโอนของระบบปิดถ้าค่าของ  $S_p$  ตกมาอยู่ทางฝั่งขวาของระนาบและค่าของ  $\sigma_p > 0$  ระบบดังกล่าวจะเกิดการออสซิลเลทแสดงในคาบของเวลาจะเห็นว่าสัญญาณค่อยๆ เพิ่มขึ้นอย่างเอกโปเนนเชียลและท้ายสุดจะถูกจำกัดด้วยไฟเลี้ยงของวงจรแสดงดังรูป 3.27 (ก) และถ้า  $\sigma_p = 0$  ระบบก็จะออสซิลเลทเช่นกันแต่ช่วงสัญญาณจะถูกจำกัดแสดงดังรูป 3.27 (ข) แต่ถ้าตำแหน่งของ  $S_p$  ตกมาอยู่ทางฝั่งซ้ายของระนาบในคาบของเวลาจะเห็นว่าค่าสัญญาณจะค่อยๆ ลดลงอย่างเอกโปเนนเชียลและนิ่งเป็นศูนย์ในที่สุดก็คือระบบจะไม่เกิดออสซิลเลทถ้าตำแหน่งของ  $S_p$  ถ้าตำแหน่งตกลงมายังฝั่งซ้ายแสดงดังรูป 3.27(ค)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)



(ค)


รูป 3.27 ผลของตำแหน่งโพลและรูปแบบการออสซิลเลต

- (ก) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลตเพิ่มขึ้น
- (ข) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลตคงที่
- (ค) ระบบที่มีเสถียรภาพการออสซิลเลตลดลงเป็นศูนย์

### 3.3.2 วงจรออสซิลเลเตอร์แบบริง (Ring Oscillator)


วงจรออสซิลเลเตอร์แบบริง เป็นวงจรออสซิลเลเตอร์ที่ประกอบด้วยวงจรขยายหลายภาคมาต่อกันเป็นระบบปิดในขั้นพื้นฐานจะทำการศึกษาวงจรขยายภาคเดียวที่มีการป้อนกลับดังรูป 3.28 ว่าวงจรสามารถออสซิลเลตได้หรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.28 วงจรขยายภาคเดียวที่มีการป้อนกลับ

จากรูป 3.28 จะเห็นว่าวงจรมีโพลเพียงตัวเดียวดังนั้นเฟสขีฟที่เปลี่ยนแปลงกับความถี่สามารถมีค่าได้สูงสุดเพียง  $90^\circ$  ดังนั้นวงจรที่มี โพลเพียงตัวเดียวไม่สามารถที่จะออกสขิลเลขได้




รูป 3.29 วงจรขยายสองภาคที่มีการป้อนกลับ

พิจารณารูป 3.29 เป็นวงจรสองภาคและประกอบด้วยสองโพลถึงแม้วงจรดังกล่าวจะมีเฟสขีฟที่เปลี่ยนแปลงกับความถี่ถึง  $180^\circ$  ได้แต่วงจรก็ไม่ออกสขิลเลขแต่วงจรจะคงสถานะนี้อยู่ตลอดเรียกว่า “latches up” จากวงจรถ้าสมมติให้  $V_E$  มีค่าเพิ่มขึ้นแล  $V_F$  ลดลงจนทำให้  $M_L$  ไม่นำกระแสจน  $V_E$  เพิ่มขึ้นถึง  $V_{DD}$  และ  $V_F$  จะเข้าใกล้ศูนย์และจะอยู่ในสถานะนี้ตลอดระบบมีการเปลี่ยนแปลง

เพื่อแก้ปัญหา latch-up จึงนำวงจรขยายสามภาคนำมาต่อกันเป็นระบบปิดดังแสดงในรูป 3.30 เฟสขีฟของระบบสามารถมีค่าได้ถึง  $150^\circ$  ที่ตำแหน่ง  $\omega = \omega_{P,E} = \omega_{P,F} = \omega_{P,G}$  และเท่ากับ  $270^\circ$  ที่  $\omega = \infty$  ดังนั้นอัตราขยายของระบบสามารถมีค่าได้มากกว่าหรือเท่ากับหนึ่งและวงจรจะออกสขิลเลขถ้าอัตราขยายของระบบเพียงพอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.30 วงจรออสซิลเลเตอร์ที่สร้างจากวงจรขยายสามภาค

การคำนวณหาอัตราขยายต่ำสุดที่วงจรขยายแต่ละภาคจะต้องมีเพื่อให้วงจรออสซิลเลชันนั้นจากวงจรขยายสามภาคดังรูป 3.30 โดยไม่คิดผลของคาปาซิเตอร์ที่เกิดจากการโอเวอร์แลประหว่างขาเกตและเดรนสามารถเขียนฟังก์ชันถ่ายโอนของแต่ละภาคได้คือ  $-A_0/(1 + s/\omega_0)$  และสำหรับทั้งระบบจะมีค่าดังสมการ 3.20

$$H(s) = -\frac{A_0^2}{\left(1 + \frac{s}{\omega_0}\right)^3} \quad (3.20)$$

กรณีวงจรออสซิลเลชันเฟสชิฟที่เปลี่ยนแปลงตามความถี่จะมีค่าเท่ากับ  $180^\circ$  แสดงว่าเฟสชิฟต่อภาคเท่ากับ  $60^\circ$  จากค่าเฟสต่อภาคสามารถคำนวณหาความถี่ออสซิลเลชันได้จากการรู้เฟสคือ

$$\tan^{-1} \frac{\omega_{osc}}{\omega_0} = 60^\circ \quad (3.21)$$

$$\omega_{osc} = \sqrt{3}\omega_0 \quad (3.22)$$

ดังนั้นอัตราขยายแรงดันต่ำสุดจะหาจากขนาดของอัตราขยายรูปที่  $\omega_{osc}$  ซึ่งมีค่าเท่ากับหนึ่ง


$$\frac{1}{\left[\sqrt{1 + \left(\frac{\omega_{osc}}{\omega_0}\right)^2}\right]^3} = 1 \quad (3.23)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสัมภาระ 3.23 แก่หาค่าอัตราขยายแรงดันจะได้


$$A_0 = 2 \quad (3.24)$$

ดังนั้นอัตราขยายแรงดันของวงจรขยายสามภาคที่ความถี่ต่ำจะมีค่าเท่ากับ 2 ต่อภาคและจะทำให้วงจรรอสซิลเลทที่ความถี่ดังสมการ 3.22 โดย  $\omega_0$  คือ  $-3\text{dB}$  bandwidth ของแต่ละภาครูปคลื่นของแต่ละโนดเมื่อวงจรรอสซิลเลทแสดงดังรูป 3.31



รูป 3.31 รูปคลื่นของวงจรจริงอสซิลเลเตอร์ที่สร้างจากวงจรขยายสามภาค

ถ้าหากวงจรมีอัตราขยายไม่เท่ากับ 2 จะมีผลอย่างไร แน่แน่นอนว่าถ้า  $A_0 < 2$  วงจรจะไม่อสซิลเลทและจะเกิดอะไรขึ้นถ้า  $A_0 > 2$  สามารถหาคำตอบโดยการพิจารณาหาค่าโพลของระบบว่าอยู่ที่ตำแหน่งใดแล้วเปรียบเทียบกับรูป 3.27(ค) พิจารณาระบบปิดรูป 3.32



รูป 3.32 รูปแบบเชิงเส้นของวงจรจริงอสซิลเลเตอร์แบบสามภาค

ฟังก์ชันถ่ายโอนของระบบปิดคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_{out}}{V_{in}}(s) = \frac{-A_0^3}{(1 + s / \omega_0)^3} \quad (3.24)$$

$$= \frac{-A_0^3}{(1 + s / \omega_0)^3 + A_0^3} \quad (3.25)$$

พิจารณาตัวส่วนเพื่อที่จะหาค่าโพลของระบบ


$$\left(1 + \frac{s}{\omega_0}\right)^3 + A_0^3 = \left(1 + \frac{s}{\omega_0} + A_0\right) \left[ \left(1 + \frac{s}{\omega_0}\right)^2 - \left(1 + \frac{s}{\omega_0}\right)A_0 + A_0^2 \right] \quad (3.26)$$

เมื่อหาคำตอบของสมการข้างต้นจะได้

$$s_1 = (-A_0 - 1)\omega_0 \quad (3.27)$$

$$s_{2,3} = \left[ \frac{A_0(1 \pm j\sqrt{3})}{2} - 1 \right] \omega_0 \quad (3.28)$$

เมื่อพิจารณาค่าที่ได้จะเห็นว่าค่าของโพลขึ้นอยู่กับอัตราขยาย  $A_0$  เมื่อเราทำการปรับค่าของ  $A_0$  ตำแหน่งของโพลจะแสดงดังรูป 3.33




รูป 3.33 ตำแหน่งโพลของระบบเมื่ออัตราขยายเปลี่ยนแปลง

โดยถ้าค่าของ  $A_0$  มีค่า  $0 < A_0 < 2$  วงจรจะไม่ออสซิลเลทและเมื่อ  $A_0 > 2$  วงจรจะออสซิลเลทในลักษณะค่อยๆ เพิ่มขนาดอย่างเอกโปเนนเชียลและจะถูกจำกัดโดยแหล่งจ่ายดังแสดงไว้แล้วดังรูป 3.27


วงจรริงออสซิลเลเตอร์แบบง่ายที่ไม่ต้องมีตัวต้านทานคือใช้วงจรมอสอินเวอร์เตอร์ดังรูป 3.34 เป็นอินเวอร์เตอร์สามภาคต่อกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.34 วงจรริงออสซิลเลเตอร์แบบใช้ซีมอสอินเวอร์เตอร์

สมมติให้  $V_x = V_{DD}$  ดังรูป 3.35 ภายใต้งานนี้จะทำให้  $V_y = 0$  และ  $V_z = V_{DD}$




รูปที่ 3.35 รูปคลื่นของวงจรริงออสซิลเลเตอร์เมื่อที่สถานะแรกโหนดหนึ่งมีค่าเท่ากับ  $V_{DD}$


เมื่ วงจรทำงานครบรอบเอาท์พุทจากจุด Z จะป้อนกลับมาเป็นอินพุทที่จุด X ทำให้  $V_x$  เริ่มตกลงมีค่าเข้าใกล้ศูนย์และจะมีผลทำให้  $V_y$  เพิ่มขึ้นสู่  $V_{DD}$  และ  $V_z$  มีค่าลดลงเข้าใกล้ศูนย์เมื่อผ่านช่วงดีเลย์ของอินเวอร์เตอร์แต่ละตัววงจรจะออสซิลเลทโดยดีเลย์  $T_D$  คือการเปลี่ยนแปลงอินพุทต่อเอาท์พุทของอินเวอร์เตอร์แต่ละตัวจะเห็นว่าคาบเวลาของการออสซิลเลทคือ  $6 T_D$  ดังนั้นความถี่ของการออสซิลเลทเท่ากับ  $1/(6 T_D)$

ริงออสซิลเลเตอร์กรณีใช้อินเวอร์เตอร์จำนวนของอินเวอร์เตอร์ต้องมากกว่าหรือเท่ากับสาม เพื่อให้วงจรออสซิลเลทและจะต้องเป็นจำนวนคี่เพื่อป้องกันการ latch up ตัวอย่างดังรูป 3.36(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

รูป 3.36 รูปแบบของวงจรจริงอสซิลเลเตอร์

(ก) วงจรจริงอสซิลเลเตอร์แบบใช้อินเวอร์เตอร์

(ข) วงจรจริงอสซิลเลเตอร์แบบใช้วงจรคัพเฟอร์เรนเชียล

โดยความถี่ของการออสซิลเลทเท่ากับ  $1/(6 T_D)$  ในทางตรงกันข้ามเราสามารถใช่วงจรคัพเฟอร์เรนเชียลสร้างวงจรออสซิลเลเตอร์ได้และสามารถสร้างเป็นจำนวนเลขคู่หรือคี่ก็ได้ โดยต้องมากกว่าสามภาคแสดงดังรูป 3.36(ข) ในการออกแบบจริงจะใช้เพียงแค่สามถึงห้าภาคเพื่อเป็นการใช้กำลังต่ำโดยอัตราการขยายรูปเปิดต่อภาคเพื่อให้วงจรออสซิลเลทแสดงดังตาราง 3.1



ตาราง 3.1 อัตราขยายต่อภาคของวงจรจริงอสซิลเลเตอร์

จำนวนภาค	3	4	5	6	7
ค่าอัตราขยายต่อภาค (ท่า)	2	1.315	1.184	1.122	1.065

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage-Control Oscillator)

การนำวงจรออสซิลเลเตอร์ไปใช้งานส่วนมากมักต้องการให้สามารถปรับจูนความถี่ได้โดยความถี่เอาต์พุตเป็นฟังก์ชันของการควบคุมที่อินพุต โดยมากจะเป็นการควบคุมด้วยแรงดันไฟฟ้า โดยวงจรควบคุมความถี่ด้วยแรงดันไฟฟ้า ในอุดมคติความสัมพันธ์ระหว่างแรงดันอินพุตความถี่เอาต์พุตต้องเป็นเชิงเส้นดังรูป 3.37



รูป 3.37 คุณสมบัติของวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า จากรูปจะได้ว่า

$$\omega_{out} = \omega_0 + K_{VCO} V_{cont} \quad (3.29)$$

โดย  $\omega_0$  คือความถี่เมื่อ  $V_{cont} = 0$  และ  $K_{VCO}$  คืออัตราขยายของวงจรมีหน่วยเป็น rad/s/V และ  $\omega_2 - \omega_1$  เรียกว่า “ย่านการจูน” (tuning range)

พารามิเตอร์ที่สำคัญของวงจร VCO : Voltage Control Oscillator

**Center Frequency** คือความถี่กึ่งกลางของวงจรออสซิลเลเตอร์ของรูป 3.37 คำนวณได้จากการนำเอาออสซิลเลเตอร์ไปใช้งานในงานนั้นๆ ว่าใช้งานในย่านความถี่เท่าไร ปัจจุบันวงจรซิมอส VCO มีความถี่กึ่งกลางมากกว่า 10 GHz


**Tuning Range** คือย่านความถี่ที่ VCO สามารถออสซิลเลตได้จากต่ำสุดถึงสูงสุดซึ่ง Tuning Range จะเป็นตัวกำหนด  $K_{VCO}$  ด้วยโดย

$$K_{VCO} = \frac{\omega_2 - \omega_1}{V_2 - V_1} \quad (3.30)$$

**Tuning Linearity** คือความสัมพันธ์ระหว่างแรงดันอินพุตและความถี่เอาต์พุตมีลักษณะเป็นเชิงเส้นหรือก็คือ  $K_{VCO}$  มีค่าคงที่ ถ้าคุณสมบัติของ VCO ไม่เป็นเชิงเส้นก็คือ  $K_{VCO}$  ไม่คงที่ซึ่งความไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นเชิงเส้นของ VCO จะมีผลต่อพฤติกรรมในการเข้าสู่ภาวะคงที่ของเฟสล็อกคลูปความไม่เป็นเชิงเส้นของ VCO แสดงดังรูป 3.38



รูป 3.38 คุณสมบัติของ VCO ที่ไม่เป็นเชิงเส้น

**Output Amplitude** คือขนาดแรงดันเอาต์พุตของออสซิลเลเตอร์ซึ่งขึ้นอยู่กับชนิดของ VCO และเอาต์พุตของ VCO จะแปรผันโดยตรงกับกำลังสูญเสีย และสำหรับออสซิลเลเตอร์บางชนิดขนาดของแรงดันเอาต์พุตจะแปรผันกับย่านการจูน

**Power Dissipation** คือกำลังไฟฟ้าที่วงจรใช้ซึ่งจะขึ้นอยู่กับความเร็วหรือความถี่โดยตรง

**Supply and Common-Mode Rejection** คือความสามารถในการกำจัดสัญญาณรบกวนของวงจรออสซิลเลเตอร์ซึ่งอาจเกิดจากไฟเลี้ยงของวงจรหรือแหล่งอื่นๆ โดยวงจรออสซิลเลเตอร์ที่สามารถกำจัดสัญญาณรบกวนได้ดีจะอยู่ในรูปของวงจรดิฟเฟอเรนเชียล (Differential Oscillator)


**Output Signal Purity** คือเอาต์พุตของ VCO ที่ออกมาต้องเป็นรูปคลื่นที่สมบูรณ์ไม่มีสัญญาณรบกวนเนื่องจากอุปกรณ์หรือไฟเลี้ยงพารามิเตอร์ที่บอกถึงผลกระทบนี้คือ Jitter และ phase noise

จากที่ได้พิจารณาการทำงานของวงจรออสซิลเลเตอร์แบบริงมาแล้วความถี่ของวงจรจะขึ้นอยู่กับดีเลย์หรือ  $T_D$  ของวงจรแต่ละภาค โดย  $f_{osc}$  ของ N ภาค Ring Oscillator เท่ากับ  $(2NT_D)^{-1}$  จะเห็นว่าเราสามารถปรับค่าความถี่ของวงจรได้จากการปรับค่าดีเลย์หรือ  $T_D$  ซึ่งการปรับอาจทำได้หลายวิธีเช่นการปรับค่าความต้านทานหรือการปรับกระแสในวงจร

ตัวอย่างวงจรที่ใช้หลักการปรับค่าความต้านทานเพื่อปรับค่า  $T_D$  วงจรแสดงดังรูป 3.39 ซึ่งแสดงเพียงหนึ่งภาคเราเรียกว่า delay cell เมื่อต้องการทำเป็นออสซิลเลเตอร์ก็นำแต่ละเซลล์มาต่อกันอย่างน้อยสามภาค

การออกแบบวงจรออสซิลเลเตอร์แบบควบคุมด้วยแรงดันมีจุดมุ่งหมายสำคัญ คือ สามารถปรับความถี่ได้ด้วยแรงดันย่านกว้าง (Wide Tuning Rang) และการสวิงของสัญญาณเอาต์พุตได้สูง (Fast Voltage Swing) ซึ่งวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันนี้ เป็นบล็อกที่สำคัญส่วนหนึ่งของวงจรเฟสล็อกคลูป (PLL) ซึ่งในการออกแบบครั้งนี้เราสามารถสร้างความถี่ได้ช่วง 100 Hz ถึง 370 Hz ซึ่งมีวงจรการทำงานดังรูปที่ 3.39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.39 วงจรควบคุมความถี่ด้วยแรงดันแบบริงออสซิลเลเตอร์

จากรูปเป็นวงจรริงออสซิลเลเตอร์ ที่มีการควบคุมความถี่ด้วยแรงดัน  $V_p$  และ  $V_n$  โดยค่าของความถี่ oscillator เป็นคั้งสมการ

$$f_{osc} = \frac{1}{2N\tau} \quad 3.31$$

เมื่อ  $\tau$  คือค่า ดีเลย์(Delay) ของวงจร Inverter โดยเราสามารถหาค่า  $\tau$  ได้จากสมการและทำการพิจารณารูป ดังรูป 3.40

$$V_{osc} = \int \frac{I_{ctrl}}{C_G} dt \quad 3.32$$



$$\tau = \frac{V_{osc} C_G}{I_{ctrl}} \quad 3.33$$

เมื่อ  $V_{osc}$  คือแรงดันออสซิลเลเตอร์ นำสมการ 3.33 แทนสมการที่ 3.31

$$f_{osc} = \frac{I_{ctrl}}{2NV_{osc} C_G} \quad 3.34$$

ความถี่ของวงจรริงออสซิลเลเตอร์สามารถคำนวณได้จากกระแส  $I_{ctrl}$ ,  $N$  คือจำนวนของ Stages, ค่าของแรงดันออสซิลเลเตอร์  $V_{osc}$  และค่าคาปาซิเตอร์ของ CMOS ( $C_G$ ) , สำหรับการปรับความถี่นั้นเราสามารถทำการปรับที่  $I_{ctrl}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.40 วงจรจริงออสซิลเลเตอร์ออกแบบโดยการประมาณค่าดีเลย์

### 3.3.4 การออกแบบวงจรออสซิลเลเตอร์แบบควบคุมความถี่ได้

การออกแบบวงจรให้พิจารณารูปที่ 3.41 เมื่อทำการเพิ่มความต้านทานปรับค่าได้  $R_V$  เข้าไปที่จุดอินพุทของวงจรอินเวอร์เตอร์ทำให้สามารถปรับความถี่ได้โดย PMOS และ NMOS จะมี Delay Time แต่ละ Stage โดยสามารถคำนวณได้จากสมการที่ 3.35 เพราะฉะนั้น MOS Transistor ในส่วนของอินเวอร์เตอร์สามารถปรับเปลี่ยนค่าดีเลย์ด้วยค่าความต้านทานเมื่อ MOS อยู่ในสถานะ ON เป็นค่าความต้านทานค่าหนึ่ง โดยจะมีค่าเท่ากับ  $\frac{1}{g_m}$  และค่าคาปาซิแตนซ์  $C_{GS}$  ของ NMOS และ PMOS Transistor เป็นค่าคงที่ ค่าของดีเลย์อินเวอร์เตอร์  $\tau_p$  เราสามารถประมาณได้จาก

$$\tau_p = \frac{C_G (1 + G_M R_V)}{G_M} \quad 3.35$$


จากสมการที่ 3.35 เราประมาณค่าได้ว่า  $G_M R_V \gg 1$  เราสามารถสมมติให้  $R_V = 0$  ได้

$$\tau_p = \frac{C_G}{G_M} \quad 3.36$$

เพราะฉะนั้น  $\tau_p$  เป็นดีเลย์ของแต่ละ Stage ในที่สุดเราสามารถหาความถี่ออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดันได้จาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_{osc} = \frac{G_M}{2NC_G(1 + G_MR_V)} \tag{3.37}$$



รูป 3.41 แสดงวงจรสำหรับการออกแบบวงจรควบคุมความถี่ด้วยแรงดัน โดยใช้อินเวอร์เตอร์

**การคำนวณหาค่า Parameter ของ Voltage Control Oscillator**



รูป 3.42 Voltage Control Oscillator 1 Delay Cell

จากรูปเมื่ออินพุตเป็น Low(0) ทำให้ PMOS ทำงานในย่าน Linear จะได้สมการกระแสที่ไหลผ่าน PMOS ย่าน Linear คือ

$$I_D = \mu_P C_{OX} \left(\frac{W}{L}\right)_P \left\{ (V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2} \right\} \tag{3.38}$$

จากสมการค่า  $G_M = \frac{1}{R_{ON}}$

$$\frac{\partial I_D}{\partial V_{DS}} = \mu_P C_{OX} \left(\frac{W}{L}\right)_P \{ (V_{GS} - V_T) - V_{DS} \} \tag{3.39}$$

ในย่าน Linear จะทำให้เราสมมติว่า  $V_{DS}=0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$G_M = \mu_P C_{OX} \left( \frac{W}{L} \right)_P \{ (V_{GS} - V_T) \}$$

$$G_M = 0.8064 \text{ mS}$$

ต่อไปเราจะทำการหาค่า  $R_V$

$$R_{neq} = R_{ONN} // R_{ONP} \quad (3.40)$$

$$= \frac{1}{\mu_N C_{OX} \left( \frac{W}{L} \right)_N \{ (V_{in} - V_N - V_{THN}) \}} // \frac{1}{\mu_P C_{OX} \left( \frac{W}{L} \right)_P \{ (V_{in} - V_P - V_{THP}) \}}$$

$$= R_V \approx 600 \Omega$$

การหาค่า  $C_G$  ได้จากการทดลองที่แรงดันอินพุตจาก VLPF = 2.5V  $\approx$  1pF

$$\text{จาก } f_{osc} = \frac{G_M}{2NC_G(1+G_MR_V)}$$

$$f_{osc} = \frac{0.8064 \times 10^{-3}}{2 \times 3 \times 1 \times 10^{-12} \times [1 + (0.8064 \times 10^{-3} \times 600)]} = 96 \text{ MHz}$$


### 3.3.5 การควบคุมแรงดันของวงจรรอสซิโลเตอร์แบบควบคุมความถี่ด้วยแรงดัน

การออกแบบใช้ LEVEL 49 ,0.8 $\mu$ m CMOS Technology วงจรที่ใช้เป็นดังรูปที่ 3.42 เป็นวงจรรอสซิโลเตอร์แบบควบคุมความถี่ด้วยแรงดัน และขนาดของ  $\frac{W}{L}$  ของ MOS Transistor แสดงดัง

ตาราง 3.2 อัตราส่วนของ  $\frac{W}{L}$  ของ Voltage Control Oscillator ดังวงจรรูปที่ 3.42


	W/L( $\mu\text{m}/\mu\text{m}$ )
M1	12/0.8
M2	2/0.8
M3	4/0.8
M4	1/0.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.43 วงจรควบคุมความถี่ด้วยแรงดันที่ใช้ในการทดลอง 1 Stage


ในการควบคุมแรงดันของวงจรออสซิลเลเตอร์ แบบปรับความถี่ด้วยแรงดัน นั้นปรากฏว่าจะต้องสามารถควบคุมได้ที่แรงดัน  $V_p$  และ  $V_n$  เพื่อให้ได้ความถี่ตามต้องการ ดังนั้นเราจึงทำการออกแบบวงจรโดยทำการควบคุมที่  $V_p$  และ  $V_n$  ดังวงจรตามรูปที่ 3.43



รูปที่ 3.44 แสดงวงจรที่ทำการควบคุมแรงดันให้กับ VCO

จากรูปที่ 3.43 นั้น โดยใช้แนวความคิดคือ ให้แรงดัน  $V_p$  และ  $V_n$  เริ่มแรกออกแบบให้  $V_p$  มาก และ  $V_n$  มีค่าน้อย หรือ  $V_p$  น้อย และ  $V_n$  มีค่ามาก โดยเราได้เลือกจากแรงดันที่ออกจากวงจรกรองความถี่ต่ำ (Low Pass Filter) เมื่อให้ในลักษณะไม่มีการเปรียบเทียบเฟสเราให้แรงดันออกจากวงจรกรองความถี่ต่ำคือ  $V_{LPF} = \frac{V_{DD}}{2}$  ทำให้วงจรควบคุมแรงดัน VCO ผลิตแรงดันไฟตรงออกมาที่  $V_n = 1.2$  V และ  $V_p = 3.8$  V ทำให้ได้ความถี่ 100 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.45 แสดงวงจรออสซิลเลเตอร์ 3 Stage ที่ใช้ในการทดลอง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลองวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน



รูปที่ 3.46 แสดงผลการทดลองวงจรควบคุมแรงดัน VCO




รูปที่ 3.47 ความถี่ที่ได้จากแรงดันที่ควบคุม VCO



รูปที่ 3.48 แสดงผลการทดลองที่ความถี่ต่ำสุด 100Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.49 แสดงผลการทดลองที่ความถี่สูงสุด 370MHz

ตาราง 3.3 ตารางการเปรียบเทียบแรงดันกับความถี่จรรออสซิลเลเตอร์

ความถี่( $f_{osc}$ )	แรงดัน( $V_{LPF}$ )
100Hz	0
100Hz	0.5
100Hz	0.7
132.8Hz	0.8
378.21 Hz	1
46.5 kHz	1.5
13.33 MHz	2
95.23 MHz	2.5
155.76 MHz	3
211.41 MHz	3.5
262.46 MHz	4
315.7 MHz	4.5
370 MHz	5

ตาราง 3.4 ค่าพารามิเตอร์ของวงจรรออสซิลเลเตอร์


Parameter name	Value
$f_{max}$	370 MHz
$f_{min}$	100 Hz
$V_{max}$	5
$V_{min}$	0.7
$K_{vco}$	$= 0.54 \times 10^9$ radians/vs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 วงจรหารความถี่

การประยุกต์ใช้งานเฟสล็อกคัลส่วนใหญ่จะใช้ทำเป็นวงจรถ้าเน็คความถี่หรือคุณความถี่จากอินพุตเพิ่มขึ้น  $N$  เท่าโดยใช้วงจรหารความถี่ร่วมกับเฟสล็อกคัลโดยพื้นฐานของวงจรหารความถี่จึงมาจากวงจรมอดิวเลชันจะกล่าวถึงรายละเอียดของหลักการพื้นฐานของวงจรมอดิวเลชัน

วงจรมอดิวเลชันหรือ Counter จะผลิตหรือนับจำนวนตัวเลขออกมาในแต่ละครั้งที่มีความถี่นาฬิกาอินพุตเข้ามาสัญญาณโดยทั่วไปของวงจรมอดิวเลชันแสดงดังรูป 3.50



รูป 3.50 สัญญาณโดยทั่วไปของวงจรมอดิวเลชัน

จากรูป 3.50 สัญญาณนาฬิกาจะเป็นอินพุตของวงจรมอดิวเลชันใช้สำหรับเปลี่ยนสถานะของวงจรมอดิวเลชันจะมีหลายเอาต์พุตดังนั้นการเปลี่ยนแปลงของเอาต์พุตจึงมีหลายสถานะ จำนวนสูงสุดสถานะของเอาต์พุตจะสัมพันธ์กับจำนวนเอาต์พุตดังสมการ 3.38

$$\text{Counter state} = 2^n \quad (3.38)$$


เมื่อ  $n$  คือจำนวนเอาต์พุตหรือจำนวนบิตของวงจรมอดิวเลชัน เช่น วงจรมอดิวเลชัน 3 บิต จะมีสถานะเอาต์พุตสูงสุด 8 สถานะ และวงจรมอดิวเลชัน 4 บิต มีสถานะเอาต์พุตสูงสุด 16 สถานะ นอกจากนี้วงจรมอดิวเลชันอาจจะมีสัญญาณควบคุมอินพุตดังแสดงในรูป 3.50 และวงจรมอดิวเลชันยังแบ่งออกตามลักษณะการทำงานได้สองชนิดคือ

1. วงจรมอดิวเลชันแบบไม่สัมพันธ์ (Asynchronous counter)
2. วงจรมอดิวเลชันแบบสัมพันธ์ (Synchronous counter)

โดยวงจรมอดิวเลชันแบบแรกนี้เป็นวงจรมอดิวเลชันที่ทุกครั้งที่มีความถี่นาฬิกาเข้ามาที่อินพุต แต่แบบหลังนั้นการทำงานจะขึ้นกับสัญญาณควบคุมที่เรียกว่า คล็อก กล่าวคือ จะต้องมีความถี่นาฬิกาและคล็อกเข้ามาจึงจะนับหากมีความถี่นาฬิกาอินพุตเพียงอย่างเดียวจะไม่ทำงาน โดยแต่ละแบบมีรายละเอียดดังนี้

#### 3.4.1 วงจรมอดิวเลชันแบบไม่สัมพันธ์ (Asynchronous counter)

วงจรมอดิวเลชันแบบไม่สัมพันธ์ (Asynchronous counter) ขนาด 3 บิตที่สร้างจาก T flip-flops ต่อกันและอนุกรมและ timing diagram แสดงดังรูป 3.51



รูป 3.51 วงจรนับแบบไม่สัมพันธ์ขนาด 3 บิตแบบนับลง

จากรูป 3.51 เรานำเอาเอาท์พุทของฟลิป-ฟลอปตัวแรกส่งไปเป็นอินพุทของฟลิป-ฟลอป ตัวที่ 2 และเอาท์พุทของฟลิป-ฟลอปตัวที่ 2 เป็นอินพุทของฟลิป-ฟลอปตัวที่ 3 เรื่อย ๆ ไป เราเรียกวงจรนับแบบนี้ว่า ripple counter ค่าเวลาที่สูญเสียไปในการเดินทางของสัญญาณเรียกว่าเวลาหน่วงในการเดินทาง (Propagation Delay Time) จะมีค่าเท่ากับผลรวมของเวลาที่ใช้ในการเดินทางแต่ละตัว และจาก timing diagram จะเห็นได้ว่าทุกๆ ครั้งที่สัญญาณอินพุทผ่านฟลิป-ฟลอป ตัวหนึ่งหรือที่เรียกว่า ภาค (Stage) นั้นความกว้างของสัญญาณพัลส์จะเพิ่มขึ้นเท่าตัวหรือความถี่ลดลงครึ่งหนึ่งจากความถี่อินพุท โดยจากรูปถ้าให้  $f$  เท่ากับความถี่ Clock จะได้ความถี่เอาท์พุทที่  $X_0 = f/2$  ที่เอาท์พุท  $X_1 = f/8$

### 3.4.2 วงจรนับโมด N

วงจรถูกกล่าวข้างต้นเป็นวงจรถับที่มีลักษณะการนับเป็นไปตามแบบเลขฐานสองและสัญญาณที่ออกมาที่เอาท์พุทจะมีความถี่ลดลงเท่ากับความถี่ของสัญญาณอินพุทหารด้วย  $2^n$  ซึ่งหากเป็นเช่นนี้การนำไปใช้งานย่อมถูกจำกัดและวงจรถับที่นำไปใช้ส่วนมากจะนับได้ค่าที่ต่างจาก  $2^n$  เช่น วงจรถับสิบ ที่เรียกว่า วงจรถับดีเคด (decade counter) ซึ่งใช้กันมาก

ก่อนศึกษาการควบคุมการนับจะพิจารณาถึงคำว่า หารด้วย N ก่อน โดยทั่วไปวงจรถับด้วย N นั้นหมายถึง วงจรถับที่ให้อาท์พุทที่มีความถี่เป็น  $1/N$  ของความถี่สัญญาณอินพุทโดยที่รูปร่างลักษณะไม่จำเป็นต้องเป็นสี่เหลี่ยมก็ได้ แต่จะต้องซ้ำตัวมันเองด้วยอัตราส่วน  $1/N$  ของความถี่เดิม วงจรถับด้วย N หรือวงจรถับ N นั้นจะได้เท่ากับ N เมื่อนับไปได้ N ครั้งแล้ว การทำงานจะกลับมาเริ่มต้นใหม่ ซึ่งวงจรถับที่มีสถานะการนับ N ที่แตกต่างกัน เรามักเรียกว่า วงจรถับ โมดูลัส (Modulus-N Counter) หรือวงจรถับโมด N (Mod-N Counter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างเช่น วงจรนับ โหมด 3 หากให้ฟลิป-ฟล็อปตัวเดียวไม่สามารถแทนสถานะได้ครบ เพราะฟลิป-ฟล็อป 1 ตัวมี 2 สถานะหากใช้ 2 ตัวก็จะแทน 4 สถานะหากใช้ฟลิป-ฟล็อป 2 ตัว และตัดสถานะทิ้งเสียหนึ่งสถานะ ก็จะได้วงจรถับ โหมด 3 เช่น ตัดสถานะ 11 ทิ้ง ก็จะได้วงจรถับที่มีสถานะ 00 01 10 ตามลำดับ การทำงานเมื่อครบทั้งสามตัวแล้วก็จะวนไป 00 ใหม่ หรืออาจจะตัดสถานะอื่นทิ้งแทน 11 ก็ได้ ดังแสดงในตาราง 3.4


ตาราง 3.5 สถานะนับของวงจรถับ โหมด 3

วิธีการ	A	B	C	D	E	F	G
สถานะของการนับ	00	00	00	00	00	00	00
	01	01	10	10	11	11	11
	10	11	11	01	01	10	10

จากตาราง 3.4 จะพบวิธีการในการออกแบบวงจรถับ โหมด 3 ได้หลายวิธีที่จะเป็นไปได้ การตัดสินใจเลือกแบบใดขึ้นอยู่กับแฟกเตอร์ต่างๆ มากมาย เช่น ราคา, การนำไปใช้งาน, ความง่ายในการสร้าง แต่โดยทั่วไปมักเลือกแบบที่มีสถานะการนับเพิ่มขึ้นไปเรื่อยๆ เพื่อให้ง่ายในการสร้างวงจร กรณีดังกล่าวคือ กรณี A,B และ C ในตาราง 3.4

### 3.4.3 การออกแบบวงจรถับด้วยวิธีการป้อนกลับ

วิธีการหนึ่งในการออกแบบวงจรถับให้สามารถนับได้ค่าตามต้องการคือการใช้เทคนิคในการป้อนกลับโดยการนำเอาสัญญาณที่ออกจากฟลิป-ฟล็อปตัวหนึ่งป้อนกลับไปเข้าฟลิป-ฟล็อปตัวหน้า ดังแสดงในรูป 3.52




รูปที่ 3.52 วงจรถับสิบ โดยการป้อนกลับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.52 ปกติเป็นวงจรมีเลขฐานสองขนาด 4 ภาคว่าที่สามารถนับจากค่า 0000 ถึง 1111 หลังจากนั้นก็จะกลับมายังค่า 0000 ใหม่และนับเริ่มต้นไปใหม่ เรียกว่าวงจรมีโหมด 16 เมื่อนำค่าเอาต์พุต  $\overline{Q_D}$  ไปยังขา Set ของฟลิป-ฟล็อปตัวที่ 2 และ 3 จนทำให้สถานะการนับเปลี่ยนไปดังแสดงการนับในรูป 3.51 โดยจะเห็นว่าการทำงานของวงจรมี จะนับไปเรื่อยๆ แบบเลขฐานสองจนกระทั่งถึงค่าที่  $Q_D$  เปลี่ยนจาก 0 ไปเป็น 1 คือการนับ 8 ค่าที่เปลี่ยนแปลงของ  $\overline{Q_D}$  ทำให้ค่าของการนับค่า 8 นั้นเอาต์พุตของฟลิป-ฟล็อป 2 และ 3 เปลี่ยนเป็น 1110 แทนที่จะเป็น 1000 วงจรมีไปเป็น 111 และสัญญาณที่อินพุตตัวที่ 10 ฟลิป-ฟล็อปทุกตัวทำงานให้ค่าเอาต์พุตค่า 0 หมุดวงจรมีสถานะการนับจะมี 10 สถานะจึงเรียกวงจรมีโหมด 10

### 3.4.4 วงจรมีแบบซิงโครนัส (Synchronous counter)

วงจรมีที่ได้กล่าวมาแล้วข้างต้น เป็นวงจรมีเลขฐานสองที่สามารถสร้างได้ง่ายและสามารถนำไปสร้างวงจรมีโหมดต่างๆ ตามที่ต้องการได้ แต่วงจรมีเหล่านี้การทำงานของฟลิป-ฟล็อปตัวหลังจะขึ้นอยู่กับการทำงานของฟลิป-ฟล็อปตัวหน้า ทำให้เกิดข้อจำกัดในด้านความถี่สูงสุดของสัญญาณอินพุตที่วงจรมีจะสามารถทำงานได้ ทั้งนี้เนื่องจากฟลิป-ฟล็อปแต่ละตัวจะมีเวลาหน่วง (Delay-time) ในตัวมันเอง เวลาหน่วงของวงจรมีมีค่าเท่ากับเวลาหน่วงของฟลิป-ฟล็อปทุกตัวในวงจรรวมกัน ยิ่งวงจรมีขนาดใหญ่ขึ้นจำนวนฟลิป-ฟล็อปมากขึ้น ทำให้ได้ค่าเวลาหน่วงมากตามไปด้วย ในระบบที่ต้องการความเร็วสูงนั้นจึงไม่นิยมใช้กัน แต่จะใช้วงจรมีอีกชนิดหนึ่งที่ทำให้ฟลิป-ฟล็อปทุกตัวทำงานพร้อมกันทั้งหมดเรียกวงจรมีว่า วงจรมีแบบขนาน (Parallel counter) หรือวงจรมีแบบซิงโครนัส (Synchronous counter) แสดงดังรูป 3.53




รูปที่ 3.53 วงจรมีแบบซิงโครนัสขนาด 2 บิตชนิดนับขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการที่สำคัญของวงจรนับแบบขนานคือ การใส่สัญญาณคล็อกให้กับฟลิป-ฟล็อปทุกตัวในเวลาเดียวกัน ดังนั้นฟลิป-ฟล็อปทุกตัวที่มีอยู่จึงทำงานพร้อมกัน เวลาในการทำงานของวงจรนับจึงเท่ากับในการทำงานของฟลิป-ฟล็อปตัวที่มีเวลาหน่วงมากที่สุด

การควบคุมการนับของวงจรนับแบบสัมพันธ์นั้นจะยุ่งยากกว่าวงจรนับแบบไม่สัมพันธ์โดยจะใช้วิธีในการออกแบบเป็นขั้นตอนอยู่ประมาณ 6 ขั้นตอนตัวอย่างการออกแบบวงจรนับขนาด 2 บิตแบบนับขึ้นดังรูป 3.53 มีขั้นตอนคือ

1. เขียนไดอะแกรมบอกสถานะ (Atate diagram) การนับดังรูป 3.54



รูปที่ 3.54 ไดอะแกรมแสดงสถานะการนับของวงจรนับขนาด 2 บิตแบบนับขึ้น

จากไดอะแกรมบอกสถานะเขียนตารางสถานะ (State table) ของวงจรนับดังตาราง 3.5 โดยเขียนสถานะที่จะเกิดขึ้นได้ทั้งหมดในแถบทางซ้ายมือและเขียนสถานะถัดไปทางขวามือ ตาราง 3.6 สถานะการนับของวงจรนับขนาด 2 บิตแบบนับขึ้น

$q^n$	$q^{n+1}$
$q_0$	$Q_1$
$q_1$	$Q_2$
$q_2$	$Q_3$
$q_3$	$q_0$

2. เขียนตารางแสดงการเปลี่ยนสถานะของวงจรนับ (Transition table) ดังตาราง 3.6 ตาราง 3.7 การเปลี่ยนแปลงสถานะของวงจรนับขนาด 2 บิตแบบนับขึ้น

$(Q_1Q_0)^n$		$(Q_1Q_0)^{n+1}$	
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ที่ผ่านมาสวมขั้นตอนนั้นยังไม่ขึ้นอยู่กับชนิดของฟลิป-ฟลอป ในขั้นนี้จะต้องเลือกแล้วว่า จะใช้ฟลิป-ฟลอปแบบใด และจะใช้วิธีการ excitation maps ในการคำนวณเพื่อที่จะควบคุมอินพุทของฟลิป-ฟลอป โดยจะใช้ควบคู่กับ transition table ในที่นี้เลือกใช้ดีฟลิป-ฟลอป โดย excitation map ของดีฟลิป-ฟลอป แสดงดังตาราง 3.7

ตาราง 3.8 excitation map ของดีฟลิป-ฟลอป

$Q^n$	$Q^{n+1}$	D
1	0	0
0	1	1
1	0	0
1	1	1

จาก excitation map ของดีฟลิป-ฟลอปและ transition table สามารถนำมาเขียนความสัมพันธ์ของการนับได้เป็น excitation maps ของวงจรมีขนาด 2 บิตแบบนับขึ้นได้ดังรูป 3.54



รูป 3.55 Excitation maps ของวงจรมีขนาด 2 บิตแบบนับขึ้น

5. จาก Excitation maps ทำการหาค่า Excitation equation จะได้

$$D_0 = \overline{Q_0}$$


$$D_1 = Q_1 \overline{Q_0} + \overline{Q_1} Q_0$$

$$\therefore D_1 = Q_1 \oplus Q_0$$

5. นำค่า Excitation equation ที่ได้มาสร้างเป็นวงจรมีขนาด 2 บิตแบบนับขึ้นจะได้วงจรเป็นดังรูป 3.56

6.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.56 วงจรนับแบบสัมพัทธ์ขนาด 2 บิตแบบนับขึ้น โดยใช้ดีฟลิป-ฟลอป

### 3.4.5 การจำลองการทำงานวงจรนับขนาด 8 bit แบบไม่สัมพัทธ์ (Asynchronous counter)


เนื่องจากค่าความถี่จากวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าที่ผลิตออกมาได้มีค่าอยู่ระหว่างประมาณ 100Hz ถึงประมาณ 370MHz เลือกใช้วงจรนับขนาด 8 บิต แบบไม่สัมพัทธ์ซึ่งมีความถี่ต่ำสุดที่สามารถใช้ได้เพื่อให้คูณขึ้นมาแล้วทำให้วงจรออสซิลเลเตอร์สามารถทำงานได้ประมาณ 40KHz ( $40\text{KHz} \times 256 = 1.24\text{MHz}$ ) วงจรนับขนาด 8 บิตแบบไม่สัมพัทธ์แสดงดังรูป 3.57



รูปที่ 3.57 วงจรนับแบบไม่สัมพัทธ์ขนาด 8 บิตแบบนับขึ้นโดยใช้ J-K ฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.57 ทำการจำลองการทำงานหาเอาต์พุตที่จุดต่างๆ ดังแสดงในรูป 3.58 เป็นเอาต์พุตของ  $Q_0$  และ  $Q_4$  โดยที่ความถี่อินพุตเท่ากับ 10MHz



รูปที่ 3.58 เอาต์พุต  $Q_0$  และ  $Q_4$  ของวงจรนับแบบไม่สัมพันธ์เมื่อความถี่อินพุตเท่ากับ 10MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

### การออกแบบและผลการทดลองเฟสล็อกคูลูปแบบดิจิทัล

จากองค์ประกอบพื้นฐานหลักของเฟสล็อกคูลูปที่ได้ออกแบบและทำการทดลองไว้แล้วในบทที่ 3 ในขั้นตอนต่อไปจะนำเอาองค์ประกอบดังกล่าวมาสร้างเป็นเฟสล็อกคูลูปเพื่อตรวจสอบคุณสมบัติโดยจะสร้าง 2 แบบเอาท์พุทของตัวดักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่ (Charge pump) และแบบเอาท์พุทของตัวดักจับเฟสเป็นแบบสามสถานะ (tri-state)


#### 4.1 วงจรเฟสล็อกคูลูปแบบเอาท์พุทตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่ (Charge-pump)

วงจรเฟสล็อกคูลูปดิจิทัลแบบเอาท์พุทของตัวดักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่แสดงดังรูป 4.1



รูปที่ 4.1 วงจรเฟสล็อกคูลูปแบบเอาท์พุทของตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่

จากรูป 4.1 สามารถแทนวงจรทั้งหมดในรูปแบบเงินเส้นได้โดยอาศัยคุณสมบัติการทำงานของอุปกรณ์แต่ละชุดได้ดังรูป 4.2



รูป 4.2 รูปแบบเชิงเส้นของเฟสล็อกคูลูปที่มีเอาต์พุตตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสที่  
จากรูป 4.2 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{\frac{I_p K_{VCO}}{2\pi C_p} (R_p C_p s + 1)}{s^2 + \frac{I_p}{2\pi} K_{VCO} R_p s + \frac{I_p}{2\pi C_p} K_{VCO}} \quad (4.1)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{I_p K_{VCO}}{2\pi C_p}} \quad (4.2)$$

$$\zeta = \frac{R_p}{2} \sqrt{\frac{I_p C_p K_{VCO}}{2\pi}} \quad (4.3)$$

$$= \frac{\omega_n}{2} \cdot R_p C_p \quad (4.4)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกคูลูปสามารถเข้าสู่สภาวะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากเป็นการป้อนกลับจากเอาต์พุตกลับมาที่อินพุตโดยตรง(ยังไม่ผ่านวงจรความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้าสามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 200MHz
2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 10MHz ซึ่งหมายความว่าเฟสล็อกคูลูปสามารถล็อกที่ความถี่อินพุตตั้งแต่ 190MHz ถึง 210MHz และจากสมการ lock range โดยเฟสล็อกคูลูป ทั้งเอาต์พุตของตัวดักจับเฟสเป็นแบบแหล่งจ่ายกระแสที่มีค่าเท่ากันคือ

$$\Delta\omega L = 4\pi\zeta\omega_n \quad (4.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คือ

กำหนด  $\zeta = 0.7$  และย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 4.5

$$\omega_n = \frac{2\pi \times 10\text{MHz}}{4\pi \times 0.7} = 7.142 \times 10^6 \text{ rad / s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $C_p$  ได้จากสมการ 4.2 โดยเทอม  $\frac{I_p}{2\pi}$  คืออัตราขยายของวงจรถักจับเฟส  $K_{PD}$  จากการออกแบบ  $I_p = 100\mu\text{A}$  ดังนั้นจะได้ค่า  $K_{PD} = 15.91 \times 10^{-6} \text{ amps / rad}$  และอัตราขยายของวงจรถักจับเฟส  $VCO:K_{VCO} = 3.48$  เลือกว่างที่เป็นเชิงเส้น

$$K_{VCO} = 2\pi(370\text{MHz} - 100\text{Hz}) / (5 - 0.7) = 0.54 \times 10^9 \text{ rad / v} \cdot \text{s} \text{ จะได้}$$

$$C_p = \frac{K_{PD}K_{VCO}}{(\omega_n)^2} \approx 165 \text{ pF}$$

4. จากสมการ 4.4 สามารถหาค่า  $R_p$  ได้


$$R_p = \frac{2\zeta}{\omega_n C_p} \approx 1.2 \text{ K}\Omega$$

5. ส่วนค่า  $C_2$  จะมีค่าประมาณหนึ่งในห้า หรือ หนึ่งในสิบของ  $C_p$  เลือที่ 16.5 pF  
 6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะล็อก  $T_L$  ซึ่งมีค่าดังสมการ 4.6


$$T_L = \frac{2\pi}{\omega_n} \quad (4.6)$$

เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ 900 ns

7. จากค่า  $C_p, R_p$  และ  $C_2$  นำไปจำลองการทำงานของเฟสล็อกคูลิปโดยใช้ความถี่อินพุตที่ 200 MHz จะเข้าสู่สภาวะคงที่(สภาวะล็อก)ใช้เวลาประมาณ 900 ns นั่นคือเวลาที่ใช้ในการเข้าสู่สภาวะล็อกของเฟสล็อกคูลิป และรูป 4.3 นี้ยังมีการเปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ)กับสัญญาณเอาต์พุต(เส้นประ) ณ เวลาที่เข้าสู่สภาวะล็อกระหว่าง 900 ns ถึง 1μs




รูป 4.3 แสดงแรงดันที่วงจรกรองความถี่ต่ำ และแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะล็อกที่ความถี่อินพุต 200MHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูป 4.4 การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สถานะล็อกที่ความถี่อินพุท 190MHz



รูป 4.5 การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สถานะล็อกที่ความถี่อินพุท 210 MHz

4.2 วงจรเฟสล็อกแบบเอาต์พุตตัวคักจับเฟสความถี่แบบสามสถานะ (Tri-state)


วงจรเฟสล็อกแบบดิจิทัลแบบเอาต์พุตของตัวคักจับเฟสความถี่เป็นแบบสามสถานะ แสดงดังรูป 4.6



รูปที่ 4.6 วงจรเฟสล็อกแบบเอาต์พุตของตัวคักจับเฟสความถี่แบบสามสถานะ (Tri-state)

จากรูป 4.6 จะสามารถเขียนระบบให้อยู่ในรูปแบบเชิงเส้นได้ดังรูป 4.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.7 รูปแบบเชิงเส้นของเฟสล็อกคัลป์ที่มีเอาต์พุตตัวดักจับเฟสความถี่แบบสถานะ (Tri-state)  
จากรูป 4.7 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}(s)}{\phi_{in}(s)} = \frac{K_{PD}K_{VCO} \frac{1 + sR_2C}{(R_1 + R_2)C}}{s^2 + s \frac{1 + K_{PD}K_FK_{VCO}R_2C}{(R_1 + R_2)C} + \frac{K_{PD}K_{VCO}}{(R_1 + R_2)C}} \quad (4.7)$$

และจากทฤษฎีระบบควบคุมดังกล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{K_{PD}K_{VCO}}{(R_1 + R_2)C}} \quad (4.8)$$

$$\zeta = \frac{\omega_n}{2} \cdot \left( R_2C + \frac{1}{K_{PD}K_{VCO}} \right) \quad (4.9)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกคัลป์สามารถเข้าสู่สภาวะล็อก มีดังนี้

1. กำหนดความถี่อินพุตเนื่องจากเป็นวงจรป้อนกลับจากเอาต์พุตกลับมาที่อินพุตโดยตรง (ไม่ได้ผ่านวงจรหารความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดัน สามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 200MHz
2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 10 MHz ซึ่งหมายความว่าเฟสล็อกคัลป์สามารถล็อกที่ความถี่อินพุตตั้งแต่ 190 MHz ถึง 210 MHz และจากสมการ lock range โดยเฟสล็อกคัลป์ที่เอาต์พุตของตัวดักจับเฟสเป็นวงจรสามสถานะและแบบแหล่งจ่ายกระแสคงที่มีค่าเท่ากันคือ

$$\Delta\omega_n = 4\pi\xi\omega_n \quad 4.10$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนด  $\xi = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 4.10 คือ

$$\omega_n = \frac{2\pi \times 10 \text{ MHz}}{4\pi \times 0.7} = 7.142 \times 10^6 \text{ rad / s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $R_2C$  ได้จากสมการ 4.9 เมื่อ  $N=1$  โดยค่าอัตราขยายของวงจรคัปเปิลเฟส  $K_{PD}$  แบบเอาต์พุตสามสถานะ(tri-stage) คือ  $K_{PD} = \frac{V_{DD}}{4\pi}$  เท่ากับ  $\frac{5}{4\pi} = 0.398 \text{ volt / rad}$ . และอัตราขยายของวงจร VCO:  $K_{VCO}$  เลือกช่วงที่เป็นเชิงเส้น

$$K_{VCO} = 2\pi(370 \text{ MHz} - 100 \text{ Hz}) / (5 - 0.7) = 0.54 \times 10^9 \text{ rad / v} \cdot \text{s} \text{ จะได้}$$

$$R_2C = \frac{2\xi}{\omega_n} - \frac{1}{K_{PD}K_{VCO}}$$

$$= 196.37 \text{ ns}$$

4. จากค่า  $R_2C$  แทนค่าในสมการ 4.8 สามารถหาค่า  $R_1C$  ได้

$$R_1C = \frac{K_{PD}K_{VCO}}{\omega_n^2} - R_2C$$

$$= 461.08 \text{ ns}$$

5. กำหนดค่าอุปกรณ์จากข้อ 3 และข้อ 4 สรุปได้ดังนี้

$$R_1C = 196.37 \text{ ns}$$

$$R_2C = 461.08 \text{ ns}$$

กำหนดค่า  $C = 220 \text{ pF}$  จะได้ค่า  $R_1 \approx 750 \Omega$  และ  $R_2 \approx 2.2 \text{ K}\Omega$


6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะล็อก  $T_L$  ซึ่งมีค่าดังสมการ 4.11

$$T_L = \frac{2\pi}{\omega_n} \quad (4.11)$$

เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ 900 ns


7. จากค่า  $C$ ,  $R_1$  และ  $R_2$  นำไปจำลองการทำงานของเฟสล็อกคูลิปโดยใช้ความถี่อินพุตที่ 200 MHz ผลการทดลองที่ได้แสดงดังรูป 4.8 ซึ่งจะสังเกตเห็นว่าแรงดันที่วงจรกรองความถี่ต่ำจะเข้าสู่สภาวะคงที่ใช้เวลาประมาณ  $3 \mu\text{s}$  นั่นคือเวลาที่ใช้ในการเข้าสู่สภาวะของเฟสล็อกคูลิปซึ่งมีค่าผิดพลาดจากการคำนวณเนื่องจากการประมาณค่า  $K_{VCO}$  ว่าเป็นเชิงเส้นและผลของค่าพาราซิติค และรูป 4.8 ก็ได้เปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ) กับสัญญาณเอาต์พุต (เส้นประ) ณ เวลาที่เข้าสู่สภาวะล็อก ระหว่าง  $3 \mu\text{s}$  ถึง  $3.5 \mu\text{s}$

8. ทำการทดสอบย่านการสีกโดยป้อนความถี่อินพุทเป็น 190 MHz และ 210 MHz ระดับแรงดันที่วงจรองความถี่ต่ำ และเปรียบเทียบระหว่างเอาต์พุทกับอินพุท แสดงดังรูป 4.9 และ 4.10 ตามลำดับจะเห็นว่าที่ความถี่ 190 MHz จะมีช่วงเวลาน้อยกว่า
- 9.




รูป 4.8 แรงดันที่วงจรองความถี่ต่ำและแรงดันอินพุทกับเอาต์พุทเมื่อวงจระเข้าสู่สภาวะล็อกที่ความถี่อินพุท 200 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.9 การเปลี่ยนแปลงของแรงดันที่วงจรองความถี่ต่ำเพื่อเข้าสู่สภาวะล๊อคที่ความถี่อินพุท 190 MHz




รูป 4.10 การเปลี่ยนแปลงของแรงดันที่วงจรองความถี่ต่ำเพื่อเข้าสู่สภาวะล๊อคที่ความถี่อินพุท 210 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรเฟสล็อกแบบเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ (Tri-state)แบบมีวงจรหาร N

ในส่วนของวงจรถักจับเฟสแบบเฟส-ความถี่จะเป็นเอาต์พุตแบบในขั้นแรกจะทำการป้อนกลับโดยตรงจาก VCO ยังไม่ใช้ในส่วนการหาร N=1 วงจรสมมูลที่ใช้ในการทดสอบการทำงานแสดงดังรูป 4.11



รูป 4.11 ระบบของเฟสล็อกซึ่งตัวดักจับเฟสเป็นแบบเอาต์พุตแบบสามสถานะ (Tri-state)หารความถี่ จากรูป 4.11 รูปแบบเชิงเส้นของระบบแสดงดังรูป 4.12



รูป 4.12 รูปแบบเชิงเส้นของเฟสล็อกแบบดิจิทัล จากรูป 4.12 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{K_{PD}K_F K_{VCO}}{s + \beta \cdot K_{PD}K_F K_{VCO}} \quad (4.12)$$

โดยที่

$$K_F = \frac{1 + sR_2C}{1 + s(R_1 + R_2)C} \quad (4.13)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อวงจรฟิลเตอร์นี้ถูกขับโดยเอาต์พุตสามสถานะจะไม่มีกระแสไหลผ่าน  $R_1$  หรือ  $R_2$  เมื่อเอาต์พุตอยู่ในสถานะ high-impedance โวลต์แดงที่คร่อมตัวเก็บประจุจะไม่เปลี่ยนแปลง สามารถประมาณได้ว่าวงจรฟิลเตอร์กับเอาต์พุตสามสถานะคล้ายกับเป็นอินทิเกรเตอร์ในอุดมคติจะทำให้ได้ฟังก์ชันถ่ายโอนใหม่ได้ดังสมการ 4.14

$$K_F' = \frac{1 + sR_2C}{s(R_1 + R_2)C} \quad (4.14)$$

แทนสมการ 4.1 ในสมการ 4.12 จะได้ผลลัพธ์ดังสมการ 4.15

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{K_{PD}K_{VCO} \frac{1 + sR_2C}{N(R_1 + R_2)C}}{s^2 + s \frac{1 + K_{PD}K_F'K_{VCO}R_2C}{N(R_1 + R_2)C} + \frac{K_{PD}K_{VCO}}{N(R_1 + R_2)C}} \quad (4.15)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{K_{PD}K_{VCO}}{N(R_1 + R_2)C}} \quad (4.16)$$

$$\zeta = \frac{\omega_n}{2} \cdot \left( R_2C + \frac{N}{K_{PD}K_{VCO}} \right) \quad (4.17)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อคลูปแบบมีการหาร N สามารถเข้าสู่สถานะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากไม่ได้เป็นการป้อนกลับจากเอาต์พุตกลับมาที่อินพุตโดยตรง (ได้มีการหารความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้า สามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 100MHz

2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 10MHz ซึ่งหมายความว่าเฟสล็อคลูปสามารถล็อกที่ย่านความถี่อินพุตตั้งแต่ 190MHz ถึง 210MHz และจากสมการ lock range โดยเฟสล็อคลูปทั้งเอาต์พุตของตัวคักจับเฟสเป็นแบบสามสถานะและแบบแหล่งจ่ายกระแสคงที่จะมีเท่ากันคือ

$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (4.18)$$

กำหนด  $\zeta = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 4.18 คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_n = \frac{2\pi \times 10\text{MHz}}{4\pi \times 0.7} = 7.142 \times 10^6 \text{ rad / s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $R_2C$  ได้จากสมการ 4.17 เมื่อ  $N=8$  โดยค่าอัตราขยายของวงจรคัปปลิงเฟส : $K_{PD}$  แบบเอาต์พุตสามสถานะ (tri-state) คือ  $K_{PD} = V_{DD}/4\pi$  เท่ากับ  $5/4\pi = 0.398 \text{ volt/radian}$  และค่าอัตราขยายของวงจร VCO : $K_{VCO}$  ช่วงที่เป็นเชิงเส้น  $K_{VCO} = 2\pi (370\text{MHz}-100\text{Hz})/(5\text{V}-0.7\text{V}) = 0.54 \times 10^9 \text{ radians/V.s}$  จะได้

$$R_2C = \frac{2\zeta}{\omega_n} - \frac{N}{K_{PD}K_{VCO}}$$

$$= 187.5\text{ns}$$

4. จากค่า  $R_2C$  แทนค่าในสมการ 4.16 สามารถหาค่า  $R_1C$  ได้

$$R_1C = \frac{K_{PD}K_{VCO}}{N\omega_n^2} - R_2C$$

$$= 1900\text{ns}$$

5. กำหนดค่าอุปกรณ์จากข้อ 3 และข้อ 4 สรุปได้ดังนี้

$$R_1C = 187.5 \text{ ns}$$

$$R_2C = 1900 \text{ ns}$$


กำหนดค่า  $C = 220\text{PF}$  จะได้ค่า  $R_1 = 850$  และ  $R_2 = 8.5\text{K}\Omega$

6. กำหนดหาค่าเวลาในการเข้าสู่สภาวะล็อก :  $T_L$  ซึ่งมีค่าดังสมการ 4.11

$$T_L = \frac{2\pi}{\omega_n} \quad (4.19)$$

7. จากค่า  $C$ ,  $R_1$  และ  $R_2$  นำไปทำการจำลองการทำงานของเฟสล็อกคูลูปโดยใช้ความถี่อินพุตที่ 100MHz ก่อนผลการทดลองที่ได้แสดงดังรูป 5.17 ซึ่งจะสังเกตเห็นได้ว่าแรงดันที่วงจรรองความถี่ต่ำจะเข้าสู่สภาวะคงที่ซึ่งต้องใช้เวลาระมาณ  $8\mu\text{s}$  นั่นก็คือเวลาที่ใช้ในการเข้าสู่สภาวะล็อกของเฟสล็อกคูลูปซึ่งมีค่าผิดพลาดจากกรคำนวณเนื่องมาจากการประมาณค่า  $K_{VCO}$  ว่ามีความเป็นเชิงเส้นและผลของพาราซิติกผลการทดลองการเข้าสู่สภาวะล็อกแสดงดังรูป 4.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.13 แสดงวงจรเฟสล็อกคูลูเข้าสู่สภาวะล็อก เมื่อใส่วงจรหาร N=8 แบบ J-K ฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### การออกแบบลวดลายอุปกรณ์

#### 5.1 อุตสาหกรรมการผลิตวงจรรวม


ในอุตสาหกรรม การผลิตวงจรรวม ถือได้ว่า เป็นอุตสาหกรรมที่ต้องใช้เทคโนโลยี ชั้นสูงและต้องใช้งบประมาณในการดำเนินการจำนวนมาก อีกทั้งยังต้องการบุคลากรที่มีความรู้ความสามารถ และมีความเชี่ยวชาญหลากหลายสาขา ดังนั้น อุตสาหกรรมการ ผลิตวงจรรวมจึงเป็นอุตสาหกรรมขนาดใหญ่อย่างหนึ่ง ซึ่งเป็นการยากที่จะดำเนินการให้ครบวงจรอย่างสมบูรณ์ โดยทั่วไปมักจะจัดแบ่งเป็นส่วน ๆ ที่สำคัญได้ 3 ส่วนใหญ่ ๆ ดังนี้ คือ

1. การออกแบบ (Design)
2. การสร้าง ((Fabrication)
3. การเก็บบรรจุ (Packaging)

โดยแต่ละส่วนจะมีความสัมพันธ์กันเพื่อที่จะได้ผลลัพธ์เป็น ไอซีตามที่ต้องการ โดยแต่ละส่วนมีรายละเอียดดังนี้

##### 5.1.1 การออกแบบ (Design)

การออกแบบวงจรรวม หมายถึง การออกแบบและคำนวณวงจรอิเล็กทรอนิกส์ตามต้องการแล้วทำการออกแบบขนาดรูปร่างและลวดลายของส่วนต่าง ๆ ของอุปกรณ์ที่จะสร้างขึ้น จากนั้นจึงนำลวดลายต้นแบบที่ได้ไปทำการสร้างเป็นกระจกลายต้นแบบซึ่งเรียกว่า กระจกต้นแบบหรือโฟโต้มาสก์ (Photo mash) เพื่อนำไปใช้ในกระบวนการสร้างวงจรรวมบนแผ่นผลึกซิลิกอน โดยลำดับขั้นตอนการสร้างวงจรรวมแสดงดังรูป 5.1



รูปที่ 5.1 ขั้นตอนการสร้างลายวงจรรวม

ในขั้นตอนของการออกแบบลวดลายในกรณีที่เป็นวงจรง่าย ๆ ไม่สลับซับซ้อนหรือเป็นวงจรที่มีจำนวนของตัวอุปกรณ์ไม่มาก ซึ่งเรียกว่าวงจรขนาดเล็ก อาจใช้วิธีการเขียนลวดลายด้วยมือโดยใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์การเขียนแบบทั่วไป แต่ในกรณีที่เป็นวงจรมีความสลับซับซ้อน มีจำนวนอุปกรณ์มาก ที่เรียกว่า วงจรรวมขนาดใหญ่ หรือใหญ่มาก เช่น LSI หรือ VLSI การออกแบบลวดลายไม่สามารถทำได้ด้วยมือหรืออุปกรณ์เขียนแบบธรรมดาเองจากต้องใช้เวลาและยุ่งยากมาก ดังนั้น จึงจำเป็นต้องใช้อุปกรณ์คอมพิวเตอร์และโปรแกรมพิเศษ เพื่อช่วยในการออกแบบ และเขียนลวดลาย ซึ่งระบบคอมพิวเตอร์ดังกล่าวนี้ เรียกว่า CAD (Computer Aid Design)

ปัจจุบันนี้ ระบบ CAD ได้ถูกนำมาใช้อย่างแพร่หลายและได้รับการพัฒนาไปอย่างรวดเร็วจนมีขีดความสามารถสูงมาก เพราะไม่เพียงแต่จะช่วยในการเขียนแบบเท่านั้น หากแต่ยังสามารถช่วยในการจำลอง (Simulation) คำนวณและวิเคราะห์คุณสมบัติของวงจรมีได้อย่างถูกต้องและแม่นยำ จึงทำให้การคำนวณและออกแบบวงจรรวมที่มีความสลับซับซ้อนและความหนาแน่นของอุปกรณ์สูงๆ สามารถทำได้โดยมีประสิทธิภาพ

ต้นแบบลวดลายของวงจรรวมที่ได้จากการเขียนด้วยมือ หรือด้วยคอมพิวเตอร์จะถูกนำไปผ่านกระบวนการต่าง ๆ จนในที่สุดจะได้กระจกต้นแบบ และจะถูกนำไปใช้ในกระบวนการสร้างวงจรรวมต่อไป

### 5.1.2 การสร้าง (Fabrication)

การสร้างวงจรรวม หมายถึง กระบวนการหรือเทคโนโลยีที่ใช้เพื่อการสร้างส่วนต่าง ๆ ภายในของวงจรรวม โดยการสร้างทีละชั้นจนเสร็จสิ้นสมบูรณ์ โดยใช้ โฟโตมาสก์ที่ได้จากการออกแบบมาเป็นต้นแบบ สำหรับสร้างส่วนต่าง ๆ บนแผ่นผลึก ซิลิกอนกระทั่งได้วงจรรวมที่สมบูรณ์ เทคโนโลยีที่ใช้ในการสร้างวงจรรวมเป็นเทคโนโลยีที่มีความละเอียดอ่อนและเป็นเทคโนโลยีขั้นสูงที่ต้องการทำในห้องปฏิบัติการซึ่งเป็นห้องสะอาด (Clean room) มีอุปกรณ์เครื่องมือที่มีความแม่นยำสูง ระดับความยากง่ายของเทคโนโลยีที่ใช้จะขึ้นอยู่กับระดับความหนาแน่นของวงจรรวม

### 5.1.3 การเก็บบรรจุ (Packaging)

การเก็บบรรจุ หมายถึง การเก็บบรรจุชิ้น หรือ ชิป ของวงจรรวมลงในตัวถังที่เหมาะสมเพื่อสะดวกต่อการนำไปใช้งาน และเพื่อป้องกันการเสียหายที่จะเกิดขึ้นกับชิ้นของวงจรรวมอีกด้วยจะเริ่มตั้งแต่ การใช้เปลือกชนิดพิเศษที่มีความคมและแข็งตัดแยก วงจรรวมออกเป็นชิ้นเล็ก ๆ แล้วนำชิ้นของวงจรรวมที่ได้ไปเก็บบรรจุลงในตัวถังแบบ ต่าง ๆ ตามความเหมาะสมพร้อมกับเชื่อมต่อเส้นลวดตัวนำงานเป็นวงจรรวมที่สมบูรณ์ สามารถนำไปใช้งานได้สะดวก

## 5.2 การออกแบบลวดลายอุปกรณ์พื้นฐาน

การออกแบบลวดลายของอุปกรณ์ภายในวงจรรวมจะประกอบไปด้วยอุปกรณ์ พื้นฐานทางอิเล็กทรอนิกส์ต่าง ๆ ต่อกันอยู่ภายใน โดยจะอยู่ในรูปแบบขนานหรืออนุกรมก็ตามแต่พื้นฐานหลักของ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบลวดลายก็มาจากการออกแบบลวดลายของอุปกรณ์เพียงตัวเดียว โดยอุปกรณ์พื้นฐานที่สำคัญมีรายละเอียดและวิธีการออกแบบโดยสังเขป ดังนี้


### 5.2.1 ทรานซิสเตอร์

ทรานซิสเตอร์ทั้งแบบมอสและแบบไบโพลาร์เป็นอุปกรณ์ที่มีการใช้มากที่สุด ในวงจรรวมการออกแบบลวดลายจะแตกต่างกันตามโครงสร้าง

การออกแบบลวดลายทรานซิสเตอร์แบบไบโพลาร์ชนิดเอ็นพีเอ็นและแบบมอสชนิดเอ็นมอสพร้อมภาพตัดขวางแสดงดังรูป 5.2 และรูป 5.3 ตามลำดับ




รูป 5.2 ลวดลายทรานซิสเตอร์แบบไบโพลาร์ชนิด NPN



รูป 5.3 ลวดลายของมอสชนิดเอ็น

การออกแบบลวดลายของมอสในงานด้านอนาล็อกที่ต้องการความแม่นยำระหว่างอุปกรณ์เช่นทรานซิสเตอร์คูดิฟเฟอร์เรนเซียล ที่มีขนาดใหญ่จะใช้หลักการออกแบบลวดลายให้สมมาตรกัน โดยที่เรียกว่า common-centroid layout ดังแสดงในรูป 5.4 จะเป็นมอสชนิดเอ็นสองตัวที่มีขาขอสต่อถึงกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.4 ลวดลายของมอสชนิดเอ็นชาซอสต่อถึงกัน

### 5.2.2 ตัวต้านทาน

การออกแบบลวดลายของตัวต้านทานในวงจรรวมเป็นอุปกรณ์ที่กินพื้นที่มากเนื่องจากค่าความต้านทานจะขึ้นอยู่กับความยาวของสารที่ใช้ทำตัวต้านทานดังสมการ 5.1

$$R = \rho \frac{L}{A} \quad (5.1)$$

โดยที่ R คือ ความต้านทาน มีหน่วยเป็น โอห์ม

P คือ สภาพต้านทานหรือ พิกัดความต้านทาน มีหน่วยเป็น โอห์ม – เซนติเมตร

L คือ ความยาวของตัวความต้านทาน

A คือ พื้นที่หน้าตัดของตัวความต้านทาน


ค่าสภาพต้านทานหรือ Resistivity P ถูกกำหนดได้ด้วยความหนาแน่นของสารเจือสำหรับค่า L และ A กำหนดโดยการออกแบบลักษณะรูปร่างและขนาดของตัวต้านทานถ้าตัวต้านทานมีรูปร่างเป็นสี่เหลี่ยม โดยไม่พิจารณาความต้านทานขั้วต่อ กำหนดให้มีความกว้าง W มีความลึกของรอยต่อ  $X_j$  พื้นที่หน้าตัดก็คือ  $X_j \times W$  หรือก็คือ A สมการ 5.1 สามารถเขียนได้ในรูปสมการ 5.2

$$\begin{aligned} R &= \rho \frac{L}{X_j W} \\ &= \rho_s \frac{L}{W} \end{aligned} \quad (5.2)$$

โดยที่  $\rho_s$  คือ สภาพต้านทานแผ่นหรือ Sheet Resistivity ( $\Omega/\square$ )

การออกแบบลวดลายตัวต้านทานโดยใช้ส่วน Poly และ N-DIFF แสดงดังรูป 5.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.5 ลวดลายของตัวต้านทานที่สร้างจาก Poly และ N-DIFF


### 5.2.3 ตัวเก็บประจุ

การออกแบบลวดลายของตัวเก็บประจุก็จะกินพื้นที่มากเช่นเดียวกับตัวต้านทาน โดยตัวเก็บประจุที่นิยมใช้เป็นแบบมอสคาปาซิเตอร์ซึ่งจะเป็นไดอิเล็กตริกคาปาซิเตอร์ โดยใช้สารไดอิเล็กตริกเป็นตัวกลางระหว่างสารที่นำไฟฟ้าได้ดี สำหรับสารไดอิเล็กตริกโดยทั่วไปจะใช้ชั้นซิลิกอนไดออกไซด์ ยิ่งชั้นนี้มีความบางมากเพียงใด จะทำให้ค่าความจุไฟฟ้าเพิ่มมากขึ้น โดยค่าความจุของตัวเก็บประจุแบบไดอิเล็กตริก แสดงดังสมการ 5.3

$$C = \frac{\epsilon_{ox}}{t_{ox}} A \quad (5.3)$$

โดยที่  $\epsilon_{ox}$  คือค่า Permittivity ของออกไซด์,  $t_{ox}$  คือ ความหนาของชั้นออกไซด์ และ A คือพื้นที่ของตัวเก็บประจุ

การออกแบบลวดลายของ MOS Capacitor กรณีใช้แบบเอ็นมอสแสดงดังรูป 5.6




รูป 5.6 ลวดลายของตัวเก็บประจุแบบไดอิเล็กตริกแบบ NMOS Capacitor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3 การออกแบบลวดลายวงจรเฟสล็คคูลูป

วงจรเฟสล็คคูลูปแบบดิจิทัลจะประกอบทั้งส่วนที่เป็นดิจิทัลและอนาล็อกการออกแบบลวดลายโดยใช้โปรแกรม L-Edit จะทำการแบ่งวงจรทั้งหมดออกเป็นส่วนย่อยเรียกว่า Cell โดยออกแบบลวดลายของแต่ละเซลล์ให้ดีที่สุดจากนั้นจะใช้โปรแกรม S-Edit วาดวงจรแสดงการเชื่อมต่อกันของแต่ละเซลล์และตำแหน่งขาของวงจรรวมจากนั้นจะ Export ออกมาเป็นไฟล์ที่มีนามสกุล .tpr ไฟล์นี้จะถูกนำไปใช้ร่วมกับ L-Edit เพื่อสร้างวงจรรวมออกมาให้เป็นวงจรที่สมบูรณ์ แสดงขั้นตอนโดยสรุปดังรูป




รูป 5.7 ขั้นตอนการออกแบบลวดลายเพื่อให้รูปแบบของ Chip ภายในวงจร เมื่อดำเนินการกระบวนการออกแบบตามขั้นตอนดังกล่าวแล้วก็จะได้รับรูปแบบของ Chip เฟสล็คคูลูป

### 5.4 ผลการทดลองวงจรเฟสล็คคูลูปจากลวดลายวงจร

ในขั้นแรกที่ได้ออกแบบและได้ขนาดของมอสแต่ละตัวมาทำการออกแบบลวดลายแล้วจะทำให้ได้ผลของอุปกรณ์พาราซิติคเพิ่มขึ้นมามีผลทำให้การทำงานของวงจรอาจคลาดเคลื่อนไปจากเดิมโดยค่าพาราซิติคที่เพิ่มเข้ามาสามารถส่งให้โปรแกรม L-Edit หาจำนวนและค่าออกมาได้จากนั้นก็ให้นำเอาค่าเหล่านั้นไปรวมกับวงจรหลักที่ได้ออกแบบและทำการจำลองการทำงานเพื่อดูผลการทำงานว่าเกิดการ ทำงานคลาดเคลื่อนมากน้อยเพียงใดเมื่อรวมผลของพาราซิติคเข้าไปด้วย เพื่อความสะดวกจะใช้ทดลองที่สถานะดังนี้


#### 5.4.1 วงจรดักจับเฟสแบบเฟส – ความถี่

วงจรดักจับเฟสเป็นวงจรที่ใช้ดีเทคเฟสของสัญญาณระหว่างอินพุทกับเอาท์พุทจากวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าผลการทดลองแสดงดังรูป 5.9 และ 5.10



รูป 5.8 ผลการทดลองวงจรตรวจจับเฟสและความถี่เมื่อเฟสและความถี่ A นำหน้าเฟส B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.9 ผลการทดลองวงจรตรวจจับเฟสและความถี่เมื่อเฟสและความถี่เมื่อเฟส B นำเฟส A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 5.4.2 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

การออกแบบวงจรออสซิลเลเตอร์ก่อนหน้านี้นี้เมื่อได้ศึกษาการออกแบบลวดลายแล้วทำให้ทราบว่าขนาดของมอสบางตัวไม่สามารถนำมาทำการออกแบบลวดลายได้จึงต้องทำการปรับปรุงวงจรใหม่ทำให้ได้ช่วงความถี่การออสซิเลทเปลี่ยนไปดังตาราง 5.1

รูป 5.10 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากการออกแบบวงจร




รูป 5.11 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากลวดลายวงจร




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.4.3 วงจรเฟสล็อกคูลูปที่มีเอาท์พุทวงจรถักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่(Charge-pump)

การทดลองที่ผ่านมาเป็นการทดลององค์ประกอบย่อยของเฟสล็อกคูลูปแบบดิจิทัลจากลวดลายขั้นต่อไปจะนำองค์ประกอบเหล่านั้นมาทำงานร่วมกันเป็นระบบหรือเป็นวงจรเฟสล็อกคูลูปโดยในส่วนของวงจรถักจับเฟสแบบเฟส-ความถี่จะเป็นเอาท์พุทแบบในขั้นแรกจะทำการป้อนกลับโดยตรงจาก VCO ยังไม่ใช้ในส่วนการหาร  $N=1$  วงจรสมมูลที่ใช้ในการทดสอบการทำงานแสดงดังรูป 5.15



รูป 5.12 ระบบเฟสล็อกคูลูปซึ่งตัวคักจับเฟสแบบแหล่งจ่ายกระแสคงที่(Charge-pump)



รูป 5.13 รูปแบบเชิงเส้นของเฟสล็อกคูลูปแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{\frac{I_p K_{VCO}}{2\pi C_p} (R_p C_p s + 1)}{s^2 + \frac{I_p}{2\pi} K_{VCO} R_p s + \frac{I_p}{2\pi C_p} K_{VCO}} \quad (5.4)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{I_p K_{VCO}}{2\pi C_p}} \quad (5.5)$$

$$\zeta = \frac{R_p}{2} \sqrt{\frac{I_p C_p K_{VCO}}{2\pi}} \quad (5.6)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกคิปลสามารถเข้าสู่สภาวะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากการป้อนกลับจากเอาต์พุตกลับมาโดย ได้มีการหารความถี่ 8 เท่า ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้าสามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 25 MHz

2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 10MHz ซึ่งหมายความว่าเฟสล็อกคิปลสามารถล็อกที่ย่านความถี่อินพุตตั้งแต่ 190MHz ถึง 210MHz และจากสมการ lock range โดยเฟสล็อกคิปลทั้งเอาต์พุตของตัวคักจับเฟสเป็นแบบสามสถานะและแบบแหล่งจ่ายกระแสคงที่จะมีค่าเท่ากันคือ

$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (5.10)$$

กำหนด  $\zeta = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 5.10 คือ

$$\omega_n = \frac{2\pi \cdot 10\text{MHz}}{4\pi \cdot 0.7} = 7.142 \times 10^6 \text{ radians/s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $C_p$  ได้จากสมการ 4.2 โดยเทอม  $\frac{I_p}{2\pi}$  คืออัตราขยายของวงจรคักจับเฟส  $K_{PD}$  จากการออกแบบ  $I_p = 100\mu\text{A}$  ดังนั้นจะได้ค่า  $K_{PD} = 15.91 \times 10^{-6} \text{ amps/rad}$  และอัตราขยายของวงจร VCO:  $K_{VCO} 3.48$  เลือกช่วงที่เป็นเชิงเส้น

$$K_{VCO} = 2\pi(300\text{MHz} - 50\text{MHz}) / (4.5 - 2) = 0.62 \times 10^9 \text{ rad/v} \cdot \text{s} \text{ จะได้}$$

$$C_p = \frac{K_{PD} K_{VCO}}{(\omega_n)^2} \approx 190 \text{ pF}$$

4. จากสมการ 4.4 สามารถหาค่า  $R_p$  ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_p = \frac{2\xi}{\omega_n C_p} \approx 1K\Omega$$

5. ส่วนค่า  $C_2$  จะมีค่าประมาณหนึ่งในห้า หรือ หนึ่งในสิบของ  $C_p$  เลือที่ 16.5 pF
6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะลือค  $T_L$  ซึ่งมีค่าดังสมการ 4.6

$$T_L = \frac{2\pi}{\omega_n} \quad (4.6)$$


เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ 900 ns

จากค่า  $C_p, R_p$  และ  $C_2$  นำไปจำลองการทำงานของเฟสลือคคู่โดยใช้ความถี่อินพุตที่ 200 MHz จะเข้าสู่สภาวะคงที่(สภาวะลือค)ใช้เวลาประมาณ 900 ns นั่นคือเวลาที่ใช้ในการเข้าสู่สภาวะลือคของเฟสลือคคู่ และรูป 4.3 นี้ยังมีการเปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ)กับสัญญาณเอาต์พุต(เส้นประ) ณ เวลาที่เข้าสู่สภาวะลือคระหว่าง 900 ns ถึง 1 $\mu$ s

7. จากค่า  $C_p, C_2$  และ  $R_p$  นำไปทำการจำลองการทำงานของเฟสลือคคู่โดยใช้ความถี่อินพุตที่ 20MHz ก่อนผลการทดลองที่ได้แสดงดังรูป 5.17 ซึ่งจะสังเกตเห็นได้ว่าแรงดันที่วงจรกรองความถี่ต่ำจะเข้าสู่สภาวะคงที่ที่จะต้องใช้เวลาประมาณ 18 $\mu$ s นั่นก็คือเวลาที่ใช้ในการเข้าสู่สภาวะลือคของเฟสลือคคู่ซึ่งมีค่าผิดพลาดจากการคำนวณเนื่องมาจากการประมาณค่า  $K_{vco}$  ว่ามีความเป็นเชิงเส้นและผลของพาราซิติค และรูป 5.18 เป็นการ เปรียบเทียบระหว่างสัญญาณอินพุต (เส้นทึบ) กับสัญญาณเอาต์พุต (เส้นประ) ณ เวลาที่จะเข้าสู่สภาวะลือคระหว่าง 18 $\mu$ s ถึง 20 $\mu$ s

8. ทำการทดสอบย่านการลือคโดยป้อนความถี่อินพุตเป็น 18MHz และ 22MHz ระดับแรงดันที่วงจรกรองความถี่ต่ำแสดงดังรูป จะเห็นว่าที่ความถี่ 18MHz ช่วงเวลาเข้าสู่สภาวะการลือคจะน้อยกว่า 24 $\mu$ s อยู่เล็กน้อยและที่ความถี่ 22MHz จะมากกว่า 24 $\mu$ s อยู่เล็กน้อยเช่นกัน


ผลการทดลอง Layout ที่ความถี่เอาต์พุตเดียวกัน (266 MHz 3.45mW)



รูป 5.14 แสดงลวดลายวงจรเฟสล็อกเข้าสู่สภาวะล็อก เมื่อใส่วงจรหาร N=8 แบบ J-K ฟลิปฟลอป

ใช้หลักการคำนวณเช่นเดียวกับที่ผ่านมาเพื่อทดสอบการใช้เฟสล็อกเป็นวงจรคูณความถี่โดยกำหนดความถี่อินพุตเท่ากับ 25MHz กำหนดย่านการล็อกเท่ากับ 266MHz แทน N=8 ในที่สุดจะได้ CP=195pF, C2=32pF และ  $R_p = 1K\Omega$  ผลการจำลองการทำงานแสดงค่าแรงดันที่อินพุตของ VCO, ความถี่เอาต์พุต VCO 10MHz แสดงดังรูป 2.53 ก และ ข ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.15 ชิพเฟสที่ออกแบบด้วย 8 บิตของความถี่อินพุท โดยใช้ เจ เค ฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.5 การออกแบบ วงจรไดนามิก ดีฟลิปฟลอป Dual-Modulus Prescaler

วงจรถ่ายที่ใช้ metal-oxide-semiconductor มีการก้าวหน้าที่เต็มที่ ตอนนี้มีแนวโน้มของเทคโนโลยีเพื่อความหนาแน่นของอุปกรณ์ที่สูงขึ้น กินพลังงานต่ำ และความเร็วสูง วงจรถูกพัฒนาเป็น high-speed prescaler ทำให้เกิดการพัฒนางจร dynamic ในไม่นานนี้ วงจร CMOS ใช้เทคนิควงจร Domino , NORA, และ true single phase clocking (TSPC) สำหรับวงจร TSPC ต้องการ clock 1 ลูก เป็นตัวกำหนด ถ้าผลของส่วนประกอบวงจร CMOS ทำงานที่ความถี่สัญญาณนาฬิกา ในระดับ 100 MHz หรือมากกว่า 1 GHz

ในรายงานนี้ใช้เทคนิค fast ratioed logic สำหรับ dynamic (DFF's) and logic Flip-flops (LFF'S) ในการดำเนินการของ high-speed modulus prescaler

โอกาสที่ flip-flops สามารถลดผลของการ delay เพื่อให้ prescaler มีความไวเพิ่มขึ้น

#### 5.5.1 การศึกษาวงจร

การหารด้วย 128/129b และ 64/65 ของ dual-modulus prescaler เป็นพื้นฐานของวงจร ส่วนประกอบของ three DFF'S , five toggle flip-flops (TFF's) และ gate ต่าง ๆ

DFF'S และ NAND gate ของ Synchronous หาร 4/5 และ chain TFF'S ของ asynchronous หาร 32 อาศัยค่า ลอจิก ที่ node MC ใน สเตทแรก การหารเป็น 4 (MC=0) หรือ 5 (MC=1) สัญญาณ SW ใช้เลือก อัตราส่วนว่า 128/129 หรือ 64/65


#### A. Synchronous Counter

ความเร็วของ prescaler เป็นข้อจำกัดด้วยการหารด้วย 4/5 บางส่วนทำงานที่ความถี่สูงสุด ความเร็วสูงสุดของ prescaler ขึ้นกับ DFF's และ NAND gate ของ Synchronous counter ที่มีประสิทธิภาพ การทำงานที่ความเร็วสูง มันสำคัญในการที่ต้องลดผล capacitance ที่ node เพื่อให้ power และ delay น้อยลง


TSPC DFF เป็นโครงสร้างโดย P-C<sup>2</sup> MOS stage , N-prescharge, stage และ N- C<sup>2</sup> MOS stage ,เปรียบเทียบ P-C<sup>2</sup> MOS logic และจำนวน ทรานซิสเตอร์ capacitive lode, และพื้นที่ layout ของ clocking psedo-NMOS logic (ดังรูป 2ca)

(รูป 5.16) เป็น psede-PMOS อื่น ๆ แต่ความสามารถในการขับไม่ดี รูปที่ 3 แสดงรูปร่างวงจร dynamic ratioed DFF ส่วนประกอบของ clocking pseudo-NMOS inverter ใน input และ N-precharge เป็นจุดกลาง และ pseudo-PMOS inverter เป็น outout ใน pseudo -MOS จะมีค่าความต้านทานต่ำ และ ค่า C มาก ความเร็วของ DFF กับ clocking pseudo-MOS เร็วมาก พิจารณาทรานซิสเตอร์ที่ขับและ load มีจุดของ delay มาก นำปรารถนาในการแสดงว่าไม่ทำให้การผลิตช้าลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.16 (a) P-C<sup>2</sup>MOS inverter circuit and clocking pseudo-NMOS inverter circuit. (b) N-C<sup>2</sup>MOS inverter circuit and clocking pseudo-PMOS inverter circuit.




รูป 5.17 New TSPC DFF with ratioed logic technique

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.18 วงจร D-FF TSPC



รูป 5.19 ลอจิก NAND-FF


B. Asynchronous Counter

Asynchronous Counter ประกอบด้วย TFF's 5 ภาคต่อกัน การทำงานที่ความถี่สูงสุด เป็น 1-4 หรือ 1-5 ของ ความถี่ input ต่ำ โดยหารด้วย 4/5

C. Input preamplifier


วงจร input ของ prescaler มีinput ประมาณ 50 โอห์ม และค่า Capacitor ขนาดเล็ก แยกจากกัน การอนุกรมของ 2 วงจรขยาย ที่สร้างโดย CMOS inverter และ feedback resistor เพิ่มบนชิป ในส่วนแรก ของวงจรที่ต่อกันของ two Self-biasing amplifier ประกอบด้วย two inverters และ two feedback resistor ในส่วนที่ 2 ประกอบด้วย inverter buffer สำหรับ clock input

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.20วงจรที่ใช้ในการออกแบบ Dual-modulus prescaler

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 5.21 แสดงลวดลายวงจรเฟสล็อกคูลูปเข้าสู่สภาวะล็อก เมื่อใส่วงจรหาร N=16 แบบ Prescaler

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.22 ชิฟเฟสที่ออกแบบแบบคูณ 16 ของความถี่อินพุท โดยใช้ Prescaler

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.23 ชิฟเฟสบล็อกแบบคูณ 128 ของความถี่อินพุทโดยใช้ Prescaler

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### บทสรุป

การออกแบบองค์ประกอบพื้นฐานของเฟสล็อกคูลูปและวงจรเฟสล็อกคูลูปผลที่ได้ในการคำนวณ ออกแบบ เมื่อนำไปทดลองจะมีความคลาดเคลื่อนมากพอสมควรเนื่องจาก สมการที่เราทำการคำนวณ ออกแบบเป็นสมการกระแสเดรนที่ง่าย ๆ ไม่ซับซ้อนแต่เราก็อาศัยประโยชน์จากการ Simulation ช่วยในการปรับค่าที่ถูกต้องเพื่อให้ผลเป็นไปตามที่ได้ออกแบบไว้

การทดสอบคุณสมบัติขององค์ประกอบพื้นฐานของเฟสล็อกคูลูป วงจรแรกคือตัวดักจับเฟสแบบ เฟส-ความถี่ ซึ่งองค์ประกอบพื้นฐานจะเป็นแนกเกท นอร์เกทและอินเวอร์เตอร์ การออกแบบให้ได้ คุณสมบัติของตัวดักจับเฟสที่ดีก็อยู่ที่การออกแบบเกทดังกล่าว ให้มีดีเลย์น้อยที่สุด และยังคงมี คุณสมบัติเป็นเกทหรือเป็นอินเวอร์เตอร์ที่สมมาตรอยู่ โดยจากการออกแบบจะถูกจำกัดอยู่ที่เทคโนโลยี จากการทดลองจึงเห็นว่าเกิดมีดีเลย์ขึ้นเล็กน้อย และวงจรที่สองคือวงจรออสซิลเลเตอร์แบบควบคุม ความถี่ด้วยแรงดันไฟฟ้าจากผลการทดลองความถี่เอาท์พุทที่ได้จะไม่เป็นเชิงเส้นกับแรงดันควบคุม ตลอดย่านแต่จะเป็นเชิงเส้นแค่บางส่วนดังนั้นการนำไปประยุกต์ใช้จึงเลือกช่วงที่ประมาณว่ามีความเป็น เชิงเส้นที่สุด เมื่อองค์ประกอบที่ได้มาสร้างเป็นเฟสล็อกคูลูปเพื่อตรวจสอบคุณสมบัติ จากผลการทดลอง ที่ได้จะเห็นว่าค่าเวลาเข้าสู่สภาวะคงที่มีค่ามากกว่าที่ได้จากการคำนวณเนื่องจากการคำนวณได้มีการ ประมาณค่าไว้หลายอย่างเช่น การประมาณค่าอัตราขยายของวงจรออสซิลเลเตอร์ที่ทดลอง และ การประมาณค่าคาปาซิเตอร์และค่าความต้านทานในวงจรรองความถี่ต่ำ แต่ก็ได้ขยับการลือกเท่ากับการ กำหนดซึ่งถ้าพิจารณาโดยละเอียดค่าเวลาการเข้าสู่สภาวะล็อกที่ความถี่สูงจะให้เวลามากกว่าที่ความถี่ต่ำ เล็กน้อย การเพิ่มเสถียรภาพหรือการทำให้ค่าเวลาการเข้าสู่สภาวะล็อกมีค่าน้อยลงทำได้โดยการเพิ่ม ค่ากระแสในส่วนของแต่ละขั้วกระแสคงที่แต่ก็จะทำให้วงจรเฟสล็อกคูลูปสิ้นเปลืองพลังงานมากขึ้น

เมื่อนำขนาดของมอสที่ได้ปรับปรุงเพื่อให้ได้วงจรที่สามารถนำไปออกแบบ ลวดลายได้ไป ทำการออกแบบลวดลายวงจรที่สมบูรณ์และทำการจำลองการทำงานของ วงจรเพื่อดูความ คลาดเคลื่อนจากที่ได้ออกแบบไว้ในตอนแรก ผลจากการจำลองการทำงานจากลวดลายวงจรจะให้ผล แตกต่างจากที่ออกแบบไว้ค่อนข้างมาก โดยเฉพาะวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วย แรงดันไฟฟ้าเป็นผลเนื่องมาจากเทคนิคการออกแบบและอุปกรณ์พาริซิติคที่เกิดขึ้นจากการออกแบบ ดังนั้นในการออกแบบที่ดีควรทำให้เกิดอุปกรณ์พาริซิติคให้น้อยที่สุด โดยเฉพาะวงจรทางด้าน อนาล็อกเพราะการทำงานของวงจรจะคลาดเคลื่อนได้เร็วเมื่อมีอุปกรณ์พาริซิติคเพิ่มเข้ามา ในการ ออกแบบลวดลายวงจรในตอนท้ายนี้เป็นการออกแบบไอซีที่มีองค์ประกอบภายในเยอะดังนั้นจึงเป็น การยากที่จะออกแบบให้เสร็จเองด้วยมือในที่นี้จึงต้องใช้ซอฟต์แวร์ช่วยในการออกแบบ โดยเฉพาะถ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรมีเซลล์ที่ซ้ำกันหลาย ๆ เซลล์ ก็จะทำการออกแบบเพียงเซลล์เดียวให้ดีที่สุดส่วนเซลล์ที่เหลือก็ใช้คอมพิวเตอร์ช่วยในการเชื่อมต่อหรือคัดลอกเอาไปเป็นส่วนประกอบต่าง ๆ ภายในวงจร เพราะถ้าเราทำการเดินเส้นทางการเชื่อมต่อเองทั้งหมดบนชิพ โอกาสผิดพลาดมีมากและยังต้องใช้เวลานานอีกด้วย แต่การใช้คอมพิวเตอร์ช่วยจะควบคุมอุปกรณ์พาราซิติคไม่ได้

การออกแบบชิพวงจรดิจิทัลเฟสลือคลุป์นี้จากการออกแบบลวดลายจะใช้พื้นที่ในการสร้างประมาณ 1.5mm x 1.8mm มีการเจาะรู (Via) เพิ่มจากที่ได้ออกแบบไว้ 541 Via ซึ่ง Via นี้ใช้ในการเชื่อมต่อระหว่างโลหะที่อยู่คนละชั้นกันเมื่อคอมพิวเตอร์ทำการเดินเส้นทางการวงจรให้อัตโนมติก็จะสร้าง Via นี้ขึ้นมาให้ด้วยเช่น ดังนั้นโปรแกรมคอมพิวเตอร์ก็ทำหน้าที่เป็นตัวช่วยที่ดีในการออกแบบลวดลายวงจรหรือที่เรียกว่า Computer Aid Design หรือ CAD อย่างไรก็ตามชิพที่ได้ยังมีส่วนที่เป็นข้อเสียที่ควรแก้ไขก็คือส่วนการนับที่เป็นวงจรแบบไม่สัมผัสควรออกแบบให้เกิดผิดพลาดน้อยที่สุดต่อชุดหรือเปลี่ยนไปเป็นแบบสัมผัสซึ่งมีการออกแบบที่ซับซ้อนกว่า

พื้นฐานความรู้ที่ได้จากการทำโปรเจกต์นี้ทำให้สามารถมองเห็นภาพกระบวนการในการออกแบบลวดลายก่อนจะนำไปสร้างกระจกต้นแบบเพื่อใช้ในการผลิตวงจรรวมต่อไป ถึงแม้ซอฟต์แวร์ที่ใช้จะมีข้อเสียอยู่บ้างและไม่ได้ใช้จริงในโรงงานอุตสาหกรรมและ อุตสาหกรรมประเภทนี้ในประเทศไทยก็ยังไม่ถึง แต่ก็ได้ความรู้ที่ได้เป็นพื้นฐานที่ดีในการออกแบบเพื่อในอนาคตข้างหน้าที่เทคโนโลยีประเภทนี้อาจจะเข้ามาในเมืองไทย หรือถ้ามีโอกาสได้ศึกษาต่อในอนาคตก็จะเป็นแนวทางที่จะคิดค้นหรือสร้างสรรค์ใหม่ต่อไป ถ้าเรามีพื้นฐานที่ดีแล้วการที่จะเรียนรู้ไปให้ทันกับเทคโนโลยีสมัยใหม่ก็จะเป็นเรื่องที่ไม่ยากอีกต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พารามิเตอร์ของชิพเฟลต้อคลุปที่คูณจำนวนเท่าของความถี่อินพุท 8 เท่าแบบ J-K ฟลิปฟลอป

ย่านความถี่ในการทำงาน	100MHz – 250MHz
ขนาด Area	0.228mm × 0.232mm
Power	3.45mW
technology	0.8 $\mu$ m

พารามิเตอร์ของชิพเฟลต้อคลุปที่คูณจำนวนเท่าของความถี่อินพุท 16 เท่าแบบ Prescaler

ย่านความถี่ในการทำงาน	100MHz – 200MHz
ขนาด Area	0.22mm × 0.396mm
Power	3.07mW
technology	0.8 $\mu$ m

พารามิเตอร์ของชิพเฟลต้อคลุปที่คูณจำนวนเท่าของความถี่อินพุท 128 เท่าแบบ Prescaler

ย่านความถี่ในการทำงาน	100MHz – 150MHz
ขนาด Area	0.228mm × 0.452mm
Power	17.5mW
technology	0.8 $\mu$ m

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TABLE3.1 Summary of Parametres and Formulas for Digital PLLs

Parameter category	Symbol	Parameter	Definition
General	$\omega_0$	Center frequency of the VCO	Angular frequency of the VCO at $\mu_f = 0$
	$\tau_1, \tau_2$	Time constants of loop filter	
	$\omega_n$	Natural frequency of the PLL	$\omega_n$ is the natural frequency of the PLL system. The PLL responds to an excitation at its input with a transient, Normally a damped oscillation with angular frequency $\omega_n$
	$\xi$	Damping factor	$1 / \omega_n \xi =$ time constant of the damped oscillator
Acquisition	$\Delta\omega_n$	Hold range	Frequency range within which PLL operation can be statically stable
	$\Delta\omega_L$	Lock range	If the frequency offset of the reference signal is smaller than the lock range, the PLL locks within one signal-beat note between reference and output frequencies
	$T_L$	Lock-in time	Time required for the lock-in process
	$\Delta\omega_p$	Pull-in range	If the frequency offset of the reference signal is pull-in range, the PLL will slowly lock after number of beat notes between reference and output frequencies
	$T_p$	Pull-in time	Time required for a pull-in process

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Formulas for second-order PLLs			
Type of loop filter			
	Passive lag	Active lag	Active PI
	$\omega_n = \sqrt{\frac{K_o K_d}{N(\tau_1 + \tau_2)}}$	$\omega_n = \sqrt{\frac{K_o K_d K_a}{N\tau_1}}$	$\omega_n = \sqrt{\frac{K_o K_d}{N\tau_1}}$
PD is not PFD	$\zeta = \frac{\omega_n}{2} \left( \tau_2 + \frac{N}{K_o K_d} \right)$	$\zeta = \frac{\omega}{2} \left( \tau_2 + \frac{N}{K_o K_d K_a} \right)$	$\zeta = \frac{\omega_n \tau_2}{2}$
PD is PFD	$\zeta = \frac{\omega_n \tau_2}{2}$	$\zeta = \frac{\omega_n \tau_2}{2}$	$\zeta = \frac{\omega_n \tau_2}{2}$
PD = EXOR	$\Delta\omega_H = \frac{K_o K_d \pi / 2}{N}$	$\Delta\omega_H = \frac{K_o K_d K_a \pi / 2}{N}$	$\Delta\omega_H \rightarrow \infty$
PD = JK-flipflop	$\Delta\omega_H = \frac{K_o K_d \pi}{N}$	$\Delta\omega_H = \frac{K_o K_d K_a \pi}{N}$	$\Delta\omega_H \rightarrow \infty$
PD = PFD	←	$\Delta\omega_H \rightarrow \infty$	→
PD = EXOR	←	$\Delta\omega_L = \pi\zeta\omega_n$	→
PD = JK-flipflop	←	$\Delta\omega_L = 2\pi\zeta\omega_n$	→
PD = PFD	←	$\Delta\omega_L = 4\pi\zeta\omega_n$	→
	←	$T_L \approx \frac{2\pi}{\omega_n}$	→
PD = EXOR	Low-gain loops $\Delta\omega_p = \frac{\pi}{2} \sqrt{2\zeta\omega_n K_o K_d - \omega_n^2}$	Low-gain loops $\Delta\omega_p = \frac{\pi}{2} \sqrt{2\zeta\omega_n K_o K_d - \omega_n^2 / K_a}$	$\Delta\omega_p \rightarrow \infty$
	High-gain loops $\Delta\omega_p = \frac{\pi}{\sqrt{2}} \sqrt{\zeta\omega_n K_o K_d}$	High-gain loops $\Delta\omega_p = \frac{\pi}{\sqrt{2}} \sqrt{\zeta\omega_n K_o K_d}$	
	Low-gain loops $\Delta\omega_p = \pi \sqrt{2\zeta\omega_n K_o K_d - \omega_n^2}$	Low-gain loops $\Delta\omega_p = \pi \sqrt{2\zeta\omega_n K_o K_d - \omega_n^2 / K_a}$	$\Delta\omega_p \rightarrow \infty$
	High-gain loops $\Delta\omega_p = \pi \sqrt{2} \sqrt{\zeta\omega_n K_o K_d}$	High-gain loops $\Delta\omega_p = \pi \sqrt{2} \sqrt{\zeta\omega_n K_o K_d}$	
PD = PFD	←	$\Delta\omega_p \rightarrow \infty$	→
PD = EXOR	←	$T_p = \frac{4}{\pi^2} \frac{\Delta\omega_o^2}{\zeta\omega_n^3}$	→
PD = JK-Flipflop	←	$T_p = \frac{1}{\pi^3} \frac{\Delta\omega_o^2}{\zeta\omega_n^3}$	→
PD = PFD	$T_p = 2(\tau_1 + \tau_2) \ln \frac{K_o (U_B / 2)}{K_o (U_B / 2) - \Delta\omega_o}$	$T_p = 2\tau_1 \ln \frac{K_o K_a (U_B / 2)}{K_o K_a (U_B / 2) - \Delta\omega_o}$	$T_p = \frac{2\tau_1 \Delta\omega_o}{K_o (U_B / 2)}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### คุณสมบัติและค่าพารามิเตอร์ของวงจรเฟสล็อกแบบดิจิทัล

-Supply Voltage = 5V

-Phase comparator is PFD output charge-pump

#### VOLTAGE CONTROLLED OSCILLATOR (VCO)

Characteristic	Symbol	Value	Units
Maximum Frequency	$f_{\max}$	370	MHz
Minimum Frequency	$f_{\min}$	100	Hz
Maximum Voltage	$V_{\max}$	5	Volt
Minimum Voltage	$V_{\min}$	0.7	Volt
Gain	$K_{\text{VCO}}$	$0.54 \times 10^9$	Radians/V.s

#### PROGRAMMABLE DIVIDER

S <sub>2</sub>	INPUT		NUMBER OF N DIVIDER
	S <sub>1</sub>	S <sub>0</sub>	
L	L	L	2
L	L	H	4
L	H	L	8
L	H	H	16
H	L	L	32
H	L	H	64
H	H	L	128
H	H	H	256

L=GND AND H=V<sub>DD</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### กิตติกรรมประกาศ

ขอบคุณพ่อแม่ และสมาชิกในครอบครัวที่เข้าใจ ให้กำลังใจ และมีความปรารถนาดีตลอดมา  
 ขอบคุณอาจารย์วรารเป็นอย่างสูง สำหรับการสละเวลาส่วนตัวและคอยให้คำปรึกษาแนะนำ  
 ในการทำโครงการนี้ตลอดทั้งทอม ซึ่งแน่นอนว่าหากไม่ได้รับคำปรึกษาจากท่านอาจารย์ โครงการนี้  
 คงไม่บรรลุเป้าหมาย

ขอขอบคุณอาจารย์กสินเป็นอย่างสูงที่ให้คำปรึกษาทางด้านการออกแบบลวดลายวงจรและ  
 ความรู้ทางด้าน การออกแบบไอซีทุกส่วน

ขอบคุณพี่เสนอและพี่ปริญาโททุกท่านที่ให้คำแนะนำตลอดการทำโครงการ

ขอบคุณเพื่อนๆ สำหรับกำลังใจและเป็นที่ยกยอว่ามีปัญหาไม่ว่าเรื่องใดก็ตาม



(นายคหัทธ์ อยู่เย็น)

(นายพรเทพ จินบัว)

ผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### หนังสืออ้างอิง

1. Behzad Razavi , “Design of Analog CMOS Integrated Circuit” , 684 p. 2001
2. Roland E.Best, “Phase-Locked Loops Theory, Design and Application”, 107 p,1999



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้