



ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใบรับรองปริญญาโท

ชื่อหัวข้อ ชุดแสดงผลนำหน้าแบบตัวเลข

Weight Indicator Scale

ชื่อนักศึกษา	1. นางสาวทรงศรี ปิ่นเกตุ	รหัสประจำตัว	46035577
	2. นายนิพนธ์ สาลี	รหัสประจำตัว	46035581
	3. นางสาวพัชรี พุทธพันธ์	รหัสประจำตัว	46035587
	4. นายอนุชิต สุขครุฑ	รหัสประจำตัว	46035605

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต สาขาวิชา อิเล็กทรอนิกส์และคอมพิวเตอร์

อาจารย์ที่ปรึกษา อาจารย์สุรพงษ์ สิริพงษ์ดี

อาจารย์ที่ปรึกษาร่วม อาจารย์วรวิทย์ สมหา

คณะกรรมการสอบปริญญาโท	ลายมือชื่อ
1. อาจารย์สุชิน อางหาญ	
2. ผศ.วิสุทธิ อธิพรธรรม	
3. อาจารย์พิชญ์สินี มะโน	
4. อาจารย์ประเสริฐ เกนพันธ์	
5. อาจารย์สุรพงษ์ สิริพงษ์ดี	

วัน/เดือน/ปีที่สอบ วันเสาร์ที่ 19 กุมภาพันธ์ พ.ศ. 2548 เวลา 12.00 น.

สถานที่สอบ ห้อง ค.311 คณะครุศาสตร์อุตสาหกรรม สจล.

ภาควิชารับรองแล้ว

ลงนาม.....

(ผศ.สุรสิทธิ์ รัตรี)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

วันที่.....เดือน.....พ.ศ.....




<BT4710382>

ชุดแสดงผลนำหน้าแบบตัวเลข

ปริญญานิพนธ์

ชุดแสดงผลน้ำหนักแบบตัวเลข

WEIGHT INDICATOR SCALE



นางสาวทรงศรี	ปิ่นเกตุ
นายนิพนธ์	สาดี
นางสาวพัชรี	พุทธพันธ์
นายอนุชิต	สุขครุฑ

ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์

ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

รฟพ.

ช/147 ๕

2547

เลขหมู่.....
เลขทะเบียน..... 59491
วัน,เดือน,ปี - 6 ส.ย. 2549

b. 115 69 311
i.

ปริญญานิพนธ์

เรื่อง ชุดแสดงผลน้ำหนักแบบตัวเลข
Weight Indicator Scale

วัตถุประสงค์

1. เพื่อศึกษาหลักการการทำงานของชุดแสดงผลน้ำหนักแบบตัวเลข
2. เพื่อออกแบบชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
3. เพื่อสร้างชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
4. เพื่อทดลองการทำงานของชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
5. เพื่อนำชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม ไปใช้งาน

ประโยชน์ที่คาดว่าจะได้รับ

1. ได้ความรู้ความเข้าใจเกี่ยวกับการทำงานของชุดแสดงผลน้ำหนักแบบตัวเลข
2. ได้รูปแบบและโครงสร้างของชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
3. ได้ชุดต้นแบบชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
4. ได้ผลการทดลองและประสิทธิภาพการใช้งานชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม
5. ได้ชุดแสดงผลน้ำหนักแบบตัวเลขย่านการวัด 0-3 กิโลกรัม นำไปใช้งาน

ชื่อหัวข้อ	ชุดแสดงผลน้ำหนักแบบตัวเลข
นักศึกษา	นางสาวทรงศรี ปิ่นเกตุ นายนิพนธ์ สาลี นางสาวพัชรี พุทธพันธ์ นายอนุชิต สุขครุฑ
อาจารย์ที่ปรึกษา	อาจารย์สุรพงษ์ ลิวิพงษ์ศิริ
อาจารย์ที่ปรึกษาร่วม	อาจารย์วรวิทย์ สมหา
หลักสูตร	ครุศาสตร์อุตสาหกรรมบัณฑิต
สาขาวิชา	อิเล็กทรอนิกส์และคอมพิวเตอร์
ปีการศึกษา	2547

บทคัดย่อ

ปริญญาานิพนธ์ฉบับนี้ได้นำเสนอการออกแบบและการสร้างชุดแสดงผลน้ำหนักแบบตัวเลข โดยใช้โพลีซิลิคอนเป็นอุปกรณ์สำหรับรับน้ำหนักของวัตถุซึ่งทำหน้าที่แปลงน้ำหนักให้เป็นแรงดันไฟฟ้า โดยแรงดันไฟฟ้าที่ได้จากโพลีซิลิคอนจะมีค่าน้อยมาก วงจรขยายแรงดันจึงถูกใช้ในการขยายแรงดันจากโพลีซิลิคอนให้มีค่ามากพอ เพื่อใช้สำหรับการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล และนำไมโครคอนโทรลเลอร์มาประยุกต์ใช้ในการประมวลผลเพื่อแสดงค่าผ่านทาง LED แบบเจ็ดส่วน ซึ่งช่วยให้สามารถเข้าใจหลักการทำงานและสามารถนำไปใช้กับงานได้จริง

II

Thesis Title	Weight Indicator Scale	
Students	Miss Songsri	Pinket
	Mr.Nipan	Salee
	Miss Patchree	Puttapun
	Mr.Anuchit	Sukkut
Advisor	Mr.Surapong	Siripongdee
Co-Advisor	Mr. Worawit	Somha
Education Level	Bachelor of Science in Industrial Education	
Program in	Electronics and Computer	
Academic Year	2004	

ABSTRACT

The project is aimed to study and create weight number scale indicator. Used by Load Cell which converts the weight to be analog output voltage by objects are put on Load Cell. Output voltage form Load Cell is too low. Amplifier circuit is used to amplify analog voltage form Load Cell and converts the signal to digital signal. The converts signal to the microcontroller on graphic LED. The weight of goods will show on the 7-Segment. That helps the user to understand the principle and can be used in the daily life.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้ล่วงไปได้ด้วยดีอันเนื่องมาจากความร่วมมือของสมาชิกภายในกลุ่มทุกท่าน ขอขอบคุณอาจารย์สุรพงษ์ สิริพงษ์ดี อาจารย์วรวิทย์ สมหา และคณาจารย์ภาควิชาครุศาสตร์วิศวกรรมทุกท่านที่ให้ความอนุเคราะห์เครื่องมือ และอุปกรณ์ รวมทั้งให้คำแนะนำแนวความคิด ความรู้ต่างๆ แนวทางแก้ไขปัญหาในการจัดทำปริญญานิพนธ์ ขอขอบคุณห้องสมุดคณะครุศาสตร์อุตสาหกรรม และหอสมุดกลาง ที่ช่วยอำนวยความสะดวกและเอื้อเฟื้อสถานที่ขอขอบคุณเพื่อนๆ สาขาอิเล็กทรอนิกส์และคอมพิวเตอร์ภาคปกติที่ให้ความช่วยเหลือและแนะนำเกี่ยวกับการเขียนโปรแกรมและคอยเป็นกำลังใจในทุกๆเรื่อง สุดท้าย ที่ควรระลึกถึงอย่างยิ่งบิดาและมารดาที่เป็นผู้ให้ความสนับสนุนด้านการศึกษาและเป็นผู้ให้กำลังใจด้วยดีตลอดมา ตั้งแต่อดีตจนถึงปัจจุบัน

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VI
สารบัญรูป	VII
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญ	1
1.2 ชี้ความสามารถของโครงการ	1
1.3 เนื้อหาโดยสังเขป	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 กล่าวนำ	3
2.2 ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า	3
2.2.1 ชิ้นส่วนรับน้ำหนัก	3
2.2.2 เทคโนโลยีโพลีโพลดเซล	4
2.2.3 การชดเชยอุณหภูมิ	5
2.2.4 การจัดวางเกจความเครียด	7
2.2.5 การสมมูลย์บริดจ์	9
2.2.6 การสอบเทียบ	9
2.3 ไมโครคอนโทรลเลอร์ PIC16F877	13
2.3.1 โครงสร้างและสถาปัตยกรรมทาง PIC16F877	13
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	15
3.1 กล่าวนำ	15
3.2 ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า	16
3.3 ภาคขยายสัญญาณ	16
3.4 ภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล	16
3.5 การออกแบบชุดแสดงผลน้ำหนักแบบตัวเลข	19

สารบัญ (ต่อ)

เรื่อง	หน้า
3.6 การสร้างต้นแบบชุดแสดงผลน้ำหนักแบบตัวเลข	20
บทที่ 4 การทดลองและผลการทดลอง	21
4.1 กล่าวนำ	21
4.2 การทดลองชุดแสดงผลน้ำหนักแบบตัวเลข	21
4.2.1 แรงดันเอาต์พุตที่ได้จากโพลีเซลล์	21
4.2.2 การทดลองวงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	23
บทที่ 5 บทสรุป	29
5.1 สรุป	29
5.2 ปัญหาและแนวทางแก้ไข	29
5.2 แนวทางการพัฒนา	30
บรรณานุกรม	32
ภาคผนวก ก เครื่องต้นแบบ	33
ภาคผนวก ข วงจรและแผ่นวงจรพิมพ์	36
ภาคผนวก ค รายการอุปกรณ์	39
ภาคผนวก ง แผนผังการทำงานและรหัสต้นฉบับของโปรแกรม	42
ภาคผนวก จ คู่มือการใช้งาน	61
ภาคผนวก ฉ รายละเอียดและคุณสมบัติอุปกรณ์	67
ประวัติผู้แต่ง	109

สารบัญตาราง

ตารางที่	หน้า
4.1 ผลการทดลองโพลีเมอร์ที่ซังน้ำหนัก 0-3000 กรัม	21
4.1 (ต่อ) ผลการทดลองโพลีเมอร์ที่ซังน้ำหนัก 0-3000 กรัม	22
4.1 (ต่อ) ผลการทดลองโพลีเมอร์ที่ซังน้ำหนัก 0-3000 กรัม	23
4.2 ผลของค่าน้ำหนักที่อ่านได้	26
4.3 (ต่อ) ผลของน้ำหนักที่อ่านได้	27
4.3 (ต่อ) ผลของน้ำหนักที่อ่านได้	28
ค.1 รายการอุปกรณ์ของวงจรรวมชุดแสดงผลน้ำหนักแบบตัวเลข	40
ค.2 รายการอุปกรณ์ของวงจรควบคุมและแสดงผลชุดแสดงผลน้ำหนักแบบตัวเลข	40
ค.3 รายการอุปกรณ์ของวงจรภาคจ่ายไฟ	41

สารบัญรูป

รูปที่	หน้า
2.1 การชดเชยด้วยคัมมีเกจ	6
2.2 การจัดวางเกจความเครียด โดยใช้เกจ 4 ตัว	6
2.3 รูปแบบการจัดวางที่เป็นไปได้สำหรับการวัดแรงดัน P	7
2.4 การจัดวางเกจความเครียดเพื่อการวัดแรงดัน P	8
2.5 การจัดวางเกจความเครียดในอีกลักษณะหนึ่ง	9
2.6 การสอบเทียบสำหรับการจัดวางบริดจ์แบบไม่สมดุลย์	10
2.7 การสอบเทียบโดยการขนานตัวต้านทาน	11
2.8 การสอบเทียบเกจความเครียดทางพลวัตโดยใช้ลูกเบี้ยว	12
2.9 การสอบเทียบทางพลวัตโดยใช้ตัวสั้นสะท้อน	12
2.10 โครงสร้างภายนอกและการจัดขาของ PIC16F877	12
3.1 แผนผังการทำงานของชุดแสดงผลน้ำหนักรูปแบบตัวเลข	15
3.2 วงจรภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล	17
3.3 วงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	18
3.4 โครงสร้างและขนาดของชุดแสดงผลน้ำหนักรูปแบบตัวเลข	20
4.1 วงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	23
4.2 ลักษณะลูกตุ้มเปรียบเทียบน้ำหนักแต่ละขนาด	24
4.3 ลักษณะการชั่งลูกตุ้มเปรียบเทียบน้ำหนัก	25
4.4 ผลการชั่งลูกตุ้มเปรียบเทียบน้ำหนักขนาด 300 กรัม	26
ก.1 ด้านหน้าชุดแสดงผลน้ำหนักรูปแบบตัวเลข	34
ก.2 หน้าจอแสดงผล	34
ก.3 ภาพด้านข้างชุดแสดงผลน้ำหนักรูปแบบตัวเลข	35
ข.1 วงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	37
ข.2 แผ่นวงจรพิมพ์วงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	37
ข.3 ตำแหน่งอุปกรณ์วงจรรวมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	38
ง.1 ผังงานหลักของชุดแสดงผลน้ำหนักรูปแบบตัวเลข	43
ง.2 ผังงานโปรแกรมชุดแสดงผลน้ำหนักรูปแบบตัวเลข	44
จ.1 ส่วนประกอบของชุดแสดงผลน้ำหนักรูปแบบตัวเลข	63

VIII

จ.2 รายละเอียดหน้าจอแสดงผล	64
จ.3 ค่าเริ่มต้นก่อนการใช้งาน	65

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญ

โดยทั่วไปเครื่องชั่งน้ำหนักที่ใช้ชั่งสินค้าส่วนใหญ่มักใช้เครื่องชั่งน้ำหนักแบบกลไก ประกอบด้วยสปริงคาน และส่วนที่เป็นกลไกเคลื่อนไหวต่างๆ การอ่านมักเกิดความผิดพลาดได้ง่าย อันเนื่องมาจากเกิดความล้าช้าในสปริง หรือเกิดความผิดพลาดเนื่องจากความฝืดของชิ้นส่วนที่เคลื่อนไหว และใช้ในการใช้สายตามองเครื่องชั่งน้ำหนักที่แสดงด้วยเข็มชี้สเกล ณ จุดใดจุดหนึ่ง โดยการประมาณใช้จุดนั้นเป็นเกณฑ์จะทำให้เกิดความผิดพลาดได้ง่าย

โครงการนี้จึงมีแนวคิดในการสร้างชุดแสดงน้ำหนักแบบตัวเลข เพื่อนำไปใช้ในงานที่ต้องการความละเอียดสูง ที่สามารถแสดงค่าน้ำหนักออกมาเป็นตัวเลขแสดงผลแบบดิจิทัล โดยการนำเทคโนโลยีทางด้านอิเล็กทรอนิกส์และไมโครคอนโทรลเลอร์มาช่วยในการแก้ปัญหาดังกล่าว และสามารถพัฒนาเครื่องชั่งดิจิทัลให้มีประสิทธิภาพดีเทียบเท่าเครื่องชั่งดิจิทัลที่นำเข้าจากต่างประเทศ โดยมีต้นทุนในการผลิตที่ต่ำกว่าเป็นการประหยัดและทำให้เงินไม่รั่วไหลออกไปยังต่างประเทศ

1.2 ขีดความสามารถของโครงการ

1. สามารถชั่งน้ำหนักได้ไม่เกิน 3 กิโลกรัม
2. สามารถแสดงผลการชั่งน้ำหนักเป็นแบบ 5 ตำแหน่ง (หน่วยกิโลกรัม 2 ตำแหน่ง หน่วยกรัม 3 ตำแหน่ง) มีค่าความผิดพลาด $\pm 5\%$
3. สามารถแสดงผลการชั่งน้ำหนักเป็นตัวเลขบนจอแสดงผลแบบเจ็ดส่วน (7 – Segment)

1.3 เนื้อหาโดยสังเขป

ในปฏิญานิพนธ์ฉบับนี้ประกอบด้วยเนื้อหาส่วนต่างๆ ดังต่อไปนี้

บทที่ 1 กล่าวถึงความเป็นมาและความสำคัญของปฏิญานิพนธ์ มีขีดความสามารถของโครงการ และเนื้อหาในบทต่างๆ โดยสังเขป

บทที่ 2 กล่าวถึงทฤษฎีและหลักการของตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า และการใช้งานไมโครคอนโทรลเลอร์

บทที่ 3 การออกแบบและการสร้าง กล่าวถึงการสร้างชุดชั่งน้ำหนักและชุดควบคุม ไมโครคอนโทรลเลอร์

บทที่ 4 การทดลองและผลการทดลอง กล่าวถึงการทดลองและผลทดสอบของวงจรต่างๆที่ใช้ในชุดทดลอง ที่สร้างขึ้นว่ามีผลการทดลองการทำงานเป็นตามที่ออกแบบไว้ และทำการทดสอบการทำงานและประสิทธิภาพของเครื่องชั่งน้ำหนัก

บทที่ 5 บทสรุปปัญหาแนวทางการแก้ไขและการพัฒนา เป็นการสรุปข้อบกพร่องต่างๆที่เกิดขึ้นกับเครื่องชั่งน้ำหนัก และการทำงานซึ่งรวมไปถึงด้านโปรแกรมด้วย อภิปรายถึงสาเหตุข้อบกพร่อง และแนวทางการแก้ไขและพัฒนาต่อไป

ภาคผนวกแสดงรายละเอียดของโปรแกรม ชุดชั่งน้ำหนักชุดควบคุม ไมโครคอนโทรลเลอร์ และรายละเอียดเกี่ยวกับอุปกรณ์ต่างๆ ที่ใช้จัดทำโครงการดังต่อไปนี้

ภาคผนวก ก เครื่องต้นแบบ

ภาคผนวก ข แสดงรายละเอียดวงจรและแผ่นวงจรพิมพ์

ภาคผนวก ค รายการอุปกรณ์ที่ใช้ในแต่ละวงจร

ภาคผนวก ง ผังงานและโปรแกรม

ภาคผนวก จ คู่มือการใช้งาน

ภาคผนวก ฉ รายละเอียดและคุณสมบัติของอุปกรณ์สำคัญที่ใช้ในโครงการ

บทที่ 2

ทฤษฎีและหลักการ

2.1 กล่าวนำ

ในบทนี้จะกล่าวถึงทฤษฎีและหลักการที่เกี่ยวกับวงจรและอุปกรณ์ต่างๆ ที่นำมาใช้ในปฏิกิริยาพันธะจุดแสดงผลน้ำหนักแบบตัวเลข โดยมีทฤษฎีหลักที่สำคัญคือตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า (Load Cell) และการใช้งาน ไมโครคอนโทรลเลอร์

2.2 ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า

ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้าซึ่งต่อไปนี้จะขอเรียกว่า “โหลดเซล” เป็นอุปกรณ์ที่ทำหน้าที่เปลี่ยนน้ำหนักของโหลดให้เป็นสัญญาณทางไฟฟ้าโดยอาศัยหลักการทางกลศาสตร์และทางไฟฟ้ามาประยุกต์ใช้ร่วมกันกล่าวคือเมื่อน้ำหนักมากระทำต่อโหลดเซลจะเกิดการยืดหรือหดตัวขึ้นในเนื้อวัสดุตามลักษณะการกระทำของแรงดึงหรือแรงกดจากการยืดหรือหดตัวของวัสดุนี้จะทำให้เกิดความเค้น (Stress) ความเครียด (Strain) ขึ้นในวัสดุซึ่งเป็นไปตามกฎของฮุก (Hook's Law) จากนั้นจะใช้สเตรนเกจซึ่งติดอยู่บนตัวรับน้ำหนักทำหน้าที่เปลี่ยนความเครียดในวัสดุให้เป็นสัญญาณไฟฟ้าซึ่งเมื่อผ่านการขยายและปรับแต่งสัญญาณแล้วจะสามารถแสดงผลออกมาเป็นค่าน้ำหนักโดยตรงและที่สำคัญลักษณะข้อมูลที่อยู่ในรูปของสัญญาณแรงดันไฟฟ้ายังง่ายต่อการนำไปใช้งานจากหลักการทำงานของโหลดเซลจะเห็นว่าโครงสร้างจะประกอบด้วยส่วนต่างๆ คือ

2.2.1 ชิ้นส่วนรับน้ำหนัก

ในปี ค.ศ.1678 ได้มีการค้นพบความเค้นและความเครียดเป็นครั้งแรกโดยเซอร์ โรเบิร์ตฮุก (Sir Robert Hook) ชิ้นส่วนรับน้ำหนักทำหน้าที่รับน้ำหนักของโหลดที่มากระทำต่อโหลดเซลซึ่งจะเกิดการยืดหรือหดตัวในเนื้อวัสดุทำให้เกิดความเค้นหรือความเครียดขึ้นโดยทั่วไปแล้วชิ้นส่วนรับน้ำหนักต้องไม่มีการยืดหรือหดตัวอย่างถาวรขณะรับโหลดจากกฎของฮุกจะได้รับความสัมพันธ์ระหว่างแรงหรือน้ำหนักที่มากระทำต่อชิ้นส่วนรับน้ำหนักกับค่าความเครียดได้ซึ่งความสัมพันธ์นี้แสดงไว้ดังนี้

$$E = \frac{\sigma}{\epsilon} = \frac{F/A}{\Delta L/L} \quad (2.1)$$

เมื่อ E คือ โมดูลัสความยืดหยุ่น (นิวตัน/มม.²)

σ คือ ความเค้น (นิวตัน/มม.²)

ϵ คือ ความเครียด

F คือ แรงที่กระทำ (นิวตัน)

A คือ พื้นที่หน้าตัดของชิ้นส่วนรับน้ำหนัก (มม.²)

L คือ ความยาวเดิมของชิ้นส่วนรับน้ำหนัก (มม.)

ΔL คือ ความยาวที่เปลี่ยนไปของชิ้นส่วนรับน้ำหนัก (มม.)

โดยการเลือกรูปร่างและชนิดของวัสดุที่ใช้ทำชิ้นส่วนรับน้ำหนักให้เหมาะสมแล้วจะได้ความสัมพันธ์ระหว่างการเปลี่ยนแปลงขนาดและแรงในลักษณะเชิงเส้นซึ่งวัสดุที่ใช้ควรมีคุณสมบัติดังนี้

- 1) เมื่อความสัมพันธ์ระหว่างความเค้นและความเครียดเป็นเชิงเส้นอยู่ในช่วงกว้างๆ
- 2) เมื่อสเตรนฮิสเตอร์ (Strain Hyterresis) ต่ำเมื่อรับ โหลดซ้ำๆ กัน
- 3) เมื่อการเปลี่ยนแปลงของความเครียดต่อเวลาต่ำในขณะที่มีความเค้นคงที่

การวัดแรง (Force Measurments) ตัวแปลงสัญญาณที่ใช้ในการวัดแรงบิดและแรงกดปกติจะประกอบด้วยชิ้นส่วนรับแรงยืดหยุ่นซึ่งจะแปรผันปริมาณไปเป็นการวัดการหักเหหรือความเครียดตัวตรวจจับการหักเหสเตรนเกจสามารถที่จะใช้ในการวัดปริมาณของผลที่วัดคุณลักษณะโดยทางอ้อมของตัวแปลงสัญญาณ เช่น ระยะ ภาวะเชิงเส้นและความไวซึ่งจะกำหนดโดยขนาดและตัวตรวจจับ (Sensor) เป็นต้น วัสดุที่ใช้ทำเป็นชิ้นส่วนรับน้ำหนักมักจะใช้เหล็ก คาร์บอนปานกลางผสมโครเมียมและ โมลิบดีนัมส่วนรูปร่างของชิ้นส่วนรับน้ำหนักที่นิยมใช้กันนั้นจะมีรูปร่างแตกต่างกันออกไปตามขนาดของโหลดที่ใช้รับน้ำหนัก

2.2.2 เทคโนโลยีโหลดเซลล์ (Load Cell Technology)

1) แบบเส้นลวด (Strain Gage)

สเตรนเกจเป็นเส้นลวดเล็ก ๆ ที่มีคุณสมบัติเปลี่ยนแปลงความต้านทานภายในเมื่อมีการดึงหรือกด เส้นลวดดังกล่าวถูกนำมายึดติดกับแผ่นรอง โดยทั่วไปเส้นลวดสเตรนเกจ 4 ตัวจะติดกับแกนรับน้ำหนักที่ทำด้วยเหล็กกล้า ที่มีความแข็งแรงสูง เมื่อมีน้ำหนักมากตกลงบนแกนรับน้ำหนักและสเตรนเกจจะเปลี่ยนรูปไปบางส่วนถูกกดบางส่วนถูกดึง ซึ่งทำให้ความต้านทานภายในวงจรเปลี่ยนแปลงไป โดยจะเกิดโวลต์เตจขึ้นทางด้านเอาต์พุต ปัญหาค่าคลาดเคลื่อนในการกลับคืนศูนย์ (Zero Compensation) ค่าคลาดเคลื่อนในการกลับคืนศูนย์จะเกิดขึ้นเนื่องจากไม่สามารถหาสเตรนเกจที่มีค่าความต้านทานเท่ากันมาต่อในวงจรวิศโคเนบรีจได้ดังนั้นจึงใช้ความต้านทานขนานมาช่วยชดเชยปัญหาค่าคลาดเคลื่อนเมื่ออุณหภูมิเปลี่ยนแปลง เส้นลวดสเตรนเกจทำด้วยวัสดุที่เป็น

โลหะจึงมีการเปลี่ยนแปลงค่าความต้านทานเมื่อมีการเปลี่ยนแปลงของอุณหภูมิ ดังนั้นจึงเพิ่มตัวต้านทานแบบนิกเกิล แบบทองแดง

โหลดเซลล์แบบแอนะล็อก (Analog Load Cell Signal Transfer) โหลดเซลล์แบบแอนะล็อกจะส่งสัญญาณแบบแอนะล็อกไปยังจอแสดงผลจากนั้นใช้วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลเพื่อแสดงค่าน้ำหนัก

โหลดเซลล์แบบดิจิทัล (Digital Load Cell Signal Transfer) โหลดเซลล์สเตรนเกจแบบดิจิทัลจะมีวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัลอยู่ภายในโหลดเซลล์ ซึ่งจะสามารถชดเชยค่าผิดพลาด ต่าง ๆ ได้ดีกว่า และมีสัญญาณแรงกว่า

2) แบบแม่เหล็กไฟฟ้า


ขดลวดที่มีกระแสไหลผ่านวางอยู่ในสนามแม่เหล็ก จะเกิดแรงยกให้แท่นของเครื่องชั่งอยู่ในภาวะสมดุลย์ที่ตำแหน่งศูนย์ เมื่อมีน้ำหนักมาวางบนแท่นชั่ง จะเกิดแรงกระทำต่อภาวะสมดุลย์จะก่อให้เกิดกระแสไฟฟ้าในขดลวดเพิ่มขึ้น เพื่อดันให้แท่นชั่งกลับไปยังตำแหน่งศูนย์ กระแสที่เกิดขึ้นจะแปรผันตามแรงที่กระทำกระแสที่เปลี่ยนแปลงไปจะถูกวัดค่าและเปลี่ยนแปลงเป็นสัญญาณแสดงเป็นค่าน้ำหนัก

2.2.3 การชดเชยอุณหภูมิ


นอกจากความเครียดแล้วการเปลี่ยนแปลงของอุณหภูมิจะมีผลทำให้เกิดการเปลี่ยนแปลงของค่าความต้านทานในเกจความเครียดด้วย แต่มันไม่สะดวกที่จะใช้การคำนวณเพื่อการแก้ไขอุณหภูมิ การแก้ไขและการชดเชยอุณหภูมิที่ทำได้ขึ้น โดยตัวของมันเองจะสะดวกกว่าซึ่งทำได้ดังนี้

1) ดัมมี่เกจ (Dummy Gage)

แสดงดังรูปที่ 2.1 เกจค่าความต้านทาน R_2 เท่ากับ R_1 ถูกยึดติดบนแท่งของวัสดุชนิดเดียวกับแท่งวัสดุทดสอบ (Test Specimen) ซึ่งกำลังได้รับโหลด อย่างไรก็ตาม แท่งของวัสดุที่มี R_2 ไม่ได้รับความเครียด แต่อยู่ภายใต้การเปลี่ยนแปลงของอุณหภูมิมิมีการเปลี่ยนแปลงไปพร้อม ๆ กัน ขณะที่ R_2 คือดัมมี่เกจภายใต้การเปลี่ยนแปลงของอุณหภูมิตันเดียวกันด้วยเหตุที่ R_1 และ R_2 เป็นแขนที่ใกล้ชิดกันของบริดจ์เฮาต์พุตเนื่องจากอุณหภูมิเปลี่ยนแปลงจึงเป็นศูนย์เพราะว่า R_1 และ R_2 มีการเปลี่ยนแปลงเนื่องจากอุณหภูมิตันเป็นจำนวนเท่ากัน



รูปที่ 2.1 การชดเชยด้วยดัมมี่เกจ



รูปที่ 2.2 การจัดวางเกจความเครียดโดยใช้เกจ 4 ตัว


2) เกจมากกว่าหนึ่งตัวที่มีการจัดวางไว้อย่างเหมาะสม เกจ R_2 ไม่ได้เป็นดัมมี่เกจแต่ถูกวางไว้อย่างเหมาะสมบนแท่งวัสดุทดสอบเพื่อว่าเกจจะได้รับความเครียดในธรรมชาติ ที่ตรงกันข้ามกับความเครียดใน R_1 ในกรณีเช่นนี้จะทำให้ระบบมีความไวและมีการชดเชยอุณหภูมิไปพร้อมๆ กัน แท้จริงแล้วถ้าแขนทั้ง 4 ของบริดจ์เป็นเกจใช้งานเหมือนแสดงในรูปที่ 2.2 โดยแขนที่ใกล้ชิดของบริดจ์มีความเครียดในธรรมชาติที่ตรงกันข้าม สัญญาณเอาต์พุตจะมีค่าสูงสุดและมีการชดเชยอุณหภูมิด้วย และเป็นเรื่องปกติที่ค่าความต้านทานเริ่มต้นของทุก ๆ แขนของบริดจ์จะต้องมีค่าเท่ากัน

การชดเชยอุณหภูมิเป็นสิ่งจำเป็นเมื่อต้องการวัดความเครียดทางสถิติ เพราะว่าการเปลี่ยนแปลงของอุณหภูมิจะเป็นผลทำให้เกิดการเปลี่ยนแปลงที่สัญญาณเอาต์พุต ซึ่งการเปลี่ยนแปลงนี้จะน้อยมากสำหรับการวัดความเครียดของเกจทางพลวัต ซึ่งการวัดความเครียดทางพลวัตจึงไม่จำเป็นต้องมีการชดเชยอุณหภูมิ


2.2.4 การจัดวางเกจความเครียด (Strain Gage Arrangement)

มีปัจจัย 2 อย่าง ต่อไปนี้ที่ต้องคำนึงถึงขณะวางเกจความเครียดบนชิ้นส่วนยึดหยุ่นเพื่อวัดการเปลี่ยนแปลงทางการภาพคือ


- 1) ความไวสูง
- 2) การชดเชยอุณหภูมิ




(ก)



(ข)



(ค)



(ง)


รูปที่ 2.3 รูปแบบการจัดวางที่เป็นไปได้สำหรับการวัดแรงดัน P

รูปแบบการจัดวางเกจที่เป็นไปได้ของการวัดแรงดัน P ที่ป้อนเข้าไปที่ชิ้นส่วนยึดหยุ่นแสดงดังรูปที่ 2.3 (ก) (ข) (ค) และ (ง) โดยเกจความเครียดแสดงด้วยรูปสี่เหลี่ยมผืนผ้า ในรูปที่ เกจ R_1 ถูกยึดติดอยู่บนชิ้นส่วนยึดหยุ่น เพื่อวัดความเครียดตามแนวแกนในชิ้นส่วนยึดหยุ่นแต่ระบบไม่มีการชดเชยอุณหภูมิและเอาต์พุตจะขึ้นอยู่กับเปลี่ยนแปลงของ R_1 เพียงอย่างเดียว


ในการจัดวางตามรูปที่ 2.3 (ข) จะเห็นได้ว่าเกจสองตัว R_1 และ R_2 ถูกวางไว้เป็นมุมฉากหรือเรียกว่า "การจัดวางแบบพอยสัน (Poisson's Arrangement)" ดังนั้น R_1 จะเปลี่ยนแปลงเนื่องจากความตึงเครียดตามแนวแกน ขณะที่ R_2 เปลี่ยนเนื่องจากความตึงเครียดตามแนวขวางในชิ้นส่วน

ยึดหยุ่น โดยความเครียดอันหลังจะเป็น v เท่าของความเครียดอันแรก เมื่อ v หมายถึงอัตราส่วนของพอยส์สัน (Poisson's Ratio) แฟกเตอร์สนับสนุนสัญญาณจะเป็น $(1+v)$ เพราะว่าคุณค่าความต้านทานของ R_1 และ R_2 มีความเครียดในธรรมชาติที่ตรงกันข้าม และระบบมีการชดเชยด้วยเนื่องจากการเปลี่ยนแปลงของอุณหภูมิจะมีผลกระทบต่อ R_1 และ R_2 เท่าๆ กัน จึงไม่มีผลต่อเอาต์พุต การจัดวางของรูปที่ 2.3 (ก) ซึ่งทั้ง R_1 และ R_2 อยู่ภายใต้ความตึงเครียดตามแนวแกนด้วยจำนวนที่เท่ากันและ R_1 และ R_2 ซึ่งจะอยู่ที่ผิวบนและผิวล่างของบริดจ์ด้านตรงข้ามกัน จึงให้แฟกเตอร์สนับสนุนสัญญาณเป็น 2 เท่า แต่จะไม่มีการชดเชยอุณหภูมิ ดังนั้นการจัดวางแบบนี้จึงต้องการสองคัมมีเกจเพื่อทำให้เกิดความมั่นใจในเรื่องการชดเชยอุณหภูมิ

การจัดวางของรูปที่ 2.3 (ง) ซึ่งใช้เกจ 4 ตัวโดย R_2 และ R_4 ถูกจัดวางไว้เป็นมุมฉากกับ R_1 และ R_3 จะให้แฟกเตอร์สนับสนุนสัญญาณเป็น $2(1+v)$ และมีการชดเชยการเปลี่ยนแปลงของอุณหภูมิ



(ก) ลักษณะการจัดวางเกจความเครียด




(ข) วงจรที่ใช้วัดแรงดัน P


รูปที่ 2.4 การจัดวางเกจความเครียดเพื่อการวัดแรงดัน P

อีกตัวอย่างหนึ่งแรงดัน P สามารถวัดได้โดยใช้คานยึดหยุ่น (Elastic Cantilever) ดังแสดงในรูปที่ 2.4 (ก) เกจความเครียดถูกยึดติดที่โคนของคาน ตรงที่ความเครียดของการโค้งมากที่สุด R_1 และ R_3 มีความตึงเครียด ขณะที่ R_2 และ R_4 มีความอัดเครียด การจัดวางบริดจ์ของรูปที่ 2.4 (ข) จะให้แฟกเตอร์สนับสนุนสัญญาณเป็น 4 และมีการชดเชยอุณหภูมิด้วยการจัดวางในลักษณะอื่นดังแสดงในรูปที่ 2.5 (ก) ซึ่ง R_1 และ R_2 ถูกยึดติดตามการจัดวางของพอยส์สันและตัวนี้ก็ใช้กับ R_1 และ R_2 ด้วยการจัดวางของบริดจ์ดังรูปที่ 2.5 (ข) แขนที่ติดกันจะมีความเครียดในธรรมชาติที่อยู่ด้านที่ตรงกัน

ข้าม แม้ว่าจะมีขนาดไม่เท่ากันก็ตาม การจัดวางของรูปที่ 2.5 (ข) จะให้เฟลคเตอร์สนับสนุน สัญญาณเป็น $2(1+v)$ เมื่อเป็นอัตราส่วนของพอยสันและอุณหภูมิก็จะถูกชดเชยด้วย



(ก) ลักษณะการจัดวาง



(ข) วงจรที่ใช้ทดสอบ

รูปที่ 2.5 การจัดวางเกจความเครียดในอีกลักษณะหนึ่ง

2.2.5 การสมดุลของบริดจ์ (Balancing of Bridges)


บริดจ์ต้องทำให้สมบรูณ์ในตอนเริ่มต้น อย่างไรก็ตามในทางปฏิบัติ ค่าความต้านทานที่แขนทั้ง 4 อาจจะไม่เท่ากัน วิธีใดวิธีหนึ่งต่อไปนี้จะถูกนำมาเพื่อใช้ในการสมดุลย์บริดจ์

1) วิธีการสมดุลย์แบบอนุกรม (Series Balancing Method) โดยใช้ความต้านทานเอเป็ค (Apex Resistor) แสดงในรูปที่ 2.8 เนื่องจากการเคลื่อนที่ที่จุดสัมผัสของความต้านทานเอเป็ค ถ้าที่ R_2 เพิ่มขึ้นเป็น rR_2 ก็จะลดลงเป็น r ด้วย


2) วิธีการสมดุลย์แบบขนาน (Parallel Balancing Method) บริดจ์สามารถทำให้สมดุลได้ โดยการเคลื่อนที่ที่จุดสัมผัส

2.2.6 การสอบเทียบ

การสอบเทียบกลายเป็นสิ่งที่จำเป็นสำหรับการจัดวางวงจรบริดจ์แบบไม่สมดุลย์ซึ่งเอาต์พุตของบริดจ์ได้จากความเครียดของเกจความเครียดการสอบเทียบอาจทำได้ทั้งทางไฟฟ้าและทางกลวิธีการทางไฟฟ้าโดยปกติจะสร้างขึ้นในวงจรของบริดจ์ความเครียด สามารถพบเห็นได้โดยทั่วไป



(ก) การใช้ความต้านทานเพื่อการ
สมดุลและการสอบเทียบ



(ข) การจัดวางสมดุลแบบขนาน

รูปที่ 2.6 การสอบเทียบสำหรับการจัดวางบริดจ์แบบไม่สมดุล

1) วิธีการทางไฟฟ้า

วิธีแรกการเปลี่ยนแปลงของค่าความต้านทานที่แขน อาจเขียนแบบโดยการใช้ความต้านทานเอเป็คของรูปที่ 2.8 มีความเป็นไปได้ที่จะสอบเทียบความต้านทานเอเป็คในเทอมของความเครียดในแกนตัวเดียว (สมมติว่าเป็น R_1) ความสามารถอันนี้แสดงดังนี้

จากรูปที่ 2.6 ถ้าบริดจ์ถูกทำให้สมดุลในตอนแรกนั้นคือ

$$\frac{R_1}{R_4} = \frac{R_2}{R_3} = 1 \tag{2.2}$$

จากนั้นค่าความต้านทานเปลี่ยนแปลงไป นั่นคือ R_2 เพิ่มขึ้นเป็น R_2+r และ R_3 ลดลงเป็น R_3+r บริดจ์เปลี่ยนเป็นไม่สมดุล แต่ค่าของ R_1 สอดคล้องกับการเปลี่ยนแปลงข้างต้น

$$\frac{R_1 + \Delta R_1}{R_4} = \frac{R_2 + r}{R_3 - r} \tag{2.3}$$

$$\frac{\Delta R_1}{R_1} = \frac{2x}{1-x} \tag{2.4}$$

จากนั้นความต้านทานเอเป็ค สามารถสอบเทียบได้ในเทอมของ $\frac{\Delta R_1}{R_1}$ หรือ ความเครียด (ξ)

ถ้ารู้ค่าแกจแฟกเตอร์


การสอบเทียบทางวงจรไฟฟ้าวิธีที่สองโดยการใช้ค่าความต้านทานขนาน ดังแสดงในรูปที่

2.7 ถ้าตัวต้านทานขนาน R_c ถูกต่อขนานกับแกจความเครียด R_1 การเปลี่ยนแปลง

$$\Delta R_1 = R_1 - R_3 // R_c \quad (2.5)$$

หรือเราอาจเขียนสมการใหม่เป็น

$$\frac{\Delta R_1}{R_1} = \frac{\Delta R_1}{R_1 + R_2} \approx \frac{R_1}{R_c} \quad \text{ถ้า } R_c \gg R_1 \quad (2.6)$$




รูปที่ 2.7 การสอบเทียบ โดยการขนานตัวต้านทาน


ซึ่งโดยทั่ว ๆ ไปสำหรับ $\frac{\Delta R_1}{R_1}$ มีค่าน้อยมากๆ ดังนั้น การเปลี่ยนแปลงที่เอาต์พุตซึ่งเป็นผลมาจากการต่อ R_c ขนานกับค่าความต้านทาน R_1 สามารถวัดได้ หรือ มีความสัมพันธ์กับค่าของ $\frac{\Delta R_1}{R_1}$ หรือความเครียดในการทดสอบทางกล สำหรับการสอบเทียบแบบคงที่สามารถนำมาใช้ได้โดยตรงและความเครียดสามารถคำนวณได้และมีความสัมพันธ์กับเอาต์พุต

2) วิธีทางพลวัต

การสอบเทียบทางพลวัตมีสองวิธี ซึ่งวิธีแรกจะใช้การหมุนของลูกเบี้ยวในรูปที่ 2.8 และวิธีหลังจะใช้ตัวสั่นสะเทือนในรูปที่ 2.9 คานยึดหยุ่นถูกใช้เหมือนกับอุปกรณ์ยึดหยุ่น ความเครียดที่แท้จริงสามารถคำนวณได้และแฟคเตอร์ของการสอบเทียบซึ่งมีความสัมพันธ์กับ เอาต์พุตและความเครียดสามารถคำนวณได้ดังรูปที่ 2.9 ความถี่แอมพลิจูดของตัวสั่นสะเทือนสามารถคำนวณได้เพราะว่าแรงอย่างไซน์ซoidal (Sinusoidal) โดยมีมวล m ถูกป้อนไปที่แท่งยึดหยุ่น (Elastic strip) เป็นเมื่อ $m\omega^2 \times 0$ เมื่อ ω เป็น Circular Frequency ของการสั่น และ 0 เป็นแอมพลิจูดของมวลที่เคลื่อนที่ซึ่งจำเป็นที่จะต้องถูกวัด โดยทรานส์ดิวเซอร์เคลื่อนที่ใด ๆ ที่อธิบายไปแล้ว ตรงข้ามกับวิธีนี้ เอาต์พุตของบริดจ์สามารถวัดได้ทั้ง R_{1A} และ R_{1B} ถูกจัดวางเป็นแขนข้างหนึ่งของวิทสโตนบริดจ์ การกระทำเช่นนี้เพื่อการจัดผลของการโค้งงอใด ๆ ของแท่งยึดหยุ่นการโค้งงอในแท่งยึดหยุ่นการโค้งงอจะมีการเปลี่ยนแปลงที่เหมือนกันแต่ในธรรมชาติที่ตรงกันข้ามของ R_{1A} และ R_{1B} ทำให้ค่าความต้านทานรวมของแขนไม่เปลี่ยนแปลง ดังนั้นก็จะตอบสนองความเครียดอันเนื่องมาจากแรงทางพลวัตที่ได้จากการเคลื่อนที่ของมวล m เพียงอย่างเดียวดังรูปที่ 2.8




(ก) ลักษณะการสอบเทียบ




(ข) วงจรที่ใช้ในการสอบเทียบ

รูปที่ 2.8 การสอบเทียบเกจความเครียดทางพลวัต โดยใช้ลูกเบี้ยว



(ก) ลักษณะการสอบเทียบ



(ข) วงจรที่ใช้ในการสอบเทียบ

รูปที่ 2.9 การสอบเทียบทางพลวัตโดยใช้ตัวสั่นสะเทือน


2.3 ไมโครคอนโทรลเลอร์ PIC16F877

2.3.1 โครงสร้างและสถาปัตยกรรมของ PIC16F877

PIC 16F877 เป็นไมโครคอนโทรลเลอร์ในตระกูล PIC (Peripheral Interface Controller) ของไมโครชิพเทคโนโลยี (Microchip Technology) ซึ่งมีหน่วยความจำโปรแกรม (Program Memory) เป็นแบบแฟลช (Flash) ซึ่งมีหน่วยความจำที่สามารถเขียนและลบด้วยสัญญาณไฟฟ้านับพันครั้ง อีกทั้งสามารถพัฒนาโปรแกรมด้วยภาษาสูงได้ เช่น ภาษาเบสิก หรือภาษาซี เป็นต้น

ไมโครคอนโทรลเลอร์ PIC16F877 เป็นไมโครคอนโทรลเลอร์สมัยใหม่ จัดอยู่ในกลุ่มของไมโครโปรเซสเซอร์แบบ RISC (Reduce Instruction Set Computer) มีชุดคำสั่งเพียง 35 คำสั่งพื้นฐานเท่านั้น และทุกคำสั่งสามารถทำงานให้เสร็จสิ้นด้วยการใช้สัญญาณนาฬิกาเพียงลูกเดียวทำงานในลักษณะไปป์ไลน์ (Pipe Line) เหมือนกับไมโครโปรเซสเซอร์สมัยใหม่

1) โครงสร้างภายนอกของ PIC16F877



รูปที่ 2.10 โครงสร้างภายนอกและการจัดขาของ PIC16F877

ไมโครคอนโทรลเลอร์ PIC16F877 บรรจุอยู่ในตัว PDIP (Plastic Dual – In Line package) ซึ่งมีลักษณะเดียวกับไอซีแบบดินตะขาบที่พบเห็นโดยทั่วไป มีขาต่อใช้งานทั้งสิ้น 40 ขา ดังแสดงในภาพที่ 2.10 ซึ่งสามารถจัดขาต่อใช้งานของ PIC16F877 เป็น 4 กลุ่มคือ


- 1) กลุ่มสัญญาณนาฬิกา มี 2 ขา คือ OSC1 / CLKIN (ขา 13) และ OSC 2 / CLKOUT (ขา 14)
- 2) กลุ่มขาควบคุม มี 1 ขาคือ MCLR (ขา 1)
- 3) กลุ่มขาพอร์ตอินพุต-เอาต์พุต มี 33 ขา แบ่งเป็นขาพอร์ตเอ 6 ขา ได้แก่ RA0 – RA5 ขา พอร์ตบี ได้แก่ ขา RB0 – RB7 พอร์ตซี ได้แก่ RC0-RC7 พอร์ตดี ได้แก่ RD0 – RD7 และ พอร์ตอี ได้แก่ RE0 – RE2
- 4) กลุ่มขาไฟเลี้ยง มี 2 ขา คือ ขา V_{SS} (ขา 12,31) หรือขากราวด์ และขา V_{DD} (ขา 11,32) หรือ ขาไฟเลี้ยง +5 V

บทที่ 3

การออกแบบ การสร้าง และการทำงาน

3.1 กล่าวนำ

ในการออกแบบได้ออกแบบชุดแสดงผลน้ำหนักแบบตัวเลข ซึ่งประกอบด้วยส่วนต่างๆ คือ ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า ภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล ภาคควบคุม และแสดงผล โครงสร้างของเครื่องชั่งน้ำหนักแสดงดังรูปที่ 3.1



รูปที่ 3.1 แผนผังการทำงานของชุดแสดงผลน้ำหนักแบบตัวเลข

3.2 ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้า

ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้าในปริณูณานิพนธ์นี้ใช้โพลีเซลล์เบอร์ MODEL 1022 ของบริษัท TEDEA ซึ่งรับน้ำหนักได้สูงสุด 5 กิโลกรัม แรงดันไฟฟ้าที่ได้นี้จะมีค่าที่ต่ำมากจึงต้องเข้าวงจรขยายสัญญาณเพื่อให้ได้ขนาดแรงดันที่สูงขึ้นตามต้องการ


3.3 ภาควิทยาสัญญาณ

สัญญาณที่ได้จากตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้าจะมีขนาดเล็กมากไม่สามารถนำไปใช้งานได้จึงต้องนำมาขยายสัญญาณเพื่อให้ได้สัญญาณที่มีขนาดใหญ่ขึ้นและเหมาะสมแก่การใช้งาน ซึ่งภาคการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล เบอร์ CS5520 จะมีวงจรขยายแรงดันอินพุททรูเมนเทชั่นแอมพลิไฟเออร์ภายในตัว


3.4 ภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล

ภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลใช้ไอซีแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลเบอร์ CS5520 ซึ่งแสดงการต่อวงจรดังรูปที่ 3.2

วงจรแปลงแรงดันแอนะล็อกเป็นสัญญาณดิจิทัล(Analog to Digital Converter) ใช้ไอซีเบอร์ CS5520 ซึ่งมีความละเอียด 20 บิต ซึ่งไอซีต้องการแหล่งจ่ายแรงดันไฟฟ้า + 5 โวลต์และต้องมีแรงดันอ้างอิง + 2.5 โวลต์ การทำงาน CS5520 จะรับแรงดันแอนะล็อกจากวงจรขยายแรงดันสำหรับเครื่องมือวัดเข้าที่ขา 6 และขา 7 การแปลงสัญญาณต้องทำให้ขา 14 ของ CS5520 มีสถานะเป็นลอจิกศูนย์ก่อน แล้วจึงส่งคำสั่งสำหรับการแปลงสัญญาณ โดย CS5520 จะรับคำสั่งที่ขา 17 และส่งข้อมูลออกทางขา 18 การรับส่งข้อมูลจะทำงานตามสัญญาณนาฬิกาที่ป้อนให้ขา 16 ซึ่งขา 14 จะต่อกับ 10 ขา 17 ต่อกับ CLKIN/OSC1 ขา 18 ต่อกับ CLKOUT/OSC2 ขา 18 ต่อกับ CLKOUT/OSC2 ขา 16 ต่อกับ RC3/SCK/SCL ของ PIC16F87x



รูปที่ 3.2 วงจรภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล



รูปที่ 3.3 วงจรรวมชุดแสดงผลหน้าหนึ่งแบบตัวเลข

3.5 การออกแบบชุดแสดงผลน้ำหนักแบบตัวเลข

การออกแบบชุดแสดงผลน้ำหนักรูปแบบดิจิตอลแบ่งออกเป็น 2 ส่วนใหญ่คือ


1) การออกแบบโครงสร้างภายใน

การออกแบบโครงสร้างภายในจะคำนึงถึงการออกแบบโครงสร้างที่สามารถรองรับน้ำหนักสูงสุดที่สามารถชั่งได้ ซึ่งชุดแสดงผลน้ำหนักรูปแบบตัวเลขสามารถชั่งได้ 0-3 กิโลกรัม โดยจะนำโหลดเซลล์มายึดติดกับเหล็กไว้ที่จุดศูนย์กลางของกลางแกนเหล็ก เพื่อให้ปลายของโหลดเซลล์ที่รับน้ำหนักอยู่ที่จุดศูนย์กลางของแท่นน้ำหนัก ให้มีความสมดุลย์ในการรับน้ำหนัก


2) การออกแบบโครงสร้างภายนอก

โครงสร้างภายนอกในการออกแบบจะคำนึงถึงการออกแบบส่วนแสดงผลที่สามารถแสดงผลได้ชัดเจน เทียงตรง และสะดวกในการใช้งาน โดยในการออกแบบต้องคำนึงถึงความสามารถในการรับน้ำหนักจากวัตถุที่นำมาชั่ง โดยส่วนแท่นรับน้ำหนักต้องสามารถรับน้ำหนักในการชั่งได้โดยไม่ได้งอเสียรูปทรง จึงเลือกใช้สแตนเลสในการสร้างแท่นน้ำหนักเพราะมีความแข็งแรง และไม่เกิดสนิมหากเวลาในการใช้งานนานขึ้น


3.6 การสร้างต้นแบบชุดแสดงผลน้ำหนักรูปแบบตัวเลข




(ก) มุมด้านบน



(ข) โครงสร้างภายนอกของเครื่องชั่งน้ำหนัก



(ค) มุมด้านหน้า



(ง) มุมด้านข้าง

รูปที่ 3.4 โครงสร้างและขนาดของชุดแสดงผลน้ำหนักรูปแบบตัวเลขในมุมมองต่างๆ

บทที่ 4

การทดลองและผลการทดลอง

4.1 กล่าวนำ

จากที่กล่าวมาแล้วในบทที่ 3 เกี่ยวกับการสร้างและการออกแบบ บทนี้จะเป็นการทดลองและผลการทดลองตามที่ได้ออกแบบไว้ว่าการทดลองนั้นมีผลที่ถูกต้องหรือไม่ โดยในการตรวจสอบการทำงานของชุดแสดงผลน้ำหนักรูปแบบตัวเลข แยกออกเป็นแรงดันเอาต์พุตที่ได้จากโพลีเซลล์และวงจรรวมของชุดแสดงผลน้ำหนักรูปแบบตัวเลข

4.2 การทดลองชุดแสดงผลน้ำหนักรูปแบบตัวเลข

4.2.1 แรงดันเอาต์พุตที่ได้จากโพลีเซลล์

1) ลำดับขั้นการทดลอง

การทดลองในส่วนรับน้ำหนักนี้จะทำการทดสอบโพลีเซลล์ว่าเอาต์พุตของโพลีเซลล์นี้มีค่าเท่าไรต่อน้ำหนักที่ทำการทดสอบ มีอัตราการเปลี่ยนแปลงไปในลักษณะแบบใด โดยจะทำการนำน้ำหนักมาชั่ง และเพิ่มน้ำหนักที่ทดลองชั่งด้วยอัตราคงที่คือเพิ่มขึ้นครั้งละ 50 กรัม แล้ววัดค่าแรงดันเอาต์พุตที่ได้จากการชั่งน้ำหนักทำการวัดที่ค่าน้ำหนักตั้งแต่ 0- 1 กิโลกรัม

2) ผลการทดลอง

โพลีเซลล์เริ่มต้นที่ไม่มีน้ำหนักพบว่าแรงดันเริ่มต้นมีค่าเท่ากับ 0 มิลลิโวลต์ เมื่อเครื่องชั่งน้ำหนักมีน้ำหนักของแท่นชั่งปรากฏว่ามีแรงดันเท่ากับ 0.9 มิลลิโวลต์ แรงดันเอาต์พุตที่ออกมาจากโพลีเซลล์มีค่าไม่เท่ากัน ทำให้ต้องมีการเขียนโปรแกรมควบคุมการทำงานของวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล มีลักษณะไม่เหมือนกันคือลักษณะการอ่านค่าจากวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล จะเป็นโปรแกรมที่อ่านข้อมูลแรงดันจากโพลีเซลล์และนำมาแปลงเป็นสัญญาณดิจิทัล ซึ่งแต่ละค่าน้ำหนักจะมีแรงดันออกมาดังนี้

ตารางที่ 4.1 ผลการทดลองโพลีเซลล์ที่ชั่งน้ำหนัก 0 – 3000 กรัม

ค่าน้ำหนักที่ชั่ง (g)	แรงดันเอาต์พุตของโพลีเซลล์ (mv)
50	0.02

ตารางที่ 4.1 (ต่อ) ผลการทดลองโพลีเมอร์ที่ชั่งน้ำหนัก 0 – 3000 กรัม

ค่าน้ำหนักที่ชั่ง (g)	แรงดันเอาต์พุตของโพลีเมอร์ (mv)
100	0.04
150	0.06
200	0.08
250	1.0
300	1.2
350	1.4
400	1.6
450	1.8
500	2.0
550	2.2
600	2.4
650	2.6
700	2.8
750	3.0
800	3.2
850	3.4
900	3.6
950	3.8
1000	4.0
1100	4.2
1200	4.4
1300	4.6
1400	4.8
1500	5.0
1600	5.2
1700	5.4


ตารางที่ 4.1 (ต่อ) ผลการทดลองโพลีเอทิลีนที่ชั่งน้ำหนัก 0 – 3000 กรัม

ค่าน้ำหนักที่ชั่ง (g)	แรงดันเอาต์พุตของโพลีเอทิลีน (mv)
1800	5.6
2000	6.0
2500	6.2
3000	6.4

4.2.2 การทดลองวงจรรวมชุดแสดงผลน้ำหนักแบบตัวเลข


1) ลำดับขั้นการทดลอง

1.1) ประกอบวงจรรวมชุดแสดงผลน้ำหนักแบบตัวเลข




รูปที่ 4.1 วงจรรวมชุดแสดงผลน้ำหนักแบบตัวเลข

1.2) นำลูกตุ้มเปรียบเทียบน้ำหนักแต่ละขนาด มาทดสอบ




รูปที่ 4.2 ลักษณะลูกตุ้มเปรียบเทียบน้ำหนักแต่ละขนาด

1.3) นำลูกตุ้มเปรียบเทียบกับน้ำหนัก มาทดสอบชั่งเพื่อหาค่าน้ำหนักที่วัดได้เทียบกับน้ำหนักจริงของลูกตุ้ม



รูปที่ 4.3 ลักษณะการชั่งลูกตุ้มเปรียบเทียบกับน้ำหนัก

1.4) นำลูกตุ้มเปรียบเทียบกับน้ำหนักขนาด 300 กรัม มาทดสอบซึ่ง ค่าน้ำหนักที่วัดได้ จะแสดงผลที่ 7-Segment ดังรูปที่ 4.4



รูปที่ 4.4 ผลการชั่งลูกตุ้มเปรียบเทียบกับน้ำหนักขนาด 300 กรัม

2) ผลการทดลอง

เมื่อทำการทดสอบวางน้ำหนักลงไปที่ตัวเปลี่ยนน้ำหนักเป็นแรงดันไฟฟ้าในช่วงน้ำหนักต่างๆ ที่แตกต่างกันออกไปสามารถแสดงผลที่ออกมาดังตารางที่ 4.2

ตารางที่ 4.2 ผลของค่าน้ำหนักที่อ่านได้

ค่าน้ำหนักจริง (g)	ค่าที่วัดได้ ครั้งที่ 1 (g)	ค่าที่วัดได้ ครั้งที่ 2 (g)	ค่าที่วัดได้ ครั้งที่ 3 (g)	ค่าความผิดพลาด เปอร์เซ็นต์ (%)
5	6	6	6	2%
10	11	11	11	1%
20	22	22	22	0%

ตารางที่ 4.2 (ต่อ) ผลของค่าน้ำหนักที่อ่านได้

ค่าน้ำหนักจริง (g)	ค่าที่วัดได้ ครั้งที่ 1 (g)	ค่าที่วัดได้ ครั้งที่ 2 (g)	ค่าที่วัดได้ ครั้งที่ 3 (g)	ค่าความผิดพลาด เปอร์เซ็นต์ (%)
40	41	41	41	2.5
50	51	51	51	2
100	100	100	100	0
150	150	150	150	0
200	200	200	200	0
250	250	250	250	0
300	300	300	300	0
350	350	350	350	0
400	399	399	399	0.25
450	498	498	498	0.44
500	498	498	498	0.4
550	547	547	547	0.54
600	597	597	597	0.5
700	698	698	698	0.28
800	797	797	797	0.37
900	898	898	898	0.22
1000	1000	1000	1000	0
1100	1100	1100	1100	0
1200	1200	1200	1200	0
1300	1300	1300	1300	0
1400	1399	1399	1399	0.07
1500	1498	1498	1498	0.13
1600	1597	1597	1597	0.18
1700	1698	1698	1698	0.12
1800	1797	1797	1797	0.16

ตารางที่ 4.2 (ต่อ) ผลของค่าน้ำหนักที่อ่านได้

ค่าน้ำหนักจริง (g)	ค่าที่วัดได้ ครั้งที่ 1 (g)	ค่าที่วัดได้ ครั้งที่ 2 (g)	ค่าที่วัดได้ ครั้งที่ 3 (g)	ค่าความผิดพลาด เปอร์เซ็นต์ (%)
1900	1898	1898	1898	0.1
2000	2000	2000	2000	0
2250	2250	2250	2250	0
2500	2498	2498	2498	0.08
2750	2749	2749	2749	0.03
3000	3000	3000	3000	0

บทที่ 5

บทสรุป

5.1 สรุป

ชุดแสดงผลน้ำหนักรูปแบบตัวเลขสร้างขึ้นมาเพื่ออำนวยความสะดวกในการชั่งน้ำหนัก ให้สามารถอ่านค่าได้รวดเร็วและง่ายขึ้นเพราะมีการแสดงผลเป็นตัวเลขทำให้ง่ายต่อการใช้งาน ชุดแสดงผลน้ำหนักรูปแบบตัวเลขเครื่องชั่งน้ำหนัก จะประกอบด้วยวงจรรภาคต่างๆ คือภาคขยายสัญญาณ ภาคแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล ภาคควบคุม และภาคแสดงผลในการดำเนินการ ออกแบบและสร้างชุดแสดงผลน้ำหนักรูปแบบตัวเลขทำให้สามารถสรุปหลักการการทำงาน ข้อผิดพลาดและข้อจำกัดในด้านต่างๆ ซึ่งสรุปได้ว่าโพลีเซลล์เป็นอุปกรณ์ที่เปลี่ยนแรงกดของน้ำหนักให้เป็นแรงดันไฟฟ้า แรงดันไฟฟ้าที่ได้จะแปรผันตามน้ำหนักที่มากขึ้นแรงดันไฟฟ้าก็จะเพิ่มมากขึ้นแต่แรงดันไฟฟ้าที่ได้จะไม่เป็นเชิงเส้นทำให้ยากต่อการประมวลผล แรงดันที่ได้จากโพลีเซลล์จะมีระดับแรงดันที่ต่ำมากจึงต้องทำการขยายแรงดันให้สูงขึ้น เพื่อปรับอัตราขยายให้พอเหมาะกับการอินพุตให้อยู่ในช่วงที่ไอซีแปลงสัญญาณแอนะล็อกเป็นดิจิทัลต้องการ การคิดเขียนเมื่อประกอบชุดแสดงผลน้ำหนักรูปแบบตัวเลขแล้วทำการทดลองปรากฏว่าชุดแสดงผลน้ำหนักรูปแบบตัวเลขสามารถชั่งน้ำหนักได้ดีแต่มีค่าความผิดพลาดเล็กน้อยเนื่องจากความไม่เป็นเชิงเส้นของโพลีเซลล์ คณะผู้จัดทำหวังเป็นอย่างยิ่งว่าปริญญาณิพนธ์นี้จะเป็นประโยชน์ต่อสาธารณชนต่อไป

5.2 ปัญหาและแนวทางแก้ไข

จากการดำเนินการสร้างและทดสอบโครงการปรากฏว่าได้เกิดปัญหาหลายประการซึ่งสรุปได้ดังนี้

1. ปัญหา การแสดงผลค่าน้ำหนักคลาดเคลื่อนจากความเป็นจริงเนื่องจากแรงดันไฟฟ้าที่ได้จากโพลีเซลล์ไม่สัมพันธ์กับน้ำหนักที่ทำการชั่ง

แนวทางแก้ไข ทำการเขียนโปรแกรมให้มีการเปรียบเทียบเป็นช่วงๆ

2. ปัญหา การแสดงผลแบบตัวเลข 7 ส่วนจะมีความสว่างของตัว 7-Segment ที่หลักใดๆนั้นมีความสว่างไม่เพียงพอ เนื่องจากจะมีการดึงกระแสที่หลักอื่นมากกว่า ดังนั้นถ้าที่กระแสมาจับที่หลักนี้ไม่พอ จึงทำให้เกิดความสว่างไม่เพียงพอที่หลักนี้

แนวทางแก้ไข ทำการแก้ไข วงจรแสดงผลแบบตัวเลข 7 ส่วน โดยให้ทำการเพิ่มตัวความต้านทานพูลอัพเข้าไปที่หลักต่างๆ ของวงจรแสดงผลแบบตัวเลข 7 ส่วน ซึ่งการใส่ตัวความต้านทานพูลอัพจะเป็นการชดเชยกระแสและแรงดันให้คงที่และเพียงพอต่อการแสดงผลข้อมูล

3. ปัญหา ในการเชื่อมต่อระหว่างวงจรต่างๆ เนื่องจากจะใช้สายสัญญาณการเชื่อมต่อมาก และเกิดความไม่สะดวก ความยุ่งยาก ในการเชื่อมต่อ รวมทั้งสายสัญญาณกับขั้วต่อต่างๆ ของบางพอร์ตไม่ตรงกัน ทำให้สายสัญญาณการเชื่อมต่อไม่เหมาะสมกับพอร์ตที่ต้องการต่อเชื่อม

แนวทางแก้ไข ทำการออกแบบวงจรเชื่อมต่อพอร์ตขึ้นมา โดยวงจรเชื่อมต่อพอร์ตนี้จะมีหน้าที่ในการเชื่อมต่อสายสัญญาณต่างๆ ที่ต่อกันระหว่างวงจรต่างๆ เข้าด้วยกันอย่างถูกต้องและมีระเบียบ

4. ปัญหา ความคลาดเคลื่อนของตัวต้านทานชนิดปรับค่าได้ที่ใช้ปรับอัตราขยายแรงดันที่รับจากโพลเซลล์

แนวทางแก้ไข เมื่อปรับอัตราขยายได้ตามต้องการแล้วให้เปลี่ยนเป็นตัวต้านทานแบบค่าคงที่แทนตัวต้านทานแบบปรับค่าได้ในอัตราค่าความต้านทานที่เท่ากัน

5. ปัญหา จุดรับน้ำหนักที่โพลเซลล์รับน้ำหนักไม่ได้จุดศูนย์กลาง ซึ่งปัญหานี้ทำให้แรงดันที่ได้จากโพลเซลล์ไม่เท่ากัน ในแต่ละครั้งที่ทดสอบชั่งน้ำหนักเพราะแรงที่มากกระทำกับโพลเซลล์แต่ละจุดไม่เท่ากัน

แนวทางแก้ไข แก้ไขโดยปรับตำแหน่งของโพลเซลล์ให้ได้จุดศูนย์กลางมากที่สุด เพื่อให้ น้ำหนักที่ชั่งสามารถกระจายไปได้ทั่วทั้งแท่นชั่ง จะทำให้การชั่งน้ำหนักทุกจุดบนแท่นชั่งรับน้ำหนักได้ค่าน้ำหนักเท่ากันหรือใกล้เคียงมากที่สุด

6. ปัญหา สัญญาณข้อมูลที่ดิจิทัลออกแวง เนื่องจากสัญญาณข้อมูลดิจิทัลที่ได้จากการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัลออกแวงหรือ ไม่มีค่าคงที่ที่แน่นอนสำหรับค่าน้ำหนักต่างๆ

แนวทางแก้ไข โดยการหาค่าเฉลี่ยของสัญญาณข้อมูลดิจิทัลนั้นค่าเฉลี่ยที่ดีที่สุดที่ทำให้เกิดการแกว่งน้อยที่สุดของสัญญาณข้อมูลดิจิทัลคือ 8 ค่าแล้วหาค่าเฉลี่ย 1 ค่า

5.3 แนวทางการพัฒนา

1. พัฒนาให้สามารถเก็บข้อมูลของค่าน้ำหนักเพื่อบันทึกเป็นฐานข้อมูลในการเชื่อมต่อกับคอมพิวเตอร์ได้

2. พัฒนาในส่วนของการแสดงผลควรใช้วงจรในการแสดงผลตัวเดียวกัน โดยให้ส่วนแสดงผลมีขนาดใหญ่ขึ้น จะทำให้เกิดความเหมาะสมและมีรูปร่างที่ดีขึ้น

3. ศึกษาโปรแกรมที่ใช้ในการเขียนโปรแกรมสั่งงาน ไมโครคอนโทรลเลอร์ เช่น ภาษาซี ภาษาเบสิก เป็นต้น ซึ่งจะช่วยให้สามารถเขียนโปรแกรมสั่งงาน ไมโครคอนโทรลเลอร์ได้ง่าย และดียิ่งขึ้น ทำให้โปรแกรมที่เขียนขึ้นมามีประสิทธิภาพ

4. พัฒนาให้สามารถชั่งแล้วป้อนข้อมูลควบคุมที่เครื่องชั่ง ว่าเมื่อพบน้ำหนักตามที่ต้องการ หรือครบจำนวนชิ้นตามที่ต้องการให้เครื่องชั่งสามารถส่งสัญญาณเพื่อใช้ในการควบคุม หรือส่งงานในการทำงานขั้นต่อไป เช่นสั่งให้มอเตอร์หมุนเพื่อให้สายพานทำงานหรืออาจสั่งให้ทำการแพ็คเมื่อได้น้ำหนักหรือจำนวนตามที่ต้องการ

บรรณานุกรม

- เกษตรต์ ศิริสันติสัมฤทธิ์. หลักการของเครื่องมือวัดทางอุตสาหกรรม. คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2541
- ชัยวัฒน์ ถิมพรจิตรวิไล และณัฐพล วงศ์สุนทรชัย. ปฏิบัติการไมโครคอนโทรลเลอร์PIC16F87x.
กรุงเทพฯ: อินโนเวตีฟ เอ็กเพอริเมนต์. 2542
- พรเพชร มาสมหันต์ และอัญญาวดี สุริยคุปต์. “เครื่องชั่งน้ำหนักด้วยไมโครคอมพิวเตอร์.” ปรินญา
นิพนธ์ปรินญาวิศวกรรมศาสตร์บัณฑิต ภาควิชาวิศวกรรมการวัดคุม, สถาบันเทคโนโลยี
พระจอมเกล้าเจ้าคุณทหารลาดกระบัง. 2542
- สมศักดิ์ กীরตวิมุติเศรษฐ์. หลักการและการใช้งานเครื่องมือวัดอุตสาหกรรม. สมาคมส่งเสริม
เทคโนโลยี(ไทย-ญี่ปุ่น). 2540


ภาคผนวก ก
เครื่องต้นแบบ



รูปที่ ก.1 ด้านหน้าชุดแสดงผลน้ำหนักแบบตัวเลข




รูปที่ ก.2 หน้าจอแสดงผล




รูปที่ ก.3 ภาพด้านข้างชุดแสดงผลน้ำหนักแบบตัวเลข


ภาคผนวก ข
วงจรและแผ่นวงจรพิมพ์



รูปที่ ข.1 วงจรรวมชุดแสดงผลนำหนักแบบตัวเลข



รูปที่ ข.2 แผงวงจรพิมพ์วงจรรวมชุดแสดงผลนำหนักแบบตัวเลข



รูปที่ ข.3 ตำแหน่งอุปกรณ์วงจรรวมชุดแสดงผลหน้าหนักแบบตัวเลข

ภาคผนวก ค
รายการอุปกรณ์

ตารางที่ ค.1 รายการอุปกรณ์ของวงจรรวมชุดแสดงผลนำหนักแบบตัวเลข

ชื่ออุปกรณ์	รายละเอียด	จำนวน
วงจรรวม		
IC1	74LS1381	1 ตัว
IC2	CS5520	1 ตัว
ตัวเก็บประจุ		
C1	0.1 uF	7 ตัว
C2	10 uF	1 ตัว
C3	470 PF	2 ตัว
C4	4.7 nF	1 ตัว
C5	1 uF	1 ตัว
ตัวต้านทาน		
RP 1,RP2	10 k Ω	2 ตัว
	301 Ω	2 ตัว
	5 k Ω	1 ตัว
	7.5 k Ω	1 ตัว
	50 Ω	1 ตัว
	10 Ω	1 ตัว
อุปกรณ์อื่นๆ		
โพลดเชล	MODEL 1022	1 ตัว

ตารางที่ ค.2 รายการอุปกรณ์ของวงจรควบคุมและแสดงผลเครื่องชั่งนำหนัก

ชื่ออุปกรณ์	รายละเอียด	จำนวน
วงจรรวม		
IC1	PIC16F877A	1 ตัว


อุปกรณ์สารกึ่งตัวนำ 7 Segment	แคโทดร่วมแบบคู่	3 ตัว
ตัวเก็บประจุ C1	0.1 uF 50V	1 ตัว
ตัวต้านทาน RP 1,RP2	10 k Ω 470 Ω 4.7 k Ω	2 ตัว 8 ตัว 1 ตัว
อุปกรณ์อื่นๆ XTAL 1	20 MHz	1 ตัว

ตารางที่ ค.3 รายการอุปกรณ์ของวงจรภาคจ่ายไฟ

ชื่ออุปกรณ์	รายละเอียด	จำนวน
วงจรรวม IC 1	7805	1 ตัว
IC 2	7905	1 ตัว
อุปกรณ์สารกึ่งตัวนำ D1,D2	SW02	2 ตัว
ตัวเก็บประจุ C1,C2,C7,C8	330 uF 16V	2 ตัว
C	0.1 uF 16V	2 ตัว
C3,C4,C9,C10	100 uF 16V	2 ตัว
อุปกรณ์อื่นๆ T1	แบตเตอรี่ 12V 3A	1 ตัว

ภาคผนวก ง

แผนผังการทำงานและรหัสต้นฉบับของโปรแกรม



รูปที่ ง.1 ฟังก์ชันหลักชุดแสดงผลน้ำหนักแบบตัวเลข

โปรแกรมการทำงานเครื่องชั่งน้ำหนัก

```

#include < p16f877.inc >
#include <stdio.h>
#include <ctype.h>
#include <stdlib.h>
#include <intrins.h>
#include <math.h>
#include <string.h>

#define TRUE      1
#define FALSE    0

#define PA      0
#define PB      1
#define PC      2
#define PD      3

#define CR      13
#define LF      10

sfr      WMCON = 0x96;

sbit     SOL1   = P2^0;
sbit     SOL2   = P2^1;
sbit     SOL3   = P2^2;
sbit     DRAIN  = P2^3;

sbit     LAMP1  = P2^4;
sbit     LAMP2  = P2^5;
sbit     LAMP3  = P2^6;

sbit     beep   = P2^7;
sbit     SW     = P2^7;

sbit     lcdrs  = P3^7;
sbit     lcdrw  = P3^6;
sbit     lcden  = P3^5;

sbit     rs     = P3^4;

char      data  ASCBUF[20];
char      data  a, b;
float     data  ACTUAL, FINAL, FREEFALL, DRIBBLE;
char      xdata *p;
unsigned  data  counter, timeout, sec10;
char      data  DTIME, VALVE;
static void timer0_isr (void) interrupt 1 using 1
{

```

```

    sec10++;
    TH0 = 0xc4;
    TLO = 0;
    TRO = 1;
}

void delay (unsigned int count)
{
    for (; count; count--);
}

void lcdwi (char cmd)
{
    P0=cmd;
    lcdrs=0;
    lcdrw=0;
    lcden=0;
    lcden=1;
    _nop_ ();
    lcden=0;
    delay (128);
}

void lcdwd (char dta)
{
    P0=dta;
    lcdrs=1;
    lcdrw=0;
    lcden=0;
    _nop_ ();
    lcden=1;
    lcden=0;
    delay (128);
}

void initlcd (void)
{
    lcdwi (0x38);
    lcdwi (0x0c);
    lcdwi (1);
    lcdwi (0x80);
}

void text (char *msg)
{
    while ((*msg!=0L) && (*msg!=CR))
    {
        lcdwd (*msg);
        msg++;
    }
}

void rbeep (char count)

```

```

{
    for (; count; count--)
    {
        beep=0;
        delay (5000);
        beep=1;
    }
}

bit kbhit (void)
{
    P1=0x0f;
    if ((P1&0x0f)!=0x0f)
        return (TRUE);
    else
        return (FALSE);
}

char readkbd (bit n)
{
    char    code    scankey[]={0x7f, 0xbf, 0xdf, 0xef};
    char    code    keycode[]={11, 10, 0, 15, 12, 9, 8, 7, 13, 6, 5, 4,
14, 3, 2, 1};
    char    data    k_a, k_b;

    while (1)
    {
        for (k_a=0; k_a<4; k_a++)
        {
            P1=scankey[k_a];
            k_b=P1&0x0f;
            if (k_b==0x0f)
                continue;
            else
            {
                delay (100);
                P1=scankey[k_a];

                k_b=P1&0x0f;
                if (k_b==0x0f)

                    continue;

                if (k_b==0x07)
                    k_b=0;
                if (k_b==0x0b)
                    k_b=1;
                if (k_b==0x0d)
                    k_b=2;
                if (k_b==0x0e)
                    k_b=3;
                k_a*=4;
                k_b+=k_a;
            }
        }
    }
}

```

```

        k_b=keycode[k_b];
        k_a*=4;

        k_b+=k_a;
        k_b=keycode[k_b];
        if (n==0)
        {
            rbeep (1);
            while ((P1&0x0f)!=0x0f);
        }
        return (k_b);
    }
}

float textnum (char count, char add)
{
    char    a, b;

    a=0;
    ASCBUF[0]=0;
    lcdwi (add);

    while (1)
    {
        b=readkbd (0);

        if (b==k_esc)
            break;

        if (b==k_ent)
        {
            if (a!=0)
                return (atof (ASCBUF));
            else
                return ((float)-1);
        }

        if (b==k_up)
        {
            if (a==0)
            {
                ASCBUF[0]=0;
                continue;
            }

            a--;
            ASCBUF[a]=0;
            lcdwi (add+a);

            text (" ");
            lcdwi (add+a);
            lcdwi (add);
            text (ASCBUF);
        }
    }
}

```

```

    if (a==count)
        continue;

    if (b<=10)
    {
        if (b==k_dot)
            ASCBUF[a]='.';
        else
            ASCBUF[a]=b+0x30;
        a++;
        ASCBUF[a]=0;
        lcdwi (add);
        text (ASCBUF);
    }
}
return ((float)-1);
}

char getstr (char *dbuf)
{
    char    data    ct;

    ct=0;
    timeout=0;
    while (1)
    {
        if (RI==1)
        {
            *dbuf=_getkey ();
            *dbuf&=0x7f;
            ct++;
            if (*dbuf==LF)
                break;
            dbuf++;
            timeout=0;
        }
        timeout++;
        if (timeout==0)
            return (FALSE);
    }
    return (ct);
}

void error (void)
{
    P2=0xff;
    initlcd ();
    text ("Indicator Error.");
    lcdwi (0xc0);

    text (" Press any key. ");
    a=readkbd (0);
}

void save (int add, float dta)

```

```

{
    WMCON|=0x18;
    p=add;
    sprintf (ASCBUF, "%0.02f", dta);

    for (a=0; a<15; a++,p++)
    {
        while ((WMCON&0x02)!=2);
        *p=ASCBUF[a];
    }
    WMCON=0x02;
}

float read (int add)
{
    WMCON|=0x08;
    p=add;
    for (a=0; a<15; a++,p++)
        ASCBUF[a]=*p;
    return (atof (ASCBUF));
    WMCON=0x02;
}

void setting (char t)
{
    initlcd ();

    if (t==0)
        text ("- Final weight -");
    if (t==1)
        text ("-- Free fall. --");
    if (t==2)
        text ("-Timmer/Dribble-");
    if (t==3)
        text (" - Valve open - ");
    if (t==4)
        text ("-- Drain time --");
    lcdwi (0xc3);

    text (": ");
    lcdwi (0x0f);
    ACTUAL=textnum (7, 0xc5);

    if (t==0)
    {
        if (ACTUAL>=0)

            FINAL=ACTUAL;
            save (0x0000, FINAL);

sprintf (ASCBUF, "%0.02f", FINAL);
    }

    if (t==1)
    {

```

```

if (ACTUAL>=0)
    FREEFALL=ACTUAL;
    save (0x0010, FREEFALL);
    sprintf (ASCBUF, "%0.02f", FREEFALL);
}

if (t==2)
{
    if (ACTUAL>=0)
        DRIBBLE=ACTUAL;
    save (0x0020, DRIBBLE);
    sprintf (ASCBUF, "%0.02f", DRIBBLE);
}

if (t==3)
{
    if (ACTUAL>=0 && (ACTUAL<=3))
        VALVE=(char)ACTUAL;
    save (0x0030, (float)VALVE);
    sprintf (ASCBUF, "%d", (int)VALVE);
}

if (t==4)
{
    if ((ACTUAL>=0) && (ACTUAL<=30))
        DTIME=(char)ACTUAL;
    save (0x0040, (float)DTIME);
    sprintf (ASCBUF, "%d", (int)DTIME);
}
lcdwi (0xc5);
text (ASCBUF);
sec10=0;
while (sec10<90);
}
void run (void)
{
    initlcd ();
    lcdwi (0x0f);
    lcdwi (0x80);
    text (" Enter P-Number ");

    lcdwi (0xc0);
    text ("Select(0-20) ");
    lcdwi (0xf0);

    while (1)
    {
        a=(char)textnum (2, 0xcd);
        if (a<0)

            return;
        if ((a>=0) && (a<=20))
        {

```

```

        counter=0x50*(int)a;
        initlcd ();
        sprintf (ASCBUF, "P-Number : %d ", (int)a);
        text (ASCBUF);
        sec10=0;
        while (sec10<60);
        break;

    }
    else
    {
        lcdwi (0xcd);
        text (" ");
    }
}

if (a!=0)
{
    FINAL=read (counter);
    FREEFALL=read (counter+0x0010);
    DRIBBLE=read (counter+0x0020);
    VALVE=(char)read (counter+0x0030);
    DTIME=(float)read (counter+0x0040);
}

counter=0;
initlcd ();
sprintf (ASCBUF, "FINAL:%0.02fkg ", FINAL);
text (ASCBUF);
sprintf (ASCBUF, "COUNT:%d ", counter);
lcdwi (0xc0);
text (ASCBUF);

b=0;

LAMP1=0;

rs=0;
sec10=0;
while (sec10<20);
rs=1;

if (RI==1)
    a=getstr (ASCBUF);

FINAL--FREEFALL;
while (1)
{

    if (b==0)
    {
        if (SW==0)

```

```

{
    delay (1000);
    if (SW==1)
        continue;

    DRAIN=LAMP1=0;

    for (b=0; b<DTIME; b++)
    {
        sec10=0;
        while (sec10<60);
    }

    DRAIN=1;

    sec10=0;
    while (sec10<120);
    rs=0;
    sec10=0;
    while (sec10<20);
    rs=1;

    initlcd ();
    sprintf (ASCBUF, "POINT:%0.2fkg ", FINAL+FREEFALL);
    text (ASCBUF);
    sprintf (ASCBUF, "COUNT:%d ", counter);
    lcdwi (0xc0);
    text (ASCBUF);
    b=1;

    P2=0xff;
    if (VALVE==3)
        SOL1=SOL2=SOL3=LAMP3=0;
    if (VALVE==2)
        SOL2=SOL3=LAMP3=0;
    if (VALVE==1)

    SOL3=LAMP3=0;

    if (DRIBBLE>FINAL)
    {
        timeout=(unsigned)DRIBBLE;
        sec10=0;
        while (sec10<=timeout);

        SOL1=SOL2=1;

        timeout=90;
        sec10=0;

        while (sec10<=timeout);
    }
}

```

```
        if (RI==1)
            a=getstr (ASCBUF);
        ACTUAL=0;
    }
}

if (RI==1)
{
    a=getstr (ASCBUF);
    if (a==FALSE)
    {
        error ();
        return;
    }

    ACTUAL=atof (ASCBUF);
}

if (b==1)
{
    if ((DRIBBLE<FINAL) && (ACTUAL>=FINAL/2))
    {
        SOL1=1;
        continue;
    }

    if ((FINAL-ACTUAL)<=DRIBBLE)
    {
        P2=0xff;
        LAMP2=SOL3=0;
        b=2;
        if (RI==1)
            a=getstr (ASCBUF);
        continue;
    }
}

if (b==2)
{
    if (ACTUAL>=FINAL)
    {
        P2=0xff;
        LAMP1=0;
        counter++;
        b=0;
        if (RI==1)
            a=getstr (ASCBUF);
        continue;
    }
}
```

```

    }

    if (kbhit()==TRUE)
    {
        a=readkbd (1);
        if (a==k_esc)
        {
            P2=0xff;
            FINAL+=FREEFALL;
            a=readkbd (0);

            return;
        }
    }
}

void program (void)
{
    initlcd ();
    lcdwi (0x0f);
    lcdwi (0x80);
    text (" Enter P-Number ");
    lcdwi (0xc0);
    text ("Select(1-20) ");
    lcdwi (0xf0);

    while (1)
    {
        a=(char)textnum (2, 0xcd);

        if (a<0)
            return;

        if ((a>=1) && (a<=20))
        {
            counter=0x50*(int)a;
            initlcd ();
            sprintf (ASCBUF, "P-Number : %d ", (int)a);
            text (ASCBUF);
            break;
        }
        else
        {
            lcdwi (0xcd);
            text (" ");
        }
    }

    FINAL=read (counter);
    FREEFALL=read (counter+0x0010);
    DRIBBLE=read (counter+0x0020);
    VALVE=(char)read (counter+0x0030);
    DTIME=(float)read (counter+0x0040);

    sprintf (ASCBUF, "Final : %0.02f", FINAL);
}

```

```

lcdwi (0xc0);
text (ASCBUF);

lcdwi (0xc8);
lcdwi (0x0f);

b=0;
ACTUAL=-1;
while (1)
{
    if (kbhit ()==FALSE)
        continue;

    a=readkbd (1);

    if (a==k_esc)
    {
        a=readkbd (0);

        break;
    }

    if ((a==k_up) && (b!=0))
    {
        a=readkbd (0);
        b--;
    }

    if ((a==k_down) && (b!=4))
    {
        a=readkbd (0);
        b++;
    }

    if ((a>=0) && (a<=9))
    {
        text ("      ");
        ACTUAL=textnum (7, 0xc8);
    }

    switch (b)
    {
        if (ACTUAL>0)

            FINAL=ACTUAL;
            sprintf (ASCBUF, "Final : %0.02f  ", FINAL);
            break;

        case 1:
            if (ACTUAL>0)
                FREEFALL=ACTUAL;
                sprintf (ASCBUF, "Free. : %0.02f  ", FREEFALL);
                break;
        case 2:

```

```

    if (ACTUAL>0)

DRIBBLE=ACTUAL;
    sprintf (ASCBUF, "Dribb : %0.02f  ", DRIBBLE);
    break;

    case 3:
        if (ACTUAL>0)

            VALVE=(char)ACTUAL;
            sprintf (ASCBUF, "Valve : %d  ", (int)VALVE);
            break;

        case 4:
            if (ACTUAL>0)
                DTIME=(char)ACTUAL;
                sprintf (ASCBUF, "Dtime : %d  ", (int)DTIME);
                break;
        }
    lcdwi (0xc0);
    text (ASCBUF);
    lcdwi (0xc8);
    ACTUAL=-1;
}

save (counter+0x0000, FINAL);
save (counter+0x0010, FREEFALL);
save (counter+0x0020, DRIBBLE);
save (counter+0x0030, (float)VALVE);
save (counter+0x0040, (float)DTIME);
}

void iotest (void)
{
    initlcd ();
    text ("Weighing Control");
    lcdwi (0xc0);
    text ("--- I/O Test ---");

    while (1)
    {
        P2=0xff;
        a=readkbd (0);
    switch (a)
        {
            case k_esc:
                return;

            case 1:
                SOL1=0;
                break;
        }
    }
}

```

```

        case 2:
            SOL2=0;
            break;
        case 3:
            SOL3=0;

break;

        case 4:
            DRAIN=0;
            break;
        case 5:
            LAMP1=0;

break;

        case 6:
            LAMP2=0;

            break;
        case 7:
            LAMP3=0;
            break;

        default:
            continue;
    }
    sec10=0;
    while (sec10<150);
}
}

void func (void)
{
    initlcd ();
    lcdwi (0x0f);
    lcdwi (0xc0);
    text (" Select (1-9)");
    lcdwi (0x80);
    text (" Function : ");

    while (1)
    {
        a=readkbd (0);
        switch (a)
        {
            case 1:
                run ();
                return;

            case 2:
                setting (0);

```

```
        return;

        case 3:
            setting (1);
            return;
        case 4:
            setting (2);

            return;

            case 5:
                setting (3);
                return;

            case 6:
                setting (4);
                return;

            case 7:
                program ();

                return;

                case 9:
                    iotest ();
                    return;

            case k_esc:
                return;
        }
    }
}

void main (void)
{
    SCON=0x50;

    TMOD=0x21;
    TH1=0xfd;
    TR1=1;
    TI=1;

    TH0=0xc4;
    TL0=0;
    TR0=1;
    ET0=1;
    EA=1;

    lcdrs=lcdrw=lcden=0;
    delay (512);
    initlcd ();

    FINAL=read (0x0000);
    FREEFALL=read (0x0010);
```

```
DRIBBLE=read (0x0020);
VALVE=(char)read (0x0030);
DTIME=(float)read (0x0040);

while (1)

{

    P2=0xff;
    lcdwi (0x80);
    text (" Auto Packing ");
    lcdwi (0xc0);
    text (" Version 1.0 ");

    if (SW==0)
    {
        delay (1000);
        if (SW==1)
            continue;

        DRAIN=0;

        lcdwi (0xc0);

        text ("---- Drain -----");
        for (b=0; b<DTIME; b++)
        {
            sec10=0;
            while (sec10<60);
        }
        continue;
    }

    if (kbhit ()==FALSE)
        continue;

    a=readkbd (0);

    if (a!=k_fnc)
        continue;

    func ();
    initlcd ();
    text (" Auto Packing ");
    lcdwi (0xc0);

    text (" Version 1.0 ");
}
}
```

ภาคผนวก จ
คู่มือการใช้งาน

คู่มือการใช้งาน
ชุดแสดงผลหน้าหนักแบบตัวเลข




ภาควิชาครุศาสตร์วิศวกรรม
คณะครุศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2547

1. คำแนะนำเบื้องต้น

ก่อนการใช้งานชุดแสดงผลหน้านักแบบตัวเลขควรถูกศึกษาคู่มือการใช้งานวิธีการ อ่านคำแนะนำ การป้องกันและบำรุงดูแลรักษาเพื่อป้องกันความเสียหายและการใช้งานได้อย่างมีประสิทธิภาพ

2. ส่วนประกอบ




รูปที่ จ.1 ส่วนประกอบชุดแสดงผลหน้านักแบบตัวเลข

จากรูปที่ จ.1 มีรายละเอียดต่างๆ ดังนี้

1. หน้าจอแสดงผล
2. แท่นขังน้ำหนัก

จากรูปที่ จ. 1 ในส่วนของหน้าจอแสดงผลมีรายละเอียดดังรูปที่ จ. 2



รูปที่ จ. 2 รายละเอียดหน้าจอแสดงผล

จากรูปที่ จ.2 มีรายละเอียดต่างๆ ดังนี้

1. ส่วนแสดงผล
2. ปุ่มเปิด
3. ปุ่มปิด
4. ปุ่ม Tare มีหน้าที่ในการจดจำผลของการชั่งน้ำหนักของครั้งแรกไว้ และเมื่อมีการชั่งครั้งต่อไปก็จะบวกค่าน้ำหนักที่ชั่งใหม่เพิ่มเข้าไป
5. ปุ่ม Zero มีหน้าที่เคลียร์ค่าชั่งน้ำหนักที่ชั่ง ไปให้เป็นศูนย์

3. การติดตั้งและใช้งาน

- 3.1 ทำการศึกษาวิธีการใช้งานจากคู่มือการใช้งานอย่างละเอียด
- 3.2 ทำการจ่ายไฟกระแสตรง 12 โวลต์ ให้กับตัวเครื่อง
- 3.3 จอแสดงผลจะแสดงค่าเริ่มต้นดังรูปที่ จ. 3 แสดงว่าพร้อมใช้งาน



รูปที่ จ. 3 ค่าเริ่มต้นก่อนการใช้งาน

4. การแก้ปัญหาเบื้องต้น

เมื่อประสบปัญหาในการใช้งานชุดแสดงผลน้ำหนักแบบตัวเลขสามารถตรวจสอบแก้ไข
ปัญหาเบื้องต้นได้จากตารางข้างล่างนี้

อาการ	สาเหตุ/แนวทางแก้ไข
เครื่องไม่ทำงานหน้าจอไม่แสดงผล	ตรวจสอบ ไฟเลี้ยง
ค่าน้ำหนักผิดพลาดมากเกินไป	โหลดเซลล์ชำรุด

5. การดูแลรักษาและข้อควรระวัง

5.1 การดูแลรักษา หมั่นทำความสะอาดตัวเครื่องอยู่ตลอดเวลา

5.2 ข้อควรระวัง

- อย่าติดตั้งบริเวณที่อับชื้น
- น้ำหนักที่ชั่งไม่เกิน 3 กิโลกรัม
- ไม่กระแทกน้ำหนักลง ไปอย่างรุนแรง
- ไม่ควรซ่อมและดัดแปลงเครื่องเอง

6. ข้อมูลจำเพาะ

คุณสมบัติ	รายละเอียด
ระบบไฟฟ้า	ไฟฟ้ากระแสตรง 12 โวลต์
ขนาด	แท่นตั้งขนาด กว้าง 23 เซนติเมตร ยาว 23 เซนติเมตร ส่วนสูง 20 เซนติเมตร
พิกัด	ตั้งน้ำหนักได้ 0-3 กิโลกรัม
จอแสดงผล	แอลอีดีเจ็ดส่วน
หน่วยแสดงผลน้ำหนัก	กิโลกรัม

ภาคผนวก ฉ
รายละเอียดและคุณสมบัติอุปกรณ์

TEDEA-HUNTLEIGH LOAD CELL TEST DATA SHEET

-----General Data-----

Serial Number	9285840	Calibration Mode :-	Compression
Model	1022	Input Impedance	415 +/-20 Ohms
Capacity(kg)	5	Output Impedance	350 +/-3 Ohms
Thread Type	METRIC	Insulation Resistance	> 2 GOhms
Grade	G5 - C3/50	Test Excitation	10V dc

-----BTH Metrology Data-----

Zero Balance	2.53 % Rated Load		
Output @ R.C.	2.004 mv/v	Platform Size	350 x 350 mm
Temperature Effect		Eccentricity Test Load	2Kg
on Zero	< 0.0023 %R.O./DEG C	Eccentricity	< 0.0058 %Load/cm
on Span	< 0.0010 %Load/DEG C	Non Repeatability	< 0.010 %R.O.
Zero Return	< 0.0170 %Load	Total Error	< 0.020 %R.O.

-----Color Code-----

+OUTPUT	-----RED	-OUTPUT	-----WHITE
+EXCITATION	-----GREEN	-EXCITATION	-----BLACK



CS5516
CS5520

16-Bit/20-Bit Bridge Transducer A/D Converter

Features

- On-chip Instrumentation Amplifier
- On-chip Programmable Gain Amplifier
- On-Chip 4-Bit D/A For Offset Removal
- Dynamic Excitation Options
- Linearity Error: $\pm 0.0015\%$ FS
 - 20-Bit No Missing Codes
- CMRR at 50/60 Hz > 200 dB
- System Calibration Capability with calibration read/write option
- 3, 4 or 5 wire Serial Communications Port
- Low Power Consumption: 40 mW
 - 10 μ W Standby Mode for Portable applications

Description

The CS5516 and CS5520 are complete solutions for digitizing low level signals from strain gauges, load cells, and pressure transducers. Any family of mV output transducers, including those requiring bridge excitation, can be interfaced directly to the CS5516 or CS5520. The devices offer an on-chip software programmable instrumentation amplifier block, choice of DC or AC bridge excitation, and software selectable reference and signal demodulation.


The CS5516 uses delta-sigma modulation to achieve 16-bit resolution at output word rates up to 60 Hz. The CS5520 achieves 20-bit resolution at word rates up to 60 Hz.

The CS5516 and CS5520 sample at a rate set by the user in the form of either an external CMOS clock or a crystal. On-chip digital filtering provides rejection of all frequencies above 12 Hz for a 4.096 MHz clock.

The CS5516 and CS5520 include system calibration to null offset and gain errors in the input channel. The digital values associated with the system calibration can be written to, or read from, the calibration RAM locations at any time via the serial communications port. The 4-bit DC offset D/A converter, in conjunction with digital correction, is initially used to zero the input offset value.

ORDERING INFORMATION

See page 29.




ANALOG CHARACTERISTICS (continued)

Parameter*	Min	Typ	Max	Units	
Specified Temperature Range	-40 to +85			°C	
Accuracy					
Linearity Error	-	0.0007	0.0015	±%FS	
Differential Nonlinearity (No Missing Codes)	20	-	-	Bits	
Unipolar Gain Error (Note 2)	-	±4	±24	ppm	
Bipolar Gain Error (Note 2)	-	±4	±24	ppm	
Unipolar/Bipolar Gain Drift	-	±1	-	ppm/°C	
Unipolar Offset (Note 2)	-	±4	±8	LSB ₂₀	
Bipolar Offset (Note 2)	-	±4	±8	LSB ₂₀	
Offset Drift	-	±0.005	-	μV/°C	
Noise (Referred to Input)	Gain = 25 (25 x 1)	-	250	-	nVrms
	Gain = 50 (25 x 2)	-	200	-	nVrms
	Gain = 100 (25 x 4)	-	150	-	nVrms
	Gain = 200 (25 x 8)	-	150	-	nVrms

μV	Unipolar Mode			Bipolar Mode		
	LSB's	% FS	ppm FS	LSB's	% FS	ppm FS
0.025	0.26	0.0000238	0.25	0.13	0.0000119	0.125
0.047	0.50	0.0000477	0.50	0.26	0.0000238	0.25
0.095	1.00	0.0000954	1.0	0.50	0.0000477	0.50
0.190	2.00	0.0001907	2.0	1.00	0.0000954	1.0
0.380	4.00	0.0003814	4.0	2.00	0.0001907	2.0
VREF = 2.5V			PGA gain = 1			

CS5520; 20-Bit Unit Conversion Factors

* Refer to the Specification Definitions immediately following the Pin Description Section.

Specifications are subject to change without notice.


ANALOG CHARACTERISTICS (continued)

Parameter	Min	Typ	Max	Units	
Specified Temperature Range	-40 to +85			°C	
Analog Input					
Analog Input Range	Unipolar Bipolar	12.5, 25, 50, 100 ±12.5, ±25, ±50, ±100		mV mV	
Common Mode Rejection	dc	-	165	-	dB
	50, 60 Hz	-	200	-	dB
Input Capacitance		-	5	-	pF
Input Bias Current	(Note 1)	-	100	-	pA
Instrumentation Amplifier					
Gain		-	25	-	
Bandwidth		-	200	-	kHz
Unity Gain Bandwidth		-	5	-	MHz
Output Slew Rate		-	1.5	-	V/μsec
Noise @ 10 Hz BW		-	100	-	nVrms
Power Supply Rejection @ 50/60 Hz	(Note 3)	-	120	-	dB
Common Mode Range	(Note 4)	-	±3	-	V
Chopping Frequency		-	XIN/128	-	Hz
Programmable Gain Amplifier					
Gain Tracking	(Note 5)	-	±1	-	%
4-Bit Offset Trim DAC					
Accuracy		-	±5	-	%
Voltage Reference Input					
Range	(Note 6)	2.0	2.5	3.8	V
Common Mode Rejection:	dc	-	60	-	dB
	50, 60 Hz	-	200	-	
Input Capacitance		-	15	-	pF
Input Bias Current	(Note 1)	-	10	-	nA

Notes: 3. This includes the on-chip digital filtering.

4. The maximum magnitude of the differential input voltage, $V_{diff(in)}$ is determined by the following:
 $V_{diff(in)} < 300 \text{ mV} - |V_{cm}/12.5|$ and should never exceed 300mV.

V_{cm} is the common mode voltage which is applied to the instrumentation amplifier inputs.

The above equation should be used to calculate the allowable common mode voltage for a given differential voltage applied to the first gain stage inputs. This limit ensures that the instrumentation amplifier does not saturate.

5. Gain tracking accuracy can be significantly improved by uploading a calibrated gain word to the gain register for each PGA gain selection.

6. The common mode voltage on the Voltage Reference Input, plus the reference range,

$[(VREF+) - (VREF-)]/2$, must not exceed ±3 volts.


ANALOG CHARACTERISTICS (continued)

Parameter		Min	Typ	Max	Units			
Modulator Differential Voltage Reference								
Nominal Output Voltage		-	3.75	-	V			
Initial Output Voltage Tolerance		-	±100	-	mV			
Temperature Coefficient		-	100	-	ppm/°C			
Line Regulation (4.75V < V _A < 5.25V)		-	0.5	-	mV/V			
Output Voltage Noise 0.1 to 15 Hz		-	10	-	μV _{p-p}			
Output Current Drive:		Source Current		20	μA			
		Sink Current		20	μA			
Power Supplies								
DC Power Supply Currents		I _{A+}	-	2.7	3.5	mA		
		I _{A-}	-	-2.7	-3.5	mA		
		I _{D+}	-	1.5	2.2	mA		
		I _{D-}	-	-0.6	-0.8	mA		
Power Dissipation:		(Note 7)						
		Normal Operation		-	37.5	-	mW	
		Standby Mode		-	10	-	μW	
Power Supply Rejection:		dc	Positive Supplies		-	100	-	dB
		dc	Negative Supplies		-	95	-	dB
System Calibration Specifications								
Positive Full Scale Calibration Range		(Note 8)						
		Unipolar Mode	0.8T	-	1.2T	V		
		Bipolar Mode	0.8T	-	1.2T	V		
Maximum Ratiometric Offset Calibration Range		(Note 8)						
		Unipolar Mode	-2T	-	+2T	V		
		Bipolar Mode	-2T	-	+2T	V		
Differential Input Voltage Range		(Notes 4, 8, 9, 10)						
		Unipolar Mode	V _{offset} + (1.2T)		V			
		Bipolar	V _{offset} ± (1.2T)		V			

Notes: 7. All outputs unloaded. All inputs CMOS levels.

8. $T = V_{REF} / (G \times 25)$, where T is the full scale span, where V_{REF} is the differential voltage across V_{REF+} and V_{REF-} in volts, and G is the gain setting of the second gain block. G can be set to 1, 2, 4, 8. This sets the overall gain to 25, 50, 100, 200. The gain can then be fine tuned by using the calibration of the full scale point.

9. When calibrated.

10. V_{offset} is the offset corrected by the offset calibration routine. V_{offset} may be as large as 2T.



DYNAMIC CHARACTERISTICS

Parameter	Symbol	Ratio	Units
AIN and VREF Input Sampling Frequency	f_{is}	$f_{clk}/128$	Hz
Modulator Sampling Frequency	f_s	$f_{clk}/256$	Hz
Output Update Rate	f_{out}	$f_{clk}/81,920$	Hz
Filter Corner Frequency	f_{-3dB}	$f_{clk}/341,334$	Hz
Settling Time to $\pm 0.0007\%$ (FS Step)	t_s	$6/f_{out}$	s

DIGITAL CHARACTERISTICS ($T_A = T_{MIN}$ to T_{MAX} ; $V_{A+}, V_{D+} = 5V \pm 5\%$; $V_{A-}, V_{D-} = -5V \pm 5\%$; $DGND = 0$) All measurements below are performed under static conditions.

Parameter	Symbol	Min	Typ	Max	Units
High-Level Input Voltage:	XIN	V_{IH}	4.5	-	V
	All Pins Except XIN	V_{IH}	2.0	-	V
Low-Level Input Voltage	XIN	V_{IL}	-	0.5	V
	All Pins Except XIN	V_{IL}	-	0.8	V
High-Level Output Voltage	(Note 11) V_{OH}	$(V_{D+})-1.0$	-	-	V
Low-Level Output Voltage	$I_{out} = 1.6mA$ V_{OL}	-	-	0.4	V
Input Leakage Current	I_{in}	-	1	10	μA
3-State Leakage Current	I_{oz}	-	-	± 10	μA
Digital Output Pin Capacitance	C_{out}	-	9	-	pF

Notes: 11. $I_{out} = -100 \mu A$. This guarantees the ability to drive one TTL load. ($V_{OH} = 2.4V @ I_{out} = -40 \mu A$).



CS5516, CS5520

RECOMMENDED OPERATING CONDITIONS (AGND, DGND = 0V, see Note 12.)

Parameter		Symbol	Min	Typ	Max	Units
DC Power Supplies:	Positive Digital	VD+	4.5	5.0	5.5	V
	Negative Digital	VD-	-4.5	-5.0	-5.5	V
	Positive Analog	VA+	4.5	5.0	5.5	V
	Negative Analog	VA-	-4.5	-5.0	-5.5	V
Differential Analog Reference Voltage		(VREF+) - (VREF-)	2.0	2.5	3.8	V
Analog Input Voltage: (Note 13)						
	Unipolar	VAIN	0	-	+T	V
	Bipolar	VAIN	-T	-	+T	V

Notes: 12. All voltages with respect to ground.

13. The CS5516 and CS5520 can accept input voltages up to +T in unipolar mode and -T to +T in bipolar mode where $T = VREF / (G \times 25)$. G is the gain setting at the second gain block. When the inputs exceed these values, the CS5516 and CS5520 will output positive full scale for any input above T, and negative full scale for inputs below AGND in unipolar and -T in bipolar mode. This applies when the analog input does not exceed $\pm 2T$ overrange.

ABSOLUTE MAXIMUM RATINGS* (AGND, DGND = 0V, all voltages with respect to ground.)





Parameter		Symbol	Min	Typ	Max	Units
DC Power Supplies:	Positive Digital (Note 14)	VD+	-0.3	-	(VA+)+0.3	V
	Negative Digital	VD-	-0.3	-	-5.5	V
	Positive Analog	VA+	-0.3	-	5.5	V
	Negative Analog	VA-	+0.3	-	-5.5	V
Input Current, Any Pin Except Supplies (Notes 15, 16)		I _{in}	-	-	±10	mA
Analog Input Voltage	AIN and VREF pins	V _{INA}	(VA-)-0.3	-	(VA+)+0.3	V
Digital Input Voltage		V _{IND}	-0.3	-	(VD+)+0.3	V
Ambient Operating Temperature		T _A	-55	-	125	°C
Storage Temperature		T _{stg}	-65	-	150	°C

Notes: 14. No pin should go more positive than (VA+)+0.3V. VD+ must always be less than (VA+)+0.3 V, and can never exceed 6.0V.

15. Applies to all pins including continuous overvoltage conditions at the analog input pins.

16. Transient currents of up to 100mA will not cause SCR latch-up. Maximum input current for a power supply pin is ± 50 mA.

* WARNING: Operation beyond these limits may result in permanent damage to the device. Normal operation is not guaranteed at these extremes.

CRYSTAL**CS5516, CS5520****SID Write Timing (Not to Scale)****SOD Read Timing (Not to Scale)****SOD Read Timing with CS = 0 (Not to Scale)****CS with Continuous SCLK (Not to Scale)**


SWITCHING CHARACTERISTICS ($T_A = T_{MIN}$ to T_{MAX} ; $V_{A+}, V_{D+} = 5V \pm 5\%$;
 $V_{A-}, V_{D-} = -5V \pm 5\%$; Input Levels: Logic 0 = 0V, Logic 1 = V_{D+} ; $C_L = 50$ pF)

Parameter	Symbol	Min	Typ	Max	Units
Master Clock Frequency: Internal Oscillator / External Clock	XIN	1.0	4.096	5.0	MHz
Master Clock Duty Cycle		40	-	60	%
Rise Times	Any Digital Input (Note 18)	t_{rise}	-	1.0	μs
	Any Digital Output		50	-	ns
Fall Times	Any Digital Input (Note 18)	t_{fall}	-	1.0	μs
	Any Digital Output		50	-	ns
Startup					
Power-on Reset Period	t_{por}	-	100	-	ms
Oscillator Start-up Time	XTAL = 4.9152 MHz (Note 19)	t_{ost}	60	-	ms
RST Pulse Width	t_{res}	1/XIN	-	-	ns
Serial Port Timing					
Serial Clock Frequency	SCLK	-	-	2.4	MHz
Serial Clock	Pulse Width High	t_1	200	-	ns
	Pulse Width Low	t_2	200	-	ns
SID Write Timing					
CS Enable to Valid Latch Clock	t_3	150	-	-	ns
Data Set-up Time prior to SCLK rising	t_4	50	-	-	ns
Data Hold Time After SCLK Rising	t_5	50	-	-	ns
SCLK Falling Prior to CS Disable	t_6	50	-	-	ns
SOD Read Timing					
CS to Data Valid	t_7	-	-	150	ns
SCLK Falling to New Data Bit	t_8	-	-	170	ns
SCLK Falling to SOD Hi-Z	t_9	-	-	200	ns
DRDY Falling to Valid Data (CS = 0)	t_{10}	-	-	150	ns
CS Rising to SOD Hi-Z	t_{11}	-	-	150	ns
CS Disable Hold Time	t_{12}	50	-	-	ns
CS Enable Set-up Time	t_{13}	150	-	-	ns
CS Enable Hold Time	t_{14}	50	-	-	ns
CS Disable Set-up Time	t_{15}	150	-	-	ns

Notes: 18. Specified using 10% and 90% points on waveform of interest. Output loaded with 50 pF.

19. Oscillator start-up time varies with crystal parameters. This specification does not apply when using an external clock source.

CRYSTAL**CS5516, CS5520****GENERAL DESCRIPTION**

The CS5516 and CS5520 are monolithic CMOS A/D converters which include an instrumentation amplifier input, an on-chip programmable gain amplifier, and a DAC for offset trimming. While the devices are optimized for ratiometric measurement of Wheatstone bridge applications, they can be used for general purpose low-level signal measurement.

Each of the devices includes a two-channel differential delta-sigma modulator (the signal measurement input and the reference input are digitized independently before a digital output word is computed), a calibration microcontroller, a two-channel digital filter, a programmable instrumentation amplifier block, a 4-bit DAC for

coarse offset trimming, circuitry for generation and demodulation of AC (actually switched DC) bridge excitation, and a serial port. The CS5516 outputs 16-bit words; the CS5520 outputs 20-bit words.

The CS5516/20 devices can measure either unipolar or bipolar signals. Self-calibration is utilized to maximize performance of the measurement system. To better understand the capabilities of the CS5516/20, it is helpful to examine some of the error sources in bridge measurement systems.




Figure 1. System Connection Diagram: AC Excitation Mode Using External Excitation

CRYSTAL

CS5516, CS5520

THEORY OF OPERATION

The front page of this data sheet illustrates the block diagram of the CS5516 and CS5520 A/D converter. The device includes an instrumentation amplifier with a fixed gain of 25. This chopper-stabilized instrumentation amplifier is followed by a programmable gain stage with gain settings of 1, 2, 4, and 8. The sensitivity of the input is a function of the programmable gain setting and of the reference voltage connected between the VREF+ and VREF- pins of the device. The full scale of the converter is $VREF/(G \times 25)$ in unipolar, or $\pm VREF/(G \times 25)$ in bipolar, where VREF is the reference voltage between the VREF+ and VREF- pins, G is the gain setting of the programmable gain amplifier, and 25 is the gain of the instrumentation amplifier.

After the programmable gain block, the output of a 4-bit DAC is combined with the input signal. The DAC can be used to add or subtract offset from the analog input signal. Offsets as large as $\pm 200\%$ of full scale can be trimmed from the input signal.

The CS5516 and CS5520 are optimized to perform ratiometric measurement of bridge-type transducers. The devices support dc bridge excitation or two modes of ac (switched dc) bridge excitation. In the switched-dc modes of operation the converter fully demodulates both the reference voltage and the analog input signal from the bridge.




Figure 2. System Connection Diagram: DC Excitation Mode (EXC bit = 0), F1 = F0 = 0.



Command Register

D7	D6	D5	D4	D3	D2	D1	D0
1	RSB2	RSB1	RSB0	R/W	0	0	0

BIT	NAME	VALUE	FUNCTION
D7	D7	1	Must always be logic 1
RSB2-0	Register Select Bit	000 001 010 011 100 101 110 111	Selects Register to be Read or Written per R/W bit CONVERSION DATA (read only) CONFIGURATION GAIN DAC RATIOMETRIC OFFSET NON-RATIOMETRIC OFFSET - AIN NON-RATIOMETRIC OFFSET - VREF NOT USED
R/W	Read/Write	0 1	Write to the register selected by the RSB2-0 bits Read from the register selected by the RSB2-0 bits
D2	D2	0	Not Used
D1	D1	0	Not Used
D0	D0	0	Not Used

Table 1. CS5516 and CS5520 Commands

The CS5516/20 includes a microcontroller which manages operation of the chip. Included in the microcontroller are eight different registers associated with the operation of the device. An 8-bit command register is used to interpret instructions received via the serial port. When power is applied, and the device has been reset, the serial port is initialized into the command mode. In this mode it is waiting to receive an 8-bit command via its serial port. The first 8 bits into the serial port are placed into the command register. Table 1 lists all the valid command words for reading from or writing to internal registers of the converter. Once a valid 8-bit command word has been received and decoded, the serial port goes into data mode. In data mode the next 24 serial clock pulses shift data either into or out of the serial port. When writing data to the port, the data may immediately follow the command word. When reading data from the port, the user must pause after clocking in the 8-bit command word to allow the microcontroller time to decode the command word, access the appropriate regis-

ter to be read, and present its 24-bit word to the port. The microcontroller will signal when the 24-bit read data is available by causing the $\overline{\text{DRDY}}$ pin to go low.

The user must write or read the full 24-bit word except in the case of reading conversion data. In read data conversion mode, the user may read less than 24 bits if $\overline{\text{CS}}$ is then made inactive ($\overline{\text{CS}} = 1$). $\overline{\text{CS}}$ going inactive releases user control over the port and allows new data updates to the port.

The user can instruct the on-chip microcontroller to perform certain operations via the configuration register. Whenever a new word is written to the 24-bit configuration register, the microcontroller then decodes the word and executes the configuration register instructions. Table 2 illustrates the bits of the configuration register. The bits in the configuration register will be discussed in various sections of this data sheet.



Configuration Register

	D23	D22	D21	D20	D19	D18	D17	D16	D15	D14	D13	D12
Register	DAC3	DAC2	DAC1	DAC0	EXC	F1	F0	D16	G1	G0	U/B	D12
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0
	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
Register	A/S	EC	D9	D8	CC3	CC2	CC1	CC0	D3	D2	D1	RF
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0

BIT	NAME	VALUE		FUNCTION
DAC3	DAC Sign Bit	0 1	R ¹	Add Offset Subtract Offset This bit is read only ²
DAC2-0	DAC Bits	000 001 010 011 100 101 110 111	R	25% Offset 50% Offset 75% Offset 100% Offset 125% Offset 150% Offset 175% Offset These bits are read only ²
EXC	Excitation: Internal External	0 1	R	BX1 and BX2 outputs are determined by bits F1 and F0 BX1 is an input which determines the phase of the demodulation clock and the BX2 output
F1-F0	Select Frequency	00 01 10 11	R	Excitation on BX1 & BX2 is dc. BX1=0 V, BX2=+5 V Excitation Frequency on BX1 & BX2 is XIN/8192 Hz Excitation Frequency on BX1 & BX2 is XIN/16384 Hz Excitation Frequency on BX1 & BX2 is XIN/4096 Hz
D16	D16	0	R	Must always be logic 0
G1-G0	Select PGA Gain	00 10 01 11	R	Gain = 1 (X25) Gain = 2 (X25) Gain = 4 (X25) Gain = 8 (X25)
U/B	Select Unipolar/Bipolar Mode	0 1	R	Bipolar Measurement Mode Unipolar Measurement Mode
D12	D12	0	R	Must always be logic 0
A/S	Awake/Sleep	0 1	R	Awake Mode Sleep Mode
EC	Execute Calibration	0 1	R	Calibration not active Perform calibration selected by CC3-CC0 bits. EC bit must be written back to "0" after calibration is completed
D9	D9	0	R	Must always be logic 0
D8	D8	0	R	Must always be logic 0
CC3-CC0	Calibration Control Bits	0000 1000 0100 0010 0001	R	No calibration to be performed Calibrate non-ratiometric offset, VREF Calibrate non-ratiometric offset, AIN Calibrate ratiometric offset, AIN Calibrate gain, AIN
D3	D3	0	R	Must always be logic 0
D2	D2	0	R	Must always be logic 0
D1	D2	0	R	Must always be logic 0
RF	Reset Filter	0 1	R	Normal operation Reset Filter

Notes: 1.Reset State

2.A write to these bits does not change the register bit values. These bits are just a mirror of the DAC register contents.

Table 2. Configuration Register



System Initialization

Whenever power is applied to the CS5516/CS5520 A/D converters, the devices must be reset to a known condition before proper operation can occur. The internal reset is applied after power is established and lasts for approximately 100 ms. The $\overline{\text{RST}}$ pin can also be used to establish a reset condition. The reset signal should remain low for at least one XIN clock cycle to ensure adequate reset time. It is recommended that the $\overline{\text{RST}}$ pin be used to reset the converter if the power supplies rise very slowly or with poor startup characteristics. The $\overline{\text{RST}}$ signal can be generated by a microcontroller output, or by use of an R-C circuit.

The reset function initializes the configuration register and all five of the calibration registers; and places the microcontroller in command mode ready to accept a command from the serial port. Whenever the device is reset the $\overline{\text{DRDY}}$ pin will be set to a logic 1 and the on-chip registers are initialized to the following states:

Configuration	000000(H)
Calibration registers:	
DAC	000000(H)
Gain	800000(H)
AIN Ratiometric Offset	000000(H)
AIN Non-ratiometric Offset	000000(H)
VREF Non-ratiometric Offset	000000(H)

CALIBRATION

After the CS5516/20 is reset, the device is functional and can perform measurements without being calibrated. The converter will utilize the initialized values of the calibration registers to calculate output words.

The converter uses the two outputs (AIN & VREF) of the dual channel converter along with the contents of the calibration registers to compute the conversion data word. The following equation indicates the computation.

$$R0 = R4 \left[\left[\frac{D_{AIN} - R1}{D_{VREF} - R2} \right] - R3 \right]$$

Where R0 is the output data, D_{AIN} and D_{VREF} are the digital output words from the AIN and VREF digital filter channels, and R1, R2, R3 and R4 are the contents of the following calibration registers:

- R1 = AIN non-ratiometric offset
- R2 = VREF non-ratiometric offset
- R3 = AIN ratiometric offset
- R4 = Gain

The computed output word, R0, is a two's complement number.

Calibration minimizes the errors in the converted output data. If calibration has not been performed, the measurements will include offset and gain errors of the entire system.

The converter may be calibrated each time it is powered up, or calibration words from a previous calibration may be uploaded into the appropriate calibration registers from some type of E^2 PROM by the system microcontroller.

The converter uses five different registers to store specific calibration information. Each of the calibration registers stores information pertinent to correcting a specific source of error associated with either the converter or with the input transducer and its wiring. The method by

Configuration Register					CAL Type	Calibration Time
EC	CC3	CC2	CC1	CC0		
1	1	0	0	0	VREF Non-ratiometric Offset	573,440/fclk
1	0	1	0	0	AIN Non-ratiometric Offset	573,440/fclk
1	0	0	1	0	AIN Ratiometric Offset	2,211,840/fclk
1	0	0	0	1	AIN System Gain	573,440/fclk
1	1	1	0	0	VREF & AIN Non-ratiometric Offset	573,440/fclk
0	X	X	X	X	End Calibration	-

DRDY remains high through calibration sequence. In all modes, DRDY falls immediately upon completion of the calibration sequence.

Table 3. CS5516/CS5520 Calibration Control

which calibration is initiated is common to each of the calibration registers. The configuration register controls the execution of the calibration process. Bits CC3--CC0 in the configuration register determine which type of calibration will be performed and which of the five calibration registers will be affected. On the falling edge of the 24th SCLK, the configuration word will be latched into the configuration register and the selected calibration will be executed. The time required to perform a calibration is listed in Table 3. The DRDY pin will remain a logic 1 during calibration, and will go low when the calibration step is completed.


The serial port should not be accessed while a calibration is in progress. The EC bit of the configuration register remains a logic 1 until it is overwritten by a new configuration word (EC = 0). Consequently, if EC is left active, any write (the falling edge of the 24th SCLK) to any register inside the converter will cause a re-execution of the calibration sequence. This occurs because the internal microcontroller executes the contents of the configuration register every time the 24th SCLK falls after writing a 24-bit word to any internal register. To be certain that calibrations will not be re-executed each time a new word is written or read via the serial port, the EC bit of the configuration register must be written back to a logic 0 after the final calibration step has been completed.

The CC3--CC0 bits of the configuration register determine the type of calibration to be per-

formed. The calibration steps should be performed in the following sequence. If the user determines that non-ratiometric offset calibration is important, the non-ratiometric offset errors of the VREF and AIN input channels should be calibrated first. Then the ratiometric offset of the AIN channel should be calibrated. And finally, the AIN channel gain should be calibrated.

Non-ratiometric Errors

To calibrate out the VREF and AIN non-ratiometric errors, the input channels to the VREF path into the converter and the AIN path into the converter must be grounded (this may occur at the pins of the IC, or at the bridge excitation as shown in Figure 3.). Then the EC, CC2 and CC3 bits of the configuration register must be set to logic 1. The converter will then perform a non-ratiometric calibration and place



*Note: The bridge can be grounded with a relay or with jumpers to perform non-ratiometric calibration.

Figure 3. Non-ratiometric System Calibration using Internal Excitation

the proper 24 bit calibration words in the VREF and AIN non-ratiometric registers. Note that the two non-ratiometric offsets can be calibrated simultaneously or independently, but they must be calibrated prior to the other calibration steps if non-ratiometric offset calibration is to be used. If the effects of the non-ratiometric errors are not significant enough to affect the user application, they can be left uncalibrated (after a reset, the non-ratiometric offset registers will contain 000000(H)).

Ratiometric Offset

Once the non-ratiometric errors have been calibrated, the ratiometric offset error of the AIN channel should be calibrated next. To perform this calibration step, a reference voltage must be applied to the VREF+ and VREF- pins. Then, place "zero" weight on the scale platform. This will result in an offset voltage into the converter which will represent the offset of the bridge, the wiring, and the AIN input of the converter itself. A configuration word with the EC and CC1 bits set to logic 1 is then written into the configuration register. During the ratiometric offset calibration of AIN the microcontroller first uses a successive approximation algorithm to compute the correct values for the DAC3-DAC0 bits of the DAC register. This accommodates any large offsets on the AIN input signal. Once the four DAC bits are computed, this amount of offset is removed from the input signal. The microcontroller then computes the appropriate 24 bit number to place in the AIN ratiometric offset register to calibrate out the remaining offset not removed by the DAC.

Gain

After the AIN ratiometric offset has been calibrated, the next step is to perform a gain calibration. Gain calibration is performed with "full scale" weight on the scale platform. The EC and CC0 bits of the configuration register are set to logic 1. The gain calibration of the AIN channel is the final calibration step. After

DRDY falls to signal the completion of this calibration step, the EC bit of the configuration register must be set back to logic 0 to terminate the calibration mode.

Limitations in Calibration Range

There are five calibration registers in the converter. There are two non-ratiometric offset calibration registers, one for the AIN input and one for the VREF input; one 4-bit offset trim DAC; one ratiometric offset calibration register for the AIN input; and one gain calibration register. After the non-ratiometric offsets are calibrated, an LSB in either of the 24-bit non-ratiometric calibration registers represents 2^{-23} proportion of an internally-scaled MDRV (Modulator Differential Reference Voltage). At the MDRV+ and MDRV- pins, the MDRV has a nominal value of 3.75 volts. This voltage is internally scaled to a nominal 2.5 volts (never less than 2.4 volts) for use with the non-ratiometric calibration. The two non-ratiometric calibration words are stored in 2's complement form with one count equal to slightly less than 300 nV at the input of the internal A/D converter. For the AIN channel this will be scaled down by the gain of the instrumentation amplifier (X25) and the PGA gain. For a PGA gain = 1, one count of a non-ratiometric register will represent slightly less than 12 nV. Non-ratiometric offset at the VREF input cannot exceed ± 2.4 volts to be within calibration range of the converter. Non-ratiometric offset to be calibrated by the AIN channel cannot exceed ± 2.4 volts divided by the channel gain. With a PGA gain = 1, the maximum non-ratiometric offset which can be calibrated on the AIN channel cannot exceed ± 96 mV.

When the ratiometric offset is calibrated, the 4-bit DAC coarsely trims offset from the analog signal. The ratiometric offset which remains is finely trimmed after the signal has been converted; using the contents of the ratiometric offset register for digital correction. The DAC

CRYSTAL**CS5516, CS5520**

bits can be manipulated by the user to add or subtract offset up to 200 percent of the nominal input signal. The AIN ratiometric offset register can be manipulated to add or subtract offset equal to the maximum differential input signal into the X25 amplifier. An LSB in the ratiometric offset register represents 2^{-23} proportion of the voltage input across the VREF+ and VREF- pins at the internal input to the AIN channel A/D converter. This will be scaled down by the AIN channel gain when calculated relative to the instrumentation amplifier input. For example, with a VREF = 2.5 V, the PGA gain = 1, one count of the ratiometric offset register would represent about 12 nV at the instrumentation amplifier input. The proportion remains ratiometric even if the VREF voltage should change. The 24-bit register content is stored in 2's complement form.

Manipulation of the DAC or ratiometric offset register allows the user to shift the transfer function to allow for load cell creep or load cell zero drift.

The gain calibration is performed last. The contents of the gain register spans from 2^{-23} to 2 as shown in Table 4. After gain calibration has been performed, the numeric value in the gain register should not exceed the range of 0.8 to 1.2. The gain calibration range is $\pm 20\%$ of the nominal value of 1.0. The nominal value of 1.0 is for an input span dictated by the VREF voltage, the PGA gain, and the X25 instrumentation gain. The converter may operate with gain slope factors from 0.5 to 2.0 (decimal), but when the slope exceeds 1.2 the converter output code computation may lack adequate resolution and result in missing codes in the transfer function. Internal circuitry may saturate for large signals which would calibrate to a gain factor less than 0.8.

In a typical weigh scale application, the CS5516/CS5520 will be calibrated in combination with a load cell at the factory. Once calibrated, the calibration words are off-loaded from the converter and stored in E²PROM. When powered-up in the field the calibration words are up-loaded into the appropriate registers. This is viable because the AIN and VREF input to the converter are "chopper-stabilized" and maintain excellent stability when subjected to changes in temperature.

Programmable Gain Amplifier

The programmable gain amplifier inside the CS5516/20 offers gains of 1, 2, 4, and 8. This is in addition to the fixed gain of $\times 25$ in the input instrumentation amplifier. The gain tracking of the PGA is about one percent between ranges. The user can remove this error by performing a gain calibration at the factory with a full scale signal on each range. The gain calibration word for each gain range can be off-loaded into E²PROM and uploaded into the gain register whenever a new gain setting is selected for the PGA. Gain stability over temperature for the converter itself is approximately 1 ppm/°C when the device is used ratiometrically.

Serial Interface Modes

The CS5516/20 support either 5, 4 or 3 pin serial interfacing. The SMODE pin sets the operating mode of the serial interface. With SMODE = 0, the device assumes the user is operating with either a 5 or 4 wire interface. The five wire mode includes SOD, SID, SCLK, DRDY, and $\overline{\text{CS}}$. In the four wire mode, $\overline{\text{CS}}$ is connected to DGND as a logic 0. The user would then interface to the SOD, SID, SCLK, and DRDY pins.



AIN and VREF Non-Ratiometric Offset Registers

Register	MSB												LSB
	2^0	2^1	2^2	2^3	2^4	2^5	2^{18}	2^{19}	2^{20}	2^{21}	2^{22}	2^{23}	
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0	

One LSB represents 2^{-23} proportion of the internal MDRV (≈ 2.5 Volts)

DAC Register

Register	D23	D22	D21	D20	D19	D18	D17	D16	D15	D14	D13	D12
	DAC3	DAC2	DAC1	DAC0	EXC	F1	F0	D16	G1	G0	U/B	D12
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0

Register	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	A/S	EC	D9	D8	CC3	CC2	CC1	CC0	D3	D2	D1	RF
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0

BIT	NAME	VALUE		FUNCTION
DAC3	DAC Sign Bit	0	R^1	Add Offset
		1		Subtract Offset
DAC2-0	DAC Bits	000	R	25% Offset 50% Offset 75% Offset 100% Offset 125% Offset 150% Offset 175% Offset
		001		
		010		
		011		
		100		
		101		
		110		
		111		
Bits D19 to D0		0	R	These bits mirror the Configuration Register read only²

- Note: 1. Reset State
2. A write to these bits does not change the register bit values.

AIN Ratiometric Offset Register

Register	MSB												LSB
	2^0	2^1	2^2	2^3	2^4	2^5	2^{18}	2^{19}	2^{20}	2^{21}	2^{22}	2^{23}	
Reset (R)	0	0	0	0	0	0	0	0	0	0	0	0	

One LSB represents 2^{-23} proportion of the voltage $[(VREF+) - (VREF-)]/GAIN$ where $GAIN = 25 \times PGA$ Gain

GAIN Register

Register	MSB												LSB
	2^0	2^1	2^2	2^3	2^4	2^5	2^{18}	2^{19}	2^{20}	2^{21}	2^{22}	2^{23}	
Reset (R)	1	0	0	0	0	0	0	0	0	0	0	0	

The gain register span from 0 to $(2-2^{-23})$. After Reset the MSB=1, all other bits are 0.

Table 4. Calibration Registers

Reading a register in the converter requires a command word to be written to the SID pin. For example, to read the conversion data register, the following command sequence should be performed. First, the command word 88(H) would be issued to the port. In the 5 wire interface mode, this would involve activating \overline{CS} low, followed by 8 SCLKs (note that SCLK must always start low and transition from low to high to latch the transmit data, and then back low again) to input the 8-bit command word. \overline{CS} must be low for the serial port to recognize SCLKs during a write or a read, but it is actually the first rising SCLK during command time that gives the user control over the port. After writing the command word, the user must pause and wait until the CS5520 presents the selected register data to the serial port. The \overline{DRDY} signal will fall when the data is available. When reading the conversion data register, it may take up to 112,000 XIN clock cycles for \overline{DRDY} to fall after the 88(H) command word is recognized. See Figure 4 for an illustration of command and data word timing.

The conversion data register is actually the accumulator of the post-processor which computes the output data. At the end of each filter convolution cycle, the internal microcontroller checks to see if a read conversion data register command has been interpreted. If so, it transfers the accumulator result to the serial port.

Whenever registers other than the conversion data register are read, the \overline{DRDY} pin will fall within 256 XIN clock cycles (62.5 μ s with XIN = 4.096 MHz) after the command word is recognized. When \overline{DRDY} falls, 24 SCLKs are then issued to the port to read the 24-bit output data word. \overline{DRDY} will return high after all 24 bits have been clocked out. The SOD pin will be in a Hi-Z state whenever \overline{CS} is high, or after all 24 output data bits have been clocked out of the port.

The CS5516/20 is designed such that it can output conversion data words continuously, without issuing a new command word prior to each data read. Under the following circumstances, continuous conversion data can be read from the port after issuing only one 88(H) command word. Once the command to read the conversion data register is issued, \overline{DRDY} must be allowed to go low, after which 24 SCLKs are issued to read the data. This will cause \overline{DRDY} to return high.

The converter will continue to output conversion words at the update rate as long as a different command word is not started prior to \overline{DRDY} falling again. The user is not required to read every output word to remain in the continuous update mode. \overline{DRDY} will toggle high, and then low as each new output word becomes available. If a command word is issued immediately after a data word is read, the converter will end the read conversion mode. Figure 5 illustrates the continuous data mode.

The user should perform all data reads and command writes within 51,000 XIN clock cycles after \overline{DRDY} falls to avoid ambiguity as to who controls the serial port.

If SMODE = 1 (tied to VD+), the interface operates as a 3 wire interface using only SOD, SID, and SCLK. In the 3 wire mode \overline{CS} must be tied to DGND. \overline{DRDY} operates normally but is not used. Instead, the \overline{DRDY} signal modifies the behavior of the SOD signal, allowing it to signal to the user when data is available. To read data from the converter requires a command word to be written to the SID pin. The SOD output is normally high (never Hi-Z). When output data is available, the SOD signal will go low. The user would then issue 8 SCLKs to the SCLK pin to clear this data ready signal. On the falling edge of the 8th SCLK the SOD pin will present the first bit of the 24-bit output word. 24 SCLKs are then issued to read the data. The \overline{DRDY} will then go high. SID should remain low whenever the




Figure 4. Command and Data Word Timing

*See text for t_d time.

SID pin is not being written. When reading SOD, SCLK cannot be continuous but must burst one clock cycle per bit.

The continuous read conversion data mode is also functional in the 3-wire interface mode. Issue one 88(H) command word to the converter. Then wait for SOD to go low. Issue 8 SCLKs to clear the data ready function. The MSB data bit will then appear on the SOD pin. Issue 24 SCLKs to read the conversion word. At the falling edge of the 24th SCLK SOD will return high. SOD will go low at the next $\overline{\text{DRDY}}$ falling time to indicate a new conversion word. Eight SCLKs must again be issued to clear the data ready function before clocking out the data conversion word. The SOD pin will continue to toggle low each time a word is available even if the conversion data is not read. To terminate the continuous conversion mode, input an 8-bit command word immediately after reading a conversion word.

The user should perform all data reads and command writes within 51,000 XIN clock cycles after SOD falls to avoid ambiguity as to who controls the serial port.

Serial Port Initialization

If for any reason the off-chip microcontroller fails to know whether the serial port of the CS5516/20 is in data mode or command mode, the following initialization procedure can be issued to the port to force the CS5516/20 into the command mode. Write 128 or more 1's to the SID pin. Then issue a single 0 to the SID pin. The port will then be initialized into the command mode and will be waiting for an 8-bit command word.

Bridge Excitation Options

The CS5516/CS5520 A/D converters are optimized for Wheatstone bridge applications. The converters support either dc or ac (switched dc) bridge excitation.

DC Bridge Excitation

The CS5516/CS5520 can be configured for dc bridge excitation in either of two ways. The EXC bit of the configuration register can be set for either internal or for external excitation. If set to internally-controlled mode (EXC = 0), the F1 and F0 bits must be set to logic 0s. In this condition, the bridge can be excited from a dc supply with a resistor divider to develop the appropriate reference voltage for the VREF+ and VREF- pins. Note that the bridge excitation




Figure 5. Continuous Read Conversion Data Mode (4 or 5 Wire)

should not be applied prior to the CS5516/CS5520 being powered-up. With EXC, F1, and F0 set to logic 0, the BX1 output will be logic 0 (0 volts) and the BX2 output will be a logic 1 (+5 volts).

A second method for configuring the converter for dc excitation is by setting EXC = 1, and pulling up BX1 (pin 12) to VD+ (pin 20) through a resistor. This sets the converter for use with external excitation which uses the BX1 pin as an input to set the excitation frequency. With BX1 = VD+, the external excitation frequency is zero, or dc.

AC Bridge Excitation

AC bridge excitation involves using a clock signal to generate a square wave which repetitively reverses the excitation polarity on the bridge. To excite the bridge dynamically requires some type of bridge driver external to the CS5516/CS5520 converter. This driver is driven by a square wave clock. The source of this clock depends upon whether the converter is set for internal excitation or for external excitation. Figure 6 illustrates a sample bridge drive circuit when operating in the internal AC excitation mode.




Figure 6. Sample AC Bridge Driver

Using internal excitation involves setting the EXC bit of the configuration register to 0, and setting the F1 and F0 bits to select the excitation frequency for the bridge. In this mode the excitation frequency is a sub-multiple of the XIN clock frequency. The excitation clock is output

from the BX1 and BX2 pins of the converter in the form of a two-phase non-overlapping clock. The converter is capable of demodulating this clocked excitation. But only if the signals into the AIN+ and VREF+ pins of the converter are in phase with the demodulation clock inside the converter (see Figure 7). The non-overlapping clock signals from BX1 and BX2 are CMOS level outputs (0 to VD+ volts) and are capable of driving one TTL load. A buffer amplifier **MUST** be used to drive the bridge.




Figure 7. Internal Excitation Clock Phasing

Whenever the internal mode is used for dynamic bridge excitation the signals are non-overlapping. The non-overlapping time is one XIN clock cycle.

The converter can also be configured to provide dynamic bridge excitation when operating in the external-controlled bridge excitation mode. With the EXC bit of the configuration register set to logic 1, the BX1 pin becomes an input which determines the bridge excitation frequency and phase. BX1 should be near 50% duty cycle. The user can select the excitation frequency with the following restrictions. The excitation frequency must be synchronous with the XIN frequency of the converter and must be chosen using the following equation:

$$F_{exc} = (N \times XIN) / 81,920$$

where N is an integer and lies in the range including 1 to 160. F_{exc} is the desired bridge excitation frequency. Other asynch----- f--

quencies are possible but may introduce a jitter component in the BX output signals. It is desirable not to choose an excitation frequency where interference components are present, such as 50 Hz or 60 Hz or their harmonics. The XIN frequency can be divided down using a counter IC external to the A/D converter. F_{exc} would be input to the BX1 pin of the converter to synchronize the internal operations of the amplifiers and synchronous detection circuitry and to generate a clock output from the BX2 pin. The BX2 output is then used to drive the bridge amplifier with a signal of proper phase for detection by the converter. Figure 8 indicates the necessary phase of the signals to ensure proper demodulation.




Figure 8. External Excitation Clock Phasing

Whenever the dynamic excitation clock output from either the BX1 and BX2 pins (during internal excitation) or from the BX2 pin (during external excitation) changes states, the converter waits 64 XIN cycles before sampling the AIN and VREF signal inputs. The delay allows some time for the signal to settle from the modulation event.

Input Filtering

Some load cells are located a distance from the input to the converter. Under these conditions, separate twisted pair cabling is recommended for the excitation drive to the bridge, the excitation sense leads (if used), and for the AIN±/AIN- signal leads. If the AIN±/AIN- leads to the con-

verter and the VREF±/VREF- leads to the converter are filtered, care should be exercised in the choice of components. With either dc or ac excitation, one should limit any input filtering resistors on AIN to below 1 k Ω . Values greater than this will degrade noise performance of the converter. In ac excitation applications, any filtering must be broadband enough that the switched dc excitation signal can settle within 10 μ secs. Failure to meet this settling requirement will affect measurement accuracy. Figure 9 illustrates acceptable filter components for ac excitation. If only differential filtering is required, a single capacitor can be placed between AIN+ and AIN- (and VREF+ and VREF-) in place of two capacitors to ground.




Figure 9. AIN and VREF Input Filter Components

Voltage Reference Considerations

The CS5516/20 include an on-chip voltage reference which is output on the MDRV- and referenced from the MDRV+ pin. The converter is designed to be operated as a ratiometric measurement device. The 2-channel delta-sigma converter uses the internal MDVR (Modulator Differential Voltage Reference) as its reference. Since the MDVR is used for converting both the AIN and VREF signals at the same time, the absolute value of the MDVR and its tempo are not important when the CS5516/20 is used in the ratiometric measurement mode. The voltage reference output, MDVR-, should be decoupled using a 1 μ F capacitor which is connected to the MDRV+ supply line. Voltage reference decou-

pling is shown on the system connection diagrams.

If absolute measurements are to be made by the CS5516/20, then a precision reference should be input into the VREF+ and VREF- terminals.

Clock Generator

The CS5516/20 includes a gate which can be connected as a crystal oscillator to provide the master clock to run the chip. Alternatively, an external (CMOS compatible) clock can be input into the XIN pin. Figure 10 illustrates a simple model for the on-chip gate oscillator. The on-chip oscillator is designed to typically operate with crystal frequencies between 4.0 and 5.0 MHz without additional loading capacitors. If other crystal frequencies, or if ceramic resonators are used, additional loading capacitance may be necessary.




Figure 10. On-Chip Gate Oscillator Model

The XOUT pin can be used to drive one CMOS gate for system clock requirements. Be sure to include the gate's input capacitance and stray capacitance as part of the loading capacitance for the resonating element.

Digital Filter

The CS5516/20 is optimized to operate with clock frequencies of 4.096 MHz or 4.9152 MHz. These result in the filter having a 3dB bandwidth of 12 Hz or 15 Hz, with output word rates of 50 or 60Hz. The rejection at 50Hz ± 3Hz is 70 dB minimum with a 4.096 MHz clock. Similar rejection is obtained at 60 Hz with a 4.9152 MHz clock.

The digital filter has a deep notch in its transfer function at 50 Hz (XIN = 4.096 MHz) or 60 Hz (XIN = 4.9152 MHz) but other XIN frequencies can be used. The filter transfer function will scale proportionally. Figure 11 shows the transfer function of the filter when operated at three different frequencies. With a 3.579 MHz XIN, the filter offers greater than 90 dB rejection of both 50 and 60 Hz.




Figure 11. Filter Magnitude Response




Figure 12. Filter Phase Response.

The output word rate of the converter scales with the XIN clock rate and is set by the ratio of XIN/81,920; or 50 Hz for XIN = 4.096 MHz. If very narrow signal bandwidths, such as 3 Hz, are desired, averaging of the output words is recommended.



The digital filter computes a new output data word every 81,920 XIN clock cycles. If the input experiences a large change in amplitude, the PGA gain is changed, or the DAC calibration registers are changed, it may take up to six filter cycles (81,920 X 6 clock cycles) for the filter to compute an output word which is fully settled to the input signal.

Output Coding

The CS5516/20 converters output data in binary format when operating in unipolar mode and in two's complement when operating in bipolar mode. Table 5 illustrates the output coding for the converters. Note that when reading conversion data from the converter the data word is output MSB or sign bit first. Falling edges on SCLK advance the data word to the next lower bit.

The output conversion words from both the CS5516 and the CS5520 are 24 bits long. The CS5516 has 16 data bits followed by 8 flag bits (all identical). The CS5520 has 20 data bits followed by 4 flag bits (all identical). To read the conversion data, including the error flag information will require at least 17 SCLKs for the CS5516 and at least 21 SCLKs for the CS5520.

Under normal operating conditions, the flag bits will be zeroes. The flag bits will be set to all ones whenever an overrange condition exists. Under large overrange conditions where the input signal exceeds the nominal full scale input by approximately two times (for example: 50 mV input when the nominal full scale input is set-up for 25 mV), the converter may be unable to compute a proper output code. In this condition flag bits will be set to all 1s but the conversion data may be a value other than full scale plus or minus.

After the converter is first powered-up, a $\overline{\text{RST}}$ is issued, or the device comes out of the SLEEP mode, the first conversion data read may erroneously have its error flag bits set to "1".

Synchronizing Multiple Converters

Multiple converters can be made to output their conversion words at the same time if they are operated from the same clock signal at XIN. To synchronize multiple converters requires that they all have their RF bit of the configuration register written to a logic 1 and then back to 0. The filters will be allowed to start convolutions after the falling edge of the 24th SCLK used to write the RF bit to the configuration register.

Unipolar Input Voltage	Offset Binary	Bipolar Input Voltage	Two's Complement
$>(\text{VFS}-1.5 \text{ LSB})$	FFFF	$>(\text{VFS}-1.5 \text{ LSB})$	7FFF
VFS-1.5 LSB	----	VFS-1.5 LSB	----
	FFFF		7FFE
	8000		0000
VFS/2-0.5 LSB	----	-0.5 LSB	----
	7FFF		FFFF
	0001		8001
+0.5 LSB	----	-VFS+0.5 LSB	----
	0000		8000
$<(+0.5 \text{ LSB})$	0000	$<(-\text{VFS}+0.5 \text{ LSB})$	8000

CS5516 Output Coding

Unipolar Input Voltage	Offset Binary	Bipolar Input Voltage	Two's Complement
$>(\text{VFS}-1.5 \text{ LSB})$	FFFFF	$>(\text{VFS}-1.5 \text{ LSB})$	7FFFF
VFS-1.5 LSB	----	VFS-1.5 LSB	----
	FFFFE		7FFFFE
	80000		00000
VFS/2-0.5 LSB	----	-0.5 LSB	----
	7FFFF		FFFFF
	00001		80001
+0.5 LSB	----	-VFS+0.5 LSB	----
	00000		80000
$<(+0.5 \text{ LSB})$	00000	$<(-\text{VFS}+0.5 \text{ LSB})$	80000

CS5520 Output Coding

Note: VFS in the table equals the full scale voltage between $+\text{VREF}/(\text{G} \times 25)$ and ground for unipolar mode; and between $\pm\text{VREF}/(\text{G} \times 25)$ for bipolar mode. The signal input to the A/D section of the converter has been amplified by the instrumentation amplifier (x25) and the PGA gain, G (1, 2, 4, or 8). See text about error flags under overrange conditions.

Table 5. Output Coding for the CS5516/20 Converters.

The filter will start a new convolution on the next rising edge of the XIN clock after the 24th SCLK falls.

Sleep Mode

The CS5516/20 configuration register has an A/S bit which allows the users to put the device in a sleep condition to lower quiescent power. Upon reset the A/S bit device is set to a logic 0 which places the device in the 'awake' condition. Writing a 1 to the A/S bit will shutdown most of the chip, including the oscillator. It is desirable to use the following sequence when coming out of sleep. Write a logic 0 to the A/S bit of the configuration register. In the same configuration word write a logic 1 to the RF bit of the configuration register. Then wait until it is certain that the oscillator has started. After the oscillator has started or a clock present on the XIN pin, set the RF bit back to 0. The user should then wait at least 6 output word update periods before expecting a valid output data word.

Noise Performance

Typical noise performance for the converter is listed in the specification tables for each PGA gain. Figure 13 illustrates a noise histogram for 1000 output conversions from the CS5520. The data for the histogram was collected using the CDB5520 evaluation board; with VREF at 2.5 volts, PGA = 4, bipolar mode. The data shows the standard deviation of the data set is 3.2 LSBs. One LSB is equivalent to $[VREF \times 2(\text{bipolar})] / [\text{Inst amp gain} \times \text{PGA gain} \times \text{number of codes}]$ or $(2.5 \times 2) / (25 \times 4 \times 2E20) = 47.7 \text{ nV}$. One standard deviation is equivalent to rms if the data is Normal or Gaussian. The rms noise presented by the plot is 153 nV, which is in good agreement with the typical noise specification of 150 nV for a PGA gain of 4.

Applications

See the Application Notes section of the databook.




Figure 13. CS5520 Noise Histogram.

Schematic & Layout Review Service

Confirm Optimum
Schematic & Layout
Before Building Your Board.

For Our Free Review Service
Call Applications Engineering.

Call: (512) 445-7222



PIN DESCRIPTIONS

Modulator Diff. Voltage Ref +	MDRV+	1	24	SMODE	Serial Interface Mode
Modulator Diff. Voltage Ref -	MDRV-	2	23	XOUT	Crystal Out
Positive Analog Power	VA+	3	22	XIN	Crystal In
Negative Analog Power	VA-	4	21	VD-	Negative Digital Power
Analog Ground One	AGND1	5	20	VD+	Positive Digital Power
Analog In +	AIN+	6	19	DGND	Digital Ground
Analog In -	AIN-	7	18	SOD	Serial Output Data
Analog Ground Two	AGND2	8	17	SID	Serial Input Data
Voltage Ref In +	VREF+	9	16	SCLK	Serial Clock Input
Voltage Ref In -	VREF-	10	15	DRDY	Data Ready
Bridge Excite 2	BX2	11	14	CS	Chip Select
Bridge Excite 1	BX1	12	13	RST	Reset

*Power Supply Connections***VD+ - Positive Digital Power, PIN 20.**

Positive digital supply voltage. Nominally +5 volts.

VD- - Negative Digital Power, PIN 21.

Negative digital supply voltage. Nominally -5 volts.

DGND - Digital Ground, PIN 19.

Digital ground.

VA+ - Positive Analog Power, PIN 3.

Positive analog supply voltage. Nominally +5 volts.

VA- - Negative Analog Power, PIN 4.

Negative analog supply voltage. Nominally -5 volts.

AGND1, AGND2 - Analog Ground, PINS 5, 8.

Analog ground.

*Clock Generator***XIN; XOUT - Crystal In; Crystal Out, Pins 22, 23**

An internal gate is connected to these pins enabling the use of either a crystal or a ceramic resonator to provide the master clock for the device. Alternatively, an external (CMOS compatible) clock can be input to the XIN pin as the master clock for the device.



Digital Inputs

RST - Reset, PIN 13.

Reset pin initializes all calibration registers to a known condition and places the serial port into the command mode.

$\overline{\text{CS}}$ - Chip Select, PIN 14.

An input which can be enabled by an external device to gain control over the serial port. When this pin is high, SOD is in a high impedance state if SMODE = 0.

SCLK - Serial Data Clock, PIN 16.

A clock signal at this pin determines the output rate of the data from the SOD pin and the input data rate on the SID pin.

SID - Serial Input Data, PIN 17.

This pin is used for inputting command and configuration words or inputting calibration words. Data is input at a rate determined by SCLK. SID is in a don't care state when no data is being clocked in.

SMODE - Serial Interface Mode, PIN 24.

Selects the operating mode of the serial port. When low the serial port operates in the 5 or 4 wire interface mode. When high the chip will enter the 3 wire interface mode.

Analog Inputs

AIN+ and AIN- - Analog Inputs, PINS 6, 7.

The analog input signals from the transducer. These are true differential inputs.

VREF+ and VREF- - Voltage Reference Inputs, PINS 9,10.

These are the differential analog reference voltage inputs.

MDRV+ - Modulator Differential Voltage Reference, PIN 1.

Positive terminal of the internal differential voltage reference which can be tied to the positive supply (VA+) or ground (AGND).

MDRV- - Modulator Differential Voltage Reference, PIN 2.

This is the -3.75V modulator differential voltage reference output and can be used to generate an analog reference. Note this is with reference to the MDRV+ pin.



Digital Outputs

BX1 and BX2 - AC Bridge Excitation Signals, PINS 12, 11.

These can be buffered to drive the transducer or used as synchronizing signals for a transducer drive circuit. BX1 and BX2 are 0 to +5V signals.

DRDY - Data Ready, PIN 15.

DRDY goes low every 81,920 cycles of XIN (when in read conversion data mode) to indicate that new data has been placed in the output port. DRDY goes high when all the serial port data is clocked out, when the serial port is being updated with new data, when a calibration is in progress, or when the device is in SLEEP.

SOD - Serial Output Data, PIN 18.

Data from the serial port will be output from this pin at a rate determined by SCLK. The data will either be conversion data, or, calibration values, dependent upon the command word that has been previously input on the SID pin. The SOD pin furnishes a high impedance output state when not transmitting data (SMODE = 0).

ORDERING GUIDE

Model Number	Linearity Error (Max)	Temperature Range	Package
CS5516-AP	0.003%	-40°C to +85°C	24-pin 0.3" Plastic DIP
CS5516-AS	0.003%	-40°C to +85°C	24-pin 0.3" SOIC
CS5520-BP	0.0015%	-40°C to +85°C	24-pin 0.3" Plastic DIP
CS5520-BS	0.0015%	-40°C to +85°C	24-pin 0.3" SOIC



SPECIFICATION DEFINITIONS

Linearity Error

The deviation of a code from a straight line which extends between two fixed points on the A/D converter transfer function. In unipolar mode, the straight line extends from one point located $\frac{1}{2}$ LSB below the first code transition, one count above all zeros; to the second point located $\frac{1}{2}$ LSB beyond the code transition to all ones. In bipolar mode, the straight line extends from one point located $\frac{1}{2}$ LSB beyond the code transition to all ones, passing through a point $\frac{1}{2}$ LSB below code 8000(H) (16-bit); 80000(H) (20-bit); extending to beyond negative full scale. Units are in percent of full-scale.

Differential Nonlinearity

The deviation of a code's width from the ideal width. Units in LSBs.

Full Scale Error

The deviation of the last code transition from the ideal $\{(VREF+)-(VREF-)\}-\frac{3}{2}$ LSB. Units are in LSBs.

Unipolar Offset

The deviation of the first code transition from the ideal ($\frac{1}{2}$ LSB above AGND) when in unipolar mode (BP/ \overline{UP} low). Units are in LSBs.

Bipolar Offset

The deviation of the mid-scale transition (011...111 to 100...000) from the ideal ($\frac{1}{2}$ LSB below AGND) when in bipolar mode (BP/ \overline{UP} high). Units are in LSBs.



CDB5516
CDB5520

CS5516 and CS5520 ADC Evaluation Board

Features

- On-board microcontroller
- RS232 Serial Communications with host PC
- Supports either AC or DC bridge drive
- On-board bridge driver
- Supports ratiometric or absolute measurements
- Evaluation software included

Description

The CDB5516 and CDB5520 provide quick and easy evaluation of the CS5516 and CS5520 bridge transducer A/D converters. Direct connection of the bridge to the evaluation board is provided.

The board also contains a microcontroller, with firmware which allows the board to be controlled via simple serial commands, using the RS232 communications port of a PC.


ORDERING INFORMATION

CDB5516

Evaluation Board

CDB5520

Evaluation Board





Introduction

The CDB5516/20 evaluation board provides a means of testing the CS5516 and CS5520 bridge transducer A/D converters. The board is designed to be interfaced to a PC-compatible computer via an RS-232 port. Software is supplied with the board which provides control of all registers in the CS5516 or the CS5520.

The board is configured to be operated from +5 and -5 volt power supplies. A bridge transducer or a bridge transducer simulator is required if the board is to be evaluated in the ratiometric operating mode.

Evaluation Board Overview

Figure 1 illustrates the schematic of the bridge driver and A/D converter portion of the circuit board. The converter operates from a 4 MHz crystal. This results in the converter outputting conversion words at a 50 Hz rate. The board comes configured to be interfaced to a bridge transducer via the 6-pin transducer terminal block. The sense lines on the transducer terminal block provide the reference voltage for the converter.

For absolute measurements, the user can connect either an external reference voltage (up to 3.8 volts) to the reference terminal block or connect the on-board 2.5 volt LT1019 reference as the voltage reference for the converter.



Figure 1. Bridge Driver and A/D Converter



A bridge driver, composed of a Siliconix TP0610 transistor and a Micrel MIC4428 dual CMOS driver, is provided which allows the BX2 output from the CS5516 or CS5520 to provide either dc or ac excitation to the bridge.

The digital interface pins of the A/D converter connect to the microcontroller, or alternatively, these connections can be cut, or the on-board microcontroller can be removed, and the user's own microcontroller can be interfaced to J1 header connector.

Figure 2 illustrates the Motorola 68HC705C8 microcontroller which reads or writes data into the A/D converter and communicates with the

PC-compatible computer via the RS-232 interface. The microcontroller derives its 4 MHz clock from the A/D converter clock. The microcontroller is configured to communicate over the RS-232 link at 4800 baud, no parity, 8-bit data, and 1 stop bit. A Motorola MC145407 RS-232 interface chip is used to send and receive data to the PC-compatible computer via the 25-pin Sub-D connector.

Table 1 lists the commands sent to the microcontroller to write to or to read from the registers in the A/D converter. If software other than that provided with the evaluation board is used, the format of the data transmitted over the RS232 line is as follow: Write commands are com-




Figure 2. Microcontroller and RS-232 Interface



Register	Read	Write
Conversion Data Register	50(H)	
Configuration Register	51(H)	D1(H)
DAC Register	53(H)	D3(H)
Gain Register	52(H)	D2(H)
AIN Ratiometric Offset Register	54(H)	D4(H)
AIN Nonratiometric Offset Register	55(H)	D5(H)
VREF Nonratiometric Offset Register	56(H)	D6(H)

Table 1. Microcontroller commands via RS-232

posed of one byte for command which is transmitted with its LSB first. The command is followed by three data bytes which make up the 24-bit word to be written to the selected register of the A/D converter. The three bytes are transmitted lowest order byte first (bits 7 - 0) with the LSB of the byte transmitted first.

Figure 3 illustrates the power supply connections to the evaluation board. Voltages of +5 and -5 analog and +5 digital are required.

Using the Evaluation Board

Prior to using the board to evaluate the CS5516 or CS5520 A/D converter, a good understanding of the full potential of the converter is necessary. It is recommended that the CS5516/CS5520 device data sheet be thoroughly read prior to attempting to use the evaluation board. The CS5516 or CS5520 bridge transducer A/D converter actually contains two A/D converters.

One of the converters is used to convert the VREF voltage input, and the other is used to convert the AIN signal input. Both converters utilize an on-chip voltage reference to perform conversions of their respective inputs. Since both converters use the same reference they track one another. The digital processing logic of the A/D converter depends on the presence of both signals to properly compute a digital output word. If the evaluation board is configured for bridge measurement, and no bridge (load cell or simulator) is connected to the bridge transducer terminal block, the converter will output a code of zero because no reference voltage is present between the VREF+ and VREF- pins.

The span of the AIN input signal is determined by a combination of the instrumentation amplifier gain (X25), the programmable gain amplifier (PGA) gain, the magnitude of the voltage between the VREF+ and VREF- input pins, and the calibration words for gain and offset. For ex-




Figure 3. Power Supplies

CRYSTAL**CDB5516/CDB5520**

ample, the board comes with a set of precision resistors which divide the excitation supply (nominally 10 volts total) down to 2.5 volts between the VREF+ and VREF- input pins. This sets the nominal full scale voltage into the A/D converter. The input span of the instrumentation amplifier can be calculated to by knowing the PGA gain setting, and that the gain of the instrumentation amplifier is X25. If the PGA is set for a gain of 8, then the input span to the instrumentation amplifier will be 2.5 volts (VREF+ - VREF-) divided by 8×25 , or $2.5/(200) = 12.5$ millivolt nominal in unipolar mode. The device can be then calibrated with an input voltage which is as low as 20% less than nominal or up to 20% greater than nominal. Therefore, with this VREF+ - VREF- voltage (2.5 volts) and a PGA gain of 8 the input span can be calibrated to handle a span from a low of 10 mV to a high of 15 mV. To modify the input span the user can either change the PGA gain or modify the resistor divider on the bridge sense voltage to yield an appropriate value in the range of 2.0 to 3.8 volts. This makes the A/D converter quite flex-

ible in handling load cells with different output levels. Whenever configured as a bridge transducer device, the CS5516 or the CS5520 A/D converter operates in ratiometric measurement mode. Figures 4 and 5 illustrate how to connect 4-wire and 6-wire bridge transducers to the board.

Alternatively, the CS5516 or CS5520 can be configured for absolute measurement if a precision reference voltage is supplied between the VREF+ and VREF- pins of the A/D converter. The board can be modified to accept a reference into the voltage reference terminal block; or the on-board LT1019-2.5 volt reference can be used as the reference voltage for the A/D converter. To use either of these inputs will require that jumper wires be soldered in either 1A-1B to select the external voltage reference input, or 2A-2B to select the on-board LT1019-2.5. Figure 6 illustrates the connection of an external voltage reference to the evaluation board for absolute voltage measurement applications. To achieve an accurate reference voltage resistor R6




Figure 4. 4-Wire Bridge Connections




Figure 5. 6-Wire Bridge Connections

must be removed from between the +VREF and -VREF pins. It may be desirable to also remove R5, R7, C16, and C17 in some applications.

Calibrating the A/D Converter

As explained in the CS5516/CS5520 data sheet, the order in which the calibration steps are performed are important. If one chooses to use the non-ratiometric calibration capabilities of the converter, the non-ratiometric errors of the VREF and AIN channels should be calibrated first. The non-ratiometric calibration steps can be performed at the same time. Before the non-ratiometric offset calibration is initiated, the bridge should be grounded. This can be achieved on the evaluation board by moving the two jumpers at the output of the MIC4428 driver to the GND position (see Figure 1). The converter is then instructed via the configuration register bits to perform the non-ratiometric calibration steps. Once the non-ratiometric calibrations are completed, jumpers at the output of the

MIC4428 driver should be returned to the EXC position.

After the non-ratiometric calibration steps are performed, the AIN ratiometric offset is then calibrated. With "zero weight" on the load cell, the converter is instructed via the configuration register to perform the AIN ratiometric offset calibration step. Finally, with "full scale weight" on the load cell, the converter is instructed to perform the gain calibration step.

The converter is then ready to perform conversions.

Software

The evaluation board comes with software and a RS-232 cable to interface the board to a RS-232 port of a PC-compatible computer. The software diskette contains a README.TXT file which explains its operation.




Figure 6. Using Off-board Voltage Reference




Figure 8. CDB5520 Silkscreen




Figure 9. CDB5520 Top Ground Plane




Figure 10. CDB5520 Solder Side Trace Layer

ประวัติผู้แต่ง



ชื่อ-สกุล	นางสาวทรงศรี ปิ่นเกตุ
วัน เดือน ปีเกิด	22 พฤษภาคม 2525
ภูมิลำเนา	2/1 หมู่ 7 ต. โป่ง อ. บางละมุง จ. ชลบุรี 20150 โทรศัพท์ 0-3824-9195
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนวัด โป่ง
มัธยมศึกษาตอนต้น	โรงเรียนบางละมุง
ประกาศนียบัตรวิชาชีพ	วิทยาลัยเทคนิคระยอง
ประกาศนียบัตรวิชาชีพชั้นสูง	วิทยาลัยเทคนิคระยอง
ปริญญาตรี	สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สจล.
คติพจน์	ทุกอย่างก้าวคือประสบการณ์ รู้ที่จะเลือกและรู้ที่จะเลี้ยง

ประวัติผู้แต่ง



ชื่อ-สกุล

นายนิพนธ์ สาลี

วัน เดือน ปีเกิด

2 ตุลาคม 2525

ภูมิลำเนา

104/2 ถนนบางแสนอ่างศิลา อ. เมือง จ. ชลบุรี 20130

โทรศัพท์ 0-9183-2355

ประวัติการศึกษา

ประถมศึกษา

โรงเรียนอนุบาลชลบุรี

มัธยมศึกษาตอนต้น

โรงเรียนชลราษฎรบำรุง

มัธยมศึกษาตอนปลาย

โรงเรียนชลราษฎรบำรุง

ประกาศนียบัตรวิชาชีพชั้นสูง

วิทยาลัยเทคนิคสัตหีบ

ปริญญาตรี

สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม สจล.

คติพจน์

ทำวันนี้ให้ดีที่สุด

ประวัติผู้แต่ง



ชื่อ-สกุล	นางสาวพัชรี พุทธิพันธ์
วัน เดือน ปีเกิด	5 พฤษภาคม 2526
ภูมิลำเนา	35 หมู่ 4 ต. ท่าซิ่น อ. ท่าศาลา จ. นครศรีธรรมราช 80160 โทรศัพท์ 0-9909-3575
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนเทศบาลวัดเสมาเมือง
มัธยมศึกษาตอนต้น	โรงเรียนศรีธรรมราชศึกษา
ประกาศนียบัตรวิชาชีพ	วิทยาลัยเทคนิคนครศรีธรรมราช
ประกาศนียบัตรวิชาชีพชั้นสูง	สถาบันเทคโนโลยีราชมงคล วิทยาเขตพระนครศรีอยุธยา
ปริญญาตรี	สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์ ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สจล.
คติพจน์	อย่ากลัวหากยังไม่ก้าว จงกล้าที่จะไปสู่ฝัน ด้วยปีกที่อิสระ

ประวัติผู้แต่ง



ชื่อ-สกุล

นายอนุชิต สุขครุฑ

วัน เดือน ปีเกิด

26 มีนาคม 2524

ภูมิลำเนา

317 หมู่ 6 ต. ปากแพรก อ. คอนสัก จ. สุราษฎร์ธานี
84340 โทรศัพท์ 0-7529-5799

ประวัติการศึกษา

ประถมศึกษา

โรงเรียนบ้านคลองตันเป็ด

มัธยมศึกษาตอนต้น

โรงเรียนลิขลประชาสรรค์

ประกาศนียบัตรวิชาชีพ

วิทยาลัยเทคนิคนครศรีธรรมราช

ประกาศนียบัตรวิชาชีพชั้นสูง

สถาบันเทคโนโลยีราชมงคล วิทยาเขตนนทบุรี

ปริญญาตรี

สาขาวิชาอิเล็กทรอนิกส์และคอมพิวเตอร์

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม สจล.

คติพจน์

อย่าคิดว่าทำไม่ได้ หากยังไม่ได้ทำ