

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ตัวควบคุมเวลาจริงแบบอะแดปทีฟ พีไอดี

โดยบอร์ดประมวลผลสัญญาณดิจิทัล

Real-Time Adaptive PID Controller Based on DSP Board



T 0 6 1 4 9 6

โดย

นาย ชีรวิทย์ ชนสารโสภิต

นาย ปริญญา วัฒนกุลชัย

โดยหมู่.....
เลขทะเบียน..... 61496
วัน,เดือน,ปี..... 18 ก.ค. 2549

.b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์เชิงกล

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวควบคุมเวลาจริงแบบอะแดปทีฟ พีไอดี

โดยบอร์ดประมวลผลสัญญาณดิจิทัล

Real-Time Adaptive PID Controller Based on DSP Board



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์เชิงกล

ภาควิชาวิศวกรรมระบบควบคุมสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2547

สาขาวิศวกรรมอิเล็กทรอนิกส์เชิงกล

ภาควิชาวิศวกรรมระบบควบคุม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ตัวควบคุมเวลาจริงแบบอะแดปทีฟ พีไอดี โดยบอร์ดประมวลผลสัญญาณดิจิทัล

Real-Time Adaptive PID Controller Based on DSP Board

ผู้จัดทำ

นาย ชีรวุฒิ ชนสาร โสภณ รหัส 44010223

นาย ปริญา วัฒนนุกุลชัย รหัส 44010293

..... อาจารย์ที่ปรึกษา
(รศ. สุเชียร เกียรติสุนทร)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวควบคุมเวลาจริงแบบอะแดปทีฟ พีไอดี

โดยบอร์ดประมวลผลสัญญาณดิจิทัล

Real-Time Adaptive PID Controller Based on DSP Board

โดย

นาย ชีรวุฒิ ชนสารโสภณ

นาย ปริยญา วัฒนนุกุลชัย

อาจารย์ที่ปรึกษา

รศ. สุเชียร เกียรติสุนทร

ปีการศึกษา 2547

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ เป็นการศึกษาโครงสร้างสถาปัตยกรรมภายในและการประยุกต์ใช้งานอุปกรณ์ประมวลผลสัญญาณดิจิทัล บนบอร์ดดีเอสเคทีมีไมโครโปรเซสเซอร์ทีเอ็มเอส320ซี31 เป็นตัวประมวลผลกลาง โดยจะเน้นการเชื่อมต่อสัญญาณอนาล็อกผ่านพอร์ตอนุกรมของดีเอสพี โดยประยุกต์ใช้บอร์ดเป็นตัวควบคุมความเร็วของมอเตอร์กระแสตรง ด้วยวิธีการควบคุมแบบอะแดปทีฟ พีไอดี ตัวควบคุมพีไอดีจะมีการปรับค่าพารามิเตอร์อัตโนมัติเพื่อให้ได้เอาต์พุตที่มีสมรรถนะตามต้องการ

Abstract

This project is the study of the architecture of DSP and its application on the DSK (DSP Starter Kit) Board. The study emphasizes the analog interface through serial port of DSP. The DSP board application is using it as an adaptive PID controller in order to control the speed of DC motor which the DSK automatically updates the PID controller parameters to achieve the desired system output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
สารบัญ	II
สารบัญรูปภาพ	III
สารบัญตาราง	IV

บทที่ 1 บทนำ

1.1 ความเป็นมาและความสำคัญ	1
1.2 วัตถุประสงค์ของโครงการ	2
1.3 ประโยชน์ที่คาดว่าจะได้รับ	3

บทที่ 2 ทฤษฎี

2.1 โครงสร้างบอร์ดดีเอสเค	
2.1.1 สถาปัตยกรรม TMS320C3x	4
2.1.1.1 หน่วยประมวลผลกลาง (Central Processing Unit : CPU)	5
2.1.1.1.1 ตัวคูณ (Multiplier)	6
2.1.1.1.2 หน่วยคำนวณและตรรกะ (ALU)	6
2.1.1.1.3 หน่วยคำนวณรีจิสเตอร์ช่วย (ARAUs)	6
2.1.1.1.4 แฟ้มรีจิสเตอร์ของหน่วยประมวลผลกลาง (CPU register file)	6
2.1.1.2 การจัดหน่วยความจำของ TMS320C31	9
2.1.1.2.1 RAM, ROM และ Cache	9
2.1.1.2.2 การแทนข้อมูล (Memory Map) ของ TMS320C31	10
2.1.1.3 การจัดการบัสภายใน	11
2.1.1.4 อุปกรณ์รอบนอก (Peripherals)	12
2.1.1.4.1 ตัวจับเวลา (Timer)	12
2.1.1.4.2 รีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา	15
2.1.1.4.3 การอินเทอร์รัพต์ตัวจับเวลา (Timer interrupts)	19
2.1.1.4.4 พอร์ตอนุกรม (Serial Port)	20
2.1.1.4.5 การเข้าถึงหน่วยความจำโดยตรง (Direct Memory Access: DMA)	20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 โครงสร้างของ TMS320C3x DSP Starter Kit	21
2.1.2.1 โครงสร้างของ DSK	21
2.1.2.2 ภาพรวมของ DSK	21
2.1.2.3 วงจรเชื่อมต่อสัญญาณอนาล็อก	23
2.1.2.4 การใช้งานและควบคุมวงจรเชื่อมต่อสัญญาณอนาล็อก	24
2.2 หลักการและทฤษฎีที่ใช้ในการออกแบบการหาค่าพารามิเตอร์ของตัวควบคุมแบบ Adaptive PID	
2.2.1 ความรู้เบื้องต้นเกี่ยวกับระบบควบคุมป้อนกลับ	27
2.2.2 วิธีการควบคุมแบบต่าง	28
2.2.2.1 ตัวควบคุมแบบ PID (PID Controller)	28
2.2.2.2 การควบคุมแบบดิจิทัล (Digital Controller)	29
2.2.2.3 การควบคุมแบบ Adaptive PID (Adaptive PID Controller)	30
บทที่ 3 การออกแบบการทดลอง	
3.1 กระบวนการที่จะทำการควบคุม	33
3.1.1 ชุดวงจรขับมอเตอร์	33
3.1.2 ชุดมอเตอร์และเจนเนอเรเตอร์	33
3.1.3 ชุดทาโคเจนเนอเรเตอร์	34
3.1.4 ชุดโหลด	35
3.2 วงจรที่ใช้ในการทดลอง	35
3.3 การประยุกต์ใช้บอร์ด ดิเอสเค ตามหลักการและทฤษฎี	37
บทที่ 4 ผลการทดลอง	
4.1 ผลการทดลองการใช่วงจรเชื่อมต่อสัญญาณอนาล็อก	39
4.2 ผลการทดลองการควบคุมแบบ PID	43
4.3 ผลการทดลองการควบคุมแบบ Adaptive PID	46
บทที่ 5 บทสรุปและวิจารณ์	
5.1 สรุปผลการทดลอง	50
5.2 ปัญหาที่เกิดขึ้น	50

ภาคผนวก

กิตติกรรมประกาศ

เอกสารอ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

หน้า

รูปที่ 1-1	โครงสร้างของบอร์ดคีเอสเคที่จะนำไปควบคุมกระบวนการ	2
รูปที่ 2-1	บล็อกไดอะแกรมของ TMS320C3x	4
รูปที่ 2-2	หน่วยประมวลผลกลาง	5
รูปที่ 2-3	การจัดการหน่วยความจำ	10
รูปที่ 2-4	การแทนข้อมูลของ TMS320C31	11
รูปที่ 2-5	อุปกรณ์ภายนอกกับบัสและสัญญาณที่เกี่ยวข้อง	13
รูปที่ 2-6	บล็อกไดอะแกรมของตัวจับเวลา	13
รูปที่ 2-7	ตำแหน่งการแทนข้อมูลของตัวจับเวลา	14
รูปที่ 2-8	รีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา	15
รูปที่ 2-9	โหมคของตัวจับเวลาที่กำหนดโดย CLKSRC และ FUNC	18
รูปที่ 2-10	ช่วงเวลาของตัวจับเวลา (Timer Timing)	18
รูปที่ 2-11	ตัวควบคุมการเข้าถึงหน่วยความจำ	20
รูปที่ 2-12	บล็อกไดอะแกรมของ TMS320C3x	22
รูปที่ 2-13	แสดงส่วนประกอบพื้นฐานของ DSK	22
รูปที่ 2-14	แสดงบล็อกไดอะแกรมของวงจรเชื่อมต่อสัญญาณอนาล็อก	23
รูปที่ 2-15	รูปแบบของบิตในการส่งข้อมูลของ DR หรือ DX	25
รูปที่ 2-16	แสดงบิตควบคุม D0, D1 ของการส่งข้อมูลในแต่ละแบบ	25
รูปที่ 2-17	แสดงบิตควบคุมการขยาย	27
รูปที่ 2-18	ระบบควบคุมป้อนกลับทั่วไป	29
รูปที่ 2-19	ระบบควบคุมแบบป้อนกลับทั่วไป	29
รูปที่ 2-20	ระบบควบคุมแบบที่มีส่วนป้อนกลับเป็น 1	31
รูปที่ 2-21	แสดงบล็อกไดอะแกรมสำหรับการทดสอบ	32
รูปที่ 2-22	แสดงผลตอบสนองของกระบวนการ FOPDT หลังจากป้อนสัญญาณแบบ เสตีป	32
รูปที่ 2-23	แสดงการประมาณค่าพารามิเตอร์ของแบบจำลอง FOPDT	33
รูปที่ 2-24	บล็อกไดอะแกรมแสดงค่าความคลาดเคลื่อน	35
รูปที่ 2-25	บล็อกแสดงการควบคุมแบบดิจิทัล	36

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2-26 แสดงการควบคุมแบบ Adaptive PID	38
รูปที่ 2-27 แสดงรายละเอียดของตัวควบคุมแบบ Adaptive PID	39
รูปที่ 3-1 ชุดวงจรจับมอเตอร์	33
รูปที่ 3-2 ชุดมอเตอร์และเจนเนอเรเตอร์	34
รูปที่ 3-3 ชุดแทลโคเจนเนอเรเตอร์	34
รูปที่ 3-4 ชุดโหลด	35
รูปที่ 3-5 วงจรใช้ test หาย่านการทำงานของกระบวนการ	36
รูปที่ 3-6 วงจรขยายสัญญาณควบคุมแบบ (Zero & Span)	36
รูปที่ 3-7 วงจรขยายสัญญาณผลต่าง (difference amplifier)	37
รูปที่ 3-8 แสดงรูปการต่อวงจรที่ใช้ในการทดลอง	38
รูปที่ 4-1 แสดงผังการทำงานของโปรแกรมรับค่า และส่งค่าเดิมออก	39
รูปที่ 4-2 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 300 Hz	40
รูปที่ 4-3 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 600 Hz	40
รูปที่ 4-4 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 900 Hz	41
รูปที่ 4-5 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz	41
รูปที่ 4-6 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1500 Hz	42
รูปที่ 4-7 แสดงผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz	42
รูปที่ 4-8 แสดงผังงานในการเขียนโปรแกรมตัวควบคุมแบบพีไอดี	43
รูปที่ 4-9 โปรแกรมแอสเซมบลีสำหรับการควบคุมแบบ PID	44
รูปที่ 4-10 ผลตอบสนองต่อสัญญาณอินพุตอ้างอิงแบบขั้นบันไดที่ระดับ 2 โวลต์ ของระบบควบคุมแบบพีไอดี	45
รูปที่ 4-11 ผลตอบสนองต่อสัญญาณอินพุตอ้างอิงแบบขั้นบันไดที่ระดับ 2 โวลต์ ของระบบควบคุมแบบพีไอดี และการใส่โหลดที่ค่า 1 k Ω	45
รูปที่ 4-12 แสดงผังงานในการเขียนโปรแกรมตัวควบคุมแบบ Adaptive PID	46
รูปที่ 4-13 โปรแกรมแอสเซมบลีสำหรับการควบคุมแบบ Adaptive PID	46
รูปที่ 4-14 ผลตอบสนองต่อสัญญาณอินพุตที่เปลี่ยนแปลง ของระบบควบคุมแบบอะแดปทีฟพีไอดี	49
รูปที่ 4-15 ผลตอบสนองของระบบเมื่อการสับสวิตช์โหลด ของระบบควบคุมแบบอะแดปทีฟพีไอดี	49

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2-1 แสดงรีจิสเตอร์ของหน่วยประมวลผลกลาง	7
ตารางที่ 2-2 สรุบบิตของรีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา	15
ตารางที่ 2-3 ผลลัพธ์ของการเขียนโดยระบุค่าของ GO และ HLD	19
ตารางที่ 2-4 แสดงรูปแบบการส่งแบบ Secondary	26
ตารางที่ 3-1 ผลของความสัมพันธ์ระหว่างอินพุต V_c และเอาต์พุต V_{sp}	35



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญ

เนื่องจากในปัจจุบัน ในการควบคุมระบบใดๆ ก็ตามโดยส่วนใหญ่จะเป็นการควบคุม ลักษณะกึ่งอัตโนมัติ กล่าวคือในระบบการควบคุมต้องมีตัวควบคุม ควบคุมแทนมนุษย์ แต่อย่างไรก็ตามก็ต้องคอยมีการปรับแต่งค่าพารามิเตอร์ของตัวควบคุมอยู่เสมอ เนื่องจากระบบต่าง ๆ ค่าพารามิเตอร์ของระบบจะมีการเปลี่ยนแปลงตามสภาพแวดล้อมที่ไม่อาจทำนายได้จากทั้งภายในและภายนอกระบบ ซึ่งในการปรับแต่งต้องอาศัยผู้มีประสบการณ์ในการปรับแต่งค่าพารามิเตอร์ เพื่อให้ระบบมีสมรรถภาพดีที่สุดและถ้าผู้ปรับแต่งค่าพารามิเตอร์ไม่มีประสบการณ์ก็จะทำให้เสียเวลาอย่างมาก ในการ ปรับแต่งค่าพารามิเตอร์


ดังนั้นในปฏิญานิพนธ์ฉบับนี้ จะเป็นการประยุกต์ใช้งานของบอร์ด ดีเอสเค ซึ่งมี ดีเอสพี เบอร์ ทีเอ็มเอส320ซี31-50 เป็นตัวประมวลผลเป็นตัวควบคุม ในการควบคุมความเร็วของ ดีซีมอเตอร์ โดยใช้วิธีการควบคุมแบบอะแดปทีฟ พีไอดี (adaptive PID)

ความหมายของระบบอะแดปทีฟ (adaptive system) นั้นมีการอธิบายไว้หลากหลาย ความหมาย แต่โดยทั่วไปแล้ว ระบบอะแดปทีฟ (adaptive system) นั้นจะหมายถึง ระบบซึ่งมีความสามารถในการปรับตัวของระบบ ตามสภาพแวดล้อมที่เปลี่ยนแปลงไป ถึงแม้ว่าการเปลี่ยนแปลงที่เกิดขึ้น จะเกิดขึ้นจากภายในระบบ หรือจากภายนอกระบบก็ตาม ตัวอย่างของการเปลี่ยนแปลงของระบบตามสภาพแวดล้อม เช่น ระบบการประมวลสัญญาณไฟฟ้า โดยการใช้ อุปกรณ์ทางอนาลอกนั้น มักนำตัวต้านทาน ตัวเก็บประจุ และทรานซิสเตอร์ นำมาประกอบเป็น วงจรเพื่อจัดรูปสัญญาณตามที่เรากำลังต้องการ ข้อด้อยที่หลีกเลี่ยงไม่ได้คือ การที่ค่าของอุปกรณ์อาจเปลี่ยนแปลงไปได้ตามอุณหภูมิ (สภาพแวดล้อมภายนอกของระบบ) ซึ่งจะส่งผลให้การทำงาน ผิดพลาดไปด้วย โดยเฉพาะอย่างยิ่งถ้าทำงานที่ความถี่สูง การประกอบวงจรจะเป็นไปด้วยความ ยากลำบาก เนื่องจากสัญญาณรบกวน และการเดินทางของคลื่นไฟฟ้าในความถี่สูงๆนั้นจะ เดินทางไปที่ผิวของวัตถุ

ในปัจจุบันการประมวลสัญญาณไฟฟ้านั้น ได้นำ คอมพิวเตอร์มาใช้ในการประมวลซึ่ง สามารถทำได้ง่ายขึ้น สามารถตัดข้อเสียของอุปกรณ์เรื่องอุณหภูมิได้ เพราะสามารถออกแบบวงจร ด้วย การเขียนโปรแกรมขึ้นมาได้ และสามารถเปลี่ยนแปลงค่าพารามิเตอร์ต่างๆ ได้ง่ายโดย เปลี่ยนแปลงค่าใน โปรแกรมเท่านั้น ไม่ต้องเปลี่ยนแปลงอุปกรณ์ภายนอก สามารถจำลองผลการ ทำงาน บันทึกผลไว้ประมวลผลครั้งต่อไปได้และหากเป็นการกระทำกับ สัญญาณที่มีความถี่สูงๆ ก็สามารถใช้อุปกรณ์เชื่อมต่อกับคอมพิวเตอร์เพื่อประมวลผลโดย ฮาร์ดแวร์ ซึ่งจะมีความเร็วสูง มาก เช่น ดีเอสพี มีลักษณะเป็น ไมโครโปรเซสเซอร์ ซึ่งสามารถทำงานได้ทั้งโหมด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไมโครโปรเซสเซอร์ และโหมด ไมโครคอนโทรลเลอร์ โดย ดีเอสพี นี้เป็นไมโครโปรเซสเซอร์ ที่มีความเร็วสูงมาก มีชุดคำสั่งพิเศษ มีสถาปัตยกรรมภายในเหมาะสมสำหรับการประมวลสัญญาณทางตัวเลข ซึ่งสามารถนำไปประยุกต์ใช้ในงานทางด้าน การควบคุมระบบต่างๆได้

ในการประมวลสัญญาณอนาลอก ของ ดีเอสพี นี้จะต้องมีการเชื่อมต่อ ไอซี ทีแอลซี 32040 ซึ่งจะมีอยู่ในบอร์ด ดีเอสเค แล้วโดยใน ทีแอลซี 32040 ประกอบด้วย อินพุต / เอาท์พุต อนาลอก ผ่าน อาร์ซีเอแจ็ทหรือ ขา 3 ของตัวเชื่อมต่อ JP3, เอชยูดีและ ดียูเอ ขนาด 14 บิต และมีอัตราการแซมปลิงสูงสุด 20กิโลเฮิรตซ์. วงจรกรองความถี่ด้านอินพุต ชนิดแบนด์พาส โดยสามารถขยายพาสได้. วงจรกรองความถี่ด้านเอาท์พุตเป็นชนิดวงจรกรองความถี่ต่ำผ่าน โดยมีการเชื่อมต่อสัญญาณอนาลอก ดังรูป



รูปที่ 1-1 โครงสร้างของบอร์ดดีเอสเคที่จะนำไปควบคุมกระบวนการ

ซึ่งในปริภูมิพหุนามนี้ได้มีการออกแบบตัวควบคุมโดยที่ตัวควบคุมแบบพีไอดี ได้มีการเจาะจงค่าโพลของระบบที่จุดกำเนิดตัวหนึ่งที่ระนาบตัวแปรเชิงซ้อน s (s -plane) หรือ เท่ากับจุด 1 บนระนาบตัวแปรเชิงซ้อน z (z -plane) และ ซีโรที่เปลี่ยนค่าได้ 2 ตัว และเนื่องจากค่าโพลที่ถูกกำหนดเจาะจงไว้แล้ว ดังนั้นสิ่งที่เราจะต้องทำก็คือเราจะต้องทำที่ซีโรที่ปรับค่าได้ 2 ตัว

1.2 วัตถุประสงค์ของโครงการ

- เพื่อศึกษาโครงสร้าง การทำงาน และการเขียน โปรแกรม ของบอร์ด DSK
- เพื่อศึกษาทฤษฎีการควบคุมแบบ adaptive
- เพื่อศึกษาทฤษฎีการควบคุมแบบ PID
- เพื่อศึกษาผลตอบสนองของระบบที่มีการควบคุมแบบ PID
- เพื่อศึกษาผลตอบสนองของระบบที่มีการควบคุมแบบ Adaptive PID
- เพื่อศึกษาการประมวลผลสัญญาณอนาลอก และ ดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 ประโยชน์ที่คาดว่าจะได้รับ

- มีความรู้ความสามารถในการประยุกต์ใช้งานบอร์ด DSK
- มีความรู้ความเข้าใจในระบบควบคุมแบบ PID
- มีความรู้ความเข้าใจในระบบควบคุมแบบ Adaptive PID
- มีความรู้ความเข้าใจในการประมวลผลสัญญาณอนาล็อก และดิจิทัล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1.1 หน่วยประมวลผลกลาง (Central Processing Unit : CPU)

ประกอบด้วยอุปกรณ์ต่างๆ ดังนี้

- ตัวคูณเลขอิงตรรกษณ์/จำนวนเต็ม (Floating-point/integer multiplier)
- หน่วยคำนวณและตรรกษณ์ (Arithmetic logic unit : ALU) สำหรับไว้ดำเนินการเลขอิงตรรกษณ์ จำนวนเต็ม และตรรกษณ์
- ตัวเลื่อนหรือหมุนเวิร์ดข้อมูล (barrel shifter) 32 บิต
- บัสภายใน (CPU1/CPU2 และ REG1/REG2)
- หน่วยคำนวณรีจิสเตอร์ช่วย (Auxiliary register arithmetic units : ARAUs)
- แฟ้มรีจิสเตอร์ของหน่วยประมวลผลกลาง (CPU register file)

รูปที่ 2-2 แสดงอุปกรณ์ต่างๆ ของหน่วยประมวลผลกลาง โดยจะตามหลังด้วยคำอธิบาย



รูปที่ 2-2 หน่วยประมวลผลกลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1.1.1 ตัวคูณ (Multiplier)

ตัวคูณจะทำการคูณแบบรอบเดียว โดยเป็นค่าจำนวนเต็ม 24 บิต และค่าอินดรรชนี 32 บิต วิธีการคำนวณเลขอินดรรชนีของ TMS320C3x จะให้ทำงานที่ความเร็วไม่อิงดรรชนี (fixed-point) ผ่านทางรอบคำสั่ง 50 นาโนวินาที และระบบแบบขนานตึกสูง

เมื่อตัวคูณทำการคูณเลขอินดรรชนี อินพุตจะเป็นเลขอินดรรชนี 32 บิต และได้ผลลัพธ์เป็นเลขอินดรรชนี 40 บิต

เมื่อตัวคูณทำการคูณเลขจำนวนเต็ม อินพุตจะเป็นเลขจำนวนเต็ม 24 บิต และได้ผลลัพธ์เป็นเลขจำนวนเต็ม 32 บิต

2.1.1.1.2 หน่วยคำนวณและตรรกะ (ALU)

หน่วยคำนวณและตรรกะ แสดงการจัดการข้อมูลจำนวนเต็ม 32 บิต ตรรกะ 32 บิต และอินดรรชนี 40 บิต แบบรอบเดียว รวมทั้งการเปลี่ยนจำนวนเต็มและอินดรรชนี แบบรอบเดียว ผลลัพธ์ของหน่วยคำนวณและตรรกะจะยังคงเป็นเลขจำนวนเต็ม 32 บิตหรืออินดรรชนี 40 บิตเสมอ ส่วนตัวเลื่อนหรือหมุนเวิร์ดข้อมูล จะใช้เพื่อเลื่อนหรือหมุนบิตจนถึง 32 บิตซ้ายหรือขวาภายในรอบเดียว

บัสภายใน CPU1/CPU2 และ REG1/REG2 บรรจุ 2 ตัวถูกดำเนินการ (operand) จากหน่วยความจำ และบรรจุ 2 ตัวถูกดำเนินการจากแฟ้มรีจิสเตอร์ ดังนั้นจึงสามารถคูณแบบขนาน และบวก/ลบเลขจำนวนเต็มหรือเลขอินดรรชนี 4 ตัวได้ในรอบเดียว

2.1.1.1.3 หน่วยคำนวณรีจิสเตอร์ช่วย (ARAs)

ARAU0 และ ARAU1 สามารถสร้างคำนวณรีจิสเตอร์ 2 ตำแหน่งในรอบเดียว หน่วยคำนวณรีจิสเตอร์ช่วย ทำงานแบบขนานด้วยตัวคูณและALU ซึ่งทั้ง 2 ตัวนี้สนับสนุนการเข้าถึงตำแหน่งด้วยการแทนที่ (addressing with displacements) รีจิสเตอร์ดรรชนี (index register : IR0 และ IR1) การเข้าถึงตำแหน่งแบบวนรอบ (circular addressing) และการเข้าถึงตำแหน่งแบบกลับบิต (bit-reversed addressing)

2.1.1.1.4 แฟ้มรีจิสเตอร์ของหน่วยประมวลผลกลาง (CPU register file)

TMS320C3x จะจัดให้รีจิสเตอร์ 28 ตัวอยู่ในแฟ้มรีจิสเตอร์ที่มีทางเข้าออกหลายทาง ซึ่งติดกับหน่วยประมวลผลกลาง ส่วนตัวนับโปรแกรม (Program Counter : PC) จะไม่รวมอยู่ในรีจิสเตอร์ 28 ตัวข้างต้น รีจิสเตอร์ทั้งหมดนี้สามารถทำงานโดยตัวคูณหน่วยคำนวณและตรรกะ และสามารถใช้เป็นรีจิสเตอร์อเนกประสงค์ 32 บิต นอกจากนี้รีจิสเตอร์ยังมีฟังก์ชันเอกพิเศษ เช่น รีจิสเตอร์เพิ่มเติม (extended-precision) 8 ตัวจะเหมาะสำหรับเก็บผลลัพธ์แบบอิงไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ครรชนี รีจิสเตอร์ช่วย 8ตัว จะสนับสนุนโหมดการเข้าถึงตำแหน่งโดยอ้อม (indirect addressing mode) ที่หลากหลาย และสามารถใช้เป็นรีจิสเตอร์จำนวนเต็ม 32บิตทั่วไป และ รีจิสเตอร์แบบ ตรรกะ รีจิสเตอร์ที่เหลือจะจัดให้แต่ละฟังก์ชันของระบบ เช่น การเข้าถึงตำแหน่ง การจัดการสแตก (stack) สถานะของตัวประมวลผล การอินเทอร์รัพต์ และบล็อก (block) ที่ทำซ้ำ

ชื่อของรีจิสเตอร์และฟังก์ชันที่กำหนด จะอยู่ในตาราง 2-1 ตามตารางจะบรรยาย ฟังก์ชันของแต่ละรีจิสเตอร์หรือกลุ่มของรีจิสเตอร์ไว้อย่างย่อๆ

ตาราง 2-1 แสดงรีจิสเตอร์ของหน่วยประมวลผลกลาง

Register name	Assigned Function
R0 – R7	Extended – precision register 0 – 7
AR0 – AR7	Auxiliary register 0 – 7
DP	Data – page pointer
IR0	Index register 0
IR1	Index register 1
BK	Block size
SP	System stack pointer
ST	Status register
IE	CPU / DMA Interrupt enable
IF	CPU interrupt flags
IOF	I/O flags
RS	Repeat start address
RE	Repeat end address
RC	Repeat counter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R0 – R7	รีจิสเตอร์เพิ่มเติม (extended-precision register) 0–7 มีความสามารถในการจัดเก็บและสนับสนุนการจัดการเลขจำนวนเต็ม 32 บิต และเลขเชิงตรรกะ 40 บิต
AR0 - AR7	รีจิสเตอร์ช่วย (auxillary register) 0-7 สามารถเข้าถึงได้โดยหน่วยประมวลผลกลาง และแก้ไขโดยหน่วยคำนวณรีจิสเตอร์ช่วย 2 ตัว โดยที่ฟังก์ชันพื้นฐานของรีจิสเตอร์ช่วยทำให้เกิดตำแหน่ง 24 บิต ซึ่งสามารถใช้เป็นตัวนับลูป (loop counter) หรือ เป็นรีจิสเตอร์อเนกประสงค์ 32 บิต ซึ่งสามารถแก้ไขโดยตัวคูณและหน่วยเลขคณิตแบบตรรกะ
DP	ตัวชี้เพจของข้อมูล (data page pointer) คือ รีจิสเตอร์ 32 บิต โดยที่ 8 บิตล่างถูกใช้เป็นโหมดการเข้าถึงตำแหน่งโดยตรง (direct addressing mode) เสมือนเป็นตัวชี้ตำแหน่งเพจของข้อมูล เพจของข้อมูลมีความยาว 64K เวิร์ด (word) จากทั้งหมด 256 เพจ
IRO, IR1	รีจิสเตอร์ตรรกะ 32 บิต จะเก็บค่าให้กับหน่วยคำนวณรีจิสเตอร์ช่วย เพื่อคำนวณตำแหน่งที่ชี้
BK	รีจิสเตอร์ขนาดบล็อก (block size register) 32 บิต ถูกใช้โดยหน่วยคำนวณรีจิสเตอร์ช่วยในการเข้าถึงตำแหน่งแบบวนรอบ (circular addressing) เพื่อระบุขนาดของบล็อกข้อมูล (data block)
SP	ตัวชี้สแตคของระบบ (system stack pointer) คือ รีจิสเตอร์ 32 บิต ซึ่งเก็บตำแหน่งของสแตคบนสุด (top stack) ซึ่ง SP จะชี้อยู่ที่ตัวสุดท้ายที่ถูกpush ลงมา (การpush นั้นก่อนpush ค่าของ SP จะถูกเพิ่มก่อนทุกครั้ง ส่วนการป๊อป (pop) จะทำการป๊อปก่อนจึงจะลดค่าใน SP) ค่า SP เปลี่ยนแปลงตามการอินเทอร์รัพต์ แทร็ป (trap) เรียก (call) รีเทิร์น (return) คำสั่งpush และคำสั่งป๊อป
ST	รีจิสเตอร์สถานะ (status register) เก็บข้อมูลทั่วไปที่เกี่ยวข้องกับสถานะของหน่วยประมวลผลกลาง
IE	รีจิสเตอร์อินเทอร์รัพต์หน่วยประมวลผลกลาง/การเข้าถึงหน่วยความจำโดยตรง (CPU/DMA interrupt enable register) เป็น รีจิสเตอร์ 32 บิต บิตอินเทอร์รัพต์หน่วยประมวลผลกลาง (CPU interrupt enable bit) คือ บิต 10-0 บิตอินเทอร์รัพต์การเข้าถึงหน่วยความจำโดยตรง (DMA interrupt enable bit) คือ บิต 26-16 โดย 1 = ได้ (enable) 0 = ไม่ได้ (disable)
IF	รีจิสเตอร์อินเทอร์รัพต์แฟล็กของหน่วยประมวลผลกลาง (CPU interrupt flag register) เป็น รีจิสเตอร์ 32 บิต โดย 1 = อินเทอร์รัพต์ 0 = ไม่อินเทอร์รัพต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IOF	รีจิสเตอร์แฟล็กของอินพุต/เอาต์พุต (I/O flag register) ควบคุมฟังก์ชันของขาภายนอกที่มีหน้าที่พิเศษ (XF0 และ XF1) โดยที่ขาเหล่านี้จะถูกกำหนดเป็นอินพุตหรือเอาต์พุตก็ได้
RC	ตัวนับการทำซ้ำ (repeat counter) เป็น รีจิสเตอร์ 32 บิต ใช้ระบุจำนวนครั้งที่บล็อกรหัส (code) ที่ทำซ้ำ เมื่อบล็อกที่ทำซ้ำกำลังทำงาน
RS	รีจิสเตอร์ตำแหน่งเริ่มต้นการทำซ้ำ (repeat start address register) 32 บิต เก็บตำแหน่งเริ่มต้นของบล็อกของหน่วยความจำโปรแกรมที่ทำซ้ำ
RE	รีจิสเตอร์ตำแหน่งจบการทำซ้ำ (repeat end address register) 32 บิต เก็บตำแหน่งสุดท้ายของบล็อกที่ทำซ้ำ
PC	ตัวนับโปรแกรม (program counter) เป็น รีจิสเตอร์ 32 บิต เก็บตำแหน่งของคำสั่งต่อไปที่จะไปนำมา (fetch) ถึงแม้ PC จะไม่ใช่ส่วนของแฟ้มรีจิสเตอร์ของหน่วยประมวลผลกลาง แต่ก็สามารถแก้ไขโดยคำสั่งที่แก้ไขสายงานโปรแกรม

2.1.1.2 การจัดหน่วยความจำของ TMS320C31


TMS320C3x มีพื้นที่ของหน่วยความจำทั้งหมดเป็น 16M (million) 32 บิต เวิร์ด โดยบรรจุโปรแกรม ข้อมูล และเนื้อหาของอินพุต/เอาต์พุตอยู่ใน ดังนั้นสามารถเก็บตาราง (table) สัมประสิทธิ์ (coefficient) รหัสของโปรแกรม (program code) หรือข้อมูล ไว้ได้ทั้งใน RAM หรือ ROM ก็ได้ ในกรณีนี้จะทำให้สามารถใช้หน่วยความจำได้มากที่สุด และ จัดพื้นที่หน่วยความจำได้ตามต้องการ

2.1.1.2.1 RAM, ROM และ Cache

รูปที่ 2-3 แสดงการจัดการหน่วยความจำของ TMS320c3x โดยใน TMS320C31 มี RAM 2 ตัว แต่ละตัวมีขนาด 1K x 32 บิต ไม่มี ROM และมี Cache ขนาด 64 x 32 บิต เพื่อเก็บคำสั่งที่ใช้บ่อยๆ (ทำให้ทำงานได้ดีขึ้น)

TMS320C31 นี้มีการแยกหน่วยความจำข้อมูลกับหน่วยความจำโปรแกรมออกจากกัน และทำงานโดยวิธีไปป์ไลน์ (pipeline) จึงทำให้มีความเร็วสูงขึ้น การแยกบัสของโปรแกรม (program bus), บัสของข้อมูล (data bus) และบัสของการเข้าถึงหน่วยความจำโดยตรง (DMA bus) ทำให้สามารถไปนำโปรแกรมมา อ่านข้อมูล และทำการเข้าถึงหน่วยความจำโดยตรงได้พร้อมๆ กัน เช่น ในขณะที่หน่วยประมวลผลกลางกำลังจัดการกับข้อมูลอยู่ใน RAM ตัวหนึ่งอยู่ ก็ยังสามารถไปนำโปรแกรมมาโดยเข้าถึงหน่วยความจำโดยตรงผ่าน RAM อีกตัวหนึ่งได้ภายในรอบเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2-3 การจัดการหน่วยความจำ

2.1.1.2.2 การแทนข้อมูล (Memory Map) ของ TMS320C31

การแทนข้อมูลขึ้นอยู่กับค่าของ MCBL/MP ว่าอยู่ในโหมดใดของฟังก์ชันดังนี้

- โหมดไมโครโปรเซสเซอร์ (MC/MP หรือ MCBL/MP = 0)
- โหมดไมโครคอมพิวเตอร์ (MC/MP หรือ MCBL/MP = 1)

การแทนข้อมูลที่ได้จะคล้ายๆ กัน ดังรูปที่ 2-4



รูปที่ 2-4 การแทนข้อมูลของ TMS320C31

2.1.1.3 การจัดการบัสภายใน

ส่วนใหญ่ TMS320C3x จะมีสมรรถภาพสูงเพราะบัสภายใน และการแยกแบบขนานของบัสของโปรแกรม (PADDR และ PDATA) บัสของข้อมูล (DADDR1, DADDR2 และ DDATA) และบัสของการเข้าถึงหน่วยความจำโดยตรง (DMAADDR และ DMADATA) จะสามารถไปนำโปรแกรมมาแบบขนาน การเข้าถึงข้อมูล และการเข้าถึงหน่วยความจำโดยตรง โดยบัสเหล่านี้จะต่อกับพื้นที่ทั้งหมด (หน่วยความจำบนชิป หน่วยความจำนอกชิป และ อุปกรณ์ภายนอกบนชิป) รูปที่ 2-3 แสดงบัสภายในเหล่านี้ และการติดต่อกับบัสของหน่วยความจำบนชิปและนอกชิป

ตัวนับโปรแกรมต่ออยู่กับบัสตำแหน่งโปรแกรม 24 บิต (PADDR) ส่วนรีจิสเตอร์คำสั่ง (Instruction register: IR) ต่ออยู่กับบัสข้อมูลของโปรแกรม 32 บิต (PDATA) โดยที่บัสเหล่านี้สามารถไปนำเวิร์ดคำสั่งเดี่ยวมาได้ทุกๆ รอบของเครื่อง

บัสตำแหน่งของข้อมูล 24 บิต (DADDR1 และ DADDR2) และ บัสของข้อมูล 32 บิต (DDATA) จะสนับสนุนการเข้าถึงหน่วยความจำของข้อมูลทั้ง 2 ในทุกรอบของเครื่อง บัส DDATA จะเก็บข้อมูลให้หน่วยประมวลผลกลางผ่านไป บัส CPU1 และ CPU2 จากนั้นบัสเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CPU1 และ CPU2 จะเก็บตัวถูกดำเนินการของหน่วยความจำข้อมูล 2 ตัวไปให้ตัวคูณ, หน่วยคำนวณและตรรกะ และเพิ่มรีจิสเตอร์ทุกรอบเครื่อง เช่นเดียวกันกับ บัสของรีจิสเตอร์ REG1 และ REG2 ก็เก็บข้อมูล 2 ค่าจากเพิ่มรีจิสเตอร์ไปให้ตัวคูณ และหน่วยคำนวณและตรรกะทุกรอบของเครื่อง รูปที่ 2-2 แสดงบัสภายในไปยังส่วนของหน่วยประมวลผลกลาง

ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง (DMA controller) ถูกสนับสนุนโดยบัสของตำแหน่ง DMA ADDR 24 บิต และบัสของข้อมูล DMA DATA 32 บิต บัสเหล่านี้จะอนุญาตให้การเข้าถึงหน่วยความจำโดยตรงเป็นแบบขนาน โดยใช้บัสของข้อมูล และบัสของโปรแกรม


2.1.1.4 อุปกรณ์รอบนอก (Peripherals)

รีจิสเตอร์การแทนข้อมูลจะควบคุมอุปกรณ์ภายนอกของ TMS320C3x ทั้งหมด โดยใช้บัสของอุปกรณ์รอบนอกซึ่งเป็นบัสของข้อมูล 32 บิต และบัสของตำแหน่ง 24 บิต ที่จะยอมให้ติดต่อกับอุปกรณ์รอบนอกโดยตรง อุปกรณ์รอบนอกของ TMS320C31 ประกอบด้วยตัวจับเวลา (timer) 2 ตัว และพอร์ตอนุกรม (serial port) 1 ตัว รูปที่ 2-5 แสดงอุปกรณ์รอบนอกกับบัสและสัญญาณที่เกี่ยวข้อง


2.1.1.4.1 ตัวจับเวลา (Timer)

ตัวจับเวลา 2 ตัวของ TMS320C3x เป็นตัวจับเวลาอเนกประสงค์ (general-purpose timer) / ตัวนับเหตุการณ์ (event-counter) 32 บิตที่มีโหมดคำนวณสัญญาณ 2 ตัว และสัญญาณนาฬิกา (clocking) ภายในหรือภายนอก (ดูรูปที่ 2-6) สามารถใช้ตัวจับเวลาเพื่อส่งสัญญาณให้ TMS320C3x หรือโลกภายนอกเป็นช่วงๆ ตามที่กำหนด หรือนับเหตุการณ์ภายนอก

การใช้สัญญาณนาฬิกาภายในจะทำให้สามารถใช้ตัวจับเวลาเพื่อส่งสัญญาณให้ตัวแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (A/D converter) ภายนอกไปเริ่มต้นการเปลี่ยนแปลง หรือสามารถอินเทอร์รัพต์ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรงของ TMS320C3x ให้เริ่มต้นส่งย้ายข้อมูล การอินเทอร์รัพต์ตัวจับเวลาเป็นการอินเทอร์รัพต์ภายในแบบหนึ่ง ส่วนการใช้สัญญาณนาฬิกาภายนอกจะทำให้ตัวจับเวลาสามารถนับเหตุการณ์ภายนอกและอินเทอร์รัพต์หน่วยประมวลผลกลางหลังจากระบุจำนวนเหตุการณ์ ตัวจับเวลาแต่ละตัวจะมีขาอินพุต/เอาต์พุต (I/O pin) ซึ่งสามารถใช้เสมือนเป็นสัญญาณนาฬิกาอินพุต (input clock) ให้ตัวจับเวลา สัญญาณนาฬิกาเอาต์พุต (output clock) หรือขาอินพุต/เอาต์พุตอเนกประสงค์ (general-purpose I/O pin)



รูปที่ 2-5 อุปกรณ์ภายนอกกับบัสและสัญญาณที่เกี่ยวข้อง



รูปที่ 2-6 บล็อกไดอะแกรมของตัวจับเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแทนที่ข้อมูลสำหรับตัวจับเวลา แสดงในรูปที่ 2-7

Register	Peripheral address	
	Timer 0	Timer 1
Timer Global Control	808020h	808030h
Reserved	808021h	808031h
Reserved	808022h	808032h
Reserved	808023h	808033h
Timer Counter	808024h	808034h
Reserved	808025h	808035h
Reserved	808026h	808036h
Reserved	808027h	808037h
Timer Period	808028h	808038h
Reserved	808029h	808039h
Reserved	80802Ah	80803Ah
Reserved	80802Bh	80803Bh
Reserved	80802Ch	80803Ch
Reserved	80802Dh	80803Dh
Reserved	80802Eh	80803Eh
Reserved	80802Fh	80803Fh

รูปที่ 2-7 ตำแหน่งการแทนข้อมูลของตัวจับเวลา

ในแต่ละตัวจับเวลา จะมีรีจิสเตอร์การแทนข้อมูล 3 ชนิด ดังนี้

- รีจิสเตอร์ควบคุมส่วนกลาง (Global-control register) กำหนดโหมดการทำงาน (operating mode) ของตัวจับเวลา ตรวจสอบสถานะของตัวจับเวลา และ ควบคุมฟังก์ชันต่างๆ ของขาอินพุต/เอาต์พุตของตัวจับเวลา
- รีจิสเตอร์คาบเวลา (Period register) ระบุความถี่ทางสัญญาณของตัวจับเวลา
- รีจิสเตอร์ตัวนับ (Counter register) เก็บค่าในขณะปัจจุบันของตัวนับที่เพิ่มค่า (incrementing counter) ซึ่งสามารถเพิ่มค่าตัวจับเวลา โดยการนับขอบขาขึ้น หรือขอบขาลงของตัวนับสัญญาณนาฬิกาอินพุต (input clock counter) ถ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวนับเป็น 0 จะสามารถทำให้เกิดการอินเทอร์รัพต์ภายในได้เมื่อค่าของมันเท่ากับรีจิสเตอร์คาบเวลา โดยตัวสร้างสัญญาณพัลส์ (pulse generator) จะสร้างสัญญาณนาฬิกาภายนอก 2 ตัวคือ สัญญาณพัลส์ หรือ สัญญาณนาฬิกา

2.1.1.4.1.1 รีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา

(Timer Global-Control Register)

เป็นรีจิสเตอร์ 32 บิต บรรจุบิตควบคุมพอร์ตและทั้งหมด สำหรับตัวจับเวลา ตาราง 2-2 อธิบายบิตของรีจิสเตอร์ ชื่อ และฟังก์ชัน โดย บิต 3-0 เป็น บิตควบคุมพอร์ต; บิต 11-6 เป็นบิตควบคุมส่วนกลางของตัวจับเวลา รูปที่ 2-8 แสดงรีจิสเตอร์ 32 บิต จะสังเกตได้ว่าเมื่อตั้งใหม่ (reset) บิตทุกบิตจะถูกตั้งค่าเป็น 0 ยกเว้น DATIN ที่ถูกตั้งค่าด้วยค่าที่ได้จาก TCLK



R = Read, W = Write, xx = reserved bit, read as 0

รูปที่ 2-8 รีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา

ตาราง 2-2 สรุบบิตของรีจิสเตอร์ควบคุมส่วนกลางของตัวจับเวลา

Bit	Name	Reset Value	Function
0	FUNC	0	FUNC ควบคุมฟังก์ชันของ TCLK ถ้า FUNC = 0 แล้ว TCLK จะถูกกำหนดคล้ายพอร์ตอินพุต/เอาต์พุตแบบดิจิตอลอนเนกประสงค์ ถ้า FUNC = 1 แล้ว TCLK จะถูกกำหนดคล้ายขาตัวจับเวลา (ดูรูปที่ 2-9 สำหรับอธิบายความสัมพันธ์ระหว่าง FUNC และ CLKSRC)
1	I/O	0	ถ้า FUNC = 0 และ CLKSRC = 0 แล้ว TCLK ถูกกำหนดคล้ายขาอินพุต/เอาต์พุตอนเนกประสงค์ ในกรณีที่ I/O = 0 แล้ว TCLK ถูกกำหนดคล้ายขาอินพุตอนเนกประสงค์ ถ้า I/O = 1 แล้ว TCLK ถูกกำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีฉุกเฉินเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2	DATOUT	0	DATOUT เป็นตัวกำหนด TCLK เมื่อ TMS320C3x อยู่ในโหมดพอร์ตอินพุต/เอาต์พุต สามารถใช้ DATOUT เช่นเดียวกับอินพุตไปสู่ตัวจับเวลา
3	DATIN	x'	อินพุตข้อมูลบน TCLK หรือ DATOUT การเขียนไม่มีผลใดๆ
5-4	Reserved	0-0	สำรอง
6	GO	0	บิต GO ตั้งและเริ่มการทำงานของตัวจับเวลา-ตัวนับใหม่ เมื่อ GO = 1 และตัวจับเวลาไม่ถูกคงค่า (hold) ไว้ ตัวนับจะถูกทำให้เป็น 0 และเริ่มเพิ่มค่าในขอบขาขึ้นถัดไปของสัญญาณนาฬิกาอินพุตของตัวจับเวลา โดยที่บิต GO นี้จะถูกทำให้ว่าง (clear) บนขอบขาขึ้นเดิม ถ้า GO = 0 จะไม่มีผลต่อตัวจับเวลา
7	$\overline{\text{HLD}}$	0	ตัวนับจะคงค่าสัญญาณ เมื่อบิตนี้เป็น 0 โดยที่ตัวนับจะไม่ทำงานและถูกคงค่าในสถานะปัจจุบัน ถ้าตัวจับเวลากำลังกำหนด TCLK แล้ว สถานะของ TCLK ถูกคงค่าด้วยตัวนับภายในที่ถูกหารด้วย 2 ถูกคงค่าด้วย ดังนั้นตัวนับจะสามารถดำเนินต่อไปได้เมื่อ $\overline{\text{HLD}}$ ถูกตั้งค่าเป็น 1 สามารถอ่านและแก้ไขรีจิสเตอร์ของตัวจับเวลา ในขณะที่ตัวจับเวลากำลังถูกคงค่าได้ แต่ RESET มีลำดับความสำคัญ (priority) มากกว่า $\overline{\text{HLD}}$ ตาราง 2-3 แสดงผลของการเขียน GO และ $\overline{\text{HLD}}$
	$\overline{\text{C/P}}$	0	ควบคุมโหมดสัญญาณนาฬิกา/สัญญาณพัลส์ เมื่อ $\overline{\text{C/P}} = 1$ โหมดสัญญาณนาฬิกา จะถูกเลือกและสัญญาณแฟลคของ TSTAT และเอาต์พุตภายนอกจะมีค่ารอบการทำงาน (duty cycle) 50% เมื่อ $\overline{\text{C/P}} = 0$ แฟลคสถานะและเอาต์พุตภายนอกจะถูกกระตุ้น (active) สำหรับ 1 รอบของ HI: ระหว่างแต่ละคาบเวลาของตัวจับเวลา (ดูรูปที่ 2-10)
9	CLKSRC	0	แหล่งกำเนิด (Source) เฉพาะของสัญญาณนาฬิกาของตัวจับเวลา เมื่อ CLKSRC = 1, สัญญาณนาฬิกาภายในเกี่ยวข้องกับควมถี่ที่เท่ากับ 1.5 ของความถี่ของ HI ถูกใช้ในการเพิ่มของตัวนับ โดยที่บิต INV ไปไม่มีผลกับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในกรณีฉุกเฉินเท่านั้น โดยที่บิต INV ไปไม่มีผลกับด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

			แหล่งกำเนิดสัญญาณฟิกาภายใน เมื่อ CLKSRC = 0 คุณสามารถใช้สัญญาณภายนอก จากขา TCLK เพื่อเพิ่มตัวนับ. สัญญาณนาฬิกาภายนอกจะถูกทำให้สอดคล้องกัน (synchronize) กับภายใน ดังนั้นการอนุญาตให้แหล่งกำเนิดสัญญาณฟิกาที่ไม่สอดคล้องจากภายนอกที่ซึ่งไม่เกินค่าสูงสุดที่กำหนด เป็นความถี่สัญญาณนาฬิกาภายนอกจะน้อยกว่า $f(H1) / 2$ (ดูรูปที่ 2-9 สำหรับความสัมพันธ์ FUNC และ CLKSRC)
10	INV	0	บิตควบคุมอินเวอร์เตอร์ (Inverter) ถ้าสัญญาณฟิกาภายนอกถูกใช้และ INV = 1 แล้วสัญญาณฟิกาภายนอกจะถูกเปลี่ยน (invert) เสมือนเป็นตัวนับ ถ้าเอาท์พุทของตัวกำเนิดสัญญาณพัลซ์ถูกกำหนดเส้นทางไปสู่ TCLK และ INV = 1 แล้วจะเอาท์พุทจะถูกเปลี่ยนก่อนถูกส่งไป TCLK ถ้า INV = 0 แล้วจะไม่มีการเปลี่ยนแปลงบนอินพุท: หรือเอาท์พุทของตัวจับเวลา โดยที่บิต INV จะมีผลเมื่อ TCLK ถูกใช้ในโหมดพอร์ตอินพุท/เอาท์พุท
11	TSTAT	0	บิตแสดงสถานะของตัวจับเวลา โดยจะติดตามเอาท์พุทของขา TCLK ที่ไม่ถูกเปลี่ยน แฟล็กนี้จะตั้งค่าอินเทอร์รัพต์ โดยการส่งผ่านจาก 0 เป็น 1 ในการเขียนไม่มีผล
31-12	Reserved	0-0	สำรอง


x¹=0 or 1

61496

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-9 โหมดของตัวจับเวลาที่กำหนดโดย CLKSRC และ FUNC



รูปที่ 2-10 ช่วงเวลาของตัวจับเวลา (Timer Timing)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราของการส่งสัญญาณของตัวจับเวลา กำหนดโดยความถี่ของสัญญาณนาฬิกาอินพุตของตัวจับเวลาและรีจิสเตอร์คาบเวลาของตัวจับเวลา ดังสมการข้างล่าง โดยมีผลทั้งสัญญาณนาฬิกาของตัวจับเวลาภายในหรือภายนอกก็ได้

$$f(\text{pulse mode}) = f(\text{timer clock}) / \text{period register}$$

$$f(\text{clock mode}) = f(\text{timer clock}) / (2 \times \text{period register})$$

ตาราง 2-3 ผลลัพธ์ของการเขียนโดยระบุค่าของ GO และ $\overline{\text{HLD}}$

GO	$\overline{\text{HLD}}$	RESULT
0	0	ทุกๆ การทำงานของตัวจับเวลาจะถูกคงค่าไว้ และไม่มี การแสดงค่าตั้งใหม่
0	1	ตัวจับเวลา เกิดจากสภาวะก่อนการเขียน
1	0	ทุกๆ การทำงานของตัวจับเวลาจะถูกคงค่า รวมถึงการทำให้เป็น 0 ของตัวนับ และบิต GO จะไม่ถูกทำให้ว่างจนกว่าตัวจับเวลาจะไม่ถูกคงค่าไว้
1	1	ตัวจับเวลา ตั้งค่าใหม่ และเริ่มการทำงาน

2.1.1.4.1.2 การอินเทอร์รัพต์ตัวจับเวลา (Timer interrupts)

การอินเทอร์รัพต์ตัวจับเวลา จะถูกสร้างเมื่อใดก็ตามที่บิต TSTAT ของรีจิสเตอร์ควบคุมตัวจับเวลาเปลี่ยนจาก 0 เป็น 1 โดยที่ความถี่ของการอินเทอร์รัพต์ จะขึ้นอยู่กับว่าจะตั้งค่าให้ตัวจับเวลาอยู่ในโหมดใด

- ในโหมดสัญญาณพัลซ์. ความถี่อินเทอร์รัพต์ จะเป็นตามสมการ

$$f(\text{interrupt}) = f(\text{timer clock}) / \text{period register}$$

$$\text{โดยที่ } f(\text{interrupt}) = \text{timer frequency}$$

$$f(\text{timer clock}) = \text{interrupt frequency}$$

- ในโหมดสัญญาณนาฬิกา. ความถี่อินเทอร์รัพต์ จะเป็นตามสมการ

$$f(\text{interrupt}) = f(\text{timer clock}) / (2 \times \text{period register}),$$

$$\text{โดยที่ } f(\text{interrupt}) = \text{timer frequency}$$

$$f(\text{timer clock}) = \text{interrupt frequency}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1.4.3 พอร์ตอนุกรม (Serial Port)

พอร์ตอนุกรม 2 ทิศทางทั้ง 2 ตัวจะไม่ขึ้นต่อกัน โดยมีส่วนประกอบของรีจิสเตอร์ควบคุม ที่ควบคุมแต่ละพอร์ตเหมือนกัน แต่ละพอร์ตอนุกรมสามารถกำหนดให้ส่งผ่านข้อมูลต่อเวิร์ด 8 16 24 หรือ 32บิต ส่วนสัญญาณนาฬิกาสำหรับแต่ละพอร์ตอนุกรม เกิดได้จากทั้งภายในและภายนอก ขาของพอร์ตอนุกรมสามารถกำหนดให้เป็นตัวจับเวลาได้ด้วย ส่วนโหมดพิเศษ: แชนด์เชค (handshake) จะอนุญาตให้ TMS320C3x ทำการติดต่อพอร์ตอนุกรมได้อย่างไม่มีการผิดพลาด

2.1.1.4.4 การเข้าถึงหน่วยความจำโดยตรง (Direct Memory Access: DMA)

ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรงบนชิป สามารถอ่านหรือเขียนลงตำแหน่งต่างๆ ใน แผนที่หน่วยความจำ โดยไม่เข้าไปแทรกแซงการทำงานของหน่วยประมวลผลกลาง ดังนั้น TMS320C3x สามารถอินเตอร์เฟสกับหน่วยความจำภายนอกและอุปกรณ์ภายนอก โดยผ่านทางหน่วยประมวลผลหลักซึ่งข้อมูลนั้นจะไม่ถูกลดทอนลง ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง จะบรรจุตัวสร้างตำแหน่ง (address generator) ของตัวเอง รีจิสเตอร์ต้นกำเนิดและจุดหมาย และตัวนับการส่งย้ายข้อมูล (transfer counter) บัสของตำแหน่งและบัสของข้อมูลของการเข้าถึงหน่วยความจำหน้าที่พิเศษ จะลดขนาดความขัดแย้งระหว่างหน่วยประมวลผลกลาง และตัวควบคุมการเข้าถึงหน่วยความจำให้น้อยลง การทำงานของการเข้าถึงหน่วยความจำประกอบด้วยบล็อก หรือเวิร์ดเดียว ส่งย้ายไปยังหรือไปจากหน่วยความจำ รูปที่ 2-11 แสดง ตัวควบคุมการเข้าถึงหน่วยความจำกับบัสที่สัมพันธ์กัน



รูปที่ 2-11 ตัวควบคุมการเข้าถึงหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 โครงสร้างของ TMS320C3x DSP Starter Kit

2.1.2.1 โครงสร้างของ DSK

- TMS320C31 เป็น DSP อิงครรชนี่
- คำสั่งมีเวลาครบรอบ (cycle time) 40 นาโนวินาที 50 ล้านคำสั่งอิงครรชนี่ต่อวินาที (MFLOPS) 25 ล้านคำสั่งต่อวินาที (MIPS)
- อินเตอร์เฟซพอร์ตเครื่องพิมพ์แบบขนาน (parallel printer port interface) ที่เป็นมาตรฐานหรือพัฒนาแล้ว เพื่อต่อกับเครื่องคอมพิวเตอร์แม่ (host PCTM) และ TMS320C31 ติดต่อกับโปรแกรมของเครื่องคอมพิวเตอร์ได้
- รับข้อมูลอนาลอกโดยผ่านวงจรอินเตอร์เฟซแบบอนาลอก (AIC) TLC32040
 - อัตราตัวแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (ADC) และตัวแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (DAC) สามารถเปลี่ยนแปลงพิสัยแบบพลวัตได้ 14 บิตใน 20000 ตัวอย่างต่อวินาที
 - มีฟิลเตอร์สร้างเอาท์พุทใหม่ และสามารถบายพาส (bypass) ได้ ตัวเก็บประจุแบบสวิตช์ (switched-capacitor) ป้องกันสัญญาณรบกวน เป็นอินพุทฟิลเตอร์
- ใช้คอนเนคเตอร์ปลั๊กแบบ RCA มาตรฐาน สำหรับอนาลอกอินพุทและเอาท์พุท
- คอนเนคเตอร์อีมูเลเตอร์ XDS510
- คอนเนคเตอร์เพิ่มเติมที่กำหนดค่า TMS320C31 ทั้งหมดสำหรับใช้กับบอร์ด DSK ตัวลูก

2.1.2.2 ภาพรวมของ DSK


รูปที่ 2-12 แสดงบล็อกไดอะแกรมของฮาร์ดแวร์ TMS320C3x DSK. รูปที่ 2-13 แสดงส่วนประกอบพื้นฐานของ DSK ดังนี้

- DSP รุ่น TMS320C31
- วงจรอินเตอร์เฟซแบบอนาลอก TLC32040
- คอนเนคเตอร์เพิ่มเติม
- สัญญาณนาฬิกาของระบบ (System clock)
- อินเตอร์เฟซพอร์ตของเครื่องพิมพ์แบบขนาน
- ไฟแสดงผลสามสี (Tri-color LED)


เส้นทางสัญญาณทั้งหมดของ TMS320C3x จะไปยังคอนเนคเตอร์เพิ่มเติม โดยคอนเนคเตอร์เพิ่มเติมจะรวมทั้ง เฮดเดอร์ (header) 32 ขา 4 ตัว บล็อกจัมเปอร์ (jumper block) 11 ขา 1 ตัว และเฮดเดอร์ XDS510 12 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรอินเทอร์เฟซแบบอนาล็อก TLC32040 อินเทอร์เฟซกับพอร์ตอนุกรมของ TMS320C3x โดยบล็อกจัมเปอร์จะอนุญาตให้เคลื่อนย้ายการติดต่อไปตามพอร์ตอนุกรมเพื่อไปยังการ์ด DSK ตัวลูกที่จะจ่ายไฟ ใช้ คอนเนคเตอร์อาร์ซีเอ 2 ตัวเป็นอนาล็อกอินพุตและเอาต์พุตของบอร์ด



รูปที่ 2-12 บล็อกไดอะแกรมของ TMS320C3x



รูปที่ 2-13 แสดงส่วนประกอบพื้นฐานของ DSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2.3 วงจรเชื่อมต่อสัญญาณอนาล็อก

การใช้ดีเอสพีในการประยุกต์ใช้งานนั้นจะต้องมีส่วนประกอบที่สำคัญคือ ตัวเชื่อมที่ต่อสัญญาณอนาล็อกเพื่อจะติดต่อกับสัญญาณอินพุตอนาล็อกและสัญญาณเอาต์พุตอนาล็อก ด้านอินพุตจะมีวงจรกรองและวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลที่มีช่วงความถี่ผ่านไม่เกินครึ่งหนึ่งของความถี่ซैंคตัวอย่าง (Sampling frequency) ซึ่งตามทฤษฎีซैंคตัวอย่าง ความถี่ที่ใช้ซैंคตัวอย่าง ต้องมีค่าอย่างน้อยมากกว่า 2 เท่าของความถี่สูงสุดในสัญญาณ

$$F_s > 2f$$

วงจรเชื่อมต่อสัญญาณอนาล็อก (Analog interface circuit ; AIC) ของ DSK คือ TLC32040 ซึ่งจะเชื่อมต่อกับพอร์ตอนุกรมของ TMS320C31 มีลักษณะดังรูปที่ 2-14



รูปที่ 2-14 แสดงบล็อกโคอะแกรมของวงจรเชื่อมต่อสัญญาณอนาล็อก

ลักษณะและส่วนประกอบที่สำคัญดังนี้ คือ

- มี 2 อินพุต (IN+ IN-, AUX IN- AUX IN-)

IN สามารถต่อใช้งานได้โดยใช้งานผ่านตัวคอนเนคเตอร์ RCA บนบอร์ด DSK ส่วนAUX IN สามารถต่อใช้งานผ่านขา 3 จาก JP3 โดยการเลือกใช้งานระหว่าง IN และ AUX IN สามารถเลือกใช้ได้จากบิตควบคุมที่จะกล่าวถึงต่อไป

- มี 1 เอาท์พุต (OUT+ , OUT -)

OUT สามารถต่อใช้งานได้โดยใช้งานผ่านตัวคอนเนคเตอร์ RCA บนบอร์ดDSKเช่นเดียวกับ


เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ตัวแปลงสัญญาณอนาลอกเป็นดิจิทัล และตัวแปลงสัญญาณดิจิทัลเป็นอนาลอก ขนาด 14 บิต
 - วงจรกรองความถี่อินพุตและวงจรกรองความถี่เอาต์พุต (Switched-capacity antialiasing input filter & Reconstruction output filter)
 - วงจรกรองความถี่อินพุตเป็นวงจรกรองความถี่ที่ทำให้ช่วงความถี่ผ่าน (bandpass filter) ที่จะให้ความถี่ผ่าน ในช่วง $200 \text{ Hz} < f < 3.4 \text{ kHz}$ สามารถเลือกใช้งานหรือไม่ก็ได้โดยผ่านการควบคุมด้วยบิตควบคุม นอกจากนี้วงจรกรองความถี่อินพุตยังสามารถปรับความถี่สำหรับความถี่ cut off หรือ bandwidth ที่ได้ออกแบบเอาไว้ โดยจะขึ้นอยู่กับความถี่ช่วงชักตัวอย่าง วงจรกรองความถี่เอาต์พุต เป็นวงจรกรองความถี่แบบความถี่ต่ำผ่าน (low-pass filter) โดยจะยอมให้มีความถี่ต่ำกว่า 3.4 kHz ผ่าน โดยไม่สามารถปรับค่าต่างๆ ได้
 - ใช้เทคโนโลยี CMOS
 - ความถี่ชักตัวอย่างสามารถโปรแกรมได้จนถึง 20 kHz
 - ความถี่ Master clock เป็นตัวที่กำหนดสัญญาณทุกอย่างในวงจรเชื่อมต่อนสัญญาณอนาลอก Master clock จะได้รับสัญญาณมาจากตัวจับเวลา 0 ของ TMS320C31
 - Shift Clock เป็นสัญญาณที่ได้มาจากการหาร Master clock ด้วย 4 ใช้สำหรับเป็นสัญญาณนาฬิกาของการส่งข้อมูลแบบอนุกรมของ วงจรเชื่อมต่อนสัญญาณอนาลอก และ TMS320C31
 - ขา DR เป็นขาที่ใช้ในการส่งข้อมูลจากวงจรเชื่อมต่อนสัญญาณอนาลอก ไปที่พอร์ตอนุกรมของ TMS320C31 โดยการส่งเป็นจังหวะเดียวกับความถี่ Shift clock
 - ขา DX เป็นขาที่ใช้ในการรับข้อมูลจากพอร์ตอนุกรมของ TMS320C31 ไปที่วงจรเชื่อมต่อนสัญญาณอนาลอก โดยการส่งเป็นจังหวะเดียวกับความถี่ Shift clock
 - ขา FSR สัญญาณของ FSR จะเป็นสถานะต่ำระหว่างการส่งข้อมูล เมื่อ FSR เป็นสถานะต่ำ TMS320C31 จะเริ่มการรับบิตจากวงจรเชื่อมต่อนสัญญาณอนาลอก ผ่าน DR ของวงจรเชื่อมต่อนสัญญาณอนาลอก บิต MSB ของ DR จะถูกส่งไปที่ FSR จะเป็นสถานะต่ำ FSR จะไม่เกิดขึ้นหลังจากการติดต่อแบบ Secondary
 - ขา FSX สัญญาณของ FSX จะเป็นต่ำเมื่อพอร์ตอนุกรมของ TMS320C31 เริ่มการส่งบิต ไปยังวงจรเชื่อมต่อนสัญญาณอนาลอก ผ่าน DX ของวงจรเชื่อมต่อนสัญญาณอนาลอก ในการติดตั้งทั้งหมด FSX จะมีสถานะต่ำระหว่างการส่ง
 - รีเซต ฟังก์ชันรีเซตใช้สำหรับการกำหนดค่าเริ่มต้นให้กับ TA, TA', TB, RA, RA', RB และ รีจิสเตอร์ควบคุม ฟังก์ชันรีเซตนี้จะกำหนดค่าเริ่มต้นของการติดต่อแบบอนุกรมระหว่างวงจรเชื่อมต่อนสัญญาณอนาลอก และ DSP หลังจากมี negative-going pulse มาที่ขา RESET รีจิสเตอร์ของวงจรเชื่อมต่อนสัญญาณอนาลอกจะถูกกำหนดค่าทำให้สร้างอัตราการแปลงข้อมูลเท่ากับ 8- kHz และมี Master clock เท่ากับ 5.184 MHz รีเซตฟังก์ชันรีเซตใช้สำหรับกำหนดค่าเริ่มต้นให้กับ TA, TA' ด้านการคำนวณ
- ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TB, RA, RA', RB และรีจิสเตอร์ควบคุม ฟังก์ชันรีเซตนี้จะกำหนดค่าเริ่มต้นของการติดต่อแบบอนุกรมระหว่าง วงจรเชื่อมต่อสัญญาณอนาล็อก และ DSP หลังจากมี negative-going pulse มาที่ขา RESET รีจิสเตอร์ของวงจรเชื่อมต่อสัญญาณอนาล็อก จะถูกกำหนดค่าทำให้สร้างอัตราการแปลงข้อมูลเท่ากับ 8 kHz และมีmaster clock เท่ากับ 5.184 MHz

2.1.2.4 การใช้งานและควบคุมวงจรเชื่อมต่อสัญญาณอนาล็อก

การส่งข้อมูลเกิดขึ้นผ่าน DR และ DX ซึ่งเป็นรีจิสเตอร์อนุกรมของ วงจรเชื่อมต่อสัญญาณอนาล็อก ซึ่งการส่งข้อมูลแต่ละครั้งจะมีรูปแบบการส่งดังรูปที่ 2-15 คือ



รูปที่ 2-15 รูปแบบของบิตในการส่งข้อมูลของ DR หรือ DX

LSBs	Mode
00	Tx Counter A • TA, Rx Counter A • RA Tx Counter B • TB, Rx Counter B • RB
01	Tx Counter A • TA + TA, Rx Counter A • RA + RA Tx Counter B • TB, Rx Counter B • RB
10	Tx Counter A • TA - TA, Rx Counter A • RA - RA Tx Counter B • TB, Rx Counter B • RB
11	Tx Counter A • TA, Rx Counter A • RA Tx Counter B • TB, Rx Counter B • RB

รูปที่ 2-16 แสดงบิตควบคุม D0, D1 ของการส่งข้อมูลในแต่ละแบบ

จากรูปที่ 2- 16 บิต D0 และ D1 ใช้สำหรับควบคุมฟังก์ชันการทำงานของการสื่อสาร โดยถ้า D1 , D0 มีค่าเท่ากับ 0 (โหมดที่ 1) จะเป็นการส่งแบบปกติ แต่ถ้ามีค่าเท่า 1 ทั้งสองตัว (โหมด 4) ทำให้เกิดการร้องขอการส่งแบบ secondary ซึ่งทำให้เกิดการส่งแบบ secondary ตามมาหลังจาก shift clock 4 ลูก ซึ่งการส่งแบบ secondary เป็นการส่งคำสั่งควบคุมเพื่อกำหนดค่าเริ่มต้น และควบคุมวงจรเชื่อมต่อสัญญาณอนาล็อก โดยจะส่งหนึ่งครั้ง และจะกลับไปเป็นการส่งแบบปกติตามเดิม ส่งในกรณีที่มีตัวใดตัวหนึ่งเป็น 0 และอีกตัวเป็น 1 จะทำให้เกิดการเปลี่ยนความถี่การซักราค่าตัวอย่างในคาบถัดไป ส่วนการส่งในโหมด 2 และ 3 ใช้เพื่อเป็นการเพิ่ม หรือลดความถี่ซักราค่าตัวอย่างโดยการลด หรือเพิ่มคาบการซักราค่าตัวอย่าง ซึ่งจะใช้อย่างมากในการประยุกต์ใช้กับโมเด็ม

การส่งแบบ Secondary จะส่งรีจิสเตอร์ A ซึ่งประกอบด้วย TA, RA รีจิสเตอร์ B ซึ่งประกอบด้วย TB, RB รีจิสเตอร์ A' ซึ่งประกอบด้วย TA', RA' และบิตควบคุม ซึ่งจะควบคุมการทำงานของวงจรเชื่อมต่อสัญญาณอนาล็อก ค่า TA, TB สามารถนำมาใช้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ออกแบบค่าความถี่ของวงจรกรองสัญญาณอินพุต (Switched-capacitor filter frequency) ได้โดยคิดจาก

$$\text{SCF Clock Frequency} = \text{Master Clock Frequency} / (2 * \text{TA})$$

เพื่อให้วงจรกรองความถี่อินพุตมีการทำงานตามคุณลักษณะของฟังก์ชันถ่ายโอน จะต้องมีความถี่ Switched-capacitor clock เท่ากับ 288 kHz ซึ่งจะทำให้มี bandwidth หรือความถี่ cut-off เท่ากับ 3600 Hz

- ออกแบบค่าความถี่การซีกค่าตัวอย่าง (Sampling Frequency)

$$\text{Sampling Frequency} = \text{Master Clock Frequency} / (2 * \text{TA} * \text{TB})$$

ส่วนค่า Shift Clock หาได้จาก

$$\text{Shift Clock} = \text{Master Clock} / 4$$

สำหรับค่า TA และ TB จะใช้ในส่วนของการแปลงสัญญาณอนาลอกเป็นดิจิทัล ส่วน RA และ RB จะใช้ในส่วนองเดียวกันในส่วนของการแปลงสัญญาณดิจิทัลเป็นอนาลอกรูปแบบการส่งของ Secondary Communication คือ

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
X	X	TA register value (unsigned)					X	X	RA register value (unsigned)					0	0
X	TA register value (signed 2s complement)					X	RA register value (signed 2s complement)					0	0		
X	TE register value (unsigned)					X	RB register value (unsigned)					1	0		
X	X	X	X	X	X	X	X	Control register					1	0	

ตารางที่ 2-6 แสดงรูปแบบการส่งแบบ Secondary

บิตควบคุมมีดังนี้ คือ

D2 = 0/1 ใช้/ไม่ใช้ วงจรกรองสัญญาณอินพุต

D3 = 0/1 ใช้/ไม่ใช้ ฟังก์ชันวนลูป

D4 = 0/1 ใช้/ไม่ใช้ AUX IN + และ AUX IN -

D5 = 0/1 ซิงโครไนส์ / อะซิงโครไนส์ การส่ง และ การรับ

D6 = 0/1 บิตควบคุมอัตราขยาย ซึ่งจะมีค่าดังรูปที่ 2-16

INPUT CONFIGGURATIONS	CONTROL REGISTER BITS	CONTROL REGISTER BITS	ANALOG INPUT	A/D CONVERSION RESULT
	d6	d7		
ANALOG INPUT	1	1	± 3 V	Half scale
	0	0	± 3 V	Half scale
	1	0	± 3 V	Full scale
	0	1	± 1.5V	Full scale

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 หลักการและทฤษฎีที่ใช้ในการออกแบบการหาค่าพารามิเตอร์ของตัวควบคุมแบบ Adaptive PID

2.2.1 ความรู้เบื้องต้นเกี่ยวกับระบบควบคุมป้อนกลับ

หลักการของระบบควบคุมป้อนกลับนั้น เกิดมานานกว่า 2000 ปีแล้ว แต่ไม่ได้ถูกนำมาใช้ในอุตสาหกรรม จนกระทั่งเมื่อประมาณ 200 ปีที่แล้ว เจมส์ วัตต์ ได้นำเอาหลักการดังกล่าวมาทำการสร้างเครื่องควบคุมความเร็วให้กับเครื่องจักรไอน้ำ จากนั้นอุตสาหกรรมมากมาย ได้หันมาให้ความสนใจและนำมาใช้กันอย่างแพร่หลายจนถึงปัจจุบัน ระบบควบคุมแบบป้อนกลับนี้อาจจะเรียกอีกอย่างหนึ่งว่า “ระบบควบคุมวงปิด หรือ ระบบควบคุมแบบอัตโนมัติ”

ระบบควบคุมทางอุตสาหกรรมแบบป้อนกลับโดยทั่วไปประกอบด้วยส่วนประกอบสำคัญ 4 ส่วน ดังนี้

2.2.1.1 ตัวควบคุม (controller) เป็นเครื่องมือหรืออุปกรณ์ที่ใช้ในการสร้างสัญญาณควบคุม เพื่อทำหน้าที่ควบคุมให้กระบวนการที่ต้องการควบคุมมี เอาท์พุทหรือผลตอบสนองเป็นไปตามความต้องการ โดยทั่วไปตัวควบคุมมีหลายชนิด เช่น ตัวควบคุมแบบ เปิด-ปิด ตัวควบคุมแบบ พี ตัวควบคุมแบบ ไอ ตัวควบคุมแบบ ดี หรือ ใช้ตัวควบคุมหลายๆชนิดร่วมกัน เช่น ตัวควบคุมแบบ พีไอ ตัวควบคุมแบบ พีดี หรือ ตัวควบคุมแบบ พีไอดี เป็นต้น


2.2.1.2 อุปกรณ์ควบคุมสุดท้าย (Final Control Element) คือ อุปกรณ์ที่ทำหน้าที่ปรับสถานะของกระบวนการ ด้วยการเปลี่ยนแปลงค่าตัวแปรปรับกระบวนการ ตามคำสั่งหรือสัญญาณที่ได้รับจากตัวควบคุม อุปกรณ์ควบคุมสุดท้ายนั้นมีอยู่หลายชนิดด้วยกัน เช่น วาล์วควบคุม อินเวอเตอร์ หรือ แอคทูเอเตอร์ ทั่วไป ๆ

2.2.1.3 กระบวนการ (Plant or Process) หมายถึง ระบบหรือกระบวนการทางฟิสิกส์ที่ต้องการควบคุมให้มีสถานะเป็นไปตามต้องการ เช่น การควบคุมความเร็วของ มอเตอร์ การควบคุมตำแหน่งของ มอเตอร์ การควบคุมระดับของเหลว การควบคุมอุณหภูมิ เป็นต้น

2.2.1.4 อุปกรณ์วัด (Measuring Instruments) หมายถึง อุปกรณ์ที่ใช้วัดค่าทางฟิสิกส์ของเอาท์พุทของระบบ แล้วเปลี่ยนไปเป็นปริมาณที่เราต้องการ เพื่อใช้เป็นป้อนสัญญาณกลับให้กับระบบ อุปกรณ์วัดทั่วไปมีหลายชนิด เช่น ทาโคมิเตอร์ใช้วัดค่าความเร็วรอบให้ออกมาอยู่ในรูปของสัญญาณไฟฟ้า เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยระบบควบคุมป้อนกลับทั่วๆ ไป จะมี บล็อกไดอะแกรม ดังรูป 2-18



รูปที่ 2-18 ระบบควบคุมป้อนกลับทั่วๆ ไป

2.2.2 วิธีการควบคุมแบบต่าง

2.2.2.1 ตัวควบคุมแบบ PID (PID Controller)



รูปที่ 2-19 บล็อกไดอะแกรมแสดงค่าความคลาดเคลื่อน

จากรูป ที่ 2-19 แสดงถึงค่าความคลาดเคลื่อน ซึ่งเป็นผลต่างของค่าอินพุต R และค่าเอาต์พุต C ค่าความคลาดเคลื่อนนี้จะถูกส่งไปที่ตัวควบคุมแบบพีไอดี และตัวควบคุมจะคำนวณสัญญาณความคลาดเคลื่อน และส่งสัญญาณ M เพื่อไปควบคุมระบบ โดย M จะมีค่าดังนี้

$$M(t) = K_p e(t) + K_i \int e(t) dt + K_d (de(t)/dt) \quad \text{---(1)}$$

หาฟังก์ชันถ่ายโอนของตัวควบคุมแบบพีไอดี จะได้

$$G_c(s) = M(s)/E(s) = K_p + K_i/s + K_d s = (K_d s^2 + K_p s + K_i)/s \quad \text{--- (2)}$$

เมื่อ K_p คือ ค่าขยาย proportional


K_i คือ ค่าขยาย integral

K_d คือ ค่าขยาย derivative

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3.2 การควบคุมแบบดิจิทัล (Digital Controller)

การควบคุมแบบดิจิทัลมีบล็อกไดอะแกรมดังรูป



รูปที่ 2-20 บล็อกแสดงการควบคุมแบบดิจิทัล

จากรูป $R(s)$	คือ	อินพุทของระบบ หรือ set point ของระบบ
$C(s)$	คือ	เอาต์พุทของระบบ
$G_c(z)$	คือ	ฟังก์ชันถ่ายโอนของตัวควบคุมแบบดิจิทัล
$G(s)$	คือ	ฟังก์ชันถ่ายโอนของกระบวนการ
$H(s)$	คือ	ฟังก์ชันถ่ายโอนของอุปกรณ์วัด

ตัวควบคุมแบบดิจิทัลพีไอดี จะมีสมการดังนี้

$$G_c(z) = K_p + K_i \frac{Tz+1}{2z-1} + K_d \frac{z-1}{Tz}$$

$$= \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1-z^{-1}} \quad \text{---(3)}$$

เมื่อ

$$a_0 = K_p + K_i \frac{T}{2} + \frac{K_d}{T}$$

$$a_1 = -K_p + K_i \frac{T}{2} - \frac{2K_d}{T}$$

$$a_2 = \frac{K_d}{T}$$

โดยที่ K_p , K_i , K_d คือ ค่าพารามิเตอร์ proportional integral และ derivative ของตัวควบคุม และ T คือ sampling period และเพื่อความสะดวกในการเขียนโปรแกรม เราจึงกำหนดให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$G_c(z) = G_p(z) \frac{M(z)}{M(z)} = \frac{Y(z)}{X(z)}$$

ที่ซึ่ง $X(z)$, $Y(z)$ เป็นอินพุทและเอาต์พุทของตัวควบคุมบน z -domain ดังนั้นได้

$$Y(z) = (a_0 + a_1 z^{-1} + a_2 z^{-2}) M(z) \quad \text{--- (4)}$$

และ

$$X(z) = (1 - z^{-1}) M(z) \quad \text{--- (5)}$$

ใช้การแปลงแซดแบบผกผันจะได้


$$y(k) = a_0 m(k) + a_1 m(k-1) + a_2 m(k-2) \quad \text{--- (6)}$$

และ

$$m(k) = x(k) + m(k-1) \quad \text{--- (7)}$$

จากสมการจะเห็นได้ว่า เมื่อได้เอาต์พุทใหม่ เอาต์พุทจะถูกส่งกลับไปคำนวณค่าความคลาดเคลื่อนอีกครั้ง และตัวควบคุมก็จะหาสัญญาณควบคุมใหม่เป็นเช่นนี้ตลอดไป

2.2.3.3 การควบคุมแบบ Adaptive PID (Adaptive PID Controller)




รูปที่ 2-21 แสดงการควบคุมแบบ Adaptive PID

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากแผนภาพของระบบควบคุมแบบ Adaptive จะประกอบด้วย 2 ส่วนหรือสองดูป คือ ส่วนแรก เป็นส่วนกำหนดค่าเริ่มต้นและค่าที่ปรับปรุงของค่าพารามิเตอร์พีไอดี ส่วนส่วนที่สอง เป็นส่วนที่ปรับปรุงค่าพารามิเตอร์ของตัวควบคุม ซึ่งกระบวนการนี้จะดำเนินต่อไปจนกระทั่ง สัญญาณerror e2 เข้าใกล้ค่า ศูนย์

ในรายละเอียดของตัวควบคุมซึ่งมีบอร์ดดีเอสเคเป็นศูนย์กลางนั้น จะมีอินพุตสอง ทางที่เข้ามา ทางแรกหรือPrimary Input (IOPRI) และอีกทางก็คือ Auxiliary Input (IOAUX) ซึ่งรายละเอียดที่ของส่วนควบคุมจากรูปที่ 2-26 จะถูกแสดงในรูปที่ 2-27 โดยที่ E1 และ y เป็นอินพุต และ เอาท์พุท ของตัวควบคุมพีไอดีดังรูป



รูปที่ 2-22 แสดงรายละเอียดของตัวควบคุมแบบ Adaptive PID

ดังนั้นจะได้ E2 เท่ากับ

$$E_2(z) = R(z) - Y(z) = R(z) - \frac{[a_0 + a_1 z^{-1} + a_2 z^{-2}]}{1 - z^{-1}} E_1(z) \quad \text{--- (8)}$$

เมื่อพิจารณาฟังก์ชันวัตถุประสงค์ในรูปกำลังสอง(Quadratic objective function) ของ สัญญาณความผิดพลาด $E_2(z)$ จะได้

$$J(a_0, a_1, a_2) = \frac{(E_2)^2}{2} = \frac{\left\{ R(z) - \left(\frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 - z^{-1}} \right) E_1(z) \right\}^2}{2} \quad \text{--- (9)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หากวัตถุประสงค์ในการควบคุม เพื่อปรับค่าพารามิเตอร์ของตัวควบคุมซึ่งทำให้ฟังก์ชัน วัตถุประสงค์นี้มีค่าน้อยที่สุด (Minimizing) พิจารณาอนุพันธ์ย่อยอันดับหนึ่งของฟังก์ชัน วัตถุประสงค์เทียบกับพารามิเตอร์ของตัวควบคุม จะได้

$$\begin{aligned} \frac{\partial J}{\partial a_0} &= -2R\left(\frac{1}{1-z^{-1}}\right)E_1 + 2\left(\frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1-z^{-1}}\right)\left(\frac{1}{1-z^{-1}}\right)E_1 \\ \frac{\partial J}{\partial a_1} &= -2R\left(\frac{z^{-1}}{1-z^{-1}}\right)E_1 + 2\left(\frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1-z^{-1}}\right)\left(\frac{z^{-1}}{1-z^{-1}}\right)E_1 \\ \frac{\partial J}{\partial a_2} &= -2R\left(\frac{z^{-2}}{1-z^{-1}}\right)E_1 + 2\left(\frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1-z^{-1}}\right)\left(\frac{z^{-2}}{1-z^{-1}}\right)E_1 \quad \text{--- (10)} \end{aligned}$$

เมื่อใช้การประมาณแบบอันดับหนึ่ง จะได้สมการ Negative gradient อย่างง่ายที่อยู่ในรูปผลคูณของสัญญาณอ้างอิง $R(s)$ และ สัญญาณค่าความผิดพลาด $E(s)$ แต่จากผลการทดลองที่อ้างอิงมา แสดงให้เห็นว่าถ้าเราใช้ ทั้ง E_1 และ E_2 จะทำให้การ convergence ดีกว่า ดังนั้น วิธีการที่ปรับปรุง Gradient จึงถูกใช้เป็นที่ไปตามนี้เพื่อใช้ในการปรับเปลี่ยนค่าพารามิเตอร์ ซึ่งข้อสรุปอันนี้ก็ตรงกับ general adaptive mechanism โดยอ้างอิงจากหนังสือ Servo Motor and Motion Control Using Digital Signal Processors ของ Y.Dote ดังนี้

$$\text{new parameter} = \text{old parameter} + (\text{bounded step size}) * (\text{function of input}) * (\text{function of error})$$

หรือเขียนในรูป

$$a_n(k+1) = a_n + \beta e_2(k)e_1(k-n) \quad n=0,1,2 \quad \text{--- (11)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบการทดลอง

ในการทดลองนี้จะเป็นการประยุกต์ใช้งานบอร์ด คีเอสเค ไปควบคุมกระบวนการ โดยกระบวนการในการทดลองนี้ เป็นการควบคุมความเร็วของมอเตอร์กระแสตรง โดยให้มีการควบคุมแบบหาค่าพารามิเตอร์ของการควบคุมแบบ Adaptive PID

3.1 กระบวนการที่จะทำการควบคุม

กระบวนการในการทดลองนี้ จะเป็นการควบคุมความเร็วของ มอเตอร์กระแสตรง โดยมี ส่วนประกอบของกระบวนการดังนี้


3.1.1 ชุดวงจรขับมอเตอร์ เป็นวงจรที่ใช้ไฟเลี้ยง +12 กับ -12 โวลต์ และใช้ V_c เป็นส่วนที่รับคำสั่งจาก เอาต์พุตของวงจรมหาสัญญาณที่ออกจากตัวควบคุม



รูปที่ 3-1 ชุดวงจรขับมอเตอร์


3.1.2 ชุดมอเตอร์และเจนเนอเรเตอร์ ประกอบด้วยมอเตอร์มีโพลตเป็นเจนเนอเรเตอร์ โดยเมื่อมอเตอร์หมุนก็จะทำให้เกิดการสร้างแรงดันไฟฟ้าเกิดขึ้น และนำแรงดันไฟฟ้านี้ไปต่อกับชุดของโพลต สำหรับดูผลการตอบสนอง เมื่อมีการเปลี่ยนแปลงที่โพลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-2 ชุดมอเตอร์และเจนเนอเรเตอร์


3.1.3 ชุดทาโคเจนเนอเรเตอร์ ชุดทาโคเจนเนอเรเตอร์นี้จะมี สัญญาณอินพุตเป็น สัญญาณ V_s ซึ่งเป็นสัญญาณไซน์ (sine) ที่ถูกสร้างออกมาจากเจนเนอเรเตอร์ที่ต่ออยู่กับมอเตอร์ โดยสัญญาณไซน์นี้จะแปรผัน โดยตรงกับความเร็วรอบของมอเตอร์ที่หมุน และชุดแทคโคเจนเนอเรเตอร์นี้จะมีสัญญาณเอาต์พุตเป็นสัญญาณดิซี โดยสัญญาณดิซีจะแปรผัน โดยตรงกับความถี่ของสัญญาณไซน์อินพุตที่เข้ามา กล่าวคือถ้าสัญญาณ V_s มีความถี่สูง ค่า V_{sp} ก็จะมีค่าสูงตามไปด้วย และเราจะนำสัญญาณ V_{sp} นี้เป็นสัญญาณที่ใช้ในการป้อนกลับ



รูปที่ 3-3 ชุดทาโคเจนเนอเรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.4 ชุดโหนด ประกอบด้วยชุดตัวต้านทานซึ่งเมื่อผลักสวิตช์จะทำให้ค่าระดับโวลต์ของ V_L ลดลงทำให้มอเตอร์หมุนช้าลงด้วย



รูปที่ 3-4 ชุดโหนด


3.2 วงจรที่ใช้ในการทดลอง

สัญญาณเอาต์พุตที่ได้จากบอร์ด มีค่าอยู่ระหว่าง - 3 โวลต์ ถึง 3 โวลต์ แต่เนื่องจากเราต้องการนำสัญญาณที่ได้มาควบคุมกระบวนการ เราจึงจำเป็นต้องขยายย่านการทำงานของสัญญาณเอาต์พุต

จากการทดลองดังรูป 3-5 ใส่ค่าอินพุต 0- 12 โวลต์ ให้กับกระบวนการ (V_c) จะได้ เอาต์พุต (V_{so}) ดังนี้


I/P (V_c)	O/P (V_{so})
0	0
1	0
2	0
3	1.1
4	1.8
5	2.45
6	3
7	3.5
8	3.6
9	3.6
10	3.6
11	3.6
12	3.6

ตารางที่ 3-1 ผลของความสัมพันธ์ระหว่างอินพุต V_c และเอาต์พุต V_{so}
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3-5 วงจรใช้ในการทดลอง หายงานการทำงานของกระบวนการ

จากผลการทดลองเราต้องการ O/P (V_{sp}) ในช่วง 0-3 โวลต์ (ควบคุมการหมุนทางบวกเท่านั้น) ดังนั้นเราจึงต้องการ I/P (V_c) ในช่วง 2-6 โวลต์ เพราะฉะนั้นจึงออกแบบวงจร Zero & Span ดังนี้ ดังนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3-6 วงจรขยายสัญญาณควบคุมแบบ (Zero & Span)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-8 การต่อวงจรที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากสัญญาณนี้ผ่านชุดขับมอเตอร์(Driver) ชุดมอเตอร์และเจนเนอเรเตอร์ (moter and generator) ชุดทาโคเจนเนอเรเตอร์ (tacho generator) ก็จะได้ V_{sp} ซึ่งเราจะนำสัญญาณที่ได้ นี้ไปลบกับสัญญาณset point ที่ตั้งไว้ได้เป็นสัญญาณ e , เพื่อส่งไปเข้าบอร์ดที่ขา 3 ของ JP3 วงจร ที่ใช้ในทีนี้ก็คือวงจร difference amplifierดังรูป



ในวงจรขยายวงจขยายสัญญาณควบคุมแบบ(Zero & Span) และวงจรขยายสัญญาณผลต่าง (difference amplifier) ได้ใช้ออปแอมป์เบอร์ 741 ขนาด 8 ขา เนื่องจากเป็นเบอร์ที่มีการใช้งานทั่วไป

3.3 การประยุกต์ใช้บอร์ด ดีเอสเค ตามหลักการและทฤษฎี

ในการทดลองนี้จะนำบอร์ด DSK ไปเป็นตัวควบคุมกระบวนการ โดยให้มีการควบคุมแบบ PID และแบบ Adaptive PID ตามหลักการและทฤษฎีที่ได้กล่าวไว้แล้วในบทที่2 โดยมีรูปวงจรดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


ผลการทดลอง

บทนี้ประกอบไปด้วยผลการทดลองการใช้วงจรเชื่อมต่ออนุลอก ผลการทดลองการควบคุมแบบพีไอดี และผลการทดลองการควบคุมแบบอะแดปทีฟ พีไอดี ดังนี้

4.1 ผลการทดลองการใช้วงจรเชื่อมต่อสัญญาณอนุลอก

4.1.1 การทดลองรับค่าเข้าบอร์ดดีเอสเค และส่งค่าเดิมออกมาจากบอร์ดดีเอสเค

โปรแกรมนี้จะรับค่าอินพุตที่คอนเนคเตอร์RCAอินพุต และส่งค่าเดิมออกไปที่คอนเนคเตอร์RCA เอาท์พุท ซึ่งสามารถที่จะใส่อินพุตเป็นสัญญาณsine wave ,square wave หรือ ramp wave ก็ได้ แต่ควรมีค่าความถี่อยู่ระหว่าง 500Hz จนถึง 3 kHz ซึ่งเอาท์พุทออกมาจะมีค่าตามอินพุต แต่จะมีความล่าช้าของสัญญาณอยู่บ้าง มีผังการทำงานดังต่อไปนี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานกว่าส่งข้อมูลเสร็จเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4- 1 ผังการทำงานของโปรแกรมรับค่า และส่งค่าเดิมออก

4.1.2 การทดลองผลของความถี่สัญญาณอินพุตที่มีผลต่อการล่าช้าของสัญญาณ


การทดลองจะทำการรับสัญญาณ sine wave ที่มีความถี่ต่างกันผ่านทางวงจรเชื่อมต่อสัญญาณอนาล็อก แล้วส่งออก จากนั้นหาการล่าช้าระหว่างสัญญาณที่เป็นอินพุตกับเอาต์พุต ซึ่งผลการทดลองได้ดังรูป

4.1.2.1 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 300 Hz ใช้คามถี่การซัดตัวอย่างเป็น 8 Hz ขนาด เวลาต่อช่อง เท่ากับ 1 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต




รูปที่ 4-2 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 300 Hz

4.1.2.2 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 600 Hz ใช้คามถี่การซัดตัวอย่างเป็น 8 Hz ขนาด เวลาต่อช่อง เท่ากับ 1 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 4-3 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 600 Hz
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2.3 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 900 Hz ใช้คามถี่การซ้กตัวอย่างเป็น 8 Hz ขนาด เวลาต่อช่อง เท่ากับ 1 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต



รูปที่ 4-4 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 900 Hz


4.1.2.4 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz ใช้คามถี่การซ้กตัวอย่างเป็น 8 Hz ขนาด เวลาต่อช่อง เท่ากับ 0.5 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต



รูปที่ 4-5 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2.5 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1500 Hz ใช้ความถี่การซักร้อยตัวอย่างเป็น 8 Hz ขนาด เวลาต่อช่อง เท่ากับ 0.5 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต



รูปที่ 4-6 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1500 Hz

4.1.2.6 การทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz ใช้ความถี่การซักร้อยตัวอย่างเป็น 20 Hz ขนาด เวลาต่อช่อง เท่ากับ 0.5 ms สัญญาณด้านบนเป็นอินพุต สัญญาณด้านล่างเป็นเอาต์พุต



รูปที่ 4-7 ผลการทดลองเมื่อความถี่ของสัญญาณอินพุตเป็น 1200 Hz

จากผลการทดลองจะเห็นได้ว่า ความถี่ของสัญญาณอินพุตมีผลต่อการล่าช้าระหว่างสัญญาณอินพุตกับสัญญาณเอาต์พุต โดยเมื่อความถี่มากขึ้นจะทำให้เกิดการล่าช้ามากขึ้น


จนกระทั่งถึงค่าความถี่ค่าหนึ่งจะทำให้เกิดการล่าช้าจนครบลูก เช่นที่ความถี่ 900 Hz เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ขออนุญาต
จากผลการทดลองที่ 4.1.2.4 และการทดลองที่ 4.1.2.6 ซึ่งเป็นการทดลองโดยใช้ความถี่ของ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้นฉบับของเอกสารทุกฉบับที่มีการนำไปใช้
สัญญาณอินพุตเท่ากันคือ 1200 Hz แต่ใช้ค่าความถี่ซักร้อยตัวอย่างไม่เท่ากัน จากรูปที่ 4-5 และรูปที่ 4-7

จะเห็นได้ว่าค่าความถี่ซักร้อยตัวอย่างไม่ส่งผลต่อการล่าช้าของสัญญาณ

4.2 ผลการทดลองการควบคุมแบบ PID

การเขียนโปรแกรมควบคุมแบบพีไอดี มีผังงานดังนี้



รูปที่ 4-8 แสดงผังงานในการเขียนโปรแกรมตัวควบคุมแบบพีไอดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งเขียนได้เป็นโปรแกรมดังนี้

*CONTROL2.ASM - PID controller using the C31 DSK

```

.start          ".text", 0x809900          ; starting address of text
.start          ".data", 0x809C00         ; starting address of data
.include        "AICCOM31.ASM"           ; include AIC communication routines
.entry          BEGIN                      ; start of code
.text           ; assemble into text
BEGIN          LDP          @COEFF_ADDR    ; init to data page 128
CALL           AICSET                    ; initialize AIC
PID            LDI          @COEFF_ADDR, AR0 ; AR0 points to coefficients address
              LDI          @DLY_ADDR, AR1  ; AR1 points to addr of delay samples
              CALL         AICIO_P         ; call AIC for polling
              FLOAT        R6, R3         ; stage input
              MPYF3        *AR0++,*AR1--, R0 ; b [0]*dly[0]
              LDI          STAGES-1, RC   ; initialize stage counter
              MPYF3        *AR0++,*AR1--, R1 ; b [1]*dly[1]
||             SUBF3        R0, R3, R3     ; input-b [0]*dly[0]
              MPYF3        *AR0++,*AR1--, R0 ; a [1]*dly[0]
||             SUBF3        R1, R3, R2     ; dly=input-b[0]*dly[0]-b[1]*dly[1]
              MPYF3        *AR0++,*AR1--, R1 ; a [2]*dly[1]
              ADDF3        R0, R1, R3     ; a [2]*dly[1]+a[1]*dly[0]
              LDF          *AR1, R4       ; dly[2]
||             STF          R2,*AR1++      ; dly[0] = dly
              MPYF3        R2,*AR0++, R2  ; dly*a[0]
||             STF          R4,*AR1++      ; dly[1] = dly[0]
              MPYF3        *AR0++,*AR1--, R0 ; b [0]*dly[0]
||             ADDF3        R2, R3, R3     ; controller output
              FIX          R3, R7         ; convert output to integer
              BR           PID
              .data          ;b[0] b[1] a[1] a[2] a[0]
COEFF          .float        -1.0000E+0, 0.0000E+0, -0.2700E+0, 0.2025E+0, 2.2275E+0
DLY            .float        0, 0        ; init delay var for each stage
STAGES        .set 1          ; number of stages
COEFF_ADDR    .word         COEFF        ; address of COEFF
DLY_ADDR      .word         DLY          ; address of DELAY
AICSEC        .word         162Ch, 1h, 3872h, 63h

```

เอกสารนี้เป็นเอกสารที่สํานักงานเพื่อการศึกษา AIC config data, Fs = 10 kHz ใช้ประโยชน์ด้านการค้า
 ไม่ว่าละเมิดใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4-9 โปรแกรมแอสเซมบลีสำหรับการควบคุมแบบ PID

จากโปรแกรมจะเห็นได้ว่าเมื่อกำหนดค่า $K_p = 1.35$, $K_i = 13.5$, $K_d = 0.02025$ ซึ่งเท่ากับ $a_0 = 2.2275$, $a_1 = -0.27$, $a_2 = 0.2025$ และมีความถี่การสุมเท่ากับ 10 kHz เมื่อนำมาทดสอบกับสัญญาณระดับ เพื่อดูผลการควบคุม จะได้รูปกราฟดังรูปที่ 4-10




ผลการควบคุมแบบพีไอดีดังรูป 4-11 เมื่อมีการสับสวิตช์โหลด ความเร็วรอบจะเปลี่ยนแปลงเล็กน้อยเพียงช่วงเวลาหนึ่ง ๆ แล้วจะกลับมาเป็นความเร็วรอบที่เท่าเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 ผลการทดลองการควบคุมแบบ Adaptive PID

การเขียนโปรแกรมควบคุมแบบพีไอดี มีผังงานดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ดังแสดงในการเขียนโปรแกรมควบคุมแบบ Adaptive PID รูปที่ 4-12 แสดงผังงานในการเขียนโปรแกรมควบคุมแบบ Adaptive PID

ซึ่งเขียนเป็นโปรแกรมได้ดังนี้

```

*ADAPTPID.ASM - Adaptive PID controller using the C31 DSK
.start ".text", 0x809900 ; starting address of text
.start ".data", 0x809C00 ; starting address of data
.include "AICCOM31.ASM" ; include AIC comm routines
.entry BEGIN ; start of code
.text ; assemble into text
BEGIN LDF @COEFF_ADDR ; init to data page 128
CALL AICSET ; initialize AIC
LDI @ERF_ADDR, AR6 ; error function address
LDI @XNB_ADDR, AR2 ; AR2=bottom addr of input xn to filter
LDI LENGTH, BK ; BK=length of circular buffer
PID CALL IOAUX ; get input error signal
FLOAT R6, R3 ; stage input
STF R3, *AR2++ ; store newest sample
LDI @COEFF_ADDR, AR0 ; AR0 points to coefficients address
LDI @DLY_ADDR, AR1 ; AR1 points to addr of delay samples
MPYF3 *AR0++, *AR1++, R0 ; b [0]*dly[0]=blu(n-1)
MPYF3 *AR0--, *AR1--, R1 ; b [1]*dly[1]=b2u(n-2)
SUBF3 R0, R3, R3 ; input-b[0]*dly[0]; R3=x(n)-blu(n-1)
MPYF3 *AR0++, *AR1++, R0 ; a [1]*dly[0]; R0=alu(n-1)
SUBF3 R1, R3, R2 ; u(n)=xn-b[0]*dly[0]-b[1]*dly[1]=x(n)-blu(n-1)-b2u(n-2)
MPYF3 *AR0++, *AR1--, R1 ; a [2]*dly[1]=R1=a2u(n-2)
ADDF3 R0, R1, R3 ; a[2]*dly[1]+a[1]*dly[0]; R3=alu(n-1)+a2u(n-2)
LDF *AR1, R4 ; dly[0]; R4=u(n-1)
STF R1, *AR1++ ; dly [0] = dly; u (n-1, updated to ->u (n)
MPYF3 R2, *AR0--, R2 ; dly*a [0]; R2=a0u (n); point to a2 to adapt
STF R4, *AR1++ ; dly [1] = dly[0] ; u(n-2)->u(n-1) to update
ADDF3 R2, R3, R3 ; controller out/y=a0u(n)+alu(n-1)+a2u(n-2)
FIX R3, R7 ; convert to integer for output
CALL IOPRI ; get reference desired signal d
FLOAT R6, R4 ; R4=reference desired signal d
SUBF3 R3, R4, R0 ; R0=error signal=d-y
MPYF3 @BETA, R0 ; ERR function=e*beta
STF R0, *AR6 ; store error function
CALL ADAPT ; call ADAPT subroutine
BR PID ; branch back/repeat with new input sample
; ADAPTATION ROUTINE
ADAPT MPYF3 *AR6, *AR2++%, R0 ; error function*x (n-(N-1)) ->R0=erfx(n-2)
LDF *AR0, R3 ; w (N-1) -> R3=a2
ADDF3 R3, R0, R2 ; w (n-1-i) +erfx(n-(N-1-i)); R2=a2+erfx(n-2)
STF R2, *AR0-- ; store/upgrade a2 coeff
MPYF3 *AR6, *AR2++%, R0 ; erf*x(n-(N-1-i))->R0=erfx(n-1)
LDF *AR0, R3 ; load subsequent w(k) ->R3=a1
ADDF3 R3, R0, R2 ; w(n+1)=w(n)+erfx(n); R2=a1+erfx(n-1)
STF R2, *AR0++ (2) ; store/upgrade a1 coeff; then points to a0
MPYF3 *AR6, *AR2++%, R0 ; R0=erfx(n); erf newest sample in circ buffer
LDF *AR0, R3 ; R3=a0
ADDF3 R3, R0, R2 ; R2=a0+erfx (n)
STF R2, *AR0 ; store/upgrade a0
RETS
.data ; b[0] b[1] a[1] a[2] a[0]
COEFF .float -1.0000E+0, 0.0000E+0, -0.0000E+0, 0.0000E+0, 1.0000E+0
DLY .float 0, 0 ; init delay var for each stage
COEFF_ADDR .word COEFF ; address of COEFF
DLY_ADDR .word DLY ; address of DELAY
XNB_ADDR .word XN+LENGTH-1 ; bottom addr of cir buffer for error signal xn
ERF_FUNC .word ERR_FUNC ; address of error function
ERR_FUNC .float 0 ; initialize error function
BETA .float 10E-14 ; rate of adaptation constant
AICSEC .word 162Ch, 1h, 244Ah, 73h ; AIC config data, Fs = 16/2 kHz
LENGTH .set 3 ; Length of circular buffer for xn
.brstart "XN_BUFF", 16 ; align on 16-word boundary
XN .sect "XN_BUFF" ; section for buffer
.loop LENGTH ; loop length (3: times)
.float 0 ; initialize buffer to zero
.endloop ; end of loop
.end ; end

```

รูปที่ 4-13 โปรแกรมแอสเซมบลีสำหรับการควบคุมแบบ Adaptive PID

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม ADAPTPID.ASM ในรูป 4- 13 อยู่บนพื้นฐานของการรวมกันระหว่างโปรแกรม IIR filter และโปรแกรม Adaptive filter สำหรับการกำจัดสัญญาณรบกวน จากหนังสือ *Digital Signal Processing Laboratory Experiments Using C and the TMS320C31 DSK* ซึ่งในตัวโปรแกรมจะประกอบด้วยโปรแกรมย่อยสองส่วนใหญ่ๆ คือ โปรแกรมย่อย PID กับ โปรแกรมย่อย ADAPT ในส่วนของโปรแกรมย่อย PID จะรับอินพุต $e_1(k)$ เพื่อนำไปคำนวณหาเอาต์พุตของตัวควบคุมแบบ PID $y(k)$ โดยใช้พารามิเตอร์พีไอดีที่ได้คำนวณไว้แล้ว โปรแกรมย่อย PID ยังคำนวณหาค่าความผิดพลาด e_2 ระหว่างค่าอ้างอิง $R(k)$ กับค่าเอาต์พุตของตัวควบคุม $y(k)$ ด้วย นอกจากนี้ส่วนโปรแกรมย่อย ADAPT จะทำหน้าที่ปรับค่าพารามิเตอร์ PID คือ a_0, a_1, a_2 โดยใช้สมการ

$$a_n(k+1) = a_n + \beta e_2(k) e_1(k-n) \quad n = 0, 1, 2$$

ในโปรแกรมนี้ต้องใช้อินพุตทั้งสองทาง คือ ทั้ง ทาง Primary input (IOPRI) คือ ทาง RCA JACK และ ทาง Secondary input (IOAUX) คือ ทางขา 3 ของ JP3 ซึ่ง การเรียกใช้งานทาง Secondary input นี้สามารถเรียกใช้ได้จากการเซตโปรแกรมในส่วนของ AICSEC

ในโปรแกรม ADAPTPID.ASM จะมีการเรียกส่วนโปรแกรมย่อยเพื่อใช้ในการเชื่อมต่อสัญญาณอนาล็อก AICCOM31.ASM (มีในภาคผนวก) รวมอยู่ด้วยในโปรแกรม ซึ่งเป็นโปรแกรมการกำหนดรีจิสเตอร์ที่เป็นอินพุต และเอาต์พุต ได้แก่ R6 และ R7 ตามลำดับ และในการรันโปรแกรมในที่นี้ เราจะรันบนโปรแกรม Code Explore

สำหรับค่าเริ่มต้น b_0 และ b_1 ที่ถูกพีคส์ค่าไว้ที่ -1 และ 0 เสมอ นั้น เพราะเรากำหนดมาให้ตัวควบคุม PID นี้เป็นแบบพีคส์โพล ดังนั้น ค่า b_0 และ b_1 จึงไม่ได้ถูกปรับเปลี่ยน ส่วนค่าพารามิเตอร์ a_0, a_1, a_2 จะมีค่าเท่ากับ 1, 0, 0 ซึ่งค่าจะเปลี่ยนไปตามโปรแกรม ซึ่งเราจะไม่สามารถเลือกค่าพารามิเตอร์ทั้งสามนี้เท่ากับ 0 ทั้งหมดได้ เพราะจะทำให้ลูบการควบคุมถูกเปิด


จากวงจรในรูป 3-8 สามารถหาโมเดลทางคณิตศาสตร์ของกระบวนการซึ่งในที่นี้คือมอเตอร์ซึ่งเราจะได้โมเดลเป็น

$$G(s) = \frac{A}{s+B} = \frac{72.5}{s+12.5}$$

เมื่อ 1/B คือ ค่าเวลาคงตัว = 0.8 วินาที


A/B คือ ค่า DC gain (steady-state gain) = 5.8 เท่า

จากสมการจะเห็นได้ว่ามอเตอร์มีโพลอยู่ที่ -12.5 และเมื่อเรารัน โปรแกรมโดยเราตั้ง set point ที่ค่าต่างๆ ให้กับระบบในรูป 3-8 และ กำหนดให้ Adaptation rate = $2.5 * 10^{-12}$ จะได้ผลการทดลองดังรูปที่ 4-14 ซึ่งสนใจสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-14 ผลตอบสนองต่อสัญญาณอินพุตที่เปลี่ยนแปลง
ของระบบควบคุมแบบอะแดปทีฟพีไอดี

จากรูปที่ 4-14 สัญญาณเส้นบนแสดงค่าสัญญาณอินพุตที่ตั้งไว้ ส่วนสัญญาณกราฟเส้นล่างแสดงค่าสัญญาณเอาต์พุตที่ออกจากชุดมอเตอร์ ซึ่งผลที่ได้แสดงให้เห็นว่ากระบวนการมีการติดตามสัญญาณอินพุตที่ใส่เข้าไป แต่ยังมีออฟเซตและช่วงเวลาเฉดไทม์(dead time)เกิดขึ้นอีกด้วย



รูปที่ 4-15 ผลตอบสนองของระบบเมื่อการสับสวิตช์โหลด
ของระบบควบคุมแบบอะแดปทีฟพีไอดี

จากรูปที่ 4-15 สัญญาณเส้นบนแสดงค่าสัญญาณเอาต์พุตที่ออกมาจากชุดมอเตอร์ ส่วนเส้นกราฟด้านล่างแสดงถึงค่าสัญญาณเอาต์พุตที่ออกมาจากบอร์ดดีเอสเคที่นำมาใช้เป็นสัญญาณควบคุมมอเตอร์ ซึ่งผลการทดลองเมื่อใส่โหลดเข้าไปในระบบ จะเห็นได้ว่ากราฟเส้นสัญญาณเอาต์พุตที่ออกมาจากชุดมอเตอร์นั้นจะตกลงมาค่าหนึ่งคงที่ตลอดที่มีการใส่โหลด ส่วนสัญญาณเอาต์พุตที่ออกมาจากบอร์ดดีเอสเคมีระดับสัญญาณคงที่ตลอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับระบบที่ระบุไว้ในเอกสารเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุปและวิจารณ์

5.1 สรุปผลการทดลอง

5.1.1 สรุปผลการทดลองการใช้วงจรถือต่อสัญญาณอนาล็อก

การทดสอบผลของความถี่ที่มีผลต่อการล่าช้าของสัญญาณ(Lag) จากการทดลองพบว่า เมื่อความถี่ของสัญญาณอินพุตมากขึ้น จะทำให้มีการล่าช้ากันระหว่างสัญญาณอินพุตกับสัญญาณเอาต์พุตเพิ่มมากขึ้นด้วย ซึ่งสาเหตุอันเนื่องมาจากผลของวงจรถือต่อสัญญาณความถี่ต่ำผ่านทางด้านเอาต์พุตของวงจรถือต่ออนาล็อกของบอร์ดคิเอสเค

นอกจากนี้ได้มีการทดสอบผลของความถี่ในการซีกตัวอย่างยังไม่มีผลกับการล่าช้าของสัญญาณด้วย

5.1.2 สรุปผลการทดลองการควบคุมแบบ PID

การหาค่าพารามิเตอร์ที่เหมาะสมของตัวควบคุม พีไอดี เป็นสิ่งจำเป็นเพื่อให้ได้การควบคุมที่ดีที่สุด ซึ่งจะทำให้เราได้ระบบที่มีสมรรถนะหรือข้อกำหนดตามที่ต้องการ ข้อกำหนด (Specification) ต่างๆ เช่น ความเที่ยงตรง, ความเร็วของผลตอบสนอง, เสถียรภาพสัมพัทธ์

จากผลการทดลองเมื่อมีการสับสวิตช์โหลด ความเร็วรอบจะเปลี่ยนเล็กน้อยเพียงช่วงเวลาหนึ่ง แล้วจะกลับมาเป็นความเร็วรอบที่เกือบเท่าเดิม จะเห็นได้ว่า Steady-state error ถูกกำจัดให้หมดไป ซึ่งทำให้ระบบเข้าสู่ความเร็วที่ตั้งไว้ได้ ซึ่งแสดงให้เห็นว่าค่าพารามิเตอร์ที่นำมาใช้มีความเหมาะสมกับระบบ

5.1.3 สรุปผลการทดลองการควบคุมแบบ Adaptive PID

จากผลการทดลองเมื่อมีการเปลี่ยนค่าอินพุตที่ตั้งไว้ ระบบจะมีการติดตามสัญญาณอินพุตที่เปลี่ยนไป แต่ยังมีออฟเซตและช่วงเวลาเดดไทม์(dead time)เกิดขึ้นด้วย และเมื่อเรากำหนดพารามิเตอร์ของระบบ จะเห็นได้ว่าค่าพารามิเตอร์ไม่มีการเปลี่ยนแปลง ซึ่งแสดงให้เห็นว่าระบบไม่มีการอะแดปทีฟตามที่ได้ออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ปัญหาที่เกิดขึ้น

1. ตัวRegulator ของ board DSK จะร้อนมากขณะทำงาน
2. ช่วงแรงดันVoltage ที่ออกมาจากบอร์ด (0-3V) กับ ช่วงแรงดันvoltageที่จะนำไปใช้ drive motor(2-6V) ต่างกัน
3. การอินเทอร์เฟสระหว่างบอร์ดดีเอสเคกับเครื่องคอมพิวเตอร์ ตัวบอร์ดจะไม่สามารถทำงานบนวินโดวเวอร์ชันใหม่ๆได้
4. ในการทดลองการควบคุมแบบอะแดปทีฟพีไอดี ยังไม่สามารถควบคุมได้ตามต้องการ
5. วงจรนาลอกอินเทอร์เฟสมีสัญญาณรบกวนจากบอร์ด

5.3 แนวทางการแก้ไขปัญหา

1. ต้องต่อโหลดภายนอกให้ไม่น้อยกว่า50mA หรือเลือกใช้power supply ที่ได้มาตรฐานที่จ่ายไฟอยู่ในช่วง 7-12 Vdc หรือ 6-9 Vac ที่กระแสอย่างน้อย 400- 1500 mA
2. ออกแบบและต่อวงจร Zero & Span เข้าช่วยในการเชื่อมต่อสัญญาณอนาลอกระหว่างบอร์ดDSKและชุดทดลอง
3. เวลาใช้บอร์ดให้ใช้บนระบบปฏิบัติการวินโดว 98 ลงมา
4. อาจมีการแก้ไขโปรแกรมและออกแบบกระบวนการ โดยการอนุমানกระบวนการให้เป็นรูปแบบของกระบวนการอันดับหนึ่งที่มีการหน่วงเวลา (FOPDT)
5. ต่อวงจรโดยใช้ไอซีที่ลดผลต่อสัญญาณรบกวนจากสัญญาณภายนอกมาใช้แทน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

; โปรแกรมภาษาซี การควบคุมแบบ Adaptive PID

```
/*ADAPTPID.C -Real-Time Adaptive PID controller algorithm */
#include "aiccomm2.c" /*Include AIC comm routines*/
int AICSEC[4] = {0x162C,0x1,0x244A,0x73 }; /*AIC config data. Fs = 16/2 kHz */
#define beta 10e-14 /* Rate of convergence */
float a[3]={1.0.0}; /* Numerator coefficients */
float b[2]= {-1.0} ; /* Denominator coefficients*/
float dly[2] = {0}. input[2]={0},yn=0; /* Global variables */
void pid(float xn) /* Standard PID controller based on a real-time IIR algorithm*/
{
float un;
un = xn - b[0] * dly[0] - b[1] * dly[1]; /* Calculate yn*/
yn = a[2]*dly[1] + a[1]*dly[0] + a[0]*un;
dly[1] = dly[0]; /* Update the delay samples*/
dly[0] = un;
}
void adapt(float error_function, float xn) /* Adaptation routine */
{
a[2] = a[2] + (error_function * input[1]); /* Update the numerator coefficients */
a[1] = a[1] - (error_function * input[0]);
a[0] = a[0] + (error_function * xn);
input[1]=input[0]; /* Update the adaptors delays */
input[0]=xn;
}
void c_int05() /* Interrupt routine to service incoming and outgoing CODEC data */
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
float control_error.desired,error_func;
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

control_error = ((float) UPDATE_AUXSAMPLE(yn)); /* Get sample from IOAUX*/
desired = (float) UPDATE_PRISAMPLE(yn); /* Get sample from IOPRI */
pid(control_error); /* Call standard real-time PID */
error_func = (desired - yn) * beta; /* Calculate error function */
adapt(error_func.control_error); /* Call adaptation routine */
}

void main()
{
AICSET_I(); /* Setup CODEC and wait for interrupt */
while (1) {} /*infinite loop*/
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

: โปรแกรม AICCOM31.ASM

*AICCOM31.ASM - AIC COMMUNICATION ROUTINES - POLLING OR INTERRUPT

```
.data          :assemble into data section
PBASE .word 808000h    ;peripheral base address
SETSP .word 0E970300h ;serial port set-up data
ATABLE .word AICSEC    ;SP0 AIC init table address

.text          :assemble into text section
AICSET PUSH  AR0      ;save AR0
PUSH  AR1      ;save AR1
PUSH  R0       ;save R0
PUSH  R1       ;save R1
LDI  @PBASE,AR0 ;AR0 -> 808000h
LDI  1,R0      ;timer CLK=H1/2*(AIC master CLK)
STI  R0.*+AR0(28h) ;timer period reg(TCLK0=6.25 MHZ)
LDI  03C1h,R0  ;init timer global register
STI  R0.*-AR0(20h) ;reset timer
LDI  62h,IOF   ;AIC reset = 0
LDI  @ATABLE,AR1 ;AR1 -> AIC init data
RPTS 99        ;repeat next instr 100 times
NOP                    ;keep IOF low for a while
LDI  131h,R0    ;X & R port control register data
STI  R0.*+AR0(42h) ;FSX/DX/CLKX=SP operational pins
STI  R0.*-AR0(43h) ;FSR/DR/CLKR=SP operational pins
LDI  @SETSP,R0  ;RESET->SP:16 bits,ext clks,std mode
STI  R0.*+AR0(40h) ;FSX=output&INT enable SP global reg
LDI  0,R0       ;R0 = 0
STI  R0.*+AR0(48h) ;clear serial port XMIT register
OR   06h,IOF    ;bring AIC out of reset
LDI  03h,RC     ;RC=3 to transmit 4 values
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
RPTB SECEND ;repeat 4 data transmit of sec com
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CALL TWAIT      ;wait for data transmit
LDI  03h,R0     ;value for secondary XMIT request
STI  R0.*+AR0(48h) ;secondary XMIT request to AIC
CALL TWAIT      ;wait for data transmit
LDI  *AR1++(1),R0 ;AR1 -> next AIC init data
SECEND STI  R0.*+AR0(48h) :DTR = current AIC data

POP  R1        ;restore R1
POP  R0        ;restore R0
POP  AR1       ;restore AR1
POP  AR0       ;restore AR0
RETS          ;return from subroutine

AICSET_I      ;---CONFIG FOR INTERRUPT-----
CALL AICSET    ;call AICSET routine
LDI  0h,IF     ;clear IF register
OR   10h,IE    ;enable EXINT0 CPU interrupt
OR   2000h,ST  ;global interrupt enable
RETS          ;return from subroutine

;-----TRANSMIT WAIT ROUTINE-----
TWAIT PUSH  AR0 ;save AR0
      PUSH  R0  ;save R0
      LDI  @PBASE,AR0 ;AR0 -> 0808000h
TW1   LDI  *+AR0(40h),R0 ;R0=content of SP global control reg
      AND  02h,R0  ;see if transmit buffer is ready
      BZ  TW1     ;if not ready, try again
      POP  R0     ;restore R0
      POP  AR0    ;restore AR0
      RETS      ;return from subroutine

;-----AIC TRANSFER ROUTINE-----
AICIO_I LDI  R7,R6 ;copy output to modify for AIC
        LSH  2,R6  ;two LSB must=0 for primary AIC comm
IO     PUSH  AR0   ;save AR0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 LDI @PBASE,AR0 ;AR0 -> 0808000h
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

STI  R6.*--AR0(48h) ;DTR = next data for AIC D/A
LDI  *+AR0(4Ch),R6 ;R6 = DRR data from AIC A/D
LSH  16.R6      ;left shift for sign extension
ASH  -18.R6     ;right shift keeping sign
POP  AR0       ;restore AR0
RETS          ;return from subroutine

```

-----AIC POLLING ROUTINE-----

```

AICIO_P CALL  TWAIT      ;wait for data to be transferred
CALL  AICIO_I      ;call AIC transfer routine
RETS          ;return from subroutine
SW_IO PUSH  AR0       ;save AR0
LDI  @PBASE,AR0    ;AR0 -> 0808000h
LDI  R7.R6      ;copy output to modify for AIC
LSH  2.R6       ;prepare for secondary AIC com
OR   03h,R6     ;set two LSB for secondary com
CALL  TWAIT      ;wait for data to be transferred
CALL  IO        ;call AIC transfer routine
CALL  TWAIT      ;wait for data to be transferred
STI  R1.*+AR0(48h) ;DTR = next data for AIC control
POP  AR0       ;restore AR0
RETS          ;return from subroutine

```

;SUBROUTINES FOR PRIMARY OR AUXILIARY INPUT

```

IOPRI PUSH  R1      ;save R1
LDI  063h,R1     ;load secondary com data into R1
CALL  SW_IO      ;call IO routine to switch inputs
POP  R1         ;restore R1
RETS          ;return from subroutine

```

```

IOAUX PUSH  R1      ;save R1
LDI  073h,R1     ;load secondary com data into R1
CALL  SW_IO      ;call IO routine to switch inputs
POP  R1         ;restore R1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
RETS ;return from subroutine
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

; โปรแกรม **Loop.asm**

;LOOP.ASM - LOOP PROGRAM. CALLS AIC ROUTINES IN AICCOM31.ASM

```
.start      ".text".0x809900      ;starting address for text
.start      ".data".0x809C00      ;starting address for data
.include    "AICCOM31.ASM" ;AIC communication routines

.data                      :data section
AICSEC      .word 162Ch,1h,4892h.67h ;Fs = 8 kHz
.text                      :text section
.entry      BEGIN          ;start of code
BEGIN      LDP  AICSEC      ;init to data page 128
           CALL  AICSET     ;init AIC
LOOP      CALL  AICIO_P    ;R6 = input, R7 = output
           LDI  R6,R7      ;output R7=new input in R6
           BR   LOOP      ;loop continuously
.end                      ;end
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้