

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องเตือนภัยภายในบ้านและควบคุมเครื่องใช้ไฟฟ้าผ่านโทรศัพท์

Home Security and Electrical Appliances Control Systems via Telephone



๒๖.
๖๖๒๑๙ ค.
๒๕๔๗

เลขหมู่.....
เลขทะเบียน.....**61803**
วัน,เดือน,ปี.....**2 1 ก.ค. 2549**


b.....**11590295**
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมสารสนเทศ ภาควิชาวิศวกรรมสารสนเทศ
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2547

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**HOME SECURITY AND ELECTRICAL APPLIANCES CONTROL SYSTEM VIA
TELEPHONE**



**A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
BACHELOR OF INFORMATION ENGINEERING
FACULTY OF ENGINEERING
KINGMONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

2004

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องเตือนภัยภายในบ้านและควบคุมเครื่องใช้ไฟฟ้าผ่านโทรศัพท์
(Home Security and Electrical Appliances Control Systems via Telephone)

โดย นายณรงค์พล เมฆชุ่ม รหัส 45015790
นายดิเรก กอแก้ว รหัส 45015791

ภาควิชา วิศวกรรมสารสนเทศ
อาจารย์ที่ปรึกษา ผศ. อุทัย ศรีธีระวิโรจน์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้ปริญญานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร
ปริญญาวิศวกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์
.....ที่ปรึกษา
(ผศ.อุทัย ศรีธีระวิโรจน์)

..... กรรมการ
(.....)

..... กรรมการ
(.....)

..... กรรมการ
(.....)

..... กรรมการ
(.....)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องเตือนภัยภายในบ้านและควบคุมเครื่องใช้ไฟฟ้าผ่านโทรศัพท์

นักศึกษา นายณรงค์พล เมฆชุ่ม รหัสประจำตัว 45015790
นายศิเรก กอแก้ว รหัสประจำตัว 45015791

อาจารย์ที่ปรึกษา ผศ. อุทัย ศรีธีระวิโรจน์
ระดับการศึกษา ปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมสารสนเทศ
ภาควิชา วิศวกรรมสารสนเทศ
คณะวิศวกรรมศาสตร์
ปีการศึกษา 2547

บทคัดย่อ

เนื้อหาของปริญญานิพนธ์ฉบับนี้ นำเสนอการประยุกต์ใช้งานโทรศัพท์ในการเตือนภัยและควบคุมการปิด - เปิดเครื่องใช้ไฟฟ้าภายในบ้าน โดยใช้สัญญาณดีทีเอ็มเอฟ (DTMF Signal) ควบคุมการปิด - เปิดเครื่องใช้ไฟฟ้าและเป็นรหัสผ่านเพื่อใช้งานระบบ ในส่วนของการเตือนภัยเมื่อมีผู้บุกรุกเข้ามาในบ้าน โดยไม่ได้รับอนุญาต ระบบจะทำการโทรศัพท์ไปยังหมายเลขโทรศัพท์ที่ผู้ใช้ได้บันทึกไว้ เมื่อมีผู้รับสายระบบจะส่งเสียงเตือนให้ผู้ใช้ทราบ สำหรับอุปกรณ์ที่ทำหน้าที่ในการอินเตอร์เฟสระหว่างชุมสายโทรศัพท์กับระบบนั้นใช้ไอซีเบอร์ MH88632 การเข้ารหัสสัญญาณดีทีเอ็มเอฟ จะใช้ไอซีเบอร์ MT8880 ส่วนการควบคุมการทำงานทั้งหมดของระบบจะเป็นหน้าที่ของไมโครคอนโทรลเลอร์ MCS - 51

Thesis Title Home Security and Electrical Appliances Control Systems via Telephone

Student Mr. Narongpon Mekchum ID 45015790
Mr. Direk Kokaew ID 45015791

Advisor Asst. Prof. U-thai Sritheeravirojana

Course Bachelor Degree of Information Engineering

Department Information Engineering

Year 2004

ABSTRACT

This thesis presents a telephone signal applied to alarm and control electrical appliances in a house. This project used a DTMF Signal as a password to switch on or off electrical appliances. In the part of security, when there is intruder coming in a house, the system will dial to a telephone number which is preset by the user. When the call is received call, the system will alarm. For the interface method between a local exchange and the system uses the MH88632 IC, the coding and decoding DTMF Signal uses the MT8880 IC and the MCS – 51 Microcontroller will control all processes of the system.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้เสร็จสมบูรณ์ได้เนื่องด้วยได้รับความอนุเคราะห์จากท่าน ผศ. อุทัย ศรีธีระวิโรจน์ ซึ่งท่านได้ให้คำชี้แนะตลอดจนแนวทางในการทำโครงการชิ้นนี้ให้เสร็จสมบูรณ์ ขอขอบคุณคณาจารย์ภาควิชาวิศวกรรมสารสนเทศ ที่ได้ให้ความรู้แก่คณะผู้จัดทำนำไปประยุกต์ใช้ในการทำโครงการชิ้นนี้ ขอขอบคุณเพื่อน ๆ ทั้งที่อยู่ในภาควิชาเดียวกับคณะผู้จัดทำและภาควิชาอื่น ที่มีส่วนในการให้คำแนะนำและเอื้อเฟื้ออุปกรณ์บางอย่าง และที่ลืมมิได้คือ คุณพ่อคุณแม่ ที่ได้สนับสนุนงบประมาณค่าใช้จ่ายต่าง ๆ ในการหาข้อมูลและการจัดทำโครงการชิ้นนี้

ความดีของปริญญานิพนธ์ฉบับนี้ขอมอบให้แก่ทุกท่านที่คณะผู้จัดทำได้กล่าวถึง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

| เรื่อง | หน้า |
|--|-----------|
| บทคัดย่อไทย | ก |
| บทคัดย่อภาษาอังกฤษ | ข |
| กิตติกรรมประกาศ | ค |
| สารบัญ | ง |
| สารบัญรูป | ฉ |
| สารบัญตาราง | ช |
| บทที่ 1 บทนำ | 1 |
| 1.1 แนวความคิดและที่มา | 1 |
| 1.2 วัตถุประสงค์และจุดมุ่งหมาย | 1 |
| 1.3 ขอบเขตของโครงการ | 1 |
| 1.4 ผลที่คาดว่าจะได้รับ | 1 |
| บทที่ 2 ทฤษฎีที่เกี่ยวข้อง | 2 |
| 2.1 เครื่องโทรศัพท์ | 2 |
| 2.2 ระบบโทรศัพท์ในปัจจุบัน แบ่งออกเป็น 2 ระบบ | 7 |
| 2.3 การส่งรหัสหมายเลขโดยการใช้ไอซีสำเร็จรูป | 12 |
| 2.4 วงจรถอดรหัสหมายเลขดีทีเอ็มเอฟ | 14 |
| 2.5 การเข้ารหัสสัญญาณดีทีเอ็มเอฟ (DTMF: Dual Tone Multi Frequency) | 16 |
| 2.6 วงจรส่วนบันทึกและเล่นกลับ ISD 2590 | 23 |
| 2.7 ไมโครคอนโทรลเลอร์ 8051 | 29 |
| 2.8 เฟสล็อกลูป | 32 |
| บทที่ 3 โครงสร้างและหลักการออกแบบ | 35 |
| 3.1 บล็อกไดอะแกรม | 35 |
| 3.2 แผนผังการทำงานส่วนของการควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า | 36 |
| 3.3 แผนผังการทำงานส่วนของสัญญาณเตือนภัยอัตโนมัติ | 38 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

| | |
|---|----|
| 3.4 ภาค Line Interface & Detect Ring | 38 |
| 3.5 ส่วนควบคุม | 41 |
| 3.6 ภาค DTMF Decoder & DTMF Encoder | 42 |
| 3.7 ภาค Voice Memory | 43 |
| 3.8 ภาค วงจรควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า | 44 |
| 3.9 ส่วนของการบันทึกเบอร์โทรศัพท์และ Display | 44 |
| 3.10 ภาค Sensor Detect | 45 |
| 3.11 เฟสตัดอกูล | 46 |
| 3.12 ภาควงจรไฟเลี้ยง | 48 |
| 3.13 การออกแบบวงจรรวมของการควบคุมการปิด-เปิดเครื่องใช้ไฟฟ้า | 48 |
| บทที่ 4 ผลการทดลอง | 52 |
| บทที่ 5 สรุปและวิจารณ์ผลการทดลอง | 54 |
| บรรณานุกรม | |
| ภาคผนวก | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

| | หน้า |
|---|------|
| รูปที่ 2.1 แสดงโลกกลมรูป | 2 |
| รูปที่ 2.2 ส่วนประกอบของกระแสไฟตรงและกระแสสลับ | 3 |
| รูปที่ 2.3 สัญญาณพื้นฐานของคู่สายโทรศัพท์ | 5 |
| รูปที่ 2.4 แสดงบล็อกไดอะแกรมของโทรศัพท์ | 6 |
| รูปที่ 2.5 (ก) แสดงถึงวงจรหมุนหมายเลขแบบพัลส์อย่างง่าย | 7 |
| (ข) แสดงไดอะแกรมของเวลาคร่าว ๆ ของสัญญาณ ที่เกิดจากการหมุนหมายเลข “4” | 7 |
| รูปที่ 2.6 เป็นกคหมายเลขและค่าความถี่ในแนวนอนและแนวตั้งของหมายเลขต่างๆ | 10 |
| รูปที่ 2.7 วงจรพื้นฐานที่ใช้อุปกรณ์แบบแยกชิ้นของโทรศัพท์ที่ใช้ระบบดีทีเอ็มเอฟ | 10 |
| รูปที่ 2.8 (ก) วงจรแบบแรกๆ | 12 |
| (ข) วงจรที่ถูกพัฒนาในรูปของไอซีสำเร็จรูป | 12 |
| รูปที่ 2.9 แสดงชนิดของปุ่มกดและรูปสัญญาณ | 13 |
| รูปที่ 2.10 ผลตอบสนองของความถี่ของวงจรกรองความถี่ | 14 |
| รูปที่ 2.11 บล็อกไดอะแกรมของวงจรถอดรหัสหมายเลขแบบดีทีเอ็มเอฟ | 16 |
| รูปที่ 2.12 ขาของไอซี MT8880 | 17 |
| รูปที่ 2.13 โครงสร้างภายในของไอซี MT8880 | 19 |
| รูปที่ 2.14 แสดงตำแหน่งขาไอซี ISD 2590 | 24 |
| รูปที่ 2.15 บล็อกไดอะแกรมภายในไอซี ISD 2590 | 25 |
| รูปที่ 2.16 แสดงไทม์มิ่งไดอะแกรมของการบันทึก | 28 |
| รูปที่ 2.17 แสดงไทม์มิ่งไดอะแกรมของการเล่นกลับ | 29 |
| รูปที่ 2.18 แสดงตำแหน่งขาของไมโครคอนโทรลเลอร์ AT89C51 | 30 |
| รูปที่ 2.19 บล็อกไดอะแกรมที่แสดงสถาปัตยกรรมของ AT89C51 | 31 |
| รูปที่ 2.20 บล็อกไดอะแกรมของวงจรเฟสล็อกดูป | 32 |
| รูปที่ 2.21 วงจรใช้งานของไอซี NE567 | 34 |
| รูปที่ 3.1 บล็อกไดอะแกรมแสดงส่วนประกอบของโครงการงาน | 35 |
| รูปที่ 3.2 แผนผังการทำงานของส่วนควบคุมการปิด-เปิดเครื่องใช้ไฟฟ้า | 36 |

สารบัญรูป (ต่อ)

| | | |
|-------------|---|----|
| รูปที่ 3.3 | แผนผังการทำงานของส่วนสัญญาณเตือนภัยอัตโนมัติ | 38 |
| รูปที่ 3.4 | บล็อกไดอะแกรมแต่ละส่วนของไอซี MH88632 | 39 |
| รูปที่ 3.5 | ตำแหน่งขาของไอซี MH88632 | 39 |
| รูปที่ 3.6 | การต่อไอซี MH88632 | 40 |
| รูปที่ 3.7 | วงจรใช้งานของ MT8880 | 42 |
| รูปที่ 3.8 | แสดงวงจรการใช้งานที่ต่อร่วมกับอุปกรณ์ภายนอกของ ISD 2590 | 43 |
| รูปที่ 3.9 | วงจรควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า | 44 |
| รูปที่ 3.10 | วงจรการบันทึกเบอร์โทรศัพท์และ Display | 45 |
| รูปที่ 3.11 | วงจร Sensor | 45 |
| รูปที่ 3.12 | วงจรใช้งานของไอซี NE567 | 46 |
| รูปที่ 3.13 | วงจรใช้งานของไอซี NE567 ที่ความถี่ 425 Hz | 47 |
| รูปที่ 3.14 | วงจรไฟเลี้ยง | 48 |
| รูปที่ 3.15 | วงจรส่วนอินเตอร์เฟสและเข้ารหัส/ถอดรหัสสัญญาณ DTMF | 50 |
| รูปที่ 3.16 | วงจรส่วนรับ Keypad แสดงผล และควบคุม ISD 2590 | 51 |

สารบัญตาราง

| | หน้า |
|--|------|
| ตารางที่ 2.1 ลักษณะของสัญญาณต่างๆที่ใช้ในการแจ้งสถานะการใช้งานโทรศัพท์ | 4 |
| ตารางที่ 2.2 ระดับสัญญาณระหว่างคู่สายโทรศัพท์ในช่วงการใช้งานต่างๆ | 4 |
| ตารางที่ 2.3 การถอดรหัสของสัญญาณดีทีเอ็มเอฟ | 21 |
| ตารางที่ 2.4 โหมดการทำงานของรีจิสเตอร์ | 21 |
| ตารางที่ 2.5 รีจิสเตอร์ควบคุม A | 22 |
| ตารางที่ 2.6 รีจิสเตอร์ควบคุม B | 22 |
| ตารางที่ 2.7 หน้าที่การทำงานของรีจิสเตอร์ A | 22 |
| ตารางที่ 2.8 แสดงหน้าที่การทำงานของรีจิสเตอร์ B | 23 |
| ตารางที่ 2.9 แสดงโหมดการทำงาน ISD 2590 | 28 |
| ตารางที่ 3.1 การใช้งานและควบคุมการทำงานของ ISD 2590 | 43 |
| ตารางที่ 4.1 แสดงผลการโทรศัพท์เข้ามาสั่งการควบคุมเครื่องใช้ไฟฟ้า | 52 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 แนวความคิดและที่มา

ในปัจจุบัน เครื่องอำนวยความสะดวกเครื่องใช้ไฟฟ้ามีอิทธิพลต่อชีวิตเราเป็นอย่างมาก บ้านเรือนต่างๆ จะมีเครื่องใช้ไฟฟ้าอยู่มาก ซึ่งมีมูลค่าทั้งสิ้นเราจึงคิดระบบรักษาความปลอดภัยนี้ขึ้นมา เพื่อป้องกันการโจรกรรมจากมิชฌาชีพ โดยระบบจะทำการส่งสัญญาณเตือนมายังโทรศัพท์มือถือของเรา เมื่อมีบุคคลที่ไม่ประสงค์ดีเข้ามาในบ้านของเรา ให้เราแจ้งตำรวจหรือหาทางแก้ไขต่อไปและระบบยังสามารถควบคุมการทำงานของอุปกรณ์ไฟฟ้าที่ต่อเข้ากับระบบได้อีกด้วย

1.2 วัตถุประสงค์และจุดมุ่งหมาย

2.1 เป็นระบบเตือน เมื่อมีบุคคลเข้ามาในบ้านของเราโดยแจ้งเข้าโทรศัพท์มือถือของเรา

2.2 ทำหน้าที่ควบคุม การทำงานของอุปกรณ์ไฟฟ้าที่ต่อเข้ากับระบบ

1.3 ขอบเขตของโครงการ

3.1 ระบบทำการแจ้งเตือนเมื่อมีผู้บุกรุก โดยแจ้งเข้า โทรศัพท์มือถือ

3.2 ระบบจะสามารถติดต่อโทรศัพท์มือถือได้ประมาณ 3 หมายเลข ในกรณีติดต่อเบอร์หลักไม่ได้ จะทำการติดต่อเบอร์สำรองแทน

3.3 การแจ้งเตือนจะทำให้ทราบจากการแจ้งเตือนว่ามีการบุกรุก

3.4 สามารถควบคุมการเปิด-ปิด อุปกรณ์ไฟฟ้าได้ 8 อย่าง (มีช่องสัญญาณ 8 channel)

3.5 ในกรณีเกิดอัคคีภัยระบบจะทำงานได้ ในกรณีที่ไฟไม่ทำลายระบบเสียก่อนเท่านั้น

3.6 สามารถสั่งการปิด-เปิด อุปกรณ์ไฟฟ้าทั้ง 8 ตัว ได้ในเวลาเดียวกัน

3.7 อุปกรณ์ไฟฟ้าในการควบคุม ต้องไม่กินกำลังวัตต์สูง

1.4 ผลที่คาดว่าจะได้รับ

4.1 สามารถประยุกต์ใช้โทรศัพท์ในการเตือนกับระยะไกล

4.2 สามารถประยุกต์ใช้งานโทรศัพท์มาควบคุมอุปกรณ์ไฟฟ้า

4.3 ได้รับความสะดวกสบายในการควบคุมอุปกรณ์ไฟฟ้าระยะไกล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 2 ทฤษฎีที่เกี่ยวข้อง

2.1 เครื่องโทรศัพท์

โทรศัพท์เป็นอุปกรณ์ปลายทางอีกชนิดหนึ่ง ในการสื่อสารโทรคมนาคมซึ่งกันและกัน หน้าที่ของเครื่องรับโทรศัพท์ คือทำหน้าที่ในการรับส่งสัญญาณเสียงพูดไปมาระหว่างผู้เข้าปลายทางทั้งสอง โดยจะทำการแปลงพลังเสียงให้เป็นพลังงานไฟฟ้าก่อน แล้วจึงส่งไปตามสายโทรศัพท์ผ่านชุมสายและถึงปลายทาง จากนั้นจะแปลงสัญญาณไฟฟ้ากลับคืนเป็นพลังงานเสียงตามเดิม นอกจากหน้าที่ดังกล่าวแล้ว ยังมีหน้าที่อื่นๆอีก ดังนี้

1. ทำหน้าที่เรียกไปยังชุมสายท้องถิ่น (Local-Exchange)
2. ทำหน้าที่ส่งสัญญาณโค้ด (code) ที่ใช้แทนหมายเลขของผู้ถูกเรียก (B-scriber)
3. ทำหน้าที่รับเสียงโทน (tone) ที่ตอบรับจากชุมสายตลอดจนสัญญาณเรียก (Ringing Tone)
4. ทำหน้าที่ส่งสัญญาณยกเลิกการติดต่อเรียกไปยังชุมสาย (Hook-on)


สายที่ใช้ในการส่งสัญญาณจากเครื่องโทรศัพท์ไปยังชุมสายจะใช้สายส่ง 2-wire หรือ โลคอลลูป (Local Loop) ซึ่ง มีค่าอิมพีแดนซ์ (Impedance) ของสายประมาณ 500-1000 โอห์ม แต่ค่าที่ใช้ทั่วไปคือ 600 โอห์ม ถ้าในชุมสายปลายทางมีการติดตั้งแหล่งจ่ายไฟรวมดีซีขนาด 48 โวลต์ให้แก่ตะลุปของผู้ใช้โทรศัพท์ ลวดตัวนำ 2 เส้นในลูปมีชื่อว่า ทิป (Tip) และริง (Ring) โดยริงจะต่อกับ-48 โวลต์ ทิปจะต่อกับกราวด์ ดังรูป 2.1



รูปที่ 2.1 โลคอลลูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อผู้ใช้โทรศัพท์ยกหูโทรศัพท์ มีผลทำให้สวิตช์ (Hook Switch) ปิดลง (Hook off) จากนั้นกระแสไฟตรงขนาด 20 มิลลิแอมป์ไหลวนอยู่ในรูป ซึ่งสภาวะยกหูโทรศัพท์นี้ ระดับแรงดันไฟฟ้าระหว่างทีปกับริงมีค่าลดลงเหลือ 6-10 โวลต์ สัญญาณเสียงพูดจากเครื่องโทรศัพท์จะถูกส่งไปในทิศทางใดทิศทางหนึ่งในรูป โดยจะทำให้เกิดการเปลี่ยนแปลงเล็กน้อยภายในกระแสรูป (20 มิลลิแอมป์) ซึ่งเกิดจากสัญญาณเอซีทับบนกระแสรูปคี่ซี ดังรูปที่ 2.2



รูปที่ 2.2 ส่วนประกอบของกระแสไฟตรงและกระแสสลับ

สัญญาณคู่สายโทรศัพท์

สัญญาณต่างๆที่ทางชุมสายโทรศัพท์ส่งมาตามคู่สายโทรศัพท์นั้น จะเป็นสัญญาณที่แจ้งสภาวะการใช้งานโทรศัพท์ ซึ่งแบ่งออกเป็น 4 ประเภท

1. สัญญาณพร้อมหมุน (Dial Tone) เป็นสัญญาณที่ทางชุมสายโทรศัพท์ใช้แจ้งไปทางผู้เรียกใช้โทรศัพท์ว่าอุปกรณ์ต่างๆในชุมสายพร้อมที่จะทำการต่อโทรศัพท์ให้กับผู้โทรศัพท์
2. สัญญาณเรียกกลับหรือสัญญาณแจ้งว่าสายว่าง (Ringback Tone) เป็นสัญญาณที่บอกผู้ใช้ให้ทราบว่าทางสายของผู้ที่ถูกเรียกว่างและกำลังเรียกอยู่
3. สัญญาณกระดิ่ง (Ringing Tone) เป็นสัญญาณที่ทางชุมสายส่งไปยังเครื่องผู้รับเพื่อบอกให้ทราบว่ามีการติดต่อมา
4. สัญญาณสายไม่ว่าง (Busy Tone) เป็นสัญญาณที่บอกให้ผู้เรียกใช้ทราบว่าไม่สามารถติดต่อกับเครื่องรับโทรศัพท์หมายเลขนั้นในเวลานั้นได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากสัญญาณคู่สายโทรศัพท์จะมีหลายแบบในแต่ละสถานะแล้วนั้นระดับสัญญาณไฟก็เป็นอีกส่วนหนึ่งที่จะบอกได้ว่าสัญญาณนั้นเป็นสัญญาณชนิดใด สัญญาณระหว่างคู่สายโทรศัพท์นั้นมีทั้งสัญญาณที่เป็นกระแสไฟตรง (DC) และกระแสสลับ (AC) ซึ่งระดับแรงดันไฟของสัญญาณระหว่างคู่สายจะแตกต่างกันดังตารางที่ 2.2


ตารางที่ 2.1 ลักษณะของสัญญาณต่างๆที่ใช้ในการแจ้งสถานะการใช้งานโทรศัพท์

| ชนิดของสัญญาณ | การส่งสัญญาณ | ความถี่ (Hz) |
|----------------------|---|--------------------|
| สัญญาณพร้อมหมุน | ต่อเนื่องไม่ขาดหาย | 350 มอดูเลตกับ 440 |
| สัญญาณเรียกกลับ | ดั่ง 1 วินาที เียบ 4 วินาที | 480 มอดูเลตกับ 620 |
| สัญญาณกระดิ่ง | ดั่ง 1 วินาที เียบ 4 วินาที | 440 มอดูเลตกับ 480 |
| สัญญาณแจ้งสายไม่ว่าง | - ขาดหาย 30 ครั้งต่อนาทีเมื่อสายในชุมสายไม่ว่าง - ขาดหาย 60 ครั้งต่อนาทีเมื่อเครื่องรับโทรศัพท์ที่ต้องการติดต่อถูกใช้งานอยู่ - ขาดหาย 120 ต่อนาทีเมื่อทรีนค์ไม่ว่าง | 480 มอดูเลตกับ 620 |

ตารางที่ 2.2 ระดับสัญญาณระหว่างคู่สายโทรศัพท์ในช่วงการใช้งานต่างๆ

| ช่วงเวลาการใช้งาน | ระดับสัญญาณไฟกระแสตรง | ระดับสัญญาณไฟกระแสสลับ |
|---------------------------|-----------------------|------------------------|
| ไม่ได้ใช้งาน | 48 โวลต์ | - |
| ยกหูขึ้นมีสัญญาณพร้อมหมุน | 10 โวลต์ | 600 มิลลิโวลต์ |
| ขณะกดเลขหมาย | 10 โวลต์ | ไม่เกิน 0.5 โวลต์ |
| มีสัญญาณแจ้งว่าสายไม่ว่าง | 10 โวลต์ | 400 มิลลิโวลต์ |
| มีสัญญาณเรียกกลับ | 10 โวลต์ | 400 มิลลิโวลต์ |
| มีสัญญาณกระดิ่ง | 48 โวลต์ | 110 มิลลิโวลต์ |
| มีการพูดระหว่างคู่สาย | 10 โวลต์ | ไม่เกิน 1 โวลต์ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 สัญญาณพื้นฐานของคู่สายโทรศัพท์

ส่วนประกอบหลักของเครื่องโทรศัพท์ แบ่งได้เป็น


1. ส่วนรับ-ส่งสัญญาณเสียงพูด (Speech Transmission)
2. ส่วนกำเนิดสัญญาณ (Generator Tone) และ ใ้ค้คหมายเลขของผู้เรียก
3. ส่วนที่รับสัญญาณเรียกจากชุมสาย (Ringing Tone)

ในรูปที่ 2.4 เป็นบล็อกไดอะแกรมของส่วนต่างๆที่จำเป็นในเครื่องโทรศัพท์ โดยจะเชื่อมต่อเข้ากับชุมสายด้วยสาย T (tip) และ R (ring) วงจรแรกที่เชื่อมต่อระหว่างวงจรภายในเครื่องโทรศัพท์กับอุปกรณ์ของชุมสายคือ วงจรกำเนิดเสียงเรียก (ringer) ซึ่งจะส่งสัญญาณเรียก (ringing signal) เมื่อมีการติดต่อมาจากผู้อื่น เหตุผลประการสำคัญที่ต้องนำวงจรส่วนนี้มาเชื่อมต่อกับชุมสายโดยตรงก็คือ เมื่อวางหูโทรศัพท์ไว้กับที่วางตามปกติ สุกสวิทช์จะถูกเปิดวงจร ทำให้ไม่มีแรงดันจากชุมสายผ่านไปยังวงจรส่วนที่อยู่หลังสุกสวิทช์ได้ดังนั้นถ้าวงจรกำเนิดสัญญาณเรียกอยู่หลังจากสุกสวิทช์ ก็จะไม่สามารถสร้างสัญญาณเรียกได้ในเวลาที่มีผู้ติดต่อเข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อมีการยกหูโทรศัพท์ขึ้น สุกสวิทช์ S1 และ S2 ในรูปที่ 2.5 (ก) ก็จะปิดวงจร ทำให้มีกระแสจากชุมสายไหลครบวงจรผ่านเครื่องโทรศัพท์ได้ ในขณะที่เดียวกันกระแสค่าเดียวกันนี้จะไหลผ่านขดลวดของรีเลย์ที่ชุมสายด้วย ทำให้หน้าสัมผัสของรีเลย์ที่ชุมสายถูกปิดลง เพื่อที่จะให้อุปกรณ์ต่างๆ ในชุมสายพร้อมที่จะทำการติดต่อกับเครื่องโทรศัพท์ได้ นอกจากนั้นชุมสายก็จะส่งสัญญาณหมุนหมายเลข (Dial Tone) ไปยังผู้ที่ยกหูโทรศัพท์ เพื่อให้ผู้นั้นส่งหมายเลขโทรศัพท์ของผู้ที่ต้องการจะติดต่อด้วยมายังชุมสาย หลังจากชุมสายได้รับหมายเลขแรกที่ถูกส่งมาแล้ว ชุมสายก็จะเลิกส่งสัญญาณหมุน ซึ่งกระบวนการตอนนี้เกิดขึ้นอย่างรวดเร็ว

การส่งหมายเลขโทรศัพท์ไปยังชุมสายสามารถกระทำได้ 2 วิธี วิธีแรกเป็นการส่งสัญญาณพัลส์ที่แสดงถึงค่าของหมายเลขต่างๆ และอีกวิธีหนึ่งคือการส่งสัญญาณที่เป็นความถี่ต่างๆกัน โดยค่าของตัวเลขจะถูกแทนด้วยค่าความถี่ 2 ความถี่ที่มีอยู่แตกต่างกัน




รูปที่ 2.4 บล็อกไดอะแกรมของโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ระบบโทรศัพท์ในปัจจุบัน แบ่งออกเป็น 2 ระบบ

2.2.1 ระบบโทรศัพท์แบบหมุนหมายเลข (Rotating-type)

ในรูปที่ 2.5 (ก) จะเป็นวงจรที่ใช้การส่งหมายเลขโทรศัพท์ในแบบหมุน จะเห็นว่าสวิตช์ S3 จะถูกเปิดวงจรออกเมื่อมีการหมุนหมายเลขโทรศัพท์ เมื่อสวิตช์ S3 ถูกเปิดวงจรออกก็จะไม่มีกระแสไหลผ่านเข้าไปในวงจรส่วนที่อยู่ถัดไปได้ จึงเสมือนว่าเป็นการขัดจังหวะ (interruption) การไหลของกระแส สำหรับจำนวนครั้งที่สวิตช์ S3 ถูกเปิดออกจะขึ้นอยู่กับระยะห่างของแป้นหมุน (dialer) ที่ถูกหมุนไป กับตำแหน่งปกติในขณะที่ไม่มีการหมุนหมายเลขใด ๆ เป็นต้นว่า ถ้าหมุนหมายเลข 4 สวิตช์ S3 ก็จะถูกเปิดออก 4 ครั้ง หรือว่าหมุนหมายเลข 7 สวิตช์ S3 ก็จะถูกเปิดออก 7 ครั้ง ซึ่งสวิตช์ S3 จะถูกเปิดวงจรในช่วงที่เป็นหมุนกลับสู่ตำแหน่งเดิมเท่านั้น ไม่ได้เกิดขึ้นในระหว่างที่ทำการหมุนหมายเลขอยู่



รูปที่ 2.5 (ก) วงจรหมุนหมายเลขแบบพัลส์อย่างง่าย

(ข) ไดอะแกรม ของเวลาคร่าว ๆ ของสัญญาณที่เกิดจากการหมุนหมายเลข “4”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.5 (จ) จะแสดงถึงลักษณะของรูปสัญญาณเมื่อมีการหมุนหมายเลขโทรศัพท์ จากรูปนี้ จะเห็นว่าในตอนแรกโทรศัพท์อยู่ในสภาวะออนฮุก (On-hook) คือ หูโทรศัพท์จะถูกวางอยู่บนที่วาง หูโทรศัพท์ตามปกติจะไม่มีกระแสจากชุมสายเข้าสู่โทรศัพท์เพราะขณะนี้วงจรถูกเปิดออกโดยสวิตช์ แต่เมื่อมีการยกหูโทรศัพท์ขึ้น โทรศัพท์จะอยู่ในสภาวะออฟฮุก (off-hook) สวิตช์จะถูกปิดวงจรลง ทำให้มีกระแสไหลครบวงจรได้ และเมื่อมีการหมุนหมายเลข โดยในรูปจะเป็นการหมุนหมายเลข “4” ก็จะทำให้วงจรถูกเปิดออกด้วยสวิตช์ S3 เป็นจำนวน 4 ครั้ง ก็จะได้รูปสัญญาณออกมามีลักษณะที่เห็น

ในระบบโทรศัพท์แบบที่ส่งสัญญาณด้วยจำนวนพัลส์นี้จะถูกกำหนดให้สามารถส่งสัญญาณในอัตรา 10 พัลส์ต่อวินาที หรือ 10 pps (pulse per second) และเพื่อความเข้าใจที่ตรงกันในการพิจารณาสัญญาณที่เกิดขึ้น จึงควรที่จะทราบความหมายของคำต่อไปนี้

- คาบของสัญญาณพัลส์ (Pulse period) = ช่วงเวลาที่วงจรถูกเปิด (break duration) + ช่วงเวลาที่วงจรถูกปิด (make duration) ซึ่งคาบของสัญญาณพัลส์จะถูกออกแบบให้มีค่า อย่างต่ำ 100 มิลลิวินาที
- อัตราการส่งสัญญาณพัลส์ (Pulse rate) = จำนวนพัลส์ที่ถูกส่งออกไปใน 1 วินาที = $1000 / \text{คาบเวลาของสัญญาณพัลส์ (เป็นมิลลิวินาที)}$
- เปอร์เซ็นต์ของการเปิดวงจร (Percent break) = $100 \times \text{อัตราส่วนการเปิดวงจร (break ratio) = } 100 \times \text{ช่วงเวลาที่ถูกเปิด / คาบของสัญญาณพัลส์}$
- ช่วงเวลาระหว่างกลุ่มของสัญญาณ (interdigit interval) ถูกกำหนดให้มีค่าอย่างต่ำ 700 มิลลิวินาที

สำหรับในสหรัฐอเมริกาจะกำหนดค่ามาตรฐานของสัญญาณไว้แน่นอน เช่น ช่วงเวลาที่วงจรถูกเปิดจะต้องไม่ต่ำกว่า 60 มิลลิวินาที หรืออัตราการเปิดวงจรเท่ากับ 60% สำหรับประเทศอื่นๆ มักจะใช้ที่อัตรา 67% เป็นส่วนใหญ่

ความเพี้ยนแปลงของสัญญาณเนื่องจากอุปกรณ์แปลง

ตามปกติในสัญญาณที่เชื่อมต่อระหว่างชุมสายกับเครื่องโทรศัพท์ จะมีค่าความต้านทานตัวเก็บประจุและขดลวดเหนี่ยวนำแฝงอยู่ โดยเฉลี่ยแล้วทุกๆ ระยะทาง 1 ไมล์ที่เพิ่มขึ้นของสายส่งจะเสมือนว่ามีตัวเก็บประจุต่อคร่อมอยู่ระหว่างสายส่ง มีค่าประมาณ 0.07 ไมโครฟารัด และมีตัวต้านทานกับขดลวดเหนี่ยวนำต่ออนุกรมกันอยู่ โดยจะมีค่าประมาณ 42 โอห์ม และ 1 มิลลิเฮนรี ตามลำดับซึ่งอุปกรณ์แปลงพวกนี้ จะมีผลทำให้สัญญาณพัลส์ที่ถูกส่งไปตามสายส่งเกิดความเพี้ยนทั้งขนาด (Amplitude) และ คาบเวลา (period) ดังนั้นชุมสายจึงจำเป็นต้องมีวงจรที่สามารถจะรับรู้สัญญาณที่เพี้ยนเหล่านี้ไว้ และไม่ทำให้เกิดความผิดพลาดในการติดต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 ระบบโทรศัพท์แบบส่งสัญญาณความถี่คู่ (Dual tone multifrequency-type)


เป็นระบบการส่งสัญญาณอีกแบบหนึ่ง ซึ่งพบได้มากกว่าระบบการส่งเป็นสัญญาณพัลส์ระบบนี้หรือเรียกชื่อย่อว่าดีทีเอ็มเอฟ (DTMF) มีวิธีส่งหมายเลขของผู้ที่ต้องการจะติดต่อด้วยโดยการส่งสัญญาณความถี่ 2 ความถี่มอดูเลตกันไป ซึ่งจะเป็นตัวแทนของหมายเลขที่กด ความถี่ที่ถูกส่งออกไปจะอยู่ในย่านความถี่ของเสียงพูด (0-4 กิโลเฮิร์ตซ์) ซึ่งค่าความถี่ที่ต่ำกว่าจะเป็นความถี่ที่แสดงในแนวนอนและอีกค่าหนึ่งก็จะเป็นความถี่ในแนวตั้งค่าต่างๆ ได้แสดงไว้ในรูปที่ 2.6 ตัวอย่างเช่น เมื่อมีการกดหมายเลข 5 ก็จะมีความถี่ 770 เฮิร์ตซ์ และ 1336 เฮิร์ตซ์ มอดูเลตกันออกมา

สำหรับวงจรออสซิลเลเตอร์ที่สร้างความถี่เหล่านี้ขึ้นมาก็คือวงจรในรูปที่ 2.7 เป็นวงจรที่ยังคงใช้อุปกรณ์ต่าง ๆ มาต่อรวมกันเป็นวงจรอยู่ ซึ่งปัจจุบันมีการใช้อุปกรณ์ที่ผลิตในรูปไอซีสำเร็จรูปมาใช้งานมากกว่า แต่เนื่องจากต้องการให้เข้าใจถึงหลักการของระบบจึงนำวงจรพื้นฐานมาประกอบคำอธิบาย

การทำงานของวงจรนี้เริ่มจากสวิตช์ S1 (สวิตช์ในแนวนอน), S2 (สวิตช์ในแนวตั้ง) และ S3 จะถูกเปิดวงจรอยู่เมื่อมีการยกหูโทรศัพท์ขึ้น กระแสจากขุมสายจะผ่าน RV1, L1/1 และ L2/1 ทรานซิสเตอร์ Q1 จะไม่นำกระแส เมื่อมีการกดหมายเลข สวิตช์ S1, S2 จะถูกปิดลงตามตำแหน่งของหมายเลขที่ถูกกด C1, C2 จะถูกต่อเข้ากับ L1/1 และ L2/1 ตามลำดับ เกิดเป็นวงจรออสซิลเลเตอร์ขึ้นโดย L1/1 และ C1 จะเป็นออสซิลเลเตอร์ที่ผลิตความถี่ที่ต่ำกว่าความถี่ที่เกิดจาก L2/1 และ C2 และสวิตช์ S3 จะถูกปิดลงเช่นกัน ทำให้ทรานซิสเตอร์ Q1 ทำหน้าที่มอดูเลตสัญญาณจากออสซิลเลเตอร์ทั้งสองเข้าด้วยกันและส่งไปยังขุมสาย ในขณะที่กดหมายเลขอยู่นั้น ส่วนของหูฟังและไมโครโฟนจะถูกต่อขนานกัน จึงทำให้ได้ยินสัญญาณที่เกิดขึ้นจากวงจรออสซิลเลเตอร์ด้วย สำหรับทางขุมสายก็จะมีวงจรตรวจจับสัญญาณเอาไปประมวลผลต่อไป และยังคงมีวงจรรองความถี่ป้องกันไม่ให้ความถี่แปลกปลอมอื่น ๆ เข้าไปในขุมสายด้วย



รูปที่ 2.6 เป็นกคหมายเลขและค่าความถี่ในแนวนอนและแนวตั้งของหมายเลขต่างๆ



รูปที่ 2.7 วงจรพื้นฐานที่ใช้อุปกรณ์แบบแยกชิ้นของโทรศัพท์ที่ใช้ระบบคิตีเอ็มเอฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อเปรียบเทียบระหว่างระบบทั้งสอง

ในตอนต้นทราบแล้วว่า การส่งสัญญาณแบบพัลส์ 1 ลูก ต้องใช้เวลาอย่างน้อย 100 มิลลิวินาที (60 มิลลิวินาทีสำหรับช่วงการเปิดวงจร และ 40 มิลลิวินาทีสำหรับช่วงการปิดวงจร) และยังต้องมีช่วงเวลาที่แยกสัญญาณแต่ละกลุ่มออกอีกอย่างน้อย 700 มิลลิวินาที และยิ่งถ้าหมายเลขที่ต้องการติดต่อด้วยมีค่ามากและยาวนานมากขึ้นเท่าใด ย่อมต้องทำให้เสียเวลาในการส่งสัญญาณมากยิ่งขึ้น

ตัวอย่างเช่น หมายเลข 555-5555

จะใช้เวลาในการส่งสัญญาณพัลส์ = 5 (พัลส์/มิลลิวินาที) \times 100 (มิลลิวินาที/พัลส์) \times 7 (หมายเลข) = 3.5 วินาที


และระยะเวลาของช่องว่างระหว่างกลุ่มสัญญาณ = 700 (มิลลิวินาที) \times 6 = 4.6 วินาที จะใช้เวลาในการส่งทั้งหมด = 3.5 + 4.2 = 7.7 วินาที

แต่ถ้าเป็นโทรศัพท์ที่ใช้การส่งระบบคิตีเอ็มเอฟ จะใช้เวลา 7×100 มิลลิวินาที = 0.7 วินาทีเท่านั้น


ดังนั้นจะเห็นได้ชัดจนประการหนึ่งแล้วว่าระบบคิตีเอ็มเอฟ จะสามารถประหยัดเวลาในการส่งหมายเลขไปยังชุมสายได้มากกว่าระบบที่ใช้การส่งสัญญาณพัลส์ซึ่งเป็นผลให้ชุมสายสามารถใช้อุปกรณ์ประเภทหน่วยความจำได้อย่างมีประสิทธิภาพมากขึ้นตามไปด้วย

ในปัจจุบันนี้ การส่งสัญญาณแบบคิตีเอ็มเอฟได้รับความนิยมมากกว่าระบบพัลส์ ทั้งในด้านความเร็ว ความสะดวกสบาย และการนำไปประยุกต์ใช้งานกับอุปกรณ์ต่าง ๆ ดังนั้นเพื่อความสะดวกสบายจึงได้มีการผลิตไอซีสำเร็จรูปขึ้น การส่งสัญญาณแบบคิตีเอ็มเอฟด้วยการใช้ไอซีสำเร็จรูปในปัจจุบันจะเหมาะสมกว่าการนำอุปกรณ์มาต่อกันในการผลิตสัญญาณที่มีความถี่ต่าง ๆ เพื่อแทนรหัสหมายเลขของผู้ที่ต้องการจะติดต่อด้วย หลักการทำงานของไอซีพวกนี้ย่อมจะต้องมีหลักการเช่นเดียวกัน นั่นก็คือ การนำความถี่ที่มีค่าแตกต่างกัน 2 ความถี่ ซึ่งเกิดจากการตีโค้ดปุ่มกดหมายเลขให้เป็นสัญญาณความถี่ที่เกิดจากการถอดรหัสได้ในแนวแกนและแนวคอลัมน์ จากนั้นก็นำสัญญาณทั้งสองมาผสมดูเลตกันแล้วจึงถูกส่งไปยังชุมสายต่อไป

2.3 การส่งรหัสหมายเลขโดยการใช้ไอซีสำเร็จรูป



รูปที่ 2.8 (ก) วงจรแบบแรกๆ




รูปที่ 2.8 (ข) วงจรที่ถูกพัฒนาในรูปแบบของไอซีสำเร็จรูป
รูปที่ 2.8 บล็อกไดอะแกรมของระบบคิตที่เอ็มเอฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.8 (ก) เป็นบล็อกไดอะแกรมของการส่งสัญญาณแบบคิทีเอ็มเอฟ ซึ่งในระบบนี้ยังคงต้องใช้อุปกรณ์จำพวกพาสซีฟ (Passive element) ในการนำมาสร้างวงจรออสซิลเลเตอร์ ซึ่งแน่นอนว่าปัญหาที่จะพบสำหรับวงจรที่ใช้อุปกรณ์เหล่านี้จะมีความคลาดเคลื่อน เนื่องจากสภาวะแวดล้อมที่เปลี่ยนแปลงไปและอายุการใช้งาน ผลที่ตามมาก็คือความถี่ที่ผลิตออกมาย่อมมีค่าเปลี่ยนแปลงไปด้วยซึ่งจะทำให้ขุมสายเกิดการทำงานผิดพลาดในการติดต่อกับผู้ที่ถูกเรียก ดังนั้นการสร้างไอซีสำเร็จรูปมาใช้แทนอุปกรณ์พาสซีฟย่อมจะต้องแก้ปัญหาเหล่านี้ได้ในระดับหนึ่ง

ในรูปที่ 2.7 (ข) เป็นบล็อกไดอะแกรมของไอซีที่นำมาใช้สร้างสัญญาณในระบบคิทีเอ็มเอฟ ซึ่งวงจรภายในประกอบด้วยวงจรมับและถอดรหัส (counter and decoder) ซึ่งวงจรถอดรหัสก็จะแยกว่าการกดหมายเลขแต่ละครั้งจะตรงกับตำแหน่งใดบ้างในแนวแถวและแนวคอลัมน์ เมื่อทำการถอดรหัสจากการกดได้แล้วก็นำค่าในแนวแถวและแนวคอลัมน์ไปหารจากค่าความถี่หลัก สัญญาณที่ออกจากวงจรมับและถอดรหัสก็จะได้สัญญาณดิจิทัล 2 สัญญาณที่มีความถี่แตกต่างกัน จากนั้นก็นำสัญญาณทั้งสองไปผ่านวงจรแปลงสัญญาณจากดิจิทัลไปเป็นอนาล็อก (D/A converter) และนำมารวมกันโดยการนำไปผ่านวงจรรวมและขยายสัญญาณ (summing amp) แล้วจึงถูกส่งผ่านไปยังวงจรควบคุมเสียงพูด (speech network) และผ่านต่อไปยังขุมสายโทรศัพท์ในที่สุด



รูปที่ 2.9 ชนิดของปุ่มกดและรูปสัญญาณ


ไอซีอาจจะถูกออกแบบมาให้ใช้ร่วมกับเป็นปุ่มหมายเลข (Key pad) ชนิด DPST (dual pole single throw) ซึ่งอาจจะมีหน้าสัมผัสสองหน้า หรืออาจจะเป็นชนิด SPST (single-pole single throw) ก็ได้ ในรูปที่ 2.9 เป็นแผนภาพและรูปของสัญญาณเมื่อมีการกดปุ่มหมายเลขใด ๆ จะสังเกตว่าในการตีโค้ดของแนวแถวจะแอกทีฟที่ลอจิก “0” แต่ในแนวคอลัมน์นี้จะแอกทีฟที่ลอจิก “1”

หลังจากที่ทำการเข้ารหัสของสัญญาณแล้ว ก็จะเข้าสู่หลักการของการถอดรหัสหมายเลขที่ถูกส่งมาแบบคิทีเอ็มเอฟ ซึ่งเป็นวงจรที่มีการใช้งานกันมากในปัจจุบัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 วงจรถอดรหัสหมายเลขดีทีเอ็มเอฟ

วงจรที่ทำหน้าที่ถอดรหัสหมายเลขที่ส่งมาแบบดีทีเอ็มเอฟ (DTMF receiver) ในช่วงแรก ๆ จะใช้วงจรถอดรหัส 1 วงจรต่อ 1 คู่สาย เมื่อมีการขยายการใช้งานโทรศัพท์กันมากขึ้น ภายในชุมสายจะมีคู่สายภายใต้การควบคุมเป็นจำนวนมาก การใช้งานของวงจรถอดรหัสหมายเลขแบบดีทีเอ็มเอฟจึงเปลี่ยนมาเป็นลักษณะของการใช้งานร่วมกันระหว่างหลาย ๆ คู่สาย ดังนั้นจึงเกิดความซับซ้อนในการสร้างวงจรในลักษณะเช่นนี้ แต่ปัจจุบันมีวงจรถอดรหัสที่อยู่ในรูปไอซีสำเร็จรูป ซึ่งมีราคาถูกและง่ายต่อการใช้งานจึงไม่เป็นการลงทุนที่สูงจนเกินไปในการที่จะใช้วงจรถอดรหัส 1 วงจรต่อ 1 คู่สาย



รูปที่ 2.10 ผลตอบสนองความถี่ของวงจรกรองความถี่

การสร้างสัญญาณดีทีเอ็มเอฟ ซึ่งจะประกอบไปด้วยสัญญาณที่มีความถี่ต่างกัน 2 สัญญาณตามตำแหน่งคอลัมน์และแถวของปุ่มกดหมายเลข และทำการมอดูเลตเข้าด้วยกันก่อนที่จะส่งออกไป เมื่อกดปุ่มหมายเลขใด ๆ ไปแล้วจะมีสัญญาณความถี่ค่าเท่าไรบ้างที่ถูกผลิตออกมา ซึ่งเป็นค่าที่กำหนดไว้เป็นมาตรฐานของระบบการเข้ารหัสแบบดีทีเอ็มเอฟอยู่แล้ว ส่วนในรูปที่ 2.10 จะเป็นกราฟที่เป็นผลตอบสนองความถี่ของวงจรกรองความถี่ภายในวงจรถอดรหัส ซึ่งที่ชุมสายหลังจากที่รับสัญญาณดีทีเอ็มเอฟมาแล้วก็จะนำไปผ่านวงจรกรองความถี่ที่มีผลตอบสนองตามรูปนี้ เมื่อสัญญาณดีทีเอ็มเอฟผ่านวงจรกรองความถี่มาแล้วก็จะได้สัญญาณความถี่ 2 ค่า ซึ่งก็จะเป็นความถี่เดียวกับความถี่มาตรฐานก่อนที่จะทำการมอดูเลตนั่นเอง

2.4.1 ข้อกำหนดของวงจรถอดรหัสหมายเลขแบบคิตีเอ็มเอฟ

ข้อกำหนดต่างๆ ที่จำเป็นเพื่อที่จะไม่ทำให้การถอดรหัสสัญญาณคิตีเอ็มเอฟ เกิดการผิดพลาดขึ้น ซึ่งมีรายละเอียดดังต่อไปนี้

1. วงจรจะยังคงสามารถถอดรหัสได้อย่างถูกต้อง ถึงแม้สัญญาณที่รับเข้ามาจะมีความเบี่ยงเบนไปจากค่าที่กำหนดไว้เป็นมาตรฐาน แต่ต้องไม่เกิน $\pm 2\%$ และจะไม่ยอมสัญญาณที่มีค่าเบี่ยงเบนมากกว่า $\pm 3\%$ จากค่ามาตรฐาน ผ่านวงจรถอดความถี่ไปได้

2. วงจรถอดรหัสจะสามารถถอดรหัสได้ ก็ต่อเมื่อได้รับสัญญาณเข้ามามีระยะเวลาอย่างน้อย 40 มิลลิวินาที

3. วงจรถอดรหัสจะทำการถอดรหัสได้ถูกต้อง ก็ต่อเมื่อสัญญาณคิตีเอ็มเอฟที่รับเข้ามาในวงจรจะต้องมีช่วงเวลาเท่ากับสัญญาณคิตีเอ็มเอฟที่รับเข้ามาก่อนหน้านี้ เป็นเวลาอย่างน้อย 3.5 มิลลิวินาที


4. วงจรถอดรหัส จะต้องสามารถถอดรหัสคิตีเอ็มเอฟที่มีโคเนนามิเกรนจ์สูงกว่า 27.5 เคซิเบลได้โดยไม่เกิดความผิดพลาด และยังสามารถทำงานได้ในกรณีที่สัญญาณทั้ง 2 ความถี่ที่ประกอบกันขึ้นเป็นสัญญาณคิตีเอ็มเอฟ มีแอมพลิจูดแตกต่างกันมากกว่า 6 เคซิเบล

5. วงจรถอดรหัสยังคงทำงานได้ตลอดเวลา ไม่ว่าจะขณะนั้นจะปรากฏเสียงพูดหรือมีสัญญาณรบกวนจากภายนอกเข้ามายังวงจรถอดรหัสก็ไม่ทำให้การถอดรหัสผิดพลาด

2.4.2 วงจรถอดความถี่และวงจรถรวจจับ (Filter and detector)

ในรูปที่ 2.10 จะเห็นว่าวงจรถอดความถี่เป็นส่วนสำคัญของวงจรถอดรหัสจากรูปกราฟที่แสดงผลตอบสนองของความถี่ วงจรถอดความถี่ชนิดที่ใช้สำหรับการทำงานให้ได้ผลตอบสนองตามรูป 2.10 จะต้องใช้เวลาดูดความถี่ชนิดแยกย่านความถี่ (Bandsplit filter) ดังนั้นสัญญาณคิตีเอ็มเอฟที่ผ่านวงจรถอดความถี่ออกมาแล้วก็จะแยกได้เป็นกลุ่มความถี่ที่สูง (high group) กับกลุ่มความถี่ต่ำ (low group) ส่วนสัญญาณความถี่ที่อยู่นอกเหนือย่านนี้ ซึ่งไม่ตรงกับค่าความถี่มาตรฐานหรือมีค่าเบี่ยงเบนเกิน 2% ก็จะไม่สามารถผ่านวงจรถอดความถี่นี้ไปได้

จากนั้นสัญญาณความถี่ที่ผ่านออกมาก็จะถูกนำไปผ่านวงจรถรวจจับ เพื่อที่จะทำการประมวลต่อไป ในรูปที่ 2.11 เป็นบล็อกโคอะแกรมของวงจรถอดความถี่และวงจรถรวจจับ ซึ่งในปัจจุบันทั้งสองวงจร ได้ถูกผลิตไว้ให้อยู่ในรูปไอซีเพียงตัวเดียว ได้แก่ เบอร์ 751201



รูปที่ 2.11 บล็อกไอซีแอมป์ของวงจรทรานส์มิเตอร์รหัสหมายเลขแบบดีทีเอ็มเอฟ

สำหรับการทำงานของวงจรตรวจจับความถี่ตามรูปที่ 2.11 นั้น เมื่อสัญญาณความถี่ทั้งสองย่านที่ผ่านมาจากวงจรกรองความถี่แล้ว จะถูกนำไปผ่านวงจรสร้างสัญญาณรูปสี่เหลี่ยมเพื่อทำให้เป็นสัญญาณระบบดิจิทัล จากนั้นวงจรตรวจนับก็จะทำการประมวลผลสัญญาณซึ่งจะใช้วิธีการนับจำนวนพัลส์ภายในหนึ่งสัญญาณคาบรูปสี่เหลี่ยม วิธีการเช่นนี้จะทำให้วงจรตรวจจับความถี่สามารถหาค่าความถี่ของสัญญาณที่เข้ามาได้ ซึ่งก็จะทำให้ทราบถึงค่าของความถี่ที่ประกอบกันขึ้นเป็นสัญญาณดีทีเอ็มเอฟได้ และทำการถอดรหัสออกมาเป็นหมายเลขโทรศัพท์ได้ในที่สุด แต่ปัญหาที่สำคัญ คือ การที่มีเสียงพูดเข้ามาในวงจรซึ่งไม่ใช่ความถี่ดีทีเอ็มเอฟ อาจทำให้เกิดความผิดพลาดในการถอดรหัสหมายเลขได้ ดังนั้นจึงต้องมีการกำหนดระยะเวลาในการประมวลผลแต่ละครั้งไว้ประมาณ 10 มิลลิวินาที ซึ่งถ้าเวลาในการประมวลผลน้อยกว่านี้จะทำให้เกิดความผิดพลาดในการถอดรหัสได้


2.5 การเข้ารหัสสัญญาณดีทีเอ็มเอฟ (DTMF: Dual Tone Multi Frequency)

การเข้ารหัสสัญญาณดีทีเอ็มเอฟมีจุดมุ่งหมายเพื่อให้สามารถควบคุมการส่งสัญญาณดีทีเอ็มเอฟจากไมโครโปรเซสเซอร์หรือไมโครคอนโทรลเลอร์ได้ง่ายขึ้นซึ่งจะทำให้การนำไปประยุกต์ใช้งานในโครงการต่าง ๆ ทำให้สะดวกขึ้น ในปัจจุบันการเข้ารหัสสัญญาณดีทีเอ็มเอฟทำได้ง่ายขึ้นเนื่องจากมีไอซีที่มีคุณสมบัติทางด้านนี้อยู่หลายเบอร์ และเบอร์ที่ได้เลือกมาใช้ในโครงการนี้ได้แก่ เบอร์ MT8880 ซึ่งมีรายละเอียดดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.1 คุณสมบัติของ MT8880

- เป็นตัวรับตัวส่งและเข้ารหัสถอดรหัสความถี่ (DTMF)
- มีพอร์ตเชื่อมต่อกับหน่วยประมวลผลกลาง
- สามารถตั้งอัตราขยายภายในตัวไอซีได้
- เป็นไอซีคุณภาพสูง
- สามารถปรับการคัทไทม์ (Guard time) ได้
- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับไอซีทีทีแอล (TTL)
- สามารถเลือกช่วงความถี่ด้านอินพุตได้



รูปที่ 2.12 ขาของไอซี MT8880


2.5.2 รายละเอียดของขาของ MT8880

| ขา | ชื่อของขา | รายละเอียด |
|-------|-----------|---|
| 1 | IN+ | ขาอินอินเวอร์เทอร์ |
| 2 | IN- | ขาอินเวอร์เทอร์ |
| 3 | GS | ขาเลือกเกน (Gain) |
| 4 | Vref | ขาแรงดันอ้างอิง มีค่าเท่ากับ $VDD/2$ |
| 5 | Vss | ไฟเลี้ยงลบ |
| 6 | OSC1 | ขาอินพุตออสซิลเลเตอร์ 1 |
| 7 | OSC2 | ขาอินพุตออสซิลเลเตอร์ 2 |
| 8 | TONE | ขาเอาต์พุตของดีทีเอ็มเอฟ ภาคส่ง |
| 9 | R/W | สัญญาณอ่านหรือเขียน รีจิสเตอร์ เพื่อควบคุม MT8880 |
| 10 | CS | ขา Chip Select (CS = 0) |
| 11 | RS0 | ขาเลือกรีจิสเตอร์ |
| 12 | O2 | ขาอินพุตสัญญาณนาฬิกาของระบบ |
| 13 | IRQ/CP | ขาอินเตอร์รัพไปยัง CPU เมื่ออยู่ในโหมด CP และถูก Enable |
| 14-17 | D0 - D3 | ขาข้อมูลต่อกับ CPU เมื่อ CS = 1 เป็น High Impedance |
| 18 | EST | ขาแสดงว่าข้อมูล DTMF ที่ตรวจสอบได้ถูกต้อง เป็น 1 |
| 19 | ST/GT | ขาที่ต่อวงจร String Tinput และ Guard time output |
| 20 | VDD | ไฟเลี้ยงบวก |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.3 การนำ MT8880 ไปใช้งาน

- นำไปใช้ในงานด้านรีโมทคอนโทรล
- ใช้งานเกี่ยวกับเครื่องคิดการ์ด
- ใช้งานร่วมกับคอมพิวเตอร์
- ใช้งานเกี่ยวกับเครื่องป้อนกันโทรศัพท์ทางไกล
- การควบคุมอุปกรณ์ทางโทรศัพท์
- ใช้ในเครื่องชุมสายขนาดเล็ก
- ระบบสอบถามทางโทรศัพท์
- ระบบทวนสัญญาณและโทรศัพท์เคลื่อนที่



รูปที่ 2.13 โครงสร้างภายในของไอซี MT8880

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.4 โครงสร้างของ MT8880

MT8880 เป็น ไอซีที่ทำหน้าที่เป็นตัวรับตัวส่ง และถอดรหัสเข้ารหัสความถี่คู่ (DTMF) สร้างโดยใช้เทคโนโลยี ISO2 CMOS จึงกินไฟน้อยและมีความน่าเชื่อถือสูง ภาครับความถี่คู่สร้างโดยอ้างอิงมาตรฐานจากไอซี MT8880 ส่วนภาคส่งใช้ข้อดีของวงจรสวิตช์คาปาซิเตอร์ดิจิทัลอลูมินาไลต์ (D/A) ทำให้ความเพี้ยนของสัญญาณความถี่อยู่ในระดับต่ำ ในส่วนของวงจรกรองความถี่ใช้เทคนิคของวงจรสวิตช์คาปาซิเตอร์ สำหรับกรองความถี่สูงและความถี่ต่ำ ส่วนวงจรถอดรหัสความถี่คู่ทั้ง 16 ความถี่แบ่งออกเป็นเลขฐานสองขนาด 4 บิต และเซ็ทช่วงเวลาสัญญาณเข้ามา ส่วนภาคอินพุทเป็นออปแอมป์ ซึ่งสามารถปรับอัตราขยายได้โดยการต่ออุปกรณ์ภายนอกเอาท์พุทแลทซ์ 3 สถานะ ซึ่งรายละเอียดต่างๆ ของ MT8880 แสดงในรูปที่ 2.12 และรูปที่ 2.13 ซึ่งแสดงโครงสร้างภายในของ MT8880

2.5.5 หน้าที่การทำงานของ MT8880

1. ส่วนรับสัญญาณดีทีเอ็มเอฟ (DTMF Receiver) ทำหน้าที่แปลงสัญญาณดีทีเอ็มเอฟไปเป็นรหัสบีซีดี (BCD)
2. ส่วนกำเนิดสัญญาณดีทีเอ็มเอฟ (DTMF Transceiver) ทำหน้าที่แปลงรหัสบีซีดี (BCD) ไปเป็นสัญญาณดีทีเอ็มเอฟ
3. ส่วนตรวจสอบชนิดของสัญญาณที่หุ้มสายโทรศัพท์ส่งมาตามสายโทรศัพท์หรือโหมดคอลโปรเกรส (Call Progress) ทำหน้าที่ตรวจสอบสัญญาณโทรศัพท์ชนิดต่างๆ

การทำงานในโหมดของการกำเนิดสัญญาณดีทีเอ็มเอฟ

การกำเนิดสัญญาณดีทีเอ็มเอฟ จะเป็นสัญญาณที่เกิดจากการมอดูเลตทางด้านความถี่ต่ำและความถี่สูงเข้าด้วยกันสัญญาณที่ผลิตขึ้นจะถูกส่งออกไปยังขาโทน (Tone) และสัญญาณดีทีเอ็มเอฟที่ถูกส่งออกไปนั้นสามารถที่จะกำหนดได้โดยการเขียนรหัสบีซีดี ในตัว MT8880

การทำงานในหน้าที่ของการรับสัญญาณดีทีเอ็มเอฟ

สัญญาณดีทีเอ็มเอฟจะถูกส่งผ่านเข้ามายังอินพุทของ MT8880 และจะผ่านวงจรฟิลเตอร์ (Filter) แล้วแปลงเป็นรหัสบีซีดี เก็บไว้ในรีจิสเตอร์ และ MT8880 จะส่งสัญญาณอินเตอร์รัพท์ไปยังขา \overline{IRQ}/CP

ตารางที่ 2.3 การถอดรหัสของสัญญาณดีทีเอ็มเอฟ

| D3 | D2 | D1 | D0 | Digital | Flow | Fhigh |
|----|----|----|----|---------|------|-------|
| 0 | 0 | 0 | 1 | 1 | 697 | 1209 |
| 0 | 0 | 1 | 0 | 2 | 697 | 1336 |
| 0 | 0 | 1 | 1 | 3 | 697 | 1477 |
| 0 | 1 | 0 | 0 | 4 | 770 | 1209 |
| 0 | 1 | 0 | 1 | 5 | 770 | 1336 |
| 0 | 1 | 1 | 0 | 6 | 770 | 1447 |
| 0 | 1 | 1 | 1 | 7 | 852 | 1209 |
| 1 | 0 | 0 | 0 | 8 | 852 | 1336 |
| 1 | 0 | 0 | 1 | 9 | 852 | 1447 |
| 1 | 0 | 1 | 0 | 0 | 941 | 1209 |
| 1 | 0 | 1 | 1 | * | 941 | 1336 |
| 1 | 1 | 0 | 0 | # | 941 | 1477 |
| 1 | 1 | 0 | 1 | A | 697 | 1693 |
| 1 | 1 | 1 | 0 | B | 770 | 1693 |
| 1 | 1 | 1 | 1 | C | 852 | 1693 |
| 0 | 0 | 0 | 0 | D | 941 | 1693 |

การควบคุมการทำงานทั้ง 3 หน้าที่สามารถทำได้โดยการควบคุมรีจิสเตอร์ภายใน ซึ่งมีอยู่ด้วยกัน 2 รีจิสเตอร์ คือ รีจิสเตอร์ A และ รีจิสเตอร์ B

ตารางที่ 2.4 โหมดการทำงานของรีจิสเตอร์

| RSO | R/W | หน้าที่การทำงาน |
|-----|-----|----------------------------------|
| 0 | 0 | เขียนข้อมูลลงในรีจิสเตอร์ |
| 0 | 1 | อ่านข้อมูลจากรีจิสเตอร์ |
| 1 | 0 | เขียนข้อมูลลงในรีจิสเตอร์ควบคุม |
| 1 | 1 | อ่านข้อมูลจากรีจิสเตอร์แสดงสถานะ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.5 รีจิสเตอร์ควบคุม A

| | | | |
|------|-----|---------|------|
| B3 | B2 | B1 | B0 |
| RSEL | IRQ | CP/DTMF | TOUT |

ตารางที่ 2.6 รีจิสเตอร์ควบคุม B

| | | | |
|-----|-----|------|-------|
| B3 | B2 | B1 | B0 |
| C/R | S/D | TEST | BURST |

ตารางที่ 2.7 หน้าที่การทำงานของรีจิสเตอร์ A

| บิต | ชื่อ | หน้าที่ | ลักษณะการทำงาน |
|-----|---------|----------------------------|---|
| B0 | TOUR | โทนเอาต์พุท | เป็น 1 กำหนดให้มีสัญญาณ โทนออกที่เอาต์พุทได้ |
| B1 | CP/DTMF | โหมดคอนโทรล | เป็น 0 อยู่ในโหมดการรับและ กำเนิดสัญญาณดีทีเอ็มเอฟ ถ้า เป็น 1 จะอยู่ในโหมดคอลโปร เกรสใช้ร่วมกับ B2 = 1 |
| B2 | IRQ | อินเตอร์รัพท์ อีนาเบิ้ล | เป็น 1 กำหนดให้มีการ อินเตอร์รัพท์ขึ้นที่ขา IRQ/CP |
| B3 | RSEL | รีจิสเตอร์ซีเลคท์ | เป็น 1 เลือกการควบคุม รีจิสเตอร์ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.8 หน้าี่การทำงานองรีจิสเตอร์ B

| บิต | ชื่อ | หน้าที่ | ลักษณะการทำงาน |
|-----|-------|------------------------------|---|
| B0 | BURST | เบิร์สต์โหมด | เป็น 0 กำหนดให้เกิดการส่งสัญญาณจากคิตีเอ็มเอฟได้ แต่ถ้าเป็น 1 จะส่งสัญญาณคิตีเอ็มเอฟตลอดเวลาจะใช้งานร่วมกับโหมดคอตโปรเกรส |
| B1 | TEST | เทสโหมด | เป็น 1 ทดสอบคุณสมบัติเทียบกับตารางคุณสมบัติ |
| B2 | S/D | ซิงเกิล/ดูอัล โทน เจเนอเรชัน | เป็น 0 ส่งความถี่คิตีเอ็มเอฟออกมาเป็นความถี่รวม แต่ถ้าเป็น 1 จะแยกความถี่ออกโดยใช้งานร่วมกับ B3 |
| B3 | C/R | คอตล์มัน์/แฉวโทน | เป็น 1 กำหนดให้ส่งความถี่ด้านคอตล์มัน์ เป็น 0 กำหนดให้ส่งความถี่ด้านแฉว |

2.6 วงจรส่วนบันทึกและเล่นกลับ ISD 2590


ไอซี ISD 2590 เป็นไอซีที่สามารถบันทึกเสียงลงไปในตัวไอซีได้โดยไม่ต้องต่อกับหน่วยความจำภายนอก เป็นอุปกรณ์อยู่ในตระกูลซีมอส สามารถบันทึกเสียงและเล่นกลับได้นาน 90 วินาที

2.6.1 คุณสมบัติโดยทั่วไปของ ISD 2590

1. ใช้งานง่ายในการบันทึกและเล่นกลับบนตัวไอซี
2. สัญญาณเสียงที่ถูกบันทึกเมื่อถูกเล่นกลับจะมีคุณภาพเสียงที่ดี
3. สามารถควบคุมการทำงานโดยใช้สวิทช์โดยทั่วไปหรือใช้ไมโครคอนโทรลเลอร์ควบคุมได้
4. ไอซีหนึ่งตัวสามารถบันทึกเสียงได้นาน 90 วินาที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. สามารถต่อแคสเคดได้โดยตรงเพื่อให้การบันทึกและเล่นกลับมีเวลานานขึ้น
6. ไม่ต้องใช้แบตเตอรี่ในการแบ็คอัพในขณะที่ไม่ได้ใช้งาน โดยไม่ทำให้ข้อมูลสูญหาย
7. มีวงจรรอบการบันทึกมากกว่า 100,000 ครั้ง
8. สามารถเก็บสัญญาณเสียงที่บันทึกไว้ได้นาน 100 ปี
9. มีสัญญาณนาฬิกาภายในตัวไอซี
10. ใช้แรงดันไฟตรง +5 โวลต์
11. สามารถกำหนดแอดเดรสในการแบ่งช่วงเวลาของการบันทึกและเล่นกลับได้



รูปที่ 2.14 ตำแหน่งขาไอซี ISD 2590

จากคุณสมบัติต่าง ๆ ที่รวบรวมอยู่ใน ไอซีเพียงตัวเดียว ทำให้ง่ายแก่การใช้งานตั้งแต่วงจรขยายสัญญาณจากไมโครโฟนจนถึงหน่วยจัดเก็บข้อมูลที่บันทึกและขับออกถ้าโพง ก็ถูกรวบรวมไว้ในไอซีเพียงตัวเดียว ในโหมดการบันทึกจะจัดเก็บข้อมูลต่าง ๆ ไว้ในหน่วยความจำเป็นเซลล์แบบไม่ต้องการแรงดันสำรองเพื่อรักษาข้อมูลไม่ให้สูญหาย



รูปที่ 2.15 บล็อกไดอะแกรมภายในไอซี ISD 2590

2.6.2 หน้าทีของขาอุปกรณ์

- ขา VCCA , ขา VCCD (Voltage Inputs)

เป็นขารับแรงดันที่จะต้องแยกกันต่างหากระหว่างขารับแรงดันของวงจรถอนาล็อกและวงจรถิจิตอลที่ประกอบอยู่ในตัวไอซี ขารับแรงดันต้องการแรงดันไฟตรง +5 โวลต์ และต้องเป็นแรงดันไฟตรงที่มีสัญญาณรบกวนต่ำมาก

- ขา VSSA , ขา VSSD (Ground Inputs)

เป็นขากราวด์ของสัญญาณอนาล็อกและสัญญาณดิจิตอลตามลำดับ โดยขากราวด์ทั้งสองนี้จะถูกต่อและปิดไว้ภายในตัวถังของไอซี การใช้งานของขากราวด์ทั้งสองจะเลือกต่อกับกราวด์ของแหล่งจ่ายไฟในส่วนที่มีค่าอิมพีแดนซ์ต่ำ เพื่อไม่ต้องการให้เกิดค่าแรงดันที่แตกต่างกันระหว่างกราวด์ทั้งสอง

- ขา PD (Power Down Input)

ในขณะที่ไม่มีการบันทึกหรือเล่นกลับ ที่ขานี้จะมีสถานะเป็น “1” ก็จะเป็นการรักษาระดับการสิ้นเปลืองพลังงานในระดับต่ำมากๆ แต่เมื่อขา OVF มีสถานะเป็น “0” ที่แสดงถึงการเล่นกลับสิ้นสุดลงปรากฏขึ้น ขา PD ปกติจะเป็น “1” อยู่ในขณะนั้นจะถูกรีเซ็ตและจะเริ่มกระบวนการบันทึกหรือเล่นกลับใหม่อีกครั้งหนึ่ง

- ขา CE (Chip Enable Input)

ขา CE จะต้องได้รับสัญญาณในสถานะเป็น “0” เพื่อเข้าสู่สถานะของการบันทึกหรือเล่นกลับที่

ขาแอดเดรสอินพุตและขา P/R อินพุตจะถูกแลตซ์จากพัลส์ขอบขาตลงของพัลส์ที่ขา CE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา P/R (Playback / Record Input)

เมื่อขานี้มีสถานะเป็น “1” จะเป็นวงรอบของการเล่นกลับ และถ้ามีสถานะเป็น “0” จะเป็นวงรอบของการบันทึก ถ้าหากได้รับพัลส์ที่ขอบล่างของขา CE จะเป็นการแลตซ์อินพุตที่ขานี้

- ขา EOM (End-of-Message/Run Output)

ขานี้จะใช้กำหนดหรือระบุการสิ้นสุดของการเก็บสัญญาณเสียงที่ทำการบันทึก โดยขานี้จะให้เอาท์พุตออกมาเป็น “0” เมื่อข้อมูลที่ถูกบันทึกอยู่ถูกเล่นกลับออกมาหมดแล้ว

- ขา OVF (Overflow Output)

สัญญาณพัลส์ “0” จะปรากฏออกทางขานี้ เพื่อเป็นการแสดงว่าสิ้นสุดการเล่นกลับหรือหน่วยความจำภายในตัวไอซีได้ถูกอ่านออกมาหมดแล้ว และจะแสดงเป็นสถานะหยุดการเล่นกลับพัลส์เอาท์พุตจากขานี้จะจ่ายให้กับขา CE จนกว่าขา OVF นี้จะได้รับพัลส์ เพื่อทำการรีเซตและเริ่มวงรอบการเล่นกลับใหม่อีกครั้ง พัลส์ที่ขา OVF นี้สามารถใช้เริ่มต้นการทำงานของ ISD 2590 ในตัวถัดไปได้เมื่อถูกต่อแคสเคดกันหลายตัว

- ขา MIC (Microphone Input)

ขานี้จะรับสัญญาณอินพุตที่ผ่านเข้ามายังไมโครโฟนแล้วส่งผ่านสัญญาณเข้าสู่วงจรปรีแอมป์ที่ประกอบอยู่ในไอซี ซึ่งจะประกอบด้วยวงจรควบคุมอัตราขยายอัตโนมัติ โดยวงจรนี้จะทำหน้าที่ควบคุมอัตราขยายของวงจรปรีแอมป์ให้มีการขยายอยู่ในช่วง -15 ถึง 24 เดซิเบลไมโครโฟนจากภายนอกจะถูกคัปปลิ่งผ่านตัวเก็บประจุในลักษณะอนุกรมกับขานี้ ค่าความจุของตัวเก็บประจุจะถูกกำหนดโดยคำนึงถึงความต้านทานภายในของไอซีซึ่งมีค่า 10 กิโลโอห์ม เพื่อให้เกิดการคัตออฟที่มีความถี่ต่ำ

- ขา MIC REF (Microphone Reference Input)

ขานี้จะต่อกับกราวด์อนาล็อก โดยต่ออนุกรมกับตัวเก็บประจุทำหน้าที่กำจัดสัญญาณรบกวนทางอินพุตของขา MIC และเพื่อให้เกิดการชดเชยทางด้านสัญญาณรบกวนให้ดีกว่า 10 เดซิเบล

- ขา AGC (Automatic Gain Control Input)

ขานี้เป็นอินพุตเพื่อควบคุมอัตราขยายของปรีแอมป์ไมโครโฟน เพื่อให้เกิดความเหมาะสมกับระดับสัญญาณที่มีช่วงกว้างมากของสัญญาณทางด้านอินพุตจากไมโครโฟน และเพื่อให้ระดับสัญญาณที่ทำการอินพุตมีความผิดเพี้ยนน้อยที่สุด ขานี้จะต่อร่วมกับอุปกรณ์ RC เพื่อกำหนดค่าเวลาคงที่โดยค่าความต้านทานภายใน 5 กิโลโอห์ม และจะต่อกับตัวเก็บประจุภายนอกอีกตัวหนึ่งเพื่อผ่านลงกราวด์อนาล็อก โดยค่าที่เหมาะสมจะกำหนดไว้ที่ $R = 470$ กิโลโอห์ม, $C = 4.7$ ไมโครฟารัด

- ขา ANA OUT (Analog Output)

ขานี้จัดเตรียมเพื่อต่อเข้ากับปรีแอมป์เอาท์พุต โดยอัตราขยายแรงดันของปรีแอมป์จะถูกกำหนดโดยระดับแรงดันที่ขา AGC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา ANA IN (Analog Input)

สัญญาณจะถูกส่งผ่านเข้ามาที่ขา ANA IN เมื่อใช้ในการบันทึกสำหรับการต่อระหว่างขา ANA IN กับ ขา ANA OUT ควรจะมีตัวเก็บประจุต่อขึ้นอยู่ด้วย ซึ่งค่าของตัวเก็บประจุจะต้องเหมาะสมกับค่าความต้านทานภายในของขา ANA IN โดยการเลือกให้ได้ค่าความถี่คutoffอยู่ในช่วงความถี่เสียงผ่าน ถ้าสัญญาณที่มาจากแหล่งอื่นที่ไม่ใช่จากไมโครโฟนสามารถที่จะป้อนเข้ามาโดยผ่านตัวเก็บประจุ และจากนั้นจึงผ่านเข้ามาที่ขา ANA IN ได้โดยตรง

- ขา XCLK (External Clock Input)

ขานี้เป็นขารับสัญญาณนาฬิกาจากภายนอก เพื่อกำหนดค่าความถี่สัญญาณนาฬิกาในการซักรหัสสัญญาณ แต่โดยปกติสัญญาณนาฬิกาในการซักรหัสสัญญาณจะถูกกำหนดไว้ภายในตัวไอซีซึ่งจะไม่ขึ้นกับอุณหภูมิภายนอกหรือย่านแรงดันไฟตรงที่ไม่คงที่ การใช้ปกติแล้วจะต่อขาเข้ากับกราวด์

- ขา SP+ , ขา SP- (Speaker Outputs)

เป็นขาเอาต์พุตที่ต่อกับลำโพง ซึ่งในไอซีจะมีสัญญาณความแตกต่างเพื่อใช้ขับออกลำโพง (Differential speaker driver) ซึ่งสามารถขับลำโพงที่เอาต์พุตได้ 50 มิลลิวัตต์ เมื่อลำโพงมีอิมพีแดนซ์ 16 โอห์ม โดยที่ขา ANA IN ไม่สามารถนำลำโพงมาต่อขนานกันหลายตัว ซึ่งอาจจะทำให้เกิดการความเสียหายกับตัวไอซีได้

- ขา AUX IN (Auxiliary Input)

ขานี้จะเป็นขารับสัญญาณอินพุตจากภายนอก ซึ่งเป็นการมัลติเพล็กซ์สัญญาณผ่านออกไปทางเอาต์พุตของวงจรขยายภายในและขับสู่ลำโพง โดยขั้นตอนการทำงานนี้จะเกิดขึ้นเมื่อขา CE มีสถานะเป็น “1” วงรอบของการเล่นกลับก็จะสิ้นสุดลง หรือเมื่อสัญญาณที่บันทึกไว้ถูกเล่นกลับจนหมด ถ้ามีการต่อแคสเคดหลายตัว ที่ขานี้จะถูกต่อเข้ากับสัญญาณเล่นกลับที่ออกมาจากขาเอาต์พุตลำโพงของตัวก่อนหน้าหรือจากตัวแรก


- ขา AX/MX (Address / Mode Inputs)

ขานี้จะมีสองหน้าที่ซึ่งขึ้นอยู่กับของ 2MSB (Most Significant Bits) ของขาแอดเดรส A8 และ A9 ถ้าขาหนึ่งขาใดหรือทั้งสองขานี้มีสถานะเป็น “0” ที่อินพุตทุกตัวจะทำหน้าที่เป็นอินพุตแอดเดรส และถูกใช้เป็นแอดเดรสเริ่มต้นสำหรับการบันทึกและเล่นกลับ โดยในขณะนี้จะอินพุตเท่านั้น ถ้าขา A8 และ A9 มีสถานะเป็น “1” ขาแอดเดรสทั้งหมดจะทำหน้าที่เป็นโหมดบิดตามโหมดการทำงานต่างๆ ดังแสดงในตารางที่ 2.11 โดยมีโหมดการทำงานทั้งหมด 6 โหมด

ตารางที่ 2.9 โหมดการทำงาน ISD 2590


| โหมดการควบคุม | หน้าที่ | การใช้ | ต่อใช้งานร่วมกับโหมด |
|---------------|------------------------|--|----------------------|
| M0 | Message cueing | ข้อความเคลื่อนที่ไปยังหน้ารวดเร็ว | M4 , M5 , M6 |
| M1 | Delete EOM markers | ตำแหน่ง EOM marker ที่จุดปลายของข้อความที่แล้ว | M3 , M4 , M5 , M6 |
| M2 | Not applicable | สำรองไว้ | N/A |
| M3 | Looping | การเล่นกับแบบต่อเนื่องจากแอดเดรส 0 | M1 , M5 , M6 |
| M4 | Consecutive addressing | บันทึก/เล่นติดต่อกันหลายข้อความ | M0 , M1 , M5 |
| M5 | CE level-activated | ยอมให้หยุดข้อความ | M0 , M1 , M3 , M4 |
| M6 | Push-button control | อินเตอร์เฟสกับอุปกรณ์อื่น | M0 , M1 , M3 |

2.6.3 ไทม์มิ่งไดอะแกรมของสัญญาณต่าง ๆ



รูปที่ 2.16 ไทม์มิ่งไดอะแกรมของการบันทึก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.17 ไทม์มิ่งไคอะแกรมของการเล่นกลับ

2.7 ไมโครคอนโทรลเลอร์ 8051

สถาปัตยกรรมของ 8051 และ โปรแกรมมิ่งโมเดล

8051 เป็นไมโครโปรเซสเซอร์ชิปเดี่ยวขนาด 8 บิตยุคที่สอง ไมโครโปรเซสเซอร์ชิปเดี่ยวขนาด 8 บิตรุ่นแรกที่ผลิต โดยบริษัทอินเทล ก็คือ ไมโครโปรเซสเซอร์ชิปเดี่ยวเบอร์ 8048 ในเวลาต่อมา บริษัทอินเทล ได้เปิดตัวไมโครโปรเซสเซอร์ชิปเดี่ยวเบอร์ 8049 ซึ่งมีขนาด 8 บิต ที่มีขนาดของรอบ (ROM) และแรม (RAM) มากกว่ารุ่น 8048 ถึงสองเท่า นอกจากข้อแตกต่างนี้แล้วไมโครโปรเซสเซอร์เบอร์ 8048 และ 8049 นี้มีสถาปัตยกรรมที่เหมือนกัน

สถาปัตยกรรมและชุดคำสั่งใน 8051 ถูกพัฒนาให้มีความสามารถสูงขึ้นและได้มีการรวมเอาพอร์ตอนุกรมอย่างสมบูรณ์เข้าไปในชิป แต่การเพิ่มคุณสมบัติเหล่านี้เข้าไปทำให้สถาปัตยกรรมของ 8051 มีความแตกต่างจากสถาปัตยกรรมที่พบใน 8048 และ 8049 ในเวลาต่อมาได้มีการเปิดตัวชิปเบอร์ 8052 ซึ่งนอกจากจะมีการเพิ่มขนาดของรอมและแรมแล้ว สถาปัตยกรรมในด้านอื่นของชิปตัวนี้ก็ยังคงเหมือนกันสถาปัตยกรรมของ 8051



รูปที่ 2.18 ตำแหน่งขาของไมโครคอนโทรลเลอร์ AT89C51

คุณสมบัติสำคัญของชิปเบอร์ 8051 ซึ่งรวมถึงพอร์ตอินพุท/เอาต์พุท (I/O: Input/Output) ที่มีความสามารถซับซ้อน รอมหรืออีพรอม (ROM or EPROM) ขนาด 4 กิโลไบต์ แรมขนาด 128 ไบต์ และเคาน์เตอร์ไทม์มิ่งขนาด 16 บิต 2 ตัว อุปกรณ์เหล่านี้เป็นส่วนหนึ่งของโปรแกรมมิ่งโมเดลเนื่องจากเราพบส่วนต่าง ๆ เหล่านี้ได้ในตัวชิป 8051 เราสามารถทำการอ้างอิงแอดเดรสของส่วนเหล่านี้ได้โดยตรงโดยไม่ต้องใช้คำสั่งอินพุท/เอาต์พุท

คุณสมบัติที่สำคัญใน ไมโครโปรเซสเซอร์ชิปเดี่ยวเบอร์ 8051

- เอแอลยู (ALU) ขนาด 8 บิต
- รอมขนาด 4Kx8 (หรือ EPROM)
- แรมขนาด 128x8
- เคาน์เตอร์ไทม์มิ่งขนาด 16 บิต 2 ตัว
- เส้นส่งสัญญาณอินพุท/เอาต์พุต 32 เส้น
- สามารถอ้างอิงหน่วยความจำสำหรับเก็บโปรแกรมได้ 64 กิโลไบต์
- สามารถอ้างอิงหน่วยความจำสำหรับเก็บข้อมูลได้ 64 กิโลไบต์
- ชุดคำสั่งที่มี 111 คำสั่ง
- พอร์ตอนุกรม
- สัญญาณนาฬิกาที่มีความถี่สูงสุด 12 เมกะเฮิร์ต
- ขารับสัญญาณอินเทอร์รัพต์ภายนอก 2 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.8 เฟสล็อกคูลูป (Phase Locked Loop)

ในการจูนเล็อกความถี่หรือฟิเตอร์เฉพาะความถี่ที่ต้องการ โดยการใช้เฟสล็อกคูลูปนั้น มีข้อดีคือไม่ต้องมีคอยล์ (Coil) หรือตัวเหนี่ยวนำใด ๆ ทั้งสิ้น เฟสล็อกคูลูปเป็นอิเล็กทรอนิกส์เซอร์โวซึ่งสามารถควบคุมออสซิลเลเตอร์ให้ผลิตความถี่ที่ล็อกหรือซิงค์กับความถี่ของสัญญาณที่เข้ามา เมื่อเฟสของความถี่จากออสซิลเลเตอร์เปลี่ยน แสดงว่าสัญญาณที่เข้ามามีความถี่เปลี่ยนไป เอาท์พุทจาก เฟสดีเทคเตอร์จะมีค่าเพิ่มขึ้นหรือลดลง ควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรงและล็อกกับสัญญาณที่เข้ามา ดังนั้นแรงดันไฟเฉลี่ยที่ได้จากเฟสดีเทคเตอร์ไปควบคุมออสซิลเลเตอร์จึงเป็นฟังก์ชันของความถี่ของสัญญาณที่เข้ามานั้นคือหากสัญญาณที่เข้ามาเป็นเอฟเอ็ม (FM: Frequency Modulated) เอาท์พุทที่ได้จากเฟสดีเทคเตอร์ผ่านวงจรรองความถี่ต่ำจะเป็นสัญญาณที่ถูกมอดูเลท นั่นเอง

ปัจจุบันด้วยการพัฒนาทางด้านสารกึ่งตัวนำ ทำให้วงจรเฟสล็อกคูลูปที่ซับซ้อนสามารถบรรจุอยู่ในไอซีเล็ก ๆ เพียงตัวเดียว เมื่อใช้งานก็เพียงต่ออุปกรณ์ภายนอกไม่กี่ตัว ทำให้ง่าย สะดวกและประหยัดอย่างยิ่ง

หลักการของเฟสล็อกคูลูป

หลักการเบื้องต้นของเฟสล็อกคูลูปก็มาจากระบบการป้อนกลับ ซึ่งประกอบด้วยส่วนสำคัญสามส่วนดัง บล็อกไดอะแกรมในรูปที่ 2.20 คือ Phase Detector, Low Pass Filter และ Voltage Control Oscillator



รูปที่ 2.20 บล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในขณะที่ไม่มีสัญญาณป้อนเข้ามา V_d จะเท่ากับศูนย์ และ VCO ผลิตความถี่แบบที่เรียกว่าฟรีรันนิ่ง (Free-running) เท่ากับ f_o เมื่อมีอินพุต V_s ป้อนเข้ามามีความถี่เท่ากับ f_s วงจรเฟสล็อกเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณจาก VCO ถ้า f_s และ f_o แตกต่างกัน จะได้ V_e (Error Voltage) จากเอาต์พุตของเฟสล็อกเตอร์ผ่านวงจรกรองความถี่ต่ำผ่านเป็น V_d ไปเข้า VCO ปรับความถี่ f_o ให้เท่ากับ f_s และเมื่อ f_o เท่ากับ f_s ก็คือสถานะล็อกหรือซิงค์เอาต์พุตจากเฟสล็อกเตอร์ V_e จะเป็นศูนย์ และ V_d ก็เท่ากับศูนย์ด้วย

ในเรื่องของเฟสล็อกคูลูปมีค่าอยู่สองค่าที่น่าสนใจและอาจก่อให้เกิดความสับสนบ่อย ๆ คือคำว่า ล็อกเรนจ์ (Lock Range) กับคำว่าแคปเจอร์เรนจ์ (Capture Range) ซึ่งมีความหมายแตกต่างกันดังนี้

ล็อกเรนจ์ หมายถึงย่านความถี่ที่ใกล้เคียงกับ f_o ซึ่งเฟสล็อกคูลูปยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าของล็อกเรนจ์จะลดลงเมื่ออัตราการขยายทั้งหมดของเฟสล็อกคูลูปลดลง

แคปเจอร์เรนจ์ หมายถึงบริเวณแถบความถี่ที่ใกล้เคียงกับ f_o ที่เฟสล็อกคูลูปเริ่มล็อกกับสัญญาณที่เข้ามา ค่าของแคปเจอร์เรนจ์ขึ้นอยู่กับแบนด์วิดท์ (Bandwidth) ของวงจรกรองความถี่ต่ำคือจะลดลงหากแบนด์วิดท์แคบ และ โดยปกติ แคปเจอร์เรนจ์จะมีค่าน้อยกว่าล็อกเรนจ์

ในปัจจุบันได้มีการพัฒนาเฟสล็อกคูลูปซึ่งมีวงจรที่ซับซ้อนให้อยู่ในรูปของไอซีเล็ก ๆ เพียงตัวเดียว โดยการใช้งานก็เพียงต่ออุปกรณ์ภายนอกเพียงไม่กี่ตัว ทำให้ง่าย สะดวก และประหยัด ไอซีดังกล่าวที่นิยมใช้กันก็ได้แก่ ไอซีเบอร์ NE567, LM567 เป็นต้น ซึ่งมีลักษณะการต่อวงจรใช้งานดังรูปที่ 2.21



รูปที่ 2.21 วงจรใช้งานของไอซี NE567

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สูตรที่ใช้กับ NE567

$$f_o = 1/1.1R1C1 \quad \text{Hz} \quad (2.3)$$

$$C2 = 130/f_o \quad \mu\text{F} \quad (2.4)$$

$$C3 = 2C2 \quad \mu\text{F} \quad (2.5)$$

$$\text{BW} = 1070 \sqrt{(V_i/f_o C2)} \quad \% \text{ of } f_o \quad (2.6)$$

โดยที่ V_i มีหน่วยเป็น V_{rms}

$C2$ มีหน่วยเป็น μF

f_o มีหน่วยเป็น Hz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

โครงสร้างและหลักการออกแบบ

3.1 บล็อกไดอะแกรม



รูปที่ 3.1 บล็อกไดอะแกรมแสดงส่วนประกอบของโครงการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.1 หลักการทำงานของโครงการ


หลักการทำงานของเบื้องต้นของเครื่องนี้จะแบ่งการทำงานออกเป็น 2 ส่วน คือ

1. ส่วนของการควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า
2. ส่วนของสัญญาณเตือนภัยอัตโนมัติ

3.2 แผนผังการทำงานส่วนของการควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แผนผังการทำงานของส่วนการควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 แผนผังการทำงานส่วนของสัญญาณเตือนภัยอัตโนมัติ




รูปที่ 3.3 แผนผังการทำงานของส่วนสัญญาณเตือนภัยอัตโนมัติ

3.4 ภาค Line Interface & Detecet Ring


ภาค Line Interface นี้ใช้ไอซีเบอร์ MH88632 ผลิตโดยบริษัท Mitel Corporation ซึ่งบรรจุอยู่ในแพ็คเกจขนาด 40 ขา สามารถใช้ไฟเลี้ยงขนาด 5 โวลต์ ซึ่งทำหน้าที่เป็น Interface Circuit ระหว่างชุมสายโทรศัพท์กับอุปกรณ์ต่างๆของระบบ สำหรับเพื่อใช้งานค่านวงจรเสียงและส่วนของการควบคุม (Signaling Link) โดยจะทำหน้าที่แปลงวงจรระหว่าง 2 Wire กับ 4 Wire สามารถเปลี่ยนแปลงอัตราขยาย (Gain) ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.1 โครงสร้างของไอซี MH88632




รูปที่ 3.4 บล็อก โคอะแกรมแต่ละส่วนของไอซี MH88632



รูปที่ 3.5 ตำแหน่งขาของไอซี MH88632

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปที่ 3.6 จะเห็นว่าไม่ต้องใช้อุปกรณ์ภายนอกมากนัก สามารถต่อขาต่างๆของไอซีมาใช้งานได้เลยมีดังนี้

- ขา 1 (Trip) และขา 2 (Ring) เป็นขาสำหรับต่อเข้ากับสายโทรศัพท์
- ขา 13 (LRC) เป็นขาที่ใช้ขับให้ Relay ทำงานสำหรับการรับสายโดยการควบคุมจากขา 15 (LRC) ซึ่งเป็น Loop Relay Control
- ขา 22 (Z900) ขา 23 (Z) และขา 32 (Z600) ใช้สำหรับกำหนดอินพุตอิมพีแดนซ์ ถ้าเป็น 600 โอห์ม ใช้ขา 23 ต่อกับขา 32 หรือ ถ้า 900 โอห์ม ใช้ขา 22 ต่อกับขา 23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา 25 (Tx) เป็น Audio Out และขา 26 (Rx) เป็น Audio In ทำหน้าที่รับส่งสัญญาณเสียงซึ่งสามารถกำหนดอัตราขยายได้ โดยการต่ออุปกรณ์เพิ่มที่ขา 28 (GRX1)
- ขา 36 (RV) เป็น Ring Detect ทำหน้าที่ส่งสัญญาณพัลส์ตามจังหวะของสัญญาณกระดิ่งและนำมาต่ออุปกรณ์เพิ่มเติมเพื่อส่งให้ Relay K1 ที่ขา 13 ทำงาน

3.5 ส่วนควบคุม

ในส่วนนี้จะใช้ไมโครคอนโทรลเลอร์ตระกูล MCS-51 เป็นตัวควบคุมการทำงานทั้งหมดของเครื่อง โดยโครงงานนี้จะใช้ไมโครคอนโทรลเลอร์ เบอร์ AT89C51 ของ ATMEL เป็นตัวควบคุม โดยภายในไมโครคอนโทรลเลอร์มีพอร์ตอินพุต/เอาต์พุตทั้งหมด 4 พอร์ต และได้ทำการแบ่งการควบคุมแต่ละพอร์ตในโครงงานนี้ออกเป็นดังนี้

พอร์ต 0 ทั้งหมด (P0.0-P0.7) ใช้ควบคุมการปิด-เปิดอุปกรณ์เครื่องใช้ไฟฟ้า

พอร์ต 1 ทั้งหมด (P1.0-P1.7) ใช้เป็นอินพุตรับข้อมูลจากคีย์แพดในการบันทึกและเปลี่ยนแปลงหมายเลขโทรศัพท์ หรือใช้ในการรับส่งและควบคุมการทำงานของไอซีสร้างสัญญาณคิทเอ็มเอฟ โดยใช้ขา P3.3 ในการเลือกการทำงาน

พอร์ต 2 4 บิตบน (P2.0-P2.3) ใช้ควบคุมการแสดงผลในส่วนของ 7-Segment และใช้ 4 บิตล่าง (P2.4-P2.7) ในการเลือกแอดเดรสเริ่มต้นของการเล่นกลับ

พอร์ต 3 ใช้ในการควบคุมอุปกรณ์ต่างๆ ดังนี้

P3.0 ใช้ควบคุมขา \overline{CE} ของ ไอซีบันทึกเสียง ISD2590 (ขา 27)

P3.1 ใช้ควบคุมขา PD (Power Down) ของ ไอซีบันทึกเสียง ISD2590 (ขา 24)

P3.2 ใช้รับสัญญาณการสิ้นสุดการเล่นกลับ ของ ไอซีบันทึกเสียง ISD2590 (ขา 25)

P3.3 ใช้ในการส่งสัญญาณเสียงเข้า Buzzer

P3.4 ใช้เป็นอินพุตในการตรวจจับสัญญาณโทรศัพท์ต่างๆจากไอซี MH88632 (ขา 36)

P3.5 ใช้ควบคุมการวางหู/ยกหูโทรศัพท์โดยควบคุมผ่านไอซี MH88632 (ขา 15)


P3.6 ใช้ควบคุมการเลือกใช้การรับสัญญาณเตือนจาก ISD2590 เข้า MH88632 หรือเลือกติดต่อกับ MT 8880

P3.7 ใช้เป็นอินพุตสำหรับการตรวจจับเซนเซอร์ในกรณีมีผู้บุกรุก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 ภาค DTMF Decoder & DTMF Encoder


เป็นส่วนของการสร้างสัญญาณดิจิทัลที่เอ็มเอฟโดยอัตโนมัติโดยการควบคุมจากส่วนควบคุมซึ่งส่วนสร้างสัญญาณนี้จะทำการแปลงรหัสดิจิทัล 4 บิต ให้เป็นความถี่ที่เอ็มเอฟเพื่อใช้ในการโทรออกไปยังเลขหมายปลายทางโดยอัตโนมัติ วงจรสร้างสัญญาณดิจิทัลที่เอ็มเอฟได้ใช้ไอซีเบอร์ MT8880 ดังแสดงในรูปที่ 3.7 ขา D3-D0 จะเป็นขาของข้อมูลที่ใช้ในการสร้างสัญญาณดิจิทัลที่เอ็มเอฟซึ่งได้รับมาจากไมโครคอนโทรลเลอร์เช่น ต้องการส่งสัญญาณดิจิทัลที่เอ็มเอฟเลข 2 ออกไปขา D3-D0 จะได้รับค่า 0010 เป็นต้น ซึ่งค่าตัวเลขสามารถดูได้จากตารางที่ 2.3 ส่วนขาที่ใช้ติดต่อกับไมโครคอนโทรลเลอร์ที่เหลืออีก 4 ขา เป็นขาควบคุมการทำงานของไอซี MT8880 ซึ่งในส่วนของการสร้างสัญญาณดิจิทัลที่เอ็มเอฟจะใช้พอร์ต 1 ของส่วนควบคุมเป็นตัวควบคุมการทำงานของส่วนนี้



รูปที่ 3.7 วงจรการใช้งานของ MT8880

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 ภาค Voice Memory




รูปที่ 3.8 วงจรการใช้งานที่ต่อร่วมกับอุปกรณ์ภายนอกของ ISD2590

ลำดับการขั้นตอนในการบันทึกและเล่นกลับแสดงดังตารางที่ 3.1
 ตารางที่ 3.1 การใช้งานและควบคุมการทำงานของ ISD2590

| ลำดับการควบคุม | หน้าที่ | การปฏิบัติ |
|----------------|---|--|
| 1 | จ่ายไฟเลี้ยงและเลือกโหมดการบันทึกหรือเล่นกลับ | (1.) PD = "0" (2.) เลือกบันทึก/เล่นกลับ |
| 2 | เซตจุดเริ่มต้นของการบันทึกและเล่นกลับ | เซตขาแอดเดรส A0-A9 |
| 3A | เริ่มต้นการเล่นกลับ | P/R = "1", CE = "0" |
| 3B | เริ่มต้นการบันทึก | P/R = "0", CE = "0" |
| 4A | สิ้นสุดการเล่นกลับ | อัติโนมัติ |
| 4B | สิ้นสุดการบันทึก | PD หรือ CE = "1" |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8 ภาค วงจรควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า




รูปที่ 3.9 วงจรควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า

หลักการการทำงานของวงจร ใช้ไอซี ON3131 เป็นไอซีเชื่อมโยงทางแสง (Opto copler) เพื่อแยกไฟ +12 V กับวงจรส่วนควบคุมเพื่อทรานซิสเตอร์ BC337 ซึ่งทำหน้าที่เหมือนสวิตช์ตัดต่อการทำงานของรีเลย์เพื่อควบคุมการปิด-เปิดอุปกรณ์เครื่องใช้ไฟฟ้าที่ต่ออยู่กับปลั๊ก AC ของแต่ละช่องสัญญาณ โดยในวงจรจะแสดงให้ดูเพียงช่องสัญญาณเดียวส่วนอีก 7 ช่องสัญญาณที่เหลือก็ต่อเหมือนกับช่องสัญญาณแรก

3.9 ส่วนของการบันทึกเบอร์โทรศัพท์และ Display


หลักการการทำงานของวงจร จะใช้คีย์แพคเป็นตัวรับข้อมูลตัวเลขเพื่อเก็บเบอร์โทรศัพท์ที่จะใช้โทรออกอัตโนมัติไว้ในหน่วยความจำ และจะโชว์ค่าตัวเลขที่กดคีย์แพคออกทาง 7-Segment โดยผ่านทางไอซี 74LS541



รูปที่ 3.10 วงจรการบันทึกเบอร์โทรศัพท์และ Display

3.10 ภาค Sensor Detect

ในส่วนนี้จะให้เป็นสวิทซ์ในการตัดต่อไฟในการทริกให้ MCS-51 รับรู้ว่าเมื่อผู้บุกรุกมาโดยจะนำไปติดตามประตูหน้าต่าง หรือจุดที่ต้องการ และจะมีสวิทซ์อีกตัวในการปิดเปิดการทำงานของส่วนนี้




รูปที่ 3.11 วงจร Sensor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.11 เฟสล็อกคูล (Phase Locked Loop)

จะใช้วงจรส่วนนี้ในการตรวจจับความถี่ของสัญญาณโทรศัพท์ที่รับมาจาก ไอซี MH88632 เพื่อเข้า MCS-51 เช็คลักษณะของสัญญาณของโทรศัพท์



รูปที่ 3.12 วงจรใช้งานของไอซี NE567

จากการคำนวณที่ความถี่ 425Hz

$$f_o = 425 \text{ Hz}$$

กำหนด $C1 = 0.1 \text{ uF}$

หาค่า R1

$$\begin{aligned} R1 &= 1 / (1.1 * f_o * C1) \\ &= 1 / (1.1 * 425 * 0.1 * 10^{-6}) \\ &= 22.7 \text{ k}\Omega \end{aligned}$$

ดังนั้นเลือกใช้ R ปรับค่าได้ 50 kΩ

หาค่า C2

$$\begin{aligned} C2 &= 130 / f_o \text{ uF} \\ &= 130 / 425 \text{ uF} \\ &= 0.30588 \text{ uF} \end{aligned}$$

ดังนั้นเลือกใช้ C = 0.1 uF 3 ตัว ต่อขนานกับ C = 0.0056 uF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หาค่า C3

$$\begin{aligned} C3 &= 2C2 \\ &= 2 * 0.30588 \quad \text{uF} \\ &= 0.61176 \quad \text{uF} \end{aligned}$$

ดังนั้นเลือกใช้ C = 0.1 uF 6 ตัว ต่อขนานกับ C = 0.0056 uF 2ตัว


ดังนั้นได้วงจรใช้งานดังนี้



รูปที่ 3.13 วงจรใช้งานของไอซี NE567 ที่ความถี่ 425 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.12 ภาควงจรไฟเลี้ยง (Power Supply)



รูปที่ 3.14 วงจรไฟเลี้ยง

3.13 การออกแบบวงจรรวมของการควบคุมปิด-เปิดเครื่องใช้ไฟฟ้า

จากการศึกษาการทำงานของอุปกรณ์แล้วสามารถนำมาออกแบบวงจรซึ่งได้แสดงดังบล็อกไดอะแกรมในรูปที่ 3.1

หลักการทำงานของโครงการนี้อาศัยสัญญาณโทน (Tone Signal) ที่ได้จากการกดแป้นโทรศัพท์มาทำการควบคุมการปิด-เปิดเครื่องใช้ไฟฟ้าโดยที่เริ่มแรกนั้นเครื่องควบคุมดังกล่าวจะทำการตรวจสอบสัญญาณกระดิ่ง เพื่อให้ส่วนไมโครคอนโทรลเลอร์เริ่มทำงาน กล่าวคือ เมื่อสัญญาณกระดิ่งเข้ามาในเครื่อง ไมโครคอนโทรลเลอร์จะทำการนับสัญญาณกระดิ่งประมาณ 6 ครั้ง ถ้าหากกรณีที่ไม่มีคนรับสายส่วนไมโครคอนโทรลเลอร์จะทำการตัดสายโทรศัพท์เข้าสู่ระบบควบคุม ซึ่งขั้นตอนดังกล่าวจะอยู่ในสถานะยกหู (Hook off) หลังจากนั้นจะมีเสียงที่ได้บันทึกไว้ เพื่อแจ้งให้กับผู้ใช้บริการทำการกดรหัสผ่าน และเมื่อผู้ใช้บริการทำการกดรหัสผ่านแล้ว ไมโครคอนโทรลเลอร์ก็จะทำการตรวจสอบรหัสผ่านถ้าหากว่าผู้ใช้บริการกดรหัสผ่านไม่ถูกต้องจำนวน 3 ครั้ง ไมโครคอนโทรลเลอร์จะสั่งให้ระบบดังกล่าวหยุดทำงานทันทีซึ่งจะอยู่ในสถานะวางหู (Hook On) แต่ในกรณีที่ผู้ใช้บริการกดรหัสผ่านได้ถูกต้องส่วนของไมโครคอนโทรลเลอร์จะทำการตัดเข้าสู่โหมดควบคุมทั้งหมดของระบบต่อไป

สัญญาณ โทน (Tone Signal) ที่ใช้ในการควบคุมจะเป็นสัญญาณ DTMF ที่ได้จากแป้นคีย์ของโทรศัพท์ ซึ่งเมื่อผ่านเข้าสู่ระบบควบคุมอาศัยอุปกรณ์ถอดรหัส (Decoder) สัญญาณ DTMF เพื่อให้ได้เอาท์พุทออกมาเป็นเลขฐานสอง (BCD Code) เข้าสู่ระบบไมโครคอนโทรลเลอร์ หลังจากนั้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไมโครคอนโทรลเลอร์จะสั่งให้โซลิตสเตจรีเลย์ทางด้านเอาท์พุททำงาน ทำให้สามารถปิด-เปิดเครื่องใช้ไฟฟ้าได้ตามต้องการ โดยทุกครั้งที่การสั่งงานในแต่ละหน้าที่เสร็จสิ้นลง จะมีสัญญาณเสียงตอบกลับมาจากเครื่องควบคุมเพื่อให้ผู้ใช้บริการได้รับทราบการทำงานทุกครั้ง


ในส่วนของโหมดควบคุมหลังจากกดรหัสผ่านแล้ว จะเข้าสู่โหมดการควบคุมโดยจะมีเสียงแนะนำการใช้งานเปิด-ปิดช่องควบคุมบอกให้ทำการกดเลือกช่องควบคุม เช่น หมายเลข “1” แสดงว่าเลือกช่องควบคุมที่ 1 หลังจากหากผู้ใช้บริการต้องการเปิดอุปกรณ์ไฟฟ้าให้กดเครื่องหมาย “ * ” และหากต้องการปิดก็ให้กดที่เครื่องหมาย “ # ” โดยขั้นตอนการทำงานต่างๆ จะมีการหน่วงเวลาเพื่อรอคำสั่งประมาณ 10 วินาที ถ้าหากเลยช่วงเวลาทีหน่วงไปโดยที่ไม่มีการกดคีย์รหัสเพื่อสั่งการเครื่องควบคุมจะทำการวางหูโทรศัพท์โดยอัตโนมัติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 วงจรส่วนอินเตอร์เฟสและเข้ารหัส/ถอดรหัสสัญญาณ DTMF



รูปที่ 3.16 วงจรส่วนรับ Keypad แสดงผล และควบคุม ISD2590

บทที่ 4

ผลการทดลอง

การทดลองประสิทธิภาพของโครงการนี้แบ่งออกเป็นสองส่วน คือ

- 1 การโทรศัพท์เข้ามาสั่งการควบคุมเครื่องใช้ไฟฟ้า
- 2 การทดสอบการทำงานเป็นระบบเตือนภัย

การโทรศัพท์เข้ามาสั่งการควบคุมเครื่องใช้ไฟฟ้า

- 1 เปิดสวิทช์เครื่องควบคุมไว้พร้อมใช้งาน
- 2 ทดสอบด้วยการ โทรศัพท์เข้ามาสั่งงาน ถ้าโทรศัพท์ดังประมาณ 6 ครั้ง ไม่มีคนรับสายจะตัดเข้าสู่ระบบ
- 3 กดรหัส 4 หลัก เพื่อเป็นรหัสผ่าน ถ้ารหัสถูกต้องจะมีเสียงแนะนำให้เลือกช่องการควบคุม ถ้ารหัสผิดให้กดรหัสใหม่ ถ้ากดรหัสผิด 3 ครั้งเครื่องจะทำการวางหู
- 4 กดเลือกช่องการควบคุมที่เป็น โทรศัพท์
- 5 ออกจากการทำงาน โดยกด 0

ตารางที่ 4.1 ผลการ โทรศัพท์เข้ามาสั่งการควบคุมเครื่องใช้ไฟฟ้า

| ช่องการควบคุม | ปุ่มการสั่งงาน | สถานะการทำงานของ Out put | ปุ่มการสั่งงาน | สถานะการทำงานของ Out put |
|---------------|----------------|-----------------------------|----------------|-----------------------------|
| 1 | 1 * | ON | 1 # | OFF |
| 2 | 2 * | ON | 2 # | OFF |
| 3 | 3 * | ON | 3 # | OFF |
| 4 | 4 * | ON | 4 # | OFF |
| 5 | 5 * | ON | 5 # | OFF |
| 6 | 6 * | ON | 6 # | OFF |
| 7 | 7 * | ON | 7 # | OFF |
| 8 | 8 * | ON | 8 # | OFF |
| | 0 | ออกจากการทำงาน | 0 | ออกจากการทำงาน |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดสอบการทำงานเป็นระบบเตือนภัย

- 1 เปิดสวิตช์เครื่องควบคุมไว้พร้อมใช้งาน
- 2 ทำการบันทึกหมายเลขที่ต้องการให้เครื่อง โทรออก (สามารถบันทึกได้ 3 หมายเลข)
- 3 ลองเปิดสวิตช์ให้เซนเซอร์ที่ต่อกับเครื่องทำงาน
- 4 เมื่อเครื่องตรวจจับได้ว่าเซนเซอร์ทำงานเครื่องจะทำการยกหูและ โทรออกไปยังหมายเลข โทรศัพท์ที่บันทึกไว้
- 5 เมื่อรับสายเครื่องจะส่งเสียงเตือนภัย ถ้าไม่มีผู้รับสายเครื่องจะ โทรหมายเลขเดิมจนครบ 3 ครั้ง ถ้ายังไม่มีผู้รับเครื่องจะทำการ โทร ไปยังหมายเลขอื่นๆที่ได้บันทึกไว้จนกว่าจะมีผู้รับสาย

หมายเหตุ

การจะเครื่องตรวจจับสัญญาณ DTMF ได้ในการทำงานเป็นเครื่องควบคุมเครื่องใช้ไฟฟ้า ในการกดเป็นโทรศัพท์จะต้องกดเป็นค้ำเป็นเวลาชั่วขณะหนึ่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์ผลการทดลอง

จากการทดสอบการทำงานของเครื่องพบว่า เครื่องสามารถทำการโทรออกได้แต่ไม่สามารถทราบได้ว่าหมายเลขที่โทรออกนั้นสายว่างหรือไม่เนื่องจากอุปกรณ์ที่ใช้ (ไอซี MH88632) ไม่สามารถตรวจจับสัญญาณ busy tone และ ring back tone ได้ ผู้จัดทำจึงต้องเพิ่มวงจร เฟสล็อกคูล เข้าไปในเครื่องอีกวงจรหนึ่ง แต่การโทรเข้ามาสั่งการควบคุมเครื่องใช้ไฟฟ้าสามารถทำได้ไม่มีอย่างไม่มีปัญหา แต่ก็มีข้อจำกัดว่า รหัสผ่านสำหรับการสั่งการควบคุมเครื่องใช้ไฟฟ้าต้องกำหนดแบบตายตัวเนื่องจากผู้จัดทำไม่ได้ใช้หน่วยความจำแบบถาวร ทำให้ต้องกำหนดรหัสผ่านลงในโปรแกรมโดยตรงเพื่อป้องกันว่าถ้าไฟฟ้าดับรหัสผ่านจะไม่หายไป

แนวทางในการพัฒนาโครงการนี้ต่อไปเพื่อที่จะทำให้โครงการนี้มีความสมบูรณ์และสามารถนำไปใช้งานได้อย่างมีประสิทธิภาพมากยิ่งขึ้น ยังต้องเพิ่มส่วนประกอบอีกบางส่วนได้แก่

1. เพิ่มแหล่งจ่ายไฟสำรองและส่วนควบคุมระบบจ่ายไฟสำรอง เพื่อว่าในกรณีไฟดับเครื่องจะสามารถใช้งานได้
2. เนื่องจากผู้จัดทำได้ออกแบบส่วนบันทึกหมายเลขโทรศัพท์ที่บันทึกลงในแอดเดรสของไมโครคอนโทรลเลอร์ MCS-51 โดยตรง เพื่อสะดวกในการเขียนโปรแกรม ทำให้มีข้อเสียคือ จะต้องทำการบันทึกหมายเลขใหม่ทุกครั้งที่เปิดเครื่องขึ้นมาใหม่ ดังนั้นจึงควรต้องเพิ่มเติมส่วนของหน่วยความจำประเภท EPROM เข้ามาจะทำให้ได้รับความสะดวกในการใช้งานยิ่งขึ้น

บรรณานุกรม

วรพจน์ กรแก้ววัฒนกุล ชัยวัฒน์ ลิ้มพรจิตรวิไล เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์ MCS – 51 แบบแฟลช ฉบับ AT89C5X พิมพ์ครั้งที่ 1 กรุงเทพฯ: บริษัทอินโนเวตีฟ เอ็กพอร์ทิเมนต์ จำกัด




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก

คู่มือการใช้งาน

การเตรียมพร้อม

- 1 ต่อสายโทรศัพท์เข้าที่ช่อง Line ของเครื่องและต่อโทรศัพท์เข้าที่ช่อง Phone ของเครื่อง (การต่อนี้ยังสามารถที่จะใช้โทรศัพท์ได้ตามปกติ)



- 2 ต่อปลั๊กของเครื่องใช้ไฟฟ้าที่ต้องการควบคุมเข้ากับเอาต์พุตของเครื่อง
- 3 เปิดสวิทช์ของเครื่อง โดยที่ก่อนเปิดเครื่อง สวิทช์เลือกการทำงานต้องอยู่ที่ตำแหน่ง “บันทึกเบอร์”
- 4 ในการใช้งานเป็นเครื่องเตือนภัยต้องบันทึกหมายเลขโทรศัพท์ที่ต้องการให้เครื่องโทรออก โดยทำการบันทึกหมายเลขโทรศัพท์โดยกด Key ที่อยู่หน้าเครื่อง กดหมายเลขโทรศัพท์ แล้วตามด้วยเครื่องหมาย * เพื่อทำการบันทึกหมายเลขต่อไป (สามารถบันทึกได้ตั้งแต่ 1-3 หมายเลข)
- 5 เมื่อทำการบันทึกเสร็จกด # เพื่อเสร็จสิ้นการบันทึก
- 6 ทำการเลื่อนสวิทช์เลือกระบบการทำงานกลับไปอยู่ตำแหน่ง “เลือกทำงานระบบ” เพื่อให้เครื่องพร้อมใช้งาน

การควบคุมเครื่องใช้ไฟฟ้าผ่านโทรศัพท์

- 1 ทำการ โทรศัพท์เข้ามาที่เครื่อง ถ้าสัญญาณสายว่างตั้ง 5 ครั้งจะตัดเข้าเครื่อง
- 2 เมื่อเข้ามาในโหมดการทำงานของเครื่องควบคุมจะมีเสียงให้กรหัสผ่าน
- 3 กรหัสผ่าน 1234 พร้อมกดเครื่องหมาย #
- 4 เมื่อรหัสผ่านถูกต้อง เครื่องจะให้เลือกช่องการควบคุม แต่ถ้ารหัสผิด เครื่องจะให้กรหัสใหม่ ถ้ากรหัสผิด 3 ครั้งเครื่องจะทำการวางหู
- 5 กดเลือกช่องการควบคุมที่ต้องการ โดยกดตัวเลขที่ต้องการร่วมกับ * หรือ # เช่น การเปิดช่องควบคุมที่หนึ่งกด 1 * แต่ถ้าต้องการปิดกด 1 #
- 6 ถ้าต้องการเลือกช่องควบคุมอื่นให้ทำตามข้อ 4 แต่เปลี่ยนตัวเลข
- 7 ถ้าต้องการออกจากกรควบคุมให้กด 0

*** ข้อควรระวัง ***

ไม่ควรนำเครื่องไปใช้ควบคุมเครื่องใช้ไฟฟ้าที่มีกำลังวัตต์สูงเพราะอาจทำให้เครื่องเกิดความเสียหายได้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข



รูปลายวงจร

ลายวงจร MCS-51 และ Control Output





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลายวงจร ISD2590 และ 7448





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลายวงจร MH88632, MT8880 และ KEYPAD





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลายวงจร Relay





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลายวงจร Supply





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลายวงจรเฟสล็อกดูป





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ค
ภาพถ่ายโครงการ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;-----
; DEFINE PORT & PIN NAME
;-----
KPAD_ROW0      BIT      P1.0   ; Keypad Input Row 0
KPAD_ROW1      BIT      P1.1   ; Keypad Input Row 1
KPAD_ROW2      BIT      P1.2   ; Keypad Input Row 2
KPAD_ROW3      BIT      P1.3   ; Keypad Input Row 3
KPAD_COL2      BIT      P1.4   ; Keypad Output Column 2
KPAD_COL1      BIT      P1.5   ; Keypad Output Column 1
KPAD_COL0      BIT      P1.6   ; Keypad Output Column 0

PLA_REC        BIT      P3.0
PDOWN          BIT      P3.1
EOM            BIT      P3.2
DSP1           BIT      P3.3
CHK_TONE       BIT      P3.4
S_HOOK         BIT      P3.5
TONE           BIT      P3.6
SENSOR         BIT      P3.7

GETKPAD        EQU      04DH
SAVEDAT        EQU      04EH

;-----
; PROGRAM
;-----

ORG      0000H      ; Reset Vector
MOV      P0,#0000000B ; Clear Databus
MOV      P1,#11111111B ; Clear status keypad and 1-Wire
SETB     DSP1
MOV      R7,#00H

;-----
; DISPLAY
;-----
INITIAL:      MOV      P2,#00000000B ; INITIAL DISPLAY -----
              LCALL     DELAY0
              MOV      P2,#00000001B
              LCALL     DELAY0
              MOV      P2,#00000010B
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

program 2

```

LCALL    DELAY0
MOV      P2,#00000011B
LCALL    DELAY0
MOV      P2,#00000100B
LCALL    DELAY0
MOV      P2,#00000101B
LCALL    DELAY0
MOV      P2,#00000110B
LCALL    DELAY0
MOV      P2,#00000111B
LCALL    DELAY0
MOV      P2,#00001000B
LCALL    DELAY0
MOV      P2,#00001001B
LCALL    DELAY0
MOV      P2,#00001010B
LCALL    DELAY0
MOV      P2,#00001011B
LCALL    DELAY0
MOV      P2,#00001100B
LCALL    DELAY0
CLR      DSP1
MOV      P2,#00001101B
LCALL    DELAY0
SETB     DSP1
MOV      P2,#00001110B
LCALL    DELAY0
MOV      P2,#00001111B
LCALL    DELAY0
CLR      DSP1 ; END OF INITIAL
    
```

; MAIN PROGRAM.

```

START:      MOV      IE,#00H
            CLR      SENSOR
            CLR      EA
            CLR      S_HOOK
            SETB     PLA_REC
            SETB     PDOWN
            CLR      TONE
    
```

program 2

```

MOV      R2,#02H
MOV      R0,#50H      ; 50H IS ADDRESS FOR KEEP DATA (DIAL NUMBER)#1
MEM:     MOV      P2,#00001111B

;-----
; SCAN KEYPAD AND DISPLAY
;-----
KEYPAD:  MOV      P2,#00001111B
LOOP:    ACALL   CHECK1
         ACALL   CHECK2
         ACALL   CHECK3
         AJMP   LOOP

CHECK1:  CLR      KPAD_COL0
         JNB    KPAD_ROW0,NUM_1
         JNB    KPAD_ROW1,NUM_4
         JNB    KPAD_ROW2,NUM_7
         JNB    KPAD_ROW3,STAR
         SETB   KPAD_COL0
         RET

CHECK2:  CLR      KPAD_COL1
         JNB    KPAD_ROW0,NUM_2
         JNB    KPAD_ROW1,NUM_5
         JNB    KPAD_ROW2,NUM_8
         JNB    KPAD_ROW3,NUM_0
         SETB   KPAD_COL1
         RET

CHECK3:  CLR      KPAD_COL2
         JNB    KPAD_ROW0,NUM_3
         JNB    KPAD_ROW1,NUM_6
         JNB    KPAD_ROW2,NUM_9
         JNB    KPAD_ROW3,HASH
         SETB   KPAD_COL2
         RET

;-----
NUM_1:   MOV      GETKPAD,#00000001B
         MOV     SAVEDAT,#11H

```

```

                JB      KPAD_ROW0,NUM1
NUM1:          LCALL   DISPLAY
N1:           JNB     KPAD_ROW0,N1
                SETB   KPAD_COLO
                AJMP   LOOP
;-----
NUM_2:        MOV     GETKPAD,#00000010B
                MOV    SAVEDAT,#21H
                JB     KPAD_ROW0,NUM2
NUM2:        LCALL   DISPLAY
N2:          JNB     KPAD_ROW0,N2
                SETB   KPAD_COL1
                AJMP   LOOP
;-----
NUM_3:        MOV     GETKPAD,#00000011B
                MOV    SAVEDAT,#31H
                JB     KPAD_ROW0,NUM3
NUM3:        LCALL   DISPLAY
N3:          JNB     KPAD_ROW0,N3
                SETB   KPAD_COL2
                AJMP   LOOP
;-----
NUM_7:        LJMP   NUM_7I
STAR:        LJMP   STAR1
NUM_8:        LJMP   NUM_8I
NUM_0:        LJMP   NUM_0I
NUM_9:        LJMP   NUM_9I
HASH:        LJMP   HASH1
;-----
NUM_4:        MOV     GETKPAD,#00000100B
                MOV    SAVEDAT,#41H
                JB     KPAD_ROW1,NUM4
NUM4:        LCALL   DISPLAY
N4:          JNB     KPAD_ROW1,N4
                SETB   KPAD_COLO
                AJMP   LOOP

```

```

;
NUM_5:          MOV          GETKPAD,#00000101B
                MOV          SAVEDAT,#51H
                JB           KPAD_ROW1,NUM5
NUM5:           LCALL          DISPLAY
N5:            JNB           KPAD_ROW1,N5
                SETB          KPAD_COL1
                AJMP          LOOP
    
```

```

;
NUM_6:          MOV          GETKPAD,#00000110B
                MOV          SAVEDAT,#61H
                JB           KPAD_ROW1,NUM6
NUM6:           LCALL          DISPLAY
N6:            JNB           KPAD_ROW1,N6
                SETB          KPAD_COL2
                AJMP          LOOP
    
```

```

;
NUM_71:         MOV          GETKPAD,#00000111B
                MOV          SAVEDAT,#71H
                JB           KPAD_ROW2,NUM7
NUM7:           LCALL          DISPLAY
N7:            JNB           KPAD_ROW2,N7
                SETB          KPAD_COL0
                AJMP          LOOP
    
```

```

;
NUM_81:         MOV          GETKPAD,#00001000B
                MOV          SAVEDAT,#81H
                JB           KPAD_ROW2,NUM8
NUM8:           LCALL          DISPLAY
N8:            JNB           KPAD_ROW2,N8
                SETB          KPAD_COL1
                AJMP          LOOP
    
```

```

;
NUM_91:         MOV          GETKPAD,#00001001B
                MOV          SAVEDAT,#91H
                JB           KPAD_ROW2,NUM9
NUM9:           LCALL          DISPLAY
N9:            JNB           KPAD_ROW2,N9
    
```

```

SETB    KPAD_COL2
AJMP    LOOP
    
```

```

-----
NUM_01:      MOV        GETKPAD,#00000000B
             MOV        SAVEDAT,#0A1H
             JB         KPAD_ROW3,NUM0
NUM0:        LCALL      DISPLAY
N0:          JNB        KPAD_ROW3,N0
             SETB       KPAD_COL1
             AJMP       LOOP
    
```

```

-----
STAR1:       NOP
             JB         KPAD_ROW3,STARR
STARR:       MOV        P2,#00001011B
             LCALL      DELAY0
             MOV        P2,#00001100B
             LCALL      DELAY0
             MOV        P2,#00001010B
             LCALL      DELAY0
             MOV        P2,#00001011B
             LCALL      DELAY0
             MOV        P2,#00001100B
             LCALL      DELAY0
             MOV        P2,#00001010B
             LCALL      DELAY0
             MOV        P2,#00001111B
ST:          JNB        KPAD_ROW3,ST
             DJNZ       R2,MEM2
    
```

```

MEM3:        MOV        R0,#70H
             LJMP       MEM
    
```

```

MEM2:        MOV        R0,#60H
             LJMP       MEM
    
```

```

-----
HASH1:       NOP
             JB         KPAD_ROW3,HASHH
HASHH:       MOV        P2,#00001010B
    
```

```

LCALL    DELAY0
MOV      P2,#00001100B
LCALL    DELAY0
MOV      P2,#00001011B
LCALL    DELAY0
MOV      P2,#00001010B
LCALL    DELAY0
MOV      P2,#00001100B
LCALL    DELAY0
MOV      P2,#00001011B
LCALL    DELAY0
HA:      JNB      KPAD_ROW3,HA
LJMP     WAIT

```

```

;-----
DISPLAY:  MOV      A,GETKPAD
MOV      P2,A
SETB     DSP1
LCALL    DELAY0
CLR      DSP1
MOV      A,R0
MOV      R1,A
MOV      A,SAVEDAT
MOV      @R1,A
INC      R1
MOV      A,R1
MOV      R0,A
RET

```

```

;-----
; WAIT DETECT
;-----

```

```

WAIT:     MOV      P2,#00001110B
          SETB     P3.3
          JB       SENSOR,SS
          JNB      CHK_TONE,CONTROL1
          AJMP     WAIT
CONTROL1: LJMP     CONTROL
SS:       MOV      P2,#00001111B
          LCALL    DELAY0

```

```

MOV     P2,#00001110B
        LCALL     DELAY0
MOV     P2,#00001111B
        LCALL     DELAY0
        MOV     P2,#00001110B
        LCALL     DELAY0
MOV     P2,#00001111B
        LCALL     DELAY0
        MOV     P2,#00001110B
    
```

LOOPP:

```

        MOV     P1,#00H
        LCALL     DELAY2
        MOV     P1,#0FFH
        LCALL     DELAY2
MOV     P1,#00H
        LCALL     DELAY2
        CLR     S_HOOK
        LCALL     DELAY2
        SETB    S_HOOK
        LCALL     DELAY2
        CLR     TONE
        CLR     P1.0
        SETB    P1.4
        SETB    P1.1
        SETB    P1.0
        CLR     P1.0
    
```

TE:

```

        MOV     P2,#00001010B
MOV     R2,#02H
MOV     R3,#03H
        JB      DSP1,LOOPP
    
```

TEL1:

```

        MOV     R1,#0AH
MOV     R0,#50H
        JB      DSP1,BUSY
        AJMP    DIALLING
    
```

TEL2:

```

        MOV     R1,#0AH
MOV     R0,#60H
        JB      DSP1,BUSY
        AJMP    DIALLING
    
```

```

TEL3:          MOV      R1,#0AH
              MOV      R0,#70H
              JB       DSP1,BUSY
              AJMP     DIALLING
    
```

```

DIALLING:     MOV      A,@R0
              MOV      P1,A
              CLR      P1.0

              RL      A      ;DISPLAY
              RL      A
              RL      A
              RL      A
    
```

```

MOV:          MOV      A,#1AH,MOV
              MOV      A,#00H
              MOV      P2,A
              INC      R0
              LCALL   DELAY2
              DJNZ    R1,DIALLING
              LCALL   DELAY2
    
```

; CHECK BUSY TONE & RING TONE

```

CHECKTONE:   MOV      P2,#00001011B
WAIT_PLUSE:  JB       DSP1,WAIT_PLUSE

              LCALL   DELAY2
              JB      DSP1,BUSY
              LCALL   DELAY2
              JB      DSP1,RINGBACK
    
```

```

BUSY:        CLR      S_HOOK
              LCALL   DELAY2
              SETB    S_HOOK
              LCALL   DELAY2
              DJNZ    R3,CHECK_NUM1
              AJMP    CHANGE
    
```

```

CHECK_NUM1:  MOV      A,R0
    
```

program 2

```
CJNE      A,#5AH,CHECK_NUM2
LJMP     TEL1
CHECK_NUM2:      MOV      A,R0
CJNE      A,#6AH,CHECK_NUM3
LJMP     TEL2
CHECK_NUM3:      MOV      A,R0
CJNE      A,#7AH,CHECK_NUM1
LJMP     TEL3

CHANGE:      MOV      A,R0
CJNE      A,#7AH,CHANGE1
LJMP     TE
CHANGE1:      MOV      R1,#0AH
MOV      R3,#03H
DJNZ     R2,CHANGE2
CHANGE3:      MOV      R0,#70H
LJMP     DIALLING
CHANGE2:      MOV      R0,#60H
LJMP     DIALLING
RINGBACK:     LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
NOP
JB       DSP1,VOICE
MOV      R1,#04H

WAIT_HANDSET:      JNB      DSP1,WAIT_HANDSET
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
LCALL    DELAY2
```

Page 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

program 2

```
LCALL    DELAY4
NOP
JB       DSP1,VOICE
DJNZ    R1,WAIT_HANDSET

CLR     S_HOOK
LCALL    DELAY2
LJMP    BUSY
```

```
VOICE:   JNB     DSP1,VOICE
         ACALL    DELAY2
         JNB     DSP1,BUSY1
         ACALL    DELAY2
         JNB     DSP1,BUSY1

         LCALL    TRACK4
         LCALL    DELAY2
         ACALL    DELAY2
         ACALL    DELAY2
         ACALL    DELAY2
         CLR     S_HOOK
         LCALL    DELAY2
         LJMP    WAIT
```

```
BUSY1:  LJMP    BUSY
```

;-----
; RINGING
;-----

```
CONTROL: MOV     P2,#00001111B
         JB      CHK_TONE,COUT_RING
         AJMP   CONTROL
```

```
COUT_RING: MOV     R1,#05H
```

```
COUT1:  MOV     P2,#00001010B
```

```
ACALL    DELAY2
ACALL    DELAY2
ACALL    DELAY2
ACALL    DELAY2
ACALL    DELAY2
ACALL    DELAY2
```

Page 11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ACALL    DELAY2
MOV      P2,#00001111B
JB       CHK_TONE,WAIT1
JNB      CHK_TONE,COUT2
    
```

```

COUT2:   JNB      CHK_TONE,COUT2
          DJNZ     R1,COUT1
          ACALL    DELAY0
          ACALL    OFF_HOOK
          AJMP     INTRO
    
```

```

WAIT1:   LJMP     WAIT
    
```

```

OFF_HOOK: ACALL    DELAY2
          SETB     S_HOOK
          RET
    
```

```

ON_HOOK: ACALL    DELAY2
          CLR      S_HOOK
          RET
    
```

```

INTRO:   MOV      P1,#00H
          LCALL    DELAY2
          MOV      P1,#0FFH
          LCALL    DELAY2
          MOV      P1,#00H
          LCALL    DELAY2
    
```

```

          CLR      TONE
          SETB     P1.3
          CLR      P1.2
          CLR      P1.1
          SETB     P1.0
          ACALL    TRACK1
    
```

```

          MOV      R0,#30H
          MOV      R3,#03H
    
```

; CHECK PASSWORD.

```

-----
WAIT_PW:          MOV      A,P1
                  MOV      P2,#00001101B
                  CJNE     A,#09H,CHK_PW
                  JNB      DSP1,CLEAR0
                  ACALL    DELAY2
                  JNB      DSP1,CLEAR0
                  AJMP     WAIT_PW

CHK_PW:           MOV      A,P1
                  MOV      P2,#00001101B
                  CJNE     A,#0C9H,PRESS1
                  JNB      DSP1,CLEAR0
                  ACALL    DELAY2
                  JNB      DSP1,CLEAR0
                  AJMP     CHK_PW

CLEAR0:           LJMP     CLEAR1

PRESS1:           MOV      A,P1
                  JNB      DSP1,CLEAR0
                  ACALL    DELAY2
                  JNB      DSP1,CLEAR0
                  CJNE     A,#19H,PRESS2
                  MOV      R2,#19H
                  AJMP     KEEP_PW

PRESS2:           CJNE     A,#29H,PRESS3
                  MOV      R2,#29H
                  AJMP     KEEP_PW

PRESS3:           CJNE     A,#39H,PRESS4
                  MOV      R2,#39H
                  AJMP     KEEP_PW

PRESS4:           CJNE     A,#49H,PRESS5
                  MOV      R2,#49H
                  AJMP     KEEP_PW

PRESS5:           CJNE     A,#59H,PRESS6
                  MOV      R2,#59H
                  AJMP     KEEP_PW

PRESS6:           CJNE     A,#69H,PRESS7
                  MOV      R2,#69H
                  AJMP     KEEP_PW
    
```

```

PRESS7:          CJNE      A,#79H,PRESS8
                MOV       R2,#79H
                AJMP     KEEP_PW
PRESS8:          CJNE      A,#89H,PRESS9
                MOV       R2,#89H
                AJMP     KEEP_PW
PRESS9:          CJNE      A,#99H,PRESS0
                MOV       R2,#99H
                AJMP     KEEP_PW
PRESS0:          CJNE      A,#0A9H,PRESS_CHK
                MOV       R2,#0A9H
                AJMP     KEEP_PW
PRESS_CHK:      CJNE      A,#0C9H,OTHER_PW
                LJMP     CHECK
OTHER_PW:       CJNE      A,#0B9H,PRESS1
                LJMP     PRESS1
;-----
KEEP_PW:        MOV       A,R0
                MOV       R1,A
                MOV       A,R2
                MOV       @R1,A
                RL        A
                RL        A
                RL        A
                RL        A
                CJNE     A,#9AH,MOVE
                MOV       A,#90H
MOVE:           MOV       P2,A
                MOV       P2,A ;TEST DISPLAY

                INC       R1
                MOV       A,R1
                MOV       R0,A
;-----
KKK:            MOV       A,R2
                CJNE     A,P1,WAIT_PW1
                AJMP     KKK
WAIT_PW1:      LJMP     PRESS1
    
```

```

;-----
CHECK:          MOV      P2,#00001110B

                MOV      R0,#30H
                MOV      A,@R0
                CJNE     A,#19H,FALSE      ;PW BIT. 1='1'
                INC      R0

                MOV      A,@R0
                CJNE     A,#29H,FALSE      ;PW BIT. 2='2'
                INC      R0

                MOV      A,@R0
                CJNE     A,#39H,FALSE      ;PW BIT. 3='3'
                INC      R0

                MOV      A,@R0
                CJNE     A,#49H,FALSE      ;PW BIT. 4='4'
                AJMP     CHK                ;PW TRUE

FALSE:          DJNZ     R3,PLAY_VOICE

                ACALL    DELAY2
                ACALL    DELAY2
                ACALL    ON_HOOK
                LJMP     WAIT

PLAY_VOICE:     ACALL    DELAY2
                ACALL    TRACK2
                MOV      R0,#30H
                LJMP     CHK_PW
    
```

; CONTROL CH

```

;-----
;PRESS => 1-8 => *      ON CH.
;PRESS => 1-8 => #      OFF CH.
;PRESS => 9  => SELECT ALL CH.
;PRESS => 0  => EXIT
    
```

```

;-----
CHK:           MOV      P1,#00H
                LCALL    DELAY2
                MOV      P1,#0FFH
    
```

```

                LCALL    DELAY2
MOV            P1,#00H
LCALL         DELAY2

CLR           TONE
SETB         P1.3
CLR          P1.2
CLR          P1.1
SETB         P1.0
ACALL        DELAY2
ACALL        TRACK3
MOV          P2,#00001110B

WAIT_DTMF:    MOV          A,P1
              CJNE        A,#09H,CHK_CH
              AJMP        WAIT_DTMF

CLEAR1:      LJMP         CLEAR

CHK_CH:      MOV          A,P1
              JNB         DSP1,CLEAR1
              ACALL        DELAY2
              JNB         DSP1,CLEAR1
              ACALL        DELAY2
              JNB         DSP1,CLEAR1

CH1:         CJNE        A,#19H,CH2
              MOV          R2,#00000001B
              AJMP        NEXT

CH2:         CJNE        A,#29H,CH3
              MOV          R2,#00000010B
              AJMP        NEXT

CH3:         CJNE        A,#39H,CH4
              MOV          R2,#00000100B
              AJMP        NEXT

CH4:         CJNE        A,#49H,CH5
              MOV          R2,#00001000B
    
```

```

A JMP      NEXT

CH5:      CJNE      A,#59H,CH6
          MOV       R2,#00010000B
          AJMP     NEXT

CH6:      CJNE      A,#69H,CH7
          MOV       R2,#00100000B
          AJMP     NEXT

CH7:      CJNE      A,#79H,CH8
          MOV       R2,#01000000B
          AJMP     NEXT

CH8:      CJNE      A,#89H,ALL_CH
          MOV       R2,#10000000B
          AJMP     NEXT

ALL_CH:   CJNE      A,#99H,EXIT
          MOV       R2,#11111111B
          AJMP     NEXT

EXIT:     CJNE      A,#0A9H,OTHER
          ACALL    DELAY0
          CLR      S_HOOK
          LJMP     WAIT

OTHER:    CJNE      A,#0B9H,CHK_CH
          LJMP     CHK_CH

NEXT:     MOV       A,P1
          JNB      DSP1,CLEAR
          ACALL    DELAY2
          JNB      DSP1,CLEAR
          ACALL    DELAY2
          JNB      DSP1,CLEAR

ON_CH:    CJNE      A,#0B9H,OFF_CH
          MOV      A,R7
          MOV      P2,A
          ORL     A,R2
          MOV     P0,A
    
```

```
MOV     R7,A
ACALL   TRACK5
AJMP    CHK_CH
```

```
OFF_CH:      CJNE     A,#0C9H,CHK_CH
MOV         A,#0FFH
CLR         C
SUBB       A,R2
MOV        R2,A
MOV        A,R7
ANL        A,R2
MOV        P0,A
MOV        R7,A
ACALL      TRACK5
AJMP      CHK_CH
```

```
CLEAR:      ACALL     DELAY2
CLR         S_HOOK
ACALL      DELAY2
ACALL      DELAY2
LJMP      WAIT
```

```
; VOICE
```

```
TRACK1:     MOV       P2,#00001110B
AJMP      S_PLAY
TRACK2:     MOV       P2,#00011110B
AJMP      S_PLAY
TRACK3:     MOV       P2,#00101110B
AJMP      S_PLAY
TRACK4:     MOV       P2,#01001110B
AJMP      S_PLAY
TRACK5:     MOV       P2,#10001110B
AJMP      S_PLAY
```

```
S_PLAY:    CLR        PDOWN
SETB      TONE
CLR       PLA_REC
ACALL    DELAY2
SETB     PLA_REC
```

```

PLAY:          JB      EOM,PLAY
              MOV      P2,#00001111B
              SETB     PDOWN
              CLR      TONE
              RET
    
```

```

;-----
; DELAY
;-----
    
```

```

DELAY:          MOV      R3,#0D0H
DELL:           MOV      R4,#0D0H
DEL:            NOP
              DJNZ     R4,DEL
              DJNZ     R3,DELL
              RET
    
```

```

;-----
; DELAY TEST
;-----
    
```

```

DELAY0:         MOV      R3,#150
DEL20:          MOV      R4,#0E6H
DEL10:          NOP
              DJNZ     R4,DEL10
              DJNZ     R3,DEL20
              RET
    
```

```

;-----
; DELAY 0.8 S
;-----
    
```

```

DELAY1:         MOV      R4,#06H
DEL2:           MOV      R5,#00H
DEL1:           MOV      R6,#00H
DEL0:           DJNZ     R6,DEL0
              DJNZ     R5,DEL1
              DJNZ     R4,DEL2
              RET
    
```

```

;-----
; DELAY 0.5 S
;-----
    
```

```

DELAY2:         MOV      R4,#04H
    
```

```

DEL21:      MOV      R5,#00H
DEL11:      MOV      R6,#00H
DEL01:      DJNZ     R6,DEL01
            DJNZ     R5,DEL11
            DJNZ     R4,DEL21
            RET
    
```

; DELAY3

```

DELAY3:      MOV      R4,#04H
DEL23:      MOV      R5,#0E0H
DEL13:      MOV      R6,#00H
DEL03:      DJNZ     R6,DEL03
            DJNZ     R5,DEL13
            DJNZ     R4,DEL23
            RET
    
```

; DELAY4 0.25 S

```

DELAY4:      MOV      R4,#02H
DEL24:      MOV      R5,#00H
DEL14:      MOV      R6,#00H
DEL04:      DJNZ     R6,DEL04
            DJNZ     R5,DEL14
            DJNZ     R4,DEL24
            RET
    
```

END



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- Loop start and ground start capabilities
- Transformerless 2-4 wire conversion
- Programmable transmit/receive gain with 0dB defaults
- Programmable input impedance with 600Ω and 900Ω defaults
- Programmable network balance with 600Ω, 900Ω, and AT&T compromise default
- One loop start & two ground start relay drivers
- Line state detection outputs
- Forward loop, reverse loop, ring ground, tip ground, ringing voltage
- +5V operation
- On-hook audio reception (to accommodate ANI)

ISSUE 5

April 1995

Ordering Information

MH88632 40 Pin SIL Package

0°C to 70°C

Description

The Mitel MH88632 Central Office Trunk Interface circuit provides a complete audio and signalling link between audio switching equipment and a central office. The functions provided by the MH88632 include 2-4 Wire Hybrid conversion, programmable transmit and receive gains, programmable line impedance and programmable network balance. The device is fabricated using thick film hybrid technology which incorporates various technologies for optimum circuit design and very high reliability.

Applications

Interface to Central Office for:

- PBX
- Key Telephone System
- Channel bank
- Voice Mail
- Terminal Equipment
- Digital Loop Carrier




Figure 1 - Functional Block Diagram




Figure 2 - Pin Connections

Pin Description

| Pin # | Name | Description |
|-------|------|---|
| 1 | TIP | Tip Lead. Connects to the "Tip" or "Ring" lead of Central Office. |
| 2 | RING | Ring Lead. Connects to the "Ring" or "Tip" lead of the Central Office. |
| 3 | XLA | Loop Relay Contact A. Connects to XLB through the loop relay (K1) contacts when the relay is activated. Activates internal active termination circuitry. |
| 4 | XLB | Loop Relay Contact B. See XLA for description. |
| 5 | XLC | Loop Relay Contact C. Connects to XLD through the loop relay (K1) contacts when the relay is activated. Activates internal active termination circuitry. |
| 6 | XLD | Loop Relay Contact D. See XLC for description |
| 7 | IC | Internal Connection. This pin is internally connected and must be left open. |
| 8 | GRD | Ground Relay Lead Relay Drive (Output). Connects to the Ground Ring Lead Relay Coil, used for Ground Start applications. A logic low activates the relay. An internal clamp diode from VRLY to GND is provided. |
| 9 | IC | Internal Connection. This pin is internally connected and must be left open. |
| 10 | IC | Internal Connection. This pin is internally connected and must be left open. |
| 11 | RGND | Relay Ground. Return path for relay supply voltage. |
| 12 | VRLY | Relay Positive Supply Voltage. Normally +5V. Connects to the relay coil and the relay supply voltage |
| 13 | LRD | Loop Relay Drive (Output). Connects to the Bias Relay coil. A logic low activates the relay. An internal clamp diode from VRLY to LRD is provided. |
| 14 | BRD | Bias Relay Drive (Output). Connects to the Bias Relay coil, used for Ground start applications only. A logic low activates the relay. An internal clamp diode from VRLY to BRD is provided. |
| 15 | LRC | Loop Relay Control (Input). A logic high activates the Loop Relay Drive output (LRD). The Loop Relay activates internal circuitry which provides a DC termination across Tip and Ring. Used for line seizure and dial pulsing. |

Pin Description (Continued)

| Pin # | Name | Description |
|-------|------------------------|--|
| 16 | BRC | Bias Relay Control (Input). A logic high activates the Loop Relay Drive output ($\overline{\text{BRD}}$), used for Ground start applications only. This input should be connected to logic high when not used. |
| 17 | GRC | Ground Ring Lead Relay Control (Input). A logic low activates the Ground Ring Lead Relay Drive output ($\overline{\text{GRD}}$), used for Ground Start applications only. This input should be connected to logic high when not used. |
| 18 | AGND | Analog Ground. 4-Wire ground. Normally connected to System Ground. |
| 19 | NATT | Network Balance AT+T Node. Connects to N1 for a network balance impedance of AT&T compromise ($350\Omega + 1k\Omega // 210nF$); the device's input impedance must be set to 600Ω . This node is active only when NS is at logic high. This node should be left open circuit when not used. |
| 20 | N1 | Network Balance Node 1 (Input). 0.1 times the impedance between pins N1 and N2 must match the device's input impedance, while 0.1 times the impedance between pins N1 and AGND is the device's network balance impedance. This node is active only when NS is at logic high. This node may be terminated when not used (i.e., NS at logic low). |
| 21 | N2 | Network Balance Node 2 (Output). See N1 for description. |
| 22 | Z900 | Line Impedance 900Ω Node. Connects to Z1 for a line impedance of 900Ω . This node should be left open circuit when not used. |
| 23 | Z1 | Line Impedance Node 1 (Input). 0.1 times the times the impedance between pins Z1 and Z2 is the device's line impedance. This node must always be connected. |
| 24 | Z2 | Line Impedance Node 2 (Output). 0.1 times the times the impedance between pins Z1 and Z2 is the device's line impedance. This node should be left open circuit when not used. |
| 25 | TX | Transmit (output). 4-Wire ground (AGND) referenced audio output. |
| 26 | RX | Receive (Input). 4-Wire ground (AGND) referenced audio input. |
| 27 | GTX0 | Transmit Gain Node 0. Connects to GTX1 for 0dB transmit gain. |
| 28 | GTX1 | Transmit Gain Node 1. Connects to a resistor to AGND for transmit gain adjustment. |
| 29 | GRX0 | Receive Gain Node 0. Connects to GRX1 for 0dB gain. |
| 30 | GRX1 | Receive Gain Node 1. Connects to a resistor to AGND for receive gain adjustment. |
| 31 | IC | Internal Connection. This pin is internally connected and must be left open. |
| 32 | Z600 | Line Impedance 600Ω Node (Output). Connects to Z1 for a line impedance of 600Ω . This pin should be left open circuit when not used. |
| 33 | NS | Network Balance Setting (Input). The logic level at NS selects the network balance impedance. A logic 0 enables an internal balance equivalent to the input impedance (Z_{in}). While a logic 1 enables an external balance 0.1 times the impedance between pins N1 and AGND balanced to 0.1 times the impedance between pins N1 and N2. The impedance between N1 and N2 must be equivalent to 10 times the input impedance (Z_{in}). |
| 34 | $\overline{\text{TG}}$ | Tip Lead Ground Detect (Output). A logic low output indicates that the Tip lead is at ground (AGND) potential. |
| 35 | $\overline{\text{RL}}$ | Ring Loop Detect (Output). In the on-hook state, a logic low output indicates that reverse loop battery is present. In the off-hook state, a logic low output indicates that reverse loop current is present. Reverse loop refers to the Tip lead negative with respect to the Ring lead. |
| 36 | $\overline{\text{RV}}$ | Ring Voltage Detect (Output). A logic low indicates that ringing voltage is across the Tip and Ring leads. Note that this output toggles at the ringing cadence and not at the ringing frequency. |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Description (Continued)

| Pin # | Name | Description |
|-------|-----------------|---|
| 37 | \overline{FL} | Forward Loop Detect (Output). In the on hook state, a logic low output indicates that forward loop battery is present. In the off-hook state, a logic low output indicates that forward loop current is present. Forward loop refers to the Ring Lead negative with respect to the Tip lead. |
| 38 | \overline{RG} | Ring Lead Ground Detect (Output). A logic low indicates that the Ring lead is at ground (AGND) potential. |
| 39 | VEE | Negative Supply Voltage. -5V dc. |
| 40 | VDD | Positive Supply Voltage. +5V dc. |

Functional Description

The MH88632 is a COIC (Central Office Interface Circuit) used to interface to Central Office 2-Wire Analog Trunks. The COIC provides both Loop start and Ground start interface capabilities.

Approvals

FCC part 68, DOC CS-03, UL 1459, CAN/CSA 22.2 No.225-M90 are all system (i.e., connectors, power supply, cabinet, etc.) requirements. Since the MH88632 is a component and not a system, it cannot be approved as a stand alone part by these standards bodies. However, when installed into a properly designed system, the MH88632 has been designed to meet the CO Trunk Interface requirements of FCC, DOC, UL and CSA, and thus enabling the complete system to be approved by these standards bodies.

To meet the regulatory high voltage requirements, an external protection circuit is required. The protection circuit shown in Figure 9 is matched to the MH88632 and ensures that they meet the high voltage requirements of FCC, DOC, CSA and UL when installed in a properly designed system.

Products are designed in accordance with meeting the above requirements; however, full conformance to these standards is dependent upon the application in which the hybrid is being used, and therefore, approvals are the responsibility of the customer and Mitel will not have tested the product to meet the above standards.

DC Loop Termination

The DC loop termination circuitry provides the loop with an active Dc load termination when a logic low is applied to the LRC (Loop Start Relay Control) input. the termination is similar to a DC resistance between

200 Ω and 275 Ω . An external relay is used to activate internal circuitry which switches the termination in and out of the loop. This is used for both seizing the line as well as generating dial pulses.

Supervision Features

The supervision circuitry provides the signalling status outputs. The system controlling the COIC, monitors these logic outputs. The supervision circuitry is capable of detecting ringing voltage, both forward and reverse loop battery and loop current, and both grounded tip lead and grounded ring lead.

a) Supervision Features \overline{RV} (Ring Voltage Detect Output)

The \overline{RV} (Ringing Voltage Detect) output provides a logic low when ringing voltage is detected. This detector includes a ringing filter which ensures that the output toggles at the ringing cadence and not at the ringing frequency. Typically, this output goes low 50ms after ringing voltage is applied and remains low for 50ms after ringing voltage is removed.

b) Supervision Features \overline{FL} & \overline{RL} (Forward Loop and Reverse Loop Detect Output).

The \overline{FL} (Forward Loop Detect) output provides a logic low when either forward loop battery or forward loop current is detected (ring lead voltage negative with respect to ring lead). The \overline{RL} (Reverse Loop Detect) output provides a logic low when either reverse loop battery or reverse loop current is detected (tip lead voltage negative with respect to ring lead).

See Table 5 for Loop Battery and Current Status Outputs.

c) Supervision Features \overline{TG} & \overline{RG} (Tip Ground and Ring Ground Detect Output)

The \overline{TG} (Tip Lead Ground Detect) output provides a logic low when the tip lead is at ground (AGND) potential. The \overline{RG} (Ring Lead Ground Detect) output provides a logic low when the Ring lead is at ground (AGND) potential.

See Table 6 for Loop Ground Status Outputs.

Ground Start Signalling Features

For Ground Start signalling, relay K2 and resistors R1 and R2, and relay K3 and resistor R3 are required (See Figure 8). Activation of K2 is controlled by the logic signal at the BRC (Bias Relay Control) input while activation of K3 is controlled by the logic signal at the \overline{GRC} (Ground Relay Control) input.

K2 is used to engage the bias resistors while K3 is used to ground the ring lead; this is used in ground start applications for signalling to the central office.

Typical Ground Start Signalling Protocol

Refer to Figure 8 for Typical LS-GS Application Circuit.

In the idle state, the system (e.g., PBX control card) provides a logic high to the BRC input. This activates the COIC's second internal relay driver which activates relay K2. Both contacts of relay K2 close, which connect the -48VDC supply to Tip (tip lead) and Ring (ring lead) through bias resistors R1 and R2.

Depending on which Ground Start protocol is used, initiating a Ground start call to the central office can be performed by the following sequence of events.

The system provides a logic low to the \overline{GRC} input. This activates the COIC's third internal relay driver which activates relay K3. The contacts of relay K3 close, which connects the ring lead to ground through a current limiting resistor R3.

The Central Office recognizes the ring ground condition and responds by grounding the tip lead.

The COIC senses the grounded Tip and switched the \overline{TG} (Tip Lead Ground Detect) output to a logic low.

The system then applies a logic high to the LRC (Loop Relay Control) input. This activates the COIC's first internal relay driver which activates relay K1. Both contacts the relay K1 close, which activates the COIC's internal circuitry resulting in an active line termination across Tip and Ring. The system then provides a logic low to the BRC input. This deactivates the COIC's second internal relay driver which deactivates K2. Both contacts of relay K2 open, which disconnect the bias from Tip and Ring. The system then provides a logic high to the GRC input. This deactivates the COIC's third internal relay driver which deactivates relay K3. The contact of relay K3 opens, which disconnects the grounded ring lead. The voice link is now established.

Receiving a Ground Start call from central office is performed similarly. The central office can signal the COIC by either grounding the tip lead or by grounding the ring lead.

Hybrid

The 2-4 Wire Hybrid circuit separates the balanced full duplex signal at Tip and Ring of the telephone line into receive and transmit ground referenced signals at Rx (Receive) and TX (Transmit) of the COIC. The hybrid also prevents the input signal at RX from appearing at TX. The degree to which the Hybrid minimises the contribution of the RX signal at the TX output is specified as transhybrid loss. For maximizing transhybrid loss, see the **Network Balance section**.

The 4-Wire side can be interfaced to a filter/codec such as the Mitel MT896X, for use in digital voice switched systems.

Line Impedance

The MH88632's Tip-Ring impedance (Z_{in}) can be set to 600 Ω , 900 Ω or to a user selectable value. Thus, Z_{in} can be set to any international requirements. The connection to Z1 determines the input impedance. With Z1 connected to Z600, the line impedance is set to 600 Ω . With Z1 connected to Z900, the line impedance is set to 900 Ω . A user defined impedance can be selected which is 0.1 times the impedance between Z1 and Z2. For example, with 2200 Ω in series with 11.5nF in parallel with 8200 Ω , all between Z1 and Z2, the devices line impedance will be 220 Ω in series with 115nF in parallel with 820 Ω . See Table 3 and Figures 4 & 5.

Stability

The part will be stable with an AC load over the range $0.5 Z_{in} < \text{Load} < 2 \times Z_{in}$.

The range of loads that can be simulated by the MH88632 is extensive including those which are purely resistive and complex in nature. For loads with a low or zero series resistance additional measures need to be taken to maintain stability which involves simulating with a larger series resistance and adjusting other components accordingly.

Examples:

Sweden: Load is 900Ω in a parallel with 30nF . This is synthesised on the MH88632 by $1.5\text{k}\Omega$ in series with a parallel combination of 3nF and $7.4\text{k}\Omega$.

Norway: Load is 120Ω in series with a parallel combination of 820Ω and 110nF . This is synthesized on the MH88632 by $1.5\text{k}\Omega$ in series with a parallel combination of 12nF and $7.8\text{k}\Omega$.

Italy: Load is 750Ω in parallel with 18nF . This is synthesised on the MH88632 by $1.5\text{k}\Omega$ in series with a parallel combination of 2nF and $6\text{k}\Omega$.

Network Balance

Transhybrid loss is maximized when the line termination impedance and COIC network balance are matched. The MH88632's network balance impedance can be set to Z_{in} , AT&T ($350\Omega + 1\text{k}\Omega // 210\text{nF}$) or to a user Selectable value. Thus, the network balance impedance can be set to any international requirement. A logic level control input NS selects the balance mode. With NS at logic low, an internal network balance impedance is matched to the line impedance (Z_{in}). With NS at logic high, a user defined network balance impedance is selected which is 0.1 times the impedance between N1 and AGND. For example, with 2200Ω in series with 11.5nF in parallel with 8200Ω , all between N1 and AGND, and NS at logic high, the devices network balance impedance is 220Ω in series with 115nF in parallel with 820Ω , the impedance between N1 and N2 must be equivalent to 10 times the input impedance (Z_{in}). In addition, with NS at logic high, an AT&T network balance impedance can be selected by connecting NATT to N1; in this case, no additional network is required between N1 and N2. See Table 4 and Figures 6 & 7.

TIP-RING Drive Circuit

The audio input ground referenced signal at RX is converted to a balanced output signal at Tip and Ring. The Tip-Ring Drive Circuit is optimised for good 2-Wire longitudinal balance.

TIP-RING Receive Circuit

The differential audio signal at Tip and Ring is converted to a ground referenced audio signal at the TX output. This circuit operates with or without loop current; signal reception with no loop current is required for on-hook reception enabling the detection of ANI (Automatic Number Identification) signals.

Programmable Transmit and Receive Gain

Transmit gain (Tip-Ring to TX) and receive Gain (RX to Tip-Ring) are programmed by connecting external resistors (RRX and RTX) from GRX1 to AGND and from GTX1 to AGND as indicated in Figure 3 and Tables 1 and 2. The programmable gain range is from -12dB to $+6\text{dB}$; this wide range will accommodate any loss plan. Alternatively, the default Receive Gain of 0dB and Transmit Gain of 0dB can be obtained by connecting GRX0 to GRX1 and GTX0 to GTX1. In addition, a Receive Gain of $+6\text{dB}$ and Transmit Gain of $+6\text{dB}$ can be obtained by not connecting resistors RRX and RTX. For correct gain programming, the MH88632's Tip-Ring impedance (Z_{in}) must match the line termination impedance. For optimum performance, resistor RRX should be physically located as close as possible to the GRX1 input pin.

ANI (Automatic Number Identification)

ANI provides the called party with calling party telephone number identification. The central office utilizes the voice path of a regular loop-start telephone line when the COIC (subscriber's terminal) is in the on-hook state. The central office sends the ANI information (data transmission typically of an FSK signal of 1200Hz and 2200Hz) typically 600ms after the first ringing burst.

The COIC outputs this FSK signal at the TX output.

Absolute Maximum Ratings*

| | Parameter | Sym | Min | Max | Units |
|---|-----------------------|-----------|------|------|-------|
| 1 | DC Supply Voltage | V_{DD} | -0.3 | 7 | V |
| | | V_{EE} | 0.3 | -7 | V |
| 2 | DC Ring Relay Voltage | V_{RLY} | -0.3 | 20 | V |
| 3 | Storage Temperature | T_S | -55 | +125 | °C |

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

Recommended Operating Conditions

| | Parameter | Sym | Typ* | Min | Max | Units | Comments |
|---|-----------------------|------------|------|-------|-------|-------|----------|
| 1 | DC Supply Voltage | V_{DD} | 5.0 | 4.75 | 5.25 | V | |
| | | V_{EE} | -5.0 | -4.75 | -5.25 | V | |
| 2 | DC Ring Relay Voltage | V_{VRLY} | 5.0 | | 15 | V | |
| 3 | Operating Temperature | T_{OP} | | 0 | 70 | °C | |

* Typical figures are at 25° C with nominal $\pm 5V$ supplies for design aid only.

DC Electrical Characteristics†

| | Characteristics | Sym | Min | Typ* | Max | Units | Test Conditions |
|---|--|----------|-----|------|-----|---------|------------------------------------|
| 1 | Supply Current | I_{DD} | | | 13 | mA | |
| | | I_{EE} | | | 13 | mA | |
| 2 | Power Consumption | PC | | | 137 | mW | |
| 3 | Low Level Output Voltage High Level Output Voltage | V_{OL} | | | 0.5 | V | $I_{OL} = 4mA$ $I_{OH} = 0.5mA$ |
| | | V_{OH} | 2.4 | | | V | |
| 4 | Sink Current, Relay to V_{DD} Clamp Diode Current | I_{OL} | 100 | | | mA | $V_{OL} = -.35V$ |
| | | I_{CD} | 510 | | | mA | |
| 5 | Low Level Input Voltage High Level Input Voltage | V_{IL} | | | 0.8 | V | |
| | | V_{IH} | 2.0 | | | V | |
| 6 | High Level Input Current Low Level Input Current | I_{IH} | | 1 | | μA | |
| | | I_{IL} | | 1 | | μA | |

† DC Electrical Characteristics are over recommended operating conditions unless otherwise stated.

* Typical figures are at 25°C with nominal $\pm 5V$ supplies and are for design aid only.

Loop Electrical Characteristics †

| | Characteristics | Sym | Min | Typ* | Max | Units | Test Conditions |
|---|---------------------------------------|-----|------|------|------|----------|-----------------|
| 1 | Ringing Voltage | VR | 40 | 90 | 130 | Vrms | |
| 2 | Ringing Frequency | | 17 | 20 | 33 | Hz | |
| 3 | Ringer Equivalent Number (Type A) | REN | | | 3 | | |
| 4 | Operating Loop Current | | 18 | | | mA | |
| 5 | Operating Loop Resistance | | 0 | | 90 | Ω | @18mA, -48V |
| 6 | Off-Hook DC Resistance | | | | 2300 | Ω | |
| 7 | Leakage Current (Tip-Ring to AGND) | | | | 10 | mA | @1000Vac |
| 8 | FL Threshold | | +30 | | +40 | Vdc | LRC=0V |
| | Tip-Ring Voltage Detect | | +1.0 | | +4.2 | Vdc | LRC=0V |
| | Tip-Ring Current Detect | | | | | | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Loop Electrical Characteristics (Continued)

| | Characteristics | Sym | Min | Typ* | Max | Units | Test Conditions |
|----|--|-----|-------------|------|------------|------------|----------------------|
| 9 | RL Threshold Tip-Ring Voltage Detect Tip-Ring Current Detect | | -30 -1.0 | | -40 -40 | Vdc Vdc | LRC = 0v LRC = 0V |
| 10 | TG and RG Detect Threshold | | -12 | | -14 | Vdc | |

† DC Electrical Characteristics are over recommended operating conditions unless otherwise stated.

* Typical figures are at 25°C with nominal $\pm 5V$ supplies and are for design aid only.

AC Electrical Characteristics†

| | Characteristics | Sym | Min | Typ* | Max | Units | Test Conditions |
|----|--|-----------------|----------------------------|--------------------|-----|----------------------------------|--|
| 1 | 2-wire Input Impedance ① | Z _{in} | | 600 900 Ext. | | Ω Ω Ω | |
| 2 | Return Loss at 2-Wire (Z _{in} = Ref. = 600 Ω) | RL | 20 20 20 | | | dB dB dB | 200-500 Hz 500-1000 Hz 1000-3400 Hz |
| 3 | Return Loss at 2-Wire (Z _{in} = Ref. = 900 Ω) | RL | 20 20 20 | | | dB dB dB | 200-500 Hz 500-1000 Hz 1000-3400 Hz |
| 4 | Return Loss at 2-Wire ② (Z _{in} = Ref. = External) | RL | 20 20 20 | | | dB dB dB | 200-500 Hz 500-1000 Hz 1000-3400 Hz |
| 5 | Longitudinal to Metallic Balance ② ③ ④ | | 58 58 55 53 51 | | | dB dB dB dB dB | 200 Hz 1000 Hz 2000 Hz 3000 Hz 4000 Hz |
| 6 | Metallic to Longitudinal Balance | | 60 40 | | | dB dB | 200-1000 Hz 1000 -4000 Hz |
| 7 | Transhybrid Loss (Z _{in} = Ref. = Net = 600 Ω) | THL | 18 21 | | | dB dB | 200-3400 Hz 500-2500 Hz |
| 8 | Transhybrid Loss (Z _{in} = Ref. = Net = 900 Ω) | THL | 18 21 | | | dB dB | 200-3400 Hz 500 -2500 Hz |
| 9 | Transhybrid Loss (Z _{in} = Ref. = Net = External) | THL | 18 21 | | | dB dB | 200-3400 Hz 500-2500 Hz |
| 10 | Transhybrid Loss (Z _{in} = Ref. = Net = 600 Ω) | THL | 18 21 | | | dB dB | 200-3400 Hz 500-2500 Hz |
| 11 | Input Impedance At RX | | | | | k Ω | |
| 12 | Output Impedance at TX | | | | | Ω | |
| 13 | Transmit Gain, (TX/2-Wire): Default Gain (0dB) ② ③ Programmable Range Frequency response gain ② ③ (relative to gain at 1kHz) | | | | | dB dB dB dB dB dB | Input 0.5V 1kHz 1kHz 200 Hz 300 Hz 3000 Hz 3400 Hz |
| 14 | Receive Gain, (2-Wire/RX): Default Gain (0dB) ② ③ Programmable Range Frequency response gain ② ③ (relative to gain at 1kHz) | | | | | dB dB dB dB dB dB | Input 0.5V 1kHz 1kHz 200 Hz 300 Hz 3000 Hz 3400 Hz |

AC Electrical Characteristics† (Continued)

| | Characteristics | Sym | Min | Typ* | Max | Units | Test Conditions |
|----|--|------|-----------------------|------------|------------------|----------------------|---|
| 15 | Signal Output Overload Level at 2-wire at TX | | 4.0 4.0 | | | dBm dBm | % THD < 5% Ref. 600Ω Ref. 600Ω |
| 16 | Total Harmonic Distortion at 2-Wire at TX | THD | | 1.0 1.0 | | % % | Input 0.5V, 1kHz |
| 17 | Idle Channel Noise at 2-Wire at Tx | Nc | | | 13 13 | dBrnC dBrnC | |
| 18 | Power Supply Rejection Ratio at 2-Wire and TX V _{DD} V _{EE} | PSRR | 20 20 | 30 30 | | dB dB | Ripple 0.1V, 1kHz |
| 19 | On-Hook Transmit Gain, (TX/2-Wire) Default Gain (0dB) Programmable Range On-Hook frequency Response Gain (relative to gain to 1kHz) | | -1 -12 -3 -1 | | 1 6 1 1 | dB dB dB dB | Input 0.5V 1kHz 1kHz 200 Hz 3400 Hz |

* Typical figure are at 25°C with nominal ±5V supplies and are for design aid only.

† AC Electrical Characteristics are over recommended operating conditions unless otherwise stated.

① Impedance set by external network of 600Ω or 900Ω default.

② External network for test purposes consists of 2200Ω + 8200Ω // 11.5nF between pins Z1 and Z2, the equivalent Z_{in} has 1/10th the impedance and is equivalent o 220Ω+820Ω // 115nF

③ Test condition uses a Z_{in} value of 600Ω, 900Ω and the above external network.

④ Test conditions use a transmit and receive gain set to 0dB default and a Z_{in} value of 600Ω unless otherwise stated.

Notes:

Test conditions use a transmit and receive gain set to 0dB default and a Z_{in} value of 600W unless otherwise stated.

Test conditions uses both the off-hook state (LRC=+5VDC) and the on-hook state (LRC=AGND)

"Ref" indicates reference impedance which is equivalent to the termination impedance.

"Net" indicates network balance impedance

Tables 1 & 2: Transmit and Receive Gain Programming

| Transmit Gain (dB) | RTX Resistor Value (Ω) | Notes |
|--------------------|------------------------|--|
| +6.0 | No Resistor | |
| +4.0 | 38.3k | Results in 0dB overall gain when used with Mitel A-law codec (i.e. MT8965) |
| +3.7 | 32.4k | Results in 0dB overall gain when used with Mitel μ-law codec (i.e. MT8964) |
| 0.0 | GTX0 to GTX1 | |
| -3.0 | 5.49k | |
| -6.0 | 3.32k | |
| -12.0 | 1.43k | |
| Receive Gain (dB) | RRX Resistor Value (Ω) | Notes |
| +6.0 | No Resistor | |
| 0.0 | GRX0 to GRX1 | |
| -3.0 | 5.49k | |
| -3.7 | 4.87k | Results in 0dB overall gain when used with Mitel A-law codec (i.e. MT8965) |
| -4.0 | 4.64k | Results in 0dB overall gain when used with Mitel μ-law codec (i.e. MT8964) |
| -6.0 | 3.32k | |
| -12.0 | 1.43k | |

Note 1: See Figures 3 and 4 for additional details.

Note 2: Overall gain refers to the receive path of PCM to 2-wire, and transmit path of 2-wire to PCM.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 3: Input Impedance Settings

| Z2 | Z1 | Z600 | Z900 | Resulting input impedance (Z_{in}) |
|-------------------------------|---------------------|------|--------------------|--|
| NA | Connect Z1 to Z600 | | NA | 600Ω |
| NA | Connect Z1 to Z9000 | NA | Connect Z1 to Z900 | 900Ω |
| Connect network from Z1 to Z2 | | NA | NA | 0.1 x impedance between Z1 & Z2 |

Note 1: NA indicates high impedance (10kΩ) connection to this pin does not effect the resulting network balance.

Note 2: See Figure 4 & 5 for Applications Circuits

Table 4: Network Balance Settings.

| NS (Input) | N2 | N1 | NATT | Resulting input impedance (Z_{in}) |
|------------|--|--------------------|------|--|
| Low | NA | NA | NA | Equivalent to Z_{in} |
| High | NA | Connect N1 to NATT | | AT&T compromise (350Ω + 1kΩ // 210nF) Z_{in} must be 600Ω |
| High | Connect network from N1 to AGND equivalent to 10 x NETBAL. Connect network from N1 to N2 equivalent to 10 x Z_{in} . | | NA | 0.1 x impedance between N1 & N2 |

Note 1: NA indicates high impedance (10kΩ) connection to this pin does not effect the resulting network balance.

Note 2: Low indicates Logic Low.

Note 3: See Figures 6 and 7 for Application Circuit.

Table 5: Control Decode Table

| Loop Status | Loop Condition | LRC (Input) | \overline{FL} (Output) | \overline{RL} (Output) |
|-----------------|-----------------|-------------|--------------------------|--------------------------|
| Forward Battery | VT-VR > 40 V | Low | Low | High |
| Forward Current | VT-VR > 3.4 V | High | Low | High |
| Reverse Battery | VR-VT > 40V | Low | High | Low |
| Forward Current | VR-VT > 3.4 V | High | High | Low |
| No Battery | IVT-VRI > 1.0 V | Low | High | High |
| No Current | IVT-VRI > 10 V | High | High | High |
| Not Valid | No Condition | High or Low | Low | Low |

Note 1: VT - VR = Differential voltage from Tip to Ring VR - VT = Differential voltage from Ring to Tip

Note 2: Low indicates Logic Low. High indicates logic High.

Note 3: See Figures 8 & 10 for Application Circuit.

Table 6: Loop Current Setting

| Loop Status | Loop Condition | RG (Output) | \overline{TG} (Output) |
|--------------------------|-------------------------------|-------------|--------------------------|
| Ring and Tip open | VT-VG > -14 V VR-VG < -14V | High | High |
| Ring Ground and Tip Open | VR-VG > -12 V VT-VG < -14V | Low | High |
| Tip Ground and Ring Open | VT-VG > -12 V VR-VG < -14V | High | Low |
| Ring and Tip Ground | VR-VG > -12 V VT-VG < -12V | Low | Low |

Note 1: VT - VR = Differential voltage from Tip to Ring VR - VT = Differential voltage from Ring to AGND

Note 2: A > -B indicates that "A" is less negative than "-B". A < -B indicates that "A" is more negative than "-B".

Note 3: Low indicates Logic Low. High indicates logic High.

Note 4: See Figure 8 for Application Circuit.




Figure 8 - Typical LS-GS Application Circuit




Figure 11 - Mechanical Data

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ISD2560/75/90/120 Products

Single-Chip Voice Record/Playback Devices


60-, 75-, 90-, and 120-Second Durations

GENERAL DESCRIPTION

Information Storage Devices' ISD2500 ChipCorder® Series provides high-quality, single-chip record/playback solutions for 60- to 120-second messaging applications. The CMOS devices include an on-chip oscillator, microphone preamplifier, automatic gain control, antialiasing filter, smoothing filter, speaker amplifier, and high density multilevel storage array. In addition, the ISD2500 is microcontroller compatible, allowing complex messaging and addressing to be achieved.

Recordings are stored in on-chip nonvolatile memory cells, providing zero-power message storage. This unique, single-chip solution is made possible through ISD's patented multilevel storage technology. Voice and audio signals are stored directly into memory in their natural form, providing high-quality, solid-state voice reproduction.

Figure i: ISD2560/75/90/120 Device Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Easy-to-use single-chip voice record/playback solution
- High-quality, natural voice/audio reproduction
- Manual switch or microcontroller compatible playback can be edge- or level-activated
- Single-chip durations of 60, 75, 90, and 120 seconds
- Directly cascadable for longer durations
- Automatic Power-Down (Push-Button Mode)
 - Standby current 1 μ A (typical)
- Zero-power message storage
 - Eliminates battery backup circuits
- Fully addressable to handle multiple messages
- 100-year message retention (typical)
- 100,000 record cycles (typical)
- On-chip clock source
- Programmer support for play-only applications
- Single +5 volt power supply
- Available in die form, DIP, and TSOP packaging
- Industrial temperature (-40°C to $+85^{\circ}\text{C}$) versions available

Table i: ISD2560/75/90/120 Product Summary

| Part Number | Duration (Seconds) | Input Sample Rate (KHz) | Typical Filter Pass Band (KHz) |
|-------------|--------------------|-------------------------|--------------------------------|
| ISD2560 | 60 | 8.0 | 3.4 |
| ISD2575 | 75 | 6.4 | 2.7 |
| ISD2590 | 90 | 5.3 | 2.3 |
| ISD25120 | 120 | 4.0 | 1.7 |

DETAILED DESCRIPTION

SPEECH/SOUND QUALITY

The ISD2500 series includes devices offered at 4.0, 5.3, 6.4, and 8.0 KHz sampling frequencies, allowing the user a choice of speech quality options. Increasing the duration within a product series decreases the sampling frequency and bandwidth, which affects sound quality. Please refer to the ISD2560/75/90/120 Product Summary table on page *ii* to compare filter pass band and product durations.

The speech samples are stored directly into on-chip nonvolatile memory without the digitization and compression associated with other solutions. Direct analog storage provides a very true, natural sounding reproduction of voice, music, tones, and sound effects not available with most solid-state digital solutions.

DURATION

To meet end system requirements, the ISD2500 series offers single-chip solutions at 60, 75, 90, and 120 seconds. Parts may also be cascaded together for longer durations.

EEPROM STORAGE

One of the benefits of ISD's ChipCorder technology is the use of on-chip nonvolatile memory, providing zero-power message storage. The message is retained for up to 100 years typically without power. In addition, the device can be re-recorded typically over 100,000 times.


MICROCONTROLLER INTERFACE

In addition to its simplicity and ease of use, the ISD2500 series includes all the interfaces necessary for microcontroller-driven applications. The address and control lines can be interfaced to a microcontroller and manipulated to perform a variety of tasks, including message assembly, message concatenation, predefined fixed message segmentation, and message management.

PROGRAMMING

The ISD2500 series is also ideal for playback-only applications, where single or multiple messages are referenced through buttons, switches, or a microcontroller. Once the desired message configuration is created, duplicates can easily be generated via an ISD programmer.

Figure 1: ISD2560/75/90/120 Device Pinouts



PIN DESCRIPTIONS

VOLTAGE INPUTS (V_{CCA} , V_{CCD})

To minimize noise, the analog and digital circuits in the ISD2500 series devices use separate power busses. These voltage busses are brought out to separate pins and should be tied together as close to the supply as possible. In addition, these supplies should be decoupled as close to the package as possible.

GROUND INPUTS (V_{SSA} , V_{SSD})

The ISD2500 series of devices utilizes separate analog and digital ground busses. These pins should be connected separately through a low-impedance path to power supply ground.

POWER DOWN INPUT (PD)

When not recording or playing back, the PD pin should be pulled HIGH to place the part in a very low power mode (see I_{SB} specification). When overflow (\overline{OVF}) pulses LOW for an overflow condition, PD should be brought HIGH to reset the address pointer back to the beginning of the record/playback space. The PD pin has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

CHIP ENABLE INPUT (\overline{CE})

The \overline{CE} pin is taken LOW to enable all playback and record operations. The address inputs and playback/record input ($\overline{P/R}$) are latched by the falling edge of \overline{CE} . \overline{CE} has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

PLAYBACK/RECORD INPUT (P/ \bar{R})

The P/ \bar{R} input is latched by the falling edge of the $\bar{C}\bar{E}$ pin. A HIGH level selects a playback cycle while a LOW level selects a record cycle. For a record cycle, the address inputs provide the starting address and recording continues until PD or $\bar{C}\bar{E}$ is pulled HIGH or an overflow is detected (i.e. the chip is full). When a record cycle is terminated by pulling PD or $\bar{C}\bar{E}$ HIGH, an End-Of-Message (EOM) marker is stored at the current address in memory. For a playback cycle, the address inputs provide the starting address and the device will play until an $\bar{E}\bar{O}\bar{M}$ marker is encountered. The device can continue past an $\bar{E}\bar{O}\bar{M}$ marker in an Operational Mode, or if $\bar{C}\bar{E}$ is held LOW in address mode. (See page 5 for more Operational Modes).

END-OF-MESSAGE / RUN OUTPUT ($\bar{E}\bar{O}\bar{M}$)

A nonvolatile marker is automatically inserted at the end of each recorded message. It remains there until the message is recorded over. The $\bar{E}\bar{O}\bar{M}$ output pulses LOW for a period of T_{EOM} at the end of each message.

In addition, the ISD2500 series has an internal V_{CC} detect circuit to maintain message integrity should V_{CC} fall below 3.5 V. In this case, $\bar{E}\bar{O}\bar{M}$ goes LOW and the device is fixed in playback-only mode.

When the device is configured in Operational Mode M6 (Push-Button Mode), this pin provides an active-HIGH RUN signal, indicating the device is currently recording or playing. This signal can conveniently drive an LED for a visual indicator of a record or playback operation in process.

OVERFLOW OUTPUT ($\bar{O}\bar{V}\bar{F}$)

This signal pulses LOW at the end of memory space, indicating the device has been filled and the message has overflowed. The $\bar{O}\bar{V}\bar{F}$ output then follows the $\bar{C}\bar{E}$ input until a PD pulse has reset the device. This pin can be used to cascade several ISD2500 devices together to increase record/playback durations.

MICROPHONE INPUT (MIC)

The microphone input transfers its signal to the on-chip preamplifier. An on-chip Automatic Gain Control (AGC) circuit controls the gain of this preamplifier from -15 to 24 dB. An external microphone should be AC coupled to this pin via a series capacitor. The capacitor value, together with the internal 10 K Ω resistance on this pin, determines the low-frequency cutoff for the ISD2500 series passband. See Application Information for additional information on low-frequency cutoff calculation.

MICROPHONE REFERENCE INPUT (MIC REF)

The MIC REF input is the inverting input to the microphone preamplifier. This provides a noise-canceling or common-mode rejection input to the device when connected to a differential microphone.

AUTOMATIC GAIN CONTROL INPUT (AGC)

The AGC dynamically adjusts the gain of the preamplifier to compensate for the wide range of microphone input levels. The AGC allows the full range of whispers to loud sounds to be recorded with minimal distortion. The "attack" time is determined by the time constant of a 5 K Ω internal resistance and an external capacitor (C2 on the schematic on page 18) connected from the AGC pin to V_{SSA} analog ground. The "release" time is determined by the time constant of an external resistor (R2) and an external capacitor (C2) connected in parallel between the AGC Pin and V_{SSA} analog ground. Nominal values of 470 K Ω and 4.7 μ F give satisfactory results in most cases.

ANALOG OUTPUT (ANA OUT)

This pin provides the preamplifier output to the user. The voltage gain of the preamplifier is determined by the voltage level at the AGC pin.

ANALOG INPUT (ANA IN)

The analog input pin transfers its signal to the chip for recording. For microphone inputs, the ANA OUT pin should be connected via an external capacitor to the ANA IN pin. This capacitor value, together with the 3.0 K Ω input impedance of ANA IN, is selected to give additional cutoff at the low-frequency end of the voice passband. If the desired input is derived from a source other than a microphone, the signal can be fed, capacitively coupled, into the ANA IN pin directly.

EXTERNAL CLOCK INPUT (XCLK)

The external clock input for the ISD2500 devices has an internal pull-down device. These devices are configured at the factory with an internal sampling clock frequency centered to ± 1 percent of specification. The frequency is then maintained to a variation of ± 2.25 percent over the entire commercial temperature and operating voltage ranges. The internal clock has a ± 5 percent tolerance over the industrial temperature and voltage range. A regulated power supply is recommended for industrial temperature range parts. If greater precision is required, the device can be clocked through the XCLK pin as follows:

Table 1: External Clock Sample Rates

| Part Number | Sample Rate | Required Clock |
|-------------|-------------|----------------|
| ISD2560 | 8.0 KHz | 1024 KHz |
| ISD2575 | 6.4 KHz | 819.2 KHz |
| ISD2590 | 5.3 KHz | 682.7 KHz |
| ISD25120 | 4.0 KHz | 512 KHz |

These recommended clock rates should not be varied because the antialiasing and smoothing filters are fixed, and aliasing problems can occur if the sample rate differs from the one recommended. The duty cycle on the input clock is not critical, as the clock is immediately divided by two. **If the XCLK is not used, this input must be connected to ground.**

SPEAKER OUTPUTS (SP+ /SP-)

All devices in the ISD2500 series include an on-chip differential speaker driver, capable of driving 50 mW into 16 Ω from AUX IN (12.2 mW from memory).

The speaker outputs are held at V_{SSA} levels during record and power down. It is therefore not possible to parallel speaker outputs of multiple ISD2500 devices or the outputs of other speaker drivers.

NOTE Connection of speaker outputs in parallel may cause damage to the device.

A single output may be used alone (including a coupling capacitor between the SP pin and the speaker). These outputs may be used individually with the output signal taken from either pin. Using the differential outputs results in a 4 to 1 improvement in output power.

NOTE Never ground or drive an unused speaker output.

AUXILIARY INPUT (AUX IN)

The Auxiliary Input is multiplexed through to the output amplifier and speaker output pins when \overline{CE} is HIGH, P/R is HIGH, and playback is currently not active or if the device is in playback overflow. When cascading multiple ISD2500 devices, the AUX IN pin is used to connect a playback signal from a following device to the previous output speaker drivers. For noise considerations, it is suggested that the auxiliary input not be driven when the storage array is active.

ADDRESS/MODE INPUTS (AX/MX)

The Address/Mode Inputs have two functions depending on the level of the two Most Significant Bits (MSB) of the address (A8 and A9).

If either or both of the two MSBs are LOW, the inputs are all interpreted as address bits and are used as the start address for the current record or playback cycle. The address pins are inputs only and do not output internal address information as the operation progresses. Address inputs are latched by the falling edge of \overline{CE} .

If both MSBs are HIGH, the Address/Mode Inputs are interpreted as Mode bits according to the Operational Mode table. There are six Operational Modes (M0..M6) available as indicated in the table. It is possible to use multiple Operational Modes simultaneously. Operational Modes are sampled on each falling edge of \overline{CE} , and thus Operational Modes and direct addressing are mutually exclusive.

OPERATIONAL MODES

The ISD2500 series is designed with several built-in Operational Modes that provide maximum functionality with minimum additional components. These are described in detail below. The Operational Modes use the address pins on the ISD2500 devices, but are mapped outside the valid address range. When the two Most Significant Bits (MSBs) are HIGH (A8 and A9), the remaining address signals are interpreted as mode bits and not as address bits. Therefore, Operational Modes and direct addressing are not compatible and cannot be used simultaneously.

There are two important considerations for using Operational Modes. First, all operations begin initially at address 0, which is the beginning of the ISD2500 address space. Later operations can begin at other address locations, depending on the Operational Mode(s) chosen. In addition, the address pointer is reset to 0 when the device is changed from record to playback, playback to record (except M6 mode), or when a Power-Down cycle is executed.

Second, Operational Modes are executed when \overline{CE} goes LOW and the two MSBs are HIGH. This Operational Mode remains in effect until the next LOW-going \overline{CE} signal, at which point the current address/mode levels are sampled and executed.

Table 2: Operational Modes Table

| Mode Control | Function | Typical Use | Jointly Compatible ¹ |
|--------------|---------------------------------|--|---------------------------------|
| M0 | Message cueing | Fast-forward through messages | M4, M5, M6 |
| M1 | Delete EOM markers | Position EOM marker at the end of the last message | M3, M4, M5, M6 |
| M2 | Not applicable | Reserved | N/A |
| M3 | Looping | Continuous playback from Address 0 | M1, M5, M6 |
| M4 | Consecutive addressing | Record/play multiple consecutive messages | M0, M1, M5 |
| M5 | \overline{CE} level-activated | Allows message pausing | M0, M1, M3, M4 |
| M6 | Push-button control | Simplified device interface | M0, M1, M3 |

1. Additional Operational Modes can be used simultaneously with the given mode.

OPERATIONAL MODES DESCRIPTION

The Operational Modes can be used in conjunction with a microcontroller, or they can be hard-wired to provide the desired system operation.

M0 — MESSAGE CUEING

Message Cueing allows the user to skip through messages, without knowing the actual physical addresses of each message. Each \overline{CE} LOW pulse causes the internal address pointer to skip to the next message. This mode should be used for playback only, and is typically used with the M4 Operational Mode.

M1 — DELETE EOM MARKERS

The M1 Operational Mode allows sequentially recorded messages to be combined into a single message with only one \overline{EOM} marker set at the end of the final message. When this Operational Mode is configured, messages recorded sequentially are played back as one continuous message.

M2 — UNUSED

When Operational Modes are selected, the M2 pin should be LOW.

M3 — MESSAGE LOOPING

The M3 Operational Mode allows for the automatic, continuously repeated playback of the message located at the beginning of the address space. A message can completely fill the ISD2500 device and will loop from beginning to end without \overline{OVF} going LOW.

M4 — CONSECUTIVE ADDRESSING

During normal operations, the address pointer will reset when a message is played through to an \overline{EOM} marker. The M4 Operational Mode inhibits the address pointer reset on \overline{EOM} , allowing messages to be played back consecutively.

M5 — \overline{CE} -LEVEL ACTIVATED

The default mode for ISD2500 devices is for \overline{CE} to be edge-activated on playback and level-activated on record. The M5 Operational Mode causes the \overline{CE} pin to be interpreted as level-activated as opposed to edge-activated during playback. This is specifically useful for terminating playback operations using the \overline{CE} signal.

In this mode, \overline{CE} LOW begins a playback cycle, at the beginning of the device memory. The playback cycle continues as long as \overline{CE} is held LOW. When \overline{CE} goes HIGH, playback will immediately end. A new \overline{CE} LOW will restart the message from the beginning unless M4 is also HIGH.

M6 — PUSH-BUTTON MODE

The ISD2500 series of devices contain a Push-Button Operational Mode. The Push-Button mode is used primarily in very low-cost applications and is designed to minimize external circuitry and components, thereby reducing system cost. In order to configure the device in Push-Button Operational Mode, the two most significant address bits must be HIGH, and the M6 mode pin must also be HIGH. A device in this mode always powers down at the end of each playback or record cycle after \overline{CE} goes HIGH.

When this Operational Mode is implemented, several of the pins on the device have alternate functionality:

Table 3: Alternate Functionality in Pins

| Pin Name | Alternate Functionality in Push-Button Mode |
|------------------|---|
| \overline{CE} | Start/Pause Push-Button (LOW pulse-activated) |
| PD | Stop/Reset Push-Button (HIGH pulse activated) |
| \overline{EOM} | Active-HIGH Run Indicator |

CE PIN (START/PAUSE)

In Push-Button Operational Mode, \overline{CE} acts as a LOW-going pulse-activated START/PAUSE signal. If no operation is currently in progress, a LOW-going pulse on this signal will initiate a playback or a record cycle according to the level on the P/\overline{R} pin. A subsequent pulse on the \overline{CE} pin, before an End-Of-Message is reached in playback or an overflow condition occurs, will cause the device to pause. The address counter is not reset, and another \overline{CE} pulse will cause the device to continue the operation from the place where it was paused.

PD PIN (STOP/RESET)

In push-button Operational Mode, PD acts as a HIGH-going pulse-activated STOP/RESET signal. When a playback or record cycle is in progress and a HIGH-going pulse is observed on PD, the current cycle is terminated and the address pointer is reset to address 0, the beginning of the message space.

EOM PIN (RUN)

In Push-Button Operational Mode, \overline{EOM} becomes an active-HIGH RUN signal which can be used to drive an LED or other external device. It is HIGH whenever a record or playback operation is in progress.

Recording in Push-Button Mode

1. The PD pin should be LOW, usually using a pull-down resistor.
2. The P/\overline{R} pin is taken LOW.
3. The \overline{CE} pin is pulsed LOW. Recording starts, \overline{EOM} goes HIGH to indicate an operation in progress.
4. The \overline{CE} pin is pulsed LOW. Recording pauses, \overline{EOM} goes back LOW. The internal address pointers are not cleared, but an EOM marker is stored in memory to point to the message end. The P/\overline{R} pin may be taken HIGH at this time. Any subsequent \overline{CE} would start a playback at address 0.

5. The \overline{CE} pin is pulsed LOW. Recording starts at the next address after the previous set EOM marker. \overline{EOM} goes back HIGH.

NOTE *If the M1 Operational Mode pin is also HIGH, the just previously written EOM bit is erased, and recording starts at that address.)*

6. When the recording sequences are finished, the final \overline{CE} pulse LOW will end the last record cycle, leaving a set \overline{EOM} marker at the message end. Recording may also be terminated by a HIGH level on PD, which will leave a set EOM marker.

Playback in Push-Button Mode

1. The PD pin should be LOW.
2. The P/\overline{R} pin is taken HIGH.
3. The \overline{CE} pin is pulsed LOW. Playback starts, \overline{EOM} goes HIGH to indicate an operation in progress.
4. If the \overline{CE} pin is pulsed LOW or an EOM marker is encountered during an operation, the part will pause. The internal address pointers are not cleared, and \overline{EOM} goes back LOW. The P/\overline{R} pin may be changed at this time. A subsequent record operation would not reset the address pointers and the recording would begin where playback ended.
5. \overline{CE} is again pulsed LOW. Playback starts where it left off, with \overline{EOM} going HIGH to indicate an operation in progress.
6. Playback continues as in steps 4 and 5 until PD is pulsed HIGH or overflow occurs.
7. If in overflow, pulling \overline{CE} LOW will reset the address pointer and start playback from the beginning. After a PD pulse, the part is reset to address 0.

NOTE *Push-button mode can be used in conjunction with modes M0, M1, and M3.*

GOOD AUDIO DESIGN PRACTICES

ISD products are very high-quality single-chip voice recording and playback systems. To ensure the highest quality voice reproduction, it is important that good audio design practices on layout and power supply decoupling be followed. See the ISD Application Notes in this book for details.

ISD1000A COMPATIBILITY

The ISD2500 series of devices is designed to provide upward compatibility with the ISD1000A family. When designing with the ISD2500 series, the following differences should be noted.

ADDRESSING

The ISD2560/75/90/120 devices have 480K storage cells designed to provide 60 seconds of storage at a sampling rate of 8.0 KHz. This is approximately four times the storage of the ISD1000A family. To enable the same addressing resolution, two additional address pins have been added. The address space of each device is divisible into 600 increments with valid addressing from 00 to 257 Hex. Some higher addresses are mapped into the Operational Modes. All other addresses are invalid.

OVERFLOW

The ISD1000A series combined two functions on the $\overline{\text{EOM}}$ pin: end-of-message indication and overflow. The ISD2500 separates these two functions. Pin 25 (PDIP package) remains as $\overline{\text{EOM}}$, but outputs only the EOM signal indication. Pin 22 (PDIP package) becomes $\overline{\text{OVF}}$ and pulses LOW only when the device reaches its end of memory, or is "full." This change allows easy message cueing and addressability across device boundaries. This also means that the M2 Operational Mode found in the ISD1000A family is not implemented in the ISD2500 series.

PUSH-BUTTON MODE

The ISD2500 series includes an additional Operational Mode called Push-Button mode. This provides an alternative interface to the record and playback functions of the part. The $\overline{\text{CE}}$ and PD pins become redefined as edge-activated "push-buttons." A pulse on $\overline{\text{CE}}$ initiates a cycle, and if triggered again, pauses the current cycle without resetting the address pointer (i.e., a Start or Pause function). PD stops any current cycle and resets the address pointer to the beginning of the message space (i.e., a Stop and Reset function). Additionally, the $\overline{\text{EOM}}$ pin functions as an active-HIGH run indicator, and can be used to drive an LED indicating a record or playback operation is in progress. Devices in the Push-Button mode cannot be cascaded.

LOOPING MODE

The ISD2500 series can loop with a message that completely fills the memory space.

NOTE Additional descriptions of ISD2500 device functionality and application examples are provided in the ISD Application Notes in this book.

TIMING DIAGRAMS

Figure 2: Record





Figure 3: Playback



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 4: Absolute Maximum Ratings (Packaged Parts)⁽¹⁾

| Condition | Value |
|--|--|
| Junction temperature | 150°C |
| Storage temperature range | -65°C to +150°C |
| Voltage applied to any pin | (V _{SS} - 0.3 V) to (V _{CC} + 0.3 V) |
| Voltage applied to any pin (Input current limited to ±20 mA) | (V _{SS} - 1.0 V) to (V _{CC} + 1.0 V) |
| Lead temperature (soldering - 10 seconds) | 300°C |
| V _{CC} - V _{SS} | -0.3 V to +7.0 V |

1. Stresses above those listed may cause permanent damage to the device. Exposure to the absolute maximum ratings may affect device reliability. Functional operation is not implied at these conditions.

Table 5: Operating Conditions (Packaged Parts)

| Condition | Value |
|---|------------------|
| Commercial operating temperature range ⁽¹⁾ | 0°C to +70°C |
| Industrial operating temperature range ⁽¹⁾ | -40°C to +85°C |
| Supply voltage (V _{CC}) ⁽²⁾ | +4.5 V to +5.5 V |
| Ground voltage (V _{SS}) ⁽³⁾ | 0 V |

1. Case temperature.
 2. V_{CC} = V_{CCA} = V_{CCD}.
 3. V_{SS} = V_{SSA} = V_{SSD}.

Table 6: DC Parameters (Packaged Parts)

| Symbol | Parameters | Min ⁽²⁾ | Typ ⁽¹⁾ | Max ⁽²⁾ | Units | Conditions |
|-------------------|-------------------------------------|-----------------------|-----------------------|--------------------|-------|--------------------------------------|
| V _{IL} | Input Low Voltage | | | 0.8 | V | |
| V _{IH} | Input High Voltage | 2.0 | | | V | |
| V _{OL} | Output Low Voltage | | | 0.4 | V | I _{OL} = 4.0 mA |
| V _{OH} | Output High Voltage | V _{CC} - 0.4 | | | V | I _{OH} = -10 μA |
| V _{OH1} | OVF Output High Voltage | 2.4 | | | V | I _{OH} = -1.6 mA |
| V _{OH2} | EOM Output High Voltage | V _{CC} - 1.0 | V _{CC} - 0.8 | | V | I _{OH} = -3.2 mA |
| I _{CC} | V _{CC} Current (Operating) | | 25 | 30 | mA | R _{EXT} = ∞ ⁽³⁾ |
| I _{SB} | V _{CC} Current (Standby) | | 1 | 10 | μA | (3) |
| I _{IL} | Input Leakage Current | | | ±1 | μA | |
| I _{ILPD} | Input Current HIGH with Pull Down | | | 130 | μA | Force V _{CC} ⁽⁴⁾ |
| R _{EXT} | Output Load Impedance | 16 | | | Ω | Speaker Load |
| R _{MIC} | Preamp In Input Resistance | 4 | 9 | 15 | KΩ | MIC and MIC REF Pins |
| R _{AUX} | AUX INPUT Resistance | 5 | 11 | 20 | KΩ | |

Table 6: DC Parameters (Packaged Parts)

| Symbol | Parameters | Min ⁽²⁾ | Typ ⁽¹⁾ | Max ⁽²⁾ | Units | Conditions |
|---------------------|-------------------------|--------------------|--------------------|--------------------|------------|-------------|
| R _{ANA IN} | ANA IN Input Resistance | 2.3 | 3 | 5 | K Ω | |
| A _{PRE1} | Preamplifier Gain 1 | 21 | 24 | 26 | dB | AGC = 0.0 V |
| A _{PRE2} | Preamplifier Gain 2 | | -15 | 5 | dB | AGC = 2.5 V |
| A _{AUX} | AUX IN/SP+ Gain | | 0.98 | 1.0 | V/V | |
| A _{ARP} | ANA IN to SP+/- Gain | 21 | 23 | 26 | dB | |
| R _{AGC} | AGC Output Resistance | 2.5 | 5 | 9.5 | K Ω | |

1. Typical values @ $T_A = 25^\circ\text{C}$ and 5.0 V.
2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.
3. V_{CCA} and V_{CCD} connected together.
4. XCLK pin only.

Table 7: AC Parameters (Packaged Parts)

| Symbol | Characteristic | Min ⁽²⁾ | Typ ⁽¹⁾ | Max ⁽²⁾ | Units | Conditions | |
|-------------------|----------------------------|--------------------|--------------------|--------------------|-------|----------------------------|-------------------------------------|
| F _S | Sampling Frequency | ISD2560 | 8.0 | | KHz | (7) | |
| | | ISD2575 | 6.4 | | KHz | (7) | |
| | | ISD2590 | 5.3 | | KHz | (7) | |
| | | ISD25120 | 4.0 | | KHz | (7) | |
| F _{CF} | Filter Pass Band | ISD2560 | 3.4 | | KHz | 3 dB Roll-Off Point (3)(8) | |
| | | ISD2575 | 2.7 | | KHz | 3 dB Roll-Off Point (3)(8) | |
| | | ISD2590 | 2.3 | | KHz | 3 dB Roll-Off Point (3)(8) | |
| | | ISD25120 | 1.7 | | KHz | 3 dB Roll-Off Point (3)(8) | |
| T _{REC} | Record Duration | ISD2560 | 58.1 | 60.0 | 62.0 | sec | Commercial Operation ⁽⁷⁾ |
| | | ISD2560 | 56.5 | 60.0 | 63.8 | sec | Industrial Operation ⁽⁷⁾ |
| | | ISD2575 | 72.6 | 75.0 | 77.5 | sec | Commercial Operation ⁽⁷⁾ |
| | | ISD2575 | 70.7 | 75.0 | 79.7 | sec | Industrial Operation ⁽⁷⁾ |
| | | ISD2590 | 87.1 | 90.0 | 93.0 | sec | Commercial Operation ⁽⁷⁾ |
| | | ISD25120 | 116.1 | 120.0 | 123.9 | sec | Commercial Operation ⁽⁷⁾ |
| T _{PLAY} | Playback Duration | ISD2560 | 58.1 | 60.0 | 62.0 | sec | Commercial Operation |
| | | ISD2560 | 56.5 | 60.0 | 63.8 | sec | Industrial Operation |
| | | ISD2575 | 72.6 | 75.0 | 77.5 | sec | Commercial Operation |
| | | ISD2575 | 70.7 | 75.0 | 79.7 | sec | Industrial Operation |
| | | ISD2590 | 87.1 | 90.0 | 93.0 | sec | Commercial Operation |
| | | ISD25120 | 116.1 | 120.0 | 123.9 | sec | Commercial Operation |
| T _{CE} | CE Pulse Width | | 100 | | nsec | | |
| T _{SET} | Control/Address Setup Time | | 300 | | nsec | | |
| T _{HOLD} | Control/Address Hold Time | | 0 | | nsec | | |


Table 7: AC Parameters (Packaged Parts)

| Symbol | Characteristic | | Min ⁽²⁾ | Typ ⁽¹⁾ | Max ⁽²⁾ | Units | Conditions |
|------------------|-----------------------------|----------|--------------------|--------------------|--------------------|--|----------------------|
| T _{PUD} | Power-Up Delay | ISD2560 | 24.1 | 25.0 | 27.8 | msec | Commercial Operation |
| | | ISD2560 | 23.5 | | 28.5 | msec | Industrial Operation |
| | | ISD2575 | 30.2 | 31.3 | 34.3 | msec | Commercial Operation |
| | | ISD2575 | 29.3 | 31.3 | 35.2 | msec | Industrial Operation |
| | | ISD2590 | 36.2 | 37.5 | 40.8 | msec | Commercial Operation |
| | | ISD25120 | 48.2 | 50.0 | 53.6 | msec | Commercial Operation |
| T _{PDR} | PD Pulse Width Record | ISD2560 | | 25 | | msec | |
| | | ISD2575 | | 31.25 | | msec | |
| | | ISD2590 | | 37.5 | | msec | |
| | | ISD25120 | | 50.0 | | msec | |
| T _{PDP} | PD Pulse Width Play | ISD2560 | | 12.5 | | msec | |
| | | ISD2575 | | 15.625 | | msec | |
| | | ISD2590 | | 18.75 | | msec | |
| | | ISD25120 | | 25.0 | | msec | |
| T _{PDS} | PD Pulse Width Static | | 100 | | nsec | (6) | |
| T _{PDH} | Power Down Hold | | 0 | | nsec | | |
| T _{EOM} | EOM Pulse Width | ISD2560 | | 12.5 | | msec | |
| | | ISD2575 | | 15.625 | | msec | |
| | | ISD2590 | | 18.75 | | msec | |
| | | ISD25120 | | 25.0 | | msec | |
| T _{OVF} | Overflow Pulse Width | | 6.5 | | μsec | | |
| THD | Total Harmonic Distortion | | 1 | 2 | % | @ 1 KHz | |
| P _{OUT} | Speaker Output Power | | 12.2 | 50 | mW | R _{EXT} = 16 Ω ⁽⁴⁾ | |
| V _{OUT} | Voltage Across Speaker Pins | | | 2.5 | V p-p | R _{EXT} = 600 Ω | |
| V _{IN1} | MIC Input Voltage | | | 20 | mV | Peak-to-Peak ⁽⁵⁾ | |
| V _{IN2} | ANA IN Input Voltage | | | 50 | mV | Peak-to-Peak | |
| V _{IN3} | Aux Input Voltage | | | 1.25 | V | Peak-to-Peak; R _{EXT} = 16 Ω | |

1. Typical values @ T_A = 25°C and 5.0 V.
2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.
3. Low-frequency cutoff depends upon the value of external capacitors (see Pin Descriptions).
4. From AUX IN; if ANA IN is driven at 50 mV p-p, the P_{OUT} = 12.2 mW, typical.
5. With 5.1 KΩ series resistor at ANA IN.
6. T_{PDS} is required during a static condition, typically overflow.
7. Sampling Frequency and playback Duration can vary as much as ±2.25 percent over the commercial temperature range and voltage range and ±5 percent over the industrial temperature and voltage range. For greater stability, an external clock can be utilized (see Pin Descriptions).
8. Filter specification applies to both the antialiasing filter and the smoothing filter. Therefore, from input to output, expect a 6 dB drop by nature of passing through both filters.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 4: ISD2560/75/90/120 Application Example—Design Schematic



NOTE: If desired, pin 18 (PDIP package) may be left unconnected (microphone preamplifier noise will be higher). In this case, pin 18 must not be tied to any other signal or voltage. Additional design example schematics are provided in the Application Notes in this book.

Table 12: Application Example—Basic Device Control

| Control Step | Function | Action |
|--------------|---|--------------------------------------|
| 1 | Power up chip and select record/playback mode | (1.) PD = LOW, (2.) P/R = As desired |
| 2 | Set message address for record/playback | Set addresses A0–A9 |
| 3A | Begin playback | P/R = HIGH, CE = Pulsed LOW |
| 3B | Begin record | P/R = LOW, CE = LOW |
| 4A 4B | End playback End record | Automatic PD or CE = HIGH |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- Complete DTMF transmitter/receiver
- Central office quality
- Low power consumption
- Microprocessor port
- Adjustable guard time
- Automatic tone burst mode
- Call progress mode

Ordering Information

| | |
|----------------|--------------------|
| MT8880CE/CE-1 | 20 Pin Plastic DIP |
| MT8880CC/CC-1 | 20 Pin Ceramic DIP |
| MT8880CS/CS-1 | 20 Pin SOIC |
| MT8880CN/CN-1 | 24 Pin SSOP |
| MT8880CP/CP-1 | 28 Pin Plastic LCC |
| -40°C to +85°C | |

Applications

- Credit card systems
- Paging systems
- Repeater systems/mobile radio
- Interconnect dialers
- Personal computers

Description

The MT8880C/C-1 is a monolithic DTMF transceiver with call progress filter. It is fabricated in Mitel's ISO²-CMOS technology, which provides low power dissipation and high reliability. The DTMF receiver is

based upon the industry standard MT8870 monolithic DTMF receiver; the transmitter utilizes a switched capacitor D/A converter for low distortion, high accuracy DTMF signalling. Internal counters provide a burst mode such that tone bursts can be transmitted with precise timing. A call progress filter can be selected allowing a microprocessor to analyze call progress tones. A standard microprocessor bus is provided and is directly compatible with 6800 series microprocessors. The MT8880C-1 is functionally identical to the MT8880C except for the performance of the receiver section, which is enhanced to accept and reject lower signal levels.




Figure 1 - Functional Block Diagram




Figure 2 - Pin Connections

Pin Description

| Pin # | | | Name | Description |
|-------|-----------|--------------------|------------------|---|
| 20 | 24 | 28 | | |
| 1 | 1 | 1 | IN+ | Non-inverting op-amp input. |
| 2 | 2 | 2 | IN- | Inverting op-amp input. |
| 3 | 3 | 4 | GS | Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor. |
| 4 | 4 | 6 | V _{Ref} | Reference Voltage output, nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig. 13). |
| 5 | 5 | 7 | V _{SS} | Ground input (0V). |
| 6 | 6 | 8 | OSC1 | DTMF clock/oscillator input. |
| 7 | 7 | 9 | OSC2 | Clock output. A 3.579545 MHz crystal connected between OSC1 and OSC2 completes the internal oscillator circuit. Leave open circuit when OSC1 is clock input. |
| 8 | 10 | 12 | TONE | Tone output (DTMF or single tone). |
| 9 | 11 | 13 | R/W | Read/Write input. Controls the direction of data transfer to and from the MPU and the transceiver registers. TTL compatible. |
| 10 | 12 | 14 | CS | Chip Select , TTL input (CS=0 to select the chip). |
| 11 | 13 | 15 | RS0 | Register Select input. See register decode table. TTL compatible. |
| 12 | 14 | 17 | Φ2 | System Clock input. TTL compatible. N.B. Φ2 clock input need not be active when the device is not being accessed. |
| 13 | 15 | 18 | IRQ/CP | Interrupt Request to MPU (open drain output). Also, when call progress (CP) mode has been selected and interrupt enabled the IRQ/CP pin will output a rectangular wave signal representative of the input signal applied at the input op-amp. The input signal must be within the bandwidth limits of the call progress filter. See Figure 8. |
| 14-17 | 18-21 | 19-22 | D0-D3 | Microprocessor Data Bus (TTL compatible). High impedance when CS = 1 or Φ2 is low. |
| 18 | 22 | 26 | Est | Early Steering output. Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause Est to return to a logic low. |
| 19 | 23 | 27 | St/GT | Steering Input/Guard Time output (bidirectional). A voltage greater than V _{TS_t} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TS_t} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of Est and the voltage on St. |
| 20 | 24 | 28 | V _{DD} | Positive power supply input (+5V typical). |
| | 8,9,16,17 | 3,5,10,11,16,23-25 | NC | No Connection. |

Functional Description

The MT8880C/C-1 Integrated DTMF Transceiver architecture consists of a high performance DTMF receiver with internal gain setting amplifier and a DTMF generator which employs a burst counter such that precise tone bursts and pauses can be synthesized. A call progress mode can be selected such that frequencies within the specified passband can be detected. A standard microprocessor interface allows access to an internal status register, two control registers and two data registers.

Input Configuration

The input arrangement of the MT8880C/C-1 provides a differential-input operational amplifier as well as a bias source (V_{Ref}) which is used to bias the inputs at $V_{DD}/2$. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 3.

Figure 4 shows the necessary connections for a differential input configuration.




Figure 4 - Differential Input Configuration




Figure 3 - Single-Ended Input Configuration

Receiver Section

Separation of the low and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies (see Fig. 7). These filters also incorporate notches at 350 Hz and 440 Hz for exceptional dial tone rejection. Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators

which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (Est) output will go to an active state. Any subsequent loss of signal condition will cause Est to assume an inactive state.

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by ESt. A logic high on ESt causes v_c (see Figure 5) to rise as the capacitor discharges. Provided that the signal condition is maintained (ESt remains high) for the validation period (t_{GTP}), v_c reaches the threshold (V_{TSt}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Figure 7) into the Receive Data Register. At this point the GT output is activated and drives v_c to V_{DD}. GT continues to drive high as long as ESt remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag goes high, signalling that a received tone pair has been registered. The status of the delayed steering flag can be monitored by checking the appropriate bit in the status register. If Interrupt mode has been selected, the IRQ/CP pin will pull low when the delayed steering flag is active.

The contents of the output latch are updated on an active delayed steering transition. This data is presented to the four bit bidirectional data bus when the Receive Data Register is read. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (drop out) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

The simple steering circuit shown in Figure 5 is adequate for most applications. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of t_{DP} is a device parameter (see AC Electrical Characteristics) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C1 of 0.1 μF is recommended for most applications, leaving R1 to be selected by the designer. Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity.




Figure 5 - Basic Steering Circuit




Figure 6 - Guard Time Adjustment

Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain a valid signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 6. The receiver timing is shown in Figure 9 with a description of the events in Figure 11.

Call Progress Filter

A call progress mode, using the MT8880C/C-1, can be selected allowing the detection of various tones which identify the progress of a telephone call on the network. The call progress tone input and DTMF input are common, however, call progress tones can only be detected when CP mode has been selected. DTMF signals cannot be detected if CP mode has been selected (see Table 5). Figure 8 indicates the useful detect bandwidth of the call progress filter. Frequencies presented to the input, which are within the 'accept' bandwidth limits of the filter, are hard-limited by a high gain comparator with the IRQ/CP pin serving as the output. The squarewave output obtained from the schmitt trigger can be analyzed by a microprocessor or counter arrangement to determine the nature of the call progress tone being detected. Frequencies which are in the 'reject' area will not be detected and consequently the IRQ/CP pin will remain low.

DTMF Generator

The DTMF transmitter employed in the MT8880C/C-1 is capable of generating all sixteen standard DTMF tone pairs with low distortion and high accuracy. All frequencies are derived from an external 3.579545 MHz crystal. The sinusoidal waveforms for the individual tones are digitally synthesized using row and column programmable dividers and switched capacitor D/A converters. The row and column tones are mixed and filtered providing a DTMF signal with low total harmonic distortion and high accuracy. To specify a DTMF signal, data conforming to the encoding format shown in Figure 7 must be written to the transmit Data Register. Note that this is the same as the receiver output code. The individual tones which are generated (f_{LOW} and f_{HIGH}) are referred to as Low Group and High Group tones. As seen from the table, the low group frequencies are 697, 770, 852 and 941 Hz. The high group frequencies are 1209, 1336, 1477 and 1633 Hz. Typically, the high group to low group amplitude ratio (pre-emphasis) is 2dB to compensate for high group attenuation on long loops.

| F _{LOW} | F _{HIGH} | DIGIT | D ₃ | D ₂ | D ₁ | D ₀ |
|------------------|-------------------|-------|----------------|----------------|----------------|----------------|
| 697 | 1209 | 1 | 0 | 0 | 0 | 1 |
| 697 | 1336 | 2 | 0 | 0 | 1 | 0 |
| 697 | 1477 | 3 | 0 | 0 | 1 | 1 |
| 770 | 1209 | 4 | 0 | 1 | 0 | 0 |
| 770 | 1336 | 5 | 0 | 1 | 0 | 1 |
| 770 | 1477 | 6 | 0 | 1 | 1 | 0 |
| 852 | 1209 | 7 | 0 | 1 | 1 | 1 |
| 852 | 1336 | 8 | 1 | 0 | 0 | 0 |
| 852 | 1477 | 9 | 1 | 0 | 0 | 1 |
| 941 | 1336 | 0 | 1 | 0 | 1 | 0 |
| 941 | 1209 | * | 1 | 0 | 1 | 1 |
| 941 | 1477 | # | 1 | 1 | 0 | 0 |
| 697 | 1633 | A | 1 | 1 | 0 | 1 |
| 770 | 1633 | B | 1 | 1 | 1 | 0 |
| 852 | 1633 | C | 1 | 1 | 1 | 1 |
| 941 | 1633 | D | 0 | 0 | 0 | 0 |

0= LOGIC LOW, 1= LOGIC HIGH

Figure 7 - Functional Encode/Decode Table




Figure 8 - Call Progress Response

The period of each tone consists of 32 equal time segments. The period of a tone is controlled by varying the length of these time segments. During write operations to the Transmit Data Register the 4 bit data on the bus is latched and converted to 2 of 8 coding for use by the programmable divider circuitry. This code is used to specify a time segment length which will ultimately determine the frequency of the tone. When the divider reaches the appropriate count, as determined by the input code, a reset pulse is issued and the counter starts again. The number




Figure 9 - Receiver Timing Diagram

of time segments is fixed at 32, however, by varying the segment length as described above the tone output signal frequency will be varied. The divider output clocks another counter which addresses the sinewave lookup ROM.

The lookup table contains codes which are used by the switched capacitor D/A converter to obtain discrete and highly accurate DC voltage levels. Two identical circuits are employed to produce row and

column tones which are then mixed using a low noise summing amplifier. The oscillator described needs no "start-up" time as in other DTMF generators since the crystal oscillator is running continuously thus providing a high degree of tone burst accuracy. A bandwidth limiting filter is incorporated and serves to attenuate distortion products above 8 kHz. It can be seen from Figure 10 that the distortion products are very low in amplitude.




Figure 10 - Spectrum Plot

Burst Mode

In certain telephony applications it is required that DTMF signals being generated are of a specific duration determined either by the particular application or by any one of the exchange transmitter specifications currently existing. Standard DTMF signal timing can be accomplished by making use of the Burst Mode. The transmitter is capable of issuing symmetric bursts/pauses of predetermined duration. This burst/pause duration is 51 ms ± 1 ms which is a standard interval for autodialer and central office applications. After the burst/pause has been issued, the appropriate bit is set in the Status Register indicating that the transmitter is ready for more data. The timing described above is available when DTMF mode has been selected. However, when CP mode (Call Progress mode) is selected, a second burst/pause time of 102 ms ± 2 ms is available. This extended interval is useful when precise tone bursts of longer than 51 ms duration and 51 ms pause are desired. Note that when CP mode and Burst mode have been selected, DTMF tones may be transmitted only and *not* received.

In applications where a non-standard burst/pause duration is required, burst mode must be disabled

and the transmitter gated on and off by an external hardware or software timer.

Single Tone Generation

A single tone mode is available whereby individual tones from the low group or high group can be generated. This mode can be used for DTMF test equipment applications, acknowledgment tone generation and distortion measurements. Refer to Control Register B description for details.

Distortion Calculations

The MT8880C/C-1 is capable of producing precise tone bursts with minimal error in frequency (see Table 1). The internal summing amplifier is followed by a first-order lowpass switched capacitor filter to minimize harmonic components and intermodulation products. The total harmonic distortion for a *single tone* can be calculated using Equation 1, which is the ratio of the total power of all the extraneous frequencies to the power of the fundamental frequency expressed as a percentage. The Fourier components of the tone output correspond to $V_{2f} \dots V_{nf}$ as measured on the output waveform. The total harmonic distortion for a *dual tone* can be calculated

| EXPLANATION OF EVENTS | |
|-----------------------|---|
| A) | TONE BURSTS DETECTED, TONE DURATION INVALID, RX DATA REGISTER NOT UPDATED. |
| B) | TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER. |
| C) | END OF TONE #n DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER RETAINED UNTIL NEXT VALID TONE PAIR. |
| D) | TONE #n+1 DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER. |
| E) | ACCEPTABLE DROPOUT OF TONE #n+1, TONE ABSENT DURATION INVALID, DATA REMAINS UNCHANGED. |
| F) | END OF TONE #n+1 DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER RETAINED UNTIL NEXT VALID TONE PAIR. |

| EXPLANATION OF SYMBOLS | |
|------------------------|---|
| V_{in} | DTMF COMPOSITE INPUT SIGNAL. |
| Est | EARLY STEERING OUTPUT. INDICATES DETECTION OF VALID TONE FREQUENCIES. |
| S/GT | STEERING INPUT/GUARD TIME OUTPUT. DRIVES EXTERNAL RC TIMING CIRCUIT. |
| RX_0-RX_3 | 4-BIT DECODED DATA IN RECEIVE DATA REGISTER |
| b3 | DELAYED STEERING. INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL. ACTIVE LOW FOR THE DURATION OF A VALID DTMF SIGNAL. |
| b2 | INDICATES THAT VALID DATA IS IN THE RECEIVE DATA REGISTER. THE BIT IS CLEARED AFTER THE STATUS REGISTER IS READ. |
| \overline{IRQ}/CP | INTERRUPT IS ACTIVE INDICATING THAT NEW DATA IS IN THE RX DATA REGISTER. THE INTERRUPT IS CLEARED AFTER THE STATUS REGISTER IS READ. |
| t_{REC} | MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID. |
| t_{REC} | MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION. |
| t_{ID} | MINIMUM TIME BETWEEN VALID SEQUENTIAL DTMF SIGNALS. |
| t_{DO} | MAXIMUM ALLOWABLE DROPOUT DURING VALID DTMF SIGNAL. |
| t_{DP} | TIME TO DETECT VALID FREQUENCIES PRESENT. |
| t_{DA} | TIME TO DETECT VALID FREQUENCIES ABSENT. |
| t_{GTP} | GUARD TIME, TONE PRESENT. |
| t_{GTA} | GUARD TIME, TONE ABSENT. |

Figure 11 - Description of Timing Events

$$THD(\%) = 100 \frac{\left(\sqrt{V_{2f}^2 + V_{3f}^2 + V_{4f}^2 + \dots + V_{nf}^2} \right)}{V_{\text{fundamental}}}$$

Equation 1. THD (%) For a Single Tone

$$THD(\%) = 100 \frac{\left(\sqrt{V_{2L}^2 + V_{3L}^2 + \dots + V_{nL}^2 + V_{2H}^2 + V_{3H}^2 + \dots + V_{nH}^2 + V_{IMD}^2} \right)}{\sqrt{V_L^2 + V_H^2}}$$

Equation 2. THD (%) For a Dual Tone

| ACTIVE INPUT | OUTPUT FREQUENCY (Hz) | | %ERROR |
|--------------|-----------------------|--------|--------|
| | SPECIFIED | ACTUAL | |
| L1 | 697 | 699.1 | +0.30 |
| L2 | 770 | 766.2 | -0.49 |
| L3 | 852 | 847.4 | -0.54 |
| L4 | 941 | 948.0 | +0.74 |
| H1 | 1209 | 1215.9 | +0.57 |
| H2 | 1336 | 1331.7 | -0.32 |
| H3 | 1477 | 1471.9 | -0.35 |
| H4 | 1633 | 1645.0 | +0.73 |

Table 1. Actual Frequencies Versus Standard Requirements

using Equation 2. V_L and V_H correspond to the low group amplitude and high group amplitude, respectively, and V_{IMD}^2 is the sum of all the intermodulation components. The internal switched-capacitor filter following the D/A converter keeps distortion products down to a very low level as shown in Figure 10.

DTMF Clock Circuit

The internal clock circuit is completed with the addition of a standard television colour burst crystal. The crystal specification is as follows:

- Frequency: 3.579545 MHz
- Frequency Tolerance: ±0.1%
- Resonance Mode: Parallel
- Load Capacitance: 18pF

Maximum Series Resistance: 150 ohms

Maximum Drive Level: 2mW

e.g. CTS Knights MP036S
Toyocom TQC-203-A-9S

A number of MT8880C/C-1 devices can be connected as shown in Figure 12 such that only one crystal is required. Alternatively, the OSC1 inputs on all devices can be driven from a TTL buffer with the OSC2 outputs left unconnected.




Figure 12 - Common Crystal Connection

Microprocessor Interface

The MT8880C/C-1 employs a microprocessor interface which allows precise control of transmitter and receiver functions. There are five internal registers associated with the microprocessor interface which can be subdivided into three categories, i.e., data transfer, transceiver control and transceiver status. There are two registers associated with data transfer operations.

The Receive Data Register contains the output code of the last valid DTMF tone pair to be decoded and is a read only register. The data entered in the Transmit Data Register will determine which tone pair is to be generated (see Figure 7 for coding details). Data can only be written to the transmit register. Transceiver control is accomplished with two Control Registers (CRA and CRB) which occupy the same address space. A write operation to CRB can be executed by setting the appropriate bit in CRA. The following write operation to the same address will then be directed to CRB and subsequent write cycles will then be directed back to CRA. A software reset must be included at the beginning of all programs to initialize the control and status registers after power up or power reset (see Figure 16). Refer to Tables 3, 4, 5 and 6 for details concerning the Control Registers. The $\overline{IRQ/CP}$ pin can be programmed such that it will provide an interrupt request signal upon validation of DTMF signals or when the transmitter is ready for more data (Burst mode only). The $\overline{IRQ/CP}$ pin is configured as an open drain output device and as such requires a pull-up resistor (see Figure 13).

| RS0 | R/W | FUNCTION |
|-----|-----|---------------------------------|
| 0 | 0 | Write to Transmit Data Register |
| 0 | 1 | Read from Receive Data Register |
| 1 | 0 | Write to Control Register |
| 1 | 1 | Read from Status Register |

Table 2. Internal Register Functions

| b3 | b2 | b1 | b0 |
|------|-----|---------|------|
| RSEL | IRQ | CP/DTMF | TOUT |

Table 3. CRA Bit Positions

| b3 | b2 | b1 | b0 |
|-----|-----|------|-------|
| C/R | S/D | TEST | BURST |

Table 4. CRB Bit Positions

| BIT | NAME | FUNCTION | DESCRIPTION |
|-----|---------|------------------|--|
| b0 | TOUT | TONE OUTPUT | A logic '1' enables the tone output. This function can be implemented in either the burst mode or non-burst mode. |
| b1 | CP/DTMF | MODE CONTROL | In DTMF mode (logic '0') the device is capable of generating and receiving Dual Tone Multi-Frequency signals. When the CP (Call Progress) mode is selected (logic '1') a 6th order bandpass filter is enabled to allow call progress tones to be detected. Call progress tones which are within the specified bandwidth will be presented at the IRQ/CP pin in rectangular wave format if the IRQ bit has been enabled (b2=1). Also, when the CP mode and BURST mode have both been selected, the transmitter will issue DTMF signals with a burst and pause of 102 ms (typ) duration. This signal duration is twice that obtained from the DTMF transmitter if DTMF mode had been selected. Note that DTMF signals cannot be decoded when the CP mode of operation has been selected. |
| b2 | IRQ | INTERRUPT ENABLE | A logic '1' enables the INTERRUPT mode. When this mode is active and the DTMF mode has been selected (b1=0) the IRQ/CP pin will pull to a logic '0' condition when either 1) a valid DTMF signal has been received and has been present for the guard time duration or 2) the transmitter is ready for more data (BURST mode only). |
| b3 | RSEL | REGISTER SELECT | A logic '1' selects Control Register B on the next Write cycle to the Control Register address. Subsequent Write cycles to the Control Register are directed back to Control Register A. |

Table 5. Control Register A Description

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| BIT | NAME | FUNCTION | DESCRIPTION |
|-----|-------|------------------------------|--|
| b0 | BURST | BURST MODE | A logic '0' enables the burst mode. When this mode is selected, data corresponding to the desired DTMF tone pair can be written to the Transmit Register resulting in a tone burst of a specific duration (see AC Characteristics). Subsequently, a pause of the same duration is induced. Immediately following the pause, the Status Register is updated indicating that the Transmit Register is ready for further instructions and an interrupt will be generated if the interrupt mode has been enabled. Additionally, if call progress (CP) mode has been enabled, the burst and pause duration is increased by a factor of two. When the burst mode is not selected (logic '1') tone bursts of any desired duration may be generated. |
| b1 | TEST | TEST MODE | By enabling the test mode (logic '1'), the \overline{IRQ}/CP pin will present the delayed steering (inverted) signal from the DTMF receiver. Refer to Figure 9 (b3 waveform) for details concerning the output waveform. DTMF mode must be selected (CRA b1=0) before test mode can be implemented. |
| b2 | S/D | SINGLE /DUAL TONE GENERATION | A logic '0' will allow Dual Tone Multi-Frequency signals to be produced. If single tone generation is enabled (logic '1'), either row or column tones (low group or high group) can be generated depending on the state of b3 in Control Register B. |
| b3 | C/R | COLUMN/ROW TONES | When used in conjunction with b2 (above) the transmitter can be made to generate single row or single column frequencies. A logic '0' will select row frequencies and a logic '1' will select column frequencies. |

Table 6. Control Register B Description

| BIT | NAME | STATUS FLAG SET | STATUS FLAG CLEARED |
|-----|--|--|--|
| b0 | IRQ | Interrupt has occurred. Bit one (b1) or bit two (b2) is set. | Interrupt is inactive. Cleared after Status Register is read. |
| b1 | TRANSMIT DATA REGISTER EMPTY (BURST MODE ONLY) | Pause duration has terminated and transmitter is ready for new data. | Cleared after Status Register is read or when in non-burst mode. |
| b2 | RECEIVE DATA REGISTER FULL | Valid data is in the Receive Data Register. | Cleared after Status Register is read. |
| b3 | $\overline{DELAYED STEERING}$ | Set upon the valid detection of the absence of a DTMF signal. | Cleared upon the detection of a valid DTMF signal. |

Table 7. Status Register Description




Figure 13 - Application Circuit (Single-Ended Input)




Figure 14 - Test Circuit

Absolute Maximum Ratings*

| | Parameter | Symbol | Min | Max | Units |
|---|--|----------|--------------|--------------|-------|
| 1 | Power supply voltage $V_{DD}-V_{SS}$ | V_{DD} | | 6 | V |
| 2 | Voltage on any pin | V_I | $V_{SS}-0.3$ | $V_{DD}+0.3$ | V |
| 3 | Current at any pin (Except V_{DD} and V_{SS}) | | | 10 | mA |
| 4 | Storage temperature | T_{ST} | -65 | +150 | °C |
| 5 | Package power dissipation | P_D | | 1000 | mW |

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | Parameter | Sym | Min | Typ [‡] | Max | Units | Test Conditions |
|---|-------------------------|-----------|----------|------------------|----------|-------|-----------------|
| 1 | Positive power supply | V_{DD} | 4.75 | 5.00 | 5.25 | V | |
| 2 | Operating temperature | T_O | -40 | | +85 | °C | |
| 3 | Crystal clock frequency | f_{CLK} | 3.575965 | 3.579545 | 3.583124 | MHz | |

‡ Typical figures are at 25 °C and for design aid only; not guaranteed and not subject to production testing.

DC Electrical Characteristics[†] - $V_{SS}=0$ V.

| | | Characteristics | Sym | Min | Typ [‡] | Max | Units | Test Conditions |
|----|---------------------------------|----------------------------------|-----------|------|------------------|------|-------|-----------------------------|
| 1 | S U P | Operating supply voltage | V_{DD} | 4.75 | 5.0 | 5.25 | V | |
| 2 | | Operating supply current | I_{DD} | | 7.0 | 11 | mA | |
| 3 | | Power consumption | P_C | | | 57.8 | mW | |
| 4 | I N P U T S | High level input voltage (OSC1) | V_{IHO} | 3.5 | | | V | |
| 5 | | Low level input voltage (OSC1) | V_{ILO} | | | 1.5 | V | |
| 6 | | Steering threshold voltage | V_{TSt} | 2.2 | 2.3 | 2.5 | V | $V_{DD}=5V$ |
| 7 | O U T P U T S | Low level output voltage (OSC2) | V_{OLO} | | | 0.1 | V | No load |
| 8 | | High level output voltage (OSC2) | V_{OHO} | 4.9 | | | V | No load $V_{DD}=5V$ |
| 9 | | Output leakage current (IRQ) | I_{OZ} | | 1 | 10 | μA | $V_{OH}=2.4V$ |
| 10 | | V_{Ref} output voltage | V_{Ref} | 2.4 | 2.5 | 2.6 | V | No load, $V_{DD}=5V$ |
| 11 | | V_{Ref} output resistance | R_{OR} | | 1.3 | | kΩ | |
| 12 | D i g i t a l | Low level input voltage | V_{IL} | | | 0.8 | V | |
| 13 | | High level input voltage | V_{IH} | 2.0 | | | V | |
| 14 | | Input leakage current | I_{IZ} | | | 10 | μA | $V_{IN}=V_{SS}$ to V_{DD} |
| 15 | Data Bus | Source current | I_{OH} | -1.4 | -6.6 | | mA | $V_{OH}=2.4V$ |
| 16 | | Sink current | I_{OL} | 2.0 | 4.0 | | mA | $V_{OL}=0.4V$ |
| 17 | ESt and St/Gt | Source current | I_{OH} | -0.5 | -3.0 | | mA | $V_{OH}=4.6V$ |
| 18 | | Sink current | I_{OL} | 2 | 4 | | mA | $V_{OL}=0.4V$ |
| 19 | IRQ/CP | Sink current | I_{OL} | 4 | 16 | | mA | $V_{OL}=0.4V$ |

† Characteristics are over recommended operating conditions unless otherwise stated.

‡ Typical figures are at 25 °C, $V_{DD}=5V$ and for design aid only; not guaranteed and not subject to production testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics

Gain Setting Amplifier - Voltages are with respect to ground (V_{SS}) unless otherwise stated, $V_{SS}=0V$, $V_{DD}=5V$, $T_0=25^\circ C$.

| | Characteristics | Sym | Min | Typ [‡] | Max | Units | Test Conditions |
|----|--------------------------------|-----------|-----|------------------|-----|----------|------------------------------------|
| 1 | Input leakage current | I_{IN} | | ±100 | | nA | $V_{SS} \leq V_{IN} \leq V_{DD}$ |
| 2 | Input resistance | R_{IN} | | 10 | | MΩ | |
| 3 | Input offset voltage | V_{OS} | | 25 | | mV | |
| 4 | Power supply rejection | PSRR | | 60 | | dB | 1 kHz |
| 5 | Common mode rejection | CMRR | | 60 | | dB | $0.75V \leq V_{IN} \leq 4.25V$ |
| 6 | DC open loop voltage gain | A_{VOL} | | 65 | | dB | |
| 7 | Unity gain bandwidth | BW | | 1.5 | | MHz | |
| 8 | Output voltage swing | V_O | | 4.5 | | V_{pp} | $R_L \geq 100 k\Omega$ to V_{SS} |
| 9 | Allowable capacitive load (GS) | C_L | | 100 | | pF | |
| 10 | Allowable resistive load (GS) | R_L | | 50 | | kΩ | |
| 11 | Common mode range | V_{CM} | | 3.0 | | V_{pp} | No Load |

[‡] Typical figures are at 25°C and for design aid only; not guaranteed and not subject to production testing.

MT8880C-1 AC Electrical Characteristics[†] - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | Characteristics | Sym | Min | Typ | Max | Units | Notes* |
|---|---|--------|------|-----|-----|-------------------|-------------|
| 1 | Valid input signal levels (each tone of composite signal) | R X | -31 | | | dBm | 1,2,3,5,6,9 |
| | | | 21.8 | | | mV _{RMS} | 1,2,3,5,6,9 |
| | | | | | +1 | dBm | 1,2,3,5,6,9 |
| | | | | | 869 | mV _{RMS} | 1,2,3,5,6,9 |
| 2 | Input Signal Level Reject | R X | -37 | | | dBm | 1,2,3,5,6,9 |
| | | | 10.9 | | | mV _{RMS} | 1,2,3,5,6,9 |

[†] Characteristics are over recommended temperature and at $V_{DD}=5V$, using the test circuit shown in Figure 13.

MT8880C AC Electrical Characteristics[†] - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | Characteristics | Sym | Min | Typ [‡] | Max | Units | Notes* |
|---|---|--------|------|------------------|-----|-------------------|-------------|
| 1 | Valid Input signal levels (each tone of composite signal) | R X | -29 | | | dBm | 1,2,3,5,6,9 |
| | | | 27.5 | | | mV _{RMS} | 1,2,3,5,6,9 |
| | | | | | +1 | dBm | 1,2,3,5,6,9 |
| | | | | | 869 | mV _{RMS} | 1,2,3,5,6,9 |

[†] Characteristics are over recommended operating conditions (unless otherwise stated) using the test circuit shown in Figure 13.

AC Electrical Characteristics[†] - Voltages are with respect to ground (V_{SS}) unless otherwise stated. $f_c=3.579545$ MHz.

| | Characteristics | Sym | Min | Typ [‡] | Max | Units | Notes* |
|---|------------------------|-----|-----------|------------------|-----|-------|----------------|
| 1 | Positive twist accept | | | | 8 | dB | 2,3,6,9 |
| 2 | Negative twist accept | | | | 8 | dB | 2,3,6,9 |
| 3 | Freq. deviation accept | | ±1.5%±2Hz | | | | 2,3,5,9 |
| 4 | Freq. deviation reject | | ±3.5% | | | | 2,3,5 |
| 5 | Third tone tolerance | | | -16 | | dB | 2,3,4,5,9,10 |
| 6 | Noise tolerance | | | -12 | | dB | 2,3,4,5,7,9,10 |
| 7 | Dial tone tolerance | | | 22 | | dB | 2,3,4,5,8,9,11 |

[†] Characteristics are over recommended operating conditions unless otherwise stated.

[‡] Typical figures are at 25°C, $V_{DD} = 5V$, and for design aid only; not guaranteed and not subject to production testing.

* See "Notes" following AC Electrical Characteristics Tables.

AC Electrical Characteristics[†] - Call Progress - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | Characteristics | Sym | Min | Typ [‡] | Max | Units | Notes* |
|---|---|-----------------|-----|------------------|-----|-------|-----------|
| 1 | Lower freq. (ACCEPT) | f _{LA} | | 320 | | Hz | @ -25 dBm |
| 2 | Upper freq. (ACCEPT) | f _{HA} | | 510 | | Hz | @ -25 dBm |
| 3 | Lower freq. (REJECT) | f _{LR} | | 290 | | Hz | @ -25 dBm |
| 4 | Upper freq. (REJECT) | f _{HR} | | 540 | | Hz | @ -25 dBm |
| 5 | Call progress tone detect level (total power) | | -30 | | | dBm | |

[†] Characteristics are over recommended operating conditions unless otherwise stated

[‡] Typical figures are at 25°C, V_{DD} = 5V, and for design aid only; not guaranteed and not subject to production testing

* See "Notes" AC Electrical Characteristics Tables

AC Electrical Characteristics[†] - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | Characteristics | Sym | Min | Typ [‡] | Max | Units | Conditions | |
|----|--|--|------------------------------------|------------------|------|-------|------------|--|
| 1 | R X | Tone present detect time | t _{DP} | 3 | 11 | 14 | ms | Note 12 |
| 2 | | Tone absent detect time | t _{DA} | 0.5 | 4 | 8.5 | ms | Note 12 |
| 3 | | Tone duration accept | t _{REC} | | | 40 | ms | User adjustable [#] |
| 4 | | Tone duration reject | t _{REC} | 20 | | | ms | User adjustable [#] |
| 5 | | Interdigit pause accept | t _{ID} | | | 40 | ms | User adjustable [#] |
| 6 | | Interdigit pause reject | t _{DO} | 20 | | | ms | User adjustable [#] |
| 7 | | Delay St to b3 | t _{PSb3} | | 13 | | μs | |
| 8 | | Delay St to RX ₀ -RX ₃ | t _{PSIRX} | | 8 | | μs | |
| 9 | T X | Tone burst duration | t _{BST} | 50 | | 52 | ms | DTMF mode |
| 10 | | Tone pause duration | t _{PS} | 50 | | 52 | ms | DTMF mode |
| 11 | | Tone burst duration (extended) | t _{BSTE} | 100 | | 104 | ms | Call Progress mode |
| 12 | | Tone pause duration (extended) | t _{PSE} | 100 | | 104 | ms | Call Progress mode |
| 13 | T O N E O U T | High group output level | V _{HOUT} | -6.1 | | -2.1 | dBm | R _L =10kΩ |
| 14 | | Low group output level | V _{LOUT} | -8.1 | | -4.1 | dBm | R _L =10kΩ |
| 15 | | Pre-emphasis | dB _P | | 2 | 3 | dB | R _L =10kΩ |
| 16 | | Output distortion (Single Tone) | THD | | -35 | | dB | 25 kHz Bandwidth R _L =10kΩ |
| 17 | | Frequency deviation | f _D | | ±0.7 | ±1.5 | % | f _C =3.579545 MHz |
| 18 | | Output load resistance | R _{LT} | 10 | | 50 | kΩ | |
| 19 | M P U I N T E R F A C E | Φ2 cycle period | t _{CYC} | | 250 | | ns | |
| 20 | | Φ2 high pulse width | t _{CH} | | 115 | | ns | |
| 21 | | Φ2 low pulse width | t _{CL} | | 110 | | ns | |
| 22 | | Φ2 rise and fall time | t _R , t _F | | | 25 | ns | |
| 23 | | Address, R/ \bar{W} hold time | t _{AH} , t _{RWH} | 26 | | | ns | |
| 24 | | Address, R/ \bar{W} setup time (before Φ2) | t _{AS} , t _{RWS} | 23 | | | ns | |
| 25 | | Data hold time (read) | t _{DHR} | 22 | | | ns | * |
| 26 | | Φ2 to valid data delay (read) | t _{DDR} | | | 100 | ns | 200 pF load |
| 27 | | Data setup time (write) | t _{DSW} | 45 | | | ns | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics† (Cont'd) - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

| | | Characteristics | Sym | Min | Typ‡ | Max | Units | Notes* |
|----|------------------|------------------------------|-------------------|--------|--------|--------|-------|------------|
| 28 | | Data hold time (write) | t _{DHW} | 10 | | | ns | |
| 29 | | Input Capacitance (data bus) | C _{IN} | | 5 | | pF | |
| 30 | | Output Capacitance (IRQ/CP) | C _{OUT} | | | 5 | | pF |
| 31 | D T M F | Crystal/clock frequency | f _C | 3.5759 | 3.5795 | 3.5831 | MHz | |
| 32 | | Clock input rise time | t _{LHCL} | | | 110 | ns | Ext. clock |
| 33 | | Clock input duty cycle | t _{HLCL} | | | 110 | ns | Ext. clock |
| 34 | C L K | Clock input duty cycle | DC _{CL} | 40 | 50 | 60 | % | Ext. clock |
| 35 | | Capacitive load (OSC2) | C _{LO} | | | 30 | pF | |

† Timing is over recommended temperature & power supply voltages.

‡ Typical figures are at 25°C and for design aid only; not guaranteed and not subject to production testing.

* The data bus output buffers are no longer sourcing or sinking current by t_{DHR}.

See Figure 6 regarding guard time adjustment.

- NOTES:**
- 1) dBm=decibels above or below a reference power of 1 mW into a 600 ohm load.
 - 2) Digit sequence consists of all 16 DTMF tones.
 - 3) Tone duration=40 ms. Tone pause=40 ms.
 - 4) Nominal DTMF frequencies are used.
 - 5) Both tones in the composite signal have an equal amplitude.
 - 6) The tone pair is deviated by ±1.5%±2 Hz.
 - 7) Bandwidth limited (3 kHz) Gaussian noise.
 - 8) The precise dial tone frequencies are 350 and 440 Hz (±2%).
 - 9) For an error rate of less than 1 in 10,000.
 - 10) Referenced to the lowest amplitude tone in the DTMF signal.
 - 11) Referenced to the minimum valid accept level.
 - 12) For guard time calculation purposes.




Figure 17 - Φ2 Pulse




Figure 18 - MPU Read Cycle




Figure 19 - MPU Write Cycle