



การรับ-ส่งข้อมูลที่มีการมอดูเลตแบบ QPSK
Data Transmission with QPSK modulation



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เลขหมู่.....

เลขทะเบียน 54965.....

วัน,เดือน,ปี 4 12 2548

b.....
i.....

การรับ-ส่งข้อมูลที่มีการมอดูเลตแบบ QPSK
Data Transmission with QPSK modulation

โดย

นายศุภกกาญจน์ บุญจันทร์ 43010435

นายสืบพงษ์ สันติเสวี 43010473

นายสุทธิศักดิ์ สังข์ทอง 43010482

อาจารย์ที่ปรึกษา

ดร.สมเกียรติ ฤกษ์วัลย์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การรับ-ส่งข้อมูลแบบ QPSK

DATA TRANSMISSION WITH QPSK MODULATION

ผู้จัดทำ

1. นายศุภกาญจน์ บุญจันทร์ 43010435
2. นายสีบพงษ์ สันติเสวี 43010473
3. นายสุทธิศักดิ์ สังข์ทอง 43010482

..... อาจารย์ที่ปรึกษา
(ดร.สมเกียรติ อุภักษ์วรัญญู)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับ-ส่งข้อมูลที่มีการมอดูเลตแบบ QPSK

Data Transmission with QPSK modulation

โดย นายศุภกกาญจน์ นุญจันทร์ 43010435

นายสืบพงษ์ สันติเสวี 43010473

นายสุทธิศักดิ์ สังข์ทอง 43010482

อาจารย์ที่ปรึกษา ดร.สมเกียรติ ฤกษ์วัลลภ

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการนำเสนอ การส่งและรับข้อมูลสัญญาณดิจิทัล โดยการมอดูเลตทางเฟสแบบ QPSK ทำการส่งข้อมูลผ่านสาย โทแอกเซียล ด้วยความเร็ว 9600 บิตต่อวินาทีจากนั้นสัญญาณจะถูกมอดูเลตกับสัญญาณพาหะ 76.8 KHz โดยใช้สัญญาณนำร่องความถี่ 38.4 KHz ส่วนภาครับจะทำการดีมอดูเลตสัญญาณ เพื่อให้ได้ข้อมูลคืนมา ซึ่งสามารถนำมาประยุกต์ใช้งานในการส่งข้อมูลระหว่างเครื่องคอมพิวเตอร์ได้โดยโครงงานนี้เป็นการส่งข้อมูลแบบทางเดียว

ABSTRACT

This thesis is a presentation data transmission of digital signal which their phases are modulated by 4 phases. Digital data is transmitted and received by coaxial cable with speed around 9600bit/second, after that a signal is modulated with 76.8 KHz carrier signal and used 38.4 KHz pilot signal .The receiver demodulate for a data recovery which can applicate with data transmission between computer too by simplex transmission

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	
2.1 ทฤษฎีคุณสมบัติของสัญญาณข่าวสารและการส่งสัญญาณข่าวสาร	2
2.1.1 การแทนสัญญาณในทางเวลาและทางความถี่	2
2.1.2 อนุกรมฟูรีเยร์ (Fourier Series)	2
2.1.3 รูปแบบสัญญาณในทางความถี่ (Frequency Domain)	3
2.1.4 สเปกตรัมของขบวนพัลส์ที่มีความคาบเวลาแน่นอน	4
2.1.5 การพิจารณาสเปกตรัมของสัญญาณข้อมูลที่มีความกว้างของแคบิตเท่ากัน	4
2.1.6 การพิจารณาสเปกตรัมของชุดสัญญาณข้อมูล	5
2.1.7 องค์ประกอบที่มีผลต่อแบนด์วิธของสัญญาณ	5
2.1.8 ฟูรีเยร์ทรานฟอร์ม (Fourier Transform)	6
2.1.9 กระบวนการมอดูเลชัน (Modulation)	6
2.1.10 Minimum Double-sided Nyquist Bandwidth (f_N)	8
2.1.11 มัลติ - เลเวล ซิมโบล (Multi-level symbol)	9
2.1.12 ปัจจัยที่มีผลกระทบต่ออัตราการส่งผ่านข้อมูล	9
2.1.13 อัตราการส่งข้อมูล (Information Transfer Rate) หรือ (Bit Rate)	10
2.1.14 อัตราบอर्ड (Symbol Rate) หรือ (Baud Rate)	10
2.1.15 Bandwidth Efficiency	10
2.1.16 Multi-level signaling (M-ary signaling)	10
2.1.17 การส่งผ่านสัญญาณข้อมูลผ่าน ช่องสัญญาณที่มีลักษณะเป็น Band Pass	12
2.1.18 Phase Shift Keying (PSK)	12
2.1.19 สเปกตรัมที่เกิดขึ้นจากการมอดูเลตแบบ PSK	13
2.1.20 Multi-Level Digital Modulation	13
2.1.21 M-ary Phase Shift Keying (M-ary PSK)	13
2.1.22 Minimum Double-Sided Nyquist Bandwidth Of QPSK	
2.1.23 Bandwidth efficiency ของสัญญาณ QPSK	16
2.2 ทฤษฎีและหลักการของวงจรโดยรวม	17
2.2.1 แอคทีฟฟิลเตอร์ (Active Filter)	17
2.2.2 เฟสล็อกลูป (Phase Lock Loop)	20

	หน้า
2.3 การสื่อสารข้อมูล (DATA COMMUNICATION)	23
2.3.1 ทิศทางการถ่ายทอดสัญญาณ	23
2.3.2 รูปแบบการถ่ายทอดสัญญาณ	25
2.3.3 การเทียบจังหวะสัญญาณ	26
2.3.4 มาตรฐานพอร์ตอนุกรมแบบ RS-232	28
2.3.5 ไมโครคอนโทรลเลอร์ตระกูล MCS-51	30
2.3.6 การเขียนโปรแกรมด้วยภาษา Visual Basic 6 (VB)	38
บทที่ 3 การออกแบบและการสร้างวงจร	
3.1 การออกแบบและการสร้างวงจรภาคส่ง	39
3.1.1 วงจรผลิตสัญญาณนาฬิกา	40
3.1.2 วงจรส่งข้อมูล	40
3.1.3 วงจรแยกสัญญาณดิจิทัล	43
3.1.4 วงจร เปรียบเทียบ (Comparator)	43
3.1.5 วงจรมัลติพลายเออร์ (Multiplier)	44
3.1.6 วงจรกรองช่วงความถี่ผ่าน	45
3.1.7 Positive Feedback Band Pass Filter	46
3.1.8 Butterworth Band Pass Filter	49
3.1.9 วงจรเลื่อนเฟส 90 องศา	55
3.1.10 วงจรรวมสัญญาณ (Summing Amplifier)	56
3.1.11 การกำหนดค่ารีจิสเตอร์ที่ใช้ควบคุมการรับส่งข้อมูลอนุกรมใน MCS-51	57
3.2 การออกแบบวงจรภาครับ	61
3.2.1 การออกแบบวงจร Phase Lock Loop	62
3.2.2 การออกแบบวงจร Butterworth Low pass Filter 17 KHz	64
3.2.3 วิธีการกู้ข้อมูลกลับคืนมาทางด้านภาครับ	67
3.2.4 วงจรกู้สัญญาณนาฬิกา (Clock recovery)	67
3.2.5 วงจรเข้ารหัสแมนเชสเตอร์ (Manchester code)	69
3.2.6 วงจรเปลี่ยนสัญญาณขนานเป็นอนุกรม (Parallel to Serial converter)	70

สารบัญ (ต่อ)

บทที่ 4 การทดลองและผลการทดลอง	หน้า
การทดสอบวงจรภาคส่ง	
4.1 การทดสอบวงจรผลิตสัญญาณความถี่ 9.6 KHz และ 76.8 KHz	74
4.2 การทดสอบวงจรส่งข้อมูลขนาดความเร็ว 9.6 Kbps	75
4.3 การทดสอบวงจรแยกบิต	76
4.4 การทดสอบวงจรเลื่อนเฟสของสัญญาณ	77
4.5 การทดสอบวงจรกรองความถี่ผ่าน 38.4 KHz	78
4.6 การทดสอบวงจรกรองความถี่ผ่าน 76.8 KHz	80
4.7 การทดสอบวงจรกรองความถี่ผ่าน 63-93 KHz	82
4.8 การทดสอบวงจรมัลติพลายเออร์ (Multiplier)	84
4.9 การทดสอบวงจรรวมสัญญาณ (Summing Amplifier)	85
4.10 ผลการทดลองต่างๆ ทางด้านภาคส่ง	87
ผลการทดลองทางด้านภาครับ	93
4.11 การทดสอบวงจรเฟสล็อกด้วย ไอซี MC 14046	93
4.12 การทดสอบวงจร Butterworth Low Pass Filter 17 KHz	94
4.13 การทดลองอื่นๆ ทางด้านภาครับ	96
บทที่ 5 บทสรุปและวิจารณ์	104
รูปชิ้นงานเครื่องส่งและเครื่องรับ QPSK	105
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปลูกภาพ

	หน้า
รูปที่ 2.1 แสดงส่วนประกอบทางความถี่ของสัญญาณ Square Wave และสัญญาณ Square Wave ที่ส่งผ่านไปได้อีก 3 ความถี่แรก	3
รูปที่ 2.2 แสดงการแทนสัญญาณใน Time Domain ไปเป็นเส้นสเปกตรัมใน Frequency Domain	3
รูปที่ 2.3 แสดงสเปกตรัมที่เกิดขึ้นจากพัลส์ที่มีความกว้าง T	4
รูปที่ 2.4 แสดงสเปกตรัมที่เกิดขึ้นจากขบวนพัลส์ที่มีความยาวต่างๆ แต่ความกว้างของแต่ละพัลส์คงที่	5
รูปที่ 2.5 แสดงสเปกตรัมที่เกิดขึ้นจากสัญญาณข้อมูลแต่ละบิต	5
รูปที่ 2.6 แสดงการเปรียบเทียบสเปกตรัมที่เกิดขึ้นจากสัญญาณในลักษณะต่างๆ	6
รูปที่ 2.7 แสดงสเปกตรัมของสัญญาณข้อมูลซึ่งอยู่คนละความถี่ที่จะส่งผ่านช่องสัญญาณไปได้	7
รูปที่ 2.8 แสดงถึงการย้ายสเปกตรัมของสัญญาณ ให้ไปอยู่ความถี่ที่สามารถส่งผ่านไปอยู่ในช่องสัญญาณได้	8
รูปที่ 2.9 แสดงการเกิดสเปกตรัมที่ได้จากการมอดูเลตสัญญาณดิจิทัลที่เปลี่ยนแปลง 1 และ 0 สลับกัน	8
รูปที่ 2.10 แสดงการเปรียบเทียบการเข้ารหัส แบบ 8-ary signaling	11
รูปที่ 2.11 แสดงการ Modulate แบบ BPSK	12
รูปที่ 2.12 แสดง สเปกตรัม ที่เกิดขึ้นจากการ Modulate แบบ PSK	13
รูปที่ 2.13 แสดง Block Diagram การ Modulate แบบ QPSK	14
รูปที่ 2.14 แสดงรูปร่างสัญญาณ QPSK และเฟสของสัญญาณ QPSK	15
รูปที่ 2.15 แสดง Block Diagram ของการ Demodulate สัญญาณ QPSK	15
รูปที่ 2.16 แสดง Frequency Response ของวงจร Filter	18
รูปที่ 2.17 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกกลุ๊ป	20
รูปที่ 2.18 แสดงคุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อกกลุ๊ป	21
รูปที่ 2.19 บล็อกไดอะแกรมของวงจรเพิ่มความถี่โดยใช้เฟสล็อกกลุ๊ป	22
รูปที่ 2.20 การถ่ายทอคสัญญาณแบบกิ่งสองทิศทาง	24
รูปที่ 2.21 แสดง การถ่ายทอคสัญญาณแบบอนุกรม	25
รูปที่ 2.22 การถ่ายทอคสัญญาณแบบขนาน	26
รูปที่ 2.23 การถ่ายทอคสัญญาณ แบบอะซิงโครนัส	27
รูปที่ 2.24 การถ่ายทอคสัญญาณแบบซิงโครนัส	27
รูปที่ 2.25 แสดงขาต่างๆของ DB-9 ตัวผู้	28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 2.26 แสดงขาต่างๆของ DB-9 ตัวเมีย	29
รูปที่ 2.27 สัญญาณต่าง ๆของ MCS-51 เบอร์ 8051	32
รูปที่ 2.28 แสดงการทำงานของโหมด 0	35
รูปที่ 2.29 แสดงการทำงานของโหมด 1	36
รูปที่ 2.30 แสดงการทำงานของโหมด 2	36
รูปที่ 2.31 แสดงการทำงานของโหมด 3	36
รูปที่ 2.32 Serial Control Port Register (SCON)	37
รูปที่ 2.33 รูป Visual Basic Terminal แสดงการรัน โปรแกรมเพื่อทำการส่งข้อมูล	38
รูปที่ 3.1 แสดง Bock Diagram ของการส่งข้อมูลแบบ QPSK ส่วนที่ 1	39
รูปที่ 3.2 แสดง Bock Diagram ของการส่งข้อมูลแบบ QPSK ส่วนที่ 2	39
รูปที่ 3.3 แสดงวงจรสร้างสัญญาณนาฬิกา	40
รูปที่ 3.4 แสดงรูปวงจรการส่งข้อมูลส่วนที่ 1 โดยใช้ Shift Register ซึ่งรับข้อมูลมาจาก MCS-51	40
รูปที่ 3.5 แสดงวงจรส่งข้อมูลส่วนที่ 2 โดยรับข้อมูลมาจากคอมพิวเตอร์	41
รูปที่ 3.6 แสดง Flow Chart โปรแกรมที่ใช้ควบคุมการส่งข้อมูลของ MCS-51	42
รูปที่ 3.7 แสดงวงจรแยกบิต	43
รูปที่ 3.8 แสดงรูปวงจรที่ใช้เข้ารหัสแมนเชสเตอร์	44
รูปที่ 3.9 แสดงรูปวงจร Multiplier	44
รูปที่ 3.10 แสดงรูปวงจร Positive Feedback Band Pass Filter	46
รูปที่ 3.11 แสดงวงจร Positive Feedback Band Pass Filter 76.8 KHz	47
รูปที่ 3.12 แสดงวงจร Positive Feedback Band Pass Filter 38.4 KHz	48
รูปที่ 3.13 แสดงค่ามุมของ Pole แต่ละตัว	50
รูปที่ 3.14 แสดง Block Diagram แต่ละ State ที่จะนำไปสร้างวงจร Butterworth Band Pass Filter	51
รูปที่ 3.15 แสดงวงจร DELYIANNIS-FRIEND CIRCUIT	52
รูปที่ 3.16 แสดงวงจร Butterworth Band Pass Filter ที่ยังไม่ทำ Frequency Scaling	52
รูปที่ 3.17 แสดงการเปลี่ยนค่า R1 ไปเป็นวงจร Voltage Divider	54
รูปที่ 3.18 แสดงรูปวงจร Butterworth Band Pass Filter ที่ได้รับการปรับค่า Gain ของแต่ละสเตจแล้ว	54
รูปที่ 3.19 แสดงวงจร Phase Shifter	55
รูปที่ 3.20 แสดงวงจรเลื่อนเฟส 90 องศา	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 3.21 แสดงรูปวงจรรวมสัญญาณ	56
รูปที่ 3.22 แสดงรูปวงจรถางภาคส่งส่วนที่ 1	58
รูปที่ 3.23 แสดงรูปวงจรถางภาคส่งส่วนที่ 2	59
รูปที่ 3.24 แสดงรูปวงจรถางภาคส่งส่วนที่ 3	60
รูปที่ 3.25 แสดง Block Diagram การออกแบบวงจรถางภาครับ	61
รูปที่ 3.26 แสดงวงจรถางภายในของ IC MC14046 (phase lock loop)	62
รูปที่ 3.27 แสดงรูปวงจรถาง Phase Lock Loop	64
รูปที่ 3.28 แสดงสัญญาณ square wave ที่มีคาบเท่ากับ 2π	64
รูปที่ 3.29 แสดงค่าความถี่ pass band และ stop band ที่ต้องการออกแบบ	65
รูปที่ 3.30 แสดง Block Diagram การสร้าง Butterworth Lowpass Filter	65
รูปที่ 3.31 แสดงวงจรถางที่ใช้ในการออกแบบ state ที่ 1	66
รูปที่ 3.32 แสดงวงจรถางที่ใช้ในการออกแบบ state ที่ 2	66
รูปที่ 3.33 แสดงวงจรถาง Butterworth Low Pass Filter ที่ยังไม่ทำ Frequency Scaling	66
รูปที่ 3.34 แสดงวงจรถาง Butterworth Low Pass Filter ที่ทำ Frequency Scaling แล้ว	67
รูปที่ 3.35 แสดงวงจรถาง comparator	67
รูปที่ 3.36 วงจรถางสัญญาณนาฬิกา (clock recovery)	67
รูปที่ 3.37 แสดงไทม์โคดแอมป์ของวงจรถางสัญญาณนาฬิกา	69
รูปที่ 3.38 วงจรถางครอสแมกซ์เชสเคอร์	69
รูปที่ 3.39 สัญญาณจากการครอสแมกซ์เชสเคอร์โดยใช้ดีฟลิปฟลอป	69
รูปที่ 3.40 วงจรถางเปลี่ยนสัญญาณแบบขนานเป็นอนุกรม	70
รูปที่ 3.41 แสดงรูปวงจรถางภาครับส่วนที่ 1	71
รูปที่ 3.42 แสดงรูปวงจรถางภาครับส่วนที่ 2	72
รูปที่ 3.41 แสดงรูปวงจรถางภาครับส่วนที่ 3	73
รูปที่ 4.1 แสดงรูปคลื่นสี่เหลี่ยมเป็น 76.8 KHz และ 9.6 KHz	74
รูปที่ 4.2 แสดงสัญญาณข้อมูล	75
รูปที่ 4.3 แสดงสัญญาณอินพุตที่ถูกแยกออกเป็น CH I และ CH Q	76
รูปที่ 4.4 เปรียบเทียบสัญญาณอินพุต (CH 1)และสัญญาณเอาต์พุตที่วัดได้ (CH 2)	77
รูปที่ 4.5 แสดงกราฟคุณลักษณะของวงจรถางความถี่ผ่านย่าน 38.4 KHz	80
รูปที่ 4.6 แสดงกราฟคุณลักษณะของวงจรถางความถี่ผ่านย่าน 76.8 KHz	82
รูปที่ 4.7 แสดงกราฟคุณลักษณะของวงจรถางความถี่ผ่านย่าน 63-93 KHz	84
รูปที่ 4.8 เอาต์พุตของวงจรถาง Multiplier ซึ่งความถี่เพิ่มขึ้นเป็น 2 เท่าของความถี่อินพุต	85

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

หน้า

รูปที่ 4.9 สัญญาณที่ได้จากวงจรรวมสัญญาณ	86
รูปที่ 4.10 แสดงสัญญาณทางที่ถูกทาง Channel I ที่ถูกเข้ารหัสแมนเชสเตอร์	87
รูปที่ 4.11 แสดงสัญญาณทางที่ถูกทาง Channel Q ที่ถูกเข้ารหัสแมนเชสเตอร์	87
รูปที่ 4.12 แสดงสัญญาณชาวยน์ที่ได้จากวงจรกรองความถี่ผ่าน	88
รูปที่ 4.13 แสดงสัญญาณ Sine Wave 76.8 KHz ที่กรองได้จากสัญญาณนาฬิกา 76.8 KHz	88
รูปที่ 4.14 แสดงสัญญาณเอาต์พุตที่ได้เทียบกับสัญญาณทาง CH I	89
รูปที่ 4.15 แสดงสัญญาณเอาต์พุตที่ได้เทียบกับสัญญาณทาง CH Q	89
รูปที่ 4.16 แสดงสัญญาณเอาต์พุตที่ได้ทั้งทาง CH I และ CH Q	90
รูปที่ 4.17 แสดงสัญญาณ QPSK เมื่อเทียบกับสัญญาณไซน์	90
รูปที่ 4.18 แสดงเฟสของสัญญาณ QPSK	91
รูปที่ 4.19 แสดงสัญญาณ QPSK มาผ่านวงจรกรองความถี่ช่วงผ่าน Band Pass Filter	91
รูปที่ 4.20 แสดงสัญญาณ QPSK ร่วมกับสัญญาณนาฬิกา	92
รูปที่ 4.21 แสดงผลที่ได้จากวงจร Phase lock loop	93
รูปที่ 4.22 แสดงกราฟคุณลักษณะของวงจร Butterworth Lowpass Filter 17 KHz	95
รูปที่ 4.23 รูปบน แสดงสัญญาณ QPSK ซึ่งรวมอยู่กับสัญญาณนาฬิกา รูปล่าง แสดงสเปกตรัมของสัญญาณ QPSK ซึ่งรวมอยู่กับสัญญาณนาฬิกา	96
รูปที่ 4.24 รูปบน แสดงสัญญาณ QPSK ซึ่งผ่านวงจร Band Pass Filter มาแล้ว รูปล่าง แสดงสเปกตรัมของสัญญาณ QPSK ที่ผ่านวงจร Band Pass Filter มาแล้ว	96
รูปที่ 4.25 แสดงสัญญาณนาฬิกาที่ได้จากสัญญาณ QPSK ที่ส่งมา	97
รูปที่ 4.26 รูปล่างแสดงสัญญาณ sine wave ที่กรองได้จากวงจร Phase Lock Loop รูปบน แสดงสัญญาณ square wave ที่ได้จากวงจร phase lock loop	97
รูปที่ 4.27 รูปบน แสดงสัญญาณ cosine ที่ได้จากการ shift phase จากสัญญาณ sine wave รูปล่าง แสดงสัญญาณ sine wave ที่จะนำไปเข้าวงจร phase shift 90	98
รูปที่ 4.28 รูปบนแสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel I รูปล่างแสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel Q	98
รูปที่ 4.29 รูปบน แสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel Q รูปล่าง แสดงสัญญาณที่ผ่านวงจร Butterworth Low Pass Filter แล้ว	99
รูปที่ 4.30 รูปบน แสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel I รูปล่าง แสดงสัญญาณที่ผ่านวงจร Butterworth Low Pass Filter แล้ว	99

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 4.31 รูปบน แสดงสัญญาณที่ผ่านวงจร comparator แล้ว ทาง Channel Q รูปล่าง แสดงสัญญาณที่ยังไม่ผ่านวงจร comparator ทาง Channel Q	100
รูปที่ 4.32 รูปบน แสดงสัญญาณที่ผ่านวงจร comparator แล้ว ทาง Channel I รูปล่าง แสดงสัญญาณที่ยังไม่ผ่านวงจร comparator ทาง Channel I	100
รูปที่ 4.33 แสดงสัญญาณนาฬิกาที่กู้ได้ทางภาครับ	101
รูปที่ 4.34 แสดงผลการถอดรหัสแมนเชสเตอร์ทาง CH I	101
รูปที่ 4.35 แสดงผลการถอดรหัสแมนเชสเตอร์ CH Q	102
รูปที่ 4.36 แสดงสัญญาณที่ได้จากวงจรรวมบิต	102
รูปที่ 4.37 แสดงสัญญาณที่ส่งมาทางภาคส่งเทียบกับสัญญาณที่กู้ได้ทางภาครับ	103



สารบัญตาราง

หน้า

ตารางที่ 2.1 แสดงการแทนเฟสของสัญญาณ QPSK กับ Binary Input	15
ตารางที่ 2.2 สัญญาณต่างๆ ของพอร์ต P3	34
ตารางที่ 2.3 แสดงโหมดการทำงานของ MCS-51	37
ตารางที่ 3.1 แสดงค่าของ R และ C ที่ได้จากการทำ Frequency Scaling	53
ตารางที่ 3.2 แสดงค่า frequency ที่สัมพันธ์กับความ voltage output ของ VCO	63
ตารางที่ 4.1 ค่าโวลต์เดทที่วัดได้ที่ค่าความถี่ต่างๆ ของวงจรกรองความถี่ผ่าน 38.4 KHz	79
ตารางที่ 4.2 ค่าโวลต์เดทที่วัดได้ที่ค่าความถี่ต่างๆ ของวงจรกรองความถี่ผ่าน 76.8 KHz	81
ตารางที่ 4.3 ค่าโวลต์เดทที่วัดได้ที่ค่าความถี่ต่างๆ ของวงจรกรองความถี่ผ่าน 63-93 KHz	83
ตารางที่ 4.4 แสดงค่าโวลต์เดทที่วัดได้เมื่อเปลี่ยนความถี่ของวงจร Butterworth Low Pass Filter	94



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

โลกของเรานี้ในปัจจุบันนี้อยู่ในยุคโลกาภิวัตน์ ซึ่งถือว่าการสื่อสารโทรคมนาคม เป็นเรื่องที่มีความสำคัญและจำเป็นอย่างยิ่งที่เราจะต้องทำการศึกษา โดยเราสามารถแบ่งการสื่อสารออกเป็นระบบใหญ่ๆ ได้ 2 ระบบ อันได้แก่

1. ระบบการสื่อสาร แบบดิจิทัล (Digital Communication System)
2. ระบบการสื่อสาร แบบอนาล็อก (Analog Communication System)

แต่ในปัจจุบัน แนวโน้มของระบบการสื่อสารแบบอนาล็อกจะมีการใช้ที่ลดลง เพราะประสบกับปัญหา และข้อจำกัดในหลายๆด้าน เช่น สัญญาณรบกวน , ข้อจำกัดแบนด์วิทของสัญญาณ เป็นต้น ด้วยเหตุผลต่างๆดังที่กล่าวไปแล้วนี้ ทำให้ระบบการสื่อสารแบบดิจิทัล ที่ให้ความถูกต้องแม่นยำกว่าจึงได้เข้ามามีบทบาทสำคัญอย่างยิ่ง อีกทั้งมีความต้องการเพิ่มขึ้นอย่างมากทั้งคุณภาพและปริมาณในการใช้งาน การส่งสัญญาณหรือข้อมูลในระบบต่างๆเช่น ระบบ โทรศัพท์ , ระบบการสื่อสารผ่านดาวเทียม ภาคพื้นดิน , ระบบสื่อสารอวกาศ, ระบบ โครงข่ายให้บริการร่วมแบบ ISDN (Integrated Service Digital Network) เป็นต้น ซึ่งจำเป็นที่จะต้องให้การสื่อสารข้อมูลระบบดิจิทัลที่มีความแม่นยำสูง เพื่อพัฒนาให้ทันกับความต้องการของระบบสื่อสารที่เป็นอยู่

รูปแบบของการมอดูเลตสัญญาณดิจิทัล มีหลายรูปแบบ เช่น FSK , PSK , BPSK , QPSK , 8PSK , QAM , 8QAM , 16QAM เป็นต้น แต่ในโครงงานนี้จะเลือกในการศึกษาระบบ QPSK (Quadrature Phase Shift Keying) ซึ่งการเปลี่ยนแปลงของคลื่นพาหะจะสามารถเปลี่ยนแปลงทางเฟสรวม 4 ตำแหน่งในหนึ่งคาบเวลาเท่ากับว่าสามารถส่งข้อมูลได้พร้อมกันครั้งละ 2 บิต โดยเป็นการส่งสัญญาณดิจิทัล ด้วยอัตราเร็ว 9.6 kbps ส่งสัญญาณแบบ QPSK ซึ่งสามารถลดแบนด์วิดธ์ลงได้ 2 เท่าของการส่งแบบ BPSK ทำให้เป็นการเพิ่มประสิทธิภาพในการใช้ช่องสัญญาณให้มากขึ้น

บทที่ 2 ทฤษฎีหรือหลักการ

2.1 คุณสมบัติของสัญญาณข่าวสารและการส่งสัญญาณข่าวสาร

2.1.1 การแทนสัญญาณในทางเวลา (Time Domain) และทางความถี่ (Frequency Domain)

คุณสมบัติของการส่งข้อมูลในการสื่อสารแบบดิจิทัลอนั้นจะถูกขึ้นอยู่กับองค์ประกอบ 2 อย่าง คือ แบนด์วิธ (Bandwidth) ของช่องสัญญาณ และ สัญญาณรบกวนในระบบ

การที่จะทำความเข้าใจถึงความสัมพันธ์ระหว่าง System Data / Symbol Rate , ชนิดของการมอดูเลชัน (Modulation) รูปร่างของพัลส์ (Pulse) และ แบนด์วิธของช่องสัญญาณ จำเป็นที่จะต้องเข้าใจถึงความถี่ที่บรรจุอยู่ในสัญญาณข้อมูลชนิดต่างๆ ในทางเวลา (Time Domain)

เครื่องมือทางคณิตศาสตร์ที่ใช้เปลี่ยนสัญญาณในทางเวลา (Time Domain) ไปอยู่ในทางความถี่ (Frequency Domain) หรือในทางความถี่ ไปอยู่ในทางเวลานั้นคือ อนุกรมฟูเรียร์ (Fourier Series) สำหรับสัญญาณที่มีคาบ และ ฟูเรียร์ทรานส์ฟอร์ม สำหรับสัญญาณไม่มีคาบ โดยทั่วไปและสัญญาณไม่มีคาบ

2.1.2 อนุกรมฟูเรียร์ (Fourier Series)


อนุกรมฟูเรียร์ สามารถแทนสัญญาณที่มีคาบในทางเวลา ด้วยผลรวมของฮาร์โมนิก (Harmonic) ต่างๆ ที่มีความสัมพันธ์กับสัญญาณไซน์ (Sine Wave)

ตัวอย่างเช่น สัญญาณสี่เหลี่ยม (Square Wave) (แทนด้วย 1 0 1 0 1 0) สามารถสร้างได้จากการรวมกันของสัญญาณไซน์ ที่มีความถี่ f_0 (เรียกว่า Fundamental Frequency) มีค่าเท่ากับความถี่ของสัญญาณสี่เหลี่ยม) $3f_0, 5f_0, 7f_0, \dots$ ซึ่งแต่ละความถี่มี Amplitudes ลดหลั่นกันลงมา

ถ้าเราต้องการที่จะแทนสัญญาณรูปแบบ 1 0 1 0 1 0 ให้สมบูรณ์แบบนั้นคือเราจะต้องใช้สัญญาณไซน์ที่มีความถี่ข้างต้นจำนวนอนันต์ (Infinite) สัญญาณมารวมกันเท่ากับว่าถ้าเราต้องการส่งสัญญาณในรูปแบบ 1 0 1 0 1 0 นี้โดยสมบูรณ์แบบแล้วเราจะต้องใช้ช่องสัญญาณที่มีแบนด์วิธเป็นอนันต์ (Infinite)

ถ้าสมมุติให้ช่องสัญญาณสามารถส่งผ่านความถี่ไปได้เพียง 3 ความถี่แรกเท่านั้น ดังรูป 2.1 จะแสดงให้เห็นการเปลี่ยนแปลงในกรณีที่ช่องสัญญาณมี แบนด์วิธ จำกัด อย่างไรก็ตาม เรายังคงคู่สัญญาณ 1 0 1 0 1 0 ขึ้นมาได้แม้ว่าจะไม่ได้ส่งผ่านความถี่ที่เป็น โครงสร้างของสัญญาณ 1 0 1 0 1 0 ไปทั้งหมด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงส่วนประกอบทางความถี่ของสัญญาณ Square Wave และสัญญาณ Square Wave ที่ส่งผ่านไปได้แค่ 3 ความถี่แรก

2.1.3 รูปแบบสัญญาณในทางความถี่ (Frequency Domain)

การแทนสัญญาณในทางเวลา ด้วยผลบวกของสัญญาณไซน์(Sine)หรือสัญญาณ โคไซน์ (Cosine) ที่มีความถี่ต่างๆ เราเรียกสัญญาณไซน์หรือโคไซน์ ที่เป็นองค์ประกอบของสัญญาณใดๆ ในทางเวลาว่า สเปกตรัมของสัญญาณ ซึ่งเขียนแทนด้วยเส้นตรงซึ่งตั้งอยู่บนแกน x ซึ่งแทนด้วยความถี่ของแต่ละฮาร์โมนิก และความสูงของแต่ละเส้นซึ่งแทนแอมพลิจูดของแต่ละฮาร์โมนิก



รูปที่ 2.2 แสดงการแทนสัญญาณใน Time Domain ไปเป็นเส้นสเปกตรัมใน Frequency Domain


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.4 สเปกตรัมของขบวนพัลส์ที่มีความยาวแน่นอน

ถ้าเราพิจารณาอนุกรมฟูเรียร์ของขบวนพัลส์ ซึ่งแทนด้วยบิตของข้อมูลที่ต่อเนื่องกัน เราจะพบว่า แอมพลิจูดของแต่ละความถี่ที่เป็นส่วนประกอบของขบวนพัลส์ ถูกบังคับด้วย Spectral Envelope ซึ่งมีค่าเป็น 0 ที่ $\frac{n}{T}$ โดยที่ $n = 1, 2, 3, 4, \dots$ และ เป็นความกว้างของขบวนพัลส์ Spectral Envelope นี้เขียนแทนด้วยสมการ

$$\text{sinc envelope} = \frac{2A\tau}{T} \times \frac{\sin(n\pi\tau/T)}{(n\pi\tau/T)} \quad (2.1)$$

ซึ่งโดยทั่วไปเรียกสมการนี้ว่า Sinc Function




รูปที่ 2.3 แสดงสเปกตรัมที่เกิดขึ้นของขบวนพัลส์ที่มีความกว้าง τ

2.1.5 การพิจารณาสเปกตรัมของสัญญาณข้อมูลที่มีความกว้างของแบริบิตเท่ากัน

ถ้าเราเพิ่มคาบเวลาของพัลส์แต่ละลูกในทางเวลาขึ้นนั้น จะสังเกตเห็นได้ว่าระยะห่างของความถี่ที่เป็นองค์ประกอบของสัญญาณนั้นๆจะลดลง และถ้าคาบเวลาระหว่างพัลส์แต่ละลูกนั้นเข้าใกล้อนันต์แล้วระยะห่างระหว่างความถี่ที่เป็นองค์ประกอบของสัญญาณจะกลายมาเป็นช่วงถี่เล็กๆ และสเปกตรัมที่เกิดขึ้นดูเหมือนต่อเนื่องกัน โดยมีขอบเขตเป็นไปตาม ซิงค์ฟังก์ชัน (Sinc Function)

ถ้าพัลส์ลูกเดี่ยวๆ ไม่มีคาบเวลาสเปกตรัมของมันไม่สามารถจะอธิบายได้ด้วย Fourier Series แต่เราจะอธิบายสเปกตรัมของพัลส์ลูกเดี่ยวๆ ได้โดยใช้ ฟูเรียร์ทรานฟอร์ม



รูปที่ 2.4 แสดงสเปกตรัมที่เกิดขึ้นจากขบวนพัลส์ที่มีคาบเวลาต่างๆ แต่ความกว้างของแต่ละพัลส์คงที่

2.1.6 การพิจารณาสเปกตรัมของชุดสัญญาณข้อมูล

สเปกตรัมของชุดสัญญาณข้อมูลเราสามารถคิดงายๆ ได้โดยการคิดสเปกตรัมที่เกิดขึ้นจากพัลส์แต่ละลูก ซึ่งมีขอบเขตเป็น ไปตาม ซิงค์ฟิงก์ชันในเวลาใดเวลาหนึ่งที่ตั้งและความหนาแน่นของ สเปกตรัมจะขึ้นอยู่กับรูปแบบของข้อมูลแต่ละบิตคิงภาพ



รูปที่ 2.5 แสดงสเปกตรัมที่เกิดขึ้นจากสัญญาณข้อมูลแต่ละบิต

2.1.7 องค์ประกอบที่มีผลต่อแบนด์วิธของสัญญาณ


จากรูป 2.6 สังเกตเห็นได้ว่าสัญญาณที่มีรูปร่างคมๆ จะมีฮาร์โมนิคความถี่สูงบรรจุอยู่มากกว่าสัญญาณที่มีรูปร่างมนๆ เพราะว่าสัญญาณที่มีรูปร่างคมๆ นั้นสร้างจากสัญญาณชายนันจำนวนมากจากความถี่ต่ำไปจนถึงความถี่สูง

ดังนั้นการส่งผ่านสัญญาณที่มีรูปร่างมนๆ จะเป็นผลดีมากกว่าการส่งผ่านสัญญาณที่มีรูปร่างคมๆ ในกรณีที่มีแบนด์วิธของช่องสัญญาณจำกัด

ไม่เพียงแต่รูปร่างของสัญญาณเท่านั้นที่มีความสำคัญในการกำหนดแอมพลิจูดของแต่ละฮาร์โมนิค ที่เป็นองค์ประกอบของสัญญาณนั้นๆ แต่ความกว้างของพัลส์ก็สำคัญไม่มากไปกว่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะสังเกตเห็นว่าถ้าเราลดความกว้างของพัลส์ลงแต่ยังคงให้คาบของสัญญาณคงที่ ผลที่ได้คือ Sinc Function จะเป็น 0 ที่ระยะทางเพิ่มขึ้น และแอมพลิจูดของฮาร์โมนิคความถี่สูงก็จะเพิ่มขึ้นด้วย



รูปที่ 2.6 แสดงการเปรียบเทียบสเปกตรัมที่เกิดขึ้นจากสัญญาณในลักษณะต่างๆ

2.1.8 푸ริเยร์ทรานฟอร์ม (Fourier Transform)

ฟูริเยร์ทรานฟอร์ม เป็นเครื่องมือทางคณิตศาสตร์ที่ใช้เปลี่ยนสัญญาณใดๆ ในทางเวลา ให้อยู่ในรูปของทางความถี่ ซึ่ง Fourier Series ก็เป็นส่วนหนึ่งของ ฟูริเยร์ทรานฟอร์มเพียงแต่ Fourier Series ใช้กับสัญญาณที่มีคาบเท่านั้น และการ Inverse Fourier Transform ก็คือการแปลงสัญญาณในทางความถี่ไปอยู่ในทางเวลา


2.1.9 การมอดูเลตชัน (Modulation)

ในการส่งข้อมูล ความถี่ที่เป็นองค์ประกอบของสัญญาณใดๆ ในทางเวลานั้นมักไม่เหมาะสมกับความถี่ที่ใช้ส่งผ่านในช่องสัญญาณ

ตัวอย่างเช่น ช่องสัญญาณวิทยุจะมีการตอบสนองต่อความถี่เป็นแบบ Band Pass ซึ่งจะยอมให้ความถี่ผ่านไปได้ช่วงหนึ่งเท่านั้นและความถี่ที่สามารถส่งผ่านช่วงนี้ไปได้ จะมีค่าอยู่สูงกว่าความถี่ที่เป็นองค์ประกอบของสัญญาณข้อมูลที่ต้องการจะส่ง

ในการย้าย สเปกตรัม ความถี่ของสัญญาณข้อมูล ไปอยู่ในช่วงความถี่ที่สามารถส่งผ่านช่องสัญญาณหนึ่งๆ ได้ นั้น เราเรียกกระบวนการย้าย สเปกตรัม นี้ว่าการมอดูเลตชันกระบวนการนี้เป็นการนำเอาสัญญาณข้อมูล ไปฝากไว้กับสัญญาณชายน์หรือ โศขายน์ที่มีความถี่สูง ซึ่งเรียกว่า สัญญาณพาหะ (Carrier) เพื่อให้มันนำพาสัญญาณข้อมูลนั้นผ่านช่องสัญญาณที่ต้องการจะส่งไปได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงสเปกตรัมของสัญญาณข้อมูลซึ่งอยู่คนละความถี่ที่จะส่งผ่านช่องสัญญาณไปได้

สัญญาณพาหะโดยส่วนมากจะแทนด้วยฟังก์ชันของ โคซายน์

$$= \cos \omega_c t$$

และสมมุติว่าเราต้องการจะส่งข้อมูล 10101010 ค่ะ เนื่องกัน เมื่อใช้ Fourier Series หาองค์ประกอบทางความถี่ของชุดข้อมูลนี้แล้วจะได้

$$= \sum_{n=1,3,5,\dots}^{\infty} \frac{2A}{n\pi} \cos \omega_0 t$$

กระบวนการมอดูเลชันรูปแบบหนึ่งคือการนำเอาสัญญาณพาหะกับสัญญาณข้อมูลมาทำการคูณกันจะได้

$$= \sum_{n=1,3,5,\dots}^{\infty} \frac{2A}{n\pi} \cos \omega_0 t * \cos \omega_c t$$

จากความสัมพันธ์ทาง ตรีโกณมิติ ที่ว่า


$$\cos A \cos B = \frac{1}{2} \cos(A - B) + \frac{1}{2} \cos(A + B) \quad (2.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น output ที่ได้จากการมอดูเลตจะมีสมการดังนี้

$$\text{Multiplier output} = \frac{1}{2} \cdot \frac{2A}{n\pi} \left(\sum_{n=1,3,5,\dots}^{\infty} \cos(\omega_c - n\omega_0)t + \sum_{n=1,3,5,\dots}^{\infty} \cos(\omega_c + n\omega_0)t \right) \quad (2.3)$$


ถ้าเราทำการพล็อตสเปกตรัมของสัญญาณที่ถูกมอดูเลตแล้วจะเห็นว่า ความถี่ตรงกลางจะเป็นความถี่ของสัญญาณพาหะและในตัวอย่างนี้ผลที่ได้คือ แต่ละความถี่ที่เป็นองค์ประกอบของสัญญาณข้อมูลจะถูกสะท้อนไปอยู่แต่ละข้างของสัญญาณพาหะ



รูปที่ 2.8 แสดงถึงการย้ายสเปกตรัมของสัญญาณ ให้ไปอยู่ความถี่ที่สามารถส่งผ่านไปในช่องสัญญาณได้

2.1.10 Minimum Double-sided Nyquist Bandwidth (f_N)

ปกติแล้วสัญญาณข้อมูลทางดิจิทัล นั้นเมื่อนำมอดูเลตแล้วนั้นจะเกิดสเปกตรัมขึ้นหลายค่าตามความกว้างของแต่ละบิตที่เข้ามา ฉะนั้นแบนด์วิธของสัญญาณดิจิทัลนั้นจะเปลี่ยนแปลงที่ตามความกว้างของข้อมูล แต่แบนด์วิธที่กว้างที่สุดนั้นจะเกิดขึ้นเมื่อสัญญาณดิจิทัลนั้นมีการเปลี่ยนแปลงข้อมูลเป็น 10101010..... ไปเรื่อยๆ ซึ่งแบนด์วิธที่เกิดจากชุดข้อมูลทางดิจิทัลรูปแบบอื่นๆ จะมีค่าน้อยกว่านี้ พิจารณาการเกิด สเปกตรัม เมื่อสัญญาณดิจิทัลนั้นมีการเปลี่ยนแปลงเป็น 10101010.....



รูปที่ 2.9 แสดงการเกิดสเปกตรัมที่ได้จากการมอดูเลตสัญญาณดิจิทัลที่เปลี่ยนแปลง 1 และ 0 สลับกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปจะเห็นว่าแบนด์วิธที่ต่ำที่สุดที่เกิดขึ้นจากการเปลี่ยนแปลงข้อมูลทางดิจิทัลที่มีรูปแบบเป็น 101010... นั้นจะมีค่าเท่ากับ $2f_0$ ซึ่งเราเรียก แบนด์วิธ นี้ว่า Minimum Double-Sided Nyquist Bandwidth หรือ f_N เขียนเป็นสมการได้ว่า

$$f_N = 2f_0$$

หรือ

$$f_N = 2\left(\frac{f_b}{2}\right) \quad (2.4)$$

ซึ่ง f_0 คือความถี่พื้นฐานของสัญญาณดิจิทัลที่มีการเปลี่ยนแปลงในรูปแบบ 101010..... มีหน่วยเป็น Hz
 f_b คือ Information Transfer Rate หรือ อัตราการส่งผ่านข้อมูล มีหน่วยเป็น Bit per Second

2.1.11 มัลติ - เลเวล ซิมโบล (Multi-level symbol)

ในความจริงแล้วเราสามารถที่จะให้สัญลักษณ์หลายๆระดับ (Symbol State) สำหรับการขนส่งข้อมูลทางดิจิทัลได้ ตัวอย่างเช่น ทำไมเราไม่ใช้ ความแตกต่างของ voltage 1024 ระดับ ซึ่งในแต่ละระดับนั้นสามารถขนส่งข้อมูลทางดิจิทัล ได้ขนาด 10 บิต เราสามารถใช้ ความแตกต่างของ voltage 1048576 ระดับ ซึ่งแต่ละระดับนั้นสามารถขนส่งข้อมูลทางดิจิทัล 20 บิต

แต่ในทางปฏิบัติ นั้น จริงๆแล้วมีข้อจำกัดซึ่งจำนวนของระดับความแตกต่างของสัญญาณ (Symbol State) ที่ใช้แทนจำนวนบิตของข้อมูลหลายๆบิตนั้น จะถูกควบคุมด้วยความสามารถในการที่จะรับและแยกแยะความแตกต่างนั้น ได้อย่างถูกต้อง ซึ่งความสามารถในการรับนี้จะขึ้นอยู่กับระดับของสัญญาณรบกวนและ distortion ของช่องสัญญาณ และความสามารถของ เครื่องรับและเครื่องส่งด้วย

2.1.12 ปัจจัยที่มีผลกระทบต่ออัตราการส่งผ่านข้อมูล

มีองค์ประกอบอยู่ 2 องค์ประกอบพื้นฐานที่มีผลกระทบต่ออัตราการส่งผ่านข้อมูล ไปบนช่องสัญญาณ

2.1.12.1 ความเป็นไปได้ที่จะสามารถรับอัตราการเปลี่ยนแปลงของสัญญาณหรือการเปลี่ยนแปลงระดับของสัญลักษณ์ (Symbol State)

2.1.12.1.1 แบนด์วิธ ของช่องสัญญาณจะเป็นตัวกำหนดระดับสัญญาณในช่องการสื่อสารว่า สามารถเปลี่ยนแปลงได้เร็วเท่าไร ก็คือจะสามารถส่งผ่านข้อมูลได้ด้วยอัตราเร็วสูงสุดเท่าไร

2.1.12.2 ความสามารถในการแยกแยะระดับความแตกต่างของสัญลักษณ์ของแต่ละระดับสัญญาณ (Symbol State) ที่ใช้แทนข้อมูลหลายๆ บิต

2.1.12.2.1 ระดับของสัญญาณรบกวนในช่องสัญญาณจะเป็นตัวกำหนดระดับความแตกต่างของแต่ละสัญลักษณ์ว่าควรจะแตกต่างกันได้มากเท่าไรที่สามารถรับได้อย่างถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.12.2 ระดับของ distortion ของช่องสัญญาณจะเป็นตัวจำกัดจำนวนอัตราการเปลี่ยนแปลง ของสัญลักษณ์ที่ใช้แทนข้อมูลทางดิจิทัลหลายๆบิต ที่สามารถยอมรับได้

2.1.13 อัตราการส่งข้อมูล (Information Transfer Rate) หรือ (Bit Rate)

อัตราการส่งผ่านข้อมูล สำหรับช่องสัญญาณข้อมูลจะถูกกำหนดโดยความเร็วของแต่ละบิตข้อมูล ที่สามารถส่งผ่านจาก ด้านส่งไปยังด้านรับ

หน่วยของอัตราการส่งผ่านข้อมูล คือ Bit/sec

ตัวอย่างเช่น ถ้าส่งข้อมูล 6 บิต ด้วยเวลา 6 วินาที แล้ว อัตราการส่งผ่านข้อมูลจะเป็น 1 บิต/วินาที

2.1.14 อัตราบอर्ड (Symbol Rate) หรือ (Baud Rate)

อัตราการส่งผ่านข้อมูล จะไม่เหมือนกับอัตราที่สัญลักษณ์ (Symbol) มีการเปลี่ยนแปลง ซึ่งแต่ละสัญลักษณ์สามารถขนข้อมูลไปในช่องการสื่อสาร โดยที่เราสามารถใช้สัญลักษณ์ (Symbol) หนึ่งๆ แทนข้อมูลหลายๆบิตได้

คำจำกัดความของ Symbol Rate หรือ Baud Rate นั้นคือ อัตราการเปลี่ยนแปลงของระดับสัญญาณภายในช่องการสื่อสารและ ไม่จำเป็นที่ จะต้องมีค่าเท่ากับอัตราการส่งผ่านข้อมูล

ตัวอย่างเช่น ถ้าระบบหนึ่ง ใช้ 4 ความถี่ โดยที่แต่ละความถี่ใช้แทนข้อมูลจำนวน 2 บิต แล้วส่งเข้าไปในช่องการสื่อสารและ ในแต่ละความถี่จะเปลี่ยนแปลงทุกๆ 0.5 ms แล้ว

$$\text{Symbol Rate} = 1/0.5 \text{ ms} = 2000 \text{ Symbol / second}$$

โดยที่ อัตราการส่งผ่านข้อมูลสำหรับตัวอย่างนี้คือ 4000 bps (Bit per Second)

2.1.15 Bandwidth Efficiency

Bandwidth Efficiency หรือบางครั้งที่เรียกว่า information density (ความหนาแน่นของข้อมูล ข่าวสาร) ซึ่ง Bandwidth Efficiency นี้มักจะนำมาใช้เพื่อเปรียบเทียบความสามารถในการมอดูเลตสัญญาณดิจิทัล แบบต่างๆ โดย

$$\text{Bandwidth Efficiency} = \frac{\text{information transfer rate (bps)}}{\text{minimum bandwidth (Hz)}}$$

2.1.16 Multi-level signalling (M-ary signalling)

ความสัมพันธ์ระหว่าง บิต (Bit) และ สัญลักษณ์ (Symbol)


จำนวนของความแตกต่างของสัญลักษณ์ (Symbol State) ที่จำเป็นในการแทน ข้อมูล n บิต กำหนดโดย

$$M = 2^n \quad \text{symbol state}$$

ตัวอย่างเช่น ใช้ 1 Symbol แทน 3 บิต จะได้ Symbol State = 8 Symbol State

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่าง 8-ary signaling



รูปที่ 2.10 แสดงการเปรียบเทียบการเข้ารหัส แบบ 8-ary signaling

จากรูป ถ้าระบบหนึ่งใช้โวลต์ที่แตกต่างกัน 8 (8-ary signaling) ระดับ โดยที่แต่ละระดับใช้แทนข้อมูล 3 บิต

รูป A แทน แทนข้อมูลที่จะเข้ารหัสแบบ 8-ary

รูป B เป็นการเข้ารหัสข้อมูลแบบ 8-ary โดยให้อัตราการส่งผ่านข้อมูล (bit rate) คงที่ ผลที่ได้ก็คือ อัตราการเปลี่ยนแปลงระดับของ voltage (symbol rate) ในช่องการสื่อสารจะลดลง 3 เท่าของอัตราการเปลี่ยนแปลงใน รูป A นั่นหมายความว่าเราสามารถลด แบนด์วิธ ในการส่งข้อมูลลงได้ 3 เท่า

รูป C เป็นการเข้ารหัสข้อมูลแบบ 8-ary โดยให้ บอรรถเรต เท่ากับบิตเรต ของรูป A ผลที่ได้คือ จะใช้ แบนด์วิธ ในการส่งสัญญาณข้อมูลเท่าเดิมแต่จะสามารถส่งข้อมูลได้เร็วขึ้นเป็น 3 เท่า ของ รูป A

ข้อดีของ M-ary signaling

- 1 สามารถส่งผ่านข้อมูลด้วยความเร็ว สูงขึ้น โดยใช้ แบนด์วิธ เท่าเดิม
- 2 ส่งข้อมูลด้วยความเร็วเท่าเดิมแต่สามารถที่จะลด แบนด์วิธ ในการส่งสัญญาณผ่านช่องสัญญาณได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อเสียของ M-ary signaling


- 1 จะเป็นการยากในการที่จะแยกแยะความแตกต่างของแต่ละ symbol state
- 2 เกี่ยวกับความยุ่งยากในการรับสัญญาณของเครื่องรับ

2.1.17 การส่งผ่านสัญญาณข้อมูลผ่าน ช่องสัญญาณที่มีลักษณะเป็น Band Pass

ในทางปฏิบัติแล้วช่องสัญญาณจริงๆ มีลักษณะเป็น Band Pass Filter เราจำเป็นต้องทำการย้ายสเปกตรัมของข้อมูลข่าวสารของเราให้ไปอยู่ในช่องสัญญาณนั้นๆ แล้วจึงทำการส่งข้อมูลออกไป กระบวนการย้ายสเปกตรัมของข้อมูลข่าวสารทางนั้นเรียกว่าการ Modulate ซึ่งเป็นการที่นำข้อมูลข่าวสารที่ต้องการจะทำการส่งผ่านช่องสัญญาณการสื่อสารไปทำให้ ความถี่ หรือ แอมพลิจูดหรือ เฟส ของสัญญาณ พาหะ นั้นเปลี่ยนแปลงไปตามการเปลี่ยนแปลงของข้อมูลข่าวสารที่ต้องการจะส่ง

2.1.18 Phase Shift Keying (PSK)

PSK หรือ Phase Shift Keying เป็นวิธีการมอดูเลตแบบหนึ่งที่น่าสนใจเกี่ยวกับการมอดูเลตทางเฟส (Phase Modulation) โดยการมอดูเลตแบบ PSK นี้ จะใช้ขนาดของสัญญาณข้อมูลข่าวสารไปทำให้เฟสของคลื่นพาหะ (carrier) เปลี่ยนแปลงไป โดยสัญญาณข้อมูลข่าวสารจะเป็นสัญญาณดิจิทัล และคลื่นพาหะจะเป็นสัญญาณอะนาล็อก โดยทั่วไปแล้วการกำหนด phase นั้นจะวัดเทียบกับ phase ของคลื่นพาหะ เช่น Binary phase shift keying (BPSK) จะมี phase เปลี่ยนแปลงไป 2 แบบ คือ 0 องศา และ 180 องศาเมื่อเทียบกับ Phase ของคลื่นพาหะ




รูปที่ 2.11 แสดงการ Modulate แบบ BPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.19 สเปกตรัมที่เกิดขึ้นจากการมอดูเลตแบบ PSK

สเปกตรัมของ PSK สามารถหาได้โดยง่ายถ้าเรารู้สเปกตรัมของสัญญาณข้อมูลทางดิจิทัล โดยการมอดูเลตแบบ PSK นั่นก็คือการนำเอาสัญญาณข้อมูลทางดิจิทัลไปคูณกับคลื่นพาห์ส่งผลให้สเปกตรัมที่เกิดขึ้นจะเป็นการสะท้อนสเปกตรัมของสัญญาณดิจิทัลขณะใดขณะหนึ่ง ไปอยู่แต่ละข้างของสัญญาณคลื่นพาห์ บางครั้งเราเรียก สเปกตรัม ที่เกิดขึ้นนี้ว่า Double Side Band Spectrum ดังภาพ



รูปที่ 2.12 แสดง สเปกตรัม ที่เกิดขึ้นจากการ Modulate แบบ PSK

2.1.20 Multi-Level Digital Modulation

Multi-Level Digital Modulation เป็นเทคนิคที่ใช้ลดแบนด์วิธของการส่งผ่านสัญญาณ โดยให้ 1 symbol (phase, amplitude หรือ frequency) แทนด้วยข้อมูลมากกว่า 1 บิต ซึ่งต่างจาก BPSK ซึ่ง 1 symbol แทนด้วย 1 บิต เช่น Phase 0 องศา แทนข้อมูลทางดิจิทัลเป็น 0 และ Phase 180 องศาแทนข้อมูลทางดิจิทัลเป็น 1 ในการที่จะให้ Symbol 1 Symbol แทนข้อมูลหลายบิตนั้น จำเป็นต้องใช้จำนวน symbol state ที่เพิ่มขึ้น ซึ่งเป็นไปตามกฎของ M-ary เช่นต้องการให้ 1 Symbol ใช้แทนข้อมูลทางดิจิทัล 2 บิต ก็ต้องใช้จำนวน Symbol State 4 Symbol State เพื่อแทนข้อมูลทางดิจิทัลจำนวน 2 บิต อย่างไรก็ตาม จำนวน symbol state ที่เพิ่มขึ้นนั้น แนนอนว่า ความหนาแน่นต่อสัญญาณรบกวนจะลดลงด้วย

2.1.21 M-ary Phase Shift Keying (M-ary PSK)

Quadrature Phase Shift Keying (QPSK) หรือ 4-Phase Shift Keying เป็นอีกรูปแบบหนึ่งของ Multi-Level Digital Modulation ซึ่ง QPSK นั้นจะมีเฟสของเอาต์พุตที่แตกต่างกันอยู่ 4 สถานะ ดังนั้นเราจึงต้องมีอินพุตที่แตกต่างกัน 4 สถานะเช่นกัน แต่สัญญาณดิจิทัลที่นำมาเป็นอินพุตของ QPSK นั้นเป็นสัญญาณ Binary ซึ่งมีเงื่อนไขเพียง 0 และ 1 เท่านั้น ดังนั้นถ้าเราต้องการอินพุตที่แตกต่างกันถึง 4 สถานะ (symbol state) จำนวนบิตของอินพุตจะเป็น

จาก

$$M = 2^n \quad \text{symbol state}$$

ให้ $M = 4$ เราจะ ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$4 = 2^N$$

เราจะได้ N มีค่าเท่ากับ 2 บิต

เพราะฉะนั้นจะได้จำนวนบิตของอินพุต คือ 2 บิต ดังนั้นถ้าจำนวนบิตของอินพุตเป็น 2 บิต จะมี 4 สถานะ (symbol state) ที่เป็นไปได้คือ 00,01,10 และ 11

ดังนั้นสำหรับ QPSK เมื่อเราต้องการเอาท์พุต 4 สถานะ (Symbol State) จึงต้องมีอินพุต 4 สถานะ (Symbol State) โดยแต่ละสถานะจะมีจำนวน 2 บิต ซึ่งเรียกว่า ไคบิต (Dibits)

วิธีการ Modulate สัญญาณแบบ QPSK



รูปที่ 2.13 แสดง Block Diagram การ Modulate แบบ QPSK

ตามรูป Block Diagram สัญญาณอินพุตจำนวน 2 บิต (Dibit) จะถูกส่งเรียงเข้าสู่วงจร Serial to Parallel Converter ซึ่งจะทำหน้าที่แยกบิตของสัญญาณอินพุต โดยสัญญาณอินพุตจะถูกแยกออกมาพร้อมๆกัน โดยบิตแรกจะถูกแยกออกไปทาง I channel ส่วนบิตที่สองจะถูกส่งไปที่ Q channel จากนั้นบิตที่ไปทาง I channel จะถูกมอดูเลตกับสัญญาณคลื่นพาห้ที่มีเฟสเดียวกัน ($I = \text{Inphase}$) กับ Reference Oscillator ส่วนบิตที่ไปทาง Q channel จะถูกมอดูเลตกับคลื่นพาห้ที่ถูก Shift Phase ไป 90 องศา ($q = \text{Quadrature}$) แล้วนำเอาท์พุตที่ได้ทาง CH I และ CH Q มารวมกัน ผลที่ได้คือสัญญาณ QPSK ที่มีเฟสเปลี่ยนแปลงไป 4 เฟสตามการเปลี่ยนแปลงลอจิกของ CH I และ CH Q ถ้าให้ V^+ แทน ลอจิก "1" ส่วน V^- แทนด้วย ลอจิก "0" แล้วจะได้ว่า

จากรูป Block Diagram เมื่อสัญญาณ QPSK เข้ามาจะถูกส่งไปยังวงจร Multiplier ซึ่งจะทำการคูณสัญญาณทั้งทาง CH I และ CH Q กับสัญญาณคลื่นพาห์ โดยสัญญาณคลื่นพาห์ที่เครื่องรับนี้จะได้จาก การตรวจจับมาจากสัญญาณ QPSK และทำการกู้สัญญาณคลื่นพาห์กลับคืนมาโดยวงจร Carrier Recovery และ สัญญาณคลื่นพาห์ที่เครื่องรับสร้างขึ้นนี้ จะต้องมีความถี่และเฟสเท่ากับความถี่และเฟสของคลื่นพาห์จากเครื่องส่ง สัญญาณที่ถูกคีมอดูเลตออกมาทางเอาท์พุทของวงจรคูณทั้งทาง CH I และ CH Q นั้นจะยังคงมีสัญญาณชานซ์ผสมอยู่ แต่เราต้องการเฉพาะ ไฟกระแสดตรง (DC) เท่านั้น ดังนั้นเราจึงต้องนำสัญญาณที่ถูกคีมอดูเลตนี้มาผ่านวงจรความถี่ต่ำผ่าน (Low Pass Filter) เพื่อขจัดสัญญาณความถี่สูงออก ให้เหลือเฉพาะสัญญาณไฟตรงเท่านั้น แต่สัญญาณที่ผ่านวงจร Low Pass Filter นั้นอาจจะยังไม่เป็น ไฟตรงซะเลยทีเดียวเนื่องจากการออกแบบวงจร Low Pass Filter อาจกรองความถี่สูงออกไม่หมด หรือ แอมพลิจูดของสัญญาณที่ผ่านวงจร Low Pass Filter มานั้นอาจต่ำเกินไป จึงต้องนำสัญญาณที่ได้ไปผ่านวงจร Comparator เพื่อให้ได้สัญญาณที่เป็นสัญญาณดิจิตอล จริงๆ แล้วจึงนำเอาท์พุทที่ได้ ทั้งทาง CH I และ CH Q ไปเข้าวงจร Parallel to Serial Converter เพื่อทำการรวมบิต แล้วสัญญาณเอาท์พุทที่ออกมาจะเป็น สัญญาณ 2 บิต ซึ่งสามารถเป็นไปได้ 4 รูปแบบคือ 00, 01, 10, 11 ซึ่งจะขึ้นอยู่กับสัญญาณ QPSK ที่รับเข้ามา

2.1.22 Minimum Double-Sided Nyquist Bandwidth ของสัญญาณ QPSK

สำหรับการมอดูเลตแบบ QPSK นั้นเนื่องจากสัญญาณอินพุตนั้นถูกแยกออกไปเป็น 2 Channel ดังนั้นความถี่บิต f_b (Bit Rate) ของแต่ละ Channel จะเท่ากับครึ่งหนึ่งของความถี่บิตทางอินพุต ($f_b/2$) ดังนั้น ความถี่พื้นฐาน (f_0) ที่สูงที่สุดของแต่ละ Channel จะเท่ากับ 1 ส่วน 4 ของความถี่บิตทางอินพุต ($f_0 = f_b/4$) และเมื่อทำการมอดูเลตแล้วสัญญาณเอาท์พุทจะมี Minimum Double-Sided Nyquist Bandwidth เท่ากับ

จาก

$$f_N = 2f_0$$

และ

$$f_0 = \frac{f_b}{4}$$

จะได้

$$f_N = \frac{f_b}{2}$$

จะเห็นว่า มี Minimum Double-Sided Nyquist Bandwidth ของ สัญญาณ QPSK นั้นจะมีค่าเป็นครึ่งหนึ่งของความถี่บิตทางอินพุต ซึ่งต่างจากสัญญาณ BPSK นั้น ซึ่งมี Minimum Double-Sided Nyquist Bandwidth จะมีเท่าเท่ากับความถี่บิตทางด้านอินพุต ดังนั้นทางส่งสัญญาณแบบ QPSK จึงเป็นการลดแบนด์วิธ ลงครึ่งหนึ่ง เมื่อเทียบกับการส่งสัญญาณ แบบ BPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.23 Bandwidth efficiency ของสัญญาณ QPSK

จาก

$$\text{Bandwidth Efficiency} = \frac{\text{information transfer rate (bps)}}{\text{minimum bandwidth (hz)}}$$

จะได้

$$\text{Bandwidth efficiency} = \frac{f_b}{f_b/2} = 2 \text{ bit/cycle}$$

2.2 ทฤษฎีและหลักการของวงจรโดยรวม

2.2.1 แอคทีฟฟิลเตอร์ (Active Filter)

แอคทีฟฟิลเตอร์ทำหน้าที่กรองความถี่สัญญาณเป็นวงจรที่ประกอบด้วยภาคขยาย เช่น Transistor หรือ IC และ Network เลือกความถี่ (Frequency Selective Network) จำพวกตัวต้านทาน ตัวเก็บประจุ วงจรให้ผ่านได้เฉพาะ สัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น (Block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่ output

1. Filter ชนิด Analog หรือ Digital
2. Filter ประเภท Active หรือ Passive
3. Filter ย่านความถี่เสียง (Audio Frequency) หรือย่านความถี่วิทยุ (Radio Frequency)

Analog Filter ออกแบบมาเพื่อใช้กับสัญญาณ Analog ส่วน digital filter ใช้งานกับสัญญาณ digital โดยอาศัยเทคนิคทาง Analog มาช่วย ถ้าคำนึงถึงชิ้นส่วน (Element) ที่นำมาประกอบกันเป็นวงจร Filter แบ่งออกเป็น Active และ Passive ชิ้นส่วนที่วงจรใช้ใน Passive Filter ได้แก่ ค่าความต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำ ส่วน Active Filter ประกอบด้วยตัวขยายสัญญาณจำพวก Transistor หรือ IC ในรูป Op-Amp และตัวต้านทาน ตัวเก็บประจุ ทำงานร่วมกัน ตัวต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำ ถือได้ว่าเป็นชิ้นส่วนประเภท Passive Element การจะเลือกใช้ชิ้นส่วนใดนั้น ขึ้นอยู่กับย่านความถี่ของสัญญาณที่ต้องการให้วงจร Filter ทำงาน ยกตัวอย่างเช่น RC Filter ใช้กับย่านความถี่เสียงในย่านความถี่ต่ำหรือในขณะที่ IC Filter จะใช้ในย่านความถี่วิทยุหรือย่านความถี่สูง

ข้อดีของ Active Filter ที่เหนือกว่า Passive Filter

1. การปรับอัตราขยายและปรับความถี่เป็นอิสระต่อกันเราสามารถจัดค่าอัตราขยายของ Op-Amp ขดเซกกับอัตราลดทอนสัญญาณของวงจร RC หรือเพิ่มอัตราขยายของวงจรทั้งหมดด้วยการจัดค่าชิ้นส่วนอุปกรณ์ ในส่วนของวงจรขยาย Op-Amp และการปรับเปลี่ยนความถี่ก็อยู่ที่ค่า RC ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และเผยแพร่ข้อมูลนี้อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ไม่มีปัญหา Loading จากการที่ Op-Amp มีคุณสมบัติของ Input Impedance สูง และ Output Impedance ต่ำ วงจร Active Filter อาศัย Op-Amp จึงไม่เกิดปัญหาการ Loading กับ Output และ Input ของวงจร ณ จุดที่นำ Active Filter เข้าไปต่อรวม


3. ราคาถูกกว่าเนื่องจาก Active Filter มีราคาถูกกว่า Passive Filter เพราะไม่ต้องอาศัยตัวเหนี่ยวนำที่มีราคาแพง และยังใช้ Op-Amp ซึ่งในปัจจุบันราคาถูกมาก

เราแบ่ง Active Filter ตามลักษณะการทำงานออกเป็น 5 ชนิด

- กรองความถี่ต่ำ (Low Pass Filter)
- กรองความถี่สูง (High Pass Filter)
- กรองช่วงความถี่ (Band Pass Filter)
- กำหนดช่วงความถี่ผ่าน (Band Reject หรือ Band Stop Filter)
- ความถี่ผ่านตลอด (All Pass Filter)

Filter เหล่านี้อาศัยตัวต้านทานและตัวเก็บประจุเป็น Passive Element ทำงานร่วมกับ Active Element จำพวก Op-Amp อาศัย IC ที่มีคุณสมบัติ High Speed ที่มี Slew Rate สูง และ Unity Gain Bandwidth สูงๆ เช่น LM318 หรือ ICL8017 จะช่วยให้วงจรมีคุณสมบัติด้านความถี่และอัตราการขยายของ Filter ดีขึ้น

Frequency Response ของ Filter ทั้ง 5 ชนิด แสดงดังรูปที่ 2.18 เส้นประแสดงถึงการตอบสนองที่เป็นอุดมคติในทางทฤษฎี ส่วนเส้นคอบสนอง ในทางปฏิบัติแสดงด้วยเส้นทึบ



รูปที่ 2.16 แสดง Frequency Response ของวงจร Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.16 (a) แสดงการตอบสนองความถี่ของวงจรกรองความถี่ต่ำมีขนาดของเกน (Gain) คงที่ จาก ความถี่ 0 Hz ถึงความถี่ High Cutoff (f_H) ค่าของแบนวิธ (Bandwidth) จึงเท่ากับ f_H ที่ f_H หรือ ตำแหน่งความถี่ High Cutoff นั้นเกนจะลดลง 3 dB และความถี่มากกว่า f_H นั่นคือ $f > f_H$ อัตราขยาย หรือ gain ของวงจรจะลดลงทุกขณะอย่างต่อเนื่องตามความถี่ของสัญญาณ input ที่เพิ่มขึ้น ช่วงของความถี่ระหว่าง 0- f_H Hz เรียกว่า ช่วงผ่าน (Pass Band) ส่วนช่วงที่ความถี่สูงกว่า f_H ขึ้นไปซึ่งการลดทอนของสัญญาณลงทุกขณะเรียกว่า ช่วงหยุด (Stop Band) จากการตอบสนองที่เป็นอุดมคติในเส้นประแสดงให้เห็นว่า Filter ที่เป็นอุดมคติจะมีความสูญเสีย(Loss) เป็นศูนย์ตลอดช่วงผ่านและมีความสูญเสียเป็นอนันต์ในช่วงหยุด แต่สภาพความเป็นจริงในทางปฏิบัติ มิได้เป็นเช่นนั้น เพราะ โครงข่ายวงจรชนิดเส้น (Linear Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตามเราอาจสร้างเส้นตอบสนองในทางปฏิบัติตามเส้นทึบให้ใกล้เคียงกับการตอบสนองที่เป็นอุดมคติตามเส้นประได้เช่นกัน โดยอาศัยเทคนิคการออกแบบวงจรเป็นพิเศษเข้าช่วย ประกอบด้วยชิ้นส่วนอุปกรณ์เช่นตัวความต้านทานและตัวเก็บประจุที่มีค่าถูกต้องแม่นยำหรือมีค่าผิดพลาดน้อยที่สุดและใช้ Op-Amp ชนิดความเร็วสูง

รูปแบบของ Filter ที่นิยมนำกันมาใช้มากในทางปฏิบัติซึ่งให้เส้นตอบสนองประมาณใกล้เคียงทางทฤษฎีได้แก่ Butterworth Filter ให้คุณลักษณะของทั้งช่วงผ่านและช่วงหยุด ในลักษณะค่อนข้างเรียบ บางโอกาสจึงเรียกว่า Flat Filter สำหรับ Chebyshev Filter มีคุณลักษณะช่วงผ่าน เป็น Ripple และช่วงหยุดเป็น Flat ส่วน Caur Filter ให้ทั้งช่วงผ่านและช่วงหยุดเป็น Ripple ทั้งคู่ ซึ่งการออกแบบและความยุ่งยากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูป 2.16 (b) เป็นเส้นตอบสนองวงจรกรองความถี่สูง เมื่อให้ f เป็นความถี่ใดๆและ f_L เป็น Low Cutoff Frequency แล้วช่วงหยุดจะอยู่ที่ $0 < f < f_L$ และช่วงของช่วงผ่านอยู่ที่ $f > f_L$

รูป 2.16 (c) แสดงการตอบสนองของกำหนดช่วงผ่าน มีเส้นโค้งคุณลักษณะตรงข้ามกับกรองช่วงผ่าน กล่าวคือ ช่วงหยุด อยู่ระหว่างความถี่คัทออฟ 2 จุดคือ f_H กับ f_L และมีช่วงผ่าน 2 ช่วงอยู่ระหว่างความถี่ $f > f_H$ และ $0 < f < f_L$ อาจเรียก Band Reject Filter ว่า Band Stop Filter หรือ Band Elimination Filter ก็ได้ ค่าแบนด์วิธของช่วงหยุดเท่ากับ $f_H - f_L$ และตำแหน่งกึ่งกลางของช่วงหยุดเป็นความถี่ ความถี่กึ่งกลางหรือ f_0


รูป 2.16 (d) แสดงการตอบสนองความถี่ของวงจรกรองความถี่ช่วง ช่วงผ่านอยู่ระหว่าง 2 ความถี่Cutoff ได้แก่ High Cutoff Frequency (f_H) และ Low Cutoff Frequency (f_L) ซึ่งเป็นตำแหน่งที่เกนลดลง 3 dBและช่วงช่วงหยุดมี 2 ช่วงที่ $0 < f < f_L$ กับ $f > f_H$ โดยที่ $f_H > f_L$ ค่า แบนด์วิธ ของ Band Pass Filter เท่ากับ $f_H - f_L$ และความถี่ตรงกลาง(Center Frequency) อยู่ที่ความถี่ f_0 ปรากฏที่ตำแหน่งกึ่งกลางช่วง (Pass Band Gain) พอดี

2.2.2 เฟสล็อกลูป (Phase Lock Loop)

เฟสล็อกลูป เป็นอิเล็กทรอนิกส์เซอร์โว ซึ่งหมายถึงควบคุมออสซิลเลเตอร์ให้ผลิตความถี่ล็อกหรือซิงค์กับความถี่ของสัญญาณที่เข้ามา เมื่อเฟสของความถี่จากออสซิลเลเตอร์เปลี่ยน แสดงว่าสัญญาณที่เข้ามาเปลี่ยนไป เอาท์พุทจากเฟสดีเทคเตอร์จะมีค่าเพิ่มขึ้นหรือลดลง ควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรงและล็อกกับสัญญาณที่เข้ามาคั้งนั้น โวลต์เตจเฉลี่ยที่ได้รับจากเฟสดีเทคเตอร์ไปควบคุมออสซิลเลเตอร์ จึงเป็นฟังก์ชันของความถี่ของสัญญาณที่เข้ามา อาทิเช่นหากมีสัญญาณที่เข้ามาเป็น FM (Frequency Modulation) แล้วเอาท์พุทที่ได้จากเฟสดีเทคเตอร์ผ่าน วงจรรองความถี่ต่ำจะเป็นสัญญาณที่ถูกทำการดีมอดูเลทคั้งนั่นเอง

2.2.2.1 หลักการของเฟสล็อกลูป

หลักการเบื้องต้นของเฟสล็อกลูปก็มาจากระบบการป้อนกลับ ซึ่งประกอบด้วยส่วนสำคัญสามส่วนดังบล็อกไดอะแกรมในรูปที่ 2.19 คือ เฟสดีเทคเตอร์ (Phase Detector) ,กรองความถี่ต่ำและ Voltage Control Oscillator (VCO)



รูปที่ 2.17 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกลูป

ในขณะที่ไม่มีความถี่ป้อนเข้ามา V_d จะเท่ากับศูนย์และ VCO จะผลิตความถี่แบบที่เรียกว่า Free-running เท่ากับ f_o เมื่อมีอินพุท V_s ป้อนเข้ามาที่มีความถี่เท่ากับ วงจรเฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO ถ้า f_s และ f_o แตกต่างกันได้ V_e (Error Voltage) จากเอาท์พุทของเฟสดีเทคเตอร์ผ่านกรองความถี่ต่ำ V_d ไปเข้า VCO ปรับความถี่ f_o ให้เท่ากับ f_s และเมื่อ f_o เท่ากับ f_s ก็คือสภาวะล็อกหรือซิงค์เอาท์พุทจากเฟสดีเทคเตอร์ V_e จะเป็นศูนย์ และ V_d ก็เท่ากับศูนย์อีกด้วย


ในเรื่องเฟสล็อกลูป มีค่าที่มักจำสับสนกันบ่อยๆ คือคำว่า Lock Range กับคำว่า Capture Range ซึ่งมีความหมายแตกต่างกันดังนี้

Lock Range หมายถึงย่านความถี่ที่ใกล้เคียงกับ f_o ซึ่งเฟสล็อกลูปยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าของ Lock Range จะลดลงเมื่ออัตราขยายทั้งหมดของเฟสล็อกลูปลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Capture Range หมายถึง บริเวณแถบความถี่ที่ใกล้เคียงกับ f_0 ที่เฟสล็อกคูลเริ่มล็อกกับ สัญญาณที่เข้ามา ค่าของ Capture Range ขึ้นอยู่กับแบนด์วิดธ์ของวงจรกรองความถี่ต่ำคือจะลดลงหากแบนด์วิดธ์แคบ และโดยปกติ Capture Range จะมีค่าน้อยกว่า Lock Range

เพื่อให้เข้าใจคำว่า Lock Range กับ Capture Range ง่ายขึ้น ลองพิจารณาจากรูปที่ 2.20 ซึ่งแสดงถึงคุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อกคูล



รูปที่ 2.18 แสดงคุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อกคูล

จากส่วนบนของรูปที่ สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆ เปลี่ยนไปจากต่ำไปสูง ตอนแรกจะยังไม่มีอะไรเกิดขึ้น และ V_d เท่ากับศูนย์ จนกระทั่งความถี่ของสัญญาณที่เข้ามา f_s ซึ่งเป็นความถี่ต่ำสุดของ Capture Range ทำให้เฟสล็อกคูลเริ่มล็อกกับ f_s และ V_d มีค่าเป็นลบเพื่อปรับ VCO ให้ f_0 เท่ากับ f_s แต่ในที่นี้เราสมมติว่า f_s เปลี่ยนไปเรื่อยๆ ซึ่งจะทำให้ค่าของ V_d เป็นลบน้อยลง

จนกระทั่ง $f_s = f_0$ ทำให้ V_d เท่ากับศูนย์จากนั้น V_d จะเริ่มเป็นบวก และมากขึ้นเรื่อยๆ จนกระทั่ง $f_s = f_2$ ซึ่งเป็นความถี่สูงสุดของ Lock Range จะทำให้หลุดจากการล็อก และ V_d เท่ากับศูนย์

ในทางกลับกัน ถ้า f_s เปลี่ยนจากสูงลงมาต่ำ ให้พิจารณารูปที่ ส่วนล่างเฟสล็อกคูลจะเริ่มล็อกเมื่อ $f_s = f_3$ ซึ่งเป็นค่าสูงสุดของ Capture Range ทำให้ V_d มีค่าเป็นบวกทันที เมื่อ f_s ลดลงจน $f_s = f_0$ จะได้ V_d เท่ากับศูนย์ แล้วมีค่าเป็นลบมากขึ้นเรื่อยๆจนกระทั่ง ซึ่งเป็นค่าต่ำสุดของ Lock Range จะทำให้ f_s หลุดจากการล็อกของเฟสล็อกคูล และ V_d กลับเป็นศูนย์อีกครั้ง เราจึงสรุปได้ว่า


2.2.2.2 การเพิ่มความถี่ของ clock โดยใช้ Phase Lock Loop

ภายใน IC ของ Phase Lock Loop จะประกอบด้วยส่วนสำคัญ 2 ส่วนคือ

1. Phase Detector ทำหน้าที่เปรียบเทียบเฟสของอินพุต และเฟสของเอาต์พุตของ VCO ถ้าเฟสของทั้งสองต่างกันจะเกิดพัลส์ที่เอาต์พุตของเฟสดีเทคเตอร์
2. Voltage Control Oscillator ทำหน้าที่ผลิตความถี่ตามระดับของโวลเตจที่ป้อนเข้ามา ในการต่อเฟสล็อกทำให้เป็นวงจรภายนอกเพิ่มเติมอีก 2 วงจรคือ
 - 1) Low Pass Filter ทำหน้าที่เปลี่ยนจากพัลส์ที่เอาต์พุตของเฟสดีเทคเตอร์ ให้เป็นระดับโวลเตจเพื่อป้อนให้กับ VCO โดยใช้หลักการกรองความถี่
 - 2) วงจรหารความถี่ เป็นวงจรหลักที่สำคัญที่เปลี่ยนจากเฟสล็อกให้ป้อนเป็นวงจรเพิ่มความถี่การทำงาน

เมื่อมีสัญญาณพัลส์เข้ามา วงจรเฟสจะทำการเปรียบเทียบความแตกต่างของพัลส์กับพัลส์อีกด้านหนึ่งจากพัลส์ดีเทคเตอร์ จะได้รับความแตกต่างของพัลส์ออกมาค่าหนึ่ง เกิดเป็นพัลส์เล็กๆที่เอาต์พุตของเฟสดีเทคเตอร์

วงจรกรองความถี่ต่ำจะทำหน้าที่กรองความถี่ของพัลส์จากวงจรดีเทคเตอร์ ให้เป็นระดับโวลเตจค่าหนึ่ง เพื่อนำไปสร้างความถี่โดยใช้ VCO (Voltage Control Oscillator) จะทำหน้าที่สร้างความถี่ขึ้นมาจากระดับแรงดันทันทีที่ได้รับจากวงจรกรองความถี่ต่ำ ซึ่งโวลเตจนี้จะแปรผันตามพัลส์เอาต์พุตของพัลส์ดีเทคเตอร์



รูปที่ 2.19 บล็อกไดอะแกรมของวงจรเพิ่มความถี่โดยใช้เฟสล็อก

วงจรหาร N ทำหน้าที่หารความถี่ที่ Voltage Control Oscillator ผลิตออกมา เพื่อให้ได้ความถี่ออกมาให้เท่ากับความถี่ที่เข้ามาที่อินพุตของวงจร เพื่อทำการเปรียบเทียบเฟสกัน

จากที่เอาท์พุทของวงจรหาร N จะต้องมีค่าเท่ากับอินพุทของวงจร ดังนั้น Voltage Control Oscillator จึงต้องผลิตความถี่ที่สูงกว่าความถี่ที่ป้อนเข้ามาที่อินพุทของเฟสล็อกเทคเตอร์จำนวน N เท่า จึงเปรียบเสมือนว่าวงจรเฟสล็อกสามารถสร้างความถี่สูงขึ้นกว่าความถี่อินพุทเป็นจำนวน N เท่า

2.3 การสื่อสารข้อมูล (DATA COMMUNICATION)

คำว่า “data” หมายถึงข้อมูล และคำว่า “communication” หมายถึงการติดต่อสื่อสาร รวมแล้วคำว่า “data communication” แปลว่าการสื่อสารข้อมูล ซึ่งหมายถึงการแลกเปลี่ยนข้อมูลกันระหว่างอุปกรณ์ 2 ชนิด โดยมีการส่งสัญญาณแบบอิเล็กทรอนิกส์ ข้อมูลในที่นี้มักได้แก่ข้อมูลดิจิทัลที่มีค่า “0” และ “1” อุปกรณ์สื่อสารข้อมูลที่ใช้กันมากได้แก่ระบบคอมพิวเตอร์ ซึ่งมักจะประกอบด้วยคอมพิวเตอร์และเทอร์มินัลเป็นอุปกรณ์หลัก การจะทำการสื่อสารประสบผลสำเร็จนั้น ผู้ส่งสารและผู้รับสารต้องทำความเข้าใจร่วมกัน เช่น ทิศทางในการส่งข้อมูลสัญลักษณ์ที่ใช้ อัตราความเร็วที่ใช้ในการถ่ายเทข้อมูล เป็นต้น โดยทั่วไปการสื่อสารข้อมูลหมายถึง วิธีการที่มีประสิทธิภาพที่รวมเอาการประมวลผลและการส่งข้อมูลเข้าด้วยกัน โดยใช้การสื่อสารเชื่อมโยงระหว่างหน่วย อินพุท / เอาต์พุท (input / output) ที่อยู่ห่างไกลกัน ระบบที่ถูกสร้างขึ้นมาเพื่อการสื่อสารข้อมูลเรียกว่า ระบบสื่อสารข้อมูล (data communication system)

2.3.1 ทิศทางการถ่ายทอดสัญญาณ

อุปกรณ์สื่อสารที่นำมาใช้งานร่วมกับสายสัญญาณจะเป็นตัวบังคับให้ข้อมูลถูกถ่ายทอดออกไปยังเป้าหมายที่ต้องการ การถ่ายทอดหรือการที่ข้อมูลถูกส่งออกไปทางสายสื่อสารจะต้องได้รับการกำหนดขั้นตอนที่แน่นอนเพื่อที่ผู้ส่งจะได้ทราบว่าเมื่อใดจึงจะส่งข้อมูลออกไป และส่งออกไปอย่างไร ส่วนทางผู้รับก็จะได้ทราบว่าข้อมูลจะมาถึงเมื่อใดและจะนำข้อมูลไปใช้ได้อย่างไร การกำหนดขั้นตอนเหล่านี้สามารถควบคุมด้วยในหลายระดับ ในระดับต่ำสุดที่ติดต่อกับอุปกรณ์โดยตรงมีวิธีการควบคุมทิศทางการส่งข้อมูล (Transmission Direction) ตามวิธีคือ แบบทิศทางเดียว แบบกึ่งสองทิศทาง และแบบสองทางสมบูรณ์


2.3.1.1 การถ่ายทอดสัญญาณแบบทิศทางเดียว

การควบคุมทิศทางการส่งข้อมูลแบบทิศทางเดียว (Simplex Transmission) ยอมให้มีการส่งข้อมูลจากผู้ส่งไปยังผู้รับเท่านั้น ทางฝั่งผู้รับไม่สามารถส่งข้อมูลย้อนกลับมายังผู้ส่งได้ การไหลของน้ำออกทางท่อประปาเป็นตัวอย่างที่ชัดเจน ท่อประปาเปรียบเสมือนสายสื่อสารโดยมีก๊อกเป็นอุปกรณ์สื่อสาร และน้ำคือข้อมูลที่ถูกส่งออกมาจากโรงผลิตน้ำประปา จะเห็นได้ว่าเมื่อผู้ใช้น้ำไปเปิดก๊อกน้ำ น้ำก็จะไหลออกมาซึ่งจะหยุดก็ต่อเมื่อปิดก๊อกหรือโรงผลิตน้ำประปาหยุดส่งน้ำ ส่วนผู้ใช้น้ำประปาเองก็ไม่สามารถที่จะส่งน้ำกลับไปยังโรงผลิตน้ำประปาได้ การส่งข้อมูลไปแบบทิศทางเดียวก็มีวิธีทำงานเช่นเดียวกัน เช่น จอภาพ CRT เชื่อมต่อเข้ากับโฮสต์แบบทิศทางเดียว ข้อมูลจากโฮสต์จะถูกส่งมาแสดงบนจอภาพได้ แต่ตัวจอภาพเองไม่สามารถส่งข้อมูลใดๆ กลับไปยังโฮสต์ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1.2 การถ่ายทอดสัญญาณแบบกึ่งสองทิศทาง

การถ่ายทอดสัญญาณแบบกึ่งสองทิศทาง (Half-Duplex Transmission) ยินยอมให้ผู้ส่งสามารถส่งข้อมูลไปยังผู้รับได้และผู้รับก็สามารถส่งข้อมูลกลับมายังผู้ส่งข้อมูลได้เช่นกัน แต่มีเงื่อนไขว่าทั้งผู้ส่งและผู้รับจะส่งข้อมูลพร้อมกันไม่ได้ ตัวอย่างได้แก่การใช้วิทยุสื่อสารของตำรวจ หรือวิทยุสื่อสารใช้งานทั่วไป (CB Radio) ทั้งผู้ที่อยู่ที่บ้านและผู้ที่อยู่ในรถยนต์สามารถพูดไปยังอีกฝ่ายหนึ่งได้แต่จะพูดพร้อมกันไม่ได้ คือในขณะที่ฝ่ายหนึ่งเป็นผู้พูด อีกฝ่ายหนึ่งจะต้องเป็นผู้ฟัง ในระบบนี้ ไม่มีการบังคับอย่างชัดเจนว่าฝ่ายใดจะพูด ดังนั้นในการใช้งานจริงจึงต้องอาศัยประสบการณ์ของผู้ใช้งานเป็นสำคัญมิฉะนั้นก็อาจจะมีแต่ผู้พูดไม่มีใครยอมเป็นผู้ฟัง ในการสื่อสารข้อมูล จะไม่เกิดการแย่งกันส่งข้อมูลเด็ดขาด เนื่องจากการสื่อสารจะต้องมีโพรโทคอล (Protocol) หรือกฎการสื่อสารข้อมูลเป็นตัวบังคับ



รูปที่ 2.20 การถ่ายทอดสัญญาณแบบกึ่งสองทิศทาง

ระบบสื่อสารข้อมูลหลายระบบรวมทั้งระบบเครือข่ายเฉพาะบริเวณส่วนใหญ่ใช้วิธีการถ่ายทอดข้อมูลแบบกึ่งสองทิศทาง อย่างไรก็ตาม กระบวนการสับทิศทาง การรับ-ส่งข้อมูลรวมทั้งกระบวนการประมวลผลในส่วนอื่นๆ นั้นรวดเร็วมากจนผู้ใช้ไม่สามารถสังเกตเห็นการเปลี่ยนแปลงได้

2.3.1.3 การถ่ายทอดสัญญาณแบบสองทิศทางสมบูรณ์

การถ่ายทอดสัญญาณแบบสองทิศทางสมบูรณ์ (Full-duplex Transmission) ยินยอมให้ทั้งฝ่ายผู้ส่งและผู้รับข้อมูลสามารถส่งข้อมูลไปยังอีกฝ่ายหนึ่งได้ตลอดเวลา วิธีการนี้จึงใช้ประโยชน์จากการสื่อสารข้อมูลอย่างเต็มที่ ข้อจำกัดเพียงประการเดียวคือเครื่องคอมพิวเตอร์จะต้องมีความสามารถในการรับและส่งข้อมูลได้อย่างเต็มที่ในเวลาเดียวกัน นอกจากนี้สื่อที่เลือกใช้ต้องมีช่องสื่อสาร 2 ช่อง ช่องหนึ่งสำหรับส่งข้อมูลและอีกช่องหนึ่งสำหรับรับข้อมูลช่องสื่อสารแบบ RS-232 สามารถรองรับการทำงานแบบนี้ได้เพราะมีขาเชื่อมต่อสำหรับการสื่อสารอยู่สองชุดที่แยกจากกัน

ระบบโทรศัพท์ก็เป็นตัวอย่างหนึ่งของการสื่อสารที่เกิดขึ้นทั้งแบบกึ่งสองทิศทางและแบบสองทิศทางสมบูรณ์ ในกรณีที่ใช้โทรศัพท์ภาพในเขตเมืองเดียวกัน (รหัสเมืองเหมือนกัน) จะเป็นแบบสองทิศทางสมบูรณ์ ดังนั้นผู้ใช้โทรศัพท์ทั้งสองสามารถที่จะพูดออกมาพร้อมๆ กันเสียงพูดของแต่ละฝ่ายจะไปดังที่โทรศัพท์ของอีกฝ่ายหนึ่ง แม้ว่าในทางปฏิบัติอาจจะไม่มีใครทำอย่างนี้แต่ก็สามารถทำได้อย่างแน่นอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 รูปแบบการถ่ายทอคสัญญาณ

รูปแบบการถ่ายทอคสัญญาณ

การถ่ายทอคข้อมูลออกไปนั้นอาจถูกส่งไปครั้งละตัวอักษร(หมายถึงหนึ่ง ไบท์) หรือครั้งละบิทก็ได้ขึ้นอยู่กับรูปแบบในการถ่ายทอคสัญญาณ(Transmission Mode) ซึ่งมีอยู่สองแบบคือ แบบอนุกรม และแบบขนาน

2.3.2.1 การถ่ายทอคสัญญาณแบบอนุกรม


การถ่ายทอคสัญญาณแบบอนุกรม(Serial Transmission)มองเห็นข้อมูลในลักษณะของกระแสบิต(Bit Stream)คือไม่มีการแบ่งข้อมูลเป็นไบท์หรือหน่วยอื่นใด การถ่ายทอคข้อมูลจึงจะเกิดขึ้นทีละบิตต่อเนื่องกัน ไปด้วยสายสัญญาณเพียงเส้นเดียวจนกว่าจะหมด ดังแสดงในรูป 5-18 ทางฝั่งผู้ส่งจะต้องทำให้ข้อมูลที่จะส่งรวมทั้งข้อมูลสำหรับการควบคุมทั้งหมดรวมเป็นกระแสบิตชุดเดียวกันแล้วส่งออกมาทีละบิตจนครบทุกบิต ทางฝั่งผู้รับก็จะรับข้อมูลเข้ามาทีละบิตซึ่งจะต้องมีโปรแกรมหรืออุปกรณ์ส่วนอื่นนำข้อมูลที่รับเข้ามา ไปรวมเป็นไบท์เพื่อแปลความหมายอีกต่อหนึ่ง วิธีการนี้เป็นวิธีการถ่ายทอคสัญญาณพื้นฐานที่สำคัญแบบหนึ่งตัวอย่างอุปกรณ์ที่ส่งข้อมูลแบบอนุกรม ได้แก่ โมเด็ม ซึ่งต่อเข้ากับเครื่องคอมพิวเตอร์ผ่านสายอนุกรม (Serial Cable) เข้าทางพอร์ตอนุกรม(serial port)ซึ่งเป็นอุปกรณ์แบบ RS-232 ที่ได้รับการออกแบบมาให้ส่งข้อมูลแบบอนุกรมโดยเฉพาะ



รูปที่ 2.21 แสดง การถ่ายทอคสัญญาณแบบอนุกรม

2.3.2.2 การถ่ายทอคสัญญาณแบบขนาน

การถ่ายทอคสัญญาณแบบขนาน(Parallel Transmission) จัดการส่งข้อมูลออกไปครั้งละหนึ่งตัวอักษรหรือหนึ่ง ไบท์ ดังนั้นถ้าหนึ่งบิทมี 8 บิต ก็จะต้องใช้สายสัญญาณจำนวน 8 เส้น(ไม่รวมสายสัญญาณสำหรับข้อมูลการควบคุมอื่นๆ)เพื่อส่งข้อมูลทั้ง 8 คราวเดียวกัน ดังแสดงในรูป 5-19 การถ่ายทอคข้อมูลด้วยวิธีการนี้จึงมีความรวดเร็วกว่าแบบอนุกรมเป็นอย่างมาก ตัวอย่างอุปกรณ์ที่ใช้วิธีการนี้ได้แก่เครื่องพิมพ์ ซึ่งต่อเข้ากับเครื่องคอมพิวเตอร์ผ่านสายขนาน เข้าทางพอร์ตขนานซึ่งเป็นอุปกรณ์ที่ได้รับการออกแบบให้ส่งข้อมูลแบบขนานโดยเฉพาะ



รูปที่ 2.22 การถ่ายทอดสัญญาณแบบขนาน


เนื่องจากต้องใช้สายจำนวนมากในการสื่อสารระหว่างอุปกรณ์เพียงคู่เดียว การถ่ายทอดข้อมูลวิธีการนี้จึงไม่ได้รับความนิยมนำไปใช้งานมากนัก ยกเว้นสำหรับอุปกรณ์บางอย่าง เช่น เครื่องพิมพ์ ซึ่งการใช้สายหลายเส้นไม่เป็นปัญหามากนักและมีราคาไม่แพงจนเกินไป ปัญหาที่สำคัญอีกประการหนึ่งคือ อัตราการเกิดข้อผิดพลาดของข้อมูลจะสูงกว่าแบบอนุกรมมากจึงทำให้สายชนิดนี้มักจะใช้ในระยะทางสั้นๆ เท่านั้น

2.3.3 การเทียบจังหวะสัญญาณ

ข้อมูลที่กำลังได้รับการถ่ายทอดผ่านสายสื่อสารนั้นไม่ว่าจะเป็นการส่งในรูปแบบใดก็ จะเป็นสัญญาณที่แทนความหมายบิต 0 หรือ บิต 1 นอกจากจะต้องมีการกำหนดรูปแบบของข้อมูลในลักษณะต่าง ๆ ดังที่ได้กล่าวมาแล้ว ขั้นตอนที่สำคัญที่สุดอีกประการหนึ่งคือ การที่ผู้รับข้อมูลจะต้องทราบว่าข้อมูลจะถูกส่งออกมาในจังหวะใด และมีการจัดกลุ่มอย่างไร ผู้รับจึงจะสามารถแปลงสัญญาณที่รับเข้ามาได้อย่างถูกต้องและครบถ้วน ขั้นตอนนี้เรียกว่า การเทียบจังหวะสัญญาณ (Synchronization) ซึ่งในที่นี้แบ่งวิธีการถ่ายทอดสัญญาณออกเป็นสองประเภทคือ แบบ อะซิงโครนัส และแบบ ซิงโครนัส

2.3.3.1 การถ่ายทอดสัญญาณแบบอะซิงโครนัส

การถ่ายทอดสัญญาณแบบอะซิงโครนัส (Asynchronous Transmission) จะส่งข้อมูลออกมาทีละตัวอักษร โดยจะเพิ่มบิตนำหน้า (Start Bit Or Space) และบิตสิ้นสุด (Stop Bit or Mark) เพื่อบอกขอบเขตของตัวอักษร ในกรณีที่มีการตรวจสอบความถูกต้องของข้อมูลก็จะเพิ่มบิตพริตี้ (Parity Bit) เข้ามาด้วย เนื่องจากการส่งข้อมูลเป็นไปทีละตัวอักษร ซึ่งเป็นอิสระต่อกัน ดังนั้นช่วงต่อระหว่างตัวอักษรที่ออกไปจะไม่มีความสัมพันธ์มากนัก นั่นคือตัวอักษรจำนวนหลายตัวอาจถูกส่งติดต่อกันไปโดยไม่เว้นช่วงเลยหรืออาจมีการเว้นช่องว่าง ระหว่างการส่งตัวอักษรแต่ละตัวก็ได้ และช่วงว่างแต่ละช่วงก็มักจะส่งบิตสิ้นสุด (คือบิต 1) ติดต่อกันไปตลอดเวลากว่าจะมีข้อมูลพร้อมส่ง หรือยกเลิกการสื่อสารระหว่างกัน




รูปที่ 2.23 การถ่ายทอคสัญลักษณ์ แบบอะซิงโครนัส

การถ่ายทอคสัญลักษณ์แบบอะซิงโครนัสเป็นวิธีการที่มีประสิทธิภาพต่ำ สมมุติว่าข้อมูลที่ต้องการส่งมีเพียงตัวอักษรเดียว หรือ 8 บิต แต่ข้อมูลที่ส่งออกไปจริงจะต้องเพิ่มบิตเริ่มต้นและบิตสิ้นสุดเข้าไปด้วย กลายเป็นข้อมูลขนาด 10 บิต อย่างไรก็ตาม วิธีการนี้เป็นวิธีการสื่อสารแบบที่ง่ายที่สุดแบบหนึ่งซึ่งยังคงมีใช้งานอยู่ในปัจจุบัน

โมเด็มส่วนใหญ่ที่ใช้กับเครื่องพีซี และเทอร์มินอลอย่างเช่น DEC VT-100 ทำงานแบบอะซิงโครนัสซึ่งมีประสิทธิภาพต่ำ อย่างไรก็ตามอุปกรณ์ในกลุ่มนี้มีขีดความสามารถค่อนข้างจำกัด หรือใช้โปรแกรมประยุกต์ที่ไม่จำเป็นคือใช้ช่องสื่อสารความกว้างมากนัก การทำงานแบบอะซิงโครนัสจึงยังคงสามารถใช้งานได้

2.3.3.2 การถ่ายทอคสัญลักษณ์แบบซิงโครนัส

ข้อมูลกลุ่มหนึ่งประกอบกันเป็นบล็อก (block) ประกอบด้วย 4 ส่วน คือ (1) เรียกว่าตัวอักษรซิงค์ (Synchronous Character ; SYN) จำนวน 3 ตัว (2) ข้อมูลที่ต้องการส่งจำนวนหนึ่ง (3) ชุดข้อมูลควบคุม (Block Control Character) และ (4) ตัวอักษรสิ้นสุดบล็อก (End Of Block Character) ถูกนำมาใช้ในการถ่ายทอคข้อมูลแบบซิงโครนัส (Synchronous Transmission) ซึ่งมีประสิทธิภาพสูงกว่าแบบอะซิงโครนัส ในที่นี้ตัวอักษรซิงค์มีหน้าที่หลัก ขณะส่งข้อมูลสองประการคือเป็นตัวบอกจุดเริ่มต้นของบล็อกข้อมูลและเป็นข้อมูลที่ทางฝั่งผู้รับ ใช้ในการเปรียบเทียบจังหวะการรับข้อมูลของตนเองให้สอดคล้องกับจังหวะการส่งข้อมูลของผู้ส่ง นอกจากนี้ ในกรณีที่ไม่มีกรส่งข้อมูล ผู้ส่งและผู้รับจะแลกเปลี่ยนตัวอักษรซิงค์ระหว่างกันเพื่อประโยชน์คือ ทำให้ทั้งคู่ทราบว่าอีกฝ่ายหนึ่งยังคงทำงานอยู่ตามปกติ และทั้งคู่สามารถเปรียบเทียบจังหวะการทำงานให้ตรงกันเพื่อให้มีความพร้อมในการส่งข้อมูลอยู่ตลอดเวลา



รูปที่ 2.24 การถ่ายทอคสัญลักษณ์แบบซิงโครนัส

การถ่ายทอคแบบซิงโครนัสจะมีประสิทธิภาพที่สูงกว่าแบบอะซิงโครนัสจึงนิยมนำไปใช้บนเครื่องเมนเฟรมคอมพิวเตอร์หรือระบบเครือข่ายวงกว้างที่มีช่องสัญญาณขนาดใหญ่ เช่นสาย T1 อย่างไรก็ตามถ้าข้อมูลมีน้อย การถ่ายทอคแบบอะซิงโครนัสอาจมีความเหมาะสมมากกว่าเนื่องจากมีความซับซ้อนน้อยกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.3.4 มาตรฐานเทอร์มินัลแบบ RS-232

RS-232 หรือ V.24 เป็นมาตรฐานการเชื่อมต่อระหว่างอุปกรณ์รับส่งปลายทาง (Data Terminal Equipment หรือ DTE) กับอุปกรณ์สื่อสารข้อมูล (Data Circuit Terminating Equipment หรือ DCE) เพื่อใช้ในการส่งข้อมูลไบนารี (Binary) แบบอนุกรม โดยที่ RS-232 เป็นมาตรฐานที่กำหนดขึ้นมาจากสมาคมอิเล็กทรอนิกส์ Electronic Industries Association หรือ EIA) ซึ่งเกิดมาด้วยความร่วมมือของ บริษัท Bell ซึ่งเป็นบริษัทผู้ผลิตคอมพิวเตอร์และโมเด็มเพื่อใช้เป็นมาตรฐานในการเชื่อมต่อ ตัวอักษรภาษาอังกฤษของคำว่า "RS"ย่อมาจาก "Recommended Standard" แล้วตามด้วยเลข 3 ตัวและปิดท้ายด้วยตัวอักษรภาษาอังกฤษ A, B, C หรือ D เป็นการแสดงถึงรุ่นที่ได้รับการพัฒนา มาตรฐาน RS-232 ที่สร้างขึ้นโดยองค์การโทรคมนาคมระหว่างประเทศ (Consultative Committee on International Telephone and Telegraph หรือ CCITT) มาตรฐานนี้ในช่วงแรกจะใช้คอนเน็กเตอร์แบบ DB-25 โดยกำหนดความยาวสูงสุดของสายสัญญาณไว้ที่ 50 ฟุต มีระดับสัญญาณตั้งแต่ -3 ถึง -12 โวลต์ แสดงว่าเป็นข้อมูล (Mark) และ +3 ถึง +12 โวลต์ แสดงว่าเป็นช่องว่าง (Space)

มาตรฐาน RS-232 ได้กำหนดรูปแบบของอุปกรณ์รับส่งปลายทางกับอุปกรณ์สื่อสารข้อมูลไว้ว่า อุปกรณ์รับส่งปลายทางจะต้องเป็นอุปกรณ์ที่มีการประมวลผลในตัว เช่น ไมโครคอนโทรลเลอร์ หรือ ไมโครคอมพิวเตอร์ ซึ่งมีความสามารถในการสร้างบิตข้อมูลแบบอนุกรมได้ ส่วนอุปกรณ์สื่อสารข้อมูลจะทำหน้าที่เป็นเพียงตัวรับข้อมูลและส่งมาจากรับส่งปลายทางเท่านั้น โดยการรับส่งข้อมูลระหว่างอุปกรณ์ทั้งสองจะกระทำผ่านมาตรฐาน RS-232


ข้อแตกต่างของอุปกรณ์รับส่งปลายทาง และอุปกรณ์สื่อสารข้อมูลอย่างเห็นได้ชัด คือ คอนเน็กเตอร์ของเครื่องรับส่งปลายทางจะเป็นตัวผู้ ส่วนคอนเน็กเตอร์ของอุปกรณ์สื่อสารข้อมูลจะเป็นตัวเมีย ซึ่งพอร์ตอนุกรมของคอมพิวเตอร์ที่ใช้กันอยู่ทั่วไปจะเป็นแบบ DTE ส่วนคอนเน็กเตอร์ที่อยู่โมเด็มจะเป็นแบบ DCE

ในปัจจุบันขาของคอนเน็กเตอร์ได้ถูกลดจำนวนลงเนื่องจากคอนเน็กเตอร์แบบ DB-25 นั้นมีสายสัญญาณจำนวนถึง 2 ชุดใน 1 ตัว เป็นการสิ้นเปลือง ดังนั้นจึงมีคอนเน็กเตอร์แบบ DB-9 ไว้สำหรับใช้งาน



รูปที่ 2.25 แสดงขาต่างๆของ DB-9 ตัวผู้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.26 แสดงขาต่างๆของ DB-9 คิวเมีย

- CD: Carrier Detector ขานี้จะแอกทีฟเมื่อมีการส่งสัญญาณพาห้จากอุปกรณ์สื่อสารข้อมูล เช่น โมเด็ม สำหรับ การใช้งานปกติขานี้จะ ไม่ได้ถูกใช้งานมากนัก
- RD: Receiver Data ขานี้ใช้เพื่อรับสัญญาณอนุกรมเข้ามายังคอมพิวเตอร์ โดยจะนำข้อมูลที่อ่านได้ เก็บไว้ใน รีจิสเตอร์บัฟเฟอร์
- TD: Transmitted Data ขานี้เพื่อส่งข้อมูลออกจากคอมพิวเตอร์ โดยจะนำข้อมูลที่เก็บอยู่ในบัฟเฟอร์ สำหรับส่งข้อมูลออกไป
- DTR: Data Terminal Ready เป็นขาสัญญาณที่ส่งออกจากคอมพิวเตอร์ เพื่ออุปกรณ์ปลายทางรับรู้ว่าการติดต่อดำเนินการ โดยขานี้จะต้องเชื่อมต่อกับขานี้ DSR ของอุปกรณ์ปลายทางและขานี้ DTR จะต้องเชื่อมต่อกับขานี้ DSR ของคอมพิวเตอร์ ถ้าใช้การเชื่อมต่อแบบไม่ใช้โมเด็ม(Null Modem) ซึ่งใช้สายในการเชื่อมต่อเพียง 3 เส้น จะต้องต่อขานี้ DTR และ DSR ของตัวมันเองเข้าด้วยกันและต้องต่อขานี้ DCD ด้วยในกรณีที่ใช้โปรแกรมสื่อสารที่ใช้มีการตรวจจับสัญญาณพาห้
- SG: Signal Ground เป็นขากราวด์ของระบบ
- DSR: Data Set Ready ขานี้จะใช้คู่กับขานี้ DTR เพื่อตรวจสอบการเชื่อมต่อกันระหว่างคอมพิวเตอร์กับ อุปกรณ์ ปลายทางซึ่งขานี้ DCR นี้จะเป็นขานี้สำหรับข้อมูลจากภายนอกซึ่งถูกส่งมาจากขานี้ DTR
- RTS: Request to Send เป็นขานี้สำหรับส่งสัญญาณร้องขอให้ทางอุปกรณ์ปลายทางส่งข้อมูลกลับมายัง คอมพิวเตอร์ โดยขานี้ที่รับสัญญาณ RTS ก็คือขานี้ CTS ในกรณีที่ใช้การเชื่อมต่อแบบไม่ใช้โมเด็ม 3 สายจะต้องเชื่อมต่อกับขานี้ RTS และ CTS ของตัวมันเองเข้าด้วยกัน เพื่อจะให้การรับส่งข้อมูล สามารถเกิดขึ้นได้ตลอดเวลา
- CTS: Clear to send ขานี้จะคอยรับสัญญาณจากขานี้ RTS เมื่อรับสัญญาณได้ ข้อมูลที่ขานี้ TxD จะถูก ส่งออกไปดังนั้น ขานี้จึงใช้เพื่อตรวจสอบอุปกรณ์ต่อพ่วงว่าพร้อมที่จะรับข้อมูลหรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RI: Ring Indicator ใช้แสดงสถานะสัญญาณเรียกจากสายโทรศัพท์ โดยทั่วไปสายนี้จะไม่ถูกใช้งาน จะใช้งานก็ต่อเมื่อมีการเชื่อมต่อกับ โมเด็มและ โปรแกรมมีการตรวจสอบสัญญาณนี้เท่านั้น

2.3.5 ไมโครคอนโทรลเลอร์ตระกูล MCS-51

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิตที่มีอุปกรณ์สนับสนุนประกอบอยู่ภายใน หลายอย่างได้แก่ หน่วยความจำสำหรับเก็บข้อมูล หน่วยความจำสำหรับเก็บโปรแกรม ตัวตั้งเวลา/ตัวนับ อุปกรณ์รับส่งข้อมูลแบบอนุกรม เนื่องจากโครงสร้างของไมโครคอนโทรลเลอร์มีอุปกรณ์สนับสนุนประกอบอยู่ภายในนี้เอง ทำให้การใช้งานง่ายขึ้นและมีประสิทธิภาพมากขึ้น โดยไม่ต้องมีการเชื่อมต่ออุปกรณ์ภายนอกเพิ่มเติมมากเหมือนกับไมโครโปรเซสเซอร์ทั่วไป นอกจากนี้หากเราต้องการใช้งานไมโครคอนโทรลเลอร์ร่วมกับอุปกรณ์อื่นเพิ่มเติม เช่น ไอซี 8255 หรือหน่วยความจำภายนอก เรายังสามารถเชื่อมต่อเพิ่มเติมเข้ากับไมโครคอนโทรลเลอร์ได้อีกด้วย

2.3.5.1 โครงสร้างภายในไมโครคอนโทรลเลอร์ตระกูล MCS-51

โครงสร้างภายในไมโครคอนโทรลเลอร์ตระกูล MCS-51 เบอร์ 8051 แสดงในรูปที่ 2.8 ประกอบด้วยอุปกรณ์ต่าง ๆ ดังนี้

- หน่วยความจำภายในสำหรับเก็บข้อมูล 128 ไบต์ (Internal data memory 128 byte)
- หน่วยความจำภายในสำหรับเก็บโปรแกรมขนาด 4 กิโลไบต์ (Internal program memory 4 byte)
- อุปกรณ์ควบคุมการอินเทอร์รัพท์ (Interrupt Control Unit)
- ตัวตั้งเวลาและตัวนับขนาด 16 บิต 2 ชุด (Timer/Counter 0 and Timer/Counter 1)
- พอร์ตควบคุมการสื่อสารอนุกรมแบบ Full Duplex ซึ่งสามารถรับและส่งข้อมูลพร้อมกันได้
- พอร์ตขนานสำหรับติดต่อกับอุปกรณ์ภายนอกจำนวน 4 พอร์ต แต่ละ 8 บิต
- วงจรผลิตสัญญาณนาฬิกาภายใน

การทำงานของส่วนประกอบต่างที่อยู่ในไมโครคอนโทรลเลอร์ MCS-51 จะเป็นดังต่อไปนี้

2.3.5.2 หน่วยความจำภายในสำหรับเก็บโปรแกรม (Internal Program Memory)

หน่วยความจำภายในสำหรับเก็บโปรแกรมทำหน้าที่เก็บโปรแกรมที่ผู้เขียนขึ้นเพื่อควบคุมการทำงานของไมโครคอนโทรลเลอร์โดยหน่วยความจำจะเป็นแบบ ROM มีความจุ 4 Kbytes (ตำแหน่ง 0000H – 0FFFH) ในการใช้งาน เราสามารถกำหนดให้ไมโครคอนโทรลเลอร์เลือกใช้โปรแกรมที่เก็บอยู่ภายในไมโครคอนโทรลเลอร์ หรือโปรแกรมที่เก็บอยู่ในหน่วยความจำ (EPROM) ที่อยู่ภายนอกได้ การเลือกการติดต่อทำได้โดยการป้อนสัญญาณควบคุมให้ที่ขา EA (External Access) ถ้าต้องการให้ไมโครคอนโทรลเลอร์ติดต่อกับโปรแกรมที่อยู่ในหน่วยความจำภายในตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไมโครคอนโทรลเลอร์ จะต่อขาเข้ากับลอจิก “1” หากต้องการให้ไมโครคอนโทรลเลอร์ติดต่อกับโปรแกรมที่เก็บอยู่ในหน่วยความจำภายนอก จะต่อขาเข้ากับลอจิก “0” การติดต่อกับหน่วยความจำโปรแกรมภายนอกจะติดต่อกับได้ทั้งหมด 64 Kbytes (ตำแหน่ง 0000H-FFFFH)

ในกรณีที่กำหนดไว้ให้ไมโครคอนโทรลเลอร์ติดต่อกับโปรแกรมที่อยู่ในหน่วยความจำภายในตัวไมโครคอนโทรลเลอร์จะติดต่อกับได้ 4 Kbytes (สำหรับเบอร์ 8051) หากตำแหน่งของโปรแกรมนี้น่าเกินกว่าตำแหน่งของหน่วยความจำภายใน (โปรแกรมนานกว่า 4 Kbytes) ตัวไมโครคอนโทรลเลอร์ จะทำการติดต่อกับโปรแกรมที่อยู่ในหน่วยความจำภายนอกอัตโนมัติ

2.3.5.3 หน่วยความจำข้อมูลภายใน (Internal Data Memory)

หน่วยความจำข้อมูลภายในทำหน้าที่เก็บข้อมูลทั่วไปและทำหน้าที่เป็นสแตค(Stack) บางส่วน ส่วนความจำภายในของเบอร์ 8051 มีอยู่ 128 ไบต์ โดยอยู่ในตำแหน่ง 00H-7FH

2.3.5.4 อุปกรณ์ควบคุมการอินเทอร์รัพต์ (Interrupt Control Unit)

เป็นส่วนที่ทำหน้าที่ควบคุมการอินเทอร์รัพต์ของไมโครคอนโทรลเลอร์ ซึ่งมีการร้องขออินเทอร์รัพต์ได้จาก 6 แหล่งกำเนิด คือ สัญญาณจากภายนอก 2 สัญญาณ จากตัว Timer0, Timer1 และ Timer2 (เบอร์ 8051 มี Timer เพียง 2 ตัว ดังนั้นจะมีแหล่งกำเนิดสัญญาณ 5 แหล่ง) และนอกจากอุปกรณ์รับส่งข้อมูลแบบอนุกรม 1 สัญญาณ สัญญาณอินเทอร์รัพต์ที่เกิดขึ้นเราสามารถควบคุมการให้ไมโครคอนโทรลเลอร์ตอบรับหรือไม่ตอบรับก็ได้ นอกจากนี้เรายังสามารถจัดลำดับความสำคัญของการอินเทอร์รัพต์ (Interrupt priority) จากสัญญาณต่างๆ ได้เป็น 2 ระดับแตกต่างกัน

2.3.5.5 ตัวตั้งเวลาและตัวนับ (Timer/Counter)

ในไมโครคอนโทรลเลอร์เบอร์ 8051 ประกอบด้วยรีจิสเตอร์ตัวตั้งเวลา/ตัวนับ ขนาด 16 บิต จำนวน 2 ชุด คือ Timer0 และ Timer1 สำหรับไมโครคอนโทรลเลอร์เบอร์ 8052 จะมี Timer2 เพิ่มขึ้นอีก 1 ตัว โดย Timer ทั้งหมดสามารถกำหนดให้ทำงานในลักษณะของตัวนับหรือตัวจับเวลาก็ได้

การทำงานในโหมดของตัวตั้งเวลา ค่าในรีจิสเตอร์จะเพิ่มขึ้น ทุก ๆ แมกซ์ซินไซเกิลโดย 1 แมกซ์ซินไซเกิลประกอบด้วยสัญญาณนาฬิกา 12 ลูก ดังนั้นอัตราการจับเวลาจะเป็น 1/12 เท่าของความถี่สัญญาณนาฬิกาของระบบ ค่าสูงสุดที่ตั้งได้คือ

การทำงานในโหมดการนับ ค่าของการนับจะเพิ่มขึ้นเมื่อมีสัญญาณเข้ามาที่ขา T0 หรือ T1 เปลี่ยนจาก 1 เป็น 0 ความเร็วในการนับสูงสุดคือ 1/24 เท่าของสัญญาณนาฬิกาโดยสัญญาณที่เข้ามาที่ขา T0 หรือ T1 จะมี Duty Cycle เท่าใดก็ได้

2.3.5.6 พอร์ตอินพุตเอาต์พุต

ในไมโครคอนโทรลเลอร์ MCS-51 ประกอบด้วยพอร์ตอินพุตเอาต์พุตแบบ 2 ทิศทาง (Bidirectional) จำนวน 4 พอร์ต แต่ละพอร์ตมีอุปกรณ์เลขชี้ข้อมูลและเอาต์พุตไครเวอรั้ประกอบอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทางด้านเอาต์พุต และทางด้านอินพุตจะมีบัฟเฟอร์ (พอร์ตทั้ง 4 มีรีจิสเตอร์พิเศษชื่อ P0,P1,P2 และ P3) เราสามารถใช้งานแต่ละพอร์ตเป็นอินพุตหรือเอาต์พุตได้ตามต้องการ แต่ละบิตของพอร์ตสามารถเชื่อมต่อกับสัญญาณ TTL ได้โดยตรง


ในการติดต่อกับหน่วยความจำภายนอกพอร์ต P0 และ P2 จะใช้สำหรับกำหนดตำแหน่งของหน่วยความจำ โดยพอร์ต P0 จะทำงานในลักษณะของมัลติเพล็กซ์คือเป็นทั้งพอร์ตตำแหน่งและพอร์ตข้อมูล โดย P0 จะเป็นตำแหน่งของหน่วยความจำด้านต่ำ (Low byte) และ P2จะเป็นตำแหน่งของหน่วยความจำด้านสูง

2.3.5.7 สัญญาณต่าง ๆ ของไมโครคอนโทรเลอร์ MCS-51

ไมโครคอนโทรเลอร์ในตระกูล MCS-51 เป็นไอซีขนาด 40 ขาซึ่งมีสัญญาณต่าง ๆ แสดงในรูปที่ 2.27

สัญญาณต่าง ๆ ของไมโครคอนโทรเลอร์ MCS-51 สามารถจำแนกตามการทำงานเป็น 3 กลุ่มคือ

- กลุ่มสัญญาณตำแหน่ง เป็นตัวกำหนดตำแหน่งของหน่วยความจำ
- กลุ่มสัญญาณควบคุมเป็นสัญญาณควบคุมการทำงานของไมโครคอนโทรเลอร์
- กลุ่มสัญญาณข้อมูลเป็นทางผ่านของข้อมูลระหว่างไมโครคอนโทรเลอร์กับหน่วยความจำ



รูปที่ 2.27 สัญญาณต่าง ๆ ของ MCS-51 เบอร์ 8051

หน้าที่และการใช้งานของสัญญาณต่าง ๆ เป็นดังนี้

VCC สำหรับต่อกับไฟเลี้ยง 5 โวลต์

VSS สำหรับต่อกับกราวด์

XTAL1 เป็นอินพุตของภาคขยายสัญญาณแบบอินเวอร์สของวงจรมัลติสัญญาณนาฬิกา

XTAL2 เป็นเอาต์พุตของภาคขยายสัญญาณแบบอินเวอร์สของวงจรมัลติสัญญาณนาฬิกา

RST สัญญาณรีเซ็ต ไมโครคอนโทรเลอร์จะถูกรีเซ็ตเมื่อสัญญาณที่ขา RST มีค่าเป็นลอจิก "1" นานไม่ต่ำกว่า 2 แมกซ์ซีไนเซก

- ALE/PROG** (Address Latch Enable) เป็นสัญญาณเอาต์พุต ซึ่งไมโครคอนโทรเลอร์จะส่งออกไปเป็นพัลส์เพื่อแลตช์ตำแหน่งไบต์ค่าที่อยู่ที่อยู่พอร์ต P0 ในขณะที่ติดต่อกับหน่วยความจำภายนอกสัญญาณนี้จะถูกส่งออกไปด้วยอัตราคงที่คือ 1/6 เท่าของความถี่สัญญาณนาฬิกาซึ่งสามารถนำไปใช้เป็นสัญญาณนาฬิกาให้กับอุปกรณ์ภายนอกได้ สัญญาณพัลส์นี้จะถูกข้ามไป 1 พัลส์เมื่อมีการติดต่อกับหน่วยความจำข้อมูลภายนอก (External Data Memory) และสัญญาณนี้จะใช้เป็นอินพุตเพื่อควบคุมการโปรแกรม PROM ภายในตัวไมโครคอนโทรเลอร์ด้วย (Program Store Enable) เป็นเอาต์พุต สำหรับส่งสัญญาณสไตรป (พัลส์ต่ำ) เพื่ออ่านข้อมูลในหน่วยความจำโปรแกรมภายนอก (External Program Memory) เมื่อซีพียูอ่านรหัสคำสั่งจากหน่วยความจำภายนอก จะส่งสัญญาณ สไตรปออกมา 2 ครั้ง ใน 1 แมกซ์ซีไนเซกแต่สัญญาณสไตรปทั้ง 2 ครั้งจะถูกข้ามไปหากเป็นช่วงที่ซีพียูติดต่อกับ หน่วยความจำข้อมูลภายนอก (External Data Memory)
- EA** (External Access) เป็นสัญญาณอินพุต ใช้สำหรับควบคุมให้ไมโครคอนโทรเลอร์เลือกติดต่อกับโปรแกรมที่เก็บอยู่ในหน่วยความจำโปรแกรมภายใน หรือโปรแกรมที่เก็บอยู่ภายในหน่วยความจำภายนอกตัวไมโครคอนโทรเลอร์ หากให้ลอจิก "1" ที่ขา EA นี้จะเป็นการเลือกใช้หน่วยความจำโปรแกรมภายนอก ต้องต่อสัญญาณเข้ากับลอจิก "0" หรือ VSS ถึงแม้ว่าเบอร์ 8031 ไม่มี EPROM ภายในก็ต้องต่อขานี้ลงกราวด์ด้วย ในกรณีของการโปรแกรม ROM ภายในไมโครคอนโทรเลอร์จะต่อขานี้เข้ากับไฟ 12 V ถ้าเป็น 8751 AH แต่หากเป็น 8751 BH ต้องต่อกับ 12.75 V
- Port 0** เป็นพอร์ตอินพุตเอาต์พุต 2 ทางแบบ Open drain ขนาด 8 บิต P0.1 – P0.7 เมื่อใช้เป็นเอาต์พุตสามารถต่อกับไอซี TTL ตระกูล LS ได้ 8 ตัว เมื่อต้องการใช้งานเป็นอินพุตต้องส่งค่าลอจิก 1 ออกไปที่พอร์ตก่อนเพื่อทำให้ลอยซึ่งเป็นอินพุตที่แดนซ์สูง พอร์ต P0 จะทำงานอีกหน้าที่หนึ่ง คือเป็นมัลติเพล็กซ์ของสัญญาณด้านต่ำ และสัญญาณข้อมูลในการติดต่อกับหน่วยความจำภายนอก การทำงานในลักษณะนี้จะใช้การพูลอัพ (Pull Up) จากภายในที่สามารถจ่ายกระแสให้กับอินพุต TTL ได้ 8 ตัว นอกจาก 2 หน้าที่ดังกล่าวแล้ว พอร์ต P0 ยังใช้เป็นตัวรับข้อมูลในช่วงการโปรแกรม EPROM ซึ่งจะต้องใช้พูลอัพภายนอกในขณะที่ทำการตรวจสอบโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Port 1 เป็นพอร์ตอินพุต/เอาต์พุตแบบ 2 ทางขนาด 8 บิต ที่มีพูลอัพอยู่ภายใน ในกรณีเอาต์พุตจะต่อกับอินพุตของ TTL ทรานซิสเตอร์ LS ได้ 4 ตัว เมื่อต้องการใช้เป็นอินพุตต้องเริ่มต้นด้วยการส่งค่าลอจิก “1” ออกไปที่พอร์ตนี้อีกก่อน เพื่อทำให้เกิดการพูลอัพภายใน เมื่อมีสัญญาณอินพุตเป็น “0” เข้ามา จะทำให้ พอร์ตจ่ายกระแสออกเนื่องจากมีการพูลอัพอยู่ภายใน นอกจากนี้พอร์ต P1 ยังทำหน้าที่รับตำแหน่งด้านต่ำในช่วงของการโปรแกรม EPROM และช่วงการตรวจสอบโปรแกรมใน ROM หรือ EPROM อีกด้วย สำหรับเบอร์ 8032 AH และ 8052AH ขา P1.0,P1.1 จะทำหน้าที่เป็น T2 T2EX อีกหนึ่งหน้าที่
- Port 2 เป็นพอร์ตอินพุต / เอาต์พุตแบบ 2 ทางขนาด 8 บิต ที่มีพูลอัพอยู่ภายใน ในกรณีเอาต์พุตจะต่อกับอินพุตของ TTL ทรานซิสเตอร์ LS ได้สี่ตัว เมื่อต้องการใช้เป็นอินพุตต้องเริ่มต้นด้วยการส่งค่าลอจิก “1” ออกไปที่พอร์ตนี้อีกก่อน เพื่อทำให้เกิดการพูลอัพภายใน เมื่อสัญญาณอินพุตเข้ามาเป็น “0” จะทำให้พอร์ต P2 จ่ายกระแสออกเนื่องจากการพูลอัพอยู่ภายใน ในระหว่างการติดต่อกับโปรแกรมภายนอกหรือการติดต่อกับหน่วยความจำข้อมูลภายนอกหรือการติดต่อกับหน่วยความจำข้อมูลภายในที่มีการอ้างตำแหน่งแบบ 16 บิต พอร์ต P2 จะส่งตำแหน่งไบต์สูงออกไป ซึ่งการทำงานในลักษณะนี้จะมีการพูลอัพภายในอยู่ ในช่วงของการติดต่อกับหน่วยความจำข้อมูลภายนอกที่ใช้การอ้างตำแหน่งแบบ 8 บิต (คำสั่ง MOVX @Ri) สัญญาณที่ขาของพอร์ต P2 จะมีค่าเท่ากับ รีจิสเตอร์ P2 ที่อยู่ใน SFR นอกจากนี้พอร์ต P2 ยังทำหน้าที่รับตำแหน่งไบต์สูง ในช่วงของการโปรแกรม EPROM และการตรวจสอบโปรแกรมใน ROM และ EPROM อีกด้วย
- Port 3 เมื่อต้องการใช้งานพอร์ต P3 ให้ทำหน้าที่เป็นสัญญาณต่าง ๆ จะต้องเริ่มต้นด้วยการส่งค่าลอจิก “1” ออกไปที่เลขที่ พอร์ต P3 ก่อน เพื่อให้เกิดการพูลอัพภายใน หากเรากำหนดให้มีค่าลอจิก “0” จะทำให้สัญญาณที่ขาต่าง ๆ เป็น 0 ตลอดเวลา

พอร์ท	สัญญาณ	หน้าที่
P 3.0	RXD	อินพุตของพอร์ทอนุกรม
P 3.1	TXD	เอาต์พุตของพอร์ทอนุกรม
P 3.2	INT0	สัญญาณอินเตอร์รัพต์จากภายนอกตัวที่ 0
P 3.3	INT	สัญญาณอินเตอร์รัพต์จากภายนอกตัวที่ 1
P 3.4	T 0	อินพุตจากภายนอกของตัวตั้งเวลา 0
P 3.5	T 1	อินพุตจากภายนอกของตัวตั้งเวลา 1
P 3.6	WR	สัญญาณการเขียนข้อมูลออกไปภายนอก
P 3.7	RD	สัญญาณการอ่านข้อมูลภายนอกเข้ามา

ตารางที่ 2.2 สัญญาณต่าง ๆ ของพอร์ต P3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.5.8 พอร์ตสื่อสารแบบอนุกรม

พอร์ตสื่อสารอนุกรมมีโครงสร้างการทำงานในแบบที่เรียกว่า ฟูลดูเพล็กซ์(Full duplex) สามารถรับส่งข้อมูลอนุกรมได้ในเวลาเดียวกัน

ทางด้านส่งใช้ขา TxD (พอร์ต 3.1) ทางด้านรับใช้ขา RxD (พอร์ต 3.0)


Serial Port Buffer (SBUF) ใช้เป็นบัฟเฟอร์สำหรับรับและส่งข้อมูลอนุกรมโดยมีอยู่ 2 ตัว

การส่งข้อมูล ข้อมูลที่จะส่งให้ใส่ใน SBUF โดยใช้คำสั่ง MOV SBUF,A โดยเตรียมข้อมูลที่จะส่งเข้า A ก่อน

การรับข้อมูล ข้อมูลที่รับได้จะอยู่ใน SBUF การถ่ายข้อมูลออกมาใช้คำสั่ง MOV A,SBUF แล้วจึงนำข้อมูลใน A ไปใช้

พอร์ตสื่อสารอนุกรมสามารถโปรแกรมการทำงานได้หลายโหมดด้วยกัน โดยเลือกที่บิต SM1 และ SM0 ซึ่งอยู่ในรีจิสเตอร์ควบคุม SCON การทำงานทั้ง 4 โหมด ของพอร์ตสื่อสารอนุกรม มีดังนี้

โหมด 0 : พอร์ตสื่อสารอนุกรม 8 บิต โดยการส่งข้อมูลจะเลื่อนออกทีละบิต โดยส่งบิต D0 ออกไปก่อนทางขา RxD เนื่องจากไม่มีการส่ง Start Bit แต่จะส่ง Shift Clock ทางขา TxD [ความเร็ว(1/2)เท่าของ CPU Clock]




รูปที่ 2.28 แสดงการทำงานของโหมด 0

โหมด 1 : พอร์ตสื่อสารอนุกรม 10 บิต ข้อมูล 8 บิต 1 Start Bit และ 1 Stop Bit และสามารถเปลี่ยนแปลงความเร็วในการส่งข้อมูลได้ โดยขึ้นกับบิต SMOD ใน PCON และอัตราโอเวอร์โพล์วของ Timer 1,2

$$\text{Baud Rate Mode 1,3} = \frac{2^{\text{SMOD}} \times \text{CPU OSC}}{32 \times 12 \left[256 - (\text{TH1}) \right]} \quad \text{โดยใช้ Timer 1}$$

$$\text{Baud Rate Mode 1,3} = \frac{\text{CPU OSC}}{32 \times \left[65536 - (\text{RCAP2H, RCAP2L}) \right]} \quad \text{โดยใช้ Timer 2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 แสดงการทำงานของโหมด 1

โหมด 2 : พอร์ตสื่อสารอนุกรม 11 บิต ข้อมูล 9 บิต 1 Start Bit และ 1 Stop Bit (TB8 นิยมมาใช้ส่ง Parity bit)

ความเร็วในการรับส่งข้อมูลเท่ากับ $(1/32)$ หรือ $(1/64)$ เท่าของ CPU OSC โดยขึ้นกับบิต SMOD ใน PCON


$$\text{Baud Rate (Mode 2)} = (1/32) \text{ CPU OSC} \text{ เมื่อ SMOD} = 1$$

$$\text{Baud Rate (Mode 2)} = (1/64) \text{ CPU OSC} \text{ เมื่อ SMOD} = 0$$



รูปที่ 2.30 แสดงการทำงานของโหมด 2

โหมด 3 : พอร์ตสื่อสารอนุกรม 11 บิต UART ข้อมูล 8 บิต 1 Start Bit และ 1 Stop Bit เหมือนกับ โหมด 2 ยกเว้น ความเร็วจะขึ้นกับบิต SMOD ใน PCON และอัตราโอเวอร์โพล์ของ Timer 1 สำหรับ 8051 หรือ อัตรา โอเวอร์โพล์ของ Timer 2 (สำหรับ 80C154D)



รูปที่ 2.31 แสดงการทำงานของโหมด 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.5.9 การเชื่อมต่อไมโครโปรเซสเซอร์เพื่อรับส่งข้อมูลอนุกรม (UART)

มี 2 โหมดด้วยกันคือ

- Single Process Mode
- Multiprocessor Mode

Single Processor Mode: ในโหมดนี้เราจะใช้ไมโครคอนโทรลเลอร์ 2 ตัวเชื่อมเข้าหากัน

Multiprocessor Mode : ในโหมดนี้เราจะใช้ไมโครคอนโทรลเลอร์ 1 ตัวเป็นตัวแม่(Master)

และอีก 0-256 เป็นตัวลูก

รีจิสเตอร์ที่ใช้ในการควบคุมการรับส่งข้อมูลอนุกรม SCON

Serial Control Port Register (SCON) อยู่ใน SFR ตำแหน่ง(98H)

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

รูปที่ 2.32 Serial Control Port Register (SCON)

SM0,SM1 บิตเลือกโหมดการทำงาน

SM0	SM1	โหมด	การทำงาน
0	0	0	Shift register ความเร็วในการรับหรือส่งข้อมูลเท่ากับ(1/12)ของ CPU OSC
0	1	1	8 Bit UART ความเร็วในการรับหรือส่งข้อมูลกำหนดได้จาก Timer 1,2
1	0	2	9 Bit UART ความเร็วในการรับหรือส่งข้อมูล = (1/32) หรือ (1/64)เท่าของ CPU OSC โดยขึ้นกับบิต SMOD ใน PCON
1	1	3	9 Bit UART ความเร็วในการรับหรือส่งข้อมูลกำหนดที่ Timer 1,2

ตารางที่ 2.3 แสดงโหมดการทำงาน

SM2 บิตเลือกการทำงานแบบ Single Processores Enviroment หรือ Multiprocessor Enviroment

1 : เลือก Multiprocessor Enviroment ใช้ได้กับโหมด 2,3

0 : เลือก Single Processores Enviroment ใช้ได้กับทุกโหมด

เมื่อเลือกการทำงานรับข้อมูลแบบ Multiprocessors Mode แล้ว

ถ้าข้อมูลบิตที่ 9 ที่รับได้มีค่าเป็น 1 RI จะเซ็ท

ถ้าข้อมูลบิตที่ 9 ที่รับได้มีค่าเป็น 0 RI จะไม่เซ็ท

REN (Receive Enable) บิตควบคุมให้รับหรือไม่รับข้อมูล

1 : ให้รับข้อมูลได้

0 : ห้ามรับข้อมูล

TB8 (Transmit bitD8) ข้อมูลบิตที่ 9 ที่จะส่งออกไปในโหมด 2,3 ให้ใส่ในบิตนี้เลย

RB8 (Receive bitD8) ข้อมูลบิตที่ 9 ที่รับเข้ามาจะเก็บในบิตนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ข้อมูลบิตที่ 9 ก็คือค่าใน TB8 ทางด้านส่งนั่นเอง)

TI แฟล็กซ์ T1 จะเป็น 1 เมื่อสิ้นสุดการส่งข้อมูล 1 ไบต์

RI แฟล็กซ์ R1 จะเป็น 1 เมื่อรับข้อมูลเสร็จ 1 ไบต์(บิต R1,T1 ผู้เขียนโปรแกรมจะต้องเคลียร์เอง

2.3.6 การเขียนโปรแกรมด้วยภาษา Visual Basic 6 (VB)

Visual Basic ถือได้ว่าเป็นเครื่องมือที่ใช้เขียน โปรแกรมบน Windows ที่ได้รับความนิยมสูงสุด และสามารถ เขียน โปรแกรมติดต่อ I/Oผ่านทางพอร์ตของคอมพิวเตอร์ ผ่านทาง พอร์ตอนุกรม (Serial Port) หรือ พอร์ตขนาน (Parallel Port) ก็ได้ เราสามารถใช้ VB ทำงานด้าน Interface Hardware ได้ไม่แพ้ภาษาตัวอื่นๆ และง่ายกว่าจึงทำให้สามารถทำความเข้าใจเพื่อจะนำไปใช้งานได้สะดวกและรวดเร็วขึ้น โดยจุดเด่นของ Visual Basic ได้รับวางตัวให้เป็นเครื่องมือที่ช่วยให้สร้างแอปพลิเคชันได้อย่างรวดเร็วและง่ายดาย ซึ่งเรียกรูปแบบนี้ว่า Rapid Application Development หรือ RAD และภาษาเขียน โปรแกรมที่ง่ายต่อการเริ่มเรียนรู้ พร้อมทั้งมีเครื่องมืออำนวยความสะดวกในการเขียน โปรแกรมด้วย



รูปที่ 2.33 รูป Visual Basic Terminal แสดงการรัน โปรแกรมเพื่อทำการส่งข้อมูลจากคอมพิวเตอร์ไปยัง MCS-51 ตัวที่ 1


บทที่ 3

การออกแบบและการสร้างวงจร


3.1 การออกแบบและการสร้างวงจรภาคส่ง

ในการออกแบบทางด้านภาคส่งนั้นเราต้องเพิ่มเติมบางส่วนเพื่อความสะดวกในการ Synchronized เราต้องสร้างสัญญาณนำร่อง (Pilot Signal) และสัญญาณพาหะ โดยนำสัญญาณ clock 38.4 KHZ นำมากรองเพื่อนำเอาความถี่ซึ่งเป็นฮาร์โมนิคแรกออกมา โดยใช้วงจร Band Pass Filter แล้วทำการส่งรวมไปกับ สัญญาณ QPSK

รายละเอียดของภาคส่งสัญญาณ QPSK แสดงได้ดังนี้




รูปที่ 3.1 แสดง Block Diagram ของการส่งข้อมูลแบบ QPSK ส่วนที่ 1



รูปที่ 3.2 แสดง Block Diagram ของการส่งข้อมูลแบบ QPSK ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.1.1 วงจรผลิตสัญญาณนาฬิกา



รูปที่ 3.3 แสดงวงจรสร้างสัญญาณนาฬิกา


วงจรจะผลิตสัญญาณ โดยการต่อคริสตัลกับ ไอซีเบอร์ 4060 สามารถที่จะทำการกำเนิดสัญญาณคลื่นความถี่ต่างๆได้ โดยผลิตคลื่นออกมาเป็นสัญญาณคลื่นสี่เหลี่ยม ซึ่งนำไปใช้เป็นสัญญาณนาฬิกาอ้างอิงของวงจรส่วนอื่นๆต่อไปได้ รูปของวงจรกำเนิดสัญญาณนาฬิกา

3.1.2 วงจรส่งข้อมูล




รูปที่ 3.4 แสดงรูปวงจรถ่ายส่งข้อมูลส่วนที่ 1 โดยใช้ Shift Register ซึ่งรับข้อมูลมาจาก MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 แสดงวงจรส่งข้อมูลส่วนที่ 2 โดยรับข้อมูลมาจากคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 แสดง Flow Chart โปรแกรมที่ใช้ควบคุมการส่งข้อมูลของ MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรข้างต้นจะทำการจัดส่งข้อมูลออกไปเป็นชุดๆ ซึ่งแต่ละชุดจะมีจำนวน 24 บิต ประกอบไปด้วย Start frame คือ 11111110 ซึ่งมีขนาด 8 บิต ตามด้วย ข้อมูล 8 บิต ตามด้วย End Frame คือ 11111111 ซึ่งมีขนาด 8 บิตเหมือนกัน

3.1.3 วงจรแยกสัญญาณดิจิทัล


เป็นวงจรทำหน้าที่แบ่งข้อมูลดิจิทัลออกเป็น 2 ชุด ๆ ละ 1 บิต พร้อมใช้วงจรหน่วงเวลา 2 บิต เพื่อควบคุมให้อินพุต เข้ามาครบ 2 บิตเสียก่อน และจึงทำการแยกสัญญาณ แนวทางของวงจรจะอาศัยหลักการ ของวงจรรูกรมและขนานนั่นเอง ข้อมูลที่ออกมาจากส่วนนี้มีอยู่ 2 ส่วน คือ In Phase และ Quadrature Phase อาจเรียกง่ายๆ ว่า บิตบนบิตล่าง ก็ได้ ข้อมูลที่ได้จะแบ่งเป็นข้างละบิตแล้วนำข้อมูลนี้ไปเข้าวงจรแบ่งระดับแรงดันต่อไป



รูปที่ 3.7 แสดงวงจรแยกบิต


3.1.4 วงจรเข้ารหัส แมนเชสเตอร์ (Manchester code)

เนื่องจากกระบวนการซึ่งจะนำมาให้ใช้สัญญาณ QPSK นั้นจำเป็นจะต้องใช้สัญญาณ 2 ระดับ ซึ่งมีแอมพลิจูดตรงกันข้าม เข้าไปทำการคูณกับสัญญาณ ที่ตั้งฉากกันคือ สัญญาณ sine ทาง CH I และสัญญาณ cosine ทาง CH Q และเพื่อเป็นการง่ายในการกู้สัญญาณนาฬิกาเพื่อนำไปใช้ในการรวมบิตทางภาครับ เราจึงทำการเข้ารหัส แมนเชสเตอร์กับสัญญาณทั้งสอง channel ซึ่งรหัสแมนเชสเตอร์มีคุณสมบัติตรง ตามที่ต้องการ คือมีแอมพลิจูดตรงกันข้าม และสามารถนำไปกู้สัญญาณนาฬิกาในทางภาครับได้โดยง่าย



รูปที่ 3.8 แสดงรูปวงจรที่ใช้เข้ารหัสแมนเชสเตอร์

3.1.5 วงจรมัลติพลายเออร์ (Multiplier)



รูปที่ 3.9 แสดงรูปวงจร Multiplier

วงจรนี้ทำหน้าที่คูณกันระหว่างสัญญาณพาหะกับสัญญาณ 2 ระดับ ซึ่งจะมี 2 ส่วนกล่าวคือ จะมีทั้ง Inphase กับ Quadrature Phase

วงจรมคูณสัญญาณนี้ ทางด้าน Inphase ก็จะทำหน้าที่คูณสัญญาณ 2 ระดับที่มาจากวงจรแยกสัญญาณดิจิทัลกับสัญญาณพาหะ ส่วนทางด้าน Quadrature Phase สัญญาณพาหะที่นำมาคูณจะมาจากสัญญาณพาหะผ่านวงจรเลื่อนเฟส 90 องศา

ข้อควรคำนึงในวงจรส่วนนี้คือข้อกำหนดจาก Data Sheet ของ IC MC1496 ได้ระบุว่าขนาดของสัญญาณที่จะนำมาคูณควรมีค่าประมาณ 300 mv (rms) และขนาดของสัญญาณพาหะควรมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าประมาณ 150 mv (rms) ดังนั้นก่อนนำไปเชื่อมควรผ่านตัวต้านทานปรับค่าได้เสียก่อนเพื่อจะได้ควบคุมระดับสัญญาณก่อนนำไปเชื่อม

3.1.6 วงจรกรองช่วงความถี่ผ่าน

วงจรกรองความถี่ เป็นวงจรกรองความถี่ที่ยอมให้ความถี่ในช่วง low frequency cutoff (f_L) ถึง high frequency cutoff (f_H) ผ่านไปได้เท่านั้นโดยที่ $f_H > f_L$ ส่วนความถี่ที่นอกเหนือจากนี้ไปจะไม่สามารถผ่านได้

วงจร BPF สามารถแบ่งได้เป็น 2 ชนิด คือ วงจร wide band filter และวงจร narrow band filter โดยเราสามารถดูได้จากค่า Quality factor (Q) ถ้าค่า $Q < 10$ เราเรียกว่าวงจร wide band filter และถ้าค่า $Q > 10$ เรียกว่าวงจร Narrow Band Filter เราสามารถหาค่า Q ได้จากสมการ

$$Q = \frac{f_c}{BW}$$

$$Q = \frac{f_c}{f_H - f_L}$$

สำหรับ Wide Band Filter นั้นเราสามารถหาความถี่กึ่งกลาง ได้จากสมการ


$$f_0 = \sqrt{f_H f_L}$$

วงจร Filter ชนิดนี้จะมีแรงดันสูงสุด (V_{max}) อยู่ที่ความถี่หนึ่งซึ่งเรียกว่า เรโซแนนซ์ (Wr) และจุดที่เอาท์พุทโวลต์เตจมีค่า $0.707 V_{max}$ นั้นในช่วงพาสแบนด์จะมีความถี่ที่สูงกว่าความถี่ Wr เราเรียกว่า High Cutoff Frequency (Wh) และความถี่ที่ต่ำกว่าความถี่ Wr เราเรียกว่า Low Cutoff Frequency (Wl) ช่วงระหว่างความถี่ Wh และ Wl เราเรียกว่าแบนด์วิดธ์ (B)

วงจรกรองความถี่แบ่งได้เป็น 2 อย่างคือ วงจร Narrow Band Filter และวงจร Wide Band Filter โดยวงจร Narrow Band Filter จะมีค่าแบนด์วิดธ์น้อยกว่า 0.1 เท่าของความถี่เรโซแนนซ์ ($B < 0.1Wr$) และวงจร Wide Band Filter จะมีค่าแบนด์วิดธ์มากกว่า 0.1 เท่าของความถี่เรโซแนนซ์ อัตราส่วนระหว่างความถี่เรโซแนนซ์กับแบนด์วิดธ์ เราเรียกว่า Quality Factor (Q)

นั่นคือค่า Q ของวงจร Narrow Band Filter จะมีค่ามากกว่า 10 และค่า Q ของวงจร Wide Band Filter จะมีค่าน้อยกว่า 10

3.1.7 Positive Feedback Band Pass Filter



รูปที่ 3.10 แสดงรูปวงจร Positive Feedback Band Pass Filter

$$\text{Node } V_1 \left(\frac{1}{R_0} + \frac{1}{R} + SC_1 + SC_2 + \frac{1}{R_p} \right) V_1 - \frac{1}{R_0} V_{in} - SC_2 V_1 - \frac{1}{R_p} V_0 = 0 \quad (1)$$

$$\text{Node } V(\text{-opamp1}) \quad -SC_1 - \frac{1}{R_0} V_{01} = 0 \quad (2)$$

$$\text{Node } V(\text{-opamp2}) \quad \frac{1}{R_0} V_{01} - \frac{1}{R_p} V_0 = 0 \quad (3)$$

$$V_{01} = -\frac{R_0}{R_p} V_0 \quad (4)$$

$$\text{นำสมการที่ 4 แทนในสมการที่ 2 ได้ } V_1 = -\frac{V_0}{SC_1 R_p} \quad (5)$$

นำสมการที่ 4 และ 5 แทนในสมการที่ 1 ได้

$$\frac{V_0}{V_{in}} = \left(\frac{SR_p / C_2 R_0^2}{S^2 + S \left(\frac{1}{C_1 R_0} \right) + \frac{1}{C_1 C_2} \left(\frac{1}{R_0^2} + \frac{1}{R_0 R_p} + \frac{1}{R_0 R} \right)} \right) \quad (6)$$

จาก Transfer function ของ Band pass Filter order 2 ได้

$$T_s = \frac{a_1 S}{S^2 + S \left(\frac{\omega_0}{Q} \right) + \omega_0^2}$$

เมื่อนำไปเทียบกับสมการ 6 ได้

$$\omega_0^2 = \frac{1}{C_1 C_2} \left(\frac{1}{R_0^2} + \frac{1}{R_0 R_p} + \frac{1}{R_0 R} \right), \quad BW = \frac{1}{C_1 R_0}$$

$$\text{Center Frequency Gain} = \frac{C_1 R_p}{C_2 R_0}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.7.1 การออกแบบวงจร Band Pass Filter 76.8 KHz

เนื่องจากเราต้องการได้สัญญาณชายน์ความถี่ 76.8 KHz ซึ่งทำได้โดยการกรองเอา ฮาร์โมนิกแรกของสัญญาณ Clock ความถี่ 76.8 KHz ออกมา โดยใช้วงจร Band Pass Filter โดยมีหลักการออกแบบดังนี้

- 1 กำหนด Bandwidth ของ Band Pass Filter ให้มีค่า 5 KHz และให้ $C_1 = 100 \text{ pF}$ จากจะได้ค่า Q คือ 15.36

$$BW = \frac{1}{C_1 R_0}$$

จะสามารถคำนวณค่า R_0 ได้เท่ากับ 318.47 กิโลโอห์ม จึงเลือกใช้ R_0 มีค่าเท่ากับ 316 กิโลโอห์ม (BW ในสมการมีหน่วยเป็น rad/s)

- 2 ทำการหาค่า R จากสมการข้างล่าง และเลือก center frequency gain = 1 จะได้ $R_0 = R_p$ และ $C_1 = C_2$

$$\omega_0^2 = \frac{1}{C_1 C_2} \left(\frac{1}{R_0^2} + \frac{1}{R_0 R_p} + \frac{1}{R_0 R} \right)$$

แทนค่า เหล่านี้ลงในสมการข้างบน

$$\omega_0 = (2 \times \pi \times f) = 48230400$$


$$R_0 = 316 \text{ K}$$

$$R_p = 316 \text{ K}$$

$$R = 1.36 \text{ K}$$

จะได้

นำไปสร้างเป็นวงจร Positive Feedback Band Pass Filter ได้ดังรูป



รูปที่ 3.11 แสดงวงจร Positive Feedback Band Pass Filter 76.8 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.7.2 การออกแบบวงจร Band Pass Filter 38.4 KHz

เนื่องจากเราต้องการได้สัญญาณ sine wave ความถี่ 38.4 KHz ซึ่งทำได้โดยการกรองเอา ฮาร์โมนิคแรกของสัญญาณ Clock ความถี่ 38.4 KHz ออกมา โดยใช้วงจร Band Pass Filter โดยมีหลักการออกแบบดังนี้

- 1 กำหนด Bandwidth ของ Band Pass Filter ให้มีค่า 2 KHz และให้ $C_1 = 470 \text{ pF}$ จาก จะได้ค่า $Q = 19.2$

$$BW = \frac{1}{C_1 R_0}$$

จะสามารถคำนวณค่า R_0 ได้เท่ากับ 170 กิโลโอห์ม จึงเลือกใช้ R_0 มีค่าเท่ากับ 180 กิโลโอห์ม (BW ในสมการมีหน่วยเป็น rad/s)

- 2 ทำการหาค่า R จากสมการข้างล่าง และเลือก center frequency Gain = 1.2 จะได้ $R_p = 220$ กิโลโอห์ม และ $C_1 = C_2$

$$\omega_0^2 = \frac{1}{C_1 C_2} \left(\frac{1}{R_0^2} + \frac{1}{R_0 R_p} + \frac{1}{R_0 R} \right)$$

แทนค่า เหล่านี้ลงในสมการข้างบน

$$\omega_0 = (2 \times \pi \times f) = 241152$$


$$R_0 = 180 \text{ K}$$

$$R_p = 220 \text{ K}$$

จะได้

$$R = 432.46$$

นำไปสร้างเป็นวงจร Positive Feedback Band Pass Filter ได้ดังรูป




รูปที่ 3.12 แสดงวงจร Positive Feedback Band Pass Filter 38.4 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.8 Butterworth Band Pass Filter 63-93 KHz

ก่อนจะส่งสัญญาณ QPSK ออกไป จะต้องนำไปผ่าน Band Pass Filter เพื่อตัดฮาร์โมนิก ที่จะไปรบกวนสัญญาณชาแนล ความถี่ 38.4 KHz ที่จะส่งรวมไปกับสัญญาณ QPSK เพื่อนำไปใช้ในการกู้สัญญาณ Carrier กลับคืนมาทางด้านภาครับ การออกแบบ Band Pass Filter นี้จะใช้การประมาณค่าแบบ Butterworth



จาก

$$\omega_0^2 = \omega_1 \omega_2 = \omega_3 \omega_4$$

กำหนดให้ $\omega_1 = (2 \times \pi \times 63 \times 10^3) = 395640 \text{ rad/s}$

$$\omega_2 = (2 \times \pi \times 93 \times 10^3) = 584040 \text{ rad/s}$$

จะได้

$$\omega_0 = \sqrt{395640 \times 584040} = 480696.979 \text{ rad/s}, f_0 = 76.5 \text{ KHz}$$

เลือก

$$\omega_3 = (2 \times \pi \times 50 \times 10^3) = 314000 \text{ rad/s}$$

จะได้

$$\omega_4 = \frac{\omega_0^2}{\omega_3} = \frac{(480696.976)^2}{314000} = 735890.3909 \text{ rad/s}, f_4 = 117.2 \text{ KHz}$$

เพราะฉะนั้น จะได้

$$\omega_0 = 480696.979 \text{ rad/s} \quad f_0 = 76.5 \text{ KHz}$$

$$\omega_1 = 395640 \text{ rad/s} \quad f_1 = 63 \text{ KHz}$$

$$\omega_2 = 584040 \text{ rad/s} \quad f_2 = 93 \text{ KHz}$$

$$\omega_3 = 314000 \text{ rad/s} \quad f_3 = 50 \text{ KHz}$$

$$\omega_4 = 735890.3909 \text{ rad/s} \quad f_4 = 117.2 \text{ KHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก

$$\Omega_S = \frac{\omega_4 - \omega_3}{\omega_2 - \omega_1} = \frac{735890.3909 - 314000}{584040 - 395640} = 2.24 \text{ Rad/s}$$

นำค่าต่างๆ แทนลงในสมการข้างล่างเพื่อหาค่าของ n

$$n = \frac{\log \left[(10^{\alpha_{\min}/10} - 1) / (10^{\alpha_{\max}/10} - 1) \right]}{2 \log(\Omega_S / \Omega_p)}$$

$$n = \frac{\log \left[(10^{20/10} - 1) / (10^{0.5/10} - 1) \right]}{2 \log(2.24/1)} = 4$$

หาค่า Ω_0 จากสมการ

$$\Omega_0 = \frac{1}{\left(10^{\alpha_{\max}/10} - 1 \right)^{1/2n}}$$

$$\Omega_0 = \frac{1}{\left(10^{0.5/10} - 1 \right)^{1/8}}$$


$$\Omega_0 = 1.3 \text{ Rad/s}$$

หาค่า q_c จากสมการซึ่ง $BW = \omega_2 - \omega_1 = 189000 \text{ rad/s} = 30 \text{ KHz}$

$$q_c = \frac{\omega_0}{BW} = \frac{480696.979}{189000} = 2.55$$

ค่าของ n เป็นเลขคู่จะมี poles อยู่ที่ $\pm \frac{90^\circ}{n} = \pm 22.5^\circ$ และ poles จะอยู่ห่างกัน $\pm \frac{180^\circ}{n} = \pm 45^\circ$

เพราะฉะนั้น poles จะอยู่ที่ $\pm 22.5^\circ$ และ $\pm 67.5^\circ$



รูปที่ 3.13 แสดงตำแหน่งของ Pole แต่ละตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ใช้ Geffes Algorithm

จาก

$$\begin{aligned}\Sigma_1 \pm \Omega_1 &= -\Omega_0(\cos\varphi \pm j\sin\varphi) \\ &= -1.3(\cos 22.5 \pm j\sin 22.5) \\ &= -1.2 \pm 0.49\end{aligned}$$

$$\begin{aligned}\Sigma_2 \pm \Omega_2 &= -\Omega_0(\cos\varphi \pm j\sin\varphi) \\ &= -1.3(\cos 67.5 \pm j\sin 67.5) \\ &= -0.49 \pm 1.2\end{aligned}$$


<p>CASE I $\Sigma_1 \pm \Omega_1 = -1.2 \pm 0.49$</p> <p>$C = \Sigma_1^2 + \Omega_1^2 = 1.687$</p> <p>$D = \frac{2\Sigma_1}{q_c} = 0.941$</p> <p>$E = 4 + \frac{C}{q_c^2} = 4.259$</p> <p>$G = \sqrt{E^2 - 4D^2} = 3.821$</p> <p>$Q = \frac{1}{D} \sqrt{\frac{1}{2}(E+G)} = 2.136$</p> <p>$K = \frac{\Sigma_1 Q}{q_c} = 1.00518$</p> <p>$W = K + \sqrt{K^2 + 1} = 1.071$</p> <p>$f_{01} = \frac{f_0}{W} = 69.14 \text{ KHz}$</p> <p>$f_{02} = f_0 \times W = 84.74 \text{ KHz}$</p>	<p>CASE II $\Sigma_2 \pm \Omega_2 = -0.49 \pm 1.2$</p> <p>$C = \Sigma_2^2 + \Omega_2^2 = 1.687$</p> <p>$D = \frac{2\Sigma_2}{q_c} = 0.390$</p> <p>$E = 4 + \frac{C}{q_c^2} = 4.259$</p> <p>$G = \sqrt{E^2 - 4D^2} = 4.187$</p> <p>$Q = \frac{1}{D} \sqrt{\frac{1}{2}(E+G)} = 5.269$</p> <p>$K = \frac{\Sigma_2 Q}{q_c} = 1.0269384$</p> <p>$W = K + \sqrt{K^2 + 1} = 1.261$</p> <p>$f_{03} = \frac{f_0}{W} = 60.72 \text{ KHz}$</p> <p>$f_{04} = f_0 \times W = 96.52 \text{ KHz}$</p>
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------	------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------



รูปที่ 3.14 แสดง Block Diagram แต่ละ State ที่จะนำไปสร้างวงจร Butterworth Band Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก block นำมาสร้างเป็นวงจร โดยใช้วงจรต้นแบบเป็นวงจร DELYIANNIS-FRIEND CIRCUIT



รูปที่ 3.15 แสดงวงจร DELYIANNIS-FRIEND CIRCUIT

นำค่าต่างๆ ใน block มาแทนในวงจรได้ดังนี้



รูปที่ 3.16 แสดงวงจร Butterworth Band Pass Filter ที่ยังไม่ทำ Frequency Scaling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการ Frequency scaling โดยใช้สูตร

$$R_{\text{new}} = K_m R_{\text{old}}$$

$$K_f = 2\pi f$$

$$C_{\text{new}} = \frac{C_{\text{old}}}{k_f K_m}$$

จะได้ค่าต่างๆ ดัง ตาราง

State	Frequency (KHz)	Q	Kf	Km	R new		C new C1 = C2
					R1	R2	
1	69.14	2.136	434199.2	538.92	538.92	9.835K	1 nF
2	84.74	2.136	532167.2	439.71	439.71	8.024K	1 nF
3	60.72	5.269	381321.6	246.51	246.51	27.37K	1 nF
4	96.52	5.269	606145.6	155.08	155.08	17.22k	1 nF

ตารางที่ 3.1 แสดงค่าของ R และ C ที่ได้จากการทำ Frequency Scaling

เนื่องจากวงจรที่ได้ ยังมีเกณฑ์ที่สูงอยู่ โดย เกณฑ์ ที่ความถี่กลางของแต่ละสเตตนั้นจะคำนวณได้จาก

$$T_i(j\omega)^2 = \frac{(-2Q_i\omega_{0i}\omega)^2}{(\omega_{0i}^2 - \omega^2)^2 + (\omega_{0i}\omega/Q)^2}$$

ทำการคำนวณเกณฑ์ของแต่ละสเตตได้ดังนี้

$$T_1 = 8.367$$


$$T_2 = 8.367$$

$$T_3 = 20.896$$

$$T_4 = 20.865$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราต้องทำการปรับเกณฑ์ของแต่ละสเตจในเป็น 1 โดยการใช Voltage Divider ที่ R1



รูปที่ 3.17 แสดงการเปลี่ยนค่า R1 ไปเป็นวงจร Voltage Divider

ดังนั้นเราจะได้อวงจรดังรูป




รูปที่ 3.18 แสดงรูปวงจร Butterworth Band Pass Filter ที่ได้รับการปรับค่า Gain ของแต่ละสเตจแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.9 วงจรเลื่อนเฟส 90 องศา

ในการออกแบบวงจรเลื่อนเฟส เพื่อทำการเลื่อนสัญญาณที่เข้ามาทางอินพุต หรือเป็นการหน่วงเวลาสัญญาณอินพุต ให้ช้าลง ซึ่งสามารถเขียนและสามารถเขียนและแสดงผลการตอบสนองต่อความถี่ได้ดังรูป



รูปที่ 3.19 แสดงวงจร Phase Shifter

$$\begin{aligned}
 \text{ที่ node } V^- & \quad \left(\frac{2}{R_1}\right)V^- - \frac{1}{R_1}V_{in} - \frac{1}{R_1}V_0 = 0 \\
 \text{ที่ node } V^+ & \quad V^+ = \frac{(1/SC_1)V_{in}}{(1/SC_1) + R} \\
 & \quad \left(\frac{1}{1 + SC_1R}\right)V_{in} \\
 V^+ & = V^- \\
 & \quad \left(\frac{2}{R_1}\right)\left(\frac{1}{1 + SC_1R}\right)V_{in} - \frac{1}{R_1}V_{in} - \frac{1}{R_1}V_0 = 0 \\
 \frac{V_0}{V_{in}} & = \frac{1 - SC_1R}{1 + SC_1R} \\
 \frac{V_0}{V_{in}} & = \frac{1 - j2\pi fRC_1}{1 + j2\pi fRC_1}
 \end{aligned}$$

สามารถคำนวณหาค่าของมุมของวงจรเลื่อนเฟสได้จากสมการ

$$\Phi = -2 \tan^{-1} 2\pi fRC_1$$

จะเห็นว่าสมการข้างบนจะเป็นจริงได้ค่าเฟสจะต้องติดลบเท่านั้น ดังนั้นถ้าเราใส่สัญญาณ sine wave เข้าไปและกำหนดเฟสของวงจรเป็น -90 องศา นั่นคือเราจะได้สัญญาณ $-\cosine$ ดังนั้น ถ้าเราต้องการสัญญาณ \cosine นั้นจะทำได้โดยการใส่วงจร Inverter เข้าไปหลังวงจรเลื่อนเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การคำนวณค่า R และ ค่า C ของวงจรเลื่อนเฟส โดยกำหนดค่าความถี่คือ 76.8 KHz และค่า C คือ 1nF สามารถหาค่า R ได้จากสมการ

$$R = \frac{1}{2\pi f}$$

$$R = \frac{1}{2 \times 3.14 \times 76.8 \times 10^3 \times 10^{-9}}$$

$$R = 2 \text{ K}$$


นำไปสร้างวงจรได้ดังนี้



รูปที่ 3.20 แสดงวงจรเลื่อนเฟส 90 องศา

3.1.10 วงจรรวมสัญญาณ (Summing Amplifier)

วงจร Summing Amplifier ใช้สำหรับการรวมสัญญาณหลายๆ สัญญาณเข้าด้วยกันเพื่อให้เป็นสัญญาณที่ถูกขยายเพียงชุดเดียวดังรูป



รูปที่ 3.21 แสดงรูปวงจรรวมสัญญาณ

จากวงจรเราจะได้สมการเอาท์พุทดังนี้

$$V_o = -\frac{1}{2} \left(1 + \frac{R_f}{R_i} \right) (v_1 + v_2)$$

โดยที่ V1 และ V2 เป็นอินพุทตัวที่ 1 และ 2 ที่ป้อนให้กับวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.11 การกำหนดค่า รีจิสเตอร์ที่ใช้ควบคุมการรับส่งข้อมูลอนุกรม SCON ใน MCS-51


ในการกำหนดค่า SCON ให้กับ MCS-51 ให้สามารถส่งข้อมูลจากคอมพิวเตอร์ไปยัง MCS-51 จะต้องโปรแกรมรีจิสเตอร์ SCON ดังนี้

SM0	=	0	เลือกโหมด 1
SM1	=	1	เลือกโหมด 1
SM2	=	0	เลือก Single Processor Mode
REN	=	1	ให้รับข้อมูลได้
TB8	=	X	อะไรก็ได้เพราะ โหมด 1 ไม่มีการใช้ข้อมูลในบิตนี้
RB8	=	X	อะไรก็ได้เพราะ โหมด 1 ไม่มีการใช้ข้อมูลในบิตนี้
T1	=	0	บิตนี้จะถูกเซ็ทเมื่อส่งข้อมูลครบ 1 ไบต์
R1	=	0	บิตนี้จะถูกเซ็ทเมื่อส่งข้อมูลครบ 1 ไบต์

ค่าในรีจิสเตอร์ SCON จะได้ดังนี้ = 0101 0000B = 50H


และยังมีการกำหนดค่า TMOD เท่ากับ 021H และ TH1=0FDH และ TL1 = 0FDH เพื่อสร้างบอ์ดเรต 9600 บิตต่อวินาที สำหรับการสื่อสารข้อมูลผ่านพอร์ตอนุกรม





รูปที่ 3.22 แสดงวงจรภาคส่งสัญญาณ QPSK ส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.23 แสดงวงจรภาคส่งสัญญาณ QPSK ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 การออกแบบวงจรภาครับ

ในการออกแบบและทดลองทางด้านภาครับนั้น ต้องมีการเพิ่มเติมบางส่วนจากทฤษฎี เพื่อจะให้สอดคล้อง กับสัญญาณที่ส่งมาทางด้านภาครรับซึ่งสัญญาณที่ส่งมานั้นมีความถี่ทางด้านสัญญาณนำร่อง 38 KHz ร่วมส่งกับสัญญาณ QPSK ดังนั้นต้องมีวงจรกรองสัญญาณ 2 วงจร วงจรกรองความถี่ในช่วง 63-93 KHz และวงจรกรองความถี่ 38.4 KHz ดังแสดงในรูปที่ 3.25




รูปที่ 3.25 แสดง Block Diagram การออกแบบวงจรทางภาครรับ

ทำการนำสัญญาณนำร่อง (pilot signal) 38.4 KHz มาใช้ในการกู้สัญญาณพาหะ Sine wave 76.8 KHz เมื่อผ่านวงจรเลื่อนเฟส 90 องศา ทำการดีเทคเตอร์สัญญาณที่ได้ผ่านวงจรกรองความถี่ต่ำ แล้วนำมาเปรียบเทียบกับสัญญาณจะได้สัญญาณทางด้าน I และ Q จากนั้นทำการ นำบิตทางด้าน I และ Q มารวมกัน จะได้สัญญาณเอาท์พุทออกมา


3.2.1 การออกแบบวงจร Phase Lock Loop

Phase Lock Loop ที่นำมาใช้ในปริณญาณิพนธ์อันนี้ใช้ไอซีเบอร์ MC14046 ซึ่งมี Block Diagram ดังรูป



รูปที่ 3.26 แสดงวงจรภายในของ IC MC14046 (phase lock loop)

Typical Low-pass Filters



ซึ่งมีการออกแบบต่างๆ ดังนี้

1. ออกแบบค่า f_{max} และ f_{min} ซึ่งเป็นช่วงความถี่ที่ Phase Lock Loop สามารถ Lock สัญญาณได้ คำนวณได้จากสมการ

$$f_{min} = \frac{1}{R_2(c_1 + 32pF)} \quad f_{max} = \frac{1}{R_1(c_1 + 32pF)} + f_{min}$$

ที่ซึ่ง $10K \leq R_1 \leq 1M$

$10K \leq R_2 \leq 1M$

$100pF \leq C_1 \leq 0.01\mu F$

กำหนดให้ R_1 และ R_2 มีค่าเท่ากับ 172 K และ 70K ตามลำดับ และกำหนดให้ C_1 มีค่าเท่ากับ 200 pF จะได้ $f_{(max)} = 87 \text{ KHz}$ และ $f_{(min)} = 62 \text{ KHz}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. หาค่า $K(vco)$ จะได้ตารางความถี่ที่สัมพันธ์กับ voltage input ดังนี้

Voltage input	f(vco) (KHz)
0	62.5
0.5	63.3
1	63.3
1.5	64.1
2	66.7
2.5	71.4
3	75.8
3.5	80.6
4	83.3
4.5	89.3
5	92.6

ตารางที่ 3.2 แสดงค่า frequency ที่สัมพันธ์กับความ voltage output ของ VCO

$$K_{\phi} = \frac{V_{DD}}{\pi} K_{vco} = \frac{2\pi \Delta f_{vco}}{V_{DD} - 2}$$

$$= 1.59 = 6238 \text{ rad/vs}$$

$$\omega_n \cong \frac{2\pi f_r}{10} \text{ (at phase detector input)}$$

$$\omega_n \cong \frac{2\pi (38.4 \times 10^3)}{10}$$

$$\cong 241152.2 \text{ rad/s}$$

กำหนดให้ C_2 มีค่าเท่ากับ 100 pF จะหาค่า R_3 ได้จาก


$$\omega_n = \sqrt{\frac{K_{\phi} K_{vco}}{NR_3 C_2}}$$

$$R_3 = \frac{K_{\phi} K_{vco}}{NC_2 \omega_n^2} = \frac{1.59 \times 6238}{2 \times 100 \times 10^{-12} \times (38.4 \times 10^3)^2}$$

$$= 85.3K$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อออกแบบเสร็จแล้วจะได้วงจรดังรูป



รูปที่ 3.27 แสดงรูปวงจรร Phase Lock Loop

3.2.2 การออกแบบวงจรร Butterworth Lowpass Filter 17KHz



รูปที่ 3.28 แสดงสัญญาณ square wave ที่มีคาบเท่ากับ 2π


เราสามารถแตกอนุกรมฟูเรียร์ ของ f(t) ได้ดังนี้

$$f(t) = \frac{4K}{\pi} \left[\sin(\omega t) + \frac{1}{3} \sin(3\omega t) + \frac{1}{5} \sin(5\omega t) + \frac{1}{7} \sin(7\omega t) + \dots \right]$$

ในที่นี้เราจะออกแบบ Lowpass Filter ให้กรองได้ถึง harmonic ที่ 4 คือ $\sin(7\omega t)$ และตัดความถี่ harmonic ที่นอกเหนือจากนี้ทิ้งไป เนื่องจากสัญญาณดิจิทัล มี bit rate 9.6 Kbps และถูกทำการแยกบิตมาทางภาคส่งจึงเหลือ bit rate ทา CH I และ CH Q มีค่าเท่ากับ 4.8Kbps ดังนั้นความถี่สูงสุดที่ของสัญญาณนี้คือ 2.4 KHz เพราะฉะนั้น harmonic ที่ 7 ของสัญญาณนี้คือ 16.8 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการออกแบบ



รูปที่ 3.29 แสดงค่าความถี่ pass band และ stop band ที่ต้องการออกแบบ

$$N = \frac{\log[(10^{\alpha_{\min}/10} - 1)/(10^{\alpha_{\max}/10} - 1)]}{2 \log(\omega_p / \omega_s)}$$

$$= \frac{\log[(10^{20/10} - 1)/(10^{0.5/10} - 1)]}{2 \log(400000 / 107000)}$$

$$\cong 3$$

ถ้า N เป็นเลขคี่ จะมี pole ที่ $\phi = 0$ และ pole จะอยู่ห่างกัน $\phi = 180 / N$

$$\therefore \phi = 0^\circ, \pm 60^\circ$$

$$Q = \frac{1}{2 \cos \phi}$$

$$= 0.5 \text{ ถึง } 1$$


$$j\omega_0$$

$$\omega_0 = \frac{\omega_p}{(10^{\alpha_{\max}/10} - 1)^{1/2n}}$$

$$= \frac{107000}{(10^{0.5/10} - 1)^{1/2n}}$$

$$= 151931 \text{ rad / s}$$


เขียน Block Diagram ได้ดังรูป



รูปที่ 3.30 แสดง Block Diagram การสร้าง Butterworth Lowpass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรที่ใช้ในการออกแบบ State ที่ 1 คือ




รูปที่ 3.31 แสดงวงจรที่ใช้ในการออกแบบ state ที่ 1

วงจรที่ใช้ในการออกแบบ State ที่ 2 โดยมี gain = 1



รูปที่ 3.32 แสดงวงจรที่ใช้ในการออกแบบ state ที่ 2

ต่อวงจรตาม Block Diagram จะ ได้



รูปที่ 3.33 แสดงวงจร Butterworth Low Pass Filter ที่ยังไม่ทำ Frequency Scaling

ทำ FREQUENCY SCALING

$$R = K_m$$

$$C_{\text{new}} = \frac{C_{\text{old}}}{K_f K_m}$$

$$K_f = \omega_{\text{new}}$$

กำหนดให้ $R = 5K$


$$\text{state1 } C = \frac{1}{(5 \times 10^3 \times 151931)} \approx 1.5\text{nF}$$

$$\text{state2 } C_1 = \frac{2}{(5 \times 10^3 \times 151931)} \approx 2.7\text{nF}$$

$$C_2 = \frac{0.5}{(5 \times 10^3 \times 151931)} \approx 680\text{pF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะได้วงจรดังรูป



รูปที่ 3.34 แสดงวงจร Butterworth Low Pass Filter ที่ทำ Frequency Scaling แล้ว

3.2.3 วงจรเปรียบเทียบระดับสัญญาณ (comparator)


เมื่อได้สัญญาณจากวงจร Butterworth Lowpass Filter แล้วเราจะนำสัญญาณที่ได้มาทำให้เป็นสัญญาณดิจิทัลที่มีสองระดับเท่านั้นคือ 0 และ 5 โวลต์



รูปที่ 3.35 แสดงวงจร comparator

3.2.4 วงจรกู้สัญญาณนาฬิกา (clock recovery)

เมื่อได้สัญญาณพัลส์ออกมาจากวงจรเปรียบเทียบแล้ว จึงนำมาเข้าสู่วงจรกู้สัญญาณนาฬิกา เพื่อให้ได้สัญญาณนาฬิกากลับมา เพื่อนำไปใช้ในการถอดรหัส Manchester ในวงจรกู้สัญญาณนาฬิกานั้นจะใช้ ดีฟลิปฟล็อป (D-FlipFlop : ใช้ไอซีเบอร์ 74 HC 74) เอกซ์คลูซีฟพอร์เกท (XOR GATE : ใช้ไอซีเบอร์ 74 HC 86) และ โมโนสเตเบิล (monostable : ใช้ไอซีเบอร์ 74121) ดังรูป



รูปที่ 3.36 วงจรกู้สัญญาณนาฬิกา (clock recovery)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ค่าความต้านทาน R ในรูป สามารถคำนวณได้จากค่าตัวเก็บประจุ ที่ใช้ในวงจรสัญญาณนาฬิกา

$$T = \frac{1}{f}$$

$$= \frac{1}{4800}$$

$$= 208.33 \text{ us}$$

จาก

$$T = K \times R \times C$$


โดยที่ K มีค่าประมาณ 0.7 (ใช้ได้ที่ค่า C มีค่ามากกว่า 1000 pF)

T = ความกว้างของพัลส์ของสัญญาณนาฬิกา

ในที่นี้ได้กำหนดค่าความจุของตัวคาปาซิเตอร์เอาไว้ที่ 0.1 uF ดังนั้นเราสามารถคำนวณค่าของความต้านทานได้ดังนี้ $R = \frac{T}{KC} = 2.98 \text{ K}$

ค่าความต้านทานและตัวเก็บประจุที่ได้จะเป็นตัวกำหนดค่าคงที่เวลา ในการต่อวงจรจะกำหนดให้ค่าความต้านทานเป็นแบบปรับค่าได้เพื่อที่จะสามารถปรับค่าเวลาของ โมโนสเตเบิลได้ เวลาใช้งานจะปรับค่าคาบเวลาให้ได้ค่า duty cycle มากกว่า 50 % เล็กน้อย โดยสัญญาณนาฬิกาที่ได้จริง (ขา 6) จะกลับเฟสกับทางด้านส่ง จึงเลือกเอาที่พ่วงจากขา 1 ซึ่งจะมีค่า duty cycle มากกว่า 50 % เล็กน้อย แต่มีเฟสตรงกันกับทางด้านส่งเพื่อที่จะสามารถตีเทคค่าได้อย่างถูกต้อง


เริ่มต้นการทำงาน สัญญาณรหัสแมนเชสเตอร์ จะแยกเข้าขา D ของดีฟลิปฟล็อป และขา 1 ของเอกซ์คลูซีฟออร์เกท ถ้า ขา 1 ของ 74121 มีค่าเริ่มต้นเป็น 0 เมื่อสัญญาณที่เข้าขา 1 ของเอกซ์คลูซีฟออร์เกทเปลี่ยนจาก 1 เป็น 0 จะทำให้เอาท์พุทของเอกซ์คลูซีฟออร์เกทเปลี่ยนจาก 1 เป็น 0 ซึ่งจะทำให้โมโนสเตเบิลทำงานที่ขอบขาของสัญญาณ สัญญาณพัลส์จะถูกสร้างออกมาที่ขา 6 ของ 74121 ซึ่งมีความกว้างพัลส์เท่ากับค่าคงที่เวลา RC สัญญาณที่ขา 1 ของ 74121 จะเป็นส่วนกลับของสัญญาณ ขา 6 ของ 74121 ซึ่งเราจะนำไปเข้าขาสัญญาณนาฬิกาของดีฟลิปฟล็อป เพื่อทริกให้ฟลิปฟล็อปรับสัญญาณรหัสแมนเชสเตอร์ที่ขอบขาขึ้นของสัญญาณนาฬิกาซึ่งจะทำให้สัญญาณขา 2 ของเอกซ์คลูซีฟออร์เกทเป็น 1 เมื่ออินพุททางขา 1 เปลี่ยนตามรหัสแมนเชสเตอร์แต่ขา 2 ไม่เปลี่ยนเนื่องจากไม่มีสัญญาณนาฬิกาทริก จึงทำให้สถานะของเอกซ์คลูซีฟออร์เปลี่ยนจาก 1 เป็น 0 ขอบขาของไปทริกโมโนสเตเบิลวนไปเรื่อยๆ อยู่เช่นนี้ จะได้สัญญาณนาฬิกาออกมาที่ ขา 1 ของโมโนสเตเบิล ซึ่งนำไปใช้ในการถอดรหัสต่อไป



รูปที่ 3.37 แสดงไทม์ไดอะแกรมของวงจรกู้สัญญาณนาฬิกา


3.2.5 วงจรถอดรหัสแมนเชสเตอร์ (Manchester Decoder)

สามารถทำการถอดรหัสได้ โดยการนำสัญญาณแมนเชสเตอร์และสัญญาณนาฬิกาที่ถูกลบมานำไปผ่านดีฟลิปฟลอป จะได้ข้อมูลเดิมกลับคืนมา



รูปที่ 3.38 วงจรถอดรหัสแมนเชสเตอร์

โดยหลักการของดีฟลิปฟลอปคือ ฟลิปฟลอปจะคงสภาพเอาท์พุทเดิมกว่าจะมีสัญญาณนาฬิกาขาขึ้นและอินพุทเข้ามาใหม่ หากอินพุทมีสถานะเดิม สถานะเอาท์พุทจะไม่เปลี่ยน ซึ่งจะทำให้สัญญาณที่เป็นข้อมูลจากทางด้านส่งกลับคืนมา




รูปที่ 3.39 สัญญาณจากการถอดรหัสแมนเชสเตอร์โดยใช้ดีฟลิปฟลอป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.6 วงจรเปลี่ยนสัญญาณขนานเป็นอนุกรม

สัญญาณข้อมูลทางด้านแนวแกน I และ Q นั้นจะอยู่ในรูปที่ขนานกันอยู่ ดังนั้นจะต้องนำข้อมูลมาอนุกรมกันเพื่อให้อยู่ในรูปแบบคั้งที่ส่งข้อมูลมา การออกแบบวงจรรวมสัญญาณดิจิทัลโดยการต่อวงจรคั้งรูป



รูปที่ 3.40 วงจรเปลี่ยนสัญญาณแบบขนานเป็นอนุกรม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.41 แสดงวงจรทรานส์ QPSK ส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.42 แสดงวงจรภาครับ QPSK ส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.43 แสดงวงจรภาครับ QPSK ส่วนที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

การทดสอบวงจรภาคส่ง

4.1 การทดสอบวงจรผลิตสัญญาณความถี่ 9.6 KHz และ 76.8 KHz


วัตถุประสงค์ : เพื่อให้ทราบลักษณะการทำงานของวงจรซึ่งนำมาใช้ผลิตสัญญาณโดยใช้คริสตอลต่อกับ ไอซีเบอร์ 4060 พร้อมทั้งศึกษาถึงลักษณะของสัญญาณที่วัดออกมาได้จากวงจรดังกล่าว

4.1.1 ขั้นตอนการทดลอง

- 1.ต่อวงจรผลิตสัญญาณความถี่ 9.6 KHz และ 76.8 KHz โดยใช้คริสตอล (X-TAL 2.4576 MHz) ต่อกับ ไอซีเบอร์ 4060
- 2.ป้อนสัญญาณไฟเลี้ยง +5 Vdc เข้าที่ขา 16 ซึ่งเป็นขาของ Vcc ของ ไอซีเบอร์ 4060
- 3.วัดสัญญาณที่ขา 5 และ ขา 14 ของ ไอซีเบอร์ 4060
- 4.สังเกตผลการทดลอง ลักษณะของสัญญาณที่ได้ ตลอดจนความถี่ของสัญญาณ พร้อมทั้งบันทึกผลการทดลอง

4.1.2 ผลการทดลอง

สัญญาณที่วัดได้ที่ขา 5 และขา 14 ของ ไอซีเบอร์ 4060 มีลักษณะเป็นสัญญาณคลื่นสี่เหลี่ยม (Square Wave) โดยมีความถี่ที่วัดได้จากขา 5 เป็น 76.8 KHz และขา 14 เป็น 9.6 KHz



รูปที่ 4.1 แสดงรูปคลื่นสี่เหลี่ยมเป็น 76.8 KHz ทาง CH1 และ 9.6 KHz ทาง CH 2

4.1.3 สรุปผลการทดลอง

วงจรผลิตสัญญาณโดยการต่อคริสตอลกับ ไอซีเบอร์ 4060 สามารถที่จะทำการกำเนิดสัญญาณคลื่นความถี่ต่างๆ ได้ ซึ่งขาที่ 5 ของ ไอซีเบอร์ 4060 สามารถที่จะทำการกำเนิดสัญญาณที่ความถี่ 76.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KHz ขาที่ 14 ของไอซีเบอร์ 4060 สามารถที่จะทำการกำเนิดสัญญาณที่มีความถี่ 9.6 KHz ซึ่งกลับเฟสกับขาที่ 5 โดยคลื่นที่ผลิตมาจะเป็นสัญญาณสี่เหลี่ยม สัญญาณ 9.6 KHz จะนำไปเป็นสัญญาณนาฬิกาที่ใช้ในการส่งข้อมูล และสัญญาณ 76.8 KHz จะนำไปกรองเป็นสัญญาณ Sine Wave ซึ่งจะนำไปเป็นคลื่นพาห้

4.2 การทดสอบวงจรส่งข้อมูลขนาดความเร็ว 9.6 Kbps


วัตถุประสงค์ : เพื่อทำการศึกษางานและลักษณะของสัญญาณที่ได้จากวงจรส่งข้อมูลขนาดความเร็ว 9.6 Kbps

4.2.1 ขั้นตอนการทดลอง

1. ต่อวงจรส่งสัญญาณข้อมูลขนาดความเร็ว 9.6 Kbps ตามรูป 3.4 และ 3.5
2. วัดสัญญาณเอาต์พุตที่ได้
3. สังเกตลักษณะของสัญญาณที่ได้จากออสซิลโลสโคป พร้อมทั้งบันทึกผลการทดลอง

4.2.2 ผลการทดลอง

สัญญาณที่วัดได้มีลักษณะเป็นข้อมูลแบบอนุกรม (Serial) ติดต่อกันไป โดยมีขนาดของสัญญาณเป็น 5 Vpp และมีรูปแบบของข้อมูลเป็น “10011100” และจะซ้ำกันไปเช่นนี้ ดังรูปที่ 4.2



รูปที่ 4.2 สัญญาณข้อมูลเปรียบเทียบกับสัญญาณนาฬิกา

CH 1 สัญญาณนาฬิกา 64 KHz

CH 2 สัญญาณข้อมูล “10011100”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.3 สรุปผลการทดลอง

วงจรส่งข้อมูลสามารถส่งข้อมูลออกไปได้ตามที่กำหนดไว้สัญญาณที่ออกมาจะมีลักษณะเป็นสัญญาณอนุกรม ซึ่งมีอัตราเร็วในการส่งข้อมูลเท่ากับสัญญาณนาฬิกาที่ป้อนให้กับวงจร ในที่นี้คือ 9.6 Kbps


4.3 การทดสอบวงจรแยกบิต

วัตถุประสงค์: เพื่อทำการศึกษาการทำงานของวงจรซึ่งทำหน้าที่ในการแยกบิตของสัญญาณ โดยใช้วงจรฟลิปฟล็อป ออกเป็นสัญญาณด้าน I และ ด้าน Q

4.3.1 ขั้นตอนการการทดลอง

- 1.ต่อวงจรแยกบิตดังรูปที่ 3.7
- 2.ป้อนสัญญาณข้อมูลที่ถูกส่งมาจากวงจรส่งข้อมูล
- 3.สังเกตและบันทึกผลการทดลองของสัญญาณที่วัดได้ที่เอาท์พุททั้งทางด้าน I (Inphase) และ ด้าน Q (Quadrature Phase) เปรียบเทียบกับสัญญาณอินพุทที่เข้ามา

4.3.2 ผลการทดลอง



รูปที่ 4.3 แสดงสัญญาณอินพุทที่ถูกแยกออกเป็น CH I และ CH Q

R1 สัญญาณข้อมูลที่ทำกรส่ง

Channel 1 สัญญาณอินพุทที่ถูกแยกออกไปทาง CH I

Channel 2 สัญญาณอินพุทที่ถูกแยกออกไปทาง CH Q

วงจรแยกบิตสามารถทำการแยกบิตได้อย่างถูกต้องคือ CH I จะออกมาเป็น “1010” และทาง CH Q จะออกมาเป็น “0110”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.3 สรุปผลการทดลอง

วงจรแยกบิต สามารถทำการแยกบิตออกมาได้เป็นเอาต์พุตด้าน I และด้าน Q โดยทำหน้าที่ในการแปลงสัญญาณจากข้อมูลอนุกรม (Serial) เป็นข้อมูลแบบขนาน (Parallel)

4.4 การทดสอบวงจรเลื่อนเฟสของสัญญาณ

วัตถุประสงค์ : เพื่อทำการศึกษาการทำงานและทำความเข้าใจ ถึงการทำงานของวงจรเลื่อนเฟส พร้อมทั้งวิเคราะห์ถึงองค์ประกอบในวงจรที่มีผลต่อการเลื่อนเฟสของสัญญาณ การเลื่อนเฟสมากน้อยขึ้นอยู่กับองค์ประกอบส่วนใดบ้าง


4.4.1 ขั้นตอนการทดลอง

- 1.ต่อวงจรดังรูป 3.19
- 2.ป้อนสัญญาณคลื่นไซน์ขนาด 2 Vpp ความถี่ 76.8 KHz ให้กับอินพุตของวงจร
- 3.ทดลองปรับค่าของตัวต้านทานปรับค่าได้ จนทำให้เฟสของสัญญาณอินพุตและเอาต์พุตมีค่าเฟสที่แตกต่างกัน 90 องศา

4.วัดสัญญาณเปรียบเทียบกับระหว่างสัญญาณอินพุตและสัญญาณเอาต์พุต สังเกตพร้อมบันทึกผลการทดลอง

4.4.2 ผลการทดลอง

เมื่อลองปรับความต้านทานของตัวต้านทานปรับค่าได้ จะพบว่า เมื่อปรับความต้านทานค่าต่างๆ กันจะทำให้ได้ความแตกต่างของเฟสที่แตกต่างกันด้วย โดยมีความต้านทานที่ประมาณ 2 กิโลโอห์มที่ได้สัญญาณอินพุตและเอาต์พุตมีความแตกต่างของเฟสประมาณ 90 องศา



รูปที่ 4.4 เปรียบเทียบสัญญาณอินพุต (CH 1) และสัญญาณเอาต์พุตที่วัดได้ (CH 2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.3 สรุปผลการทดลอง

วงจรเลื่อนเฟสของสัญญาณมีความสามารถในการเลื่อนเฟสของสัญญาณได้ด้วยมุมค่าต่างๆ ทั้งนี้ขึ้นกับปัจจัยคือตัวต้านทานปรับค่าได้ที่อยู่ในวงจร โดยที่ค่าความต้านทานประมาณ 2 กิโลโอห์ม จะได้ค่าความต่างเฟสประมาณ 90 องศา ซึ่งตรงตามที่ได้จากการคำนวณทางทฤษฎี

4.5 การทดสอบวงจรกรองความถี่ผ่าน 38.4 KHz

4.5.1 ขั้นตอนการทดลอง

1. ต่อวงจรกรองความถี่ผ่านย่าน 38.4 KHz แบบ Positive Feedback Band Pass Filter ดังรูปที่ 3.12
2. จากการคำนวณทางทฤษฎีพบว่าถ้าต้องการความถี่กลางที่ 38.4 KHz ต้องปรับค่าตัวต้านทานปรับค่าได้ ให้มีค่า 1.36 กิโลโอห์ม ดังนั้นจึงทำการปรับค่าตัวต้านทานให้ได้ดังที่กำหนดไว้
3. ป้อนสัญญาณคลื่น Sine Wave ที่มีขนาด 2Vpp ที่มีความถี่ตั้งแต่ 10 KHz และเพิ่มค่าขึ้นเรื่อยๆ เพื่อดูคุณลักษณะของ ฟิเตอร์ พร้อมทั้งบันทึกค่าโวลเตจที่วัดได้ที่เอาต์พุตของวงจรกรองความถี่ที่ความถี่ต่างๆ
4. สังเกตผลการทดลองที่ได้ พร้อมทั้งพล็อตกราฟแสดงคุณลักษณะของวงจรฟิเตอร์
5. เปลี่ยนจากการป้อนสัญญาณ Sine Wave เป็นสัญญาณ Square Wave ที่มีความถี่ 38.4 KHz เข้าที่อินพุตของฟิเตอร์
6. สังเกตสัญญาณที่วัดได้ที่เอาต์พุตของฟิเตอร์ พร้อมทั้งบันทึกผลการทดลอง

4.5.2 ผลการทดลอง


สัญญาณที่วัดได้ที่มีความถี่ค่าต่าง ๆ มีลักษณะเป็นสัญญาณคลื่นไซน์ โดยมีขนาดของสัญญาณแสดงดังตารางที่ 4.1

ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB
10	31.2	-36.13	37	1500	-2.49	52	170	-21.41
15	50.4	-31.97	38	1450	-2.79	54	156	-22.14
20	77	-28.29	39	1300	-3.74	56	142	-22.93
22	99	-26.12	40	900	-6.93	58	136	-23.35
24	118	-24.58	41	680	-9.37	60	122	-24.3
26	134	-23.48	42	540	-11.37	65	96	-26.35
28	184	-20.72	43	480	-12.39	70	85	-27.37
30	228	-18.86	44	372	-14.6	75	71	-28.95
31	260	-17.77	45	320	-15.9	80	47	-32.52
32	288	-16.83	46	288	-16.83	85	44	-32.99
33	348	-15.19	47	250	-18.06	90	42	-33.49
34	432	-13.31	48	244	-18.27	95	39	-34.17
35	540	-11.37	49	220	-19.17	100	35	-35.05
36	756	-8.45	50	204	-19.82	120	33	-35.57

ตารางที่ 4.1 ค่าโวลต์เตจที่วัดได้ที่มีความถี่ต่าง ๆ ของวงจรกรองความถี่ผ่าน 38.4 KHz

***** f_H และ f_L ได้คือ 39.6 KHz และ 36.82 KHz เพราะฉะนั้นจะได้ Bandwidth = 2.78 KHz *****

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ผ่านย่าน 38.4 KHz

4.5.3 สรุปผลการทดลอง

จากกราฟแสดงคุณลักษณะของวงจรกรองความถี่จะเห็นว่าเป็นวงจรกรองความถี่ช่วงผ่าน (Band Pass Filter) โดยมีค่าความถี่กลางประมาณ 38.4 KHz จะเห็นว่ากราฟคุณลักษณะมีความคมพอใช้ได้ที่จะกรองเอาฮาร์โมนิกแรกของสัญญาณนาฬิกาออกมาได้ ในการทดลองนี้ หา f_h และ f_l ได้คือ 39.6 KHz และ 36.82 KHz ตามลำดับ ซึ่งในทางทฤษฎีจะใช้ค่า Q ประมาณ 19.2 แต่ในทางปฏิบัติเราจะคำนวณค่า Q ที่ได้จากการทดลองคือ 13.71

4.6 การทดสอบวงจรกรองความถี่ผ่าน 76.8 KHz

4.6.1 ขั้นตอนการทดลอง

1. ต้องวงจรกรองความถี่ผ่านย่าน 76.8 KHz แบบ Positive Feedback Band Pass Filter ดังรูปที่ 3.11
2. จากการคำนวณทางทฤษฎีพบว่าถ้าต้องการความถี่กลางที่ 38.4 KHz ต้องปรับค่าตัวต้านทานปรับค่าได้ ให้มีค่า 1.36 กิโลโอห์ม ดังนั้นจึงทำการปรับค่าตัวต้านทานให้ได้ดังที่กำหนดไว้
3. ป้อนสัญญาณคลื่นไซน์ ที่มีขนาด 2Vpp ที่มีความถี่ตั้งแต่ 40 KHz และเพิ่มค่าขึ้นเรื่อยๆ เพื่อดูคุณลักษณะของฟิลเตอร์บันทึกค่าโวลต์ที่วัดได้ที่เอาท์พุทที่ความถี่ต่างๆ
4. สังเกตผลการทดลองที่ได้ พร้อมทั้ง ปริ๊อตกราฟแสดงคุณลักษณะของวงจรฟิลเตอร์
5. เปลี่ยนจากการป้อนสัญญาณ Sine Wave เป็นสัญญาณ Square Wave ที่มีความถี่ 38.4 KHz เข้าที่อินพุทของฟิลเตอร์
6. สังเกตสัญญาณที่วัดได้ที่เอาท์พุทของฟิลเตอร์ พร้อมทั้งบันทึกผลการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6.2 ผลการทดลอง


สัญญาณที่วัดได้ที่มีความถี่ต่างๆ มีลักษณะเป็นสัญญาณคลื่นไซน์ โดยมีขนาดของสัญญาณแสดงดังตารางที่ 4.2

ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB
40	37.4	-34.56	68	160	-21.93	83	276	-17.2
42	34.4	-35.29	70	194	-20.26	84	264	-17.58
44	36.8	-34.7	71	222	-19.1	85	228	-18.86
46	39.4	-34.11	72	256	-17.85	86	204	-19.82
48	44.8	-32.9	73	300	-16.48	87	192	-20.35
50	49.6	-32.1	74	376	-14.52	88	168	-21.51
52	52.0	-31.7	75	456	-12.84	89	155	-22.15
54	56	-31.0	76	556	-11.12	90	144	-22.85
56	57	-30.9	77	636	-9.47	100	97	-26.28
58	71	-28.9	78	640	-9.89	110	87	-27.23
60	83	-27.6	79	568	-10.73	120	69	-29.24
62	93	-26.65	80	471	-12.46	130	58	-30.75
64	105	-25.59	81	412	13.72	140	48	-32.39
66	125	--24.28	82	384	-14.33	150	46	-32.76

ตารางที่ 4.2 ค่าโวลต์เดคที่วัดได้ที่ค่าความถี่ต่างๆ ของวงจรกรองความถี่ผ่าน 76.8 KHz

***** f_1 และ f_2 ได้คือ 74.5 KHz และ 81.3 KHz เพราะฉะนั้นจะได้ Bandwidth = 6.8 KHz *****

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ผ่านย่าน 76.8 KHz

4.6.3 สรุปผลการทดลอง

จากกราฟแสดงคุณลักษณะของวงจรกรองความถี่จะเห็นว่าเป็นวงจรกรองความถี่ช่วงผ่าน (Band Pass Filter) โดยมีค่าความถี่กลางประมาณ 77.8 KHz จะเห็นว่ากราฟคุณลักษณะมีความคมพอใช้ได้ที่จะกรองเอาฮาร์โมนิกแรกของสัญญาณนาฬิกาออกมาได้ ในการทดลองนี้ หา f_H และ f_L ได้คือ 74.5 KHz และ 81.3 KHz ตามลำดับ ซึ่งในทางทฤษฎีจะใช้ค่า Q ประมาณ 15.36 แต่ในทางปฏิบัติเราจะคำนวณค่า Q ที่ได้จากการทดลองคือ 11.44

4.7 การทดสอบวงจรกรองความถี่ผ่าน 63-93 KHz

4.7.1 ขั้นตอนการทดลอง

1. ต่อวงจรกรองความถี่ผ่านย่าน 63-93 KHz แบบ Butterworth ดังรูปที่ 3.18
2. ป้อนสัญญาณคลื่น Sine Wave ที่มีขนาด 2Vpp ที่มีความถี่ตั้งแต่ 40 KHz และเพิ่มขึ้นเรื่อยๆ เพื่อดูคุณลักษณะของฟิลเตอร์ พร้อมทั้งบันทึกค่าโวลต์เตทที่วัดได้ที่เอาต์พุตของวงจรกรองความถี่ที่ความถี่ต่างๆ
3. สังเกตผลการทดลองที่ได้ พร้อมทั้งพล็อตกราฟแสดงคุณลักษณะของวงจรฟิลเตอร์เปลี่ยนจากการป้อนสัญญาณ Sine Wave เป็นสัญญาณ Square Wave ที่มีความถี่ 63 - 93 KHz เข้าที่อินพุตของฟิลเตอร์
4. สังเกตสัญญาณที่วัดได้ที่เอาต์พุตของฟิลเตอร์ พร้อมทั้งบันทึกผลการทดลอง

4.7.2 ผลการทดลอง


สัญญาณที่วัดได้ที่ความถี่ค่าต่าง ๆ มีลักษณะเป็นสัญญาณคลื่นไซน์ โดยมีขนาดของสัญญาณแสดงดังตารางที่ 4.3

ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB	ความถี่ (KHz)	Voltage Output (mv)	dB
40	26	-37.72	69	1130	-4.96	83	1100	-5.19
50	149	-22.5	70	1130	-4.96	84	1120	-5.04
52	209	-19.6	71	1110	-5.12	85	1140	-4.88
54	278	-17.14	72	1110	-5.12	86	1140	-4.88
57	520	-11.7	73	1110	-5.12	87	1160	-4.73
58	640	-9.89	74	1100	-5.19	88	1160	-4.73
60	870	-7.23	75	1100	-5.19	89	1190	-4.5
62	1070	-5.43	76	1100	-5.19	90	1200	-4.43
63	1130	-4.96	77	1090	-5.27	95	1150	-4.8
64	1150	-4.8	78	1040	-5.27	100	680	-9.37
65	1160	-4.73	79	1040	-5.27	105	368	-14.7
66	1160	-4.73	80	1100	-5.19	110	200	-20
67	1140	-4.88	81	1100	-5.19	120	105	-25.5
68	1140	-4.88	82	1100	-5.19	130	40	-33.97

ตารางที่ 4.3 ค่าโวลต์เดทที่วัดได้ที่ค่าความถี่ต่าง ๆ ของวงจรกรองความถี่ผ่าน 63 -93 KHz

***** f_H และ f_L ได้คือ 99 KHz และ 59 KHz เพราะฉะนั้นจะได้ Bandwidth = 40 KHz *****

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ผ่านย่าน 63-93 KHz

4.7.3 สรุปผลการทดลอง

จากกราฟแสดงคุณลักษณะของวงจรกรองความถี่จะเห็นว่าเป็นวงจรกรองความถี่ช่วงผ่าน (Band Pass Filter) จะเห็นว่ากราฟคุณลักษณะมีความ ช่วงกว้างพอที่จะให้ Bandwidth ของสัญญาณ QPSK ผ่านไปได้และมีความสามารถที่จะตัว Harmonic ที่จะไปรบกวนความถี่ 38.4 KHz ที่จะส่งรวมไปกับสัญญาณ QPSK เพื่อไว้ใช้ในการกู้คืนพหุกลับมามาทางด้านภาครับ

4.8 การทดสอบวงจร มัลติพลายเออร์ (Multiplier)


วัตถุประสงค์ : เพื่อศึกษาการทำงานของวงจร Multiplier หลักการมอดูเลตสัญญาณและลักษณะของสัญญาณที่ได้รับแบบต่างๆ จากวงจร Multiplier

4.8.1 ขั้นตอนการทดลอง

1. ทำการต่อวงจร Multiplier ตามรูปที่ 3.9
2. ทำการเชื่อมต่อตัวเก็บประจุขนาด 0.1 μF ที่ต่ออยู่กับขา 10 กับขา 1 ของ IC MC 1496 แล้วป้อนสัญญาณ Sine Wave ขนาด 1 mV 1 KHz เข้าไปที่ขาทั้งสอง
3. วัดสัญญาณเอาต์พุตที่ได้รับโดยใช้ออสซิลโลสโคป พร้อมทั้งวัดสเปกตรัมความถี่ของสัญญาณที่ได้รับ

4.8.2 ผลการทดลอง

ลักษณะของสัญญาณที่วัดได้ที่เอาต์พุตของวงจร Multiplier มีลักษณะความถี่เพิ่มขึ้นเป็น 2 KHz ดังรูป



รูปที่ 4.8 เอาต์พุตของวงจร Multiplier ซึ่งความถี่เพิ่มขึ้นเป็น 2 เท่าของความถี่อินพุต

สาเหตุที่เป็นเช่นนี้ เพราะว่าสัญญาณ Sine Wave ที่มีความถี่เท่ากันเมื่อนำมาคูณกันแล้วความถี่จะเพิ่มขึ้นเป็น 2 เท่าของความถี่เริ่มต้น

4.8.3 สรุปผลการทดลอง

วงจร Multiplier สามารถทำหน้าที่คูณสัญญาณที่เข้ามาทางอินพุตทั้งสอง ได้ดีพอสมควร เราสามารถใช้วงจรนี้ในการมอดูเลตสัญญาณได้ และเราจะใช้วงจรนี้ทำการคูณสัญญาณข้อมูล กับสัญญาณคลื่นพาห้ทั้งทาง CH1 และ CH2

4.9 การทดสอบวงจรรวมสัญญาณ (Summing Amplifier)

วัตถุประสงค์ : เพื่อศึกษาการทำงานของวงจรรวมสัญญาณ ว่ามีหลักการในการรวมสัญญาณแบบใด ลักษณะสัญญาณที่ได้รับที่เอาต์พุตมีลักษณะเป็นเช่นไร


4.9.1 ขั้นตอนการทดลอง

- 1.ต่อวงจรตามรูป 3.21
- 2.ทำการลัดวงจรขาสัญญาณอินพุตทั้ง 2 เข้าด้วยกัน พร้อมทั้งป้อนสัญญาณคลื่นอินพุต
- 3.ผลการทดลองเปรียบเทียบสัญญาณอินพุตกับสัญญาณเอาต์พุต

4.9.2 ผลการทดลอง

ลักษณะของสัญญาณที่ได้ออกมาที่เอาต์พุตมีลักษณะเป็นสัญญาณคลื่นไซน์ความถี่ 1 KHz และมีแอมพลิจูด ขนาดประมาณ 4 Vpp และมีเฟสตรงกับสัญญาณอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 สัญญาณที่ได้จากรวมสัญญาณ


4.9.3 สรุปผลการทดลอง

วงจรรวมสัญญาณจะทำหน้าที่ในการรวมสัญญาณ โดยจะสังเกตได้จากสัญญาณที่วัดได้ ที่เอาท์พุทซึ่งเป็นการถ่วงจรรของอินพุททั้งสอง อินพุทเข้าด้วยกัน มีขนาดประมาณ 2 เท่าของสัญญาณอินพุท ซึ่งแสดงให้เห็นว่าวงจรสามารถนำไปใช้ในการรวมสัญญาณที่มีลักษณะต่างๆ


4.10 ผลการทดลองต่างๆ ทางด้านภาคส่ง

4.10.1 ผลการทดลองวงจรเข้ารหัสแมนเชสเตอร์ (Manchester code)

เมื่อนำสัญญาณข้อมูลทาง Channel I และทาง Channel Q มาทำการเข้ารหัสแมนเชสเตอร์ก่อนนำไปเข้าวงจร Multiplier ได้ผลดังนี้



รูปที่ 4.10 แสดงสัญญาณทางที่ถูกทาง Channel I ที่ถูกเข้ารหัสแมนเชสเตอร์
 CH 1 คือสัญญาณทาง Channel I ที่ถูกเข้ารหัสแมนเชสเตอร์
 CH 2 คือสัญญาณข้อมูลทาง Channel I




รูปที่ 4.11 แสดงสัญญาณทางที่ถูกทาง Channel Q ที่ถูกเข้ารหัสแมนเชสเตอร์
 CH 1 คือสัญญาณทาง Channel Q ที่ถูกเข้ารหัสแมนเชสเตอร์
 CH 2 คือสัญญาณข้อมูลทาง Channel Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.10.2 ผลการทดลองวงจร Positive Feed Back Band Pass Filter (38.4 KHz)


เมื่อนำสัญญาณนาฬิกาที่มีความถี่ 38.4 KHz มาเข้าที่อินพุทของวงจร Positive Feed Back Band Pass Filter 38.4 KHz ผลที่ได้คือจะ ได้สัญญาณ Sine Wave ที่มีความถี่ 38.4 KHz ดังรูป



รูปที่ 4.12 แสดงสัญญาณขาอินพุทที่ได้จากวงจรกรองความถี่ผ่านเทีย

4.10.3 ผลการทดลองวงจร Positive Feed Back Band Pass Filter (76.8 KHz)

เมื่อนำสัญญาณนาฬิกาที่มีความถี่ 76.8 KHz มาเข้าที่อินพุทของวงจร Positive Feed Back Band Pass Filter 76.8 KHz ผลที่ได้คือจะ ได้สัญญาณ Sine Wave ที่มีความถี่ 76.8 KHz ดังรูป 4.11




รูปที่ 4.13 แสดงสัญญาณ Sine Wave 76.8 KHz ที่กรองได้จากสัญญาณนาฬิกา 76.8 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.10.4 ผลการทดลองวงจร Multiplier


เมื่อนำสัญญาณ Sine Wave 76.8 KHz มาคูณกับสัญญาณที่ได้จากการแยกบิตทาง CH I และนำสัญญาณ Cosine Wave 76.8 KHz มาคูณกับสัญญาณที่ได้จากการแยกบิตทาง CH Q จะ ได้ผลดังรูป



รูปที่ 4.14 แสดงสัญญาณเอาต์พุตที่ได้เทียบกับสัญญาณทาง CH I

CH 1 คือสัญญาณดิจิทัลที่ถูกแยกบิตออกมาทาง CH I

CH 2 คือสัญญาณจากการคูณระหว่างสัญญาณขาอินพุตกับสัญญาณทาง CH I




รูปที่ 4.15 แสดงสัญญาณเอาต์พุตที่ได้เทียบกับสัญญาณทาง CH Q

CH 2 คือสัญญาณดิจิทัลที่ถูกแยกบิตออกมาทาง CH Q

CH 1 คือสัญญาณจากการคูณระหว่างสัญญาณ โคไซน์กับสัญญาณทาง CH Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.16 แสดงสัญญาณเอาต์พุตที่ได้ทั้งทาง CH I และ CH Q


CH 1 เอาต์พุตที่ได้ทาง CH I

CH 2 เอาต์พุตที่ได้ทาง CH Q

4.10.5 ผลการทดลองสัญญาณ QPSK

เมื่อนำเอาต์พุตที่ได้จากการมอดูเลตทั้งทาง CH I และ CH Q มารวมกันโดยใช้วงจรรวมสัญญาณ ผลที่ได้จะเป็นดังนี้

4.10.5.1 สัญญาณ QPSK




รูปที่ 4.17 แสดงสัญญาณ QPSK เมื่อเทียบกับสัญญาณไซน์

CH 1 คือสัญญาณ QPSK

CH 2 คือสัญญาณไซน์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.10.5.2 เฟสของสัญญาณ QPSK



รูปที่ 4.18 แสดงเฟสของสัญญาณ QPSK

4.10.6 สัญญาณ QPSK เมื่อนำมาผ่านวงจร Butterworth Band Pass Filter 63-93 KHz




รูปที่ 4.19 แสดงสัญญาณ QPSK มาผ่านวงจรกรองความถี่ช่วงผ่าน Band Pass Filter

CH 1 แสดงแสดงสัญญาณ QPSK เมื่อนำผ่านวงจรกรองความถี่ช่วงผ่าน Band Pass Filter 63-93 KHz

CH 2 แสดงสัญญาณ QPSK ที่เป็นอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.10.7 สัญญาณ QPSK เมื่อนำไปรวมกันสัญญาณคลื่นพาห้ 38.4 KHz



รูปที่ 4.20 แสดงสัญญาณ QPSK รวมกับสัญญาณนำร่อง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองและผลการทดลองทางด้านภาครับ


4.11 การทดสอบวงจรเฟสล็อกโดยใช้ไอซี MC 14046

4.11.1 ขั้นตอนการทดลอง

1. ทำการต่อวงจรเฟสล็อกโดยใช้ IC MC 14046 ต่อกับวงจรหารความถี่ด้วย 2 ซึ่งใช้ IC 74HC74 ดังรูปที่
2. ป้อนสัญญาณคลื่นสี่เหลี่ยมซึ่งเป็นสัญญาณนาฬิกา 38.4 KHz เข้าที่ขา 14 ของ IC MC14046
3. วัดสัญญาณเอาต์พุตที่ขา 4 ซึ่งเป็นขา VCO ของ IC MC14046
4. สังเกตและบันทึกผลการทดลอง

4.11.2 ผลการทดลอง

สัญญาณเอาต์พุตที่วัดได้ขา 4 ของ IC MC14046 ได้สัญญาณคลื่นซึ่งมีความถี่ 76.8 KHz



รูปที่ 4.21 แสดงผลที่ได้จากวงจร Phase lock loop

4.11.3 สรุปผลการทดลอง

วงจรเฟสล็อกที่ใช้ IC MC14046 สามารถผลิตความถี่พาหะ 76.8 KHz ได้ โดยสัญญาณที่ได้นั้นจะเป็นคลื่นสี่เหลี่ยม แต่ความต้องการของวงจร ต้องการสร้างคลื่นไซน์เพื่อนำไปสู่ภาค ดิมอดูเลตต่อไป ซึ่งเราจำเป็นต้องแปลงจากคลื่นสี่เหลี่ยมเป็นคลื่นไซน์โดยใช้วงจรฟิลเตอร์

4.12 การทดสอบวงจร Butterworth Low Pass Filter 17KHz

4.12.1 ขั้นตอนการทดลอง

1. ต่อวงจร Butterworth Low Pass Filter ตามรูปที่
2. ป้อนสัญญาณคลื่นไซน์ขนาด 200 mVp-p ที่ความถี่ต่างๆ ตั้งแต่ 500 Hz และเพิ่มค่าขึ้นเรื่อยๆ เพื่อคุณลักษณะของฟิลเตอร์ พร้อมทั้งบันทึกค่าโวลต์เตทที่วัดได้ที่เอาต์พุตของวงจรองความถี่ที่ความถี่ต่างๆ
3. สังเกตผลการทดลองที่ได้ พร้อมทั้งพล็อตกราฟแสดงคุณลักษณะของวงจรฟิลเตอร์

4.12.2 ผลการทดลอง

สัญญาณที่วัดได้ที่มีความถี่ต่างๆ มีลักษณะเป็นสัญญาณคลื่นไซน์ โดยมีขนาดของสัญญาณแสดงดังตารางที่

Frequency (KHz)	Voltage Output (v)	Frequency (KHz)	Voltage Output(v)	Frequency (KHz)	Frequency (KHz)
7	2	18	1.9	50	0.21
10	2	19	1.85	55	0.16
12	2	20	1.77	61	0.1
13	2	25	1.3	100	0.03
14	2	27	1.14	120	0.016
15	2	30	0.89	130	0.016
16	1.97	35	0.57	150	0.008
17	1.95	40	0.4	153	0.007

ตารางที่ 4.4 แสดงค่าโวลต์เตทที่วัดได้เมื่อเปลี่ยนความถี่ของวงจร Butterworth Low Pass Filter จากค่าของข้อมูลในตารางที่ สามารถนำมาพล็อตเป็นกราฟเพื่อศึกษาคุณลักษณะของวงจรองความถี่ต่ำผ่านได้ดังรูป




รูปที่ 4.22 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ต่ำผ่าน

จากกราฟแสดงคุณลักษณะของวงจรกรองความถี่ จะเห็นว่าเป็นวงจรกรองความถี่ต่ำผ่าน (Butterworth Lowpass Filter) โดยมีความถี่คัทออฟที่ประมาณ 24 KHz ซึ่งเป็นความถี่ที่เราต้องการในการกรองความถี่และมีค่าความคมค่อนข้างสูงจึงเหมาะสมกับการใช้งานและจากผลการทดลองที่ได้จะพบว่าวงจรกรองความถี่ต่ำผ่าน จะมีอัตราขยายประมาณ 1


4.13 ผลการทดลองอื่นทางด้านภาครับ

4.13.1 ผลการทดลองของวงจร Butterworth Band Pass Filter (63-93 KHz)

เมื่อนำสัญญาณ QPSK ที่ส่งมาทางภาคส่งผ่านเข้าไปในวงจร Butterworth Band Pass Filter แล้ว จะได้ผลดังรูป



รูปที่ 4.23 รูปบน แสดงสัญญาณ QPSK ซึ่งรวมอยู่กับสัญญาณนำร่อง
รูปล่าง แสดงสเปกตรัมของสัญญาณ QPSK ซึ่งรวมอยู่กับสัญญาณนำร่อง




รูปที่ 4.24 รูปบน แสดงสัญญาณ QPSK ซึ่งผ่านวงจร Band Pass Filter มาแล้ว
รูปล่าง แสดงสเปกตรัมของสัญญาณ QPSK ที่ผ่านวงจร Band Pass Filter มาแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13.2 ผลการทดลองของวงจร Band Pass Filter (38.4 KHz)


เมื่อนำสัญญาณ QPSK ที่ส่งมาทางภาคส่งผ่านเข้าไปในวงจร Bandpass Filter เพื่อดึงเอาสัญญาณ Pilot ที่ส่งรวมกันมาทางภาคส่ง ออกมาเพื่อนำไปใช้ในการกู้สัญญาณพาหะ แล้วจะได้ผลการทดลองวงจรนี้ดังรูป



รูปที่ 4.25 แสดงสัญญาณนำร่องที่กู้ได้จากสัญญาณ QPSK ที่ส่งมา

4.13.3 ผลการทดลองวงจร Bandpass Filter (76.8 KHz)

หลังจากนำสัญญาณที่ได้จากวงจร Phase Lock Loop แล้วมาผ่านวงจร Bandpass Filter เมื่อกรองเอาสัญญาณไซน์เพื่อนำไปใช้ในการกู้ข้อมูลคืนมาจากสัญญาณ QPSK ที่ส่งมาจากภาคส่ง ได้ผลดังรูป




รูปที่ 4.26 รูปล่างแสดงสัญญาณ sine wave ที่กรองได้จากวงจร Phase Lock Loop

รูปบน แสดงสัญญาณ square wave ที่ได้จากวงจร phase lock loop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13.4 ผลการทดลองวงจร Phase Shift 90

เราจะทำการนำสัญญาณไซน์ที่ได้จากวงจร Band Pass Filter นั้นมาซีฟเฟสไป 90 องศาเป็นสัญญาณโคไซน์ เพื่อนำไปใช้กับข้อมูลคีนมาจากสัญญาณ QPSK เหมือนกัน ผลการทดลองวงจรนี้แสดงได้ดังรูป




รูปที่ 4.27 รูปบน แสดงสัญญาณ cosine ที่ได้จากการ shift phase จากสัญญาณ sine wave

รูปล่าง แสดงสัญญาณ sine wave ที่จะนำไปเข้าวงจร phase shift 90

4.13.5 ผลการทดลองวงจร Multiplier ทางด้าน I Channel และ Q Channel

เมื่อนำสัญญาณ Sine wave 76.8 KHz มาคูณกับสัญญาณ QPSK เพื่อข้อมูลทาง Channel I และเมื่อนำสัญญาณ Cosine 76.8 KHz มาคูณกับสัญญาณ QPSK เพื่อข้อมูลทาง Channel Q จะได้ผลดังรูป




รูปที่ 4.28 รูปบนแสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel I

รูปล่างแสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel Q


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13.6 ผลการทดลองวงจร Butterworth Low pass filter

เมื่อนำสัญญาณที่ได้จากวงจรคูณมาผ่านตัว Butterworth Low pass filter ทั้งทาง I Channel และ Q Channel จะได้ผลดังรูป



รูปที่ 4.29 รูปบน แสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel Q
รูปล่าง แสดงสัญญาณที่ผ่านวงจร Butterworth Low Pass Filter แล้ว




รูปที่ 4.30 รูปบน แสดงสัญญาณที่ได้จากวงจร multiplier ทาง Channel I
รูปล่าง แสดงสัญญาณที่ผ่านวงจร Butterworth Low Pass Filter แล้ว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13.7 ผลการทดลองวงจร Comparator

เมื่อนำสัญญาณที่ได้จากวงจร Low pass filter ทั้งทาง I Channel และ Q Channel มาผ่านวงจร comparator เพื่อให้ระดับสัญญาณดีขึ้น ได้ผลการทดลองดังรูป



รูปที่ 4.31 รูปบน แสดงสัญญาณที่ผ่านวงจร comparator แล้ว ทาง Channel Q
รูปล่าง แสดงสัญญาณที่ยังไม่ผ่านวงจร comparator ทาง Channel Q




รูปที่ 4.32 รูปบน แสดงสัญญาณที่ผ่านวงจร comparator แล้ว ทาง Channel I
รูปล่าง แสดงสัญญาณที่ยังไม่ผ่านวงจร comparator ทาง Channel I

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13.8 ผลการทดลองวงจรกู้สัญญาณนาฬิกา (Clock Recovery)


เราทำการกู้สัญญาณนาฬิกาทางสัญญาณ ทาง CH I หรือทาง CH Q ก็ได้เพื่อให้ได้สัญญาณนาฬิกาซึ่งนำไปใช้ในวงจรรวมบิต สัญญาณนาฬิกาที่ทำการกู้ได้จะเป็นดังรูป



รูปที่ 4.33 แสดงสัญญาณนาฬิกาที่กู้ได้ทางภาครับ

4.13.9 ผลการทดลองวงจรถอดรหัสแมนเชสเตอร์ (Manchester decode)

เราจะนำสัญญาณนาฬิกาที่กู้ได้มาเป็นส่วนช่วยในการถอดรหัสแมนเชสเตอร์ ทั้งทาง CH I และ CH Q ซึ่งได้ผลดังรูป




รูปที่ 4.34 แสดงผลการถอดรหัสแมนเชสเตอร์ทาง CH I

R2 คือสัญญาณนาฬิกาที่กู้ได้ซึ่งนำมาช่วยในการถอดรหัสแมนเชสเตอร์

R1 คือสัญญาณข้อมูลทาง CH I

CH 1 คือสัญญาณข้อมูลทาง CH I ที่ถอดรหัสแมนเชสเตอร์แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.35 แสดงผลการถอดรหัสแมนเชสเตอร์ CH Q


R1 คือสัญญาณนาฬิกาที่ผู้ไต่ขงนำมาช่วยในการถอดรหัสแมนเชสเตอร์

R2 คือสัญญาณข้อมูลทาง CH Q

CH 1 คือสัญญาณข้อมูลทาง CH Q ที่ถอดรหัสแมนเชสเตอร์แล้ว

4.13.10 ผลการทดลองวงจรรวมบิต (Parallel to Serial Converter)

เราจะนำข้อมูลทาง CH I และ CH Q ที่ทำการถอดรหัสแมนเชสเตอร์แล้วมาทำการรวมบิตโดยใช้สัญญาณนาฬิกาที่ผู้ไต่ขงได้ทางภาครับเข้ามาช่วยในการรวมบิต




รูปที่ 4.36 แสดงสัญญาณที่ได้จากวงจรรวมบิต

R1 คือสัญญาณข้อมูลทาง CH Q

R2 คือสัญญาณข้อมูลทาง CH I

CH 1 คือสัญญาณที่ได้จากการรวมบิตซึ่งมีรูปแบบเดียวกับทางภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.37 แสดงสัญญาณที่ส่งมาทางภาคส่งเทียบกับสัญญาณที่กู้ได้ทางภาครับ

CH1 แสดงสัญญาณที่กู้ได้ทางภาครับ

CH2 แสดงสัญญาณที่ส่งมาทางภาคส่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5


บทสรุปและวิจารณ์

จากการทดลองพบว่าปัญหาที่เกิดขึ้นคือ

1. มีการกวนกันระหว่างส่วนที่เป็นวงจรถิจรคอลลและส่วนที่เป็นวงจรอนาล็อก
2. ความผิดพลาดที่เกิดจากความไม่แน่นอนของวงจร Bandpass Filter เนื่องจากต้องทำการปรับค่าความถี่กึ่งกลางให้ตรง มิเช่นนั้นวงจร Bandpass Filter จะกรองได้ความถี่ที่ออกมามีการเลื่อนของเฟสซึ่งจะไม่ตรงกับเฟสของสัญญาณดิจิทัลที่เป็นอินพุท เบียดผลเวลาที่ทำการคูณสัญญาณเกิดความผิดพลาดของเฟสขึ้น
3. เนื่องจากวงจรคูนนั้นทำหน้าที่คูณสัญญาณไม่ได้ประสิทธิภาพที่เป็นไปตามทฤษฎีจึงเป็นผลให้สัญญาณมีแอมพลิจูดที่ไม่เท่ากันเล็กน้อย เมื่อนำสัญญาณทั้งทาง CH I และ CH Q มาทำการรวมกัน แอมพลิจูดของสัญญาณ QPSK ที่ได้จึงมีค่าไม่เท่ากัน
4. วงจร Bandpass Filter มีช่วง Pass Band น้อยมากจึงเป็นการยากที่จะปรับแต่งให้ตรงกับความถี่กลาง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปเครื่องรับ QPSK ในโครงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โค้ดใน MCS-51

```
START      ORG    00H
           MOV    TMOD,# 21H
           MOV    TH1,# 0FDH
           MOV    TL1,# 0FDH
           MOV    SCON,# 50H
           SETB   TR1
```

กำหนดค่าต่างของ MCS-51

```
WAIT:     JNB   RI, WAIT
           CLR   RI
           MOV   P1, SBUF
           CLR   P2.2
           NOP
           SETB  P2.2
           SJMP WAIT
           END
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

[1] รศ.สมยศ จุณณะปิยะ การประยุกต์ใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS-51 พิมพ์ครั้งที่ 2 คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2541

[2] วรพจน์ กรแก้ววัฒนกุล ชัยวัฒน์ลิ่มพรจิตวิไล เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์ MCS-51 แบบ แฟลช ฌบับ AT89C5x ของ Atmel



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้