

เครื่องแสดงผลระดับสัญญาณเสียง

Sound Level Monitoring



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ภายนอก
ไม่ว่ากรณีใดๆ หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลขที่

55482

เลขที่บัญชี

วัน,เดือน,ปี 10 พ.ศ. 2548

b.....
l.....

เครื่องแสดงผลระดับสัญญาณเสียง

Sound Level Monitoring



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2546

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องแสดงผลระดับสัญญาณเสียง

(Sound Level Monitoring)

ผู้จัดทำ

นายประภูศักดิ์ คุณวุฒิ 44015204

นายวันชัย ราวีศรี 44015214



(รศ.ดร.มนัส สัจวรศิลป์)

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง เครื่องแสดงผลระดับสัญญาณเสียง
(Sound Level Monitoring)

ผู้จัดทำ

นายประภูศักดิ์ คุณวัลลี 44015204

นายวันชัย ราวีศรี 44015214

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมที่จะทำการสอบได้



(รศ. ดร. มนัส สังวรศิลป์)

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องแสดงผลระดับสัญญาณเสียง

นายประภูศักดิ์ คุณวัลลี 44015204

นายวันชัย ราวี ศรี 44015214

รศ.ดร.มนัส สังวรศิลป์

อาจารย์ที่ปรึกษา

ปีการศึกษา 2546

บทคัดย่อ

ปัจจุบันปัญหาด้านเสียงเข้ามามีผลกระทบต่อสุขภาพชีวิตในการทำงานในโรงงาน กล่าวคือประสาทหูหากได้รับปริมาณเสียงที่มากและนานเกินไป จะมีผลต่อสุขภาพกายและใจซึ่งทำให้เกิดผลเสียขึ้นหลายด้านอาทิเช่น ความสามารถในการทำงานลดลง มีความเครียดอารมณ์แปรปรวน ด้วยเหตุนี้เครื่องวัดระดับสัญญาณเสียงจึงได้เกิดขึ้นเพื่อวัดระดับสัญญาณเสียงในช่วงเวลาต่างๆ โดยแสดงผลบนจอคอมพิวเตอร์ มีหลักการคือรับสัญญาณอินพุตเข้ามาใช้วงจรฟิลเตอร์เลือกเฉพาะความถี่ในย่านที่ต้องการแล้วนำมาแปลงเป็นสัญญาณดิจิทัลด้วยวงจร Analog to Digital จากนั้นนำ FPGA มาประยุกต์ใช้งานเพื่อประมวลผลหาระดับความสูง นำระดับความสูงที่ได้นั้นแสดงผลออกจจอคอมพิวเตอร์ผ่านทาง การสื่อสารแบบอนุกรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SOUND LEVEL MONITORING

Mr.Praposak Kunvallee

Mr.Wanchai Rawesri


Advisor

Assoc. Prof. Dr. Manas Sangworasil

Academic year 2546

Abstract

In the present pollution of sound have effect to health at the factory. If the ear to receive sound quantity over abundant then it reduce ability of work and have serious. Therefore the display level of sound is design to display level of sound at the time that want to see on screen of computer. It receive signal to filter circuit for want to choose frequency then convert signal to digital by A/D circuit for FPGA to process signal to find maximum amplitude and display level of sound on computer through serial port. And then design circuit in MAX+PLUS II program. Use VHDL language for design and control FPGA



กิตติกรรมประกาศ

ในการจัดทำโครงการในครั้งนี้ที่สำเร็จลุล่วงได้ด้วยดีนั้น ต้องขอขอบคุณ รศ.ดร. มนัส สังวรศิลป์ อาจารย์ที่ปรึกษา ที่คอยให้คำแนะนำแนวความคิดในการทำงานแต่ละขั้นตอน รวมทั้งตรวจแก้ไขข้อบกพร่อง และให้ข้อเสนอแนะที่เป็นประโยชน์ต่างๆ ทำให้โครงการนี้สำเร็จลุล่วงมาได้ด้วยดี และขอขอบคุณ พี่ศุภชัย(แม็ก) ที่ได้แนะนำวิธีการศึกษาค้นคว้า และให้การช่วยเหลือเป็นอย่างดีมาตลอด รวมถึงเพื่อนๆและพี่ๆทุกคนที่ให้กำลังใจให้คำปรึกษาและคอยช่วยเหลือจนกระทั่งปริญญาานิพนธ์นี้เสร็จสมบูรณ์ได้

ขอบพระคุณบิดามารดาเป็นที่ตั้ง ขอบพระคุณท่านอาจารย์ทุกท่านที่ได้ถ่ายทอดแนว
แนวทางการศึกษา ขอบคุณพี่ ขอบใจน้อง ขอบใจเพื่อน ขอบใจตัวเอง

ตลอดทั้งทุกท่านที่ยังไม่ได้เอ่ยนามในที่นี้ที่มีส่วนช่วยให้ปริญญาานิพนธ์นี้สำเร็จด้วยดี
ทางคณะผู้จัดทำต้องขอขอบพระคุณไว้ ณ. โอกาสนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	IX

บทที่ 1	บทนำ	1
	1.1 ความเป็นมา	1
	1.2 วัตถุประสงค์ของโครงการ	1
	1.3 ขอบเขตการดำเนินงาน	2
	1.4 ประโยชน์ที่คาดว่าจะได้รับ	2
บทที่ 2	วงจรรองความถี่ หน่วยความถี่ของเสียงและไมโครโฟน	3
	2.1 วงจรรองความถี่แบบแอกทีฟเบื้องต้น	3
	2.1.1 ลำดับของวงจรรองความถี่	5
	2.1.2 วงจรรองความถี่ต่ำผ่านอันดับที่ 1	6
	2.1.3 วงจรรองความถี่สูงผ่านอันดับที่ 1	7
	2.1.4 วงจรรองความถี่ต่ำผ่านอันดับที่ 2	7
	2.1.5 วงจรรองความถี่สูงผ่านอันดับที่ 2	8
	2.1.6 การสร้างวงจรรองความถี่ต่ำและสูงผ่านในลำดับที่สูงขึ้น	9
	2.1.7 วงจรรองแถบความถี่	10
	2.2 หน่วยความถี่ของเสียง	12
	2.3 ไมโครโฟน	12
	2.4 ข้อมูลของไมโครโฟนที่จะนำมาใช้งาน	14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
บทที่ 3 องค์ประกอบพื้นฐานของภาษา VHDL	15
3.1 การออกแบบระบบดิจิทัล	15
3.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล	17
3.3 ข้อกำหนดของภาษาวีเอชดีแอล	18
3.3.1 ลักษณะทั่วไป	18
3.3.2 สนับสนุนการออกแบบแบบลำดับชั้น	18
3.3.3 ไลบรารี	19
3.3.4 ลำดับคำสั่ง	19
3.3.5 การกำหนดคุณสมบัติ	19
3.3.6 ชนิดของข้อมูล	19
3.3.7 โปรแกรมย่อย	19
3.3.8 การควบคุมเวลา	20
3.3.9 การกำหนดแบบโครงสร้าง	20
3.4 องค์ประกอบพื้นฐานของวีเอชดีแอล	20
3.4.1 การกำหนดการเชื่อมต่อ	21
3.4.2 การกำหนดรูปแบบการบรรยาย	21
3.4.3 หน่วยการออกแบบแพ็คเกจ	22
3.4.4 หน่วยการออกแบบ Configuration	23
3.4.5 โปรแกรมย่อย	24
3.4.6 โอเพอร์เรเตอร์	25
3.4.7 เวลาและความพร้อมเพียง	26
3.4.8 สัญญาณและตัวแปร	26
3.5 การบรรยายเชิงพฤติกรรม	26
3.6 โปรเซส	26
3.7 การกำหนดตัวดำเนินการภายในโปรเซส	27
3.8 การกำหนดการกระทำภายในโปรเซส	28
3.9 การกระตุ้นและยับยั้งการกระทำของโปรเซส	29
3.10 การออกแบบจากบนลงล่าง	31


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
บทที่ 4 เอฟพีจีเอเทคโนโลยี	33
4.1 Field Programmable	33
4.1.1 พีแอลดี (PLD: Programmable Logic Device)	34
4.1.2 พรอม (PROM: Programmable Read Only Memory)	34
4.1.3 พีเอแอล (PAL: Programmable Array Logic)	35
4.1.4 พีแอลเอ (PLA: Programmable Logic Array)	36
4.1.5 แอลซีเอ (LCA: Logic Cell Array)	36
4.1.6 อีพีแอลดี (EPLD: Erasable Programmable Logic Device)	37
4.2 Mask programmable	37
4.2.1 เกตอาร์เรย์ (Gate Array)	37
4.2.2 เซลล์มาตรฐาน (Standard Cell)	38
4.2.3 ฟูลล์คัสตัม (Full Custom)	38
4.3 เอฟพีจีเอ (FPGA: Field Programmable Gate Array)	39
4.3.1 เทคโนโลยีของ FPGA	39
4.3.2 ทั่วไปการออกแบบถึงทำได้ง่ายและสะดวกเร็ว	41
4.3.3 การออกแบบโดยใช้ภาษาริบายพฤติกรรมของฮาร์ดแวร์ (HDL)	42
4.3.4 การสังเคราะห์วงจร (Logic Synthesis)	42
บทที่ 5 การออกแบบเครื่องแสดงผลระดับสัญญาณเสียง	44
5.1 บอร์ดทดลอง MASTER FLEX – A01	44
5.2 ขั้นตอนการออกแบบ	46
5.3 ขั้นตอนการออกแบบส่วนของ Hard ware	48
5.3.1 การออกแบบของวงจรเบนพาสฟิลเตอร์	48
5.4 ขั้นตอนการออกแบบส่วนของ FPGA	54
5.4.1) เขียน โปรแกรมภาษา VHDL รับข้อมูลจาก A/D	54
5.4.2) เขียน โปรแกรมภาษา VHDL รับค่าจากสวิตซ์เข้าวงจร Multiplex	55
5.4.3) เขียน โปรแกรมภาษา VHDL เพื่อเก็บข้อมูลลงใน RAM	57
5.4.4) เขียน โปรแกรมภาษา VHDL เพื่อ Interface ไปยัง Computer	58

เรื่อง	หน้า
5.4.5) เขียนโปรแกรมภาษา VHDL สร้าง Clock 19.2KHz เพื่อสื่อสารแบบอนุกรม	62
5.4.6) เขียนโปรแกรมภาษา VHDL สร้าง Clock 200KHz เพื่อ Sampling ข้อมูลใน A/D และเพื่อเป็น Clock ให้แก่ RAM	64
5.4.7) วาดวงจรใน Graphic Editor file	66
5.5 ขั้นตอนการออกแบบส่วนของ Visual Basic	68
บทที่ 6 การทดลองและผลการทดลองเครื่องแสดงผลระดับสัญญาณเสียง	73
6.1 ผลการทดลองในวงจรกรองความถี่	73
6.1.1 ผลการทดลองของวงจร Band pass filter	73
6.1.2 กราฟแสดงความสัมพันธ์ O/P Filter	75
6.2 ผลการทดลองในส่วนของซอฟต์แวร์	76
6.3 ผลการทดลองในส่วนของ Visual Basic	79
บทที่ 7 บทสรุป วิจารณ์	80
7.1 สรุปผลการทดลอง	80
7.2 ปัญหาและอุปสรรค	80
7.3 บทวิจารณ์	80
ภาคผนวก	
ตารางที่ 1 ความสัมพันธ์ระหว่างพอร์ตขยายของสัญญาณ Ext A และ Ext B กับตำแหน่งขาของ EPF10K20TC144	A
ตารางที่ 2 ความสัมพันธ์ระหว่างวงจรสื่อสารข้อมูลแบบอนุกรมกับ ตำแหน่งขาของ EPF10K20	C
ตารางที่ 3 ความสัมพันธ์ระหว่างคอนเน็คเตอร์สำหรับเชื่อมต่อกับจอ VGA กับ ตำแหน่งขาของ EPF10K20TC144	C
ตารางที่ 4 ความสัมพันธ์ระหว่างคอนเน็คเตอร์แบบ PS/2 กับ ตำแหน่งขาของ EPF10K20TC144	C

เรื่อง	หน้า
ตารางที่ 5 ความสัมพันธ์ระหว่างคอนเน็กเตอร์แบบ Centronics Port กับ ตำแหน่งขาของ EPF10K20TC144	C
ตารางที่ 6 ความสัมพันธ์ระหว่างวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกกับ ตำแหน่งขาของ EPF10K20TC144	D
ตารางที่ 7 ความสัมพันธ์ระหว่างวงจรหน่วยความจำกับ ตำแหน่งขาของ EPF10K20TC144	D
ตารางที่ 8 ความสัมพันธ์ระหว่างสวิตช์กดติด- ปล่อยดับ กับ ตำแหน่งขาของ EPF10K20TC144	E
ตารางที่ 9 ความสัมพันธ์ระหว่างดีฟสวิตช์ 8 บิต กับ ตำแหน่งขาของ EPF10K20TC144	E
ตารางที่ 10 ความสัมพันธ์ระหว่างไดโอดเปล่งแสงกับ ตำแหน่งขาของ EPF10K20TC144	E
ตารางที่ 11 ความสัมพันธ์ระหว่างวงจรแสดงผล 7-Segment 4 หลักกับ ตำแหน่งขาของ EPF10K20TC144	F
ตารางที่ 12 ความสัมพันธ์ระหว่างวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลกับ ตำแหน่งขาของ EPF10K20tc144	F

บรรณานุกรม



สารบัญ

เรื่อง	หน้า
รูปที่ 2.1 การทำงานของวงจรกรองความถี่แต่ละชนิด	4
รูปที่ 2.2 การตอบสนองความถี่ของวงจรกรองความถี่ที่ลำดับที่ n	5
รูปที่ 2.3 วงจรกรองความถี่ต่ำผ่านอันดับที่ 1	6
รูปที่ 2.4 วงจรกรองความถี่สูงผ่านอันดับที่ 1	7
รูปที่ 2.5 วงจรกรองความถี่ต่ำผ่านอันดับที่ 2	7
รูปที่ 2.6 วงจรกรองความถี่สูงผ่านลำดับที่ 2	8
รูปที่ 2.7 การสร้างวงจรกรองความถี่ต่ำและสูงผ่านให้มีลำดับที่สูงขึ้น	9
รูปที่ 2.8 การตอบสนองความถี่ของวงจร BPF	10
รูปที่ 3.1 ขั้นตอนการออกแบบระบบบิตดิจิทัล	15
รูปที่ 3.2 การออกแบบระบบเส้นทางของข้อมูล	16
รูปที่ 3.3 การกำหนดการเชื่อมต่อและสถาปัตยกรรม	20
รูปที่ 3.4 บล็อกไดอะแกรมและการบรรยายการเชื่อมต่อของ clock component	21
รูปที่ 3.5 การบรรยายเชิงพฤติกรรมของ clock component	22
รูปที่ 3.6 โครงสร้างทั่วไปของส่วนการประกาศแพ็คเกจ	23
รูปที่ 3.7 โครงสร้างของบอดี้แพ็คเกจ	23
รูปที่ 3.8 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ	24
รูปที่ 3.9 การใช้พร็อกซีเจอร์	24
รูปที่ 3.10 การใช้ฟังก์ชัน	25
รูปที่ 3.11 ตัวดำเนินการในวีเอสดีแอล	25
รูปที่ 3.12 รูปแบบของการบรรยายแบบโปรเซส	27
รูปที่ 3.13 ตัวอย่างการประกาศตัวดำเนินการภายในโปรเซส	27
รูปที่ 3.14 เงื่อนไขการกระทำในโปรเซส	28
รูปที่ 3.15 การกระทำในโปรเซส	28
รูปที่ 3.16 (a) ตัวอย่างโมเดล D-Flip Flop (b) การบรรยายการเชื่อมต่อของ D-Flip Flop	29
รูปที่ 3.17 การบรรยายเชิงพฤติกรรมของ D-FlipFlop	30
รูปที่ 3.18 ขั้นตอนการออกแบบจากบนลงล่าง	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
รูปที่ 4.1 แสดงผังแสดงการแบ่งกลุ่มของวงจรรวม ASIC	33
รูปที่ 4.2 แสดงวงจรพื้นฐานของอุปกรณ์พีแอลดีซึ่งอยู่ในรูปผลคูณร่วมบวก	34
รูปที่ 4.3 แสดงลักษณะของพหุคูณเมื่อเปรียบเทียบเป็นวงจรในรูปผลคูณร่วมบวก	35
รูปที่ 4.4 แสดงวงจรพื้นฐานภายในของพีแอลดี	36
รูปที่ 4.5 โครงสร้างภายในของ FPGA ตระกูล MAX7000S	40
รูปที่ 4.6 โครงสร้างภายในของ FPGA ตระกูล FLEK10K	41
รูปที่ 4.7 การโปรแกรมลงในชิพ	42
รูปที่ 5.1 ชิพเอฟพีซีไอในตระกูล FLEX10K เบอร์ EPF10K20TC144	44
รูปที่ 5.2 บอร์ด MASTER FLEX – A01 ในมุมมอง Perspective	44
รูปที่ 5.3 บอร์ด MASTER FLEX – A01 ในมุมมองของ Top View	45
รูปที่ 5.4 บล็อกไดอะแกรมของการออกแบบเครื่องแสดงผลระดับสัญญาณเสียง	46
รูปที่ 5.5 ส่วนประกอบของเครื่อง	47
รูปที่ 5.6 วงจร LPF order 3 cascade กับวงจร HPF order 3 เป็นวงจร BPF order 3	48
รูปที่ 5.7 Normalized LPF circuit order 2	49
รูปที่ 5.8 วงจร LPF Filter order 3	49
รูปที่ 5.9 Normalized LPF to HPF	51
รูปที่ 5.10 วงจร HPF order 3	52
รูปที่ 5.11 วงจร BPF order 3 โดยมีวงจรมายสัญญาณไมโครโฟน	53
รูปที่ 5.12 เลือกชนิดของFile ที่จะสร้าง	54
รูปที่ 5.13 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร BtoD	54
รูปที่ 5.14 Graphic Editor	55
รูปที่ 5.15 เลือกชนิดของFile ที่จะสร้าง	55
รูปที่ 5.16 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Multiplex	56
รูปที่ 5.17 Graphic Editor	57
รูปที่ 5.18 เลือกชนิดของFile ที่จะสร้าง	57
รูปที่ 5.19 Graphic Editor	58
รูปที่ 5.20 เลือกชนิดของFile ที่จะสร้าง	58
รูปที่ 5.21 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร COMM_SERIAL	60
รูปที่ 5.22 Graphic Editor	62
รูปที่ 5.23 เลือกชนิดของFile ที่จะสร้าง	62

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
รูปที่ 5.24 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Div500	63
รูปที่ 5.25 Graphic Editor	64
รูปที่ 5.26 เลือกชนิดของFile ที่จะสร้าง	64
รูปที่ 5.27 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Clock200k	65
รูปที่ 5.28 Graphic Editor	66
รูปที่ 5.29 การออกแบบวงจรใน Graphic Editor file	66
รูปที่ 5.30 หน้าต่างแอฟพลิเคชัน	68
รูปที่ 6.1 ความสัมพันธ์ O/P Filter	75
รูปที่ 6.2 ผลของการ Simulate Waveform ของ BtoD.scf	76
รูปที่ 6.3 ผลของการ Simulate Waveform ของ Multiplex.scf	76
รูปที่ 6.4 ผลของการ Simulate Waveform ของ RAM.scf	77
รูปที่ 6.5 ผลของการ Simulate COMM_SERIAL.scf	78
รูปที่ 6.6 ผลของการ Simulate Div500.scf	78
รูปที่ 6.7 ผลของการ Simulate Clock200k.scf	79
รูปที่ 6.8 แสดงการทดลองป้อนสัญญาณเสียง	79



บทที่ 1

บทนำ

1.1 ความเป็นมา

โลกเดินหน้าด้วยพลังของเทคโนโลยี และมียอมรับว่าคนในประเทศโลกที่สามอย่างประเทศไทยจะเดินก้าวทันหรือไม่ ในช่วงหลายปีที่ผ่านมา แวดวงคนทำงานด้านวิทยาศาสตร์เทคโนโลยีและวิศวกรรม ต่างประจักษ์ถึงการเคลื่อนไหวเปลี่ยนแปลงที่เกิดขึ้นตลอดเวลา ในบางคราวนับเนื่องเพียงชั่วโมงเท่านั้นความเปลี่ยนแปลงก็เกิดขึ้น แน่นอน...เทคโนโลยีคือส่วนหนึ่งในการพัฒนาที่เราหลีกเลี่ยงไม่ได้ เพราะสิ่งนี้เป็นปัญหาประดิษฐ์ที่เข้ามาอำนวยความสะดวกให้กับชีวิตมนุษย์ แต่การพัฒนามิใช่มีเพียงด้าน และด้านที่นำมาใช้นั้นต้องสอดคล้องต่อชีวิต หรือให้ความหมายแก่ชีวิตมนุษย์มากขึ้น

ในระบบการบริหารงานคุณภาพ การประกันคุณภาพด้านสิ่งแวดล้อมหรือที่เรียกว่า ISO14000 นั้นประกอบด้วยองค์ประกอบหลายอย่าง ไม่ว่าจะเป็นการประกันคุณภาพด้านอากาศ การประกันคุณภาพด้านน้ำ การประกันคุณภาพด้านสุขอนามัย หรือการประกันคุณภาพด้านเสียง เป็นต้น

โดยเฉพาะอย่างยิ่งปัญหาด้านเสียงเข้ามามีผลกระทบต่อสุขภาพชีวิตในการทำงานในโรงงาน กล่าวคือประสาทหูหากได้รับปริมาณเสียงที่มากและนานเกินไป จะมีผลต่อสุขภาพกายและใจซึ่งทำให้เกิดผลเสียขึ้นหลายด้าน อาทิเช่น ความสามารถในการทำงานลดลง มีความเครียดอารมณ์แปรปรวน ด้วยเหตุนี้เครื่องวัดระดับสัญญาณเสียงจึงได้เกิดขึ้นเพื่อวัดระดับสัญญาณเสียงในช่วงเวลาต่างๆ

การวัดปริมาณของเสียงนั้นจะนิยมวัดกันในหน่วยเดซิเบลเป็นมาตรฐาน ซึ่งการใช้งานจะเป็นลักษณะเครื่องพกพาเสียงส่วนใหญ่ ดังนั้นโครงการนี้จึงได้ออกแบบการวัดปริมาณของเสียงให้สามารถแสดงที่หน้าจอคอมพิวเตอร์ได้พร้อมแก่การเก็บข้อมูลนำไปเข้าระบบการประกันคุณภาพด้านเสียงในการประกันคุณภาพด้านสิ่งแวดล้อม ISO14000

1.2 วัตถุประสงค์ของโครงการ

1. สามารถออกแบบเป็นขั้นตอนที่ปฏิบัติขึ้นเพื่อเป็นการทดลองในวิชา วิศวกรรมวิศวกรรม
2. สามารถควบคุมการออกแบบ โดยใช้ภาษา VHDL เพื่อใช้งานกับเอฟพีจีเอได้
3. สามารถเรียนรู้และใช้งานโปรแกรม MAX+PLUS II ในการสร้างวงจรทางลอจิกด้วยภาษา VHDL และสามารถสังเคราะห์วงจรที่สร้างขึ้นมาได้
4. สามารถออกแบบวงจรอิเล็กทรอนิกส์พื้นฐาน เพื่อนำไปสู่การพัฒนาในขั้นสูงต่อไป
5. เพื่อให้สามารถใช้งานวงจรที่ออกแบบมากับบอร์ด MASTER FLEX – A01 ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 ขอบเขตการดำเนินงาน

1. ศึกษาการใช้เอพพีจีเอ (MASTER FLEX-A01) ในการรับส่งข้อมูลแบบอนุกรม
2. ใช้ VHDL ในการออกแบบการบรรยายเชิงพฤติกรรมเลียนแบบการทำงานของ วงจรอิเล็กทรอนิกส์
3. สัญญาณจากแหล่งกำเนิดจะผ่านวงจรฟิลเตอร์ เพื่อกรองเอาเฉพาะความถี่ที่อยู่ในย่านที่ต้องการมาใช้งาน
4. สัญญาณที่ใช้งานดังกล่าว จะถูกแปลงให้เป็นสัญญาณ Digital ขนาด 8 bit ด้วยวงจร Analog to Digital จากนั้นจะไปเข้า FPGA เพื่อประมวลผล
5. การใช้ FPGA ส่งข้อมูลไปยัง Computer เพื่อให้หน้าจอ Computer แสดงผลออกมาเป็นลำดับความแรงของสัญญาณ โดยพลอตกราฟด้วยโปรแกรม Visual Basic
7. หน้าจอ Computer แสดงเป็นระดับของสัญญาณออกมา

1.4 ประโยชน์ที่คาดว่าจะได้รับ

1. เข้าใจถึงทฤษฎีต่างๆ ในการออกแบบของวงจรอิเล็กทรอนิกส์โดยโปรแกรม MAX+PLUS II
2. เข้าใจในการเขียนภาษา VHDL บนโปรแกรม MAX+PLUS II กับบอร์ดเอพพีจีเอ (MASTER FLEX-A01)
3. ได้เรียนรู้ถึงระบบสัญญาณของวงจรการทำงานอิเล็กทรอนิกส์ในส่วนต่างๆ
4. เข้าใจในการนำผลของสัญญาณไปใช้งาน โดยมีการอินเตอร์เฟสพอร์ตอนุกรมได้
5. มีความรู้ความเข้าใจเกี่ยวกับภาษา VHDL และ การใช้งาน FPGA
6. ช่วยให้เราเสริมทักษะในการปฏิบัติงานจริง
7. ได้รู้จักวางแผนงาน ในการปฏิบัติงานที่เป็นระบบมากยิ่งขึ้น
8. รู้จักแก้ไขปัญหาต่าง ได้ด้วยตัวเองหรือขอคำปรึกษาจากอาจารย์และพี่ๆ ได้ดี
9. ส่งเสริมความคิดที่เป็นระบบ ระเบียบมีแบบแผนมากยิ่งขึ้น
10. เป็นแนวทางเพื่อนำไปสู่การศึกษาค้นคว้าวิจัยในระดับสูงต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

วงจรกรองความถี่ หน่วยความดังของเสียงและไมโครโฟน (Filter Circuit Volume Unit of Sound and Microphone)

2.1 วงจรกรองความถี่แบบแอคทีฟเบื้องต้น


วงจรกรองความถี่(Filter)สามารถแบ่งออกเป็น 2 แบบใหญ่ ๆ คือ แบบพาสซีฟ(Passive filters) และแอคทีฟ(Active filters) วงจรกรองความถี่เป็นวงจรที่สามารถทำหน้าที่เลือกความถี่ที่ต้องการหรือตัดความถี่ที่ไม่ต้องการออกก็ได้ การใช้งานวงจรกรองความถี่สามารถใช้กรองสัญญาณรบกวน หรือกรองเอาสัญญาณข่าวสารออกจากระบบสัญญาณในวงจรได้ ดังนั้นอุปกรณ์ที่นำมาใช้ในวงจรกรองความถี่ ถ้าเป็นแบบพาสซีฟจะใช้ตัวต้านทาน ตัวเก็บประจุ ร่วมกับอุปกรณ์ที่สามารถทำการขยายสัญญาณ เช่น ออปแอมป์ ทำให้วงจรกรองความถี่แบบแอคทีฟมีข้อดีกว่าแบบพาสซีฟ คือ

- ไม่มีการสูญเสียของสัญญาณเนื่องจากออปแอมป์สามารถทำการขยายสัญญาณเพื่อชดเชยการลดทอนของสัญญาณได้
 - ราคาถูก โดยเฉลี่ยแล้ววงจรกรองความถี่แบบแอคทีฟจะมีราคาถูกกว่าแบบพาสซีฟเนื่องจากตัวเหนี่ยวนำที่ใช้ในแบบพาสซีฟมีราคาแพง และสร้างได้ยากกว่า
 - การปรับค่า วงจรกรองความถี่แบบแอคทีฟ สามารถปรับค่าความถี่ที่ต้องการได้ง่ายภายใต้ย่านที่กว้างกว่าที่สามารถปรับได้ในแบบพาสซีฟ
 - การแยกระหว่างอินพุตและเอาต์พุต เนื่องจากวงจรกรองความถี่ แบบแอคทีฟ มีการใช้ออปแอมป์ประกอบในวงจรจึงทำให้วงจรกรองความถี่แบบนี้มีอินพุตอิมพีแดนซ์สูงและเอาต์พุตอิมพีแดนซ์ต่ำ ทำให้ไม่มีผลการรบกวนกันระหว่างแหล่งจ่ายสัญญาณอินพุตและโหลด
- แต่อย่างไรก็ตาม การกรองความถี่แบบแอคทีฟก็มีข้อเสียอยู่บางประการ เทียบกับแบบพาสซีฟ คือ
- การตอบสนองความถี่ วงจรกรองความถี่แบบแอคทีฟมีความสามารถในการตอบสนองความถี่แบบพาสซีฟเนื่องจากขีดจำกัดของออปแอมป์
 - แหล่งจ่ายไฟเลี้ยง เนื่องจากใช้ออปแอมป์ทำให้ต้องใช้แหล่งจ่ายไฟเลี้ยงในการทำงานในขณะที่แบบพาสซีฟไม่ต้องใช้แหล่งจ่ายไฟเลี้ยง
 - วงจรกรองความถี่แบบแอคทีฟสามารถแบ่งออกเป็นชนิด ตามหน้าที่การทำงานได้อีก 4 ชนิด ได้แก่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- วงจรกรองความถี่ต่ำผ่าน (Low pass filter , LPF)
- วงจรกรองความถี่สูงผ่าน (High pass filter , HPF)
- วงจรกรองแถบความถี่ผ่าน (Band pass filter , BPF)
- วงจรตัดความถี่ต่ำผ่าน (Band reject filter , BRF)

การทำงานของวงจรกรองความถี่แต่ละชนิด แสดงดังรูปที่ 2.1



รูปที่ 2.1 การทำงานของวงจรกรองความถี่แต่ละชนิด

- (ก) วงจรทดสอบวงจรกรองความถี่
- (ข) การทำงานของวงจร LPF
- (ค) การทำงานของวงจร HPF
- (ง) การทำงานของวงจร BPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(จ) การทำงานของวงจร BRF

จากรูปที่ 2.1 (ข) ซึ่งเป็นผลการตอบสนองความถี่ของวงจร LPF จะพบว่าในทางความคิดหรืออุดมคติถ้าความถี่ของ อินพุตมีค่ามากกว่า ความถี่ที่ต้องการ (Cut off frequency, f_c) แล้ว วงจรจะตัดสัญญาณความถี่นั้น ไม่ให้ออกไปที่เอาต์พุตเลย แต่ในทางปฏิบัติวงจรไม่สามารถตอบสนองความถี่เช่นนี้ได้ วงจรจะค่อยๆ ลดการตอบสนองความถี่ของช่วงที่ไม่ต้องการลง ส่วนผลการตอบสนองความถี่ของวงจร HPF ดังรูปที่ 2.1 (ค) มีลักษณะตรงกันข้ามกับวงจร LPF ส่วนในรูปที่ 2.1 (ง) เป็นผลการตอบสนองความถี่ของวงจรของวงจร BPF คือ วงจรจะยอมให้ความถี่เฉพาะแถบหรือช่วงที่ต้องการเท่านั้นออกไปที่เอาต์พุต สำหรับผลของวงจร BRF ดังรูปที่ 2.1(จ) ก็จะมีลักษณะตรงข้ามกับวงจร BPF

2.1.1 ลำดับของวงจรกรองความถี่

จากในรูปที่ 2.1(ข)เราจะเห็นว่าในทางปฏิบัติแล้วเมื่อความถี่อินพุตเปลี่ยนแปลงถึงจุดตัดความถี่ (f_c) ของวงจร วงจรจะค่อยๆ ลดการตอบสนองความถี่ลง โดยอัตราการเปลี่ยนแปลงนี้จะขึ้นอยู่กับลำดับ (Order)ของวงจรกรองความถี่ซึ่งโดยทั่วไป วงจรกรองความถี่มีตั้งแต่ลำดับที่ 1,2,3,4 ไปเรื่อยๆ จนถึงลำดับที่ n สำหรับตัวอย่างลำดับของวงจรกรองความถี่ที่มีผลต่อการเปลี่ยนแปลงการตอบสนองความถี่ ของวงจรกรองความถี่ต่ำผ่าน (LPF) แสดงไว้ในรูปที่ 2.2

รูปที่ 2.2 การตอบสนองความถี่ของวงจรกรองความถี่ที่ลำดับที่ n

(ก) ลำดับที่ 1 (First order)

(ข) ลำดับที่ 2 (Second order)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ค) ลำดับที่ 3 (Third order)

จากรูปที่ 2.2 จะเห็นว่าวงจรกรองความถี่ต่ำผ่านที่ตอบสนองความถี่ได้ใกล้เคียงอุดมคติมากที่สุด คือ ลำดับที่ 3 ถ้าลำดับที่สูงกว่านี้ การตอบสนองความถี่ก็จะยิ่งใกล้เคียงอุดมคติมากขึ้นไปอีก แต่ก็ทำให้วงจรกรองความถี่ที่มีลำดับสูงขึ้นไปด้วย ในทางใช้งานจริง มักจะนิยมใช้วงจรกรองความถี่ลำดับที่ 2 (2nd order filter) มากกว่าเนื่องจากสามารถใช้ออปแอมป์เพียงตัวเดียวสร้างได้

วงจรกรองความถี่ลำดับที่ 2 จากรูปที่ 2.2 (ข) พบว่ามีอัตราการตกของความถี่เมื่อเทียบกับอัตราขยายเท่ากับ -40 db/decade โดยเครื่องหมายลบแสดงถึงอัตราให้เห็นว่าเป็นการตกและตัวเลขนี้หมายความว่า วงจรกรองความถี่ต่ำอยู่ลำดับที่ 2 ซึ่งจะมีอัตราการขยาย 40 db/decade ต่อช่วง 10 เท่าของความถี่ ยกตัวอย่างเช่น ทุกความถี่ 1 KHZ วงจรกรองความถี่มีอัตราการขยาย 40 db (100 เท่า) เมื่อความถี่เพิ่มขึ้นไปถึง 10 KHZ วงจรกรองความถี่มีอัตราการขยายลดลงเหลือ 0 db (1 เท่า) เนื่องจากความถี่ 1 KHZ ไปยังความถี่ 10 KHZ เราเรียกว่า 1 decade

2.1.2 วงจรกรองความถี่ต่ำผ่านอันดับที่ 1




รูปที่ 2.3 วงจรกรองความถี่ต่ำผ่านอันดับที่ 1

วงจรกรองความถี่ต่ำผ่านอันดับที่ 1 อยู่ในรูปที่ 2.3 ออปแอมป์ต่อเป็นวงจรตามแรงดันเพื่อให้เอาต์พุตอิมพีแดนซ์ของวงจรกรองความถี่ต่ำโดยค่าความถี่ตัด (f_c) สามารถกำหนดได้จากค่าอุปกรณ์ภายนอก ดังสมการ 2.1

$$f_c = \frac{0.1591}{RC} \quad (2.1)$$

วงจรในรูปที่ 2.3 นี้จะมีอัตราการขยายลูปปิด (A_{cl}) เท่ากับ 1 ตามสมการของวงจรตามแรงดัน

2.1.3 วงจรกรองความถี่สูงผ่านอันดับที่ 1



รูปที่ 2.4 วงจรกรองความถี่สูงผ่านอันดับที่ 1

วงจรกรองความถี่ต่ำผ่านในรูปที่ 2.3 ถ้าหากการสลับตำแหน่ง R และ C ดังรูปที่ 2.4 ก็จะได้วงจรกรองความถี่สูงผ่านเท่ากับสมการ (2.1)

2.1.4 วงจรกรองความถี่ต่ำผ่านอันดับที่ 2



รูปที่ 2.5 วงจรกรองความถี่ต่ำผ่านอันดับที่ 2

วงจรของความถี่ต่ำผ่านลำดับที่ 2 สามารถสร้างได้ง่ายโดยใช้ออปแอมป์เพียงตัวเดียว ดังในรูปที่ 2.5 วงจรนี้อาจเรียกว่า วงจรกรองความถี่แบบ Sallen Key ซึ่งตั้งชื่อตามผู้ออกแบบวงจร สำหรับวงจรนี้ความถี่ตัด (Cut off frequency, f_c) สามารถกำหนดได้จากค่าอุปกรณ์ที่ต่ออยู่นอกตามสมการ (2.2)


$$f_c = \frac{1}{2\pi\sqrt{R_1R_2C_1C_2}} \quad (2.2)$$

ถ้าหากเรากำหนดให้ $R_1=R_2=R$ และ $C_1=C_2=C$ สมการ (2.1) สามารถลดรูปได้เป็น

$$f_c = \frac{1}{2\pi RC} \quad (2.3)$$

ส่วนตัวต้านทาน R_a และ R_b มีไว้เพื่อเป็นตัวกำหนดอัตราขยายวงจรรูปปิด (A_{cl}) ได้ แต่โดยปกติแล้ว เราจะมีการกำหนดให้ A_{cl} นี้มีค่าเท่ากับ 1.586 เพื่อให้วงจรสามารถทำงานได้อย่างมีประสิทธิภาพที่สุด นั่นแสดงว่าเราควรกำหนดค่า R_b มีค่าเป็น 0.586 เท่าของ R_a เนื่องจากออปแอมป์คือเป็นวงจรขยายแบบไม่กลับเฟสสำหรับค่า R_a และ R_b ที่เหมาะสม คือ $R_a = 47k\Omega$ และ $R_b = 27k\Omega$

2.1.5 วงจรกรองความถี่สูงผ่านลำดับที่ 2



รูปที่ 2.6 วงจรกรองความถี่สูงผ่านลำดับที่ 2


วงจรกรองความถี่สูงผ่านลำดับที่ 2 มีลักษณะวงจรคล้ายกับวงจรกรองความถี่ต่ำผ่านในรูปที่ 2.3 เพียงแต่สลับตำแหน่งของ R และ C เท่านั้นดังแสดงในรูปที่ 2.5 ส่วนค่าความถี่ตัด (f_c) สามารถหาได้จากสมการ (2.4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_c = \frac{1}{2\pi RC} \quad (2.4)$$

2.1.6 การสร้างวงจรของความถี่ต่ำและสูงผ่านในลำดับที่สูงขึ้น


เราสามารถสร้างวงจรของความถี่ต่ำและสูงผ่านให้สูงกว่าลำดับที่สองได้ โดยการนำวงจรของความถี่ที่มีความถี่ตัดเท่ากันมาต่อเรียงกัน ดังรูปที่ 2.7 ซึ่งเราเรียกการต่อแบบนี้ว่า แคสเคด (Cascade) จะทำให้ได้ลำดับที่สูงขึ้นตามผลบวกของวงจรของความถี่ที่ต่อเรียงกัน



รูปที่ 2.7 การสร้างวงจรของความถี่ต่ำและสูงผ่านให้มีลำดับที่สูงขึ้น

2.1.7 วงจรกรองแถบความถี่

วงจรกรองแถบความถี่ (Band Pass Filter, BPF) หรือ BPF เป็นวงจรที่กรองเอาเฉพาะความถี่ช่วงที่ต้องการออกมาเท่านั้น ดังนั้นการตอบสนองความถี่ของวงจร BPF นี้จะเป็นดังรูปที่ 2.8



รูปที่ 2.8 การตอบสนองความถี่ของวงจร BPF

ความถี่ศูนย์กลาง (Center Frequency, f_0) ของวงจร BPF สามารถกำหนดได้จากค่าอุปกรณ์ที่ต่อในวงจรเช่นเดียวกัน

ประสิทธิภาพ (Quality factor, Q) ของวงจร BPF นี้สามารถวัดได้จาก

$$Q = \frac{f_0}{BW} \quad (2.5)$$

เมื่อ BW คือแถบความถี่ที่ต้องการให้ผ่านมีหน่วยเป็น Hz หาได้จาก

$$BW = f_2 - f_1 \quad (2.6)$$

และ f_0 ก็สามารถหาได้จาก

$$f_0 = \sqrt{f_1 f_2} \quad (2.7)$$

ดังนั้น

$$f_1 = \sqrt{\frac{BW^2}{4} + f_0^2} - \left(\frac{BW}{2}\right) \quad (2.8)$$

และ

$$f_2 = f_1 + BW \quad (2.9)$$

2.2 หน่วยความดังของเสียง (Volume Unit of Sound)

เดซิเบลหรือ dB เป็นหน่วยพื้นฐานในการวัดระดับสัญญาณเสียง กำเนิดขึ้นในปี ค.ศ. 1928 โดยบริษัทโทรศัพท์แห่งหนึ่งเพื่อใช้วัดการลดทอนที่เกิดขึ้นในสายโทรศัพท์ เดซิเบลมีค่าอ้างอิงแยกย่อยลงไปอีกมากมาย แต่ที่จะกล่าวนี้เป็นเดซิเบลเฉพาะในเรื่องของเครื่องเสียง

เดซิเบลใช้แพร่หลายในงานวัดย่านความถี่เสียง เพราะอัตราของตัวเลขในระบบลอการิทึมนี้ใกล้เคียงกับธรรมชาติการได้ยินของมนุษย์ เสียงที่มนุษย์สามารถได้ยินได้โดยไม่เป็นอันตรายจะอยู่ในช่วงตั้งแต่ 130dB ลงมา และเสียงที่เปลี่ยนแปลงความดังอย่างน้อยที่สุด 1 dB หูถึงจะจับได้ และเสียงที่เปลี่ยนแปลงความดังไป 10 dB หูจะรู้สึกว่าเป็นไป 2 เท่า

หน่วยพื้นฐานของระบบนี้คือ เบล (bel) เบลคือ ลอการิทึมของอัตราส่วนของพลังงานสองค่า เดซิเบลเป็น 0.1 ของเบลหรือพูดกลับกันคือ เบลเป็น 10 เท่าของเดซิเบล

$$\text{dB} = 10 \log (P_1/P_2)$$

และเมื่อเราสามารถวัดโวลต์ได้ง่ายกว่าเพาเวอร์ ดังนั้นเมื่อเพาเวอร์เท่ากับ โวลต์เตจยกกำลังสอง (ความต้านทานคงที่) จะได้ว่า

$$\text{dB} = 10 \log (V_1^2/V_2^2)$$

$$\text{แต่เนื่องจาก } \log A^2 = 2 \log A$$

$$\text{ดังนั้น } \text{dB} = 20 \log (V_1/V_2)$$

เมื่อเดซิเบลเป็นอัตราส่วนระหว่างจำนวน 2 จำนวนการเปรียบเทียบจำนวนหนึ่งกับค่าอ้างอิงแล้วแยกชนิดออกไปย่อยๆ จะเป็นวิธีที่ง่ายขึ้น มีผู้จัดทำตารางเปรียบเทียบเดซิเบลย่อยๆ นี้ไว้อีกหลายแบบ เช่น

dB SPL คือ Sound Pressure Level หรือระดับความดังของเสียงที่วัดเป็น dB อ้างอิงกับความดัน 0.00002 m/m^2 (เท่ากับ 0.0002 ไมโครบาร์) ซึ่งเป็นระดับเสียงค่อนๆ ที่สุดที่มนุษย์สามารถรับรู้ มีหน่วยสำหรับวัดความดังเสียงอยู่มากมาย แต่ละหน่วยก็สัมพันธ์กันดังตัวอย่าง เช่นที่ 1 ไมโครบาร์ เท่ากับ 74 dB SPL , 1 Pa เท่ากับ 94 dB SPL ค่า SPL ที่เป็นค่าเดซิเบลบวก ก็คือ เสียงที่ดังกว่าระดับดังกล่าวขึ้นมาเรื่อยๆ และสามารถสรุปเป็นตารางในตารางที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1 ระดับความดังของเสียง

ระดับเดซิเบล	ต้นเสียง
0	จุดเริ่มได้ยินของมนุษย์
10	เสียงใบไม้กรอบแกรบ
20	เสียงในห้องเก็บเสียงเงียบๆ
30	เสียงในสำนักงานเงียบๆ
40	เสียงนกร้องไกลๆ
50	เสียงในสำนักงานที่เปิดประตูทิ้งไว้
60	เสียงสนทนากันห่าง 3 ฟุต
70	เสียงสนทนากันห่าง 1 ฟุต
80	เสียงออร์เคสตราในระดับเฉลี่ย
90	เสียงพัดลมระบายอากาศขนาดใหญ่
100	เสียงเต๋อยยนต์
110	เสียงคอนเสิร์ตวงดนตรีแนวร็อก
120	เสียงเครื่องบินไอพ่นบินขึ้นในระยะ 1500 ฟุต
130-140	จุดที่เริ่มเจ็บปวดจากการได้ยิน
150-160	จุดที่ทำให้หูหนวกเฉียบพลัน

2.3 ไมโครโฟน (Microphone)

อุปกรณ์ทางอิเล็กทรอนิกส์ที่ทำหน้าที่เปลี่ยนคลื่นเสียง ให้เป็นคลื่นไฟฟ้าความถี่เสียง อุปกรณ์ที่เห็นได้ชัด ได้แก่ ไมโครโฟน

ไมโครโฟนเป็นอุปกรณ์ทางอิเล็กทรอนิกส์ ทำหน้าที่เปลี่ยนคลื่นเสียง (Sound wave) หรืออากาศจากแหล่งกำเนิดเสียง เช่น เสียงพูด เสียงเพลง เสียงเครื่องดนตรี เป็นต้น ให้เป็นสัญญาณไฟฟ้าความถี่เสียง ไหลไปตามสายไมโครโฟนสู่เครื่องขยายเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชนิดของไมโครโฟน ที่แบ่งตามวัสดุที่ใช้ในไมโครโฟน มี 6 ชนิด คือ

2.3.1) ไมโครโฟนชนิดคาร์บอน (Carbon Microphone) ไมโครโฟนชนิดนี้ให้เสียงที่มีคุณภาพไม่ค่อยดี ปัจจุบันใช้ในเครื่องโทรศัพท์เท่านั้น

2.3.2) ไมโครโฟนชนิดคริสตัล (Crystal Microphone) ไมโครโฟนที่มีราคาถูก น้ำหนักเบาแต่ไม่ทนต่อสภาพความร้อน หรือความชื้นสูง เพราะอาจทำให้คริสตัลเสื่อมได้ ไมโครโฟนแบบนี้ให้กำลังไฟฟ้าออกมาสูง และสามารถสภาพสัญญาณได้ดีจึงไม่ต้องอาศัยหม้อแปลง (Transformer) ในตัวของไมโครโฟนช่วยแต่อย่างใด สามารถส่งสัญญาณไปยังเครื่องขยายเสียงได้โดยตรง สามารถใช้สายไมโครโฟนต่อยาวออกไปได้ไม่เกิน 25 ฟุต เพราะถ้าพ่วงสายยาวกว่านี้จะทำให้มีสัญญาณอื่นมารบกวนได้และทำให้สัญญาณจากไมโครโฟนอ่อนลงมาก

2.3.3) ไมโครโฟนชนิดเซรามิก (Ceramic Microphone) มีลักษณะการออกแบบหรือหลักการทำงานคล้ายกับไมโครโฟนชนิดคริสตัล ต่างกันที่วัสดุเซรามิกมีคุณภาพดีกว่าคริสตัล เพราะทนทานต่อการเปลี่ยนแปลงของอุณหภูมิและความชื้นมากกว่า

2.3.4) ไมโครโฟนชนิดคอนเดนเซอร์ (Condenser Microphone) เป็นไมโครโฟนที่กำลังนิยมใช้อยู่ในปัจจุบัน สามารถรับเสียงได้ไวมาก มีราคาแพงและมักติดอยู่กับเครื่องบันทึกเสียงทั่ว ๆ ไป

2.3.5) ไมโครโฟนชนิดริบบอน (Ribbon or Velocity Microphone) เป็นไมโครโฟนที่บอบบาง เสียหายไม่มีไดอะแฟรม การทำงานอาศัยการสั่นสะเทือนของแผ่นริบบอน มีลักษณะบางเบา และจึงตั้งอยู่ระหว่างแม่เหล็กถาวรกำลังสูงและจะทำงานทันทีเมื่อได้รับการสั่นสะเทือนเป็นไมโครโฟนที่มีคุณภาพสูงและควบคุมสัญญาณได้ดีที่สุด (Highest Fidelity) แต่ไม่ค่อยนิยมใช้กันมาก เพราะมีข้อเสียคือไม่เหมาะต่องานสถานที่ แม้แต่เสียงลมพัดก็จะรับเสียงเอาไว้หมดอาจแก้ไขได้โดยใช้วัสดุกันลม เป็นกระบอกฟองน้ำสวมครอบแต่ก็ไม่ได้ผลนัก นอกจากนี้ยังมีปัญหาอื่น ๆ อีก เช่น สัญญาณไฟฟ้าที่ได้ออกมาค่อนข้างต่ำ (Low Output) ต้องใช้เครื่องขยายเสียงที่มีกำลังแรง และคุณภาพสูง ถ้าพูดใกล้มากเสียงลมหายใจจะกลบเสียงที่พูด ไมโครโฟนชนิดนี้ไม่นิยมใช้นอกสถานที่ มักพบในสถานีส่งวิทยุ โทรทัศน์และบันทึกเสียง

2.3.6) ไมโครโฟนชนิดไดนามิก (Dynamic Microphone) เป็นแบบที่ได้รับความนิยมมากเพราะให้คุณภาพเสียงดีเหมือนธรรมชาติ มีความทนทานเหมาะสมกับการกระจายเสียงหรือระบบเสียงหลายประเภท แต่ราคาค่อนข้างสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ข้อมูลของไมโครโฟนที่จะนำมาใช้งาน

เพื่อให้ไมโครโฟนสามารถทำงานร่วมกับอุปกรณ์ในระบบขยายเสียงได้อย่างมีประสิทธิภาพสูงสุด จึงควรต้องทราบข้อมูลของไมโครโฟนที่จะนำมาใช้ดังนี้ คือ

2.4.1) อิมพีแดนซ์ (Impedance) หมายถึงตัวเลขที่บอกค่าความต้านทานของไมโครโฟนที่เกิดขึ้นขณะที่มีสัญญาณไฟฟ้าความถี่เสียง หรือกระแสสลับไหลผ่านมีหน่วยเป็น โอห์ม แบ่งเป็น 2 พวก คือ

1.1 อิมพีแดนซ์สูง (High Impedance) จะมีค่าอยู่ในช่วง 5,10,50 หรืออาจถึง 100 กิโลโอห์ม (KQ) จะให้กำลังของสัญญาณออกมาต่ำ (Low Power Output) มีเสียงรบกวนได้ง่าย เช่น เสียงฮัม ยิ่งถ้าต่อสายยาว ๆ หรือเกินกว่า 25 ฟุต ก็ยิ่งทำให้สูญเสียกำลังของสัญญาณมากขึ้น คุณภาพของเสียงจะลดลงด้วย ใช้ต่อร่วมกับเครื่องขยายเสียง โดยต่อช่องที่ช่อง High Impedance

1.2 อิมพีแดนซ์ต่ำ (Low Impedance) มีค่าอิมพีแดนซ์อยู่ในช่วง 200 ถึง 600 โอห์มซึ่งมีคุณภาพดีให้กำลังของสัญญาณออกสูง (High Power Output) ไม่มีเสียงรบกวนสามารถใช้กับสายยาว ๆ ได้แต่จะมีความไวในการรับเสียงต่ำใช้ต่อร่วมกับเครื่องขยายเสียงที่ช่อง Low Impedance

2.4.2) ผลในการตอบสนองความถี่ของเสียง (Frequency Response) คือความสามารถของไมโครโฟนในการรับความถี่ของคลื่นเสียงได้กว้างและมีความเรียบมากน้อย ซึ่งไมโครโฟนแต่ละชนิดก็จะออกแบบมาเพื่อใช้ในลักษณะงานต่าง ๆ กัน ฉะนั้น จึงมีความสามารถในการตอบสนองความถี่ต่าง ๆ กัน มีหน่วยเป็น เฮิรตซ์ (Hertz: Hz) เช่น ไมโครโฟน สำหรับพูดในที่ชุมนุมชน ประกาศ สั่งงาน จะใช้ช่วงการตอบสนองความถี่ต่ำ ๆ และแคบ ๆ ก็พอ เช่น 300-5,000 เฮิรตซ์ แต่ถ้าต้องการคุณภาพของเสียงเรียบและแยกความถี่ได้กว้างขึ้น ควรอยู่ในช่วง 70-10,000 เฮิรตซ์ ถ้าต้องการคุณภาพของเสียงที่ดีเยี่ยม นอกจากเสียงพูดแล้ว ยังมีเสียงดนตรีด้วย ควรต้องใช้ไมโครโฟนที่ให้ผลตอบสนองความถี่ที่กว้างและเก็บความถี่ได้ละเอียดยิ่งขึ้น ควรอยู่ในช่วง 50-15,000 เฮิรตซ์ แต่ราคาก็จะค่อนข้างแพงตามคุณภาพ

2.4.3) ความไวในการรับเสียงของไมโครโฟน (Sensitivity) คือความสามารถในการรับความแรงของคลื่นเสียงที่มาจากแหล่งกำเนิดเสียงจากระยะทางไกล ๆ กัน นั่นเองไมโครโฟนที่มีความไวสูงจะสามารถรับเสียงเบา ๆ และอยู่ไกลออกไปได้ไมโครโฟนความไวต่ำ ต้องป้อนคลื่นเสียงดัง ๆ และใกล้ ๆ มีหน่วยเป็น เดซิเบล (Decibel: dB) โดยวัดจากสัญญาณที่ได้ออกจากไมโครโฟนผ่านไปเข้าเครื่องขยายเสียง เช่น -90 dB -60dB -45dB เป็นต้น ค่าติดลบมาก จะมีความไวกว่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

องค์ประกอบพื้นฐานของภาษา VHDL

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบหรือ CAD มาใช้ในขบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้นเช่นกัน อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายพฤติกรรมฮาร์ดแวร์ (HDL : Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนามาอย่างต่อเนื่องเพื่อช่วยในการปรับปรุงขบวนการออกแบบระบบดิจิทัลเป็นไปอย่างมีประสิทธิภาพ


3.1 การออกแบบระบบดิจิทัล



รูปที่ 3.1 ขั้นตอนการออกแบบระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำหนดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้จะต้องผ่านขั้นตอนต่างๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป รูปที่ 3.1 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบแล้วทำการพัฒนาให้สามารถนำมาใช้ได้อย่างสมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบในเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบ (Flow Graph) หรือรหัสคำสั่งเทียม (Pseudo Code) ก็ได้ ขั้นตอนที่ต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล (Bus) ผู้ออกแบบจะกำหนดส่วนประกอบของรีจิสเตอร์และวงจรถลอจิกที่จำเป็นทั้งหมดเพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) ส่วนกระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรถลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังรูปที่ 3.2



รูปที่ 3.2 การออกแบบระบบเส้นทางของข้อมูล

ขั้นตอนถัดมาเป็นการออกแบบวงจรถลอจิก ซึ่งจะเกี่ยวข้องกับการนำเกทดิจิทัลพื้นฐานและฟลิปฟล็อป (flip-flop) มาประกอบเป็นอุปกรณ์ย่อยต่างๆ เช่น รีจิสเตอร์เก็บข้อมูล บัสวงจรถลอจิก และส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของการโยงใยระหว่างเกทและฟลิปฟล็อปนั่นเอง การออกแบบในขั้นตอนนี้คือการเปลี่ยนเครือข่ายการโยงใยที่ได้จากขั้นตอนที่แล้วให้เป็นลำดับของทรานซิสเตอร์ (Transistor List) และ Layout ซึ่งขั้นตอนนี้จะเกี่ยวข้องโดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อแทนเกทและฟลิปฟล็อปต่างๆ และในขั้นตอนนี้สุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการสื่อสารที่โรงงานเพื่อผลิตออกมาเป็นวงจรรวมในที่สุด

3.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล

วีเอชดีแอล (VHDL) ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบ ด้วยเหตุผลนี้จึงทำให้ภาษาวีเอชดีแอลเป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้างวงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจรอย่างสังเขป โดยยังไม่ต้องคำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริง นอกจากนี้วีเอชดีแอลยังเป็นภาษาที่สนับสนุนลักษณะต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้นวีเอชดีแอลจึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง

วิวัฒนาการของวีเอชดีแอลเริ่มต้นประมาณปี ค.ศ. 1981 เมื่อกระทรวงกลาโหมสหรัฐอเมริกา หรือ DoD (Department of Defense) ได้พยายามปรับปรุงอุปกรณ์อิเล็กทรอนิกส์และคอมพิวเตอร์ที่ใช้ในกิจการทางทหารให้มีความทันสมัยมากขึ้น ประกอบกับเทคโนโลยีทางด้านไมโครอิเล็กทรอนิกส์มีการพัฒนาไปอย่างรวดเร็วดังจะเห็นได้จากการนำวงจรดิจิทัลหลายๆ วงจรมาทำการผลิตอยู่บนแผ่นซิลิกอนที่มีพื้นที่เพียง 1 – 2 ตารางเซนติเมตรเท่านั้น ซึ่งเป็นผลให้ประสิทธิภาพในการทำงานของวงจรสูงขึ้น ตลอดจนความน่าเชื่อถือในการทำงานและความคงทนต่อสภาพแวดล้อมสูง แต่เนื่องจากในขณะนั้นขั้นตอนของการออกแบบ การผลิต และการตรวจสอบวงจรต้นแบบ เป็นขบวนการที่ต้องใช้วิศวกร และเวลาในดำเนินการมาก ฉะนั้นทาง DoD จึงจัดตั้งโครงการขึ้นมาเพื่อศึกษาวิธีการที่ช่วยในการพัฒนาวงจรอิเล็กทรอนิกส์ โดยเฉพาะอย่างยิ่งวงจรรระบบดิจิทัล ให้สามารถนำไปผลิตได้เร็วขึ้น ซึ่งโครงการดังกล่าวมีชื่อว่า “Very High Speed Integrated Circuits” หรือ VHSIC โดยในระยะแรกนั้นโครงการนี้ถือเป็นความลับทางด้านความมั่นคงของประเทศ และอยู่ภายใต้ความควบคุมดูแลของ United States International Traffic and Arms Regulations (ITAR)

สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจรรหรือฮาร์ดแวร์ของระบบสำหรับโครงการ VHSIC ที่ DoD ได้ให้ไว้สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้งมนุษย์และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
- สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้
- ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร

ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า “Hardware Description Language” หรือ HDL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในตอนเริ่มแรกนั้น DoD ได้มอบหมายให้บริษัทไอบีเอ็ม เท็กซัสอินสตรูเมนต์ และอินเตอร์เมทริกซ์ เป็นผู้ศึกษาและพัฒนาโครงการ ซึ่งการดำเนินงานเป็นไปอย่างต่อเนื่อง จนกระทั่งในปี ค.ศ.1985 ทาง ITAR ได้ยกเลิกข้อจำกัดในการถ่ายทอดเทคโนโลยีทางทหารออกจากโครงการนี้ ดังนั้นภาษาวีเอชดีแอลจึงเริ่มเป็นที่รู้จักกันโดยทั่วไป และประมาณปี ค.ศ. 1987 IEEE ได้ทำการกำหนดมาตรฐานของภาษานี้เป็น IEEE 1076-1987 และมีชื่อเรียกว่าวีเอชดีแอลซึ่งมาตรฐานนี้ได้รับการปรับปรุงจนเป็นมาตรฐาน IEEE 1076-1993 หรือ VHDL 1993

เนื่องจากในขณะนั้น DoD เป็นลูกค้ารายใหญ่ของอุตสาหกรรมอิเล็กทรอนิกส์และคอมพิวเตอร์ ดังนั้นจึงมีผู้รับโครงการต่างๆ จาก DoD ไปดำเนินการวิจัยและพัฒนาเป็นจำนวนมาก และเพื่อให้ทุกโครงการอยู่ในมาตรฐานเดียวกันหมด ดังนั้นทาง DoD จึงได้กำหนดว่า ทุกๆ โครงการต้องเขียนอยู่ในรูปของภาษาวีเอชดีแอลเท่านั้น ซึ่งทำให้ DoD สามารถนำโครงการเหล่านี้ไปจำลองกับเครื่องคอมพิวเตอร์ได้หลายๆระบบ

3.3 ข้อกำหนดของภาษาวีเอชดีแอล

3.3.1 ลักษณะทั่วไป

DoD ได้กำหนดให้วีเอชดีแอลเป็นภาษาสำหรับการออกแบบและบรรยายของฮาร์ดแวร์ ซึ่งหมายถึงความสามารถในการอธิบายและออกแบบในระดับสูง การจำลอง (Simulation) การสังเคราะห์ (Synthesis) และการทดสอบ (Testing) นอกจากนี้วีเอชดีแอลยังถูกกำหนดไว้สำหรับการบรรยายฮาร์ดแวร์ตั้งแต่ระดับบนซึ่งก็คือระบบจนถึงระดับเกทอีกด้วย

เนื่องจากการทำงานของระบบดิจิทัลนั้น ทุกๆ องค์ประกอบภายในระบบไม่ว่าเล็กหรือใหญ่จะทำงานไปพร้อมๆ กัน ซึ่งในเรื่องของความพร้อมเพรียงในการทำงานนี้ก็คือเป็นข้อกำหนดที่สำคัญอย่างหนึ่งของวีเอชดีแอลด้วยเช่นกัน (สำหรับในภาษาที่ใช้ในการบรรยายฮาร์ดแวร์นั้นความพร้อมเพรียงจะหมายถึงทุกๆ คำสั่ง องค์ประกอบ เกทหรือวงจรลอจิกจะถูกนำมาปฏิบัติทั้งหมด ดังนั้นในที่สุดแล้วก็จะดูเหมือนว่าได้มีการปฏิบัติไปพร้อมๆ กัน)

3.3.2 สันนิษฐานการออกแบบแบบลำดับชั้น

การออกแบบแบบลำดับชั้นเป็นลักษณะที่สำคัญอย่างหนึ่งสำหรับการออกแบบระบบที่มีหลายๆ ระดับ โดยในการออกแบบจะประกอบด้วยส่วนการบรรยายการเชื่อมต่อ และส่วนการบรรยายหน้าที่การทำงาน ซึ่งหน้าที่การทำงานของระบบสามารถกำหนดได้ด้วยตัวเอง หรืออาจถูกกำหนดโดยโครงสร้างที่ประกอบด้วยของค์ประกอบย่อยๆ ลงไปได้เช่นกัน แต่ที่ระดับล่างสุด องค์ประกอบต้องถูกบรรยายหน้าที่การทำงานด้วยตัวมันเอง และไม่สามารถกำหนดการทำงานโดยลักษณะแบบโครงสร้างได้

3.3.3 ไลบรารี

วีเอชดีแอลได้สนับสนุนการมีไลบรารีเพื่อระบบการจัดการที่ดี ผู้ออกแบบสามารถกำหนดลักษณะและการทำงานของอุปกรณ์พื้นฐานไว้ในระบบไลบรารี หรือจะใช้ไลบรารีที่ระบบได้จัดเตรียมไว้แล้วก็ได้ โมเดลและการบรรยายที่ถูกต้องควรจัดเก็บไว้ในไลบรารีหลังจากที่ได้ผ่านการคอมไพล์เรียบร้อยแล้วเพื่อให้ผู้ออกแบบคนอื่นๆ สามารถนำไปใช้ได้ด้วย

3.3.4 ลำดับคำสั่ง

แม้ว่าการปฏิบัติคำสั่งหรือกระบวนการโดยพร้อมเพรียงกันจะเป็นคุณสมบัติที่สำคัญของ วีเอชดีแอลก็ตาม ตัวภาษาเองก็ยังมี การจัดเตรียมลักษณะการควบคุมแบบลำดับคำสั่งไว้ให้ด้วย เมื่อผู้ออกแบบได้กำหนดหน้าที่และองค์ประกอบที่ทำงานพร้อมกันของระบบไว้เรียบร้อยแล้ว ผู้ออกแบบยังสามารถบรรยายหน้าที่การทำงานซึ่งเป็นรายละเอียดภายในของแต่ละองค์ประกอบได้ในลักษณะเดียวกับการเขียน โปรแกรมที่ประกอบด้วย โครงสร้างแบบ case, if - then - else และ loop ทั่วๆ ไปได้

การบรรยายแบบลำดับคำสั่งทำให้การออกแบบหน้าที่การทำงานของอุปกรณ์กระทำได้สะดวกและง่ายขึ้น อย่างไรก็ตาม โครงสร้างทั้งหมดของวีเอชดีแอลก็ยังคงเป็นการทำงานแบบพร้อมเพรียงกันเช่นเดิม

3.3.5 การกำหนดคุณสมบัติ

นอกจากการกำหนดอินพุตและเอาต์พุตแล้ว เจ็อนในอื่นๆ ก็มีผลต่อการปฏิบัติหน้าที่ของอุปกรณ์ฮาร์ดแวร์ด้วยเช่นกัน โดยสิ่งนี้รวมถึงสภาพแวดล้อมและลักษณะทางกายภาพของอุปกรณ์นั้นๆ ด้วย ซึ่งภาษาลำหรับการออกแบบที่ดีควรให้ผู้ออกแบบกำหนดคุณสมบัติของอุปกรณ์ที่ใช้ได้ด้วย เช่นสามารถกำหนดขนาด ลักษณะทางกายภาพ เวลา โหลด และเงื่อนไขทางสภาพแวดล้อมอื่นๆ ซึ่งความสามารถในการกำหนดคุณสมบัตินี้ก็เป็นส่วนหนึ่งที่มีอยู่ในภาษาวีเอชดีแอลด้วยเช่นกัน

3.3.6 ชนิดของข้อมูล

วีเอชดีแอลสามารถกำหนดชนิดของข้อมูลไม่เพียงแต่ชนิด BIT และ BOOLEAN เท่านั้น แต่ยังสามารถกำหนดชนิดของข้อมูลเป็นจำนวนเต็ม จำนวนจริง จุดทศนิยม และชนิดลำดับการนับ (Enumerate Type) หรือแม้แต่ชนิดของข้อมูลที่ผู้ออกแบบกำหนดขึ้นมาเองก็ได้

3.3.7 โปรแกรมย่อย

ความสามารถในการใช้ฟังก์ชันและ โปรซีเจอร์ (Procedure) ก็เป็นข้อกำหนดอีกอย่างหนึ่งในวีเอชดีแอลซึ่งผู้ออกแบบสามารถนำโปรแกรมย่อยมาใช้ในการเปลี่ยนแปลงชนิดของข้อมูล การกำหนดหน่วยของลอจิก การกำหนดตัวกระทำต่างๆ หรือหน้าที่อื่นๆ ตามที่ต้องการได้เช่นเดียวกับการเขียนโปรแกรมทั่วไป

3.3.8 การควบคุมเวลา

วีเอสดีแอลอนุญาตให้ผู้ออกแบบสามารถกำหนดเวลาในการส่งผ่านข้อมูลหรือสัญญาณได้ตามต้องการ การตรวจสอบ การออกแบบเกตหรือการหน่วงเวลาที่สามารถกระทำได้โดยการกำหนดช่วงเวลาที่แน่นอนหรือกำหนดให้มีการรอคอยเหตุการณ์ (Event) นอกจากนี้ก็ยังสามารถกำหนดรูปแบบของสัญญาณนาฬิกาได้อีกด้วย

3.3.9 การกำหนดแบบโครงสร้าง

การกำหนดโครงสร้างขององค์ประกอบต่างๆ สามารถกระทำได้ในทุกระดับของการออกแบบ โดยการกำหนดโครงสร้างขององค์ประกอบรวมที่เกิดจากองค์ประกอบย่อยซึ่งแตกต่างกันหรือเหมือนกันก็เป็นข้อกำหนดอย่างหนึ่งของวีเอสดีแอลเช่นกัน

3.4 องค์ประกอบพื้นฐานของวีเอสดีแอล

รูปแบบพื้นฐานที่ใช้ในการบรรยายถึงองค์ประกอบของวีเอสดีแอลจะประกอบไปด้วยส่วนกำหนดการเชื่อมต่อ (Interface) และส่วนกำหนดลักษณะเชิงสถาปัตยกรรม (Architecture) ดังแสดงในรูปที่ 3.3 โดยในการบรรยายการเชื่อมต่อจะขึ้นต้นด้วยคำว่า ENTITY แล้วตามด้วยชื่อขององค์ประกอบ จากนั้นตามด้วยคำว่า IS และถัดมาจะเป็นการบรรยายถึงพอร์ตการติดต่อ อินพุต – เอาท์พุท ขององค์ประกอบ ส่วนลักษณะภายนอกอื่น ๆ เช่น เวลา อุณหภูมิก็สามารถรวมเข้าไปในส่วนนี้ได้เช่นกัน

```

ENTITY component_name IS
  Input and output ports
  Physical and other parameters
END [component name];

ARCHITECTURE identifier OF component_name IS
  [declaration]
BEGIN
  specification of the functionality of the component
  in terms of its input lines and as influenced
  by physical and other parameters
END [identifier];

```

รูปที่ 3.3 การกำหนดการเชื่อมต่อและสถาปัตยกรรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของการกำหนดลักษณะเชิงสถาปัตยกรรมจะขึ้นต้นด้วยคำว่า ARCHITECTURE ซึ่ง เป็นส่วนที่ใช้บรรยายหน้าที่การทำงานขององค์ประกอบ โดยหน้าที่การทำงานนี้จะขึ้นอยู่กับสัญญาณ อินพุต – เอาท์พุทและพารามิเตอร์อื่นๆ ที่ได้กำหนดไว้ในส่วนของการเชื่อมต่อดังรูปที่ 3.3 และสำหรับ การบรรยายหน้าที่ขององค์ประกอบจะเริ่มต้นหลังจากคำว่า BEGIN เป็นต้นไป

3.4.1 การกำหนดการเชื่อมต่อ

การกำหนดการเชื่อมต่อเป็นระดับบนสุดของการออกแบบ โดยในระดับนี้ต้องกำหนดพอร์ต สำหรับการติดต่อกับองค์ประกอบภายนอกอื่นๆ ดังตัวอย่างในรูปที่ 3.4 ซึ่งเป็นบล็อกไดอะแกรม และการบรรยายการเชื่อมต่อขององค์ประกอบสำหรับตัวจ่ายสัญญาณนาฬิกา

ในบรรทัดแรกของการบรรยายการเชื่อมต่อเป็นการกำหนดชื่อขององค์ประกอบซึ่งกำหนดเป็น clock_component ตามด้วยคำว่า PORT และชื่อของพอร์ตที่อยู่ในวงเล็บ ส่วน IN และ OUT เป็นการ กำหนดโหนดของสัญญาณให้เป็นอินพุทหรือเอาท์พุท และ BIT เป็นการแสดงชนิดของข้อมูล



รูปที่ 3.4 บล็อกไดอะแกรมและการบรรยายการเชื่อมต่อของ clock_component

3.4.2 การกำหนดรูปแบบการบรรยาย

หน้าที่การทำงานขององค์ประกอบจะถูกบรรยายภายในส่วนนี้ ซึ่งในการบรรยายสามารถ กำหนดค่าของสัญญาณเอาท์พุทในเทอมของอินพุทหรือในรูปขององค์ประกอบอื่นๆ หรือทั้งสองอย่าง รวมกันก็ได้ ดังตัวอย่างการบรรยายของ clock_component ในรูปที่ 3.5 ซึ่งเป็นการบรรยายในเชิง พฤติกรรม โดยมี en เป็นอินพุทและ ck เป็นเอาท์พุท

PROCESS เป็นคำที่ใช้ในการเริ่มต้นสำหรับการบรรยายในเชิงพฤติกรรม และภายในโปรเซส กำหนดให้ periodic เป็นตัวแปรที่มีค่าเริ่มต้นเป็น “0” ถ้าสัญญาณ en มีค่าเป็น “1” จะทำให้ตัวแปร periodic ถูกคอมพลิเมนต์ (complement) และส่งค่าให้กับ ck ซึ่งเป็นสัญญาณเอาท์พุท และสำหรับคำสั่ง WAIT จะเป็นการกำหนดให้สัญญาณมีคาบเวลาเท่ากับ 1 ไมโครวินาที

ARCHITECTURE behavioral OF clock_component IS

BEGIN

PROCESS

VARIABLE periodc : BIT := '0' ;

BEGIN

IF en = '1' THEN

periodc = Not periodc ;

END IF ;

Ck <= periodc 1 US ;

WAIT FOR 1 US;

END PROCESS;

END behavioral;

รูปที่ 3.5 การบรรยายเชิงพฤติกรรมของ clock_component

3.4.3 หน่วยการออกแบบแพ็คเกจ

ข้อมูลต่างๆ ตลอดจนโปรแกรมย่อย ที่เป็นประโยชน์ต่อการเขียนรูปแบบการบรรยายระบบดิจิทัล สามารถเก็บไว้ในส่วนของแพ็คเกจ ซึ่งหน่วยการออกแบบต่างๆ เช่น หน่วยการออกแบบ Entity หน่วยการออกแบบสถาปัตยกรรม หรือหน่วยการออกแบบแพ็คเกจอื่นๆ สามารถเรียกข้อมูลเหล่านี้ไปใช้ได้ นอกจากนี้สิ่งที่นิยมทำกันมากคือการนำรูปแบบมาตรฐานต่างๆ เช่น อุปกรณ์มาตรฐาน (เช่น ไอซีตระกูล 74XX เป็นต้น) มาเก็บไว้ในรูปของแพ็คเกจ ที่ทุกคนสามารถเข้าถึงได้

ตามปกติแล้วแพ็คเกจจะแบ่งออกเป็น 2 ส่วนคือ การประกาศแพ็คเกจ (Package declaration) และส่วนของบอดีแพ็คเกจ (Package body) เนื่องจาก แพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่นำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษาวีเอชดีแอลสามารถกระทำได้ด้วยชุดคำสั่ง USE

1. PACKAGE DECLARATION

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (ถ้ามองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ ส่วนการประกาศแพ็คเกจ เนื่องจากเป็นส่วนที่ใช้กำหนดชื่อของสิ่งที่ประกาศอยู่ภายในแพ็คเกจ สำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง ถ้ามีการประกาศสิ่งใดๆ ในส่วนของส่วนบอดีแพ็คเกจ แต่ไม่ถูกประกาศในส่วนการประกาศแพ็คเกจ จะทำให้ค่าและพฤติกรรมไม่สามารถนำไปใช้งานในส่วนนอกได้ ซึ่งเปรียบเทียบกับได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศ Entity คือ จุดเชื่อมต่อ หรือ พอร์ต ที่มีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็นต้องมีส่วนบอดี และยังสามารถนำไปใช้งานจากรูปแบบภายนอกได้เช่น ใช้สำหรับประกาศ ชนิด (Type) หรือ สัญญาณ เช่นเดียวกับ ส่วนบอดีแพ็คเกจที่ไม่จำเป็นต้องมี ส่วนของการประกาศแพ็คเกจ แต่แพ็คเกจนั้น จะไม่สามารถนำไปใช้จากรูปแบบอื่นได้

```
PACKAGE pack_name IS
    Package_declarative_part
END pack_name;
```

รูปที่ 3.6 โครงสร้างทั่วไปของส่วนการประกาศแพ็คเกจ

2. PACKAGE BODY

โครงสร้างซึ่งประกอบด้วยลำดับคำสั่งที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อยทั้งหลาย ซึ่งชื่อของโปรแกรมย่อยนั้นๆ ได้ถูกประกาศไปแล้วในส่วนของประกาศแพ็คเกจ จะถูกเก็บไว้ในส่วนของบอดีแพ็คเกจ ทั้งนี้รวมถึงการกำหนดค่าคงที่ต่างๆ อันได้แก่ค่าคงที่ที่ถูกประกาศชื่อไว้ก่อนในส่วนของประกาศแพ็คเกจ และถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้นในส่วนของบอดีแพ็คเกจจึงไม่จำเป็นต้องมี ถ้าในส่วนของประกาศแพ็คเกจไม่มีการประกาศชื่อที่เป็น โปรแกรมย่อย หรือค่าคงที่ การเขียนบอดีแพ็คเกจนั้นจะเป็นไปตามกฎเกณฑ์ดังแสดงในรูปที่ 3.7

```
PACKAGE BODY package_name IS
    Declarative part
END pack_name
```

รูปที่ 3.7 โครงสร้างของบอดีแพ็คเกจ

3.4.4 หน่วยการออกแบบ Configuration

ดังที่ทราบกันแล้วว่าระบบดิจิทัลรูปแบบหนึ่งไม่ว่าจะเป็นอะไรก็ตาม จะสามารถมีหน่วยการออกแบบ Entity ได้เพียงหนึ่งเดียวเท่านั้น ซึ่งในหน่วยการออกแบบ Entity หนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรมที่เป็นหน่วยรองได้หลายหน่วย ดังนั้นจะต้องมีหน่วยการออกแบบ Configuration มาเพื่อกำหนดการใช้ Configuration ของการประกอบ Entity กับหน่วยการออกแบบสถาปัตยกรรมหน่วยใดๆ เข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CONFIGURTRION identifier OF entity_name IS

Configuration_declarative_part

END;

รูปที่ 3.8 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ

3.4.5 โปรแกรมย่อย

การใช้ฟังก์ชันและโพรซีเจอร์ในภาษาวีเอสดีแอลเปรียบได้กับการใช้โปรแกรมย่อยในการเขียนโปรแกรมภาษาชั้นสูงต่างๆ ไป ค่าที่ถูกส่งกลับหรือถูกเปลี่ยนแปลงโดยโปรแกรมย่อยอาจจะมีหรือไม่มีผลต่อฮาร์ดแวร์โดยตรงก็ได้ เช่นถ้าใช้ฟังก์ชันแทนการกระทำในสมการบูลีนก็จะมีผลต่อวงจรลอจิกจริงๆ ในขณะที่ถ้าใช้โปรแกรมย่อยในการเปลี่ยนชนิดของข้อมูลหรือในการคำนวณค่าการหน่วงเวลาแล้วก็จะไม่มีผลต่อโครงสร้างของฮาร์ดแวร์

รูปที่ 3.9 แสดงการใช้โพรซีเจอร์เพื่อเปลี่ยนข้อมูล

ชนิด 8 บิตเป็นค่าจำนวนเต็ม และรูปที่ 3.10 แสดงการใช้ฟังก์ชันโดยกำหนดให้ X เป็นตัวแปรชนิดบิต แทนการกระทำในสมการบูลีน

```

TYPE byte IS ARRAY (7 DOWNTO 0) OF BIT ;
...
PROCEDURE byte_to_integer (ib : IN byte ; oi : OUT INTEGER ) IS
VARIABLE result : INTEGER := 0;
BEGIN
FOR i : IN 0 TO 7 LOOP
IF ib (i) = '1' THEN
Result := result + 2**i ;
END IF;
END LOOP ;
oi := result ;
END byte_to_integer;

```

รูปที่ 3.9 การใช้โพรซีเจอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FUNCTION f (a,b,c : BIT) RETURN BIT IS

VARIABLE X: BIT ;

BEGIN

X := ((NOT a) AND (NOT b) AND c);

RETURN X;

END f;

รูปที่ 3.10 การใช้ฟังก์ชัน

3.4.6 โอเปอร์เรเตอร์

การบรรยายเชิงพฤติกรรมในภาษาวีเอสดีแอลมีตัวดำเนินการหรือโอเปอร์เรเตอร์ทางลอจิกและคณิตศาสตร์เช่นเดียวกับภาษาซอฟต์แวร์ทั่วไปดังรูปที่ 3.11

PREDEFIND OPERATORS

LOGICAL OPERATORS : AND OR NAND NOR XOR

OPERAND TYPE : BIT BOOLEAN

RESULTTYPE : BIT BOOLEAN

RELATIONAL OPERATOR : = / < <= > >=

OPERAND TYPE : any type

RESULTTYPE : Boolean

ARITHMETIC OPERATOR : + - * / ** MOD REM AES

OPERAND TYPE : INTTEGER REAL Physical

RESULTTYPE : INTEGER REAL Physical

CONCANTENATION OPERATOR : &

OPERAND TYPE : ARRAY of any type

RESULTTYPE : array of any type

RESULTTYPE : array of any type

รูปที่ 3.11 ตัวดำเนินการในวีเอสดีแอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.7 เวลาและความพร้อมเพียง

ในวงจรอิเล็กทรอนิกส์ทุกๆ ตัวจะอยู่ในสภาพเตรียมพร้อมเสมอ (Always Active) และจะมีเรื่องของเวลาเข้ามาเกี่ยวข้องในทุกๆ เหตุการณ์ที่เกิดขึ้นเสมอ วิโอซีดีแอลเป็นภาษาที่ได้รับการออกแบบมาเพื่อให้สามารถบรรยายรูปแบบและการป้องกันของเวลาสำหรับการทำงานของอุปกรณ์ได้อย่างถูกต้อง การบรรยายการทำงานที่อยู่ภายในส่วนของการบรรยายสถาปัตยกรรม จะมีการทำงานที่พร้อมเพียงกันเสมอ หรือแม้แต่โปรเซสซึ่งมีการทำงานภายในเป็นแบบลำดับคำสั่งก็ตาม ซึ่งหากมีหลายๆ โปรเซสอยู่ภายในโครงสร้างเดียวกัน ทุกๆ โปรเซสก็จะทำงานไปพร้อมๆ กันด้วย

3.4.8 สัญญาณและตัวแปร

สัญญาณมีลักษณะเป็นเสมือนตัวกลางฮาร์ดแวร์ที่ใช้ในการส่งผ่านข้อมูลและมีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วย การกำหนดค่าให้กับสัญญาณจะใช้สัญลักษณ์ \leq ในการส่งค่าและสามารถใช้คำสั่ง AFTER เพื่อกำหนดช่วงเวลาในการส่งผ่านค่าของสัญญาณเช่น $w \leq a$ AFTER 12 NS หมายถึงการกำหนดค่าสัญญาณ a ให้กับ w หลังจากเวลาผ่านไป 12 นาโนวินาที

ในทางตรงข้าม ตัวแปรมีลักษณะเป็นเสมือนตัวกลางที่ใช้ในการส่งผ่านข้อมูลและไม่มีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วย ซึ่งตัวแปรจะถูกใช้ในส่วนที่มีการทำงานเป็นแบบลำดับคำสั่งเช่น ใน ฟังก์ชัน โปรซีเจอร์ และ โปรเซส สำหรับการกำหนดค่าให้กับตัวแปรจะใช้สัญลักษณ์ :=

3.5 การบรรยายเชิงพฤติกรรม

การบรรยายลักษณะการทำงานของอุปกรณ์ฮาร์ดแวร์ในเชิงพฤติกรรม เป็นการบรรยายลักษณะการเปลี่ยนแปลงของข้อมูลในรูปแบบของอัลกอริทึมสำหรับการคำนวณผลลัพธ์ที่เกิดขึ้นซึ่งสืบเนื่องมาจากการเปลี่ยนแปลงสถานะของข้อมูลที่เข้ามาโดยไม่คำนึงถึงลักษณะโครงสร้างหรือความสัมพันธ์ของอุปกรณ์ที่อยู่ภายในว่าจะเป็นอย่างใด ในหัวข้อนี้จะแสดงถึงการบรรยายเชิงพฤติกรรมแทนการใช้โมดูลฮาร์ดแวร์รวมถึงข้อกำหนดต่างๆ ที่ควรรู้

3.6 โปรเซส

โปรเซสเป็นรูปแบบพื้นฐานอย่างหนึ่งที่ใช้ในการกำหนดให้กับสัญญาณ โปรเซสจะอยู่ในสถานะที่เตรียมพร้อมอยู่เสมอและจะปฏิบัติคำสั่งพร้อมๆ กันกับโปรเซสอื่นๆ ที่อยู่ในสถาปัตยกรรมบรรยายเดียวกัน โดยโปรเซสจะปฏิบัติงานตามคำสั่งทันทีที่มีเหตุการณ์เกิดขึ้นกับสัญญาณที่อยู่ทางด้านขวามือของสัญลักษณ์กำหนดค่าให้กับสัญญาณ (\leq)

PROCESS

declarative part

...

BEGIN

statement part

...

END PROCESS;

รูปที่ 3.12 รูปแบบของการบรรยายแบบ โพรเซส

การบรรยายโพรเซสจะเริ่มต้นด้วยคำสั่ง PROCESS และจบด้วยคำสั่ง END PROCESS ในรูปที่ 3.12 เป็นการแสดงส่วนประกอบของการบรรยายแบบ โพรเซส ซึ่งประกอบด้วยส่วนของการประกาศตัวแปรที่ต้องใช้และส่วนของการปฏิบัติคำสั่งเพื่อให้ได้ผลลัพธ์ที่ต้องการ

3.7 การกำหนดตัวดำเนินการภายในโพรเซส

ตัวดำเนินการภายในโพรเซสมี 3 ชนิดคือ ตัวแปร (Variable) ไฟล์ (File) และตัวคงที่ (Constant) ซึ่งตัวดำเนินการทั้งสามชนิดนี้หากมีการประกาศไว้ในโพรเซสใดก็จะใช้ได้เฉพาะภายในโพรเซสนั้นเท่านั้น สำหรับการติดต่อกับภายนอกหรือระหว่างโพรเซสสามารถทำได้โดยใช้สัญญาณ (Signal) หรือตัวคงที่ที่ได้ประกาศไว้ในส่วนของ ARCHITECTURE ในรูปที่ 3.13 แสดงตัวอย่างการประกาศตัวกระทำภายใน โพรเซส ซึ่งจะอยู่ระหว่างคำสั่ง PROCESS และ BEGIN และค่าเริ่มต้นที่ถูกกำหนดให้กับตัวดำเนินการภายในโพรเซสจะถูกนำมาใช้ในตอนเริ่มต้นของการปฏิบัติเพียงครั้งเดียวเท่านั้น ต่างกับค่าเริ่มต้นที่อยู่ภายในโปรแกรมย่อยจะถูกนำมาใช้ทุกครั้งที่มีการเรียกใช้โปรแกรมย่อยนั้น ๆ

PROCESS

FILE flush : TEXT IS IN "filename.dat";

VARIABLE var : BIT;

CONSTANT n : INTEGER := 0;

BEGIN

....

END PROCESS;

รูปที่ 3.13 ตัวอย่างการประกาศตัวดำเนินการภายในโพรเซส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8 การกำหนดการกระทำภายในโปรเซส

การกระทำใดๆ ภายในโปรเซสจะเป็นการปฏิบัติแบบลำดับ (Sequential) เสมอ ซึ่งภายในโปรเซสสามารถใช้ประโยคเงื่อนไขหรือการกระทำซ้ำได้เช่น IF-THEN-ELSE , CASE-WHEN , FOR LOOP และ WHILE-LOOP ดังตัวอย่างในรูปที่ 3.14 และ 3.15

```
ARCHITECTURE demo OF paratial_process IS
```

```
...
```

```
BEGIN
```

```
PROCESS
```

```
...
```

```
BEGIN
```

```
...
```

```
X <= '1';
```

```
IF X = '1' THEN
```

```
perform action_1;
```

```
ELSE perform action_2;
```

```
END IF;
```

```
...
```

```
END PROCESS;
```

```
END demo;
```

รูปที่ 3.14 เงื่อนไขการกระทำในโปรเซส

```
ARCHITECTURE demo OF paratial_process IS
```

```
BEGIN
```

```
PROCESS
```

```
BEGIN
```

```
...
```

```
X <= a AFTER 10 NS;
```

```
Y <= b AFTER 6 NS;
```

```
...
```

```
END PROCESS;
```

```
END demo;
```


รูปที่ 3.15 การกระทำในโปรเซส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.9 การกระตุ้นและยับยั้งการกระทำของโปรเซส

การกระทำภายในโปรเซสจะอยู่ในสภาพเตรียมพร้อม และมีการปฏิบัติงานอยู่ตลอดเวลาที่มีการเปลี่ยนแปลงของเหตุการณ์เกิดขึ้น อย่างไรก็ตามเราสามารถกระตุ้นหรือยับยั้งการกระทำภายในโปรเซสได้โดยการกำหนดรายการของสัญญาณที่ต้องการให้โปรเซสปฏิบัติงานเมื่อมีเหตุการณ์เกิดขึ้นกับสัญญาณที่กำหนดไว้เท่านั้น ส่วนเหตุการณ์ใดๆ ที่เกิดขึ้นกับสัญญาณที่ไม่ได้กำหนดไว้ในรายการก็จะไม่ส่งผลให้มีการกระทำภายในโปรเซส ซึ่งรายการของสัญญาณนี้เรียกว่า Sensitivity List และจะกำหนดไว้ภายในวงเล็บหลังคำสั่ง PROCESS

รูปที่ 3.16 (a) แสดงตัวอย่าง โมเดล และรูปที่ 3.16 (b) เป็นตัวอย่างการบรรยายการเชื่อมต่อของ D-Flip Flop ส่วนรูปที่ 3.17 แสดงถึงการบรรยายเชิงพฤติกรรมของ D-Flip Flop โดยในรูปที่ 3.17 (a) เป็นการใช้อัตรากระทำภายนอกโปรเซส และรูปที่ 3.17 (b) เป็นการใช้อัตรากระทำภายในโปรเซส โดยมีรายการของสัญญาณ (rst, set, clk) เป็นตัวกระตุ้นการปฏิบัติงานภายในโปรเซส



รูปที่ 3.16 (a) ตัวอย่างโมเดล D-Flip Flop

(b) การบรรยายการเชื่อมต่อของ D-Flip Flop

```
ARCHITECTURE behavioral OF d_sr_flipflop IS
```

```
SIGNAL state : BIT := '0' ;
```

```
EGIN
```

```
Diff : PROCESS ( rst,set,clk )
```

```
BEGIN
```

```
IF set = '1' THEN
```

```
State <= '0' AFTER sq_delay ;
```

```
ELSIF rst = '1' THEN
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        State <= '0' AFTER rq_delay ;

    ELSIF clk = '1' AND clk 'EVENT THEN

        State <= d AFTER cq_delay ;

    END IF ;

END PROCESS diff;

q <= state ;

qb <= NOT state ;

END behavioral;

```

(a)

```

ARCHITECTURE average_delay_behavioral OF d_sr_flipflop IS
BEGIN
    Diff : PROCESS (rst,set,clk)
        VARIABLE state : BIT := '0' ;
    BEGIN
        IF set = '1' THEN
            State <= '1' ;
        ELSIF rst = '1' THEN
            State <= '0' ;
        ELSIF clk = '1' AND clk 'EVENT THEN
            State <= d ;
        END IF ;
        q <= state AFTER (sq_delay+rq_delay+cq_delay)/3;
        qb <= NOT state AFTER (sq_delay+rq_delay+cq_delay)/3 ;
    END PROCESS;
END behavioral;

```

(b)

รูปที่ 3.17 การบรรยายเชิงพฤติกรรมของ D-FlipFlop


(a) การใช้ตัวกระทำภายนอกโปรเซส

(b) การใช้ตัวกระทำภายในโปรเซส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.10 การออกแบบจากบนลงล่าง

ในการพัฒนางจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของบล็อกไดอะแกรมก่อนที่จะทำวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้นอนุญาตให้อธิบายและวิเคราะห์การทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการ นอกจากนี้ยังสามารถเพิ่มเติมในรายละเอียดในแต่ละขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่าง (Top - Down Design) นั้นเอง ถ้าทดลองเปรียบเทียบกับการออกแบบจากล่างขึ้นบน (Bottom - Up Design) จะเห็นได้ว่าการออกแบบจากล่างขึ้นบนจะใช้เวลาการออกแบบมากกว่า 90% เนื่องจากการวาดวงจรด้วยอุปกรณ์ต่างๆ (Schematic capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ ก่อนแล้วจึงทำการจำลองการทำงาน และตรวจสอบความถูกต้อง ดังนั้นการใช้ภาษาวีเอชดีแอลกับหลักการออกแบบจากบนลงล่างจึงเป็นทางเลือกให้กับวิศวกรให้สามารถออกแบบและพัฒนางจรรวมที่มีความซับซ้อนได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย



รูปที่ 3.18 ขั้นตอนการออกแบบจากบนลงล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.18 แสดงถึงขั้นตอนของการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย เนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอนการออกแบบจากบนลงล่างในแต่ละขั้นตอนมีดังนี้

1. สร้างข้อกำหนดของความ ต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา

2. เขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษาวีเอชดีแอลหรือภาษา HDL อื่น ๆ สำหรับบรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด

3. หลังจากที่ได้หลักการขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้ว หลักการนี้จะถูกเพิ่มเติมในรายละเอียดลงมาเป็นลำดับขั้นที่สอง จนกระทั่งอยู่ในระดับที่จะนำไปผลิตวงจรจริง หรือสังเคราะห์ในขั้นตอนนี้เองเทคโนโลยีที่จะมารองรับวงจรออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะสังเคราะห์วงจรที่ได้จากรูปแบบที่เขียนขึ้นให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็คทรอนิกส์ หรือวงจรในระดับเกท และการเชื่อมต่อระหว่างกันของอุปกรณ์เหล่านั้นหรือไม่ก็อยู่ในรูปของ Netlist ที่สามารถนำไปผลิตในอุปกรณ์อื่นได้

4. หลังจากการสังเคราะห์วงจรให้อยู่ในระดับเกทหรือ Netlist แล้ว ข้อมูลนี้จะถูกใช้สำหรับจำลองการทำงานในเรื่องความถูกต้องของฟังก์ชัน พร้อมกับนำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาประกอบการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ทางอิเล็คทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการแพร่กระจาย (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกทของฟังก์ชันต่าง ๆ จำนวน 10,000 เกท ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวมทั้งหมดผิดพลาดไป หรือไม่สามารถทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้

5. ผลิตเป็นวงจรจริง (Technology and device mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจจะอยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่ในรูปของวงจรรวม ASIC

6. ทำการตรวจสอบการทำงานและตัวแปรทางด้านเวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบดิจิทัล เนื่องจากในขั้นตอนนี้วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุดต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7. นำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของผลิตภัณฑ์

บทที่ 4

เอฟพีจีเอเทคโนโลยี (FPGA Technology)

ความก้าวหน้าของอุตสาหกรรมอิเล็กทรอนิกส์ปัจจุบันทำให้เกิดการพัฒนาความสามารถของอุปกรณ์ต่างๆ มากมายซึ่งทำให้เกิดการลดค่าใช้จ่าย การสิ้นเปลืองพลังงานและขนาด ในขณะที่เดียวกันก็มีการเพิ่มประสิทธิภาพและระดับความเชื่อถือได้ของวงจรรวมที่สูงขึ้นเห็นได้ชัดจากเทคโนโลยีไมโครโพรเซสเซอร์และหน่วยความจำปัจจุบัน ทุกๆ ครั้งที่มีการพัฒนาขึ้นทำให้เกิดช่องว่างวงจรรวมและไอซีมาตรฐานมากขึ้น ในการพัฒนาเพิ่มความหนาแน่นและจำนวน ฟังก์ชันลอจิกที่เหมาะสม นักออกแบบอุปกรณ์ทางด้านดิจิทัลได้พิจารณาถึงการผลิตให้ขนาดมากๆ และการผลิตวงจรรวม (ASIC: Application Specific Integrated Circuit) ซึ่งวงจรรวมจะแบ่งตามการสร้างออกเป็น 2 กลุ่ม คือ Field programmable และ Mask programmable ดังแสดงในรูปที่ 4.1



รูปที่ 4.1 แสดงผังแสดงการแบ่งกลุ่มของวงจรรวม ASIC

4.1 Field Programmable


อุปกรณ์วงจรรวมเฉพาะงาน ASIC แบบ field programmable มีอยู่มากมายหลายชนิด แต่มีลักษณะการสร้างหรือกำหนดการทำงานของวงจรที่เหมือนกัน กล่าวคือ ผู้ใช้งานสามารถออกแบบและสร้างวงจรที่ต้องการใช้ลงในตัวอุปกรณ์ได้เองโดยไม่ต้องไปโรงงานเพื่อผลิต โดยเฉพาะอย่างยิ่งในปัจจุบันนี้มีเครื่องมือที่ใช้ช่วยในการออกแบบ และสร้างวงจรรวมกับไมโครคอมพิวเตอร์ที่มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสามารถสูงในการพัฒนาตั้งแต่ขั้นการออกแบบ การจำลองการทำงาน จนถึงจัดสร้างวงจรในอุปกรณ์ รวมทั้งอุปกรณ์ Field Programmable เหล่านี้สามารถหาซื้อได้ง่ายทำให้การสร้างวงจรอิเล็กทรอนิกส์จนถึงระบบไมโครโพรเซสเซอร์หันมาใช้อุปกรณ์จำพวกนี้ เป็นอุปกรณ์ประกอบในวงจรแทนอุปกรณ์ย่อยๆ แยกชิ้น (Discrete component)

4.1.1 พีแอลดี (PLD: Programmable Logic Device)

ภายในอุปกรณ์พีแอลดีถูกเตรียมเป็นวงจรพื้นฐานทางด้านลอจิกต่อกันอยู่เป็นกลุ่มมีทั้งวงจรคอมบิเนชัน (Combination) และซีควีลเชียล (Sequential) ซึ่งมีส่วนประกอบเป็นวงจรภายในเทคโนโลยีของวงจรที่ใช้สร้างพีแอลดีมีทั้ง ทีทีแอล (TTL) อีซีแอล (ECL) และ ซีเอ็มอส (CMOS) ตามความเหมาะสมของแต่ละระบบ อุปกรณ์พีแอลดีทุกชนิดมีหลักการพื้นฐานของวงจรภายในที่เหมือนกัน โดยมีวงจรหลักเป็นวงจรคอมบิเนชันที่ให้ผลเป็นผลคูณร่วมบวก (Sum of product) ประกอบไปด้วยชุดของแอนด์เกตที่ต่อร่วมกับออคเกตการโปรแกรมคือ การเลือกว่าจะให้มีการต่ออินพุตภายในของแอนด์เกตกับสัญญาณอินพุตใดบ้างซึ่งมีทั้งจากภายนอกและสัญญาณป้อนกลับจากเอาต์พุตภายในเอง การติดต่ออินพุตของออคเกตกับเอาต์พุตของ แอนด์เกต ตัวต่างๆ วิธีการเลือกหรือการโปรแกรมทางกายภาพ อินพุตต่างๆ ของอุปกรณ์ทุกตัวจะถูกต่อผ่านฟิวส์เข้ากับแหล่งสัญญาณ ซึ่งถ้าไม่ต้องการใช้สัญญาณใดจะตัดฟิวส์ทำให้สามารถโปรแกรมได้ครั้งเดียว อุปกรณ์พีแอลดีบางชนิดใช้มอสทรานซิสเตอร์แทนฟิวส์ทำให้สามารถโปรแกรมโดยใช้กระแสไฟฟ้า และสามารถลบและโปรแกรมใหม่เข้าไปได้อีก




รูปที่ 4.2 แสดงวงจรพื้นฐานของอุปกรณ์พีแอลดีซึ่งอยู่ในรูปผลคูณร่วมบวก

4.1.2 พรอม (PROM: Programmable Read Only Memory)

พรอมคือหน่วยความจำรอม (ROM) ที่โปรแกรมได้ ซึ่งนับว่าเป็นอุปกรณ์พีแอลดี ชนิดหนึ่งซึ่งวงจรภายในของพรอมเสมือนกับประกอบไปด้วยแถวลำดับของแอนด์เกตและออคเกต (Amd-Or Array) ผลเอาต์พุตที่ขาเอาต์พุตสามารถแสดงในสมการของฟังก์ชันผลคูณร่วมบวก (Sum of product) ของสัญญาณอินพุตที่ขาแอนด์เกตส รูปที่ 4.3 แสดงถึงลักษณะการต่อเป็นแถวลำดับของแอนด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกตและออกเกตของพรมขนาด 16x4 บิต วงจรทางด้านซ้ายบนสุดเป็น แอนด์เกตที่ให้ผลเป็นผลคูณ (Product) ของกรณีอินพุตเป็น 0000 แอนด์เกตที่อยู่ถัดลงมาเป็นผลคูณของกรณีที่อินพุต เป็น 0001, 0010, ... จนถึงตัวล่างสุดคือผลคูณในกรณีที่อินพุตเป็น 1111 ที่อินพุตแต่ละบิตของหน่วยความจำ สามารถเลือกได้ว่าจะให้เป็น 1 ในกรณีที่อินพุตจากแอดเดรส เป็นอย่างไรบ้างเหมือนกันเป็นการนำ เอาต์พุตจากผลคูณที่ต้องการให้เอาต์พุตแต่ละบิตเป็น 1 ไปออกกันจึงเปรียบเหมือนกับว่าในพรมมี จำนวนแอนด์เกตเท่ากับจำนวนตำแหน่งความจำและมีออกเกตจำนวนเท่ากับจำนวนบิตของสัญญาณ ข้อมูลออก(Data output) อินพุตของออกเกตทุกตัวสามารถต่อเข้ากับแอนด์เกตตัวใดก็ได้ทุกตัว ซึ่งอาจ เรียกได้ว่าเป็นพีแอลดีแบบ fixed AND/programmable OR




4.1.3พีเอแอล (PAL: Programmable Array Logic)

ในช่วงกลางปี ค. ศ. 1970บริษัทเอ็มเอ็มไอ (MMI: Monolithic Memory) ในประเทศสหรัฐอเมริกา ได้พัฒนาอุปกรณ์พีเอแอล เป็นพีแอลชนิดใหม่โดยใช้เทคโนโลยีแบบแอลเอสไอ (LSI: Large Scale Integration) สามารถโปรแกรมเลือกวงจรภายใน โดยใช้ฟิวส์ที่เชื่อมต่ออยู่ระหว่างสัญญาณอินพุต ภายนอกและการป้อนกลับจากภายในกับแอนด์เกตที่ต่อเป็นฟังก์ชันผลคูณ (Product) อยู่ในตัววงจรรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.4 พีแอลเอ (PLA: Programmable Logic Array)

อุปกรณ์ที่สามารถโปรแกรมได้แบบพีแอลเอเกิดขึ้นเมื่อปี ค.ศ. 1975 โดยบริษัทซิกเนติกส์ (Signetics) สหรัฐอเมริกา ซึ่งเป็นบริษัทผู้ผลิตวงจรรวมรายใหญ่รายหนึ่ง ผลิตและนำเสนออุปกรณ์โดยใช้ชื่อว่า เอฟพีแอลเอ (FPLA : Field Programmable Logic Array) สามารถโปรแกรมการต่อลอจิกทั้งทางด้านแอนด์เกตและออร์เกตได้ และยังเลือกเอาต์พุตเป็น active high หรือ active low โดยต่อผ่านเอ็กคูลส์บอเกต ให้ทำหน้าที่เป็นนอนอินเวอร์เตอร์หรือเป็น อินเวอร์เตอร์แล้วแต่ภายในของพีแอลเอต่อมาปี ค.ศ. 1979 บริษัทซิกเนติกส์ ได้สร้างเอฟพีแอลเอใหม่ที่มีรีจิสเตอร์ต่ออยู่ในวงจรเพิ่มขึ้นรวมทั้งสามารถเลือกสัญญาณอินพุตที่มาจากกร็องด์จิสเตอร์ได้ด้วย ทำให้สามารถใช้อุปกรณ์พีแอลเอใหม่นี้สร้างวงจร State machine ได้ อุปกรณ์ใหม่ที่มีรีจิสเตอร์ อยู่ด้วยนี้ถูกตั้งชื่อใหม่เป็น เอฟพีแอลเอส (FPLS: Field Programmable Logic Sequencer) มีทั้งที่เป็นทีทีแอลและซีมอส



รูปที่ 4.4 แสดงวงจรพื้นฐานภายในของพีแอลเอ

4.1.5 แอลซีเอ (LCA: Logic Cell Array)

อุปกรณ์ชนิดนี้ถูกสร้างขึ้นเมื่อประมาณปี ค.ศ. 1986 โดยบริษัทไซริง (XILINX Inc.) ซึ่งเป็นบริษัทที่ร่วมทำการค้นคว้ากับบริษัทเอ็มเอ็มไอ (MMI) สร้างเป็นอาเรย์ที่ประกอบด้วยเกตจำนวน 1,200-1,800 เกต มีลักษณะของสถาปัตยกรรมที่ใกล้เคียงกับเกตอาเรย์ (Gate array) โดยโปรเซสแบบ ซีมอส 1.6 ไมครอนชั้นโลหะคู่ (CMOS 1.6 microns double-layer metal) สามารถโปรแกรมและ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลบได้โดยใช้กระแสไฟฟ้า (Static RAM based) ภายในจัดเรียงเป็นเมทริกซ์ของลอจิกเซลล์ ล้อมรอบภายนอกด้วยอินพุต เอาต์พุตเซลล์ อุปกรณ์แอสซีเอตัวแรกของบริษัทไซริง คือ แอสซีเอเบอร์ 2064 ประกอบด้วยเซลล์เรียงเป็นเมทริกซ์มีจำนวน 64 เซลล์ แต่ละเซลล์เรียกว่า ซีแอลบี (CLB : Configurable Logic Block) แต่ในปัจจุบัน ได้พัฒนาอยู่ในรูปของ เอฟพีจีเอ (FPGA : Field Programmable Gate Array) ซึ่งมีประสิทธิภาพ ความจุของเกตสูงมากขึ้น โดยสร้างออกมาเป็นอนุกรม (Series) ต่างๆ เช่น ตระกูล XC 3000 และ ตระกูล XC 4000

4.1.6 อีพีแอลดี (EPLD: Erasable P5rogrammable Logic Device)

อีพีแอลดีเป็นอุปกรณ์สามารถโปรแกรมได้ที่สามารถลบและทำการโปรแกรมใหม่ได้ เพื่อใช้ทำวงจรต้นแบบ ตัวอย่างได้แก่ พีแอลดี ในอนุกรมอีพี (EP series) ของบริษัทอัลเทอรา (Altera Inc.) ประเทศสหรัฐอเมริกาซึ่งเป็นบริษัทที่ผลิตอีพีแอลดี เป็นรายแรกโดยเริ่มเมื่อปี ค.ศ. 1984 เป็น พีแอลดี ที่ใช้โปรเซสเหมือนกับซีเอ็มอสอี พรอม (CMOS EPROM) คือ ใช้มอสทรานซิสเตอร์เชื่อมต่อระหว่างสัญญาณอินพุตกับจุดที่ต้องการแทนการใช้ฟิวส์ดั้งเดิม ทำให้สามารถโปรแกรมการต่อวงจรภายในอุปกรณ์ด้วยการจ่ายไฟฟ้าตามขนาดที่กำหนดเข้าไปยังตัวอุปกรณ์ และลบได้โดยใช้แสงอุลตราไวโอเลตฉายผ่านช่องหน้าต่างกระจกเข้าไปตกกระทบในตัวชิปของอุปกรณ์

4.2 Mask programmable

การใช้งานวงจรรวม ASIC ในเชิงพาณิชย์ จำเป็นต้องใช้วงจรรวม ASIC แบบ Mask programmable เนื่องจากต้นทุนต่อหนึ่งตัวต่ำกว่าวงจรรวม Field programmable ASIC ในกรณีที่ปริมาณการผลิตสูงนับพันนับหมื่นตัวขึ้นไป ตัวอย่างเช่น วงจรอีพีแอลดี ตัวหนึ่งอาจสูงถึงหนึ่งพันบาท ในขณะที่ถ้าผลิตวงจรรวมที่มีคุณสมบัติเหมือนกันทุกประการ โดยใช้ Mask programmable แล้ว ราคาตัวหนึ่งจะลดลงเหลือเพียงไม่ถึงหนึ่งร้อยบาท การใช่วงจรรวมแบบ Mask programmable จึงมีบทบาทสำคัญในการผลิตสินค้าอิเล็กทรอนิกส์ในเชิงพาณิชย์ในปัจจุบัน

วงจรรวมประเภทนี้ หลังจากผู้ใช้ออกแบบวงจรและตรวจสอบการทำงานจนเป็นที่น่าพอใจแล้ว ต้องส่งให้ผู้ผลิตทำการเจียร ไม่สามารถโปรแกรมได้ด้วยตนเองเหมือนกับวงจรรวมแบบ Field programmable ช่วงเวลาการผลิตออกใช้งานจึงใช้เวลานานเดือนและมีค่าใช้จ่ายเบื้องต้นในการเจียรสูง วงจรรวมแบบ Mask programmable ASIC ในปัจจุบันได้แก่ เกตอาเรย์, เซลล์มาตรฐาน และฟูลคัสตัม (full custom)

4.2.1 เกตอาเรย์ (Gate Array)

วงจรรวมนี้ประกอบด้วยแถวลำดับของวงจรถัด ซึ่งอาจจะเป็นวงจรถัดประเภทเดียวกันหรือต่างชนิดกันก็ได้ กับขั้วต่อสายไฟ (Pad) สำหรับต่อกับวงจรรายนอก ผู้ใช้มีหน้าที่ออกแบบการเชื่อมโยงทางไฟฟ้าระหว่างวงจรถัดแต่ละตัวและขั้วต่อสายไฟเพื่อให้ทำหน้าที่ตามต้องการ แล้วจึงส่งผลการออกแบบนี้ไปยังโรงงานผู้ผลิตวงจรรวมเกตอาเรย์ นั้นไปทำการเจียรต่อไป โดยทั่วไปไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้ว ปรากฏในการใช้วงจรรวมเกตอาเรียรีสร้างวงจรที่ต้องการใช้งานทั่วไปจะมีเพียง 25-30% ของพื้นที่ซิลิคอนที่ใช้สำหรับวงจรถัด ส่วนพื้นที่ที่เหลือจะใช้กับการเชื่อมโยงวงจรถัดเข้าด้วยกันเองและเข้ากับขั้วต่อสายไฟ พื้นที่ซิลิคอนจะใช้ประโยชน์สูงถึง 75% สำหรับวงจรถัดที่มีลักษณะสม่ำเสมอ เช่น หน่วยความจำ เป็นต้น

4.2.2 เซลล์มาตรฐาน (Standard Cell)

ปัญหาการใช้พื้นที่ซิลิคอนอย่างมากมาสำหรับการเชื่อมโยงวงจรถัดของวงจรรวม เกตอาเรียรีทำให้เกิดขีดจำกัดในความซับซ้อนของวงจรถัดที่ใช้ ประกอบกับผู้ใช้จำนวนมากต้องการรวบรวมวงจรรวมมาตรฐาน อาทิ วงจรถัด 7400 วงจรถัด 4000 จำนวนหลายตัวเข้าเป็นวงจรรวม ASIC เพียงตัวเดียว ทำให้เกิดวงจรรวม ASIC แบบเซลล์มาตรฐานขึ้น วงจรรวม เซลล์มาตรฐานนี้ ผู้ใช้เป็นผู้เลือกกลุ่มวงจรถัดทำหน้าที่ต่างๆ เช่น เกต ฟลิปฟล็อป ตัวนับ ตัวเลื่อน หน่วยความจำ หรือกระทั่งไมโครโปรเซสเซอร์จากแฟ้มข้อมูล (Library) ของผู้ผลิต ซึ่งอาจจะเป็นแฟ้มข้อมูลคอมพิวเตอร์เหมาะสมสำหรับวงจรถัดที่มีความซับซ้อน การผลิตวงจรรวม เซลล์มาตรฐานจะมีต้นทุนสูงกว่าวงจรรวมเกตอาเรียรีและใช้เวลาในการออกแบบและเอกสารยาวกว่าสองถึงสามเท่าตัว วงจรรวมเซลล์มาตรฐานจึงเหมาะสมกับการใช้งานเชิงพาณิชย์ที่มีปริมาณการผลิตนับหมื่นตัวขึ้นไป บทบาทของวงจรรวมเซลล์มาตรฐานจะมีเพิ่มมากขึ้นในอนาคต เมื่อต้นทุนการผลิตลดลง

4.2.3 ฟูลล์คัสตัม (Full Custom)

วงจรรวมฟูลล์คัสตัม นี้ผู้ใช้เป็นผู้ออกแบบเองทั้งหมด ตั้งแต่ระดับวงจรถัดจนถึงระดับกายภาพ แล้วจึงส่งข้อมูลการออกแบบไปให้ผู้ผลิตเอกสารในรูปแฟ้มข้อมูลมาตรฐาน เช่น GDS II, CIF การใช้ฟูลล์คัสตัม ASIC นี้เท่าที่แพร่หลายอยู่ในปัจจุบัน จะเป็นไปเพื่อการศึกษาและการวิจัยและเพื่อการผลิตจำนวนน้อย ส่วนใหญ่จะเป็นการเอกสารในลักษณะที่ใช้ค่าใช้จ่ายร่วมกันกล่าวคือรวบรวมการออกแบบหลายวงจรถัดบนแผ่นซิลิคอนเดียวกันเพื่อประหยัดค่าเอกสาร รูปแบบการเอกสารวงจรรวมฟูลล์คัสตัมที่ประกอบด้วยการออกแบบหลายวงจรรวมอยู่บนแผ่นซิลิคอนเดียวกัน มีกระทำอยู่ 3 รูปแบบดังนี้

1. Multi-project wafer (MPW) การเอกสารวงจรรวมฟูลล์คัสตัมแบบนี้ แผ่นเวเฟอร์ (Wafer) จะแบ่งเป็นส่วนๆ ที่เรียกว่าได (Die) และไดแต่ละชุดจะเอกสารวงจรถัดต่างกัน ผู้ผลิตที่ให้บริการแบบนี้ ได้แก่ โมซิส (MOSIS) และ ออบิต (ORBIT) ในสหรัฐอเมริกา

2. Multi-project chip (MPC) เป็นการเอกสารออกแบบหลายวงจรถัดบนไดชุดเดียวกัน โดยที่ไดทุกชุดบนเวเฟอร์เดียวกันจะมีลักษณะเหมือนกัน การจัดวางวงจรถัดที่ออกแบบลงบนได เน้นการใช้พื้นที่ซิลิคอนให้เป็นประโยชน์สูงสุดเป็นสำคัญ ตัวอย่างผู้ผลิตที่ให้บริการแบบนี้ ได้แก่ อาวา (AWA) ในออสเตรเลีย และ อีเอสทู (ES II) ในสหราชอาณาจักร

3. Multi-project reticle (MPR) เป็นการเอกสารในลักษณะผสมผสานระหว่างฟูลล์คัสตัมกับเซลล์

มาตรฐานกล่าวคือ ได้จะแบ่งออกเป็นส่วนๆ อย่างสม่ำเสมอแต่ละส่วนบรรจุการออกแบบแต่ละวงจรถัดเอกสารนี้เป็นเอกสารที่ส่งงานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยไอซาคหนึ่งจะบรรจุวงจรที่ออกแบบได้ประมาณ 8-วงจรและไอซาคชุดในแผ่นเวเฟอร์จะมีลักษณะเหมือนกัน-ในปัจจุบันมีเพียงอวาที่ใช้บริการการเจือสารลักษณะนี้ โดยจำกัดเฉพาะประเภทเซลล์มาตรฐานเท่านั้น

4.3 เอฟพีจีเอ (FPGA: Field Programmable Gate Array)

เป็นอุปกรณ์ที่ถูกพัฒนาต่อจากอุปกรณ์แอลซีเอชของบริษัทไซริงซ์ (XILINX Inc.) โดยมีประสิทธิภาพการทำงานและมีปริมาณความหนาแน่นของเกตสูง สามารถจะกำหนดฟังก์ชันการทำงานได้ความต้องการของผู้ใช้โดยผ่านการโปรแกรมเอฟพีจีเอได้รวบรวมข้อดีทั้งหมดของการทำคัสตัมวีแอลเอสไอ (Custom VLSI) มารวมไว้ทั้งหมดได้แก่ การออกแบบการผลิต, ระยะเวลาที่จะส่งตัวผลิตภัณฑ์ออกตลาด ซึ่งเป็นประโยชน์ต่อการผลิตวงจรเป็นอย่างมาก นักออกแบบเพียงกำหนดฟังก์ชันการทำงานของวงจร ดังนั้นการออกแบบวงจรโดยใช้เอฟพีจีเอ สามารถออกแบบและทดสอบภายในเวลาเพียง 2-3 วัน เท่านั้น ตรงกันข้ามกับการออกแบบโดยใช้เกตอาร์เรย์ ซึ่งใช้เวลาหลายอาทิตย์การเปลี่ยนแปลงแก้ไขแบบก็เช่นเดียวกัน จากประโยชน์ของเอฟพีจีเอ ดังกล่าวมา ทำให้เกิดการประหยัดค่าใช้จ่ายเป็นอย่างมาก เพราะได้ความเสี่ยงในการที่จะต้องแก้ไขตัววงจร การเลื่อนเวลาการออกผลิตภัณฑ์ ลดค่าเอ็นอาร์อี (NRE : Nonrecurring Engineering Cost) ลงไปด้วย

4.3.1 เทคโนโลยีของ FPGA

เนื่องจากเป็นลักษณะของชิพที่สามารถโปรแกรมได้นั้นก็คือ สามารถกำหนดจุดเชื่อมต่อต่างๆ ภายในได้ เพื่อประกอบเป็นลักษณะของวงจรตามที่เรารต้องการได้ ซึ่งเราสามารถแบ่งลักษณะของจุดเชื่อมต่อต่างๆ ได้ดังนี้

1. Physical Changing

1.1 Fused สามารถโปรแกรมได้เพียงครั้งเดียว หลังจากโปรแกรมจุดเชื่อมต่อขาดจากกัน

1.2 Anty Fuse สามารถโปรแกรมได้เพียงครั้งเดียวหลังจากโปรแกรม จุดเชื่อมต่อจะเชื่อมถึงกัน

2. Memory Base

2.1 EEPROM – Base FPGA


มักเรียก FPGA ประเภทนี้ว่า CPLD จะใช้เทคโนโลยีเหมือนกับ EEPROM ในการโปรแกรม ซึ่งจะทำให้มีความจุของเกตต่ำ โดยทั่วไปจะน้อยกว่า 20,000 เกต แต่ข้อดีของ EEPROM-Base FPGA คือสามารถเก็บข้อมูลที่โปรแกรมลงไปได้โดยไม่จำเป็นต้องมีไฟเลี้ยง และในการโปรแกรม จะใช้ทรานซิสเตอร์ 1 ตัวต่อ 1 บิต สามารถโปรแกรมได้ประมาณ 10,000 ครั้ง มักจะมีการจัดสถาปัตยกรรมในรูปแบบอาร์เรย์ ใช้ AND- OR Plane ในการทำลอจิกฟังก์ชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 SRAM - Base FPGA


จะใช้เทคโนโลยีเหมือน SRAM ในการโปรแกรม ซึ่งจะสามารถทำให้โปรแกรมซ้ำได้ไม่จำกัดจำนวนครั้ง มีความจุของเกตปานกลางถึงสูงมาก (ประมาณ 10,000 – 1,000,000 เกต) จะใช้ Look-Up Table ในการทำลอจิกฟังก์ชัน (Logic Function) และจะมีการจัดทรัพยากรภายในโครงสร้างแบบอาร์เรย์ ข้อดีของ SRAM - Base FPGA คือจะใช้เวลาในการโปรแกรมน้อย (ในระดับ ms) การโปรแกรมจะทำได้ง่ายเทียบเท่ากับการเขียน SRAM ทั่วไป และไม่จำกัดจำนวนครั้งในกระบวนการผลิตจะทำได้ง่ายและเหมาะสมสำหรับการออกแบบวงจรที่มีความสลับซับซ้อน ข้อเสียก็คือไม่สามารถเก็บโปรแกรมในสถานะที่ไม่มีไฟเลี้ยงได้ มักจะใช้ FPGA ชนิดนี้ควบคู่กับ ROM เพื่อเก็บโปรแกรมและจะโหลดโปรแกรมเข้าในตัวชิพเมื่อเริ่มต้นใช้งาน

ลักษณะโครงสร้างภายใน เป็นอาร์เรย์ลอจิกบล็อกที่สามารถ ทำการโปรแกรม ได้ดังแสดงในรูปที่ 4.5



รูปที่ 4.5 โครงสร้างภายในของ FPGA ตระกูล MAX7000S

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 โครงสร้างภายในของ FPGA ตระกูล FLEK10K

4.3.2 ทำไมการออกแบบถึงทำได้ง่ายและสะดวกรวดเร็ว

1. ในการออกแบบเราไม่จำเป็นต้องรู้ถึงโครงสร้างภายในของตัวชิป เพียงแต่รู้ขั้นตอนการออกแบบลอจิกก็พอ ไม่เหมือนไมโครโปรเซสเซอร์ที่เราจำเป็นต้องรู้โครงสร้างภายในรวมถึงการศึกษาการเขียนภาษา Assembly ซึ่งแต่ละตัวก็ไม่เหมือนกันด้วย

2. การใช้ภาษาในการอธิบายการทำงานของวงจร ที่เรียกว่า **HDL (Hardware Description Language)** จะช่วยได้มากสำหรับการออกแบบ เนื่องจากเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้เร็ว และไม่จำเป็นต้องรู้ลักษณะของวงจรที่จะออกแบบว่าต่อกันอย่างไร เพียงแต่กำหนดลักษณะการทำงานให้มัน และตัวซอฟต์แวร์จะทำ Synthesis and Optimize ให้เราเอง นอกจากนี้ภาษาที่ใช้ ยังเป็นมาตรฐานเดียวกัน สามารถใช้ได้กับชิพทุกตัวและทุกบริษัท

3. การโปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน โดยเพียงแค่ส่งข้อมูลผ่านสายดาวโหลดทางพอร์ตของคอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพได้ขณะที่อยู่ในระบบ โดยไม่จำเป็นต้องถอดมาโปรแกรมข้างนอก ดังรูปที่ 3.7 และที่สำคัญสามารถโปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยที่ไม่ต้องเสียค่าใช้จ่ายเพิ่มเติมแต่อย่างใด



รูปที่ 4.7 การโปรแกรมลงในชิพ

4.3.3 การออกแบบโดยใช้ภาษาอธิบายพฤติกรรมของฮาร์ดแวร์ (HDL)

ในการออกแบบวงจรดิจิทัลนั้นสามารถทำได้โดยการวาดวงจร (Schematic) หรือใช้ภาษาอธิบายพฤติกรรม (Hardware Description Language) ของฮาร์ดแวร์ ในกรณีของการออกแบบวงจรด้วย ASIC เราจะต้องเขียนวงจรด้วย Schematic แล้วนำวงจรนั้นไป Simulate หากผลออกมาเป็นที่พอใจก็จะต้อง Layout เป็นชั้นสาร และในการออกแบบ ASIC จำเป็นจะต้องรู้ว่าจะใช้เทคโนโลยีอะไรเช่นที่ NECTEC ใช้อยู่ จะใช้เทคโนโลยีของ ALCATEL 0.5 μm เมื่อได้ชั้น Layout เสร็จสมบูรณ์ จึงจะส่งไป Fabrication เป็นชิพไอซี แล้วจึงจะนำมาใช้งานได้ แต่ในการออกแบบวงจรด้วย FPGA โดยการใช้ Schematic หรือใช้ภาษาอธิบายการทำงานของวงจรจะทำได้สะดวกกว่า เพราะการทำวิธีนี้ ผู้ออกแบบไม่ต้องคำนึงถึงเทคโนโลยีที่จะใช้และที่สำคัญ การออกแบบโดยวิธีนี้สามารถแก้ไขโมเดล (Model) หรือเปลี่ยนแปลงเทคโนโลยีได้สะดวกกว่า เพราะไม่ต้องวาดวงจรใหม่ นั่นคือการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์ จะทำให้โมเดลที่ได้ไม่ขึ้นกับเทคโนโลยี สำหรับภาษาที่ใช้สำหรับอธิบายพฤติกรรมของฮาร์ดแวร์ที่ใช้กันก็มี VHDL, AHDL, Verilog สำหรับในการทดลองนี้จะให้นักศึกษาใช้การวาด Schematic ส่วน VHDL นั้นจะมีใน Lab ต่อไป

4.3.4 การสังเคราะห์วงจร (Logic Synthesis)

ในขั้นตอนนี้จะใช้ซอฟต์แวร์ในการสังเคราะห์วงจร (Synthesis Tools) ทำการสังเคราะห์พฤติกรรมของวงจรที่ได้จากการออกแบบด้วย Schematic หรือ VHDL ซึ่งต้องทำการตรวจสอบด้วยว่าซอฟต์แวร์นั้นสนับสนุนเทคโนโลยี FPGA (FPGA Library) ที่ต้องการหรือไม่ ตัวอย่างเช่น FPGA ของบริษัท XILINX และบริษัท ALTERA จะมีซอฟต์แวร์หลายตัวที่สามารถใช้ได้ เช่น **Max+Plus II** ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนที่ซอร์ฟแวร์สังเคราะห์วงจรจะทำการแปลงโค้ด VHDL และทำการ Optimize เพื่อให้ได้วงจรตามเทคโนโลยีที่เลือกใช้ ในการสังเคราะห์วงจรนั้นวงจรระดับเกต (Gate Level) จะไม่เหมาะสมกับโครงสร้างที่มีอยู่ในอุปกรณ์ FPGA ดังนั้นในการ Optimize ซอร์ฟแวร์สังเคราะห์วงจร จะต้องทำการ Optimize ให้ได้เป็นวงจรที่ประกอบด้วยกลุ่มของลอจิกที่เหมาะสมกับอุปกรณ์ FPGA นั้นๆ จึงทำให้ผลที่ได้มีประสิทธิภาพและในขั้นตอนการสังเคราะห์วงจรนี้ ผู้ออกแบบสามารถกำหนดข้อบังคับสำหรับโมเดลแต่ละตัวได้ เช่น ข้อบังคับในเรื่องเวลา (Timing Constraints) หรือข้อบังคับในเรื่องของพื้นที่ (Area) หรือกำหนดชนิดและตำแหน่งของ I/O ซึ่งข้อบังคับเหล่านี้จะถูกนำไปใช้ในขั้นตอน Optimize เพื่อให้วงจรที่ได้เป็นไปตามที่กำหนด ส่วนสำคัญในการ Optimize คือการเทียบ (Mapping) โมเดลให้เข้ากับเทคโนโลยีที่ใช้เพื่อให้ได้วงจรที่เหมาะสมกับโครงสร้างและสถาปัตยกรรมภายในอุปกรณ์ FPGA เมื่อทำการสังเคราะห์วงจรเสร็จแล้ว ซอร์ฟแวร์ การสังเคราะห์วงจรก็จะมีรายงานผลว่าโมเดลที่ออกแบบไปนั้นเป็นอย่างไร เช่นมีค่าความหน่วง (Delay) เท่าไหร่ ใช้ทรัพยากรต่างๆใน FPGA อะไรบ้าง เมื่อมาถึงขั้นตอนนี้ ผู้ออกแบบก็จะทราบว่าโมเดลเป็นไปตามข้อบังคับหรือไม่ ถ้าไม่ก็สังเคราะห์ใหม่จนกว่าจะเป็นไปตามที่กำหนด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การออกแบบเครื่องแสดงผลระดับสัญญาณเสียง


5.1 บอร์ดทดลอง MASTER FLEX – A01

บอร์ดทดลอง MASTER FLEX – A01 นี้เป็นบอร์ดทดลอง FPGA ที่ออกแบบมาสำหรับใช้งานกับชิพเอฟพีจีเอในตระกูล FLEX10K เบอร์ EPF10K20TC144 เป็นเอฟพีจีเอที่มีความจุของเกตประมาณ 20,000 เกต ด้วยความจุของเกตที่มีมากถึง 20,000 เกตทำให้สามารถออกแบบวงจรหรือระบบดิจิทัลที่มีขนาดใหญ่หรือซับซ้อนได้ดี อีกทั้งภายในบอร์ด MASTER FLEX – A01 ยังประกอบไปด้วยชุดอินเตอร์เฟสที่สำคัญอีกหลายตัวทำให้การออกแบบและใช้งานชิพเอฟพีจีเอกับอุปกรณ์ภายนอกสามารถทำได้สะดวกมากยิ่งขึ้น




รูปที่ 5.1 ชิปเอฟพีจีเอในตระกูล FLEX10K เบอร์ EPF10K20TC144

สามารถแสดงโครงสร้างของบอร์ด MASTER FLEX – A01 ในลักษณะของมุมมอง Perspective View และ Top View ได้ดังรูปที่ 5.2 และรูปที่ 5.3



รูปที่ 5.2 บอร์ด MASTER FLEX – A01 ในมุมมอง Perspective

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.3 บอร์ด MASTER FLEX – A01 ในมุมมองของ Top View

ภายในบอร์ด MASTER FLEX – A01 จะประกอบด้วย

- วงจรรวมตระกูล FLEX10K ในอนุกรม EPF10K20TC144
- JTAG CONNECTOR
- พอร์ตขยายช่องสัญญาณขนาด 26x2 2ชุด
- คอนเน็กเตอร์สำหรับส่งข้อมูลอนุกรม แบบ DB9 ตัวผู้ 1 ชุด พร้อมไอซีตัวแปลงระดับสัญญาณดิจิทัลเป็นระดับของ RS-232
- คอนเน็กเตอร์สำหรับเชื่อมต่อกับจอVGA
- คอนเน็กเตอร์แบบ PS/2
- คอนเน็กเตอร์แบบ Centronics Port สำหรับส่งข้อมูลแบบขนาน
- Analog to Digital Converter ขนาด 8บิต
- Digital to Analog Converter ขนาด 8บิต
- หน่วยความจำแบบ SRAM 64 KByte
- สวิตช์แบบกดติด – ปล่อยดับจำนวน 2 ตัว
- ดิพสวิตช์ 8 บิต 1 ชุด
- ไดโอดเปล่งแสง 8 ดวง
- ชุดแสดงผล 7-Segment 4 หลักชนิด Common Anode แบบ Multiplex
- โมดูลออสซิลเลเตอร์ความถี่ 25.175 MHz 1 ชุด
- คอนเน็กเตอร์แหล่งจ่ายไฟให้กับบอร์ด สำหรับไฟกระแสตรงหรือกระแสสลับแรงดัน 7 ถึง 12 โวลต์
- คอนเน็กเตอร์แหล่งจ่ายไฟให้กับบอร์ด สำหรับไฟกระแสตรง +-15 โวลต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ขั้นตอนการออกแบบ



รูปที่ 5.4 บล็อกไดอะแกรมของการออกแบบเครื่องแสดงผลระดับสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 ส่วนประกอบของเครื่อง

ขั้นตอนการออกแบบสามารถแบ่งได้ 3 ส่วนคือ


- 1) ขั้นตอนการออกแบบส่วนของ Hardware ออกแบบวงจรฟิลเตอร์
- 2) ขั้นตอนการออกแบบส่วนของ FPGA
 - 2.1) เขียน โปรแกรมภาษา VHDL รับข้อมูลจาก A/D
 - 2.2) เขียน โปรแกรมภาษา VHDL รับค่าจากสวิตช์เข้าวงจร Multiplex
 - 2.3) เขียน โปรแกรมภาษา VHDL เพื่อเก็บข้อมูลลงใน RAM
 - 2.4) เขียน โปรแกรมภาษา VHDL เพื่อ Interface ไปยัง Computer
 - 2.5) เขียน โปรแกรมภาษา VHDL สร้าง Clock 19.2KHz เพื่อสื่อสารแบบอนุกรม
 - 2.6) เขียน โปรแกรมภาษา VHDL สร้าง Clock 200KHz เพื่อ Sampling ข้อมูลใน A/D และเพื่อเป็น Clock ให้แก่ RAM
 - 2.7) วาดวงจรใน Graphic Editor file โดยนำ Graphic จากข้อ 2.1) ถึง 2.6) มาต่อกัน
- 3) ขั้นตอนการออกแบบส่วนของ Visual Basic
 - 3.1) เขียน โปรแกรม Visual Basic เพื่อรับข้อมูลจาก FPGA
 - 3.2) เขียน โปรแกรม Visual Basic เพื่อนำข้อมูล ไปพล็อตกราฟแสดงระดับของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 ขั้นตอนการออกแบบส่วนของ Hard ware

5.3.1 การออกแบบของวงจรแบนพาสฟิลเตอร์

ใช้วงจร LPF order 3 cascade กับวงจร HPF order 3 จะได้เป็นวงจรแบนพาสฟิลเตอร์ order 3 เนื่องจากต้องการช่วงของความถี่ ตั้งแต่ $f_p = 300 - 3$ KHZ ผ่านออกไปใช้งานได้ จะผลของ Q_p ที่ต่ำมากๆ



รูปที่ 5.6 วงจร LPF order 3 cascade กับวงจร HPF order 3 เป็นวงจร BPF order 3

ในส่วนของการออกแบบวงจร LPF ส่งผ่านความถี่ที่ต่ำกว่า 3 kHz โดยมี Loss ไม่เกิน 3 dB และมี Pass band Gain เป็น 2 เท่า กำจัดความถี่มากกว่า 8 kHz อย่างน้อย 18 dB ใช้ Filter order 3 Normalized Butterworth LPF function

ตารางที่ 2.1 Normalized Butterworth LPF Loss order 1-5

N	Normalized Butterworth LPF function	Q of section order 2
1	$(s + 1)$	-
2	$(s^2 + 1.4142s + 1)$	0.707
3	$(s + 1)(s^2 + s + 1)$	1
4	$(s^2 + 0.7654s + 1)(s^2 + 1.8478s + 1)$	1.307, 0.5412
5	$(s + 1)(s^2 + 0.6180s + 1)(s^2 + 1.6180s + 1)$	1.618, 0.618


$$H(S) = T_{LPF} \text{ Gain} = \frac{1}{(S+1)(S^2+S+1)}$$

เราสามารถสร้าง Filter order 3 โดยการ cascade กันของ $\frac{1}{S+1} \cdot \frac{1}{S^2+S+1}$

เราจะทำการพิจารณาส่วนของ Second order Gain = $\frac{1}{(S+1)(S^2+S+1)}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้ $\omega_p = 1 \text{ R/Sec}$ ดังนั้นจะได้ Normalized LPF circuit เป็น เป็นวงจรรูปที่ 5.7



รูปที่ 5.7 Normalized LPF circuit order 2

Normalized LPF ที่มีค่า $Q_p = 1$ และ Gain มีค่าเป็น 1 เท่า แต่จากที่เราต้องการ ในส่วนของ Second order มี Gain = 2 ดังนั้นในส่วนของ First order จะมี Gain = 1 เท่า จะได้ Normalized LPF ที่ต้องการ


Frequency scaling โดยลดค่า C ลง $2\pi 3000$ เท่าได้

$$R1 = R2 = R3 = 1/\omega_p = 1/(2\pi 3000) = 53.0516 * E-06 \Omega$$

$$C1 = C2 = C3 = 1F$$

Impedance scaling ลดค่า C1, C2, C3 เป็น 0.01 uF ลดค่า C ลง $1/0.01 \text{ uF}$ เท่า

ดังนั้นเพิ่มค่า R1, R2, R3 เป็น $53.0516 * E-06 \times (1/0.01 * E-06) = 5.3 \text{ K}\Omega \approx 5.6 \text{ K}\Omega$



รูปที่ 5.8 วงจร LPF Filter order 3

การออกแบบวงจร HPF เราสามารถเปลี่ยน LPF Function เป็น HPF Function โดยการแทนค่า S ใน LPF Function ด้วย ω_p/S ดังนั้นการออกแบบ Normalized LPF จะได้เป็น R_{LPF} แทนด้วย C ค่า $1/R$, C_{LPF} แทนด้วย R ค่า $1/C$ จะได้วงจร Normalized HPF ซึ่งมีหัวข้อสรุปดังนี้

1) จากคุณสมบัติของระบบจะได้คุณสมบัติของ HPF ที่ต้องการ คือ

$$\omega_p, \omega_s, A_{MAX}, A_{MIN}$$

2) จากคุณสมบัติของ HPF ในข้อ 1 หา Equivalent Normalized LPF ซึ่ง Equivalent Normalized LPF จะมีคุณสมบัติดังนี้

ตารางที่ 2.2 Equivalent Normalized LPF มีคุณสมบัติดังนี้

HPF	Equivalent Normalized LPF
A_{MAX}	A_{MAX}
A_{MIN}	A_{MIN}
Ω_p	1
Ω_s	ω_p/ω_s

3) จาก Equivalent Normalized LPF หา LPF Function ที่สอดคล้องกับ Equivalent Normalized LPF นั้น (order, type)

4) จาก Equivalent Normalized LPF Function จะได้วงจรของ Equivalent Normalized LPF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) Transform วงจร Equivalent Normalized LPF เป็น Normalized HPF โดย R_{LPF} แทนด้วย $C_{HPF} = 1/R_{LPF}$ และ $R_{HPF} = 1/C_{LPF}$

6) Frequency/Impudence scaling จะได้วงจร HPF ที่ต้องการ

ในส่วนของวงจร High pass filter ก็จะต้องคงอาศัยหลักการของการต่อแบบ คาสเคส(cacade) เช่นเดียวกับของ วงจร Low pass filter ซึ่งเรายังจะต่อเป็น order 3 เช่นเดียวกัน

การออกแบบวงจร HPF ส่งผ่านความถี่ที่สูงกว่า 300HZ โดยมี Loss ไม่เกิน 3 dB กำจัดความถี่มากกว่า 50 HZ อย่างน้อย 18 dB ใช้ Filter order 3



รูปที่ 5.9 Normalized LPF to HPF

เราสามารถสร้าง Filter order 3 โดยการ cascade กันของ $\frac{1}{S+1} \cdot \frac{1}{S^2+S+1}$

เราจะทำการพิจารณาส่วนของ Second order Gain = $\frac{1}{(S+1)(S^2+S+1)}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$\Omega_p = 1, \Omega_s = 2, A_{\max}$ ไม่เกิน 3 dB , A_{\min} มากกว่า 18 dB $f_p = 300$ HZ , $f_s = 50$ HZ , $\epsilon = 1$

$$\text{Norm. LPF}_{\text{BUTT}} = \frac{1}{s+1} \cdot \frac{1}{s^2+s+1}$$

แทน $S = (\omega p/s) = 1,884.956 /s$

$$\text{DENorm. HPF}_{\text{BUTT}} = \frac{s}{s+1,884} \cdot \frac{s^2}{s^2+1,884s+1884}$$


$Q_p = 1, f_p = 300$ HZ

Frequency scaling โดยลดค่า C ลง $2\pi \cdot 300$ เท่าได้

$$R1 = R2 = R3 = 1/\omega_p \Omega$$

$$C1 = C2 = C3 = 1F$$


Impedance scaling ลดค่า C1,C2,C3 เป็น 0.027 uF ลดค่า C ลง $1/0.027$ uF เท่า
ดังนั้นเพิ่มค่า R1,R2,R3 เป็น $1,884 \times 37,037,037 = 19.6 \text{ K}\Omega \approx 20 \text{ K}\Omega$



รูปที่ 5.10 วงจร HPF order 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร LPF order 3 cascade กับวงจร HPF order 3 จะได้เป็นวงจรแบนพาสฟิลเตอร์ order 3




รูปที่ 5.11 วงจร BPF order 3 โดยมีวงจรรขยายสัญญาณไมโครโฟน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4 ขั้นตอนการออกแบบส่วนของ FPGA

5.4.1 เขียนโปรแกรมภาษา VHDL รับข้อมูลจาก A/D

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็น โปรเจ็คเป็นชื่อ BtoD เลือกชนิดของไฟล์ที่จะสร้างเป็น Text Editor File ดังรูปที่ 5.12



รูปที่ 5.12 เลือกชนิดของ File ที่จะสร้าง

2) พิมพ์โค้ดภาษา VHDL ที่ทำหน้าที่เป็น วงจร BtoD ดังโปรแกรมด้านล่าง หลังจากนั้นบันทึกเป็น File ชื่อ BtoD.vhd

```

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
ENTITY BtoD IS
    PORT (Digital      : IN  INTEGER RANGE 0 to 255;
          LED          : OUT INTEGER RANGE 0 to 255;
          Decimal      : OUT INTEGER range 0 to 255
    );
END ;
ARCHITECTURE a_BtoD OF BtoD IS
BEGIN
    Process


```

รูปที่ 5.13 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร BtoD

3) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว

4) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ BtoD.scf สำหรับจำลองการทำงาน

5) จะได้ Graphic Editor file ดังนี้




รูปที่ 5.14 Graphic Editor

6) จัดตำแหน่งขาของชิพ FPGA ให้ตรงกับอินพุตและเอาต์พุตของพอร์ตที่ต้องการ แล้ว Save และ Complie ใหม่อีกครั้ง

5.4.2 เขียนโปรแกรมภาษา VHDL รับค่าจากสวิตช์เข้าวงจร Multiplex

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็นโปรเจกต์เป็นชื่อ Multiplex เลือกชนิดของไฟล์ที่จะสร้างเป็น Text Editor File ดังรูปที่ 5.15



รูปที่ 5.15 เลือกชนิดของ File ที่จะสร้าง

2) พิมพ์โค้ดภาษา VHDL ที่ทำหน้าที่เป็น วงจร Multiplex ดังโปรแกรมด้านล่าง หลังจากนั้นบันทึกเป็น File ชื่อ Multiplex.vhd

```
Library ieee;
Use ieee.std_logic_1164.all;
USE ieee.std_logic_arith.all;
Entity Multiplex is
Port (
        sw      :    in bit_vector(0 to 6);
        data    :    out integer range 0 to 6
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

);

End ;

Architecture a_Multiplex of Multiplex is

Begin

Process

begin

if sw(0) = '0' then
    data <= 0 ;

elsif sw(1) = '0' then
    data <= 1 ;

elsif sw(2) = '0' then
    data <= 2 ;

elsif sw(3) = '0' then
    data <= 3 ;

elsif sw(4) = '0' then
    data <= 4 ;

elsif sw(5) = '0' then
    data <= 5 ;

elsif sw(6) = '0' then
    data <= 6 ;

endif;

end process;

end;


```

รูปที่ 5.16 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Multiplex

3) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว

4) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Multiplex.scf สำหรับจำลองการทำงาน

5) จะได้ Graphic Editor file ดังนี้




รูปที่ 5.17 Graphic Editor

6) จัดตำแหน่งขาของชิพ FPGA ให้ตรงกับอินพุตและเอาต์พุตของพอร์ตที่ต้องการ แล้ว Save และ Compile ใหม่อีกครั้ง

5.4.3 เขียนโปรแกรมภาษา VHDL เพื่อเก็บข้อมูลลงใน RAM

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็นโปรเจกต์เป็นชื่อ RAM เลือกชนิดของไฟล์ที่จะสร้างเป็น Graphic Editor File ดังรูปที่ 5.18




รูปที่ 5.18 เลือกชนิดของ File ที่จะสร้าง

2) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว

3) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ RAM.scf สำหรับจำลองการทำงาน

4) จะได้ Graphic Editor file ดังนี้




รูปที่ 5.19 Graphic Editor

5) นำRAMไปใช้งานเป็นอุปกรณ์เก็บข้อมูลได้

5.4.4 เขียนโปรแกรมภาษา VHDL เพื่อ Interface ไปยัง Computer

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็น โปรเจกต์เป็นชื่อ COMM_SERIAL เลือกชนิดของไฟล์ที่จะสร้างเป็น Text Editor File ดังรูปที่ 5.20



รูปที่ 5.20 เลือกชนิดของFile ที่จะสร้าง

2) พิมพ์โค้ดภาษา VHDL ที่ทำหน้าที่เป็น วงจร COMM_SERIAL ดังโปรแกรมด้านล่าง หลังจากนั้นบันทึกเป็น File ชื่อ COMM_SERIAL.vhd

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity COMM_SERIAL is
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

port(
    BAUD_RATE      : in std_logic;
    RX              : in std_logic;
    DATA_TX       : in std_logic_vector(7 downto 0);
    TX              : out std_logic
);
end COMM_SERIAL;

```

architecture rtl of COMM_SERIAL is

```

type State_Type_RX is (Idle,ReceiveData,Stop);
type State_Type_TX is (Idle,Start,TransData,Stop);
signal State_RX : State_Type_RX := Idle;
signal State_TX : State_Type_TX;
begin
    process(BAUD_RATE,DATA_TX--,TX_EN)
        variable TX_Data_Count : integer range 0 to 7 := 0;
        variable count ; integer range 0 to 7;
    begin
        if BAUD_RATE'Event and BAUD_RATE = '1' then
            case State_TX is
                when Idle =>
                    TX <= '1';
                    State_TX <= Start;
                when Start =>
                    TX <= '0';
                    TX_Data_Count := 0;
                    State_TX <= TransData;
                when TransData =>
                    if TX_Data_Count = 7 then
                        TX <= DATA_TX(TX_Data_Count);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        State_TX <= Stop;

    else

        TX <= DATA_TX(TX_Data_Count);

        TX_Data_Count := TX_Data_Count + 1;

        State_TX <= TransData;

    end if;

when others =>

    TX_Data_Count := 0;

    TX <= '1';

    if count=7 then

        count:=0;

        State_TX <= Idel;

    else

        state_TX <= stop;

        count:=count+1;

    end if;

end case;

end if;

end process;

process(BAUD_RATE,RX)

variable RX_Data_Count : integer range 0 to 7 := 0;

variable Buffer_RX : std_logic_vector(7 downto 0);

begin

    if BAUD_RATE'Event and BAUD_RATE = '1' then

        case State_RX is

            when Idel =>

                if RX = '0' then

                    RX_Data_Count := 0;

```



```

State_RX <= ReceiveData;

else

RX_Data_Count := 0;

State_RX <= Idel;

end if;

when ReceiveData =>

if RX_Data_Count = 7 then

Buffer_RX(RX_Data_Count) := RX;

State_RX <= Stop;

else

Buffer_RX(RX_Data_Count) := RX;

RX_Data_Count := RX_Data_Count + 1;

State_RX <= ReceiveData;

end if;

when Stop =>

RX_Data_Count := 0;

State_RX <= Idel;

when others =>

RX_Data_Count := 0;

State_RX <= Idel;

end case;

end if;

end process;

end rtl;

```


รูปที่ 5.21 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร COMM_SERIAL

3) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว

4) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ COMM_SERIAL.scf สำหรับจำลองการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5) จะได้ Graphic Editor file ดังนี้




รูปที่ 5.22 Graphic Editor

6) จัดตำแหน่งขาของชิพ FPGA ให้ตรงกับอินพุตและเอาต์พุตของพอร์ตที่ต้องการ แล้ว Save และ Compile ใหม่อีกครั้ง

5.4.5 เขียนโปรแกรมภาษา VHDL สร้าง Clock 19.2KHz เพื่อสื่อสารแบบอนุกรม

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็น โปรเจกต์เป็นชื่อ Div500 เลือกชนิดของไฟล์ที่จะสร้างเป็น Text Editor File ดังรูปที่ 5.23



รูปที่ 5.23 เลือกชนิดของFile ที่จะสร้าง

2) พิมพ์โค้ดภาษา VHDL ที่ทำหน้าที่เป็น วงจร Div500 ดัง โปรแกรมด้านล่าง หลังจากนั้นบันทึกเป็น File ชื่อ Div500.vhd

```
library ieee;
use ieee.std_logic_1164.all;
entity Div500 is
port(
    Clk_in : in std_logic;
        Clk_out : out std_logic );
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
end Div500;
```

architecture rtl of Div500 is

```
begin
```

```
process(Clk_in)
```

```
variable Clk_temp : std_logic := '0';
```

```
variable count : integer range 0 to 499 := 0;
```

```
begin
```

```
if Clk_in'Event and Clk_in = '1' then
```

```
  if count < 249 then
```

```
    count := count + 1;
```

```
    Clk_temp := Clk_temp;
```

```
  else
```

```
    count := 0;
```

```
    Clk_temp := not(Clk_temp);
```

```
  end if;
```

```
  Clk_out <= Clk_temp;
```

```
end if;
```

```
end process;
```

```
end rtl;
```


รูปที่ 5.24 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Div500

3) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว

4) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Div500.scf สำหรับจำลองการทำงาน

5) จะได้ Graphic Editor file ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.25 Graphic Editor

6) จัดตำแหน่งขาของชิพ FPGA ให้ตรงกับอินพุตและเอาต์พุตของพอร์ตที่ต้องการ แล้ว Save และ Complie ใหม่อีกครั้ง

5.4.6 เขียนโปรแกรมภาษา VHDL สร้าง Clock 200KHz

เพื่อ Sampling ข้อมูลใน A/D และเพื่อเป็น Clock ให้แก่ RAM

1) เปิดโปรแกรม MAX+PLUS II ขึ้นมาตั้งชื่อเป็นโปรเจกเป็นชื่อ Clock200k เลือกชนิดของไฟล์ที่จะสร้างเป็น Text Editor File ดังรูปที่ 5.26



รูปที่ 5.26 เลือกชนิดของ File ที่จะสร้าง

2) พิมพ์โค้ดภาษา VHDL ที่ทำหน้าที่เป็น วงจร Clock200k ดัง โปรแกรมด้านล่าง หลังจากนั้นบันทึกเป็น File ชื่อ Clock200k.vhd

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Clock200k IS
    PORT (clk          : IN std_logic;
          Clk200k     : OUT std_logic);
END Clock200k;
```

```

ARCHITECTURE rtl OF Clock200k IS
BEGIN
Process(clk)

variable Clk_temp : std_logic := '0';
Variable cnt : integer range 0 to 23;

Begin

if clk'event and clk='1' then
    if cnt<=23 then
        cnt := cnt + 1;
        Clk_temp := Clk_temp;
    else
        cnt := 0;
        Clk_temp := not(Clk_temp); -- The Idia is here.
    end if;
    Clk200k <= Clk_temp;
end if;


End Process;
END ;

```

รูปที่ 5.27 โค้ดภาษา VHDL ที่ทำหน้าที่เป็นวงจร Clock200k

- 3) เลือก Device เป็น FLEX10K เบอร์ชิพ FPGA เป็น EPF10K20TC144-4 หลังจากนั้นทำการคอมไพล์วงจรที่สร้างเสร็จเรียบร้อยแล้ว
- 4) สร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Clock200k.scf สำหรับจำลองการทำงาน
- 5) จะได้ Graphic Editor file ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.28 Graphic Editor

6) จัดตำแหน่งขาของชิพ FPGA ให้ตรงกับอินพุตและเอาต์พุตของพอร์ตที่ต้องการ แล้ว Save และ Complie ใหม่อีกครั้ง

5.4.7 วาดวงจรใน Graphic Editor file

วาดวงจรใน Graphic Editor file โดยนำ Graphic จากข้อ 2.1) ถึง 2.6) มาต่อกัน



รูปที่ 5.29 การออกแบบวงจรใน Graphic Editor file

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อธิบายวงจรใน Graphic Editor file

Clock 200KHz จะกระตุ้นการทำงานของวงจรถอดเป็นดิจิตอล และกระตุ้นการทำงานของ RAL (LMP_RAM_DQ) และ ADDRESSRAM ส่วน DIV500 จะเป็น Clock ที่ใช้ในการสื่อสารแบบอนุกรมซึ่งเราสามารถเปลี่ยนโหมดการสื่อสารได้จากตรงนี้ เมื่อเรากดสวิทช์เลือกสถานะการทำงานของวงจรเช่น กดปุ่ม 0 จะเป็นการส่งข้อมูลที่ประมวลผลได้ขึ้นไปแสดงผลโดยทันทีโดยไม่ผ่าน RAM กล่าวคือข้อมูลจะผ่าน GATE ไปเข้าสู่ COMM_SERIAL เพื่อทำการส่งข้อมูลออกไปยังคอมพิวเตอร์เพื่อพล็อตกราฟ และหากกดปุ่ม 1 จะเป็นการเก็บข้อมูลเขียนลงใน RAM ซึ่งจังหวะนี้จะไม่เห็นข้อมูลได้ออกกราฟ แต่หากเมื่อใดที่เรากดปุ่ม 2 ข้อมูลภายใน RAM จะถูกอ่านออกมา ผ่าน GATE ไปเข้าสู่ COMM_SERIAL เพื่อทำการส่งข้อมูลออกไปยังคอมพิวเตอร์เพื่อพล็อตกราฟ

RAM ที่ใช้นั้นเป็น RAM ที่อยู่ภายใน FPGA ขนาดของ RAM นั้นขึ้นกับเบอร์ของ FPGA ซึ่งแต่ละเบอร์จะมีขนาดแตกต่างกันออกไป โดยการใช้งานนั้นเราจะต้องกำหนด Address ให้กับ RAM เพื่อกำหนดที่อยู่ของข้อมูล ซึ่งวงจรที่ทำหน้าที่นี้ก็คือ วงจร ADDRESSRAM โดยจะคอยตรวจสอบดูว่า Clock ขาลงมาแล้วหรือยัง เพราะหากเป็น Clock ขาลงเมื่อไร Address ก็จะเพิ่มขึ้นทีละ 1 ไปจนถึง 1023 Address เหตุผลที่เลือกเช่นนี้เพราะว่า RAM ตัวนี้มีความสามารถในการเก็บข้อมูลที่จำกัด จากวงจรพบว่าออกแบบสำหรับเก็บข้อมูลขนาด 8 บิต เพื่อเก็บเข้า Address ขนาด 1023 Address โดยเวลาที่ใช้ในการเก็บนั้นจะเท่ากับเวลาที่ใช้ในการอ่านซึ่งระยะเวลาคิดได้จากค่าส่วนกลับของความถี่คูณด้วยจำนวนของ Address นั้นเอง

วงจร SW จะทำหน้าที่รับข้อมูลที่กดเข้ามาจากสวิตช์แล้ว โดยรับเข้ามาเป็นรหัสแบบดิจิตอล จากนั้น วงจร SW จะทำการ Multiplex ข้อมูลให้เป็นเลขฐานสิบ เพื่อให้ง่ายแก่การออกแบบใช้งาน และเพื่อนำไปใช้บังคับให้วงจรที่เกี่ยวข้องสามารถทำงานตามที่สั่งการเข้ามาจากภายนอก

5.5 ขั้นตอนการออกแบบส่วนของ Visual Basic

ส่วนนี้จะทำหน้าที่รับข้อมูล FPGA เข้ามาเพื่อที่จะแสดงผลออกที่กราฟโดยมีขั้นตอนดังนี้

- 1.เรียกใช้งาน Visual Basic
- 2.จากไอคอน New Project เลือกสร้างชนิดโปรเจกต์เป็น Standard EXE
- 3.ออกแบบหน้าต่างแอปพลิเคชันดังนี้



รูปที่ 5.30 หน้าต่างแอปพลิเคชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. กำหนด Properties ให้กับ ActiveX Control ต่างๆดังนี้

Object1	Properties	Value	Object2	Properties2	Value2
From	Name	From1	TextBox	Name	Txt3
	Caption	Graph		Text	-
ComboBox	Name	Combo1	Frame	Name	Frame1
	Caption	COM1		Caption	Received
Botton	Name	Command8	Botton	Name	Command1
	Caption	Connect		Caption	START
TextBox	Name	Text1	Botton	Name	Command2
	Text	19200,n,8,1		Caption	STOP
Botton	Name	Command3	OptionBotton	Name	Opt1000
	Caption	Disconnect		Caption	Option1
MSComm	Name	MSComm1	OptionBotton	Name	Opt500
	Settings	19200,n,8,1		Caption	Option2
Timer	Name	Timer1	OptionBotton	Name	Opt300
	Interval	0		Caption	Option3
Label	Name	Label1	OptionBotton	Name	Opt200
	Caption	Comport		Caption	Option4
Label	Name	Label2	OptionBotton	Name	Opt100
	Caption	Setting		Caption	Option5
Frame	Name	Frame2	OptionBotton	Name	Opt50
	Caption	Communication		Caption	Option6
TextBox	Name	Txt2	Tchart	Name	TChart1
	Text	-		TimerInterval	1000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.เขียนโค้ดเพื่อควบคุมการทำงานของโปรแกรมดังนี้

```

Public buffer As Variant
Public amplitude As Variant
Public INTTEST As Integer
Public buffer2 As String
Dim a(256) As Integer
Public cnt As Integer
Public amplitude2 As String
Private Sub Command1_Click()
    Timer1.Interval = 300
    Timer1.Enabled = True 'START
End Sub
Private Sub Command2_Click()
    Timer1.Enabled = False 'STOP
End Sub
Private Sub Command3_Click()
    If MSComm1.PortOpen = True Then
        MSComm1.PortOpen = False 'Disconnect
        amplitude = 0
    End If
End Sub
Private Sub Opt100_Click()
    Timer1.Interval = 100
End Sub
Private Sub Opt1000_Click()
    Timer1.Interval = 1000
End Sub
Private Sub Opt200_Click()
    Timer1.Interval = 200

```

```

End Sub

Private Sub Opt300_Click()
    Timer1.Interval = 300
End Sub

Private Sub Opt50_Click()
    Timer1.Interval = 1
End Sub

Private Sub Opt500_Click()
    Timer1.Interval = 500
End Sub

Private Sub Command8_Click()
    cnt = 0
    On Error GoTo Errlabel
    ตั้งค่า Setting คือ Baud Rate (อัตราการรับส่งข้อมูล)
    MSComm1.Settings = Text1.Text
    MSComm1.CommPort = 1
    MSComm1.RThreshold = 1
    MSComm1.PortOpen = True
    MSComm1.InputLen = 0
Exit Sub
สำหรับตรวจสอบข้อผิดพลาดของโปรแกรม
Errlabel: If Err.Number = 8002 Then MsgBox "Select com Port", vbInformation,
"8051 Control I/O"
End Sub
ชุดรับค่าจาก FPGA โดยจะอยู่ใน MSComm1_OnComm()
Private Sub MSComm1_OnComm()
Select Case MSComm1.CommEvent
    Case comEvReceive

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

buffer = MScComm1.Input
Label3.Caption = "ReturnHeximal = "
Label3.Refresh
Label4.Caption = "ReturnDecimal = "
Label4.Refresh
amplitude = (Asc(buffer))
TChart1.Series(0).Add amplitude, Time, vbRed
If (cnt > 256) Then
    cnt = 0
End If
Text2.Text = Text2.Text + CStr(amplitude) + " "
a(cnt) = amplitude
cnt = cnt + 1
Txt2.Text = Hex(Asc(buffer))
Txt3.Text = (Asc(buffer)) ' Decimal
End Select
End Sub

```

อธิบายส่วนของ Visual Basic

ส่วนของ Visual Basic จะทำหน้าที่ รับข้อมูลจากพอร์ตคอมหนึ่ง โดยผ่านการสื่อสารแบบอนุกรมด้วยมาตรฐาน RS-232 เพื่อแสดงผลออกที่จอคอมพิวเตอร์ โดยสามารถเลือกรูปแบบการสื่อสารได้ว่าจะมีความเร็วในการสื่อสารมากน้อยเท่าใด โดยมีให้เลือกดังนี้ 110, 150, 300, 600, 1200, 2400, 4800, 9600 และ 19200 บิตต่อวินาที ผ่านพอร์ตคอมไหน โดยคอนโทรลที่สำคัญที่ทำให้ Visual Basic สามารถสื่อสารผ่านพอร์ตอนุกรมได้คือ คอนโทรล MScComm ซึ่งไม่ใช่คอนโทรลมาตรฐาน ดังนั้นถ้าเราต้องการใช้งาน MScComm เราจะต้องทำการเพิ่มคอนโทรลนี้เข้าไปใน Toolbox ซึ่งสามารถกระทำได้โดยคลิกขวาที่ Toolbox แล้วเลือกเมนู Component ชื่อ Microsoft Comm Control 6.0

บทที่ 6

การทดลองและผลการทดลอง เครื่องแสดงผลระดับสัญญาณเสียง

6.1 ผลการทดลองในวงจรกรองความถี่

6.1.1 ผลการทดลองของวงจร Band pass filter


ในช่วง 300-3 kHz $V_{in} = 0.5V_{pp}$ และ $1.0 V_{pp}$

ความถี่ (HZ)	O/P Filter Normal		ความถี่ (HZ)	O/P Filter normal	
	Normal			normal	
	0.5Vpp	1.0Vpp		0.5Vpp	1.0Vpp
20	0	0	2300	0.53	1.06
50	0	0	2400	0.52	1.04
100	0.09	0.035	2500	0.51	1.05
150	0.53	0.12	2600	0.5	1.0
200	0.13	0.25	2700	0.5	1.0
250	0.22	0.42	2800	0.47	0.94
300	0.32	0.63	2900	0.46	0.92
350	0.41	0.84	3000	0.45	0.9
400	0.47	0.904	3100	0.44	0.88
450	0.52	1.04	3200	0.44	0.86
500	0.54	1.08	3300	0.41	0.8
550	0.55	1.18	3400	0.4	0.75
600	0.58	1.18	3500	0.38	0.73
650	0.58	1.18	3600	0.36	0.7
700	0.58	1.18	3700	0.34	0.65
750	0.58	1.18	3800	0.33	0.63
800	0.58	1.17	3900	0.31	0.6
850	0.58	1.18	4000	0.29	0.58
900	0.6	1.18	4100	0.28	0.55

ความถี่ (HZ)	O/P Filter normal		ความถี่ (HZ)	O/P Filter normal	
	0.5Vpp	1.0Vpp		0.5Vpp	1.0Vpp
	950	0.6		1.2	4200
1000	0.63	1.2	4300	0.25	0.49
1100	0.58	1.16	4400	0.24	0.46
1200	0.58	1.14	4500	0.23	0.44
1300	0.56	1.12	4600	0.22	0.42
1400	0.56	1.12	4700	0.2	0.4
1500	0.56	1.12	4800	0.19	0.38
1600	0.56	1.12	4900	0.18	0.35
1700	0.56	1.12	5000	0.18	0.34
1800	0.56	1.1	5500	0.14	0.24
1900	0.56	1.1	6000	0.11	0.2
2000	0.56	1.1	6500	0.09	0.17
2100	0.54	1.1	7000	0.07	0.14
2200	0.54	1.08	8000	0.05	0.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


6.1.2 กราฟแสดงความสัมพันธ์ O/P Filter normal



รูปที่ 6.1 ความสัมพันธ์ O/P Filter normal


6.2 ผลการทดลองในส่วนของเอฟทีอีเอ

6.2.1) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ BtoD.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 1.0uS ค่า Grid Size เท่ากับ 100nS สร้างสัญญาณอินพุตตามรูปที่ 6.2 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาท์พุท



รูปที่ 6.2 ผลของการ Simulate Waveform ของ BtoD.scf


6.2.2) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Multiplex.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 1.0uS ค่า Grid Size เท่ากับ 100nS สร้างสัญญาณอินพุตตามรูปที่ 6.3 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาท์พุท



รูปที่ 6.3 ผลของการ Simulate Waveform ของ Multiplex.scf


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2.3) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ RAM.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 10.0uS ค่า Grid Size เท่ากับ 100nS สร้างสัญญาณอินพุตตามรูปที่ 6.4 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาต์พุต




รูปที่ 6.4 ผลของการ Simulate Waveform ของ RAM.scf

6.2.4) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ COMM_SERIAL.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 1.0uS ค่า Grid Size เท่ากับ 100nS สร้างสัญญาณอินพุตตามรูปที่ 6.5 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาต์พุต



รูปที่ 6.5 ผลของการ Simulate COMM_SERIAL.scf


6.2.5) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Div500.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 10 μ S ค่า Grid Size เท่ากับ 5nS สร้างสัญญาณอินพุตตามรูปที่ 6.6 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาท์พุท



รูปที่ 6.6 ผลของการ Simulate Div500.scf


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2.6) จากการออกแบบสร้างไฟล์ Waveform ขึ้นมาแล้วบันทึกในชื่อ Clock200k.scf สำหรับจำลองการทำงานและให้โปรแกรม MAX+PLUS II บันทึกผลการ Simulation โดยกำหนดค่า End Time เท่ากับ 1.0uS ค่า Grid Size เท่ากับ 100nS สร้างสัญญาณอินพุตตามรูปที่ 6.7 หลังจากนั้นให้ทำการ Simulation เพื่อดูผลของเอาต์พุต



รูปที่ 6.7 ผลของการ Simulate Clock200k.scf

6.3 ผลการทดลองในส่วนของ Visual Basic



รูปที่ 6.8 แสดงการทดลองป้อนสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7

บทสรุป วิจารณ์ผลการทดลอง

7.1 สรุปผลการทดลอง

รายงานนี้ได้นำเสนอความรู้เกี่ยวกับ ทฤษฎี และการเขียน ภาษา VHDL , ความเป็นมาและ เทคโนโลยีของ FPGA ว่าเป็นมาอย่างไร และการใช้งานต่างๆของ โปรแกรม MAXPLUS II รวมไปถึงหลักการทํางานและขั้นตอนการใช้งานโปรแกรมวิซชวลเบสิก

เมื่อเราเขียนโปรแกรมภาษา VHDL โดยไม่คำนึงถึงจำนวนเกทที่ใช้ใน FPGA ตัวนั้นๆแล้ว เมื่อใช้งานไปจนถึงระดับหนึ่งจะพบว่าการคอมไพล์โปรแกรมนั้นจะช้าลงเพราะจำนวนเกทที่ถูกใช้งานมีจำนวนมากขึ้นดังนั้นจึงจำเป็นต้องใช้เทคนิคการเขียนเพื่อใช้ทรัพยากรให้น้อยที่สุด

7.2 ปัญหาและอุปสรรค

1. วงจรบางส่วนที่มีความซับซ้อนมาก จะเป็นการยากในการออกแบบและทดลอง
2. ในการออกแบบนั้นหาอุปกรณ์ที่ใช้ในการทำโครงการได้ยาก จึงต้องใช้เวลาในการทำโครงการ
3. ผลที่ได้นั้นไม่เป็นไปตามทฤษฎี หรือที่ออกแบบไว้โดยตรง เพราะอาจเกิดจากตัวแปรหลายอย่าง เช่น สัญญาณรบกวน การเชื่อมต่ออุปกรณ์ เครื่องมือ หรือความผิดพลาดของผู้ทดลองเอง

7.3 บทวิจารณ์

ในการดำเนินงาน ซึ่งเป็นการใช้ภาษาอธิบายลักษณะการทำงาน ของแต่ละโมดูลที่กำหนดขึ้นซึ่ง ส่วนใหญ่จะใช้คอมพิวเตอร์ ช่วยในการออกแบบตั้งแต่ การเขียน ภาษาวีเอชดีแอล จนถึง การทดสอบและนำข้อมูลที่ได้ลงทะเบียนในเอฟพีจีเอ ซึ่งในการนำข้อมูลลงเอฟพีจีเอ จะต่อจากพอร์ตขนานของคอมพิวเตอร์ ซึ่งจากการทดลองพบว่า ช่วงที่ทำการนำข้อมูลลงทะเบียนในเอฟพีจีเอ แผลงง่ายจะถูกดึงกระแสมาก เพราะดูจากไฟที่แอลอีดี จะอ่อนลงขณะทำงานและสายที่ใช้ในการนำข้อมูลต้องยาวไม่มาก(ไม่ควรเกิน 1 เมตร) เพราะไม่สามารถทำการโหลดข้อมูลลงเอฟพีจีเอได้ และในการสังเคราะห์วงจร ถ้าวงจรที่ออกแบบมีความซับซ้อนเครื่องคอมพิวเตอร์ จะต้องใช้หน่วยความจำมาก ดังนั้นขณะทำการสังเคราะห์วงจรอยู่ไม่ควร เปิดโปรแกรมอื่น ใช้งานพร้อมกันเพราะจะทำให้เครื่องหยุดทำงานไปเฉยๆ รวมทั้งความเร็วของซีพียูก็มีผลต่อความเร็วในการคอมไพล์ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทางด้านของภาษา VHDL และการใช้งาน FPGA ค่อนข้างมีรายละเอียดในการทำงานทำให้ยุ่งยากบ้างในการศึกษาเบื้องต้น แต่หลังจากเริ่มเข้าใจระบบการออกแบบและโครงสร้างต่างของภาษา ทำให้การออกแบบทำได้ง่ายขึ้น และหลังจากการสังเคราะห์โดยนำมาโปรแกรมลงบนชิพ FPGA แล้ว บางครั้งอาจจะมีการทำงานที่ผิดพลาดบ้าง เราจึงต้องทำการแก้ไขโปรแกรมภาษา VHDL ใหม่อีก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

ตารางที่ 1 ความสัมพันธ์ระหว่างพอร์ตขยายช่องสัญญาณ Ext A และ Ext B กับ
ตำแหน่งขา ของ EPF10K20TC144

Ext A PIN NUMBER	PIN EPF10K20	Ext B PIN NUMBER	PIN EPF10K20
1	144(I/O,NCS)	1	72(I/O)
2	143(I/O,OS)	2	70(I/O)
3	142(I/O,NWS)	3	69(I/O)
4	141(I/O,NRS)	4	68(I/O)
5	140(I/O)	5	67(I/O)
6	138(I/O)	6	65(I/O)
7	137(I/O)	7	64(I/O)
8	136(I/O)	8	63(I/O)
9	135(I/O)	9	62(I/O)
10	133(I/O)	10	60(I/O)
11	132(I/O)	11	59(I/O)
12	131(I/O)	12	56(DED.INPUT)
13	130(I/O)	13	55(GLOBALCLK)
14	128(I/O,DEV_OE)	14	54(DED.INPUT)
15	126(Ded.Input)	15	51(I/O)
16	125(Global CLK)	16	49(I/O)
17	124(Ded.input)	17	48(I/O)
18	122(I/O.DEVCLR)	18	47(I/O)
19	121(I/O)	19	46(I/O)
20	120(I/O)	20	44(I/O)
21	119(I/O)	21	43(I/O)
22	118(I/O)	22	42(I/O)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Ext A PIN NUMBER	PIN EPF10K20	Ext A PIN NUMBER	PIN EPF10K20
23	117(I/O)	23	41(I/O)
24	116(I/O,DATA7)	24	39(I/O)
25	114(I/O,DATA6)	25	38(I/O)
26	113(I/O,DATA5)	26	37(I/O)
27	112(I/O,DATA4)	27	36(I/O)
28	111(I/O,DATA3)	28	33(I/O)
29	110(I/O,DATA2)	29	32(I/O)
30	109(I/O,DATA1)	30	31(I/O)
31	102(I/O)	31	30(I/O)
32	101(I/O)	32	29(I/O)
33	100(I/O)	33	28(I/O)
34	99(I/O)	34	27(I/O)
35	98(I/O)	35	26(I/O)
36	97(I/O)	36	23(I/O)
37	96(I/O)	37	22(I/O)
38	95(I/O)	38	21(I/O)
39	92(I/O)	39	20(I/O)
40	91(I/O)	40	19(I/O)
41	90(I/O)	41	18(I/O)
42	89(I/O)	42	17(I/O)
43	88(I/O)	43	14(I/O,INTDONE)
44	87(I/O)	44	13(I/O)
45	86(I/O)	45	12(I/O)
46	83(I/O)	46	11(I/O,RDBUSY)
47	82(I/O)	47	10(I/O)
48	81(I/O)	48	9(I/O)
49	80(I/O)	49	8(I/O)
50	79(I/O)	50	7(I/O,CLKUSR)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

51	78(I/O)	51	GND
52	73(I/O)	52	VCC

ตารางที่ 2 ความสัมพันธ์ระหว่างวงจรสื่อสารข้อมูลแบบอนุกรมกับ

ตำแหน่งขาของ EPF10K20

Seerial Port Pin Nam	EPF10K20	Seerial Port Pin Nam	EPF10K20
RX	144(I/O,NCS)	TX	143(I/O,CS)

ตารางที่ 3 ความสัมพันธ์ระหว่างคอนเน็กเตอร์สำหรับเชื่อมต่อกับจอ VGA กับ

ตำแหน่งขาของ EPF10K20TC144

VGA Port Pin Name	EPF10K20 Pin	VGA Port Pin Name	EPF10K20 Pin
R	235(I/O)	V-SYNC	140(I/O)
G	136(I/O)	H-SYNC	138(I/O)
B	137(I/O)	-	-

ตารางที่ 4 ความสัมพันธ์ระหว่างคอนเน็กเตอร์แบบ PS/2 กับ

ตำแหน่งขาของ EPF10K20TC144

PS/2 PORT PIN	EPF10K20 PIN	PS/2 PORT PIN	EPF10K20 PIN
DATA	142(I/O,NWS)	CLK_PS2	141(I/O,NRS)

ตารางที่ 5 ความสัมพันธ์ระหว่างคอนเน็กเตอร์แบบ Centronics Port กับ

ตำแหน่งขาของ EPF10K20TC144

Centronics Port	EPF10K20 Pin	Centronics Port	EPF10K20 Pin
DB0	7(I/O,CLKUSR)	/LE/CR	18(I/O)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB1	8(I/O)	/INITIALIZE	19(I/O)
DB2	9(I/O)	/SLIN	20(I/O)
DB3	10(I/O)	/ERROR	21(I/O)
DB4	11(I/O,RDBUSY)	SLCT	22(I/O)
DB5	12(I/O)	PE	23(I/O)
DB6	13(I/O)	/ACK	27(I/O)
DB7	14(I/O),INTDONE)	BUSY	27(I/O)
/STROBE	17(I/O)	-	-

ตารางที่ 6 ความสัมพันธ์ระหว่างวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกกับ
ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20 Pin
DAC0	91(I/O)	DAC4	87(I/O)
DAC1	90(I/O)	DAC5	86(I/O)
DAC2	89(I/O)	DAC6	83(I/O)
DAC3	88(I/O)	DAC7	82(I/O)

ตารางที่ 7 ความสัมพันธ์ระหว่างวงจรหน่วยความจำกับ
ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20 Pin
/OE	41(I/O)	AD11	64(I/O)
/WE	42(I/O)	AD10	65(I/O)
DM7	43(I/O)	AD9	67(I/O)
DM6	44(I/O)	AD8	68(I/O)
DM4	47(I/O)	AD6	70(I/O)
DM3	48(I/O)	AD5	72(I/O)
DM2	49(I/O)	AD4	73(I/O)
DM1	51(I/O)	AD3	78(I/O)
DM0	59(I/O)	AD2	79(I/O)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD14	60(I/O)	AD1	80(I/O)
AD13	62(I/O)	AD0	81(I/O)
AD12	63(I/O)	-	-

ตารางที่ 8 ความสัมพันธ์ระหว่างสวิทช์กดติด- ปล่อยดับ กับ

ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20
SW1	56(DED.INPUT)	SW2	54(DED.INPUT)

ตารางที่ 9 ความสัมพันธ์ระหว่างดิฟสวิทช์ 8 บิต กับ

ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20 Pin
DSW0	28(I/O)	DSW4	32(I/O)
DSW1	29(I/O)	DSW5	33(I/O)
DSW2	30(I/O)	DSW6	36(I/O)
DSW3	31(I/O)	DSW7	37(I/O)

ตารางที่ 10 ความสัมพันธ์ระหว่างไดโอดเปล่งแสงกับ

ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20 Pin
LED0	120(I/O)	LED4	130(I/O)
LED1	121(I/O)	LED5	131(I/O)
LED2	122(I/O,DEVCLR)	LED6	132(I/O)
LED3	128(I/O,DEVOE)	LED7	133(I/O)

ตารางที่ 11 ความสัมพันธ์ระหว่างวงจรแสดงผล 7 – Segment 4 หลักกับ

ตำแหน่งขาของ EPF10K20TC144

Circuit Pin Name	EPF10K20 Pin	Circuit Pin Name	EPF10K20 Pin
SEG.A	109(I/O,DATA1)	SEG.G	116(I/O,DATA7)
SEG.B	110(I/O,DATA2)	SEG.DOT	117(I/O)
SEG.C	111(I/O,DATA3)	CM1	118(I/O)
SEG.D	112(I/O,DATA4)	CM2	119(I/O)
SEG.E	113(I/O,DATA5)	CM3	39(I/O)
SEG.F	114(I/O,DATA6)	CM4	38(I/O)
OSC	55(GLOBAL CLK)		

ตารางที่ 12 ความสัมพันธ์ระหว่างวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลกับ

ตำแหน่งขาของ EPF10K20tc144

CIRCUIT PIN	EPF10K20 PIN	CIRCUIT PIN	EPF10K20 PIN
Clock200k	102(I/O)	ADC4	97(I/O)
ADC0	101(I/O)	ADC5	96(I/O)
ADC1	100(I/O)	ADC6	95(I/O)
ADC2	99(I/O)	ADC7	92(I/O)
ADC3	98(I/O)	-	-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

รศ.ดร.มานัส สัจวรศิลป์ ดร.กิตติพล ชิตสกุล อ.เกษม เสพศิริสุข และนายบุญอนันต์ เกียงเอียด, เปิดโลก FPGA WIZARD PLDA01, บริษัทแอสทรอนลอจิสติกส์เทคโนโลยีสื่อปเมนต์

นอ.ชาติชาย ดิชฎกุล, เอกสารประกอบการเรียน ภาษา VHDL, ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

อภิชาติ ภู่วลัย, เริ่มต้นเขียนโปรแกรมติดต่อและควบคุมฮาร์ดแวร์ด้วย Visual Basic. นนทบุรี, อินโฟเพลส , 2546



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้