

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรรสร้างสัญญาณนาฬิกาและวงจรถอดสัญญาณข้อมูล สำหรับสมาร์ทการ์ด
CLOCK RECOVERY AND DATA EXTRACTOR FOR SMART CARD



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2546

เลขหมู่.....
เลขทะเบียน..... 55467
วัน, เดือน, ปี..... 9 มี.ค. 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
.b.....
i.....

วงจรสร้างสัญญาณนาฬิกา และวงจรถอดสัญญาณข้อมูล สำหรับสมาร์ทการ์ด
CLOCK RECOVERY AND DATA EXTRACTOR FOR SMART CARD



ปริญญาานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2546

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง วงจรสร้างสัญญาณนาฬิกา และวงจรถอดสัญญาณข้อมูล สำหรับสมาร์ทการ์ด

(CLOCK RECOVERY AND DATA EXTRACTOR FOR SMART CARD)

ผู้จัดทำ

1. นายศราวุธ นาครัชตะอมร รหัสประจำตัว 43010422

2. นายศิริชัย ตันวัฒน์เสรี รหัสประจำตัว 43010429



.....อาจารย์ที่ปรึกษา
(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรีเซ็ตสัญญาณพิก้า และวงจรถอดสัญญาณข้อมูล สำหรับสมาร์ทการ์ด
(CLOCK RECOVERY AND DATA EXTRACTOR FOR SMART CARD)

ผู้จัดทำ

1. นายศราวุธ นาครัชตะอมร รหัสประจำตัว 43010422
2. นายศิริชัย ต้นวัฒนเสรี รหัสประจำตัว 43010429

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



อาจารย์ที่ปรึกษา

(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนแยกข้อมูลและสร้างสัญญาณนาฬิกาสำหรับสมาร์ทการ์ด

นายศราวุธ นาครัชตะอมร


นายศิริชัย ตันวัฒนเสรี

ผศ.ดร. อภินันท์ ธนชยานนท์ (อาจารย์ที่ปรึกษา)

ปีการศึกษา 2546

บทคัดย่อ

โครงการที่ได้ทำการศึกษาต่อไปนี้เป็นคือ วงจร data extractor และ clock recovery ซึ่งวงจร data extractor จะทำหน้าที่ถอดข้อมูลจากสัญญาณที่มาจากตัวส่งซึ่งสัญญาณที่ส่งมาถูกมอดูเลตแบบ ASK โดยมีอัตราการมอดูเลตแบบ 100% และ 10% วงจร clock recovery นั้นทำหน้าที่สร้างสัญญาณนาฬิกาที่มีความถี่ 13.56 MHz ออกจากศักดาเหนี่ยวนำคร่อมขดลวดเพื่อนำไปป้อนให้กับวงจรดิจิทัลของสมาร์ทการ์ด ตามมาตรฐาน ISO 14443



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLOCK RECOVERY AND DATA EXTRACTOR FOR SMART CARD

Mr. Saravut Nakrachataamon 43010422


Mr. Sirichai Tanwattanaseree 43010429

Asst.Prof.Dr.Apinunt Thanachayanont Adviser

Education Year 2003

Abstract

This project presents Data extractor circuit and Clock recovery circuit. Data extractor decodes signal data from transmitter is transmitted ASK Modulation 100% and 10%. Clock recovery circuit generates 13.56 MHz clock signal by leaving dismantle induce voltage inductor, for transfer a part digital circuit of " Smart Card " condition standard ISO 14443.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อ	I
ABSTRACT	II
สารบัญ	III-IV
สารบัญรูป	VI-X
สารบัญตาราง	XI
บทที่ 1 บทนำ และ แนะนำเทคโนโลยีสมาร์ตการ์ด	1-10
บทที่ 2 ทฤษฎีการออกแบบและการคำนวณ	11-49
2.1 ส่วนสร้างสัญญาณนาฬิกา (Clock Recovery)	11
2.1.1 การออกแบบวงจรสร้างสัญญาณนาฬิกา	13
2.1.2 การออกแบบวงจร Inverter	13
2.1.3 การออกแบบวงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK	15
2.1.4 การออกแบบวงจร Envelope Detector , วงจรควบคุมการ Oscillator และ Multiplexer	20
2.1.5 การออกแบบวงจร Relaxation Oscillator	21
2.1.6 การออกแบบวงจร Multiplexer	24
2.1.7 การออกแบบวงจร Inverter	25
2.1.8 การออกแบบการตอบสนองทางเวลาของวงจร Inverter	27
2.2 ส่วนวงจร Data extractor	30
2.2.1 การออกแบบวงจร Diode Envelope Detector	30
2.2.2 การออกแบบวงจร Delay Time	31
2.2.3 การออกแบบวงจร Comparator with Hysteresis	32
2.2.4 วงจร Bandgap Reference	34
2.3 การคำนวณวงจรส่วนสร้างสัญญาณนาฬิกา (Clock Recovery)	35
2.3.1 การคำนวณวงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK	35
2.3.2 การคำนวณส่วน Inverter	37
2.3.3 การคำนวณวงจร Relaxation Oscillator	38
2.4 การคำนวณวงจร Data Extractor	39
2.4.1 การคำนวณวงจร Diode Envelope Detector	39

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 การคำนวณออกแบบวงจร Delay Time	40
2.4.3 การคำนวณออกแบบวงจร Comparator with Hysteresis	42
2.4.4 การคำนวณวงจร Inverter	45
2.4.5 การคำนวณวงจร Bandgap Reference	48
บทที่ 3 ผลการทดลอง	50-81
3.1 ผลการทดลองส่วนสร้างสัญญาณนาฬิกา (Clock Recovery)	50
3.1.1 สัญญาณที่ได้จากวงจรสร้างสัญญาณนาฬิกา	50
3.1.2 สัญญาณที่ได้จากวงจร Inverter	51
3.1.3 สัญญาณที่ได้จากวงจรสร้างสัญญาณนาฬิกา ที่ต่อวงจร Inverter	54
3.1.4 เมื่อป้อนสัญญาณ ASK 100 % $V_{in} = 4.3 V$	58
3.1.5 เมื่อป้อนสัญญาณ ASK 100 % $V_{in} = 7.5 V$	60
3.1.6 เมื่อป้อนสัญญาณ ASK 10 % $V_{in} = 4.3 V$	63
3.1.7 เมื่อป้อนสัญญาณ ASK 10 % $V_{in} = 7.5 V$	65
3.2 ผลการทดลองส่วนของวงจร Data Extractor	67
3.2.1 สัญญาณASKที่ใช้ป้อนให้กับวงจร Data Extractor	67
3.2.2 สัญญาณที่ได้จากวงจร Delay time	70
3.2.3 สัญญาณที่ได้จากวงจร Comparator with Hysteresis และ วงจร Inverter	72
3.2.4 คุณสมบัติของสัญญาณที่เอาท์พุท	78
3.3 ผลการทดลองส่วนของวงจร Bandgab Reference	80
3.4 ผลการทดลองส่วนสร้างสัญญาณนาฬิกา (Clock Recovery) จาก Layout	81
3.5 ผลการทดลองจากวงจร Data Extractor จาก Layout	84
บทที่ 4 สรุปและวิเคราะห์	90-92
4.1 สรุปวงจรสร้างสัญญาณนาฬิกา (Clock Recovery)	90
4.2 สรุปวงจร Data Extractor	91
หนังสืออ้างอิง	93
ภาคผนวก	A-J
กิตติกรรมประกาศ	M

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูป	หน้า	
รูปที่ 1.1	สถาปัตยกรรมแบบ Combi-card	3
รูปที่ 1.2	วงจรแอนะล็อกของสมาร์ทการ์ดแบบไร้สัมผัส	6
รูปที่ 1.3	ส่วนวงจรแอนะล็อกของเครื่องอ่านและเขียนสมาร์ทการ์ด	9
รูปที่ 1.4	แสดงการมอดูเลตแบบ A	10
รูปที่ 1.5	การมอดูเลตแบบ B	10
รูปที่ 2.1	โครงสร้างส่วนแอนะล็อกภายในสมาร์ทการ์ด	11
รูปที่ 2.2	สัญญาณ ASK 10%	11
รูปที่ 2.3	สัญญาณ ASK 100%	12
รูปที่ 2.4	สัญญาณที่ผ่านส่วนวงจร RF limiter	12
รูปที่ 2.5	Block Diagram วงจรสร้างสัญญาณนาฬิการูปที่	13
รูปที่ 2.6	วงจรสร้างสัญญาณ ASK	13
รูปที่ 2.7	สัญญาณ ASK แบบ 100 %	14
รูปที่ 2.8	สัญญาณ ASK แบบ 10 %	14
รูปที่ 2.9	สัญลักษณ์ของวงจร และคุณลักษณะการส่งผ่านแรงดัน	15
รูปที่ 2.10	วงจร Schmitt Trigger Circuit	15
รูปที่ 2.11	วงจรสถานะ $V_{in} = 0$	16
รูปที่ 2.12	วงจรสถานะ $V_{in} > V_{T1}$	16
รูปที่ 2.13	วงจรสถานะ $V_{in} - V_x = V_{T2}$	17
รูปที่ 2.14	วงจรสถานะ $V_{in} = V_{DD}$	18
รูปที่ 2.15	สถานะ $V_{DD} - V_{in} > V_{T4} $	18
รูปที่ 2.16	สถานะ $V_y - V_{in} = V_{gs} = V_{T5} $	19
รูปที่ 2.17	การทำงานของวงจร Schmitt Trigger Circuit	19
รูปที่ 2.18	วงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK	20
รูปที่ 2.19	วงจร Envelope Detector , วงจรควบคุมการ Oscillator และ Multiplexer	20
รูปที่ 2.20	วงจร Relaxation Oscillator	21
รูปที่ 2.21	วงจร Relaxation Oscillator	21
รูปที่ 2.22	วงจร Relaxation Oscillator เมื่อ Input Inverter A เป็น logic "0"	22
รูปที่ 2.23	วงจร Relaxation Oscillator เมื่อ Input Inverter A เป็น logic "1"	22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูป	หน้า
รูปที่ 2.24 รูปแสดงความสัมพันธ์ระหว่าง Node Vin กับเวลา	23
รูปที่ 2.25 วงจร Relaxation Oscillators ที่ได้รับการดัดแปลง	24
รูปที่ 2.26 วงจร Multiplexer	24
รูปที่ 2.27 ลักษณะสัญญาณจากการทำงานของวงจร CMOS Inverter	25
รูปที่ 2.28 วงจร CMOS Inverter	25
รูปที่ 2.29 การทำงานของCMOS เวลาแรงดัน Output จาก High ไปสู่ Low	27
รูปที่ 2.30 ลักษณะของ สัญญาณ Fall time	28
รูปที่ 2.31 การทำงานของCMOS เวลาแรงดัน Output จาก Low ไปสู่ High	28
รูปที่ 2.32 ลักษณะของ สัญญาณ Rise time	29
รูปที่ 2.33 Block Diagram วงจร Data Extractor	30
รูปที่ 2.34 วงจร Diode Envelope Detector	30
รูปที่ 2.35 สัญญาณ Vin และ Vout ที่ทำการ Delay เวลาออกไป	31
รูปที่ 2.36 วงจร Comparator with Hysteresis	32
รูปที่ 2.37 วงจร Bandgap Reference	34
รูปที่ 2.38 วงจร Schmitt Trigger Circuit ที่แทนค่าต่างๆ	36
รูปที่ 2.39 วงจร Relaxation Oscillators	38
รูปที่ 2.40 วงจร Diode Envelope Detector	39
รูปที่ 2.41 การคงแรงดันไฟเลี้ยงไว้ที่ 1.3V	40
รูปที่ 2.42 ส่วนของวงจร Delay Time	42
รูปที่ 2.43 แสดงความต่างของ logic '0' และ logic '1'	41
รูปที่ 2.44 แสดงส่วนของวงจรที่ใช้ในการ Delay สัญญาณ Vin	41
รูปที่ 2.45 รูปสัญญาณ ASK(10%) ที่ระดับต่ำสุดที่วงจร Data Extractor สามารถทำงานทำงานได้	42
รูปที่ 2.46 แสดงวงจร Inverter ทางด้าน OUTPUT	45
รูปที่ 2.47 วงจร Inverter	46
รูปที่ 2.48 แสดงการทำงานของ M13 เมื่อ Vin เปลี่ยนจาก High ---> Low	46
รูปที่ 2.49 แสดงการทำงานของ M14 เมื่อ Vin เปลี่ยนจาก Low ---> High	47
รูปที่ 2.50 วงจร Bandgap Reference	48

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูป	หน้า
รูปที่ 3.1 วงจรสร้างสัญญาณ ASK	50
รูปที่ 3.2 สัญญาณ ที่ใช้เป็นอินพุต ASK 100 %	50
รูปที่ 3.3 สัญญาณ ที่ใช้เป็นอินพุต ASK 10 %	51
รูปที่ 3.4 วงจร Schmitt Trigger Circuit ที่ทำการวิเคราะห์	51
รูปที่ 3.5 แสดงผลการทดลองเปลี่ยนค่าอัตราส่วน S3/S1 และ S6/S4	52
รูปที่ 3.6 แสดงผลเมื่อป้อนสัญญาณ Sin wave ทดสอบผ่านจุด threshold	53
รูปที่ 3.7 แสดงการฮิสเทอรีซิสของวงจร	53
รูปที่ 3.8 แสดงผลเมื่อป้อนสัญญาณ Sin wave ผ่านจุด threshold V_+ และ V_-	54
รูปที่ 3.9 วงจร inverter ที่ใช้วิเคราะห์	54
รูปที่ 3.10 แสดงกราฟแสดงจุด threshold ของวงจรส่วน inverter	55
รูปที่ 3.11 กราฟแสดง rise time และ fall time ของส่วน inverter ที่ $C_I = 1 \text{ pF}$	56
รูปที่ 3.13 ASK100% $V_{in}=4.3V$ วัดจุด V_{out} , V_{final} , V_{sch} , V_{osbu} , ASK	58
รูปที่ 3.14 ASK100% $V_{in}=4.3V$ วัดที่จุด V_{os} , V_{sch} , p , n , V_{disch} , V_{en}	58
รูปที่ 3.15 ASK100% $V_{in}=4.3V$ ช่วงเข้าสู่ ASK หาย	59
รูปที่ 3.16 ASK100% $V_{in}=4.3V$ ช่วง ASK เริ่มมาอีกครั้ง	59
รูปที่ 3.17 ASK 100% $V_{in}=4.3V$ $t_{os}=75.25ns$ $t_{sch}=73.75ns$	60
รูปที่ 3.18 ASK100% $V_{in}=7.5V$	60
รูปที่ 3.19 ASK 100% $V_{in}=7.5V$ การเริ่มทำงานของวงจร Relaxation Oscillator	61
รูปที่ 3.20 ASK 100% $V_{in}=7.5V$ แสดงการไม่ทำงานของวงจรลดสัญญาณนาฬิกาจากสัญญาณ ASK	61
รูปที่ 3.21 100% $V_{in}=7.5V$ ระยะสัญญาณนาฬิกาขาดช่วง	62
รูปที่ 3.22 ASK100% $V_{in}=7.5V$ $t_{os}=75.23ns$ $t_{sch}=73.76ns$	62
รูปที่ 3.23 ASK10% $V_{in}=4.3V$ วัดที่จุด ASK , V_{en} , p , n	63
รูปที่ 3.24 ASK10% $V_{in}=4.3V$ วัดที่จุด V_{disch} , V_{sch} , V_{os} , V_{out}	63
รูปที่ 3.25 ASK 10% $V_{in} p = 4.3 V$, $rise\ time = 3.3ns$, $fall\ time = 3.2ns$	64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูป	หน้า
รูปที่ 3.26 ASK 10% $V_{inp}=4.3V$ $t=73.75$ ns หรือ $f=13.56$ MHz	64
รูปที่ 3.27 ASK 10% $V_{inp}=7.5V$	65
รูปที่ 3.28 ASK 10% $V_{in}=7.5V$ rise time = 3.2ns , fall time = 3.16ns	65
รูปที่ 3.29 ASK 10% $V_{inp}=7.5V$ $t=73.74ns$ หรือ $f=13.56$ MHz	66
รูปที่ 3.30 รูปวงจรdata Extractor	67
รูปที่ 3.31 รูปวงจรสร้างสัญญาณASK	67
รูปที่ 3.32 สัญญาณ ASK(10%) V_{in} และ $V+$ ที่ 4 V	68
รูปที่ 3.33 สัญญาณ ASK(10%) V_{in} และ $V+$ ที่ 8 V	68
รูปที่ 3.34 สัญญาณ ASK(100%) V_{in} และ $V+$ ที่ 4V	69
รูปที่ 3.35 สัญญาณ ASK(100%) V_{in} และ $V+$ ที่ 8 V	69
รูปที่ 3.36 สัญญาณASK(10%) V_{in+} และ V_{in-} ที่ 4V	70
รูปที่ 3.37 สัญญาณASK(10%) V_{in+} และ V_{in-} ที่ 8 V	70
รูปที่ 3.38 สัญญาณASK(100%) V_{in+} และ V_{in-} ที่ 4 V	71
รูปที่ 3.39 สัญญาณASK(100%) V_{in+} และ V_{in-} ที่ 8 V	71
รูปที่ 3.40 สัญญาณที่ $V_{in+}, V_{in-}, V_{outinverter}, V_{out}$	72
รูปที่ 3.41 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{outinverter}, V_{out}$	72
รูปที่ 3.42 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{outinverter}, V_{out}$	73
รูปที่ 3.43 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{outinverter}, V_{out}$	73
รูปที่ 3.44 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	74
รูปที่ 3.45 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	74
รูปที่ 3.46 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	75
รูปที่ 3.47 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	75
รูปที่ 3.48 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	76
รูปที่ 3.49 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	76
รูปที่ 3.50 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	77
รูปที่ 3.51 สัญญาณที่ $V_{in+}, V_{in-}, V_{out-}, V_{out}$	77
รูปที่ 3.52 แสดงค่าVTRP+และVTRP-	78

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูป	หน้า
รูปที่ 3.53 แสดงค่าRise Time = 36ns	78
รูปที่ 3.54 แสดงค่าFall Time = 21.6ns	79
รูปที่ 3.55 รูปวงจรBandgab Reference	79
รูปที่ 3.56 รูปการเปลี่ยนแปลงอุณหภูมิต่อกระแส	80
รูปที่ 3.57 รูปการเปลี่ยนแปลง แรงดันต่อกระแส	80
รูปที่ 3.58 Layout ของวงจรClock Recovery	81
รูปที่ 3.59ASK 10% จาก Layout	82
รูปที่ 3.60 ASK 100 % จาก Layout	83
รูปที่ 3.61 ASK 100 % จาก Layoutช่วงขาขึ้นข้อมูล	83
รูปที่ 3.62 LayoutของวงจรData Extractor	84
รูปที่ 3.63 สัญญาณขอบข้อมูลและสัญญาณVin+, Vin-	85
รูปที่ 3.64 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้	86
รูปที่ 3.65 สัญญาณขอบข้อมูลและสัญญาณVin+, Vin-	86
รูปที่ 3.66 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้	87
รูปที่ 3.67 สัญญาณขอบข้อมูลและสัญญาณVin+, Vin-	87
รูปที่ 3.68 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้	88
รูปที่ 3.69 สัญญาณขอบข้อมูลและสัญญาณVin+, Vin-	88
รูปที่ 3.70 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้	89
รูปที่ ผ1 Layout ของ Rnwell 31 K ohm	B
รูปที่ ผ2 Layout ของ Cpoly 0.1 pF และ 1 pF	B
รูปที่ ผ3 วงจร Schmitt Trigger Circuit	C
รูปที่ ผ4 Layout วงจร Schmitt Trigger Circuit	C
รูปที่ ผ5 วงจรไดโอด	D
รูปที่ ผ6 Layout วงจรไดโอด	D
รูปที่ ผ7 Current Mirror	E
รูปที่ ผ8 Layout วงจร Current Mirror	E
รูปที่ ผ9 วงจรควบคุมการ Oscillator และ Multiplexer	F
รูปที่ ผ10 Layout วงจรควบคุมการ Oscillator และ Multiplexer	F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป(ต่อ)

รูป	หน้า
รูปที่ ผ11 วงจร Relaxation Oscillator	G
รูปที่ ผ12 Layout วงจร Relaxation Oscillator	G
รูปที่ ผ13 วงจร Multiplexer และ Inverter Output	H
รูปที่ ผ14 Layout วงจร Multiplexer และ Inverter Output	H
รูปที่ ผ15 Layout วงจร inverter	I
รูปที่ ผ16 วงจร bandgap	I
รูปที่ ผ17 Layout วงจร bandgap	J
รูปที่ ผ18 Layout รวมของวงจร Clock Recovery	K
รูปที่ ผ19 Layout รวมของวงจร Data Extractor	L



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตาราง	หน้า
ตารางที่ 2.1 ตารางคุณสมบัติ V_{output} ของวงจร Multiplexer	25
ตารางที่ 2.2 สภาวะการทำงานของ MOS แต่ละตัว	26
ตารางที่ 2.3 ตารางการออกแบบ	35
ตารางที่ 2.4 รูป W/L ที่ใช้ในวงจร Comparator with Hysteresis	45
ตารางที่ 2.5 รูป W/L ที่ใช้ในวงจร Inverter	48
ตารางที่ 2.6 รูป W/L ที่ใช้ในวงจร Bandgap Reference	49
ตารางที่ 3.1 แสดงผลจากการเปลี่ยนแปลงอัตราส่วนของ MOS แต่ละค่า	52
ตารางที่ 4.1 สรุปขนาดของ MOS ที่ใช้ในวงจรถ่ายสัญญาณนาฬิกา	86
ตารางที่ 4.2 สรุปขนาดของ MOS ที่ใช้ในวงจร Data Extractor	87

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1 บทนำ

วัตถุประสงค์

1. เพื่อนำความรู้ที่ได้ศึกษาเกี่ยวกับการออกแบบวงจรรวมมาใช้ในการออกแบบวงจรที่ใช้ในสมาร์ตการ์ดได้จริง
2. เพื่อเรียนรู้การทำงานในส่วนของวงจรที่ได้ออกแบบและสามารถปรับปรุงให้เกิดประสิทธิภาพที่ดีขึ้น
3. เพื่อส่งเสริมให้มีการคิดและพัฒนาการออกแบบวงจรรวมที่สามารถใช้งานได้จริงให้เกิดขึ้น

หลักการและเหตุผล

ในปัจจุบันสิ่งที่คอยอำนวยความสะดวกให้กับชีวิตประจำวันนั้นคือเครื่องใช้ไฟฟ้า ซึ่งเครื่องใช้ไฟฟ้าในปัจจุบัน และอนาคตต่างก็เน้นในการพัฒนาให้มีขนาดเล็กลง ให้มีประสิทธิภาพที่เพิ่มขึ้น การกินพลังงานไฟฟ้าที่ต่ำ สิ่งเหล่านี้จะเกิดขึ้นได้นั้นจะต้องมีการพัฒนาอุปกรณ์อิเล็กทรอนิกส์ที่ใช้เป็นองค์ประกอบ ซึ่งอุปกรณ์อิเล็กทรอนิกส์ส่วนใหญ่เป็นผลผลิตที่ได้จากการออกแบบวงจรรวม ในปัจจุบันการออกแบบวงจรรวมทำให้มูลค่าของผลผลิตต่อหน่วยลดลง เนื่องจากการลงทุนไม่สูงนัก ในการออกแบบวงจรรวมในประเทศไทยนั้นยังต้องพึ่งพาเทคโนโลยีจากต่างประเทศเป็นส่วนใหญ่จึงทำให้เสียบุคลากรค่า และที่สำคัญการซื้อเทคโนโลยีจากต่างประเทศไม่ได้ก่อให้เกิดความคิด การพัฒนาเทคโนโลยีการออกแบบวงจรรวมที่เป็นของเราเอง ให้เราต้องพึ่งเทคโนโลยีจากต่างประเทศไปเรื่อยๆ เพื่อเป็นการเพิ่มขีดความสามารถของคนไทยเราต้องเริ่มมีการพัฒนาบุคลากรให้มีความรู้พื้นฐานด้านการออกแบบวงจรรวมขึ้นเพื่อจะได้มีเทคโนโลยีที่เป็นของเราเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอบเขตงานที่ทำ

1. วงจร Data extractor สามารถถอดข้อมูลสัญญาณที่ส่งมาจากตัวส่งแบบ ASK 10 % หรือ 100 % ได้
2. วงจร Clock recovery สามารถถอดสัญญาณนาฬิกา ออกจากสัญญาณ แบบ ASK 10 % เพื่อส่งให้กับวงจรดิจิทัล

เครื่องมือที่ใช้ในการออกแบบ

Cadence' s schematic composer and specterS ใช้ ณ ห้อง Microelectronic Devices R&D Lab ของ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แนะนำเทคโนโลยีสมาร์ทการ์ด


สมาร์ทการ์ดเป็นบัตรพลาสติกชนิดหนึ่งที่มีชิพวงจรรวม (IC) ฝังอยู่ในตัวบัตร. ตัวชิพนี้จะใช้บรรจุข้อมูลต่างๆ ไว้ในรูปแบบทางอิเล็กทรอนิกส์. จุดเด่นเมื่อเทียบกับบัตรชนิดแถบแม่เหล็กอยู่ที่ความสามารถในการประมวลผลสำหรับงานที่สลับซับซ้อน โดยเฉพาะอย่างยิ่งในส่วนที่เกี่ยวข้องกับการรักษาความปลอดภัยของข้อมูล ทำให้มีการนำสมาร์ทการ์ดไปใช้ในหลากหลายรูปแบบการใช้งาน โดยเฉพาะในกรณีที่ต้องการความปลอดภัยของข้อมูลสูง เช่น ระบบ e-commerce และ e-citizen เป็นต้น

โดยทั่วไปสมาร์ทการ์ดสามารถแบ่งได้เป็น 3 ชนิดใหญ่ ๆ ดังแสดงในภาพที่ 1 คือ ชนิดสัมผัส (Contact type), ชนิดไร้สัมผัส (Contact-less type) และชนิดทั้งสัมผัสและไร้สัมผัส (Combi-card type) โดยสมาร์ทการ์ดชนิดสัมผัสยังสามารถแบ่งออกได้อีก 2 ประเภท คือ ประเภทหน่วยความจำอย่างเดียว (Memory Cards) และประเภทควบคุมฟังก์ชันการใช้งานจาก ชุดประมวลผล (CPU/MPU Microprocessor Multifunction Cards)

ในการใช้งานสำหรับบัตรชนิดสัมผัส จำเป็นต้องสอดใส่บัตรดังกล่าวเข้าไปในเครื่องอ่านสมาร์ทการ์ด (Smart Card reader) เพื่อให้หน้าสัมผัสที่ด้านหน้าบัตรซึ่งเป็นชิพทองขนาดเล็กเสียบผ่านศูนย์กลางประมาณครึ่งนิ้ว ได้สัมผัสกับเครื่องอ่าน ซึ่งการส่งถ่ายข้อมูลเข้าและออกจากบัตรสามารถทำได้ก็ด้วยการที่ชิพได้สัมผัสกับหัวต่อหรือคอนเน็คเตอร์ทางไฟฟ้าของเครื่องอ่านสมาร์ทการ์ด นั่นเอง

ในทางตรงกันข้าม สมาร์ทการ์ดชนิดไร้สัมผัสซึ่งอาศัยความถี่วิทยุ (Contact-less smart cards หรือ RF cards) มีการผนึกชิพข้อมูลที่เชื่อมต่อขดลวดสายอากาศไว้ภายใน ทำให้การรับส่งข้อมูลเกิดขึ้นโดยไม่ต้องอาศัยวิธีการสัมผัสดังเช่นบัตรชนิดแรก โดยข้อมูลจากชิพจะติดต่อกับ เครื่องรับ/เครื่องส่งแบบระยะไกล (Remote receiver/transmitter) ในชิพผ่านสัญญาณคลื่นวิทยุ ทำให้การใช้งานต้องการเพียงให้บัตรเข้าไปใกล้บริเวณรัศมีทำการของสายอากาศของเครื่องอ่านเท่านั้น โดยทั่วไปเรามักใช้บัตรประเภทนี้เมื่อต้องมีการดำเนินการทางด้านรายการ (Transactions) อย่างรวดเร็ว ตัวอย่างเช่น ระบบการเก็บเงินค่าผ่านทางด่วน เป็นต้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาพที่ 1. IC Cards ชนิดต่างๆ



ภาพที่ 2. Smart Card




Micromodule Top View



Micromodule Side View

ภาพที่ 3. Smart Card IC



ภาพที่ 4. Smart Card Contacts




ภาพที่ 5. Contactless Smart Card

บัตรชนิดสุดท้าย คือบัตร Combi-card เป็นสมาร์ทการ์ดประสิทธิภาพสูงที่เริ่มพบได้ในท้องตลาด โดย Combi-card เป็นบัตร ใบเดียวแต่ทำหน้าที่เป็นทั้งสมาร์ทการ์ดแบบมีการสัมผัส และสมาร์ทการ์ดแบบไม่มีการสัมผัส เพื่อเพิ่มความสะดวกและประโยชน์ในการใช้งานมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.1 รูปแบบของสถาปัตยกรรมแบบ Combi-card



รูปที่ 1.1 สถาปัตยกรรมแบบ Combi-card

จากรูปที่ 1.1 หัวใจในการประมวลผลของสมาร์ทการ์ดจะอยู่ที่ MCU/CPU ซึ่งในตลาดปัจจุบัน มีทั้งแบบ 8/16/32 บิต การเชื่อมต่อของข้อมูลกับเครื่องอ่านทำได้ทั้งแบบสัมผัสตามมาตรฐาน ISO 7816 และแบบไม่สัมผัสที่อาศัยการเชื่อมโยงที่ความถี่สูง (Radio Frequencies, RF) ซึ่งมีมาตรฐาน ISO 14443 รองรับเช่นกันดังจะได้กล่าวต่อไป การเข้ารหัสเพื่อรักษาความปลอดภัยของข้อมูลทำได้ทั้งแบบ software โดยการเขียนชุดคำสั่งบน MCU ส่วนในกรณีต้องการความเร็วในการประมวลผลสูงจำเป็นต้องมีหน่วยจำเพาะสำหรับกระบวนการเข้ารหัสและถอดรหัส (encryption/decryption) เพิ่มเติมดังแสดงในรูปที่ 1.1 ส่วนประกอบสุดท้ายคือหน่วยความจำ (memory) ซึ่งโดยทั่วไปจะมีทั้ง หน่วยความจำประเภท ROM ที่ทำหน้าที่เก็บระบบปฏิบัติการพื้นฐาน (OS) และ RAM ที่ทำหน้าที่เป็น (cache และ stack memory) ส่วน EEPROM ซึ่งถือเป็นหน่วยความจำแบบ non-volatile memory ใช้ในการเก็บข้อมูลที่ต้องการ โปรแกรม

1.2 ข้อกำหนดการรับส่งของข้อมูล (RF / IO) o ISO 14443 type A หรือ B

- อัตราข้อมูลดิบอยู่ที่ 106 Kbps
- วิธีการเข้ารหัสบิตข้อมูล (Bit Coding) อาจเป็นแบบ OOK-Manchester หรือ BPSK-NRZ ที่ความถี่คลื่นพาห้อยู่ 847 kHz โดยข้อมูลที่เข้ารหัสนี้จะนำไปมอดูเลตโพลด (load modulation) ของสายอากาศแบบแท่ง LC อีกทอดหนึ่ง
- เปอร์เซนต์การมอดูเลต: 10% หรือ 100% ASK


• มาตรฐานการเชื่อมโยงอนุกรมแบบสัมผัส (Contact connection)

o ISO 7816

- โพรโตคอลสื่อสารแบบ “Asynchronous half duplex Character (T=0)”
- โพรโตคอลสื่อสารแบบ “Asynchronous half duplex block (T=1)”
 - o อัตราข้อมูลดิบอยู่ที่ 9600 bps
 - o รับสัญญาณนาฬิกาจากตัวอ่าน (reader) โดยปกติที่ 3.579545 MHz (or 4.9152 MHz) – โดยมี ตัวหารที่ค่า 372 เพื่อสร้างการสื่อสารอนุกรมที่อัตรา 9600 bps
 - o มีขั้วเชื่อมต่อมาตรฐานที่จำเป็นคือ vdd, gnd, clk,

1.3 องค์ประกอบเชิงแอนะล็อก

ส่วนวงจรแอนะล็อกของสมาร์ทการ์ดแบบไร้สัมผัส (Contactless Smart Card) ตามมาตรฐาน ISO14443 ประกอบไปด้วยส่วนต่างๆดังนี้



รูปที่ 1.2 วงจรแอนะล็อกของสมาร์ทการ์ดแบบไร้สัมผัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก. ส่วนแปลงความถี่วิทยุเป็นไฟตรง (RF-to-DC converter หรือ Power Converter)

ส่วนแปลงความถี่วิทยุเป็นไฟตรง (รูปที่ 1.2) มีองค์ประกอบหลัก คือ วงจรเรียงกระแสตรง (Rectifier), ส่วนคงค่าแรงดัน Vdd (Vdd Regulator), วงจรป้องกันการปล่อยไฟฟ้าสถิตย์ (ESD Protection Circuit) และวงจรจำกัดแรงดัน (RF limiter Circuits) โดยส่วนแปลงไฟนี้จะต้องออกแบบให้มีผลกระทบกับสัญญาณข้อมูลรอมขดลวดของการ์ดซึ่งมอดูเลตตามกับสนามแม่เหล็ก คล้อง (รูปที่ 1.4 และรูปที่ 1.5) ซึ่งรายละเอียดของแต่ละส่วนอธิบายได้ดังนี้ วงจรเรียงกระแสตรง (Rectifier) มีหน้าที่ในการแปลงศักดาไฟสลับรอมขดลวดของสมาร์ตการ์ด ที่เหนี่ยวนำขึ้นจากสนามแม่เหล็กคล้อง (coupled magnetic field) ระหว่างตัวอ่านและการ์ด ไปเป็นไฟตรงเพื่อจ่ายกำลังงานให้กับสมาร์ตการ์ด โดยทั่วไปสัญญาณไฟสลับดังกล่าวมีความถี่ประมาณ 13.56MHz

เนื่องจากแรงดันไฟตรงภายหลังวงจรเรียงกระแสยังมีค่าขึ้นกับปริมาณการคล้องสนามแม่เหล็ก (coupling factor) ระหว่างตัวอ่านและการ์ด (กำหนดโดยระยะห่างและการวางตัวของการ์ด)

ส่วนคงค่าแรงดัน Vdd จึงมีความจำเป็นในการสร้างเสถียรภาพของแรงดันจ่าย (Supply Voltage) ให้กับส่วนวงจรดิจิทัลของการ์ด

ส่วนอื่นๆที่เหลือของส่วนแปลงกำลัง คือ วงจรป้องกันการปล่อยไฟฟ้าสถิตย์และวงจรจำกัดแรงดัน ทำหน้าที่จำกัดแรงดันไฟสลับรอมขดลวดซึ่งเป็นวงจรเรโซแนนซ์ เพื่อป้องกันความสูญเสียอันเนื่องมาจากสนามไฟฟ้าที่แรงสูงเกิน (ศักดาคร่อมขดลวดเรโซแนนซ์ขณะไม่มีชิพสมาร์ตการ์ดสามารถมีค่าได้สูงเกิน 100V)

ข. ส่วนโปรแกรม EEPROM

เนื่องจาก EEPROM ซึ่งเป็นส่วนเก็บข้อมูลที่เปลี่ยนแปลงได้ของสมาร์ตการ์ด ต้องการระดับแรงดันสูงในการโปรแกรม จึงจำเป็นต้องมีส่วนซึ่งทำหน้าที่สร้างแรงดันค่าสูงนี้ ซึ่งประกอบไป

ด้วย วงจรปั๊มประจุ (Charge pump) และ วงจรคงค่าความต่างศักย์ Vpp (Vpp regulator) วงจรปั๊มประจุทำหน้าที่เพิ่มแรงดันพื้นฐานที่จ่ายให้ระบบ (Nominal supply voltage, Vdd) ให้เป็นแรงดันที่สูงกว่า (Higher Voltage, Vpp) ซึ่งจำเป็นในการโปรแกรม EEPROM ส่วนวงจรคงค่าความต่างศักย์ Vppทำหน้าที่รักษาแรงดันสำหรับการโปรแกรมที่เสถียร (Stable Programming Voltage) ที่เป็นอิสระจากการเปลี่ยนแปลงของความเข้มสนามแม่เหล็กคล้อง

c. ส่วนแยกข้อมูลและสร้างสัญญาณนาฬิกา (Data Extractor และ Clock Recovery)

วงจรถ่ายข้อมูล (Data extractor) ทำหน้าที่ดีมอดูเลตสัญญาณมอดูเลตแบบ ASK ชนิด 100% (modified-Miller-coded) หรือ 10% (NRZ-L-coded) ดังแสดงในรูปที่ 1.4 และรูปที่ 1.5 วงจรกู้สัญญาณนาฬิกา (Clock Recovery Circuit) ทำหน้าที่สร้างสัญญาณนาฬิกาที่มีความถี่ 13.56MHz ออกจากตัวกำเนิดสัญญาณนาฬิกาเพื่อให้นำไปใช้ในหน่วยดิจิทัลของสมาร์ตการ์ด

d. ส่วนตั้งสถานะเมื่อเริ่มจ่ายไฟ (Power On Reset, POR)

ส่วนนี้มีหน้าที่กำเนิดสัญญาณตั้งใหม่ (Reset Signal) ให้กับส่วนวงจรดิจิทัล ภายหลังจากค่าแรงดันแปลงไฟตรง Vdd ขึ้นถึงค่าแรงดันขีดเริ่ม (Threshold) ที่กำหนด ทั้งนี้เพื่อสร้างความแน่นอนให้สถานะเริ่มต้น (defined start-up state) ของส่วนดิจิทัล โดยทั่วไปแล้วเราจะอาศัยแรงดันเหนี่ยวนำตัวกำเนิดสัญญาณนาฬิกาที่เกิดขึ้นในช่วงที่เริ่มมีการคล็อกของสนามแม่เหล็ก กระตุ้นให้วงจร POR เริ่มทำงาน


e. ส่วนมอดูเลตเชิงโพล (Load modulator) และส่วนปรับความถี่เรโซแนนซ์อัตโนมัติ (Automatic resonant tuning circuit)

ส่วนมอดูเลตเชิงโพลทำหน้าที่มอดูเลตสัญญาณที่ขดลวดเรโซแนนซ์ของสมาร์ตการ์ดด้วยสัญญาณข้อมูลจากส่วนดิจิทัล การมอดูเลตทำได้โดยการปรับเปลี่ยนค่าความเก็บประจุ (C) หรือค่าความต้านทาน (R) ที่ขนานกับขดลวดเรโซแนนซ์ด้วยการเปิดปิดสวิตช์ที่ถูกควบคุมจากข้อมูลดิจิทัล โดยผลลัพธ์คือขนาดของตัวกำเนิดสัญญาณจะเปลี่ยนไปตามจังหวะข้อมูลซึ่งเปิดปิดสวิตช์ ทำให้ตัวอ่านสามารถตรวจจับการเปลี่ยนแปลงนี้ด้วยวงจรตรวจจับ envelope ผ่านสนามแม่เหล็กคล็อกตามมาตรฐานที่กำหนดนั้น การสวิตช์ค่าเรโซแนนซ์จะถูกกระทำที่ความถี่คลื่นพาห่อย่อย (subcarrier frequency) ที่ค่า $f_c/16$ หรือ 847 kHz โดยข้อมูลดิบแบบแมนด์จะทำการมอดูเลตคลื่นพาห่อย่อยในแบบ (i) OOK-modulated (Manchester-coded) หรือไม่มีแบบ (ii) BPSK-modulated (NRZ-L-coded)

วงจรปรับความถี่เรโซแนนซ์อัตโนมัติ จะทำหน้าที่ปรับค่าความถี่เรโซแนนซ์ (nominal resonant frequency) โดยอัตโนมัติ เพื่อให้ความถี่เรโซแนนซ์ที่รับได้มีค่าเหมาะสมที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนวงจรแอนะล็อกของเครื่องอ่านและเขียนส്മาร์ตการ์ดประกอบไปด้วยส่วนต่างๆดังรูปที่ 1.3 ซึ่งสามารถอธิบายรายละเอียดได้ดังนี้



รูปที่ 1.3 ส่วนวงจรแอนะล็อกของเครื่องอ่านและเขียนส്മาร์ตการ์ด

f. ส่วนภาคส่ง (Transmitter)


ภาคส่งมีหน้าที่ขับ (drive) ขดลวดสายอากาศของตัวส่ง (Antenna Coil) ด้วยสัญญาณความถี่สูง เพื่อสร้างสนามแม่เหล็กคล่องไปยังส്മาร์ตการ์ดสำหรับการจ่ายกำลังงาน รวมไปถึงการสื่อสารข้อมูล ในกรณีที่มีการมอดูเลตสัญญาณขับความถี่สูงด้วยข้อมูลจากตัวอ่าน

ภาคส่งทั่วไปประกอบด้วยส่วนพื้นฐาน ดังนี้

1. ส่วนกำเนิดสัญญาณคลื่นพาห์ (Carrier generator) ทำหน้าที่ให้กำเนิดสัญญาณคลื่นไซน์ (sinusoid) ความถี่ 13.56 MHz ที่ยังไม่ถูกมอดูเลต โดยมีค่าความคลาดเคลื่อนความถี่ที่ยอมรับได้ (maximum frequency error) ไม่เกิน 0.01%
2. ส่วนมอดูเลตคลื่นพาห์ (Modulator) ทำหน้าที่มอดูเลตบิตข้อมูลลงบนสัญญาณคลื่นพาห์ โดยแบบแผนของการมอดูเลตสามารถกำหนดได้เป็น 2 แบบ คือ

- แบบ A อาศัยการมอดูเลตแบบ ASK 100% เพื่อสร้าง จังหวะหยุด ("pause") ดังสามารถแสดง ในรูปที่ 1.4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.4 แสดงการมอดูเลตแบบ A (ซ้าย=pause , ขวา=end of pause)

รูปที่ 1.4 แสดงถึงคุณลักษณะของสัญญาณปกคลุม (Envelope) จากการมอดูเลตและข้อกำหนดเชิงเวลาตามตาราง จะสังเกตได้ว่าการเปลี่ยนแปลงด้านข้างของสนามแม่เหล็กถูกกำหนดไปในทิศทางลดแอมพลิจูดจนกระทั่งมีค่าความเข้มที่ด้านต่ำอยู่ที่ 5% ต่อค่าเริ่มต้น Hinitial จากนั้นจะต้องคงค่าต่ำกว่า 5% นี้เป็นระยะเวลานานกว่าค่า t2 ส่วนกรณีที่สัญญาณอยู่ที่ขอบขาขึ้น จะต้องมีการกระเพื่อมของค่าความเข้มก่อนเข้าสู่ระดับคงตัวภายในระดับความเข้ม 90% - 110% ของ Hinitial โดยสมาร์ตการ์ดจะตรวจจับ จังหวะจบการหยุด (“end of pause”) ภายหลังสนามมีค่าเกินกว่า 5% ของ Hinitial จนถึงค่า 60% of Hinitial.

- แบบ B อาศัย การมอดูเลตแบบ ASK 10% ดังแสดงข้อกำหนดเชิงเวลาของสัญญาณปกคลุมได้ในรูปที่ 1.5 ซึ่งกำหนดให้การเข้ารหัสเป็นแบบ NRZ-L




รูปที่ 1.5 การมอดูเลตแบบ B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีการออกแบบและการคำนวณ


2.1 ส่วนสร้างสัญญาณนาฬิกา (Clock Recovery)

ส่วนสร้างสัญญาณนาฬิกา ที่ออกแบบนี้ทำหน้าที่สร้างสัญญาณนาฬิกาที่มีความถี่ 13.56 MHz ออกจากสัปดาห์หนึ่งคร่อมขดลวด สำหรับ ASK 10%สามารถถอดจากสัญญาณASK โดยตรง และ ถ้าสัญญาณที่เข้ามาเป็นชนิด ASK 100% ในช่วงที่ไม่มีสัญญาณความถี่นาฬิกา ก็จะมีวงจรสร้างความถี่ 13.56MHz ขึ้นมาชดเชยส่วนที่สัญญาณหายไป ดังนั้นวงจรนี้จึงสามารถรับสัญญาณได้ทั้ง ASK 100% และ ASK 10%เพื่อนำไปป้อนให้กับวงจรดิจิทัลของสมาร์ตการ์ด




รูปที่ 2.1 โครงสร้างส่วนอะนาล็อก ภายในสมาร์ตการ์ด

สัญญาณนาฬิกาที่เราจะสร้างนี้จะถอดจากขดลวดตัวนำ ซึ่งรับสัญญาณมาในลักษณะที่มีการมอดูเลตมาแบบ ASK 10% (NRZ-L-coded) และ ASK 100%




รูปที่ 2.2 สัญญาณ ASK 10%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 สัญญาณ ASK 100%

สัญญาณที่เราจะสร้างขึ้นนี้ถอดออกจากขดลวด โดยเทียบกับกราวด์ของระบบที่ขดลวด จะมีวงจร RF limiter ต่อขนานอยู่เพื่อป้องกันไม่ให้สัญญาณที่เข้ามามีแรงดันที่มากเกินไป โดยลักษณะสัญญาณที่เข้าสู่วงจรเป็น ดังรูปด้านล่าง เป็นตัวอย่างสัญญาณจากวงจร RF limiter ที่มีแรงดันไม่เกิน 8 V




รูปที่ 2.4 สัญญาณที่ผ่านส่วนวงจร RF limiter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.1.1 การออกแบบวงจรสร้างสัญญาณนาฬิกา

วงจรสร้างสัญญาณนาฬิกาแบ่งได้เป็น 6 ส่วน คือ วงจรสร้างสัญญาณ ASK , วงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK , วงจร Envelope Detector , วงจรควบคุมการ Oscillator และ Multiplexer, วงจร Relaxation Oscillator และ วงจร Multiplexer



รูปที่ 2.5 Block Diagram วงจรสร้างสัญญาณนาฬิกา


2.1.2 การออกแบบวงจรสร้างสัญญาณ ASK




รูปที่ 2.6 วงจรสร้างสัญญาณ ASK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสามารถสร้างสัญญาณ ASK ทั้งแบบ 100 % และ 10 % ลักษณะสัญญาณเป็นดังนี้



รูปที่ 2.7 สัญญาณ ASK แบบ 100 %
ตัวอย่าง บิต Vin1 = 4.3 V Vin2 = 0 V



รูปที่ 2.8 สัญญาณ ASK แบบ 10 %
ตัวอย่าง บิต Vin1 = 0.8 V Vin2 = 3.5 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.3 การออกแบบวงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK


ใช้ วงจรมิตต์ทริกเกอร์ Schmitt Trigger Circuit เป็นวงจรที่มีคุณสมบัติเป็น ฮิสเตอร์ริซีส(Hysteresis) นั่นคือ สัญญาณจะคงค่าแรงดันไว้จนกว่าแรงดันอินพุตจะมีค่าผ่านจุดthreshold voltages ถ้าสัญญาณอินพุตเป็น 0 สัญญาณเอาต์พุตจะเป็นแรงดันสูงสุด และจะคงค่าแรงดันนี้ไว้จนกว่าแรงดันอินพุตจะมีค่ามากกว่า forward threshold voltages V^+ สัญญาณเอาต์พุตจะกลับสู่แรงดันต่ำสุด และถ้าสัญญาณอินพุตเป็น V_{DD} สัญญาณเอาต์พุตจะเป็นแรงดันต่ำสุด และจะคงค่าแรงดันนี้ไว้จนกว่าแรงดันอินพุตจะมีค่าน้อย reverse threshold voltages V^- สัญญาณเอาต์พุตจะกลับสู่แรงดันสูงสุด แรงดันเอาต์พุตจึงมีสถานะเสถียรอยู่ 2 สถานะ ประโยชน์ใช้ในการกำจัดสัญญาณรบกวน rejecting noise หรือ สภาวะ แรงดันชั่วขณะ start-up transients

โดย forward threshold voltages V^+ ควบคุมโดย nFETs (M1,M2,M3)

reverse threshold voltages V^- ควบคุมโดย pFETs (M4,M5,M6)



รูปที่ 2.9 สัญลักษณ์ของวงจร และคุณลักษณะการส่งผ่านแรงดัน




รูปที่ 2.10 วงจร Schmitt Trigger Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำ forward threshold voltages V^+

เริ่มต้น $V_{in}=0$, $V_{in} < V_{T1}$


M4 และ M5 turn ON , M1 และ M2 turn Off , M3 sat , M6 Off



รูปที่ 2.11 วงจรสภาวะ $V_{in} = 0$

$V_{in} > V_{T1}$; $V_{T1} < V_{in} < V^+$

M1 turn ON , M2 ยังคง turn off และ M3 sat , M6 Off




รูปที่ 2.12 วงจรสภาวะ $V_{in} > V_{T1}$

$$\frac{K_{n1}}{2}(V_{in} - V_{T1})^2 = \frac{K_{n3}}{2}(V_{DD} - V_x - V_{T3})^2 \dots\dots\dots 1$$

โดย $V_{in} - V_x < V_{gs2}$, M2 ยังคง turn off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_{in} - V_x = V_{gs2} = V_{T2}$; M2 turn on



รูปที่ 2.13 วงจรสถานะ $V_{in} - V_x = V_{T2}$

$V_{in} = V_x + V_{T2} = V^+$ แทน $V_x = V^+ - V_{T2}$ ใน 1

$$\frac{K_{n1}}{2} (V_{in} - V_{T1})^2 = \frac{K_{n3}}{2} (V_{DD} - V_x - V_{T3})^2$$

$$\frac{K_n' S1}{2} (V^+ - V_{T1})^2 = \frac{K_n' S3}{2} (V_{DD} - V^+ + V_{T2} - V_{T3})^2$$

$$\sqrt{\frac{S1}{S3}} = \frac{V_{DD} - V^+}{V^+ - V_{T1}}, \quad \frac{S3}{S1} = \left[\frac{V^+ - V_{T1}}{V_{DD} - V^+} \right]^2 \tag{2.1}$$

$$V^+ = \frac{V_{DD} + V_{T1} \sqrt{\frac{S1}{S3}}}{1 + \sqrt{\frac{S1}{S3}}} \tag{2.2}$$


การหา reverse threshold voltages V^-

เริ่มต้น $V_{in} = V_{DD}$, $V_{DD} - V_{in} < |V_{T4}|$

M1 และ M2 turn ON , M4 และ M5 turn Off , M6 sat , M3 Off

$$|V_{gs6}| = V_T + \sqrt{\frac{2I_D}{K}} = V_T \quad ; \quad I_{D6} = 0A$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 วงจรสภาวะ $V_{in} = V_{DD}$

$$V_{DD} - V_{in} > |V_{T4}|, \quad V_x < V_{in} < V_{DD} - |V_{T4}|$$

M4 turn ON, M5 turn Off, M6 sat



รูปที่ 2.15 สภาวะ $V_{DD} - V_{in} > |V_{T4}|$


M4 ON เมื่อ $V_{DD} - V_{in} = |V_{T4}|$

$$\frac{K_{p4}}{2} (V_{gs4} - |V_{T4}|)^2 = \frac{K_{p6}}{2} (V_{gs6} - |V_{T6}|)^2 \dots\dots\dots 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_y - V_{in} = |V_{gs5}| = |V_{T5}|$$

M4 และ M5 turn ON



รูปที่ 2.16 สภาวะ $V_y - V_{in} = |V_{gs5}| = |V_{T5}|$

$$V_y = |V_{T5}| + V_{in} \quad \text{แทนใน 2}$$


$$\frac{K_{p4}}{2} (V_{gs4} - |V_{T4}|)^2 = \frac{K_{p6}}{2} (V_{gs6} - |V_{T6}|)^2$$

$$\frac{K_p' S4}{2} (V_{DD} - V_{in} - |V_{T4}|)^2 = \frac{K_p' S6}{2} (V_y - |V_{T6}|)^2$$

$$\sqrt{\frac{S4}{S6}} = \frac{|V_{T5}| + V_{in} - |V_{T6}|}{V_{DD} - V_{in} - |V_{T4}|} = \frac{V^-}{V_{DD} - V_{in} - |V_{T4}|}$$


$$V^- = \frac{(V_{DD} - |V_{T4}|) \sqrt{\frac{S4}{S6}}}{1 + \sqrt{\frac{S4}{S6}}} \quad (2.3)$$

$$\frac{S6}{S4} = \left[\frac{V_{DD} - V^- - |V_{T4}|}{V^-} \right]^2 \quad (2.4)$$



รูปที่ 2.17 การทำงานของวงจร Schmitt Trigger Circuit


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 วงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK

สัญญาณที่เข้าวงจรถอดสัญญาณนาฬิกา จะเป็นแบบครึ่งคลื่น ดังนั้นจึงเพิ่ม ไดโอด และ R_d เพื่อให้ได้สัญญาณแบบครึ่งคลื่นตามต้องการ

2.1.4 การออกแบบวงจร Envelope Detector , วงจรควบคุมการ Oscillator และ Multiplexer




รูปที่ 2.19 วงจร Envelope Detector , วงจรควบคุมการ Oscillator และ Multiplexer


วงจร Envelope Detector จะทำหน้าที่ถอดสัญญาณข้อมูลออกจากสัญญาณ carrier โดยมี Cpoly1 ,M1 และ M3 ทำหน้าที่เป็นวงจร Low pass filter และปรับปรุงสัญญาณที่ได้ด้วย Inverter เพื่อนำไปควบคุมวงจร Relaxation Oscillator และ Multiplexer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.5 การออกแบบวงจร Relaxation Oscillator




รูปที่ 2.20 วงจร Relaxation Oscillator



รูปที่ 2.21 วงจร Relaxation Oscillator


หลักการทำงานของ วงจร Relaxation Oscillator จะสมมุติให้อยู่ในสภาวะ study – state โดยสมมุติให้ Input ของ Inverter A เป็น logic “0” NMOS ใน Inverter A จะอยู่ในสภาวะ OFF ส่วน PMOS จะอยู่ในสภาวะ ON โดย Output ของ Inverter A จะอยู่ในสภาวะ High ส่วน Inverter B นั้น PMOS และ NMOS จะอยู่ในสภาวะ OFF และ ON ตามลำดับ โดยจะให้ Output อยู่ในสภาวะ Low สามารถขยับวงจรได้ดังรูปที่ 2.22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.22 วงจร Relaxation Oscillator เมื่อ Input Inverter A เป็น logic “0”


ดังนั้นกระแส I_1 จะ charge C โดยผ่าน M_1 , R และ M_4 ตามลำดับ โดยจะทำให้ Node Vin มีค่าสูงขึ้นเนื่องจาก Vin มีค่าสูงขึ้น จะทำให้ Inverter A เปลี่ยนสถานะจาก High ไปสู่ Low จะทำให้ inverter B เปลี่ยนสถานะจาก Low ไปสู่ High สามารถยวงจรได้ดังรูป 2.23



รูปที่ 2.23 วงจร Relaxation Oscillator เมื่อ Input Inverter A เป็น logic “1”

จากรูปที่ 2.23 จะเห็นได้ว่า C ถูก discharge โดยกระแส I_2 โดยผ่าน M_3 , R และ M_2 ตามลำดับ ซึ่งจะทำให้ Node Vin มีค่าต่ำลง และเมื่อค่าของ Node Vin ต่ำลงพอที่จะทำให้ Inverter A สามารถเปลี่ยนสถานะได้ หลังจากนั้นการทำงานก็จะวนตามที่ได้อธิบายตามข้างต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 รูปแสดงความสัมพันธ์ระหว่าง Node Vin กับเวลา

จากรูปแสดงความสัมพันธ์ระหว่าง Node Vin กับเวลา โดย Invertert A จะเปลี่ยน สภาวะก็ต่อเมื่อ Node Vin มีค่าเท่ากับ V_{TRP} ซึ่งจุด V_{TRP} โดยทั่วไปจะมีค่าเท่ากับ V_M ซึ่งเป็นจุด midpoint voltage ของ Inverter

ดังนั้น

$$V_{TRP} = \frac{V_{DD}}{2}$$


$$t_2 - t_1 = RC \ln \left[\frac{V_{DD} + V_{TRP}}{V_{TRP}} \right]$$

$$1 \text{ period} = 2(t_2 - t_1)$$

$$1 \text{ period} = 2 RC \ln \left[\frac{V_{DD} + V_{TRP}}{V_{TRP}} \right]$$


เนื่องจาก วงจร Relaxation Oscillator ที่ออกแบบจะต้องสามารถควบคุมการออสซิลเลตได้ ดังนั้นจึงตัดแปลง Inverter B เป็นแบบ Inverter tri-state และเพื่อปรับปรุงสัญญาณที่ได้จากวงจร Relaxation Oscillator ให้มีลักษณะที่เป็น สัญญาณ logic มากขึ้น จึงเพิ่ม วงจร Inverter ทางด้าน Output อีก 1 วงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 วงจร Relaxation Oscillators ที่ได้รับการดัดแปลง

2.1.6 การออกแบบวงจร Multiplexer



รูปที่ 2.26 วงจร Multiplexer

วงจร Multiplexer จะทำหน้าที่เลือกสัญญาณ Input ที่เข้ามา ออกทางด้าน Output สามารถควบคุมสัญญาณ Input ที่ต้องการให้ออกทางด้าน Output โดยควบคุมที่ Node n และ p ส่วนวงจร Inverter ทางด้าน Output ของวงจร Multiplexer จะทำหน้าที่ ขั้ว โหลด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้นสัญญาณที่ออกทางด้าน Output ของวงจร Multiplexer เป็นดังตารางที่ 2.1

p	n	V_{output}
1	0	V_{sch}
0	1	V_{osbu}

ตารางที่ 2.1 ตารางคุณสมบัติ V_{output} ของวงจร Multiplexer

2.1.7 การออกแบบวงจร Inverter

ใช้วงจร CMOS Inverter ซึ่งมีคุณสมบัติในการขับกระแสออกทางด้านเอาต์พุต และควบคุมโดยใช้แรงดันทางด้านอินพุต มีการกินกระแสใญ่อย่างมาก เนื่องจากมีอินพุตอิมพีแดนซ์ที่มาก สัญญาณที่ออกมาทางด้านเอาต์พุต จะมีค่าเป็นแรงดันต่ำคือ 0 โวลต์ หรือ แรงดันสูง คือแรงดันไฟเลี้ยง ซึ่งมีลักษณะตรงข้ามกับอินพุต



รูปที่ 2.27 ลักษณะสัญญาณจากการทำงานของวงจร CMOS Inverter

รูปที่ 2.28 วงจร CMOS Inverter

หาค่า V_{OH} ; Output High Voltage

ที่ $V_{in} = 0 V$

PMOS ; LIN

&

NMOS ; Cut off

$$I_{D,P(LIN)}$$

=

$$I_{D,N(CUT-off)}$$

$$K_p \left[(V_{SG,P} - |V_{T,P}|) V_{SD,P} - \frac{V_{SD,P}^2}{2} \right] = 0$$

$$K_p \left[(V_{DD,P} - |V_{T,P}|) V_{SD,P} - \frac{V_{SD,P}^2}{2} \right] = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_{SD,P} = 0$ จาก $V_{OH} = V_{DD} - V_{SD}$ แล้ว $V_{OH} = V_{DD}$

หาค่า V_{OL} ; **Output Low Voltage**

ที่ $V_{in} = V_{DD}$ V

PMOS ; Cut off & NMOS ; LIN

$$I_{D,P}(\text{CUT-off}) = I_{D,N}(\text{LIN})$$

$$0 = K_n \left[(V_{GS,n} - V_{T,n}) V_{DS,n} - \frac{V_{DS,n}^2}{2} \right]$$

$$0 = K_n \left[(V_{DD} - V_{T,n}) V_{DS,n} - \frac{V_{DS,n}^2}{2} \right]$$

$V_{DS,n} = 0$; $V_{OL} = 0$

หาค่า V_M ; **Midpoint Voltage** หรือ V_I

NMOS ; Sat & PMOS ; Sat

$$\frac{K_n}{2} (V_{GS,n} - V_{T,n})^2 = \frac{K_p}{2} (V_{SG,p} - |V_{T,P}|)^2$$

$$\frac{K_n}{2} (V_M - V_{T,n})^2 = \frac{K_p}{2} (V_{DD} - V_M - |V_{T,P}|)^2$$

$$V_M = \frac{V_{DD} - |V_{T,P}| + V_{T,N} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}} \tag{2.5}$$


Critical Points	NMOS	PMOS
V_{OH}	Cut Off	Linear
V_{IL}	Sat	Linear
V_M	Sat	Sat
V_{IH}	Linear	Sat
V_{OL}	Linear	Cut Off

ตารางที่ 2.2 สภาวะการทำงานของ MOS แต่ละตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.8 การออกแบบการตอบสนองทางเวลาของวงจร Inverter

Output ; High ไปสู่ Low



รูปที่ 2.29 การทำงานของCMOS เวลาแรงดัน Output จาก High ไปสู่ Low

$$I_{D,N} = I_{D,P}(\text{off}) - I_C$$

$$I_{D,N} = -C_L \frac{dV_{out}}{dt}$$

$$dt = \frac{-C_L dV_{out}}{I_{D,N}}$$

ที่ Vo เปลี่ยนแปลงจาก High ไป Low , NMOS เปลี่ยนจาก Sat ไป Linear

ดังนั้น

$$dt = \Delta t = t_2 - t_1 = \int_{t_1(V_{out}=v_1)}^{t_2(V_{out}=v_2)} dt = -C_L \int_{v_1}^{v_2} \frac{dV_{out}}{I_{D,N}}$$

$$\Delta t = -C_L \int_{v_1}^{V_{DD}-V_{T,n}} \frac{dV_{out}}{I_{D,N}(\text{sat})} - C_L \int_{V_{DD}-V_{T,n}}^{v_2} \frac{dV_{out}}{I_{D,N}(\text{Lin})}$$

$$I_{D,N}(\text{Lin}) = K_n \left[(V_{GS,n} - V_{T,n})V_{DS,n} - \frac{V_{DS,n}^2}{2} \right]$$

$$= K_n \left[(V_{DD} - V_{T,n})V_{OUT} - \frac{V_{OUT}^2}{2} \right]$$

$$I_{D,N}(\text{sat}) = \frac{K_n}{2} (V_{GS,n} - V_{T,n})^2 = \frac{K_n}{2} (V_{DD} - V_{T,n})^2$$

แทนค่า $I_{D,N}(\text{Lin})$ และ $I_{D,N}(\text{sat})$ ใน Δt

ได้ $\Delta t = \Delta t(\text{Lin}) + \Delta t(\text{Sat})$

$$= \frac{C_L}{K_n(V_{DD} - V_{T,n})} \ln \left(\frac{2V_{DD} - 2V_{T,n} - V_2}{V_2} \right) + \frac{2C_L(V_{T,n} + V_1 - V_{DD})}{K_n(V_{DD} - V_{T,n})^2}$$


t_f ; Output Fall Time

ระยะเวลาที่ แรงดันเอาต์พุตตกเราจะวัดที่ 90% ของ V_{OH} ไปถึง 10% ของ V_{OH}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แทนค่า $V1 = 0.9V_{OH} = 0.9V_{DD}$ และ $V2 = 0.1V_{OH} = 0.1V_{DD}$ ลงใน Δt

$$t_r = \frac{C_{iL}}{K_n(V_{DD} - V_{T,n})} \ln\left(\frac{1.9V_{DD} - 2V_{T,n}}{0.1V_{DD}}\right) + \frac{2C_L(V_{T,n} - 0.1V_{DD})}{K_n(V_{DD} - V_{T,n})^2} \quad (2.6)$$



รูปที่ 2.30 ลักษณะของ สัญญาณ Fall time

Output ; Low ไปสู่ High



รูปที่ 2.31 การทำงานของCMOS เวลาแรงดัน Output จาก Low ไปสู่ High

$$I_{D,P} = I_{D,N}(\text{off}) + I_C$$

$$I_{D,P} = C_L \frac{d}{dt} V_{out}$$

$$dt = \frac{C_L}{I_{D,P}} dV_{out}$$

ที่ V_o เปลี่ยนแปลงจาก Low ไป High , PMOS เปลี่ยนจาก Sat ไป Linear

ดังนั้น $dt = \Delta t = t_4 - t_3 = \int_{t_3(V_{out}=v_3)}^{t_4(V_{out}=v_4)} dt = - C_L \int_{V_3}^{V_4} \frac{dV_{out}}{I_{D,P}}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta t = \Delta t(\text{Sat}) + \Delta t(\text{Lin})$$

$$\Delta t = -C_L \int_{V_3}^{-V_{T,P}} \frac{dV_{out}}{I_{D,P}(\text{sat})} + C_L \int_{-V_{T,P}}^{V_4} \frac{dV_{out}}{I_{D,P}(\text{Lin})}$$

$$I_{D,P}(\text{Lin}) = K_P \left[(V_{SG,P} - |V_{T,P}|) V_{SD,P} - \frac{V_{SD,P}^2}{2} \right]$$

$$= K_P \left[(V_{DD} - |V_{T,P}|)(V_{DD} - V_{out}) - \frac{(V_{DD} - V_{out})^2}{2} \right]$$

$$I_{D,P}(\text{sat}) = \frac{K_P}{2} (V_{SG,P} - |V_{T,P}|)^2 = \frac{K_P}{2} (V_{DD} + V_{T,P})^2$$

แทนค่า $I_{D,P}(\text{Lin})$ และ $I_{D,P}(\text{sat})$ ใน Δt

ได้ $\Delta t = \Delta t(\text{Lin}) + \Delta t(\text{Sat})$


$$\Delta t = \frac{C_L}{K_P(V_{DD} - |V_{T,P}|)} \ln \left(\frac{V_{DD} - 2|V_{T,P}| + V_4}{V_{DD} - V_4} \right) - \frac{2C_L(-|V_{T,P}| + V_3)}{K_P(V_{DD} - |V_{T,P}|)^2}$$

t_r ; Output Rise Time

ระยะเวลาที่ แรงดันเอาต์พุตขึ้นเร็วจะวัดที่ 10% ของ V_{OH} ไปถึง 90% ของ V_{OH}

แทนค่า $V_4 = 0.9V_{OH} = 0.9V_{DD}$ และ $V_3 = 0.1V_{OH} = 0.1V_{DD}$ ลงใน Δt

$$t_r = \frac{C_L}{K_P(V_{DD} - |V_{T,P}|)} \ln \left(\frac{1.9V_{DD} - 2|V_{T,P}|}{0.1V_{DD}} \right) - \frac{2C_L(-|V_{T,P}| + 0.1V_{DD})}{K_P(V_{DD} - |V_{T,P}|)^2} \tag{2.7}$$




รูปที่ 2.32 ลักษณะของ สัญญาณ Rise time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ส่วนของวงจร (Data Extractor)

วงจร Data extractor จะทำหน้าที่ถอดข้อมูลจากสัญญาณที่มาจากตัวสัญญาณที่ส่งมาถูกมอดดูเลตแบบ ASK โดยมีอัตราการมอดดูเลตแบบ 100 % หรือ 10 %

การออกแบบวงจร Data Extractor ซึ่งประกอบด้วยวงจรรย่อยดังนี้



รูปที่ 2.33 Block Diagram วงจร Data Extractor

2.2.1 วงจร Envelope detector

วงจร Envelope detector ที่ใช้คือวงจร Diode envelope detector เป็นวงจรดีมอดดูเลตที่ถูกนำมาใช้งานมากที่สุด จากรูป คลื่น ASK จะถูกจ่ายให้กับวงจรเรียงกระแสแบบครึ่งคลื่น C จะถูกประจุจนถึงค่าคงที่ RC ที่เหมาะสมสัญญาณที่ทางออกจะได้กรอบของคลื่น ASK โดยมีแรงดันกระเพื่อมเล็กน้อย โดยที่ค่าคงที่ RC มีค่าประมาณ

$$RC = \frac{1}{2\pi f_m MAX}$$

โดยที่ f_m คือ ความถี่ของสัญญาณ modulating



รูปที่ 2.34 วงจร Diode Envelope Detector

การทำงานของวงจรอาศัยหลักการของคุณสมบัติที่ไม่เป็นเชิงเส้นของไดโอดโดยในที่นี้จะอธิบายคลื่นที่เข้ามาเป็นสัญญาณแบบ AM ซึ่งมีความคล้ายคลึงกับ ASK กระแสที่ผ่านไดโอดอาจถูก

พิจารณาได้ดังนี้ $i_D = I_0 + a_1 v + a_2 v^2$

โดยที่ $v = v_{AM} = v_{CP} \sin \omega_c t (1+m \sin \omega_m t)$

ดังนั้น $i_D = i_{OUT} = I_0 + a_1 V_{CP} \sin \omega_c t (1+m \sin \omega_m t) + a_2 [V_{CP} \sin \omega_c t (1+m \sin \omega_m t)]^2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สุดท้ายแล้วเราจะได้

$$\begin{aligned}
 I = I_0 + \frac{1}{2} a_2 V_{CP}^2 + \frac{1}{4} a_2 m^2 V_{CP}^2 + a_2 m V_{CP}^2 \cos w_M t + \frac{1}{4} a_2 m^2 V_{CP}^2 \cos 2w_M t + a_1 V_{CP} \cos w_C t \\
 + \frac{1}{2} a_1 V_{CP}^2 \cos 2w_C t + \frac{1}{4} a_2 m^2 V_{CP}^2 \cos 2w_C t + \frac{1}{2} a_1 m V_{CP} [\cos(w_C - w_M) t \cos(w_C + w_M) t] \\
 + \frac{1}{2} a_2 m V_{CP}^2 [\cos(2w_C - w_M) t - \cos(2w_C + w_M) t] + \frac{1}{8} a_2 m^2 V_{CP}^2 [\cos(2w_C - 2w_M) t \\
 - \cos(2w_C + 2w_M) t]
 \end{aligned}$$


จากสมการจะเห็นได้ว่าส่วนประกอบของ ID นั้นประกอบด้วย

1. DC component
2. สัญญาณ Modulating and Harmonic
3. สัญญาณ carrier + sideband
4. สัญญาณ ความถี่สูง

โดยที่สัญญาณความถี่สูง และ สัญญาณ carrier + sideband สามารถลดทอนได้โดย r_d, R, C ซึ่งต่อเป็นวงจร LPF ดังนั้นจะเหลือสัญญาณ Modulating, Harmonic และ DC component

2.2.2 วงจร Delay Time

วงจร Delay Time ทำหน้าที่เลื่อนเฟส v_{OUT} ที่ได้จากวงจร Diode Envelope Detector เพื่อนำไปป้อนให้กับวงจร Comparator with hysteresis วงจรเลื่อนเฟสสามารถทำได้ดังนี้




รูปที่ 2.35 สัญญาณ V_{in} และ V_{out} ที่ทำการ Delay เวลาออกไปสามารถคำนวณ V_0 ได้ดังนี้

$$V_0 = V_A (1 - e^{-t/RC})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 วงจร Comparator with Hysteresis



รูปที่ 2.36 วงจร Comparator with Hysteresis

จากภาพ ขา gate ของ M1 ต่อดึงกราด์ และ v_{in4} มีค่าเท่ากับ v_{ss} ซึ่งจะส่งผลทำให้ M1 และ M2 อยู่ในสถานะ ON และ OFF ตามลำดับ เนื่องจาก M2 อยู่ในสถานะ OFF ส่งผลทำให้ M4 และ M11 อยู่ในสถานะ OFF เช่นเดียวกัน ดังนั้นกระแสทั้งหมดในวงจรจะไหลผ่าน M1, M3 ทั้งหมด จากรูป M3 และ M10 ต่อเป็นวงจร Current Mirror ส่งผลทำให้ M10 อยู่ในสถานะ ON ดังนั้น $v_{out} = V_{DD}$ จากสมการ Current Mirror จะได้ว่า M10 พยายามทำให้เกิดกระแส

$$i_{10} = \frac{(W/L)_{10}}{(W/L)_3} \times i_3$$

แต่เนื่องจาก M2 อยู่ในสถานะ OFF จึงไม่มีกระแสไหลผ่าน M10 จากนั้นเพิ่ม v_{in4} ขึ้นเรื่อยๆ จนมีค่า $V_{DSAT} + V_T$ จะเริ่มมีกระแสไหลผ่าน M2 และ เมื่อเพิ่ม v_{in4} จนกระทั่งกระแสที่ไหลผ่าน M10 และ M2 ค่าเท่ากันจะทำให้ v_{out} เปลี่ยนสถานะจาก high เป็น low

$$i_{10} = \frac{(W/L)_{10}}{(W/L)_3} \times i_3$$

$$i_2 = i_{10}$$

$$i_3 = i_2 + i_1 \quad (i_1 = i_3)$$

$$i_3 = i_{10} + i_3$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 &= \frac{(W/L)_{10}}{(W/L)_3} \times i_3 + i_3 \\
 &= i_3 \times \left[\frac{(W/L)_{10}}{(W/L)_3} + 1 \right] \\
 i_3 &= \frac{i_5}{1 + [(W/L)_{10}/(W/L)_3]} = i_1 \\
 i_2 &= i_5 - i_1
 \end{aligned}$$

เราสามารถหาจุดเปลี่ยนแปลงของ v_{OUT} ได้โดยกำหนดให้เป็นจุด V_{TRP+}

โดย

$$\begin{aligned}
 V_{TRP+} &= v_{GS2} - v_{GS1} \\
 v_{GS1} &= \sqrt{\frac{2i_1}{\beta_1}} + V_{T1} \\
 v_{GS2} &= \sqrt{\frac{2i_2}{\beta_2}} + V_{T2}
 \end{aligned}$$


เมื่อ v_{OUT} เปลี่ยนจาก High จะทำให้กระแสส่วนใหญ่ไหลผ่าน M_4 และ M_2 ส่งผลทำให้ M_{11} อยู่ในสถานะ ON และ ดังนั้น M_3 และ M_{10}, M_1 และ อยู่ในสถานะ OFF ถ้าเราต้องการให้ v_{OUT} เปลี่ยนสถานะสามารถทำได้โดยลด v_{in4} จนกระทั่งกระแสที่ไหลผ่าน M_1 เท่ากับ M_{11} ($i_1 = i_{11}$) โดยกำหนดให้เป็นจุด V_{TRP-} เราสามารถประมาณได้ว่า

$$\begin{aligned}
 i_{11} &= \frac{(W/L)_{11}}{(W/L)_4} \times i_4 \\
 i_1 &= i_{11} \\
 i_5 &= i_2 + i_1, (i_2 = i_4) \\
 &= \frac{(W/L)_{11}}{(W/L)_4} \times i_4 + i_4 \\
 i_4 &= \frac{i_5}{1 + [(W/L)_{11}/(W/L)_4]} = i_2 \\
 i_1 &= i_5 - i_2
 \end{aligned}$$

เราสามารถหาจุด V_{TRP-} ได้ดังนี้

$$V_{TRP-} = v_{GS2} - v_{GS1}$$

2.2.4 วงจร Bandgap Reference



รูปที่ 2.37 วงจร Bandgap Reference

วงจรถ่าย Bandgap Reference ทำหน้าที่เป็นแหล่งจ่ายแรงดันและกระแสอ้างอิงให้กับวงจรถ่ายต่างๆที่ต้องการแรงดันและกระแสที่คงที่ สามารถหา I_{out1} ได้ดังนี้

$$V_{GSM15} + V_{EB1} - V_{EB2} - V_{GSM16} - I_{out1} \times R_1 - V_{GS2} = 0$$

$$V_{GSM15} + V_T \ln \frac{I_{C1}}{I_{S1}} - V_T \ln \frac{I_{C2}}{I_{S2}} - V_{GSM16} - V_{GS2} = I_{out1} \times R_1$$

$$V_T \ln \left(\frac{I_{C1}}{I_{S1}} \times \frac{I_{S2}}{I_{C2}} \right) + (V_{GSM15} - V_{GSM16}) = I_{out1} \times R_1$$

ให้ $I_{in} = I_{out1}$ ดังนั้น $I_{C1} = I_{C2}$ และ $I_{S2} = n I_{S1}$

$$I_{out1} = [V_T \ln(n) + (V_{GSM15} - V_{GSM16})] / R_1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 การคำนวณวงจรส่วนสร้างสัญญาณนาฬิกา (Clock Recovery)

2.3.1 การคำนวณวงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK

การออกแบบอัตราส่วน ของ $\frac{S3}{S1}$; $\frac{S6}{S4}$ ของวงจร Schmitt Trigger Circuit

โดย กำหนดจากสมการ

$$V^+ = \frac{V_{DD} + V_{T1} \sqrt{\frac{S1}{S3}}}{1 + \sqrt{\frac{S1}{S3}}} \quad \text{จาก (2.2)} \quad V^- = \frac{(V_{DD} - |V_{T4}|) \sqrt{\frac{S4}{S6}}}{1 + \sqrt{\frac{S4}{S6}}} \quad \text{จาก (2.3)}$$

$$\frac{S3}{S1} = \left[\frac{V^+ - V_{T1}}{V_{DD} - V^+} \right]^2 \quad \text{จาก (2.1)} \quad \frac{S6}{S4} = \left[\frac{V_{DD} - V^- - |V_{T4}|}{V^-} \right]^2 \quad \text{จาก (2.4)}$$

<p>ที่ $V^+ = 3 \text{ V}$ $S3 = 69.4 S1$</p>	<p>ที่ $V^- = 0.2 \text{ V}$ $S6 = 156.25 S4$</p>
<p>ที่ $V^+ = 2.8 \text{ V}$ $S3 = 21.16 S1$</p>	<p>ที่ $V^- = 0.4 \text{ V}$ $S6 = 33.06 S4$</p>
<p>*ที่ $V^+ = 2.6 \text{ V}$ $S3 = 9 S1$</p>	<p>*ที่ $V^- = 0.6 \text{ V}$ $S6 = 12.25 S4$</p>
<p>*ที่ $V^+ = 2.4 \text{ V}$ $S3 = 4.45 S1$</p>	<p>*ที่ $V^- = 0.8 \text{ V}$ $S6 = 5.65 S4$</p>
<p>*ที่ $V^+ = 2.2 \text{ V}*****$ $S3 = 2.4 S1$</p>	<p>*ที่ $V^- = 1.0 \text{ V}$ $S6 = 2.9 S4$</p>
<p>*ที่ $V^+ = 2 \text{ V}$ $S3 = 1.33 S1$</p>	<p>*ที่ $V^- = 1.2 \text{ V}*****$ $S6 = 1.56 S4$</p>
<p>ที่ $V^+ = 1.8 \text{ V}$ $S3 = 0.75 S1$</p>	<p>ที่ $V^- = 1.4 \text{ V}$ $S6 = 0.86 S4$</p>

ตารางที่ 2.3 ตารางการออกแบบ

ออกแบบให้ L ทุกตัว เป็น 0.5 um

$$W1 = 0.6 \text{ um} \text{ และ } W4 = 1 \text{ um}$$


ดังนั้นปรับ $W3$ และ $W6$ ได้ตามสูตร $S3 = 2.4 S1$ และ $S6 = 1.56 S4$

$$\text{คือ } W3 = 1.44 \text{ um} \approx 1.5 \text{ um} \text{ และ } W6 = 1.56 \text{ um} \approx 1.5 \text{ um}$$

$$W2 = 0.6 \text{ um} \text{ และ } W5 = 1 \text{ um}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการออกแบบค่าต่าง ๆ ได้วงจรมีดังรูป



รูปที่ 2.38 วงจร Schmitt Trigger Circuit ที่แทนค่าต่างๆ

เหตุที่เลือก $W3 = 2.4 W1$ และ $W6 = 1.55 W4$ *****

จะได้ $V_H = V^+ - V^- = 2.2 - 1.2 = 1.0 V$ สามารถมีช่วงที่ กำจัดสัญญาณรบกวนได้ 1.0 V การกำหนด $V+$ มีช่วงที่ต้องพิจารณาคือ ก่อนที่ V_{in} มีค่าถึง V^+ , M4 ต้องยัง on อยู่ ดังนั้น $V+$ มีค่าได้สูงสุด $V_{DD} - V_{in} > |V_{TP}|$

$$3.3 - 0.6 > V_{in} ; V_{in} < 2.7$$

สรุป $V+$ ควรมีค่าน้อยกว่า 2.7 V *

และ การกำหนด $V-$ มีช่วงที่ต้องพิจารณาคือ ก่อนที่ V_{in} มีค่าถึง V^- , M1 ต้องยัง on อยู่ ดังนั้น $V-$ มีค่าได้ต่ำสุด $V_{in} > V_{TN}$

$$V_{in} > 0.5 V$$

สรุป $V-$ ควรมีค่ามากกว่า 0.5 V

และ เหตุที่เลือก $W3 = 2.4 W1$, $W6 = 1.55 W4$ คือเป็นค่าที่น้อยเมื่อเทียบกับค่าอื่นซึ่งเป็นการประหยัดพื้นที่ของ IC

จากการทดลอง $W4$, $W5$ ของ PMOS ควรมีค่ามากๆ และ $W1$, $W2$ ของ NMOS ควรมีค่าน้อยๆ ค่าที่คำนวณมาจะมีค่าที่ใกล้เคียงกับ การทดลองมาก โดยปรับค่า PMOS มีผลต่อค่า $V-$ เนื่องจากขณะที่ PMOS M5 เริ่ม ON แรงดันจะตกถ้า W มีค่ามากมีผลเปลี่ยนสถานะเร็วขึ้น จึงเลือก $W4$, $W5$ คือ 1 uM

ผลที่ได้เป็นไปแนวทางกับที่คำนวณ เลือก $S3/S1$ และ $S6/S4$ คือ $S3 = 2.4 S1$ และ $S6 = 1.56 S4$

$$\text{จากการคำนวณ } V_H = V^+ - V^- = 2.2 V - 1.2 V = 1.0 V$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการผลทลดลง $V_H = V^+ - V^- = 2.31V - 948mV = 1.36V$ (บทต่อไป)

2.3.2 การคำนวณส่วน Inverter

เราจะออกแบบให้ขั้วเวลาที่ ต่อโหลด $C = 1pF$ ค่า **Rise Time** และ **Fall Time** มีค่าไม่เกิน 3 ns เพื่อคำนวณหา W/L ของ NMOS และ PMOS ที่เหมาะสม โดยแทนค่าลงใน

$$t_r = \frac{C_L}{K_p(V_{DD} - |V_{T,p}|)} \ln\left(\frac{1.9V_{DD} - 2|V_{T,p}|}{0.1V_{DD}}\right) - \frac{2C_L(-|V_{T,p}| + 0.1V_{DD})}{K_p(V_{DD} - |V_{T,p}|)^2} \quad \text{จาก(2.7)}$$

แทน $C_L = 1pF$, $K'_p = 60 \mu A/V^2$, $V_{DD} = 3.3V$, $V_{T,p} = -0.6V$, $t_r = 3ns$

$$t_r = \frac{C_L}{K'_p Sp(V_{DD} - |V_{T,p}|)} \ln\left(\frac{1.9V_{DD} - 2|V_{T,p}|}{0.1V_{DD}}\right) - \frac{2C_L(-|V_{T,p}| + 0.1V_{DD})}{K'_p Sp(V_{DD} - |V_{T,p}|)^2}$$

$$3n = \frac{1p}{60\mu Sp(3.3 - |-0.6|)} \ln\left(\frac{1.9(3.3) - 2|-0.6|}{0.1(3.3)}\right) - \frac{2(1p)(-|-0.6| + 0.1(3.3))}{60\mu Sp(3.3 - |-0.6|)^2}$$

$$3 = \frac{18.1}{Sp}$$

$$Sp = 6.03$$

และจาก **Fall Time**

$$t_f = \frac{C_L}{K_n(V_{DD} - V_{T,n})} \ln\left(\frac{1.9V_{DD} - 2V_{T,n}}{0.1V_{DD}}\right) + \frac{2C_L(V_{T,n} - 0.1V_{DD})}{K_n(V_{DD} - V_{T,n})^2} \quad \text{จาก(2.6)}$$

แทน $C_L = 1pF$, $K'_n = 175 \mu A/V^2$, $V_{DD} = 3.3V$, $V_{T,n} = 0.5V$, $t_f = 3ns$

$$3n = \frac{1p}{175\mu Sn(3.3 - 0.5)} \ln\left(\frac{1.9(3.3) - 2(0.5)}{0.1(3.3)}\right) + \frac{2(1p)(0.5 - 0.1(3.3))}{175\mu Sn(3.3 - 0.5)^2}$$

$$3 = \frac{5.9}{Sn}$$

$$Sn = 1.97$$

จากการใช้วงจร CMOS inverter ถ้าต่อโหลด $C = 1pF$ ถ้าใช้ W ของ PMOS 8 μF และ W ของ NMOS 3 μF **Rise Time** มีค่า 3.14 ns **Fall Time** มีค่า 1.8 ns โดยการเพิ่มค่า W_p และ W_n ($L = 0.5 \mu M$), มีผลในการลดค่า **Rise Time** **Fall Time** ดังนั้นต้องการจับโหลดที่เรา mong เป็น C ค่ามาก ก็สามารถปรับที่ค่า Sp และ Sn ได้ จากค่า Sp และ Sn ที่กำหนด สามารถมาคำนวณหาค่า threshold voltages V^+ ได้

โดย แทนไปที่สูตร V_M ซึ่งจะได้ค่าแรงดันขั้วเวลาที่เปลี่ยนสภาวะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_M = \frac{V_{DD} - |V_{T,P}| + V_{T,N} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}} \quad \text{จาก (2.5)}$$


$$V_M = \frac{3.3 - |-0.6| + 0.5 \sqrt{\frac{3(175)}{8(60)}}}{1 + \sqrt{\frac{3(175)}{8(60)}}}$$

$$V_M = 1.57 \text{ V}$$

ดังนั้น inverter นี้สามารถเปลี่ยนสถานะได้ที่ 1.57 V

จากการทดลอง inverter นี้เปลี่ยนสถานะที่ 1.58 V (บทย่อไป)

2.3.3 การคำนวณวงจร Relaxation Oscillator



รูปที่ 2.39 วงจร Relaxation Oscillators

เนื่องจากในการออกแบบกำหนดให้ขนาดของ M8-M11 มีขนาดที่เท่ากัน ดังนั้นจุด V_M จะต้องคำนวณหาใหม่ดังนี้

$$V_M = \frac{V_{DD} - |V_{T,P}| + V_{T,N} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}}$$

$$V_M = \frac{3.3 - 0.6 + 0.5 \sqrt{\frac{175 \times 10^{-6} \times 10}{60 \times 10^{-6} \times 10}}}{1 + \sqrt{\frac{175 \times 10^{-6} \times 10}{60 \times 10^{-6} \times 10}}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_M = 1.31 \text{ V}$$

ต่อไปเป็นการคำนวณหาค่า R และ C ในวงจร Relaxation Oscillators ที่ความถี่ 13.56MHz จากสมการ

$$1 \text{ period} = 2 RC \ln \left[\frac{V_{DD} + V_{TRP}}{V_{TRP}} \right]$$


$$\frac{1}{13.56 \text{ MHz}} = 2RC \ln \left[\frac{3.3 + 1.31}{1.31} \right]$$

$$RC = 2.931 \times 10^{-8} \text{ sec}$$

กำหนดให้ C=1pF ดังนั้น R=29.31kΩ

2.4 การคำนวณวงจรData Extractor

2.4.1 การคำนวณวงจร Diode Envelope Detector




รูปที่ 2.40 วงจรDiode Envelope Detector

คลื่น ASK(10%หรือ100%)จะถูกจ่ายให้กับวงจรเรียงกระแสแบบครึ่งคลื่น C1 จะถูกประจุจนถึงค่าสูงสุดของคลื่นASK(10%หรือ100%)ทุกๆคาบคลื่น เนื่องวงจรData Extractor นำสัญญาณ ASK จากภายนอกเป็นไฟเลี้ยงวงจร ดังนั้น เพื่อให้วงจรData Extractor ยังสามารถDetectสัญญาณข้อมูลออกจากสัญญาณASK 100% ได้นั้นจะต้องคงไฟเลี้ยงวงจรไว้ในช่วงที่สัญญาณASK 100%มีข้อมูลเป็นสัญญาณระดับต่ำ(logic"0") ในการออกแบบสามารถคงไฟเลี้ยงไว้ได้ไม่เกินสัญญาณ logic"0" จำนวน 1 bit

เราสามารถแทนวงจรData Extractor เป็นCurrent Source ได้เนื่องจากวงจรData Extractor ถูกออกแบบให้มีกระแสไหลผ่าน M, เท่ากับ 0.98uA และส่วนลระดับแรงดัน 0.5uA แรงดันที่ทำให้วงจรData Extractor ยังสามารถให้ข้อมูลได้อย่างถูกต้องคือ 1.3 V (เนื่องจากสัญญาณ logic"0"ที่ให้กับวงจรComparator ที่out putของวงจรComparator จะเป็น logic"1"ซึ่งจะมีค่าเท่ากับแรงดันที่เลี้ยงวงจรคือ 1.3 ซึ่งวงจร Invertor ได้ออกแบบ $V_M=1.2 \text{ V}$ เพื่อให้ได้สัญญาณข้อมูลกลับมาเป็น logic"0" อีกครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.41 การคงแรงดันไฟเลี้ยงไว้ที่ 1.3V

การคำนวณสามารถได้ดังนี้

$$I_c = C \frac{d(v_2 - v_1)}{dt}$$

V_2

= แรงดันสัญญาณASK 100%ต่ำสุด - V_D

= $4 - 0.7 = 3.3 \text{ V}$


V_1

= แรงดันที่ต้องการ (1.3V) $t =$ ช่วงเวลาสัญญาณ 1 bit = $9.43 \mu\text{s}$

$$C = \frac{1.5 \times 10^{-6} \times 9.43 \times 10^{-6}}{(3.3 - 1.3)}$$

$$C = 7.1 \text{ pF}$$

2.4.2 การคำนวณออกแบบวงจร Delay Time



รูปที่ 2.42 ส่วนของวงจร Delay Time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เพื่อให้วงจรComparator สามารถเกิด Hysteresis ได้อย่างแน่นอนเมื่อทำการDelay สัญญาณ Vin- ไปแล้วต้องเกิดความแตกต่างของสัญญาณ Vin+ และ Vin- กำหนดให้เป็น

$$2 |V_{TRP}| = |V_{in+} - V_{in-}|$$

$$V_{in+} - V_{in-} = 2 \times 0.1$$


$$= 0.2 \text{ V}$$

ซึ่งแสดงได้ดังรูปที่



ดังนี้

จากรูปที่ จะเห็นว่าเกิดความแตกต่างมากที่สุดที่เวลาเท่ากับ 2us ดังนั้นสามารถหาRonและC₂ ได้



รูปที่ 2.44 แสดงส่วนของวงจรที่ใช้ในการ Delay สัญญาณ Vin

จาก $V_o = V_A (1 - e^{-t/RC})$

$$V_o = V_A (1 - e^{-t/RC})$$

$$0.345 = 0.545 (1 - e^{-t/RC})$$

$$e^{-t/RC} = 1 - \frac{0.345}{0.545}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$e^{-t/RC} = 0.367$$

$$\frac{t}{RC} = 1$$

$$1.5 \times 10^{-6} = RC$$

$$RC = 1.50 \times 10^{-6} \text{ S}$$

ให้ $C_2 = 5 \text{ pF}$ ดังนั้น $R_{on} = 300 \text{ k}\Omega$

$$\text{จาก } R_{on} = \frac{1}{K'_N S (V_{GS} - V_T)}$$


$$R_{on} = \frac{1}{K'_N S_{10} (|V_{GS}| - |V_{TP}|)}$$

$$S_{10,11} = \frac{1}{K'_p R_{on} (|V_{GS}| - |V_{TP}|)} \quad V_{GS} = V_{AVG} V_{in}$$

$$= \frac{1}{60 \times 10^{-6} \times 300 \times 10^3 \times (2.66 - 0.6)}$$

$$= \frac{1}{37}$$

2.4.3 การคำนวณออกแบบวงจร Comparator with Hysteresis



รูปที่ 2.45 รูปสัญญาณ ASK(10%) ที่ระดับต่ำสุดที่วงจร Data Extractor สามารถทำงานได้

ในการออกแบบกำหนดให้วงจรสามารถทำงานได้ที่สัญญาณ ASK(10%) มีระดับสัญญาณตั้งแต่ 4V-8V โดยมีค่า $t_r = 2 \mu\text{s}$ $t_f = 2 \mu\text{s}$ frequency = 53 kHz (106 kbit/S)

จากรูปที่ 2.45 จะเห็นได้ว่า logic '1' มีค่าเท่ากับ 3V และ logic '0' มีค่าเท่ากับ 2.45 V ดังนั้นจุด

Upper Trip Point และ Lower Trip Point สามารถมีค่าได้เท่ากับ $|V_{TRP+}| \leq 0.55 \text{ V}$ ในการออกแบบ

กำหนดให้จุด $|V_{TRP+}| = 0.2 \text{ V}$

แสดงการคำนวณหา Positive Feedback Factor (x) และ $(\frac{W}{l})$ ของ $M_1, M_2, M_3, M_4, M_5, M_6$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ให้ } \left(\frac{W}{L}\right) = S$$

$$V_{\text{TRP}^+} = V_{\text{GS2}} - V_{\text{GS1}}$$

$$V_{\text{TRP}^+} = \sqrt{\frac{2i_{D2}}{K'_N S_2}} + V_{T2} - \sqrt{\frac{2i_{D1}}{K'_N S_1}} - V_{T1}, V_{T1} = V_{T2}$$

$$V_{\text{TRP}^+} = \sqrt{\frac{2i_{D2}}{K'_N S_2}} - \sqrt{\frac{2i_{D1}}{K'_N S_1}}$$

$$V_{\text{TRP}^+} = \sqrt{\frac{2xi_{D1}}{K'_N S_1}} - \sqrt{\frac{2i_{D1}}{K'_N S_1}}, S_1 = S_2 \text{ และ } i_{D2} = x i_{D1}$$

$x = \text{Positive Feedback Factor}$

$$V_{\text{TRP}^+} = \sqrt{\frac{2i_{D1}}{K'_N S_1}} (\sqrt{x} - 1)$$

$$(\sqrt{x} - 1) = V_{\text{TRP}^+} \sqrt{\frac{K'_N S_1}{2i_{D1}}}$$

กำหนดให้ $i_{D1} = 0.1 \mu\text{A}$, $S_1 = 0.45$

$$(\sqrt{x} - 1) = 0.1 \sqrt{\frac{175 \times 10^{-6} \times 0.45}{2 \times 0.1 \times 10^{-6}}}$$

$$(\sqrt{x} - 1) = 2$$

$$x = 3$$

$$\text{จาก } S_{5,6} = x S_{3,4}$$

$$\therefore S_{5,6} = 9 S_{3,4}$$

$$\text{เลือก } S_{3,4} = 2 \quad \therefore S_{5,6} = 18$$

$$\text{ดังนั้นกระแสที่ไหลผ่าน } M_7 = 9 \times 0.1 \mu\text{A} + 0.1 \mu\text{A} = 1 \mu\text{A}$$

แสดงการคำนวณหา $\left(\frac{W}{L}\right)$ ของ M_7

กำหนดให้ $S_7 = 2$ เนื่องจากกระแสไบอัส (bias) มีค่าเท่ากับ $0.5 \mu\text{A}$ ซึ่งมีค่าใกล้เคียงกับกระแสที่ไหลผ่าน M_7 หลังจากนั้นนำไปหา $V_{\text{DS(SAT)}}$ ของ M_7 เพื่อนำไปหา $V_{\text{in(min)}}$ ถ้ามีค่าน้อยกว่า $V_{\text{in}} (4 \leq V_{\text{in}} \leq 8 \text{ V})$ ที่กำหนดในวงจรก็สามารถใช้ได้

$$\text{จาก } S_7 = \frac{2I_7}{K'_N (V_{\text{DS(SAT)}})^2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{DS(SAT)} = \sqrt{\frac{2I_7}{K'_N S_7}}$$

$$V_{DS(SAT)} = \sqrt{\frac{2 \times 4.9 \times 10^{-6}}{175 \times 10^{-6} \times 2}}$$

$$= 0.17 \text{ V}$$

จาก $V_{in(min)} = V_{SS} + \sqrt{\frac{I_7}{\beta_1}} + V_{T1(max)} + V_{DS7(SAT)}$

$$V_{in(min)} = V_{SS} + \sqrt{\frac{I_7}{\beta_1}} + V_{T1(max)} + V_{DS7(SAT)}$$

$$= 0 + \sqrt{\frac{4.9 \times 10^{-6}}{175 \times 10^{-6} \times 2}} + 0.64 + 0.17$$

$$= 0.93 \text{ V}$$

เนื่องจาก $V_{in} (4 \leq V_{in} \leq 8V)$ ดังนั้น $S_7=2$ สามารถใช้ได้

แสดงการคำนวณหา $(\frac{W}{L})$ ของ M_8, M_9

เนื่องจากต้องการให้เกิดความสมดุลทาง DC ดังนั้น $I_8 = I_9$

$$V_{GS4} = V_{GS8}$$

$$\sqrt{\frac{2I_{D4}}{K'_p S_4}} + |V_{T4}| = \sqrt{\frac{2I_{D8}}{K'_p S_8}} + |V_{T8}|$$

$$\frac{I_{D4}}{S_4} = \frac{I_8}{S_8}$$

กำหนดให้ $I_8 = 0.9 \text{ uA} (I_8 = I_9)$

$$S_8 = \frac{I_{D8} S_4}{I_{D4}}$$

$$= \frac{0.9 \times 10^{-6} \times 2}{0.1 \times 10^{-6}}$$

$$= 18$$

$$V_{GS7} = V_{GS9}$$

$$\sqrt{\frac{2I_{D7}}{K'_N S_7}} + |V_{T7}| = \sqrt{\frac{2I_{D9}}{K'_N S_9}} + |V_{T9}|$$

$$\frac{I_{D7}}{S_7} = \frac{I_{D9}}{S_9}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_9 = \frac{I_{D9}S_7}{I_{D7}} = \frac{4.9 \times 10^{-6} \times 2}{4.9 \times 10^{-6}} = 2$$


สรุปขนาด $\frac{W}{L}$ M1-M11

MOS	$\frac{W}{L}$	W(um)	L(um)
M1,M2	0.5	1	2
M3,M4	2	2	1
M5,M6	18	18	1
M7	2	10	5
M8	18	18	1
M9	2	10	5
M10,M11	1/40	1	40

ตารางที่ 2.4 สรุป W/L ที่ใช้ในวงจร Comparator with Hysteresis

2.4.4 การกำหนดวงจร Inverter


เนื่องจากข้อมูลที่ได้จากวงจร Comparator จะมีระดับเท่ากับ $3.3 \leq V_{out} \leq 3.3$ V ดังนั้นจึงเพิ่มวงจร Inverter ทางด้าน OUTPUT ขึ้นอีก 1 วงจร



รูปที่ 2.46 แสดงวงจร Inverter ทางด้าน OUTPUT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงการออกแบบวงจรInverter ที่มี $V_M = 1.3 \text{ V}$ โดยมีค่าRise , Fall Time $\leq 1.5 \mu\text{s}$ ที่ $C_{load} = 1 \text{ pF}$



รูปที่ 2.47 วงจรInverter

แสดงการออกแบบ M13 จากค่าRise Time= 1.5us



รูปที่ 2.48 แสดงการทำงานของ M13 เมื่อ Vin เปลี่ยนจาก High ---> Low


$$\begin{aligned} \text{Rise Time} &= \frac{-2C_L(V_{TP} + 0.1V_{DD})}{K_P(V_{DD} + V_{TP})^2} + \frac{C_L}{K_P(V_{DD} + V_{TP})} \ln\left(\frac{1.9V_{DD} + 2V_{TP}}{0.1V_{DD}}\right) \\ 1.5 \times 10^{-6} &= \frac{-2 \times 10^{-12}(-0.6 + 0.1 \times 3.3)}{K_P(3.3 - 0.6)^2} + \frac{10^{-12}}{K_P(3.3 - 0.6)} \ln\left(\frac{1.9 \times 3.3 - 2 \times 0.6}{0.1 \times 3.3}\right) \\ 1.5 \times 10^{-6} &= \frac{7.41 \times 10^{-14}}{K_P} + \frac{1.01 \times 10^{-12}}{K_P} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$K_p = \frac{1.1 \times 10^{-12}}{1.5 \times 10^{-6}} = 7.24 \times 10^{-7}$$

$$S_{13} = \frac{7.24 \times 10^{-7}}{60 \times 10^{-6}} = 0.012$$

แสดงการออกแบบ M14 จากค่า Fall Time = 1.5 us



รูปที่ 2.49 แสดงการทำงานของ M14 เมื่อ Vin เปลี่ยนจาก Low ---> High

$$\text{Fall Time} = \frac{C_L}{K_N (V_{DD} - V_{TN})} \ln \left(\frac{1.9V_{DD} - 2V_{TN}}{0.1V_{DD}} \right) + \frac{2C_L (V_{TN} - 0.1V_{DD})}{K_N (V_{DD} - V_{TN})^2}$$

$$1.5 \times 10^{-6} = \frac{10^{-12}}{K_N (3.3 - 0.5)^2} \ln \left(\frac{1.9 \times 3.3 - 2 \times 0.5}{0.1 \times 3.3} \right) + \frac{2 \times 10^{-12} (0.5 + 0.1 \times 3.3)}{K_N (3.3 - 0.5)^2}$$

$$1.5 \times 10^{-6} = \frac{3.53 \times 10^{-13}}{K_N} + \frac{2.12 \times 10^{-13}}{K_N}$$

$$K_N = \frac{5.65 \times 10^{-13}}{1.5 \times 10^{-6}} = 3.76 \times 10^{-7}$$

$$S_{14} = \frac{3.76 \times 10^{-7}}{175 \times 10^{-6}} = 2.15 \times 10^{-13}$$

จากการคำนวณข้างต้นจะเห็นว่า S_{13} และ S_{14} มีขนาดเล็กมากเมื่อพิจารณาสมการ Rise, Fall

Time $\propto \frac{1}{S}$ ดังนั้นถ้าเลือกขนาด S_{13} และ $S_{14} > 1$ ค่า Rise, Fal Time จะมีค่าน้อยกว่าที่ต้องการ

ในการเลือกขนาด S_{13} และ S_{14} จะหาโดยใช้เงื่อนไขที่ 2 คือ จุด $V_M = 1.3$ V จากสมการ

$$V_M = \frac{V_{DD} - |V_{T,P}| + V_{T,N} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}}$$

$$1.3 = \frac{3.3 - 0.6 + 0.5 \sqrt{175 \times 10^{-6} S_{13} / 60 \times 10^{-6} S_{14}}}{1 + \sqrt{175 \times 10^{-6} S_{13} / 60 \times 10^{-6} S_{14}}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Bandgap Reference ที่ต้องการออกแบบจะทำหน้าเป็นกระแสอ้างอิงให้กับวงจร Comparator with Hysteresis โดยกำหนดให้กระแสให้ $I_{out1} = 0.5\mu A$ ดังนั้นสามารถหาค่า R_1 ได้ดังนี้

$$\begin{aligned} R_1 &= [V_T \ln(n) + (V_{GSM15} - V_{GSM16})] / I_{out1} \\ &= \frac{25.7 \times 10^{-3} \ln 2}{0.5 \times 10^{-6}}, \text{ ให้ } n=2 \end{aligned}$$

$$\text{ถ้า } \left(\frac{W}{L}\right)_{15} = \left(\frac{W}{L}\right)_{16} \text{ ดังนั้น } V_{GSM15} - V_{GSM16} = 0$$

$$R_1 = 35628 \Omega$$

เนื่องจาก $I_{in} = I_{out} = I_{bias} = I_{0.5\mu A} = 0.5\mu A$ ดังนั้น $S_{17} - S_{26} = 1$

สรุปการออกแบบ M15-M26

MOS	W(um)	L(um)
M15	5	5
M16	5	5
M17-M26	5	5


ตารางที่ 2.6 สรุป W/L ที่ใช้ในวงจร Bandgap Reference

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3 ผลการทดลอง


3.1 ผลการทดลองส่วนสร้างสัญญาณนาฬิกา (Clock Recovery) จาก Schematic

3.1.1 สัญญาณที่ได้จากวงจรสร้างสัญญาณ ASK



รูปที่ 3.1 วงจรสร้างสัญญาณ ASK

วงจรจะสร้างสัญญาณ ASK ขนาดต่างๆเพื่อใช้ในวงจร ซึ่งลักษณะของสัญญาณที่ได้เหมือนกับต่อกับส่วน กราฟว่า กับขดลวดซึ่งสัญญาณที่แสดงนี้ คือ ASK 100% $V_{in} = 4.3\text{ V}$ และ 7.5 V ASK 10% $V_{inp} = 4.3\text{ V}$ และ 7.5 V




รูปที่ 3.2 สัญญาณ ที่ใช้เป็นอินพุต ASK 100 %

ที่ $V_{in} = 4.3\text{ V}$ แรงดันคร่อมไดโอด 0.69 V และที่ $V_{in} = 7.5\text{ V}$ แรงดันคร่อมไดโอด 0.72 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


คั้งนั้นแรงดันที่เข้าสู่ วงจรส่วนสร้างสัญญาณนาฬิกา คือ 3.6 V และ 6.78 V



รูปที่ 3.3 สัญญาณ ที่ใช้เป็นอินพุต ASK 10 %


สัญญาณเมื่อป้อน $V_{in\ high} = 4.3\text{ V}$, $V_{in\ low} = 3.5\text{ V}$ และ $V_{in\ high} = 7.5\text{ V}$, $V_{in\ low} = 6.1\text{ V}$
แรงดันเข้าสู่ วงจรส่วนสร้างสัญญาณนาฬิกา $V_{in\ high} = 3.6\text{ V}$, $V_{in\ low} = 2.8\text{ V}$ และ $V_{in\ high} = 6.8\text{ V}$
 $V_{in\ low} = 5.4\text{ V}$

3.1.2 จากวงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4 วงจร Schmitt Trigger Circuit ที่ทำการวิเคราะห์



รูปที่ 3.5 แสดงผลการทดลองเปลี่ยนค่าอัตราส่วน S3/S1 และ S6/S4


<p>V+ = 2.2 V</p> <p>S3= 2.4 S1</p> <p>W1=0.6um</p> <p>W3 = 0.6x2.4 = 1.45 um</p> <p>จากการทดลอง V+ = 2.29 V</p> <p>โดยเพิ่ม Vin จาก 0 ถึง 6</p>	<p>V+ = 2.4 V</p> <p>S3= 4.45 S1</p> <p>W1=0.6uM</p> <p>W3 = 0.6x4.45 = 2.65 um</p> <p>จากการทดลอง V+ = 2.48 V</p> <p>โดยเพิ่ม Vin จาก 0 ถึง 6</p>	<p>V+ = 2.6 V</p> <p>S3= 9S1</p> <p>W1=0.6uM</p> <p>W3 = 0.6x9 = 5.4 um</p> <p>จากการทดลอง V+ = 2.63V</p> <p>โดยเพิ่ม Vin จาก 0 ถึง 6</p>
<p>V- = 1.2 V</p> <p>S6= 1.56S4</p> <p>W4=1.0uM</p> <p>W6 = 1.0x1.56 = 1.55 um</p> <p>จากการทดลอง V- = 954 mV</p> <p>โดยลด Vin จาก 6 ถึง 0</p>	<p>V- = 1.0 V</p> <p>S6= 2.9S4</p> <p>W4=1.0uM</p> <p>W6 = 1.0x2.9 = 2.9 um</p> <p>จากการทดลอง V- = 780 mV</p> <p>โดยลด Vin จาก 6 ถึง 0</p>	<p>V- = 0.8 V</p> <p>S6= 5.6 S4</p> <p>W4=1.0uM</p> <p>W6 = 1.0x5.6 = 5.6um</p> <p>จากการทดลอง V- = 642 mV</p> <p>โดยลด Vin จาก 6 ถึง 0</p>

ตารางที่ 3.1 แสดงผลจากการเปลี่ยนแปลงอัตราส่วนของ MOS แต่ละค่า

กำหนด L=0.5 um ขณะปรับ $\frac{S3}{S1}$ (V+) ให้ S6=1.56 S4 และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขณะปรับ $\frac{S6}{S4}$ (V-) ให้ $S3=2.4 S1$




รูปที่ 3.6 แสดงผลเมื่อป้อนสัญญาณ Sin wave ทดสอบผ่านจุด threshold เมื่อมี V_{in} มีค่าแรงดันเพิ่มขึ้นถึงค่า 2.339 V แรงดัน V_{out} จะตกลง แสดงว่าแรงดันมีค่าถึงจุด $V+$ แล้วที่ 2.339 V



รูปที่ 3.7 แสดงการฮิสเตอร์ริซิสของวงจร

เมื่อป้อนค่า V_{in} จาก 0 V ถึง 6 V และ จาก 6V ถึง 0 V นำรูปสัญญาณมารวมกันเพื่อแสดงจุดปฏิบัติการ $V+$ และ $V-$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 แสดงผลเมื่อป้อนสัญญาณ Sin wave ผ่านจุด threshold $V+$ และ $V-$


ป้อนสัญญาณ Sin wave ขนาด 6 V เมื่อสัญญาณ อินพุต มีค่าเพิ่มขึ้นถึง $V+$ สัญญาณเอาต์พุต จะตกลง จากกราฟสัญญาณเอาต์พุตตกลงที่ $V_{in} = 2.31\text{ V}$ และ เมื่อสัญญาณ อินพุตมีค่าลดลงถึง $V-$ สัญญาณเอาต์พุตจะยกขึ้น จากกราฟสัญญาณเอาต์พุต ยกขึ้นที่ $V_{in} = 947\text{ mV}$

3.1.3 สัญญาณที่ได้จากวงจร Inverter



รูปที่ 3.9 วงจร inverter ที่ใช้วิเคราะห์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.10 แสดงกราฟแสดงจุด threshold ของวงจรถ่วง inverter

จากกราฟจุด threshold ของวงจรถ่วง inverter คือ 1.58 V โดยป้อนแรงดันขนาด 0-6 V

เข้าไปในวงจรถ่วง จากบทการคำนวณแทนค่า $\left(\frac{W}{L}\right)_P = \frac{8}{0.5} = 16$ และ $\left(\frac{W}{L}\right)_N = \frac{3}{0.5} = 6$ ลงในสูตร V_M จะได้จุด threshold ของวงจรถ่วง inverter คือ 1.57 V

rise time และ fall time ของส่วน inverter ซึ่งจะมีค่าน้อยขึ้นกับอัตราส่วน W/L ของ PMOS และ NMOS ของส่วน inverter ตามลำดับ คือถ้าอัตราส่วน PMOS มากค่า rise time จะมีค่าน้อย และถ้าอัตราส่วน PMOS น้อยค่า rise time จะมีค่ามาก ในทำนองเดียวกัน ถ้าอัตราส่วน NMOS มากค่า fall time จะมีค่าน้อย และถ้าอัตราส่วน NMOS น้อยค่า fall time จะมีค่ามาก ในทางปฏิบัติ อัตราส่วน ของ ทั้ง N,P ยิ่งมาก rise time และ fall time ยิ่งน้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 กราฟแสดง rise time และ fall time ของส่วน inverter ที่ $C_l = 1 \text{ pF}$

จากการป้อน V_{pulse} ซึ่งในวงจรนี้ใช้ $\left(\frac{W}{L}\right)_P = \frac{8}{0.5} = 16$ และ $\left(\frac{W}{L}\right)_N = \frac{3}{0.5} = 6$ ถ้าต่อ

โหลด 1 pF จะได้ rise time และ fall time ของส่วน inverter คือ 3.04 ns และ 1.8 ns ตามลำดับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




CLOCK RECOVERY CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.4 เมื่อป้อนสัญญาณ ASK 100% $V_{in} = 4.3\text{ V}$




รูปที่ 3.13 ASK100% $V_{in}=4.3\text{V}$ วัดจุด V_{out} , V_{final} , V_{sch} , V_{osbu} , ASK



รูปที่ 3.14 ASK100% $V_{in}=4.3\text{V}$ วัดที่จุด V_{os} , V_{sch} , p , n , V_{disch} , V_{en}


จากรูป 3.13 และ 3.14 เมื่อป้อน ASK100% สัญญาณเอาพุตที่ได้ (V_{final}) จะเกิดจากส่วน Oscillator (V_{osbu}) และ Schmitt Trigger (V_{sch}) โดยควบคุมส่วน Multiplexer ด้วยสัญญาณ p , n

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 ASK100% $V_{in}=4.3V$ ช่วงเข้าสู่ ASK หาย


กราฟแสดงการเกิดสัญญาณออสซิลเลต (V_{osbu}) ของวงจร Relaxation Oscillator ซึ่งจะทำงานเข้าไปช่วงเวลาหนึ่งพิจารณาจากกราฟเมื่อสัญญาณ ASK หายไปต้องใช้เวลาระยะหนึ่งจึงจะเกิดความถี่ 13.56 MHz ที่สร้างจากวงจร Relaxation Oscillator ผลเนื่องมาจาก ค่า RC ของวงจร Envelope Detector ที่มีค่ามาก ส่วนสัญญาณ Output จะเกิดจากวงจร Multiplexer ระหว่าง V_{sch} กับ V_{osbu} เกิดช่วงที่ไม่มีสัญญาณนาฬิกาเวลา 149 ns



รูปที่ 3.16 ASK100% $V_{in}=4.3V$ ช่วง ASK เริ่มมาอีกครั้ง

ช่วงสัญญาณ ASK เริ่มมาอีกครั้ง จะเป็นช่วงที่สัญญาณออสซิลเลต ยังคงค่าอยู่ จึงไม่ทำให้เกิดการสูญหายของ สัญญาณนาฬิกาที่เกิดจากวงจร Multiplexer ระหว่าง V_{sch} กับ V_{osbu}


เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.17 ASK 100% Vin=4.3V tos=75.25ns tsch=73.75ns

หรือ $f_{os} = 13.29 \text{ MHz}$, $f_{sch} = 13.56 \text{ MHz}$


3.1.5 เมื่อป้อนสัญญาณ ASK 100 % Vin = 7.5 V



รูปที่ 3.18 ASK100% Vin=7.5V


ปรับ Vin = 7.5 V สัญญาณมีลักษณะเช่นเดียวกับ ที่ Vin = 4.3V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.19 ASK 100% $V_{in}=7.5V$ การเริ่มทำงานของวงจร Relaxation Oscillator


เนื่องจากแรงดันที่เข้ามามีค่าเพิ่มขึ้น วงจร Relaxation Oscillator จึงเริ่มทำงานช้าไปกว่าเดิม เนื่องจากเสี้ยวเวลาในการ คายประจุของตัวเก็บประจุที่ต้องใช้เวลานานขึ้น โดยวงจร Inverter จะเริ่มทำงานเมื่อแรงดัน V_{en} ตกถึงค่า V_M



รูปที่ 3.20 ASK 100% $V_{in}=7.5V$ แสดงการไม่ทำงานของวงจรถอดสัญญาณนาฬิกาจากสัญญาณASK


เนื่องจากเข้าสู่ช่วงที่สัญญาณขาดหายไป วงจรถอดสัญญาณนาฬิกาจากสัญญาณ ASK จึงไม่ทำงาน โดย Inverter ในส่วนของวงจรควบคุม การ Oscillator และ Multiplexer เริ่มทำงานเมื่อแรงดันส่วนที่ผ่านวงจร Envelope Detector มีค่าลดลงถึงค่า V_M

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.21 100% Vin=7.5V ระยะสัญญาณนาฬิกาขาดช่วง

ที่ Vin = 7.5 V สัญญาณที่ขาดช่วง เป็นเวลา 330 ns เนื่องจากเสียเวลาในการคายประจุของตัวเก็บประจุ ที่ใช้เวลาดำเนินขึ้น




รูปที่ 3.22 ASK100% Vin=7.5V tos=75.23ns tsch=73.76ns


หรือ fos = 13.29 MHz , fsch = 13.56 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.6 เมื่อป้อนสัญญาณ ASK 10% $V_{in} = 4.3\text{ V}$




รูปที่ 3.23 ASK10% $V_{in}=4.3\text{V}$ วัดที่จุด ASK, Ven, p, n




รูปที่ 3.24 ASK10% $V_{in}=4.3\text{V}$ วัดที่จุด Vdsch, Vsch, Vos, Vout

ที่สัญญาณ ASK10% สัญญาณเอาพุต (Vout) ที่ได้จะออกมาจากส่วน Schmitt Trigger (Vsch) ส่วนวงจร Oscillator จะไม่ทำงาน (Vos) ควบคุมโดยการอ่านขอบสัญญาณสัญญาณ Ven และ p, n เป็นตัวควบคุม วงจร Relaxation Oscillator และ วงจร Multiplexer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.25 ASK 10% Vin p = 4.3 V, rise time= 3.3ns , fall time=3.2ns




รูปที่ 3.26 ASK 10% Vinp = 4.3V t = 73.75 ns หรือ f = 13.56 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.7 เมื่อป้อนสัญญาณ ASK 10% $V_{in} = 7.5\text{ V}$




รูปที่ 3.27 ASK 10% $V_{in} = 7.5\text{ V}$




รูปที่ 3.28 ASK 10% $V_{in} = 7.5\text{ V}$ rise time = 3.2ns , fall time = 3.16ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.29 ASK 10% Vimp=7.5V t=73.74ns หรือ f = 13.56 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DATA EXTRACTOR CIRCUIT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ผลการทดลองส่วนของวงจร Data Extractor จาก Schematic



รูปที่ 3.30 รูปวงจร data Extractor


3.2.1 สัญญาณASKที่ใช้ป้อนให้กับวงจรData Extractor



รูปที่ 3.31 รูปวงจรสร้างสัญญาณASK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--ระดับสัญญาณASK(10%) ที่ 4 v



รูปที่ 3.32 สัญญาณ ASK(10%) Vin และ V+ที่ 4 V


--ระดับสัญญาณASK(10%) ที่ 8 V



รูปที่ 3.33 สัญญาณ ASK(10%) Vin และ V+ที่ 8 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--ระดับสัญญาณASK(100%) ที่ 4 v



รูปที่ 3.34 สัญญาณ ASK(100%) Vin และ V+ที่ 4V

--ระดับสัญญาณASK(100%) ที่ 8 V




รูปที่ 3.35 สัญญาณ ASK(100%) Vin และ V+ที่ 8 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2.2 สัญญาณที่ได้จากวงจร Delay time

--ระดับสัญญาณASK(10%) ที่ 4V



รูปที่ 3.36 สัญญาณASK(10%) Vin+ และ Vin- ที่ 4V


--ระดับสัญญาณASK(10%) ที่ 8 V



รูปที่ 3.37 สัญญาณASK(10%) Vin+ และ Vin- ที่ 8 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--ระดับสัญญาณASK(100%) ที่ 4V



รูปที่ 3.38 สัญญาณASK(100%) Vin+และ Vin- ที่ 4 V

--ระดับสัญญาณASK(100%) ที่ 8 V




รูปที่ 3.39 สัญญาณASK(100%) Vin+และ Vin- ที่ 8 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2.3 สัญญาณที่ได้จากวงจร Comparator with Hysteresis และ วงจร Inverter ที่อุณหภูมิ 27°C

---ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 4V



รูปที่ 3.40 สัญญาณที่ Vin+, Vin-, Voutinverter, Vout


---ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 8 V



รูปที่ 3.41 สัญญาณที่ Vin+, Vin-, Vout-, Voutinverter, Vout


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

---ผลการถอดข้อมูลระดับสัญญาณASK(100%)ที่ 4V



รูปที่ 3.42 สัญญาณที่ Vin+, Vin-, Vout-, Voutinverter, Vout

---ผลการถอดข้อมูลระดับสัญญาณASK(100%)ที่ 8 V




รูปที่ 3.43 สัญญาณที่ Vin+, Vin-, Vout-, Voutinverter, Vout

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ที่อุณหภูมิ 0°C

--ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 4V



รูปที่ 3.44 สัญญาณที่ V_{in+} , V_{in-} , V_{out-} , V_{out}


--ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 8V



รูปที่ 3.45 สัญญาณที่ V_{in+} , V_{in-} , V_{out-} , V_{out}


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

---ผลการถอดข้อมูลระดับสัญญาณASK(100%)ที่ 4V



รูปที่ 3.46 สัญญาณที่ Vin+, Vin-, Vout-, Vout

---ผลการถอดข้อมูลระดับสัญญาณASK(100%) 8 V




รูปที่ 3.47 สัญญาณที่ Vin+, Vin-, Vout-, Vout

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ที่อุณหภูมิ 50°C

---ผลการถอดข้อมูลระดับสัญญาณASK(10%) 4 V



รูปที่ 3.48 สัญญาณที่ V_{in+} , V_{in-} , V_{out-} , V_{out}


---ผลการถอดข้อมูลระดับสัญญาณASK(10%) 8 V



รูปที่ 3.49 สัญญาณที่ V_{in+} , V_{in-} , V_{out-} , V_{out}


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--ผลการถอดข้อมูลระดับสัญญาณASK(100%) 4 V



รูปที่ 3.50 สัญญาณที่ Vin+, Vin-, Vout-, Vout

--ผลการถอดข้อมูลระดับสัญญาณASK(100%) 8 V




รูปที่ 3.51 สัญญาณที่ Vin+, Vin-, Vout-, Vout


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4 คุณสมบัติของสัญญาณที่เอาท์พุท


1. กำหนดให้จุด $V_{TRP}=100mV$ ซึ่งการทดลอง Simulate ให้ผล $V_{TRP}=109mV$ ดังรูปที่



2. เนื่องจากขนาด MOS Transistor ที่ใช้ประกอบเป็นวงจร Inverter มีขนาดที่ใหญ่กว่าที่คำนวณ ดังนั้น ค่า Rise Time และ Fall Time จึงดีกว่าที่กำหนดไว้ (2us)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.54 แสดงค่าFall Time = 21.6ns


3.3 ผลการทดลองส่วนของวงจร Bandgap Reference



รูปที่ 3.55 รูปวงจรBandgab Referen

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


--การเปลี่ยนแปลงอุณหภูมิต่อกระแส



รูปที่ 3.56 รูปการเปลี่ยนแปลงอุณหภูมิต่อกระแส

การเปลี่ยนแปลงของกระแสคือ 1.72 nA/ องศาเซลเซียส

--การเปลี่ยนแปลงแรงดันต่อกระแส



รูปที่ 3.57 รูปการเปลี่ยนแปลงแรงดันต่อกระแส

การเปลี่ยนแปลงของกระแสค่อนข้างมีค่าคงที่คือ 477nA


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.59 ASK 10% จาก Layout


จากสัญญาณ อินพุต ASK 10 % วงจรออสซิลเลเตอร์จะไม่ทำงาน ผลที่ออกมาด้านเอาพุตจะเกิดจาก วงจรที่ออกมาจาก วงจร schmitt Trigger (21)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่3.60 ASK 100 % จาก Layout

จากสัญญาณ อินพุต ASK 100 % (Vsin) วงจรออสซิลเลเตอร์จะทำงาน ผลที่ออกมาด้านเอาพุตจะเกิดจากวงจรที่ออกมาจาก วงจร schmitt Trigger (22) และ จากวงจร ออสซิลเลเตอร์(24)




รูปที่3.61 ASK 100 % จาก Layoutช่วงขาขึ้นข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอาพุตที่ออกมาเกิดจากสัญญาณวงจร schmitt Trigger (22) และ จากวงจร ออสซิลเลเตอร์(24) โดยสัญญาณเอาพุตที่ออกมามีลักษณะต่อเนื่องกัน


3.5 ผลการทดลองจากวงจรData Extractor จาก Layout



รูปที่ 3.62 LayoutของวงจรData Extractor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


---ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 4 V




รูปที่3.63 สัญญาณขอบข้อมูลและสัญญาณVin+,Vin-

สัญญาณขอบข้อมูลที่ได้จากวงจรEnvelope Detectorจะมีค่าต่ำกว่าสัญญาณASKอยู่ประมาณ 0.7Vเนื่องจากผ่านไดโอดM12 ส่วนสัญญาณ Vin+,Vin-จะถูกลดระดับลงอยู่ที่ประมาณ2V โดยVin-จะถูกเฉลี่ยแรงดันให้แตกต่างกับ Vin+มากกว่าค่าHysteresis(100mV)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.64 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้
 จากภาพสัญญาณข้อมูลที่ถอดได้ ตรงกับสัญญาณขอบข้อมูลที่ส่งมา
 ---ผลการถอดข้อมูลระดับสัญญาณASK(10%)ที่ 8V




รูปที่ 3.65 สัญญาณขอบข้อมูลและสัญญาณVin+, Vin-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ Vin+, Vin- จะถูกลดระดับลงอยู่ที่ประมาณ 5.5V โดย Vin- จะถูกเจ็ลี่ยแรงดันให้แตกต่างกับ Vin+ มากกว่าค่า Hysteresis (100mV)




รูปที่ 3.66 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้ จากภาพสัญญาณข้อมูลที่ถอดได้ ตรงกับสัญญาณขอบข้อมูลที่ส่งมา ---ผลการถอดข้อมูลระดับสัญญาณASK(100%)ที่ 4V




รูปที่ 3.67 สัญญาณขอบข้อมูลและสัญญาณ Vin+, Vin-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ V_{in+} , V_{in-} จะถูกลดระดับลงอยู่ที่ประมาณ 2V โดย V_{in-} จะถูกเฉลี่ยแรงดันให้แตกต่างกับ V_{in+} มากกว่าค่า Hysteresis (100mV)




รูปที่ 3.68 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้ จากภาพสัญญาณข้อมูลที่ถอดได้ ตรงกับสัญญาณขอบข้อมูลที่ส่งมา ---ผลการถอดข้อมูลระดับสัญญาณASK(100%)ที่ 8V



รูปที่ 3.69 สัญญาณขอบข้อมูลและสัญญาณ V_{in+} , V_{in-}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ V_{in+} , V_{in-} จะถูกลดระดับลงอยู่ที่ประมาณ 5.5V โดย V_{in-} จะถูกเฉลี่ยแรงดันให้แตกต่างกับ V_{in+} มากกว่าค่า Hysteresis (100mV)



รูปที่ 3.70 สัญญาณขอบข้อมูลและสัญญาณข้อมูลที่ถอดได้จากภาพสัญญาณข้อมูลที่ถอดได้ ตรงกับสัญญาณขอบข้อมูลที่ส่งมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 สรุปและวิเคราะห์

4.1 สรุปวงจรสร้างสัญญาณนาฬิกา (Clock Recovery)

ส่วนสร้างสัญญาณนาฬิกา สามารถสร้างสัญญาณนาฬิกา ความถี่ 13.56 MHz ออกจากขดลวด ซึ่งเป็นสัญญาณ ASK โดยรับสัญญาณได้ทั้งชนิด ASK 10% และ 100 % ถ้าสัญญาณที่เข้ามาเป็นแบบ ASK 10% สามารถถอดความถี่ออกจากสัญญาณได้เลย แต่ถ้าเป็นแบบ ASK 100% จะต้องอาศัย วงจร Relaxation Oscillator ซึ่งทำหน้าที่สร้างความถี่ได้ด้วยตัวเอง เพิ่มเข้าไปอีก ได้มีการตัดแปลง วงจร Relaxation Oscillator

คือส่วนหลังของวงจรซึ่งมีโครงสร้างเป็นวงจร Inverter ธรรมดา เราจะแปลงเป็น Inverter tri-state ผลจากการเปลี่ยนนี้คือสามารถควบคุมการทำงานของวงจร Relaxation Oscillator ให้ทำงานหรือ หยุดทำงาน โดยมีการอ่านสัญญาณจาก สัญญาณ ASK โดยใช้วงจรควบคุมการ Oscillator และ Multiplexer ซึ่งจะกลายเป็นคู่ สวิตช์ ON OFF ไปควบคุมการทำงานของวงจร Relaxation Oscillator และยังไปควบคุมวงจร Multiplexer ซึ่งทำหน้าที่เลือกสัญญาณอินพุตของวงจร Multiplexer ให้ออกไปทาง Output ของตัวมันได้ในเวลาเดียวกัน จากการทดลอง ถอดสัญญาณ ASK 100% วงจร Envelope Detector มีส่วนมากต่อวงจร คือ ค่า RC ที่มีค่ามากจะดีในลักษณะที่ประหยัดกระแสและให้สัญญาณที่เรียบตามคุณสมบัติของ low pass โดย R ต้องกำหนดไว้ที่ค่ามากๆเพื่อจะได้กินกระแสต่ำ ในวงจรที่ออกแบบมา R ในรูปของวงจรสะท้อนกระแสเพื่อได้ค่า Impedance ที่มากแต่ใช้ขนาดของทรานซิสเตอร์ที่ขนาดไม่ใหญ่ โดยใช้คุณสมบัติของกระแสคงที่ ส่วนค่า C ต้องมีค่าไม่มากเพราะถ้ามีค่ามากจะเสียเวลาในการคายประจุ ทำให้วงจรในส่วนหลังจากนั้นทำงานช้าลง มีผลโดยตรงต่อ วงจร Relaxation Oscillator ที่เริ่มทำงานช้า ทำให้ผลลัพธ์สุดท้ายเกิดสัญญาณนาฬิกาที่ขาดช่วงกว้างขึ้น

และจาก Layout ได้ผลเหมือนกับ ที่ได้จาก Schematic โดย run วงจรจาก Layout

คุณสมบัติของวงจร Clock Recovery

1. ย่านการทำงาน 3.6-7.5V
2. Rise Time, Fall Time ที่โหลด 1pF คือ 3.2ns , 3.16ns ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสร้างสัญญาณนาฬิกา ใช้ค่าต่างๆดังนี้

MOS	R	C	W(um)	L(um)
M4,M6,M14,M20,M21 M22,M23,M24,M25			1.5	0.5
M8,M9,M10,M11,M12 M13			5	0.5
M5,M7,M15,M18,M19			0.6	0.5
M1,M27			3	0.5
M16,M17			1	0.5
M26			8	0.5
M2			5	5
M3			20	5

ตารางที่ 4.1 สรุปขนาดของMOSที่ใช้ในวงจรสร้างสัญญาณนาฬิกา

4.2 สรุปวงจรData Extractor

วงจรData Extractor ออกแบบสามารถถอดสัญญาณข้อมูลจากสัญญาณASKแบบ100% และ 10%ได้ โดยการถอดสัญญาณข้อมูลจากสัญญาณASKแบบ100%ต้องมีข้อมูลlogic"0"ไม่เกิน1bitติดต่อกันเนื่องจากการคงสถานะไฟเลี้ยงทำได้สั้น ดังนั้นถ้าต้องการคงสถานะไฟเลี้ยงให้นานกว่าที่กำหนด(9.43uS)สามารถเพิ่มค่าCที่อยู่ในวงจร Envelope Detector แต่เป็นวิธีที่ไม่ค่อยดีนักเนื่องจากต้องใช้ค่า C ที่อยู่ในวงจร Envelope Detector ใหญ่ขึ้นซึ่งทำให้เปลืองพื้นที่อย่างมาก

วงจรData Extractor ที่ออกแบบจะเห็นได้ว่ามี Delay ประมาณ 1-2uS(สัญญาณ ASK10%)กว่าจะให้ข้อมูลออกมาที่เอาท์พุทซึ่งเกินมาจากวงจรData Extractorทำงานที่ระดับสัญญาณ ASK ระดับต่ำซึ่งต้องทำการDelay สัญญาณออกไปเป็นเวลานานเพื่อทำให้เกิดความแตกต่างระหว่างขา Vin+ และ Vin- เท่ากับ ค่าV_{TRP} ดังนั้น การเพิ่มค่าระดับแรงดันสัญญาณ ASK ให้มีค่าเพิ่มขึ้น และทำการDelay สัญญาณ ASK ให้มีค่าน้อยลงก็จะสามารถลดค่าDelay ของสัญญาณที่เอาท์พุทได้ ส่วนการลดค่า V_{TRP} ให้มีค่าลดลงก็สามารถลดค่าDelay ของสัญญาณได้แต่การกำจัด Noise ที่มากับสัญญาณASK จะทำได้แย่มาก

ผลการทดลองการถอดข้อมูลที่ได้จาก Layout เมื่อเปรียบเทียบกับSchematicมีค่าที่ใกล้เคียงกัน

มาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติของวงจร Data Extractor

MOS	$\frac{W}{L}$	W(um)	L(um)
M1,M2	0.5	1	2
M3,M4	2	2	1
M5,M6	18	18	1
M7	2	10	5
M8	49	49	1
M9	18	18	1
M10,M11	1/40	1	40
M12	1	1	1
M13	1	1	1
M14	1	1	1
M15	1	5	5
M16	1	5	5
M17-M26	1	5	5

ตารางที่ 4.2 สรุปขนาดของMOSที่ใช้ในวงจร Data Extractor

คุณสมบัติของวงจร Data Extractor


1. Hysteresis Voltage =0.1V
2. ย่านการทำงาน 4 -8V
3. Rise Time,Fall Time ที่ โหลด 1pF คือ 36ns,21.6ns ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. Phillip E. Allen, Douglas R. Holberg, "Cmos Analog Circuit Design", Saunders College Publishing, 1987
2. Hao Yu, Khalil Najafi " Circuitry for a wireless microsystem for neural recording microprobes" 2001 Proceedings of the 23rd Annual EMBS International Conference, October 25-28 , Istanbul, Tukey
3. Mark Clements, Kasin Vichienchom, "An Implantable Neuro-stimulator Device for a Retinal Prothesis", IEEE International Solid-State Circuit Conference, 1999
4. Sung-Mo (Steve) Kang, Yusuf Leblebici, "Cmos Digital Integrated Circuits", The McGraw-Hill, 2003
5. John P.Uyemura , " Cmos Logic Circuit Design", Kluwer Academic Publishers, 1999
6. ศศ.ดร. วรากร เกษมสุวรรณ ,เอกสารประกอบการสอนวิชา Digital Electronics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





CLOCK RECOVERY CUITAND DATA EXTRACTOR CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Layout ของวงจรส่วนสร้างสัญญาณนาฬิกา

รูปที่ ๗1 Layout ของ R_{nwell} 31 K Ωรูปที่ ๗2 Layout ของ C_{poly} 0.1 pF และ 1 pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ผ5 วงจรไดโอด



รูปที่ ผ6 Layout วงจรไดโอด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ พ7 Current Mirror


circuit+Mirror

0.5uF




รูปที่ พ8 Layout วงจร Current Mirror

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ๗๙ วงจรควบคุมการ Oscillator และ Multiplexer




รูปที่ ๗๑๐ Layout วงจรควบคุมการ Oscillator และ Multiplexer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ๗11 วงจร Relaxation Oscillator

Oscillators




รูปที่ ๗12 Layout วงจร Relaxation Oscillator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ พ13 วงจร Multiplexer และ Inverter Output


Multiplexer




รูปที่ พ14 Layout วงจร Multiplexer และ Inverter Output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Inverter Out




รูปที่ ๑15 Layout วงจร inverter




รูปที่ ๑16 วงจร bandgap

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ๗17 Layout วงจร bandgap


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ๗18 Layout รวมของวงจร Clock Recovery

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Layout ของวงจร Data Extractor



รูปที่ ๑๙ Layout รวมของวงจร Data Extractor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการฉบับนี้สำเร็จลุล่วงได้ด้วยดี เนื่องด้วยได้รับคำปรึกษาจากอาจารย์ ผศ.ดร. อภินันท์ ธนชยานนท์ เป็นอย่างดี อีกทั้งรุ่นพี่นักศึกษาระดับปริญญาโทที่คอยให้คำแนะนำและคอยช่วยเหลือตลอด และขอบพระคุณทุกท่านที่ทำให้การสนับสนุนในการใช้งานโปรแกรมจำลองการทำงานวงจรอิเล็กทรอนิกส์ ณ ห้อง MDRD ของสถาบันฯ

สุดท้ายนี้ขอขอบพระคุณครูบาอาจารย์ทุกท่านที่ได้ถ่ายทอดความรู้ จนทำให้ข้าพเจ้าได้มีความสามารถในการทำโครงการนี้ให้เกิดขึ้นมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้