



การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA
Design Matched Filter By Using FPGA Device



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เลขหมู่.....
เลขทะเบียน..... 54930
วัน,เดือน,ปี..... 1..... 2548

b.....
i.....

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มาใช้งาน

การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA

Design Matched Filter By Using FPGA Device

โดย

นายจตุพล กันทอง 44015002

นางสาวพัลลภา เลิศรุ่งชัยสกุล 44015019

นายวิชัย ขาวสวัสดิ์ 44015025

อาจารย์ที่ปรึกษา

อาจารย์อัครพล ตริรัตน์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA

Design Matched Filter By Using FPGA Device

ผู้จัดทำ

1. นายจตุพล กันทอง 44015002
2. นางสาวพัลลภา เตีสรุ่งชัยสกุล 44015019
3. นายวิชัย ขาวสวัสดิ์ 44015025


..... อาจารย์ที่ปรึกษา
(อาจารย์ อัครพล ตริรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA

Design Matched Filter By Using FPGA Device

ผู้จัดทำ

1. นายจตุพล กันทอง 44015002

2. นางสาวพัลลภา เดิสรุ่งชัยสกุล 44015019

3. นายวิชัย ขาวสวัสดิ์ 44015025

อ.กมล ธีรรัตน์

อาจารย์ที่ปรึกษา

(อาจารย์ อัครพล ตริรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA


Design Matched Filter By Using FPGA Device

ผู้จัดทำ

1. นายจตุพล กันทอง 44015002

2. นางสาวพัชลา เลิศรุ่งชัยสกุล 44015019

3. นายวิชัย ขาวสวัสดิ์ 44015025



อาจารย์ที่ปรึกษา

(อาจารย์ อัครพล ตริรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA

Design Matched Filter By Using FPGA Device

ผู้จัดทำ

1. นายจตุพล กันทอง 44015002
2. นางสาวพัลลภา เตีสรุ่งชัยสกุล 44015019
3. นายวิชัย ขาวสวัสดิ์ 44015025


..... อาจารย์ที่ปรึกษา
(อาจารย์ อัครพล ศรีรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบ Matched Filter โดยใช้อุปกรณ์ FPGA

Design Matched Filter By Using FPGA Device

โดย นายจตุพล กันทอง 44015002

นางสาวพัลลภา เลิศรุ่งชัยสกุล 44015019

นายวิชัย ขาวสวัสดิ์ 44015025

อาจารย์ที่ปรึกษา อาจารย์อัครพล ตริรัตน์

บทคัดย่อ

โครงการนี้เป็นการศึกษาหลักการทำงานของแมทช์ฟิลเตอร์ (Matched Filter) ในระบบ DS-CDMA Detector โดยทำการรับสัญญาณชนิดรูทเรสต์โคไซน์ (Root-Raised Cosine) เพื่อแก้ปัญหาการสอดแทรกระหว่างสัญลักษณ์ (ISI: Intersymbol Interference) และอาศัยหลักการเลขคณิตกระจาย (Distributed Arithmetic: DA) ในการสร้าง Matched Filter ในโครงการนี้ใช้การออกแบบและพัฒนาโดยภาษา VHDL เพื่อสังเคราะห์วงจรลงบนอุปกรณ์ FPGA

Abstract

This project is to studying of Matched Filter design which is used in DS-CDMA Detector. The Matched Filter receives root-raise-cosine signal for avoiding ISI. In this project, we use DA-based structure and use VHDL to design and implement via FPGA environment. Finally, the performance analysis is performed and investigated for a designed Matched Filter.

บทที่ 1 บทนำ

1.1 ความเป็นมาของหัวข้อปริญญาโท	1
1.2 วัตถุประสงค์ของปริญญาโท	2
1.3 ขอบเขตของปริญญาโท	2
1.4 เนื้อหาของปริญญาโท	2

บทที่ 2 ทฤษฎีและหลักการ

2.1 การใช้ช่องสัญญาณร่วมแบบแบ่งรหัสชนิดไครกซ์ซีแควนซ์	3
2.2 ภาคส่งของไครกซ์ซีแควนซ์ซีดีเอ็มเอ	5
2.2.1 ส่วนมอดูเลเตอร์(Modulator)	5
2.2.2 ส่วนวอลซ์สเปิร์ด	5
2.3 ภาครับของระบบไครกซ์ซีแควนซ์ซีดีเอ็มเอ	10
2.4 แมทซ์ฟิลเตอร์(Matched Filter)	10
2.4.1 รูปพัลส์ในทางอุดมคติของแมทซ์ฟิลเตอร์	19
2.4.2 รูปพัลส์ในทางปฏิบัติของแมทซ์ฟิลเตอร์	19
2.5 การสอดแทรกระหว่างสัญลักษณ์(Intersymbol Interference)	19
2.6 พัลส์เรสต์โคไซน์(Raise Cosine Pulse)	23
2.7 พัลส์รูทเรสต์โคไซน์(Root raise cosine pulse)	27
2.8 ทฤษฎีการซีก้าตัวอย่าง(Sampling Theorem)	29
2.9 ทฤษฎีการตัดสินใจ(Decision Theorem)	33
2.9.1 กฎของเบย์(Bayes' Rule)	33
2.10 ไดอะแกรมรูปตา(Eye Diagram)	41
2.11 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	44
2.11.1 ระบบตัวเลข	44
2.11.2 ทฤษฎีเลขคณิตกระจาย	47

บทที่ 3 การคำนวณและการสร้าง

3.1 การออกแบบวงจรกรองสัญญาณดิจิทัลแบบ FIR	53
3.1.1 โครงสร้างสำหรับวงจรกรองสัญญาณดิจิทัลแบบ FIR	55
3.1.2 ข้อกำหนดของตัวกรอง	56
3.2 การหาค่าของตารางเปิดคู	57
3.3 การออกแบบอุปกรณ์	60
3.3.1 อุปกรณ์ควบคุม (Control)	60
3.3.2 อุปกรณ์ PIPO	60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.3	อุปกรณ์ SHIFT	60
3.3.4	อุปกรณ์ ROM	61
3.3.5	อุปกรณ์ ADD	61
3.3.6	อุปกรณ์หารความถี่	62
3.4	ภาษาวีเอชดีแอล	62
3.4.1	การออกแบบระบบดิจิทัล	62
3.4.2	ประวัติความเป็นมาของภาษาวีเอชดีแอล	64
3.4.3	องค์ประกอบพื้นฐานต่างๆ ของภาษาวีเอชดีแอล	64
3.4.4	การบรรยายเชิงพฤติกรรม	69
3.4.5	การโปรเซส	69
3.4.6	การกำหนดตัวดำเนินการภายในโปรเซส	70
3.4.7	การกำหนดการกระทำภายในโปรเซส	70
3.4.8	การกระตุ้นและยับยั้งการกระทำของโปรเซส	70
3.4.9	การออกแบบจากบนลงล่าง (Top-Down Design)	70
3.5	เอฟพีจีเอ	72
3.5.1	การออกแบบวงจรเชิงเลขด้วย ชิพอุปกรณ์เอฟพีจีเอ	73
3.5.2	สถาปัตยกรรมภายในของชิพอุปกรณ์เอฟพีจีเอ	74
3.5.2.1	แอลอี (LE : Logic Element)	74
3.5.2.2	แอลเอบี (LAB: Logic Array Block)	76
3.5.2.3	อีเอบี (EAB: Embedded Array Block)	77
3.5.2.4	ไอโออี (IOE: Input Output Element)	78
3.6	ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว	79
3.7	ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรภายใน	80
บทที่ 4	การทดลองและผลการทดลอง	84
4.1	ขั้นตอนในการซิมูเลตด้วยโปรแกรมแมทแลบ	84
4.1.1	ป้อนสัญญาณ Root-raised cosine ให้กับตัวกรอง	84
4.1.2	ป้อนสัญญาณ Root-raised cosine ที่มีสัญญาณรบกวน แบบ AWGN ให้กับตัวกรอง	91
4.1.3	ป้อนสัญญาณรูปคลื่นไซน์ให้กับตัวกรอง	104
4.1.4	ป้อนสัญญาณรูปคลื่นสี่เหลี่ยมให้กับตัวกรอง	104
4.2	ขั้นตอนในการซิมูเลตด้วยโปรแกรมวีเอชดีแอล	105
4.2.1	อุปกรณ์ DIVIDER	105
4.2.2	อุปกรณ์ CONTROL	105
4.2.3	อุปกรณ์ PIPO	106

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.4	อุปกรณ์ SHIFT	106
4.2.5	อุปกรณ์ ROM	107
4.2.6	อุปกรณ์ ADD	107
4.2.7	ทำการรวมอุปกรณ์ต่างๆ	108
4.3	ขั้นตอนในการทดลองจริง	110
4.3.1	ป้อนสัญญาณ Root-raised cosine ให้กับตัวกรอง	110
4.3.2	ป้อนสัญญาณรูปคลื่นไซน์ให้กับตัวกรอง	115
4.3.3	ป้อนสัญญาณรูปคลื่นสี่เหลี่ยมให้กับตัวกรอง	116
บทที่ 5	บทวิจารณ์และบทสรุป	117

ภาคผนวก

กิตติกรรมประกาศ

เอกสารอ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงบล็อกไดอะแกรมภาคส่งของ DS-CDMA	5
รูปที่ 2.2 โครงสร้างของวงจร PN Generator	8
รูปที่ 2.3 บล็อกไดอะแกรมภาครับของระบบไครเรคต์ซีแควนซ์ซีดีเอ็มเอ	10
รูปที่ 2.4 แผนภาพแสดงความสัมพันธ์ของสัญญาณที่ภาคส่งและภาครับ เมื่อส่งผ่านช่องสัญญาณ AWGN	10
รูปที่ 2.5 แผนภาพแสดงโครงสร้างของวงจรภาครับสัญญาณ	11
รูปที่ 2.6 ขั้นตอน Demodulation/Detector ของสัญญาณดิจิทัล	12
รูปที่ 2.7 (ก) characteristic ของเมทซ์ฟิลเตอร์	14
(ข) เอาท์พุทของเมทซ์ฟิลเตอร์	14
รูปที่ 2.8 บล็อกไดอะแกรมของระบบ baseband	15
รูปที่ 2.9 เครื่องรับแบบ correlation	17
รูปที่ 2.10 (ก) รูปคลื่นของสัญญาณ square wave	18
(ข) impulse response ของเมทซ์ฟิลเตอร์	18
(ค) output ของเมทซ์ฟิลเตอร์ที่มีอินพุทเป็น square wave	18
รูปที่ 2.11 ภาพอธิบายประกอบเรื่องการส่งสัญญาณผ่านช่องสัญญาณที่มีแบนด์วิดท์จำกัด	20
รูปที่ 2.12 การส่งสัญญาณพัลส์ด้วยอัตราในควิสต์	21
รูปที่ 2.13 ผลตอบสนองอิมพัลส์ของรูปคลื่นสัญญาณที่เป็นแบบเรสต์โคไซน์	24
รูปที่ 2.14 บล็อกไดอะแกรมของวงจร pulse generation	25
รูปที่ 2.15 ผลตอบสนองทางความถี่ของเรสต์โคไซน์	27
รูปที่ 2.16 ผลตอบสนองอิมพัลส์ของรูปคลื่นสัญญาณที่เป็นแบบรูเรสต์โคไซน์	28
รูปที่ 2.17 ผลตอบสนองทางความถี่ของรูเรสต์โคไซน์	29
รูปที่ 2.18 สเปกตรัมของสัญญาณที่ถูกซิกค่าตัวอย่าง	30
รูปที่ 2.19 สเปกตรัมของสัญญาณที่เกี่ยวข้องกับรูปที่ 2.18 เมื่อใช้ช่วงเวลาในการสุ่มค่าสัญญาณต่างๆ	32
รูปที่ 2.20 แผนภาพซิกเนลสเปซสำหรับการตัดสินใจบิตของระบบ BPSK	37
รูปที่ 2.21 ความน่าจะเป็นแบบมีเงื่อนไขของการส่งสัญญาณดิจิทัล 0 และ 1	40
รูปที่ 2.22 ความสัมพันธ์ระหว่างความน่าจะเป็นของความผิดพลาด P_e กับขนาดของ $\frac{E_b}{N_0}$ สำหรับระบบ BPSK	41
รูปที่ 2.23 ภาพ eye diagram	42
รูปที่ 2.24 ไดอะแกรมรูปตาที่ได้จากในควิสต์ฟิลเตอร์	42
รูปที่ 2.25 ไดอะแกรมรูปตาที่ได้จากเรสต์โคไซน์ฟิลเตอร์	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.26 โค้ดแอมพลิจูดที่ได้จากรูทเรสต์โคไซน์ฟิลเตอร์ทางด้านส่ง	43
รูปที่ 2.27 โค้ดแอมพลิจูดที่ได้จากรูทเรสต์โคไซน์ฟิลเตอร์ทางด้านรับ	43
รูปที่ 2.28 การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน	44
รูปที่ 2.29 การจัดรูปแบบจำนวนโดยตรงที่มีแต่บิตเศษส่วน	45
รูปที่ 2.30 การจัดรูปแบบจำนวนอินตรรชนี	47
รูปที่ 2.31 การคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้เลขคณิตกระจาย	50
รูปที่ 3.1 ผลตอบสนองแอมพลิจูดของวงจรรองสัญญาณความถี่ต่ำผ่านในอุดมคติ	54
รูปที่ 3.2 การจัดโครงสร้างของวงจรรองสัญญาณดิจิทัลแบบ FIR	55
รูปที่ 3.3 ตัวกรองแบบ FIR ที่ถูกลดรูปลงตามคุณสมบัติของตัวกรอง Root-Raised Cosine	56
รูปที่ 3.4 สัมประสิทธิ์ของตัวกรอง Root-Raised cosine แบบ FIR อันดับที่ 31 ที่มีค่าโรลออฟแฟคเตอร์เท่ากับ 0.3	56
รูปที่ 3.5 ขนาดของตัวกรอง Root-Raised cosine แบบ FIR อันดับที่ 31 ที่มีค่าโรลออฟแฟคเตอร์เท่ากับ 0.3 มีความถี่คัทออฟที่ 30kHz	57
รูปที่ 3.6 อุปกรณ์ควบคุม	60
รูปที่ 3.7 อุปกรณ์ PIPO	60
รูปที่ 3.8 อุปกรณ์ SHIFT	61
รูปที่ 3.9 อุปกรณ์ ROM	61
รูปที่ 3.10 อุปกรณ์ ADD	61
รูปที่ 3.11 อุปกรณ์หารความถี่	62
รูปที่ 3.12 ขั้นตอนการออกแบบระบบดิจิทัล	63
รูปที่ 3.13 การออกแบบระบบเส้นทางข้อมูล	63
รูปที่ 3.14 โครงสร้างโดยทั่วไปของหน่วยการออกแบบแอนติค	65
รูปที่ 3.15 โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม	65
รูปที่ 3.16 โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ	67
รูปที่ 3.17 โครงสร้างของบอดีแพ็คเกจ	67
รูปที่ 3.18 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ	68
รูปที่ 3.19 ตัวดำเนินการในวีเอชดีแอล	68
รูปที่ 3.20 รูปแบบของการบรรยายแบบโปรเซส	70
รูปที่ 3.21 ขั้นตอนการออกแบบจากบนลงล่าง	71
รูปที่ 3.22 ผังแสดงการแบ่งกลุ่มของวงจเรชีก	72
รูปที่ 3.23 ลักษณะของตัว FPGA และการนำไปใช้งาน	73
รูปที่ 3.24 โครงสร้างของชิพอุปกรณ์เอฟทีจีเอ ตระกูล FLEX 10K	74
รูปที่ 3.25 โครงสร้างภายในของแอลอี	75
รูปที่ 3.26 โครงสร้างของ Package body	75

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.27	โครงข่ายของการเชื่อมต่อ	76
รูปที่ 3.28	โครงสร้างภายในของแอลเอบี	77
รูปที่ 3.29	โครงสร้างภายในอีเอบี	79
รูปที่ 3.30	โครงสร้างภายในของไอโออี	79
รูปที่ 3.31	การโปรแกรมลงในชิพอุปกรณ์เอฟพีจีเอ	80
รูปที่ 3.32	โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตต	80
รูปที่ 3.33	ไทม์มิงไดอะแกรมของสัญญาณควบคุม	81
รูปที่ 3.34	สเตตไดอะแกรมของ Control Unit	83
รูปที่ 4.1	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.1	84
รูปที่ 4.2	ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีค่าโรลออฟ = 0.1	84
รูปที่ 4.3	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตที่มีค่าโรลออฟ = 0.1	85
รูปที่ 4.4	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.2	85
รูปที่ 4.5	ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีค่าโรลออฟ = 0.2	86
รูปที่ 4.6	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตโรลออฟ = 0.2	86
รูปที่ 4.7	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.3	87
รูปที่ 4.8	ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.3	87
รูปที่ 4.9	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตโรลออฟ = 0.3	88
รูปที่ 4.10	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.4	88
รูปที่ 4.11	ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีค่าโรลออฟ = 0.4	89
รูปที่ 4.12	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตที่มีค่าโรลออฟ = 0.4	89
รูปที่ 4.13	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.5	90
รูปที่ 4.14	ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีค่าโรลออฟ = 0.5	90
รูปที่ 4.15	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตที่มีค่าโรลออฟ = 0.5	91
รูปที่ 4.16	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.7	91
รูปที่ 4.17	ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.7	92
รูปที่ 4.18	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตที่มีค่าโรลออฟ = 0.7	92
รูปที่ 4.19	สัญญาณอินพุตและเอาต์พุตของตัวกรองที่มีค่าโรลออฟ = 0.9	93
รูปที่ 4.20	ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.9	93
รูปที่ 4.21	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตที่มีค่าโรลออฟ = 0.9	94
รูปที่ 4.22	สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 0	95
รูปที่ 4.23	ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 0	95
รูปที่ 4.24	ไดอะแกรมรูปตาของสัญญาณเอาต์พุตมี SNR = 0	96
รูปที่ 4.25	สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 5	96

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.26 โค้ดแอมพลิจูดของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 5	97
รูปที่ 4.27 โค้ดแอมพลิจูดของสัญญาณเอาต์พุตที่มี SNR = 5	97
รูปที่ 4.28 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 10	98
รูปที่ 4.29 โค้ดแอมพลิจูดของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 10	98
รูปที่ 4.30 โค้ดแอมพลิจูดของสัญญาณเอาต์พุตที่มี SNR = 10	99
รูปที่ 4.31 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 15	99
รูปที่ 4.32 โค้ดแอมพลิจูดของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 15	100
รูปที่ 4.33 โค้ดแอมพลิจูดของสัญญาณเอาต์พุตที่มี SNR = 15	100
รูปที่ 4.34 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 20	101
รูปที่ 4.35 โค้ดแอมพลิจูดของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 20	101
รูปที่ 4.36 โค้ดแอมพลิจูดของสัญญาณเอาต์พุตที่มี SNR = 20	102
รูปที่ 4.37 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรองมี SNR = 25	102
รูปที่ 4.38 โค้ดแอมพลิจูดของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 25	103
รูปที่ 4.39 โค้ดแอมพลิจูดของสัญญาณเอาต์พุตที่มี SNR = 25	103
รูปที่ 4.40 สัญญาณอินพุต และเอาต์พุตที่เป็นสัญญาณรูปไซน์ของตัวกรอง	104
รูปที่ 4.41 สัญญาณอินพุต และเอาต์พุตที่เป็นสัญญาณรูปสี่เหลี่ยมของตัวกรอง	104
รูปที่ 4.42 การซิมูเลชันอุปกรณ์ DIV	105
รูปที่ 4.43 การซิมูเลชันอุปกรณ์ CONTROL	105
รูปที่ 4.44 การซิมูเลชันอุปกรณ์ PIPO	106
รูปที่ 4.45 การซิมูเลชันอุปกรณ์ SHIFT	106
รูปที่ 4.46 การซิมูเลชันอุปกรณ์ ROM	107
รูปที่ 4.47 การซิมูเลชันอุปกรณ์ ADD	107
รูปที่ 4.48 วงจรรวมของตัวกรองเอฟไออาร์	108
รูปที่ 4.49 วงจรรวมของตัวกรองเอฟไออาร์	108
รูปที่ 4.50 ความเร็วสูงสุดในการทำงานของวงจร	109
รูปที่ 4.51 การซิมูเลชันวงจรรวมของตัวกรองเอฟไออาร์	109
รูปที่ 4.52 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	110
รูปที่ 4.53 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	111
รูปที่ 4.54 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	111
รูปที่ 4.55 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	112
รูปที่ 4.56 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	112

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.57 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	113
รูปที่ 4.58 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	113
รูปที่ 4.59 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	114
รูปที่ 4.60 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch2) ของตัวกรอง	114
รูปที่ 4.61 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch1) ที่เป็นสัญญาณรูปไซน์ รูปไซน์ของตัวกรอง(ความถี่อินพุต 8.5 kHz)	115
รูปที่ 4.62 สัญญาณอินพุต(Ch 1) และเอาต์พุต(Ch 2) ที่เป็นสัญญาณรูปไซน์ ของตัวกรอง (ความถี่อินพุต 25 kHz)	115
รูปที่ 4.63 สัญญาณอินพุต(Ch 1) และเอาต์พุต(Ch 2) ที่เป็นสัญญาณรูปไซน์ ของตัวกรอง (ความถี่อินพุต 35 kHz)	116
รูปที่ 4.64 สัญญาณอินพุต(Ch 1) และเอาต์พุต(Ch 2) ที่เป็นสัญญาณรูปสี่เหลี่ยมของตัวกรอง	116



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงค่าสัมประสิทธิ์ตามขนาดของชิพตรีจีสเตอร์	9
ตารางที่ 2.2 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	45
ตารางที่ 2.3 แสดงขั้นตอนการคูณเลขส่วนเติมเต็มสอง	49
ตารางที่ 2.4 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท	52
ตารางที่ 3.1 ตารางเปิดคูที่มีขนาด 4 บิต ตัวที่ 1	58
ตารางที่ 3.2 ตารางเปิดคูที่มีแอดเดรสขนาด 4 บิต ตัวที่ 2	58
ตารางที่ 3.3 ตารางเปิดคูที่มีแอดเดรสขนาด 4 บิต ตัวที่ 3	59
ตารางที่ 3.4 ตารางเปิดคูที่มีแอดเดรสขนาด 4 บิต ตัวที่ 4	59



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาของหัวข้อปริญญานิพนธ์

ปัจจุบันความต้องการในการสื่อสารข้อมูลเพิ่มขึ้นมากจากในอดีต โดยเพิ่มทั้งในแง่ปริมาณข้อมูลในการรับ - ส่งที่มากขึ้น และความหลากหลายของรูปแบบข้อมูลที่รับ - ส่ง อีกทั้งได้มีการขยายตัวเพื่อรองรับการใช้งานของสาธารณชนมากขึ้น จากเดิมที่การสื่อสารข้อมูลจำกัดวงอยู่เฉพาะตามองค์กรใหญ่หรือสถาบันการศึกษาเนื่องจากมีค่าใช้จ่ายที่ค่อนข้างสูงมากก็ขยายตัวออกไปตามบ้านเรือนประชาชน คนทั่วไปสามารถเชื่อมต่อกับโลกภายนอกได้โดยอาศัยคู่สายโทรศัพท์เพียงเส้นเดียวโดยมีค่าใช้จ่ายไม่สูงนัก นอกจากระบบดังกล่าวแล้ว ยังมีความต้องการรูปแบบของการบริการอีกหลากหลายทั้งในรูปแบบการใช้สายและแบบไร้สายผ่านทางโทรศัพท์เคลื่อนที่ที่มีการบริการในรูปแบบของพูดคุยสนทนา การส่งข้อความสั้น (Short Message) เข้าเครือข่ายอินเทอร์เน็ตโดยใช้เทคโนโลยี WAP (Wire Less Application Protocol) หรือการส่งข้อมูลระหว่างเครื่องใช้ไฟฟ้าด้วยกันโดยใช้เทคโนโลยีบลูทูธ (Bluetooth) ความสามารถในการรับอัตราการส่งข้อมูลและจำนวนผู้ใช้ที่เพิ่มขึ้น ดังกล่าวเกิดขึ้นได้จากการใช้ช่องสัญญาณความถี่ที่มีอยู่อย่างจำกัดอย่างเต็มประสิทธิภาพ ทั้งเทคโนโลยีการบีบอัดข้อมูลการส่งและเทคโนโลยีเข้าถึงแบบหลายทางทำให้สามารถส่งข้อมูลผ่านช่องสัญญาณเดิมเพิ่มขึ้นจากในอดีตเป็นอย่างมาก

แต่ความต้องการไม่ได้จำกัดอยู่เพียงเท่านี้ โดยเฉพาะอย่างยิ่งในระบบการสื่อสารไร้สายซึ่งจะเป็นที่แพร่หลายมากในระบบการสื่อสารยุคปัจจุบัน เนื่องจากสามารถอำนวยความสะดวกให้กับผู้ใช้เป็นอย่างมากเพราะสามารถให้บริการได้ทุกเวลาและทุกสถานที่ รูปแบบและประสิทธิภาพในการให้บริการจะเปลี่ยนแปลงไปในทิศทางที่ดีขึ้นจากเดิมที่โทรศัพท์เคลื่อนที่ที่มีความสามารถเพียงรับส่งข้อมูลเสียงหรือข้อความสั้น ต่อมามีการพัฒนาระบบ WAP เพื่อให้สามารถเชื่อมต่อกับระบบอินเทอร์เน็ตโดยใช้ตัวโทรศัพท์เอง แต่ก็ยังมีข้อจำกัดในด้านการประมวลผลข้อมูลและแสดงผลของตัวโทรศัพท์ที่มีประสิทธิภาพไม่สูงนัก หรือถ้าจะอาศัยโทรศัพท์เป็นช่องทางเชื่อมต่อกับคอมพิวเตอร์เข้ากับระบบอินเทอร์เน็ต ก็จะมีอัตราการรับ - ส่งข้อมูลไม่สูงนักของจำกัดเหล่านี้กำลังถูกแก้ไขปรับปรุงเพื่อให้ระบบมีประสิทธิภาพสูงขึ้น

การใช้ช่องสัญญาณร่วมกัน โดยการแบ่งรหัส Code Division Multiplex Access :(CDMA) ถูกเลือกใช้กับระบบสื่อสารข้อมูลในปัจจุบัน ซึ่งชนิดของข้อมูลจะมีความหลากหลายมากขึ้นไม่จำกัดเฉพาะข้อมูลเสียงเท่านั้น เนื่องจากคุณสมบัติที่ดีกว่าระบบการใช้ช่องสัญญาณรวมแบบอื่น ๆ ในการรองรับอัตราการส่งที่สูงและผู้ใช้จำนวนมาก โดยให้ประสิทธิภาพและความถูกต้องสูงเหมาะสำหรับการสื่อสารในปัจจุบันและอนาคตซึ่งข้อมูลเป็นแบบดิจิทัลมาก และคาดว่าจะจะเป็นระบบที่จะใช้กันอย่างแพร่หลายในอนาคตไม่ได้จำกัดเฉพาะในระบบโทรศัพท์เคลื่อนที่เท่านั้น จึงเหมาะสมอย่างมากที่ได้ศึกษาและออกแบบสร้าง DS - CDMA โดยใช้หลักการของเมทซ์ฟิลเตอร์ซึ่งเป็นส่วนหนึ่งของระบบ CDMA นี้ เพื่อเป็นแนวทางในการพัฒนาต่อไป

1.2 วัตถุประสงค์ของปฏิญานិพนธ์

- 1.2.1 เพื่อศึกษาทฤษฎีและหลักการการทำงานของแมทซ์ฟิลเตอร์
- 1.2.2 ทำการจำลองการทำงานของแมทซ์ฟิลเตอร์โดยใช้โปรแกรมแมทแลบ (Matlab)
- 1.2.3 ทำการจำลองการทำงานของแมทซ์ฟิลเตอร์ด้วยภาษา วีเอชดีแอล และเก็บผลด้วยโปรแกรม max+plus2
- 1.2.4 ทำการออกแบบสร้างเป็นฮาร์ดแวร์บนชิพของอุปกรณ์ เอฟพีจีเอ ด้วยภาษา วีเอชดีแอล

1.3 ขอบเขตของปฏิญานิพนธ์

ในระบบสื่อสารข้อมูลที่สมบูรณ์จะประกอบด้วยทั้งภาคส่งและภาครับ ซึ่งในโครงการนี้จะเป็นการศึกษาภาครับในส่วน DS-CDMA โดยอาศัยหลักการของแมทซ์ฟิลเตอร์เท่านั้น และทำการจำลองการทำงานของแมทซ์ฟิลเตอร์โดยใช้โปรแกรมแมทแลบ และทดลองให้เห็นถึงการทำงานจริง ซึ่งกระบวนการทำงานทั้งหมดจะถูกบรรยายพฤติกรรมการทำงาน เพื่อสร้างเป็นฮาร์ดแวร์โดยใช้การเขียนด้วยภาษาวีเอชดีแอล ในการออกแบบวงจรทางลอจิกภายในอุปกรณ์ FPGA

1.4 เนื้อหาของปฏิญานิพนธ์

ในบทที่ 2 จะกล่าวถึงทฤษฎีของแมทซ์ฟิลเตอร์ โดยแสดงให้เห็นข้อดีต่าง ๆ ของแมทซ์ฟิลเตอร์ รวมถึงหลักการของเทคนิคการกระจาย

ในบทที่ 3 จะกล่าวถึงการคำนวณและการออกแบบการสร้างแมทซ์ฟิลเตอร์ พร้อมทั้งตัวอย่างการออกแบบในส่วนของการออกแบบโครงสร้างเอฟพีจีเอและทฤษฎีของภาษาวีเอชดีแอล รวมถึงหลักการออกแบบเพื่อโปรแกรมลงบน ชิพเอฟพีจีเอ และ โครงสร้างในส่วนต่าง ๆ ของบอร์ดเอฟพีจีเอ

ในบทที่ 4 กล่าวถึงการทดลองและผลการทดลองที่ได้จากการคำนวณและการออกแบบการสร้างแมทซ์ฟิลเตอร์

ในบทที่ 5 กล่าวถึงบทวิจารณ์และบทสรุป
หนังสืออ้างอิง

บทที่ 2

ทฤษฎีและหลักการ

2.1 การใช้ช่องสัญญาณร่วมแบบแบ่งรหัสชนิดโคเรลต์ซีแควนซ์

การใช้ช่องสัญญาณร่วมแบบแบ่งรหัส(Code Division Multiple Access หรือ CDMA) พัฒนามาจากการทำแปรศเปกตรัม ซึ่งในยุคแรกๆของการทำแปรศเปกตรัมนั้นมีจุดมุ่งหมายเพื่อนำมาใช้ในงานวงการทหารสำหรับป้องกันการรบกวนของข้าศึกต่อการรับส่งสัญญาณ(Enemy Jamming)และเป็นการใช้งานแบบผู้ใช้รายเดียว โดยในปัจจุบันได้นำวิธีการแปรศเปกตรัมมาประยุกต์ในระบบสื่อสารข้อมูลแบบผู้ใช้หลายราย โดยอาศัยประโยชน์ที่ได้จากการเพิ่มอัตราการส่งข้อมูลให้สูงขึ้น ซึ่งในทางทฤษฎีแล้วมีความเป็นไปได้ที่สามารถเพิ่มอัตราการส่งข้อมูลให้สูงกว่าระบบที่มีการใช้งานอยู่อย่างแพร่หลายในขณะนี้คือระบบการใช้ช่องสัญญาณร่วมแบบแบ่งความถี่(Frequency Division Multiple Access:FDMA) และระบบการใช้ช่องสัญญาณร่วมแบบแบ่งเวลา(Time Division Multiple Access:TDMA) นอกจากนั้นยังให้ความทนทานต่อการรบกวนระหว่างช่องสัญญาณ เป็นระบบที่มีประสิทธิภาพสูงสุดในสภาวะที่มีผู้ใช้หลายราย คุณสมบัติเช่นนี้ทำให้เทคนิคการใช้ช่องสัญญาณร่วมแบบแบ่งรหัสเป็นที่สนใจของผู้ออกแบบระบบการสื่อสารไร้สายเป็นอย่างมาก

เทคนิค CDMA แบ่งได้เป็นสองชนิดใหญ่ๆ คือ CDMA แบบโคเรลต์ซีแควนซ์(Direct Sequence-CDMA หรือ DS-CDMA) และ CDMA แบบฟรีแควนซีฮอป(Frequency Hopped-CDMA หรือ FH-CDMA) โดยเทคนิค DS-CDMA เป็นการคูณรหัสคงที่ชุดหนึ่งที่มีอัตราข้อมูลสูงกว่าเข้ากับข้อมูลของแต่ละผู้ใช้ ข้อมูลที่ได้จากการคูณจะมีอัตราข้อมูลสูงกว่าข้อมูลเดิม ข้อมูลตรงนี้จากหลายผู้ใช้จะถูกรวมกันเป็นข้อมูลไม่ต่อเนื่องแบบหลายระดับ จากนั้นจึงส่งเข้าช่องสัญญาณ ในการแยกข้อมูลทางด้านฝั่งรับจะใช้รหัสคงที่ที่ใช้คูณเป็นตัวในด้านการส่งของผู้ใช้แต่ละรายคูณเข้าไปกับข้อมูลที่ส่งมา ผลการคูณเมื่อนำมาเฉลี่ยให้เป็นอัตราข้อมูลของผู้ใช้จะได้เฉพาะข้อมูลของผู้ใช้รายนั้นๆออกมา

ส่วนเทคนิค FH-CDMA เป็นระบบการใช้ช่องสัญญาณร่วมที่ความถี่พาห้ของผู้ใช้แต่ละรายจะเปลี่ยนไปในรูปแบบของการสุ่มภายในความถี่ของสัญญาณ ข้อมูลดิจิทัลจะถูกกระจายไปด้วยรูปแบบที่แน่นอนและถูกส่งไปกับความถี่พาห้ที่ต่างกัน โดยที่ความถี่พาห้หนึ่งๆจะเล็กกว่าแถบความถี่ทั้งหมดที่กระจายแล้ว

ระบบโคเรลต์ซีแควนซ์ซีดีเอ็มเอ(Direct Sequence-Code Division Multiple Access : DS-CDMA)

การวิจัยและพัฒนาในระบบโทรศัพท์เคลื่อนที่แบบ CDMA เริ่มขึ้นอย่างจริงจังเมื่อประมาณต้นปี ค.ศ. 1989 และไม่กี่ปีต่อมา คือ ในปี ค.ศ. 1992 ผลงานวิจัยและพัฒนาเหล่านี้ก็ได้รับการเสนอและยอมรับได้เป็นมาตรฐานที่เรียกว่า IS-95 ในปัจจุบันโทรศัพท์เคลื่อนที่แบบ CDMA นี้ได้เริ่มมีการนำมาใช้งานจริงจังกันในหลายประเทศทั่วโลก

หลักการเบื้องต้นของระบบ CDMA ได้จัดแบ่งความถี่ที่มีอยู่ออกเป็นช่วง โดยแต่ละช่วงมีความกว้างเท่ากับ 1.25 MHz ด้วยขนาดแถบความถี่ที่กว้างขนาดนี้ CDMA อนุญาตให้ผู้ใช้โทรศัพท์จำนวนมาก

จำนวนหนึ่งส่งสัญญาณเสียงลงบนความถี่เดียวกันได้ ซึ่งหมายความว่าผู้ใช้ทุกคนที่ใช้คลื่นพาห้เดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะรบกวนกันเชิงความถี่ตลอดเวลาการใช้งาน หากแต่ถ้าโทรศัพท์แต่ละเครื่องสามารถแยกแยะว่าสัญญาณส่วนใดที่เป็นของตนเอง ได้โดยอาศัยชุดรหัสที่แตกต่างกันในการรับและส่งข้อมูล จึงเป็นที่มาของชื่อระบบ CDMA ชุดรหัสที่ใช้ในการทำสเปกตรัมเหล่านี้มีชื่อเรียกว่า PN(Pseudorandom Noise)ซึ่งรหัสแต่ละชุดที่ใช้ต้องมีคุณสมบัติที่ตั้งฉาก(Orthogonal)กับรหัสอื่นๆทั้งหมด

ขั้นตอนการสร้างสัญญาณสำหรับการส่งออกเริ่มด้วยการนำสัญญาณเสียงที่อยู่ในรูปของสัญญาณดิจิทัลซึ่งมีอัตราของข้อมูลค่อนข้างต่ำ(เช่น 9600 bps)มาคูณกับสัญญาณ PN ซึ่งมีอัตราข้อมูลที่สูงกว่ามาก(1.228 Mbps) ผลลัพธ์ที่ได้ก็คือ ข้อมูลที่มีอัตราการส่งสูงกว่าสัญญาณเสียงที่ต้องการส่งจะส่งมากด้วยเหตุนี้จึงเรียกว่ามีการสเปกตรัม(Spead Spectrum)เกิดขึ้นและแถบความถี่ของช่องสัญญาณที่ใช้ในการส่งนี้ต้องมีขนาดใหญ่มากขึ้นด้วย คือ 1.25 MHz ส่วนของภาครับสัญญาณที่ปลายทางก็จะทำการตีสเปกตรัม(Despread) สัญญาณที่รับได้เพื่อดึงสัญญาณเสียงเดิมกลับคืนมาในการตีสเปกตรัมนั้นจะอาศัยวงจรรีเลเตอร์(Correlator)ซึ่งทำหน้าที่คูณสัญญาณที่ได้รับกับรหัส PN ชุดเดิมซึ่งเหมือนกับการคูณสัญญาณที่ได้รับกับรหัส PN ชุดเดิมซึ่งเหมือนกับการคูณที่ภาคส่งและจากนั้นก็หาค่าเฉลี่ยของสัญญาณทุกๆหนึ่งคาบของอัตราบิตของสัญญาณเสียง จะได้สัญญาณเสียงของสำหรับผู้รับแต่ละคนออกมา(หมายเหตุ: สัญญาณข้อมูลที่ต้องการส่งออกไม่จำเป็นต้องเป็นสัญญาณเสียงเท่านั้น อาจเป็นสัญญาณข้อมูลแบบอื่นก็ได้)

การที่เครื่องรับโทรศัพท์เคลื่อนที่แต่ละเครื่องที่ส่งผ่านสัญญาณเสียง หรือ ข้อมูลในรูปของสัญญาณดิจิทัลโดยใช้รหัส PN ที่แตกต่างกันและมีคุณสมบัติที่ตั้งฉากซึ่งกันและกัน ทำให้การรับและส่งสัญญาณของโทรศัพท์เครื่องหนึ่ง จะไม่ไปตีสเปกตรัมสัญญาณที่ถูกสเปกตรัมด้วยรหัส PN ชุดอื่น ๆ ออกมาด้วยเหตุนี้เครื่องโทรศัพท์แต่ละเครื่องจึงสามารถแยกแยะสัญญาณที่เป็นของตนเองได้ ค่าพารามิเตอร์ค่าหนึ่งที่สำคัญ คือ อัตราการประมวลผล (Processing gain) ซึ่งได้กำหนดให้มีค่าเท่ากับอัตราส่วนระหว่างอัตราบิตข้อมูลของรหัส PN ต่ออัตราการส่งของข้อมูลจริง ในกรณีที่ส่งสัญญาณข้อมูลด้วยอัตรา 9600 bps จะได้ค่าอัตราการประมวลผลเท่ากับ $1.228 \text{ Mbps} / 9600 \text{ bps} = 128$ หรือเท่ากับ 21 dB

คุณลักษณะของระบบโคเรลชันโคเวอจชันซีดีเอ็มเอเป็นดังนี้

- โดยธรรมชาติแล้วในระหว่างการสนทนาของมนุษย์จะมีเพียงประมาณ 35% ของเวลาทั้งหมดเท่านั้นที่มีสัญญาณเสียงของผู้พูด ส่วนเวลาที่เหลือจะเป็นการฟัง ในระบบ CDMA นั้นเนื่องจากผู้ใช้บริการทุกคนจะถูกจัดให้ช่องสัญญาณช่องเดียวกันหมด ดังนั้นถ้ามีผู้ใช้บางส่วนที่ไม่มีเสียงพูดก็หมายถึงว่าปริมาณสัญญาณรบกวนระหว่างกันของผู้ใช้ ณ เวลานั้นๆก็ลดลงด้วย ซึ่งโดยหลักการแล้วอาจจะลดได้ถึง 65 % นั่นหมายถึงเราสามารถเพิ่มขนาดความจุของระบบขึ้นได้ประมาณ 3 เท่า

- ในการส่งข้อมูลที่อัตราการส่งสูงๆเช่น มากกว่า 10 Kbps มากๆนั้น ในระบบ FDMA และระบบ TDMA จำเป็นต้องอาศัยวงจรรีเลเตอร์ในการลดทอนสัญญาณที่เรียกว่า การสอดแทรกทางสัญญาณซึ่งเกิดจากการแผ่ของสัญญาณเนื่องจากการสเปกตรัมของสัญญาณในเวลา ในขณะที่วงจรรีเลเตอร์ของระบบ CDMA ไม่มีความจำเป็นต้องใช้วงจรรีเลเตอร์สำหรับการปรับแต่งรูปสัญญาณ แต่ต้องอาศัยวงจรรีเลเตอร์เพื่อใช้ในการตีสเปกตรัมสัญญาณกลับคืนมา ซึ่งวงจรรีเลเตอร์นั้นมีความซับซ้อนน้อยกว่าวงจรรีเลเตอร์มาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ระบบ CDMA ใช้วงจรรับส่งวิทยุเพียงชุดเดียวสำหรับครอบคลุมบริเวณหนึ่งๆ ดังนั้นจึงง่ายและสะดวกในการติดตั้งอีกทั้งประหยัดเนื้อที่ในการจัดเก็บอุปกรณ์ด้วย

- เนื่องจากในแต่ละเซลล์ใช้คลื่นวิทยุความถี่เดียวกันจึงไม่มีความจำเป็นต้องมีการแฮนด์ออฟจากความถี่หนึ่งไปยังอีกค่าความถี่หนึ่งในกรณีที่ตัวเครื่อง โทรศัพท์เคลื่อนที่จากเซลล์หนึ่ง

2.2 ภาคส่งของไคเรกต์ซีเควนซ์ซีดีเอ็มเอ

บล็อกไดอะแกรมภาคส่งของไคเรกต์ซีเควนซ์ซีดีเอ็มเอ



รูปที่ 2.1 บล็อกไดอะแกรมภาคส่งของ DS-SS

2.2.1 ส่วนมอดูเลเตอร์ (Modulator)

เป็นการจัดระดับสัญญาณจากผู้ใช้ให้เหมาะสมกับการทำงาน ซึ่งในขั้นตอนถัดไปเป็นการประมวลผลด้านสัญญาณ โดยการคูณและบวกกันของสัญญาณ การที่ข้อมูลจากผู้ใช้มีระดับสัญญาณเป็น '0' และ '1' ไม่เหมาะสมที่จะใช้ในการประมวลผลแบบดังกล่าว ต้องมีการแปลงระดับสัญญาณให้เหมาะสมก่อน โดยการมอดูเลตแบบ Binary Phase Shift Keying (BPSK) โดยขั้นตอนนี้เหมือนการเทียบระดับสัญญาณใหม่เพื่อให้ระดับสัญญาณเปลี่ยนเป็น '-1' และ '1'

2.2.2 ส่วนวอลซ์สเปรต

เป็นการขั้นตอนการเข้ารหัสของระบบ โดยการคูณข้อมูลผู้ใช้ที่ผ่านการมอดูเลตแบบ BPSK แล้วด้วยรหัสสุทหนึ่งที่มีอัตราส่งสูงกว่าอัตราข้อมูล ในที่นี้เลือกใช้รหัสวอลซ์

รหัสวอลซ์ที่คูณเข้ากับข้อมูลของผู้ใช้แต่ละรายจะแตกต่างกันตรงนี้มีความสำคัญและเป็นหัวใจของระบบ เพราะรหัสวอลซ์จะเป็นตัวแยกข้อมูลของผู้ใช้แต่ละรายจากข้อมูลที่เข้ารหัสเสร็จ ซึ่งจะใช้ในขั้นตอนถอดรหัสในภาครับ

รหัสวอลซ์ที่ใช้จะมีขนาดกว้างเท่ากับจำนวนผู้ใช้ มีความยาวเป็นค่าๆหนึ่ง และมีอัตราข้อมูลมากกว่าเป็นจำนวนเท่าที่เท่ากับความยาวของรหัส เพื่อให้รหัสวอลซ์ทั้งหมดได้คู่กับข้อมูลในทุกลำดับ กล่าวคือในระบบที่มีจำนวนผู้ใช้ m ราย และอัตราการส่งข้อมูลเป็น F_s จะต้องใช้รหัสวอลซ์ที่มีขนาด $n \times m$ และความถี่ $F_s \times m$

เราขอยกตัวอย่างประเภทของรหัส PN ที่ใช้ในระบบโทรศัพท์เคลื่อนที่ระบบ CDMA ตามมาตรฐาน IS-95 ซึ่งมีรหัส PN อยู่ด้วยกัน 3 ประเภท คือ รหัสวอลซ์, รหัส PN ยาว และรหัส PN สั้น โดยรายละเอียดของรหัสแต่ละประเภทมีดังนี้

- รหัสวอลซ์ (Walsh Code) มีชื่อเรียกอีกอย่างหนึ่งว่ารหัสฮาดามาร์ด (Hadamard Code) ประกอบด้วยรหัสที่มีคุณสมบัติที่ตั้งฉากระหว่างกันทั้งหมด 64 ชุด โดยที่รหัสแต่ละชุดมีความยาวเท่ากับ 64 บิต รหัสประเภทนี้ออกแบบมาเพื่อใช้สำหรับการสเปรดช่องสัญญาณที่มีอัตราการส่ง 1.228 Mbps

หมายเหตุ : รหัส 2 ชุด จะมีคุณสมบัติที่ตั้งฉากระหว่างกันก็ต่อเมื่อค่าสหสัมพันธ์ไขว้ (Cross Correlation) ระหว่างรหัสคู่นี้มีค่าเป็นศูนย์ การคำนวณหาค่าสหสัมพันธ์ไขว้สามารถหาได้จาก โดยที่ X_i และ Y_i คือค่าคือค่าของบิตที่ i ของรหัสชุดแรกและชุดที่สองในรูปของไบโพลาร์ นั่นคือว่า $X_i, Y_i = -1$ ถ้าบิตที่ i นั้นมีค่าเป็นศูนย์ และ $X_i, Y_i = 1$ ถ้าบิตที่ i นั้นมีค่าเป็นหนึ่ง

รหัสวอลซ์สามารถสร้างได้จากเมตริกซ์ฮาดามาร์ด (Hadamard Matrices) โดยที่ m คือค่า 2 ยกกำลังเลขจำนวนเต็ม ($m = 1, 2, 3, \dots$) ค่าเริ่มต้นของเมตริกซ์ฮาดามาร์ดที่ $m = 1$ กำหนดให้เป็น

$$H_2 = \begin{bmatrix} 0 & 0 \\ 0 & 1 \end{bmatrix} \quad (2.1)$$

และค่า H_{2m} อื่นๆสร้างจากความสัมพันธ์ต่อไปนี้

$$H_{2m} = \begin{bmatrix} H_m & H_m \\ H_m & H_m \end{bmatrix} \quad (2.2)$$

ตัวอย่างกรณี $m = 2$ ได้

$$H_4 = \begin{bmatrix} 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 1 \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \end{bmatrix} \quad (2.3)$$

และกรณี $m=4$ ได้

$$H_8 = \begin{bmatrix} 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 \\ 0 & 1 & 0 & 1 & 1 & 0 & 1 & 0 \\ 0 & 0 & 1 & 1 & 1 & 1 & 0 & 0 \\ 0 & 1 & 1 & 0 & 1 & 0 & 0 & 1 \end{bmatrix} \quad (2.4)$$

2.2.3 รหัส PN

- รหัส PN ยาว รหัสประเภทนี้สร้างจากชิพตรีจิสเตอร์ขนาด 42 บิต โดยการต่อเชื่อมกันให้มีโครงสร้างเป็น Maximum Length LFSRs และใช้โพลีโนเมียลต่อไปนี้

$$p(x) = x^{42} + x^{35} + x^{33} + x^{31} + x^{27} + x^{26} + x^{25} + x^{22} + x^{21} + x^{19} + x^{18} + x^{17} + x^{16} + x^{10} + x^7 + x^6 + x^5 + x^3 + x^2 + x + 1 \quad (2.5)$$

ผลที่ได้คือ รหัสที่มีความยาวถึง $2^{42} - 1 = 4,398 \times 10^{12}$ เนื่องจากอัตราการสร้างรหัสนี้มีค่าเท่ากับ 1.228 Mbps ดังนั้นรหัสนี้จะมีการซ้ำทุกๆ 41,425 วัน


- รหัส PN สั้น รหัสนี้มีอยู่ 2 ชุด คือ I และ Q โดยแต่ละชุดสร้างจากการใช้ชิพตรีจิสเตอร์ขนาด 15 บิต โดยต่อเชื่อมกันให้มีโครงสร้างแบบ Maximum Length LFSRs และใช้โพลีโนเมียล 2 ชุด ต่อไปนี้

$$I(x) = x^{15} + x^{13} + x^9 + x^8 + x^7 + x^5 + x^{25} + 1 \quad (2.6)$$

$$Q(x) = x^{15} + x^{12} + x^{11} + x^{10} + x^6 + x^5 + x^4 + x^3 + 1 \quad (2.7)$$

ลักษณะของรหัส PN จะมีการกระจายข้อมูลคล้ายๆแบบสุ่ม แต่ไม่ได้เป็นการสุ่มจริง คือ ข้อมูลจะมีรูปแบบที่แน่นอนสามารถทำนายได้ หากทราบกระบวนการสร้างรหัสและในที่สุดก็จะกลับมาซ้ำค่าเดิมเสมอ เพื่อให้สามารถค้นค่าเดิมของข้อมูลกลับมาได้ถูกต้องในส่วนของภาครับโดยปกติจะใช้รหัส PN ที่มีความยาวมากเพื่อให้มีการกระจายของข้อมูลสูง การใช้งานรหัส PN แม้ว่าจะเป็นการซ้ำค่าล่วงหน้าแล้วแต่เนื่องจากรหัส PN ซึ่งใช้เพียงชุดเดียวแต่ก็มีขนาดที่ยาวมาก จึงนิยมสร้างจากวงจรแทนการเก็บเป็นค่าคงที่ซึ่งเปลืองทรัพยากรของระบบมากกว่า เรียกวงจรที่ใช้สร้างรหัส PN ว่า วงจรแทนการเก็บเป็นค่าคงที่ซึ่งเปลืองทรัพยากรของระบบมากกว่า เรียก วงจรที่ใช้สร้างรหัส PN ว่า วงจร PN Generator โดยมีโครงสร้างของวงจรเป็นดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 โครงสร้างของวงจร PN Generator

หากพิจารณาโครงสร้างของวงจรจะพบว่าประกอบด้วยชิฟต์รีจิสเตอร์(Shift Register)และการกระทำทางตรรกะแบบ XOR ของสัญญาณจากบิตต่างๆของชิฟต์รีจิสเตอร์ ได้เอาท์พุทของบิตท้ายสุดเป็นเอาท์พุทของวงจร มีสิ่งที่จะต้องระวัง คือ ในจังหวะเริ่มต้นการทำงานของวงจร ข้อมูลในชิฟต์รีจิสเตอร์ต้องมีอย่างน้อยที่สุดบิตหนึ่งที่เป็น '1' ไม่งั้นนั่นแล้ววงจร PN Generator จะไม่ให้เอาท์พุทใดๆออกมาเลย สำหรับความยาวของรหัสที่สร้างจากวงจร PN Generator ก่อนที่จะกลับมาซ้ำค่าเดิมจะขึ้นอยู่กับขนาดของชิฟต์รีจิสเตอร์ที่ใช้ตามสมการ

$$\text{ความยาวของรหัส} = 2^m - 1$$

โดยที่ m คือ ขนาดของชิฟต์รีจิสเตอร์ที่ใช้

สำหรับการที่จะเลือกว่าจะใช้สัญญาณบิตใดของชิฟต์รีจิสเตอร์ในการทำ XOR สามารถใช้ได้ตามตารางที่ 2.1 ซึ่งจะแบ่งตามขนาดของชิฟต์รีจิสเตอร์ที่ใช้


ขนาดของชิพต์ รีจิสเตอร์(m)	ค่าสัมประสิทธิ์ที่สามารถใช้ได้
2	[1,2]
3	[1,3]
4	[1,4]
5	[2,5][2,3,4][1,2,4,5]
6	[1,6][1,2,5,6][2,3,5,6]
7	[3,7][1,2,3,7][1,2,3,4,5,6,7][2,3,4,7] [1,2,3,4,5,7][2,4,6,7][1,7][1,3,6,7] [2,5,6,7]
8	[2,3,4,8][3,5,6,8][1,2,5,6,8] [1,3,5,8][2,5,6,8][1,5,6,8] [1,2,3,4,6,8][1,6,7,8]
9	[4,9][3,4,6,9][4,5,8,9] [1,4,8,9][2,3,5,9][1,2,5,6,9] [5,6,8,9][1,3,4,6,7,9][2,7,8,9]
10	[3,10][2,3,8,10][3,4,5,6,7,8,9,10] [1,2,3,5,6,10][2,3,6,8,9,10][1,3,4,5,6,7,8,10]
11	[2,11][2,5,8,11][2,3,7,11] [2,3,5,11][1,3,8,9,10,11]
12	[1,4,6,12][1,2,5,7,8,9,11,12] [1,3,4,6,8,10,11,12][1,2,5,10,11,12] [2,3,9,12][1,2,4,6,11,12]
13	[1,3,4,13][4,5,7,9,10,13][1,4,7,8,11,13] [1,2,3,6,8,9,10,13][5,6,7,8,12,12][1,5,7,8,9,13]
14	[1,6,10,14][3,4,6,7,9,10,14] [4,5,6,7,8,9,12,14][1,6,8,14] [5,6,9,10,11,12,13,14][1,2,3,4,5,7,8,10,13,14]
15	[1,15][1,5,10,15][1,3,12,15] [1,2,4,5,10,15][1,2,6,7,11,15][1,2,3,6,7,15]
16	[1,3,12,16][1,3,6,7,11,12,13,16] [1,2,4,6,8,9,10,11,15,16][1,6,8,14]

ตารางที่ 2.1 แสดงค่าสัมประสิทธิ์ตามขนาดชิพต์รีจิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ภาครับของระบบโคเรคต์ซีแควนซ์ซีดีเอ็มเอ


บล็อกไดอะแกรมของภาครับระบบโคเรคต์ซีแควนซ์ซีดีเอ็มเอ



รูปที่ 2.3 บล็อกไดอะแกรมภาครับของระบบโคเรคต์ซีแควนซ์ซีดีเอ็มเอ

2.4 แมทซ์ฟิลเตอร์(Matched Filter)

ขั้นตอนการคิมอดูเลตสัญญาณซึ่งเป็นกระบวนการที่เกิดขึ้นที่ภาครับ โดยเราจะพิจารณาเฉพาะกรณีที่ช่องสัญญาณได้รับผลกระทบจากสัญญาณรบกวนเกาส์เซียนแบบบวก(Additive White Gaussian Noise:AWGN)จากข้อกำหนดที่กล่าวมาเราสามารถคาดเป็นแบบจำลองของสัญญาณได้ดังรูปที่2.4




รูปที่2.4 แผนภาพแสดงความสัมพันธ์ของสัญญาณที่ภาคส่งและภาครับเมื่อส่งผ่านช่องสัญญาณ AWGN

จากรูปเราจะได้ความสัมพันธ์ระหว่างสัญญาณที่ส่งออก ณ ภาคส่งกับสัญญาณที่รับได้ ณ ภาครับดังนี้

$$r(t) = S_i(t) + n(t) \quad , 0 \leq t \leq T \tag{2.8}$$

โดย $S_i(t)$ คือ สัญญาณที่ภาคส่งใช้ในการแทนข้อมูลดิจิทัล ทั้งนี้ $i = 1,2,\dots,M$ ระยะเวลาที่ใช้ในการส่งสัญญาณดิจิทัลแต่ละครั้งจะมีความยาวเท่ากับ T วินาที และ $n(t)$ คือ สัญญาณรบกวนสำหรับช่วงเวลาการส่งข้อมูลดิจิทัลแต่ละครั้ง $n(t)$ เป็นฟังก์ชันแชนเนลเปิดของกระบวนการแรนดอมเกาส์เซียนแบบบวก (AWGN random process)ที่มีความหนาแน่นสเปกตรัมกำลัง(power spectral density)เท่ากับ $\frac{N_0}{2}$ W/Hz




รูปที่ 2.5 แผนภาพแสดงโครงสร้างของวงจรมอดูเลตสัญญาณ

สัญญาณ $r(t)$ ที่รับได้จะถูกป้อนเข้าวงจรมอดูเลตซึ่งประกอบด้วยองค์ประกอบย่อย 2 ส่วน คือ วงจรมอดูเลตสัญญาณ(signal demodulator) และวงจรถิเทคเตอร์(detector) ดังแสดงในรูปที่ 2.5 สำหรับ องค์ประกอบส่วนแรกคือ วงจรมอดูเลตสัญญาณ โดยทั่วไปวงจรมอดูเลตมีได้หลายรูปแบบ สำหรับ วงจรที่เราจะอธิบายในรายละเอียดมีชื่อเรียกว่า วงจรมอดูเลตแบบแมทช์ฟิลเตอร์ (matched filter demodulator) ส่วนองค์ประกอบในส่วนที่สองคือ วงจรถิเทคเตอร์ ซึ่งหน้าที่หลักของวงจรถิเทคเตอร์คือ การนำชุดตัวแปรแรนดอม(random) V_1, V_2, \dots, V_N ที่ได้จากด้านออกของวงจรมอดูเลตมาประมวลเพื่อใช้ในการตัดสินใจว่าสัญญาณที่ได้รับนั้นน่าจะเป็นสัญญาณดิจิทัลชนิดใดที่ต้นทางส่งออก การวิธีที่ใช้ในการตัดสินใจมีพื้นฐานการคำนวณโดยอาศัยทฤษฎีความน่าจะเป็นเป็นหลัก

แมทช์ฟิลเตอร์เป็นฟิลเตอร์แบบเชิงเส้น (linear filter) ที่ออกแบบให้มีค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน (signal-to-noise ratio) สูงๆ และเป็นฟิลเตอร์ที่ดีที่สุดสำหรับใช้รับข้อมูล(data)ตัวเดียว ด้วยการที่ผลตอบสนองอิมพัลส์(impulse response)แมทช์(matches)กับรูปคลื่น(waveform)ของบิตข้อมูล (data bit)ที่ได้รับได้ เพราะฉะนั้นผลตอบสนองอิมพัลส์เป็นการรีเวอร์ส(reverse)รูปคลื่นของข้อมูลในทาง เวลา ดังนั้นแมทช์ฟิลเตอร์ก็จะมีผลตอบสนองความถี่(frequency response)ที่เหมือนกับสเปกตรัมความถี่ (frequency spectrum)ของสัญญาณที่ได้รับได้ด้วย เราต้องการฟิลเตอร์ที่มีการส่งผ่าน(transmission)ขนาดใหญ่และรูปคลื่นที่รับได้มีกำลังงาน(energy)สูงๆ แต่ในส่วนของความถี่เราต้องการให้รูปคลื่นที่รับได้มี กำลังงานน้อยๆเพราะฟิลเตอร์จะทำให้เกิดการลดทอน(attenuation) เพื่อป้องกันสัญญาณรบกวนที่จะเข้าไปในดีเทคเตอร์ โดยสิ่งที่เราต้องการนี้สามารถทำได้โดยใช้เงื่อนไขของแมทช์ฟิลเตอร์ แต่ข้อกำหนดของแมทช์ฟิลเตอร์นั้นจะอยู่บนพื้นฐานของระบบที่ช่องสัญญาณได้รับผลกระทบจากสัญญาณรบกวนเกาส์เซียนแบบบวกเท่านั้น

สมมติให้มีสัญญาณ $S(t)$ บวกกับสัญญาณรบกวนเกาส์เซียนแบบบวก $n(t)$ เป็นอินพุทของฟิลเตอร์แบบเชิงเส้นที่แสดงในรูปที่ 2.6 ที่เวลา $t = T$ เอาท์พุทแซมเปิล $Z(T)$ จะประกอบด้วย ส่วนประกอบของสัญญาณ a_i และส่วนประกอบของสัญญาณรบกวน n_o ค่าความแปรปรวน(variance) ของสัญญาณรบกวน(กำลังเฉลี่ยของสัญญาณรบกวน)จะแทนด้วยสัญลักษณ์ σ_o^2



รูปที่ 2.6 ขั้นตอน demodulation/detector ของสัญญาณดิจิทัล

ดังนั้นอัตราส่วนระหว่างกำลังสัญญาณที่เกิดขึ้นในช่วงเวลาสั้นๆต่อกำลังเฉลี่ยของสัญญาณรบกวน $\left(\frac{S}{N}\right)$ ที่เวลา $t = T$ เอาที่พหุคูณเป็ลในขั้นตอน(step)ที่ 1 คือ

$$\left(\frac{S}{N}\right)_T = \frac{a_i^2}{\sigma_o^2} \tag{2.9}$$

จะพบว่าฟังก์ชันถ่ายโอน(transfer function) $H_o(f)$ ที่มีค่ามากที่สุดตามสมการที่ (2.5) นั้นสามารถแสดงได้โดยให้สัญญาณเอาที่พหุของฟิลเตอร์ (a_i) อยู่ในเทอมฟังก์ชันถ่ายโอน $H(f)$ และสัญญาณอินพุตเป็นการแปลงฟูริเยร์(Fourier transform)ของสัญญาณอินพุต $S(t)$

$$a_i(t) = \int_{-\infty}^{\infty} H(f)S(f)e^{j2\pi ft} df \tag{2.10}$$

โดยที่ $S(f)$ คือ การแปลงฟูริเยร์ของสัญญาณอินพุต $[S(t)]$

ถ้าเป็นความหนาแน่นกำลังเชิงสเปกตรัมแบบสเปกตรัมสองข้าง (two - side power spectral density)ของอินพุตของสัญญาณรบกวน คือ $\frac{N_o}{2}$ (W/Hz) ดังนั้นเราสามารถที่จะแสดงกำลังเอาที่พหุของสัญญาณรบกวน(output noise power)

$$\sigma_o^2 = \frac{N_o}{2} \int_{-\infty}^{\infty} |H(f)|^2 df \tag{2.11}$$

รวมสมการที่ (2.11) ถึง (2.13) จะได้เป็น

$$\left(\frac{S}{N}\right)_T = \frac{\left| \int_{-\infty}^{\infty} H(f)S(f)e^{j2\pi fT} df \right|^2}{\frac{N_o}{2} \int_{-\infty}^{\infty} |H(f)|^2 df} \tag{2.12}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะพบว่าค่าของ $H(f) = H_o(f)$ ซึ่งจะทำให้ได้ค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน $\left(\frac{S}{N}\right)_T$ สูงๆ โดยใช้ความไม่เท่ากันของชวาร์ต(Schwarz's inequality)แบบแรกของความไม่เท่ากันมีรูปแบบเป็น

$$\left| \int_{-\infty}^{\infty} f_1(x) f_2(x) dx \right|^2 \leq \int_{-\infty}^{\infty} |f_1(x)|^2 dx \int_{-\infty}^{\infty} |f_2(x)|^2 dx \quad (2.13)$$

ถ้า $f_1(x) = k f_2^*(x)$ โดยที่ k คือ ค่าคงที่, $*$ เป็นคอมเพล็กซ์คอนจูเกต(complex conjugate) ถ้าแทน $f_1(x)$ และ $f_2(x)$ ด้วย $H(f)$ และ $S(f)$ ตามลำดับ จะได้

$$\left| \int_{-\infty}^{\infty} H(f) S(f) e^{j2\pi f T} df \right|^2 \leq \int_{-\infty}^{\infty} |H(f)|^2 df \int_{-\infty}^{\infty} |S(f)|^2 df \quad (2.14)$$

แทนในสมการที่ 2.7

$$\left(\frac{S}{N}\right)_T \leq \frac{2}{N_o} \int_{-\infty}^{\infty} |S(f)|^2 df \quad (2.15)$$

หรือ

$$\max \left(\frac{S}{N}\right)_T = \frac{2E}{N_o} \quad (2.16)$$

$$E = \int_{-\infty}^{\infty} |S(f)|^2 df \quad (2.17)$$

โดยที่ E คือ กำลังงานของสัญญาณอินพุต $[S(f)]$

ค่าสูงสุดของเอาต์พุตของอัตราส่วนสัญญาณต่อสัญญาณรบกวนจะขึ้นอยู่กับกำลังงานของสัญญาณอินพุตและความหนาแน่นสเปกตรัมกำลัง โดยจะไม่ขึ้นอยู่กับรูปร่างลักษณะเฉพาะของรูปคลื่นที่ใช้ในสมการที่ (2.11) จะมีค่าเท่ากับสมการที่ (2.13) เมื่อใช้ฟังก์ชันถ่ายโอนของฟิลเตอร์ที่ดีที่สุด(optimum filter)

$$H(f) = H_o(f) = k S^*(f) e^{-j2\pi f T} \quad (2.18)$$

หรือ


$$h(f) = \mathcal{F}^{-1} \left\{ k S^*(f) e^{-j2\pi f T} \right\} \quad (2.19)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจาก $S(t)$ เป็นค่าจำนวนจริง(real) สามารถเขียนได้เป็น

$$h(t) = \begin{cases} ks(T-t) & 0 \leq t \leq T \\ 0 & \text{อื่นๆ} \end{cases} \tag{2.20}$$

ดังนั้นผลตอบสนองอิมพัลส์ของฟิลเตอร์ที่ให้ค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวนสูงๆ จะเป็นเหมือนกระจกเงาสท้อนสัญญาณ $S(t)$ สัญญาณ $S(t)$ จะถูกหน่วงเวลา(delay) ไปช่วงเวลา T โดยหน่วงเวลา T วินาที ตามสมการ (2.20) การหน่วงเวลา T วินาที ที่ทำเป็นฟังก์ชัน $h(t)$ อยู่ในช่วงเวลา $0 \leq t \leq T$ ที่เป็นค่าบวก จะไม่มีการหน่วงเวลา T ที่เป็นตอบสนอง $S(-t)$ เพราะว่าเป็นการบอกลักษณะของผลตอบสนองที่เป็นฟังก์ชันในช่วงลบ



รูปที่ 2.7(ก) characteristic ของแมทซ์ฟิลเตอร์
(ข) เอาท์พุทของแมทซ์ฟิลเตอร์

จากสมการที่ (2.20) และรูปที่ 2.7 (ก) เป็นคุณสมบัติพื้นฐานของแมทซ์ฟิลเตอร์และผลตอบสนองอิมพัลส์ของฟิลเตอร์จะได้ออกการหน่วงเวลาสัญญาณ $S(t)$ โดยทำการพลิกเฟสให้ได้เป็นสัญญาณ $S(-t)$ และทำการหน่วงเวลาไป T วินาที ได้เป็น $S(t - T)$

เอาท์พุท $Z(T)$ ของฟิลเตอร์ สามารถอธิบายได้ในโดเมนของเวลา(time domain)คือ เป็นการคอนโวลูชัน(convolution)ระหว่างรูปคลื่นของสัญญาณอินพุท $r(t)$ กับผลตอบสนองอิมพัลส์ของฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\begin{aligned} Z(t) &= r(t) * h(t) \\ &= \int_0^t r(\tau)h(T - \tau)d\tau \end{aligned} \quad (2.21)$$

แทน $h(t)$ ของสมการ (2.20) ใน $h(t - \tau)$ ของสมการ(2.21)

$$\begin{aligned} Z(t) &= \int_0^t r(\tau)S[T - (t - \tau)]d\tau \\ &= \int_0^t r(\tau)S[T - t + \tau]d\tau \end{aligned} \quad (2.22)$$

เมื่อ $t = T$ จะได้

$$Z(T) = \int_0^T r(\tau)S(\tau)d\tau \quad (2.23)$$



รูปที่ 2.8 บล็อกโคแอดมอดูเลชันของระบบ baseband

พิจารณา ระบบแบบคัมมูลฐาน (baseband) ดังแสดงในรูป 2.8 รูปคลื่น ที่รับได้ คือ $S_1(t)$ หรือ $S_2(t)$ ซึ่งจะตัดสินใจจากบิตข้อมูลที่ส่งมา สามารถแสดงได้โดยถ้าไม่มีการรบกวนระหว่างสัญลักษณ์ (symbol) ผลลัพธ์ที่ได้จะมีอัตราความผิดพลาด (error rate) ต่ำที่สุดถ้าเมทริกซ์ฟิลเตอร์ออกแบบให้มีค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน (γ) สูงที่สุด

$$\gamma = \frac{[S_2(T_b) - S_1(T_b)]^2}{N} \quad (2.24)$$

เมื่อ T_b = เป็นเวลาแซมปลิง (sampling) ที่บิตสุดท้ายของช่วง

N = พลังงานรวมของสัญญาณรบกวนที่วงจรตัดสินใจ

โดยที่ฟังก์ชันนี้จะมีค่าสูงสุดถ้าผลตอบสนองความถี่ของเมทริกซ์ฟิลเตอร์ มีค่าดังสมการ (2.25)

$$H(f) = \frac{KP^*(f)e^{-j2\pi f T_b}}{G_n(f)} \quad (2.25)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$P^*(f)$ = คอมเพล็กซ์คอนจูเกตของสเปกตรัมความถี่ของรูปคลื่น $P(t) = s_2(t) - s_1(t)$

$G_n(f)$ = ความหนาแน่นกำลังเชิงสเปกตรัมแบบสเปกตรัมสองข้างของสัญญาณรบกวน สำหรับสัญญาณรบกวนเกาส์สีขาว, $G_n(f)$ จะมีค่าคงที่ $= \frac{N_0}{2}$

K = ตัวแปรอิสระภายใต้เงื่อนไขนี้ ค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน จะมีค่าตามสมการ (2.26)

$$\gamma_{\text{MAX}} = \int_{-\infty}^{\infty} \frac{|P(f)|^2}{|G_n(f)|} df \quad (2.26)$$

และค่าความน่าจะเป็นของความผิดพลาด (probability of error) สำหรับการตัดสินใจเลือกจุดกึ่งกลางระหว่างค่าที่เป็นไปได้ที่รับได้ 2 ค่า ตามสมการที่ (2.27)

$$P_e = Q \left[\frac{\sqrt{\gamma_{\text{MAX}}}}{2} \right] \quad (2.27)$$

โดยที่ $Q(x)$ เป็นสัญลักษณ์แสดงถึงฟังก์ชัน Q ที่มีค่าตามสมการ (2.28)

$$Q(x) = \int_x^{\infty} \frac{1}{z\sqrt{2\pi}} e^{-\frac{z^2}{2}} dz \quad (2.28)$$

ผลตอบสนองอิมพัลส์ของฟิลเตอร์เป็นการแปลงฟูริเยร์ผกผัน (Inverse Fourier Transform) ของผลตอบสนองความถี่ สำหรับกรณีของสัญญาณรบกวนสีขาว ในสมการ (2.25) ถ้าเราให้ $K = \frac{N_0}{2}$ จะได้ค่าตามสมการ (2.29)


$$H(f) = P^*(f) e^{-j2\pi f t_b} \quad (2.29)$$

เราได้แปลง $P^*(f)$ จาก $P(-t)$ เพราะฉะนั้นผลตอบสนองอิมพัลส์ของเมทซ์ฟิลเตอร์จะได้

$$h(t) = p(T_b - t) = S_2(T_b - t) - S_1(T_b - t) \quad (2.30)$$

เหมือนกับสัญญาณแบนด์มูลฐาน ที่ใช้ในระบบความถี่วิทยุ (Radio Frequency: RF) การใช้เครื่องรับ คอร์รีเลชัน (correlation) เช่นแสดงในรูป 2.9 ซึ่งเครื่องรับชนิดนี้จะแสดงภายหลังสามารถอิมพลีเมนต์ (implement) สำหรับเฟสซิงค์อิมมอดูเลเตอร์ (PSK demodulator) ซึ่งเป็นการคอร์รีเลชันสัญญาณ $S_2(t) - S_1(t)$ ซึ่งถูกผลิตโดยเฟสล็อกลูป (phase locked loop)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 เครื่องรับแบบ correlation

ใช้สมการ (2.26) และ (2.27) จะแสดงในรูปของการคำนวณอัตราความผิดพลาดของบิต (Bit Error Rate:BER)สำหรับเลขฐานสองของระบบเฟสชิตส์คีย์อิง ซึ่งทั้งสองสัญญาณ ที่จะถูกส่งเป็น

$$S_1(t) = -A \sin \omega_c t$$

หรือ

$$S_2(t) = +A \sin \omega_c t$$

ดังนั้น $P(t) = 2A \sin \omega_c t$ ขณะนี้เราพิจารณาสมการ (2.26) ซึ่งนำมาใช้กับกรณีของแมทซ์ฟิลเตอร์ความหนาแน่นสเปกตรัมกำลังของสัญญาณรบกวนเกาส์สีขาว (White Gaussian noise power spectral density) ถูกแสดงโดย $G_n(f) = \frac{N_0}{2}$ และ

$$\gamma_{MAX} = \frac{\int_{-\infty}^{\infty} |P(f)|^2 df}{\frac{N_0}{2}} \quad (2.31)$$

เราสามารถประยุกต์ทฤษฎีของพาร์เซวาล (Parseval's theorem) ตามสมการ (2.31) ทฤษฎีนี้พลังงานของสัญญาณสามารถหา โดยการอินทิเกรตความหนาแน่นสเปกตรัมกำลังตลอดทั้งความถี่หรืออินทิเกรตฟังก์ชันทางเวลาของสี่เหลี่ยม (squared time function) ตลอดทั้งช่วงเวลา

$$\int_{-\infty}^{\infty} |P(f)|^2 df = \int_{-\infty}^{\infty} p^2(t) dt \quad (2.32)$$

ในกรณีนี้ $P(t) = 4A^2 \sin^2 \omega_c t$ และมันจะมีค่าอยู่ในช่วง $0 \leq t \leq T_b$ และแทนสมการ (2.32) ในสมการ (2.31) จะได้

$$\gamma_{MAX} = \frac{\int_0^{T_b} 4A^2 \sin^2(\omega_c t) dt}{\frac{N_0}{2}} \quad (2.33)$$

การอินทิเกรตจะได้ค่าโดยการขยายเทอม $\sin^2 \omega t = \frac{1}{2} - \frac{1}{2} \cos 2\omega t$ และโดยการสังเกตในเทอมของ โคไซน์ (cosine) อินทิเกรตแล้วจะได้ค่าเท่ากับศูนย์ ถ้าความถี่คลื่นพาห้เป็นผลคูณของอัตราข้อมูล ดังนั้นจะได้

$$P_{\max} = \frac{4A^2 T_b}{N_0} \tag{2.34}$$

แทนสมการนี้ลงในสมการ (2.27) จะได้


$$P_e = Q \left[\sqrt{\frac{A^2 T_b}{N_0}} \right] \tag{2.35}$$

P_e ที่แสดงให้เห็นพบข้อผิดพลาดในเทอมของกำลังงานต่อบิต (E_b) หากด้วยความหนาแน่นของสัญญาณรบกวนแบบข้างเดียว (one-sided noise density : N_0) กำลังงานต่อบิตในกรณีนี้ให้

$$E_b = A^2 \frac{T_b}{2}$$

ดังนั้นจะได้

$$P_e = Q \left[\sqrt{\frac{2E_b}{N_0}} \right] \tag{2.36}$$



รูปที่ 2.10 (ก) รูปคลื่นของสัญญาณ square wave
 (ข) impulse response ของแมทซ์ฟิลเตอร์
 (ค) output ของแมทซ์ฟิลเตอร์ที่มีอินพุตเป็น square wave

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำความสัมพันธ์ตามสมการ (2.36) มาพล็อตจะได้กราฟในรูป 2.10 ในอนาล็อกความน่าจะเป็นของความผิดพลาดมีการมอดูเลทหลายชนิด $\frac{E_b}{N_o}$ เป็นเหมือนกับอัตราส่วนสัญญาณต่อสัญญาณรบกวนในแมทซ์ฟิลเตอร์ พลังงานของสัญญาณกำหนดเป็น $S = \frac{A^2}{2}$ แบนด์วิดท์(bandwidth)ของแมทซ์ฟิลเตอร์ เป็น 1.5 เท่าของอัตราข้อมูลที่สัญญาณมอดูเลท เหตุนี้มันจะเท่ากับอัตราข้อมูล $\frac{1}{T_b}$ ที่ความถี่คลื่นพาห์ ดังนั้นพลังงานทั้งหมดของสัญญาณรบกวน $N = \frac{N_o}{T_b}$ แทนค่าในสมการ (2.35) จะได้

$$P_e = Q \left[\sqrt{\frac{2S}{N}} \right] \quad (2.37)$$

ในที่นี้ $\frac{S}{N}$ คือ อัตราส่วนสัญญาณต่อสัญญาณรบกวน ในแบนด์วิดท์จะเท่ากับอัตราข้อมูล

2.4.1 รูปพัลส์ในทางอุดมคติของแมทซ์ฟิลเตอร์

ถึงแม้ว่าแมทซ์ฟิลเตอร์จะให้ผลลัพธ์ที่ดีที่สุดในกรณีที่มีสัญญาณรบกวนเกาส์สีขาวแบบบวกรวมอยู่ด้วยแต่ก็ยังคงเกิดปัญหาขึ้นเมื่อใช้พัลส์รูปสี่เหลี่ยม เมื่อพิจารณาถึงทฤษฎีของฟูเรียร์ทรานฟอร์มแล้วพัลส์รูปสี่เหลี่ยมในทางโดเมนเวลา(Time Domain)จะเหมือนกับพัลส์ซิงค์(sinc pulse) ในโดเมนความถี่ที่ส่วนปลายของพัลส์ซิงค์จะขยาย ไปถึงอนันต์(infinity)ซึ่งจะเป็นรูปพัลส์ที่ในระบบที่มีแบนด์วิดท์จำกัดต้องการ

รูปพัลส์ในทางอุดมคติควรมี 2 คุณลักษณะ คือ จะมีแบนด์วิดท์จำกัดที่ในระบบการส่งแบบแบนด์ลิมิต(band limited)ยอมรับได้และมีค่าการสอดแทรกระหว่างสัญลักษณ์(Intersymbol Interference) เป็นศูนย์ถ้าสุ่มสัญญาณในช่วงเวลาที่เหมาะสม

2.4.2 รูปพัลส์ในทางปฏิบัติของแมทซ์ฟิลเตอร์

ถึงแม้ว่าซิงค์พัลส์จะมีลักษณะเหมือนกับพัลส์ในทางอุดมคติแต่จะไม่สามารถอิมพลีเมนต์(implement)ได้จริงในทางปฏิบัติเพราะว่าพัลส์ขยายไปในช่วงเวลาอนันต์ ซึ่งจะทำให้ในโดเมนความถี่เกิดสัญญาณที่ไม่ต่อเนื่องขึ้น อย่างไรก็ตามรูปสัญญาณพัลส์ในทางปฏิบัติสามารถปรับเปลี่ยนได้โดยโรลออฟ(roll-off)ของสเปกตรัม

รูปพัลส์ชนิดหนึ่งที่มีคุณลักษณะเหมือนกับซิงค์พัลส์แต่จะไม่มีสัญญาณที่ไม่ต่อเนื่องในโดเมนความถี่ซึ่งก็คือ พัลส์เรสต์โคไซน์(Raise Cosine Pulse)


2.5 การสอดแทรกระหว่างสัญลักษณ์(Intersymbol Interference)

ในการสื่อสารระบบดิจิทัล ข้อมูลถูกส่งโดยการใช้พัลส์และตัวข้อมูลไม่ได้อาศัยอยู่กับรูปลักษณะของพัลส์แต่จะอาศัยอยู่ในขนาดหรือ ระดับเปรียบเทียบระหว่างค่าของพัลส์เหล่านั้น ดังนั้นวัตถุประสงค์ของการรับข้อมูลในระบบดิจิทัลจึงไม่ขึ้นอยู่กับกรับให้ได้พัลส์ที่รูปร่างเหมือนกับพัลส์ที่ส่งมาทุกประการ หลักสำคัญนั้นขึ้นกับว่า เมื่อรับพัลส์สัญญาณแล้วสามารถทำการตัดสินใจแยกค่าขนาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบระหว่างพัลส์ได้อย่างถูกต้อง เครื่องรับนั้นจะตัดสินใจระดับของพัลส์ โดยการชั่งค่าตัวอย่างขนาดของแต่ละพัลส์ที่ตำแหน่งที่พัลส์ควรจะมีขนาดมากที่สุดและจะตัดสินใจโดยการเปรียบเทียบค่าตัวอย่างขนาดของพัลส์ที่ส่งมานั้นว่าควรจะมีค่าดิจิทัลเป็นเท่าใด

ในทางปฏิบัติพัลส์จะถูกส่งผ่านช่องสัญญาณที่มีแบนด์วิดท์จำกัด ดังนั้นส่วนประกอบของพัลส์ที่มีความถี่สูงจึงอาจไม่สามารถผ่านช่องสัญญาณไปยังเครื่องรับได้อย่างสมบูรณ์ เป็นเหตุทำให้เกิดการขยายแผ่ฐานของพัลส์กว้างกว่าเดิม ที่เรียกว่าเกิด ดิสเพอร์ชัน(dispersion)ของพัลส์ขึ้น รูปที่ 2.11แสดงตัวอย่างประกอบเรื่องนี้ โดยรูป 2.11(ก) แสดงตัวอย่างลักษณะของพัลส์ที่มีส่วนประกอบที่เป็นความถี่สูงอยู่แต่เมื่อพัลส์นี้ถูกส่งผ่านช่องสัญญาณที่มีแบนด์วิดท์จำกัดที่ทำให้ส่วนประกอบของความถี่สูงในตัวพัลส์ ตามรูป 2.11(ก) ถูกขจัดออกไปจึงทำให้ความคมบริเวณขอบพัลส์หายไป คือ จะทำให้การเพิ่มขึ้นของขอบหน้าและการลดลงของขอบหลังของพัลส์เกิดการช้าลง ดังแสดงในรูป 2.11(ข) การเกิดการขยายกว้างของฐานพัลส์หรือการเกิดดิสเพอร์ชันนี้จะมีค่ามากยิ่งขึ้นเมื่อแบนด์วิดท์ของช่องสัญญาณมีค่าแคบมากยิ่งขึ้น การเกิดดิสเพอร์ชันนี้ทำให้เกิดการสอดแทรกของขอบฐานพัลส์ไปในพัลส์อื่นที่อยู่ข้างเคียง ดังแสดงในรูป 2.11(ข) ซึ่งการสอดแทรกนี้อาจจะก่อให้เกิดความผิดพลาดในการตัดสินใจระดับขนาดของพัลส์ขึ้นได้ ซึ่งจะเป็นผลให้เกิดการแปรข้อมูลผิดพลาดตามขึ้นมาด้วย การเกิดการสอดแทรกระหว่างพัลส์เช่นนี้มีชื่อเรียกว่า การสอดแทรกระหว่างสัญลักษณ์ ซึ่งนิยมเรียกย่อว่า ไอเอสไอ(ISI)



รูปที่ 2.11 ภาพอธิบายประกอบเรื่องการส่งสัญญาณผ่านช่องสัญญาณที่มีแบนด์วิดท์จำกัด


สมการที่ได้มาของแมทซ์ฟิลเตอร์ต้องการสมมติให้ไม่มีการสอดแทรกของสัญญาณที่เดินทางมาในทิศทางที่แตกต่างกัน ในความหมายนี้เอาท์พุทของแมทซ์ฟิลเตอร์ที่เวลาแซมปลิง T_s บิตปัจจุบันจะต้องไม่ได้รับผลกระทบจากบิตก่อนหน้า การสอดแทรกของสัญญาณเป็นปัญหาที่สำคัญมากและเราต้องการให้การสอดแทรกของสัญญาณมีค่าน้อยๆ ผลกระทบของสัญญาณรบกวนทำให้เกิดการลดทอนของตัวเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลางในการส่ง ในกรณีที่เรากำลังพิจารณาตัวกลางของสัญญาณที่ส่งไม่สนใจการลดทอน มันเป็นสิ่งจำเป็นที่จะเลือกรูปร่างของสัญญาณนั้น ไม่มีสัญลักษณ์ของการลดทอน


รูปคลื่นของสัญญาณเป็นรูปคลื่นสี่เหลี่ยม (square wave) ความยาวของบิต T_b เมทริกซ์ฟิลเตอร์มีผลตอบสนองอิมพัลส์เป็นรูปสี่เหลี่ยม รูปคลื่นของสัญญาณที่แสดงในรูป 2.11 เอาท์พุทของเมทริกซ์ฟิลเตอร์เป็นการคอนโวลูชัน(convolution) ระหว่างสัญญาณ 2 สัญญาณผลตอบสนองเอาท์พุทของเมทริกซ์ฟิลเตอร์ (matched filter output response) มีค่าสูงสุดที่การซัดตัวอย่างขณะนั้นจากการสังเกตผลตอบสนอง เป็นศูนย์ที่ $2T_b$ ซึ่งจะเป็นการซัดตัวอย่างถัดไปดังนั้นเงื่อนไขที่ต้องการของ เมทริกซ์ฟิลเตอร์ที่เกี่ยวกับการสอดแทรกระหว่างสัญลักษณ์ แต่สเปกตรัมความถี่ของพัลส์สี่เหลี่ยม(square pulse) มีขนาดกว้างทำให้ใช้สเปกตรัมความถี่อย่างฟุ่มเฟือย สเปกตรัมความถี่ของพัลส์จะได้

$$S(f) = AT_b e^{-j2\pi fT_b} \frac{\sin(\pi fT_b)}{\pi fT_b} \tag{2.38}$$

ผลลัพธ์ของพัลส์รูปคลื่นสี่เหลี่ยม โดยปกติอัตราข้อมูลจะมีค่าที่ความถี่ RF ในทางปฏิบัติสัญญาณของพัลส์ RF ที่ใช้ส่งมีคุณสมบัติเปิด (turn on) และปิด (turn off) สเปกตรัมความถี่สามารถหาได้จากสมการ (2.39)



(ก) ตัวอย่างสัญญาณ $g(t)$



(ข) แสดงถึงภาวะว่าจะมีระยะเวลาที่สัญญาณไม่รบกวนกัน

รูปที่ 2.12 การส่งสัญญาณพัลส์ด้วยอัตราในควิสต์

เป็นที่รู้กันว่าถ้ารูปร่างของสัญญาณหรือพัลส์มีอยู่ในช่วงเวลาที่จำกัดอย่างสมบูรณ์แล้วแบนด์-วิดท์ของพัลส์หรือสัญญาณนั้นก็มีความกว้างอย่างไม่สิ้นสุด และในทางกลับกันเรารู้ว่าถ้าสัญญาณใดมีแบนด์ที่จำกัดแล้วสัญญาณนั้นจะต้องเกิดอยู่ในช่วงเวลาที่ยาวนานไม่สิ้นสุดเช่นกัน อย่างไรก็ตามถ้าเราสามารถเลือกรูปพัลส์ที่มีความหนาแน่นสเปกตรัมเชิงกำลังอยู่ในช่วงความถี่จำกัด (แบนด์วิดท์จำกัด) และสามารถเลือกทำการซัดค่าตัวอย่างสัญญาณนั้นที่ขณะเวลาที่ทำให้ การสอดแทรกระหว่างสัญญาณมีค่าเป็นศูนย์ หรือมีค่าต่ำมากๆ ได้ ก็จะมีผลให้เราสามารถที่จะสื่อสารกันได้ด้วยระบบดิจิทัลอย่างดี ด้วยเหตุที่ว่าการตัดสินใจสัญญาณในระบบดิจิทัลนั้นจะถูกหรือผิดก็ขึ้นอยู่กับค่าขนาดของตัวอย่างสัญญาณที่ถูกชักออกมาใช้ในการตัดสินใจ ยกตัวอย่างเช่น เมื่อเราเลือกพัลส์เป็น

$$g(t) = Sa\left[\frac{\pi t}{T_0}\right] \quad (2.39)$$

ซึ่งมีลักษณะดังแสดงในรูป 2.12(ก) ดังนั้นถ้าเราเลือกทำการส่งพัลส์ดังกล่าวทุกช่วงเวลาที่ห่างกัน T_0 แล้วก็จะไม่ทำให้เกิดการสอดแทรกระหว่างสัญญาณที่เวลา $\pm nT_0$ เลข (n คือเลขจำนวนจริงใดๆ) ซึ่งเห็นได้ชัดในรูป 2.12(ข) และเมื่อพิจารณาคุณสมบัติของการแปลงฟูเรียร์จะพบว่าแบนด์วิดท์ของการส่งพัลส์ดังกล่าวจะใช้แบนด์วิดท์เพียง $\frac{1}{2T_0}$ หรือ $\frac{f_0}{2}$ เท่านั้น $\left[f_0 = \frac{1}{T_0}\right]$ ทั้งนี้เพราะ

$$Sa\left[\frac{\pi t}{T_0}\right] \longleftrightarrow T_0 p\left[\frac{T_0 \omega}{2\pi}\right] \quad (2.40)$$

จากสมการ(2.40)แสดงว่าพัลส์ $g(t) = Sa\left[\frac{\pi t}{T_0}\right]$ นั้นคือ ผลตอบสนองอิมพัลส์หนึ่งหน่วยของวงจรกรองความถี่ที่มี $H(\omega) = T_0 p\left[\frac{T_0 \omega}{2\pi}\right]$ ซึ่งก็คือ วงจรกรองความถี่ต่ำผ่านตามอุดมคติที่มีอัตราขยาย T_0 และความถี่ตัดออฟที่ $\omega_c = \frac{\pi}{T_0}$ หรือ $f_c = \frac{f_0}{2}$ นั่นเอง ดังนั้นเราจึงรู้ว่าถ้าเราทำการส่งพัลส์ $g(t) = Sa\left[\frac{\pi t}{T_0}\right]$ ผ่านวงจรกรองความถี่ต่ำผ่านที่มีแบนด์วิดท์ตามอุดมคติกว้างกว่า $\frac{f_0}{2}$ เฮิรตซ์แล้วก็จะย่อมจะไม่มีผลทำให้เกิดคิสเปอร์ชันกับพัลส์ $g(t)$ นั้นอย่างแน่นอน

ตามรูปที่ 2.12(ข) เราสมมติว่าได้ส่งพัลส์ $g(t)$ ตามสมการที่(2.39) แทนรหัสไบนารี 1101 โดยแต่ละพัลส์ห่างกัน T_0 วินาที จะเห็นว่าตรงขณะเวลาที่แต่ละพัลส์มีค่าสูงสุดนั้น ค่าของพัลส์อื่นจะมีค่าเป็นศูนย์พอดี ดังนั้นถ้าเราเลือกซัดค่าตัวอย่างสัญญาณที่เวลานี้ก็จะ ไม่มีการรบกวนจากอิทธิพลของการสอดแทรกระหว่างสัญญาณจากพัลส์ข้างเคียงเลย

อัตราในการส่งพัลส์ $g(t)$ ที่มีลักษณะตามสมการ(2.39) จำนวน f_0 พัลส์ต่อวินาที ผ่านช่องการสื่อสารที่มีแบนด์วิดท์ $\frac{f_0}{2}$ เฮิรตซ์นี้ถือว่าเป็นอัตราการส่ง อัตราในควิสต์ แต่อย่างไรก็ตามในทางปฏิบัติ นั้นเราไม่สามารถที่จะสร้างวงจรกรองความถี่ต่ำผ่าน ในอุดมคติขึ้นได้ ประกอบกับทั้งการซัดค่าตัวอย่างออกจากพัลส์ $g(t)$ ที่เวลา nT_0 ให้ถูกต้องจริงๆนั้นมีความวิฤตมาก เพราะฐานของพัลส์ $g(t)$ ที่มีการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระดับขึ้นลงตามเวลานั้นมีขนาดที่ลดลงช้ามาก จึงทำให้เกิดการสอดแทรกระหว่างสัญลักษณ์ได้ง่ายในเวลาที่ใกล้กับเวลา nT_0

เพื่อขยายผลให้ใช้ในทางปฏิบัติได้เกี่ยวกับเรื่องนี้ ในควิสต์ได้ให้ข้อเสนอแนะไว้ว่า วงจรกรองความถี่ต่ำผ่านที่มีค่าฟังก์ชันถ่ายโอนแบบสมมาตรชนิดคี่(odd symmetry)กับแกนตั้งที่ความถี่จุดตัดของวงจรกรองความถี่ตามอุดมคตินั้นจะมีค่าเป็นศูนย์ที่ทุกขณะเวลาที่ห่างกัน T_0 วินาที รูปพัลส์ในลักษณะของผลตอบสนองอิมพัลส์ดังกล่าวนิยมเรียกกันว่า รูปพัลส์แบบไนควิสต์(Nyquist pulse shape) รูปพัลส์ที่ได้มาจากผลตอบสนองอิมพัลส์ของระบบที่มีฟังก์ชันถ่ายโอนนี้เมื่ออยู่ในกลุ่มที่มีแกนสมมาตรเดียวกัน ก็จะได้ว่าเป็นรูปพัลส์ที่มีความเท่าเทียม(equivalent)กัน เพราะว่าค่าฟังก์ชันพัลส์ในลักษณะดังกล่าวจะต้องมีลำดับในการซิกค่าตัวอย่างสัญญาณที่เวลาห่างกัน T_0 วินาทีเท่ากัน แม้ว่าฟังก์ชันถ่ายโอนเหล่านี้จะมีแบนด์วิดท์สัมบูรณ์ที่ต่างกันอยู่ คือ จาก $\frac{f_0}{2}$ ถึง f_0 แต่เพราะมีผลตอบสนองอิมพัลส์ที่เท่าเทียมกัน ดังนั้นเพื่อง่ายกับการอ้างอิงถึง จึงได้มีการกำหนดเรียกชื่อแบนด์วิดท์ $\frac{f_0}{2}$ เฮิร์ตซ์ นี้ว่า แบนด์วิดท์ไนควิสต์ (Nyquist bandwidth)


2.6 พัลส์เรสต์โคไซน์(Raised Cosine Pulse)

เป็นพัลส์ที่มีสเปกตรัมความถี่เป็นของฟังก์ชันโคไซน์สแควร์ (cosine square function) ซึ่งผลตอบสนองทางความถี่ของเรสต์โคไซน์แสดงดังรูป 2.15 และหาค่าได้จากสมการ

$$\begin{aligned}
 Y(f) &= T_b & 0 < |f| < \left(\frac{1}{2T_b} - \beta\right) \\
 Y(f) &= T_b \left[\frac{1}{2} + \frac{1}{2} \cos \frac{\pi}{2\beta} \left(f + \beta - \frac{1}{2T_b} \right) \right] & \left(\frac{1}{2T_b} - \beta\right) < |f| < \left(\frac{1}{2T_b} + \beta\right) \\
 Y(f) &= 0 & |f| > \left(\frac{1}{2T_b} + \beta\right)
 \end{aligned} \tag{2.41}$$

จากสมการ(2.41) เราสามารถเปลี่ยนรูปได้เป็น

$$Y(f) = T_b \left[\cos \frac{\pi}{4\beta} \left(f + \beta - \frac{1}{2T_b} \right) \right]^2 \tag{2.42}$$



รูปที่ 2.13 ผลตอบสนองอิมพัลส์ของรูปคลื่นสัญญาณที่เป็นแบบเรสต์โคไซน์

ดังนั้นสเปกตรัมของเรสต์โคไซน์ ซึ่งบางครั้งจะอ้างถึงว่ามีค่าเท่ากับฟังก์ชันโคไซน์สแควร์ ซึ่งค่าของ β สามารถเปลี่ยนค่าจาก $0 - \frac{1}{2T_b}$ โดยเป็นการกำหนดแบนด์วิดท์ ค่าของ β ที่ถูกกำหนดให้อยู่ในช่วงนี้จะทำให้ไม่เกิดการสอดแทรกระหว่างสัญลักษณ์ อย่างไรก็ตามค่าของ β ที่มีค่าน้อยๆจะต้องมีบิตไทม์มิ่ง(bit timing)ที่มีความถูกต้องแม่นยำสูงๆ และรูปร่างของผลตอบสนองฟิลเตอร์(filter response shape)ต้องมีอิมพัลส์ที่มีความถูกต้องแม่นยำสูงๆเช่นกัน

เราจะพิจารณาผลตอบสนองทางเวลา(time response)ของพัลส์เรสต์โคไซน์ ซึ่งให้มีค่าเป็นศูนย์ในแต่ละช่วงเวลาแซมปลิง(T_b) ผลตอบสนองทางเวลาหาได้จากการแปลงฟูเรียร์ผกผันของสเปกตรัมความถี่

$$Y(t) = \int_{-\infty}^{\infty} Y(f)e^{j2\pi ft} df \quad (2.43)$$

แทนสมการ $Y(f)$ จากสมการ 2.41 จะได้ผลตอบสนองทางเวลาดังนี้


$$Y(t) = \left[\frac{1}{1 - (4\beta t)^2} \right] \left[\frac{\sin\left(\pi \frac{t}{T_b}\right)}{\pi \frac{t}{T_b}} \right] \cos(2\pi\beta t) \quad (2.44)$$

ฟังก์ชัน $\frac{\sin(X)}{X}$ จะมีค่าเท่ากับศูนย์ที่ทุกๆค่าของ t สำหรับ $\frac{\pi t}{T_b} = N\pi$ ยกเว้นที่ $t=0$ ดังนั้น

เราจะได้ค่าเป็นศูนย์ที่ $t = N T_b$ โดยที่ N เป็นเลขจำนวนจริงที่มีค่าไม่เท่ากับศูนย์ สำหรับค่า $\beta > 0$ ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทอมแรกของสมการจะเป็นการลดค่าของ $Y(f)$ ที่อยู่ใกล้กับช่วงเวลาในการแซมปลิงที่ไม่มีค่าเป็น 1 ในการลดค่าของ $Y(f)$ นี้จะต้องมีค่าบัพทใหม่มีที่ถูกต้องแม่นยำ



รูปที่ 2.14 บล็อกโคเดแแกรมของวงจร pulse generation

การวิเคราะห์สมการ (2.44) จะสัมพันธ์กับเอาต์พุตของแมทซ์ฟิลเตอร์ในระบบที่เป็นสัญญาณแบนด์มูลฐาน ซึ่งจะใช้ในการทดสอบฟิลเตอร์ในระบบแบนด์มูลฐานและระบบความถี่วิทยุได้ทั้งคู่

อันดับแรก เราควรที่จะเลือกผลตอบสนองความถี่ที่ต้องการตามสมการ (2.42) ซึ่งต้องเป็นค่าจริง โดยลิเนียร์เฟสดีเลย์ (linear phase delay) จะสัมพันธ์กับ ไทม์ดีเลย์ (time delay) ที่ยอมรับได้ และลิเนียร์เฟสดีเลย์นี้จะทำได้ยากในระบบที่เป็นอนาล็อกแต่จะใช้ได้ดีในดิจิตอลฟิลเตอร์ชนิดไอโออาร์ (IIR) ส่วนนอน-ลิเนียร์เฟสดีเลย์ (nonlinear phase delay) จะเป็นแฟคเตอร์ที่สำคัญในการเพิ่มค่าอัตราความผิดพลาด (error rate) สำหรับการส่งข้อมูล ในอีกแง่หนึ่งดิจิตอลฟิลเตอร์ชนิดเอฟโออาร์ (FIR) จะมีสัมประสิทธิ์ที่สมมาตรกันซึ่งมีลิเนียร์เฟสดีเลย์ในทางอุดมคตินี้เป็นเหตุผลหลักในการเลือกใช้ดิจิตอลฟิลเตอร์

รูปคลื่นที่ใช้ในการส่งข้อมูลจะมีสเปกตรัมความถี่เป็นแบบฟังก์ชันโคไซน์สแควร์ ตามสมการที่ (2.42) และสเปกตรัมความถี่นี้จะสัมพันธ์กับเอาต์พุตของแมทซ์ฟิลเตอร์ด้วย สามารถสังเกตได้จากสมการที่ (2.25) สำหรับรูปคลื่นที่มีสเปกตรัมเป็นค่าจริงและสำหรับสัญญาณรบกวนสีขาวที่มีสเปกตรัม $G_n(f)$ เป็นค่าคงที่ แมทซ์ฟิลเตอร์จะมีผลตอบสนองความถี่เหมือนกับรูปคลื่นที่ส่งมาตามสมการต่อไปนี้

$$\begin{aligned}
 P(f)H(f) &= T_b & 0 < |f| < \left(\frac{1}{2T_b} - \beta\right) \\
 P(f)H(f) &= T_b \left[\cos \frac{\pi}{4\beta} \left(f + \beta - \frac{1}{2T_b} \right) \right]^2 & \left(\frac{1}{2T_b} - \beta\right) < |f| < \left(\frac{1}{2T_b} + \beta\right) \\
 P(f)H(f) &= 0 & \text{อื่นๆ}
 \end{aligned} \tag{2.45}$$

โดยที่ $P(f)$ คือ สเปกตรัมความถี่ของรูปคลื่นที่ส่ง

ผลตอบสนองทั้งหมดของ $P(f)H(f)$ สามารถหาได้หลายวิธี อย่างไรก็ตามเราต้องการเครื่องรับแมทซ์ฟิลเตอร์ตามสมการ(2.32) สำหรับค่าของอัตราความผิดพลาดของบิทมีค่าต่ำที่สุด สามารถทำได้ โดยให้รูปสัญญาณที่ภาครับและภาคส่งมีค่าเท่ากัน โดยให้ค่า $H(f) = P(f)$ ถ้าแทนค่าดังนี้จะได้ค่าตามสมการ(2.46)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H(f) = P(f) = \sqrt{T_b} \quad 0 < |f| < \left(\frac{1}{2T_b} - \beta\right)$$

$$H(f) = P(f) = \sqrt{T_b} \cos \frac{\pi}{4\beta} \left(f + \beta - \frac{1}{2T_b}\right) \quad \left(\frac{1}{2T_b} - \beta\right) < |f| < \left(\frac{1}{2T_b} + \beta\right) \quad (2.46)$$

รูปสัญญาณที่ส่งมาและเมทซ์ฟิลเตอร์ในเครื่องรับจะมีโคไซน์(ไม่ใช่เรสต์โคไซน์)โรลออฟ (rolloff) ได้จากผลลัพธ์สุดท้ายของเรสต์โคไซน์โรลออฟ

พิจารณาการกำเนิดของรูปคลื่นสัญญาณที่ทำการส่ง โดยการนำพัลส์สี่เหลี่ยมที่มีความยาวเป็น T_b ไปผ่านฟิลเตอร์เพื่อเปลี่ยนรูปร่างตามรูป 2.14

จากสมการ(2.45) สามารถหาผลตอบสนองของความถี่ของฟิลเตอร์ที่เครื่องส่ง $F_x(f)$ ได้จาก

$$S(f)F_x(f) = P(f) \quad (2.47)$$

หรือ


$$F_x(f) = \frac{P(f)}{S(f)} \quad (2.48)$$

แทนค่าในสมการ (2.47) ได้สมการดังต่อไปนี้

$$F_x(f) = \frac{1}{\sqrt{T_b} \left[\frac{\sin(\pi T_b f)}{\pi T_b f} \right]} \quad 0 < f < \left(\frac{1}{2T_b} - \beta\right) \quad (2.49)$$

$$F_x(f) = \frac{\cos \left[\frac{\pi}{4\beta} \left(f + \beta - \frac{1}{2T_b}\right) \right]}{\sqrt{T_b} \left[\frac{\sin(\pi T_b f)}{\pi T_b f} \right]} \quad \left(\frac{1}{2T_b} - \beta\right) < f \leq \left(\frac{1}{2T_b} + \beta\right) \quad (2.50)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 ผลตอบสนองทางความถี่ของเรสต์โคไซน์

2.7 พัลส์รูทเรสต์โคไซน์ (Root raised cosine pulse)


จะมีผลตอบสนองทางความถี่ของรูทเรสต์โคไซน์แสดงดังรูป 2.17 และหาได้จากสมการ

$$H(f) = T_b \quad 0 \leq |f| \leq \frac{(1-\beta)}{2T_b}$$

$$H(f) = T_b \sqrt{\frac{1}{2} \left[1 + \cos \left[\pi \frac{T_b}{\beta} \left(|f| - \frac{1}{2T_b} \right) \right] \right]} \quad \frac{(1-\beta)}{2} \leq |f| \leq \frac{(1+\beta)}{2T_b}$$

$$H(f) = 0 \quad |f| > \frac{(1+\beta)}{2T_b} \quad (2.51)$$

เมื่อลองเปรียบเทียบสมการผลตอบสนองทางความถี่ของพัลส์รูทเรสต์โคไซน์กับพัลส์เรสต์โคไซน์จะเห็นว่าผลตอบสนองทางความถี่ของพัลส์รูทเรสต์โคไซน์ มีค่าเท่ากับค่าสแควร์รูท (Square root) ผลตอบสนองทางความถี่ของพัลส์เรสต์โคไซน์




รูปที่ 2.16 ผลตอบสนองอิมพัลส์ของรูปคลื่นสัญญาณที่เป็นแบบ รูทเรสต์โคไซน์

$$h(t) = 1 - \beta + 4 \frac{\beta}{\pi} \quad t = 0$$

$$h(t) = \frac{\beta}{\sqrt{2}} \left[\left(1 + \frac{2}{\pi} \right) \sin \left(\frac{\pi}{4\beta} \right) + \left(1 - \frac{2}{\pi} \right) \cos \left(\frac{\pi}{4\beta} \right) \right] \quad t = \pm \frac{T}{4\beta}$$

$$h(t) = \frac{\sin \left[\pi(1 - \beta) \frac{t}{T_b} \right] + 4\beta \frac{t}{T} \cos \left[\pi(1 + \beta) \frac{t}{T_b} \right]}{\pi \frac{t}{T_b} \left[1 - \left(4\beta \frac{t}{T_b} \right)^2 \right]} \quad \text{สำหรับ } t \text{ อื่นๆ} \quad (2.52)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 ผลตอบสนองทางความถี่ของรูปเรตต์โกไซน์

เมื่อเปรียบเทียบผลตอบสนองอิมพัลส์ของพัลส์รูปเรตต์โกไซน์กับพัลส์เรตต์โกไซน์จะไม่เห็นถึงความแตกต่างมากนัก

2.8 ทฤษฎีการช้ค่าตัวอย่าง (Sampling Theorem)

สัญญาณที่เกิดขึ้นอย่างต่อเนื่องตลอดเวลาที่เรียกกันว่า สัญญาณอนาล็อก (analog signal) นั้น ถ้าค่าความหนาแน่นสเปกตรัมของมันเกิดอยู่ในแบนด์วิดท์ที่จำกัดแล้ว เราจะพบว่าในโดเมนเวลานั้น สัญญาณอนาล็อกที่มีคุณสมบัติดังกล่าวจะมีข้อมูลที่มีความซ้ำซ้อนเกินความจำเป็นรวมอยู่ด้วยมากในระหว่างเวลาส่งสัญญาณนั้น ดังนั้นถ้าเราเลือกช้ค่าตัวอย่าง (sampling) ของสัญญาณนั้นที่ช่วงเวลาต่างๆ ที่อยู่ห่างกันอย่างเหมาะสมแล้ว เพียงจากค่าตัวอย่างของสัญญาณที่ช้กออกมาได้นี้ก็สามารถเก็บข้อมูลของสัญญาณทั้งหมดได้อย่างสมบูรณ์ ซึ่งกล่าวได้ว่าการเลือกช้ค่าตัวอย่างสัญญาณที่เวลาที่เหมาะสมจะทำให้เราสามารถลดความซ้ำซ้อนหรือความฟุ่มเฟือยของการใช้ค่าสัญญาณลงได้ เพราะฉะนั้นเราจึงสามารถนำเอาช่วงเวลาที่ไม่ตรงกับขณะเวลาที่มีการช้ค่าสัญญาณไปใช้ในการทำประโยชน์อย่างอื่นได้และเราสามารถช้เพียงข้อมูลเท่าที่เรารช้ค่ามาได้ซึ่งขึ้นอยู่กับค่าตัวอย่างของสัญญาณอนาล็อกที่ช้ช่วงเวลาที่ทำกรช้ค่าสัญญาณนั้นไปจัดการประมวลผลตามต้องการได้สะดวก เนื่องจากค่าตัวอย่างที่ช้กออกมานั้นเกิดที่เวลาห่างกันเป็นห้วงๆ ไม่ติดต่อกัน เราจึงเรียกค่าสัญญาณที่เกิดจากการช้ค่าตัวอย่างสัญญาณนี้ว่าสัญญาณดิสครีตทางเวลา หรือ นิยมเรียกสั้นๆว่า สัญญาณดิสครีต (discrete signal) ทฤษฎีสำคัญที่บอกความสัมพันธ์ในการกำหนดคาบเวลาสำหรับการช้ค่าตัวอย่างสัญญาณอนาล็อกเพื่อสร้างสัญญาณดิสครีตที่มี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปช้

ข้อมูลสำหรับสัญญาณอนาล็อกเดิมอยู่ครบถ้วนคือ ทฤษฎีการซัดตัวอย่าง(sampling theorem)ซึ่งมีใจความต่อไปนี้

ถ้าสัญญาณใดๆที่มีค่าฟังก์ชันมีความหนาแน่นสเปกตรัมอยู่ในช่วงความถี่ที่มีแบนด์วิดท์ไม่เกิน B เฮิร์ตซ์แล้ว การซัดตัวอย่างของสัญญาณนั้นที่ระยะเวลาที่ห่างกันอย่างสม่ำเสมอเป็นคาบไม่เกิน $\frac{1}{2B}$ วินาที จะทำให้สามารถกำหนดค่าสัญญาณอนาล็อกเดิมกลับคืนมาได้จากค่าตัวอย่างสัญญาณเหล่านี้ เมื่อลองพิจารณาเกี่ยวกับทฤษฎีการซัดตัวอย่างนี้ให้ละเอียดขึ้น โดยการสมมติว่าสัญญาณอนาล็อก $f(t)$ เป็นสัญญาณที่มีความหนาแน่นเชิงสเปกตรัมอยู่ไม่เกินความถี่ B เฮิร์ตซ์ ดังแสดงในรูป 2.18 ถ้าเราทำการซัดค่าตัวอย่างของ $f(t)$ ที่ทุกขณะเวลาที่ห่างกัน T วินาที โดยกำหนดให้สัญญาณที่เกิดจากการซัดค่าตัวอย่างของ $f(t)$ นี้คือ $f_s(t)$ แล้วจะทำการอธิบายในเชิงคณิตศาสตร์ได้ว่า

$$f_s(t) = f(t) \delta_T(t) \tag{2.53}$$


โดยในที่นี้ $\delta_T(t)$ คือ ขบวนอิมพัลส์(impulse train) ที่มีการนิยามว่า

$$\delta_T(t) = \sum_{n=-\infty}^{\infty} \delta(t - nT) \tag{2.54}$$

โดยอาศัยคุณสมบัติของฟังก์ชันอิมพัลส์(2.53)ทำให้สามารถเขียน(2.54)ได้เป็น

$$f_s(t) = \sum_{n=-\infty}^{\infty} f(nT) \delta(t - nT) \tag{2.55}$$

สมการ(2.55)แสดงให้เห็นแน่นอนว่า $f_s(t)$ คือ สัญญาณ $f(t)$ ที่มีค่าเพียงแต่ที่ขณะเวลา $t = nT, (n = 1, 2, \dots)$ เท่านั้น



รูปที่ 2.18 สเปกตรัมของสัญญาณที่ถูกซัดตัวอย่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คู่การแปลงฟูเรียร์เบื้องต้นของขบวนอิมพัลส์มีรูปดังต่อไปนี้ คือ


$$\delta_T(t) \leftrightarrow \delta\omega_s(\omega)\omega_s \quad (2.56)$$

โดยที่ $\omega_s = \frac{2\pi}{T}$

โดยอาศัยคุณสมบัติตามสมการ(2.55)ถ้ากำหนดให้ $f_s(t) \leftrightarrow F_s(\omega)$ และ $f(t) \leftrightarrow F(\omega)$ จะได้ว่า

$$\begin{aligned} F_s(\omega) &= \frac{1}{2\pi} F(\omega) \otimes \delta\omega_s(\omega)\omega_s \\ &= \frac{\omega_s}{2\pi} \int_{-\infty}^{\infty} \sum_{n=-\infty}^{\infty} F(z)\delta(\omega - n\omega_s - z)dz \\ &= \frac{1}{T} \sum_{n=-\infty}^{\infty} F(\omega - n\omega_s) \end{aligned} \quad (2.57)$$

จาก(2.57)จะทำให้เห็นว่า $f_s(t)$ หรือสัญญาณคิสิกิตที่เกิดจากการซักรัดอย่างของ $f(t)$ จะมีฟังก์ชันความหนาแน่นเชิงสเปกตรัม ที่มีรูปร่างเหมือนฟังก์ชันความหนาแน่นเชิงสเปกตรัมของสัญญาณ $f(t)$ แต่จะเกิดอยู่ซ้ำกันทุกคาบความถี่ ω_s ดังแสดงในรูป (2.18) เมื่อ $f(t)$ มีองค์ประกอบของความถี่สูงสุด คือ B เฮิรตซ์ ค่าความถี่เชิงมุมที่ตรงกันกับค่าความถี่สูงสุดนี้จะมีค่า $\omega_M = 2\pi B$ เรเดียนต่อวินาที จะพบว่าถ้า $\omega_s > 2\omega_M$ หรือ $T < \frac{1}{2B}$ แล้ว $F_s(\omega)$ จะมีลักษณะเหมือนกับการเอา $F(\omega)$ มาเรียงกันห่างๆบนแกนความถี่ ω ดังแสดงในรูป(2.19)ค หรือรูป ก แต่เมื่อ $\omega_s = 2\omega_M$ หรือ $T = \frac{1}{2B}$ จะพบว่า $F_s(\omega)$ มีลักษณะเหมือนกับการเอา $F(\omega)$ มาเรียงชิดติดๆกันพอดีบนแกน ω ดังแสดงในรูป ข และถ้า $\omega_s < 2\omega_M$ หรือ $T > \frac{1}{2B}$ แล้วจะทำให้ $F_s(\omega)$ มีลักษณะที่เกิดจากผลรวมของ $F(\omega)$ ที่มาเรียงเหลื่อมทับกันดังแสดงในรูป ค การเกิดเหลื่อมทับกันของ $F(\omega)$ ตามรูป ค ทำให้เกิดผลเทียบเท่ากับการพับกลับ(fold over)ขององค์ประกอบของสัญญาณที่มีความถี่สูงเกิน $\frac{\omega_s}{2}$ ซึ่งจะกลับมาทับกับองค์ประกอบของสัญญาณ $F_s(\omega)$ ที่มีความถี่ต่ำและรวมตัวกัน จึงทำให้มีสเปกตรัมผิดเพี้ยนไปจากเดิมปรากฏการณ์ที่เกิดการเหลื่อมทับ หรือ การพับกลับของส่วนประกอบของสเปกตรัมดังกล่าวนี้มีคำศัพท์เรียกเฉพาะว่า การเกิดการซ้อนทับของสเปกตรัม(aliasing)



รูปที่ 2.19 สเปกตรัมของสัญญาณที่เกี่ยวข้องกับรูปที่ 2.18 เมื่อใช้ช่วงเวลาในการสุ่มค่าสัญญาณต่างๆ

จากรูป 2.19 จะเห็นว่าหากคาบเวลาของการสุ่มค่าตัวอย่างสัญญาณ T น้อยกว่า $\frac{1}{2B}$ วินาทีแล้ว เราจะสามารถใช้วงจรกรองความถี่มาแยกเอาส่วนของสเปกตรัมเฉพาะส่วนที่มีความถี่ต่ำของ $F_s(\omega)$ ซึ่งเหมือนกับ $F(\omega)$ ออกมาได้โดยสะดวก เมื่อทำเช่นนี้ได้ก็เท่ากับว่าเราสามารถแยกหรือตรวจจับ (detect) เอา $f(t)$ จาก $f_s(t)$ ได้โดยใช้วงจรกรองความถี่เป็นอุปกรณ์ที่ช่วยให้แยกสัญญาณได้ แต่อย่างไรก็ตาม ในกรณีที่ T มากกว่า $\frac{1}{2B}$ แล้ว จะทำให้เกิดมีการซ้อนทับกันของส่วนประกอบความถี่ดังรูป ค ทำให้เราไม่สามารถใช้วงจรกรองความถี่แยกเอา $F(\omega)$ จาก $F_s(\omega)$ ได้เลย การใช้รูปแบบทางคณิตศาสตร์มาช่วยวิเคราะห์ผลดังกล่าว ทำให้เราสามารถมองลึกลงไปได้ว่าทำไมทฤษฎีการสุ่มตัวอย่าง จึงกล่าวว่าการคาบเวลาของการสุ่มค่าตัวอย่างสัญญาณจึงต้องมีค่าไม่เกิน $\frac{1}{2B}$ วินาที และจะเห็นว่าในกรณีที่ $T = \frac{1}{2B}$ พอดี ฟังก์ชันความหนาแน่นเชิงสเปกตรัม $F_s(\omega)$ จะเกิดจาก $F(\omega)$ ที่มาเรียงชิดกันดังแสดงในรูป ข ทำให้เรารู้ว่าในกรณีนี้มีแต่วงจรกรองความถี่ในอุดมคติเท่านั้นที่จะสามารถแยกเอาแต่สเปกตรัมในช่วงความถี่ที่ต้องการ คือ $F(\omega)$ ออกมาได้ ปกติในทางปฏิบัติวงจรกรองความถี่หาได้มีคุณสมบัติที่จะแยกส่วนของความถี่ได้อย่างเฉียบพลันไม่ กล่าวคือ จะต้องมีการ โรลออฟ (roll off) หรือการค่อยๆ ลดลงของค่าฟังก์ชันถ่ายโอนอยู่บริเวณใกล้จุดตัด (cutoff) ความถี่ ดังนั้นในทางปฏิบัติจึงมักจะเลือกใช้คาบเวลาการสุ่มตัวอย่าง T ให้น้อยกว่า $\frac{1}{2B}$ เสมอ

ค่า $T = \frac{1}{2B}$ นี้มีความสำคัญในทางทฤษฎี เพราะมันเป็นค่าวิกฤตที่จะบอกว่าการซัดค่าตัวอย่างสัญญาณนั้นจะมีผลกระทบต่อกรแยกตรวจจับสัญญาณในภายหลังหรือไม่ ค่าคาบเวลา $T = \frac{1}{2B}$ นี้มีชื่อเฉพาะเรียกว่า ช่วงเวลาการซัดตัวอย่างในควิสต์ หรือบางครั้งก็นิยมเรียกสั้นๆว่า ช่วงเวลาในควิสต์ (Nyquist interval) และค่าความถี่ $f = 2B$ นี้มีชื่อเรียกว่า ความถี่การซัดตัวอย่างในควิสต์ (Nyquist sampling frequency) หรือบางครั้งนิยมเรียกสั้นๆว่า ความถี่ในควิสต์ หรือ อัตราในควิสต์ (Nyquist rate) ของการซัดค่าตัวอย่างสัญญาณ

2.9 ทฤษฎีการตัดสินใจ(Decision Theorem)

หน้าที่หลักของวงจรดีเทกเตอร์ก็คือ การนำชุดตัวแปรแรนคอม r_1, r_2, \dots, r_N ที่ได้จากด้านออกของวงจรดีมอดูเลเตอร์มาประมวลผลเพื่อใช้ในการตัดสินใจว่าสัญญาณที่ได้รับนั้นน่าจะเป็นสัญญาณดิจิทัลชนิดใดที่ต้นทางส่งออก กรรมวิธีที่ใช้ในการตัดสินใจมีพื้นฐานการคำนวณโดยอาศัยทฤษฎีความน่าจะเป็นเป็นหลัก

2.9.1 กฎของเบย์(Bayes' Rule)

ในการทดลองบางอย่างจะให้ผลลัพธ์ที่ไม่มีคามแน่นอน คือ มีความเป็นไปได้หลายอย่าง เช่น ในการทอดลูกเต๋าค้างหนึ่งผลลัพธ์ที่ได้ออกมาอาจจะเป็น ได้ถึง 6 ค่า คือ ค่าจาก 1 ถึง 6 ถ้ากำหนดให้ A แทนค่าผลลัพธ์ที่อาจเกิดขึ้น ในการทดลองเช่นนั้นค่าหนึ่ง เช่น ในกรณีของการทอดลูกเต๋าค้าง A นี้ อาจเป็นค่าเลขบนหน้าลูกเต๋าค้างหน้าใดหน้าหนึ่งที่ปรากฏขึ้นมาภายหลังจากการทอดลูกเต๋าค้างเป็นต้น ในการทอดลูกเต๋าค้างทั้งหมด N ครั้ง สมมติว่าได้ผลออกมาเป็น A จำนวน N_A ครั้ง อัตราส่วน $\frac{N_A}{N}$ นี้ ถูกนิยามว่า คือ ความถี่สัมพัทธ์ (relative frequency) ของเหตุการณ์นี้ ซึ่งค่าอัตราส่วนนี้คงจะใช้บอกอะไร ไม่ได้มาก ถ้าหากว่าจำนวนการทดลอง N นั้นมีค่าจำนวนน้อย แต่ถ้าหากว่าจำนวนการทดลอง N นั้นมีค่าจำนวนน้อย แต่ถ้าหากจำนวนการทดลอง N นั้นมาก ค่าความถี่สัมพัทธ์ของเหตุการณ์นั้นจะมีค่าลิมิต (limit) เข้าสู่ค่าๆหนึ่ง ค่าลิมิตนี้ถูกนิยามว่า คือ ค่าความน่าจะเป็น (probability) หรือ โอกาสการเกิดของผลลัพธ์นั้น โอกาสการเกิดของผลลัพธ์ A เขียนเป็นนิยามในรูปแบบเชิงคณิตศาสตร์ได้ คือ

$$P(A) = \lim_{N \rightarrow \infty} \frac{N_A}{N} \quad (2.58)$$

ควรสังเกตจากสมการ(2.58) ว่าค่าของ $P(A)$ นั้นมีได้สูงสุด คือ เท่ากับ $0 \leq P(A) \leq 1$ การทดลองนี้ให้ผลลัพธ์ (result) คือ A ออกมานั้น ในบางครั้งในวิชาสถิติอาจจะกล่าวว่าในการทดลองนั้น มีเหตุการณ์(event) A เกิดขึ้น ซึ่งก็ควรทำความเข้าใจว่า เหตุการณ์ต่างๆก็คือ ผลลัพธ์ต่างๆนั่นเอง

เหตุการณ์ 2 เหตุการณ์นั้น ถูกนิยามว่า ไม่มีส่วนร่วม (disjoint) หรือไม่เกิดร่วมกันและกัน (mutually exclusive) ถ้าเหตุการณ์ทั้งสองนั้น ไม่มีโอกาสเกิดขึ้นพร้อมๆกัน กล่าวคือ ในกรณีที่ถ้าเหตุการณ์ A เกิดขึ้นแล้วเหตุการณ์ B ก็จะไม่เกิดขึ้นหรือในทางกลับกัน ก็คือ ถ้าเหตุการณ์ B เกิดขึ้นแล้วเหตุการณ์ A ก็จะไม่เกิดขึ้น เราจะกล่าวว่าเหตุการณ์ A และ B นั้น ไม่มีส่วนร่วมกัน อธิบายได้ด้วยสัญลักษณ์ทางคณิตศาสตร์ดังนี้คือ

$$P(A \cap B) = P(AB) = 0 \quad (2.59)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในกรณีของเหตุการณ์ที่ไม่มีส่วนร่วมกันเช่นนี้ เราจะพบว่าโอกาสการเกิดของเหตุการณ์ A หรือเหตุการณ์ B ซึ่งใช้สัญลักษณ์ $P(A \cup B)$ มีค่าดังนี้คือ

$$\begin{aligned} P(A \cup B) &= \lim_{N \rightarrow \infty} \frac{N_A + N_B}{N} \\ &= P(A) + P(B) \end{aligned} \quad (2.60)$$

โดยในที่นี้ N_A และ N_B คือ จำนวนผลลัพธ์จากการทดลองที่เป็นเหตุการณ์ A และ เหตุการณ์ B ตามลำดับ

เหตุการณ์ 2 เหตุการณ์ คือ A และ B ที่อาจเกิดขึ้นได้พร้อมกันในบางครั้งนั้น ถ้ามีบางส่วนของเหตุการณ์ A เกิดขึ้นพร้อมกับเหตุการณ์ B โอกาสของการเกิดเหตุการณ์ A และ B ขึ้นพร้อมกันนี้เราเรียกว่า โอกาสเกิดร่วม(joint probability) ของ A และ B ในการทดลอง N ครั้ง ถ้าให้โอกาสในการเกิด A และ B ร่วมกันคือ N_{AB} แล้ว โดยใช้หลักการของความถี่สัมพัทธ์จะได้

$$P(AB) = \lim_{N \rightarrow \infty} \frac{N_{AB}}{N} \quad (2.61)$$

โดยทั่วไปแล้ว $N_{AB} \leq N_A$ และ $N_{AB} \leq N_B$ ทั้งนี้เนื่องจากเหตุการณ์ A และ เหตุการณ์ B ไม่จำเป็นต้องเกิดพร้อมกันเสมอ

ในการทดลองบางอย่างการเกิดขึ้นของเหตุการณ์ B อาจเกี่ยวพันกับเหตุการณ์ A โอกาสที่เหตุการณ์ B เกิดขึ้นเมื่อเหตุการณ์ A ได้เกิดแล้ว มีชื่อเรียกว่า โอกาสได้เงื่อนไข (condition probability) ของเหตุการณ์ B เมื่อกำหนดเหตุการณ์ A มีสัญลักษณ์เป็น $P(B/A)$ ซึ่งถ้านิยามตามหลักการของความถี่สัมพัทธ์จะได้

$$\begin{aligned} P(B/A) &= \lim_{N \rightarrow \infty} \frac{N_{AB}}{N_A} = \lim_{N \rightarrow \infty} \frac{\frac{N_{AB}}{N}}{\frac{N_A}{N}} \\ &= \frac{P(AB)}{P(A)}, \text{ เมื่อ } P(A) \neq 0 \end{aligned} \quad (2.62)$$

ในทำนองเดียวกันจะได้ว่า

$$P(A/B) = \frac{P(AB)}{P(B)}, \text{ เมื่อ } P(B) \neq 0 \quad (2.63)$$

จาก (2.62) และ (2.63) จะได้

$$P(AB) = P(B/A) P(A) = P(A/B) P(B) \quad (2.64)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ

$$P(B/A) = \frac{P(B)P(A/B)}{P(A)} \quad (2.65)$$

ความสัมพันธ์ตามสมการ (2.64) รู้จักกันทั่วไปว่าเป็น กฎของเบย์(Bayes'rule)

ถ้าโอกาสได้เงื่อนไขของเหตุการณ์ B เมื่อกำหนดเหตุการณ์ A มีค่าเท่ากับ โอกาสการเกิดของเหตุการณ์ B โดยปกติ กล่าวคือ

$$P(B/A) = P(B) \quad (2.66)$$

จะกล่าวได้ว่าเหตุการณ์ B เป็นอิสระทางสถิติกับเหตุการณ์ A จงสังเกตว่าการเป็นอิสระของเหตุการณ์ทางสถิตินั้นไม่ได้หมายความว่าเหตุการณ์ A เกิดแล้ว เหตุการณ์ B จะไม่เกิดขึ้น แต่จะบอกว่าเมื่อเหตุการณ์ A เกิดขึ้นแล้ว โอกาสที่เหตุการณ์นั้นจะเป็นเหตุการณ์ B ด้วย จะมีค่าเท่ากับ โอกาสของเหตุการณ์ B ที่จะเกิดขึ้นโดยลำพังเมื่อเทียบกับเหตุการณ์ในการทดลองทั้งหมด หรือถ้าใช้หลักของความถี่สัมพัทธ์ก็จะได้ว่าในกรณีที่ B เป็นอิสระทางสถิติกับเหตุการณ์ A จะได้

$$\lim_{x \rightarrow \infty} \frac{N_{AB}}{N_A} = \lim_{x \rightarrow \infty} \frac{N_B}{N} \quad (2.67)$$

จาก(2.62)และ(2.66) ทำให้เราได้เงื่อนไขของเหตุการณ์ A และเหตุการณ์ B ที่เป็นอิสระกันทางสถิติ คือ

$$P(AB) = P(A)P(B) \quad (2.68)$$

การสังเกตว่าคุณสมบัติความเป็นอิสระกันทางสถิติของเหตุการณ์ 2 เหตุการณ์นั้น แตกต่างจากคุณสมบัติความไม่มีส่วนร่วมหรือไม่เกิดร่วมกันของเหตุการณ์ 2 เหตุการณ์ ซึ่งแสดงว่าเหตุการณ์ A เกิดขึ้นแล้วเหตุการณ์ B จะไม่เกิดขึ้นอย่างแน่นอน คือ $P(AB) = 0$

เราจะอธิบายความหมายของความน่าจะเป็นต่อไปนี้และการใช้งานของมัน

$$P(s_i / r) = P(\text{เส้นทางส่งสัญญาณ } s_i / r) \quad \text{โดย } i = 1, 2, \dots, M$$

พจน์ $P(s_i / r)$ คือ ค่าความน่าจะเป็นที่เส้นทางส่งสัญญาณ s_i เมื่อเราได้รับเวกเตอร์

$$r = \begin{bmatrix} r_1 \\ r_2 \\ \vdots \\ r_N \end{bmatrix} \quad (2.69)$$

เมื่อเรากำหนดค่า $P(s_i / r)$ สำหรับสัญญาณที่แสดงในรูปของเวกเตอร์ s_i แต่ละตัวจนครบทั้งหมด M รูปแบบ วงจรตีเทกเตอร์ก็จะตัดสินใจเลือกสัญญาณที่ให้ค่าความน่าจะเป็นดังกล่าวสูงสุด

ในลำดับถัดมาเราจะแสดงค่าความน่าจะเป็น $P(s_i / r)$ ในรูปแบบที่ต่างไปโดยอาศัยกฎเกณฑ์ของเบย์ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$P(s_i / r) = \frac{P(r/s_i)}{P(r)} \quad (2.70)$$

$P(r/s_i)$ คือ ค่าความน่าจะเป็นที่ได้รับเวกเตอร์ r เมื่อต้นทางได้ส่งสัญญาณ s_i ออก ค่านี้จึงเป็นค่าบอกถึงคุณสมบัติเชิงสถิติของแหล่งกำเนิดสัญญาณดิจิทัลล้วนๆ ไม่เกี่ยวข้องกับหรือสัมพันธ์กับช่องสัญญาณเลยมีชื่อเรียกเฉพาะว่า ความน่าจะเป็นไพอริ (piori probability) ส่วนพจน์ท้ายสุด $P(r)$ สามารถเขียนใหม่ในรูปต่อไปนี้ได้โดยอาศัยความน่าจะเป็นแบบมาจिनอล(marginal probability)

$$P(s_i / r) = \sum_{i=1}^M P(r/s_i)P(s_i) \quad (2.71)$$

สังเกตว่า $P(r)$ นั้นเป็นค่าที่ได้จากการพิจารณาความน่าจะเป็นของสัญญาณ s_i ทุกรูปแบบ ค่าที่คำนวณได้จึงไม่ขึ้นกับว่าทางต้นทางได้ส่งสัญญาณ s_i รูปแบบใดออก

เมื่อมองภาพรวมของความน่าจะเป็น $P(s_i / r)$ ตามสมการ(2.70)จะเห็นว่าค่านี้ขึ้นอยู่กับความน่าจะเป็น 2 ส่วน คือ $P(s_i)$ และ $P(r/s_i)$ ส่วนแรกนั้นสามารถคำนวณได้ง่ายถ้าหากส่งให้กำเนิดสัญญาณแต่ละแบบด้วยความน่าจะเป็นเท่าๆกัน นั่นคือ $P(s_i) = 1/M$ โดย $i = 1, 2, \dots, M$ เมื่อ $P(s_i)$ เป็นค่าคงที่ตายตัวเท่ากันหมด การหาค่าสูงสุดของ $P(s_i / r)$ จึงขึ้นอยู่กับ $P(r/s_i)$ เท่านั้น ฉะนั้นเกณฑ์ในการตัดสินใจข้อมูลบิตดิจิทัลสามารถเปลี่ยนจากการหาค่าสูงสุดของ $P(s_i / r)$ ไปเป็นการหาค่าสูงสุดของ $P(r/s_i)$ แทนได้

ค่าของ $P(r/s_i)$ ได้มีการคำนวณไว้ก่อนหน้าแล้วในรูปของฟังก์ชันความน่าจะเป็น สำหรับช่องสัญญาณรบกวนเกาส์สีขาวแบบบวก ซึ่งมีความสัมพันธ์ดังนี้

$$P(r/s_i) = \frac{1}{(\pi N_o)^{N/2}} \exp \left[-\frac{\sum_{j=1}^N (r_j - s_{ij})^2}{N_o} \right] \quad (2.72)$$

โดยทั่วไปการคำนวณจะง่ายขึ้นถ้าเราเลือกใช้ค่า \log_e ของ $P(r/s_i)$ แทนค่า $P(r/s_i)$ ตรงๆ และผลที่ได้คือ

$$\ln P(r/s_i) = -\frac{N}{2} \ln(\pi N_o) - \frac{1}{N_o} \sum_{j=1}^N (r_j - s_{ij})^2 \quad (2.73)$$

สังเกตว่าการใส่ค่า \ln เข้าไปไม่ส่งผลต่อกระบวนการตัดสินใจบิตแต่อย่างใด เพราะฟังก์ชัน \ln จัดเป็นฟังก์ชันประเภทโมโน โทนิค(monotonic) จากความสัมพันธ์ที่ได้นี้จะเห็นว่าสมการจะให้ค่าสูงสุดได้เมื่อพจน์ที่ 2 ทางขวาของสมการมีค่าต่ำสุด ซึ่งสังเกตต่อจะเห็นว่าพจน์ดังกล่าวเทียบได้กับการหาค่าระยะยูคลิดีน(Euclidean)ระหว่างเวกเตอร์ r กับเวกเตอร์ s_i นั่นเอง

$$D(r, s_i) = \sum_{j=1}^N (r_j - s_{ij})^2 \quad (2.74)$$

การวิเคราะห์ที่ผ่านมาชี้ให้เห็นว่าขั้นตอนการตัดสินใจบิตที่ซับซ้อนแท้จริงแล้วสามารถกระทำได้ด้วยกระบวนการที่ง่าย คือ เป็นเพียงการหาระยะยูคลิดีนระหว่างเวกเตอร์ r กับเวกเตอร์ s_i ที่สั้นที่สุดเท่านั้น

หากเรากระจายค่า $D(r, s_i)$ ตามสมการ(2.73)ต่อจะได้ผลดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 D(r, s_i) &= \sum_{j=1}^N r_j^2 - 2 \sum_{j=1}^N r_j s_{ij} + \sum_{j=1}^N s_{ij}^2 \\
 &= \|r\|^2 - 2r^* s_i + \|s_i\|^2
 \end{aligned} \tag{2.75}$$


โดย $i = 1, 2, \dots, M$ เนื่องจากพจน์ $\|r\|^2$ เป็นค่าคงที่ ฉะนั้นจึงไม่ส่งผลต่อการตัดสินใจสำหรับพจน์ถัดมา $r^* s_i$ คือ การ โปรเจกต์เวกเตอร์สัญญาณที่รับได้ลงบนเวกเตอร์ของสัญญาณที่เป็นไปได้แต่ละตัว การมอดูเลตสัญญาณโดยทั่วไปมักจะกำหนดให้พลังงานของสัญญาณแต่ละตัวมีค่าเท่ากัน เช่น การมอดูเลตแบบเฟสชิฟท์คีย์อิงค์(Phase shift keying) เป็นต้น อย่างไรก็ตามการมอดูเลตบางรูปแบบสัญญาณที่ใช้จะมีพลังงานไม่เท่ากัน

จากที่ได้อธิบายมาทั้งหมดจะขออนุญาตพิจารณาค่าพจน์ $C(r, s_i)$ ที่มีเครื่องหมายสลับกับ $D(r, s_i)$ ดังนี้คือ

$$C(r, s_i) = 2 \int_0^T r(t) s_i(t) dt - E_i \tag{2.76}$$

โดย $i = 1, 2, \dots, M$ สังเกตว่าฟังก์ชันต้นทุนใหม่นี้ได้ตัดพจน์ $\|r\|^2$ ออกเพราะเป็นค่าคงที่และมิได้ส่งผลกระทบต่อการตัดสินใจ ส่วนการ โปรเจกต์เวกเตอร์ $r^* s_i$ นั้นได้เขียนแสดงใหม่ในรูปของการอินทิเกรตแทน

ในระบบสื่อสารดิจิทัลการวัดสมรรถนะของระบบ จะพิจารณาจากความน่าจะเป็นของความผิดพลาด(probability of error)เป็นเรื่องหลักยกตัวอย่างเช่น วงจรการรับไบนารีเฟสชิฟท์คีย์อิงค์(Binary Phase shift keying) สมมติให้สัญญาณที่รับได้ $r(t)$ ถูกนำไปคูณกับฟังก์ชันเบซิส $\phi_1(t)$ ก่อนที่จะเข้าสู่วงจรอินทิเกรตจนครบคาบของเวลาการส่งหนึ่งบิต ตั้งแต่เวลา 0 ถึง T_b ค่าที่ได้จึงนำไปป้อนเข้าสู่วงจรตัดสินใจ(decision device) เพื่อตัดสินใจว่าสัญญาณที่รับได้นั้นน่าจะเกิดจากการส่งข้อมูลดิจิทัล 0 หรือ 1 เกณฑ์ที่ใช้ในการตัดสินใจบิตว่าน่าจะเป็น 0 หรือ 1 จัดว่าเป็นประเด็นสำคัญที่เราต้องพิจารณาอย่างรอบคอบในรายละเอียด ก่อนอื่นให้พิจารณาแผนภาพซิกแนลสเปซอยู่ใกล้จุดที่ $\phi_1 = \sqrt{E_b}$ มากกว่าที่จัดให้อยู่ในพื้นที่ Z_1 และถ้าจุดใดบนซิกแนลสเปซอยู่ใกล้จุดที่ $\phi_1 = -\sqrt{E_b}$ มากกว่าก็จัดให้อยู่ในพื้นที่ Z_2



รูปที่ 2.20 แผนภาพซิกแนลสเปซสำหรับการตัดสินใจบิตของระบบ BPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อแบ่งเขตเรียบร้อยแล้วเราก็สามารถนำรูปดังกล่าวมาใช้ช่วยในการตัดสินใจที่นั่นคือถ้าสัญญาณที่รับได้ตกอยู่ในพื้นที่ Z_1 ก็ตัดสินใจว่าเป็นสัญญาณ $s_1(t)$ ที่ถูกส่งออกจากต้นทาง(ข้อมูลดิจิทัลเป็น 1) และถ้าสัญญาณที่รับได้ตกอยู่ในพื้นที่ Z_2 ก็ตัดสินใจว่าเป็นสัญญาณ $s_2(t)$ ที่ถูกส่งออกจากต้นทาง(ข้อมูลดิจิทัลเป็น 0)

การตัดสินใจโดยอาศัยกฎเกณฑ์ดังกล่าวนี้สามารถทำให้เกิดความผิดพลาดได้และมีความผิดพลาดเกิดขึ้นได้ 2 รูปแบบ สำหรับความผิดพลาดแบบที่หนึ่ง ต้นทางตั้งใจส่งข้อมูลดิจิทัลเท่ากับ 0 ออก จึงได้ให้กำเนิดสัญญาณ $s_2(t)$ และส่งออก หากแต่ระดับของสัญญาณรบกวนเกาส์มีขนาดสูงมากจนทำให้สัญญาณที่รับได้กลับไปตกอยู่ในพื้นที่ Z_1 กรณีเช่นนี้ทำให้วงจรภาครับมีการตัดสินใจที่ผิดพลาด สำหรับความผิดพลาดแบบที่ 2 ต้นทางตั้งใจส่งข้อมูลดิจิทัลเท่ากับ 1 ออก จึงได้ให้กำเนิดสัญญาณ $s_1(t)$ และส่งออก หากแต่ระดับของสัญญาณรบกวนเกาส์มีขนาดสูงมากจนทำให้สัญญาณที่รับได้กลับไปตกอยู่ในพื้นที่ Z_2 ผลที่เกิดขึ้นคือ วงจรภาครับมีการตัดสินใจผิดพลาดเช่นเดียวกัน

ในการคำนวณหาความน่าจะเป็นของความผิดพลาดของทั้ง 2 รูปแบบจะอาศัยความสัมพันธ์ที่ได้อธิบายไว้ในสมการ แต่ก่อนอื่นต้องนำสัญญาณที่รับได้ $r(t)$ ไปผ่านวงจรอินทิเกรตตามขั้นตอนการทำงานของวงจรภาครับ โดยผลลัพธ์ที่ได้มีค่าเท่ากับ

$$r_1 = \int_0^{T_b} r(t) \phi_1(t) dt \quad (2.77)$$

สำหรับกรณีความผิดพลาดแบบที่ 1 ต้นทางส่งสัญญาณ $s_2(t)$ ออก เพื่อแทนข้อมูลดิจิทัล 0 ดังนั้น $s_{21} = -\sqrt{E_b}$ เมื่อคำนวณฟังก์ชันความน่าจะเป็นจริงตามสมการที่ จะได้ว่า

$$\begin{aligned} P(r_1/0) &= \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 - s_{21})^2}{N_o} \right] \\ &= \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 + \sqrt{E_b})^2}{N_o} \right] \end{aligned} \quad (2.78)$$

ค่าความน่าจะเป็นของความผิดพลาดแบบที่ 1 ซึ่งมีค่าเท่ากับความน่าจะเป็นที่ต้นทางส่งข้อมูลดิจิทัลเป็น 0 แต่วงจรภาครับตัดสินใจเป็นข้อมูลดิจิทัล 1 จึงมีค่าเท่ากับ

$$\begin{aligned} P_{e0} &= \int_0^{\infty} P(r_1/0) dr_1 \\ &= \int_{-\infty}^0 \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 + \sqrt{E_b})^2}{N_o} \right] dr_1 \end{aligned} \quad (2.79)$$

ทั้งนี้ระดับแรงดันเทรชโฮลด์(Threshold Voltage) ที่ใช้ในการตัดสินใจมีค่าเท่ากับ 0 จากนั้นเราจะอาศัยคุณสมบัติพื้นฐานของการอินทิเกรตคือ เปลี่ยนตัวแปรจาก r_1 เป็น z โดยที่

$$z = \frac{1}{\sqrt{N_o}} (r_1 + \sqrt{E_b}) \quad (2.80)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งทำให้เราสามารถแสดงค่า P_{e0} ได้กระชับขึ้นดังนี้

$$P_{e0} = \frac{1}{\sqrt{\pi}} \int_{\sqrt{E_b/N_o}}^{\infty} \exp(-z^2) dz$$

$$= \frac{1}{2} \operatorname{erfc} \left[\sqrt{\frac{E_b}{N_o}} \right] \quad (2.81)$$

โดยที่ $\operatorname{erfc}(\cdot)$ คือ ฟังก์ชันมาตรฐานที่ใช้กันทั่วไป

สำหรับความผิดพลาดแบบที่ 2 ซึ่งเกิดขึ้นเมื่อต้นทางได้ส่งข้อมูลดิจิทัลเป็น 1 แต่ทางวงจรรับตัดสินใจผิดพลาดว่ามีค่าเป็น 0 การคำนวณค่าความผิดพลาดนี้ไม่แตกต่างไปจากการคำนวณความผิดพลาดแบบที่ 1 แต่อย่างไร ในกรณีนี้ต้นทางส่งสัญญาณ $s_1(t)$ ออกเพื่อแทนข้อมูลดิจิทัล 1 ดังนั้น $s_{11} = \sqrt{E_b}$ เมื่อคำนวณฟังก์ชันความน่าจะเป็นจริงตามสมการที่(2.81) จะได้ว่า

$$P(r_1/1) = \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 - s_{11})^2}{N_o} \right]$$

$$= \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 - \sqrt{E_b})^2}{N_o} \right] \quad (2.82)$$


ค่าความน่าจะเป็นของความผิดพลาดแบบที่ 2 ซึ่งมีค่าเท่ากับความน่าจะเป็นที่ต้นทางส่งข้อมูลดิจิทัลเป็น 1 แต่วงจรรับตัดสินใจว่าเป็นข้อมูลดิจิทัล 0 จึงมีค่าเท่ากับ

$$P_{e1} = \int_{-\infty}^0 P(r_1/1) dr_1$$

$$= \int_{-\infty}^0 \frac{1}{\sqrt{\pi N_o}} \exp \left[-\frac{(r_1 - \sqrt{E_b})^2}{N_o} \right] dr_1 \quad (2.83)$$

สังเกตว่าค่าความน่าจะเป็น $P(r_1/0)$ และ $P(r_1/1)$ เมื่อนำมาแสดงบนซิกแนลสเปกตรัมพบว่ามี ความสมมาตรกันเมื่อเทียบกับ 0 จากรูปที่ 2.21 ประกอบ อาศัยคุณสมบัติการอินทิเกรตในลักษณะเดียวกับการคำนวณของความผิดพลาดแบบแรก จะได้ว่าค่าความผิดพลาดแบบที่ 2 P_{e1} มีค่าเท่ากับความผิดพลาดแบบที่ 1 P_{e0}

$$P_{e1} = \frac{1}{2} \operatorname{erfc} \left[\sqrt{\frac{E_b}{N_o}} \right] \quad (2.84)$$




รูปที่ 2.21 ความน่าจะเป็นแบบมีเงื่อนไขของการส่งสัญญาณดิจิทัล 0 และ 1

สมมติว่าต้นทางส่งข้อมูลดิจิทัล 0 และ 1 ด้วยความน่าจะเป็นที่เท่ากัน ฉะนั้นถ้านำความผิดพลาดทั้ง 2 แบบมาพิจารณารวมกันเพื่อหาค่าเฉลี่ยของความผิดพลาดโดยรวมจะได้ว่ากรณีการมอดูเลทแบบไบนารีเฟสซีฟท์ก็ยั้งก็จะมีค่าความน่าจะเป็นของความผิดพลาดเท่ากับ

$$P_e = \frac{1}{2} P_{e0} + \frac{1}{2} P_{e1}$$

$$= \frac{1}{2} \operatorname{erfc} \left[\sqrt{\frac{E_b}{N_o}} \right] \quad (2.85)$$


จากสมการความสัมพันธ์ถ้าเราเพิ่มพลังงานต่อบิต E_b ของสัญญาณขึ้น โดยที่ระดับของสัญญาณรบกวนไม่เปลี่ยนแปลง จุดของสัญญาณทั้งคู่บนซิกแนลสเปซก็จะห่างกันมากขึ้นและช่วยทำให้ความน่าจะเป็นของความผิดพลาด P_e มีค่าลดลงตามไปด้วย ดูรายละเอียดความสัมพันธ์ระหว่างค่าความน่าจะเป็นของความผิดพลาด P_e กับขนาดของ $\frac{E_b}{N_o}$ สำหรับระบบไบนารีเฟสซีฟท์ก็ยั้งก็ได้ในรูปที่ 2.22 จากรูปจะเห็นว่าถ้าขนาดของ $\frac{E_b}{N_o}$ มีค่าเกิน 10 dB ความน่าจะเป็นของความผิดพลาดจะต่ำในระดับ 10^{-6} กล่าวคือ ในการส่งข้อมูลจำนวนล้านบิตจะมีโอกาสผิดพลาดโดยเฉลี่ยเพียงบิตเดียว



รูปที่ 2.22 ความสัมพันธ์ระหว่างความน่าจะเป็นของความผิดพลาด P_e กับขนาดของ $\frac{E_b}{N_o}$ สำหรับระบบ BPSK

2.10 ไดอะแกรมรูปตา (Eye Diagram)


ไดอะแกรมรูปตานั้นจะแสดงผลพัลส์ที่ได้จากการวัดผลตอบสนองของระบบสัญญาณเบสแบนด์ โดยได้จากการต่อเพลทแนวตั้ง (plate vertical) ของออสซิลโลสโคปเข้ากับผลตอบสนองของผู้รับซึ่งเป็น แรนดอมพัลส์ (random pulse) และต่อรูปคลื่นฟันเลื่อย (sawtooth wave) ที่ความถี่เดียวกับสัญญาณเข้ากับ เพลทแนวนอน (plate vertical) โดยที่เวลาในแกนแนวนอนของออสซิลโลสโคปจะถูกเซตให้มีค่าเท่ากับ คาบเวลาของสัญลักษณ์ (symbol) หรือพัลส์ ซึ่งจะทำให้เกิดการซ้อนทับกันของรูปคลื่นในแต่ละช่วงเวลา จนเป็นเหมือนกลุ่มเส้นทางเดินใน 1 ช่วงเวลา ($0, T$) จากรูปที่ 2.23 แสดงให้เห็นถึงไดอะแกรมรูปตาที่ได้ จากพัลส์ของสัญญาณพัลส์ไบโพลาร์ (bipolar pulse) เพราะว่าสัญลักษณ์ที่เกิดจากการสุ่มนั้นบางเวลามี ค่าเป็นบวกและบางเวลามีค่าเป็นลบ ทำให้ผลลัพธ์ที่ได้มีรูปเหมือนตา โดยที่เวลาการสุ่มสัญญาณที่ดีที่สุด จะทำให้รูปตามีช่วงเปิดสูงที่สุดแสดงว่าสามารถหลีกเลี่ยงสัญญาณรบกวนได้มาก ถ้าในระบบที่ไม่มี ฟิลเตอร์และมีแบนด์วิดท์ที่ใช้ในการส่งพัลส์ข้อมูลมีค่าไม่จำกัด ผลตอบสนองของระบบควรจะเป็นรูป พัลส์สี่เหลี่ยม ในกรณีนี้ไดอะแกรมควรที่จะมองเหมือนกล่องมากกว่ารูปตา



รูปที่ 2.23 ภาพ eye diagram

จากรูป ค่า D_A คือ ค่าที่ได้จากการวัดความผิดพลาดที่เกิดจากการแทรกสอดระหว่างสัญลักษณ์ J_T คือ ค่าที่ได้จากการวัดช่วงเวลา jitter, M_N คือ ค่าที่ได้จากการวัดค่าสัญญาณรบกวนและ S_T คือ ความไวของช่วงเวลาที่เกิดความผิดพลาด ดังแสดงในรูป ดังนั้น ไดอะแกรมรูปตาจะใช้สำหรับวัดค่าของการสอดแทรกระหว่างสัญลักษณ์ ซึ่งเท่ากับว่าเมื่อรูปตาเปิดจะหมายความว่าค่าการสอดแทรกระหว่างสัญลักษณ์มีค่าเพิ่มขึ้น ถ้ารูปตาเปิดจะหมายความว่าค่าการสอดแทรกระหว่างสัญลักษณ์มีค่าลดลง ตัวอย่างของไดอะแกรมรูปตาที่ได้จากฟิลเตอร์แบบต่างๆ

- ไนควิสต์ฟิลเตอร์ (Nyquist filter)




รูปที่ 2.24 ไดอะแกรมรูปตาที่ได้จากไนควิสต์ฟิลเตอร์

จากรูปจะเห็นว่าไดอะแกรมรูปตานี้มีลักษณะช่วงเปิดที่กว้างมาก แสดงว่ามีการเกิดการสอดแทรกระหว่างสัญลักษณ์น้อย จึงทำให้ไนควิสต์ฟิลเตอร์นั้นไม่มีการสอดแทรกระหว่างสัญลักษณ์แต่ไม่สามารถสร้างได้จริงในทางปฏิบัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เรสท์โคไซน์ฟิลเตอร์(Raised cosine filter)




รูปที่ 2.25 ไดอะแกรมรูปตาที่ได้จากรีสต์โคไซน์ฟิลเตอร์

จากรูปไดอะแกรมรูปตาจะเห็นว่าเรสท์โคไซน์ฟิลเตอร์จะมีลักษณะช่วงเปิดของรูปตาที่แคบกว่าในควิสต์ฟิลเตอร์ แสดงว่ามีการเกิดการสอดแทรกระหว่างสัญลักษณ์มากกว่า แต่สามารถใช้งานจริงในทางปฏิบัติ

ส่วนไดอะแกรมรูปตาที่ได้จากเอ๊าท์พุทของแมทซ์ฟิลเตอร์ก็จะมีลักษณะเหมือนกันและมีการเกิดการสอดแทรกระหว่างสัญลักษณ์ด้วย

- รุทเรสท์โคไซน์ฟิลเตอร์(Root raised cosine filter)



รูปที่ 2.26 ไดอะแกรมรูปตาที่ได้จากรุทเรสท์โคไซน์ฟิลเตอร์ทางด้านส่ง



รูปที่ 2.27 ไดอะแกรมรูปตาที่ได้จากรุทเรสท์โคไซน์ฟิลเตอร์ทางด้านรับ

เราจะใช้รุทเรสท์โคไซน์ฟิลเตอร์ทั้งทางด้านส่งและทางด้านรับ โดยที่ทางด้านส่งจะมีการส่งสัญญาณที่มีการสอดแทรกทางสัญลักษณ์ไปด้วย แต่การสอดแทรกทางสัญลักษณ์นี้จะถูกกำจัดออกไปที่ทางด้านรับ เมื่อพิจารณาจากรูปไดอะแกรมรูปตาที่ทางด้านส่งจะมีช่องเปิดที่น้อยกว่าไดอะแกรมรูปตาที่ทางด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.11 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย


โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) และการคูณจะใช้แบบเปิดตาราง (Look-up table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's complement Multiplication)

2.11.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed point format) และ รูปแบบจำนวนอิงคณรนนี่ (Floating point format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรฮาร์ดแวร์ที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงคณรนนี่จะสามารถแทนค่าของสัญญาณ คือให้ย่านพลวัต (Dynamic range) ได้มากกว่า แต่ต้องใช้วงจรฮาร์ดแวร์ที่สลับซับซ้อนแพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง

1. รูปแบบจำนวนโดยตรง


รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเครื่องหมายดังแสดงในรูปที่ 2.28



รูปที่ 2.28 การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จำนวนบิต N เป็นตัวกำหนดย่านพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรกรองสัญญาณเชิงเลข โดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง $-1 \leq x < 1$ คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน L บิต ดังแสดงในรูปที่ 2.29



รูปที่ 2.29 การจัดรูปแบบจำนวน โดยตรงที่มีแต่บิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ (1) แบบขนาดและเครื่องหมาย (Sign magnitude) (2) แบบส่วนเติมเต็มหนึ่ง (1's complement) (3) แบบส่วนเติมเต็มสอง (2's complement) โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรงทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.2

ตารางที่ 2.2 แสดงคุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

ลักษณะทั่วไป	ขนาดและเครื่องหมาย	แบบส่วนเติมเต็ม 2	แบบส่วนเติมเต็ม 1
ช่วงความยาว	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
แสดงค่าเป็นศูนย์	0.000 และ 1.000	0.000	0.000 และ 1.111
กฎของเลขคณิต	ง่ายแต่ต้องให้มี 2 ทาง	ง่ายแต่เหมาะสมกับเลขลบ	ง่ายแต่ต้องระวังในการใช้
เหมาะสำหรับใช้กับเลขคณิตตามลำดับ	ไม่ค่อยดี	ดีมาก	ดี

ใน 3 รูปแบบนี้ตัวเลขแบบส่วนเติมเต็มสองเป็นที่นิยมใช้กันมากในระบบการประมวลผล

สัญญาณเชิงเลข ทั้งนี้เนื่องมาจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. มีการแทนค่าเลขศูนย์ได้เพียงค่าเดียว
2. การสร้างวงจรฮาร์ดแวร์สำหรับการบวก ลบ และคูณ ของเลขส่วนเติมเต็มสองทำได้ง่ายโดยในการคูณสามารถใช้หลักการเลื่อนและบวก (Shift and add)
3. ในระหว่างผลการบวกย่อย (Partial sum) ของการบวกเลขส่วนเติมเต็มสอง สามหรือสี่จำนวนถึงแม้ว่าจะเกิดการล้น (ตัวทศจากผลการบวกล้นข้ามไปทับบิตเครื่องหมาย) แต่ผลลัพธ์สุดท้ายมักให้ค่าถูกต้องเสมอ ถ้าผลบวกอยู่ในช่วง -1 ถึง $1 - 2^{-L}$ ดังตัวอย่าง

$$7/8 \quad 0.111$$

$$+4/8 \quad 0.100$$

$$11/8 \quad 1.011 \quad \text{ผลบวกย่อยที่ผิดเนื่องจากเกิดการล้น}$$

$$6/8 \quad 1.010$$

$$5/8 \quad 0.101 \quad \text{ผลบวกที่ถูกต้อง}$$


2 รูปแบบจำนวนอิงครรชนี

รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ (1) ข่านพลวัตรของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเติมเต็มสอง ค่าที่น้อยที่สุดคือ -1 และค่าที่มากที่สุดคือ $1 - 2^{-L}$ เปรอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน 0.11011010 และ 0.000110101 ถูกตัดให้จำนวนบิตเศษส่วนเหลือเพียง 4 บิต เปรอร์เซ็นต์ความผิดพลาดจะเป็น 4.59 % และ 39.6 % ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรชนี ซึ่งตัวเลข X แสดงได้โดย

$$X = M \times 2^e \quad (2.86)$$

โดย e เป็นจำนวนเต็ม และ $\frac{1}{2} \leq |M| < 1$

M และ e เรียกว่า แมนทิสสา (Mantissa) และ เอ็กซ์โพเนนท์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน 0.00110101 และ 01001.11 สามารถแทนได้โดย 0.110101×2^{-2} และ 0.100111×2^4 ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรชนีสามารถแสดงได้ดังรูปที่ 2.30 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสสา และอีกส่วนสำหรับเอ็กซ์โพเนนท์



รูปที่ 2.30 การจัดรูปแบบจำนวนอิงครรชนิ

ข้อดีของการใช้จำนวนอิงครรชนิ คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง

2.11.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่าโครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง ให้เลขส่วนเต็มเต็มสองของ X ซึ่งแทนด้วย \bar{X} และนิยามโดย

$$\bar{x} = \begin{cases} x5 & \text{ถ้า } x \geq 0 \\ 2 - |x| & \text{ถ้า } x < 0 \end{cases} \quad (2.87)$$

โดย X เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย "0" และถ้าเป็นลบแทนด้วย "1" ถ้าให้ X แทนด้วยเลขฐานสองขนาด $L+1$ บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0 \cdot X_1 \cdot X_2 \dots X_L \quad (2.88)$$

ค่าของ \bar{X} ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$X = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.89)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X_m \quad (2.90)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้ \bar{Y} , \bar{X} และ \bar{m} เป็นเลขส่วนเต็มเต็มสองของ Y , X และ m ตามลำดับ จากนั้นพิจารณาจากสมการที่ (2.88) และ สมการที่ (2.89) จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.91)$$

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเต็มเต็มสองของ} (-X_0 m + 2^{-1} X_1 m + 2^{-2} X_2 m + 2^{-3} X_3 m + \dots + 2^{-L} X_L m) \\ &= \text{ส่วนเต็มเต็มสองของ} (-X_0 m + 2^{-1} (X_1 m + \dots + 2^{-1} (X_{L-1} m + 2^{-1} (X_L m)))) \end{aligned} \quad (2.92)$$

ต่อไปพิจารณาสวนเต็มเต็มสองของ $2^{-1} U$ โดย $\bar{U} = U_0 \cdot U_1 U_2 \dots U_M$ สำหรับ $U \geq 0$ (หรือ $U_0 = 0$) ส่วนเต็มเต็มสองของ $(2^{-1} U) = 2^{-1} \bar{U}$ และสำหรับ $U < 0$ (หรือ $U_0 = 1$) ส่วนเต็มเต็มสองของ $(2^{-1} U) = 2 - |2^{-1} U| = 1 + 2^{-1} (2 - |U|) = 1 + 2^{-1} \bar{U}$ ดังนั้นสรุปได้ว่า

$$\text{ส่วนเต็มเต็มสองของ} (2^{-1} U) = \begin{cases} 2^{-1} \bar{U} & \text{ถ้า } U_0 = 0 \\ 1 + 2^{-1} \bar{U} & \text{ถ้า } U_0 = 1 \end{cases} \quad (2.93)$$

สมการที่ (2.93) นี้แสดงให้เห็นได้ว่า ส่วนเต็มเต็มสองของ $(2^{-1} U)$ เป็นการเลื่อนข้อมูลของ \bar{U} ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเต็มเต็มสองของ} (2^{-1} U) = 2_2^{-1} \bar{U} \quad (2.94)$$

โดย $2_2^{-1} \bar{U}$ แสดงถึงการเลื่อนข้อมูลของ \bar{U} ไปทางขวา 1 บิต แบบเลขส่วนเต็มเต็มสอง ซึ่งสัญลักษณ์ 2_2^{-1} (ซึ่งโดยทั่วไปนิยมเขียนเป็น 2^{-1}) เป็นการแสดงว่าในกรณีที่ \bar{U} เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่ \bar{U} เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก $1 + 2^{-1} \bar{U}$) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นจะต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนข้อมูล จากนั้นพิจารณาสมการที่ (2.92) และสมการที่ (2.93) จะได้ว่า

$$\begin{aligned} \bar{Y} &= -X_0 \bar{m} + 2^{-1} X_1 \bar{m} + 2^{-2} X_2 \bar{m} + 2^{-3} X_3 \bar{m} + \dots + 2^{-L} X_L \bar{m} \\ &= -X_0 \bar{m} + 2^{-1} (X_1 \bar{m} + \dots + 2^{-1} (X_{L-1} \bar{m} + 2^{-1} (X_L \bar{m}))) \end{aligned} \quad (2.95)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากสมการที่ (2.94) จะเห็นได้ว่าผลคูณจากสมการที่ (2.91) สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and add) โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเต็มเต็มสอง สามารถหาได้ตามขั้นตอนดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
2. บวก $X_L \bar{m}$ กับค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า X_{L-1}, \dots, X_1
5. ลบค่า $X_0 \bar{m}$ ออกจากค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเต็มเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริทึมนี้

$Y = Xm = 0.8125(-0.390625)$ โดยสมมุติให้ใช้แอสคิวเมเตอร์รีจิสเตอร์ขนาด 12 บิต

$$\begin{aligned}
 m &= -0.390625 \\
 \bar{m} &= 2 - |m| \quad \because m \text{ เป็น เลขลบ} & X &= 0.8125 = \bar{X} & \because X \text{ เป็น เลขบวก} \\
 &= 2 - 0.390625 & \therefore \bar{X} &= 0.1101 = X_0 X_1 X_2 X_3 X_4 \\
 &= 1.609375 \\
 \therefore \bar{m} &= 1.100111
 \end{aligned}$$

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.3 ขั้นตอนการคูณเลขส่วนเต็มเต็มสอง

การดำเนินการ	ข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
ACC + $X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
ACC + $X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
ACC + $X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
ACC + $X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
ACC - $X_0 \bar{m}$	1.101 0111 0110


$\therefore \bar{Y} = 1.101 0111 0110 = Y_0 Y_1 Y_2 \dots Y_{11}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\ &= -1 + (2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}) \\ &= -0.3173828125 \end{aligned}$$

จากอัลกอริทึมดังกล่าวสามารถออกแบบการทำงานและสร้างวงจรแสดงได้ดังรูปที่ 2.31



รูปที่ 2.31 การคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้เลขคณิตกระจาย

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเต็มเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level)

พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N m_i X_i \quad (2.96)$$

โดย m_i เป็นค่าสัมประสิทธิ์ซึ่งที่ค่าคงที่

X_i เป็นข้อมูลอินพุต

ถ้า X_i แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย $|X_i| < 1$ สามารถแสดง X_i แต่ละค่าได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \quad (2.97)$$

โดย X_{ij} = บิตต่างๆของข้อมูล X_i มีค่าเป็น 0 หรือ 1
 X_{i0} = บิตแสดงเครื่องหมาย
 X_{iL} = บิตที่มีนัยสำคัญต่ำสุด (LSB)
 $L+1$ = จำนวนบิตที่แทนข้อมูลอินพุต

แทนค่า X_i ในสมการที่ (2.97) ลงในสมการที่ (2.96)จะได้

$$Y = \sum_{i=0}^N m_i \left[-X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.98)$$

จัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.99)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00} m_0 + X_{10} m_1 + X_{20} m_2 + \dots + X_{N0} m_N) \\ &\quad + 2^{-1} (X_{01} m_0 + X_{11} m_1 + X_{21} m_2 + \dots + X_{N1} m_N) \\ &\quad + 2^{-2} (X_{02} m_0 + X_{12} m_1 + X_{22} m_2 + \dots + X_{N2} m_N) \\ &\quad + \dots + 2^{-L} (X_{0L} m_0 + X_{1L} m_1 + X_{2L} m_2 + \dots + X_{NL} m_N) \end{aligned} \quad (2.100)$$

สมการที่ (2.100) นี้ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุตในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ (2.100) กับสมการที่ (2.95) จะเห็นว่าการคำนวณหาค่า Y ก็ใช้เลขคณิตกระจายนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุตไปเก็บไว้ในตารางเปิดดู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุตเป็นแอดเดรสของหน่วยความจำเพื่อนำค่าในตารางเปิดดูมาผ่านขั้นตอนการคำนวณตามบุทอัลกอริทึม ซึ่งค่าในตารางเปิดดูสามารถแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.4 แสดงค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท	ผลคูณย่อยที่เก็บไว้ในตารางเปิดคู
X_{Nj} X_{2j} X_{1j} X_{0j}	
0 0 0 0	0
0 0 0 1	m_0
0 0 1 0	m_1
0 0 1 1	$m_1 + m_0$
0 1 0 0	m_2
0 1 0 1	$m_2 + m_0$
0 1 1 0	$m_2 + m_1$
0 1 1 1	$m_2 + m_1 + m_0$
1 1 1 1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

ในบทนี้เราจะนำทฤษฎีและหลักการออกแบบมาสร้างใช้งานจริง โดยใช้โปรแกรม MATLAB ช่วยในการออกแบบและจำลองการทำงาน ส่วนในการสร้างจะใช้บอร์ดทดลอง FPGA สำหรับระบบมีลักษณะดังนี้

- DS-CDMA
- สัญญาณที่รับคือ Root-Raised Cosine
- สัญญาณเมื่อผ่านตัวกรองคือ Raised Cosine
- กำหนดตัวกรองมีค่าโพลออฟแฟคเตอร์เท่ากับ 0.3
- เลือกใช้ตัวกรองแบบเอฟไออาร์(FIR) อันดับที่ 31
- ความละเอียดของสัญญาณเอาท์พุทอยู่ในระดับ 16 บิต

3.1 การออกแบบวงจรกรองสัญญาณดิจิทัลแบบ FIR

ในการออกแบบวงจรกรองสัญญาณเชิงเลขคณิตผลตอบสนองอิมพัลส์จำกัด(FIR filter)โดยทั่วไป จะทำการออกแบบจากอนุกรมฟูรีเยร์ (Fourier Series) โดยผลตอบสนองที่ได้นี้จะเป็นผลตอบสนองในทางอุดมคติซึ่งในทางปฏิบัติค่าสัมประสิทธิ์ หรือผลตอบสนองอิมพัลส์ที่จะนำมาใช้งานนั้นจะต้องมีจำนวนที่จำกัด ซึ่งผลจากการตัดค่าผลตอบสนองอิมพัลส์ให้มีจำนวนที่จำกัดนี้ จะทำให้เกิดความพริ้ว (Ripples) ขึ้นที่ย่านผ่านและหยุดสัญญาณ รวมทั้งเกิดโอเวอร์ชูท (Overshoot) ขึ้นที่ขอบของย่านผ่านสัญญาณ ซึ่งผลที่เกิดขึ้นนี้รวมเรียกว่าปรากฏการณ์กิบส์ (Gibbs's phenomenon) การลดผลที่เกิดขึ้นนี้ทำได้โดยการถ่วงน้ำหนัก(Weighted) ด้วยฟังก์ชันหน้าต่าง(Windows function) ชนิดต่าง

ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณที่มีผลตอบสนองอิมพัลส์จำกัดจำนวน N ตัว สามารถคำนวณได้จากการแปลงฟูรีเยร์เวลาเต็มหน่วย (Discrete-time Fourier Transform: DTFT) ของผลตอบสนองอิมพัลส์ได้ดังนี้

$$H(\omega) = \sum_{n=0}^{N-1} h(n)e^{-j\omega n} \quad (3.1)$$

สมมติให้เฟสเป็นเชิงเส้น (linear phase) จะสามารถเขียนได้เป็น

$$H(\omega) = A(\omega)e^{jM\omega} \quad (3.2)$$

โดย

$A(\omega)$ คือ ผลตอบสนองแอมพลิจูด

$M = \frac{(N-1)}{2}$ คือ ค่าคงที่ความหน่วงกลุ่ม (Constant Group Delay) ของวงจร

สำหรับ N เป็นจำนวนคี่ จะได้โดย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$A(\omega) = \sum_{n=-M}^M \hat{h}(n) \cos(\omega_n) \quad (3.3)$$

$\hat{h}(n) = h(n+M)$ ซึ่งคือค่า $h(n)$ ที่ถูกเลื่อนไปทางซ้ายเพื่อทำให้เกิดความสมมาตร (Symmetric) ที่ $n=0$ ผลการแปลงกับฟูเรียร์เวลาเต็มหน่วย (Inverse DTFT) ของ $A(\omega)$ จะทำให้ผลตอบสนองอิมพัลส์ดังนี้

$$\hat{h}(n) = \frac{1}{\pi} \int_0^{\pi} A(\omega) \cos(\omega_n) d\omega \quad (3.4)$$

สำหรับวงจรกรองสัญญาณความถี่ต่ำผ่านในอุดมคติ ผลตอบสนองทางแอมพลิจูดสามารถแสดงได้ดังรูป



รูปที่ 3.1 ผลตอบสนองแอมพลิจูดของวงจรกรองสัญญาณความถี่ต่ำผ่านในอุดมคติ

ผลตอบสนองในทางอุดมคติจะมีค่าเป็น 1 ถ้าความถี่อยู่ในย่านผ่านสัญญาณคือ ระหว่าง 0 ถึง ω_0 และมีค่าเป็น 0 ถ้าความถี่อยู่ในย่านหยุดสัญญาณ คือ ระหว่าง ω_0 ถึง π (พิจารณาค่า normalized frequency คือ $\omega_s = 2\pi$) ซึ่งเขียนเป็นสมการได้โดย

$$A_d = \begin{cases} 1 & 0 < \omega < \omega_0 \\ 0 & \omega_0 < \omega < \pi \end{cases} \quad (3.5)$$

อาศัยสมการที่ (4) และสมการที่ (5) จะทำให้ได้ผลตอบสนองอิมพัลส์ในอุดมคติดังนี้

$$\begin{aligned} \hat{h}_d(n) &= \frac{1}{\pi} \int_0^{\pi} A_d(\omega) \cos(\omega_n) d\omega \\ &= \frac{1}{\pi} \int_0^{\omega_0} \cos(\omega_n) d\omega = \frac{\sin(\omega_0 n)}{\pi n} \end{aligned} \quad (3.6)$$


ซึ่งค่า $\hat{h}_d(n)$ ที่เป็นผลของสมการที่ (3.6) โดยทั่วไปจะมีจำนวนเป็นอนันต์เพื่อที่จะให้ได้ผลตอบสนองในทางอุดมคติ แต่ในทางปฏิบัติจะต้องทำการตัดให้เหลือจำนวนเพียง N ตัว และเลื่อนทางขวา M ตำแหน่งเพื่อที่จะทำให้ระบบคอซอล (Causal) ซึ่งจะทำได้ผลตอบสนองอิมพัลส์เป็น

$$h(n) = \begin{cases} \frac{\sin(\omega_o(n-M))}{\pi(n-M)} & \dots\dots\dots \text{สำหรับ } 0 \leq n \leq N-1 \\ 0 & \dots\dots\dots \text{อื่นๆ} \end{cases} \quad (3.7)$$

ในการทำงานเดียวกันเราสามารถหา $\hat{h}_d(n)$ สำหรับวงจรกรองชนิดอื่น ๆ ได้โดยใช้วิธีการข้างต้น กระทำกับผลตอบสนองทางความถี่ของวงจรกรองสัญญาณนั้น ๆ

3.1.1 ข้อกำหนดของตัวกรอง


หาค่าสัมประสิทธิ์ของตัวกรองที่เวลา $t = nT, n = 0, 1, \dots, 30$ โดยใช้ฟังก์ชันใน MATLAB ได้ ดังแสดงในรูปที่ 3.2



รูปที่ 3.2 สัมประสิทธิ์ของตัวกรอง Root-Raised cosine แบบ FIR อันดับ 31 ที่มีค่าโรลออฟแฟกเตอร์เท่ากับ 0.3

ซึ่ง $h(n)$ ที่ได้จะมีลักษณะสมมาตรปกติ (Symmetric) และเป็นไปตามเงื่อนไขของ $h(n)$ ดังนี้


$$h(n) = h(N-1-n), n = 0, 1, 2, \dots, N-1 \quad (3.8)$$



รูปที่ 3.3 ขนาดของตัวกรอง Root-Raised cosine แบบ FIR อันดับ 31 ที่มีค่าโวลจออกเฟลเตอร์เท่ากับ 0.3 มีความถี่คัทออฟที่ 30kHz

3.1.2 โครงสร้างสำหรับวงจรกรองสัญญาณดิจิทัลแบบ FIR

สำหรับวงจรกรองดิจิทัลแบบ FIR จะใช้ผลตอบสนองอิมพัลส์ หรือ $h(n)$ เพื่อสร้างวงจรซึ่งกระบวนการทำงานของวงจรกรองในที่นี้ก็คือการทำคอนโวลูชัน ระหว่าง $h(n)$ กับสัญญาณอินพุต $x(n)$ โดยสามารถจัดโครงสร้างได้ดังรูป



รูปที่ 3.4 การจัดโครงสร้างของวงจรกรองสัญญาณดิจิทัลแบบ FIR


การทำคอนโวลูชันระหว่าง $h(n)$ กับสัญญาณอินพุต $x(n)$ แสดงได้ดังสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$y(n) = x(n) * h(n) = \sum_{i=0}^{N-1} h(i)x(n-i) \quad (3.9)$$

ซึ่งสามารถแสดงเป็นสมการผลต่างสืบเนื่อง (Difference Equation) ได้ดังนี้

$y(n) = h(0)x(n) + h(1)x(n-1) + h(2)x(n-2) + \dots + h(N-1)x(n-N+1)$ สำหรับในกรณีที่อันดับของวงจรกรองหรือ จำนวนผลตอบสนองอิมพัลส์ซึ่งก็คือ ตัวแปร N เป็นจำนวนที่จะทำให้ผลตอบสนองอิมพัลส์มีลักษณะสมมาตรคือ คือ $h(n) = h(N-1-n)$ เช่น กรณี $N = 5$ จะได้ว่า $h(0) = h(4), h(1) = h(3)$ โดยที่ 2 ไม่มีคู่สมมาตรซึ่งทำให้การจัดโครงสร้างสามารถลดจำนวนคูณลงไปได้ทำให้ขนาดของวงจรกรองเล็กลงซึ่งปกติในทางดิจิทัลตัวคูณจะมีขนาดของวงจรที่ใหญ่และใช้เวลาในการทำงานมากเมื่อเทียบกับส่วนอื่น ๆ โดยวงจรกรองในอันดับที่ 31 ที่ได้จัดโครงสร้างใหม่แสดงดังรูป



รูปที่ 3.6 ตัวกรองแบบ FIR ที่ถูกลดรูปลงตามคุณสมบัติของตัวกรอง Root-Raised Cosine

3.2 การหาค่าของตารางเปิดดู

ค่าสัมประสิทธิ์ของตัวกรองจะถูกแทนด้วยระบบตัวเลขแบบ 2's complement ขนาด 16 บิต โดยที่บิตสูงสุดเป็นบิตแสดงเครื่องหมายและอีก 15 บิต ใช้แทนค่าสัมประสิทธิ์ โดยให้อยู่หน้าจุดทศนิยม 1 บิต กับอยู่หลังจุดทศนิยม 14 บิต

จากรูปที่ 3.4 จะมีค่า $h(n)$ ที่ใช้มีจำนวน 15 ค่า ถ้าทำการใช้เพียงตารางเดียวจะต้องใช้แอดเดรสขนาด 15 บิต ซึ่งจะได้ค่าในตารางเปิดดูทั้งหมด $2^{15} = 32768$ ค่า เราสามารถทำการลดขนาดของตารางเปิดดูลงได้อีก โดยแบ่งเป็นตารางที่มีแอดเดรสขนาด 4 บิต จำนวน 4 ตัว จะได้ตารางเปิดดูของวงจรกรองความถี่ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.1 ตารางเปิดดูที่มีขนาด 4 บิต ตัวที่ 1

Address	Data	Address	Data
0000	0	1000	$h(3)$
0001	$h(0)$	1001	$h(3)+h(0)$
0010	$h(1)$	1010	$h(3)+h(1)$
0011	$h(1)+h(0)$	1011	$h(3)+h(2)+h(0)$
0100	$h(2)$	1100	$h(3)+h(2)$
0101	$h(2)+h(0)$	1101	$h(3)+h(2)+h(0)$
0110	$h(2)+h(1)$	1110	$h(3)+h(2)+h(1)$
0111	$h(2)+h(1)+h(0)$	1111	$h(3)+h(2)+h(1)+h(0)$

ตารางที่ 3.1

ตารางที่ 3.2 ตารางเปิดดูที่มีแอดเรสขนาด 4 บิต ตัวที่ 2

Address	Data	Address	Data
0000	0	1000	$h(7)$
0001	$h(4)$	1001	$h(7)+h(4)$
0010	$h(5)$	1010	$h(7)+h(5)$
0011	$h(5)+h(4)$	1011	$h(7)+h(5)+h(4)$
0100	$h(6)$	1100	$h(7)+h(6)$
0101	$h(6)+h(4)$	1101	$h(7)+h(6)+h(4)$
0110	$h(6)+h(5)$	1110	$h(7)+h(6)+h(5)$
0111	$h(6)+h(5)+h(4)$	1111	$h(7)+h(6)+h(5)+h(4)$

ตารางที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 ตารางเปิดคูที่มีแอดเดรสขนาด 4 บิต ตัวที่ 3

Address	Data	Address	Data
0000	0	1000	$h(11)$
0001	$h(8)$	1001	$h(11)+h(8)$
0010	$h(9)$	1010	$h(11)+h(9)$
0011	$h(9)+h(8)$	1011	$h(11)+h(9)+h(8)$
0100	$h(10)$	1100	$h(11)+h(10)$
0101	$h(10)+h(8)$	1101	$h(11)+h(10)+h(8)$
0110	$h(10)+h(9)$	1110	$h(11)+h(10)+h(9)$
0111	$h(10)+h(9)+h(8)$	1111	$h(11)+h(10)+h(9)+h(8)$

ตารางที่ 3.3

ตารางที่ 3.4 ตารางเปิดคูที่มีแอดเดรสขนาด 4 บิต ตัวที่ 4

Address	Data	Address	Data
0000	0	1000	$h(15)$
0001	$h(12)$	1001	$h(15)+h(12)$
0010	$h(13)$	1010	$h(15)+h(13)$
0011	$h(13)+h(12)$	1011	$h(15)+h(13)+h(12)$
0100	$h(14)$	1100	$h(15)+h(14)$
0101	$h(14)+h(12)$	1101	$h(15)+h(14)+h(12)$
0110	$h(14)+h(13)$	1110	$h(15)+h(14)+h(13)$
0111	$h(14)+h(13)+h(12)$	1111	$h(15)+h(14)+h(13)+h(12)$


ตารางที่ 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบอุปกรณ์

3.3.1 อุปกรณ์ควบคุม (Control)


มีหน้าที่ ในการควบคุมอุปกรณ์ต่างๆภายในระบบ เช่น การป้อนคีย์กให้ระบบ, การโหลดข้อมูลเข้าระบบ, เคลียร์ข้อมูลภายในระบบ และ ส่งข้อมูลออกเอาท์พุท เป็นต้น



รูปที่ 3.6 อุปกรณ์ควบคุม

3.3.2 อุปกรณ์ PIPO


ทำหน้าที่ รับข้อมูลเข้ามาจำนวน 8 บิต และทำการบวกข้อมูลที่เข้ามาก่อน เป็นส่วนของการพับโครงสร้าง FIR ให้มีขนาดลดลง มีเอาท์พุทจำนวน 9 บิต เพื่อทำการส่งให้กับอุปกรณ์ต่อไป



รูปที่ 3.7 อุปกรณ์ PIPO

3.3.3 อุปกรณ์ SHIFT


ทำหน้าที่รับข้อมูลเข้ามาขนาด 9 บิต นำบิตแรกของข้อมูลแต่ละตัวไปเป็นแอดเดรสเพื่อชี้ค่าสัมประสิทธิ์ออกมา โดยเอาท์พุทมีขนาด 1 บิต แบ่งออกเป็น 4 ชุด ไปชี้ตารางเปิดคูทิละชุด และทำการชิฟข้อมูลไปเรื่อยๆจนหมด



รูปที่ 3.8 อุปกรณ์ SHIFTR

3.3.4 อุปกรณ์ ROM


ทำหน้าที่เก็บค่าสัมประสิทธิ์ ซึ่งมีตารางเปิดดูอยู่ 4 ชุด เมื่อมีอินพุตขนาด 4 บิต เข้ามา ก็จะไปเป็นแอดเดรสให้กับตารางเปิดดูแล้วนำค่าสัมประสิทธิ์ตัวนั้นออกมา



รูปที่ 3.9 อุปกรณ์ ROM

3.3.5 อุปกรณ์ ADD

ทำหน้าที่ บวกค่าสัมประสิทธิ์ ที่แทนด้วยระบบตัวเลขแบบ 2' complement ขนาด 16 บิต โดยนำค่าที่ได้ก่อนมาบวกกับค่าตัวใหม่ ซึ่งจะทำการชิฟค่าตัวเก่าไปทางซ้าย 1 บิตก่อน เอาที่พหุมีความละเอียดขนาด 16 บิต




รูปที่ 3.10 อุปกรณ์ ADD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.6 อุปกรณ์หารความถี่

ทำหน้าที่ในการหารความถี่จากออสซิลเลเตอร์โมดูลบนบอร์ด FPGA ให้มีความสัมพันธ์กับความถี่ของวงจรแปลงอนาล็อกเป็นดิจิทัล



รูปที่ 3.11 อุปกรณ์หารความถี่


3.4 ภาษาวีเอชดีแอล

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบ มาใช้ในกระบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้นเช่นกัน อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ เอชดีแอล (HDL: Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่องเพื่อช่วยในการปรับปรุงกระบวนการออกแบบระบบดิจิทัลเป็นไปอย่างมีประสิทธิภาพ

3.4.1 การออกแบบระบบดิจิทัล


ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำหนดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้จะต้องผ่านขั้นตอนต่างๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป

รูปที่ 3.12 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบ แล้วทำการพัฒนาให้สามารถนำไปใช้ได้อย่างสมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบหรือรหัสคำสั่งเทียม (Pseudo code) ก็ได้



รูปที่ 3.12 ขั้นตอนการออกแบบระบบดิจิทัล

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะกำหนดส่วนประกอบของรีจิสเตอร์และวงจรลอจิกที่จำเป็นทั้งหมด เพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) กระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรถูกจัดขึ้นอยู่กับการปฏิบัติการของระบบที่กำหนดไว้ดังรูปที่ 3.13



รูปที่ 3.13 การออกแบบระบบเส้นทางข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนถัดมาเป็นการออกแบบวงจรลอจิกซึ่งจะเกี่ยวข้องกับการนำเกทดิจิทัลพื้นฐาน และ ฟลิปฟลอป (Flip – Flop) มาประกอบเป็นอุปกรณ์ย่อยต่าง ๆ เช่นรีจิสเตอร์เก็บข้อมูล บัสวงจรถลอจิก และ ส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของการ โยงใยระหว่างเกทและฟลิปฟลอปนั่นเอง

การออกแบบในขั้นตอนถัดไปเป็นการเปลี่ยนเครือข่ายการ โยงใยที่ได้จากขั้นตอนที่แล้ว ให้เป็น ลำดับของทรานซิสเตอร์ (Transistor List) และ โครงงาน (Layout) ซึ่งขั้นตอนนี้จะเกี่ยวข้องกัน โดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อแทนเกทและฟลิปฟลอปต่าง ๆ

และในขั้นตอนนี้สุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการเจ็ที่โรงงานเพื่อผลิตออกมา เป็นวงจรรวมในที่สุด

3.4.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล

วีเอชดีแอล ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC: Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบ ฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงาน ในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบด้วยเหตุผลนี้จึงทำให้ภาษาวีเอชดีแอล เป็นเครื่องมือที่ใช้ ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้าง วงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการ ทำงานของวงจรอย่างสังเขป โดยไม่คำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริง นอกจากนี้ วีเอชดีแอล ยังเป็นภาษาที่สนับสนุนลักษณะต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น วีเอชดีแอล จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจร หรือฮาร์ดแวร์ของระบบสำหรับโครงการ ไอซีวีเอชเอต ที่ ดีไอดี ได้ให้ไว้ สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้ง มนุษย์และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
 - สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้
 - ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร
- ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า ภาษาโปรแกรมระดับสูง

3.4.3 องค์ประกอบพื้นฐานต่างๆ ของภาษาวีเอชดีแอล

ในการเขียนรูปแบบภาษาบรรยายระบบดิจิทัล ในมุมมองของการออกแบบลักษณะบนลงล่าง จะต้องทำความเข้าใจในเรื่องของโครงสร้างและส่วนประกอบต่างๆ ของรูปแบบภาษาวีเอชดีแอลเสียก่อน ซึ่งส่วนประกอบที่สำคัญและเป็นพื้นฐานของการเขียน คือ

1) หน่วยการออกแบบเอนทิตี (Entity Design Unit)

หน่วยการออกแบบนี้ เป็นส่วนที่ใช้สำหรับติดต่อระหว่างโลกภายนอกกับรูปแบบที่เขียนขึ้น ที่เรียกว่า หน่วยการออกแบบเอนทิตี ในส่วนนี้ใช้กำหนดจุดเชื่อมต่อ ของรูปแบบ กำหนดทิศทางการไหลของสัญญาณ และประเภทของค่าที่สามารถกำหนดให้กับสัญญาณตามจุดต่างๆ ของข้อมูลที่ไหลผ่านจุดต่อเหล่านั้น รูปที่ 3.14 แสดงให้เห็น โครงสร้างอย่างง่ายๆ ของ หน่วยการออกแบบเอนทิตี

```
ENTITY component_name IS
    Input and output ports
    Physical and other parameter
END [component_name];
```

รูปที่ 3.14 โครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี

ส่วนนี้จะขึ้นต้นด้วยคำว่า ENTITY และ IS ระหว่างคำทั้งสองเป็นส่วนสำหรับชื่อของรูปแบบที่ต้องการจะเขียน (component_name) สำหรับการตั้งชื่อนั้นต้องเป็นไปตามกฎเกณฑ์ของภาษาหลังจากนั้นจะตามด้วยส่วนที่ใช้กำหนดช่องทางเข้าและออกข้อมูล (input – output) รวมทั้งพารามิเตอร์อื่นๆ ส่วนนี้เรียกว่าส่วนหัว (entity header) และที่สำคัญคือ หน่วยการออกแบบเอนทิตีจะต้องปิดท้ายด้วยคำว่า END และเครื่องหมายอัฒภาค (;)

2) หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit)

คือส่วนที่ใช้เขียนบรรยายพฤติกรรมของรูปแบบ ในมุมมองของการจำลองการทำงานพฤติกรรมต่างๆ ที่บรรยายในส่วนนี้ขึ้นอยู่กับข้อมูลที่ผ่านเข้าและออก ตรงช่องทางตลอดจนพารามิเตอร์ต่างๆ ที่กำหนดในหน่วยการออกแบบเอนทิตี รูปที่ 3.15 แสดงให้เห็นถึง โครงสร้างอย่างง่ายๆของหน่วยการออกแบบสถาปัตยกรรม

```
ARCHITECTURE identifier OF component_name IS
[declaration]
BEGIN
    specification of the functionality of the
    component in terms of its input lines and as
    influenced by physical and other parameters
END [identifier];
```

รูปที่ 3.15 โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนของหน่วยการออกแบบสถาปัตยกรรม เริ่มต้นด้วยคำว่า ARCHITECTURE และตามด้วยชื่อ (identifier) สิ่งที่ต้องกำหนดลงไปได้แก่ สิ่ง que แสดงให้เห็นว่า ARCHITECTURE นั้นใช้บรรยายหน่วยการออกแบบเอนทิตีใดๆ (OF < entity design unit > IS) ส่วนที่อยู่ระหว่าง ARCHITECTURE และ BEGIN เป็นพื้นที่ส่วนประกาศหน่วยของสถาปัตยกรรมกำหนด (architecture declarative area) ที่เป็นเพียงส่วนเพื่อเลือก (option) ในบริเวณนี้สามารถใช้เขียนประกาศกำหนดค่าต่างๆ ที่จะนำไปใช้ภายในสถาปัตยกรรมนั้นได้ อาทิเช่นประเภท (type) ต่างๆ (ตัวอย่างเช่น bit และ bit_vector) สัญญาณ (signal) ตัวคงที่ (constant) โปรแกรมย่อย (ได้แก่ function และ procedure) และอุปกรณ์ (component) ส่วนที่ใช้บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้า และไหลออกของรูปแบบ (สัญญาณที่กำหนดในชุดคำสั่ง PORT) นั้นจะถูกบรรยายในบริเวณเนื้อที่ระหว่างคำว่า BEGIN กับ END ของหน่วยการออกแบบสถาปัตยกรรม และนอกจากนั้นชุดคำสั่งทุกคำสั่งที่อยู่ภายในบริเวณนี้จะเป็นชุดคำสั่งแบบแข่งขันาน (concurrent statement) เท่านั้น หน่วยการออกแบบสถาปัตยกรรมจะต้องปิดท้ายด้วยคำสั่ง END และชื่อของสถาปัตยกรรมนั้นๆ ที่เป็นส่วนเพื่อเลือกโดยทั่วไปการเขียนรูปแบบระบบดิจิทัลด้วยภาษาวีเอชดีแอลสามารถเขียนได้ในลักษณะต่างๆ ดังนี้

- ประเภทการไหลของข้อมูล (Dataflow description)
- ประเภทพฤติกรรม (Behavioral description)
- ประเภทโครงสร้าง (Structure description)
- ประเภทผสม (Mixed model description)

3) หน่วยการออกแบบแพ็คเกจ (Package Design Unit)

ข้อมูลต่างๆ ตลอดจน โปรแกรมย่อย (subprogram) ที่เป็นประโยชน์ต่อการเขียนรูปแบบบรรยายระบบดิจิทัล สามารถเก็บไว้ในส่วนที่เรียกว่า package ได้ และข้อมูลเหล่านี้สามารถถูกเรียกไปใช้ได้โดย entity design unit architecture design unit หรือจาก package design unit อื่นๆ ด้วยชุดคำสั่ง USE statement นอกจากนี้สิ่งที่มีขมทำกันมากคือรูปแบบ (model) มาตรฐานต่างๆ อาทิเช่น standard components (model ของ IC ตระกูล 74xx) จะถูกเก็บไว้ในแพ็คเกจ ที่ทุกคนสามารถเข้าถึงและนำไปใช้ได้

โดยปกติแล้ว แพ็คเกจจะแบ่งออกเป็น 2 ส่วนคือ การประกาศแพ็คเกจ (Package declaration) และส่วนของบอดีแพ็คเกจ (Package body) เนื่องจาก แพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่นำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษาวีเอชดีแอลสามารถกระทำได้ด้วยชุดคำสั่ง USE

- การประกาศแพ็คเกจ (Package Declaration)

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (มองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ การประกาศแพ็คเกจ เพราะจะเป็นส่วนที่กำหนดชื่อ (identifier) ของสิ่งที่ประกาศอยู่ในแพ็คเกจ สำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง ถ้าสิ่งใดๆ ถูกประกาศในส่วนของบอดีแพ็คเกจ แต่ไม่ถูกประกาศในการประกาศแพ็คเกจจะไม่สามารถถูกนำค่า และพฤติกรรมไปใช้จากส่วนนอกได้ ซึ่งสามารถ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศเอนทิตี คือ จุดเชื่อมต่อ ที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้น โดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่ต้องมีส่วนบอดีและยังสามารถถูกนำไปใช้จากรูปแบบ (model) ภายนอกได้เช่น ใช้สำหรับประกาศ ชนิด (TYPE) เช่นเดียวกันกับบอดีแพ็คเกจที่ไม่จำเป็นต้องมีการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถนำไปใช้ ในรูปแบบ (model) อื่นได้ การเขียนการประกาศแพ็คเกจ มีกฎเกณฑ์ตามที่แสดงในรูปที่ 3.16

```
PACKAGE package_name IS
    package_declarative_part
END package_name ;
```

รูปที่ 3.16 โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ

- โครงสร้างของแพ็คเกจ (Package Body)

โครงสร้างที่ประกอบด้วยคำสั่งต่างๆ ในรูปของคำสั่งลำดับ ที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อย (Subprogram) ทั้งหลายที่ชื่อของโปรแกรมย่อยนั้นๆ ที่ถูกประกาศไปในส่วนของการประกาศแพ็คเกจ แล้วจะถูกเก็บไว้ในส่วนบอดีแพ็คเกจ แต่ถูกกำหนดค่าคงที่ต่างๆ อันได้แก่ตัวค่าคงที่ที่ถูกประกาศชื่อก่อนในส่วนของการประกาศแพ็คเกจ แต่ถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้นส่วนบอดีแพ็คเกจ จึงไม่จำเป็นต้องมี ถ้าในส่วนของการประกาศแพ็คเกจ ไม่มีการประกาศชื่อ ที่เป็นโปรแกรมย่อย หรือ ค่าคงที่ การเขียนบอดีแพ็คเกจนั้นเป็นไปตามกฎเกณฑ์ที่แสดงในรูปที่ 3.17

```
PACKAGE BODY package_name IS
    declarative part
END package_name ;
```

รูปที่ 3.17 โครงสร้างของบอดีแพ็คเกจ

4) หน่วยการออกแบบโครงแบบ (Configuration Design Unit)

รูปแบบหนึ่งของระบบดิจิทัลไม่ว่าจะเป็นอะไร จะมีหน่วยการออกแบบเอนทิตีได้ เพียงหนึ่งเดียวเท่านั้น แต่ในขณะที่หน่วยการออกแบบเอนทิตี หนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรม ที่เป็นหน่วยรองได้หลายหน่วย ดังนั้นจะต้องมี หน่วยการออกแบบโครงแบบมาเพื่อกำหนดการใช้โครงแบบ (Configuration) ประกอบเอนทิตีกับหน่วยการออกแบบสถาปัตยกรรมหน่วยไหนเข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CONFIGURATION identifier OF entity_name IS
    configuration_declarative_part
END;

```

รูปที่ 3.18 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ

5) โปรแกรมย่อย

การใช้ฟังก์ชันและโพรซีเจอร์ใน วีเอชดีแอล เปรียบได้กับการใช้โปรแกรมย่อยในการเขียนโปรแกรมภาษาขั้นสูงต่างๆ ไปค่าที่ถูกส่งกลับหรือถูกเปลี่ยนแปลงโดยโปรแกรมย่อยอาจจะมีหรือไม่มีผลต่อฮาร์ดแวร์โดยตรงก็ได้ เช่นถ้าใช้ฟังก์ชันแทนการกระทำในสมการบูลีนก็จะมีผลต่อวงจรลอจิกจริงๆ ในขณะที่ถ้าใช้โปรแกรมย่อยในการเปลี่ยนชนิดของข้อมูลหรือในการคำนวณค่าการหน่วงเวลาแล้ว ก็จะไม่มีส่วนต่อโครงสร้างของฮาร์ดแวร์

6) โอเปอร์เรเตอร์

การบรรยายเชิงพฤติกรรมในภาษาวีเอชดีแอล มีตัวดำเนินการหรือโอเปอร์เรเตอร์ทางลอจิกและคณิตศาสตร์เช่นเดียวกับภาษาซอฟต์แวร์ทั่วไปดังรูปที่ 3.19

```

PREDEFINE OPERATORS
LOGICAL OPERATORS : NOT AND OR NAND NORXOR
OPERAND TYPE : BIT BOOLEAN
RESULT TYPE : BIT BOOLEAN
RELATIONAL OPERATORS : = / = < <= > >=
OPERAND TYPE : any type
RESULT TYPE : Boolean

ARITHMETIC OPERATORS : + - * / ** MOD REM ABS
OPERAND TYPE : INTEGER REAL Physical
RESULT TYPE : INTEGER REAL Physical

CONCANTENATION OPERATOR : &
OPERAND TYPE : ARRAY of any type
RESULT TYPE : array of any type
RESULT TYPE : array of any type

```

รูปที่ 3.19 ตัวดำเนินการใน วีเอชดีแอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7) เวลาและความพร้อมเพรียง

ในวงจรอิเล็กทรอนิกส์อุปกรณ์ต่างๆ ตัวจะอยู่ในสภาพเตรียมพร้อมเสมอ (Always Active) และจะมีเรื่องของเวลาเข้ามาเกี่ยวข้องในทุกๆ เหตุการณ์ที่เกิดขึ้นเสมอ วิเอชดีแอล เป็นภาษาที่ได้รับการออกแบบมาเพื่อให้สามารถบรรยายรูปแบบและการป้องกันของเวลา สำหรับการทำงานของอุปกรณ์ได้อย่างถูกต้อง การบรรยายการทำงานที่อยู่ภายในส่วน ของการบรรยายสถาปัตยกรรม จะมีการทำงานที่พร้อมเพรียงกันเสมอ หรือแม้แต่ โปรเซสซึ่งมีการทำงานภายในเป็น แบบลำดับคำสั่งก็ตาม ซึ่งหากมีหลายๆ โปรเซสอยู่ภายใน โครงสร้างเดียวกัน ทุกๆ โปรเซสก็จะทำงาน ไปพร้อมๆ กันด้วย

8) สัญญาณและตัวแปร

สัญญาณมีลักษณะเป็นเสมือนตัวกลางฮาร์ดแวร์ ที่ใช้ในการผ่านข้อมูลและมีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วยการกำหนดค่าให้สัญญาณจะใช้สัญลักษณ์ \leftarrow ในการส่งค่าและสามารถใช้คำสั่ง AFTER เพื่อกำหนดช่วงเวลาในการส่งผ่านค่าของสัญญาณ เช่น $\leftarrow a$ AFTER 12 NS หมายถึงการกำหนดค่าสัญญาณ a ให้กับ w หลังจากเวลา ผ่านไป 12 นาโนวินาที ในทางตรงข้ามตัวแปรมีลักษณะเป็นเสมือนตัวกลางที่ใช้ในการส่งผ่านข้อมูลและไม่มีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วย ซึ่งตัวแปรจะถูกใช้ในส่วนที่มีการทำงานเป็นแบบลำดับคำสั่งเช่น ในฟังก์ชัน โพธิ์เจอร์และ โปรเซสสำหรับกำหนดค่าให้กับตัวแปรจะใช้สัญลักษณ์ $=$

3.4.4 การบรรยายเชิงพฤติกรรม

การบรรยายลักษณะการทำงานของอุปกรณ์ฮาร์ดแวร์ในเชิงพฤติกรรม เป็นการบรรยายลักษณะการเปลี่ยนแปลงของข้อมูลในรูปแบบของอัลกอริทึม สำหรับการคำนวณผลลัพธ์ที่เกิดขึ้น ซึ่งสืบเนื่องมาจากการเปลี่ยนแปลงสถานะของข้อมูลที่เข้ามา โดยไม่คำนึงถึงลักษณะโครงสร้าง หรือความสัมพันธ์ของอุปกรณ์ที่อยู่ภายในว่าจะเป็นอย่างใด ในหัวข้อนี้จะแสดงถึงการบรรยายเชิงพฤติกรรมแทนการใช้โมดูลฮาร์ดแวร์รวมถึงข้อกำหนดต่างๆ ที่ควรรู้

3.4.5 การโปรเซส

โปรเซสเป็นรูปแบบพื้นฐานอย่างหนึ่งที่ใช้ในการกำหนดค่าให้กับสัญญาณ โปรเซสจะอยู่ในสถานะที่เตรียมพร้อมอยู่เสมอและจะปฏิบัติคำสั่งพร้อมๆ กันกับโปรเซสอื่นๆ ที่อยู่ในสถาปัตยกรรมบรรยายเดียวกัน โดยโปรเซสจะปฏิบัติงานตามคำสั่งทันทีที่มีเหตุการณ์เกิดขึ้นกับสัญญาณที่อยู่ทางด้านขวามือของสัญลักษณ์กำหนดค่าให้กับสัญญาณ (\leftarrow) การบรรยาย โปรเซสจะเริ่มต้นด้วยคำสั่ง PROCESS และ END PROCESS ในรูปที่ 3.20 เป็นการแสดงส่วนประกอบของการบรรยายแบบโปรเซส ซึ่งประกอบด้วยส่วนของการประกาศตัวแปรที่ต้องใช้และส่วนการปฏิบัติ คำสั่งเพื่อให้ได้ผลลัพธ์ที่ต้องการ

PROCESS

Declarative part
...

BEGIN

Statement part
...

END PROCESS;

รูปที่ 3.20 รูปแบบของการบรรยายแบบโปรเซส

3.4.6 การกำหนดตัวดำเนินการภายในโปรเซส

ตัวดำเนินการภายในโปรเซสมี 3 ชนิดคือ ตัวแปร (Variable) ไฟล์ (File) และตัวคงที่ (Constant) ซึ่งตัวดำเนินการทั้ง 3 ชนิดนี้หากมีการประกาศไว้ในโปรเซสได้ก็จะใช้ได้เฉพาะภายในโปรเซสนั้นเท่านั้นสำหรับการติดต่อภายนอก หรือระหว่างโปรเซสสามารถทำได้โดยใช้สัญญาณ (Signal) หรือตัวคงที่ที่ได้ประกาศไว้ในส่วนของ ARCHITECTURE

3.4.7 การกำหนดการกระทำภายในโปรเซส

การกระทำใดๆ ภายในโปรเซสจะเป็นการปฏิบัติแบบลำดับ (Sequential) เสมอ ซึ่งภายในโปรเซสสามารถใช้ประโยคเงื่อนไขหรือการทำซ้ำได้เช่น IF-ELSE CASE-WHEN FOR LOOP และ WHILE LOOP

3.4.8 การกระตุ้นและยับยั้งการกระทำของโปรเซส


การกระทำภายในโปรเซสจะอยู่ในสภาพเตรียมพร้อม และมีการปฏิบัติงานอยู่ตลอดเวลาที่มีการเปลี่ยนแปลงของเหตุการณ์ เกิดขึ้น อย่างไรก็ตามเราสามารถกระตุ้นหรือยับยั้งการกระทำภายในโปรเซสได้โดยการกำหนดรายการของสัญญาณที่ต้องการให้โปรเซสปฏิบัติงานเมื่อมีเหตุการณ์เกิดขึ้นกับสัญญาณที่กำหนดไว้เท่านั้น ส่วนเหตุการณ์ใดๆ ที่เกิดขึ้นกับสัญญาณ ที่ไม่ได้กำหนดไว้ในรายการก็จะไม่ส่งผลให้มีการกระทำภายในโปรเซส ซึ่งรายการของสัญญาณนี้เรียกว่า Sensitivity List และกำหนดไว้ในวงเล็บหลังคำสั่ง PROCESS

3.4.9 การออกแบบจากบนลงล่าง (Top-Down Design)

ในการพัฒนางจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของ บล็อกไดอะแกรมก่อนที่ทาวีเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้นอนุญาตให้อธิบายและวิเคราะห์การทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการนอกจากนี้ยังสามารถเพิ่มเติมในรายละเอียดใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ละขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่างนั่นเอง ถ้าทดลองเปรียบเทียบกับวิธีการออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่า การออกแบบจากล่างขึ้นบนจะใช้เวลาการออกแบบมากกว่า 90% เนื่องจากการเป็นารวางวงจรด้วยอุปกรณ์ต่างๆ (Schematic capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ ก่อนแล้วจึงทำการจำลองการทำงาน และตรวจสอบความถูกต้อง วิเอชดีแอล กับหลักการออกแบบจากบนลงล่างจึงเป็นทางออกให้กับวิศวกรให้สามารถ ออกแบบและพัฒนาวงจรที่มีความซับซ้อน ได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย



รูปที่ 3.21 ขั้นตอนการออกแบบจากบนลงล่าง

จากรูปที่ 3.21 แสดงถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้างเล็กน้อยเนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอน การออกแบบจากบนลงล่างในแต่ละขั้นตอนมีดังนี้

- 1) ความต้องการของระบบและการวิเคราะห์ คือ การสร้างข้อกำหนดของความ ต้องการ และวิเคราะห์ระบบ เพื่อกำหนดแนวคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา
- 2) รูปแบบและการจำลองการทำงาน คือ การเขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษา วิเอชดีแอล หรือ ภาษา เอชดีแอล อื่นๆ สำหรับบรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด
- 3) ลอจิกและการทดสอบการสังเคราะห์ คือ หลังจากที่ได้หลักการขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้วหลักการนี้จะถูกเพิ่มเติมรายละเอียดลงมาเป็นลำดับขั้นที่สอง จนกระทั่งอยู่ในระดับที่จะนำไปผลิตวงจรจริง หรือสังเคราะห์ในขั้นตอนนี้อะเทคโนโลยีที่จะมารองรับวงจรออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะสังเคราะห์วงจรที่ได้จากรูปแบบที่จะเขียนขึ้นให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกต และการเชื่อมต่อระหว่างกันของอุปกรณ์เหล่านั้นหรือไม่ก็อยู่ในรูปของโครงข่ายการเชื่อมต่อ ที่สามารถนำไปผลิตอุปกรณ์อื่นได้
- 4) การตรวจสอบเวลาก่อนการออกแบบ คือ หลังจากการสังเคราะห์วงจรให้อยู่ในระดับเกตหรือ

โครงข่ายการเชื่อมต่อแล้ว ข้อมูลนี้จะถูกใช้สำหรับจำลองการทำงานในเรื่องความถูกต้องของฟังก์ชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในทางอื่นไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พร้อมทั้งนำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาประกอบการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ ทางอิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการแพร่กระจาย (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกทของฟังก์ชันต่างๆ จำนวน 10,000 เกท ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวมทั้งหมดผิดพลาดไป หรือไม่สามารทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้


5) การออกแบบทางกายภาพและการวิเคราะห์ คือ ขั้นตอนการผลิตเป็นวงจรจริง (Technology and device mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจ จะอยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่ในรูปของวงจรรวมเอซิก (ASIC)

6) การตรวจสอบเวลาหลังการออกแบบ คือ การทำการตรวจสอบการทำงานด้วยตัวแปรทางด้านเวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบดิจิทัล เนื่องจากในขั้นตอนนี้ วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุดต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7) การตรวจสอบระบบ คือ การนำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของผลิตภัณฑ์

3.5 เอฟพีจีเอ

เทคโนโลยีความก้าวหน้าของอุตสาหกรรมอิเล็กทรอนิกส์ในปัจจุบัน ทำให้เกิดการพัฒนาศักยภาพของอุปกรณ์ต่างๆ ซึ่งทำให้ลดค่าใช้จ่ายต่างๆ ได้มาก ในขณะที่เดียวกันก็มีการเพิ่มประสิทธิภาพและระดับความเชื่อถือได้ของวงจรรวมที่สูงขึ้นเห็นได้ชัดจากเทคโนโลยีไมโครโปรเซสเซอร์ และหน่วยความจำปัจจุบัน ทุกๆ ครั้งที่มีการพัฒนาขึ้นทำให้เกิดช่องว่างระหว่างวงจรรวมและไอซีมาตรฐานมากขึ้น นักออกแบบอุปกรณ์ทางด้านดิจิทัล ได้พิจารณาถึงการผลิตให้มีขนาดมากขึ้นและการผลิตวงจรรวมเอซิก (ASIC: Application Specific Integrated Circuit) ซึ่งวงจรรวมจะแบ่งตามสร้างออกเป็น 2 กลุ่ม คือ ฟิวด์โปรแกรมเมเบิล (Field programmable) และ แมสโปรแกรมเมเบิล (Mask programmable) ดังแสดงในรูปที่ 3.22




รูปที่ 3.22 แสดงการแบ่งกลุ่มของวงจรรวมเอซิก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.1 การออกแบบวงจรเชิงเลขด้วย ชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอ เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรที่ได้ออกแบบลงไปเพื่อให้อุปกรณ์เอฟพีจีเอ มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำชิพอุปกรณ์ ซึ่งเป็นวิธีการออกแบบไอซี(IC : Integrated Circuit) แบบ เซมิคัสตัม (Semi custom) อีกวิธีหนึ่ง เมื่อเทียบกับการทำเอซิก แล้วนั้นก็ยังมีทั้งข้อดีและข้อเสีย คือ การทำชิพอุปกรณ์เอฟพีจีเอ จะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายในชิพอุปกรณ์เอฟพีจีเอ จะมีจำนวนเกต (gate) ให้ใช้จำนวนจำกัด และการทำชิพอุปกรณ์เอฟพีจีเอ ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำชิพอุปกรณ์ก็คือระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลด (download) นั้น น้อยกว่าการทำเอซิกมากและการตรวจสอบหรือแก้ไขการออกแบบที่ทำได้สะดวก

การทำชิพอุปกรณ์เอฟพีจีเอ ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้ก็เนื่องจากทางบริษัทผู้ผลิตชิพอุปกรณ์เอฟพีจีเอ ได้เพิ่มความสามารถของชิพอุปกรณ์เอฟพีจีเอ โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ พีพีอาร์ (PPR: Partitioning Placement and Routing) สำหรับอุปกรณ์นั้นๆด้วย ลักษณะของตัว ชิพอุปกรณ์เอฟพีจีเอ และการนำไปใช้งานแสดงดังในรูปที่ 3.23



รูปที่ 3.23 ลักษณะของตัว FPGA และการนำไปใช้งาน


สำหรับตัวชิพอุปกรณ์เอฟพีจีเอ นั้นมีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการ โปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนั้นชิพอุปกรณ์เอฟพีจีเอ ของแต่ละผู้ผลิตก็มีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นชิพอุปกรณ์เอฟพีจีเอ สามารถนำไปประยุกต์ใช้งานได้ เช่น การประมวลผลสัญญาณเชิงเลข (DSP: Digital Signal Processing) การออกแบบไมโครคอนโทรลเลอร์ เป็นต้น

3.5.2 สถาปัตยกรรมภายในของชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอของบริษัท Altera ตระกูล FLEX 10 K เป็นอุปกรณ์ที่มีความหนาแน่นเกตประมาณตั้งแต่ 25,000 – 100,000 เกต โดยการจัดโครงสร้าง (Configuration) จะใช้วิธีโหลดโครงสร้างเข้าไปใน SRAM ภายใน ซึ่งหมายความว่าไม่ได้มีการจ่ายไฟเลี้ยงให้ โครงสร้างที่จัดเอาไว้ก็จะหายไป ชิพอุปกรณ์เอฟพีจีเอ ประเภทนี้จะสามารถโปรแกรมซ้ำได้ไม่จำกัดจำนวนครั้ง และการทำงานของลอจิกฟังก์ชันจะใช้วิธีการเปิดตารางความจริง (Look Up table : LUT) โดยโครงสร้างของชิพอุปกรณ์เอฟพีจีเอตระกูล FLEX 10 K แสดงดังรูปที่ 3.24 โดยในโครงสร้างของชิพอุปกรณ์เอฟพีจีเอตระกูล FLEX 10 K สามารถที่จะแบ่งเป็นส่วนต่างๆ ได้ดังนี้


3.5.2.1 แอลอี (LE : Logic Element)

ในรูปที่ 3.25 แสดงโครงสร้างภายในของแอลอี โดยการกระทำทางบิตของลอจิกเกตจะสร้างด้วยวิธีการ LUT โดย LUT คือ 1x16 SRAM ซึ่ง LUT เพียงตัวเดียวสามารถนำมาทำโครงข่ายของลอจิกเกตที่มี 4 อินพุต และ 1 เอาท์พุต โดยโครงข่ายของลอจิกเกตจะถูกแปลงไปเป็นตารางค่าความจริง (Truth Table) ดังแสดงในรูปที่ 3.26




รูปที่ 3.24 โครงสร้างของชิพอุปกรณ์เอฟพีจีเอ ตระกูล FLEX 10 K

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.25 โครงสร้างภายในของแอลอี




RAM Contents				
Address				Data
A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

รูปที่ 3.26 การใช้งาน LUT เป็น โครงข่ายของลอจิก

ถ้าโครงข่ายของลอจิกเกิดความซับซ้อนขึ้นจะต้องใช้ LUT ของแต่ละ LE เป็นจำนวนหลายตัว โดยเอาที่พุทของ LUT จะส่งต่อไปยังฟลิปฟล็อปและต่อไปยังโครงข่ายการเชื่อมต่อ (Interconnection Network) ดังแสดงในรูปที่ 3.27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 โครงข่ายของการเชื่อมต่อ

3.5.2.2 แอลเอบี (LAB: Logic Array Block)

แอลเอบี 1 ตัว จะประกอบไปด้วย 8 แอลอี ดังแสดงในรูปที่ 3.28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.28 โครงสร้างภายในของ แอลเอบี

3.5.2.3 อีเอบี (EAB: Embedded Array Block)

สถาปัตยกรรมโดยทั่วไปของ FLEX 10 K จะมีลักษณะของแอลเอบี ที่มีการจัดเรียงแบบเมตริกซ์ และ อีเอบี ซึ่งมีการเชื่อมต่อผ่านทางแถวและคอลัมน์ โดยในแต่ละแถวจะมี 1 อีเอบี จะมีขนาด 2048 บิต และสามารถกำหนดความกว้าง (Width) ความลึก (Depth) ของ อีเอบี ได้โดยไม่ส่งผลกระทบต่อความเร็ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.29 โครงสร้างภายในไอโออี

3.5.2.4 ไอโออี (IOE: Input Output Element)

ไอโออี จะถูกต่ออยู่กับขา I/O โดยจะประกอบด้วยส่วนของวงจรที่เป็น Tri State และส่วนที่เป็นฟลิปฟลอป ซึ่งเป็น option ดังแสดงในรูปที่ 3.30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.30 โครงสร้างภายในของไอโออี

3.6 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอพพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว

1. ผู้ออกแบบไม่จำเป็นต้องทราบถึงโครงสร้างภายในของตัวชิพเพียงแต่มีความรู้เกี่ยวกับขั้นตอนการออกแบบลจิกก็เพียงพอแล้ว ต่างกับการใช้ไมโครโปรเซสเซอร์ซึ่งจำเป็นต้องศึกษาโครงสร้างภายในรวมถึงภาษาแอสเซมบลี (Assembly) ของไมโครโปรเซสเซอร์ตัวนั้นด้วย
2. มีการออกแบบโดยใช้ภาษาในการอธิบายการทำงานของวงจหรือเอชดีแอล เป็นเครื่องมือในการออกแบบ ซึ่งเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้รวดเร็ว และไม่จำเป็นต้องทราบถึงลักษณะของวงจที่ต้องการว่าจะเชื่อมต่อกันอย่างไร เพียงแต่กำหนดลักษณะการทำงานให้มันจากนั้นตัวซอฟต์แวร์จะทำการสังเคราะห์ให้ทั้งหมด นอกจากนี้ภาษาที่ใช้ยังเป็นมาตรฐานเดียวกันสามารถใช้ได้กับชิพทุกตัวและทุกบริษัท
3. การโปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน เพียงแค่ส่งข้อมูลผ่านสายดาวน์โหลดทางพอร์ตของคอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพขณะที่อยู่ในระบบได้โดยไม่ต้องถอดมาโปรแกรมข้างนอก ดังรูปที่ 3.36 และที่สำคัญสามารถโปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยไม่ต้องเสียค่าใช้จ่ายเพิ่มเติมแต่อย่างใด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.31 การโปรแกรมลงในชิปเอพโรรม์เฟฟทีจีเอ

3.7 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรภายใน

ในการออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย โดยการแทนด้วยปริภูมิสเตทที่นำเสนอ นั้น จะทำการพิจารณาจากวงจรกรองในอันดับที่ 2 เนื่องจากในวงจรที่มีอันดับสูงขึ้นก็จะมีส่วนประกอบที่ใช้งานที่เหมือนกัน ซึ่งโครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท แสดงดังรูปที่ 3.32



รูปที่ 3.32 โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.32 จะแยกอธิบายขั้นตอนของการทำงานเป็น 4 ขั้นตอน ดังนี้


วงจร A/D (Analog to Digital Converter) ซึ่งถูกควบคุมด้วยสัญญาณ /sc จะทำการแปลงสัญญาณเชิงอุปมาน(analog) $x(t)$ ให้เป็นลำดับสัญญาณเชิงเลข(digital) $x(n)$ ขนาด 8 บิต

1. สัญญาณควบคุม/lr ทำหน้าที่โหลดลำดับสัญญาณหรือข้อมูล $x(n)$ เข้าไปกับไว้ในรีจิสเตอร์ RX

2. สัญญาณนาฬิกา clk จะทำการเลื่อนข้อมูลภายในรีจิสเตอร์ RX, SR1 และ SR2 ไปครั้งละ 1 บิตเอาที่พืทของรีจิสเตอร์ RX, SR1 และ SR2 ที่ถูกเลื่อนแต่ละครั้งจะเป็นแอดเดรสของ EPROM ทั้ง 2 ตัว เอาที่พืทของ EPROM ทั้ง 2 ตัว จะถูกส่งไปบวกกับค่าที่อยู่ใน ACC ด้วยวงจร ADD/SUB (ซึ่งถูกควบคุมด้วยสัญญาณ s/a) ผลลัพธ์ที่ได้จะถูกโหลดเข้าเก็บไว้ใน ACC ด้วยสัญญาณ lacc (การคูณค่าที่อยู่ใน ACC ด้วย 2^{-1} หรือเป็นการเลื่อนข้อมูลไปทางขวา 1 บิต ก่อนที่จะนำไปบวกกับค่าจาก EPROM ถูกออกแบบในลักษณะฮาร์ดแวร์สเกลลิ่ง (Hardware scaling) จึงไม่จำเป็นต้องมีวงจรเลื่อนข้อมูลไปทางขวา 1 บิต)

3. clk จะเลื่อนข้อมูลในแต่ละรีจิสเตอร์ไปอีก 1 บิต แล้วทำซ้ำข้อ 3 จนกระทั่ง clk เลื่อนข้อมูลไปถึงบิตที่ 8 จึงนำค่าที่ได้จากเอาที่พืทของ EPROM ทั้ง 2 ตัว ไปลบออกจากค่าที่อยู่ใน ACC ผลลัพธ์ที่ได้จากการคำนวณของ EPROM1 จะถูกโหลดเข้าไปเก็บไว้ในรีจิสเตอร์ SR1 ส่วนผลลัพธ์ที่ได้จากการคำนวณของ EPROM2 จะถูกโหลดเข้าไปเก็บไว้ใน buffer (ด้วยสัญญาณ /lr) เพื่อทำการแปลงสัญญาณเชิงเลขให้เป็นสัญญาณเชิงอุปมาน ด้วยวงจร D/A จากนั้นทำการลบข้อมูลภายใน ACC ด้วยสัญญาณ/clacc และจะวนกลับไปทำงานซ้ำในขั้นตอนที่ 1, 2, 3, 4 ตามลำดับ

ส่วนสัญญาณที่ใช้ในการควบคุมการทำงานสามารถแสดงไทมมิ่งไดอะแกรม(Timing diagram) ได้ดังนี้



รูปที่ 3.33 ไทมมิ่งไดอะแกรมของสัญญาณควบคุม

โดยมีขั้นตอนในการออกแบบส่วนต่าง ๆ ดังนี้

1. รีจิสเตอร์ RX, SRI ซึ่งเป็น PISO (Parallel in Serial out shift register) และรีจิสเตอร์ SR2 ซึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยมีขั้นตอนในการออกแบบส่วนต่าง ๆ ดังนี้

1. รีจิสเตอร์ RX, SRI ซึ่งเป็น PISO (Parallel in Serial out shift register) และรีจิสเตอร์ SR2 ซึ่งเป็น SISO (Serial in Serial out shift register) โดยในส่วนของรีจิสเตอร์นี้ถูกออกแบบไว้สำหรับเลื่อนข้อมูลหรือสัญญาณในรีจิสเตอร์ขนาด 8 บิต ซึ่งผลที่ได้จากการเลื่อนข้อมูลแต่ละบิตจะเป็นตัวกำหนดแอดเดรสของ EPROM และรีจิสเตอร์ Buffer ซึ่งใช้ในการเก็บผลลัพธ์ที่ได้จากการคำนวณไว้เพื่อรอการแปลงเป็นสัญญาณเชิงอุปมาน

2. หน่วยความจำ EPROM1 และ EPROM2 สำหรับเก็บค่าผลคูณย่อยไว้ในตารางเปิดคู ซึ่งเมื่อเข้าใจหลักการทำงานของโครงสร้างเลขคณิตกระจาย ก็จะทราบว่าต้องใช้ขนาดของหน่วยความจำเท่าใด กรณีของวงจรกรองในอันดับที่ 2 แต่ละหน่วยความจำจะมีขนาดเท่ากับ $8 \times 8 = 64$ บิต (กรณีใช้ความยาวค่าของค่าในหน่วยความจำขนาด 8 บิต) โดย EPROM1 จะเก็บค่าที่ใช้คำนวณสมการสเตท และ EPROM2 เก็บค่าที่ได้ในการคำนวณสมการเอาท์พุท ซึ่งทำการเขียนเป็นหน่วยการออกแบบแพ็คเกจ (Package Design unit) เพื่อเก็บค่าในตารางเปิดคู $\phi_n(i)$ และ $\theta_n(i)$ ไว้ในหน่วยการออกแบบนี้ ค่าในตารางเปิดคูนี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี (Entity Design unit) และหน่วยการออกแบบสถาปัตยกรรม (Architecture Design unit)

3. วงจรสเกลลิ่งแอดคิวมูเลเตอร์ (Scaling Accumulator) โดยอาศัยคุณสมบัติการบวกลบแบบเลขส่วนเติมเต็มสองแทนการคูณ โดยตรง ซึ่งประกอบด้วยวงจร บวก/ลบ (ADD/SUB) และรีจิสเตอร์แอดคิวมูเลเตอร์ เอาท์พุทของรีจิสเตอร์แอดคิวมูเลเตอร์ถูกออกแบบให้เป็นในลักษณะฮาร์ดแวร์สเกลลิ่ง (Hardware Scaling) ด้วย 2^{-1} ก่อนที่จะป้อนกลับไปบวกกับค่าที่ออกมาจากหน่วยความจำตัวต่อไป และเพื่อเป็นการหลีกเลี่ยงการเลื่อนบิตผิดพลาดไปยังตำแหน่งของบิตเครื่องหมายในกรณีที่ตัวบวกเกิดการล้น (Overflow) ดังนั้นจึงต้องมีวงจรเพิ่มเติมสำหรับการตรวจสอบบิตเครื่องหมาย (Sing Digit) โดยใช้เอ็กคลูซีฟออร์เกท นั้น คือ จะเอาบิตเครื่องหมายของข้อมูลที่เข้าวงจรบวก (a^0 และ b^0) และ บิตตัวทด (c^0) มาทำเอ็กคลูซีฟออร์กัน โดยจากวงจรบวก ถ้า ดังนั้นบิตเครื่องหมายของผลลัพธ์จากการเลื่อนข้อมูล (d) ไปทางขวา 1 บิต ($2^{-1} d$) หาได้จากสมการ $d^0 = a^0 \oplus b^0 \oplus c^0$


วงจรสเกลลิ่งแอดคิวมูเลเตอร์ จะมีวงจร SD ใช้เพื่อป้องกันกรณีที่เกิดการล้นของสัญญาณไปทับบิตเครื่องหมาย และแสดงถึงลักษณะการเชื่อมโยงของสัญญาณในลักษณะของฮาร์ดแวร์สเกลลิ่งด้วย 2^{-1} หรือเลื่อนข้อมูลไปทางขวา 1 บิต ซึ่งวงจร SD เสมือนเป็นวงจรที่ใช้เติมบิตเครื่องหมายหลังจากการเลื่อนข้อมูลไปทางขวา โดยแสดงเป็นตัวอย่างการทำงานของวงจรเมื่อเปรียบเทียบกับกรคำนวณโดยเลขฐานสิบ

ในกรณีค่าที่จะเก็บไว้ในตารางเปิดคูมีค่าเกิน 1 จะต้องทำการหารให้มีค่าไม่เกินหนึ่ง แต่ก่อนที่จะโหลดเอาท์พุทออกจะต้องมีการคูณกลับก่อน เช่น กรณีที่ค่าในตารางเปิดคูถูกหารด้วย 2 ดังนั้นเวลาโหลดเอาท์พุทออกจะต้องคูณ 2 กลับคืน ซึ่งสามารถแสดงวงจรสเกลลิ่งแอดคิวมูเลเตอร์ได้ดังนี้

วงจรควบคุม Control Unit มีไว้เพื่อควบคุมส่วนต่าง ๆ ภายในวงจรกรองสัญญาณเชิงเลขให้ทำงานสอดคล้องกันเพื่อที่จะสร้างเอาท์พุทที่ถูกต้องตามต้องการวงจรควบคุม โดยทั่วไปจะผลิตสัญญาณนาฬิกาให้สอดคล้องกับการทำงานและคงสภาพของระดับสัญญาณนั้น ๆ ไว้ตามช่วงเวลาที่เหมาะสมกับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไคอะแกรมที่กำหนดไว้เพื่อผลิตสัญญาณควบคุม clk , /lr , /sc , lacc/clacc , s/a โดยมีสเตทไคอะแกรม (State diagram) ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


การทดลองและผลการทดลอง

4.1 ขั้นตอนในการซิมูเลตด้วยโปรแกรมแมทแล็บ


4.1.1 ป้อนสัญญาณ Root-raised cosine ให้กับตัวกรอง

กำหนดให้ตัวกรองมีค่าโพลออฟแฟกเตอร์เท่ากับ 0.3 และทำการเปลี่ยนแปลงค่าโพลออฟแฟกเตอร์ของสัญญาณอินพุต เพื่อสังเกตเอาต์พุตจากตัวกรอง

- อินพุตมี โพลออฟ = 0.1




รูปที่ 4.1 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโพลออฟ = 0.1
Eye Diagram




รูปที่ 4.2 โค้ดแอมพลิจูดของสัญญาณอินพุต ที่มีค่าโพลออฟ = 0.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 ไดอะแกรมรูปตาของสัญญาณเอาต์พุต ที่รับสัญญาณอินพุตมีค่า โรลออฟ = 0.1




รูปที่ 4.4 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโรลออฟ = 0.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.5 โค้ดแอมพลิจูดของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.2




รูปที่ 4.6 โค้ดแอมพลิจูดของสัญญาณเอาต์พุต ที่รับสัญญาณอินพุตที่มีค่า โรลออฟ = 0.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินพุตมี โรลออฟ = 0.3




รูปที่ 4.7 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโรลออฟ = 0.3




รูปที่ 4.8 ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 โค้ดแอมพลิจูดของสัญญาณเอาต์พุต ที่รับสัญญาณอินพุตมีค่า โรลออฟ = 0.3

- อินพุตมี โรลออฟ = 0.4




รูปที่ 4.10 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโรลออฟ = 0.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 ไคอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่า โรลออฟ = 0.4




รูปที่ 4.12 ไคอะแกรมรูปตาของสัญญาณเอาต์พุต ที่รับสัญญาณอินพุตมีค่า โรลออฟ = 0.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินพุตมี โรลออฟ = 0.5




รูปที่ 4.13 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่า โรลออฟ = 0.5




รูปที่ 4.14 ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่า โรลออฟ = 0.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 ไดอะแกรมรูปตาของสัญญาณเอาต์พุตที่รับสัญญาณอินพุตมีค่า โรลออฟ = 0.5




รูปที่ 4.16 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโรลออฟ = 0.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 ไดอะแกรมรูปตาของสัญญาณอินพุท ที่มีค่าโรลออฟ = 0.7




รูปที่ 4.18 ไดอะแกรมรูปตาของสัญญาณเอาต์พุท ที่รับสัญญาณอินพุทที่มีค่า โรลออฟ = 0.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-อินพุตมี โรลออฟ = 0.9




รูปที่ 4.19 สัญญาณอินพุตและเอาต์พุตของตัวกรอง ที่มีค่าโรลออฟ = 0.9



รูปที่ 4.20 ไดอะแกรมรูปตาของสัญญาณอินพุต ที่มีค่าโรลออฟ = 0.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 ไคอะแกรมรูปตาของสัญญาณเอาต์พุต ที่รับสัญญาณอินพุตที่มีค่า โรลออฟ = 0.9

จากการซิมูเลชันจะเห็นได้ว่า เมื่อทำการกำหนดค่าโรลออฟของตัวกรองมีค่าเท่ากับ 0.3 และนำสัญญาณอินพุตที่มีค่าโรลออฟน้อยกว่า 0.3 มาผ่านตัวกรอง เอาต์พุตที่ได้จะมีไคอะแกรมรูปตาในช่วงที่เวลาเป็นศูนย์กว้าง มีช่วงเปิดที่แคบ ซึ่งแสดงให้เห็นว่าเกิดการแทรกสอดทางด้านเอาต์พุตขึ้น นั่นคือสัญญาณอินพุตกับตัวกรองไม่แมทช์กัน



แต่เมื่อนำสัญญาณอินพุตที่มีค่าโรลออฟตั้งแต่ 0.3 ถึง 0.4 มาผ่านตัวกรอง เอาต์พุตที่ได้จะมีไคอะแกรมรูปตาในช่วงเวลาที่เป็นศูนย์แคบ คือมีช่วงเปิดที่กว้าง ซึ่งแสดงให้เห็นว่าไม่เกิดการแทรกสอดทางด้านเอาต์พุต นั่นคือสัญญาณอินพุตกับตัวกรองเกิดการแมทช์กัน

และเมื่อนำสัญญาณอินพุตที่มีค่าโรลออฟตั้งแต่ 0.5 ขึ้นไป มาผ่านตัวกรอง เอาต์พุตที่ได้จะมีไคอะแกรมรูปตาในช่วงเวลาที่เป็นศูนย์กว้างขึ้นเรื่อยๆ ทำให้มีช่วงเปิดที่แคบลงเรื่อยๆ ซึ่งจะเกิดการสอดแทรกขึ้นได้


4.1.2 ป้อนสัญญาณ Root-raised cosine ที่มีสัญญาณรบกวนแบบ AWGN ให้กับตัวกรอง

โดยกำหนดให้ตัวกรองและสัญญาณอินพุตมีค่าโรลออฟเท่ากับ 0.3 เท่ากัน และทำการเปลี่ยนแปลงค่า SNR(Signal to Noise Ratio) เพื่อสังเกตเอาต์พุตจากตัวกรอง

$$- \text{SNR} = 0$$




รูปที่ 4.22 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรอง
มี SNR = 0
Eye Diagram




รูปที่ 4.23 ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 โค้ดอะแอมรูปตาของสัญญาณเอาท์พุท มี SNR = 0




รูปที่ 4.25 สัญญาณอินพุทที่มีสัญญาณรบกวนแบบ AWGN และเอาท์พุทของตัวกรอง มี SNR = 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.26 ไคอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 5



รูปที่ 4.27 ไคอะแกรมรูปตาของสัญญาณเอาต์พุต มี SNR = 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- SNR = 10



รูปที่ 4.28 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรอง


มี SNR = 10

Eye Diagram




รูปที่ 4.29 ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.30 โค้ดแอมพลิจูดของสัญญาณเอชพีท มี SNR = 10




รูปที่ 4.31 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรอง มี SNR = 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.32 ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 15




รูปที่ 4.33 ไดอะแกรมรูปตาของสัญญาณเอาต์พุต มี SNR = 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- SNR = 20




รูปที่ 4.34 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรอง




รูปที่ 4.35 ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.36 ไดอะแกรมรูปตาของสัญญาณเอาต์พุต มี SNR = 20

- SNR = 25




รูปที่ 4.37 สัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN และเอาต์พุตของตัวกรอง มี SNR = 25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.38 ไดอะแกรมรูปตาของสัญญาณอินพุตที่มีสัญญาณรบกวนแบบ AWGN มี SNR = 25




รูปที่ 4.39 ไดอะแกรมรูปตาของสัญญาณเอาต์พุต มี SNR = 25

จากการชมมูเลตจะเห็นได้ว่า เมื่อทำการเพิ่มค่า SNR ให้มีค่าสูงขึ้นเรื่อยๆ จะสามารถกำจัดสัญญาณรบกวนได้มากขึ้นเช่นกัน และจะได้ไดอะแกรมรูปตาตรงช่วงเวลาที่เป็นศูนย์แคบลงเรื่อยๆ เช่นกัน ทำให้ไดอะแกรมรูปตามีช่วงเปิดที่กว้างขึ้น มีการสอดแทรกที่น้อยลง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.3 ป้อนสัญญาณรูปคลื่นไซน์ให้กับตัวกรอง



รูปที่ 4.40 สัญญาณอินพุตและเอาต์พุตที่เป็นสัญญาณรูปไซน์ของตัวกรอง

4.1.4 ป้อนสัญญาณรูปคลื่นสี่เหลี่ยมให้กับตัวกรอง




รูปที่ 4.41 สัญญาณอินพุต และเอาต์พุตที่เป็นสัญญาณรูปสี่เหลี่ยมของตัวกรอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ขั้นตอนในการซิมมูเลตด้วยโปรแกรมวีเอชดีแอล


4.2.1 อุปกรณ์ DIVIDER



รูปที่ 4.42 การซิมมูเลตอุปกรณ์ DIV

ทำหน้าที่ ในการหารความถี่จากคริสตอลในบอร์ดเอฟพีจีเอ โดยขา Clk_in ทำการรับ คล็อกเข้ามาเพื่อหารความถี่ จากรูปเป็นการหารความถี่ด้วย 2 และนำเอาที่พุดอกขา Clk_out

4.2.2 อุปกรณ์ CONTROL




รูปที่ 4.43 การซิมมูเลตอุปกรณ์ CONTROL

ทำหน้าที่ ควบคุมอุปกรณ์ต่างๆภายในระบบ แต่ละขามีหน้าที่ดังนี้

- sys_clk ทำหน้าที่ รับคล็อกที่มาจากอุปกรณ์ DIV
- load1 ทำหน้าที่ ควบคุมอุปกรณ์ PIPO ให้รับค่ามาจาก ADC
- load2 ทำหน้าที่ ควบคุมอุปกรณ์ SHIFT ให้รับค่าที่ออกมาจาก PIPO
- load_b ทำหน้าที่ ควบคุมอุปกรณ์ ADD ให้ส่งค่าออกทางเอาต์พุต
- load_ad ทำหน้าที่ ป้อนคล็อกให้กับอุปกรณ์ ADC เพื่อให้ ADC ป้อนอินพุตให้กับระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2.5 อุปกรณ์ ROM



รูปที่ 4.46 การซิมูเลตอุปกรณ์ ROM

ทำหน้าที่ เก็บค่าสัมพันธ์ของตัวกรองเอาไว้ โดยแบ่งเป็น 4 ชุด มี addr1 , addr2, addr3 , addr4 เป็นแอดเดรสชุดที่ 1, 2, 3 และ 4 ตามลำดับ


4.2.6 อุปกรณ์ ADD



รูปที่ 4.47 การซิมูเลตอุปกรณ์ ADD

ทำหน้าที่ บวกและลบค่าสัมพันธ์ที่ออกมาจาก ROM และส่งออกเอาต์พุต โดยมีขา add_in เป็นขาอินพุตรับค่ามาจาก ROM และมีขา d_out เป็นเอาต์พุตของระบบ

4.2.7 ทำการรวมอุปกรณ์ต่างๆ



รูปที่ 4.48 วงจรรวมของตัวกรองเฟืองไออาร์

- จำนวนลอจิกเซล และทรัพยากรที่ใช้

** DEVICE SUMMARY **


Chip/ POF	Device	Input Pins	Output Pins	Bidir Pins	Memory Bits	Memory % Utilized	Memory LCs	Memory % Utilized
fir_n	EP1K50TC144-3	9	17	0	0	0 %	1108	38 %
User Pins:		9	17	0				

รูปที่ 4.49 จำนวนลอจิกเซล และทรัพยากรที่ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูป บอร์ดที่ใช้คือ EPF1K50TC144-3 ตระกูล ACEX1K ซึ่งมีจำนวนเกตทั้งหมด 50,000 เกต จากการออกแบบวงจรของเฟไออาร์จะใช้ขาอินพุตทั้งหมด 9 ขา และเอาต์พุตทั้งหมด 17 ขา ทรัพยากรที่ใช้ 38%

- ความเร็วสูงสุดในการทำงานของวงจร



รูปที่ 4.50 ความเร็วสูงสุดในการทำงานของวงจร

- ผลการซิมูเลต



รูปที่ 4.51 การซิมูเลตวงจรรวมของตัวกรองเฟไออาร์

จากรูปเอาต์พุตของระบบจะมีจำนวน 16 บิต เพื่อให้ได้เอาต์พุตออกมามีความละเอียดมากที่สุด แต่การแสดงผลทางสโคปจะต้องผ่านวงจร DAC ที่มีการทำงานเพียง 8 บิต ดังนั้นจึงต้องนำ 8 บิต สูงสุดออกเอาต์พุต DAC แทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 ขั้นตอนในการทดลองจริง

4.3.1 ป้อนสัญญาณ Root-raised cosine ให้กับตัวกรอง

โดยสัญญาณที่ป้อนให้กับวงจรจะทำการป้อนผ่านทางชาน์การ์ดของคอมพิวเตอร์ ซึ่งจะป้อนไปให้กับวงจร ADC เพื่อแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล จากนั้นทำการส่งผ่านไปให้กับบอร์ดเอฟพีจีเอที่ได้ออกแบบวงจรกรองความถี่ชนิดรูทเรสโคไซน์ไว้ ทางด้านเอาต์พุตจะผ่านวงจร DAC เพื่อแปลงสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อกอีกครั้ง


กำหนดให้ตัวกรองมีค่าโพลออฟแฟลคเตอร์เท่ากับ 0.3 และทำการเปลี่ยนแปลงค่าโพลออฟแฟลคเตอร์ของสัญญาณอินพุต เพื่อสังเกตเอาต์พุตจากตัวกรอง

- อินพุตมี โพลออฟ = 0.1




รูปที่ 4.52 สัญญาณอินพุต(Ch1) มีค่าโพลออฟ = 0.1 และเอาต์พุต(Ch2) ของตัวกรอง

- อินพุทมี โรลออฟ = 0.2




รูปที่ 4.53 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.2 และเอาต์พุท(Ch2) ของตัวกรองอินพุทมี โรลออฟ = 0.3



รูปที่ 4.54 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.3 และเอาต์พุท(Ch2) ของตัวกรอง


เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินพุทมี โรลออฟ = 0.4



รูปที่ 4.55 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.4 และเอาต์พุท(Ch2) ของตัวกรอง


- อินพุทมี โรลออฟ = 0.5



รูปที่ 4.56 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.5 และเอาต์พุท(Ch2) ของตัวกรอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินพุทมี โรลออฟ = 0.6



รูปที่ 4.57 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.6 และเอาต์พุท(Ch2) ของตัวกรอง


- อินพุทมี โรลออฟ = 0.7



รูปที่ 4.58 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.7 และเอาต์พุท(Ch2) ของตัวกรอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินพุทมี โรลออฟ = 0.8



รูปที่ 4.59 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.8 และเอาต์พุท(Ch2) ของตัวกรอง

- อินพุทมี โรลออฟ = 0.9




รูปที่ 4.60 สัญญาณอินพุท(Ch1) มีค่าโรลออฟ = 0.9 และเอาต์พุท(Ch2) ของตัวกรอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3.2 ป้อนสัญญาณรูปคลื่นไซน์ให้กับตัวกรอง

- ป้อนสัญญาณอินพุตที่มีความถี่ประมาณ 8.5 kHz



รูปที่ 4.61 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch1) ที่เป็นสัญญาณรูปไซน์ความถี่ 8.5 kHz ของตัวกรอง


- ป้อนสัญญาณอินพุตที่มีความถี่ประมาณ 23 kHz



รูปที่ 4.62 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch1) ที่เป็นสัญญาณรูปไซน์ความถี่ 23 kHz ของตัวกรอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ป้อนสัญญาณอินพุตที่มีความถี่ประมาณ 35 kHz



รูปที่ 4.63 สัญญาณอินพุต(Ch1) และเอาต์พุต(Ch1) ที่เป็นสัญญาณรูปไซน์ความถี่ 35 kHz ของตัวกรอง

4.3.3 ป้อนสัญญาณรูปคลื่นสี่เหลี่ยมให้กับตัวกรอง



รูปที่ 4.64 สัญญาณอินพุต(Ch 1) และเอาต์พุต(Ch 2) ที่เป็นสัญญาณรูปสี่เหลี่ยมของตัวกรอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

จากการทดลองและออกแบบวงจรแมทซ์ฟิลเตอร์ โดยออกแบบเป็นชนิดรูทเรสต์โคไซน์ฟิลเตอร์ ทำให้มีความเข้าใจในการออกแบบฟิลเตอร์โดยใช้ทฤษฎีเลขคณิตกระจายและหลักการแก้ปัญหาการแทรกสอดทางสัญญาณ การออกแบบแบ่งออกเป็น 2 ส่วนคือ

- ทางด้านฮาร์ดแวร์ ได้ใช้อุปกรณ์ FPGA ในการสร้างวงจรฟิลเตอร์ การทดสอบได้ใช้อุปกรณ์ ADC (Analog to Digital Circuit) ทำการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอลป้อนให้กับอุปกรณ์ FPGA ทางด้านเอาต์พุตของอุปกรณ์ FPGA จะส่งผ่านไปยัง DAC (Digital to Analog Circuit) เพื่อทำการแปลงสัญญาณดิจิตอลออกเป็นสัญญาณอนาล็อก ในการดูเอาต์พุต

- ทางด้านซอฟต์แวร์ ได้อธิบายการทำงานของวงจรด้วยภาษา VHDL โดยออกแบบโดยใช้โปรแกรม MAX Plus II

ผลการทดลองที่ได้จากอุปกรณ์ FPGA เมื่อเปรียบเทียบกับการใช้โปรแกรม MATLAB จะแตกต่างกัน เมื่อป้อนสัญญาณเป็นแบบรูทเรสต์โคไซน์ เนื่องจากสัญญาณรูทเรสต์โคไซน์ที่ป้อนให้กับอุปกรณ์ FPGA ป้อนผ่านทางซาว์นการ์ด ทำให้มีการปรับออฟเซตให้กับวงจร ADC ได้ไม่ดีที่ควรสามารถแก้ปัญหาได้โดยสร้างวงจรเพื่อทำการปรับออฟเซตภายนอกหลังส่งออกจากซาว์นการ์ดแล้ว หรือสร้างรวมเก็บค่าของสัญญาณรูทเรสต์โคไซน์และป้อนให้กับอุปกรณ์ FPGA โดยตรง ไม่ต้องผ่าน ADC

โปรแกรม MATLAB

- โปรแกรมหาค่าสัมประสิทธิ์ของ Matched filter ชนิด Root-Raised cosine filter

```

clc;clear all;
fs = 270;
rolloff = 0.3;
n_T = [-3 3];
rate = 5;
T = 1;
rrcos = rcosfir(rolloff,n_T,rate,T , 'sqrt');
n = 0:1:length(rrcos)-1;
figure(1);stem(n,rrcos);grid;title('Coefficient Of Root-Raised
cosine ');
% plot frequency response
[amp,q]=freqz(rrcos,1,512,fs);
figure(2);
plot(q,20*log10(abs(amp)));grid;
ylabel('Magnitude (dB)');
xlabel('Frequency in kHz');
% plot phase response
figure(3);
p = unwrap(angle(amp));
plot(q,p*180/pi);
ylabel('Phase (degrees)');
xlabel('Frequency in kHz');
% plot pole/zero
figure(4);
[b,a] = eqtflength(rrcos,1);
[z,p,k] = tf2zp(b,a);
zplane(z,p);grid;

```

- โปรแกรมแปลงค่าสัมประสิทธิ์ให้เป็น 2' Complement เพื่อเก็บไว้ในตารางบิต

```

clc;clear all;
fs = 270;
rolloff = 0.3;
n_T = [-3 3];
rate = 5;
T = 1;
rrcos = rcosfir(rolloff,n_T,rate,T , 'sqrt');
h = rrcos(1,1:16);

bit = [0 1];
c = 0;
n = 0;
for a1 = 1:1:2
for a2 = 1:1:2
for a3 = 1:1:2
for a4 = 1:1:2
n = n+1;
c = c+1;
result(n) =
(h(4)*bit(a1))+(h(3)*bit(a2))+(h(2)*bit(a3))+(h(1)*bit(a4));
f = 14;
m = 16;
if result(n)<0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        a(n) = round(result(n)*(2^f));
        aa(n) = (2^m)+a(n);
    else
        aa(n) = round(result(n)*(2^f));
    end
    bi = dec2bin(aa(n),m);
    fprintf(' "%s" \n',bi);
end;
end;
end;
end;
reply = input('Start new loop yes or no:','s');
if reply == 'y'
    clc;
    n = 0;
    for a5 = 1:1:2
    for a6 = 1:1:2
    for a7 = 1:1:2
    for a8 = 1:1:2
        n = n+1;
        c = c+1;
        result(n) =
(h(8)*bit(a5))+(h(7)*bit(a6))+(h(6)*bit(a7))+(h(5)*bit(a8));
        f = 14;
        m = 16;
        if result(n)<0
            a(n) = round(result(n)*(2^f));
            aa(n) = (2^m)+a(n);
        else
            aa(n) = round(result(n)*(2^f));
        end
        bi = dec2bin(aa(n),16);
        fprintf(' "%s" \n',bi);
    end;
    end;
    end;
    end;
    reply1 = input('Start new loop yes or no:','s');
    if reply1 == 'y'
        clc;
        n = 0;
        for a9 = 1:1:2
        for a10 = 1:1:2
        for a11 = 1:1:2
        for a12 = 1:1:2
            n = n+1;
            c = c+1;
            result(n) =
(h(12)*bit(a9))+(h(11)*bit(a10))+(h(10)*bit(a11))
+(h(9)*bit(a12));
            f = 14;
            m = 16;
            if result(n)<0
                a(n) = round(result(n)*(2^f));
                aa(n) = (2^m)+a(n);
            else
                aa(n) = round(result(n)*(2^f));
            end
            bi = dec2bin(aa(n),16);
            fprintf(' "%s" \n',bi);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

end;
end;
end;
end;

reply2 = input('Start new loop yes or no:','s');
if reply2 == 'y'
clc;
n = 0;
for a13 = 1:1:2
for a14 = 1:1:2
for a15 = 1:1:2
for a16 = 1:1:2
    c = c+1;
    n = n+1;
    result(n) =
(h(16)*bit(a13))+(h(15)*bit(a14))+(h(14)*bit(a15))+(h(13)*bit(a
16));
    f = 14;
    m = 16;
    if result(n)<0
        a(n) = round(result(n)*(2^f));
        aa(n) = (2^m)+a(n);
    else
        aa(n) = round(result(n)*(2^f));
    end
    bi = dec2bin(aa(n),16);
    fprintf(' "%s" \n',bi);
end;
end;
end;
end;
else
end
else
end
else
end
end
end

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- โปรแกรมป้อนสัญญาณ Root-Raised cosine ให้กับ Matched filter ชนิด Root-Raised cosine filter

```
clc;clear all;
fs = 270;
rolloff1 = 0.3;
n_T = [-3 3];rate = 5;T = 1;
rrcos = rcosfir(rolloff1,n_T,rate,T , 'sqrt');
%RRC signal
data = 1000;
x = randsrc(data,1, [],1245);
rolloff2 = 0.3;
fd = 1;fs = 5;
[ys,ts] = rc cosine(fd,fs, 'fir/sqrt',rolloff2);
[y1,t1] = rcosflt(x,fd,fs, 'filter',ys);
snr = 20;
r = awgn(y1,snr,var(y1)); % add AWGN
%At Receiver
z1 = conv(y1,rrcos);
z2 = conv(r,rrcos);
figure(1);subplot(211);plot(y1);title('Root-Raised cosine
signal');grid;
subplot(212);plot(z1);title('Output of Root-Raised cosine
filter');grid;
N = 10;
e0 = eyediagram(y1,N);
set(e0, 'Name', 'Eye Diagram Input of Filter');
e1 = eyediagram(z1,N);
set(e1, 'Name', 'Eye Diagram Output of Filter');
figure(4);subplot(211);plot(r);title('Root-Raised cosine
signal');grid;
subplot(212);plot(z2);title('Output of Root-Raised cosine
filter');grid;
N = 10;
e2 = eyediagram(y1,N);
set(e2, 'Name', 'Eye Diagram Input of Filter');
e3 = eyediagram(z1,N);
set(e3, 'Name', 'Eye Diagram Output of Filter');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- โปรแกรมป้อนสัญญาณ ไซน์ให้กับ Matched filter ชนิด Root-Raised cosine filter

```
clc;clear all;
fs = 270;
rolloff1 = 0.3;
n_T = [-3 3];
rate = 5;
T = 1;
rrcos = rcosfir(rolloff1,n_T,rate,T , 'sqrt');
f1 = 20;
f2 = 50;
N_point = 100;
tx1 = [0:N_point]/(fs*1000);
x1 = sin(2*pi*f1*1000*tx1);
x2 = 0.5*sin(2*pi*f2*1000*tx1)+x1;
y = conv(x2,rrcos);
figure(1);subplot(211);plot(x2);title('Input of filter');
subplot(212);plot(y);title('Output of filter')
% plot Spectrum
spec_x=fft(x2,1024);
spec_y=fft(y,1024);
spectrum_x=abs(spec_x);
spectrum_y=abs(spec_y);
fre=[1:512];
frequency=fre*fs/1024;
figure(2);
subplot(2,1,1);
plot(frequency,spectrum_x(fre));grid;
xlabel('Frequency in kHz');
ylabel('Input Spectrum');
subplot(2,1,2);
plot(frequency,spectrum_y(fre));grid;
xlabel('Frequency in kHz');
ylabel('Output Spectrum');
```

- โปรแกรมป้อนสัญญาณ สี่เหลี่ยม ให้กับ Matched filter ชนิด Root-Raised cosine filter

```
clc;clear all;
fs = 270;
rolloff1 = 0.3;
n_T = [-3 3];
rate = 5;
T = 1;
rrcos = rcosfir(rolloff1,n_T,rate,T , 'sqrt');
T = 100;
bits = ['1', '0', '1', '0', '1', '1'];
signal1 = [ones(1,T/2),zeros(1,T/2)];
signal0 = -1*signal1;
x1 = [];
for n=1:length(bits)
    x1=[x1 eval(strcat('signal',bits(n)))]];
end
y = conv(x1,rrcos);
figure(1);subplot(211);plot(x1);title('Input of filter');
subplot(212);plot(y);title('Output of filter')
```

- โปรแกรมส่งสัญญาณออกทางซาวด์การ์ด

```
clc;clear all;
fs = 5;
fd = 1;
rolloff = 0.3;
data = 1000;
x = randsrc(data,1,[],1245);
[ys,ts] = rcosine(fd,fs,'fir/sqrt',0.3);
[yc,tc] = rcosflt(x,fd,fs,'filter',ys);
snr = 20;
r = awgn(yc,snr,var(yc)); % add AWGN
y = yc+max(yc);
rm = r+max(r);
soundsc(y,4*fs)
```

โปรแกรม VHDL

- อุปกรณ์ DIVIDER

```
library ieee;
use ieee.std_logic_1164.all;

entity div is
port(Clk_in : in std_logic;
      Clk_out : out std_logic);
end ;

architecture rtl of div is
begin
  process(Clk_in)
    variable Clk_temp : std_logic := '0';
    variable count : integer := 0;
  begin
    if Clk_in'Event and Clk_in='1'then
      if count<0 then
        count := count+1;
        Clk_temp := Clk_temp;
      Else
        count := 0;
        Clk_temp := not(Clk_temp);
      end if;
      Clk_out <= Clk_temp;
    end if;
  end process;
end rtl;
```

- อุปกรณ์ CONTROL

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity control_sys is
port(sys_clk : in std_logic;
      clk,load1,load2,load_b,load_ad,send,clear,add_sub : out
std_logic);
end;

architecture rtl of control_sys is
signal state : integer range 0 to 37;
begin
process(sys_clk)
begin
if sys_clk'event and sys_clk = '1' then
if state /= 37 then
state <= state+1;
else state <= 0;
end if;
if (state=0) then
clk <= '0';
load1 <= '1';
load2 <= '0';
load_b <= '0';
load_ad <= '1';
send <= '0';
clear <= '0';
add_sub <= '0';
elsif (state=1) then
clk <= '0';
load1 <= '0';
load2 <= '1';
load_b <= '0';
load_ad <= '1';
send <= '0';
clear <= '0';
add_sub <= '0';
elsif (state=2) then
clk <= '0';
load1 <= '0';
load2 <= '0';
load_b <= '0';
load_ad <= '1';
send <= '0';
clear <= '1';
add_sub <= '0';
elsif
(state=3) or (state=7) or (state=8) or (state=11) or (state=12) or (state
=15) or (state=16) then
clk <= '0';
load1 <= '0';
load2 <= '0';
load_b <= '0';
load_ad <= '1';
send <= '0';
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        clear <= '0';
        add_sub <= '1';
    elsif (state=4) then
        clk <= '0';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '1';
        send <= '1';
        clear <= '0';
        add_sub <= '1';
    elsif (state=5)or(state=9)or(state=13)or(state=17) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '1';
        send <= '0';
        clear <= '0';
        add_sub <= '1';
    elsif (state=6)or(state=10)or(state=14) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '1';
        send <= '1';
        clear <= '0';
        add_sub <= '1';
    elsif (state=18)or(state=22)or(state=26)or(state=30) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '1';
        clear <= '0';
        add_sub <= '1';
    elsif
    (state=19)or(state=20)or(state=23)or(state=24)or(state=27)or(st
ate=28) then
        clk <= '0';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '1';
    elsif (state=21)or(state=25)or(state=29) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '1';
    elsif (state=22)or(state=26)or(state=30) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        load_b <= '0';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '1';
    elsif (state=31)or(state=32) then
        clk <= '0';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '0';
    elsif (state=33) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '0';
    elsif (state=34) then
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '1';
        clear <= '0';
        add_sub <= '0';
    elsif (state=35) then
        clk <= '0';
        load1 <= '0';
        load2 <= '0';
        load_b <= '1';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '0';
    else
        state <= 0;
        clk <= '1';
        load1 <= '0';
        load2 <= '0';
        load_b <= '0';
        load_ad <= '0';
        send <= '0';
        clear <= '0';
        add_sub <= '0';
    end if;
end if;
end process;
end;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อุปกรณ์ PIPO

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity pipo_n is
port(LD : in std_logic;
d_in : in std_logic_vector(7 downto 0);
d1_out,d2_out,d3_out,d4_out,d5_out,d6_out,d7_out,d8_out : out
std_logic_vector(8 downto 0);
d9_out,d10_out,d11_out,d12_out,d13_out,d14_out,d15_out : out
std_logic_vector(8 downto 0);
d16_out : out
std_logic_vector(8 downto 0));
end;

architecture rtl of pipo_n is
signal p1h,p2h,p3h,p4h,p5h,p6h,p7h,p8h,p9h: std_logic_vector(7
downto 0);
signal p10h,p11h,p12h,p13h,p14h,p15h,p16h : std_logic_vector(7
downto 0);
signal p17h,p18h,p19h,p20h,p21h,p22h,p23h: std_logic_vector(7
downto 0);
signal p24h,p25h,p26h,p27h,p28h,p29h,p30h,p31h :
std_logic_vector(7 downto 0);
begin
process (LD)
begin
if LD = '1' then
p31h <= p30h; p30h <= p29h; p29h <= p28h;
p28h <= p27h; p27h <= p26h; p26h <= p25h;
p25h <= p24h; p24h <= p23h; p23h <= p22h;
p22h <= p21h; p21h <= p20h; p20h <= p19h;
p19h <= p18h; p18h <= p17h; p17h <= p16h;
p16h <= p15h; p15h <= p14h; p14h <= p13h;
p13h <= p12h; p12h <= p11h; p11h <= p10h;
p10h <= p9h; p9h <= p8h; p8h <= p7h;
p7h <= p6h; p6h <= p5h; p5h <= p4h;
p4h <= p3h; p3h <= p2h; p2h <= p1h;
p1h <= d_in;
end if;
end process;
d1_out <= ('0' & p1h)+p31h; d2_out <= ('0' & p2h)+p30h;
d3_out <= ('0' & p3h)+p29h;
d4_out <= ('0' & p4h)+p28h; d5_out <= ('0' & p5h)+p27h;
d6_out <= ('0' & p6h)+p26h;
d7_out <= ('0' & p7h)+p25h; d8_out <= ('0' & p8h)+p24h;
d9_out <= ('0' & p9h)+p23h;
d10_out <= ('0' & p10h)+p22h; d11_out <= ('0' & p11h)+p21h;
d12_out <= ('0' & p12h)+p20h; d13_out <= ('0' & p13h)+p19h;
d14_out <= ('0' & p14h)+p18h; d15_out <= ('0' & p15h)+p17h;
d16_out <= ('0' & p16h);
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อุปกรณ์ SHIFT

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity shift is
port (clk :in std_logic;
      Lm : in std_logic;
      d1in,d2in,d3in,d4in,d5in,d6in,d7in,d8in,d9in : in
std_logic_vector(8 downto 0);
      d10in,d11in,d12in,d13in,d14in,d15in,d16in : in
std_logic_vector(8 downto 0);
      d1out,d2out,d3out,d4out,d5out,d6out,d7out,d8out,d9out :
out std_logic;
      d10out,d11out,d12out,d13out,d14out,d15out,d16out : out
std_logic);
end;

architecture rtl of shift is
signal s1h,s2h,s3h,s4h,s5h,s6h,s7h,s8h,s9h : std_logic_vector(8
downto 0);
signal s10h,s11h,s12h,s13h,s14h,s15h,s16h : std_logic_vector(8
downto 0);
begin
process (clk,Lm)
begin
if Lm = '1' then
s1h <= d1in; s2h <= d2in; s3h <= d3in; s4h <= d4in;
s5h <= d5in; s6h <= d6in; s7h <= d7in; s8h <= d8in;
s9h <= d9in; s10h <= d10in; s11h <= d11in; s12h <= d12in;
s13h <= d13in; s14h <= d14in; s15h <= d15in; s16h <= d16in;
elsif clk'event and clk = '1' then
s1h(7 downto 0) <= s1h(8 downto 1); s2h(7 downto 0) <=
s2h(8 downto 1);
s3h(7 downto 0) <= s3h(8 downto 1); s4h(7 downto 0) <=
s4h(8 downto 1);
s5h(7 downto 0) <= s5h(8 downto 1); s6h(7 downto 0) <=
s6h(8 downto 1);
s7h(7 downto 0) <= s7h(8 downto 1); s8h(7 downto 0) <=
s8h(8 downto 1);
s9h(7 downto 0) <= s9h(8 downto 1); s10h(7 downto 0) <=
s10h(8 downto 1);
s11h(7 downto 0) <= s11h(8 downto 1); s12h(7 downto 0) <=
s12h(8 downto 1);
s13h(7 downto 0) <= s13h(8 downto 1); s14h(7 downto 0) <=
s14h(8 downto 1);
s15h(7 downto 0) <= s15h(8 downto 1); s16h(7 downto 0) <=
s16h(8 downto 1);
end if;
end process;
d1out <= s1h(0); d2out <= s2h(0); d3out <= s3h(0);
d4out <= s4h(0);
d5out <= s5h(0); d6out <= s6h(0); d7out <= s7h(0);
d8out <= s8h(0);
d9out <= s9h(0); d10out <= s10h(0); d11out <= s11h(0);
d12out <= s12h(0);
d13out <= s13h(0); d14out <= s14h(0); d15out <= s15h(0);
d16out <= s16h(0);
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อุปกรณ์ ROM

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity rom_n is
    port (addr1,addr2,addr3,addr4 :in std_logic_vector(3 downto
0);
        data_out :out std_logic_vector(15 downto
0));
end;

architecture rtl of rom_n is
    signal d1,d2,d3,d4 : std_logic_vector(15 downto 0);
begin
    d1 <= "0000000000000000" when addr1 = "0000" else
"1111111100001101" when addr1 = "0001" else
"1111111110010110" when addr1 = "0010" else
"11111111010100100" when addr1 = "0011" else
"0000000010101101" when addr1 = "0100" else
"1111111110111010" when addr1 = "0101" else
"0000000001000011" when addr1 = "0110" else
"1111111101010001" when addr1 = "0111" else
"0000000111010101" when addr1 = "1000" else
"0000000011100011" when addr1 = "1001" else
"0000000101101100" when addr1 = "1010" else
"0000000001111001" when addr1 = "1011" else
"0000001010000010" when addr1 = "1100" else
"0000000110010000" when addr1 = "1101" else
"0000001000011001" when addr1 = "1110" else
"0000000100100110" when addr1 = "1111" ;

    d2 <= "0000000000000000" when addr2 = "0000" else
"0000001001011000" when addr2 = "0001" else
"0000000110011111" when addr2 = "0010" else
"0000001111101111" when addr2 = "0011" else
"1111111110010010" when addr2 = "0100" else
"0000000111101010" when addr2 = "0101" else
"0000000100110001" when addr2 = "0110" else
"0000001110001001" when addr2 = "0111" else
"1111110011010111" when addr2 = "1000" else
"1111111001011111" when addr2 = "1001" else
"1111111001110101" when addr2 = "1010" else
"0000000011001110" when addr2 = "1011" else
"1111110001101001" when addr2 = "1100" else
"1111111011000001" when addr2 = "1101" else
"1111111000000111" when addr2 = "1110" else
"0000000001100000" when addr2 = "1111" ;

    d3 <= "0000000000000000" when addr3 = "0000" else
"1111101010110110" when addr3 = "0001" else
"1111101010101111" when addr3 = "0010" else
"1111010101100101" when addr3 = "0011" else
"1111110111011010" when addr3 = "0100" else
"1111100010010000" when addr3 = "0101" else
"1111100010001010" when addr3 = "0110" else
"1111001101000000" when addr3 = "0111" else
"0000010001010110" when addr3 = "1000" else
"1111111100001100" when addr3 = "1001" else
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

"1111111100000110" when addr3 = "1010" else
"1111100110111100" when addr3 = "1011" else
"0000001000110001" when addr3 = "1100" else
"1111100111001111" when addr3 = "1101" else
"1111100111000000" when addr3 = "1110" else
"1111011110010110" when addr3 = "1111" ;

d4 <= "0000000000000000" when addr4 = "0000" else
"0000110100001100" when addr4 = "0001" else
"0001010111101001" when addr4 = "0010" else
"0010001011110101" when addr4 = "0011" else
"0001110010000110" when addr4 = "0100" else
"0010100110010010" when addr4 = "0101" else
"0011001001101111" when addr4 = "0110" else
"0011111101111011" when addr4 = "0111" else
"0001111011111000" when addr4 = "1000" else
"0010110000000100" when addr4 = "1001" else
"0011010011100001" when addr4 = "1010" else
"0100000111101101" when addr4 = "1011" else
"0011101101111101" when addr4 = "1100" else
"0100100010001010" when addr4 = "1101" else
"0101000101100111" when addr4 = "1110" else
"0101111001110011" when addr4 = "1111" ;

data_out <= d1+d2+d3+d4;
end;

-อุปกรณ์ ADD
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity add is
    port(add_in : in std_logic_vector(15 downto 0);
          add_sub,clear,send,lr : in std_logic;
          d_out : out std_logic_vector(15 downto 0));
end;

architecture rtl of add is
    signal s : std_logic_vector(16 downto 0);
    signal sum,add1,do : std_logic_vector(15 downto 0);
begin

a_dd : process(add_sub,add_in)
    variable s_sub : std_logic_vector(15 downto 0);
    begin
        if add_sub = '1' then
            s <= ('0' & add_in)+add1;
            sum(15) <= s(16) xor add_in(15) xor add1(15);
            sum(14 downto 0) <= s(15 downto 1);
        else
            s_sub := (add_in xnor "0000000000000000");
            s_sub := s_sub+1;
            sum(15 downto 0) <= add1(15 downto 0)+s_sub(15 downto
0);
        end if;
    end process a_dd;

a_cc : process(clear,send)
    begin
        if clear = '1' then

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    add1 <= (others => '0');
    elsif send'event and send = '1' then
        do <= sum;
        add1 <= sum;
    end if;
end process a_cc;

buff : process(lr)
begin
    if lr = '1' then
        d_out(0) <= '0';
        d_out(15 downto 1) <= do(14 downto 0);
    end if;
end process buff;

end;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาบัตรนี้สำเร็จลุล่วงได้ด้วยดีด้วยความกรุณาของ อาจารย์อัครพล ตรีรัตน์ อาจารย์ที่ปรึกษา อาจารย์ศรวัฒน์ ชิวปรีชา ผู้คอยเอาใจใส่ดูแลและเมตตาแก้ไขด้วยดีเสมอมา ขอขอบคุณสำหรับกำลังใจและให้คำแนะนำเกี่ยวกับปัญหาต่างๆระหว่างการทำงานนี้ และขอขอบพระคุณอาจารย์ทุกท่านที่ประสิทธิ์ประสาทวิชาความรู้ต่างๆให้แก้ไขทั้งโดยทางตรงและทางอ้อม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] วิวัฒน์ กิรานนท์ “วิศวกรรมการสื่อสาร”สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พิมพ์ครั้งที่ 2 พ.ศ.2542
- [2] สันยุกร วุฒิสิทธิกุลกิจ “หลักการระบบโทรศัพท์เคลื่อนที่” สำนักพิมพ์แห่งจุฬาลงกรณ์มหาวิทยาลัย พ.ศ.2546
- [3]รองศาสตราจารย์ สมศักดิ์ มิตะธา”การออกแบบวงจรดิจิทัลและวงจรรตรรก”สถาบันเทคโนโลยีเจ้าคุณทหารลาดกระบัง พ.ศ.2543
- [4] John G.Proakis , “Digital Communications,”Mc Graw – Hill, Inc , 1995
- [5] Marvin E.Frerking , “Digital Signal Processing in Communication System,”Van Nostrand Reinhold,1994
- [6] Bernard Sklar, “Digital Communication,”Prentice Hall Inc,2001
- [7] ALTERA Data Book,1998



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้