

การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

THE DESIGN OF 4 BITS FLASH A/D CONVERTER



ปริญญาานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เลขที่.....
เลขทะเบียน..... 55477
วัน,เดือน,ปี..... 10 พ.ค. 2548

.....
.....
.....

การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต
THE DESIGN OF 4 BITS FLASH A/D CONVERTER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2546

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

ผู้จัดทำ นายธีรวัฒน์ พิเชฐานนท์

รหัส 43010191

นางสาวสุพัตรา กิจจุลจาริต

รหัส 43010487



Dr. Warat Keemsuwan
.....อาจารย์ที่ปรึกษา
(รศ.ดร.วรากร เกษมสุวรรณ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

THE DESIGN OF 4 BITS FLASH A/D CONVERTER

นายธีรวัฒน์ พิเชฐานนท์ รหัส 43010191

นางสาวสุพัตรา กิจจุลจจาริต รหัส 43010487

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

ธีรวัฒน์ พิเชฐานนท์

สุพัตรา กิจจุลจจาริต

รศ.ดร.วรากร เกษมสุวรรณย์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2546

บทคัดย่อ

โครงการนี้นำเสนอการออกแบบวงจรรวมที่ใช้ซีพียูไมโครคอนโทรลเลอร์แปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต โดยจะกล่าวถึงทฤษฎีพื้นฐานที่เกี่ยวข้อง ได้แก่ ทฤษฎีของมอดูเลต วงจรชอยซ์พื้นฐาน ทฤษฎีวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล วงจรอื่นๆ ที่ใช้งานในวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล โดยใช้โปรแกรม PSpice และ TSpice จำลองการทำงานของวงจรเพื่อยืนยันความถูกต้องในการออกแบบให้ตรงตามข้อกำหนดสุดท้ายทำการออกแบบเลย์เอาต์ของวงจรด้วยโปรแกรม L-Edit และจำลองการทำงานเพื่อยืนยันว่าวงจรทำงานได้อย่างมีประสิทธิภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THE DESIGN OF 4 BITS FLASH A/D CONVERTER

Teerawat Pichethanon


Supatra Kitjunlajarit

Assoc.Prof. Dr. Varakorn Kasemsuwan Advisor

2003

Abstract

This project is to design the CMOS 4 bits flash analog to digital (A/D) converter. The study firstly discusses the basic of MOSFET, the basic building block circuits, A/D converter theory and the implementation of A/D converter. The circuit simulation is performed by using both PSpice and TSpice to ensure that the design meets specifications. Finally L-Edit is used to layout the circuit and simulated again to verify the circuit performance.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
Abstract	II
สารบัญ	III
สารบัญรูปภาพ	V
สารบัญตาราง	IX
บทที่ 1 บทนำ	1
1.1 บทนำ	1
1.2 วัตถุประสงค์	1
บทที่ 2 ทฤษฎีมอดสเฟียต	2
2.1 บทนำ	2
2.2 โครงสร้างพื้นฐาน	2
2.3 ผลกระทบต่างๆในมอดสเฟียต	6
2.4 รูปแบบจำลองในมอดสเฟียต	10
บทที่ 3 ทฤษฎีของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	13
3.1 คุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	13
3.2 โครงสร้างและชนิดของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	18
3.3 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช	18
3.3.1 วงจรคอมพาราเตอร์	20
3.3.1.1 วงจรย่อยที่ใช้ในการสร้างคอมพาราเตอร์	22
3.3.1.2 วงจรคอมพาราเตอร์สองภาค	25
3.3.1.3 วงจรคอมพาราเตอร์ที่มีการชดเชยออฟเซต	31
3.3.2 วงจรเอ็นโค้ดเดอร์	34
3.3.3 วงจร แลตซ์	34
3.4 วงจรที่ใช้ในการทำงานร่วมกับวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	35
3.4.1 วงจรแซมเปิ้ลแอนด์โฮลด์	35
3.4.2 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	35

3.5 การออกแบบวงจรในระดับเลเยอร์	36
3.5.1 การออกแบบมอสทรานซิสเตอร์	36
3.5.2 การออกแบบตัวต้านทาน	37
3.5.3 การออกแบบตัวเก็บประจุ	38
บทที่ 4 การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	
แบบแฟลช 4 บิต	39
4.1 การออกแบบและทดลองวงจรแอมป์แอนด์โฮลด์	39
4.2 การออกแบบและทดลองวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	42
4.2.1 การออกแบบและทดลองวงจรคอมพาราเคอร์	42
4.2.2 การออกแบบและทดลองวงจรคอมพาราเคอร์ที่มีการชดเชยแรงดันออฟเซต	51
4.2.3 การออกแบบและทดลองวงจรแลตช์	58
4.2.4 การออกแบบและทดลองวงจรเอ็นโค้ดเดอร์	61
4.2.5 ผลการทดลองวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	66
4.3 การออกแบบและการทดลองวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก	68
4.4 การออกแบบเลเยอร์ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	71
4.4.1 การออกแบบเลเยอร์ตัวกระจายแบบดิฟเฟอเรนเชียล	71
4.4.2 การออกแบบเลเยอร์ของตัวต้านทาน	71
4.4.3 การออกแบบเลเยอร์ของตัวเก็บประจุ	72
4.4.4 การออกแบบเลเยอร์ของวงจรแลตช์	72
4.4.5 การออกแบบเลเยอร์ของวงจรเอ็นโค้ดเดอร์	73
บทที่ 5 บทสรุป	82
กิตติกรรมประกาศ	
บรรณานุกรม	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
บทที่ 2 ทฤษฎีมอสเฟท	
รูปที่ 2.1 โครงสร้างของมอสทรานซิสเตอร์	2
รูปที่ 2.2 สัญลักษณ์ของมอสทรานซิสเตอร์	3
รูปที่ 2.3 โครงสร้างและสัญลักษณ์และกราฟคุณลักษณะของเอ็นฮานซ์เมนต์ มอสเฟท	4
รูปที่ 2.4 กราฟแสดงช่วงการทำงานของมอสเฟทระหว่างกระแสและแรงดัน	5
รูปที่ 2.5 โครงสร้างและสัญลักษณ์และกราฟคุณลักษณะของดีพีเอ็นมอสเฟท	6
รูปที่ 2.6 ผลของแรงดันไบอัสที่ฐานรอง	7
รูปที่ 2.7 ผลของแชนแนลขนาดสั้น	8
รูปที่ 2.8 โครงสร้างที่มีการโค้งอย่างเบาเพื่อลดผลของพาหะร้อน	10
รูปที่ 2.9 ก) แบบจำลองสัญลักษณ์ขนาดเล็กของมอสเฟท	10
ข) ผลของขนาดแชนแนลสมมูลเพิ่มขึ้นแทนด้วยความต้านทาน	10
รูปที่ 2.10 วงจรเสมือนสำหรับสัญญาณขนาดเล็กที่คิดผลของตัวเก็บประจุแผ่น	11
บทที่ 3 ทฤษฎีของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	
รูปที่ 3.1 กราฟคุณสมบัติในอุดมคติของวงจรแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิทัล 3 บิต	13
รูปที่ 3.2 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็น สัญญาณดิจิทัล 3 บิต ที่มีแรงดันออฟเซต	14
รูปที่ 3.3 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็น สัญญาณดิจิทัล 3 บิต ที่มีค่าผิดพลาดจากอัตราขยาย	15
รูปที่ 3.4 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็น สัญญาณดิจิทัลที่มีผลของความไม่เป็นเชิงเส้นคิฟเฟอเรนเชียล	16
รูปที่ 3.5 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็น สัญญาณดิจิทัลที่มีผลของความไม่เป็นเชิงเส้นอินทิกรัล	17
รูปที่ 3.6 โครงสร้างพื้นฐานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณ ดิจิทัลแบบแฟลช N บิต	19
รูปที่ 3.7 สัญลักษณ์ของวงจรคอมพาราเตอร์	20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.8 กราฟแสดงความสัมพันธ์ระหว่างอินพุตและเอาต์พุตของวงจร คอมพาราเตอร์ในอุดมคติ	20
รูปที่ 3.9 กราฟแสดงความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตของวงจร คอมพาราเตอร์ทั่วไป	21
รูปที่ 3.10 วงจรสะท้อนกระแสแบบพื้นฐาน	22
รูปที่ 3.11 วงจรขยายความแตกต่างที่มีโหลดเป็นวงจรสะท้อนกระแส แบบพื้นฐาน	23
รูปที่ 3.12 กราฟแสดงความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตของวงจร ในรูปที่ 3.11	23
รูปที่ 3.13 วงจรขยายคอมมอนซอส	24
รูปที่ 3.14 กราฟแสดงความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตของวงจร ในรูปที่ 3.13	25
รูปที่ 3.15 วงจรคอมพาราเตอร์สองภาค	25
รูปที่ 3.16 ตัวเก็บประจุที่มีผลต่อวงจรคอมพาราเตอร์	28
รูปที่ 3.17 ผลของแรงดันอินพุตออฟเซตที่มีผลต่อการทำงานของวงจร แปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	31
รูปที่ 3.18 a) แบบจำลองคอมพาราเตอร์ที่มีแรงดันอินพุตออฟเซต	32
b) คอมพาราเตอร์ที่ต่อแบบ unity gain feedback เพื่อเก็บแรงดัน อินพุตออฟเซตไว้ในตัวเก็บประจุ C_{AZ}	32
c) คอมพาราเตอร์ที่ได้รับการชดเชยแรงดันอินพุตออฟเซตแล้ว	32
รูปที่ 3.19 a) วงจรที่มีการชดเชยแรงดันอินพุตออฟเซต	33
b) ขณะที่ ϕ_1 High วงจรอยู่ในสภาวะฮิสเทรีซิส	33
c) ขณะที่ ϕ_2 High คอมพาราเตอร์ทำงานปกติ	33
รูปที่ 3.20 วงจรแลตช์แบบดีฟลิปฟลอป	34
รูปที่ 3.21 วงจรแซมเปิลแอนด์โฮลด์อย่างง่าย	35
รูปที่ 3.22 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกแบบถ่วงน้ำหนัก เลขฐานสองด้วยแหล่งจ่ายกระแส	36
รูปที่ 3.23 เลย์เอาต์ของมอสทรานซิสเตอร์	37
รูปที่ 3.24 เลย์เอาต์ของตัวต้านทาน	38
รูปที่ 3.25 เลย์เอาต์ของตัวเก็บประจุ	38

บทที่ 4	การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	
รูปที่ 4.1	วงจรแฉมเปิดแอนด์โฮลด์ที่ใช้สวิตช์ในอุดมคติ	40
รูปที่ 4.2	สัญญาณเอาต์พุตของวงจรแฉมเปิดแอนด์โฮลด์ที่ใช้สวิตช์ในอุดมคติ	40
รูปที่ 4.3	วงจรแฉมเปิดแอนด์โฮลด์ที่ใช้มอสเฟตเป็นสวิตช์	41
รูปที่ 4.4	สัญญาณเอาต์พุตของวงจรแฉมเปิดแอนด์โฮลด์ที่ใช้มอสเฟตเป็นสวิตช์	41
รูปที่ 4.5	ภาพขยายของสัญญาณเอาต์พุตในรูปที่ 4.4	42
รูปที่ 4.6	วงจรคอมพาราเตอร์สองภาค	44
รูปที่ 4.7	วงจรจำลองการทำงานของคอมพาราเตอร์	47
รูปที่ 4.8	กราฟแรงดันเอาต์พุตเปรียบเทียบกับแรงดันอินพุต	47
รูปที่ 4.9	กราฟแรงดันเอาต์พุตเปรียบเทียบกับแรงดันอินพุตเมื่อแก้ไขขนาด M3 และ M4 ใหม่	48
รูปที่ 4.10	กราฟผลการจำลองวงจรเพื่อหาค่าสัญญาณรบกวน	49
รูปที่ 4.11	วงจรเปรียบเทียบระดับแรงดัน	49
รูปที่ 4.12	สัญญาณเอาต์พุตของวงจรคอมพาราเตอร์เปรียบเทียบกับระดับแรงดันที่ศูนย์	50
รูปที่ 4.13	สัญญาณเอาต์พุตของวงจรคอมพาราเตอร์เปรียบเทียบกับระดับแรงดันที่ไม่เป็นศูนย์	50
รูปที่ 4.14	ผลการจำลองวงจรเพื่อหาค่าเอาต์พุตอิมพีแดนซ์	51
รูปที่ 4.15	วงจรคอมพาราเตอร์ที่มีการชดเชยทางเฟส	52
รูปที่ 4.16	การต่อวงจรเพื่อหาค่าการตอบสนองทางความถี่และเฟสของวงจรคอมพาราเตอร์	53
รูปที่ 4.17	กราฟการตอบสนองทางความถี่และเฟสของวงจรคอมพาราเตอร์	53
รูปที่ 4.18	วงจรคอมพาราเตอร์ที่มีการชดเชยแรงดันอินพุตออฟเซตด้วยวิธีอโต้ซีโร	54
รูปที่ 4.19	กราฟผลการทดลองการชดเชยแรงดันอินพุตออฟเซต	55
รูปที่ 4.20	สัญญาณเอาต์พุตของวงจรที่มีการชดเชยแรงดันออฟเซต	56
รูปที่ 4.21	วงจรคอมพาราเตอร์ที่มีการชดเชยแรงดันอินพุตออฟเซตและวงจรแฉมเปิดแอนด์โฮลด์	57
รูปที่ 4.22	สัญญาณเอาต์พุตจากวงจรแฉมเปิดแอนด์โฮลด์	58
รูปที่ 4.23	สัญญาณเอาต์พุตจากวงจรคอมพาราเตอร์	58
รูปที่ 4.24	วงจรแนนด์เกต	59

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.25 วงจรอินเวอร์เตอร์	60
รูปที่ 4.26 วงจรภายในของแลตซ์	60
รูปที่ 4.27 วงจรทดลองการทำงานของวงจรแลตซ์ร่วมกับคอมพาราเตอร์	60
รูปที่ 4.28 ผลแสดงการแลตซ์ค่าเอาต์พุตของวงจรคอมพาราเตอร์	61
รูปที่ 4.29 วงจรลอจิกของสมการที่ 4.7	63
รูปที่ 4.30 การต่อวงจรทดลองการทำงานของวงจรเทอร์โมมิเตอร์ไค้ดและ เอ็น โค้ดเคอร์	64
รูปที่ 4.31 สัญญาณอินพุตของแนนด์เกทหรือสัญญาณเอาต์พุตจากคอมพาราเตอร์	65
รูปที่ 4.32 สัญญาณเอาต์พุตของวงจรเอ็น โค้ดเคอร์	65
รูปที่ 4.33 ผลการจำลองวงจรในรูปที่ 4.34	66
รูปที่ 4.34 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	67
รูปที่ 4.35 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	68
รูปที่ 4.36 สัญญาณอินพุตของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	70
รูปที่ 4.37 ผลการจำลองการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณ อนาล็อก	70
รูปที่ 4.38 เลย์เอาต์แบบคอมมอนเซนทรอยด์ของวงจรขยายแบบคิฟเฟอเรนเชียล	71
รูปที่ 4.39 แสดงตัวต้านทานขนาด $80k \Omega$, $5k \Omega$ และ $10k \Omega$	72
รูปที่ 4.40 แสดงตัวเก็บประจุขนาด $2.7pf$ และ $20pf$	72
รูปที่ 4.41 วงจรอินเวอร์เตอร์และวงจรแนนด์เกท 2 อินพุต	73
รูปที่ 4.42 เลย์เอาต์ของวงจรแลตซ์	73
รูปที่ 4.43 เลย์เอาต์ของวงจรแนนด์เกท 3 อินพุต	73
รูปที่ 4.44 เลย์เอาต์ของวงจรเอ็น โค้ดเคอร์	74
รูปที่ 4.45 แสดงเลย์เอาต์ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล แบบแฟลช 4 บิต	75
รูปที่ 4.46 แสดงสัญญาณเอาต์พุตดิจิทัล	76
รูปที่ 4.47 แสดงค่าคอนเวอร์ชันใหม่ของวงจรแฟลชคอนเวอร์เตอร์	77
รูปที่ 4.48 แสดงความสัมพันธ์ระหว่างอินพุตอนาลอกกับเอาต์พุตดิจิทัล	78

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
บทที่ 3 ทฤษฎีของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล	
ตารางที่ 3.1 ตารางความจริงของวงจรแอสแตซ์	34
บทที่ 4 การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต	
ตารางที่ 4.1 ตารางความจริงของวงจรเอ็นโค้ดเดอร์	62
ตารางที่ 4.2 แสดงค่าแรงดันอินพุตที่ระดับสัญญาณดิจิทัลค่าต่างๆที่ ชดเชยแล้ว $V_{in}(corr) _{Dout}$	79
ตารางที่ 4.3 ตารางแสดงค่า DNL และ INL	80
ตารางที่ 4.4 ตารางสรุปคุณสมบัติของวงจร	81



บทที่ 1

บทนำ

1.1 บทนำ

ในปัจจุบันเทคโนโลยีทางด้านอิเล็กทรอนิกส์เข้ามามีบทบาทอย่างมากในชีวิตประจำวัน และอุปกรณ์อิเล็กทรอนิกส์ในปัจจุบันส่วนใหญ่มีลักษณะการทำงาน หรือการประมวลผลในรูปแบบของสัญญาณดิจิทัล เพราะการประมวลผลในรูปแบบของสัญญาณดิจิทัลมีความรวดเร็ว และแม่นยำ รวมทั้งปัจจุบันมีราคาลดลงเรื่อยๆ

การเปลี่ยนแปลงสัญญาณที่เป็นสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลเพื่อนำไปประมวลผล ต้องใช้อุปกรณ์ในการแปลงสัญญาณ ซึ่งก็คือวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Analog to Digital Converter หรือ ADC) ซึ่งภายในวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลประกอบไปด้วยวงจรพื้นฐานต่างๆ ได้แก่ วงจรคอมพาราเตอร์ วงจรเข้ารหัส วงจรขยายแบบคิฟเฟอเรนเชียล วงจรตีลิปฟลอป โดยในแต่ละวงจรประกอบไปด้วยทรานซิสเตอร์หลายตัวต่อกันอยู่ในรูปแบบของวงจรรวม (Integrated Circuit) ซึ่งอุปกรณ์ทั้งหมดสามารถนำมาประกอบรวมกันบนชั้นผลึกของสารกึ่งตัวนำ (Substrate) ได้

โครงการนี้จะทำการศึกษาเฉพาะวงจรที่สร้างโดยใช้เทคโนโลยีของมอสทรานซิสเตอร์ เนื่องจากมีข้อดีหลายอย่างที่มากกว่าวงจรที่สร้างโดยใช้เทคโนโลยีไบโพลาร์ทรานซิสเตอร์ และเป็นเทคโนโลยีที่ใช้มากในปัจจุบันเพื่อการทำเป็นวงจรรวม

1.2 วัตถุประสงค์

1. เพื่อศึกษาหน้าที่และทำความเข้าใจการทำงานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล
2. เพื่อให้สามารถจำลองรูปแบบการทำงานของวงจรได้ด้วยโปรแกรมจำลองการทำงานของวงจรไฟฟ้า
3. สามารถออกแบบให้วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลมีค่าการทำงานตามที่กำหนดได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีมอสเฟต

2.1 บทนำ


โครงสร้างมอสประกอบขึ้นด้วยชั้นของ โลหะ (Metal) ฉนวน (Insulator) ซึ่งมักนิยมใช้ชั้นของซิลิคอนไดออกไซด์ (SiO_2) หรือเรียกสั้นๆว่าออกไซด์ (Oxide) และชั้นของสารกึ่งตัวนำ (Semiconductor) โดยชั้นของฉนวนอยู่คั่นกลางระหว่างชั้นของโลหะและชั้นของสารกึ่งตัวนำ

มอสเฟตจะควบคุมการไหลของกระแสทางเอาต์พุตด้วยสนามหรือแรงดันไฟฟ้าทางอินพุต ซึ่งกระแสที่เกิดขึ้นเป็นกระแสเนื่องจากการเคลื่อนที่ของประจุพาหะเพียงชนิดเดียว ต่างจากไบโพลาร์ทรานซิสเตอร์ที่ใช้กระแสทางอินพุตควบคุมกระแสทางเอาต์พุตและกระแสที่ไหลในไบโพลาร์ทรานซิสเตอร์เกิดขึ้นจากการเคลื่อนที่ของประจุพาหะทั้งสองชนิด

2.2 โครงสร้างพื้นฐาน


โครงสร้างของมอสทรานซิสเตอร์ทั่วไปประกอบไปด้วยส่วนสำคัญ 3 ส่วน คือ ส่วนซอส (Source Region) ส่วนเกต (Gate Region) และส่วนเดรน (Drain Region) ซึ่งทั้ง 3 ส่วนมีหน้าที่การทำงานแตกต่างกันไปดังนี้

1. ส่วนซอส เป็นบริเวณของสารกึ่งตัวนำต่างชนิดกับฐานรอง (Substrate) ทำหน้าที่เสมือนเป็นแหล่งจ่ายประจุพาหะที่ทำให้เกิดกระแสไฟฟ้า
2. ส่วนเกต เป็นบริเวณที่เชื่อมอยู่ระหว่างส่วนเดรนกับส่วนซอส ทำหน้าที่ควบคุมปริมาณประจุพาหะที่เคลื่อนที่จากส่วนซอสไปยังส่วนเดรนเปรียบเสมือนเป็นประตูกั้นน้ำคอยควบคุมปริมาณน้ำที่ไหล
3. ส่วนเดรน เป็นบริเวณของสารกึ่งตัวนำต่างชนิดกับฐานรอง (Substrate) เช่นเดียวกับส่วนเดรน ทำหน้าที่เป็นทางออกของประจุพาหะ



รูปที่ 2.1 โครงสร้างของมอสทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 สัญลักษณ์ของมอสทรานซิสเตอร์

จากโครงสร้างของมอสซึ่งมีชั้นของฉนวนคั่นกลางอยู่ทำให้มีกระแสไหลผ่านเกตน้อยมาก ดังนั้นการใช้งานส่วนเกตต้องการเพียงแหล่งจ่ายตักควเท่านั้น ทำให้มอสทรานซิสเตอร์มีความต้องการพลังงานขณะใช้งานต่ำ สำหรับส่วนเดรนและส่วนซอสนั้น โดยปกติแล้วจะมีโครงสร้างเหมือนกันทุกประการสามารถใช้งานแทนกันได้ อันเป็นคุณสมบัติพิเศษอีกประการหนึ่งของมอสทรานซิสเตอร์ เมื่อให้ไบอัสที่เหมาะสมกับมอสทรานซิสเตอร์แล้ว ประจุพาหะจากส่วนซอสจะเคลื่อนที่ผ่านช่องทางเดินกระแส (Channel) การเคลื่อนที่ของประจุพาหะเกิดจากสนามไฟฟ้าที่ตกคร่อมตลอดจากส่วนซอสถึงส่วนเดรน เนื่องจากความต่างศักย์ระหว่างส่วนซอสและส่วนเดรนนั้นทำให้กระแสที่เกิดขึ้นเป็นกระแสเดริฟท์ ซึ่งขึ้นอยู่คับขนาดของสนามไฟฟ้าที่ตกคร่อมนั้น โดยที่ขนาดของสนามไฟฟ้าดังกล่าวจะขึ้นอยู่กับขนาดของความแตกต่างของศักดาไฟฟ้าและระยะห่างระหว่างส่วนเดรนกับส่วนซอสนั่นเอง กระแสเดริฟท์ที่เกิดขึ้นนี้จะถูกประมาณว่าเกิดจากการเคลื่อนที่ของประจุพาหะส่วนที่มีอยู่ในสารกึ่งตัวนำชนิดนั้นเพียงชนิดเดียว ด้วยเหตุนี้มอสทรานซิสเตอร์ จึงถูกเรียกว่า ยูนิโพลาร์ทรานซิสเตอร์ (Unipolar transistor) และเนื่องจากประจุพาหะส่วนมากในสารกึ่งตัวนำเพียง 2 ชนิด คือ อิเล็กตรอนหรือประจุลบในสารกึ่งตัวนำชนิดเอ็น และโฮลหรือประจุบวกในสารกึ่งตัวนำชนิดพี ดังนั้นจึงอาจแบ่งมอสทรานซิสเตอร์ตามชนิดของประจุที่ทำให้เกิดกระแส โดยพิจารณาที่ชนิดของประจุที่บริเวณช่องทางเดินกระแสในขณะที่เกิดกระแสเดริฟท์ที่ได้เป็น 2 ชนิด คือ

1. มอสทรานซิสเตอร์ชนิดเอ็นแชนแนล (N-channel MOS Transistor: NMOS) หมายถึงมอสทรานซิสเตอร์ซึ่งกระแสเกิดจากการนำไฟฟ้าของอิเล็กตรอน ในทางเดินกระแสชนิดเอ็น ดังนั้นส่วนซอสและส่วนเดรนของทรานซิสเตอร์ชนิดนี้จึงเป็นสารกึ่งตัวนำชนิดเอ็น (N-type Semiconductor)

2. มอสทรานซิสเตอร์ชนิดพีแชนแนล (P-channel MOS Transistor: PMOS) หมายถึงมอสทรานซิสเตอร์ซึ่งกระแสเกิดจากการนำไฟฟ้าของโฮล ในทางเดินกระแสชนิดพี ดังนั้นส่วนซอสและส่วนเดรนของทรานซิสเตอร์ชนิดนี้จึงเป็นสารกึ่งตัวนำชนิดพี (P-type Semiconductor)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพิจารณาจากลักษณะคุณสมบัติและโหมดการทำงาน เราจะแบ่งมอสเฟทได้เป็น 2 ชนิด

1. มอสเฟทชนิดเอ็นฮานซ์เมนต์ (Enhance MOSFET)
2. มอสเฟทชนิดดีพลีชัน (Depletion MOSFET)


1. เอ็นฮานซ์เมนต์มอสเฟท

มอสเฟทชนิดนี้เป็นมอสเฟทที่มีแชนแนลเกิดจากการเหนี่ยวนำ เมื่อแรงดันที่เกตเป็นศูนย์ โวลต์จะไม่มีแชนแนลเกิดขึ้น กระแสเดรนไม่ไหล ทรานซิสเตอร์อยู่ในสถานะ OFF แต่เมื่อเกตได้รับแรงดันที่เหมาะสมและมากพอ สนามไฟฟ้าที่เกตจะเหนี่ยวนำให้เกิดแชนแนลขึ้นที่ผิวของสารกึ่งตัวนำ ทำให้มีกระแสเดรนไหลได้ ลักษณะโครงสร้างของมอสเฟทแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแชนแนลประกอบด้วยชั้นฐานรอง (Substrate หรือ Body) เป็นสารกึ่งตัวนำชนิดพี ส่วนซอสและส่วนเดรนถูกสร้างด้วยการเติมอะตอมสารเจือชนิดเอ็นอย่างเข้มข้น (n^+) เข้าไปในฐานรองชนิดพี ระยะห่างระหว่างซอสและเดรนจะถูกพิจารณาว่าเป็นความยาวของแชนแนล ในการทำงานเมื่อแรงดันเกต $V_G = 0$ จะไม่มีแชนแนลเกิดขึ้นถึงแม้จะมีแรงดันที่ขาเดรน $V_D > 0$ ก็ตาม และกระแสเดรนเป็นศูนย์ แต่เมื่อได้รับแรงดันที่ขาเกตเป็นบวก โดยต้องมีค่ามากกว่าแรงดันขีดเริ่มสนามไฟฟ้าที่ชั้นออกไซด์สามารถเหนี่ยวนำให้เกิดแชนแนลชนิดเอ็นขึ้นได้ ซึ่งแชนแนลที่เกิดขึ้นเชื่อมต่อระหว่างซอสและเดรนเป็นช่องทางเดินของกระแสเดรน



รูปที่ 2.3 โครงสร้างและสัญลักษณ์และกราฟคุณลักษณะของเอ็นฮานซ์เมนต์มอสเฟท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 กราฟแสดงช่วงการทำงานของมอสเฟสระหว่างกระแสและแรงดัน

คุณสมบัติและการทำงานของมอสเฟสในขณะที่มีการให้แรงดันไบอัสที่ขั้วเกต เดรน และซอร์สมีค่าแปรเปลี่ยนไปจะทำให้มอสเฟสมีคุณสมบัติการทำงานในย่านต่างๆซึ่งพิจารณาเป็นช่วงๆได้ดังนี้

1. ย่านคัทออฟ (Cut off Region)

เมื่อ $V_{GS} < V_T$ จะยังไม่มี채นแนลเกิดขึ้น เพราะส่วนซอร์สและเดรนยังคงถูกแยกจากกันด้วยชั้นของบริเวณปลอดพาหะ เนื่องจากแรงดันไบอัสไม่พอเพียงที่จะสร้างชั้นกลับ (inversion layer) ทำให้มี $I_D = 0$

2. ย่านโอห์มิก (Ohmic Region) หรือ ย่านเชิงเส้น (Linear Region)

เมื่อ $V_{GS} > V_T$ และ $V_{DS} < V_{GS} - V_T$ ในช่วงนี้มี채นแนลเกิดขึ้น โดยตลอดตั้งแต่ซอร์สจนถึงเดรนและความกว้างของ채นแนลมีค่าคงที่

$$I_D = K \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \quad (2.1)$$

เมื่อ $K = \mu C_{ox} \frac{W}{L}$

โดย μ = ค่าความคล่องตัวของประจุพาหะที่ผิว

C_{ox} = ค่าขนาดตัวเก็บประจุบริเวณชั้นออกไซด์

W = ความกว้างของ채นแนล

L = ความยาวของ채นแนล

3. ย่านอิ่มตัว (Saturation Region)

เมื่อแรงดันเดรนเพิ่มขึ้น $V_{DS} \geq (V_{GS} - V_T)$ 채นแนลที่ปลายด้านเดรนจะมีขนาดลดลงจน 채นแนลขาดออกจากกัน แรงดันที่ตกคร่อม채นแนลจากซอร์สถึงจุดพินชออฟมีค่าคงที่เสมอ ไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนแปลงตามแรงดันเกรน กระแสที่ได้จึงประมาณได้ว่ามีค่าคงที่

$$I_D = \frac{K}{2}(V_{GS} - V_T)^2 \quad (2.2)$$

2. ดีฟิชั่นมอสเฟต

มอสเฟตชนิดนี้มีแขนแนลเกิดจากการแพร่สารเจือ แม้แรงดันที่เกตจะเป็นศูนย์ โวลต์ก็มิแขนแนลเกิดขึ้นได้ เนื่องจากการแพร่อะตอมสารเจือเพื่อให้เกิดแขนแนล ดังนั้นกระแสเกรนสามารถไหลได้แม้แรงดันที่เกตเป็นศูนย์ เช่นในเอ็น แขนแนลมอสเฟตแบบดีฟิชั่นจะมีการเพิ่มสารเจือชนิดเอ็นลงไปในฐานะรองชนิดพี เมื่อป้อนแรงดันเกตมีค่าเป็นลบ อิเล็กตรอนในแขนแนลจะถูกสนามไฟฟ้าในชั้นออกไซด์ผลักให้ห่างออกไป ความหนาแน่นของอิเล็กตรอนที่ผิวมีค่าลดลง ทำให้ความนำไฟฟ้าของแขนแนลลดลงด้วย กระแสเกรนจึงลดลงเมื่อแรงดันเกตมีค่าเป็นลบมากขึ้น ถ้าที่ขาเกตได้รับแรงดันเป็นบวกเมื่อเทียบกับซอส ประจุลบจะเหนี่ยวนำไปยังแขนแนล ทำให้พาหะส่วนมากในแขนแนลเพิ่มขึ้น ค่าความนำของแขนแนลจึงเพิ่มขึ้นตาม และกระแสเกรนจะมีค่ามากกว่าของเอ็นฮานซ์เม้นท์ที่ค่าแรงดัน V_{GS} เดียวกัน คุณสมบัติและการทำงานนี้ถูกเรียกว่า “ดีฟิชั่น โหมด” ซึ่งหมายถึงแรงดันที่เกตสามารถควบคุมให้กระแสเกรนลดลงได้



รูปที่ 2.5 โครงสร้างและสัญลักษณ์ของดีฟิชั่นมอสเฟตและกราฟคุณลักษณะของดีฟิชั่นมอสเฟต

2.3 ผลกระทบต่างๆในมอสเฟต


1. ผลของสภาพคล่องประสิทธิผล (Effective Mobility)

สภาพคล่องของพาหะคือ อัตราส่วนของความเร็วครีฟท์ของพาหะกับสนามไฟฟ้าที่ทำให้พาหะเคลื่อนที่ ปกติค่าของสภาพคล่องของพาหะในเนื้อสารกึ่งตัวนำ (Bulk) จะขึ้นกับการกระเจิง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของพาหะเนื่องจากแลตทิซ (Lattice Scattering) และการกระเจิงเนื่องจากอะตอมสารเจือ (Impurity Scattering) ในมอสเฟต สภาพคล่องของพาหะซึ่งเคลื่อนที่ในแซนแนลจะถูกจำกัด หรือถูกกำหนดด้วยการกระเจิงที่ผิว (Surface scattering) เนื่องจากในแซนแนลมีขนาดบางมากและถูกประกบด้วยชั้นของออกไซด์ที่อยู่ด้านบน และชั้นล่างของแซนแนลคือเนื้อสารกึ่งตัวนำ เมื่อพาหะเคลื่อนที่จะมีการกระทบกับด้านทั้งสองที่ประกบอยู่ตลอดเวลา สภาพคล่องของพาหะในมอสเฟตจึงเป็นสภาพคล่องที่ผิว (surface mobility) หรือสภาพคล่องประสิทธิผล และมีค่าต่ำกว่าสภาพคล่องในเนื้อสาร โดยมีค่าประมาณ 30% ถึง 50% ของสภาพคล่องในเนื้อสาร

2. ผลของแรงดันไบอัสฐานรอง (Body Effect)

จากการวิเคราะห์การทำงานและคุณสมบัติที่ผ่านมา เราพิจารณาว่าขั้วซอสและฐานรอง (Bulk) ต่างก็ถูกต่อลงกราวด์ ทำให้ไม่มีความต่างศักย์ระหว่างฐานรองและขาซอส ในเอ็นมอสเมื่อพิจารณาที่ $V_S = V_D = 0$ และ V_G มีค่าน้อยกว่า V_{TH} ดังนั้นภายใต้ชั้นออกไซด์จะเกิดบริเวณปลอดพาหะขึ้นแต่จะยังไม่เกิดแซนแนล เมื่อทำการเพิ่มแรงดันค่าลบที่ฐานรองหรือที่เรียกว่าแรงดันบอดี้ (Body voltage: V_{BS}) โขลบางส่วนจะถูกรวมตัวเกิดเป็นประจุค่าลบ ทำให้บริเวณปลอดพาหะกว้างขึ้น ผลของแรงดันไบอัสฐานรองจะทำให้แรงดันขีดเริ่ม V_T ของมอสเฟตมีค่าเพิ่มขึ้น และไม่สามารถทำให้แรงดันขีดเริ่มลดลงได้เพราะแรงดันไบอัสนี้จะต้องเป็น ไบอัสย้อนกลับเท่านั้น (กรณีพีแซนแนล V_{BS} มีค่าเป็นบวก) ผลดังกล่าวที่เกิดขึ้นนี้เรียกว่า “บอดี้เอฟเฟกต์” (Body Effect) ซึ่งสามารถนำไปใช้เพิ่มค่าแรงดันขีดเริ่มให้แก่มอสเฟตแบบเอ็นฮานซ์เม้นท์เพื่อการนำไปใช้งานได้เหมาะสม



รูปที่ 2.6 ผลของแรงดันไบอัสที่ฐานรอง

ผลของบอดี้เอฟเฟกต์เขียนสมการความสัมพันธ์ได้ดังนี้

$$V_{TH} = V_{TH0} + \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right) \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\gamma = \frac{\sqrt{2q\epsilon_{si}N_{sub}}}{C_{ox}} \tag{2.4}$$

3. ผลของความยาวแชนแนลมอดูเลชัน (Channel-Length Modulation)

ขณะที่มอสเฟตทำงานที่ย่านอิ่มตัวซึ่ง $V_D > V_{D(SAT)}$ แชนแนลจะขาดออกจากขั้วเดรน ทำให้เกิดมีที่ว่างซึ่งเป็นบริเวณปลอดพาหะกัันอยู่ระหว่างปลายของแชนแนลกับส่วนเดรน ซึ่งมีขนาดยาว ΔL และทำให้ขนาดความยาวแชนแนลเป็น “ความยาวประสิทธิผล” (Effective channel length : L')

$$L' = L - \Delta L \tag{2.5}$$


$$\frac{1}{L'} \approx \frac{1}{L} (1 + \Delta L/L)$$

จาก $\frac{\Delta L}{L} = \lambda V_{DS}$ (2.6)

จะได้ $I_D \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$ (2.7)

เมื่อ λ คือ channel-length modulation coefficient

ในกรณีที่ $L \gg \Delta L$ จะได้ว่า $L' \approx L$ ความนำไฟฟ้าของแชนแนลมีค่าเกือบเท่าเดิมเพราะความยาวของแชนแนลถูกประมาณว่ามีค่าเกือบเท่าเดิม ดังนั้นกระแสเดรนในย่านอิ่มตัวจึงมีค่าคงที่ไม่เปลี่ยนแปลง เมื่อขนาดของ ΔL ขยายกว้างยิ่งขึ้น ความยาวประสิทธิผลของแชนแนลยังมีค่าลดลง ดังนั้นความนำไฟฟ้าในแชนแนลจะมีค่าเพิ่มขึ้นกับแรงดันเดรน กระแสเดรนอิ่มตัวจึงมีค่าเพิ่มขึ้น ซึ่งสามารถสังเกตเห็นการเปลี่ยนแปลงนี้ได้จากกราฟ $I_D - V_D$ กระแสเดรนในย่านอิ่มตัวไม่คงที่ และมีค่าเพิ่มขึ้น ทำให้ความชันของกราฟไม่เป็นศูนย์



รูปที่ 2.7 ผลของแชนแนลขนาดสั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเกิดผลของแขนแนลขนาดสั้นค่าความนำ่าย โอนจะมีค่าเปลี่ยนไปเนื่องจากการผลการเปลี่ยนแปลงของสมการกระแสและแรงดัน

$$\text{จากเดิม} \quad g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} \quad (2.8)$$

$$\text{เป็น} \quad g_m = \sqrt{\frac{2\mu_n C_{ox} (W/L) I_D}{1 + \lambda V_{DS}}} \quad (2.9)$$

ถ้าหากแรงดันเดรนยังคงเพิ่มขึ้นต่อไป บริเวณหลอดพาหะ ΔL จะขยายมากขึ้นจนถึงส่วนซอส ($\Delta L = L$) ความแขนแนลประสิทธิผลจะมีค่าเป็นศูนย์หรือ $L' = 0$ จะทำให้พาหะอิเล็กตรอนถูกฉีดออกจากขั้วซอสเข้าไปในบริเวณหลอดพาหะ ΔL ซึ่งมีสนามไฟฟ้าความเข้มสูงปรากฏอยู่ อิเล็กตรอนจะเคลื่อนที่ข้ามบริเวณหลอดพาหะอย่างรวดเร็วตรงไปยังส่วนเดรน เกิดกระแสเดรนเพิ่มขึ้น ปรากฏการณ์ดังกล่าวถูกเรียกว่า “ผลของการพุ่งทะลุ” (Punch through effect)

4. ผลของกระแสก่อนแรงดันขีดเริ่ม (Subthreshold Condition)

ในกรณีแขนแนลสั้นมาก ในภาวะก่อนการเกิด “สตริงอินเวอร์ชัน” แม้ความหนาแน่นของอิเล็กตรอนบางส่วนที่ถูกเหนี่ยวนำให้เกิดขึ้นในสารกึ่งตัวนำจะมีค่าน้อย แต่เพราะแขนแนลมีขนาดเล็ก ทำให้ความนำไฟฟ้าระหว่างซอสและเดรนมีค่าพอประมาณ ดังนั้น แม้ $V_G < V_T$ กระแสเดรนสามารถไหลได้ ซึ่งกระแสที่เกิดขึ้นประกอบด้วยกระแสดริฟท์และกระแสการแพร่ แต่กระแสส่วนใหญ่จะเกิดจากการแพร่ เนื่องจากความหนาแน่นของอิเล็กตรอนในแขนแนลมีค่าต่างกัน ทำให้มีการแพร่จากด้านซอสซึ่งมีความเข้มสูงไปยังด้านเดรนที่มีความเข้มต่ำกว่า ทำให้มีมอสเฟตไม่อยู่ในสภาวะคัทออฟ


นอกจากนี้ใน โครงสร้างของมอสเฟตที่มีขนาดเล็ก สนามไฟฟ้าที่ปรากฏอยู่ในส่วนต่างๆ จะมีความเข้มสูง และเป็นสาเหตุของการเกิดพาหะร้อน (Hot carrier) ซึ่งมีผลกระทบอื่นๆ ตามมา เช่น สนามไฟฟ้าที่รอยต่อพีเอ็นที่อยู่รอบๆ เดรนเนื่องจากได้รับไบอัสย้อนกลับ จะทำให้เกิดการไอออไนซ์เนื่องจากการชนกัน จึงมีการทวีคูณของพาหะขึ้น ซึ่งมีทั้งอิเล็กตรอนและโฮล ในเอ็นแขนแนลจะมีกระแสโฮลปรากฏอยู่ในกระแสขั้วเทอร์ซโฮลด์ด้วย โดยโฮลจะเคลื่อนที่เข้าไปยังซอส ทำให้ลักษณะโครงสร้างและการทำงานคล้ายเป็นทรานซิสเตอร์แบบ NPN ทำให้แรงดันที่เกตไม่สามารถควบคุมกระแสเดรนได้

ผลของพาหะร้อนอีกอย่าง คือ ทำให้อิเล็กตรอนที่มีพลังงานสูงในสารกึ่งตัวนำสามารถเคลื่อนที่ข้ามกำแพงศักย์เข้าไปในชั้นเกตออกไซด์ อิเล็กตรอนเหล่านี้จะมีคุณสมบัติเป็นกัปดักอยู่ในชั้นออกไซด์ จึงมีผลทำให้แรงดันขีดเริ่มและคุณสมบัติ $I_D - V_D$ ของมอสเฟตเปลี่ยนไปจากเดิม ปัญหาของพาหะร้อนเหล่านี้อาจแก้ไขให้มีผลลดลงได้โดยการลดความเข้มอะตอมสารเจือในส่วนซอสและเดรน เพื่อให้สนามไฟฟ้าที่รอยต่อพีเอ็นมีค่าลดลง แต่การทำเช่นนี้โดยตรงอาจมีผลให้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความต้านทานที่ขั้วสัมผัสของซอสและเดรนมีค่าสูงขึ้นซึ่งจะเป็นผลเสีย เพื่อลดผลเสียดังกล่าวจึงมีการออกแบบโดยเพิ่มส่วนซอสและเดรนด้านที่ติดอยู่กับเซนแนล โดยให้มีความเข้มข้นของอะตอมสารเจืออย่างเจือจาง



รูปที่ 2.8 โครงสร้างที่มีการ โด๊ปอย่างเบาเพื่อลดผลของพาหะร้อน

2.4 รูปแบบจำลองของมอสเฟต (MOSFET Model)

ในการวิเคราะห์เพื่อการออกแบบ จำเป็นต้องให้มอสอยู่ในรูปจำลองวงจรไฟฟ้า จากที่ได้กล่าวไว้แล้วข้างต้น วงจรจะสามารถทำงานได้เมื่อได้รับแรงดันไบอัสที่เหมาะสม ในกรณีเริ่มแรกจึงทำการคิดเพียงเฉพาะสัญญาณ ไปตรงเพื่อหาจุดไบอัส เมื่อทำการป้อนสัญญาณอินพุตไฟสลับจึงเกิดการซ้อนทับของทั้งสัญญาณ ไปตรงและสัญญาณ ไฟสลับ เมื่อต้องการคิดเฉพาะสัญญาณ ไฟสลับจึงต้องแทนวงจรด้วยรูปแบบจำลองสำหรับสัญญาณขนาดเล็ก



ก.

ข.


รูปที่ 2.9 ก) แบบจำลองสัญญาณขนาดเล็กของมอสเฟต
ข) ผลของขนาดเซนแนลมอดูเลชันแทนด้วยความต้านทาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากผลของขนาดแกนแนลมอดูเลชัน กระแสเดรนเปลี่ยนแปลงตามแรงดันเดรนซอส ผลกระทบนี้สามารถจำลองให้เป็นแหล่งจ่ายกระแสที่ถูกควบคุมด้วยแรงดัน แต่แหล่งจ่ายกระแสมีค่าเป็นเชิงเส้นกับแรงดันที่ตกคร่อมตัวของมัน ทำให้สามารถประมาณให้เป็นค่าความต้านทานเชิงเส้นได้

$$\begin{aligned}
 r_o &= \frac{\partial V_{DS}}{\partial I_D} \\
 &= \frac{1}{\partial I_D / \partial V_{DS}} \\
 &= \frac{1}{\frac{1}{\lambda I_D}} \\
 &= \frac{1}{\frac{1}{\lambda} \cdot \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2} \quad (2.10)
 \end{aligned}$$

เมื่อ λ คือ ความยาวแกนแนลมอดูเลชัน (Channel-length modulation) นอกจากนี้ยังมีผลของตัวเก็บประจุแฝงที่อยู่ภายในโมสเฟตเนื่องจากโครงสร้างที่มีฉนวนคั่นกลาง ซึ่งตัวเก็บประจุแฝงนี้จะส่งผลกระทบต่อการทำงานที่ความถี่สูง



รูปที่ 2.10 วงจรเสมือนสำหรับสัญญาณขนาดเล็กที่คิดผลของตัวเก็บประจุแฝง

$$C_{sb} = AS \cdot C_j (V_{bs}) \quad (2.11)$$

$$C_{db} = AD \cdot C_j (V_{bs}) \quad (2.12)$$

เมื่อ AS , AD คือ พื้นที่ซอสและเดรนตามลำดับ

$$C_{ovs} = W \cdot C_{gso} \quad (2.13)$$

$$C_{ovd} = W \cdot C_{gdo} \quad (2.14)$$

ช่วงอิมิตัว

$$C_{ch} \cong \frac{2}{3} W \cdot L \cdot C_{ox} \quad (2.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_{gs} = C_{ovs} + C_{ch} \quad (2.16)$$

$$C_{gd} = C_{ovd} \quad (2.17)$$

โดยทั่วไป ค่า C_{sb} มีค่าเป็นศูนย์เมื่อขาซอสและฐานรองต่อถึงกัน C_{db} มีค่าต่ำ และ C_{gb} มีค่าเป็นศูนย์ ดังนั้นจะได้ว่า ช่วงอิมิตัวจะมีตัวเก็บประจุแฝงที่มีผลต่อวงจรมาก คือ C_{gs} และ C_{gd} นอกจากนี้แล้ว ตัวเก็บประจุแฝงที่มีอยู่ในวงจรรวมและจากการเชื่อมต่ออื่นๆจะมีผลต่อการทำงานของวงจรที่ความถี่สูงด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ทฤษฎีของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

3.1 คุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล


วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลมีหน้าที่แปลงสัญญาณอนาล็อกอินพุตเป็นสัญญาณดิจิทัลเอาต์พุตที่สัมพันธ์กัน ดังรูปที่ 3.1 แสดงกราฟคุณสมบัติในทางอุดมคติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ซึ่งเป็นไปตามสมการดังนี้

$$V_{ref} (b_1 2^{-1} + b_2 2^{-2} + \dots + b_N 2^{-N}) = V_{in} \pm V_x \quad (3.1)$$

เมื่อ $B_{out} = b_1 2^{-1} + b_2 2^{-2} + \dots + b_N 2^{-N}$

และ $-\frac{1}{2} V_{LSB} \leq V_x \leq \frac{1}{2} V_{LSB}$

จากรูปที่ 3.1 เอาต์พุตดิจิทัลค่าหนึ่งๆ เกิดจากค่าอินพุตอนาล็อกที่ต่อเนื่องกันในช่วง $\frac{V_{LSB}}{2}$ ที่แทนค่าระดับสัญญาณอนาล็อกเพียงค่าเดียว เรียกว่าการจัดระดับสัญญาณอินพุต (Input quantization)



รูปที่ 3.1 กราฟคุณสมบัติในอุดมคติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล 3 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าผิดพลาดจากการจัดระดับ (Quantization error)

ในแต่ละสถานะของสัญญาณเอาต์พุตดิจิทัลจะแทนขนาดของสัญญาณอนาล็อกค่าใดค่าหนึ่งในช่วงเล็กๆ ระหว่างจุดแบ่งระดับ เรียกช่วงเล็กๆ นี้ว่าเป็นขนาดหนึ่ง Analog Quantization หรือหนึ่งควอนตัม (Quantum) หรือหนึ่งLSB (Least Significant Bit) ของการแปลงสัญญาณ ซึ่งคำนวณได้จาก


$$Q = \frac{FSR}{2^N} \quad (3.2)$$

เมื่อ FSR คือ ช่วงของแรงดันอนาล็อกสเกล (Full Scale Range)

N คือ จำนวนบิตของสัญญาณดิจิทัล

นั่นคือสัญญาณอนาล็อกในช่วง 1 LSB จะแทนสัญญาณดิจิทัลเพียง 1 สถานะ จึงเกิดค่าผิดพลาดขึ้นจากการจัดระดับสัญญาณ และจะได้ว่าค่าผิดพลาดนี้จะอยู่ระหว่าง 0 ถึง $\pm \frac{Q}{2}$

แรงดันออฟเซต (Offset voltage)



รูปที่ 3.2 กราฟแสดงคุณสมบัติของวงจรแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิทัล 3 บิต ที่มีแรงดันออฟเซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันออฟเซตของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (E_{off}) คือความแตกต่างของแรงดันเอาต์พุตดิจิทัลในอุดมคติกับแรงดันเอาต์พุตจริง ซึ่งทำให้เอาต์พุตผิดพลาดเกิน $\frac{1}{2}$ LSB ดังรูปที่ 3.2 แสดงกราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีแรงดันออฟเซต ซึ่งสามารถแสดงสมการของแรงดันออฟเซตในหน่วย LSB ได้ว่า

$$E_{off} = \frac{V_{00\dots01}}{V_{LSB}} - \frac{1}{2} LSB \quad (3.3)$$

เมื่อ $V_{00\dots01}$ คือ ระดับแรงดันอินพุตที่ให้ค่าเอาต์พุตดิจิทัลบิต 00...01

V_{LSB} คือ แรงดันหนึ่งหน่วย LSB ซึ่งมีค่าเท่ากับ $\frac{1}{2^N}$

N คือจำนวนบิตของเอาต์พุตดิจิทัล

ค่าผิดพลาดจากอัตราขยาย (Gain error)



รูปที่ 3.3 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล 3 บิต ที่มีค่าผิดพลาดจากอัตราขยาย

ค่าผิดพลาดจากอัตราขยาย (E_{gain}) คือผลต่างระหว่างแรงดันเอาต์พุตเต็มสเกลกับแรงดันเอาต์พุตที่ 1 LSB เมื่อหักผลของออฟเซตออกแล้ว รูปที่ 3.3 แสดงคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีค่าผิดพลาดจากอัตราขยาย โดยมีค่าดังสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$E_{gain} = \left(\frac{V_{11\dots 11}}{V_{LSB}} - \frac{V_{00\dots 01}}{V_{LSB}} \right) - (2^N - 2) \quad (3.4)$$

เมื่อ $V_{11\dots 11}$ คือ ระดับแรงดันอินพุตที่ให้ค่าเอาต์พุตดิจิตอล 11...11
 $V_{00\dots 01}$ คือ ระดับแรงดันอินพุตที่ให้ค่าเอาต์พุตดิจิตอล 00...01

ความไม่เป็นเชิงเส้นดิฟเฟอเรนเชียล (Differential nonlinearity: DNL)



รูปที่ 3.4 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล ที่มีผลของความไม่เป็นเชิงเส้นดิฟเฟอเรนเชียล

คือ ค่าความเบี่ยงเบนของความกว้างในการเปลี่ยนระดับขั้น (Step width) ที่มากที่สุดเทียบกับค่าในอุดมคติซึ่งเท่ากับ 1 LSB รูปที่ 3.4 แสดงกราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล 3 บิต ที่มีค่า DNL เราสามารถหาค่า DNL ในหน่วย LSB ได้โดยตัดผลของแรงดันอินพุตออฟเซตและค่าผิดพลาดจากอัตราขยายก่อน จะได้ค่าอินพุตอนาล็อกที่ชัดเจนแล้วดังนี้

$$V_{in(corr)} |_{D_{out}} = \left(\frac{V_{in(actual)} |_{D_{out}}}{V_{LSB}} \right) - E_{off} - \left(\frac{D_{out} - 1}{2^N - 1} \right) E_{gain} \quad (3.5)$$

เมื่อ $V_{in(actual)} |_{D_{out}}$ คือ แรงดันอินพุตจริงที่เอาต์พุตดิจิตอลค่าต่างๆ


D_{out} คือ ระดับของดิจิตอลในเลขฐานสิบ มีค่าเป็น 0, 1, 2, ..., $2^N - 1$

และจะได้ค่า DNL เป็นไปตามสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$DNL|_{D_{out}} = (V_{in(corr)}|_{D_{out+1}}) - (V_{in(corr)}|_{D_{out-1}}) \tag{3.6}$$

ความไม่เป็นเชิงเส้นอินทิกรัล (Integral nonlinearity: INL)



รูปที่ 3.5 กราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีผลของความไม่เป็นเชิงเส้นอินทิกรัล

คือ ค่าความเบี่ยงเบนของจุดกึ่งกลางหรือตำแหน่งในการเปลี่ยนระดับที่มากที่สุดเทียบกับจุดกึ่งกลางในอุดมคติ รูปที่ 3.5 แสดงกราฟคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มี INL เราสามารถหาค่า INL ในหน่วย LSB ได้โดยตัดผลของแรงดันอินพุตออฟเซตและค่าผิดพลาดจากอัตราขยายก่อน จะได้ค่า INL เป็นไปตามสมการ

$$INL|_{D_{out}} = (V_{in(corr)}|_{D_{out}}) - (V_{in(corr)}|_{00...00}) - D_{out} \tag{3.7}$$

ระดับความละเอียด (Resolution)

ระดับความละเอียดของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลคือความสามารถในการแบ่งแยกระดับการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีความละเอียดมากขึ้นเพียงใด โดยมีหน่วยของระดับความละเอียดเป็นบิต เช่น วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลสามารถแยกช่วงสัญญาณอนาล็อกได้ 256 ระดับ หรือเท่ากับ 2^8 จะมีระดับความละเอียด

เท่ากับ 8 บิต เป็นต้น ยิ่งวงจรมีจำนวนบิตมากขึ้นก็จะมีระดับความละเอียดและความแม่นยำมากขึ้นด้วย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอนเวอร์ชันไทม์ (Conversion Time)

คอนเวอร์ชันไทม์ คือ ช่วงเวลาที่วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลใช้ในการแปลงสัญญาณอินพุตอนาล็อกเป็นสัญญาณเอาต์พุตดิจิทัลหนึ่งบิต โดยเป็นส่วนกลับของอัตราการซีกตัวอย่างสูงสุด (Maximum Sampling Rate) ดังสมการ

$$f_{\text{sampling}} = \frac{1}{T} \quad (3.8)$$

ถ้าวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลมีอัตราการซีกตัวอย่างสูง แสดงว่าวงจรใช้เวลาในการแปลงสัญญาณต่ำ หรือมีความเร็วในการทำงานสูง ค่าความเร็วในการแปลงสัญญาณเรียกว่าคอนเวอร์ชัน สปีด (Conversion Speed) มีหน่วยเป็น SPS (sample per second)

3.2 โครงสร้างและชนิดของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

โครงสร้างของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบ่งตามความเร็วและความถูกต้องในการทำงาน ได้ดังนี้


ความเร็วต่ำถึงปานกลางและความถูกต้องสูง ได้แก่ โครงสร้างแบบ Integrating, โครงสร้างแบบ Oversampling

ความเร็วปานกลางและความถูกต้องปานกลาง ได้แก่ โครงสร้างแบบ Successive Approximation, โครงสร้างแบบ Algorithmic

ความเร็วสูงและความถูกต้องต่ำถึงปานกลาง ได้แก่ โครงสร้างแบบ Flash, โครงสร้างแบบ Two-step, โครงสร้างแบบ Interpolating, โครงสร้างแบบ Folding, โครงสร้างแบบ Pipelined, โครงสร้างแบบ Time-interleaved

3.3 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช

คุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลชที่เห็นได้อย่างชัดเจนคือ สามารถแปลงสัญญาณอินพุตอนาล็อกเป็นสัญญาณเอาต์พุตดิจิทัลได้ภายในหนึ่งสัญญาณนาฬิกา ในหัวข้อนี้จะกล่าวถึงการทำงานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช รวมถึงโครงสร้างภายใน ซึ่งประกอบด้วยวงจรย่อยๆ ต่อร่วมกัน



รูปที่ 3.6 โครงสร้างพื้นฐานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช N บิต

จากรูปที่ 3.6 แสดงโครงสร้างพื้นฐานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช N บิต สัญญาณอินพุตจะถูกป้อนให้กับวงจรคอมพาราเตอร์จำนวน $2^N - 1$ ตัว เมื่อ N คือจำนวนบิตของเอาต์พุตดิจิทัล โดยสัญญาณจะถูกวัดที่คอมพาราเตอร์แต่ละตัวพร้อมกันเพื่อเปรียบเทียบระดับแรงดันอ้างอิงที่ได้จากวงจรความต้านทานอนุกรม สัญญาณเอาต์พุตที่ได้จากคอมพาราเตอร์แต่ละตัวจะมีค่าเป็น 0 หรือ 1 และให้เอาต์พุตจากคอมพาราเตอร์ทุกตัวมีรูปแบบคล้ายกับการเพิ่มขึ้นของโปรทในเทอร์โมมิเตอร์ จึงเรียกว่าเทอร์โมมิเตอร์โค้ด โดยผ่านแฉกเกทซึ่งทำหน้าที่เปลี่ยนรหัสเทอร์โมมิเตอร์โค้ดให้เป็นอินพุตของวงจรเอ็นโค้ดเดอร์และแปลงเป็นรหัสไบนารี และวงจรแลตช์จะทำหน้าที่เก็บข้อมูลเอาต์พุตไว้เพื่อป้องกันข้อมูลสูญหายในขณะที่แปลงข้อมูลอินพุตใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรร้อยยในวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช

วงจรร้อยยที่ใช้ได้แก่ วงจรคอมพาราเตอร์, วงจรแลตช์ และวงจรถ่ายโอน ไค์คเตอร์ ซึ่งวงจรมีความสำคัญที่สุดต่อคุณสมบัติทางด้านความเร็วของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลชก็คือวงจรคอมพาราเตอร์

3.3.1 วงจรคอมพาราเตอร์ (Comparator)

คุณสมบัติทั่วไปของวงจรคอมพาราเตอร์


คอมพาราเตอร์ คือ วงจรที่ทำหน้าที่เปรียบเทียบสัญญาณอนาล็อกสองสัญญาณ และให้เอาต์พุตเป็นสัญญาณดิจิทัล ซึ่งสัมพันธ์กับผลของการเปรียบเทียบสัญญาณอนาล็อกที่อินพุต

รูปที่ 3.7 แสดงสัญลักษณ์ของวงจรคอมพาราเตอร์ ซึ่งเหมือนกับวงจรรอปแอมป์ และมีความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตในอุดมคติดังรูปที่ 3.8



รูปที่ 3.8 กราฟความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตของวงจรคอมพาราเตอร์ในอุดมคติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 กราฟความสัมพันธ์ระหว่างอินพุตกับเอาต์พุต
ของวงจรคอมพาราเตอร์ทั่วไป

จากรูปที่ 3.8 จะเห็นว่าคอมพาราเตอร์ในอุดมคติจะมีอัตราขยายแรงดันเป็นอนันต์ ซึ่งไม่เป็นจริงในคอมพาราเตอร์ทั่วไป ดังรูปที่ 3.9 จะมีอัตราขยายแรงดันดังสมการ

$$A_V = \frac{V_{OH} - V_{OL}}{V_{IH} - V_{IL}} \quad (3.9)$$

โดยทั่วไปแรงดันอินพุตที่ป้อนให้กับวงจรซิมอสลอสจิกจะอยู่ที่ประมาณ 30% และ 70% ของแรงดันไฟเลี้ยง หากแรงดันอินพุตสูงหรือต่ำกว่านี้วงจรลอสจิกอาจทำงานผิดพลาดได้

คุณสมบัติของคอมพาราเตอร์ที่ใช้ในการออกแบบ

พรีอับเพกชันดีเลย์ไทม์ (Propagation delay time: t_{prop}) คือ ค่าเวลาที่อินพุตเป็น 50% ของ $V_P - V_N$ ถึงค่าเวลาที่เอาต์พุตเป็น 50% ของ $V_{OH} - V_{OL}$

ระดับความละเอียด (Resolution) คือ ความสามารถในการรับอินพุตค่าเล็กที่สุดที่วงจรยังสามารถให้เอาต์พุตเป็นดิจิตอลได้

ช่วงสัญญาณอินพุตแบบคอมมอน (Input common mode range: CMR) คือ ช่วงของสัญญาณอินพุตที่วงจรสามารถทำงานได้ถูกต้อง

แรงดันเอาต์พุตสวิง (Output swing) คือ ระดับแรงดันเอาต์พุตของคอมพาราเตอร์ที่สามารถป้อนเป็นอินพุตให้กับวงจรลอสจิกได้

อัตราขยายความแตกต่าง (Differential gain: A_D)

อัตราขยายคอมมอน โหมด (Common mode gain: A_{CM})

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สลูว์เรท (Slew rate: SR) คือ อัตราการเปลี่ยนแปลงแรงดันเอาต์พุตที่เกิดจากแรงดันอินพุตแบบ Step signal

คอมมอน โหมดรีเจกชันเรโซ (Common-mode rejection ratio: CMRR) คือ อัตราส่วนที่แสดงถึงการขจัดสัญญาณคอมมอนโหมด มีค่าเท่ากับ $\frac{A_D}{A_{CM}}$

แบนด์วิธ (Bandwidth: BW) คือ ความถี่ที่อัตรายกยลดลง 3 dB จากอัตรายกยสูงสุด

พาวเวอร์ดิสซิเพชัน (Power dissipation: P_{diss}) คือ กำลังงานเฉลี่ยที่วงจรต้องการ

3.3.1.1 วงจรย่อยที่ใช้ในการสร้างคอมพาราเตอร์


วงจรไบอัส

เป็นวงจรที่ทำหน้าที่จ่ายกระแสให้กับส่วนต่างๆ ของคอมพาราเตอร์ และทำหน้าที่สะท้อนกระแส รูปที่ 3.10 แสดงวงจรสะท้อนกระแสแบบพื้นฐาน หลักการทำงานของวงจรคือ กระแสที่ไหลผ่าน M1 จะทำให้ได้แรงดัน V_{GS1} เท่ากับแรงดัน V_{GS2} และมอดเฟตทั้งสองตัวทำงานในช่วงอิ่มตัว จะทำให้กระแสที่ไหลผ่าน M2 เป็น

$$I_{D2} = \left[\frac{K_2 (V_{GS2} - V_{T2})^2 (1 + \lambda V_{DS2})}{K_1 (V_{GS1} - V_{T1})^2 (1 + \lambda V_{DS1})} \right] I_{D1} \quad (3.10)$$

ถ้า M1 และ M2 มีค่า K เท่ากันและ $V_{DS2} = V_{DS1}$ แล้วจะได้

$$I_{D2} = \frac{S_2}{S_1} I_{D1} \quad (3.11)$$



รูปที่ 3.10 วงจรสะท้อนกระแส (Current Mirror) แบบพื้นฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรขยายความแตกต่าง (Differential Amplifier)

เนื่องจากวงจรรคอมพิวเตอร์ต้องการการเปรียบเทียบแรงดัน วงจรรขยายที่นิยมนำมาใช้คือ วงจรรขยายความแตกต่าง ดังรูปที่ 3.11 เป็นวงจรรขยายที่มี M1 และ M2 เป็นตัวรับสัญญาณอินพุตเข้าที่ขาเกตทั้งสอง และได้เอาต์พุตออกที่ขาเดรนของ M2 โดยมี M3, M4 เป็นโหลดแบบวงจรรสะท้อนกระแสให้กับ M1, M2 ถ้า M1, M2 เท่ากันทุกประการ และ M3, M4 เท่ากันทุกประการแล้ว กระแสที่ไหลทั้งสองข้างจะเท่ากัน และมีค่ารวมกันเท่ากับกระแสที่ผ่าน M5 ส่วน M5 นั้นทำหน้าที่จ่ายกระแสให้กับวงจรร



รูปที่ 3.12 กราฟแสดงความสัมพันธ์ระหว่างอินพุตกับเอาต์พุต

ของวงจรรในรูปที่ 3.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อเสียของวงจรถยายความแตกต่างนี้คือแรงดันเอาต์พุตสวิงมีค่าค่อนข้างต่ำ คือ

$$V_{OL} \cong V_N - V_{T2} - \sqrt{\frac{I_5}{K_5}} \quad (3.12)$$

$$V_{OH} \cong V_{DD} - \sqrt{\frac{2I_3}{K_3}} \quad (3.13)$$


แม้ว่าแรงดันเอาต์พุตจะสูงประมาณไฟเลี้ยงบวก แต่จะไม่ต่ำถึงไฟเลี้ยงลบเพราะติด V_{DSAT5} และจะได้อัตราขยายแรงดันของวงจรถยายความแตกต่างในรูปที่ 3.11 ในขณะที่มอสเฟตทุกตัวทำงานในช่วงอิมิตัวดั่งสมการ

$$A_v \cong \frac{g_{m2}}{g_{ds2} + g_{ds4}} = \frac{2\sqrt{K_2}}{\sqrt{I_5}(\lambda_2 + \lambda_4)} \quad (3.14)$$

ความไม่สมมาตรของคู่ M1, M2 และ M3, M4 จะเป็นส่วนหนึ่งที่ทำให้เกิดแรงดันออฟเซต ซึ่งขึ้นอยู่กับกรayoutแบบสวิตลายวงจรรวมด้วย


วงจรถยายแรงดันภาคที่สอง

เนื่องจากวงจรถยายความแตกต่างมีอัตราขยายแรงดันและแรงดันเอาต์พุตสวิงต่ำ จึงมีวงจรภาคขยายภาคที่สอง ซึ่งเป็นวงจรถยายคอมมอนซอสดังรูปที่ 3.13 โดย M1 ทำหน้าที่เป็นโหลดให้กับ M2 หรือเรียกว่าเป็นแหล่งจ่ายกระแสให้กับวงจรก็ได้



รูปที่ 3.13 วงจรถยายคอมมอนซอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 กราฟความสัมพันธ์ระหว่างอินพุตกับเอาต์พุตของวงจรในรูปที่ 3.13


ข้อเสียของวงจรนี้คือ แรงดันทริปพอยต์ (Trip point voltage: V_{TRP}) ควบคุมได้ยากเพราะเปลี่ยนแปลงกับแรงดันไฟเลี้ยง พิจารณาขณะที่มอสเฟตทุกตัวทำงาน ในช่วงอิมิตัว จะได้ว่า

$$V_{IN} = V_{TRP} = V_{DD} - |V_{T2}| - \sqrt{\frac{K_1}{K_2}} (V_{BLAS} - V_{SS} + V_{T1}) \quad (3.15)$$

อัตราขยายแรงดันของวงจร คือ

$$A_v = \frac{2K_2 \left(\frac{1}{I_2} \right)}{\lambda_1 + \lambda_2} \quad (3.16)$$

3.3.1.2 วงจรคอมพาราเตอร์สองภาค (Two stage comparator)



รูปที่ 3.15 วงจรคอมพาราเตอร์สองภาค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรวมพาราเตอร์สองภาคจะนำวงจรรขยายความแตกต่างและวงจรรขยายคอมมอนซอสมาต่อร่วมกัน โดยภาคแรกเป็นวงจรรขยายความแตกต่างและภาคที่สองเป็นวงจรรขยายคอมมอนซอสแสดงดังรูปที่ 3.15 อัตราขยายของวงจรรขยายความแตกต่างที่มีค่าน้อยจะถูกขยายด้วยวงจรรขยายคอมมอนซอสภาคที่สอง และค่าเอาต์พุตสวิงของวงจรรขยายความแตกต่างที่ถูกจำกัดก็ถูกแก้ไขโดยเอาต์พุตสวิงของวงจรรวมคอมมอนซอสที่มีค่าสูงกว่า

เงื่อนไขการทำงานของวงจรรวมพาราเตอร์สองภาคคือ ต้องทำให้เอาต์พุตของวงจรรขยายความแตกต่างที่จุดทำงานตรงกับค่า V_{TRP} ของวงจรรขยายคอมมอนซอส เกิดเงื่อนไขสมดุลที่วาทานซิสเตอร์ NMOS ทุกตัว ได้รับกระแสเข้ามาเท่ากับกระแสที่จ่ายมาจากทรานซิสเตอร์ PMOS เมื่อมอสเฟตทุกตัวทำงานในช่วงอิมิตัว จะสามารถแก้ไขปัญหของวงจรรวมคอมมอนซอสที่ค่า V_{TRP} เปลี่ยนแปลงได้ง่าย โดยหลังจากต่อเป็นสองภาคแล้ว จะได้ว่า

$$\Delta V_{TRP1} = \frac{\Delta V_{TRP2}}{A_{V1}} \quad (3.16)$$

เมื่อ ΔV_{TRP2} คือ จำนวนการเปลี่ยนแปลงของแรงดัน V_{TRP} ของวงจรรภาคที่สอง A_{V1} คือ อัตราขยายแรงดันของวงจรรขยายความแตกต่าง สังเกตว่า ΔV_{TRP1} เป็นผลของ ΔV_{TRP2} ที่สะท้อนมายังภาคที่หนึ่ง นั่นคือ ΔV_{TRP2} ซึ่งมีผลกับแรงดันอินพุตออฟเซตจะมีค่าลดลง

ในการออกแบบเพื่อให้ได้เงื่อนไขสมดุลดังที่กล่าวมานั้น กระทำตามหลักการที่ว่า ถ้าต้องการให้ v_p และ v_n มีผลต่อวงจรโดยสมมาตรกัน จะต้องให้ขนาดของ M1, M2 เท่ากัน และขนาดของ M3, M4 เท่ากัน และถ้าอินพุต v_p และ v_n เท่ากันแล้วกระแสที่ไหลผ่าน M1 และ M2 จะมีค่าเท่ากันและเป็นครึ่งหนึ่งของกระแสที่ไหลผ่าน M5 สรุปความสัมพันธ์ของมอสเฟตทุกตัวได้ดังนี้

$$\text{ให้ } S = \frac{W}{L}$$

$$\text{จะได้ } S_1 = S_2 \quad (3.18)$$

$$S_3 = S_4 \quad (3.19)$$

$$i_1 = i_2 = \frac{i_5}{2} \quad (3.20)$$

กระแสที่ไหลผ่าน M5 จะสะท้อนไปยัง M7 ด้วยอัตราส่วนของขนาด M7 ต่อ M5 กระแสใน M4 จะเป็นสัดส่วนกับกระแส M6 ด้วยอัตราส่วนของขนาด M6 ต่อ M4 เงื่อนไขสมดุลแสดงว่ากระแส M3, M4 เท่ากัน เมื่อแรงดันเดรนของ M3 เท่ากับแรงดันเกตของ M3 และ M4 ดังนั้นกระแส M4 จึงสะท้อนไปยังกระแส M6 ซึ่งได้ความสัมพันธ์ดังนี้

$$i_7 = i_5 \left(\frac{S_7}{S_5} \right) \quad (3.21)$$

$$i_6 = i_4 \left(\frac{S_6}{S_4} \right) \quad (3.22)$$

สำหรับเงื่อนไขไขสมมูล จะได้ว่า

$$\begin{aligned} i_6 &= i_7 \\ i_4 \left(\frac{S_6}{S_4} \right) &= i_5 \left(\frac{S_7}{S_5} \right) \end{aligned} \quad (3.23)$$

จากที่กล่าวมาว่า

ดังนั้น

$$\begin{aligned} i_5 &= 2(i_4) \\ \frac{S_6}{S_4} &= 2 \left(\frac{S_7}{S_5} \right) \end{aligned} \quad (3.24)$$

จากสมการที่ 3.18, 3.19, 3.20 และ 3.24 เป็นความสัมพันธ์ของเงื่อนไขไขสมมูล แต่ยังไม่ได้คิดผลของ channel-length modulation ซึ่งจะทำให้เกิดความไม่สมมาตรขึ้น และส่งผลกระทบต่อมาเป็นแรงดันอินพุตออฟเซตนั่นเอง

ค่า CMR ของวงจร คือ

$$V_{GI(\min)} = V_{SS} + V_{DS5} + \sqrt{\frac{2I_1}{K_1}} + V_{T1} \quad (3.25)$$

$$V_{GI(\max)} = V_{DD} - \sqrt{\frac{2I_3}{K_3}} - V_{T3} + V_{T1} \quad (3.26)$$

เมื่อต้องการออกแบบภาคอินพุตตามเงื่อนไขอินพุตคอมมอน โหมดครนจ์ จะต้องออกแบบขนาดของ M3 เพื่อให้ได้ค่าสูงสุด แล้วออกแบบขนาดของ M1 และ M5 เพื่อให้ได้ค่าต่ำสุดตามต้องการ

อัตราขยายแรงดันของวงจรหาได้โดย


$$A_V = \left(\frac{g_{m1}}{g_{ds2} + g_{ds4}} \right) \left(\frac{g_{m6}}{g_{ds6} + g_{ds7}} \right) \quad (3.27)$$

$$A_V = \frac{2\sqrt{K_1 K_6}}{(\lambda_2 + \lambda_4)(\lambda_6 + \lambda_7)\sqrt{I_1 I_6}} \quad (3.28)$$

ในการออกแบบให้ได้อัตราขยายแรงดันตามต้องการนั้น สามารถออกแบบค่า I_6 , S_6 , I_5 , S_1 โดยถ้ากระแสลดลง อัตราขยายแรงดันจะเพิ่มขึ้น และถ้าขนาดของมอสเฟต M1 และ M6 เพิ่มขึ้น ก็จะได้อัตราขยายแรงดันเพิ่มขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สิ่งที่ต้องพิจารณาต่อไปคือ เรื่องของความเร็วในการทำงาน หรือค่าเวลา t_{prop} โดยหาค่ากระแสที่สามารถชาร์จหรือดิสชาร์จ พาราซิติกคาปาซิเตอร์ และคาปาซิเตอร์ในวงจร รูปที่ 3.16 แสดงให้เห็นถึงคาปาซิเตอร์ที่มีผลต่อวงจรมากที่สุด มีค่าเท่ากับ C_{L1} ซึ่งมีค่าเท่ากับดีฟลิชั่นคาปาซิเตอร์ C_D และ C_{gs}



รูปที่ 3.16 ตัวเก็บประจุที่มีผลต่อวงจรมพาราเตอร์

สมมุติว่าอินพุต v_p และ v_n ที่ป้อนเข้ามาส่งผลให้วงจรถูกกระตุ้นไม่สมดุลมากที่สุด คือมีกระแส $M5$ ไหลผ่าน $M1$ หรือ $M2$ ด้านใดด้านหนึ่ง เมื่อพิจารณาว่ากระแสที่มากที่สุดที่จะจ่ายออกไปชาร์จหรือดิสชาร์จ C_{L1} ได้ ค่า t_{prop} จะหาจากจำนวนเวลาที่ใช้ในการเปลี่ยนระดับแรงดันจาก v_{DO} ที่เวลาเริ่มต้นถึงระดับแรงดัน V_{TRP2} ของภาคที่สอง โดยสมมติว่ามอสเฟตทุกตัวทำงานในช่วงอิ่มตัว ขณะขับกระแสหรือขณะเปลี่ยนสถานะแรงดันเมื่อเราประมาณว่ากระแสขับคาปาซิเตอร์ C_{L1} คงที่เท่ากับกระแส $M1$ หรือ $M2$ แต่พิจารณาอินพุตที่ทำให้เกิดเงื่อนไขไม่สมดุลคือกระแส $M5$ ทั้งหมดจะไหลผ่านด้านใดด้านหนึ่งเพียงด้านเดียว นั่นคือ กระแสขับคาปาซิเตอร์เท่ากับกระแส $M5$ ดังนั้นจากการประมาณนั้นจะได้เวลาที่ใช้ในการเปลี่ยนจากระดับแรงดัน v_{DO} ไปยัง V_{TRP2} คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta T_1 = \Delta v_{DO} \left(\frac{C_{L1}}{i_5} \right) \quad (3.29)$$

โดยที่

$$\Delta v_{DO} = v_{DO}(t_0) - V_{TRP2} \quad (3.30)$$

เอาต์พุตของภาคที่หนึ่งจะมีลักษณะลาดชันเข้าสู่ค่า V_{TRP2} ด้วยเวลา ΔT_1 เพื่อความง่ายในการหาค่า t_{prop} ของวงจรภาคที่สอง จะสมมติให้ วงจรภาคที่หนึ่งให้เอาต์พุตเป็น step function แล้วพิจารณาว่าค่า ΔT_2 นี้จะหาได้จากการพิจารณากระแสที่ชาร์จคาปาซิเตอร์ที่เอาต์พุต C_{L2} ว่ามีค่าเท่าใด โดยแบ่งพิจารณา 2 กรณีคือ กระแสที่ชาร์จ และกระแสที่ดิสชาร์จ เพราะมีค่าไม่เท่ากัน กระแสชาร์จเกิดจากกระแส $M6$ ไหลไปชาร์จ C_{L2} และมีกระแสส่วนหนึ่งไหลไปยัง $M7$ ส่วนกระแสดิสชาร์จเกิดจากกระแส $M7$ เท่านั้น ดังนั้นพิจารณากระแส $M7$ จะได้ว่า

$$i_7 \cong i_5 \left(\frac{S_7}{S_5} \right) \quad (3.31)$$

พิจารณากระแส $M6$ ในสถานะไม่สมดุลเมื่อ v_{DO} มีค่าต่ำสุด จะได้กระแส $M6$ มากที่สุด

$$i_6 \cong \frac{K_6}{2} (V_{DD} - v_{DO(\min)} - |V_{T6}|)^2 \quad (3.32)$$

เมื่อ

$$v_{DO(\min)} \cong v_n - \sqrt{\frac{i_5}{K_1}} - V_{T1} \quad (3.33)$$

โดยสมมติว่ากระแสชาร์จมีค่าคงที่จะได้ว่า เวลาใช้ในการชาร์จคาปาซิเตอร์ C_{L2} คือ

$$\Delta T_{2+} \cong C_{L2} \left[\frac{(V_{TRP3} - V_{ss})}{i_6 - i_7} \right] \quad (3.34)$$

และเวลาที่ใช้ดิสชาร์จ C_{L2} คือ

$$\Delta T_{2-} \cong C_{L2} \left[\left(\frac{V_{DD} - V_{TRP3}}{i_7} \right) \right] \quad (3.35)$$

โดยค่า V_{TRP3} คือ แรงดันทรูปฟอยด์ของภาคถัดไป ค่าพร้อมเพกชันดีเลย์ใหม่ทั้งหมดหาได้

จาก

$$\Delta T = \Delta T_1 + \Delta T_2 \quad (3.36)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปขั้นตอนในการออกแบบวงจรคอมพิวเตอร์

1. จากข้อกำหนดของค่า พรีอบเพกซ์ชันดีเลย์ใหม่ สามารถนำมาใช้กำหนดค่าสควร์เรทได้ โดยควรมีค่าสควร์เรทเป็น 10 เท่าของค่าพรีอบเพกซ์ชันดีเลย์ใหม่ จากค่า SR และค่า C_L นำไปหาค่ากระแสซาร์จได้เป็น

$$I_6 = C_L \frac{dV}{dT} \quad (3.37)$$

2. กำหนดหาขนาดของ M6, M7 ที่เล็กที่สุดที่ยังคงได้เอาต์พุตสวิงตามข้อกำหนดโดย

$$V_{DSAT} = \sqrt{\frac{2I}{K}} \quad (3.38)$$

3. เมื่อรู้กระแสที่ภาคที่สองและขนาดของ M6 สามารถหาอัตราขยายแรงดันของภาคที่สองจาก

$$A_{v2} = \frac{g_{m6}}{g_{ds6} + g_{ds7}} \quad (3.39)$$

$$= \frac{\sqrt{2K_6}}{\sqrt{I_6}(\lambda_6 + \lambda_7)} \quad (3.40)$$

4. หาอัตราขยายแรงดันภาคที่สองเพื่อให้ได้อัตราขยายแรงดันรวมตามที่ต้องการ
5. หาขนาดของ M4, M5 เพื่อให้ได้กระแสที่ตอน ไปยัง M6, M7 ตามที่ออกแบบไว้ โดยยึดหลักว่าให้ใช้ขนาดของ M4, M5, M6 และ M7 ที่เล็กที่สุด ก็จะได้ค่ากระแสของวงจรภาคที่หนึ่งที่น้อยที่สุด

6. จากค่ากระแสของวงจรภาคที่หนึ่ง และค่าอัตราขยายแรงดันของภาคที่หนึ่ง นำไปหาขนาดของ M2 โดย

$$A_{v1} = \frac{g_{m2}}{g_{ds2} + g_{ds4}} \quad (3.41)$$

$$= \frac{\sqrt{2K_2}}{\sqrt{I_2}(\lambda_2 + \lambda_4)} \quad (3.42)$$

$$S_2 = [(\lambda_2 + \lambda_4)A_{v1}]^2 \left(\frac{I_2}{2K_2} \right) \quad (3.43)$$

7. หาขนาดของ M5 ที่เล็กที่สุดเพื่อให้ได้ค่าอินพุตต่ำสุดตามข้อกำหนดของค่า CMR โดย

$$V_{DSS} = v_{G1(\min)} - \sqrt{\frac{I_5}{K_1}} - V_{T1} - V_{ss} \quad (3.44)$$

$$S_5 > \frac{2I_5}{K'_5(V_{DSS})^2} \quad (3.45)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. ปรับเพิ่มขนาดของ M5 หรือ M7 เพื่อให้ได้ตามเงื่อนไขของ $V_{G1(\min)}$ และสามารถสะท้อนกระแสไปยัง M7 ได้ถูกต้องโดย

$$S_5 = S_7 \frac{I_5}{I_7} \quad (3.46)$$

9. หาขนาดของ M3 ที่เล็กที่สุดเพื่อให้ได้ค่า อินพุตสูงสุดตามข้อกำหนดค่า CMR จาก

$$V_{G1(\max)} = V_{DD} - \sqrt{\frac{I_5}{K'_3 S_3}} - |V_{T3}| + V_{T1} \quad (3.47)$$


$$S_3 > \frac{I_5}{K'_3 (V_{DD} - V_{G1(\max)} - |V_{T3}| + V_{T1})^2} \quad (3.48)$$

10. ปรับขนาด M3, M6 เพื่อให้ได้กระแสสะท้อนที่ถูกต้อง โดย

$$S_3 = S_6 \frac{I_3}{I_6} \quad (3.49)$$

3.3.1.3 วงจรคอมพาราเตอร์ที่มีการชดเชยออฟเซต (Offset cancellation)

เมื่อต้องการใช้งานวงจรคอมพาราเตอร์ในวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีระดับความละเอียดสูง จะเกิดปัญหาจากแรงดันอินพุตออฟเซต ดังรูปที่ 3.17 แสดงปัญหาของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลอ่านค่าแรงดันอินพุตได้มากกว่าค่าจริง ซึ่งเกิดความผิดพลาดมาจกวงจรถอดคอมพาราเตอร์ที่มีแรงดันอินพุตออฟเซต



รูปที่ 3.17 ผลของแรงดันอินพุตออฟเซตที่มีต่อการทำงานของวงจรแปลง

สัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แรงดันอินพุตออฟเซตสามารถเกิดจากความไม่สมมาตรกันของกลุ่มออสเฟท ผลจากอุณหภูมิ หรือจากการรบกวนอื่นๆ ซึ่งไม่สามารถหาค่าได้ จึงจำเป็นต้องใช้การแก้ไขโดยวิธีอัตโนมัติ (Auto zero technique) คือการใช้ตัวเก็บประจุมาเก็บค่าแรงดันอินพุตออฟเซตไว้เพื่อหักล้างกับแรงดันอินพุตออฟเซตจริงในวงจรโดยอัตโนมัติ ดังรูปที่ 3.18 แสดงวิธีการชดเชยแรงดันอินพุตออฟเซต โดยรูปที่ 3.18(a) แสดงแบบจำลองของวงจรคอมพาราเตอร์ที่มีแรงดันอินพุตออฟเซต V_{OS} รูปที่ 3.18(b) แสดงการต่อวงจรคอมพาราเตอร์แบบ unity gain feedback โดยตัวเก็บประจุ C_{AZ} จะเก็บค่าแรงดันเอาต์พุตซึ่งมีค่าเท่ากับแรงดันอินพุตออฟเซตไว้ รูปที่ 3.18(c) แสดงการนำตัวเก็บประจุ C_{AZ} มาต่อเป็นอินพุตอนุกรมกับ V_{OS} ทำให้แรงดันทั้งสองหักล้างกัน



รูปที่ 3.18 (a) แบบจำลองคอมพาราเตอร์ที่มีแรงดันอินพุตออฟเซต
 (b) คอมพาราเตอร์ที่ต่อแบบ unity gain feedback เพื่อเก็บแรงดันอินพุตออฟเซต
 ไว้ในตัวเก็บประจุ C_{AZ}
 (c) คอมพาราเตอร์ที่ได้รับการชดเชยแรงดันอินพุตออฟเซตแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการใช้งานจริงเราจะใช้วงจรดังแสดงในรูปที่ 3.19(a) โดยรูปที่ 3.19(b) แสดงวงจรขณะที่ Φ_1 มีสถานะเป็น “High” แรงดันอินพุตออฟเซตจะถูกเก็บไว้ในตัวเก็บประจุ C_{AZ} รูปที่ 3.19(c) แสดงวงจรขณะที่ Φ_2 มีสถานะเป็น “High” แรงดันอินพุตออฟเซตจะหักล้างกันทำให้วงจรคอมพาราเตอร์ทำงานได้อย่างถูกต้อง โดยวิธีนี้สามารถลดแรงดันอินพุตออฟเซตซึ่งมีขนาดใหญ่ได้ แต่ไม่สามารถขจัดแรงดันอินพุตออฟเซตได้อย่างสมบูรณ์ เนื่องจากผลของชาร์จอินเจกชัน (Charge injection) และคล็อกฟีดทรู (Clock feedthrough)



รูปที่ 3.19 (a) วงจรที่มีการชดเชยแรงดันอินพุตออฟเซต

(b) ขณะที่ Φ_1 High วงจรอยู่ในสภาวะออโต้ซีโร่

(c) ขณะที่ Φ_2 High คอมพาราเตอร์ทำงานปกติ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 วงจรเอนโค้ดเดอร์ (Encoder)

วงจรถ่ายเอนโค้ดเดอร์จะทำหน้าที่แปลงรหัสเทอร์โมมิเตอร์โค้ดที่ได้จากวงจรถ่ายคอมพาราเตอร์จำนวน $2^N - 1$ ตัวให้เป็นเอาต์พุตดิจิตอลจำนวน N บิต ที่สอดคล้องกับสัญญาณอินพุตอนาล็อก โดยต้องทำการออกแบบให้วงจรถ่ายสามารถป้องกันการเกิดความผิดพลาดจากบับเบิล (Bubble error) คือ การที่เอาต์พุตของคอมพาราเตอร์ตัวใดตัวหนึ่งเป็น 0 แทนที่ควรจะเป็น 1 หรือเป็น 1 แทนที่ควรจะเป็น 0 ซึ่งอาจเกิดจากความไม่เสถียรของคอมพาราเตอร์ มีสัญญาณรบกวน หรือแบนด์วิดท์ที่จำกัด ฯลฯ

3.3.3 วงจรแลตช์ (Latch)

วงจรถ่ายแลตช์มีหน้าที่เก็บค่าของข้อมูลที่ละบิต โดยแต่ละครั้งจะทำงานที่ขอบขาขึ้นหรือขอบขาลงของสัญญาณนาฬิกา เราสามารถสร้างวงจรถ่ายแลตช์ได้จากวงจรถ่ายฟิลิปฟลอป แบบควบคุมโดยสัญญาณนาฬิกา ในวงจรถ่ายแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลแบบแฟลช เราจะใช้วงจรถ่ายแลตช์ในการเก็บค่าแรงดันเอาต์พุตดิจิตอลจากเอนโค้ดเดอร์



รูปที่ 3.20 วงจรถ่ายแลตช์แบบดีฟลิปฟลอป

ตารางที่ 3.1 ตารางความจริงของวงจรถ่ายแลตช์

Data	Clock	Q_1	Q_2
0	0	Data (0)	Q_2
0	1	Q_1	Data (0)
1	0	Data (1)	Q_2'
1	1	Q_1'	Data (1)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรที่ใช้ในการทำงานร่วมกับวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

ในการทดสอบการทำงานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช ที่ได้ทำการออกแบบนั้น จะใช้วงจรที่ทำงานร่วมกับวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ได้แก่ วงจรแซมเปิลแอนด์โฮลด์และวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

3.4.1 วงจรแซมเปิลแอนด์โฮลด์ (Sample and Hold: S/H)

วงจรแซมเปิลแอนด์โฮลด์ หรือเรียกอีกชื่อหนึ่งว่าวงจรแทร็คแอนด์โฮลด์ (Track-and-hold) เป็นวงจรที่มีความสำคัญอย่างมากในระบบการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ใช้ในการสุ่มตัวอย่างสัญญาณอินพุตอนาล็อกและรักษาค่าแรงดันไว้ระยะเวลาหนึ่งเพื่อให้วงจรสามารถนำค่าที่ได้ไปใช้ในการแปลงสัญญาณอินพุตอนาล็อกเป็นสัญญาณเอาต์พุตดิจิทัล




รูปที่ 3.21 วงจรแซมเปิลแอนด์โฮลด์อย่างง่าย

รูปที่ 3.21 แสดงวงจรแซมเปิลแอนด์โฮลด์อย่างง่าย เมื่อ ϕ_{clk} มีสถานะเป็น “High” V' จะมีค่าตาม V_{in} และเมื่อ ϕ_{clk} มีสถานะเป็น “Low” ก็จะคงค่า V' ไว้ ทำให้ V_{out} มีค่าเท่ากับ V_{in} อย่างไรก็ตามจะมีความผิดพลาดเกิดขึ้นจากขารั่วอินжекชั่น คือเมื่อมอสเฟต Q1 off กระแสในเซนแนลก็จะไหลออกไปที่รอยต่อ ทำให้เกิดแรงดันค่าลบคร่อมรอยต่อของมอสเฟตจำนวนเล็กน้อย ทำให้ V' มีค่าลดลงเล็กน้อย V_{out} จึงมีค่าไม่เท่ากับ V_{in} เรียกว่าการเกิดโฮลด์สแต็ป (Hold step)

3.4.2 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

หลังจากสัญญาณที่ผ่านวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลชแล้ว จะทำการทดสอบความถูกต้องของวงจรแปลงสัญญาณ โดยค่าสัญญาณดิจิทัลจะถูกแปลงกลับเป็นสัญญาณอนาล็อก ในที่นี้จะใช้วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกแบบถ่วงน้ำหนักเลขฐานสองด้วยแหล่งจ่ายกระแส ซึ่งลักษณะของวงจรนี้ใช้หลักการเดียวกับการถ่วงน้ำหนักเลขฐานสอง

ด้วยตัวต้านทาน แต่จะมีข้อดีกว่าคือสามารถทำงานได้เร็วกว่า และการสร้างแหล่งจ่ายกระแสสามารถสร้างได้ด้วยมอสทรานซิสเตอร์ ทำให้ลดการใช้พื้นที่ภายในวงจรรวมได้ดีกว่า



รูปที่ 3.22 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกแบบถ่วงน้ำหนักเลขฐานสองด้วยแหล่งจ่ายกระแส


3.5 การออกแบบวงจรในระดับเลย์เอาต์

การออกแบบวงจรรวมในขั้นตอนสุดท้ายนั้น คือการออกแบบเลย์เอาต์ของวงจร ซึ่งเป็นการออกแบบสวิตช์และกำหนดขนาดให้กับส่วนต่างๆของวงจรตามที่คำนวณได้ สิ่งสำคัญในการออกแบบคือการทำตามกฎการออกแบบ (Design Rule) ซึ่งเป็นข้อกำหนดของบริษัทผู้ผลิตเพื่อรับรองผลว่าสามารถสร้างวงจรรวมในทางปฏิบัติ โดยครอบคลุมเรื่องของเทคโนโลยีในการผลิต, ขนาดของทรานซิสเตอร์ที่เล็กที่สุดที่สามารถสร้างได้, ระยะห่างที่น้อยที่สุดระหว่างชั้นสารเดียวกัน, ขนาดที่เล็กที่สุดของชั้นสารที่ครอบคลุมอีกชั้นสารหนึ่งเพื่อให้แน่ใจว่าโครงสร้างของอุปกรณ์จะไม่ผิดเพี้ยนไปถ้าเกิดการกร่อนของขอบชั้นสาร เป็นต้น หลังจากออกแบบเลย์เอาต์แล้วสามารถทำการจำลองการทำงานของวงจรเพื่อทดสอบวงจรก่อนส่งไปผลิต ซึ่งจะรวมผลของตัวเก็บประจุแฝงที่เกิดจากการเดินสายในวงจรรวม หรือการวางตำแหน่งของอุปกรณ์ในวงจรที่อาจทำให้วงจรทำงานผิดพลาดได้ถ้ามีการออกแบบไม่ดี เมื่อทำการทดสอบการทำงานของวงจรแล้วทำการเอ็กซ์แทร็กต์ (extract) เป็นไฟล์ CIF (Caltech Intermediate Form) หรือ GDS II เพื่อส่งไปยังโรงงานเพื่อทำการผลิตเป็นวงจรรวม

3.5.1 การออกแบบมอสทรานซิสเตอร์

ทำการออกแบบมอสทรานซิสเตอร์โดยกำหนดขนาด W/L นำมาวาดเป็นเลย์เอาต์ของมอสทรานซิสเตอร์ได้ดังรูปที่ 3.23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.23 เลย์เอาต์ของมอสทรานซิสเตอร์

ในกรณีที่ต้องการให้มอสทรานซิสเตอร์สองตัวมีความสมมาตรกัน จะใช้การออกแบบเลย์เอาต์แบบคอมมอนเซนทรอยด์ (common-centroid) คือ การออกแบบให้ตำแหน่งของมอสทรานซิสเตอร์ใช้พื้นที่ร่วมกัน จึงมีผลของอุณหภูมิหรือความหนาของชั้นออกไซด์ใกล้เคียงกัน ทำให้กลุ่มมอสทรานซิสเตอร์มีความสมมาตรกัน

3.5.2 การออกแบบตัวต้านทาน


ค่าความต้านทานต่อพื้นที่สี่เหลี่ยมจัตุรัสจะมีค่าไม่เท่ากันในแต่ละชั้นสาร เช่น ชั้นของโลหะมีค่าสภาพต้านทานเท่ากับ 0.055 โอห์ม/sq ในชั้นของ N-Well มีค่าสภาพต้านทานเท่ากับ 1.3K โอห์ม/sq ดังนั้นการออกแบบเลย์เอาต์ของตัวต้านทานจึงต้องเลือกชั้นสารที่เหมาะสม โดยหาค่าความต้านทานได้จาก

$$R = \rho_s \frac{L}{W}$$

โดย R คือ ค่าความต้านทาน

ρ_s คือ ค่าสภาพต้านทาน (โอห์ม/sq)

L และ W คือ ความยาวและความกว้างของชั้นสาร




Rw: WELL

รูปที่ 3.24 เลขเอาต์ของตัวด้านทาน

3.5.3 การออกแบบตัวเก็บประจุ

ตัวเก็บประจุมีโครงสร้างจากชั้นตัวนำขนานกันสองชั้นถูกคั่นด้วยสารไดอิเล็กทริกหรือฉนวน ในการออกแบบตัวเก็บประจุในวงจรรวมสามารถสร้างตัวเก็บประจุได้หลายชนิด เช่น สร้างจากชั้นของโพลีกับโพลี โลหะกับโพลี โลหะกับแอลทิฟ เป็นต้น ซึ่งแต่ละชนิดจะมีค่าความจุต่อหน่วยพื้นที่ไม่เท่ากัน โดยค่าความจุได้จาก

$$\text{ค่าความจุ} = \text{ค่าความจุต่อหน่วยพื้นที่} \times \text{พื้นที่ของชั้นสารตัวเก็บประจุ}$$



Cp1p2: Poly1-Poly2 capacitor

รูปที่ 3.25 เลขเอาต์ของตัวเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต

4.1 การออกแบบและทดลองวงจรแชนเนลเปิดแอนด์โฮลด์

เราใช้วงจรแชนเนลเปิดแอนด์โฮลด์อย่างง่ายดังรูปที่ 3.21 ซึ่งประกอบด้วยมอสเฟตและตัวเก็บประจุ โดยมีสมการความต้านทานของมอสเฟตที่ทำงานในย่านเชิงเส้นดังนี้

$$R_{ON} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)} \quad (4.1)$$

จากสมการที่ 4.1 จึงออกแบบให้ขนาดของมอสเฟตที่ทำหน้าที่เป็นสวิตช์มีขนาดใหญ่ เพื่อให้มีความต้านทานต่ำเข้าใกล้ความต้านทานของสวิตช์ในอุดมคติ แต่ในขณะเดียวกันการออกแบบให้มีขนาดใหญ่จะทำให้ตัวเก็บประจุภายในมอสเฟตมีขนาดใหญ่ด้วย ซึ่งจะทำให้เกิดผลของค็อกฟีคธู (Clock feedthrough) ก็จะมีกระแสไหลผ่านเมื่อสวิตช์เปิดวงจร เป็นผลทำให้แรงดันเอาต์พุตมีค่าลดลงจากแรงดันแซมปิ้ง จึงต้องทำการแก้ไขโดยใช้ตัวเก็บประจุ C_{hold} ขนาดใหญ่เพื่อลดผลของตัวเก็บประจุในมอสเฟต แต่การเพิ่มขนาดของตัวเก็บประจุจะมีผลกระทบต่อความเร็วเนื่องจากผลของค่าเวลาคงที่ ซึ่งจะต้องกำหนดให้มีขนาดเหมาะสมไม่ใหญ่จนเกินไป เพราะจะทำให้วงจรทำงานได้ช้า

กำหนด $C_{hold} = 20\text{pF}$ และ $S_T = 8\mu/2\mu$

ผลการจำลองการทำงาน

ต่อวงจรดังรูปที่ 4.1 วงจรแชนเนลเปิดแอนด์โฮลด์ที่ใช้สวิตช์ในอุดมคติ โดยมีค่าตัวแปรกำหนด

.MODEL S VSWITCH

RON = 10


ROFF = 100 MEG

VON = 2 V


VOFF = 0.7 V

ทำการ include file ป้อนสัญญาณ V_{in} เป็นคลื่นรูปซายน์ มีแอมพลิจูด 1 V ความถี่ 10 KHz และ V_{sam} เป็นสัญญาณพัลซที่ใช้แซมปิ้ง มี $pw=0.1\mu$ $per=4\mu$ จะได้กราฟสัญญาณเอาต์พุตของวงจรแชนเนลเปิดแอนด์โฮลด์ดังรูปที่ 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 วงจรแอมพลิฟายเออร์โวลต์ที่ใช้สวิตช์ในอุดมคติ




รูปที่ 4.2 สัญญาณเอาต์พุตของวงจรแอมพลิฟายเออร์โวลต์
ที่ใช้สวิตช์ในอุดมคติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 วงจรแอมป์เปลแอนด์โฮลด์ที่ใช้มอสเฟตเป็นสวิทช์



รูปที่ 4.4 สัญญาณเอาต์พุตของวงจรแอมป์เปลแอนด์โฮลด์
ที่ใช้มอสเฟตเป็นสวิทช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 ภาพขยายของสัญญาณเอาต์พุตในรูปที่ 4.4

จากรูปที่ 4.5 พบว่ามีความผิดพลาดจากการเกิดกล็อกที่พัลซาร์ ทำให้แรงดันเอาต์พุตที่ได้มีค่าลดลงจากแรงดันเซตไปถึงเล็กน้อย

4.2 การออกแบบและทดลองวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต

กำหนดคุณสมบัติของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต ดังนี้ ระดับความละเอียด 4 บิต, $P_{diss} < 100 \text{ mW}$, แหล่งจ่ายไฟเลี้ยง $\pm 5 \text{ V}$, แรงดันอินพุต $\pm 2 \text{ V}$, $E_{offset} < 1 \text{ LSB}$, $E_{gain} < 1 \text{ LSB}$, $DNL < 1 \text{ LSB}$, $INL < 1 \text{ LSB}$

4.2.1 การออกแบบและทดลองวงจรคอมพาราเตอร์

การออกแบบวงจรคอมพาราเตอร์มีความสำคัญอย่างมากในการออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช เนื่องจากเป็นส่วนประกอบที่กินกำลังงานไฟฟ้ามากที่สุด โดยออกแบบเป็นวงจรคอมพาราเตอร์แบบสองภาคที่มีการชดเชยแรงดันอินพุตออฟเซตที่มีข้อกำหนด คือ $A_v > 66 \text{ dB}$, $P_{diss} < 5 \text{ mW}$, $C_L = 2 \text{ pF}$, $t_{prop} \leq 1 \text{ } \mu\text{s}$, $CMR = -2 \text{ V}$ ถึง 2 V , เอาต์พุตสวิง = -3 V ถึง 3 V โดยใช้มอสเฟตที่มีพารามิเตอร์ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MOSIS/Orbit 2.0um Process

**Level 2 MOSFET Parameters

**MOSIS run n23q/Quicksilver

**Technology: SCNA

.model nmos nmos level=2

+ Ld=0.22026u Tox=395.000008E-10 Nsub=7.61874E+14

+ Vto=0.81056 Kp=5.289E-05 Gamma=0.1819

+ Phi=0.6 Uo=605.312 Uexp=8.517658E-02

+ Ucrit=14678.4 Delta=1.71295 Vmax=64128.9

+ Xj=0.25u Nfs=1.085838E+12 Neff=1

+ Nss=1E+10 Tpg=1 Rsh=29.39

+ Cgdo=2.888314E-10 Cgso=2.888314E-10 Cgbo =4.336885E-10

+ Cj=9E-05 Mj=0.784 Cjsw=5.525E-10

+ Mjsw=0.285 Pb=0.8

+ Lambda=1.741176E-02

.model pmos pmos level=2

+ Ld=0.25u Tox=395.000008E-10 Nsub=9.199244E+15

+ Vto=-0.971428 Kp=1.915E-05 Gamma=0.6321

+ Phi=0.6 Uo=219 Uexp=0.251249

+ Ucrit=76412.8 Delta=0.554525 Vmax=89217.7

+ Xj=0.25u Nfs=1E+11 Neff=1.001

+ Nss=1E+10 Tpg=-1 Rsh=65.02

+ Cgdo=3.278301E-10 Cgso=3.278301E-10 Cgbo=4.657445E-10


+ Cj=2.033E-04 Mj=0.4439 Cjsw=3E-10

+ Mjsw=0.243 Pb=0.8

+ Lambda=5.371041E-02

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการออกแบบคอมพาราเตอร์



รูปที่ 4.6 วงจรคอมพาราเตอร์สองภาค

1. จากค่าพรีอับเพนชันนิตเลขใหม่ $1 \mu\text{s}$, แรงดันไฟเลี้ยง $\pm 5 \text{ V}$ จะได้ค่าค่าสlew rate เป็น 10 เท่าของ $10 \text{ V}/\mu\text{s} = 100 \text{ V}/\mu\text{s}$ จากสมการที่ 3.36 จะได้ว่า

$$I_6 = I_7 = (2 \text{ pF}) \left(\frac{100 \text{ V}}{\mu\text{s}} \right) = 200 \mu\text{A}$$

2. เพื่อให้ได้ค่าเอาต์พุตสวิงที่กำหนดหาขนาดของ M6 และ M7 จากสมการที่ 3.37 ได้ดังนี้

$$V_{DSAT7} = \sqrt{\frac{2I_7}{K_7}} < 2\text{V}$$

$$\sqrt{\frac{2(200 \mu\text{A})}{(52.89 \mu)S_7}} < 2\text{V}$$

$$S_7 > 1.89$$

กำหนดให้ $S_7 = 2.2$

และ $V_{DSAT6} = \sqrt{\frac{2I_6}{K_6}} < 2\text{V}$

$$\sqrt{\frac{2(200 \mu\text{A})}{(19.15 \mu)S_6}} < 2\text{V}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_6 > 5.22$$

กำหนดให้ $S_6 = 8$

3. หาอัตราขยายแรงดันภาคที่สองจากสมการที่ 3.39

$$A_{V2} = -\frac{\sqrt{2(19.15\mu)(8)}}{\sqrt{200\mu(0.017 + 0.054)}} \\ = 17.4$$

4. หาอัตราขยายแรงดันภาคที่หนึ่งจากอัตราขยายแรงดันรวม 66 dB หรือ 2,000 เท่า

$$A_{V1} > \frac{A}{A_{V2}} = \frac{2,000}{17.4} = 115$$

กำหนดให้ $A_{V1} = 200$

5. เมื่อพิจารณาให้ใช้พื้นที่ในการสร้างให้น้อยที่สุด จะได้ขนาดของ M_4 และ M_5 มีขนาด

$S_4=1$ และ $S_5=1$ จะได้

$$I_4 = S_4 \left(\frac{I_6}{S_6} \right) \\ = 1 \cdot \left(\frac{200}{8} \right)$$

จะได้ $I_4 = 25\mu A$

$$\text{และ} \quad I_5 = S_5 \left(\frac{I_7}{S_7} \right) \\ = 1 \cdot \left(\frac{200}{2.2} \right)$$

จะได้ $I_5 = 91\mu A$

แต่กระแส I_4 มีกระแสไหลเป็นครึ่งหนึ่งของ I_5 ดังนั้นกระแส $I_4 = 45.5\mu A$

หาขนาดของ M_4 อีกครั้งได้

$$S_4 = S_6 \left(\frac{I_4}{I_6} \right) \\ = 8 \left(\frac{45.5}{200} \right) \\ = 1.82$$

6. หาขนาดของ M_2 จากสมการที่ 3.43

$$S_2 = [(0.017 + 0.054)(200)]^2 \left(\frac{45.5\mu}{2(52.89\mu)} \right) \\ = 86.73$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. จากค่า CMR ที่กำหนด หาขนาดของ M5 จากสมการที่ 3.44 และ 3.45

$$V_{DSS} = (-2) - \sqrt{\frac{91\mu}{(52.89\mu)(102)}} - 0.81 - (-5)$$

$$= 2.06$$

และ

$$S_5 > \frac{2(91\mu)}{(52.89\mu)(2.06)^2}$$

$$> 0.81$$

จากข้อ 5. $S_5 = 1$

8. จากค่า CMR ที่กำหนด หาขนาดของ M3 จากสมการที่ 3.47

$$S_3 > \frac{91\mu}{(19.15\mu)(5 - 2 - |0.97| + 0.81)^2}$$

$$> 0.59$$

จากข้อ 5. $S_{3,4} = 2$

9. หาขนาดของวงจรไบอัส M8 เท่ากับ M5

จาก

$$V_{GS8} = V_{GS5} = \sqrt{\frac{2I_5}{K_5} + V_{T5}}$$

$$= \sqrt{\frac{2(91\mu)}{(52.89\mu)} + 0.81}$$

$$= 2.66$$

และ

$$R_{bias} = \frac{V_{DD} - V_{SS} - V_{GS8}}{I_8} \quad (4.2)$$

$$= \frac{10 - 2.66}{91\mu}$$

$$= 80.6K\Omega$$

10. หาค่ากำลังงานที่ใช้ในวงจร

$$P_{diss} = (V_{dd} - V_{ss})(I_8 + I_5 + I_7)$$

$$= (10)(91\mu + 91\mu + 200\mu) = 3.82mW$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11. สรุปรูปการออกแบบวงจรคอมพาราเตอร์

$$S_{1,2} = 102 = 204\mu / 2\mu$$

$$S_{3,4} = 2 = 4\mu / 2\mu$$

$$S_{5,8} = 1 = 3\mu / 3\mu$$


$$S_6 = 8 = 16\mu / 2\mu$$

$$S_7 = 2 = 4\mu / 2\mu$$

$$R_{bias} = 80.6K\Omega$$

ผลการจำลองการทำงาน

1. ต่อดังรูปที่ 4.7 จำลองการทำงานของคอมพาราเตอร์แบบ DC Sweep โดยให้ V_p มีค่าตั้งแต่ $-50mV$ ถึง $50mV$ และ Increment = $10\mu V$



รูปที่ 4.8 กราฟแรงดันเอาต์พุตเปรียบเทียบกับแรงดันอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากกราฟรูปที่ 4.8 จะได้ว่า

แรงดันอินพุตออฟเซต	$\approx 811.777 \mu\text{V}$
แรงดันเอาต์พุตสูงสุด	$\approx 4.5181 \text{ V}$
แรงดันเอาต์พุตต่ำสุด	$= -5 \text{ V}$
เอาต์พุตสวิง	$\approx -3.28 \text{ V}$ ถึง 3.52 V
วงจรมีอัตราขยายแรงดัน	$= 1,404$ เท่า $= 63 \text{ dB}$


วงจรจะทำงานเปรียบเทียบแรงดันได้เมื่ออินพุตทั้งสองมีระดับแรงดันต่างกันประมาณ 20 mV แรงดันออฟเซตเป็นลบหมายถึงแรงดันเอาต์พุตจะเป็นบวกที่แรงดันอินพุตศูนย์โวลต์ ถ้าต้องการลดแรงดันเอาต์พุตลงให้ลดกระแส I_0 โดยเพิ่มแรงดันเกท M6 ซึ่งต้องไปลดแรงดันขอสเตรนของ M4 ลง ทำได้โดยเพิ่มขนาดของ M4 โดยให้ $S_3 = S_4 = 4.5 \mu/2\mu$ แรงดันออฟเซตใหม่วัดได้ $-130.441 \mu\text{V}$ ส่วนอัตราขยายและแรงดันเอาต์พุตสวิงยังคงเท่าเดิม



รูปที่ 4.9 กราฟแรงดันเอาต์พุตเปรียบเทียบกับแรงดันอินพุตเมื่อแก้ไขขนาด M3 และ M4 ใหม่

2. ต่อวงจรโดยป้อนแรงดันเพื่อชดเชยอินพุตออฟเซตก่อนหาค่าสlew rate ด้วยการจำลองแบบ Transient analysis ให้ V_p เป็นสัญญาณพัลส์มีค่า $V_1 = 0$, $V_2 = 1 \text{ V}$, $t_d = 1 \mu\text{s}$ และ $t_r = 1 \text{ ns}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 กราฟผลการจำลองวงจรเพื่อหาค่า slew rate


ค่า slew rate ของวงจรคอมพาราเตออร์มีค่าเท่ากับ $225.5 \text{ V}/\mu\text{s}$

3. ทดลองการทำงานเปรียบเทียบระดับแรงดันที่ศูนย์ โวลต์ โดยต่อวงจรดังรูปที่ 4.11 ให้ V_p เป็นสัญญาณรูปไซน์ มี $v_{off} = 0$, $v_{amp} = 2 \text{ V}$, $\text{freq} = 10 \text{ KHz}$ ให้ V_n มีค่าเป็นศูนย์ แล้ววัดสัญญาณที่เอาต์พุต โดยการจำลองแบบ Transient analysis




รูปที่ 4.11 วงจรเปรียบเทียบระดับแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.12 สัญญาณเอาต์พุตของวงจรคอมพาราเตอร์เปรียบเทียบระดับแรงดันที่ศูนย์


4. ทดลองการทำงานเปรียบเทียบระดับแรงดันของคอมพาราเตอร์ โดยตั้งวงจรดังรูปที่ 4.11 ให้ V_p เป็นสัญญาณรูปซายน์ มี $v_{off} = 0$, $v_{amp} = 2$ V, $freq = 10$ KHz และ V_n เป็นแรงดันไฟตรงมีค่า 1 V ทำการจำลองแบบ Transient analysis



รูปที่ 4.13 สัญญาณเอาต์พุตของวงจรคอมพาราเตอร์เปรียบเทียบระดับแรงดันที่ไม่เป็นศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ทดลองหาค่าเอาต์พุตอิมพีแดนซ์โดยต่อแรงดัน V_t เป็นแรงดัน AC ขนาด 1mV แทนที่ CL ทำการวัดค่าจาก AC Sweep พล็อตกราฟของ V_t / I_t



รูปที่ 4.14 ผลการจำลองวงจรเพื่อหาค่าเอาต์พุตอิมพีแดนซ์

4.2.2 การออกแบบและทดลองวงจรคอมพาราเตอร์ที่มีการชดเชยแรงดันออฟเซต

จากรูปที่ 3.19(a) เป็นวงจรชดเชยแรงดันอินพุตออฟเซต ซึ่งจะนำไปต่อเชื่อมกับวงจรคอมพาราเตอร์ที่ทำการออกแบบไว้ก่อนหน้านี้ โดยมอสทุกตัวในวงจรจะได้ซีโรทำหน้าที่เป็นสวิทช์ ซึ่งมีความต้านทานขณะนำกระแสดังสมการที่ 4.1 จึงออกแบบให้มีขนาดใหญ่โดยเหมาะสมกับตัวเก็บประจุ C_{AZ} ที่ใช้

ในรูปที่ 3.19(b) ขณะที่วงจรทำงานเพื่อชดเชยแรงดันอินพุตออฟเซต จะมีการต่อวงจรคอมพาราเตอร์ในลักษณะ unity gain feedback จึงต้องมีการออกแบบวงจรคอมพาราเตอร์ให้มีเสถียรภาพไม่เกิดการออสซิลเลท จึงต้องมีการชดเชยทางเฟสโดยต่อตัวเก็บประจุซึ่งจะทำให้โพลที่สองของวงจรถูกโยกออกไป ซึ่งจะมีผลทำให้โพลตัวแรกลดลงทำให้วงจรมีแบนด์วิธต่ำลง และจากการต่อตัวเก็บประจุจะมีผลของคล็อกฟีดธรูทำให้เกิดซีโรขึ้น ดังนั้นในขณะที่วงจรคอมพาราเตอร์ต่อแบบ unity gain feedback เราจะต่อตัวเก็บประจุไว้ในวงจร และในขณะที่คอมพาราเตอร์ทำงานปกติ เราจะเอาตัวเก็บประจุออก ซึ่งทำได้โดยออกแบบมอสสวิทช์เพื่อตัดต่อตัวเก็บประจุนั้นและให้มีความต้านทานขณะนำกระแสเท่ากับความต้านทานเพื่อหักล้างซีโร

กำหนดค่าตัวเก็บประจุ $C_L = 0.4\text{pF}$, $C_C = 2.7\text{pF}$, $C_{AZ} = 20\text{pF}$ และให้มอสสวิทช์ทุกตัวมี

ขนาดดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_9 = 3\mu / 2\mu$$

$$S_{10} = 50\mu / 4\mu$$

$$S_{11} = 4\mu / 2\mu$$


$$S_{12} = 12\mu / 5\mu$$

$$S_{13} = 3\mu / 4\mu$$

$$S_{14} = 3\mu / 2\mu$$


ผลการจำลองการทำงาน

1. ใช้วงจรในรูปที่ 4.15 ต่อวงจรดังรูปที่ 4.16 เพื่อหาการตอบสนองทางความถี่และเฟสของ วงจรคอมพาราเตอร์ โดยจำลองการทำงานแบบ AC Sweep ให้ V_p มีค่าแรงดัน AC = 1mV



รูปที่ 4.15 วงจรคอมพาราเตอร์ที่มีการชดเชยทางเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.16 การต่อวงจรเพื่อหาการตอบสนองทางความถี่ และเฟสของวงจรคอมพาราเตอร์




รูปที่ 4.17 กราฟการตอบสนองทางความถี่และเฟสของวงจรคอมพาราเตอร์

จากกราฟรูปที่ 4.17 วงจรคอมพาราเตอร์ที่ทำการชดเชยทางเฟสนี้มีอัตราขยายเปิดวงจร = 62.81 dB หรือประมาณ 1,382 เท่าและเฟสมาร์จิน = 54.5°

2. ต่อวงจรในรูปที่ 4.18 โดยให้ V_{os} จำลอง = 50 mV และสัญญาณนาฬิกา Vclk1,2 มีความถี่ 125 KHz กลับเฟสกัน 180 องศา ป้อนสัญญาณอินพุตที่ขา V- (inverting) ด้วยแหล่งจ่าย VPWL กำหนดให้ $t_1 = 4\mu s$ $v_1 = 0V$, $t_2 = 8\mu s$ $v_2 = -50mV$, $t_3 = 12\mu s$ $v_3 = 50mV$, $t_4 = 16\mu s$ $v_4 = 0V$ และต่อขา V+ (noninverting) ลงกราวด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.18 วงจรคอมพาราเตอร์ที่มีการชดเชยแรงดันอินพุตออฟเซต
ด้วยวิธีอัตโนมัติ

ใช้คำสั่ง Transient Analysis หาค่าตั้งแต่เวลา 0 - 24 us จะพบว่าช่วงที่ทำการ auto zero หรือ clock1 เป็น 5V สัญญาณ offset จะไปตกคร่อม Caz เมื่อสัญญาณ clock1 เป็น 0V และสัญญาณ clock2 เป็น 5V วงจรจะทำการตัดส่วน auto zero ออก แรงดันที่ซาร์จประจุคร่อม Caz จะหักล้างกันหมดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แต่เมื่อสังเกตจากการทดลองจะพบว่าแรงดันคร่อม C_{az} หักล้างกันไม่หมดเป็นศูนย์พอดี เนื่องจากผลความผิดพลาดของมอสสวิทช์ (ผลของชาร์จอินเจกชันและคล็อกฟีดทรู) ทำให้แรงดัน offset ยังไม่เป็นศูนย์พอดี แต่ไม่มีความสำคัญมากนักเนื่องจากมีค่าน้อยมาก



รูปที่ 4.19 กราฟผลการทดลองการชดเชยแรงดันอินพุตออฟเซต

4. ทำการป้อนสัญญาณอินพุต V_s ด้วยแหล่งจ่าย VSIN กำหนดให้ $v_{amp1} = 30\text{mV}$, $\text{freq} = 62.5\text{ kHz}$, $V_{off} = 0\text{V}$ ความถี่สัญญาณนาฬิกาเท่าเดิม จะได้สัญญาณเอาต์พุตดังรูปที่ 4.20 ซึ่งถือว่าวงจรสามารถทำงานให้เอาต์พุตลอจิกแก่วงจรซีมอสได้ ซึ่งมีความถูกต้องไม่ต่ำกว่า 30 mV ถ้าต่ำกว่านี้วงจรจะทำงานผิดพลาด (วงจรซีมอสต้องการระดับแรงดันอินพุตต่ำและอินพุตสูงประมาณ 30% และ 70% ของแหล่งจ่าย หรือก็คือ $\pm 3.5\text{V}$)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 สัญญาณเอาต์พุตของวงจรที่มีการชดเชยแรงดันออฟเซต


3. ตัวอย่างในรูปที่ 4.21 ให้ V_{in} เป็นคลื่นรูปซายน์ที่มีความถี่ 20KHz และ V_{sam} เป็น V_{pwl} มี $v1 = 0$, $v2 = 5$, $td = 4\mu$, $tr = 20p$, $tf = 20p$, $pw = 0.1\mu$, $per = 4\mu$ จ้างลองการทำงานแบบ Transient analysis

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.21 วงจรคอมพาราเตอร์ที่มีการชดเชยแรงดันอินพุตออฟเซต
และวงจรแอมป์เปิดแอนด์โฮลด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.22 สัญญาณเอาต์พุตจากวงจรแอมป์แบบไม่กลับเฟส




รูปที่ 4.23 สัญญาณเอาต์พุตจากวงจรคอมพาราเตอร์

4.2.3 การออกแบบและทดลองวงจรแลตซ์


ในการออกแบบวงจรแลตซ์ เรากำหนดให้พรีอับเพนชันติลีย์ที่น้อยกว่า 1 us มากๆ ซึ่งการทำงานของวงจรแลตซ์มีความเร็วมากกว่าวงจรคอมพาราเตอร์มาก ทำให้ไม่ต้องกังวลเรื่องความเร็ว การออกแบบจึงกำหนดให้ขนาดของมอสทรานซิสเตอร์มีขนาดเล็ก และให้วงจรทำงานแบบสมมาตรคือ ค่าไรซ์ไทม์เท่ากับฟอลไทม์ ดังนั้นจะได้ขนาดของมอสทรานซิสเตอร์เป็นไปตาม

สมการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.25 วงจรอินเวอร์เตอร์



รูปที่ 4.26 วงจรภายในของเลข 4 บิต




รูปที่ 4.27 วงจรทดลองการทำงานของวงจรเลข 4 บิตร่วมกับคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการจำลองการทำงาน

ทำการสร้างวงจรแนตเกตและวงจรมัลติเพล็กซ์ตามรูป จากนั้นทำการต่อร่วมกันเป็น วงจรแลตซ์ ทดลองต่อร่วมกับวงจรมัลติเพล็กซ์ โดยนำสัญญาณเอาต์พุตของวงจรที่มีการชดเชย แรงดันออฟเซตมาเป็นอินพุตของวงจรแลตซ์



รูปที่ 4.28 ผลแสดงการแลตซ์ค่าเอาต์พุตของวงจรมัลติเพล็กซ์

4.2.4 การออกแบบและทดลองวงจรมัลติเพล็กซ์

จากรูปที่ 3.6 ในวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต แรงดัน เอาต์พุตจากคอมพาราเตอร์ที่เป็นรหัสเทอร์โมมิเตอร์ 10 บิตจะเข้าสู่วงจรแนตเกต และแรงดัน เอาต์พุตจากแนตเกตจำนวน 15 ตัวจะเข้ามาเป็นแรงดันอินพุตของวงจรมัลติเพล็กซ์ และวงจรมัลติเพล็กซ์จะแปลงสัญญาณออกเป็นรหัสไบนารี 4 บิต โดยมีตารางความจริงแสดงดังตารางที่

4.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 ตารางความจริงของวงจรเอ็นโค้ดเดอร์

a ₁₅	a ₁₄	a ₁₃	a ₁₂	a ₁₁	a ₁₀	a ₉	a ₈	a ₇	a ₆	a ₅	a ₄	a ₃	a ₂	a ₁	b ₃	b ₂	b ₁	b ₀
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0
1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	0	0
1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	0	0
1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	0	0
1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0

จากตารางที่ 4.1 สามารถวิเคราะห์สมการของเอาต์พุตไบนารีได้ดังนี้

$$b_3 = \bar{a}_{15} + \bar{a}_{14} + \bar{a}_{13} + \bar{a}_{12} + \bar{a}_{11} + \bar{a}_{10} + \bar{a}_9 + \bar{a}_8 \quad (4.3)$$

$$b_2 = \bar{a}_{15} + \bar{a}_{14} + \bar{a}_{13} + \bar{a}_{12} + \bar{a}_7 + \bar{a}_6 + \bar{a}_5 + \bar{a}_4 \quad (4.4)$$


$$b_1 = \bar{a}_{15} + \bar{a}_{14} + \bar{a}_{11} + \bar{a}_{10} + \bar{a}_7 + \bar{a}_6 + \bar{a}_3 + \bar{a}_2 \quad (4.5)$$

$$b_0 = \bar{a}_{15} + \bar{a}_{13} + \bar{a}_{11} + \bar{a}_9 + \bar{a}_7 + \bar{a}_5 + \bar{a}_3 + \bar{a}_1 \quad (4.6)$$

แต่เนื่องจากการต่อวงจรตามสมการข้างต้นจะพบว่าต้องใช้ไออินพุตถึง 8 อินพุต พบว่าแรงดันคร่อมพินอสทรานซิสเตอร์จะมีค่ามาก ทำให้แรงดันเอาต์พุตที่ออกมาไม่ถูกต้องดังนั้น จึงทำการแปลงสมการข้างต้นเพื่อสร้างวงจรลอจิกดังนี้ (เพื่อความถูกต้องของวงจร ควรมีอินพุตไม่เกิน 3 อินพุต)

$$\begin{aligned} Z &= \bar{a} + \bar{b} + \bar{c} + \bar{d} + \bar{e} + \bar{f} + \bar{g} + \bar{h} \\ &= \overline{(\bar{a} + \bar{b} + \bar{c}) + (\bar{d} + \bar{e} + \bar{f}) + (\bar{g} + \bar{h})} \\ &= \overline{(\bar{a} + \bar{b} + \bar{c})} \cdot \overline{(\bar{d} + \bar{e} + \bar{f})} \cdot \overline{(\bar{g} + \bar{h})} \\ &= (a \cdot b \cdot c) \cdot (d \cdot e \cdot f) \cdot (g \cdot h) \end{aligned} \quad (4.7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.29 วงจรลอจิกของสมการที่ 4.7

ผลการจำลองการทำงาน


1. ตัวอย่างรูปที่ 4.30 ป้อนสัญญาณพัลส์เพื่อเป็นแรงดันอินพุตของแนคเกตแทนแรงดันเอาต์พุตจากคอมพิวเตอร์จำนวน 15 คำ ดังรูปที่ 4.31 และจำลองการทำงานแบบ Transient analysis

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.30 การต่อวงจรทดลองการทำงานของวงจรมิเมเตอร์โค้ดและเอ็นโค้ดเดอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.31 สัญญาณอินพุตของเนนด็กทหรือสัญญาณเอาต์พุตจากคอมพิวเตอร์




รูปที่ 4.32 สัญญาณเอาต์พุตของวงจรเอ็นโค้ดเดอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2.5 ผลการทดลองวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต

เมื่อได้ทำการออกแบบวงจรย่อยทั้งหมดแล้ว ทำการต่อวงจรรวมกันทั้งหมดแล้วจำลองการทำงานอีกครั้ง โดยต่อวงจรตามรูปที่ 4.34 แล้วป้อนอินพุตเพื่อทดสอบการแปลงสัญญาณอนาล็อก ไซน์แอมพลิจูด 2 Vp-p โดยใช้แรงดันอ้างอิง -1 ถึง 1 โวลต์ ใช้ความถี่สัญญาณนาฬิกา 1 MHz แหล่งจ่ายแรงดันไฟเลี้ยง ± 5 V วงจรจะทำงานได้เอาต์พุตดิจิทัลเมื่อสัญญาณ Vck2 เปลี่ยนระดับ จาก 0 เป็น 1



รูปที่ 4.33 ผลการจำลองวงจรในรูปที่ 4.34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ภายนอก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การออกแบบและการทดลองวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก

ในวงจรที่ได้ออกแบบไว้จะประกอบไปด้วยแหล่งจ่ายกระแสทั้งหมด 4 ชุด ซึ่งแต่ละชุดได้มีการถ่วงน้ำหนักค่ากระแสไว้ โดยแหล่งจ่ายกระแสสามารถสร้างได้จากมอสที่ทำงานในช่วงอิ่มตัว และสะท้อนกระแสค่าต่างๆ โดยการกำหนดค่า W/L เพื่อให้ได้กระแสแต่ละโหนดตามที่กำหนด ภายในวงจรยังมีสวิตช์ที่สัมพันธ์กับค่าสัญญาณดิจิทัลที่ทำหน้าที่เปิดปิดให้กระแสไหลผ่าน ซึ่งการออกแบบสวิตช์จะใช้วงจรรขยายผลต่าง โดยให้อินพุตด้านหนึ่งเป็นกราวด์ ส่วนอีกด้านเป็นสัญญาณดิจิทัลที่ถูกกดระดับแรงดันสัญญาณจาก 0 และ 5 โวลต์ เป็น -5 และ 5 โวลต์ โดยกระแสเกือบทั้งหมดจะไหลผ่านด้านที่มีแรงดันที่เกินมากกว่า จากนั้นกระแสที่ไหลผ่านสวิตช์จะไปรวมกันผ่านเข้าวงจรรขยายกลับเฟสได้เป็นแรงดันเอาต์พุตออกมา



รูปที่ 4.35 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรสะท้อนกระแส กำหนดให้มีกระแสเท่ากับ $10\mu\text{A}$ และ M9 มีขนาดเล็กที่สุดได้ $W/L = 40/5$

$$\begin{aligned} V_{G13} &= \sqrt{\frac{2I_D}{K'_{13}S_{13}}} + V_T \\ &= \sqrt{\frac{2 \times 10 \times 10^{-6}}{5.29 \times 10^{-5} \times 8}} + 0.81 \\ &= 1.03 \end{aligned}$$

$$\begin{aligned} R_{bias} &= \frac{-(V_{G13} - V_{SS})}{I_D} \\ &= \frac{-(1.03 - 5)}{10\mu} \\ &= 400\text{K}\Omega \end{aligned}$$

กระแสที่ผ่านในแต่ละเส้นเป็น 1, 1/2, 1/4, 1/8 ดังนั้นค่า W ของส่วนสะท้อนกระแสแต่ละตัว มีค่าดังนี้ $W_{10} = 40\mu$, $W_{11} = 20\mu$, $W_{12} = 10\mu$, $W_{13} = 5\mu$ จากนั้นคำนวณหาค่า W/L ของตัววงจรสวิตช์ ซึ่งสวิตช์ทั้ง 4 ตัวจะมีขนาดเท่ากัน เนื่องจากระดับแรงดันสัญญาณดิจิทัลเป็นไปได้ 2 ค่า คือ 0 และ -5 โวลต์เมื่อระดับแรงดันเป็น 0 โวลต์ กระแสจะไหลผ่านไปยังออปแอมป์ได้ และมีแรงดันคร่อมเกตและซอสเป็น

$$\begin{aligned} V_G - V_{DS1} &= 0 = (-3.97) = 3.97\text{V} \\ \text{จาก } I_D &= \frac{1}{2} K' \frac{W}{L} (V_{GS} - V_T)^2 \\ 10\mu &= \frac{1}{2} \times (52.9\mu) \times \frac{W}{5\mu} \times (3.97 - 0.81)^2 \\ W &= 0.19\mu\text{m} \end{aligned}$$

ใช้ขนาด W เป็น 5μ จากนั้นทำการหาค่าความต้านทานป้อนกลับที่ออปแอมป์ เมื่อกำหนดให้แรงดันค่าสูงสุดทางเอาต์พุตของออปแอมป์เป็น 1.875 V กระแสเต็มที่ทั้งหมดจะไหลผ่านตัวต้านทานป้อนกลับเป็น $151/8 = 18.75\mu\text{A}$

$$\begin{aligned} R_F &= \frac{1.875}{18.75\mu} \\ &= 100\text{K}\Omega \end{aligned}$$

ผลการจำลองการทำงาน


ต่อวงจรดังรูปที่ 4.35 ป้อนสัญญาณพัลส์เพื่อเป็นแรงดันอินพุตดิจิทัลของวงจรแปลง

สัญญาณดิจิทัลเป็นสัญญาณอนาล็อกแทนแรงดันเอาต์พุตจากวงจรแปลงสัญญาณอนาล็อกเป็น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณดิจิทัล ดังรูปที่ 4.36 และจำลองการทำงานแบบ Transient analysis



รูปที่ 4.36 สัญญาณอินพุตของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก



รูปที่ 4.37 ผลการจำลองการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 การออกแบบเลย์เอาต์ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต

การออกแบบเลย์เอาต์จะทำการกำหนดขนาดของมอสทรานซิสเตอร์แต่ละตัวในลักษณะการต่อกันทางโครงสร้างของชั้นสาร และนำทรานซิสเตอร์แต่ละตัวมาต่อรวมกัน โดยการออกแบบจะต้องเป็นไปตามกฎการออกแบบ (Design Rule) และคำนึงถึงการเกิดตัวเก็บประจุที่ไม่ต้องการจากวงจร ซึ่งถ้าหากออกแบบได้ไม่เหมาะสมวงจรที่ได้อาจจะทำงานผิดพลาดไปจากที่ต้องการ เนื่องจากตัวเก็บประจุแฝงมีค่ามากขึ้นไป ดังนั้นการออกแบบวงจรเลย์เอาต์ต้องคำนึงถึงความถูกต้องด้วย

4.4.1 การออกแบบเลย์เอาต์วงจรขยายแบบดิฟเฟอเรนเชียล

จากที่ได้กำหนดขนาดมอสทรานซิสเตอร์จากการทดลองข้างต้นพบว่าขนาดของกลุ่มของวงจรขยายดิฟเฟอเรนเชียลต้องออกแบบให้มีความสมมาตรกันหรือมีคุณสมบัติเหมือนกัน เพื่อลดการเกิดแรงดันอินพุตออฟเซต และเพื่อลดขนาดของทรานซิสเตอร์ให้มีขนาดลดลงกว่าเดิมด้วย ดังนั้น จึงได้ออกแบบกลุ่มของวงจรขยายดิฟเฟอเรนเชียลด้วยเลย์เอาต์แบบ คอมมอนเซนทรอยด์ (Common-centroid) ดังรูป



รูปที่ 4.38 เลย์เอาต์แบบคอมมอนเซนทรอยด์ของวงจรขยายแบบดิฟเฟอเรนเชียล

4.4.2 การออกแบบเลย์เอาต์ของตัวต้านทาน

จากนั้นทำการออกแบบตัวต้านทานที่ไบอัสกระแสให้กับวงจร ซึ่งจากการออกแบบตัวต้านทานมีขนาด 80 กิโลโอห์ม โดยเราจะใช้ความต้านทานที่สร้างจากชั้นสารของบ่อเอ็น (n-well) ซึ่งมีค่าสภาพความต้านทานเท่ากับ 2643 โอห์มต่อพื้นที่สี่เหลี่ยมจัตุรัส เราจะทำการออกแบบโดยใช้ตัวต้านทานขนาด 8 กิโลโอห์มต่อกันทั้งหมด 10 ตัว เพื่อลดขนาดพื้นที่ของวงจร ซึ่งออกแบบตาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สมการ $R = \rho_s \frac{L}{W}$ และออกแบบตัวต้านทานเพื่อแบ่งแรงดันที่ใช้ในวงจรแปลงสัญญาณอนาล็อก เป็นดิจิทัลแบบแฟลชโดยมีขนาด 5 กิโลโอห์มและ 10 กิโลโอห์ม



รูปที่ 4.39 แสดงตัวต้านทานขนาด $80k\Omega$, $5k\Omega$ และ $10k\Omega$

4.4.3 การออกแบบเลย์เอาต์ของตัวเก็บประจุ

ตัวเก็บประจุที่ใช้ในวงจรประกอบด้วยตัวเก็บประจุเพื่อชดเชยทางเฟสของคอมพาราเตออร์ ซึ่งมีขนาด 2.7 พิโคฟารัด และตัวเก็บประจุเพื่อลดแรงดันออฟเซตขนาด 20 พิโคฟารัด สำหรับตัวเก็บประจุ 2.7 พิโคฟารัดจะสร้างจากชั้นของโพลีซิลิกอนชั้นที่ 1 กับชั้นของโพลีซิลิกอนชั้นที่ 2 เนื่องจากต้องการความถูกต้องของตัวเก็บประจุสูง เพราะถ้าหากการชดเชยทางเฟสไม่ถูกต้องจะทำให้การชดเชยทางเฟสของวงจรคอมพาราเตออร์ไม่ถูกต้องและจะทำให้วงจรเกิดการออสซิลเลท ในส่วนของตัวเก็บประจุ 20 พิโคฟารัดจะใช้ชั้นของโพลีซิลิกอนและเอ็นเมอสทรานซิสเตอร์ เนื่องจากไม่ต้องการความถูกต้องมากนัก เพราะใช้เป็นเพียงตัวเก็บประจุเพื่อเก็บแรงดันชดเชยออฟเซตเท่านั้น



รูปที่ 4.40 แสดงตัวเก็บประจุขนาด 2.7pf และ 20pf


4.4.4 การออกแบบเลย์เอาต์ของวงจรแลตซ์

ในวงจรแลตซ์ประกอบไปด้วยอินเวอร์เตอร์และแนนด์เกต 2 อินพุตต่อร่วมกันซึ่งการ


ออกแบบเลย์เอาต์จะใช้ขนาดที่ได้ออกแบบไว้ตั้งแต่ตอนต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.41 วงจรอินเวอร์เตอร์และวงจรรแนนค์เกท 2 อินพุต



รูปที่ 4.42 เลย์เอาต์ของวงจรรแนนค์เกท


4.4.5 การออกแบบเลย์เอาต์ของวงจรรเอ็นโค้ดเดอร์

วงจรรเอ็นโค้ดเดอร์สร้างจากวงจรถูกพื้นฐานคือ วงจรอินเวอร์เตอร์ วงจรรแนนค์เกท 2 อินพุต และวงจรรแนนค์เกท 3 อินพุต



รูปที่ 4.43 เลย์เอาต์ของวงจรรแนนค์เกท 3 อินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.44 เลย์เอาต์ของวงจรเอ็นโค้ดเดอร์

จากวงจรย่อยทั้งหมดนำมาต่อรวมกันเป็นวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิตได้ดังรูป ซึ่งเฉพาะตัววงจรเลย์เอาต์ใช้พื้นที่ทั้งหมดขนาด $1898 \mu\text{m} \times 2824 \mu\text{m}$ ใช้ทรานซิสเตอร์รวมทั้งหมด 1350 ตัว และมีตัวเก็บประจุรวมทั้งตัวเก็บประจุแฝง 621 ตัว

ผลการทดลอง


เมื่อต้องการทำการทดลองให้เอ็กซ์แทรกเลย์เอาต์ให้เป็นไฟล์เน็ตลิสต์ที่คิดผลของตัวเก็บประจุแฝงที่เกิดจากโครงสร้างรวมอยู่ด้วย จากนั้นให้ทำการแก้ไขเน็ตลิสต์ด้วยโปรแกรม Tanner T-Spice เพื่อจำลองผลการทำงาน การทดสอบวงจรย่อยแต่ละวงจรจะใช้ลักษณะการทดลองเช่นเดียวกันกับวิธีที่ใช้ในโปรแกรม P-Spice จากนั้นทำการทดสอบวงจรที่ประกอบรวมกัน เราจะทำการทดลองเปรียบเทียบแรงดันของคอมพาราเตอร์โดยใช้แรงดันอ้างอิง 2 V กับกราวด์ ทดลองป้อนแรงดันสัญญาณอินพุตแรมป์ (ramp signal) ขนาด 0-2.125V ป้อนสัญญาณนาฬิกาความถี่ 1 MHz วัดหาค่าสัญญาณเอาต์พุตดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.45 แสดงเลย์เอาต์ของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบเฟลช 4 บิต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.46 แสดงสัญญาณเอาต์พุตดิจิทัล

จากกราฟจะพบว่าสัญญาณเอาต์พุตที่ได้ถูกหน่วงออกไปเป็นเวลา 2 คาบของสัญญาณนาฬิกา ดังนั้นช่วงที่สัญญาณถูกหน่วงจะไม่นับ แต่จะเริ่มนับจากช่วงแลตช์เอาต์พุตถึงเวลาที่เอาต์พุตถูกต้อง 50% ซึ่งจะนับเป็นคอนเวอร์ชันใหม่ของวงจร ซึ่งจากกราฟจะพบว่าวงจรมีคอนเวอร์ชันใหม่ 11.9ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.47 แสดงค่าคอนเวอร์ชันใหม่ของวงจรแปลงคอนเวอร์เตอร์

ในการทดลองหาค่าแรงดันออฟเซต ค่าผิดพลาดจากอัตราขยาย ค่าความไม่เป็นเชิงเส้นดิฟเฟอเรนเชียล และ ค่าความไม่เป็นเชิงเส้นอินทีกรัล เราจะต้องนำสัญญาณเอาต์พุตของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลต่อกับวงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อกเพื่อหากราฟคุณสมบัติระหว่างอินพุตอนาล็อกและเอาต์พุตดิจิตอล ดังรูปที่ 4.48

แรงดันออฟเซต


ในการหาแรงดันออฟเซตของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลจะใช้สมการที่ 3.3 ในการคำนวณ และใช้ข้อมูลจากกราฟรูปที่ 4.48

$$E_{off} = \frac{V_{0001}}{V_{LSB}} - \frac{1}{2} LSB$$

$$E_{off} = \frac{252.583mV}{0.125V} - \frac{1}{2} LSB$$

$$E_{off} = 1.520664 LSB$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.48 แสดงความสัมพันธ์ระหว่างอินพุตออกกับเอาต์พุตดิจิทัล

ค่าผิดพลาดจากอัตราขยาย (E_{gain})

สามารถคำนวณหาค่าผิดพลาดจากอัตราขยายได้จากสมการที่ 3.4 โดยใช้ข้อมูลจากกราฟ

รูปที่ 4.48

$$E_{gain} = \left(\frac{V_{1111} - V_{0001}}{V_{LSB} - V_{LSB}} \right) - (2^N - 2)$$

$$E_{gain} = \left(\frac{2.0038V - 252.583mV}{0.125V - 0.125V} \right) - (2^4 - 2)$$

$$E_{gain} = 0.009736LSB$$

ค่าความไม่เป็นเชิงเส้นดิฟเฟอเรนเชียล (Differential nonlinearity : DNL)

จากสมการที่ 3.5 และ 3.6 นำค่าที่วัดจากกราฟมาคำนวณ

$$V_{in(corr)} |_{Dout} = \left(\frac{V_{in(actual)} |_{Dout}}{V_{LSB}} \right) - E_{off} - \left(\frac{D_{out} - 1}{2^N - 1} \right) E_{gain}$$

$$DNL |_{Dout} = (V_{in(corr)} |_{Dout+1}) - (V_{in(corr)} |_{Dout-1})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 แสดงค่าแรงดันอินพุตที่ระดับสัญญาณดิจิทัลค่าต่างๆที่ชดเชยแล้ว $V_{in(corr)}|_{Dout}$

Dout	Binary	Vin(ideal)		Vin(actual)		Vin(corr)
		mV	LSB	mV	LSB	LSB
0	0000	-62.5	-0.5	-62.5	-0.5	-
1	0001	62.5	0.5	252.583	2.020664	0.5
2	0010	187.5	1.5	376.982	3.015856	1.494543
3	0011	312.5	2.5	502.066	4.016528	2.494566
4	0100	437.5	3.5	626.900	5.0152	3.492589
5	0101	562.5	4.5	751.897	6.015176	4.491916
6	0110	687.5	5.5	876.889	7.015112	5.491203
7	0111	812.5	6.5	1002.1	8.0168	6.492242
8	1000	937.5	7.5	1127.1	9.0168	7.491593
9	1001	1062.5	8.5	1252.7	10.0216	8.495743
10	1010	1187.5	9.5	1377.9	11.0232	9.496694
11	1011	1312.5	10.5	1503.2	12.0256	10.49845
12	1100	1437.5	11.5	1628.1	13.0248	11.49700
13	1101	1562.5	12.5	1753.1	14.0248	12.49635
14	1110	1687.5	13.5	1878.1	15.0248	13.49570
15	1111	1812.5	14.5	2003.8	16.0304	14.50000

ค่าความไม่เป็นเชิงเส้นอินทิกรัล (Integral nonlinearity : INL)

สามารถหาค่าได้ดังสมการที่ 3.7

$$INL|_{Dout} = (V_{in(corr)}|_{Dout}) - (V_{in(corr)}|_{0000}) - D_{out}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.3 ตารางแสดงค่า DNL และ INL

Dout	Vin(ideal)	Vin(corr)	DNL	INL
	(LSB)	(LSB)	(LSB)	(LSB)
0	-0.5	-0.5	0	-
1	0.5	0.5	0.005457	0
2	1.5	1.494543	0.002300	-0.005457
3	2.5	2.494566	-0.001977	-0.005434
4	3.5	3.492589	-0.006730	-0.007411
5	4.5	4.491916	-0.007130	-0.008084
6	5.5	5.491203	0.001039	-0.008797
7	6.5	6.492242	-0.006490	-0.00776
8	7.5	7.491593	0.004150	-0.008407
9	8.5	8.495743	0.000951	-0.004257
10	9.5	9.496694	0.001756	-0.003306
11	10.5	10.49845	-0.001450	-0.00155
12	11.5	11.49700	-0.000650	-0.003
13	12.5	12.49635	-0.000650	-0.00365
14	13.5	13.49570	0.004300	-0.0043
15	14.5	14.50000	-	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.4 ตารางสรุปคุณสมบัติของวงจร

เทคโนโลยีที่ใช้ (Technology)	2 μm Mosis CMOS N-Well
ความละเอียด (Resolution)	4 บิต
อัตราการสุ่มตัวอย่างสัญญาณ (Sampling Rate)	1 MHz
คอนเวอร์ชันไทม์ (Conversion Time)	11.9ns
สัญญาณอนาล็อกอินพุตสวิง (Input Swing)	2 Vp-p
จำนวนทรานซิสเตอร์	1350 ตัว
พื้นที่ของวงจร (Circuit Area)	1898 μm \times 2824 μm
แรงดันไฟเลี้ยง (Supply Voltage)	$\pm 5\text{V}$
กำลังงานที่ใช้	44.2 mW
แรงดันออฟเซต (Offset Voltage)	1.520664 LSB
ค่าผิดพลาดจากอัตราขยาย (Gain Error)	0.009736 LSB
ค่าความไม่เป็นเชิงเส้นดิฟเฟอเรนเชียล (DNL)	-0.007130 ถึง 0.005457 LSB
ค่าความไม่เป็นเชิงเส้นอินทีกรัล (INL)	-0.008797 ถึง 0 LSB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป

โครงการนี้ได้ออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบแฟลช 4 บิต มีอัตราการแซมปลิง 1 MHz ซึ่งออกแบบโดยใช้มอสทรานซิสเตอร์โดยใช้โมเดลพารามิเตอร์ของ Mosis 2 μ Level 2 ในการออกแบบจะเน้นหนักไปที่เรื่องของการออกแบบวงจรคอมพิวเตอร์ เนื่องจาก คุณสมบัติของวงจรคอมพิวเตอร์มีผลกระทบต่อคุณสมบัติโดยรวมของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลอย่างมาก ซึ่งความถี่ในการทำงานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลจะขึ้นอยู่กับความสามารถของวงจรคอมพิวเตอร์ที่สามารถทำงานได้ที่ความถี่สูงสุดเท่าใดหรือหาว่าวงจรมีแบนด์วิธกว้างมากเท่าใดนั่นเอง ในส่วนของวงจรดิจิทัลสามารถทำงานที่ความถี่สูงได้เป็นอย่างดี เมื่อนำวงจรทางอนาล็อกและดิจิทัลมาต่อรวมกันเป็นวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล วงจรสามารถทำงานได้ถูกต้อง ในขั้นตอนต่อมา จะทำการออกแบบวงจรในระดับเลย์เอาต์เพื่อดูผลของตัวเก็บประจุแฝงที่เกิดจากโครงสร้างภายในและลายทางเดินวงจรและทำการจำลองการทำงาน เห็นได้ว่าวงจรที่ทำการออกแบบสามารถทำงานได้ถูกต้องตามกำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอกราบขอบพระคุณบิดามารดาเป็นอย่างสูงที่ทำให้กำลังใจและสนับสนุนกำลังทรัพย์มาโดยตลอด ขอขอบคุณรุ่นพี่และเพื่อนๆ ทุกคนที่คอยให้คำปรึกษาและความช่วยเหลือต่างๆ

ขอขอบพระคุณอาจารย์วรากร เกษมสุวรรณณ์เป็นอย่างสูง ที่ให้ความช่วยเหลือและให้คำแนะนำที่ดีมาโดยตลอดจน โครงการสามารถสำเร็จไปได้ด้วยดี

ขอขอบคุณห้องภาควิศวกรรมศาสตร์คอมพิวเตอร์ที่เอื้อเพื่อแบ่งปันสถานที่ให้ใช้ในการทำโครงการ และขอบคุณเพื่อนๆ ในห้องที่คอยให้กำลังใจ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. รศ.ดร.สมเกียรติ สุกเดช, “เซมิคอนดักเตอร์ดีไวซ์”, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 451p., 2545
2. Phillip E. Allen and Douglas R. Holberg, “CMOS analog circuit design”, Holt, Rinehart and Winston, Inc., 701p., 1987
3. Behzad Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill, 684p., 2001
4. David Johns and Ken Martin, “Analog Integrated Circuit Design”, John Wiley & Sons, 705p., 1997
5. David F. Hoeschele, Jr., “ANALOG-TO-DIGITAL AND DIGITAL-TO-ANALOG CONVERSION TECHNIQUES”, John Wiley & Sons, 397p., 1994



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้