

การลดสัญญาณรบกวนในวงจรเฟสล็อกคูลูป
NOISE REDUCTION IN PHASE – LOCKED LOOP CIRCUIT



โดย



นางสาวนภาพร ชำรงวัฒนชัย

นายนิติรัฐ สว่างเชื้อ

อาจารย์ที่ปรึกษา

รศ.ดร.โยธิน เปรมปราณีรัตน์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เลขหมู่.....
เลขทะเบียน.....55653.....
วัน,เดือน,ปี.....24.....พ.ค.....2548

b.....
i.....

ปริญญาานิพนธ์ปีการศึกษา 2546

ภาควิชา วิศวกรรมระบบควบคุม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง การลดสัญญาณรบกวนในวงจรเฟสล็อกคูป

(NOISE REDUCTION IN PHASE - LOCKED CIRCUIT)

ผู้จัดทำ

1 นภาพร ชำรงวัฒนชัย 44015288

2 นิตริฐ สว่างเชื้อ 44015289



อาจารย์ที่ปรึกษา

(รศ.ดร. โยธิน เปรมปราณีรัชต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กาลดัญญูญารบกวนในวงจรเฟสลื้อคูลู

โดย

นางสาวนภาพร ชำรงวัฒนชัย

รหัสประจำตัวนักศึกษา 44015288

นายนิติรัฐ สว่างเชื้อ

รหัสประจำตัวนักศึกษา 44015289

อาจารย์ที่ปรึกษา

รศ.ดร. โยธิน เปรมปราณีรัชต์

ปีการศึกษา 2546

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการนำเสนอการลดสัญญาณรบกวนในวงจรเฟสลื้อคูลูโดย การศึกษา การทำงานของวงจร โลว์พาสฟิลเตอร์ การออกแบบและสร้างวงจร โลว์พาสฟิลเตอร์แบบอแคปทีฟซึ่ง สามารถเปลี่ยนแปลงแบนด์วีธได้เอง จากการทดสอบและจำลองผลด้วยโปรแกรมคอมพิวเตอร์ได้ผลถูกต้อง โดย โลว์พาสฟิลเตอร์สามารถลดหรือกำจัดสัญญาณรบกวนแบบช่วงเวลาได้รวมทั้งวงจรเฟสลื้อคูลู สามารถเข้าสู่สภาวะลื้อคูลูในช่วงเริ่มต้นของการทำงานได้รวดเร็ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOISE REDUCTION IN PHASE – LOCKED LOOP CIRCUIT

Napaporn Thamrongwattanachai

Nitirat Sawangchua

Associate Professor Dr. Yothin Prempraneerach Advisor

2003

ABSTRACT

This thesis is to study how to reduce noise in phase – locked loop circuit by using an adaptive low – pass filter. Design and implement the adaptive low – pass filter, the filter bandwidth can be changed by itself after PLL is locked. Experimental and computer – aid simulation are the same good results. Noise can be reduced or rejected by adaptive filter of phase – locked loop and the system can also get the locked – state rapidly in the starting situation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	
1.1 ความสำคัญและความเป็นมาของโครงการงาน	1
1.2 วัตถุประสงค์	1
1.3 ขอบเขตโครงการงาน	2
1.4 ขั้นตอนการดำเนินงาน	2
1.5 ประโยชน์ที่ได้รับจากโครงการงาน	2
บทที่ 2 ทฤษฎีและหลักการ	
2.1 หลักการทำงานของเฟสล็อกคูลูปพื้นฐาน	4
2.2 Phase detector characteristic	5
2.3 VCO characteristics	7
2.4 Linear model of PLL	9
2.5 Static phase error	10
2.6 PLL bandwidth	10
2.7 Loop filter	13
2.8 Static phase error with A loop – filter	15
2.9 Basic factor of $G(j\omega)H(j\omega)$	17
บทที่ 3 เฟสดีเทคเตอร์	
3.1 วงจรตรวจจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกท	25
3.2 วงจรตรวจจับเฟสที่ให้คุณสมบัติของวงจรเป็นรูปสามเหลี่ยม	29
3.3 วงจรตรวจจับเฟสและความถี่ที่มีสถานะการทำงานเป็นแบบสามสเตท	31

สารบัญ (ต่อ)

	หน้า
บทที่ 4 หลักการออกแบบวงจร	
4.1 หลักการออกแบบฟิลเตอร์แบบ 2 แบนด์พาส	36
4.2 ส่วนตรวจจับการลื่นของเฟสล็อกคูลูป	36
4.3 ส่วนควบคุมการเปลี่ยนฟิลเตอร์	37
4.4 วงจรกำเนิดสัญญาณรบกวนแบบช่วงเวลาเพื่อการทดสอบ	39
บทที่ 5 การทดลองและผลการทดลอง	
5.1 ผลการทดลอง โลว์พาสฟิลเตอร์ต่อสัญญาณรบกวนตลอดเวลา	43
5.2 ผลการหาค่าเกินในระบบเฟสล็อกคูลูป	49
5.3 ผลการทดลองจากการจำลองผล โดยโปรแกรม Multisim	58
5.4 ผลการทดสอบการลดสัญญาณรบกวนระหว่างฟิลเตอร์ทั้ง 2 แบบ	61
5.5 วงจรตรวจจับการลื่นคสัญญาณในทางปฏิบัติ	66
5.6 วงจรเปรียบเทียบระดับสัญญาณ	68
5.7 อนาล็อกสวิทช์และฟิลเตอร์ของเฟสล็อกคูลูป	70
บทที่ 6 สรุปผลการทดลอง	
6.1 สรุปผลการทดลอง	75
บรรณานุกรม	
กิตติกรรมประกาศ	
ภาคผนวก	

สารบัญรูป

	หน้า
รูปที่ 2.1 แสดงองค์ประกอบพื้นฐานของเฟสล็อกคูลูป	3
รูปที่ 2.2 ไดอะแกรมเบื้องต้นของเฟสล็อกคูลูป	4
รูปที่ 2.3 PD Characteristic	5
รูปที่ 2.4 Shift PD Characteristic	6
รูปที่ 2.5 Model ของ PD	6
รูปที่ 2.6 VCO Characteristic	7
รูปที่ 2.7 Shift VCO Characteristic	8
รูปที่ 2.8 Model ของ VCO	8
รูปที่ 2.9 Linear Model Of PLL	9
รูปที่ 2.10 AC Model Of PLL	10
รูปที่ 2.11 Frequency Response Of PLL	11
รูปที่ 2.12 Narrowed Bandwidth PLL	12
รูปที่ 2.13 Model เมื่อใส่ Loop Filter	13
รูปที่ 2.14 Response ของ Loop Filter	14
รูปที่ 2.15 Extened Frequency Range PLL	14
รูปที่ 2.16 Full Linear Model Of PLL	15
รูปที่ 2.17 ก. Frequency Response ของ $1/j\omega$	19
ข. Frequency Response ของ $j\omega$	19
รูปที่ 2.18 แสดง log – magnitude ของ $(1+j\omega T)^{\pm 1}$	22
รูปที่ 3.1 วงจรจับเฟสแบบเอ็กซ์คูลซีฟ – ออร์เกท	25
รูปที่ 3.2 กราฟแสดงคุณสมบัติของวงจรตรวจจับเฟสแบบเอ็กซ์คูลซีฟ – ออร์เกท	27
รูปที่ 3.3 วงจรตรวจจับเฟสที่ให้คุณสมบัติเป็นรูปสามเหลี่ยม	30
รูปที่ 3.4 วงจรตรวจจับเฟสและความถี่แบบสาม – สเตท	32
รูปที่ 3.5 คุณสมบัติของวงจรตรวจจับเฟสและความถี่แบบสาม – สเตท	33

สารบัญรูป (ต่อ)

	หน้า
รูปที่ 4.1 แสดงส่วนต่างๆของเฟสลิคคูลูปและวงจรลดสัญญาณรบกวน	37
รูปที่ 4.2 แสดงส่วนต่างๆของวงจรเปลี่ยนฟิลเตอร์ของ เฟสลิคคูลูป (Filter Changer)	38
รูปที่ 4.3 แสดงการทำงานของวงจรถักสัญญาณรบกวน	39
รูปที่ 4.4 แสดงการใช้ขดลวด (Coil) เพื่อป้องกันสัญญาณรบกวน	40
รูปที่ 4.5 การจำลองผลสัญญาณรบกวนที่ได้จาก วงจรถักสัญญาณรบกวนแบบช่วงเวลา	41
รูปที่ 4.6 แสดงสัญญาณรบกวนที่ได้จากวงจรถักสัญญาณรบกวน แบบช่วงเวลาในทางปฏิบัติ	42
รูปที่ 5.1 วงจรเฟสลิคคูลูป โดยใช้ไอซีสำเร็จรูป 4046 ร่วมกับ โส้วพาสฟิลเตอร์	43
รูปที่ 5.2 แสดงผลการลือกสัญญาณของวงจรถักสัญญาณรบกวน	44
รูปที่ 5.3 แสดงผลของวงจรถักสัญญาณเมื่ออยู่ในสภาวะถูกสัญญาณรบกวน	44
รูปที่ 5.4 แสดงผลการลือกสัญญาณเมื่อทำการเปลี่ยนค่าตัวเก็บประจุ	45
รูปที่ 5.5 แสดงผลวงจรเฟสลิคคูลูปที่สามารถกำจัดสัญญาณรบกวน	46
รูปที่ 5.6 แสดงวงจรหารความถี่ด้วยค่า 5 โดยใช้ ไอซี 7490	46
รูปที่ 5.7 แสดงการต่อวงจรหาร 5 ของ ไอซี 7490 เข้าที่พีดแบคพาทของ วงจรเฟสลิคคูลูป	47
รูปที่ 5.8 แสดงความถี่ก่อนการใส่วงจรหาร 5 ด้วยไอซี 7490 ความถี่เอาต์พุตจะเท่ากับอินพุต	48
รูปที่ 5.9 แสดงความถี่เอาต์พุตหลังจากใส่วงจรหาร 5 ซึ่ง มีค่าประมาณ 5 เท่าของความถี่อินพุต	48
รูปที่ 5.10 แสดงวงจร Low-pass Filter	50
รูปที่ 5.11 บล็อกไดอะแกรมแสดงค่าเกณฑ์ของระบบเฟสลิคคูลูป	51
รูปที่ 5.12 แสดงวงจร Filter แบบ A	52

สารบัญรูป (ต่อ)

	หน้า
รูปที่ 5.13 แสดงวงจร Filter แบบ B	54
รูปที่ 5.14 แสดงผลตอบสนองความถี่ของฟิลเตอร์ทั้ง 2 แบบ	56
รูปที่ 5.15 แสดงผลตอบสนองความถี่ของเฟสล็อกคูลูปเมื่อใช้ฟิลเตอร์ทั้ง 2 แบบ	57
รูปที่ 5.16 แสดงฟิลเตอร์ทั้ง 2 แบบที่ใช้ในการจำลองผล	58
รูปที่ 5.17 แสดงการจำลองผลเมื่อใช้ Filter A ในสถานะที่ไม่มีสัญญาณรบกวน	58
รูปที่ 5.18 แสดงการจำลองผลเมื่อใช้ Filter A โดยให้สัญญาณรบกวนเป็นช่วงเวลา	59
รูปที่ 5.19 แสดงการจำลองผลเมื่อใช้ Filter B ในสถานะที่ไม่มีสัญญาณรบกวน	59
รูปที่ 5.20 แสดงการจำลองผลเมื่อใช้ Filter B โดยให้สัญญาณรบกวนเป็นช่วงเวลา	60
รูปที่ 5.21 แสดงวงจร Filter แบบ A และ แบบ B	61
รูปที่ 5.22 แสดงให้เห็นถึงผลตอบสนองต่อ Step Input ที่แตกต่างกัน	62
รูปที่ 5.23 กราฟแสดงผลการลดทอนสัญญาณรบกวนของฟิลเตอร์ทั้ง 2 แบบ	63
รูปที่ 5.24 กราฟแสดงผลเมื่อทำการทดลองให้ระยะเวลาของสัญญาณรบกวนมากขึ้น	66
รูปที่ 5.25 วงจรล็อกคีย์เทคเตอร์ (Lock Detector)	66
รูปที่ 5.26 แสดงฟิลเตอร์แบบ CR network	67
รูปที่ 5.27 Bode diagram ของฟิลเตอร์ที่ใช้ในวงจรล็อกคีย์เทคเตอร์	68
รูปที่ 5.28 แสดงวงจรคอมพาราเตอร์เพื่อปรับระดับสัญญาณ	69
รูปที่ 5.29 แสดงสัญญาณที่ได้หลังจากผ่านวงจรคอมพาราเตอร์	70
รูปที่ 5.30 แสดงการเปลี่ยนฟิลเตอร์ของเฟสล็อกคูลูปด้วยอนาลอกสวิตช์	71
รูปที่ 5.31 แสดงฟิลเตอร์ Filter A ที่มี R1 มีค่า 27kOhm	71
รูปที่ 5.32 แสดงฟิลเตอร์ Filter A ที่มี R1 มีค่า 100kOhm	72
รูปที่ 5.33 แสดงผล เส้นบนคือฟิลเตอร์ Filter B และ เส้นล่างคือฟิลเตอร์ที่ปรับปรุงแล้ว	72

สารบัญรูป (ต่อ)

	หน้า
รูปที่ 5.34 แสดงผลของสัญญาณรบกวนที่มีต่อฟิลเตอร์ ที่ยังไม่มีการปรับปรุง	73
รูปที่ 5.35 แสดงผลของสัญญาณรบกวนที่มีต่อฟิลเตอร์ที่ปรับปรุงแล้ว	74



สารบัญตาราง

	หน้า
ตาราง 3.1 แสดงตารางค่าความจริงของการคูณ	28
ตาราง 3.2 แสดงตารางค่าความจริงของเอ็กซ์คลูซีฟ – ออร์เกท	29
ตาราง 5.1 แสดงความถี่ที่ได้จากวงจร VCO เอทท์พุทเมื่อจ่ายแรงดัน DC เข้าที่ VCO อินพุท	49
ตาราง 5.2 แสดงการเปลี่ยนแปลงของ Phasr (θ_o) ต่อ โวลท์เตจ ที่เฟสดีเทคเตอร์ (V_d)	50
ตาราง 5.3 แสดงผลการลดทอนสัญญาณรบกวนของฟิลเตอร์ที่ 2 แบบ	63
ตาราง 5.4 แสดงผลเมื่อทำการทดลองให้ระยะเวลาของสัญญาณรบกวนมากขึ้น	65



บทที่ 1

บทนำ

โครงการนี้เป็นการศึกษาเกี่ยวกับวิธีการรักษาเสถียรภาพของสัญญาณอ้างอิง ต่อสัญญาณรบกวน โดยใช้วงจรลดสัญญาณรบกวนในเฟสล็อกคัลป์ เฟสล็อกคัลป์สามารถนำไปใช้งานได้หลายอย่าง โดยเฉพาะในการใช้งานกับสัญญาณความถี่ เนื่องจากสามารถลดสัญญาณรบกวนได้ดี การใช้งานก็สะดวก ไม่ยุ่งยาก สร้างได้โดยง่าย

ในระบบดิจิทัลที่มีสัญญาณอ้างอิงความถี่สูง จะมีปัญหาหนักต่อผลกระทบของสัญญาณรบกวน บนสายสัญญาณ เพราะที่วงจรที่ควบคุมด้วยความเร็วสูงด้วยสัญญาณความถี่สูงนั้นมีความไวต่อสัญญาณรบกวนมาก

1.1 ความสำคัญและความเป็นมาของโครงการ

ในปัจจุบันอุปกรณ์ไฟฟ้าอิเล็กทรอนิกส์แทบทุกชนิดจะมีการใช้สัญญาณนาฬิกาประกอบการทำงาน ซึ่งเมื่อมีการพัฒนาเทคโนโลยีให้ก้าวหน้าขึ้น ความถี่ของสัญญาณนาฬิกาเหล่านี้ก็จะถูกเลือกค่าใช้งานสูงขึ้นเรื่อยๆ แต่ปัญหาที่ตามมาคือสัญญาณที่มีความถี่สูงจะถูกรบกวนจากสัญญาณรบกวนได้ง่าย ซึ่งเป็นปัญหาที่สำคัญเนื่องจากสัญญาณความถี่สูงที่ถูกรบกวนนั้นจะมีความเพี้ยนของสัญญาณไปจากเดิม ไม่สามารถนำไปใช้งานได้ ซึ่งถ้าเราสามารถแก้ปัญหาในจุดนี้ได้ จะเป็นประโยชน์ต่องานด้านความถี่ ซึ่งในปัจจุบันยังไม่สามารถแก้ไขปัญหานี้ได้อย่างสมบูรณ์

1.2 วัตถุประสงค์

- เพื่อศึกษาปัญหาของสัญญาณรบกวนที่มีต่อสัญญาณนาฬิกา
- เพื่อนำเฟสล็อกคัลป์มาใช้แก้ปัญหานี้
- ออกแบบและพัฒนางจรกำจัดสัญญาณรบกวนในเฟสล็อกคัลป์

1.3 ขอบเขตโครงการ

- จำลองผลการกำจัดสัญญาณรบกวนด้วยคอมพิวเตอร์
- ออกแบบการกำจัดสัญญาณรบกวนด้วยการใช้ไอซีสำเร็จรูป
- ออกแบบวงจรเฟสล็อกคูลูปที่มีความทนทานต่อสัญญาณรบกวน
- ออกแบบวงจรฟิลเตอร์ที่มี 2 แบนด์วิดท์ สำหรับเฟสล็อกคูลูป

1.4 ขั้นตอนการดำเนินงาน

- ทำการจำลองวงจรของเฟสล็อกคูลูปด้วย โปรแกรม Simulation
- คำนวณและสร้างวงจร โลว์พาสฟิลเตอร์ ที่ทำให้วงจรเฟสล็อกคูลูปสามารถที่จะทนทานต่อสัญญาณรบกวน
- ออกแบบและสร้างวงจรที่ใช้ในการเปลี่ยนแบนด์วิดท์สำหรับวงจรเฟสล็อกคูลูป

1.5 ประโยชน์ที่ได้รับจากโครงการ

- ได้ศึกษาเกี่ยวกับหลักการการทำงานของวงจรเฟสล็อกคูลูป
- ได้ศึกษาเกี่ยวกับการคำนวณและสร้างวงจร โลว์พาสฟิลเตอร์
- รู้จักการแก้ปัญหาต่างๆ ที่เกิดขึ้น
- สามารถทำงานร่วมกับผู้อื่นได้




บทที่ 2

ทฤษฎีและหลักการของเฟสล็อกคูล

เฟสล็อกคูลคือ วงจรพิเศษที่ซึ่งทำให้ระบบหนึ่งปฏิบัติตามรอยอีกระบบหนึ่งได้ หรืออธิบายให้ชัดเจนคือ เฟสล็อกคูล (PLL) เป็นวงจรที่ทำซิงโครไนซ์สัญญาณเอาต์พุตกับสัญญาณอ้างอิงหรือสัญญาณอินพุตในความถี่และเฟสเดียวกัน ซึ่งการซิงโครไนซ์นี้ถูกเรียกบ่อยๆ ว่า “สภาวะล็อก (Locked State)” โดยที่ความต่างเฟส (Phase Error) ระหว่างออสซิลเลเตอร์เอาต์พุตกับสัญญาณอ้างอิงนั้นเป็นศูนย์หรือน้อยมาก


เฟสล็อกคูลประกอบด้วยองค์ประกอบพื้นฐาน 3 ส่วน คือ

1. เฟสดีเทกเตอร์ (Phase Detector)
2. โลว์พาสฟิลเตอร์ (Low – Pass Filter)
3. VCO (Voltage – Controlled Oscillator) ซึ่งความถี่ควบคุมด้วย โวลต์ที่มาจากภายนอก



รูปที่ 2.1 แสดงองค์ประกอบพื้นฐานของเฟสล็อกคูล

2.1 หลักการทำงานของเฟสล็อกคูลูปพื้นฐาน



รูปที่ 2.2 โค้ดแกรมเบื้องต้นของเฟสล็อกคูลูป

เฟสดีเทคเตอร์ จะเปรียบเทียบเฟสของสัญญาณอินพุตกับเฟสของ VCO แล้วให้โวลต์เตจ ซึ่งแสดงถึงความต่างเฟสของสัญญาณอินพุตทั้งสองออกมา ค่าโวลต์เตจต่างๆ จะผ่านการกรองด้วยลูปฟิลเตอร์ (Loop Filter) แล้ว VCO ให้เปลี่ยนไปในทิศทางที่ทำให้ความต่างเฟสระหว่างสัญญาณอินพุตกับ VCO ลดลง

เมื่อลูป “ล็อก” แล้ว โวลต์เตจจะควบคุมความถี่ของ VCO ให้เท่ากับความถี่ของสัญญาณอินพุตตลอดเวลา นั่นคือ ในแต่ละไซเคิลของสัญญาณอินพุตจะให้สัญญาณเอาต์พุตได้เพียงไซเคิลเดียวเท่านั้นที่เอาต์พุตของเฟสดีเทคเตอร์ต้องมี โวลต์เตจอยู่สม่ำเสมอ ทั้งนี้เพื่อให้ลูปสามารถล็อกอยู่ได้ ดังนั้นลูปจะทำงานอยู่ระหว่างความต่างเฟสที่เกิดขึ้น สำหรับลูปที่ได้รับการออกแบบมาอย่างดีจะพยายามออกแบบให้ความต่างเฟสนี้มีค่าน้อยๆ เอาไว้

สัญญาณอินพุต	V_i	ความถี่ คือ	ω_i
		เฟส คือ	θ_i
สัญญาณ Oscillator	V_o	ความถี่ คือ	ω_o
		เฟส คือ	θ_o

เฟสดีเทคเตอร์ (PD) จะเปรียบเทียบ θ_o กับ θ_i แล้วให้ V ซึ่งเป็นสัดส่วนกับความต่างเฟส (Phase Error) ที่ได้ โวลต์เตจนี้เป็น Control – Voltage V ที่ใช้ควบคุม Oscillator (VCO) ให้มีความถี่ ω แล้วป้อนกลับเป็น Negative FeedBack

ในสภาวะล็อก $\omega_o = \omega_i$ ทำให้ความต่างเฟส (Phase Error) มีค่าน้อยมาก ทั้งนี้ทั้งเฟสและความถี่ของ Oscillator จะล็อกกับเฟสและความถี่ของสัญญาณอินพุต

ถ้าความต่างเฟส (Phase Error) เริ่มต้นไม่เป็นศูนย์แล้ว เฟสดีเทกเตอร์จะต้องสร้างสัญญาณเอาต์พุตไม่เป็นศูนย์ ด้วยเหตุนี้จะทำให้ VCO เปลี่ยนความถี่ทำงานในทิศทางซึ่งจะทำให้ความต่างเฟส (Phase Error) หายไป

มีเงื่อนไขที่จำเป็นให้ระบบเฟสล็อกแบบเชิงเส้นยังคงรักษาการ Tracking

1. ความถี่เชิงมุมของสัญญาณอ้างอิงต้องอยู่ภายในพิสัยโฮล (Hole Range)
2. สเต็ปความถี่สูงสุดจ่ายสู่อินพุตอ้างอิงของเฟสล็อกต้องน้อยกว่าพิสัย Pull – Out Range
3. อัตราการเปลี่ยนของความถี่อ้างอิง $\Delta\omega$ ต้องน้อยกว่า ω_n^2

2.2 Phase Detector Characteristic

ให้ θ_d แทนความต่างเฟสระหว่างเฟสของอินพุตกับเฟสของ VCO Characteristics ของ V และ θ_d แสดงดังรูปที่ 2.3




รูปที่ 2.3 PD Characteristic

ถ้าไม่มีสัญญาณ V_i เฟสดีเทกเตอร์จะให้ Free – Running Voltage (VDO) ดังนี้

$$\begin{aligned} V_d &= V_{do} \\ \theta_c &= \theta_d - \theta_{do} \\ &= \theta_i - \theta_o \end{aligned}$$


Plot V_d กับ θ_c ดังรูปที่ 2.4



รูปที่ 2.4 Shift PD Characteristic

$$\begin{aligned} K_d &= dV_d / d\theta_c \\ V_d &= K_d \theta_c + V_{do} \end{aligned}$$

แสดงเป็น Model ได้ดังรูปที่ 2.5




รูปที่ 2.5 Model ของ PD

- K_d คือ PD Gain
- V_{do} คือ Free – Running Detector Voltage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 VCO Characteristics



รูปที่ 2.6 VCO Characteristic

จากรูปที่ 2.6 จะเห็นว่า ถ้า V_c แปรค่าตั้งแต่ $0 - 4V$, VCO จะอยู่ในช่วง $8 - 16$ Mrad/s เมื่อ PLL ล็อก ($\omega = \omega_i$) และให้ $\omega_i = 10$ Mrad/s ซึ่งเท่ากับ ω จากรูป $\omega = 10$ Mrad/s จะได้ว่า $V = 1V$. ซึ่งก็คือ Static Control Voltage (V) จะเห็นว่า V ไม่เพียงแต่สัมพันธ์กับ VCO เท่านั้น ยังสัมพันธ์กับ ω_i ที่ PLL ล็อกไม่เหมือนกับ V ที่สัมพันธ์กับ PD เพียงอย่างเดียว


เมื่อ $V_c = V_\infty = 1V$ แสดงว่า PD ให้ $V_d = 1V$ จากรูปที่ 2.4 จะได้ว่า $\theta_c = -0.79$ radians

θ_c เฉลี่ยในสภาวะล็อก เรียกว่า Phase Error θ_c ซึ่งมีค่าใกล้เคียงศูนย์ และอยู่ในช่วง $-\pi/2$ ถึง $\pi/2$ radians

$$\text{ให้ Output Frequency Deviation} = \Delta\omega_o$$

$$\Delta\omega_o = \omega_o - \omega_i$$

ในสภาวะล็อกค่าเฉลี่ยของ ω จะเท่ากับ ω_i การ Plot ค่า $\Delta\omega_o$ กับ V_d จะ Shift VCO Characteristics ดังรูปที่ 2.7



รูปที่ 2.7 Shift VCO Characteristic

จะเห็นว่าเมื่อ $\Delta\omega_0 = 0, v_c = V_{c0}$ Slope ของ VCO Characteristics จะเป็น VCO Gain K_0

$$K_0 = \frac{d\omega_0}{dv_c} = \frac{d\Delta\omega_0}{dv_c}$$

$$\Delta\omega_0 = K_0(v_c - V_{c0})$$

ได้ Signal Flow Graph ดังรูป




รูปที่ 2.8 Model ของ VCO

2.4 Linear Model Of PLL

ถ้าคิดว่า θ_o และ ω_o อยู่ในช่วง Linear

ให้ $V_i = \sin(\omega_i(t) + \theta_i)$
 เมื่อ $V_o = \sin(\omega_o(t) + \theta_o)$
 จะได้ $\omega_o = \text{Constant}$
 $\omega_o = d(\omega_o(t) + \theta_o)/dt$
 $\omega_o(t) + \theta_o = \omega_o t + \theta_o$
 โดยที่ $\Delta\omega_o = \omega_o - \omega_i$
 จะได้ $\Delta\omega_o = d\theta_o/dt$
 หรือ $\theta_o = \int \Delta\omega_o dt$

เมื่อเรานำรูป Signal Flow Graph มาต่อกันเป็น Linear Model ของ PLL จะได้ดังรูปที่ 2.9



รูปที่ 2.9 Linear Model Of PLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 Static Phase Error

เมื่อ PLL อยู่ในสภาวะล็อก $\omega_o = \omega_i$ และ $\Delta\omega_o = 0$ Static Phase Error θ_{∞} เป็นค่าเฉลี่ยของจากรูป จะได้ว่า


$$\Delta\omega_o = K_d(K_d\theta_c + v_{do} - v_{co})$$

ในสภาวะล็อก $\Delta\omega_o = 0$ และ $\theta_c = \theta_{\infty}$

$$\theta_{\infty} = \frac{(-v_{do} + v_{co})}{K_d}$$

2.6 PLL Bandwidth

Bandwidth ของ PLL ขึ้นอยู่กับ θ_c และ θ_o หรืออาจกล่าวได้ว่าขึ้นอยู่กับ ω_i และ ω_o เนื่องจาก Bandwidth ต้องทำโดยสัญญาณ AC เราจึงกำจัดพารามิเตอร์ที่เป็น DC ใน Linear Model รูปที่ 2.10 แล้วแปลงลาปลาซจะได้ดังรูป



รูปที่ 2.10 AC Model Of PLL

จะเห็นว่า Forward Gain คือ $G(s)$

$$G(s) = K_d K_o / s$$

$$\theta_o(s) / \theta_i(s) = G(s) / [1 + G(s)]$$


แทน $s = j\omega$

$$\theta_o \theta_i = G(j\omega) / [1 + G(j\omega)]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$|G(j\omega)| = K_d K_o / \omega$$



Plot Graph Log ได้ดังรูปที่ 2.11



รูปที่ 2.11 Frequency Response Of PLL

จะเห็นได้ว่า ถ้า ω มีค่าต่ำๆ $|G(j\omega)| > 1, |\theta_o/\theta_i| = 1$
 ถ้า ω มีค่าสูงๆ $|G(j\omega)| < 1, |\theta_o/\theta_i| = G(j\omega)$
 ดังนั้น Bandwidth ω จะเกิดขึ้นเมื่อ $|G(j\omega)| = 1$
 $\omega_{3dB} = K_d K_o$

ถ้าเราต้องการลด Bandwidth ทำโดยใส่ R_c และ R_2 ระหว่าง PD และ VCO ดังรูป



รูปที่ 2.12 Narrowed Bandwidth PLL

จะได้

$$K_h = R_2 / (R_0 + R_2)$$

$$G(s) = K_d K_n K_o / s$$

และ Bandwidth ถูกกำหนด โดยความถี่ที่ $|G(j\omega) = 1|$

$$\omega_{3dB} = K_d K_n K_o$$

$$\omega_{3dB} = K$$

$$= \text{Loop Gain}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

K คือ ค่า 3 dB Bandwidth ของ PLL ได้ Transfer Function เป็น $\Theta_o(s)/\Theta_i(s) = K/(s+K)$ แสดงว่า ตามรูป เป็น First Order Phase – Locked Loop

2.7 Loop Filter

การใส่ R หรือตัวลวดทอนใน PLL ทำให้ AC Gain K ลดลง Bandwidth ก็ลดลง เรียกว่า การใส่ Loop Filter ซึ่งจะทำงานที่ความถี่สูง และมี Unity Gain ที่ DC


การทำ Loop Filter อย่างง่าย ๆ คือใส่ Capacitor ตามรูปที่ 2.13



Transfer Function	$F(s) = K_h \frac{s + \omega_2}{s + \omega_1}$
โดยที่	$K_h = R_2 / (R_o + R_2)$
	$\omega_1 = 1 / (R_o + R_2)C$
	$\omega_2 = 1 / R_2C$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Frequency Response $|F(j\omega)|$ ของลูปฟิลเตอร์ Plot ได้ดังรูป



รูปที่ 2.14 Response ของ Loop Filter

ที่ DC Gain คือ
จากรูป จะได้

$$F(0) = 1$$

$$G(s) = K_d F(s) K_o / s$$

Frequency Response ของ $|G(j\omega)|$ Plot ได้ดังรูป



รูปที่ 2.15 Extended Frequency Range PLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ความถี่สูงๆ $|F(j\omega)| = K_d$ และ $|G(j\omega)| = 1$ สำหรับ $\omega = K_d K_h K_o$

จะได้ Bandwidth $\omega_{3dB} = K_d K_h K_o = K$

แต่ $|F(j\omega)| = K_d$ เมื่อ $\omega > \omega_2$

ดังนั้น จะได้ว่า ω_2, K


จากรูป จะเห็นว่าถ้า ω น้อยกว่า $4K$ จะมีผลน้อยมากใน Response $|\theta_o/\theta_i|$

ดังนั้น PLL Transfer Function จะเป็น

$$\theta_o(s)/\theta_i(s) = (K_s + K\omega_2)/[s + (K + \omega_1) + K\omega_2]$$

2.8 Static Phase Error With A Loop – Filter

จากรูป ถ้าเราได้ Loop Filter เข้าไป ดังรูป



รูปที่ 2.16 Full Linear Model Of PLL

จะได้ว่า $\Delta\omega_o = \theta_e K_d F(s) K_o + V_{do} F(s) K_o + V_{co} K_o$

หาค่าเฉลี่ย (คิด DC, $s = 0$)

$$\Delta\omega_o = \theta_e K_d F(0) K_o + V_{do} F(0) K_o + V_{co} K_o$$

Static Phase Error θ_{co} จะถูกนิยามเป็น θ_e ได้เมื่อ PLL อยู่ในสภาวะล็อก ($\Delta\omega_o = 0$) จะได้ว่า

$$\theta_{co} = (-V_{do}/K_d) + [V_{co}/K_d F(0)]$$

เพื่อให้เข้าใจการทำงานของลูบมากขึ้น สมมุติว่าสัญญาณอินพุตมีข่าวสารฝากมากับเฟสหรือความถี่ของสัญญาณวิคซ์ด้วย สัญญาณนี้หนีไม่พ้นที่จะต้องมียสัญญาณรบกวน (Noise) ผสมมาด้วยอย่างแน่นอน งานหนักสำหรับเครื่องรับเฟสล็อกคือ ต้องสร้างสัญญาณเดิมขึ้นมาใหม่ พร้อมทั้งกับพยายามตัดสัญญาณรบกวนทิ้งให้มากที่สุดเท่าที่จะเป็นไปได้

ถ้าสัญญาณเดิมที่ส่งมาดีมาก คือมีความถี่คงที่ เพียงมีสื่อบอกให้รู้ (Information) เล็กน้อยเท่านั้น Local Oscillator ก็สามารถตามรอย (Track) ได้ และสื่อที่บอกให้มันรู้นี้ก็เกิดขึ้นนานพอสมควรด้วยเหตุนี้จึงกำจัดสัญญาณรบกวนที่มันควรจะเกิดขึ้นมากมายได้ แม้ว่าอินพุตของลูบจะมีสัญญาณรบกวน แต่ที่เอาท์พุทของ VCO จะเปลี่ยนสัญญาณอินพุตเสียใหม่ให้สะอาดปราศจากสัญญาณรบกวน จึงพูดได้ว่าทำหน้าที่เหมือนวงจรฟิลเตอร์อย่างหนึ่งซึ่งยอมให้สัญญาณผ่านไปได้อย่างนั้น แต่ไม่ยอมให้สัญญาณรบกวนใดๆ ผ่านไป

คุณสมบัติสำคัญสองอย่างของฟิลเตอร์ คือ ต้องมีแบนด์วิธ (Bandwidth) แคบมากและต้องสามารถตามรอยความถี่ของสัญญาณได้อย่างอัตโนมัติ เนื่องจากการที่แบนด์วิธแคบสามารถตัดสัญญาณรบกวนลงได้มากระบบเฟสล็อกลูบจึงเหมาะสมอย่างยิ่งสำหรับการดึงเอาสัญญาณที่ฝังลึกอยู่ในสัญญาณรบกวนกลับออกมาอีกครั้งหนึ่ง

2.9 Basic factor of $G(j\omega)$ $H(j\omega)$

ส่วนประกอบของกราฟที่เรามักจะพบใน sinusoidal T.F. $G(j\omega)$ $H(j\omega)$ ได้แก่

2.9.1 Gain K

2.9.2 Integral and derivative factor $(j\omega)^{\pm 1}$

2.9.3 First – Order factor $(1+j\omega T)^{\pm 1}$

2.9.4 Quadratic factor $\left[1 + 2\zeta \left(\frac{j\omega}{\omega_n}\right) + \left(\frac{j\omega}{\omega_n}\right)^2\right]^{\pm 1}$

การหา Bode Plot สามารถทำได้โดยการ Plot รูปกราฟของ Factor แต่ละ Factor ที่อยู่ในสมการ Transfer Function แยกกัน หลังจากนั้นจึงหากราฟรวม โดยนำ Log – magnitude ที่ได้จากแต่ละ Factor นั้นมาบวกกันบน log – scale

2.9.1 Gain K คือค่าคงที่ที่คูณอยู่ใน Transfer Function ในกรณีที่ Gain K มีค่ามากกว่า 1 จะให้ค่า decibel เป็นบวก และในกรณีที่ Gain K มีค่าน้อยกว่า 1 จะให้ค่า decibel เป็นลบ

2.9.2 Integral and derivative factor $(j\omega)^{\pm 1}$

- ในกรณีของ Integral Factor

ขนาดของ $1/j\omega$ ใน scale ของ log – magnitude คือ

$$20 \log \left| \frac{1}{j\omega} \right| = -20 \log \omega \quad \text{dB}$$

และค่ามุม Phase เป็น

$$\phi = -90^\circ \quad \text{(คงที่)}$$

ลักษณะของกราฟ log – magnitude จะเป็นเส้นตรงที่มีความชัน เท่ากับ -20 dB/decade (decade คือ ช่วงความถี่จาก ω_1 ถึง $10\omega_1$; ω_1 คือความถี่ใดๆ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ในกรณีของ Derivative factor

ขนาดของ $j\omega$ ใน scale ของ log – magnitude จะเป็น

$$20 \log |j\omega| = 20 \log \omega \quad \text{dB}$$

และมีมุม Phase เป็นค่าคงที่

$$\phi = 90^\circ$$

ลักษณะรูปกราฟ จะเป็นเส้นตรงที่มีความชันเท่ากับ 20 dB/decade และจะผ่านจุด 0 dB ที่

$$\omega = 1$$

ในกรณีที่ Transfer Function ประกอบด้วยพจน์ $(1/j\omega)^n$ หรือ $(j\omega)^n$ ขนาด magnitude ของกราฟจะเปลี่ยนไปเป็น

$$20 \log \left| \frac{1}{(j\omega)^n} \right| = -n \times 20 \log |j\omega| = -20n \log \omega \quad \text{dB}$$

ซึ่งก็คือ กราฟเส้นตรงที่มี slope = $-20n$ dB/decade
และมีค่ามุม Phase = $-90^\circ n$ decade

และ

$$20 \log |(j\omega)^n| = n \times 20 \log |j\omega| = 20n \log \omega \quad \text{dB}$$

ซึ่งหมายถึงกราฟเส้นตรงที่มี slope = $20n$ dB/decade

และค่ามุม Phase = $90^\circ n$ decade



ข.

รูปที่ 2.17 ก. Frequency Response ของ $1/j\omega$

ข. Frequency Response ของ $j\omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9.3 First – order factor $(1+j\omega T)^{\pm 1}$

สำหรับพจน์ $\frac{1}{(1+j\omega T)}$ จะได้ log – magnitude เป็น

$$20 \log \left| \frac{1}{(1+j\omega T)} \right| = -20 \log \sqrt{1+\omega^2 T^2} \quad \text{dB}$$

กรณีความถี่ต่ำ กล่าวคือ $\omega \ll 1/T$ จะสามารถประมาณกราฟ log – magnitude นี้ได้เป็น

$$-20 \log \sqrt{1+\omega^2 T^2} \cong -20 \log 1 = 0$$

กรณีความถี่สูง กล่าวคือ $\omega \gg 1/T$ จะได้

$$-20 \log \sqrt{1+\omega^2 T^2} \cong -20 \log \omega T \quad \text{dB}$$

ซึ่งก็คือกราฟเส้นตรงที่มีความชันเท่ากับ -20 dB/decade โดยเริ่มจากกราฟเส้นตรง Corner frequency ที่ $\omega = 1/T$

∴ เราจึงได้ข้อสรุป การแทน frequency response ของเทอม $\frac{1}{(1+j\omega T)}$ นี้โดยการประมาณ response ด้วยเส้นตรง 2 เส้น คือ

- เส้นตรง 0 dB สำหรับความถี่ในช่วง $0 < \omega < 1/T$
- เส้นตรงที่มีความชันเท่ากับ -20 dB/decade ในช่วงความถี่ $1/T < \omega < \infty$

เส้นตรงทั้งสองทำหน้าที่เป็น Asymtotes โดยเส้นกราฟที่แท้จริงจะมีค่าต่ำกว่าเส้น Asymtotes ที่ corner – frequency $\omega = 1/T$ เท่ากับ 3 dB ซึ่งมาจาก

$$-20 \log \sqrt{1+1} + 20 \log 1 = -10 \log 2$$

$$= -3.03 \quad \text{dB}$$

มุม phase ของ factor $\frac{1}{(1+j\omega T)}$ จะมีค่าเป็น

$$\phi = -\tan^{-1} \omega T$$

ที่	$\omega = 0$	จะมี $\phi = 0^\circ$		
ที่	$\omega = 1/T$	จะมี $\phi = -\tan^{-1} T/T$	$= -\tan^{-1} 1$	$= -45^\circ$
ที่	$\omega = \infty$	จะมี $\phi = -\tan^{-1} \infty$	$= -90^\circ$	

และในทำนองเดียวกัน การหารูปกราฟของ factor $1+j\omega T$ ก็สามารทำได้โดยการเปลี่ยนเครื่องหมายในกราฟ log-magnitude และ phase ดังนี้


$$20 \log |1+j\omega T| = -20 \log \left| \frac{1}{1+j\omega T} \right|$$

$$\phi = \angle 1+j\omega T = \tan^{-1} \omega T = -\angle \frac{1}{1+j\omega T}$$

corner frequency จะมีค่าเท่ากับ $1/T$ เช่นกัน แต่ slope ของ Asymtote ด้านความถี่สูงจะเป็น 20 dB/decade แทนและมีมุม phase แปรค่าจาก $0^\circ \sim 90^\circ$ เมื่อ ω เป็น $0 \sim \infty$

ในกรณีที่ first-order factor มีการยกกำลังเป็น $(1+j\omega T)^{\pm n}$ จะมีผลทำให้ slope ของ Asymtote ด้านความถี่สูงเปลี่ยนไป โดยที่ corner frequency ยังคงเป็น $\omega = 1/T$ เท่าเดิม และค่าของ Asymtote ด้านความถี่ต่ำจะยังคงเป็นเส้นตรงขนานแนวนอนมีค่า = 0 dB

- สำหรับพจน์ $(1+j\omega T)^{-n}$ Asymtote ด้านความถี่สูงจะมี slope = -20n dB/decade
- และพจน์ $(1+j\omega T)^n$ จะมี slope ของ Asymtote ด้านความถี่สูงเท่ากับ 20n dB/decade



รูปที่ 2.18 แสดง log-magnitude ของ $(1+j\omega T)^{-1}$

2.9.4 Quadratic Factor
 สำหรับ quadratic factor ในรูปของ

$$\frac{1}{1 + 2\zeta \left(\frac{j\omega}{\omega n} \right) + \left(\frac{j\omega}{\omega n} \right)^2}$$

ถ้า $\zeta > 1$ quadratic factor นี้สามารถอยู่ในรูปของผลคูณของ First - order 2 เทอมซึ่งมี pole เป็นจำนวนจริงได้

ถ้า $0 < \zeta < 1$ quadratic factor นี้จะเป็นการคูณกันของพจน์ที่ประกอบด้วย pole ที่เป็น complex - conjugate 2 พจน์

∴ ค่า magnitude และ phase ของ quadratic factor จึงขึ้นอยู่กับ parameter 2 ค่าด้วย

- damping ratio ζ
- corner frequency $\omega = \omega_n$

พิจารณา log – magnitude

$$20 \log \left| \frac{1}{1 + 2\zeta \left(\frac{j\omega}{\omega_n} \right) + \left(\frac{j\omega}{\omega_n} \right)^2} \right| = -20 \log \sqrt{1 - \left(\frac{\omega^2}{\omega_n^2} \right)^2 + \left(2\zeta \frac{\omega}{\omega_n} \right)^2}$$

สำหรับความถี่น้อยๆ กล่าวคือ $\omega \ll \omega_n$ จะได้ค่า log – magnitude $-20 \log 1 = 0$ dB
นั่นคือ จะได้เส้น Asymtote ที่มีความถี่ต่ำๆ เป็นเส้นตรงในแนวนอน มีค่า 0 dB

สำหรับความถี่สูงๆ ที่ทำให้ $\omega \gg \omega_n$ จะได้ค่า log – magnitude เป็น

$$-20 \log \frac{\omega^2}{\omega_n} = -40 \log \frac{\omega}{\omega_n} \quad \text{dB}$$

และ

$$-40 \log \frac{10\omega_n}{\omega_n} = -40 = -40 \log \frac{\omega}{\omega_n} \quad \text{dB}$$


ซึ่งสรุปได้ว่า เส้น Asymtote ที่มีความถี่สูงๆ จะเป็นเส้นตรงที่มีความชันเท่ากับ -40 dB/decade

ค่าของ ζ มีผลกับ quadratic factor ดังนี้

ที่ $\omega = \omega_n$ จะเกิด resonant peak ขึ้นและค่า damping ratio ζ จะเป็นตัวกำหนดขนาดความสูงของ resonant peak นั้นๆ โดย peak จะสูงขึ้นที่ ζ มีค่าน้อยๆ

- สำหรับค่า phase สามารถหาได้โดย

$$\phi = \angle \frac{1}{1 + 2\zeta \left(\frac{j\omega}{\omega_n} \right) + \left(\frac{j\omega}{\omega_n} \right)^2}$$



$$= -\tan^{-1} \left[\frac{2\zeta \frac{\omega}{\omega_n}}{1 - \left(\frac{\omega}{\omega_n} \right)^2} \right]$$

ที่ $\omega = 0$ จะได้มุม $\phi = 0^\circ$

ที่ $\omega = \omega_n$ จะได้มุม $\phi = -90^\circ$ โดยไม่ขึ้นกับค่าของ ζ ดังนี้


$$\phi = -\tan^{-1} \left(\frac{2\zeta}{0} \right) = -\tan^{-1} \infty = -90^\circ$$

ที่ $\omega = \infty$ มีมุม $\phi = -180^\circ$

บทที่ 3

เฟสดีเทกเตอร์ (Phase Detector)

3.1 วงจรตรวจจับเฟสแบบเอ็กซ์กูดซีฟ – ออร์เกท



รูปที่ 3.1 วงจรจับเฟสแบบเอ็กซ์กูดซีฟ – ออร์เกท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.1 มีรายละเอียดดังนี้

- (ก) สัญลักษณ์เอ็กซ์คูซิฟ – ออร์เกท ที่ใช้เป็นวงจรตรวจจับเฟส
- (ข) รูปสัญญาณที่ค่าความคลาดเคลื่อนเฟสเท่ากับศูนย์
- (ค) รูปสัญญาณที่ค่าความคลาดเคลื่อนเฟสเท่ากับบวก

วงจรเอ็กซ์คูซิฟ – ออร์เกทเป็นวงจรจับเฟสแบบดิจิทัลที่มีการทำงานเหมือนกับตัวคูณสัญญาณด้วยการโอเวอร์ไดร์แรงดันที่เอาต์พุท และยังให้คุณสมบัติของวงจรเป็นรูปสามเหลี่ยมโดยเอาต์พุทที่ได้จากการคูณจะเป็นค่าอิมิตัวของแรงดันบวก ซึ่งสอดคล้องกับค่าของลอจิกสูง หรือเป็นค่าอิมิตัวของแรงดันลบ ที่สอดคล้องกับค่าลอจิกต่ำ สำหรับเงื่อนไขของการคูณนั้น สามารถสรุปได้ดังตารางที่ โดยเอาต์พุท V_o จะให้ค่าแรงดันอิมิตัวเป็นบวก เมื่อสัญญาณอินพุท V_i และ V_o ทั้งสองสัญญาณต่างก็มีค่าเป็นลบหรือบวกด้วยกันทั้งคู่ และเอาต์พุท V_o จะให้ค่าแรงดันอิมิตัวเป็นลบ เมื่ออินพุทใดอินพุทหนึ่งเป็นบวก และอีกอินพุทหนึ่งเป็นลบ ดังนั้นถ้าเปรียบเทียบตารางที่ 3.1 ซึ่งเป็นตารางค่าความจริงของการคูณกับตารางที่ 3.2 ซึ่งเป็นตารางค่าความจริงของวงจรเอ็กซ์คูซิฟ – ออร์เกท ที่มีสัญลักษณ์ดังในรูปที่ 3.1 (ก) โดยการแทนแรงดันลอจิกสูง V_H ด้วยเครื่องหมาย (+) และแรงดันลอจิกต่ำ V_L ด้วยเครื่องหมาย (-) แล้วจะเห็นว่าเอ็กซ์คูซิฟ – ออร์เกทสามารถถูกนำมาใช้เป็นวงจรตรวจจับเฟสที่ทำงานเป็นตัวคูณสัญญาณ (ลอจิก) แบบโอเวอร์ไดร์เช่นเดียวกับวงจรตรวจจับเฟสที่ให้คุณสมบัติของวงจรเป็นรูปสามเหลี่ยม

ในรูปที่ 3.1 ได้แสดงให้เห็นถึงเอาต์พุทของวงจรตรวจจับเฟสแบบเอ็กซ์คูซิฟ – ออร์เกท ที่มีค่าความคลาดเคลื่อนเฟส (θ_c) ต่างๆกัน โดยจะสมมุติว่าสัญญาณอินพุท V_i กับ V_o ที่เข้ามานั้นมีความสมมาตร กล่าวคือมีดิ้วไซ้เกิดเท่ากับ 50 เปอร์เซ็นต์ ซึ่งอยู่ในรูปที่ 3.1 (ข) เมื่อ θ_c เท่ากับศูนย์ คือสัญญาณอินพุท V_i และ V_o มีเฟสต่างกันอยู่ $\pi/2$ จะทำให้สัญญาณเอาต์พุท V_d ที่ได้จะเป็นสัญญาณสี่เหลี่ยมที่ค่าความถี่เป็นสองเท่าของสัญญาณอินพุทและให้ค่าดิ้วไซ้เกิดเท่ากับ 50 เปอร์เซ็นต์ เนื่องจากความถี่สูงของสัญญาณเอาต์พุท V_d จะถูกรองทิ้งไปด้วยวงจรกรองรูป ดังนั้น จึงพิจารณาเพียงแค่ว่าค่าเฉลี่ย (\bar{V}_d) ของ V_d ตามเส้นประในรูปที่ 3.1 (ข) เท่านั้น ค่า \bar{V}_d นี้จะเป็นค่าที่คำนวณได้จากค่ากลาง (Mean) ของระดับลอจิกสูง (V_H) และระดับลอจิกต่ำ (V_L) กล่าวคือ ถ้าวจรตรวจจับเฟส แบบเอ็กซ์คูซิฟ – ออร์เกท ได้รับการจ่ายไฟจากแหล่งจ่าย 5 โวลต์ ค่า \bar{V}_d ที่ได้จะมีค่าประมาณ 2.5 โวลต์เท่านั้น ซึ่งระดับแรงดันที่ค่านี้เรียกว่า จุดสงบนิ่ง (Quiescent Point) ของวงจรตรวจจับเฟสแบบเอ็กซ์คูซิฟ – ออร์เกท ที่จะถูกกำหนดให้มีค่าเป็นศูนย์นับจากนี้ไป ด้วยเหตุนี้ถ้าสัญญาณอินพุท V_o ถ้าหลังสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุทอ้างอิง V_i (นับจากจุดสงบนิ่ง) ค่าของ θ_c ก็จะกลายเป็นบวกดังในรูปที่ 3.1 (ค) ค่าคิวิตีไซเคิลของ V_d จะมีค่าสูงสุดที่ค่าของความคลาดเคลื่อนเฟส θ_c เท่ากับ $\pi/2$ และมีค่าต่ำสุดที่ค่าของความคลาดเคลื่อนเฟส θ_c เท่ากับ $-\pi/2$ ในรูปที่ (ก) แสดงกราฟคุณสมบัติของวงจรตรวจจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกท ที่ได้จากการพล็อตค่าเฉลี่ยแรงดัน V_d เทียบกับค่าความคลาดเคลื่อนเฟส θ_c ซึ่งจะให้ผลเป็นรูปสามเหลี่ยม และภายในช่วงที่เป็นเชิงเส้นของ $-0.5\pi < \theta_c < 0.5\pi$ ค่าเฉลี่ย V_d จะเป็นสัดส่วนโดยตรงกับค่าของ θ_c ดังสมการที่ คือ

$$\bar{V}_d = K_d \theta_c \quad (3.1)$$



รูปที่ 3.2 กราฟแสดงคุณสมบัติของวงจรตรวจจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกท

(ก) เมื่อสัญญาณอินพุท V_i และ V_o มีความสมมาตร

(ข) เมื่อสัญญาณอินพุท V_i และ V_o ไม่มีความสมมาตร เป็นผลให้ V_{dm} มีค่าลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งในกรณีของวงจรจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกทนี้ อัตราขยายวงจร (K_d) จะมีค่าคงที่เมื่อแหล่งจ่ายที่ป้อนให้กับวงจรตรวจจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกท คือ ระดับลอจิกแรงดันสูง V_H และต่ำ V_L ตามลำดับ ดังนั้นอัตราขยายของวงจรตรวจจับเฟสแบบเอ็กซ์คลูซีฟ – ออร์เกท (K_d) ในช่วง $-\theta_c < 0.5\pi$ จะมีค่าเท่ากับ

$$K_d = \frac{V_{dm}}{0.5\pi} \quad (3.2)$$

เมื่อ V_{dm} คือค่าสูงสุดของค่าเฉลี่ย V_d ซึ่งเท่ากับ $V_{dm} = V_H - V_L$ ดังนั้นจะได้

$$K_d = \frac{V_H - V_L}{0.5\pi} \quad (3.3)$$

ถ้าในกรณีที่สัญญาณอินพุต V_i และ V_o ที่เข้ามามีความไม่สมมาตร กล่าวคือค่าควิตี้ไซเคิลไม่เท่ากับ 50 เปอร์เซ็นต์ ค่าสูงสุดของแรงดันเฉลี่ย (V_{dm}) ที่ได้จะลดลง ดังกราฟแสดงคุณสมบัติของวงจรในรูปที่ 3.2 (ข)

ตารางที่ 3.1 แสดงตารางค่าความจริงของการคูณ



V_i	V_o	V_d
(-)	(-)	(+)
(-)	(+)	(-)
(+)	(-)	(-)
(+)	(+)	(+)

ตารางที่ 3.2 แสดงตารางค่าความจริงของเอ็กซ์คูลซีฟ – ออร์เกต

V_i	V_o	V_d
V_L	V_L	V_L
V_L	V_H	V_H
V_H	V_L	V_H
V_H	V_H	V_L

3.2 วงจรตรวจจับเฟสที่ให้คุณสมบัติของวงจรเป็นรูปสามเหลี่ยม

ในรูปที่ 3.3 (ก) นั้นแสดงเส้นทางของสัญญาณแบบตัวคูณของวงจรตรวจจับเฟสที่ให้คุณสมบัติเป็นรูปสามเหลี่ยม (Triangular Phase Detector Characteristic) โดยเงื่อนไขของการเกิดโอเวอร์ไดรฟ์ด้วยการตัดระดับสัญญาณที่เอาต์พุต ซึ่งจะเป็นเหตุให้แรงดันเอาต์พุต V_d มีค่าเท่ากับจุดอิ่มตัว (Saturate) ที่ค่า $\pm V_{dm}$ เมื่อปรากฏระดับสัญญาณอินพุตเข้ามา ดังนั้นวงจรตรวจจับเฟสที่ให้คุณสมบัติแบบนี้ช่วงของสัญญาณอินพุตจึงมีความสำคัญต่อการทำงานของวงจร ดังเช่นรูปที่ 3.3 (ข) ซึ่งสัญญาณอินพุต V_i และ V_o ถูกกำหนดให้เป็นสัญญาณรูปคลื่นสี่เหลี่ยม โดยผลจากเอาต์พุต V_d ที่ได้จะเป็นไปตามฟังก์ชันของการคูณและให้สัญญาณสี่เหลี่ยมที่มีค่าเฉลี่ย (DC) ของสัญญาณขึ้นอยู่กับค่าความต่างเฟสระหว่างสองสัญญาณอินพุต และเมื่อ θ_c มีค่าเพิ่มขึ้นเป็นไปอย่างเชิงเส้นเทียบกับเวลา ค่าเฉลี่ยของแรงดันเอาต์พุต V_d ที่ได้จากวงจรรองความถี่จะมีค่าเพิ่มขึ้นและลดลงในลักษณะที่เป็นเชิงเส้นเช่นเดียวกันดังเห็นได้จากแนวของเส้นประที่เกิดขึ้นในรูปที่ 3.3 (ข) คุณสมบัติที่เป็นรูปสามเหลี่ยมของวงจรตรวจจับเฟสนี้ได้แสดงไว้ในรูปที่ 3.3 (ค) ซึ่งในช่วงที่เป็นเชิงเส้นของ $-0.5\pi < \theta_c < 0.5\pi$ นั้นจะให้ค่าอัตราขยายของวงจรตรวจจับเฟสเท่ากับ



รูปที่ 3.3 วงจรตรวจจับเฟสที่ให้คุณสมบัติเป็นรูปสามเหลี่ยม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.3 มีรายละเอียดดังนี้

(ก) เส้นทางของสัญญาณ

(ข) สัญญาณเอาท์พุท V_d เมื่อ θ_c มีค่าค่อยๆ เพิ่มขึ้นเป็นไปอย่างเชิงเส้นเทียบกับเวลา t


(ค) กราฟแสดงคุณสมบัติของวงจรตรวจจับเฟสเป็นรูปสามเหลี่ยม

$$K_d = \frac{V_{dm}}{\pi/2} \quad (3.4)$$

3.3 วงจรตรวจจับเฟสและความถี่ที่มีสถานะการทำงานเป็นสามสเตต

วงจรตรวจจับเฟสและความถี่แบบสามสเตต หรือ 3 - State PFD [3] เป็นวงจรตรวจจับเฟสแบบดิจิทัลอีควิวรัลหนึ่งที่ทำให้กราฟคุณสมบัติของวงจรเป็นแบบรูปสามเหลี่ยม และเป็นวงจรที่มีความสำคัญต่อการนำมาใช้ขยายสถานะของสเตต เพื่อที่จะทำให้ได้มาซึ่งช่วงคุณสมบัติของวงจรตรวจจับเฟสที่กว้างขึ้น วงจรตรวจจับเฟสและความถี่แบบสาม - สเตต ได้ถูกนำมาใช้งานอย่างกว้างขวาง เพราะเนื่องจากมีช่วงคุณสมบัติของวงจรที่กว้างถึง $\pm 2\pi$ เรเดียน และสัญญาณเอาท์พุท (V_o) ที่ได้ไม่เพียงแต่จะขึ้นอยู่กับค่าความคลาดเคลื่อนของเฟส θ_c เท่านั้น แต่ยังขึ้นอยู่กับค่าความคลาดเคลื่อนทางความถี่ ($\Delta f = f_r - f_v$) อีกด้วย การทำงานของวงจรมันจะถูกกระตุ้นจากขอบของสัญญาณอินพุท V_i และ V_o ที่เข้ามาทางขั้วอินพุท R และ V ตามลำดับ ซึ่งจะไปทำให้มีการเปลี่ยนสถานะของสเตตตามสเตตไดอะแกรมที่ถูกกำหนดไว้ดังรูปที่ 3.4 ที่แสดงให้เห็นถึงโครงสร้างพื้นฐานและการทำงานของวงจรตรวจจับเฟสและความถี่แบบสาม - สเตต ในรูปที่ 3.4 (ก) นั้นจะเป็นสเตตไดอะแกรมที่วงจรที่จะเปลี่ยนสถานะของสเตตไปตามขอบขาขึ้นของสัญญาณที่เข้ามาทางขั้วอินพุท R และ V โดยที่ขอบขาขึ้นของ R จะทำให้วงจรมีการเปลี่ยนสถานะไปยังสเตตที่สูงขึ้น ขณะที่ขอบขาขึ้นของ V จะทำให้มีการลดสถานะของวงจรกลับมายังสเตตที่ต่ำกว่า สมมุติว่าการทำงานของวงจรมันเริ่มต้นอยู่ในสเตตที่ 2 ดังนั้นเมื่อปรากฏการสลับกันเข้ามาของขอบขาขึ้นสัญญาณพัลส์ที่ขั้วอินพุท V และ R จะทำให้วงจรหมุนเวียนเปลี่ยนสถานะสลับสเตตไปมาระหว่างสเตตที่ 1 กับสเตตที่ 2 แต่ถ้าเกิดมีช่วงขอบขาขึ้นของสัญญาณอินพุท V ไปตกอยู่หลังสัญญาณอินพุท R และเป็นเช่นนั้นตลอดไปดังไหม้มีงไดอะแกรมของรูปที่ 3.5 (ก) จนกระทั่งปรากฏขอบขาขึ้นของสัญญาณอินพุท R เข้ามาสองครั้งโดยปราศจากการแทรกของขอบขาขึ้นของสัญญาณอินพุท V วงจรก็จะเปลี่ยนสถานะของสเตตไปยังสเตตที่ 3 และการหมุนเวียนเปลี่ยนสถานะระหว่างสเตตที่ 2 สลับกับสเตตที่ 3 ก็จะเกิดขึ้นอีกตามพัลส์ของสัญญาณอินพุทที่ยังคงผลัดกันเข้ามาอย่างต่อเนื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)




รูปที่ 3.4 วงจรตรวจนับเฟสและความถี่แบบสาม - สเตต

- (ก) สเตตโคดและแกรมของวงจรที่มีการเปลี่ยนแปลงสถานะตามขอขาขึ้นของสัญญาณอินพุท
- (ข) โครงสร้างทางวงจรไฟฟ้า

โครงสร้างพื้นฐานของวงจรตรวจนับเฟสและความถี่แบบสาม - สเตตนั้นจะแสดงอยู่ในรูปที่ 3.4 (ข) ซึ่งประกอบด้วยคู่ของลอจิกเอทพุท V_D และ V_U โดยมีสัญญาณอินพุท R และ V ต่ออยู่กับฟลิปฟลอปแบบ D - Type ของแต่ละตัวและจะให้ค่าแรงดันเอทพุทที่ขา Q (V_D และ V_U) ในขณะที่มีการเปลี่ยนสถานะของสเตตตามรูปที่ 3.4 (ก) สำหรับขาอินพุท C หรือขา Clear ของฟลิปฟลอปทั้งสองตัวนั้นจะถูกต่อเข้ากับเอทพุทของแอนด์ - เกท ซึ่งได้รับสัญญาณอินพุทมาจากขา Q ของฟลิปฟลอปเพื่อรีเซตให้วงจรตรวจนับเฟสและความถี่แบบสาม - สเตตกลับไปยังสถานะของสเตตเริ่มต้นใหม่เมื่อสัญญาณพัลส์ที่ขาอินพุท V และ R ปรากฏเข้ามาพร้อมกันหรือฟลิปฟลอปทั้งสองอยู่ในสภาวะเซตทั้งคู่

ด้วยเหตุนี้วงจรจึงสามารถตรวจจับสัญญาณอินพุตที่เกิดขึ้นพร้อมกันได้โดยไม่ต้องสูญเสียสัญญาณอินพุตใดอินพุตหนึ่งไปจนเป็นเหตุให้เกิดค่าผิดพลาดขึ้นที่เอาต์พุต



รูปที่ 3.5 คุณสมบัติของวงจรตรวจจับเฟสและความถี่แบบสาม – สเตต
 (ก) สัญญาณเอาต์พุต V_d ที่ได้จากการเปลี่ยนสถานะของสเตต
 (ข) กราฟแสดงคุณสมบัติของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 3.5 (ข) เป็นกราฟแสดงคุณสมบัติของวงจรตรวจจับเฟสและความถี่แบบสาม - สเตท ระหว่างค่าความเคลื่อนเฟส θ_c กับค่าเฉลี่ย (\bar{V}_d) ของแรงดันเอาต์พุต V_d ที่ผ่านวงจรกรองความถี่ต่ำมาแล้ว โดยจะให้ช่วงคุณสมบัติของวงจรที่เป็นเชิงเส้นไม่เกิน $\pm 2\pi$ เรเดียน สังเกตว่าเมื่อความเคลื่อนเฟส θ_c มีค่าเกินช่วง 2π และ -2π เรเดียนไปแล้ว วงจรจะให้ช่วงคุณสมบัติกลับมาซ้ำๆ ไซเคิลทุกๆ 2π และ -2π เรเดียนอีกครั้ง ทั้งนี้เนื่องมาจากเมื่อวงจรทำงานอยู่ในสถานะของสเตทที่ 3 ค่า θ_c จะยังคงมีค่าเพิ่มขึ้นไปเรื่อยๆ (สัญญาณพัลส์ที่ขั้วอินพุต V ตามหลังสัญญาณพัลส์ที่ขั้วอินพุต R อย่างต่อเนื่อง) ดังนั้นการเปลี่ยนสถานะของสเตทก็จะสลับไปมาระหว่างสเตทที่ 2 กับสเตทที่ 3 เท่านั้น ในทำนองเดียวกันนี้ก็จะเกิดขึ้นกับช่วงที่ θ_c ให้ค่าเป็นลบ คือ เมื่อปรากฏสัญญาณพัลส์ที่ขั้วอินพุต V นำหน้าสัญญาณพัลส์ที่ขั้วอินพุต R และเป็นไปอย่างต่อเนื่อง วงจรก็มีการสลับสถานะไปมาระหว่างสเตทที่ 1 กับ สเตทที่ 2 เพียงเท่านั้น สำหรับการดำเนินงานเป็นวงจรเมื่อเป็นตัวตรวจจับความถี่ที่ให้แรงดันเอาต์พุตขึ้นอยู่กับค่าความคลาดเคลื่อนของความถี่ (Δf) นั้นซึ่งถ้าปรากฏว่าความถี่ของสัญญาณอินพุตอ้างอิง V_i สูงกว่าความถี่ของสัญญาณอินพุต V_o ($f_R > f_i$) ค่า θ_c และค่าเฉลี่ย \bar{V}_d ก็จะมีค่าเป็นบวกเพิ่มขึ้นไปจนถึงค่าสูงสุดที่ θ_c เท่ากับ 2π เรเดียน ทำให้ค่าเฉลี่ย \bar{V}_d เท่ากับแรงดันเอาต์พุตสูงสุดที่ค่า V_{dm} ในสเตทที่ 3 อย่างรวดเร็วเมื่อเทียบกับเวลา ซึ่งทำนองเดียวกันถ้าความถี่ของสัญญาณอินพุตอ้างอิง V_i ต่ำกว่าความถี่ของสัญญาณอินพุต V_o ($f_R < f_i$) ค่าของ θ_c ก็จะมีค่าลดลงไปเรื่อยๆ จนถึงค่าต่ำสุดที่ -2π เรเดียน ทำให้ค่าเฉลี่ย \bar{V}_d มีค่าเป็นลบมากขึ้นจนถึงค่าต่ำสุดที่ \bar{V}_d เท่ากับ $-V_{dm}$ ในสเตทที่ 1 อย่างรวดเร็ว

เนื่องจากวงจรตรวจจับเฟสและความถี่แบบสาม - สเตทนี้จะให้ค่าแรงดันเฉลี่ย \bar{V}_d สูงสุดเมื่อวงจรทำงานอยู่ในสเตทที่ 3 ซึ่งก็คือ $\bar{V}_d = V_{dm} = V_H - V_L$ ดังนั้นจากกราฟแสดงช่วงคุณสมบัติของวงจรในรูปที่ 3.5 (ข) ทำให้สามารถหาอัตราขยายของวงจรตรวจจับเฟสและความถี่แบบสาม - สเตทได้ดังสมการที่ (3.5) คือ

$$K_d = \frac{V_{dm}}{2\pi} \quad (3.5)$$

เมื่อ V_{dm} คือค่าสูงสุดของค่าเฉลี่ยแรงดันเอาต์พุตเมื่อผ่านวงจรกรองความถี่ต่ำมาแล้ว ซึ่งมีค่าเท่ากับ $V_{dm} = V_H - V_L$ ดังนั้นจากสมการที่ (3.5) จะได้

$$K_d = \frac{V_H - V_L}{2\pi} \quad (3.6)$$

โดยที่ V_H คือ ค่าของแรงดันลอจิกสูง
และ V_L คือ ค่าของแรงดันลอจิกต่ำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

หลักการออกแบบวงจร

4.1 หลักการออกแบบฟิลเตอร์แบบ 2 แบนด์วิดธ์


หลักการออกแบบฟิลเตอร์แบบสองแบนด์วิดธ์ มีหลักการพิจารณาเพื่อออกแบบดังนี้คือ จะต้องออกแบบให้ฟิลเตอร์สามารถเปลี่ยนแปลงแบนด์วิดธ์ได้เองเมื่อมีสัญญาณรบกวนเข้ามา โดยเปลี่ยนไปเป็นแบนด์วิดธ์ที่แคบกว่าเพื่อให้มีความทนทานต่อสัญญาณรบกวนและกลับสู่แบนด์วิดธ์เดิมเมื่อไม่มีสัญญาณรบกวน ซึ่งแบนด์วิดธ์เดิมจะออกแบบให้เป็นแบนด์วิดธ์ที่กว้างเพื่อผลในการล็อกสัญญาณที่เร็ว ซึ่งเป็นการรวมคุณสมบัติที่ดีของเฟสล็อกคูลูปที่ดีทั้งสองชนิดไว้ด้วยกัน

อย่างไรก็ตามหลักการนี้มีการออกแบบที่ซับซ้อนกว่าและทำให้เกิดความผิดพลาดได้ อีกวิธีหนึ่งจะกำหนดให้เฟสล็อกคูลูปอยู่ในแบนด์วิดธ์ที่กว้างในสถานะเริ่มทำงานเพื่อผลในการล็อกที่รวดเร็วและจะเปลี่ยนไปเป็นแบนด์วิดธ์ที่แคบกว่าในทันทีที่เฟสล็อกคูลูปอยู่ในสถานะที่ล็อกแล้วเพื่อเพิ่มความทนทานต่อสัญญาณรบกวนที่เข้ามาซึ่งถูกพิจารณาไว้เรียบร้อยแล้วว่าวงจรฟิลเตอร์สามารถทนทานต่อสัญญาณรบกวนที่รับเข้ามาเป็นช่วงเวลา (noise period) ขนาดเท่าใด ซึ่งองค์ประกอบสำคัญมีสองส่วนคือ

1. ส่วนตรวจจับการล็อกสัญญาณของเฟสล็อกคูลูป
2. ส่วนควบคุมการเปลี่ยนแบนด์วิดธ์ของฟิลเตอร์

4.2 ส่วนตรวจจับการล็อกของเฟสล็อกคูลูป (Lock Detector)

เป็นส่วนที่ตรวจสอบว่าเฟสล็อกคูลูปนั้นอยู่ในสถานะล็อกสัญญาณแล้วหรือไม่ โดยจะใช้วงจรส่วนเฟสดีเทคเตอร์อีกส่วนหนึ่ง (Phase Detector #2) เพื่อเปรียบเทียบเฟสระหว่างอินพุตและเอาต์พุต และส่งผ่านวงจรฟิลเตอร์ (Low-Pass Filter #2) ที่ออกแบบโดยใช้ชนิด CR network โดยกำหนดให้มีค่าคงตัวเวลาที่ต่ำ (time constant) เพื่อให้มีการตอบสนองต่อสัญญาณที่เร็ว เพื่อผลการตรวจจับการล็อกที่รวดเร็ว ซึ่งสัญญาณที่ผ่านออกมาจากฟิลเตอร์แล้วจะมีค่าแรงดันไฟฟ้าใกล้เคียง 0 โวลต์เมื่อวงจรเฟสล็อกคูลูปอยู่ในสถานะล็อก และเมื่อเฟสล็อกคูลูปอยู่ในสถานะที่ยังไม่ล็อกสัญญาณ สัญญาณที่ผ่านออกมาจากฟิลเตอร์จะมีค่าแรงดันไฟฟ้าใกล้เคียงแรงดันจากแหล่งจ่ายไฟฟ้าซึ่งก็คือ 5 โวลต์




รูปที่ 4.1 แสดงส่วนต่างๆของเฟสล็อกคิรคูลและวงจรถัดสัญญาณรวมกัน

อย่างไรก็ตามสัญญาณตรวจจับการล็อกที่ได้จากส่วนล็อกคิรคูลนี้ยังไม่ราบเรียบเท่าที่ควร เนื่องจากมีส่วนประกอบของเฟสที่ไม่ต้องการเกิดจากการที่ฟิลเตอร์กรองสัญญาณได้ไม่เรียบเนื่องจากมีค่าคงตัวเวลาที่ต่ำซึ่งให้ผลการตอบสนองที่เร็ว ดังนั้นจึงต้องนำสัญญาณที่ได้ผ่านวงจรถอดพาราเตอร์ (Comparator) เพื่อปรับคุณภาพสัญญาณให้อยู่ในรูปลอจิก และส่งไปยังส่วนต่อไปซึ่งก็คือส่วนควบคุมการเปลี่ยนแบนด์วิดท์ซึ่งต้องการสัญญาณควบคุมที่อยู่ในรูปของลอจิก เพื่อผลในการทำงานที่ถูกต้องกว่า

4.3 ส่วนควบคุมการเปลี่ยนฟิลเตอร์ (Filter Changer)

ส่วนนี้จะรับสัญญาณที่มาจากส่วนล็อกคิรคูลซึ่งผ่านฟิลเตอร์(Filter #2)แล้ว ภายในส่วนนี้จะมีวงจรถอดพาราเตอร์ซึ่งจะทำหน้าที่ปรับระดับแรงดันดังกล่าวให้อยู่ในรูปของลอจิกกล่าวคือ เมื่อวงจรถอดพาราเตอร์อยู่ในสภาวะที่ยังไม่ล็อกสัญญาณวงจรถอดพาราเตอร์จะให้ลอจิก “0” และจะให้ลอจิก “1”เมื่ออยู่ในสภาวะล็อกสัญญาณ

สัญญาณลจิกที่ได้จากคอมพาราเตอร์จะเป็นอินพุทของส่วนอนาล็อกสวิตช์(Analog Switch) ส่วนนี้จะทำหน้าที่เปลี่ยนการทำงานของฟิลเตอร์ของเฟสล็อกคัลป์จากวงจรหนึ่งไปเป็นอีกวงจรหนึ่ง โดยจะเลือก Filter A เมื่อได้รับลจิก “0” (สภาวะไม่ล็อกสัญญาณ) และจะเลือก Filter B เมื่อได้รับลจิก “1” หรือในสภาวะล็อกสัญญาณแล้ว



รูปที่ 4.2 แสดงส่วนต่างๆของวงจรเปลี่ยนฟิลเตอร์ของเฟสล็อกคัลป์ (Filter Changer)


จากรูปที่ 4.2 กำหนดให้ Filter A เป็นฟิลเตอร์ที่มีแบนด์วิดท์กว้าง ซึ่งจะมีคุณสมบัติที่ดีในการ ล็อกสัญญาณที่เร็วแต่จะมีข้อเสียเพราะจะ ไม่มีความทนทานต่อสัญญาณรบกวน

Filter B เป็นฟิลเตอร์ที่มีแบนด์วิดท์แคบซึ่งจะมีคุณสมบัติมีความทนทานต่อสัญญาณรบกวนดี กว่า(สามารถลดสัญญาณรบกวนลงได้และที่ช่วงเวลา 0 ถึง 35 uSec จะสามารถกำจัดสัญญาณรบกวน ได้หมด) เนื่องจากมีแบนด์วิดท์แคบกว่า Filter A แต่ฟิลเตอร์นี้ไม่เหมาะสมที่จะใช้งานในสภาวะเริ่มต้น ของการทำงานของเฟสล็อกคัลป์เนื่องจากจะทำการล็อกสัญญาณได้ช้ากว่า Filter A

ในสภาวะเริ่มต้นเมื่อวงจรเฟสล็อกคัลป์เริ่มทำงานสัญญาณ(เฟสและความถี่) ที่ได้จากเอาต์พุทจะ ไม่ตรงกับสัญญาณจากอินพุท(ยังไม่ล็อกสัญญาณ) ส่วนตรวจจับการล็อกสัญญาณ (Lock Detector) จะ ตรวจพบและส่งสัญญาณไปให้กับส่วนควบคุมการเปลี่ยนฟิลเตอร์ (Filter Changer) ซึ่งจะเลือก Filter A เพื่อให้สามารถล็อกสัญญาณได้รวดเร็ว และเมื่อวงจรเฟสล็อกคัลป์อยู่ในสภาวะล็อกสัญญาณแล้วส่วน ตรวจจับการล็อกสัญญาณ(Lock Detector)จะตรวจพบและส่งสัญญาณไปให้กับส่วนควบคุมการเปลี่ยน ฟิลเตอร์ซึ่งจะเลือก Filter B เพื่อให้มีความทนทานต่อสัญญาณรบกวน

4.4 วงจรกำเนิดสัญญาณรบกวนแบบช่วงเวลาเพื่อการทดสอบ (Noise Period Generator)


เป็นวงจรที่ทำหน้าที่กำเนิดสัญญาณรบกวนให้แก่วงจรเฟสล็อกคูลิป โดยจะให้สัญญาณรบกวนออกมาเป็นระยะเวลาต่างๆซึ่งสามารถกำหนดได้โดยการเลือกระยะเวลาที่ต้องการให้สัญญาณรบกวนถูกปล่อยเข้าสู่อินพุทของเฟสล็อกคูลิป



รูปที่ 4.3 แสดงการทำงานของวงจรกำเนิดสัญญาณรบกวน


จากรูปที่ 4.3 แสดงถึงวงจรกำเนิดสัญญาณรบกวนเป็นช่วงเวลา มีองค์ประกอบหลัก 2 ส่วนคือ ส่วนกำเนิดสัญญาณรบกวนและส่วนทำหน้าที่กำหนดช่วงเวลาของสัญญาณรบกวน ส่วนกำเนิดสัญญาณรบกวน (Noise Signal Generator) จะให้กำเนิดสัญญาณรบกวนที่มีความสูงทั้งแอมพลิจูดและความถี่ออกมาตลอดเวลาซึ่งจะถูกควบคุมช่วงเวลาในการปล่อยสัญญาณรบกวนนี้เข้าสู่วงจรเฟสล็อกคูลิป โดยส่วนทำหน้าที่กำหนดช่วงเวลาซึ่งใช้หลักการสวิตช์ต่อสัญญาณรบกวนเพื่อจ่ายเข้าสู่อินพุทของเฟสล็อกคูลิป

ในกรณีนี้จะใช้สวิตช์ (Analog Switch) เป็นตัวปล่อยสัญญาณรบกวน ซึ่งจะควบคุมการปล่อยสัญญาณรบกวน โดยสัญญาณพัลส์จากฟังก์ชันเจนเนอเรเตอร์ซึ่งสามารถกำหนดคาบเวลาได้ตามที่เราต้องการ




รูปที่ 4.4 แสดงการใช้ขดลวด (Coil) เพื่อป้อนสัญญาณรบกวน

ในการทดลองจะทำการปล่อยสัญญาณรบกวนเข้าสู่วงจรเฟสล็อกโดยผ่านคอยล์เพื่อรวมสัญญาณรบกวนเข้ากับสัญญาณอินพุทของเฟสล็อกเพื่อผลในการรบกวนที่สูงกว่าการต่อสัญญาณรบกวนเข้าไปที่อินพุทของเฟสล็อกโดยตรง จะได้สัญญาณอินพุทที่มีการรบกวนเป็นช่วงเวลา นำไปใช้ทดสอบความทนทานต่อสัญญาณรบกวนของเฟสล็อกได้



รูปที่ 4.5 การจำลองผลสัญญาณรบกวนที่ได้จากวงจรกำเนิดสัญญาณรบกวนแบบช่วงเวลา

จากรูปที่ 4.5 เป็นผลที่ได้จากการจำลองผลโดยโปรแกรม Multi Sim ซึ่งกำหนดให้สัญญาณอินพุตเป็นคลื่นสี่เหลี่ยม (Square Wave) มีความถี่ 200 kHz ขนาด 5 Vpp และสัญญาณรบกวนเป็นสัญญาณความถี่สูงมีขนาดและความถี่ไม่แน่นอน และให้ระยะเวลาที่สัญญาณรบกวนดังกล่าวถูกปล่อยเข้าสู่วงจรเป็น 0.1 μ Sec ซึ่งสัญญาณอินพุตจะถูกรบกวนและมีลักษณะดังกล่าว



รูปที่ 4.6 แสดงสัญญาณรบกวนที่ได้จากวงจรกำเนิดสัญญาณรบกวนแบบช่วงเวลาในทางปฏิบัติ

จากรูปที่ 4.6 เป็นผลที่ได้ในทางปฏิบัติ เมื่อกำหนดสัญญาณอินพุตเป็นสัญญาณสี่เหลี่ยม (Square Wave) มีความถี่ 200 kHz ขนาด 5 Vpp และสัญญาณรบกวนเป็นสัญญาณความถี่สูงมีขนาดและความถี่ไม่แน่นอน และให้ระยะเวลาที่สัญญาณรบกวนดังกล่าว ถูกปล่อยเข้าสู่วงจรเป็นระยะเวลา 1 mSec ซึ่งสัญญาณอินพุตจะถูกรบกวนและมีลักษณะดังกล่าว


บทที่ 5

การทดลองและผลการทดลอง

5.1 ผลการทดสอบโลว์พาสฟิลเตอร์ต่อสัญญาณรบกวนตลอดเวลา


ทำการทดลองโดยต่อวงจรดังรูปและทำการเปลี่ยนค่าตัวเก็บประจุที่ฟิลเตอร์ (Filter Capacitor) ของเฟสลึ้อคลุปโดยใช้ค่าเป็น $0.1 \mu\text{F}$ และ $1 \mu\text{F}$ ได้ผลการทดลองดังนี้

1. จากวงจรที่ 1 ใช้ค่า C ขนาด $0.1 \mu\text{F}$ ที่ความถี่อ้างอิง 50 KHz




รูปที่ 5.1 วงจรเฟสลึ้อคลุป โดยใช้ไอซีสำเร็จรูป 4046 ร่วมกับ โลว์พาสฟิลเตอร์

จากการทดลองจะทำให้ทราบถึงคุณสมบัติในการกำจัดสัญญาณรบกวนเมื่อถูกรบกวนตลอดเวลา ซึ่งเฟสล็อกคูลูบจะยังคงล็อกสัญญาณอยู่ได้และยังได้สัญญาณจากเฟสล็อกคูลูบเอาท์พุทที่ปราศจากสัญญาณรบกวนอีกด้วย จากรูปที่ 5.2 จะเห็นว่าเฟสจะล็อกซึ่งเป็นไปตามพฤติกรรมของวงจรเฟสล็อกคูลูบ



รูปที่ 5.2 แสดงผลการล็อกสัญญาณของวงจรเฟสล็อกคูลูบ

เมื่อทำการคัปปลิงสัญญาณรบกวนความถี่สูงขนาด 4 Vp-p เข้าที่สัญญาณอ้างอิงจะได้ผลการทดลองดังรูป




รูปที่ 5.3 แสดงผลของวงจรเฟสล็อกคูลูบเมื่ออยู่ในสภาวะถูกรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 5.3 จะเห็นว่าเมื่อมีสัญญาณรบกวน เฟสจะไม่สามารถล็อกอยู่ได้และหลุดออกจากช่วงล็อกไป


2. ทำการเปลี่ยนค่า C ฟิลเตอร์จาก $0.1 \mu\text{F}$ เป็นค่า $1 \mu\text{F}$ ที่ความถี่อ้างอิง 50 KHz จะได้ผลการทดลองดังรูป



รูปที่ 5.4 แสดงผลการล็อกสัญญาณเมื่อทำการเปลี่ยนค่าตัวเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 5.4 จะเห็นว่าเฟสจะลื่นซึ่งเป็นไปตามพฤติกรรมของวงจรเฟสล็อกคูลูป เมื่อทำการป้อนสัญญาณรบกวนขนาด 4 Vp-p เข้าที่สัญญาณอ้างอิงความถี่ 50 KHz จะได้ผลการทดลองดังรูปที่ 5.5



รูปที่ 5.5 แสดงผลวงจรเฟสล็อกคูลูปที่สามารถกำจัดสัญญาณรบกวน

จากการทดลองจะเห็นว่าเฟสยังคงลื่นอยู่โดยที่สัญญาณเอาท์พุทจะปราศจากสัญญาณรบกวน


ในกรณีที่ต้องการความถี่สูงไปใช้งานเราสามารถเพิ่มวงจรหารความถี่ n ค่าเข้าไปที่ฟีดแบคพาท (Feed Back Path) ของเฟสล็อกคูลูปเพื่อให้ความถี่เอาท์พุทเพิ่มขึ้นจนเป็นจำนวนคูณด้วย n ซึ่งเราสามารถกำหนดได้ว่าต้องการความถี่ขนาดเท่าใดไปใช้งาน ในที่นี้จะทำการใส่ด้วยวงจรหาร 5 ซึ่งกำหนดโดยไอซี 7490 มีลักษณะดังรูป



รูปที่ 5.6 แสดงวงจรหารความถี่ด้วยค่า 5 โดยไอซี 7490


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 5.6 เป็นการนำไอซี 7490 มาประยุกต์ใช้โดยต่อวงจรให้เป็นชนิดหารด้วยค่า 5 ซึ่งความถี่ที่ผ่านวงจรนี้ไปจะมีค่าถูกหารด้วย 5 ซึ่งเมื่อนำมาต่อเข้ากับฟีดแบคพาท (Feed Back Path) ของเฟสล็อคลูปจะมีลักษณะเป็น




รูปที่ 5.7 แสดงการต่อวงจรหาร 5 ของไอซี 7490 เข้าที่ฟีดแบคพาทของวงจรเฟสล็อคลูป

เมื่อต่อวงจรหาร 5 เข้าไปที่ฟีดแบคพาทของเฟสล็อคลูปแล้ว ความถี่ที่ได้จากเฟสล็อคลูปเอาท์พุทจะเพิ่มขึ้น 5 เท่าของความถี่อินพุท ทำการทดสอบโดยให้ความถี่อินพุทของเฟสล็อคลูปเป็น 40 kHz ขนาด 5 Vpp จะเห็นว่าความถี่เอาท์พุทของเฟสล็อคลูปจะมีค่าประมาณ 5 เท่าของความถี่อินพุทซึ่งจะวัดได้ประมาณ 200 kHz



รูปที่ 5.8 แสดงความถี่ก่อนการใส่วงจรหาร 5 ด้วยไอซี 7490 ความถี่เอาต์พุตจะเท่ากับอินพุต



รูปที่ 5.9 แสดงความถี่เอาต์พุตหลังจากใส่วงจรหาร 5 ซึ่งมีค่าประมาณ 5 เท่าของความถี่อินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ผลการหาค่าเกณฑ์ในระบบเฟสล็อกคูลูป

1. หาค่าเกณฑ์ VCO ($K\phi$) โดยป้อนแรงดัน DC ค่าต่างๆเข้าที่ VCO อินพุต (ขา 9 ของไอซี CD4046) และวัดความถี่ที่ VCO เอาท์พุท (ขา 4 ของไอซี CD4046) ในย่านแรงดัน DC ค่า 1 ถึง 5 โวลต์ ได้ผลการทดสอบดังตารางที่ 5.1

Input DC Voltage (Volt)	Frequency (Hz)
1	44.05k
2	144.9k
3	227.3k
4	303.6k
5	333.33k

ตารางที่ 5.1 แสดงความถี่ที่ได้จาก VCO เอาท์พุทเมื่อจ่ายแรงดัน DC เข้าที่ VCO อินพุท

จากตารางที่ 5.1 เราจะสามารถคำนวณค่าเกณฑ์ VCO ได้จาก

$$K\phi = \frac{\Delta f}{\Delta v} = \frac{333.33k - 44.05k}{5 - 1} = 72.32kHz / V$$

2. หาค่าเกณฑ์ของเฟสดีเทคเตอร์ K_d โดยการวัดค่าแรงดัน DC เอาท์พุทจากเฟสดีเทคเตอร์ (V_d) ซึ่งจะแปรค่าตาม Phase Error (θ_e) ที่ได้จากค่าความต่างของเฟสที่อินพุททั้งสองของเฟสดีเทคเตอร์ ได้ผลการทดสอบดังตารางที่ 5.2


θ_e (Degree)	Vd (Volt)
0	0
90	1.282
180	2.486
270	3.784
360	4.894

ตารางที่ 5.2 แสดงการเปลี่ยนแปลงของ Phase Error (θ_e) ต่อโวลต์เตจที่เฟสดีเทคเตอร์ (V_d)

จากตารางที่ 5.2 เราจะสามารถคำนวณค่าเกณฑ์ของเฟสดีเทคเตอร์ได้จาก

$$K_d = \frac{\Delta V_d}{\Delta \theta_e} = \frac{4.894 - 1.282}{2\pi - \frac{\pi}{2}} = 0.7665V / Rad$$

3. พิจารณา Transfer Function ของ โวลต์เฟสฟิลเตอร์ทั้ง 2 ซึ่งเป็นพาสซีฟฟิลเตอร์




รูปที่ 5.10 แสดงวงจร Low-pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งทรานส์เฟอ์ฟังก์ชันของ โลว์พาสฟิลเตอร์คือ

$$F(s) = \frac{R_2CS + 1}{(R_1 + R_2)CS + 1}$$

พิจารณาทรานส์เฟอ์ฟังก์ชันของระบบเฟสล็อกคูลูป



รูปที่ 5.11 บล็อกไดอะแกรมแสดงค่าเกณฑ์ของระบบเฟสล็อกคูลูป

โดยที่ Close-loop Transfer function ของระบบเฟสล็อกคูลูปคือ

$$TF = \frac{K_d F(s) \frac{K_\phi}{S}}{1 + K_d F(s) \frac{K_\phi}{S}}$$

และในระบบอันดับสอง

$$TF = \frac{K_d K_\phi (CSR_2 + 1)}{(R_1 + R_2)CS^2 + (K_d K_\phi CR_2 + 1)S + K_d K_\phi}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{K_d K_\phi (C S R_2 + 1)}{(R_1 + R_2) C S^2 + (K_d K_\phi C R_2 + 1) S + K_d K_\phi} = \frac{2 \xi \omega_n S + \omega_n^2}{S^2 + 2 \xi \omega_n S + \omega_n^2}$$


โดยที่

$$\omega_n = \sqrt{\frac{K_d K_\phi}{(R_1 + R_2) C}}$$

และ

$$\xi = \frac{K_d K_\phi C R_2 + 1}{2 \omega_n (R_1 + R_2) C}$$

3.1 พิจารณาวงจรฟิลเตอร์ที่ 1 (Filter A) ซึ่งถูกออกแบบมาให้สามารถลืดอก
สัญญาณได้รวดเร็ว



รูปที่ 5.12 แสดงวงจร Filter แบบ A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรฟิลเตอร์นี้จะมีค่าทรานส์เฟอร์ฟังก์ชันของฟิลเตอร์คือ

$$F(s) = \frac{R_2CS + 1}{(R_1 + R_2)CS + 1} = \frac{148.265 \times 10^{-3}(S + 212.766)}{S + 31.5457}$$

นำทรานส์เฟอร์ฟังก์ชันของฟิลเตอร์มาเทียบกับทรานส์เฟอร์ฟังก์ชันของ First – order

$$F(s) = \frac{K(1 + s\tau_1)}{1 + s\tau_2}; K = 1$$

จะได้

$$\tau_1 = R_2C$$

$$\tau_2 = C(R_1 + R_2)$$

นำค่า τ_2 มาพิจารณาหาค่าทอพอรีแควนซีของฟิลเตอร์แบบ A

$$2\pi f = \omega = \frac{1}{\tau_2}$$

$$f_c = \frac{1}{2\pi C(R_1 + R_2)}$$

$$f_c = \frac{1}{2\pi(1\mu F)(27k\Omega + 4.7k\Omega)}$$

\therefore

$$f_c = 5.0206$$

Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และพิจารณาทรานส์เฟอร์ฟังก์ชันรวมของระบบเฟสลอคูปจะได้

$$TF = \frac{K_d K_\phi (CSR_2 + 1)}{(R_1 + R_2)CS^2 + (K_d K_\phi CR_2 + 1)S + K_d K_\phi}$$

$$TF_{Filter1} = \frac{8.21881 \times 10^3 (S + 212.766)}{S^2 + 8.25036 \times 10^3 S + 1.74868 \times 10^6}$$

3.2 พิจารณาวจรฟิลเตอร์ที่ 2 (Filter B) ซึ่งถูกออกแบบมาให้มีความทนทานต่อสัญญาณรบกวนได้ดีกว่าวงจรฟิลเตอร์ที่ 1



รูปที่ 5.13 แสดงวงจร Filter แบบ B

จากวงจรฟิลเตอร์นี้จะมีค่าทรานส์เฟอร์ฟังก์ชันของฟิลเตอร์คือ

$$F(s) = \frac{R_2 CS + 1}{(R_1 + R_2)CS + 1} = \frac{44.8902 \times 10^{-3} (S + 212.766)}{S + 9.5511}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำทรานส์เฟอร์ฟังก์ชันของฟิลเตอร์มาเทียบกับทรานส์เฟอร์ฟังก์ชันของ First – order

$$F(s) = \frac{K(1 + s\tau_1)}{1 + s\tau_2}; K = 1$$

จะได้

$$\tau_1 = R_2 C$$

$$\tau_2 = C(R_1 + R_2)$$

นำค่า τ_2 มาพิจารณาหาค่าทอพอพีรีแควนซีของฟิลเตอร์แบบ B

$$2\pi f = \omega = \frac{1}{\tau_2}$$

$$f_c = \frac{1}{2\pi C(R_1 + R_2)}$$

$$f_c = \frac{1}{2\pi(1\mu F)(100k\Omega + 4.7k\Omega)}$$

\therefore

$$f_c = 1.5201$$

Hz


และพิจารณาทรานส์เฟอร์ฟังก์ชันรวมของระบบเฟสล็อกจะได้ออก

$$TF = \frac{K_d K_\phi (C S R_2 + 1)}{(R_1 + R_2) C S^2 + (K_d K_\phi C R_2 + 1) S + K_d K_\phi}$$

$$TF_{Filter2} = \frac{2.48841 \times 10^3 (S + 212.766)}{S^2 + 2.49796 \times 10^3 S + 529.449 \times 10^3}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากทรานส์เฟอ์ฟังก์ชันของวงจรฟิลเตอร์ทั้ง 2 แบบสามารถพิจารณาโดยแสดงให้เห็นถึง ผลการตอบสนองความถี่ที่แตกต่างกันดังกราฟ




รูปที่ 5.14 แสดงผลตอบสนองความถี่ของฟิลเตอร์ทั้ง 2 แบบ

จากกราฟรูปที่ 5.14 แสดงผลการตอบสนองความถี่เปรียบเทียบระหว่างฟิลเตอร์ทั้ง 2 แบบ เส้นทึบ(เส้นบน) แสดงถึงฟิลเตอร์วงจรที่ 1 (Filter A) และเส้นประ(เส้นล่าง) แสดงถึงฟิลเตอร์วงจรที่ 2 (Filter B) จะเห็นว่า Filter B จะมีแบนด์วิดท์ที่แคบลง ซึ่งจะทำให้คุณสมบัติที่ทนต่อสัญญาณรบกวนมากขึ้นเมื่อนำไปใช้ในวงจรเฟสล็อคลูปจะส่งผลให้เฟสล็อคลูปมีความทนทานต่อสัญญาณรบกวนมากขึ้นด้วย และฟิลเตอร์ Filter A จะมีแบนด์วิดท์ที่กว้างกว่าสามารถตอบสนองต่อการเปลี่ยนแปลงที่อินพุตได้รวดเร็วเมื่อนำไปใช้ในวงจรเฟสล็อคลูปจะส่งผลให้เฟสล็อคลูปสามารถติดตามสัญญาณอินพุตและล๊อคสัญญาณได้รวดเร็วกว่า

เมื่อนำวงจรฟิลเตอร์ทั้ง 2 แบบนี้ไปใช้ในวงจรเฟสล็อคลูป เมื่อกำหนดหาทรานส์เฟอ์ฟังก์ชันจะได้ทรานส์เฟอ์ฟังก์ชันอีกรูปแบบหนึ่งซึ่งเป็นการวิเคราะห์จากระบบเฟสล็อคลูปรวมซึ่งแสดงดังสมการข้างต้น

จากทรานส์เฟอ์ฟังก์ชันของวงจรเฟสล็อคลูปที่ใช้ฟิลเตอร์ทั้ง 2 แบบสามารถพิจารณาโดยแสดงให้เห็นถึงผลการตอบสนองความถี่ที่แตกต่างกันได้ดังกราฟ




รูปที่ 5.15 แสดงผลตอบสนองความถี่ของเฟสลึกลับเมื่อใช้ฟิลเตอร์ทั้ง 2 แบบ


จากกราฟเส้นทึบ(เส้นบน)แสดงถึงผลการตอบสนองความถี่ของวงจรเฟสลึกลับเมื่อใช้ฟิลเตอร์วงจรที่ 1 (Filter A) และเส้นประ(เส้นล่าง)แสดงถึงผลตอบสนองความถี่ของเฟสลึกลับเมื่อใช้ฟิลเตอร์วงจรที่ 2 (Filter B) จะเห็นว่าแบนด์วิดท์ของระบบเฟสลึกลับแคบลงแสดงถึง วงจรเฟสลึกลับมีความสามารถทนต่อสัญญาณรบกวนมากขึ้นเพราะสัญญาณรบกวนความถี่สูงจะถูกกำจัดหรือลดทอนลงไป

5.3 ผลการทดลองจากการจำลองผลโดยโปรแกรม MultiSim

ทำการทดสอบความทนทานต่อสัญญาณรบกวนของวงจรเฟสล๊อคคูลูปเมื่อใช้ฟิลเตอร์ทั้ง 2 แบบโดยปล่อยสัญญาณรบกวนเข้ามาเป็นระยะเวลาจะได้ผลการทดลองดังรูป





รูปที่ 5.16 แสดงฟิลเตอร์ทั้ง 2 แบบที่ใช้ในการจำลองผล





รูปที่ 5.17 แสดงการจำลองผลเมื่อใช้ Filter A ในสถานะที่ไม่มีสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 5.17 Filter A จะมีความสามารถลือกสัญญาณได้เร็ว โดยจากการจำลองผลจะใช้เวลาจากเริ่มการทำงานของเฟสลือกสัญญาณจนกระทั่งเฟสลือกสัญญาณจะใช้เวลา 190 μSec




รูปที่ 5.18 แสดงการจำลองผลเมื่อใช้ Filter A โดยให้สัญญาณรบกวนเป็นช่วงเวลา



รูปที่ 5.19 แสดงการจำลองผลเมื่อใช้ Filter B ในสภาวะที่ไม่มีสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 5.19 Filter B จะสามารถลือกสัญญาณได้ช้ากว่า โดยจากการจำลองผลจะใช้ระยะเวลาจากเริ่มการทำงานของเฟสลือกสัญญาณจนกระทั่งเฟสลือกสัญญาณจะใช้เวลา $320 \mu\text{Sec}$



รูปที่ 5.20 แสดงการจำลองผลเมื่อใช้ Filter B โดยให้สัญญาณรบกวนเป็นช่วงเวลา


5.4 ผลการทดสอบการลดสัญญาณรบกวนระหว่างฟิลเตอร์ทั้ง 2 แบบ

ทำการทดลองโดยจ่ายสัญญาณรบกวนที่มีความแรงทั้งขนาดความถี่เข้าไปที่อินพุตของเฟส ล็อกคูป โดยจ่ายสัญญาณรบกวนดังกล่าวเป็นช่วงเวลา (Noise Period) เพื่อทดสอบให้เห็นว่าวงจร ฟิลเตอร์ทั้ง 2 แบบมีคุณสมบัติในการลดสัญญาณรบกวนที่แตกต่างกันในทางปฏิบัติ



รูปที่ 5.21 แสดงวงจร Filter แบบ A และ แบบ B

จากรูปที่ 5.21 แสดงวงจรฟิลเตอร์ทั้ง 2 แบบคือ Filter A ซึ่งมี Band Width กว้าง มีคุณสมบัติในการลือกที่เร็วแต่มีความทนทานต่อสัญญาณรบกวนต่ำ และวงจรฟิลเตอร์ Filter B ซึ่งมี Band Width ที่แคบกว่าซึ่งทำให้มีความทนทานต่อสัญญาณรบกวนมากกว่าฟิลเตอร์ในแบบแรก




รูปที่ 5.22 แสดงให้เห็นถึงผลตอบสนองต่อ Step Input ที่แตกต่างกัน

จากรูปที่ 5.22 เป็นการทดสอบผลตอบสนองต่อสัญญาณ Step Input เปรียบเทียบกันระหว่างฟิลเตอร์ทั้ง 2 แบบ เส้นกราฟล่างแสดงถึงผลตอบสนองของ Filter A และกราฟเส้นบนแสดงถึงผลตอบสนองของ Filter B จะเห็นว่า Filter A ตอบสนองต่อการเปลี่ยนแปลงของสัญญาณได้เร็วกว่าโดยใช้เวลาในการเปลี่ยนแปลงในช่วง Transient เป็นระยะเวลา 120 mSec

คุณสมบัติข้อนี้จะเป็นผลดีในช่วงแรกของการเริ่มทำงานของวงจรเฟสล็อกคูลูปเนื่องจากจะสามารถล๊อคสัญญาณได้เร็ว Filter B จะตอบสนองต่อสัญญาณได้ช้ากว่า โดยใช้เวลาในการเปลี่ยนแปลงเป็นระยะเวลา 530 mSec แต่จะมีข้อดีกว่าคือมีความทนทานต่อสัญญาณรบกวน ซึ่งฟิลเตอร์ทั้ง 2 ถูกทำการทดสอบ ซึ่งได้ผลการทดลองดังตารางที่ 5.3

Noise Period (μ sec)	Amplitude ของ Filter A (mVolt)	Amplitude ของ Filter B (mVolt)
5	70	0
10	70	0
15	70	0
20	90	0
25	90	0
30	80	0
35	90	0
40	70	30
45	80	30
50	80	40

ตารางที่ 5.3 แสดงผลการลดทอนสัญญาณรบกวนของฟิลเตอร์ทั้ง 2 แบบ



รูปที่ 5.23 กราฟแสดงผลการลดทอนสัญญาณรบกวนของฟิลเตอร์ทั้ง 2 แบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางที่ 5.3 และรูปที่ 5.23 เป็นผลที่ได้จากการทดลองโดยป้อนสัญญาณรบกวนแบบ Square Wave ความถี่ 10 MHz และมีขนาด 5 Vpp เข้าไปที่อินพุทของเฟสล็อกคัลป์ซึ่งใช้สัญญาณอ้างอิงแบบ Square Wave ความถี่ 100Hz และมีขนาด 5Vpp ทำการป้อนสัญญาณรบกวนเข้าไปที่อินพุทเป็นช่วงเวลาซึ่งทดสอบในช่วงตั้งแต่ 5 μ sec ไปจนถึง 50 μ sec โดยเพิ่มระยะเวลาของสัญญาณรบกวนขึ้นครั้งละ 5 μ sec บันทึกผลลงในตาราง

ซึ่งจากการพิจารณาจะเห็นว่า Filter A จะไม่สามารถทนต่อสัญญาณรบกวนที่เข้ามาได้สังเกตได้จากการเปลี่ยนแปลงของขนาด (Amplitude) ในขณะที่ได้รับสัญญาณรบกวน แต่ฟิลเตอร์ Filter B สามารถทนต่อสัญญาณรบกวนได้สูงสุดเป็นระยะเวลาถึง 35 μ sec และสัญญาณรบกวนจะเริ่มมีผลต่อ Filter B ที่ระยะเวลา 40 μ sec อย่างไรก็ตาม Filter B สามารถลดทอนสัญญาณรบกวนได้มากกว่า Filter A


จากการทดสอบโดยการให้ระยะเวลาของสัญญาณรบกวนที่มากขึ้นจะเห็นได้ชัดว่าสัญญาณรบกวนมีผลกระทบต่อ Filter B น้อยกว่า Filter A ผลการทดลองแสดงในตารางที่ 5.4 และรูปที่ 5.24



Noise Period (μsec)	Amplitude ของ Filter A (mVolt)	Amplitude ของ Filter B (mVolt)
50	80	30
100	80	30
150	100	30
200	90	40
250	110	50
300	150	40
350	140	40
400	210	40
450	170	40
500	200	30
550	190	50
600	190	40
650	230	50
700	250	50
750	240	50
800	270	50
850	270	30
900	280	50
950	310	70
1000	290	40

ตารางที่ 5.4 แสดงผลเมื่อทำการทดลองให้ระยะเวลาของสัญญาณรบกวนมากขึ้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.24 กราฟแสดงผลเมื่อทำการทดลองให้ระยะเวลาของสัญญาณรบกวนมากขึ้น

5.5 วงจรตรวจจับการล็อกสัญญาณในทางปฏิบัติ (Lock Detector Circuit)


ออกแบบวงจรโดยการนำส่วนของเฟสดีเทคเตอร์ของไอซี CD4046 อีกตัวหนึ่งมาใช้งานร่วมกับฟิลเตอร์ที่ถูกออกแบบมาให้มีแบนด์วิดท์ที่กว้างมาก เพื่อผลในการตอบสนองการเปลี่ยนแปลงที่รวดเร็ว เพื่อให้วงจรตรวจจับการล็อกสัญญาณสามารถตรวจจับสัญญาณได้เร็ว วงจรทั้งส่วนของล็อกดีเทคเตอร์และฟิลเตอร์แสดงดังรูปที่ 5.25



รูปที่ 5.25 วงจรล็อกดีเทคเตอร์ (Lock Detector)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟิลเตอร์ที่นำมาใช้จะถูกออกแบบให้มีแบนด์วิดธ์ที่ กว้างกว่าฟิลเตอร์อื่นๆที่ใช้ในวงจรเฟส ล็อกคูลูปเพื่อให้สามารถตอบสนองต่อการเปลี่ยนแปลงของสัญญาณที่มาจากเฟสดีเทคเตอร์ได้เร็ว กว่าเนื่องจากความสามารถที่รวดเร็วจะสามารถควบคุมการเปลี่ยนแปลงฟิลเตอร์ของเฟสล็อกคูลูปได้ เร็วกว่าโดยการออกแบบฟิลเตอร์นี้จะเป็นชนิด CR network



รูปที่ 5.26 แสดงฟิลเตอร์แบบ CR network

โดยมีทรานส์เฟอร์ฟังก์ชันเป็น


$$F(s) = \frac{1}{1 + CRs}$$

เพื่อให้วงจรฟิลเตอร์มีแบนด์วิดธ์ที่กว้าง จะกำหนดค่าความต้านทานและตัวเก็บประจุที่ น้อยโดยกำหนดให้ค่าความต้านทานเป็น 500 Ohm และค่าตัวเก็บประจุ 0.07 μF ซึ่งฟิลเตอร์จะมีท ทรานส์เฟอร์ฟังก์ชันเป็น

$$F(s) = \frac{1}{35 \times 10^{-6} S + 1}$$

เมื่อตรวจสอบผลตอบสนองความถี่ของฟิลเตอร์นี้จะพบว่ามีแบนด์วิดธ์ที่กว้างมากซึ่งเป็น ไปตามที่ต้องการ โดยพิจารณาจากกราฟผลตอบสนองความถี่ (Bode Diagram)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.27 Bode diagram ของฟิลเตอร์ที่ใช้ในวงจรถอดคีย์เทคเตอร์


อย่างไรก็ตามถึงแม้ว่าสัญญาณที่ได้จากส่วนตรวจจับการล็อกสัญญาณจะสามารถตรวจจับการเปลี่ยนแปลงของสัญญาณทางอินพุตได้รวดเร็ว แต่สัญญาณที่ได้ยังไม่ราบเรียบเท่าที่ควร ซึ่งเราจะทำการปรับให้สัญญาณนี้เป็นลักษณะของลอจิกโดยผ่านวงจรถอดเปรียบเทียบระดับสัญญาณ (Comparator) ซึ่งจะกล่าวในส่วนต่อไป

5.6 วงจรเปรียบเทียบระดับสัญญาณ(Comparator)

เนื่องจากสัญญาณที่ได้จากฟิลเตอร์ของส่วนตรวจจับการล็อกสัญญาณ(Lock Detector) นั้นถึงแม้ว่าจะมีระดับแรงดันไฟตรงที่แตกต่างกันชัดเจนในขณะที่เฟสล็อกอยู่ในสถานะล็อกสัญญาณและไม่ล็อกสัญญาณแต่ระดับแรงดันไฟตรงนี้ยังมีคุณภาพของสัญญาณไม่ดีพอที่จะนำไปใช้กับส่วนต่อไปซึ่งก็คืออนาลอกสวิตช์ (Analog Switch) เนื่องจากส่วนนี้ต้องการแรงดันที่มีลักษณะเป็นลอจิกเพื่อป้องกันไม่ให้เกิดความผิดพลาดในการควบคุมโดยเมื่อเฟสล็อกอยู่ในสถานะล็อกสัญญาณนั้นจะมีแรงดันไฟตรงจากฟิลเตอร์ของล็อกคีย์เทคเตอร์เป็น 4.8 โวลต์ และในสถานะที่เฟสล็อกอยู่ในสถานะไม่ล็อกสัญญาณจะมีแรงดันไฟตรงขนาด 0.4 โวลต์ แต่ระดับแรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดันไฟตรงที่เราต้องการคือ 5 โวลต์ในสภาวะล็อกสัญญาณและ 0 โวลต์ ในสภาวะไม่ล็อกสัญญาณ ซึ่งวงจร Comparator สามารถแก้ไขปัญหานี้ได้



รูปที่ 5.28 แสดงวงจรคอมพาราเตอร์เพื่อปรับระดับสัญญาณ


จากรูปที่ 5.28 แสดงวงจรเปรียบเทียบระดับสัญญาณซึ่งเราจะปรับ VR10k และวัดระดับแรงดันไฟตรงให้ได้ระดับแรงดันที่ 3 โวลต์ แรงดันนี้จะเป็นแรงดันเพื่อเปรียบเทียบกับแรงดันที่ได้จากฟิลเตอร์จากส่วนล็อกคิเทคเตอร์ ซึ่งเมื่อเฟสล๊อคอยู่ในสภาวะไม่ล็อกสัญญาณจะมีระดับแรงดันไฟตรงจากฟิลเตอร์ของล็อกคิเทคเตอร์เป็น 4.8 โวลต์ ซึ่งเมื่อเปรียบเทียบกับระดับแรงดันไฟตรงขนาด 3 โวลต์ที่ของอินพุตลบของคอมพาราเตอร์แล้วจะสูงกว่าและวงจรคอมพาราเตอร์จะให้เอาต์พุตขนาด 5 โวลต์

เมื่อเฟสล๊อคอยู่ในสภาวะล็อกสัญญาณจะมีระดับแรงดันไฟตรงจากฟิลเตอร์ของล็อกคิเทคเตอร์เป็น 0.4 โวลต์ ซึ่งเมื่อเปรียบเทียบกับระดับแรงดันไฟตรงขนาด 3 โวลต์ที่ของอินพุตลบของคอมพาราเตอร์แล้วจะต่ำกว่าและวงจรคอมพาราเตอร์จะให้เอาต์พุตขนาด 0 โวลต์ออกมา นอกจากวงจรคอมพาราเตอร์จะให้ระดับแรงดันที่เป็นลอจิกแล้ว ยังสามารถแก้ไขเวลาขึ้นและช่วงเวลาตกของสัญญาณจากฟิลเตอร์ของล็อกคิเทคเตอร์ได้อีกด้วย




รูปที่ 5.29 แสดงสัญญาณที่ได้หลังจากผ่านวงจรคอมพาราเตอร

5.7 อนุบาลอกลวิตซ์และฟิลเตอร์ของเฟสล็อกคูลูป (Analog Switch and PLL Filter)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.30 แสดงการเปลี่ยนฟิลเตอร์ของเฟสล็อกด้วยอนาล็อกสวิตช์

จากรูปที่ 5.30 แสดงถึงอนาล็อกสวิตช์ซึ่งจะรับสัญญาณจากคอมพาราเตอร์ซึ่งจะมีสถานะการทำงาน 2 สถานะคือ ในกรณีที่เฟสล็อกคัลคูล์ไม่ลอคสัญญาณ คอมพาราเตอร์จะให้สัญญาณลอจิก “1” หรือระดับแรงดันไฟตรงขนาด 5 โวลต์ อนาล็อกสวิตช์จะ Short Circuit ระหว่างขาทั้งสองของตัวต้านทาน 73 kOhm ทำให้วงจรฟิลเตอร์ของเฟสล็อกคัลคูล์มีลักษณะเป็น Filter A




รูปที่ 5.31 แสดงฟิลเตอร์ Filter A ที่มี $R1$ มีค่า 27kOhm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ฟิลเตอร์ Filter A จะมีความสามารถในการลือกสัญญาณที่เร็วซึ่งสอดคล้องกับคุณสมบัติที่ต้องการให้เฟสลือกถูปลือกสัญญาณได้รวดเร็วในช่วงที่เริ่มการทำงาน

ในกรณีที่เฟสลือกถูไปไม่ลือกสัญญาณคอมพาราเตอร์จะให้สัญญาณลือก "0" หรือระดับแรงดันไฟตรงขนาด 0 โวลท์ อนุาลอกสวิตช์จะ Open Circuit ระหว่างขาทั้งสองของตัวต้านทาน 73 kOhm ทำให่วงจรฟิลเตอร์ของเฟสลือกถูมีลักษณะเป็น Filter B



โดยที่ Filter B จะมีความทนทานต่อสัญญาณรบกวนมากกว่าซึ่งตรงกับความต้องการให้เฟสลือกถูมีความทนทานต่อสัญญาณรบกวนในสภาวะที่ลือกสัญญาณแล้ว




รูปที่ 5.33 แสดงผล เส้นบนคือฟิลเตอร์ Filter B และเส้นล่างคือฟิลเตอร์ที่ปรับปรุงแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 5.33 เปรียบเทียบให้เห็นความแตกต่างระหว่างฟิลเตอร์ที่มีความทนทานต่อสัญญาณรบกวน 2 ชนิดซึ่งเส้นบนคือ Filter B มีความทนทานต่อสัญญาณรบกวนแต่สามารถล๊อคสัญญาณได้ช้า และเส้นล่างคือฟิลเตอร์ที่ปรับปรุงแล้วจะสามารถล๊อคสัญญาณได้เร็วกว่า โดยจะทำหน้าที่เป็นฟิลเตอร์แบบ Filter A เมื่ออยู่ในสถานะที่เฟสล๊อคเริ่มทำงานซึ่งจะยังไม่ล๊อคสัญญาณ

ในกรณีที่เฟสล๊อคล๊อคสัญญาณแล้ววงจรตรวจจับการล๊อคจะตรวจพบและจะส่งสัญญาณไปยังส่วนควบคุมการเปลี่ยนฟิลเตอร์ซึ่งจะเปลี่ยนการทำงานของฟิลเตอร์ของเฟสล๊อคจากฟิลเตอร์ Filter A ไปเป็น Filter B ซึ่งจะทำให้มีคุณสมบัติมีความทนทานต่อสัญญาณรบกวนมากขึ้น



รูปที่ 5.34 แสดงผลของสัญญาณรบกวนที่มีต่อฟิลเตอร์ที่ยังไม่มีการปรับปรุง

จากการทดลองปล่อยสัญญาณรบกวนแบบช่วงเวลาโดยให้แก่วงจรเฟสล๊อคพบว่าเฟสล๊อคชนิดที่ปรับปรุงแล้วจะสามารถทนต่อสัญญาณรบกวนแบบช่วงเวลาได้โดยอยู่ในเงื่อนไขช่วงเวลาที่เฟสล๊อคแบบ Filter B สามารถกำจัดสัญญาณรบกวนได้หมดเป็นช่วงเวลาน้อยกว่าหรือเท่ากับ $35 \mu\text{Sec}$



รูปที่ 5.35 แสดงผลของสัญญาณรบกวนที่มีต่อฟิลเตอร์ที่ปรับปรุงแล้ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปผลการทดลอง

6.1 สรุปผลการทดลอง

จากการออกแบบวงจรฟิลเตอร์แบบ 2 แบนด์วิดท์ นั้นปัญหาในช่วงแรกคือการออกแบบวงจรเปลี่ยนฟิลเตอร์ ซึ่งในการทดลองในวงจรใช้งานนั้นเราไม่สามารถเปลี่ยนแบนด์วิดท์ของฟิลเตอร์โดยการเปลี่ยนค่าตัวเก็บประจุได้เนื่องจากค่าของตัวเก็บประจุในเชิงพาณิชย์นั้นมีค่าให้เลือกใช้ได้จำกัดอีกทั้งยังไม่สามารถให้วงจรเปลี่ยนฟิลเตอร์ สามารถเปลี่ยนแปลงฟิลเตอร์ได้โดยเปลี่ยนค่าตัวเก็บประจุ จึงกำหนดการเปลี่ยนแปลงฟิลเตอร์โดยใช้ค่าความต้านทานและกำหนดค่าตัวเก็บประจุให้คงที่ซึ่งค่าความต้านทานนี้วงจรเปลี่ยนฟิลเตอร์สามารถเปลี่ยนแปลงฟิลเตอร์ได้โดยการ Short Circuit หรือ Open Circuit ระหว่างค่าความต้านทานขนาด $73\text{ K}\Omega$ ซึ่งจะทำให้ค่าความต้านทานของ $R1$ ในวงจรฟิลเตอร์เปลี่ยนแปลงในสองกรณีคือ กรณีแรก เฟสล็คคูลูปเริ่มต้นทำงานจะอยู่ในสถานะที่ไม่ล็คคูลูป ค่าความต้านทาน $73\text{ K}\Omega$ จะถูกกอนาลอกสวิตซ์ล็คคูลูปทำให้ไม่มีค่าความต้านทานและค่า $R1$ จะเป็น $27\text{ K}\Omega$ จากผลดังกล่าวนี้จะทำให้วงจรเฟสล็คคูลูปสามารถล็คคูลูปได้เร็วขึ้นโดยจะมีความสามารถในการติดตามสัญญาณทางอินพุตได้รวดเร็วและเมื่อเฟสล็คคูลูปอยู่ในสถานะล็คคูลูปแล้ว ค่าความต้านทาน $73\text{ K}\Omega$ ที่ถูกล็คคูลูปอยู่ก็จะถูกกอนาลอกสวิตซ์ Open Circuit ส่งผลให้ค่าความต้านทาน $R1$ เป็นผลรวมระหว่างความต้านทานขนาด $27\text{ K}\Omega$ และ $73\text{ K}\Omega$ กลายเป็นความต้านทานขนาด $100\text{ K}\Omega$ จากผลดังกล่าวนี้จะทำให้วงจรเฟสล็คคูลูปมีความทนทานต่อสัญญาณรบกวนที่เข้ามาเป็นระยะเวลาได้ โดยอยู่ในเงื่อนไขที่วงจรฟิลเตอร์สามารถทนต่อสัญญาณรบกวนเป็นระยะเวลาน้อยกว่าหรือเท่ากับ $35\text{ }\mu\text{Sec}$ ซึ่งอ้างอิงโดยผลการทดลอง

หนังสืออ้างอิง

1. Dan H. Wolaver, "Phase - Locked Loop Circuit Design", Prentice Hall : Englewood Cliffs, New Jersey, 1991
2. Floyd M. Gardner, "Phase – Locked Technique"
3. Howard M. Berlin, "Design of Phase – Locked Loop Circuit with Experiment", Howard W. Sams & Co.,Inc., Indianapolis, 1978
4. Suichi Nitta, "PLL Noise Reduction Circuit to Stabilize the Disturbed Clock Pulse Due to Noise", 0-7803-5015-4/98 IEEE 1998
5. เฟส/พรีเวนชัน ดีเทคเตอร์ คอนโทรลเลอร์, เทคส์ดี อินทโซติ, วิศวกรรม รัตนพงษ์, 2544



กิตติกรรมประกาศ

ปริญญาบัตรเล่มนี้สำเร็จลุล่วงได้ด้วยคำแนะนำและคำปรึกษาจากท่าน รศ.ดร.โยธิน เปรมปราณีรัชต์ ซึ่งท่านเป็นอาจารย์ผู้ควบคุมปริญญาบัตรนี้ ผู้จัดทำรู้สึกซาบซึ้งในความอนุเคราะห์จากท่าน และขอกราบขอบพระคุณอย่างยิ่ง

ขอขอบคุณอาจารย์ทุกท่านที่ให้คำแนะนำ จนปริญญาบัตรนี้เสร็จสมบูรณ์

ขอขอบคุณ ศูนย์เทคโนโลยีและทดสอบผลิตภัณฑ์อุปกรณ์ไฟฟ้าและอิเล็กทรอนิกส์ (PTEC) ที่อำนวยความสะดวก สถานที่ในการทำปริญญาบัตรนี้จนเสร็จสมบูรณ์

ขอขอบคุณบิดา - มารดาและรุ่นพี่ คุณเทิดศักดิ์ อินทโชติ ที่ให้คำแนะนำและเป็นที่ปรึกษาพิเศษเสมอมา รวมถึงเพื่อนๆทุกท่านที่ให้กำลังใจมาโดยตลอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4046BC Micropower Phase-Locked Loop

General Description

The CD4046BC micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the signal input for a small voltage signal.

Phase comparator I, an exclusive OR gate, provides a digital error signal (phase comp. I Out) and maintains 90° phase shifts at the VCO center frequency. Between signal input and comparator input (both at 50% duty cycle), it may lock onto the signal input frequencies that are close to harmonics of the VCO center frequency.

Phase comparator II is an edge-controlled digital memory network. It provides a digital error signal (phase comp. II Out) and lock-in signal (phase pulses) to indicate a locked condition and maintains a 0° phase shift between signal input and comparator input.

The linear voltage-controlled oscillator (VCO) produces an output signal (VCO Out) whose frequency is determined by the voltage at the VCO_{IN} input, and the capacitor and resistors connected to pin C1_A, C1_B, R1 and R2.

The source follower output of the VCO_{IN} (demodulator Out) is used with an external resistor of 10 kΩ or more.

The INHIBIT input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode is provided for power supply regulation, if necessary.

Features

- Wide supply voltage range: 3.0V to 18V
- Low dynamic power consumption: 70 μW (typ.) at $f_o = 10$ kHz, $V_{DD} = 5V$
- VCO frequency: 1.3 MHz (typ.) at $V_{DD} = 10V$
- Low frequency drift: 0.06%/°C at $V_{DD} = 10V$ with temperature
- High VCO linearity: 1% (typ.)

Applications


- FM demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discrimination
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Tone decoding
- FSK modulation
- Motor speed control

Ordering Code:

Order Number	Package Number	Package Description
CD4046BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4046BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter 'X' to the ordering code.

Connection Diagram



Top View

Block Diagram




FIGURE 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings(Note 1)

DC Supply Voltage (V_{DD})	-0.5 to +18 V_{DC}
Input Voltage (V_{IN})	-0.5 to $V_{DD} + 0.5 V_{DC}$
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	260°C

Recommended Operating Conditions (Note 2)

DC Supply Voltage (V_{DD})	3 to 15 V_{DC}
Input Voltage (V_{IN})	0 to $V_{DD} V_{DC}$
Operating Temperature Range (T_A)	-55°C to +125°C

Note 1. "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: $V_{SS} = 0V$ unless otherwise specified.

DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°C			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Quiescent Device Current	Pin 5 = V_{DD} , Pin 14 = V_{DD} , Pin 3, 9 = V_{SS} $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		5	0.005	5		150	μA	
		Pin 5 = V_{DD} , Pin 14 = Open, Pin 3, 9 = V_{SS} $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$	45	5	35		185			
V_{OL}	LOW Level Output Voltage	$V_{DD} = 5V$	0.05	0	0.05		0.05	V		
		$V_{DD} = 10V$	0.05	0	0.05		0.05			
		$V_{DD} = 15V$	0.05	0	0.05		0.05			
V_{OH}	HIGH Level Output Voltage	$V_{DD} = 5V$	4.95	4.95	5		4.95	V		
		$V_{DD} = 10V$	9.95	9.95	10		9.95			
		$V_{DD} = 15V$	14.95	14.95	15		14.95			
V_{IL}	LOW Level Input Voltage Comparator and Signal In	$V_{DD} = 5V, V_O = 0.5V$ or 4.5V		1.5	2.25	1.5	1.5	V		
		$V_{DD} = 10V, V_O = 1V$ or 9V		3.0	4.5	3.0	3.0			
		$V_{DD} = 15V, V_O = 1.5V$ or 13.5V		4.0	6.25	4.0	4.0			
V_{IH}	HIGH Level Input Voltage Comparator and Signal In	$V_{DD} = 5V, V_O = 0.5V$ or 4.5V	3.5	3.5	2.75		3.5	V		
		$V_{DD} = 10V, V_O = 1V$ or 9V	7.0	7.0	5.5		7.0			
		$V_{DD} = 15V, V_O = 1.5V$ or 13.5V	11.0	11.0	8.25		11.0			
I_{OL}	LOW Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 0.4V$	0.64	0.51	0.88		0.36	mA		
		$V_{DD} = 10V, V_O = 0.5V$	1.6	1.3	2.25		0.9			
		$V_{DD} = 15V, V_O = 1.5V$	4.2	3.4	8.8		2.4			
I_{OH}	HIGH Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 4.6V$	-0.64	-0.51	-0.88		-0.36	mA		
		$V_{DD} = 10V, V_O = 9.5V$	-1.6	-1.3	-2.25		-0.9			
		$V_{DD} = 15V, V_O = 13.5V$	-4.2	-3.4	-8.8		-2.4			
I_{IN}	Input Current	All Inputs Except Signal Input $V_{DD} = 15V, V_{IN} = 0V$		-0.1	10^{-5}	-0.1		-1.0	μA	
		$V_{DD} = 15V, V_{IN} = 15V$		0.1	10^{-5}	0.1		1.0		
C_{IN}	Input Capacitance	Any Input (Note 3)						7.5	pF	
P_T	Total Power Dissipation	$f_o = 10$ kHz, $R1 = 1$ M Ω , $R2 = \infty$, $V_{COIN} = V_{CC}/2$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$			0.07				mW	
					0.6					
					2.4					

Note 3: Capacitance is guaranteed by periodic testing.

Note 4: I_{OH} and I_{OL} are tested one output at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Note 5)							
$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$							
Symbol	Parameter	Conditions	Min	Typ	Max	Units	
VCO SECTION							
I_{DD}	Operating Current	$f_0 = 10\text{ kHz}$, $R1 = 1\text{ M}\Omega$, $R2 = \infty$, $V_{COIN} = V_{CC}/2$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		20 90 200		μA	
f_{MAX}	Maximum Operating Frequency	$C1 = 50\text{ pF}$, $R1 = 10\text{ k}\Omega$, $R2 = \infty$, $V_{COIN} = V_{DD}$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	0.4 0.6 1.0	0.8 1.2 1.6		MHz	
	Linearity	$V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$, $R1 \geq 10\text{ k}\Omega$, $V_{DD} = 5\text{V}$ $V_{COIN} = 5\text{V} \pm 2.5\text{V}$, $R1 \geq 400\text{ k}\Omega$, $V_{DD} = 10\text{V}$ $V_{COIN} = 7.5\text{V} \pm 5\text{V}$, $R1 \geq 1\text{ M}\Omega$, $V_{DD} = 15\text{V}$		1 1 1		%	
	Temperature-Frequency Stability No Frequency Offset, $f_{MIN} = 0$	$\%/\text{C} < 5\text{c}1/\text{V}_{DD}$ $R2 = \infty$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.12–0.24 0.04–0.08 0.015–0.03		$\%/\text{C}$	
	Frequency Offset, $f_{MIN} = 0$	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.06–0.12 0.05–0.1 0.03–0.08		$\%/\text{C}$	
V_{COIN}	Input Resistance	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		10^6 10^6 10^6		$\text{M}\Omega$	
V_{CO}	Output Duty Cycle	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		50 50 50		%	
t_{THL}	VCO Output Transition Time	$V_{DD} = 5\text{V}$		90	200	ns	
t_{THL}		$V_{DD} = 10\text{V}$		50	100	ns	
t_{THL}		$V_{DD} = 15\text{V}$		45	80	ns	
PHASE COMPARATORS SECTION							
R_{IN}	Input Resistance	$C_{SERIES} = 1000\text{ pF}$ $f = 50\text{ kHz}$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$					
	Signal Input		$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	1 0.2 0.1	3 0.7 0.3		$\text{M}\Omega$
	Comparator Input		$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		10^6 10^6 10^6		
	AC-Coupled Signal Input Voltage Sensitivity				200 400 700	400 800 1400	mV
DEMODULATOR OUTPUT							

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Continued)						
Symbol	Parameter	Conditions	Min	Typ	Max	Units
VCO _{IN} - V _{DEM}	Offset Voltage	RS ≥ 10 kΩ, V _{DD} = 5V RS ≥ 10 kΩ, V _{DD} = 10V RS ≥ 50 kΩ, V _{DD} = 15V		1.50 1.50 1.50	2.2 2.2 2.2	V
	Linearity	RS ≥ 50 kΩ VCO _{IN} = 2.5V ± 0.3V, V _{DD} = 5V VCO _{IN} = 5V ± 2.5V, V _{DD} = 10V VCO _{IN} = 7.5V ± 5V, V _{DD} = 15V		0.1 0.6 0.8		%
ZENER DIODE						
V _Z	Zener Diode Voltage	I _Z = 50 μA	6.3	7.0	7.7	V
R _Z	Zener Dynamic Resistance	I _Z = 1 mA		100		Ω

Note 5: AC Parameters are guaranteed by DC correlated testing.

Phase Comparator State Diagrams




FIGURE 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Waveforms




FIGURE 3. Typical Waveform Employing Phase Comparator I in Locked Condition




FIGURE 4. Typical Waveform Employing Phase Comparator II in Locked Condition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




FIGURE 5.




FIGURE 6.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, P_D (Total) = P_D (f₀) + P_D (f_{MIN}) + P_D (R_S); Phase Comparator II, P_D (Total) = P_D (f_{MIN}).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)

Typical f_{MAX}/f_{MIN} vs R2/R1




FIGURE 7.

Typical VCO Power Dissipation at Center Frequency vs R1




FIGURE 8.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, $P_D (Total) = P_D (f_c) + P_D (f_{MIN}) + P_D (R_S)$; Phase Comparator II, $P_D (Total) = P_D (f_{MIN})$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)

Typical VCO Power Dissipation at f_{MIN} vs R2




FIGURE 9.

Typical Source Follower Power Dissipation vs R_S




FIGURE 10.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, P_D (Total) = $P_D(f_0) + P_D(f_{MIN}) + P_D(R_S)$; Phase Comparator II, P_D (Total) = $P_D(f_{MIN})$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 11. Typical VCO Linearity vs R1 and C1

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, $P_D(\text{Total}) = P_D(f_0) + P_D(f_{\text{MIN}}) + P_D(R_S)$; Phase Comparator II, $P_D(\text{Total}) = P_D(f_{\text{MIN}})$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Design Information

This information is a guide for approximating the value of external components for the CD4046B in a phase-locked-loop system. The selected external components must be within the following ranges: R1, R2 ≥ 10 kΩ, R_S ≥ 10 kΩ, C1 ≥ 50 pF.

In addition to the given design information, refer to Figure 5, Figure 6, Figure 7 for R1, R2 and C1 component selections.

Characteristics	Using Phase Comparator I		Using Phase Comparator II	
	VCO Without Offset R2 = ∞	VCO With Offset	VCO Without Offset R2 = ∞	VCO With Offset
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f ₀		VCO in PLL system will adjust to lowest operating frequency, f _{min}	
Frequency Lock Range, 2 f _L	2 f _L = full VCO frequency range			
Frequency Capture Range, 2 f _C	2 f _L = f _{max} - f _{min}			
Loop Filter Component Selection	$2 f_C \approx \frac{1}{\pi} \sqrt{\frac{2 \pi f_0}{R1}}$		$f_C = f_L$	
Phase Angle Between Single and Comparator	90° at center frequency (f ₀), approximating 0° and 180° at ends of lock range (2 f _L)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Design Information (Continued)

Characteristics	Using Phase Comparator I		Using Phase Comparator II	
	VCO Without Offset $R2 = \infty$	VCO With Offset	VCO Without Offset $R2 = \infty$	VCO With Offset
VCO Component Selection	<p>Given: f_o. Use f_o with Figure 5 to determine R1 and C1.</p>	<p>Given: f_o and f_L. Calculate f_{min} from the equation $f_{min} = f_o - f_L$.</p> <p>Use f_{min} with Figure 6 to determine R2 and C1.</p> <p>Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_o + f_L}{f_o - f_L}$</p> <p>Use $\frac{f_{max}}{f_{min}}$ with Figure 7 to determine ratio R2/R1 to obtain R1.</p>	<p>Given: f_{max}. Calculate f_o from the equation $f_o = \frac{f_{max}}{2}$.</p> <p>Use f_o with Figure 5 to determine R1 and C1.</p>	<p>Given: f_{min} and f_{max}. Use f_{min} with Figure 6 to determine R2 and C1.</p> <p>Calculate $\frac{f_{max}}{f_{min}}$</p> <p>Use $\frac{f_{max}}{f_{min}}$ with Figure 7 to determine ratio R2/R1 to obtain R1.</p>


References

- G.S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
 Floyd Gardner, "Phase-Lock Techniques", John Wiley & Sons, 1966.

Physical Dimensions inches (millimeters) unless otherwise noted




16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
Package Number M16A



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4066BC Quad Bilateral Switch

General Description

The CD4066BC is a quad bilateral switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with CD4016BC, but has a much lower "ON" resistance, and "ON" resistance is relatively constant over the input-signal range.

Features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} (typ.)
- Wide range of digital and analog switching ±7.5 V_{PEAK}
- "ON" resistance for 15V operation 80Ω
- Matched "ON" resistance ΔR_{ON} = 5Ω (typ.) over 15V signal input
- "ON" resistance flat over peak-to-peak signal range
- High "ON"/"OFF" output voltage ratio @ f_{is} = 10 kHz, R_L = 10 kΩ

- High degree linearity 0.1% distortion (typ.)
- High degree linearity @ f_{is} = 1 kHz, V_{is} = 5V_{p-p}
- High degree linearity V_{DD}-V_{SS} = 10V, R_L = 10 kΩ
- Extremely low "OFF" switch leakage: @ V_{DD}-V_{SS} = 10V, T_A = 25°C
- Extremely high control input impedance 10¹²Ω (typ.)
- Low crosstalk -50 dB (typ.) between switches @ f_{is} = 0.9 MHz, R_L = 1 kΩ
- Frequency response, switch "ON" 40 MHz (typ.)

Applications


- Analog signal switching/multiplexing
- Signal gating
- Squelch control
- Chopper
- Modulator/Demodulator
- Commutating switch
- Digital signal switching/multiplexing
- CMOS logic implementation
- Analog-to-digital/digital-to-analog conversion
- Digital control of frequency, impedance, phase, and analog-signal-gain

Ordering Code:


Order Number	Package Number	Package Description
CD4066BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4066BCSJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4066BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending suffix letter "X" to the ordering code.

Connection Diagram



Schematic Diagram



Absolute Maximum Ratings

(Note 1)

(Note 2)

Supply Voltage (V_{DD})	-0.5V to +18V
Input Voltage (V_{IN})	-0.5V to $V_{CC}+0.5V$
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	300°C

Recommended Operating**Conditions** (Note 2)

Supply Voltage (V_{DD})	3V to 15V
Input Voltage (V_{IN})	0V to V_{DD}
Operating Temperature Range (T_A)	-55°C to +125°C

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The tables of "Recommended Operating Conditions" and "Electrical Characteristics" provide conditions for actual device operation.

Note 2: $V_{SS} = 0V$ unless otherwise specified.

DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°C		+125°C		Units
			Min	Max	Min	Typ	Max	Min	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V$		0.25	0.01	0.25		7.5	μA
		$V_{DD} = 10V$		0.5	0.01	0.5		15	
		$V_{DD} = 15V$		1.0	0.01	1.0		30	
SIGNAL INPUTS AND OUTPUTS									
R_{ON}	"ON" Resistance	$R_L = 10\text{ k}\Omega$ to $(V_{DD} - V_{SS}/2)$ $V_C = V_{DD}, V_{SS}$ to V_{DD} $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		800 310 200	270 120 80	1050 400 240		1300 550 320	Ω
ΔR_{ON}	Δ "ON" Resistance Between Any 2 of 4 Switches	$R_L = 10\text{ k}\Omega$ to $(V_{DD} - V_{SS}/2)$ $V_{CC} = V_{DD}, V_{IS} = V_{SS}$ to V_{DD} $V_{DD} = 10V$ $V_{DD} = 15V$			10 5				Ω
I_{IS}	Input or Output Leakage Switch "OFF"	$V_C = 0$		± 150	± 0.1	± 150		± 500	nA
CONTROL INPUTS									
V_{ILC}	LOW Level Input Voltage	$V_{IS} = V_{SS}$ and V_{DD} $V_{OS} = V_{DD}$ and V_{SS} $I_{IS} = \pm 10\mu A$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		1.5 3.0 4.0	2.25 4.5 6.75	1.5 3.0 4.0		1.5 3.0 4.0	V
V_{IHC}	HIGH Level Input Voltage	$V_{DD} = 5V$ $V_{DD} = 10V$ (Note 7) $V_{DD} = 15V$	3.5 7.0 11.0	3.5 7.0 11.0	2.75 5.5 8.25		3.5 7.0 11.0	V	
I_{IN}	Input Current	$V_{DD} - V_{SS} = 15V$ $V_{DD} \geq V_{IS} \geq V_{SS}$ $V_{DD} \geq V_C \geq V_{SS}$		-0.1 0.1	-10^{-5} 10^{-5}	-0.1 0.1		-0.1 0.1	μA

AC Electrical Characteristics (Note 3)

$T_A = 25^\circ\text{C}$, $t_r = t_f = 20\text{ ns}$ and $V_{SS} = 0\text{V}$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{PHL} , t_{PLH}	Propagation Delay Time Signal Input to Signal Output	$V_C = V_{DD}$, $C_L = 50\text{ pF}$, (Figure 1) $R_L = 200\text{ k}\Omega$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		25 15 10	55 35 25	ns ns ns
t_{PZH} , t_{PZL}	Propagation Delay Time Control Input to Signal Output High Impedance to Logical Level	$R_L = 1.0\text{ k}\Omega$, $C_L = 50\text{ pF}$, (Figure 2, Figure 3) $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$			125 60 50	ns ns ns
t_{PHZ} , t_{PLZ}	Propagation Delay Time Control Input to Signal Output Logical Level to High Impedance Sine Wave Distortion Frequency Response-Switch "ON" (Frequency at -3 dB)	$R_L = 1.0\text{ k}\Omega$, $C_L = 50\text{ pF}$, (Figure 2, Figure 3) $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$ $V_C = V_{DD} = 5\text{V}$, $V_{SS} = -5\text{V}$ $R_L = 10\text{ k}\Omega$, $V_{IS} = 5\text{V}_{p-p}$, $f = 1\text{ kHz}$, (Figure 4) $V_C = V_{DD} = 5\text{V}$, $V_{SS} = -5\text{V}$, $R_L = 1\text{ k}\Omega$, $V_{IS} = 5\text{V}_{p-p}$, $20\text{ Log}_{10} V_{OS}/V_{OS}$ (1 kHz)-dB, (Figure 4)		0.1 40	125 60 50	ns ns ns %
C_{IS}	Signal Input Capacitance			8.0		pF
C_{OS}	Signal Output Capacitance			8.0		pF
C_{IOS}	Feedthrough Capacitance			0.5		pF
C_{IN}	Control Input Capacitance			5.0	7.5	pF
	Feedthrough — Switch "OFF" (Frequency at -50 dB)	$V_{DD} = 5.0\text{V}$, $V_{CC} = V_{SS} = -5.0\text{V}$, $R_L = 1\text{ k}\Omega$, $V_{IS} = 5.0\text{V}_{p-p}$, $20\text{ Log}_{10} V_{OS}/V_{IS} = -50\text{ dB}$, (Figure 4)		1.25		
	Crosstalk Between Any Two Switches (Frequency at -50 dB)	$V_{DD} = V_{C(A)} = 5.0\text{V}$, $V_{SS} = V_{C(B)} = 5.0\text{V}$, $R_L = 1\text{ k}\Omega$, $V_{IS(A)} = 5.0\text{V}_{p-p}$, $20\text{ Log}_{10} V_{OS(B)}/V_{IS(A)} = -50\text{ dB}$ (Figure 5)		0.9		MHz
	Crosstalk; Control Input to Signal Output	$V_{DD} = 10\text{V}$, $R_L = 10\text{ k}\Omega$, $R_{IN} = 1.0\text{ k}\Omega$, $V_{CC} = 10\text{V}$ Square Wave, $C_L = 50\text{ pF}$ (Figure 6)		150		mV _{p-p}
	Maximum Control Input	$R_L = 1.0\text{ k}\Omega$, $C_L = 50\text{ pF}$, (Figure 7) $V_{OS(f)} = \frac{1}{2} V_{OS}(1.0\text{ kHz})$ $V_{DD} = 5.0\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		6.0 8.0 8.5		MHz MHz MHz

Note 3: AC Parameters are guaranteed by DC correlated testing.

Note 4: These devices should not be connected to circuits with the power "ON".

Note 5: In all cases, there is approximately 5 pF of probe and jig capacitance in the output; however, this capacitance is included in C_L wherever it is specified.


Note 6: V_{IS} is the voltage at the in/out pin and V_{OS} is the voltage at the out/in pin. V_C is the voltage at the control input.

Note 7: Conditions for $V_{IH(c)}$: a) $V_{IS} = V_{DD}$, $I_{OS} = \text{standard B series } I_{OH}$ b) $V_{IS} = 0\text{V}$, $I_{OL} = \text{standard B series } I_{OL}$.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


"ON" Resistance vs Signal Voltage for $T_A = 25^\circ\text{C}$




"ON" Resistance as a Function of Temperature for $V_{DD}-V_{SS} = 15\text{V}$



"ON" Resistance as a Function of Temperature for $V_{DD}-V_{SS} = 10\text{V}$



"ON" Resistance as a Function of Temperature for $V_{DD}-V_{SS} = 5\text{V}$



Special Considerations

In applications where separate power sources are used to drive V_{DD} and the signal input, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load of the 4 CD4066BC bilateral switches). This provision avoids any permanent current flow or clamp action of the V_{DD} supply when power is applied or removed from CD4066BC. In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To

avoid drawing V_{DD} current when switch current flows into terminals 1, 4, 8 or 11, the voltage drop across the bidirectional switch must not exceed 0.6V at $T_A \leq 25^\circ\text{C}$, or 0.4V at $T_A > 25^\circ\text{C}$ (calculated from R_{ON} values shown). No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9 or 10.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuits and Switching Time Waveforms





FIGURE 1. t_{PLH} , t_{PLM} Propagation Delay Time Signal Input to Signal Output



FIGURE 2. t_{PZH} , t_{PHZ} Propagation Delay Time Control to Signal Output



FIGURE 3. t_{PZL} , t_{PLZ} Propagation Delay Time Control to Signal Output



$V_C = V_{DD}$ for distortion and frequency response tests
 $V_C = V_{SS}$ for feedthrough test

FIGURE 4. Sine Wave Distortion, Frequency Response and Feedthrough

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuits and Switching Time Waveforms (Continued)




FIGURE 5. Crosstalk Between Any Two Switches




FIGURE 6. Crosstalk: Control Input to Signal Output





FIGURE 7. Maximum Control Input Frequency


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4066BC

Physical Dimensions inches (millimeters) unless otherwise noted




14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
Package Number M14A



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
Package Number M14D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

www.fairchildsemi.com

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้