

เครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป  
(PHASE LOCKED LOOP FREQUENCY SYNTHESIZER)



ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....  
เลขทะเบียน...50407 ✓  
วัน,เดือน,ปี 13 พ.ค. 2547

b.....  
i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกกลุ๊ป  
(PHASE LOCKED LOOP FREQUENCY SYNTHESIZER)



โดย

นายพิจิต สิริศิริ

นายเอกราช น้อยสอน

อาจารย์ที่ปรึกษา

ผศ. ประภากร สุวรรณะ

ปริญญาานิพนธ์สำหรับวิชา วิศวกรรม 2

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องส่งเคราะห์ความถี่โดยใช้เฟสล็อกถูปล

ผู้จัดทำ

1. นายพิจิต สิทธีศรี 43015218

2. นายเอกราช น้อยสอน 43015246



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกถูบ

ผู้จัดทำ

1. นายพิจิต สิริศิริ 43015218
2. นายเอกราช น้อยสอน 43015246



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกกลูป

ผู้จัดทำ

1. นายพิจิต สิริศิริ 43015218

2. นายเอกราช น้อยสอน 43015246



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2545

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
เรื่อง เครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกถูบ

ผู้จัดทำ

1. นายพิจิต สิทธีศรี 43015218
2. นายเอกราช น้อยสอน 43015246



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

การทำโครงการในครั้งนี้จะไม่บรรลุผลสำเร็จได้เลย ถ้าปราศจากอาจารย์ที่ปรึกษา ผศ. ประภากร สุวรรณะ ซึ่งเป็นผู้ที่ให้คำปรึกษาแนะนำ คอยชี้แนะข้อบกพร่อง ปัญหาต่างๆ อีกทั้งแนวความคิดในการทำงาน ทำให้โครงการชิ้นนี้สามารถทำเสร็จและบรรลุวัตถุประสงค์มาได้ด้วยดี อีกทั้งขอขอบคุณพี่สันติ พี่พัท กอล์ฟ เอส ที่ช่วยชี้แนะและให้คำปรึกษาและเทคนิคในการทำโครงการนี้ และสุดท้ายคือบุพการีที่คอยอบรมเลี้ยงดูจนทำให้มีวันนี้ได้

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องส่งเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป

นายพิจิต ติทธิศรี

นายเอกราช น้อยสอน

ผศ.ประภากร สุวรรณะ อาจารย์ที่ปรึกษา

ภาคเรียนที่ 2 ปีการศึกษา 2545

### บทคัดย่อ

โครงการนี้การออกแบบและศึกษา การส่งเคราะห์ความถี่ โดยใช้เฟสล็อกคูลูปซึ่งสามารถผลิตความถี่ได้ ตั้งแต่ 260k ถึง 30MHz โดยจะใช้ ไอซีเบอร์ MC 145151 เป็นไอซีที่ใช้ในส่วนของเฟสล็อกคูลูป โดยในวงจรจะประกอบไปด้วย ส่วนของ โวลเตจคอนโทรลอสซิลเลเตอร์, ฟริสเกลเลเตอร์,เฟสล็อกคูลูป ฟรีควนซี ซินธิไซเซอร์ ไอซี โลว์พาสฟิลเตอร์และมิกเซอร์ซึ่งสามารถนำไปประยุกต์ใช้งานในระบบที่ต้องการความถี่สูงทั่วไป

รายงานฉบับนี้จะมีเนื้อหาเกี่ยวกับโครงการในส่วนของ ทฤษฎีและปฏิบัติเมื่อเสร็จสิ้นขั้นตอนของการออกแบบและการสร้าง ผู้จัดทำได้ทดลองวัดคุณสมบัติต่างๆของวงจรและได้นำผลการทดลองของโครงการมาแสดงไว้ในโครงการฉบับนี้ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## PHASE LOCKED LOOP FREQUENCY SYNTHESIZER

Mr.Bhichit Sittisree


Mr.Ekkaraj Noison

Assist Prof. Praphakorn Suwana (Advisor)

### Abstract

This paper presents a design and study phase locked loop frequency synthesizer that generates frequency range 260kHz – 30MHz, using the Integrate Circuit (IC) MC145151 for phase lockloop unit. This circuit consists of the voltage control oscillator,phase locked loop frequency synthesizer IC low pass filter and mixer. This frequency range is useful in application in general high frequency system.

This report includes theories,the design and final test result of this work



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
ABSTRACT	III
สารบัญ	IV
สารบัญรูปภาพ	VI
สารบัญตาราง	X
บทที่ 1 บทนำ	1
บทที่ 2 ระบบสังเคราะห์ความถี่	2
2.1 วิธีสังเคราะห์ความถี่	2
2.2 เฟสล็อคลูป	4
2.3 การใช้เฟสล็อคลูปในการสังเคราะห์	5
2.4 วิธีสังเคราะห์ความถี่แบบมิกซิง	8
2.5 เทคนิคของการสังเคราะห์ความถี่	11
2.6 ระบบการสังเคราะห์ความถี่ในเครื่องรับวิทยุ	14
2.7 คุณสมบัติของวงจรสังเคราะห์ความถี่	16
บทที่ 3 ออสซิลเลเตอร์	17
3.1 หลักการพื้นฐานของทรานซิสเตอร์ แอล-ซี ออสซิลเลเตอร์	19
3.2 ออสซิลเลเตอร์แบบฮาร์ทเลย์	20
3.3 ออสซิลเลเตอร์แบบคอลพิทส์	22
3.4 คริสตอลออสซิลเลเตอร์	23
3.5 ออสซิลเลเตอร์แบบควบคุมแรงดันไฟฟ้า	26
บทที่ 4 การออกแบบโครงงาน	27
4.1 วงจร VCO (65.280MHz – 65.535MHz)	28
4.2 วงจร Oscillator 60.0MHz	..31
4.3 Down Mixer	32
4.4 Phase Lock Loop LPF 1	32
4.4.1 การออกแบบ Phase Locked Loop Low Pass Filter 1	33
4.5 วงจร Oscillator 8.192 MHz	35

เอกสารนี้เป็นเอกสารต้นฉบับที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใด 4:7 วงจร VCO (65.792 MHz+ 95.488MHz) ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่จะนำไปใช้

## สารบัญ

	หน้า
4.8 Dual Modulus Prescaler	37
4.9 Phase Lock Loop LPF II	38
4.9.1 การออกแบบ Phase Locked Loop Low Pass Filter 2	38
4.10 MC 145151 II	41
บทที่ 5 การทดลองและผลการทดลอง	42
บทที่ 6 สรุปและวิจารณ์โครงงาน	64
หนังสืออ้างอิง	
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงวิธีสังเคราะห์ความถี่โดยตรง	3
รูปที่ 2.2 แสดงแผนผังของเฟสล็อกคูลูป	4
รูปที่ 2.3 แสดงแผนผังของหน่วยสังเคราะห์ความถี่	6
รูปที่ 2.4 แสดงตัวอย่างลููปฟิลเตอร์	7
รูปที่ 2.5 แสดงผัง Programmable divider โดยใช้ IC ตระกูล TTL	7
รูปที่ 2.6 แสดงหน่วยสังเคราะห์ความถี่แบบมิกซิ่งสำหรับเครื่องรับส่งวิทยุย่าน 2 เมตร	9
รูปที่ 2.7 แสดงตัวอย่างแผนผังของหน่วยสังเคราะห์ความถี่ในทางปฏิบัติ	10
รูปที่ 2.8 หน่วยสังเคราะห์ความถี่แบบมิกซิ่ง ที่ใช้แร่เพียงตัวเดียวเพื่อเลื่อนความถี่ ระหว่างสภาวะรับกับสภาวะส่ง	10
รูปที่ 2.9 แสดง PLL แบบโดยตรง	11
รูปที่ 2.10 แสดง PLL คุณความถี่	12
รูปที่ 2.11 แสดง PLL แบบพรีสเกลเลอร์	12
รูปที่ 2.12 แสดง PLL แบบมิกซิ่งนอกลููป	13
รูปที่ 2.13 แสดง PLL แบบมิกซิ่งในลููป	13
รูปที่ 2.14 (a) แสดงตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้แร่บังคับความถี่	14
(b) แสดงตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้ระบบสังเคราะห์ความถี่	14
รูปที่ 3.1 แสดงสัญญาณคลื่น ไชนี่ที่เอาท์พุทของวงจรรอสซิลเลเตอร์แบบจูน RF	17
รูปที่ 3.2 แสดงการวางตัวของอุปกรณ์ Transistor LC Oscillator	20
รูปที่ 3.3 แสดงวงจรรอสซิลเลเตอร์แบบฮาร์ทเลย์ , แท้ปคอยล์ที่จุด $L_1$ เพื่อป้องกันกลับสัญญาณ	21
รูปที่ 3.4 แสดงเฟสของแรงดันไฟฟ้าในแท้ปคอยล์ $L_B$ จะต่างเฟส $180^\circ$ เมื่อเทียบกับคอยล์ $L_A$	21
รูปที่ 3.5 แสดงวงจรรอสซิลเลเตอร์แบบคอลพิทส์ และวงจรร คาปาซิทิฟโวลเตจดีไวเดอร์	23
รูปที่ 3.6 แสดงแนวแกนการเหือนตามโครงสร้างทางกายภาพของก้อนผลึก	24
รูปที่ 3.7 แสดงวงจรถ่ายของผลึกคริสตอล	
(a) ผลึกคริสตอลติดตั้งอยู่กับตัวยึด	25
(b) วงจรถ่ายของวงจรรีโซแนนซ์	25

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนวิชาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ารูปที่ 4.1 แสดง Block Diagram ของวงจรรีโซแนนซ์ ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่จะนำมาใช้

## สารบัญรูปภาพ

	หน้า
รูปที่ 4.2 แสดง Block Diagram ของ PLL 1	28
รูปที่ 4.3 วงจร VCO ที่ใช้ความถี่ 65.280MHz – 65.535MHz	30
รูปที่ 4.4 แสดงการเกิดแอมป์อิงออสซิลเลชัน	31
รูปที่ 4.5 แสดงวงจร Oscillator ที่ผลิตความถี่ 60.0 MHz เพื่อนำมาผสมกับ ความถี่จากวงจร VCO	31
รูปที่ 4.6 แสดงวงจรมิกเซอร์และโลว์พาส 5.280-5.535 MHz	32
รูปที่ 4.7 แสดงวงจร PLL LPF ที่ทำหน้าที่ควบคุมแรงดันของวงจร VCO 65.280MHz – 65.535MHz	32
รูปที่ 4.8 แสดงวงจร Oscillator ที่ผลิตความถี่ 8.192 MHz	35
รูปที่ 4.9 แสดงลักษณะการต่อใช้งาน IC MC14515	35
รูปที่ 4.10 แสดง Block Diagram ของ PLL II	36
รูปที่ 4.11 แสดงวงจร VCO 65.792 MHz– 95.488MHz	37
รูปที่ 4.12 แสดงวงจร Dual Modulus Prescaler ทหาร 64	37
รูปที่ 4.13 แสดงวงจร PLL LPF II ที่ทำหน้าที่ควบคุมแรงดันของวงจร VCO 65.792 MHz–95.488MHz	38
รูปที่ 4.14 แสดงลักษณะการต่อใช้งาน IC MC145151	41
รูปที่ 5.1 แสดงลักษณะของสัญญาณที่วัดจากขา Collector ขณะที่แรงดัน VCO เท่ากับ 2 V	42
รูปที่ 5.2 แสดงลักษณะของสัญญาณที่วัดจากขา Collector ขณะที่แรงดัน VCO เท่ากับ 10 V	43
รูปที่ 5.3 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 2 V	43
รูปที่ 5.4 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 10 V	44
รูปที่ 5.5 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 2V	45
รูปที่ 5.6 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 4V	45
รูปที่ 5.7 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 6V	46
รูปที่ 5.8 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 8V	46
รูปที่ 5.9 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 10V	47

เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

หน้า

รูปที่ 5.10 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5280	49
รูปที่ 5.11 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5320	49
รูปที่ 5.12 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5360	50
รูปที่ 5.13 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5410	50
รูปที่ 5.14 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5470	51
รูปที่ 5.15 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5535	51
รูปที่ 5.16 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 0.2 V	53
รูปที่ 5.17 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 6 V	53
รูปที่ 5.18 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 20 V	54
รูปที่ 5.19 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 28 V	54
รูปที่ 5.20 แสดงลักษณะสัญญาณที่วัดจากเอาต์พุต IC 12017 ซึ่งจะนำความถี่ จากวงจร VCO มาหาร 64 ขณะที่แรงดันอินพุตของวงจร VCO เท่ากับ 0.2 V	55
รูปที่ 5.21 แสดงลักษณะสัญญาณที่วัดจากเอาต์พุต IC 12017 ซึ่งจะนำความถี่ จากวงจร VCO มาหาร 64 ขณะที่แรงดันอินพุตของวงจร VCO เท่ากับ 28 V	55
รูปที่ 5.22 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 257	57
รูปที่ 5.23 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 291	57
เอกสารรูปที่ 5.24 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ เมื่อปรับค่าหาร N เท่ากับ 335 นี้ขอหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการไปใช้	58

## สารบัญรูปภาพ

	หน้า
รูปที่ 5.25 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 373	58
รูปที่ 5.26 แสดงลักษณะของสัญญาณเอาต์พุตของวงจรรอสซิทิลเลเตอร์ 60.0MHz	59
รูปที่ 5.27 แสดงลักษณะของสัญญาณเอาต์พุตของวงจรรอสซิทิลเลเตอร์ 8.192MHz	59
รูปที่ 5.28 กราฟแสดงความสัมพันธ์ระหว่างแรงดัน VCO กับความถี่เอาต์พุต (65.792-95.488MHz)	60
รูปที่ 5.29 กราฟแสดงความสัมพันธ์ระหว่างความถี่เอาต์พุตกับแอมพลิจูดของวงจร VCO (65.792-95.488MHz)	61
รูปที่ 5.30 กราฟแสดงความสัมพันธ์ระหว่างแรงดัน VCO กับความถี่เอาต์พุต (65.280-65.535MHz)	62
รูปที่ 5.31 กราฟแสดงความสัมพันธ์ระหว่างความถี่เอาต์พุตกับแอมพลิจูดของวงจร VCO (65.280-65.535MHz)	63

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตาราง 5.1 แสดงความสัมพันธ์ของแรงดัน VCO (65.280-65.535MHz), ความถี่และแอมพลิจูด	42
ตาราง 5.2 แสดงความสัมพันธ์ของแรงดัน VCO, ความถี่มิกเซอร์และ แอมพลิจูดของแรงดัน(65.280-65.535MHz รวมกับ OSC 60.0MHz)	44
ตาราง 5.3 แสดงการเปลี่ยนค่าหาร N ที่มีผลต่อความถี่เอาต์พุตของ วงจร VCO (65.280 – 65.535MHz)	47
ตาราง 5.4 แสดงความสัมพันธ์ของแรงดัน VCO(65.792 –95.488MHz), ความถี่และแอมพลิจูด	52
ตาราง 5.5 แสดงการเปลี่ยนค่าหาร N ที่มีผลต่อความถี่เอาต์พุตของ วงจร VCO (65.792 – 95.488MHz)	56



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

ในปัจจุบันการใช้งานทางด้านอิเล็กทรอนิกส์ โดยเฉพาะด้านความถี่สูงนั้นมีการนำมาใช้งานกันอย่างแพร่หลาย ซึ่งโครงการเรื่องเครื่องสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป(Phase locked loop frequency synthesizer) ซึ่งสามารถผลิตความถี่ในช่วง 260k -30MHz สามารถนำไปประยุกต์ใช้งานได้อย่างแพร่หลายเช่นนำไปใช้สร้างคลื่นพาห์ในการมอดูเลท และการดีมอดูเลทเป็นต้น โดยจุดประสงค์หลักแล้ว เพื่อเป็นต้นแบบในการศึกษาระบบการสังเคราะห์ความถี่ ใช้ในการกำเนิดสัญญาณให้กับวงจรหรือใช้ในการทดสอบเครื่องมืออุปกรณ์ต่างๆและเพิ่มความรู้ในการสร้างวงจรความถี่สูง

หากเราต้องการใช้สัญญาณในย่านความถี่สูง วิธีการหนึ่งในการผลิตความถี่สูงคือใช้วิธีการสังเคราะห์ความถี่(Frequency Synthesizer)ซึ่งเป็นวิธีการที่นิยมใช้ในการผลิตความถี่สูง สามารถเปลี่ยนแปลงความถี่ได้ง่ายโดยไม่ต้องเปลี่ยนวงจรภายในเลยแต่จะอาศัยหลักการของเฟสล็อกคูลูป(Phase Locked Loop)ซึ่งความถี่ที่ได้จะมีค่าเที่ยงตรงมากกว่าวิธีการอื่นๆเพราะเฟสล็อกคูลูปจะใช้ความถี่ค่าหนึ่งเป็นสัญญาณความถี่อ้างอิง(Frequency Reference)โดยส่วนใหญ่จะได้จากการผลิตความถี่ของคริสตอลมาเปรียบเทียบกับสัญญาณความถี่ที่เอาที่พุกที่นำมาป้อนกลับ ความถี่ที่สังเคราะห์ได้จะขึ้นอยู่กับค่าความแตกต่างทางเฟสของสัญญาณทั้งสองซึ่งจะมีค่าคงที่อยู่ค่าๆหนึ่งในการเปลี่ยนแปลงความถี่จะถูกควบคุมจากวงจรหารความถี่ที่สามารถเปลี่ยนแปลงค่าในการหารได้

สำหรับโครงการนี้เป็นการออกแบบเครื่องกำเนิดสัญญาณรูปขายน้ที่สามารถผลิตความถี่ในช่วง 260K- 30MHz โดยการออกแบบด้วยวิธีการสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป(Phase locked loop frequency synthesizer) ในโครงการนี้จะทำการสร้างเฟสล็อกคูลูปขึ้นมาสองภาคคือ ภาค PLL I กำเนิดความถี่ในช่วง 65.280MHz – 65.535MHz มีช่วงห่างเท่ากับ 1kHz ต่อขั้นและภาค PLL II กำเนิดความถี่ช่วง 65.792MHz – 95.488MHz มีช่วงห่างเท่ากับ 256kHz ต่อขั้น โดยอาศัยภาคมิกเซอร์เพื่อทำการผสมสัญญาณทั้งสอง จากนั้นนำมาผ่านวงจรกรองความถี่เพื่อกรองเอาเฉพาะค่าความถี่ผลต่าง ซึ่งจะทำได้ช่วงความถี่ที่เราต้องการคือ 260K- 30MHz

ภายในรายงานฉบับนี้จะประกอบไปด้วยเนื้อหาต่างๆ ที่เกี่ยวข้องกับโครงการ ส่วนของการออกแบบโครงการและผลการทดลองของโครงการนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ระบบสังเคราะห์ความถี่

เครื่องรับส่งวิทยุในปัจจุบันส่วนใหญ่นิยมใช้วิธีสังเคราะห์ความถี่แบบทั้งคลื่น วงจรที่ทำหน้าที่สังเคราะห์ความถี่จะเรียกว่า ซินธิไซเซอร์ ซึ่งแปลว่าสังเคราะห์ (ความถี่) วิธีสังเคราะห์ความถี่นี้ทำให้เครื่องรับส่งวิทยุเปลี่ยนโฉมหน้าไปอย่างมาก โดยเฉพาะรูปร่างของตัวเครื่องจะมีปุ่มควบคุมต่าง ๆ มากขึ้น เนื่องจากมีขีดความสามารถเพิ่มขึ้น สามารถโปรแกรมล็อกความถี่ใช้งานได้มาก จึงทำให้เกิดความคล่องตัวในการวางขายการสื่อสาร

ความจริงแล้วหลักการสังเคราะห์ความถี่ได้คิดค้นกันมาตั้งแต่ปี พ.ศ. 2475 แล้วและได้พัฒนาโดยลำดับ แต่เริ่มแพร่หลายกันจริง ๆ ก็เมื่อประมาณปี พ.ศ. 2513 เนื่องจากเทคโนโลยีการผลิตไอซีช่วยให้การออกแบบใช้งานมีความสะดวกสบายมากกว่าแต่ก่อน

วงการแรกที่นำระบบสังเคราะห์ความถี่ใช้ก็คือ วงการทหาร (Military) และกิจการเดินอากาศ (Aviation) แล้วจึงค่อย ๆ นำมาใช้ในวงการเครื่องรับส่งวิทยุสื่อสารทั่วไปตามลำดับ

วิธีการสังเคราะห์ความถี่แต่ละแบบมีความซับซ้อนแตกต่างกัน ซึ่งจะขึ้นอยู่กับช่วงความถี่ (Frequency range) ช่วงห่างระหว่างขั้น (Step size หรือ Resolution)

#### 2.1 วิธีสังเคราะห์ความถี่

ความจริงวงจรสังเคราะห์ความถี่คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรต้องการ (คือตั้งหรือโปรแกรมได้) การโปรแกรมสามารถทำได้โดยการตั้งสวิทช์หรือกดปุ่ม แต่ในปัจจุบันนิยมสั่งงานด้วยคอมพิวเตอร์ ช่วงความถี่ที่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่แน่นอน แล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนได้ที่ละขั้น เรียกว่า เรโซลูชัน (Resolution)


วิธีสังเคราะห์ความถี่สามารถแบ่งออกได้เป็น 2 วิธีคือ

1. วิธีสังเคราะห์โดยตรง (Direct synthesis) ซึ่งต้องใช้ความถี่หลายค่ามาผสมกัน เพื่อให้ได้ความถี่ที่ต้องการ โดยปกติจะใช้เรอับกับความถี่หลายชุด

2. วิธีสังเคราะห์โดยอ้อม (Indirect synthesis) วิธีนี้จะอาศัยเฟสล็อกคูล (Phase Locked Loop เรียกย่อ ๆ ว่า PLL) จากรูปที่ 2.1 แสดงวิธีการสังเคราะห์ความถี่โดยตรง ในที่นี้เราต้องการให้เอาท์พุทมีความถี่อยู่ระหว่าง 7 ถึง 8 MHz และมีค่าของเรโซลูชัน 100 Hz นั่นคือเราต้องสามารถตั้งความถี่ได้ดังนี้ คือ 7.000 , 7.001 , 7.002 , 7.003 , ... ขึ้นไปจนถึง 7.999 MHz สังเกตว่าเราใช้ความถี่หลัก 10 ความถี่ คือ 2.0 , 2.1 , ... ถึง 2.9 MHz เป็นตัวกำหนดความถี่ ความถี่หลักดังกล่าวนี้สามารถผลิตมาจากการผสมสัญญาณ 100 MHz และ พาหะ 2 MHz จะเห็นว่าสวิทช์เลือกความถี่ทั้งสิบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่นี้ ก็คือสวิตช์ตั้งโปรแกรมเลือกความถี่ที่ต้องการ จากรูปที่ 2.1 จะเห็นว่ามี 4 ตัว ตัวหนึ่งเลือกความถี่ขั้นละ 100 MHz ตัวถัดไปเลือกขั้นละ 1 MHz ต่อไป 10 kHz และ 100 kHz ตามลำดับ



รูปที่ 2.1 แสดงวิธีสังเคราะห์ความถี่โดยตรง

นอกจากความถี่หลัก 10 ความถี่ดังกล่าวแล้วเราจะต้องอาศัยการผสมความถี่อื่นอีกด้วย จากรูปที่ 2.1 เราใช้ความถี่ 18 MHz ผสมกับความถี่ใดความถี่หนึ่งในความถี่หลักทั้งสิบความถี่ผลรวมของการผสมจะผ่านฟิลเตอร์กรองเอาเฉพาะความถี่ย่าน 20 ถึง 20.9 MHz แล้วผ่านการหารด้วยสิบที่วงจรเคาน์เตอร์เพื่อผสมกับความถี่ 16 MHz แล้วกรองเอาเฉพาะที่เป็นความถี่ในย่าน 18 MHz ตามเดิม สังเกตว่าเอาที่พุกจากชุดนี้เราสามารถสังเคราะห์ความถี่ได้ระหว่าง 18.00 , 18.01,... ถึง 18.09 MHz

เอาที่พุกจากชุดแรกนี้เมื่อผ่านเข้าชุดต่อไป จะเอาสัญญาณความถี่ระหว่าง 18.00 ถึง 18.09 MHz ไปผสมกับความถี่หลัก 2.0 ถึง 2.9 MHz อีกซึ่งเราทำการเลือกหรือโปรแกรมได้โดยการปิดสวิตช์ จากนั้นก็ผ่านการ กรองแล้วหารสิบและผสมกับสัญญาณ 16 MHz เอาที่พุกของชุดที่สอง (จุด A ก็จะตั้งความถี่ได้ระหว่าง 18.00 , 18.001 ,..., 18.099 MHz) เมื่อเราทำการผสมคลื่นเช่นนี้อีกครั้ง เราก็จะสังเคราะห์ความถี่ได้ระหว่าง 18.00 , 18.001 ,... ถึง 18.099 MHz ในชุดสุดท้าย


เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี  
เราจะทำแตกต่างจากเดิมโดยเมื่อผสมกับสัญญาณ 2.0 ถึง 2.9 MHz แล้วเราก็นำไปผ่านการ  
ไม่ว่ากรองเอาแต่เฉพาะสัญญาณระหว่าง 20 ถึง 20.9999 MHz และผสมกับสัญญาณ 13 MHz ก็จะได้

เอาท์พุทเป็น 7.000 ถึง 7.9999 MHzตามที่ต้องการ สังเกตว่าชุดผสมและหารความถี่ส่วนใหญ่ (ที่เขียน DECADE) จะซ้ำ ๆ กัน อย่างไรก็ตามวิธีสังเคราะห์ความถี่โดยตรงไม่ค่อยจะเป็นที่นิยมนัก เพราะความถี่สั่นเปลี่ยนเร็ว และยังต้องใช้การผสมคลื่นหลาย ๆ ครั้ง

วิธีสังเคราะห์ความถี่โดยอ้อมหรือวิธีเฟสล็อกคูลูปนั้น เราจะอาศัยการกำเนิดสัญญาณจากวงจรรอสซิชิลเลเตอร์ ซึ่งควบคุมความถี่โดยปรับแรงดันที่เรียกว่า VCO สัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงแล้วนำผลลัพธ์ความถี่คลาดเคลื่อนมาแปลงเป็นแรงดันไปควบคุมการอสซิชิลเลทของ VCO อีกครั้งหนึ่ง

## 2.2 เฟสล็อกคูลูป

เฟสล็อกคูลูป (Phase Locked Loop) เป็นระบบป้อนกลับที่บังคับให้วงจรรอสซิชิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกคูลูปประกอบด้วยภาคสำคัญ 3 ภาค คือ ภาคเทียบเฟสดีเทกเตอร์ (Phase detector) ภาคลูปฟิลเตอร์ (Loop filter) และภาค VCO ดังแสดงในรูปที่ 2.2 ในที่นี้สมมุติว่าเราต่อเอาท์พุทจากวงจรรอสซิชิลเลเตอร์



รูปที่ 2.2 แสดงแผนผังของเฟสล็อกคูลูป

สมมติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (Periodic) เข้ามาที่อินพุท ภาคเทียบเฟสทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เอาท์พุทที่ได้จากภาคเฟสดีเทกเตอร์จะเป็นแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบ แรงดันผลต่างนี้จะป้อนไปยังวงจรรูปฟิลเตอร์ซึ่งเป็นฟิลเตอร์ชนิดโลว์พาสกรองเอาแต่เฉพาะความถี่ต่าง ๆ ตามที่ต้องการ เพื่อส่งไปควบคุมการอสซิชิลเลทของ VCO ต่อไป เมื่อลูปอยู่ในสถานะล็อก (Lock) ความถี่ VCO จะเท่ากับความถี่ของสัญญาณที่อินพุทพอดี อาจจะมีเฟสที่แตกต่างกันออกไป แต่เฟสที่แตกต่างกันออกไปนั้นจะมีค่าคงที่ (Constant phase difference) ในกรณีที่มีเฟสไม่ตรงกันภาคเฟสดีเทกเตอร์จะช่วยแรงดันคลาดเคลื่อน (Error voltage) ไปควบคุมการทำงานของ VCO เพื่อมีให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สถานะล็อก เอาท์พุทของ VCO จะมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงไปตามสัญญาณที่อินพุท

เราสามารถนำเฟสล็อกคลุปไปสังเคราะห์ (หรือผลิต) ความถี่ที่มีความเที่ยงตรงและเสถียรภาพเทียบเท่าสัญญาณอ้างอิงได้ วงจรนี้จะเรียกว่า วงจรสังเคราะห์ความถี่ ระบบสังเคราะห์ความถี่ จะช่วยให้เราสามารถสังเคราะห์สัญญาณเอาท์พุท (จาก VCO) ให้มีความถี่ตามที่ต้องการได้หลายความถี่ โดยจะมีความเที่ยงตรงและเสถียรภาพสูงเทียบเท่าคริสตอลออสซิลเลเตอร์

ความจริงเฟสล็อกคลุปยังมีประโยชน์อื่นอีก เช่น ในการคิมอดสัญญาณ FM (หรือ PM) เนื่องจากเอาท์พุทของเฟสล็อกคลุปมีค่าความสัมพันธ์กับการเปลี่ยนของคลื่นพาหะ

### 2.3 การใช้เฟสล็อกคลุปในการสังเคราะห์ความถี่

ไม่ว่าระบบสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใดเมื่อทำการพิจารณาลึกลงไปแล้วเราจะพบว่าเฟสล็อกคลุปเป็นหัวใจในการสังเคราะห์อยู่เสมอ จากรูปที่ 2.3 เป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่ายประกอบด้วย 5 ภาค คือ ภาค VCO เป็นออสซิลเลเตอร์กำเนิดสัญญาณที่เอาท์พุทของระบบสังเคราะห์ความถี่ภาคหาร  $N$  ทำหน้าที่หารความถี่อ้างอิง คริสตอลออสซิลเลเตอร์หรือสัญญาณอื่น ๆ (Reference generator) ภาคเทียบเฟสและภาคลูปฟิลเตอร์ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ต่ำไปใช้

จากแผนผังในรูปที่ 2.3 จะเห็นว่า สัญญาณอินพุทของภาคเทียบเฟสมาจาก 2 แหล่ง คือ จาก VCO มีความถี่เท่ากับ  $F_o/N$  และจากสัญญาณอ้างอิงมีความถี่เท่ากับ  $F_R$  เอาท์พุทจากการเปรียบเทียบก็คือ ผลต่างระหว่างสัญญาณ  $F_o/N$  กับ  $F_R$  ซึ่งกรองเอาเฉพาะความถี่ต่ำเท่านั้นเพื่อบังคับการออสซิลเลทของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรง จนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน

ในสภาวะล็อก(Lock) ความถี่ของ VCO เมื่อผ่านวงจรหาร  $N$  จะเท่ากับความถี่อ้างอิง นั่นคือ


$$F_o = NF_R \quad (2.1)$$

(คำนวณ จาก  $F_o/N = F_R$  ที่วงจรเทียบเท่า)

หรือกล่าวอีกนัยหนึ่งก็คือ เอาท์พุทจะมีความถี่เป็น  $N$  เท่าของความถี่เป็น  $N$  เท่าของความถี่อ้างอิง สมมติว่าค่าของความถี่  $F_R$  และค่าของ  $N$  เป็นดังนี้  $F_R$  ซ 1KHz ,  $N = 1000$  จะได้  $F_o = 1$  MHz ถ้าเพิ่ม  $N$  ขึ้นทีละ 1 เป็น 1001 , 1002 , 1003 , ... ค่า  $F_o$  จะเพิ่มขึ้นทีละ 1 KHz ไปเรื่อย ๆ เป็น 1.001 , 1.002 , 1.003 , ... MHz ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขอให้สังเกตว่า เฟสล็อกคัลคูล่าว สามารถผลิตความถี่ได้เฉพาะในช่วงความถี่ที่วงจร VCO และวงจรหาร N สามารถทำงานได้เท่านั้น และค่าตัวเลขในการหาร (คือ N) ย่อมเป็นตัวเลขจำนวนเต็มเสมอ



รูปที่ 2.3 แสดงแผนผังของหน่วยสังเคราะห์ความถี่

ลูปฟิลเตอร์ เป็นวงจรชนิดโลพาสธรรมชาติ ซึ่งทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำมาควบคุมความถี่ของ VCO โดยทั่วไปมักใช้ลูปฟิลเตอร์ชนิดพาสซีฟ (มีแต่ R กับ C หรืออาจใช้ฟิลเตอร์ชนิดแอกทีฟก็ได้) ดังแสดงในรูปที่ 2.4 ลูปฟิลเตอร์นี้เป็นตัวกำหนดคุณสมบัติการเปลี่ยนแปลงความถี่ก่อนเข้าสู่สถานะล็อกที่เรียกว่าคุณสมบัติชั่วคราว (Transient) ถ้าเลือกอัตราขยายลูป (Loop gain) และค่าคงตัวของลูป (Loop time constant) ไม่เหมาะสม ความถี่ของเฟสล็อกคัลจะไม่มีล็อกและเปลี่ยนไปเปลี่ยนมา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงตัวอย่างรูปฟิลเตอร์

ยังมีอีกภาคหนึ่งที่มีผลต่อช่วงเวลาที่ใช้ในการล๊อคความถี่ นั่นก็คือ ภาคหาร N (หรือ Programmable divider) เวลาที่ใช้ในการล๊อคความถี่เมื่อ N มีค่าน้อยสุดจะไม่เท่ากับเมื่อ N มีค่ามากที่สุด วงจรหาร N เกิดจากวงจรนับฐานสิบ (Decade counter) หลาย ๆ ชุดมารวมกับเกทต่างๆ เพื่อให้สามารถเลือกสั่งให้วงจรนับทำหน้าที่หารความถี่ได้ตามตัวเลขที่ตั้งไว้

วงจรหาร N นี้เป็นตัวที่รับคำสั่งเกี่ยวกับความถี่ไปควบคุม VCO เพื่อให้กำเนิดสัญญาณตามความต้องการ ตัว N จะเป็นตัวที่กำหนดย่านความถี่และจำนวนช่องของความถี่ ในวงจรรูปที่ 2.5 แสดงวงจรหารชนิดที่ใช้ไอซีตระกูล TTL



รูปที่ 2.5 แสดงผัง Programmable divider โดยใช้ IC ตระกูล TTL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจรหาร N บางชนิดใช้วิธีป้อนข้อมูล N เป็นแบบอนุกรม (Serial) วงจรหาร ประเภทนี้จะมีความซับซ้อน เพราะต้องมีสัญญาณนาฬิกา (Clock) มีวงจรถ่าย (Latch) ฯลฯ ในการป้อนข้อมูล วงจรหาร N ประเภทนี้จะถูกควบคุมการทำงานด้วยไมโครคอมพิวเตอร์

ปัญหาสำคัญของวงจรถ่ายความถี่คืออย่างหนึ่งก็คือ วงจรหาร N (หรือวงจรหารที่ตั้งโปรแกรมได้) ไม่สามารถทำงานที่ความถี่สูงกว่า 25 MHz ได้ ฉะนั้นเราจึงต้องหาทางลดทอนความถี่ที่ป้อนแก่วงจรหาร N ลง เพื่อให้วงจรโลจิกของวงจรหาร N ทำงานได้ วิธีต่างๆ ที่นิยมได้แก่ ใช้ความถี่จากออสซิลเลเตอร์พิเศษ (บางครั้งเรียกว่าออสซิลเลเตอร์ PLL) มามิกซ์กับ VCO ให้ความถี่ลดลงก่อนที่จะป้อนให้แก่วงจรหาร อีกวิธีหนึ่งก็คือ ใช้วิธีพริสเกลแบบสองโมดูลัสหารล่วงหน้าโดยใช้ตัวหาร 2 ค่า


#### 2.4 วิธีสังเคราะห์ความถี่แบบมิกซิง

วิธีสังเคราะห์ความถี่แบบมิกซิงนี้จะแตกต่างจากเฟสล็อกคัลคูลาชัน N แบบที่กล่าวมาแล้วตรงที่เอาที่พู่ของ VCO ผ่านการผสมหรือมิกซ์กับสัญญาณจากออสซิลเลเตอร์ ก่อนที่จะป้อนให้แก่วงจรหาร N รูปที่ 2.6 แสดงแผนผังของระบบสังเคราะห์ความถี่ของเครื่องรับส่งวิทยุระยะย่าน 2 เมตร ความถี่ของ VCO ในสภาวะรับกับสภาวะส่งจะไม่เท่ากัน (เพราะเลื่อนความถี่ให้ห่างกันเท่ากับ IF) VCO จะทำงานในย่านความถี่ 72 MHz แล้วทวีคูณ 2 เท่าทั้งสภาวะรับและสภาวะส่งเป็นความถี่ระหว่าง 144 ถึง 148 MHz ซึ่งจะตรงกับความถี่ของ VCO สภาวะส่งคือ 72 ถึง 74 MHz และ VCO ในสภาวะรับ 66.6525 ถึง 68.6525 MHz (ใช้ป้อนด้านต่ำ โดยมี IF เท่ากับ 10.695 MHz) จะสังเกตว่า VCO จะมิกซ์กับ PLL ออสซิลเลเตอร์ซึ่งทวีคูณความถี่ด้วยวงจรทวีคูณความถี่ 2 เท่าทำให้ความถี่ถูกลดทอนลงเป็น 2 และ 4 MHz ย่านความถี่นี้บางทีเรียกว่าเป็นความถี่ IF ของ PLL (นิยมเรียก PLL-IF) จากนั้นจะป้อนเข้าสู่วงจรหาร N โดย N มีค่าระหว่าง 400 ถึง 799 MHz เหตุผลสำคัญที่เราต้องลดทอนความถี่ VCO ลงมาเป็นความถี่ PLL-IF ก็เพื่อให้แก่วงจรหาร N ทำงานในย่านความถี่ต่ำลงมาได้ ความถี่อ้างอิงกำเนิดจากแร่บังกับความถี่ 5.12 MHz แล้วหารด้วย 1,024 เป็น 5 KHz ซึ่งเมื่อ VCO ถูกทวีคูณ 2 เท่าเรโซลูชันจะกลายเป็นขั้นละ 10 KHz ความถี่อ้างอิงกับความถี่เอาที่พู่ของวงจรหาร N จะเทียบเฟสกันแล้วป้อนไปยังฟลิปเฟลตอร์และ VCO ตามลำดับ





รูปที่ 2.7 แสดงตัวอย่างแผนผังของหน่วยสังเคราะห์ความถี่ในทางปฏิบัติ



รูปที่ 2.8 หน่วยสังเคราะห์ความถี่แบบมิกซิ่ง ที่ใช้แร่เพียงตัวเดียวเพื่อเลื่อนความถี่ ระหว่างสภาวะรับกับสภาวะส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การมอดูเลทนิยามทำที่เฟสล็อกคูลูป บางวงจรอาจจะมีวาริแคปอีกตัวหนึ่งเพื่อให้ในการมอดูเลทโดยเฉพาะ ตัวอย่างของการสังเคราะห์ความถี่แบบมิกซิงอีกตัวอย่าง ดังแสดงในรูปที่ 2.8 ก็จะคล้ายคลึงตัวอย่างแรก (ดูรูปที่ 2.6) เว้นแต่จะใช้แรมป์กับความถี่เทียบตัวเดียวในการมิกซ์กับสัญญาณจาก VCO ที่มีจังก์ชันเรกัลลิ่งเพื่อส่งออกอากาศสำหรับในกรณีของการรับส่งผ่านรีพีทเตอร์ซึ่งความถี่เลื่อนไป  $\pm 600$  KHz ทำได้โดยการป้อนข้อมูล N ตัวใหม่จากไมโครคอมพิวเตอร์ให้แก่วงจรหาร N จะเห็นว่าวงจรสังเคราะห์ความถี่จะต้องเสียเวลาในการเลื่อนความถี่ที่เลื่อนไป 600 KHz เวลาที่ใช้ในการล็อกความถี่เมื่อเลื่อนความถี่ไปน้อย ๆ เช่นนี้ จำเป็นที่จะต้องมีความแม่นยำและรวดเร็วเพียงพอ


ข้อเสียของระบบนี้ก็คือ การเลื่อนความถี่ยุ่งยากและต้องคำนวณตัวเลขที่ซับซ้อนขึ้น แต่โดยทั่วไปแล้วเครื่องรับส่งวิทยุที่ควบคุมด้วยไมโครคอมพิวเตอร์ เราจะต้องใช้ตัวคอมพิวเตอรืเป็นตัวป้อนข้อมูลเพื่อเปลี่ยนแปลงความถี่ของภาคสังเคราะห์ความถี่เอง

## 2.5 เทคนิคของการสังเคราะห์ความถี่

การสังเคราะห์ความถี่มีอยู่หลายแบบ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นหน่วยสังเคราะห์ความถี่ ซึ่งมีขั้นตอนการตั้งความถี่ขึ้นละ  $f_r$  เท่ากับความถี่อ้างอิง

### PLL แบบโดยตรง


วิธีการสังเคราะห์ความถี่วิธีการนี้จะใช้ PLL โดยตรง นับว่าเป็นวิธีที่ง่าย ความถี่เอาท์พุทมีค่าเป็น N เท่าของความถี่อ้างอิง (ดูรูปที่ 2.9) ในที่นี้ VCO ต้องสามารถทำงานได้ตลอดย่านความถี่เอาท์พุท ความถี่อาจจะขึ้นไปได้ถึง 200MHz อย่างไม่ก็ดี วงจรนับที่โปรแกรมตัวหาร N นั้นมีราคาแพงเราจึงจำเป็นที่จะต้องปรับปรุงวิธีสังเคราะห์ความถี่เป็นแบบอื่น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรูปรูที่ 2.9 แสดง PLL แบบโดยตรง อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### PLL แบบคูณความถี่

จะสังเกตเห็นว่าในรูปที่ 2.10 เราทำการหารความถี่อ้างอิง  $f_r$  ลง 9 เท่า ก่อนที่จะป้อนให้แก่ วงจรเฟสดีเทกเตอร์ และเอาที่พู่จาก VCO ก็คูณความถี่ขึ้นไป 9 เท่า วิธีนี้จะช่วยลดความถี่การทำงานของวงจรหาร N ลง แต่ก็ทำให้ผลตอบสนองต่อการเปลี่ยนแปลงความถี่ที่ใช้ในการเทียบเฟสต่ำลง




รูปที่ 2.10 แสดง PLL คูณความถี่

### PLL แบบพรีสเกลเลอร์

PLL ในรูปที่ 2.11 ใช้วิธีการหารความถี่อ้างอิง  $f_r$  ลง P เท่า ก่อนที่จะป้อนให้แก่ วงจรเฟสดีเทกเตอร์ และใช้วิธีการคูณความถี่ขึ้นไป P เท่าภายในลูบ แทนที่จะคูณความถี่ภายนอกดังเช่น PLL แบบคูณความถี่ วงจร VCO ในกรณีนี้ต้องทำงานขึ้นไปถึงความถี่ใช้งาน โดยไม่ต้องมีวงจรมัลติพลาย

วงจรมหาร P เป็นชุดวงจรฟลิปฟลอปธรรมดา ซึ่งหัวหาคำหนดไว้ตายตัวจะสามารถทำงานที่ความถี่สูงได้ เราเรียกว่า วงจรพรีสเกลเลอร์ ส่วนวงจรมหาร N ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ต่ำลงเช่นเดียวกับ PLL ในรูปที่ 2.10




รูปที่ 2.11 แสดง PLL แบบพรีสเกลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักเรียนนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## PLL แบบมิกซิงนอก-loop


PLL ในรูปที่ 2.12 อาศัยความถี่อีกความถี่หนึ่งเพื่อผสม (มิกซ์) กับความถี่ VCO ให้เอาต์พุทของ PLL มีค่าความถี่ที่สูงขึ้น ในที่นี้เราปรับชั้นความถี่ได้ขึ้นละ  $f_r$  เท่ากับความถี่อ้างอิงและความถี่เอาต์พุทเท่ากับผลรวมความถี่ที่นำมามิกซ์กับความถี่จาก VCO



รูปที่ 2.12 แสดง PLL แบบมิกซิงนอก-loop

## PLL แบบมิกซิงใน-loop

PLL ในรูปที่ 2.13 เป็นการมิกซ์อีกแบบหนึ่ง ซึ่งได้นำการมิกซ์มาไว้ในรูปสัญญาณจาก VCO และความถี่มิกซ์  $f_m$  จะบีบกัน ได้ความถี่ต่ำลง แล้วจึงป้อนเข้าวงจรนับหาร N ความถี่เอาต์พุทเท่ากับผลรวมของความถี่ที่นำมามิกซ์  $f_m$  กับความถี่ VCO เช่นเดียวกับในรูปที่ 2.12



รูปที่ 2.13 แสดง PLL แบบมิกซิงใน-loop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 ระบบสังเคราะห์ความถี่ในเครื่องรับส่งวิทยุ


ข้อดีที่เห็นได้ชัดของระบบสังเคราะห์ความถี่ก็คือ ทำให้จำนวนช่องใช้งานเพิ่มขึ้นมหาศาล ซึ่งเครื่องรับส่งในสมัยก่อนมีจำนวนช่องใช้งานเพียงไม่กี่ช่องแต่เครื่องรับส่งรุ่นใหม่มีจำนวนช่องใช้งานได้นับร้อยช่อง ทำให้สามารถเลือกใช้ความถี่ได้หลายความถี่ และเปลี่ยนความถี่ได้สะดวก

สำหรับเครื่องรับส่งวิทยุที่ใช้บังคับความถี่นั้น หากทำการเพิ่มจำนวนช่องใช้งานจะต้องใช้แร่เพิ่มเติมอีกหลายก้อน และเมื่อเปลี่ยนความถี่ก็ต้องเปลี่ยนแร่ใหม่ทำให้ไม่คล่องตัวในการใช้งาน


นอกจากนี้ระบบสังเคราะห์ความถี่ เป็นระบบที่ผสมเอาวงจรดิจิทัลมาใช้งานด้วย จึงทำให้การใช้งานเครื่องรับส่งวิทยุยิ่งสะดวกขึ้นไปอีก เพราะเมื่อเอาไมโครคอมพิวเตอร์มาต่อร่วมกับวงจรสังเคราะห์ความถี่เพื่อควบคุมการทำงานของวงจรสังเคราะห์ความถี่แล้ว ยิ่งทำให้เครื่องรับส่งวิทยุมีความสามารถต่าง ๆ เพิ่มขึ้นมากมาย เช่น มีหน่วยความจำ (Memory) สามารถสแกนความถี่ได้ ฯลฯ

การตั้งความถี่ภายนอกในเครื่องได้แก่ การตั้งโปรแกรมโดยใช้ไดโอดหรือจัมเปอร์ หรือใช้หน่วยความจำ เช่น ROM, EPROM, RAM หรืออุปกรณ์อื่น ๆ แทน ลองเปรียบเทียบระหว่างแผนผังของเครื่องรับส่งวิทยุ VHF/FM ชนิดใช้แร่บังคับความถี่ กับชนิดที่ใช้แร่สังเคราะห์ความถี่ในรูปที่ 2.14 จะเห็นว่าทั้งสองชนิดจะมีความแตกต่างกันก็ตรงที่ภาคออสซิลเลเตอร์เป็นส่วนใหญ่ นั่นคือ หน่วยออสซิลเลเตอร์ทั้งภาครับและส่ง (ของชนิดสังเคราะห์ความถี่) กลายเป็นหน่วยสังเคราะห์ความถี่ ซึ่งสามารถรับคำสั่งหรือโปรแกรมได้จากภายนอก โดยหน่วยสังเคราะห์ความถี่ทำหน้าที่ผลิตสัญญาณป้อนไปให้ทั้งภาครับและภาคส่งแทน ในสถานะส่งในรูปที่ 2.14 (a) สัญญาณก่อนที่จะป้อนให้แก่ภาควิทยุภาคสุดท้าย (ขยายกำลัง) จะต้องเป็นสัญญาณความถี่ที่ต้องการเหมือนกันคือ 150 MHz และในสถานะรับดังแสดงในรูปที่ 2.14 (b) ก็เช่นเดียวกันสัญญาณป้อนหรืออินเจกชัน (Injection) เข้าที่มิกซ์ก็จะต้องเป็นสัญญาณความถี่เดียวกันคือ 139.905 MHz เพื่อป้อนให้เกิด IF เหมือน ๆ กัน นอกจากนี้การมอดูเลตสัญญาณ FM (ในกรณีสังเคราะห์ความถี่) ก็สามารถกระทำได้ที่วงจร VCO ของภาคสังเคราะห์ความถี่ได้เลย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) แสดงตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้แรมป์กับความถี่



(b) แสดงตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้ระบบสังเคราะห์ความถี่

รูปที่ 2.14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.7 คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากวงจรสังเคราะห์ความถี่จะต้องมีคุณสมบัติที่เกี่ยวกับช่วงความถี่ (Frequency range) ที่ต้องผลิตและเรโซลูชันระหว่างขั้นแล้ว คุณสมบัติอื่น ๆ ของวงจรสังเคราะห์ความถี่ก็มีความสำคัญสำหรับเครื่องรับส่งวิทยุอีกด้วย ดังจะได้อธิบายต่อไปนี้

โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ที่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรโซลูชันในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่จะต้องเปลี่ยนได้เร็วตามทันที หรือจะกล่าวได้อีกอย่างหนึ่งก็คือ ล็อกค่าของความถี่ได้ในเวลาอันรวดเร็ว นั่นคือ ช่วงเวลาล็อก (Look-up time)สั้น คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วนั้นมีความจำเป็นอย่างยิ่งสำหรับเครื่องรับส่งวิทยุ โดยเฉพาะในระหว่างการเปลี่ยนจากสถานะส่ง (รับ) มาเป็นสถานะรับ (ส่ง) หรือในกรณีสแกนความถี่

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียวโดยปราศจากความถี่แปลกปลอมต่าง ๆ คุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม (Spectrum purity) นั่นคือความถี่ฮาร์โมนิกส์และสปีวเรียสต่าง ๆ จะต้องถูกกำจัดให้เหลือน้อยที่สุด นอกจากนี้ข้อเสียจาก วงจรออสซิลเลเตอร์จะทำให้วงจรสังเคราะห์ความถี่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่เดียว ในช่วงใกล้เคียงกับความถี่ที่ต้องการ นอยส์ดังกล่าวนี้จะเรียกว่า เฟส นอยส์ (Phase noise)

ความเที่ยงตรง (Accuracy) และเสถียรภาพ (Stability) ทางความถี่ของวงจรสังเคราะห์ความถี่จะขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรออสซิลเลเตอร์ชนิดที่ใช้แร่บังกับความถี่จะนั้น วงจรสังเคราะห์ความถี่จะมีเสถียรภาพและความเที่ยงตรงเทียบเท่ากับคริสตัลออสซิลเลเตอร์


วงจรสังเคราะห์ความถี่ที่ใช้กับเครื่องรับส่งวิทยุในย่านความถี่ HF(3 ถึง 30 MHz) ก่อนข้างที่จะซับซ้อน เพราะการใช้งานในย่านความถี่นี้ เราต้องการเรโซลูชันที่ละเอียดถึง 100 Hz เป็นอย่างน้อย บางเครื่องสามารถทำได้ถึง 10 Hz นอกจากนี้ช่วงความถี่ 3 ถึง 30 MHz ก่อนข้างที่จะกว้างมาก ๆ วงจรสังเคราะห์ความถี่ที่ครอบคลุมช่วงความถี่ที่กว้างๆและมีเรโซลูชันที่ละเอียดเช่นนี้จะต้องถูกออกแบบเป็นกรณีพิเศษเพื่อให้มีคุณสมบัติ นอยส์ที่ต่ำและช่วงเวลาล็อกที่สั้นรวดเร็วโดยทั่วไป อัตราส่วนของความถี่สูงสุดและต่ำสุดระหว่างช่วงความถี่ที่ใช้งานจะมีค่าความถี่ไม่เกิน 2 เท่าในกรณีที่อัตราส่วนเกิน 2 เท่า เราต้องใช้วงจร VCO หลาย ๆ ชุดแล้วมีสวิตช์เลือกเพื่อป้องกันการล็อกความถี่ฮาร์โมนิกส์ และเพื่อให้ได้คุณสมบัติ นอยส์ที่ต่ำสำหรับช่วงเวลาล็อกที่รวดเร็วนั้น เราทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักเรียนนำไปใช้ประโยชน์ด้านการค้า  
ได้โดยการ ใช้ลูบซ้อนกันหลายๆ ลูป (Multi loop)  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแบ่ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ออสซิลเลเตอร์

วงจรออสซิลเลเตอร์เป็นวงจรชนิดหนึ่งที่ใช้ทรานซิสเตอร์หรือหลอดสูญญากาศในการให้กำเนิดสัญญาณไฟสลับขึ้นมาที่เอาต์พุต โดยพื้นฐานแล้ววงจรออสซิลเลเตอร์ก็คือ วงจรขยายสัญญาณหรือวงจรแอมพลิไฟร์นั่นเอง แต่ข้อแตกต่างจะอยู่ที่วงจรออสซิลเลเตอร์ประกอบด้วยวงจรป้อนกลับสัญญาณเอาต์พุตไปยังอินพุต ซึ่งสามารถทำให้กำเนิดสัญญาณเอาต์พุตออกมาได้โดยไม่ต้องมีสัญญาณป้อนเข้ามาที่อินพุตแต่อย่างใด และคุณสมบัติที่ดีของวงจรออสซิลเลเตอร์ก็คือ การให้กำเนิดสัญญาณต่อเนื่องแบบเดียวกันซ้ำ ๆ กัน เช่น การให้กำเนิดสัญญาณแรงดันไฟฟ้าหรือกระแสไฟฟ้าที่มีค่าเปลี่ยนแปลงอยู่รอบ ๆ ค่ากลางค่าหนึ่ง เช่น คลื่นไซน์ (Sine wave) ดังแสดงในรูปที่ 3.1 วงจรออสซิลเลเตอร์ที่นิยมใช้กันมากได้แก่ วงจรจูน RF ออสซิลเลเตอร์ (Tune RF Oscillator)



รูปที่ 3.1 แสดงสัญญาณคลื่นไซน์ที่เอาต์พุตของวงจรออสซิลเลเตอร์แบบจูน RF

ความถี่ออสซิลเลเตอร์

ในวงจรออสซิลเลเตอร์แบบจูน RF สัญญาณที่เอาต์พุตจะต้องมีความถี่เป็นความถี่เรโซลู

แนนท์ของวงจร LC ซึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อ  $f_r = \frac{1}{2\pi\sqrt{LC}}$  อย่างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกร้นำไปใช้ (3.1)

ในวงจรที่มีเสถียรภาพดี ๆ นั้น วงจรจูนควรจะต้องมีค่า Q สูง เพื่อป้องกันการเลื่อนของความถี่สัญญาณ นอกจากนี้ทั้ง L และ C ยังต้องมีคุณภาพดี นั่นคือมีค่าที่คงที่แม้ว่าอุณหภูมิจะเปลี่ยนแปลงไปก็ตาม และการปรับปรุงให้แหล่งจ่ายไฟมีเอาต์พุตที่คงที่ตลอดเวลา เป็นการช่วยปรับปรุงเสถียรภาพของความถี่ได้อีกทางหนึ่ง

### การป้อนกลับแบบบวก

การป้อนกลับแบบบวก หรือ Positive Feedback มีอีกชื่อหนึ่งว่า Regenerative Feedback อัตราขยายของระบบ (Gain) ที่มี Positive Feedback จะเป็นไปตามสมการที่ 3.2

$$A_{F(PFB)} = \frac{A_o}{1 - A_o F} \quad (3.2)$$

โดย  $A_o$  คืออัตราขยายของวงจรขยาย

$F$  คือ Feedback Factor

สัญญาณที่ป้อนกลับ จะมีเฟสเดียวกับสัญญาณอินพุต ในลักษณะเช่นนี้จึงสรุปได้ว่าสัญญาณที่ป้อนกลับก็คือแรงดันไฟสลับที่ประกอบด้วยขั้วบวกและขั้วลบที่มีเฟสเดียวกับสัญญาณอินพุตเพราะฉะนั้นในกรณีการป้อนกลับแบบบวกก็คือ การเสริมกันของเฟสของสัญญาณที่ป้อนกลับกับสัญญาณที่อินพุตนั่นเอง เราอาจใช้ การป้อนกลับแบบบวก เพื่อเพิ่มอัตราขยายของวงจรได้ แต่ไม่นิยมกระทำกัน เนื่องจากมีความเสี่ยงในการที่วงจรหรือระบบอาจเกิด Oscillation เพราะเมื่อใดที่ Loop Gain ( $A_o F$ ) มีค่าเท่ากับหรือมากกว่า 1.00 ในระบบที่มี การป้อนกลับแบบบวก จะทำให้เกิดการ Oscillation

หลักการวิเคราะห์การทำงานของออสซิลเลเตอร์

1) คำนวณค่าของอัตราขยายของวงจรขยาย

ถ้าให้  $X_o$  แทนสัญญาณเอาต์พุต และ  $X_i$  แทนสัญญาณอินพุต

$$A_o = \frac{X_o}{X_i} \quad (3.3)$$

เอกสารนี้เป็นเอกสารในกรณีคำนวณค่าของ  $A_o$  Feedback Network เป็นส่วนหนึ่งของโหลดของวงจรขยาย การคำนวณการคำนวณค่า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2) กำหนดค่าของ Feedback Factor

ถ้าให้  $X_o$  แทนสัญญาณเอาต์พุต และ  $X_i$  แทนสัญญาณที่ป้อนกลับ

$$F = \frac{X_i}{X_o} \quad (3.4)$$

จากเงื่อนไขของการออสซิลเลท วงจรจะออสซิลเลทเมื่อการเลื่อนเฟสของลูปมีค่า 0 หรือ  $2n\pi$  เรเดียน หรือเกิดการป้อนกลับแบบบวก การออสซิลเลทจะเกิดขึ้นเมื่อ

$$1 - A_o F = 0$$

$$A_o F = 1 + j0$$

นำ  $A_o$  และ  $F$  จากข้อ 1) และ 2) มาคูณกัน ซึ่งจะได้ค่าของ  $A_o F$  อยู่ในรูปของจำนวนเชิงซ้อน ซึ่ง

$$A_o F = A_o F(j\omega) = \text{Re}\{A_o F\} + j\text{Im}\{A_o F\} = 1 + j0$$

นั่นคือ

$$\text{Im}\{A_o F\}|_{\omega=\omega_o} = 0 \quad (3.5)$$

และ


$$\text{Re}\{A_o F\}|_{\omega=\omega_o} = 1 \quad (3.6)$$

โดยการแก้สมการที่ 2.5 จะได้ค่า  $\omega_o$  เป็นความถี่ของการออสซิลเลท และแก้สมการที่ 2.6 จะได้ค่าอัตราขยายต่ำสุด  $A_o$  เพื่อให้เกิดการออสซิลเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1 หลักการพื้นฐานของ ทรานซิสเตอร์ แอล-ซี ออสซิลเลเตอร์

(Transistor LC Oscillator)




รูปที่ 3.2 แสดงการวางตัวของอุปกรณ์ Transistor LC Oscillator

$Z_1, Z_2, Z_3$  อาจเป็น L หรือ C หรือ LC แต่ไม่ให้ใช้ L ล้วน หรือ C ล้วน ทางออกอาจอยู่ที่ใดก็ได้ที่ไม่ใช่ขาเบสของทรานซิสเตอร์ เพราะกระแสที่ได้จะมีค่าน้อยกว่าที่ได้จากจุดอื่น กราว์นอาจจะอยู่ที่ใดก็ได้ ถ้าใช้อุปกรณ์เป็น L 2 ตัว จะเรียกว่า ฮาร์ทเลย์ ออสซิลเลเตอร์ (Hartley Oscillator) ซึ่งนิยมใช้  $Z_1, Z_2$  เป็น L ส่วน  $Z_3$  เป็น C และมักนิยมใช้ L ในลักษณะ Tab Inductor จะใช้อุปกรณ์เป็น L 1 ตัว จะเรียกว่า คอลพิทส์ ออสซิลเลเตอร์ (Colpits Oscillator) ซึ่งไม่นิยมใช้  $Z_1$  เป็น L เพราะทำให้จัดวงจรไบอัสลำบาก และวงจรไบอัสอาจมีผลต่อความถี่ ออสซิลเลชั่น

### 3.2 ออสซิลเลเตอร์แบบฮาร์ทเลย์


จุดสังเกตของวงจรแบบนี้อยู่ที่วงจรจูน LC ที่มีการเทปคอปส์สำหรับเป็นวงจรคอปส์ป้อนกลับแทนที่จะเป็นคอปส์ทิกเกอร์แบบแยก จากรูปที่ 3.3  $C_1$  และ  $L_1$  ประกอบกันเป็นวงจรจูน การเทปสัญญาณจากคอปส์  $L_1$  ที่จุด G ก็เพื่อเป็นทางจ่ายแรงดันคอลเลคเตอร์  $L_2$  ในวงจรคือ RF โช๊ค (Chock) จุดเทปสัญญาณ G จะต่ออยู่กับกราวด์โดยมี  $C_4$  เป็นตัวบายพาสสัญญาณคาปาซิเตอร์เอาต์พุทของออสซิลเลเตอร์จะจ่ายออกที่ขาคอลเลคเตอร์ซึ่งมีระดับแรงดันไฟฟ้าเท่ากับ  $V$  ซึ่งเป็นความแตกต่างศักย์ระหว่างจุด A บนคอปส์  $L_1$  เทียบกับจุด G ส่วนในด้านตรงกันข้ามกับจุดเทปแรงดันไฟสลับป้อนกลับเท่ากับ  $V_{BG}$  ซึ่งถูกคัปปลิ่งโดย  $C_2$  ไปเข้ายังขาเบสของ  $Q_1$  การป้อนกลับสัญญาณในลักษณะนี้จะเป็นแบบบวกเพราะจะมีความต่างเฟสกัน  $180^\circ$  เมื่อเทียบกับ  $V_{AG}$  ซึ่งผลลัพธ์ที่เกิดขึ้นจะก่อให้เกิดการออสซิลเลตผลผลิตสัญญาณไฟสลับจ่ายออกมาที่เอาต์พุทด้วยความถี่เรโซแนนซ์ของวงจร LC พิจารณาระดับแรงดันไฟตรง  $V$  มีค่าเท่ากับ 28 V เพราะความต้านทานไฟตรงของคอปส์ RF,  $L_1$  และ  $L_2$  มีค่าน้อยมากไม่นำมาคำนวณก็ได้ ขาอิมิตเตอร์มีแรงดันไฟไบอัสตนเองเท่ากับ 1 V จาก  $R_E$  โดยมี  $C_E$  เป็นตัวรักษาสถียรภาพของการไบอัส แรงดันไฟฟ้าฟอร์เวิร์ดที่ขาเบสจ่ายผ่าน  $R_1, R_2$  ซึ่งแบ่งมาจากแหล่งจ่ายไฟ +28 V ดังนั้นค่า  $V_{BE} = 1.4 - 1.0 = 0.4$  V ซึ่งน้อย

กว่าค่าแรงดันไฟฟ้าคัทออฟ 0.5 V แต่ค่าแรงดันขอด้านบวกของแรงดันไฟฟ้าป้อนกลับจะขับให้ ขาเบสมีระดับแรงดันไฟฟ้าเป็นบวกซึ่งสามารถทำให้  $Q_1$  นำกระแสไฟฟ้าและวงจรเกิดการออสซิลเลทได้



รูปที่ 3.3 แสดงวงจรออสซิลเลเตอร์แบบฮาร์ทลีย์, แท้ปคอยล์ที่จุด  $L_1$  เพื่อป้องกันกลับสัญญาณ การกลับเฟสของสัญญาณด้วยแท้ปคอยล์

การแท้ปสัญญาณของ  $L_1$  จะช่วยให้เกิดการป้อนกลับแบบบวกดังแสดงในรูปที่ 3.4 ก่อนอื่น พิจารณาส่วนของ  $L_1$  ซึ่งแบ่งออกได้เป็นสองส่วน คือ  $L_A$  และ  $L_B$  วิเคราะห์การไหลของกระแส อิเล็กตรอนเข้าไปยังจุด A จะเห็นว่าทิศทางการไหลผ่านคอยล์  $L_A$  ระหว่างจุด A กับจุด G แล้วไหล ไปสู่แหล่งจ่ายไฟ +V ซึ่งในกรณีนี้คอยล์  $L_B$  ไม่มีส่วนเกี่ยวข้องกับใด ๆ กับทิศทางการไหลของกระแส แต่อย่างไรก็ตามทั้งสองส่วนก็ต่อเนื่องกันอยู่ ดังนั้น  $L_B$  จึงเป็นตัวหม้อแปลงกลับปล้ิงสัญญาณ ไปสู่  $L_A$  ได้



รูปที่ 3.4 แสดงเฟสของแรงดันไฟฟ้าในแท้ปคอยล์  $L_B$  จะต่างเฟส  $180^\circ$  เมื่อเทียบกับคอยล์  $L_A$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการแปรผันแรงดันไฟสลับ สมมติให้  $I$  มีค่าเพิ่มขึ้นตามกฎของเลนซ์ (Lenz law) จะได้ว่าเกิดการเหนี่ยวนำของตัวเองขึ้น (Self-inductance) เกิดแรงดันไฟฟ้า  $V_{AG}$  ซึ่งมีขั้วเป็นลบ ที่จุด A เพื่อต่อต้านการเพิ่มขึ้นของ  $I$  ยิ่งกว่านั้นแรงดันที่เหนี่ยวนำขึ้นมานี้จะส่งผลให้คอยล์ทั้งหมดมีแรงดันไฟฟ้าเป็นลบ และเนื่องจากลักษณะของการพันคอยล์เป็นแบบไปในทิศทางเดียวกันดังนั้นจึงมีสนามแม่เหล็กเหมือนกันตลอดทั้งคอยล์ จุด A ถือว่าเป็นจุดปลายสุดของแรงดันไฟลบที่เหนี่ยวนำขึ้นมาเมื่อเปรียบเทียบกับจุดอื่น ๆ หรือขดถัดมาด้านล่าง (ตามรูป) ส่วนจุด B เมื่อพิจารณาตามแรงดันไฟฟ้าที่เหนี่ยวนำขึ้นมาจุด B จะมีแรงดันไฟฟ้าเป็นบวกเมื่อเทียบกับขดถัดไปที่อยู่เหนือขึ้นไป  $V_{BG}$  จะมีเฟสของสัญญาณต่างกัน  $180^\circ$  เสมอ ในขณะที่จุดหนึ่งเป็นลบมากที่สุด อีกจุดหนึ่งก็จะมีเฟสเป็นบวกมากที่สุด เนื่องจากจุดแท๊ป G ต่อยู่อยู่กับกราวด์เพราะฉะนั้น  $V_{AG}$  และ  $V_{BG}$  จึงเป็นแรงดันสัญญาณไฟสลับที่มีขั้วตรงกันข้ามกันเสมอเมื่อเทียบกับจุดกราวด์

### 3.3 ออสซิลเลเตอร์แบบคอลพิทส์

ลักษณะที่เด่นชัดของวงจรชนิดนี้ก็คือ มีคาปาซิทีฟโวลเตจดีไวเดอร์ สำหรับการป้อนกลับ สัญญาณอยู่อย่างชัดเจน ดังรูปที่ 3.5 (วงจรโวลเตจดีไวเดอร์ : คือ วงจรแบ่งแรงดันไฟฟ้าตกคร่อม ที่ใช้งานกันบ่อยได้แก่ออสซิลเลเตอร์โวลเตจดีไวเดอร์)  $C_A$  และ  $C_B$  ประกอบกันขึ้นเป็นวงจรดีไวเดอร์อนุกรมตกคร่อมคอยล์  $L_1$  ในส่วนของวงจรคอลเลคเตอร์ และแรงดันไฟฟ้าที่คร่อม  $C_2$  ถูกป้อนกลับแบบบวกไปยังขาเบส


จุดต่อระหว่าง  $C_A$  และ  $C_B$  จะถูกต่อลงกราวด์ดังนั้นจึงเป็นเสมือนว่าวงจรคาปาซิทีฟดีไวเดอร์นั้นเป็นวงจรเทียบเท่ากับการแท๊ปคอยล์ สำหรับสัญญาณของวงจรออสซิลเลเตอร์แรงดันไฟฟ้า  $V_{CA}$  และ  $V_{CB}$  จะขั้วตรงข้ามกันเมื่อเทียบกับจุดกราวด์ การป้อนกลับแบบบวกของ  $V_{CB}$  จะถูกคัปปลิ่งโดย  $C_2$  ซึ่งในขณะเดียวกัน  $C_2$  ก็จะทำให้การป้อนกลับสัญญาณแรงดันไฟตรงจากขาคอลเลคเตอร์ไม่ให้ผ่านไปสู่ขาเบสได้

เอาท์พุทของวงจรจะถูกคัปปลิ่งโดยคอยล์  $L_2$  ไปสู่วงจรภาคถัดไป วงจรดังรูปใช้การป้อนสัญญาณแบบขนานโดยสัญญาณแรงดันไฟฟ้าคอลเลคเตอร์ถูกป้อนผ่าน  $L_3$  ซึ่ง  $L_3$  คือ RF โฉกซึ่งมีหน้าที่ป้องกันการลัดวงจรของสัญญาณจากวงจรออสซิลเลเตอร์ผ่านเข้าไปยังแหล่งจ่ายไฟ

จากวงจรดังรูปเนื่องจากคาปาซิแตนซ์ของวงจรเรโซแนนซ์ LC ถูกแบ่งไปในวงจรออสซิลเลเตอร์ ดังนั้นการปรับแรงดันไฟฟ้าของวงจรจึงเปลี่ยนมาใช้ในการปรับแต่ง โดย  $L_2$  แทนหรือมีฉะนั้นแล้ว  $C_A$  และ  $C_B$  จะต้องต่อกันแบบแก๊งค์ (Ganged capacitance)

คอลพิทท์ออสซิลเลเตอร์มีการประยุกต์ใช้งานทั้งในด้านความถี่วิทยุขนาด 100 KHz ไปจนถึงย่านความถี่ VHF ที่มีแถบความถี่สูงถึง 300 MHz ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 แสดงวงจรออสซิลเลเตอร์แบบคอลพิทส์ และวงจรปาซิฟไวลเจดตีไวเคอร์

### 3.4 คริสตอลออสซิลเลเตอร์

การผลิตออสซิลเลเตอร์ชนิดนี้มักจะใช้ ผลึกควอทซ์ (Quartz Crystal) เป็นวัตถุดิบในกรณีที่ต้องการความเที่ยงตรงสูงในการควบคุมความถี่ ไซเรนซ์คริสตัลมีคุณสมบัติเหมือนกับเป็นอิเล็กทรอนิกส์คอลลอสซิลเลเตอร์ที่มีคุณสมบัติเทียบเท่ากับวงจร LC แต่ทว่ามีค่า Q สูงกว่า ดังนั้นจึงสามารถใช้ทดแทนวงจร LC ในวงจรออสซิลเลเตอร์ได้เป็นอย่างดี โดยทั่วไปนั้นตัว คริสตอลออสซิลเลเตอร์จะใช้ประกอบอยู่ในอุปกรณ์ที่สามารถจะพกพาติดตัวได้เช่น วิทยุมือถือหรือวิทยุสื่อสารย่านความถี่ CB เป็นต้น โดยใช้ได้ทั้งในเครื่องรับและเครื่องส่ง นอกจากนี้อุปกรณ์เครื่องส่งกระจายเสียงวิทยุยังต้องใช้คริสตอลออสซิลเลเตอร์เพราะความจำเป็นในการควบคุมความถี่ที่แน่นอน มีเสถียรภาพสูงและมีความผิดพลาดที่น้อยที่สุดความถี่ที่ผลิตจากคริสตอลออสซิลเลเตอร์ จะมีความผิดพลาดน้อยกว่า 1 Hz ต่อ  $10^6$  Hz สำหรับอุปกรณ์ตรวจวัดต่างแหล่งกำเนิดสัญญาณมักใช้คริสตอลออสซิลเลเตอร์สำหรับปรับตั้งความถี่ภายในเครื่องเป็นต้น


### ปรากฏการณ์เพียโซอิเล็กทริก

ปรากฏการณ์เพียโซอิเล็กทริก (piezoElectric Effect) คือปรากฏการณ์ทางไฟฟ้าที่เกิดขึ้นในขณะที่ผลึกคริสตอลถูกกดอัด ถูกขยายหรือถูกบิดให้ผิดจากรูปในสภาวะปกติผลึกคริสตอลจะจ่ายแรงดันไฟฟ้าระดับต่ำ ๆ ออกมาที่เอาต์พุท ปฏิกริยาย้อนกลับจะเกิดขึ้นนั่นคือระดับแรงดันไฟฟ้าที่อินพุทจะทำให้คริสตอลเกิดความผิดเพี้ยนทางกายภาพขึ้น ซึ่งคริสตอลสามารถถูกกระตุ้นให้เอกสาร์นี้เป็นเอกสาร์ที่ส่งจนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิดการออสซิลเลตด้วยความถี่ค่าหนึ่งโดยแปรผันตามขนาดของก้อนผลึก ถ้าผลึกมีความบางมากก็สามารถออสซิลเลตที่ความถี่สูง ๆ ออกมาได้

### การตัดผลึกคริสตอล

ผลึกคริสตอลจะมีลักษณะคล้ายเกร็ดน้ำแข็ง คือถ้าเป็นผลึกดิบที่ยังไม่ผ่านขบวนการผลิตใดมาก่อน ผลึกตามธรรมชาติจะมีรูปร่างเป็นแบบหกเหลี่ยม ดังแสดงในรูปที่ 3.6 ในขบวนการผลิตผลึกเหล่านี้จะถูกลำมาเจียนออกมาให้เป็นแผ่นผลึกบาง ๆ เสร็จแล้วนำไปผ่านขบวนการขัดผิว โดยทั่วไปผลึกที่ตัดเสร็จแล้วมีขนาดประมาณ 0.5 ถึง 1.0 นิ้ว (12.7 ถึง 25.1 มม.) และมีความหนาประมาณ 0.3 นิ้ว (7.6 มม.) หรือบางกว่านี้ ในขบวนการตัดผลึกจำเป็นอย่างยิ่งที่จะต้องพิจารณาถึงแนวแกนตามโครงสร้างของผลึกว่าอยู่ในแกนใด ดังรูปที่ 3.6 ซึ่งแบ่งออกได้เป็น 3 แกน คือ แกน X แกน Y และแกน Z ในการเจียนผลึกถ้าแนวเจียนอยู่ขนานกับแกน Z และผิวหน้าของแผ่นผลึกตั้งฉากอยู่กับแกน X ในลักษณะนี้เรียกว่า Xcut ส่วน Ycut นั้นผิวหน้าของแผ่นผลึกจะตั้งฉากอยู่กับแกน Y เป็นต้น อย่างไรก็ตามการเจียนผลึกตามแนวแกนอื่น ๆ ที่หักเหไปจากแนวแกนหลักดังกล่าว ก็มีเช่นกันซึ่งมีชื่อเรียกต่าง ๆ กันออกไปดังเช่น AT, BT, CT, และ GT เป็นต้น ซึ่งเพื่อให้ออดคล้องกับคุณสมบัติที่ต้องการเช่นความถี่และอุณหภูมิ เป็นต้น การเจียนในลักษณะพิเศษเช่นนี้จึงต้องพิจารณาถึงแรงเครียดและแรงเค้นของก้อนผลึกมากกว่าที่จะเป็นแรงกดดัน GT cut เป็นผลึกชนิดที่มีสัมประสิทธิ์อุณหภูมิต่ำ นั่นคือความถี่ไม่แปรผันตามการแปรผันของอุณหภูมิ ส่วนผลึกชนิด AT และ BT cut มักมีคุณสมบัติในการผลิตสัญญาณความถี่สูง ๆ ได้ดี เป็นต้น




รูปที่ 3.6 แสดงแนวแกนการเจียนตามโครงสร้างทางกายภาพของก้อนผลึก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### วงจรเทียบเท่าของผลึกคริสตอล

โครงสร้างทางกายภาพของการประกอบก้อนผลึกคริสตอลเข้ากับตัวยึดแสดงได้ดังรูปที่ 3.7 (a) ซึ่งเทียบเท่ากับวงจรเรโซแนนซ์ LC ดังรูปที่ 3.7 (b) โดย L สามารถเทียบได้กับมวลของก้อนผลึก C<sub>1</sub> เทียบได้กับความสามารถในการเปลี่ยนแปลงทางกลส่วน R<sub>s</sub> คิดเทียบได้กับความเสถียรภาพทางกล เป็นต้น ในกรณีที่อัตราส่วนของ L/C<sub>1</sub> มีค่าสูง สำหรับวงจรเรโซแนนซ์แบบอนุกรม โดย L มีค่าเท่ากับ 3.3 H และ C<sub>1</sub> มีค่าเท่ากับ 0.04 pF R<sub>s</sub> จะมีค่าต่ำเทียบค่ารีแอคแตนซ์ซึ่งในกรณีเช่นนี้ค่า Q ของวงจรเรโซแนนซ์จะมีค่าตั้งแต่ 10,000 ถึง 50,000 โดยที่ C<sub>2</sub> เทียบได้ว่าเป็นเอาท์พุทคาปาซิแตนซ์ของตัวยึดคริสตอล



รูปที่ 3.7 แสดงวงจรเทียบเท่าของผลึกคริสตอล

- (a) ผลึกคริสตอลติดตั้งอยู่กับตัวยึด
- (b) วงจรเทียบเท่าของวงจรเรโซแนนซ์

### ความถี่ของออสซิลเลเตอร์แบบคริสตอล

คริสตอลมีความถี่ของสัญญาณที่สามารถออสซิลเลทออกมาได้ที่มีความถี่ที่แน่นอนค่าหนึ่ง ๆ โดยทั่ว ๆ ไปมีค่าอยู่ระหว่าง 0.5 ถึง 30 MHz หรืออาจจะใช้การต่อร่วมกับวงจรภายนอกอื่น ๆ เพื่อให้ได้ค่าความถี่ของสัญญาณต่าง ๆ กัน สำหรับที่ต้องการความถี่สูงขึ้นไปอาจจะต่อร่วมกับวงจรทวีคูณความถี่ (Frequency Multiplier Circuit) ซึ่งอาจเป็นวงจรคูณความถี่ 2 เท่าและ 3 เท่าก็ได้วงจรขยายสัญญาณดังรูปใช้วงจร LC เพื่อปรับความถี่ของสัญญาณให้ได้ความถี่ฮาร์โมนิกของ คริส

ตอลออสซิลเลเตอร์ ตัวอย่างเช่น เอาท์พุทของออสซิลเลเตอร์เป็นสัญญาณความถี่ 15 MHz

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถถูกเพิ่มความถี่ให้สูงขึ้นเป็น 45 MHz ได้โดยใช้วงจรที่ความถี่แบบ 3 เท่าได้ สำหรับในกรณีที่ต้องการลดความถี่ลงให้ต่อกับวงจรหารความถี่ได้โดยความถี่เอาต์พุทของออสซิลเลเตอร์จะถูกรหารให้มีค่าน้อยลงจนได้ค่าความถี่ที่ต้องการ ตัวอย่างเช่น เอาต์พุทของออสซิลเลเตอร์ มีค่าเท่ากับ 1000 kHz สามารถถูกรหารให้ลดลงโดยใช้วงจรหารความถี่ด้วย 100 kHz ทำให้ได้ความถี่ 10 kHz ตามต้องการ

### 3.5 ออสซิลเลเตอร์แบบควบคุมแรงดันไฟฟ้า


โดยทั่วๆ ไปมักจะเรียกกันสั้น ๆ ว่า VCO หรือ โวลเตจคอนโทรลลยออสซิลเลเตอร์เป็นวงจรที่ใช้สำหรับการปรับแต่งความถี่ของวงจรออสซิลเลเตอร์ซึ่งวิธีการที่ใช้คือ ใช้คาปาซิทีฟไดโอดแบบสารกึ่งตัวนำ หรือที่เรียกกันว่า วาไรแคป (Varicap) คุณสมบัติของไดโอดชนิดนี้คือค่าปาซิแตนซ์จะแปรผันตามแรงดันไฟฟ้ารีเวิร์คที่ป้อนให้กับตัวมันเอง ดังนั้นเมื่อต่อวาไรแคปคร่อม L ในวงจรจูนของออสซิลเลเตอร์ จึงทำให้มีคุณสมบัติในการปรับความถี่ได้โดยการควบคุมระดับแรงดันไฟฟ้าที่ตกคร่อมไดโอด

วงจร VCO ได้มีการนำไปประยุกต์ใช้อย่างมากมาย เนื่องจากคุณสมบัติที่ดีในการควบคุมความถี่ออสซิลเลเตอร์ด้วยระดับแรงดันไฟฟ้าตรง ตัวอย่างเช่นปุ่มปรับช่องสัญญาณชนิดสัมผัสในเครื่องรับโทรทัศน์ ซึ่งอาศัยระดับแรงดันไฟฟ้าตรงไปควบคุมความถี่ของแต่ละช่องสัญญาณได้ การประยุกต์ใช้งานในลักษณะนี้เรียกว่า อิเล็กทรอนิกส์จูนนิ่ง (Electronic Tuning) ซึ่งการปรับแรงดันไฟฟ้าตรงไปยังต้องใช้มือปรับ แต่เราสามารถปรับปรุงให้ปรับระดับแรงดันโดยอัตโนมัติได้โดยใช้วงจรรีเลย์ทรอนิกส์ควบคุมซึ่งวงจรมีคุณสมบัติดังกล่าว ได้แก่ วงจรเฟสล็อกลูป (Phase Locked Loop)

## บทที่ 4


### การออกแบบโครงงาน

ในการออกแบบเครื่องกำเนิดสัญญาณ 260k – 30MHz นั้นเราสามารถเลือกวิธีการออกแบบได้หลายวิธี ซึ่งในโครงงานนี้เราจะใช้วิธีสังเคราะห์ความถี่โดยอาศัยหลักการของเฟสล็อกคูลูป เฟสล็อกคูลูปมีข้อดีคือสามารถผลิตความถี่ออกมาได้แม่นยำและค่อนข้างแน่นอน การออกแบบและการสร้างค่อนข้างที่จะมีความสลับซับซ้อนน้อยกว่าแบบอื่น



รูปที่ 4.1 แสดง Block Diagram ของวงจรทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดง Block Diagram ของ PLL 1

4.1 วงจร VCO (65.280MHz – 65.535MHz)

สิ่งที่สำคัญที่สุดในการออกแบบคือ ข้อจำกัดของตัวอุปกรณ์ที่จะใช้ในการออกแบบต้องสามารถตอบสนองต่อช่วงของความถี่ในช่วงที่ต้องการได้ การใช้เฟสล็อกดูปในการสังเคราะห์ความถี่นั้นสิ่งที่สำคัญที่สุดคือ ส่วนของวงจร Voltage Control Oscillator (VCO) ที่ทำหน้าที่ผลิตความถี่ในช่วงที่เราต้องการ โดยการควบคุมช่วงความถี่จากการเปลี่ยนแปลงค่าแรงดันไบอัสย้อนกลับที่ป้อนให้กับวาริแคปไดโอด(Varicap Diode) ผลของการเปลี่ยนแปลงค่าแรงดันไบอัสย้อนกลับนี้จะทำให้ค่าความจุของวาริแคปไดโอดเปลี่ยนแปลงไปด้วย ซึ่งจะเป็นตัวกำหนดให้ VCO สามารถผลิตความถี่ออกมาได้ในช่วงที่ต้องการ พิจารณาอัตราส่วนระหว่างความถี่สูงสุดในการออกแบบต่อความถี่ต่ำสุดในการออกแบบ ดังสมการที่ 4.1

$$f_{O(MAX)} / f_{O(MIN)} \tag{4.1}$$

จาก

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \tag{4.2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบกำหนดให้ค่าความเหนี่ยวนำ(L) มีค่าคงที่และค่าความจุ (C) สามารถเปลี่ยนแปลงค่าได้โดย

$$C = C_{FIX} + C_V \quad (4.3)$$

โดย  $C_{FIX}$  คือ ค่าความจุที่ใช้ในวงจร

$C_V$  คือ ค่าความจุที่สามารถเปลี่ยนแปลงค่าได้

ดังนั้น จากสมการที่ 4.2 จะได้

$$f_{O(MAX)} = \frac{1}{2\pi\sqrt{L(C_{FIX} + C_{V(MIN)})}} \quad (4.4)$$

และ

$$f_{O(MIN)} = \frac{1}{2\pi\sqrt{L(C_{FIX} + C_{V(MAX)})}} \quad (4.5)$$

นำค่า  $f_{O(MAX)}$  และ  $f_{O(MIN)}$  แทนลงในสมการที่ 4.1 จะได้

$$\frac{f_{O(MAX)}}{f_{O(MIN)}} = \frac{1/2\pi\sqrt{L(C_{FIX} + C_{V(MIN)})}}{1/2\pi\sqrt{L(C_{FIX} + C_{V(MAX)})}} \quad (4.6)$$

เมื่อพิจารณาเฉพาะค่าที่เปลี่ยนแปลงได้ ก็คือค่าของ  $C_V$  จะได้


$$\frac{f_{O(MAX)}}{f_{O(MIN)}} = \sqrt{\frac{C_{FIX} + C_{V(MAX)}}{C_{FIX} + C_{V(MIN)}}} \quad (4.7)$$

จะเห็นว่าอัตราส่วนของค่าความจุที่ได้จะมีค่ามาก เป็นผลให้ช่วงของการเปลี่ยนค่าความจุระหว่าง  $C_{V(MAX)}$  กับ  $C_{V(MIN)}$  กว้างเราจะอาศัยหลักการในการออกแบบวงจร VCO ขึ้นมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาค Voltage Control Oscillator (VCO) เป็นภาคแรกสำหรับการออกแบบ ภาคนี้จะให้กำเนิดสัญญาณรูปซายน์ในช่วงความถี่ 65.280 – 65.535MHz โดยการควบคุมการเปลี่ยนแปลงความถี่ด้วยระดับแรงดันไฟตรงที่ป้อนไปออสซิลเลเตอร์ให้กับวาริแคปไดโอด ซึ่งความสามารถในการเปลี่ยนแปลงความถี่จะขึ้นอยู่กับความสามารถในการเปลี่ยนแปลงค่าความจุของวาริแคปไดโอด ตามความสัมพันธ์ดังสมการที่ 4.7

ในการออกแบบเราได้เลือกใช้วาริแคปไดโอดเบอร์ MV 2109 เรากำหนดให้แรงดันไบอัสย้อนกลับแก่วาริแคปไดโอดอยู่ในช่วง 2 – 10 V. จะทำให้ได้ค่าความจุของวาริแคปไดโอดอยู่ในช่วง 24.2pF – 41.72pF




รูปที่ 4.3 วงจร VCO ที่ใช้ความถี่ 65.280MHz – 65.535MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พลังงานที่จ่ายออกจากแหล่งกำเนิดจะมีค่าเป็นจำนวนลบซึ่งเป็นไปตามกฎการอนุรักษ์พลังงาน จากสมการกำลังงาน


$$P = VI = I^2R = V^2/R \tag{4.8}$$

จะสังเกตได้ว่า ค่าที่จะทำให้กำลังงานเป็นลบ ก็คือค่าความต้านทาน ค่าความต้านทานที่เป็นลบ (Negative Resistance) จะทำให้เกิดการออสซิลเลชันขึ้นมามีดังรูป




รูปที่ 4.4 แสดงการเกิดแอมป์อิงออสซิลเลชัน

#### 4.2 วงจร Oscillator 60.0MHz




รูปที่ 4.5 แสดงวงจร Oscillator ที่ผลิตความถี่ 60.0 MHz เพื่อนำมาผสมกับความถี่จากวงจร VCO เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 Down Mixer



รูปที่ 4.6 แสดงวงจรมิกเซอร์และ โลว์พาส 5 MHz

4.4 Phase Lock Loop LPP I



เอกสารรูปที่ 4.7 แสดงวงจร PLL LPP I ที่ทำหน้าที่ควบคุมแรงดันของวงจร VCO 65.024MHz  $\pm$  65.535MHz ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4.1 การออกแบบ Phase Locked Loop Low Pass Filter 1

เมื่อ  $\omega_{p2} \gg \omega_z$

$$F(S) = -\frac{\omega_{p2}}{R_1 C_1 \omega_z} \cdot \frac{S + \omega_z}{S(S + \omega_{p2})} \quad (4.9)$$

$$\omega_{p1} = 0$$

$$\tau_1 = R_1 C_1 = \frac{K}{\bar{N}_T \omega_n^2} \quad (4.10)$$

$$K = K_d \cdot K_{VCO} \quad (4.11)$$

PD Type: 2 state PFD

$$\Delta v_{out PD} = 4.5 \text{ V} \quad (4.12)$$

$$K_d = \frac{\Delta v_{out PD}}{2\pi} \quad (4.13)$$

แทนค่าสมการ (4.12) ลงในสมการ (4.13) จะได้

$$K_d = 0.7162 \text{ V/Rad.} \quad (4.14)$$

$$N_T \text{ Range} = 5280 - 5535$$

$$N_{mean} : \bar{N} = \sqrt{N_{T MAX} \cdot N_{T MIN}} = 5406 \quad (4.15)$$

$$f_{VCO MIN} = 64.626 \text{ MHZ} \quad \text{ที่แรงดัน VCO เท่ากับ 2.0 V}$$

$$f_{VCO MAX} = 66.298 \text{ MHZ} \quad \text{ที่แรงดัน VCO เท่ากับ 10.0 V}$$

$$K_{VCO} \approx \frac{2\pi \Delta f_{VCO}}{\Delta v_{VCO}} \approx 1.313 \text{ M} \frac{\text{Rad/Sec}}{\text{V}} \quad (4.16)$$

แทนค่าสมการ (4.14) และสมการ (4.16) ลงในสมการ (4.11) จะได้

$$K = 940.5 \text{ Sec}^{-1} \quad (4.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนดให้

$$\text{Pull out Range: } \Delta\omega_{PO} \approx 425 \text{ Rad / Sec} \quad (4.18)$$

$$\text{Damping: } \zeta \approx 1.14 \quad (4.19)$$

Natural Frequency:  $\omega_n$

$$\omega_n \approx \frac{\Delta\omega_{PO}}{(11.55(\zeta + 0.5))} \quad (4.20)$$

แทนสมการ (4.18) และสมการ (4.19) ลงในสมการ (4.20) จะได้

$$\omega_n = 22.44 \text{ Rad/Sec} \quad (4.21)$$

$$\text{Fast Lock Range: } \Delta\omega_L \text{ at PD} = 4\pi\zeta\omega_n = 321.4 \text{ Rad / Sec} \quad (4.22)$$

$$\text{Fast Lock Range Time} \approx \frac{2\pi}{\omega_n} \approx 0.28 \text{ Sec} \quad (4.23)$$

แทนสมการ (4.15), (4.17) และสมการ (4.21) ลงในสมการ (4.10) จะได้

$$\tau_1 = R_1 C_1 = 345.6 \text{ mSec} \quad (4.24)$$

ให้  $C_1 = C_2 = 0.33 \text{ uF}$

$$R_1 = \frac{\tau_1}{C_1} = 1.047 \text{ M}\Omega \approx 1.0 \text{ M}\Omega \quad (4.25)$$

$$\tau_2 = R_2 C_1 = \frac{2\zeta}{\omega_n} \quad (4.26)$$

แทนสมการ (4.19) และสมการ (4.21) ลงในสมการ (4.26) จะได้

$$\tau_2 = R_2 C_1 = 101.6 \text{ mSec} \quad (4.27)$$

$$R_2 = \frac{\tau_2}{C_1} = 307.9 \text{ K}\Omega \approx 300 \text{ K}\Omega \quad (4.28)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\omega_z = \frac{1}{R_2 C_1} = 10.1 \text{ Rad/Sec} \tag{4.29}$$

$$10\omega_z \leq \omega_{p2} \leq 0.1\omega_{ref}$$

กำหนดให้  $\omega_{p2} = 101 \text{ Rad/Sec}$


$$R_3 = \frac{1}{\omega_{p2} C_2} = 30 \text{ K}\Omega$$

**4.5 วงจร Oscillator 8.192 MHz**



รูปที่ 4.8 แสดงวงจร Oscillator ที่ผลิตความถี่ 8.192 MHz

**4.6 MC 145151 I**




รูปที่ 4.9 แสดงลักษณะการต่อใช้งาน IC MC145151

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิฉะนั้น กรุณาอย่าเผยแพร่ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## PLL II 65.792 - 95.488 MHz


### Block Diagram



รูปที่ 4.10 แสดง Block Diagram ของ PLL II


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.7 วงจร VCO (65.792 MHz– 95.488MHz)



รูปที่ 4.11 แสดงวงจร VCO 65.792 MHz– 95.488MHz


4.8 Dual Modulus Prescaler



รูปที่ 4.12 แสดงวงจร Dual Modulus Prescaler หาร 64

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ซึ่งฉันขอสงวนสิทธิ์ในตัวเองและขอสงวนสิทธิ์ในชื่อผู้จัดทำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.9 Phase Lock Loop LPF II



รูปที่ 4.13 แสดงวงจร PLL LPF II ที่ทำหน้าที่ควบคุมแรงดันของวงจร VCO 65.792 MHz-95.488MHz

4.9.1 การออกแบบ Phase Locked Loop Low Pass Filter 2

เมื่อ

$$\omega_{p2} \gg \omega_z$$

$$F(S) = \frac{\omega_{p2}}{R_1 C_1 \omega_z} \cdot \frac{S + \omega_z}{S(S + \omega_{p2})} \quad (4.30)$$

$$\omega_{p1} = 0$$

$$\tau_1 = R_1 C_1 = \frac{K}{N_T \omega_n^2} \quad (4.31)$$

$$K = K_d \cdot K_{VCO} \quad (4.32)$$

PD Type: 2 state PFD

$$\Delta v_{out PD} = 4.8 V \quad (4.33)$$

$$K_d = \frac{\Delta v_{out PD}}{2\pi} \quad (4.34)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่าสมการ (4.33) ลงในสมการ (4.34) จะได้

$$K_d = 0.76394 \text{ V/Rad} . \quad (4.35)$$

$$N_T = 16,448 - 23,872$$

$$N_{mean} : \bar{N} = \sqrt{N_{TMAX} \cdot N_{TMIN}} = 19,815 \quad (4.36)$$

$$f_{VCO_{MIN}} = 62.80 \text{ MHz} \quad \text{ที่แรงดัน VCO เท่ากับ 0.2 V}$$

$$f_{VCO_{MAX}} = 98.50 \text{ MHz} \quad \text{ที่แรงดัน VCO เท่ากับ 28.0 V}$$

$$K_{VCO} \approx \frac{2\pi\Delta f_{VCO}}{\Delta v_{VCO}} \approx 8.0687 \text{ M} \frac{\text{Rad/Sec}}{\text{V}} \quad (4.37)$$

แทนค่าสมการ (4.35) และสมการ (4.37) ลงในสมการ (4.32) จะได้

$$K = 6.164 \text{ Msec}^{-1} \quad (4.38)$$

กำหนดให้

$$\text{Pull out Range: } \Delta\omega_{PO} \approx 200 \text{ Rad/Sec} \quad (4.39)$$

$$\text{Damping: } \zeta \approx 1.14 \quad (4.40)$$

$$\text{Natural Frequency: } \omega_n$$

$$\omega_n \approx \frac{\Delta\omega_{PO}}{(11.55(\zeta + 0.5))} \quad (4.41)$$

แทนสมการ (4.39) และสมการ (4.40) ลงในสมการ (4.41) จะได้

$$\omega_n = 10.559 \text{ Rad/Sec} \quad (4.42)$$

$$\text{Fast Lock Range: } \Delta\omega_L \text{ at PD} = 4\pi\zeta\omega_n = 151.26 \text{ Rad/Sec} \quad (4.22)$$

$$\text{Fast Lock Range Time} \approx \frac{2\pi}{\omega_n} \approx 0.59508 \text{ Sec} \quad (4.43)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนสมการ (4.36), (4.38) และสมการ (4.42) ลงในสมการ (4.31) จะได้

$$\tau_1 = R_1 C_1 = 2.7904 \text{ Sec} \quad (4.44)$$

ให้  $C_1 = 2.2 \text{ uF}$

$$R_1 = \frac{\tau_1}{C_1} = 1.2684 \text{ M}\Omega \approx 1.2 \text{ M}\Omega \quad (4.45)$$

$$\tau_2 = R_2 C_1 = \frac{2\zeta}{\omega_n} \quad (4.46)$$

แทนสมการ (4.40) และสมการ (4.42) ลงในสมการ (4.46) จะได้

$$\tau_2 = R_2 C_1 = 0.21593 \text{ Sec} \quad (4.47)$$

$$R_2 = \frac{\tau_2}{C_1} = 98.154 \text{ K}\Omega \approx 100 \text{ K}\Omega \quad (4.48)$$

$$\omega_z = \frac{1}{R_2 C_1} = 4.5455 \text{ Rad/Sec} \quad (4.49)$$

$$10\omega_z \leq \omega_{p2} \leq 0.1\omega_{ref}$$


$$\text{กำหนดให้ } \omega_{p2} = 100 \text{ Rad/Sec}$$

$$\text{และ } C_2 = 0.3 \text{ uF}$$

$$R_3 = \frac{1}{\omega_{p2} C_2} = 33.33 \text{ K}\Omega \approx 33 \text{ K}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.10 MC 145151 II



รูปที่ 4.14 แสดงลักษณะการใช้งาน IC MC145151


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### การทดลองและผลการทดลอง


ตาราง 5.1 แสดงความสัมพันธ์ของแรงดัน VCO (65.280-65.535MHz), ความถี่และแอมพลิจูด

แรงดัน VCO (V)	Frequency output(MHz)	Amplitude(Vpp)
2	64.64 (ข1 Collector)	348m
10	65.92 (ข1 Collector)	343m
2	64.67 (ข1 Emitter)	392m
10	65.93 (ข1 Emitter)	442m




รูปที่ 5.1 แสดงลักษณะของสัญญาณที่วัดจากขา Collector ขณะที่แรงดัน VCO เท่ากับ 2 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2 แสดงลักษณะของสัญญาณที่วัดจากขา Collector ขณะที่แรงดัน VCO เท่ากับ 10 V



รูปที่ 5.3 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 2 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.4 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่เราปรับแรงดัน VCO เท่ากับ 10 V


ตาราง 5.2 แสดงความสัมพันธ์ของแรงดัน VCO, ความถี่มิกเซอร์และแอมพลิจูดของแรงดัน (65.280-65.535MHz รวมกับ OSC 60.0MHz)

แรงดัน VCO (V)	ความถี่ Mixer (MHz)	Amplitude (Vpp)
2	4.626	653m
3	4.962	680m
4	5.178	669m
5	5.486	672m
6	5.674	658m
7	5.869	657m
8	6.093	633m
9	6.232	613m
10	6.298	616m

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.5 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 2V




รูปที่ 5.6 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 4V

เอกสารนี้เป็นเอกสารที่สงวนเวลาหรือการขงนเพื่อการศึกษาเท่านั้น ฌยอญูที่เพิ่ม ใยใยบรเองนด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.7 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 6V



รูปที่ 5.8 แสดงลักษณะของสัญญาณที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 8V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.9 แสดงลักษณะของสัญญาณที่มีเฟรควเินซ์ที่มิกเซอร์แล้วขณะที่แรงดัน VCO เท่ากับ 10V

ตาราง 5.3 แสดงการเปลี่ยนค่าหาร N ที่มีผลต่อความถี่เอาต์พุตของวงจร VCO (65.280 – 65.535MHz)

ค่า N	หลักเลขฐานสอง												Freq. (MHz)	Freq. (MHz)	
													(วัด)	(คำนวณ)	
5280	1	0	1	0	0	1	0	1	0	0	0	0	0	65.28	65.28
5290	1	0	1	0	0	1	0	1	0	1	0	1	0	-	65.290
5300	1	0	1	0	0	1	0	1	1	0	1	0	0	-	65.300
5310	1	0	1	0	1	0	0	0	0	1	1	1	0	-	65.310
5320	1	0	1	0	0	1	1	0	0	1	0	0	0	65.30	65.320
5330	1	0	1	0	1	1	0	0	1	1	0	1	0	-	65.330
5340	1	0	1	0	0	1	1	0	1	1	1	0	0	-	65.340
5350	1	0	1	0	0	1	1	1	0	0	1	1	0	-	65.350
5360	1	0	1	0	0	1	1	1	1	0	0	0	0	65.34	65.360
5370	1	0	1	0	0	1	1	1	1	1	0	1	0	-	65.370
5380	1	0	1	0	1	0	0	0	0	0	1	0	0	-	65.380

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับตวงร้่งในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 5.3 แสดงการเปลี่ยนค่าหาร N ที่มีผลต่อความถี่เอาต์พุตของวงจร VCO(65.280 – 65.535MHz)


ค่า N	หลักเลขฐานสอง													Freq. (MHz) (วัด)	Freq. (MHz) (คำนวณ)
	5390	1	0	1	0	1	0	0	0	0	1	1	1	0	-
5400	1	0	1	0	1	0	0	0	1	1	0	0	0	-	65.400
5410	1	0	1	0	1	0	0	1	0	0	0	1	0	65.430	65.410
5420	1	0	1	0	1	0	0	1	0	1	1	0	0	-	65.420
5430	1	0	1	0	0	1	1	0	1	1	1	0	0	-	65.430
5440	1	0	1	0	1	0	1	0	0	0	0	0	0	-	65.440
5450	1	0	1	0	1	0	1	0	0	1	0	1	0	-	65.450
5460	1	0	1	0	1	0	1	0	1	0	1	0	0	-	65.460
5470	1	0	1	0	1	0	1	0	1	1	1	1	0	65.470	65.470
5480	1	0	1	0	1	0	1	1	0	1	0	0	0	-	65.480
5490	1	0	1	0	1	0	1	1	1	0	0	1	0	-	65.490
5500	1	0	1	0	1	0	1	1	1	1	1	0	0	-	65.500
5510	1	0	1	0	1	1	0	0	0	0	1	1	0	-	65.510
5520	1	0	1	0	1	1	0	0	1	0	0	0	0	-	65.520
5530	1	0	1	0	1	1	0	0	1	1	0	1	0	-	65.530
5535	1	0	1	0	1	1	0	0	1	1	1	1	1	65.530	65.535

\* เนื่องจากเครื่องมือวัดมีค่าไม่ละเอียดพอจึงไม่สามารถวัดค่าความถี่ได้ทุกความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.10 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5280




รูปที่ 5.11 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5320

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.12 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5360




รูปที่ 5.13 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5410

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.14 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5470



รูปที่ 5.15 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 5535


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 5.4 แสดงความสัมพันธ์ของแรงดัน VCO(65.792 –95.488MHz), ความถี่และแอมพลิจูด


VCO (V)	Frequency (MHz)	Amplitude (Vpp)
28	98.9	0.32
27	98.5	0.34
26	98.3	0.352
25	97.9	0.325
24	97.5	0.356
23	97.1	0.359
22	97.0	0.413
21	96.6	0.436
20	96.3	0.454
19	95.9	0.485
18	95.5	0.513
17	95	0.556
16	94.4	0.592
15	93.5	0.631
14	93.0	0.68
13	92.0	0.731
12	91.1	0.781
11	90.0	0.829
10	88.9	0.865
9	87.5	0.961
8	86.3	0.972
7	85.0	0.984
6	83.5	1.01
5	81.5	1.07
4	79.5	1.09
3	76.8	1.17
2	73.4	1.31
1	68.5	1.41
0.2	62.4	1.33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.16 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 0.2 V




รูปที่ 5.17 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 6 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.18 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 20 V




รูปที่ 5.19 แสดงลักษณะของสัญญาณที่วัดจากขา Emitter ขณะที่แรงดัน VCO เท่ากับ 28 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.20 แสดงลักษณะสัญญาณที่วัดจากเอาต์พุต IC 12017 ซึ่งจะนำความถี่จากวงจร VCO มาหาร 64  
 ขณะที่แรงดันอินพุตของวงจร VCO เท่ากับ 0.2 V



รูปที่ 5.21 แสดงลักษณะสัญญาณที่วัดจากเอาต์พุต IC 12017 ซึ่งจะนำความถี่จากวงจร VCO มาหาร 64  
 ขณะที่แรงดันอินพุตของวงจร VCO เท่ากับ 28 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 5.5 แสดงการเปลี่ยนค่าหาร N ที่มีผลต่อความถี่เอาต์พุตของวงจร VCO (65.792 – 95.488MHz)


ค่า N	หลักเลขฐานสอง									Freq.(MHz)	Freq.(MHz)
											(วัด)
257	1	0	0	0	0	0	0	0	1	65.76	65.79
261	1	0	0	0	0	0	1	0	1	66.81	66.81
267	1	0	0	0	0	1	0	1	1	68.33	68.35
273	1	0	0	0	1	0	0	0	1	69.91	69.88
279	1	0	0	0	1	0	1	1	1	71.43	71.42
283	1	0	0	0	1	1	0	1	1	72.45	72.44
291	1	0	0	1	0	0	0	1	1	74.50	74.49
297	1	0	0	1	0	1	0	0	1	76.00	76.03
303	1	0	0	1	0	1	1	1	1	77.57	77.56
307	1	0	0	1	1	0	0	1	1	78.58	78.59
311	1	0	0	1	1	0	1	1	1	79.61	79.61
315	1	0	0	1	1	1	0	1	1	80.65	80.64
319	1	0	0	1	1	1	1	1	1	81.63	81.66
323	1	0	1	0	0	0	0	1	1	82.70	82.68
327	1	0	1	0	0	0	1	1	1	83.70	83.71
331	1	0	1	0	0	1	0	1	1	84.74	84.73
335	1	0	1	0	0	1	1	1	1	85.75	85.76
339	1	0	1	0	1	0	0	1	1	86.81	86.78
343	1	0	1	0	1	0	1	1	1	87.82	87.80
347	1	0	1	0	1	1	0	1	1	88.84	88.43
351	1	0	1	0	1	1	1	1	1	89.86	89.85
357	1	0	1	1	0	0	1	0	1	91.39	91.39
361	1	0	1	1	0	1	0	0	1	92.37	92.41
369	1	0	1	1	1	0	0	0	1	94.47	94.47
373	1	0	1	1	1	0	1	0	1	95.51	95.48

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.22 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 257




รูปที่ 5.23 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 291

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.24 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 335




รูปที่ 5.25 แสดงลักษณะของสัญญาณเอาต์พุตของวงจร VCO เมื่อปรับค่าหาร N เท่ากับ 373

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.26 แสดงลักษณะของสัญญาณเอาต์พุตของวงจรถอสซิลเลเตอร์ 60.0MHz




รูปที่ 5.27 แสดงลักษณะของสัญญาณเอาต์พุตของวงจรถอสซิลเลเตอร์ 8.192MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.28 กราฟแสดงความสัมพันธ์ระหว่างแรงดัน VCO กับความถี่เอาต์พุต(65.792-95.488MHz)  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้เอาต์พุตเพิ่มไปยังเว็บไซต์นี้แล้ว  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.29 กราฟแสดงความสัมพันธ์ระหว่างความถี่เอาต์พุตกับแอมพลิจูดของวงจร VCO (65.792-95.488MHz)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.30 กราฟแสดงความสัมพันธ์ระหว่างแรงดัน VCO กับความถี่เอาต์พุต(65.280-65.535MHz)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.31 กราฟแสดงความสัมพันธ์ระหว่างความถี่เอาต์พุตกับแอมพลิจูดของวงจร VCO (65.280-65.535MHz)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### สรุปและวิจารณ์โครงการ

ในการทำโครงการนี้เป็นงานที่เกี่ยวข้องกับความถี่สูงจึงจำเป็นต้องคำนึงถึงปัญหาต่างๆที่เกิดขึ้นในหลายๆปัจจัยเข้ามาเกี่ยวข้องมากพอสมควร ไม่ว่าจะเป็นเรื่องของการออกแบบลายวงจรและค่าของตัวอุปกรณ์ เช่น ถ้าออกแบบลวดลายวงจรไม่ดีก็จะทำให้เกิดค่าแฝงของตัวอุปกรณ์ อันได้แก่ค่าของตัวเหนี่ยวนำแฝงและค่าความจุแฝงเป็นผลทำให้วงจร VCO ไม่สามารถผลิตความถี่ในช่วงที่ต้องการได้จึงต้องทำการแก้ไขปรับปรุงวงจรโดยการเปลี่ยนค่าอุปกรณ์ คือค่าของตัวเก็บประจุและค่าของตัวเหนี่ยวนำจนได้ความถี่ในช่วงที่ต้องการ เมื่อทำการวัดเอาท์พุทที่ขาคอลเลกเตอร์ของทรานซิสเตอร์ลักษณะของสัญญาณที่ได้ไม่เป็นสัญญาณไซน์ที่บริสุทธิ์เป็นผลมาจากฮาโมนิกส์ข้างเคียงซึ่งจะมีผลต่อภาคที่จะส่งต่อไปคือภาคหาคความถี่(หาร 64)ที่จะทำงานผิดพลาดไปด้วยจึงทำการแก้ไขโดยนำสัญญาณเอาท์พุทออกที่ขาอิมิตเตอร์แทนแค่แอมพลิจูดของสัญญาณที่ได้จะลดลงโดยเฉพาะในย่านความถี่สูง(95.488MHz)ต้องแน่ใจว่าขนาดแอมพลิจูดของสัญญาณมีขนาดมากพอที่จะทำให้วงจรหาคความถี่(หาร 64)สามารถที่จะหาคความถี่ได้ถูกต้องตลอดย่านความถี่(65.792-95.488MHz) ในการตรวจสอบการทำงานระบบเฟสล็อกลูป(65.792-95.488MHz) ที่ปรับค่าหาร N ได้ระดับละ 256KHz สามารถทำงานได้เป็นอย่างดี ในระบบเฟสล็อกลูปส่วนที่สอง(65.280-65.535MHz)สามารถปรับค่าหาร N ได้ระดับละ 1KHz แต่ไม่สามารถวัดค่าที่ละเอียดได้เนื่องจากเครื่องมือไม่ละเอียดพอ กราฟของวงจรควรมีขนาดของพื้นที่ที่ใหญ่และกว้างมากพอสมควรเพราะจะเป็นการลดสัญญาณรบกวนจากภายนอกได้ ส่วนในเรื่องของข้อมูลไอซีต้องทำความเข้าใจให้มาก จะต้องรู้การทำงานและข้อจำกัดของไอซีแต่ละตัว การทำโครงการนี้มีข้อจำกัดในเรื่องของอุปกรณ์ เช่น ไอซีและคริสตัลผลิตความถี่ บางค่าไม่มีขายในท้องตลาด จึงจำเป็นต้องมีการประยุกต์ใช้งานของอุปกรณ์ที่มีอยู่ ซึ่งทำให้ผลที่ได้มีความผิดพลาดเกิดขึ้นบ้าง

จากการทำโครงการนี้ทำให้ได้ความรู้หลายอย่าง ไม่ว่าจะเป็นเรื่องของการทำงานของเฟสล็อกลูป การทำงานของอุปกรณ์ต่างๆ ตลอดจนได้รู้จักแก้ไขปัญหาต่างๆที่เกิดขึ้นซึ่งจะมีประโยชน์ในการทำงานต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. Best,Roland E.,Phase – Locked Loop:design,simulation and application 3<sup>rd</sup> ed. Newyork: Mcgraw hill,c 1997
2. Gardner,Floyd M.,Phaselock Techniques 2<sup>nd</sup> ed.John Wiley & Sons Inc, 1979
3. ประกาศ สุวรรณะ,เอกสารประกอบการสอน.กรุงเทพฯ:สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MC145151-2**  
**MC145152-2**  
**MC145155-2**  
**MC145156-2**  
**MC145157-2**  
**MC145158-2**


# PLL Frequency Synthesizer Family

## CMOS

The devices described in this document are typically used as low-power, phase-locked loop frequency synthesizers. When combined with an external low-pass filter and voltage-controlled oscillator, these devices can provide all the remaining functions for a PLL frequency synthesizer operating up to the device's frequency limit. For higher VCO frequency operation, a down mixer or a prescaler can be used between the VCO and the synthesizer IC.

These frequency synthesizer chips can be found in the following and other applications:

- CATV
- AM/FM Radios
- Two-Way Radios
- TV Tuning
- Scanning Receivers
- Amateur Radio



### CONTENTS

	Page
<b>DEVICE DETAIL SHEETS</b>	
MC145151-2 Parallel-Input, Single-Modulus .....	2
MC145152-2 Parallel-Input, Dual-Modulus .....	5
MC145157-2 Serial-Input, Single-Modulus .....	9
MC145158-2 Serial-Input, Dual-Modulus .....	12
<b>FAMILY CHARACTERISTICS</b>	
Maximum Ratings .....	15
DC Electrical Characteristics .....	15
AC Electrical Characteristics .....	17
Timing Requirements .....	18
Frequency Characteristics .....	19
Phase Detector/Lock Detector Output Waveforms .....	19
<b>DESIGN CONSIDERATIONS</b>	
Phase-Locked Loop — Low-Pass Filter Design .....	20
Crystal Oscillator Considerations .....	21
Dual-Modulus Prescaling .....	22

## Parallel-Input PLL Frequency Synthesizer


### Interfaces with Single-Modulus Prescalers

The MC145151-2 is programmed by 14 parallel-input data lines for the N counter and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, digital-phase detector, and 14-bit programmable divide-by-N counter.


The MC145151-2 is an improved-performance drop-in replacement for the MC145151-1. The power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- ÷ N Counter Output Available
- Single Modulus/Parallel Programming
- 8 User-Selectable ÷ R Values: 8, 128, 256, 512, 1024, 2048, 2410, 8192
- ÷ N Range = 3 to 16383
- "Linearized" Digital Phase Detector Enhances Transfer Function Linearity
- Two Error Signal Options: Single-Ended (Three-State) or Double-Ended
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates

## MC145151-2



**P SUFFIX**  
PLASTIC DIP  
CASE 710



**DW SUFFIX**  
SOG PACKAGE  
CASE 751F

### ORDERING INFORMATION


MC145151P2 Plastic DIP  
MC145151DW2 SOG Package

### PIN ASSIGNMENT

$f_{in}$	1	28	LD
VSS	2	27	OSC <sub>in</sub>
VDD	3	26	OSC <sub>out</sub>
PD <sub>out</sub>	4	25	N11
RA0	5	24	N10
RA1	6	23	N13
RA2	7	22	N12
$\phi_R$	8	21	T/R
$\phi_V$	9	20	N9
$f_V$	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4



## MC145151-2 BLOCK DIAGRAM



NOTE: N0 – N13 inputs and inputs RA0, RA1, and RA2 have pull-up resistors that are not shown.

### PIN DESCRIPTIONS

#### INPUT PINS

##### $f_{in}$ Frequency Input (Pin 1)

Input to the  $\div N$  portion of the synthesizer.  $f_{in}$  is typically derived from loop VCO and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

##### RA0 – RA2 Reference Address Inputs (Pins 5, 6, 7)

These three inputs establish a code defining one of eight possible divide values for the total reference divider, as defined by the table below.

Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	128
0	1	0	256
0	1	1	512
1	0	0	1024
1	0	1	2048
1	1	0	2410
1	1	1	8192

##### N0 – N11 N Counter Programming Inputs (Pins 11 – 20, 22 – 25)

These inputs provide the data that is preset into the  $\div N$  counter when it reaches the count of zero. N0 is the least significant and N13 is the most significant. Pull-up resistors en-

sure that inputs left open remain at a logic 1 and require only an SPST switch to alter data to the zero state.

##### T/R Transmit/Receive Offset Adder Input (Pin 21)

This input controls the offset added to the data provided at the N inputs. This is normally used for offsetting the VCO frequency by an amount equal to the IF frequency of the transceiver. This offset is fixed at 856 when T/R is low and gives no offset when T/R is high. A pull-up resistor ensures that no connection will appear as a logic 1 causing no offset addition.

##### OSC\_in, OSC\_out Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC\_in to ground and OSC\_out to ground. OSC\_in may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC\_in, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC\_out.

#### OUTPUT PINS

##### PD\_out Phase Detector A Output (Pin 4)

Three-state output of phase detector for use as loop-error signal. Double-ended outputs are also available for this purpose (see  $\phi_V$  and  $\phi_R$ ).

Frequency  $f_V > f_R$  or  $f_V$  Leading: Negative Pulses

Frequency  $f_V < f_R$  or  $f_V$  Lagging: Positive Pulses

Frequency  $f_V = f_R$  and Phase Coincidence: High-Impedance State

$\phi_R, \phi_V$

**Phase Detector B Outputs (Pins 8, 9)**

These phase detector outputs can be combined externally for a loop-error signal. A single-ended output is also available for this purpose (see **PD<sub>out</sub>**).

If frequency  $f_V$  is greater than  $f_R$  or if the phase of  $f_V$  is leading, then error information is provided by  $\phi_V$  pulsing low.  $\phi_R$  remains essentially high.

If the frequency  $f_V$  is less than  $f_R$  or if the phase of  $f_V$  is lagging, then error information is provided by  $\phi_R$  pulsing low.  $\phi_V$  remains essentially high.

If the frequency of  $f_V = f_R$  and both are in phase, then both  $\phi_V$  and  $\phi_R$  remain high except for a small minimum time period when both pulse low in phase.

$f_V$

**N Counter Output (Pin 10)**

This is the buffered output of the  $\div N$  counter that is inter-

nally connected to the phase detector input. With this output available, the  $\div N$  counter can be used independently.

**LD**

**Lock Detector Output (Pin 28)**

Essentially a high level when loop is locked ( $f_R, f_V$  of same phase and frequency). Pulses low when loop is out of lock.

**POWER SUPPLY**

**V<sub>DD</sub>**

**Positive Power Supply (Pin 3)**

The positive power supply potential. This pin may range from +3 to +9 V with respect to **V<sub>SS</sub>**.

**V<sub>SS</sub>**

**Negative Power Supply (Pin 2)**

The most negative supply potential. This pin is usually ground.

**TYPICAL APPLICATIONS**





Figure 1. 5 MHz to 5.5 MHz Local Oscillator Channel Spacing = 1 kHz



**NOTES:**

1.  $f_R = 4.1667$  kHz;  $\div R = 2410$ ; 21.4 MHz low side injection during receive.
2. Frequency values shown are for the 440 – 470 MHz band. Similar implementation applies to the 406 – 440 MHz band. For 470 – 512 MHz, consider reference oscillator frequency X9 for mixer injection signal (90.3750 MHz).

Figure 2. Synthesizer for Land Mobile Radio UHF Bands

**MC145151-2 Data Sheet Continued on Page 15**

## MC14515X-2 FAMILY CHARACTERISTICS AND DESCRIPTIONS

### MAXIMUM RATINGS\* (Voltages Referenced to V<sub>SS</sub>)

Symbol	Parameter	Value	Unit
V <sub>DD</sub>	DC Supply Voltage	- 0.5 to + 10.0	V
V <sub>in</sub> , V <sub>out</sub>	Input or Output Voltage (DC or Transient) except SW1, SW2	- 0.5 to V <sub>DD</sub> + 0.5	V
V <sub>out</sub>	Output Voltage (DC or Transient), SW1, SW2 (R <sub>pull-up</sub> = 4.7 kΩ)	- 0.5 to + 15	V
I <sub>in</sub> , I <sub>out</sub>	Input or Output Current (DC or Transient), per Pin	± 10	mA
I <sub>DD</sub> , I <sub>SS</sub>	Supply Current, V <sub>DD</sub> or V <sub>SS</sub> Pins	± 30	mA
P <sub>D</sub>	Power Dissipation, per Package†	500	mW
T <sub>stg</sub>	Storage Temperature	- 65 to + 150	°C
T <sub>L</sub>	Lead Temperature, 1 mm from Case for 10 seconds	260	°C

These devices contain protection circuitry to protect against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to these high-impedance circuits. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range V<sub>SS</sub> ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>DD</sub> except for SW1 and SW2.

SW1 and SW2 can be tied through external resistors to voltages as high as 15 V, independent of the supply voltage.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>), except for inputs with pull-up devices. Unused outputs must be left open.

\* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

† Power Dissipation Temperature Derating:

Plastic DIP: - 12 mW/°C from 65 to 85°C

SOG Package: - 7 mW/°C from 65 to 85°C

### ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Symbol	Parameter	Test Condition	V <sub>DD</sub> V	- 40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
V <sub>DD</sub>	Power Supply Voltage Range		—	3	9	3	9	3	9	V
I <sub>SS</sub>	Dynamic Supply Current	f <sub>in</sub> = OSC <sub>in</sub> = 10 MHz, 1 V p-p ac coupled sine wave R = 128, A = 32, N = 128	3 5 9	— — —	3.5 10 30	— — —	3 7.5 24	— — —	3 7.5 24	mA
I <sub>SS</sub>	Quiescent Supply Current (not including pull-up current component)	V <sub>in</sub> = V <sub>DD</sub> or V <sub>SS</sub> I <sub>out</sub> = 0 μA	3 5 9	— — —	800 1200 1600	— — —	800 1200 1600	— — —	1600 2400 3200	μA
V <sub>in</sub>	Input Voltage — f <sub>in</sub> , OSC <sub>in</sub>	Input ac coupled sine wave	—	500	—	500	—	500	—	mV p-p
V <sub>IL</sub>	Low-Level Input Voltage — f <sub>in</sub> , OSC <sub>in</sub>	V <sub>out</sub> ≥ 2.1 V Input dc V <sub>out</sub> ≥ 3.5 V coupled V <sub>out</sub> ≥ 6.3 V square wave	3 5 9	— — —	0 0 0	— — —	0 0 0	— — —	0 0 0	V
V <sub>IH</sub>	High-Level Input Voltage — f <sub>in</sub> , OSC <sub>in</sub>	V <sub>out</sub> ≤ 0.9 V Input dc V <sub>out</sub> ≤ 1.5 V coupled V <sub>out</sub> ≤ 2.7 V square wave	3 5 9	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	V
V <sub>IL</sub>	Low-Level Input Voltage — except f <sub>in</sub> , OSC <sub>in</sub>		3 5 9	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	V
V <sub>IH</sub>	High-Level Input Voltage — except f <sub>in</sub> , OSC <sub>in</sub>		3 5 9	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	V
I <sub>in</sub>	Input Current (f <sub>in</sub> , OSC <sub>in</sub> )	V <sub>in</sub> = V <sub>DD</sub> or V <sub>SS</sub>	9	± 2	± 50	± 2	± 25	± 2	± 22	μA
I <sub>IL</sub>	Input Leakage Current (Data, CLK, ENB — without pull-ups)	V <sub>in</sub> = V <sub>SS</sub>	9	—	- 0.3	—	- 0.1	—	- 1.0	μA
I <sub>IH</sub>	Input Leakage Current (all inputs except f <sub>in</sub> , OSC <sub>in</sub> )	V <sub>in</sub> = V <sub>DD</sub>	9	—	0.3	—	0.1	—	1.0	μA

(continued)

DC ELECTRICAL CHARACTERISTICS (continued)

Symbol	Parameter	Test Condition	V <sub>DD</sub> V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
I <sub>IL</sub>	Pull-up Current (all inputs with pull-ups)	V <sub>in</sub> = V <sub>SS</sub>	9	-20	-400	-20	-200	-20	-170	μA
C <sub>in</sub>	Input Capacitance		—	—	10	—	10	—	10	pF
V <sub>OL</sub>	Low-Level Output Voltage — OSC <sub>out</sub>	I <sub>out</sub> = 0 μA V <sub>in</sub> = V <sub>DD</sub>	3	—	0.9	—	0.9	—	0.9	V
			5	—	1.5	—	1.5	—	1.5	
			9	—	2.7	—	2.7	—	2.7	
V <sub>OH</sub>	High-Level Output Voltage — OSC <sub>out</sub>	I <sub>out</sub> = 0 μA V <sub>in</sub> = V <sub>SS</sub>	3	2.1	—	2.1	—	2.1	—	V
			5	3.5	—	3.5	—	3.5	—	
			9	6.3	—	6.3	—	6.3	—	
V <sub>OL</sub>	Low-Level Output Voltage — Other Outputs	I <sub>out</sub> = 0 μA	3	—	0.05	—	0.05	—	0.05	V
			5	—	0.05	—	0.05	—	0.05	
			9	—	0.05	—	0.05	—	0.05	
V <sub>OH</sub>	High-Level Output Voltage — Other Outputs	I <sub>out</sub> = 0 μA	3	2.95	—	2.95	—	2.95	—	V
			5	4.95	—	4.95	—	4.95	—	
			9	8.95	—	8.95	—	8.95	—	
V(BR)DSS	Drain-to-Source Breakdown Voltage — SW1, SW2	R <sub>pull-up</sub> = 4.7 kΩ	—	15	—	15	—	15	—	V
I <sub>OL</sub>	Low-Level Sinking Current — MC	V <sub>out</sub> = 0.3 V V <sub>out</sub> = 0.4 V V <sub>out</sub> = 0.5 V	3	1.30	—	1.10	—	0.66	—	mA
			5	1.90	—	1.70	—	1.08	—	
			9	3.80	—	3.30	—	2.10	—	
I <sub>OH</sub>	High-Level Sourcing Current — MC	V <sub>out</sub> = 2.7 V V <sub>out</sub> = 4.6 V V <sub>out</sub> = 8.5 V	3	-0.60	—	-0.50	—	-0.30	—	mA
			5	-0.90	—	-0.75	—	-0.50	—	
			9	-1.50	—	-1.25	—	-0.80	—	
I <sub>OL</sub>	Low-Level Sinking Current — LD	V <sub>out</sub> = 0.3 V V <sub>out</sub> = 0.4 V V <sub>out</sub> = 0.5 V	3	0.25	—	0.20	—	0.15	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
I <sub>OH</sub>	High-Level Sourcing Current — LD	V <sub>out</sub> = 2.7 V V <sub>out</sub> = 4.6 V V <sub>out</sub> = 8.5 V	3	-0.25	—	-0.20	—	-0.15	—	mA
			5	-0.64	—	-0.51	—	-0.36	—	
			9	-1.30	—	-1.00	—	-0.70	—	
I <sub>OL</sub>	Low-Level Sinking Current — SW1, SW2	V <sub>out</sub> = 0.3 V V <sub>out</sub> = 0.4 V V <sub>out</sub> = 0.5 V	3	0.80	—	0.48	—	0.24	—	mA
			5	1.50	—	0.90	—	0.45	—	
			9	3.50	—	2.10	—	1.05	—	
I <sub>OL</sub>	Low-Level Sinking Current — Other Outputs	V <sub>out</sub> = 0.3 V V <sub>out</sub> = 0.4 V V <sub>out</sub> = 0.5 V	3	0.44	—	0.35	—	0.22	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
I <sub>OH</sub>	High-Level Sourcing Current — Other Outputs	V <sub>out</sub> = 2.7 V V <sub>out</sub> = 4.6 V V <sub>out</sub> = 8.5 V	3	-0.44	—	-0.35	—	-0.22	—	mA
			5	-0.64	—	-0.51	—	-0.36	—	
			9	-1.30	—	-1.00	—	-0.70	—	
I <sub>OZ</sub>	Output Leakage Current — PD <sub>out</sub>	V <sub>out</sub> = V <sub>DD</sub> or V <sub>SS</sub> Output in Off State	9	—	±0.3	—	±0.1	—	±1.0	μA
I <sub>OZ</sub>	Output Leakage Current — SW1, SW2	V <sub>out</sub> = V <sub>DD</sub> or V <sub>SS</sub> Output in Off State	9	—	±0.3	—	±0.1	—	±3.0	μA
C <sub>out</sub>	Output Capacitance — PD <sub>out</sub>	PD <sub>out</sub> — Three-State	—	—	10	—	10	—	10	pF

AC ELECTRICAL CHARACTERISTICS ( $C_L = 50$  pF, Input  $t_r = t_f = 10$  ns)

Symbol	Parameter	V <sub>DD</sub> V	Guaranteed Limit 25°C	Guaranteed Limit - 40 to 85°C	Unit
t <sub>PLH</sub> , t <sub>PHL</sub>	Maximum Propagation Delay, f <sub>IN</sub> to MC (Figures 1 and 4)	3	110	120	ns
		5	60	70	
		9	35	40	
t <sub>PHL</sub>	Maximum Propagation Delay, ENB to SW1, SW2 (Figures 1 and 5)	3	160	180	ns
		5	80	95	
		9	50	60	
t <sub>w</sub>	Output Pulse Width, φ <sub>R</sub> , φ <sub>V</sub> , and LD with f <sub>R</sub> in Phase with f <sub>V</sub> (Figures 2 and 4)	3	25 to 200	25 to 260	ns
		5	20 to 100	20 to 125	
		9	10 to 70	10 to 80	
t <sub>TLH</sub>	Maximum Output Transition Time, MC (Figures 3 and 4)	3	115	115	ns
		5	60	75	
		9	40	60	
t <sub>THL</sub>	Maximum Output Transition Time, MC (Figures 3 and 4)	3	60	70	ns
		5	34	45	
		9	30	38	
t <sub>TLH</sub> , t <sub>THL</sub>	Maximum Output Transition Time, LD (Figures 3 and 4)	3	180	200	ns
		5	90	120	
		9	70	90	
t <sub>TLH</sub> , t <sub>THL</sub>	Maximum Output Transition Time, Other Outputs (Figures 3 and 4)	3	160	175	ns
		5	80	100	
		9	60	65	

SWITCHING WAVEFORMS




Figure 1.

Figure 2.




Figure 3.



\* Includes all probe and fixture capacitance.

Figure 4. Test Circuit



\* Includes all probe and fixture capacitance.

Figure 5. Test Circuit

**TIMING REQUIREMENTS** (Input  $t_r = t_f = 10$  ns unless otherwise indicated)

Symbol	Parameter	VDD V	Guaranteed Limit 25°C	Guaranteed Limit - 40 to 85°C	Unit
$f_{clk}$	Serial Data Clock Frequency, Assuming 25% Duty Cycle NOTE: Refer to CLK $t_{w(H)}$ below (Figure 6)	3 5 9	dc to 5.0 dc to 7.1 dc to 10	dc to 3.5 dc to 7.1 dc to 10	MHz
$t_{su}$	Minimum Setup Time, Data to CLK (Figure 7)	3 5 9	30 20 18	30 20 18	ns
$t_h$	Minimum Hold Time, CLK to Data (Figure 7)	3 5 9	40 20 15	40 20 15	ns
$t_{su}$	Minimum Setup Time, CLK to ENB (Figure 7)	3 5 9	70 32 25	70 32 25	ns
$t_{rec}$	Minimum Recovery Time, ENB to CLK (Figure 7)	3 5 9	5 10 20	5 10 20	ns
$t_{w(H)}$	Minimum Pulse Width, CLK and ENB (Figure 6)	3 5 9	50 35 25	70 35 25	ns
$t_r, t_f$	Maximum Input Rise and Fall Times — Any Input (Figure 8)	3 5 9	5 4 2	5 4 2	$\mu$ s

**SWITCHING WAVEFORMS**




Figure 6.




Figure 7.





Figure 8.

**FREQUENCY CHARACTERISTICS** (Voltages Referenced to  $V_{SS}$ ,  $C_L = 50$  pF, Input  $t_r = t_f = 10$  ns unless otherwise indicated)

Symbol	Parameter	Test Condition	$V_{DD}$ V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
$f_i$	Input Frequency ( $f_{in}$ , $OSC_{in}$ )	$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 500$ mV p-p ac coupled sine wave	3	—	6	—	6	—	6	MHz
			5	—	15	—	15	—	15	
			9	—	15	—	15	—	15	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 1$ V p-p ac coupled sine wave	3	—	12	—	12	—	7	MHz
			5	—	22	—	20	—	20	
			9	—	25	—	22	—	22	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = V_{DD}$ to $V_{SS}$ dc coupled square wave	3	—	13	—	12	—	8	MHz
			5	—	25	—	22	—	22	
			9	—	25	—	25	—	25	

NOTE: Usually, the PLL's propagation delay from  $f_{in}$  to MC plus the setup time of the prescaler determines the upper frequency limit of the system. The upper frequency limit is found with the following formula:  $f = P / (t_p + t_{set})$  where  $f$  is the upper frequency in Hz,  $P$  is the lower of the dual modulus prescaler ratios,  $t_p$  is the  $f_{in}$  to MC propagation delay in seconds, and  $t_{set}$  is the prescaler setup time in seconds. For example, with a 5 V supply, the  $f_{in}$  to MC delay is 70 ns. If the MC12028A prescaler is used, the setup time is 16 ns. Thus, if the 64/65 ratio is utilized, the upper frequency limit is  $f = P / (t_p + t_{set}) = 64 / (70 + 16) = 744$  MHz.



$V_H$  = High Voltage Level.

$V_L$  = Low Voltage Level.


\* At this point, when both  $f_R$  and  $f_V$  are in phase, the output is forced to near mid-supply.

NOTE: The  $PD_{out}$  generates error pulses during out-of-lock conditions. When locked in phase and frequency the output is high and the voltage at this pin is determined by the low-pass filter capacitor.

Figure 9. Phase Detector/Lock Detector Output Waveforms

## DESIGN CONSIDERATIONS


### PHASE-LOCKED LOOP — LOW-PASS FILTER DESIGN



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_1 C}}$$

$$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$$


$$F(s) = \frac{1}{R_1 s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC(R_1 + R_2)}}$$

$$\zeta = 0.5 \omega_n \left( R_2 C + \frac{N}{K_\phi K_{VCO}} \right)$$

$$F(s) = \frac{R_2 s C + 1}{(R_1 + R_2) s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NCR_1}}$$

$$\zeta = \frac{\omega_n R_2 C}{2}$$

ASSUMING GAIN A IS VERY LARGE, THEN:

$$F(s) = \frac{R_2 s C + 1}{R_1 s C}$$

NOTE: Sometimes  $R_1$  is split into two series resistors, each  $R_1 \div 2$ . A capacitor  $C_C$  is then placed from the midpoint to ground to further filter  $\phi_V$  and  $\phi_R$ . The value of  $C_C$  should be such that the corner frequency of this network does not significantly affect  $\omega_n$ . The  $\phi_R$  and  $\phi_V$  outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

#### DEFINITIONS:

$N$  = Total Division Ratio in feedback loop

$K_\phi$  (Phase Detector Gain) =  $V_{DD}/4\pi$  for  $PD_{out}$

$K_\phi$  (Phase Detector Gain) =  $V_{DD}/2\pi$  for  $\phi_V$  and  $\phi_R$

$K_{VCO}$  (VCO Gain) =  $\frac{2\pi\Delta f_{VCO}}{\Delta V_{VCO}}$

for a typical design  $\omega_n$  (Natural Frequency)  $\approx \frac{2\pi f_r}{10}$  (at phase detector input).

Damping Factor:  $\zeta \cong 1$

#### RECOMMENDED READING:

Gardner, Floyd M., *Phaselock Techniques (second edition)*. New York, Wiley-Interscience, 1979.

Manassewitsch, Vadim, *Frequency Synthesizers: Theory and Design (second edition)*. New York, Wiley-Interscience, 1980.

Blanchard, Alain, *Phase-Locked Loops: Application to Coherent Receiver Design*. New York, Wiley-Interscience, 1976.

Egan, William F., *Frequency Synthesis by Phase Lock*. New York, Wiley-Interscience, 1981.

Rohde, Ulrich L., *Digital PLL Frequency Synthesizers Theory and Design*. Englewood Cliffs, NJ, Prentice-Hall, 1983.

Berlin, Howard M., *Design of Phase-Locked Loop Circuits, with Experiments*. Indianapolis, Howard W. Sams and Co., 1978.

Kinley, Harold, *The PLL Synthesizer Cookbook*. Blue Ridge Summit, PA, Tab Books, 1980.

AN535, Phase-Locked Loop Design Fundamentals, Motorola Semiconductor Products, Inc., 1970.

AR254, Phase-Locked Loop Design Articles, Motorola Semiconductor Products, Inc., Reprinted with permission from *Electronic Design*, 1987.

## CRYSTAL OSCILLATOR CONSIDERATIONS

The following options may be considered to provide a reference frequency to Motorola's CMOS frequency synthesizers.

### Use of a Hybrid Crystal Oscillator

Commercially available temperature-compensated crystal oscillators (TCXOs) or crystal-controlled data clock oscillators provide very stable reference frequencies. An oscillator capable of sinking and sourcing 50  $\mu$ A at CMOS logic levels may be direct or dc coupled to OSC<sub>in</sub>. In general, the highest frequency capability is obtained utilizing a direct-coupled square wave having a rail-to-rail (V<sub>DD</sub> to V<sub>SS</sub>) voltage swing. If the oscillator does not have CMOS logic levels on the outputs, capacitive or ac coupling to OSC<sub>in</sub> may be used. OSC<sub>out</sub>, an unbuffered output, should be left floating.


For additional information about TCXOs and data clock oscillators, please consult the latest version of the *eem Electronic Engineers Master Catalog*, the *Gold Book*, or similar publications.

### Design an Off-Chip Reference

The user may design an off-chip crystal oscillator using ICs specifically developed for crystal oscillator applications, such as the MC12061 MECL device. The reference signal from the MECL device is ac coupled to OSC<sub>in</sub>. For large amplitude signals (standard CMOS logic levels), dc coupling is used. OSC<sub>out</sub>, an unbuffered output, should be left floating. In general, the highest frequency capability is obtained with a direct-coupled square wave having rail-to-rail voltage swing.

### Use of the On-Chip Oscillator Circuitry

The on-chip amplifier (a digital inverter) along with an appropriate crystal may be used to provide a reference source frequency. A fundamental mode crystal, parallel resonant at the desired operating frequency, should be connected as shown in Figure 10.



\* May be deleted in certain cases. See text.

Figure 10. Pierce Crystal Oscillator Circuit

For V<sub>DD</sub> = 5.0 V, the crystal should be specified for a loading capacitance, C<sub>L</sub>, which does not exceed 32 pF for frequencies to approximately 8.0 MHz, 20 pF for frequencies in the area of 8.0 to 15 MHz, and 10 pF for higher frequencies. These are guidelines that provide a reasonable compromise between IC capacitance, drive capability, swamping variations in stray and IC input/output capacitance, and realistic

C<sub>L</sub> values. The shunt load capacitance, C<sub>L</sub>, presented across the crystal can be estimated to be:

$$C_L = \frac{C_{in}C_{out}}{C_{in} + C_{out}} + C_a + C_o + \frac{C_1 \cdot C_2}{C_1 + C_2}$$

where

C<sub>in</sub> = 5 pF (see Figure 11)

C<sub>out</sub> = 6 pF (see Figure 11)

C<sub>a</sub> = 1 pF (see Figure 11)

C<sub>o</sub> = the crystal's holder capacitance (see Figure 12)

C<sub>1</sub> and C<sub>2</sub> = external capacitors (see Figure 10)





Figure 11. Parasitic Capacitances of the Amplifier



NOTE: Values are supplied by crystal manufacturer (parallel resonant crystal).

Figure 12. Equivalent Crystal Networks

The oscillator can be "trimmed" on-frequency by making a portion or all of C<sub>1</sub> variable. The crystal and associated components must be located as close as possible to the OSC<sub>in</sub> and OSC<sub>out</sub> pins to minimize distortion, stray capacitance, stray inductance, and startup stabilization time. In some cases, stray capacitance should be added to the value for C<sub>in</sub> and C<sub>out</sub>.

Power is dissipated in the effective series resistance of the crystal, R<sub>e</sub>, in Figure 12. The drive level specified by the crystal manufacturer is the maximum stress that a crystal can withstand without damage or excessive shift in frequency. R<sub>1</sub> in Figure 10 limits the drive level. The use of R<sub>1</sub> may not be necessary in some cases (i.e., R<sub>1</sub> = 0  $\Omega$ ).

To verify that the maximum dc supply voltage does not overdrive the crystal, monitor the output frequency as a function of voltage at OSC<sub>out</sub>. (Care should be taken to minimize loading.) The frequency should increase very slightly as the dc supply voltage is increased. An overdriven crystal will decrease in frequency or become unstable with an increase in supply voltage. The operating supply voltage must be reduced or R<sub>1</sub> must be increased in value if the overdriven condition exists. The user should note that the oscillator start-up time is proportional to the value of R<sub>1</sub>.

Through the process of supplying crystals for use with CMOS inverters, many crystal manufacturers have developed expertise in CMOS oscillator design with crystals. Discussions with such manufacturers can prove very helpful (see Table 1).

**Table 1. Partial List of Crystal Manufacturers**

Motorola — Internet Address <a href="http://motorola.com">http://motorola.com</a> (Search for resonators)
United States Crystal Corp.
Crystek Crystal
Statek Corp.
Fox Electronics

NOTE: Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of crystal manufacturers.

**RECOMMENDED READING**

- Technical Note TN-24, Statek Corp.
- Technical Note TN-7, Statek Corp.
- E. Hafner, "The Piezoelectric Crystal Unit – Definitions and Method of Measurement", *Proc. IEEE*, Vol. 57, No. 2 Feb., 1969.
- D. Kemper, L. Rosine, "Quartz Crystals for Frequency Control", *Electro-Technology*, June, 1969.
- P. J. Ottowitz, "A Guide to Crystal Selection", *Electronic Design*, May, 1966.

**DUAL-MODULUS PRESCALING**

**OVERVIEW**

The technique of dual-modulus prescaling is well established as a method of achieving high performance frequency synthesizer operation at high frequencies. Basically, the approach allows relatively low-frequency programmable counters to be used as high-frequency programmable counters with speed capability of several hundred MHz. This is possible without the sacrifice in system resolution and performance that results if a fixed (single-modulus) divider is used for the prescaler.

In dual-modulus prescaling, the lower speed counters must be uniquely configured. Special control logic is necessary to select the divide value P or P + 1 in the prescaler for the required amount of time (see modulus control definition). Motorola's dual-modulus frequency synthesizers contain this feature and can be used with a variety of dual-modulus prescalers to allow speed, complexity and cost to be tailored to the system requirements. Prescalers having P, P + 1 divide values in the range of ÷ 3/÷ 4 to ÷ 128/÷ 129 can be controlled by most Motorola frequency synthesizers.

Several dual-modulus prescaler approaches suitable for use with the MC145152-2, MC145156-2, or MC145158-2 are:

MC12009	÷ 5/÷ 6	440 MHz
MC12011	÷ 8/÷ 9	500 MHz
MC12013	÷ 10/÷ 11	500 MHz
MC12015	÷ 32/÷ 33	225 MHz
MC12016	÷ 40/÷ 41	225 MHz
MC12017	÷ 64/÷ 65	225 MHz
MC12018	÷ 128/÷ 129	520 MHz
MC12028A	÷ 32/33 or ÷ 64/65	1.1 GHz
MC12052A	÷ 64/65 or ÷ 128/129	1.1 GHz
MC12054A	÷ 64/65 or ÷ 128/129	2.0 GHz

**DESIGN GUIDELINES**

The system total divide value, N<sub>total</sub> (N<sub>T</sub>) will be dictated by the application:

$$N_T = \frac{\text{frequency into the prescaler}}{\text{frequency into the phase detector}} = N \cdot P + A$$

N is the number programmed into the ÷ N counter, A is the number programmed into the ÷ A counter, P and P + 1 are the two selectable divide ratios available in the dual-modulus prescalers. To have a range of N<sub>T</sub> values in sequence, the ÷ A counter is programmed from zero through P - 1 for a particular value N in the ÷ N counter. N is then incremented to N + 1 and the ÷ A is sequenced from 0 through P - 1 again.

There are minimum and maximum values that can be achieved for N<sub>T</sub>. These values are a function of P and the size of the ÷ N and ÷ A counters.

The constraint N ≥ A always applies. If A<sub>max</sub> = P - 1, then N<sub>min</sub> ≥ P - 1. Then N<sub>Tmin</sub> = (P - 1) P + A or (P - 1) P since A is free to assume the value of 0.

$$N_{Tmax} = N_{max} \cdot P + A_{max}$$

To maximize system frequency capability, the dual-modulus prescaler output must go from low to high after each group of P or P + 1 input cycles. The prescaler should divide by P when its modulus control line is high and by P + 1 when its MC is low.

For the maximum frequency into the prescaler (f<sub>VCOmax</sub>), the value used for P must be large enough such that:

- f<sub>VCOmax</sub> divided by P may not exceed the frequency capability of f<sub>in</sub> (input to the ÷ N and ÷ A counters).
- The period of f<sub>VCO</sub> divided by P must be greater than the sum of the times:
  - Propagation delay through the dual-modulus prescaler.
  - Prescaler setup or release time relative to its MC signal.
  - Propagation time from f<sub>in</sub> to the MC output for the frequency synthesizer device.


A sometimes useful simplification in the programming code can be achieved by choosing the values for P of 8, 16, 32, or 64. For these cases, the desired value of N<sub>T</sub> results when N<sub>T</sub> in binary is used as the program code to the ÷ N and ÷ A counters treated in the following manner:

- Assume the ÷ A counter contains "a" bits where 2<sup>a</sup> ≥ P.
- Always program all higher order ÷ A counter bits above "a" to 0.

3. Assume the  $\div N$  counter and the  $\div A$  counter (with all the higher order bits above “a” ignored) combined into a single binary counter of  $n + a$  bits in length ( $n =$  number of divider stages in the  $\div N$  counter). The MSB of this “hypothetical” counter is to correspond to the MSB of  $\div N$  and

the LSB is to correspond to the LSB of  $\div A$ . The system divide value,  $N_T$ , now results when the value of  $N_T$  in binary is used to program the “new”  $n + a$  bit counter.

By using the two devices, several dual-modulus values are achievable (shown in Figure 13).



NOTE: MC12009, MC12011, and MC12013 are pin equivalent.  
MC12015, MC12016, and MC12017 are pin equivalent.

Figure 13. Dual-Modulus Values





**MC12015  
MC12016  
MC12017**


**Dual Modulus Prescaler**

The MC12015, MC12016 and MC12017 are dual modulus prescalers which will drive divide by 32 and 33, 40 and 41, and 64 and 65, respectively. An internal regulator is provided to allow these devices to be used over a wide range of power-supply voltages. The devices may be operated by applying a supply voltage of 5.0 Vdc ±10% at Pin 7, or by applying an unregulated voltage source from 5.5Vdc to 9.5 Vdc to Pin 8.

- 225 MHz Toggle Frequency
- Low-Power 7.5 mA Maximum at 6.8 V
- Control Input and Output Are Compatible With Standard CMOS
- Connecting Pins 2 and 3 Allows Driving One TTL Load
- Supply Voltage 4.5 V to 9.5 V

**MECL PLL COMPONENTS  
DUAL MODULUS PRESCALER**

**SEMICONDUCTOR  
TECHNICAL DATA**




**NOT RECOMMENDED FOR NEW DESIGN  
DEVICES TO BE PHASED OUT.**  
For the MC12015 and MC12016 no replacement available.  
For the MC12017 consider MC12054A for New Designs.

**ORDERING INFORMATION**

Device	Operating Temperature Range	Package
MC12015D	T <sub>A</sub> = -40 to 85°C	SO-8
MC12016D		
MC12017D		

**SIMPLIFIED BLOCK DIAGRAM**



1. V<sub>reg</sub> at Pin 7 is not guaranteed to be between 4.5 and 5.5V when V<sub>CC</sub> is being applied to Pin 8
2. Pin 7 is not to be used as a source of regulated output voltage

## MC12015 MC12016 MC12017

### MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Regulated Voltage, Pin 7	V <sub>reg</sub>	8.0	Vdc
Power Supply Voltage, Pin 8	V <sub>CC</sub>	10	Vdc
Operating Temperature Range	T <sub>A</sub>	-40 to +85	°C
Storage Temperature Range	T <sub>stg</sub>	-65 to +175	°C

NOTE: ESD data available upon request.

### ELECTRICAL CHARACTERISTICS (V<sub>CC</sub> = 5.5 to 9.5 V; V<sub>reg</sub> = 4.5 to 5.5 V; T<sub>A</sub> = -40 to 85°C, unless otherwise noted.)

Characteristic	Symbol	Min	Typ	Max	Unit
Toggle Frequency (Sine Wave Input)	f <sub>max</sub>	225	-	-	MHz
	f <sub>min</sub>	-	-	35	
Supply Current	I <sub>CC</sub>	-	6.0	7.8	mA
Control Input HIGH (+32, 40 or 64)	V <sub>IH</sub>	2.0	-	-	V
Control Input LOW (+33, 41 or 65)	V <sub>IL</sub>	-	-	0.8	V
Output Voltage HIGH (I <sub>source</sub> = 50μA) [Note 1]	V <sub>OH</sub>	2.5	-	-	V
Output Voltage LOW (I <sub>sink</sub> = 2mA) [Note 1]	V <sub>OL</sub>	-	-	0.5	V
Input Voltage Sensitivity	V <sub>in</sub>				mVpp
35 MHz		400	-	800	
50 to 225 MHz		200	-	800	
PLL Response Time [Notes 2 and 3]	t <sub>PLL</sub>	-	-	t <sub>out</sub> to 70	ns

- NOTES: 1. Pin 2 connected to Pin 3.  
 2. t<sub>PLL</sub> = the period of time the PLL has from the prescaler rising output transition (50%) to the modulus control input edge transition (50%) to ensure proper modulus selection.  
 3. t<sub>out</sub> = period of output waveform.

## DS8615/DS8616 130/225 MHz Low Power Dual Modulus Prescalers

### General Description



The DS8615 series products are low power dual modulus prescalers which divide by 32/33 and 40/41 respectively. The modulus control (MC) input selects division by N when at a high TTL level and division by N + 1 when at a low TTL level. The clock inputs are buffered, providing 40/100 mVrms input sensitivity. The two outputs provide the user the option to wire either a totem-pole or open-collector output structure. Additionally, the user can wire a resistor between the two output pins to minimize edge transition emissions. The outputs are designed to drive positive edge triggered PLLs. These products can be operated from either an unregulated 5.5V to 13.5V source or regulated 5V ± 10% source. Unregulated operation is obtained by connecting V<sub>S</sub> to the source with V<sub>REG</sub> open. Regulated operation is obtained by connecting both V<sub>S</sub> and V<sub>REG</sub> to the supply source.

The device can be used in phase-locked loop applications such as FM radio or other communications bands to pre-scale the input frequency down to a more usable level. A digital frequency display system can also be derived separately or in conjunction with a phase-locked loop, and it can extend the useful range of many inexpensive frequency counters to 225 MHz.

### Features

- Input frequency: 130 MHz (-4); 225 MHz (-2)
- Low power: 10 mA (-4, -2)
- Input sensitivity: 100 mVrms (-4); 40 mVrms (-2)
- Pin compatible with Motorola MC12015-16 prescalers
- Unregulated/regulated power supply option

### Logic and Connection Diagrams



DS8615/DS8616 130/225 MHz Low Power Dual Modulus Prescalers

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

$V_S$ , Unregulated Supply Voltage 15V  
 $V_{REG}$ , Regulated Supply Voltage 7V

Modulus Control Input Voltage 7V  
 Open-Collector Output Voltage 7V  
 Operating Free Air Temperature Range  $-30^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$   
 Storage Temperature Range  $-65^{\circ}\text{C}$  to  $+150^{\circ}\text{C}$

### Recommended Operating Conditions

Symbol	Parameter	Conditions	DS8615-4 DS8616-4		DS8615-2 DS8616-2		Units
			Min	Max	Min	Max	
$V_S$	Unregulated Supply Voltage	$V_{REG} = \text{Open}$	6.8	13.5	5.5	13.5	V
$V_{REG}$	Regulated Supply Voltage	$V_S$ and $V_{REG}$ Shorted	4.5	5.5	4.5	5.5	V
$f_{MAX}$	Toggle Frequency	$V_{IN} = 100$ mVrms	20	130		225	MHz
$V_{IN}$	Input Signal Amplitude		100	300	40	300	mVrms
$V_{SLW}$	Slew Rate		20		20		V/ $\mu\text{s}$
$I_{OH}$	High Level Output Current			-400		-400	$\mu\text{A}$
$I_{OL}$	Low Level Output Current			2.0		2.0	mA

### DC Electrical Characteristics (Notes 2 and 3)

Symbol	Parameter	Conditions	DS8615-4 DS8616-4		DS8615-2 DS8616-2		Units
			Min	Max	Min	Max	
$V_{IH}$	High Level MC Input Voltage	$V_S = 13.5\text{V}$ , $V_{REG} = \text{Open}$	2.0		2.0		V
$V_{IL}$	Low Level MC Input Voltage	$V_{REG} = V_S = 4.5\text{V}$		0.8		0.8	V
$V_{OH}$	High Level Output Voltage	$I_{OH} = -0.4$ mA, Pins 2 and 3 Shorted	$V_{REG} - 2$		$V_{REG} - 2$		V
$I_{CEX}$	Open-Collector High Level Output	Lower Output = 5.5V		100		100	$\mu\text{A}$
$V_{OL}$	Low Level Output Voltage	$V_{REG} = 4.5\text{V}$ , $I_{OL} = 2$ mA		0.5		0.5	V
$I_I$	Max MC Input Current	$V_S = 13.5\text{V}$ , $V_{REG} = \text{Open}$ , $V_{IH} = 7\text{V}$		100		100	$\mu\text{A}$
$I_{IH}$	High Level MC Input Current	$V_{REG} = 4.5\text{V}$ , $V_{IH} = 2.7\text{V}$		20		20	$\mu\text{A}$
$I_{IL}$	Low Level MC Input Current	$V_S = 13.5\text{V}$ , $V_{REG} = \text{Open}$ , $V_{IL} = 0.4\text{V}$		-200		-200	$\mu\text{A}$
$I_S$	Supply Current, Unregulated Mode	$V_S = 13.5\text{V}$ , $V_{REG} = \text{Open}$		10		10	mA
$I_{REG}$	Supply Current, Regulated Mode	$V_S = V_{REG} = 5.5\text{V}$				10	mA

**Note 1:** "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the device should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

**Note 2:** Unless otherwise specified Min/Max limits apply across the  $-30^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  range.

**Note 3:** All current into device pins shown as positive, out of device pins as negative, all voltages referenced to ground unless otherwise noted. All values shown as Max or Min on absolute value basis.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## AC Electrical Characteristics $V_{CC} = 5V \pm 10\%$ , $T_A = -30^\circ\text{C}$ to $+70^\circ\text{C}$

Symbol	Parameter	Conditions	Min	Max	Units
$t_{\text{MODULUS}}$	Modulus Set-Up Time (Notes 4 and 5)	DS8615, DS8616		65	ns
$R_{\text{IN}}$	AC Input Resistance	$V_{\text{IN}} = 100 \text{ MHz}$ and $50 \text{ mVrms}$	1.0		$k\Omega$
$C_{\text{IN}}$	Input Capacitance	$V_{\text{IN}} = 100 \text{ MHz}$ and $50 \text{ mVrms}$	3	10	pF

**Note 1:** "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.


**Note 2:** Unless otherwise specified min/max limits apply across the  $-30^\circ\text{C}$  to  $+70^\circ\text{C}$  temperature range.

**Note 3:** All currents into device pins are shown as positive, out of device pins as negative, all voltages referenced to ground unless otherwise noted. All values shown as max or min on absolute value basis.

**Note 4:**  $t_{\text{MODULUS}}$  = the period of time the modulus control level must be defined prior to the positive transition of the prescaler output to ensure proper modulus selection.

**Note 5:** See Timing Diagrams.


## Timing Diagram




TL/F/5240-3

The logical state of the modulus control input just prior to the output's rising edge will determine the modulus ratio of the device immediately following that rising edge. The pulse width difference of  $N$  and  $N + 1$  operation occurs during the output = HI conditions.

## Typical Applications



## Schematic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Triple Line Receiver

The MC10116 is a triple differential amplifier designed for use in sensing differential signals over long lines. The base bias supply ( $V_{BB}$ ) is made available at pin 11 to make the device useful as a Schmitt trigger, or in other applications where a stable reference voltage is necessary.

Active current sources provide the MC10116 with excellent common mode noise rejection. If any amplifier in a package is not used, one input of that amplifier must be connected to  $V_{BB}$  (pin 11) to prevent upsetting the current source bias network.

Complementary outputs are provided to allow driving twisted pair lines, to enable cascading of several amplifiers in a chain, or simply to provide complement outputs of the input logic function.

$P_D = 85 \text{ mW typ/pkg (No Load)}$   
 $t_{pd} = 2.0 \text{ ns typ}$   
 $t_r, t_f = 2.0 \text{ ns typ (20\%–80\%)}$

### MC10116



**L SUFFIX**  
CERAMIC PACKAGE  
CASE 620-10




**P SUFFIX**  
PLASTIC PACKAGE  
CASE 648-08




**FN SUFFIX**  
PLCC  
CASE 775-02

#### LOGIC DIAGRAM



$V_{CC1} = \text{PIN } 1$   
 $V_{CC2} = \text{PIN } 16$   
 $V_{EE} = \text{PIN } 8$

#### DIP PIN ASSIGNMENT



Pin assignment is for Dual-in-Line Package.  
 For PLCC pin assignment, see the Pin Conversion  
 Tables on page 6-11 of the Motorola MECL Data  
 Book (DL122/D).

\* $V_{BB}$  to be used to supply bias to the MC10116 only and bypassed (when used) with  $0.01 \mu\text{F}$  to  $0.1 \mu\text{F}$  capacitor to ground (0 V).  $V_{BB}$  can source  $< 1.0 \text{ mA}$ .

When the input pin with the bubble goes positive, the output pin with the bubble goes positive.



## ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	Pin Under Test	Test Limits						Unit	
			-30°C		+25°C			+85°C		
			Min	Max	Min	Typ	Max	Min		Max
Power Supply Drain Current	I <sub>E</sub>	8		23		17	21		23	mAdc
Input Current	I <sub>inH</sub>	4		150			95		95	μAdc
	I <sub>CBO</sub>	4		1.5			1.0		1.0	μAdc
Output Voltage Logic 1	V <sub>OH</sub>	2	-1.060	-0.890	-0.960		-0.810	-0.890	-0.700	Vdc
		3	-1.060	-0.890	-0.960		-0.810	-0.890	-0.700	
Output Voltage Logic 0	V <sub>OL</sub>	2	-1.890	-1.675	-1.850		-1.650	-1.825	-1.615	Vdc
		3	-1.890	-1.675	-1.850		-1.650	-1.825	-1.615	
Threshold Voltage Logic 1	V <sub>OHA</sub>	2	-1.080		-0.980			-0.910		Vdc
		3	-1.080		-0.980			-0.910		
Threshold Voltage Logic 0	V <sub>OLA</sub>	2		-1.655			-1.630		-1.595	Vdc
		3		-1.655			-1.630		-1.595	
Reference Voltage	V <sub>BB</sub>	11	-1.420	-1.280	-1.350		-1.230	-1.295	-1.150	Vdc
Switching Times (50Ω Load)										ns
Propagation Delay	t <sub>4+2+</sub> t <sub>4-2-</sub> t <sub>4+3-</sub> t <sub>4-3+</sub>	2	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		2	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		3	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		3	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
Rise Time (20 to 80%)	t <sub>2+</sub> t <sub>3+</sub>	2	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
		3	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
Fall Time (20 to 80%)	t <sub>2-</sub> t <sub>3-</sub>	2	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
		3	1.1	3.6	1.1	2.0	3.3	1.1	3.7	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

## ELECTRICAL CHARACTERISTICS (continued)

			TEST VOLTAGE VALUES (Volts)							
			$V_{IHmax}$	$V_{ILmin}$	$V_{IHmin}$	$V_{ILmax}$	$V_{BB}$	$V_{EE}$		
@ Test Temperature										
			-30°C	-0.890	-1.890	-1.205	-1.500	From Pin 11	-5.2	
			+25°C	-0.810	-1.850	-1.105	-1.475		-5.2	
			+85°C	-0.700	-1.825	-1.035	-1.440		-5.2	
Characteristic	Symbol	Pin Under Test	TEST VOLTAGE APPLIED TO PINS LISTED BELOW						$(V_{CC})$ Gnd	
			$V_{IHmax}$	$V_{ILmin}$	$V_{IHmin}$	$V_{ILmax}$	$V_{BB}$	$V_{EE}$		
Power Supply Drain Current	$I_E$	8		4, 9, 12				5, 10, 13	8	1, 16
Input Current	$I_{inH}$	4	4	9, 12				5, 10, 13	8	1, 16
	$I_{CBO}$	4		9, 12				5, 10, 13	8,4	1, 16
Output Voltage	Logic 1	$V_{OH}$	2	4	9, 12			5, 10, 13	8	1, 16
			3	9, 12	4			5, 10, 13	8	1, 16
Output Voltage	Logic 0	$V_{OL}$	2	9, 12	4			5, 10, 13	8	1, 16
			3	4	9, 12			5, 10, 13	8	1, 16
Threshold Voltage	Logic 1	$V_{OHA}$	2		9, 12	4		5, 10, 13	8	1, 16
			3	9, 12		4	4	5, 10, 13	8	1, 16
Threshold Voltage	Logic 0	$V_{OLA}$	2		9, 12		4	5, 10, 13	8	1, 16
			3	9, 12		4	4	5, 10, 13	8	1, 16
Reference Voltage	$V_{BB}$	11						5, 10, 13	8	1, 16
Switching Times	(50Ω Load)					Pulse In	Pulse Out		-3.2 V	+2.0 V
Propagation Delay	$t_{4+2+}$	2				4	2	5, 10, 13	8	1, 16
	$t_{4-2-}$	2				4	2	5, 10, 13	8	1, 16
	$t_{4+3-}$	3				4	3	5, 10, 13	8	1, 16
	$t_{4-3+}$	3				4	3	5, 10, 13	8	1, 16
Rise Time	(20 to 80%)	$t_{2+}$	2			4	2	5, 10, 13	8	1, 16
		$t_{3+}$	3			4	3	5, 10, 13	8	1, 16
Fall Time	(20 to 80%)	$t_{2-}$	2			4	2	5, 10, 13	8	1, 16
		$t_{3-}$	3			4	3	5, 10, 13	8	1, 16

Each MECL 10,000 series circuit has been designed to meet the dc specifications shown in the test table, after thermal equilibrium has been established. The circuit is in a test socket or mounted on a printed circuit board and transverse air flow greater than 500 linear fpm is maintained. Outputs are terminated through a 50-ohm resistor to -2.0 volts. Test procedures are shown for only one gate. The other gates are tested in the same manner.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเนื้อหาไปใช้ MOTOROLA

# MMBV2101LT1 Series, MV2105, MV2101, MV2109, LV2205, LV2209



ON Semiconductor™

<http://onsemi.com>

## Silicon Tuning Diodes

6.8–100 pF, 30 Volts  
Voltage Variable Capacitance Diodes

These devices are designed in popular plastic packages for the high volume requirements of FM Radio and TV tuning and AFC, general frequency control and tuning applications. They provide solid-state reliability in replacement of mechanical tuning methods. Also available in a Surface Mount Package up to 33 pF.

- High Q
- Controlled and Uniform Tuning Ratio
- Standard Capacitance Tolerance – 10%
- Complete Typical Design Curves

### MAXIMUM RATINGS

Rating	Symbol	Value	Unit	
Reverse Voltage	$V_R$	30	Vdc	
Forward Current	$I_F$	200	mAdc	
Forward Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	MMBV21xx	225 1.8	mW mW/°C
		MV21xx LV22xx	280 2.8	
Junction Temperature	$T_J$	+150	°C	
Storage Temperature Range	$T_{stg}$	-55 to +150	°C	

### DEVICE MARKING


MMBV2101LT1 = M4G	MMBV2108LT1 = 4X	MV2109 = MV2109
MMBV2103LT1 = 4H	MMBV2109LT1 = 4J	LV2205 = LV2205
MMBV2105LT1 = 4U	MV2101 = MV2101	LV2209 = LV2209
MMBV2107LT1 = 4W	MV2105 = MV2105	

### ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Reverse Breakdown Voltage ( $I_R = 10 \mu\text{Adc}$ ) MMBV21xx, MV21xx LV22xx	$V_{(BR)R}$	30 25	–	–	Vdc
Reverse Voltage Leakage Current ( $V_R = 25 \text{ Vdc}$ , $T_A = 25^\circ\text{C}$ )	$I_R$	–	–	0.1	$\mu\text{Adc}$
Diode Capacitance Temperature Coefficient ( $V_R = 4.0 \text{ Vdc}$ , $f = 1.0 \text{ MHz}$ )	$TCC$	–	280	–	ppm/°C




### MARKING DIAGRAM



XXX = Device Code\*  
M = Date Code  
\* See Table



TO-226AC, TO-92  
CASE 182  
STYLE 1



XX = Device Code Line 1\*  
XXXX = Device Code Line 2\*  
M = Date Code  
\* See Table

Preferred devices are recommended choices for future use and best overall value.

## MMBV2101LT1 Series, MV2105, MV2101, MV2109, LV2205, LV2209

Device	C <sub>T</sub> , Diode Capacitance V <sub>R</sub> = 4.0 Vdc, f = 1.0 MHz pF			Q, Figure of Merit V <sub>R</sub> = 4.0 Vdc, f = 50 MHz	TR, Tuning Ratio C <sub>2</sub> /C <sub>30</sub> f = 1.0 MHz		
	Min	Nom	Max	Typ	Min	Typ	Max
MMBV2101LT1/MV2101	6.1	6.8	7.5	450	2.5	2.7	3.2
MMBV2103LT1	9.0	10	11	400	2.5	2.9	3.2
LV2205/MMBV2105LT1/MV2105	13.5	15	16.5	400	2.5	2.9	3.2
MMBV2107LT1	19.8	22	24.2	350	2.5	2.9	3.2
MMBV2108LT1	24.3	27	29.7	300	2.5	3.0	3.2
LV2209/MMBV2109LT1/MV2109	29.7	33	36.3	200	2.5	3.0	3.2

MMBV2101LT1, MMBV2103LT1, MMBV2105LT1, MMBV2107LT1 thru MMBV2109LT1, are also available in bulk. Use the device title and drop the "T1" suffix when ordering any of these devices in bulk.

### PARAMETER TEST METHODS

#### 1. C<sub>T</sub>, DIODE CAPACITANCE

(C<sub>T</sub> = C<sub>C</sub> + C<sub>J</sub>). C<sub>T</sub> is measured at 1.0 MHz using a capacitance bridge (Boonton Electronics Model 75A or equivalent).

#### 2. TR, TUNING RATIO

TR is the ratio of C<sub>T</sub> measured at 2.0 Vdc divided by C<sub>T</sub> measured at 30 Vdc.

#### 3. Q, FIGURE OF MERIT

Q is calculated by taking the G and C readings of an admittance bridge at the specified frequency and substituting in the following equations:

$$Q = \frac{2\pi f C}{G}$$

(Boonton Electronics Model 33AS8 or equivalent). Use Lead Length ≈ 1/16".

#### 4. TCC, DIODE CAPACITANCE TEMPERATURE COEFFICIENT

TCC is guaranteed by comparing C<sub>T</sub> at V<sub>R</sub> = 4.0 Vdc, f = 1.0 MHz, T<sub>A</sub> = -65°C with C<sub>T</sub> at V<sub>R</sub> = 4.0 Vdc, f = 1.0 MHz, T<sub>A</sub> = +85°C in the following equation, which defines TCC:

$$TCC = \left| \frac{C_T(+85^\circ\text{C}) - C_T(-65^\circ\text{C})}{85 + 65} \right| \cdot \frac{10^6}{C_T(25^\circ\text{C})}$$

Accuracy limited by measurement of C<sub>T</sub> to ±0.1 pF.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ <http://onsemi.com> เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MMBV2101LT1 Series, MV2105, MV2101, MV2109, LV2205, LV2209

## TYPICAL DEVICE CHARACTERISTICS




Figure 1. Diode Capacitance versus Reverse Voltage




Figure 2. Normalized Diode Capacitance versus Junction Temperature




Figure 3. Reverse Current versus Reverse Bias Voltage




Figure 4. Figure of Merit versus Reverse Voltage




Figure 5. Figure of Merit versus Frequency