

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



การออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท  
ที่ใช้โครงสร้างเลขคณิตกระจายด้วย FPGA


DESIGN AND IMPLEMENTATION OF STATE-SPACE DISTRIBUTED  
ARITHMETIC DIGITAL FILTER USING FPGA



ปริญญาานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2546

เลขหมู่.....  
เลขทะเบียน 54942  
วัน,เดือน,ปี - 1 ต.ธ. 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกทั้งหมดให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



การออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท  
ที่ใช้โครงสร้างเลขคณิตกระจายด้วย FPGA

DESIGN AND IMPLEMENTATION OF STATE-SPACE DISTRIBUTED  
ARITHMETIC DIGITAL FILTER USING FPGA



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสแตท

**Design and Implementation of State-Space Distributed Arithmetic**

**Digital Filter using FPGA**

ผู้จัดทำ

1. นางสาว พันธิวาท์ ทรสูงเนิน 43010299
2. นาย อนุชิต ทองกู่เกียรติคุณ 43010514
3. นาย อภิชาติ เจียรสาธิต 43010520



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตท

DESIGN AND IMPLEMENTATION OF STATE-SPACE DISTRIBUTED  
ARITHMETIC DIGITAL FILTER USING FPGA

โดย นางสาวพันธิวาท์ ศรีสูงเนิน 43010299

นายอนุชิต ทองกู่เกียรติกุล 43010514

นายอภิชาติ เจียรสาธิต 43010520

อาจารย์ที่ปรึกษา รศ. ดร. กอบชัย เดชหาญ

อาจารย์ ศรววัฒน์ ชิวปรีชา

บทคัดย่อ

ปริภูมิตฤษฎีนี้นำเสนอการออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย ซึ่งโดยทั่วไปจะสร้างขึ้นมาจากฟังก์ชันถ่ายโอนโดยตรง ส่วนในโครงการนี้ได้ใช้วิธีการแทนให้อยู่ในรูปของปริภูมิสเตทก่อน ส่งผลให้จำนวนของสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง นอกจากนี้ยังได้นำเสนอวิธีการตัดแปลงสเปกตรัมกำลังสัญญาณซึ่งใช้ในการลดผลของสัญญาณรบกวนที่เกิดจากการบิดเบือน จากการคำนวณเนื่องจากผลของความยาวคำจำกัดซึ่งส่งผลโดยตรงต่อค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวนที่เกิดขึ้นที่เอาต์พุต ส่วนในแง่ของการสร้างได้ใช้ภาษา VHDL ในการบรรยายการทำงานของวงจรที่ได้ออกแบบ แล้วทำการสังเคราะห์เป็นวงจร โดยวงจรที่ได้จะถูกนำไปแมปลงไปยังอุปกรณ์ FPGA เพื่อทดสอบการทำงาน

ABSTRACT

This project presents a design and implementation of digital filter based on Distributed Arithmetic (DA). Generally, it can be obtained from transfer function directly, but this project is used state-space representation which results in order to reduce a number of input for memory addressing. Not only that, this project also proposes the Error Spectrum Shaping (ESS) which is the technique to reduce the roundoff noise from finite wordlength effect which affects directly with signal to noise ratio (SNR) at the output. An implementation is used VHDL to describe the hardware of this proposed design of digital filter. Finally, the synthesis and mapping onto FPGA for testing is carried out.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทที่ 1. บทนำ	1
1.1 ปัญหาและที่มาของปริญญาบัตร	1
1.2 วัตถุประสงค์ของงานวิจัย	1
1.3 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย	1
1.4 ขั้นตอนการวิจัย	2
บทที่ 2. ทฤษฎีและหลักการ	3
2.1 ทฤษฎีหลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	3
2.1.1 ระบบตัวเลข	3
2.1.1.1 รูปแบบโดยตรง	3
2.1.1.2 รูปแบบจำนวนเชิงซ้อน	5
2.1.2 ทฤษฎีเลขคณิตกระจาย	7
2.1.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรรองสัญญาณเชิงเลข	13
2.2 ทฤษฎีการออกแบบวงจรรองสัญญาณป้อนกลับเชิงเลข	16
2.2.1 ทฤษฎีการสุ่มตัวอย่าง	16
2.2.2 สมการผลต่างสืบเนื่อง	19
2.2.3 การแปลงแซด	20
2.2.4 การแปลงเชิงเส้นคู่	21
2.3 ทฤษฎีการวิเคราะห์โครงสร้างเลขคณิตกระจายโดยการแทนปริภูมิสเตท	26
2.3.1 การแทนสมการผลต่างสืบเนื่องในรูปปริภูมิสเตท	26
2.3.2 การวิเคราะห์ปริภูมิสเตท	29
2.3.2.1 การแปลงคล้าย	31
2.3.2.2 ความซับซ้อนของโครงสร้างปริภูมิสเตท	32
2.4 สัญญาณรบกวนจากการปิดเศษและย่านพลวัตในวงจรรองสัญญาณเชิงเลข	33
2.4.1 การสเกลลิงและสัญญาณรบกวนจากการปิดเศษ	34
2.4.2 การอธิบายตัวแปรสเตทของวงจรรองสัญญาณเชิงเลข	38
2.4.3 การคำนวณการสเกลลิงและสัญญาณรบกวนจากการปิดเศษ	41
2.5 การออกแบบสถาปัตยกรรมวงจรรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย	44
2.5.1 โครงสร้างโดยตรง 1	44
2.5.2 โครงสร้างปริภูมิสเตทโดยทั่วไป	45
2.5.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3. การออกแบบสถาปัตยกรรมของวงจรกรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย	47
3.1 การออกแบบจากบนลงล่าง	47
3.2 ภาษา VHDL และ ส่วนประกอบต่าง ๆ ของภาษา	49
3.2.1 หน่วยการออกแบบเอนทิตี	49
3.2.2 หน่วยการออกแบบสถาปัตยกรรม	50
3.2.3 หน่วยการออกแบบแพ็คเกจ	54
3.2.4 หน่วยการออกแบบโครงแบบ	55
3.3 การออกแบบวงจรเชิงเลขด้วยอุปกรณ์ FPGA	56
3.3.1 การออกแบบโดยใช้ภาษาอธิบายการทำงานของฮาร์ดแวร์	57
3.3.2 การจำลองการทำงานของวงจร	58
3.3.3 การสังเคราะห์วงจร	58
3.3.4 การแบ่งวงจร	58
3.3.5 การวางอุปกรณ์	59
3.3.6 การเชื่อมต่อสัญญาณ	59
3.3.7 การโปรแกรมอุปกรณ์ FPGA	59
3.4 สถาปัตยกรรมภายในของ FPGA	59
บทที่ 4. การออกแบบและผลการออกแบบวงจรกรองสัญญาณเชิงเลข	58
4.1 การออกแบบสถาปัตยกรรมของวงจรกรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย	66
4.1.1 โครงสร้างโดยตรง 1	66
4.1.2 โครงสร้างปริภูมิสเตทโดยทั่วไป	67
4.1.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ	67
4.1.4 โครงสร้างเลขคณิตกระจายของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท	70
4.2 การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทในอันดับที่ 2	73
4.3 ผลการใช้โปรแกรม Matlab ในการออกแบบ	73
4.4 การเปรียบเทียบคุณสมบัติระหว่างโครงสร้าง Controllable Canonical Form กับโครงสร้าง Minimum Noise Structure	78
4.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรภายใน	79
4.6 ผลการออกแบบวงจรกรองสัญญาณเชิงเลขที่ได้ด้วย Altera FPGA เบอร์ EPF10K10LC84-4	98
4.6.1 โครงสร้างแบบ Controllable Canonical Form	98
4.6.2 โครงสร้างแบบ Minimum Noise Structure	99

เอกสารนี้เป็นเอกสารที่ส่งงานวิชาหรือโครงการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5. การทดลองและผลการทดลอง	101
5.1 ผลการออกแบบการทดลองของสัญญาณควบคุมภายใน	102
5.2 การออกแบบการทดลองสำหรับ โครงสร้างแบบ Controllable Canonical Form	104
5.2.1 การออกแบบการทดลองสำหรับการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	104
5.2.2 ผลการทดลองและการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	106
5.2.3 ผลตอบสนองความถี่ของวงจรรองสัญญาณที่ออกแบบ	112
5.3 การออกแบบการทดลองสำหรับ โครงสร้างแบบ Minimum Noise	113
5.3.1 ผลการทดลองและการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	113
5.3.2 ผลตอบสนองความถี่ของวงจรรองสัญญาณที่ออกแบบ	120
5.3.3 การออกแบบการทดลองสำหรับผลการทำงานของวงจรเปรียบเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab	121
5.3.4 ผลการทำงานของวงจรเปรียบเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab	122
บทที่ 6. วิจัยและสรุป ภาคผนวก กิตติกรรมประกาศ หนังสืออ้างอิง	131

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

		หน้า
รูปที่ 2.1	การจัดรูปแบบจำนวน โดยตรงที่ประกอบด้วยบิทจำนวนเต็มและบิทเศษส่วน	4
รูปที่ 2.2	การจัดรูปแบบจำนวน โดยตรงที่มีแต่บิทเศษส่วน	4
รูปที่ 2.3	การจัดรูปแบบจำนวนอิงครรชนี	6
รูปที่ 2.4	การคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้บูทอัลกอริธึม	11
รูปที่ 2.5	โครงสร้างวงจรรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง	15
รูปที่ 2.6	การสุ่มตัวอย่างสัญญาณเชิงอุปมาน	17
รูปที่ 2.7	สัญญาณสุ่มตัวอย่าง	17
รูปที่ 2.8	สเปกตรัมของสัญญาณจากการสุ่มตัวอย่าง	18
รูปที่ 2.9	อุปกรณ์ในการประมวลผลสัญญาณเชิงเลข	19
รูปที่ 2.10	ความสัมพันธ์ของระนาบเอสและระนาบแซค	23
รูปที่ 2.11	ปรากฏการณ์หอคอยที่มีผลต่อผลตอบสนองความถี่ของวงจรรองสัญญาณเชิงเลข	24
รูปที่ 2.12	การต่อเรียงกันของสมการผลต่างสี่เหลี่ยม	27
รูปที่ 2.13	ผลตอบสนองอิมพัลส์	31
รูปที่ 2.14	กราฟการไหลของสัญญาณของวงจรรองสัญญาณเชิงเลขแบบปริภูมิสเตทอันดับที่ 2	33
รูปที่ 2.15	กราฟการไหลของวงจรรองสัญญาณเชิงเลข	34
รูปที่ 2.16	วงจรรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1	36
รูปที่ 2.17	แบบจำลองของสัญญาณรบกวนที่เกิดจากการปัดเศษ	36
รูปที่ 2.18	กราฟการไหลของวงจรรองสัญญาณเชิงเลข	37
รูปที่ 2.19	แบบจำลองวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเตท	38
รูปที่ 2.20	กราฟการไหลของสัญญาณ $g(n)$	39
รูปที่ 2.21	กราฟการไหลของสัญญาณของวงจรรองอันดับที่ 2 ซึ่งไม่ได้ทำการสเกล	43
รูปที่ 2.22	กราฟการไหลของสัญญาณของวงจรรองอันดับที่ 2 ซึ่งผ่านการสเกล	44
รูปที่ 3.1	ขั้นตอนการออกแบบจากบนลงล่าง	48
รูปที่ 3.2	โครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี	49
รูปที่ 3.3	รูปแบบของ RS_flipflop	50
รูปที่ 3.4	โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม	51
รูปที่ 3.5	หน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ตามฟังก์ชันบูลีน $Q = \overline{QB + R}$ และ $QB = \overline{Q + S}$	52
รูปที่ 3.6	โครงสร้างภายในสถาปัตยกรรมของ RS_flipflop	52
รูปที่ 3.7	หน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะโครงสร้าง	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.8	หน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะพฤติกรรม	53
รูปที่ 3.9	หน่วยการออกแบบสถาปัตยกรรมของ RS_flipflop ในลักษณะผสม	54
รูปที่ 3.10	โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ	55
รูปที่ 3.11	โครงสร้างโดยทั่วไปของบอดีแพ็คเกจ	55
รูปที่ 3.12	โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ	56
รูปที่ 3.13	ลักษณะของตัว FPGA และการนำไปใช้งาน	56
รูปที่ 3.14	ขั้นตอนการออกแบบโดยใช้อุปกรณ์ FPGA	57
รูปที่ 3.15	โครงสร้างของ FPGA ตระกูล FLEX 10K	60
รูปที่ 3.16	โครงสร้างภายในของ LE	61
รูปที่ 3.17	การใช้งาน LUT เป็นโครงข่ายของลอจิก	62
รูปที่ 3.18	โครงข่ายของการเชื่อมต่อ Logic Array Block (LAB)	62
รูปที่ 3.19	โครงสร้างภายในของ LAB	63
รูปที่ 3.20	โครงสร้างภายใน EAB	64
รูปที่ 3.21	โครงสร้างภายในของ IOE	65
รูปที่ 4.1	โครงสร้างแบบโดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	66
รูปที่ 4.2	โครงสร้างแบบปริภูมิสเตทโดยทั่วไป ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	67
รูปที่ 4.3	โครงสร้างปริภูมิสเตทแบบ Controllable Canonical Form	68
รูปที่ 4.4	โครงสร้างแบบ Minimum Noise Structure	69
รูปที่ 4.5	โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท	70
รูปที่ 4.6	โครงสร้าง Controllable Canonical Form ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	71
รูปที่ 4.7	โครงสร้างวงจรกรองสัญญาณเชิงเลขอันดับที่ $N$ แบบ Controllable Canonical Form	72
รูปที่ 4.8	ตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ EPROM ทั้ง 2 ตัว ของโครงสร้างแบบ Controllable Canonical Form	74
รูปที่ 4.9	ตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ EPROM ทั้ง 2 ตัว ของโครงสร้างแบบ Minimum Noise Structure	75
รูปที่ 4.10	การจำลองผลตอบสนองทางความถี่	77
รูปที่ 4.11	การเปรียบเทียบของค่าคงที่การปิดเศษของสัญญาณรบกวน	78
รูปที่ 4.12	ภาพกำลังงานของสัญญาณรบกวนเนื่องจากการปิดเศษของทั้งสองโครงสร้าง	79
รูปที่ 4.13	โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วย ปริภูมิสเตทแบบ Controllable Canonical Form	80
รูปที่ 4.14	โหม้มี้งไคอะแกรมของสัญญาณควบคุม	81
รูปที่ 4.15	การจำลองการทำงานของ PISO	81
รูปที่ 4.16	สัญลักษณ์วงจร Parallel-in Serial-out ที่เกิดจากการ Schematic	82

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.17	การจำลองการทำงานของ SISO	82
รูปที่ 4.18	สัญลักษณ์วงจร Serial-in Serial-out ที่เกิดจากการ Schematic	82
รูปที่ 4.19	การจำลองการทำงานของ Buffer	82
รูปที่ 4.20	สัญลักษณ์วงจร Buffer ที่เกิดจากการ Schematic	83
รูปที่ 4.21	การจำลองการทำงานของหน่วยความจำ EPROM 1 และ EPROM 2	84
รูปที่ 4.22	สัญลักษณ์ตัวเก็บข้อมูล EPROM1 ที่เกิดจากการ Schematic	84
รูปที่ 4.23	สัญลักษณ์ตัวเก็บข้อมูล EPROM2 ที่เกิดจากการ Schematic	84
รูปที่ 4.24	วงจรสเกลลิงแอกคิวมูลเตอร์	85
รูปที่ 4.25	วงจรภายในของ Scaling Accumulator ซึ่งประกอบไปด้วย วงจรวกกลับ วงจรวกสะสม และวงจรรหารสอง	86
รูปที่ 4.26	การจำลองการทำงานของวงจรวกกลับสัญญาณ Add/Sub	86
รูปที่ 4.27	การจำลองการทำงานของวงจรวกสะสม Accumulator	86
รูปที่ 4.28	การจำลองการทำงานของสเกลลิงแอกคิวมูลเตอร์	87
รูปที่ 4.29	สัญลักษณ์วงจรสเกลลิงแอกคิวมูลเตอร์ ที่เกิดจากการ Schematic	87
รูปที่ 4.30	วงจรสเกลลิงแอกคิวมูลเตอร์ที่มีการคูณ 2 กลับคืน	88
รูปที่ 4.31	สเตทโคอะแกรมของ Control Unit	88
รูปที่ 4.32	การจำลองการทำงานของ Control Unit	89
รูปที่ 4.33	สัญลักษณ์วงจร Control Unit ที่เกิดจากการ Schematic	89
รูปที่ 4.34	วงจรกรองสัญญาณเชิงเลขโครงสร้าง Controllable Canonical Form ที่จะทำการ บรรจุลงใน FPGA	90
รูปที่ 4.35	โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 โดยใช้โครงสร้างเลขคณิต กระจายจากการแทนด้วยปริภูมิสเตทแบบ Minimum Noise	91
รูปที่ 4.36	โครงสร้างของวงจรกรองสัญญาณเชิงเลข แบบ Minimum Noise ที่จะบรรจุลงใน FPGA	91
รูปที่ 4.37	จำนวนของลอจิกเซลล์ ที่ใช้งานทั้งหมดของโครงสร้างแบบ Controllable Canonical Form	98
รูปที่ 4.38	ความเร็วสูงสุดของโครงสร้างแบบ Controllable Canonical Form	98
รูปที่ 4.39	ปริมาณ logic cells ที่ใช้งานทั้งหมดของโครงสร้างแบบ Controllable Canonical Form	99
รูปที่ 4.40	จำนวนของลอจิกเซลล์ ที่ใช้งานทั้งหมดของโครงสร้างแบบ Minimum Noise Structure	99
รูปที่ 4.41	ความเร็วสูงสุดของโครงสร้างแบบ Minimum Noise Structure	100
รูปที่ 4.42	ปริมาณ Logic Cells ที่ใช้งานทั้งหมดของโครงสร้างแบบ Minimum Noise Structure	100
รูปที่ 5.1	วงจรแปลงสัญญาณเชิงอนาลอกเป็นสัญญาณดิจิทัล	101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.2	วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาล็อก	102
รูปที่ 5.3	การเปรียบเทียบสัญญาณ sys_clk, clk, s_a และ lacc	102
รูปที่ 5.4	สัญญาณ lacc, lr, clacc และ sc	103
รูปที่ 5.5	สัญญาณ sys_clk เทียบกับ clk	103
รูปที่ 5.6	สัญญาณ sys_clk เทียบกับ sc	104
รูปที่ 5.7	การเตรียมอุปกรณ์สำหรับการทดลองวัดคุณลักษณะของวงจรกรองสัญญาณที่ ออกแบบขึ้น	105
รูปที่ 5.8	ผลการ Sweep ความถี่	106
รูปที่ 5.9	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz	107
รูปที่ 5.10	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 1 kHz	107
รูปที่ 5.11	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 2.2 kHz	108
รูปที่ 5.12	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 3.2 kHz	108
รูปที่ 5.13	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 4 kHz	109
รูปที่ 5.14	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 5 kHz	109
รูปที่ 5.15	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 6 kHz	110
รูปที่ 5.16	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 7.5 kHz	110
รูปที่ 5.17	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz	111
รูปที่ 5.18	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz	111
รูปที่ 5.19	กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการ เขียนแบบด้วยโปรแกรม Matlab	113
รูปที่ 5.20	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz	114
รูปที่ 5.21	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 1 kHz	114
รูปที่ 5.22	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 2.2 kHz	115
รูปที่ 5.23	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 3.2 kHz	115
รูปที่ 5.24	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 4 kHz	116
รูปที่ 5.25	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 5 kHz	116
รูปที่ 5.26	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 6 kHz	117
รูปที่ 5.27	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 7.5 kHz	117
รูปที่ 5.28	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz	118
รูปที่ 5.29	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz	118
รูปที่ 5.30	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 31.25 kHz	119
รูปที่ 5.31	กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการ เขียนแบบด้วยโปรแกรม Matlab	121
รูปที่ 5.32	การเตรียมอุปกรณ์สำหรับการทดลองดูผลการทำงานของวงจร	122

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.33	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2= 8$ kHz	123
รูปที่ 5.34	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=12$ kHz	123
รูปที่ 5.35	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=15$ kHz	124
รูปที่ 5.36	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=20$ kHz	124
รูปที่ 5.37	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz	125
รูปที่ 5.38	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz	125
รูปที่ 5.39	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2= 8$ kHz	126
รูปที่ 5.40	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=12$ kHz	126
รูปที่ 5.41	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=15$ kHz	127
รูปที่ 5.42	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=20$ kHz	127
รูปที่ 5.43	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz	128
รูปที่ 5.44	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz	128
รูปที่ 5.45	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 2 เท่าของ $f_1$	129
รูปที่ 5.46	แสดงผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 1 เท่าของ $f_1$	129
รูปที่ 5.47	แสดงผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 0.5 เท่าของ $f_1$	130

## สารบัญตาราง

		หน้า
ตารางที่ 2.1	คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	5
ตารางที่ 2.2	คุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ	7
ตารางที่ 2.3	ขั้นตอนการคูณเลขส่วนเติมเต็มสอง	10
ตารางที่ 2.4	ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนดโดยข้อมูลอินพุต	13
ตารางที่ 4.1	ค่า $\phi_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form	74
ตารางที่ 4.2	ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form	75
ตารางที่ 4.3	ค่า $\phi_1(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	76
ตารางที่ 4.4	ค่า $\phi_2(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	76
ตารางที่ 4.5	ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	77
ตารางที่ 5.1	ค่าแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่างๆ	112
ตารางที่ 5.2	ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ	120

### 1.1 ปัญหาและที่มาของปริยุฎาณิพนธ์

โดยทั่วไปการสร้างวงจรกรองสัญญาณเชิงเลข (Digital Filter) สามารถที่จะแบ่งออกได้เป็น 2 แบบ คือ สร้างโดยการเลียนแบบ (Simulation) โครงสร้างของวงจรกรองด้วยคอมพิวเตอร์ โดยการเขียนโปรแกรมฟังก์ชันถ่ายโอน (Transfer Function) ของวงจรเก็บไว้แล้วนำสัญญาณที่จะกรองป้อนเข้าไปคำนวณกับโปรแกรมของฟังก์ชันถ่ายโอน ผลที่ได้ก็คือสัญญาณที่ผ่านวงจรกรอง การกรองแบบนี้อาจถือได้ว่าเป็นการกรองเชิงเลขในระบบเวลาไม่จริง (Non-Real Time System) อีกวิธีคือการสร้างวงจรฮาร์ดแวร์ โดยนำเอาอุปกรณ์ทางดิจิทัล เช่น ตัวเลื่อนข้อมูล (Shift Register), ตัวบวก/ลบ (Adder/Subtractor) และตัวคูณ (Multiplier) มาต่อเป็นวงจร หรือใช้ไมโครโปรเซสเซอร์, DSP Chip ก็ได้ ซึ่งการกรองแบบนี้ส่วนใหญ่เป็นการกรองในระบบเวลาจริง (Real Time System) ในปริยุฎาณิพนธ์ฉบับนี้ได้ใช้วิธีการทางฮาร์ดแวร์ในการสร้างวงจรกรองสัญญาณ โดยนำโครงสร้างของตัวประมวลผลเลขคณิตกระจาย (Distributed Arithmetic) มาออกแบบสร้างวงจรกรองสัญญาณเชิงเลข ซึ่งส่งผลให้ความเร็วในการประมวลผลสูงทั้งยังใช้จำนวนของอุปกรณ์ต่าง ๆ น้อยทำให้วงจรกรองสัญญาณเชิงเลขที่ได้มีประสิทธิภาพสูงในการทำงาน

### 1.2 วัตถุประสงค์ของปริยุฎาณิพนธ์

เนื่องจากการใช้ไมโครโปรเซสเซอร์ หรือ DSP Chip เป็นตัวประมวลผลโดยตรง ต่างก็มีขีดจำกัดในเรื่องของความเร็วที่ใช้ในการประมวลผล เพราะในการกรองสัญญาณเชิงเลขจะต้องมีการคูณกันของสัญญาณอินพุตกับฟังก์ชันถ่ายโอน ซึ่งกระบวนการคูณนี้จะใช้เวลาในการทำงานมาก ส่วนในงานวิจัยนี้ได้ใช้โครงสร้างเลขคณิตกระจายในการสร้างเป็นวงจรกรองสัญญาณเชิงเลข ซึ่งจะใช้การคูณแบบเปิดตาราง (Look-up table) โดยผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนจะถูกเก็บไว้ในหน่วยความจำชนิดอ่านได้อย่างเดียว (ROM หรือ EPROM) และจะใช้สัญญาณอินพุตเป็นแอดเดรส (Address) ของหน่วยความจำโดยตรง ทำให้ลดเวลาที่ใช้ไปในกระบวนการคูณลงไปได้มาก

### 1.3 ทฤษฎีหรือแนวความคิดที่ใช้ในปริยุฎาณิพนธ์

โครงสร้างเลขคณิตกระจาย เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ระหว่างเลขฐานสิบให้กระจายออกเป็นบิต เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลเล็กทรอนิกส์ได้ หลักการของโครงสร้างเลขคณิตกระจายคือการแปลงฟังก์ชันถ่ายโอน ซึ่งอยู่ในรูปสมการผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุตสำหรับโครงสร้างเลขคณิตกระจาย จะใช้แบบเปิดตาราง โดยค่าผลบวกของผลคูณระหว่างค่าสัมประสิทธิ์และอินพุตจะถูกเก็บ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไว้ในหน่วยความจำ และจะใช้สัญญาณอินพุทเป็นแอดเดรสของหน่วยความจำโดยตรง ซึ่งในปริณิญา นิพนธ์ฉบับนี้ สัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำจะแตกต่างจากหลักการที่มีอยู่เดิม โดยได้ใช้ เทคนิคการแทนสมการผลต่างสืบเนื่อง(Difference Equation) ด้วยปริภูมิสเตท (State-Space) ซึ่งจาก หลักการที่มีอยู่เดิมจะใช้สมการผลต่างสืบเนื่องในการสร้างวงจรโดยตรง ส่วนหลักการที่นำเสนอนี้จะทำ การนำสมการผลต่างสืบเนื่องมาแทนให้อยู่ในรูปของปริภูมิสเตทก่อน แล้วจึงนำสมการสเตท (State Equation) และสมการเอาต์พุท (Output Equation) ที่ได้จากการแทนด้วยปริภูมิสเตทมาสร้างเป็นวงจร กรองสัญญาณ ส่งผลให้จำนวนสัญญาณอินพุทที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำมีค่าลดลง ทำให้สามารถใช้งานหน่วยความจำได้อย่างมีประสิทธิภาพขึ้น และมีขั้นตอนในการประมวลผลแตกต่างกัน ออกไปจากของเดิม

#### 1.4 ขั้นตอนของการทำงาน

ในการทำงานนี้ได้แบ่งขั้นตอนการทำงานออกเป็นหัวข้อต่างๆ ดังนี้

- 1.4.1 ทำการศึกษาและออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข โดยการออกแบบวงจร กรองสัญญาณเชิงอุปมานต้นแบบก่อน จากนั้นทำการแปลงให้เป็นวงจรกรองสัญญาณ เชิงเลข โดยใช้การแปลงเชิงเส้นคู่
- 1.4.2 ทำการศึกษาถึงการนำฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขที่ได้ มาทำการสร้าง ให้เป็นฮาร์ดแวร์ โดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.3 ทำการศึกษาถึงรูปแบบการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเตท รวมถึง ทำการออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลขที่ได้จากการแทนด้วยปริภูมิสเตท โดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.4 ทำการศึกษาถึงการนำภาษา VHDL มาใช้ในการออกแบบบรรยายการทำงานของวงจรกรอง สัญญาณที่ได้ทำการพัฒนาไว้ รวมทั้งการใช้งานอุปกรณ์ FPGA มาเป็นอุปกรณ์ต้นแบบ ของวงจรกรองสัญญาณที่ได้
- 1.4.5 ทำการทดสอบการทำงานของวงจรกรองสัญญาณเชิงเลขที่ได้
- 1.4.6 สรุปผลการทดลอง รวมทั้งข้อเด่นและข้อด้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการ

#### 2.1 ทฤษฎีหลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย


โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อๆว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's Complement) และการคูณจะใช้แบบเปิดตาราง (Look-Up Table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's Complement Multiplication)

##### 2.1.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed Point Format) และรูปแบบจำนวนอิงครรขนี้ (Floating Point Format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรรหัสแวลที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงครรขนี้จะสามารถแทนค่าของสัญญาณ คือ ให้ย่านพลวัต (Dynamic Range) ได้มากกว่า แต่ต้องใช้วงจรรหัสแวลที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง


##### 2.1.1.1 รูปแบบจำนวนโดยตรง

รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเศษส่วน ดังแสดงในรูปที่ 2.1



รูปที่ 2.1 การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน

จำนวนบิต  $N$  เป็นตัวกำหนดช่วงพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรรอสัญญาณเชิงเลข โดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง  $-1 \leq X < 1$  คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน  $L$  บิต ดังแสดงในรูปที่ 2.2



รูปที่ 2.2 การจัดรูปแบบจำนวนโดยตรงที่มีแค่บิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ (1) แบบขนาดและเครื่องหมาย (Sign magnitude) (2) แบบส่วนเต็มเต็มหนึ่ง (1's complement) (3) แบบส่วนเต็มเต็มสอง (2's complement) โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรงทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.1

ตารางที่ 2.1 คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2's complement	1's complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Fair	Excellent	Good

ใน 3 รูปแบบนี้ตัวเลขแบบส่วนเติมเต็มสองเป็นที่นิยมใช้กันมากในระบบการประมวลผลสัญญาณเชิงเลข ทั้งนี้เนื่องจาก

1. มีการแทนค่าเลขศูนย์ได้เพียงค่าเดียว
2. การสร้างวงจรฮาร์ดแวร์สำหรับการบวก ลบ และคูณ ของเลขส่วนเติมเต็มสองทำได้ง่าย โดยในการคูณสามารถใช้หลักการเลื่อนและบวก (Shift and add) หรือที่เรียกว่า บูทอลกอริธึม (Booth's algorithm) ได้
3. ในระหว่างผลการบวกย่อย (Partial sum) ของการบวกเลขส่วนเติมเต็มสอง ตามหรือตีจำนวน ถึงเมื่ออาจจะเกิดการล้น (ตัวทศจากผลการบวกล้นข้ามไปทับบิตเครื่องหมาย) แต่ผลลัพธ์สุดท้ายมักให้ค่าถูกต้องเสมอ ถ้าผลบวกอยู่ในช่วง  $-1$  ถึง  $1-2^{-L}$  ดังตัวอย่าง

$$\begin{array}{r}
 7/8 \quad 0.111 \\
 + 4/8 \quad 0.100 \\
 \hline
 11/8 \quad 1.011 \quad \text{ผลบวกย่อยที่ผิดเนื่องจากเกิดการล้น} \\
 - 6/8 \quad 1.010 \\
 \hline
 5/8 \quad 0.101 \quad \text{ผลบวกที่ถูกต้อง}
 \end{array}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.1.1.2 รูปแบบจำนวนอิงครรชนี

รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ (1) ย่านพลวัตรของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ  $-1$  และค่าที่มากที่สุด คือ  $1-2^{-L}$  (2) เปรอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน  $0.11011010$  และ  $0.000110101$  ถูกตัดให้จำนวนบิตเศษส่วนเหลือเพียง 4 บิต เปรอร์เซ็นต์ความผิดพลาดจะเป็น 4.59 % และ 39.6 % ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรชนี ซึ่งตัวเลข  $X$  แสดงได้โดย

$$X = M \times 2^e \quad (2.1)$$

โดย  $e$  เป็นจำนวนเต็ม และ  $\frac{1}{2} \leq |M| < 1$

$M$  และ  $e$  เรียกว่า แมนทิสซา (Mantissa) และ เอ็กซ์โพเนนท์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน  $0.00110101$  และ  $01001.11$  สามารถแทนได้โดย  $0.110101 \times 2^{-2}$  และ  $0.100111 \times 2^4$  ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรชนีสามารถแสดงได้ดังรูปที่ 2.3 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสซาและอีกส่วนสำหรับเอ็กซ์โพเนนท์



รูปที่ 2.3 การจัดรูปแบบจำนวนอิงครรชนี

ข้อดีของการใช้จำนวนอิงครรชนี คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง ตารางที่ 2.2 เป็นการสรุปคุณสมบัติทางด้านคณิตศาสตร์ของตัวเลขรูปแบบจำนวนโดยตรงและรูปแบบจำนวนอิงครรชนี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.2 คุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ

Features	Fixed-point fractions	Fixed-point integers	Floating-point
Overflow under multiplication	Impossible	Possible	Possible but unlikely
Overflow under addition	Possible but not harmful in most occasions	Possible	Possible but unlikely
Roundoff noise due to addition	No	No	Yes
Roundoff noise due to multiplication	Yes	No	Yes
Dynamic range available	Moderate	Moderate	Enormous
Implementation	Simple	Simple	Involved; more hardware and/or execution time required

### 2.1.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง ให้เลขส่วนเต็มเต็มสองของ  $X$  ซึ่งแทนด้วย  $\bar{X}$  และนิยามโดย

$$\bar{X} = \begin{cases} X & , X \geq 0 \\ 2 - |X| & , X < 0 \end{cases} \quad (2.2)$$

โดย  $X$  เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย “0” และถ้าเป็นลบแทนด้วย “1” ถ้าให้  $X$  แทนด้วยเลขฐานสองขนาด  $L+1$  บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0.X_1X_2\dots X_L \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของ  $\bar{X}$  ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$X = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.4)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X m \quad (2.5)$$

ให้  $\bar{Y}$ ,  $\bar{X}$  และ  $\bar{m}$  เป็นเลขส่วนเต็มเต็มสองของ  $Y$ ,  $X$  และ  $m$  ตามลำดับ จากนั้นพิจารณาจากสมการที่ (2.4) และ สมการที่ (2.5) จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.6)$$

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเต็มเต็มสองของ } [-X_0 m + 2^{-1} X_1 m + 2^{-2} X_2 m + 2^{-3} X_3 m + \dots + 2^{-L} X_L m] \\ &= \text{ส่วนเต็มเต็มสองของ } [-X_0 m + 2^{-1} (X_1 m + \dots + 2^{-1} (X_{L-1} m + 2^{-1} (X_L m)))] \end{aligned} \quad (2.7)$$

ต่อไปพิจารณาสวนเต็มเต็มสองของ  $2^{-1}U$  โดย

$$\bar{U} = U_0 . U_1 U_2 \dots U_n$$

สำหรับ  $U \geq 0$  (หรือ  $U_0 = 0$ )

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2^{-1}\bar{U}$$

และสำหรับ  $U < 0$  (หรือ  $U_0 = 1$ )

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2 - |2^{-1}U| = 1 + 2^{-1}(2 - |U|) = 1 + 2^{-1}\bar{U}$$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = \begin{cases} 2^{-1}\bar{U} & \text{ถ้า } U_0 = 0 \\ 1 + 2^{-1}\bar{U} & \text{ถ้า } U_0 = 1 \end{cases} \quad (2.8)$$

สมการที่ (2.8) นี้แสดงให้เห็นได้ว่า ส่วนเต็มเต็มสองของ  $(2^{-1}U)$  เป็นการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2_2^{-1}\bar{U} \quad (2.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $2_2^{-1}\bar{U}$  แสดงถึงการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต แบบเลขส่วนเติมเต็มสอง ซึ่งสัญลักษณ์  $2_2^{-1}$  (ซึ่งโดยทั่วไปนิยมเขียนเป็น  $2^{-1}$ ) เป็นการแสดงว่าในกรณีที่  $\bar{U}$  เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่  $\bar{U}$  เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก  $1+2^{-1}\bar{U}$ ) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นจะต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนข้อมูลโดยรายละเอียดจะกล่าวถึงในบทที่ 4

จากนั้นพิจารณาสมการที่ (2.7) และสมการที่ (2.8) จะได้ว่า

$$\begin{aligned}\bar{Y} &= -X_0\bar{m} + 2^{-1}X_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \\ &= -X_0\bar{m} + 2^{-1}(X_1\bar{m} + \dots + 2^{-1}(X_{L-1}\bar{m} + 2^{-1}(X_L\bar{m})))\end{aligned}\quad (2.10)$$

ซึ่งจากสมการที่ (2.10) จะเห็นได้ว่าผลคูณจากสมการที่ (2.5) สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and add) หรือ บูทอัลกอริธึมนั่นเอง โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเติมเต็มสองสามารถหาได้ตามขั้นตอน ดังนี้

1. เคลียร์ค่าข้อมูลในแอมพลิฟายเออร์รีจิสเตอร์
2. บวก  $X_L\bar{m}$  กับค่าที่อยู่ในแอมพลิฟายเออร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอมพลิฟายเออร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า  $X_{L-1}, \dots, X_1$
5. ลบค่า  $X_0\bar{m}$  ออกจากค่าที่อยู่ในแอมพลิฟายเออร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริธึมนี้

$Y = X m = 0.8125(-0.390625)$  โดยสมมติให้ใช้แอมพลิฟายเออร์รีจิสเตอร์ขนาด 12 บิต

$m = -0.390625$	$X = 0.8125 = \bar{X} \quad \therefore X \text{ เป็นเลขบวก}$
$\bar{m} = 2 -  m  \quad \therefore m \text{ เป็นเลขลบ}$	$\therefore \bar{X} = 0.1101 = X_0X_1X_2X_3X_4$
$= 2 - 0.390625$	
$= 1.609375$	
$\therefore \bar{m} = 1.100111$	

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.3 ขั้นตอนการคูณเลขส่วนเติมเต็มสอง

การดำเนินการ	ข้อมูลในแอกคิวมูลเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
ACC+ $X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
ACC+ $X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
ACC+ $X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
ACC+ $X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
ACC- $X_0 \bar{m}$	1.101 0111 0110


จะได้

$$\therefore \bar{Y} = 1.101\ 0111\ 0110 = Y_0 \cdot Y_1 \cdot Y_2 \dots Y_{11}$$

$$\begin{aligned}
 Y &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\
 &= -1 + [2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}] \\
 &= -0.3173828125
 \end{aligned}$$

จากอัลกอริธึมดังกล่าว สามารถออกแบบการทำงานและสร้างวงจร แสดงได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 การคูณแบบเลขส่วนเต็มเต็มสองโดยใช้รูปท้อลกอริธึม

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเต็มเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายค่าสัหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level) ดังนี้

พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N m_i X_i \tag{2.11}$$

โดย  $m_i$  เป็นค่าสัมประสิทธิ์ซึ่งมีค่าคงที่

$X_i$  เป็นข้อมูลอินพุท

ถ้า  $X_i$  แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย  $|X_i| < 1$  สามารถแสดง  $X_i$  แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \tag{2.12}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $X_{ij}$  = บิตต่างๆของข้อมูล  $X_i$  มีค่าเป็น 0 หรือ 1  
 $X_{i0}$  = บิตแสดงเครื่องหมาย  
 $X_{iL}$  = บิตที่มีนัยสำคัญต่ำสุด (LSB)  
 $L+1$  = จำนวนบิตที่แทนข้อมูลอินพุท

แทนค่า  $X_i$  ในสมการที่ (2.12) ลงในสมการที่ (2.11) จะได้

$$Y = \sum_{i=0}^N m_i \left[ -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.13)$$

จัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.14)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00}m_0 + X_{10}m_1 + X_{20}m_2 + \dots + X_{N0}m_N) \\ &\quad + 2^{-1}(X_{01}m_0 + X_{11}m_1 + X_{21}m_2 + \dots + X_{N1}m_N) \\ &\quad + 2^{-2}(X_{02}m_0 + X_{12}m_1 + X_{22}m_2 + \dots + X_{N2}m_N) \\ &\quad + \dots + 2^{-L}(X_{0L}m_0 + X_{1L}m_1 + X_{2L}m_2 + \dots + X_{NL}m_N) \end{aligned} \quad (2.15)$$

สมการที่ (2.15) นี้ ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุท ในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ (2.15) กับสมการที่ (2.10) จะเห็นว่า การคำนวณหาค่า  $Y$  ก็ใช้ทฤษฎีฮอริซิมมันเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุทไปเก็บไว้ในตารางเปิดคู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุทเป็นแอดเดรสของหน่วยความจำ เพื่อนำค่าในตารางเปิดคูมาผ่านขั้นตอนการคำนวณตามทฤษฎีฮอริซิม ซึ่งค่าในตารางเปิดคู สามารถแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.4 ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท	ผลคูณย่อยที่เก็บไว้ในตารางเปิดคู
$X_{Nj} \dots\dots\dots X_{2j} X_{1j} X_{0j}$	
0 ..... 0 0 0	0
0 ..... 0 0 1	$m_0$
0 ..... 0 1 0	$m_1$
0 ..... 0 1 1	$m_1 + m_0$
0 ..... 1 0 0	$m_2$
0 ..... 1 0 1	$m_2 + m_0$
0 ..... 1 1 0	$m_2 + m_1$
0 ..... 1 1 1	$m_2 + m_1 + m_0$
⋮	
1 ..... 1 1 1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

2.1.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรกรองสัญญาณเชิงเลข

ในการนำโครงสร้างเลขคณิตกระจายมาใช้ในการออกแบบ สำหรับวงจรกรองสัญญาณเชิงเลขนั้น เพื่อความสะดวกจะใช้สมการผลต่างอันดับที่สอง (Second order difference equation) มาพิจารณา เพื่อเป็นพื้นฐานในการสร้างวงจรที่มีอันดับที่สูงขึ้นต่อไป

พิจารณาสมการผลต่างอันดับสองดังนี้

$$Y(n) = a_0 X(n) + a_1 X(n-1) + a_2 X(n-2) - b_1 Y(n-1) - b_2 Y(n-2) \tag{2.16}$$

แทนลำดับสัญญาณอินพุท  $X(n)$  และลำดับสัญญาณเอาต์พุท  $Y(n)$  ด้วยเลขส่วนเติมเต็มสองได้ดังนี้

$$\begin{aligned} \bar{X}(n) &= X_0(n).X_1(n).X_2(n) \dots X_L(n) \\ \bar{Y}(n) &= Y_0(n).Y_1(n).Y_2(n) \dots Y_L(n) \end{aligned}$$

และให้  $\bar{a}_i$  และ  $\bar{b}_i$  เป็นเลขส่วนเติมเต็มสองของ  $a_i$  และ  $b_i$  ตามลำดับ

$X(n)$  และ  $Y(n)$  สามารถแสดงได้โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$X(n) = -X_0(n) + \sum_{i=1}^L X_i(n) 2^{-i}$$

$$Y(n) = -Y_0(n) + \sum_{i=1}^L Y_i(n) 2^{-i}$$

นำค่า  $X(n)$  และ  $Y(n)$  แทนลงในสมการที่ (2.16) ได้

$$Y(n) = \sum_{i=1}^L 2^{-i} \left[ a_0 X_i(n) + a_1 X_i(n-1) + a_2 X_i(n-2) - b_1 Y_i(n-1) - b_2 Y_i(n-2) \right]$$

$$- \left[ a_0 X_0(n) + a_1 X_0(n-1) + a_2 X_0(n-2) - b_1 Y_0(n-1) - b_2 Y_0(n-2) \right] \quad (2.17)$$

คูณ  $2^{-1}$  ทั้ง 2 ข้างได้

$$2^{-1} Y(n) = \sum_{i=1}^L 2^{-i} \left[ 2^{-1} a_0 X_i(n) + 2^{-1} a_1 X_i(n-1) + 2^{-1} a_2 X_i(n-2) - 2^{-1} b_1 Y_i(n-1) \right. \\ \left. - 2^{-1} b_2 Y_i(n-2) \right] - \left[ 2^{-1} a_0 X_0(n) + 2^{-1} a_1 X_0(n-1) + 2^{-1} a_2 X_0(n-2) \right. \\ \left. - 2^{-1} b_1 Y_0(n-1) - 2^{-1} b_2 Y_0(n-2) \right] \quad (2.18)$$

พิจารณาสมการที่ (2.18) และสมการที่ (2.9) จะได้

$$2^{-1} \bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} \left[ 2^{-1} \bar{a}_0 X_i(n) + 2^{-1} \bar{a}_1 X_i(n-1) + 2^{-1} \bar{a}_2 X_i(n-2) - 2^{-1} \bar{b}_1 Y_i(n-1) \right. \\ \left. - 2^{-1} \bar{b}_2 Y_i(n-2) \right] - \left[ 2^{-1} \bar{a}_0 X_0(n) + 2^{-1} \bar{a}_1 X_0(n-1) + 2^{-1} \bar{a}_2 X_0(n-2) \right. \\ \left. - 2^{-1} \bar{b}_1 Y_0(n-1) - 2^{-1} \bar{b}_2 Y_0(n-2) \right] \quad (2.19)$$

เพราะฉะนั้น

$$\bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} F_i - F_0 \quad (2.20)$$

โดย

$$F_i = \bar{a}_0 X_i(n) + \bar{a}_1 X_i(n-1) + \bar{a}_2 X_i(n-2) - \bar{b}_1 Y_i(n-1) - \bar{b}_2 Y_i(n-2) \quad (2.21)$$

$$F_0 = \bar{a}_0 X_0(n) + \bar{a}_1 X_0(n-1) + \bar{a}_2 X_0(n-2) - \bar{b}_1 Y_0(n-1) - \bar{b}_2 Y_0(n-2) \quad (2.22)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนเติมเต็มสองของ  $Y(n)$  สามารถหาได้โดยใช้อัลกอริธึมดังนี้

1. เคลียร์ค่าของข้อมูลในแอดคิวมูเลเตอร์รีจิสเตอร์
2. คำนวณค่า  $F_i$  สำหรับ  $i=L$
3. บวกค่า  $F_i$  กับค่าที่บรรจุอยู่ในแอดคิวมูเลเตอร์รีจิสเตอร์
4. เลื่อนค่าที่บรรจุอยู่ในแอดคิวมูเลเตอร์รีจิสเตอร์ไปทางขวา 1 บิต (เลื่อนข้อมูลแบบเลขส่วนเติมเต็มสอง)
5. ทำซ้ำข้อ 2 ถึง 4 สำหรับ  $i=L-1, L-2, \dots, 1$
6. คำนวณค่า  $F_0$
7. ลบค่า  $F_0$  ออกจากค่าที่บรรจุอยู่ในแอดคิวมูเลเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

โดยอัลกอริธึมที่กล่าวมาสามารถออกแบบการทำงานและสร้างวงจรดังแสดงได้ดังรูป



รูปที่ 2.5 โครงสร้างวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง

จากรูปที่ 2.5 ส่วนที่อยู่ในเส้นประนิยมเรียกกันว่าวงจรสเกลลิ่งแอดคิวมูเลเตอร์ (Scaling Accumulator) โดยค่าที่อยู่ในแอดคิวมูเลเตอร์ ก่อนที่จะส่งไปบวกกับค่าผลลัพธ์จาก EPROM (หรือ partial sum ตัวต่อไป) จะต้องทำการเลื่อนข้อมูลไปทางขวา 1 บิตก่อน ดังที่กล่าวมาแล้ว ซึ่งการเลื่อนข้อมูลไปทางขวา 1 บิตนี้ เขียนแทนด้วยการคูณด้วย  $2^{-1}$  และผลจากสมการที่ (2.21) นำมาสร้างเป็นตารางเปิดดู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EPROM ค่าในตารางเปิดดูเป็นค่าของ  $F_i$  ซึ่งเกิดจากตัวแปรที่เป็นลำดับสัญญาณอินพุต 5 ตัว ดังนั้นค่าของ  $F_i$  จะมีค่า  $2^5 = 32$  ค่า โดยขนาดของ EPROM จะมีขนาด  $32 \times (L+1)$  บิต

## 2.2 ทฤษฎีการออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข

การออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลขนั้น โดยทั่วไปมีวิธีการออกแบบที่สำคัญอยู่ 2 วิธี คือ วิธีการออกแบบในโดเมน  $Z$  โดยตรง และวิธีการออกแบบโดยทำการแปลงจากฟังก์ชันถ่ายโอนของตัวกรองเชิงอุปมานที่มีเสถียรภาพดี โดยวิธีการนี้หากใช้การแปลงที่ดี การออกแบบก็ไม่ต้องคำนึงถึงเสถียรภาพของวงจรกรองอีก โดยที่ได้ผลตอบสนองแอมพลิจูดตามต้องการ ดังนั้นสิ่งสำคัญก็คือ การแปลงฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงอุปมานให้กลายเป็นฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงเลข โดยปกติวงจรกรองสัญญาณเชิงอุปมานจะเป็นฟังก์ชันของตัวแปร  $S$  (Laplace Variables) ขณะที่วงจรกรองสัญญาณเชิงเลขจะเป็นฟังก์ชันของตัวแปร  $Z$  ส่วนวิธีการออกแบบที่ใช้ในปริภูมิอนุพันธ์นี้ได้เลือกใช้วิธีการหลัง ดังนั้นขั้นตอนในการออกแบบจึงแบ่งได้เป็นสองขั้นตอนคือ ออกแบบวงจรกรองสัญญาณเชิงอุปมานให้มีเสถียรภาพที่ดีซึ่งในที่นี้จะไม่กล่าวถึงรายละเอียด เนื่องจากมีการค้นคว้า ศึกษา และรวบรวมเป็นหลักการไว้อย่างดี จากนั้นจึงแปลงฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานที่ได้ไปเป็นฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลข โดยในปริภูมิอนุพันธ์นี้ได้เลือกใช้วิธีการแปลงเชิงเส้นคู่ (Bilinear Transform)

### 2.2.1 ทฤษฎีการสุ่มตัวอย่าง


ในการเปลี่ยนสัญญาณเชิงอุปมานไปเป็นสัญญาณเชิงเลขนั้น จำเป็นจะต้องมีการสุ่มตัวอย่าง ซึ่งความถี่ในการสุ่มตัวอย่าง โดยที่ไม่ทำให้สัญญาณสูญเสียข้อมูลที่สำคัญไปนั้นต้องเป็นไปตามทฤษฎีการสุ่มตัวอย่าง (Sampling theory) ของแซนนอน (Shannon) ซึ่งกล่าวไว้ว่า ถ้าสัญญาณเชิงอุปมาน  $x(t)$  ซึ่งมีแบนด์วิดธ์เท่ากับ  $f_0$  แล้ว จะสามารถทำการสุ่มตัวอย่างโดยสัญญาณที่ได้ไม่สูญเสียข้อมูลที่สำคัญ ก็ต่อเมื่อความถี่ในการสุ่มตัวอย่าง  $f_s$  มีค่ามากกว่าหรือเท่ากับสองเท่าของความถี่  $f_0$

$$f_s \geq 2f_0 \quad (2.23)$$

โดยทั่วไปอาจทำการสุ่มตัวอย่างด้วยความถี่  $f_{sn} = 2f_0$  พอดี ซึ่งค่าความถี่นี้เรียกว่าความถี่ในควิสต์ (Nyquist frequency) และคาบเวลา  $T_n = 1/2f_0$  นี้เรียกว่าช่วงเวลาสุ่มตัวอย่างในควิสต์ (Nyquist interval) แต่ในทางปฏิบัติเพื่อหลีกเลี่ยงผลของปรากฏการณ์ไม่เป็นเชิงเส้น (Nonlinearity) ที่อาจเกิดจากการสุ่มตัวอย่าง จึงมักใช้ความถี่ในการสุ่มตัวอย่าง  $f_s$  มากกว่าค่าความถี่ในควิสต์  $f_{sn}$  ขึ้นไป ส่วนจะมีค่ามากกว่าเท่าใดนั้นขึ้นกับลักษณะงาน ไม่ได้มีการกำหนดค่าที่แน่นอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



รูปที่ 2.6 การสุ่มตัวอย่างสัญญาณเชิงอุปมาน

รูปที่ 2.6 แสดงการสุ่มตัวอย่างในโดเมนเวลาซึ่งก็คือการคูณสัญญาณเชิงอุปมาน  $x(t)$  กับลำดับของอิมพัลส์หนึ่งหน่วย  $f_s(t)$  โดยที่อิมพัลส์แต่ละตัวสมมติให้มีความห่างเท่ากับ  $T$  วินาที ซึ่งสามารถแทนได้ด้วยสมการ

$$f_s(t) = \sum_{n=-\infty}^{\infty} \delta(t - nT) \tag{2.24}$$






รูปที่ 2.7 สัญญาณสุ่มตัวอย่าง

และเมื่อทำการแปลงฟูรีเยร์ เพื่อทำการหาค่าสเปกตรัมความถี่ของ  $f_s(t)$  จะได้

$$F_s(\omega) = \mathcal{F}\{f_s(t)\} = \frac{2\pi}{T} \sum_{n=-\infty}^{\infty} \delta(\omega - n\omega_s) \tag{2.25}$$

ซึ่งแสดงให้เห็นว่า เมื่อพิจารณาในโดเมนความถี่ สเปกตรัมความถี่ของสัญญาณ  $f_s(t)$  เป็นอิมพัลส์ที่วางตัวห่างเท่าๆกันไปบนแกนความถี่เช่นกัน ดังแสดงในรูปที่ 2.8 (b)

(a) สเปกตรัมของสัญญาณเชิงอุปมาน  $x(t)$ (b) สเปกตรัมของสัญญาณสุ่มตัวอย่าง  $f_s(t)$ (c) สเปกตรัมของสัญญาณที่ได้จากการสุ่มตัวอย่าง  $x_{ss}(t)$ 

รูปที่ 2.8 สเปกตรัมของสัญญาณจากการสุ่มตัวอย่าง

ถ้าให้  $x_{ss}(t)$  เป็นสัญญาณที่ได้จากการสุ่มตัวอย่าง ดังนั้น

$$x_{ss}(t) = f_s(t)x(t) \quad (2.26)$$

และถ้าให้  $X(\omega)$  เป็นสเปกตรัมความถี่ของ  $x(t)$  เนื่องจากในโดเมนเวลาสัญญาณที่ได้จากการสุ่มตัวอย่างเป็นการคูณกันของสองสัญญาณ ดังนั้นในโดเมนความถี่จึงเป็นการทำคอนโวลูชัน (Convolution) ของสเปกตรัมของ  $f_s(t)$  และ  $x(t)$  หรือ

$$X_{ss}(\omega) = F_s(\omega) * X(\omega) \quad (2.27)$$

การคอนโวลูชันนี้แสดงเป็นแผนภาพดังในรูปที่ 2.8 ซึ่งผลลัพธ์ที่ได้จะเห็นว่าสเปกตรัมของสัญญาณที่ได้จากการสุ่มตัวอย่าง  $X_{ss}(\omega)$  เป็นการนำสเปกตรัมของ  $X(\omega)$  มาวางเรียงห่างเท่าๆกันไปตลอดบนแกนความถี่  $\omega$  ซึ่งจากรูปที่ 2.8 (c) จะเห็นว่าถ้าความถี่ของสัญญาณสุ่มตัวอย่าง  $f_s(t)$  มีค่าน้อยกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ในควิตซ์จะทำให้ช่วงห่างของแต่ละกลุ่มของสเปกตรัมเข้ามาเกยทับกัน ผลนี้ทำให้เกิดความผิดเพี้ยนไปของสเปกตรัมของสัญญาณเดิม ซึ่งผลนี้มีชื่อเรียกว่า ผลการเกิดเอเลสซิง (Aliasing effect) รูปที่ 2.8 ยังแสดงให้เห็นว่าผลตอบสนองความถี่ของวงจรกรองสัญญาณเชิงเลข จะมีผลตอบสนองความถี่ที่มีลักษณะเป็นคาบ คือเริ่มซ้ำค่าเดิมที่จุดที่มีค่าความถี่เป็น  $2\pi/T$  หรือ  $f_s/2$  ซึ่งความถี่นี้เรียกว่าความถี่พับ ซึ่งการที่ผลตอบสนองความถี่มีลักษณะเป็นคาบก็เนื่องมาจากการสุ่มตัวอย่างสัญญาณนั่นเอง

### 2.2.2 สมการผลต่างสลับเนื่อง

ในการวิเคราะห์ระบบเชิงอุปมาน คุณสมบัติของระบบในโดเมนเวลา จะสามารถเขียนอธิบายได้โดยใช้สมการเชิงอนุพันธ์ (Differential equation) เช่นเดียวกันในระบบเชิงเลขก็จะมีสมการผลต่างสลับเนื่อง (Difference equation) ไว้ใช้ในการอธิบายคุณสมบัติของระบบในโดเมนเวลา ซึ่งสมการผลต่างสลับเนื่องอันดับที่  $n$  สามารถเขียนได้เป็น

$$y(n) = \sum_{i=0}^r a_i x(n-i) - \sum_{i=1}^m b_i y(n-i) \quad (2.28)$$

โดยที่  $x(n)$  เป็นลำดับสัญญาณขาเข้า  $y(n)$  เป็นลำดับสัญญาณขาออก และ  $a_i, b_i$  เป็นค่าสัมประสิทธิ์ จะเห็นได้ว่าในการสร้างตัวประมวลผลสัญญาณตามสมการที่ (2.28) นั้น ต้องมีอุปกรณ์ 3 ชนิด คือ ตัวคูณ (Multiplier) ตัวหน่วงลำดับสัญญาณ (Delay) หรือชิฟรึจิสเตอร์ และตัวรวมสัญญาณ (Summer) ซึ่งทั้ง 3 อุปกรณ์นี้เขียนเป็นสัญลักษณ์แทนได้ดังในรูปที่ 2.9



รูปที่ 2.9 อุปกรณ์ในการประมวลผลสัญญาณเชิงเลข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.3 การแปลงแซด

การแปลงแซดเป็นการแปลงที่กระทำกับสัญญาณไม่ต่อเนื่อง แล้วให้ผลลัพธ์เป็นฟังก์ชันของตัวแปรเชิงซ้อน คือตัวแปร  $Z$  สำหรับสัญญาณ  $x(n)$  ใดๆ การแปลงแซดของ  $x(n)$  เขียนแทนด้วยสัญลักษณ์  $X(Z)$  มีนิยามว่า

$$Z\{x(n)\} = X(Z) = \sum_{n=-\infty}^{\infty} x(n) Z^{-n} \quad (2.29)$$

และการแปลงแซดผกผัน (Inverse Z – Transform) มีนิยามว่า

$$Z^{-1}\{X(Z)\} = x(n) = \frac{1}{2\pi j} \oint_C X(Z) Z^{n-1} dZ \quad (2.30)$$

โดย  $Z = e^{sT}$  และโดยทั่วไปจะให้  $T=1$  ซึ่งการแปลงแซดนี้จะนำไปใช้เป็นเครื่องมือในการวิเคราะห์ระบบแบบไม่ต่อเนื่อง สมมติว่าระบบแบบไม่ต่อเนื่องระบบหนึ่งมีผลตอบสนองอิมพัลส์ (Impulse response) เป็น  $h(n)$  และการแปลงแซดของ  $h(n)$  ได้ค่าเป็น  $H(Z)$  ซึ่ง  $H(Z)$  นี้ก็คือฟังก์ชันถ่ายโอน (Transfer function) ของระบบ โดยมีความสัมพันธ์กับการแปลงแซดของสัญญาณขาเข้าและสัญญาณขาออก ดังสมการ

$$H(Z) = \frac{Y(Z)}{X(Z)} \quad (2.31)$$

สมการที่ (2.31) นี้ ซึ่งเป็นสมการความสัมพันธ์ในโดเมน  $Z$  สามารถนำไปใช้ประโยชน์ในการคำนวณหาค่าต่างๆของระบบ เช่น สมการผลต่างถีบเนื่อง,  $h(n)$ ,  $H(Z)$ ,  $y(n)$  เมื่อกำหนด  $x(n)$  โดยถ้าหากทราบค่าใดค่าหนึ่ง ก็สามารถใช้ในการแปลงแซดในการหาค่าที่เหลืออยู่ทั้งหมดได้อย่างมีประสิทธิภาพ ในทางปฏิบัติสัญญาณ  $x(n)$  ที่ใช้จะเป็นสัญญาณคอซอล (Causal signal) คือ  $x(n) = 0$  เมื่อ  $n < 0$  ทำให้ค่าตัวแปร  $n$  ในสมการที่ (2.29) จะมีค่าตั้งแต่ 0 จนถึง  $\infty$  ซึ่งจะเรียกว่าเป็นการแปลงแซดด้านเดียว ซึ่งมีคุณสมบัติที่สำคัญบางประการของการแปลงแซด ดังนี้

#### 1.) ความเป็นเชิงเส้น (Linearity)

$$Z\{ax(n) + by(n)\} = aX(Z) + bY(Z) \quad (2.32)$$

#### 2.) การเลื่อน (Shift หรือ Translation)

$$Z\{x(n-k)\} = Z^{-k} X(Z) \quad (2.33)$$

#### 3.) คอนโวลูชัน (Convolution)

$$Z\{f(n) * y(n)\} = Z\{f(n)\} Z\{g(n)\} = F(Z) G(Z) \quad (2.34)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.4 การแปลงเชิงเส้นคู่

จากฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานต้นแบบ เพื่อที่จะทำให้เป็นฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลข ในปริภูมิอนุพันธ์นี้ได้ใช้การแปลงเชิงเส้นคู่เพื่อที่จะแปลงฟังก์ชันในเอสโดเมนไปเป็นฟังก์ชันในแซดโดเมน โดยการแปลงเชิงเส้นคู่มีหลักการอยู่บนการประมาณการอินทิเกรตด้วยกฎการอินทิเกรตแบบสี่เหลี่ยมคางหมู (Trapezoidal Integration rule) โดยพิจารณาวงจรกรองสัญญาณเชิงอุปมานที่มีฟังก์ชันถ่ายโอน  $H(s)$  ดังสมการที่ (2.35)

$$H(s) = \frac{b}{s+a} \quad (2.35)$$

ฟังก์ชันถ่ายโอนตามสมการที่ (2.35) สามารถจัดให้อยู่ในรูปสมการเชิงอนุพันธ์ได้ ดังสมการที่ (2.36)

$$\frac{d y(t)}{dt} + a y(t) = b x(t) \quad (2.36)$$

แทนอนุพันธ์ในสมการที่ (2.36) และประมาณค่าด้วยการอินทิเกรตแบบสี่เหลี่ยมคางหมู ได้ดังสมการที่ (2.37)

$$y(t) = \int_{t_0}^t y'(\tau) d\tau + y(t_0) \quad (2.37)$$

เมื่อ  $y(t)$  แทนอนุพันธ์ของ  $y(t)$  การประมาณค่าของการอินทิเกรตในสมการที่ (2.36) ด้วยกฎการอินทิเกรตแบบสี่เหลี่ยมคางหมู ที่  $t = nT$  และ  $t_0 = nT - T$  จะได้

$$y(nT) = \frac{T}{2} \times [y'(nT) + y'(nT - T)] + y(nT - T) \quad (2.38)$$

ดังนั้น ถ้าแทน  $t = nT$  ในสมการเชิงอนุพันธ์ ที่ (2.36) จะได้

$$y'(nT) = -ay(nT) + bx(nT) \quad (2.39)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำสมการที่ (2.39) แทนลงในสมการที่ (2.38) และแทน  $y(n) = y(nT)$ ,  $x(n) = x(nT)$  จะได้

$$\left(1 + \frac{aT}{2}\right)y(n) - \left(1 - \frac{aT}{2}\right)y(n-1) = \frac{bT}{2}[x(n) + x(n-1)] \quad (2.40)$$

ใช้การแปลงแซด เปลี่ยนสมการผลต่างสืบเนื่องในสมการที่ (2.40) จะได้

$$\begin{aligned} \left(1 + \frac{aT}{2}\right)Y(z) - \left(1 - \frac{aT}{2}\right)z^{-1}Y(z) &= \frac{bT}{2}(1+z^{-1})X(z) \\ H(z) = \frac{Y(z)}{X(z)} &= \frac{(bT/2)(1+z^{-1})}{1 + (aT/2) - (1 - aT/2)z^{-1}} \\ H(z) &= \frac{b}{\frac{2}{T} \times \frac{(1-z^{-1})}{(1+z^{-1})} + a} \end{aligned} \quad (2.41)$$

เทียบสัมประสิทธิ์จากสมการที่ (2.35) กับสมการที่ (2.41) จะได้

$$s = \frac{2(1-z^{-1})}{T(1+z^{-1})} \quad (2.42)$$

หรือในทางกลับกัน


$$z = \frac{2+sT}{2-sT} \quad (2.43)$$

โดย  $T$  คือคาบของการสุ่มตัวอย่างสัญญาณ

จากสมการที่ (2.42) และสมการที่ (2.43) จะเห็นว่าความสัมพันธ์ของตัวแปร  $s$  และ  $z$  มีลักษณะเป็นสมการเชิงเส้น (Linear) ทั้งในการแปลงจากตัวแปร  $s$  ไปเป็นตัวแปร  $z$  และในทางกลับกันจากตัวแปร  $z$  ไปเป็นตัวแปร  $s$  ด้วยเหตุนี้จึงเรียกรูปแปลงตัวแปรลักษณะนี้ว่าการแปลงเชิงเส้นคู่ (Bilinear Transform) โดยในการแมป (Mapping) จากระนาบเอสไปสู่วงกกลมแซด จะเป็นไปในลักษณะหนึ่งต่อหนึ่ง (one to one mapping) และมีความสัมพันธ์ที่สำคัญ 3 ข้อ คือ

1. ค่าบนครึ่งด้านขวาของระนาบเอสจะถูกส่งไปบนบริเวณภายนอกวงกลมหนึ่งหน่วยของระนาบแซด
2. ค่าบนแกน  $j\Omega$  ของระนาบเอส จะถูกส่งไปบนเส้นรอบวงของวงกลมหนึ่งหน่วยของระนาบแซด
3. ค่าบนครึ่งด้านซ้ายของระนาบเอสจะถูกส่งไปภายในวงกลมหนึ่งหน่วยของระนาบแซด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.10 ความสัมพันธ์ของระนาบเอสและระนาบแซด

และจากสมการ

$$z = re^{j\omega T} \tag{2.44}$$

$$s = \sigma + j\Omega \tag{2.45}$$

$$s = \frac{2}{T} \times \frac{(1 - z^{-1})}{(1 + z^{-1})} \tag{2.46}$$

หรือ

$$s = \frac{2}{T} \times \frac{(z - 1)}{(z + 1)} \tag{2.47}$$

$$s = \frac{2}{T} \times \frac{(re^{j\omega T} - 1)}{(re^{j\omega T} + 1)} \tag{2.48}$$

$$s = \frac{2}{T} \times \left[ \frac{r^2 - 1}{1 + r^2 + 2r \cos \omega T} + j \frac{2r \sin \omega T}{1 + r^2 + 2r \cos \omega T} \right] \tag{2.48}$$

เมื่อเทียบสัมประสิทธิ์จากสมการที่ (2.45) กับสมการที่ (2.48) จะได้

$$\sigma = \frac{2}{T} \times \frac{r^2 - 1}{1 + r^2 + 2r \cos \omega T} \tag{2.49}$$

$$\Omega = \frac{2}{T} \times \frac{2r \sin \omega T}{1 + r^2 + 2r \cos \omega T} \tag{2.50}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (2.49) และสมการที่ (2.50) จะพบว่า ถ้า  $r < 1$  แล้วจะได้  $\sigma < 0$  และถ้า  $r > 1$  แล้วจะได้  $\sigma > 0$  นั่นก็หมายความว่าค่าที่อยู่ทางด้านซ้ายของระนาบเอสจะไปอยู่ภายในวงกลมหนึ่งหน่วยในระนาบแซด และค่าที่อยู่ทางด้านขวาของระนาบเอสจะอยู่นอกวงกลมหนึ่งหน่วยในระนาบแซด และถ้า  $r = 1$  แล้วจะได้  $\sigma = 0$  ซึ่งหมายความว่าค่าที่อยู่บนแกนจินตภาพบนระนาบเอสจะไปอยู่บนเส้นรอบวงของวงกลมหนึ่งหน่วยบนระนาบแซด และเมื่อ  $r = 1$  จากสมการที่ (2.50) จะได้ค่า  $\Omega$  มีค่าดังนี้

$$\Omega = \frac{2}{T} \times \frac{\sin \omega T}{1 + \cos \omega T} \quad (2.51)$$

$$\Omega = \frac{2}{T} \tan \frac{\omega T}{2} \quad (2.52)$$

จากสมการที่ (2.52) นี้ เป็นความสัมพันธ์ระหว่างค่าความถี่เชิงมุมเชิงอุปมาน ( $\Omega$ ) กับความถี่เชิงมุมเชิงเลข ( $\omega$ ) ที่ผ่านการแปลงเชิงเส้นคู่ โดยความสัมพันธ์ที่ได้เป็นฟังก์ชันแบบแทนเจนต์ ซึ่งเป็นความสัมพันธ์ที่ไม่เป็นเชิงเส้น โดยช่วงความถี่สูงที่ได้จากการแปลงจะหดแคบลงไป ยิ่งความถี่สูงมากก็ยิ่งหดแคบมาก ซึ่งผลอันนี้เรียกว่าปรากฏการณ์หัดแคบ (Wrapping effect) ดังแสดงในรูปที่ 2.11



รูปที่ 2.11 ปรากฏการณ์หัดแคบที่มีผลต่อผลตอบสนองความถี่ของวงจรกรองสัญญาณเชิงเลข

ดังนั้น ในการออกแบบจึงต้องมีการชดเชยผลของปรากฏการณ์หัดแคบนี้ (Prewrapping) โดยสมการที่ (2.52) ก่อนที่จะทำการแปลงตัวแปร โดยสามารถที่จะสรุปขั้นตอนการออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลขโดยการแปลงเชิงเส้นคู่ ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ออกแบบวงจรกรองสัญญาณเชิงอุปมานต้นแบบ โดยการหาฟังก์ชันถ่ายโอน  $H(s)$
2. กำหนดค่าความถี่ตัดหรือความถี่ขอบแถบผ่าน รวมทั้งความถี่ที่ใช้ในการสุ่มตัวอย่างสัญญาณของวงจรกรองสัญญาณเชิงเลข
3. ทำการชดเชยผลของปรากฏการณ์หัดแคบ โดยการหาค่า  $\Omega = \frac{2}{T} \tan \frac{\omega T}{2}$
4. ทำการสเกลความถี่ (Frequency scaling) ของ  $H(s)$  โดยแทนค่า  $s = \frac{s}{\Omega}$
5. หาค่า  $H(z)$  โดยแทนค่า  $s = \frac{2(z-1)}{T(z+1)}$

เช่นการออกแบบวงจรกรองสัญญาณความถี่ต่ำผ่านอันดับที่ 2 แบบบัตเตอร์เวิร์ท โดยกำหนดให้ความถี่ตัด ( $f_c$ ) มีค่า 50 Hz และความถี่การสุ่มตัวอย่างสัญญาณ ( $f_s$ ) มีค่า 250 Hz โดยมีฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับที่ 2 คือ

$$H(s) = \frac{1}{s^2 + \sqrt{2}s + 1}$$

$$\omega_c = 2\pi f_c = 100\pi; T = \frac{1}{250} = 4 \text{ ms}$$

ทำการชดเชยผลของปรากฏการณ์หัดแคบ โดย

$$\Omega = \frac{\omega_c}{T} = \frac{2}{T} \tan\left(\frac{\omega_c T}{2}\right) = \frac{2}{4 \times 10^{-3}} \tan(50\pi \times 4 \times 10^{-3}) = 363.27$$

ทำการสเกลความถี่ โดยแทนค่า  $s = \frac{s}{\Omega}$  ลงในสมการ จะได้  $H(s)$  เท่ากับ

$$H(s) = \frac{1}{\frac{s^2}{131965} + \frac{\sqrt{2}s}{363.27} + 1}$$

แทนค่า  $s = \frac{2(z-1)}{T(z+1)}$  จะได้

$$H(z) = \frac{0.2066 + 0.4131z^{-1} + 0.2066z^{-2}}{1 - 0.3695z^{-1} + 0.1958z^{-2}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3 ทฤษฎีการวิเคราะห์โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเทท

การนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างวงจรกรองสัญญาณเชิงเลขคณิตที่นำเสนอไว้ใน ถูกสร้างขึ้นมาจากฟังก์ชันถ่ายโอนหรือสมการผลต่างสืบเนื่องโดยตรง ซึ่งสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำจะเป็นฟังก์ชันของสัญญาณอินพุตและเอาต์พุต ส่วนในปริภูมิอินพุต จะทำการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสเทท ซึ่งจะทำให้สัญญาณที่เป็นแอดเดรสของหน่วยความจำเป็นฟังก์ชันของสัญญาณอินพุตและตัวแปรสเทท โดยจำนวนสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำนี้จะมีจำนวนน้อยกว่าการสร้างจากฟังก์ชันถ่ายโอนโดยตรง จึงทำให้ขนาดของหน่วยความจำที่ใช้มีขนาดลดลงที่อันดับของวงจรเดียวกัน ทำให้มีความประหยัดในแง่ของหน่วยความจำ ส่วนการแทนระบบด้วยปริภูมิสเททนั้น โดยปกติจะมีลักษณะที่ไม่เป็นหนึ่งเดียว (non-unique) เนื่องจากปริภูมิสเททเป็นการแทนระบบให้อยู่ในรูปของเมตริกซ์ ซึ่งสามารถที่จะทำการแปลงคล้าย (Similarity Transformation) ได้เป็นจำนวนอนันต์แบบ แต่รูปแบบที่นำเสนอในปริภูมิอินพุตนี้เป็นรูปแบบที่มีการคำนวณทางคณิตศาสตร์น้อยที่สุด (มีการคูณกันของสัญญาณน้อยที่สุด) ซึ่งได้มาจากการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเททโดยตรง เรียกว่ารูปแบบบัญญัติควบคุมได้ (Controllable canonical form) ซึ่งอาจถือว่าเป็นรูปแบบโดยตรง (direct form) สำหรับปริภูมิสเทท ส่งผลให้เมื่อนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างแล้ว การคำนวณค่าตัวแปรสเทท (State variable) ที่อันดับต่ำลงมาสามารถทำได้โดยการผ่านตัวเลื่อนข้อมูล (shift register) เท่านั้น


#### 2.3.1 การแทนสมการผลต่างสืบเนื่องในรูปปริภูมิสเทท

ในการวิเคราะห์ระบบซึ่งในที่นี้ คือวงจรกรองสัญญาณเชิงเลขคณิตที่เป็นระบบเชิงเส้นไม่แปรตามเวลา (Linear time-invariant : LTI System) ด้วยปริภูมิสเททนั้น เป็นการลดสมการผลต่างสืบเนื่องอันดับที่  $N$  ( $N^{\text{th}}$  order difference equation) ให้อยู่ในรูปของระบบที่มีสมการผลต่างสืบเนื่องเป็นอันดับที่ 1 (First order difference equation) จำนวน  $N$  สมการ สำหรับวงจรกรองสัญญาณเชิงเลขคณิตอันดับที่  $N$  สามารถที่จะอธิบายด้วยสมการผลต่างสืบเนื่องดังสมการที่ (2.53)

$$y(n) = \sum_{i=0}^N a_i x(n-i) - \sum_{i=1}^N b_i y(n-i) \quad (2.53)$$

ทำการแบ่งสมการผลต่างสืบเนื่องให้อยู่ในลักษณะต่อเรียงกัน (cascade) ดังแสดงในรูปที่ 2.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 การต่อเรียงกันของสมการผลต่างสี่บเนื่อง

ซึ่งจากรูปจะได้

$$v(n) = F_1[x(n)] = \sum_{i=0}^N a_i x(n-i) \quad (2.54)$$

และ

$$y(n) = F_2[v(n)] = v(n) - \sum_{i=1}^N b_i y(n-i) \quad (2.55)$$

ต่อไปสมมติว่า  $x(n)$  ถูกจ่ายเข้าโดยตรงที่อินพุตของ  $F_2$  และให้

$$y'(n) = F_2[x(n)]$$

ซึ่งจะทำให้ได้

$$y'(n) = x(n) - \sum_{i=1}^N b_i y'(n-i)$$

ขั้นตอนต่อไปจะทำการนิยามตัวแปรสแตต (state variables) ดังนี้

$$q_1(n) = y'(n-N)$$

$$q_2(n) = y'(n-N+1)$$

$$\vdots$$

$$q_N(n) = y'(n-1)$$

(2.56)

เพราะฉะนั้นสามารถทำการเขียนสมการได้ใหม่ ดังนี้

$$q_1(n+1) = y'(n-N+1) = q_2(n)$$

$$q_2(n+1) = y'(n-N+2) = q_3(n)$$

$$\vdots \quad \quad \quad \vdots \quad \quad \quad \vdots$$

$$q_{N-1}(n+1) = y'(n-1) = q_N(n)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 q_N(n+1) = y'(n) &= x(n) - b_1 y'(n-1) - b_2 y'(n-2) - \dots - b_N y'(n-N) \\
 &= x(n) - b_1 q_N(n) - b_2 q_{N-1}(n) - \dots - b_N q_1(n)
 \end{aligned} \tag{2.57}$$

สมการเหล่านี้สามารถเขียนให้อยู่ในรูปของเมทริกซ์ได้คือ

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \\ \vdots \\ q_{N-1}(n+1) \\ q_N(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 & \dots & 0 \\ 0 & 0 & 1 & \dots & 0 \\ \vdots & \vdots & \vdots & \dots & \vdots \\ 0 & 0 & 0 & \dots & 1 \\ -b_N & -b_{N-1} & \dots & \dots & -b_1 \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \\ \vdots \\ q_{N-1}(n) \\ q_N(n) \end{bmatrix} + \begin{bmatrix} 0 \\ 0 \\ \vdots \\ 0 \\ 1 \end{bmatrix} x(n) \tag{2.58}$$

ขั้นตอนต่อไปเป็นการหาผลตอบสนองของวงจรที่มีอินพุตคือ  $x(n)$  จากสมการที่ (2.54) และ (2.55)

$$y(n) = F_2[v(n)] = F_2\left[\sum_{i=0}^N a_i x(n-i)\right] = \sum_{i=0}^N a_i F_2[x(n-i)] = \sum_{i=0}^N a_i y'(n-i)$$

ถ้าจัดเทอม  $y'(n)$  โดยใช้สมการที่ (2.57) และเทอม  $y'(n-i)$  โดยใช้สมการที่ (2.56) จะได้

$$y(n) = a_0 x(n) + c_1 q_1(n) + \dots + c_N q_N(n)$$

โดย

$$c_1 = a_N - a_0 b_N$$

$$c_2 = a_{N-1} - a_0 b_{N-1}$$

$\vdots$

$$c_N = a_1 - a_0 b_1$$

เพราะฉะนั้นผลตอบสนองของวงจรสามารถเขียนให้อยู่ในรูปของเมทริกซ์ได้คือ

$$y(n) = [c_1 \quad c_2 \quad \dots \quad c_N] \begin{bmatrix} q_1(n) \\ q_2(n) \\ \vdots \\ q_N(n) \end{bmatrix} + [a_0] x(n) \tag{2.59}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปได้ว่าวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  สามารถที่จะแทนด้วยปริภูมิสแตต ดังนี้

$$q(n+1) = Aq(n) + Bx(n) \quad (2.60)$$

$$y(n) = Cq(n) + Dx(n) \quad (2.61)$$

สมการที่ (2.60) เรียกว่า สมการสแตต (state equation) และ สมการที่ (2.61) เรียกว่า สมการเอาต์พุต (output equation) ตามลำดับ  $A, B, C$  และ  $D$  เป็นเมตริกซ์ แสดงได้ดังนี้

$$A = \begin{bmatrix} 0 & 1 & 0 & \cdots & 0 \\ 0 & 0 & 1 & \cdots & 0 \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 0 & 0 & 0 & \cdots & 1 \\ -b_N & -b_{N-1} & \cdots & \cdots & -b_1 \end{bmatrix} \quad B = \begin{bmatrix} 0 \\ 0 \\ \vdots \\ 0 \\ 1 \end{bmatrix}$$

$$C = [c_1 \ c_2 \ c_3 \ \cdots \ c_N] = [a_N - a_0 b_N \ a_{N-1} - a_0 b_{N-1} \ \cdots \ a_1 - a_0 b_1]$$

$$D = [a_0]$$

### 2.3.2 การวิเคราะห์ปริภูมิสแตต

สำหรับวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  สามารถที่จะอธิบายด้วยปริภูมิสแตตปริภูมิสแตตได้ดังสมการที่ (2.60) และ สมการที่ (2.61) คือ

$$q(n+1) = Aq(n) + Bx(n)$$

$$y(n) = Cq(n) + Dx(n)$$

โดย  $x(n)$  เป็นสัญญาณอินพุต,  $y(n)$  เป็นสัญญาณเอาต์พุต ซึ่งเป็นปริมาณสเกลาร์ และ  $q(n)$  เป็นสแตตเวกเตอร์ เมตริกซ์  $A, B, C$  และ  $D$  เป็นเมตริกซ์สัมประสิทธิ์ค่าคงที่จำนวนจริง ขนาด  $N \times N, N \times 1, 1 \times N, 1 \times 1$  ตามลำดับ ซึ่งฟังก์ชันถ่ายโอนที่อธิบายในเทอมของเมตริกซ์สัมประสิทธิ์เป็นดังสมการ

$$H(z) = C(zI - A)^{-1} B + D \quad (2.62)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าไอเกน (Eigen value) ของเมทริกซ์  $A$  คือโพลของฟังก์ชันถ่ายโอน โดยขนาดของค่าไอเกนทั้งหมดจะต้องน้อยกว่า 1 เพื่อความมีเสถียรภาพของระบบ ส่วนผลตอบสนองอิมพัลส์ (Impulse response) จาก  $x(n)$  ถึง  $y(n)$  ที่กำหนดในเทอมของ  $A, B, C, D$  กำหนดได้โดย

$$h(n) = CA^{(n-1)}Bu(n-1) + D\delta(n) \quad (2.63)$$

จากนั้นสมมติเงื่อนไขเริ่มต้น (Initial condition) โดยให้  $q(0)=0$  และถ้าจ่ายสัญญาณอิมพัลส์เป็นสัญญาณอินพุต  $x(n)$  ดังนั้นจะได้สเตทเวกเตอร์ คือ

$$q(n) = A^{n-1}Bu(n-1) \quad (2.64)$$

ดังนั้น สมการนี้เป็นผลตอบสนองอิมพัลส์จาก  $x(n)$  ถึง  $q(n)$  ในลักษณะที่คล้ายกัน ภายใต้เงื่อนไขที่ให้อินพุตเป็นศูนย์ ถ้า  $q(0)$  เป็นสเตทเวกเตอร์ที่  $n=0$  คือ  $q(0)=q_0$  ดังนั้น

$$y(n) = CA^n q_0 u(n) \quad (2.65)$$

ดังนั้น ผลตอบสนองอิมพัลส์จาก  $x(n)$  ถึง  $q_i(n)$  คือ



$$f_i(n) = \begin{cases} [A^{n-1}B]_i & n > 0 \\ 0 & n \leq 0 \end{cases} \quad (2.66)$$

และผลตอบสนองอิมพัลส์จากสเตทเทอมินัลอันดับที่  $i$  ( $i^{\text{th}}$  state terminal) ถึงเอาต์พุตเทอมินัล คือ

$$g_i(n) = \begin{cases} [CA^n]_i & n \geq 0 \\ 0 & n < 0 \end{cases} \quad (2.67)$$

โดย  $f_i(n)$  และ  $g_i(n)$  จะเป็นตัวแปรสำคัญที่ใช้ในกระบวนการลดระดับสัญญาณรบกวนที่เกิดจากการปัดเศษ (Roundoff Noise) ให้มีค่าน้อยที่สุด ซึ่งสามารถแสดงได้ดังรูปที่ 2.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(a) ผลตอบสนองอิมพัลส์  $f_i(n)$ (b) ผลตอบสนองอิมพัลส์  $g_i(n)$ 

รูปที่ 2.13 ผลตอบสนองอิมพัลส์

### 2.3.2.1 การแปลงคล้าย

ในความเป็นจริงค่าของเมตริกซ์  $A, B, C$  และ  $D$  ในสมการที่ (2.60) และ สมการที่ (2.61) มีจำนวนมากซึ่งให้ฟังก์ชันถ่ายโอนเหมือนกับสมการที่ (2.62) โดยผ่านการแปลงคล้าย (Similarity Transformation) ของเมตริกซ์ ซึ่งใช้เมตริกซ์  $T$  ซึ่งเป็นเมตริกซ์ไม่เป็นเอกฐาน (Nonsingular matrix) ขนาด  $N \times N$  ในการแปลงดังนี้

$$A' = T^{-1}AT, B' = T^{-1}B, C' = CT, D' = D \quad (2.68)$$

ระบบในสมการที่ (2.68) นี้จะมีฟังก์ชันถ่ายโอนเป็น

$$H(z)' = C'(zI - A')^{-1}B' + D' \quad (2.69)$$

แทนค่าสมการที่ (2.68) ลงในสมการที่ (2.69) จะได้

$$\begin{aligned} H(z)' &= CT(zI - T^{-1}AT)^{-1}T^{-1}B + D \\ &= CTT^{-1}(zI - A)^{-1}TT^{-1}B + D \end{aligned}$$

$$\therefore H(z)' = C(zI - A)^{-1}B + D = H(z) \quad (2.70)$$

ถ้าวงจรกรองสัญญาณเชิงเลขเป็นระบบเชิงเส้นจะมีระบบจำนวนมากเป็นอนันต์ (infinity) ที่อธิบายได้โดยสมการที่ (2.70) สำหรับเมตริกซ์  $T$  ที่แตกต่างกันก็จะมีพฤติกรรมที่เหมือนกัน แต่อย่างไรก็ตามเนื่องจากวงจรกรองสัญญาณเชิงเลขในทางปฏิบัติเมื่อนำไปสร้างใช้งานจริงจะไม่ใช่ระบบเชิงเส้น ทั้งนี้เนื่องจากผลของความยาวคำจำกัด (Finite wordlength effect) ดังนั้นสำหรับเมตริกซ์  $T$  ที่ต่างกันเมื่อผ่านการแปลงคล้ายแล้ว ระบบจะมีคุณสมบัติที่ต่างกัน การเปลี่ยนแปลงของคุณสมบัติของระบบถูกกำหนดโดยสภาวะภายใน ซึ่งก็คือ สเตทเวกเตอร์ ดังนั้นเมื่อผ่านการแปลงคล้ายแล้วสเตทเวกเตอร์ก็จะเปลี่ยนไปเป็นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$q(n)' = T^{-1}q(n)$  ดังนั้นจะเห็นได้ว่าการออกแบบวงจรกรองสัญญาณเชิงเลขโดยการแทนด้วยปริภูมิสเตท นั้นจะมีข้อดีที่เหนือกว่าการใช้ฟังก์ชันถ่ายโอนโดยตรง เนื่องจากฟังก์ชันถ่ายโอนถูกกำหนดจากความสัมพันธ์ของอินพุตและเอาต์พุตเท่านั้นแต่ไม่ทราบถึงสภาวะภายในระบบ ส่วนปริภูมิสเตทนั้นเราสามารถที่จะทราบสภาวะภายในระบบและสามารถควบคุมสภาวะภายในนั้นได้โดยการแปลงคล้าย ซึ่งเมตริกซ์  $T$  ที่ใช้เพื่อลดผลของความไม่เป็นเชิงเส้นที่เกิดจากผลของความยาวคำจำกัดมีวิธีการหาหลายวิธี ขึ้นอยู่กับความเหมาะสมของการนำไปใช้งาน

### 2.3.2.2 ความซับซ้อนของโครงสร้างปริภูมิสเตท

ในการออกแบบวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตทนั้น โดยทั่วไปมีข้อดีคือ สามารถลดระดับของสัญญาณรบกวนที่เกิดจากการปัดเศษของสัญญาณ (Roundoff noise) อันเป็นผลกระทบของปรากฏการณ์ไม่เป็นเชิงเส้นเนื่องจากการใช้ความยาวคำจำกัดให้มีค่าน้อยที่สุดได้ แต่โครงสร้างลักษณะนี้จะต้องใช้จำนวนตัวคูณสัญญาณมากที่สุด คือ  $(N+1)^2$  ตัว ในขณะที่การออกแบบโดยใช้โครงสร้างแบบโดยตรง 1 ที่ได้จากสมการผลต่างสืบเนื่องโดยตรงนั้นจะใช้ตัวคูณเพียง  $2N+1$  ตัว ส่วนโครงสร้างปริภูมิสเตทที่นำเสนอซึ่งได้จากการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปปริภูมิสเตทโดยตรงนั้น จะใช้ตัวคูณจำนวน  $2(N+1)$  ตัว ซึ่งเป็นรูปแบบของโครงสร้างปริภูมิสเตทที่มีการคำนวณน้อยที่สุด เพื่อที่จะให้เห็นถึงความแตกต่างของโครงสร้างแบบปริภูมิสเตทโดยทั่วไป ที่ใช้จำนวนตัวคูณมากที่สุดกับโครงสร้างแบบปริภูมิสเตทที่นำเสนอซึ่งใช้ตัวคูณน้อยที่สุด โดยทำการพิจารณาจากสมการที่ (2.60) และสมการที่ (2.61) ซึ่งสามารถแสดงสมการของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 ที่แทนในรูปของปริภูมิสเตทโดยทั่วไปได้ดังนี้

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \end{bmatrix} = \begin{bmatrix} a_{11} & a_{12} \\ a_{21} & a_{22} \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + \begin{bmatrix} b_1 \\ b_2 \end{bmatrix} x(n) \quad (2.71)$$

$$y(n) = \begin{bmatrix} c_1 & c_2 \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + D x(n) \quad (2.72)$$

จากฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 ซึ่งแสดงได้ดังนี้

$$H(z) = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}} \quad (2.73)$$

สามารถแสดงเป็นรูปแบบโดยตรงของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท ที่ได้มาจากการแปลงฟังก์ชันถ่ายโอนโดยตรง ซึ่งแสดงได้ดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{bmatrix} q_1(n+1) \\ q_2(n+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ a_{21} & a_{22} \end{bmatrix} \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + \begin{bmatrix} 0 \\ b_2 \end{bmatrix} x(n) \quad (2.74)$$

$$y(n) = [c_1 \quad c_2] \begin{bmatrix} q_1(n) \\ q_2(n) \end{bmatrix} + D x(n) \quad (2.75)$$

โดย  $a_{21} = -b_2$ ,  $a_{22} = -b_1$ ,  $b_2 = 1$ ,  $c_1 = a_2 - a_0 b_2$ ,  $c_2 = a_1 - a_0 b_1$ ,  $D = a_0$

โดยสามารถแสดงเป็นกราฟการไหลของสัญญาณ (Signal Flow Graph) ของทั้งสองรูปแบบได้ ดังนี้



รูปที่ 2.14 กราฟการไหลของสัญญาณของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสถานะอันดับที่ 2

การเลือกใช้โครงสร้างแบบใดนั้นขึ้นอยู่กับการศึกษาสำหรับการนำไปใช้งาน โดยรูปแบบที่นำเสนอเป็นรูปแบบที่ใช้ตัวคูณสัญญาณน้อยที่สุดคือ 6 ตัว แต่ในแง่ของการลดระดับสัญญาณรบกวนที่เกิดจากการปัดเศษจะดีกว่ารูปแบบสัญญาณรบกวนต่ำ (Low Roundoff noise) ที่ใช้โครงสร้างแบบโดยทั่วไป ซึ่งใช้ตัวคูณมากที่สุดคือ 9 ตัว แต่ถ้ามีการกำหนดคุณลักษณะ (Specification) ของวงจรให้ดี ระดับของสัญญาณรบกวนที่เกิดจากการปัดเศษของโครงสร้างแบบที่นำเสนอ ก็จะทำให้ค่าต่ำใกล้เคียงกับแบบสัญญาณรบกวนต่ำ

#### 2.4 สัญญาณรบกวนจากการปัดเศษและย่านพลวัตในวงจรกรองสัญญาณเชิงเลข

ในการสร้างวงจรกรองสัญญาณเชิงเลขที่ใช้รูปแบบจำนวนโดยตรง พฤติกรรมของสัญญาณอินพุตและเอาต์พุตจะมีลักษณะที่ไม่เป็นอุดมคติเนื่องจากการจัดระดับ (Quantization) ของสัญญาณและค่าสัมประสิทธิ์โดยใช้ความยาวค่าจำกัด รวมทั้งผลของการปัดเศษผลลัพธ์ที่ได้จากการคำนวณด้วย ซึ่งถือว่าเป็นแหล่งกำเนิดของสัญญาณรบกวนที่เกิดขึ้น นอกจากนี้ยังอาจมีพฤติกรรมที่ไม่พึงปรารถนา คือ การแกว่งของวงจรถูกจำกัด (Limit Cycle Oscillations) ซึ่งจะทำให้เกิดส่วนประกอบของสัญญาณที่เป็นคาบขึ้นที่เอาต์พุตถึงแม้ว่าจะไม่มีสัญญาณอินพุตก็ตาม โดยอาจมีสาเหตุเกิดมาจากการปัดภายใน (Internal


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

rounding) หรือเกิดการล้น (Overflow) ดังนั้นจึงต้องมีการทำการสเกลลิง เพื่อบังคับให้ย่านพลวัตของตัวแปร (Dynamic range) อยู่ภายในขนาดของความยาวค่า

โดยการอธิบายระบบด้วยตัวแปรสเกลนี้มีความเหมาะสมทางคณิตศาสตร์และเป็นประโยชน์อย่างมากในการคำนวณปริมาณที่ขึ้นอยู่กับโครงสร้างภายในของวงจรกรองสัญญาณเชิงเลข เช่น ค่ากำลังที่แต่ละโหนดภายใน และค่าสัญญาณรบกวนที่เกิดจากการปัดเศษที่จะเกิดขึ้นที่เอาต์พุต ซึ่งสามารถคำนวณได้โดยง่ายถ้าวงจรกรองสัญญาณเชิงเลขอธิบายด้วยรูปแบบของตัวแปรสเกล

#### 2.4.1 การสเกลลิงและสัญญาณรบกวนจากการปัดเศษ

การสเกลลิงเป็นกระบวนการปรับปรุงค่าพารามิเตอร์ที่เป็นอัตราขยายภายใน เพื่อที่จะทำให้สัญญาณภายในอยู่ในช่วงที่เหมาะสมกับฮาร์ดแวร์ โดยที่ไม่ทำให้ฟังก์ชันถ่ายโอนจากอินพุตถึงเอาต์พุตเกิดการเปลี่ยนแปลง



รูปที่ 2.15 กราฟการไหลของวงจรกรองสัญญาณเชิงเลข

จากรูปที่ 2.15 (a) ซึ่งเป็นวงจรที่ไม่ได้ทำการสเกลโหนด  $q$  มีฟังก์ชันถ่ายโอนดังนี้

$$H(z) = D(z) + F(z)G(z) \quad (2.76)$$

ถ้าทำการสเกลโหนด  $q$  จะทำการหาร  $F(z)$  ด้วยค่าคงที่บางค่า ( $\beta$ ) และคูณ  $G(z)$  กลับด้วยค่าคงที่นั้น ดังในรูปที่ 2.15 (b) ซึ่งจะเห็นได้ว่าฟังก์ชันถ่ายโอนจะไม่เปลี่ยนแปลง แต่ระดับสัญญาณที่โหนด  $q$  เท่านั้นที่เปลี่ยนแปลง ค่าคงที่ที่ใช้ในการสเกลลิงซึ่งเรียกว่า “สเกลลิงพารามิเตอร์” ( $\beta$ ) สามารถที่จะเลือกตามกฎการสเกลลิง (Scaling rule) ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$L_1 \text{ norm} : \beta = \sum_{n=0}^{\infty} |f(n)|$$

$$L_2 \text{ norm} : \beta = \sqrt{\sum_{n=0}^{\infty} |f^2(n)|} \quad (2.77)$$

โดย  $f(n)$  เป็นผลตอบสนองอิมพัลส์จากอินพุตถึงโหนด  $q$

ถ้าสัญญาณอินพุตถูกกำหนดขอบเขต (Bound) โดย  $|x(n)| \leq 1$  ดังนั้น

$$|q(n)| = \left| \sum_{k=0}^{\infty} f(k) x(n-k) \right| \leq \sum_{k=0}^{\infty} |f(k)| \quad (2.78)$$

สมการที่ (2.78) แทนขอบเขตที่ถูกต้องบนช่วงของตัวแปร  $q$  และสามารถที่จะหลีกเลี่ยงการเกิดการสั่นได้อย่างสมบูรณ์โดยใช้การสเกลลิ่งด้วย  $L_1 \text{ norm}$  ดังสมการที่ (2.77)


สัญญาณอินพุตโดยทั่วไปจะถูกสมมุติเป็นสัญญาณรบกวนขาว (White noise) สำหรับอินพุตที่เป็นสัญญาณรบกวนขาวความแปรปรวนเป็นหนึ่ง (Unit variance white noise) ค่าความแปรปรวนที่โหนด  $q$  กำหนดโดย

$$E[q^2(n)] = \sum_{n=0}^{\infty} f^2(n) \quad (2.79)$$


การสเกลลิ่งด้วย  $L_2 \text{ norm}$  จะถูกนำมาใช้งานโดยทั่วไป เพราะสัญญาณอินพุตส่วนใหญ่สามารถที่จะสมมุติเป็นสัญญาณรบกวนขาว

ส่วนในการคูณกันของเลขจำนวนโดยตรงขนาด  $L$  บิต 2 จำนวน ผลลัพธ์ที่ได้จะมีขนาด  $2L$  บิต โดยที่ผลคูณนี้จะต้องถูกจัดให้มีขนาดเป็น  $L$  บิต โดยวิธีการปัดหรือตัด ซึ่งผลที่เกิดจากการปัดหรือตัดนี้ก่อให้เกิดสัญญาณรบกวนที่เรียกว่า “สัญญาณรบกวนที่เกิดจากการปัดเศษของสัญญาณ” ขึ้น โดยพิจารณาจากวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1 ดังแสดงในรูปที่ 2.16 สมมุติว่าความยาวค่าของสัญญาณอินพุตมีขนาด 8 บิต และความยาวค่าของค่าสัมประสิทธิ์ที่จะนำไปคูณก็มีขนาด 8 บิต ในการที่จะทำให้เอาท์พุทมีค่าความละเอียดเต็มช่วงจำเป็นต้องมีการเพิ่มความยาวค่าของเอาท์พุทเข้าไปอีก 8 บิต ต่อรอบการคำนวณ ซึ่งเป็นไปไม่ได้ในทางปฏิบัติ ดังนั้นผลลัพธ์ที่ได้จะต้องทำการปัดหรือตัดให้แทนได้ด้วยขนาด 8 บิต ซึ่งนำไปสู่สัญญาณรบกวนที่เกิดจากการปัดเศษ  $e(n)$  ดังแสดงในรูปที่ 2.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 วงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่ 1



รูปที่ 2.17 แบบจำลองของสัญญาณรบกวนที่เกิดจากการปัดเศษ

แบบจำลองคณิตศาสตร์ของสัญญาณรบกวนที่เกิดจากการปัดเศษ โดยทั่วไปจะจำลองเป็นระบบที่มีความละเอียดเป็นอนันต์ ร่วมกับสัญญาณความผิดพลาดจากภายนอกดังในรูปที่ 2.17 โดยการปัดเป็นการดำเนินการที่ไม่เป็นเชิงเส้น แต่ผลของมันที่เอาท์พุทสามารถที่จะทำการวิเคราะห์โดยใช้ทฤษฎีระบบเชิงเส้นด้วยข้อสมมุติฐานของ  $e(n)$  ดังนี้

1.  $e(n)$  เป็นสัญญาณรบกวนขาวที่มีการกระจายแบบเอกรูป (uniformly distributed white noise)
2.  $e(n)$  เป็นสัญญาณรบกวนแบบ wide-sense stationary random process (ค่าเฉลี่ยและค่าโคแวลเรียนซ์ของ  $e(n)$  เป็นอิสระจากดัชนีเวลา  $(n)$ )
3.  $e(n)$  เป็นสัญญาณรบกวนที่ไม่สหสัมพันธ์ (uncorrelated) กับสัญญาณอื่นๆ ทั้งหมด เช่น สัญญาณอินพุท และสัญญาณรบกวนอื่นๆ


ถ้าให้ความยาวคำของเอาท์พุทเป็น  $L$  บิต ดังนั้นค่าความผิดพลาดที่เกิดจากการปัดเศษ

$e(n)$  สามารถกำหนดได้โดย

$$-\frac{2^{-(L-1)}}{2} \leq e(n) \leq \frac{2^{-(L-1)}}{2} \quad (2.80)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความผิดพลาดนี้ถูกสมมุติเป็นการกระจายแบบเอกรูปเหนือช่วงในสมการที่ (2.80) ซึ่งสอดคล้องกับการกระจายของความน่าจะเป็น (Probability distribution) ดังแสดงในรูปที่ 2.18 โดย  $\Delta$  คือความยาวของช่วง และ  $\Delta = 2^{-(L-1)}$



รูปที่ 2.18 การกระจายความน่าจะเป็นของความผิดพลาด

ค่าเฉลี่ย (mean)  $E[e(n)]$  และค่าความแปรปรวน (variance)  $E[e^2(n)]$  ของฟังก์ชันความผิดพลาดนี้คือ

$$E[e(n)] = \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} x P_e(x) dx = \frac{1}{\Delta} \left. \frac{x^2}{2} \right|_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} = 0 \quad (2.81)$$

$$E[e^2(n)] = \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} x^2 P_e(x) dx = \frac{1}{\Delta} \left. \frac{x^3}{3} \right|_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} = \frac{2^{-2L}}{12} = \frac{2^{-2L}}{3} \quad (2.82)$$

สมการที่ (2.82) สามารถเขียนใหม่ได้เป็นสมการที่ (2.83) โดย  $\sigma_e^2$  เป็นค่าความแปรปรวนของความผิดพลาดที่เกิดจากการปิดในระบบที่มีความละเอียดของความยาวคำจำกัดเท่ากับ  $L$  บิต


$$\sigma_e^2 = \frac{2^{-2L}}{3} \quad (2.83)$$

จะสังเกตได้ว่าค่าความแปรปรวนเป็นสัดส่วนกับ  $2^{-2L}$  ดังนั้นการเพิ่มความยาวคำเข้าไป 1 บิต จะทำให้ค่าความผิดพลาดลดลงเป็นสัดส่วน 4 เท่า และในการวิเคราะห์เกี่ยวกับสัญญาณรบกวนส่วนมากจะใช้ตัวแอกคิวเลเตอร์ที่มีความยาวเป็นสองเท่า โดยการปิดจะเกิดขึ้นหลังจากผลคูณขนาด  $2L$  บิต 2 จำนวนบวกเข้าด้วยกันก่อน ซึ่งตัวคูณนี้เองที่ถือว่าเป็นแหล่งกำเนิดของสัญญาณรบกวนที่เกิดจากการปิดเศษ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 การอธิบายตัวแปรสเททของวงจรรองสัญญาณเชิงเลข

พิจารณาแบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเททดังในรูปที่ 2.19 ซึ่งอธิบายได้ด้วยสมการที่ (2.60) และสมการที่ (2.61)



รูปที่ 2.19 แบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเทท

จากรูปแสดงแบบจำลองของวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเทท โดยประกอบไปด้วยตัวปิด (Quantizer) ซึ่งเปรียบเสมือนเป็นแหล่งกำเนิดสัญญาณรบกวน  $e(n)$  และให้  $f_i(n)$  เป็นผลตอบสนองอิมพัลส์จากอินพุต  $x(n)$  ถึงสเทท  $q_i(n)$  และให้  $g_i(n)$  เป็นผลตอบสนองอิมพัลส์จากสเทท  $q_i(n)$  ถึงเอาต์พุต  $y(n)$  ในการพิจารณาความจำเป็นที่จะต้องทำการสเกลสัญญาณอินพุตที่จะเข้าสู่ตัวคูณเพื่อเป็นการหลีกเลี่ยงการล้นภายใน โดยสัญญาณ  $q(n)$  เป็นอินพุตที่เข้าสู่ตัวคูณดังในรูปที่ 2.19 ดังนั้นจึงต้องทำการคำนวณค่า  $f(n)$  สำหรับทำการสเกลในทางกลับกัน เพื่อที่จะหาค่าความแปรปรวนของสัญญาณรบกวนที่เอาต์พุต ก็ต้องทำการหาผลตอบสนองอิมพัลส์จากตำแหน่งของแหล่งกำเนิดสัญญาณรบกวน  $e(n)$  ถึง  $y(n)$  ดังนั้น  $g(n)$  จะแทนผลตอบสนองอิมพัลส์ของฟังก์ชันถ่ายโอนของสัญญาณรบกวน (Noise transfer function) จากรูปที่ 2.19 สามารถแสดงสมการได้ดังนี้

$$\frac{Q(z)}{X(z)} = \frac{Bz^{-1}}{1 - z^{-1} \cdot A} \tag{2.83}$$

ดังนั้น สามารถเขียนการแปลงแซดของ  $f(n)$  คือ  $F(z)$  ได้ดังนี้

$$F(z) = \frac{Q(z)}{X(z)} = (1 + Az^{-1} + A^2 z^{-2} + \dots) B z^{-1} \tag{2.84}$$

เพราะฉะนั้น

$$f(n) = A^{n-1} B \quad ; \quad n \geq 1 \tag{2.85}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งสามารถคำนวณค่า  $f(n)$  โดยแทนค่า  $x(n)$  ด้วย  $\delta(n)$  และใช้การเวียนกลับของสมการที่ (2.86) โดยกำหนดเงื่อนไขเริ่มต้น  $f(0) = 0$

$$f(n+1) = A f(n) + B \delta(n) \quad (2.86)$$

ส่วนผลตอบสนองอิมพัลส์  $g(n)$  จากสเตต  $q(n)$  ถึงเอาต์พุต  $y(n)$  สามารถทำการคำนวณได้ในลักษณะที่คล้ายกัน โดยให้  $x(n) = 0$  ซึ่งสอดคล้องกับกราฟการไหลของสัญญาณดังแสดงในรูปที่ 2.20 โดยแทนด้วยฟังก์ชันถ่ายโอน  $G(z)$  ดังนี้

$$G(z) = \frac{C}{I - Az^{-1}} \quad (2.87)$$

เพราะฉะนั้น

$$g(n) = CA^n ; n \geq 0 \quad (2.88)$$



รูปที่ 2.20 กราฟการไหลของสัญญาณ  $g(n)$

สเตตโคเวเรียนซ์เมตริกซ์ (State covariance matrix)  $K$  มีนิยาม ดังนี้

$$K = E \{ q(n) q^T(n) \} \quad (2.89)$$

โดย  $q$  เป็นเวกเตอร์ขนาด  $N \times 1$  และ  $K$  เป็นเมตริกซ์ขนาด  $N \times N$

เมตริกซ์  $K$  เป็นการวัดความผิดพลาดของกำลังงาน (error power) ที่สเตตต่างๆ (ส่วนประกอบในแนวทแยง (diagonal element)  $K_{ii}$  เป็นค่ากำลังงานของสัญญาณความผิดพลาดที่สเตต  $q_i$  ที่เกิดจากอินพุตที่เป็นสัญญาณรบกวนขาว) สเตตเวกเตอร์  $q(n)$  สามารถคำนวณได้โดยการคอนโวลูชันระหว่าง  $x(n)$  และ  $f(n)$  โดยใช้สมการที่ (2.85) สำหรับค่า  $f(n)$  ซึ่งจะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$q(n) = [q_1(n), q_2(n), \dots, q_N(n)]^T \quad (2.90)$$

$$= f(n) * x(n) = \sum_{l=0}^{\infty} A^l B x(n-l-1) \quad (2.91)$$

ดังนั้น

$$\begin{aligned} K &= E \left\{ \sum_{l=0}^{\infty} (A^l B) x(n-l-1) \sum_{m=0}^{\infty} x(n-m-1) (A^m B)^T \right\} \\ &= E \left\{ \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B x(n-l-1) x(n-m-1) (A^m B)^T \right\} \\ &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B E [x(n-l-1) x(n-m-1)] (A^m B)^T \end{aligned} \quad (2.92)$$

สมมุติ  $x(n)$  เป็นสัญญาณรบกวนขาวความแปรปรวนเป็นหนึ่งค่าเฉลี่ยเป็นศูนย์ (zero-mean unit-variance white noise) ดังนั้นจะได้

$$E [x^2(n)] = 1 \quad (2.93)$$

$$E [x(n) x(n-k)] = 0 \quad (2.94)$$

แทนค่าสมการที่ (2.93) และ สมการที่ (2.94) ลงในสมการที่ (2.92) จะได้

$$\begin{aligned} K &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B \delta_{lm} (A^m B)^T = \sum_{l=0}^{\infty} f(l) f^T(l) = \sum_{l=0}^{\infty} A^l B (A^l B)^T \\ &= B B^T + \sum_{l=1}^{\infty} A^l B (A^l B)^T = B B^T + \sum_{k=0}^{\infty} A^{k+1} B (A^{k+1} B)^T \\ &= B B^T + \sum_{k=0}^{\infty} A [A^k B (A^k B)] A^T = B B^T + A \left[ \sum_{k=0}^{\infty} A^k B (A^k B)^T \right] A^T \end{aligned} \quad (2.95)$$

สุดท้ายจะได้ผลเฉลยเป็นสมการเลียปูนอฟ (Lyapunov equation) ดังนี้

$$K = B B^T + A K A^T \quad (2.96)$$

ถ้าบางสเตต  $q_i$  มีค่า  $E [q_i^2]$  มากกว่าของสเตตอื่นๆ ดังนั้น สเตต  $q_i$  จะต้องการจำนวนบิตของความยาวค่าเพิ่มขึ้นซึ่งจะนำไปสู่การใช้ฮาร์ดแวร์ในลักษณะพิเศษและไม่เป็นที่นิยมในการออกแบบ แต่ถ้าใช้การสเกลลิ่งจะทำให้ทุกโหนดมีกำลังงานเท่ากันแน่นอนและทุกโหนดสามารถที่จะใช้ความยาวค่าเดียวกันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างของวงจรกรองแบบตั้งฉาก (Orthogonal filter structure) มีนิยามคือ ตัวแปรภายในทั้งหมด จะไม่สับสนพันกันเลย และมีค่าความแปรปรวนเป็นหนึ่งโดยที่สมมุติให้อินพุตเป็นสัญญาณรบกวนขาว ซึ่งจะทำได้เงื่อนไขการตั้งฉากกันดังนี้

$$K = I = AA^T + BB^T \quad (2.97)$$

ข้อดีของโครงสร้างวงจรกรองแบบตั้งฉากคือ

- จะเข้าเงื่อนไขของกฎการสเกลลิงโดยอัตโนมัติ
- อัตราขยายของสัญญาณรบกวนที่เกิดจากการปัดเศษมีค่าต่ำและไม่เปลี่ยนแปลงภายใต้การแปลงความถี่ (Frequency transformation)
- การแกว่งเนื่องจากการล้น (Overflow oscillations) จะไม่เกิดขึ้น

ในลักษณะที่คล้ายกัน นิยามของเอาต์พุตโคเวเรียนซ์เมทริกซ์ (Output covariance matrix)  $W$  สามารถแสดงได้ดังนี้

$$W = \sum_{n=0}^{\infty} g^T(n) g(n) = \sum_{n=0}^{\infty} (CA^n)^T CA^n \quad (2.98)$$

สุดท้ายจะได้ผลเฉลยเป็นสมการเลียบูโนฟ ดังนี้

$$W = A^T W A + C^T C \quad (2.99)$$

#### 2.4.3 การคำนวณการสเกลลิงและสัญญาณรบกวนจากการปัดเศษ

ที่ขนาดความยาวค่าเดียวกันสามารถใช้กับตัวแปรทั้งหมดของระบบได้ ถ้าสเตตทั้งหมดมีกำลังเท่ากัน ซึ่งจะได้มาจากการสเกลลิงสเตตเวกเตอร์ด้วยการคูณกับค่าอินเวอร์สของสเกลลิงเมทริกซ์  $T$  และถ้าแทนสเตตที่ทำการสเกลแล้วด้วย  $q_s$  ดังนั้นสามารถแสดงได้ดังนี้

$$q_s(n) = T^{-1} q(n) \quad \Rightarrow \quad q(n) = T q_s(n) \quad (2.100)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่า  $q$  จากสมการที่ (2.100) ลงในสมการที่ (2.60) เพื่อหาผลเฉลยคือ  $q_s$  ได้ดังนี้

$$T q_s(n+1) = A T q_s(n) + B x(n) \quad (2.101)$$

$$q_s(n+1) = T^{-1} A T q_s(n) + T^{-1} B x(n) \quad (2.102)$$

$$q_s(n+1) = A_s q_s(n) + B_s x(n) \quad (2.103)$$

โดย  $A_s = T^{-1} A T$ ,  $B_s = T^{-1} B$

ในลักษณะที่คล้ายกัน จากสมการเอาท์พุทคือสมการที่ (2.61) สามารถแสดงได้ดังนี้

$$\begin{aligned} y(n) &= C T q_s(n) + D x(n) \\ &= C_s q_s(n) + D_s x(n) \end{aligned} \quad (2.104)$$

โดย  $C_s = C T$ ,  $D_s = D$

ส่วนเมตริกซ์  $K$  ที่ทำการสเกลแล้วกำหนดโดย

$$\begin{aligned} K_s &= E [q_s q_s^T] = E [T^{-1} q q^T (T^{-1})^T] = T^{-1} E [q q^T] (T^{-1})^T \\ K_s &= T^{-1} K (T^{-1})^T \end{aligned} \quad (2.105)$$

เนื่องจากสิ่งที่ต้องการคือสเปกตรัมทุกสเปกตรัมมีค่ากำลังที่เท่ากัน ดังนั้นเมตริกซ์ที่ใช้ในการแปลง  $T$  จะต้องทำให้เมตริกซ์  $K_s$  ของระบบที่ทำการสเกลแล้วมีส่วนประกอบในแนวทแยงเป็น 1 นอกจากนี้สมมติให้  $T$  เป็นเมตริกซ์ในแนวทแยง คือ

$$T = \text{diag} [t_{11}, t_{22}, \dots, t_{NN}] \quad (2.106)$$

$$T^{-1} = \text{diag} \left[ \frac{1}{t_{11}}, \frac{1}{t_{22}}, \dots, \frac{1}{t_{NN}} \right] = (T^{-1})^T \quad (2.107)$$

จากสมการที่ (2.105) ถึง สมการที่ (2.107) โดยให้  $(K_s)_{ii} = 1$  จะได้


$$(K_s)_{ii} = \frac{K_{ii}}{t_{ii}^2} = 1 \quad (2.108)$$

$$t_{ii} = \sqrt{K_{ii}} \quad (2.109)$$

สรุปได้ว่าโดยการเลือกค่าในแนวทแยงของเมตริกซ์  $T$  ให้มีค่าเท่ากับรากที่สองของค่าในแนวทแยงของเมตริกซ์  $K$  จะทำให้ค่าสเปกตรัมทั้งหมดในระบบจะมีกำลังที่เท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เช่นการพิจารณาวงจรกรองสัญญาณอันดับที่ 2 ซึ่งยังไม่ได้ทำการสเกลดังรูปที่ 2.21 โดยมีค่าเมตริกซ์ของตัวแปรสเตตดังนี้



รูปที่ 2.21 กราฟการไหลของสัญญาณของวงจรกรองอันดับที่ 2 ซึ่งยังไม่ได้ทำการสเกล

$$A = \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix}, \quad B = \begin{bmatrix} 0 \\ 1 \end{bmatrix}, \quad C = \begin{bmatrix} \frac{1}{16} & -1 \\ 2 \end{bmatrix}, \quad D = 0$$

สเตตโคเวเรียนซ์เมตริกซ์  $K$  สามารถคำนวณได้โดยใช้สมการที่ (2.96) คือ

$$\begin{bmatrix} K_{11} & K_{12} \\ K_{21} & K_{22} \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix} \begin{bmatrix} K_{11} & K_{12} \\ K_{21} & K_{22} \end{bmatrix} \begin{bmatrix} 0 & \frac{1}{16} \\ 1 & 0 \end{bmatrix} + \begin{bmatrix} 0 & 0 \\ 0 & 1 \end{bmatrix}$$

$$= \begin{bmatrix} K_{22} & \frac{1}{16}K_{21} \\ \frac{1}{16}K_{12} & \frac{1}{256}K_{11} + 1 \end{bmatrix}$$

ดังนั้น จะได้  $K_{11} = K_{22} = \frac{256}{255}$ ,  $K_{12} = K_{21} = 0$

สำหรับการสเกลด้วย  $L_2$  norm จะได้เมตริกซ์ที่ใช้ในการแปลง คือ


$$T = \begin{bmatrix} \frac{16}{\sqrt{255}} & 0 \\ 0 & \frac{16}{\sqrt{255}} \end{bmatrix}$$

ดังนั้น วงจรกรองที่ผ่านการสเกลจะอธิบายด้วยเมตริกซ์ดังต่อไปนี้ และแสดงดังในรูปที่ 2.22

$$A_s = T^{-1} A T = \begin{bmatrix} 0 & 1 \\ \frac{1}{16} & 0 \end{bmatrix}, \quad B_s = T^{-1} B = \begin{bmatrix} 0 \\ \frac{\sqrt{255}}{16} \end{bmatrix}$$

$$C_s = C T = \begin{bmatrix} \frac{1}{\sqrt{255}} & -\frac{8}{\sqrt{255}} \\ 2 \end{bmatrix}, \quad D_s = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.22 กราฟการไหลของสัญญาณของวงจรกรองอันดับที่ 2 ซึ่งผ่านการสเกล

สังเกตว่า สเตทโคเวเรียนซ์เมตริกซ์  $K_s$  ของวงจรกรองที่ทำการสเกลแล้ว คือ

$$K_s = \begin{bmatrix} \frac{\sqrt{255}}{16} & 0 \\ 0 & \frac{\sqrt{255}}{16} \end{bmatrix} \begin{bmatrix} \frac{256}{255} & 0 \\ 0 & \frac{256}{255} \end{bmatrix} \begin{bmatrix} \frac{\sqrt{255}}{16} & 0 \\ 0 & \frac{\sqrt{255}}{16} \end{bmatrix} = \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix}$$

การคำนวณสัญญาณรบกวนที่เกิดจากการบิดเบือนทำการพิจารณาโดยให้  $e_i(n)$  เป็นความผิดพลาดที่เกิดจากการบิดเบือนที่สเตท  $q_i$  ดังนั้นสัญญาณรบกวนจากการบิดเบือนที่เอาต์พุต  $y_i(n)$  ที่เกิดจากความผิดพลาดนี้สามารถเขียนเป็นการคอนโวลูชันของสัญญาณความผิดพลาด  $e_i(n)$  กับผลตอบสนองอิมพัลส์จากสเตทถึงเอาต์พุต  $g_i(n)$  ดังนี้

$$y_i(n) = e_i(n) * g_i(n) = \sum_{l=0}^{\infty} e_i(l) g_i(n-l) \quad (2.110)$$

พิจารณาค่าเฉลี่ยและความแปรปรวนของ  $y_i(n)$  เนื่องจาก  $e_i(n)$  เป็นสัญญาณรบกวนขาวที่มีค่าเฉลี่ยเป็นศูนย์ ดังนั้นจะได้

$$E[y_i(n)] = 0 \quad (2.111)$$

$$\begin{aligned} E[y_i^2(n)] &= E \left[ \sum_l e_i(l) g_i(n-l) \sum_m e_i(m) g_i(n-m) \right] \\ &= \sum_l \sum_m g_i(n-l) E[e_i(l) e_i(m)] g_i(n-m) \end{aligned}$$

และกำหนดให้

$$\begin{aligned} \sigma_e^2 &= E[e_i^2(n)] = \text{variance}[e_i(n)] \\ E[y_i^2(n)] &= \sum_l \sum_m g_i(n-l) \sigma_e^2 \delta_{lm} g_i(n-m) \\ &= \sigma_e^2 \sum_l g_i^2(n-l) = \sigma_e^2 \sum_n g_i^2(n) \end{aligned} \quad (2.112)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นทำการขยายเมตริกซ์  $W$  จากสมการที่ (2.98) โดยจะสังเกตได้ว่าส่วนประกอบในแนวทแยงทั้งหมดจะอยู่ในรูป  $\sum_n g_i^2(n)$

$$W = \sum_n g^T(n) g(n) = \sum_n \begin{bmatrix} g_1(n) \\ \dots \\ g_N(n) \end{bmatrix} [g_1(n) \dots g_N(n)] \quad (2.113)$$

$$= \begin{bmatrix} \sum_n g_1^2(n) & \sum_n g_1(n)g_2(n) & \dots & \sum_n g_1(n)g_N(n) \\ \sum_n g_2(n)g_1(n) & \sum_n g_2^2(n) & \dots & \sum_n g_2(n)g_N(n) \\ \dots & \dots & \dots & \dots \\ \sum_n g_N(n)g_1(n) & \sum_n g_N(n)g_2(n) & \dots & \sum_n g_N^2(n) \end{bmatrix} \quad (2.114)$$

โดยการใช้สมการที่ (2.112) สามารถที่จะเขียนสมการแสดงสัญญาณรบกวนที่เกิดจากการปิดเซอร์รวมที่เอาท์พุทในเทอมของค่าเทรซ (Trace) ของ เมตริกซ์  $W$  ได้คือ

$$\text{total roundoff noise} = \sigma_e^2 \sum_{i=1}^N \sum_n g_i^2(n) = \sigma_e^2 \sum_{i=1}^N W_{ii} = \sigma_e^2 \text{Trace}(W) \quad (2.115)$$

สมการที่ (2.115) สามารถที่จะใช้ในการคำนวณสัญญาณรบกวนที่เกิดจากการปิดเซอร์รวมสำหรับระบบที่ผ่านการสเกลแล้ว ในเทอมของค่าเทรซ ของเมตริกซ์  $W_s$  ที่ทำการสเกลแล้ว ได้คือ

$$\text{total roundoff noise (scaled system)} = \sigma_e^2 \text{Trace}(W_s) \quad (2.116)$$

แทนค่าพารามิเตอร์ต่างๆที่ผ่านการสเกลแล้วลงในสมการที่ (2.98) จะได้

$$W_s = T^T W T \quad (2.117)$$

ดังนั้นสามารถแสดงในเทอมของค่าในแนวทแยงของเมตริกซ์  $T$  ได้คือ

$$\text{Trace}(W_s) = \sum_{i=1}^N (W_s)_{ii} = \sum_{i=1}^N (t_{ii}^2 W_{ii}) \quad (2.118)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก  $t_{ii} = \sqrt{K_{ii}}$  ดังนั้นสมการที่ (2.118) สามารถแสดงได้ดังสมการที่ (2.119)

$$\text{Trace} ( W_s ) = \sum_{i=1}^N ( K_{ii} W_{ii} ) \quad (2.119)$$

ดังนั้น สัญญาณรบกวนที่เกิดจากการปิดเซอร์รวมสำหรับระบบที่ทำการสเกลแล้ว คือ

$$\text{total roundoff noise(scaled system)} = \sigma_e^2 \sum_{i=1}^N ( K_{ii} W_{ii} ) \quad (2.120)$$

เช่นการคำนวณหาค่าสัญญาณรบกวนจากการปิดเซอร์ที่เอาท์พุทของวงจรกรองที่ผ่านการสเกลด้วย

$L_2$  norm ดังในรูปที่ 2.22 โดยเมตริกซ์  $W$  สามารถคำนวณโดยใช้สมการที่ (2.99) ดังนี้

$$\begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} = \begin{bmatrix} 0 & 1 \\ 1 & 0 \end{bmatrix} \begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} \begin{bmatrix} 0 & 1 \\ 1 & 0 \end{bmatrix} + \begin{bmatrix} 1 & -8 \\ -8 & 64 \\ 255 & -255 \end{bmatrix}$$

ดังนั้น

$$\begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} = \begin{bmatrix} \frac{1}{256} W_{22} + \frac{1}{255} \frac{1}{16} W_{21} - \frac{8}{255} & \frac{8}{255} \\ \frac{1}{16} W_{12} - \frac{8}{255} & W_{11} + \frac{64}{255} \end{bmatrix}$$

$$\begin{bmatrix} W_{11} & W_{12} \\ W_{21} & W_{22} \end{bmatrix} = \begin{bmatrix} 0.0049 & -0.033 \\ -0.0332 & 0.2559 \end{bmatrix}$$

สัญญาณรบกวนจากการปิดเซอร์ที่เอาท์พุทรวมสำหรับวงจรกรองที่ผ่านการสเกลแล้ว คือ

$$(W_{11} + W_{22}) \sigma_e^2 = 0.2608 \sigma_e^2$$

### บทที่ 3


#### การออกแบบสร้างวงจรกรองสัญญาณเชิงเลขด้วยภาษา VHDL

การออกแบบวงจรเชิงเลข (Digital Circuit) นั้น ในปัจจุบันก้าวหน้าไปอย่างมาก โดยการใช้ภาษาบรรยายการทำงานของวงจร (Hardware Description Language : HDL) ซึ่งเป็นภาษาที่ใช้สำหรับออกแบบฮาร์ดแวร์ โดยภาษาที่เป็นมาตรฐานสากลเช่น Verilog หรือ VHDL (VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit)) หรือภาษาที่ไม่เป็นมาตรฐานเช่น AHDL (Altera Hardware Description Language) หรือ PHDL (Philips Hardware Description Language) เป็นต้น มาบรรยายการทำงานของวงจรที่ได้ออกแบบไว้ ซึ่งในปฏิญานิพนธ์นี้ ได้ใช้ภาษา VHDL มาทำการออกแบบวงจรกรองสัญญาณเชิงเลข (Digital Filter) ทำให้ลดความยุ่งยากในการนำเอาอุปกรณ์มาเชื่อมต่อให้เป็นวงจร รวมทั้งลดเวลาที่ใช้ในการออกแบบและทดสอบการทำงาน ซึ่งมีความแตกต่างเป็นอย่างมากเมื่อเปรียบเทียบกับวิธีการออกแบบในอดีตที่ผ่านมา คือผู้ออกแบบจะต้องนำเอาอุปกรณ์แต่ละตัวที่ทำการออกแบบไว้ มาทำการต่อทดลองในแผงวงจรจริง และทำการทดสอบวงจรเพื่อหาข้อผิดพลาด ซึ่งต้องใช้เวลาอันมากกับการแก้ปัญหาแต่ละอย่างที่เกิดขึ้น แต่ในการออกแบบด้วยภาษา VHDL ผู้ออกแบบเพียงแต่เขียนซอร์สโค้ด (Source Code) บรรยายการทำงานของวงจร หลังจากนั้นทำการคอมไพล์ (Compile) แล้วจำลองการทำงาน (Simulate) ดูว่าได้ฟังก์ชันการทำงานและไทม์มิ่ง (Timing) ตามที่ต้องการหรือไม่ จากนั้นก็นำซอร์สโค้ดที่ได้ไปทำการสังเคราะห์ด้วยโปรแกรมสังเคราะห์ (Synthesis Tool) สุดท้ายนำวงจรที่ได้จากการสังเคราะห์ไปทำการแมป (Map) ลงไปยัง FPGA (Field Programmable Gate Array) เพื่อเป็นชิป (Chip) ต้นแบบสำหรับการนำไปทดสอบการทำงาน

#### 3.1 การออกแบบจากบนลงล่าง

ในการพัฒนางจรรวมเชิงเลขขนาดใหญ่ที่มีความซับซ้อน ผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของบล็อกไดอะแกรมก่อน จากนั้นจึงวิเคราะห์ให้ลึกลงรายละเอียดต่อไป ซึ่งภาษา VHDL นั้นอนุญาตให้อธิบายการทำงานของแต่ละบล็อก และวิเคราะห์การทำงานของแก้ไขและปรับปรุงการทำงานจากผลที่วิเคราะห์ เพื่อให้ได้การทำงานตามที่ต้องการ โดยการออกแบบในลักษณะนี้เรียกว่า หลักการออกแบบจากบนลงล่าง (Top-Down Design) ซึ่งถ้าเปรียบเทียบกับวิธีการออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่าการออกแบบจากล่างขึ้นบนจะใช้เวลาในการออกแบบมากกว่า เพราะเป็นการวาดวงจรด้วยอุปกรณ์ต่างๆ (Schematic Capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ จำลองการทำงาน ตรวจสอบความถูกต้อง ซึ่งใช้เวลามาก และถ้าวงจรที่ต้องการออกแบบมีความซับซ้อนก็จะเป็นเรื่องที่ยากมากในการออกแบบลักษณะนี้ ดังนั้นการใช้ภาษา VHDL กับหลักการออกแบบจากบนลงล่างจึงเป็นวิธีการที่เหมาะสมสำหรับการออกแบบและพัฒนางจรที่มีความซับซ้อนมากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 ขั้นตอนการออกแบบจากบนลงล่าง

จากรูปที่ 3.1 แสดงให้เห็นถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจจะมีข้อแตกต่างไปจากนี้บ้างเล็กน้อย โดยขั้นตอนของการออกแบบจากบนลงล่างมีรายละเอียด ดังนี้

1. ขั้นตอนการสร้างข้อกำหนดของความต้องการและวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา
2. ขั้นตอนการเขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษา VHDL สำหรับบรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด
3. ขั้นตอนการสังเคราะห์ ซึ่งจะต้องการกำหนดเทคโนโลยีที่จะมารองรับวงจรที่ออกแบบและระบบช่วยออกแบบ จะทำการสังเคราะห์วงจรที่ได้จากรูปแบบที่เขียนขึ้นให้อยู่ในรูปของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกต (Gate Level) และ การเชื่อมต่อกันของอุปกรณ์เหล่านั้น หรือไม่ก็อยู่ในรูปของเน็ตลิสต์ (Net List) ที่สามารถนำไปผลิตลงบนอุปกรณ์อื่นได้
4. หลังจากการสังเคราะห์วงจรให้อยู่ในระดับเกตหรือเน็ตลิสต์แล้ว ข้อมูลที่ได้นอกจากจะเป็นข้อมูลสำหรับจำลองการทำงานในเรื่องของความถูกต้องของฟังก์ชันแล้ว ยังมีข้อมูลที่เกี่ยวกับเวลาด้วย ซึ่งจากความจริงที่ว่า อุปกรณ์อิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการเคลื่อนผ่าน (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็นเวลาที่น้อยมากในระดับนาโนวินาที แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกตของฟังก์ชันต่างๆจำนวน 10,000 เกต ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจจะทำให้การทำงานของวงจรทั้งหมดผิดไปหรือไม่สามารถทำงานในย่านความถี่ สัญญาณนาฬิกาสูงๆได้
5. ขั้นตอนของการผลิตเป็นวงจรจริง (Technology and Device Mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจจะอยู่ในรูปของอุปกรณ์ FPGA หรือวงจรรวม ASIC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. หลังจากที่ได้วงจรจริงมาแล้วยังต้องมีความจำเป็นที่จะต้องตรวจสอบการทำงานที่ค่านิ่งถึง เวลา ด้วยเพื่อความถูกต้องของวงจรครั้งสุดท้ายก่อนที่จะนำไปรวมเข้ากับอุปกรณ์อื่นๆให้ เป็นระบบ เพราะในขั้นตอนนี้วงจรที่ออกแบบจะประกอบด้วยอินพุทและเอาท์พุทแพด (Pad) ซึ่งเป็นจุด ต่อสำหรับรับและส่งสัญญาณกับภายนอก
7. หลังจากที่น่าวงจรที่ออกแบบรวมเข้ากับอุปกรณ์อื่นๆให้เป็นระบบแล้วนั้น จะต้องทดสอบ การ ทำงานรวมทั้งระบบร่วมกับอุปกรณ์อื่นๆอีกครั้ง ซึ่งเป็นการทดสอบการทำงานจริงขั้น สุดท้าย

### 3.2 ภาษา VHDL และ ส่วนประกอบต่างๆของภาษา

วิวัฒนาการของภาษา VHDL นั้นเริ่มต้นประมาณปี ค.ศ. 1981 โดยที่กระทรวงกลาโหมสหรัฐอเมริกา หรือ DOD (Department of Defense) ได้ทำการพัฒนาโครงการที่มีชื่อว่า VHSIC ซึ่งเป็นการพัฒนา โปรแกรมซึ่งจัดเป็นภาษาระดับสูงเช่นเดียวกับภาษา C หรือ Pascal แต่สามารถบรรยายพฤติกรรม การทำงานของวงจรเชิงเลข หรือ โครงสร้างของวงจรได้ ทั้งนี้เพื่อให้สามารถออกแบบและสร้างวงจรรวมได้ รวดเร็วขึ้น

ในการเขียนรูปแบบบรรยายระบบเชิงเลขในลักษณะของการออกแบบจากบนลงล่าง จะต้องทำความเข้าใจในเรื่องของโครงสร้างและส่วนประกอบต่างๆของรูปแบบภาษา VHDL เสียก่อน ซึ่งส่วนประกอบ ที่สำคัญและเป็นพื้นฐานของการเขียนมี 4 หน่วย คือ

- หน่วยการออกแบบเอนทิตี (Entity Design Unit)
- หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit)
- หน่วยการออกแบบแพ็คเกจ (Package Design Unit)
- หน่วยการออกแบบ โครงแบบ (Configuration Design Unit)

#### 3.2.1 หน่วยการออกแบบเอนทิตี

หน่วยการออกแบบนี้เป็นส่วนที่ใช้สำหรับติดต่อระหว่างภายนอกกับรูปแบบที่เขียนขึ้น โดยเป็นการ กำหนดจุดเชื่อมต่อของรูปแบบ กำหนดทิศทางการไหลของสัญญาณ และประเภทของค่าที่สามารถ กำหนดให้กับสัญญาณตามจุดต่างๆของข้อมูลที่ไหลผ่านจุดต่อเหล่านั้น รูปที่ 3.2 แสดงให้เห็นถึง โครงสร้างของหน่วยการออกแบบเอนทิตี


```
Entity component_name is
    Input and Output ports
    Physical and other parameters
End [component_name];
```

รูปที่ 3.2 โครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนนี้จะขึ้นต้นด้วยคำว่า Entity และ is ระหว่างคำทั้งสองคำเป็นส่วนสำหรับชื่อของรูปแบบที่ต้องการจะเขียน (component\_name) หลังจากนั้นจะตามด้วยส่วนที่ใช้กำหนดช่องทางเข้าและออกของข้อมูล (input-output) รวมทั้งพารามิเตอร์อื่นๆ และที่สำคัญคือ หน่วยการออกแบบเอนทิตีจะต้องปิดท้ายด้วยคำว่า End และเครื่องหมายอัฒภาคเสมอ (;)

```
Entity RS_ff is
    port(S,R : in bit;
         Q,QB : out bit);
End RS_ff;
```



(a) หน่วยการออกแบบเอนทิตี

(b) มุมมองของตัวเชื่อมต่อประสาน (Interfacing)

ในรูปของภาษา VHDL

รูปที่ 3.3 รูปแบบของ RS\_flipflop

ในรูปที่ 3.3 เป็นหน่วยการออกแบบเอนทิตีที่บรรยายอุปกรณ์ชื่อ RS flipflop ในส่วนหัวของเอนทิตีมีการกำหนดจุดต่อ 4 จุด ภายใต้ชุดคำสั่ง port โดยที่ 2 จุดแรกเป็นจุดให้ข้อมูลไหลผ่านเข้า ได้แก่ R, S ซึ่งกำหนดด้วยทิศทางการติดต่อกับโลกภายนอกเป็นการไหลเข้าของข้อมูล (in) ส่วนจุดเอาต์พุตเป็นจุดให้ข้อมูลไหลออก ได้แก่ Q,QB ซึ่งกำหนดด้วยทิศทางการติดต่อกับโลกภายนอกเป็นการไหลออก (out) ส่วนประเภทของข้อมูลที่จะไหลเข้าและออกนั้นเป็นประเภท bit ที่สามารถมีค่าได้เพียงสองค่าเท่านั้น คือ “0” และ “1” เท่านั้น

### 3.2.2 หน่วยการออกแบบสถาปัตยกรรม

หน่วยการออกแบบสถาปัตยกรรม คือส่วนที่ใช้เขียนบรรยายพฤติกรรมของรูปแบบในมุมมองของการจำลองการทำงาน พฤติกรรมต่างๆที่บรรยายในส่วนนี้ขึ้นอยู่กับข้อมูลที่ผ่านเข้าและออกตรงช่องทางตลอดจนพารามิเตอร์ต่างๆที่กำหนดในหน่วยการออกแบบเอนทิตี รูปที่ 3.4 แสดงให้เห็นถึงโครงสร้างของหน่วยการออกแบบสถาปัตยกรรม

```

Architecture identifier of component_name is
    [declaration]
Begin
    Specification of the functionality
    of the component in terms of its
    input lines and as influenced by
    physical and other parameters
End [identifier];

```

รูปที่ 3.4 โครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม

ส่วนของหน่วยการออกแบบสถาปัตยกรรมเริ่มต้นด้วยคำว่า Architecture และตามด้วยชื่อ (identifier) สิ่งที่ต้องกำหนดลงไปได้แก่ สิ่ง que แสดงให้เห็นว่า Architecture นั้นใช้บรรยายหน่วยการออกแบบเอนทิตีใด ๆ (of <entity design unit> is) ส่วนที่อยู่ระหว่าง Architecture และ Begin เป็นพื้นที่ส่วนประกาศหน่วยของสถาปัตยกรรมกำหนด (Architecture declaration area) ที่เป็นส่วนเพื่อเลือก (Option) ในบริเวณนี้สามารถใช้เขียนประกาศกำหนดค่าต่างๆที่จะนำไปใช้ภายในสถาปัตยกรรมนั้นได้ อาทิเช่น ประเภท (Type) ต่างๆ (ตัวอย่างเช่น bit, bit vector), สัญญาณ (signal), ค่าคงที่ (constant), โปรแกรมย่อย (ได้แก่ function และ procedure) และอุปกรณ์ (component) ส่วนที่ใช้บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้าและไหลออกของรูปแบบ (สัญญาณที่กำหนดในชุดคำสั่ง port) นั้น จะถูกบรรยายในบริเวณเนื้อที่ระหว่างคำว่า Begin กับ End ของหน่วยการออกแบบสถาปัตยกรรม และนอกจากนั้นชุดคำสั่งทุกคำสั่งที่อยู่ภายในบริเวณนี้จะเป็นชุดคำสั่งแบบแข่งกัน (Concurrent statement) เท่านั้น คือทุกๆ statement จะทำงานพร้อมกัน ลำดับก่อนหลังจะไม่มีผลต่อการทำงานของรูปแบบ หน่วยการออกแบบสถาปัตยกรรมจะต้องปิดท้ายด้วยคำสั่ง End และชื่อของสถาปัตยกรรมนั้นๆ โดยทั่วไปการเขียนรูปแบบระบบเชิงเลขด้วยภาษา VHDL สามารถเขียนได้ในลักษณะต่างๆ ดังนี้

- ลักษณะการไหลของข้อมูล (Dataflow style)
- ลักษณะพฤติกรรม (Behavioral style)
- ลักษณะโครงสร้าง (Structural style)
- ลักษณะผสม (Mixed Model style)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Architecture dataflow of RS_ff is
    Begin
        Q <= not(QB or R);
        QB <= not(Q or S);
    End dataflow;

```

รูปที่ 3.5 หน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop  
ตามฟังก์ชันบูลีน  $Q = \overline{QB + R}$  และ  $QB = \overline{Q + S}$

รูปที่ 3.5 ส่วนที่บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้า (R, S) กับข้อมูลที่ไหลออก (Q, QB) ประกอบด้วยชุดคำสั่งแบบแข่งขันาน 2 ชุด ซึ่งเขียนเป็นประเภทการไหลของข้อมูล หรือเรียกว่า ระดับการถ่ายโอนข้อมูลระหว่างรีจิสเตอร์ (RTL : Register Transfer Level)



รูปที่ 3.6 โครงสร้างภายในสถาปัตยกรรมของ RS\_flipflop

รูปที่ 3.7 เป็นหน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop ในลักษณะโครงสร้าง ซึ่งเปรียบเสมือนการนำอุปกรณ์ที่มีอยู่ในไลบรารี (Library) มาต่อเป็นวงจรตามต้องการ โดยใช้พอร์ต 2 อินพุต (nor2) จำนวนสองตัวมาสร้างตามฟังก์ชันบูลีนของรูปที่ 3.6

```

Architecture struc of RS_ff is
    component nor2
        port(a,b : in bit;
            c :out bit);
    end component;

    Begin
        U1 : nor2 port map(R,QB,Q);
        U2 : nor2 port map(S,Q,QB);
    End struc;

```

รูปที่ 3.7 หน่วยการออกแบบสถาปัตยกรรมของ RS flipflop ในลักษณะโครงสร้าง

```

Architecture behave of RS_ff is
    Begin
        process(R,S)
            begin
                if R='0' and S='1' then
                    Q <= '1';
                    QB <= '0';
                elsif R='1' and S='0' then
                    Q <= '1';
                    QB <= '0';
                end if;
            end process;
        End behave;

```

รูปที่ 3.8 หน่วยการออกแบบสถาปัตยกรรมของ RS flipflop ในลักษณะพฤติกรรม

รูปที่ 3.8 เป็นการเขียนบรรยายการทำงานของรูปแบบในลักษณะพฤติกรรม ซึ่งจะเห็นได้ว่ามีลักษณะที่เหมือนกับการเขียนโปรแกรมทั่วไป โดยจะต้องมีการใช้งานส่วนที่เรียกว่า process และการทำงานของรูปแบบจะขึ้นอยู่กับเปลี่ยนแปลงของสิ่งที่อยู่ภายใน process (อินพุต R, S) ซึ่งเรียกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sensitivity list การเขียนในลักษณะนี้ลำดับก่อนหลังของชุดคำสั่งจะมีผลต่อการทำงานของรูปแบบที่เขียนขึ้น

```

Architecture mixed of RS_ff is
    component nor2
        port(a,b : in bit;
            c : out bit);
    end component;

Begin
    U1 : nor2 port map(R,QB,Q);
    QB <= not(Q or S);
End mixed;

```

รูปที่ 3.9 หน่วยการออกแบบสถาปัตยกรรมของ RS\_flipflop ในลักษณะผสม

ไม่ว่าจะเขียนบรรยายส่วนของสถาปัตยกรรมของ RS\_flipflop ในลักษณะของพฤติกรรม การไหลของข้อมูล โครงสร้าง หรือผสมที่นำเอาแต่ละลักษณะมาเขียนไว้ในส่วนของสถาปัตยกรรมก็ตาม ต่างก็มีพฤติกรรมเดียวกัน และจะให้ผลลัพธ์จากการจำลองการทำงานที่เหมือนกัน ซึ่งถือว่าเป็นข้อดีของภาษา VHDL

### 3.2.3 หน่วยการออกแบบแพ็คเกจ

ข้อมูลต่างๆ ตลอดจน โปรแกรมย่อยที่เป็นประโยชน์ต่อการเขียนรูปแบบบรรยายระบบเชิงเลขสามารถเก็บไว้ในส่วนของแพ็คเกจได้ และข้อมูลเหล่านี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบ เอนทิตี หน่วยการออกแบบสถาปัตยกรรม หรือจากหน่วยการออกแบบแพ็คเกจอื่นๆ โดยปกติแล้ว แพ็คเกจจะแบ่งออกเป็น 2 ส่วน คือ การประกาศแพ็คเกจ (Package Declaration) และส่วนของบอดี้แพ็คเกจ (Package Body) เนื่องจากแพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่จะนำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษา VHDL สามารถกระทำได้ด้วยชุดคำสั่ง USE

#### Package Declaration

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (ถ้ามองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ส่วนการประกาศแพ็คเกจ เพราะจะเป็นส่วนที่กำหนดชื่อของสิ่งที่ประกาศอยู่ในแพ็คเกจสำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง สิ่งใดๆที่ถูกประกาศไว้ในส่วนของบอดี้แพ็คเกจแต่ไม่ได้ถูกประกาศไว้ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการประกาศแพ็คเกจจะไม่สามารถถูกนำค่าและพฤติกรรมไปใช้ส่วนนอกได้ ซึ่งสามารถเปรียบเทียบได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศเอนทิตี คือจุดเชื่อมต่อ หรือพอร์ท ที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็นต้องมีส่วนบอดี และสามารถถูกนำไปใช้จากรูปแบบภายนอกได้ เช่น ใช้สำหรับประกาศชนิด (Type) หรือสัญญา เช่นเดียวกันกับส่วนบอดีแพ็คเกจที่ไม่จำเป็นต้องมีส่วนของการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถถูกนำไปใช้จากรูปแบบอื่นได้

```
Package package_name is
    Package_declaration_part
End package_name;
```

รูปที่ 3.10 โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ

#### Package body

โครงสร้างที่ประกอบด้วยคำสั่งต่างๆ ในรูปของคำสั่งลำดับ (Sequence) ที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อย (Subprogram) ทั้งหมด ที่ชื่อของโปรแกรมย่อยนั้นๆ ถูกประกาศไปในส่วนของการประกาศแพ็คเกจแล้วจะถูกเก็บไว้ในส่วนบอดีแพ็คเกจ ทั้งนี้รวมทั้งการกำหนดค่าที่ต่างๆ อันได้แก่ค่าคงที่ที่ถูกประกาศชื่อก่อนในส่วนของการประกาศแพ็คเกจ แต่ถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้นส่วนบอดีแพ็คเกจจึงไม่จำเป็นต้องมีถ้าในส่วนของการประกาศแพ็คเกจ ไม่มีการประกาศชื่อที่เป็นโปรแกรมย่อยหรือค่าคงที่ การเขียนบอดีแพ็คเกจนั้นเป็นไปตามกฎเกณฑ์ที่แสดงในรูปที่ 3.11

```
Package body package_name is
    declarative part
End package_name;
```

รูปที่ 3.11 โครงสร้างโดยทั่วไปของบอดีแพ็คเกจ

#### 3.2.4 หน่วยการออกแบบโครงแบบ

ดั่งที่ทราบกันแล้วว่ารูปแบบหนึ่งของระบบเชิงเลขไม่ว่าจะเป็นอะไร จะมีหน่วยการออกแบบเอนทิตีได้เพียงหนึ่งเดียวเท่านั้น แต่หน่วยการออกแบบเอนทิตีหนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรมที่เป็นหน่วยรองได้หลายหน่วย ฉะนั้นจะต้องมีหน่วยการออกแบบโครงแบบมาเพื่อกำหนดการใช้โครงแบบ (Configuration) ประกอบเอนทิตีกับหน่วยการออกแบบสถาปัตยกรรมหน่วยไหนเข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Configuration identifier of entity_name is
    Configuration_declarative_part
End;


```

รูปที่ 3.12 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ

### 3.3 การออกแบบวงจรเชิงเลขด้วยอุปกรณ์ FPGA

อุปกรณ์ FPGA (Field Programmable Gate Array) เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรที่ได้ ออกแบบลงไปเพื่อให้อุปกรณ์ FPGA มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำ FPGA ซึ่งเป็นวิธีการออกแบบ IC (Integrated Circuit) แบบ Semicustom อีกวิธีหนึ่ง เมื่อเทียบกับการทำ ASICs (Application Specific Integrated Circuits) แล้วนั้นก็ยังมีข้อดีและข้อเสีย คือ การทำ FPGA จะมีข้อจำกัดในด้านขนาดของวงจรเพราะภายในอุปกรณ์ FPGA จะมีจำนวนเกต (gate) ให้ใช้จำนวนจำกัด และการทำ FPGA ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำ FPGA ก็คือระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลด (download) นั้นน้อยกว่าการทำ ASIC มากและการตรวจสอบหรือแก้ไขการออกแบบก็ทำได้สะดวก

การทำ FPGA ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้เนื่องจากทางบริษัทผู้ผลิตอุปกรณ์ FPGA ได้เพิ่มความสามารถของอุปกรณ์ FPGA โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ PPR (Partitioning, Placement and Routing) สำหรับอุปกรณ์นั้นๆด้วย ลักษณะของตัว FPGA และการนำไปใช้งานแสดงดังในรูปที่ 3.13




รูปที่ 3.13 ลักษณะของตัว FPGA และการนำไปใช้งาน

สำหรับตัวอุปกรณ์ FPGA นั้นก็มีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการโปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนี้อุปกรณ์ FPGA ของแต่ละผู้ผลิตก็มีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นอุปกรณ์ FPGA สามารถนำไปประยุกต์ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้ เช่น การประมวลผลสัญญาณเชิงเลข ( DSP : Digital Signal Processing) การออกแบบ ไมโครคอนโทรลเลอร์ เป็นต้น โดยมีขั้นตอนในการออกแบบ ดังแสดงในรูปที่ 3.14



รูปที่ 3.14 ขั้นตอนการออกแบบโดยใช้อุปกรณ์ FPGA

### 3.3.1 การออกแบบโดยใช้ภาษาอธิบายการทำงานของฮาร์ดแวร์

ในการออกแบบวงจรเชิงเลขนั้นทำได้โดยการวาดวงจร หรือใช้ภาษาอธิบายฮาร์ดแวร์ ในขั้นตอนนี้ เป็นขั้นตอนที่ไม่แตกต่างกันระหว่างการออกแบบด้วย FPGA และ ASIC ในกรณีที่ใช้ภาษาอธิบาย ฮาร์ดแวร์ แต่ในกรณีที่ออกแบบโดยวิธีการวาดวงจรจะแตกต่างกันโดยที่การทำวิธีนี้จะต้องคำนึงถึง เทคโนโลยีที่จะใช้ซึ่งแต่ละเทคโนโลยีก็มีความแตกต่างกันไป จะเห็นได้ว่าการออกแบบโดยใช้ภาษา อธิบายฮาร์ดแวร์ทำได้สะดวกกว่า เพราะการทำด้วยวิธีนี้ไม่ต้องคำนึงถึงเทคโนโลยีที่จะใช้ (Technology Independence) และที่สำคัญการออกแบบด้วยวิธีนี้สามารถที่จะแก้ไขโมเดล (Model) หรือเปลี่ยนแปลง เทคโนโลยีได้สะดวกกว่าเพราะไม่ต้องวาดวงจรใหม่ นั่นคือการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์จะ ทำให้โมเดลที่ได้ไม่ขึ้นกับเทคโนโลยี

ในการเขียนโค้ด สิ่งที่ต้องคำนึงถึงคือเขียนอย่างไรจึงจะสามารถสังเคราะห์เป็นวงจรได้และให้ คุณสมบัติของวงจรตามที่กำหนด เพราะลักษณะการเขียนโค้ดจะมีผลโดยตรงกับวงจรที่ได้ เนื่องจากใน การสังเคราะห์วงจรนั้นซอฟต์แวร์สังเคราะห์วงจร (Synthesis Tools) จะทำการสังเคราะห์ตามโค้ดที่เขียน ถ้าอธิบายการทำงานของวงจรเดียวกัน แต่เขียนโค้ดในลักษณะที่ต่างกันเมื่อสังเคราะห์แล้วจะได้อวงจรที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่างกัน และจากวงจรที่ต่างกัน เมื่อนำไปทำต้นแบบด้วย FPGA หรือการทำ ASIC แล้วจะได้ไอซีที่มีคุณสมบัติต่างกันทั้งในด้านของขนาดหรือความเร็ว (area and time) ส่วนการเขียนโค้ดลักษณะใดเพื่อให้ได้ผลลัพธ์ที่ดีที่สุดนั้นก็ขึ้นอยู่กับประสบการณ์ในการออกแบบ

### 3.3.2 การจำลองการทำงานของวงจร (Simulation)

ขั้นตอนนี้เป็นขั้นตอนที่สำคัญเพราะเป็นขั้นตอนที่ใช้ตรวจสอบฟังก์ชันการทำงานของวงจรว่าถูกต้องหรือไม่ มีข้อผิดพลาดตรงไหน เพื่อที่จะได้ทำการแก้ไขให้ถูกต้อง ในขั้นตอนนี้จะใช้ซอฟต์แวร์สำหรับทำการจำลองการทำงานของวงจร เช่น V-System และ ModelSim ของบริษัท Model Technology

### 3.3.3 การสังเคราะห์วงจร

ในขั้นตอนนี้จะใช้ซอฟต์แวร์สังเคราะห์วงจร (Synthesis tools) ทำการสังเคราะห์โค้ดเพื่อให้ได้เป็นวงจรขึ้นมา แต่ต้องตรวจสอบด้วยว่าซอฟต์แวร์นั้นๆสนับสนุนเทคโนโลยี FPGA (FPGA Library) ที่ต้องการใช้หรือไม่ โดย FPGA ที่นิยมใช้งานเช่นของบริษัท Xilinx ตระกูล XC4000 และบริษัท Altera ตระกูล FLEX 10 K ซอฟต์แวร์สังเคราะห์วงจรที่นิยมใช้เช่นโปรแกรม Leonardo Spectrum ของบริษัท Exemplar Logic ซึ่งในขั้นตอนนี้ซอฟต์แวร์สังเคราะห์วงจรจะแปลงโค้ดและทำการ অপติไมซ์ (Optimization) เพื่อให้ได้วงจรตามเทคโนโลยีที่เลือกใช้นอกจากนี้ยังสามารถกำหนดข้อบังคับสำหรับวงจรได้เช่น ข้อบังคับในเรื่องของเวลา (time constraints) หรือข้อบังคับในเรื่องของพื้นที่ ซึ่งข้อบังคับเหล่านี้จะถูกนำไปใช้ในขั้นตอน অপติไมซ์เพื่อให้วงจรที่ได้เป็นไปตามที่กำหนด ส่วนสำคัญในการ অপติไมซ์คือการจัดวาง (mapping) วงจรให้เข้ากับเทคโนโลยีที่ใช้เพื่อให้ได้วงจรที่เหมาะสมกับโครงสร้างสถาปัตยกรรมภายในอุปกรณ์ FPGA ในกรณีของ Xilinx ตระกูล XC4000 และ Altera ตระกูล FLEX 10 K จะเทียบโดยใช้วิธี LUT (Look Up Table) เมื่อทำการสังเคราะห์เสร็จแล้วซอฟต์แวร์สังเคราะห์วงจรจะมีการรายงานผลว่าวงจรที่ออกแบบไปนั้นเป็นอย่างไร เช่น มีความหน่วง (delay) เท่าไร ใช้ทรัพยากรต่างๆใน FPGA อะไรมาก เป็นต้น

### 3.3.4 การแบ่งวงจร (Partitioning)

ขั้นตอนนี้เป็นการแบ่งวงจรที่ได้จากการสังเคราะห์ให้เป็นส่วนย่อยๆ สำหรับลงใน CLB, IOBs หรือองค์ประกอบอื่นๆ ภายในอุปกรณ์ FPGA สำหรับเทคนิคที่ใช้ในการแบ่งคือให้แต่ละส่วนที่จะแยกออกจากกันมีจำนวนสัญญาณที่เชื่อมต่อระหว่างกันน้อยที่สุดเท่าที่จะทำได้เพื่อช่วยลดความหนาแน่นในคอนทำการเชื่อมต่อสัญญาณ (routing) ในขั้นตอนนี้จะใช้ซอฟต์แวร์ทำ โดยซอฟต์แวร์จะเทียบส่วนประกอบของวงจรเช่น เกท (gate), ฟลิปฟลอป (flipflop) ลงในทรัพยากรต่างๆ ที่มีอยู่ภายในอุปกรณ์ FPGA (CLBs, IOBs, BUFT และ edge decoder) หลังจากทำขั้นตอนนี้เสร็จแล้วสามารถที่จะทราบว่าจะวงจรใช้จำนวนทรัพยากรภายในอุปกรณ์ FPGA ไปเท่าไร ส่วนซอฟต์แวร์ที่ใช้ในขั้นตอนนี้ขึ้นอยู่กับตัว FPGA ที่ใช้งาน เช่น FPGA ของบริษัท Xilinx จะใช้ Xilinx Foundation Series 2.1i ซึ่งซอฟต์แวร์ตัวนี้จะรวมเอาซอฟต์แวร์ย่อยอื่นๆอีก เพื่อให้การทำ PPR (Partitioning, Placement and Routing) เป็นไปอย่างต่อเนื่อง ส่วน FPGA ของบริษัท Altera จะใช้ Altera MAX+II

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.5 การวางอุปกรณ์ (Placement)

ขั้นตอนนี้เป็นการเลือกทำเลที่ตั้งของแต่ละส่วนของวงจรที่ผ่านการแบ่งวงจร (partitioning) มาแล้วว่า ควรจะอยู่ในตำแหน่งใดในอุปกรณ์ FPGA เพื่อให้ได้ผลลัพธ์ที่ดีที่สุด เช่นวงจรส่วนไหนควรอยู่ใกล้กัน เพื่อจะได้ค้นหาเส้นทาง (route) ได้ง่ายหรือช่วยลดความหน่วง จะเห็นได้ว่าตำแหน่งภายในอุปกรณ์ FPGA นั้นมีความสำคัญเพราะถ้าจัดวางวงจรลงในตำแหน่งที่ไม่เหมาะสมแล้วจะทำให้ความหน่วงเพิ่มขึ้น หรือตัว Router ทำการค้นหาเส้นทางสัญญาณได้ไม่หมด

### 3.3.6 การเชื่อมต่อสัญญาณ (Routing)

ในขั้นตอนนี้เป็นการเชื่อมต่อสัญญาณระหว่างองค์ประกอบต่างๆ ภายในอุปกรณ์ FPGA เช่นระหว่าง CLBs หรือระหว่าง CLBs กับ IOBs ขั้นตอนนี้จะทำต่อเนื่องจากการวางอุปกรณ์ ในกรณีที่ทำการวางอุปกรณ์ไว้ไม่ดีซอฟต์แวร์ ก็จะทำการเชื่อมต่อสัญญาณได้ไม่หมดหรือเกิดความหน่วงเกินค่าที่กำหนดในข้อบังคับ โดยสามารถทำขั้นตอนนี้ได้โดยใช้ซอฟต์แวร์ เช่นกัน หรือจะทำการเชื่อมต่อสัญญาณด้วยตัวเอง (manual layout) ก็ได้ แต่ทางที่ดีควรใช้ซอฟต์แวร์ทำดีกว่า โดยให้ทำการค้นหาเส้นทางหลายๆ ครั้งเพื่อหาครั้งที่ดีที่สุด นอกจากนั้นการกำหนดข้อบังคับทางเวลา (time constraints) จะช่วยให้ผลที่ได้จากการทำการเชื่อมต่อสัญญาณดีขึ้นได้

### 3.3.7 การโปรแกรมอุปกรณ์ FPGA (Configuration)

หลังจากที่วงจรผ่านขั้นตอนต่างๆจนกระทั่งผ่านการทำ PPR (Partitioning, Placement and Routing) แล้วนั้น ถึงตอนนี้ก็สามารถที่จะดาวน์โหลด (download) ลงในอุปกรณ์ FPGA ได้แล้ว ในการดาวน์โหลดนี้ก่อนอื่นต้องแปลงแบบวงจรรวมที่ได้ให้เป็นข้อมูลวงจร (Configuration data) ซึ่งอยู่ในรูปของบิตสตรีม (Bit-stream) ก่อนแล้วจึงดาวน์โหลดลงไปเพื่อให้อุปกรณ์ FPGA มีฟังก์ชันการทำงานตามวงจรที่ออกแบบไว้

จากที่อธิบายมาทั้งหมดจะเห็นได้ว่าการออกแบบเพื่อทำ FPGA นั้น ทำได้สะดวกกว่าการทำ ASIC มากเพราะใช้เวลาน้อยกว่ามาก ส่วนสำคัญที่ใช้ในการทำ FPGA คือซอฟต์แวร์ที่ใช้ตั้งแต่การเขียนโค้ดอธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลดลงในอุปกรณ์ FPGA ซึ่งซอฟต์แวร์ที่ใช้ต้องเป็นซอฟต์แวร์ที่ใช้ทำงานต่อเนื่องกัน

## 3.4 สถาปัตยกรรมภายในของ FPGA

สถาปัตยกรรมภายในของ Xilinx FPGA จะมีลักษณะเป็นตารางของลอจิกบล็อก (Logic Block) และล้อมรอบไปด้วยบล็อกการเชื่อมต่อของไอโอ (I/O Interface Block) การเชื่อมต่อระหว่างซีแอลบี (CLB : Configuration Logic Block) และไอโอบี (IOB : Input Output Block) ทำได้โดยผ่านช่องว่างที่พาดผ่านระหว่างแถว (Row) และคอลัมน์ (Column) หน้าที่ของซีแอลบีและไอโอบีแต่ละตัว การเชื่อมต่อภายใน (Interconnection) จะถูกกำหนดไว้ในโปรแกรมคอนฟิกูเรชัน (Configuration program) โดยแสดงรายละเอียดของทั้ง 3 ส่วนประกอบใหญ่ๆ ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### CLB (Configuration Logic Block)

ภายในFPGAจะเป็นเมทริกซ์ของซีแอลบี ซึ่งซีแอลบีแต่ละตัวจะประกอบด้วยหน่วยของคอมบิเนชันลอจิกที่สามารถโปรแกรมได้ (Programmable Combination logic) และส่วนของรีจิสเตอร์เก็บข้อมูล (Storage register) ส่วนของวงจรรวมบิเนชันลอจิกสามารถใช้สร้างวงจรทางด้านฟังก์ชัน บูลีนของอินพุต ส่วนรีจิสเตอร์รับค่าจากส่วนคอมบิเนชันลอจิกหรือโดยตรงจากเอาต์พุตของซีแอลบี สามารถขับวงจรรวมบิเนชันลอจิกโดยตรงผ่านเส้นทางเดินย้อนกลับ (Feedback path)

### IOB (Input Output Block)

เป็นส่วนติดต่อกับวงจรภายนอกของ FPGA สร้างมาจากส่วนของอุปกรณ์อินพุต/เอาต์พุตที่สามารถโปรแกรมได้ (Programmable Input/Output device) แต่ละตัวสามารถโปรแกรมได้อย่างอิสระโดยจะให้เป็นอินพุต/เอาต์พุตแบบ 3 สถานะ หรือโอโอแบบสองทิศทางก็ได้ โดยอินพุตสามารถโปรแกรมให้รู้จักทั้งระดับสัญญาณที่ทีแอลและซิมอส เทอร์โวลของโอโอบีแต่ละตัวมีฟลิปฟล็อปสามารถใช้เป็นบัฟเฟอร์สำหรับอินพุตและเอาต์พุต

### Interconnection


ความยืดหยุ่นของการใช้ FPGA มาทำเป็นอุปกรณ์ขึ้นอยู่กับ การโปรแกรมทรัพยากรต่างๆที่อยู่ภายในเข้าด้วยกัน การที่จะควบคุมการเชื่อมต่อระหว่างจุดสองจุดภายในชิปจะประกอบไปด้วยเน็ตเวิร์ก 2 ทิศทาง คือทางแถวและคอลัมน์ ซึ่งวางอยู่ระหว่าง CLB Programmable switch จะทำการเชื่อมต่ออินพุตและเอาต์พุตของโอโอบีและซีแอลบีที่จุดต่อร่วม ระหว่างแถวกับคอลัมน์และสามารถสลับสัญญาณจากเส้นทางไปยังส่วนต่างๆได้

FPGA ของบริษัท Altera ตระกูล FLEX 10 K เป็นอุปกรณ์ที่มีความหนาแน่นเกตประมาณตั้งแต่ 10,000 – 250,000 เกต โดยการจัดโครงสร้าง (Configuration) จะใช้วิธีโหลดโครงสร้างเข้าไปใน SRAM ภายใน ซึ่งหมายความว่าถ้าไม่ได้มีการจ่ายไฟเลี้ยงให้ โครงสร้างที่จัดเอาไว้ก็จะหายไป FPGA ประเภทนี้ จะสามารถโปรแกรมซ้ำได้ไม่จำกัดจำนวนครั้ง และการทำงานตามลอจิกฟังก์ชันจะใช้วิธีการเปิดตารางดู (Look Up table : LUT) โดยโครงสร้างของ FPGA ตระกูล FLEX 10 K แสดงดังรูปที่ 3.15 โดยในโครงสร้างของ FPGA ตระกูล FLEX 10K สามารถที่จะแบ่งเป็นส่วนต่างๆ ได้ดังนี้


### Logic Element (LE)

ในรูปที่ 3.16 แสดงโครงสร้างภายในของ LE โดยการกระทำทางบูลีนของลอจิกเกตจะสร้างด้วยวิธีการ LUT โดย LUT คือ 1x16 SRAM ซึ่ง LUT เพียงตัวเดียวสามารถนำมาทำโครงข่ายของลอจิกเกตที่มี 4 อินพุต และ 1 เอาต์พุต โดยโครงข่ายของลอจิกเกตจะถูกแปลงไปเป็นตารางค่าความจริง (Truth Table) ดังแสดงในรูปที่ 3.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.15 โครงสร้างของ FPGA ตระกูล FLEX 10K




รูปที่ 3.16 โครงสร้างภายในของ LE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.17 การใช้ LUT เป็นโครงข่ายของลอจิก

ถ้าโครงข่ายของลอจิกเกิดความซับซ้อนขึ้นจะต้องใช้ LUT ของแต่ละ LE เป็นจำนวนหลายตัว โดยเอาท์พุทของ LUT จะส่งต่อไปยังฟลิปฟล็อปและต่อไปยังโครงข่ายการเชื่อมต่อ (Interconnection Network) ดังแสดงในรูปที่ 3.18




รูปที่ 3.18 โครงข่ายของการเชื่อมต่อ

Logic Array Block (LAB)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LAB 1 ตัว จะประกอบไปด้วย 8 LE ดังแสดงในรูปที่ 3.19




รูปที่ 3.19 โครงสร้างภายในของ LAB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Embedded Array Block (EAB)

สถาปัตยกรรมโดยทั่วไปของ FLEX 10 K จะมีลักษณะของ LAB ที่มีการจัดเรียงแบบเมตริกซ์ และ EAB ซึ่งมีการเชื่อมต่อผ่านทางแถวและคอลัมน์ โดยในแต่ละแถวจะมี 1 EAB ซึ่ง 1 EAB จะมีขนาด 2048 บิต และสามารถกำหนดความกว้าง (Width) ความลึก (Depth) ของ EAB ได้โดยไม่ส่งผลกระทบต่อความเร็ว




รูปที่ 3.20 โครงสร้างภายใน EAB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Input Out Element (IOE)

IOE จะถูกต่ออยู่กับขา I/O โดยจะประกอบด้วยส่วนของวงจรที่เป็น Tri State และส่วนที่เป็น ฟลิปฟลอป ซึ่งเป็น option ดังแสดง ในรูปที่ 3.21



รูปที่ 3.21 โครงสร้างภายในของ IOE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การออกแบบและผลการออกแบบวงจรกรองสัญญาณเชิงเลข

#### 4.1 การออกแบบสถาปัตยกรรมของวงจรกรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย


เพื่อที่จะแสดงให้เห็นถึงความแตกต่างทางสถาปัตยกรรม ของวงจรกรองสัญญาณเชิงเลขที่สร้างขึ้นโดยใช้โครงสร้างเลขคณิตกระจายแต่ใช้รูปแบบของสมการตั้งต้นที่ต่างกัน จะทำให้โครงสร้างสุดท้ายที่ได้ต่างกัน เพื่อความสะดวกจะทำการพิจารณาจากวงจรกรองสัญญาณเชิงเลขในอันดับที่ 2 โดยแยกเป็นโครงสร้าง ดังนี้

##### 4.1.1 โครงสร้างโดยตรง 1


รูปแบบพื้นฐานสำหรับการใช้โครงสร้างเลขคณิตกระจาย ในการสร้างวงจรกรองสัญญาณเชิงเลขโดยทั่วไปอาศัยโครงสร้างแบบโดยตรง 1 ซึ่งจากฟังก์ชันถ่ายโอนในสมการที่ (2.73) สามารถแทนเป็นสมการผลต่างสืบเนื่องได้ดังนี้

$$y(n) = a_0x(n) + a_1x(n-1) + a_2x(n-2) - b_1y(n-1) - b_2y(n-2) \quad (4.1)$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบโดยตรง 1



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบโดยตรง 1

รูปที่ 4.1 โครงสร้างแบบ โดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.2 โครงสร้างปริภูมิสเตตโดยทั่วไป


สำหรับโครงสร้างแบบปริภูมิสเตตโดยทั่วไป ซึ่งอธิบายในสมการที่ (2.71) และสมการที่ (2.72) สามารถแสดงเป็นสมการสเตตและสมการเอาต์พุตได้ดังนี้

$$q_1(n+1) = a_{11}q_1(n) + a_{12}q_2(n) + b_1x(n) \quad (4.2)$$


$$q_2(n+1) = a_{21}q_1(n) + a_{22}q_2(n) + b_2x(n) \quad (4.3)$$

$$y(n) = c_1q_1(n) + c_2q_2(n) + Dx(n) \quad (4.4)$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบปริภูมิสเตตโดยทั่วไป



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบปริภูมิสเตตโดยทั่วไป

รูปที่ 4.2 โครงสร้างแบบปริภูมิสเตตโดยทั่วไป ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ

เนื่องจากในทางปฏิบัติ โครงสร้างแบบปริภูมิสเตทสามารถที่จะทำการแปลงคล้ายได้เป็นจำนวนอนันต์แบบขึ้นอยู่กับเมตริกซ์ T ที่ใช้ในการแปลงคล้าย ในที่นี้จะนำเสนอโครงสร้างแบบปริภูมิสเตทจำนวน 2 โครงสร้าง ซึ่งเรียกว่า โครงสร้างแบบ Controllable Canonical Form และโครงสร้างแบบ Minimum Noise

โครงสร้างแบบ Controllable Canonical Form เป็นโครงสร้างแบบปริภูมิสเตทที่ใช้จำนวนตัวคูณน้อยที่สุดคือ  $2(N+1)$  ตัว เมื่อ N คืออันดับของวงจรรองสัญญาณที่ทำการออกแบบ ในขณะที่โครงสร้างแบบ Minimum Noise ต้องใช้ตัวคูณถึง  $(N+1)^2$  แต่ให้ผลดีในแง่ระดับของสัญญาณรบกวนหรือ Roundoff Noise ที่เกิดขึ้นที่เอาท์พุทจะมีค่าต่ำ

ในการศึกษาจะทำการศึกษาวงจรรองสัญญาณอันดับที่ 2 เพราะว่าวงจรรองความถี่อันดับสูงสามารถสร้างได้จากการนำวงจรรองสัญญาณอันดับที่ 2 มาต่อ Cascade หรือ ต่อขนานกัน พิจารณาฟังก์ชันถ่ายโอนของวงจรรองสัญญาณอันดับที่ 2 ดังนี้


$$H(Z) = d + \frac{\alpha_1 Z^{-1} + \alpha_2 Z^{-2}}{1 + \beta_1 Z^{-1} + \beta_2 Z^{-2}} \tag{4.5}$$

สามารถที่จะแทนให้อยู่ในรูปแบบปริภูมิสเตทได้เป็น

$$\begin{bmatrix} q1(n+1) \\ q2(n+1) \end{bmatrix} = \begin{bmatrix} a_{11} & a_{12} \\ a_{21} & a_{22} \end{bmatrix} \begin{bmatrix} q1(n) \\ q2(n) \end{bmatrix} + \begin{bmatrix} b_1 \\ b_2 \end{bmatrix} x(n) \tag{4.6}$$

$$y(n) = [c_1 \quad c_2] \begin{bmatrix} q1(n) \\ q2(n) \end{bmatrix} + [d] x(n) \tag{4.7}$$

โครงสร้างปริภูมิสเตทแบบ Controllable Canonical Form เป็นโครงสร้างที่ได้มาจากการแปลงจากฟังก์ชันถ่ายโอนโดยตรงซึ่งถือว่าเป็นโครงสร้างแบบโดยตรง (Direct Form) สำหรับโครงสร้างแบบปริภูมิสเตทและใช้จำนวนตัวคูณน้อยที่สุดคือ 6 ตัว ดังแสดงในรูปที่ 4.3



รูปที่ 4.3 โครงสร้างปริภูมิสเตทแบบ Controllable Canonical Form

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าสัมประสิทธิ์ของเมตริกซ์จะใช้วิธี  $L_2$  norm ในการสเกลลิ่ง จะได้

$$\begin{aligned} a_{11} &= 0 & a_{21} &= -\beta_2 & b_1 &= 0 & c_1 &= \alpha_2 / b_2 \\ a_{12} &= 1 & a_{22} &= -\beta_1 & b_2 &= \sqrt{\frac{1-\beta_2}{1+\beta_2} [(\beta_2+1)^2 - \beta_1^2]} & c_2 &= \alpha_1 / b_2 \end{aligned} \quad (4.8)$$

สำหรับโครงสร้างแบบ Minimum noise จะให้ค่า noise gain  $G_N$  มีค่าต่ำสุด โดยที่เงื่อนไขสำหรับ Minimum noise ในสมการอันดับ 2 จะมีค่าดังนี้

$$a_{11} = a_{12} \quad \text{และ} \quad b_1 c_1 = b_2 c_2 \quad (4.9)$$

โครงสร้าง Minimum noise แบบปริภูมิสเตทได้มาจากการแปลงคล้ายจากการแปลงเมตริกซ์ T ในรูปที่ 4.4 แสดงโครงสร้าง Minimum noise โดยใช้ตัวคูณสูงสุด 9 ตัว



รูปที่ 4.4 โครงสร้างแบบ Minimum noise Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าสัมประสิทธิ์ของเมตริกซ์จะใช้วิธี  $L_2$  norm ในการสเกลลิง จะได้

$$\begin{aligned}
 a_{11} = a_{22} &= -\frac{\beta_1}{2} & \mu &= \sqrt{\left(\frac{\alpha_2}{\alpha_1}\right)^2 - \frac{\alpha_2}{\alpha_1}\beta_1 + \beta_2} & \gamma &= \frac{\alpha_2}{\alpha_1} - \mu \\
 \xi &= \frac{\alpha_2}{\alpha_1} + \mu & \lambda &= (\beta_2 - 1) [(\beta_2 + 1)^2 - \beta_1^2] & \epsilon &= \left(\frac{\beta_1}{2}\right)^2 - \beta_2 \\
 b_1 &= \sqrt{\frac{\lambda}{2\beta_1\gamma - (\beta_2 + 1)(1 + \gamma^2)}} & b_2 &= \sqrt{\frac{\lambda}{2\beta_1\xi - (\beta_2 + 1)(1 + \xi^2)}} \\
 a_{21} &= \sqrt{\frac{b_2^2 + \beta_2 - 1}{b_1^2 + \beta_2 - 1}} \epsilon & a_{12} &= \frac{\epsilon}{a_{21}} & c_1 &= \frac{\alpha_1}{2b_1} & c_2 &= \frac{\alpha_1}{2b_2}
 \end{aligned}
 \tag{4.10}$$

4.1.4 โครงสร้างเลขคณิตกระจายของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสแตท


วิธีแก้ปัญหของจำนวนตัวคูณแบบปริภูมิสแตทสามารถทำได้โดยโครงสร้างเลขคณิตกระจาย สำหรับโครงสร้าง minimum noise ซึ่งอธิบายในสมการที่ (4.6) และ (4.7) สามารถเขียนใหม่ให้อยู่ในรูปสมการสแตท 2 สมการ และสมการเอาต์พุต 1 สมการดังนี้

$$q1(n+1) = a_{11}q1(n) + a_{12}q2(n) + b_1x(n) \tag{4.11}$$

$$q2(n+1) = a_{21}q1(n) + a_{22}q2(n) + b_2x(n) \tag{4.12}$$

$$y(n) = c_1q1(n) + c_2q2(n) + dx(n) \tag{4.13}$$

การคำนวณแบบโครงสร้างเลขคณิตกระจายใช้หน่วยความจำ 2 ตัวคือ ROM  $\phi_{1n}(i)$  และ ROM  $\phi_{2n}(i)$  สำหรับทำการคำนวณค่า state vector 2 สมการตามสมการที่(4.11) และ (4.12) และใช้ ROM  $\theta_n(i)$  ทำการคำนวณสมการเอาต์พุต วงจรกรองสัญญาณแบบ minimum noise โครงสร้างเลขคณิตกระจายแสดงดังในรูปที่ 4.5



รูปที่ 4.5 โครงสร้าง Minimum noise ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าที่เก็บอยู่ใน ROM  $\phi_{1_n}(i), \phi_{2_n}(i), \theta_n(i)$  สามารถหาค่าโดยใช้สมการ (4.11) - (4.13) โดยแสดงค่าต่าง ๆ ที่เก็บเป็น ระบุบิตได้ดังที่แสดง

$$\phi_{1_n}(i) = a_{11}q_{1_i}(n) + a_{12}q_{2_i}(n) + b_1x_i(n) \tag{4.14}$$

$$\phi_{2_n}(i) = a_{21}q_{1_i}(n) + a_{22}q_{2_i}(n) + b_2x_i(n) \tag{4.15}$$

$$\theta_n(i) = c_1q_{1_i}(n) + c_2q_{2_i}(n) + d x_i(n) \tag{4.16}$$

ค่า สเททเวกเตอร์ และ สมการเอาต์พุตสามารถหาได้ดังสมการ

$$q1(n+1) = -\phi_{1_n}(0) + \sum_{i=1}^{L-1} \phi_{1_n}(i) 2^{-i} \tag{4.17}$$

$$q2(n+1) = -\phi_{2_n}(0) + \sum_{i=1}^{L-1} \phi_{2_n}(i) 2^{-i} \tag{4.18}$$

$$y(n) = -\theta_n(0) + \sum_{i=1}^{L-1} \theta_n(i) 2^{-i} \tag{4.19}$$

ค่า L บิตจะมีค่าที่แม่นยำ โดยที่กำหนดให้ทุกสัญญาณอยู่ในช่วง  $\pm 1$  และอยู่ในรูปเลขฐานเต็มเต็มสอง เพราะว่าใช้ ROM 3 ตัว แต่ละ ROM สามารถเก็บค่าได้ 8 ค่า

เขียน รูปแบบ Controllable canonical form ให้อยู่ในรูป

$$q1(n+1) = q2(n) \tag{4.20}$$


$$q2(n+1) = a_{21}q1(n) + a_{22}q2(n) + b_2x(n) \tag{4.21}$$

$$y(n) = c_1q1(n) + c_2q2(n) + d x(n) \tag{4.22}$$

จากสมการที่ (4.20) จะเห็นว่า  $q1(n)$  มีค่าเท่ากับการเลื่อนบิตของ  $q2(n)$  ไป 1 ตัวอย่างโดยใช้ วงจรเลื่อนบิต เราจึงเขียนสมการได้ใหม่

$$q2(n+1) = a_{22}q2(n) + a_{21}q2(n-1) + b_2x(n) \tag{4.23}$$


$$y(n) = c_2q2(n) + c_1q2(n-1) + d x(n) \tag{4.24}$$



รูปที่ 4.6 โครงสร้าง Controllable canonical form ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยจากที่กล่าวมาทั้งหมดสามารถออกแบบเป็นวงจรกรองสัญญาณอันดับที่  $N$  ได้ ดังแสดงในรูปที่ 4.7



รูปที่ 4.7 โครงสร้างวงจรกรองสัญญาณเชิงเลขอันดับที่  $N$  แบบ Controllable canonical form

วิธีการแทนสมการผลต่างสลับเนื่องด้วยปริภูมิสถานะแบบ Controllable canonical form นี้ จะทำให้ตัวแปรที่เป็นลำดับสัญญาณอินพุตเหลือจำนวนเพียง  $N+1$  ตัว ดังนั้น ค่าในตารางเปิดคูจะมีค่าเท่ากับ  $2 \times (2^{N+1})$  ค่า เพราะฉะนั้นขนาดของหน่วยความจำที่ใช้จะมีขนาด  $2L \times (2^{N+1})$  บิต ซึ่งจะเห็นได้ว่า วงจรกรองสัญญาณเชิงเลขที่ออกแบบโดยการแทนด้วยปริภูมิสถานะที่นำเสนอจะใช้หน่วยความจำน้อยกว่าการออกแบบจากสมการผลต่างสลับเนื่องโดยตรง และถ้าอันดับของวงจรกรองยังมีค่ามากขึ้นซึ่งโดยปกติขนาดของหน่วยความจำที่ใช้จะมีขนาดเพิ่มขึ้นในลักษณะเอ็กซ์โปเนนเชียล อัตราส่วนการประหยัดหน่วยความจำ (saving ratio) ก็จะมีค่ามากขึ้นตามไปด้วยซึ่งเป็นการใช้หน่วยความจำอย่างมีประสิทธิภาพ โดยสามารถสรุปได้เป็นสมการ

$$\begin{aligned} r &= \frac{L \times (2^{2N+1})}{2L \times (2^{N+1})} \\ &= \frac{2^{2N}}{2^{N+1}} \\ \therefore r &= 2^{N-1} \end{aligned} \quad (4.25)$$

โดย  $r = \text{saving ratio}$

$N = \text{อันดับของวงจรกรองสัญญาณ}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2 การออกแบบวงจรรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตรทในอันดับที่ 2

ฟังก์ชันถ่ายโอนของวงจรรองสัญญาณเชิงเลขอันดับที่ 2 คือ

$$H(z) = \frac{0.0675 + 0.1349z^{-1} + 0.0675z^{-2}}{1 + 1.1430z^{-1} - 0.4128z^{-2}}$$

สามารถเขียนเป็นสมการผลต่างสลับเนื่องแทนความสัมพันธ์ของวงจรรองได้ดังนี้

$$y(n) = 0.0675 x(n) + 0.1349y(n-1) + 0.0675 x(n-2) - 1.1430y(n-1) + 0.4128 y(n-2)$$

ทำการหาค่าสเตทโคเวเรียนซ์เมตริกซ์  $K$  เพื่อใช้สำหรับการสเกลลิงตามกฎของ  $L_2$  norm จะได้

$$K = \begin{bmatrix} 1 & 0.57735026 \\ 0.57735026 & 1 \end{bmatrix}$$

ทำการแทนสมการผลต่างสลับเนื่องให้อยู่ในรูปของปริภูมิสเตรท โดยทำการหาค่าเมตริกซ์  $A$ ,  $B$ ,  $C$  และ  $D$  ที่ผ่านการสเกล จะได้


$$A_s = \begin{bmatrix} 0.72076515 & -0.12514471 \\ 0.37543413 & 0.7207651 \end{bmatrix} \quad B_s = \begin{bmatrix} 0.75431447 \\ 0.16457527 \end{bmatrix}$$

$$C_s = [0.07126318 \quad 0.32662774] \quad D_s = [0.03123892]$$

#### 4.3 ผลการใช้โปรแกรม Matlab ในการออกแบบ

หน้าที่หลักของโปรแกรม Matlab จะใช้ในการคำนวณหาค่าเก็บไว้ในตารางเปิดดู โดยการนำค่าเมตริกซ์ที่ผ่านการสเกลแล้วคือ  $A_s$ ,  $B_s$ ,  $C_s$ ,  $D_s$  ในข้างต้นมาทำการหาค่าเก็บไว้ในตารางเปิดดู โดยอาศัยสมการที่ (4.14) และสมการที่ (4.16) โดยมีค่าแอดเดรสเริ่มจาก 000 – 111 จากนั้นแทนค่าแอดเดรสทั้งหมดลงในสมการ โดยโครงสร้างแบบ Controllable Canonical form จะใช้ 2 สมการก็จะได้ค่า  $\phi_n(i)$  และ  $\theta_n(i)$  ตามลำดับ ส่วน โครงสร้างแบบ Minimum Noise จะใช้ 3 สมการคือสมการที่ (4.14), (4.15) และ (4.16) ก็จะได้อ่า  $\phi_{1n}(i)$ ,  $\phi_{2n}(i)$  และ  $\theta_n(i)$  ตามลำดับ โดยหน้าจอของโปรแกรมที่ใช้ในการออกแบบสามารถแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 ตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ EPROM ทั้ง 2 ตัว ของโครงสร้างแบบ Controllable Canonical form

ค่าที่เก็บไว้ในตารางเปิดดู ของโครงสร้างแบบ Controllable Canonical form สามารถแสดงได้ดังนี้


ตารางที่ 4.1 ค่า  $\phi_n(i)$  ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical form

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	F	F/2	$\phi_n(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.32251982	0.16125991	00010101
0	1	0	-0.56648600	-0.28324300	11011100
0	1	1	-0.24396617	-0.12198308	11110000
1	0	0	1.44153030	0.72076515	01011100
1	0	1	1.76405013	0.88202506	0110 1011
1	1	0	0.87504430	0.43752215	00111000
1	1	1	1.197564135	0.59878206	01001101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 ค่า  $\theta_n(i)$  ที่บรรจุไว้ในตารางเปิดคูของโครงสร้าง Controllable Canonical form

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	$F$	$\theta_n(i)$
0	0	0	0.00000000	0000 0000
0	0	1	0.03123892	00000100
0	1	0	0.04198969	00000101
0	1	1	0.07322862	00001001
1	0	0	0.33334292	00101011
1	0	1	0.36458184	00101111
1	1	0	0.37533262	00110000
1	1	1	0.40657154	00110100



รูปที่ 4.9 ตัวอย่างผลการออกแบบและคำนวณค่าที่เก็บไว้ในหน่วยความจำ EPROM ทั้ง 2 ตัว ของโครงสร้างแบบ Minimum Noise Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าที่เก็บไว้ในตารางเปิดดู ของโครงสร้างแบบ Minimum Noise Structure สามารถแสดงได้ดังนี้

ตารางที่ 4.3 ค่า  $\phi_1(i)$  ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure

$q_1(n)$	$q_1(n-1)$	$x_1(n)$	$F$	$F/2$	$\phi_1(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.75431447	0.37715723	00010101
0	1	0	-0.12514471	-0.0625723	11111000
0	1	1	0.62916975	0.3145848	00101000
1	0	0	0.72076515	0.36038257	00101110
1	0	1	1.47507962	0.73753981	01011110
1	1	0	0.595620444	0.29781022	00100110
1	1	1	1.349934914	0.67496745	01010110

ตารางที่ 4.4 ค่า  $\phi_2(i)$  ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure


$q_2(n)$	$q_2(n-1)$	$x_2(n)$	$F$	$F/2$	$\phi_2(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.16457527	0.08228763	00001011
0	1	0	0.72076515	0.36038257	00101110
0	1	1	0.885340430	0.44267021	00111001
1	0	0	0.375434132	0.187717066	00011000
1	0	1	0.540009408	0.270004704	00100011
1	1	0	1.096199287	0.548099643	01000110
1	1	1	1.2607745630	0.630387281	01010001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.5 ค่า  $\theta_n(i)$  ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure

$q_1(n)$	$q_1(n-1)$	$x_1(n)$	$F$	$\theta_n(i)$
0	0	0	0.00000000	0000 0000
0	0	1	0.03123892	00000100
0	1	0	0.32662774	00101010
0	1	1	0.35786667	00101110
1	0	0	0.07126318	00001001
1	0	1	0.10250210	00001101
1	1	0	0.39789093	00110011
1	1	1	0.42912985	00110111

นอกจากนี้เรายังโปรแกรม Matlab ในการแสดงค่าผลตอบสนองทางความถี่โดยกำหนดให้ เป็นวงจรถองสัญญาณความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท อันดับที่ 2 ความถี่คัทออฟ ที่ 4 kHz และ ความถี่ในการสุ่มตัวอย่างที่ 62.5 kHz รวมทั้งทำการจำลองการทำงานและสเปกตรัมของสัญญาณอินพุตและเอาต์พุตที่ใช้ในการจำลองการทำงาน



รูปที่ 4.10 แสดงการจำลองผลตอบสนองทางความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.3 การเปรียบเทียบคุณสมบัติระหว่างโครงสร้าง Controllable canonical form กับโครงสร้าง Minimum

#### Noise structure

ถึงแม้ว่าโครงสร้าง minimum noise แบบโครงสร้างเลขคณิตกระจาย ต้องใช้ ROM และ สเกลลิงแอกทิวเมเตอร์เพื่อใช้ในการคำนวณ state vector มากกว่าแบบ Controllable canonical form เพราะว่าแบบ Controllable canonical form มีสมการสเตตเพียง 1 สมการ แต่ทั้งสองแบบก็ใช้วิธีการเดียวกันนั่นก็คือใช้วงจร control unit เดียวกัน เพราะว่าสัญญาณทุกสัญญาณในระดับบิตจะต่อแบบขนานกับ ROM แต่ละตัว ซึ่งการประมวลผลจะทำงานแบบขนานกัน ดังนั้นโครงสร้าง minimum noise และ Controllable canonical form สามารถทำงานที่ความถี่เดียวกัน

#### ผลการ Simulation และ Synthesis โครงสร้างแบบ Controllable canonical form และแบบ minimum noise structure

ค่าคงที่ในการปิดเศษสัญญาณรบกวนระหว่าง โครงสร้างแบบ Controllable canonical form และแบบ minimum noise structure แสดงในรูปที่ 4.11 โดยตัวอย่างที่ใช้สังเคราะห์เป็นแบบวงจรรองสัญญาณความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับที่ 2




รูปที่ 4.11 การเปรียบเทียบของค่าคงที่การปิดเศษของสัญญาณรบกวน

จากรูปที่ 4.11 จะเห็นว่าแบบ Controllable canonical form จะมีค่าสัญญาณรบกวนต่ำที่สุดที่ตรงย่านความถี่กลาง normalize หรือสามารถกล่าวได้ว่าย่านความถี่ผ่านอยู่ตรงกลาง ซึ่งก็คือ pole ของระบบอยู่ที่  $\pm \pi/2$  สำหรับโครงสร้างแบบ minimum noise จะมีค่าสัญญาณรบกวนต่ำที่สุดทุกย่านความถี่ normalize จากข้างต้นถ้าต้องการออกแบบวงจรรองสัญญาณแบนด์แคบเช่น  $\omega_c = 0.1\pi$  โครงสร้างแบบ minimum noise

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถทำได้เพราะจากกราฟค่า noise gain มีค่า 0.375 แต่ว่าถ้าเป็นแบบ Controllable canonical form มีค่า noise gain คือ 2.7461




รูปที่ 4.12 กำลังงานของสัญญาณรบกวนเนื่องจากการปัดเศษของทั้งสอง โครงสร้าง

รูปที่ 4.12 แสดงค่ากำลังงานของสัญญาณที่ต้องการจากการปัดเศษที่ค่าความยาวบิต 6-24 บิต พิจารณาที่ค่าความยาวบิต 8 บิต โครงสร้างแบบ minimum noise และ Controllable canonical form มีค่า -57.1957dB และ -48.5487 dB ตามลำดับ จากกราฟหากเพิ่มค่าความยาวบิตประมาณ 2 บิต เพื่อที่จะทำการลดค่า สัญญาณรบกวน ทั้งสองแบบจะให้ผลเท่ากัน

#### 4.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรมายใน

ในการออกแบบโครงสร้างของวงจรรองสัญญาณเชิงเลข ที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทที่น่าเสนอนั้น จะทำการพิจารณาจากวงจรรองในอันดับที่ 2 เนื่องจากในวงจรที่มีอันดับสูงขึ้นก็จะมีส่วนประกอบที่ใช้งานที่เหมือนกัน ซึ่งโครงสร้างของวงจรรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท โดยใช้โครงสร้างแบบ Controllable canonical form แสดงดังในรูปที่ 4.13




รูปที่ 4.13 โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสเทตแบบ Controllable Canonical form

จากรูปที่ 4.13 จะแยกอธิบายขั้นตอนของการทำงานเป็น 4 ขั้นตอน ดังนี้

1. วงจร A/D (Analog to Digital Converter) ซึ่งถูกควบคุมด้วยสัญญาณ /sc จะทำการแปลงสัญญาณเชิงอุปมาน(analog)  $x(t)$  ให้เป็นลำดับสัญญาณเชิงเลข(digital)  $x(n)$  ขนาด 8 บิต
2. สัญญาณควบคุม/lr ทำหน้าที่โหลดลำดับสัญญาณหรือข้อมูล  $x(n)$  เข้าไปเก็บไว้ในรีจิสเตอร์ RX
3. สัญญาณนาฬิกา clk จะทำการเลื่อนข้อมูลภายในรีจิสเตอร์ RX, SR1 และ SR2 ไปครั้งละ 1 บิต เอาท์พุทของรีจิสเตอร์ RX, SR1 และ SR2 ที่ถูกเลื่อนแต่ละครั้งจะเป็นแอดเดรสของ EPROM ทั้ง 2 ตัว เอาท์พุทของ EPROM ทั้ง 2 ตัว จะถูกส่งไปบวกกับค่าที่อยู่ใน ACC ด้วยวงจร ADD/SUB (ซึ่งถูกควบคุมด้วยสัญญาณ s/a) ผลลัพธ์ที่ได้จะถูกโหลดเข้าเก็บไว้ใน ACC ด้วยสัญญาณ lacc (การคูณค่าที่อยู่ใน ACC ด้วย  $2^{-1}$  หรือเป็นการเลื่อนข้อมูลไปทางขวา 1 บิต ก่อนที่จะนำไปบวกกับค่าจาก EPROM ถูกออกแบบในลักษณะฮาร์ดแวร์สเกลลิง (Hardware scaling) จึงไม่จำเป็นต้องมีวงจรเลื่อนข้อมูลไปทางขวา 1 บิต)
4. clk จะเลื่อนข้อมูลในแต่ละรีจิสเตอร์ไปอีก 1 บิต แล้วกระทำซ้ำข้อ 3 จนกระทั่ง clk เลื่อนข้อมูลไปถึงบิตที่ 8 จึงนำค่าที่ได้จากเอาท์พุทของ EPROM ทั้ง 2 ตัว ไปลบออกจากค่าที่อยู่ใน ACC ผลลัพธ์ที่ได้จากการคำนวณของ EPROM1 จะถูกโหลดเข้าเก็บไว้ในรีจิสเตอร์ SR1 ส่วนผลลัพธ์ที่ได้จากการคำนวณของ EPROM2 จะถูกโหลดเข้าเก็บไว้ใน buffer (ด้วยสัญญาณ /lr) เพื่อทำการแปลงสัญญาณเชิงเลขให้เป็นสัญญาณเชิงอุปมาน ด้วยวงจร D/A จากนั้นทำการลบข้อมูลภายใน ACC ด้วยสัญญาณ /clacc และจะวนกลับไปทำงานซ้ำในขั้นตอนที่ 1, 2, 3, 4 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่วนสัญญาณที่ใช้ในการควบคุมการทำงานสามารถแสดงไทม์มิงไคอะแกรม(Timing diagram) ได้ดังนี้



รูปที่ 4.14 ไทม์มิงไคอะแกรมของสัญญาณควบคุม


โดยมีขั้นตอนในการออกแบบส่วนต่างๆ ดังนี้

1. รีจิสเตอร์ RX, SR1 ซึ่งเป็น PISO (Parallel in Serial out shift register) และ รีจิสเตอร์ SR2 ซึ่งเป็น SISO (Serial in Serial out shift register) โดยในส่วนของรีจิสเตอร์นี้ถูกออกแบบไว้สำหรับ เคลื่อนข้อมูลหรือสัญญาณในรีจิสเตอร์ขนาด 8 บิต ซึ่งผลที่ได้จากการเคลื่อนข้อมูลแต่ละบิตจะเป็นตัวกำหนดแอดเดรสของ EPROM และรีจิสเตอร์ Buffer ซึ่งใช้ในการเก็บผลลัพธ์ที่ได้จากการ คำนวณไว้เพื่อรอการแปลงเป็นสัญญาณเชิงอุปมาน โดยมีฟังก์ชันการทำงานตามผลการจำลอง การทำงาน ดังนี้




รูปที่ 4.15 การจำลองการทำงานของ PISO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 สัญลักษณ์วงจร Parallel-in Serial-out ที่เกิดจากการ Schematic



รูปที่ 4.17 การจำลองการทำงานของ SISO




รูปที่ 4.18 สัญลักษณ์วงจร Serial-in Serial-out ที่เกิดจากการ Schematic



รูปที่ 4.19 การจำลองการทำงานของ Buffer


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 สัญลักษณ์วงจร Buffer ที่เกิดจากการ Schematic


2. หน่วยความจำ EPROM1 และ EPROM2 สำหรับเก็บค่าผลคูณย่อยไว้ในตารางเปิดดู ซึ่งเมื่อเข้าใจหลักการทำงานของโครงสร้างเลขคณิตกระจายก็จะทราบว่าจำเป็นต้องใช้ขนาดของหน่วยความจำเท่าใด กรณีของวงจรกรองในอันดับที่ 2 แต่ละหน่วยความจำจะมีขนาดเท่ากับ  $8 \times 8 = 64$  บิต (กรณีใช้ความยาวค่าของค่าในหน่วยความจำขนาด 8 บิต) โดย EPROM1 จะเก็บค่าที่ใช้คำนวณสมการสเตท และ EPROM2 เก็บค่าที่ใช้ในการคำนวณสมการเอาท์พุท ซึ่งทำการเขียนเป็นหน่วยการออกแบบแพ็คเกจ (Package Design unit) เพื่อเก็บค่าในตารางเปิดดู  $\phi_n(i)$  และ  $\theta_n(i)$  ไว้ในหน่วยการออกแบบนี้ ค่าในตารางเปิดดูนี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี (Entity Design unit) และ หน่วยการออกแบบสถาปัตยกรรม (Architecture Design unit)

ผลการจำลองการทำงานสามารถแสดงได้ดังนี้




ก. ผลลัพธ์จาก EPROM 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




### ข. ผลลัพธ์จาก EPROM 2

รูปที่ 4.21 การจำลองการทำงานของหน่วยความจำ EPROM 1 และ EPROM 2




รูปที่ 4.22 สัญลักษณ์ตัวเก็บข้อมูล EPROM1 ที่เกิดจากการ Schematic



รูปที่ 4.23 สัญลักษณ์ตัวเก็บข้อมูล EPROM2 ที่เกิดจากการ Schematic

3. วงจรสเกลลิงแอกคิวมูเลเตอร์ (Scaling Accumulator) โดยอาศัยคุณสมบัติการบวกเลข ส่วนเติมเต็มสองแทนการคูณโดยตรง ซึ่งประกอบด้วยวงจร บวก/ลบ (ADD/SUB) และ รีจิสเตอร์แอกคิวมูเลเตอร์ เอาท์พุทของรีจิสเตอร์แอกคิวมูเลเตอร์ถูกออกแบบให้เป็นในลักษณะ ฮาร์ดแวร์สเกลลิง (Hardware Scaling) ด้วย  $2^{-1}$  ก่อนที่จะป้อนกลับไปบวกกับค่าที่ออกมาจากหน่วยความจำตัวต่อไป และเพื่อเป็นการหลีกเลี่ยงการเลื่อนบิตผิดพลาดไปยังตำแหน่งของบิต เครื่องหมายในกรณีที่ตัวบวกเกิดการล้น (Overflow) ดังนั้นจึงต้องมีวงจรเพิ่มเติมสำหรับการ ตรวจสอบบิตเครื่องหมาย (Sign Digit) โดยใช้เอ็กคลูซีฟออร์เกท นั่นคือจะเอาบิตเครื่องหมายของข้อมูลที่เข้าวงจรบวก ( $a^\circ$  และ  $b^\circ$ ) และบิตตัวทด ( $c^\circ$ ) มาทำเอ็กคลูซีฟออร์กัน โดยจากวงจรบวก ถ้า  $a + b = d$  ดังนั้นบิตเครื่องหมายของผลลัพธ์จากการเลื่อนข้อมูล ( $d$ ) ไปทางขวา 1 บิต ( $2^{-1}d$ ) ได้จากสมการ  $d^\circ = a^\circ \oplus b^\circ \oplus c^\circ$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 วงจรสเตลลิงแอดคิวิตเตอร์

รูปที่ 4.24 แสดงวงจรสเตลลิงแอดคิวิตเตอร์ โดยมีวงจร SD ใช้เพื่อป้องกันกรณีที่เกิดการล้นของสัญญาณไปทับบิตเครื่องหมาย และแสดงถึงลักษณะการเชื่อมโยงของสัญญาณในลักษณะของฮาร์ดแวร์สเตลลิงด้วย  $2^{-1}$  หรือเลื่อนข้อมูลไปทางขวา 1 บิต ซึ่งวงจร SD เสมือนเป็นวงจรที่ใช้เติมบิตเครื่องหมายหลังจากการเลื่อนข้อมูลไปทางขวา โดยแสดงเป็นตัวอย่างการทำงานของวงจรเมื่อเปรียบเทียบกับค่าจำนวนโดยเลขฐานสิบ ดังนี้


ค่าจาก EPROM	0.046875	0.000 0000	
ค่าอินพุตที่จะนำมาบวก	+ 0.015625	+ 0.000 0010	
ค่าที่เก็บไว้ใน ACC	0.0625	0 0.000 1000	; วงจร SD จะให้ผลลัพธ์เป็น 0
	$\div 2$	$\div 2$	
ค่าที่ได้หลังจากการคูณด้วย $2^{-1}$	0.03125	0.000 0100	; เลื่อนข้อมูลไปทางขวา 1 บิต
ค่าจาก EPROM	- 0.25	+ 1.110 0000	; เลขแบบส่วนเติมเต็มสอง
$\therefore$ เอาท์พุท	- 0.21875	1.110 0100	; มีค่าเท่ากับ -0.21875

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภายในวงจรสเกลลิ่งแอกคิวเมเตอร์ Scaling Accumulator แสดงได้ดังนี้



รูปที่ 4.25 วงจรภายในของ Scaling Accumulator ซึ่งประกอบไปด้วย วงจรบวกลบ วงจรบวกสะสม และวงจรหารสอง




รูปที่ 4.26 การจำลองการทำงานของวงจรบวกลบสัญญาณ Add/Sub



รูปที่ 4.27 การจำลองการทำงานของวงจรบวกสะสม Accumulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.28 การจำลองการทำงานของสเกลลิงแอกคิวมูลเตอร์



รูปที่ 4.29 สัญลักษณ์วงจรสเกลลิงแอกคิวมูลเตอร์ ที่เกิดจากการ Schematic


ในกรณีค่าที่จะเก็บไว้ในตารางเปิดคู่มือค่าเก็บ 1 จะต้องทำการหารให้มีค่าไม่เกินหนึ่ง แต่ก่อนที่จะโหลดเอาท์พุทออกจะต้องมีการคูณกลับก่อน เช่นกรณีที่มีค่าในตารางเปิดคู่มือหารด้วย 2 ดังนั้นเวลาโหลดเอาท์พุทออกจะต้องคูณ 2 กลับคืน ซึ่งสามารถแสดงวงจรสเกลลิงแอกคิวมูลเตอร์ ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.30 วงจรสเกลลิงแอดคิวมูเลเตอร์ที่มีการคูณ 2 กลับคืน

5. วงจรควบคุม Control Unit มีไว้เพื่อควบคุมส่วนต่างๆภายในวงจรของสัญญาณเชิงเลขให้ทำงานสอดคล้องกัน เพื่อที่จะสร้างเอาท์พุทที่ถูกต้องตามต้องการ วงจรควบคุมโดยทั่วไปจะผลิตสัญญาณนาฬิกาให้สอดคล้องกับการทำงานและคงสภาพของระดับสัญญาณนั้นๆ ไว้ตาม ช่วงเวลาที่เหมาะสมกับการทำงานนั้นๆ โดยในการออกแบบจะใช้วิธีเขียนเป็นสเตตแมชชีน (State Machine) จากไทม์ทิงไดอะแกรมที่กำหนดไว้เพื่อผลิตสัญญาณควบคุม clk, /lr, /sc, lacc, /clacc, s/a โดยมีสเตตไดอะแกรม (State diagram) ดังนี้




รูปที่ 4.31 สเตตไดอะแกรมของ Control Unit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยมีการกำหนดค่าสเตต (State Assignments) ดังนี้

- S1 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 100111
- S2 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 101111
- S3 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000111
- S4 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000110
- S5 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 010111
- S6 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 110111
- S7 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 111111
- S8 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000011
- S9 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000101

ส่วนการจำลองการทำงานสามารถแสดงได้ดังรูป




รูปที่ 4.32 การจำลองการทำงานของ Control Unit




รูปที่ 4.33 สัญลักษณ์วงจร Control Unit ที่เกิดจากการ Schematic

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.35 โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 โดยใช้โครงสร้างเลขคณิตกระจายจากการแทนด้วยปริภูมิสเตนแบบ Minimum Noise




รูปที่ 4.36 โครงสร้างของวงจรกรองสัญญาณเชิงเลข แบบ Minimum Noise ที่จะบรรจุลงใน FPGA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5 การใช้งานโปรแกรม MAX+plus II สำหรับการออกแบบแบบ digital filter ด้วย FPGA

โปรแกรม MAX+plusII เป็นโปรแกรมที่ถูกพัฒนาขึ้นมาเพื่อใช้ในการออกแบบระบบเชิงเลข(Digital System) กับชิป FPGA ของบริษัท Altera โดยเฉพาะเป็นโปรแกรมที่มีความสะดวกในการออกแบบสำหรับอุปกรณ์ FPGA ของบริษัท Altera อย่างมาก เนื่องจากสามารถทำงานได้ตั้งแต่เขียน Software code, Compile เพื่อตรวจสอบไวยากรณ์ของภาษา VHDL (Syntax check) จำลองการทำงานสังเคราะห์วงจรทำ PPR: Partitioning place and route จนถึงสร้าง file สำหรับ download ลงบน FPGA ภายในโปรแกรมเพียงตัวเดียว โดยมีขั้นตอนในการใช้งานดังนี้

1. เรียกโปรแกรม MAX+plusII และเปิดไฟล์ da1.gdf




2. ทำการ Compile โดยก่อนทำการ Compile จะต้องทำการ Set Project to Current File โดยใช้เมนูคำสั่ง File | Project | Set Project to Current File และควรตรวจสอบเบอร์ชิปที่จะใช้งานก่อน ซึ่งในที่นี้คือชิปตระกูล Flex 10k เบอร์ EPF10K10LC84-4 โดยเลือกเมนูคำสั่ง Assign | Device




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นให้เลือกเมนูคำสั่ง MAX+plusII | Compiler จะปรากฏหน้าต่าง Compiler ออกมา จากนั้นกดปุ่ม start




ทำการสร้าง Symbol เพื่อใช้ในการวาด Schematic โดยใช้เมนูคำสั่ง File | Create Default Symbol

3. ทำการจำลองการทำงาน โดยให้เลือกเมนูคำสั่ง File | New แล้วเลือก Waveform Editor file (.scf)



ทำการ save เป็นไฟล์ .scf

4. ทำการดึงสัญญาณที่ต้องการจำลองการทำงานเข้ามา โดยเลือกเมนูคำสั่ง Node | Enter Nodes From SNF จากนั้นคลิกที่ปุ่ม List เพื่อดูว่ามีสัญญาณอะไรบ้าง โดยจะเห็นรายชื่อสัญญาณต่างๆอยู่ในหน้าต่างช้ายมือ จากนั้นให้กดปุ่ม => เพื่อเลือกสัญญาณทั้งหมด แล้วคลิก OK




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. กำหนดค่า End Time ของ Waveform Editor เป็น 5 ms โดยใช้เมนูคำสั่ง File | End Time จากนั้นทำการกำหนด Grid Size ให้มีขนาด 156.2 ns โดยเลือกเมนูคำสั่ง Options | Grid Size

6. ทำการสร้างสัญญาณอินพุต คือ sys\_clk โดยคลิกที่สัญญาณ sys\_clk ให้ขึ้นแถบสีดำ แล้วเลือกเมนูคำสั่ง Edit | Overwrite | Clock โดยให้ค่า Multiplied By เท่ากับ 1


7. เรียกหน้าต่าง Simulator ขึ้นมา โดยเลือกเมนูคำสั่ง MAX+plus II | Simulator จากนั้นคลิกปุ่ม Start โปรแกรมจะทำการจำลองการทำงานตั้งแต่วันที่ 0 ถึง 5 ms



8. การตรวจสอบความเร็วสูงสุดที่ทำงานได้และปริมาณลอคจิกเซลที่ใช้ไป โดยการตรวจสอบ Delay ที่โหนดต่างๆ จะใช้หน้าต่าง Timing Analyzer โดยเลือกเมนูคำสั่ง MAX+plusII | Timing Analyzer จากนั้นคลิก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

start และค่าความถี่สูงสุดที่วงจรยังคงทำงานได้อย่างถูกต้อง สามารถดูได้โดยเลือกเมนูคำสั่ง Analysis | Register Performance แล้วคลิกปุ่ม start




ส่วนการบอกถึงจำนวนขาที่ใช้, Pin diagram และปริมาณรวมถึงกรใช้งานลอจิกเซลล์ ดูได้ใน report file ซึ่งอยู่ในหน้าต่าง Compiler โดยดับเบิลคลิกที่ไอคอน  ซึ่งโปรแกรมจะเปิดไฟล์ firip16tap.rpt ขึ้นมาให้ตรวจสอบว่าได้ใช้ขา I/O และใช้ลอจิกเซลล์ไปกี่เปอร์เซ็นต์ของทั้งหมด

9.ทำการเปลี่ยนตำแหน่งขา I/O โดยเลือกเมนูคำสั่ง MAX+plusII | Floorplan Editor เพื่อเปิดหน้าต่าง Floorplan Editor ขึ้นมา จากนั้นเลือก Layout | Device View และ Layout | Last Compilation Floorplan ซึ่งจะเห็น pin diagram ของชิปที่ใช้ โดยโปรแกรมจะทำการเลือกให้รวมโดยอัตโนมัติ ถ้าต้องการเปลี่ยนตำแหน่งขาที่ใช้งานเอง สามารถทำได้โดยเลือก Layout | Current Assignment Floorplan จากนั้นทำการเลือก Assign | Back-Annotate Project แล้วเลือกหัวข้อ Chips, Pin & Device จากนั้นกด OK



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นสามารถเปลี่ยนตำแหน่งขา I/O ได้ตามต้องการ โดยใช้เมาส์ลากจากขาเก่าไปวางไว้ที่ขาใหม่ หรือเลือกที่เมนู Assign | Pin/Location/Chip




แล้วทำการเปลี่ยนขาใหม่ดังตาราง

Signal	Pin	Signal	Pin
sys_clk	1	s_c	10
in7	30	out7	54
in6	35	out6	53
in5	36	out5	52
in4	37	out4	51
in3	38	out3	50
in2	39	out2	49
in1	42	out1	48
in0	44	out0	47

จากนั้นทำการ Compile ใหม่อีกครั้งก่อนที่จะนำไปใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 10. การโปรแกรมลงชิปทำได้โดยเลือกเมนูคำสั่ง MAX+plusII | Programmer



จากนั้นเลือกเมนูคำสั่ง JTAG | Multi-Device JTAG Chain Setup ทำการเลือก JTAG Device Attributes เป็น EPF10K10 กด OK และเลือก Select Programming file เป็น da1.sof กด OK จะปรากฏสิ่งที่เลือกที่ Device Name และ Programming File Name แล้วกดเลือก ADD



จากนั้นตรวจสอบว่าโปรแกรม MAX+plusII มองเห็นตัวชิปหรือไม่ โดยคลิกตรวจสอบได้ที่ Detect JTAG Chain Info หลังจากนั้นกด Configure เพื่อโปรแกรมข้อมูลลงบนชิป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.6 ผลการออกแบบวงจรกรองสัญญาณเชิงเลขที่ได้ด้วย Altera FPGA เบอร์ EPF10K10LC84-4

ผลการออกแบบวงจรกรองสัญญาณเชิงเลขที่ได้ด้วย Altera FPGA เบอร์ EPF10K10LC84-4 แสดงจำนวนของ สัญญาณอินพุต เอาท์พุท ที่ใช้ รวมทั้งจำนวนของลอจิกเซลล์ ที่ใช้งานทั้งหมด แสดงได้ดังนี้

##### 4.6.1 โครงสร้างแบบ Controllable Canonical form

da\_cntrl.rpt - Text Editor

```

** DEVICE SUMMARY **


Chip/      Input Output Bidir  Memory  Memory      LCs
POF        Device      Pins  Pins  Pins  Bits % Utilized  LCs % Utilized

da_cntrl  EPF10K10LC84-4  9    9    0    128    2 %   112    19 %

User Pins:      9    9    0
  
```


Line 1 Col 1 INS

รูปที่ 4.37 จำนวนของลอจิกเซลล์ ที่ใช้งานทั้งหมดของโครงสร้างแบบ Controllable Canonical form




รูปที่ 4.38 ความเร็วสูงสุดของโครงสร้างแบบ Controllable Canonical form

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.39 ปริมาณ logic cells ที่ใช้งานทั้งหมดของโครงสร้างแบบ Controllable Canonical form

4.6.2 โครงสร้างแบบ Minimum Noise Structure




รูปที่ 4.40 จำนวนของลอจิกเซลล์ ที่ใช้งานทั้งหมดของโครงสร้างแบบ Minimum Noise Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.41 ความเร็วสูงสุดของโครงสร้างแบบ Minimum Noise Structure



รูปที่ 4.42 ปริมาณ logic cells ที่ใช้งานทั้งหมดของโครงสร้างแบบ Minimum Noise Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### การทดลองและผลการทดลอง


ในการทดลองจะแบ่งออกเป็น 2 ส่วน คือ ส่วนของการทดลองของโครงสร้างแบบ Controllable Canonical form และโครงสร้างแบบ Minimum Noise โดยในแต่ละโครงสร้างจะแบ่งการทดลองออกเป็น 2 ส่วน คือ จะเป็นการทดลองเพื่อดูถึงคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบขึ้นว่าไปตามที่ออกแบบหรือไม่ การดูถึงผลการทำงานของวงจรที่ออกแบบขึ้นเทียบกับผลการจำลองการทำงานจาก โปรแกรม Matlab โดยในการทดลองจะมีอุปกรณ์ที่ใช้อยู่ 3 ส่วนดังนี้

1. วงจรแปลงสัญญาณเชิงอนาล็อก (Analog) เป็นสัญญาณดิจิทัล (Digital) หรือ Analog To Digital Converter (ADC)
2. วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาล็อก หรือ Digital To Analog Converter (DAC)
3. อุปกรณ์ FPGA ของบริษัท Alter ตระกูล FLEX 10k เบอร์ EPF10K10LC84-4 โดยวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล และ วงจรแปลงสัญญาณเลขเป็นสัญญาณเชิงอนาล็อกนี้



รูปที่ 5.1 วงจรแปลงสัญญาณเชิงอนาล็อกเป็นสัญญาณดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาล็อก

5.1 ผลการออกแบบการทดลองของสัญญาณควบคุมภายใน


ภายในโครงสร้างแบบ Controllable Canonical Form และโครงสร้างแบบ Minimum Noise โดยในทั้ง 2 โครงสร้างนี้ จะมีสัญญาณควบคุมภายในเหมือนกัน ซึ่งประกอบด้วยสัญญาณ sys\_clk, clk, s\_a, lacc, lr, clacc และ sc ซึ่งจะแสดงผลการเปรียบเทียบสัญญาณเหล่านี้ ดังรูปที่ 5.3 ถึง 5.6



รูปที่ 5.3 การเปรียบเทียบสัญญาณ sys\_clk, clk, s\_a และ lacc


- CH R1 เป็นสัญญาณ sys\_clk
- CH R2 เป็นสัญญาณ clk
- CH 1 เป็นสัญญาณ s\_a
- CH 2 เป็นสัญญาณ lacc

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.4 สัญญาณ lacc, lr, clacc และ sc


- CH R1 เป็นสัญญาณ lacc
- CH R2 เป็นสัญญาณ lr
- CH 1 เป็นสัญญาณ clacc
- CH 2 เป็นสัญญาณ sc



รูปที่ 5.5 สัญญาณ sys\_clk เทียบกับ clk

- CH 1 เป็นสัญญาณ sys\_clk
- CH 2 เป็นสัญญาณ clk

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.6 สัญญาณ sys\_clk เทียบกับ sc  
 CH 1 เป็นสัญญาณ sys\_clk  
 CH 2 เป็นสัญญาณ sc

5.2 การออกแบบการทดลองสำหรับโครงสร้างแบบ Controllable Canonical Form

การทดลองในส่วนโครงสร้างแบบ Controllable Canonical Form จะประกอบไปด้วย 2 ส่วน คือ การทดลองเพื่อวัดคุณลักษณะของวงจร และการศึกษาถึงผลการทำงานของวงจรที่ออกแบบขึ้นเทียบกับผลการจำลองการทำงานจากโปรแกรม Matlab

5.2.1 การออกแบบการทดลองสำหรับการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ

เราจะนำวงจรเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลมาต่อกับวงจร FPGA เพื่อที่จะทำให้สัญญาณอนาลอกถูกเปลี่ยนให้อยู่ในรูปสัญญาณดิจิทัลส่งเข้าไปให้ FPGA ซึ่งทำหน้าที่เป็นวงจรกรองสัญญาณ แล้วจึงใช้วงจรดิจิทัลเปลี่ยนเป็นอนาลอกเปลี่ยนกลับอีกครั้งหนึ่งเพื่อให้ได้สัญญาณกลับมาอยู่ในรูปอนาลอกที่เอาท์พุทอีกครั้งหนึ่ง สำหรับการวัดคุณสมบัติของวงจรกรองสัญญาณที่ออกแบบขึ้นสามารถแสดงการเตรียมอุปกรณ์ ได้ดังรูปที่ 5.7




รูปที่ 5.7 การเตรียมอุปกรณ์สำหรับการทดลองวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2.2 ผลการทดลองและการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ

### 1. ผลการ sweep ความถี่เพื่อแสดงการทำงานของวงจรกรองสัญญาณที่ออกแบบ

ในการทดลองส่วนนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ Sine แล้ว Sweep ความถี่จาก 100 Hz ถึง 31.25 kHz ขยายในช่วงเวลา 5 ms โดยป้อนสัญญาณอินพุตด้วยขนาด 4 Vpp สามารถแสดงผลการทดลองได้ดังรูป



รูปที่ 5.8 ผลการ Sweep ความถี่


CH1 input ที่ป้อนให้กับวงจร

CH2 output ที่ออกจากวงจร

จากรูปที่ 5.8 จะเห็นได้ว่าวงจรกรองสัญญาณที่ออกแบบขึ้นเป็นวงจรกรองสัญญาณความถี่ต่ำผ่าน เนื่องจากเมื่อความถี่ของสัญญาณอินพุตสูงขึ้น ขนาดของสัญญาณเอาต์พุตจะมีขนาดลดลง

### 2. ผลการทดลองปรับความถี่สัญญาณอินพุตไปที่ค่าต่างๆ


ในการทดลองนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ sine ขนาด 1.5Vpp แล้วทำการปรับความถี่ของสัญญาณอินพุตไปที่ค่าต่างๆ เพื่อดูถึงขนาดของสัญญาณเอาต์พุตนี้ได้แต่ละความถี่ รวมทั้งค่าความต่างเฟสระหว่างสัญญาณอินพุตและสัญญาณเอาต์พุตด้วย เพื่อใช้ในการ plot ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณ ได้ผลการทดลองดังนี้



รูปที่ 5.9 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.10 ผลการทดลองเมื่อป้อน แรงดัน 1.5Vpp ความถี่ 1 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.11 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 2.2 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.12 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 3.2 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.13 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 4 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.14 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 5 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.15 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 6 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.16 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 7.5 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.17 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 5.18 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.3 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ


ในการทดลองนี้จะใช้ผลที่ได้จากการทดลอง 5.2.2.2 ในการ plot ผลตอบสนองทางความถี่ของวงจร ซึ่งสามารถแสดงได้ดังนี้

ตารางที่ 5.1 ค่าแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ

Input Frequency Hz	Output Amplitude Vpp	Normalized Amplitude	Input Frequency Hz	Output Amplitude Vpp	Normalized Amplitude
100	4.34	1.0000	3800	3.21	0.7396
200	4.34	1.0000	<b>4000</b>	3.04	0.7005
300	4.34	1.0000	4500	2.66	0.6129
400	4.34	1.0000	<b>5000</b>	2.29	0.5276
500	4.34	1.0000	5500	1.97	0.4539
600	4.34	1.0000	<b>6000</b>	1.71	0.3940
700	4.34	1.0000	6500	1.49	0.3433
800	4.34	1.0000	7000	1.28	0.2949
900	4.34	1.0000	<b>7500</b>	1.12	0.2581
<b>1000</b>	4.31	0.9931	8000	0.99	0.2281
1200	4.29	0.9885	8500	0.86	0.1982
1400	4.27	0.9839	9000	0.75	0.1728
1600	4.26	0.9816	9500	0.67	0.1544
1800	4.24	0.9770	<b>10000</b>	0.61	0.1406
2000	4.19	0.9654	12500	0.36	0.0829
<b>2200</b>	4.13	0.9516	15000	0.24	0.0553
2400	4.07	0.9378	17500	0.17	0.0392
2600	3.96	0.9124	<b>20000</b>	0.12	0.0276
2800	3.86	0.8894	22500	0.09	0.0207
3000	3.77	0.8687	25000	0.07	0.0161
<b>3200</b>	3.64	0.8387	27500	0.06	0.0138
3400	3.51	0.8088	30000	0.05	0.0115
3600	3.35	0.7719	<b>31250</b>	0.04	0.0092

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางที่ 5.1 จะแสดงค่าของแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ จากนั้นจะทำการ Normalize ค่าที่ได้จากการทดลอง เพื่อใช้ในการ Plot Amplitude Response ของวงจรกรองสัญญาณที่ได้ นำมาเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab ของวงจรกรองสัญญาณดิจิทัลชนิดป้อนกลับอันดับที่ 2 ที่ความถี่ต่ำผ่าน  $f_c=4$  kHz,  $f_s=62.5$  kHz Normalized frequency =  $0.128 \pi$  ซึ่งสามารถแสดงได้ดังรูป 5.19



รูปที่ 5.19 กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab

### 5.3 การออกแบบการทดลองสำหรับโครงสร้างแบบ Minimum Noise


การทดลองในส่วนโครงสร้างแบบ Minimum Noise จะประกอบไปด้วย 2 ส่วน คือ การทดลองเพื่อวัดคุณลักษณะของวงจร และการศึกษาถึงผลการทำงานของวงจรที่ออกแบบขึ้นเทียบกับผลการจำลองการทำงานจาก โปรแกรม Matlab

#### 5.3.1 ผลการทดลองและการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ


สำหรับการทดลองการวัดคุณสมบัติของวงจรกรองสัญญาณที่ออกแบบขึ้น สามารถแสดงการเตรียมอุปกรณ์ ได้ดังรูปที่ 5.7 เช่นเดียวกับการทดลองวัดคุณสมบัติของโครงสร้างแบบ Controllable Canonical Form

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทดลองนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ sine ขนาด 1.5Vpp แล้วทำการปรับความถี่ของสัญญาณอินพุตไปที่ค่าต่าง ๆ เพื่อดูถึงขนาดของสัญญาณเอาต์พุตนี้ในแต่ละความถี่ ระหว่างเพื่อใช้ในการ plot ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณ ได้ผลการทดลองดังนี้




รูป 5.20 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 5.21 ผลการทดลองเมื่อป้อน แรงดัน 1.5Vpp ความถี่ 1 kHz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.22 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 2.2 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.23 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 3.2 kHz


CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.24 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 4 kHz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 5.25 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 5 kHz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.26 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 6 kHz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 5.27 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 7.5 kHz  
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.28 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz  
CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 5.29 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz  
CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.30 ผลการทดลองเมื่อป้อนแรงดัน 1.5 Vpp ความถี่ 31.25 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.2 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ


ในการทดลองนี้จะใช้ผลที่ได้จากการทดลอง 5.3.1 ในการ plot ผลตอบสนองทางความถี่ของวงจรซึ่งสามารถแสดงได้ดังนี้

ตารางที่ 5.2 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ

Input Frequency Hz	Output Amplitude Vpp	Normalized Amplitude	Input Frequency Hz	Output Amplitude Vpp	Normalized Amplitude
100	4.21	1.0000	3800	3.13	0.7435
200	4.21	1.0000	4000	2.98	0.7078
300	4.21	1.0000	4500	2.63	0.6247
400	4.21	1.0000	5000	2.26	0.5368
500	4.21	1.0000	5500	1.95	0.4632
600	4.21	1.0000	6000	1.69	0.4014
700	4.21	1.0000	6500	1.45	0.3444
800	4.21	1.0000	7000	1.26	0.2993
900	4.21	1.0000	7500	1.11	0.2637
1000	4.21	1.0000	8000	0.98	0.2328
1200	4.18	0.9929	8500	0.85	0.2019
1400	4.18	0.9929	9000	0.74	0.1758
1600	4.16	0.9881	9500	0.66	0.1568
1800	4.13	0.9810	10000	0.60	0.1425
2000	4.08	0.9691	12500	0.36	0.0855
2200	4.03	0.9572	15000	0.24	0.0570
2400	3.96	0.9406	17500	0.16	0.0380
2600	3.89	0.9240	20000	0.12	0.0285
2800	3.80	0.9026	22500	0.09	0.0214
3000	3.69	0.8765	25000	0.05	0.0119
3200	3.55	0.8432	27500	0.04	0.0095
3400	3.43	0.8147	30000	0.04	0.0095
3600	3.29	0.7815	31250	0.04	0.0095

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางที่ 5.2 จะแสดงค่าของแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ จากนั้นจะทำการ Normalize ค่าที่อ่านได้ เพื่อใช้ในการ Plot Amplitude Response ของวงจรกรองสัญญาณที่ได้




รูปที่ 5.31 กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab

จากรูปที่ 5.31 จะเป็นการแสดงผลตอบสนองทางขนาดที่ได้จากการทดลองเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab ของวงจรกรองสัญญาณเดซิเบลทอนชนิดป้อนกลับอันดับที่ 2 ที่ความถี่ต่ำผ่าน  $f_c=4$  kHz,  $f_s=62.5$  kHz คิดเป็นค่า normalized frequency =  $0.128 \pi$

### 5.3.3 การออกแบบการทดลองสำหรับดูผลการทำงานของวงจรเปรียบเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab

สำหรับการดูผลการทำงานของวงจรกรองสัญญาณที่ออกแบบขึ้นสามารถแสดงการ Set อุปกรณ์สำหรับการทดลองได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.32 การเตรียมอุปกรณ์สำหรับการทดลองดูผลการทำงานของวงจร

จากรูปที่ 5.32 จะเห็นได้ว่าจะมีส่วนเพิ่มเติมขึ้นมาคือวงจร Summing Amplifier เพื่อใช้ในการรวมสัญญาณ  $f_1$  ความถี่  $f_2$  เข้าด้วยกัน โดย ความถี่  $f_1$  จะเป็นความถี่ที่อยู่ในย่าน Passband และความถี่  $f_2$  ซึ่งจะกำหนดให้เป็นสัญญาณความถี่สูง ทำหน้าที่เสมือนสัญญาณรบกวน ผลรวมที่ได้จะถูกผ่านเข้าไปยังวงจรกรองสัญญาณเพื่อดูผลการทำงาน



### 5.3.4 ผลการทำงานของวงจรเปรียบเทียบกับการทำงานด้วยโปรแกรม Matlab

ในส่วนนี้จะเป็นผลการงานเทียบกับที่จำลองการทำงานที่ได้จากโปรแกรม Matlab โดยจะแบ่งการทดลองออกเป็น 3 ตอน

ตอนที่ 1 ให้สัญญาณองค์ประกอบความถี่สูงมีขนาดเท่ากับสัญญาณองค์ประกอบความถี่ต่ำ ( $f_1=1$  kHz)

- โดยค่าจาก Function Generator ของ  $f_1$  คือ Amplitude = 0.75 V และ Offset = 0.625 V
- โดยค่าจาก Function Generator ของ  $f_2$  คือ Amplitude = 0.75 V และ Offset = 0.625 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.33 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=8$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน


(ข) ผลจากการทดลอง

รูปที่ 5.34 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=12$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.35 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=15$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง

รูปที่ 5.36 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=20$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.37 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=25$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.38 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=30$  kHz


CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอนที่ 2 ให้สัญญาณองค์ประกอบความถี่สูงมีขนาดเป็นครึ่งหนึ่งของสัญญาณองค์ประกอบความถี่ต่ำ ( $f_1=1$  kHz)

- โดยค่าจาก Function Generator ของ  $f_1$  คือ Amplitude = 0.75 V และ Offset = 0.625 V
- โดยค่าจาก Function Generator ของ  $f_2$  คือ Amplitude = 0.375 V และ Offset = 0.625 V




(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.39 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=8$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน


(ข) ผลจากการทดลอง

รูปที่ 5.40 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=12$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.41 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2= 15$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง

รูปที่ 5.42 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2= 20$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.43 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=25$  kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.44 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย  $f_1=1$  kHz และ  $f_2=30$  kHz


CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอนที่ 3 สัญญาณองค์ประกอบความถี่ต่ำ ( $f_1=1\text{ kHz}$ ) รวมกับสัญญาณรบกวนแบบสุ่ม (Random) โดยกำหนดค่า Function Generator ของ  $f_1$  คือ Amplitude = 0.75 V และ Offset = 0.625 V

1. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 1.5 V และ Offset = 0.625 V




(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.45 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 2 เท่าของ  $f_1$   
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

2. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 0.75 V และ Offset = 0.625 V




(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.46 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 1 เท่าของ  $f_1$   
 CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter  
 CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 0.375 V และ Offset = 0.625 V



(ก) ผลการจำลองการทำงาน

(ข) ผลจากการทดลอง

รูปที่ 5.47 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 0.5 เท่าของ  $f_c$

CH1 สัญญาณอินพุตที่ป้อนให้กับ วงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### วิจารณ์และสรุป

วงจรรองสัญญาณเชิงเลขที่ออกแบบในการทดลอง จะเป็นวงจรรองสัญญาณเชิงเลขชนิดป้อนกลับในอันดับที่ 2 และเป็นวงจรรองความถี่ต่ำผ่านโดยในการออกแบบได้ใช้โครงสร้างของเลขคณิตกระจาย (Distributed Arithmetic) โดยใช้เทคนิคการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสถานะ (State-Space Representation) โดยใช้โครงสร้างแบบ Controllable Canonical Form ซึ่งส่งผลให้จำนวนของสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง ทำให้พื้นที่ของ Chip FPGA ที่ใช้มีขนาดลดลงและความเร็วหรือ Maximum Frequency สูงขึ้นกว่ากรณีที่สร้างจากโครงสร้างโดยตรง


แต่ว่าในการใช้โครงสร้างแบบ Controllable Canonical Form จะมีปัญหาที่เกิดขึ้นในการออกแบบ คือการกำหนดขนาดของความยาวค่าที่ใช้ในหน่วยความจำที่เหมาะสม เนื่องจากการประมวลผลเป็นแบบ 8 บิต คือสัญญาณที่ใช้เป็นแอสเคตของหน่วยความจำมีขนาด 8 บิต ถึงแม้ว่าขนาดของความยาวค่าที่ใช้ในหน่วยความจำและวงจรถลถึงแอสเคตจะมีจำนวนบิตหลายๆ ก็ตามก็ไม่ได้ช่วยให้ผลลัพธ์จากการคำนวณถูกต้องขึ้น เนื่องจากผลลัพธ์ที่ได้จากการคำนวณจะถูกตัดให้เหลือเพียง 8 บิต ซึ่งจะทำให้เกิดความผิดพลาดของสัมประสิทธิ์มากกว่าการกำหนดให้ขนาดของความยาวค่ามีขนาด  $8+n$  บิต และแอสเคตมีขนาด  $9+n$  บิต โดย  $2^n$  คือค่าที่ใช้ในการหารสัมประสิทธิ์ในหน่วยความจำไม่ให้มีขนาดเกินหนึ่ง เพื่อไม่ให้เกิดการล้นของสัมประสิทธิ์ ผลลัพธ์จากการคำนวณจะต้องทำการคูณ  $2^n$  กลับ หรือเลื่อนข้อมูลไปทางซ้าย  $n$  บิต ซึ่งจะทำให้ผลลัพธ์ที่ไหลออกมา มีขนาด 8 บิตพอดีเทียบได้กับการปิดเศษของผลลัพธ์

เนื่องจากโครงสร้างแบบ Controllable Canonical Form เกิดปัญหาสัญญาณรบกวนเนื่องจากการปิดเศษ ดังนั้น เราจึงได้นำโครงสร้างแบบ Minimum Noise Structure มาใช้ในการแก้ปัญหานี้ โดยมีการคำนวณค่าของสัมประสิทธิ์ที่เก็บภายใน ROM ใหม่


ส่วนผลการทดลองวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ จะเห็นได้ว่าผลตอบสนองทางขนาดที่ได้มีลักษณะที่เกือบจะเท่ากับผลตอบสนองทางขนาดในทางทฤษฎี ส่วนผลการทำงานของวงจรเมื่อเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab โดยการนำสัญญาณความถี่ต่ำรวมกับสัญญาณความถี่สูงป้อนเป็นอินพุตของวงจร จะเห็นได้ว่าทำงานได้เหมือนกับการจำลองการทำงาน

ในส่วนของฝั่งการคำนวณตัวแปรสเตรท ซึ่งมองได้ว่าเป็นวงจรรองแบบ IIR ต้องใช้ขนาดของความยาวค่ามากเพื่อป้องกันเรื่องเสถียรภาพของวงจร ส่วนฝั่งการคำนวณเอาต์พุต ซึ่งมองได้ว่าเป็นวงจรรองแบบ FIR ซึ่งไม่มีปัญหาเรื่องเสถียรภาพ แต่มีปัญหาในเรื่องความถูกต้องของเอาต์พุตเนื่องจากย่านพลวัตของสัมประสิทธิ์จะมีค่ามาก ดังนั้นถ้าแทนด้วยจำนวนบิตจำกัดแล้ว สำหรับวงจรที่ออกแบบนี้ วงจรจะคงมีเสถียรภาพ แต่ผลลัพธ์ที่ได้จากการคำนวณของฝั่งเอาต์พุตจะมีความผิดพลาดเกิดขึ้น ซึ่งทำให้วงจรรองสัญญาณทำงานได้แต่ให้ผลตอบสนองทางความถี่ผิดพลาดไปจากทางทฤษฎี

ภาคผนวก




ภาพชิ้นงานที่ใช้ในการทดลอง



ภาพชิ้นงานที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาพขณะทำการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MATLAB CODE

โปรแกรมที่ใช้ในการเปรียบเทียบอัตราขยายของสัญญาณรบกวน

```
%This program used for plot noise gain for various type of state-  
space digital filter (type_1 to type_5)  
%you can change function for design butterworth to chebyshev or  
elliptic  
%include type for LPF or HPF  
clear all;clc  
for n=1:1:98  
    i=n/100;  
    [num,den]= butter(2,i);  
    [Ac,Bc,Cc,Dc]=cntrl(num,den);  
    [Am,Bm,Cm,Dm]=min_noise(num,den);  
    [Kc,F]=compK(Ac,Bc,Cc,Dc);  
    [Wc,F]=compW(Ac,Bc,Cc,Dc);  
    [Km,F]=compK(Am,Bm,Cm,Dm);  
    [Wm,F]=compW(Am,Bm,Cm,Dm);  
    noise_gainC(n)=0.5*trace(Kc)*trace(Wc)  
    noise_gainM(n)=0.5*trace(Km)*trace(Wm)  
    freq(n)=i;  
end  
plot(freq,noise_gainC,freq,noise_gainM,'k');  
axis([0 1 0.2 300]);  
xlabel('Normalized frequency');  
ylabel('Noise gain');
```

ฟังก์ชันที่ใช้ในการจำลองการทำงาน

```
function [K,F]=compK(A,B,C,D)  
%This function used for compute controllability Gramiann matrix for  
controllable pair (A,B)  
  
F=A;  
K=B*B';  
for i=0:1000  
    K=(F*K*F')+K;  
    F=F^2;  
End
```

ฟังก์ชันที่ใช้ในการจำลองการทำงาน

```
function [W,F]=compW(A,B,C,D)  
%This function used for compute observability Gramiann matrix for  
observable pair (C,A)  
  
F=A';  
W=C'*C;  
for i=0:1000  
    W=(F*W*F')+W;  
    F=F^2;  
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมที่ใช้ในการหาผลตอบสนองทางความถี่

```
f1=input(' Enter frequency 1 in KHz :');
f2=input(' Enter frequency 2 in KHz :');
fc=input(' Enter cutoff frequency in KHz :');
fs=input(' Enter sampling frequency in KHz :');
b=[0.1327 0.264 0.1327];
a=[0.36183 -0.79957 1];
wc=fc/(fs/2);
[b,a]=butter(2,wc);
[amp,q]=freqz(b,a,512,fs*1000);
figure(1);
plot(q,abs(amp));grid;
axis([0 fs*1000 0 1.05])
ylabel('Normalize Amplitude');
xlabel('Frequency (Hertz)');

N_point=250;
t=[0:N_point]/(fs*1000);
x=2*sin(2*pi*f1*1000*t)+1*sin(2*pi*f2*1000*t);
figure(2);
subplot(2,1,1);
plot(t*1000,x);
xlabel('Time (msec)');
ylabel('Output Signal x(t)');

y=filter(b,a,x);
subplot(2,1,2);
plot(t*1000,y);
xlabel('Time (msec)');
ylabel('Output Signal y(t)');

spec_x=fft(x,1024);
spec_y=fft(y,1024);
spectrum_x=abs(spec_x);
spectrum_y=abs(spec_y);
fre=[1:512];
frequency=fre*fs/1024;
figure(3);
subplot(2,1,1);
plot(frequency,spectrum_x(fre));
xlabel(' Frequency in KHz ');
ylabel(' Input Spectrum ');
subplot(2,1,2);
plot(frequency,spectrum_y(fre));
xlabel(' Frequency in KHz ');
ylabel(' Output Spectrum ');

fss=4000;
n=0:fss-1;

h=2*sin(2*pi*f1*(n/fss))+1*sin(2*pi*f2*(n/fss));

figure(4);
plot(h);

%figure(5);
%stem(n,h);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

h=h;
h=h/max(h);
for j=3001:4000
    coeff=h(j);
    if coeff>0
        coeff=round(coeff*(2^(8)-1));
        coeff=dec2bin(coeff,8);
    else
        coeff=abs(coeff);
        coeff=round(coeff*(2^(8)-1));
        coeff=dec2bin(coeff,8);
    end
    %fprintf('% .4f>%s \n',j*9.9968,coeff)
end

```

### โปรแกรมที่ใช้ในการหาค่าที่เก็บอยู่ใน ROM แบบโครงสร้าง Controllable Canonical form

```

clc;
clc;%clear screen
format long;
fprintf('\n');
disp('*****');
disp(' This Program for compute coefficient of Butterworth Lowpass
filter in cntrl form');
disp('*****');
fprintf('\n');

fc=input(' Enter cut-off frequency in kHz =');
fs=input(' Enter sampling frequency in kHz=');
m=input(' Enter Number of bit required =');
n=2;
t=(fc*1000)/((fs*1000)/2);
[num,den]=butter(n,t);
[A,B,C,D]=cntrl(num,den);
fprintf('\n\n');
fprintf('*****');
fprintf('\n
Matrix A,B,C,D ');
fprintf('\n*****');
fprintf('\n
%.15f %.15f %i',A(1,1),A(1,2),B(1));
fprintf('\n
A =
%.15f %.15f %i',A(2,1),A(2,2),B(2));
fprintf('\n\n');
fprintf('\n
c = %.15f %.15f D = %.15f',C(1),C(2),D);
fprintf('\n\n');

%-----
a11=A(1,1);
a12=A(1,2);
a21=A(2,1);
a22=A(2,2);
b1=B(1);
b2=B(2);
c1=C(1);
c2=C(2);
d=D;

disp('
disp('q_2(n) q_2(n-1) x(n) | F | F/2 | phi ');
disp('

```

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

addr(1,1)=0;addr(1,2)=0;addr(1,3)=0;    %generate address
addr(2,1)=0;addr(2,2)=0;addr(2,3)=1;
addr(3,1)=0;addr(3,2)=1;addr(3,3)=0;
addr(4,1)=0;addr(4,2)=1;addr(4,3)=1;
addr(5,1)=1;addr(5,2)=0;addr(5,3)=0;
addr(6,1)=1;addr(6,2)=0;addr(6,3)=1;
addr(7,1)=1;addr(7,2)=1;addr(7,3)=0;
addr(8,1)=1;addr(8,2)=1;addr(8,3)=1;

for j=1:8
phi(j)=(addr(j,1)*a22)+(addr(j,2)*a21)+(addr(j,3)*b2);
coeff=phi(j)/2;
if (coeff>=1|coeff<=-1)    %check condition
disp('!error! this coefficient not suitable for my filter structure
absolute of coefficient must less than 1')

%-----%
elseif coeff>=0;    %for positive value
coeff=round(coeff*2^(m-1));
coeff=dec2bin(coeff,m);
%-----%
else    %for negative value
coeff=round(coeff*2^(m-1));
coeff=coeff+(2^m);
coeff=dec2bin(coeff,m);
end

fprintf(' %i %i %i | %.15f | %.15f |
%s \n',addr(j,1),addr(j,2),addr(j,3),phi(j),phi(j)/2,coeff);
end %loop for of j=1:8

fprintf('\n\n');
disp(' ');
disp('q_2(n) q_2(n-1) x(n) | F | zeta ');
disp('-----');

for j=1:8
zeta(j)=(addr(j,1)*c2)+(addr(j,2)*c1)+(addr(j,3)*d);
coeff1=zeta(j);
if (coeff1>=1|coeff1<=-1)    %check condition
disp('!error! this filter not suitable for my filter structure
absolute of coefficient must less than 1')

%-----%
elseif coeff1>=0;    %for positive value
coeff1=round(coeff1*2^(m-1));
coeff1=dec2bin(coeff1,m);
%-----%
else    %for negative value
coeff1=round(coeff1*2^(m-1));
coeff1=coeff1+(2^m);
coeff1=dec2bin(coeff1,m);
end
fprintf(' %i %i %i | %.15f |
%s \n',addr(j,1),addr(j,2),addr(j,3),zeta(j),coeff1);

end %loop for of j=1:8
fprintf('\n\n\n\n\n');

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในการหาค่าที่เก็บอยู่ใน ROM แบบโครงสร้าง Minimum Noise Structure

```

clc;
clc;%clear screen
format long;
fprintf('\n');
disp(' *****');
disp(' This Program for compute coefficient of Butterworth Lowpass
filter in min_noise form');
disp(' *****');
fprintf('\n');

fc=input(' Enter cut-off frequency in kHz =');
fs=input(' Enter sampling frequency in kHz=');
m=input(' Enter Number of bit required =');
n=2;
t=(fc*1000)/((fs*1000)/2);
[num,den]=butter(n,t);
[A,B,C,D]=min_noise(num,den);
fprintf('\n\n');
fprintf('*****');
fprintf('\n Matrix A,B,C,D ');
fprintf('\n*****');
fprintf('\n %.15f %.15f %i',A(1,1),A(1,2),B(1));
fprintf('\n A = B =');
fprintf('\n %.15f %.15f %i',A(2,1),A(2,2),B(2));
fprintf('\n\n');
fprintf('\n c = %.15f %.15f D = %.15f',C(1),C(2),D);
fprintf('\n\n');
%-----
a11=A(1,1);
a12=A(1,2);
a21=A(2,1);
a22=A(2,2);
b1=B(1);
b2=B(2);
c1=C(1);
c2=C(2);
d=D;

addr(1,1)=0;addr(1,2)=0;addr(1,3)=0; %generate address
addr(2,1)=0;addr(2,2)=0;addr(2,3)=1;
addr(3,1)=0;addr(3,2)=1;addr(3,3)=0;
addr(4,1)=0;addr(4,2)=1;addr(4,3)=1;
addr(5,1)=1;addr(5,2)=0;addr(5,3)=0;
addr(6,1)=1;addr(6,2)=0;addr(6,3)=1;
addr(7,1)=1;addr(7,2)=1;addr(7,3)=0;
addr(8,1)=1;addr(8,2)=1;addr(8,3)=1;

disp('
disp(' q_1(n) q_2(n) x(n) | F | F/2 | phi_1 ');
disp(' _____ ');

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

for j=1:8
    phi(j)=(addr(j,1)*a11)+(addr(j,2)*a12)+(addr(j,3)*b1);
    coeff=phi(j)/2;
    if (coeff>=1|coeff<=-1) %check condition
disp('!error! this coefficient not suitable for my filter structure
absolute of coefficient must less than 1')

%-----
    elseif coeff>=0; %for positive value
        coeff=round(coeff*2^(m-1));
        coeff=dec2bin(coeff,m);
%-----
    else %for negative value
        coeff=round(coeff*2^(m-1));
        coeff=coeff+(2^m);
        coeff=dec2bin(coeff,m);
    end

    fprintf(' %i %i %i | %.15f | %.15f |
%s \n',addr(j,1),addr(j,2),addr(j,3),phi(j),phi(j)/2,coeff);
end %loop for of j=1:8

disp('
disp('q_1(n) q_2(n) x(n) | F | F/2 | phi_2 ');
disp('-----');

for j=1:8
    phi(j)=(addr(j,1)*a21)+(addr(j,2)*a22)+(addr(j,3)*b2);
    coeff=phi(j)/2;
    if (coeff>=1|coeff<=-1) %check condition
disp('!error! this coefficient not suitable for my filter structure
absolute of coefficient must less than 1')

%-----
    elseif coeff>=0; %for positive value
        coeff=round(coeff*2^(m-1));
        coeff=dec2bin(coeff,m);
%-----
    else %for negative value
        coeff=round(coeff*2^(m-1));
        coeff=coeff+(2^m);
        coeff=dec2bin(coeff,m);
    end

    fprintf(' %i %i %i | %.15f | %.15f |
%s \n',addr(j,1),addr(j,2),addr(j,3),phi(j),phi(j)/2,coeff);
end %loop for of j=1:8
fprintf('\n\n');

disp('
disp(' q_1(n) q_2(n) x(n) | F | zeta ');
disp('-----');

for j=1:8
    zeta(j)=(addr(j,1)*c1)+(addr(j,2)*c2)+(addr(j,3)*d);
    coeff1=zeta(j);
    if (coeff1>=1|coeff1<=-1) %check condition
disp('!error! this filter not suitable for my filter structure
absolute of coefficient must less than 1')

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

%-----%
elseif coeff1>=0; %for positive value
coeff1=round(coeff1*2^(m-1));
coeff1=dec2bin(coeff1,m);
%-----%
else %for negative value
coeff1=round(coeff1*2^(m-1));
coeff1=coeff1+(2^m);
coeff1=dec2bin(coeff1,m);
end

fprintf(' %i %i %i | %.15f |
%s \n',addr(j,1),addr(j,2),addr(j,3),zeta(j),coeff1);

end %loop for of j=1:8
fprintf('\n\n\n\n\n\n\n');

```

### ฟังก์ชันที่ใช้ในการหาค่าที่เก็บไว้ใน ROM แบบ Minimum Noise Structure

```

function [A,B,C,D]=min_noise(num,den)
%-----%
%define parameter used for minimumnoise 9 multipliers structure from
transfer function
d=num(1);
alpha1=num(2) - (num(1)*den(2));
alpha2=num(3) - (num(1)*den(3));
beta1=den(2);
beta2=den(3);
%-----%
%calculate some parameter for used in minimumnoise structure
mu=((alpha2/alpha1)^2)-(alpha2/alpha1)*beta1+beta2)^(1/2);
grama=(alpha2/alpha1)-mu;
zi=(alpha2/alpha1)+mu;
lamda=(beta2-1)*((beta2+1)^2)-(beta1^2);
epsilon=((beta1/2)^2)-beta2;
%-----%
%compute matrix A, B, C, D
b1=(lamda/((2*beta1*grama)-((beta2+1)*(1+grama^2))))^(1/2);
b2=(lamda/((2*beta1*zi)-((beta2+1)*(1+zi^2))))^(1/2);
a11=-(beta1/2);
a22=-(beta1/2);
a21=((b2^2+beta2-1)/(b1^2+beta2-1))*epsilon)^(1/2);
a12=epsilon/a21;
c1=alpha1/(2*b1);
c2=alpha1/(2*b2);
A=[a11 a12;a21 a22];
B=[b1;b2];
C=[c1 c2];
D=d;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมที่ใช้ในการหาค่าอัตราขยายสัญญาณรบกวน

```
%This program used for plot noise gain for various type of state-  
space digital filter(type_1 to type_5)  
%you can change function for design butterworth to chebyshev or  
elliptic  
%include type for LPF or HPF  
clc  
clear all;  
for n=1:1:24  
    [num,den]=butter(2,0.1);  
    [Ac,Bc,Cc,Dc]=cntrl(num,den);  
    [Am,Bm,Cm,Dm]=min_noise(num,den);  
    [Kc,F]=compK(Ac,Bc,Cc,Dc);  
    [Wc,F]=compW(Ac,Bc,Cc,Dc);  
    [Km,F]=compK(Am,Bm,Cm,Dm);  
    [Wm,F]=compW(Am,Bm,Cm,Dm);  
    noise_gainC(n)=0.5*trace(Kc)*trace(Wc)  
    noise_powerC(n)=10*(log10(((2^(-2*n))/3)*noise_gainC(n)))  
    noise_gainM(n)=0.5*trace(Km)*trace(Wm)  
    noise_powerM(n)=10*(log10(((2^(-2*n))/3)*noise_gainM(n)))  
    No_bit(n)=n;  
end  
plot(No_bit,noise_powerC,No_bit,noise_powerM,'k');  
axis([6 24 -150 0]);  
xlabel('Coefficient wordlength');  
ylabel('Noise gain');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## VHDL CODE

### PISO

```
library ieee;
use ieee.std_logic_1164.all;
entity piso_8 is
port( X      :in std_logic_vector(7 downto 0);
      clk,lr  :in std_logic ;
      Xi     :out std_logic);
end;

architecture a of piso_8 is
    signal sbus : std_logic_vector(7 downto 0);
begin
    process(clk,lr)
    begin
        if lr = '0' then
            sbus <= X;
        elsif (clk'event and clk='1') then
            Xi <= sbus(0);
            sbus(0) <= sbus(1);
            sbus(1) <= sbus(2);
            sbus(2) <= sbus(3);
            sbus(3) <= sbus(4);
            sbus(4) <= sbus(5);
            sbus(5) <= sbus(6);
            sbus(6) <= sbus(7);
        end if;
    end process;
end a;
```

### SISO

```
library ieee;
use ieee.std_logic_1164.all;

entity siso_8 is
port(qi,clk : in std_logic;
      qi_1  : out std_logic);
end;

architecture a of siso_8 is
    signal sbus : std_logic_vector(7 downto 1);
begin
    process(clk)
    begin
        if (clk'event and clk='1') then
            qi_1 <= sbus(1);
            sbus(1) <= sbus(2);
            sbus(2) <= sbus(3);
            sbus(3) <= sbus(4);
            sbus(4) <= sbus(5);
            sbus(5) <= sbus(6);
            sbus(6) <= sbus(7);
            sbus(7) <= qi;
        end if;
    end process;
end a;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CONTROL\_UNIT

```
library ieee;
use ieee.std_logic_1164.all;

entity control_unit_all is
port( sys_clk :in std_logic;
      clk,sa,lacc,lr,clacc,sc :out bit);
end;

architecture a of control_unit_all is
  type state_type is (s0,s1,s2,s3,s4,s5,s6,s7,s8,s9);
  signal state : state_type;
  signal count : integer range 0 to 32 ;
begin
  process(sys_clk)
  begin
    if sys_clk'event and sys_clk='1'then
      case count is
        when 1 | 5 | 9 | 13 | 17 | 21 | 25 => state
          <= s1;
          clk <= '1';
          sa <= '0';
          lacc <= '0';
          lr <= '1';
          clacc <= '1';
          sc <= '1';
          count <= count + 1 ;
        when 2 | 6 | 14 | 18 | 22 | 10 | 26 => state
          <= s2 ;
          clk <= '1';
          sa <= '0';
          lacc <= '1';
          lr <= '1';
          clacc <= '1';
          sc <= '1';
          count <= count + 1 ;
        when 3 | 4 | 7 | 8 | 15 | 16 | 19 | 20 | 23 |
          24 => state <= s3 ;
          clk <= '0';
          sa <= '0';
          lacc <= '0';
          lr <= '1';
          clacc <= '1';
          sc <= '1';
          count <= count + 1 ;
        when 11|12 => state <= s4 ;
          clk <= '0';
          sa <= '0';
          lacc <= '0';
          lr <= '1';
          clacc <= '1';
          sc <= '0';
          count <= count + 1 ;
        when 27|28 => state <= s5 ;
          clk <= '0';
          sa <= '1';
          lacc <= '0';
          lr <= '1';
          clacc <= '1';
          sc <= '1';
      end case;
    end if;
  end process;
end a;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาคู่คุณเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        count <= count + 1 ;
    when 29 => state <= s6 ;
        clk   <= '1';
        sa    <= '1';
        lacc  <= '0';
        lr    <= '1';
        clacc <= '1';
        sc    <= '1';
        count <= count + 1 ;
    when 30 => state <= s7 ;
        clk   <= '1';
        sa    <= '1';
        lacc  <= '1';
        lr    <= '1';
        clacc <= '1';
        sc    <= '1';
        count <= count + 1 ;
    when 31 => state <= s8 ;
        clk   <= '0';
        sa    <= '0';
        lacc  <= '0';
        lr    <= '0';
        clacc <= '1';
        sc    <= '1';
        count <= count + 1 ;
    when others => state <= s9;
        clk   <= '0';
        sa    <= '0';
        lacc  <= '0';
        lr    <= '1';
        clacc <= '0';
        sc    <= '1';
        count <= 1 ;
    end case;
end if;
end process;
end;

```

#### BUFFER

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity buff_inv is
    port (load : in std_logic;
          d_in : in std_logic_vector(7 downto 0);
          buff_reg : buffer std_logic_vector(7 downto 0));
end;

architecture rtl of buff_inv is
begin
    process (load)
    begin
        if load='0' then
            buff_reg<= d_in(7 downto 0);
        end if;
    end process;
end;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## EPROM 1

```
library ieee;
use ieee.std_logic_1164.all;

entity eprom1 is
port (Xi,qi_1,qi:in std_logic ;
      phi :out std_logic_vector(7 downto 0));
end;

architecture a of eprom1 is
    signal address : std_logic_vector(2 downto 0);
begin
    process (Xi,qi_1,qi)
    begin
        address <= qi&qi_1&Xi;
        case address is
            when "000" => phi <="00000000";
            when "001" => phi <="00100010";
            when "010" => phi <="11100110";
            when "011" => phi <="00001000";
            when "100" => phi <="01001001";
            when "101" => phi <="01101011";
            when "110" => phi <="00101111";
            when others => phi <="01010001";
        end case;
    end process;
end a;
```

## EPROM 2

```
library ieee;
use ieee.std_logic_1164.all;

entity eprom2 is
port (Xi,qi_1,qi:in std_logic ;
      zeta :out std_logic_vector(7 downto 0));
end;

architecture a of eprom2 is
    signal address : std_logic_vector(2 downto 0);
begin
    process (Xi,qi_1,qi)
    begin
        address <= qi&qi_1&Xi;
        case address is
            when "000" => zeta <="00000000";
            when "001" => zeta <="00001001";
            when "010" => zeta <="00001001";
            when "011" => zeta <="00010010";
            when "100" => zeta <="00110011";
            when "101" => zeta <="00111011";
            when "110" => zeta <="00111100";
            when others => zeta <="01000101";
        end case;
    end process;
end a;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ADD\_SUB

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity addsub is
port( add1_in,add2_in      : in  std_logic_vector(7 downto 0);
      s_a                  : in  std_logic;
      add_out              : out std_logic_vector(7 downto 0));
end;
architecture rtl of addsub is
begin
  process (s_a,add1_in)
    variable s_sub : std_logic_vector(7 downto 0);
    variable sum   : std_logic_vector(7 downto 0);
    variable s     : std_logic_vector(8 downto 0);
  begin
    if s_a = '0' then
      s:=("0"&add1_in)+add2_in;
      sum(7):=s(8) xor add1_in(7) xor add2_in(7) ;
      sum(6 downto 0):=s(7 downto 1);
    else
      s_sub:=(add1_in xor "11111111");
      s_sub:=s_sub+1;
      sum(7 downto 0):=add2_in(7 downto 0)+s_sub(7 downto 0);
    end if;
    add_out<=sum;
  end process ;
end;
```

## ACCUMULATOR

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity accumulate is
port( acc_in      : in  std_logic_vector(7 downto 0);
      clacc,lacc  : in  std_logic;
      acc_out     : out std_logic_vector(7 downto 0));
end;
architecture accu of accumulate is
  signal acc_signal : std_logic_vector(7 downto 0);
begin
  process (lacc,clacc)
  begin
    if clacc='1' then
      acc_signal<=(others=>'0');
    elsif lacc'event and lacc='1' then
      acc_signal<=acc_in;
    end if;
  end process ;
  acc_out<=acc_signal;
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดีเนื่องจากได้รับความอนุเคราะห์จาก รศ. ดร. กอบชัย  
เดชหาญ และอาจารย์ ศรวัฒน์ ชิวปรีชา ที่ได้ให้ข้อคิด ให้การสนับสนุนและคำปรึกษา ตลอดจนการ  
เอื้ออำนวยความสะดวกต่าง ๆ ในการใช้เครื่องมือเพื่อทำการทดลอง จึงขอขอบพระคุณมา ณ โอกาสนี้ด้วย  
และขอขอบคุณเพื่อนร่วมรุ่นทุกคนที่คอยให้กำลังใจและให้คำปรึกษาในทุก ๆ ด้านด้วยดีเรื่อยมา

คณะผู้จัดทำ

6 เมษายน 2547



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] A. Antoniou, Digital filters Analysis and Design, McGraw-Hill, 1979.
  - [2] A. Peled and B. Liu, "A new hardware realization of Digital filters," IEEE Trans. ASSP., Vol. ASSP-22, No. 6, pp. 456-462, December 1974.
  - [3] A. Peled and B. Liu, Digital Signal Processing Theory, Design and Implementation, John Wiley & Sons, 1976.
  - [4] S.A. White, "Applications of Distributed Arithmetic to Digital Signal Processing : A Tutorial Review," IEEE ASSP. Magazine, Vol.6, No.3, pp. 4-13, July 1989.
  - [5] C.S. Burrus, "Digital Filter Structure Described by Distributed Arithmetic," IEEE Trans. Circuits and Systems, Vol. CAS-24, No.12 pp. 674-680 December 1977.
  - [6] S. Zohar, "A VLSI Implementation of a Correlator/Digital Filter Based on Distributed Arithmetic," IEEE Trans. ASSP., Vol.37, No.1 pp. 156-160 January 1989.
  - [7] D.F. Elliott, Handbook of Digital Signal Processing Engineering Applications, Academic Press, 1987.
  - [8] วินัย ทองตัน, สมยศ จุฬณะปิยะ และ กอบชัย เดชหาญ, "การออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขแบบบิตเตอร์เวิร์ท อันดับที่ 6," วิศวกรรมลาดกระบัง ปีที่ 13 ฉบับที่ 1 หน้า 78-90 กรกฎาคม 2539
  - [9] S. Tantaratana, "Who Needs Hardware Multipliers," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 21 หน้า 27-32 พฤศจิกายน 2541
  - [10] วัลลภ สุระกำพลธร, การประมวลผลสัญญาณเชิงเลข การกรองและการแปลง, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2533
  - [11] E.C. Ifeachar and B.W. Jervis, Digital Signal Processing A Practical Approach, Addison-Wesley, 1993.
  - [12] T.W. Parks and C.S. Burrus, Digital Filter Design, John Wiley & Sons, 1987.
  - [13] B.W. Bomar, "New Second-Order State-Space Structures for Realizing Low Roundoff Noise Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.1 pp. 106-110, February 1985.
  - [14] W.L. Mills, C.T. Mullis and R.A. Roberts, "Low roundoff noise and normal realizations of fixed point IIR Digital Filters," IEEE Trans. ASSP., Vol. ASSP-29, No. 4., pp. 893-903 August 1981.
  - [15] M. Kawamata and T. Higuchi, "A Unified Approach to the Optimal Synthesis of fixed-point State-Space Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.4 pp. 911-920, August 1985.
  - [16] B. Psenicka, F. Garcia-Ugalde, J.Savage, S.Herrera-Garcia and V.Davidek, "Design of State
- เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่เองนิตานการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Digital Filters,” IEEE Trans. Signal Processing, Vol.46, No.9, pp. 2544-2549 September 1998.

[17] L. Wanhammar, DSP Integrated Circuits, Academic Press, 1999.

[18] K.K. Parhi, VLSI Digital Signal Processing Systems Design and Implementation, John Wiley & Sons, 1999.

[19] F. J. Taylor, “An Analysis of the Distributed Arithmetic Digital Filter,” IEEE Trans. ASSP., Vol. ASSP-34, No.5, pp. 1165-1170, October 1986.

[20] The Role of Distributed Arithmetic in FPGA-based Signal Processing,  
<http://www.xilinx.com>

[21] D.E. Ott and T.J. Wilderotter, A Designer’s Guide to VHDL Synthesis, Kluwer Academic Publishers, 1994.

[22] S. Sjolholm and L. Lindh, VHDL for Designers, Prentice Hall, 1997.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้