

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

วงจรรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายด้วยอุปกรณ์ FPGA  
DISTRUBUTED ARITHMETIC DIGITAL IMAGE FILTER USING FPGA



โดย  
นายอภิรักษ์ ปานชื่น  
นายอมรเทพ สนิ่นัด

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2546

เอกสารนี้...  
เลขที่... 54992  
วัน,เดือน,ปี... 4 เม.ย. 2548

6. ....  
1. ....

วงจรรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายด้วยอุปกรณ์ FPGA  
DISTRUBUTED ARITHMETIC DIGITAL IMAGE FILTER USING FPGA



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2546


ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง วงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายด้วยอุปกรณ์ FPGA  
DISTRIBUTED ARITHMETIC DIGITAL IMAGE FILTER USING FPGA

ผู้จัดทำ

1. นายอภิรักษ์ ปานชื่น 44015044
2. นายอมรเทพ สนิ่นัด 44015045

(  )

รศ.ดร. กอบชัย เดชหาญ

อาจารย์ที่ปรึกษา

(  )

อาจารย์ ศรีวัฒน์ ชิวปรีชา

อาจารย์ที่ปรึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายด้วยอุปกรณ์ FPGA  
DISTRIBUTED ARITHMETIC DIGITAL IMAGE FILTER USING FPGA

โดย นายอภิรักษ์ ปานชื่น 44015044

นายอมรเทพ สนิ่นัด 44015045

อาจารย์ที่ปรึกษา รศ.ดร. กอบชัย เดชหาญ


อาจารย์ ศรววัฒน์ ชิวปรีชา

บทคัดย่อ

โครงการนี้นำเสนอเกี่ยวกับการออกแบบและการสร้างวงจรรองสัญญาณภาพเชิงเลข (Digital Image Filter) โดยจะแสดงให้เห็นถึงการนำเอาฮาร์ดแวร์เข้าไปประยุกต์ใช้กับการกรองสัญญาณเชิงเลขสองมิติแบบกรองความถี่ต่ำผ่าน (Low-Pass Filtering) และการตรวจจับขอบภาพโดยแบบโซเบล (Sobel Edge Detector) โดยนำวิธีการของ โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic, DA) มาใช้ในการสร้างเป็นฮาร์ดแวร์ด้วยอุปกรณ์ FPGA ทำให้วงจรรองสัญญาณภาพที่ได้ปราศจากตัวคูณ

ABSTRACT

This project presents a design and implementation of digital image filter. The hardware realization will be applied to two dimensions digital signal filtering base on low-pass filtering and sobel edge detector. For hardware implementation will be used DA (Distributed Arithmetic) to implement with FPGA (Field Programmable Gate Array). Consequently, will be obtained digital image filter that disappear multipliers.



# สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 การประมวลผลสัญญาณภาพ (Image Processing)	3
2.1.1 การแทนภาพในระบบดิจิทัล	3
2.1.2 องค์ประกอบของระบบประมวลผลข้อมูลภาพดิจิทัล	4
2.1.3 การเพิ่มความคมชัดของภาพ	6
2.2 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	8
2.2.1 ระบบตัวเลข	9
2.2.2 ทฤษฎีเลขคณิตกระจาย	12
2.2.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรกรองสัญญาณเชิงเลข	18
2.2.4 โครงสร้างของวงจรกรอง 2 มิติโดยวิธีการกระจายทางคณิตศาสตร์	20
บทที่ 3 การคำนวณและการสร้าง	24
3.1 ภาษา VHDL	24
3.1.1 การออกแบบระบบดิจิทัล	24
3.1.2 ประวัติความเป็นมาของภาษา VHDL	25
3.1.3 ข้อกำหนด	27
3.1.4 องค์ประกอบพื้นฐานของ VHDL	28
3.1.5 การบรรยายเชิงพฤติกรรม	34
3.1.6 โปรเซส	34
3.1.7 การกำหนดตัวดำเนินการภายในโปรเซส	35
3.1.8 การกำหนดการกระทำภายในโปรเซส	35
3.1.9 การกระตุ้นและยับยั้งการกระทำของโปรเซส	36
3.1.10 การออกแบบจากบนลงล่าง	38
3.2 การติดต่อระหว่างวงจรกรองสัญญาณภาพเชิงเลขกับคอมพิวเตอร์	40
3.3 การออกแบบและการสร้างวงจรกรองสัญญาณภาพเชิงเลข ที่ใช้โครงสร้างเลขคณิตกระจาย	41
3.2.1 การออกแบบวงจรจัดลำดับข้อมูลภาพ	41
3.2.2 การออกแบบหน่วยความจำผลคูณสัมประสิทธิ์กับข้อมูลภาพ	42
3.2.3 การออกแบบวงจรการกระจายทางคณิตศาสตร์	43
3.2.4 การออกแบบสัญญาณควบคุมการทำงานของวงจรกรอง	

สัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายและรวมภาพ 45

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ(ต่อ)

	หน้า
<b>บทที่ 4 การทดลองและผลการทดลอง</b>	<b>47</b>
4.1 การจำลองการทำงานของส่วนต่างๆที่ออกแบบด้วยโปรแกรม Max+Plus II	47
4.1.1 ส่วนของการสร้างชุดควบคุมการจัดลำดับสัญญาณภาพ	47
4.1.2 ส่วนของการสร้างวงจรมับ 256	48
4.1.3 ส่วนของการสร้างวงจรมานเข้าขนานออก (PIPO)	48
4.1.4 ส่วนของการสร้างวงจรม Rom DA แบบต่างๆ	49
4.1.5 ส่วนของการสร้างวงจรมวก 9 บิต	50
4.1.6 ส่วนของการสร้างวงจรมสเกลค่ากลับเป็น 8 บิต	51
4.1.7 ส่วนของการสร้างวงจรมจัดลำดับสัญญาณภาพต้นแบบ (Frame Manager)	51
4.1.8 ส่วนของการสร้างวงจรมประมวลผลสัญญาณภาพเชิงเลข ที่ใช้โครงสร้างเลขคณิตกระจาย	52
4.2 โปรแกรมแสดงผลภาพต้นแบบและภาพที่ได้จากฮาร์ดแวร์	59
4.3 การทดลองของวงจรมองความถี่ต่ำผ่าน	60
4.3.1 การทดลองวงจรมองความถี่ต่ำผ่านด้วยภาพ “cameraman.jpg”	60
4.3.2 การทดลองวงจรมองความถี่ต่ำผ่านด้วยภาพ “baboon.jpg”	61
4.3.3 การทดลองวงจรมองความถี่ต่ำผ่านด้วยภาพ “rice.jpg”	62
4.3.4 การทดลองวงจรมองความถี่ต่ำผ่านด้วยภาพ “sassy.jpg”	63
4.4 การทดลองของวงจรมองแบบ Sobel edge Detector	64
4.4.1 การทดลองวงจรมองแบบ Sobel edge Detector ด้วยภาพ “cameraman.jpg”	64
4.4.2 การทดลองวงจรมองแบบ Sobel edge Detector ด้วยภาพ “baboon.jpg”	69
4.4.3 การทดลองวงจรมองแบบ Sobel edge Detector ด้วยภาพ “sassy.jpg”	74
4.4.4 การทดลองวงจรมองแบบ Sobel edge Detector ด้วยภาพ “ic.jpg”	79
4.4.5 การทดลองวงจรมองแบบ Sobel edge Detector ด้วยภาพ “map.jpg”	84
<b>บทที่ 5 บทวิจารณ์และบทสรุป</b>	<b>85</b>
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

## สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 ค่าของฟังก์ชัน $f(x,y)$ ในระบบภาพดิจิทัล	3
รูปที่ 2.2 องค์ประกอบของระบบการประมวลผลแบบดิจิทัล	4
รูปที่ 2.3 การจัดรูปแบบจำนวน โดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน	9
รูปที่ 2.4 การจัดรูปแบบจำนวน โดยตรงที่มีแต่บิตเศษส่วน	10
รูปที่ 2.5 การจัดรูปแบบจำนวนอิงครรชนี	12
รูปที่ 2.6 การคูณแบบเลขส่วนเต็มเต็มสอง โดยใช้เลขคณิตกระจาย	16
รูปที่ 2.7 โครงสร้างวงจรรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง	20
รูปที่ 2.8 ผลตอบสนองทางอิมพัลส์ของตัวกรองความถี่ต่ำผ่าน	22
รูปที่ 2.9 ผลตอบสนองทางอิมพัลส์ของ Vertical Edge Detector	22
รูปที่ 2.10 ผลตอบสนองทางอิมพัลส์ของ Horizontal Edge Detector	22
รูปที่ 2.11 การทำงานของ Sobel edge detector	23
รูปที่ 3.1 ขั้นตอนการออกแบบระบบดิจิทัล	24
รูปที่ 3.2 การออกแบบระบบเส้นทางของข้อมูล	25
รูปที่ 3.3 การกำหนดการเชื่อมต่อและสถาปัตยกรรม	29
รูปที่ 3.4 บล็อกไคอะแกรมและการบรรยายการเชื่อมต่อของ clock _ component	29
รูปที่ 3.5 การบรรยายเชิงพฤติกรรมของ clock _ component	30
รูปที่ 3.6 โครงสร้างทั่วไปของส่วนการประกาศแพ็คเกจ	31
รูปที่ 3.7 โครงสร้างของบอดีแพ็คเกจ	31
รูปที่ 3.8 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงแบบ	32
รูปที่ 3.9 การใช้โพธิ์เจอร์	32
รูปที่ 3.10 การใช้ฟังก์ชัน	33
รูปที่ 3.11 ตัวดำเนินการใน VHDL	33
รูปที่ 3.12 รูปแบบของการบรรยายแบบโปรเซส	35
รูปที่ 3.13 ตัวอย่างการประกาศตัวดำเนินการภายในโปรเซส	35
รูปที่ 3.14 เงื่อนไขการกระทำในโปรเซส	36
รูปที่ 3.15 การกระทำในโปรเซส	36
รูปที่ 3.16 (a) ตัวอย่างโมเดล D-Flip Flop (b) การบรรยายการเชื่อมต่อของ D-Flip Flop	37
รูปที่ 3.17 การบรรยายเชิงพฤติกรรมของ D-FlipFlop	37
(a) การใช้ตัวกระทำภายนอกโปรเซส	37
(b) การใช้ตัวกระทำภายในโปรเซส	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 3.18 ขั้นตอนการออกแบบจากบนลงล่าง	39
รูปที่ 3.19 แสดงการติดต่อร์หว่างวงจรกรองสัญญาณภาพเชิงเลขกับคอมพิวเตอร์	40
รูปที่ 3.20 โครงสร้างการจัดลำดับข้อมูลภาพ	42
รูปที่ 3.21 ค่าสมมุติที่เก็บในหน้ากาก	42
รูปที่ 3.22 โครงสร้างวงจรกรองสัญญาณภาพเชิงเลขสองมิติแบบขนาน (DA full parallel)	44
รูปที่ 3.23 โครงสร้างวงจรกรองสัญญาณเชิงเลขสองมิติแบบ 1 BAAT (Bit At A Time)	45
รูปที่ 3.24 Time Diagram สัญญาณควบคุมจังหวะการทำงานแบบขนาน (DA full parallel)	45
รูปที่ 3.25 Time Diagram สัญญาณควบคุมจังหวะการทำงานแบบ 1 BAAT (Bit At A Time)	46
รูปที่ 4.1 สัญลักษณ์ของชุดควบคุมการจัดลำดับสัญญาณภาพ	47
รูปที่ 4.2 ผลการจำลองการทำงานของชุดควบคุมการจัดลำดับสัญญาณภาพ	47
รูปที่ 4.3 สัญลักษณ์ของวงจรนับ 256	48
รูปที่ 4.4 ผลการจำลองการทำงานของวงจรนับ 256	48
รูปที่ 4.5 สัญลักษณ์ของวงจรขนานเข้าขนานออก	48
รูปที่ 4.6 ผลการจำลองการทำงานของวงจรขนานเข้าขนานออก	49
รูปที่ 4.7 สัญลักษณ์ของวงจร Rom DA แบบต่างๆ	49
รูปที่ 4.8 ผลการจำลองการทำงานของวงจร Rom DA	50
รูปที่ 4.9 สัญลักษณ์ของวงจรบวก 9 บิต	50
รูปที่ 4.10 ผลการจำลองการทำงานของวงจรบวก 9 บิต	50
รูปที่ 4.11 สัญลักษณ์ของวงจรสเกลค่ากลับเป็น 8 บิต	51
รูปที่ 4.12 ผลการจำลองการทำงานของวงจรสเกลค่ากลับเป็น 8 บิต	51
รูปที่ 4.13 สัญลักษณ์ของวงจรจัดลำดับสัญญาณภาพต้นแบบ	52
รูปที่ 4.14 สัญลักษณ์ของวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย	52
รูปที่ 4.15 ส่วนประกอบภายในและการเชื่อมต่อของวงจรจัดลำดับสัญญาณภาพต้นแบบ	53
รูปที่ 4.16 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายแบบกรองความถี่ต่ำผ่าน	54
รูปที่ 4.17 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายแบบ Vertical Sobel Edge Detector	55
รูปที่ 4.18 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายแบบ Horizontal Sobel Edge Detector	56
รูปที่ 4.19 ส่วนประกอบภายในและการเชื่อมต่อของวงจรกรองความถี่ต่ำผ่านที่ใช้โครงสร้างเลขคณิตกระจาย	57

## สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 4.20 ส่วนประกอบภายในและการเชื่อมต่อของวงจรกรองแบบ Sobel Edge Detector ที่ใช้โครงสร้างเลขคณิตกระจาย	58
รูปที่ 4.21 โปรแกรมที่ใช้ทดสอบการทำงานของฮาร์ดแวร์	59
รูปที่ 4.22 ภาพต้นแบบ “cameraman.jpg”	60
รูปที่ 4.23 ภาพ “cameraman.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านด้วยโปรแกรม Matlab	60
รูปที่ 4.24 ภาพ “cameraman.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านจากการทำงานของฮาร์ดแวร์	60
รูปที่ 4.25 ภาพต้นแบบ “baboon.jpg”	61
รูปที่ 4.26 ภาพ “baboon.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านด้วย โปรแกรม Matlab	61
รูปที่ 4.27 ภาพ “baboon.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านจากการทำงานของฮาร์ดแวร์	61
รูปที่ 4.28 ภาพต้นแบบ “sassy.jpg”	62
รูปที่ 4.29 ภาพ “sassy.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านด้วยโปรแกรม Matlab	62
รูปที่ 4.30 ภาพ “sassy.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านจากการทำงานของฮาร์ดแวร์	62
รูปที่ 4.31 ภาพต้นแบบ “sassy.jpg”	63
รูปที่ 4.32 ภาพ “sassy.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านด้วยโปรแกรม Matlab	63
รูปที่ 4.33 ภาพ “sassy.jpg” ที่ผ่านการกรองแบบความถี่ต่ำผ่านจากการทำงานของฮาร์ดแวร์	63
รูปที่ 4.34 ภาพต้นแบบ “cameraman.jpg”	64
รูปที่ 4.35 ภาพ “cameraman.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver) ด้วยโปรแกรม Matlab	64
รูปที่ 4.36 ภาพ “cameraman.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver) จากการทำงานของฮาร์ดแวร์	64
รูปที่ 4.37 ภาพต้นแบบ “cameraman.jpg”	65
รูปที่ 4.38 ภาพ “cameraman.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) ด้วยโปรแกรม Matlab	65
รูปที่ 4.39 ภาพ “cameraman.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) จากการทำงานของฮาร์ดแวร์	65
รูปที่ 4.40 ภาพ “cameraman.jpg” ที่ผ่านการทำ Gradient Combining ด้วย โปรแกรม Matlab	66
รูปที่ 4.41 ภาพ “cameraman.jpg” ที่ผ่านการทำ Gradient Combining จากการดำเนินงานของฮาร์ดแวร์	66
รูปที่ 4.42 ภาพ “cameraman.jpg” ที่ผ่านการทำ Apply Threshold = 50 ด้วยโปรแกรม Matlab	67
รูปที่ 4.43 ภาพ “cameraman.jpg” ที่ผ่านการทำ Apply Threshold = 50 จากการดำเนินงานของฮาร์ดแวร์	67
รูปที่ 4.44 ภาพ “cameraman.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วย โปรแกรม Matlab	68
รูปที่ 4.45 ภาพ “cameraman.jpg” ที่ผ่านการทำ Apply Threshold = 80 จากการดำเนินงานของฮาร์ดแวร์	68
รูปที่ 4.46 ภาพต้นแบบ “baboon.jpg”	69
รูปที่ 4.47 ภาพ “baboon.jpg” ผ่านการทำ Sobel edge Detector (Ver) ด้วยโปรแกรม Matlab	69

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 4.48 ภาพ “baboon.jpg” ผ่านการทำ Sobel edge Detector (Ver)จากการทำงานของฮาร์ดแวร์	69
รูปที่ 4.49 ภาพต้นแบบ “baboon.jpg”	70
รูปที่ 4.50 ภาพ “baboon.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) ด้วยโปรแกรม Matlab	70
รูปที่ 4.51 ภาพ “baboon.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor)จากการทำงานของฮาร์ดแวร์	70
รูปที่ 4.52 ภาพ “baboon.jpg” ที่ผ่านการทำ Gradient Combining ด้วยโปรแกรม Matlab	71
รูปที่ 4.53 ภาพ “baboon.jpg” ที่ผ่านการทำ Gradient Combining จากการดำเนินงานของฮาร์ดแวร์	71
รูปที่ 4.54 ภาพ “baboon.jpg” ที่ผ่านการทำ Apply Threshold = 50 ด้วยโปรแกรม Matlab	72
รูปที่ 4.55 ภาพ “baboon.jpg” ที่ผ่านการทำ Apply Threshold = 50 จากการดำเนินงานของฮาร์ดแวร์	72
รูปที่ 4.56 ภาพ “baboon.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วยโปรแกรม Matlab	73
รูปที่ 4.57 ภาพ “baboon.jpg” ที่ผ่านการทำ Apply Threshold = 80 จากการดำเนินงานของฮาร์ดแวร์	73
รูปที่ 4.58 ภาพต้นแบบ “sassy.jpg”	74
รูปที่ 4.59 ภาพ “sassy.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver) ด้วยโปรแกรม Matlab	74
รูปที่ 4.60 ภาพ “sassy.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver)จากการดำเนินงานของฮาร์ดแวร์	74
รูปที่ 4.61 ภาพต้นแบบ “sassy.jpg”	75
รูปที่ 4.62 ภาพ “sassy.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) ด้วยโปรแกรม Matlab	75
รูปที่ 4.63 ภาพ “sassy.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor)จากการดำเนินงานของฮาร์ดแวร์	75
รูปที่ 4.64 ภาพ “sassy.jpg” ที่ผ่านการทำ Gradient Combining ด้วยโปรแกรม Matlab	76
รูปที่ 4.65 ภาพ “sassy.jpg” ที่ผ่านการทำ Gradient Combining จากการดำเนินงานของฮาร์ดแวร์	76
รูปที่ 4.66 ภาพ “sassy.jpg” ที่ผ่านการทำ Apply Threshold = 50 ด้วยโปรแกรม Matlab	77
รูปที่ 4.67 ภาพ “sassy.jpg” ที่ผ่านการทำ Apply Threshold = 50 จากการดำเนินงานของฮาร์ดแวร์	77
รูปที่ 4.68 ภาพ “sassy.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วยโปรแกรม Matlab	78
รูปที่ 4.69 ภาพ “sassy.jpg” ที่ผ่านการทำ Apply Threshold = 80 จากการดำเนินงานของฮาร์ดแวร์	78
รูปที่ 4.70 ภาพต้นแบบ “ic.jpg”	79
รูปที่ 4.71 ภาพ “ic.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver) ด้วยโปรแกรม Matlab	79
รูปที่ 4.72 ภาพ “ic.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver)จากการดำเนินงานของฮาร์ดแวร์	79
รูปที่ 4.73 ภาพต้นแบบ “ic.jpg”	80
รูปที่ 4.74 ภาพ “ic.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) ด้วยโปรแกรม Matlab	80
รูปที่ 4.75 ภาพ “ic.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor)จากการดำเนินงานของฮาร์ดแวร์	80
รูปที่ 4.76 ภาพ “ic.jpg” ที่ผ่านการทำ Gradient Combining ด้วยโปรแกรม Matlab	81
รูปที่ 4.77 ภาพ “ic.jpg” ที่ผ่านการทำ Gradient Combining จากการดำเนินงานของฮาร์ดแวร์	81
รูปที่ 4.78 ภาพ “ic.jpg” ที่ผ่านการทำ Apply Threshold = 50 ด้วยโปรแกรม Matlab	82

## สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 4.79 ภาพ “ic.jpg” ที่ผ่านการทำ Apply Threshold = 50 จากการทำงานของฮาร์ดแวร์	82
รูปที่ 4.80 ภาพ “ic.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วยโปรแกรม Matlab	83
รูปที่ 4.81 ภาพ “ic.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วยโปรแกรม Model Sim	83
รูปที่ 4.82 ภาพต้นแบบ “map.jpg”	84
รูปที่ 4.83 ภาพ “map.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver) ด้วยโปรแกรม Matlab	84
รูปที่ 4.84 ภาพ “map.jpg” ที่ผ่านการทำ Sobel edge Detector (Ver)จากการทำงานของฮาร์ดแวร์	84
รูปที่ 4.85 ภาพต้นแบบ “map.jpg”	85
รูปที่ 4.86 ภาพ “map.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor) ด้วยโปรแกรม Matlab	85
รูปที่ 4.87 ภาพ “map.jpg” ที่ผ่านการทำ Sobel edge Detector (Hor)จากการทำงานของฮาร์ดแวร์	85
รูปที่ 4.88 ภาพ “map.jpg” ที่ผ่านการทำ Gradient Combining ด้วยโปรแกรม Matlab	86
รูปที่ 4.89 ภาพ “map.jpg” ที่ผ่านการทำ Gradient Combining จากการทำงานของฮาร์ดแวร์	86
รูปที่ 4.90 ภาพ “map.jpg” ที่ผ่านการทำ Apply Threshold = 50 ด้วยโปรแกรม Matlab	87
รูปที่ 4.91 ภาพ “map.jpg” ที่ผ่านการทำ Apply Threshold = 50 จากการทำงานของฮาร์ดแวร์	87
รูปที่ 4.92 ภาพ “map.jpg” ที่ผ่านการทำ Apply Threshold = 80 ด้วยโปรแกรม Matlab	88
รูปที่ 4.93 ภาพ “map.jpg” ที่ผ่านการทำ Apply Threshold = 80 จากการทำงานของฮาร์ดแวร์	88



## สารบัญตาราง

	หน้า
ตารางที่ 2.1 คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	10
ตารางที่ 2.2 ขั้นตอนการคูณเลขส่วนเติมเต็มสอง	15
ตารางที่ 2.3 ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนดโดยข้อมูลอินพุท	18
ตารางที่ 3.1 การสร้างข้อมูลที่เก็บไว้ในรวม	43



### 1.1 ความเป็นมาของหัวข้อปัญญานิพนธ์

การประมวลผลสัญญาณดิจิทัลที่เรียกว่า ดิจิตอลซิกแนล โพรเซสซิ่ง (Digital Signal Processing) หรือใช้ชื่อย่อว่า DSP เป็นขบวนการที่ใช้ความรู้ทางคณิตศาสตร์เกี่ยวกับตัวเลขมาทำการจัดการกับสัญญาณต่างๆ ซึ่งรูปแบบของสมการคณิตศาสตร์ในการคำนวณหาค่าผลลัพธ์ที่ได้มักจะมีอยู่ในรูปของสมการผลบวกของผลคูณ (Sum of Product) ระหว่างสัญญาณ Input กับ ค่าสัมประสิทธิ์ของวงจรดิจิทัล ซึ่งถ้านำสมการไปสร้างเป็นวงจรดิจิทัลที่มีจำนวนสัญญาณ Input มากๆ ทำให้ต้องใช้ตัวคูณมากขึ้นด้วย ทำให้การสร้างทางด้านฮาร์ดแวร์ต้องสิ้นเปลืองเกทจำนวนมาก มีผลทำให้เวลาในการคำนวณช้าลง จึงมีการคิดค้นวิธีการที่จะทำการลดจำนวนตัวคูณให้มีจำนวนน้อยลงหรือไม่ใช้ตัวคูณเลย เพื่อให้ลดจำนวนเกทที่ใช้และเพิ่มความเร็วการทำงานให้กับฮาร์ดแวร์ ซึ่งมีวิธีการหนึ่งที่สามารถสร้างได้ในทางด้านฮาร์ดแวร์เรียกว่า การกระจายทางคณิตศาสตร์ (Distributed Arithmetic) หรือเรียกย่อๆว่า DA ซึ่งจะทำการจัดสมการให้อยู่ในรูปแบบการคำนวณแบบบิต และใช้วิธีการคูณแบบเปิดตารางค่าสัมประสิทธิ์ที่ถูกเก็บไว้ในหน่วยความจำแบบอ่านได้อย่างเดียวซึ่งจะทำให้ไม่ต้องใช้ตัวคูณ

โครงการนี้จึงทำการนำการกระจายทางคณิตศาสตร์มาทำการประยุกต์ใช้กับการประมวลผลภาพ (Image Processing) เพื่อนำมาสร้างเป็นวงจรดิจิทัลโดยใช้ภาษาบรรยายพฤติกรรมของวงจรดิจิทัล (VHDL) ในการสร้างเพื่อที่จะทำให้เวลาในการประมวลผลภาพเร็วขึ้น

### 1.2 วัตถุประสงค์ของปัญญานิพนธ์

- 1.2.1 เพื่อศึกษาและประยุกต์ใช้งานการประมวลผลสัญญาณดิจิทัล
- 1.2.2 เพื่อศึกษาเกี่ยวกับภาษาที่ใช้บรรยายพฤติกรรมของวงจรดิจิทัล
- 1.2.3 เพื่อศึกษาหลักการของการกระจายทางคณิตศาสตร์
- 1.2.4 เพื่อนำหลักการของการกระจายทางคณิตศาสตร์มาประยุกต์ใช้กับการประมวลผลสัญญาณภาพ

### 1.3 ขอบเขตของปัญญานิพนธ์

ปัญญานิพนธ์ฉบับนี้เป็นการออกแบบและการสร้างวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายด้วยอุปกรณ์ FPGA ซึ่งแสดงให้เห็นถึงการประยุกต์ใช้การกระจายทางคณิตศาสตร์ในการนำมาใช้ในวงจรดิจิทัลทางการประมวลผลสัญญาณภาพ โดยในขั้นตอนการสร้างจะทำการเขียนบรรยายพฤติกรรมของวงจรด้วยภาษา VHDL โดยโปรแกรม Max+Plus II

#### 1.4 เนื้อหาของปริญาานิพนธ์

บทที่ 2 กล่าวถึงทฤษฎีที่นำมาใช้ในการออกแบบและสร้างวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย ซึ่งประกอบด้วยพื้นฐานการประมวลข้อมูลภาพ ทฤษฎีการกระจายทางคณิตศาสตร์ การนำการกระจายทางคณิตศาสตร์มาประยุกต์ใช้กับการกรองสัญญาณภาพแบบ Low-pass filter และ Sobel edge Detector

บทที่ 3 กล่าวถึงภาษาที่ใช้บรรยายพฤติกรรมของวงจรดิจิทัล (VHDL) และวิธีการออกแบบวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย

บทที่ 4 กล่าวถึงการทดลองและผลการทดลองที่ได้มาจากการจำลองการทำงานของวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย

บทที่ 5 เป็นการวิจารณ์ วิเคราะห์และสรุปผล



## บทที่ 2 ทฤษฎีหรือหลักการ

### 2.1 การประมวลผลสัญญาณภาพ (Image Processing)

ในที่นี้จะกล่าวถึงการประมวลผลสัญญาณเชิงเลขสองมิติซึ่งเป็นข้อมูลภาพ (Image Processing) และองค์ประกอบพื้นฐานในการประมวลผลภาพข้อมูล รูปแบบของอิมเมจ การแทนภาพในระบบดิจิทัล การเพิ่มความชัดเจนของภาพ

#### 2.1.1 การแทนภาพในระบบดิจิทัล (Digital Image Representation)

ในระบบภาพโดยทั่วไปสามารถแทนด้วยฟังก์ชันของความเข้มแสงในระนาบสองมิติ  $f(x,y)$  โดยที่  $x$  และ  $y$  แทนตำแหน่งคู่ลำดับที่เกิดขึ้นในภาพจริงและค่าฟังก์ชัน  $f$  ณ จุด  $(x,y)$  ใดๆจะเป็นสัดส่วนโดยตรงกับความสว่างหรือระดับสีเทา (Gray level) ของภาพที่จุดนั้นๆแสดงดังรูปที่ 2.1



รูปที่ 2.1 ค่าของฟังก์ชัน  $f(x,y)$  ในระบบภาพดิจิทัล

สำหรับข้อมูลภาพแบบดิจิทัล  $f(x,y)$  มีลักษณะที่ไม่ต่อเนื่องทั้งในระนาบสเปเชียล (Spatial) ดังนั้นจึงพิจารณาให้ข้อมูลภาพแบบดิจิทัลแทนอยู่ในรูปของเมตริกซ์ ซึ่งเมตริกซ์จะมีแถวและหลักที่มีลักษณะเป็นเอกลักษณ์ และมีความสัมพันธ์กับค่าสมาชิกในแถวและหลัก ที่แทนด้วยระดับสีเทาของภาพที่จุดนั้นๆ


ถึงแม้ว่าขนาดของข้อมูลภาพแบบดิจิทัลจะเปลี่ยนไปตามการประยุกต์ใช้งาน แต่จะมีข้อดีที่ได้เปรียบถ้ากำหนดให้มีลักษณะเฉพาะเป็นอะเรย์แบบสมมาตร (Square array) และจำนวนของระดับสีเทาเป็นจำนวนเต็มกำลังสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.1.2 องค์ประกอบของระบบประมวลผลข้อมูลภาพดิจิทัล (Elements of A Digital Image Processing System)

องค์ประกอบพื้นฐานโดยทั่วไปในระบบการประมวลผลข้อมูลภาพ ประกอบด้วย 5 ส่วนใหญ่ๆ คือ

1. ส่วนเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (Digitizer)
2. เครื่องประมวลผลข้อมูลภาพ (Image Processor)
3. เครื่องคอมพิวเตอร์แบบดิจิทัล (Digital Computer)
4. อุปกรณ์ที่ใช้ในการแสดงผลและบันทึกผล (Display and Recording Devices)
5. อุปกรณ์ที่ใช้ในการเก็บรักษาข้อมูล (Storage Devices)



รูปที่ 2.2 องค์ประกอบของระบบการประมวลผลแบบดิจิทัล

### 1.) ส่วนเปลี่ยนสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล (Digitizer)

ส่วนของดิจิทัลไอเซอร์ ทำหน้าที่เปลี่ยนสัญญาณภาพให้อยู่ในรูปของตัวเลขเพื่อใช้เป็นข้อมูลป้อนเข้าดิจิทัลคอมพิวเตอร์ ส่วนนี้ได้แก่ กล้องโทรทรรศน์ ดิจิทัลไอเซอร์ ภายในประกอบด้วยหลอดควิโคนทำหน้าที่เป็นสื่อนำไฟฟ้าทางแสง ภาพจะถูกโฟกัสลงบนผิวของหลอด ซึ่งถูกเปลี่ยนให้เป็นสัญญาณไฟฟ้าซึ่งหลังจากการควอนไทซ์สัญญาณนี้จะได้ภาพดิจิทัลเกิดขึ้น

### 2.) เครื่องประมวลผลข้อมูลภาพ (Image Processor)

เครื่องประมวลผลข้อมูลภาพแบบดิจิทัลเป็นหัวใจของระบบการประมวลผลข้อมูลภาพ เครื่องประมวลผลข้อมูลภาพประกอบด้วยชุดฮาร์ดแวร์ที่มี 4 ฟังก์ชันพื้นฐานคือ การหยุดภาพนิ่ง (Image Acquisition) การเก็บข้อมูลภาพ (Storage) การประมวลผลภาพในระดับต่ำ (แต่รวดเร็ว) (Low Level (fast) Processing) และการแสดงผล (Display) โดยทั่วไปโมดูลของการหยุดภาพนิ่งจะมีสัญญาณโทรทัศน์เป็น

หน่วยอินพุตและทำการเปลี่ยนสัญญาณนี้ให้เป็นข้อมูลแบบดิจิทัล เครื่องประมวลผลข้อมูลภาพสมัยใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปเผยแพร่โดยไม่ได้รับอนุญาตหากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนมากจะใช้การฉีกภาพโทรทัศน์ในเวลา 1 เฟรม (One frame-time) เช่น ในเวลา 1/30 วินาที จึงมักเรียกว่าเครื่องจับภาพนิ่ง (Frame Grabber)

โมดูลของการเก็บภาพแบบที่เรียกว่า เฟรมบัฟเฟอร์ (Frame Buffer) จะทำหน้าที่เก็บรักษาหน่วยความจำของภาพแบบดิจิทัล โดยทั่วไปจะมีเครื่องมือ 2-3 ชุดที่รวมไว้ในเครื่องประมวลข้อมูลภาพ คุณสมบัติการหยุดภาพของโมดูลการเก็บภาพประกอบด้วยหน่วยความจำที่สามารถอ่านข้อมูลจากอัตราของโทรทัศน์ปกติมีอัตรา 30 ภาพต่อวินาที ลักษณะนี้เป็นไปตามการทำงานของโมดูลการหยุดภาพหนึ่งทีประกอบไปด้วยภาพที่สมบูรณ์ในการเก็บภาพที่เร็วเท่าที่ภาพถูกจับให้หนึ่ง หน่วยความจำสามารถเปลี่ยนให้เป็นแอดเดรสของโทรทัศน์ได้โดยชุดแสดงผลของภาพที่จอมอนิเตอร์

เครื่องประมวลข้อมูลภาพยังมีหน้าที่ในฟังก์ชันระดับต่ำอีกด้วย (Low-level Function) เช่นการประมวลผลทางคณิตศาสตร์ และทางตรรกศาสตร์หรือที่เรียกว่าหน่วยตรรกเลขคณิต (Arithmetic Logic Unit : ALU) โดยถูกออกแบบพิเศษเพื่อที่จะเพิ่มความเร็วในการประมวลผลแบบขนาน ส่วนโมดูลแสดงผล (Display Module) ทำหน้าที่อ่านหน่วยความจำของภาพแล้วทำการเปลี่ยนข้อมูลของภาพที่เป็นแบบดิจิทัลให้เป็นสัญญาณวีดีโอแบบอนาล็อกและแสดงผลสัญญาณที่แปลงได้นั้นให้ออกทางมอนิเตอร์โทรทัศน์หรืออุปกรณ์วีดีโอชนิดอื่น

### 3.) เครื่องคอมพิวเตอร์แบบดิจิทัล (Digital Computer)

ถึงแม้ว่าเครื่องประมวลข้อมูลภาพอาจเปรียบได้กับความสามารถในการประมวลผลภายในดังที่ได้กล่าวมาแล้วแต่ว่าระดับของการประมวลผลยังอยู่ในระดับค่อนข้างต่ำ ในด้านความทันสมัยซึ่งโดยทั่วไปพบว่าเครื่องประมวลข้อมูลภาพนี้จะถูกต่อเชื่อม (Interface) กับเครื่องคอมพิวเตอร์ระบบคอมพิวเตอร์ที่ใช้สำหรับการประมวลผลของข้อมูลภาพมีตั้งแต่อุปกรณ์จำพวก ไมโคร โปรเซสเซอร์จนถึงระบบคอมพิวเตอร์ขนาดใหญ่ที่มีความสามารถในการประมวลผลข้อมูลภาพ ซึ่งจะต้องมีอะเรย์ใหญ่ๆด้วย ส่วนพารามิเตอร์ที่สำคัญนั้นคือการเพิ่มการประยุกต์ใช้งานและความต้องการของขนาดข้อมูลในการประมวลผล สำหรับการประยุกต์ใช้ที่พบเห็นได้โดยทั่วไปจะเป็นเครื่องคอมพิวเตอร์ที่มีหน่วยความจำของแอดเดรสจำนวนมากและมีความเร็วสูงก็จะเป็นข้อได้เปรียบ

### 4.) อุปกรณ์ที่ใช้ในการประมวลผลและบันทึกผล (Display and Recording Device)

อุปกรณ์ที่ใช้ในการแสดงผลที่สำคัญและนิยมใช้กันมากในระบบการประมวลข้อมูลภาพได้แก่ จอโมโนโครม หรือ จอโทรทัศน์สี มอนิเตอร์จะถูกขับโดยเอาท์พุทของชุดแสดงผล ภาพในเครื่องประมวลผลข้อมูลภาพ สัญญาณที่ได้รับนี้สามารถเข้าสู่ระบบการบันทึกภาพที่อาจใช้ฮาร์ดคอปปีได้ (Hard copy) เช่น สไลด์สี รูปภาพ และแผ่นใส หรือ ในขณะที่กำลังดูภาพจากมอนิเตอร์ก็ได้ ส่วนสื่อที่ใช้ในการแสดงผลและบันทึกผลที่พบบนกันโดยทั่วไปคือ จอภาพแบบหลอดภาพหลอดภาพรังสีคาโทด ตำแหน่งของภาพทั้งในแนวนอน ( Horizontal ) และแนวตั้ง ( Vertical ) ของแต่ละสมาชิก ในอะเรย์ของภาพจะถูกเปลี่ยนให้เป็นโวลเตจ ซึ่งถูกยิงจากลำแสงอิเล็กตรอนของหลอดภาพรังสีคาโทด โดยหารับลำแสงใน 2 มิติ ที่จำเป็นต่อการผลิตภาพเอาท์พุทในแต่ละจุดจะมีการยิงลำแสงอิเล็กตรอน ความเข้มของแสงจะถูกเปลี่ยนโดยการใช้โวลเตจที่เป็นสัดส่วนโดยตรงต่อค่าของจุด ที่มีความสัมพันธ์กับในอะเรย์เชิงเลข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Numerical array) โดยการเปลี่ยนความเข้มน้อยสุดให้เป็นสีดำและความเข้มขึ้นมากที่สุดให้เป็นสีขาว ผลการเปลี่ยนแปลงความเข้มของแสงจะถูกบันทึกด้วยกล้องถ่ายภาพแบบกราฟฟิก (Photographic camera) ที่โฟกัสของจอภาพแบบหลอดภาพรังสีคาโทด

ส่วนอุปกรณ์แสดงผลภาพพิมพ์ที่ใช้ในขั้นต้นจะมีความละเอียดต่ำ ซึ่งสามารถแสดงระดับสีเทาได้ด้วยการพิมพ์จำนวนและความเข้มของอักขระที่พิมพ์ในตำแหน่งนั้นๆ ในการเลือกอักขระที่เหมาะสมกับการกระจายในแบบระดับสีเทาที่ดี ก็จะทำให้เครื่องพิมพ์สามารถแสดงภาพระดับสีเทาได้

5.) อุปกรณ์ที่ใช้ในการเก็บรักษาข้อมูล (Storage Devices)

ข้อมูลภาพดิจิทัลที่มีขนาด 256\*256 พิกเซลแต่ละควอนไตซ์มีข้อมูลขนาด 8 บิต โดยมีสื่อที่ใช้ในการเก็บรักษาข้อมูลที่สำคัญ คือ แผ่นจานแม่เหล็ก (Magnetic disks) เทปแม่เหล็ก (Magnetic tapes) และแผ่นจานนำแสง (Optical disks) แต่สื่อที่นิยมใช้ในการเก็บข้อมูลในระดับทั่วไปคือ แผ่นจานแม่เหล็ก

2.1.3 การเพิ่มความคมชัดของภาพ (Image Enhancement)

จุดประสงค์ของเทคนิคการเพิ่มความชัดเจนของภาพนั้นคือ ต้องทำภาพให้มีผลลัพธ์ที่เหมาะสมเฉพาะงานที่จะนำไปประยุกต์ใช้มากกว่าภาพต้นแบบเดิมซึ่งมีความสำคัญมาก เพราะว่าการใช้เทคนิคเดียวกันนี้มาใช้ร่วมกันได้หมด ในหัวข้อนี้จะกล่าวถึงรูปแบบอิมเมจ วิธีการฟิลเตอร์

1.) โมเดลข้อมูลภาพ (An Image Model)

ในที่นี้คำว่าข้อมูลภาพหมายถึง ฟังก์ชันของความเข้มแสง 2 มิติ โดยมีรูปแบบ  $f(x,y)$  ซึ่งขนาดหรือแอมพลิจูด (Amplitude) ของฟังก์ชันที่พิกัดสเปเชียล (Spatial Coordinates) ที่จุด  $(x,y)$  จะแสดงค่าความสว่าง (Brightness) ของข้อมูลภาพที่จุดนั้นๆ เมื่อแสงเป็นรูปแบบพลังงานแบบหนึ่ง ดังนั้น  $f(x,y)$  จึงต้องมีขนาดไม่เท่ากับศูนย์ และจะต้องมีขนาดไม่เท่ากับอนันต์ (Finite) ดังนั้นจะได้ว่า

$$0 < f(x,y) < \alpha \tag{2.1}$$

พื้นฐานโดยทางธรรมชาติของ  $f(x,y)$  อาจจะได้รับพิจารณาเกี่ยวกับคุณสมบัติสองประการดังต่อไปนี้ คือ ประการแรกจะพิจารณาเกี่ยวกับแหล่งกำเนิดแสงทั้งหมดที่เกิดขึ้นเองบนฉาก ประการที่สองจะพิจารณาเกี่ยวกับแสงสะท้อนทั้งหมดที่เกิดขึ้นจากการสะท้อนของวัตถุในฉากเอง คุณสมบัติทั้งสองประการนี้จะถูกเรียกว่า การส่องสว่าง (Illumination) และการสะท้อน (Reflectance) ซึ่งมีรูปแบบฟังก์ชันดังนี้คือ  $i(x,y)$  และ  $r(x,y)$  ตามลำดับ ทั้งสองฟังก์ชันนี้รวมกันจะกลายเป็นรูปแบบของ  $f(x,y)$

จะได้ว่า

$$f(x,y) = i(x,y) \cdot r(x,y) \tag{2.2}$$

เมื่อ

$$0 < i(x,y) < \alpha \tag{2.3}$$

และ

$$0 \leq r(x,y) < \alpha \tag{2.4}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (2.4) ซึ่งให้เห็นถึงข้อเท็จจริงว่าขอบล่างที่มีค่าเป็น “ศูนย์” คือการดูดกลืนแสงทั้งหมด (Total absorption) ขอบบนที่มีค่าเป็น “หนึ่ง” คือการสะท้อนของแสงทั้งหมด (Total reflectance) ที่เกิดขึ้น ดังนั้นธรรมชาติของฟังก์ชัน  $f(x,y)$  จะถูกกำหนดโดยแหล่งกำเนิดของแสงขณะที่ฟังก์ชัน  $r(x,y)$  จะถูกกำหนดโดยคุณสมบัติของตัววัตถุในฉากนั่นเอง ที่ความเข้มของฟังก์ชันข้อมูลภาพสีเดียว (Monochrome image) ที่จุด  $(x,y)$  จะถูกเรียกว่าระดับสีเทา (Gray level) หรือ  $I$  ของภาพที่จุดๆนั้น

## 2.) ฟิลเตอร์ (Filter)

ฟิลเตอร์เป็นตัวกรองสัญญาณภาพเบื้องต้นให้ได้ภาพที่มีความคมชัดมากยิ่งขึ้นเพื่อที่จะนำภาพไปประยุกต์ใช้ได้ดียิ่งขึ้น ซึ่งมีหลากหลายชนิดแต่ในที่นี้จะกล่าวเฉพาะที่นิยมใช้กันมากเท่านั้น

### 2.1.) การเฉลี่ยค่ารอบย่าน (Neighbourhood Average)

การเฉลี่ยค่ารอบย่านเป็นเทคนิคที่ใช้กันในสเปเชียลโดเมนโดยตรงสำหรับการทำภาพให้ชัดเจนยิ่งขึ้น ให้ภาพอินพุต  $f(x,y)$  มีขนาด  $n*n$  และ  $g(n,y)$  เป็นผลของภาพที่ได้จากการปฏิบัติของระดับสีเทา ทุกๆจุด  $(x,y)$  ได้จากการเฉลี่ยค่าระดับสีเทาของพิกเซลในภาพ  $f(x,y)$  ซึ่งสามารถอธิบายได้ดังนี้

$$g(x,y) = \frac{1}{M} \sum_{n,m} f(n,m) \quad (2.5)$$

สำหรับ  $x,y = 0,1,\dots,N-1$  และ  $M$  คือผลรวมของจำนวนจุดในย่านนั้นๆ

### 2.2.) ฟิลเตอร์แบบมัธยฐาน (Median Filter)

สิ่งสำคัญประการหนึ่งจากการเฉลี่ยค่ารอบย่าน คือ การเกิดความเบลอที่ขอบของภาพ และมีรายละเอียดสัญญาณรบกวนที่ชัดเจน อาจแก้ไขได้โดยการใช้เทรชโฮลด์ (Threshold) ซึ่งโดยทั่วไปแล้วค่าเทรชโฮลด์จะได้รับการลองผิดลองถูก แต่ถ้าใช้ฟิลเตอร์แบบมัธยฐานแทนระดับสีเทาของแต่ละพิกเซล โดยการใส่ค่าเฉลี่ยมัธยฐานของระดับสีเทาในรอบย่านนั้นๆของพิกเซลจะทำให้ภาพที่ได้มีประสิทธิภาพที่ดีมีประสิทธิภาพดีขึ้น การหาค่ามัธยฐาน ( $M$ ) คือเซตที่มีค่าในเซตครั้งหนึ่งมากกว่า  $M$  และอีกครั้งหนึ่งน้อยกว่า  $M$  การหาค่ามัธยฐานสามารถหาได้โดยทำการเรียงข้อมูลจากน้อยไปหามากแล้วนำค่าที่อยู่ตรงกลางนั้นมาใช้แทนค่า  $M$

ตัวอย่าง

สมมติว่ามีย่านขนาด  $3*3$

( 10, 20, 20, 20, 15, 20, 20, 25, 100 )

สามารถเรียงข้อมูลใหม่ได้เป็น

( 10, 15, 20, 20, 20, 20, 25, 100 )

ดังนั้นค่าที่อยู่ตรงกลางเป็นค่ามัธยฐานมีค่าเท่ากับ 20 นั่นเอง ความคิดที่มีอิทธิพลต่อฟังก์ชันของฟิลเตอร์แบบมัธยฐานคือจะทำให้จุดที่มีความเข้มที่แตกต่างมากกว่าย่านรอบๆของมัน

### 2.3.) ฟิลเตอร์แบบความถี่ต่ำผ่าน (Low-pass Filter)

สัญญาณรบกวนในระดับสีเทาของภาพมักจะมีส่วนของสัญญาณความถี่สูงของการแปลงฟูเรียร์อย่างมากซึ่งจะทำให้เกิดการเบลอร์ของภาพ ดังนั้นจึงต้องหาวิธีการกำจัดเฉพาะช่วงความถี่สูงที่ไม่ต้องการออกไป จากทฤษฎีการทำคอนโวลูชันจะได้ว่า

$$G(u, v) = H(u, v)F(u, v) \quad (2.6)$$

เมื่อ  $F(u, v)$  คือการแปลงฟูเรียร์ของภาพที่ต้องการให้เรียบ ปัญหาก็คือการเลือกทรานส์เฟอร์ฟังก์ชัน  $H(u, v)$  ที่ให้ได้ผลลัพธ์  $G(u, v)$  โดยที่สามารถกำหนดจุดช่วงที่ความถี่สูงของ  $F(u, v)$  ออกไปได้ การแปลงอินเวอร์สลาปลาซ (Inverse Laplace) ของ  $G(u, v)$

$$g(x, y) = \mathcal{L}^{-1}[H(u, v)F(u, v)] \quad (2.7)$$

จะทำให้ได้  $g(x, y)$  เรียบขึ้นเพราะว่าส่วนประกอบความถี่สูงไม่สามารถผ่านออกไปได้ แต่ช่วงความถี่ต่ำจะสามารถผ่านไปได้โดยปราศจากการลดทอนของสัญญาณซึ่งวิธีนี้เรียกว่า ฟิลเตอร์แบบความถี่ต่ำผ่าน ฟังก์ชัน  $H(u, v)$  ถูกเรียกว่าทรานส์เฟอร์ฟังก์ชันของฟิลเตอร์ (Filter Transfer Function) ซึ่งในการคำนวณจะพิจารณาเฉพาะ  $H(u, v)$  เท่านั้น ฟิลเตอร์แบบความถี่ต่ำผ่านนี้มีอยู่หลายชนิดด้วยกัน โดยที่แต่ละฟิลเตอร์จะทำหน้าที่กรองความถี่สูงออกไปให้เหลือเฉพาะความถี่ต่ำเท่านั้น

### 2.2 หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย

โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อๆว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's complement) และการคูณจะใช้แบบเปิดตาราง (Look-up table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วยความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้นโครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's complement Multiplication)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed point format) และ รูปแบบจำนวนอิงคระชนี (Floating point format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรรหัสแวร์ที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงคระชนีจะสามารถแทนค่าของสัญญาณ คือให้ย่านพลวัต (Dynamic range) ได้มากกว่า แต่ต้องใช้วงจรรหัสแวร์ที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง


#### 1.) รูปแบบจำนวนโดยตรง

รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเครื่องหมายดังแสดงในรูปที่ 2.3



รูปที่ 2.3 การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน

จำนวนบิต N เป็นตัวกำหนดย่านพลวัตที่ต้องการ โดยถ้าเลือกให้มีจำนวนน้อยอาจทำให้เกิดการล้น (Overflow) จากการคำนวณได้ แต่ถ้าเลือกให้มีจำนวนมากความเที่ยงตรงก็จะน้อยลง ซึ่งในการสร้างวงจรรองสัญญาณเชิงเลข โดยการแทนด้วยรูปแบบจำนวนโดยตรงนั้น นิยมที่จะทำมาตราส่วน (Scaling) เพื่อให้ขนาดของสัญญาณมีค่าอยู่ระหว่าง  $-1 \leq x < 1$  คือมีบิตเครื่องหมาย 1 บิต และบิตเศษส่วน L บิต ดังแสดงในรูปที่ 2.4



รูปที่ 2.4 การจัดรูปแบบจำนวนโดยตรงที่มีแต่บิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ (1) แบบขนาดและเครื่องหมาย (Sign magnitude) (2) แบบส่วนเติมเต็มหนึ่ง (1's complement) (3) แบบส่วนเติมเต็มสอง (2's complement) โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรงทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.1

ตารางที่ 2.1 คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2's complement	1's complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Not so good	Excellent	Good

ใน 3 รูปแบบนี้ตัวเลขแบบส่วนเติมเต็มสองเป็นที่นิยมใช้กันมากในระบบการประมวลผลสัญญาณเชิงเลข ทั้งนี้เนื่องมาจาก

1. มีการแทนค่าเลขศูนย์ได้เพียงค่าเดียว
2. การสร้างวงจรฮาร์ดแวร์สำหรับการบวก ลบ และคูณ ของเลขส่วนเติมเต็มสองทำได้ง่ายโดย

ในการคูณสามารถใช้หลักการเลื่อนและบวก (Shift and add)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ในระหว่างผลการบวกย่อย (Partial sum) ของการบวกเลขส่วนเต็มเต็มสอง สามหรือสี่จำนวน ถึงเมื่ออาจจะเกิดการล้น (ตัวทศจากผลการบวกล้นข้ามไปทับบิตเครื่องหมาย) แต่ผลลัพธ์สุดท้ายมักให้ค่าถูกต้องเสมอ ถ้าผลบวกอยู่ในช่วง  $-1$  ถึง  $1 - 2^{-L}$  ดังตัวอย่าง

7/8	0.111	
+4/8	<u>0.100</u>	
11/8	1.011	ผลบวกย่อยที่ผิดเนื่องจากเกิดการล้น
6/8	<u>1.010</u>	
5/8	0.101	ผลบวกที่ถูกต้อง


## 2.) รูปแบบจำนวนอิงครรชนี

รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ (1) ย่านพลวัตของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ  $-1$  และค่าที่มากที่สุดคือ  $1 - 2^{-L}$  เปรอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน  $0.11011010$  และ  $0.000110101$  ถูกตัดให้จำนวนบิตเศษส่วนเหลือเพียง 4 บิต เปรอร์เซ็นต์ความผิดพลาดจะเป็น 4.59% และ 39.6% ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงครรชนี ซึ่งตัวเลข  $X$  แสดงได้โดย

$$X = M \times 2^e \quad (2.8)$$

โดย  $e$  เป็นจำนวนเต็ม และ  $\frac{1}{2} \leq |M| < 1$

$M$  และ  $e$  เรียกว่า แมนทิสสา (Mantissa) และ เอ็กซ์โพเนนท์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน  $0.00110101$  และ  $01001.11$  สามารถแทนได้โดย  $0.110101 \times 2^{-2}$  และ  $0.100111 \times 2^4$  ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงครรชนีสามารถแสดงได้ดังรูปที่ 2.5 โดยแบ่งเป็น 2 ส่วน คือส่วนหนึ่งสำหรับแมนทิสสา และอีกส่วนสำหรับเอ็กซ์โพเนนท์



รูปที่ 2.5 การจัดรูปแบบจำนวนอิงตรรกษณ

ข้อดีของการใช้จำนวนอิงตรรกษณ คือแทนค่าของสัญญานได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง

2.2.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง ให้เลขส่วนเต็มเต็มสองของ X ซึ่งแทนด้วย  $\bar{X}$  และนิยามโดย

$$\bar{X} = \begin{cases} X & \text{ถ้า } X \geq 0 \\ 2 - |X| & \text{ถ้า } X < 0 \end{cases} \tag{2.9}$$

โดย X เป็นเลขที่เป็นเศษส่วน (Fractional number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย "0" และถ้าเป็นลบแทนด้วย "1" ถ้าให้ X แทนด้วยเลขฐานสองขนาด L+1 บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0.X_1.X_2...X_L \tag{2.10}$$

ค่าของ  $\bar{X}$  ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$X = -X_0 + \sum_{i=1}^L X_i 2^{-i} \tag{2.11}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X \times m \quad (2.12)$$

ให้  $\bar{Y}$ ,  $\bar{X}$  และ  $\bar{m}$  เป็นเลขส่วนเต็มเต็มสองของ  $Y$ ,  $X$  และ  $m$  ตามลำดับ จากนั้นพิจารณาจากสมการที่ (2.11) และ สมการที่ (2.12) จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.13)$$

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเต็มเต็มสองของ} (-X_0 m + 2^{-1} X_1 m + 2^{-2} X_2 m + 2^{-3} X_3 m + \dots + 2^{-L} X_L m) \\ &= \text{ส่วนเต็มเต็มสองของ} (-X_0 m + 2^{-1} (X_1 m + \dots + 2^{-1} (X_{L-1} m + 2^{-1} (X_L m)))) \end{aligned} \quad (2.14)$$

ต่อไปพิจารณาสวนเต็มเต็มสองของ  $2^{-1}U$  โดย

$$\bar{U} = U_0 \cdot U_1 U_2 \dots U_M$$

สำหรับ  $U \geq 0$  (หรือ  $U_0 = 0$ )

$$\text{ส่วนเต็มเต็มสองของ} (2^{-1}U) = 2^{-1}\bar{U}$$

และสำหรับ  $U < 0$  (หรือ  $U_0 = 1$ )

$$\text{ส่วนเต็มเต็มสองของ} (2^{-1}U) = 2 - |2^{-1}U| = 1 + 2^{-1}(2 - |U|) = 1 + 2^{-1}\bar{U}$$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเต็มเต็มสองของ} (2^{-1}U) = \begin{cases} 2^{-1}\bar{U} & \text{ถ้า } U_0 = 0 \\ 1 + 2^{-1}\bar{U} & \text{ถ้า } U_0 = 1 \end{cases} \quad (2.15)$$

สมการที่ (2.15) นี้แสดงให้เห็นได้ว่า ส่วนเต็มเต็มสองของ  $(2^{-1}U)$  เป็นการเลื่อนข้อมูลของ  $\bar{U}$  ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเต็มเต็มสองของ} (2^{-1}U) = 2_2^{-1}\bar{U} \quad (2.16)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $2_2^{-1}\bar{P}$  แสดงถึงการเลื่อนข้อมูลของ  $\bar{P}$  ไปทางขวา 1 บิต แบบเลขส่วนเติมเต็มสอง ซึ่งสัญลักษณ์  $2_2^{-1}$  (ซึ่งโดยทั่วไปนิยมเขียนเป็น  $2^{-1}$ ) เป็นการแสดงว่าในกรณีที่  $\bar{P}$  เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่  $\bar{P}$  เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก  $1+2^{-1}\bar{P}$ ) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นจะต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign digit) ทุกครั้งที่มีการเลื่อนข้อมูล

จากนั้นพิจารณาสมการที่ (2.14) และสมการที่ (2.15) จะได้ว่า

$$\begin{aligned}\bar{Y} &= -X_0\bar{m} + 2^{-1}X_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \\ &= -X_0\bar{m} + 2^{-1}(X_1\bar{m} + \dots + 2^{-1}(X_{L-1}\bar{m} + 2^{-1}(X_L\bar{m})))\end{aligned}\quad (2.17)$$

ซึ่งจากสมการที่ (2.17) จะเห็นได้ว่าผลคูณจากสมการที่ (2.5) สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and add) โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเติมเต็มสอง สามารถหาได้ตามขั้นตอนดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวิมูเลเตอร์รีจิสเตอร์
2. บวก  $X_L\bar{m}$  กับค่าที่อยู่ในแอสคิวิมูเลเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวิมูเลเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า  $X_{L-1}, \dots, X_1$
5. ลบค่า  $X_0\bar{m}$  ออกจากค่าที่อยู่ในแอสคิวิมูเลเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริทึมนี้

$Y = X\bar{m} = 0.8125(-0.390625)$  โดยสมมติให้ใช้แอสคิวิมูเลเตอร์รีจิสเตอร์ขนาด 12 บิต

$\begin{aligned}m &= -0.390625 \\ \bar{m} &= 2 -  m  \quad m \text{ เป็นเลขลบ} \\ &= 2 - 0.390625 \\ &= 1.609375 \\ \therefore \bar{m} &= 1.100111\end{aligned}$	$\begin{aligned}X &= 0.8125 = \bar{X} \quad \therefore X \text{ เป็นเลขบวก} \\ \therefore \bar{X} &= 0.1101 = X_0.X_1X_2X_3X_4\end{aligned}$
--	--

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

ตารางที่ 2.2 ขั้นตอนการคูณเลขส่วนเติมเต็มสอง


การดำเนินการ	ข้อมูลในแอกทิวเมเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
ACC+ X <sub>4</sub> $\overline{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
ACC+ X <sub>3</sub> $\overline{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
ACC+ X <sub>2</sub> $\overline{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
ACC+ X <sub>1</sub> $\overline{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
ACC- X <sub>0</sub> $\overline{m}$	1.101 0111 0110

จะได้

$$\begin{aligned} \therefore \overline{Y} &= 1.101 0111 0110 = Y_0 \cdot Y_1 \cdot Y_2 \dots Y_n \\ Y &= -Y_0 + \sum_{i=1}^n Y_i \cdot 2^{-i} \\ &= -1 + (2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}) \\ &= -0.3173828125 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากอัลกอริธึมดังกล่าวสามารถออกแบบการทำงานและสร้างวงจรแสดงได้ดังรูปที่ 2.6



รูปที่ 2.6 การคูณแบบเลขส่วนเต็มเต็มสองโดยใช้เลขคณิตกระจาย

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเต็มเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit level)

พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N m_i X_i \tag{2.18}$$

โดย  $m_i$  เป็นค่าสัมประสิทธิ์ซึ่งที่ค่าคงที่

$X_i$  เป็นข้อมูลอินพุต

ถ้า  $X_i$  แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย  $|X_i| < 1$  สามารถแสดง  $X_i$  แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \tag{2.19}$$

โดย  $X_{ij}$  = บิตต่างๆของข้อมูล  $X_i$  มีค่าเป็น 0 หรือ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$X_{i0}$  = บิตแสดงเครื่องหมาย

$X_{iL}$  = บิตที่มีนัยสำคัญต่ำสุด (LSB)

$L + 1$  = จำนวนบิตที่แทนข้อมูลอินพุต

แทนค่า  $X_i$  ในสมการที่ (2.19) ลงในสมการที่ (2.18) จะได้

$$Y = \sum_{i=0}^N m_i \left[ -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.20)$$

จัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.21)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00} m_0 + X_{10} m_1 + X_{20} m_2 + \dots + X_{N0} m_N) \\ &\quad + 2^{-1} (X_{01} m_0 + X_{11} m_1 + X_{21} m_2 + \dots + X_{N1} m_N) \\ &\quad + 2^{-2} (X_{02} m_0 + X_{12} m_1 + X_{22} m_2 + \dots + X_{N2} m_N) \\ &\quad + \dots + 2^{-L} (X_{0L} m_0 + X_{1L} m_1 + X_{2L} m_2 + \dots + X_{NL} m_N) \end{aligned} \quad (2.22)$$

สมการที่ (2.22) นี้ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุตในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบกับสมการที่ (2.22) กับสมการที่ (2.17) จะเห็นว่ากรคำนวณหาค่า  $Y$  ก็ใช้เลขคณิตกระจายนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุตไปเก็บไว้ในตารางเปิดดู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุตเป็นแอดเดรสของหน่วยความจำเพื่อนำค่าในตารางเปิดดูมาผ่านขั้นตอนการคำนวณตามทฤษฎีอัลกอริธึม ซึ่งค่าในตารางเปิดดูสามารถแสดงได้ดังนี้

ตารางที่ 2.3 ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท $X_{Nj} \dots X_{2j} X_{1j} X_{0j}$	ผลคูณย่อยที่เก็บไว้ในตารางเปิดดู
0 ..... 0 0 0	0
0 ..... 0 0 1	$m_0$
0 ..... 0 1 0	$m_1$
0 ..... 0 1 1	$m_1 + m_0$
0 ..... 1 0 0	$m_2$
0 ..... 1 0 1	$m_2 + m_0$
0 ..... 1 1 0	$m_2 + m_1$
0 ..... 1 1 1	$m_2 + m_1 + m_0$
...	...
1 ..... 1 1 1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

2.2.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรกรองสัญญาณเชิงเลข

ในการนำโครงสร้างเลขคณิตกระจายมาใช้ในการออกแบบสำหรับวงจรกรองสัญญาณเชิงเลขนั้น เพื่อความสะดวกจะใช้สมการผลต่างสืบเนื่องอันดับที่สอง (Second order difference equation) มาพิจารณา เพื่อเป็นพื้นฐานในการสร้างวงจรที่มีอันดับที่สูงขึ้นไป  
พิจารณาสมการผลต่างสืบเนื่องอันดับสองดังนี้

$$Y(n) = a_0 X(n) + a_1 X(n-1) + a_2 X(n-2) - b_1 Y(n-1) - b_2 Y(n-2) \quad (2.23)$$

แทนลำดับสัญญาณอินพุท  $X(n)$  และลำดับสัญญาณเอาต์พุท  $Y(n)$  ด้วยเลขส่วนเติมเต็มสองได้ดังนี้

$$\bar{X}(n) = X_0(n).X_1(n).X_2(n)...X_L(n)$$

$$\bar{Y}(n) = Y_0(n).Y_1(n).Y_2(n)...Y_L(n)$$

และให้  $\bar{a}_i$  และ  $\bar{b}_i$  เป็นเลขส่วนเติมเต็มสองของ  $a_i$  และ  $b_i$  ตามลำดับ

$X(n)$  และ  $Y(n)$  สามารถแสดงได้โดย

$$X(n) = -X_0(n) + \sum_{i=1}^L X_i(n)2^{-i}$$

$$Y(n) = -Y_0(n) + \sum_{i=1}^L Y_i(n)2^{-i}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำค่า  $X(n)$  และ  $Y(n)$  แทนลงในสมการที่ (2.23) ได้

$$Y(n) = \sum_{i=1}^L 2^{-1} [a_0 X_i(n) + a_1 X_i(n-1) + a_2 X_i(n-2) - b_1 Y_i(n-1) - b_2 Y_i(n-2)] - [a_0 X_0(n) + a_1 X_0(n-1) + a_2 X_0(n-2) - b_1 Y_0(n-1) - b_2 Y_0(n-2)] \quad (2.24)$$

คูณ  $2^{-1}$  ทั้ง 2 ข้างได้

$$2^{-1} Y(n) = \sum_{i=1}^L 2^{-1} [2^{-1} a_0 X_i(n) + 2^{-1} a_1 X_i(n-1) + 2^{-1} a_2 X_i(n-2) - 2^{-1} b_1 Y_i(n-1) - 2^{-1} b_2 Y_i(n-2)] - [2^{-1} a_0 X_0(n) + a_1 X_0(n-1) + 2^{-1} a_2 X_0(n-2) - 2^{-1} b_1 Y_0(n-1) - b_2 Y_0(n-2)] \quad (2.25)$$

พิจารณสมการที่ (2.25) และสมการที่ (2.16) จะได้

$$2^{-1} \bar{Y}(n) = \sum_{i=1}^L 2^{-1} [2^{-1} \bar{a}_0 X_i(n) + 2^{-1} \bar{a}_1 X_i(n-1) + 2^{-1} \bar{a}_2 X_i(n-2) - 2^{-1} \bar{b}_1 Y_i(n-1) - 2^{-1} \bar{b}_2 Y_i(n-2)] - [2^{-1} \bar{a}_0 X_0(n) + \bar{a}_1 X_0(n-1) + 2^{-1} \bar{a}_2 X_0(n-2) - 2^{-1} \bar{b}_1 Y_0(n-1) - \bar{b}_2 Y_0(n-2)] \quad (2.26)$$

เพราะฉะนั้น

$$\bar{Y}(n) = \sum_{i=1}^L 2^{-i} F_i - F_0 \quad (2.27)$$

โดย

$$F_i = \bar{a}_0 X_i(n) + \bar{a}_1 X_i(n-1) + \bar{a}_2 X_i(n-2) - \bar{b}_1 Y_i(n-1) - \bar{b}_2 Y_i(n-2) \quad (2.28)$$

$$F_0 = \bar{a}_0 X_0(n) + \bar{a}_1 X_0(n-1) + \bar{a}_2 X_0(n-2) - \bar{b}_1 Y_0(n-1) - \bar{b}_2 Y_0(n-2) \quad (2.29)$$


ส่วนเติมเต็มสองของ  $Y(n)$  สามารถหาได้โดยใช้อัลกอริทึมดังนี้

1. เคลียร์ค่าของข้อมูลในแอสคิวมูลเตอร์รีจิสเตอร์
2. คำนวณค่า  $F_i$  สำหรับ  $i = L$
3. บวกค่า  $F_i$  กับค่าที่บรรจุอยู่ในแอสคิวมูลเตอร์รีจิสเตอร์
4. เลื่อนค่าที่บรรจุอยู่ในแอสคิวมูลเตอร์รีจิสเตอร์ไปทางขวา 1 บิต (เลื่อนข้อมูลแบบเลขส่วนเติมเต็มสอง)
5. ทำซ้ำข้อ 2 ถึง 4 สำหรับ  $i = L-1, L-2, \dots, 1$
6. คำนวณค่า  $F_0$

7. ลบค่า  $F_0$  ออกจากค่าที่บรรจุอยู่ในแอสคิวมูลเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยอัลกอริทึมที่กล่าวมาสามารถออกแบบการทำงานและสร้างวงจรดังแสดงได้ดังรูปที่ 2.7



รูปที่ 2.7 โครงสร้างวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง

จากรูปที่ 2.7 ส่วนที่อยู่ในเส้นประนิยมเรียกกันว่าวงจรเกล็ดงแอกคิวเมเตอเรอร์ (Scaling Accumulator) โดยค่าที่อยู่ในแอกคิวเมเตอเรอร์ ก่อนที่จะส่งไปบวกกับค่าผลลัพธ์จาก EPROM (หรือ partial sum ตัวต่อไป) จะต้องทำการเลื่อนข้อมูลไปทางขวา 1 บิตก่อน ดังที่กล่าวมาแล้ว ซึ่งการเลื่อนข้อมูลไปทางขวา 1 บิตนี้ เขียนแทนด้วยการคูณด้วย  $2^{-1}$  และผลจากสมการที่ (2.28) นำมาสร้างเป็นตารางเปิดคูบรระจุไว้ใน EPROM ค่าในตารางเปิดคูเป็นค่าของ  $F_i$  ซึ่งเกิดจากตัวแปรที่เป็นลำดับสัญญาณอินพุต 5 ตัว ดังนั้นค่าของ  $F_i$  จะมีค่า  $2^5 = 32$  ค่า โดยขนาดของ EPROM จะมีขนาด  $32 \times (L + 1)$  บิต

#### 2.2.4 โครงสร้างของวงจรกรอง 2 มิติโดยวิธีการกระจายทางคณิตศาสตร์

ตัวกรอง 2 มิติเชิงเลขมีประโยชน์ประยุกต์ใช้ โดยเฉพาะเป็นตัวเพิ่มคุณภาพหรือลดสัญญาณรบกวนของสัญญาณในลักษณะ 2 มิติของระบบการประมวลสัญญาณเชิงเลข เช่น สัญญาณภาพรังสีเอ็กซสัญญาณภาพจากดาวเทียม เป็นต้น สัญญาณเหล่านี้จะต้องพิจารณาเป็นลักษณะช่วงๆสัญญาณ ซึ่งส่งมาเป็นลำดับสามารถเขียนให้อยู่ในรูปของฟังก์ชันได้โดยมีตัวแปรจำนวนเต็ม 2 ตัว เช่น เป็นตัวแสดงลำดับของสัญญาณซึ่งถูกกำหนดให้ค่าทุกค่าเป็นจำนวนเต็ม การประยุกต์ DA กับวงจรกรองสัญญาณสองมิติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการความแตกต่างเชิงเส้น (Linear Differential Equation) ของวงจรกรองสัญญาณสองมิติ (Two-dimension Second Order Digital Filter) โดยทั่วไปอยู่ในรูปของสมการที่ 2.30

$$Y_{m,n} = \sum_{k=0}^2 \sum_{l=0}^2 a_{k,l} X_{m-k,n-l} \quad (2.30)$$

$X_{m,n}$  และ  $Y_{m,n}$  เป็นสัญญาณเข้าและสัญญาณออกตามลำดับ  $a_{k,l}$  สัมประสิทธิ์ของการกรอง กำหนดให้สัญญาณทุกค่าอยู่ในช่วง  $+128, -128$  ของเลขคอมพลีเมนต์ของ 2 (2's Complement) ความละเอียดขนาด 7 บิต รวมบิตเครื่องหมายอีก 1 บิต กระจายเป็นเลขฐานสองโดยสมการที่ (2.31)

$$X_{m-k,n-l} = \sum_{s=1}^7 X_{m-k,n-l}^s 2^{-s} - X_{m-k,n-l}^0 \quad (2.31)$$

แทนค่าสมการที่ (2.31) ลงในสมการที่ (2.30) จะได้สมการที่ (2.32)

$$Y_{m,n} = \sum_{s=1}^7 \left( \sum_{k=0}^2 \sum_{l=0}^2 (a_{k,l} X_{m-k,n-l}^s) 2^{-s} \right) - \left( \sum_{k=0}^2 \sum_{l=0}^2 (a_{k,l} X_{m-k,n-l}^0) \right) \quad (2.32)$$

การประมวลผลข้อมูลภาพเป็นการทำให้ข้อมูลภาพ หรือภาพใหม่ออกมาตามวัตถุประสงค์ต่างๆ ไม่ว่าจะเป็นการตกแต่งภาพให้ชัดขึ้น การเน้นขอบของภาพให้คมหรืออาจจะเป็นการตรวจหาขอบภาพ เป็นต้น ซึ่งวิธีการต่างๆ เหล่านี้มีวิธีการแบบเดียวกันทั้งสิ้น ขึ้นอยู่กับว่าจะกำหนดอิมพัลส์เรสพอนส์ (Impulse response) ให้มีค่าเป็นเท่าใด ขนาดเท่าไร โดยใช้แผ่นข้อมูล (Mask) วางทับไปบนข้อมูลภาพ แล้วเคลื่อนที่ไปในตำแหน่งต่างๆ ของภาพทีละจุด ในแต่ละครั้งข้อมูลทั้งหมดที่อยู่ในบริเวณนี้ที่ตำแหน่งเดียวกันจะถูกนำมาคูณกันผลลัพธ์ที่ได้จะนำมารวมกันเพื่อหาขนาดแล้วเก็บเป็นข้อมูลใหม่ แผ่นข้อมูลจะมีค่าไม่เหมือนกันแล้วแต่ความต้องการ

#### 1.) การกระจายทางคณิตศาสตร์กับการกรองความถี่ต่ำผ่าน

ปริมาณสัญญาณภาพส่วนใหญ่จะรวมส่วนที่เป็นสัญญาณความถี่ต่ำไว้มากกว่าส่วนที่เป็นความถี่สูง ส่วนที่เป็นความถี่ต่ำที่เหมาะสมคือ จุดแต่ละจุดจะต้องมีความสัมพันธ์กันกับจุดที่อยู่ข้างเคียง ถ้าไม่สัมพันธ์กันภาพจะไม่คมชัดโดยเหตุที่ว่าสัญญาณรบกวนที่สุ่มขึ้นมา (Random noise) มีช่วงความกว้างของความถี่ที่แผ่ออกไปจากกลุ่มของความถี่ปกติ ตัวกรองความถี่ต่ำผ่านจะทำการลดส่วนที่เป็นความถี่สูง ขณะที่รักษาสัญญาณส่วนที่เป็นความถี่ต่ำเอาไว้ และจะลดสัญญาณรบกวนที่มีปริมาณมากให้น้อยลง

$$\frac{1}{16}$$

1	2	1
2	4	2
1	2	1

รูปที่ 2.8 ผลตอบสนองทางอิมพัลส์ของตัวกรองความถี่ต่ำผ่าน

## 2.) การกระจายทางคณิตศาสตร์กับ Sobel Edge Detector

Sobel edge detector เป็นกระบวนการทำให้ข้อมูลภาพในส่วนที่เป็นเส้นขอบรูป (Contour) ของวัตถุในภาพมีลักษณะเด่นชัดขึ้น โดยจะไม่คำนึงถึงข้อมูลภาพในส่วนอื่นมากนัก วิธีการทำได้โดยใช้แผ่นข้อมูล (mask) 2 ชุด ที่มีขนาด  $3 \times 3$  จุด ซึ่งมีข้อมูลดังรูปที่ 2.10 ทำหน้าที่ Horizontal Edge Detector และข้อมูลรูปที่ 2.11 ทำหน้าที่ Vertical Edge Detector


1	0	-1
2	0	-2
1	0	-1

รูปที่ 2.9 ผลตอบสนองทางอิมพัลส์ของ Vertical Edge Detector

1	2	1
0	0	0
-1	-2	-1

รูปที่ 2.10 ผลตอบสนองทางอิมพัลส์ของ Horizontal Edge Detector

แผ่นข้อมูลทั้ง 2 ชุดนี้จะวางทาบไปบนข้อมูลภาพแล้วเคลื่อนที่ไปในตำแหน่งต่างๆของภาพทีละจุด ในแต่ละครั้งข้อมูลทั้งหมดที่อยู่ในบริเวณนี้ที่ตำแหน่งเดียวกันจะถูกนำมาคูณกันผลลัพธ์ที่ได้ทั้ง 9 ค่าจะนำมารวมกันเพื่อหาขนาด (Absolute Value) แล้วเก็บเป็นข้อมูลใหม่ แสดงการทำงานของ Sobel Edge Detector ดังรูปที่ 2.12



รูปที่ 2.11 การทำงานของ Sobel edge detector



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### บทที่ 3 การคำนวณและการสร้าง

#### 3.1 ภาษา VHDL

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบหรือ CAD มาใช้ในขบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้นเช่นกัน อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ (HDL : Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่อง เพื่อช่วยให้การปรับปรุงขบวนการออกแบบระบบดิจิทัลเป็นไปอย่างมีประสิทธิภาพ

##### 3.1.1 การออกแบบระบบดิจิทัล


ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำหนดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ ที่ใช้งาน ได้จะต้องผ่านขั้นตอนต่างๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้น ก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป รูปที่ 3.1 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบแล้วทำการพัฒนาให้สามารถนำมาใช้ได้อย่างสมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบในเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบหรือ รหัสคำสั่งเทียม (Pseudo code) ก็ได้



รูปที่ 3.1 แสดงขั้นตอนการออกแบบระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะกำหนดส่วนประกอบของ รีจิสเตอร์และวงจรถลอจิก ที่จำเป็นทั้งหมดเพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบ สามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสอง ทิศทาง (Unidirectional or Bidirectional Bus) ส่วนกระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่าง รีจิสเตอร์และวงจรถลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังรูปที่ 3.2



รูปที่ 3.2 การออกแบบระบบเส้นทางของข้อมูล

ขั้นตอนถัดมาเป็นการออกแบบวงจรถลอจิก ซึ่งจะเกี่ยวข้องกับงานนำเทคโนโลยีคอลพื้นฐานและฟลิปฟลอป (flip-flop) มาประกอบเป็นอุปกรณ์ย่อยต่างๆ เช่น รีจิสเตอร์เก็บข้อมูล บัสวงจรถลอจิก และส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของกาโยงโยระหว่างเกตและฟลิปฟลอปนั่นเองการออกแบบในขั้นตอนนี้ถัดไป เป็นการเปลี่ยนเครือข่ายการโยงโยที่ได้จากขั้นตอนที่แล้วให้เป็นลำดับของทรานซิสเตอร์ (Transistor List) และ Layout ซึ่งขั้นตอนนี้จะเกี่ยวข้องโดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อ แทนเกตและฟลิปฟลอปต่างๆและในขั้นตอนนี้สุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการเอกสารที่โรงงานเพื่อผลิตออกมาเป็น วงจรรวมในที่สุด

### 3.1.2 ประวัติความเป็นมาของภาษา VHDL

VHDL ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC : Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบ ด้วยเหตุผลนี้จึงทำให้ภาษา VHDL เป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้างวงจรจริง และตัวภาษาก็เปิดโอกาสให้วิศวกร ได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจรอย่างสังเขป โดยยังไม่ต้องคำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจรจริง นอกจากนั้น VHDL ยังเป็นภาษาที่สนับสนุนลักษณะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น VHDL จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง วิวัฒนาการของภาษา VHDL เริ่มต้นประมาณปี ค.ศ. 1981 เมื่อกระทรวงกลาโหมสหรัฐอเมริกา หรือ DoD (Department of Defense) ได้พยายามปรับปรุงอุปกรณ์อิเล็กทรอนิกส์และคอมพิวเตอร์ที่ใช้ในกิจการทางทหาร ให้มีความทันสมัยมากขึ้น ประกอบกับเทคโนโลยีทางด้านไมโครอิเล็กทรอนิกส์มีการพัฒนาไปอย่างรวดเร็วจึงจะเห็นได้ จากการนำวงจรดิจิทัลหลายๆ วงจรมาทำการผลิตอยู่บนแผ่นซิลิกอนที่มีพื้นที่เพียง 1 - 2 ตารางเซนติเมตรเท่านั้น ซึ่งเป็นผลให้ประสิทธิภาพในการทำงานของวงจรสูงขึ้นตลอดจนความน่าเชื่อถือ ในการทำงานและความคงทนต่อสภาพ แวกต์ลุ่มสูง แต่เนื่องจากในขณะนั้นขั้นตอนของการออกแบบ การผลิต และการตรวจสอบวงจรต้นแบบ เป็นขบวนการที่ต้องใช้วิศวกรและเวลาในดำเนินการมาก ฉะนั้นทาง DoD จึงจัดตั้ง โครงการขึ้นมาเพื่อศึกษาวิธีการที่ช่วยในการพัฒนา วงจรอิเล็กทรอนิกส์ โดยเฉพาะอย่างยิ่งวงจรรบบดิจิทัล ให้สามารถนำไปผลิตได้เร็วขึ้น ซึ่งโครงการดังกล่าวมีชื่อว่า "Very High Speed Integrated Circuits" หรือ VHSIC โดยในระยะแรกนั้น โครงการนี้ถือเป็นความลับทางด้านความมั่นคงของประเทศ และอยู่ภายใต้ความควบคุมดูแลของ United States International Traffic and Arms Regulations (ITAR) สำหรับมาตรฐานของภาษาที่ใช้บรรยาย พฤติกรรมวงจรหรือฮาร์ดแวร์ของระบบ สำหรับ โครงการ VHSIC ที่ DoD ได้ให้ไว้สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้งมนุษย์และเครื่อง คอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
- สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้
- ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร

ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรม ภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า "Hardware Description Language" หรือ HDL ในตอนเริ่มแรกนั้น DoD ได้มอบหมายให้บริษัท ไอบีเอ็ม เท็กซัสอินสตรูเมนต์ และอินเตอร์เมทริกซ์ เป็นผู้ศึกษาและพัฒนา โครงการ ซึ่งการดำเนินงานเป็นไปอย่างคืบเนื่อง จนกระทั่งในปี ค.ศ.1985 ทาง ITAR ได้ยกเลิกข้อจำกัดในการถ่ายทอด เทคโนโลยีทางทหารออกจากโครงการนี้ ดังนั้นภาษา VHDL จึงเริ่มเป็นที่รู้จักกันโดยทั่วไป และประมาณปี ค.ศ. 1987 IEEE ได้ทำการกำหนดมาตรฐานของภาษานี้เป็น IEEE 1076-1987 และมีชื่อเรียกว่า VHDL ซึ่งมาตรฐานนี้ได้รับ การปรับปรุงจนเป็นมาตรฐาน IEEE 1076-1993 หรือ VHDL 1993 เนื่องจากในขณะนั้น DoD เป็นลูกค้ารายใหญ่ ของอุตสาหกรรมอิเล็กทรอนิกส์และคอมพิวเตอร์ ดังนั้นจึงมีผู้รับ โครงการต่างๆ จาก DoD ไปดำเนินการวิจัยและพัฒนา เป็นจำนวนมาก และเพื่อให้ทุกโครงการอยู่ในมาตรฐานเดียวกันหมด ดังนั้นทาง DoD จึงได้กำหนดว่า ทุกๆ โครงการต้อง เขียนอยู่ในรูปของภาษา VHDL เท่านั้น ซึ่งทำให้ DoD สามารถนำโครงการเหล่านี้ไปจำลองกับเครื่องคอมพิวเตอร์ได้ หลายๆระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.3 ข้อกำหนด

DoD ได้ตั้งข้อกำหนดสำหรับภาษา VHDL ในเดือนมกราคมปี ค.ศ.1983 ไว้ดังนี้

#### 1.) ลักษณะทั่วไป

DoD ได้กำหนดให้ VHDL เป็นภาษาสำหรับการออกแบบและบรรยายของฮาร์ดแวร์ ซึ่งหมายถึงความสามารถ ในการอธิบายและออกแบบในระดับสูง การจำลอง (Simulation) การสังเคราะห์ (Synthesis) และการทดสอบ (Testing) นอกจากนี้ VHDL ยังถูกกำหนดไว้สำหรับการบรรยายฮาร์ดแวร์ตั้งแต่ระดับบน ซึ่งก็คือระบบจนถึง ระดับเกทอีกด้วย เนื่องจากการทำงานของระบบดิจิทัลนั้น ทุกๆ องค์ประกอบภายในระบบไม่ว่าเล็กหรือใหญ่ จะทำงานไปพร้อมๆ กัน ซึ่งในเรื่องของความพร้อมเพียงในการทำงานนี้ก็ถือเป็นข้อกำหนดที่สำคัญอย่างหนึ่งของ VHDL ด้วยเช่นกัน (สำหรับในภาษาที่ใช้ในการบรรยายฮาร์ดแวร์นั้นความพร้อมเพียงจะหมายถึงทุกๆ คำสั่ง องค์ประกอบ เกทหรือวงจรลอจิกจะถูกนำมาปฏิบัติทั้งหมด ดังนั้นในที่สุดแล้วก็จะดูเหมือนว่าได้มีการปฏิบัติไปพร้อมๆ กัน)

#### 2.) สนับสนุนการออกแบบแบบลำดับชั้น

การออกแบบแบบลำดับชั้นเป็นลักษณะที่สำคัญอย่างหนึ่งสำหรับการออกแบบระบบที่มีหลายๆ ระดับ โดยในการ ออกแบบจะประกอบด้วยส่วนการบรรยายการเชื่อมต่อ และส่วนการบรรยายหน้าที่การทำงาน ซึ่งหน้าที่การทำงาน ของระบบสามารถกำหนด ได้ด้วยตัวเอง หรืออาจถูกกำหนด โดย โครงสร้างที่ประกอบด้วยองค์ประกอบย่อยๆ ลง ไปได้เช่นกัน แต่ที่ระดับล่างสุด องค์ประกอบต้องถูกบรรยายหน้าที่การทำงานด้วยตัวมันเอง และไม่สามารถกำหนด การทำงาน โดยลักษณะแบบ โครงสร้างได้

#### 3.) ไลบรารี

VHDL ได้สนับสนุนการมีไลบรารีเพื่อระบบการจัดการที่ดี ผู้ออกแบบสามารถกำหนดลักษณะและการทำงานของ อุปกรณ์พื้นฐานไว้ในระบบไลบรารี หรือจะใช้ไลบรารีที่ระบบได้จัดเตรียมไว้แล้วก็ได้ โมเดลและการบรรยายที่ถูก ต้องควรจัดเก็บไว้ในไลบรารีหลังจากที่ได้ผ่านการคอมไพล์เรียบร้อยแล้วเพื่อให้ผู้ออกแบบคนอื่นๆ สามารถนำไป ใช้ได้ด้วย

#### 4.) ลำดับคำสั่ง

แม้ว่าการปฏิบัติคำสั่งหรือกระบวนการ โดยพร้อมเพียงกันจะเป็นคุณสมบัติที่สำคัญของ VHDL ก็ตาม ตัวภาษา เองก็ยังมี การจัดเตรียมลักษณะการควบคุมแบบลำดับคำสั่งไว้ให้ด้วย เมื่อผู้ออกแบบได้กำหนดหน้าที่และองค์ประกอบ ที่ทำงานพร้อมกันของระบบไว้เรียบร้อยแล้ว ผู้ออกแบบยังสามารถบรรยายหน้าที่การทำงานซึ่งเป็นรายละเอียดภายใน ของแต่ละองค์ประกอบได้ในลักษณะเดียวกับการเขียน โปรแกรมที่ประกอบด้วย โครงสร้างแบบ case, if- then - else และ loop ทั่วๆ ไปได้ การบรรยายแบบลำดับคำสั่งทำให้การออกแบบหน้าที่การทำงานของอุปกรณ์กระทำ ได้ สะดวกและง่ายขึ้น อย่างไรก็ตาม โครงสร้างทั้งหมดของ VHDL ก็ยังคงเป็นการทำงานแบบพร้อมเพียงกันเช่นเดิม

### 5.) การกำหนดคุณสมบัติ

นอกจากการกำหนดอินพุตและเอาต์พุตแล้ว เงื่อนไขอื่นๆ ก็มีผลต่อการปฏิบัติหน้าที่ของอุปกรณ์ฮาร์ดแวร์ด้วยเช่นกัน โดยสิ่งนี้รวมถึงสภาพแวดล้อมและลักษณะทางกายภาพของอุปกรณ์นั้นๆ ด้วย ซึ่งภาษาสำหรับการออกแบบที่คิดไว้ ให้ผู้ออกแบบกำหนดคุณสมบัติของอุปกรณ์ที่ใช้ได้ด้วย เช่น สามารถกำหนดขนาด ลักษณะทางกายภาพเวลา โหลด และเงื่อนไขทางสภาพแวดล้อมอื่นๆ ซึ่งความสามารถในการกำหนดคุณสมบัติก็เป็นส่วนหนึ่งที่มีอยู่ในภาษา VHDL ด้วยเช่นกัน

### 6.) ชนิดของข้อมูล

VHDL สามารถกำหนดชนิดของข้อมูลไม่เพียงแต่ชนิด BIT และ BOOLEAN เท่านั้น แต่ยังสามารถกำหนดชนิดของข้อมูลเป็นจำนวนเต็ม จำนวนจริง จุดทศนิยม และชนิดลำดับการนับ (Enumerate Type) หรือแม้แต่ชนิดของ ข้อมูลที่ผู้ออกแบบกำหนดขึ้นมาเองก็ได้

### 7.) โปรแกรมย่อย

ความสามารถในการใช้ฟังก์ชันและโพรซีเจอร์ (Procedure) ก็เป็นข้อกำหนดอีกอย่างหนึ่งใน VHDL ซึ่งผู้ออกแบบ สามารถนำโปรแกรมย่อยมาใช้ในการเปลี่ยนแปลงชนิดของข้อมูล การกำหนดหน่วยของลอจิก การกำหนดตัวกระทำต่างๆ หรือหน้าที่อื่นๆ ตามที่ต้องการได้เช่นเดียวกับการเขียน โปรแกรมทั่วไป

### 8.) การควบคุมเวลา

VHDL อนุญาตให้ผู้ออกแบบสามารถกำหนดเวลาในการส่งผ่านข้อมูลหรือสัญญาณได้ตามต้องการ การตรวจสอบ การออกแบบเททหรือการหน่วงเวลาก็สามารถกระทำได้โดยการกำหนดช่วงเวลาที่แน่นอนหรือกำหนดให้มีการรอคอย เหตุการณ์ (Event) นอกจากนี้ก็ยังสามารถกำหนดรูปแบบของสัญญาณนาฬิกาได้อีกด้วย

### 9.) การกำหนดแบบโครงสร้าง

การกำหนด โครงสร้างขององค์ประกอบต่างๆ สามารถกระทำได้ในทุกระดับของการออกแบบ โดยการกำหนด โครงสร้างขององค์ประกอบรวมที่เกิดจากองค์ประกอบย่อยซึ่งแตกต่างกันหรือ เหมือนกันก็เป็นข้อกำหนดอย่างหนึ่งของ VHDL เช่นกัน

### 3.1.4 องค์ประกอบพื้นฐานของ VHDL

รูปแบบพื้นฐานที่ใช้ในการบรรยายถึงองค์ประกอบของ VHDL จะประกอบไปด้วยส่วนกำหนดการเชื่อมต่อ (Interface) และส่วนกำหนดลักษณะเชิงสถาปัตยกรรม (Architecture) ดังแสดงในรูปที่ 5.3 โดยในการบรรยายการเชื่อมต่อจะขึ้น ต้นด้วยคำว่า ENTITY แล้วตามด้วยชื่อขององค์ประกอบจากนั้นตามด้วยคำว่า IS และถัดมาจะเป็นการบรรยายถึงพอร์ต การติดต่อ อินพุต - เอาต์พุต ขององค์ประกอบ ส่วนลักษณะภายนอกอื่น ๆ เช่น เวลา อุณหภูมิก็สามารถรวมเข้าไปในส่วนนี้ ได้เช่นกัน ในส่วนของการกำหนดลักษณะเชิงสถาปัตยกรรมจะขึ้นต้นด้วยคำว่า ARCHITECTURE ซึ่งเป็นส่วนที่ใช้ บรรยายหน้าที่การทำงานของ

องค์ประกอบ โดยหน้าที่การทำงานนี้จะขึ้นอยู่กับสัญญาณอินพุต เอาท์พุทและพารามิเตอร์ อื่นๆ ที่ได้กำหนดไว้ในส่วนของการเชื่อมต่อคือรูปที่ 3.3 และสำหรับการบรรยายหน้าที่ขององค์ประกอบจะเริ่มต้นหลังจาก คำว่า BEGIN เป็นต้นไป

```


ENTITY component_name IS
  Input and output ports
  Physical and other parameters
END [component_name] ;

ARCHITECTURE identifier OF component_name IS
  [declaration]
BEGIN
  specification of the functionality of the component
  in terms of its input lines and as influenced
  by physical and other parameters
END [identifier];
  
```

รูปที่ 3.3 การกำหนดการเชื่อมต่อและสถาปัตยกรรม

1.) การกำหนดการเชื่อมต่อ

การกำหนดการเชื่อมต่อเป็นระดับบนสุดของการออกแบบ โดยในระดับนี้ต้องกำหนดพอร์ตสำหรับการติดต่อกับองค์ประกอบ ภายนอกอื่นๆ ดังตัวอย่างในรูปที่ 3.4 ซึ่งเป็นบล็อกไดอะแกรม และการบรรยายการเชื่อมต่อขององค์ประกอบสำหรับตัวจ่าย สัญญาณนาฬิกา ในบรรทัดแรกของการบรรยายการเชื่อมต่อเป็นการกำหนดชื่อขององค์ประกอบซึ่งกำหนดเป็น clock\_component ตามด้วยคำว่า PORT และชื่อของพอร์ตที่อยู่ภายในวงเล็บ ส่วน IN และ OUT เป็นการกำหนด โหนดของสัญญาณให้เป็นอินพุทหรือเอาท์พุท และ BIT เป็นการแสดงชนิดของข้อมูล



```

ENTITY clock_component IS
  PORT (en : IN BIT;ck : OUT BIT)
END clock_name;
  
```

รูปที่ 3.4 บล็อกไดอะแกรมและการบรรยายการเชื่อมต่อของ clock\_component

## 2.) การกำหนดรูปแบบการบรรยาย

หน้าที่การทำงานขององค์ประกอบจะถูกบรรยายภายในส่วนนี้ ซึ่งในการบรรยายสามารถกำหนดค่าของสัญญาณ เอาท์พุทในเทอมของอินพุทหรือในรูปขององค์ประกอบอื่นๆ หรือทั้งสองอย่างรวมกันก็ได้ ดังตัวอย่างการบรรยายของ clock\_component ในรูปที่ 3.5 ซึ่งเป็นการบรรยายในเชิงพฤติกรรม โดยมี en เป็นอินพุทและ ck เป็นเอาท์พุท PROCESS เป็นคำที่ใช้ในการเริ่มต้นสำหรับการบรรยายในเชิงพฤติกรรม และภายในโปรแกรมกำหนดให้ periodic เป็นตัวแปรที่มีค่าเริ่มต้นเป็น "0" ถ้าสัญญาณ en มีค่าเป็น "1" จะทำให้ตัวแปร periodic ถูกคอมพลีเมนต์ (complement) และส่งค่าให้กับ clk ซึ่งเป็นสัญญาณเอาท์พุท และสำหรับคำสั่ง WAIT จะเป็นการกำหนดให้สัญญาณมีคาบเวลาเท่ากับ 1 ไมโครวินาที

```

ARCHITECTURE behavioral OF clock_component IS
BEGIN
  PROCESS
    VARIABLE periodic : BIT := '0';
  BEGIN
    IF en='1' THEN
      periodic := Not periodic;
    END IF;
    ck <= periodic;
    WAIT FOR 1 US;
  END PROCESS;
END behavioral;

```

รูปที่ 3.5 การบรรยายเชิงพฤติกรรมของ clock\_component

## 3.) หน่วยการออกแบบแพ็คเกจ

ข้อมูลต่างๆ ตลอดจนโปรแกรมย่อย ที่เป็นประโยชน์ต่อการเขียนรูปแบบการบรรยายระบบดิจิทัล สามารถเก็บไว้ใน ส่วนของแพ็คเกจ ซึ่งหน่วยการออกแบบต่างๆ เช่น หน่วยการออกแบบ Entity หน่วยการออกแบบสถาปัตยกรรมหรือ หน่วยการออกแบบแพ็คเกจอื่นๆ สามารถเรียกชื่อเหล่านี้ไปใช้ได้ นอกจากนี้ สิ่งที่น่าสนใจมากคือการนำรูปแบบ มาตรฐานต่างๆ เช่น อุปกรณ์มาตรฐาน (เช่น ไอซีตระกูล 74XX เป็นต้น) มาเก็บไว้ในรูปของแพ็คเกจ ที่ทุกคนสามารถ เข้าถึงได้ ตามปกติแล้วแพ็คเกจจะแบ่งออกเป็น 2 ส่วนคือ การประกาศแพ็คเกจ ( Package declaration)และ ส่วนของบอดีแพ็คเกจ (Package body ) เนื่องจาก แพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่ กำลังเขียนอยู่ ฉะนั้นการที่นำแพ็คเกจไปใช้นั้นจะต้องมีการ เชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษา VHDL สามารถ กระทำได้ด้วยชุดคำสั่ง USE

### 3.1) PACKAGE DECLARATION

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (ถ้ามองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ส่วนการประกาศแพ็คเกจ เนื่องจากเป็นส่วนที่ใช้กำหนดชื่อของสิ่งที่ประกาศอยู่ภายในแพ็คเกจ สำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง ถ้ามีการประกาศสิ่งใดๆ ในส่วนของส่วนบอดีแพ็คเกจ แต่ไม่ถูกประกาศในส่วนการประกาศแพ็คเกจจะทำให้ค่าและพฤติกรรมไม่สามารถนำไปใช้งานในส่วนนอกได้ซึ่งเปรียบเทียบกับสิ่งที่ประกาศไว้ในส่วนของการประกาศ Entity คือ จุดเชื่อมต่อ หรือ พอร์ต ที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็น ต้องมีส่วนบอดี และยังสามารถนำไปใช้งานจากรูปแบบภายนอกได้เช่น ใช้สำหรับประกาศ ชนิด (Type) หรือสัญญาณ เช่นเดียวกับ ส่วนบอดีแพ็คเกจที่ไม่จำเป็นต้องมีส่วนของการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถนำไปใช้จากรูปแบบอื่นได้

```
PACKAGE package_name IS
    Package_declarative_part
END package_name;
```

รูปที่ 3.6 โครงสร้างทั่วไปของส่วนการประกาศแพ็คเกจ

### 3.2) PACKAGE BODY

โครงสร้างซึ่งประกอบด้วยลำดับคำสั่งที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อยทั้งหลาย ซึ่งชื่อของโปรแกรมย่อยนั้นๆ ได้ถูกประกาศไปแล้วในส่วนของการประกาศแพ็คเกจ จะถูกเก็บไว้ในส่วนของบอดีแพ็คเกจ ทั้งนี้รวมถึง การกำหนดค่าคงที่ต่างๆ อันได้แก่ค่าคงที่ที่ถูกประกาศชื่อไว้ก่อนในส่วนของการประกาศแพ็คเกจ และถูกกำหนดค่าใน ส่วนของบอดีแพ็คเกจ ฉะนั้นในส่วนของบอดีแพ็คเกจจึงไม่จำเป็นต้องมี ถ้าในส่วนของการประกาศแพ็คเกจไม่มีการ ประกาศชื่อที่เป็นโปรแกรมย่อย หรือค่าคงที่ การเขียนบอดีแพ็คเกจนั้นจะเป็นไปตามกฎเกณฑ์ดังแสดงในรูปที่ 3.7

```
PACKAGE BODY package_name IS
    declarative part
END package_name;
```

รูปที่ 3.7 โครงสร้างของบอดีแพ็คเกจ

#### 4.) หน่วยการออกแบบ Configuration

ดังที่ทราบกันแล้วว่าระบบดิจิทัลรูปแบบหนึ่งไม่ว่าจะเป็นอะไรก็ตาม จะสามารถมีหน่วยการออกแบบ Entity ได้ เพียงหนึ่งเดียวเท่านั้น ซึ่งในหน่วยการออกแบบ Entity หนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรมที่เป็นหน่วยรองได้หลาย หน่วย ดังนั้นจะต้องมีหน่วยการออกแบบ Configuration มาเพื่อกำหนดการใช้ Configuration ของการประกอบ Entity กับหน่วยการออกแบบสถาปัตยกรรมหน่วยใดๆ เข้าด้วยกัน

```
CONFIGURATION identifier OF entity_name IS
    Configuration_declarative_part
END ;
```

#### รูปที่ 3.8 โครงสร้างโดยทั่วไปของหน่วยการออกแบบ โครงแบบ

#### 5.) โปรแกรมย่อย

การใช้ฟังก์ชันและโพรซีเจอร์ใน VHDL เปรียบได้กับการใช้โปรแกรมย่อยในการเขียน โปรแกรม ภาษาชั้นสูงต่างๆ ไปค่าที่ถูกส่งกลับหรือถูกเปลี่ยนแปลง โดย โปรแกรมย่อยอาจจะมีหรือไม่มีผลต่อฮาร์ดแวร์ โดยตรงก็ได้ เช่นถ้าใช้ฟังก์ชัน แทนการกระทำในสมการบูลีนก็จะมีผลต่อวงจรลอจิกจริงๆ ในขณะที่ถ้าใช้ โปรแกรมย่อยในการเปลี่ยนชนิดของข้อมูล หรือในการคำนวณค่าการหน่วงเวลาแล้วก็จะ ไม่มีผลต่อ โครงสร้างของฮาร์ดแวร์ รูปที่ 3.9 แสดงการใช้โพรซีเจอร์ เพื่อเปลี่ยนข้อมูลชนิด 8 บิตเป็นค่าจำนวนเต็ม และ รูปที่ 3.10 แสดงการใช้ฟังก์ชัน โดยกำหนดให้ X เป็นตัวแปรชนิด บิตแทนการกระทำในสมการบูลีน

```
TYPE byte IS ARRAY (7 DOWNTO 0) OF BIT;
...
PROCEDURE byte_to_integer (ib : IN byte; oi : OUT INTEGER) IS
    VARIABLE result: INTEGER := 0;
BEGIN
    FOR i IN 0 TO 7 LOOP
        IF ib(i) = '1' THEN
            result := result + 2**i;
        END IF;
    END LOOP;
    oi := result;
END byte_to_integer
```

#### รูปที่ 3.9 การใช้โพรซีเจอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

FUNCTION f (a, b, c:BIT) RETURN BIT IS
    VARIABLE x:BIT;
BEGIN
    x := ((NOT a) AND (NOT b) AND c);
    RETURN x;
END f;

```

รูปที่ 3.10 การใช้ฟังก์ชัน

## 6.) โอเปอเรเตอร์

การบรรยายเชิงพฤติกรรมในภาษา VHDL มีตัวดำเนินการหรือโอเปอเรเตอร์ทางลอจิกและคณิตศาสตร์เช่นเดียวกับภาษาซอฟต์แวร์ทั่วไปดังรูปที่ 3.11

PREDEFIND OPERATORS	
LOGICAL OPERATORS :	NOT AND OR NAND NOR XOR
OPERAND TYPE :	BIT BOOLEAN
RESULT TYPE :	BIT BOOLEAN
RELATIONAL OPERATORS :	= /= < <= > >=
OPERAND TYPE :	any type
RESULT TYPE :	Boolean
ARITHMETIC OPERATORS :	+ - * / ** MOD REM ABS
OPERAND TYPE :	INTEGER REAL Physical
RESULT TYPE :	INTEGER REAL Physical
CONCANTENATION OPERATOR :	&
OPERAND TYPE :	ARRAY of any type
RESULT TYPE :	array of any type
RESULT TYPE :	array of any type

รูปที่ 3.11 ตัวดำเนินการใน VHDL

### 7.) เวลาและความพร้อมเพรียง

ในวงจรอิเล็กทรอนิกส์อุปกรณ์ทุกๆ ตัวจะอยู่ในสภาพเตรียมพร้อมเสมอ (Always Active) และจะมีเรื่องของเวลา เข้ามาเกี่ยวข้องในทุกๆ เหตุการณ์ที่เกิดขึ้นเสมอ VHDL เป็นภาษาที่ได้รับการออกแบบมาเพื่อให้สามารถบรรยายรูปแบบและการพ้องกันของเวลาสำหรับการทำงานของอุปกรณ์ได้อย่างถูกต้อง การบรรยายการทำงานที่อยู่ภายในส่วน ของการบรรยายสถาปัตยกรรม จะมีการทำงานที่พร้อมเพรียงกันเสมอ หรือแม้แต่โปรเซสซึ่งมีการทำงานภายในเป็น แบบลำดับคำสั่งก็ตาม ซึ่งหากมีหลายๆ โปรเซสอยู่ภายใน โครงสร้างเดียวกัน ทุกๆ โปรเซสก็จะทำงานไปพร้อมๆ กัน ด้วย

### 8.) สัญญาณและตัวแปร


สัญญาณมีลักษณะเป็นเสมือนตัวกลางฮาร์ดแวร์ที่ใช้ในการส่งผ่านข้อมูลและมีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วยการ กำหนดค่าให้กับสัญญาณจะใช้สัญลักษณ์  $\leftarrow$  ในการส่งค่าและสามารถใช้คำสั่ง AFTER เพื่อกำหนดช่วงเวลาในการ ส่งผ่านค่าของสัญญาณ เช่น  $w \leftarrow a$  AFTER 12 NS หมายถึงการกำหนดค่าสัญญาณ a ให้กับ w หลังจากเวลา ผ่านไป 12 นาโนวินาที ในทางตรงข้ามตัวแปรมีลักษณะเป็นเสมือนตัวกลางที่ใช้ในการส่งผ่านข้อมูลและไม่มีเรื่องของ เวลาเข้ามาเกี่ยวข้องด้วย ซึ่งตัวแปรจะถูกใช้ในส่วนที่มีการทำงานเป็นแบบลำดับคำสั่งเช่นใน ฟังก์ชัน โพรซีเจอร์ และ โปรเซส สำหรับการกำหนดค่าให้กับตัวแปรจะใช้สัญลักษณ์ :=

### 3.1.5 การบรรยายเชิงพฤติกรรม

การบรรยายลักษณะการทำงานของอุปกรณ์ฮาร์ดแวร์ในเชิงพฤติกรรม เป็นการบรรยายลักษณะการเปลี่ยนแปลงของ ข้อมูลในรูปแบบของอัลกอริธึมสำหรับการคำนวณผลลัพธ์ที่เกิดขึ้นซึ่งสืบเนื่องมาจากการเปลี่ยนแปลงสถานะของข้อมูล ที่เข้ามาโดยไม่คำนึงถึงลักษณะ โครงสร้างหรือความสัมพันธ์ของอุปกรณ์ที่อยู่ภายในว่าจะเป็นอย่างใด ในหัวข้อนี้จะแสดงถึงการบรรยายเชิงพฤติกรรม แทนการใช้โมดูลฮาร์ดแวร์รวมถึงข้อกำหนดต่างๆ ที่ควรรู้

### 3.1.6 โปรเซส

โปรเซสเป็นรูปแบบพื้นฐานอย่างหนึ่งที่ใช้ในการกำหนดให้กับสัญญาณ โปรเซสจะอยู่ในสถานะที่เตรียมพร้อมอยู่เสมอ และจะปฏิบัติคำสั่งพร้อมๆ กันกับโปรเซสอื่นๆ ที่อยู่ในสถาปัตยกรรมบรรยายเดียวกัน โดยโปรเซสจะปฏิบัติงานตามคำสั่งทันทีที่มีเหตุการณ์เกิดขึ้นกับสัญญาณที่อยู่ทางด้านขาเข้าของสัญญาณ กำหนดค่าให้กับสัญญาณ ( $\leftarrow$ ) การบรรยาย โปรเซสจะเริ่มค้นด้วยคำสั่ง PROCESS และจบด้วยคำสั่ง END PROCESS ในรูปที่ 3.12 เป็นการแสดงส่วน ประกอบของการบรรยายแบบโปรเซส ซึ่งประกอบด้วยส่วนของการประกาศตัวแปรที่ต้องใช้และส่วนของการปฏิบัติ คำสั่งเพื่อให้ได้ผลลัพธ์ที่ต้องการ



รูปที่ 3.12 รูปแบบของการบรรยายแบบโปรเซส

### 3.1.7 การกำหนดตัวดำเนินการภายในโปรเซส

ตัวดำเนินการภายในโปรเซสมี 3 ชนิดคือ ตัวแปร (Variable) ไฟล์ (File) และตัวคงที่ (Constant) ซึ่งตัวดำเนินการทั้งสามชนิดนี้หากมีการประกาศไว้ในโปรเซสได้ก็จะใช้ได้เฉพาะภายในโปรเซสนั้นเท่านั้น สำหรับการติดต่อกับภายนอกหรือระหว่างโปรเซสสามารถทำได้โดยใช้สัญญาณ (Signal) หรือตัวคงที่ที่ได้ประกาศไว้ในส่วนของ ARCHITECTURE ในรูปที่ 3.13 แสดงตัวอย่างการประกาศตัวกระทำภายในโปรเซส ซึ่งจะอยู่ระหว่างคำสั่ง PROCESS และ BEGIN และค่าเริ่มต้นที่ถูกกำหนดให้กับตัวดำเนินการภายในโปรเซส จะถูกนำมาใช้ในตอนเริ่มต้น ของการปฏิบัติเพียงครั้งเดียวเท่านั้น ต่างกับค่าเริ่มต้นที่อยู่ภายใน โปรแกรมย่อย จะถูกนำมาใช้ทุกครั้งที่มีการเรียกใช้ โปรแกรมย่อยนั้นๆ

```

PROCESS
  FILE flush : TEXT IS IN "filename.dat";
  VARIABLE var : BIT;
  CONSTANT n : INTEGER := 0;
BEGIN
  ...
END PROCESS;

```

รูปที่ 3.13 ตัวอย่างการประกาศตัวดำเนินการภายในโปรเซส

### 3.1.8 การกำหนดการกระทำภายในโปรเซส

การกระทำใดๆ ภายในโปรเซสจะเป็นการปฏิบัติแบบลำดับ (Sequential) เสมอ ซึ่งภายในโปรเซสสามารถใช้ประโยค เงื่อนไขหรือการซ้ำได้เช่น IF-THEN - ELSE,CASE - WHEN, FOR LOOP และ WHILE LOOP ดังตัวอย่างในรูปที่ 3.14 และ 3.15

```

ARCHITECTURE demo OF partial_process IS
...
BEGIN
  PROCESS
    ...
    BEGIN
      ...
      x <= '1';
      IF x = '1' THEN
        perform action_1
      ELSE
        perform action_2
      END IF;
    ...
  END PROCESS;
END demo;

```

รูปที่ 3.14 เงื่อนไขการกระทำในโปรเซส

```

ARCHITECTURE demo OF partial_process IS
...
BEGIN
  PROCESS
    BEGIN
      ...
      x <= a AFTER 10 NS;
      y <= b AFTER 6 NS;
      ...
    END PROCESS;
END demo;

```


รูปที่ 3.15 แสดงการกระทำในโปรเซส

### 3.1.9 การกระตุ้นและยับยั้งการกระทำของโปรเซส

การกระทำภายในโปรเซสจะอยู่ในสภาวะเตรียมพร้อม และมีการปฏิบัติงานอยู่ตลอดเวลาที่มีการเปลี่ยนแปลงของเหตุการณ์ เกิดขึ้น อย่างไรก็ตามเราสามารถกระตุ้นหรือยับยั้งการกระทำภายในโปรเซสได้โดยการกำหนดรายการของสัญญาณที่ต้อง การให้โปรเซสปฏิบัติงานเมื่อมีเหตุการณ์เกิดขึ้นกับสัญญาณที่กำหนด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไว้เท่านั้น ส่วนเหตุการณ์ใดๆ ที่เกิดขึ้นกับสัญญาณ ที่ไม่ได้กำหนดไว้ในรายการก็จะไม่ส่งผลให้มีการกระทำภายในโปรเซส ซึ่งรายการของสัญญาณนี้เรียกว่า Sensitivity List และจะกำหนดไว้ในวงเล็บหลังคำสั่ง PROCESS รูปที่ 3.16 (a) แสดงตัวอย่าง โมเดล และรูปที่ 3.16 (b) เป็นตัวอย่างการบรรยายการเชื่อมต่อของ D-Flip Flop ส่วนรูปที่ 3.17 แสดงถึงการบรรยายเชิงพฤติกรรมของ D-Flip Flop โดยในรูปที่ 3.17 (a) เป็นการใช้อัตถุกระทำภายนอกโปรเซส และรูปที่ 3.17 (b) เป็นการใช้อัตถุกระทำภายในโปรเซส โดยมีรายการของสัญญาณ (rst, set, clk) เป็นตัวกระตุ้นการปฏิบัติงานภายในโปรเซส



รูปที่ 3.16 (a) ตัวอย่างโมเดล D-Flip Flop (b) การบรรยายการเชื่อมต่อของ D-Flip Flop

```

ARCHITECTURE behavioral OF d_sr_flipflop IS
    SIGNAL state : BIT := '0';
BEGIN
    dff : PROCESS (rst, set, clk)
    BEGIN
        IF set = '1' THEN
            state <= '1' AFTER sq_delay;
        ELSIF rst = '1' THEN
            state <= '0' AFTER rq_delay;
        ELSIF clk = '1' AND clk ' EVENT THEN
            state <= d AFTER cq_delay;
        END IF;
    END PROCESS dff;
    q <= state;
    qb <= NOT state;
END behavioral;

```

(a)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ARCHITECTURE average_delay_behavioral OF d_sr_flipflop IS
BEGIN
  dff : PROCESS (rst, set, clk)
    VARIABLE state : BIT := '0';
    BEGIN
    IF set= '1' THEN
      state <= '1';
    ELSIF rst = '1' THEN
      state <= '0';
    ELSIF clk = '1' AND clk ' EVENT THEN
      state <= d;
    END IF;
    q <= state AFTER (sq_delay + rq_delay + cq_delay)/3;
    qb <= NOT state AFTER(sq_delay + rq_delay + cq_delay)/3;
  END PROCESS dff;
END behavioral;

```


(b)

รูปที่ 3.17 การบรรยายเชิงพฤติกรรมของ D-FlipFlop

- (a) การใช้ตัวกระทำภายนอกโปรเซส  
 (b) การใช้ตัวกระทำภายในโปรเซส

### 3.1.10 การออกแบบจากบนลงล่าง

ในการพัฒนาวงจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของ บล็อกไดอะแกรมก่อนที่จะวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษา VHDL นั้นอนุญาตให้อธิบายและวิเคราะห์การทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการ นอกจากนี้ยังสามารถเพิ่มเติมในรายละเอียดในแต่ละขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่าง (Top - Down Design) นั่นเอง ถ้าทดลองเปรียบเทียบกับการออกแบบจากล่างขึ้นบน (Bottom - Up Design) จะเห็นได้ว่า การออกแบบจากล่างขึ้นบนจะใช้เวลาการออกแบบมากกว่า 90% เนื่องจากการวาดวงจรด้วยอุปกรณ์ต่างๆ (Schematic capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ ก่อนแล้วจึงทำการจำลองการทำงาน และตรวจ สอบความถูกต้อง ดังนั้นการใช้ภาษา VHDL กับหลักการออกแบบจากบนลงล่างจึงเป็นทางเลือกให้กับวิศวกรให้สามารถ ออกแบบและพัฒนา วงจรที่มีความซับซ้อนได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย



รูปที่ 3.18 ขั้นตอนการออกแบบจากบนลงล่าง

จากรูปที่ 3.18 แสดงถึงขั้นตอนของการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้าง เล็กน้อยเนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอน การออกแบบจากบนลงล่างในแต่ละขั้นตอนมีดังนี้

1. สร้างข้อกำหนดของความต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ใน การแก้ปัญหา
2. เขียนรูปแบบของระบบที่ต้องการออกแบบ โดยใช้ภาษา VHDL หรือ ภาษา HDL อื่น ๆ สำหรับบรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด
3. หลังจากที่ได้หลักการขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้วหลักการนี้จะถูกเพิ่มเติมในรายละเอียดลงมา เป็นลำดับขั้นที่สอง จนกระทั่งอยู่ในระดับที่จะนำไปผลิตจริง หรือสังเคราะห์ในขั้นตอนนี้เองเทคโนโลยีที่จะมารองรับ วงจรออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะสังเคราะห์วงจรที่ได้จากรูปแบบที่เขียนขึ้นให้อยู่ในรูปของ วงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือ วงจรในระดับเกต และการเชื่อมต่อระหว่างกันของอุปกรณ์เหล่านั้นหรือ ไม่ก็อยู่ในรูปของ Netlist ที่สามารถนำไปผลิตในอุปกรณ์อื่นได้
4. หลังจากการสังเคราะห์วงจรให้อยู่ในระดับเกตหรือ Netlist แล้ว ข้อมูลนี้จะถูกใช้สำหรับจำลองการทำงานในเรื่อง ความถูกต้องของฟังก์ชัน พร้อมกับนำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาประกอบการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ ทางอิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการแพร่กระจาย (Propagation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Delay Time) เสมอ ถึงแม้ว่าจะเป็น เวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่ง ประกอบด้วยเกทของฟังก์ชันต่างๆ จำนวน 10,000 เกท ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวมทั้งหมดผิดพลาดไป หรือไม่สามารถทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้

5. ผลิตเป็นวงจรจริง (Technology and device mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจ อยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่ในรูปของวงจรรวม ASIC


6. ทำการตรวจสอบการทำงานและตัวแปรทางด้านเวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบดิจิทัล เนื่องจากในขั้นตอนนี้ วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุดต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7. นำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของผลิตภัณฑ์

### 3.2 การติดต่อระหว่างวงจรรองสัญญาณภาพเชิงเลขกับคอมพิวเตอร์

ในการสร้างการกระจายทางคณิตศาสตร์ใช้คอมพิวเตอร์ส่วนบุคคล (Personal Computer) เป็นตัวจัดการทำงานของตัวรับข้อมูลภาพ เช่น กล้องวิดีโอ สแกนเนอร์ เป็นต้น โดยคอมพิวเตอร์จะทำหน้าที่ส่งข้อมูลภาพขนาด  $256 \times 256$  ไปยังวงจรรวมผลผลิตภาพ โดยผ่านอุปกรณ์เชื่อมต่อ (Interface Card) ที่ทำหน้าที่ส่งสัญญาณข้อมูลขนาด 8 บิต และสัญญาณ Clock

จากรูปที่ 3.19 แสดงการติดต่อระหว่างวงจรรองสัญญาณภาพเชิงเลขกับคอมพิวเตอร์ โดยคอมพิวเตอร์จะส่งลำดับข้อมูลภาพ 256 ระดับสีเทาขนาด  $256 \times 256$  จุด ผ่าน Card IO แบบ PCI Bus โดยกำหนดให้ขา OUT 8 ทำหน้าที่ในการส่ง Clock ไปให้กับ FPGA ขา OUT 0 (LSB)–OUT 7 (MSB) เป็นเอาต์พุตขนาด 8 บิต ทำหน้าที่ส่งข้อมูลภาพต้นแบบจากคอมพิวเตอร์ไปยังวงจรรองสัญญาณภาพเชิงเลข ขา In 8 (LSB) -In 15 (MSB) เป็นอินพุตขนาด 8 บิต ทำหน้าที่รับข้อมูลภาพใหม่ที่ผ่านการประมวลผลแล้ว กลับมายังคอมพิวเตอร์เพื่อทำการแสดงผลต่อไป



รูปที่ 3.19 แสดงการติดต่อระหว่างวงจรรองสัญญาณภาพเชิงเลขกับคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 การออกแบบและการสร้างวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย สามารถแบ่งได้ออกเป็นส่วนใหญ่ๆ ดังนี้

#### 3.3.1 การออกแบบวงจรจัดลำดับข้อมูลภาพ

#### 3.3.2 การออกแบบหน่วยความจำผลคูณสัมประสิทธิ์กับข้อมูลภาพ


#### 3.3.3 การออกแบบวงจรการกระจายทางคณิตศาสตร์

#### 3.3.4 การออกแบบสัญญาณควบคุมการทำงานของวงจรและรวมภาพ

#### 3.3.1 การออกแบบวงจรจัดลำดับข้อมูลภาพ

ลำดับข้อมูลภาพที่ส่งเข้ามานี้ จำเป็นจะต้องจัดลำดับสัญญาณข้อมูลเข้าให้ถูกต้องก่อนนำไปประมวลผลนั่นคือต้องสร้างลำดับข้อมูล  $X(m,n)$ ,  $X(m,n-1)$ ,  $X(m,n-2)$ ,  $X(m-1,n)$ ,  $X(m-1,n-1)$ ,  $X(m-1,n-2)$ ,  $X(m-2,n)$ ,  $X(m-2,n-1)$ ,  $X(m-2,n-2)$  ส่งไปคูณกับแผ่นข้อมูล(Mask) ขนาด  $3 \times 3$  ที่มีคุณสมบัติเป็น Low-pass Filtering และ Sobel Edge Detector โดยกำหนดให้  $m$  เป็นค่าชี้ข้อมูลแถว(row) และ  $n$  เป็นค่าชี้ข้อมูลหลัก(column) โดยลำดับข้อมูลภาพมีขนาด  $256 \times 256$  pixel ตัวหน่วยข้อมูลต้องมีค่าเท่ากับ  $256 \times 2$  ดังนั้นสามารถใช้ตัวเลื่อนข้อมูล (Shift Register) ต่ออนุกรมกันจำนวน 512 ตัว ซึ่งจะเห็นว่ามีการสลับเปลี่ยนจำนวนเกทมาก การแก้ทางหนึ่งของการลดขนาดของวงจรก็คือต้องลดขนาดของวงจรหน่วยข้อมูลที่ทำหน้าที่จัดลำดับข้อมูลแนวตั้งที่มีขนาด 256 หน่วยจำนวน 2 ชุด โดยการใช้หน่วยความจำชนิดอ่านและเขียนได้ (RAM) เป็นตัวเลื่อนข้อมูลที่ถูกรวมแอดเดรส (address) โดยวงจรรนับ (counter) ขนาด 8 บิต ในที่นี้เลือกใช้ LPM(RAM) ในตัว FPGA

จากการสร้างหน่วยความจำและวงจรรนับเข้ามาแทนตัวหน่วยนี้ ทำให้วงจรจัดลำดับข้อมูลมีขนาดเล็กลงมาก แต่จำเป็นต้องสร้างสัญญาณควบคุมหน่วยความจำและวงจรรนับให้มีการทำงานได้เหมือนตัวหน่วยก็จะทำให้การทำงานของวงจรทั้งหมดช้าลงไปด้วยเพราะต้องมีการควบคุมเขียนอ่านหน่วยความจำและวงจรรนับด้วย แต่ในขณะที่ใช้ตัวเลื่อนต่ออนุกรมกัน 512 ตัวจะทำงานเร็วกว่ามากเพราะใช้สัญญาณนาฬิกา 1 ลูกต่อลำดับสัญญาณข้อมูล 1 ชุด นอกจากนี้การทำงานของวงจรรนับไม่จำเป็นต้องเริ่มจาก 0 ก็ได้ เพราะเมื่อเริ่มต้นที่ตำแหน่งใดของหน่วยความจำจะถือว่าตำแหน่งนั้นเป็นตำแหน่งเริ่มต้นและวงจรรนับจะนับเพิ่มไป 256 ครั้งก็จะกลับมาที่ตำแหน่งเดิม ดังนั้นจึงไม่จำเป็นต้องมีสัญญาณ รีเซ็ต (reset) วงจรรนับในช่วงเริ่มต้นของการนับก็ได้ ส่วนลำดับสัญญาณออกทั้ง 9 จะถูกส่งไปวงจรกระจายทางคณิตศาสตร์ต่อไป



รูปที่ 3.20 โครงสร้างการจัดลำดับข้อมูลภาพ

3.3.2 การออกแบบหน่วยความจำผลคูณสัมประสิทธิ์กับข้อมูลภาพ

การคูณด้วยทฤษฎีการกระจายทางคณิตศาสตร์จะเก็บผลคูณหน้าภาพกับข้อมูลภาพไว้ในหน่วยความจำแบบรอม (Rom) กรณีการประมวลผลสัญญาณสองมิติมีลำดับข้อมูลเข้า 9 ชุดดังนั้นต้องใช้รอมขนาด 512 ไบท์ (byte) หรือ 512×8 บิต จากนั้นนำค่าสัมประสิทธิ์จากหน้าภาพจากรูปที่ 3.21 สมมุติให้มีค่า A,B,C,D,E,F,G,H,I เป็นค่าที่อยู่ในหน้าภาพขนาด 3×3 นำค่าทั้ง 9 มาบวกกันโดยใช้ระบบเลขฐานสองเป็นตัวกำหนดการบวกได้ผลลัพธ์ Y คือค่าที่ต้องบรรจุลงในรอม ถ้าค่า Y เป็นค่าลบต้องทำเป็นเลขคอมพลีเมนต์ของสอง (2's complement) ก่อน แสดงการสร้างข้อมูลในตารางที่ 3.1

A	B	C
D	E	F
G	H	I

รูปที่ 3.21 แสดงค่าสมมุติที่เก็บในหน้าภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.1 การสร้างข้อมูลที่เก็บไว้ในรอม

Binary Control Sumation									Output Data for ROM
R	S	T	U	V	W	X	Y	Z	$Q=RA + SB + TC + UD + VE + WF + XG + YH + ZI$
0	0	0	0	0	0	0	0	0	$Q=0$
0	0	0	0	0	0	0	0	1	$Q=I$
0	0	0	0	0	0	0	1	0	$Q=H$
0	0	0	0	0	0	0	1	1	$Q=H+I$
0	0	0	0	0	0	1	0	0	$Q=G$
:	:	:	:	:	:	:	:	:	:
:	:	:	:	:	:	:	:	:	:
0	0	1	0	1	0	1	0	1	$Q=C+E+G+I$
0	0	1	0	1	0	1	1	0	$Q=C+E+G+H$
:	:	:	:	:	:	:	:	:	:
:	:	:	:	:	:	:	:	:	:
1	1	1	1	1	1	1	1	0	$Q=A+B+C+D+E+F+G+H$
1	1	1	1	1	1	1	1	1	$Q=A+B+C+D+E+F+G+H+I$

หมายเหตุ  $R=X(m,n)$ ,  $S=X(m,n-1)$ ,  $T=X(m,n-2)$ ,  $U=X(m-1,n)$ ,  $V=X(m-1,n-1)$ ,  $W=X(m-1,n-2)$ ,  
 $X=X(m-2,n)$ ,  $Y=X(m-2,n-1)$ ,  $Z=X(m-2,n-2)$


3.2.3 การออกแบบวงจรกระจายทางคณิตศาสตร์

การประมวลผลข้อมูลภาพโดยวิธีการกระจายทางคณิตศาสตร์ใช้วิธีนำลำดับสัญญาณ  $X(m,n)$  มาจัดลำดับใหม่ดังที่กล่าวมาแล้ว ถ้าลำดับสัญญาณทั้ง 9 ค่าส่งมาประมวลผลโดยการเปิดตารางข้อมูล (look-up table) ซึ่งเก็บแผ่นข้อมูลภาพแบบต่างๆ ไม่ว่าจะ เป็น Low-pass Filtering และ Sobel Edge Detector การส่งลำดับ  $X(m,n)$  จะมีอยู่ 2 แบบ คือ แบบขนานและแบบ 1 BAAT (Bit At A Time)

การส่งลำดับ  $X(m,n)$  แบบขนานทั้งนี้ก็เพื่อต้องการให้ได้ความเร็วในการประมวลผลสูง จากรูปที่ 3.22 จะแยกบิตแต่ละบิตของสัญญาณเข้าทั้ง 9 แล้วส่งเข้าหน่วยความจำแต่ละตัวข้อมูลที่ออกจากหน่วยความจำจะถูกส่งไปรวมกันทั้งหมดแล้วได้ลำดับข้อมูล  $Y(m,n)$  ออกมา


การส่งลำดับ  $X(m,n)$  แบบ 1 BAAT (Bit At A Time) ลำดับข้อมูลที่ออกมาจากหน่วยความจำจะถูกส่งไปรวมข้อมูลเพื่อให้ได้ข้อมูลออก  $Y(m,n)$  ต่อไป จากรูปที่ 3.23 แสดงถึงวิธีการส่งลำดับ  $X(m,n)$  แบบอนุกรม เมื่อส่งครบ 8 บิตแล้วถึงจะได้  $Y(m,n)$  1 ไบท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.22 โครงสร้างวงจรกรองสัญญาณภาพเชิงเลขสองมิติแบบขนาน (DA full parallel)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.23 โครงสร้างวงจรกรองสัญญาณเชิงเลขสองมิติแบบ 1 BAAT (Bit At A Time)

จะเห็นว่า การใช้วิธีสัญญาณเข้าแบบขนานจะประมวลผลได้เร็วกว่าแบบอนุกรมถึง 8 เท่า เมื่อใช้ความถี่ของสัญญาณเข้าแบบขนานนี้จะประมวลผลได้เร็วกว่าแบบอนุกรมถึง 8 เท่า เมื่อใช้ความถี่ของสัญญาณนาฬิกาเท่ากันการทำงานจะไม่ซับซ้อนเหมือนกับแบบอนุกรม


### 3.2.4 การออกแบบสัญญาณควบคุมการทำงานของวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายและรอมภาพ



รูปที่ 3.24 Time Diagram สัญญาณควบคุมจังหวะการทำงานแบบขนาน (DA full parallel)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.24 สัญญาณควบคุมการทำงานของวงจรกระจายทางคณิตศาสตร์แบบขนาน สัญญาณ lr\_img เป็นสัญญาณนำข้อมูลจากรอมภาพเข้าไปเก็บใน Buffer ของวงจรจัดลำดับข้อมูลภาพพร้อมทั้งเลื่อนข้อมูลภาพตามลำดับข้อมูลภาพ สัญญาณ sc ทำหน้าที่ให้ counter นับเพื่อให้อัตราของข้อมูลโดยใช้ LPM RAM หนึ่งลำดับข้อมูลไป 256 ลำดับ และสัญญาณ wr เป็นสัญญาณที่ใช้ควบคุมการอ่านเขียนของ LPM RAM



รูปที่ 3.25 Time Diagram สัญญาณควบคุมจังหวะการทำงานแบบ 1 BAAT (Bit At A Time)

จากรูปที่ 3.25 สัญญาณควบคุมการทำงานของวงจรกระจายทางคณิตศาสตร์แบบอนุกรม จังหวะแรกสัญญาณ lr\_img เป็นสัญญาณนำข้อมูลจากรอมภาพเข้าไปเก็บใน Buffer ของวงจรจัดลำดับข้อมูลภาพพร้อมทั้งเลื่อนข้อมูลภาพตามลำดับข้อมูลภาพ จังหวะที่สองสัญญาณ lr ทำหน้าที่ให้ตัวเลื่อนข้อมูลภาพเข้าขนานออกอนุกรม (Parallel In Serial Out : PISO) นำข้อมูลขนาด 8 บิต ทั้ง 9 ลำดับข้อมูล (ที่ส่งมาจากวงจรลำดับข้อมูลภาพ) เข้าไปเก็บไว้ในตัวเลื่อนข้อมูลพร้อมทั้งให้ Buffer ของส่วน output นำค่าที่ได้จากการคำนวณเก็บไว้เป็น output ด้วย จังหวะที่สามสัญญาณ clacc ทำการเคลียร์ (clear) ข้อมูลใน Accumulator จังหวะที่สี่สัญญาณ clk และ lacc ทำหน้าที่ให้จังหวะการเลื่อนข้อมูลของตัวเลื่อนข้อมูลภาพเข้าขนานออกอนุกรมและตัว Accumulator เพื่อทำการคำนวณผลลัพธ์ โดยทำการเลื่อนข้อมูลไปทีละหนึ่งรอบการทำงาน จังหวะที่ห้าสัญญาณ sc ทำหน้าที่ให้ counter ของวงจรข้อมูลภาพทำการเลื่อนตำแหน่งข้อมูลภาพของรอมภาพ สัญญาณนี้จะเกิดขึ้นเมื่อมีการเลื่อนข้อมูลในตัวเลื่อนข้อมูลภาพเข้าขนานออกอนุกรมแล้วสามครั้งดังแสดงในรูปที่ 3.23 จังหวะที่หกสัญญาณ s\_a ทำหน้าที่ให้ตัวบวกเปลี่ยนจากการบวกเป็นลบเมื่อถึงการเลื่อนข้อมูลในตัวเลื่อนข้อมูลภาพเข้าขนานออกอนุกรมแล้วเจ็ดครั้งเพื่อทำการลบในครั้งที่ 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

การออกแบบส่วนต่างๆของวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย ทำการเขียนโปรแกรมโดยให้แต่ละส่วนทำงานตามที่ได้ออกแบบ โดยใช้ภาษา VHDL ทำการ Compile แล้วทำการจำลองการทำงานของโปรแกรมแต่ละส่วนที่ได้เขียนขึ้นให้ได้ผลตามที่ออกแบบไว้

#### 4.1 การจำลองการทำงานของส่วนต่างๆที่ออกแบบด้วยโปรแกรม Max+Plus II


##### 4.1.1 ส่วนของการสร้างชุดควบคุมการจลลำดับสัญญาณภาพ

ส่วนของการสร้างชุดควบคุมการจลลำดับสัญญาณภาพ ทำหน้าที่ในการส่งสัญญาณไปควบคุม การจลลำดับสัญญาณของภาพที่เข้ามาให้กับ ทำการเขียนโปรแกรมด้วยภาษา VHDL ที่สามารถสังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.1



รูปที่ 4.1 สัญลักษณ์ของชุดควบคุมการจลลำดับสัญญาณภาพ

จากโปรแกรมที่เขียนขึ้นสามารถจำลองการทำงาน (Simulation) ได้ดังนี้




รูปที่ 4.2 ผลการจำลองการทำงานของชุดควบคุมการจลลำดับสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.1.2 ส่วนของการสร้างวงจรรนับ 256

ส่วนของการสร้างวงจรรนับ 256 เป็นส่วนหนึ่งในส่วนของการจัดลำดับสัญญาณภาพต้นแบบ เพื่อใช้เป็น Address ให้กับ LPM RAM ซึ่งใช้ทำงานเป็นวงจรรนับลำดับสัญญาณภาพต้นแบบก่อนที่จะนำลำดับสัญญาณภาพเข้าไปประมวลผลวงจรรจัดลำดับสัญญาณภาพ ทำการเขียนโปรแกรมด้วยภาษา VHDL ที่สามารถสังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.3



รูปที่ 4.3 สัญลักษณ์ของวงจรรนับ 256


จากโปรแกรมที่เขียนขึ้นสามารถจำลองการทำงาน (Simulation) ได้ดังนี้



รูปที่ 4.4 ผลการจำลองการทำงานของวงจรรนับ 256


#### 4.1.3 ส่วนของการสร้างวงจรรขนานเข้าขนานออก (PIPO)

ส่วนของการสร้างวงจรรขนานเข้าขนานออกเพื่อใช้เป็นส่วนจัดลำดับสัญญาณภาพต้นแบบก่อนที่จะนำลำดับสัญญาณภาพเข้าไปประมวลผลวงจรรนับ 256 ทำการเขียนโปรแกรมด้วยภาษา VHDL ที่สามารถสังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.5



รูปที่ 4.5 สัญลักษณ์ของวงจรรขนานเข้าขนานออก


จากโปรแกรมที่เขียนขึ้นสามารถจำลองการทำงาน (Simulation) ได้ดังนี้



รูปที่ 4.6 ผลการจำลองการทำงานของวงจรมานเข้าขนานออก

#### 4.1.4 ส่วนของการสร้างวงจรมาน DA แบบต่างๆ

ส่วนของการสร้างวงจรมาน DA ซึ่งแต่ละแบบจะแตกต่างกันขึ้นอยู่กับค่าสัมประสิทธิ์ของหน้าฉากที่จะนำมาใช้ในการกรองสัญญาณภาพ เป็นส่วนที่อยู่ในส่วนของการประมวลผลด้วยวิธีเลขคณิตกระจายแบบขนาน โดยนำลำดับสัญญาณภาพทั้ง 9 ค่า ที่ผ่านการจัดลำดับจาก วงจรจัดลำดับภาพมาทำการประมวลผลด้วยเลขคณิตกระจาย ทำการเขียนโปรแกรมด้วยภาษา VHDL ที่สามารถสังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.7




รูปที่ 4.7 สัญลักษณ์ของวงจรมาน DA แบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




4.1.6 ส่วนของการสร้างวงจรสเกลค่ากลับเป็น 8 บิต

ส่วนของการสร้างวงจรสเกลค่ากลับเป็น 8 บิต ซึ่งเป็นวงจรที่ทำหน้าที่เปลี่ยนสัญญาณภาพที่ได้จากการประมวลผลที่มีขนาด 9 บิต กลับไปเป็นสัญญาณภาพขนาด 8 บิต เพื่อส่งกลับมายังคอมพิวเตอร์เพื่อแสดงผล ทำการเขียน โปรแกรมด้วยภาษา VHDL ที่สามารถสังเคราะห์เป็นอุปกรณ์ที่มีสัญลักษณ์ (Symbol) ได้ มีลักษณะดังรูปที่ 4.11



รูปที่ 4.11 สัญลักษณ์ของวงจรสเกลค่ากลับเป็น 8 บิต

จากโปรแกรมที่เขียนขึ้นสามารถจำลองการทำงาน (Simulation) ได้ดังนี้




รูปที่ 4.12 ผลการจำลองการทำงานของวงจรสเกลค่ากลับเป็น 8 บิต

จากการออกแบบส่วนต่างๆ ที่นำมาใช้ในวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายเสร็จแล้ว ก็จะทำการนำส่วนต่างๆมาประกอบกันเพื่อเป็นวงจรกรองสัญญาณภาพเชิงเลขที่สมบูรณ์ ซึ่งจะประกอบไปด้วยส่วนหลักๆ 2 ส่วนด้วยกันคือ

- 1.) ส่วนของวงจรจัดลำดับสัญญาณภาพต้นแบบ (Frame Manager)
- 2.) ส่วนของการประมวลผลด้วย โครงสร้างเลขคณิตกระจาย

4.1.7 ส่วนของการสร้างวงจรจัดลำดับสัญญาณภาพต้นแบบ (Frame Manager)


ประกอบไปด้วย วงจรนับ 256 , วงจรขนานเข้าขนานออก และ วงจร LPM RAM เมื่อนำมาประกอบกันแล้วทำการสังเคราะห์เป็นอุปกรณ์ตัวใหม่ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.13




รูปที่ 4.13 สัญลักษณ์ของวงจรจัดลำดับสัญญาณภาพต้นแบบ

#### 4.1.8 ส่วนของการสร้างวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย


ประกอบไปด้วย วงจร Rom DA แบบต่างๆ, วงจรบวก 9 บิต และวงจรสเกลค่ากลับเป็น 8 บิต เมื่อนำมาประกอบกันแล้วทำการตั้งเคราะห์เป็นอุปกรณ์ตัวใหม่ที่มีสัญลักษณ์ (Symbol) ได้มีลักษณะดังรูปที่ 4.14




รูปที่ 4.14 สัญลักษณ์ของวงจรประมวลผลสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย




รูปที่ 4.15 ส่วนประกอบภายในและการเชื่อมต่อของวงจรจัดลำดับสัญญาณภาพต้นแบบ




รูปที่ 4.16 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลข  
ที่ใช้โครงสร้างเลขคณิตกระจายแบบกรองความถี่ต่ำผ่าน




รูปที่ 4.17 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลข  
ที่ใช้โครงสร้างเลขคณิตกระจายแบบ Vertical Sobel Edge Detector



รูปที่ 4.18 ส่วนประกอบภายในและการเชื่อมต่อของวงจรประมวลผลสัญญาณภาพเชิงเลข  
ที่ใช้โครงสร้างเลขคณิตกระจายแบบ Horizontal Sobel Edge Detector




รูปที่ 4.19 ส่วนประกอบภายในและการเชื่อมต่อของวงจรกรองความถี่ต่ำผ่าน  
ที่ใช้โครงสร้างเลขคณิตกระจาย



รูปที่ 4.20 ส่วนประกอบภายในและการเชื่อมต่อของวงจรระบบ Sobel Edge Detector  
ที่ใช้โครงสร้างเลขคณิตกระจาย

#### 4.2 โปรแกรมแสดงผลภาพต้นแบบและภาพที่ได้จากฮาร์ดแวร์

เป็นโปรแกรมที่ใช้ในการทดสอบการทำงานของวงจรรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย ซึ่งเขียนขึ้นจากโปรแกรม Microsoft Visual Basic 6.0



รูปที่ 4.21 โปรแกรมที่ใช้ทดสอบการทำงานของฮาร์ดแวร์

การทำงานของโปรแกรมนั้นเริ่มต้นที่ปุ่ม “เขียน Text File” ที่อยู่ด้านซ้ายมือ ซึ่งจะมีไว้เพื่อเขียนข้อมูลภาพต้นแบบที่อยู่ทางซ้ายเป็น Text File เพื่อเอาไว้ติดต่อกับโปรแกรม Turbo C ปุ่มถัดมาคือปุ่ม “เรียกใช้ Turbo C” มีไว้เพื่อเรียกใช้งานโปรแกรมภาษาซี ซึ่งโปรแกรมภาษานั้นจะทำหน้าที่ติดต่อกับฮาร์ดแวร์โดยตรง โดยเมื่อรันโปรแกรมภาษาซีแล้วจะได้ Text File อีก 1 ไฟล์ที่เป็นข้อมูลภาพที่ผ่านการประมวลผลแล้ว แล้วจึงกดปุ่ม “แสดงผลภาพ” โปรแกรม Microsoft Visual Basic 6.0 ก็จะทำการอ่านข้อมูลภาพแล้วแสดงผลภาพที่ได้จากฮาร์ดแวร์เป็นภาพทางด้านขวา

### 4.3 การทดลองของวงจรกรองความถี่ต่ำผ่าน

#### 4.3.1 การทดลองวงจรกรองความถี่ต่ำผ่านด้วยภาพ "cameraman.jpg"



รูปที่ 4.22 ภาพต้นแบบ




รูปที่ 4.23 ภาพที่ได้จาก โปรแกรม Matlab




รูปที่ 4.24 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.3.2 การทดลองวงจรกรองความถี่ต่ำผ่านด้วยภาพ “baboon.jpg”



รูปที่ 4.25 ภาพต้นแบบ




รูปที่ 4.26 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.27 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3.3 การทดลองวงจรกรองความถี่ต่ำผ่านด้วยภาพ “rice.jpg”



รูปที่ 4.28 ภาพต้นแบบ



รูปที่ 4.29 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.30 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.3.4 การทดลองวงจรกรองความถี่ต่ำผ่านด้วยภาพ “sassy.jpg”



รูปที่ 4.31 ภาพต้นแบบ



รูปที่ 4.32 ภาพที่ได้จาก โปรแกรม Matlab



รูปที่ 4.33 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4 การทดลองของวงจรรองแบบ Sobel edge Detector

##### 4.4.1 การทดลองวงจรรองแบบ Sobel edge Detector ด้วยภาพ “cameraman.jpg”

##### 1.) การทดลองวงจรรองแบบ Vertical Gradient



รูปที่ 4.34 ภาพต้นแบบ



รูปที่ 4.35 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.36 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.) การทดลองวงจกรองแบบ Horizontal Gradient



รูปที่ 4.37 ภาพต้นแบบ



รูปที่ 4.38 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.39 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.) การทดลอง Gradient Combining

เป็นการนำผลที่ได้จากการทดลอง Vertical Gradient และ Horizontal Gradient มาทำการรวมกันตามสมการที่ 4.1

$$Y = \sqrt{\text{Ver}^2 + \text{Hor}^2} \quad (4.1)$$



รูปที่ 4.40 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.41 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.) การทดลอง Apply Threshold

เป็นการนำผลที่ได้จากการทดลอง Gradient Combining มาทำการ Apply Threshold เพื่อปรับให้ภาพมีความเข้ม 2 ระดับ คือ ดำและ ขาว

##### 4.1.) กำหนดให้ Threshold = 50



รูปที่ 4.42 ภาพที่ได้จาก โปรแกรม Matlab



รูปที่ 4.43 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.) กำหนดให้ Threshold = 80



รูปที่ 4.44 ภาพที่ได้จาก โปรแกรม Matlab




รูปที่ 4.45 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4.2 การทดลองวงจรกรองแบบ Sobel edge Detector ด้วยภาพ “baboon.jpg”

##### 1.) การทดลองวงจรกรองแบบ Vertical Gradient



รูปที่ 4.46 ภาพต้นแบบ




รูปที่ 4.47 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.48 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.) การทดลองวงจกรองแบบ Horizontal Gradient



รูปที่ 4.49 ภาพต้นแบบ



รูปที่ 4.50 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.51 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.) การทดลอง Gradient Combining

เป็นการนำผลที่ได้จากการทดลอง Vertical Gradient และ Horizontal Gradient มาทำการรวมกันตามสมการที่ 4.1



รูปที่ 4.52 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.53 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.) การทดลอง Apply Threshold

เป็นการนำผลที่ได้จากการทดลอง Gradient Combining มาทำการ Apply Threshold เพื่อปรับให้ภาพมีความเข้ม 2 ระดับ คือ ดำ และ ขาว

##### 4.1.) กำหนดให้ Threshold = 50




รูปที่ 4.54 ภาพที่ได้จาก โปรแกรม Matlab



รูปที่ 4.55 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.) กำหนดให้ Threshold = 80



รูปที่ 4.56 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.57 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4.3 การทดลองวงจรกรองแบบ Sobel edge Detector ด้วยภาพ “sassy.jpg”

##### 1.) การทดลองวงจรกรองแบบ Vertical Gradient



รูปที่ 4.58 ภาพต้นแบบ



รูปที่ 4.59 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.60 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.) การทดลองวงจรกรองแบบ Horizontal Gradient



รูปที่ 4.61 ภาพต้นแบบ



รูปที่ 4.62 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.63 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.) การทดลอง Gradient Combining

เป็นการนำผลที่ได้จากการทดลอง Vertical Gradient และ Horizontal Gradient มาทำการรวมกันตามสมการที่ 4.1



รูปที่ 4.64 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.65 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.) การทดลอง Apply Threshold

เป็นการนำผลที่ได้จากการทดลอง Gradient Combining มาทำการ Apply Threshold เพื่อปรับให้ภาพมีความเข้ม 2 ระดับ คือ ดำและ ขาว

##### 4.1.) กำหนดให้ Threshold = 50




รูปที่ 4.66 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.67 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.) กำหนดให้ Threshold = 80



รูปที่ 4.68 ภาพที่ได้จาก โปรแกรม Matlab




รูปที่ 4.69 ภาพที่ได้จากการทำงานของฮาร์ดแวร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4.4 การทดลองวงจรกรองแบบ Sobel edge Detector ด้วยภาพ “ic.jpg”

##### 1.) การทดลองวงจรกรองแบบ Vertical Gradient



รูปที่ 4.70 ภาพต้นแบบ




รูปที่ 4.71 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.72 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.) การทดลองวงจรกรองแบบ Horizontal Gradient



รูปที่ 4.73 ภาพต้นแบบ



รูปที่ 4.74 ภาพที่ได้จาก โปรแกรม Matlab



รูปที่ 4.75 ภาพที่ได้จากการทำงานของฮาร์ดแวร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.) การทดลอง Gradient Combining

เป็นการนำผลที่ได้จากการทดลอง Vertical Gradient และ Horizontal Gradient มาทำการรวมกันตามสมการที่ 4.1



รูปที่ 4.76 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.77 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.) การทดลอง Apply Threshold

เป็นการนำผลที่ได้จากการทดลอง Gradient Combining มาทำการ Apply Threshold เพื่อปรับให้ภาพมีความเข้ม 2 ระดับ คือ ดำ และ ขาว


##### 4.1.) กำหนดให้ Threshold = 50




รูปที่ 4.79 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.) กำหนดให้ Threshold = 80



รูปที่ 4.80 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.81 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.4.5 การทดลองวงจรกรองแบบ Sobel edge Detector ด้วยภาพ “map.jpg”

##### 1.) การทดลองวงจรกรองแบบ Vertical Gradient



รูปที่ 4.82 ภาพต้นแบบ



รูปที่ 4.83 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.84 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.) การทดลองวงจกรองแบบ Horizontal Gradient



รูปที่ 4.85 ภาพต้นแบบ



รูปที่ 4.86 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.87 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.) การทดลอง Gradient Combining

เป็นการนำผลที่ได้จากการทดลอง Vertical Gradient และ Horizontal Gradient มาทำการรวมกันตามสมการที่ 4.1



รูปที่ 4.88 ภาพที่ได้จากโปรแกรม Matlab




รูปที่ 4.89 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.) การทดลอง Apply Threshold

เป็นการนำผลที่ได้จากการทดลอง Gradient Combining มาทำการ Apply Threshold เพื่อปรับให้ภาพมีความเข้ม 2 ระดับ คือ ดำ และ ขาว

##### 4.1.) กำหนดให้ Threshold = 50




รูปที่ 4.90 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.91 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.) กำหนดให้ Threshold = 80



รูปที่ 4.92 ภาพที่ได้จากโปรแกรม Matlab



รูปที่ 4.93 ภาพที่ได้จากการทำงานของฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5 บทวิจารณ์และบทสรุป

จากการศึกษาและทำการสร้างวงจรกรองสัญญาณภาพเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย โดยทำการสร้างวงจรบน FPGA พบว่าโครงสร้างเลขคณิตกระจายสามารถนำมาประยุกต์ใช้งานกับการประมวลผลภาพได้ โดยให้ผลภาพที่ได้ออกมามีลักษณะคล้ายกับภาพที่ทำการจำลองการทำงานจากโปรแกรม Matlab ซึ่งภาพที่ได้ทั้งจากโปรแกรม Matlab และจากฮาร์ดแวร์ จะเกิดการ error นิดหน่อยตรงขอบภาพด้านบนและด้านซ้าย เนื่องมาจากช่วงขอบภาพนั้นไม่มีข้อมูลของ  $X(m,n-1)$ ,  $X(m,n-2)$ ,  $X(m-1,n)$ ,  $X(m-2,n)$

สำหรับปัญหาที่เกิดขึ้น เนื่องมาจากข้อมูลภาพที่นำมาประมวลผลนั้นมีจำนวนของข้อมูลค่อนข้างมาก ทำให้ยุ่งยากและใช้เวลานานในการจัดการข้อมูล ทั้งข้อมูลภาพที่จะนำมาเก็บเข้า Rom ภาพ และข้อมูลภาพที่ได้หลังจากทำการประมวลผลเสร็จสิ้นแล้ว

จากการทดลองจะเห็นว่าสามารถสร้างวงจรกรองสัญญาณภาพโดยใช้ FPGA ได้ ซึ่งในส่วนของ FPGA ในการออกแบบนั้นจะใช้ภาษา VHDL ในการอธิบายลักษณะพฤติกรรมของวงจรที่ต้องการ จากนั้นจึงดาวน์โหลดข้อมูลทางสอจิกลงใน FPGA แล้วนำไปทดสอบการทำงาน จะเห็นว่า FPGA เหมาะสำหรับการออกแบบระบบต้นแบบเพราะ FPGA สามารถกำหนดฟังก์ชันการทำงานตามความต้องการของผู้ออกแบบได้ อีกทั้งการแก้ไขปรับปรุงยังทำได้ง่ายสะดวกและรวดเร็ว ทำให้การออกแบบระบบต้นแบบของวงจรทางดิจิทัลทำได้รวดเร็วยิ่งขึ้น





ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก  
โปรแกรม Matlab

1. โปรแกรม Low-pass Filter

```
clc; %clear screen
clear variables;
clear all;
I = imread('cameraman.tif'); %read image
a=256; % กำหนดขนาดภาพเป็น a*a
s=imresize(I,[a a]);
b=double(s);
b1=b/256;
bb=round(b1*(2^7))/(2^7);
for m=1:a
    for n=1:a
        x(m+2,n+2)=bb(m,n);
    end
end
h1 = [1 2 1;2 4 2;1 2 1]/16; % Mask ของ LPF
h=round(h1*(2^7))/(2^7);
for m=3:a+2
    for n=3:a+2
        y(m-2,n-2)=(x(m,n)*h(1,1))+x(m-1,n)*h(2,1)+x(m-2,n)*h(3,1)...
            +x(m,n-1)*h(1,2)+x(m-1,n-1)*h(2,2)+x(m-2,n-1)*h(3,2)...
            +x(m,n-2)*h(1,3)+x(m-1,n-2)*h(2,3)+x(m-2,n-2)*h(3,3);
    end
end
y1=round(y*(2^7))/(2^7);
imshow(bb) %โชว์ภาพต้นแบบ
figure
imshow(y1) %โชว์ภาพที่ผ่านวงจรรองแล้ว
```



## 2. โปรแกรม Sobel edge Detector

```
clc; %clear screen
clear variables;
clear all;
I = imread('cameraman.tif'); %read image
a=256; % กำหนดขนาดภาพเป็น a*a
s=imresize(I,[a a]);
b=double(s);
b1=b/256;
bb=round(b1*(2^7))/(2^7);
for m=1:a
    for n=1:a
        x(m+2,n+2)=bb(m,n);
    end
end
h = [-1 -2 -1;0 0 0;1 2 1]; % Mask of Sobel
d=h';

for m=3:a+2 %vertical
    for n=3:a+2
        ver(m-2,n-2)=(x(m,n)*h(1,1))+x(m-1,n)*h(2,1)+x(m-2,n)*h(3,1)...
            +x(m,n-1)*h(1,2)+x(m-1,n-1)*h(2,2)+x(m-2,n-1)*h(3,2)...
            +x(m,n-2)*h(1,3)+x(m-1,n-2)*h(2,3)+x(m-2,n-2)*h(3,3);
    end
end

for m=3:a+2 %horizontal
    for n=3:a+2
        hor(m-2,n-2)=(x(m,n)*d(1,1))+x(m-1,n)*d(2,1)+x(m-2,n)*d(3,1)...
            +x(m,n-1)*d(1,2)+x(m-1,n-1)*d(2,2)+x(m-2,n-1)*d(3,2)...
            +x(m,n-2)*d(1,3)+x(m-1,n-2)*d(2,3)+x(m-2,n-2)*d(3,3);
    end
end
figure(1)
imshow(bb)
figure(2)
imshow(ver)
figure(3)
imshow(hor)
ss = (sqrt(ver.^2 +hor.^2));
figure(4)
imshow(ss)
cutoff=1.5;
for r = 1:256
    for c = 1:256
        if ss(r,c)>cutoff
            k(r,c)=1;
        else k(r,c)=0;
        end
    end
end
figure(5)
imshow(k)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. โปรแกรมแปลงค่าภาพที่รับเข้ามาเป็นเลขไบนารีเพื่อเก็บค่าในรอมภาพ

```
clc; %clear screen
clear variables;
clear all;
I = imread('cameraman.tif'); %read image
a=256; % กำหนดขนาดภาพเป็น a*a
s=imresize(I,[a a]);
b=double(s);
bb=b/256;
c=bb*(2^7);
for m=1:a
    for n=1:a
        x(m+2,n+2)=bb(m,n);
    end
end
pa=1;
pb=8; % แสดงทีละ pb แถว
uj = 11;
while uj > 1;
    clc;
    for ia = pa:1:pb
        for ib = 1:1:256 %256=ความกว้างของภาพ
            ss = c(ia,ib);
            bn = dec2bin(ss,8);
            fprintf(' %s", \n',bn);
        end;
    end;
    fprintf(' pa = %.0f , pb = %.0f \n',pa,pb );
    uj=input(' Enter 1 for exit 2 for loop : ');
    pa=pa+8; % เพิ่มค่าแถวต่อไป
    pb=pb+8; % เพิ่มค่าแถวต่อไป
end;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. โปรแกรมหาค่าสัมประสิทธิ์ที่จะนำไปเก็บไว้ในรอม DA ของ Low-pass Filter

```
hg = [1 2 1 2 4 2 1 2 1]/16;
pg=-1;
g=0;
xa = [ 0 1 ];
for p1a = 1:1:2
for p2a = 1:1:2
for p3a = 1:1:2
for p4a = 1:1:2
for p5a = 1:1:2
for p6a = 1:1:2
for p7a = 1:1:2
for p8a = 1:1:2
for p9a = 1:1:2
pg = pg+1;
mg = (hg(1)*xa(p1a))+(hg(2)*xa(p2a))...
      +(hg(3)*xa(p3a))+(hg(4)*xa(p4a))...
      +(hg(5)*xa(p5a))+(hg(6)*xa(p6a))...
      +(hg(7)*xa(p7a))+(hg(8)*xa(p8a))...
      +(hg(9)*xa(p9a));
f=4;      %บิตของคณนิยม
n=8;      %จำนวนบิตทั้งหมด
if mg<0
    a=round(mg*(2^f));
    aa=(2^n)+a;
else
    aa=round(mg*(2^f));
end
%pgg = dec2bin(pg,9);
mp = aa*(2^(-4));
mzg = fix(mp);
mmg = mp-mzg;
mgm = mmg*(2^(4));
mgm = dec2bin(aa,8);
fprintf('  "%s", \n',mgm);
end;
end;
end;
end;
end;
end;
end;
end;
end;
end;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. โปรแกรมหาค่าสัมประสิทธิ์ที่จะนำไปเก็บไว้ในรวม DA ของ Sobel edge Detector (Ver)

```
hg = [1 0 -1 2 0 -2 1 0 -1];
pg=-1;
g=0;
xa = [ 0 1 ];
for p1a = 1:1:2
for p2a = 1:1:2
for p3a = 1:1:2
for p4a = 1:1:2
for p5a = 1:1:2
for p6a = 1:1:2
for p7a = 1:1:2
for p8a = 1:1:2
for p9a = 1:1:2
pg = pg+1;
mg = (hg(1)*xa(p1a))+(hg(2)*xa(p2a))...
      +(hg(3)*xa(p3a))+(hg(4)*xa(p4a))...
      +(hg(5)*xa(p5a))+(hg(6)*xa(p6a))...
      +(hg(7)*xa(p7a))+(hg(8)*xa(p8a))...
      +(hg(9)*xa(p9a));
f=4;      %บิตของทศนิยม
n=8;      %จำนวนบิตทั้งหมด
if mg<0
    a=round(mg*(2^f));
    aa=(2^n)+a;
else
    a=round(mg*(2^f));
end
%pgg = dec2bin(pg,9);
mp = aa*(2^(-4));
mzg = fix(mp);
mmg = mp-mzg;
mgm = mmg*(2^(4));
mgm = dec2bin(aa,8);
fprintf('  "%s" \n',mgm);
end;
end;
end;
end;
end;
end;
end;
end;
end;
end;
end;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. โปรแกรมหาค่าสัมประสิทธิ์ที่จะนำไปเก็บไว้ในรอม DA ของ Sobel edge Detector (Hor)

```
h = [1 2 1 0 0 0 -1 -2 -1];
hg';
pg=-1;
g=0;
xa = [ 0 1 ];
for p1a = 1:1:2
for p2a = 1:1:2
for p3a = 1:1:2
for p4a = 1:1:2
for p5a = 1:1:2
for p6a = 1:1:2
for p7a = 1:1:2
for p8a = 1:1:2
for p9a = 1:1:2
pg = pg+1;
mg = (hg(1)*xa(p1a))+(hg(2)*xa(p2a))...
      +(hg(3)*xa(p3a))+(hg(4)*xa(p4a))...
      +(hg(5)*xa(p5a))+(hg(6)*xa(p6a))...
      +(hg(7)*xa(p7a))+(hg(8)*xa(p8a))...
      +(hg(9)*xa(p9a));
f=4; %บิตของทศนิยม
n=8; %จำนวนบิตทั้งหมด
if mg<0
a=round(mg*(2^f));
aa=(2^n)+a;
else
aa=round(mg*(2^f));
end
%pgg = dec2bin(pg,9);
mp = aa*(2^(-4));
mng = fix(mp);
mmg = mp-mng;
mgm = mmg*(2^(4));
mgm = dec2bin(aa,8);
fprintf(' "%s" \n',mgm);
end;
end;
end;
end;
end;
end;
end;
end;
end;
end;
end;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7. โปรแกรมเลือกค่าข้อมูล output ที่ถูกต้องจากโปรแกรม Model Sim

```
clear all;
clc;%clear screen
out_put_data=importdata('out_put.dat')
load_signal=importdata('load.dat')

count1 = 0;
for i = 1:1:length(out_put_data)
    if load_signal(i) == 0
        count1          = count1 + 1;
        position1(count1) = i;
        out_put_real(count1) = out_put_data(i);
        % fprintf(' %.0f \n',out_put_real(count1) );
    end;
end;

end;
%save out_putfrom_cut.dat dataout;

count2 = 0 ;
res1 = 1 ;
poch = [1:1:length(out_put_real)]';
poch(1) = -1 ;
for i = 1:1:length(out_put_real+1)
    res1 = res1 + 1 ;
    poch(res1) = position1(i);
    comp = position1(i) - poch(i);
    if comp == 1
        out_image(count2) = out_put_real(i);
    else count2 = count2 + 1;
        out_image(count2) = out_put_real(i);
    %fprintf(' %.0f \n',out_image(count2));
    j=j+1
    end;
end;
save out_put_hpf.dat out_image;
```

## 8. โปรแกรมจัดเรียงข้อมูลที่ได้ออกมา M ให้ออกมาเป็นภาพ

```
clc;
clear all;
a=importdata('out_put_hpf.dat')

n=256; % dimension n*n
k=1;
for i=1:n
    for j=1:n
        a_row(i,j)=a(k);
        if k<length(a) % k= จำนวนข้อมูลทั้งหมด
            k=k+1;
        end
    end
end
s=a_row/64;
imshow(s)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



```

p3i<=kly(255);
k2y(0)<=kly(255);
kly(0)<=bu;
pli<=bu;
bu<=image_data;
end if;
end process;
xmn<=bu;
xmn_1<=pli;
xmn_2<=p2i;
xm_1n<=kly(255);
xm_1n_1<=p3i;
xm_1n_2<=p4i;
xm_2n<=k2y(255);
xm_2n_1<=p5i;
xm_2n_2<=p6i;
end;

```

## 2. โปรแกรมเก็บค่าใน Rom DA

```

library ieee;
use ieee.std_logic_1164.all;
package rom_hpf is
    constant rom_hpf_width : integer := 8;
    constant rom_hpf_length : integer := 512;
    subtype rom_hpf_word is std_logic_vector (rom_hpf_width-1
down to 0);
    type rom_hpf_table is array (0 to rom_hpf_length - 1) of
rom_hpf_word;
    constant rom_hpf : rom_hpf_table :=
rom_hpf_table("00000000",
"00000000",
"11110000",
"11110000",
"00000000",
"01000000",
"00110000",
"00110000",
"00110000",
"11110000",
"11110000",
"11110000",
"11100000",
"11100000",
.
.
"11110000",
"11110000",
"11100000",
"11100000",
"11100000",
"11100000",
"11100000",
"11010000",
"11010000",
"11100000",
"11100000",
"00100000",
"00010000",
"00010000");
end;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. โปรแกรมการทำงานของ DA

```
library ieee;
Use ieee.std_logic_1164.ALL;
Use ieee.std_logic_Unsigned.ALL;
Entity add_acc is
Port( add_acc_in      : in  std_logic_vector(7 downto 0);
      s_a,clacc,lacc,lr : in  std_logic;
      add_acc_out     : out std_logic_vector(7 downto 0));
End;

Architecture add_acc_a of add_acc is
Signal add_out,acc_out : std_logic_vector(7 downto 0);
Begin

addp : Process (s_a,add_acc_in,acc_out)
Variable s_sub,sum : std_logic_vector(7 downto 0);
Variable s         : std_logic_vector(8 downto 0);
Begin
  if s_a = '0' then
    s:="0"&add_acc_in+acc_out;
    sum(7):=s(8) xor add_acc_in(7) xor acc_out(7) ;
    sum(6 downto 0):=s(7 downto 1);
  else s_sub:=(add_acc_in xor "11111111");
    s_sub:=s_sub+1;
    sum(7 downto 0):=acc_out(7 downto 0)+s_sub(7 downto
0);
  end if;
  add_out<=sum;
End Process addp ;

accp : Process (clacc,lacc)
Begin
  if clacc='0' then
    acc_out<=(others=>'0');
  elsif lacc'event and lacc='1' then
    acc_out<=add_out;
  end if;
End Process accp ;

Buff : Process (lr)
begin
  if lr='0' then
    add_acc_out<=acc_out;
  end if;
End process Buff ;

End;
```

#### 4. โปรแกรมการทำงานของ PISO รวมกัน 9 ชุด สำหรับรับ Address ให้กับ Rom DA

```
library ieee;
Use ieee.std_logic_1164.ALL;
Use ieee.std_logic_Unsigned.ALL;
Entity shift is
  port( lr,clk      : in  std_logic;
        xmn_s,xmn1_s,xmn2_s      : in  std_logic_vector(7 downto 0);
        xmln_s,xmln1_s,xmln2_s   : in  std_logic_vector(7 downto 0);
        xm2n_s,xm2n1_s,xm2n2_s  : in  std_logic_vector(7 downto 0);
        data_shift_out          : out std_logic_vector(8 downto 0));
End;
Architecture shifta of shift is
Signal s1h,s2h,s3h,s4h,s5h,s6h,s7h,s8h,s9h : std_logic_vector(7
downto 0);
begin
process (clk)
  begin
    if lr='0' then
      s1h<=xmn_s;    s2h<=xmn1_s;  s3h<=xmn2_s;
      s4h<=xmln_s;  s5h<=xmln1_s;  s6h<=xmln2_s;
      s7h<=xm2n_s;  s8h<=xm2n1_s;  s9h<=xm2n2_s;
    elsif clk'event and clk = '1' then
      s1h(6 downto 0)<=s1h(7 downto 1);
      s2h(6 downto 0)<=s2h(7 downto 1);
      s3h(6 downto 0)<=s3h(7 downto 1);
      s4h(6 downto 0)<=s4h(7 downto 1);
      s5h(6 downto 0)<=s5h(7 downto 1);
      s6h(6 downto 0)<=s6h(7 downto 1);
      s7h(6 downto 0)<=s7h(7 downto 1);
      s8h(6 downto 0)<=s8h(7 downto 1);
      s9h(6 downto 0)<=s9h(7 downto 1);
      data_shift_out(8)<=s1h(0);
      data_shift_out(7)<=s2h(0);
      data_shift_out(6)<=s3h(0);
      data_shift_out(5)<=s4h(0);
      data_shift_out(4)<=s5h(0);
      data_shift_out(3)<=s6h(0);
      data_shift_out(2)<=s7h(0);
      data_shift_out(1)<=s8h(0);
      data_shift_out(0)<=s9h(0);
    end if;
  end process;
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5. โปรแกรมการทำงานของวงจรกรองภาพด้วยเลขคณิตกระจาย

```
library ieee;
Use ieee.std_logic_1164.ALL;
Use ieee.std_logic_Unsigned.ALL;
Use work.rom_hpf.all;
Use work.romimage256.all;

Entity hpf is
Port( sys_clk      : in  std_logic;
      start_new_frame : out std_logic;
      ymn          : out std_logic_vector(7 downto 0));
End;

Architecture hpf_a of hpf is
-- Component declaration

component counter
port(sc          :in std_logic;
     addr_img    :out std_logic_vector(15 downto 0);
     start_new_frame :out std_logic);
end component;

component control
Port ( sys_clk      : in  std_logic;
      clk_s_a,lacc,lr_img,lr,clacc,sc : out std_logic);
end component;

component frame_manage
Port( image_data      : in  std_logic_vector(7 downto 0);
     lr_img          : in  std_logic;
     xmn,xmn_1,xmn_2xm_1n : out std_logic_vector(7 downto 0));
     xm_1n_1,xm_1n_2 : out std_logic_vector(7 downto 0));
     xm_2n,xm_2n_1,xm_2n_2 : out std_logic_vector(7 downto 0));
end component;

component shift
port( lr,clk          : in  std_logic;
     xmn_s,xmn1_s,xmn2_s : in  std_logic_vector(7 downto 0);
     xm1n_s,xm1n1_s,xm1n2_s : in  std_logic_vector(7 downto 0);
     xm2n_s,xm2n1_s,xm2n2_s : in  std_logic_vector(7 downto 0);
     data_shift_out : out std_logic_vector(8 downto 0));
end component;

component add_acc
Port( add_acc_in      : in  std_logic_vector(7 downto 0);
     s_a,clacc,lacc,lr : in  std_logic;
     add_acc_out      : out std_logic_vector(7 downto 0));
end component;

component rom_hpf_out
port (romhpf_in      : in  std_logic_vector (8 downto 0);
     romhpf_out      : out rom_hpf_word);
end component;

component romimage256_out
port (romim_in      : in  std_logic_vector (15 downto 0);
     romim_out      : out romimage256_word);
end component;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

signal clka,s_aa,lacca,lr_imga,lra,clacca,sca : std_logic;
signal add_imga : std_logic_vector(15 downto 0);
signal image_dataa : std_logic_vector(7 downto 0);
signal shift_outa : std_logic_vector(8 downto 0);
signal xmna,xmn_1a,xmn_2a : std_logic_vector(7 downto 0);
signal xm_1na,xm_1n_1a,xm_1n_2a : std_logic_vector(7 downto 0);
signal xm_2na,xm_2n_1a,xm_2n_2a : std_logic_vector(7 downto 0);
signal signal_rom_hpf_outa : std_logic_vector(7 downto 0);
Begin
-- Component instantiation

controlU : control
portmap(sys_clk,clka,s_aa,lacca,lr_imga,lra,clacca,sca);
counterU : counter port map(sca,add_imga,start_new_frame);
romimage256_outU : romimage256_out port map(add_imga,image_dataa);
frame_manageU : frame_manage
portmap(image_dataa,lr_imga,xmna,xmn_1a,xmn_2a,xm_1na,xm_1n_1a,xm_1n_2a,xm_2na,xm_2n_1a,xm_2n_2a);
shiftU : shift
portmap(lra,clka,xmna,xmn_1a,xmn_2a,xm_1na,xm_1n_1a,xm_1n_2a,xm_2na,xm_2n_1a,xm_2n_2a,shift_outa);
rom_hpf_outU : rom_hpf_out port map(shift_outa,rom_hpf_outa);
add_accU : add_acc port map(rom_hpf_outa,s_aa,clacca,lacca,lra,ymn);
end;

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก  
โปรแกรมภาษาซี

โปรแกรมที่ใช้ติดต่อระหว่างคอมพิวเตอร์กับ FPGA โดยผ่านการ์ดอินเตอร์เฟซ 8255 แบบ PCI

```
#include <string.h>
#include <stdio.h>
#include <conio.h>
#include <stdlib.h>
#include <math.h>
#include <dos.h>
int main()
{
clrscr();
FILE *stream;
char enter[1]="\n";
char bitp[10];
int DATA[65][257],DATA[65][257];
int row,col;
long int n;
long int pixel=65536;
char buffer[6];
char Tmp[3];
char temp[10];
if ((stream = fopen("C:\\image2\\input.TXT", "r"))== NULL)
{
fprintf(stderr, "Cannot open output file.\n");
return 1;
}
for(n=1;n<=pixel;n++)
{
row=(n/256)+1;
col=n%256;
if (col==0)
{
row--;
col=256;
}
fread(buffer,6, 1, stream);
Tmp[0]=buffer[1];
Tmp[1]=buffer[2];
Tmp[2]=buffer[3];
DATA[row][col]=atoi(Tmp);
outportb(0xf300, 0);
outportb(0xf300,DATA1[row][col]); //1
outportb(0xf301,2); //2
outportb(0xf301,0); //3
outportb(0xf301,1); //4
outportb(0xf301,0); //5
outportb(0xf301,1); //6
outportb(0xf301,0); //7
outportb(0xf301,1); //8
outportb(0xf301,0); //9
outportb(0xf301,1); //10
outportb(0xf301,0); //11
outportb(0xf301,4); //12
DATA[row][col]=inportb(0xf301); //13
}
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        output(0xf301,0);                //14
    }
    if ((stream = fopen("C:\\image2\\output.txt", "w+"))== NULL)
    {
        fprintf(stderr, "Cannot open output file.\n");
        return 1;
    }
    for(n=1;n<=pixel;n++)
    {
        row=(n/256)+1;
        col=n%256;
        if (col==0)
        {
            row1-;
            col=256;
        }
        ltoa(DATA[row][col],temp,10);
        fprintf(stream, "%s\n",temp)
    }
    fclose(stream);
    return 0;
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ปริญญาานิพนธ์ฉบับนี้ สามารถสำเร็จลุล่วงลงได้ ด้วยความช่วยเหลือและชี้แนะแนวทางจากหลายท่าน ผู้จัดทำขอขอบพระคุณอาจารย์ที่ปรึกษา รศ.ดร. กอบชัย เดชหาญ และ อาจารย์ศรวิวัฒน์ ชีวปรีชา ที่ให้คำปรึกษาด้านการใช้งาน FPGA ความช่วยเหลือด้านข้อมูลและอุปกรณ์ในการทำปริญญาานิพนธ์มาโดยตลอด ขอขอบคุณ คุณปิยะพันธ์ คงเศรษฐ ที่ให้ความช่วยเหลือทางด้านโปรแกรมภาษาซีและการ์ดอินเทอร์เฟส 8255 ตลอดจนเพื่อนๆห้อง T ทุกคนสำหรับความมีน้ำใจที่คอยให้ความช่วยเหลือและให้กำลังใจในหลายๆด้าน ซึ่งทำให้ปริญญาานิพนธ์สำเร็จลุล่วงไปได้ด้วยดี ผู้จัดทำขอขอบพระคุณทุกท่านไว้เป็นอย่างสูงไว้ ณ ที่นี้ด้วย

สุดท้ายนี้ขอขอบพระคุณ บิดา มารดา ที่สนับสนุนลูกๆ ทั้งทางด้านการศึกษา การเงิน ความรักและความเข้าใจ ที่ช่วยให้ลูกๆ เติบโตและมีโอกาสได้ศึกษาในสถาบันอันมีชื่อเสียงแห่งนี้

นายอภิรักษ์ ปานชื่น

นายอมรเทพ สนิ่นัด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

- [1] สมจินต์ ทองปลิว, “การสร้างวงจรรองสัญญาณเชิงเลข 2 มิติโดย Distributed Arithmetics”, คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พ.ศ.2538
- [2] S.Sjoholm and L.Lindh, “VHDL for Designers”, PRENTICE HALL, 1997.
- [3] S.Brown and Z.Vranesic, “Fundamentals of digital logic with VHDL design”, McGraw-HILL, 2000
- [4] Rafael C.Gonzalez and Richard E.Woods, ‘Digital Image Processing’, Prentice Hall, 2001
- [5] A.Peled and B.Liu, “A new hardware realization of digital filter”, IEEE Trans. On A.S.S.P., Vol. ASSP-22, pp. 456-462, December 1974
- [6] A.Peled and B.Liu, “Digital Signal Processing”, John Wiley & Sons, pp. 212-226, 1976.
- [7] S.A.White, “Application of Distributed Arithmetic”, IEEE ASSP magazine, Vol. 6, No.3, pp. 4-9, July 1989.
- [8] G.K.Ma, F.J.Taylor, “Multiplier Structures for Digital Signal Processing”, IEEE ASSP magazine, Vol. 7, No.1, pp. 6-20, January 1990.
- [9] C.F.N.Cowan, Stewart G.Smith and J.H.Elliott, “A Digital Adaptive Filter Using a Memory Accumulator Architecture”, IEEE Trans. On A.S.S.P., Vol. ASSP-31, June 1983.
- [10] C.S.Burrus, “Digital Filter Structure Described by Distributed Arithmetic”, IEEE on circuit and systems, Vol. CAS-24, No.12, December 1977.
- [11] S.Zohar, “A VLSI Implementation of a Digital Filter Based on Distributed Arithmetic”, IEEE ASSP, Vol. 37, No.1, January 1989.
- [12] H.Jaggernauth and A.N.Venetsanopoulos, “Real-Time Image Processing Through Distributed Arithmetic”, IEEE Trans. On Circuit and systems, Vol.1, pp. 394-397, May 1983.
- [13] P.M.Embree and B.Kimble, “C Language Algorithm for Digital Signal Processing”, Prentice Hall, pp. 393-400, 1991.
- [14] J.S.Lim, “Two-Dimensional Signal and Image Processing”, Prentice Hall, 1990.
- [15] D.F.Elliott, “Handbook of Digital Signal Processing”, Academic press, pp. 964-772, 1987.
- [16] K.S.Lin, “Texas Instruments Digital Signal Processing”, Prentice Hall, pp. (F)2-(F)9, 1988.
- [17] C.E.Sporck, “National Semiconductor F100K ECL Logic Databook”, pp.(3)199-(3)205, 1990.