

ขากล

ROBOT LEGS

โดย

นาย กิตติพงษ์ อูประเสริฐกุล



ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

มพ.  
ก ๑๖ ๕ ๓  
๒๕๖๕

สาขาวิชาอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....

เลขทะเบียน 50368

วัน,เดือน,ปี 13 พ.ค. 2547

.b.....

สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต การค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานเรื่อง ขากกล


Robot legs

โดย นายกิตติพงษ์ อูยประเสริฐกุล

อาจารย์ที่ปรึกษา อ.โกศล ชวนขັນ



รายงานฉบับนี้ได้รับการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว

ลงชื่อ..........อาจารย์ที่ปรึกษา

(อ. โกศล ชวนขັນ)

วันที่ 31, มี.ค., 46.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

โครงการนี้สำเร็จลงได้ก็ด้วยความช่วยเหลือจากหลายฝ่าย โดยเฉพาะอาจารย์ที่ปรึกษาซึ่ง  
 คอยให้คำแนะนำที่เป็นประโยชน์ และกำลังใจการเพื่อน ๆ ที่หวังดี จึงขอขอบคุณทุก ๆ คนไว้ ณ  
 ที่นี้ด้วย

กิตติพงษ์ อูยประเสริฐกุล

(นายกิตติพงษ์ อูยประเสริฐกุล)

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ขากล

นายกิตติพงษ์ อูยประเสริฐกุล 42010021

อ.โกศล ชวนขยัน(อาจารย์ที่ปรึกษา)

ภาคการศึกษาที่ 2 ปีการศึกษา 2545

## บทคัดย่อ

โครงการนี้จัดทำขึ้นเพื่อขยายความสามารถและแก้ไขข้อบกพร่องของโครงการขากลที่มีอยู่เดิมแล้ว โดยอาศัยระบบทางกลและวงจรส่วนขับเคลื่อน โดยได้มีการพัฒนา โปรแกรมที่ใช้ควบคุมทั้งรูปแบบการติดต่อกับส่วนขับเคลื่อนและรูปแบบการทำงานบางส่วน เพื่อให้ข้อมูลที่ใช้ติดต่อกันระหว่างส่วนขับเคลื่อนและส่วนควบคุมสามารถส่งผ่านระบบไร้สายได้สะดวกขึ้น ซึ่งจะใช้การส่งข้อมูลแบบอนุกรมเป็นมาตรฐานในการติดต่อ และระบบไร้สายที่ใช้เป็นระบบวิทยุแบบ FSK โดยมีภาครับและภาคส่งทั้งส่วนควบคุม (คอมพิวเตอร์) และส่วนขับเคลื่อน (ไมโครคอนโทรลเลอร์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Robot legs


Mr.Kittipong Uiprasertkul 42010021

Mr.Kosol Chaunkayon(Advisor)

2<sup>nd</sup> Semestor. Educational Year 2002

### Abstract

This project attempts to extend the ability of the previous Robot Legs project by using its mechanics and driving circuits. The program that used for controlling was developed in communication and process topology. This development is to make the wireless communication that used a serial transmission to send data between driver and controller. And the wireless system was a FSK system. That had a receiver and a sender on both controller (computer) and driver (microcontroller).



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

เรื่อง	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
Abstract	III
สารบัญ	IV
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	2
บทที่ 3 การออกแบบ และผลการทดลอง	31
บทที่ 4 สรุปและวิจารณ์	41
ภาคผนวก	
เอกสารอ้างอิง	V



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1 บทนำ

เนื่องด้วยความต้องการในการใช้งานหุ่นยนต์มีมากขึ้นเรื่อย ๆ ดังนั้นการศึกษาการทำงาน และทำความเข้าใจในตัวหุ่นยนต์จึงเป็นสิ่งที่มีความสำคัญ โครงงานนี้เป็นการออกแบบระบบการเดินแบบสองขาโดยปรับปรุงเทคนิคการขับเคลื่อนมอเตอร์และส่วนควบคุมใหม่ โดยยังคงส่วนโครงสร้างทางกลเดิมไว้


### ความเป็นมา



รูปที่ 1.1 Block diagram ของโครงสร้างเดิม

จากโครงสร้างเดิมจะเห็นได้ว่าขานั้นถูกต่อกับคอมพิวเตอร์ซึ่งเป็นตัวสั่งงานโดยตรงผ่านคอมพิวเตอร์ และยังคงผ่านสายส่งสัญญาณอยู่ ทำให้เกิดข้อจำกัดในการเดินคือต้องลากคอมพิวเตอร์ตามขาไปด้วยเนื่องจากคิดถึงความยาวของสาย

โครงสร้างใหม่ที่ต้องการนั้นจึงต้องการให้ระบบขานั้นแยกออกจากคอมพิวเตอร์เพื่อลดข้อจำกัดดังกล่าว แต่ในขณะที่ทำการพัฒนายุ่กันก็ได้พบข้อบกพร่องในระบบการควบคุมเดิมซึ่งต้องได้รับการปรับปรุงแก้ไข ดังนั้นโปรแกรมที่ใช้นั้นจึงได้รับการเขียนใหม่ทั้งหมด รวมทั้งโครงสร้างพื้นฐานในการควบคุมก็ได้รับการเปลี่ยนแปลงใหม่ เพื่อที่จะรองรับการส่งสัญญาณแบบไร้สาย



รูปที่ 1.2 Block diagram ของโครงสร้างใหม่

จะเห็นได้ว่าระบบส่งสัญญาณจะเปลี่ยนไปเป็นการส่งแบบใช้ serial transmission แทนซึ่งใช้จำนวนช่องสัญญาณน้อยกว่า ในที่นี้ลดได้มากกว่า 10 เท่า และเหมาะสมในการส่งผ่านระบบวิทยุมากกว่าแบบ parallel transmission อย่างมาก ระบบการสื่อสารที่ใช้ที่เลือกเป็นระบบสัญญาณวิทยุนี้เพราะจากลักษณะการใช้งานนั้นการเดินอาจต้องเดินผ่านสิ่งกีดขวางต่าง ๆ ซึ่งอาจขัดขวางทางเดินของสัญญาณได้หากใช้เป็นอินฟราเรด หรือ อัลตราโซนิกก็ตามแต่ ส่วนโครงสร้างการควบคุมได้รับการแก้ไขไปอย่างไรนั้นจะกล่าวในขั้นตอนการออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2 ทฤษฎี

### 2.1 ท่าเดินของมนุษย์

การเดิน เป็นวงจรของการเคลื่อนไหวของขาทั้ง 2 ข้าง เราแบ่งวงจรการเดินออกเป็น 2 ช่วง

- 1) stance phase คือ ช่วงที่เท้าอยู่กับพื้น
- 2) swing phase คือ ช่วงที่เท้าลอยอยู่ในอากาศ

ยกตัวอย่างเช่น เมื่อก้าวออกด้วยเท้าขวา ในช่วงแรกเท้าขวาจะยันพื้นรับน้ำหนักตัว(เราเรียกว่า stance phase) ลำตัวจะเคลื่อนที่ไปข้างหน้า โดยเท้าซ้ายจะดันตัวไปเมื่อลำตัวเคลื่อนไปข้างหน้า เท้าซ้ายซึ่งลอยก็จะมาแตะพื้นเพื่อที่จะรับน้ำหนัก เท้าขวาก็จะกลายเป็นตัวดันลำตัวให้เคลื่อนที่ไปข้างหน้า แล้วตัวเท้าเองก็จะลอยจากพื้น(swing phase) เพื่อที่จะไปคอยรับน้ำหนักตัวต่อไป phase ที่เรารู้จักนี้ คือการศึกษาข้างใดข้างหนึ่ง จะเห็นว่าขาขวามี stance phase และ swing phase ตามกันไป ขาซ้ายก็เช่นกัน จะมีทั้ง stance phase และ swing phase ตามกันไป เมื่อขาขวามี swing phase ขาซ้ายต้องเป็น stance phase สลับกันไป จึงทำให้การเดินนั้นเป็นไปตามธรรมชาติ

ถ้าศึกษาให้ละเอียดแล้วช่วงต่าง ๆ แบ่งออกเป็นขั้นตอน ดังนี้

**Stance phase ประกอบด้วยขั้นตอน**

- Heel strike

คือ ขั้นตอนที่ส้นเท้ากระทบพื้น โดยในช่วงนี้กล้ามเนื้อจะทำหน้าที่ให้ข้อเท้าเหยียดเต็มที่ และเหยียดข้อสะโพกเพื่อให้ส้นเท้าแตะและกดลงกับพื้น

-Foot flat

ในช่วงนี้จะมีการใช้กล้ามเนื้อเช่นเดียวกับขั้นตอน heel strike แต่ข้อเท้าจะงอ  $15^{\circ}$  และข้อเข่าที่เคบเหยียดเต็มที่ในขั้นตอน heel strike จะเริ่มงอ

-Mid strike

ในช่วงนี้ตัวจะเคลื่อนที่มาข้างหน้ามากขึ้น ขาต้องรับน้ำหนักตัวมากขึ้น โดยกล้ามเนื้อจะทำงานดังนี้


- ทำให้ข้อสะโพกงอเล็กน้อย
- บังคับให้กระดูกเชิงกรานอยู่ในแนวระดับ ไม่ให้กระดูกเชิงกราน เอียงมาข้างที่ลอย เพื่อให้แนวแรงเคลื่อนที่เข้ามาใกล้ข้อสะโพกมากขึ้น และ จุดศูนย์กลางไม่เคลื่อนที่สูงเกินไป และเพื่อจะได้ไม่เสียหลักล้มลงไปยังด้านที่กำลังอยู่ในท่า swing phase ได้ง่าย

-Heel off

คือช่วงที่ส้นเท้ายกสูงขึ้นจากพื้นตัวจะเอนไปข้างหน้ามากขึ้นทำให้ข้อสะโพกอยู่ในท่าเอกสารถือเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า เหยียด ประมาณ  $10^{\circ}$  ข้อเข่าเหยียดหรืองอเล็กน้อยประมาณ  $2^{\circ}$  ข้อเท้าอยู่ในท่าเอียง  $15^{\circ}$  ไมวากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-Toe off

คือ ช่วงที่ปลายเท้าดัน(push) ให้ขาไปข้างหน้าเพื่อจะเริ่มต้น swing phase ต่อไป ในขั้นนี้จะเห็นได้ว่าข้อสะโพกเอียงประมาณ  $10^{\circ}$  ข้อเข่าประมาณ  $40^{\circ}$  ข้อเท้าประมาณ  $20^{\circ}$



รูปที่ 2.1.1 แสดงช่วงการเดิน

Swing phase

-Acceleration

ท่านี้ขาจะถูกเปลี่ยนไปข้างหน้าโดยใช้แรงมากมาเร่งข้อสะโพกอยู่ในท่าอง  $15^{\circ}$  ข้อเข่าองประมาณ  $65^{\circ}$  ข้อเท้าประมาณ  $20^{\circ}$


-Mid swing

ท่านี้ขาข้างนั้นถูกดึงให้ลอยมาอยู่ใต้ลำตัว ข้อสะโพกจะอง  $25^{\circ}$  ข้อเข่าอง  $65^{\circ}$  ข้อเท้าอยู่ในท่า neutral เพื่อให้ปลายเท้าขึ้นจากพื้น โดยการทำงานของกล้ามเนื้อจะเหมือนกับช่วง acceleration phase ทุกประการ

-Deceleration

การที่ขาที่ถูกเหวี่ยงไปข้างหน้าจากการทำงานของกล้ามเนื้อต่าง ๆ ที่กล่าวมาแล้วร่วมกับแรงเหวี่ยง(momentum) จะถูกดึงให้ช้าลง เพื่อจะได้เข้าสู่ stance phase ต่อไป ข้อสะโพกก็ยังอยู่ในท่าอง  $25^{\circ}$  แต่ข้อเข่าจะอยู่ในท่าเหยียดเต็มที่จากแรงเหวี่ยง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.1.2 แสดงช่วงการเดินในขั้นตอน Heel Strike



รูปที่ 2.1.3 แสดงช่วงการเดินในขั้นตอน Mid Stance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ลีเกอซันมีให้ดาวน์โหลดฟรีและไม่ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1.4 แสดงช่วงการเดินในขั้นตอน Push off



รูปที่ 2.1.5 แสดงช่วงการเดินในขั้นตอน Mid Swing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 Introduction for electronics communication


การส่งผ่านข้อมูลโดย electronics แล้ว โดยมากจะส่งโดยใช้วิธีการ modulation ซึ่งก็คือ นำ สัญญาณข้อมูลซึ่งมีความถี่ต่ำไปเปลี่ยนแปลงคุณสมบัติบางอย่างของสัญญาณ carrier หรือสัญญาณพาห้ ซึ่งมีความถี่สูงกว่า เหตุที่ต้องทำเช่นนั้นนั้นก็เพราะ

1. การส่งผ่านโดยตรงจะมีการรบกวนของคลื่น เช่น เสียงพูดจะมีความถี่ประมาณ 20-3k Hz หากต้องการส่งสัญญาณนี้ไปพร้อมกันทีเดียว 2 คน จะเกิดความผิดพลาดขึ้น จึงจำเป็นต้องอาศัยช่วงความถี่อื่นแทน
2. สัญญาณข้อมูลโดยทั่วไปนั้นมีความถี่ต่ำ ซึ่งเป็นไปได้ยาก หรือ ทำได้แต่ประสิทธิภาพต่ำ ในการสร้างอุปกรณ์รับส่ง เช่น ในระบบวิทยุหากต้องการสร้างเสาอากาศในระดับความถี่ เสียงนั้นจะมีขนาดใหญ่จนอาจจะสร้างไม่ได้เลย

คุณสมบัติของสัญญาณพาห้ที่สัญญาณข้อมูลสามารถเปลี่ยนแปลงได้มี 3 ลักษณะ คือ ขนาด (amplitude) , ความถี่ (frequency) และ เฟส (phase) ซึ่งก็คือ การ modulate สัญญาณในรูปแบบที่แตกต่างกัน


### 2.2.1 Amplitude Modulation

คือ การเปลี่ยนแปลงขนาดของสัญญาณพาห้ (carrier) ตามสัญญาณข้อมูล (intelligence signal) จากรูปที่ 2.2.1 จะเห็นได้ว่า ขนาดของสัญญาณ carrier นั้น เปลี่ยนแปลงตาม IS (intelligence signal) โดยที่สัญญาณ AM จะมีขนาดสูงสุด เมื่อสัญญาณ IS มีค่าสัญญาณเป็นบวกมากที่สุด และ จะต่ำสุดเมื่อ IS มีค่าเป็นลบมากที่สุด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 2.2.1 รูปสัญญาณ AM ซึ่งเปลี่ยนแปลงตามสัญญาณข้อมูล

ทำไมสัญญาณจึงต้องส่งในลักษณะนี้ หากเราเอา carrier รวมกับ IS โดยตรงเลยจะเป็นเช่นไร ดัง  
ในรูปที่ 2.2.2



รูปที่ 2.2.2 การรวมกันแบบเชิงเส้นของสัญญาณ sine ต่อสัญญาณ

สัญญาณที่ได้นั้นไม่เหมาะสมเพราะถ้าส่งกันจริงๆแล้ว สัญญาณที่จะไปปรากฏทางด้านเสาอากาศฝั่งรับจะเหลือเพียงสัญญาณ carrier เท่านั้น เนื่องจากสัญญาณความถี่ต่ำ IS จะส่งผ่านสัญญาณวิทยุไม่ได้


ซึ่งสัญญาณจากรูปที่ 2.2.1 มีความเหมาะสมมากกว่าในการส่งสัญญาณ โดยสัญญาณดังกล่าวมีองค์ประกอบทางความถี่ดังนี้

1. สัญญาณ DC
2. ความถี่ต้นกำเนิด 2 ความถี่
3. ผลรวมของความถี่ต้นกำเนิด
4. Harmonic ของความถี่ทั้งสอง

จากรูปที่ 2.2.3 แสดงความถี่ที่ปรากฏ มีความถี่หลักอยู่ 3 ความถี่ คือ

1. lower side frequency ( $f_c - f_i$ ) :  $f_c$  carrier frequency,  $f_i$  IS frequency
2. carrier frequency ( $f_c$ )
3. upper side frequency ( $f_c + f_i$ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.3 Nonlinear mixing


ซึ่ง ความถี่ซึ่งอยู่ข้าง  $f_c$  ทั้งสองนั้น คือ ผลบวกและผลต่างระหว่าง  $f_c$  กับ  $f_i$  เช่น ต้องการส่ง สัญญาณความถี่ 5kHz ลงบน carrier 1MHz จะได้องค์ประกอบต่างๆดังนี้

$$1 \text{ MHz} + 5 \text{ kHz} = 1,005,000 \text{ Hz (upper side frequency)}$$

$$1 \text{ MHz} = 1,000,000 \text{ Hz (carrier frequency)}$$

$$1 \text{ MHz} - 5 \text{ kHz} = 995,000 \text{ Hz (lower side frequency)}$$

แต่สัญญาณข้อมูลโดยทั่วไปจะไม่ใช้ความถี่เดี่ยวๆ แต่จะเป็นแถบความถี่หรือband ดังในรูปที่ 2.2.4




รูปที่ 2.2.4 การมอดคูเดทความถี่แบบเป็นแถบ

### 2.2.1.1 Percentage Modulation

มีไว้เพื่อพิจารณาผลของ IS ที่มีต่อ carrier ว่าจะมากกว่าค่าสูงสุด หรือ ต่ำกว่าค่าต่ำสุดหรือเปล่า และยังมีชื่ออื่นๆอีกคือ modulation index หรือ modulation factor ใช้สัญลักษณ์เป็น  $m$  จากรูปที่ 2.2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.5 การพิจารณา Percentage modulation

$$\%m = \frac{E_i}{E_c} \times 100\% \tag{1}$$


หรือ  $m = \frac{E_i}{E_c}$  หรือ  $\%m = \frac{B - A}{B + A} \times 100\%$

### 2.2.1.2 Overmodulation

ถ้าค่าต่ำสุด A เป็น 0 ผลที่ได้คือมี percentage modulation เป็น

$$\%m = \frac{B - A}{B + A} \times 100\% = \frac{B - 0}{B + 0} \times 100\% = 100\%$$

นี่คือค่าสูงสุดที่เป็นไปได้สำหรับการ Modulation ถ้าหาก IS มีขนาดใหญ่กว่านี้ จะเกิดภาวะที่เรียกว่า overmodulation ขึ้น ซึ่ง carrier จะขาดหายเป็นเกิดความผิดเพี้ยนขึ้นดังรูป 2.2.6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามรูปที่ 2.2.6 Overmodulation อย่างยิ่งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1.3 AM Analysis

ขนาดของสัญญาณ AM นั้นหาได้โดยนำเอาค่า ขนาดสูงสุดของ carrier  $E_c$  บวกกับค่า IS

$$E = E_c + e_i \quad (2)$$

แต่  $e_i = E_i \sin \omega_i t$  ดังนั้น

$$E = E_c + E_i \sin \omega_i t \quad (3)$$

จาก (1),  $E_i = mE_c$  ดังนั้น

$$E = E_c + mE_c \sin \omega_i t = E_c (1 + m \sin \omega_i t) \quad (4)$$

ค่า instantaneous ของ AM signal ผลคูณระหว่างขนาด E กับค่าที่ขึ้นกับเวลา  $\sin \omega_c t$

$$e = E \sin \omega_c t$$

$$= E_c (1 + m \sin \omega_i t) \sin \omega_c t$$

$$= E_c \sin \omega_c t + E_c m \sin \omega_i t \sin \omega_c t$$

จาก  $\sin x \sin y = \frac{1}{2} [\cos(x-y) - \cos(x+y)]$  ดังนั้น

$$e = E_c \sin \omega_c t + \frac{mE_c}{2} \cos(\omega_c - \omega_i)t - \frac{mE_c}{2} \cos(\omega_c + \omega_i)t \quad (5)$$

ค่าที่ได้ทั้ง 3 คือ

1. ความถี่ carrier
2. ความถี่ lower sideband ที่  $f_c - f_i$
3. ความถี่ upper sideband ที่  $f_c + f_i$

และยังแสดงให้เห็นอีกด้วยว่า bandwidth ที่ต้องใช้สำหรับ AM transmission นั้น ต้องเป็น 2 เท่าของความถี่สูงสุดของสัญญาณข้อมูล

### 2.2.2 Angle Modulation

การ modulate อีก 2 ชนิด คือ ทาง frequency และ phase นั่นคือการ modulate เชนมม แบ่งได้เป็น 2 แบบ คือ


Phase modulation (PM) : คือ การที่เฟสเปลี่ยนแปลงจากค่าอ้างอิงไปตามขนาดของ IS

Frequency modulation (FM) : คือ การที่ความถี่ของ carrier เปลี่ยนแปลงตามขนาดของ IS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.1 FM Generetor อย่างง่าย


จากรูปที่ 2.2.7 ประกอบไปด้วย LC tank circuit ต่อกับวงจร Oscillator แต่ Capacitor ของวงจรนั้น เป็น microphone ขณะมีสัญญาณเสียงเข้าสู่ microphone จะทำให้ระยะห่างระหว่างแผ่น plate มีค่าเปลี่ยนไป ส่งผลให้ค่า c เปลี่ยนแปลงไปตามเสียงที่เข้ามา ซึ่งค่า c ดังกล่าวจะส่งผลโดยตรงกับความถี่ที่ถูกผลิตมาโดย oscillator ซึ่งก็คือสัญญาณ FM นั่นเอง



รูปที่ 2.2.7 Capacitor microphone FM generator

จากหลักการดังกล่าวจะได้รูปแบบของสัญญาณดังรูปที่ 2.2.8

รูปที่ 2.2.8 FM representation



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่จำนวนความถี่ที่เพิ่มขึ้นและลดลงรอบๆความถี่  $f_c$  นั้นเรียกว่า frequency deviation หรือ  $\delta$  ( การขจัดทางความถี่ ) โดยสัญญาณของข้อมูลจะมีผลต่อ frequency deviation ดังนี้

1. ขนาดของ IS จะกำหนดปริมาณของ frequency deviation
2. ความถี่ของ IS จะกำหนดอัตราของ frequency deviation

เช่น หากขนาดของ IS เปลี่ยน 2 เท่า โดยที่  $f_c$  เท่าเดิม การขจัดทางความถี่จะเพิ่มเป็น 2 เท่าด้วย แต่หาก IS มี  $f_c$  เปลี่ยนเป็น 2 เท่า ปริมาณการขจัดจะเท่าเดิม แต่อัตราการแกว่งทางความถี่ของการขจัดนั้นจะเพิ่มเป็น 2 เท่า หรือก็คือ หากขนาดของ IS เพิ่มขึ้น การเปลี่ยนแปลงของความถี่จะต้องมากขึ้นด้วย แต่ถ้าหากความถี่มากขึ้นอัตราการเปลี่ยนแปลงของ  $\delta$  จะมากขึ้นนั่นเอง

### 2.2.2.2 FM Analysis

เนื่องจาก PM และ FM มีความสัมพันธ์กันจึงขอกล่าวไปพร้อมกันเลย

สมการของ PM คือ

$$e = A \sin(\omega_c t + m_p \sin \omega_i t) \quad (6)$$

โดยที่  $e =$  instantaneous voltage

$A =$  ค่าสูงสุดของสัญญาณ carrier

$\omega_c =$  ความถี่เชิงมุมของ carrier ( $2\pi f_c$ )

$m_p =$  ค่าการเลื่อนเฟสสูงสุด

$\omega_i =$  ความถี่เชิงมุมของ modulating ( intelligence ) signal ( $2\pi f_i$ )

ค่า  $m_p$  นั้นถูกนิยามเป็น modulation index ของ PM และสมการของ FM คือ

$$e = A \sin(\omega_c t + m_f \sin \omega_i t) \quad (7)$$

ซึ่งเหมือนกับ PM เกือบทุกประการ เว้นเพียงแต่ modulation index ซึ่งของ FM จะเป็น  $m_f$  ซึ่ง


$$m_f = \text{FM modulation index} = \frac{\delta}{f_i} \quad (8)$$

ข้อแตกต่างระหว่าง FM และ PM

Modulation	Frequency deviation	Phase deviation
Frequency	แปรตามสัปดาห์ของ modulating signal	แปรตามสัปดาห์และแปรผันกับความถี่ของ modulating signal
Phase	แปรตามทั้งสัปดาห์และความถี่ของ modulating signal	แปรตามสัปดาห์ของ modulating signal

หรือแสดงได้ดังรูปที่ 2.2.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.9 Deviation effects on FM/PM by intelligence parameters

2.2.2.3 FM Mathematical Solution

ในการพิจารณาองค์ประกอบทางความถี่ของ FM นั้นต้องใช้เครื่องมือทางคณิตศาสตร์ คือ Bessel functions ซึ่งจะแสดงให้เห็นว่า ในการ modulate สัญญาณ sine ปริสุทธิ์ กับ carrier นั้น จะก่อให้เกิดองค์ประกอบข้างเคียงจำนวนมาก ซึ่งมีความถี่เป็นความถี่ของ carrier รวมกับ ความถี่ ซึ่งเป็นผลคูณทางความถี่กับ  $f_i$  แต่องค์ประกอบที่ห่างจาก  $f_c$  ไปมากๆก็ยังคงสามารถละเอียดได้ใน การที่จะส่งแบบ FM

ผลลัพธ์ที่ได้ในการคำนวณด้วย Bessel Function กับ FM equation ได้เป็นดังนี้

$$f_c(t) = J_0(m_f) \cos \omega_c t - J_1(m_f) [\cos(\omega_c - \omega_i)t - \cos(\omega_c + \omega_i)t] + J_2(m_f) [\cos(\omega_c - 2\omega_i)t + \cos(\omega_c + 2\omega_i)t] - J_3(m_f) [\cos(\omega_c - 3\omega_i)t + \cos(\omega_c + 3\omega_i)t] + \dots \tag{9}$$

โดยที่  $f_{(ci)}$  = ความถี่องค์ประกอบทั้งหมดของ FM

$J_0(m_f) \cos \omega_c(t)$  = องค์ประกอบของ carrier

$J_1(m_f) [\cos(\omega_c - \omega_i)t - \cos(\omega_c + \omega_i)t]$  = 1<sup>st</sup> set of side frequency  
at  $\pm f_i$  above and below carrier

$J_2(m_f) [\cos(\omega_c - 2\omega_i)t + \cos(\omega_c + 2\omega_i)t]$  = 2<sup>nd</sup> set of side frequency  
at  $\pm 2f_i$  above and below the carrier

สำหรับการหาขนาดของแต่ละองค์ประกอบนั้น หาได้จาก

$$J_n(m_f) = \left(\frac{m_f}{2}\right)^n \left[ \frac{1}{n!} - \frac{(m_f/2)^2}{1!(n-1)!} + \frac{(m_f/2)^4}{2!(n+2)!} - \frac{(m_f/2)^6}{3!(n+3)!} + \dots \right] \tag{10}$$

ซึ่งคำนวณค่าไว้ได้ดังตารางที่ 2.2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

n OF ORDER

x (mi)	J <sub>0</sub>	J <sub>1</sub>	J <sub>2</sub>	J <sub>3</sub>	J <sub>4</sub>	J <sub>5</sub>	J <sub>6</sub>	J <sub>7</sub>	J <sub>8</sub>	J <sub>9</sub>	J <sub>10</sub>	J <sub>11</sub>	J <sub>12</sub>	J <sub>13</sub>	J <sub>14</sub>	J <sub>15</sub>	J <sub>16</sub>
0.00	1.00	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
0.25	0.98	0.12	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
0.5	0.94	0.24	0.03	—	—	—	—	—	—	—	—	—	—	—	—	—	—
1.0	0.77	0.44	0.11	0.02	—	—	—	—	—	—	—	—	—	—	—	—	—
1.5	0.51	0.56	0.23	0.06	0.01	—	—	—	—	—	—	—	—	—	—	—	—
2.0	0.22	0.58	0.35	0.13	0.03	—	—	—	—	—	—	—	—	—	—	—	—
2.5	-0.05	0.50	0.45	0.22	0.07	0.02	—	—	—	—	—	—	—	—	—	—	—
3.0	-0.26	0.34	0.49	0.31	0.13	0.04	0.01	—	—	—	—	—	—	—	—	—	—
4.0	-0.40	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	—	—	—	—	—	—	—	—	—
5.0	-0.18	-0.33	0.05	0.56	0.39	0.26	0.13	0.05	0.02	—	—	—	—	—	—	—	—
6.0	0.15	-0.28	-0.24	0.11	0.36	0.36	0.25	0.13	0.06	0.02	—	—	—	—	—	—	—
7.0	0.30	0.00	-0.30	-0.17	0.16	0.35	0.34	0.23	0.13	0.06	0.02	—	—	—	—	—	—
8.0	0.17	0.23	-0.11	-0.29	-0.10	0.19	0.34	0.32	0.22	0.13	0.06	0.03	—	—	—	—	—
9.0	-0.09	0.24	0.14	-0.18	-0.27	-0.06	0.20	0.33	0.30	0.21	0.12	0.06	0.03	0.01	—	—	—
10.0	-0.25	0.04	0.25	0.06	-0.22	-0.23	-0.01	0.22	0.31	0.29	0.20	0.12	0.06	0.03	0.01	—	—
12.0	0.05	-0.22	-0.08	0.20	0.18	-0.07	-0.24	-0.17	0.05	0.23	0.30	0.27	0.20	0.12	0.07	0.03	0.01
15.0	-0.01	0.21	0.04	-0.19	-0.12	0.13	0.21	0.03	-0.17	-0.22	-0.09	0.10	0.24	0.28	0.25	0.18	0.12

Source: E. Cambi, *Bessel Functions*, Dover Publications, Inc., New York, 1948. Courtesy of the publisher.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ซึ่งที่จริงแล้วค่าในตารางควรมีความถี่ที่เป็นจำนวนอนันต์ความถี่ แต่บางความถี่นั้นสามารถละเลยได้ โดยจะเห็นได้ว่าที่  $m_f = 0.25$  นั้นต้องการ bandwidth ( $2f_i$ ) เทียบเท่ากับ AM การหา bandwidth ด้วยวิธีดังกล่าวมาแล้วนั้น สามารถทำได้ แต่ยังมีวิธีที่ง่ายกว่า โดยการประมาณค่าโดยอาศัยกฎของ Carson (Carson's rule) ดังนี้

$$BW \approx 2(\delta_{\max} + f_{i\max}) \quad (11)$$

โดยที่การประมาณนี้จะส่งผ่านพลังงานได้ประมาณ 98% อีก 2% เป็นส่วนของ sideband ที่ถูกละเลย

#### 2.2.2.4 Noise Suppression

ข้อดีที่ FM มีเหนือกว่า AM คือ คุณสมบัติทางด้านสัญญาณรบกวน (Noise) แสดงให้เห็นได้ดังรูปที่ 2.2.10



รูปที่ 2.2.10 FM, AM noise comparison


เนื่องจากสัญญาณนั้นถูกรบกวนทาง Amplitude ได้ง่าย ดังนั้น สัญญาณ FM จึงถูกรบกวนได้ยากกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.2.5 Direct FM Generation

#### 1) Varactor Diode

Varactor คือ ไดโอดที่มีค่าความจุไฟฟ้าภายใน ซึ่งจะแปรค่าตาม reverse voltage ที่ตกคร่อมบนตัวมัน เราจะนำมันมาทำเป็นวงจร modulator แบบ FM




รูปที่ 2.2.11 Varactor diode modulator

ขณะที่ไม่มี  $E$ , จะได้ว่า  $C_1, L_1$  และค่าความจุไฟฟ้า  $D_1$  ต่อขนานกัน และ เกิด resonant กัน จนทำให้กำเนิดความถี่ carrier ออกมา และ  $D_1$  ถูก reverse bias อยู่ โดยมี  $C_c$  เป็นตัวแยก DC ออกจากวงจร Oscillator แต่จะต้องแสดงตัวเป็น Short circuit ที่ความถี่ carrier เมื่อมี  $E$ , จะทำให้ค่าความจุไฟฟ้าของ  $D_1$  เปลี่ยนไป ทำให้ความถี่ที่ได้เปลี่ยนแปลงไปด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) Reactance Modulator

เป็นการ modulate โดยใช้ Active device เป็นเหมือน reactance ที่แปลงค่าได้ เช่น ใน วงจรดังรูป 2.2.12



รูปที่ 2.2.12 Reactance modulator

สมมติให้กระแสไหลเข้าขา Gate ของ JFET มีค่าใกล้ศูนย์ จะได้ว่า

$$e_s = i_1 R \tag{12}$$

$$i_1 = \frac{e}{R - jX_c} \tag{13}$$

จาก (12),(13)

$$e_s = \frac{R \times e}{R - jX_c} \tag{14}$$

กระแส drain คือ  $i_d = g_m e_s$  ; โดยที่  $g_m$  คือค่า Transconductance ของ JFET

$$i_d = \frac{g_m \times R \times e}{R - jX_c} \tag{15}$$

ดังนั้นค่า Z ที่จะเห็นจาก drain ตู ground คือ

$$Z = \frac{e}{i_d} = e \div \frac{g_m \times R \times e}{R - jX_c} \tag{16}$$

ถ้าเลือกค่า  $R \ll X_c$  จะได้ว่า สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีโอกาสนำไปใช้

$$Z = \frac{R}{2\pi f C_{eq}} \tag{17}$$

โดยที่  $C_{eq} = g_m RC$


ซึ่งก็คือ จะทำตัวเหมือนกับค่า impedance ของ capacitor โดยจะเปลี่ยนค่าตาม  $g_m$  ซึ่งก็คือ เราสามารถใส่ modulating signal เข้าทางขา Gate แล้วนำผลนี้ไปใช้ในการเปลี่ยนแปลงค่า impedance ในวงจร oscillator จะได้วงจรกำเนิดสัญญาณ FM

3) LIC VCO FM Generation

อีกวิธีหนึ่งคือใช้ voltage-controlled oscillator(VCO) ซึ่งจะผลิตความถี่ตามส่วนของ Voltage ที่ใช้ควบคุม ซึ่งจะลดอุปกรณ์ลงได้มาก

4) Crosby Modulator


ในรูปแบบการ modulate ทั้ง 3 แบบนั้นมี ข้อเสียคือ ไม่มีการใช้ Crystal oscillator เป็นความถี่อ้างอิง ซึ่งตามข้อตกลง FCC นั้นเสถียรภาพของความถี่ carrier นั้นจะต้องถูกควบคุมอย่างเข้มงวด เนื่องจากค่า Q ที่สูงมากของ Crystal ทำให้ไม่สามารถ modulate ได้โดยตรง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
**รูปที่ 2.2.13 Crosby direct FM transmitter**  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.2.13 จะเห็นได้ว่ามีการนำสัญญาณ Output กลับมาควบคุมสัญญาณ input ใน reactance modulator โดยตัว discriminator จะทำหน้าที่ตรงข้ามกับ VCO และจะเป็น 0 หากความถี่ที่ได้ตรง

### 5) Phase-Locked-Loop FM Transmitter




รูปที่ 2.2.14 PLL FM transmitter block diagram

จากรูป ที่ต้อง /2 ก่อนก็เพื่อเพิ่ม deviation ซึ่งหากใช้ Crystal 2.5 MHz เลยแต่เริ่ม จะให้ deviation ที่แคบมาก จะมีปัญหาตรง phase detector และที่ต้อง /50 เพราะเป็นค่าที่มีประสิทธิภาพสูงสุดแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6) การรับสัญญาณ

### 6.1) Receiver characteristics



รูปที่ 2.2.15 Simple radio receiver block diagram

เนื่องจากสัญญาณที่รับได้จากเสาอากาศจะมีขนาดเล็กมาก จึงจำเป็นที่จะต้องทำการขยาย โดยวงจรที่ใช้ขยายนี้เป็นวงจร tuned ซึ่งจะขยายเฉพาะช่วงความถี่ที่เลือก เพื่อที่ป้องกันสัญญาณรบกวนจากแหล่งอื่น

หลังจากขยายแล้วก็ทำการตรวจจับเอาสัญญาณ ขั้วมุลออกมา จากนั้นก็ขยายพลังงานเพื่อขับหลอดเรียววงจรอย่างง่ายนี้ว่า tuned radio frequency, TRF receivers

### 6.2) Sensitivity and Selectivity

สองตัวนี้เป็นคุณสมบัติที่ต้องพิจารณาในการใช้งาน receiver โดย

- Sensitivity จะอธิบายถึงค่าที่ต่ำสุดของสัญญาณ input ที่สามารถให้สัญญาณ Output ได้
- Selectivity จะอธิบายถึงความสามารถในการแยกแยะสัญญาณ input ระหว่างความถี่ที่ต้องการกับความถี่อื่น

### 6.3) TRF Selectivity


ในการใช้เครื่องรับแบบ TRF ปัญหาที่จะเกิดขึ้นคือ ขณะที่ค่า Q ของวงจร tuned circuit ค่อนข้างคงที่ ในการรับความถี่สูงขึ้น จะใช้ Bandwidth ที่กว้างขึ้น ดังสมการ

$$BW = \frac{f_r}{Q} \quad (18)$$

ซึ่งจะเป็นปัญหาในการเลือกช่องสัญญาณในความถี่ที่สูงขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 6.4) Superheterodyne Receivers



รูปที่ 2.2.16 Superheterodyne receiver block diagram

จาก Block diagram จะเห็นได้ว่าการ tuned ความถี่โดยใช้ Mixer แปลงความถี่ที่รับเป็นความถี่ IF แล้วจึงขยายแล้ว detect ทำให้ใช้วงจรขยายเดิมได้ ซึ่งทำให้รับช่วงสัญญาณได้มากขึ้น หรือ Selectivity ดีขึ้นนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.3 Power Amplifier

หน้าที่หลักคือต้องให้ output resistance ที่ต่ำเพื่อให้สามารถจ่ายพลังงานไปสู่โหลดได้มาก โดยไม่สูญเสียอัตราขยาย เนื่องจากเป็นภาค Output ขนาดของสัญญาณนั้นจะมีขนาดใหญ่ หากจะใช้ Small-signal model นั้นจะดีมิใช่อย่างไรแม้กระทั่ง ดังนั้น ความเป็นเชิงเส้นจึงยังคงเป็นคุณสมบัติที่ยังคงความสำคัญมาก ๆ การวัดค่า Output stage นั้นได้รับการออกแบบดีแค่ไหน ดูได้จากค่า total harmonic distortion (THD) เป็นค่าอัตราส่วนระหว่าง rms ขององค์ประกอบรวมที่ไม่รวม fundamental harmonic คือ rms ของความถี่ fundamental

อีกส่วนที่สำคัญก็คือ พลังงานที่สูญเสียใน transistor เนื่องจาก สัมพันธ์กับอุณหภูมิ สูงสุดที่อุปกรณ์จะรับได้ (เนื่องจากพลังงานสูญเสียจะเปลี่ยนเป็นความร้อน และสะสมอยู่ใน transistor) และพลังงานที่ใช้หากมาก จะทำให้ขนาดของแหล่งจ่ายใหญ่ขึ้น หรือสิ้นเปลืองพลังงานจากแบตเตอรี่ และเพิ่มความยุ่งยากในการออกแบบระบบระบายความร้อน

2.3.1 ประเภทของ output stage

รูปที่ 2.3.1 Collector current waveforms of transistors operating in (a) class A, (b) class B, (c) class AB, (d) class C amplifier stage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่มีการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องยกย่องถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป Class A จะให้ output waveform ดังรูป(a) ซึ่งกระแสไบอัสจะสูงกว่ากระแสสูงสุดของสัญญาณ หรือก็คือสามารถขยายได้ทั้ง  $360^\circ$  แต่กลับกัน ในรูปที่ (b) เป็นแบบ Class B จะนำสัญญาณเพียง  $180^\circ$  เท่านั้น ถ้าจะให้ครบรูปสัญญาณอีกครั้งหนึ่ง จะทำงานโดยทรานซิสเตอร์ตัวอื่น

Class ระหว่าง A และ B คือ AB มี DC current ที่มากกว่า 0 และมี waveform ดังรูป (C) นั้นคือ นำสัญญาณได้มากกว่า  $180^\circ$  แต่น้อยกว่า  $360^\circ$  และจะต้องมี transistor อีกตัวเพื่อนำสัญญาณส่วนที่เหลือ


และรูป d เป็น class C จะทำสัญญาณเพียงช่วงสั้นๆ โดยมีมุมการนำกระแส น้อยกว่า  $180^\circ$

Class A, AB และ B นั้น นิยมใช้กันใน Audio Amplifier ส่วนใน Class C นั้นใช้กับ radio-frequency (RF)

2.3.2 Class A output stage

เนื่องจากค่า output resistance ที่ต่ำ วงจร emitter follower จึงเป็นวงจรที่ได้รับความนิยมในการออกแบบ class A output stage

Transfer characteristic



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 2.3.2 วงจร emitter follower(Q1) ถูกไบอัสด้วยกระแสที่จาก Q2

รูปที่ 2.3.2 เป็นวงจร emitter follower ซึ่ง  $Q_1$  ถูกไปอัสโดยแหล่งจ่ายกระแสคงที่  $I$  จาก  $Q_2$  เนื่องจาก  $i_{E1} = I + i_e$  ฉะนั้น กระแสไปอัสจะต้องมีค่ามากกว่าค่าลบสูงสุดของกระแสโหลด ไม่เช่นนั้น  $Q_1$  จะ cut off และจะไม่สามารถทำงานเป็น class A ได้อีก

Transfer characteristic ของวงจรในรูป 2.3.2 สามารถอธิบายได้ดังนี้

$$V_o = V_i - V_{BE1} \tag{19}$$

โดยที่  $v_{BE1}$  ขึ้นอยู่กับกระแสเบสอิมีเตอร์  $i_b$  และกระแสโหลด  $i_e$  จะได้ความสัมพันธ์ดังรูปที่

2.3.4 โดยที่ขอบบนจะเกิดขึ้นเมื่อ  $Q_1$  saturated ไว้ว่า

$$V_{O_{max}} = V_{CC} - V_{CE1sat} \tag{20}$$

ในด้านลบนั้น ถูกจำกัดที่  $Q_1$  เริ่มไม่นำกระแส หรือ

$$v_{O_{min}} = -IR_L \tag{21}$$


หรือเมื่อ  $Q_2$  เริ่มเข้าสู่ saturate

$$V_{O_{max}} = V_{CC} + V_{CE2sat} \tag{22}$$

จาก (21) และ (22) จะได้ว่า ค่ากระแสไปอัสต้องมากกว่า

$$I \geq \frac{-V_{CC} + V_{CE2sat}}{R_L} \tag{23}$$

รูปที่ 2.3.3 Transfer characteristic ของวงจร emitter follower ในรูปที่ 2.3.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Power conversion Efficiency

ประสิทธิภาพในการแปลงพลังงาน นิยามได้ดังนี้

$$\eta = \frac{P_L}{P_S} \quad (24)$$

โดยที่  $P_L$  = Load power

$P_S$  = Supply power

สำหรับวงจร Emitter follower ในรูปที่ 2.3.2 สมมุติว่า สัญญาณ Output Voltage เป็น สัญญาณ sine ที่มีค่าสูงสุดเป็น  $\hat{V}_o$  ฉะนั้น ค่าพลังงานเฉลี่ยที่โหลดจะได้เป็น

$$P_L = \frac{1}{2} \frac{\hat{V}_o^2}{R_L} \quad (25)$$

พลังงานที่ดึงจาก Supply คือ

$$P_S = 2V_{CC}I \quad (26)$$

จาก (C), (D) ได้ว่า


$$\eta = \frac{1}{4} \left( \frac{\hat{V}_o}{IR_L} \right) \left( \frac{\hat{V}_o}{V_{CC}} \right) \quad (27)$$

เนื่องจาก  $\hat{V}_o \leq V_{CC}$  และ  $\hat{V}_o \leq IR_L$  ฉะนั้น ประสิทธิภาพสูงสุดจะเกิดขึ้นเมื่อ

$$\hat{V}_o = V_{CC} = IR_L \quad (28)$$

หรือก็คือ ค่าประสิทธิภาพสูงสุดจะอยู่ที่ 25%

### 2.3.3 Class B Output Stage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.3.4 Class B output stage  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 2.3.4 คือวงจร Class B output stage ซึ่งประกอบด้วยคู่ของ transistor ถูกต่อในลักษณะที่ไม่สามารถนำกระแสพร้อมกันได้

**Circuit Operation**

ขณะที่ input voltage  $V_i$  เป็น 0 transistor ทั้ง 2 ตัว cut off และ  $v_o$  เป็น 0 เมื่อ  $v_i$  เป็นบวกเพิ่มขึ้น จนกระทั่งมากกว่า 0.5 V  $Q_N$  เริ่มนำกระแส และทำงานเป็นวงจร Emitter follower ในกรณีนี้  $v_o$  ตาม  $v_i$  และ  $Q_N$  เป็นตัวจ่ายกระแสไหลต ขณะเดียวกัน  $Q_P$  จะโดน reversed bias อยู่ ทำให้  $Q_P$  cut off

ถ้า input voltage ลบต่ำกว่า 0 มากกว่า 0.5 V.  $Q_P$  จะทำกระแสเป็นวงจร emitter follower และนี้  $v_o$  จะตาม  $v_i$  อีกครั้ง แต่คราวนี้  $Q_N$  จะ cut off เรียกการทำงานในลักษณะนี้ว่า push-pull

**Transfer Characteristic**



รูปที่ 2.3.5 Transfer characteristic ของ class B output stage

จากรูปที่ 2.3.5 จะเห็นได้ว่า มีช่วงที่ Transistor ทั้ง 2 ตัว cut off ซึ่งแถบนั้น เรียกว่า dead band หรือก็คือเกิด crossover distortion

**Power-Conversion Efficiency**

พิจารณาเช่นเดียวกับใน Class A ได้ว่า

$$P_L = \frac{1}{2} \frac{\hat{V}_o^2}{R_L} \tag{29}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า แต่กระแสจะดึงจาก Supply ในลักษณะของ Half sine wave ที่มีขนาดสูงสุดเป็น  $\frac{\hat{V}_o}{R_L}$  ที่มีการนำไปใช้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง


จะได้ว่า 
$$P_s = \frac{2}{\pi} \frac{\hat{V}_o}{R_L} V_{CC} \tag{30}$$

ดังนั้น ประสิทธิภาพจะได้เป็น 
$$\eta = \frac{\pi}{4} \frac{\hat{V}_o}{V_{CC}} \tag{31}$$

ประสิทธิภาพสูงสุดจะเกิดเมื่อ  $\hat{V}_o$  มีค่าสูงสุด หรือก็คือ  $V_{CC}$  นั่นเอง

$$\therefore \eta_{max} = \frac{\pi}{4} = 75.5\%$$

### 2.3.4 Class AB output stage



รูปที่ 2.3.6 Class AB output stage

Crossover distortion สามารถกำจัดโดยใช้วงจรไบแอสแบบไบแอส ซึ่งมีการ bias  $V_{BB}$  ระหว่างขาเบสของ  $Q_N$  และ  $Q_P$  ให้อุปกรณ์  $Q_N$  และ  $Q_P$  สมมาตรกัน

จะได้ว่า 
$$i_N = i_P = I_Q = I_S^{V_{BB}/2V_T} \tag{32}$$

#### Circuit Operation

จากรูปที่ 2.3.6 จะได้ว่า เมื่อ  $v_i$  เป็นบวก

$$v_o = V_i + \frac{V_{BB}}{2} - V_{BEW} \tag{33}$$

และเมื่อ  $v_o$  เพิ่มขึ้นนั้น จะส่งผลให้กระแส  $i_L$  ไหลผ่าน  $R_L$  และ  $I_N$  ก็เพิ่มขึ้นด้วย นั่นคือ

$$i_N = i_P + i_L \tag{34}$$

การเพิ่มขึ้นของ  $i_N$  จะสัมพันธ์กับที่  $v_{BEW}$  ก็เพิ่มขึ้น แต่อย่างไรก็ตาม Voltage bias ที่ขาเบส

ทั้ง 2 ยังคงที่ เพราะฉะนั้น  $v_{BEW}$  ที่เพิ่มขึ้น จะส่งผลให้  $v_{EBP}$  ลดลง และทำให้  $i_P$  ลดลงด้วย จาก

ความสัมพันธ์ดังกล่าว จะพิสูจน์ได้ว่า แปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{BE} + V_{CE} = V_{CC} \tag{35}$$

$$I_T \ln\left(\frac{I_N}{I_S}\right) + I_T \ln\left(\frac{I_P}{I_S}\right) = 2I_T \ln\left(\frac{I_a}{I_S}\right) \tag{36}$$

$$i_n i_p = I_a^2 \tag{37}$$

เนื่องจาก  $i_n$  เพิ่มขึ้นและ  $i_p$  ลดลงในอัตราส่วนเดียวกัน ขณะที่ผลลัพธ์จากผลคูณนั้นเป็นค่าคงที่ จะได้ว่า

$$i_n^2 - i_n i_p - I_a^2 = 0 \tag{38}$$

การทำงานของ transistor จะสลับกันทำงาน ดังใน class B แต่ในช่วง  $v_o$  ไม่สูง(น้อยกว่า  $V_{BE}$ ) นั้น จะทำกระแสทั้งสองตัวเพียงแต่หากเป็นบวก  $Q_N$  จะนำกระแสในลักษณะที่ เมื่อ  $i_n$  เพิ่มขึ้น  $i_p$  ลดลงที่อธิบายไปแล้ว ส่วนในด้านลบก็จะตรงกันข้ามกัน ผลลัพธ์ได้ดังรูปที่ 2.3.7




รูปที่ 2.3.8 Transfer characteristic ของ class AB stage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 Tuned Amplifier


เป็นวงจร LC-tuned Amplifier มีไว้เพื่อใช้เลือกขยายเฉพาะความถี่ที่ต้องการ มีผลการตอบสนองความถี่ดังรูปที่ 2.3.9



รูปที่ 2.3.9 ผลการตอบสนองความถี่ของ Tuned Amplifier

ซึ่งมีผลตอบสนองคล้ายกับ band-pass filter ดังในรูปที่ 2.3.9 ผลการตอบสนองนั้น จะมีศูนย์กลางอยู่ที่ความถี่  $\omega_0$  และ 3-dB bandwidth ขนาด  $B$  และ Skirt selectivity ซึ่งโดยทั่วไป วัดจากอัตราส่วนของ 30-dB bandwidth ต่อ 3-dB bandwidth

พื้นฐานทั่วไป จะอาศัยวงจร parallel LCR เป็น Load หรือที่ input ของ BJT หรือ FET amplifier จากวงจร small signal ในรูปที่ 2.3.10



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น **คลิกที่นี่** ให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.3.10 วงจรเสมือนของ Tuned amplifier อย่างง่าย

เป็นวงจรที่เรียกกันว่า Single tuned amplifier จากวงจรเสมือน เราสามารถวิเคราะห์ได้ว่า

$$V_o = \frac{-g_m V_i}{Y_L} = \frac{-g_m V_i}{sC + \frac{1}{R} + \frac{1}{sL}} \quad (39)$$

หา Voltage gain ได้จาก

$$\frac{V_o}{V_i} = \frac{-gm}{C} \frac{s}{s^2 + s\left(\frac{1}{CR}\right) + \frac{1}{LC}} \quad (40)$$

$$\text{จะได้ว่า } \omega_0 = \frac{1}{\sqrt{LC}} \quad (41)$$

3-dB Bandwidth

$$B = \frac{1}{CR} \quad (42)$$

$$Q = \frac{\omega_0}{B} = \omega_0 CR \quad (43)$$

และมี Center frequency มี gain คือ


$$\frac{V_o(j\omega_0)}{V_i(j\omega_0)} = -gmR \quad (44)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3 การออกแบบ และการทดลอง

การพัฒนาโดยส่วนใหญ่จะเกิดขึ้นเพื่อเพิ่มระยะเวลาการส่งข้อมูลของตัวขา กับ ตัวส่งข้อมูล จึงได้นำการส่งผ่านแบบอนุกรมมาใช้แทน แทนระบบแบบขนาน ซึ่งทำงานโดยผ่าน bus ISA ของคอมพิวเตอร์ แต่จะใช้พอร์ทอนุกรมของคอมพิวเตอร์แทน ซึ่งจะต้องเขียนโปรแกรมในส่วนควบคุมใหม่ เพื่อรองรับระบบการส่งแบบใหม่นี้ และได้สร้างวงจรควบคุมอีกชุดหนึ่ง เพื่อรับคำสั่งจากทางคอมพิวเตอร์มาควบคุมวงจรจับขาอีกต่อหนึ่ง ส่วนที่ใช้ควบคุมขานั้นประกอบด้วย

- 1) ส่วนขับเคลื่อนมอเตอร์ จะมีทั้งหมด 6 ส่วน ควบคุมข้อทั้ง 6 ดังรูปที่ 3.1




รูปที่ 3.1 แสดงตำแหน่งต่างๆของมอเตอร์

โดยวงจรส่วนขับเคลื่อนนั้นสร้างขึ้นจากโครงสร้างที่เป็น H-bridge ทำให้มอเตอร์นี้หมุนได้ 2 ทิศทาง โดยทิศทางการหมุนนี้ เรากำหนดให้เป็น flexion และ extension แทนการจำลองการหดและขยายของกล้ามเนื้อ โดยการควบคุมมอเตอร์แต่ละตัวนั้น ควบคุมด้วย เลขดิจิตอลจำนวน 2 บิต ฉะนั้นข้อมูลที่ใช้สำหรับควบคุมขานี้ มีทั้งหมด 12 บิต

- 2) ส่วนตรวจจับตำแหน่ง

เนื่องจากหากไร้การตรวจจับตำแหน่งแล้ว การควบคุมแบบกျပิดจะเกิดขึ้นไม่ได้ ฉะนั้นส่วนนี้เป็นส่วนบ่งบอกความละเอียดในการระบุตำแหน่ง ซึ่งใช้ 4 บิตในแต่ละข้อต่อ ข้อมูลที่ต้องใช้ทั้งหมดคือ 24 บิต โดยข้อมูลที่อ่านได้และบิตนั้นจะอ่านจาก photo-transistor โดยมี LED เป็นตัวกำเนิดสัญญาณแสง และ ส่องแสงผ่านแผ่นรหัสซึ่งเป็นรหัสเกรยโค้ด จากนั้นจึงผ่านวงจรแยกสัญญาณไฟฟ้า โดยผ่านวงจร opto-isolator วงจรนั้นมีโครงสร้างอย่างง่าย ดังรูปที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจร sensor และ วงจรแยกแหล่งจ่าย


โดยโครงสร้างในทั้ง 2 ส่วนนั้น เป็นโครงสร้างที่มีอยู่ก่อนแล้ว สามารถศึกษาได้จาก  
โครงการงานขากลก่อนหน้านี้ได้

จากโครงสร้างที่ได้กล่าวมาแล้ว มีสัญญาณที่เราต้องจัดการอยู่ 2 สัญญาณ คือ

- 1) สัญญาณที่จะต้องส่งไปควบคุมฯ 12 บิต
- 2) สัญญาณที่จะอ่านได้จากฯ 24 บิต


เนื่องจากเราต้องการใช้พอร์ตอนุกรมมาตรฐานของคอมพิวเตอร์ และเมื่อควบคุมบิตต่างๆ  
ได้จำนวนมากพอ เราจึงเลือก Microcontroller เบอร์ 8051 มาใช้งาน โดยใช้วงจรรวมเบอร์ 8255  
ร่วมด้วย เพื่อขยายพอร์ตให้เพียงพอกับสัญญาณควบคุมทั้งหมด และเพื่อให้ความเร็วในการส่ง  
ข้อมูลตรงกับ Computer จึงเลือกใช้ความเร็วในการส่งที่ 9600 บิต ต่อ วินาที  
จากเงื่อนไขต่างๆ ทั้งหมดนั้น ได้ block diagram ของวงจรควบคุมอย่างง่ายดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 แสดง Block diagram ของวงจร microcontroller

และเลือกใช้ Crystal ความถี่ 11.092 MHz เนื่องจากความเร็วที่ต้องการใช้ส่ง 9600 บิตต่อวินาที เป็นตัวบังคับให้ใช้ และต้องเขียน โปรแกรมให้ทำงานในโหมด 1 ด้วย และตำแหน่งของ 8255 ที่จะเลือกใช้คือ FF00 – FF03 และ FE00 – FE03 ฉะนั้นสร้างวงจร Decoder ได้ดังนี้




รูปที่ 3.4 วงจร decoder สำหรับเลือกตัว 8255

โดยกำหนดให้ใช้ 8255 # 1 เป็น input ทั้งหมด เพื่อใช้อ่านข้อมูลทั้งหมดจาก sensor ทั้งหมด 24 บิต คือใช้ทั้ง port A,B และ C เป็น input ทั้งหมด และ 8255 # 2 เป็น output ทั้งหมด แต่ใช้เพียง 12 บิต เท่านั้น และเนื่องจากส่วนตั้งการยังคงเป็นคอมพิวเตอรื รูปแบบของ

พอร์ตทอนุกรมทั้ง 2 ยังมีส่วนที่แตกต่างกันเล็กน้อยคือ ระดับสัญญาณไฟฟ้าที่ใช้ต่างกัน โดยในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า คอมพิวเตอรืใช้สัญญาณ +15V. ในการระบุเป็น logic 0 และ -15 V. เป็น logic 1 แต่ในไมวากรณใดๆ ทั้งสิ้น อีกทั้งห้ามมีหลอดไฟและต้องอ่างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ Microcontroller ใช้ +5.0 V. เท่านั้น ฉะนั้นจึงจำเป็นต้องมีอุปกรณ์แปลง ในที่นี้เลือกใช้ IC เมอร์

DS 275 มีรูปแบบการต่อและข้อกำหนดใน Datasheet ที่แนบมาด้วย โดยจะทำหน้าที่เป็นวงจร Charge pump ไว้แปลงระดับแรงดัน แต่ได้วงจรทั้งหมดดังรูปที่ 3.5



รูปที่ 3.5 วงจรไมโครคอนโทรลเลอร์ที่ใช้

แล้วออกแบบโครงสร้างโปรแกรมที่ใช้ควบคุมดังนี้ ให้คอมพิวเตอร์เป็นตัวจัดการ โดยจะตั้งอ่านข้อมูลหมุนซ้าย หรือ หมุนขวาในแต่ละข้อต่อ แล้วตัวไมโครคอนโทรลเลอร์ควบคุมการอ่าน และตั้งหมุนหรือหยุดมอเตอร์

การโปรแกรมในไมโครคอนโทรลเลอร์ประกอบด้วย

- 1) การกำหนดค่าเริ่มต้นต่างๆ คือ กำหนด mode การทำงานของ 8255 ทั้ง 2 และอัตรา การส่งข้อมูลการเปิดปิดพอร์ทอนุกรม โดยมี baud rate ที่ 9600 บิต/วินาที
- 2) ส่วนคำสั่ง แยกคำสั่งออกเป็น 3 ประเภท
  - 2.1 คำสั่งในการขับเคลื่อนมี 2 ทิศทาง 6 ชุด คือ มีทั้ง 12 คำสั่ง
  - 2.2 คำสั่งในการปิดมอเตอร์มี 6 ชุด 6 คำสั่ง
  - 2.3 คำสั่งในการอ่านตำแหน่งมี 6 ชุด 6 คำสั่ง

มีทั้งหมด 24 คำสั่ง มีอักษรภาษาอังกฤษตัวเล็กทั้งหมด 26 ตัว

จึงเลือกใช้ตัวอักษรภาษาอังกฤษตัวเล็กเป็น Code ในการเข้ารหัส เนื้อหาการเข้ารหัส

ต่างๆ ดูได้จาก Comment ในโปรแกรมในภาคผนวกได้

ส่วนการโปรแกรมบนคอมพิวเตอร์นั้นประกอบด้วย

- 1) การสร้างชุดคำสั่งใช้งานพอร์ทอนุกรม
- 2) คำสั่งที่ใช้ในการควบคุม


โดยแยกลำดับการควบคุมออกเป็น 3 ระดับ คือ

เอกสารนี้เป็นเอกสารที่สงวนเวลาหรือลิขสิทธิ์การใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1) Manual คือ ควบคุมโดยบุคคล  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยากห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- 2) Auto คือ เดินอัตโนมัติ
- 3) Semi-Auto คือ ควบคุมตำแหน่งที่ขั้วต่อจะหยุดได้

กระบวนการที่ใช้ในการควบคุมนั้นจะเป็นแบบ Close-loop คือ จะมีการอ่านค่าก่อนการตัดสินใจทุกครั้ง



รูปที่ 3.6 แสดงตำแหน่งและทิศทางการหมุน

เนื่องจากแต่ละขั้วต่อนั้น มีตำแหน่งระบุในการหมุนทั้งหมด 4 บิต หรือ 16 ตำแหน่ง แต่ 0 นั้นเป็นขอบจึงเหลือ 15 ตำแหน่ง องศาของแต่ละจุดนั้นไม่เท่ากัน อยู่ระหว่าง 4-6 องศา ขึ้นอยู่กับตำแหน่งที่จะวัด จากรูปที่ 3.6 ตำแหน่งปัจจุบันคือ 6 ต้องการไปหยุดที่ 2 เราจะต้องหมุนไปทาง f หากเลยไปที่ 1 เราต้องหมุนกลับมาทาง e นี่เป็นกระบวนการอย่างง่ายในการควบคุมมอเตอร์ทั้งขา



รูปที่ 3.7 Pow chart ของฟังก์ชันที่ใช้ควบคุม

จากวงจรที่ได้ออกแบบมาทั้งหมดนั้น

**การทดลองส่วนควบคุม** งานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อนำไปทดลองใช้งาน ขาสามารถเดินได้ และมอเตอร์หยุดในตำแหน่งที่ต้องการได้ แต่ยังคงอาศัยสายไฟเพื่อนำสัญญาณข้อมูลอยู่

ส่วนที่เหลืออีกส่วนคือ ส่วนของวงจร FSK ทั้งภาครับและภาคส่ง โดยวงจรในส่วนนี้จะ

มีเพื่อทำให้การติดต่อระหว่าง คอมพิวเตอร์และ ตัวขาแยกออกจากกันได้


มี Block Diagram ดังนี้

ในส่วนภาคส่ง



รูปที่ 3.8 Block diagram ในส่วนภาคส่ง

และในส่วนภาครับ




รูปที่ 3.9 Block diagram ในส่วนภาครับ

การออกแบบภาคส่งในแต่ละส่วนเป็นดังนี้

เราเลือกให้ความถี่ derivative เป็น 250 kHz และเลือกใช้ความถี่ Carrier อยู่ที่ 25 และ 27 MHz สำหรับส่งความถี่ทั้ง Tx และ Rx ของพอร์ทอนุกรม หรือก็คือ ความถี่ของสัญญาณ FSK นั้นต่างกันช่วงละ 500 kHz ได้ว่าความถี่ที่จะต้องสร้างมีดังนี้ 27.5, 27, 25.5 และ 25 MHz ที่คือเลือกให้ห่างกันระหว่างความถี่ Carrier ขนาดนี้ มาจาก Carson's rules ที่ว่า


$$\begin{aligned}
 BW &\approx 2(f_{\max} + f_{\min}) \\
 &\approx 2(250\text{kHz} + 50\text{kHz}) \\
 &\approx 1500\text{kHz}
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 แสดงช่วงความถี่และแสดงค่าที่ใช้

และความถี่ออสซิลเลเตอร์นั้นใช้ 4 MHz เพื่อให้สามารถหารความถี่ แล้วเหลือพอดิ 500kHz โดยอัตราส่วนที่ใช้หารคือหาร 8 ในช่วงจรกำเนิดความถี่ดังนี้




รูปที่ 3.11 วงจรกำเนิด clock 4 MHz

วงจรนี้มี U2B ทำหน้าที่เป็น Buffer และ U1A เป็น inverting Amp. หากวาดวงจรส่วนกำเนิดความถี่จะได้เป็น



รูปที่ 3.12 วงจรเสมือนของวงจรกำเนิด clock


จากวงจรเสมือนของ Crystal ซึ่งเป็นดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.13 วงจรเสมือนของ Crystal

เมื่อนำไปแทนจะได้เป็น




รูปที่ 3.14 วงจรเสมือนของวงจร Clapp Oscillator

ซึ่ง  $R_s$  นั้น จะเป็นตัวกำหนดกระแสสูงสุดที่จะไหลผ่านมันไปและวงจรนี้ทำงานเป็น วงจร Clapp Oscillators

การทดลอง

เมื่อทดสอบวงจรในรูปที่ 3.11 แล้วเราได้สัญญาณ Clock ความถี่ 4 MHz ที่มี Duty cycle = 50% เราใช้ ripple counter เป็นตัวหารความถี่โดยเลือกใช้เบอร์ 74HC93 มีวงจรดังนี้



รูปที่ 3.15 วงจรหารความถี่ 8 เท่า

การทดลอง

จากการทดลองวงจรในรูปที่ 3.11 ต่อกับ 3.15 ชุดนี้สามารถหารและกำเนิดความถี่ 500 kHz ได้ และ ชุดสวิทซ์ในการหารความถี่อีกชุด ซึ่งจะต้องหารด้วยค่าต่างๆ ดังนี้

ที่	27.5 MHz	ต้องการด้วย	55
	27 MHz	..	54
	25.5 MHz	..	51
	25 MHz	..	50

การออกแบบวงจรหารความถี่ 55 → 50 เท่า

เลือกใช้ IC หารความถี่แบบ clear ได้เบอร์ 74LS197 ซึ่งสามารถใช้งานได้ถึงความถี่ 30 MHz เป็นค่าต่ำสุด เนื่องจากค่าที่ต้องการนับนั้นมากถึง 55 ต้องใช้จำนวนบิตที่ค่า 64 หรือ 6 บิต

ค่าที่จะใช้ในการรีเซต คือ

A5	A4	A3	A2	A1	A0	
1	1	0	1	1	1	55
1	1	0	1	1	0	54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่นอญตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1	1	0	0	1	1	51
1	1	0	0	1	0	50

ในการใช้งานนั้น วงจรจะแยกส่วนหาร 55 เพื่อเป็นบิต 1 และ หาร 54 เป็นบิต 0 ในชุด 27 MHz และ หารด้วย 51 เป็น บิต 1 ส่วน หารด้วย 50 เป็นบิต 0 จึงออกแบบวงจร Reset แยกกันได้

A5	A4	A3	A2	A1	A0	
1	1	0	1	1	1	← 55
1	1	0	1	1	0	← 54

รูปที่ 3.16 แสดงการวิเคราะห์การออกแบบวงจรรีเซ็ต สำหรับการหาร 55,54

จาก Sum of product นำ A5,A4,A2 และ A1 มา and กัน และเลือกความถี่โดยนำ A0 มา XOR กับ Data ที่ต้องการจะส่งจะได้



รูปที่ 3.17 แสดงวงจรหาร 55 และ 54


และในวงจรของ 25.5 และ 25 MHz ต้องใช้สัญญาณมา Decoder สัญญาณ reset ดังนี้

A5	A4	A3	A2	A1	A0	
1	1	0	0	1	1	← 51
1	1	0	0	1	0	← 50

รูปที่ 3.18 แสดงการวิเคราะห์การออกแบบวงจรหาร 51,50


นำ A5 , A4 และ A1 มา AND กัน และ A0 มา XOR ซึ่งจะได้ วงจร Reset เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.19 แสดงวงจรรีเซ็ตสำหรับหาร 51,50

จากวงจร Reset นำไปต่อกับวงจรมับโดยใช้ IC#74LS197 2 ตัว ได้เป็นดังนี้



รูปที่ 3.20 แสดงวงจรหารความถี่

เนื่องจากตามสัญญาณที่ได้จาก A6 นั้น Duty Cycle ไม่เท่ากับ 50% จึงต้องนำ A5 มาหาร 2 อีกทีก่อนนำไปใช้ โดยใช้ JK Flip-Flop ต่อในลักษณะของ T Flip-Flop เป็นวงจรหาร 2 ดังนี้




รูปที่ 3.21 รูปแสดงวงจรหาร 2 เพื่อแต่งสัญญาณ ให้มี duty cycle ประมาณ 50%


**ผลการทดลอง**

จากการทดลองต่อวงจร 3.20 กับ วงจร 3.21 และใช้ความถี่อินพุทที่ 5.0 MHz สำหรับการหารความถี่ที่ 50 เท่าได้ ความถี่ Output เป็น 100kHz แต่ Duty Cycle นั้นไม่เท่ากับ 50% แต่ได้ประมาณ 40% ฉะนั้นวงจรนี้ความถี่ จะได้รับการปรับปรุงเพิ่มเติมไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และวงจรส่วน PLL นั้นใช้ IC#NE564 โดยเลือกใช้  $C_0 = 10 \text{ pF}$  จากกราฟใน Datasheet ที่แบบมาแสดงในรูปที่ 3.22 และวงจรตาม Datasheet ในรูปที่ ได้วงจรกำเนิด FSK ดังรูป 3.23



รูปที่ 3.22 แสดงกราฟแสดงความสัมพันธ์ระหว่าง VCO Capacitor ต่อ ความถี่



รูปที่ 3.23 วงจรสร้างสัญญาณ FSK

#### ผลการทดลอง

วงจรในรูปที่ 3.23 ไม่สามารถทำงานได้ เพราะให้ Output ออกมามีช่วงความถี่ที่แกว่งอยู่ระหว่าง 10-50 MHz โดยไม่สามารถจับความถี่ที่ต้องการได้ พบสาเหตุว่า Phase Detector นั้นไม่ทำงานเนื่องจากค่าที่วัดได้จาก Loop Filter นั้นไม่มีการเปลี่ยนแปลง เนื่องจากส่วนของ NE564 ไม่ทำงานแต่เมื่อทดสอบ VCO แล้วโดยจากวงจรภายใน NE564 อ้างอิงจาก Circuit Description ในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า หน้า 3 รูปที่ 6 ดังที่แนบมาด้วย จากสมการที่ 19 ในหน้า 5

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$\text{ใช้ } C = 10^5 \text{ pF}$$

ได้

$f_0$  จากการคำนวณ = 4.5kHz

$f_0$  จากการทดลอง = 3.33kHz ที่  $V_{cm} = 4 \text{ V}$

$$\text{ใช้ } C = 10^4 \text{ pF}$$

ได้

$f_0$  จากการคำนวณ = 45.454 kHz

$f_0$  จากการทดลอง = 58.823 kHz ที่  $V_{cm} = 4 \text{ V}$

และที่

$$\text{ใช้ } C = 10^3 \text{ pF}$$

ได้

$f_0$  จากการคำนวณ = 454.54kHz

$f_0$  จากการทดลอง = 500kHz ที่  $V_{cm} = 4 \text{ V}$

จากที่ได้มันต่างจากการคำนวณเล็กน้อย เมื่อทำการวิเคราะห์ ได้ต่อมาพบว่า ส่วนตรงจับความถี่นั้น ไม่เปรียบเทียบกันคือที่ ขา 4 และ 5 นั้น ไม่เปลี่ยนแปลง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 4 สรุปและวิจารณ์

สุดท้ายแล้วตัวจากกลั่น ได้รับการปรับปรุงวิธีการขับเคลื่อนและระบบส่งสัญญาณใหม่ทั้งหมด แล้วสามารถเดินได้และมีฟังก์ชันในการควบคุมมากขึ้น แต่ยังไม่สามารถทำให้ไร้สายได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

//Robot legs controller program in computer

//number and part(use sides that look from behind legs)
//1.left hip
//2.left knee
//3.left foot
//4.right hip
//5.right knee
//6.right foot

#include <stdio.h>
#include <iostream.h>
#include <conio.h>
#include <dos.h>
#include <iomanip.h>
#include <process.h>
#include "serial.h"

const int io_port=0; //using com port 1

int read(int part); //read part position
void move(int part,int position); //move part to new position
void partinmanual(int part); //sub funtion of manual
void manual(void); //manual control
void automat(void); //automatic control
void readposi(void);
void semiauto(void);

void main()
{
    char typein;

    rs_init(io_port);
    clrscr();
    cout << "Robot legs controller program v. 0.02" << endl;
    do
    {
        clrscr();
        cout << "Type [m(Manual),a(Auto),r(read position),s(semi-auto):q(quit
) : ";
        cin >> typein;
        cout << endl;
        switch(typein)
        {
            case 'm' : manual(); break;
            case 'a' : automat();break;
            case 'r' : readposi();break;
            case 's' : semiauto();break;
        };
    }
    while(typein != 'q');
    cout << "Good luck.";
}

void automat()
{
    char typein;
    do
    {
        cout << "Type [r(ready),s(stand),w(walk),m(main menu) : ";
        cin >> typein;
        cout << endl;
        switch(typein)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ผู้ใช้สามารถมีเหตุตบแต่งและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    case 'r':
        move(1,2);
        move(4,2);
        move(2,9);
        move(5,8);
        move(3,6);
        move(6,8);
        break;
    case 's':
        move(3,10);
        move(6,10);
        move(2,7);
        move(5,10);
        move(1,6);
        move(4,6);
        break;
    case 'w':
        move(1,1);
        move(2,9);
        move(3,6);
        move(6,8);
        move(5,8);
        move(4,7);
        for (int i=0;i<5 ;++i)
        {
            move(4,8);
            move(3,8);
            move(2,8);
            move(1,5);
            move(5,12);
            move(4,4);
            move(5,11);
            move(3,5);
            move(1,7);
            move(6,9);
            move(5,8);
            move(4,6);
            move(1,1);
            move(2,9);
            move(3,6);
            move(6,8);
            move(5,8);
            move(4,7);
        }
        move(3,10);
        move(6,9);
        move(2,4);
        move(1,5);
        break;
}
}
while(typein != 'm');
}

```

```
void manual()
```

```
{
    int part;
    char dir;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าใครก็ตามที่ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
{
    cout << "Which part : " <<endl
    << "1. left hip" <<endl
```

```

    << "2. left knee" <<endl
    << "3. left foot" <<endl
    << "4. right hip" <<endl
    << "5. right knee"<<endl
    << "6. right foot"<<endl
    << "7. quit" <<endl
    << "type a number:";
cin >> part;
cout << endl;
cout << "Which direction (f(flexion),e(extension) : ";
cin >> dir;
cout << endl<<"Press 's' to stop." << endl
    << "Current position : ";
switch(dir)
{
    case 'f' :
        switch(part)
        {
            case 1 : rs_write(io_port, 'a');
                    partinmanual(part);
                    break;
            case 2 : rs_write(io_port, 'b');
                    partinmanual(part);
                    break;
            case 3 : rs_write(io_port, 'c');
                    partinmanual(part);
                    break;
            case 4 : rs_write(io_port, 'g');
                    partinmanual(part);
                    break;
            case 5 : rs_write(io_port, 'h');
                    partinmanual(part);
                    break;
            case 6 : rs_write(io_port, 'i');
                    partinmanual(part);
                    break;
        };break;
    case 'e' :
        switch(part)
        {
            case 1 : rs_write(io_port, 'd');
                    partinmanual(part);
                    break;
            case 2 : rs_write(io_port, 'e');
                    partinmanual(part);
                    break;
            case 3 : rs_write(io_port, 'f');
                    partinmanual(part);
                    break;
            case 4 : rs_write(io_port, 'j');
                    partinmanual(part);
                    break;
            case 5 : rs_write(io_port, 'k');
                    partinmanual(part);
                    break;
            case 6 : rs_write(io_port, 'l');
                    partinmanual(part);
                    break;
        };break;
};
while(part != 7 );
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าใครก็ได้ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void partinmanual(int part)
{
    for(int i=0;i<=50;++i)
    {
        cout <<read(part)<<setw(4)<<'\b'<<'\b'<<'\b'<<'\b';
    };
    cout <<read(part)<<setw(4)<<endl;
    rs_write(io_port, 't');
}

int read(int part)
{
    unsigned char output;
    int posi;

    posi = 0;
    switch(part)
    {
        case 1 :
            rs_write(io_port, 'u');
            output = rs_read(io_port);
            output &= 0xf0;
            output >>= 4;
            break;
        case 2 :
            rs_write(io_port, 'v');
            output = rs_read(io_port);
            output &= 0x0f;
            break;
        case 3 :
            rs_write(io_port, 'w');
            output = rs_read(io_port);
            output &= 0xf0;
            output >>= 4;
            break;
        case 4 :
            rs_write(io_port, 'x');
            output = rs_read(io_port);
            output &= 0x0f;
            break;
        case 5 :
            rs_write(io_port, 'x');
            output = rs_read(io_port);
            output &= 0xf0;
            output >>= 4;
            break;
        case 6 :
            rs_write(io_port, 'z');
            output = rs_read(io_port);
            output &= 0x0f;
            break;
    };
    switch(output)
    {
        case 0x01 : posi = 1;break;
        case 0x03 : posi = 2;break;
        case 0x02 : posi = 3;break;
        case 0x06 : posi = 4;break;
        case 0x07 : posi = 5;break;
        case 0x05 : posi = 6;break;
        case 0x04 : posi = 7;break;
        case 0x0C : posi = 8;break;
        case 0x0D : posi = 9;break;
        case 0x0F : posi = 10;break;
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าในกรณีใด หากมีข้อสงสัยหรือต้องการข้อมูลเพิ่มเติม กรุณาติดต่อฝ่ายบริการลูกค้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

case 0x0E : posi = 11; break;
case 0x0A : posi = 12; break;
case 0x0B : posi = 13; break;
case 0x09 : posi = 14; break;
case 0x08 : posi = 15; break;
};
return(posi);
}

```

```

void move(int part, int position)
{

```

```

    int data;

```

```

    switch(part)
    {

```

```

        case 1 :

```

```

            data = read(part);
            while(data != position)
            {

```

```

                if(data < position)
                    rs_write(io_port, 'd');
                else
                    rs_write(io_port, 'a');
                data = read(part);
            };

```

```

            rs_write(io_port, 't');
            break;

```

```

        case 2 :

```

```

            data = read(part);
            while(data != position)
            {

```

```

                if(data < position)
                    rs_write(io_port, 'b');
                else
                    rs_write(io_port, 'e');
                data = read(part);
            };

```

```

            rs_write(io_port, 't');
            break;

```

```

        case 3 :

```

```

            data = read(part);
            while(data != position)
            {

```

```

                if(data < position)
                    rs_write(io_port, 'f');
                else
                    rs_write(io_port, 'c');
                data = read(part);
            };

```

```

            rs_write(io_port, 't');
            break;

```

```

        case 4 :

```

```

            data = read(part);
            while(data != position)
            {

```

```

                if(data < position)
                    rs_write(io_port, 'j');
                else
                    rs_write(io_port, 'g');
                data = read(part);
            };

```

```

            rs_write(io_port, 't');
            break;

```

```

        case 5 :

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในมหาวิทยาลัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น ; ทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        data = read(part);
        while(data != position)
        {
            if(data < position)
                rs_write(io_port, 'h');
            else
                rs_write(io_port, 'k');
            data = read(part);
        };
        rs_write(io_port, 't');
        break;
    case 6 :
        data = read(part);
        while(data != position)
        {
            if(data < position)
                rs_write(io_port, 'l');
            else
                rs_write(io_port, 'i');
            data = read(part);
        };
        rs_write(io_port, 't');
        break;
    };
}

```

```

void readposi(void)
{
    int posi;
    char output;
    int part;

    do
    {
        cout << "Which part : " << endl
            << "1. left hip" << endl
            << "2. left knee" << endl
            << "3. left foot" << endl
            << "4. right hip" << endl
            << "5. right knee" << endl
            << "6. right foot" << endl
            << "7. quit" << endl
            << "type a number:";

        cin >> part;
        cout << endl;
        posi = 0;
        posi = read(part);
        cout << "Position is " << posi << endl;
    }while(part!=7);
}

```

```

void semiauto(void)
{
    int posi;
    char output;
    int part;

```

```

do
{
    cout << "Which part !" << endl
        << "1. left hip" << endl
        << "2. left knee" << endl
        << "3. left foot" << endl
        << "4. right hip" << endl

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ลีดทั้งหมดที่มีให้ดูเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    << "5. right knee"<<endl
    << "6. right foot"<<endl
    << "7. quit"      <<endl
    << "type a number:";
cin  >> part;
cout << endl<<"Current is "<<read(part)<<endl
    << "Which position would you like it to stop?"<<endl
    << "--- ";
cin  >> posi;cout << endl;
move(part, posi);
}while(part!=7);
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/* Program on Microcontroller*/
#include <AT89X52.H>
#include <ABSACC.H>

#define PORTA1 XBYTE[0x0fe00]
#define PORTB1 XBYTE[0x0fe01]
#define PORTC1 XBYTE[0x0fe02]
#define PORTCON1 XBYTE[0x0fe03]

#define PORTA2 XBYTE[0x0ff00]
#define PORTB2 XBYTE[0x0ff01]
#define PORTC2 XBYTE[0x0ff02]
#define PORTCON2 XBYTE[0x0ff03]

unsigned char buffA;          /*buffer the output portA*/
unsigned char buffB;          /*buffer the output portB*/

void command(unsigned char); /*select the response*/

void init(void)
{
    PORTCON1 = 0x9b;          /*set all port of 8255 # 1 to be input port */
    PORTCON2 = 0x80;          /*set all port of 8255 # 1 to be output port*/
    TMOD = 0x20;              /*set timer 1 to auto reload */
    TH1 = 0xfd;               /*baud rate = 9600 */
    TR1 = 1;                  /*start timer 1 */
    SCON = 0x50;              /*set serial port enable receive */
    PCON &= 0x7f;             /*clear bit SMOD */
    ES = 1;                   /*enable interrupt of serial port */
    EA = 1;                   /*enable CPU interrupt */
    TI = 0;
    ET1 = 0;
    buffA = 0x00;
    buffB = 0x00;
    PORTA2 = 0x00;
    PORTB2 = 0x00;
}

/*serial interrupt*/
serial() interrupt 4 using 2
{
    unsigned char input;
    if(RI){                    /*check for input*/
        input = SBUF;
        RI = 0;
        command(input);
    }
    if(TI){                    /*check completed sending data*/
        TI=0;
    }
}

void command(unsigned char input)
{
    switch(input)
    {
        /*command set for on motors*/
        /*Left side behind the legs*/
        case 'a' :
            buffA &= 0xf3;
            buffA |= 0x08;
            PORTA2 = buffA;    /*left hip bend(flexion)*/
            break;
        case 'b' :

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูงและขออภัยล่วงหน้า

```

        buffA &= 0xcf;
        buffA |= 0x20;
        PORTA2 = buffA;    /*left knee bend*/
        break;
case 'c' :
        buffA &= 0x3f;
        buffA |= 0x40;
        PORTA2 = buffA;    /*left foot bend*/
        break;

case 'd' :
        buffA &= 0xf3;
        buffA |= 0x04;
        PORTA2 = buffA;    /*left hip relax(extension)*/
        break;
case 'e' :
        buffA &= 0xcf;
        buffA |= 0x10;
        PORTA2 = buffA;    /*left knee relax*/
        break;
case 'f' :
        buffA &= 0x3f;
        buffA |= 0x80;
        PORTA2 = buffA;    /*left foot relax*/
        break;

/*Right side behind the legs*/
case 'g' :
        buffB &= 0xfc;
        buffB |= 0x01;
        PORTB2 = buffB;    /*right hip bend*/
        break;
case 'h' :
        buffB &= 0xf3;
        buffB |= 0x04;
        PORTB2 = buffB;    /*right knee bend*/
        break;
case 'i' :
        buffA &= 0xfc;
        buffA |= 0x02;
        PORTA2 = buffA;    /*right foot bend*/
        break;

case 'j' :
        buffB &= 0xfc;
        buffB |= 0x02;
        PORTB2 = buffB;    /*right hip relax*/
        break;
case 'k' :
        buffB &= 0xf3;
        buffB |= 0x08;
        PORTB2 = buffB;    /*right knee relax*/
        break;
case 'l' :
        buffA &= 0xfc;
        buffA |= 0x01;
        PORTA2 = buffA;    /*right foot relax*/
        break;

/*command set for off motors*/
case 'm' :
        buffA &= 0xf3;
        PORTA2 = buffA;
        break;

```

เอกสารนี้เป็นเอกสารของโรงเรียนเตรียมอุดมศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาหรือวางฉิ่งฉ่องเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

case 'n' :
    buffA &= 0xcf;      /*left knee */
    PORTA2 = buffA;
    break;
case 'o' :
    buffA &= 0x3f;      /*left foot */
    PORTA2 = buffA;
    break;

/*Right side behind the legs*/
case 'p' :
    buffB &= 0xfc;      /*right hip */
    PORTB2 = buffB;
    break;
case 'q' :
    buffB &= 0xf3;      /*right knee */
    PORTB2 = buffB;
    break;
case 'r' :
    buffA &= 0xfc;      /*right foot */
    PORTA2 = buffA;
    break;

case 't' :
    buffA = 0x00;        /*off all motor*/
    PORTA2 = buffA;
    buffB = 0x00;
    PORTB2 = buffB;
    break;

/*read position*/
case 'u' : SBUF = PORTB1; /*left hip */
    break;
case 'v' : SBUF = PORTA1; /*left knee */
    break;
case 'w' : SBUF = PORTA1; /*left foot */
    break;

case 'x' : SBUF = PORTC1; /*right hip */
    break;
case 'y' : SBUF = PORTC1; /*right knee */
    break;
case 'z' : SBUF = PORTB1; /*right foot */
    break;
}
}

main()
{
    init();
    while(1);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Phase-locked loop

# NE/SE564

### DESCRIPTION

The NE/SE564 is a versatile, high guaranteed frequency phase-locked loop designed for operation up to 50MHz. As shown in the Block Diagram, the NE/SE564 consists of a VCO, limiter, phase comparator, and post detection processor.

### FEATURES

- Operation with single 5V supply
- TTL-compatible inputs and outputs
- Guaranteed operation to 50MHz
- External loop gain control
- Reduced carrier feedthrough
- No elaborate filtering needed in FSK applications
- Can be used as a modulator
- Variable loop gain (externally controlled)

### APPLICATIONS

- High speed modems
- FSK receivers and transmitters
- Frequency Synthesizers

### PIN CONFIGURATIONS




Figure 1. Pin Configuration

- Signal generators
- Various satcom/TV systems
- pin configuration

### ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
16-Pin Plastic Small Outline (SO) Package	0 to +70°C	NE564D	SOT109-1
16-Pin Plastic Dual In-Line Package (DIP)	0 to +70°C	NE564N	SOT38-4
16-Pin Plastic Dual In-Line Package (DIP)	-55 to +125°C	SE564N	SOT38-4

### BLOCK DIAGRAM




Figure 2. Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-locked loop

NE/SE564

**ABSOLUTE MAXIMUM RATINGS**

SYMBOL	PARAMETER	RATING	UNITS
V+	Supply voltage Pin 1 Pin 10	14 6	V V
I <sub>OUT</sub>	Sink Max (Pin 9) and sourcing (Pin 11)	11	mA
I <sub>BIAS</sub>	Bias current adjust pin (sinking)	1	mA
P <sub>D</sub>	Power dissipation	600	mW
T <sub>A</sub>	Operating ambient temperature NE SE	0 to +70 -55 to +125	°C °C
T <sub>STG</sub>	Storage temperature range	-65 to +150	°C

**NOTE:**

Operation above 5V will require heatsinking of the case.

**DC AND AC ELECTRICAL CHARACTERISTICS**

V<sub>CC</sub> = 5V; T<sub>A</sub> = 0 to 25°C; f<sub>O</sub> = 5MHz, I<sub>2</sub> = 400µA; unless otherwise specified.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS SE564			LIMITS NE564			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
			Maximum VCO frequency	C <sub>1</sub> = 0 (stray)	50	65		45	
Lock range	Input ≥ 200mV <sub>RMS</sub> T <sub>A</sub> = 25°C T <sub>A</sub> = 125°C T <sub>A</sub> = -55°C T <sub>A</sub> = 0°C T <sub>A</sub> = 70°C	40 20 50	70 30 80		40 70 70 40			% of f <sub>O</sub>	
Capture range	Input ≥ 200mV <sub>RMS</sub> , R <sub>2</sub> = 27Ω	20	30		20	30		% of f <sub>O</sub>	
VCO frequency drift with temperature	f <sub>O</sub> = 5MHz, T <sub>A</sub> = -55°C to +125°C T <sub>A</sub> = 0 to +70°C = 0 to +70°C f <sub>O</sub> = 5MHz, T <sub>A</sub> = -55°C to +125°C T <sub>A</sub> = 0 to +70°C		500 300	1500 800		600 500		PPM/°C	
VCO free-running frequency	C <sub>1</sub> = 91pF R <sub>C</sub> = 100Ω "Internal"	4	5	6	3.5	5	6.5	MHz	
VCO frequency change with supply voltage	V <sub>CC</sub> = 4.5V to 5.5V		3	8		3	8	% of f <sub>O</sub>	
Demodulated output voltage	Modulation frequency: 1kHz f <sub>O</sub> = 5MHz, input deviation: 2%T = 25°C 1%T = 25°C 1%T = 0°C 1%T = -55°C 1%T = 70°C 1%T = 125°C	16 8 6 12	28 14 10 16		16 8	28 14 13 15		mV <sub>RMS</sub> mV <sub>RMS</sub> mV <sub>RMS</sub> mV <sub>RMS</sub> mV <sub>RMS</sub>	
Distortion	Deviation: 1% to 8%		1			1		%	
S/N	Signal-to-noise ratio	Std. condition, 1% to 10% dev.		40			40		dB
AM rejection	AM rejection	Std. condition, 30% AM		35			35		dB
Demodulated output at operating voltage	Modulation frequency: 1kHz f <sub>O</sub> = 5MHz, input deviation: 1% V <sub>CC</sub> = 4.5V V <sub>CC</sub> = 5.5V	7 8	12 14		7 8	12 14		mV <sub>RMS</sub> mV <sub>RMS</sub>	
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = 5V I <sub>1</sub> , I <sub>10</sub>		45	60		45	60	mA
Output "1" output leakage current	V <sub>OUT</sub> = 5V, Pins 16, 9		1	20		1	20	µA	
"0" output voltage	I <sub>OUT</sub> = 2mA, Pins 16, 9 I <sub>OUT</sub> = 6mA, Pins 16, 9		0.3 0.4	0.6 0.8		0.3 0.4	0.6 0.8	V	

เอกสารนี้เป็นลิขสิทธิ์ของ Philips Semiconductors. การทำซ้ำโดยไม่ได้รับอนุญาตให้ถือว่าผิดกฎหมาย. การทำซ้ำโดยไม่ได้รับอนุญาตให้ถือว่าผิดกฎหมาย.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-locked loop

NE/SE564

TYPICAL PERFORMANCE CHARACTERISTICS




Figure 3. Typical Performance Characteristics

SR01027

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-locked loop

NE/SE564

TYPICAL PERFORMANCE CHARACTERISTICS (Continued)




Figure 4. Typical Performance Characteristics (cont.)

TEST CIRCUIT




Figure 5. Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Phase-locked loop

NE/SE564

## FUNCTIONAL DESCRIPTION

## (Figure 6)

The NE564 is a monolithic phase-locked loop with a post detection processor. The use of Schottky clamped transistors and optimized device geometries extends the frequency of operation to greater than 50MHz.

In addition to the classical PLL applications, the NE564 can be used as a modulator with a controllable frequency deviation.

The output of the PLL can be written as shown in the following equation:

$$V_O = \frac{(f_{IN} - f_O)}{K_{VCO}} \quad (1)$$

$K_{VCO}$  = conversion gain of the VCO

$f_{IN}$  = frequency of the input signal

$f_O$  = free-running frequency of the VCO

The process of recovering FSK signals involves the conversion of the PLL output into logic compatible signals. For high data rates, a considerable amount of carrier will be present at the output of the PLL due to the wideband nature of the loop filter. To avoid the use of complicated filters, a comparator with hysteresis or Schmitt trigger is required. With the conversion gain of the VCO fixed, the output voltage as given by Equation 1 varies according to the frequency deviation of  $f_{IN}$  from  $f_O$ . Since this differs from system to system, it is necessary that the hysteresis of the Schmitt trigger be capable of being changed, so that it can be optimized for a particular system. This is accomplished in the 564 by varying the voltage at Pin 15 which results in a change of the hysteresis of the Schmitt trigger.

For FSK signals, an important factor to be considered is the drift in the free-running frequency of the VCO itself. If this changes due to temperature, according to Equation 1 it will lead to a change in the DC levels of the PLL output, and consequently to errors in the digital output signal. This is especially true for narrowband signals where the deviation in  $f_{IN}$  itself may be less than the change in  $f_O$  due to temperature. This effect can be eliminated if the DC or average value of the signal is retrieved and used as the reference to the comparator. In this manner, variations in the DC levels of the PLL output do not affect the FSK output.

## VCO Section

Due to its inherent high-frequency performance, an emitter-coupled oscillator is used in the VCO. In the circuit, shown in the equivalent schematic, transistors Q21 and Q23 with current sources Q25 - Q26 form the basic oscillator. The approximate free-running frequency of the oscillator is shown in the following equation:

$$f_O \cong \frac{1}{22 R_C (C_1 + C_S)} \quad (2)$$

$R_C = R_{19} = R_{20} = 100\Omega$  (INTERNAL)

$C_1$  = external frequency setting capacitor

$C_S$  = stray capacitance

Variation of  $V_D$  (phase detector output voltage) changes the frequency of the oscillator. As indicated by Equation 2, the frequency of the oscillator has a negative temperature coefficient due to the monolithic resistor. To compensate for this, a current  $I_R$  with negative temperature coefficient is introduced to achieve a low frequency drift with temperature.

## Phase Comparator Section

The phase detection processor consists of a doubled-balanced modulator with a limiter amplifier to improve AM rejection. Schottky-clamped vertical PNPs are used to obtain TTL level inputs. The loop gain can be varied by changing the current in Q<sub>4</sub> and Q<sub>15</sub> which effectively changes the gain of the differential amplifiers. This can be accomplished by introducing a current at Pin 2.

## Post Detection Processor Section

The post detection processor consists of a unity gain transconductance amplifier and comparator. The amplifier can be used as a DC retriever for demodulation of FSK signals, and as a post detection filter for linear FM demodulation. The comparator has adjustable hysteresis so that phase jitter in the output signal can be eliminated.

As shown in the equivalent schematic, the DC retriever is formed by the transconductance amplifier Q<sub>42</sub> - Q<sub>43</sub> together with an external capacitor which is connected at the amplifier output (Pin 14). This forms an integrator whose output voltage is shown in the following equation:

$$V_O = \frac{g_M}{C_2} \int V_{IN} dt \quad (3)$$

$g_M$  = transconductance of the amplifier

$C_2$  = capacitor at the output (Pin 14)

$V_{IN}$  = signal voltage at amplifier input

With proper selection of  $C_2$ , the integrator time constant can be varied so that the output voltage is the DC or average value of the input signal for use in FSK, or as a post detection filter in linear demodulation.

The comparator with hysteresis is made up of Q<sub>49</sub> - Q<sub>50</sub> with positive feedback being provided by Q<sub>47</sub> - Q<sub>48</sub>. The hysteresis is varied by changing the current in Q<sub>52</sub> with a resulting variation in the loop gain of the comparator. This method of hysteresis control, which is a DC control, provides symmetric variation around the nominal value.

## Design Formula

The free-running frequency of the VCO is shown by the following equation:

$$f_O \cong \frac{1}{22 R_C (C_1 + C_S)} \quad (4)$$

$R_C = 100\Omega$

$C_1$  = external cap in farads

$C_S$  = stray capacitance

The loop filter diagram shown is explained by the following equation:

$$f_S = \frac{1}{1 + sRC_3} \text{ (First Order)} \quad (5)$$

$R = R_{12} = R_{13} = 1.3k\Omega$  (Internal)\*

By adding capacitors to Pins 4 and 5, a pole is added to the loop transfer at

$$\omega = \frac{1}{RC_3}$$

**NOTE:**

\*Refer to Figure 6.



# Phase-locked loop

# NE/SE564

## APPLICATIONS

### FM Demodulator

The NE564 can be used as an FM demodulator. The connections for operation at 5V and 12V are shown in Figures 7 and 8, respectively. The input signal is AC coupled with the output signal being extracted at Pin 14. Loop filtering is provided by the capacitors at Pins 4 and 5 with additional filtering being provided by the capacitor at Pin 14. Since the conversion gain of the VCO is not very high, to obtain sufficient demodulated output signal the frequency deviation in the input signal should be 1% or higher.

### Modulation Techniques

The NE564 phase-locked loop can be modulated at either the loop filter ports (Pins 4 and 5) or the input port (Pin 6) as shown in Figure 9. The approximate modulation frequency can be determined from the frequency conversion gain curve shown in Figure 10. This curve will be appropriate for signals injected into Pins 4 and 5 as shown in Figure 9.




Figure 8. FM Demodulator at 12V

### FSK Demodulation

The 564 PLL is particularly attractive for FSK demodulation since it contains an internal voltage comparator and VCO which have TTL compatible inputs and outputs, and it can operate from a single 5V power supply. Demodulated DC voltages associated with the mark and space frequencies are recovered with a single external capacitor in a DC retriever without utilizing extensive filtering networks. An internal comparator, acting as a Schmitt trigger with an adjustable hysteresis, shapes the demodulated voltages into compatible TTL output levels. The high-frequency design of the 564 enables it to demodulate FSK at high data rates in excess of 1.0M baud.

Figure 10 shows a high-frequency FSK decoder designed for input frequency deviations of  $\pm 1.0\text{MHz}$  centered around a free-running frequency of 10.8MHz. The value of the timing capacitance required was estimated from Figure 8 to be approximately 40pF. A trimmer capacitor was added to fine tune  $f_0$  10.8MHz.




Figure 9. Modulator

The lock range graph indicates that the  $\pm 1.0\text{MHz}$  frequency deviations will be within the lock range for input signal levels greater than approximately 50mV with zero Pin 2 bias current. (While strictly this figure is appropriate only for 50MHz, it can be used as a guide for lock range estimates at other  $f_0$  frequencies).

The hysteresis was adjusted experimentally via the 10k $\Omega$  potentiometer and 2k $\Omega$  bias arrangement to give the waveshape shown in Figure 12 for 20k, 500k, 2M baud rates with square wave FSK modulation. Note the magnitude and phase relationships of the phase comparators' output voltages with respect to each other and to the FSK output. The high-frequency sum components of the input and VCO frequency also are viable as noise on the phase comparator's outputs.

## OUTLINE OF SETUP PROCEDURE

1. Determine operating frequency of the VCO:  $f_0 = N$  in feedback loop, then  $f_0 = N \times f_{IN}$ .
2. Calculate value of the VCO frequency set capacitor:
 
$$C_0 \cong \frac{1}{2200 f_0}$$
3. Set  $I_2$  (current sinking into Pin 2) for  $\cong 100\mu\text{A}$ . After operation is obtained, this value may be adjusted for best dynamic behavior, and replace with fixed resistor value of  $R_2 = \frac{V_{CC} - 1.3V}{I_{B2}}$
4. Check VCO output frequency with digital counter at Pin 9 of device (loop open, VCO to  $\phi$  det.). Adjust  $C_0$  trim or frequency adj. Pins 4 - 5 for exact center frequency, if needed.
5. Close loop and inject input signal to Pin 6. Monitor Pins 3 and 6 with two-channel scope. Lock should occur with  $\Delta\phi_{3-6}$  equal to  $90^\circ$  (phase error).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Phase-locked loop

# NE/SE564

- 6. If pulsed burst or ramp frequency is used for input signal, special loop filter design may be required in place of simple single capacitor filter on Pins 4 and 5. (See PLL application section)
- 7. The input signal to Pin 6 and the VCO feedback signal to Pin 3 must have a duty cycle of 50% for proper operation of the phase detector. Due to the nature of a balanced mixer if signals are not

- 50% in duty cycle, DC offsets will occur in the loop which tend to create an artificial or biased VCO.
- 8. For multiplier circuits where phase jitter is a problem, loop filter capacitors may be increased to a value of 10 - 500F on Pins 4, 5. Also, careful supply decoupling may be necessary. This includes the counter chain V<sub>CC</sub> lines.




Figure 10. 10.8MHz FSK Decoder Using the 564

SR01034

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-locked loop

NE/SE564





Figure 11. Phase Comparator (Pins 4 and 5) and FSK (Pin 16) Outputs



เอกสารนี้เป็นเอกสารที่สงวน Figure 12. NE564 Phase-Locked Frequency Multiplier กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# APPLICATION NOTE



## AN179 Circuit description of the NE564

1991 Dec



# Circuit description of the NE564

# AN179

## DESCRIPTION

The NE564 contains the functional blocks shown in Figure 1. In addition to the normal PLL functions of phase comparator, VCO, amplifier and low-pass filter, the NE564 has internal circuitry for an input signal limiter, a DC retriever, and a Schmitt trigger. The complete circuit for the NE564 is shown in Figure 1.

### Limiter

The input functions to produce a near constant amplitude output that serves as the input for the phase comparator. Eliminating amplitude variations in the FM input signal improves the AM rejection of the PLL. Additional features of the NE564's limiter are that it is capable of accepting TTL signals, operates at high frequencies up to 50MHz, and remains functional with variable supply voltages between 5 and 12V.\*

Signal limiting is accomplished in the NE564 with a differential amplifier whose output is clipped by diodes D<sub>1</sub> and D<sub>2</sub> (see Figure 2). Schottky diodes are used because their limiting occurs between 0.3 to 0.4V instead of the 0.6 to 0.7V for regular IC diodes. This lower limiting level is helpful in biasing, especially for 5V operation. When limiting, the DC voltage across R<sub>2</sub> R<sub>3</sub> remains at the Schottky

diode voltage. Good high frequency performance for Q<sub>2</sub> and Q<sub>3</sub> is achieved with current levels in the low mA range. Current-source biasing is established via the current mirror of D<sub>5</sub> and Q<sub>4</sub> (see Figure 1).

Base biasing for Q<sub>3</sub> is of concern because of the nature of the input signal which can be either a TTL digital signal of 0 to 5V amplitude or a low-level, AC coupled analog signal. Compatibility for either type is achieved by modifying the limiter of Figure 2 with the addition of the vertical Schottky PNP transistors Q<sub>1</sub> and Q<sub>5</sub> as shown in Figure 3. The input signal voltage appears as a collector-base voltage for Q<sub>1</sub>, which presents no problems for either high TTL level inputs or low-level analog inputs. Q<sub>5</sub> is in turn diode-biased by D<sub>3</sub> and D<sub>4</sub> (see Figure 1) which places the base voltages of Q<sub>1</sub> and Q<sub>5</sub> at approximately 1.0V. This same biasing network establishes a 1.3V bias at the base of Q<sub>13</sub> for biasing the phase comparator section. A differential output signal from the input limiter is applied to one input of the phase comparator (Q<sub>9</sub> through Q<sub>12</sub>) after buffering the level shifting through the Q<sub>7</sub> - Q<sub>8</sub> emitter-followers.

\*Note: When operating above 5V<sub>CC</sub>, a limiting resistor must be used from V<sub>CC</sub> to Pin 10 of the NE564.




Figure 1. Schematic Diagram of NE564

SL01030

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Circuit description of the NE564

AN179




Figure 2. Basic Limiter Stage

conversion gain,  $K_d$ . The nominal current injected into this node by the internal current source is 0.75mA for 5V operation. If the current is externally removed by gating, the phase comparator can be disabled and the VCO will operate at its free-running frequency.




Figure 5. Variation of the Phase Comparator's Output Voltage vs Phase Error and Bias Current




Figure 3. Limiter Stage with Input Buffering




Figure 4. Phase Comparator Section




Figure 6. VCO Section of NE564

## Phase Comparator

The phase comparator section of the NE564 is shown in Figure 4. It is basically the conventional, double-balanced mixer commonly used in PLL circuits, with a few exceptions. The transconductance,  $g_m$ , for the Q13 - Q14 differential amplifier is directly proportional to the mirror current in Q15. Thus, by externally sinking or sourcing current at Pin 2,  $g_m$  can be changed to alter the phase comparator's

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่นับว่าตีพิมพ์ในนิตยสารหรือวารสารใดๆ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Circuit description of the NE564

AN179




Figure 7. VCO Waveshapes

The variation of  $K_d$  with bias current at Pin 2 is shown in the experimental results of Figure 5. Note that the inherent 90° phase error in the loop produces an approximate zero-phase comparator output voltage. For any particular bias current, the slope of the line is the  $K_d$  conversion gain for the phase comparator. Numerically the data of Figure 5 can be expressed as:

$$K_d \approx 0.66 \left( \frac{\text{volts}}{\text{rad}} \right) + 9.2 \times 10^{-4} \left( \frac{\text{volts}}{\text{rad} \times \mu\text{A}} \right) \times I_{\text{BIAS}} (\mu\text{A}) \quad (1)$$

Equation 1 is valid for bias current less than 800  $\mu\text{A}$  where saturation occurs within the phase comparator.

The current level established in  $Q_{15}$  of Figure 3 determines all other quiescent currents in the phase comparator ( $Q_9$  through  $Q_{14}$ ). Currents through  $R_{12}$  and  $R_{13}$  set the common-mode output voltage from the phase comparator (Pins 4 and 5). Since this common-mode voltage is applied to the VCO to establish its quiescent currents, the VCO conversion gain ( $K_0$ ) also depends upon the bias current at Pin 2.

VCO

The VCO is of the basic emitter-coupled astable type with several modifications included to achieve the high frequency, TTL compatible operation while maintaining low frequency drift with temperature changes. The basic oscillator in Figure 6 consists of  $Q_{19}$ ,  $Q_{20}$ ,  $Q_{21}$  and  $Q_{23}$  with current sinks of  $Q_{25}$  and  $Q_{26}$ . The master current sink of  $Q_{28}$  keeps the total current constant by altering the ratio of currents in  $Q_{25}$  -  $Q_{26}$  and the dummy current sink of  $Q_{27}$ .

The input drive voltage for the VCO is made up of common-mode and difference-mode components from the phase comparator. After buffering the level shifting through  $Q_{17}$  -  $Q_{18}$  and  $R_{15}$  -  $R_{16}$ , the VCO control voltage is applied differentially to the base of  $Q_{27}$  and to the common bases of  $Q_{25}$  and  $Q_{26}$ .

The VCO control voltages from the phase comparator are the Pin 4 and Pin 5 voltages or

$$V_4 = V_{C9} = V_{B18} = V_{CM} + 1/2V_{DM} \quad (2)$$

$$V_5 = V_{C12} = V_{B17} = V_{CM} + 1/2V_{DM} \quad (3)$$

where  $V_{CM}$  and  $V_{DM}$  are the respective common-mode and difference-mode voltages.

Emitter-followers  $Q_{17}$  and  $Q_{18}$  convert these control voltages into control currents through  $D_6$  and  $D_7$  of the form

$$I_6 = \left( \frac{1}{R_{15}} \right) [V_{CM} - 1/2V_{DM} - 3V_{BE}] \quad (4)$$

$$I_7 = \left( \frac{1}{R_{16}} \right) [V_{CM} - 1/2V_{DM} - 3V_{BE}] \quad (5)$$

These individual currents are summed in  $D_8$  and become with  $R_{15} = R_{16} = R$ .

$$I_8 = I_6 + I_7 = 2/R (V_{CM} - 3V_{BE}) \quad (6)$$

Writing  $I_6$  and  $I_7$  as functions of the total  $I$  current gives

$$I_6 = \left( \frac{1}{2} \right) \left( 1 - \frac{V_{DM}}{RI} \right) \quad (7)$$

$$I_7 = \left( \frac{1}{2} \right) \left( 1 + \frac{V_{DM}}{RI} \right) \quad (8)$$




Figure 8. VCO Output as a Function of Input Voltage and Bias Current

Now consider variations in  $I_6$  and  $I_7$  while  $I$  remains constant

$$I_6 = (1 - x) I = \left( \frac{1}{2} \right) \left( 1 - \frac{V_{DM}}{RI} \right) \quad (9)$$

$$I_7 = x I = \left( \frac{1}{2} \right) \left( 1 + \frac{V_{DM}}{RI} \right) \quad (10)$$

where  $0 \leq x \leq 1$ . Thus  $x$  is defined to be

$$x = \left( \frac{1}{2} \right) \left( 1 + \frac{V_{DM}}{RI} \right) \quad (11)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Circuit description of the NE564

AN179

Currents  $I_6$  and  $I_7$  establish proportional currents in  $Q_{25}$ ,  $Q_{26}$  and  $Q_{27}$  in a manner similar to the analysis above since the current in  $Q_{28}$  is a constant, or

$$I_0 = I_{C28} = I_{E25} + I_{E26} + I_{E27A} + I_{E27B}$$

It can be shown that the  $D_7 - D_8$  diode pair will cause identical differential currents to be reflected in both the  $Q_{25} - Q_{26}$  and the  $Q_{27A} - Q_{27B}$  differential amplifier pairs. Consequently, the constant-current of  $I_0$ , jointly shared by the differential amplifier pairs, will divide in each pair with the same  $x$  factor imbalance as in Equation 11.

$$I_{E25} + I_{E26} = x I_0 \tag{12}$$

$$I_{E25} = I_{E26} = \left(\frac{x}{2}\right) I_0 \tag{13}$$

$$I_{E27A} + I_{E27B} = (1-x) I_0 \tag{14}$$

$$I_{E27A} = I_{E27B} = \left(\frac{1-x}{2}\right) I_0 \tag{15}$$

Now consider placing a capacitor between the collectors of  $Q_{25}$  and  $Q_{26}$  (Pins 12 and 13). Oscillation will occur with the capacitor alternately being charged by  $Q_{21}$  and  $Q_{23}$  and constantly discharged by  $Q_{25}$  and  $Q_{26}$ . When the  $Q_{21}$  and  $Q_{22}$  pair conducts,  $Q_{23}$  and  $Q_{24}$  will be off, causing a negative ramp voltage to appear at Pin 13 and a constant voltage at Pin 12 as shown in Figure 7. During the next half-cycle, the transistor roles and voltages are reversed. Capacitor discharge is via  $Q_{25}$  and  $Q_{26}$ , which act as constant-current sinks with current amplitudes as in Equation 13.

During each half-cycle, the capacitor voltage changes linearly by  $2\Delta V$  volts in  $\Delta T$  seconds, where

$$\Delta V = 2R_{20} I_0 \left(\frac{x}{2} + \frac{1-x}{2}\right) = R_{20} I_0 \tag{16}$$

and

$$\Delta T = \frac{C \Delta V}{I_{E25}} \tag{17}$$

Combining these two equations with Equation 13 gives a half period of

$$\Delta T = \frac{4C R_{20}}{x} \tag{18}$$

Utilizing Equation 11 with the  $\Delta T$  expression gives the desired VCO frequency expression of

$$f_0 = f_0' \left(\frac{1}{R_{16}}\right) \left[ \frac{V_{DM}}{2(V_{CM} - 3V_{BE})} \right] \tag{19}$$

where  $f_0'$  is the VCO's free-running frequency given by

$$f_0' = \frac{1}{22 R_{20} C} \tag{20}$$

Equation 19 shows that the oscillator frequency is a linear function of the differential voltage from the phase




Figure 9. Post Detection Processor for FSK

comparator. Resistors  $R_{35}$  and  $R_{36}$  function to insure that an initial current imbalance exists between the  $Q_{25} - Q_{26}$  transistor pair and the dummy  $Q_{27}$ . This imbalance insures that the oscillator is self-starting when power is first applied to the circuit.

The VCO conversion gain is determined as

$$K_O = \frac{\partial f_0}{\partial V_{DM}} = \frac{f_0'}{R_1} \text{ Hz/V} \tag{21}$$

which is valid as long as the transistor's  $V_{BE}$  changes are small with respect to the common-mode voltage. Both  $f_0$  and  $K_O$  are inversely proportional to  $R$ , which has a strong positive temperature coefficient. An internal current  $I_R$  having an equal and opposite negative temperature coefficient is inserted into the VCO as shown in Figure 6.

Experimental determination of  $K_O$  can be found from the data of Figure 8 where  $K_O$  is the slope of either line. Numerically these results are for  $I_{BIAS} = 0$ .

$$K_O = 0.95 \frac{\text{MHz}}{\text{V}} = 5.9 \times 10^6 \frac{\text{rad}}{\text{volt/sec}} \tag{22}$$

and for  $I_{BIAS} = 800 \mu\text{A}$

$$K_O = 1.7 \frac{\text{MHz}}{\text{V}} = 10.45 \times 10^6 \frac{\text{rad}}{\text{volt/sec}} \tag{23}$$

It must be noted that the specific values obtained for  $K_O$  in the manner above are valid only for the 1.0MHz free-running frequency where the data was taken. However, good estimates for  $K_O$  at other free-running frequencies can be obtained by linearly scaling  $K_O$  to the desired  $f_0'$ . Thus, it is sometimes convenient to define a normalized  $K_O$  as

$$K_{O(norm)} = \frac{K_O}{f_0'} = 5.9 \frac{\text{rad}}{\text{V}} (I_{BIAS} = 0) \tag{24}$$

$$= 10.45 \frac{\text{rad}}{\text{V}} (I_{BIAS} = 800 \mu\text{A})$$

The  $K_O$  estimate for any bias then can be obtained by multiplying the normalized conversion gain by the desired free-running frequency, or

$$K_O (\text{any } f_0') = K_{O(norm)} f_0' \tag{25}$$

The additional VCO circuitry of  $Q_{29}$  through  $Q_{36}$  functions to produce the TTL and ECL compatible outputs at Pins 9 and 11.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Circuit description of the NE564

AN179

## Amplifier

The difference-mode voltage from the phase comparator is extracted and amplified by the amplifier in Figure 1. The single-ended output from this amplifier serves as input signals for both the Schmitt Trigger and a second differential amplifier. Low-pass filtering with a large capacitance at Pin 14 produces a stable DC reference level as the second input to the Schmitt Trigger. When the PLL is locked, the voltage at Pin 14 is directly proportional to the difference between the input frequency and  $f_0'$ . Thus Pin 14 provides the demodulated output for an FM input signal.

## Schmitt Trigger

In FSK applications, the Pin 14 voltage will assume two different voltage levels corresponding to the mark and space input frequencies. A voltage comparator could be used to sense and convert these two voltage levels to logic compatible levels. However, at high data rates,  $V_{CM}$  will contain a considerable amount of carrier signal which can be removed by extensive filtering. Normally this complex filtering requires quite a few components, most all of which are external to the monolithic PLL. Also, since the control voltage for the comparator depends upon  $K_0$  and the deviations of the mark and space frequencies from  $f_0'$ , the filtering has to be optimized for each different system utilized. However, the necessary DC reference level for the comparator is present in the PLL, but buried in carrier-frequency feedthrough which appears as

noise in the system. A Schmitt Trigger with variable hysteresis can be used successfully to decode the FSK data without the need for extensive filtering.

Consider the system shown in Figure 9 where the input signal is the single-ended output derived from the amplifier section of the NE564. The DC retriever functions to establish a DC reference voltage for the Schmitt Trigger. The upper and lower trigger points are adjustable externally around the reference voltage giving the variable hysteresis. For very low data rates, carrier feedthrough will be negligible and the ideal situation depicted in Figure 10 results. Increased data rate produces the carrier feedthrough shown in Figure 10b, where false FSK outputs result because the feedthrough amplitude exceeds the hysteresis voltage. Having the capability to increase the hysteresis, as in Figure 10c, produces the desired FSK output in the presence of carrier feedthrough.

Another important factor to be considered is the temperature drift of the  $f_0'$  in the VCO. Small changes in  $f_0'$  will change the DC level of the input voltage to the Schmitt trigger. This DC voltage shift would produce errors in the FSK output in narrowband systems where the mark and space deviations in  $f_M$  are less than the  $f_0'$  change with temperature. However, this effect can be eliminated if the DC or average value of the amplifier signal is retrieved and used as the reference voltage for the Schmitt trigger. In this manner, variations in the  $f_0'$  with temperature do not affect the FSK output.




Figure 10. Waveshapes for FSK Decoding in the Post Detection Processor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บรรณานุกรม

1. Miller, Gary M. , Modern electronic communication – 5<sup>th</sup> ed. ,Prentice-Hall,Inc.,New Jersey 1996.
2. Chris Bowick,RF Circuit design,Howard W. Sans & Company,Carmel USA,1982
3. D. C. Green,Radio Systems for technicians,Longman Scientific & Technical,London , 1988
4. James Bignell & Robert Donovan,Digital Electronics,Delmar Publishers Inc.,New york,1992
5. Brion W. Kernighan and Dennis M. Ritchi,The C Programming Language,Prentice-Hall,Inc.,New Jersey,1988



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้