

ชุดทดลอง PCM

PCM ENCODE & DECODE DEMONSTRATOR



โดย

นาย ธัญชัย เลาะห์รัตน์

นาย ธนากร พรศิริกาญจน์



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมสารสนเทศ สาขาวิชาเทคโนโลยีโทรคมนาคม
คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....
เลขทะเบียน 46521
วัน, เดือน, ปี 4 เม.ย. 2546

.b.....
.i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	ชุดทดลอง PCM		
	PCM ENCODE & DECODE DEMONSTRATOR		
ชื่อนักศึกษา	นายธนัญชัย	เลาหะรัตน์	รหัส 43015866
	นายธนากร	พรศิริกาญจน์	รหัส 43015867
อาจารย์ที่ปรึกษา	ศส.นภพินท์	อนันตรศิริชัย	
ปีการศึกษา	2545		

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
 นับปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการการสอบปริญญานิพนธ์

.....ประธานกรรมการ

(รศ.ดร.กนก เงินจิระพงศ์เวช)

.....กรรมการ

(รศ.ดร.ปิติเขต สุรักษา)

.....กรรมการ

(อ.ดลชัย สุขเจริญผล)

.....กรรมการ

(อ.กฤดากร กล่อมการ)

.....กรรมการ

(อ.มนต์ชัย เข้มช้อย)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดทดลอง PCM

โดย	นาย ธนัญชัย	เลาหะรัตน์	รหัส 43015866
	นายธนากร	พรศิริกาญจน์	รหัส 43015867
อาจารย์ที่ปรึกษา	ผศ.นภพินทุ์	อนันตรศิริชัย	
ปีการศึกษา	2545		

บทคัดย่อ

โครงการนี้เป็นการสร้างชุดทดลอง พีซีเอ็ม สำหรับใช้ในการเรียนการสอน ซึ่งประกอบด้วยเครื่องส่ง - เครื่องรับ จะทำงานโดยสร้างสัญญาณอนาลอกและแปลงเป็นสัญญาณดิจิทัลด้วยวิธีพีซีเอ็ม หลังจากนั้นก็จะถูกแปลงกลับเป็นสัญญาณอนาลอกทางด้านเครื่องรับ การจะส่งสัญญาณแบบระบบดิจิทัล จะเกิดการผิดพลาดของสัญญาณน้อยกว่าการส่งสัญญาณแบบระบบอนาลอก ส่วนชุดทดลองพีซีเอ็มใช้การสุ่มสัญญาณอนาลอกแล้วส่งข้อมูลแบบเฟรมซึ่งในแต่ละเฟรม จะใช้รหัสดิจิทัล 8 บิต แทนค่าที่ได้จากการแซมเปิ้ล โดยโครงการนี้จะใช้การส่งสัญญาณเสียงที่มีความถี่ 4 กิโลเฮิร์ต

PCM ENCODE & DECODE DEMONSTRATOR

By MR.THANUNCHAI LAOHARUT NO. 43015866
MR.THANAKORN PORNSIRIKARN NO. 43015867

ADVISER Asso.Prof NOPPIN ANANTRARASIRICHAI

YEAR 2002

ABSTRACT

This project is the demonstration of Plus Code Modulation (PCM) for teaching and learning. It composed of transmitter and receiver section which operation by generate the analog signals. Analog signals is encode by PCM system to digital signals and decode to analog signals at receiver section. To transmission in digital signals system have the less error of signals than analog signals system. The process of PCM is sampling analog signals and send its in frame of 8 bits digital coding. The analog signal in this project is frequency 4 kHz.

กิตติกรรมประกาศ

ในการสร้างโครงการนี้ ทางผู้จัดได้รับความอนุเคราะห์ช่วยเหลือให้คำปรึกษา แนะนำแนวทางในการดำเนินงานตลอดจนความช่วยเหลือในเรื่องอุปกรณ์เครื่องมือ และห้องปฏิบัติการที่ใช้ในการดำเนินงานต่าง ๆ จาก ผศ.นภพินท์ อนันตรศิริชัย และ รศ.ชลวิต เบญจางคประเสริฐ จนกระทั่งสำเร็จเป็นโครงการ ทีมงานผู้จัดทำขอกราบพระคุณที่ให้ความกรุณา มา ณ ที่นี้

ท้ายนี้ ผู้จัดทำขอกราบขอบพระคุณ บิดา-มารดา ซึ่งให้การสนับสนุนทางการเงินและเพื่อน ๆ ที่ให้คำแนะนำเป็นกำลังใจ แก่ผู้จัดทำเสมอมา

ธัญชัย เลาะห์รัตน์
ธนากร พรศิริกาญจน์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
1.1 ความเป็นมา	1
1.2 วัตถุประสงค์ของโครงการ	1
1.3 ขอบเขตของโครงการ	2
1.4 ข้อกำหนดของโครงการ	2
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 การมอดูเลทรหัสพัลส์	3
2.2 การสุ่มตัวอย่าง (Sampling)	6
2.2.1 การสุ่มตัวอย่างแบบธรรมชาติ (Natural Sampling)	9
2.2.2 การสุ่มตัวอย่างขณะหนึ่ง	10
2.3 การจัดระดับ (Quantizing)	11
2.4 คอมแพนดิง (Companding)	14
2.5 การแปลงสัญญาณอนาลอกเป็นดิจิทัล	16
2.6 การเข้ารหัส (Encoder)	18
2.7 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก (Parallel Input — Serial Output Shift Register : PISO)	20
2.8 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก (Serial Input — Parallel Output Shift Register)	24
บทที่ 3 การคำนวณและการออกแบบ	27
3.1 หลักการออกแบบวงจรภาคส่ง	27
3.1.1 วงจรกำเนิดสัญญาณไซน์	28
3.1.2 วงจรสร้างสัญญาณนาฬิกาและสัญญาณควบคุม	29
3.1.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล (Analog to Digital Converter : ADC)	31
3.1.4 วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม (Parallel Input – Serial Output Shift Register)	34

สารบัญ (ต่อ)

	หน้า
3.2 หลักการออกแบบวงจรภาครับ	38
3.2.1 วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน (Serial Input – Parallel Output Shift Register)	38
3.2.2 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (Digital to Analog Converter : DAC)	41
3.2.3 การออกแบบวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF)	42
บทที่ 4 การทดลองและผลการทดลอง	44
4.1 วัตถุประสงค์ของการทดลอง	44
4.2 อุปกรณ์ที่ใช้ในการทดลอง	44
4.3 ลำดับขั้นตอนการทดลอง (วงจรทางภาคส่ง)	44
4.4 ลำดับขั้นตอนการทดลอง (วงจรทางภาครับ)	51
บทที่ 5 สรุปผลการทดลอง	53
5.1 ปัญหาและอุปสรรค	53
หนังสืออ้างอิง	54
ภาคผนวก ก	55
วงจรรวมและแผ่นวงจรพิมพ์ (PCB)	56
ภาคผนวก ข	59
คู่มือการใช้อุปกรณ์ (DATA SHEET)	60

รูปสารบัญภาพ

	หน้า
รูปที่ 2.1 บล็อกไดอะแกรมของระบบ PCM	3
รูปที่ 2.2 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่ใช้กันในระบบ PCM	5
รูปที่ 2.3 การสุ่มตัวอย่าง (Sampling)	6
รูปที่ 2.4 ผลของการ Sampling	8
รูปที่ 2.5 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Natural Sampling	9
รูปที่ 2.6 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Flat-Top Sampling	10
รูปที่ 2.7 การจัดระดับแรงดัน	11
รูปที่ 2.8 การควอนไทซ์แบบระดับคงที่ พร้อมการแปลงค่าเป็นรหัสไบนารีขนาด 4 บิต	12
รูปที่ 2.9 การควอนไทซ์และสัญญาณรบกวนควอนไทซ์	15
รูปที่ 2.10 คุณลักษณะการจัดระดับด้วยคอมเพรสเซอร์และเอกซ์แพนเดอร์	16
รูปที่ 2.11 การเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล	17
รูปที่ 2.12 การเข้ารหัส	19
รูปที่ 2.13 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก ขนาด 4 บิต	20
รูปที่ 2.14 วงจรเลื่อนสัญญาณแบบขนานเข้า และอนุกรมออกขนาด 8 บิตของไอซีเบอร์74LS166	22
รูปที่ 2.15 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS16623	23
รูปที่ 2.16 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออกขนาด 4 บิต	24
รูปที่ 2.17 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 8 บิต	25
รูปที่ 2.18 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS16426	26
รูปที่ 3.1 บล็อกไดอะแกรมของภาคส่งวงจรพีซีเอ็ม	27
รูปที่ 3.2 วงจรกำเนิดสัญญาณไซน์	28
รูปที่ 3.3 วงจรสร้างสัญญาณนาฬิกาและสัญญาณควบคุม	29
รูปที่ 3.4 วงจรสร้างสัญญาณนาฬิกา 160 kHz	30
รูปที่ 3.5 ไดอะแกรมเวลาของไอซี ADC0820	32
รูปที่ 3.6 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	34
รูปที่ 3.7 วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม	35
รูปที่ 3.8 วงจรรวมทางภาคส่ง	37

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปร่างภาพ (ต่อ)

	หน้า
รูปที่ 3.9 บล็อกไดอะแกรมของภาครับวงจรพีซีเอ็ม	38
รูปที่ 3.10 วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน	39
รูปที่ 3.11 วงจรแปลงสัญญาณ ดิจิตอลเป็นอนาล็อก	41
รูปที่ 3.12 วงจรกรองความถี่ต่ำแบบ บัตเตอร์เวิร์ท ออเคอร์ 4	42
รูปที่ 3.13 วงจรรวมภาครับ	43
รูปที่ 4.1 สัญญาณอินพุตไซน์เวฟที่ความถี่ 3 kHz	44
รูปที่ 4.2 สัญญาณอินพุตไซน์เวฟที่ความถี่ 4 kHz	45
รูปที่ 4.3 สัญญาณอนาล็อกอินพุตที่ความถี่ 5 kHz	45
รูปที่ 4.4 สัญญาณนาฬิกาที่ใช้ในการ Sampling สัญญาณอนาล็อกที่ความถี่ 16 kHz	46
รูปที่ 4.5 สัญญาณอนาล็อกอินพุตที่ความถี่ 3 kHz ของภาคส่ง เทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz	46
รูปที่ 4.6 สัญญาณอนาล็อกอินพุตที่ความถี่ 4 kHz ของภาคส่ง เทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz	47
รูปที่ 4.7 สัญญาณอนาล็อกอินพุตที่ความถี่ 5 kHz ของภาคส่ง เทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz	47
รูปที่ 4.8 สัญญาณนาฬิกาที่ความถี่ 160 kHz ใช้สำหรับการส่งข้อมูล	48
รูปที่ 4.9 สัญญาณที่ใช้ในการ ชิพ / โหลด ของข้อมูล	48
รูปที่ 4.10 สัญญาณอนาล็อกอินพุตที่ความถี่ 3 kHz เทียบกับสัญญาณ พัลส์ไค้คมอดูเลชั่นที่เป็ ข้อมูลดิจิตอลออกจากภาคส่ง	49
รูปที่ 4.11 สัญญาณอนาล็อกอินพุตที่ความถี่ 4 kHz เทียบกับสัญญาณ พัลส์ไค้คมอดูเลชั่นที่เป็นข้อมูลดิจิตอลออกจากภาคส่ง	49
รูปที่ 4.12 สัญญาณอนาล็อกอินพุตที่ความถี่ 5 kHz เทียบกับสัญญาณ พัลส์ไค้คมอดูเลชั่นที่เป็น ข้อมูลดิจิตอลออกจากภาคส่ง	50
รูปที่ 4.13 แสดงบิตเริ่มและบิตจบของสัญญาณ PCM	50
รูปที่ 4.14 สัญญาณที่ใช้ชิพ/โหลดข้อมูลทางด้านวงจรภาครับ	51
รูปที่ 4.15 สัญญาณอนาล็อกอินพุตทางภาคส่ง เทียบกับสัญญาณเอาต์พุตทางภาครับที่ความถี่ 3 kHz	51

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 4.16 สัญญาณอนาล็อกอินพุตทางภาคส่ง เทียบกับสัญญาณเอาต์พุตทางภาครับที่ความถี่ 4 kHz	53
รูปที่ 4.17 สัญญาณอนาล็อกอินพุตทางภาคส่ง เทียบกับสัญญาณเอาต์พุตทางภาครับที่ความถี่ 5 kHz	53



สารบัญตาราง

	หน้า
ตารางที่ 1 แสดงความสัมพันธ์ระหว่างจำนวนบิตและระดับควอนไทซ์ที่มีได้	13
ตารางที่ 2 แสดงความสัมพันธ์ระหว่างจำนวนบิตและค่า S/N	14
ตารางที่ 3 ตารางแสดงการป้อนเข้าและออกของข้อมูลที่ออกจากวงจร	22



บทที่ 1

บทนำ

1.1 กล่าวนำ

ในการส่งสัญญาณไฟฟ้าจากจุดหนึ่งไปยังอีกจุดหนึ่งไม่ว่าจะเป็นการส่งสัญญาณแบบอนาล็อกหรือ ดิจิตอล ก็ตาม สิ่งที่ไม่พึงประสงค์คือสิ่งรบกวน (Noise) และความเพี้ยน (Distortion) ซึ่งเกิดขึ้นตลอดเส้นทางการส่ง ในการรักษาคุณภาพของสัญญาณที่รับได้ที่ปลายทางไว้ให้ดีที่สุดก็ควรจะให้สิ่งรบกวนและความเพี้ยนอยู่ในขีดจำกัดอันพึงยอมรับได้ การส่งสัญญาณใด ๆ เราสามารถส่งในลักษณะของอนาล็อกหรือดิจิตอลก็ได้ แต่ปัจจุบันนิยมส่งสัญญาณอนาล็อกในรูปของสัญญาณดิจิตอลด้วยกรรมวิธี พัลส์โค้ดมอดูเลชัน (Pulse Code Modulation : PCM) มากขึ้น ดังนั้นจึงจำเป็นที่จะต้องศึกษาหลักการเบื้องต้นเกี่ยวกับระบบพัลส์โค้ดมอดูเลชัน ข้อดีของการส่งสัญญาณดิจิตอลจะดีกว่าการส่งสัญญาณแบบอนาล็อกอยู่ 2 ประการคือ

- มีภูมิคุ้มกันต่อสิ่งรบกวนและความเพี้ยนได้มากกว่า
- สามารถผลิตสัญญาณดิจิตอลที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่ที่ Regenerative Repeater ได้

เนื่องจากการส่งสัญญาณแบบดิจิตอลมีข้อได้เปรียบเหนือกว่าการส่งสัญญาณอนาล็อก ดังนั้นจึงมีแนวโน้มที่จะส่งสัญญาณอนาล็อกในรูปของการส่งสัญญาณดิจิตอลมากขึ้น ด้วยวิธีการนี้จำเป็นต้องแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอลที่ปลายด้านส่ง และแปลงกลับเป็นสัญญาณอนาล็อกตามเดิมที่ปลายทางด้านรับ วิธีที่นิยมใช้มากที่สุดคือวิธีการของ พัลส์โค้ดมอดูเลชัน (PCM)

สำหรับโครงการนี้เป็นการสร้างชุดฝึกการสื่อสารแบบดิจิตอลขึ้น เพื่อให้นักศึกษาใช้ในห้องทดลองเพื่อให้เกิดความรู้พื้นฐานด้านเทคโนโลยีโทรคมนาคม อันเป็นแนวทางที่จะนำไปพัฒนาระบบสื่อสารต่อไป

1.2 วัตถุประสงค์ของโครงการ

1. เพื่อศึกษาถึงขั้นตอนการสื่อสารแบบดิจิตอล (Digital Communication) ในระบบพัลส์โค้ดมอดูเลชัน (PCM)
2. สามารถรู้ถึงหลักการต่าง ๆ ที่ได้ตั้งไว้ตามวัตถุประสงค์
3. สามารถนำชุดทดลองนี้ไปใช้ในการเรียนการสอน

1.3 ขอบเขตของโครงการ

ทางด้านเครื่องส่ง สามารถแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัล โดยใช้ระบบพัลส์โค้ดมอดูเลชันทำการส่งแบบ 8 บิต จากนั้นทำการส่งกระบวนพัลส์ในรูปของรหัสจะเป็นการส่งสัญญาณในลักษณะ Digital Transmission ได้ โดยผ่านสายเคเบิล

ทางด้านเครื่องรับ จะเป็นวงจรดีมอดูเลเตอร์เพื่อทำหน้าที่แปลงข้อมูลที่ส่งมาแบบดิจิทัลให้เป็นสัญญาณอนาลอกหรือสัญญาณข่าวสารตามที่ได้ส่งมาจากเครื่องส่งเพื่อให้ได้สัญญาณตามเดิม

1.4 ข้อกำหนดของโครงการ

1. ใช้อุปกรณ์ที่หาซื้อได้ง่าย
2. ใช้งานได้สะดวกและง่าย
3. มีความละเอียดและความแม่นยำพอสมควร



บทที่ 2


ทฤษฎีและหลักการของระบบ PCM

2.1 การมอดูเลตรหัสพัลส์

พัลส์โค้ดมอดูเลชัน (PCM) เป็นวิธีการที่จะเปลี่ยนสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัล ซึ่งแต่ละสัญญาณจะถูกกำหนดให้เป็นกระบวนการของพัลส์ในรูปของไบนารีโค้ด (Binary Code) การเปลี่ยนสัญญาณดังกล่าวจะต้องประกอบด้วยหลักการที่สำคัญ 3 ประการเรียงตามลำดับคือ

- การสุ่มตัวอย่าง (Sampling)
- การแบ่งย่านแอมพลิจูดของสัญญาณอนาลอกออกเป็นระดับต่างๆ (Quantizing)
- การเข้ารหัส (Coding)

รูปที่ 2.1 แสดง บล็อกไดอะแกรมของระบบ PCM วิธีการขั้นแรกคือการสุ่มตัวอย่างสัญญาณโทรศัพท์หรือสัญญาณอนาลอกแต่ละช่องด้วย Sampler จะทำให้พัลส์ที่มีแอมพลิจูดเท่ากับของสัญญาณ ณ เวลาที่ทำกรสุ่มนั้นๆ ซึ่งเรียกว่าสัญญาณ PAM จากนั้นสัญญาณ PAM จะถูกป้อนเข้าที่การจัดระดับของสัญญาณ (Quantizer) และในกรณีนี้แอมพลิจูดของแต่ละตัวอย่างที่สุ่มมาได้จะถูกจัดให้อยู่ในระดับที่ตรงกันหรือใกล้เคียงกับระดับที่ได้กำหนดไว้ ขั้นตอนต่อไปคือการให้ไบนารีโค้ดกับตัวอย่างที่สุ่มมาได้โดยตัวเข้ารหัส (Coder)




รูปที่ 2.1 บล็อกไดอะแกรมของระบบ PCM

ซึ่งไบนารีโค้ดที่ให้นี้จะตรงกับระดับของแอมพลิจูดที่ได้ถูกแบ่งไว้แล้วในตอนแรก กระบวนพัลส์ในรูปของไบนารีโค้ดของสัญญาณอนาล็อกซึ่งเรียกว่าสัญญาณ PCM จะถูกส่งเข้าไปในสายส่ง (Transmission Line) หากสายส่งมีความยาวมากก็จะใช้ Regenerative Repeater ติดตั้งในระยะเวลาที่เหมาะสม (ประมาณ 2 กิโลเมตร) เพื่อทำการผลิตสัญญาณ PCM ตัวเดิมที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่ และที่ปลายด้านรับก็จะมี Regenerative Repeater ติดตั้งไว้ด้วยเช่นกัน เอาต์พุตที่ได้จาก Regenerative Repeater นี้จะมีรูปร่างลักษณะเหมือนกับสัญญาณ PCM ที่ถูกส่งมาจากทางด้านส่ง จากนั้นสัญญาณ PCM ดังกล่าวจะถูกส่งไปยังตัวถอดรหัส (Decoder) เพื่อทำการถอดรหัสสัญญาณ PCM ให้ได้เป็นสัญญาณ PAM แล้วจึงทำการสุ่มตัวอย่าง ส่วนในขั้นสุดท้ายจะเป็นการสร้าง สัญญาณอนาล็อกตัวเดิมด้วยวงจรกรองความถี่ต่ำ (Low Pass Filter)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่ใช้กันในระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 การสุ่มตัวอย่าง (Sampling)

การสุ่มตัวอย่าง (Sampling) หมายถึงกระบวนการตรวจวัดค่าของสัญญาณอนาลอก ในรูปของแรงดันไฟฟ้าในช่วงเวลาต่าง ๆ ที่มีคาบเวลาในการตรวจจับที่คงที่ ซึ่งเป็นขั้นตอนที่สำคัญ ขั้นตอนหนึ่งในการแปลงสัญญาณอนาลอกเป็นดิจิทัล ดังแสดงในรูปที่ 2.3



รูปที่ 2.3 การสุ่มตัวอย่าง (Sampling)

ตัวอย่างที่สุ่มมาได้คือ ขบวนพัลส์ (Pulse train) หรือสัญญาณ PAM จำนวนการสุ่มตัวอย่างต่อวินาทีคือ อัตราการสุ่มตัวอย่าง (Sampling Rate) แชนนอน (Shannon) นักคณิตศาสตร์ชาวอเมริกากล่าวว่า อัตราการสุ่มจะต้องมีความถี่ไม่น้อยไปกว่า 2 เท่าของความถี่สูงสุดของสัญญาณ สัญญาณอนาลอกที่ทำการส่งนั้น จะสามารถสร้างสัญญาณเดิมกลับคืนมาจากการสุ่มได้ ในการส่งสัญญาณโทรศัพท์จะใช้ความถี่ในช่วง 300 ถึง 3400 Hz ดังนั้น จะถูกสุ่มตัวอย่างด้วยอัตราสุ่มตัวอย่าง 8000 ครั้งต่อวินาที หรือถูกสุ่มตัวอย่างทุก ๆ 125 ไมโครวินาที ซึ่งเรียกระยะห่างระหว่างการสุ่มนี้ว่า (Sampling Interval)


สัญญาณที่ผ่านกระบวนการสุ่มสัญญาณแล้ว จะเก็บรูปแบบของสัญญาณต้นฉบับก่อนที่จะถูกสุ่มได้อย่างสมบูรณ์เพียงไรขึ้นอยู่กับความถี่ที่ใช้ในการสุ่ม ซึ่งจะต้องมีค่าไม่น้อยไปกว่า 2 เท่าของความถี่สูงสุดของสัญญาณต้นฉบับ ในการปฏิบัติกับสัญญาณจริง ๆ เรามักจะเพิ่มสัญญาณ Sampling เป็น 2-3 เท่าของความถี่ที่ต้องการ Sampling ในรูปที่ 2.4 แสดงถึงสเปกตรัมของสัญญาณอินพุต (20-30 KHz) ซึ่งสามารถหาได้โดยใช้ Fourier Transform ในรูปจะบอกได้ว่ามีความถี่ อินพุต ในช่วง 0-3 KHz โดยที่ f_1 จะเป็นจุดที่เป็นความถี่สูงสุด จะเห็นได้ว่าสัญญาณจะเป็นสเปกตรัมแบบ Even Function สังเกตได้จากรูปมีความถี่ทางด้านลบที่มีรูปร่างเหมือนกันกับทางด้านบวก เป็นการบอกเราได้ว่าสัญญาณแต่ละความถี่นั้นประกอบไปด้วยผลบวกของสอง Exponentials ดังนั้น ส่วนประกอบของสัญญาณ (Component) $A \cos(\Omega t)$ ซึ่งมี แอมพลิจูด เป็น A และความถี่ Ω radians/sec สามารถเขียนได้เป็น

$$A \cos(\Omega t) = (A/2) \exp(j\Omega t) + (A/2) \exp(-j\Omega t)$$

ก็จะแสดงออกเป็น 2 สเปกตรัม ที่มีขนาดแอมพลิจูด เป็น $(A/2)$ ที่ความถี่บวก Ω และผลของการ Sampling จะทำให้เกิดสเปกตรัม ที่ซ้ำตัวเอง (ดังที่กล่าวมาข้างต้น) ไปตลอดดังแสดงดังรูปที่ 2.4a และหากเรา Sampling ด้วยความถี่ 8 KHz ฉะนั้นความถี่ก็จะซ้ำตัวเองที่ 8 KHz, 16 KHz และต่อไปเรื่อย ๆ ในหลักการเราต้องการจะประมวลผลเพียงสัญญาณในช่วง 0-3 KHz เท่านั้น ดังนั้นหากเราจะคืนสัญญาณจากดิจิทัลเป็นอนาลอกเพื่อให้ได้ดังในรูปที่ 2.4b สามารถทำได้โดยการใช้ Low pass ฟิวเตอร์มากรองสัญญาณเอาเฉพาะช่วงที่ต้องการเท่านั้น โดยฟิวเตอร์ควรจะจำกัดสัญญาณที่ความถี่ที่ 5 KHz ขึ้นไป

ถ้าความถี่ Sampling ถูกลดลงจนถึงความถี่ต่ำสุดที่ Sampling Theory กำหนดจากตัวอย่างนี้ลดลงมาที่ 6 KHz ผลคือความถี่จะเริ่มซ้ำที่ความถี่ 6 kHz, 12 kHz และต่อไปเรื่อย ๆ ซึ่งสัญญาณก็ยังคงสามารถจะแปลงคืนเป็นอนาลอกหรือกระทำ D/A ได้

แต่หากเราลดความถี่ลงต่อไปอีก สเปกตรัมของความถี่ก็จะซ้ำเข้ามาอีกจากผลของความถี่ Sampling ที่ลดลง ทำให้เกิดการ Overlap ของสเปกตรัมความถี่ ดังแสดงในรูปที่ 2.4c นั่นคือจะไม่สามารถทำการแปลงสัญญาณนี้คืนสู่ออนาลอกได้ และโดยปกติแล้วหาก Sampling ด้วยความถี่ตามทฤษฎีนี้คือ $2f$ ในทางปฏิบัติไม่สามารถคืนสัญญาณได้เพราะไม่สามารถออกแบบ Low pass filter ที่มีลักษณะของการ Cut off ความถี่ได้อย่างแสดงในรูป 2.4d ดังนั้นจึงควรอย่างยิ่งที่ต้อง Sampling ความถี่ด้วยความถี่ที่สูงกว่าทฤษฎีกำหนด เพื่อประกันว่าสัญญาณสามารถคืนเป็นสัญญาณอนาลอกได้แน่นอนและถูกต้อง




รูปที่ 2.4 ผลของการ Sampling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 การสุ่มตัวอย่างแบบธรรมชาติ (Natural Sampling)

สัญญาณ PAM ที่ได้จากการสุ่มตัวอย่างแบบนี้จะง่ายต่อการสร้างเพียงแค่ว่าใช้สวิทช์อนาลอกก็สามารถทำได้ ลักษณะของสัญญาณจะเห็นได้ดังรูป 2.5 ซึ่งจะเห็นว่าสัญญาณ PAM ที่ได้มียอดของพัลส์เปลี่ยนไปตามสัญญาณอนาลอก




รูปที่ 2.5 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Natural Sampling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 การสุ่มตัวอย่างชั่วขณะหนึ่ง (Instantaneous Sampling)

สัญญาณที่ได้จากการสุ่มตัวอย่างนี้เรียกว่า Flat-Top PAM ซึ่งสัญญาณอนาลอกจะถูกแปลงโดยใช้ Flat-Top Sampling ดังแสดงในรูป 2.6 ซึ่งจะเห็นได้ว่าสัญญาณ PAM ที่ได้จะมียอดของพัลส์ที่เรียบตลอดทุกๆ พัลส์



รูปที่ 2.6 สัญญาณ PAM ที่สุ่มตัวอย่างด้วย Flat-Top Sampling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสุ่มตัวอย่างนี้ จะแปลงสัญญาณอนาลอกให้เป็นขบวนพัลส์ซึ่งเรียกว่า PAM และจะมีผลดีได้จะต้องมีเงื่อนไขดังต่อไปนี้


- 1) สัญญาณอินพุตต้องไม่มีองค์ประกอบเกินความถี่สูงสุด f_m
- 2) พัลส์ที่ใช้สำหรับสุ่มตัวอย่างจะต้องเป็นพัลส์มีความกว้าง 0 และมีแอมพลิจูดอนันต์
- 3) ทางด้านรับต้องใช้วงจรกรองความถี่ต่ำตามอุดมคติ (Ideal Low Pass Filter) ซึ่งยอมให้ความถี่ต่ำกว่า f_m ผ่านได้ทั้งหมด

แต่อย่างไรก็ตามในทางปฏิบัติจะไม่สามารถทำให้เป็นไปตามเงื่อนไขดังกล่าวข้างต้นได้อย่างสมบูรณ์

2.3 การจัดระดับ (Quantizing)

การเทียบระดับแรงดันเป็นกระบวนการในการนำสัญญาณที่ถูกสุ่มแล้วมาไว้ และยังถือว่าเป็นสัญญาณอนาลอกคือ มันจะมีแอมพลิจูดที่เปลี่ยนแปลงอย่างต่อเนื่องไปกับเวลาที่เป็นช่วง ๆ เรียกว่าช่วง (quantizing interval) การจัดกระบวนการที่เปลี่ยนแอมพลิจูดของ PAM เหล่านั้นแต่ละช่วงจะถูกแทนค่าด้วยค่าคงที่ที่มีชื่อเรียกว่าค่าควอนไทซ์ ซึ่งระดับค่าควอนไทซ์ในสถานีต้นทางและสถานีปลายทางจะเหมือนกันทุกประการ

โดยทั่วไปขั้นตอนการเทียบระดับแรงดันจะเกี่ยวข้องกับการเข้ารหัสสัญญาณอย่างมากการจัดระดับควอนไทซ์มีจุดประสงค์หลัก เพื่อปรับค่าแรงดันของสัญญาณที่ผ่านกระบวนการสุ่มสัญญาณมาแล้วให้ลงตัวกับค่าแรงดันมาตรฐานจำนวนหนึ่งที่กำหนดไว้ โดยต้องตรงกับระดับควอนไทซ์แต่ละค่า เพื่อทำการเปลี่ยนเป็นรหัสไบนารีนั่นเอง




รูป 2.7 การจัดระดับแรงดัน

จากรูปจะแสดงด้วยค่าระดับควอนไทซ์ที่ใกล้เคียงที่สุด เช่น ขนาดของตัวอย่างที่ $t = t_1$ คือ 2.8 จะจัดให้เป็นระดับ 3 หรือค่าตัวอย่างที่ $t = t_2$ มีขนาด 6.2 จะจัดเป็น 6 เป็นต้น จะเห็นได้ว่าสัญญาณ PAM ที่จะถูกจัดระดับแล้วนี้เป็นเพียงค่าโดยประมาณของสัญญาณอนาลอกเท่านั้น

การจัดระดับควอนไทซ์ตามที่กล่าวมา เป็นรูปแบบที่ช่วงควอนไทซ์แต่ละช่วงมีค่าเท่ากัน รูปที่ 2.8 แสดงถึงลักษณะการแปลงสัญญาณที่ผ่านกระบวนการสุ่มสัญญาณมาแล้วให้อยู่ในระดับควอนไทซ์ซึ่งแทนค่าด้วยข้อมูลไบนารีขนาด 4 บิต ตามข้อกำหนดพีซีเอ็มของ CCITT กำหนดให้ขนาดของข้อมูลที่ใช้แทนแต่ละระดับควอนไทซ์ มีขนาด 8 บิต โดยบิตแรก (บิตซ้ายสุด) เป็นการกำหนดขั้วของสัญญาณ อีก 7 บิต ที่เหลือกำหนดขนาดของสัญญาณ ดังนั้นจึงสามารถสร้างระดับควอนไทซ์ได้ถึง $28 = 256$ ระดับ

การผิดเพี้ยนของสัญญาณที่เกิดจากการควอนไทซ์เป็นเรื่องที่หลีกเลี่ยงไม่ได้ ทั้งนี้เนื่องจากหากพิจารณาถึงเครื่องรับปลายทาง สัญญาณอนาลอกซึ่งถูกสร้างกลับมาจากกลุ่มของสัญญาณสุ่มจะมีรูปร่างผิดเพี้ยนไปจากสัญญาณอนาลอกต้นฉบับซึ่งถูกส่งที่ต้นทาง อันเนื่องมาจากกระบวนการแทนค่าแรงดันของสัญญาณสุ่มให้เป็นระดับควอนไทซ์ ณ สถานีต้นทาง ซึ่งระดับควอนไทซ์ดังกล่าวมีอยู่เป็นจำนวนจำกัด สัญญาณที่ป้อนเข้าจึงถูกแทนค่าโดยประมาณดังแสดงใน รูปที่ 2.8



รูปที่ 2.8 การควอนไทซ์แบบระดับคงที่ พร้อมการแปลงค่าเป็นรหัสไบนารีขนาด 4 บิต

สมมุติว่ามีระดับควอนไทซ์อยู่ 256 ระดับและกำหนดแรงดันที่ป้อนเข้าคือ 5.12 โวลต์พบว่าระดับควอนไทซ์แต่ละขั้นจะอยู่ห่างกัน 20 มิลลิโวลต์ ถ้าสัญญาณสุ่มที่มีขนาดแรงดันอยู่ในช่วงแรงดันคัตตสิน 140 ถึง 150 มิลลิโวลต์ จะถูกแทนค่าที่ระดับแรงดันควอนไทซ์ 145 มิลลิโวลต์เหมือนกันทั้งหมด ผลต่างระหว่างสัญญาณสุ่มที่ถูกป้อนเข้ากับสัญญาณที่ถูกแปลงกลับคืนที่ เครื่องรับ

เรียกว่า สัญญาณรบกวนควอนไทซ์ การลดสัญญาณรบกวนควอนไทซ์ทำได้โดยการเพิ่มจำนวนของบิตที่แทนค่าระดับควอนไทซ์ ตารางที่ 1 แสดงถึงความสัมพันธ์ระหว่างจำนวนบิตกับระดับควอนไทซ์ที่มีได้

ตารางที่ 1 ความสัมพันธ์ระหว่างจำนวนบิตและระดับควอนไทซ์ที่มีได้

จำนวนบิต	จำนวนระดับควอนไทซ์
6	64
7	128
8	256
9	512
10	1024
11	2408
12	4096

หากพิจารณาถึงอัตราส่วนสัญญาณต่อระดับแรงดันรบกวน (S/N : Signal to Noise ratio) ที่เกิดจากควอนไทซ์ในระบบพีซีเอ็ม สามารถคำนวณโดย

$$(S/N) \text{ เดซิเบล} = (6 \times n + 2.76)$$

โดยที่ n : เป็นจำนวนที่ใช้แทนระดับควอนไทซ์ (เป็นการควอนไทซ์คงที่)

ในระบบสื่อสารโดยทั่วไป การส่งสัญญาณผ่านสื่อกลางประเภทต่าง ๆ จะต้องรักษาค่า S/N ของสัญญาณที่ทำการส่งให้มีค่าไม่น้อยกว่า 60 เดซิเบล นั่นคืออัตราส่วนระหว่างสัญญาณเสียงและสัญญาณรบกวนต้องมีค่ามากกว่า 1000 เท่าจะเห็นว่าสำหรับการจัดระดับควอนไทซ์แบบคงที่จำนวนบิตที่ใช้แทนแต่ละระดับควอนไทซ์ต้องมีอย่างน้อย 10 บิต หรือมี 1024 ระดับควอนไทซ์

ตารางที่ 2 ความสัมพันธ์ระหว่างจำนวนบิตและค่า S/N

จำนวนบิต	ค่า S/N (เดซิเบล)
6	37.76
7	43.76
8	49.76
9	55.76
10	61.76
11	67.76
12	73.76


สำหรับการจัดระดับควอนไทซ์แบบคงที่ จะพบว่าเกิดปัญหาของสัญญาณรบกวนควอนไทซ์ขึ้นที่ระดับสัญญาณค่าต่ำ ๆ มากกว่าระดับสัญญาณที่มีค่าแรงดันสูง ด้วยเหตุผลดังกล่าวจึงควรที่จะมีการขยายขนาดของสัญญาณที่มีระดับต่ำให้มากกว่าสัญญาณระดับสูงทั้งนี้เพื่อควบคุมค่า S/N ให้เกิดขึ้นในระดับคงที่ตลอดทุกระดับสัญญาณ วิธีการสำหรับระบบสื่อสารแบบอนาลอกจะทำการลดไดนามิกเรนจ์ (compressing) ของสัญญาณที่ปลายด้านเครื่องส่ง และขยายไดนามิกเรนจ์ของสัญญาณเสียงที่ทางเข้าเครื่องรับ (expanding) ซึ่งรวมเรียกระบบการดังกล่าวว่า (companding)

2.4 คอมแพนดิง (Companding)

ตามที่ได้กล่าวมาแล้วว่าเราไม่สามารถหลีกเลี่ยงควอนไทซ์นอยซ์ที่เกิดขึ้นได้ แต่จะต้องทำให้ลดลง หรือการเพิ่มจำนวนระดับนั่นเอง แต่เมื่อเพิ่มจำนวนระดับขึ้นแล้ว จำนวนบิตที่ใช้จะเพิ่มขึ้น จึงจำเป็นต้องใช้ความเร็วในการส่งสัญญาณดิจิทัลให้สูงขึ้นตามปกติสัญญาณรบกวนควอนไทซ์จะเกิดขึ้นอย่างสม่ำเสมอโดยไม่เกี่ยวข้องกับแอมพลิจูดของสัญญาณเดิมหรืออีกนัยหนึ่งคือพาวเวอร์ของสัญญาณรบกวนควอนไทซ์เกือบจะคงที่โดยไม่ขึ้นอยู่กับสัญญาณ ในการวัดคุณภาพของการเข้ารหัสของสัญญาณเสียง (S) ต่อสัญญาณรบกวนควอนไทซ์ (N) เมื่อเป็นเช่นนี้จะเข้าใจได้ว่าในกรณีที่สัญญาณมีระดับสูง S/N จะดีกว่ากรณีของสัญญาณซึ่งมีระดับต่ำ ดังนั้นจึงจำเป็นต้องพิจารณาสัญญาณรบกวนควอนไทซ์ในบริเวณที่สัญญาณมีระดับต่ำอย่างเช่น รูปที่ 2.9 กรณีที่เป็นการจัด

ระดับแบบฟอร์มจะเห็นได้ว่า เมื่อสัญญาณพาวเวอร์ต่ำ สัญญาณรบกวนจะมีระดับสูงเมื่อเทียบกับระดับของสัญญาณจึงทำให้ S/N น้อยลงด้วย เหตุนี้จึงใช้การจัตระดับวิธีอื่น


กล่าวคือแบบนอน-ยูนิฟอร์ม (Non – Unifrom Quantizing) บริเวณที่สัญญาณมีแอมพลิจูดต่ำจะใช้ควอนไทซ์สเต็ปแคบ ๆ และในทางตรงกันข้ามบริเวณที่สัญญาณมีแอมพลิจูดสูง จะใช้ควอนไทซ์สเต็ปกว้าง ๆ ซึ่งการทำให้เป็นแบบนอน-ยูนิฟอร์มนั้นจะใช้หลักการของ Companding เข้าช่วย



รูปที่ 2.9 การควอนไทซ์และสัญญาณรบกวนควอนไทซ์

คอมแพนดิงเป็นชื่อรวมของวงจรคอมเพรสเซอร์ (Compressor) ซึ่งใช้สำหรับด้านส่ง และวงจรเอ็กซ์แพนเดอร์ (Expander) ซึ่งใช้สำหรับด้านรับ อย่างไรก็ตามตัวอย่างการจัตระดับควอนไทซ์แบบนอน-ยูนิฟอร์ม ได้แสดงไว้ใน รูปที่ 2.10 ซึ่งมีขั้นตอนคือ ก่อนที่จะทำการจัตระดับจะผ่านสัญญาณไปยังวงจรคอมเพรสเซอร์ซึ่งมีคุณลักษณะของอินพุท/เอาต์พุทตาม รูปที่ 2.10 (ก) แล้วทำการจัตระดับแบบยูนิฟอร์มตาม รูปที่ 2.10 (ข) ก็จะได้การจัตระดับแบบนอน-ยูนิฟอร์มตาม รูปที่ 2.10 (ค) สำหรับทางด้านรับสัญญาณ PCM ผ่านขั้นตอนการถอดรหัสแล้วก็ผ่านไปยังวงจรเอ็กซ์แพนเดอร์ซึ่งมีลักษณะตรงกันข้ามกับคอมเพรสเซอร์ตาม รูปที่ 2.10 (ง)

หนึ่งกรณีที่จัตระดับแบบยูนิฟอร์มนั้นจะใช้ประมาณ 2000 ระดับ จึงจะรักษาคุณภาพของสัญญาณได้ดีในการเข้ารหัสจึงจะต้องใช้ถึง 11 บิตต่อตัวอย่าง 1 ตัว แต่ถ้าใช้แบบนอน-ยูนิฟอร์มจะใช้เพียง 7 บิต ซึ่งมีระดับเพียง 128 เท่านั้น ก็เพียงพอที่จะทำให้ S/N ใกล้เคียงกับการจัตระดับแบบยูนิฟอร์ม CCITT กำหนดให้ใช้ 8 บิตต่อตัวอย่าง 1 ตัว และระดับการควอนไทซ์ 256 ก็จะเป็นการรับรองว่าสัญญาณจะมีคุณภาพที่ดี




รูปที่ 2.10 คุณลักษณะการจัดระดับด้วยคอมเพรสเซอร์และเอ็กซ์เพนเดอร์

2.5 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital Converter : ADC)

การแปลงสัญญาณอนาลอกเป็นดิจิตอล เป็นกระบวนการที่ทำการแบ่งสัญญาณให้สัดส่วนอยู่ภายในค่าที่ถูกกำหนดไว้ซึ่งถ้ามีสัญญาณอนาลอกอินพุต V_i เข้ามาภายในวงจรก็จะถูกแปลงให้เป็นเศษส่วนของขนาดสัญญาณที่มากที่สุด ที่วงจรยังสามารถทำงานได้ตามข้อกำหนดโดยจะทำการเปรียบเทียบกับสัญญาณอ้างอิง V_r แล้วจะใช้ดิจิตอลมาช่วยในการเข้ารหัสเพื่อแสดงค่าแทนเศษส่วนที่ได้ดังที่แสดงไว้ใน รูปที่ 2.11 ซึ่งแสดง Block Diagram การแปลงสัญญาณอนาลอกเป็นดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 การเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอล

- ก) ความสัมพันธ์การแปลงสัญญาณจากอนาลอกเป็นดิจิตอล
- ข) คุณสมบัติทางอุดมคติในการแบ่งระดับสัญญาณของ ADC ขนาด 3 บิต

ถ้าเรามีวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (ADC) ที่ให้รหัสเลขฐานสองออกมา n บิต เราสามารถเข้ารหัสข้อมูลได้ทั้งหมด 2^n ระดับนั่นเองและแต่ละระดับของสัญญาณดิจิตอลที่อยู่ในระดับเดียวกันจะแทนด้วยรหัสค่าเดียวกัน ส่วนระดับจะแทนค่ารหัสที่แตกต่างกันไปตามระดับการควอนไทซ์นั้น ๆ ซึ่งแต่ละระดับจะแทนด้วยขนาดของบิตที่มีนัยสำคัญต่ำ (LSB) ดังนั้น

$$Q = \text{LSB} = \text{FS} / 2^n$$


เมื่อ Q คือค่าควอนตัมของ LSB หมายถึงค่าช่วงขนาดของสัญญาณอนาลอกใน 1 LSB และ FS คือระดับอินพุตตลอดเต็มสเกล (Full -scale analog I/P level) วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลจะได้จากค่า ควอนตัมที่ได้เราจะได้ว่าค่าอนาลอกทุก ๆ ค่าในควอนตัมเดียวกันจะถูกแทนที่ด้วยรหัสดิจิตอลเพียงค่าเดียวเท่านั้น เช่นถ้าระดับของการควอนไทซ์ห่างกันช่วงละหนึ่งโวลต์ นั่นคือระดับแรงดันจะอยู่ในช่วงระหว่าง 0-1 โวลต์ ดังนั้นไม่ว่าสัญญาณอนาลอกจะมีค่าเป็น 0.1, 0.2, 0.3...0.9 โวลต์ก็จะแทนด้วยรหัส 00 เหมือนกันทั้งหมดเนื่องจากถือว่ามีอยู่ในควอนตัมเดียวกันโดยทั่ว ๆ ไป เราจะใช้เปรียบเทียบที่ค่ากึ่งกลางของแต่ละช่วงหรือที่เรียกว่า เทรสโฮลด์ (threshold) ดังนั้นสัญญาณอินพุตจะต่างจากระดับเทรสโฮลด์มากที่สุด 1/2 LSB ซึ่งจะเห็นว่าถ้าเราทำการเพิ่มจำนวนบิตเอาต์พุตของการแปลงสัญญาณอนาลอกเป็นดิจิตอลเราก็จะสามารถสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รบกวนเนื่องจากการควอนไทซ์เซชัน (Quantization noise) รูปที่ 2.11 ข แสดงความสัมพันธ์โดยการแปลงสัญญาณโดยใช้ ADC ขนาด 3 บิต ทางอุดมคติ ดังนั้นขนาดของ LSB จะมีค่าเท่ากับ $1/2^n$ $LSB=1/8$ LSB และอินพุตจะถูกควอนไทซ์ได้ 8 ระดับคือจาก 0 ถึง $7/8$ FS จากค่าระดับดังกล่าวจะเห็นว่า ค่าสูงสุดของการเข้ารหัสสำหรับการเข้ารหัสเลขฐานสองด้วยจำนวนบิตเท่ากับ 3 บิต มีค่า 111 จะเท่ากับ $7/8$ FS ซึ่งไม่เท่ากับค่า FS ดังนั้นเราจะได้ทราบว่าค่าสูงสุดของการเข้ารหัสจะมีค่าเท่ากับค่า FS - 1LSB นั่นเอง

2.6 การเข้ารหัส (Encoder)

เมื่อได้ทำการสุ่มตัวอย่างสัญญาณอนาลอกเรียบร้อยแล้ว เราก็จะได้สัญญาณ PAM ที่มีขนาดของแอมพลิจูดต่าง ๆ กัน ส่งเข้าไปยังตัวควอนไทซ์ โดยกำหนดให้ระดับควอนไทซ์ซึ่งตรงกันหรือใกล้เคียงที่สุดกับระดับของแอมพลิจูดที่สุ่มมาได้ ตัวเข้ารหัส (Coder) ก็จะผลิตสัญญาณรหัสไบนารี (Binary Code Signal) ตรงตามระดับควอนไทซ์นั้น ๆ แล้วจึงจะส่งออกไปในสายจากรูปที่ 2.12 สมมุติให้สัญญาณ $m(t)$ ถูกจำกัดค่าแอมพลิจูดอยู่ในช่วง $-4V$ ถึง $4V$ ขนาดของสแต็ปคือ x มีค่าเป็น $1V$ ดังนั้นจำนวนระดับการควอนไทซ์ทั้งหมดจะมี 8 ระดับคือ $-3.5V, -2.5V, \dots, +3.5V$ โดยกำหนดให้ $-3.5V$ มีรหัสเป็น 0 $-2.5V$ มีรหัสเป็น 1 ไปเรื่อยๆ จนถึง $+3.5V$ จะมียุทธ 7 ซึ่งรหัส 0 จะมียุทธมีไบนารี 000, รหัส 1 จะมียุทธมีไบนารีเป็น 001 ไปเรื่อย ๆ จนถึงรหัส 7 มีรหัสไบนารีเป็น 111 โดยที่ขนาดแอมพลิจูดของ $m(t)$ จะถูกจัดให้อยู่ในระดับของการควอนไทซ์ที่มีค่าใกล้เคียงกับค่าแอมพลิจูดที่เป็นจริงมากที่สุด




รูปที่ 2.12 การเข้ารหัส (Coding)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก (Parallel Input – Serial Output Shift Register : PISO)

วงจรเลื่อนสัญญาณแบบขนานเข้า และแบบอนุกรมออกได้ถูกนำมาใช้เพื่อเปลี่ยนข้อมูลแบบขนานเป็นอนุกรมซึ่งมีหลักการพอสรุปได้ว่า ขั้นแรกต้องทำการเลื่อนข้อมูลที่จะเปลี่ยนจากแบบขนานเป็นแบบอนุกรมเข้าไปในตัวรีจิสเตอร์ โดยเลื่อนเข้าไปแบบขนานเข้าไปในตัวรีจิสเตอร์ตัวเลื่อนก่อนทั้งหมดเรียกว่า การโหลด (load) ข้อมูลเข้าไปในรีจิสเตอร์ หลังจากนั้นเมื่อมีสัญญาณนาฬิกาเข้ามาหนึ่งครั้งวงจรก็จะทำการเลื่อนข้อมูลออกไป 1 บิต และ เมื่อมีสัญญาณนาฬิกาเข้ามาอีก 1 ครั้งก็จะทำการเลื่อนข้อมูลที่สองต่อไปจนครบ 4 บิต หลังจากนั้นเราก็ทำการโหลดข้อมูลใหม่ที่ต้องการเลื่อนเข้าไปอีกแล้วทำการป้อนสัญญาณนาฬิกาเพื่อเลื่อนข้อมูลชุดต่อไปแสดงในรูปที่ 2.13



รูปที่ 2.13 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก ขนาด 4 บิต

Input						Output				
Load	Clock	A	B	C	D	Q1	Q2	Q3	Q4	Y
1	1	1	0	1	0	1	0	1	0	0
0	2	X	X	X	X	0	1	0	1	1
0	3	X	X	X	X	0	0	1	0	0
0	4	1	0	1	0	0	0	0	1	1
0	5	X	X	X	X	0	0	0	0	0
1	6	1	1	0	0	1	1	0	0	0
0	7	X	X	X	X	0	1	1	0	0
0	8	X	X	X	X	0	0	1	1	1
0	9	1	0	1	0	0	0	0	1	1
0	10	X	X	X	X	0	0	0	0	0


ตารางที่ 3 การป้อนเข้าและออกของข้อมูลที่ออกจากวงจรรูปที่ 2.13

จากรูปที่ 2.13 เป็นวงจร PISO ขนาด 4 บิตที่ใช้ ดี-ฟลิปฟล็อป มาทำเป็นรีจิสเตอร์ เลื่อน โดยใช้สัญญาณนาฬิกาป้อนให้กับดี-ฟลิปฟล็อปทุกตัวร่วมกัน จะเห็นว่าเมื่อเราป้อนให้ขา load มีสถานะลอจิก 1 และป้อนอินพุตเข้าที่ขา A B C และ D ตามตารางที่ 3 แล้วข้อมูลจะถูกโหลดเข้าไปในดี-ฟลิปฟล็อปมีค่าเท่ากับสัญญาณที่ป้อนให้กับขา A B C และ D ซึ่งข้อมูลที่ป้อนนี้เข้าไปในตัวของดี-ฟลิปฟล็อปได้ก็เพราะสถานะที่ลอจิก 1 ไปสั่งให้ขา set และขา clr ของดี-ฟลิปฟล็อปทำงาน โดยที่เมื่อขา set จะถูกกระตุ้นโดยสถานะลอจิก 0 จะทำให้เอาต์พุตของดี-ฟลิปฟล็อปมีสถานะลอจิกที่เป็น 1 ทันที โดยไม่สนใจอินพุตที่เข้ามา ในลักษณะเดียวกัน ถ้าที่ขา clr ถูกกระตุ้นโดยสถานะลอจิก 0 ก็จะทำให้เอาต์พุตของดี-ฟลิปฟล็อปมีสถานะลอจิกเป็น 0 ทันทีโดยไม่สนใจว่าที่ขาอินพุตจะเป็นอะไร ดังนั้นจะเห็นว่าเมื่อขาโหลดมีสถานะลอจิก 1 จะทำให้ข้อมูลที่ป้อนที่ขา A B C และ D จะไปปรากฏที่เอาต์พุตของดี-ฟลิปฟล็อปทันที เมื่อเราให้ขาโหลดมีสถานะลอจิก 0 (สั่งให้ทำการเลื่อนข้อมูล) สัญญาณจะผ่านแนนเกต (NAND GATE) ได้เอาต์พุตเป็นสถานะลอจิก 1 เข้าที่ขา set และ clr โดยไม่สนใจว่าที่ขาอินพุตอีกขาหนึ่งของแนนเกต (NAND GATE) จะมีสถานะลอจิกอะไร จากรูปที่ 2.13 จะเห็นขาอินพุตต่อลงกราวด์ แสดงว่ามีสถานะลอจิก 0 ดังนั้นเมื่อมีสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นาฬิกาเข้าจะเข้าจะทำให้ข้อมูลลอจิก 0 ของดี-ฟลิปฟล็อปตัวแรกเลื่อนไปเป็นเอาต์พุต ส่วนเอาต์พุตตัวแรกก็จะถูกเลื่อนเข้าไปเป็นอินพุตของดี-ฟลิปฟล็อปตัวที่สองและก็จะเลื่อนไปอย่างนี้เรื่อย ๆ จนถึงดี-ฟลิปฟล็อปตัวที่ 4 ก็จะถูกลื่อนออกไปเป็นข้อมูลที่เป็นแบบอนุกรมบิตแรก และเมื่อเลื่อนครบหมดแล้วก็จะทำการโหลดค่าใหม่เพื่อเป็นแบบอนุกรมต่อไป


วงจรรวมที่ทำหน้าที่เป็นรีจิสเตอร์แบบขนานเข้า-อนุกรมออก มีอยู่หลายเบอร์ด้วยกันแต่จะขออธิบายการทำงานของไอซีเบอร์ 74LS166 เพื่อนำไปใช้งานต่อไป ซึ่งมีโครงสร้างภายในดังรูปที่ 2.14 และมีแผนภาพขาสัญญาณและฟังก์ชันการทำงานดัง รูปที่ 2.15



รูปที่ 2.14 วงจรเลื่อนสัญญาณแบบขนานเข้า และอนุกรมออกขนาด 8 บิตของไอซีเบอร์ 74LS166

Input					Internal		Output
Clear	Shift/Load	Clock Inhibit	Clock	Serial	Parallel A.....H	Output QA QB	
L	X	X	X	X	X	L L	L
H	X	L	L	X	X	Q _{AO} Q _{BO}	Q _{HO}
H	L	L	↑	X	a.....h	A b	.h
H	H	L	↑	H	X	H Q _A a	Q _{GO}
H	H	L	↑	L	X	L Q _A a	Q _{GO}
H	X	X	↑	X	X	Q _{AO} Q _{BO}	Q _{HO}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS166

จากรูปที่ 2.15 การโหลดข้อมูลเข้าไปในตัวรีจิสเตอร์ตัวเลื่อนจะต้องให้สัญญาณที่ชิพ/โหลด (SHIFT/LOAD) มีสถานะลอจิกเป็น 0 เมื่อผ่านอินเวอร์เตอร์ แล้วจะทำให้สัญญาณออกมา มีสถานะลอจิกเป็น 1 ซึ่งถูกต่อไปเป็นอินพุตตัวขวาของแอนเกตทั้ง 8 ตัว ข้อมูลที่จะโหลดเข้าไปในตัวรีจิสเตอร์จะถูกต่อเข้าจุด A, B, C, D, E, F, G และ H ดังนั้นสัญญาณที่ออกมาจากแอนเกตตัวขวาจะมีค่าเป็น 0 หรือ 1 ขึ้นอยู่กับข้อมูลที่ป้อนเข้าจากจุด A ถึง H

ส่วนแอนเกตตัวซ้าย ถ้าขาชิพ/โหลดมีสถานะลอจิกเป็น 0 เมื่อผ่านอินเวอร์เตอร์ตัวแรกก็จะมีสถานะลอจิก 1 และเมื่อผ่านอินเวอร์เตอร์ตัวที่สองก็จะมีสถานะลอจิกกลับเป็น 0 เหมือนเดิม เมื่อผ่านแอนเกตตัวซ้ายเอาต์พุตที่ออกมาจะมีสถานะเป็น 0 ตลอด เมื่อนำเอาต์พุตของแอนเกตทั้งสองตัวที่เข้าที่ขาอินพุตของนอร์เกต (NOR GATE) เอาต์พุตที่ออกมาจะมีสถานะลอจิกตามเอาต์พุตของแอนเกตตัวขวาตลอด แต่สภาวะกลับกันเมื่อนำสภาวะที่ได้ไปผ่านอินเวอร์เตอร์ก่อนเข้าขา S ของอาร์เอสฟลิปฟลอป (R-S flipflop) แล้วถึงจะไปเข้าขา R ของอาร์เอสฟลิปฟลอปก็จะได้เป็นดี-ฟลิปฟลอปแบบกลับสภาวะลอจิก ดังนั้นจะเห็นว่าเมื่อเอาต์พุตกลับสภาวะแล้วออกจากนอร์เกตมาผ่าน อาร์เอสฟลิปฟลอปก็จะกลับสภาวะอีกทีหนึ่งทำให้เอาต์พุตขา Q มีสภาวะเมื่อกับอินพุตที่ป้อนให้ที่ขา A ถึง H ที่ต่อกับฟลิปฟลอปแต่ละตัว


เมื่อโหลดค่าข้อมูลจาก A ถึง H เข้าไปในอาร์เอส ฟลิปฟลอปเรียบร้อยแล้วจะทำการเลื่อนข้อมูลได้โดยป้อนสภาวะลอจิก “1” ให้กับขา ชิพ/โหลดและให้ขาซีเรียลอิน (SERIAL IN) มีลอจิกคงที่เป็น “1” ดังนั้นจะมีลักษณะการทำงานคล้ายกับการโหลด และจากสภาวะลอจิกต่าง ๆ ที่ป้อนเข้าขาต่าง ๆ ของเกตภายในวงจรของ 74LS166 จะเห็นว่าแอนเกตตัวขวามีลอจิกเท่ากับ 0 ตลอด ดังนั้นจะสนใจเฉพาะเอาต์พุตของแอนเกตตัวซ้ายเท่านั้น ซึ่งขาอินพุตของแอนเกตตัวซ้ายขาหนึ่งต่อกับขา Q ของ อาร์เอส ฟลิปฟลอปตัวซ้าย คือเมื่อมีสัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำให้ข้อมูลที่อยู่ใน

ในอาร์เอสฟลิปฟลอปตัวทางซ้ายไปปรากฏที่อินพุตของ อาร์เอสฟลิปฟลอปตัวที่สองและ เอาต์พุตเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวที่สองก็จะไปปรากฏเป็นอินพุตของ อาร์เอส ฟลิปฟลอปตัวที่สามอย่างนี้ไปเรื่อย ๆ จนถึงอาร์เอส ตัวที่ 8 ซึ่งเอาต์พุตของอาร์เอสฟลิปฟลอปก็จะกลายเป็นข้อมูลแบบอนุกรมบิตแรก และเมื่อสัญญาณนาฬิกาเข้ามาอีก ก็จะทำให้การเลื่อนบิตในลักษณะเดียวกันนี้จนครบ 8 บิตแล้วจึงทำการโหลดข้อมูลใหม่อีกครั้ง

2.8 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก (Serial Input – Parallel Output Shift Register)


วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออกจะใช้ในการแปลงข้อมูลแบบอนุกรมเป็นขนาน สามารถแสดงได้ดังรูปที่ 2.16 ซึ่งแสดงวงจรเลื่อนข้อมูลแบบอนุกรมเป็นแบบขนานขนาด 4 บิต



รูปที่ 2.16 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออกขนาด 4 บิต

จากรูปที่ 2.16 มีหลักการทำงานโดย เมื่อป้อนข้อมูลบิตแรกเข้าไปแล้วตามด้วยสัญญาณนาฬิกา 1 ครั้ง จะทำให้ข้อมูลถูกเลื่อนออกไปที่เอาต์พุตของดี-ฟลิปฟลอป ตัวแรกและเมื่อมีสัญญาณนาฬิกาเข้ามาอีก 1 ครั้ง จะทำให้ข้อมูลใหม่ถูกเลื่อนออกไปยัง ดี-ฟลิปฟลอป ตัวที่สองไปเรื่อย ๆ จนครบ 4 ครั้ง ซึ่งหลังจากเลื่อนข้อมูลเข้าไปใน ดี-ฟลิปฟลอป ครบ 4 บิตแล้วเราจะได้ข้อมูลขนาด 4 บิตออกมาที่เอาต์พุตที่ขา Q ของดี-ฟลิปฟลอปแต่ละตัวหลังจากดึงข้อมูลมาใช้ เราจะทำ การเคลียร์ข้อมูลในดี-ฟลิปฟลอปแต่ละตัวในการป้อนสภาวะลอจิก 0 ที่ขาเคลียร์ (CLR) ของ ดี-ฟลิปฟลอปซึ่งจะทำให้เอาต์พุตของ ดี-ฟลิปฟลอป แต่ละตัวมีสภาวะลอจิกเป็น 0 เพื่อทำการเลื่อน ข้อมูลอนุกรมค่าใหม่เข้ามาเพื่อเลื่อนออกเป็นแบบขนานต่อไป


วงจรรวมที่ทำหน้าที่เป็นรีจิสเตอร์แบบอนุกรมเข้าขนานออก มีไอซีที่นิยมกันหลายตัวแต่ละขอนำเสนอเบอร์ 74LS164 ซึ่งมีโครงสร้างภายในดังรูป 2.17 และมีแผนภาพขาสัญญาณและฟังก์ชันการทำงานดังรูปที่ 2.18



รูปที่ 2.17 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 8 บิต

Input		Output					
Clear	Clock	A	B	QA	QB	...	QH
L	X	X	X	L	L	...	L
H	L	X	X	Q _{AO}	A _{BO}	...	Q _{HO}
H	↑	H	H	H	Q _{AN}	...	Q _{GN}
H	↑	L	X	L	Q _{AN}	...	Q _{GN}
H	↑	X	L	L	Q _{AN}	...	Q _{GN}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS164

จากรูปที่ 2.18 จะเห็นว่าใช้ดี-ฟลิปฟล็อป มาใช้เป็นตัวเลื่อนข้อมูลแบบอนุกรมเข้าขนานออก โดยมีขาเคลียร์และขาสัญญาณเอาต์พุต Q ที่ต่อออกมาเพื่อนำสัญญาณแบบขนานไปใช้งาน มีหลักการทำงานดังนี้คือ เมื่อขาเคลียร์ของ ดี-ฟลิปฟล็อป มีลอจิกเป็น 1 และเมื่อมีสัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำการเลื่อนข้อมูลจากจุด (เมื่อให้จุด A มีลอจิกเป็น 1 ตลอด) ออกไปยัง ดี-ฟลิปฟล็อปตัวแรกและเมื่อมีสัญญาณนาฬิกาเข้ามาครั้งที่สอง จะทำให้ข้อมูลใหม่ถูกเลื่อนเข้ามายังดี-ฟลิปฟล็อปตัวที่สองไป เรื่อย ๆ เมื่อมีสัญญาณนาฬิกาเข้ามาอย่างตลอดเวลาหลังจากที่ถูกเลื่อนข้อมูลเข้าไปสู่ที่ ดี-ฟลิปฟล็อป ครบทั้ง 8 บิต แล้วจะสามารถนำข้อมูลที่เป็นแบบขนานจากขาสัญญาณ Qa, Qb, Qc, Qd, Qe, Qf, Qg และ Qh ซึ่งต่อออกมาเป็นขาสัญญาณเอาต์พุตไปใช้งานได้ต่อไป

บทที่ 3


การออกแบบวงจรพีซีเอ็ม

ในการออกแบบวงจรจะแบ่งวงจรออกเป็น 2 ส่วนคือ

- ชุดวงจรภาคส่ง (Transmitter)
- ชุดวงจรภาคภากรับ (Receiver)


3.1 หลักการออกแบบวงจรภาคส่ง

จะสามารถแบ่งส่วนของความสำคัญในการออกแบบได้สองส่วนคือ ส่วนของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog to Digital Converter : ADC) และส่วนของการแปลงข้อมูลแบบขนานเป็นแบบอนุกรม (Parallel Input - Serial Output Shift Register : PISO)



รูปที่ 3.1 บล็อกไดอะแกรมของภาคส่งวงจรพีซีเอ็ม

3.1.1 วงจรกำเนิดสัญญาณไซน์



รูปที่ 3.2 วงจรกำเนิดสัญญาณไซน์

ไอซีเบอร์ XR-2206 จะเป็น ไอซีที่ใช้สร้างสัญญาณต่าง ๆ เช่นสัญญาณไซน์, สัญญาณพัลส์อื่น ๆ เป็นต้น สัญญาณที่ได้จะเป็นสัญญาณที่มีความเสถียร ถูกต้อง และมีคุณภาพรูปคลื่นสัญญาณไซน์เอาต์พุตสามารถปรับได้ทั้งแอมพลิจูดและความถี่โดยขึ้นอยู่กับวงจรภายนอกสามารถทำการเลือกย่านความถี่ได้ตั้งแต่ 0.01 kHz ถึง 1 MHz สำหรับวงจรกำเนิดสัญญาณไซน์ชุดนี้จะสามารถสร้างได้ ดังรูปที่ 3.2

ความถี่ที่ต้องการ (fo) สามารถหาได้โดยการใช้สูตร


$$F_o = 1 / RC \quad (\text{Hz})$$

R : ค่าตัวต้านทานที่ต่ออยู่กับขา 7 หรือขา 8

C : ค่าของตัวเก็บประจุที่ต่ออยู่กับขา 5 และ 6 ของไอซี

โดยค่าความต้านทานที่ใช้จะต้องมีค่าอยู่ระหว่าง $4 \text{ k}\Omega < R < 200 \text{ k}\Omega$ ส่วนค่าของตัวเก็บประจุจะมีค่าตั้งแต่ 1000 pF ถึง 100 pF โดยวงจรจะใช้ตัวต้านทานปรับค่าเพื่อที่สามารถทำการปรับค่าความถี่ได้ตามที่ต้องการ

3.1.2 วงจรสร้างสัญญาณนาฬิกาและสัญญาณควบคุม



รูปที่ 3.3 วงจรสร้างสัญญาณนาฬิกาและสัญญาณควบคุม

วงจรถ่ายทอดความถี่อ้างอิง สร้างจาก IC MC14060 หรือ 74HC4060 ซึ่ง 2 เบอร์นี้ใช้แทนกันได้เป็น IC – Digital Hi Speed CMOS 14 – Stage Ripple / Carry Binary Counter / Divider and Oscillator ซึ่งภายในประกอบด้วยเกตอินเวอร์เตอร์ และวงจรหารแบบไบนารีจำนวน 14 สเตจ โดยที่เอาต์พุตเป็นสัญญาณหาร 16384 ที่ขา 6 โดยวงจรเกิดต่อร่วมกับคริสตอลสำหรับออสซิลเลททำงานที่ความถี่ 4.096 MHz

สัญญาณหารที่เอาต์พุต = 2^{n+1}

โดย n = อันดับของจำนวนเอาต์พุต เช่นที่ Q7 จะได้

สัญญาณหารที่เอาต์พุต Q7 = $2^{7+1} = 256$

ดังนั้นสัญญาณหารที่เอาต์พุตของแต่ละเอาต์พุตจะเป็นดังนี้ โดยเริ่มที่

$$Q3 = 16$$

$$Q9 = 1,024$$

$$Q4 = 32$$

$$Q10 = 2,048$$

$$Q5 = 64$$

$$Q11 = 4,096$$

$$Q6 = 128$$

$$Q12 = 8,192$$

$$Q7 = 256$$

$$Q13 = 16,384$$

$$Q8 = 512$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับโครงงานนี้ใช้คริสตอล ผลิตความถี่ 4.096 MHz ดังนั้นเราจะทราบค่าเอาต์พุตแต่ละเอาต์พุตจะได้สัญญาณนาฬิกาที่มีความถี่เท่าไร โดยการนำเอาความถี่ของคริสตอล หาค่าด้วยสัญญาณนาฬิกาของแต่ละเอาต์พุต เช่นที่ Q7 จะได้

$$\text{ความถี่ของสัญญาณนาฬิกาที่ Q7} = 4.096 \text{ MHz} / 256 = 16 \text{ kHz}$$

ดังนั้นจะได้ความถี่ของสัญญาณนาฬิกาแต่ละเอาต์พุต ดังนี้

$$Q3 (\text{ขา 7}) = 256 \text{ kHz}$$


$$Q4 (\text{ขา 5}) = 128 \text{ kHz}$$

$$Q5 (\text{ขา 4}) = 64 \text{ kHz}$$

$$Q6 (\text{ขา 6}) = 32 \text{ kHz}$$

$$Q7 (\text{ขา 14}) = 16 \text{ kHz}$$

$$Q8 (\text{ขา 13}) = 8 \text{ kHz}$$



รูปที่ 3.4 วงจรสร้างสัญญาณนาฬิกา 160 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.4 เป็นวงจรสร้างสัญญาณนาฬิกา 160 kHz ซึ่งจะสร้างจากไอซีเบอร์ 555 สามารถทำการสร้างเวลาที่ที่ต้องการได้โดยทำการคำนวณทางคณิตศาสตร์ จากสูตร

$$F = 1.49 / ((R_A + 2R_B) * C)$$

F = ความถี่เอาต์พุต (ที่ต้องการ) ขา 3 ของไอซี

R_A = ค่าความต้านทาน (โอห์ม)

R_B = ค่าความต้านทาน (โอห์ม)

C = ค่าตัวเก็บประจุ (คาปาซิเตอร์)


ดังนั้นจากวงจรจะสามารถคำนวณหาความถี่ 160 kHz ไปใช้งานได้โดยกำหนดให้ $R_A = 5$ kHz, $R_B =$ ใช้ตัวต้านทานปรับค่าได้ 200 kHz , C = 30 pF

$$\begin{aligned} F &= 1.49 / ((R_A + 2R_B) * C) \\ &= 1.49 / ((5 * 10^3 + 2(153 * 10^3) * 30 * 10^{-12}) \\ &= 1.49 / 9.33 * 10^{-6} \\ &= 159.699 \text{ kHz} \end{aligned}$$

ในการทดลองจริงค่าความถี่ได้อาจจะแตกต่างจากที่คำนวณไว้เล็กน้อย อันเนื่องมาจากค่าความผิดพลาดของความต้านทานและคาปาซิเตอร์

3.1.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital Converter : ADC)

ในการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลนี้ สามารถที่จะเลือกใช้วงจรรวมได้หลายเบอร์ตามจุดประสงค์การใช้งานแต่จะขอนำเสนอวงจรรวมเบอร์ ADC0820 ซึ่งเป็นเบอร์ที่ใช้ง่ายและมีวงจรคู่สัญญาณในตัวเอง จึงสามารถนำมาแปลงสัญญาณอนาลอกเป็นดิจิตอลได้ ในกรณีนี้ทำการควบคุมสถานะการทำงานของไอซีเป็นแบบทำงานภายในตัวมันเอง (stand-alone) โดยทำการป้อนสถานะลอจิก "1" ให้กับขาโหมด (MODE) ของไอซี ADC0820 สามารถแสดงสถานะการทำงานด้วยไดอะแกรมเวลา (Timing Diagram) ดังรูปที่ 3.5



รูปที่ 3.5 โดอะแกรมเวลาของไอซี ADC0820


จากโดอะแกรมเวลาของไอซี ADC0820 เราจะทราบว่าถ้าเรากำหนดให้ ADC0820 มีสถานะการทำงานแบบทำงานภายในตัวมันเอง (stand-alone) โดยการป้อนลอจิก "1" ที่ขาโหมด (MODE) แล้วให้ขาซีเอส (CS) และอาร์ดี (RD) เป็นสถานะลอจิก "0" เพื่อให้ไอซีทำการแปลงค่าข้อมูลได้ก็ต่อเมื่อให้ขา WR มีสถานะลอจิก "0" เป็นระยะเวลาอย่างน้อยที่สุด 600 นาโนวินาที (ns) แล้วเมื่อขา WR มีสถานะลอจิก "1" ไอซีจะเริ่มการทำงานแปลงค่าข้อมูลโดยจะใช้ระยะเวลาในการแปลงค่าข้อมูล (T_i) 800 นาโนวินาที และจะต้องใช้เวลาในการหน่วงเวลาก่อนที่จะทำการแปลงค่าข้อมูลอีก (T_p) 500 นาโนวินาที ดังนั้นจะใช้เวลาในการแปลงค่าข้อมูล 1 ครั้งเป็น $600 \text{ ns} + 500 \text{ ns}$ จะเท่ากับ 1.9 ไมโครวินาที (μs) ในการออกแบบใช้งานจริงเราจะใช้เวลาของขา WR มีสถานะลอจิก "0" เป็นสองเท่าของค่าช่วงเวลาที่น้อยที่สุดของขา WR คือที่ 600 นาโนวินาที เพราะถ้าช่วงเวลาน้อยกว่า 600 นาโนวินาที จะทำให้ไอซีไม่ทำงาน ดังนั้นเราจะให้ขา WR มีสถานะลอจิก "0" เป็นระยะเวลา 1.2 ไมโครวินาที ดังนั้นจะต้องใช้เวลาในการแปลงค่าข้อมูลทั้งหมดเท่ากับ $1.2 \mu\text{s} + 800 \mu\text{s} + 500 \mu\text{s} = 2.5 \mu\text{s}$

ส่วนการสื่อสารในระบบโทรศัพท์จะใช้แบนด์วิดท์ของเสียงพูดในการสนทนา อยู่ในช่วง 300 - 3400 เฮิร์ต ก็เพียงพอที่จะสามารถฟังรู้เรื่อง ดังนั้นเราจะต้องใช้ความถี่ในการสุ่มค่าสัญญาณมากกว่าหรือเท่ากับสองเท่าของความถี่เบสแบนด์ (Baseband) สูงสุด นั่นคือถ้าเราใช้ความถี่ในการสุ่มค่าสัญญาณเป็นสองเท่าของความถี่เบสแบนด์ก็คือ 6800 เฮิร์ต แต่เนื่องจากเมื่อใช้ความถี่ในการสุ่มสัญญาณที่ 6800 เฮิร์ต ทำให้ยากต่อการที่จะใช้วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter :

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LPF) ในการกรองความถี่ต่ำผ่าน เพื่อกรองเอาสัญญาณเบสแบนด์นั้นกลับมาจากเอาต์พุตของเครื่องรับ ก็จะต้องใช้วงจรกรองความถี่ต่ำผ่าน ในทางอุดมคติเท่านั้นในการกรองเอาสัญญาณเบสแบนด์กลับมาอย่างสมบูรณ์ ดังนั้นเราจึงต้องออกแบบโดยใช้ความถี่ในการสุ่มสัญญาณมากกว่าสองเท่าของความถี่สูงสุดเบสแบนด์แต่ต้องไม่มากเกินไป ดังนั้นเมื่อเราใช้ความถี่เบสแบนด์ประมาณ 4 กิโลเฮิร์ต และเลือกใช้ความถี่ในการสุ่มค่าสัญญาณเป็น 4 เท่าของความถี่เบสแบนด์ ดังนั้นเราจะได้ความถี่ในการสุ่มสัญญาณเท่ากับ 16 กิโลเฮิร์ต ซึ่งจะพิจารณาได้ดังนี้


ที่ความถี่ 16 กิโลเฮิร์ต ซึ่งจะต้องใช้ความถี่ในการสุ่มสัญญาณนั้น จะมีคาบเวลาเท่ากับ $1/16$ กิโลเฮิร์ต = 62.5 ไมโครวินาที ซึ่งจะมีเวลาด้านบวกเป็น 31.25 ไมโครวินาที และด้านลบเป็น 31.25 ไมโครวินาที จากความสัมพันธ์ในการแปลงค่าข้อมูลของไอซีเบอร์ ADC0820 จะสามารถพิจารณาจากไคอะแกรมเวลา (Timing Diagram) ในกรณีทำงานภายในตัวเองจะได้ว่าไอซี ADC0820 สามารถแปลงค่าข้อมูลได้ต้องมีช่วงเวลาที่ขา WR มีสถานะเป็นบวกอย่างน้อยเป็น $800 \text{ ns} + 500 \text{ ns}$ เท่ากับ $1.3 \mu\text{s}$ และมีคาบเวลาของสถานะลบเป็น 1.2 ไมโครวินาทีซึ่งจะเห็นว่า ค่าคาบเวลาของทั้งสองสถานะบวกและลบอยู่ในช่วง 31.25 ไมโครวินาที ดังนั้นจะสามารถใช้ความถี่ 16 กิโลเฮิร์ต นำมาใช้เป็นสัญญาณสุ่มค่าข้อมูลส่วนสัญญาณนาฬิกา 16 กิโลเฮิร์ต ที่นำมาใช้เป็นสัญญาณสุ่มค่าข้อมูลสามารถสร้างขึ้นได้โดยใช้ไอซี 4060 ก็จะได้สัญญาณนาฬิกาความถี่ 16 กิโลเฮิร์ต ออกมาตามต้องการแล้วป้อนให้กับขา WR ของไอซี ADC 0820 ก็จะสามารถทำงานได้ตามอัตราสุ่มตามที่ต้องการจากรูปที่ 3.6 แสดงวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่มีอัตราสุ่มตัวอย่าง 16 กิโลเฮิร์ต จะเห็นว่าเมื่อป้อนสถานะลอจิกต่าง ๆ ให้กับ ADC0820 จะทำให้สัญญาณอนาล็อกอินพุตถูกสุ่มค่าสัญญาณ แล้วนำค่าแรงดันที่สุ่มได้ไปทำการเปรียบเทียบและเข้ารหัสเลขฐานสองขนาด 8 บิต ซึ่งจะเป็นสัญญาณพีซีเอ็มที่ต้องการ ส่วนในการที่จะส่งข้อมูลไปในสายส่งนั้นจะต้องเป็นสัญญาณพีซีเอ็มที่ได้มาผ่านวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม เพื่อส่งออกสายนำสัญญาณเพียงเส้นเดียว



รูปที่ 3.6 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

3.1.4 วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม (Parallel Input – Serial Output Shift Register)

ในการออกแบบวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรมจะใช้ไอซีเบอร์ 74F166 เป็นหลักในการเลื่อนข้อมูลหรือแปลงข้อมูลแบบขนานเป็นแบบอนุกรม โดยใช้ไอซีเบอร์ 74F169 (Synchronous 4 bit – Up/Down Counter) มาควบคุมการเลื่อนค่าและโหลดค่าของข้อมูล ซึ่งสามารถป้อนสถานะให้สามารถทำงานได้ดังรูปที่ 3.7 และสามารถดูรูปของสัญญาณในการสร้างบิตเริ่ม (start bit) และบิตจบ (stop bit) เพื่อใช้กำหนดตำแหน่งหรือแยกข้อมูลแต่ละชุด (Frame) เพื่อสะดวกในการตีเทค (Detect) ข้อมูลทางภาครับได้อย่างสะดวก



รูปที่ 3.7 วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม

พิจารณารูปที่ 3.7 ซึ่งเป็นวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรมจะสามารถควบคุมการไหลค่านข้อมูลและเลื่อนค่าข้อมูลโดยใช้ขาสัญญาณจากขาอาร์ซีโอ (Ripple Carry Output : RCO) ของไอซี 74F169 ซึ่งในการส่งข้อมูลเราจะออกแบบให้ชุดข้อมูลแต่ละชุดมีบิตเริ่ม (start bit) และบิตจบ (stop bit) ดังนั้นในการส่งข้อมูล 1 ชุดจะมีจำนวนบิตเท่ากับ 10 บิต ซึ่งในการใช้ไอซี 74F166 ในการไหลค่านและเลื่อนข้อมูลจะทำงานโดยจะทำการไหลค่านบิตข้อมูลเข้ามาแล้วทำการเลื่อนค่าออกไปทีละบิตเมื่อมีสัญญาณนาฬิกา 1 ลูก ดังนั้นจะเห็นว่าในการแปลงข้อมูลแบบขนานเป็นแบบอนุกรมของข้อมูลแต่ละชุดจะต้องใช้สัญญาณนาฬิกา 10 ลูก จึงจะสามารถเลื่อนข้อมูลพร้อมทั้งบิตเริ่มและบิตจบได้อย่างครบถ้วน แล้วจึงสามารถไหลค่านข้อมูลใหม่เข้ามาได้ ดังนั้นในการควบคุมการนับจำนวนลูกคลื่นของสัญญาณนาฬิกา 10 ลูก เพื่อใช้ในการควบคุมการไหลค่านและเลื่อนข้อมูลจะใช้ไอซีเบอร์ 74F169 ในการนับ โดยการป้อนค่า 0110 (6H) ให้ไอซี 74F169 และขาอัฟแอนด์ควาร์น (U/D) มีสถานะลอจิก “1” (นับขึ้น) ทำให้ 74F169 ทำการนับขึ้นเรื่อย ๆ จนถึง 1111 (FH) ซึ่งจะนับได้ 10 ลูกคลื่นตามต้องการ เมื่อนับครบ 10 ลูกคลื่น (1111) ไอซี 74F169 จะให้ขาอาร์ซีโอมีสถานะลอจิกเป็น “0” ออกมาทันที และในการไหลค่านข้อมูลของ 74F166 จะต้องมิลลอจิก “0” ป้อนให้ขาซีพ/ไหลค่านดังนั้นจึงนำสัญญาณลอจิก “0” จากขาอาร์ซีโอต่อเข้ากับซีพ/ไหลค่านของไอซี 74F166 ในการสั่งให้ไหลค่านข้อมูลเข้าไปเก็บไว้ในรีจิสเตอร์ของไอซี 74F166

ส่วนในการเพิ่มบิตเริ่มและบิตจบ ซึ่งเราจะใช้ไอซีเบอร์ 74F74 ซึ่งเป็นดี-ฟลิปฟลอปเข้ามาช่วยในการสร้างบิตเริ่มและบิตจบ โดยอินพุตของ ดี-ฟลิปฟลอป จะได้จากขาเอาต์พุต (Qn) ของไอซี 74F166 และนำขาอาร์ซีโอของ ไอซี 74F169 มาต่อที่ขาเคลียร์ (CLR) ของดี-ฟลิปฟลอป ส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนาฬิกาที่ใช้ในการทำงานของไอซี 74F74 เราใช้นอทเกต (NOT GATE) มาต่อไว้เพื่อทำการหน่วงเวลาของสัญญาณนาฬิกาให้มีค่าเวลาก่อนป้อนไอซี 74F74 น้อยกว่าหรือเท่ากับเวลาที่สัญญาณเอาต์พุตของไอซี 74F166 ป้อนให้กับอินพุตของไอซี 74F74 พอดี ซึ่งเงื่อนไขการสร้างบิตเริ่มและบิตจบจะกำหนดโดยให้บิตเริ่มมีสถานะลอจิก “0” และบิตจบมีสถานะลอจิก “1” ซึ่งจะเห็นว่าเมื่อขาอาร์ชีโอมีสถานะลอจิก “0” จะทำให้ดี-ฟลิปฟลอปเกิดการเคลียร์ให้เอาต์พุตมีสถานะลอจิก “0” ก็คือบิตเริ่มนั่นเอง และทำไอซีเบอร์ 74F166 ทำการโหลดค่าข้อมูลไปพร้อม ๆ กับการสร้างบิตเริ่มไปด้วย เนื่องจากถูกควบคุมด้วยขาอาร์ชีโอเหมือนกัน และเมื่อมีสัญญาณนาฬิกาที่สองเข้ามาจะทำให้ขาอาร์ชีโอมีสถานะลอจิก “1” ซึ่งเมื่อป้อนให้กับขาเคลียร์ของดี-ฟลิปฟลอปจะไม่มีผลต่อการทำงานดังนั้นทำให้ข้อมูลทางเอาต์พุตมีสถานะลอจิกเหมือนกับอินพุตซึ่งต่ออยู่กับเอาต์พุตของไอซี 74F166 และเนื่องจากขาอาร์ชีโอนี้มีสถานะลอจิก “1” ไปป้อนให้กับขาซีพ/โหลดของไอซี 74F166 ทำให้ไอซี 74F166 ทำการเลื่อนข้อมูลอินพุต ออกทางเอาต์พุตแบบอนุกรมทีละบิต

ส่วนในการสร้างบิตจบของชุดข้อมูล จะสามารถสร้างได้จากวงจรภายในของไอซี 74F166 โดยที่เราทำการให้ขาซีเรียลอินพุต (SERIAL INPUT) มีสถานะลอจิกเป็น “1” ซึ่งจะเห็นว่ามิสัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำให้ข้อมูลถูกเลื่อนจาก H ไปยัง Qn, G ออกไป H,....., A ออกไปที่ B และจากอินพุตของ A (SERIAL INPUT) ซึ่งมีสถานะลอจิก “1” ก็จะถูกเลื่อนออกไปที่ A จะทำให้ A มีสถานะลอจิกเป็น “1” ด้วย เป็นอย่างนี้ไปเรื่อย ๆ จนสัญญาณนาฬิกาครบ 8 ลูกก็จะทำให้ข้อมูลแบบขนานจาก A ถึง H ถูกเลื่อนออกแบบอนุกรมจนครบ 8 บิต หลังจากนั้นเมื่อมีสัญญาณนาฬิกาถูกต่อไปเข้ามา ก็จะทำให้เอาต์พุตที่เกิดจากการเลื่อนค่าจากซีเรียลอินพุตมีสถานะลอจิก “1” ไปปรากฏที่เอาต์พุตของไอซี 74F166 เป็นสถานะลอจิก “1” เป็นบิตสุดท้ายหรือได้บิตจบนั่นเอง ซึ่งจะใช้สัญญาณนาฬิกาครบ 10 ลูกพอดี หลังจากนั้นก็จะทำการโหลดค่าข้อมูลชุดใหม่เข้ามาในไอซี 74F166 แล้วทำการเลื่อนข้อมูลตามเงื่อนไขที่กล่าวมาข้างต้นต่อไป ซึ่งวงจรภาคส่งสามารถแสดงได้ดังรูปที่ 3.8 ส่วนอัตราการส่งข้อมูล (Bit Rate) ที่ใช้ในการส่งข้อมูลคือ

$$\begin{aligned} \text{บิตเรท (Bit Rate)} &= \text{แบนด์วิดท์ข้อมูล} * \text{อัตราการแซมปลิง (เท่า)} * \text{จำนวนบิตต่อข้อมูล} \\ &= 4 \text{ กิโลเฮิร์ต} * 4 \text{ เท่า} * 8 \text{ บิต} \\ &= 128 \text{ กิโลเฮิร์ต} \quad (\text{ไม่ได้พิจารณาบิตเริ่มและบิตจบ}) \end{aligned}$$

แต่จะใช้สัญญาณนาฬิกาความถี่ 160 กิโลเฮิร์ต เนื่องจากในการส่งข้อมูล 1 เฟรม (10 บิต) ต้องใช้สัญญาณนาฬิกาทั้งหมด 10 ลูกคลื่นซึ่งจะประกอบด้วยบิตเริ่ม (start bit) จำนวน 1 บิต บิตข้อมูลจำนวน 8 บิต และบิตจบ (stop bit) อีก 1 บิต รวมทั้งหมด 10 บิต จึงจะสามารถส่ง 1 เฟรมข้อมูล (10 บิต) ได้ครบทั้งหมด แต่ถ้าใช้บิตเรท 128 กิโลเฮิร์ต จะทำให้สัญญาณนาฬิกามีความเร็วไม่พอในการส่งข้อมูล 10 บิต จึงสามารถทำให้เกิดสัญญาณรบกวนได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 หลักการออกแบบวงจรภาครับ

หลักการสำคัญในการออกแบบวงจรภาครับ คือ การนำสัญญาณที่ส่งมาจากต้นทางผ่านสายนำสัญญาณมาทำการคีมอดูเลชัน (Demodulation) เพื่อนำสัญญาณเบสแบนด์กลับคืนมาได้อย่างสมบูรณ์ที่สุด ดังนั้นวงจรภาครับจะต้องมีความสอดคล้องกับวงจรทางภาคส่ง มิฉะนั้นจะไม่สามารถนำสัญญาณเบสแบนด์ กลับคืนมาได้อย่างถูกต้อง

ดังนั้นเราจะพิจารณาแบ่งการออกแบบภาครับออกเป็น 3 ขั้นตอนดังนี้

1. วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน (Serial Input – Parallel Output Register)
2. วงจรสร้างสัญญาณนาฬิกากลับคืน
3. วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (Digital to Analog Converter)



รูปที่ 3.9 บล็อกไดอะแกรมของภาครับวงจรพีซีเอ็ม

3.2.1 วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน (Serial Input – Parallel Output Shift Register)

ในการออกแบบวงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน จะต้องคำนึงถึงจำนวนบิตข้อมูลที่ส่งใน 1 เฟรมข้อมูล ว่าประกอบด้วยบิตข้อมูลของอะไรบ้าง เพื่อสะดวกในการสร้างและออกแบบวงจรขึ้นมาใช้งานได้อย่างถูกต้อง ซึ่งจะเห็นว่า 1 เฟรมข้อมูลของระบบพีซีเอ็ม ที่ออกแบบทางภาคส่งจะมีจำนวนบิตทั้งหมด 10 บิต โดยเป็นบิตข้อมูล 8 บิต บิตเริ่ม 1 บิต และบิตจบ 1 บิต ดังนั้นเราจำเป็นต้อง กำจัดบิตที่ไม่ใช่บิตข้อมูลทิ้งไปนั่นคือ บิตเริ่มและบิตจบนั่นเอง

ดังนั้นจึงอาศัยคุณสมบัติของไอซีเลื่อนข้อมูลแบบอนุกรมเป็นแบบขนาน และวงจรนับมาช่วยในการกำจัดบิตเริ่มและบิตจบ ในการออกแบบนี้จะใช้ไอซีเบอร์ 74F164 (8 = bit Serial In =

ลอจิก “1” แล้วก็นำสถานะลอจิกนี้ไปป้อนให้กับอินพุตของแอนเดท (AND GATE) อีกทีโดยอินพุตอีกขาของแอนเดทก็จะต่ออยู่กับออสซิลเลเตอร์ (OSCILLATOR) ซึ่งได้จากวงจรสร้างสัญญาณนาฬิกาถกลับคืน ซึ่งจะกล่าวในหัวข้อถัดไป ดังนั้นสัญญาณนาฬิกาจะสามารถผ่านออกทางเอาต์พุตของแอนเดทได้ ซึ่งสัญญาณนาฬิกานี้จะนำไปป้อนเป็นสัญญาณนาฬิกาให้กับไอซี 74F164 และ 74F169 ต่อไป ส่งผลให้ไอซี 74F164 เริ่มทำการเลื่อนบิตข้อมูลที่เป็นแบบอนุกรมเข้าไปในตัวมันเพื่อแปลงเป็นข้อมูลแบบขนานต่อไปส่วนไอซี 74F169 ก็จะมีการเริ่มนับขึ้นจาก “0110” จนถึง “1111” หรือทำการนับ 10 นั่นเอง แล้วจะนำสถานะที่ไอซี 74F169 นับถึง “1111” มาทำการควบคุมการโหลดค่าข้อมูล (เริ่มนับใหม่ตั้งแต่ “0110” จนถึง “1111”) และทำการนำไปรีเซ็ต ดี- ฟลิปฟลอปให้หยุดสัญญาณนาฬิกา โดยนำขาอาร์ชีโอ (RCO) เมื่อ 74F169 นับถึง “1111” จะมีสถานะลอจิก “0” มาเข้าขาโหลด (LOAD) เพื่อทำการโหลดค่าข้อมูลใหม่ เมื่อมีสถานะลอจิก “0” เข้าที่ขาโหลด จะทำให้ไอซี 74F169 เริ่มนับใหม่จาก “0110” และจะทำให้ขาอาร์ชีโอ มีสถานะกลับมาเป็นลอจิก “1” ใหม่อีกครั้งและจะค้างสถานะจนกว่าจะนับถึง “1111” ซึ่งจะนำสถานะจากที่ขาอาร์ชีโอมีสถานะลอจิก “0” เป็นลอจิก “1” (ขอบขาขึ้น) นี้ไปป้อนเป็นสัญญาณนาฬิกาให้กลับขา คล็อก (CLK) ของดี- ฟลิปฟลอปตัวที่ 2 ซึ่งเมื่อมีสัญญาณนาฬิกาเข้ามาจะทำให้ดี - ฟลิปฟลอปเลื่อนค่าข้อมูลจากอินพุต (ขา D) ซึ่งต่อลงกราวด์จะมีสถานะลอจิก “0” ออกไปที่เอาต์พุต (ขา Q) ของดี- ฟลิปฟลอป ให้มีสถานะลอจิกเป็น “0” ด้วย แต่เนื่องจากขาควิว (Q) ของดี- ฟลิปฟลอปต่ออยู่กับขาเคลียร์ (CLR) ของดี-ฟลิปฟลอปตัวแรก ทำให้ดี- ฟลิปฟลอปตัวแรกเกิดการเคลียร์ค่าข้อมูล ทำให้เอาต์พุตมีสถานะลอจิก “0” โดยอัตโนมัติไปป้อนให้อินพุตของแอนเดทเกตส่งผลให้อาต์พุตของแอนเดทเกต มีสถานะลอจิกเป็น “0” นั่นคือสัญญาณนาฬิกาไม่สามารถผ่านไปได้อีก ส่งผลให้ไม่มีสัญญาณนาฬิกาป้อนให้กับไอซี 74F164 และ 74F169 ทำให้ไอซีทั้งสองตัวหยุดทำงาน ในขณะที่เดียวกันเอาต์พุต (ขา Q) ของดี- ฟลิปฟลอปตัวที่ 2 ต่ออยู่กับ ขาเซต (SET) ของตัวมันเอง เมื่อมีสถานะลอจิก “0” ป้อนให้กับขาเซต ก็จะทำให้ดี- ฟลิปฟลอปทำการเซต ให้เอาต์พุตของตัวมันมีสถานะลอจิกเป็น “1” ป้อนให้กับขาเคลียร์ (CLR) ของดี- ฟลิปฟลอปตัวแรกทำให้ดี- ฟลิปฟลอปตัวแรกหยุดทำการเคลียร์ตัวเอง โดยเอาต์พุตค่าต่อไปของดี- ฟลิปฟลอปตัวแรกก็จะขึ้นอยู่กับสัญญาณนาฬิกาถัดไปที่จะเข้ามา ซึ่งจะเป็นเฟรมข้อมูลเฟรมต่อไปนั่นเอง


ส่วนที่ไอซี 74F164 เมื่อเลื่อนข้อมูลถึง 9 บิต จะทำให้บิตเริ่มซึ่งเป็นบิตแรกของเฟรมข้อมูลถูกเลื่อนตกไป ก็จะเหลือแค่บิตข้อมูล 8 บิต ที่ค้างอยู่ในไอซี 74F164 เท่านั้น แล้วทำการโหลดค่าบิตข้อมูลทั้ง 8 บิตนี้ เข้าไปเก็บไว้ในไอซี 74F374 (Octal D-type Transparent Latches and Edge-Triggered Flip-Flop) ซึ่งจะทำให้หน้าที่ค้างค่าข้อมูลเอาไว้ จนกว่าจะมีสัญญาณนาฬิกาถัดไปเข้ามาสั่งให้โหลดค่าข้อมูลใหม่เข้าไปเก็บ ซึ่งสัญญาณนาฬิกาที่ใช้ควบคุมไอซี 74F374 ได้มาจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่มีสถานะลอจิก “0” จากขาอาร์ชีโอ ของไอซี 74F169 มาผ่านนอทเกตทำให้มีสถานะลอจิก “1” ป้อนให้ป็นคlicoค อินพุตของไอซี 74F374 ก็จะทำกร โหลดค่าข้อมูลทั้ง 8 บิตข้อมูล เข้าไปค้างค่าไว้เพื่อเป็นข้อมูลแบบขนานป้อนเป็นอินพุตของวงจรแปลงสัญญาณดิจิตอลเป็นอนาลอกต่อไป

3.2.2 วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก (Digital to Analog Converter : DAC)

ข้อมูล 8 บิตที่ได้จากบัฟเฟอร์จะถูกส่งเข้ามาที่อินพุตของวงจร DAC ซึ่งวงจร DAC ในโครงการนี้ใช้ไอซีเบอร์ DAC0832 โดยในการทำงานนั้น DAC0832 จะนำข้อมูลทั้ง 8 บิตมาเปรียบเทียบกับแรงดันอ้างอิงที่ตั้งไว้ (+5) และทำการแปลงสัญญาณกลับมาให้อยู่ในรูปอนาลอกซึ่งจะเป็นระดับแรงดันใด ๆ ก็ได้จาก 0 ถึง 5V โดยมีความละเอียดสูงสุดเท่ากับ 19.531 mV แต่เนื่องจากเอาต์พุตของ DAC0832 จะอยู่ในรูปของกระแสที่ขา Iout1 และ Iout2 จึงต้องให้ออปแอมป์มาต่อใช้งานร่วมด้วยเพื่อทำการเปลี่ยนกระแสให้เป็นแรงดัน จากนั้นนำสัญญาณที่ได้มาผ่านออปแอมป์ตัวที่ 2 เพื่อทำการกลับเฟสของสัญญาณ สัญญาณอนาลอกที่ได้มีลักษณะเป็นสัญญาณ PAM แล้วนำสัญญาณนี้ไปผ่านวงจรกรองความถี่ต่ำ




รูปที่ 3.11 วงจรแปลงสัญญาณ ดิจิตอลเป็นอนาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.3 การออกแบบวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF)

เนื่องจากสัญญาณของแต่ละระบบต้องการความถี่ที่ไม่เท่ากันและในการที่จะออกแบบวงจรกรองความถี่ต่ำ เราใช้ไอซีเบอร์ LM741 มาต่อเป็นวงจรกรองความถี่ต่ำผ่าน โดยวงจรต้องต่ออุปกรณ์ภายนอกซึ่งประกอบด้วย ตัวต้านทาน (R) และ ตัวเก็บประจุ (C) ตามความถี่ที่ต้องการ ดังรูปที่ 3.12



รูปที่ 3.12 วงจรกรองความถี่ต่ำแบบ บัตเตอร์เวิร์ท ออเดอร์ 4

เมื่อ $V_o / V_i = \text{Gain}$ ของวงจร

$$AF = 1 + R_F / R_1$$

F = ความถี่ของสัญญาณอินพุต

$$F_H = 1 / (2\pi R_2 C_2)$$

เมื่อต้องการสร้างวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทที่มีอัตราการขยายเท่ากับ 2 โดยเลือกค่าของตัวเก็บประจุ C_1 เป็น 0.01 ไมโครฟารัด ต้องการความถี่คัตออฟที่ 4 kHz


$$R_2 = 1 / (2\pi * 4000 * 0.01 * 10^{-6})$$

$$= 3.97 \text{ k}\Omega$$

เนื่องจาก $AF = 2$ ดังนั้น R_F จึงต้องเท่ากับ R_1

$$\text{เลือก } R_F = R_1 = 10 \text{ k}\Omega$$

แต่ในการทดลองนี้ต้องการวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท ออเดอร์ 4 จึงนำวงจรกรองความถี่ต่ำผ่าน ออเดอร์ 2 จำนวน 2 ชุดมาต่อกัน



Title		Revision	
Size	Number		
A4			
Date		Drawn by	
Date		Checked by	

รูปที่ 3.13 วงจรรวมภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 วัตถุประสงค์

เพื่อศึกษาถึงทฤษฎีและหลักการทำงานพื้นฐานของวงจรพัลส์โค้ดมอดูเลชัน (PCM) ทางภาคส่งและศึกษาหลักการวงจรทางภาครับของระบบพัลส์โค้ดมอดูเลชันเพื่อให้ได้สัญญาณอนาลอกเดิมกลับคืนมาทางภาครับโดยไม่ผิดเพี้ยน ชุดการทดลองนี้จะประกอบไปด้วย


- วงจรทางภาคส่ง
- วงจรทางภาครับ

4.2 อุปกรณ์ที่ใช้ในการทดลอง

- Oscilloscope
- Power Supply
- ชุดทดลองพัลส์โค้ดมอดูเลชัน

4.3 ลำดับขั้นตอนการทดลอง (วงจรทางภาคส่ง)


4.3.1 จ่ายไฟ $\pm 5V$ และ $\pm 15V$ แก่ชุดทดลองพัลส์โค้ดมอดูเลชัน จากนั้นทำการปรับสัญญาณอินพุตไซน์เวฟให้ได้ความถี่ 3 kHz ที่ตัวต้านทานปรับค่าได้ (R3) และทำการปรับแอมพลิจูดให้มีค่า 3V ที่ตัวต้านทานปรับค่าได้ (R1) ใช้สโคปวัดสัญญาณที่จุด TP2 และบันทึกรูปสัญญาณ



รูปที่ 4.1 สัญญาณอินพุตไซน์เวฟที่มีความถี่ 3 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 จากนั้นทำการปรับสัญญาณอินพุตไซน์เวฟให้ได้ความถี่ 4 kHz ที่ตัวต้านทานปรับค่าได้ (R3) และทำการปรับแอมพลิจูดให้มีค่า 3V ที่ตัวต้านทานปรับค่าได้ (R1) ใช้สโคปวัดสัญญาณที่ จุด TP2 และบันทึกรูปสัญญาณ



รูปที่ 4.2 สัญญาณอินพุตไซน์เวฟที่มีความถี่ 4 kHz


4.3.3 จากนั้นทำการปรับสัญญาณอินพุตไซน์เวฟให้ได้ความถี่ 5 kHz ที่ตัวต้านทานปรับค่าได้ (R3) และทำการปรับแอมพลิจูดให้มีค่า 3V ที่ตัวต้านทานปรับค่าได้ (R1) ใช้สโคปวัดสัญญาณที่ จุด TP2 และบันทึกรูปสัญญาณ



รูปที่ 4.3 สัญญาณอินพุตไซน์เวฟที่มีความถี่ 5 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.4 ทำการใส่สโคปวัดสัญญาณนาฬิกาที่จุด TP11 จะมีความถี่ประมาณ 16 kHz มีขนาด 5V



รูปที่ 4.4 สัญญาณนาฬิกาที่ใช้ในการ Sampling สัญญาณอนาล็อกที่มีความถี่ 16 kHz


4.3.5 ใช้สโคปวัดขนาดและบันทึกรูปสัญญาณที่จุด TP2 กับ TP11 (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 3 kHz)



รูปที่ 4.5 สัญญาณอนาล็อกอินพุตที่มีความถี่ 3 kHz ของภาคส่งเทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.6 ใช้สโคปวัดขนาดและบันทึกรูปสัญญาณที่จุด TP2 กับ TP11 (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 4 kHz)



รูปที่ 4.6 สัญญาณอนาลอกอินพุตที่มีความถี่ 4 kHz ของภาคส่งเทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz


4.3.7 ใช้สโคปวัดขนาดและบันทึกรูปสัญญาณที่จุด TP2 กับ TP11 (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 5 kHz)



รูปที่ 4.7 สัญญาณอนาลอกอินพุตที่มีความถี่ 5 kHz ของภาคส่งเทียบกับสัญญาณนาฬิกาที่ใช้ในการ Sampling 16 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.8 ทำการวัดสัญญาณนาฬิกา TP12 ความถี่ประมาณ 160 kHz ขนาด 5V เป็นสัญญาณนาฬิกาที่ใช้ในการส่งข้อมูล



รูปที่ 4.8 สัญญาณนาฬิกาที่ความถี่ 160 kHz ใช้สำหรับการส่งข้อมูล


4.3.9 ทำการใช้สโคปวัดเพื่อดูสัญญาณที่ใช้ในการ โหลด ของข้อมูลที่จุด TP3



รูปที่ 4.9 สัญญาณที่ใช้ในการ ชิพ / โหลด ของข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.10 วัดขนาดและบันทึกรูปสัญญาณที่จุด TP2 โดยเทียบกับจุด TP5 โดยใช้สเกลเดียวกัน (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 3 kHz)



รูปที่ 4.10 สัญญาณอนาล็อกอินพุตที่ความถี่ 3 kHz เทียบกับสัญญาณพัลส์ไค้ดมอดูเลชันที่เป็นข้อมูลดิจิทัลออกจากภาคส่ง


4.3.11 วัดขนาดและบันทึกรูปสัญญาณที่จุด TP2 โดยเทียบกับจุด TP5 โดยใช้สเกลเดียวกัน (ทำการปรับความถี่ ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 4 kHz)



รูปที่ 4.11 สัญญาณอนาล็อกอินพุตที่ความถี่ 4 kHz เทียบกับสัญญาณพัลส์ไค้ดมอดูเลชันที่เป็นข้อมูลดิจิทัลออกจากภาคส่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.12 วัดขนาดและบันทึกที่รูปสัญญาณที่จุด TP2 โดยเทียบกับจุด TP5 โดยใช้สเกลเดียวกัน (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟให้มีความถี่ 5 kHz)



รูปที่ 4.12 สัญญาณอนาล็อกอินพุตที่ความถี่ 5 kHz เทียบกับสัญญาณพัลส์โค้ดมอดูเลชันที่เป็นข้อมูลดิจิทัลออกจากภาคส่ง

4.3.13 จากจุด TP5 ถ้าไม่ป้อนสัญญาณอินพุตจะสามารถทำการวัดบิตแรกและบิตจบของสัญญาณพัลส์โค้ดมอดูเลชันได้ บันทึกที่รูปสัญญาณ




รูปที่ 4.13 แสดงบิตเริ่มและบิตจบของสัญญาณ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4 ลำดับขั้นตอนการทดลอง (วงจรทางรับ)

4.4.1 บันทึกรูปสัญญาณที่จุด TP14 กับ TP15 ของชุดวงจรพัลส์ โค้ดมอดูเลชั่นทางภาครับ



รูปที่ 4.14 สัญญาณที่ใช้ชีพ/ไหลคข้อมูลทางด้านวงจรภาครับ


4.4.2 บันทึกรูปสัญญาณอินพุตทางภาคส่งที่จุดTP2 โดยเทียบกับสัญญาณ เอาต์พุตทางภาครับที่จุด TP19 พร้อมวัดขนาดและความถี่ของสัญญาณ (ทำการปรับความถี่ที่ชุดสร้างสัญญาณ ไซน์เวฟให้มีความถี่ 3 kHz)



รูปที่ 4.15 สัญญาณอนาลอกอินพุตทางภาคส่งเทียบกับสัญญาณเอาต์พุตทางภาครับที่มีความถี่ 3 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.3 บันทึกรูป สัญญาณอินพุตทางภาคส่งที่จุด TP2 โดยเทียบกับสัญญาณเอาต์พุตทางภาครับที่จุด TP1 พร้อมวัดขนาดและความถี่ของสัญญาณ (ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟ ให้มีความถี่ 4 kHz)



รูปที่ 4.16 สัญญาณอนาล็อกอินพุตทางภาคส่งเทียบกับสัญญาณเอาต์พุตทางภาครับที่มีความถี่ 4 kHz

4.4.4 บันทึกรูป สัญญาณอินพุตทางภาคส่งที่จุด TP2 โดยเทียบกับ สัญญาณเอาต์พุตทางภาครับที่จุด TP19 พร้อมวัดขนาดและความถี่ของสัญญาณ(ทำการปรับความถี่ที่ชุดสร้างสัญญาณไซน์เวฟ ให้มีความถี่ 5 kHz)



รูปที่ 4.17 สัญญาณอนาล็อกอินพุตทางภาคส่งเทียบกับสัญญาณเอาต์พุตทางภาครับที่มีความถี่ 5 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลการทดลอง

โครงการนี้เป็นชุดทดลองการส่งสัญญาณดิจิทัลด้วยระบบพัลส์โค้ดมอดูเลชันซึ่งออกแบบให้ทำการส่งสัญญาณ 1 ช่องสัญญาณเพื่อศึกษาถึงระบบพื้นฐานการทำงานของระบบพัลส์โค้ดมอดูเลชัน โดยในการส่งสัญญาณจะใช้ค่าความถี่อินพุต 4 kHz เพื่อง่ายต่อการเข้าใจและทำการทดลอง ใช้ความถี่ในการ Sampling เท่ากับ 16 kHz จากนั้นทำการเข้ารหัสการส่งสัญญาณแบบพัลส์โค้ดมอดูเลชัน โดยผ่านสายส่งไปยังภาครับเพื่อทำการถอดรหัสด้วยความถี่เดียวกันคือ 16 kHz ผลจากการทดลองสามารถทำการรับ-ส่งสัญญาณ โดยที่สัญญาณอินพุตและเอาต์พุตมีขนาดแอมพลิจูดและเฟสใกล้เคียงกันมีความเพี้ยนน้อยมาก

จากผลการทดลองและปัญหาที่พบบนสามารถนำไปแก้ไขและประยุกต์ใช้งานจริงได้สำหรับโครงการนี้เป็นชุดทดลอง จึงมีส่วนที่แตกต่างจากวงจรใช้งานจริงอยู่บ้าง ดังนั้นวงจรบางส่วนจึงถูกออกแบบเพื่อใช้ในการทดลองเท่านั้น

5.1 ปัญหาและอุปสรรค

จากโครงการได้ทำการสร้างและทดลองวงจรในส่วนต่าง ๆ โดยเริ่มตั้งแต่ในส่วนของวงจรภาคส่ง จนถึงส่วนของวงจรภาครับ พบปัญหาหลายอย่างที่ต้องหาสาเหตุและปรับปรุงแก้ไขเพื่อให้ได้การทดลองถูกต้อง ปัญหาต่าง ๆ ที่พบแบ่งได้ยกตัวอย่างเช่น ปัญหาจากสัญญาณรบกวนไม่ว่ามาจากแหล่งจ่ายไฟ หรือเกิดจากผลของการต่อวงจร โดยเฉพาะวงจรกำเนิดสัญญาณอนาล็อกสัญญาณรบกวนจากแหล่งจ่ายไฟ ทำให้สัญญาณที่วัดได้จากออสซิลโลสโคปไม่นิ่งมีการสั่นเป็นระยะ ๆ สามารถแก้ไขโดยต่อตัวเก็บประจุที่ขั้วไฟเลี้ยงของวงจร ปัญหาจากวงจรคู่สัญญาณนาฬิกาแก้ปัญหาโดยการใช้สัญญาณนาฬิกาที่มีความถี่เดียวกับทางภาคส่งแทน ในส่วนปลีกย่อยอื่น ๆ มาจากหลายสาเหตุแตกต่างกันไปไม่ว่าจะเป็นเรื่องของอุปกรณ์อิเล็กทรอนิกส์ตัวไอซีที่ไม่ได้มาตรฐาน เรื่องของการบัดกรีที่ต้องแน่ใจว่าวงจรที่บัดกรีนั่นต่อกันจริง ๆ หรือการใช้เครื่องมืออุปกรณ์ที่ใช้ทำการวัดต้องมีความเข้าใจและสามารถใช้งานได้อย่างถูกต้อง ถูกวิธี หรือการออกแบบแผ่น PCB ที่ควรทำกราวด์เพลนด้วยจะทำให้เสถียรภาพของวงจรดีขึ้น เป็นต้น

หนังสืออ้างอิง

1. Briton B. Mitchell, Semiconductor Pulse Circuit, Holt, Rinchart and Winston, Inc. 1970
3. Tokhein, Roger L, Digital Electronics, Mc Graw – Hill
4. ผศ.ดร.สุเจตน์ จันทรัมย์, Introduction to Digital Curcuit, พิมพ์ครั้งที่ 2, พ.ศ.2541
5. นภัทร วัจนเทพินทร์, ทฤษฎีและการออกแบบวงจรพัลส์, พิมพ์ครั้งที่ 1, พ.ศ.2538
6. จักรกริศน์ จิตรแหง, พรทวี มีมา, มนัส พลอยแก้ว การส่งสัญญาณเสียง PCM ชนิด 8 บิตผ่านสายไฟเบอร์ออปติก ปรียญยานิพนธ์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2540




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก
วงจรรวมและแผ่นวงจรพิมพ์ (PCB)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปแผงวงจรPCB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป ลายวงจรด้านหลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป ลายวงจรด้านหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

ข้อมูลที่ใช้ปริยฐานิพนธ์ (DATA SHEET)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FAIRCHILD
SEMICONDUCTOR™

August 1985
Revised April 2000

DM74LS164

8-Bit Serial In/Parallel Out Shift Register

General Description

These 8-bit shift registers feature gated serial inputs and an asynchronous clear. A low logic level at either input inhibits entry of the new data, and resets the first flip-flop to the low level at the next clock pulse, thus providing complete control over incoming data. A high logic level on either input enables the other input, which will then determine the state of the first flip-flop. Data at the serial inputs may be changed while the clock is HIGH or LOW, but only information meeting the setup and hold time requirements will be entered. Clocking occurs on the LOW-to-HIGH level transition of the clock input. All inputs are diode-clamped to minimize transmission-line effects.

Features


- Gated (enable/disable) serial inputs
- Fully buffered clock and serial inputs
- Asynchronous clear
- Typical clock frequency 35 MHz
- Typical power dissipation 80 mW

Ordering Code:

Order Number	Package Number	Package Description
DM74LS164M	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS164N	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram




Function Table

Inputs		Outputs					
Clear	Clock	A	B	Q _A	Q _B	...	Q _H
L	X	X	X	L	L	...	L
H	L	X	X	Q _{A0}	Q _{B0}	...	Q _{H0}
H	↑	H	H	H	Q _{An}	...	Q _{Gn}
H	↑	L	X	L	Q _{An}	...	Q _{Gn}
H	↑	X	L	L	Q _{An}	...	Q _{Gn}


H = HIGH level (steady state)
L = LOW level (steady state)
X = Don't Care (any input, including transitions)
↑ = Transition from LOW-to-HIGH level
Q_{A0}, Q_{B0}, Q_{H0} = The level of Q_A, Q_B, or Q_H, respectively, before the indicated steady-state input conditions were established.
Q_{An}, Q_{Gn} = The level of Q_A or Q_G before the most recent ↑ transition of the clock; indicates a one-bit shift.

DM74LS164

Logic Diagram



Timing Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" tables will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V_{CC}	Supply Voltage	4.75	5	5.25	V
V_{IH}	HIGH Level Input Voltage	2			V
V_{IL}	LOW Level Input Voltage			0.8	V
I_{OH}	HIGH Level Output Current			-0.4	mA
I_{OL}	LOW Level Output Current			8	mA
f_{CLK}	Clock Frequency (Note 2)	0		25	kHz
t_W	Pulse Width (Note 2)				ns
	Clock	20			
	Clear	20			
t_{SU}	Data Setup Time (Note 2)	17			ns
t_H	Data Hold Time (Note 2)	5			ns
t_{REL}	Clear Release Time (Note 2)	30			ns
T_A	Free Air Operating Temperature	0		70	°C

Note 2: $T_A = 25^\circ\text{C}$ and $V_{CC} = 5V$.

Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 3)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -16 \text{ mA}$			-1.5	V
V_{OH}	HIGH Level Output Voltage	$V_{CC} = \text{Min}, I_{OH} = \text{Max}$ $V_L = \text{Max}, V_{IH} = \text{Min}$	2.7	3.4		V
V_{OL}	LOW Level Output Voltage	$V_{CC} = \text{Min}, I_{OL} = \text{Max}$ $V_L = \text{Max}, V_{IH} = \text{Min}$ $I_{OL} = 4 \text{ mA}, V_{CC} = \text{Min}$		0.35	0.6	V
I_I	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}, V_I = 7V$		0.25	0.4	mA
I_{IH}	HIGH Level Input Current	$V_{CC} = \text{Max}, V_I = 2.7V$			20	μA
I_{IL}	LOW Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4V$			-0.4	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 4)	-20		-100	mA
I_{CC}	Supply Current	$V_{CC} = \text{Max}$ (Note 5)		16	27	mA

Note 3: All typicals are at $V_{CC} = 5V, T_A = 25^\circ\text{C}$.

Note 4: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 5: I_{CC} is measured with all outputs OPEN, the SERIAL input grounded, the CLOCK input at 2.4V, and a momentary ground, then 4.5V, applied to the CLEAR input.

Switching Characteristics

at $V_{CC} = 5V$ and $T_A = 25^\circ\text{C}$

Symbol	Parameter	From (Input) To (Output)	$R_L = 2 \text{ k}\Omega$				Units
			$C_L = 15 \text{ pF}$		$C_L = 50 \text{ pF}$		
			Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency		25				MHz
t_{PLH}	Propagation Delay time LOW-to-HIGH Level Output	Clock to Output		27		30	ns
t_{PHL}	Propagation Delay time HIGH-to-LOW Level Output	Clock to Output		32		40	ns
t_{CHL}	Propagation Delay time HIGH-to-LOW Level Output	Clear to Output		36		45	ns




8-BIT SHIFT REGISTERS

The SN54L/74LS166 is an 8-Bit Shift Register. Designed with all inputs buffered, the drive requirements are lowered to one 54/74LS standard load. By utilizing input clamping diodes, switching transients are minimized and system design simplified.

The LS166 is a parallel-in or serial-in, serial-out shift register and has a complexity of 77 equivalent gates with gated clock inputs and an overriding clear input. The shift/load input establishes the parallel-in or serial-in mode. When high, this input enables the serial data input and couples the eight flip-flops for serial shifting with each clock pulse. Synchronous loading occurs on the next clock pulse when this is low and the parallel data inputs are enabled. Serial data flow is inhibited during parallel loading. Clocking is done on the low-to-high level edge of the clock pulse via a two input positive NOR gate, which permits one input to be used as a clock enable or clock inhibit function. Clocking is inhibited when either of the clock inputs are held high, holding either input low enables the other clock input. This will allow the system clock to be free running and the register stopped on command with the other clock input. A change from low-to-high on the clock inhibit input should only be done when the clock input is high. A buffered direct clear input overrides all other inputs, including the clock, and sets all flip-flops to zero.

- Synchronous Load
- Direct Overriding Clear
- Parallel to Serial Conversion



FUNCTION TABLE

CLEAR	SHIFT/ LOAD	CLOCK INHIBIT	CLOCK	SERIAL	INPUTS	INTERNAL OUTPUTS		OUTPUT QH
					PARALLEL A...H	QA	QB	
L	X	X	X	X	X	L	L	L
H	X	L	L	X	X	QA0	QB0	QH0
H	L	L	↑	X	a...h	a	b	h
H	H	L	↑	H	X	H	QA11	QH1
H	H	L	↑	L	X	L	QA11	QH1
H	X	H	↑	X	X	QA0	QB0	QH0

SN54/74LS166

8-BIT SHIFT REGISTERS
LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 620-09



N SUFFIX
PLASTIC
CASE 648-08



D SUFFIX
SOIC
CASE 751B-03

ORDERING INFORMATION



SN54LSXXXJ Ceramic
SN74LSXXXN Plastic
SN74LSXXXD SOIC

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS166

Typical Clear, Shift, Load, Inhibit, and Shift Sequences



FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS166

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V_{CC}	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T_A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I_{OH}	Output Current — High	54, 74			-0.4	mA
I_{OL}	Output Current — Low	54 74			4.0 8.0	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	54	2.5	3.5	V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$, $V_{IN} = V_{IH}$ or V_{IL} per Truth Table
		74	2.7	3.5	V	
V_{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	$I_{OL} = 4.0 \text{ mA}$ $V_{CC} = V_{CC \text{ MIN}}$, $V_{IN} = V_{IL}$ or V_{IH} per Truth Table
		74	0.35	0.5	V	
I_{IH}	Input HIGH Current			20	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
				0.1	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current			-0.4	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
I_{OS}	Short Circuit Current (Note 1)	-20		-100	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current			38	mA	$V_{CC} = \text{MAX}$

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FAIRCHILD
SEMICONDUCTOR TM

March 1998

DM74LS373/DM74LS374

3-STATE Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

General Description

These 8-bit registers feature totem-pole 3-STATE outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance state and increased high-logic level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The eight latches of the DM54/74LS373 are transparent D-type latches meaning that while the enable (G) is high the Q outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was set up.

The eight flip-flops of the DM54/74LS374 are edge-triggered D-type flip-flops. On the positive transition of the clock, the Q outputs will be set to the logic states that were set up at the D inputs.


A buffered output control input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or a high-impedance state. In the high-impedance state the outputs neither load nor drive the bus lines significantly.

The output control does not affect the internal operation of the latches or flip-flops. That is, the old data can be retained or new data can be entered even while the outputs are off.

Features

- Choice of 8 latches or 8 D-type flip-flops in a single package
- 3-STATE bus-driving outputs
- Full parallel-access for loading
- Buffered control inputs
- P-N-P inputs reduce D-C loading on data lines

Connection Diagrams




Order Number DM54LS373J, DM54LS373W, DM74LS373N or DM74LS373WM
See Package Number J20A, M20B, N20A or W20A

DM74LS373/DM74LS374 3-STATE Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection Diagrams (Continued)



Order Number DM54LS374J, DM54LS374W, DM74LS374WM or DM74LS374H
See Package Number J20A, M20B, N20A or W20A

Function Tables

DM54/74LS373


Output Control	Enable G	D	Output
L	H	H	H
L	H	L	L
L	L	X	Q_0
H	X	X	Z

H = High Level (Steady State), L = Low Level (Steady State), X = Don't Care
↑ = Transition from low-to-high level, Z = High Impedance State
 Q_0 = The level of the output before steady-state input conditions were established.

DM54/74LS374

Output Control	Clock	D	Output
L	↑	H	H
L	↑	L	L
L	L	X	Q_0
H	X	X	Z

Logic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Recommended Operating Conditions (Continued)									
Symbol	Parameter		DM54LS374			DM74LS374			Units
			Min	Nom	Max	Min	Nom	Max	
t_w	Pulse Width (Note 8)	Clock High	15			15			ns
		Clock Low	15			15			
t_{SU}	Data Setup Time (Notes 7, 8)		20†			20†			ns
t_H	Data Hold Time (Notes 7, 8)		1†			1†			ns
T_A	Free Air Operating Temperature		-55		125	0		70	°C

Note 7: The symbol (†) indicates the rising edge of the clock pulse is used for reference.
Note 8: $T_A = 25^\circ\text{C}$ and $V_{CC} = 5\text{V}$.

'LS374 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 9)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -18 \text{ mA}$			-1.5	V
V_{OH}	High Level Output Voltage	$V_{CC} = \text{Min}$	DM54	2.4	3.4	V
		$I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$ $V_{IH} = \text{Min}$	DM74	2.4	3.1	
V_{OL}	Low Level Output Voltage	$V_{CC} = \text{Min}$	DM54	0.25	0.4	V
		$I_{OL} = \text{Max}$	DM74	0.35	0.5	
		$V_{IL} = \text{Max}$ $V_{IH} = \text{Min}$				
		$I_{OL} = 12 \text{ mA}$ $V_{CC} = \text{Min}$	DM74	0.25	0.4	
I_I	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}, V_I = 7\text{V}$			0.1	mA
I_{IH}	High Level Input Current	$V_{CC} = \text{Max}, V_I = 2.7\text{V}$			20	μA
I_{IL}	Low Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4\text{V}$			-0.4	mA
I_{OZH}	Off-State Output Current with High Level Output Voltage Applied	$V_{CC} = \text{Max}, V_O = 2.7\text{V}$ $V_{IH} = \text{Min}, V_{IL} = \text{Max}$			20	μA
I_{OZL}	Off-State Output Current with Low Level Output Voltage Applied	$V_{CC} = \text{Max}, V_O = 0.4\text{V}$ $V_{IH} = \text{Min}, V_{IL} = \text{Max}$			-20	μA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$	DM54	-50	-225	mA
		(Note 10)	DM74	-50	-225	
I_{CC}	Supply Current	$V_{CC} = \text{Max}, D_n = \text{GND}, \text{OC} = 4.5\text{V}$		27	45	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'LS374 Switching Characteristics						
at $V_{CC} = 5V$ and $T_A = 25^\circ C$						
Symbol	Parameter	$R_L = 667\Omega$				Units
		$C_L = 45\text{ pF}$		$C_L = 150\text{ pF}$		
		Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency	35		20		MHz
t_{PLH}	Propagation Delay Time Low to High Level Output		28		32	ns
t_{FHL}	Propagation Delay Time High to Low Level Output		28		38	ns
t_{PZH}	Output Enable Time to High Level Output		28		44	ns
t_{PZL}	Output Enable Time to Low Level Output		28		44	ns
t_{FHZ}	Output Disable Time from High Level Output (Note 11)		20			ns
t_{FLZ}	Output Disable Time from Low Level Output (Note 11)		25			ns

Note 9: All typicals are at $V_{CC} = 5V$, $T_A = 25^\circ C$.

Note 10: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 11: $C_L = 5\text{ pF}$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FAIRCHILD
SEMICONDUCTOR™

August 1986
Revised March 2000

DM74LS74A

Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs

General Description


This device contains two independent positive-edge-triggered D flip-flops with complementary outputs. The information on the D input is accepted by the flip-flops on the positive going edge of the clock pulse. The triggering occurs at a voltage level and is not directly related to the transition time of the rising edge of the clock. The data on the D input may be changed while the clock is LOW or HIGH without affecting the outputs as long as the data setup and hold times are not violated. A low logic level on the preset or clear inputs will set or reset the outputs regardless of the logic levels of the other inputs.

Ordering Code:

Order Number	Package Number	Package Description
DM74LS74AM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS74ASJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS74AN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram



Function Table

Inputs				Outputs	
PR	CLR	CLK	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H (Note 1)	H (Note 1)
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	\bar{Q} ₀

H - HIGH Logic Level
X - Either LOW or HIGH Logic Level
L - LOW Logic Level
↑ - Positive-going Transition
Q₀ - The output logic level of Q before the indicated input conditions were established.

Note 1: This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (HIGH) level.

DM74LS74A Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs

DM74LS74A

Absolute Maximum Ratings (Note 2)

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Note 2: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	Min	Nom	Max	Units
V _{CC}	Supply Voltage	4.75	5	5.25	V
V _{IH}	HIGH Level Input Voltage	2			V
V _{IL}	LOW Level Input Voltage			0.8	V
I _{OH}	HIGH Level Output Current			-0.4	mA
I _{OL}	LOW Level Output Current			8	mA
f _{CLK}	Clock Frequency (Note 3)	0		25	MHz
f _{CLK}	Clock Frequency (Note 4)	0		20	MHz
t _W	Pulse Width (Note 3)	Clock HIGH	18		ns
		Preset LOW	15		
		Clear LOW	15		
t _W	Pulse Width (Note 4)	Clock HIGH	25		ns
		Preset LOW	20		
		Clear LOW	20		
t _{SU}	Setup Time (Note 3)(Note 5)	20†			ns
t _{SU}	Setup Time (Note 4)(Note 5)	25†			ns
t _H	Hold Time (Note 5)(Note 6)	0†			ns
T _A	Free Air Operating Temperature	0		70	°C

Note 3: C_L = 15 pF, R_L = 2 kΩ, T_A = 25°C, and V_{CC} = 5V.

Note 4: C_L = 50 pF, R_L = 2 kΩ, T_A = 25°C, and V_{CC} = 5V.

Note 5: The symbol (†) indicates the rising edge of the clock pulse is used for reference.

Note 6: T_A = 25°C and V_{CC} = 5V.

Electrical Characteristics						
over recommended operating free air temperature range (unless otherwise noted)						
Symbol	Parameter	Conditions	Min	Typ (Note 7)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -18 \text{ mA}$			-1.5	V
V_{OH}	HIGH Level Output Voltage	$V_{CC} = \text{Min}, I_{OH} = \text{Max}$ $V_L = \text{Max}, V_{HI} = \text{Min}$	2.7	3.4		V
V_{OL}	LOW Level Output Voltage	$V_{CC} = \text{Min}, I_{OL} = \text{Max}$ $V_L = \text{Max}, V_{HI} = \text{Min}$ $I_{OL} = 4 \text{ mA}, V_{CC} = \text{Min}$		0.35 0.25	0.5 0.4	V
I_I	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}$ $V_I = 7 \text{ V}$			0.1	mA
					0.1	
					0.2	
					0.2	
I_{IH}	HIGH Level Input Current	$V_{CC} = \text{Max}$ $V_I = 2.7 \text{ V}$			20	μA
					20	
					40	
					40	
I_{IL}	LOW Level Input Current	$V_{CC} = \text{Max}$ $V_I = 0.4 \text{ V}$			-0.4	mA
					-0.4	
					-0.6	
					-0.6	
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 8)	-20		-100	mA
I_{CC}	Supply Current	$V_{CC} = \text{Max}$ (Note 9)		4	B	mA

Note 7: All typicals are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

Note 8: Not more than one output should be shorted at a time, and the duration should not exceed one second. For devices with feedback from the outputs, where shorting the outputs to ground may cause the outputs to change logic state an equivalent test may be performed where $V_G = 2.125 \text{ V}$ with the minimum and maximum limits reduced by one half from their stated values. This is very useful when using automatic test equipment.

Note 9: With all outputs OPEN, I_{CC} is measured with CLOCK grounded after setting the Q and \bar{Q} outputs HIGH in turn.

Switching Characteristics

at $V_{CC} = 5 \text{ V}$ and $T_A = 25^\circ\text{C}$

Symbol	Parameter	From (Input) To (Output)	$R_L = 2 \text{ k}\Omega$				Units
			$C_L = 15 \text{ pF}$		$C_L = 50 \text{ pF}$		
			Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency		25		20		MHz
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	Clock to Q or \bar{Q}		25		35	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output	Clock to Q or \bar{Q}		30		35	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	Preset to Q		25		35	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output	Preset to \bar{Q}		30		35	ns
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	Clear to \bar{Q}		25		35	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output	Clear to Q		30		35	ns




BCD DECADE/MODULO 16 BINARY SYNCHRONOUS BI-DIRECTIONAL COUNTERS

The SN54/74LS168 and SN54/74LS169 are fully synchronous 4-stage up/down counters featuring a preset capability for programmable operation, carry lookahead for easy cascading and a U/D input to control the direction of counting. The SN54/74LS168 counts in a BCD decade (8, 4, 2, 1) sequence, while the SN54/74LS169 operates in a Modulo 16 binary sequence. All state changes, whether in counting or parallel loading, are initiated by the LOW-to-HIGH transition of the clock.

- Low Power Dissipation 100 mW Typical
- High-Speed Count Frequency 30 MHz Typical
- Fully Synchronous Operation
- Full Carry Lookahead for Easy Cascading
- Single Up/Down Control Input
- Positive Edge-Trigger Operation
- Input Clamp Diodes Limit High-Speed Termination Effects

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE:
The Flatpak version
has the same pinouts
(Connection Diagram) as
the Dual In-Line Package.

PIN NAMES

CEP	Count Enable Parallel (Active LOW) Input	
CET	Count Enable Trickle (Active LOW) Input	
CP	Clock Pulse (Active positive going edge) Input	
PE	Parallel Enable (Active LOW) Input	
UD	Up-Down Count Control Input	
P ₀ -P ₃	Parallel Data Inputs	
Q ₀ -Q ₃	Flip-Flop Outputs	
TC	Terminal Count (Active LOW) Output	

NOTES:

a. 1 TTL Unit Load (U.L.) = 40 μ A HIGH, 6 mA LOW.

b. The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

LOADING (Note a)

	HIGH	LOW
CEP	0.5 U.L.	0.25 U.L.
CET	1.0 U.L.	0.5 U.L.
CP	0.5 U.L.	0.25 U.L.
PE	0.5 U.L.	0.25 U.L.
UD	0.5 U.L.	0.25 U.L.
P ₀ -P ₃	0.5 U.L.	0.25 U.L.
Q ₀ -Q ₃	10 U.L.	5 (2.5) U.L.
TC	10 U.L.	5 (2.5) U.L.

SN54/74LS168
SN54/74LS169

BCD DECADE/MODULO
16 BINARY SYNCHRONOUS
BI-DIRECTIONAL COUNTERS

LOW POWER SCHOTTKY



J SUFFIX
CERAMIC
CASE 620-09



N SUFFIX
PLASTIC
CASE 648-08




D SUFFIX
SOIC
CASE 751B-03

ORDERING INFORMATION

SN54LSXXXJ Ceramic
SN74LSXXXN Plastic
SN74LSXXXD SOIC

LOGIC SYMBOL



V_{CC} = PIN 16
GND = PIN 8


FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS168 • SN54/74LS169

LOGIC DIAGRAMS (continued)

SN54/74LS169



GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T _A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I _{OH}	Output Current — High	54, 74			-0.4	mA
I _{OL}	Output Current — Low	54			4.0	mA
		74			8.0	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS168 • SN54/74LS169

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V_{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V_{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.6		
V_{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	$V_{CC} = \text{MIN}$, $I_{IN} = -18 \text{ mA}$
V_{OH}	Output HIGH Voltage	54	2.5	3.5	V	$V_{CC} = \text{MIN}$, $I_{OH} = \text{MAX}$, $V_{IN} = V_{IH}$ or V_{IL} per Truth Table
		74	2.7	3.5	V	
V_{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	$I_{OL} = 4.0 \text{ mA}$ $V_{CC} = V_{CC} \text{ MIN}$, $V_{IN} = V_{IL}$ or V_{IH} per Truth Table
		74	0.35	0.5	V	
I_{IH}	Input HIGH Current Other Inputs CET Input			20 40	μA	$V_{CC} = \text{MAX}$, $V_{IN} = 2.7 \text{ V}$
	Other Input CET Input			0.1 0.2	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 7.0 \text{ V}$
I_{IL}	Input LOW Current Other Input CET Input			-0.4 -0.8	mA	$V_{CC} = \text{MAX}$, $V_{IN} = 0.4 \text{ V}$
I_{OS}	Short Circuit Current (Note 1)	-20		-100	mA	$V_{CC} = \text{MAX}$
I_{CC}	Power Supply Current			34	mA	$V_{CC} = \text{MAX}$

Note 1: Not more than one output should be shorted at one time, nor for more than 1 second.

FUNCTIONAL DESCRIPTION

The SN54/74LS168 and SN54/74LS169 use edge-triggered D-type flip-flops that have no constraints on changing the control or data input signals in either state of the Clock. The only requirement is that the various inputs attain the desired state at least a set-up time before the rising edge of the clock and remain valid for the recommended hold time thereafter.

The parallel load operation takes precedence over the other operations, as indicated in the Mode Select Table. When PE is LOW, the data on the $P_0 - P_3$ inputs enters the flip-flops on the next rising edge of the Clock. In order for counting to occur, both CEP and CET must be LOW and PE must be HIGH. The U/D input then determines the direction of counting.

The Terminal Count (TC) output is normally HIGH and goes LOW, provided that CET is LOW, when a counter reaches zero in the COUNT DOWN mode or reaches 15 (9 for the SN54/74LS168) in the COUNT UP mode. The TC output state is not a function of the Count Enable Parallel (CEP) input level. The TC output of the SN54/74LS168 decade counter can also be LOW in the illegal states 11, 13 and 15, which can occur when power is turned on or via parallel loading. If illegal state occurs, the SN54/74LS168 will return to the legitimate sequence within two counts. Since the TC signal is derived by decoding the flip-flop states, there exists the possibility of decoding spikes on TC. For this reason the use of TC as a clock signal is not recommended.

MODE SELECT TABLE

PE	CEP	CET	U/D	Action on Rising Clock Edge
L	X	X	X	Load ($P_n \rightarrow Q_n$)
H	L	L	H	Count Up (increment)
H	L	L	L	Count Down (decrement)
H	H	X	X	No Change (Hold)
H	X	H	X	No Change (Hold)

H = HIGH Voltage Level
L = LOW Voltage Level
X = Indifferent

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54/74LS168 • SN54/74LS169

AC CHARACTERISTICS ($T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{ V}$)


Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
f_{MAX}	Maximum Clock Frequency	25	32		MHz	$V_{CC} = 5.0\text{ V}$ $C_L = 15\text{ pF}$
t_{PLH} t_{PHL}	Propagation Delay, Clock to TC		23 23	35 35	ns	
t_{PLH} t_{PHL}	Propagation Delay, Clock to any Q		13 15	20 23	ns	
t_{PLH} t_{PHL}	Propagation Delay, CET to TC		15 15	20 20	ns	
t_{PLH} t_{PHL}	Propagation Delay, U/D to TC		17 19	25 29	ns	

AC SETUP REQUIREMENTS ($T_A = 25^\circ\text{C}$)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t_W	Clock Pulse Width	25			ns	$V_{CC} = 5.0\text{ V}$
t_S	Setup Time, Data or Enable	20			ns	
t_S	Setup Time PE	25			ns	
t_S	Setup Time U/D	30			ns	
t_H	Hold Time Any Input	0			ns	

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

 National Semiconductor

November 1994

LM741 Operational Amplifier


General Description

The LM741 series are general purpose operational amplifiers which feature improved performance over industry standards like the LM709. They are direct, plug-in replacements for the 709C, LM201, MC1439 and 748 in most applications. The amplifiers offer many features which make their application nearly foolproof: overload protection on the input and


output, no latch-up when the common mode range is exceeded, as well as freedom from oscillations.

The LM741C/LM741E are identical to the LM741/LM741A except that the LM741C/LM741E have their performance guaranteed over a 0°C to +70°C temperature range, instead of -55°C to +125°C.

Schematic Diagram



Offset Nulling Circuit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.
(Note 5)

	LM741A	LM741E	LM741	LM741C
Supply Voltage	+22V	+22V	+22V	+18V
Power Dissipation (Note 1)	500 mW	500 mW	500 mW	500 mW
Differential Input Voltage	±30V	±30V	±30V	±30V
Input Voltage (Note 2)	±15V	±15V	±15V	±15V
Output Short Circuit Duration	Continuous	Continuous	Continuous	Continuous
Operating Temperature Range	-55°C to +125°C	0°C to +70°C	-55°C to +125°C	0°C to +70°C
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C
Junction Temperature	150°C	100°C	150°C	100°C
Soldering Information				
N-Package (10 seconds)	260°C	260°C	260°C	260°C
J- or H-Package (10 seconds)	300°C	300°C	300°C	300°C
M-Package				
Vapor Phase (60 seconds)	215°C	215°C	215°C	215°C
Infrared (15 seconds)	215°C	215°C	215°C	215°C
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.				
ESD Tolerance (Note 6)	400V	400V	400V	400V

Electrical Characteristics (Note 3)

Parameter	Conditions	LM741A/LM741E			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$T_A = 25^\circ\text{C}$ $R_S \leq 10\text{ k}\Omega$ $R_G \leq 50\Omega$		0.8	3.0		1.0	5.0	2.0	6.0	mV	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 50\Omega$ $R_G \leq 10\text{ k}\Omega$			4.0			6.0		7.5	mV	
Average Input Offset Voltage Drift				15						$\mu\text{V}/^\circ\text{C}$	
Input Offset Voltage Adjustment Range	$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$	+10			+15			+15		mV	
Input Offset Current	$T_A = 25^\circ\text{C}$		3.0	30		20	200	20	200	nA	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			70		85	500		300	nA	
Average Input Offset Current Drift				0.5						$\text{nA}/^\circ\text{C}$	
Input Bias Current	$T_A = 25^\circ\text{C}$		30	80		80	500	80	500	nA	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			0.210			1.5		0.8	μA	
Input Resistance	$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$	1.0	6.0		0.3	2.0		0.3	2.0	$\text{M}\Omega$	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$, $V_S = \pm 20\text{V}$	0.5								$\text{M}\Omega$	
Input Voltage Range	$T_A = 25^\circ\text{C}$							±12	±13	V	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$				±12	±13				V	
Large Signal Voltage Gain	$T_A = 25^\circ\text{C}$, $R_L \geq 2\text{ k}\Omega$ $V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$	50						20	200	V/mV W/mV	
	$T_{AMIN} \leq T_A \leq T_{AMAX}$, $R_L \geq 2\text{ k}\Omega$, $V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$	32								V/mV W/mV	
	$V_S = \pm 5\text{V}$, $V_O = \pm 2\text{V}$	10			25			15		V/mV W/mV	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Note 3) (Continued)											
Parameter	Conditions	LM741A/LM741E			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Output Voltage Swing	$V_S = \pm 20V$ $R_L \geq 10 k\Omega$ $R_L \geq 2 k\Omega$	± 16 ± 15									V V
	$V_S = \pm 15V$ $R_L \geq 10 k\Omega$ $R_L \geq 2 k\Omega$				± 12 ± 10	± 14 ± 13		± 12 ± 10	± 14 ± 13		V V
Output Short Circuit Current	$T_A = 25^\circ C$ $T_{AMIN} \leq T_A \leq T_{AMAX}$	10 10	25	35 40		25			25		mA mA
Common-Mode Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 10 k\Omega, V_{CM} = \pm 12V$ $R_S \leq 50\Omega, V_{CM} = \pm 12V$				70	90		70	90		dB dB
Supply Voltage Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $V_S = \pm 20V$ to $V_S = \pm 5V$ $R_S \leq 50\Omega$ $R_S \leq 10 k\Omega$		85 85			77 85			77 95		dB dB
Transient Response	$T_A = 25^\circ C$, Unity Gain										
Rise Time											
Overshoot			6.0	20	5	5					μs %
Bandwidth (Note 4)	$T_A = 25^\circ C$	0.437	1.5								MHz
Slew Rate	$T_A = 25^\circ C$, Unity Gain	0.3	0.7			0.5			0.5		V/ μs
Supply Current	$T_A = 25^\circ C$					1.7	2.8		1.7	2.8	mA
Power Consumption	$T_A = 25^\circ C$ $V_S = \pm 20V$ $V_S = \pm 15V$		80	150		50	85		50	85	mW mW
LM741A	$V_S = \pm 20V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$			165 135							mW mW
LM741E	$V_S = \pm 20V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$			150 150							mW mW
LM741	$V_S = \pm 15V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$					60 45	100 75				mW mW

Note 1: For operation at elevated temperatures, these devices must be derated based on thermal resistance, and T_J max. (listed under "Absolute Maximum Ratings"). $T_J = T_A + (\theta_{JA} P_D)$.

Thermal Resistance	Qwdip (J)	DIP (N)	HC8 (H)	SO-8 (M)
θ_{JA} (Junction to Ambient)	100°C/W	100°C/W	170°C/W	155°C/W
θ_{JC} (Junction to Case)	N/A	N/A	25°C/W	N/A

Note 2: For supply voltages less than $\pm 15V$, the absolute maximum input voltage is equal to the supply voltage.

Note 3: Unless otherwise specified, these specifications apply for $V_S = \pm 15V, -55^\circ C \leq T_A \leq +125^\circ C$ (LM741/LM741A). For the LM741C/LM741E, these specifications are limited to $0^\circ C \leq T_A \leq +70^\circ C$.


Note 4: Calculated value from: BW (MHz) = $0.35/R_{rise} \text{ Time}(\mu s)$.

Note 5: For military specifications see RET5741X for LM741 and RET5741AX for LM741A.

Note 6: Human body model, 1.5 k Ω in series with 100 pF.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection Diagrams




TL7410941-2

Order Number LM741H, LM741H/883*,
LM741AH/883 or LM741CH
See NS Package Number H08C



TL74109341-5


Order Number LM741J-14/883*, LM741AJ-14/883**
See NS Package Number J14A



TL7410941-3

Order Number LM741J, LM741J/883,
LM741CM, LM741CN or LM741EM
See NS Package Number J08A, M08A or N08E

*also available per JM38510/10101
**also available per JM38510/10102



TL74109341-e

Order Number LM741W/883
See NS Package Number W10A

*LM741H is available per JM38510/10101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



XR-2206

Monolithic
Function Generator

June 1997-3

FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C

Rev. 1.03
©1972

EXAR Corporation, 48720 Kato Road, Fremont, CA 94538 ♦ (510) 668-7000 ♦ (510) 668-7017

XR-2206

EXAR






Figure 1. XR-2206 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



16 Lead PDIP, CDIP (0.300")



16 Lead SOIC (Jedec, 0.300")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	AMSI	I	Amplitude Modulating Signal Input.
2	STO	O	Sine or Triangle Wave Output.
3	MO	O	Multiplier Output.
4	V _{CC}		Positive Power Supply.
5	TC1	I	Timing Capacitor Input.
6	TC2	I	Timing Capacitor Input.
7	TR1	O	Timing Resistor 1 Output.
8	TR2	O	Timing Resistor 2 Output.
9	FSKI	I	Frequency Shift Keying Input.
10	BIAS	O	Internal Voltage Reference.
11	SYNCO	O	Syne Output. This output is a open collector and needs a pull up resistor to V _{CC} .
12	GND		Ground pin.
13	WAVEA1	I	Wave Form Adjust Input 1.
14	WAVEA2	I	Wave Form Adjust Input 2.
15	SYMA1	I	Wave Symetry Adjust 1.
16	SYMA2	I	Wave Symetry Adjust 2.

XR-2206



DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 2 $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$
Unless Otherwise Specified. S_1 open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
General Characteristics								
Single Supply Voltage	10		26	10		26	V	
Split-Supply Voltage	± 5		± 13	± 5		± 13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10k\Omega$
Oscillator Section								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000pF$, $R_1 = 1k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_1 = 2M\Omega$
Frequency Accuracy		± 1	± 4		± 2		% of f_0	$f_0 = 1/R_1 C$
Temperature Stability Frequency		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$
Sine Wave Amplitude Stability ²		4800			4800		ppm/ $^\circ C$	
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$
Sweep Range	1000:1	2000:1		2000:1			$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$
Sweep Linearity								
10:1 Sweep		2			2		%	$f_L = 1kHz$, $f_H = 10kHz$
1000:1 Sweep		8			8		%	$f_L = 100Hz$, $f_H = 100kHz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	μF	Figure 5
Timing Resistors: R_1 & R_2	1		2000	1		2000	$k\Omega$	
Triangle Sine Wave Output¹								
Triangle Amplitude		160			160		mV/ $k\Omega$	Figure 2, S_1 Open
Sine Wave Amplitude	40	60	80	60			mV/ $k\Omega$	Figure 2, S_1 Closed
Max. Output Swing		6			6		V _{p-p}	
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Distortion								
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See Figure 7 and Figure 8

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See Figure 3.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Rev. 1.03



XR-2206

DC ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
Amplitude Modulation								
Input Impedance	50	100		50	100		k Ω	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		Vp-p	Measured at Pin 11.
Rise Time		250			250		ns	C _L = 10pF
Fall Time		50			50		ns	C _L = 10pF
Saturation Voltage		0.2	0.4		0.2	0.6	V	I _L = 2mA
Leakage Current		0.1	20		0.1	100	μ A	V _{CC} = 26V
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Notes

¹ Output amplitude is directly proportional to the resistance, R₃, on Pin 3. See Figure 3.

² For maximum amplitude stability, R₃ should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V	Total Timing Current	6mA
Power Dissipation	750mW	Storage Temperature	-65°C to +150°C
Derate Above 25°C	5mW/°C		

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper, a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.

Rev. 1.03

TOM™

ADC0820 8-Bit High Speed μ P Compatible A/D Converter with Track/Hold Function

General Description

By using a half-flash conversion technique, the 8-bit ADC0820 CMOS A/D offers a 1.5 μ s conversion time and dissipates only 75 mW of power. The half-flash technique consists of 32 comparators, a most significant 4-bit ADC and a least significant 4-bit ADC.

The input to the ADC0820 is tracked and held by the input sampling circuitry eliminating the need for an external sample-and-hold for signals moving at less than 100 mV/ μ s.

For ease of interface to microprocessors, the ADC0820 has been designed to appear as a memory location or I/O port without the need for external interfacing logic.

Key Specifications


- Resolution 8 Bits
- Conversion Time 2.5 μ s Max (RD Mode)
1.5 μ s Max (WR-RD Mode)
- Input signals with slew rate of 100 mV/ μ s converted without external sample-and-hold to 8 bits
- Low Power 75 mW Max
- Total Unadjusted Error $\pm 1/2$ LSB and ± 1 LSB

Features

- Built-in track-and-hold function
- No missing codes
- No external clocking
- Single supply—5 V_{DD}
- Easy interface to all microprocessors, or operates stand-alone
- Latched TRI-STATE[®] output
- Logic inputs and outputs meet both MOS and T2L voltage level specifications
- Operates ratiometrically or with any reference value equal to or less than V_{CC}
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Overflow output available for cascading
- 0.3" standard width 20-pin DIP
- 20-pin molded chip carrier package
- 20-pin small outline package
- 20-pin shrink small outline package (SSOP)


Connection and Functional Diagrams

Dual-In-Line, Small Outline and SSOP Packages



Top View

Molded Chip Carrier Package



TL/H/5501-2




FIGURE 1

See Ordering Information

TRI-STATE[®] is a registered trademark of National Semiconductor Corporation.

ADC0820 8-Bit High Speed μ P Compatible A/D Converter with Track/Hold Function

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC})	10V
Logic Control Inputs	-0.2V to $V_{CC} + 0.2V$
Voltage at Other Inputs and Output	-0.2V to $V_{CC} + 0.2V$
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
Input Current at Any Pin (Note 5)	1 mA
Package Input Current (Note 5)	4 mA
ESD Susceptibility (Note 9)	1200V

Lead Temp. (Soldering, 10 sec.)

Dual-In-Line Package (plastic) 250°C

Dual-In-Line Package (ceramic) 300°C

Surface Mount Package

Vapor Phase (60 sec.) 215°C

Infrared (15 sec.) 220°C

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0820CCJ	-40°C $\leq T_A \leq$ +85°C
ADC0820CIWM	-40°C $\leq T_A \leq$ +85°C
ADC0820BCN, ADC0820CCN	0°C $\leq T_A \leq$ 70°C
ADC0820BCV, ADC0820CCV	0°C $\leq T_A \leq$ 70°C
ADC0820BCWM, ADC0820CCWM	0°C $\leq T_A \leq$ 70°C
ADC0820CCMSA	0°C $\leq T_A \leq$ 70°C

 V_{CC} Range

4.5V to 8V

Converter Characteristics The following specifications apply for RD mode (pin 7 = 0), $V_{CC} = 5V$, $V_{REF(+)} = 5V$, and $V_{REF(-)} = GND$ unless otherwise specified. Boldface limits apply from T_{MIN} to T_{MAX} ; all other limits $T_A = T_J = 25^\circ\text{C}$.

Parameter	Conditions	ADC0820CCJ			ADC0820BCN, ADC0820CCN ADC0820BCV, ADC0820CCV ADC0820BCWM, ADC0820CCWM ADC0820CCMSA, ADC0820CIWM			Limit Units
		Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	
Resolution			8		8	8		Bits
Total Unadjusted Error (Note 3)	ADC0820BCN, BCWM ADC0820CCJ ADC0820CCN, CCWM, CIWM, ADC0820CCMSA		± 1		$\pm 1/2$	$\pm 1/2$		LSB LSB LSB LSB
Minimum Reference Resistance		2.3	1.00		2.3	1.2		k Ω
Maximum Reference Resistance		2.3	6		2.3	5.3	6	k Ω
Maximum $V_{REF(+)}$ Input Voltage			V_{CC}		V_{CC}	V_{CC}		V
Minimum $V_{REF(-)}$ Input Voltage			GND		GND	GND		V
Minimum $V_{REF(+)}$ Input Voltage			$V_{REF(-)}$		$V_{REF(-)}$	$V_{REF(-)}$		V
Maximum $V_{REF(-)}$ Input Voltage			$V_{REF(+)}$		$V_{REF(+)}$	$V_{REF(+)}$		V
Maximum V_{IN} Input Voltage			$V_{CC} + 0.1$		$V_{CC} + 0.1$	$V_{CC} + 0.1$		V
Minimum V_{IN} Input Voltage			GND - 0.1		GND - 0.1	GND - 0.1		V
Maximum Analog Input Leakage Current	$CS - V_{CC}$ $V_{IN} - V_{CC}$ $V_{IN} - GND$		3 -3		0.3 -0.3	3 -3		μA μA
Power Supply Sensitivity	$V_{CC} = 5V \pm 5\%$	$\pm 1/16$	$\pm 1/4$		$\pm 1/16$	$\pm 1/4$		LSB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DC Electrical Characteristics The following specifications apply for $V_{CC} = 5V$, unless otherwise specified. Boldface limits apply from T_{MIN} to T_{MAX} ; all other limits $T_A = T_J = 25^\circ C$.

Parameter	Conditions		ADC0820CCJ			ADC0820BCN, ADC0820CCN ADC0820BCV, ADC0820CCV ADC0820BCVM, ADC0820CCVM ADC0820CCMSA, ADC0820CIVM			Limit Units
			Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	
$V_{IN(1)}$, Logical "1" Input Voltage	$V_{CC} = 5.25V$	CS, WR, RD		2.0			2.0	2.0	V
		Mode		3.5			3.5	3.5	V
$V_{IN(0)}$, Logical "0" Input Voltage	$V_{CC} = 4.75V$	CS, WR, RD		0.8			0.8	0.8	V
		Mode		1.5			1.5	1.5	V
$I_{IN(1)}$, Logical "1" Input Current	$V_{IN(1)} = 5V$; CS, RD		0.005	1		0.005	0.3	1	μA
		$V_{IN(1)} = 5V$; WR		0.1	3		0.1	3	μA
		$V_{IN(1)} = 5V$; Mode		50	200		50	200	μA
$I_{IN(0)}$, Logical "0" Input Current	$V_{IN(0)} = 0V$; CS, RD, WR, Mode		-0.005	-1		-0.005	-1	μA	
$V_{OUT(1)}$, Logical "1" Output Voltage	$V_{CC} = 4.75V$; $I_{OUT} = -350 \mu A$; DB0-DB7, OFL, INT			2.4			2.8	2.4	V
		$V_{CC} = 4.75V$; $I_{OUT} = -10 \mu A$; DB0-DB7, OFL, INT		4.5			4.6	4.5	V
$V_{OUT(0)}$, Logical "0" Output Voltage	$V_{CC} = 4.75V$; $I_{OUT} = 1.6 mA$; DB0-DB7, OFL, INT, RDY		0.4			0.34	0.4	V	
I_{OUT} , TRI-STATE Output Current	$V_{OUT} = 5V$; DB0-DB7, RDY		0.1	3		0.1	0.3	3	μA
		$V_{OUT} = 0V$; DB0-DB7, RDY		-0.1	-3		-0.1	-0.3	-3
I_{SOURCE} , Output Source Current	$V_{OUT} = 0V$; DB0-DB7, OFL, INT		-12	-6		-12	-7.2	-6	mA
			-9	-4.0		-9	-5.3	-4.0	mA
I_{SNK} , Output Sink Current	$V_{OUT} = 5V$; DB0-DB7, OFL, INT, RDY		14	7		14	8.4	7	mA
I_{CC} , Supply Current	CS-WR-RD=0		7.5	15		7.5	13	15	mA

AC Electrical Characteristics The following specifications apply for $V_{CC} = 5V$, $t_r = t_f = 20 ns$, $V_{REF(+)} = 5V$, $V_{REF(-)} = 0V$ and $T_A = 25^\circ C$ unless otherwise specified.

Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_{CRD} , Conversion Time for RD Mode	Pin 7 = 0, (Figure 2)	1.6		2.5	μs
t_{ACC0} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = 0, (Figure 2)		$t_{CRD} \pm 20$	$t_{CRD} \pm 50$	ns
t_{CWRD} , Conversion Time for WR-RD Mode	Pin 7 = V_{CC} ; $t_{WR} = 600 ns$, $t_{RD} = 600 ns$; (Figures 3a and 3b)			1.52	μs
t_{WR} , Write Time	Min	Pin 7 = V_{CC} ; (Figures 3a and 3b)		600	ns
	Max	(Note 4) See Graph	50		μs
t_{RD} , Read Time	Min	Pin 7 = V_{CC} ; (Figures 3a and 3b) (Note 4) See Graph		600	ns
t_{ACC1} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = V_{CC} ; $t_{RD} < t_r$; (Figure 3a)	190		280	ns
	$C_L = 100 pF$	210		320	ns
t_{ACC2} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = V_{CC} ; $t_{RD} > t_r$; (Figure 3b)	70		120	ns
	$C_L = 100 pF$	90		150	ns
t_{ACC3} , Access Time (Delay from Rising Edge of RDY to Output Valid)	$R_{PULLUP} = 1k$ and $C_L = 15 pF$	30			ns


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics (Continued) The following specifications apply for $V_{CC} = 5V$, $t_r = t_f = 20 ns$, $V_{PEP}(+) = 5V$, $V_{PEP}(-) = 0V$ and $T_A = 25^\circ C$ unless otherwise specified.


Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_c , Internal Comparison Time	Pin 7 = V_{CC} ; (Figures 3b and 4) $C_L = 50 pF$	800		1300	ns
$t_{H, t_{EH}}$, TRI-STATE Control (Delay from Rising Edge of \overline{RD} to Hi-Z State)	$R_L = 1k$, $C_L = 10 pF$	100		200	ns
t_{INTL} , Delay from Rising Edge of \overline{WR} to Falling Edge of \overline{INT}	Pin 7 = V_{CC} , $C_L = 50 pF$ $t_{RD} > t_c$; (Figure 3b) $t_{RD} < t_c$; (Figure 3a)	$t_{RD} \pm 200$		$t_{RD} \pm 290$	ns ns
t_{INTH} , Delay from Rising Edge of \overline{RD} to Rising Edge of \overline{INT}	(Figures 2, 3a and 3b) $C_L = 50 pF$	125		225	ns
t_{INTHW} , Delay from Rising Edge of \overline{WR} to Rising Edge of \overline{INT}	(Figure 4), $C_L = 50 pF$	175		270	ns
t_{RDY} , Delay from \overline{CS} to \overline{RDY}	(Figure 2), $C_L = 50 pF$, Pin 7 = 0	50		100	ns
t_{D} , Delay from \overline{INT} to Output Valid	(Figure 4)	20		50	ns
t_{R} , Delay from \overline{RD} to \overline{INT}	Pin 7 = V_{CC} , $t_{RD} < t_c$ (Figure 3a)	200		290	ns
t_R , Delay from End of Conversion to Next Conversion	(Figures 2, 3a, 3b and 4) (Note 4) See Graph.			500	ns
Slew Rate, Tracking		0.1			V/ μs
C_{VIN} , Analog Input Capacitance		45			pF
C_{OUT} , Logic Output Capacitance		5			pF
C_{IN} , Logic Input Capacitance		5			pF

- Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.
- Note 2: All voltages are measured with respect to the GND pin, unless otherwise specified.
- Note 3: Total unadjusted error includes offset, full-scale, and linearity errors.
- Note 4: Accuracy may degrade if t_{RD} or t_{RDY} is shorter than the minimum value specified. See Accuracy vs t_{RD} and Accuracy vs t_{RDY} graphs.
- Note 5: When the input voltage (V_{IN}) at any pin exceeds the power supply rails ($V_{IN} < V^-$ or $V_{IN} > V^+$) the absolute value of current at that pin should be limited to 1 mA or less. The 4 mA package input current limits the number of pins that can exceed the power supply boundaries with a 1 mA current limit to four.
- Note 6: Typicals are at 25°C and represent most likely parametric norm.
- Note 7: Tested limits are guaranteed to National's AOCL (Average Outgoing Quality Level).
- Note 8: Design limits are guaranteed but not 100% tested. These limits are not used to calculate outgoing quality levels.
- Note 9: Human body model, 100 pF dc charged through a 1.5 k Ω resistor.


TRI-STATE Test Circuits and Waveforms




TLH/5501-3



TLH/5501-4




TLH/5501-5



TLH/5501-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Diagrams



Note: On power-up the state of \overline{INT} can be high or low.

FIGURE 2. RD Mode (Pin 7 is Low)

TLH/5501-7




FIGURE 3a. WR-RD Mode (Pin 7 is High and $t_{RD} < t_J$)

TLH/5501-8




FIGURE 3b. WR-RD Mode (Pin 7 is High and $t_{RD} > t_J$)

TLH/5501-9




FIGURE 4. WR-RD Mode (Pin 7 is High) Stand-Alone Operation

TLH/5501-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Description of Pin Functions


Pin Name	Function	Pin Name	Function
1 V_{IN}	Analog input; range $-GND \leq V_{IN} \leq V_{CC}$	9 \overline{INT}	WR-RD Mode \overline{INT} going low indicates that the conversion is completed and the data result is in the output latch. \overline{INT} will go low, ~ 800 ns (the preset internal time out, t) after the rising edge of \overline{WR} (see Figure 3b); or \overline{INT} will go low after the falling edge of \overline{RD} , if \overline{RD} goes low prior to the 800 ns time out (see Figure 3a). \overline{INT} is reset by the rising edge of \overline{RD} or \overline{CS} (see Figures 3a and 3b).
2 $DB0$	TRI-STATE data output—bit 0 (LSB)		RD Mode \overline{INT} going low indicates that the conversion is completed and the data result is in the output latch. \overline{INT} is reset by the rising edge of \overline{RD} or \overline{CS} (see Figure 2).
3 $DB1$	TRI-STATE data output—bit 1	10 GND	Ground
4 $DB2$	TRI-STATE data output—bit 2	11 $V_{PEP}(-)$	The bottom of resistor ladder, voltage range $GND \leq V_{PEP}(-) \leq V_{PEP}(+)$ (Note 5)
5 $DB3$	TRI-STATE data output—bit 3	12 $V_{PEP}(+)$	The top of resistor ladder, voltage range: $V_{PEP}(-) \leq V_{PEP}(+) \leq V_{CC}$ (Note 5)
6 $\overline{WR}/\overline{RDY}$	WR-RD Mode WR: With \overline{CS} low, the conversion is started on the falling edge of \overline{WR} . Approximately 800 ns (the preset internal time out, t) after the \overline{WR} rising edge, the result of the conversion will be strobed into the output latch, provided that \overline{RD} does not occur prior to this time out (see Figures 3a and 3b). RD Mode RDY: This is an open drain output (no internal pull-up device). \overline{RDY} will go low after the falling edge of \overline{CS} ; \overline{RDY} will go TRI-STATE when the result of the conversion is strobed into the output latch. It is used to simplify the interface to a microprocessor system (see Figure 2).	13 \overline{CS}	\overline{CS} must be low in order for the \overline{RD} or \overline{WR} to be recognized by the converter. TRI-STATE data output—bit 4
7 Mode	Mode: Mode selection input—it is internally tied to GND through a 50 μ A current source. RD Mode: When mode is low WR-RD Mode: When mode is high	14 $DB4$	TRI-STATE data output—bit 4
8 \overline{RD}	WR-RD Mode With \overline{CS} low, the TRI-STATE data outputs ($DB0$ - $DB7$) will be activated when \overline{RD} goes low (see Figure 4). \overline{RD} can also be used to increase the speed of the converter by reading data prior to the preset internal time out (t, ~ 800 ns). If this is done, the data result transferred to output latch is latched after the falling edge of the \overline{RD} (see Figures 3a and 3b). RD Mode With \overline{CS} low, the conversion will start with \overline{RD} going low, also \overline{RD} will enable the TRI-STATE data outputs at the completion of the conversion. \overline{RDY} going TRI-STATE and \overline{INT} going low indicates the completion of the conversion (see Figure 2).	15 $DB5$	TRI-STATE data output—bit 5
		16 $DB6$	TRI-STATE data output—bit 6
		17 $DB7$	TRI-STATE data output—bit 7 (MSB)
		18 OFL	Overflow output—If the analog input is higher than the $V_{PEP}(+)$, OFL will be low at the end of conversion. It can be used to cascade 2 or more devices to have more resolution (9, 10-bit). This output is always active and does not go into TRI-STATE as $DB0$ - $DB7$ do.
		19 NC	No connection
		20 V_{CC}	Power supply voltage

1.0 Functional Description

1.1 GENERAL OPERATION

The ADC0820 uses two 4-bit flash A/D converters to make an 8-bit measurement (Figure 7). Each flash ADC is made up of 15 comparators which compare the unknown input to a reference ladder to get a 4-bit result. To take a full 8-bit reading, one flash conversion is done to provide the 4 most significant data bits (via the MS flash ADC). Driven by the 4 MSBs, an internal DAC recreates an analog approximation of the input voltage. This analog signal is then subtracted from the input, and the difference voltage is converted by a second 4-bit flash ADC (the LS ADC), providing the 4 least significant bits of the output data word.

The internal DAC is actually a subsection of the MS flash converter. This is accomplished by using the same resistor ladder for the A/D as well as for generating the DAC signal. The DAC output is actually the tap on the resistor ladder which most closely approximates the analog input. In addition, the "sampled-data" comparators used in the ADC0820 provide the ability to compare the magnitudes of several analog signals simultaneously, without using input summing amplifiers. This is especially useful in the LS flash ADC, where the signal to be converted is an analog difference.



May 1999

DAC0830/DAC0832 8-Bit μ P Compatible, Double-Buffered D to A Converters

General Description

The DAC0830 is an advanced CMOS/Si-Cr 8-bit multiplying DAC designed to interface directly with the 8080, 8048, 8085, Z80[®], and other popular microprocessors. A deposited silicon-chromium R-2R resistor ladder network divides the reference current and provides the circuit with excellent temperature tracking characteristics (0.05% of Full Scale Range maximum linearity error over temperature). The circuit uses CMOS current switches and control logic to achieve low power consumption and low output leakage current errors. Special circuitry provides TTL logic input voltage level compatibility.

Double buffering allows these DACs to output a voltage corresponding to one digital word while holding the next digital word. This permits the simultaneous updating of any number of DACs.

The DAC0830 series are the 8-bit members of a family of microprocessor-compatible DACs (MICRO-DAC[™]).


Features

- Double-buffered, single-buffered or flow-through digital data inputs
- Easy interchange and pin-compatible with 12-bit DAC1230 series
- Direct interface to all popular microprocessors
- Linearity specified with zero and full scale adjust only—NOT BEST STRAIGHT LINE FIT.
- Works with $\pm 10V$ reference-full 4-quadrant multiplication
- Can be used in the voltage switching mode
- Logic inputs which meet TTL voltage level specs (1.4V logic threshold)
- Operates "STAND ALONE" (without μ P) if desired
- Available in 20-pin small-outline or molded chip carrier package

Key Specifications

- Current settling time: 1 μ s
- Resolution: 8 bits
- Linearity: 8, 9, or 10 bits (guaranteed over temp.)
- Gain Tempco: 0.0002% FS/C
- Low power dissipation: 20 mW
- Single power supply: 5 to 15 V_{DD}

Typical Application





BIPET[™] and MICRO-DAC[™] are trademarks of National Semiconductor Corporation. Z80[®] is a registered trademark of Zilog Corporation.

DAC0830/DAC0832 8-Bit μ P Compatible, Double-Buffered D to A Converters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection Diagrams (Top Views)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Parameter		Conditions	See Note	$V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$	Limit Units
				Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	
Absolute Maximum Ratings (Notes 1, 2)							
If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.							
Supply Voltage (V_{CC})			17 V_{DC}				
Voltage at Any Digital Input			V_{CC} to GND				
Voltage at V_{REF} Input			$\pm 25V$				
Storage Temperature Range			$-65^{\circ}C$ to $+150^{\circ}C$				
Package Dissipation at $T_A=25^{\circ}C$ (Note 3)			500 mW				
DC Voltage Applied to I_{OUT1} or I_{OUT2} (Note 4)			-100 mV to V_{CC}				
ESD Susceptibility (Note 4)			800V				
Lead Temperature (Soldering, 10 sec.)							
Dual-In-Line Package (plastic) 260°C							
Dual-In-Line Package (ceramic) 300°C							
Surface Mount Package							
Vapor Phase (60 sec.) 215°C							
Infrared (15 sec.) 220°C							
Operating Conditions							
Temperature Range $T_{MIN} \leq T_A \leq T_{MAX}$							
Part numbers with "LCN" suffix 0°C to +70°C							
Part numbers with "LCWM" suffix 0°C to +70°C							
Part numbers with "LCV" suffix 0°C to +70°C							
Part numbers with "LCJ" suffix $-40^{\circ}C$ to $+85^{\circ}C$							
Part numbers with "LJ" suffix $-55^{\circ}C$ to $+125^{\circ}C$							
Voltage at Any Digital Input V_{CC} to GND							
Electrical Characteristics							
$V_{REF} = 10,000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^{\circ}C$.							
CONVERTER CHARACTERISTICS							
Resolution				8	8	8	bits
Linearity Error Max		Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$	4, 8				
DAC0930LJ & LCJ					0.05	0.05	% FSR
DAC0932LJ & LCJ					0.2	0.2	% FSR
DAC0930LCH, LCWM & LCV					0.05	0.05	% FSR
DAC0931LCH					0.1	0.1	% FSR
DAC0932LCH, LCWM & LCV					0.2	0.2	% FSR
Differential Nonlinearity Max		Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$	4, 8				
DAC0930LJ & LCJ					0.1	0.1	% FSR
DAC0932LJ & LCJ					0.4	0.4	% FSR
DAC0930LCH, LCWM & LCV					0.1	0.1	% FSR
DAC0931LCH					0.2	0.2	% FSR
DAC0932LCH, LCWM & LCV					0.4	0.4	% FSR
Monotonicity		$-10V \leq V_{REF} \leq +10V$	LJ & LCJ LCN, LCWM & LCV	4	8	8	bits
Gain Error Max		Using internal R_{FB} $-10V \leq V_{REF} \leq +10V$		7	± 0.2	± 1	% FS
Gain Error Tempo Max		Using internal R_{FB}			0.0002	0.0005	% FSR/°C
Power Supply Rejection		All digital inputs latched high $V_{CC} = 14.5V$ to $15.5V$ $11.5V$ to $12.5V$ $4.5V$ to $5.5V$			0.0002 0.0006 0.013	0.0025	% FSR/V
Reference Input	Max				15	20	k Ω
	Min				15	10	k Ω
Output Feedthrough Error		$V_{REF} = 20$ Vp-p, $f = 100$ kHz All data inputs latched low			3		mVp-p

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)									
$V_{REF} = 10.000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^\circ C$.									
Parameter	Conditions	See Note	$V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$		$V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$		Limit Units		
			Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	Design Limit (Note 6)			
CONVERTER CHARACTERISTICS									
Output Leakage Current Max	I_{OUT1}	All data inputs latched low	LJ & LCJ LCH, LCWM & LCV	10	100 50	100 100	100 100	nA	
	I_{OUT2}	All data inputs latched high	LJ & LCJ LCH, LCWM & LCV		100 50	100 100	100 100	nA	
Output Capacitance	I_{OUT1}	All data inputs latched low			45			pF	
	I_{OUT2}				115				
	I_{OUT1}	All data inputs latched high			100			pF	
	I_{OUT2}				30				
DIGITAL AND DC CHARACTERISTICS									
Digital Input Voltages	Max	Logic Low	LJ: 4.75V		0.6			V_{DC}	
			LJ: 15.75V		0.8				
	Min	Logic High	LCJ: 4.75V		0.7			V_{DC}	
			LCJ: 15.75V		0.8				
			LCH, LCWM, LCV		0.85	0.8			
			LJ & LCJ		2.0	2.0			
			LCH, LCWM, LCV		1.9	2.0			
Digital Input Currents	Max	Digital inputs < 0.8V	LJ & LCJ		-50	-200	-200	μA	
			LCH, LCWM, LCV		-50	-180	-200		
	Min	Digital inputs > 2.0V	LJ & LCJ		0.1	+10	+10	μA	
			LCH, LCWM, LCV		0.1	+8	+10		
Supply Current Drain	Max		LJ & LCJ	1.2	3.5	3.5	3.5	mA	
			LCH, LCWM, LCV		1.7	1.7	2.0		
Electrical Characteristics									
$V_{REF} = 10.000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^\circ C$.									
Symbol	Parameter	Conditions	See Note	$V_{CC} = 15.75 V_{DC}$		$V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$	$V_{CC} = 4.75 V_{DC}$	$V_{CC} = 5 V_{DC} \pm 5\%$	Limit Units
				Typ (Note 12)	Tested Limit (Note 5)	Design Limit (Note 6)	Typ (Note 12)	Tested Limit (Note 5)	
AC CHARACTERISTICS									
t_s	Current Setting Time	$V_L = 0V, V_H = 5V$		1.0			1.0		μs
t_w	Write and XFER Pulse Width Min	$V_L = 0V, V_H = 5V$	11	100	250		375	600	ns
			9		320	320		900	
t_{DS}	Data Setup Time Min	$V_L = 0V, V_H = 5V$	9	100	250		375	600	ns
					320	320		900	
t_{DH}	Data Hold Time Min	$V_L = 0V, V_H = 5V$	9		30			50	ns
					30			50	
t_{CS}	Control Setup Time Min	$V_L = 0V, V_H = 5V$	9	110	250		600	900	ns
					320	320		1100	
t_{CH}	Control Hold Time Min	$V_L = 0V, V_H = 5V$	9	0	0	10	0	0	ns
					0			0	
Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions. Note 2: All voltages are measured with respect to GND, unless otherwise specified.									

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ\text{C}$ (plastic) or 150°C (ceramic), and the typical junction-to-ambient thermal resistance of the J package when board mounted is 80°C/W . For the N package, this number increases to 100°C/W and for the V package this number is 120°C/W .

Note 4: For current switching applications, both I_{OUT1} and I_{OUT2} must go to ground or the "Virtual Ground" of an operational amplifier. The linearity errors are degraded by approximately $V_{OS} \approx V_{REF}$. For example, if $V_{REF} = 10\text{V}$ then a 1 mV offset, V_{OS} , on I_{OUT1} or I_{OUT2} will introduce an additional 0.01% linearity error.

Note 5: Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 6: Guaranteed, but not 100% production tested. These limits are not used to calculate outgoing quality levels.

Note 7: Guaranteed at $V_{REF} \pm 10\text{V}_{DC}$ and $V_{REF} \pm 1\text{V}_{DC}$.

Note 8: The unit "FSR" stands for "Full Scale Range." "Linearity Error" and "Power Supply Rejection" specs are based on this unit to eliminate dependence on a particular V_{REF} value and to indicate the true performance of the part. The "Linearity Error" specification of the DAC0830 is "0.05% of FSR (MAX)". This guarantees that after performing a zero and full scale adjustment (see Sections 2.5 and 2.6), the plot of the 256 analog voltage outputs will each be within 0.05% V_{REF} of a straight line which passes through zero and full scale.

Note 9: Boldface tested limits apply to the LJ and LCJ suffix parts only.


Note 10: A 100nA leakage current with $R_{FB} = 20\text{k}\Omega$ and $V_{REF} = 10\text{V}$ corresponds to a zero error of $(100 \times 10^{-9} \times 20 \times 10^3) / 100 / 10$ which is 0.02% of FS.

Note 11: The entire write pulse must occur within the valid data interval for the specified t_{WH} , t_{DS} , t_{OH} , and t_S to apply.

Note 12: Typical values are at 25°C and represent most likely parametric norm.

Note 13: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Switching Waveform



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Definition of Package Pinouts

Control Signals (All control signals level actuated)

CS: Chip Select (active low). The CS in combination with ILE will enable \overline{WR}_1 .

ILE: Input Latch Enable (active high). The ILE in combination with CS enables \overline{WR}_1 .

\overline{WR}_1 : Write 1. The active low \overline{WR}_1 is used to load the digital input data bits (DI) into the input latch. The data in the input latch is latched when \overline{WR}_1 is high. To update the input latch—CS and \overline{WR}_1 must be low while ILE is high.

\overline{WR}_2 : Write 2 (active low). This signal, in combination with XFER, causes the 8-bit data which is available in the input latch to transfer to the DAC register.

XFER: Transfer control signal (active low). The XFER will enable \overline{WR}_2 .

Other Pin Functions

DI₀-DI₇: Digital Inputs. DI₀ is the least significant bit (LSB) and DI₇ is the most significant bit (MSB).

I_{OUT1}: DAC Current Output 1. I_{OUT1} is a maximum for a digital code of all 1's in the DAC register, and is zero for all 0's in DAC register.

I_{OUT2}: DAC Current Output 2. I_{OUT2} is a constant minus I_{OUT1}, or I_{OUT1} + I_{OUT2} = constant (1 full scale for a fixed reference voltage).

R_{FB}: Feedback Resistor. The feedback resistor is provided on the IC chip for use as the shunt feedback resistor for the external op amp which is used to provide an output voltage for the DAC. This on-chip resistor should always be used (not an external resistor) since it matches the resistors which are used in the on-chip R-2R ladder and tracks these resistors over temperature.

V_{REF}: Reference Voltage Input. This input connects an external precision voltage source to the internal R-2R ladder. V_{REF} can be selected over the range of +10 to -10V. This is also the analog voltage input for a 4-quadrant multiplying DAC application.

V_{CC}: Digital Supply Voltage. This is the power supply pin for the part. V_{CC} can be from +5 to +15V_{DC}. Operation is optimum for +15V_{DC}.


GN_D: The pin 10 voltage must be at the same ground potential as I_{OUT1} and I_{OUT2} for current switching applications. Any difference of potential (V_{OS} pin 10) will result in a linearity change of

$$\frac{V_{OS} \text{ pin } 10}{3V_{REF}}$$


For example, if V_{REF} = 10V and pin 10 is 9mV offset from I_{OUT1} and I_{OUT2} the linearity change will be 0.03%.

Pin 3 can be offset ±100mV with no linearity change, but the logic input threshold will shift.


Linearity Error



a) End point test after zero and fs adj.



b) Best straight line



c) Shifting fs adj. to pass best straight line test

Definition of Terms

Resolution: Resolution is directly related to the number of switches or bits within the DAC. For example, the DAC0830 has 2^8 or 256 steps and therefore has 8-bit resolution.

Linearity Error: Linearity Error is the maximum deviation from a straight line passing through the endpoints of the DAC transfer characteristic. It is measured after adjusting for zero and full-scale. Linearity error is a parameter intrinsic to the device and cannot be externally adjusted.

National's linearity "end point test" (a) and the "best straight line" test (b,c) used by other suppliers are illustrated above. The "end point test" greatly simplifies the adjustment procedure by eliminating the need for multiple iterations of checking the linearity and then adjusting full scale until the linearity is met. The "end point test" guarantees that linearity is met after a single full scale adjust. (One adjustment vs. multiple

iterations of the adjustment.) The "end point test" uses a standard zero and F.S. adjustment procedure and is a much more stringent test for DAC linearity.

Power Supply Sensitivity: Power supply sensitivity is a measure of the effect of power supply changes on the DAC full-scale output.

Settling Time: Settling time is the time required from a code transition until the DAC output reaches within $\pm 1/2$ LSB of the final output value. Full-scale settling time requires a zero to full-scale or full-scale to zero output change.

Full Scale Error: Full scale error is a measure of the output error between an ideal DAC and the actual device output. Ideally, for the DAC0830 series, full scale is V_{REF} - 1LSB. For V_{REF} = 10V and unipolar operation, V_{FULL-SCALE} = 10,000V - 39mV = 9.961V. Full-scale error is adjustable to zero.