


สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เรื่องมอดูเลชันและดีมอดูชันแบบ BPSK

BPSK MODULATION AND DEMODULATION



โครงการนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาตรีอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เลขหมู่.....  
เลขทะเบียน..... 50395  
วัน,เดือน,ปี..... 13 พ.ค. 2547

ปีการศึกษา 2545

b.....  
i.....

Handwritten signature

เครื่องมอดูเลชันและดีมอดูชันแบบ BPSK  
BPSK MODULATION AND DEMODULATION



โครงการนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาตรีอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์ เครื่องมอดูเลชัน และดีมอดูเลชันแบบ BPSK  
BPSK MODULATION AND DEMODULATION


นักศึกษา นายคณิตศาสตร์ ประสมศรี เลขประจำตัว 43015764  
นายเชษฐา สุวรรณโชติ เลขประจำตัว 43015770

อาจารย์ที่ปรึกษา รศ.ดร.กนก เจนจิระพงศ์เวช

ภาควิชา เทคนิคอุตสาหกรรม

ปีการศึกษา 2545

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้  
นับปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต



\_\_\_\_\_ อาจารย์ที่ปรึกษา  
(รศ.ดร.กนก เจนจิระพงศ์เวช)

\_\_\_\_\_ กรรมการ  
( )

\_\_\_\_\_ กรรมการ  
( )

\_\_\_\_\_ กรรมการ  
( )

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                    |   |
|--------------------|---|
| หัวข้อปริญญานิพนธ์ | เครื่องมอดูเลชัน และดีมอดูเลชันแบบ BPSK<br>BPSK MODULATION AND DEMODULATION             |
| นักศึกษา           | นายคณิตศาสตร์ ประสมศรี เลขประจำตัว 43015764<br>นายเชษฐา สุวรรณโชติ เลขประจำตัว 43015770 |
| อาจารย์ที่ปรึกษา   | รศ.ดร.กนก เจริญพงษ์เวช  |
| ภาควิชา            | เทคนิคอุตสาหกรรม  |
| ปีการศึกษา         | 2545  |

### บทคัดย่อ

โครงการนี้เสนอการออกแบบเครื่องมอดูเลชัน และดีมอดูเลชัน แบบ BPSK เพื่อใช้เป็นชุดฝึกการสื่อสารเชิงตัวเลข วงจรประกอบไปด้วยภาคมอดูเลชัน กับภาคดีมอดูเลชัน

ในภาคมอดูเลชัน มีส่วนประกอบหลัก ๆ คือ ภาคกำเนิดสัญญาณพาหะ และภาครวมสัญญาณทางเฟส ในภาคกำเนิดสัญญาณพาหะจะสร้างสัญญาณพาหะรูปไซน์จากสัญญาณนาฬิกา ซึ่งมีความถี่น้อยกว่าสัญญาณนาฬิกาอยู่ร้อยละ 10 สำหรับภาครวมสัญญาณทางเฟส จะทำการกลับเฟสของสัญญาณพาหะตามสัญญาณข้อมูล ซึ่งจะกำเนิดเป็นสัญญาณ BPSK

สำหรับในภาคดีมอดูเลชัน จุดสำคัญเป็นการสร้างสัญญาณพาหะ โดยใช้วงจรเฟสล็อกถูปมาใช้ในการถอดสัญญาณข้อมูลออกมา ซึ่งใช้วงจรเฟสล็อกถูปชนิดที่รู้จักกันว่าคอสตาสลูป เพื่อรักษาความถี่ของสัญญาณพาหะ ที่สร้างขึ้นใหม่ ให้ล็อกกับความถี่ของสัญญาณ BPSK จากนั้นสัญญาณข้อมูลจะถูกถอดออกมาจากการรวมสัญญาณ BPSK กับสัญญาณพาหะที่สร้างขึ้นมา และถูกปรับแต่งรูปร่างให้ได้สัญญาณข้อมูลที่สมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                      |   |                |             |
|----------------------|---|----------------|-------------|
| <b>Thesis Title</b>  | เครื่องมอดูเลชัน และดีมอดูเลชันแบบ BPSK<br>BPSK MODULATION AND DEMODULATION |                |             |
| <b>Student</b>       | Mr.Canitsad   | Prasomsri      | ID 43015764 |
|                      | Mr.Chatta   | Suwannachot    | ID 43015770 |
| <b>Advisor</b>       | Assoc.Prof. Dr.Kanok  | Jenjirapongwed |             |
| <b>Department</b>    | Industrial Technology   |                |             |
| <b>Academic Year</b> | 2545  |                |             |

### Abstract

This project presents the design of modulation and demodulation of BPSK used for educational purpose. The circuit consists of BPSK modulator and BPSK demodulator.

The BPSK modulator part consists mainly of a carrier generator and a phase modulator. The carrier generator produces a sinusoidal carrier from a clock signal. The frequency of this carrier is one hundred times smaller than the frequency of the clock signal. The phase modulator reverses the phase of the carrier according to the data to be transmitted in order to generate the BPSK signal.

For the BPSK demodulator is essentially a carrier restorer using a PLL to detect a data signal. This kind of PLL is known as a Costas loop to keep frequency of a carrier that lock with frequency of BPSK signal. Then a data signal is detected from multiplexing between BPSK signal with carrier. And the data signal is adjusted by Shaper to a complete signal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## คำนำ

โครงการชิ้นนี้ จัดทำขึ้นโดยมีวัตถุประสงค์เพื่อใช้เป็นเครื่องศึกษาและทดลองเกี่ยวกับการมอดูเลชันและดีมอดูเลชันสัญญาณ แบบ BPSK ใช้เพื่อศึกษาการทำงานของวงจรภาคต่าง ๆ ลักษณะของรูปคลื่นสัญญาณ เพื่อนำไปเป็นอุปกรณ์ช่วยในการฝึกสอน หรืออุปกรณ์การศึกษาในเรื่องของ BPSK คณะผู้จัดทำหวังเป็นอย่างยิ่งว่าโครงการชิ้นนี้จะถูกนำไปใช้ประโยชน์ไม่ว่าในด้านใดให้เกิดประโยชน์ต่อผู้ใช้สูงสุด โดยเนื้อหาและรายละเอียดอาจบกพร่องไปตามคุณวุฒิและวัยวุฒิของผู้จัดทำ ซึ่งน้อมรับที่จะนำไปปรับปรุงแก้ไขตามคำแนะนำต่อไป

คณะผู้จัดทำ

นาย คณิตศาสตร์ ประสมศรี

นายเชษฐา สุวรรณโชติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

|   |    |
|---|----|
| บทที่ 1 บทนำ                                  | 1  |
| 1.1 จุดมุ่งหมาย                               | 1  |
| 1.2 แนวคิดและที่มา                            | 1  |
| 1.3 ขอบเขตการทำงาน                            | 1  |
| 1.4 ประโยชน์หรือผลที่คาดว่าจะได้รับ           | 2  |
| บทที่ 2 ทฤษฎีและหลักการทั่วไป                 | 3  |
| 2.1 กล่าวนำ                                   | 3  |
| 2.2 การมอดูเลตแบบเปลี่ยนเฟสของสัญญาณคลื่นพาห้ | 5  |
| 2.3 BPSK Modulator                            | 5  |
| 2.4 BPSK Demodulator                          | 8  |
| 2.5 โคฮีเรนต์เทกซ์                            | 9  |
| 2.6 ทฤษฎีเฟสล็อกลูป                           | 10 |
| บทที่ 3 การดำเนินงาน                          | 21 |
| 3.1 เครื่องมอดูเลชันแบบ BPSK                  | 21 |
| 3.2 เครื่องดีมอดูเลชันแบบ BPSK                | 24 |
| บทที่ 4 การทดลอง และผลการทดลอง                | 29 |
| 4.1 เครื่องมอดูเลชันแบบ BPSK                  | 29 |
| 4.2 เครื่องดีมอดูเลชันแบบ BPSK                | 39 |
| บทที่ 5 สรุปผลและวิจารณ์                      | 51 |

หนังสืออ้างอิง

ภาคผนวก

กิตติกรรมประกาศ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

### บทที่ 2

|  |    |
|--|----|
| รูปที่ 2.1 รูปคลื่นของการมอดูเลทแบบ ASK                      | 3  |
| รูปที่ 2.2 รูปคลื่นของการมอดูเลทแบบ FSK                      | 4  |
| รูปที่ 2.3 รูปคลื่นของการมอดูเลทแบบ PSK                      | 4  |
| รูปที่ 2.4 Block Diagram การมอดูเลทสัญญาณแบบ BPSK            | 5  |
| รูปที่ 2.5 สัญญาณเอาต์พุทของแต่ละ block ของ BPSK Modulator   | 6  |
| รูปที่ 2.6 ความสัมพันธ์ของเฟสเอาต์พุทเทียบกับเวลา            | 7  |
| รูปที่ 2.7 Block Diagram ของ BPSK Demodulator                | 8  |
| รูปที่ 2.8 บล็อกไดอะแกรมของ coherent demodulator             | 9  |
| รูปที่ 2.9 วงจรพื้นฐานของเฟสล็อกคูล                          | 10 |
| รูปที่ 2.10 แบบจำลองเฟสล็อกคูล                               | 11 |
| รูปที่ 2.11 วงจรกรองแบบพาสซีฟ และแอกทีฟ                      | 12 |
| รูปที่ 2.12 วงจรอนาล็อกเฟสดีเทคเตอร์                         | 15 |
| รูปที่ 2.13 คุณสมบัติอินพุตของอนาล็อกเฟสดีเทคเตอร์           | 15 |
| รูปที่ 2.14 โครงสร้างของวงจรเฟสฟรีแควนซีดีเทคเตอร์           | 16 |
| รูปที่ 2.15 ผังเวลาของเฟสฟรีแควนซีดีเทคเตอร์ในช่วงเวลาต่าง ๆ | 17 |
| รูปที่ 2.16 คุณสมบัติอินพุตของเฟสดีเทคเตอร์                  | 18 |
| รูปที่ 2.17 พิสัยล็อก, พิสัยพูลอิน, พิสัยแคปเจอร์            | 18 |
| รูปที่ 2.18 โครงสร้าง PLL สำหรับการสังเคราะห์ความถี่         | 19 |

### บทที่ 3


|  |    |
|--|----|
| รูปที่ 3.1 บล็อกไดอะแกรมของเครื่องมอดูเลชันแบบ BPSK      | 21 |
| รูปที่ 3.2 รูปสัญญาณลักษณะการมอดูเลทสัญญาณตามจุดต่าง ๆ   | 22 |
| รูปที่ 3.3 วงจร BPSK Modulation ที่ทำการออกแบบ           | 23 |
| รูปที่ 3.4 บล็อกไดอะแกรมของเครื่องดีมอดูเลชันแบบ BPSK    | 24 |
| รูปที่ 3.5 รูปสัญญาณลักษณะการดีมอดูเลทสัญญาณตามจุดต่าง ๆ | 25 |
| รูปที่ 3.6 วงจร BPSK Demodulation ที่ทำการออกแบบ         | 26 |
| รูปที่ 3.8 รูปแผ่นวงจร ของ BPSK Modulation               | 27 |
| รูปที่ 3.9 รูปแผ่นวงจร ของ BPSK Demodulation             | 28 |

### บทที่ 4

|   |    |
|---|----|
| เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า     |    |
| รูปที่ 4.1 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 1  | 29 |
| ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ |    |
| รูปที่ 4.2 ch1 = สัญญาณ clock : ch2 = สัญญาณ test point 2   | 30 |

|   |    |
|---|----|
| รูปที่ 4.3 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 3                  | 30 |
| รูปที่ 4.4 สัญญาณ test point 4  | 31 |
| รูปที่ 4.5 สัญญาณ test point 5  | 31 |
| รูปที่ 4.6 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 6          | 32 |
| รูปที่ 4.7 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 7          | 32 |
| รูปที่ 4.8 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8          | 33 |
| (ปรับ B.W. Max)   |    |
| รูปที่ 4.9 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8          | 33 |
| (ปรับ B.W. Min)   |    |
| รูปที่ 4.10 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 1                 | 34 |
| รูปที่ 4.11 ch1 = สัญญาณ clock : ch2 = สัญญาณ test point 2                | 35 |
| รูปที่ 4.12 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 3                 | 35 |
| รูปที่ 4.13 สัญญาณ test point 4   | 36 |
| รูปที่ 4.14 สัญญาณ test point 5   | 36 |
| รูปที่ 4.15 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 6         | 37 |
| รูปที่ 4.16 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 7         | 37 |
| รูปที่ 4.17 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8         | 38 |
| (ปรับ B.W. Max)   |    |
| รูปที่ 4.18 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8         | 38 |
| (ปรับ B.W. Min)   |    |
| รูปที่ 4.19 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 1             | 39 |
| รูปที่ 4.20 ch1 = สัญญาณ test point 2 : ch2 = สัญญาณ test point 3         | 40 |
| รูปที่ 4.21 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 4             | 40 |
| รูปที่ 4.22 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 5             | 41 |
| รูปที่ 4.23 สัญญาณ test point 6   | 41 |
| รูปที่ 4.24 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 7             | 42 |
| รูปที่ 4.25 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 8             | 42 |
| รูปที่ 4.26 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 8                 | 43 |
| รูปที่ 4.27 ch1 = สัญญาณ data : ch2 = สัญญาณ data output                  | 43 |
| รูปที่ 4.28 ch1 = สัญญาณ data : ch2 = สัญญาณ data output : ch3 = phase in | 44 |
| รูปที่ 4.29 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 1             | 45 |

|   |    |
|---|----|
| รูปที่ 4.30 ch1 = สัญญาณ test point 2 : ch2 = สัญญาณ test point 3         | 46 |
| รูปที่ 4.31 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 4             | 46 |
| รูปที่ 4.32 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 5             | 47 |
| รูปที่ 4.33 สัญญาณ test point 6   | 47 |
| รูปที่ 4.34 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 7             | 48 |
| รูปที่ 4.35 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 8             | 48 |
| รูปที่ 4.36 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 8                 | 49 |
| รูปที่ 4.37 ch1 = สัญญาณ data : ch2 = สัญญาณ data output                  | 49 |
| รูปที่ 4.38 ch1 = สัญญาณ data : ch2 = สัญญาณ data output : ch3 = phase in | 50 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

### เครื่องมอดูเลชันและดีมอดูเลชันแบบ BPSK

### BPSK MODULATION AND DEMODULATION

#### 1.1 จุดมุ่งหมาย

เพื่อศึกษาการสร้างเครื่องมือที่ใช้ในการรวมสัญญาณเข้ากับคลื่นพาห้และการถอดสัญญาณออกจากคลื่นพาห้ในแบบ BPSK ได้ รวมถึงศึกษาลักษณะของการมอดูเลชันและดีมอดูเลชันแบบ BPSK ด้วย

#### 1.2 แนวคิดและที่มา

เนื่องจากการมอดูเลชันและดีมอดูเลชันแต่เดิม ตามรูปแบบต่าง ๆ มีประสิทธิภาพสัญญาณที่ได้ ออกมาไม่ดีเท่าที่ควร โดยมีผลมาจากสาเหตุต่าง ๆ หลายอย่างประกอบเข้าด้วยกัน อาทิ มีสัญญาณรบกวนมาก การมอดูเลชันโดยนำเอาสัญญาณดิจิทัลซึ่งเป็นสัญญาณข่าวสารมาทำการมอดูเลชัน เป็นวิธีหนึ่งที่จะทำให้สัญญาณที่ได้จากการมอดูเลชันมีการผิดเพี้ยนอันเกิดมาจากสัญญาณรบกวน ลดน้อยลง จึงใช้การมอดูเลชันและดีมอดูเลชันในแบบ BPSK ซึ่งเป็นการนำสัญญาณดิจิทัล แบบ ไบนารีเป็นสัญญาณข่าวสาร เพื่อปรับปรุงประสิทธิภาพในการมอดูเลชันและดีมอดูเลชันให้ดีขึ้น

#### 1.3 ขอบเขตการทำงาน

##### BPSK Modulator

- สัญญาณนาฬิกา (Clock Input)

|                      |               |
|----------------------|---------------|
| ระดับสัญญาณ(Level)   | TTL           |
| ความถี่( $f_{clk}$ ) | 20 kHz – 1MHz |
- สัญญาณอินพุต(Data Input)

|                    |                        |
|--------------------|------------------------|
| ระดับสัญญาณ(Level) | TTL                    |
| Bit Rate           | 100 bits/s – 5 kbits/s |
- Phase Modulator Output

|                            |              |
|----------------------------|--------------|
| ความต้านทาน(Impedance)     | 600 $\Omega$ |
| ระดับ (Level with no load) | 2 V peak     |
- BPSK Output

|                        |              |
|------------------------|--------------|
| ความต้านทาน(Impedance) | 600 $\Omega$ |
|------------------------|--------------|

เอกสารนี้ระดับ (Level with no load)การใช้ 0-10 V peak ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BPSK Demodulator

## - BPSK Input

|                        |              |
|------------------------|--------------|
| ความต้านทาน(Impedance) | 600 $\Omega$ |
| ระดับสัญญาณ(Level)     | 1 V peak     |
| Minimum Level          | 0.3 V peak   |
| Carrier Frequency      | 1.5-4.5 kKz  |

## - สัญญาณเอาต์พุต(Data Output)

|                        |              |
|------------------------|--------------|
| ความต้านทาน(Impedance) | 220 $\Omega$ |
| ระดับ (Level)          | TTL          |
| Maximum Bit rate       | 1.2 kbits/s  |

## 1.4 ประโยชน์หรือผลที่คาดว่าจะได้รับ

สามารถนำไปใช้เป็นแนวทางในการศึกษาลักษณะการมอดูเลชันและดีมอดูเลชันแบบ BPSK ได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2 ทฤษฎีและหลักการทั่วไป

### 2.1 กล่าวนำ

การสื่อสารในปัจจุบันได้นิยมนำเอาการมอดูเลทสัญญาณแบบดิจิตอลมอดูเลชัน(Digital Modulation) มาใช้อย่างแพร่หลาย เนื่องจากระบบดิจิตอลให้ค่าความแน่นอนน่าเชื่อถือสูงกว่าระบบอนาล็อก(Analog System) และมีการรบกวนจากสัญญาณรบกวน(Noise) ต่ำ ซึ่งในปัจจุบัน อุปกรณ์ด้านระบบดิจิตอลได้มีการพัฒนาก้าวหน้าไปมาก ทำให้ต้นทุนในการผลิตลดต่ำลง นอกจากนี้ การมอดูเลทแบบดิจิตอลยังสามารถทำการเข้ารหัส(Encode) ก่อนทำการมอดูเลทแล้วทำการถอดรหัส(Decode) หลังการมอดูเลท ทำให้การส่งข้อมูลมีการผิดพลาดน้อยลง ในการมอดูเลทสัญญาณดิจิตอล มี 3 วิธีใหญ่ ๆ คือ


1. การเปลี่ยนขนาดสัญญาณดิจิตอล(Amplitude Shift Keying : ASK) รูปคลื่นสัญญาณที่ได้จากการมอดูเลทวิธีนี้จะเปลี่ยนแปลงขนาดสัญญาณ(Amplitude) ตามระดับสัญญาณดิจิตอลที่เปลี่ยนไป



รูปที่ 2.1 รูปคลื่นของการมอดูเลทแบบ ASK


จากรูป ที่ระดับสัญญาณดิจิตอลมีสถานะลอจิก “0” สัญญาณที่ได้จะมีขนาดเป็น “0” และจะมีขนาดเปลี่ยนแปลงไปตามคลื่นพาห้(Carrier) เมื่อระดับลอจิกมีสถานะเป็น “1” ข้อดีของวิธีการนี้ คือมีส่วนประกอบวงจรง่าย ราคาถูก แต่ข้อมูลที่รับเข้ามาภาคปลายทางผิดพลาดได้ง่าย เนื่องจากสัญญาณรบกวนที่มีผลต่อขนาดของสัญญาณ อีกทั้งอัตราการส่งข้อมูลได้ไม่สูงมาก

2. การเปลี่ยนความถี่ตามสัญญาณดิจิตอล(Frequency Shift Keying : FSK) รูปคลื่นสัญญาณที่ได้จากวิธีการนี้ สัญญาณดิจิตอลจะควบคุมความถี่ของสัญญาณที่ได้จากวงจรมอดูเลชัน โดยรูปคลื่นจะมีความถี่สูงเมื่อระดับสัญญาณดิจิตอลเป็น “1” และมีความถี่ต่ำเมื่อระดับสัญญาณเป็น “0” ซึ่งมีอัตราการส่งข้อมูลต่ำพอ ๆ กับวิธีการ ASK มีข้อดีเหมือนกัน แต่ทนทานต่อสัญญาณรบกวนได้สูงกว่า



รูปที่ 2.2 รูปคลื่นของการมอดูเลตแบบ FSK

3. การเปลี่ยนเฟสตามสัญญาณเชิงเลข (Phase Shift Keying : PSK) รูปคลื่นของสัญญาณที่ได้จากวิธีการนี้ สัญญาณดิจิทัลจะควบคุมการเปลี่ยนเฟสของสัญญาณ โดยเมื่อมีการเปลี่ยนแปลงระดับของสัญญาณดิจิทัล ก็จะมีการเปลี่ยนแปลงเฟสของสัญญาณคลื่นพาห้เป็นตรงกันข้าม (180 องศา) วงจรภาครับและส่งมีความยุ่งยากมาก ราคาสูง



รูปที่ 2.3 รูปคลื่นของการมอดูเลตสัญญาณแบบ PSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 การมอดูเลตแบบเปลี่ยนเฟสของสัญญาณคลื่นพาห์ (Phase Shift Keying : PSK)

การมอดูเลตแบบเปลี่ยนเฟสของสัญญาณคลื่นพาห์ PSK เป็นการมอดูเลตทางดิจิทัลแบบหนึ่งที่มีลักษณะคล้ายกับการมอดูเลตทางเฟส (Phase Modulation) ของสัญญาณดิจิทัล แต่จะต่างกันที่สัญญาณที่นำมามอดูเลตเป็นลักษณะของสัญญาณไบนารี(Binary Pulse) ที่มีระดับแรงดันคงที่ 2 ระดับ ทำให้ค่าเฟสที่เปลี่ยนแปลงของสัญญาณที่ผ่านการมอดูเลต มีค่าจำกัด สำหรับการเปลี่ยนแปลงระดับของพัลส์แต่ละครั้ง

สำหรับ BPSK (Binary Phase Shift Keying) เป็นการแปลงข้อมูลที่เป็นสัญญาณไบนารี ให้เป็นสัญญาณวิทยุ โดยใช้การเปลี่ยนแปลงเฟสของสัญญาณคลื่นพาห์ที่มีความเป็นไปได้ของ 2 เฟส นั่นคือผลของเฟสหนึ่งจะเทียบได้กับบิต “1” และเฟสที่เหลือจะเทียบได้กับบิต “0” ดังนั้น เฟสของสัญญาณที่ได้จะกลับกันอยู่ 180 องศา หรือเราเรียกอีกอย่างหนึ่งว่า Phase Reversal Keying : PRK

### 2.3 BPSK Modulator




รูปที่ 2.4 Block Diagram การมอดูเลตสัญญาณแบบ BPSK

จากรูปที่ 2.4 แสดง Block Diagram การมอดูเลตสัญญาณแบบ BPSK โดยสามารถอธิบายการทำงานในภาคต่าง ๆ ได้ดังนี้

สัญญาณอินพุตของ Balance Modulator มี 2 สัญญาณ คือ สัญญาณคลื่นพาห์ ที่มีเฟสและความถี่คงที่ และสัญญาณข้อมูลดิจิทัลแบบไบนารี จากหลักการผสมสัญญาณแบบ BPSK นั้น จะได้อเอาท์พุทจาก Balance Modulator เป็นสัญญาณอนาล็อกหรือสัญญาณพาห์ที่มีการเปลี่ยนแปลงเฟส โดยมีความอยู่ระหว่าง 0 และ 180 องศา การเปลี่ยนแปลงเฟสที่เกิดขึ้นจะขึ้นอยู่กับสัญญาณข้อมูลไบนารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 สัญญาณเอาต์พุตของแต่ละ block ของ BPSK Modulator

จากรูปที่ 2.5 สัญญาณของแต่ละ Block สามารถอธิบายการทำงานด้วยสมการทางคณิตศาสตร์ได้ดังนี้-

$$\begin{aligned}
 \text{เมื่อ } b(t) &: \text{ข้อมูล ไบนารี มีระดับเป็น } \pm 1 \\
 c(t) &: \text{สัญญาณคลื่นพาห้} \\
 c(t) &= \cos(\omega_c t + \theta) \\
 m(t) &= b(t) * c(t) \\
 &= b(t) \cos(\omega_c t + \theta) \quad \text{โดยที่ } \theta = 0, 180 \text{ องศา}
 \end{aligned}$$

$$\begin{aligned}
 \text{จาก } \cos(A+B) &= \cos A \cos B - \sin A \sin B \\
 \text{ที่ } \theta = 0; m(t) &= +A \cos \omega_c t \\
 \theta = 180; m(t) &= -A \cos \omega_c t
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### แบนด์วิดท์ของ BPSK

พิจารณาแบนด์วิดท์ที่จำเป็นสำหรับ BPSK โดยสมมุติให้ระดับแรงดันของสัญญาณดิจิทัลลอจิก 1 มีค่าเป็น +1 โวลต์ และลอจิก 0 มีค่า -1 โวลต์ และสัญญาณคลื่นพาห์อ้างอิงมีค่า  $\cos \omega_c t$  ดังนั้นจะได้เอาต์พุตจากการมอดูเลตเป็น  $+\cos \omega_c t$  ซึ่งมีค่าของเฟสตรงกับสัญญาณคลื่นพาห์อ้างอิงและ  $-\cos \omega_c t$  ซึ่งต่างเฟสกับสัญญาณอ้างอิง 180 องศา นั่นคือเอาต์พุตที่ได้จากการมอดูเลตจะเปลี่ยนแปลงตามสถานะของสัญญาณดิจิทัลที่เข้ามา ซึ่งสามารถนำไปพิจารณาผลที่มีต่อการมอดูเลตของ BPSK คือ ทำให้อัตราการเปลี่ยนแปลงของเอาต์พุตในหน่วย บอด (baud) มีค่าเท่ากับอัตราการเปลี่ยนแปลงของอินพุต ในหน่วยบิตต่อวินาที แบนด์วิดท์ของเอาต์พุตจะกว้างที่สุดเมื่อมีการเปลี่ยนแปลงสัญญาณดิจิทัลระหว่างอินพุตกับเอาต์พุต

ความถี่พื้นฐาน ( $F_a$ ) ของการเปลี่ยนแปลงระหว่าง I/O ของสัญญาณดิจิทัลจะมีค่าเป็นครึ่งหนึ่งของอัตราบิต ( $F_b$ ) สามารถแสดงด้วยสมการทางคณิตศาสตร์ได้ดังนี้

$$\begin{aligned} \text{O/P จากการมอดูเลตแบบ BPSK} &= \text{ความถี่พื้นฐานของสัญญาณดิจิทัล} \times \text{สัญญาณพาห์} \\ &= \cos \omega_a t \times \cos \omega_c t \end{aligned}$$

$$\text{หรือ} \quad = \frac{1}{2} (\cos (\omega_c t + \omega_a t) + \cos (\omega_c t - \omega_a t))$$


จะได้แบนด์วิดท์ทั้งสองข้างมีค่าน้อย

$$\begin{aligned} &= (\cos (\omega_c t + \omega_a t) - \cos (\omega_c t - \omega_a t)) \\ &= 2\omega_a t \end{aligned}$$

$$\text{จาก } F_a = \omega_a t = F_b/2$$


$$\text{ดังนั้น } F_n = 2(F_b/2) = F_b$$

จากสมการข้างต้น สามารถแสดงความสัมพันธ์ของเวลาและเฟสของเอาต์พุต จากการมอดูเลตแบบ BPSK ดังรูปที่ 2.6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งรูปที่ 2.6 ความสัมพันธ์ของเฟสเอาต์พุตเทียบกับเวลา สารทุกครั้งที่มีการนำไปใช้

## 2.4 BPSK Demodulator



รูปที่ 2.7 Block Diagram ของ BPSK Demodulator

จาก Block Diagram แสดงการคิมอดูเลทของ BPSK โดยสัญญาณที่เข้ามาทางภาครับจะเป็นสัญญาณ  $\pm \cos \omega_c t$  ทางภาครับจะมีวงจรตรวจจับสัญญาณ เพื่อสร้างสัญญาณคลื่นพาห้ที่มีเฟสและความถี่ตรงกับทางภาคส่ง และมีวงจร Balance Modulator ทำการคิมอดูเลทสัญญาณที่รับเข้ามากับสัญญาณคลื่นพาห้ที่สร้างขึ้นใหม่ เอาท์พุทที่ได้จะนำไปผ่านวงจร low-pass filter เพื่อกรองเอาเฉพาะสัญญาณข้อมูลเท่านั้น

สามารถอธิบายการทำงานด้วยสมการทางคณิตศาสตร์ได้ดังนี้.-

$$\begin{aligned}
 &\text{กรณีสัญญาณอินพุทเป็น } \cos \omega_c t \text{ (ลอจิก 1)} \\
 \text{เอาท์พุท} &= (\cos \omega_c t) \times (\cos \omega_c t) \\
 &= \cos^2 \omega_c t \\
 &= \frac{1}{2}(1 + \cos 2\omega_c t) \\
 &= \frac{1}{2} + \frac{1}{2} \cos 2\omega_c t \\
 \text{เอาท์พุท} &= \frac{1}{2} V_{dc} \text{ ที่ลอจิก 1}
 \end{aligned}$$

จะเห็นว่าเอาท์พุทที่ได้จากการคิมอดูเลท มี 2 ส่วน คือ ส่วนที่เป็นไฟตรง และสัญญาณโคไซน์ความถี่ 2 เท่าของสัญญาณคลื่นพาห้ ( $2\omega_c t$ ) แต่เมื่อผ่านวงจร low-pass filter แล้ว สัญญาณ  $2\omega_c t$  จะถูกกำจัดไปเหลือแต่สัญญาณไฟตรง (dc) ค่าบวกเท่านั้น


$$\begin{aligned}
 &\text{กรณีสัญญาณอินพุทเป็น } -\cos \omega_c t \text{ (ลอจิก 0)} \\
 \text{เอาท์พุท} &= (-\cos \omega_c t) \times (\cos \omega_c t) \\
 &= -\cos^2 \omega_c t \\
 &= -\frac{1}{2}(1 + \cos 2\omega_c t) \\
 \text{เอาท์พุท} &= -\frac{1}{2} V_{dc} \text{ ที่ลอจิก 0}
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและตัวอักษรอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นได้ว่าเอาท์พุทที่ได้ประกอบด้วย 2 ส่วนเช่นกัน คือ ไฟด์ซีค่าลบ และสัญญาณโคซายน์ ความถี่ 2 เท่าของสัญญาณคลื่นพาห้ และใช้ low-pass filter กำจัดสัญญาณความถี่  $2\omega_c t$  ทิ้งไป เหลือแต่สัญญาณไฟด์ซีมีค่าเป็นลบ

## 2.5 โคฮีเรนต์ดีเทกชัน

การดีมอดูเลทสัญญาณ BPSK เป็นแบบ coherent detection ซึ่งมีหลักการดังนี้.-



รูปที่ 2.8 บล็อกไดอะแกรมของ coherent demodulator

จากรูปเป็นบล็อกไดอะแกรมของ coherent demodulator มี BPF ดีเทกเตอร์ sample holder, carrier recovery circuit และ clock recovery circuit โดยวงจร carrier recovery circuit จะสร้างคลื่นพาหะอ้างอิงขึ้นมาใหม่ โดยการทวีคูณสัญญาณ BPSK ที่เข้ามาทางอินพุท ส่วน clock recovery circuit จะสร้างสัญญาณ clock ขึ้นมาใหม่เพื่อใช้สำหรับ sample holder

คลื่นพาหะอ้างอิงที่ใช้ใน coherent detection นี้ เพื่อให้เกิดการซิงโครไนซ์กับคลื่นพาหะทางด้านส่งหรือตัวมอดูเลท เพื่อจุดประสงค์นี้ คลื่นพาหะอ้างอิงจึงถูกสร้างขึ้นมาใหม่จากสัญญาณ BPSK ที่รับเข้ามา สัญญาณอินพุทที่เข้ามาในวงจร carrier recovery circuit สามารถกำหนดโดย  $A \cos(2\pi f_c t + \phi)$  สัญญาณเอาท์พุทคือคลื่นพาหะอ้างอิง กำหนดโดย  $B \cos 2\pi f_c t$


วงจร carrier recovery circuit ประกอบด้วย squarer, narrow bandpass filter โดยมีความถี่กึ่งกลางที่  $2f_c$ , วงจร  $\frac{1}{2}$  frequency divider และวงจร phase locked loop (PLL)

สัญญาณที่ออกจากวงจร divider ปกติจะมีเสียงรบกวนรวมอยู่ด้วย เพื่อที่จะกำจัดเสียงรบกวนออกให้ได้คลื่นพาหะอ้างอิงที่ปราศจากการผิดเพี้ยน จำเป็นต้องใช้วงจร phase locked loop (PLL) เข้ามาช่วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 ทฤษฎีเฟสล็อกลูป (Phase Lock Loop : PLL)

วงจรเฟสล็อกลูป ประกอบด้วยวงจรเปรียบเทียบเฟส วงจรผ่านต่ำ วงจรขยาย และ วงจรผลิตความถี่ควบคุมโดยแรงดัน(Voltage Control Oscillator : VCO) ต่อเป็นวงรอบ (Loop) เช่นวงจรป้อนกลับทั่ว ๆ ไป



รูปที่ 2.9 วงจรพื้นฐานของเฟสล็อกลูป

วงจรเปรียบเทียบเฟส คือ วงจรที่ให้แรงดันออกเป็นปฏิภาคกับผลต่างระหว่างเฟสสัญญาณเข้าสองสัญญาณ วงจรนี้อาจเป็นวงจรคูณถ้าสัญญาณเข้า  $V_i(t)$  มีความถี่  $\omega_i$  และเฟส  $\theta_i$

$$V_i = V_i \sin(\omega_i t + \theta_i)$$

และสัญญาณออกจาก VCO มีความถี่  $\omega_o$  และเฟส  $\theta_o$

$$V_o = V_o \cos(\omega_o t + \theta_o)$$

ถ้าป้อน  $V_i$  และ  $V_o$  เข้าที่วงจรเปรียบเทียบเฟส จะได้สัญญาณ คือ

$$V_e(t) = K_m V_i V_o$$

ถ้าไม่สนใจเทอมความถี่  $2\omega_i$  ซึ่งถูกกำจัดโดยวงจร low-pass filter จะได้

$$V_e(t) = K_m V_i V_o / 2 \sin(\theta_i - \theta_o)$$

หากให้ผลต่าง  $\theta_i - \theta_o$  มีค่าน้อย ๆ จะได้

$$V_e = K_d(\theta_i - \theta_o)$$

โดย  $K_d$  เป็นค่าแกนของเฟสดีเทคเตอร์ มีขนาดเป็น V/rad และในกรณีที่ทำให้ระบบเป็นเชิงเส้น จะได้ความถี่ด้านออกจากวงจร VCO ที่เบี่ยงเบนออกจากความถี่ศูนย์กลาง คือ

$$\Delta\omega = K_o V_c$$

โดย  $V_c$  เป็นแรงดันด้านเข้าของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั่น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 $K_d$  เป็นแกนของ VCO มีขนาดเป็น Rad/v  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น ความถี่ด้านออกของ VCO คือ

$$f_o = \omega_c + \Delta\omega = \omega_c + K_o V_c$$

โดยที่  $c$  เป็นความถี่อิสระของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลา หรือเขียนได้เป็น

$$\Delta\omega = d\theta_o/dt = K_o V_c$$


หรือเขียนเฟสด้านออกของรูปได้ว่า

$$\theta_o(s) = \int \Delta\omega dt$$

กรณีในระบบเฟสล็อกถูปล ถ้าทำการวิเคราะห์ด้วยลาปลาซทรานส์ฟอร์ม สามารถแสดงเฟสด้านออกได้ว่า

$$\theta_o(s) = K_o V_c / S$$

ดังนั้น ระบบเฟสล็อกถูปลสามารถแสดงแบบจำลองได้ดังรูปที่ 2.9



รูปที่ 2.10 แบบจำลองเฟสล็อกถูปล

จากรูปสามารถเขียนทรานส์เฟอร์ฟังก์ชันได้คือ

$$\theta_o(s)/\theta_i(s) = \{ K_d K_o (F(s)/S) \} / \{ 1 + K_o K_d (F(s)/S) \}$$

แรงดัน  $v_c$  นี้ จะได้รับการขยายและใช้เป็นแรงดันควบคุมความถี่ของ VCO ซึ่งในการทำงานปกติ การควบคุมนี้จะมีผลให้สัญญาณ  $V_o$  จาก VCO มีความถี่ตรงกับสัญญาณด้านเข้า  $v_i$  และถ้าอัตราขยายของลูปลมีค่าสูง  $v_c$  จะมีค่าต่ำ และเฟส  $\omega_o$  กับ  $\omega_i$  จะมีค่าใกล้เคียงกัน

การทำงานของวงจร PLL สามารถอธิบายได้คร่าว ๆ คือ เมื่อไม่มีสัญญาณเข้า ( $v_i$ ) แรงดัน  $v_c$  และ  $v_d$  ที่ใช้ควบคุม VCO จะเป็นศูนย์ VCO จะกำเนิดสัญญาณความถี่หนึ่งเรียกว่าความถี่อิสระ  $f_{00}$  เมื่อมีสัญญาณเข้า  $v_i$  ที่ความถี่  $f_i$  ถ้า  $f_i$  ต่างจาก  $f_{00}$  มาก สัญญาณ  $v_c$  ซึ่งมีความถี่เท่ากับ  $f_{00} - f_i$  จะไม่สามารถผ่านวงจรมานำ แรงดัน  $v_d$  ที่ใช้ควบคุม VCO จะยังคงเป็นศูนย์ และ VCO ยังคงทำงานโดยกำเนิดสัญญาณความถี่  $f_{00}$  เช่นเดิม และหาก  $f_i$  มีค่าไม่ต่างจาก  $f_{00}$  มากนัก นั่นคือ  $|f_i - f_{00}| < \Delta f_p (2\Delta f_p)$

มีชื่อว่า ช่วงดึงเข้า (pull - in range) สัญญาณ  $v_c$  จะมีลักษณะไม่สมมาตร คือมีองค์ประกอบไฟตรงไม่เท่ากับศูนย์  $v_d$  จะค่อย ๆ เพิ่มค่าขึ้น และหลังจากช่วงหนึ่งเรียกว่า เวลาดึงเข้า (pull - in time) ความถี่  $f_o$  ซึ่งค่อย ๆ แปรค่าไปยังค่า  $f_i$  จะต่างจาก  $f_i$  เพียง  $|f_i - f_o| < \Delta f_c$  ( $2\Delta f_c$ ) มีชื่อว่าช่วงเวลาจับ (capture range) ถึงตอนนี้  $f_o$  จะแปรเข้าสู่  $f_i$  อย่างรวดเร็วฉับพลัน เรียกว่าเกิดการล็อก (lock)  $v_d$  ก็จะเปลี่ยนแปลงอย่างฉับพลันเช่นกัน ทั้งนี้ สำหรับ VCO โดยทั่วไป ความถี่  $f_o$  จะเป็นปฏิภาคกับการบ่ายเบนจากความถี่อิสระ เมื่อเกิดการล็อกแล้ว ถ้าความถี่ของสัญญาณแปรเปลี่ยนไป ความถี่ของ VCO ก็จะแปรเปลี่ยนตามไปด้วย เรียกว่า เกิดการตามรอย (tracking) ความถี่ของ VCO จะสามารถตามรอยความถี่  $f_i$  ได้ ตราบใดที่  $|f_i - f_{o0}| < \Delta f_H$  ( $2\Delta f_H$ ) มีชื่อว่าช่วงคงที่ไว้ (hold - in rang)

สรุปแล้วถ้าเพิ่มหรือลดความถี่  $f_i$  จะได้การเปลี่ยนแปลงของ  $v_d$  (ซึ่งควบคุม VCO ) และเป็นปฏิภาคกับ  $(f_o - f_{o0})$

### วงจรรองความถี่ในรูป

สำหรับกรณีวงจรรองความถี่ต่ำผ่าน  $F(S)$  ในรูปซึ่งเป็นตัวควบคุมคุณสมบัติไดนามิกของลูบจะกล่าวไว้ 2 ประเภท คือ วงจรรองแบบพาสซีฟ หรือวงจรรองแบบลีด-แล็ก (lead-lag filter) และวงจรรองความถี่แบบแอกทีฟ



รูปที่ 2.11(a) วงจรรองแบบพาสซีฟ

รูปที่ 2.11(b) วงจรรองแบบแอกทีฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองแบบพาสซีฟ มีทรานซ์เฟอร์ฟังก์ชัน คือ

$$F(S) = (ST_2 + 1)/(ST_1 + 1)$$

โดย  $T_1 = (R_1 + R_2)C$

$$T_2 = R_2C$$

ถ้าให้ A เป็นแกนของวงจรรองความถี่ กำหนดให้มีค่ามาก ๆ จะได้ทรานเฟอร์ฟังก์ชันของเฟสเอ๊าท์พุทต่อเฟสอินพุท คือ

$$H(S) = \theta_o(S)/\theta_i(S) = \frac{\{ KdKo(ST_2 + 1)/T_1 \}}{\{ S^2 + (S(1+KoKdT_2))/T_1 + (KdKo/T_1) \}}$$

วงจรรองแบบแอกทีฟ มีทรานซ์เฟอร์ฟังก์ชัน คือ

$$F(S) = (ST_2 + 1)/(ST_1)$$

โดย  $T_1 = R_1C$

$$T_2 = R_2C$$

ถ้าให้ A เป็นแกนของวงจรรองความถี่ กำหนดให้มีค่ามาก ๆ จะได้ทรานเฟอร์ฟังก์ชันของเฟสเอ๊าท์พุทต่อเฟสอินพุท คือ

$$H(S) = \theta_o(S)/\theta_i(S) = \frac{\{ KdKo(ST_2 + 1)/T_1 \}}{\{ S^2 + (S(KoKdT_2))/T_1 + (KdKo/T_1) \}}$$

ถ้าค่าเฟสเออเรียร์เป็นค่าแตกต่างระหว่างเฟสอินพุทกับเฟสที่ป้อนกลับแล้ว จะได้

$$\theta_o(S) = \theta_i(S) - \theta_o(S)$$

ทรานเฟอร์ฟังก์ชันของเฟสเออเรียร์ต่อเฟสอินพุทของเฟสล็อกคูลูป แสดง ได้คือ

$$\theta_o(S)/\theta_i(S) = 1 - \theta_o(S)/\theta_i(S)$$

หรือเขียนได้เป็น

$$\theta_o(S)/\theta_i(S) = S/(S + KdKoF(S))$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### เฟสดีเทคเตอร์

สำหรับเฟสดีเทคเตอร์หรืออาจเรียกว่าเฟสคอมพาราเตอร์(Phase Comparator) เป็นอุปกรณ์ที่เปรียบเทียบสัญญาณอ้างอิงหรือเฟสอินพุทกับเฟสเอาต์พุทที่ป้อนกลับจาก VCO และให้แรงดันเอาต์พุทเป็นแรงดันที่แปรตามค่าความต่างเฟส สำหรับเฟสดีเทคเตอร์ สามารถแบ่งออกเป็น 2 ประเภทคือ อนาล็อกเฟสดีเทคเตอร์ และ ดิจิตอลเฟสดีเทคเตอร์ โดยเฟสล็อกูปที่ใช้อนาล็อกเฟสดีเทคเตอร์หรือเรียกว่าอนาล็อกเฟสล็อกูป(Analog Phase Lock Loop : APLL) และในเฟสล็อกูปที่ใช้ดิจิตอลเฟสดีเทคเตอร์ หรือเรียกว่า(Digital Phase Lock Loop : DPLL) โดยทั่วไปแล้วถ้ากล่าวถึง PLL จะหมายถึงเฟสล็อกูปสำหรับเฟสดีเทคเตอร์ ที่ใช้ในอนาล็อกเฟสล็อกูป ที่ใช้กันมากก็คือ วงจรคูณแบบกิลเบิร์ต (Gilbert Multiplier) และสำหรับ DPLL มักใช้เฟสดีเทคเตอร์แบบเฟสฟรีควเอนซีดีเทคเตอร์(Phase Frequency Detector : PFD)

### วงจรรคูณแบบกิลเบิร์ต

โครงสร้างวงจรวงรูปที่ 2.11 โดยสัญญาณอินพุทของเฟสดีเทคเตอร์ จะมาจากสัญญาณอ้างอิงและสัญญาณที่ป้อนกลับจากเอาต์พุทของ VCO โดยสัญญาณจาก VCO จะให้สัญญาณรูปสี่เหลี่ยม ส่วนสัญญาณอินพุทของเฟสดีเทคเตอร์โดยทั่วไปจะเป็นสัญญาณไซน์ที่มีขนาดใหญ่เมื่อเปรียบเทียบกับแรงดันความร้อนสมมูลย์(Thermal Voltage = 26 mV) ดังนั้นทรานซิสเตอร์คู่ล่างของวงจรรคูณซึ่งทำหน้าที่เหมือนเป็นสวิตช์จะปิดและเปิดตามซิกนอลหรือลบของสัญญาณไซน์ ในที่นี้วงจรรคูณจะทำหน้าที่เป็นซิงโครไนซ์สวิตช์(Synchronous Switched) สามารถเขียนสัญญาณการทำงานได้ดังรูปที่ 2.11

สำหรับสัญญาณเอาต์พุทประกอบด้วย dc และสัญญาณส่วนประกอบที่เป็น ac ที่มีค่าเฉลี่ยเป็นสองเท่าของความถี่อินพุท ดังนั้น ค่าเฉลี่ยของสัญญาณเอาต์พุทแสดงได้คือ

$$V_{av} = \frac{1}{2\pi} \int_0^{2\pi} V_o(t) d(\omega t)$$

จะได้


$$V_{av} = -1/[\pi(A_1 - A_2)]$$

สำหรับ  $A_1, A_2$  เป็นพื้นที่แสดงดังรูป ดังนั้น

$$V_{av} = -[IEERc(\pi - \phi)/\pi - IEERc\phi/\pi]$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
จะได้อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{av} = IEERc(2\phi/\pi - 1)$$




รูปที่ 2.12 วงจรอนาล็อกเฟสดีเทคเตอร์

โดยสามารถแสดงคุณสมบัติไอช่ของอนาล็อกเฟสดีเทคเตอร์ได้ดังรูปที่ 2.13



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมิให้ดัดแปลงแก้ไขหรือเผยแพร่ข้อมูลใดๆ ที่ปรากฏในเอกสารฉบับนี้  
รูปที่ 2.13 คุณสมบัติไอช่ของอนาล็อกเฟสดีเทคเตอร์

วงจรเฟสฟรีควเอนซีดีเทคเตอร์ (Phase Frequency Detector)



รูปที่ 2.14 โครงสร้างของวงจรเฟสฟรีควเอนซีดีเทคเตอร์

สำหรับวงจรเฟสฟรีควเอนซีดีเทคเตอร์ หรือ PFD เป็นวงจรที่รับสัญญาณอินพุตเป็นสัญญาณดิจิทัล และให้เอาต์พุตเป็นสัญญาณดิจิทัลที่ขึ้นอยู่กับความต่างเฟสของสัญญาณอินพุต นอกจากจะทำการดีเทคความต่างเฟสแล้ว วงจร PFD สามารถที่จะดีเทคความแตกต่างระหว่างความถี่อินพุตทั้งสองด้วย


จากรูปที่ 2.13 วงจรจะประกอบด้วย ฟลิปฟลอป, วงจรเกท ต่อร่วมกันกับส่วนที่เรียกว่า ชาร์จปั๊ม(charge pump) ซึ่งเป็นส่วนที่ให้สัญญาณเอาต์พุตเป็นสัญญาณแรงดัน โดยแสดงวงจรสมมูลย์ของชาร์จปั๊มเป็นสวิตช์ที่จะปิดเมื่อมีสัญญาณลอจิกที่จะขับเป็น “1” และเปิดเมื่อลอจิกที่มาขับเป็น “0” โดยที่อินพุต  $f$  เป็นสัญญาณจากความถี่อ้างอิง ส่วนอินพุต  $f_{vco}$  เป็นอินพุตจากความถี่ป้อนกลับจาก VCO การทำงานสามารถอธิบายได้ 3 ช่วง ดังนี้.-

ช่วงแรก เริ่มต้นกำหนดให้สัญญาณ  $f$  มีเฟสนำหน้าสัญญาณ  $f_{vco}$  ขอบของสัญญาณ  $f$  จะเซตฟลิปฟลอป FF1 ให้สัญญาณที่ขา Q เป็นลอจิก “1” ส่วนสัญญาณที่ขา Q ของ FF2 จะเป็นลอจิก “0” ดังนั้นที่เอาต์พุตเกท A1 มีลอจิก “1” ทำให้ S1 ปิด ดังนั้นกระแสจะไหลจาก VCC ผ่านความต้านทานเข้าสู่โคาปาซิเตอร์ในวงจร LPF ซึ่งเป็นการชาร์จแรงดันให้คาปาซิเตอร์ ขณะต่อมาขอบของสัญญาณ  $f_{vco}$  ที่ตาม มาจะเซตให้ขา Q ของฟลิปฟลอป FF2 เป็น “1” ดังนั้นเอาต์พุตของแนนเกทจะเป็น “0” ซึ่งเป็นการรีเซต

ฟลิปฟลอปทั้งสองตัว ดังนั้นที่สวิทช์จะเปิดออก สำหรับปรากฏการณ์ในช่วงแรกนี้เรียกว่า การปั๊มขึ้น (pump up) โดยอาจจะเกิดขึ้นหลาย ๆ ไซเคิลต่อ ๆ กัน โดย PFD จะทำการปั๊มขึ้นจนกระทั่งเฟสของ  $f_r$  และเฟสของ  $f_{vco}$  ไม่แตกต่างกัน

ช่วงสอง เนื่องจากเฟสของ  $f_r$  และ  $f_{vco}$  เท่ากันแล้ว  $S_1$  และ  $S_2$  อยู่ในสถานะเปิดออกทั้งคู่ สถานะเช่นนี้ที่จุดเอาต์พุตของ PFD จะมีสถานะเป็นไฮอิมพีแดนซ์(Hi-Impedance) แรงดันที่ควบคุม VCO จะเป็นแรงดันซึ่งคงค้างในคาปาซิเตอร์จากการชาร์จ


ช่วงสาม กรณีเฟสของสัญญาณจาก VCO เริ่มนำหน้าสัญญาณ  $f_r$  ของสัญญาณ  $f_{vco}$  จะเซตให้ฟลิปฟลอป  $FF_2$  ให้ลอคจิกเอาต์พุตเท่ากับ “1” และที่เอาต์พุตของเกต  $A_2$  มีค่าเป็นลอคจิก “1” ทำให้  $S_2$  ถูกปิด แรงดันในคาปาซิเตอร์จะถูกคิสร่างผ่านความต้านทาน และสวิทช์  $S_2$  ลงกราวด์ และเฟสของ  $f_r$  ที่ตามมาจะเซตฟลิปฟลอป  $FF_1$  ทำให้เอาต์พุตของ  $A_2$  เป็นลอคจิก “0” และ  $S_2$  จะถูกเปิดออก สำหรับลักษณะการทำงานในช่วงนี้เรียกว่าการปั๊มลง(pump down) โดยอาจจะเกิดเป็นหลาย ๆ ไซเคิล เช่นเดียวกับการปั๊มขึ้น



รูปที่ 2.15 ฝั่งเวลาของเฟสฟรีควเอนซีดีเทคเตอร์ในช่วงเวลาต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


กล่าวได้ว่าในกรณีถ้าความถี่อินพุทไม่เท่ากันแล้ว ที่อินพุทของ PFD จะมีความต่างเฟสกันตลอดเวลา ดังนั้น  $FF_1$  ,  $FF_2$  จะถูกเซตตลอด เช่น ถ้า  $f > f_{vco}$  ที่เอาท์พุทของ  $Q_1$  จะเป็น “1” ตลอด ทำให้  $S_1$  ปิควงจร, แรงดันจะซาร์จเข้าสู่คาปาซิเตอร์ เป็นการเพิ่มแรงดันให้กับ VCO สร้างความถี่เพิ่มขึ้นตาม  $f$  สำหรับคุณสมบัติไอออนย้ายของเฟสฟรีควเอนซีดีเทคเตอร์ แสดงได้ดังรูปที่ 2.16



รูปที่ 2.16 คุณสมบัติไอออนย้ายของเฟสดีเทคเตอร์

การเข้าสู่สภาวะล็อกและการติดตามสัญญาณของ PLL

เนื่องจากการประยุกต์ใช้งานที่สำคัญอันหนึ่งในระบบโทรคมนาคม สำหรับ PLL ก็คือการใช้สำหรับติดตามสัญญาณเพื่อจะทำการดีมอดูเลท หรือทำการซิงโครไนซ์สัญญาณขึ้นมาใหม่จากสัญญาณอินพุทที่เป็นคลื่นพาห์ ดังนั้น การวิเคราะห์ความสามารถในการติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุทและความสามารถในการเริ่มต้นล็อกความถี่อินพุทจึงมีความสำคัญ โดยในที่นี้จะเป็นการวิเคราะห์สำหรับอนาล็อกเฟสล็อกูปเท่านั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งที่ รูปที่ 2.17 พิสัยล็อก, พิสัยพูลอิน, พิสัยแคปเจอร์


พิสัยล็อก (lock range) เป็นพิสัยที่ความถี่ของ VCO ของลูบสามารถติดตามความถี่อินพุท(tracking) หลังจากลูบเริ่มต้นล็อกกับสัญญาณอินพุทแล้ว ดังนั้น อาจเรียกว่าพิสัยเทรคกิ้ง(tracking range) หรือพิสัยโฮลด์ (hold in range) การหาพิสัยล็อกสูงสุดนั้น หาได้จากการสมมติว่าความถี่ที่ป้อนเข้าลูบเป็นความถี่สูงสุดของเฟสล็อกลูบทำการล็อก

พิสัยพูลอิน (pull in range) เป็นพิสัยที่ PLL สามารถจะล็อกกับสัญญาณอินพุทได้โดยลูบอยู่ในสภาวะเริ่มต้นไม่ได้ล็อกกับความถี่อินพุท

พิสัยแคปเจอร์ เป็นพิสัยที่ PLL สามารถจะล็อกกับความถี่อินพุท พิสัยแคปเจอร์จะมีช่วงความถี่แคบกว่าพิสัยพูลอิน โดยผลต่างของความถี่สามารถผ่านลูบฟิลเตอร์โดยไม่ถูกลดทอน

การสังเคราะห์ความถี่ด้วยเฟสล็อกลูบ

การสังเคราะห์ความถี่ด้วย PLL เป็นการสร้างความถี่ขึ้นใหม่ ด้วยสัญญาณความถี่อ้างอิงที่มาตรฐาน โดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงดังรูป



รูปที่ 2.18 โครงสร้าง PLL สำหรับการสังเคราะห์ความถี่

จากรูป ส่วนที่เพิ่มเข้ามาจากโครงสร้าง PLL เดิม คือ วงจรหาร  $N(1/N)$  โดยถ้า  $f_r$  เป็นความถี่อ้างอิงที่มีความถี่คงที่แล้ว ความถี่เอาต์พุทของ VCO จะเท่ากับขนาดของความถี่อ้างอิง(frequency reference :  $f_r$ ) คูณกับจำนวนหาร  $N$  หรือ

$$f_o = f_r \cdot N$$

หรือกล่าวได้ว่า ความถี่เอาต์พุท( $f_o$ ) จะเป็นจำนวนเท่าของความถี่อ้างอิง ความถี่ที่ป้อนกลับจากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์(PD) หารด้วยจำนวน  $N$  ให้เท่ากับความถี่อ้างอิง สำหรับทรานเฟอร์ฟังก์ชันของ PLL ที่มีวงจรหารในส่วนป้อนกลับเขียนได้ดังนี้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta_o(s)/\theta_i(s) = \{ K_d K_o(F(s)/s) \} / \{ 1 + K_o K_d(F(s)/Ns) \}$$

สำหรับทรานเฟอร์ฟังก์ชันของลูปใด ๆ เขียนได้

$$\theta_o(S) = G(S)/1+G(S)H(S)$$

$G(S)$  = ฟอว์เวิร์คเกน(forward gain)

$H(S)$  = เกนป้อนกลับ(feedback gain)

$G(S)H(S)$  = เกนลูปเปิด(open loop gain)

จะได้ฟอว์เวิร์คเกน คือ

$$G(S) = K_d K_o F(S)/S$$

และเกนลูปเปิดของ PLL คือ

$$G(S)H(S) = K_d K_o (F(S)/NS)$$

สำหรับการตั้งคราะห์ความถี่จรรองความถี่ต่ำ(LPF) ในลูปจะเลือกใช้วงจรรองแบบแอกทีฟ เนื่องจากดีงกระเสอินพุทน้อย ทำให้ค่าความผิดพลาดในสภาวะสงบของเฟสดีเทคเตอร์เอาท์พุทมีค่าน้อย โดยจะได้ทรานเฟอร์ฟังก์ชัน

$$\theta_o/\theta_r = \frac{\{ K_d K_o (S T_2 + 1)/T_1 \}}{\{ S^2 + (S(K_o K_d T_2))/N T_1 + (K_d K_o/N T_1) \}}$$

จะได้ความถี่ธรรมชาติของลูปและค่าแดมปีงแฟคเตอร์ คือ

$$\begin{aligned} \omega_n &= \sqrt{(K_d K_o/N T_1)} \\ &= (T_2/2) \omega_n \end{aligned}$$

ค่าความถี่ธรรมชาติ, อัตรา damping ของลูป จะเป็นพารามิเตอร์ที่สามารถกำหนดได้ โดยการกำหนดค่าพารามิเตอร์ดังกล่าว เราจะกำหนดโดยพิจารณาจากความต้องการต่อการตอบสนองของลูปในสภาวะทรานเซียน ความสามารถมอดูเลทความถี่ที่ต้องการในกรณีลูปมอดูเลทด้วยสัญญาณเบสแบนด์และความเสถียรภาพของลูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### บทที่ 3

#### การดำเนินงาน

จากทฤษฎีและหลักการทั่วไปของการมอดูเลชันและดีมอดูเลชันสัญญาณ BPSK จึงได้มีการศึกษาและทำความเข้าใจเพื่อนำมาใช้ในการออกแบบและสร้างวงจรออกมาตามวัตถุประสงค์ของโครงการ โดยแบ่งเป็นสองส่วนคือส่วนของเครื่องมอดูเลชัน และเครื่องดีมอดูเลชัน

#### 3.1 เครื่องมอดูเลชันแบบ BPSK

ในส่วนของเครื่องมอดูเลชัน มีบล็อกไดอะแกรมโดยละเอียดดังนี้.-




รูปที่ 3.1 บล็อกไดอะแกรมของเครื่องมอดูเลชันแบบ BPSK

จากรูป ประกอบไปด้วยวงจรในภาคต่าง ๆ มีการทำงานในแต่ละภาค คือ

**3.1.1 Carrier Generator** ประกอบไปด้วยวงจรหารความถี่  $f/100$  frequency divider และ Bandpass filter เมื่อสัญญาณ Clock Input เข้ามาจะถูกหารความถี่ด้วย 100 และเมื่อผ่านเข้าสู่ Bandpass filter สัญญาณที่ได้ก็จะเป็นสัญญาณซายน์เวฟ หรือ carrier ของวงจรมันเอง

**3.1.2 phase Modulator** ประกอบไปด้วยวงจร level converter และวงจร mixer โดยวงจร level converter จะเปลี่ยนสัญญาณ data input โดยปกติที่เข้ามาเป็นแบบ 0 v และ 5 v จะเปลี่ยนระดับเป็น -5 v และ +5 v ส่วนวงจร mixer ก็จะทำให้การผสมสัญญาณระหว่าง สัญญาณ data กับ carrier ซึ่งผลที่ได้คือการมอดูเลททางเฟสนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 รูปสัญญาณลักษณะการมอดูเลตสัญญาณตามจุดต่าง ๆ

**3.1.3 Level converter** ประกอบไปด้วยทรานซิสเตอร์จำนวน 2 ตัว ทำหน้าที่เป็นสวิตช์ มีการต่อไฟ +5 v และ -5 v ไว้ เมื่อสัญญาณอินพุตที่เข้ามามีค่าเท่ากับ +5 v ทรานซิสเตอร์ทั้งสองตัวก็จะ on ทำให้เอาต์พุตมีค่าเท่ากับ +5 v เมื่อสัญญาณอินพุตที่เข้ามามีค่าเท่ากับ 0 v ทรานซิสเตอร์ทั้งสองตัวก็จะมีสถานะ off ทำให้เอาต์พุตมีค่าเท่ากับ -5 v (TP3)


**3.1.4 Mixer** ในภาคหรือวงจรนี้จะเป็น analog multiplier ทำการผสมสัญญาณระหว่าง data และ carrier เข้าด้วยกัน (TP6)

**3.1.5 Output Filter** ประกอบด้วยวงจร bandpass filter โดยความถี่กลาง center frequency จะเหมือนกับความถี่ carrier (TP7)

**3.1.6 Output Amplifier** ทำการขยายสัญญาณเอาต์พุต BPSK ให้แรงขึ้น (TP8)

จากการทำงานในภาคต่าง ๆ ของบล็อกไดอะแกรม ทำการออกแบบวงจรได้ดังรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



| Title                |             |          |          |
|----------------------|-------------|----------|----------|
| BPSK MODULATOR (MOD) |             |          |          |
| Size                 | Number      | R3102    | Revision |
| B                    |             |          | V 1.0    |
| Date                 | 19-Aug-2002 | Sheet of | 1 / 1    |
|                      |             | Drawn By |          |

### 3.2 เครื่องตีมอดูเลชันแบบ BPSK

ในส่วนของเครื่องตีมอดูเลชัน มีบล็อกไดอะแกรมโดยละเอียดดังนี้.-



รูปที่ 3.4 บล็อกไดอะแกรมของเครื่องตีมอดูเลชันแบบ BPSK


จากรูป ประกอบไปด้วยวงจรในภาคต่าง ๆ มีการทำงานในแต่ละภาค คือ

**3.2.1 Zero Crossing Detector** มีหน้าที่เปลี่ยนหรือแปลงสัญญาณอนาล็อก BPSK ที่เข้ามาให้อยู่ในลักษณะเป็นสัญญาณดิจิทัล ที่มีความถี่และเฟสเหมือนกัน (TP1)

**3.2.2 Detector Mixer** ทำหน้าที่ผสมสัญญาณที่รับมาได้โดยถูกแปลงจากวงจร zero crossing detector แล้ว กับสัญญาณจากวงจร ninety-degree phase shifter เพื่อให้ได้สัญญาณ data ออกมา (TP4)

**3.2.3 Ninety-Degree Phase Shifter** ทำการเลื่อนเฟสของสัญญาณจาก VCO ไป 90 องศา (TP2)

**3.2.4 PLL Mixer** ทำหน้าที่ผสมสัญญาณจาก zero crossing detector กับ VCO เข้าด้วยกัน โดยความแตกต่างของสองเฟสที่เข้ามาก็คือสัญญาณความผิดพลาดทางเฟส (TP5)




รูปที่ 3.5 รูปสัญญาณลักษณะการคิมอดูเลทสัญญาณตามจุดต่าง ๆ

**3.2.5 Voltage Controlled Oscillator (VCO)** จะทำการผลิตสัญญาณความถี่ขึ้นมาจาก การควบคุมของแรงดันไฟ โดยเมื่อ VCO อยู่ในสภาวะล็อก จะมีค่าความถี่เท่ากับ BPSK carrier frequency (TP3)


**3.2.6 Costas Loop Mixer** ทำหน้าที่ผสมสัญญาณจาก PLL Mixer กับสัญญาณเอาต์พุตจาก Filter 1 เพื่อให้ได้สัญญาณที่จะนำไปเป็นสัญญาณอ้างอิงต่อไป (TP7)

**3.2.7 Lock Indicator Circuit** ทำหน้าที่สร้างแรงดันไฟให้แสดงสถานะการล็อกและไม่ล็อกของ PLL โดยเมื่อมีการล็อกก็จะทำการสร้างแรงดันไฟให้ LED ติดแสดงสถานะการล็อก เมื่อไม่มีการล็อกก็จะสร้างแรงดันไฟอีกค่าหนึ่งเพื่อทำให้ LED ดับ

จากการทำงานในภาคต่าง ๆ ของบล็อกโคโอะแกรม ทำการออกแบบวงจรได้ดังรูป เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




| Title |             |              |          |
|-------|-------------|--------------|----------|
| Size  | Number      | R3103        | Revision |
| J     |             |              | V 1.0    |
| Date  | 19-Aug-2002 | Sheet of 1/1 | Drawn By |
| File  |             | Screen By    |          |



รูปที่ 3.8 รูปแผ่นวงจร ของ BPSK Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 รูปแผ่นวงจร ของ BPSK Demodulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4


### การทดลอง และผลการทดลอง

เมื่อทำการออกแบบและสร้างวงจรของเครื่องมอดูเลชั่นและดีมอดูเลชั่น แบบ BPSK แล้ว จึงทำการทดลองในส่วนต่าง ๆ ของวงจรดังนี้.-

#### 4.1 เครื่องมอดูเลชั่นแบบ BPSK


ป้อนสัญญาณ data ที่ 158 bits/s

ป้อนสัญญาณ clock ที่ 1.5 kHz ได้รูปสัญญาณดังนี้




รูปที่ 4.1 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 ch1 = สัญญาณ clock : ch2 = สัญญาณ test point 2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะ ไม่อนุญาตให้นำไป  
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.3 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 3




รูปที่ 4.4 สัญญาณ test point 4




รูปที่ 4.5 สัญญาณ test point 5


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีใช้เฉพาะเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาตในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 6



รูปที่ 4.7 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 7




รูปที่ 4.8 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8 (ปรับ B.W. Max)



รูปที่ 4.9 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8 (ปรับ B.W. Min)


ป้อนสัญญาณ data ที่ 2.27 kbits/s

ป้อนสัญญาณ clock ที่ 4.5 kHz ได้รูปสัญญาณดังนี้




รูปที่ 4.10 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 ch1 = สัญญาณ clock : ch2 = สัญญาณ test point 2




รูปที่ 4.12 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 3

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้นผู้จัดทำมิให้ดูแลลงเนื้อหาและต้องอ้างถึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 สัญญาณ test point 4




รูปที่ 4.14 สัญญาณ test point 5


เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 ไม่ทำกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงหรือเผยแพร่โดยไม่ได้รับอนุญาตจากทางไปใช้ประโยชน์ด้านการค้า  
 ไปถึงเจ้าของเอกสาร




รูปที่ 4.15 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 6



รูปที่ 4.16 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 7



รูปที่ 4.17 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8 (ปรับ B.W. Max)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้จำหน่าย การค้า  
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.18 ch1 = สัญญาณ test point 1 : ch2 = สัญญาณ test point 8 (ปรับ B.W. Min)

## 4.2 เครื่องดื่มอดูเลขันแบบ BPSK


ป้อนสัญญาณ data ที่ 158 bits/s

ป้อนสัญญาณ clock ที่ 1.5 kHz ได้รูปสัญญาณดังนี้




รูปที่ 4.19 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.20 ch1 = สัญญาณ test point 2 : ch2 = สัญญาณ test point 3




รูปที่ 4.21 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.22 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 5




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่ออกจากรีจิสเตอร์เท่านั้น ไม่อนุญาตให้นำไป  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.23 สัญญาณ test point 6




รูปที่ 4.24 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 7




รูปที่ 4.25 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการเรียนเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.26 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 8



รูปที่ 4.27 ch1 = สัญญาณ data : ch2 = สัญญาณ data output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.28 ch1 = สัญญาณ data : ch2 = สัญญาณ data output : ch3 = phase in

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ป้อนสัญญาณ data ที่ 4.5 kbits/s

ป้อนสัญญาณ clock ที่ 2.27 kHz ได้รูปสัญญาณดังนี้




รูปที่ 4.29 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.30 ch1 = สัญญาณ test point 2 : ch2 = สัญญาณ test point 3




รูปที่ 4.31 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
 ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.32 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 5




รูปที่ 4.33 สัญญาณ test point 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 7




รูปที่ 4.35 ch1 = สัญญาณ phase in : ch2 = สัญญาณ test point 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
 ไม่มีการแก้ไข ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.36 ch1 = สัญญาณ data : ch2 = สัญญาณ test point 8



รูปที่ 4.37 ch1 = สัญญาณ data : ch2 = สัญญาณ data output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า  
 ไม่หวังกำไรใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.38 ch1 = สัญญาณ data : ch2 = สัญญาณ data output : ch3 = phase in

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปผลและวิจารณ์

หลังจากการทดลองซึ่งปรากฏผลการทดลองในบทที่ 4 นั้น ในขั้นตอนแรกของการดำเนินการทดลอง ในส่วนของภาคมอดูเลชัน สัญญาณเอาต์พุตที่ออกมาจากวงจร Level converter ซึ่งทำหน้าที่แปลงสัญญาณข้อมูลดิจิทัลจากสัญญาณบวกลบและศูนย์ ให้มีระดับไฟบวกและลบ ในช่วงของไฟลบสัญญาณเอาต์พุตที่ได้มีลักษณะของสัญญาณไม่เรียบ จึงต้องทำการปรับค่าและสำรวจการบัดกรีให้สังเกตความเรียบร้อยและความแน่นอนของการลงกราวด์ จึงทำให้ไฟลบเรียบขึ้น แต่ในส่วนวงจรอื่น ๆ สามารถทำงานได้ตามขอบเขต

ในส่วนของภาคดีมอดูเลชัน ในช่วงดำเนินการทดลอง วงจรเฟสล็อกถูบ ไม่สามารถทำงานได้ กล่าวคือไม่สามารถล็อกกับความถี่ของสัญญาณ BPSK ที่เข้ามาได้ จึงทำการปรับค่าความต้านทานปรับค่าได้ ซึ่งเป็นตัวกำหนดแรงดันไฟดีซีซึ่งใช้ควบคุมสัญญาณ VCO ให้คงที่ จึงทำให้วงจรสามารถสร้างสัญญาณพาหะขึ้นมาใหม่ และสามารถล็อกกับความถี่ของสัญญาณ BPSK ที่เข้ามาได้ ในส่วนของวงจรอื่น ๆ สามารถทำงานได้

การมอดูเลทสัญญาณแบบ BPSK เป็นการมอดูเลททางดิจิทัลที่นิยมใช้ในการส่งข้อมูล โดยให้ประสิทธิภาพดีที่สุดต่อสัญญาณรบกวน เมื่อเปรียบเทียบกับ ASK และกับ FSK เครื่องมอดูเลชันและดีมอดูชันแบบ BPSK ที่ได้ทำการออกแบบและสร้างขึ้นมานั้น สามารถที่จะทำให้ผู้ที่ศึกษาทำการตรวจวัดสัญญาณเพื่อคุณลักษณะการกำเนิดสัญญาณ BPSK และการดีมอดูเลทสัญญาณ BPSK โดยมีจุดทดสอบสัญญาณตามภาคต่าง ๆ ของวงจร เพื่อเปรียบเทียบการเปลี่ยนแปลงของสัญญาณในแต่ละภาคได้

## หนังสืออ้างอิง

1. ณรงค์ เหมกรณ์, การสื่อสารดาวเทียม . กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2533.
2. บรรเจิด ตันติกัลยาภรณ์, เครื่องรับส่ง 8. กรุงเทพมหานคร : เครื่องรับส่ง, 2533.
3. สุชาติ กังวารจิตต์, เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร . กรุงเทพมหานคร : ซีเอ็ดดูเคชั่น , 2532.
4. J. G. Proakis, Digital Communication. New York : McGraw-Hill, 1987.
5. Roland E. best, Phase Lock Loops Application . New York : McGraw-Hill, 1984.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MF10 Universal Monolithic Dual Switched Capacitor Filter

## General Description

The MF10 consists of 2 independent and extremely easy to use, general purpose CMOS active filter building blocks. Each block, together with an external clock and 3 to 4 resistors, can produce various 2nd order functions. Each building block has 3 output pins. One of the outputs can be configured to perform either an allpass, highpass or a notch function; the remaining 2 output pins perform lowpass and bandpass functions. The center frequency of the lowpass and bandpass 2nd order functions can be either directly dependent on the clock frequency, or they can depend on both clock frequency and external resistor ratios. The center frequency of the notch and allpass functions is directly dependent on the clock frequency, while the highpass center frequency depends on both resistor ratio and clock. Up to 4th order functions can be performed by cascading the two 2nd order building blocks of the MF10; higher than 4th order functions can be obtained by cascading MF10 packages.


Any of the classical filter configurations (such as Butterworth, Bessel, Cauer and Chebyshev) can be formed.

For pin-compatible device with improved performance refer to LMF100 datasheet.

## Features

- Easy to use
- Clock to center frequency ratio accuracy  $\pm 0.6\%$
- Filter cutoff frequency stability directly dependent on external clock quality
- Low sensitivity to external component variation
- Separate highpass (or notch or allpass), bandpass, lowpass outputs
- $f_o \times Q$  range up to 200 kHz
- Operation up to 30 kHz
- 20-pin 0.3" wide Dual-In-Line package
- 20-pin Surface Mount (SO) wide-body package

## System Block Diagram



Package in 20 pin molded wide body surface mount and 20 pin molded DIP.

01039901

MF10 Universal Monolithic Dual Switched Capacitor Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า



**Electrical Characteristics** (Continued)

$V^+ = +5.00V$  and  $V^- = -5.00V$  unless otherwise specified. **Boldface limits apply for  $T_{MIN}$  to  $T_{MAX}$** ; all other limits  $T_A = T_J = 25^\circ C$ .

| Symbol    | Parameter   | Conditions     | MF10ACN, MF10CCN,<br>MF10CCWM |                             |                              | Units     |                             |            |
|-----------|---|----------------|-------------------------------|-----------------------------|------------------------------|-----------|-----------------------------|------------|
|           |   |                | Typical<br>(Note 8)           | Tested<br>Limit<br>(Note 9) | Design<br>Limit<br>(Note 10) |           |                             |            |
|           | (Note 5)  | Max            | $(f_{CLK}/f_O = 50)$          |                             | -85                          | -85       | mV                          |            |
|           |   | Min            | $V_{pin12} = +5V$             | $S_{A/B} = V^-$             | -70                          |           |                             |            |
|           |   | Max            | $(f_{CLK}/f_O = 50)$          |                             |                              |           |                             |            |
| $V_{OS3}$ | DC Offset Voltage<br>(Note 5)                       | Min            | $V_{pin12} = +5V$             | All Modes                   | -70                          | -100      | -100                        | mV         |
|           |   | Max            | $(f_{CLK}/f_O = 50)$          |                             |                              | -20       | -20                         |            |
| $V_{OS2}$ | DC Offset Voltage<br>(Note 5)                       |                | $V_{pin12} = 0V$              | $S_{A/B} = V^+$             | -300                         |           |                             | mV         |
|           |   |                | $(f_{CLK}/f_O = 100)$         |                             |                              |           |                             | mV         |
| $V_{OS3}$ | DC Offset Voltage<br>(Note 5)                       |                | $V_{pin12} = 0V$              | All Modes                   | -140                         |           |                             | mV         |
|           |   |                | $(f_{CLK}/f_O = 100)$         |                             |                              |           |                             |            |
| $V_{OUT}$ | Minimum Output<br>Voltage Swing                     | BP, LP Pins    | $R_L = 5k$                    |                             | $\pm 4.25$                   | $\pm 3.8$ | <b><math>\pm 3.8</math></b> | V          |
|           |   | N/AP/HP<br>Pin | $R_L = 3.5k$                  |                             | $\pm 4.25$                   | $\pm 3.8$ | <b><math>\pm 3.8</math></b> | V          |
| GBW       | Op Amp Gain BW Product                              |                |                               |                             | 2.5                          |           |                             | MHz        |
| SR        | Op Amp Slew Rate                                    |                |                               |                             | 7                            |           |                             | V/ $\mu s$ |
|           | Dynamic Range (Note 6)                              |                | $V_{pin12} = +5V$             |                             | 83                           |           |                             | dB         |
|           |   |                | $(f_{CLK}/f_O = 50)$          |                             |                              |           |                             |            |
|           |   |                | $V_{pin12} = 0V$              |                             | 80                           |           |                             | dB         |
|           |   |                | $(f_{CLK}/f_O = 100)$         |                             |                              |           |                             |            |
| $I_{SC}$  | Maximum Output Short<br>Circuit Current<br>(Note 7) | Source         |                               |                             | 20                           |           |                             | mA         |
|           |   | Sink           |                               |                             | 3.0                          |           |                             | mA         |

**Logic Input Characteristics**

**Boldface limits apply for  $T_{MIN}$  to  $T_{MAX}$** ; all other limits  $T_A = T_J = 25^\circ C$

| Parameter                   |                 | Conditions              | MF10ACN, MF10CCN,<br>MF10CCWM |                             |                              | Units |
|-----------------------------|-----------------|-------------------------|-------------------------------|-----------------------------|------------------------------|-------|
|                             |                 |                         | Typical<br>(Note 8)           | Tested<br>Limit<br>(Note 9) | Design<br>Limit<br>(Note 10) |       |
| CMOS Clock<br>Input Voltage | Min Logical "1" | $V^+ = +5V, V^- = -5V,$ |                               | +3.0                        | <b>+3.0</b>                  | V     |
|                             | Max Logical "0" | $V_{LSh} = 0V$          |                               | -3.0                        | <b>-3.0</b>                  | V     |
|                             | Min Logical "1" | $V^+ = +10V, V^- = 0V,$ |                               | +8.0                        | <b>+8.0</b>                  | V     |
|                             | Max Logical "0" | $V_{LSh} = +5V$         |                               | +2.0                        | <b>+2.0</b>                  | V     |
| TTL Clock<br>Input Voltage  | Min Logical "1" | $V^+ = +5V, V^- = -5V,$ |                               | +2.0                        | <b>+2.0</b>                  | V     |
|                             | Max Logical "0" | $V_{LSh} = 0V$          |                               | +0.8                        | <b>+0.8</b>                  | V     |

## Logic Input Characteristics (Continued)

Boldface limits apply for  $T_{MIN}$  to  $T_{MAX}$ ; all other limits  $T_A = T_J = 25^\circ\text{C}$

| Parameter       | Conditions                            | MF10ACN, MF10CCN,<br>MF10CCWM |                             |                              | Units |
|-----------------|---------------------------------------|-------------------------------|-----------------------------|------------------------------|-------|
|                 |                                       | Typical<br>(Note 8)           | Tested<br>Limit<br>(Note 9) | Design<br>Limit<br>(Note 10) |       |
| Min Logical "1" | $V^+ = +10\text{V}, V^- = 0\text{V},$ |                               | +2.0                        | <b>+2.0</b>                  | V     |
| Max Logical "0" | $V_{LSh} = 0\text{V}$                 |                               | +0.8                        | <b>+0.8</b>                  | V     |

**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

**Note 2:** When the input voltage ( $V_{IN}$ ) at any pin exceeds the power supply rails ( $V_{IN} < V^-$  or  $V_{IN} > V^+$ ) the absolute value of current at that pin should be limited to 5 mA or less. The 20 mA package input current limits the number of pins that can exceed the power supply boundaries with a 5 mA current limit to four.

**Note 3:** The maximum power dissipation must be derated at elevated temperatures and is dictated by  $T_{JMAX}$ ,  $\theta_{JA}$ , and the ambient temperature,  $T_A$ . The maximum allowable power dissipation at any temperature is  $P_D = (T_{JMAX} - T_A)/\theta_{JA}$  or the number given in the Absolute Maximum Ratings, whichever is lower. For this device,  $T_{JMAX} = 125^\circ\text{C}$ , and the typical junction-to-ambient thermal resistance of the MF10ACN/CCN when board mounted is  $55^\circ\text{C/W}$ . For the MF10AJ/CCJ, this number increases to  $95^\circ\text{C/W}$  and for the MF10ACWM/CCWM this number is  $66^\circ\text{C/W}$ .

**Note 4:** The accuracy of the Q value is a function of the center frequency ( $f_0$ ). This is illustrated in the curves under the heading "Typical Performance Characteristics".

**Note 5:**  $V_{OS1}$ ,  $V_{OS2}$ , and  $V_{OS3}$  refer to the internal offsets as discussed in the Applications Information Section 3.4.

**Note 6:** For  $\pm 5\text{V}$  supplies the dynamic range is referenced to 2.82V rms (4V peak) where the wideband noise over a 20 kHz bandwidth is typically 200  $\mu\text{V}$  rms for the MF10 with a 50:1 CLK ratio and 280  $\mu\text{V}$  rms for the MF10 with a 100:1 CLK ratio.

**Note 7:** The short circuit source current is measured by forcing the output that is being tested to its maximum positive voltage swing and then shorting that output to the negative supply. The short circuit sink current is measured by forcing the output that is being tested to its maximum negative voltage swing and then shorting that output to the positive supply. These are the worst case conditions.

**Note 8:** Typicals are at  $25^\circ\text{C}$  and represent most likely parametric norm.

**Note 9:** Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

**Note 10:** Design limits are guaranteed but not 100% tested. These limits are not used to calculate outgoing quality levels.


**Note 11:** Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


www.national.com ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics


Power Supply Current vs. Power Supply Voltage




Positive Output Voltage Swing vs. Load Resistance (N/AP/HP Output)




Negative Output Voltage Swing vs. Load Resistance (N/AP/HP Output)




Negative Output Swing vs. Temperature



Positive Output Swing vs. Temperature









Crosstalk vs. Clock Frequency



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง [www.national.com](http://www.national.com)

Typical Performance Characteristics (Continued)




Typical Performance Characteristics (Continued)


$f_{CLK}/f_O$  Deviation vs. Clock Frequency




$f_{CLK}/f_O$  Deviation vs. Clock Frequency



Deviation of  $f_{CLK}/f_O$  vs. Nominal Q



Deviation of  $f_{CLK}/f_O$  vs. Nominal Q



## Pin Descriptions

|  |  |               |
|--|--|---------------|
| LP(1,20), BP(2,19), N/AP/HP(3,18)                                  | The second order lowpass, bandpass and notch/allpass/highpass outputs. These outputs can typically sink 1.5 mA and source 3 mA. Each output typically swings to within 1V of each supply.  |               |
| INV(4,17)  | The inverting input of the summing op-amp of each filter. These are high impedance inputs, but the non-inverting input is internally tied to AGND, making INV <sub>A</sub> and INV <sub>B</sub> behave like summing junctions (low impedance, current inputs).   |               |
| S1(5,16)   | S1 is a signal input pin used in the allpass filter configurations (see modes 4 and 5). The pin should be driven with a source impedance of less than 1 kΩ. If S1 is not driven with a signal it should be tied to AGND (mid-supply).  | CLKA(10),     |
| S <sub>A/B</sub> (6)   | This pin activates a switch that connects one of the inputs of each filter's second summer to either AGND (S <sub>A/B</sub> tied to V <sup>-</sup> ) or to the lowpass (LP) output (S <sub>A/B</sub> tied to V <sup>+</sup> ). This offers the flexibility needed for configuring the filter in its various modes of operation.  | CLKB(11)      |
| V <sub>A</sub> <sup>+</sup> (7), V <sub>D</sub> <sup>+</sup> (8)   | Analog positive supply and digital positive supply. These pins are internally connected through the IC substrate and therefore V <sub>A</sub> <sup>+</sup> and V <sub>D</sub> <sup>+</sup> should be derived from the same power supply source. They have been brought out separately so they can be bypassed by separate capacitors, if desired. They can be externally tied together and bypassed by a single capacitor. | 50/100/CL(12) |
| V <sub>A</sub> <sup>-</sup> (14), V <sub>D</sub> <sup>-</sup> (13) | Analog and digital negative supplies. The same comments as for V <sub>A</sub> <sup>+</sup> and V <sub>D</sub> <sup>+</sup> apply here.   | AGND(15)      |
| LSh(9)   | Level shift pin; it accommodates various clock levels with dual or single supply operation. With dual ±5V supplies, the MF10 can be driven with CMOS clock levels (±5V) and the LSh pin should be tied to the system ground. If the same supplies as above are used  |               |

but only TTL clock levels, derived from 0V to +5V supply, are available, the LSh pin should be tied to the system ground. For single supply operation (0V and +10V) the V<sub>A</sub><sup>-</sup>, V<sub>D</sub><sup>-</sup> pins should be connected to the system ground, the AGND pin should be biased at +5V and the LSh pin should also be tied to the system ground for TTL clock levels. LSh should be biased at +5V for CMOS clock levels in 10V single-supply applications.

Clock inputs for each switched capacitor filter building block. They should both be of the same level (TTL or CMOS). The level shift (LSh) pin description discusses how to accommodate their levels. The duty cycle of the clock should be close to 50% especially when clock frequencies above 200 kHz are used. This allows the maximum time for the internal op-amps to settle, which yields optimum filter operation.

By tying this pin high a 50:1 clock-to-filter-center-frequency ratio is obtained. Tying this pin at mid-supplies (i.e. analog ground with dual supplies) allows the filter to operate at a 100:1 clock-to-center-frequency ratio. When the pin is tied low (i.e., negative supply with dual supplies), a simple current limiting circuit is triggered to limit the overall supply current down to about 2.5 mA. The filtering action is then aborted.

This is the analog ground pin. This pin should be connected to the system ground for dual supply operation or biased to mid-supply for single supply operation. For a further discussion of mid-supply biasing techniques see the Applications Information (Section 3.2). For optimum filter performance a "clean" ground must be provided.

## 1.0 Definition of Terms

**f<sub>CLK</sub>**: the frequency of the external clock signal applied to pin 10 or 11.

**f<sub>O</sub>**: center frequency of the second order function complex pole pair. f<sub>O</sub> is measured at the bandpass outputs of the MF10, and is the frequency of maximum bandpass gain. (Figure 1)

**f<sub>notch</sub>**: the frequency of minimum (ideally zero) gain at the notch outputs.

**f<sub>z</sub>**: the center frequency of the second order complex zero pair, if any. If f<sub>z</sub> is different from f<sub>O</sub> and if Q<sub>Z</sub> is high, it can be observed as the frequency of a notch at the allpass output. (Figure 10)

**Q**: "quality factor" of the 2nd order filter. Q is measured at the bandpass outputs of the MF10 and is equal to f<sub>O</sub> divided by

the -3 dB bandwidth of the 2nd order bandpass filter (Figure 1). The value of Q determines the shape of the 2nd order filter responses as shown in Figure 6.

**Q<sub>Z</sub>**: the quality factor of the second order complex zero pair, if any. Q<sub>Z</sub> is related to the allpass characteristic, which is written:

$$H_{AP}(s) = \frac{H_{OAP} \left( s^2 - \frac{s\omega_O}{Q_Z} + \omega_O^2 \right)}{s^2 + \frac{s\omega_O}{Q} + \omega_O^2}$$

where Q<sub>Z</sub> = Q for an all-pass response.

**H<sub>OBP</sub>**: the gain (in V/V) of the bandpass output at f = f<sub>O</sub>.

## 1.0 Definition of Terms (Continued)

$H_{OLP}$ : the gain (in V/V) of the lowpass output as  $f \rightarrow 0$  Hz (Figure 2).


$H_{OHP}$ : the gain (in V/V) of the highpass output as  $f \rightarrow f_{CLK}/2$  (Figure 3).

$H_{ON}$ : the gain (in V/V) of the notch output as  $f \rightarrow 0$  Hz and as  $f \rightarrow f_{CLK}/2$ , when the notch filter has equal gain above and


below the center frequency (Figure 4). When the low-frequency gain differs from the high-frequency gain, as in modes 2 and 3a (Figure 11 and Figure 8), the two quantities below are used in place of  $H_{ON}$ .

$H_{ON1}$ : the gain (in V/V) of the notch output as  $f \rightarrow 0$  Hz.

$H_{ON2}$ : the gain (in V/V) of the notch output as  $f \rightarrow f_{CLK}/2$ .



(a)



(b)

$$H_{BP}(s) = \frac{H_{OBP} \frac{\omega_0}{Q} s}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

$$Q = \frac{f_0}{f_H - f_L}; f_0 = \sqrt{f_L f_H}$$

$$f_L = f_0 \left( \frac{-1}{2Q} + \sqrt{\left(\frac{1}{2Q}\right)^2 + 1} \right)$$

$$f_H = f_0 \left( \frac{1}{2Q} + \sqrt{\left(\frac{1}{2Q}\right)^2 + 1} \right)$$


$$\omega_0 = 2\pi f_0$$

FIGURE 1. 2nd-Order Bandpass Response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.0 Definition of Terms (Continued)



01039907

(a)



01039908

(b)

$$H_{LP}(s) = \frac{H_{OLP}\omega_0^2}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

$$f_c = f_0 \times \sqrt{\left(1 - \frac{1}{2Q^2}\right) + \sqrt{\left(1 - \frac{1}{2Q^2}\right)^2 + 1}}$$


$$f_p = f_0 \sqrt{1 - \frac{1}{2Q^2}}$$

$$H_{OP} = H_{OLP} \times \frac{1}{Q \sqrt{1 - \frac{1}{4Q^2}}}$$

01039957


FIGURE 2. 2nd-Order Low-Pass Response

1.0 Definition of Terms (Continued)



01039909

(a)



01039910

(b)

$$H_{HP}(s) = \frac{H_{OHP}s^2}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

$$f_c = f_0 \times \left[ \sqrt{\left(1 - \frac{1}{2Q^2}\right)} + \sqrt{\left(1 - \frac{1}{2Q^2}\right)^2 + 1} \right]^{-1}$$


$$f_p = f_0 \times \left[ \sqrt{1 - \frac{1}{2Q^2}} \right]^{-1}$$

$$H_{OP} = H_{OHP} \times \frac{1}{\frac{1}{Q} \sqrt{1 - \frac{1}{4Q^2}}}$$

01039958


FIGURE 3. 2nd-Order High-Pass Response

1.0 Definition of Terms (Continued)



01039911

(a)



01039912

(b)

$$H_N(s) = \frac{H_{0N}(s^2 + \omega_0^2)}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

$$Q = \frac{f_0}{f_H - f_L}; f_0 = \sqrt{f_L f_H}$$


$$f_L = f_0 \left( \frac{-1}{2Q} + \sqrt{\left(\frac{1}{2Q}\right)^2 + 1} \right)$$

$$f_H = f_0 \left( \frac{1}{2Q} + \sqrt{\left(\frac{1}{2Q}\right)^2 + 1} \right)$$

01039960


FIGURE 4. 2nd-Order Notch Response

1.0 Definition of Terms (Continued)



01039913

(a)



01039914

(b)

$$H_{OAP}(s) = \frac{s^2 - \frac{s\omega_0}{Q} + \omega_0^2}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

01039961

FIGURE 5. 2nd-Order All-Pass Response

1.0 Definition of Terms (Continued)




FIGURE 6. Response of various 2nd-order filters as a function of Q. Gains and center frequencies are normalized to unity.

2.0 Modes of Operation

The MF10 is a switched capacitor (sampled data) filter. To fully describe its transfer functions, a time domain approach is appropriate. Since this is cumbersome, and since the MF10 closely approximates continuous filters, the following discussion is based on the well known frequency domain. Each MF10 can produce a full 2nd order function. See Table 1 for a summary of the characteristics of the various modes.

MODE 1: Notch 1, Bandpass, Lowpass Outputs:

$$f_{notch} = f_o \text{ (See Figure 7)}$$

$f_o$  = center frequency of the complex pole pair

$$= \frac{f_{CLK}}{100} \text{ or } \frac{f_{CLK}}{50}$$

$f_{notch}$  = center frequency of the imaginary zero pair =  $f_o$ .

$$H_{OLP} = \text{Lowpass gain (as } f \rightarrow 0) = -\frac{R2}{R1}$$

$$H_{OBP} = \text{Bandpass gain (at } f = f_o) = -\frac{R3}{R1}$$

$$H_{ON} = \text{Notch output gain as } \left. \begin{matrix} f \rightarrow 0 \\ f \rightarrow f_{CLK}/2 \end{matrix} \right\} = -\frac{R2}{R1}$$

$$Q = \frac{f_o}{BW} = \frac{R3}{R2}$$

= quality factor of the complex pole pair

BW = the -3 dB bandwidth of the bandpass output.

Circuit dynamics:

$$H_{OLP} = \frac{H_{OBP}}{Q} \text{ or } H_{OBP} = H_{OLP} \times Q$$

$$= H_{ON} \times Q.$$

$$H_{OLP(peak)} \approx Q \times H_{OLP} \text{ (for high Q's)}$$

MODE 1a: Non-Inverting BP, LP (See Figure 8)

$$f_o = \frac{f_{CLK}}{100} \text{ or } \frac{f_{CLK}}{50}$$

$$Q = \frac{R3}{R2}$$

$$H_{OLP} = -1; H_{OLP(peak)} \approx Q \times H_{OLP} \text{ (for high Q's)}$$

$$H_{OBP1} = -\frac{R3}{R2}$$


$$H_{OBP2} = 1 \text{ (Non-Inverting)}$$

$$\text{Circuit Dynamics: } H_{OBP1} = Q$$

Note:  $V_{IN}$  should be driven from a low impedance (<1 kΩ) source.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

2.0 Modes of Operation (Continued)



01039916

FIGURE 7. MODE 1



01039917

FIGURE 8. MODE 1a

MODE 2: Notch 2, Bandpass, Lowpass:  $f_{notch} < f_o$   
(See Figure 9)

MODE 3: Highpass, Bandpass, Lowpass Outputs  
(See Figure 10)

$$f_o = \text{center frequency} \\ = \frac{f_{CLK}}{100} \sqrt{\frac{R2}{R4} + 1} \text{ or } \frac{f_{CLK}}{50} \sqrt{\frac{R2}{R4} + 1}$$

$$f_o = \frac{f_{CLK}}{100} \times \sqrt{\frac{R2}{R4}} \text{ or } \frac{f_{CLK}}{50} \times \sqrt{\frac{R2}{R4}} \\ Q = \text{quality factor of the complex pole pair}$$

$$f_{notch} = \frac{f_{CLK}}{100} \text{ or } \frac{f_{CLK}}{50}$$

$$Q = \sqrt{\frac{R2}{R4}} \times \frac{R3}{R2}$$

$$Q = \text{quality factor of the complex pole pair} \\ = \frac{\sqrt{R2/R4 + 1}}{R2/R3}$$

$$H_{OHP} = \text{Highpass Gain (as } f \rightarrow \frac{f_{CLK}}{2}) = -\frac{R2}{R1}$$

$$H_{OLP} = \text{Lowpass output gain (as } f \rightarrow 0) \\ = -\frac{R2/R1}{R2/R4 + 1}$$

$$H_{OBP} = \text{Lowpass Gain (at } f = f_o) = -\frac{R3}{R1}$$

$$H_{OBP} = \text{Bandpass output gain (at } f = f_o) = -R3/R1 \\ H_{ON1} = \text{Notch output gain (as } f \rightarrow 0)$$

$$H_{OLP} = \text{Lowpass Gain (as } f \rightarrow 0) = -\frac{R4}{R1}$$

$$= -\frac{R2/R1}{R2/R4 + 1}$$

$$\text{Circuit dynamics: } \frac{R2}{R4} = \frac{H_{OHP}}{H_{OLP}} \\ H_{OBP} = \sqrt{H_{OHP} \times H_{OLP}} \times Q$$

$$H_{ON2} = \text{Notch output gain (as } f \rightarrow \frac{f_{CLK}}{2}) = -R2/R1$$


$$H_{OLP(peak)} \cong Q \times H_{OLP} \text{ (for high } Q\text{'s)} \\ H_{OHP(peak)} \cong Q \times H_{OHP} \text{ (for high } Q\text{'s)}$$

$$\text{Filter dynamics: } H_{OBP} = Q \sqrt{H_{OLP} H_{ON2}} = \sqrt{H_{ON1} H_{ON2}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลง 15 ข้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง [www.national.com](http://www.national.com) ไปใช้

2.0 Modes of Operation (Continued)



01039918

FIGURE 9. MODE 2



01039919

\*In Mode 3, the feedback loop is closed around the input summing amplifier, the finite GBW product of this op amp causes a slight Q enhancement. If this is a problem, connect a small capacitor (10 pF – 100 pF) across R4 to provide some phase lead.

FIGURE 10. MODE 3

## 2.0 Modes of Operation (Continued)

**MODE 3a: HP, BP, LP and Notch with External Op Amp**  
(See Figure 11)

$$f_o = \frac{f_{CLK}}{100} \times \sqrt{\frac{R_2}{R_4}} \text{ or } \frac{f_{CLK}}{50} \times \sqrt{\frac{R_2}{R_4}}$$

$$Q = \sqrt{\frac{R_2}{R_4}} \times \frac{R_3}{R_2}$$

$$H_{OHP} = -\frac{R_2}{R_1}$$

$$H_{OBP} = -\frac{R_3}{R_1}$$

$$H_{OLP} = -\frac{R_4}{R_1}$$

$$f_n = \text{notch frequency} = \frac{f_{CLK}}{100} \sqrt{\frac{R_h}{R_l}} \text{ or } \frac{f_{CLK}}{50} \sqrt{\frac{R_h}{R_l}}$$

$H_{ON}$  = gain of notch at

$$f = f_o = \left\| Q \left( \frac{R_g}{R_l} H_{OLP} - \frac{R_g}{R_h} H_{OHP} \right) \right\|$$

$$H_{n1} = \text{gain of notch (as } f \rightarrow 0) = \frac{R_g}{R_l} \times H_{OLP}$$

$$H_{n2} = \text{gain of notch (as } f \rightarrow \frac{f_{CLK}}{2})$$

$$= -\frac{R_g}{R_h} \times H_{OHP}$$

**MODE 4: Allpass, Bandpass, Lowpass Outputs(See Figure 12)**

$f_o$  = center frequency

$$= \frac{f_{CLK}}{100} \text{ or } \frac{f_{CLK}}{50}$$

$f_z^*$  = center frequency of the complex zero  $\approx f_o$

$$Q = \frac{f_o}{BW} = \frac{R_3}{R_2}$$

$Q_z$  = quality factor of complex zero pair  $= \frac{R_3}{R_1}$

For AP output make  $R_1 = R_2$

$$H_{OAP}^* = \text{Allpass gain (at } 0 < f < \frac{f_{CLK}}{2}) = -\frac{R_2}{R_1} = -1$$

$H_{OLP}$  = Lowpass gain (as  $f \rightarrow 0$ )


$$= -\left(\frac{R_2}{R_1} + 1\right) = -2$$

$H_{OBP}$  = Bandpass gain (at  $f = f_o$ )

$$= -\frac{R_3}{R_2} \left(1 + \frac{R_2}{R_1}\right) = -2 \left(\frac{R_3}{R_2}\right)$$

Circuit Dynamics:  $H_{OBP} = (H_{OLP}) \times Q = (H_{OAP} + 1)Q$


\*Due to the sampled data nature of the filter, a slight mismatch of  $f_z$  and  $f_o$  occurs causing a 0.4 dB peaking around  $f_o$  of the allpass filter amplitude response (which theoretically should be a straight line). If this is unacceptable, Mode 5 is recommended.



01039920

FIGURE 11. MODE 3a

2.0 Modes of Operation (Continued)



01039921

FIGURE 12. MODE 4

MODE 5: Numerator Complex Zeros, BP, LP (See Figure 13)

MODE 6a: Single Pole, HP, LP Filter (See Figure 14)

$$f_o = \sqrt{1 + \frac{R_2}{R_4}} \times \frac{f_{CLK}}{100} \text{ or } \sqrt{1 + \frac{R_2}{R_4}} \times \frac{f_{CLK}}{50}$$

$$f_z = \sqrt{1 - \frac{R_2}{R_4}} \times \frac{f_{CLK}}{100} \text{ or } \sqrt{1 - \frac{R_1}{R_4}} \times \frac{f_{CLK}}{50}$$

$$Q = \sqrt{1 + R_2/R_4} \times \frac{R_3}{R_2}$$

$$Q_z = \sqrt{1 - R_1/R_4} \times \frac{R_3}{R_1}$$

$$f_c = \text{cutoff frequency of LP or HP output} = \frac{R_2}{R_3} \frac{f_{CLK}}{100} \text{ or } \frac{R_2}{R_3} \frac{f_{CLK}}{50}$$

$$H_{OLP} = -\frac{R_3}{R_1}$$

$$H_{OHP} = -\frac{R_2}{R_1}$$

MODE 6b: Single Pole LP Filter (Inverting and Non-Inverting) (See Figure 15)

$$H_{0z1} = \text{gain at C.Z. output (as } f \rightarrow 0 \text{ Hz)} = \frac{-R_2(R_4 - R_1)}{R_1(R_2 + R_4)}$$

$$H_{0z2} = \text{gain at C.Z. output (as } f \rightarrow \frac{f_{CLK}}{2}) = \frac{-R_2}{R_1}$$


$$H_{OBP} = -\left(\frac{R_2}{R_1} + 1\right) \times \frac{R_3}{R_2}$$

$$H_{OLP} = -\left(\frac{R_2 + R_1}{R_2 + R_4}\right) \times \frac{R_4}{R_1}$$

$$f_c = \text{cutoff frequency of LP outputs} \approx \frac{R_2}{R_3} \frac{f_{CLK}}{100} \text{ or } \frac{R_2}{R_3} \frac{f_{CLK}}{50}$$

$$H_{OLP1} = 1 \text{ (non-inverting)}$$

$$H_{OLP2} = -\frac{R_3}{R_2}$$




01039922

FIGURE 13. MODE 5


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

2.0 Modes of Operation (Continued)



01039923

FIGURE 14. MODE 6a



01039924

FIGURE 15. MODE 6b

TABLE 1. Summary of Modes. Realizable filter types (e.g. low-pass) denoted by asterisks. Unless otherwise noted, gains of various filter outputs are inverting and adjustable by resistor ratios.

| Mode | BP  | LP  | HP | N | AP | Number of Resistors | Adjustable $f_{CLK}/f_O$                   | Notes  |
|------|---|---|----|---|----|---------------------|--|--|
| 1    | *   | *   |    |   | *  | 3                   | No   |  |
| 1a   | (2)<br>$H_{OBP1} = -Q$<br>$H_{OBP2} = +1$ | $H_{OLP} + 1$   |    |   |    | 2                   | No   | May need input buffer. Poor dynamics for high Q.                     |
| 2    | *   | *   |    |   | *  | 3                   | Yes (above $f_{CLK}/50$ or $f_{CLK}/100$ ) |  |
| 3    | *   | *   | *  |   |    | 4                   | Yes  | Universal State-Variable Filter. Best general-purpose mode.          |
| 3a   | *   | *   | *  | * |    | 7                   | Yes  | As above, but also includes resistor-tuneable notch.                 |
| 4    | *   | *   |    |   | *  | 3                   | No   | Gives Allpass response with $H_{OAP} = -1$ and $H_{OLP} = -2$ .      |
| 5    | *   | *   |    |   | *  | 4                   |  | Gives flatter allpass response than above if $R_1 = R_2 = 0.02R_4$ . |
| 6a   |   | *   | *  |   |    | 3                   |  | Single pole.   |
| 6b   |   | (2)<br>$H_{OLP1} = +1$<br>$H_{OLP2} = \frac{-R3}{R2}$ |    |   |    | 2                   |  | Single pole.   |

### 3.0 Applications Information

The MF10 is a general-purpose dual second-order state variable filter whose center frequency is proportional to the frequency of the square wave applied to the clock input ( $f_{CLK}$ ). By connecting pin 12 to the appropriate DC voltage, the filter center frequency  $f_O$  can be made equal to either  $f_{CLK}/100$  or  $f_{CLK}/50$ .  $f_O$  can be very accurately set (within  $\pm 6\%$ ) by using a crystal clock oscillator, or can be easily varied over a wide frequency range by adjusting the clock frequency. If desired, the  $f_{CLK}/f_O$  ratio can be altered by external resistors as in *Figures 9, 10, 11, 13, 14, 15*. The filter Q and gain are determined by external resistors.

All of the five second-order filter types can be built using either section of the MF10. These are illustrated in *Figure 1* through *Figure 5* along with their transfer functions and some related equations. *Figure 6* shows the effect of Q on the shapes of these curves. When filter orders greater than two are desired, two or more MF10 sections can be cascaded.

#### 3.1 DESIGN EXAMPLE

In order to design a second-order filter section using the MF10, we must define the necessary values of three parameters:  $f_O$ , the filter section's center frequency;  $H_O$ , the passband gain; and the filter's Q. These are determined by the characteristics required of the filter being designed.

As an example, let's assume that a system requires a fourth-order Chebyshev low-pass filter with 1 dB ripple, unity gain at DC, and 1000 Hz cutoff frequency. As the system order is four, it is realizable using both second-order sections of an MF10. Many filter design texts include tables that list the characteristics ( $f_O$  and Q) of each of the second-order filter sections needed to synthesize a given higher-order filter. For the Chebyshev filter defined above, such a table yields the following characteristics:

$$f_{OA} = 529 \text{ Hz} \quad Q_A = 0.785$$

$$f_{OB} = 993 \text{ Hz} \quad Q_B = 3.559$$

For unity gain at DC, we also specify:

$$H_{OA} = 1$$

$$H_{OB} = 1$$

The desired clock-to-cutoff-frequency ratio for the overall filter of this example is 100 and a 100 kHz clock signal is available. Note that the required center frequencies for the two second-order sections will not be obtainable with clock-to-center-frequency ratios of 50 or 100. It will be necessary to adjust

$$\frac{f_{CLK}}{f_O}$$

externally. From *Table 1*, we see that Mode 3 can be used to produce a low-pass filter with resistor-adjustable center frequency.

In most filter designs involving multiple second-order stages, it is best to place the stages with lower Q values ahead of stages with higher Q, especially when the higher Q is greater than 0.707. This is due to the higher relative gain at the center frequency of a higher-Q stage. Placing a stage with lower Q ahead of a higher-Q stage will provide some attenuation at the center frequency and thus help avoid clipping of signals near this frequency. For this example, stage A has the lower Q (0.785) so it will be placed ahead of the other stage.

For the first section, we begin the design by choosing a convenient value for the input resistance:  $R_{1A} = 20k$ . The absolute value of the passband gain  $H_{OLPA}$  is made equal to 1 by choosing  $R_{4A}$  such that:  $R_{4A} = -H_{OLPA}R_{1A} = R_{1A} = 20k$ . If the 50/100/CL pin is connected to mid-supply for nominal 100:1 clock-to-center-frequency ratio, we find  $R_{2A}$  by:

$$R_{2A} = R_{4A} \frac{f_{OA}^2}{(f_{CLK}/100)^2} = 2 \times 10^4 \times \frac{(529)^2}{(1000)^2} = 5.6k \text{ and}$$

$$R_{3A} = Q_A \sqrt{R_{2A}R_{4A}} = 0.785 \sqrt{5.6 \times 10^3 \times 2 \times 10^4} = 8.3k$$

The resistors for the second section are found in a similar fashion:

$$R_{1B} = 20k$$

$$R_{4B} = R_{1B} = 20k$$

$$R_{2B} = R_{4B} \frac{f_{OB}^2}{(f_{CLK}/100)^2} = 20k \frac{(993)^2}{(1000)^2} = 19.7k$$

$$R_{3B} = Q_B \sqrt{R_{2B}R_{4B}} = 3.559 \sqrt{1.97 \times 10^4 \times 2 \times 10^4} = 70.6k$$

The complete circuit is shown in *Figure 16* for split  $\pm 5V$  power supplies. Supply bypass capacitors are highly recommended.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

### 3.0 Applications Information (Continued)

MF10




FIGURE 16. Fourth-Order Chebyshev Low-Pass Filter from Example in 3.1.  $\pm 5V$  Power Supply. 0V–5V TTL or  $-5V \pm 5V$  CMOS Logic Levels.






FIGURE 17. Fourth-Order Chebyshev Low-Pass Filter from Example in 3.1. Single +10V Power Supply. 0V–5V TTL Logic Levels. Input Signals Should be Referred to Half-Supply or Applied through a Coupling Capacitor.

### 3.0 Applications Information (Continued)




01039927

(a) Resistive Divider with Decoupling Capacitor



01039928

(b) Voltage Regulator



01039929

(c) Operational Amplifier with Divider

FIGURE 18. Three Ways of Generating  $V^+/2$  for Single-Supply Operation

### 3.0 Applications Information

(Continued)

#### 3.2 SINGLE SUPPLY OPERATION

The MF10 can also operate with a single-ended power supply. Figure 17 shows the example filter with a single-ended power supply.  $V_A^+$  and  $V_D^+$  are again connected to the positive power supply (8V to 14V), and  $V_A^-$  and  $V_D^-$  are connected to ground. The  $A_{GND}$  pin must be tied to  $V^*/2$  for single supply operation. This half-supply point should be very "clean", as any noise appearing on it will be treated as an input to the filter. It can be derived from the supply voltage with a pair of resistors and a bypass capacitor (Figure 18a), or a low-impedance half-supply voltage can be made using a three-terminal voltage regulator or an operational amplifier (Figure 18b and Figure 18c). The passive resistor divider with a bypass capacitor is sufficient for many applications, provided that the time constant is long enough to reject any power supply noise. It is also important that the half-supply reference present a low impedance to the clock frequency, so at very low clock frequencies the regulator or op-amp approaches may be preferable because they will require smaller capacitors to filter the clock frequency. The main power supply voltage should be clean (preferably regulated) and bypassed with 0.1  $\mu$ F.

#### 3.3 DYNAMIC CONSIDERATIONS

The maximum signal handling capability of the MF10, like that of any active filter, is limited by the power supply voltages used. The amplifiers in the MF10 are able to swing to within about 1V of the supplies, so the input signals must be kept small enough that none of the outputs will exceed these limits. If the MF10 is operating on  $\pm 5$ V, for example, the outputs will clip at about  $8 V_{p-p}$ . The maximum input voltage multiplied by the filter gain should therefore be less than  $8 V_{p-p}$ .

Note that if the filter Q is high, the gain at the lowpass or highpass outputs will be much greater than the nominal filter gain (Figure 6). As an example, a lowpass filter with a Q of 10 will have a 20 dB peak in its amplitude response at  $f_O$ . If the nominal gain of the filter  $H_{OLP}$  is equal to 1, the gain at  $f_O$  will be 10. The maximum input signal at  $f_O$  must therefore be less than  $800 mV_{p-p}$  when the circuit is operated on  $\pm 5$ V supplies.

Also note that one output can have a reasonable small voltage on it while another is saturated. This is most likely for a circuit such as the notch in Mode 1 (Figure 7). The notch output will be very small at  $f_O$ , so it might appear safe to apply a large signal to the input. However, the bandpass will have its maximum gain at  $f_O$  and can clip if overdriven. If one output clips, the performance at the other outputs will be degraded, so avoid overdriving any filter section, even ones whose outputs are not being directly used. Accompanying Figure 7 through Figure 15 are equations labeled "circuit dynamics", which relate the Q and the gains at the various outputs. These should be consulted to determine peak circuit gains and maximum allowable signals for a given application.

#### 3.4 OFFSET VOLTAGE

The MF10's switched capacitor integrators have a higher equivalent input offset voltage than would be found in a typical continuous-time active filter integrator. Figure 19 shows an equivalent circuit of the MF10 from which the output DC offsets can be calculated. Typical values for these offsets with  $S_{A/B}$  tied to  $V^+$  are:

$$V_{os1} = \text{opamp offset} = \pm 5 \text{ mV}$$

$$V_{os2} = -150 \text{ mV @ } 50:1: \quad -300 \text{ mV @ } 100:1$$

$$V_{os3} = -70 \text{ mV @ } 50:1: \quad -140 \text{ mV @ } 100:1$$

When  $S_{A/B}$  is tied to  $V^-$ ,  $V_{os2}$  will approximately halve. The DC offset at the BP output is equal to the input offset of the lowpass integrator ( $V_{os3}$ ). The offsets at the other outputs depend on the mode of operation and the resistor ratios, as described in the following expressions.

##### Mode 1 and Mode 4

$$V_{OS(N)} = V_{OS1} \left( \frac{1}{Q} + 1 \parallel H_{OLP} \right) - \frac{V_{OS3}}{Q}$$

$$V_{OS(BP)} = V_{OS3}$$

$$V_{OS(LP)} = V_{OS(N)} - V_{OS2}$$

##### Mode 1a

$$V_{OS(N.INV.BP)} = \left( 1 + \frac{1}{Q} \right) V_{OS1} - \frac{V_{OS3}}{Q}$$

$$V_{OS(INV.BP)} = V_{OS3}$$

$$V_{OS(LP)} = V_{OS(N.INV.BP)} - V_{OS2}$$

### 3.0 Applications Information

(Continued)

**Mode 2 and Mode 5**

$$V_{OS(N)} = \left( \frac{R_2}{R_p} + 1 \right) V_{OS1} \times \frac{1}{1 + R_2/R_4}$$

$$+ V_{OS2} \frac{1}{1 + R_4/R_2} - \frac{V_{OS3}}{Q\sqrt{1 + R_2/R_4}}$$

$$R_p = R_1 // R_3 // R_4$$

$$V_{OS(BP)} = V_{OS3}$$

$$V_{OS(LP)} = V_{OS(N)} - V_{OS2}$$

**Mode 3**

$$V_{OS(HP)} = V_{OS2}$$

$$V_{OS(BP)} = V_{OS3}$$

$$V_{OS(LP)} = V_{OS1} \left[ 1 + \frac{R_4}{R_p} \right] - V_{OS2} \left( \frac{R_4}{R_2} \right)$$

$$- V_{OS3} \left( \frac{R_4}{R_3} \right)$$

$$R_p = R_1 // R_2 // R_3$$




FIGURE 19. MF10 Offset Voltage Sources




FIGURE 20. Method for Trimming  $V_{OS}$

For most applications, the outputs are AC coupled and DC offsets are not bothersome unless large signals are applied

to the filter input. However, larger offset voltages will cause clipping to occur at lower AC signal levels, and clipping at

### 3.0 Applications Information

(Continued)

any of the outputs will cause gain nonlinearities and will change  $f_o$  and Q. When operating in Mode 3, offsets can become excessively large if R2 and R4 are used to make  $f_{CLK}/f_o$  significantly higher than the nominal value, especially if Q is also high. An extreme example is a bandpass filter having unity gain, a Q of 20, and  $f_{CLK}/f_o = 250$  with pin 12 tied to ground (100:1 nominal). R4/R2 will therefore be equal to 6.25 and the offset voltage at the lowpass output will be about +1V. Where necessary, the offset voltage can be adjusted by using the circuit of *Figure 20*. This allows adjustment of  $V_{OS1}$ , which will have varying effects on the different outputs as described in the above equations. Some outputs cannot be adjusted this way in some modes, however ( $V_{OS(BP)}$  in modes 1a and 3, for example).

#### 3.5 SAMPLED DATA SYSTEM CONSIDERATIONS

The MF10 is a sampled data filter, and as such, differs in many ways from conventional continuous-time filters. An important characteristic of sampled-data systems is their effect on signals at frequencies greater than one-half the sampling frequency. (The MF10's sampling frequency is the same as its clock frequency.) If a signal with a frequency greater than one-half the sampling frequency is applied to the input of a sampled data system, it will be "reflected" to a frequency less than one-half the sampling frequency. Thus, an input signal whose frequency is  $f_s/2 + 100$  Hz will cause the system to respond as though the input frequency was  $f_s/2 - 100$  Hz. This phenomenon is known as "aliasing", and

can be reduced or eliminated by limiting the input signal spectrum to less than  $f_s/2$ . This may in some cases require the use of a bandwidth-limiting filter ahead of the MF10 to limit the input spectrum. However, since the clock frequency is much higher than the center frequency, this will often not be necessary.

Another characteristic of sampled-data circuits is that the output signal changes amplitude once every sampling period, resulting in "steps" in the output voltage which occur at the clock rate (*Figure 21*). If necessary, these can be "smoothed" with a simple R-C low-pass filter at the MF10 output.

The ratio of  $f_{CLK}$  to  $f_c$  (normally either 50:1 or 100:1) will also affect performance. A ratio of 100:1 will reduce any aliasing problems and is usually recommended for wideband input signals. In noise sensitive applications, however, a ratio of 50:1 may be better as it will result in 3 dB lower output noise. The 50:1 ratio also results in lower DC offset voltages, as discussed in Section 3.4.

The accuracy of the  $f_{CLK}/f_o$  ratio is dependent on the value of Q. This is illustrated in the curves under the heading "Typical Performance Characteristics". As Q is changed, the true value of the ratio changes as well. Unless the Q is low, the error in  $f_{CLK}/f_o$  will be small. If the error is too large for a specific application, use a mode that allows adjustment of the ratio with external resistors.

It should also be noted that the product of Q and  $f_o$  should be limited to 300 kHz when  $f_o < 5$  kHz, and to 200 kHz for  $f_o > 5$  kHz.





FIGURE 21. The Sampled-Data Output Waveform

### 3.0 Applications Information (Continued)

#### Connection Diagram

##### Surface Mount and Dual-In-Line Package



01039904

##### Top View



Order Number MF10CCWM  
See NS Package Number M20B  
Order Number MF10ACN or MF10CCN  
See NS Package Number N20A




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

www.national.com ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา 26 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters)  
unless otherwise noted



Molded Package (Small Outline) (M)  
Order Number MF10ACWM or MF10CCWM  
NS Package Number M20B



20-Lead Molded Dual-In-Line Package (N)  
Order Number MF10ACN or MF10CCN  
NS Package Number N20A

N20A (REV G)

Notes



**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 **National Semiconductor Corporation**  
Americas  
Tel: 1-800-272-9959  
Fax: 1-800-737-7018  
Email: support@nsc.com  
www.national.com

**National Semiconductor Europe**  
Fax: +49 (0) 180-530 85 86  
Email: europe.support@nsc.com  
Deutsch Tel: +49 (0) 69 9508 6208  
English Tel: +44 (0) 870 24 0 2171  
Français Tel: +33 (0) 1 41 91 8790

**National Semiconductor Asia Pacific Customer Response Group**  
Tel: 65-2544466  
Fax: 65-2504466  
Email: ap.support@nsc.com

**National Semiconductor Japan Ltd.**  
Tel: 81-3-5639-7560  
Fax: 81-3-5639-7507

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

## CD4046BC Micropower Phase-Locked Loop

### General Description

The CD4046BC micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the signal input for a small voltage signal.

Phase comparator I, an exclusive OR gate, provides a digital error signal (phase comp. I Out) and maintains 90° phase shifts at the VCO center frequency. Between signal input and comparator input (both at 50% duty cycle), it may lock onto the signal input frequencies that are close to harmonics of the VCO center frequency.

Phase comparator II is an edge-controlled digital memory network. It provides a digital error signal (phase comp. II Out) and lock-in signal (phase pulses) to indicate a locked condition and maintains a 0° phase shift between signal input and comparator input.

The linear voltage-controlled oscillator (VCO) produces an output signal (VCO Out) whose frequency is determined by the voltage at the VCO<sub>IN</sub> input, and the capacitor and resistors connected to pin C1<sub>A</sub>, C1<sub>B</sub>, R1 and R2.

The source follower output of the VCO<sub>IN</sub> (demodulator Out) is used with an external resistor of 10 kΩ or more.

The INHIBIT input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode is provided for power supply regulation, if necessary.

### Features

- Wide supply voltage range: 3.0V to 18V
- Low dynamic power consumption: 70 μW (typ.) at f<sub>o</sub> = 10 kHz, V<sub>DD</sub> = 5V
- VCO frequency: 1.3 MHz (typ.) at V<sub>DD</sub> = 10V
- Low frequency drift: 0.06%/°C at V<sub>DD</sub> = 10V with temperature
- High VCO linearity: 1% (typ.)

### Applications


- FM demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discrimination
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Tone decoding
- FSK modulation
- Motor speed control

### Ordering Code:


| Order Number | Package Number | Package Description  |
|--------------|----------------|--|
| CD4046BCM    | M16A           | 16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow |
| CD4046BCN    | N16E           | 16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide       |

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram



Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Absolute Maximum Ratings**(Note 1)

(Note 2)

|                                     |                                |
|-------------------------------------|--------------------------------|
| DC Supply Voltage ( $V_{DD}$ )      | -0.5 to +18 $V_{DC}$           |
| Input Voltage ( $V_{IN}$ )          | -0.5 to $V_{DD}$ +0.5 $V_{DC}$ |
| Storage Temperature Range ( $T_S$ ) | -65°C to +150°C                |
| Power Dissipation ( $P_D$ )         |                                |
| Dual-In-Line                        | 700 mW                         |
| Small Outline                       | 500 mW                         |
| Lead Temperature ( $T_L$ )          |                                |
| (Soldering, 10 seconds)             | 260°C                          |

**Recommended Operating Conditions** (Note 2)

|                                       |                        |
|---------------------------------------|------------------------|
| DC Supply Voltage ( $V_{DD}$ )        | 3 to 15 $V_{DC}$       |
| Input Voltage ( $V_{IN}$ )            | 0 to $V_{DD}$ $V_{DC}$ |
| Operating Temperature Range ( $T_A$ ) | -55°C to +125°C        |

**Note 1:** "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

**Note 2:**  $V_{SS} = 0V$  unless otherwise specified.

**DC Electrical Characteristics** (Note 2)

| Symbol   | Parameter  | Conditions  | -55°C |      | +25°C |           |     | +125°C |     | Units   |
|----------|--|---|-------|------|-------|-----------|-----|--------|-----|---------|
|          |  |   | Min   | Max  | Min   | Typ       | Max | Min    | Max |         |
| $I_{DD}$ | Quiescent Device Current                             | Pin 5 = $V_{DD}$ , Pin 14 = $V_{DD}$ ,<br>Pin 3, 9 = $V_{SS}$<br>$V_{DD} = 5V$<br>$V_{DD} = 10V$<br>$V_{DD} = 15V$                  |       | 5    | 0.005 | 5         |     | 150    |     | $\mu A$ |
|          |  | $V_{DD} = 10V$<br>$V_{DD} = 15V$  | 10    | 0.01 | 10    |           | 300 |        |     |         |
| $I_{DD}$ | Quiescent Device Current                             | Pin 5 = $V_{DD}$ , Pin 14 = Open,<br>Pin 3, 9 = $V_{SS}$<br>$V_{DD} = 5V$<br>$V_{DD} = 10V$<br>$V_{DD} = 15V$                       |       | 45   | 5     | 35        |     | 185    |     | $\mu A$ |
|          |  | $V_{DD} = 10V$<br>$V_{DD} = 15V$  | 450   | 20   | 350   |           | 650 |        |     |         |
| $V_{OL}$ | LOW Level Output Voltage                             | $V_{DD} = 5V$   |       | 0.05 | 0     | 0.05      |     | 0.05   |     | V       |
|          |  | $V_{DD} = 10V$  |       | 0.05 | 0     | 0.05      |     | 0.05   |     |         |
|          |  | $V_{DD} = 15V$  |       | 0.05 | 0     | 0.05      |     | 0.05   |     |         |
| $V_{OH}$ | HIGH Level Output Voltage                            | $V_{DD} = 5V$   | 4.95  |      | 4.95  | 5         |     | 4.95   |     | V       |
|          |  | $V_{DD} = 10V$  | 9.95  |      | 9.95  | 10        |     | 9.95   |     |         |
|          |  | $V_{DD} = 15V$  | 14.95 |      | 14.95 | 15        |     | 14.95  |     |         |
| $V_{IL}$ | LOW Level Input Voltage<br>Comparator and Signal In  | $V_{DD} = 5V, V_O = 0.5V$ or 4.5V   |       | 1.5  | 2.25  | 1.5       |     | 1.5    |     | V       |
|          |  | $V_{DD} = 10V, V_O = 1V$ or 9V  |       | 3.0  | 4.5   | 3.0       |     | 3.0    |     |         |
|          |  | $V_{DD} = 15V, V_O = 1.5V$ or 13.5V   |       | 4.0  | 6.25  | 4.0       |     | 4.0    |     |         |
| $V_{IH}$ | HIGH Level Input Voltage<br>Comparator and Signal In | $V_{DD} = 5V, V_O = 0.5V$ or 4.5V   | 3.5   |      | 3.5   | 2.75      |     | 3.5    |     | V       |
|          |  | $V_{DD} = 10V, V_O = 1V$ or 9V  | 7.0   |      | 7.0   | 5.5       |     | 7.0    |     |         |
|          |  | $V_{DD} = 15V, V_O = 1.5V$ or 13.5V   | 11.0  |      | 11.0  | 8.25      |     | 11.0   |     |         |
| $I_{OL}$ | LOW Level Output Current<br>(Note 4)                 | $V_{DD} = 5V, V_O = 0.4V$   | 0.64  |      | 0.51  | 0.88      |     | 0.36   |     | mA      |
|          |  | $V_{DD} = 10V, V_O = 0.5V$  | 1.6   |      | 1.3   | 2.25      |     | 0.9    |     |         |
|          |  | $V_{DD} = 15V, V_O = 1.5V$  | 4.2   |      | 3.4   | 8.8       |     | 2.4    |     |         |
| $I_{OH}$ | HIGH Level Output Current<br>(Note 4)                | $V_{DD} = 5V, V_O = 4.6V$   | -0.64 |      | -0.51 | -0.88     |     | -0.36  |     | mA      |
|          |  | $V_{DD} = 10V, V_O = 9.5V$  | -1.6  |      | -1.3  | -2.25     |     | -0.9   |     |         |
|          |  | $V_{DD} = 15V, V_O = 13.5V$   | -4.2  |      | -3.4  | -8.8      |     | -2.4   |     |         |
| $I_{IN}$ | Input Current  | All Inputs Except Signal Input<br>$V_{DD} = 15V, V_{IN} = 0V$<br>$V_{DD} = 15V, V_{IN} = 15V$                                       |       | -0.1 |       | $10^{-5}$ |     | -0.1   |     | $\mu A$ |
|          |  |   |       | 0.1  |       | $10^{-5}$ |     | 0.1    |     |         |
| $C_{IN}$ | Input Capacitance                                    | Any Input (Note 3)  |       |      |       |           |     |        | 7.5 | pF      |
| $P_T$    | Total Power Dissipation                              | $f_o = 10$ kHz, $R1 = 1$ M $\Omega$ ,<br>$R2 = \infty$ , $V_{COIN} = V_{CC}/2$<br>$V_{DD} = 5V$<br>$V_{DD} = 10V$<br>$V_{DD} = 15V$ |       |      |       | 0.07      |     |        |     | mW      |

**Note 3:** Capacitance is guaranteed by periodic testing.

**Note 4:**  $I_{OH}$  and  $I_{OL}$  are tested one output at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| AC Electrical Characteristics (Note 5)          |   |  |                   |                                      |                    |                  |
|---|---|--|-------------------|--------------------------------------|--------------------|------------------|
| $T_A = 25^\circ\text{C}$ , $C_L = 50\text{ pF}$ |   |  |                   |                                      |                    |                  |
| Symbol  | Parameter   | Conditions   | Min               | Typ                                  | Max                | Units            |
| <b>VCO SECTION</b>                              |   |  |                   |                                      |                    |                  |
| $I_{DD}$  | Operating Current   | $f_o = 10\text{ kHz}$ , $R1 = 1\text{ M}\Omega$ ,<br>$R2 = \infty$ , $V_{COIN} = V_{CC}/2$<br>$V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | 20<br>90<br>200                      |                    | $\mu\text{A}$    |
| $f_{MAX}$                                       | Maximum Operating Frequency   | $C1 = 50\text{ pF}$ , $R1 = 10\text{ k}\Omega$ ,<br>$R2 = \infty$ , $V_{COIN} = V_{DD}$<br>$V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$  | 0.4<br>0.6<br>1.0 | 0.8<br>1.2<br>1.6                    |                    | MHz              |
|   | Linearity   | $V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$ ,<br>$R1 \geq 10\text{ k}\Omega$ , $V_{DD} = 5\text{V}$<br>$V_{COIN} = 5\text{V} \pm 2.5\text{V}$ ,<br>$R1 \geq 400\text{ k}\Omega$ , $V_{DD} = 10\text{V}$<br>$V_{COIN} = 7.5\text{V} \pm 5\text{V}$ ,<br>$R1 \geq 1\text{ M}\Omega$ , $V_{DD} = 15\text{V}$ |                   | 1<br>1<br>1                          |                    | %                |
|   | Temperature-Frequency Stability<br>No Frequency Offset, $f_{MIN} = 0$ | $\%/\text{C} < 5c1/f$ , $V_{DD}$<br>$R2 = \infty$<br>$V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$  |                   | 0.12–0.24<br>0.04–0.08<br>0.015–0.03 |                    | $\%/\text{C}$    |
|   | Frequency Offset, $f_{MIN} \neq 0$                                    | $V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | 0.06–0.12<br>0.05–0.1<br>0.03–0.06   |                    | $\%/\text{C}$    |
| $V_{COIN}$                                      | Input Resistance  | $V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | $10^5$<br>$10^6$<br>$10^6$           |                    | $\text{M}\Omega$ |
| $V_{CO}$  | Output Duty Cycle   | $V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | 50<br>50<br>50                       |                    | %                |
| $t_{THL}$                                       | VCO Output Transition Time  | $V_{DD} = 5\text{V}$   |                   | 90                                   | 200                | ns               |
| $t_{THL}$                                       |   | $V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | 50<br>45                             | 100<br>80          | ns               |
| <b>PHASE COMPARATORS SECTION</b>                |   |  |                   |                                      |                    |                  |
| $R_{IN}$  | Input Resistance<br>Signal Input                                      | $V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   | 1<br>0.2<br>0.1   | 3<br>0.7<br>0.3                      |                    | $\text{M}\Omega$ |
|   | Comparator Input  | $V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | $10^6$<br>$10^6$<br>$10^6$           |                    |                  |
|   | AC-Coupled Signal Input Voltage Sensitivity                           | $C_{SERIES} = 1000\text{ pF}$<br>$f = 50\text{ kHz}$<br>$V_{DD} = 5\text{V}$<br>$V_{DD} = 10\text{V}$<br>$V_{DD} = 15\text{V}$   |                   | 200<br>400<br>700                    | 400<br>800<br>1400 | mV               |
| <b>DEMODULATOR OUTPUT</b>                       |   |  |                   |                                      |                    |                  |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**AC Electrical Characteristics** (Continued)

| Symbol                                  | Parameter      | Conditions  | Min | Typ               | Max | Units |
|---|----------------|---|-----|-------------------|-----|-------|
| VCO <sub>IN</sub> -<br>V <sub>DEM</sub> | Offset Voltage | RS ≥ 10 kΩ, V <sub>DD</sub> = 5V  |     | 1.50              | 2.2 | V     |
|   |                | RS ≥ 10 kΩ, V <sub>DD</sub> = 10V   |     | 1.50              | 2.2 |       |
|   |                | RS ≥ 50 kΩ, V <sub>DD</sub> = 15V   |     | 1.50              | 2.2 |       |
|   | Linearity      | RS ≥ 50 kΩ<br>VCO <sub>IN</sub> = 2.5V ± 0.3V, V <sub>DD</sub> = 5V<br>VCO <sub>IN</sub> = 5V ± 2.5V, V <sub>DD</sub> = 10V<br>VCO <sub>IN</sub> = 7.5V ± 5V, V <sub>DD</sub> = 15V |     | 0.1<br>0.6<br>0.8 |     | %     |

**ZENER DIODE**

|                |                          |                        |     |     |     |   |
|----------------|--------------------------|------------------------|-----|-----|-----|---|
| V <sub>Z</sub> | Zener Diode Voltage      | I <sub>Z</sub> = 50 μA | 6.3 | 7.0 | 7.7 | V |
| R <sub>Z</sub> | Zener Dynamic Resistance | I <sub>Z</sub> = 1 mA  |     | 100 |     | Ω |

Note 5: AC Parameters are guaranteed by DC correlated testing.

**Phase Comparator State Diagrams**




FIGURE 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Waveforms




FIGURE 3. Typical Waveform Employing Phase Comparator I in Locked Condition




FIGURE 4. Typical Waveform Employing Phase Comparator II in Locked Condition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics

Typical Center Frequency vs C1  
for R1 = 10 kΩ, 100 kΩ and 1 MΩ




FIGURE 5.

Typical Frequency vs C1  
for R2 = 10 kΩ, 100 kΩ and 1 MΩ




FIGURE 6.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I,  $P_D(\text{Total}) = P_D(f_o) + P_D(f_{MIN}) + P_D(R_2)$ ; Phase Comparator II,  $P_D(\text{Total}) = P_D(f_{MIN})$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)  
 Typical  $f_{MAX}/f_{MIN}$  vs R2/R1




FIGURE 7.

Typical VCO Power Dissipation  
 at Center Frequency vs R1




FIGURE 8.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I,  $P_D (Total) = P_D (f_o) + P_D (f_{MIN}) + P_D (R_S)$ ; Phase Comparator II,  $P_D (Total) = P_D (f_{MIN})$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)

Typical VCO Power Dissipation at  $f_{MIN}$  vs  $R_2$




FIGURE 9.

Typical Source Follower Power Dissipation vs  $R_S$




FIGURE 10.

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I,  $P_D (Total) = P_D (f_o) + P_D (f_{MIN}) + P_D (R_S)$ ; Phase Comparator II,  $P_D (Total) = P_D (f_{MIN})$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 11. Typical VCO Linearity vs R1 and C1

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, P<sub>D</sub> (Total) = P<sub>D</sub> (f<sub>0</sub>) + P<sub>D</sub> (f<sub>MIN</sub>) + P<sub>D</sub> (R<sub>S</sub>); Phase Comparator II, P<sub>D</sub> (Total) = P<sub>D</sub> (f<sub>MIN</sub>).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Design Information

This information is a guide for approximating the value of external components for the CD4046B in a phase-locked-loop system. The selected external components must be within the following ranges: R1, R2 ≥ 10 kΩ, R<sub>S</sub> ≥ 10 kΩ, C1 ≥ 50 pF.

In addition to the given design information, refer to Figure 5, Figure 6, Figure 7 for R1, R2 and C1 component selections.

| Characteristics                           | Using Phase Comparator I   |                 | Using Phase Comparator II   |                 |
|---|--|-----------------|---|-----------------|
|   | VCO Without Offset<br>R2 = ∞   | VCO With Offset | VCO Without Offset<br>R2 = ∞  | VCO With Offset |
| VCO Frequency                             |  |                 |   |                 |
| For No Signal Input                       | VCO in PLL system will adjust to center frequency, f <sub>o</sub>  |                 | VCO in PLL system will adjust to lowest operating frequency, f <sub>min</sub> |                 |
| Frequency Lock Range, 2 f <sub>L</sub>    | 2 f <sub>L</sub> = full VCO frequency range<br>2 f <sub>L</sub> = f <sub>max</sub> - f <sub>min</sub>          |                 |   |                 |
| Frequency Capture Range, 2 f <sub>C</sub> | $2 f_C \approx \frac{1}{\pi} \sqrt{\frac{2 \pi f_L}{\tau_1}}$  |                 |   |                 |
| Loop Filter Component Selection           |  |                 | For 2 f <sub>C</sub> , see Ref.<br><br>f <sub>C</sub> = f <sub>L</sub>        |                 |
| Phase Angle Between Single and Comparator | 90° at center frequency (f <sub>o</sub> ), approximating 0° and 180° at ends of lock range (2 f <sub>L</sub> ) |                 | Always 0° in lock   |                 |
| Locks on Harmonics of Center Frequency    | Yes  |                 | No  |                 |
| Signal Input Noise Rejection              | High   |                 | Low   |                 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Design Information (Continued)


| Characteristics         | Using Phase Comparator I  |  | Using Phase Comparator II   |  |
|-------------------------|---|--|---|--|
|                         | VCO Without Offset<br>R2 = ∞                                      | VCO With Offset  | VCO Without Offset<br>R2 = ∞  | VCO With Offset  |
| VCO Component Selection | Given: $f_o$ .<br>Use $f_o$ with Figure 5 to determine R1 and C1. | Given: $f_o$ and $f_L$ .<br>Calculate $f_{min}$ from the equation<br>$f_{min} = f_o - f_L$ .<br><br>Use $f_{min}$ with Figure 6 to determine R2 and C1.<br><br>Calculate $\frac{f_{max}}{f_{min}}$ from the equation<br>$\frac{f_{max}}{f_{min}} = \frac{f_o + f_L}{f_o - f_L}$ Use $\frac{f_{max}}{f_{min}}$ with Figure 7 to determine ratio R2/R1 to obtain R1. | Given: $f_{max}$ .<br>Calculate $f_o$ from the equation<br>$f_o = \frac{f_{max}}{2}$<br><br>Use $f_o$ with Figure 5 to determine R1 and C1. | Given: $f_{min}$ and $f_{max}$ .<br>Use $f_{min}$ with Figure 6 to determine R2 and C1.<br><br>Calculate $\frac{f_{max}}{f_{min}}$<br><br>Use $\frac{f_{max}}{f_{min}}$ with Figure 7 to determine ratio R2/R1 to obtain R1. |

## References

G.S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.  
 Floyd Gardner, "Phaselock Techniques", John Wiley & Sons, 1966.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**Physical Dimensions** inches (millimeters) unless otherwise noted



16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow  
Package Number M16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide  
Package Number N16E

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

**LIFE SUPPORT POLICY**

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# LM311


## Single Comparator

### Features


- Low input bias current : 250nA (Max)
- Low input offset current : 50nA (Max)
- Differential Input Voltage :  $\pm 30V$
- Power supply voltage : single 5.0V supply to  $\pm 15V$ .
- Offset voltage null capability.
- Strobe capability.

### Description


The LM311 series is a monolithic, low input current voltage comparator. The device is also designed to operate from dual or single supply voltage.



### Internal Block Diagram



## Schematic Diagram



## Absolute Maximum Ratings

| Parameter                               | Symbol   | Value       | Unit |
|---|----------|-------------|------|
| Total Supply Voltage                    | VCC      | 36          | V    |
| Output to Negative Supply Voltage LM311 | VO - VEE | 40          | V    |
| Ground to Negative voltage              | VEE      | -30         | V    |
| Differential Input Voltage              | VI(DIFF) | 30          | V    |
| Input Voltage                           | VI       | ±15         | V    |
| Output Short Circuit Duration           | -        | 10          | sec  |
| Power Dissipation                       | PD       | 500         | mW   |
| Operating Temperature Range             | TOPR     | 0 ~ +70     | °C   |
| Storage Temperature Range               | TSTG     | - 65 ~ +150 | °C   |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

## Electrical Characteristics

( $V_{CC} = 15V$ ,  $T_A = 25^\circ C$ , unless otherwise specified)

| Parameter               | Symbol        | Conditions   | Min.                | Typ.                | Max. | Unit |
|-------------------------|---------------|--|---------------------|---------------------|------|------|
| Input Offset Voltage    | $V_{IO}$      | $R_S \leq 50K\Omega$   | -                   | 1.0                 | 7.5  | mV   |
|                         |               |  | Note 1              | -                   | -    |      |
| Input Offset Current    | $I_{IO}$      |  | -                   | 6                   | 50   | nA   |
|                         |               |  | Note 1              | -                   | -    |      |
| Input Bias Current      | $I_{BIAS}$    |  | -                   | 100                 | 250  | nA   |
|                         |               |  | Note 1              | -                   | -    |      |
| Voltage Gain            | $G_V$         | -  | 40                  | 200                 | -    | V/mV |
| Response Time           | TRES          | Note 2   | -                   | 200                 | -    | ns   |
| Saturation Voltage      | $V_{SAT}$     | $I_O = 50mA, V_I \leq -10mV$   | -                   | 0.75                | 1.5  | V    |
|                         |               | $V_{CC} \geq 4.5V, V_{EE} = 0V$<br>$I_O = 8mA, V_I \leq -10mV$ ,<br>Note 1 | -                   | 0.23                | 0.4  |      |
| Strobe "ON" Current     | $I_{STR(ON)}$ | -  | -                   | 3                   | -    | mA   |
| Output Leakage Current  | $I_{SINK}$    | $I_{STR} = 3mA, V_I \geq 10mV$<br>$V_O = 15V, V_{CC} = \pm 15V$            | -                   | 0.2                 | 50   | nA   |
| Input Voltage Range     | $V_{I(R)}$    | Note 1   | -14.5<br>to<br>13.0 | -14.7<br>to<br>13.8 | -    | V    |
| Positive Supply Current | $I_{CC}$      | -  | -                   | 3.0                 | 7.5  | mA   |
| Negative Supply Current | $I_{EE}$      | -  | -                   | -2.2                | -5.0 | mA   |
| Strobe Current          | $I_{STR}$     | -  | -                   | 3                   | -    | mA   |

### Notes :

- $0 \leq T_A \leq +70^\circ C$
- The response time specified is for a 100mV input step with 5mV over drive.

## Typical Performance Characteristics




Figure 1. Input Bias Current vs Temperature




Figure 2. Input Offset Current vs Temperature




Figure 3. Offset Voltage vs Input Resistance




Figure 4. Input Bias Current vs Differential Input Voltage




Figure 5. Common Mode Limits vs Temperature




Figure 6. Output Voltage vs Differential Input Voltage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Typical Performance Characteristics (continued)




Figure 7. Saturation voltage vs Current




Figure 8. Supply Current vs Temperature




Figure 9. Leakage Current vs Temperature




Figure 10. Supply Current vs Supply Voltage




Figure 11. Current Saturation Voltage





Figure 12. Output Limiting Characteristics

## Mechanical Dimensions

## Package

## 8-DIP




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

6 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Mechanical Dimensions (Continued)

## Package

## 8-SOP



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Ordering Information

| Product Number | Package | Operating Temperature |
|----------------|---------|-----------------------|
| LM311N         | 8-DIP   | 0 ~ +70°C             |
| LM311M         | 8-SOP   |                       |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

8 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## กิตติกรรมประกาศ

ขอขอบพระคุณบิดา มารดา ที่คอยห่วงใย และให้กำลังใจ เอาใจใส่ และสนับสนุน การศึกษาเล่าเรียน โดยมีได้ย่อท้อมาโดยตลอด

ขอขอบพระคุณอาจารย์ที่ปรึกษา รศ.ดร.กนก เจนจิระพงศ์เวช และอาจารย์ทุกคนใน ภาควิชา สำหรับคำแนะนำ ข้อชี้แนะต่าง ๆ ทางด้านวิชาการ และการดำเนินงาน การให้โอกาส ในการดำเนินงาน ซึ่งผู้จัดทำขอเข้าไปปฏิบัติเพื่อให้เกิดประโยชน์ในชีวิตประจำวันต่อไป

ขอขอบพระคุณ ผู้บังคับบัญชา ที่เล็งเห็นคุณค่าของการศึกษา และอนาคตของผู้จัดทำ โดยให้เวลาและโอกาสในการไปศึกษาเล่าเรียน ทั้งในเวลาและนอกเวลาปฏิบัติงาน ซึ่งผู้จัดทำ จะนำความรู้ที่ได้ศึกษามาใช้ประโยชน์กับงานในหน้าที่ต่อไป

ขอขอบคุณ พี่ น้อง และเพื่อน ที่คอยให้กำลังใจ และให้ความช่วยเหลือ ให้คำปรึกษา จนทำให้การปฏิบัติงานสำเร็จลุล่วงไปด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้