


คุณสมบัติของคอนดักเตดอีเอ็มไอในดีซีทูดีซีคอนเวอร์เตอร์
(Conducted EMI Performance in DC to DC Converter)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมระบบควบคุม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2546

เลขหมู่.....
เลขทะเบียน..... 55675
วัน,เดือน,ปี..... 24 พ.ค. 2548



คุณสมบัติของคอนดักเตดอีเอ็มไอในดีซีทูดีซีคอนเวอร์เตอร์
(Conducted EMI Performance in DC to DC Converter)

โดย

นายณัฐพงษ์ พงษ์นุช รหัส 44015284

นายพรชัย วงษ์ศรี รหัส 44015292



อาจารย์ที่ปรึกษา

รศ.ดร. โยธิน เปรมปราณีรัชต์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติของคอนดักเตอ์เอ็มไอในคิซึทึคิซึคอนเวอร์เตอร์

นายณัฐพงษ์ พงษ์นุช

นายพรชัย วงษ์ศรี

รศ.ดร.โยธิน เปรมปราณีรัชต์ อาจารย์ที่ปรึกษา

ปีการศึกษา 2546

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการศึกษาคูณสมบัติของคอนดักเตอ์เอ็มไอในคิซึทึคิซึคอนเวอร์เตอร์แบบบัคคอนเวอร์เตอร์ (Buck Converter) โดยเป็นการพัฒนาวงจรคอนเวอร์เตอร์ซึ่งมีปัญหาเกี่ยวกับสัญญาณรบกวนก่อนข้างสูงจากอุปกรณ์ที่ใช้ในวงจรที่อาจเป็นแหล่งกำเนิดสัญญาณรบกวนเมื่อทำงานในควมถี่สูงเพื่อลดสัญญาณรบกวนที่ต้นเหตุโดยตรงในวงจรคอนเวอร์เตอร์ โดยใช้การเทคนิคการบาลานซ์ (Balance Technique) วงจรในส่วนต่างๆ เพื่อลดสัญญาณรบกวนในวงจรลงและยังได้ศึกษาอุปกรณ์ต่างๆ ที่มีส่วนช่วยในการลดสัญญาณรบกวน เช่น ออปโตคัปเปอร์ (Optocoupler) คีคัปปลิง (Decoupling) และวงจรสแนบเบอร์ (Snubber)

Conducted EMI Performance in DC to DC Converter

Nattapong Pongnuch

Pornchai Wongsri

Assoc.Prof.Dr. Yothin Prempraneerach Advisor

2003

Abstract

This thesis is study of Conducted EMI Performance in DC to DC Converter. This is developing the dc to dc buck converter which has the problem about the noise form the device in the circuit when it actives at high frequency. In order to reduce EMI noise in dc to dc buck converter, circuit balance technique is used. And study the electronic devices which helps to reduce EMI noise such as optocouplers, decoupling and snubber circuit.

ปริญญาโทปีการศึกษา 2546

ภาควิชา วิศวกรรมระบบควบคุม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง คุณสมบัติของคอนดักเตอร์เอ็มไอในคิซีทีซีคอนเวอร์เตอร์

ผู้จัดทำ

นายณัฐพงษ์ พงษ์นุช

นายพรชัย วงษ์ศรี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาานิพนธ์สามารถสำเร็จลุล่วง ด้วยคำแนะนำและคำปรึกษาจาก รศ.ดร.โยธิน เปรมปราณีรัชต์ ผู้ทำปริญญาานิพนธ์รู้สึกซาบซึ้งในความอนุเคราะห์จากท่านและ ขอกราบขอบพระคุณเป็นอย่างสูง และยังมีรุ่นพี่ปริญญาโทอีกท่านที่มีน้ำใจให้คำปรึกษา นั่นคือ พี่ชัยวัฒน์ เถระกุล และต้องขอขอบคุณทุกๆท่านในสถานทดสอบที่อำนวยความสะดวกทุกอย่างเรื่อยมา ที่ให้การศึกษาและตลอดจนคำปรึกษาทุกอย่างให้สำเร็จลุล่วงด้วยดี

ขอขอบคุณบิดามารดา ครอบครัวและเพื่อนๆของข้าพเจ้าที่คอยช่วยเหลือและให้กำลังใจตลอดมา คุณค่าและประโยชน์อันพึงมีจากปริญญาานิพนธ์นี้ ขอขอบคุณแต่ผู้มีพระคุณทุกท่าน

นายณัฐพงษ์ พงษ์นุช
นายพรชัย วงษ์ศรี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	IV
สารบัญ	V
สารบัญภาพ	VIII
สารบัญตาราง	XII
บทที่ 1 บทนำ	1
1.1 ความสำคัญของปัญหา	1
1.2 จุดมุ่งหมายและวัตถุประสงค์ของการทดลอง	2
1.3 ขอบเขตของการวิจัย	5
1.4 ขั้นตอนการศึกษา	5
บทที่ 2 ทฤษฎีและหลักการต่าง ๆ	6
2.1 ความหมายของสัญญาณรบกวน	6
2.2 ทางเดินของสัญญาณรบกวน	7
2.3 การวิเคราะห์การป้องกันสัญญาณรบกวนโดยวิเคราะห์ทางเดิน	7
2.4 การป้องกันสัญญาณรบกวนโดยวิเคราะห์ทางเดินของสัญญาณรบกวน	8
2.5 สัญญาณรบกวนที่ผ่านสายตัวนำ	8
2.6 การวัดสัญญาณรบกวนในสายตัวนำ	8
2.7 วิธีลดสัญญาณรบกวน	12
บทที่ 3 ทฤษฎีและการออกแบบวงจรบัคคอนเวอร์เตอร์	14
3.1 ทฤษฎีวงจรมอเตอร์	14
3.1.1 บัคคอนเวอร์เตอร์	14
3.1.2 การทำงานของบัคคอนเวอร์เตอร์	16
3.2 การวิเคราะห์สัญญาณรบกวนในวงจรมอเตอร์	17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1	รูปคลื่นของสัญญาณสวิตชิง	18
3.2.2	การเกิดค่าประจุแฝง	18
3.3	วงจรบัคคอนเวอร์เตอร์	19
3.4	วงจรบัคคอนเวอร์เตอร์แบบปรับปรุงโดยการบาลานซ์	21
3.4.1	การวิเคราะห์ห้วงจรบาลานซ์	24
3.5	การวิเคราะห์เสถียรภาพของวงจรควบคุม	26
3.5.1	การทดสอบเสถียรภาพการทำงานของวงจรควบคุม	26
3.5.2	การชดเชยรูปเพื่อป้องกันการแกว่งของวงจรควบคุม	26
3.5.3	เสถียรภาพของลูปป้อนกลับ	28
3.5.4	อัตรายบายของ LC ฟิเตอร์ที่เอาท์พุท	29
3.5.5	อัตรายบายของ PWM	30
3.5.6	อัตรายบายของวงจรขยายความแตกต่าง	31
3.5.7	การกำหนดค่า R และ C สำหรับวงจรขยายความแตกต่างเพื่อชดเชยลูป	34
3.5.8	ออปโตคัปเปเตอร์ในวงจรควบคุม	39
3.6	วงจรสแน็บเบอร์	41
3.6.1	วงจรสแน็บเบอร์ช่วงหยุดกระแส	42
3.6.2	วงจรสแน็บเบอร์ป้องกันแรงดันเกิน	44
3.7	ขั้นตอนการออกแบบ	45
3.8	วิธีลดสัญญาณรบกวนที่ได้ทำในโครงการนี้	47
บทที่ 4	การเลือกใช้อุปกรณ์	48
4.1	มอสเฟตกำลัง(Power MOSFET)	54
4.2	ไดโอดกำลัง(Power Diode)	54
4.2.1	ฟาสต์-รีคัพเวอรีไดโอด และ อุลตราฟาสต์-รีคัพเวอรีไดโอด	54
4.2.2	ชอตต์กีไดโอด	54
4.3	ตัวเก็บประจุ	55
4.3.1	ตัวเก็บประจุเอาท์พุท	55
4.3.2	ตัวเก็บประจุใช้ในการลดสัญญาณรบกวน	55
4.4	วงจรที่ใช้ในการทดลอง	
4.4.1	วงจรเบสสิคบัคคอนเวอร์เตอร์	60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.2 วงจรบาลานซ์บัคคอนเวอร์เตอร์	61
บทที่ 5 การทดลองและผลการทดลอง	62
5.1 วงจรพื้นฐานของบัคคอนเวอร์เตอร์	62
5.1.1 ผลการทดลองรูปคลื่นสัญญาณ	62
5.1.2 ทดลองต่อฮีทซิงค์(Heat sink) ลงกราวด์เพลน(Gound plane)	66
5.2 วงจรที่ทำการปรับปรุงโดยการบาลานซ์	66
5.2.1 ผลการทดลองรูปคลื่นสัญญาณ	67
5.3 ผลการทดลองสัญญาณรบกวนจากวงจรพื้นฐานของบัคคอนเวอร์เตอร์	70
5.4 ผลการทดลองสัญญาณรบกวนจากวงจรบัคคอนเวอร์เตอร์ที่ได้ทำการบาลานซ์แล้ว	70
5.4.1 ที่เอาต์พุต 5 โวลต์	70
5.4.2 ที่เอาต์พุต 7.5 โวลต์	72
5.4.3 ที่เอาต์พุต 10 โวลต์	74
5.4.4 การวัดกระแส Idm และ Icm ด้วย current probe	76
บทที่ 6 สรุปผลการทดลอง	79
บรรณานุกรม	83
ภาคผนวกที่ 1 ข้อมูลทางเทคนิคของตัวควบคุม TL494	
ภาคผนวกที่ 2 ข้อมูลทางเทคนิคของออปโตคัปเจอร์ PC817	
ภาคผนวกที่ 3 ข้อมูลทางเทคนิคของเพาเวอร์มอสเฟต IRF640	
ภาคผนวกที่ 4 ข้อมูลทางเทคนิคของซีอิกกีแบเรียร์ไดโอด 1N5821	
ภาคผนวกที่ 5 ข้อมูลทางเทคนิคของโปรแกรมเมเบิลชันทันแรกลูเรเตอร์ TL431	

สารบัญภาพ

รูปภาพ	หน้า
รูปที่ 1.1 บล็อกไดอะแกรมของวงจรภายในเครื่องรับวิทยุ	1
รูปที่ 1.2 สัญญาณรบกวนจาก “ภายนอก”	2
รูปที่ 1.3 ปัญหาภายนอกเหนือจากที่ได้กล่าวมา	2
รูปที่ 1.4 กราฟแสดงเทคนิคในการแก้ปัญหาและค่าใช้จ่ายในการแก้ปัญหา	3
รูปที่ 2.1 บล็อกไดอะแกรมซึ่งแสดงทางเดินของสัญญาณรบกวน	7
รูปที่ 2.2 แสดงถึงการแพร่กระจายสัญญาณในสายตัวนำ	9
รูปที่ 2.3 แสดงโครงสร้างของ Power Supply Filter	10
รูปที่ 2.4 แสดงโครงสร้างของเครื่องรับสัญญาณรบกวน (LISN)	11
รูปที่ 2.5 แสดงถึงการจัดวางอุปกรณ์ที่ใช้วัดสัญญาณรบกวน	12
รูปที่ 3.1 วงจรบัคคอนเวอร์เตอร์	15
รูปที่ 3.2 รูปคลื่นแรงดัน และ กระแสในบัคคอนเวอร์เตอร์	16
รูปที่ 3.3 รูปคลื่นของกระแสที่ตัวเก็บประจุ และแรงดันเอาต์พุตบัคคอนเวอร์เตอร์	17
รูปที่ 3.4 วงจรบัคคอนเวอร์เตอร์เมื่อเกิดค่าประจุแฝงขึ้นที่ความถี่สูงๆ	19
รูปที่ 3.5 วงจรบัคคอนเวอร์เตอร์พื้นฐาน	19
รูปที่ 3.6 วงจรบัคคอนเวอร์เตอร์ที่ความถี่สูง	20
รูปที่ 3.7 แสดงการวิเคราะห์สัญญาณรบกวนในสาย ไลน์ และ นิวตรอน	21
รูปที่ 3.8 การบาลานซ์แหล่งจ่าย	22
รูปที่ 3.9 การบาลานซ์การส่งผ่าน	23
รูปที่ 3.10 การบาลานซ์โหลด	23
รูปที่ 3.11 แสดงการไหลของกระแสสัญญาณรบกวนที่เกิดขึ้นในวงจรบาลานซ์ ช่วง ON-State	24
รูปที่ 3.12 แสดงการไหลของกระแสสัญญาณรบกวนที่เกิดขึ้นในวงจรบาลานซ์ ช่วง OFF-State	25
รูปที่ 3.13 ลักษณะการเปลี่ยนแปลงระดับของกระแสไหล	27
รูปที่ 3.14 แสดงลักษณะตัวอย่างรูปของวงจรควบคุมแบบป้อนกลับใน สวิทชิงเพาเวอร์ซัพพลาย	27
รูปที่ 3.15 แสดงเงื่อนไขเสถียรภาพซึ่งคู่ได้จากอัตราขยายรวมและมุมเฟสของลูปเปิด	28
รูปที่ 3.16 (ก) แสดงผลตอบสนองอนงค์ของอัตราขยายและมุมเฟสของ วงจร LCฟิลเตอร์ที่เอาต์พุต	29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.16 (ข) แสดงผลตอบสนองความถี่ของวงจร LCฟิลเตอร์เมื่อ ตัวเก็บประจุ Co มีค่าความต้านทานแฝง ESR ภายในตัว	29
รูปที่ 3.17 แสดงการจัดเน็คเทวีร์ค A และ B ของวงจรขยายความต่าง E/A	31
รูปที่ 3.18 แสดงการจัดวงจรขยายความแตกต่างแบบที่ 1	32
รูปที่ 3.19 แสดงการจัดวงจรขยายความแตกต่างแบบที่ 2	33
รูปที่ 3.20 แสดงการจัดวงจรขยายความแตกต่างแบบที่ 3	34
รูปที่ 3.21 แสดงความสัมพันธ์ระหว่างค่า K และมุมเฟสที่ต้องการชดเชย (Boost)	36
รูปที่ 3.22 แสดงโบคพลอตที่เป็นไปตามความสัมพันธ์กับค่า K ของวงจรขยาย	39
รูปที่ 3.23 แสดงโครงสร้างภายในของ ออปโตคัปเปิลอร์	40
รูปที่ 3.24 แสดงการจัดวงจรเพื่อป้องกันแรงดันเอาท์พุทมายัง วงจรขยายความแตกต่างด้วยออปโตคัปเปิลอร์	41
รูปที่ 3.25 แสดงลักษณะกระแสและแรงดันคร่อมทรานซิสเตอร์	42
รูปที่ 3.26 แสดงวงจรสับเบอรีช่วงหยุดนำกระแส	42
รูปที่ 3.27 แสดงวงจรสับเบอรีป้องกันแรงดันเกิน	44
รูปที่ 3.28 วงจรบัคคอนเวอร์เตอร์พื้นฐาน	46
รูปที่ 4.1 แสดงลักษณะของกระแสและแรงดันตกคร่อมเพาเวอร์มอสเฟต	50
รูปที่ 4.2 แสดงตัวเก็บประจุแฝงที่ต่ออยู่ระหว่างขาต่างๆ ภายในตัวเพาเวอร์มอสเฟต	51
รูปที่ 4.3 แสดงลักษณะแรงดันเกต-ซอร์สและกระแสขาเกต ขณะเพาเวอร์มอสเฟตถูกไบอัสให้กระแส	51
รูปที่ 4.4 แสดงตัวอย่างแผนภูมิประจุที่เกต	52
รูปที่ 4.5 แสดงลักษณะการชาร์จประจุที่ขาเกตตามเวลา	53
รูปที่ 4.6 ตัวเก็บประจุในความเป็นจริง	56
รูปที่ 4.7 กราฟแสดงอิมพีแดนซ์ของตัวเก็บประจุที่ความถี่ต่างๆ	56
รูปที่ 4.8 แสดงช่วงความถี่ใช้งานของตัวเก็บประจุแต่ละชนิด	57
รูปที่ 4.9 ตัวเก็บประจุที่มีโครงสร้างลักษณะเป็นท่อ	58
รูปที่ 4.10 แสดงวงจรเบสีกบัคคอนเวอร์เตอร์	60
รูปที่ 4.11 แสดงวงจรบาลานซ์บัคคอนเวอร์เตอร์	61
รูปที่ 5.1 วงจรบัคคอนเวอร์เตอร์ที่ยังไม่มีการลดสัญญาณรบกวน	62
รูปที่ 5.2 แสดงแรงดันตกคร่อมที่ขา เกตและขาซอร์สของเพาเวอร์มอสเฟต(Vgs)	62
รูปที่ 5.3 แสดงแรงดันตกคร่อมที่ขาเดรนและขาซอร์สของเพาเวอร์มอสเฟต(Vds)	63

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.4 แสดงกระแสที่ไหลผ่านตัวเหนี่ยวนำ(IL)	63
รูปที่ 5.5 แสดงแรงดันที่ตกคร่อมตัวเหนี่ยวนำ(VL)	64
รูปที่ 5.6 แสดงแรงดันตกคร่อมไดโอด(Vd)	64
รูปที่ 5.7 แสดงแรงดันเอาต์พุตขณะมีโหลด 1 แอมป์	65
รูปที่ 5.8 แสดงแรงดันเอาต์พุตขณะมีโหลด 2แอมป์	65
รูปที่ 5.9 ทดลองต่อฮีทซิงค์(Heat sink) ลงกราวด์เพลน	66
รูปที่ 5.10 วงจรที่ทำการปรับปรุงโดยการบาลานซ์และ ต่อกราวด์เพลน	66
รูปที่ 5.11 แสดงแรงดันตกคร่อมที่ขา เกทและขาซอร์สของเพาเวอร์มอสเฟต(Vgs)	67
รูปที่ 5.12 แสดงแรงดันตกคร่อมที่ขาเดรนและขาซอร์สของเพาเวอร์มอสเฟต(Vds)	67
รูปที่ 5.13 แสดงแรงดันตกคร่อมไดโอด(Vd)	68
รูปที่ 5.14 แสดงรูปแรงดันเอาต์พุตของวงจรที่ทำการบาลานซ์	68
รูปที่ 5.15 แสดงแรงดันที่จุด VDE	69
รูปที่ 5.16 แสดงแรงดันที่จุด VFE	69
รูปที่ 5.17 แสดงแรงดันที่จุด VAC และ VBC	69
รูปที่ 5.18 แสดงสัญญาณรบกวนขณะยังไม่ต่ออุปกรณ์ใดๆ ที่ช่วยในการลดสัญญาณโหลด 1แอมป์	70
รูปที่ 5.19 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และ ต่อฮีทซิงค์ลงกราวด์เพลน โหลด-1 แอมป์	70
รูปที่ 5.20 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะแหล่งจ่าย	71
รูปที่ 5.21 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะ Termination	71
รูปที่ 5.22 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดวงจรสับเบอร์ออก	71
รูปที่ 5.23 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะ Transmission Line	72
รูปที่ 5.24 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และต่อฮีทซิงค์ลงกราวด์เพลน	72
รูปที่ 5.25 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะแหล่งจ่าย	72
รูปที่ 5.26 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะ Termination	73
รูปที่ 5.27 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดวงจรสับเบอร์ออก	73
รูปที่ 5.28 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดกราวด์แผ่นฮีทซิงค์ออก	73
รูปที่ 5.29 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และต่อฮีทซิงค์ลงกราวด์เพลน	74
รูปที่ 5.30 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะแหล่งจ่าย	74
รูปที่ 5.31 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะ Termination	74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.32 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดวงจรสับเบอร์ออก	75
รูปที่ 5.33 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดกราวด์แผ่นฮีตซิงค์ออก	75
รูปที่ 5.34 แสดงสัญญาณรบกวนที่มาจากแหล่งจ่ายไฟที่ใช้ทดลอง	75
รูปที่ 5.35 แสดงการเปรียบเทียบกระแสดิฟเฟอเรนเชียล โหมด(Idm)	76
รูปที่ 5.36 แสดงการเปรียบเทียบกระแสคอมมอน โหมด	77
รูปที่ 5.37 แสดงการเปรียบเทียบสัญญาณรบกวนวงจรบัคและวงจรที่ทำการบาลานซ์แล้ว	78
รูปที่ 5.38 แสดงการเปรียบเทียบสัญญาณรบกวนวงจรที่ทำการบาลานซ์ ระหว่าง V_o 5V กับ V_o 10V	78
รูปที่ 6.1 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนวงจรเบสิกบัคกับวงจรบาลานซ์	80
รูปที่ 6.2 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนวงจรบาลานซ์เมื่อปลดตัวนำต่างๆ	80
รูปที่ 6.3 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนวงจรบาลานซ์ที่ V_o ค่าต่างๆ กับวงจรเบสิกบัค	81
รูปที่ 6.4 แสดงแผนภูมิเปรียบเทียบกระแสดิฟเฟอเรนเชียล โหมดวงจรเบสิกบัค กับวงจรบาลานซ์	81
รูปที่ 6.5 แสดงแผนภูมิเปรียบเทียบกระแสคอมมอน โหมดวงจรเบสิกบัค กับวงจรบาลานซ์	82

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตาราง

หน้า

ตารางที่ 4.1 แสดงผลของของความยาวของขาตัวเก็บประจุชนิดเซรามิก

59



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความสำคัญของปัญหา

ปัจจุบันได้มีการนำวงจรไฟฟ้าและอิเล็กทรอนิกส์ไปใช้งานอย่างแพร่หลาย ทำให้วงจรต่างๆ ต้องทำงานในระยะเวลาใกล้เคียงกันมากขึ้นยิ่งขึ้น ผลก็คือ วงจรเหล่านั้นอาจสร้างสัญญาณรบกวนซึ่งกันและกัน โดยเฉพาะอย่างยิ่งการรบกวนเรื่องสนามแม่เหล็กไฟฟ้า นอกจากนี้ยังนำวงจรจำนวนมากมารวมกันภายใต้พื้นที่ที่เล็กลงอย่าง เช่นใน IC (Integrated Circuit) ก็จะมีส่วนในการเพิ่มปัญหาเรื่องสัญญาณรบกวน ดังนั้นเพื่อให้วงจรสามารถทำงานได้ดีในสภาวะแวดล้อมจริง ผู้ออกแบบวงจรจำเป็นต้องคำนึงถึงปัญหาเรื่องสัญญาณรบกวนด้วย โดยวงจรนั้นต้องไม่สร้างสัญญาณรบกวนแก่วงจรอื่น อีกทั้งจะต้องไม่ถูกรบกวนจากวงจรอื่นเช่นกัน



รูปที่ 1.1 บล็อกไดอะแกรมของวงจรภายในเครื่องรับวิทยุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 สัญญาณรบกวนจาก “ภายนอก”

รูปที่ 1.3 ปัญหาภายนอกเหนือจากที่ได้กล่าวมา

รูปที่ 1.1 แสดงบล็อกไดอะแกรมของวงจรภายในเครื่องรับวิทยุ ซึ่งมีปัญหาเรื่องสัญญาณรบกวนเช่นเกิดจากการเดินสายไฟ และการต่อกราวนด์โดยมีอิมพีแดนซ์ที่กราวนด์ร่วมกันเป็นต้น ซึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ล้วนแล้วแต่มีผลต่อการสร้างสัญญาณรบกวนทั้งสิ้น รูปที่ 1.1 แสดงให้เห็นปัญหา “ภายใน” ของเครื่องรับ

ในขณะที่รูปที่ 1.2 แสดงสัญญาณรบกวนจาก “ภายนอก” เมื่อเรานำเครื่องรับวิทยุไปใช้งานจริง ๆ ซึ่งผู้ออกแบบจำเป็นต้องป้องกันสัญญาณรบกวนทั้งจากภายในและภายนอกเพื่อให้อุปกรณ์ที่ออกแบบสามารถทำงานได้อย่างมีประสิทธิภาพ

รูปที่ 1.3 แสดงปัญหานอกเหนือจากที่ได้กล่าวมา คือนอกจากจะถูกรบกวนจากสัญญาณอื่น ๆ แล้ว อุปกรณ์ที่เราออกแบบขึ้นอาจสร้างสัญญาณไปรบกวนอุปกรณ์ชนิดอื่น ๆ ได้ ดังนั้น นอกจากการป้องกันไม่ให้ถูกรบกวนจากวงจรอื่นแล้ว อุปกรณ์ที่ถูกออกแบบจะต้องไม่สร้างสัญญาณไปรบกวนอุปกรณ์อื่นอีกด้วย

1.1.1 สัญญาณรบกวนจากสนามแม่เหล็กไฟฟ้า

การยอมรับสนามแม่เหล็กไฟฟ้า (Electromagnetic Compatibility, EMC) จะแสดงขีดความสามารถของอุปกรณ์แต่ละชิ้นในการทำงานอย่างปกติภายใต้สนามแม่เหล็กไฟฟ้า ปัญหาเกี่ยวกับการยอมรับสนามแม่เหล็กไฟฟ้า นี้ควรถูกนำมาพิจารณาตั้งแต่เริ่มออกแบบ มิฉะนั้นค่าใช้จ่ายที่ตามมาจะสูงขึ้นและวิธีแก้ไขจะยากขึ้น รูปที่ 1.4 เป็นกราฟแสดงเทคนิคในการแก้ปัญหาและค่าใช้จ่ายในการแก้ปัญหานั้น ๆ เปรียบเทียบระหว่างขั้นตอนในช่วงต่าง ๆ ตั้งแต่เริ่มออกแบบทดสอบจนถึงการผลิตซึ่งจะเห็นได้ว่าถ้าหาก



รูปที่ 1.4 กราฟแสดงเทคนิคในการแก้ปัญหาและค่าใช้จ่ายในการแก้ปัญหา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์ถูกออกแบบพร้อมกับการใช้เทคนิคในการลดสัญญาณรบกวนตั้งแต่เริ่มต้นแล้ว วิธีที่ใช้จะเป็นแบบง่าย ๆ อีกทั้งยังเสียค่าใช้จ่ายน้อยอีกด้วย ในทางตรงกันข้ามอุปกรณ์ที่ไม่มี การป้องกันเรื่องสัญญาณรบกวนตั้งแต่แรก จะต้องประสบกับปัญหาค่อนข้างแน่นอนนอกจากจะต้องออกแบบวงจรใหม่เพื่อลดสัญญาณรบกวนแล้ว วงจรส่วนที่สร้างเพิ่มขึ้นเพื่อใช้ลดสัญญาณรบกวนจะเป็นผลให้ขนาดราคา และการสูญเสียพลังงาน ในขณะที่ใช้งานมีค่าเพิ่มขึ้น

แนวทางการแก้ปัญหาเรื่องสัญญาณรบกวนทางแม่เหล็กไฟฟ้ามีอยู่ 2 วิธีหลักๆ คือ การแก้ที่ต้นเหตุ(Suppression noise at source) และการแก้ที่ปลายทาง(Filter) วิธีการแก้ที่ต้นเหตุ ไม่นิยมมากนัก เนื่องจากต้องมีการปรับปรุงวงจรภายใน ส่วนที่เป็นสาเหตุของสัญญาณรบกวน ไม่ว่าจะเป็นการทำงานของวงจรหรืออุปกรณ์อิเล็กทรอนิกส์ภายในวงจร ซึ่งเป็นวิธีที่ค่อนข้างซับซ้อนและยุ่งยาก แต่เป็นวิธีที่ดีเนื่องจากสามารถลดหรือปรับปรุงส่วนที่เป็นต้นเหตุได้โดยตรง ไม่ต้องแก้ไขที่ปลายทาง

1.2 จุดมุ่งหมายและวัตถุประสงค์ของการทดลอง

1.2.1 ศึกษาสาเหตุหรือกลไกในการเกิดสัญญาณรบกวนชนิด คอมมอน โหมดในวงจรบัคคอนเวอร์เตอร์

1.2.2 สังเกตคุณสมบัติและเงื่อนไขในการเกิดสัญญาณรบกวนชนิด คอมมอน โหมดในวงจรบัคคอนเวอร์เตอร์

1.2.3 ทำการทดลองลดสัญญาณรบกวนชนิด คอมมอน โหมดในวงจรบัคคอนเวอร์เตอร์ โดยวิธีต่างๆ

1.3ขอบเขตของการวิจัย

สามารถลดสัญญาณรบกวนชนิด คอมมอน โหมดที่เกิดจากวงจรบัคคอนเวอร์เตอร์ ที่ทำการสร้างขึ้นได้ โดยวิธีการต่างๆจนกระทั่งลดสัญญาณรบกวนชนิด คอมมอน โหมดในวงจรบัคคอนเวอร์เตอร์ ลง ได้จนเป็นที่น่าพึงพอใจหรือต่ำกว่าเกณฑ์มาตรฐาน

1.4 ขั้นตอนการศึกษา

1.4.1 ศึกษาสาเหตุการเกิดสัญญาณรบกวน และแนวทางการแก้ไข จากเอกสารอ้างอิงต่างๆ

1.4.2 ศึกษาหลักการทำงานของวงจรบัคคอนเวอร์เตอร์ และ คุณสมบัติของอุปกรณ์ทุกตัวในวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4.3 ทำการออกแบบวงจรบัคคอนเวอร์เตอร์ จำนวนค่าอุปกรณ์ต่างๆ

1.4.4 ทำการสร้างวงจรบัคคอนเวอร์เตอร์ และ ทดลองลดสัญญาณรบกวนชนิด คอมมอน โหมด โดยวิธีที่ได้ศึกษามา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการต่างๆ

2.1 ความหมายของสัญญาณรบกวน

สัญญาณรบกวน (Noise) คือสัญญาณไฟฟ้าในวงจรที่เกิดขึ้น นอกเหนือไปจากสัญญาณที่ได้ ออกแบบเอาไว้แต่จะต้องเข้าใจว่า สัญญาณเอาท์พุทที่มีความสัมพันธ์แบบไม่เป็นเชิงเส้น (nonlinear) กับอินพุทนั้น ไม่ใช่สัญญาณรบกวน แต่เป็นปัญหาที่เกิดจากการออกแบบวงจร เว้นแต่ว่าสัญญาณดังกล่าวนี้ไปรบกวนวงจรอื่น เช่นนั้น เราจะเรียกสัญญาณนี้ว่าเป็นสัญญาณรบกวน

เราสามารถแบ่งแหล่งกำเนิดสัญญาณรบกวนออกเป็น 3 ชนิดดังนี้คือ

1. แหล่งกำเนิดสัญญาณรบกวนภายในเนื้อสาร (intrinsic noise source) เช่น เทอร์มัลนอยส์ (thermal noise) และ โชทนอยส์ (shot noise) เป็นต้น
2. แหล่งกำเนิดสัญญาณรบกวนที่สร้างโดยมนุษย์ (man-made noise source) เช่น มอเตอร์ หรือสวิตช์ เป็นต้น
3. แหล่งกำเนิดสัญญาณรบกวนจากธรรมชาติ (natural noise source) เช่น ฟ้าผ่า ฟ้าร้อง เป็นต้น

การรบกวน (interference) คือ ผลของสัญญาณรบกวนที่ทำให้วงจรทำงานได้ไม่ดีเท่าที่ควร โดยมากแล้ว เราไม่สามารถกำจัดสัญญาณรบกวนออกไปให้หมดสิ้น แต่สามารถลดสัญญาณจนกระทั่งไม่ก่อให้เกิดการรบกวนได้


ความไวต่อสัญญาณรบกวน (susceptibility) แสดงให้เห็นความสามารถของอุปกรณ์หรือวงจร ในการตอบสนองสัญญาณรบกวน โดยที่วงจรนี้ยังสามารถทำงานต่อไปได้อย่างเป็นที่น่าสนใจ

สำหรับสัญญาณรบกวนที่จะศึกษา คือ สัญญาณรบกวนที่เกิดจากสนามแม่เหล็กไฟฟ้าหรือ เรียกว่า EMI (Electromagnetic Interference)

EMI มี 2 ชนิดคือ Conducted EMI เกิดขึ้นที่สายตัวนำ และ Radiate EMI เกิดในอากาศโดยการแผ่คลื่นแม่เหล็กไฟฟ้าจากตัวอุปกรณ์ไปยังสิ่งรอบข้าง ปริมาณพันธบัตรบับนี้ศึกษาการลดทอนสัญญาณรบกวนในสายตัวนำเท่านั้น

2.2 ทางเดินของสัญญาณรบกวน

รูปที่ 2.1 เป็นบล็อกโคอะแกรมซึ่งแสดงทางเดินของสัญญาณรบกวนที่ประกอบด้วยส่วนต่างๆ 3 ส่วน คือ แหล่งกำเนิดสัญญาณรบกวน เส้นทางเชื่อมโยงสัญญาณจากแหล่งกำเนิดไปยังตัวรับ หรือการคับปลิง (coupling) และวงจรตัวรับสัญญาณรบกวน



รูปที่ 2.1 บล็อกโคอะแกรมซึ่งแสดงทางเดินของสัญญาณรบกวน

จากรูปที่ 1 จะเห็นได้ว่าปัญหาสัญญาณรบกวนจะเกิดขึ้นนั้นต้องอาศัยองค์ประกอบ 3 อย่างคือ

1. Noise Source เป็นตัวสร้างสัญญาณรบกวน
2. Receptor เป็นตัวรับสัญญาณรบกวน
3. Coupling Channel เป็นตัวส่งผ่านสัญญาณรบกวนจาก Noise Source ไปยังตัว Receptor

ในการวิเคราะห์เกี่ยวกับปัญหาเรื่องสัญญาณรบกวนนั้น เราจำเป็นจะต้องตรวจสอบว่าแหล่งกำเนิดและตัวรับสัญญาณรบกวนอยู่ที่ใด และสัญญาณรบกวนถูกคับปลิงผ่านทางใด ดังนั้นจึงสามารถป้องกันสัญญาณรบกวนได้ 3 วิธี คือ

1. กันไม่ให้แหล่งกำเนิดส่งสัญญาณรบกวนออกไป
2. ทำให้ตัวรับไม่ตอบสนองต่อสัญญาณรบกวน
3. ลดการส่งสัญญาณรบกวนผ่านการคับปลิงลงให้น้อยที่สุด

2.3 การวิเคราะห์การป้องกันสัญญาณรบกวนโดยวิเคราะห์ทางเดินของสัญญาณรบกวน

เมื่อมองถึงปัญหาจากสัญญาณรบกวนต่างๆ แล้วการแก้ปัญหาที่ย่อมแล้วแต่กรณีซึ่งกล่าวได้ว่าไม่ใช่เรื่องง่ายๆ สิ่งแรกที่ต้องคำนึงถึงก็คือ

1. สัญญาณรบกวนเกิดจากสาเหตุใด โดยสาเหตุทั้ง 3 ดังที่กล่าวมา
2. สัญญาณรบกวนเข้ามาจากไหน สัญญาณรบกวนเข้ามาได้ 3 ทางด้วยกันคือ ทางอากาศรอบเครื่อง ทางสายไฟฟ้าและทางสายดิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 การป้องกันสัญญาณรบกวนโดยวิเคราะห์ทางเดินของสัญญาณรบกวน

การแก้ปัญหาหรือการหาทางป้องกันนั้นสามารถทำได้หลายวิธี โดยอาศัยมูลเหตุปัญหาแต่ละแบบก่อน ดังต่อไปนี้

1. การแก้ปัญหาการรบกวนทางอากาศ เช่น สร้างห้องสำหรับอุปกรณ์สื่อสารหรือห้องคอมพิวเตอร์โดยเฉพาะ หรือไม่ก็วางตำแหน่งของเครื่องมือให้ห่างจากสัญญาณและเหนี่ยวนำ

2. การแก้ปัญหาการรบกวนทางสายไฟฟ้า เช่น การแก้ปัญหาโดยการจัดสาย AC หรือใช้อุปกรณ์ป้องกันสัญญาณรบกวน

3. การแก้ปัญหาการรบกวนทางสายดิน ในที่นี้หมายถึง โครงสร้างคิกโดยทางอุดมคติคือว่ามีศักดีเป็นศูนย์ แต่ทุกๆจุดบนดินไม่มีสภาพแรงแค้เหมือนกัน เมื่อดินไม่เป็นศูนย์สัญญาณรบกวนก็อาจมาจากสายดินหรือก็ไม่มีสัญญาณรบกวนลงตัวตั้งแต่ไม่ลงดิน สิ่งแรกที่ต้องทำคือสำรวจสภาพดินและทำลายดินที่สมบูรณ์ที่สุดให้ความต้านทานในสายดินถึงจุดต่ำที่สุดเท่าที่จะทำได้

2.5 สัญญาณรบกวนที่ผ่านสายตัวนำ

สาเหตุหลักของการเกิดสัญญาณรบกวน

1. ผลอันเนื่องมาจากความถี่สูงจากแหล่งจ่ายไฟสวิตซ์ซิ่งในผลิตภัณฑ์อิเล็กทรอนิกส์
2. ผลอันเนื่องมาจากการเพิ่มความเร็วในสวิตซ์ของกระบวนการแปลงพลังงานของวงจรทอนระดับ(DC to DC Converter)

2.6 การวัดสัญญาณรบกวนในสายตัวนำ


แบ่งได้เป็น 2 ประเภท คือ

1. สัญญาณรบกวนแบบคอมมอนโหมด คือ สัญญาณรบกวนที่เกิดขึ้นระหว่างสายกำลังสายโคสายหนึ่งกับสายดิน
2. สัญญาณรบกวนแบบดิฟเฟอเรนเชียลโหมด คือ สัญญาณรบกวนที่เกิดขึ้นระหว่างสายกำลังสองสาย

กระแสบกวนสนามแม่เหล็กไฟฟ้าที่ออกมาจากแหล่งจ่ายกำลังแบบสวิตซ์ซิ่ง มีด้วยกัน 2 ชนิด คือดิฟเฟอเรนเชียลโหมด เคอร์เรนท์: Id และคอมมอนโหมด เคอร์เรนท์: Ic ดังแสดงในรูปที่

2.2

ในระบบสองสายไม่มีการต่อสายดิน (green wire) คิฟเฟอร์เนเชียล – โหมด เคอร์เรนท จะไหลผ่านในส่วนที่ทำให้เกิดค่าความจุแฝง (parasitic capacitance) ระหว่างสายเฟส (phase wire) กับ โครงสร้างของผลิตภัณฑ์ และระหว่างสายนิวทรอล (neutral wire) กับ โครงสร้างของผลิตภัณฑ์



รูปที่ 2.2 แสดงถึงการแพร่กระจายสัญญาณในสายตัวนำ

วงจรกรองสัญญาณรบกวนแม่เหล็กไฟฟ้าจะใส่อยู่ระหว่างแหล่งจ่ายกำลังแบบสวิตซ์ซึ่งกับ แหล่งจ่ายไฟฟ้ากระแสสลับ โดยที่

I_{GW} คือ ตัวเหนี่ยวนำซึ่งจะถูกต่อกับสายดินเพื่อกันคอมมอน โหมด น้อยส์ เคอร์เรนท

I_C คือ คอมมอน โหมด น้อยส์ เคอร์เรนท

I_D คือคิฟเฟอร์เนเชียล โหมด น้อยส์ เคอร์เรนท

I_{CM} คือคอมมอน โหมด น้อยส์ เคอร์เรนท หลังจากผ่านวงจรกรองสัญญาณรบกวน สนามแม่เหล็กไฟฟ้าแล้ว

I_{DM} คือคิฟเฟอร์เนเชียล โหมด น้อยส์ เคอร์เรนท หลังจากผ่านวงจรกรองสัญญาณรบกวน สนามแม่เหล็กไฟฟ้าแล้ว

กระแสรบกวนผลรวมและผลต่างเหล่านี้ถูกวัดด้วย LISN (Line Impedance Stabilization Network) และเราต้องการที่จะลด

ในความเป็นจริงแล้วกระแสเหล่านี้ไม่ได้ถูกวัดด้วย LISN โดยตรง ในอุดมคติ LISN นั้นจะถูกแทนด้วยความต้านทาน 50 โอห์ม ดังรูป 2.2 แรงดันที่ถูกวัดโดย LISN คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{\text{phase}} = V_{\text{cm}} + V_{\text{dm}} = 50(I_{\text{cm}} + I_{\text{dm}}) \dots\dots\dots(1)$$

$$V_{\text{neutral}} = V_{\text{cm}} - V_{\text{dm}} = 50(I_{\text{cm}} - I_{\text{dm}}) \dots\dots\dots(2)$$

LISN เป็นอุปกรณ์มาตรฐานที่ใช้แยกสัญญาณรบกวนในสายตัวนำ จากสัญญาณใช้งานที่ใช้กันทั่วไป ในศูนย์ทดสอบ EMC

ข้อดีของ LISN มีดังนี้


1. เป็นตัวแมทซิ่ง (Matching) กับอิมพีแดนซ์ของเครื่องแสดงผลต่างๆ ที่อิมพีแดนซ์ 50 โอห์ม

2. เป็นตัวป้องกันการรบกวนจาก เอซีพาวเวอร์ไลน์ (AC POWER LINE) จากเพาเวอร์ซัพพลาย

หลักการสำคัญในการปรับปรุงวงจรกรองสัญญาณรบกวนแม่เหล็กไฟฟ้าเพื่อใช้ในการแก้ปัญหาอยู่ที่การกำหนดค่าความเหนี่ยวนำ และความจุไฟฟ้า ที่มีผลต่อความถี่ที่เกิดขึ้น

ในแผนภาพที่แสดงให้เห็นถึงจุดสำคัญของวงจรกรองสัญญาณรบกวนแม่เหล็กไฟฟ้าแสดงดัง

รูป 2.3



รูป 2.3 แสดงโครงสร้างของ Power Supply Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์สำหรับวิเคราะห์และทดสอบการรบกวนทางแม่เหล็กไฟฟ้า

หลักการสำคัญของอุปกรณ์นี้พิจารณาได้จาก สมการที่ 1 และ 2 สัญญาณรบกวนเหนี่ยวนำในรูปแรงดัน ซึ่งถูกวัดด้วย LISN คือผลรวมและผลต่างของสัญญาณรบกวนแบบคอมมอน โหมดและดิฟเฟอเรนเชียลโหมด

ผลรวมและผลต่างของแรงดันเฟสและนิวทรัลคือ

$$V_{\text{phase}} + V_{\text{neutral}} = 2V_{\text{cm}} \dots\dots\dots(3)$$

$$V_{\text{phase}} - V_{\text{neutral}} = 2V_{\text{dm}} \dots\dots\dots(4)$$

ดังนั้นขั้นตอนในการวัดส่วนประกอบที่สำคัญเราต้องบวกและลบแรงดันทั้งสองที่ถูกวัดด้วย LISN ด้วยส่วนมากแล้วสเปคต์รอนาไลเซอร์ จะมีฟังก์ชันต่างๆ แต่ไม่สามารถแยกเฟสและลดทอนสัญญาณได้เท่านั้น อุปกรณ์สำหรับบวกและลบ V_{phase} และ V_{neutral} แสดงดังรูปที่ 2.4




รูป 2.4 แสดง โครงสร้างของเครื่องรับรู้สัญญาณรบกวน (LISN)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการวัดโดยปกติ เฟสและนิวทรอล เอ้าท์พุทของ LISN จะต่อความต้านทานที่มีค่า 50 โอห์มรูปแบบการจัดเครื่องมือที่ใช้ในการทดสอบสัญญาณรบกวน แสดงดังรูป 3.4 จะเห็นได้ว่า สเปกตรัม อนุบาลเซอร์ จะแสดงส่วนประกอบของคอมมอนโหมด และดิฟเฟอเรนเชียลโหมด เราสามารถที่จะเก็บความจําริซิสเตอร์ อนุบาลเซอร์ได้

ข้อมูลที่ถูกเก็บไว้ในความจําริซิสเตอร์สามารถที่ถูกเรียกกลับมาดูได้ ดังนั้นการวัดสัญญาณรบกวนทั้งแบบคอมมอนโหมด และดิฟเฟอเรนเชียลโหมด สามารถที่จะนำมาเปรียบในขั้นต่อไป ที่ความถี่ที่กำหนด



รูปที่ 2.5 แสดงถึงการจับวางอุปกรณ์ที่ใช้วัดสัญญาณรบกวน

2.7 วิธีลดสัญญาณรบกวน

วิธีหลักในการลดสัญญาณรบกวนที่สามารถพบเห็นบ่อย ๆ มีดังนี้

- 1 การชิลด์ตัวนำ
- 2 การต่ออุปกรณ์ลงกราวนด์
- 3 การบาลานซ์ (balancing)
- 4 การฟิเตอร์ (filtering)
- 5 การแยกวงจร (isolation)
- 6 การวางวงจรแยกจากกันและปรับมุมวางวงจร(separation and orientation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7 การควบคุมระดับของอิมพลีเมนต์ในวงจร

8 การออกแบบสายเคเบิล

9 เทคนิคการตัดทอน (cancellation)

จากที่กล่าวมานี้เราจะต้องยอมรับว่า สัญญาณรบกวนนั้นไม่สามารถถูกกำจัดออกไปจนหมดสิ้นแต่อาจถูกลดลง ให้มีค่าต่ำพอที่วงจรจะยอมรับได้ และในบางครั้งก็จำเป็นต้องใช้เทคนิคมากกว่าหนึ่งวิธีขึ้นไป เพื่อลดสัญญาณรบกวนให้มีขนาดเล็กที่สุด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ทฤษฎีและการออกแบบวงจรบัคคอนเวอร์เตอร์

3.1 ทฤษฎีวงจรบัคคอนเวอร์เตอร์

คอนเวอร์เตอร์ นับเป็นส่วนสำคัญที่สุดในสวิตชิงเพาเวอร์ซัพพลาย มีหน้าที่ในการลดแรงดันไฟตรงค่าสูงลงมาเป็นค่าต่ำและสามารถคงค่าแรงดัน คอนเวอร์เตอร์มีหลายแบบขึ้นอยู่กับการจัดวงจรภายใน โดยคอนเวอร์เตอร์แต่ละแบบจะมีข้อดีและข้อเสียต่างกันไป การเลือกใช้คอนเวอร์เตอร์แบบใดกับสวิตชิงเพาเวอร์ซัพพลายมีข้อควรพิจารณาจากลักษณะพื้นฐานของคอนเวอร์เตอร์แต่ละแบบดังนี้คือ

1. ลักษณะแยกกันทางไฟฟ้าระหว่างอินพุตกับเอาต์พุตของคอนเวอร์เตอร์
2. ค่าแรงดันอินพุตที่จะใช้กับคอนเวอร์เตอร์
3. ค่ากระแสสูงสุดที่ไหลผ่านเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
4. ค่าแรงดันสูงสุดที่ตกคร่อมเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
5. การรักษาระดับแรงดันกรณิคอนเวอร์เตอร์มีเอาต์พุตหลายแรงดัน
6. การกำเนิดสัญญาณรบกวน RFI/EMI ของตัวคอนเวอร์เตอร์

จากข้อพิจารณาดังกล่าว จะทำให้ผู้ออกแบบทราบขีดจำกัดของคอนเวอร์เตอร์และประเมินราคาเพื่อตัดสินใจใช้คอนเวอร์เตอร์แบบใดได้ ปัจจุบันมีการพัฒนาคอนเวอร์เตอร์รูปแบบต่างๆขึ้นมากมาย


คอนเวอร์เตอร์ที่นิยมใช้เป็นหลักในตลาดอุตสาหกรรมของสวิตชิงเพาเวอร์ซัพพลาย คือ

1. ฟลายแบคคอนเวอร์เตอร์ (Flyback Converter)
2. ฟอว์เวิร์ดคอนเวอร์เตอร์ (Forward Converter)
3. พูช-พูลคอนเวอร์เตอร์ (Push-Pull Converter)
4. ฮาล์ฟ-บริดจ์คอนเวอร์เตอร์ (Half-Bridge Converter)
5. ฟูล-บริดจ์คอนเวอร์เตอร์ (Full-Bridge Converter)

3.1.1 บัคคอนเวอร์เตอร์(Buck Converter)

โครงการนี้ผู้จัดทำได้เลือกวงจรบัคคอนเวอร์เตอร์ในการพิจารณาในการลดสัญญาณรบกวน เนื่องจากวงจรบัคคอนเวอร์เตอร์เป็นวงจรพื้นฐานของคอนเวอร์เตอร์แทบทุกชนิด วงจรบัคคอนเวอร์

เตอร์ดังรูปที่ 3.1 มอสเฟตจะถูกสวิตซ์ที่ความถี่สูง(20KHz-1MHz) เพื่อสร้างแรงดันเอาต์พุตV2 และเมื่อวงจรนี้ถูกกรอง โดยวงจร L-C เพื่อสร้างแรงดัน โหลดที่เรียบขึ้นVo แรงดันเอาต์พุตสามารถควบคุมได้ โดยการเปลี่ยนอัตราส่วนของ V2 โดยการควบคุมจากวงจรพัลส์วิดมอดูเลชั่น(PWM)



รูปที่ 3.1 วงจรบัคคอนเวอร์เตอร์

แรงดันเฉลี่ยเอาต์พุตถูกกำหนดโดย

$$V_o/V_i = T/t_{on}$$

ซึ่ง T = คาบเวลารวม

t_{on} = ช่วงเวลาที่มอสเฟตทำงาน

D = Duty cycle

ดังนั้นในทางอุดมคติ แรงดันเอาต์พุตขึ้นอยู่กับโหลด อย่างไรก็ตามในวงจรจริงจะมีการสูญเสียที่เกี่ยวข้องกับ

- แรงดันตกคร่อมมอสเฟต ขณะนำกระแส
- การสูญเสียช่วงการสวิตซ์ของมอสเฟต
- แรงดันตกคร่อมเมื่อ ไดโอดนำกระแส

ทั้งหมดนี้ทำให้แรงดันบนโหลดเพิ่มขึ้น

เมื่อมอสเฟตนำกระแส(ON) แรงดัน $V_2 = V_i$ ดังนั้น แรงดันตกคร่อมตัวเหนี่ยวนำ คือ

$$V_L = L di/dt = V_i - V_o$$

ดังนั้น I_L จะลดลงเป็นเชิงเส้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 การทำงานของบัคคอนเวอร์เตอร์

เมื่อมอสเฟตนำกระแส(ON)กระแสไหลผ่านไปที่โหลดโดยขาร้จผ่าน L,C ฟิเตอร์ในช่วงเวลานี้(ช่วง ON) และเมื่อมอสเฟตหยุดนำกระแส(OFF) L จะทำหน้าที่จ่ายทำให้กระแสไหลต่อเนื่องไปที่โหลด กระแส I_L จะค่อยๆลดลง ก่อนที่กระแส I_L จะหมด มอสเฟตจะนำกระแสอีกครั้งเพื่อรักษาแรงดันที่ตกคร่อม C และโหลด

กระแส I_D จะเกิดขึ้นในช่วงมอสเฟตหยุดนำกระแส ขั้วของ L จะกลับขั้วทำหน้าที่เป็นแหล่งจ่ายมีกระแสไหลผ่านไดโอดและค่อยๆลดลง เมื่อมอสเฟตนำกระแส(ON) กระแส I_D จะตกลงเป็นศูนย์อีกครั้ง

จากรูปที่ 3.2 เป็นรูปคลื่นของวงจรบัคคอนเวอร์เตอร์ ซึ่งแสดง กระแสตัวเหนี่ยวนำ(I_L) กระแสตัวเก็บประจุ(I_C) กระแสไดโอด(I_D) กระแสอินพุต(I_{in}) และ แรงดันตกคร่อมไดโอด(V_D)




รูปที่ 3.2 รูปคลื่นแรงดัน และ กระแสในบัคคอนเวอร์เตอร์

จากรูปที่ 3.3 แสดงให้เห็นถึง ΔQ ซึ่งเป็นค่าการเปลี่ยนแปลงของตัวเก็บประจุ ดังนั้น

$$\Delta Q = [(1-D)V_o]/8Lf_{sw}^2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 รูปคลื่นของกระแสที่ตัวเก็บประจุ และแรงดันเอาต์พุตบuckคอนเวอร์เตอร์

ในการสร้างวงจร buck คอนเวอร์เตอร์นั้น ต้องกำหนดค่า ตัวเหนี่ยวนำ(L), ตัวเก็บประจุ(C), ความถี่ และ ค่าประกอบต่างๆ ที่ต้องใช้ในวงจรเพื่อให้สัญญาณที่ได้ออกมาดีที่สุด

3.2 การวิเคราะห์สัญญาณรบกวนในวงจร buck คอนเวอร์เตอร์

(Noise Analysis for DC to DC Buck Converter)

วงจร buck คอนเวอร์เตอร์ โดยทั่วไปได้ออกแบบ โดยไม่คำนึงถึงสัญญาณรบกวนแล้ว เมื่อนำไปใช้งานจริงอาจเกิดความคิดพลาดในการทำงานของวงจรได้ ซึ่งผู้ออกแบบบางคนไม่พิจารณาถึงจุดนี้ ถึงแม้ผู้ออกแบบจะป้องกันการรบกวนจากภายนอกได้ดีเพียงใดนั้น ก็ไม่สามารถทำให้วงจรทำงานได้อย่างมีประสิทธิภาพ เนื่องจากวงจรได้สร้างสัญญาณรบกวนขึ้นมาในวงจรงเอง สาเหตุมาจากการที่วงจรไม่สมดุล(unbalance) ไม่ว่าจะเป็นที่แหล่งจ่ายไฟ(source) ประสิทธิภาพในการส่งผ่านสัญญาณ(transmission line) จนถึงอุปกรณ์ที่ใช้งาน(load)ที่ใช้งาน ทำให้เกิดสัญญาณรบกวนในรูปกระแสรบกวนในระบบได้

ขั้นแรกในการควบคุมสัญญาณรบกวนทางสนามแม่เหล็กไฟฟ้า(EMI) เราต้องทราบและเข้าใจก่อนว่าสัญญาณรบกวนนั้นมาจากที่ใดและเกิดขึ้นมาได้อย่างไร เมื่อเราทราบถึงแหล่งที่มาและสาเหตุที่เกิดขึ้นแล้ว เราสามารถออกแบบและแก้ไขปัญหาก็ได้อย่างมีประสิทธิภาพ ต้นกำเนิดหลักๆของสัญญาณรบกวนในสวิตชิ่งเพาเวอร์ซัพพลายมีอยู่ 2 ปัจจัยหลักๆ คือ รูปคลื่นของสัญญาณสวิตชิ่ง และ coupling จากภายนอก คือ Capacitive coupling, Inductive coupling และ Electromagnetic coupling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 รูปคลื่นของสัญญาณสวิตชิง

เนื่องจากสวิตชิงเพาเวอร์ซัพพลายทำงานได้โดยการสวิตซ์ที่ความถี่สูงๆ ยิ่งความถี่สูงมาก สวิตชิงเพาเวอร์ซัพพลายก็มีขนาดเล็กกลงและน้ำหนักเบาลง การสวิตซ์อย่างรวดเร็วที่ความถี่สูงๆ ก่อให้เกิดความชันของแรงดันและกระแสสูง($dv/dt, di/dt$) เมื่อความชันของแรงดันและกระแสสูง ผลที่ตามมาคือ เกิดฮาร์โมนิคมากสัญญาณรบกวนมากตามไปด้วย อาจกล่าวได้ว่าแรงดันพัลส์มีคุณลักษณะเป็นอุดมคติมากเท่าใดก็จะเกิดฮาร์โมนิคมากขึ้นเท่านั้น วิธีแก้ความชันของขอบสัญญาณมีหลายวิธี เช่น

- ลดความชันของสัญญาณขาขึ้นของสัญญาณควบคุมสวิตซ์(Rise Time)
- ลดความถี่ของสัญญาณลง
- ใช้เฟอร์ไรท์บีค(ferrite bead)เพื่อลดสัญญาณรบกวน


การออกแบบสวิตชิงเพาเวอร์ซัพพลายนั้นต้องคำนึงถึงเรื่องต้นทุนและประสิทธิภาพด้วย การลดความถี่ลงนั้นจะทำให้สวิตชิงเพาเวอร์ซัพพลายมีขนาดใหญ่ขึ้น น้ำหนักมากขึ้น ส่วนการใช้เฟอร์ไรท์ บีค ทำให้ต้นทุนสูงขึ้น

3.2.2 การเกิดค่าประจุแฝง(Capacitive coupling)

ในวงจรสวิตชิงที่ทำงานที่ความถี่สูงๆ ตั้งแต่ 10MHz ขึ้นไปจะทำให้เกิดค่าตัวเก็บประจุแฝงขึ้นที่จุดต่างๆ ภายในวงจรดังรูปที่ 3.4 ทำให้วงจรเกิดความไม่สมดุลขึ้น


เมื่อเราพิจารณาจากกระแสคอมมอนโหมดที่เกิดขึ้น I_{CM1} และ I_{CM2} จะมีค่าไม่เท่ากัน และเฟสของสัญญาณก็จะไม่เท่ากันอีกด้วย เนื่องจาก I_{CM1} ไหลผ่าน $L1$ และ Cy ลงกราวด์ แต่ I_{CM2} ไหลผ่าน Cy ลงกราวด์ การไม่เท่ากันของกระแสสองตัวนี้ จะทำให้เกิดสัญญาณรบกวนที่ช่วงความถี่ตั้งแต่ 10MHz-30MHz ซึ่งเป็นช่วงความถี่ที่กระแส คอมมอน โหมดมีผลทำให้เกิดสัญญาณรบกวนได้

ในปริยญาณิพนธ์นี้จึงเน้นการลดสัญญาณรบกวน โดยการลดผลของกระแส คอมมอน โหมดลง เพื่อลดระดับสัญญาณรบกวนที่ช่วงความถี่ตั้งแต่ 10MHz-30MHz เพื่อให้บัคคอนเวอร์เตอร์ทำงานได้อย่างมีประสิทธิภาพที่ช่วงความถี่ดังกล่าว



รูปที่ 3.4 วงจรบัคคอนเวอร์เตอร์เมื่อเกิดค่าประจุแฝงขึ้นที่ความถี่สูงๆ

3.3 วงจรบัคคอนเวอร์เตอร์ (Buck Converter)




รูปที่ 3.5 วงจรบัคคอนเวอร์เตอร์พื้นฐาน

วงจรบัค ดังรูปที่ 3.5 เป็นวงจรพื้นฐานที่ใช้กัน จะเห็นว่าการเกิดสัญญาณรบกวนขึ้นในวงจรนั้นจากการที่ อุปกรณ์ที่ใช้ในการสวิตช์แรงดันไฟตรง ทำให้เกิดการเปลี่ยนแปลงกระแส(di/dt)และแรงดัน(dv/dt)จากค่าหนึ่งสู่อีกค่าหนึ่งอย่างรวดเร็ว ซึ่งเมื่อรวมผลของค่าความเหนี่ยวนำ(inductance)ในสายตัวนำหรือสายทองแดงวงจร และค่าตัวเก็บประจุแฝง(capacitance)ที่ความถี่สูง จึงทำให้เกิดสัญญาณรบกวนในรูปกระแสรบกวน

จากรูปที่ 3.6 เมื่อพิจารณาที่ความถี่ต่ำ จะเกิดสัญญาณรบกวนในรูป กระแส เรียกว่า กระแสคิฟเฟอร์เรนเชียลโหมด(Differential Mode current) ที่ไหลในสายไลน์(L) และ สายนิวตรอน(N) ในที่นี้คือ I_{dm1} และ I_{dm2} แต่เมื่อใช้งานที่ความถี่สูงๆ(1 MHz ขึ้นไป) จะเกิดค่าตัวเก็บประจุแฝง ขึ้น ในที่นี้คือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรบัคคอนเวอร์เตอร์ที่ความถี่สูง


Cs1, Cs2, Cp1 และ Cp2 ซึ่งตัวเก็บประจุเหล่านี้จะเสมือนเป็นแหล่งจ่ายกระแสรบกวน(noise source) ซึ่งกระแสที่เกิดขึ้นเรียกว่า กระแสคอมมอน โหมด(Common Mode current) ซึ่งกระแสที่เกิดขึ้นนี้จะรบกวนการทำงานของระบบ

จากรูปที่ 3.7-1 เราพิจารณาที่ สายไลน์(L) จะเห็นว่า Idm1เกิดจาก Vn1และ Icm1เกิดจาก In1 และในรูปที่ 3.7-2 Idm2 เกิดจากVn2- และ Icm2 เกิดจาก In2 ซึ่งจะเห็นว่า Icm2 มีค่ามากกว่า Icm1 เนื่องจาก Icm1 ไหลผ่านอุปกรณ์มากกว่า Icm2 และ มุมเฟส สัญญาณ Icm1จะไม่เท่ากับ Icm2 เนื่องจาก



รูปที่ 3.7-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7-2

รูปที่ 3.7 แสดงการวิเคราะห์ที่สัญญาณรบกวนในสาย ไลน์ และ นิวตรอน

I_{cm1} ไหลผ่าน L แต่ I_{cm2} ไม่ไหลผ่าน L และค่า I_{dm1} และ I_{dm2} ขึ้นอยู่กับค่าเหนี่ยวนำ(inductance) ของแต่ละสาย ซึ่งจะเขียนเป็นสมการ ได้คือ

$$I_L = I_{dm1} + I_{cm1} \quad \text{ค่าผลกระแสรวมที่สายไลน์}$$

$$I_N = I_{dm2} - I_{cm2} \quad \text{ค่าผลกระแสรวมที่สายนิวตรอน}$$

จึงทำให้ $I_1 \angle \theta \neq I_2 \angle \theta$ เราเรียกกรณีนี้ว่า **Unbalanced asymmetrical circuit**


3.4 วงจรบัคคอนเวอร์เตอร์แบบปรับรูปโดยการบาลานซ์(Balance Buck Converter)

จากข้อเสียของวงจรบัคคอนเวอร์เตอร์ที่มีการสร้างสัญญาณรบกวนขึ้นมาที่ความถี่สูงๆ จึงได้มีการคิดเทคนิคการกำจัดสัญญาณรบกวนนี้ขึ้น โดยการใช้หลักการปรับรูปวงจรใหม่ให้เป็นวงจรที่มีการสมดุลกัน(Balance) ประกอบกับการใช้กราวด์ เฟลน โดยวงจรที่ปรับรูปขึ้นนี้จะออกแบบโดยบังคับให้สัญญาณรบกวนในรูปกระแสเกิดการหักล้างหมดไปที่กราวด์ เฟลน โดยที่จะต้องทำให้กระแสรบกวนในสาย ไลน์ และนิวตรอนที่ไหลในกราวด์เฟลนมีค่าเท่ากัน และไหลในทิศทางตรงกันข้ามกัน เพื่อจะเกิดการหักล้างหมดไป ซึ่งเราจะต้องพิจารณาการบาลานซ์ เป็น 3 ส่วน คือ

1. การบาลานซ์แหล่งจ่าย(Source balance)
2. การบาลานซ์การส่งผ่านสัญญาณ(Transmission line balance)
- 3.การบาลานซ์โหลด(Load balance)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การบาลานซ์แหล่งจ่าย(Source balance)แหล่งจ่ายไฟที่ดีต้องมีความต้านทานในตัวเองที่ค่ามาก ๆ หรือเป็น ศูนย์ในทางอุดมคติ เพื่อที่จะส่งกำลังงานให้วงจรได้เต็มที่ แต่ในความเป็นจริงแล้วแหล่งจ่าย จะมีค่าความต้านทานค่าหนึ่ง ซึ่งจะทำให้การบาลานซ์ทำได้ยากขึ้น เราจึงต้องใช้ตัวเก็บประจุ 2 ตัวที่มีค่า เท่ากัน มาต่อคร่อมแหล่งจ่ายเพื่อที่จะสร้างแหล่งจ่ายอ้างอิงให้กับสาย ไลน์และนิวตรอนกับกราวด์เพลน เพื่อสร้าง โวลท์ที่ตรงคร่อมสาย ไลน์และนิวตรอนมีค่าเท่ากันดังรูปที่ 3.8




รูปที่ 3.8 การบาลานซ์แหล่งจ่าย

การบาลานซ์การส่งผ่านสัญญาณ(Transmission line balance) เพื่อที่จะให้กระแสบวกรวมที่เกิดขึ้นมีค่าเท่ากัน ดังนั้นในการส่งสัญญาณจากแหล่งจ่ายสัญญาณรบกวนจะต้องผ่านอุปกรณ์ที่มีค่า เหมือนๆกันเพื่อที่จะให้ค่ากระแสบวกรวมที่เกิดขึ้นในสาย ไลน์และนิวตรอนมีค่าเท่ากันทั้งขนาดและมุม เฟส ดังรูปที่ 3.9

การบาลานซ์โหลด(Load balance)เพื่อที่จะให้ โวลท์ตกคร่อมที่สาย ไลน์และนิวตรอนคงที่ดังนั้น เราจึงต้องทำการบาลานซ์โหลดเพื่อให้เกิดโวลท์ตรงที่กราวเพลนที่จุด A และ Bที่เท่ากันจะทำให้ความ ต่างศักย์เป็นศูนย์ซึ่งทำให้ไม่มีกระแสไหลหรือเกิดหักล้างหมดในกราวเพลน ดังรูปที่ 3.11



รูปที่ 3.9 การบาลานซ์การส่งผ่าน




รูปที่ 3.10 การบาลานซ์ Termination

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.1 การวิเคราะห์ห้วงจรบาลานซ์

ช่วง ON-State



รูปที่ 3.11 แสดงการไหลของกระแสที่ถูกรบกวนที่เกิดขึ้นในวงจรบาลานซ์ ช่วง ON-State

จากรูปที่ 3.11 จะเห็นว่ากระแส ดิฟเฟอเรนเชียล โหมดทั้งสายไลน์ (I_{dm1}) และสายนิวตรอนมีค่าเท่ากัน เนื่องจากสายนำสัญญาณที่ต่อกับกราวด์และนิวตรอนยาวเท่ากันและมุมเฟสก็เท่ากันเนื่องจากผ่านอุปกรณ์ที่เหมือนกัน จึงได้ว่า $I_{dm1} = I_{dm2}$ หรือเรียกว่าเป็นกระแสตัวเดียวกันก็ได้


ส่วนกระแสดรอปโหมดจะเกิดขึ้นระหว่างสาย ไลน์กับกราวด์เพลน และสายนิวตรอนกับกราวด์เพลน โดยที่สายไลน์ คือ I_{cm1} ไหลจาก C1 ผ่าน Mosfet ,L1 และ C4 ลงกราวด์เพลนที่จุด B และกลับมา C1 ที่จุด A และที่ สายนิวตรอน คือ I_{cm2} ไหลจาก C2 ลงกราวด์เพลนที่จุดA มาที่จุด B ผ่าน C5, L2 และ Mosfet กลับมา C2 ดังนั้นเราจะได้สมการ คือ

$$I_{cm1} = C1(dv/dt) + V_s/2 [1/(SL1 + 1/SC4)] \quad \text{สมการที่ 1}$$

$$I_{cm2} = C2(dv/dt) + V_s/2 [1/(SL2 + 1/SC5)] \quad \text{สมการที่ 2}$$

จากสมการจะเห็นว่า I_{cm1} จะเท่ากับ I_{cm2} ก็ต่อเมื่อ ตัวเก็บประจุ $C1$ เท่ากับ $C2$ และ ตัวเหนี่ยวนำ $L1$ เท่ากับ $L2$ และระนาบกราวด์เฟลนจะต้องวางระยะห่างจากสายไลน์และสายนิวตรอนเท่าๆกัน เพื่อให้เกิดค่าความจุแฝงที่ความถี่สูงระหว่างสายกับกราวด์เฟลนมีค่าเท่ากัน

ช่วง OFF-State



รูปที่ 3.12 แสดงการไหลของกระแสสัญญาณรบกวนที่เกิดขึ้นในวงจรบาลานซ์ ช่วง OFF-State

จากรูปที่ 3.12 เราทำการปรับปรุงเพื่อที่จะทำการบาลานซ์ช่วงที่ Mosfet หยุดทำงานด้วยโดยการใส่วงจร R-C-D สลับเบอร์เข้าไปดังรูปที่ 3.12 ซึ่งในช่วงนี้กระแสคอมมอน โหมดจะไหลผ่านวงจรสลับเบอร์ ดังรูป จะเห็นว่าถ้าวงจร สลับเบอร์มีค่าเท่ากันกระแสคอมมอน โหมด I_{cm1} และ I_{cm2} จะเท่ากันด้วย วงจรช่วงนี้จึงบาลานซ์ได้ ดังนั้นวงจรรูปที่ 3.12 จึงเป็นวงจรที่ บาลานซ์ทั้งช่วง ON และ OFF เรียกกรณีนี้ว่า **Balanced asymmetrical circuit**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การวิเคราะห์เสถียรภาพของวงจรรวม

เนื่องจากการทำงานของวงจรรวมการทำงานของคอนเวอร์เตอร์ ทั้งในโหมดควบคุมจากแรงดันและโหมดควบคุมจากกระแส เป็นการควบคุมแบบป้อนกลับในลักษณะแบบลูปปิด (Close Loop Feedback Control) เสถียรภาพของคอนเวอร์เตอร์จึงขึ้นอยู่กับเสถียรภาพการทำงานของวงจรรวมแบบป้อนกลับแบบลูปปิด ซึ่งวงจรรวมอาจเกิดการแกว่ง (Oscillation) ขึ้นได้หากไม่มีการชดเชยลูปที่ดี


3.5.1 การทดสอบเสถียรภาพการทำงานของวงจรรวม

เสถียรภาพการทำงานของวงจรรวม จะสามารถสังเกตเห็นได้จากการตอบสนองของคอนเวอร์เตอร์ต่อการเปลี่ยนแปลงของโหลดอย่างทันทีทันใด (Transient response) ซึ่งอาจทำได้โดยกำหนดโหลดให้มีลักษณะเปลี่ยนแปลงกระแสโหลดไปมา จากค่ากระแสโหลดที่ 50% ไปเป็น 100% ของค่ากระแสโหลดสูงสุด ที่ความถี่เป็น 2 เท่าของแรงดันไฟฟลิกที่อินพุท การเกิดโหลดในลักษณะเช่นนี้ วงจรรวมจะเหมือนมีการเปิดลูปและปิดลูปขึ้นในจังหวะที่โหลดมีการเปลี่ยนแปลง ถ้าวจรรวมไม่เสถียรภาพฮาร์โมนิกที่เกิดขึ้นขณะลูปเปิดจะทำให้เกิดการแกว่งของวงจรรวมได้


รูปที่ 3.13 แสดงลักษณะการตอบสนองที่เอาต์พุทของคอนเวอร์เตอร์ เมื่อมีการเปลี่ยนแปลงของโหลดอย่างทันทีทันใด แรงดันของเอาต์พุทจะมีลักษณะพุ่ง (dip and jump) ตามการเปลี่ยนแปลงของโหลดและต้องใช้เวลาในการคืนตัวสู่ค่าแรงดันปกติ เวลาที่ใช้ไปในการคืนตัวสู่ค่าแรงดันปกติของเอาต์พุทเรียกว่า ช่วงเวลาคืนตัว t_r (Transient Recovery time) ค่าของ t_r จะขึ้นกับ วงจรฟีดแบ็คที่เอาต์พุทเป็นหลัก ดังนั้นค่า ESR ของตัวเก็บประจุเอาต์พุทจึงต้องมีค่าต่ำ เพื่อลดการกระเพื่อมของแรงดันเอาต์พุทเมื่อเกิดการเปลี่ยนแปลงของ โหลดอย่างทันทีทันใด

3.5.2 การชดเชยลูปเพื่อป้องกันการแกว่งของวงจรรวม

วงจรรวมของสวิตชิงเพาเวอร์ซัพพลายส่วนใหญ่ จะมีลักษณะของวงจรรวมแบบป้อนกลับแบบลบ และสามารถแบ่งลูปตามส่วนที่มีอัตราขยายได้ดังรูปที่ 3.14



รูปที่ 3.13 ลักษณะการเปลี่ยนแปลงระดับของกระแสโหลดอย่างทันทีทันใดเพื่อทดสอบเสถียรภาพของวงจรควบคุม (ก) และลักษณะการพุ่งของแรงดันซึ่งเป็นผลตอบสนองต่อการเปลี่ยนแปลงของโหลด (ข)



รูปที่ 3.14 แสดงลักษณะตัวอย่างลูปของวงจรควบคุมแบบป้อนกลับในสวิทช์เพาเวอร์ซัพพลาย โดยแบ่งส่วนตามอัตราขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.3 เสถียรภาพของลูปป้อนกลับ (Feedback Loop stability)

ลูปป้อนกลับจะ ไม่มีเสถียรภาพ ถ้าจุดใดจุดหนึ่งในลูปมีอัตราขยายเท่ากับ 1 (0 dB) และมีการเลื่อนเฟสของสัญญาณเท่ากับ 360° ได้ในเวลาเดียวกัน แต่ลูปจะมีเสถียรภาพก็ต่อเมื่อลูปเป็นไปตามเงื่อนไขต่อไปนี้คือ

เงื่อนไขประการที่ 1 ลูปจะเสถียรถ้าที่ความถี่ซึ่งอัตราขยายรวมของลูปมีค่าเท่ากับ 1 (0 dB) ผลรวมของมุมเฟสที่เลื่อนไปทั้งหมดในลูปเปิดจะต้องน้อยกว่า 360°

เงื่อนไขประการที่ 2 เพื่อป้องกันการเลื่อนของเฟสอย่างรวดเร็ว ค่าความชัน (slop) ของกราฟอัตราขยายรวมของลูปตามความถี่ที่ความถี่ผ่าน (f_c) ต้องมีค่าเท่ากับ -1 หรือ -20 dB ต่อสิบเท่าของความถี่เมื่อความถี่ผ่าน f_c (Crossover Frequency) คือความถี่ที่ทำให้อัตราขยายรวมของลูปมีค่าเท่ากับ 1

เงื่อนไขประการที่ 3 เพื่อป้องกันการแกว่ง ให้กำหนดขอบเขตของมุมเฟส (phase margin) ไว้ด้วยอย่างน้อยที่สุดให้กำหนดไว้ที่ 45° (มุมเฟสเลื่อนไปได้สูงสุดไม่เกิน 315°) รูปที่ 3.15 ประกอบการกำหนดเสถียรภาพของลูป จึงขึ้นอยู่กับผลรวมอัตราขยายของส่วนต่างๆ ในลูปตามความถี่ ซึ่งจะได้อธิบายในรายละเอียดต่อไปนี้




รูปที่ 3.15 แสดงเงื่อนไขเสถียรภาพซึ่งดูได้จากอัตราขยายรวมและมุมเฟสของลูปเปิดที่ความถี่ค่าผ่าน f_c


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.4 อัตรายายของ LC ฟิลเตอร์ที่เอาต์พุต

การต่อกันอยู่ของเอาต์พุต โหลด L_o และตัวเก็บประจุเอาต์พุต C_o ของคอนเวอร์เตอร์(ยกเว้น ใน ฟลายคอนเวอร์เตอร์จะ ไม่มี L_o) จะเป็นลักษณะของวงจรผ่านความถี่ที่มีการเลื่อนเฟสของสัญญาณ อินพุต โบริคพลอด(กราฟแสดงอัตรายายของวงจรความถี่) ของวงจร $L_o C_o$ ที่เอาต์พุตจะเป็นดังที่แสดง ไว้ในรูปที่ 3.16 เมื่อดูจากลักษณะของกราฟจะเห็นว่า ที่ช่วงความถี่ต่ำๆอัตรายายของวงจร $L_o C_o$ นี้จะมีค่าเท่ากับ 0 dB เรื่อยมา จนถึงค่าความถี่หักมุม (coner frequency) $f_0 = 1/(2\pi\sqrt{L_o C_o})$



รูปที่ 3.16 (ก) แสดงผลตอบสนองความถี่ของอัตรายายและมุมเฟสของวงจร LC ฟิลเตอร์ที่เอาต์พุต



รูปที่ 3.16 (ข) แสดงผลตอบสนองความถี่ของวงจร LCฟิลเตอร์เมื่อตัวเก็บประจุ C_o มีค่าความต้านทานแฝง ESR ภายในตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราขยายจะลดอย่างรวดเร็วด้วยความชันเท่ากับ -2 (-40 dB ต่อสิบเท่าความถี่) และมุมเฟสจะเลื่อนไปอย่างรวดเร็วจนมีค่า -180° (ล้าหลัง) แต่เนื่องจากตัวเก็บประจุส่วนใหญ่จะมีค่า ESR ค่าของ ESR จะมีผลต่ออัตราขยายของวงจร LOC0 ที่มีความถี่สูงๆ โดยที่ความถี่ $f_{esr} = 1/(2\pi R_{esr}C_0)$ ความชันของอัตราขยายลดลงมีค่าเท่ากับ -1 และมุมเฟสเลื่อนกลับมาที่ -90°

3.5.5 อัตราขยายของ PWM

อัตราขยายของ PWM ไม่ขึ้นกับความถี่ และไม่มีผลต่อการเลื่อนเฟสของสัญญาณอินพุต สำหรับบัคคอนเวอร์เตอร์อัตราขยายของ PWM จะหาได้จาก

$$G = 20 \log_{10} (V_i / V_s) \quad \text{dB}$$

เมื่อ V_s คือ แรงดันยอดของสัญญาณฟันเลื่อย (3.5 โวลต์สำหรับ TL 494)
 V_i คือ แรงดันที่จ่ายให้วงจร

จะเห็นได้ว่ากราฟอัตราขยายของ PWM นี้จะมีลักษณะเป็นเส้นตรงที่มีค่าความถี่คงที่ตลอดทุกความถี่

อัตราขยายของวงจรแบ่งแรงดันที่เอาต์พุต

จากรูป 3.14 R_1 และ R_2 เป็นตัวแบ่งแรงดันที่เอาต์พุตเพื่อป้อนกลับมาที่วงจรขยายความแตกต่าง และจะมีอัตราขยายในลักษณะลดทอนซึ่งหาอัตราขยายได้จาก

$$G = 20 \log_{10} (R_2 / (R_1 + R_2)) \quad \text{dB}$$

ปกติค่าแรงดันอ้างอิงที่วงจรขยายความแตกต่างของไอซีควมมีค่าเท่ากับ 2.5 โวลต์ ดังนั้นถ้าแรงดันเอาต์พุตมีค่าเท่ากับ 5 โวลต์ ต้องเลือก R_1 มีค่าเท่ากับ R_2 ดังนั้นอัตราขยายจะมีค่าเท่ากับ -6 dB


3.5.6 อัตรายายของวงจรรขยายความแตกต่าง

ไอซีควบคุมโดยทั่วไป ที่วงจรรขยายความแตกต่าง E/A จะใช้อุปกรณ์ที่มีอัตรายายสูงๆ เป็นหลัก ซึ่งสามารถชดเชยเปลี่ยนแปลงอัตรายายและผลตอบสนองทางความถี่ได้ง่าย ดังนั้นการชดเชยรูปเพื่อให้ได้เงื่อนไขเสถียรภาพของวงจรรควบคุม จะสามารถทำได้ที่วงจรรขยายความแตกต่างนี้เอง




รูปที่ 3.17 แสดงการจัดเน็ตเวิร์ค A และ B ของวงจรรขยายความต่าง E/A

โดยทั่วไปวงจรรขยายที่ใช้อุปกรณ์เพียงตัวเดียว สามารถทำได้ดังรูปที่ 3.17 โดยอัตรายายและผลตอบสนองทางความถี่ จะขึ้นอยู่กับค่าอิมพีแดนซ์ของ Network A และ B การจัดวงจรของ R และ C ภายใน Network A และ B ในแบบต่างๆ จะใช้อัตรายายและผลตอบสนองทางความถี่ของวงจรรขยายที่แตกต่างกันออกไป และสามารถทำได้ 3 ลักษณะที่สำคัญดังนี้ คือ



(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.18 แสดงการจัดวงจรขยายความแตกต่างแบบที่ 1 รูป (ก) และผลตอบสนองที่ความถี่ของวงจรรูป (ข)

3.5.6.1 วงจรขยายแบบที่ 1 (Type 1 Amplifier)

เป็นวงจรขยายแบบง่ายที่สุด สามารถทำได้ดังรูปที่ 3.18 (ก) และลักษณะการตอบสนองของวงจรจะเป็นดังรูป 3.18 (ข) ความชันของอัตรายขยายจะมีค่าเท่ากับ -1 ขณะที่มีการเลื่อนเฟสไป -90°


3.5.6.2 วงจรขยายแบบที่ 2 (Type 2 Amplifier)

วงจรขยายแบบที่ 2 สามารถทำได้ดังรูปที่ 3.19 (ก) และลักษณะการตอบสนองของวงจรจะเป็นดังรูปที่ 3.19 (ข) จะเห็นว่าวงจรจะมีลักษณะของการคิงเฟสอยู่ด้วย



(ก)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.19 แสดงการจัดวงจรขยายความแตกต่างแบบที่ 2 รูป (ก) และผลตอบสนองทางความถี่ วงจรรูป (ข)


3.5.6.3 วงจรขยายแบบที่ 3 (Type 3 Amplifier)

3.20 (ข) วงจรขยายแบบที่ 3 สามารถทำได้ดังรูปที่ 3.20 (ก) และลักษณะการตอบสนองจะเป็นดังรูปที่ 3.20 (ข)



(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.20 แสดงการจํวกรขยายความแตกต่างแบบที่ 3 รูป (ก) และผลตอบสนองทางความถี่
วงจรรูป (ข)

ข้อสังเกตของวงจรรขยายทั้ง 3 แบบมีดังนี้คือ

1. วงจรรขยายที่มีความถี่หักมุม ที่ความถี่หักมุมจะมีผลในการเปลี่ยนมุมเฟสด้วย โดยการเปลี่ยนแปลงความชันที่มีลักษณะบวก (จาก -1 เป็น 0 เป็น $+1$) มุมเฟสจะเปลี่ยนในลักษณะคิง เฟส (จาก $+90^\circ$ เป็น 0 จาก 0 เป็น -90°)
2. วงจรรขยายในแบบที่ 2 มีลักษณะในการคิงเฟสได้ถึง 90° และวงจรรขยายแบบที่ 3 สามารถคิงเฟสได้ถึง 180° ส่วนวงจรรขยายแบบที่ 1 ไม่มีการคิงเฟส

3.5.7 การกำหนดค่า R และ C สำหรับวงจรรขยายความแตกต่างเพื่อชดเชยรูปให้มีเสถียรภาพ โดยใช้ค่า K

ลำดับขั้นตอนการกำหนดค่า R และ C โดยใช้ค่า R และ C โดยใช้ค่า K (K factor) เพื่อชดเชยรูปของวงจรรควบคุม สามารถทำได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. กำหนดค่าความถี่ผ่าน (crossover frequency)

ค่าความถี่ผ่าน คือ ค่าความถี่ที่ทำให้ผลรวมของอัตราขยายทั้งหมดของลูปมีค่าเท่ากับ 1 หรือ 0dB ซึ่งความถี่มีค่ามาก ผลการตอบสนองต่อการเปลี่ยนแปลงโพลอย่างทันทีทันใดของคอนเวอร์เตอร์แล้วลูปจะไม่เสถียร ในทางปฏิบัติให้เลือกค่าความถี่ผ่านไว้ที่หนึ่งส่วนสี่ หรือหนึ่งส่วนห้าของค่าความถี่การทำงานของคอนเวอร์เตอร์

2. เขียนกราฟอัตราขยายรวมของลูปหรือโบดพลอต

เขียนอัตราขยายผลรวมของลูปตามความถี่หรือโบดพลอต เพื่อพิจารณาค่าจะต้องชดเชยของลูปและคำนวณค่าอัตราขยายของความถี่ผ่านเอาไว้ด้วย

3. กำหนดขอบเขตของมุมเฟส

กำหนดขอบเขตของมุมเฟสเพื่อให้ลูปที่ค่าความถี่ผ่าน เกิดการเลื่อนเฟสได้ไม่เกินขอบเขตของมุมเฟสที่กำหนดไว้ ปกติกำหนดไว้เท่ากับ 45° หรือ 60° ก็ได้

4. หาค่าอัตราขยาย (G) ของวงจรรขยายความแตกต่างที่ความถี่ผ่าน

ลักษณะของอัตราขยายที่ได้ในขั้นที่ 2 ส่วนใหญ่จะเป็นลักษณะของการลดทอน (ต่ำกว่า 0 dB) ดังนั้นเพื่อให้อัตราขยายของลูปที่ค่าความถี่ผ่านมีค่าเป็น 0dB พอดี จึงต้องกำหนดอัตราขยายของวงจรรขยายความแตกต่างเมื่อรวมตัวกับอัตราขยายที่ได้จากขั้นที่ 2 จะต้องมียุทธศาสตร์ 0dB ที่ค่าความถี่ผ่าน

5. คำนวณค่าของมุมเฟสที่ต้องชดเชย

เพื่อให้ลูปมีค่ามุมเฟสตามที่ได้กำหนดขอบเขตของมุมเฟสไว้ วงจรรขยายความแตกต่างจะเป็นตัวชดเชยค่าของมุมเฟสที่เลื่อนไปในขั้นที่ 2 โดยวงจรรขยายความแตกต่างจะเป็นตัวดึงเฟสกลับคืนค่ามุมเฟสที่วงจรรขยายความแตกต่างจะต้องดึงกลับมาจะกำหนดได้จาก

$$\text{Boost} = M - P - 90^\circ$$

เมื่อ M คือ ค่าขอบเขตของมุมเฟส (phase margin)

P คือ ค่ามุมเฟสที่เลื่อนไปจากขั้นตอนที่ 2

Boost คือ ค่ามุมเฟสที่วงจรรขยายความแตกต่างต้องดึงกลับมา

6. เลือกแบบวงจรถยายความแตกต่างเพื่อชดเชยรูป

เลือกวงจรถยายความแบบที่ 1 ถ้ารูปไม่ต้องการคิงเฟส เลือกวงจรถยายแบบที่ 2 ถ้ามุมเฟสที่ต้องการคิงกลับมามีค่ามากกว่า 90° แต่ไม่น้อยกว่า 180°

7. คำนวณหาค่า K

ค่า K อาจหาได้จากกราฟในรูปที่ 3.21 หรือคำนวณจากสูตรต่อไปนี้ คือ
กรณีวงจรถยายเป็นแบบที่ 1 ค่า $K = 1$ วงจรไม่มีการคิงเฟส

กรณีวงจรถยายเป็นแบบที่ 2 ค่า K หาได้จาก $K = \tan [(Boost/2)+45]$

กรณีวงจรถยายเป็นแบบที่ 3 ค่า K หาได้จาก $K = [\tan \{ (Boost/4)+45 \}]^2$



รูปที่ 3.21 แสดงความสัมพันธ์ระหว่างค่า K และมุมเฟสที่ต้องการชดเชย (Boost)

8. คำนวณหาค่า R และ C

ค่า K ในขั้นที่ 7 นำมาคำนวณหาค่า R และ C

สำหรับวงจรถยายแบบที่ 1

$$C = \frac{1}{2\pi f_c R}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรถายแบบที่ 2

$$f_c = \frac{1}{2\pi R_1(C_1+C_2)}$$

$$C_2 = \frac{1}{2\pi f_c G K R_1}$$

$$C_2 = C_2 (K^2 - 1)$$

$$R_2 = \frac{K}{2\pi f_c C_1}$$

$$f_c = \frac{1}{2\pi R_1(C_1+C_2)}$$

$$C_2 = \frac{1}{2\pi f_c G R_1}$$

$$C_1 = C_2 (K - 1)$$

$$R_2 = \frac{\sqrt{K}}{2\pi f_c C_1}$$

$$R_3 = \frac{R_1}{K - 1}$$

$$C_3 = \frac{1}{2\pi f_c \sqrt{K} R_3}$$

สำหรับวงจรถายแบบที่ 3

9. เขียนกราฟอัตราขยายของวงจรถายความแตกต่าง

นำค่า K และค่า f_c ที่ได้จากขั้นตอนที่ 7 และ 8 เขียนกราฟอัตราขยายของวงจรถายความแตกต่างตามรูปที่ 3.22

10. เขียนกราฟอัตราขยายรวมสุดท้ายของรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เขียนกราฟอัตราขยายรวมของรูป ได้จากผลรวมของกราฟที่ได้จากชั้นที่ 2 และชั้นที่ 9 กราฟแสดงเสถียรภาพของวงจรควบคุมของคอนเวอร์เตอร์ ซึ่งจะต้องอยู่ในเงื่อนไขเสถียรภาพของวงจรควบคุมด้วย



(ข) วงจรขยายแบบที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ค) วงจรมายแบบที่ 3

รูปที่ 3.22 แสดง โบทพลอต ที่เป็นไปตามความสัมพันธ์กับค่า K ของวงจรมาย

3.5.8 ออปโตคัปเปิลอร์ในวงจรควบคุม


คอนเวอร์เตอร์โดยทั่วไปจะถูกออกแบบให้มีการแยกส่วนทางไฟฟ้าระหว่างส่วนไพรมารีและเซคันดารีของหม้อแปลงสวิตชิงเพื่อความปลอดภัย การป้องกันการกลับสัญญาณเพื่อควบคุมแรงดันจึงต้องมีการแยกส่วนทางไฟฟ้าด้วยเช่นกัน ออปโตคัปเปิลอร์นั้นได้ว่าเป็นอุปกรณ์สำคัญตัวหนึ่งที่นิยมใช้ในคอนเวอร์เตอร์ เพื่อแยกส่วนทางไฟฟ้าออกจากกันสำหรับส่วนไพรมารีและเซคันดารีของวงจร

ออปโตคัปเปิลอร์ (Optocoupler) หรือ ออปโตไอโซเลเตอร์ (Optoisolator) สำหรับแยกส่วนทางไฟฟ้าคอนเวอร์เตอร์ จึงเป็นอุปกรณ์ที่ต้องมีความปลอดภัยสูง เนื่องจากอาจก่อให้เกิดอันตรายทางไฟฟ้ากับผู้ใช้ได้ในกรณีที่มีข้อบกพร่องที่ตัวอุปกรณ์ ออปโตคัปเปิลอร์จะส่งผ่านทางสัญญาณได้โดยใช้แสงเป็นตัวเชื่อม ซึ่งจะเป็นการแยกจากกันทางไฟฟ้าของวงจรได้อย่างสิ้นเชิง ภายในของตัวออปโตคัปเปิลอร์จะประกอบด้วย LED และ โฟโตทรานซิสเตอร์ ดังรูปที่ 3.23

การเลือกใช้ออปเตอร์คัปเปิลอร์ในสวิตชิงเพาเวอร์ซัพพลาย มีข้อควรพิจารณาคงต่อไปนี้คือ

1. ออปเตอร์คัปเปิลอร์ จะต้องมีการแยกจากกันทางไฟฟ้าระหว่าง LED และ โฟโตทรานซิสเตอร์ได้ตามมาตรฐานความปลอดภัย คือมีค่าตั้งแต่ 1600 – 6000 โวลต์ขึ้นไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.23 แสดง โครงสร้างภายในของ ออปโตคัปเปิลอร์ซึ่งประกอบด้วย LED และ ไฟไดโอดความถี่สเตอร์

2. วงจรออปโตคัปเปิลอร์ต้องมีการชดเชยอุณหภูมิไว้ด้วย เนื่องจากอัตราการส่งผ่านกระแส (Current Transfer Ratio, CTR) ของออปโตคัปเปิลอร์จะเปลี่ยนแปลงไปตามอุณหภูมิ และมีการเปลี่ยนแปลงหลังจากใช้ไปนานๆด้วย

การนำออปโตคัปเปิลอร์มาใช้แยกส่วนทางไฟฟ้าในวงจรควบคุม อาจทำได้ดังรูปที่ 3.24 โดยมีการทำงานดังนี้ จากวงจร ไอซี TL 431 จะทำหน้าที่เป็นวงจรขยายความแตกต่างเพื่อตรวจจับการเปลี่ยนแปลงของแรงดันเอาต์พุต โดยขา 3 ของไอซี TL 431 จะเริ่มนำกระแสที่ขา 1 มีค่ามากกว่า 2.5 โวลต์ ดังนั้นหากวงจรแบ่งแรงดันถูกกำหนดให้มีค่าประมาณ 2.5 โวลต์จะทำให้มีกระแสไหลผ่าน LED ของออปโตคัปเปิลอร์ และมีการส่งผ่านกระแสไปยังวงจรควบคุมทางไพรมารีได้ โดยค่ากระแสที่ได้จะขึ้นกับค่าความเข้มแสงจาก LED จะเห็นได้ว่า หากมีการเปลี่ยนแปลงของแรงดันที่เอาต์พุต ค่ากระแสที่ไหลผ่าน LED ก็จะเปลี่ยนแปลงไปและความเข้มแสงจะเปลี่ยนแปลงตามไปด้วย วงจรควบคุมทางไพรมารีก็จะตรวจจับการเปลี่ยนแปลงที่เกิดขึ้นได้เช่นกัน

R4 ในวงจรจะเป็นตัวจำกัดกระแสที่ไหลผ่านออปโตคัปเปิลอร์และ TL431 ไม่ให้มีค่าสูงเกินไป (TL 431 ทนกระแสได้สูงประมาณ 100 มิลลิแอมป์) และ จะทำหน้าที่ชดเชยความถี่ให้กับ TL 431 โดยควรมีค่าอยู่ระหว่าง 0.047-0.22 ไมโครฟารัด และควรมีค่าอยู่ระหว่าง 470โอห์ม ถึง 10 กิโลโอห์ม การต่อ TL431 ซึ่งเป็นวงจรขยายความแตกต่างเพิ่มเข้ามาในรูปอีกตัวหนึ่ง การชดเชยรูปเพื่อให้



รูปที่ 3.24 แสดงการจำกัดแรงดันเพื่อป้องกันแรงดันเอาต์พุตที่พุ่มายังวงจรขยายความแตกต่างด้วยออปโตคัปเบลอร์ เพื่อให้เกิดการแย่งกันทางไฟฟ้าระหว่างส่วน ไพรมารีและส่วนเซคันดารี


วงจรควบคุมมีเสถียรภาพให้หาคะเลขที่วงจรขยายความแตกต่างของ ไอซีควบคุมไม่ใช่ที่ ไอซี TL 431 ส่วนการกำหนดค่าของ และ นั้นขึ้นอยู่กับค่า CTR ของออปโตคัปเบลอร์ กับค่าของ แลแรงดันตกคร่อม ตามเงื่อนไขของ ไอซีควบคุมเป็นหลัก

3.6 วงจรสับเบอรั

วงจรสับเบอรั เป็นส่วนที่เพิ่มเติมขึ้นมาในวงจรคอนเวอร์เตอร์ เพื่อลดการเกิดกำลังสูญเสีย และป้องกันการเสียหายที่เกิดขึ้นกับเพาเวอร์ซิสเตอร์ในวงจรขณะที่ทำงานปกติวงจรสับเบอรันี้อาจแบ่งได้เป็น 2 ลักษณะคือ วงจรสับเบอรัช่วงหยุดนำกระแส และสับเบอรัป้องกันแรงดันเกิน วงจรสับเบอรัทั่วไปประกอบด้วยตัวต้านทาน ตัวเก็บประจุ ไดโอด เรียกว่าวงจร RCD สับเบอรั ซึ่งมีรายละเอียดดังนี้


3.6.1 วงจรสับเบอร์ดั้งหวงหุค่นำกระแส

ในการเปลี่ยนสถานะของเพาเวอร์ทรานซิสเตอร์จะทำให้เกิดการสูญเสียกำลังงาน โดยเฉพาะอย่างยิ่งขณะเริ่มหุค่นำกระแส ก่อนที่เพาเวอร์ทรานซิสเตอร์จะหุค่นำกระแส นั้น กระแสจะลดลงอย่างช้าๆ ในขณะที่แรงดันเพิ่มขึ้นสู่แรงดันอินพุทอย่างรวดเร็ว ดังรูปที่ 3.25



รูปที่ 3.25 แสดงลักษณะกระแสและแรงตกรวมทรานซิสเตอร์

เพื่อลดการสูญเสียในช่วงนี้สามารถทำได้โดยต่อวงจรสับเบอร์ดั้งหวงหุค่นำกระแส เพื่อกควบคุมแรงดันตกรวมที่คอลเล็กเตอร์และอิมิตเตอร์ ให้มีค่าเพิ่มขึ้นอย่างช้าๆจนกระทั่งกระแสที่ไหลผ่านตัวเพาเวอร์ทรานซิสเตอร์ลดลงได้ทันกัน ซึ่งทำให้กำลังที่เกิดขึ้นมีค่าต่ำ ลักษณะการต่อวงจรสับเบอร์ดั้งหวงหุค่นำกระแสได้ดังรูปที่ 3.26



รูปที่ 3.26 แสดงวงจรสับเบอร์ดั้งหวงหุค่นำกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจรสับเบรชช่วงเริ่มหุคนำกระแสจะเป็นไปได้ดังนี้คือ เมื่อเพาเวอร์ทรานซิสเตอร์ Q1 เริ่มนำกระแส แรงดันที่ขาคอลเล็กเตอร์มีค่าเพิ่มขึ้น ทำให้กระแสบางส่วนไหลผ่านตัวเก็บประจุ C1 และไดโอด D1 ของวงจรสับเบรชทำให้เกิดแรงดันตกคร่อม C1 ด้วย แรงดันที่ตกคร่อม C1 จะทำให้เกิดแรงดันที่คอลเล็กเตอร์ของเพาเวอร์ทรานซิสเตอร์เพิ่มขึ้นอย่างช้าๆ ดังนั้นถ้าให้ C1 มีค่ามากพอ การเพิ่มขึ้นของแรงดันที่คอลเล็กเตอร์ก็จะถูกหน่วงออกไปเพื่อให้กระแสที่ไหลผ่านเพาเวอร์ทรานซิสเตอร์ลดลงจนมีค่าน้อยๆ ได้ทันกัน และจะลดการเกิดกำลังสูญเสียในตัวเพาเวอร์ทรานซิสเตอร์ได้

ขณะที่เพาเวอร์ทรานซิสเตอร์เริ่มนำกระแสอีกครั้ง C1 จะคลายประจุผ่านตัวต้านทาน R1 ings ไป แรงตกคร่อม C1 ก็จะลดลงต่ำได้อีกครั้งและสามารถทำงานได้ในช่วงต่อไป ค่าของ C1 และ R1 ที่เหมาะสมหาได้จาก

$$C1 = \frac{(I_p \times t_{on})}{2 \times V_{in}}$$

$$R1 = \frac{t_{on}(min)}{2 \times 3 \times C1}$$

- เมื่อ I_p คือ ค่ากระแสสูงสุดขณะเริ่มหุคนำกระแสของเพาเวอร์ทรานซิสเตอร์
 V_{in} คือ ค่าแรงดันอินพุทของวงจรคอนเวอร์เตอร์
 t_{on} คือ ช่วงเวลานำกระแสของเพาเวอร์ทรานซิสเตอร์
 t_{off} คือ ช่วงเวลาหุคนำกระแสของเพาเวอร์ทรานซิสเตอร์

การคายประจุของ C1 ทำให้เกิดกำลังงานสูญเสียในตัว R1 สูง ดังนั้นตัวต้านทาน R1 จะติองทนกำลังได้สูง โดยกำลังสูญเสียในตัว R1 หาได้จาก

$$P_d = \frac{C1(2V_{in})^2}{2T}$$

เมื่อ T คือ คาบเวลาการทำงานของเพาเวอร์ทรานซิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจาก V_c จะมีค่าได้ไม่เกิน V_{ce0} V_{clamp} ดังนั้น

$$C = \frac{LiI_p^2}{(V_{ce0} - V_{clamp})^2}$$

- เมื่อ Li คือ ค่าความเหนี่ยวนำแฝงที่เกิดจากฟลักซ์รั่วของขดปฐมภูมิ
 - I_p คือ ค่ากระแสสูงสุดขณะเริ่มหยุดนำกระแสของเพาเวอร์ทรานซิสเตอร์
 - V_{ce0} คือ อัตราทนแรงดันต้นตอคร่อมของเพาเวอร์ทรานซิสเตอร์
 - V_{clamp} คือ ค่าแรงดันสูงสุดที่ยอมให้เกิดได้เมื่อเพาเวอร์ทรานซิสเตอร์เริ่มหยุดนำกระแส
- ค่าของตัวต้านทาน R หาได้จาก

$$R = \frac{t_{off(min)}}{2 \times 3 \times C}$$

ค่ากำลังสูญเสียใน R หาได้จาก


$$P = \frac{[(1/2)LiI_p^2]}{T}$$

- เมื่อ T คือ คาบเวลาการทำงานของเพาเวอร์ทรานซิสเตอร์
- t_{off} คือ ช่วงเวลาหยุดนำกระแสของเพาเวอร์ทรานซิสเตอร์

3.7 ขั้นตอนการออกแบบ

การคำนวณบัลลิสต์คอนเวอร์เตอร์ที่ใช้ในการทดลอง

กำหนดให้	แรงดันอินพุต	25V	±10%
	แรงดันเอาท์พุต	5 V	
	แรงดันเอาท์พุตกระเพื่อม	น้อยกว่า 5 mVp-p	
	ความถี่สวิตช์	45 kHz	
	กระแสเอาท์พุต	2 A	
	กำลังงานเอาท์พุตสูงสุด	10 W	



รูปที่ 3.28 วงจรบัคคอนเวอร์เตอร์พื้นฐาน

สำหรับบัคคอนเวอร์เตอร์

แต่

จึงกำหนดให้

ตัวเหนี่ยวนำ (Inductor)

ในโหมดกระแสต่อเนื่อง

$$V_o = D \times V_i$$

$$D < 0.5$$

$$D_{\max} = 0.45$$

$$L > 0.5 \times R_{\max} \times T \times (1 - D_{\min})$$

$$R_{\max} = V_o / I_{\min} = 5/1 = 5 \Omega$$

$$D_{\min} = \frac{V_o}{V_i(\max)} = 0.18$$

$$L > 0.5 \times 5 \times 22.22 \times 10^{-6} \times (1 - 0.18)$$

$$L > 46 \mu\text{H}$$

เลือก $L = 100 \mu\text{H}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวเก็บประจุ(Capacitor)

$$C > \frac{V_o \times T^2 \times (1 - D_{min})}{\Delta V_o \cdot 8L}$$

$$C > \frac{5 \times (22.22 \times 10^{-6})^2 \times (1 - 0.18)}{0.005 \times 8 \times 100 \times 10^{-6}}$$

$$C > 506 \mu\text{F}$$

ดังนั้น เลือก ตัวเก็บประจุ เป็น 1000 μF

มอสมอเตอร์

$$\begin{aligned} \text{แรงดัน} &= 2 \times V_{in(\text{max})} \\ &= 2 \times 27.5 \\ &= 55 \text{ V} \end{aligned}$$

เนื่องจากอาจเกิดโวลต์เตจสไปซ์ขึ้น ดังนั้น ควรเลือกค่าเป็น 100V จึงจะเหมาะสม

$$\begin{aligned} \text{กระแส} &= I_o(\text{max}) + \frac{\Delta I}{2} \\ &= 2 + \frac{0.2}{2} \\ &= 2.1 \text{ A} \end{aligned}$$

3.8 วิธีลดสัญญาณรบกวนที่ได้ทำในโครงการนี้

1. ลดค่าแรงดันพุ่ง(Spike)ของสัญญาณที่ทำการสวิตชิง โดยใช้วงจรสแน็บเบอร์
2. การต่อกราวด์เพลน
3. การบาลานซ์ วงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การเลือกใช้อุปกรณ์และวงจรที่ใช้ในการทดลอง

4.1 มอสเฟตกำลัง(Power MOSFET)

เป็นอุปกรณ์ประเภทใช้แรงดันในการควบคุม มอสเฟตเป็นอุปกรณ์ที่มี 3 ขั้ว ขั้วซอร์ส (Source: S) เทรน (Drain: D) และ เกท (Gate: G) แบ่งออกเป็น 2 ประเภทคือ มอสเฟตแบบดีเพลนชัน (Depletion MOSFET) และ มอสเฟตแบบเอนฮานซ์เมนต์(Enhancement MOSFET) แต่ละประเภทแบ่งเป็น 2 แบบ คือ แชนแนล n แชนแนล p

เนื่องจากมอสเฟตกำลังมีความเร็วในการสวิตช์สูงมาก (เป็นนาโนวินาที) จึงเหมาะสมกับการแปรผันที่มีความถี่สูงและมีกำลังไฟฟ้าต่ำ

4.1.1 คุณลักษณะของมอสเฟต

มอสเฟตเป็นอุปกรณ์ที่ใช้แรงดันควบคุมและมีอินพุตอิมพีแดนซ์สูงมาก ขั้วเกตจะดึงกระแสรั่วไหลต่ำมากแค่นาโนแอมแปร์และเราทราบว่า ทรานคอนดักแตนซ์(Transconductance: gm) ซึ่งเป็นอัตราส่วนของกระแสเทรน (I_D) กับแรงดันเกต (V_G) เป็นตัวกำหนดคุณลักษณะการถ่ายโอนของมอสเฟต

4.1.2 เพาเวอร์มอสเฟต

เพาเวอร์มอสเฟต(MOSFET Power Transistor) สามารถทำงานได้ดีที่ความถี่สูง ตั้งแต่ 50 กิโลเฮิร์ตซ์ ไปจนถึง 200 หรือ 400 กิโลเฮิร์ตซ์ เนื่องจากมันใช้เวลาในการเปลี่ยนสถานะค่อนข้างสั้น และการพัฒนาในปัจจุบันมีแนวโน้มจะทำให้เพาเวอร์มอสเฟตทำงานได้ที่ความถี่สูงขึ้นไปอีก ซึ่งเป็นผลดีในการลดขนาดของคอนเวอร์เตอร์ ในส่วนของวงจรขับเพาเวอร์มอสเฟตทำได้ง่าย จึงทำให้เพาเวอร์มอสเฟตเข้ามาแทนที่ไบโพล่าทรานซิสเตอร์อย่างรวดเร็วในการผลิตสวิตช์เพาเวอร์ซ์พหลายในปัจจุบัน

โครงสร้างของเพาเวอร์มอสเฟตจะเป็นไปได้ทั้งลักษณะ n-channel และ p-channel อย่างไรก็ตาม จะกล่าวถึงเฉพาะมอสเฟตชนิด n-channel เท่านั้น

4.1.3 กำลังงานสูญเสียในรูปความร้อนของเพาเวอร์มอสเฟต

กำลังงานสูญเสียในรูปความร้อนของเพาเวอร์มอสเฟตขณะทำงาน จะเป็นไปได้ 2 ลักษณะ เช่นเดียวกับไบโพลาร์ทรานซิสเตอร์ คือ กำลังสูญเสียขณะเปลี่ยนสถานะและกำลังสูญเสียขณะนำกระแส แต่เพาเวอร์มอสเฟตมีช่วงนำกระแสและช่วงหยุดนำกระแสสั้นกว่าไบโพลาร์ทรานซิสเตอร์มาก เพราะตามโครงสร้างของเพาเวอร์มอสเฟตจะไม่มีประจุสะสมเกิดขึ้นจึงไม่มีปัญหาในลักษณะเดียวกับไบโพลาร์ทรานซิสเตอร์ อย่างไรก็ตามเพาเวอร์มอสเฟตจะมีความต้านทานขณะนำกระแสค่อนข้างสูง การสูญเสียของเพาเวอร์มอสเฟตขณะนำกระแสจึงสูงกว่าไบโพลาร์ทรานซิสเตอร์

ถึงแม้เวลาเริ่มนำกระแสและเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟตค่อนข้างสั้น แต่โดยทั่วไปเพาเวอร์มอสเฟตมักถูกใช้งานที่ความถี่สูง การใช้งานที่ความถี่สูงกว่า 50 กิโลเฮิรตซ์ จำเป็นต้องนำกำลังการสูญเสียขณะเปลี่ยนสภาวะมาคิดด้วย และเนื่องจากช่วงนำกระแสและหยุดนำกระแสมีค่าใกล้เคียงกัน จึงต้องนำมาคิดทั้งสองช่วงเวลา โดย P_D มีค่าเท่ากับ

$$P_D = P_{SW(ON)} + P_{SW(OFF)} + P_C$$


$$P_{SW(ON)} = \frac{0.5 I_{PK(ON)} V_{ia} t_r}{T}$$

$$P_{SW(OFF)} = \frac{0.5 I_{PK(OFF)} V_{ib} T_r}{T}$$

$$P_C = I_{Dms}^2 \times R_{DS(ON)} (T_F)$$

- เมื่อ $P_{SW(ON)}$ คือ กำลังสูญเสียขณะเริ่มนำกระแสของเพาเวอร์มอสเฟต
 $P_{SW(OFF)}$ คือ กำลังสูญเสียขณะเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟต
 P_C คือ กำลังสูญเสียขณะนำกระแสของเพาเวอร์มอสเฟต
 $I_{PK(ON)}$ คือ ค่ากระแสสูงสุดขณะเริ่มนำกระแสของเพาเวอร์มอสเฟต
 $I_{PK(OFF)}$ คือ ค่ากระแสสูงสุดขณะเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟต
 $R_{DS(ON)}$ คือ ค่าความต้านทานระหว่างแครนและซอร์สที่อุณหภูมิรอยต่อสูงสุดขณะทำงานของเพาเวอร์มอสเฟต

T_r คือ ช่วงเวลาเริ่มนำกระแสของเพาเวอร์มอสเฟต
 T_f คือ ช่วงเวลาเริ่มนำกระแสของเพาเวอร์มอสเฟต



รูปที่ 4.1 แสดงลักษณะของกระแสและแรงดันตกคร่อมเพาเวอร์มอสเฟตเมื่อเริ่มนำกระแสและเริ่มหยุดนำกระแส


4.1.4 เงื่อนไขของวงจรขับเพาเวอร์มอสเฟต

การขับเพาเวอร์มอสเฟตให้นำกระแสนั้นต่างจากการขับกระแสไบโพลาร์เพาเวอร์ทรานซิสเตอร์ เนื่องจากมีเงื่อนไขการไบอัสที่แตกต่างกัน สำหรับไบโพลาร์เพาเวอร์ทรานซิสเตอร์ กระแสจะไหลผ่านคอลเล็กเตอร์และอีมีตเตอร์ ก็ต่อเมื่อ มีกระแสไบอัสไหลผ่านที่เบสและอีมีตเตอร์ แต่เพาเวอร์มอสเฟตจะมีกระแสไหลผ่านเดรนและซอร์สได้ ก็ต่อเมื่อแรงดันตกคร่อมขาเกตและซอร์สมีค่าอย่างต่ำเท่ากับแรงดันขีดเริ่ม (Threshold Voltage) ของมัน แต่ใช้กระแสต่ำ การขับเพาเวอร์มอสเฟตให้นำกระแสจึงทำได้ง่าย และยุ่งยากน้อยกว่าไบโพลาร์ทรานซิสเตอร์

4.1.5 ค่าความจุไฟฟ้าทางอินพุต

เนื่องจากลักษณะ โครงสร้างภายใน ตัวเพาเวอร์มอสเฟตจึงเสมือนมีตัวเก็บประจุต่ออยู่รอบๆ ขาค่าของมันดังรูปที่ 4.2

ตัวเก็บประจุเหล่านี้บังคับให้เพาเวอร์มอสเฟตต้องชาร์จประจุไปที่ตัวเก็บประจุเสียก่อนเพื่อให้แรงดันตกคร่อมที่ขาเกต-ซอร์ส (V_{GS}) มีค่าเพิ่มขึ้นจนถึงแรงดันขีดเริ่ม เพาเวอร์มอสเฟตจึงเริ่ม



รูปที่ 4.2 แสดงตัวเก็บประจุแฝงที่ต่ออยู่ระหว่างขาต่างๆ ภายในตัวเพาเวอร์มอสเฟต

นำกระแส ในทางกลับกัน การหยุดนำกระแสของเพาเวอร์มอสเฟต จะต้องทำให้ตัวเก็บประจุคายประจุออกไปจนแรงดันตกคร่อมที่ขาเกต-ซอร์ส (V_{GS}) มีค่าลดลงต่ำกว่าค่าแรงดันขีดเริ่ม (V_T) เพาเวอร์มอสเฟตจึงหยุดนำกระแส




รูปที่ 4.3 แสดงลักษณะแรงดันเกต-ซอร์สและกระแสขาเกต ขณะเพาเวอร์มอสเฟตถูกไบอัสให้กระแส

4.1.6 การกำหนดเวลาเปลี่ยนสถานะ

ปกติแล้วผู้ผลิตมักจะให้กราฟของแรงดัน V_{GS} ที่เพิ่มขึ้นในขณะค่าประจุสะสมขาเกตเพิ่มขึ้น หรือที่เรียก แผนภูมิประจุที่เกต ตามรูปที่ 4.4 กราฟนี้มีความสำคัญมากในการคำนวณกระแสไบอัสเกตและเวลาเปลี่ยนสถานะของเพาเวอร์มอสเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4 แสดงตัวอย่างแผนภูมิประจุที่เกท

ลักษณะกราฟแบ่งออกเป็น 3 ช่วง ตามผลของประจุที่เพิ่มขึ้น คือ

1. ช่วงเวลาหน่วงก่อนเริ่มนำกระแส (turn on delay) t_0
2. ช่วงเวลาเริ่มนำกระแส (rise time) $t_1 \rightarrow t_2$
3. ช่วงเวลาสะสมประจุส่วนเกิน (excess charge time) $t_2 \rightarrow t_3$

เมื่อเพาเวอร์มอสเฟตเริ่มชาร์จประจุที่ขาเกท จนกระทั่งพ้นช่วงเวลาหน่วงก่อนเริ่มนำกระแส เมื่อแรงดันขาเกทต่ำกว่าแรงดันขีดเริ่ม $V_{GS(th)}$ จึงมีกระแสไหลผ่านเดรนและซอร์สที่เวลา t_0 ค่าแรงดันจะไม่ลดลงจนกว่าจะผ่านเวลาเท่ากับ t_1 แรงดันตกคร่อมเดรนและซอร์สจึงลดลงอย่างรวดเร็วจากค่าแรงดันประมาณ 90 เพลอร์เซ็นต์ จนเหลือเพียง 10 เพลอร์เซ็นต์ ของค่าแรงดันตกคร่อม V_{DS} สูงสุด เพาเวอร์มอสเฟตจะนำกระแสได้อย่างเต็มที่ในช่วงเวลาเริ่มนำกระแส t_1 ถึง t_2 นี้เอง และแรงดันตกคร่อมขา V_{GS} จะคงที่จนกว่าเพาเวอร์มอสเฟตนำกระแสได้อย่างเต็มที่ ดังแสดงในรูปที่ 11 ในช่วงเวลาสะสมประจุส่วนเกิน ค่าความต้านทานระหว่างเดรนและซอร์สจะลดลงเรื่อยๆ หากปล่อยให้มีการสะสมประจุในช่วง t_2 ถึง t_3 แต่ประจุที่เพิ่มขึ้นจะทำให้เกิดการหน่วงขณะเริ่มหยุดนำกระแสเนื่องจากเพาเวอร์มอสเฟตต้องใช้เวลามากในการคายประจุส่วนนี้ทิ้งไป ดังนั้นการขับเพาเวอร์มอสเฟตด้วยแรงดันสูงเกินความจำเป็น จะทำให้ช่วงเวลาหยุดนำกระแสเพิ่มขึ้นซึ่งเป็นผลเสีย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 แสดงลักษณะการชาร์จประจุที่ขาเกตตามเวลาที่มีผลต่อการเริ่มนำกระแส (ก) และ ผลเมื่อเริ่ม หยุดนำกระแสของเพาเวอร์มอสเฟต

เนื่องจากเพาเวอร์มอสเฟตไม่เกิดประจุสะสมขึ้นขณะนำกระแส การหยุดนำกระแสของเพาเวอร์มอสเฟตจึงทำได้ง่าย ด้วยการคายประจุที่ขาเกตทิ้งไปเช่นเดียวกับขณะเริ่มนำกระแสและถ้าขนาดกระแสเพื่อชาร์จประจุมีค่าเท่ากันช่วงเวลาที่เริ่มนำกระแสและช่วงเวลาที่เริ่มหยุดนำกระแสมีช่วงหน่วงเวลาเพิ่มขึ้น เนื่องจากต้องใช้เวลาส่วนหนึ่งในการคายประจุส่วนเกินทิ้งไป

จากกราฟรูปที่ 4.5 เพาเวอร์มอสเฟตแต่ละเบอร์จะนำมาหาค่าช่วงนำกระแส t_r ได้จาก

$$t_r = \frac{Q_G}{I_G}$$

เมื่อ Q_G คือ ค่าประจุได้จากกราฟเป็นคูลอมบ์
 I_G คือ ค่ากระแสที่ใช้ชาร์จประจุที่ค่ากระแสคงที่เป็นแอมป์

หมายเหตุ กราฟแผนภูมิประจุที่เกต ดังรูปที่ 5 ปกติในการวัดผู้ผลิตจะกำหนดให้กระแส I_G ไม่คงที่ จึงต้องใช้ข้อมูลนอกเหนือจากกราฟแผนภูมิประจุที่เกต ซึ่งไม่บอกค่าในที่นี้

อย่างไรก็ตามถ้าออกแบบวงจรขับเพาเวอร์มอสเฟตให้จ่ายกระแสได้มากพอ การคำนวณจากสมการด้านบนก็นับว่าใกล้เคียง

4.2 ไดโอดกำลัง(Power Diode)

ไดโอดกำลังเป็นไดโอดที่ออกแบบให้บริเวณรอยต่อมีช่วงกว้างมากกว่าไดโอดทั่วไปเพื่อนำไปใช้งานที่มีกำลังและกระแสไฟฟ้าสูง ไดโอดกำลังนี้ทนต่ออุณหภูมิได้

ไดโอดกำลังมี 2 ขั้ว คือ แอนโอดซึ่งต่อกับสารกึ่งตัวนำชนิด P และ คาโทด ต่อกับสารกึ่งตัวนำชนิด N ซึ่งไดโอดแบ่งเป็น 3 ประเภท คือ

1. ฟาสต์-รีคัฟเวอรี ไดโอด (Fast Recovery Diode)
2. อุลตราฟาสต์-รีคัฟเวอรี ไดโอด (Ultra fast Recovery Diode)
3. ชอตต์กี้ ไดโอด (Schottky Diode)

4.2.1 ฟาสต์-รีคัฟเวอรี ไดโอด และ อุลตราฟาสต์-รีคัฟเวอรี ไดโอด

ฟาสต์-รีคัฟเวอรี ไดโอด มีช่วงเวลาดำเนินการ t_{rr} ประมาณ 200 ถึง 750 นาโนวินาที ซึ่งสั้นกว่าซิลิกอนไดโอดมาก และ ฟาสต์-รีคัฟเวอรี ไดโอดมีอัตราทนแรงดันไบอัสกลับได้ถึง 1,000 โวลต์ ส่วนอุลตราฟาสต์-รีคัฟเวอรี ไดโอด มีช่วงเวลาดำเนินการ t_{rr} ประมาณ 25 ถึง 100 นาโนวินาทีและอัตราทนแรงดันไบอัสกลับได้ถึง 1,000 โวลต์ เช่นเดียวกัน แรงดันตกคร่อมขณะนำกระแส V_F ของไดโอดทั้งสองมีค่าอยู่ในช่วงเดียวกันคือ ประมาณ 0.6 ถึง 1.5 โวลต์

เนื่องจากแรงดันตกคร่อมขณะนำกระแสของฟาสต์-รีคัฟเวอรี ไดโอด และ อุลตราฟาสต์-รีคัฟเวอรี ไดโอดมีค่าค่อนข้างสูง ไดโอดทั้งสองจึงเหมาะกับคอนเวอร์เตอร์ที่มีค่าแรงดันเอาต์พุตมีค่าแรงดันตั้งแต่ 12 โวลต์ขึ้นไป

4.2.2 ชอตต์กี้ ไดโอด

ชอตต์กี้ ไดโอดมีแรงดันตกคร่อมขณะนำกระแสค่อนข้างต่ำประมาณ 0.5 โวลต์ จึงเหมาะกับคอนเวอร์เตอร์ที่มีค่าแรงดันเอาต์พุตต่ำๆ และ กระแสสูงๆ เช่นแรงดันเอาต์พุต 5 โวลต์เนื่องจากลักษณะโครงสร้างภายในแตกต่างจากฟาสต์-รีคัฟเวอรี ไดโอด และ อุลตราฟาสต์-รีคัฟเวอรี ไดโอด ชอตต์กี้ ไดโอด จะไม่เกิดประจุสะสมขึ้นภายในตัวมันขณะนำกระแส มีช่วงเวลาดำเนินการ t_{rr} ของชอตต์กี้ ไดโอดสั้นมาก โดยมีค่าน้อยกว่า 10 นาโนวินาที และ อาจถือได้ว่า ชอตต์กี้ ไดโอดไม่มีกำลังสูญเสียในช่วงนี้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตามซอตต์กีโคโอคมีข้อเสีย 2 ประการ ซอตต์กีโคโอค ในปัจจุบันมีมีอัตราทนแรงดันไบอัสกลับได้สูงสุด 100 โวลต์เท่านั้น และ ซอตต์กีโคโอคมีกระแสรั่วไหลสูง และยังมีปัญหาที่เกิดขึ้นเมื่อนำซอตต์กีโคโอคมาใช้กับคอนเวอร์เตอร์อีกประการหนึ่งคือ นซอตต์กีโคโอคจะให้ทรานเซียนต์ขณะเริ่มหยุดนำกระแสสูง

4.3 ตัวเก็บประจุ

4.3.1 ตัวเก็บประจุเอาต์พุต

ในการเลือกตัวเก็บประจุทางเอาต์พุตนั้น สิ่งที่ต้องคำนึงถึงเป็นอย่างมากคือ อัตราทนกระแสขณะใช้งานสูงสุด ความถี่การสวิตชิง และชนิดคอนเวอร์เตอร์ ที่ใช้ในปัจจุบันตัวเก็บประจุนิยมใช้แบบอิเล็กโทรไลติก(Electrolytic Capacitor) ซึ่งมีค่าความต้านทานอนุกรมเสมือน(ESR) ต่ำ ซึ่งค่า ESR นี้ จะส่งผลโดยตรงต่อการกระเพื่อมของแรงดันเอาต์พุต และอายุการใช้งานตัวเก็บประจูด้วย ถ้าค่า ESR ของตัวเก็บประจุที่ใช้มีค่าสูงๆ จะทำให้เกิดกำลังสูญเสียในตัวเก็บประจูดังขึ้นตาม เป็นผลให้เกิดความร้อนและอายุการใช้งานสั้นลง

ปัจจุบันตัวเก็บประจูกักตุนภูมิสูงถึง 105°C และค่า ESR ต่ำที่ความถี่สวิตชิงสูงๆ ตั้งแต่ 20 kHz ขึ้นไป


ยังมีตัวเก็บประจูนชนิดหนึ่งที่จะกล่าวถึง คือ ตัวเก็บประจูนฟิล์ม(FILMCAPACITOR) จากความก้าวหน้าทางเทคโนโลยี ได้พัฒนาตัวเก็บประจูนชนิดนี้ให้มีอัตราทนกระแสได้สูง และค่า ESR ต่ำกว่าตัวเก็บประจุแบบอิเล็กโทรไลติก

4.3.2 ตัวเก็บประจุใช้ในการลดสัญญาณรบกวน

ตัวเก็บประจุไฟฟ้าที่มีคุณสมบัติของอนุภาคจะมีผลต่อการทำงาน และยังมีผลต่อการนำอนุภาคเหล่านี้ไปใช้งานในวงจรลดสัญญาณอีกด้วย ตัวเก็บประจุมักถูกแยกตามสารที่ทำฉนวน ซึ่งแต่ละชนิดจะมีคุณสมบัติและความเหมาะสมในการนำไปใช้งานแตกต่างกัน


ตัวเก็บประจุในทางปฏิบัตินั้นจะมีความต้านทานและตัวเหนี่ยวนำอยู่ร่วมด้วยเสมอ ตามรูปที่ 4.6 อินดักแตนซ์ L เกิดจากโลหะตัวเหนี่ยวนำที่ขั้วตัวเก็บประจุ R2 เกิดจากการรั่วไหลแบบขนานและเป็นฟังก์ชันกับความต้านทานฉนวน R1 คือ เอฟเฟกต์ที่พรีซิสแตนซ์(Effective Resistance) ของตัวเก็บประจุ และเป็นฟังก์ชันของเฟลคเตอร์การสูญเสีย(Dissipation Factor)ของตัวเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 ตัวเก็บประจุในความเป็นจริง

ปกติเราจะถือความถี่ใช้งานเป็นหลักในการเลือกใช้ชนิดตัวเก็บประจุ โดยมากแล้วความถี่ที่ใช้งานเป็นหลักในการเลือกชนิดของตัวเก็บประจุ โดยมากแล้วความถี่ที่ตัวเก็บประจุใช้งานได้จะถูกจำกัดด้วยอินดักแตนซ์และความยาวของขงอุปกรณ์ ในบางความถี่ที่ตัวเก็บประจุอาจเกิดรีโซแนนซ์ภายในกับอินดักแตนซ์ของตัวเอง และที่ความถี่สูงกว่าความถี่รีโซแนนซ์อิมพีแดนซ์ของตัวเก็บประจุเพิ่มขึ้นตามความถี่ ดังรูปที่ 4.7 แสดงอิมพีแดนซ์จริงของตัวเก็บประจุชนิดกระดาษ(Paper Capacitor) ขนาด 0.1 ไมโครฟารัด เทียบกับความถี่จะเห็นว่าความถี่รีโซแนนซ์ภายใน(Self-Resonance) จะมีค่าประมาณ 2.5 เมกกะเฮิรตซ์



รูปที่ 4.7 กราฟแสดงอิมพีแดนซ์ของตัวเก็บประจุที่ความถี่ต่างๆและความถี่รีโซแนนซ์ของตัวเก็บประจุชนิดกระดาษ ขนาด 1 ไมโครฟารัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงช่วงความถี่ใช้งานของตัวเก็บประจุแต่ละชนิด

รูปที่ 4.8 แสดงช่วงความถี่ใช้งานของตัวเก็บประจุแต่ละชนิด ซึ่งความถี่ช่วงบน(ช่วงความถี่สูง) จะถูกจำกัดด้วยความถี่รีโซแนนซ์ของตัวเก็บประจุ หรืออาจถูกจำกัดด้วยเฟดเตอร์การสูญเสีย ซึ่งมีค่าสูงขึ้นตามความถี่ ส่วนขีดจำกัดล่างของช่วงความถี่ที่ใช้งานจะถูกกำหนดด้วยค่าคาปาซิแตนซ์ C ขนาดสูงที่สุดที่สามารถผลิตได้

ตัวเก็บประจุชนิดอิเล็กโทรไลต์ที่มีข้อดีที่ว่า สามารถนำค่าคาปาซิแตนซ์ค่าสูงบรรจุลงภาชนะเล็กๆ ได้ ทำให้อัตราส่วนค่าคาปาซิแตนซ์ต่อปริมาตรของตัวเก็บประจุชนิดอิเล็กโทรไลต์มีค่ามากกว่าตัวเก็บประจุชนิดอื่น ตัวเก็บประจุชนิดนี้มักถูกนำไปใช้งานในการฟิลเตอร์ บายพาส และคัปปลิ่งสัญญาณในวงจรที่ความถี่ไม่เกิน 25 กิโลเฮิร์ตซ์ ข้อเสียของตัวเก็บประจุชนิดนี้คือ มีขั้ว และแรงดันไฟตรงที่ตกคร่อมขั้วทั้งสองต้องไม่เกินอัตราทนแรงดัน(Rate Voltage) อย่างไรก็ตามเราสามารถสร้างตัวเก็บประจุแบบ ไม่มีขั้วจากตัวเก็บประจุแบบนี้ได้โดยต่อตัวเก็บประจุที่มีค่าเท่ากันแบบอนุกรม โดยให้ขั้วเหมือนกันอยู่ติดกันทำให้ค่าคาปาซิแตนซ์รวมลดลงครึ่งหนึ่งของตัวเก็บประจุที่นำมาต่อ และมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันใช้งานเท่าเดิม ในการนำตัวเก็บประจุชนิดนี้ไปใช้ในงานวงจรไฟฟ้ากระแสสลับหรือวงจรไฟฟ้ากระแสตรงที่มีการกระเพื่อมหรือแรงดันริปเปิ้ล(Ripple Voltage) ไม่ควรให้แรงดันมีค่าสูงกว่าอัตราทนแรงดันกระเพื่อม(Rate Ripple Voltage)ซึ่งเราสามารถหาขนาดแรงดันริปเปิ้ลสูงสุดได้ที่ความถี่ประมาณ 120 เฮิรท์เมื่อตัวเก็บประจุนั้นทำงานเป็นฟิลเตอร์ในวงจรเรกติไฟเออร์แบบเต็มคลื่น ส่วนตัวเก็บประจุแบบอิเล็กโทรไลต์ที่ทำจากแทนทาลัม จะมีความต้านทานน้อยกว่าแบบอะลูมิเนียม และยังมีขนาดเล็กกว่าเมื่อวัดที่ค่าคาปาซิแตนซ์เดียวกัน ดังนั้นจึงทำงานได้ดีกว่า


ตัวเก็บประจุแบบกระดาษและแบบไมลาร์ จะมีความต้านทานอนุกรม R1 น้อยกว่าแบบอิเล็กโทรไลต์ แต่ทว่าอัตราส่วนอัตราส่วนคาปาซิแตนซ์ต่อปริมาตรมีขนาดเล็กกว่า ตัวเก็บประจุชนิดนี้ถูกนำไปใช้ในการฟิลเตอร์ บายพาส คัปปลิ่งและกำจัดสัญญาณรบกวนในช่วงไม่กี่เมกกะเฮิรท์ ตัวเก็บประจุที่มีโครงสร้างลักษณะเป็นท่อ(Tubular) เช่น ชนิดกระดาษ หรือ ไมลาร์นั้น มักจะมีแถบสีที่ปลายด้านหนึ่ง ดังแสดงในรูปที่ 4.9 ซึ่งที่ปลายของขั้วอุปกรณ์ด้านนี้จะต่อเข้ากับฟอยล์ด้านนอกของตัวเก็บประจุของตัวเก็บประจุด้านนี้ควรถูกต่อลงกราวด์ เพื่อลดการคัปปลิ่งของสนามไฟฟ้าผ่านตัวเก็บประจุนี้

รูปที่ 4.9 ตัวเก็บประจุที่มีโครงสร้างลักษณะเป็นท่อ

ตัวเก็บประจุชนิดไมก้าและเซรามิก มีค่าความต้านทาน R1 และอินดักแตนซ์ต่ำจึงนำไปใช้งานช่วงความถี่สูงได้ถึง 500 เมกกะเฮิรท์ ยกเว้นเซรามิกแบบ High K ซึ่งใช้ได้ในช่วงความถี่แบบปานกลาง แต่มีอัตราส่วนของคาปาซิแตนซ์ต่อปริมาตรสูงกว่าเซรามิกทั่วไป และมีข้อเสียที่โมฆะสามารถทนแรงดันทรานเซียนท์ได้จึงไม่ควรนำมาใช้ในการบายพาส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวเก็บประจุชนิดโพลีสเตอรีน(Polystyrene) มีความต้านทานอนุกรมที่ต่ำมาก และให้ค่าคาปาซิแตนซ์ค่อนข้างคงที่เทียบกับความถี่ที่เปลี่ยนไป ดังนั้นตัวเก็บประจุชนิดนี้จึงมีคุณสมบัติใกล้เคียงตัวเก็บประจุในอุดมคติมากที่สุด แต่อย่างไรก็ตาม ต้องระลึกไว้เสมอว่าไม่มีตัวเก็บประจุชนิดใดที่สามารถทำงานได้ในทุกช่วงความถี่ ดังนั้นในกรณีที่ต้องการกรองสัญญาณรบกวนที่มีความถี่กว้างมาก เราสามารถนำตัวเก็บประจุสองชนิดซึ่งครอบคลุมความถี่ดังกล่าวมาขนานกัน เช่น การต่อตัวเก็บประจุเล็ก โตรไลท์ขนานกับไมก้าหรือเซรามิก เป็นต้น




ตารางที่ 4.1 แสดงผลของของความยาวของขาตัวเก็บประจุชนิดเซรามิก

ตารางที่ 4.1 แสดงผลความยาวของขาตัวเก็บประจุชนิดเซรามิก และคาปาซิแตนซ์ค่าต่างๆที่มีต่อความถี่รีโวนเนสภายใน จะเห็นว่าที่ความถี่สูงๆ ตัวเก็บประจุนั้นอาจจะใช้งานได้ดีกว่า เนื่องจากความถี่ที่จะเกิดรีโซแนนซ์ภายในมีค่าสูงขึ้น

4.4 วงจรที่ใช้ในการทดลอง


4.4.1 วงจรเบสิกบัคคอนเวอร์เตอร์



รูปที่ 4.10 แสดงวงจรเบสิกบัคคอนเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.2 วงจรบาลานซ์ขับเคลื่อนมอเตอร์



รูปที่ 4.11 แสดงวงจรบาลานซ์ขับเคลื่อนมอเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การทดลองและผลการทดลอง


การทดลองทดสอบสัญญาณรบกวนจากวงจรบัคคอนเวอร์เตอร์

5.1 วงจรพื้นฐานของบัคคอนเวอร์เตอร์




รูปที่ 5.1 วงจรบัคคอนเวอร์เตอร์ที่ยังไม่มีการลดสัญญาณรบกวน

5.1.1 ผลการทดลองรูปคลื่นสัญญาณของวงจรพื้นฐานของบัคคอนเวอร์เตอร์




รูปที่ 5.2 แสดงแรงดันคั่นคร่อมที่ขา เกทและชาซอร์สของเพาเวอร์มอสเฟต(Vgs)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.3 แสดงแรงดันตกคร่อมที่ขาแคทรินและขาซอร์สของเพาเวอร์มอสเฟต (Vds)




รูปที่ 5.4 แสดงกระแสที่ไหลผ่านตัวเหนี่ยวนำ (IL)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.5 แสดงแรงดันที่ตกคร่อมตัวเหนี่ยวนำ(VL)




รูปที่ 5.6 แสดงแรงดันตกคร่อมไดโอด(VD)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.7 แสดงแรงดันเอาต์พุตขณะมีโหลด 1 แอมป์



รูปที่ 5.8 แสดงแรงดันเอาต์พุตขณะมีโหลด 2 แอมป์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.2 ทดลองต่อฮีทซิงค์(Heat sink) ลงกราวด์เพลน(Ground plane)



รูปที่ 5.9 ทดลองต่อฮีทซิงค์(Heat sink) ลงกราวด์เพลน


5.2 วงจรที่ทำการปรับปรุงโดยการบาลานซ์ (balanced) และ ต่อกราวด์เพลน(Ground plane)




รูปที่ 5.10 วงจรที่ทำการปรับปรุงโดยการบาลานซ์และ ต่อกราวด์เพลน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.1 ผลการทดลองรูปคลื่นสัญญาณของวงจรที่ทำการปรับปรุงโดยการบาลานซ์




รูปที่ 5.11 แสดงแรงดันตกคร่อมที่ขาเกตและขาซอร์สของเพาเวอร์มอสเฟต(Vgs)




รูปที่ 5.12 แสดงแรงดันตกคร่อมที่ขาเดรนและขาซอร์สของเพาเวอร์มอสเฟต(Vds)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.14 แสดงรูปแรงดันเอาต์พุตของของวงจรที่ทำการบาลานซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.15 แสดงแรงดันที่จุด VDE




รูปที่ 5.16 แสดงแรงดันที่จุด VFE



รูปที่ 5.17 แสดงแรงดันที่จุด VAC และ VBC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 ผลการทดลองสัญญาณรบกวนจากวงจรพื้นฐานของบัคคอนเวอร์เตอร์



รูปที่ 5.18 แสดงสัญญาณรบกวนขณะยังไม่ต่ออุปกรณ์ใดๆ ที่ช่วยในการลดสัญญาณโหลด 1 แอมป์


5.4 ผลการทดลองสัญญาณรบกวนจากวงจรบัคคอนเวอร์เตอร์ที่เค้ทำการบาลานซ์แล้ว

5.4.1 ที่เอาต์พุต 5 โวลต์




รูปที่ 5.19 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และต่อฮีตซิงค์ลงกราวด์เพลน โหลด 1 แอมป์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.20 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะแหล่งจ่าย




รูปที่ 5.21 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์พิเศษเฉพาะ Termination




รูปที่ 5.22 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดวงจรสนับเบอร์ออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.23 แสดงสัญญาณรบกวนของวงจรที่ทำการปลดบาลานซ์เฉพาะ Transmission Line

5.4.2 ที่เอาท์พุท 7.5 โวลต์




รูปที่ 5.24 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และค่อฮีตซิงค์ลงกราวด์เพลน




รูปที่ 5.25 แสดงสัญญาณรบกวนของวงจรที่ทำการปลดบาลานซ์เฉพาะแหล่งจ่าย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.26 แสดงสัญญาณรบกวนของวงจรที่ทำการปลดบาลานซ์เฉพาะ Termination




รูปที่ 5.27 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดวงจรต้นแบบร้ออก




รูปที่ 5.28 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลดครวาค์แผ่นฮีตซิงค์้ออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.4.3 ที่เอาต์พุต 10 โวลท์



รูปที่ 5.29 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์และต่อฮิสซิ่งคัลกราวด์เฟลน




รูปที่ 5.30 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะแหล่งจ่าย



รูปที่ 5.31 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์เฉพาะ Termination


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.32 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลั๊กวงจรสับเบอร์ออก




รูปที่ 5.33 แสดงสัญญาณรบกวนของวงจรที่ทำการบาลานซ์โดยปลั๊กกราวด์แผ่นฮีตซิงค์ออก



รูปที่ 5.34 แสดงสัญญาณรบกวนที่มาจากแหล่งจ่ายไฟที่ใช้ทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4.4 การวัดกระแส Idm และ Icm ด้วย current probe




รูปที่ 5.35 แสดงการเปรียบเทียบกระแสเคิฟเฟอร์เรนเชียลโหมด(Idm)รูป(ก)และรูป(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) เบสลิคโฟน




(ข) บลาตานซ์โฟน

รูปที่ 5.36 แสดงการเปรียบเทียบขีดกระแสมอนโอมค(Icm)รูป(ก)และรูป(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.37 แสดงการเปรียบเทียบสัญญาณรบกวนของวงจรบัคและวงจรที่ทำการบาลานซ์แล้ว




รูปที่ 5.38 แสดงการเปรียบเทียบสัญญาณรบกวนของวงจรที่ทำการบาลานซ์ระหว่าง V_o 5V กับ V_o 10V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6

สรุปผลการทดลอง

ปริญญานิพนธ์เล่มนี้มุ่งเน้นศึกษาสัญญาณรบกวนทางแม่เหล็กไฟฟ้าที่เกิดจากวงจรบัคคอนเวอร์เตอร์ ชนิด คอมมอน โหมดที่เกิดขึ้นในช่วงความถี่ 10MHz-30MHz โดยการศึกษาที่มาและพฤติกรรมการไหลของกระแสชนิด คอมมอน โหมดที่เกิดขึ้นภายในวงจรบัคคอนเวอร์เตอร์ ซึ่งในตอนแรกได้ทำการวัดสัญญาณรบกวนสนามแม่เหล็กไฟฟ้าที่เกิดขึ้นจากวงจรบัคคอนเวอร์เตอร์ที่ทำการสร้างขึ้น จากการศึกษาทำให้ทราบว่า ที่ความถี่สูงๆ ตั้งแต่ 10MHz ขึ้นไปจะมีการเกิดตัวเก็บประจุแฝงขึ้นในวงจรทำให้กระแสคอมมอน โหมดมีค่าไม่เท่ากันจึงไม่หักล้างกันหมดคเป็นผลให้เกิดสัญญาณรบกวนสนามแม่เหล็กไฟฟ้าขึ้นในช่วงความถี่ 10MHz-30MHz ซึ่งเป็นช่วงความถี่ที่กระแสคอมมอน โหมดมีผลกับวงจร จึงได้ทำการปรับปรุงวงจรใหม่โดยใช้เทคนิคการบาลานซ์ การต่อวงจรสับเบอร์ และการต่ออุปกรณ์ลงกราวด์เฟลน แล้วทำการวัดสัญญาณรบกวนสนามแม่เหล็กไฟฟ้าที่เกิดขึ้นจะเห็นว่าการใช้เทคนิคบาลานซ์และการต่อวงจรสับเบอร์สามารถสัญญาณรบกวนที่เกิดในวงจรบัคคอนเวอร์เตอร์ได้ในระดับหนึ่ง ซึ่งเมื่อเราแยกพิจารณาในแต่ละส่วนของวงจรบาลานซ์จะเห็นว่า วงจรสับเบอร์ การบาลานซ์สายส่ง การบาลานซ์แหล่งจ่ายและการบาลานซ์เทอร์มินเนชัน เมื่อปลดออกจะมีผลทำให้สัญญาณรบกวนเพิ่มขึ้น ดังนั้นสรุปได้ว่าทั้ง 4 ส่วนที่ใส่เข้าไปสามารถลดสัญญาณรบกวนได้ และเมื่อพิจารณาที่แรงดันเอาต์พุต เมื่อเพิ่มปรับแรงดันเอาต์พุต หรือ เพิ่มโหลด มากขึ้นจะทำให้สัญญาณรบกวนมากขึ้น ซึ่งเป็นผลมาจากกระแสที่ไหลในวงจรมากขึ้นและช่วงนำกระแสของมอสเฟตที่มากขึ้นเกิดทำให้แรงพุ่งเพิ่มสูงขึ้นเป็นสาเหตุให้เกิดสัญญาณรบกวนดังกล่าวเพิ่มสูงขึ้น โดยผลการทดลองดังกล่าวสามารถนำมาเขียนแผนภูมิได้ดังรูป




รูปที่ 6.1 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนวงจรเบลีการ์ดกับวงจรบาสานซ์




รูปที่ 6.2 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนวงจรบาสานซ์เมื่อปลดส่วนต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.3 แสดงแผนภูมิเปรียบเทียบสัญญาณรบกวนของวงจรบาลานซ์ที่ V_o ค่าต่างๆกับวงจรเบสิคบัค



รูปที่ 6.4 แสดงแผนภูมิเปรียบเทียบกระแสดิฟเฟอเรนเชียลโหมด
วงจรเบสิคบัคกับวงจรบาลานซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.5 แสดงแผนภูมิเปรียบเทียบกระแสคอมมอนโหมด
วงจรเบสิกบัคกับวงจรบาลานซ์

บรรณานุกรม

- [1] สุวัฒน์ แซ่ตัน , “สวิตซ์ซิง โคมดเพาเวอร์ซัพพลาย” , ฝ่ายวิจัยและพัฒนาบริษัทเอนเทลไทย จำกัด, 213 หน้า, 2528
- [2] Andrzej M.Trzynadlowski, “Introduction to Modern Power Electronics”, John Wiley& Sons,INC, 598 p
- [3] Henry W. ott, “Noise Reduction Techniques in Electronics System”,Second Edition , 426 p, 1989.
- [4] Keith H. Brillings. , “HandBook of Switch Mode Power Supplies”,Mc Graw-Hill Publishing Company,3.230 p., 1989.
- [5] Laszlo Tihanyi , “Electromagnetic Compatibility in Power Electronics” ,397 p



ภาคผนวกที่ 1

ข้อมูลทางเทคนิคของตัวควบคุม TL494



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SWITCHMODE™ Pulse Width Modulation Control Circuit

The TL494 is a fixed frequency, pulse width modulation control circuit designed primarily for SWITCHMODE power supply control.

- Complete Pulse Width Modulation Control Circuitry
- On-Chip Oscillator with Master or Slave Operation
- On-Chip Error Amplifiers
- On-Chip 5.0 V Reference
- Adjustable Deadtime Control
- Uncommitted Output Transistors Rated to 500 mA Source or Sink
- Output Control for Push-Pull or Single-Ended Operation
- Undervoltage Lockout

TL494

SWITCHMODE PULSE WIDTH MODULATION CONTROL CIRCUIT

SEMICONDUCTOR TECHNICAL DATA



D SUFFIX
PLASTIC PACKAGE
CASE 751B
(SO-16)




N SUFFIX
PLASTIC PACKAGE
CASE 648

MAXIMUM RATINGS (Full operating ambient temperature range applies, unless otherwise noted.)

Rating	Symbol	TL494C	TL494I	Unit
Power Supply Voltage	V _{CC}	42		V
Collector Output Voltage	V _{C1} V _{C2}	42		V
Collector Output Current (Each transistor) (Note 1)	I _{C1} , I _{C2}	500		mA
Amplifier Input Voltage Range	V _{IR}	-0.3 to +42		V
Power Dissipation @ T _A ≤ 45°C	P _D	1000		mW
Thermal Resistance, Junction-to-Ambient	R _{θJA}	80		°C/W
Operating Junction Temperature	T _J	125		°C
Storage Temperature Range	T _{stg}	-55 to +125		°C
Operating Ambient Temperature Range TL494C TL494I	T _A	0 to +70 -25 to +85		°C
Derating Ambient Temperature	T _A	45		°C

NOTE: 1. Maximum thermal limits must be observed.

PIN CONNECTIONS



ORDERING INFORMATION

Device	Operating Temperature Range	Package
TL494CD	T _A = 0° to +70°C	SO-16
TL494CN		Plastic
TL494IN	T _A = -25° to +85°C	Plastic

TL494

RECOMMENDED OPERATING CONDITIONS

Characteristics	Symbol	Min	Typ	Max	Unit
Power Supply Voltage	V_{CC}	7.0	15	40	V
Collector Output Voltage	V_{C1}, V_{C2}	–	30	40	V
Collector Output Current (Each transistor)	i_{C1}, i_{C2}	–	–	200	mA
Amplified Input Voltage	V_{in}	–0.3	–	$V_{CC} - 2.0$	V
Current Into Feedback Terminal	I_{fb}	–	–	0.3	mA
Reference Output Current	I_{ref}	–	–	10	mA
Timing Resistor	R_T	1.8	30	500	$k\Omega$
Timing Capacitor	C_T	0.0047	0.001	10	μF
Oscillator Frequency	f_{osc}	1.0	40	200	kHz

ELECTRICAL CHARACTERISTICS ($V_{CC} = 15 V, C_T = 0.01 \mu F, R_T = 12 k\Omega$, unless otherwise noted.)

For typical values $T_A = 25^\circ C$, for min/max values T_A is the operating ambient temperature range that applies, unless otherwise noted.

Characteristics	Symbol	Min	Typ	Max	Unit
-----------------	--------	-----	-----	-----	------

REFERENCE SECTION

Reference Voltage ($I_O = 1.0 \text{ mA}$)	V_{ref}	4.75	5.0	5.25	V
Line Regulation ($V_{CC} = 7.0 \text{ V to } 40 \text{ V}$)	Reg_{line}	–	2.0	25	mV
Load Regulation ($I_O = 1.0 \text{ mA to } 10 \text{ mA}$)	Reg_{load}	–	3.0	15	mV
Short Circuit Output Current ($V_{ref} = 0 \text{ V}$)	I_{SC}	15	35	75	mA

OUTPUT SECTION

Collector Off-State Current ($V_{CC} = 40 \text{ V}, V_{CE} = 40 \text{ V}$)	$I_{C(off)}$	–	2.0	100	μA
Emitter Off-State Current ($V_{CC} = 40 \text{ V}, V_C = 40 \text{ V}, V_E = 0 \text{ V}$)	$I_{E(off)}$	–	–	–100	μA
Collector-Emitter Saturation Voltage (Note 2) Common-Emitter ($V_E = 0 \text{ V}, I_C = 200 \text{ mA}$) Emitter-Follower ($V_C = 15 \text{ V}, I_E = -200 \text{ mA}$)	$V_{sat(C)}$ $V_{sat(E)}$	–	1.1 1.5	1.3 2.5	V
Output Control Pin Current Low State ($V_{OC} \leq 0.4 \text{ V}$) High State ($V_{OC} = V_{ref}$)	I_{OCL} I_{OCH}	–	10 0.2	– 3.5	μA mA
Output Voltage Rise Time Common-Emitter (See Figure 12) Emitter-Follower (See Figure 13)	t_r	–	100 100	200 200	ns
Output Voltage Fall Time Common-Emitter (See Figure 12) Emitter-Follower (See Figure 13)	t_f	–	25 40	100 100	ns

NOTE: 2. Low duty cycle pulse techniques are used during test to maintain junction temperature as close to ambient temperature as possible.

TL494

ELECTRICAL CHARACTERISTICS ($V_{CC} = 15\text{ V}$, $C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$, unless otherwise noted.)

For typical values $T_A = 25^\circ\text{C}$, for min/max values T_A is the operating ambient temperature range that applies, unless otherwise noted.


Characteristics	Symbol	Min	Typ	Max	Unit
ERROR AMPLIFIER SECTION					
Input Offset Voltage (V_O (Pin 3) = 2.5 V)	V_{IO}	–	2.0	10	mV
Input Offset Current (V_O (Pin 3) = 2.5 V)	I_{IO}	–	5.0	250	nA
Input Bias Current (V_O (Pin 3) = 2.5 V)	I_{IB}	–	–0.1	–1.0	μA
Input Common Mode Voltage Range ($V_{CC} = 40\ \text{V}$, $T_A = 25^\circ\text{C}$)	V_{ICR}	–0.3 to $V_{CC}-2.0$			V
Open Loop Voltage Gain ($\Delta V_O = 3.0\ \text{V}$, $V_O = 0.5\ \text{V}$ to $3.5\ \text{V}$, $R_L = 2.0\ \text{k}\Omega$)	A_{VOL}	70	95	–	dB
Unity-Gain Crossover Frequency ($V_O = 0.5\ \text{V}$ to $3.5\ \text{V}$, $R_L = 2.0\ \text{k}\Omega$)	f_{C-}	–	350	–	kHz
Phase Margin at Unity-Gain ($V_O = 0.5\ \text{V}$ to $3.5\ \text{V}$, $R_L = 2.0\ \text{k}\Omega$)	ϕ_m	–	65	–	deg.
Common Mode Rejection Ratio ($V_{CC} = 40\ \text{V}$)	CMRR	65	90	–	dB
Power Supply Rejection Ratio ($\Delta V_{CC} = 33\ \text{V}$, $V_O = 2.5\ \text{V}$, $R_L = 2.0\ \text{k}\Omega$)	PSRR	–	100	–	dB
Output Sink Current (V_O (Pin 3) = 0.7 V)	I_{O-}	0.3	0.7	–	mA
Output Source Current (V_O (Pin 3) = 3.5 V)	I_{O+}	2.0	–4.0	–	mA
PWM COMPARATOR SECTION (Test Circuit Figure 11)					
Input Threshold Voltage (Zero Duty Cycle)	V_{TH}	–	2.5	4.5	V
Input Sink Current (V (Pin 3) = 0.7 V)	I_{I-}	0.3	0.7	–	mA
DEADTIME CONTROL SECTION (Test Circuit Figure 11)					
Input Bias Current (Pin 4) ($V_{Pin 4} = 0\ \text{V}$ to $5.25\ \text{V}$)	$I_{IB(DT)}$	–	–2.0	–10	μA
Maximum Duty Cycle, Each Output, Push-Pull Mode ($V_{Pin 4} = 0\ \text{V}$, $C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$) ($V_{Pin 4} = 0\ \text{V}$, $C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	DC_{max}	45	48 45	50 50	%
Input Threshold Voltage (Pin 4) (Zero Duty Cycle) (Maximum Duty Cycle)	V_{th}	–	2.8 0	3.3 –	V
OSCILLATOR SECTION					
Frequency ($C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	f_{osc}	–	40	–	kHz
Standard Deviation of Frequency* ($C_T = 0.001\ \mu\text{F}$, $R_T = 30\ \text{k}\Omega$)	σ_{fosc}	–	3.0	–	%
Frequency Change with Voltage ($V_{CC} = 7.0\ \text{V}$ to $40\ \text{V}$, $T_A = 25^\circ\text{C}$)	$\Delta f_{osc}(\Delta V)$	–	0.1	–	%
Frequency Change with Temperature ($\Delta T_A = T_{low}$ to T_{high}) ($C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$)	$\Delta f_{osc}(\Delta T)$	–	–	12	%
UNDERVOLTAGE LOCKOUT SECTION					
Turn-On Threshold (V_{CC} increasing, $I_{ref} = 1.0\ \text{mA}$)	V_{th}	5.5	6.43	7.0	V
TOTAL DEVICE					
Standby Supply Current (Pin 6 at V_{ref} , All other inputs and outputs open) ($V_{CC} = 15\ \text{V}$) ($V_{CC} = 40\ \text{V}$)	I_{CC}	–	5.5 7.0	10 15	mA
Average Supply Current ($C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$, V (Pin 4) = 2.0 V) ($V_{CC} = 15\ \text{V}$) (See Figure 12)		–	7.0	–	mA

* Standard deviation is a measure of the statistical distribution about the mean as derived from the formula, σ

$$\sigma = \sqrt{\frac{\sum_{n=1}^N (X_n - \bar{X})^2}{N-1}}$$


TL494

Figure 1. Representative Block Diagram



This device contains 46 active transistors.

Figure 2. Timing Diagram



TL494

APPLICATIONS INFORMATION

Description

The TL494 is a fixed-frequency pulse width modulation control circuit, incorporating the primary building blocks required for the control of a switching power supply. (See Figure 1.) An internal-linear sawtooth oscillator is frequency-programmable by two external components, R_T and C_T . The approximate oscillator frequency is determined by:

$$f_{osc} \approx \frac{1.1}{R_T \cdot C_T}$$

For more information refer to Figure 3.

Output pulse width modulation is accomplished by comparison of the positive sawtooth waveform across capacitor C_T to either of two control signals. The NOR gates, which drive output transistors Q1 and Q2, are enabled only when the flip-flop clock-input line is in its low state. This happens only during that portion of time when the sawtooth voltage is greater than the control signals. Therefore, an increase in control-signal amplitude causes a corresponding linear decrease of output pulse width. (Refer to the Timing Diagram shown in Figure 2.)


The control signals are external inputs that can be fed into the deadtime control, the error amplifier inputs, or the feedback input. The deadtime control comparator has an effective 120 mV input offset which limits the minimum output deadtime to approximately the first 4% of the sawtooth-cycle time. This would result in a maximum duty cycle on a given output of 96% with the output control grounded, and 48% with it connected to the reference line. Additional deadtime may be imposed on the output by setting the deadtime-control input to a fixed voltage, ranging between 0 V to 3.3 V.

may be used to sense power-supply output voltage and current. The error-amplifier outputs are active high and are ORed together at the noninverting input of the pulse-width modulator comparator. With this configuration, the amplifier that demands minimum output on time, dominates control of the loop.

When capacitor C_T is discharged, a positive pulse is generated on the output of the deadtime comparator, which clocks the pulse-steering flip-flop and inhibits the output transistors, Q1 and Q2. With the output-control connected to the reference line, the pulse-steering flip-flop directs the modulated pulses to each of the two output transistors alternately for push-pull operation. The output frequency is equal to half that of the oscillator. Output drive can also be taken from Q1 or Q2, when single-ended operation with a maximum on-time of less than 50% is required. This is desirable when the output transformer has a ringback winding with a catch diode used for snubbing. When higher output-drive currents are required for single-ended operation, Q1 and Q2 may be connected in parallel, and the output-mode pin must be tied to ground to disable the flip-flop. The output frequency will now be equal to that of the oscillator.

The TL494 has an internal 5.0 V reference capable of sourcing up to 10 mA of load current for external bias circuits. The reference has an internal accuracy of $\pm 5.0\%$ with a typical thermal drift of less than 50 mV over an operating temperature range of 0° to 70°C.

Figure 3. Oscillator Frequency versus Timing Resistance



Functional Table

Input/Output Controls	Output Function	$\frac{f_{out}}{f_{osc}} =$
Grounded	Single-ended PWM @ Q1 and Q2	1.0
@ V_{ref}	Push-pull Operation	0.5

The pulse width modulator comparator provides a means for the error amplifiers to adjust the output pulse width from the maximum percent on-time, established by the deadtime control input, down to zero, as the voltage at the feedback pin varies from 0.5 V to 3.5 V. Both error amplifiers have a common mode input range from -0.3 V to ($V_{CC} - 2V$), and

Figure 4. Open Loop Voltage Gain and Phase versus Frequency




Figure 5. Percent Deadtime versus Oscillator Frequency




Figure 6. Percent Duty Cycle versus Deadtime Control Voltage




Figure 7. Emitter-Follower Configuration Output Saturation Voltage versus Emitter Current




Figure 8. Common-Emitter Configuration Output Saturation Voltage versus Collector Current



Figure 9. Standby Supply Current versus Supply Voltage




Figure 10. Error-Amplifier Characteristics




Figure 11. Deadtime and Feedback Control Circuit




Figure 12. Common-Emitter Configuration Test Circuit and Waveform




Figure 13. Emitter-Follower Configuration Test Circuit and Waveform




Figure 14. Error-Amplifier Sensing Techniques




Figure 15. Deadtime Control Circuit

Figure 16. Soft-Start Circuit





Figure 17. Output Connections for Single-Ended and Push-Pull Configurations



TL494

Figure 18. Slaving Two or More Control Circuits




Figure 19. Operation with $V_{in} > 40\text{ V}$ Using External Zener





Figure 20. Pulse Width Modulated Push-Pull Converter




Test	Conditions	Results
Line Regulation	$V_{in} = 10\text{ V to } 40\text{ V}$	14 mV 0.28%
Load Regulation	$V_{in} = 28\text{ V}, I_O = 1.0\text{ mA to } 1.0\text{ A}$	3.0 mV 0.06%
Output Ripple	$V_{in} = 28\text{ V}, I_O = 1.0\text{ A}$	65 mV pp P.A.R.D.
Short Circuit Current	$V_{in} = 28\text{ V}, R_L = 0.1\ \Omega$	1.6 A
Efficiency	$V_{in} = 28\text{ V}, I_O = 1.0\text{ A}$	71%

L1 - 3.5 mH @ 0.3 A
 T1 - Primary: 20T C.T. #28 AWG
 Secondary: 120T C.T. #36 AWG
 Core: Ferroxcube 1408P-L00-3CB

TL494

Figure 21. Pulse Width Modulated Step-Down Converter






Test	Conditions	Results
Line Regulation	$V_{in} = 8.0 \text{ V to } 40 \text{ V}$	3.0 mV 0.01%
Load Regulation	$V_{in} = 12.6 \text{ V}, I_O = 0.2 \text{ mA to } 200 \text{ mA}$	5.0 mV 0.02%
Output Ripple	$V_{in} = 12.6 \text{ V}, I_O = 200 \text{ mA}$	40 mV pp P.A.R.D.
Short Circuit Current	$V_{in} = 12.6 \text{ V}, R_L = 0.1 \Omega$	250 mA
Efficiency	$V_{in} = 12.6 \text{ V}, I_O = 200 \text{ mA}$	72%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

OUTLINE DIMENSIONS

N SUFFIX
PLASTIC PACKAGE
CASE 648-08
ISSUE R




$\oplus 0.25 (0.010) \text{ (M) T A (M)}$

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION S DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

D SUFFIX
PLASTIC PACKAGE
CASE 751B-05
(SO-16)
ISSUE J




$\oplus 0.25 (0.010) \text{ (M) B (S)}$



NOTES:


1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.90	10.00	0.386	0.393
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	5.80	6.20	0.229	0.244
R	0.25	0.50	0.010	0.019



$\oplus 0.25 (0.010) \text{ (M) T B (S) A (S)}$



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447 or 602-303-5454

MFAX: RMFAX0@email.sps.mot.com – TOUCHTONE 602-244-6609
INTERNET: <http://Design-NET.com>

JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, 6F Seibu-Butsuryu-Center, 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-81-3521-8315

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298



MOTOROLA

TL494/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้
 ให้นำไปทำซ้ำหรือเผยแพร่ในทางอื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้



ภาคผนวกที่ 2

ข้อมูลทางเทคนิคของออปโตคัปเปอร์ PC817



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PC817X

High Density Mounting Type Photocoupler

* Lead forming type (I type) and taping reel type (P type) are also available. (PC817XI/PC817XP)

** TÜV (VDE0884) approved type is also available as an option. (approved name:PC817)

■ Features

1. Current transfer ratio (CTR:MIN. 50% at $I_f=5\text{mA}$, $V_{CE}=5\text{V}$)
2. High isolation voltage between input and output ($V_{iso(rms)}:5\text{kV}$)
3. Compact dual-in-line package
4. Recognized by UL, file No. E64380 (model No. PC817)

■ Applications

1. OA equipment
2. Copiers
3. Home appliances

■ Absolute Maximum Ratings

($T_a=25^\circ\text{C}$)

	Parameter	Symbol	Rating	Unit
Input	Forward current	I_F	50	mA
	*1 Peak forward current	I_{FM}	17	A
	Reverse voltage	V_R	60	V
	Power dissipation	P	70	mW
Output	Collector-emitter voltage	V_{CEO}	35	V
	Emitter-collector voltage	V_{ECO}	6	V
	Collector current	I_C	50	mA
	Collector power dissipation	P_C	150	mW
	Total power dissipation	P_{tot}	200	mW
	*2 Isolation voltage	$V_{iso(rms)}$	5	kV
	Operating temperature	T_{opr}	-30 to +100	$^\circ\text{C}$
	Storage temperature	T_{stg}	-55 to +125	$^\circ\text{C}$
	*3 Soldering temperature	T_{sol}	260	$^\circ\text{C}$


*1 Pulse width $\leq 100\mu\text{s}$, Duty ratio:0.001

*2 40 to 60%RH, AC for 1 minute

*3 For 10s

■ Outline Dimensions

(Unit : mm)



Notice In the absence of confirmation by device specification sheets, SHARP takes no responsibility for any defects that may occur in equipment using any SHARP devices shown in catalogs, data books, etc. Contact SHARP in order to obtain the latest device specification sheets before using any SHARP device.

Internet Internet address for Electronic Components Group <http://sharp-world.com/ecg/>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

■ Electro-optical Characteristics

($T_a=25^\circ\text{C}$)

Parameter	Symbol	Conditions	MIN.	TYP.	MAX.	Unit	
Input	Forward voltage	V_F	$I_F=20\text{mA}$	-	1.2	1.4	V
	Peak forward voltage	V_{FM}	$I_{FM}=0.5\text{V}$	-	-	3.0	V
	Reverse current	I_R	$V_R=4\text{V}$	-	-	10	μA
	Terminal capacitance	C_t	$V=0, f=1\text{kHz}$	-	30	250	pF
Output	Collector dark current	I_{CEO}	$V_{CE}=20\text{V}, I_F=0$	-	-	100	nA
	Collector current	I_C	$I_F=5\text{mA}, V_{CE}=5\text{V}$	2.5	-	30.0	mA
Transfer characteristics	Collector-emitter saturation voltage	$V_{CE(sat)}$	$I_F=20\text{mA}, I_C=1\text{mA}$	-	0.1	0.2	V
	Isolation resistance	R_{ISO}	DC500V, 40 to 60%RH	5×10^{10}	10^{11}	-	Ω
	Floating capacitance	C_f	$V=0, f=1\text{MHz}$	-	0.6	1.0	pF
	Cut-off frequency	f_c	$V_{CE}=5\text{V}, I_C=2\text{mA}, R_L=100\Omega, -3\text{dB}$	-	80	-	kHz
	Response time	Rise time	t_r	$V_{CE}=2\text{V}, I_C=2\text{mA}, R_L=100\Omega$	-	4	18
Fall time		t_f	-		3	18	μs

■ Rank Table

($I_F=5\text{mA}, V_{CE}=5\text{V}, T_a=25^\circ\text{C}$)

Model No.	Rank mark	I_C (mA)
PC817X	A, B, C, D or no mark	2.5 to 30.0
PC817X1	A	4.0 to 8.0
PC817X2	B	6.5 to 13.0
PC817X3	C	10.0 to 20.0
PC817X4	D	15.0 to 30.0
PC817X5	A or B	4.0 to 13.0
PC817X6	B or C	6.5 to 20.0
PC817X7	C or D	10.0 to 30.0
PC817X8	A, B or C	4.0 to 20.0
PC817X9	B, C or D	6.5 to 30.0
PC817X0	A, B, C or D	4.0 to 30.0

Fig.1 Forward Current vs. Ambient Temperature





Fig.2 Collector Power Dissipation vs. Ambient Temperature



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fig.3 Peak Forward Current vs. Duty Ratio




Fig.4 Current Transfer Ratio vs. Forward Current




Fig.5 Forward Current vs. Forward Voltage




Fig.6 Collector Current vs. Collector-emitter Voltage




Fig.7 Relative Current Transfer Ratio vs. Ambient Temperature





Fig.8 Collector-emitter Saturation Voltage vs. Ambient Temperature



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fig.9 Collector Dark Current vs. Ambient Temperature




Fig.10 Collector-emitter Saturation Voltage vs. Forward Current





Fig.11 Response Time vs. Load Resistance



Test Circuit for Response Time






Fig.12 Frequency Response



Test Circuit for Frequency Response



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวกที่ 3

ข้อมูลทางเทคนิคของเพาเวอร์มอสเฟต IRF640



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

18A, 200V, 0.180 Ohm, N-Channel Power MOSFETs

These are N-Channel enhancement mode silicon gate power field effect transistors. They are advanced power MOSFETs designed, tested, and guaranteed to withstand a specified level of energy in the breakdown avalanche mode of operation. All of these power MOSFETs are designed for applications such as switching regulators, switching convertors, motor drivers, relay drivers, and drivers for high power bipolar switching transistors requiring high speed and low gate drive power. These types can be operated directly from integrated circuits.

Formerly developmental type TA17422.

Ordering Information

PART NUMBER	PACKAGE	BRAND
IRF640	TO-220AB	IRF640
RF1S640	TO-262AA	RF1S640
RF1S640SM	TO-263AB	RF1S640

NOTE: When ordering, use the entire part number. Add the suffix 9A to obtain the TO-263AB variant in the tape and reel, i.e., RF1S640SM9A.

Features

- 18A, 200V
- $r_{DS(ON)} = 0.180\Omega$
- Single Pulse Avalanche Energy Rated
- SOA is Power Dissipation Limited
- Nanosecond Switching Speed
- Linear Transfer Characteristics
- High Input Impedance
- Related Literature
 - TB334 "Guidelines for Soldering Surface Mount Components to PC Boards"

Symbol



Packaging



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IRF640, RF1S640, RF1S640SM

Absolute Maximum Ratings $T_C = 25^\circ\text{C}$, Unless Otherwise Specified

	IRF640, RF1S640, RF1S640SM	UNITS
Drain to Source Breakdown Voltage (Note 1)	V_{DS}	200 V
Drain to Gate Voltage ($R_{GS} = 20k\Omega$) (Note 1)	V_{DGR}	200 V
Continuous Drain Current	I_D	18 A
$T_C = 100^\circ\text{C}$	I_D	11 A
Pulsed Drain Current (Note 3)	I_{DM}	72 A
Gate to Source Voltage	V_{GS}	± 20 V
Maximum Power Dissipation	P_D	125 W
Dissipation Derating Factor		1.0 $W/^\circ\text{C}$
Single Pulse Avalanche Energy Rating (Note 4)	E_{AS}	580 mJ
Operating and Storage Temperature	T_J, T_{STG}	-55 to 150 $^\circ\text{C}$
Maximum Temperature for Soldering		
Leads at 0.063in (1.6mm) from Case for 10s.	T_L	300 $^\circ\text{C}$
Package Body for 10s, See TB334.	T_{pkg}	260 $^\circ\text{C}$


CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

- $T_J = 25^\circ\text{C}$ to 125°C .

Electrical Specifications $T_C = 25^\circ\text{C}$, Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Drain to Source Breakdown Voltage	BV_{DSS}	$I_D = 250\mu\text{A}, V_{GS} = 0\text{V}$, (Figure 10)	200	-	-	V
Gate Threshold Voltage	$V_{GS(TH)}$	$V_{GS} = V_{DS}, I_D = 250\mu\text{A}$	2	-	4	V
Zero Gate Voltage Drain Current	I_{DSS}	$V_{DS} = \text{Rated } BV_{DSS}, V_{GS} = 0\text{V}$	-	-	25	μA
		$V_{DS} = 0.8 \times \text{Rated } BV_{DSS}, V_{GS} = 0\text{V}, T_J = 125^\circ\text{C}$	-	-	250	μA
On-State Drain Current (Note 1)	$I_{D(ON)}$	$V_{DS} > I_{D(ON)} \times r_{DS(ON)MAX}, V_{GS} = 10\text{V}$ (Figure 7)	18	-	-	A
Gate to Source Leakage Current	I_{GSS}	$V_{GS} = \pm 20\text{V}$	-	-	± 100	nA
Drain to Source On Resistance (Note 1)	$r_{DS(ON)}$	$I_D = 10\text{A}, V_{GS} = 10\text{V}$ (Figures 8, 9)	-	0.14	0.18	Ω
Forward Transconductance (Note 1)	g_{fs}	$V_{DS} \geq 10\text{V}, I_D = 11\text{A}$ (Figure 12)	6.7	10	-	S
Turn-On Delay Time	$t_{d(ON)}$	$V_{DD} = 100\text{V}, I_D = 18\text{A}, R_{GS} = 9.1\Omega, R_L = 5.4\Omega$	-	13	21	ns
Rise Time	t_r	MOSFET Switching Times are Essentially Independent of Operating Temperature	-	50	77	ns
Turn-Off Delay Time	$t_{d(OFF)}$		-	46	68	ns
Fall Time	t_f		-	35	54	ns
Total Gate Charge (Gate to Source + Gate to Drain)	$Q_g(\text{TOT})$	$V_{GS} = 10\text{V}, I_D = 18\text{A}, V_{DS} = 0.8 \times \text{Rated } BV_{DSS}$ (Figure 14) Gate Charge is Essentially Independent of Operating Temperature	-	43	64	nC
Gate to Source Charge	Q_{gs}	$I_G(\text{REF}) = 1.5\text{mA}$	-	8	-	nC
Gate to Drain "Miller" Charge	Q_{gd}		-	22	-	nC
Input Capacitance	C_{ISS}	$V_{DS} = 25\text{V}, V_{GS} = 0\text{V}, f = 1\text{MHz}$ (Figure 11)	-	1275	-	pF
Output Capacitance	C_{OSS}		-	400	-	pF
Reverse Transfer Capacitance	C_{RSS}		-	100	-	pF
Internal Drain Inductance	L_D	Measured From the Contact Screw on Tab to Center of Die	-	3.5	-	nH
		Measured From the Drain Lead, 6mm (0.25in) From Package to Center of Die	-	4.5	-	nH
Internal Source Inductance	L_S	Measured From the Source Lead, 6mm (0.25in) from Header to Source Bonding Pad	-	7.5	-	nH
Thermal Resistance Junction to Case	$R_{\theta JC}$		-	-	1	$^\circ\text{C/W}$
Thermal Resistance Junction to Ambient	$R_{\theta JA}$	Free Air Operation, IRF640	-	-	62	$^\circ\text{C/W}$
	$R_{\theta JA}$	RF1S640SM Mounted on FR-4 Board with Minimum Mounting Pad	-	-	62	$^\circ\text{C/W}$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IRF640, RF1S640, RF1S640SM

Source to Drain Diode Specifications

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Continuous Source to Drain Current	I_{SD}	Modified MOSFET Symbol Showing the Integral Reverse P-N Junction Diode	-	-	18	A
Pulse Source to Drain Current (Note 2)	I_{SDM}		-	-	72	A
Source to Drain Diode Voltage (Note 2)	V_{SD}	$T_J = 25^\circ\text{C}$, $I_{SD} = 18\text{A}$, $V_{GS} = 0\text{V}$, (Figure 13)	-	-	2.0	V
Reverse Recovery Time	t_{rr}	$T_J = 25^\circ\text{C}$, $I_{SD} = 18\text{A}$, $dI_{SD}/dt = 100\text{A}/\mu\text{s}$	120	240	530	ns
Reverse Recovery Charge	Q_{RR}	$T_J = 25^\circ\text{C}$, $I_{SD} = 18\text{A}$, $dI_{SD}/dt = 100\text{A}/\mu\text{s}$	1.3	2.8	5.6	μC

NOTES:

2. Pulse Test: Pulse width $\leq 300\mu\text{s}$, duty cycle $\leq 2\%$.
3. Repetitive Rating: Pulse width limited by maximum junction temperature. See Transient Thermal Impedance curve (Figure 3).
4. $V_{DD} = 50\text{V}$, starting $T_J = 25^\circ\text{C}$, $L = 3.37\text{mH}$, $R_G = 25\Omega$, peak $I_{AS} = 18\text{A}$.

Typical Performance Curves Unless Otherwise Specified




FIGURE 1. NORMALIZED POWER DISSIPATION vs CASE TEMPERATURE

FIGURE 2. MAXIMUM CONTINUOUS DRAIN CURRENT vs CASE TEMPERATURE




FIGURE 3. MAXIMUM TRANSIENT THERMAL IMPEDANCE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Curves Unless Otherwise Specified (Continued)




FIGURE 4. FORWARD BIAS SAFE OPERATING AREA




FIGURE 5. OUTPUT CHARACTERISTICS




FIGURE 6. SATURATION CHARACTERISTICS




FIGURE 7. TRANSFER CHARACTERISTICS




FIGURE 8. DRAIN TO SOURCE ON RESISTANCE vs GATE VOLTAGE AND DRAIN CURRENT




FIGURE 9. NORMALIZED DRAIN TO SOURCE ON RESISTANCE vs JUNCTION TEMPERATURE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Curves Unless Otherwise Specified (Continued)




FIGURE 10. NORMALIZED DRAIN TO SOURCE BREAKDOWN VOLTAGE vs JUNCTION TEMPERATURE




FIGURE 11. CAPACITANCE vs DRAIN TO SOURCE VOLTAGE




FIGURE 12. TRANSCONDUCTANCE vs DRAIN CURRENT




FIGURE 13. SOURCE TO DRAIN DIODE VOLTAGE




FIGURE 14. GATE TO SOURCE VOLTAGE vs GATE CHARGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Test Circuits and Waveforms





FIGURE 15. UNCLAMPED ENERGY TEST CIRCUIT

FIGURE 16. UNCLAMPED ENERGY WAVEFORMS





FIGURE 17. SWITCHING TIME TEST CIRCUIT

FIGURE 18. RESISTIVE SWITCHING WAVEFORMS





FIGURE 19. GATE CHARGE TEST CIRCUIT

FIGURE 20. GATE CHARGE WAVEFORMS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not intended to be an exhaustive list of all such trademarks.

ACEx™	FAST®	OPTOLOGIC™	SMART START™	VCX™
Bottomless™	FASTr™	OPTOPLANAR™	STAR*POWER™	
CoolFET™	FRFET™	PACMAN™	Stealth™	
CROSSVOLT™	GlobalOptoisolator™	POP™	SuperSOT™-3	
DenseTrench™	GTO™	Power247™	SuperSOT™-6	
DOME™	HiSeC™	PowerTrench®	SuperSOT™-8	
EcoSPARK™	ISOPLANAR™	QFET™	SyncFET™	
E ² CMOS™	LittleFET™	QS™	TinyLogic™	
EnSigna™	MicroFET™	QT Optoelectronics™	TruTranslation™	
FACT™	MicroPak™	Quiet Series™	UHC™	
FACT Quiet Series™	MICROWIRE™	SILENT SWITCHER®	UltraFET®	

STAR*POWER is used under license

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, or (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification	Product Status	Definition
Advance Information	Formative or In Design	This datasheet contains the design specifications for product development. Specifications may change in any manner without notice.
Preliminary	First Production	This datasheet contains preliminary data, and supplementary data will be published at a later date. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
No Identification Needed	Full Production	This datasheet contains final specifications. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
Obsolete	Not In Production	This datasheet contains specifications on a product that has been discontinued by Fairchild semiconductor. The datasheet is printed for reference information only.

Rev. H4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวกที่ 4

ข้อมูลทางเทคนิคของซีออกไซด์แบเรียมไดออกไซด์ 1N5821



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Designer's™ Data Sheet Axial Lead Rectifiers

... employing the Schottky Barrier principle in a large area metal-to-silicon power diode. State-of-the-art geometry features chrome barrier metal, epitaxial construction with oxide passivation and metal overlap contact. Ideally suited for use as rectifiers in low-voltage, high-frequency inverters, free wheeling diodes, and polarity protection diodes.

- Extremely Low v_f
- Low Power Loss/High Efficiency
- Low Stored Charge, Majority Carrier Conduction


Mechanical Characteristics:

- Case: Epoxy, Molded
- Weight: 1.1 gram (approximately)
- Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable
- Lead and Mounting Surface Temperature for Soldering Purposes: 220°C Max. for 10 Seconds, 1/16" from case
- Shipped in plastic bags, 5,000 per bag
- Available Tape and Reeled, 1500 per reel, by adding a "RL" suffix to the part number
- Polarity: Cathode indicated by Polarity Band
- Marking: 1N5820, 1N5821, 1N5822

1N5820
1N5821
1N5822

1N5820 and 1N5822 are
Motorola Preferred Devices

**SCHOTTKY BARRIER
RECTIFIERS**
3.0 AMPERES
20, 30, 40 VOLTS



MAXIMUM RATINGS

Rating	Symbol	1N5820	1N5821	1N5822	Unit
Peak Repetitive Reverse Voltage Working Peak Reverse Voltage DC Blocking Voltage	V_{RRM} V_{RWM} V_R	20	30	40	V
Non-Repetitive Peak Reverse Voltage	V_{RSM}	24	36	48	V
RMS Reverse Voltage	$V_R(RMS)$	14	21	28	V
Average Rectified Forward Current (2) $V_R(equiv) \leq 0.2 V_R(dc)$, $T_L = 95^\circ C$ ($R_{\theta JA} = 28^\circ C/W$, P.C. Board Mounting, see Note 2)	I_O	← 3.0 →			A
Ambient Temperature Rated $V_R(dc)$, $P_F(AV) = 0$ $R_{\theta JA} = 28^\circ C/W$	T_A	90	85	80	°C
Non-Repetitive Peak Surge Current (Surge applied at rated load conditions, half wave, single phase 60 Hz, $T_L = 75^\circ C$)	I_{FSM}	← 80 (for one cycle) →			A
Operating and Storage Junction Temperature Range (Reverse Voltage applied)	T_J, T_{stg}	← -65 to +125 →			°C
Peak Operating Junction Temperature (Forward Current applied)	$T_J(pk)$	← 150 →			°C

*THERMAL CHARACTERISTICS (Note 2)

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	28	°C/W

(1) Pulse Test: Pulse Width = 300 μs , Duty Cycle = 2.0%.

(2) Lead Temperature reference is cathode lead 1/32" from case.

* Indicates JEDEC Registered Data for 1N5820-22.

Designer's Data for "Worst Case" Conditions — The Designer's Data Sheet permits the design of most circuits entirely from the information presented. SOA Limit curves — representing boundaries on device characteristics — are given to facilitate "worst case" design.

Preferred devices are Motorola recommended choices for future use and best overall value.

Rev 2

© Motorola, Inc. 1996



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1N5820 1N5821 1N5822

***ELECTRICAL CHARACTERISTICS** ($T_L = 25^\circ\text{C}$ unless otherwise noted) (2)

Characteristic	Symbol	1N5820	1N5821	1N5822	Unit
Maximum Instantaneous Forward Voltage (1) ($I_F = 1.0$ Amp) ($I_F = 3.0$ Amp) ($I_F = 9.4$ Amp)	V_F	0.370 0.475 0.850	0.380 0.500 0.900	0.390 0.525 0.950	V
Maximum Instantaneous Reverse Current @ Rated dc Voltage (1) $T_L = 25^\circ\text{C}$ $T_L = 100^\circ\text{C}$	I_R	2.0 20	2.0 20	2.0 20	mA

- (1) Pulse Test: Pulse Width = 300 μs , Duty Cycle = 2.0%.
- (2) Lead Temperature reference is cathode lead 1/32" from case.
- * Indicates JEDEC Registered Data for 1N5820-22.

NOTE 1 — DETERMINING MAXIMUM RATINGS

Reverse power dissipation and the possibility of thermal runaway must be considered when operating this rectifier at reverse voltages above 0.1 V_{RWM} . Proper derating may be accomplished by use of equation (1).

$$T_{A(max)} = T_{J(max)} - R_{\theta JA} P_{F(AV)} - R_{\theta JA} P_{R(AV)} \quad (1)$$

where $T_{A(max)}$ = Maximum allowable ambient temperature
 $T_{J(max)}$ = Maximum allowable junction temperature (125°C or the temperature at which thermal runaway occurs, whichever is lowest)
 $P_{F(AV)}$ = Average forward power dissipation
 $P_{R(AV)}$ = Average reverse power dissipation
 $R_{\theta JA}$ = Junction-to-ambient thermal resistance

Figures 1, 2, and 3 permit easier use of equation (1) by taking reverse power dissipation and thermal runaway into consideration. The figures solve for a reference temperature as determined by equation (2).

$$T_R = T_{J(max)} - R_{\theta JA} P_{R(AV)} \quad (2)$$

Substituting equation (2) into equation (1) yields:

$$T_{A(max)} = T_R - R_{\theta JA} P_{F(AV)} \quad (3)$$

Inspection of equations (2) and (3) reveals that T_R is the ambient temperature at which thermal runaway occurs or where $T_J = 125^\circ\text{C}$, when forward power is zero. The transition from one boundary condition to the other is evident on the curves of Figures 1, 2, and 3 as a difference in the rate of change of the slope in the vicinity of 115°C.

The data of Figures 1, 2, and 3 is based upon dc conditions. For use in common rectifier circuits, Table 1 indicates suggested factors for an equivalent dc voltage to use for conservative design, that is:

$$V_{R(equiv)} = V_{(FM)} \times F \quad (4)$$

The factor F is derived by considering the properties of the various rectifier circuits and the reverse characteristics of Schottky diodes.

EXAMPLE: Find $T_{A(max)}$ for 1N5821 operated in a 12-volt dc supply using a bridge circuit with capacitive filter such that $I_{DC} = 2.0$ A ($I_{F(AV)} = 1.0$ A), $I_{(FM)}/I_{(AV)} = 10$, Input Voltage = 10 V(rms), $R_{\theta JA} = 40^\circ\text{C/W}$.

- Step 1. Find $V_{R(equiv)}$. Read $F = 0.65$ from Table 1, $\therefore V_{R(equiv)} = (1.41)(10)(0.65) = 9.2$ V.
- Step 2. Find T_R from Figure 2. Read $T_R = 108^\circ\text{C}$ @ $V_R = 9.2$ V and $R_{\theta JA} = 40^\circ\text{C/W}$.
- Step 3. Find $P_{F(AV)}$ from Figure 6. **Read $P_{F(AV)} = 0.85$ W @ $\frac{I_{(FM)}}{I_{(AV)}} = 10$ and $I_{F(AV)} = 1.0$ A.
- Step 4. Find $T_{A(max)}$ from equation (3). $T_{A(max)} = 108 - (0.85)(40) = 74^\circ\text{C}$.

**Values given are for the 1N5821. Power is slightly lower for the 1N5820 because of its lower forward voltage, and higher for the 1N5822. Variations will be similar for the MBR-prefix devices, using $P_{F(AV)}$ from Figure 7.

Table 1. Values for Factor F

Circuit	Half Wave		Full Wave, Bridge		Full Wave, Center Tapped*†	
	Resistive	Capacitive*	Resistive	Capacitive	Resistive	Capacitive
Sine Wave	0.5	1.3	0.5	0.65	1.0	1.3
Square Wave	0.75	1.5	0.75	0.75	1.5	1.5

*Note that $V_{R(PK)} \approx 2.0 V_{in(PK)}$. †Use line to center tap voltage for V_{in} .




Figure 1. Maximum Reference Temperature
1N5820




Figure 2. Maximum Reference Temperature
1N5821




Figure 3. Maximum Reference Temperature
1N5822




Figure 4. Steady-State Thermal Resistance




Figure 5. Thermal Response





Figure 6. Forward Power Dissipation 1N5820-22

NOTE 3 — APPROXIMATE THERMAL CIRCUIT MODEL



Use of the above model permits junction to lead thermal resistance for any mounting configuration to be found. For a given total lead length, lowest values occur when one side of the rectifier is brought as close as possible to the heat sink. Terms in the model signify:

- T_A = Ambient Temperature
 - T_C = Case Temperature
 - T_L = Lead Temperature
 - T_J = Junction Temperature
 - $R_{\theta S}$ = Thermal Resistance, Heat Sink to Ambient
 - $R_{\theta L}$ = Thermal Resistance, Lead to Heat Sink
 - $R_{\theta J}$ = Thermal Resistance, Junction to Case
 - P_D = Total Power Dissipation = $P_F + P_R$
 - P_F = Forward Power Dissipation
 - P_R = Reverse Power Dissipation
- (Subscripts (A) and (K) refer to anode and cathode sides, respectively.) Values for thermal resistance components are:
 $R_{\theta L} = 42^\circ\text{C/W/in}$ typically and 48°C/W/in maximum
 $R_{\theta J} = 10^\circ\text{C/W}$ typically and 16°C/W maximum
 The maximum lead temperature may be found as follows:
 $T_L = T_J(\text{max}) - \Delta T_{JL}$
 where $\Delta T_{JL} \approx R_{\theta JL} \cdot P_D$

NOTE 2 — MOUNTING DATA


Data shown for thermal resistance junction-to-ambient ($R_{\theta JA}$) for the mountings shown is to be used as typical guideline values for preliminary engineering, or in case the tie point temperature cannot be measured.

TYPICAL VALUES FOR $R_{\theta JA}$ IN STILL AIR


Mounting Method	Lead Length, L (in)				$R_{\theta JA}$
	1/8	1/4	1/2	3/4	
1	50	51	53	55	$^\circ\text{C/W}$
2	58	59	61	63	$^\circ\text{C/W}$
3	28				$^\circ\text{C/W}$

Mounting Method 1

P.C. Board where available copper surface is small.




Mounting Method 2



VECTOR PUSH-IN TERMINALS T-28

Mounting Method 3

P.C. Board with 2-1/2" x 2-1/2" copper surface.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 7. Typical Forward Voltage




Figure 10. Typical Capacitance




Figure 8. Maximum Non-Repetitive Surge Current





Figure 9. Typical Reverse Current

NOTE 4 — HIGH FREQUENCY OPERATION

Since current flow in a Schottky rectifier is the result of majority carrier conduction, it is not subject to junction diode forward and reverse recovery transients due to minority carrier injection and stored charge. Satisfactory circuit analysis work may be performed by using a model consisting of an ideal diode in parallel with a variable capacitance. (See Figure 11.)

PACKAGE DIMENSIONS



- NOTES:
 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: INCH.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.370	0.380	9.40	9.65
B	0.190	0.210	4.83	5.33
D	0.048	0.052	1.22	1.32
K	1.000	—	25.40	—

STYLE 1:
 PIN 1. CATHODE
 2. ANODE

CASE 267-03
 ISSUE C



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:
 USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;
 P.O. Box 5405, Denver, Colorado 80217. 303-675-2140 or 1-800-441-2447
 Mfax™: RMFAX0@email.sps.mot.com — TOUCHTONE 602-244-6609
 INTERNET: http://Design-NET.com

Mfax is a trademark of Motorola, Inc.
 JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, 6F Seibu-Butsuryu-Center,
 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 81-3-3521-8315
 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298



1N5820/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกพันนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวกที่ 5

ข้อมูลทางเทคนิคของโปรแกรมเมเบิลชันเรกดูเรเตอร์ TL431



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL431/TL431A

Programmable Shunt Regulator

Features


- Programmable Output Voltage to 36 Volts
- Low Dynamic Output Impedance 0.20 Typical
- Sink Current Capability of 1.0 to 100mA
- Equivalent Full-Range Temperature Coefficient of 50ppm/°C Typical
- Temperature Compensated For Operation Over Full Rated Operating Temperature Range
- Low Output Noise Voltage
- Fast Turn-on Response

Description

The TL431/TL431A are three-terminal adjustable regulator series with a guaranteed thermal stability over applicable temperature ranges. The output voltage may be set to any value between V_{REF} (approximately 2.5 volts) and 36 volts with two external resistors. These devices have a typical dynamic output impedance of 0.2W. Active output circuitry provides a very sharp turn-on characteristic, making these devices excellent replacement for zener diodes in many applications.



Internal Block Diagram



Absolute Maximum Ratings

(Operating temperature range applies unless otherwise specified.)

Parameter	Symbol	Value	Unit
Cathode Voltage	V _{KA}	37	V
Cathode Current Range (Continuous)	I _{KA}	-100 ~ +150	mA
Reference Input Current Range	I _{REF}	0.05 ~ +10	mA
Power Dissipation D, LP Suffix Package	PD	770	mW
P Suffix Package		1000	mW
Junction Temperature	T _J	150	°C
Operating Temperature Range	T _{OPR}	-25 ~ +85	°C
Storage Temperature Range	T _{STG}	-65 ~ +150	°C

Recommended Operating Conditions

Parameter	Symbol	Min	Typ	Max	Unit
Cathode Voltage	V _{KA}	V _{REF}	-	36	V
Cathode Current	I _{KA}	1.0	-	100	mA

Electrical Characteristics

($T_A = +25^\circ\text{C}$, unless otherwise specified)

Parameter	Symbol	Conditions	TL431			TL431A			Unit	
			Min.	Typ.	Max.	Min.	Typ.	Max.		
Reference Input Voltage	V_{REF}	$V_{KA}=V_{REF}, I_{KA}=10\text{mA}$	2.440	2.495	2.550	2.470	2.495	2.520	V	
Deviation of Reference Input Voltage Over-Temperature (Note 1)	$\Delta V_{REF}/\Delta T$	$V_{KA}=V_{REF}, I_{KA}=10\text{mA}$ $T_{MIN}\leq T_A\leq T_{MAX}$	-	4.5	17	-	4.5	17	mV	
Ratio of Change in Reference Input Voltage to the Change in Cathode Voltage	$\Delta V_{REF}/\Delta V_{KA}$	$I_{KA}=10\text{mA}$	$\Delta V_{KA}=10\text{V}-V_{REF}$	-	-10	-2.7	-	-1.0	-2.7	mV/V
			$\Delta V_{KA}=36\text{V}-10\text{V}$	-	-0.5	-2.0	-	-0.5	-2.0	
Reference Input Current	I_{REF}	$I_{KA}=10\text{mA}, R_1=10\text{K}\Omega, R_2=\infty$	-	1.5	4	-	1.5	4	μA	
Deviation of Reference Input Current Over Full Temperature Range	$\Delta I_{REF}/\Delta T$	$I_{KA}=10\text{mA}, R_1=10\text{K}\Omega, R_2=\infty$ $T_A = \text{Full Range}$	-	0.4	1.2	-	0.4	1.2	μA	
Minimum Cathode Current for Regulation	$I_{KA(MIN)}$	$V_{KA}=V_{REF}$	-	0.45	1.0	-	0.45	1.0	mA	
Off - Stage Cathode Current	$I_{KA(OFF)}$	$V_{KA}=36\text{V}, V_{REF}=0$	-	0.05	1.0	-	0.05	1.0	μA	
Dynamic Impedance (Note 2)	Z_{KA}	$V_{KA}=V_{REF}, I_{KA}=1 \text{ to } 100\text{mA}$ $f\geq 1.0\text{KHz}$	-	0.15	0.5	-	0.15	0.5	Ω	

- $T_{MIN} = -25^\circ\text{C}, T_{MAX} = +85^\circ\text{C}$

Test Circuits




Figure 1. Test Circuit for $V_{KA}=V_{REF}$




Figure 2. Test Circuit for $V_{KA} \geq V_{REF}$




Figure 3. Test Circuit for $I_{KA(OFF)}$



Typical Performance Characteristics




Figure 1. Cathode Current vs. Cathode Voltage




Figure 2. Cathode Current vs. Cathode Voltage




Figure 3. Change In Reference Input Voltage vs. Cathode Voltage




Figure 4. Dynamic Impedance Frequency




Figure 5. Small Signal Voltage Amplification vs. Frequency




Figure 6. Pulse Response

Typical Application

$$V_O = \left(1 + \frac{R_1}{R_2}\right)V_{ref}$$




Figure 10. Shunt Regulator

$$V_O = V_{ref} \left(1 + \frac{R_1}{R_2}\right)$$




Figure 11. Output Control for Three-Terminal Fixed Regulator

$$V_O = \left(1 + \frac{R_1}{R_2}\right)V_{ref}$$




Figure 12. High Current Shunt Regulator




Figure 13. Current Limit or Current Source




Figure 14. Constant-Current Sink

Mechanical Dimensions

Package


TO-92



Mechanical Dimensions (Continued)

Package


8-DIP



Mechanical Dimensions (Continued)

Package

8-SOP



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Ordering Information

Product Number	Output Voltage Tolerance	Package	Operating Temperature
TL431ACL	1%	TO-92	-25 ~ + 85°C
TL431ACD		8-SOP	
TL431CLP	2%	TO-92	
TL431CP		8-DIP	
TL431CD		8-SOP	



DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury of the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.