


ชุดแพ่งทดลองดิจิทัลมอดูเลชันแบบ PSK

DIGITAL MODULATION PSK



นาย เจตพล อังกิตานนท์
นาย อรรถภูมิ ธรรมวงษ์

เลขหม.....
เลขทะเบียน... 46547
วัน, เดือน, ปี... 4 มิ.ย. 2546

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขา วิชาเทคโนโลยีโทรคมนาคม ภาควิชา วิศวกรรมสารสนเทศ
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท
ชุดแ่งทคดองคิจคดลมอคูเลชันแบบ PSK
DIGITAL MODULATION PSK

นักศึกษา นายเจตพล อังกิตานนท์ รหัสประจำตัว 43015861
นาย อรรถภูมิ ธรรมวงษ์ รหัสประจำตัว 43015902

อาจารย์ผู้ควบคุมปริญญาโท รศ. ชวลิต เบญจางคประเสริฐ
ระดับการศึกษา ปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีโทรคมนาคม

ภาควิชา วิศวกรรมสารสนเทศ
ปีการศึกษา 2545

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้รับปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตร
บัณฑิต



.....
(รศ. ชวลิต เบญจางคประเสริฐ)
อาจารย์ผู้ควบคุมปริญญาโท

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์	ชุดแพลงทอลองคิจิตอลมอดูละชั้นแบบ PSK
นักศึกษา	นายเจตพล อังกิตานนท์ รหัสประจำตัว 43015861 นายอรรถภูมิ ธรรมวงษ์ รหัสประจำตัว 43015902
ระดับการศึกษา	ปริญญาอุตสาหกรรมศาสตรบัณฑิต สาขาวิชาเทคโนโลยีโทรคมนาคม
ภาควิชา	วิศวกรรมสารสนเทศ
ปีการศึกษา	2545
อาจารย์ผู้ควบคุมปริญญานิพนธ์	รศ. ชวลิต เบญจางคประเสริฐ




ปริญญานิพนธ์นี้เป็นการศึกษาเทคนิคจิตอลมอดูละชั้นแบบเฟสซีฟทีลิ่ง ซึ่งเป็นการใช้ข้อมูลจิตอลมแบบ นอนรีทินทุซีโร เข้าไปทำการมอดูละชั้นกับสัญญาณพาหะโดยสัญญาณที่ได้จะเป็นสัญญาณไซน์นัฟที่มีการกลับเฟสระหว่าง ข้อมูลจิตอลที่เป็น ศูนย์ กลับ ข้อมูลจิตอลที่เป็น หนึ่ง การสร้างข้อมูลเดิมกลับคืนมา ทางภาครับก็สามารถทำได้โดยการสร้างสัญญาณพาหะที่ซิงโครนัสกลับภาคส่งขึ้นมาจากนั้นนำสัญญาณพาหะที่ได้ไปคูณกับสัญญาณที่ผ่านการมอดูละชั้นซึ่งเรียกว่าการดีมอดูละชั้น และเมื่อนำสัญญาณที่ทำการ ดีมอดูละชั้นดังกล่าวผ่านวงจรกรองความถี่ต่ำก็จะ ได้สัญญาณข้อมูลเดิมกลับคืนมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROJECT TITLE DIGITAL MODULATION PSK
STUDENT Mr. Jatapon Angkitanon ID. 43015861
Mr. Attaphum Thummawong ID.43015902
COURSE Bachelor of Industrial Technology in Telecommunication
DEPARTMENT Information Engineering
YEAR 2002
ADVISOR Assoc.Prof. Chawalit Benjangkprasert

ABSTRACT

This project presents a PSK digital modulation technique someone of digital modulation. Which process usage from NRZ digital data pass to modulation with carrier signal. By output signal are sine wave inverting Phase between data 0 and data 1 transfer by coaxial line. Can detect signal data from making to signal carrier synchronous with signal transmission. After recovery signal gets signal pass to modulation with carrier signal. Which are Demodulation and pass to low pass filter results are output data like input data.



กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงเป็นยอดดี เนื่องด้วยคำแนะนำและคำปรึกษาที่เป็นประโยชน์อย่างสูงในการทำปริญญานิพนธ์นี้จากท่าน รศ. ชวลิต เบนจางคประเสริฐ ซึ่งเป็นอาจารย์ผู้ควบคุมปริญญานิพนธ์ ทางคณะผู้จัดทำได้รู้สึกซาบซึ้งในความอนุเคราะห์ที่ดีเยี่ยมจากท่านและขอ กราบขอบพระคุณเป็นอย่างสูง

ขอขอบคุณ พระครูปลัดอนันต์ สิริปัญญา วัชรสันนารุณทริการาม(วัดตะพานดินแดง) ที่ให้ที่พักอาศัย ตลอดจนปกป้องภัยในการดำรงชีพในกรุงเทพฯ

ขอขอบคุณ พระอาจารย์ มหาสมบัติ บุญทะลา ที่ให้ความกรุณาเอื้อเฟื้อให้ใช้เครื่องคอมพิวเตอร์ และเครื่องพิมพ์

ขอขอบคุณ พระมหาวิเชียร ที่ให้ความเอื้อเฟื้อให้ใช้เครื่องคอมพิวเตอร์ และเครื่องพิมพ์

ขอขอบคุณ เพื่อนๆนักศึกษาคณะ ๘๖ (อ.ส.บ. เทคโนโลยีโทรคมนาคม รุ่นสุดท้าย) ทุกคนที่ร่วมทุกข์ร่วมสุขและเป็นกำลังใจในการทำปริญญานิพนธ์นี้ตลอดมา

ขอขอบคุณอาจารย์ทุกท่าน และภาควิชาวิศวกรรมสารสนเทศ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่ตั้งใจบรรจุประสิทธิประสาทวิชาความรู้ รวมทั้งให้โอกาสในการทำปริญญานิพนธ์นี้ขึ้นมา

สุดท้ายนี้ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ผู้สรรค์สร้างทุกสิ่งทุกอย่างที่ผ่านมาอย่างมากมาย

คุณค่า และประโยชน์อันพึงมีจากปริญญานิพนธ์ฉบับนี้ ทางคณะผู้จัดทำขอ มอบแด่ผู้มีพระคุณทุกท่าน ไว้ ณ โอกาสนี้

คณะผู้จัดทำปริญญานิพนธ์

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VI
สารบัญรูปภาพ	VII
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 วัตถุประสงค์ของโครงการ	1
1.3 ขอบเขตของโครงการ	2
1.4 ผลที่คาดว่าจะได้รับ	2
1.5 ขั้นตอนและการดำเนินงานในโครงการ	2
บทที่ 2 ทฤษฎีและการออกแบบ	3
2.1 ระบบรหัสข้อมูล	4
2.2 การมอดูเลตสัญญาณดิจิทัล	28
2.3 หลักการของไมนารีเฟสซีฟเคียอิง	33
2.4 เฟสล็อกกลุ๊ป	40
2.5 วงจรกรองความถี่	42
บทที่ 3 การออกแบบและวงจรการใช้งาน	47
3.1 ชุมภาคส่งของแผงทดลองการสื่อสารดิจิทัลแบบ BPSK	47
3.1.1 วงจรกำเนิดสัญญาณนาฬิกา	47
3.1.2 วงจรสร้างสัญญาณข้อมูล NRZ	48
3.1.3 วงจรบาลานซ์มอดูเลเตอร์	49
3.1.4 วงจรกำเนิดสัญญาณคลื่นพาห์ 512 KHz	49
3.1.5 วงจรกำเนิดสัญญาณนำร่อง 256 KHz	50
3.1.6 วงจรกรองช่วงความถี่	51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.1.7 วงจรรวมสัญญาณ	54
3.2 ชุดภาครับของแผลงการทคดองการสื่อสารคิจคดลแบบ BPSK	54
3.2.1 วงจรกรองช่วงความถี่คลื่นพาห้	54
3.2.2 วงจรกรองความถี่ช่วงความถี่นำร่อง	55
3.2.3 วงจรกู้สัญญาณนาฬิกา	55
3.2.4 วงจรกู้สัญญาณคลื่นพาห้	56
3.2.5 วงจรบาลานซ์ดีมอดูเลเตอร์	57
3.2.6 วงจรกรองความถี่ต่ำผ่าน	58
บทที่ 4 ผลของโครงการน	60
4.1 ภาคส่งเมื่อวัดสัญญาณนาฬิกาจากวงจรกำเนิดสัญญาณนาฬิกา	60
4.2 ภาคส่งเมื่อสัญญาณนาฬิกา 32 KHz ผ่านวงจรคูณสัญญาณ	61
4.3 ภาคส่งเมื่อสัญญาณนาฬิกา 64 KHz ผ่านวงจรคูณสัญญาณ	61
4.4 ภาคส่งเมื่อสัญญาณนาฬิกาผ่านวงจรกำเนิดข้อมูล NRZ	62
4.5 ภาคส่งเมื่อสัญญาณนาฬิกา 256 kHz ผ่านวงจรกรองความถี่	62
4.6 ภาคส่งเมื่อสัญญาณนาฬิกา 512 kHz ผ่านวงจรกรองความถี่	63
4.7 ภาคส่งเมื่อเปรียบเทียบสัญญาณพาห้ 512 kHz และสัญญาณ pilot 256 kHz	63
4.8 ภาคส่งเปรียบเทียบสัญญาณระหว่างสัญญาณคลื่นพาห้ สัญญาณ pilot และสัญญาณข้อมูล NRZ	64
4.9 ภาคส่งเมื่อสัญญาณผ่านวงจรมอดูเลท	64
4.10 ภาคส่งเมื่อสัญญาณผ่านวงจรรวมสัญญาณ	65
4.11 ภาครับเปรียบเทียบระหว่างสัญญาณ 512 kHz ที่กู้ได้กับสัญญาณ 256 kHz ที่กู้ได้และสัญญาณ NRZทางภาคส่ง	65
4.12 ภาครับเมื่อสัญญาณคลื่นพาห้ผ่านวงจรกรองความถี่ 512 kHz	66
4.13 ภาครับเมื่อสัญญาณผ่านวงจรมอดูเลท	66
4.14 ภาครับเมื่อสัญญาณผ่านการลดระดับแรงดันให้มีค่าเท่ากับข้อมูลที่ส่งมา	67
4.15 ภาครับเมื่อสัญญาณผ่านการลดระดับแรงดันให้มีค่าเท่ากับข้อมูลที่ส่งมา	67
บทที่ 5 สรุปผลการทดลอง และแนวทางในการพัฒนาต่อ	68
บรรณานุกรม	69



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่	หน้า
2.1 แสดง State ของซีพรีจิสเตอร์ แต่ละตัวของรูปที่ 2.4	11
2.2 แสดงตัวอย่างของ Maximum-length	13
2.3 แสดงการชีพของข้อมูล	15
2.4 แสดงการชีพของข้อมูลทางขวา	15
2.5 แสดงค่าเอาท์พุทของวงจรฟิลิปฟลิปฟลอป	16
2.6 แสดงการเปรียบเทียบวิธีการมอดูเลทแบบดิจิทัลและอนาล็อก	29
2.7 แถบความถี่ที่ต้องการใช้ในทางทฤษฎีของ M-ary PSK แบบต่างๆ	32




สารบัญภาพ

รูปที่	หน้า
2.1 คุณลักษณะการเข้ารหัสและการมอดูเลชัน	5
2.2 รูปคลื่นรหัสไบนารี	9
2.3 คุณลักษณะของรหัส NRZ (I)	10
2.4 แสดงบล็อกไดอะแกรมของวงจร PRBS ขนาด M-Seq = 4 bit	11
2.5 แสดงสัญญาณเอาต์พุต ของ PRBS ขนาด 4 บิต	12
2.6 แสดงลักษณะหลักการทำงานของวงจร Shift Register	13
2.7 แสดงข้อมูลที่อยู่ในรูปรีจิสเตอร์	13
2.8 แสดงการจับข้อมูล	14
2.9 แสดงวงจรรีจิสเตอร์	16
2.10 แสดงคุณลักษณะของการเข้ารหัส Return - to - Zero	18
2.11 คุณลักษณะของรหัสไคเฟส	19
2.12 คุณลักษณะของรูปคลื่นรหัสไบโพลาร์	20
2.13 คุณลักษณะของรหัสไบ โพลาร์	20
2.14 รหัสสัญญาณแบบ HDB3	21
2.15 การส่งข้อมูลแบบอนุกรม	25
2.16 รูปแบบของการติดต่อสื่อสารแบบอนุกรม	26
2.17 ฟอ์แมตการสื่อสารแบบอะซิงโครนัส	27
2.18 สัญญาณเบสแบนด์คิจิตอล	29
2.19 สัญญาณ Amplitude Shift Keying	29
2.20 สัญญาณ Frequency Shift Keying	30
2.21 สัญญาณ Phase Shift Keying	30
2.22 สถานะของเฟสของสัญญาณ PSK	32
2.23 เปรียบเทียบอัตราการผิดพลาดของบิตของ PSK แบบต่างๆ	33
2.24 บล็อกไดอะแกรมของระบบภาคส่งและภาครับของสัญญาณคิจิตอล	34
2.25 แสดงการมอดูเลทสัญญาณคิจิตอล	34
2.26 การเปลี่ยนทางเฟสของคลื่นพาหะ	35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่	หน้า
2.27 การสร้างขึ้นมาใหม่ทางค้ำรับ	35
2.28 การรับสัญญาณ PSK ทางค้ำรับ	36
2.29 แสดงสัญญาณเอาต์พุตหลังจากผ่าน LPF	37
2.30 การพิจารณาห้สเป็น 1 หรือ 0 โดย Sample Holder	37
2.31 แสดงห้สผิดเพี้ยนเนื่องจากเสียงรบกวน	38
2.32 บล็อกไดอะแกรมของ Coherent Demodulation	38
2.33 แสดงหลักการของ Carrier Recovery Circuit	39
2.34 แสดง Carrier Recovery Circuit และสัญญาณตามจุดต่างๆ	39
2.35 แสดงวงจร Clock Recovery	40
2.36 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกดูป	40
2.37 แสดงโครงสร้างเฟสล็อกดูปสำหรับสังเคราะห์ความถี่	42
2.38 แสดงผลตอบสนองเชิงขนาดของวงจรความถี่ค้ำผ่าน	44
2.39 แสดงผลตอบสนองเชิงขนาดของวงจรความถี่สูงผ่านในทางอุดมคติ	44
2.40 แสดงผลตอบสนองเชิงขนาดของสัญญาณของวงจรกรองความถี่สูงผ่าน	45
2.41 แสดงผลตอบสนองเชิงขนาดของวงจรกรองแถบความถี่ผ่าน	45
2.42 แสดงผลตอบสนองเชิงขนาดของวงจรก้ำจัดแถบความถี่	46
3.1 แสดงวงจรก้ำเน็ดสัญญาณนาฬิกา	47
3.2 แสดงวงจรก้ำเน็ดสัญญาณ NRZ	48
3.3 แสดงวงจรบาลานซ์บอดูเลท	49
3.4 แสดงวงจรสร้างสัญญาณพาห้ 512 kHz	50
3.5 แสดงวงจรสร้างสัญญาณนำร่อง 256 kHz	51
3.6 แสดงวงจรกรองความถี่ค้ำ	53
3.7 แสดงวงจรกรองความถี่สูง	53
3.8 แสดงวงจรรวมสัญญาณ	54
3.9 แสดงวงจรก้ำสัญญาณนาฬิกา	56
3.10 แสดงวงจรก้ำสัญญาณพาห้	57
3.11 แสดงวงจรบาลานซ์ค้ำมอดูเลท	58

รูปที่	หน้า
3.12 แสดงวงจร Low Pass Filter 4 Order	59
4.1 แสดงสัญญาณนาฬิกาที่เกิดจากวงจรกำเนิดสัญญาณนาฬิกา	60
4.2 แสดงสัญญาณเมื่อสัญญาณนาฬิกา 32 kHz ผ่านวงจรคูณสัญญาณ (คูณ 8)	61
4.3 แสดงสัญญาณเมื่อสัญญาณนาฬิกา 64 kHz ผ่านวงจรคูณสัญญาณ (คูณ 8)	61
4.4 แสดงสัญญาณเมื่อสัญญาณนาฬิกาผ่านวงจรกำเนิดข้อมูล NRZ	62
4.5 แสดงสัญญาณนาฬิกา 256 kHz ผ่านวงจรกรองความถี่	62
4.6 แสดงสัญญาณนาฬิกา 512 KHz ผ่านวงจรกรองความถี่	63
4.7 แสดงการเปรียบเทียบสัญญาณพาห์ 512 kHz และสัญญาณ Pilot 256 kHz	63
4.8 แสดงการเปรียบเทียบสัญญาณของภาคส่ง	64
4.9 แสดงการเปรียบเทียบสัญญาณระหว่างสัญญาณข้อมูล NRZ	64
4.10 แสดงการเทียบสัญญาณเมื่อผ่านวงจรรวมสัญญาณ	65
4.11 แสดงสัญญาณ Pilot ที่ผ่านวงจรกรองความถี่ 256 kHz	65
4.12 แสดงสัญญาณเทียบระหว่างสัญญาณคลื่นพาห์และเมื่อผ่านวงจรกรองความถี่	66
4.13 แสดงสัญญาณเทียบระหว่างสัญญาณ NRZ สัญญาณที่ผ่านวงจรดีมอดูเลท และสัญญาณที่ผ่านวงจรกรองความถี่ต่ำ (LPF)	66
4.14 แสดงการเทียบสัญญาณระหว่างสัญญาณที่ผ่านการลดระดับแรงดัน	67
4.15 แสดงการเทียบสัญญาณอินพุตและเอาต์พุตที่ข้อมูล 10010110	67



บทที่ 1

บทนำ

1.1 ความสำคัญและที่มาของโครงการ

ในปัจจุบันการติดต่อสื่อสารเป็นสื่อกลางที่มีความจำเป็นสำหรับระบบการสื่อสารนี้เป็นตัวนำพาสัญญาณข้อมูลอินพุตจากที่แห่งหนึ่งไปอีกที่หนึ่งหรือที่อื่นๆ ตามต้องการ โดยรูปแบบของสัญญาณยังคงเหมือนเดิม หรือเปลี่ยน ไปบ้างขึ้นอยู่กับประสิทธิภาพของระบบการสื่อสารนั้นๆ การสื่อสารนั้นสามารถแบ่งออกเป็นได้ 2 แบบ คือการสื่อสารแบบ อนาล็อก และการสื่อสารแบบ ดิจิตอล ซึ่งการสื่อสารแบบดิจิตอลนั้นมีประสิทธิภาพ

ดีกว่าระบบการสื่อสารแบบ อนาล็อก และ มีการพัฒนาในด้านการดิจิตอลมากขึ้น ซึ่งจะมีการออกแบบให้มีคุณภาพรับส่งสัญญาณให้ดีที่สุด โดยจะไม่ขึ้น อยู่กับตัวทวนสัญญาณแต่อย่างใด ระบบการสื่อสารนั้นจะมีการกำจัดสัญญาณรบกวนได้ดีกว่าระบบ อนาล็อก

ในโครงการนี้ได้เห็นว่าการศึกษาระบบการสื่อสารแบบดิจิตอลมีมากขึ้นเรื่อยๆ อาจจะเป็นสิ่งที่ต้องรู้ในปัจจุบัน ดังนั้นจึงมีความคิดที่จะทำอุปกรณ์ที่สามารถศึกษาระบบการสื่อสารแบบดิจิตอลได้ว่าระบบนี้โดยแบ่งการทดลองนี้จะประกอบด้วย 2 ภาคคือ ภาคส่ง และ ภาครับ และอาศัยการติดต่อระหว่างสองภาคด้วยสายโคแอกเซียลเป็นสื่อกลาง โดยภาคส่งจะประกอบด้วยวงจรถ่ายกำเนิดสัญญาณ, วงจรสร้างสัญญาณ NRZ, วงจรสร้างคลื่นพาห์, วงจรบาลานซ์มอดูเลชัน, วงจรคู่สัญญาณพาห์, วงจรคู่สัญญาณนาฬิกา วงจรทั้งหมดนี้จะรวมอยู่ในชุดของแผงทดลองการสื่อสารดิจิตอลแบบ BPSK ซึ่งวงจรถ่ายทั้งหมดจะต้องมีการทดลองก่อนทุกครั้งเพื่อให้ได้ผลดีที่สุดในการทำงานเรียงการดำเนินงานตามแผนการดำเนินงาน

1.2 วัตถุประสงค์ของโครงการ

1. เพื่อนำเสนอการสื่อสารระบบดิจิตอลมอดูเลชันแบบPSK
2. เพื่อแสดงรูปแบบสัญญาณที่ผ่านเข้าระบบการมอดูเลชันแบบ PSK
3. เพื่อแสดงประสิทธิภาพของระบบ การส่ง และการรับ ของข้อมูลในระบบดิจิตอลมอดูเลชันแบบ PSK
4. เพื่อเป็นพื้นฐานและแนวทางในการศึกษาระบบการดิจิตอลมอดูเลชันแบบอื่นๆ

1.3 ขอบเขตของโครงการ

ทำการศึกษารูปแบบและกระบวนการของการสื่อสารแบบดิจิทัลมอดูเลชันแบบ PSK ดำเนินการสร้างชุดแผงทดลองดิจิทัลมอดูเลชันแบบ PSK ให้แสดงการรับส่งข้อมูลดิจิทัลผ่านสายโคแอกเซียลได้ และออกแบบวงจรเพื่อพัฒนาระบบดิจิทัลมอดูเลชันให้ดีขึ้น

1.4 ผลที่คาดว่าจะได้รับ

1. เพื่อใช้เป็นชุดแผงทดลองในการศึกษาระบบดิจิทัลมอดูเลชันแบบ PSK
2. เพื่อแสดงการรับส่งสัญญาณข้อมูลดิจิทัลได้
3. เพื่อเป็นพื้นฐานและแนวทางในการศึกษาระบบดิจิทัลมอดูเลชันอื่นๆต่อไป

1.5 ขั้นตอนและการดำเนินงานในโครงการ

สำหรับขั้นตอนและการดำเนินงานในโครงการมีขั้นตอนดังต่อไปนี้

1. ค้นหาหาข้อมูลที่เกี่ยวข้องซึ่งมีดังต่อไปนี้
 - ความรู้เบื้องต้นเกี่ยวกับระบบมอดูเลชัน
 - ค้นหาข้อมูลเกี่ยวกับวงจรที่ใช้ในระบบดิจิทัลมอดูเลชัน(Digital Modulation)
2. ออกแบบวงจรเพื่อใช้ในระบบดิจิทัลมอดูเลชัน
3. ทดลองและสรุปผลการทดลอง



บทที่ 2

ทฤษฎีและการออกแบบ

ในโครงงานของแผนกการทดลองสื่อสารสัญญาณดิจิทัลแบบไบนารีเฟสชิฟต์คีย์อิง (Binary Phase Shift Keying :BPSK) ทางคณะผู้จัดทำได้ศึกษาข้อมูลจากตำราและเอกสารต่างๆ ประกอบการจัดทำขึ้นซึ่งทฤษฎีต่างๆที่อ้างอิงได้ถึงแบ่งเป็นหลักๆ ได้ดังนี้

2.1 ระบบรหัสข้อมูล (Data Code)

- 2.1.1 การเข้ารหัสข้อมูล (Data Encoding)
- 2.1.2 รูปแบบของข้อมูลที่ใช้ในการสื่อสารแบบดิจิทัล (Digital transmission format)
- 2.1.3 ชนิดรหัสไบนารี
- 2.1.4 รหัสการส่งสัญญาณตามสาย (Line Transmission Code)
- 2.1.5 การส่งข้อมูล
- 2.1.6 การโอนถ่ายข้อมูลแบบอนุกรม
- 2.1.7 รูปแบบของการออกแบบการติดต่อสื่อสารแบบอนุกรม
- 2.1.8 ความเร็วในการส่งข้อมูลแบบอนุกรม
- 2.1.9 การสื่อสารแบบอะซิงโครนัส

2.2 การมอดูเลตขั้นสัญญาณดิจิทัล (DIGITAL MODULATION)

- 2.2.1 เทคนิคการมอดูเลชันพื้นฐาน
- 2.2.2 Phase Shift Keying (PSK)

2.3 หลักการของไบนารีเฟสชิฟต์คีย์อิง (Binary Phase Shift Keying)

2.4 เฟสล็อกลูป (Phase Lock Loop)

- 2.4.1 การสังเคราะห์ความถี่ด้วยเฟสล็อกลูป

2.5 วงจรกรองความถี่(Filter)

- 2.5.1 วงจรกรองความถี่แบบต่ำผ่าน(Low Pass Filter; LPF)
- 2.5.2 วงจรกรองความถี่แบบสูงผ่าน(High Pass Filter; HPF)
- 2.5.3 วงจรกรองแถบความถี่ ผ่าน(Band Pass Filter;BPF)
- 2.5.4 วงจรกรองกำจัดแถบความถี่(Notch or Band-Reject Filter; BPF)
- 2.5.5 วงจรผ่านทุกแถบความถี่(All Pass Filter)


2.1 ระบบรหัสข้อมูล (Data Code)

2.1.1 การเข้ารหัสข้อมูล (Data Encoding)

ในการเข้ารหัสของข้อมูลและการมอดูเลชัน ซึ่งขบวนการเข้ารหัสจะมีข้อมูลต้นกำเนิด เป็นอนาล็อกหรืออนาล็อกก็ได้ และสำหรับเทคนิคในการเข้ารหัสข้อมูลแบบดิจิทัลแล้วรูปแบบของสัญญาณ $x(t)$ จะมีรูปแบบที่หลากหลายซึ่งขึ้นอยู่กับทางเลือกเทคนิควิธีในการเข้ารหัสได้เหมาะสมได้ประสิทธิภาพสูงสุดในการส่งผ่านเข้าไปในตัวกลางนั้นๆ ตัวอย่างการเลือกการเข้ารหัสบางครั้งเราก็เลือกเพื่อให้สอดคล้องกับแบนด์วิดท์ หรือเพื่อทำให้เกิดความผิดพลาดน้อยที่สุด

ในกรณีของสัญญาณอนาล็อกคุณสมบัติพื้นฐานที่สำคัญประการหนึ่งของสัญญาณก็คือ การมีค่าความถี่ที่ต่อเนื่อง จึงเป็นคุณสมบัติพื้นฐานที่สำคัญประการหนึ่งของสัญญาณก็คือ การมีค่าความถี่ที่ต่อเนื่อง จึงเป็นคุณสมบัติที่เหมาะสมจะเป็นสัญญาณพาหะข้อมูล และความถี่ของสัญญาณพาหะใดๆ จะถูกเลือกให้เหมาะสมกับตัวกลางที่จะใช้ส่งผ่าน โดยการนำพาข้อมูลอาศัยวิธีการมอดูเลชัน ซึ่งถือว่าขบวนการของการเข้ารหัสข้อมูลไปบนสัญญาณพาหะที่มีความถี่ (f_c) เทคนิคการมอดูเลชันทั้งหมดจะอยู่ในขอบเขตของการทำการเปลี่ยนแปลงค่าพารามิเตอร์ที่เป็นคุณสมบัติเบื้องต้นของสัญญาณซึ่งได้แก่

1. ขนาด (Amplitude)
2. ความถี่ (Frequency)
3. เฟส (Phase)



รูปที่ 2.1 คุณลักษณะการเข้ารหัสและการมอดูเลชัน

ในรูปที่ 2.1 ก เป็นการเข้ารหัสสัญญาณแบบเบนด์ โดยจะมีการเข้ารหัสสัญญาณให้อยู่ในรูปของสัญญาณดิจิทัล $x(t)$ โดยสัญญาณดิจิทัลจะมีค่าความถี่ที่ไม่เปลี่ยนแปลงโดยสเปกตรัมของสัญญาณจะไม่มีเปลี่ยนแปลงตามสัญญาณแบบเบนด์

ในรูปที่ 2.1 ข สัญญาณอินพุต $m(t)$ จะมีรูปแบบเป็นดิจิทัลหรืออนาล็อกก็ได้โดยเราจะเรียกว่า สัญญาณมอดูเลตติ้ง หรือเบนแบนด์ผลของการมอดูเลชันกับสัญญาณพาห้จะได้สัญญาณ $s(t)$ ที่เรียกว่า สัญญาณที่มอดูเลตแล้วซึ่งมีแบนด์วิดท์ที่จำกัด และมีแบนด์วิดท์ที่จำกัด และมีแบนด์วิดท์ที่สัมพันธ์ กับ f_c โดยมี f_c เป็นตำแหน่งศูนย์กลางของเบนด์ และเนื้อหาต่อจากนี้จะเป็นกล่าวถึงคุณสมบัติของการเข้ารหัสแบบต่างๆ ซึ่งก็มีจุดประสงค์เพื่อให้ได้คุณสมบัติของสัญญาณที่ดีที่สุดในการส่งผ่าน

การจัดส่งสัญญาณนั้นมี 4 วิธีตามลักษณะของข้อมูลและสัญญาณ ซึ่งข้อพิจารณาในการเลือกใช้วิธีการจัดส่งสัญญาณทั้ง 4 วิธี นั้นมีดังต่อไปนี้

1. Digital data digital signal โดยทั่วไป ๆ แล้วอุปกรณ์ที่ใช้ในการเข้ารหัสข้อมูลดิจิทัล เป็นสัญญาณดิจิทัลจะไม่ยุ่งยากซับซ้อน และมีราคาถูกกว่าอุปกรณ์ที่ใช้มอดูเลตข้อมูลจากดิจิทัลไปเป็นอนาล็อก
2. Analog data, digital signal การแปลงข้อมูลอนาล็อกให้เป็นสัญญาณดิจิทัล ได้มีการนำมาใช้กันในการส่งผ่านแบบดิจิทัลแบบใหม่กับอุปกรณ์สวิตชิง
3. Digital data , analog signal สำหรับตัวกลางการส่งผ่านบางตัว เช่นไฟเบอร์ออฟติกและตัวกลางแบบไร้สาย จะยอมให้สัญญาณอนาล็อกเคลื่อนที่ได้เพียงอย่างเดียว

4. Analog data , analog signal ข้อมูลอนาล็อกในรูปแบบทางไฟฟ้า สามารถส่งผ่านในลักษณะเบสแบนด์ได้ง่ายและถูก ตัวอย่างอันหนึ่งได้แก่ การส่งผ่านเสียงไปในสายในโทรศัพท์ประโยชน์โดยทั่วไปอันหนึ่งของการมอดูเลชันก็คือ การเลื่อนแบนด์วิดท์ของสัญญาณ เบสแบนด์ไปอีกส่วนหนึ่งของสเปกตรัม ด้วยวิธีการดังกล่าวนี้ สัญญาณหลายๆตัว โดยที่แต่ละตัวอยู่ในตำแหน่งของสเปกตรัมที่แตกต่างกัน สามารถใช้ตัวกลางในการส่งผ่านร่วมกันได้วิธีการนี้เรียกว่า การมัลติเพล็กซ์ทางความถี่

ข้อมูลดิจิทัลสัญญาณดิจิทัล สัญญาณเบสแบนด์เป็นสัญญาณที่ได้จากการเข้ารหัสโดยตรง โดยที่ยังไม่มีการมอดูเลชันใดๆ ซึ่งในบางโอกาสสำหรับสัญญาณดิจิทัล ตามปกติแล้ว โดยที่ทั่วไปเราก็สามารถส่งสัญญาณเบสแบนด์ไปเป็นได้โดยไม่ต้องมีการมอดูเลชันเช่น สัญญาณ โทรศัพท์ เป็นต้น ช่องทางเดินของสัญญาณการส่งผ่านจะเป็นตัวกำหนดรูปแบบของสัญญาณที่ใช้ในการส่งผ่าน การส่งผ่านเบสแบนด์บ่อยครั้งที่จะต้องมีการเปลี่ยนแปลงรูปแบบของสัญญาณที่ตัวส่งเพื่อให้สัญญาณที่ส่งไปถึงตัวรับได้ และตัวรับสามารถกู้สัญญาณเดิมกลับคืนมาได้ถูกต้อง รูปแบบของสัญญาณดังกล่าวนี้จะกำหนดด้วยรูปร่างหรือรหัสที่ยังคงรักษาคุณลักษณะเบสแบนด์ของสัญญาณดิจิทัลเอาไว้ในได้เทคนิคที่จะได้กล่าวถึงแบบนี้ จะนำไปใช้กับระบบสายเคเบิลทั้งแบบโลหะและเส้นใยนำแสงที่ใช้ในการส่งผ่านแบบเบสแบนด์

คุณสมบัตินี้ต่างๆ ที่สำคัญในการส่งผ่านแบบเบสแบนด์ที่ใช้รูปร่างหรือรหัสสัญญาณมีดังต่อไปนี้

เทคนิครหัสเบสแบนด์ที่ดีจะต้องทำให้จำนวนการเปลี่ยนแปลงสถานะของข้อมูลมีจำนวนเพิ่มมากขึ้นซึ่งจะเป็นการเพิ่มประสิทธิภาพการทำงานของวงจรกู้สัญญาณให้ดีขึ้น ทั้งค่าของบิต ข้อมูลและสัญลักษณ์ในการซิงค์ (Synchronization)

1. การตรวจสอบความผิดพลาด และการแก้ไขให้ถูกต้อง (Error detection / correction) รหัสที่พิจารณาต่อไปนี้จะมีความสามารถในการตรวจสอบความผิดพลาดอยู่ภายในได้เรากำหนดให้มีการเปลี่ยนแปลงระหว่างกลางระดับสัญญาณ ถ้าคุณ สมบัติที่กำหนดให้มีการเปลี่ยนแปลงไปก็จะเป็นการเตือนให้รู้ว่า มีข้อผิดพลาด

พลาตเกิดขึ้นว่ามีข้อผิดพลาดเกิดขึ้นว่า การแก้ไขความผิดพลาดจะไม่สามารถทำได้จากคุณสมบัติของรหัสแบบเบนคีนี่ก็ตาม

2. การลดแบนด์วิดท์ (Reduced bandwidth) ของสัญญาณดิจิทัลอาจจะถูกลดลงได้โดยการใช้โครงสร้างตัวกรองสัญญาณที่ละเอียดแน่นอน กับการส่งผ่านแบบที่มีหลายระดับหรือเทคนิคการเข้ารหัสบางแบบจะไม่ได้ได้รับความนิยมเพราะเมื่อเข้ารหัสไปแล้วอาจทำให้อัตราส่วนสัญญาณต่อสัญญาณรบกวน (S/N) ลดลงหรือจำนวนหารเกิด การสอดแทรกระหว่างสัญญาณ (Intersymbol interference) มีจำนวนมากขึ้น
3. รูปร่างของสเปกตรัม (spectrum shaping) รูปร่างของข้อมูลสามารถเปลี่ยนแปลงได้ด้วยโครงสร้างของการสแกมมิ่ง (Scrambling) หรือการกรองซึ่งโครงสร้างเหล่านี้จะถูกเลือกให้เหมาะสมระหว่างสัญญาณกับคุณสมบัติของสัญญาณการส่งผ่าน หรือกับการควบคุมการแทรกสอดระหว่างช่องทางเดินสัญญาณที่แตกต่างกัน

2.1.2 รูปแบบของข้อมูลที่ใช้ในการสื่อสารแบบดิจิทัล (Digital transmission format)

เนื่องจากขีดจำกัดของค่าแบนด์วิดท์อาจทำให้ความจุไม่มีเพียงพอต่อปริมาณข้อมูล ดังนั้นจึงต้องมีการเข้ารหัสเพื่อทำการลดข้อจำกัดของข้อมูลแต่ละรายละเอียดของข้อมูลยังครบหรือหรือมีการสูญเสียที่น้อย ในความเป็นจริง สัญญาณดิจิทัลที่เป็นพีสดีอาจจะมีระดับขนาดอะไรก็ได้ 2,4,8 หรือ 16 ระดับ ก็ได้ ไม่จำเป็นต้องเป็น “1” และ “0” การเพิ่มระดับเป็นการช่วยในการใช้ประโยชน์จากช่องสัญญาณและทำให้ได้สมรรถนะที่มีความผิดพลาดต่ำ

สำหรับวิธีเข้ารหัสมีหลายวิธี ซึ่งจะแบ่งตามชนิดของสัญญาณได้เป็น สัญญาณแบบขั้วเดียว (Unipolar signal) และสัญญาณแบบสองขั้ว (Bipolar signal)

1. สัญญาณแบบขั้วเดียว

วิธีแบบนี้ใช้หลักการสร้างขั้วศักย์ไฟฟ้าเพียงขั้วเดียว เพื่อสร้างแรงดันให้เกิด 2 สถานะ กำหนดให้เป็น “0” โวลต์ และ “V” โวลต์ สัญญาณนี้มีองค์ประกอบกระแสดตรงที่มีค่าไม่เป็นศูนย์ คือ มีค่าเป็นครึ่งหนึ่งของศักย์ไฟฟ้าบวก มีทั้งแบบไม่กลับศูนย์ (Nonreturn - to - Zero : NRZ) และแบบกลับศูนย์ (Return - to - Zero: RZ)

2. สัญญาณแบบสองขั้ว เรียกอีกอย่างว่า สัญญาณแบบ AMI (Alternate Mark Inversion) เป็นวิธีการเข้ารหัสที่แบ่งระดับสัญญาณข้อมูลออกเป็น 3 ระดับ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นระดับบวกและลบสลับกันกรณีที่มีสัญญาณข้อมูลมีสถานะเป็น “1” และมีระดับศูนย์เมื่อมีสัญญาณข้อมูลมีสถานะเป็น “0” ผลของการเข้ารหัสแบบนี้จะทำให้ห้อยประกอบกระแสตรงมีค่าเป็นศูนย์ ทำให้ไม่ถูกล็อกโดยตัวนำวงจรสื่อสารรหัสแบบนี้อาจเป็น NRZ (duty cycle 100%) หรือ RZ (duty cycle 50%) ก็ได้


สำหรับแบบสองขั้วนี้ได้รับการรบกวนจากค่าเหนี่ยวนำไฟฟ้าในสายส่งได้น้อยกว่าด้วยมีผลให้สามารถส่งข้อมูลได้ระยะไกลกว่าแบบขั้วเดียว

2.1.3 ชนิดรหัสไบนารี

การเข้ารหัสไบนารีสอดคล้องโดยตรงกับสัญญาณไบนารีที่ใช้ในการสายส่งผ่าน เส้นใยสัญญาณดังกล่าวนี้ทำขึ้นเพื่อให้คุณสมบัติของคลื่นที่ถี่เหมาะสมโดยตรงกับการส่งผ่านบนสายเคเบิล สำหรับในที่นี่จะกล่าวถึงระโยชน์โดยทั่วไปของการส่งผ่านแบบไบนารี รวมทั้งแสดงรูปคลื่นคุณสมบัติและโครงสร้างของแผนภาพของตัวเข้ารหัสและถอดรหัสซึ่งมีรูปแบบของสัญญาณชนิดต่างๆ ดังรายละเอียดในรูปที่ 2.2

2.1.3.1 Nonreturn – to – Zero (NRZ)



สำหรับ NRZ ระดับของสัญญาณจะถูกรักษาให้คงที่ 1 ใน 2 ของระดับแรงดันระหว่างช่วงเวลาที่ “T” ถ้าแรงดันทั้งสองกำหนดให้เป็น “0” โวลต์ และ “V” โวลต์ แล้วรูปคลื่น NRZ จะเรียกว่าเป็นขั้วเดียว (Unipolar) เพราะว่ามันมีขั้วศักย์ไฟฟ้าขั้วเดียว และสัญญาณนี้มีองค์ประกอบกระแสตรง ที่มีค่าไม่เป็นศูนย์คือเป็นครึ่งหนึ่งของศักย์ไฟฟ้าขั้วเดียว สัญญาณ NRZ แบบนี้ขั้วทั้งสองขั้วคือ ศักย์ (-, +) ซึ่งทำให้องค์ประกอบกระแสตรงมีค่าเป็นศูนย์ รูปแบบต่างๆ ของ NRZ อธิบายดังในรูปที่ 2.2 ตัวอย่างเช่น NRZ (L) ระดับศักย์ไฟฟ้าของสัญญาณจะเป็นตัวแสดงค่าของบิต การกำหนดของบิต “0” กับ “1” ขึ้นอยู่กับระดับศักย์ไฟฟ้า สามารถกำหนดได้อย่างอิสระ สำหรับ NRZ (L)



รูปที่ 2.2 รูปคลื่นรหัสไบนารี

แต่ตามแบบแผนโดยทั่วไปแล้วการกำหนดให้ค่า “1” มีค่าระดับศักย์ไฟฟ้าสูงๆและค่า “0” มีค่าระดับไฟฟ้าต่ำๆ รหัส NRZ (L) เป็นรูปแบบของ NRZ ในการส่งผ่านที่รู้จักมากที่สุด เพราะระบบรับและส่งทำได้ง่าย ตัวรับรหัส/ถอดรหัส ประกอบด้วยตัวขับและตัวรับอย่างง่าย ๆ ซึ่งคุณสมบัตินี้มาตรฐาน ได้ถูกกำหนดไว้ในมาตรฐานการเชื่อมต่อระดับ 1 (layer 1 physical Layer) รูปแบบของ NRZ (M) จะใช้สัญญาณแทนค่ามาร์ก (mark) ซึ่งมีค่าเท่ากับลอจิก “1” ส่วนค่าลอจิก “0” จะแทนได้ด้วยการไม่เปลี่ยนแปลงระดับสัญญาณสำหรับ NRZ (S) ก็จะมีลักษณะทำนองเดียวกันกับ NRZ (M) เพียงแต่จะกลับกันคือ ลอจิก “0” จะแทนด้วยการเปลี่ยนระดับสัญญาณรูปแบบของ NRZ (M,S) ที่กล่าวมาแล้วคือ สับเซตของ NRZ (I) ซึ่งเรียกว่า “conditioned NRZ” :ของอาศัยการเปลี่ยนแปลงระดับมาเป็นตัวกำหนดลอจิก และตัวเข้ารหัสและถอดรหัสของลอจิก (I) ข้อได้เปรียบของ NRZ (I) ที่มีเหนือ NRZ (L) ก็คือ มันจะมีภูมิคุ้มกันเนื่องจากการสลับขั้ว เพราะว่าข้อมูลถูกเข้ารหัสด้วยการมีหรือไม่มีเปลี่ยนแปลงแทนที่จะมีการมีหรือไม่มี พัลส์ ดังในรูปที่ 2.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) Waveform of Coder


รูปที่ 2.3 คุณลักษณะของรหัส NRZ(I)

ข้อเสียของการเข้ารหัสสัญญาณดิจิทัลแบบ NRZ คือถ้ามีสถานะใดสถานะหนึ่งติดต่อกันเป็นเวลานานจะเกิดการถอดรหัสที่ผิดพลาดขึ้นที่ภาครับเช่นมีค่าบิต “0” ถึง 4 บิต ติดกันอาจทำให้ด้านภาครับถอดรหัสผิดพลาดขึ้น

2.1.3.2 หลักการของ PSEUDORANDOM

Pseudorandom sequence เป็นเวลาที่สร้างขึ้นซึ่งเป็นสัญญาณรบกวนชนิดหนึ่งซึ่งมีชื่อเรียกว่า White Noise ที่ไม่เปลี่ยนแปลงตามความถี่ จะเปลี่ยนแปลงตามแบนด์วิดท์ไม่ว่าย่านความถี่ให้ก็ตาม Pseudorandom จะอาศัย ชิพรีจิสเตอร์ ในการสร้างสัญญาณ Pseudorandom ขึ้นมาโดยจะชิพไปเรื่อย จนได้เอาท์พุทที่ต้องการซึ่งข้อมูลที่ออกมาจาก ชิพรีจิสเตอร์ จะถูกป้อนกลับมายังอินพุทเพื่อเป็นการควบคุมการชิพของฟลิปฟลอปซึ่งแสดงหลักการทำงานของการผลิตสัญญาณ Pseudorandom ดังรูปที่ 2.4 Pseudorandom ขนาด 4 บิต

ป้อนกลับมายังอินพุตเพื่อเป็นการควบคุมการชิฟของฟลิปฟลอปซึ่งแสดงหลักการทำงานของ
ของการผลิตสัญญาณ Pseudorandom ดังรูปที่ 2.4 Pseudorandom ขนาด 4 บิต



รูปที่ 2.4 แสดงบล็อกโคแตรแกรมของวงจร PRBS ขนาด M-Seq = 4 bit

จากรูปที่ 2.4 มีสมการโพลีโนเมียล เราจะเอาจุดใดไปนั้นขึ้นอยู่กับสมการโพลีโนเมียลหรือขนาดของบิต ของวงจรนี้ถ้าเปลี่ยนไปใช้บิตอื่น ก็จะต้องเพิ่มหรือลดจำนวนฟลิปฟลอป แล้วจึงเปลี่ยนจุดต่อที่นำไปคูณกันแล้วเรา สามารถหาค่า Maximum-length sequence ได้โดยสูตร $2^n - 1 = 15$ ดังนั้น เอกลักษณ์จะเปลี่ยนแปลงไปโดยมีความยาวของ Maximum-length = 15 จากรูปที่ 2.4 เราจะสามารถเขียนเอทัวต ดังตารางที่ 2.1 ถ้าให้ อินพุตเริ่มต้น “1000”

ตารางที่ 2.1 แสดง State ของชิฟริจิสเตอร์ แต่ละตัวของรูปที่ 2.4

	A0	A1	A2	A3
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
4	1	1	0	0
5	0	1	1	0
6	1	0	1	1
7	0	1	0	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1 ต่อ

8	1	0	1	0
9	1	1	0	1
10	1	1	1	0
11	1	1	1	1
12	0	1	1	1
13	0	0	1	0
14	0	0	1	0

จากรูปที่ 2.4 ลักษณะรูปสัญญาณจะใ้รูป



รูปที่ 2.5 แสดงสัญญาณเอาต์พุต ของ PRBS ขนาด 4 บิต


ความยาวของ Pseudorandomsequence สามารถหาได้โดยความยาว ชิฟรึจิสเตอร์ จุดป้อนกลับ (feedback taps) และสถานะเริ่มต้น (initial states) ของฟิลิปฟลอป สามารถเขียนในรูปที่ 2.5 ไม่ควรให้วงจรของ Pseudorandom เริ่มที่ “0000” เพราะจะทำให้ ชิฟรึจิสเตอร์ ไม่มีเอาต์พุตออกหรือออกเป็น “0” หมดและไม่เกิดสัญญาณ Pseudorandom ไม่สามารถสร้างสัญญาณ sequence และสามารถถึง Maximum-length ของแต่ละบิตดังตารางที่ 2.2

ตารางที่ 2.2 ตัวอย่างของ Maximum-length

Length of shift register	FeedBack taps	Period of Sequence
3	1.3	7
4	1.4	15
5	2.5	31
6	1.6	63
7	1.7	177

2.1.3.2.1 หลักการทำงานของรีจิสเตอร์

วงจรรีจิสเตอร์ ประกอบด้วยชิ้นจากกลุ่มของฟลิปฟล็อปหลายตัวสามารถเก็บข้อมูลที่ได้ในรูปเลขฐานสอง โดยใช้ฟลิปฟล็อป 1 ตัว แทนเลขฐานสอง 1 บิต โดยทุกๆ ไปเราสามารถแทนรีจิสเตอร์ ดังรูปที่ 2.6 และรูปที่ 2.7




รูปที่ 2.7 แสดงข้อมูลที่อยู่ในรูปรีจิสเตอร์

ในรูปแสดงถึงดิจิทัลขนาด 4 บิต ที่มีข้อมูล "1011" ในเลขฐานสองเก็บโดยเขียนค่าต่างๆเข้าไปในช่องที่ 1 ไร่ 4 ช่องในรีจิสเตอร์นั้นเราสามารถนำข้อมูล จากภายนอกเข้าไปเก็บในรีจิสเตอร์ หรือนำข้อมูลภายใน รีจิสเตอร์ออกมาภายนอกได้ การนำข้อมูลเข้าหรือออกจากรีจิสเตอร์ นั้นทำได้ 2 วิธี คือ

1. การนำข้อมูลเข้าไปหรือออกมาครั้งละหนึ่งบิต จนกว่าจะหมดเป็นอนุกรม ในทางปฏิบัติแล้วการนำข้อมูลเข้าหรือออกแต่ละบิต จะถูกควบคุมด้วยสัญญาณนาฬิกา หรือบางที่เรียกว่า สัญญาณชีพ เราเรียกวงจรนี้ว่า ชิพรีจิสเตอร์ แบบอนุกรม ซึ่งมีทั้งเลื่อนเข้าเลื่อนออกทางซ้ายหรือขวาก็ได้อีก
2. การเลือกข้อมูลที่จะนำเข้าหรือออกจาก รีจิสเตอร์ ทุกๆ บิต พร้อมกันครั้งเดียว เราจึงเรียกวงจรนี้ว่า ชิพรีจิสเตอร์แบบขนาน

2.1.3.2.2 วงจรรีจิสเตอร์

ดังกล่าวว่าวงจรรีจิสเตอร์แบบอนุกรมเป็นวงจรรีจิสเตอร์ ที่เราเลือกข้อมูลเข้าหรือออกจาก รีจิสเตอร์ ครั้งละ 1 บิต จากซ้ายหรือขวาก็ได้ วงจรที่มีการเลื่อนข้อมูลเข้า / ออกจากทางขวาเราเรียกว่า วงจรรีจิสเตอร์ทางขวาและวงจรที่เลื่อน ข้อมูลเข้า / ออกทางซ้ายเรียกวงจรชิพรีจิสเตอร์ทางซ้าย เราเขียนอธิบายได้ทั้งสองชนิดได้ดังนี้



รูปที่ 2.8 แสดงการชิพข้อมูล

จากรูปที่ 2.8 แสดงถึงชิพรีจิสเตอร์ที่มีขนาด 4 บิต ภายในมีข้อมูล “1011” อยู่ก่อน ในการเลื่อนทุกครั้งจะมีสัญญาณ ชิป เข้ามา การเลื่อนจะเลื่อนไปที่ 1 บิต ต่อสัญญาณ ชิป 1 ตัว รูปที่ 2.8ก เป็นการเลื่อนไปทางซ้ายกล่าวคือ เมื่อมีสัญญาณ ชิป เข้ามา ข้อมูลที่อยู่ภายในบิต จะถูกเลื่อนไปทางซ้าย 1 บิต โดยตัวที่อยู่ทางซ้ายสุด จะถูกเลื่อนออกไปและข้อมูลตัวที่ 2 นับจากทางซ้ายจะถูกเลื่อนมาทางซ้ายสุด เป็นเช่นนี้ไปเรื่อยๆ สำหรับตัวที่อยู่ถัดไปจนกว่าจะถึงตำแหน่งขวาสุด สำหรับตำแหน่งขวาสุดนั้นเมื่อข้อมูลเดิมถูกเลื่อนไปและจะมี “0” เลื่อนเข้ามาแทน

ที่ฉะนั้นหลังจากสัญญาณ ซิฟ เข้ามาอีกข้อมูลจะถูกเลื่อนไปซ้ายอีก 1 บิต โดยได้ ข้อมูลในรีจิสเตอร์ เป็น “1100” เป็นเช่นนี้เรื่อย ๆ ดังตารางที่ 2.3

ตารางที่ 2.3 แสดงการซิฟของข้อมูล


สัญญาณซิฟ	ข้อมูลหลังจากสัญญาณซิฟ			
0	1	0	1	1
1	0	1	1	0
2	1	1	0	0
3	1	0	0	0
4	0	0	0	0

ตารางที่ 2.4 แสดงการซิฟของข้อมูลทางขวา

สัญญาณซิฟ	ข้อมูลหลังจากสัญญาณซิฟ			
0	1	0	1	1
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
4	0	0	0	0

จะเห็นว่าหลังจากสัญญาณซิฟเข้ามา 4 ตัว ข้อมูลในรีจิสเตอร์ จะถูกเลื่อน ออกไปหมดเหลือ “0000” อยู่ภายใน สำหรับรูป 2.8x เป็นการซิฟทางขวา ซึ่งมีหลัก การทำงานเช่นเดียวเพียงแต่ข้อมูลจะเลื่อนไปทางขวาดังแสดงในตารางที่ 2.4 ที่จะ กล่าวมานั้นเป็นการเลื่อนข้อมูลที่มีอยู่ในรีจิสเตอร์ ออกมาข้างนอกแต่สำหรับ รีจิส เตอร์นั้นเราจะต้องสามารถเลื่อนข้อมูลจากภายนอก เข้าไปได้ด้วยหากสังเกตการ ทำงานในรูปที่ 2.8 ก จะพบว่าทุกครั้งของการเลือกนั้น บิตขวาสุดจะมี “0” เลื่อนเข้า ไปหากเราเปลี่ยนเป็นข้อมูลอย่างอื่นแทนที่จะเป็น “0” เราก็ได้การทำงานเลื่อนเข้า ไป เช่นต้องการเลื่อนข้อมูล “1101” เข้าไป เราก็นำเอา “1101” มาป้อนที่ บิตขวาสุด

สัญญาณชีพตัวแรกจะเลื่อนเอา “1” ทางซ้ายสุดเข้าไปเราก็ได้อา “1101” มาป้อนเข้าที่ บิตขวาสุด สัญญาณชีพตัวแรกจะเลื่อนเอา “1” ทางซ้ายสุดเข้าไปยังบิตขวาสุดของรีจิสเตอร์ ข้อมูลเดิมที่มีอยู่ก็จะถูกเลื่อนไปทางซ้ายด้วยเมื่อ ชิพรีจิสเตอร์ตัวที่ 2 เข้ามา 1 ตัว ตัวที่ 2 จะถูกเลื่อนเข้าไปยังบิตขวาสุดและ “1” ตัวแรกที่อยู่มิตขวาสุดของรีจิสเตอร์จะถูกเลื่อนไปยังบิตถัดไปทางซ้ายเป็นเช่นนี้เรื่อยๆ จนสัญญาณชีพตัวที่ 4 เข้ามา ข้อมูล “1101” ก็จะถูกนำเข้าไปใน รีจิสเตอร์และข้อมูลเดิมที่มีอยู่ในรีจิสเตอร์จะหายไป ฉะนั้นเมื่อต้องการเลื่อนข้อมูลก็บิตเข้าไปจะต้องใช้สัญญาณ ชิพจำนวนเท่ากับของข้อมูลที่ชิพเข้าสำหรับการชิพเข้าทางขวาก็เช่นเดียวกัน หลักการทำงานเบื้องต้นของวงจรรีจิสเตอร์ แสดงดังในรูปที่ 2.9 ในรูปเป็นรีจิสเตอร์ขนาด 2 บิตที่ประกอบด้วยขึ้นจากฟลิปฟล็อปมาต่อเรียงกันในรูปแสดงดัง ใช้ D ฟลิปฟล็อปในข้อมูลในฟลิปฟล็อปตัวที่ 2 จะมีค่าเหมือนค่าของ Q1 และฟลิปฟล็อป ตัวแรกจะมีค่าตามค่าของอินพุต เขียนเป็นตาราง ได้ดังตารางที่ 2.5 ฉะนั้นเมื่อต้องการค่าข้อมูลที่เอาท์พุตของ ฟลิปฟล็อป ใดๆ ก็ป้อนค่าอินพุตตามตารางที่ 2.5



รูปที่ 2.9 วงจรชิพรีจิสเตอร์

ตารางที่ 2.5 แสดงค่าเอาท์พุตของวงจรฟลิปฟล็อป

Clk	Data	Q1	Q2
0	X	Q1	Q2
1	0	0	Q1
1	1	1	0
1	0	0	1
1	1	1	0

สิ่งที่สำคัญก็คือ การควบคุมค่าระดับสัญญาณอินพุตที่เข้ามายังฟลิปฟล็อป ตัวแรกคือฟลิปฟล็อปเพื่อให้ค่าที่เลื่อนเข้าไปเป็นค่าที่ถูกต้องและในการเลื่อนนั้น ต้องคำนึงถึงลำดับก่อนหลังว่า จะเลื่อนบิตไหนเข้าบิตไหนก่อน ในกรณีวงจรรีฟลัคซ์ ก็ต้องเลื่อนบิต ที่มีค่าสูงสุดเข้าไปก่อนและบิตที่มีค่าต่ำสุดเลื่อนเข้าไปสุดท้ายหลังจากเลื่อนครบทุกตัว จากวงจรรีจิสเตอร์ ที่กล่าวมาพอสรุปได้ดังนี้

1. ขนาดซีพียูรีจิสเตอร์จะถูกกำหนดโดยจำนวนบิต ของข้อมูลที่จะต้องเลื่อนโดยใช้ฟลิปฟล็อป 1 ตัว ต่อข้อมูล 1 บิต
2. จำนวนสัญญาณนาฬิกา มีจำนวนเท่ากับ จำนวนข้อมูลที่จะเลื่อน
3. สำหรับการเลื่อนออกเมื่อสัญญาณนาฬิกาเข้ามาครบจำนวนแล้ว ข้อมูลเดิมในรีจิสเตอร์จะหายไป

2.1.3.3 Return – to – Zero (RZ)

โดยการเข้ารหัส Return-to-Zero (RZ) การแสดงระดับสัญญาณค่าบิต จะกระทำเพียงครึ่งช่วงแรกของช่วงเวลาบิตหลังจากครึ่งหนึ่งของบิตผ่านไป สัญญาณจะกลับไปยังระดับสัญญาณอ้างอิง (zero) เป็นเวลาครึ่งหนึ่งของช่วงความยาวบิตตามรูปที่ 2.10 ค่าศูนย์จะถูกแสดงด้วยการไม่มีการเปลี่ยนแปลง โดยที่สัญญาณจะยังคงอยู่ระดับอ้างอิง ซึ่งมันจะมีประโยชน์ในการเปลี่ยนแปลง (Transition) และการทำสัญญาณจะยังคงอยู่ที่ระดับอ้างอิง ซึ่งมันจะมีประโยชน์ในการเปลี่ยนแปลง และการทำให้สัญญาณนาฬิกาในการกู้สัญญาณคืนดีขึ้นรูปคลื่นของ RZ สำหรับค่าบิต “1” และ “0” แสดงดังในรูปที่ 2.2 เปรียบเทียบกับรูปแบบของรหัสตัวอื่นจะสังเกตเห็นว่า ค่าบิต “0” ก็คือค่าสัญญาณที่ไม่มีการเปลี่ยนแปลงซึ่งทำให้เกิดปัญหาเรื่องศักยภาพของวงจร เวลาในการกู้สัญญาณซึ่ง เขาอาจจะกำจัดปัญหาดังกล่าวได้โดยการนำ Precoding ตัวเข้ารหัสรูปคลื่นและตัวถอดรหัสแสดงไว้ในรูปที่ 2.10 รหัส RZ จะถูกสร้างโดยการแอนด์ (AND) NRZ(L) กับสัญญาณนาฬิกาที่ทำหน้าที่เป็นอัตราบิตของระบบ ตัวถอดรหัสจะถอดรหัสได้โดยการนำช่วงเวลา RZ ไป ½ บิตและนำเอาสัญญาณ RZ ที่นำช่วงเวลามาเอกซclusion ฟออร์กับสัญญาณ RZ เดิมก็จะได้สัญญาณ NRZ (L) กลับคืนมาเหมือนเดิม


ข้อดีของ RZ นี้ด้านรับสามารถตรวจจับค่าสถานะบิต “1” ได้ง่ายแบบ NRZ แต่ยังไม่สามารถแก้ปัญหาในการส่งสถานะบิต “0” ติดต่อกันนานๆ ได้

ข้อเสียไม่เหมาะสมในการส่งสัญญาณที่มีบิตศูนย์ติดต่อกันนานๆ

สรุป ทั้งแบบ NRZ และ RZ จะมีลักษณะเหมือนกันคือ ค่าแรงดัน (voltage) เหลือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่ากับศูนย์หรือใกล้เคียงกับศูนย์ แต่มีค่าแรงดันค่อนข้างคงที่ขึ้นอยู่กับสัดส่วนของสถานะบิต “1” หรือบิต “0” ซึ่งการส่งข้อมูลในลักษณะนี้ผ่านเข้าไปในเครือข่าย นับว่าเสี่ยงต่อความผิดพลาดของข้อมูลได้ พิจารณาอย่างเช่น สัญญาณข้อมูลแบบ NRZ เท่ากับ “1 1 1 1 0 1” และเมื่อผ่านอุปกรณ์ประจุไฟฟ้า โอกาสที่สถานะบิต “0” ไม่สามารถถูกตรวจจับที่ด้านรับได้สูงมาก เพราะ เกิดจากการคายประจุไม่ทัน (บิตตามมาเป็นบิต “1”) ซึ่งค่าเราสามารถแก้ปัญหานี้ได้โดยการใช้สัญญาณแบบสองขั้ว



รูปที่ 2.10 คุณลักษณะของการเข้ารหัส Return-to-Zero

2.1.3.4 Diphase หรือ Manchester

ในบางครั้งอาจเรียกว่า ไคเฟส (Diphase) สปลิตเฟส (Split Phase) และแมนเชสเตอร์ (Manchester) นั้นเป็นวิธีการเข้ารหัสสองระดับดังนี้

$$f1 = V ; 0 < t < T/2$$

$$-V : T/2 < t < T$$


$$f2 = -f1 (t)$$

รหัสไคเฟสสามารถสร้างได้จากการนำเอา NRZ (L) เอกซ์คลูซีฟออรี (xor) หรือ Mod 2 ADD กับสัญญาณนาฬิกา ดังในรูปที่ 2.11 ก ถ้าเราสมมติว่า “1” ถูกส่งผ่านไปโดยใช้ (+V) และ “0” ถูกส่งไปโดยใช้ (-v) จากรูปคลื่นของไคเฟสที่กล่าวในรูปที่ 2.11 แสดงให้เห็นชัดว่าจำนวนของการเปลี่ยนระดับสัญญาณ จะเพิ่มขึ้นซึ่งทำให้การสร้างสัญญาณควบคุมจังหวะเวลาแบบ Self timing เพื่อนำมาทำการกู้สัญญาณที่คี่ขึ้น ซึ่งเป็นข้อได้เปรียบที่สำคัญของไคเฟส การกู้สัญญาณจะทำให้ได้โดยวิธีการเช่นเดียวกับการเข้ารหัส conditioned diphase

จะมีทั้งคุณสมบัติของ NRZ (I) และไคเฟส กล่าวคือ จะมีการคุ้มกันต่อการกลับขั้ว และการเพิ่มจำนวนของการเปลี่ยนแปลงสถานะโดยข้อมูลมีค่าเป็น “1” รูปแบบของสัญญาณ ดังแสดงในรูปที่ 2.11

ข้อดีของการเข้ารหัสสัญญาณแบบไคเฟส ก็คือ


- สามารถตรวจสอบจับสัญญาณนาฬิกาจากข้อมูลที่ส่งมาได้ง่าย
- ไม่มีการรบกวนของไฟฟ้ากระแสตรง
- ค่าอัตราบิต (Bit Rate) เป็น 2 เท่าของแบบ NRZ
- สามารถคำนวณค่าประสิทธิภาพของแบนด์วิดท์ได้โดยเท่ากับ $1/2 = 50$




รูปที่ 2.11 คุณลักษณะของรหัสไคเฟส

2.1.3.5 Bipolar หรือ Alternate Mark Inversion

ในไบโพลาร์หรือ alternate mark inversion (AMI) ข้อมูลเลขฐานสองจะถูกเข้ารหัสโดยแอมพลิจูด 3 ระดับ คือ “+v” และ “-v” และ “0” โดยที่เลขไบนารี “0” จะถูกเข้ารหัสกับระดับ “0” เสมอ สำหรับไบนารี “1” จะถูกเข้ารหัสเป็น “+v” หรือ “-v” สลับกันทุกครั้งที่มีความ “1” เกิดขึ้นผลของการเข้ารหัสไบโพลาร์จะทำให้องค์ประกอบไฟฟ้ากระแสตรงกลายเป็นศูนย์ซึ่งเหมาะกับเงื่อนไขการส่งสัญญาณแบบเบสแบนด์ ดังในรูปที่ 2.11 รหัสไบโพลาร์เหล่านี้จะเป็น NRZ (duty cycle 100%) หรือ RZ (duty cycle 50%) รูปที่ 2.12 แสดงแผนภูมิการทำงานของตัวเข้ารหัส/ถอดรหัสและรูปคลื่นของสัญญาณไบโพลาร์ที่ถูกสร้างขึ้นจาก NRZ โดยใช้ตัวนับ “1” บิต ทำการควบคุมเนนเกต (NAND GATE) เพื่อบังคับการทำงานเป็นไปตามกฎการสลับขั้ว การกู้สัญญาณของ NRZ (L) จากไบโพลาร์ทำได้โดยใช้การเรกติไฟเออร์ เต็มคลื่นง่ายๆ



รูปที่ 2.12 คุณลักษณะของรูปคลื่นรหัสไบโพลาร์



รูปที่ 2.13 คุณลักษณะของรหัสไบโพลาร์

ประโยชน์ต่างๆที่ได้จากการส่งสัญญาณแบบไบโพลาร์ ทำให้มันถูกเลือกใช้งานอย่างกว้างขวางตัวอย่างเช่น ระบบคลื่นพาหะ T1 ของ AT&T ซึ่งไบโพลาร์ Duty cycle 50% เนื่องจากในทางปฏิบัติของไบโพลาร์ถูกปรับปรุงให้ดีขึ้นกว่า NRZ ความสามารถในการตรวจสอบความผิดพลาดก็เป็นผลมาจากคุณสมบัติของการกลับไปกลับมาของค่าบิต “1” ค่าแอมพลิจูดลบสลับก็คือไบโพลาร์ที่เสียบหายและแสดงว่ามีความผิดพลาดในการส่งผ่านเกิดขึ้น คุณสมบัตินี้จะใช้ในการเตือนไปยังตัวเตือนสัญญาณหรือตัวรับโดยไม่เกิดการรบกวนข้อมูล แม้ว่าจังหวะเวลาในการกู้สัญญาณคืนของไบโพลาร์จะได้รับการปรับปรุง ให้เหนือกว่าของ NRZ แล้วก็ตาม ผลของสัญญาณ “0” ที่ยาวนานโดยไม่มีการเปลี่ยนสถานะในสัญญาณไบโพลาร์จะทำให้เกิดความลำบากในเรื่องการจัดจังหวะเวลาในการกู้สัญญาณได้ สำหรับตัวทวนสัญญาณระบบคลื่นพาหะ T1 ย่อมให้ค่า “0” ที่เกิดเรียงติดต่อกันได้สูงสุด 14 ตัว การ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปฏิบัติโดยทั่วๆ ไปในการมัลติเพล็กซ์ PCM การออกแบบตัวเข้ารหัสก็จะมีข้อกำหนดดังกล่าว อย่างไรก็ตามในการแก้ปัญหาที่คือการแทนของลำดับค่าของเลข “0” พิเศษ ลงไปตามสัญญาณไบโพลาร์ที่เสียหาย

2.1.3.6 สัญญาณแบบ HDBn (High Density Bipolar n)

เป็นการพัฒนารูปแบบสัญญาณชนิดใหม่เพื่อแก้ไขข้อเสียแบบ AMI เราเรียกแบบใหม่ว่า สัญญาณแบบ High -Density Bipolar (HDBn) ซึ่งในระบบชนิด 30 ช่องสัญญาณค่า n เลือกให้เท่ากับ 3 เพื่อแสดงถึงจำนวนบิตที่มากที่สุด ในการส่งสถานะบิต “0” ติดต่อกันได้ เราเรียกสัญญาณนี้ว่า HDB3 ดังนี้

- ถ้ามีข้อมูลบิต “0” ติดต่อกันมากกว่า 3 บิต ที่ 4 กำหนดให้แทนด้วยสถานะของพัลส์ตามขั้วของสัญญาณที่อยู่ก่อนหน้า (เพื่อสถานะ Mark ลงไป)
- เนื่องจากบิตสถานะ Mark ที่เพิ่มขึ้นไม่ได้แทนค่าบิต mark (1) อย่างแท้จริงแต่เป็นแทนค่าบิต “0” จึงต้องมีการเพิ่มบิตที่สถานะตรงข้ามลงไปแทนที่บิตแรกที่สุดของสี่บิต “0” ให้พิจารณาารูปสัญญาณ และอ่านคำอธิบายเกี่ยวกับการกำหนดบิตของ HDB3 ดังในรูปที่ 2.14



รูปที่ 2.14 รหัสสัญญาณแบบ HDB3

จากรูป อธิบายขั้นตอนเข้ารหัสสัญญาณของ HDB3 ได้เรียงตามลำดับดังนี้

- ที่ลำดับ (a) บิตสถานะ “0” สี่บิต ถูกตรวจพบและเพิ่มบิตลงไป (v) ซึ่งมีลักษณะเหมือนก่อนหน้า
- ที่ลำดับ (b) ขอให้ดูเหตุผลของการเพิ่มบิต (b) จากลำดับ (c)
- ที่ลำดับ (c) บิตสถานะ “0” จำนวนสี่บิต อีกชุดถูกตรวจพบและเพิ่มบิต (v) ลงไปจากนั้นพิจารณาว่าจำนวนบิตระหว่างบิต (v) มีจำนวนบิตคู่หรือคี่ ถ้าเป็นไปตามนี้ให้ตามบิต (b) ที่ตำแหน่งแรกของบิต “0” ชุดนั้น และมีสถานะกลับกันกับบิตก่อนหน้า
- ที่ลำดับ (d) ถึงลำดับ (h) ก็ใช้กฎเดียวกันก่อนหน้า

2.1.4 รหัสการส่งสัญญาณตามสาย (Line Transmission Code)

การส่งสัญญาณ PCM ในรูปของไบนารีพัลส์จะมีข้อเสียบางประการเช่นถ้าพัลส์นั้นมีแต่ “0” และ “+” จะมีองค์ประกอบความถี่ต่ำ อาจเป็นสาเหตุของการรบกวนสายผู้อื่นๆ ในเคเบิลเดียวกันได้นอกจากนั้นสัญญาณ ไบนารีเหล่านั้นยังมีค่าไฟฟ้ากระแสตรงปนอยู่ด้วยจึงไม่เป็นที่ปรารถนา ด้วยเหตุผลดังกล่าวก่อนที่จะส่งสัญญาณพัลส์ออกไปยังสายส่ง จะสร้างรหัสของพัลส์ขึ้นใหม่จากสัญญาณ PCM เดิม ซึ่งสัญญาณนี้จะเปลี่ยนเป็นสัญญาณ PCM เดิมที่อินพุตของอุปกรณ์ด้านรับอย่างไรก็ตามเหตุผลที่ต้องทำรหัสใหม่เพื่อส่งออกไปในสายส่งนั้นมีดังต่อไปนี้

1. แยกไทม์มิ่งพัลส์ (Timing Pluses) ออกมาได้ง่าย

อุปกรณ์ทวนสัญญาณ และอุปกรณ์ทางด้านรับจะต้องสร้างสัญญาณนาฬิกา เพื่อใช้เป็นบิตซิงโครไนซ์จากขบวนพัลส์ที่ส่งมา การที่จะแยกไทม์มิ่งพัลส์ออกมาได้อย่างถูกต้องและมีเสถียรภาพนั้นขบวนพัลส์ที่ส่งมาต้องไม่มี “0” ต่อเนื่องกันนานเกินไป

2. ไม่มีองค์ประกอบไฟฟ้ากระแสตรง

ในระบบ PCM จะมีอุปกรณ์ทวนสัญญาณติดตั้งไว้ในระหว่างสายส่งเป็นระยะๆ และโดยทั่วไปทางดินทางหรือปลายทางจะจ่ายกระแสตรงให้กับอุปกรณ์ทวนสัญญาณเหล่านั้นโดยไปในสายส่งเดียวกัน หรือกล่าวอีกนัยหนึ่งก็คือในย่านความถี่ต่ำจะถูกใช้สำหรับหารป้อนกระแสไฟ (Power Feeding) ดังนั้นจึงต้องส่งข่าวสารแบบดิจิทัลในแถบความถี่ซึ่งอยู่นอกจากนี้

3. แบนด์วิธในการส่งแคบ

ถ้าสัญญาณครอบคลุมไปถึงย่านความถี่สูงมาก อัตราส่วนทำรหัสสัญญาณใหม่เพื่อไม่ให้มีองค์ประกอบความถี่สูงเกินไปที่จะใช้สำหรับส่งสัญญาณ PCM

4. สามารถตรวจสอบความถูกต้องในขณะที่บริการได้

ถ้ารหัสที่ทำขึ้นใหม่มีกฎเกณฑ์ที่แน่นอนแล้ว การตรวจสอบความถูกต้องจะกระทำได้ที่ด้านรับโดยการตรวจสอบหาสิ่งผิดปกติไปจากกฎเกณฑ์ที่กำหนดไว้ อย่างเช่นกรณีของรหัส AMI (Alternate Mark Inversion) จะต้องมีพัลส์ทางบวกและทางลบหรือในทางตรงกันข้ามสลับกันไป ถ้าตรวจพบว่าไม่เป็นเช่นนี้ ก็แสดงว่าผิดพลาด (error) เกิดขึ้นในสายส่ง

2.1.5 การส่งข้อมูล

วิธีการในการส่งข้อมูลนั้น สามารถแบ่งตามคุณสมบัติต่างๆ ได้หลายวิธี ซึ่งสามารถจำแนกได้ดังนี้

2.1.5.1 การจำแนกวิธีการส่งตามทิศทางการส่งภายในสาย

2.1.5.2 การจำแนกวิธีการส่งตามลักษณะการจัดข้อมูล

2.1.5.2.1 การจำแนกวิธีการส่งตามทิศทางการส่งภายในสาย

ในการใช้สายสำหรับการส่งข่าวสาร หากพิจารณาตามทิศทางการส่งข้อมูลภายในสายแล้วสามารถแบ่งการส่งข้อมูลออกเป็น 3 ชนิดคือ

- การส่งแบบทิศทางเดียว (One way transmission or simplex)
- การส่งแบบทิศทางใดทิศทางหนึ่ง (Either way transmission or full-duplex transmission)
- การส่งแบบสองทิศทาง (Both way transmission or full-duplex transmission)

2.1.5.2.2 การจำแนกวิธีการส่งตามลักษณะของการจัดข้อมูล

นอกจากการจำแนกวิธีการส่งตามลักษณะทิศทางการส่งแล้ว ยังสามารถจำแนกออกตามลักษณะการจัดข้อมูลได้อีก ซึ่งการส่งตามลักษณะการจัดข้อมูลนั้น เราแบ่งออกได้เป็น 2 วิธีคือ

- การส่งแบบขนาน (Parallel Transmission) วิธีการส่งในลักษณะนี้ ทุกๆ บิตของรหัสของอักขรหนึ่งตัวจะต้องส่งไปพร้อมๆ กันในลักษณะขนานกัน นั้นหมายความว่า หากเรามีรหัสขนาด 8 บิตก็ต้องมีแชนเนลสำหรับการส่งจำนวนเท่านั้น การส่งแบบขนานนี้มักใช้ในระบบการสื่อสารที่มีระยะไม่ไกลนัก และโดยเฉพาะอย่างยิ่งในการส่งข้อมูลระหว่างคอมพิวเตอร์กับอุปกรณ์ประกอบคอมพิวเตอร์ต่างๆ เช่น เครื่องอ่านบัตร เครื่องเทปแม่เหล็กต่างๆ เป็นต้น โดยวิธีการนี้ทำให้ เราได้ระบบการสื่อสารที่มีอัตราการส่งข้อมูลสูงมาก แต่ในกรณีที่ระยะทางไกลมากๆ นั้น ระบบการส่งแบบขนานจะไม่ได้ได้รับความนิยม เพราะราคาของการวางแชนเนลค่อนข้างแพง

- การส่งแบบอนุกรม (Serial Transmission) วิธีการที่ได้รับความนิยมแพร่หลายที่สุดสำหรับการส่งข่าวสารก็คือ การส่งแบบอนุกรม ในการส่งแบบอนุกรมนั้น บิตทั้งหมดของตัวอักขรหนึ่งตัวจะถูกนำมาส่งไปที่ละบิตติดต่อกันไปเรื่อยๆ ตาม

แขนงหนึ่งมีอยู่เพียงแขนงเดียว ทางด้านรับเมื่อรับข้อมูลมาแล้วก็จะนำมาจัดเป็น ตัวอักษรขึ้นใหม่ให้ตรงกับชุดของตัวอักษรที่ทางด้านส่งส่งมา ซึ่งวิธีการดังกล่าว นี้จะต้องประกอบด้วยความสัมพันธ์ในการทำงานระหว่างด้านรับและด้านส่งสอง ชนิดคือ

1. ความสัมพันธ์ของบิต (Bit Synchronization)
2. ความสัมพันธ์ของตัวอักษร (Character Synchronization)

2.1.5.2.2.1 ความสัมพันธ์ของบิต

ความสัมพันธ์ของบิตนั้นหมายถึงว่า ทางด้านรับจะต้องได้รับบิต ต่างๆที่ทางด้านส่งทำการส่งมาได้ถูกต้อง นั่นหมายถึงว่า ทางด้านรับ จะต้องทราบว่ารับจากสายส่งนั้นเมื่อใด หลังจากรับตัวแรกมาแล้วจะรับ ตัวที่ 2,3 และตัวต่อไปเมื่อไรซึ่งสามารถกระทำได้โดยการเพิ่มสัญญาณ นาฬิกาเข้าไปที่จุดปลายของระบบทั้งสองด้านหรืออาจใช้วิธีการส่งสัญญาณ นาฬิกาของทางด้านรับจะเป็นตัวกำหนดการเวลาว่าจะรับข้อมูลจากสายด้วย อัตราความถี่เท่าใด ตราบเท่าที่สัญญาณนาฬิกาทางด้านส่งและรับยังมี ความเร็วเดียวกัน ทางด้านรับก็จะสามารถรับบิตที่ทางด้านส่งส่งออกมา ได้

2.1.5.2.2 ความสัมพันธ์ของตัวอักษร

ในการรับข่าวสารตามสายนั้น แม้ว่าเราจะมีการจัดเกี่ยวกับความ สัมพันธ์ของบิตแล้วก็ตาม ยังมีปัญหาที่ตามมาอีกก็คือ บิตต่างๆ ที่รับมา อย่างถูกต้องแล้วนั้น กลุ่มของบิตที่แสดงถึงตัวอักษรต่างๆ นั้น เริ่มต้นที่ บิตใดวิถีแก้ปัญหานี้กระทำได้หากว่าเราทราบว่าบิตใดเป็นบิตเริ่มกันของ ตัวอักษรและถ้าหาก ทราบว่า ในตัวอักษรหนึ่งตัวนั้นมีกี่บิต และ ความเร็ว ของการส่งบิตต่างๆ มาตามสาย เลขการนับจำนวนบิตที่ได้รับมาตาม สาย หลัง การทราบบิตแรกก็จะสามารถแยกตัวอักษร ออกจากกันได้วิธีการใน การหาว่าบิตใดเป็นบิตเริ่มต้นของตัวอักษรนั้นมีด้วยกัน 2 วิธีคือ

1. ใช้เทคนิคการส่งแบบสัมพันธ์
2. ใช้เทคนิคการส่งแบบไม่สัมพันธ์ในที่นี้จะกล่าวเฉพาะการใช้เทคนิคและ การส่งแบบสัมพันธ์

เทคนิคการส่งแบบสัมพันธ์ ใช้สำหรับการส่งข้อมูลทั้งหมดไปครั้งเดียวในการส่งแบบนี้ ช่วงความกว้างระหว่างบิตแต่ละบิตจะมีค่าเท่ากันและตัวอักษรแต่ละตัวมีช่วงเวลาห่างกันเท่ากับศูนย์ ทางค้ำรับนั้นเพียงหาว่าบิตแรกของตัวอักษรตัวแรกคือบิตใด และทราบขนาดหรือจำนวนบิตในหนึ่งตัวอักษร พร้อมทั้งความเร็วในการส่ง ก็จะสามารถแยกข่าวสารของแต่ละตัวอักษรออกมาได้ เพื่อให้การหาบิตแรกของตัวอักษรตัวแรกเป็นไปอย่างถูกต้องจึงมักส่งชุดของข้อมูลชุดหนึ่งก่อนหน้าการส่งข้อมูลตัวอักษร โดยการส่งตัวอักษรควบคุมความสัมพันธ์ (SYN Transmission control character : TC) สำหรับทางค้ำรับนั้นจะถูกออกแบบมาให้หน้าบิตที่รรับมาเปรียบเทียบกับชุดของบิตของตัวอักษรควบคุมความสัมพันธ์ โดยกระทำทุกครั้งที่ได้รับบิตใหม่เข้ามาจนกว่าจะได้ชุดของบิตที่ต้องการดังกล่าว

2.1.6 การโอนถ่ายข้อมูลแบบอนุกรม

ในการถ่ายโอนข้อมูลแบบอนุกรม ข้อมูลถูกส่งออกมาทีละบิต ระหว่างจุดส่งและรับ จะเห็นว่าการส่งข้อมูลนี้จะช้ากว่ามาแล้วแน่นอน แล้วทำไมต้องส่งแบบนี้ คำตอบก็คือ ตัวกลางการสื่อสารต้องการเพียงช่องเดียวหรือสายเดี่ยวค่าใช้จ่ายในการสื่อสารจะต้องถูกกว่าแบบขนานอย่างแน่นอน สำหรับการส่งระยะทางไกลๆ โดยเฉพาะเมื่อเรามีการสื่อสารทางโทรศัพท์ไว้ใช้งานอยู่แล้วย่อมจะเป็นการประหยัดกว่าที่เราจะทำการติดตั้งสื่อสารทีละ 8 ช่องเพื่อการถ่ายโอนข้อมูลแบบขนานอย่างแน่นอน



รูปที่ 2.15 การส่งข้อมูลแบบอนุกรม

รูปที่ 2.15 แสดงให้เห็นว่าการส่งข้อมูลแบบอนุกรม ข้อมูลจากจุดส่งจะเปลี่ยนให้เป็นอนุกรมเสียก่อนแล้วค่อยทยอยส่งทีละบิตไปยังจะจุดรับ ณ ที่จุดรับจะต้องมีกลไก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการเปลี่ยนข้อมูลที่ส่งออกมาทีละบิต ให้เป็นสัญญาณแบบขนานซึ่งลงตัวพอดี นั่นคือ 1 บิตลงที่บัสข้อมูลเส้นที่ 1 พอดี การที่จะทำให้การแปลงสัญญาณจากอนุกรมทีละบิตให้ลงตัวดีนั้นจำเป็นจะต้องมีกลไกที่เหมาะสม เพื่อป้องกันการผิดพลาดในการรับกลไกที่ว่านี้ 2 แบบคือ

1. การสื่อสารแบบซิงโครนัส
2. การสื่อสารแบบอะซิงโครนัส

2.1.7 รูปแบบของการออกแบบการติดต่อสื่อสารแบบอนุกรม

1. แบบซิมเพลกซ์ (Simplex) ข้อมูลส่งได้ในทางเดียวเท่านั้น บางครั้งเรียกว่าการส่งทิศทางเดียว (Unidirectional Data Bus)
2. แบบฮาล์ฟดูเพลกซ์ (Half Duplex) ข้อมูลสามารถส่งได้ทั้งสองสถานี แต่ต้องผลัดกันส่งและผลัดกันรับ จะส่งและรับพร้อมกันไม่ได้
3. แบบฟูลดูเพลกซ์ (Full Duplex) ทั้งสองสถานีรับและส่งได้ในเวลาเดียวกันการส่งแบบฟูลดูเพลกซ์และฮาล์ฟดูเพลกซ์ ไม่ขึ้นอยู่กับจำนวนของสายในการติดต่อ บางครั้งคำว่า ทูไวร์ (Two Wire) หรือสองเส้นและโฟร์ไวร์ (Four Wire) หรือ 4 เส้นใช้ในการบรรยายถึงลักษณะการสื่อสารข้อมูลซึ่งอาจจะทำให้เข้าใจแบบฮาล์ฟดูเพลกซ์ สายโทรศัพท์ทั่วไปเป็นแบบ 2 เส้น ส่วนที่เป็นแบบเช่า (Lease Line) นั้นส่วนมากจะเป็นแบบ 4 เส้น



รูปที่ 2.16 รูปแบบของการติดต่อสื่อสารแบบอนุกรม

2.1.8 ความเร็วในการส่งข้อมูลแบบอนุกรม

ความเร็วของการถ่ายโอนข้อมูลแบบอนุกรม หน่วยเป็นบิตต่อวินาที (bps) หน่วยที่บรรยายถึงการเปลี่ยนแปลงของสัญญาณใน 1 วินาที เรียกว่า บอดเรท (Bond Rate) หรือ อัตราบอดเรทโดยจะได้สมการคือ

$$\text{อัตราบิต(Bit Rate)} = \text{อัตราบอด (Bond Rate)} * \text{บิตใน 1 บอด}$$

2.1.9 การสื่อสารแบบอะซิงโครนัส

การส่งแบบอะซิงโครนัสนี้ พัฒนาจากการส่งโทรพิมพ์ในสมัยก่อน ลักษณะของสัญญาณเริ่มต้นหรือบิตเริ่มต้น (Start Bit) และบิตสิ้นสุด (Stop Bit)



รูปที่2.17 ฟอรัมการสื่อสารแบบอะซิงโครนัส

ขณะที่สถานะของการส่งแบบว่าง (Idle) คือ ยังไม่มีสัญญาณส่งออกมาจะมีสัญญาณหรือแรงดัน(หรือกระแส) ตลอดเวลาเพื่อความไม่แน่ใจว่าฝ่ายรับยังติดต่อกับฝ่ายส่ง เมื่อเริ่มจะส่งข้อมูล สัญญาณของอะซิงโครนัสจะเป็น 0 หนึ่งช่วงสัญญาณนาฬิกา บิตนี้เรียกว่า สตาร์ทบิตตามหลังของสตาร์ทบิตก็จะเป็นข้อมูลสำหรับ 1 ตัวอักษร ซึ่งอาจจะมีขนาดตั้งแต่ 5 บิต หรือ 8บิตโดยบิตที่มีค่าน้อยที่สุด (LSB) จะถูกส่งออกมาก่อนไล่ไปจนถึงบิตที่มีค่ามากที่สุด (MSB) การเข้ารหัสอักขระนี้ส่วนมากจะใช้รหัส ASCII แรกทีเดียวในงานโทรพิมพ์ เขาใช้รหัส Saudo ซึ่งใช้ 5 บิตในการแทนอักขระ 1 ตัวอักษรตามหลังข้อมูลก็จะเป็นพาริตีบิต ซึ่งอาจจะเป็นแบบคู่ (Even) หรือ คี่ (Odd) หมายความว่า ถ้าหากเป็นพาริตีคู่ จำนวนบิตที่เป็น 1 ในช่วงบิตข้อมูลกับบิตพาริตีรวมแล้วจะต้องเป็นจำนวนคู่ ผู้ส่งจะต้องทำหน้าที่ตรวจสอบข้อมูลแล้วใส่พาริตีเอง ฝ่ายรับเมื่อรับแล้วก็จะตรวจดูว่าเป็นจริงดังสถานการณ์ที่ตั้งเอาไว้หรือไม่ หากผิดพลาดก็หมายความว่าสัญญาณที่รับนั้นผิดพลาดไปจากสถานีส่งออกมาทั้งนี้ทั้งนั้นจะต้องผิดเป็นจำนวนคี่ เท่านั้น คือผิดไป 1 บิต 3 บิต หรือ 5 บิต พร้อมกันจึงจะตรวจสอบได้ว่าผิด มองเห็นง่ายๆ ว่าถ้าผิดเป็นจำนวนคู่ ผลรวมของจำนวนหนึ่งก็ยังคงเป็นคู่อยู่คี่ทั้งนี้ทั้งนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่ได้หมายความว่า พาริตี (Odd Parity) จะตรวจสอบการผิดพลาดเป็นจำนวนที่ความจริง แล้วตรวจสอบความผิดพลาดได้เหมือนกับพาริตีคู่ (Even Parity) แต่แทนที่จะตรวจสอบดูว่าสัญญาณที่รับเข้ามามีจำนวนคู่ ก็ตรวจสอบว่ามีจำนวนคี่หรือเปล่าอย่างไรก็ตามโอกาสที่จะผิดพลาด 2 บิตพร้อมกันมีน้อยมากย้อนกลับมาดู สัญญาณอะซิงโครนัสใหม่ หลังจากบิตพาริตีแล้วก็จะต้องมีสตอปบิตซึ่งเป็น ความกว้างของสตอปบิตอาจจะเป็น 1, 1.5 หรือ 2 พัลส์ของสัญญาณนาฬิกา แล้วแต่ผู้รับและผู้ส่งจะตกลงใช้กันเองการเริ่มต้นใช้พอร์ตอนุกรม (ทางออกอนุกรม) จึงจำเป็นจะต้องตั้งค่าต่างๆสำหรับการส่งแบบอนุกรมอันได้แก่

1. ความเร็วในการส่ง
2. ความยาวรหัส 1 อักขระ
3. บิตตรวจสอบ
4. จำนวนลต้อปบิต

จะเห็นว่ากลไกในการซิงโครไนซ์ของการสื่อสารอะซิงโครนัส มีลักษณะเป็น ไปทีละอักษร จำนวนพัลส์สัญญาณส่งออกยังมีส่วนใช้ในการควบคุมการส่งอยู่กัน ได้แก่ บิตสตาร์ทบิตสตอปและบิตพาริตี ทำให้ความเร็วการส่งอักขระต่อวินาทีน้อยลงไป การส่งสัญญาณด้วยความเร็ว 300 บอด สำหรับการเข้ารหัส 7 บิต ไม่ได้ความหมายว่า ส่งได้ 300 ทารด้วย 7 อักขระต่อวินาที

2.2 การมอดูเลชันสัญญาณดิจิทัล (DIGITAL MODULATION)

การส่งสัญญาณดิจิทัล เช่น สัญญาณ PCM โดยคลื่นวิทยุไมโครเวฟ จำเป็นที่จะต้องเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณในย่านความถี่วิทยุ เทคนิคในการมอดูเลตสัญญาณดิจิทัลมี 3 แบบคือ

1. Amplitude Shift Keying (ASK)
2. Frequency Shift Keying (FSK)
3. Phase Shift Keying (PSK)

คลื่นพาหะในย่านความถี่วิทยุหรือ ไมโครเวฟ สามารถกำหนดได้โดย


$$\text{คลื่นพาหะ} = \text{Acos}(2\pi f_c t + \sigma)$$

ในที่นี้ A : แอมพลิจูดของคลื่นพาหะ

f_c : ความถี่คลื่นพาหะ

σ : initial phase

สัญญาณดิจิทัลแบบแบนด์เป็นรูปคลื่นสี่เหลี่ยมแสดรหัทสไบอนารี 1 และ 0 ในการมอดูเลท สัญญาณดิจิทัลนี้หนึ่งในสามพารามิเตอร์คือ แอมพลิจูด ความถี่ หรือเฟสของคลื่นพาหะจะเปลี่ยนแปลงไปตามสถานะ 1 หรือ 0 ของสัญญาณแบบแบนด์




รูปที่ 2.18 สัญญาณแบบแบนด์ดิจิทัล

ตารางที่ 2.4 แสดงการเปรียบเทียบวิธีการมอดูเลทแบบดิจิทัลและอนาล็อก

การมอดูเลทแบบอนาล็อก	การมอดูเลทดิจิทัล
AM (Amplitude Modulation)	ASK (Amplitude Shift Keying)
FM (Frequency Modulation)	FSK (Frequency Shift Keying)
PM (Phase Modulation)	PSK (Phase Shift Keying)

กรณีของASK บางครั้งเรียกว่า OOK (on-off keying) เพราะว่ามี คลื่นพาหะถูกสวิตซ์ on/off ตามสัญญาณที่เป็น 1 หรือ 0 ถ้าคลื่นพาหะกำหนดโดย $A\cos 2\pi f_c t$ ดังนั้นสัญญาณ ASK จะกำหนดได้เป็น

$$S(t) = \begin{cases} A\cos 2\pi f_c t & \text{เมื่อสัญญาณเป็น 1} \\ 0 & \text{เมื่อสัญญาณเป็น 0} \end{cases}$$




รูปที่ 2.19 Amplitude Shift Keying

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สำหรับกรณีของ FSK ความถี่ของคลื่นพาหะจะมี 2 ความถี่ เช่น ความถี่ f_1 สำหรับความที่เป็น 1 และความถี่ f_2 สำหรับสัญญาณที่เป็น 0

$$S(t) = \begin{cases} A \cos 2\pi f_1 t & \text{สำหรับสัญญาณเป็น 1} \\ A \cos 2\pi f_2 t & \text{สำหรับสัญญาณเป็น 0} \end{cases}$$

ส่วนในกรณีของ PSK แอมพลิจูดและความถี่จะคงที่แต่ initial phase จะต่างกันสำหรับสัญญาณที่เป็น 0 หรือ 1 คือเฟสของคลื่นพาหะ $A \cos(2\pi f_c t + \sigma)$ จะเปลี่ยนไปตามสถานะของสัญญาณ เช่น เฟส σ เป็น 0 กรณีสัญญาณมีสถานะเป็น 1 และเฟส σ เป็น π กรณีสัญญาณมีสถานะเป็น 0



รูปที่ 2.20 Frequency Shift Keying



รูปที่ 2.21 Phase Shift Keying

2.2.1 เทคนิคการมอดูเลชันพื้นฐาน


การมอดูเลชัน คือกระบวนการที่ทำให้พารามิเตอร์ของสัญญาณคลื่นพาห์ ตั้งแต่หนึ่งอย่างหรือมากกว่านั้น แปรตามลักษณะของข่าวสารที่เข้ามา คลื่นพาห์ที่เราใช้มักจะถูกอยู่ในรูปของสัญญาณไซน์ซอยด์ (Sinusoidal) ที่มีพารามิเตอร์ที่สามารถเปลี่ยนแปลงได้ 3 ตัว คือ ขนาด ความถี่ และเฟส โดยความสัมพันธ์ของทั้งสามตัวสามารถแสดงได้สมการ

$$E_c(t) = A \times \sin(\omega_c t + \theta)$$

ถ้าเราเปลี่ยนแปลงของคลื่นพาห์ ตามลักษณะของข่าวสาร จะทำให้เกิดการมอดูเลชันที่เรียกว่า การมอดูเลททางขนาด (Amplitude Modulation) ในขณะที่การเปลี่ยนแปลงความถี่และเฟสของคลื่นพาห์ตามลักษณะของสัญญาณข่าวสาร จะทำให้เกิดการมอดูเลททางความถี่ (Frequency Modulation) และการมอดูเลททางเฟส (Phase Modulation)

2.2.2 Phase Shift Keying (PSK)

ลักษณะการมอดูเลทแบบเฟสชifting (Phase Shift Keying (PSK)) เป็นการมอดูเลทที่มีสัญญาณคลื่นพาห์ที่เอาท์พุทมีความถี่เดียว และมีขนาดแอมพลิจูดคงที่ แต่มีการเปลี่ยนแปลงของเฟสแทนข้อมูลที่เป็นดิจิทัล จำนวนของเฟสที่มีการเปลี่ยนแปลงไปนั้นจะขึ้นอยู่กับชนิดของการมอดูเลท เช่น ในระบบ PSK หรือ BPSK จะมีการเปลี่ยนแปลงเฟสไปมาอยู่ 2 เฟส คือข้อมูลบิต “0” สัญญาณคลื่นพาห์จะมีเฟสเปลี่ยนไป 180 องศา และข้อมูลบิต “1” เฟสของสัญญาณคลื่นพาห์ที่ได้จะไม่มีการเปลี่ยนแปลง นั่นคือมีเฟสเป็น 0 องศา สถานะเฟสของสัญญาณ BPSK, QPSK และ 8-PSK เมื่อแสดงอยู่ในรูปของเวกเตอร์ดังรูปที่ 2.5 แล ความถี่ในการส่งข้อมูลที่ใช้ในการส่งสัญญาณต่างๆในระบบ PSK ที่แตกต่างกันจะไม่เท่ากัน ในแบบ BPSK นั้นจะมีบิตเรทที่ต่ำสุดที่สุดเมื่อเทียบกับแบบ QPSK และแบบ M-ary PSK เพราะมีความเร็ว 1 บิตต่อ 1Hz แต่แบบ BPSK นี้จะมีความผิดพลาดน้อยกว่าแบบอื่นๆทั้งหมด ค่าประสิทธิภาพทางแถบความถี่ (Band Width Efficiency)




รูปที่ 2.22 สถานะของเฟสของสัญญาณ PSK

ในทฤษฎีของการมอดูเลตแบบ PSK แบบต่างๆ จะเป็นดังตาราง ตารางที่ 2.5 แถบความถี่ที่ต้องการใช้ในทางทฤษฎีของ M-ary PSK แบบต่างๆ

มอดูเลชัน	แถบความถี่ที่ใช้ในทางทฤษฎี
BPSK	1 b/s/Hz
QPSK	2 b/s/Hz
8-PSK	3 b/s/Hz
16-PSK	4 b/s/Hz
32-PSK	5 b/s/Hz

จากตารางที่ 2.5 จะเห็นว่าประสิทธิภาพทางแถบความถี่ของสัญญาณ BPSK มีค่าเท่ากับแบนวิธซ์ของสัญญาณดิจิทัลออสเบสแบนด์ คือที่แถบความถี่ 1 Hz สามารถส่งข้อมูลได้เพียงความเร็ว 1บิตต่อวินาที ซึ่งถือว่าประสิทธิภาพต่ำจึงไม่ค่อยนิยมนำมาใช้งาน แต่ในระบบ

M-ary PSK ที่มีนัยสำคัญกว่าจะมีประสิทธิภาพทางแถบความถี่ที่สูงกว่ามาก แต่ความซับซ้อนของวงจรก็จะมากตามไปด้วย และต้องการค่า C/N (Carrier to Noise Ratio) ที่สูงกว่า เพื่อลดค่าความผิดพลาดของการส่งข้อมูล (Bit Error Rate) ซึ่งค่าเปรียบเทียบกันระหว่าง 8-PSK, QPSK และ BPSK แสดงดังในรูปที่ 2.23




รูปที่ 2.23 เปรียบเทียบอัตราความผิดพลาดของบิตของ PSK แบบต่างๆ

รูปที่ 2.23 เป็นกราฟที่เปรียบเทียบกันระหว่างอัตราความผิดพลาดของข้อมูลของการมอดูเลทระหว่าง 8-PSK, QPSK และ BPSK ซึ่งจะเห็นว่าระบบที่มีการเปลี่ยนแปลงเฟสจะมีความผิดพลาดของข้อมูลมากกว่าระบบที่มีการแยกเฟสน้อย ซึ่งอาจจะต้องแก้ไขโดยการเพิ่มกำลังให้มากขึ้น


2.3 หลักการของไบนารี เฟสชิฟ คีย์อิง (Binary Phase Shift Keying)

ทางด้านส่งของระบบสื่อสารมีมอดูเลเตอร์ ซึ่งเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ PSK ทางด้านรับมี Band -Pass Filter และดีมอดูเลเตอร์ ซึ่งเปลี่ยนสัญญาณ PSK เป็นสัญญาณดิจิทัลอันเดิม ดีมอดูเลเตอร์ ประกอบด้วย ดีเทคเตอร์ และ Sample Holder



รูปที่ 2.24 บล็อกไดอะแกรมของระบบภาคส่งและภาครับของสัญญาณดิจิทัล

โดยทั่วไปแล้วการมอดูเลท PSK จะใช้ Balanced Modulator สมมติว่าสัญญาณดิจิทัลแบบอนาล็อกอยู่ในรูปคลื่นสี่เหลี่ยมที่มีแอมพลิจูดเท่ากับ 1 สำหรับรหัส 1 และมีแอมพลิจูดเท่ากับ -1 สำหรับรหัส 0 เมื่อคลื่นรูปสี่เหลี่ยมนี้ถูกผสมโดยคลื่นพาหะ $A \cos 2\pi f_c t$ ผ่านวงจร Balanced Modulator จะได้สัญญาณ PSK ที่แสดงดังรูป



รูปที่ 2.25 แสดงการมอดูเลทสัญญาณดิจิทัล

จากรูปจะได้สมการที่สามารถทราบถึงลักษณะของสัญญาณ PSK ได้คือ
 สำหรับ PSK รหัส 1 จะเป็น $S(t) = 1 \times A \cos 2\pi f_c t = A \cos 2\pi f_c t$
 สำหรับ PSK รหัส 0 จะเป็น $S(t) = -1 \times A \cos 2\pi f_c t = -A \cos 2\pi f_c t$
 สำหรับรหัส 0 จะเป็นการเลื่อนเฟสของคลื่นพาหะจะเปลี่ยนไปเท่ากับ π
 รูปการเปลี่ยนแปลงทางเฟสของคลื่นพาหะ


กรณี 1
 $S(t) = 1.A \cos 2\pi Fct$
 $= A \cos 2\pi Fct$

กรณี 2
 $S(t) = -1.A \cos 2\pi Fct$
 $= A \cos(2\pi Fct + \pi)$

รูปที่ 2.26 การเปลี่ยนแปลงทางเฟสของคลื่นพาหะ

โดยจะเขียนสมการได้คือ $-A \cos 2\pi f_c t = A \cos(2\pi f_c t + \pi)$

Band-Pass Filter ทางด้านรับสัญญาณ ซึ่งมีเสียงรบกวนปนอยู่ด้วยจะถูกดีเทคเตอร์ออกมาที่ดีมอดูเตอร์, ดีเทคเตอร์จะเอาสัญญาณเบสแบนด์ออกมา โดยจะคัดแคเรียร์คอมโปเนนท์ ซึ่งรวมอยู่ในสัญญาณ PSK ออกไปสัญญาณเบสแบนด์จะไม่เป็นรูปสี่เหลี่ยมที่สมบรูณ์นัก เนื่องจากการกำหนดแถบความกว้าง โดยตัวกรองความถี่ และเนื่องจากอิทธิพลของเสียงรบกวน Sample Holder จะสร้างสัญญาณดิจิทัลเดิมขึ้นมาใหม่ผ่านการพิจารณา Polarity บวก หรือ ลบ ของสัญญาณเบสแบนด์




รูปที่ 2.27 การสร้างขึ้นมาใหม่ทางด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทางภาครับจะมีการคิมอคูเลทเตอร์ของระบบการสื่อสารของBPSK จะเป็นแบบ Coherent Detection ซึ่งมีหลักการดังนี้สัญญาณ PSK ที่รับได้ขั้นแรกจะผานวงจร multiplier ซึ่งสัญญาณ PSK ที่รับได้ด้วย Reference Carrier สำหรับฮาร์โมนิก ซึ่งรวมอยู่ในสัญญาณ Output จะตัดออกไปโดยผ่าน Low Pass Filter และได้สัญญาณเบสแบนด์ ออกมาทางด้านทางออก

ถ้าสัญญาณ PSK ที่รับเข้ามาคือ $A\cos(2\pi f_c t + \phi)$ คลื่นพาหะอ้างอิงมีไว้เพื่อการซิงโครไนซ์ กับคลื่นพาหะทางด้านส่ง คือ $B\cos 2\pi f_c t$ สัญญาณทางออกหลังจากผ่าน LPF แล้วสามารถกำหนดได้ เป็น $\frac{AB}{2} \cos \phi$




ทั้งนี้เนื่องจาก

$$\begin{aligned}
 & A\cos(2\pi f_c t + \phi) \cdot B\cos 2\pi f_c t \\
 &= \left\{ \frac{AB}{2} \cos(2\pi f_c t + \phi + 2\pi f_c t) + \cos(2\pi f_c t + \phi - 2\pi f_c t) \right\} \\
 &= \frac{AB}{2} \left\{ \cos(4\pi f_c t + \phi) + \cos\phi \right\}
 \end{aligned}$$

ซึ่ง $\frac{AB}{2} \cos(4\pi f_c t + \phi)$ นี้คือฮาร์โมนิก โดยมีความถี่เป็น 2 เท่าของความถี่คลื่นพาหะเดิม ซึ่งจะ ถูกตัดออกไปเมื่อผ่าน Low Pass Filter ดังนั้น ทางด้านทางออก จึงมีแต่เพียง $\frac{AB}{2} \cos\phi$ เท่า นั้น โดย $\frac{AB}{2} \cos\phi$ 0tgxHo $\frac{AB}{2}$ เมื่อ $\phi = 0$ และจะได้เป็น $-\frac{AB}{2}$ เมื่อ $\phi = \pi$ ดังในรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 แสดงสัญญาณเอาต์พุตหลังจากผ่าน LPF

สัญญาณเอาต์พุตในรูปข้างบน ในทางปฏิบัติแล้วจะไม่ใช่รูปสี่เหลี่ยมโดยสมบูรณ์ ทั้งนี้เนื่องจากอิทธิพล Band Limitation และเสียงรบกวน


ต่อจากนี้สัญญาณแบนด์วิดท์จะถูกส่งไปยังวงจร Sample Holder ซึ่งวงจรจะทำการสุ่มตัวอย่างสัญญาณแบนด์วิดท์ด้วย Clock Pulse ที่จุดกึ่งกลางของแต่ละรหัสสัญญาณ และกำหนดควาร์หัสนั้นเป็น 1 หรือเป็น 0 โดยการตัดสินใจ หรือ พิจารณาจาก Polarity ของสัญญาณแซมเปิลนั้นแล้วทำการสร้างสัญญาณดิจิทัลต่อเนื่องขึ้นมาใหม่ ในรูปนี้รหัสเป็น 1 สำหรับสัญญาณที่มีแอมพลิจูดเป็นบวก และรหัสเป็น 0 สำหรับสัญญาณที่มีแอมพลิจูดเป็นลบ



รูปที่ 2.30 การพิจารณาหารหัสเป็น 1 หรือ 0 โดย Sample Holder


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณมีการเพี้ยนเนื่องจากอิทธิพลของเสียงรบกวน ถ้ามีการผิดเพี้ยนน้อย Polarity ของสัญญาณก็ไม่เปลี่ยนแปลง เช่นที่ t_1 และ t_2 รหัสที่ได้ออกมาถูกต้อง แต่ถ้าพิจารณาที่ t_3 Polarity ของสัญญาณถูกเปลี่ยนแปลงไปในทางตรงข้ามเนื่องจากการผิดเพี้ยนมาก รหัสที่ได้ออกมาขัดข้องไปจากรหัสเดิม bit error ก็จะเกิดขึ้น



รูปที่ 2.31 แสดงรหัสผิดเพี้ยนเนื่องจากเสียงรบกวน

รูปต่อไปเป็นบล็อกไดอะแกรมของ Coherent Demodulator มี BPF มีดีเทคเตอร์ Sample Holder, Carrier Recovery Circuit และ Clock Recovery Circuit วงจร Carrier Recovery Circuit จะสร้างคลื่นพาห์อ้างอิงขึ้นมาใหม่ โดยการทวีคูณสัญญาณ PSK ที่ได้รับมาได้ ส่วน Clock Recovery Circuit จะมีการสร้างสัญญาณ Clock ขึ้นมาใหม่ เพื่อใช้สำหรับ Sample Holder ในวิธีการ Coherent Detection นี้ทั้งคลื่นพาห์อ้างอิงและสัญญาณ Clock จะถูกสร้างขึ้นใหม่จากสัญญาณ PSK ที่รับเข้ามา




รูปที่ 2.32 บล็อกไดอะแกรมของ Coherent Demodulator

คลื่นพาห์อ้างอิงที่ใช้ใน Coherent Detection นี้ เพื่อการซิงโครไนซ์กับคลื่นพาห์ทางด้านส่ง เพื่อวัตถุประสงค์นี้คลื่นพาห์อ้างอิงถูกสร้างขึ้นใหม่จากสัญญาณ PSK ที่รับเข้ามา สัญญาณ Input ที่เข้าวงจร Carrier Recovery Circuit สามารถกำหนดได้โดย $A \cos(2\pi f_c t + \phi)$ สัญญาณเอาท์พุท คือ คลื่นพาห์อ้างอิงกำหนดโดย $B \cos 2\pi f_c t$

วงจร Carrier Recovery ประกอบด้วย Square, Narrow Band Filter โดยมีความถี่กึ่งกลางที่ $2f_c$, วงจร $1/2$ Frequency divider และวงจร Phase Locked Loop

สัญญาณ $(\frac{A^2}{2} \cos 2\pi f_c t)$ ที่ออกจากวงจร divider ปกติจะมีเสียงรบกวนรวมอยู่ด้วย เพื่อที่จะตัดเสียงรบกวนออก และได้คลื่นพาหะอ้างอิงปราศจากการผิดเพี้ยน จำเป็นต้องใช้วงจร Phase Locked Loop (PLL) ช่วย วิธีการนี้คลื่นพาหะอ้างอิง $B \cdot \cos 2\pi f_c t$ ซึ่งไม่มีเสียงรบกวนรวมอยู่ด้วย สามารถที่จะสร้างขึ้นใหม่




รูปที่ 2.34 แสดง Carrier Recovery Circuit และสัญญาณตามจุดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Clock Pulse ที่จำเป็นสำหรับ Sample Holding ก็ถูกสร้างขึ้นใหม่จากสัญญาณ PSK ที่รับได้เช่นกัน เพื่อจุดประสงค์นี้ต้องใช้วงจร Clock Recovery สัญญาณเบสแบนด์ที่ได้ที่เอาท์พุทของดีเทคเตอร์ โดยทั่วไปจะใช้เป็นสัญญาณอินพุตให้กับวงจร Clock Recovery


มีอยู่หลายวิธีในการสร้างสัญญาณ Clock ขึ้นใหม่วงจรข้างล่างนี้ก็เป็นตัวอย่างวงจรหนึ่ง ซึ่งประกอบด้วย Square ,Narrow BPF, PLL และลิมิเตอร์ สำหรับ Narrow BPF ที่ใช้ในวงจรมีความถี่กึ่งกลางของ $\frac{1}{T}$ ซึ่ง T คือความกว้างของรหัสตัวหนึ่งๆ ดังนั้น $\frac{1}{T}$ คือความถี่ของสัญญาณ Clock ที่ได้ โดยการผ่านสัญญาณเบสแบนด์ที่ได้รับที่เอาท์พุทของดีเทคเตอร์ผ่านวงจรมี เราจะได้รับสัญญาณ Clock ที่มีความถี่ $\frac{1}{T}$



รูป 2.35 แสดงวงจร Clock Recovery

2.4 เฟสล็อกคูลูป (Phase Lock Loop)

วงจรเฟสล็อกคูลูปประกอบด้วยฟังก์ชันบล็อกต่างๆ คือ ส่วนที่เป็นเฟสดีเทคเตอร์ , ส่วนวงจรกรองสัญญาณความถี่ต่ำผ่านและวงจรไวเดจคอนโทรลอสซิลเลเตอร์ (VCO) เราจะอธิบายหลักการพื้นฐานของเฟสล็อกคูลูปโดยเริ่มพิจารณาจากวงจรถ่ายเฟสล็อกคูลูป แสดงบล็อกไดอะแกรมดังรูป



รูปที่ 2.36 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป

Lock Range

จากคำจำกัดความของ Lock Range คือความแตกต่างระหว่างความถี่อ้างอิงและความถี่ของ VCO ซึ่งเป็นสาเหตุให้คิวิตอลเฟสล็อกอยู่ในสภาวะล็อก คือมีความถี่ตรงกันระหว่างความถี่เริ่มต้น และ VCO จะออกซิเตอร์ที่ความถี่กลางของมัน $N\omega_0$ ความถี่อ้างอิงมีความแตกต่างกันจาก ω_0 เป็นค่า $\Delta\omega$ คือ $\omega_1 = \omega_0 + \Delta\omega$

Pull-in Range

สมมติว่า ลิเนียร์เฟสล็อกอยู่ยังไม่อยู่ในสภาวะล็อก ความถี่ของสัญญาณอ้างอิงเป็น $\omega_1 = \omega_0 + \Delta\omega$ วงจร VCO ออกซิเตอร์ที่ความถี่ตรงกลาง ω_0 ดังนั้นสัญญาณเอาต์พุต U_r ของวงจรเฟสล็อกเตอร์ที่มี $\Delta\omega$ ซึ่งเป็นสัญญาณสลับ สมมติว่า $\Delta\omega$ มีค่ามากจนกระบวนการล็อกอินไม่เกิดขึ้น และสมมติว่า ใช้งานรอกสัญญาณ แบบ Passive Lag สัญญาณ U_r จะถูกลดทอนโดยฟิลเตอร์ สัญญาณเอาต์พุต U_r จะเป็นสัญญาณไฟสลับและไปมอดูเลตแบบ FM ที่ VCO ในช่วงครึ่งไซเคิลบวกของ U_r ความถี่ของสัญญาณเอาต์พุต ω_2 จะเพิ่มขึ้น และลดลงในครึ่งไซเคิลลบ เนื่องจากค่าพีคของความถี่เอาต์พุต ω_2 จะไม่เท่ากับความถี่ ω_1 เลยเราจะได้อธิบายว่าลิเนียร์เฟสล็อกจะไม่เข้าสู่สภาวะล็อก

เราจะเห็นว่าค่า $\Delta\omega$ ระหว่างความถี่อ้างอิง ω_1 และความถี่เอาต์พุต ω_2 ไม่เป็นค่าคงที่ ซึ่ง จะแปรผันโดยความถี่ที่ทำการมอดจากสัญญาณเอาต์พุตของ VCO ถ้าความถี่ ω_2 (t) ถูกมอดในทิศทางบวกค่า $\Delta\omega$ จะน้อยลงและเข้าสู่ค่าที่น้อยที่สุด $\Delta\omega$ ถ้า ω_2 (t) ถูกมอดในทิศทางลบ $\Delta\omega$ จะมีค่าเพิ่มขึ้นจนเข้าถึงค่าสูงสุด $\Delta\omega_{Max}$ เพราะค่า $\Delta\omega$ (t) จะมีค่าไม่คงที่ ค่าที่ได้จากการมอดกับ VCO จะเป็นดังนี้คือ ระยะเวลาของครึ่งไซเคิลที่ ω_2 (t) ถูกมอดในทิศทางบวกจะยาวนานกว่าครึ่ง ไซเคิลซึ่ง ω_2 (t) ถูกมอดในทางลบ ดังนั้นค่าความเฉลี่ย ω_2 ของ VCO ก็จะถูกดึงเข้าสู่ทิศทางที่ใกล้ กับสัญญาณอ้างอิง


ความไม่สามารถของสัญญาณ ω_2 (t) จะขึ้นอยู่กับค่าเฉลี่ยของ $\Delta\omega$ การไม่สามารถจะมีมากขึ้นถ้า $\Delta\omega$ มีค่าลดลง ถ้าค่าเฉลี่ยของ ω_2 (t) ดิ่งไปในทางที่เข้าใกล้ ω_1 (ซึ่งสมมติว่ามากกว่า ω_2) การไม่สามารถของสัญญาณ ω_2 (t) จะมีมากขึ้น ซึ่งทำให้ ω_2 ถูกดึงไปในทิศทางบวกมากขึ้น กระบวนการนี้จะเกิดขึ้นใหม่เรื่อยๆ ภายใต้งี้ออนไซที่แน่นอน ดังนั้นความถี่เอาต์พุต ω_2 ก็จะดึงเข้าถึงความถี่อ้างอิง ω_1 ได้ในที่สุด ปรากฏการณ์นี้เราจะเรียกว่า Pull-In Process

Pull – Out Range

ค่า Pull – Out Range จะเป็นขนาดของช่วงความถี่ที่เราใช้สัญญาณอินพุตอ้างอิง ซึ่งจะทำให้เฟสล็อกสูญเสียการแตร็คกิ้งไป

2.4.1 การสังเคราะห์ความถี่ด้วยเฟสล็อกคูลูป

การสังเคราะห์ความถี่ด้วยเฟสล็อกคูลูปเป็นการสร้างความถี่ขึ้นใหม่ด้วยสัญญาณความถี่ที่มาตรฐาน โดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงตัวในรูป



รูปที่ 2.37 แสดงโครงสร้างเฟสล็อกคูลูปสำหรับสังเคราะห์ความถี่

จากรูป ส่วนที่เพิ่มมาจากโครงสร้างเฟสล็อกคูลูปที่ได้แล้วคือ วงจรหาร N ($1/N$) โดยถ้า f_r เป็นสัญญาณอ้างอิงที่มีความถี่ที่มีความถี่คงที่แล้ว ความถี่เอาต์พุตของ VCO จะเท่ากับขนาดของความถี่อ้างอิง (Frequency Reference : f_r) คูณกับจำนวนหาร N ซึ่งเขียนได้คือ

$$f_o = f_r \times N$$

หรือกล่าวได้ว่าความถี่เอาต์พุต (f_o) จะเป็นจำนวนเท่าของความถี่อ้างอิง ความถี่ที่ป้อนกลับจากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์ (PD) หารด้วยจำนวน N ให้เท่ากับความถี่อ้างอิง

2.5 วงจรกรองความถี่(Filter)

วงจรกรองความถี่เป็นวงจรที่ทำหน้าที่จัดการคัดเลือกความถี่สัญญาณไฟฟ้าที่ต้องให้ผ่านไปได้ในขณะเดียวกันก็จำกัดหรือลดทอนความถี่ที่นอกเหนือจากความถี่ที่ต้องการออก จะเรียกย่านที่วงจรกรองความถี่ให้ผ่านว่า ย่านความถี่ผ่าน(Passband)และย่านที่ความถี่กันไว้เรียกว่า ย่านความถี่หยุด(Stopband)

วงจรกรองความถี่โดยทั่วไปแบ่งได้ 2 รูปแบบ คือวงจรกรองความถี่แบบพาสซีฟ(Passive Filter) และวงจรกรองความถี่แบบแอคทีฟ(Active Filter)

1. วงจรกรองความถี่แบบพาสซีฟ(Passive Filter)เป็นวงจรกรองความถี่แบบต่อเนื่องที่ใช้ อุปกรณ์จำพวกตัวต้านทาน (Resistor;R) ขดลวดเหนี่ยวนำ(Inductor;L)และตัวเก็บประจุ(Capacitor;C) โดยอาศัยคุณสมบัติของอุปกรณ์ LและCที่มีค่าอิมพีแดนซ์(Impedance)เปลี่ยนแปลงตามความถี่ทำให้เกิดการกรองสัญญาณตามความถี่ วงจรกรองความถี่ชนิดนี้นิยมใช้กันมากใน ใช้ในการกรองความถี่ที่สูงถึงสูงมาก เช่นในวงจรกรองความถี่แบบพกพา(Mobile Phone) แต่วงจรกรองความถี่แบบนี้ไม่สามารถใช้ในการกรองความถี่ที่ต่ำได้เพราะจะต้องใช้ตัวต้านทานขนาดใหญ่ ซึ่งทำให้เกิดการสูญเสีย (Loss) มาก


2. วงจรกรองความถี่แบบแอคทีฟ(Active Filter) เป็นวงจรกรองความถี่แบบต่อเนื่องที่ใช้ อุปกรณ์จำพวกแอคทีฟร่วมกับตัวต้านทานและตัวเก็บประจุ วงจรกรองความถี่แบบแอคทีฟที่นิยมใช้ใน ได้แก่ วงจรกรอง Active RC ประกอบด้วยออปแอมป์ ตัวต้านและตัวเก็บประจุ และวงจรกรองแบบGm-C ซึ่งประกอบด้วยอุปกรณ์ทรานส์คอนดักเตอร์ และตัวเก็บประจุ วงจรกรองความถี่แบบนี้นิยมใช้ใน ย่านความถี่ปานกลาง ไปจนถึงความถี่สูง

ในการจำแนกชนิดวงจรกรองความถี่ ตามลักษณะการทำงานนั้นสามารถแบ่งได้เป็น 5 ชนิด คือ

1. วงจรกรองความถี่แบบต่ำผ่าน(Low Pass Filter; LPF)
2. วงจรกรองความถี่แบบสูงผ่าน(High Pass Filter; HPF)
3. วงจรกรองแถบความถี่ ผ่าน(Band Pass Filter;BPF)
4. วงจรกรองกำจัดแถบความถี่(Notch or Band-Reject Filter; BPF)
5. วงจรผ่านทุกแถบความถี่(All Pass Filter)

2.5.1 วงจรกรองความถี่แบบต่ำผ่าน

วงจรกรองความถี่แบบต่ำผ่านนี้เป็นวงจรที่ยอมให้ความถี่ต่ำผ่านได้โดยพยายามให้มีการลดทอนน้อยที่สุด แต่ในกรณีที่มีความถี่สูงกว่าความถี่คัทออฟ(Cutoff-Frequency)จะทำให้เกิดการลดทอนสูงในทางอุดมคติวงจรกรองความถี่ต่ำผ่านสามารถแยกความถี่สูงได้จากความถี่ต่ำได้อย่างเด็ดขาด แต่ในทางปฏิบัติไม่สามารถทำได้เพราะว่าเนื่องจากมีอินดักแตนซ์และคาปาซิแตนซ์มีผลทำให้เกิดริปเปิล (Ripple) ติคออกมา คุณสมบัติเช่นนี้วงจรกรองความถี่ต่ำผ่านแสดงให้เห็นในกราฟตอบสนองเชิงขนาดของสัญญาณ




รูปที่ 2.38 แสดงผลตอบสนองเชิงขนาดของวงจรความถี่ต่ำผ่าน

จากกราฟที่แสดงดังรูปที่ 2.38 นั้นเส้นประแสดงถึงการตอบสนองความถี่ของสัญญาณในทางอุดมคติ ส่วนเส้นทึบแสดงคือผลตอบสนองเชิงขนาดของสัญญาณในทางปฏิบัติ ซึ่งสามารถแสดงคุณสมบัติเฉพาะได้ใกล้เคียงผลตอบสนองทางอุดมคติมากที่สุด ถ้า ω_c (แปลงเป็น f_c ในหน่วย Hz ได้โดยใช้ $f_c = \omega_c / 2\pi$) เป็นความถี่ตัดออฟ กำหนดที่จุด $H(j\omega)$ มีค่า 0.707 เท่าของแอมพลิจูดสูงสุด ในที่นี้แสดงด้วยค่า A ความถี่ในช่วงย่านที่สามารถผ่านไปได้อยู่ในช่วง ω มากกว่า 0 แต่น้อยกว่า ω_c และ ความถี่เกินจาก ω_c (ω มากกว่า ω_c) จะสามารถผ่านไปได้


2.5.2 วงจรกรองความถี่สูงผ่าน

วงจรกรองความถี่สูงผ่าน เป็นวงจรที่ยอมให้ความถี่ที่สูงกว่าความถี่ที่เลือกไว้ผ่านไปได้ทั้งหมดในขณะที่จะลดทอนหรือจำกัดความถี่ที่ต่ำกว่าค่าที่เลือกไว้ แต่ในกรณีที่ความถี่ของสัญญาณต่ำกว่าความถี่ตัดออฟจะเกิดการลดทอนสูง กล่าวได้ว่าเป็นลักษณะการทำงานที่ตรงกันข้ามกับวงจรกรองความถี่ต่ำผ่าน ดังรูป



รูปที่ 2.39 แสดงผลตอบสนองของวงจรกรองความถี่สูงผ่านในทางอุดมคติ


คุณสมบัติเช่นนี้ของวงจรกรองความถี่สูงผ่านแสดงให้เห็นดังรูป โดยเส้นประแสดงถึงผลตอบสนองเชิงขนาดของสัญญาณในทางอุดมคติ ส่วนเส้นทึบแสดงถึงผลตอบสนองเชิงขนาดของสัญญาณในทางปฏิบัติ



รูปที่ 2.40 แสดงผลตอบสนองเชิงขนาดของสัญญาณของวงจรกรองความถี่สูงผ่าน

2.5.3 วงจรแถบความถี่ผ่าน

วงจรกรองแถบความถี่ผ่านเป็นวงจรที่ยอมให้สัญญาณช่วงหนึ่งที่ถูกเลือกไว้ผ่านวงจรชนิดนี้ผ่านไปได้นั่น โดยสัญญาณที่ผ่านนั้นไปได้นั้นจะเกิดการลดทอนเพียงเล็กน้อย โดยจะลดทอนความถี่อื่นใดที่นอกเหนือจากช่วงความถี่ที่เลือกไว้แล้ว ตามรูป จะเห็นว่าการลดทอนในย่านพาสแบนด์ (PassBand) เป็น 0 ในย่านสตอปแบนด์ (Stopband) ค่าการลดทอนจะมีค่าสูงมาก โดยที่ความถี่ f_1 และ f_2 เป็นความถี่ตัดออฟ และในทางปฏิบัติความถี่ในย่านพาสแบนด์จะมีริบเปิดปะปนอยู่ด้วย




รูปที่ 2.41 แสดงผลตอบสนองเชิงขนาดของวงจรกรองแถบความถี่ผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.4 วงจรกรองกำจัดแถบความถี่

วงจรกรองกำจัดแถบความถี่เป็นวงจรกรองความถี่อีกแบบหนึ่ง ซึ่งยอมให้สัญญาณความถี่ตลอดย่านผ่านไปได้หมด ยกเว้นแถบความถี่ช่วงหนึ่งที่ไม่ยอมให้ผ่านไปได้ตามรูปกราฟตอบสนองเชิงขนาดในเส้นประแสดงถึงการตอบสนองเชิงขนาดในทางอุดมคติ ส่วนเส้นทึบแสดงถึงการตอบสนองความถี่เชิงขนาดในการใช้งานจริง แถบความถี่ซึ่งถูกลดทอนหรือถูกกำจัดทิ้งนี้จุดกึ่งกลางอยู่ที่ โดยประมาณความกว้างของแถบความถี่ที่เป็นแบนด์วิธ (BW) ซึ่งอยู่ในเทอมหรือหน่วยของ Hz ความถี่กลาง (Center) นี้มาจาก ($f_0 = \omega_0 / 2\pi$)



รูปที่ 2.42 แสดงผลตอบสนองเชิงขนาดของวงจรกำจัดแถบความถี่

2.5.5 วงจรกรองผ่านทุกแถบความถี่

วงจรกรองผ่านทุกแถบความถี่เป็นวงจรกรองความถี่เป็นวงจรกรองความถี่ที่มีคุณสมบัติในการที่จะยอมให้ความถี่ทุกย่านผ่านไปได้โดยเท่าเทียมกันตลอด ในขณะที่เดียวกันก็จะทำการเปลี่ยนหรือเลื่อนเฟสของความถี่ไปด้วยค่าที่กำหนดไว้ค่าหนึ่ง ถ้าจำนวนที่กำหนดไว้เป็นค่าที่ลดทอนเหมือนกับมีการหน่วงสัญญาณด้วยช่วงเวลาหนึ่ง ขณะที่สัญญาณเหล่านี้ผ่านวงจรกรองความถี่ชนิดนี้ ฉะนั้นวงจรกรองผ่าน ทุกแถบความถี่นี้อาจเรียกอีกชื่อหนึ่งว่า วงจรไทม์ดีเลย์ หรือวงจรหน่วงเวลา เฟสที่เลื่อนออกไปหรือหน่วงออกไป การส่งผ่านความถี่หรือเวลา ในสมการทรานเฟอร์ฟังก์ชัน นิยามด้วยค่า S ซึ่งมีค่าเท่ากับ $(j\omega)$ จะเปลี่ยนไปตามความถี่ในขณะที่แอมพลิจูดหรือขนาดของสัญญาณยังคงมีค่าคงที่เท่าเทียมกันตลอดย่านความถี่ที่ใช้งาน

บทที่ 3

การออกแบบและวงจรการใช้งาน


ในโครงการแผงทดลองการสื่อสารดิจิทัลแบบ BPSK ได้มีการวางขั้นตอนการดำเนินงานไว้เป็นขั้นตอนการทำงาน ทำให้ในการดำเนินการนั้นสามารถทำตามวัตถุประสงค์ที่ได้กำหนดงานตามแผนงาน โดยการแบ่งการดำเนินการการออกแบบวงจรพร้อมกับทดลองวงจรย่อยแต่ละชุดตามลำดับคือ

3.1 ชุดภาคส่งของแผงทดลองการสื่อสารดิจิทัลแบบ BPSK

ชุดภาคส่งของแผงทดลองการสื่อสารดิจิทัลแบบ BPSK นั้นจะประกอบด้วยวงจรย่อยดังนี้

3.1.1 วงจรกำเนิดสัญญาณนาฬิกา

วงจรการกำเนิดสัญญาณนาฬิกาแบบที่ใช้วงจรถ่ายความถี่แบบ X-TAL โดยใช้ ไอซี 7404 ทำหน้าที่รับสัญญาณ X-TAL ที่ใช้ความถี่ 4.096 MHz ความถี่ที่กำเนิดได้เมื่อผ่าน ไอซี 7404 แล้วจะได้สัญญาณ SQUARE WAVE เมื่อนำไปผ่านวงจรถ่ายความถี่ โดยในวงจรนี้ ไอซี 4520 ซึ่งเอาต์พุตของ ไอซี 4520 จะได้ความถี่ 64 KHz แล้วผ่าน 7407 ทำหน้าที่เป็นบัฟเฟอร์ ดังรูปที่ 3.1




รูปที่ 3.1 แสดงวงจรถ่ายความถี่สัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 วงจรของวงจร NRZ


วงจร NRZ ใช้ IC74165 เป็นตัวกำเนิดสัญญาณ NRZ โดยที่ใช้ไอซี 74165 เป็นไอซี Parallel-Load 8 bit Shift REGISTER ซึ่งไอซี 74165 จะเปลี่ยนข้อมูลแบบขนาน 8บิต เป็นข้อมูลแบบอนุกรม โดยใช้ส่งบิตสำคัญสูงสุด (MSB) เป็นบิตแรกแล้วเรียงบิตตามลำดับจนถึงต่ำสุด (LSB) ตามจังหวะสัญญาณนาฬิกา 64 KHz ดังรูปวงจรที่ 3.2



รูปที่ 3.2 แสดงวงจรสร้างสัญญาณ NRZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ได้จะเป็นสัญญาณสี่เหลี่ยม ดังนั้นจึงต้องผ่านวงจรกรองความถี่ที่ 512 kHz เพื่อกรองเอาสัญญาณรูปไซน์ออกมา โดยใช้วงจรดังรูป 3.4




รูปที่ 3.4 แสดงวงจรสร้างสัญญาณพาห์ 512 kHz

3.1.5 วงจรกำเนิดสัญญาณนำร่อง 256 kHz

สัญญาณนำร่องในที่นี้คือ สัญญาณคลื่นรูปไซน์ที่มีความสัมพันธ์กับสัญญาณพาห์ และยังมีความสัมพันธ์กันกับสัญญาณนาฬิกาด้วย เพราะอาศัยสัญญาณนาฬิกาความถี่ขึ้นมา ใช้หลักการและวิธีการเหมือนกันกับวงจรกำเนิดสัญญาณพาห์นั่นเอง โดยในโครงการนี้จะเลือกกำเนิดสัญญาณนำร่องที่ความถี่ 256 kHz ซึ่งอยู่ทางด้านที่มีความถี่ต่ำ (Lower Side Band) ของสเปกตรัมการมอดูเลชัน ในโครงการนี้ สาเหตุที่เลือกความถี่ 256 kHz ก็เพราะว่าอยู่ห่างจากความถี่ 512 kHz เท่ากับ 256 kHz และสะดวกในการออกแบบ วงจรคูณความถี่ ก็จะใช้สัญญาณนาฬิกาผ่านวงจรหาร 2 ซึ่งจะได้เท่ากับสัญญาณที่ความถี่ที่ 32 kHz แล้วนำสัญญาณที่ผ่านวงจรคูณความถี่ 8 เท่าซึ่งใช้วงจรเฟสล็อกคูณซึ่งทำงานร่วมกับวงจรการความถี่ 8 เท่าโดย

ใช้ไอซีเบอร์ 4046 กับไอซีเบอร์ 74LS90 ตามลำดับ คล้ายกับวงจรกำเนิดสัญญาณพาห์แต่จะแตกต่างกันที่วงจรกรองความถี่ ซึ่งเปลี่ยนจากความถี่ศูนย์กลางในการกรองช่วงความถี่จาก 512 kHz เป็น 256 kHz



3.1.6 วงจรกรองช่วงความถี่

วงจรกรองช่วงความถี่ จะทำหน้าที่คัดเลือกสัญญาณในช่วงความถี่ที่ต้องการให้สามารถผ่านวงจรออกมาได้ โดยที่ไม่ถูกตัดทอน หน้าที่ของวงจรกรองช่วงความถี่ผ่านจะทำหน้าที่กรองสัญญาณคลื่นรูปไซน์ออกจากสัญญาณสี่เหลี่ยม ภายในส่วนวงจรถ่ายสัญญาณพาห์ และ วงจรกำเนิดสัญญาณนำร่องและยังช่วยกำจัดสัญญาณรบกวน ที่เกิดจากวงจรข้างเคียงก่อนจะส่งออกไปยังภาครับอีกตัวของวงจรกรองช่วงความถี่ผ่านแบ่งเป็น สองแบบ กล่าวคือ Narrow band filter และ Wided band filter ซึ่งวงจร Narrow band filter จะมีค่าแบนด์วิดท์ มากกว่า 0.1 เท่าของความถี่รีโซแนนซ์และวงจร Wide band filter จะมีแบนด์วิดท์น้อยกว่า 0.1 เท่าของความถี่รีโซแนนซ์ อัตราส่วนระหว่างความถี่รีโซแนนซ์ กับแบนด์วิดท์เรียกว่า Quality factor .Q

ในการออกแบบใช้วงจรกรองความถี่ต่ำและวงจรกรองความถี่สูงต่อคาตเศตกัน โดยแต่ละ
ชุดวงจรกรองมี 4 Order ดังแสดงดังรูปที่ 3.6 และดังรูปที่ 3.7

ขั้นตอนในการออกแบบการกรองความถี่ต่ำมีดังนี้

หลักการออกแบบ

1. กำหนด Fourth – Order 0.1 dB Chebyshev - active 3 dB Cutoff 256 kHz

2. ใช้ค่า $C = 100\text{pF}$ แล้วเลือกค่า α และค่า β จากตารางในภาคผนวก

3. หาค่า α' และ β' คำนวณหาค่าความต้านทาน $R1$ และ $R2$

ในส่วนที่ 1 $\alpha = 0.2177$ $f_c = 256 \text{ kHz}$

$$\beta = 0.9254$$

$$\alpha' = \alpha \times 2\pi f_c = 0.2177 \times 2\pi \times 256 \text{ k} = 34.999 \text{ k}$$

$$\beta' = \beta \times 2\pi f_c = 0.9254 \times 2\pi \times 256 \text{ k} = 1487.747 \text{ k}$$

$$R1 = 1 / (2 \times \alpha' \times C) = 14.286 \text{ เลือกค่า } 15 \text{ k}\Omega$$

$$R2 = 2\alpha' / (C[\alpha'^2 + \beta'^2])$$

$$R2 = 2996 \Omega \text{ เลือกค่า } 3 \text{ k}\Omega$$

ในส่วนที่ 2 $\alpha = 0.5257$ $f_c = 256 \text{ k}$

$$\beta = 0.3833$$


$$\alpha' = 845.561 \text{ k}$$

$$\beta' = 616.518 \text{ k}$$

$$R1 = 1 / (2 \times \alpha' \times C) = 5.913 \text{ เลือกค่า } 6 \text{ k}\Omega$$

$$R2 = 2\alpha' / (C[\alpha'^2 + \beta'^2])$$

$$R2 = 15.443 \text{ k}\Omega \text{ เลือกค่า } 15 \text{ k}\Omega$$




รูปที่ 3.6 แสดงวงจรกรองความถี่ต่ำ

จากการออกแบบที่ค่าได้ผลดังนี้

ค่าความถี่ Cutoff ที่ 256 kHz เลือกใช้ค่า เลือกค่า $C=100$ pF ดังนั้นจะได้ค่า จะได้ค่า $R_1 = 14$ k Ω , $R_2 = 3$ k Ω ในส่วนที่ 2 $R_1 = 6$ k Ω , $R_2 = 15$ k Ω , $R_3 = 100$ k Ω , $R_4 = 100$ k Ω

ค่าความถี่ Cutoff ที่ 512 kHz เลือกใช้ค่า เลือกค่า $C = 100$ pF ดังนั้นจะได้ค่า $R_1 = 7$ k Ω , $R_2 = 1.497$ k Ω ในส่วนที่ 2 $R_1 = 2.956$ k Ω , $R_2 = 7.721$ k Ω , $R_3 = 100$ k Ω , $R_4 = 100$ k Ω

ในส่วนของวงจรกรองความถี่สูงนั้นมีการคำนวณที่เหมือนกันซึ่งผลที่ได้คือ



รูปที่ 3.7 แสดงวงจรกรองความถี่สูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความถี่ Cutoff ที่ 256 kHz เลือกใช้ค่า เลือกค่า $C = 100 \text{ pF}$ ดังนั้นจะได้ค่า จะได้ค่า $R_1 = 18 \text{ k}\Omega$, $R_2 = 3.6 \text{ k}\Omega$ ในส่วนที่ 2 $R_1 = 7.208 \text{ k}\Omega$ $R_2 = 18.825 \text{ k}\Omega$ $R_3 = 100 \text{ k}\Omega$, $R_4 = 100 \text{ k}\Omega$

ค่าความถี่ Cutoff ที่ 512 kHz เลือกใช้ค่า เลือกค่า $C = 100 \text{ pF}$ ดังนั้นจะได้ค่า $R_1 = 1.503 \text{ k}\Omega$, $R_2 = 7.168 \text{ k}\Omega$ ในส่วนที่ 2 $R_1 = 2.956 \text{ k}\Omega$ $R_2 = 7.721 \text{ k}\Omega$ $R_3 = 100 \text{ k}\Omega$, $R_4 = 100 \text{ k}\Omega$

3.1.7 วงจรรวมสัญญาณ

วงจรในส่วนนี้จะใช้ออปแอมป์ (Op-Amp) ทำการรวมสัญญาณทั้งสัญญาณที่ผ่านวงจรมอดูเลชัน ทั้งสองช่อง และสัญญาณนำร่องในการออกแบบใช้วงจรดังรูปที่ 3.8



รูปที่ 3.8 แสดงวงจรรวมสัญญาณ

3.2 ชุดภาครับของแผงการทดลองการสื่อสารแบบ BPSK

3.2.1 วงจรกรองช่วงความถี่พาห้

สัญญาณ จะถูกส่งมาจาก สายโคแอกเซียลเข้ามายังภาครับ ดังนั้นจำเป็นต้องมีวงจรกรองช่วงความถี่ (Band Pass Filter) ในการตรวจรับสัญญาณมอดูเลชัน ในขั้นต้น เพื่อทำหน้าที่คัดเลือกสัญญาณที่สามารถเข้าสู่ภาครับได้ให้อยู่ในช่วงความถี่ที่ต้องการเท่านั้น อีกครั้งยังเป็นวงจรกำจัดสัญญาณรบกวนได้อีกทางหนึ่งด้วย ในที่นี้จะใช้วงจรกรองความถี่ของสัญญาณมอดูเลชันช่วง 512 kHz

3.2.2 วงจรกรองความถี่ช่วงความถี่สัญญาณนำร่อง (Pilot Signal)


ในการออกแบบวงจรกรองช่วงความถี่สัญญาณนำร่องนี้ จะใช้วงจรกรองความถี่ ต่ำและ วงจรกรองความถี่สูง 256 kHz ในการออกแบบวงจรทั้งนั้นควรที่จะออกแบบให้ดีเป็นอย่างมาก เนื่องจากถ้าออกแบบไม่ดีจริงแล้วนั้นจะทำให้สัญญาณที่ได้ผิดเพี้ยนไปจากเดิม ทำให้ทางภาครับและทางภาคส่ง ไม่สัมพันธ์กัน ซึ่งการสัมพันธ์กันเป็นหลักในการส่งข้อมูลแบบ BPSK และที่สำคัญสัญญาณนำร่องที่ได้ต้องนำไปเป็นสัญญาณอ้างอิงในการสร้างสัญญาณนาฬิกาและ สัญญาณพาห้ ยิ่งกล่าวว่ามีสัญญาณนำร่องไม่สัมพันธ์กันแล้วสัญญาณนาฬิกาและสัญญาณพาห้ก็จะไม่สัมพันธ์กันด้วย ซึ่งถ้าไม่เกิดการสัมพันธ์กันระหว่างภาคส่ง และภาครับแล้วนั้น การรับข้อมูลที่ได้อาจผิดพลาดทันที หรือภาครับไม่ทำงาน

3.2.3 วงจรกู้สัญญาณนาฬิกา

เมื่อสัญญาณนำร่อง 256 kHz ผ่านวงจรกรองความถี่แล้วจะถูกส่งไปยังวงจรกู้สัญญาณนาฬิกาเพื่อทำการแปลงสัญญาณรูปไซน์ ให้เป็นสัญญาณสี่เหลี่ยม แล้วใช้วงจรหารความถี่ 4 เท่า ซึ่งจะเท่ากับ 64 kHz ของจะเท่ากับสัญญาณนาฬิกาทางภาคส่งพอดี

เนื่องจากที่ภาคส่งนั้น สัญญาณนำร่อง ได้มาจากการอ้างอิงสัญญาณนาฬิกาโดยใช้วงจรเฟสล็อกคูลูป ทำการล็อกสัญญาณนาฬิกาเอาไว้ แล้วคูณความถี่ให้สูงขึ้นจากนั้นใช้วงจรกรองความถี่ช่วยทำสัญญาณสี่เหลี่ยม กลายเป็นสัญญาณไซน์ และที่ภาครับเมื่อรับสัญญาณนำร่องได้แล้วจะใช้เฟสล็อกคูลูปสัญญาณสี่เหลี่ยม กลายเป็นสัญญาณไซน์ให้กับเป็นสัญญาณสี่เหลี่ยม จากนั้นก็ใช้วงจรหารความถี่เพื่อให้ความถี่ลดลงเหลือเท่ากับความถี่ของ สัญญาณนาฬิกาพอดี


ดังนั้นจะเห็นว่าการสร้างสัญญาณนำร่องของทางภาคส่งและสัญญาณนาฬิกาของภาครับ นั้นจะอาศัยการอ้างอิง และเปรียบเทียบกับสัญญาณที่มีอยู่แล้วในวงจร อีกทั้งเป็นสัญญาณตัวเดียวกันอีกด้วยรวมทั้งการใช้วงจรเฟสล็อกคูลูป ซึ่งมีวงจรผลิตความถี่และวงจรเปรียบเทียบเฟส สัญญาณอยู่ภายใน จึงเป็นทำการให้เกิด การสัมพันธ์กันระหว่างภาคส่งและภาครับ



รูปที่ 3.9 แสดงวงจรกำเนิดสัญญาณนาฬิกา

3.2.4 วงจรกำเนิดสัญญาณพาห์

วงจรกำเนิดสัญญาณพาห์นั้นก็ใช้หลักการและวิธีการเหมือนกันกับวงจรกำเนิดสัญญาณพาห์ของทางภาคส่ง คือจะอาศัยสัญญาณนาฬิกาที่จะได้จากวงจรกำเนิดสัญญาณนาฬิกามาใช้เป็นสัญญาณอ้างอิง แล้วคูณความถี่เป็น 8 เท่า โดยใช้วงจรเฟสล็อกคูล จากนั้นก็ผ่านวงจรรองความถี่ ทำการคัดเลือกเฉพาะสัญญาณรูปไซน์เพื่อนำไปเป็นสัญญาณพาห์ สำหรับใช้ในวงจรบาลานซ์คีมอคูเลทชั่น ดังแสดงในรูป




รูปที่ 3.10 แสดงวงจรกึ่งสัญญาณพาห้

3.2.5 วงจรบาลานซ์คีมอดูเลชัน

วงจรบาลานซ์คีมอดูเลชันที่ใช้ในภาคนี้นี้ จะเป็นวงจรที่คล้ายกับวงจรบาลานซ์มอดูเลชันที่ใช้ในทางภาคส่ง คือใช้ ไอซีเบอร์ 1496 ซึ่งเป็นไอซีที่ใช้ในการคูณสัญญาณโดยตรง แต่ในการออกแบบนั้นมีข้อจำกัดอยู่ว่า สัญญาณพาห้ที่นำมา คูณนั้นต้องไม่เกิน 300 มิลลิโวลท์ และสัญญาณที่นำมามอดูเลชันต้องมีค่าประมาณ 500 มิลลิโวลท์ แต่ในทางการออกแบบนั้นจะต้องใช้ตัวต้านทานแบบปรับค่าได้ ก่อนที่จะนำไปคูณหรือ คีมอดูเลชัน

สัญญาณที่ออกจากวงจรคีมอดูเลชันแล้วนั้น จะได้สัญญาณที่ต่ำมาก ดังนั้นจึงต้องนำสัญญาณที่ได้ไปผ่านวงจรขยายก่อนถึงนำไปผ่านวงจรกรองความถี่ต่ำผ่านต่อไป




รูปที่ 3.11 แสดงวงจรปาดานซ์คิมมอดูละชัน

3.2.6 วงจรกรองความถี่ต่ำผ่าน

เมื่อการคิมมอดูละชันทั้งสองช่องแล้ว สัญญาณเอาท์พุท ทั้งสองวงจรมันจะประกอบด้วย สัญญาณที่เกิด จากการกันระหว่างสัญญาณพาห์และสัญญาณมอดูละชันทางภาคส่งและผลที่ได้จะมีสัญญาณความถี่สูง และสัญญาณความถี่ต่ำผ่าน สัญญาณ 2 ระดับที่ต้องการนั้นอยู่ในรูปของสัญญาณความถี่ต่ำ ดังนั้น วงจรกรองความถี่ต่ำผ่านจะทำหน้าที่กรองความถี่ต่ำที่ต้องการเท่านั้น ส่วนสัญญาณความถี่สูงจะถูกตัดทิ้งไปเหลือเพียงสัญญาณ 2 ระดับ ในส่วนของความถี่ต่ำเท่านั้น

ในการออกแบบนั้นจะใช้ไอซีเบอร์ LF351 ซึ่งเป็นวงจรกรองความถี่แบบแอกทีฟ ฟิเตอร์ โดยวงจรภายในประกอบด้วย วงจรกรองความถี่แบบแอกทีฟ ฟิเตอร์แบบกำลังสอง (Second-Order Active Filter) จำนวน 4 ส่วนซึ่งแค่ 1 ส่วน มีวงจรดังรูป



รูปที่ 3.12 แสดงวงจร Low Pass Filter 4 Order



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

ผลของโครงการ

ผลการทดลอง

เมื่อจัดทำกรทุกส่วนของโครงการนี้ ซึ่งเป็นการสื่อสารชนิดแบบBPSK (Binary Phase Shift Keying) โดยจะสื่อสารผ่านสายโคแอกซ์เซียด โดยสามารถแบ่งเป็นส่วนของภาคส่ง และภาครับ แล้วได้ทำการทดลองส่วนต่างๆ ได้ดังนี้


1. ผลการทดลองภาคส่งเมื่อวัดสัญญาณนาฬิกาจากวงจรกำเนิดสัญญาณนาฬิกา



รูปที่ 4.1 แสดงสัญญาณนาฬิกาที่เกิดจากวงจรกำเนิดสัญญาณนาฬิกา

CH 1 - สัญญาณนาฬิกา 64 kHz

2. ผลการทดลองภาคส่งเมื่อสัญญาณนาฬิกา 32 kHz ผ่านวงจรคูณสัญญาณ (คูณ 8)




รูปที่ 4.2 แสดงสัญญาณเมื่อสัญญาณนาฬิกา 32 kHz ผ่านวงจรคูณ

CH 1 - สัญญาณนาฬิกา 32 kHz

CH 2 - สัญญาณนาฬิกา 256 kHz เมื่อผ่านวงจรคูณสัญญาณ

3. ผลการทดลองภาคส่งเมื่อสัญญาณนาฬิกา 64 kHz ผ่านวงจรคูณสัญญาณ (คูณ 8)




รูปที่ 4.3 แสดงสัญญาณเมื่อสัญญาณนาฬิกา 64 kHz ผ่านวงจรคูณสัญญาณ (คูณ 8)

CH 1 - สัญญาณนาฬิกา 64 kHz

CH 2 - สัญญาณนาฬิกา 512 kHz เมื่อผ่านวงจรคูณสัญญาณ

4. ผลการทดลองภาคส่งเมื่อสัญญาณนาฬิกาผ่านวงจรกำเนิดข้อมูล NRZ




รูปที่ 4.4 แสดงภาคส่งเมื่อสัญญาณนาฬิกาผ่านวงจรกำเนิดข้อมูล NRZ

CH 1 - สัญญาณข้อมูล NRZ

CH 2 - สัญญาณนาฬิกา 64 kHz

5. ผลการทดลองภาคส่งเมื่อสัญญาณนาฬิกา 256 kHz ผ่านวงจรรองความถี่




รูปที่ 4.5 แสดงสัญญาณนาฬิกา 256 kHz ผ่านวงจรรองความถี่

CH 1 - สัญญาณนาฬิกา 256 kHz

CH 2 - สัญญาณนาฬิกาเมื่อผ่านวงจรรองความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. ผลการทดลองภาคส่งเมื่อสัญญาณนาฬิกา 512 kHz ผ่านวงจรกรองความถี่




รูปที่ 4.6 แสดงสัญญาณนาฬิกา 512 kHz ผ่านวงจรกรองความถี่

CH 1 - สัญญาณนาฬิกา 512 kHz

CH 2 - สัญญาณนาฬิกาเมื่อผ่านวงจรกรองความถี่

7. ผลการทดลองภาคส่งเมื่อเปรียบเทียบสัญญาณพาห้ 512 kHz และสัญญาณ pilot 256kHz




รูปที่ 4.7 แสดงการเปรียบเทียบสัญญาณสัญญาณพาห้ 512 kHz และสัญญาณ pilot 256kHz

CH 1 - สัญญาณคลื่นพาห้ 512 kHz

CH 2 - สัญญาณ pilot 256 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. ผลการทดลองภาคส่งเปรียบเทียบสัญญาณระหว่างสัญญาณคลื่นพาห์ สัญญาณ pilot และสัญญาณข้อมูล NRZ




รูปที่ 4.8 แสดงการเปรียบเทียบสัญญาณของภาคส่ง

CH -1 สัญญาณคลื่นพาห์ 512 kHz

CH -2 สัญญาณ pilot 256 kHz

CH -3 สัญญาณข้อมูล NRZ

9. ผลการทดลองภาคส่งเมื่อสัญญาณผ่านวงจรมอดูเลทขึ้น



รูปที่ 4.9 แสดงการเปรียบเทียบสัญญาณระหว่างสัญญาณข้อมูล NRZ


และสัญญาณที่ผ่านวงจรมอดูเลทขึ้น

CH - 1 สัญญาณข้อมูล NRZ

CH - 2 สัญญาณที่ผ่านการวงจรมอดูเลทขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10. ผลการทดลองภาคส่งเมื่อสัญญาณผ่านวงจรรวมสัญญาณ




รูปที่ 4.10 แสดงการเทียบสัญญาณเมื่อผ่านวงจรรวมสัญญาณ

CH - 1 สัญญาณ pilot 256 kHz

CH - 2 สัญญาณเมื่อผ่านวงจรมอดูเลชั่น

CH - 3 สัญญาณเมื่อผ่านวงจรรวมสัญญาณ

11. ผลการทดลองภาครับเปรียบเทียบระหว่างสัญญาณ 512kHz ที่กู้ได้กับสัญญาณ 256kHz ที่กู้ได้และสัญญาณ NRZ ทางภาคส่ง




รูปที่ 4.11 แสดงสัญญาณ pilot ที่ผ่านวงจรรองความถี่ 256 kHz

CH - 1 สัญญาณ pilot ที่กู้กลับมาได้

CH - 2 สัญญาณที่ผ่านวงจรรองความถี่

12. ผลการทดลองภาครับเมื่อสัญญาณคลื่นพาห์ผ่านวงจรกรองความถี่ 512 kHz




รูปที่ 4.12 แสดงสัญญาณเทียบระหว่างสัญญาณคลื่นพาห์และเมื่อผ่านวงจรกรองความถี่

CH - 1 สัญญาณคลื่นพาห์ 512 kHz ที่คู่สัญญาณ

CH - 2 สัญญาณคลื่นพาห์ 512 kHz ที่ผ่านวงจรกรองความถี่

13. ผลการทดลองภาครับเมื่อสัญญาณผ่านวงจรคิมอคูเลทชัน




รูปที่ 4.13 แสดงสัญญาณเทียบระหว่างสัญญาณ NRZ สัญญาณที่ผ่านวงจรคิมอคูเลท และสัญญาณที่ผ่านวงจรกรองความถี่ต่ำ (LPF)

CH - 1 สัญญาณ NRZ ที่ภาคส่ง

CH - 2 สัญญาณ NRZ ที่ภาครับเมื่อผ่านการกรองความถี่ (LPF)

CH - 3 สัญญาณที่ผ่านการวงจรมอคูเลทชัน

14. ผลการทดลองภาครับเมื่อสัญญาณผ่านการลดระดับแรงดันให้มีค่าเท่ากับข้อมูลที่ส่งมา




รูปที่ 4.14 แสดงการเทียบสัญญาณระหว่างสัญญาณที่ผ่านการลดระดับแรงดัน

CH - 1 สัญญาณข้อมูล NRZ ทางด้านอินพุต

CH - 2 สัญญาณข้อมูล NRZ ที่ผ่านการลดระดับแรงดัน

CH - 3 สัญญาณที่ผ่านวงจรคิมอดูลทซ์

15. ผลการทดลองภาครับเมื่อสัญญาณผ่านการลดระดับแรงดันให้มีค่าเท่ากับข้อมูลที่ส่งมา



รูปที่ 4.15 แสดงการเทียบสัญญาณอินพุตและเอาต์พุต ที่ข้อมูล 10010110

CH - 1 สัญญาณข้อมูล NRZ ทางด้านอินพุต

CH - 2 สัญญาณข้อมูล NRZ ที่ผ่านการลดระดับแรงดัน

CH - 3 สัญญาณที่ผ่านวงจรคิมอดูลทซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปอภิปรายผลและข้อเสนอแนะ

สรุป

การมอดูเลชันแบบPSK เป็นการมอดูเลตสัญญาณข้อมูลที่เป็นดิจิทัลเข้ากับสัญญาณพาหะเป็นระบบที่มีประสิทธิภาพ และเป็นพื้นฐานของการมอดูเลชันอีกหลายแบบ เช่น QPSK, QAM มีสิ่งสำคัญที่ต้องคำนึงถึงหลายอย่าง เช่น ระดับแรงดันอ้างอิงของสัญญาณข้อมูล NRZ, วงจร BPF, วงจร LPF, เพราะว่าวงจรเหล่านี้มีส่วนอย่างมากในการสร้างสัญญาณข้อมูลกลับคืนมา

อภิปรายผล

จากการทดลองจะเห็นว่าสัญญาณที่จะเข้าไปทำการมอดูเลชันจะมีขนาดของกำลังที่น้อยมากซึ่งเป็นข้อกำหนดของไอซี ทำให้เกิดปัญหาในเรื่องที่จะต้องทำให้ระดับแรงดันที่จะเข้าไปมอดูเลชันต้องมีขนาดที่เหมาะสมที่สุดเมื่อผ่านการมอดูเลชันสัญญาณที่ออกมาจะมีสัญญาณที่มีขนาดกำลังน้อยทำให้เกิดสัญญาณรบกวนได้ง่ายและเกิดปัญหาในการการสร้างสัญญาณข้อมูลกลับคืนมา สัญญาณที่ผ่านการดีมอดูเลชัน จะต้องเข้าที่วงจร LPF เพื่อกรองความถี่สูงที่ไม่ต้องการออกไปแต่วงจร LPF ไม่สามารถกรองความถี่สูงออกได้หมดทำให้เกิดเป็นสัญญาณรบกวนเกิดขึ้น จึงจำเป็นต้องเพิ่มวงจรเปรียบเทียบกับระดับแรงดันของสัญญาณเข้าไปเพื่อให้ได้รูปสัญญาณข้อมูลเดิมกลับคืนมา

ข้อเสนอแนะในการจัดทำ

1. ควรทำความเข้าใจกับระบบการมอดูเลชันแบบPSK ให้เข้าใจดีเสียก่อนว่าระบบจะต้องประกอบด้วยอะไรบ้าง
2. ต้องมีความเข้าใจถึงค่าพารามิเตอร์และข้อกำหนดต่างๆของอุปกรณ์ให้เข้าใจดี เพราะจะได้ไม่เกิดปัญหาติดตามมาภายหลัง
3. เนื่องจาก ไอซี ที่ใช้ทำการมอดูเลชันจะทำงานที่ระดับกำลังของสัญญาณที่เหมาะสมซึ่งมีขนาดของกำลังที่ไม่มาก ซึ่งต้องคำนึงถึงในส่วนนี้เป็นสำคัญ เพราะฉะนั้นวงจรนี้จะไม่สามารถทำงานได้

บรรณานุกรม

- [1] ชวลิต เบญจางคประเสริฐ: เอกสารประกอบการเรียนการสอนวิชา Microwave Communication Systems, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กรุงเทพฯ
- [2] กฤดากร กล่อมการ: การสื่อสารข้อมูล, พิมพ์ครั้งที่ 1. คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง กรุงเทพฯ, ISBN 974-15-000-76, มิถุนายน 2545
- [3] วิวัฒน์ ภิรานนท์: วิศวกรรมสื่อสาร Communication Engineering, อักษรสยามการพิมพ์, 2 มกราคม 2540, พิมพ์ครั้งที่ 1
- [4] พงษ์ศักดิ์ เจนเจริญรัตน์, ไพริน เนียมสิริ: การพัฒนาโมเด็ม 16 QAM ปริมาณพันธ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2540





ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, B

BALANCED MODULATORS/DEMODULATORS


SEMICONDUCTOR TECHNICAL DATA

Balanced Modulators/ Demodulators

These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.

- Excellent Carrier Suppression -65 dB typ @ 0.5 MHz
-50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection -85 dB typical

This device contains 8 active transistors.



D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)

P SUFFIX
PLASTIC PACKAGE
CASE 646



PIN CONNECTIONS

Signal Input	1	14	V _{EE}
Gain Adjust	2	13	N/C
Gain Adjust	3	12	Output
Signal Input	4	11	N/C
Bias	5	10	Carrier Input
Output	6	9	N/C
N/C	7	8	Input Carrier

ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC1496D	T _A = 0°C to +70°C	SO-14
MC1496P		Plastic DIP
MC1496BP	T _A = -40°C to +125°C	Plastic DIP




Figure 1. Suppressed Carrier Output Waveform




Figure 2. Suppressed Carrier Spectrum





Figure 3. Amplitude Modulation Output Waveform

Figure 4. Amplitude-Modulation Spectrum



MC1496, B

MAXIMUM RATINGS (T_A = 25°C, unless otherwise noted.)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ – V ₈ , V ₁₀ – V ₁ , V ₁₂ – V ₈ , V ₁₂ – V ₁₀ , V ₈ – V ₄ , V ₈ – V ₁ , V ₁₀ – V ₄ , V ₆ – V ₁₀ , V ₂ – V ₅ , V ₃ – V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₈ – V ₁₀ V ₄ – V ₁	+5.0 ±(5+15R _e)	Vdc
Maximum Bias Current	I ₅	10	mA
Thermal Resistance, Junction-to-Air Plastic Dual In-Line Package	R _{θJA}	100	°C/W
Operating Temperature Range	T _A	0 to +70	°C
Storage Temperature Range	T _{stg}	–65 to +150	°C

NOTE: ESD data available upon request.

ELECTRICAL CHARACTERISTICS (V_{CC} = 12 Vdc, V_{EE} = –8.0 Vdc, I₅ = 1.0 mAdc, R_L = 3.9 kΩ, R_e = 1.0 kΩ, T_A = T_{low} to T_{high}, all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	Min	Typ	Max	Unit
Carrier Feedthrough V _C = 60 mVrms sine wave and offset adjusted to zero V _C = 300 mVpp square wave: offset adjusted to zero offset not adjusted	5	1	V _{CFT}	–	40 140	–	μVrms mVrms
Carrier Suppression f _C = 10 kHz, 300 mVrms f _C = 500 kHz, 60 mVrms sine wave f _C = 10 MHz, 60 mVrms sine wave	5	2	V _{CS}	40	65 50	–	dB k
Transadmittance Bandwidth (Magnitude) (R _L = 50 Ω) Carrier Input Port, V _C = 60 mVrms sine wave f _S = 1.0 kHz, 300 mVrms sine wave Signal Input Port, V _S = 300 mVrms sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	–	300 80	–	MHz
Signal Gain (V _S = 100 mVrms, f = 1.0 kHz, V _C = 0.5 Vdc)	10	3	A _{VS}	2.5	3.5	–	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	–	r _{ip} c _{ip}	–	200 2.0	–	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	–	r _{op} c _{oo}	–	40 5.0	–	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 + I_4}{2}$; I _{bC} = $\frac{I_8 + I_{10}}{2}$	7	–	I _{bS} I _{bC}	–	12 12	30 30	μA
Input Offset Current I _{ioS} = I ₁ –I ₄ ; I _{ioC} = I ₈ –I ₁₀	7	–	I _{ioS} I _{ioC}	–	0.7 0.7	7.0 7.0	μA
Average Temperature Coefficient of Input Offset Current (T _A = –55°C to +125°C)	7	–	TC _{Iio}	–	2.0	–	nA/°C
Output Offset Current (I ₆ –I ₉)	7	–	I _{oo}	–	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = –55°C to +125°C)	7	–	TC _{Ioo}	–	90	–	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	–	5.0	–	Vpp
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	–	ACM	–	–85	–	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	–	V _{out}	–	8.0	–	Vpp
Differential Output Voltage Swing Capability	10	–	V _{out}	–	8.0	–	Vpp
Power Supply Current I ₆ + I ₁₂ I ₁₄	7	6	I _{CC} I _{EE}	–	2.0 3.0	4.0 5.0	mAdc
DC Power Dissipation	7	5	P _D	–	33	–	mW

MC1496, B

GENERAL OPERATING INFORMATION

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1496 has been characterized with a 60 mVrms sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair – or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_o}{V_S} = \frac{R_L}{R_e + 2r_e} \text{ where } r_e = \frac{26 \text{ mV}}{I_5(\text{mA})}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_5 .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1.0 V peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper

switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_{12} = V_6$, $I_5 = I_6 = I_{12}$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{14}) + I_5 V_5 - V_{14}$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at Pin 5.

Assume:

$$I_5 = I_6 = I_{12},$$

$$I_B \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V_+ - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between Pin 5 and ground}$$

$$\phi = 0.75 \text{ at } T_A = +25^\circ\text{C}$$

The MC1496 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V_+ - I_5 R_L$$

Biasing

The MC1496 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2.0 V collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into Pins 1, 4, 8 and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \Big|_{V_o = 0}$$

Signal transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_o = 0}$$

MC1496, B

Coupling and Bypass Capacitors

Capacitors C1 and C2 (Figure 5) should be selected for a reactance of less than 5.0Ω at the carrier frequency.

Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a $1.0 \text{ k}\Omega$ resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

Figure 5. Carrier Rejection and Suppression





Figure 6. Input-Output Impedance



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

Figure 7. Bias and Offset Currents





Figure 8. Transconductance Bandwidth



MC1496, B

Figure 9. Common Mode Gain





Figure 10. Signal Gain and Output Swing



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5, $f_C = 500$ kHz (sine wave), $V_C = 60$ mVrms, $f_S = 1.0$ kHz, $V_S = 300$ mVrms, $T_A = 25^\circ\text{C}$, unless otherwise noted.

Figure 11. Sideband Output versus Carrier Levels




Figure 12. Signal-Port Parallel-Equivalent Input Resistance versus Frequency




Figure 13. Signal-Port Parallel-Equivalent Input Capacitance versus Frequency





Figure 14. Single-Ended Output Impedance versus Frequency



MC1496, B

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5, $f_C = 500$ kHz (sine wave), $V_C = 60$ mVrms, $f_S = 1.0$ kHz, $V_S = 300$ mVrms, $T_A = 25^\circ\text{C}$, unless otherwise noted.

Figure 15. Sideband and Signal Port Transmittances versus Frequency




Figure 16. Carrier Suppression versus Temperature




Figure 17. Signal-Port Frequency Response




Figure 18. Carrier Suppression versus Frequency




Figure 19. Carrier Feedthrough versus Frequency





Figure 20. Sideband Harmonic Suppression versus Input Signal Level



MC1496, B

Figure 21. Suppression of Carrier Harmonic Sidebands versus Carrier Frequency





Figure 22. Carrier Suppression versus Carrier Input Level



OPERATIONS INFORMATION

The MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components

and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (I_5)(R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

Figure 23. Circuit Schematic





Figure 24. Typical Modulator Circuit



MC1496, B

Figure 25. Voltage Gain and Output Frequencies

Carrier Input Signal (V _C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f _M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f _M
Low-level ac	$\frac{R_L V_C(\text{rms})}{2.12 \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	f _C ± f _M
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	f _C ± f _M , 3f _C ± f _M , 5f _C ± f _M , . . .

- NOTES: 1. Low-level Modulating Signal, V_M, assumed in all cases. V_C is Carrier Input Voltage.
 2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, f_C + f_M and f_C - f_M.
 3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
 4. R_L = Load resistance.
 5. R_E = Emitter resistance between Pins 2 and 3.
 6. r_e = Transistor dynamic emitter resistance, at 25°C;
 $r_e = \frac{26 \text{ mV}}{I_E (\text{mA})}$
 7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.
 $\frac{KT}{q} = 26 \text{ mV}$ at room temperature

The gain from the modulating signal input port to the output is the MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Figure 25, along with the frequency components contained in the output signal.

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single 12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9.0 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on Pins 8 and 10 should be increased to 1.0 μF. Also, the output filter at Pin 12 can be tailored to a specific intermediate frequency and audio amplifier input impedance.


As in all applications of the MC1496, the emitter resistance between Pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential

WIDE BANDWIDTH
SINGLE J-FET OPERATIONAL AMPLIFIERS

- LOW POWER CONSUMPTION
- WIDE COMMON-MODE (UP TO V_{cc}^+) AND DIFFERENTIAL VOLTAGE RANGE
- LOW INPUT BIAS AND OFFSET CURRENT
- OUTPUT SHORT-CIRCUIT PROTECTION
- HIGH INPUT IMPEDANCE J-FET INPUT STAGE
- INTERNAL FREQUENCY COMPENSATION
- LATCH UP FREE OPERATION
- HIGH SLEW RATE : 16V/ μ s (typ)



DESCRIPTION

These circuits are high speed J-FET input single operational amplifiers incorporating well matched, high voltage J-FET and bipolar transistors in a monolithic integrated circuit.


The devices feature high slew rates, low input bias and offset currents, and low offset voltage temperature coefficient.

ORDER CODES


Part Number	Temperature	Package	
		N	D
LF351	0°C, +70°C	•	•
LF251	-40°C, +105°C	•	•
LF151	-55°C, +125°C	•	•

151-01.TBL

PIN CONNECTIONS (top view)




SCHEMATIC DIAGRAM



151-03.EPS

INPUT OFFSET VOLTAGE NULL CIRCUITS



151-04.EPS

ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V _{cc}	Supply Voltage - (note 1)		
V _i	Input Voltage - (note 3)	±18	V
V _{id}	Differential Input Voltage - (note 2)	±15	V
P _{tot}	Power Dissipation	±30	V
	Output Short-circuit Duration - (note 4)	680	mW
T _{oper}	Operating Free Air Temperature Range	Infinite	
		LF351	0 to 70
		LF251	-40 to 105
		LF151	-55 to 125
T _{stg}	Storage Temperature Range	-65 to 150	°C

151-02.TBL

- Notes:**
1. All voltage values, except differential voltage, are with respect to the zero reference level (ground) of the supply voltages where the zero reference level is the midpoint between V_{cc} and V_{cc}.
 2. Differential voltages are at the non-inverting input terminal with respect to the inverting input terminal.
 3. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 volts, whichever is less.
 4. The output may be shorted to ground or to either supply. Temperature and /or supply voltages must be limited to ensure that the dissipation rating is not exceeded.

ELECTRICAL CHARACTERISTICS

V_{CC} = ±15V, T_{amb} = 25°C (unless otherwise specified)


Symbol	Parameter	LF151 - LF251 - LF351			Unit
		Min.	Typ.	Max.	
V _{io}	Input Offset Voltage (R _S = 10kΩ) T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}		3	10 13	mV
DV _{io}	Input Offset Voltage Drift		10		μV/°C
I _{io}	Input Offset Current * T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}		5	100 4	pA nA
I _{ib}	Input Bias Current * T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}		20	200 20	pA nA
A _{vd}	Large Signal Voltage Gain (R _L = 2kΩ, V _O = ±10V) T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}	50 25	200		V/mV
SVR	Supply Voltage Rejection Ratio (R _S = 10kΩ) T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}	80 80	86		dB
I _{cc}	Supply Current (no load) T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}		1.4	3.4 3.4	mA
V _{icm}	Input Common Mode Voltage Range	±11	+15 -12		V
CMR	Common Mode Rejection Ratio (R _S = 10kΩ) T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}	70 70	86		dB
I _{os}	Output Short-circuit Current T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}	10 10	40	60 60	mA
±V _{OPP}	Output Voltage Swing T _{amb} = 25°C T _{min.} ≤ T _{amb} ≤ T _{max.}	R _L = 2kΩ 10 R _L = 10kΩ 12 R _L = 2kΩ 10 R _L = 10kΩ 12	12 13.5		V
SR	Slew Rate (V _i = 10V, R _L = 2kΩ, C _L = 100pF, T _{amb} = 25°C, unity gain)	12	16		V/μs
t _r	Rise Time (V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = 25°C, unity gain)		0.1		μs
K _{ov}	Overshoot (V _i = 20mV, R _L = 2kΩ, C _L = 100pF, T _{amb} = 25°C, unity gain)		10		%
GBP	Gain Bandwidth Product (f = 100kHz, T _{amb} = 25°C, V _{in} = 10mV, R _L = 2kΩ, C _L = 100pF)	2.5	4		MHz
R _i	Input Resistance		10 ¹²		Ω
THD	Total Harmonic Distortion (f = 1kHz, A _v = 20dB, R _L = 2kΩ, C _L = 100pF, T _{amb} = 25°C, V _O = 2V _{PP})		0.01		%
e _n	Equivalent Input Noise Voltage (f = 1kHz, R _S = 100Ω)		15		$\frac{nV}{\sqrt{Hz}}$
∅ _m	Phase Margin		45		Degrees

* The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature.


151-03.TBL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS FREQUENCY




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS FREE AIR TEMP.




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS LOAD RESISTANCE




MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE VERSUS SUPPLY VOLTAGE




INPUT BIAS CURRENT VERSUS FREE AIR TEMPERATURE




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION VERSUS FREE AIR TEMPERATURE




LARGE SIGNAL DIFFERENTIAL VOLTAGE AMPLIFICATION AND PHASE SHIFT VERSUS FREQUENCY




TOTAL POWER DISSIPATION VERSUS FREE AIR TEMPERATURE




SUPPLY CURRENT PER AMPLIFIER VERSUS FREE AIR TEMPERATURE




SUPPLY CURRENT PER AMPLIFIER VERSUS SUPPLY VOLTAGE




**COMMON MODE REJECTION RATIO
VERSUS FREE AIR TEMPERATURE**




**VOLTAGE FOLLOWER LARGE SIGNAL
PULSE RESPONSE**




**OUTPUT VOLTAGE V_{CC}
ELAPSED TIME**



**EQUIVALENT INPUT NOISE VOLTAGE
VERSUS FREQUENCY**



**TOTAL HARMONIC DISTORTION VERSUS
FREQUENCY**



PARAMETER MEASUREMENT INFORMATION

Figure 1 : Voltage Follower






Figure 2 : Gain-of-10 Inverting Amplifier




TYPICAL APPLICATIONS

(0.5Hz) SQUARE WAVE OSCILLATOR




HIGH Q NOTCH FILTER



LF151 - LF251 - LF351

PACKAGE MECHANICAL DATA
8 PINS - PLASTIC DIP




PM-DIP8EFS

Dimensions	Millimeters			Inches		Max.
	Min.	Typ.	Max.	Min.	Typ.	
A		3.32			0.131	
a1	0.51			0.020		
B	1.15		1.65	0.045		0.065
b	0.356		0.55	0.014		0.022
b1	0.204		0.304	0.008		0.012
D			10.92			0.430
E	7.95		9.75	0.313		0.384
e		2.54			0.100	
e3		7.62			0.300	
e4		7.62			0.300	
F			6.6			
i			5.08			0.200
L	3.18		3.81	0.125		0.150
Z			1.52			0.060

DIP8.TBL

PACKAGE MECHANICAL DATA
8 PINS - PLASTIC MICROPACKAGE (SO)



PM-S08 EPS

Dimensions	Millimeters			Inches		
	Min.	Typ.	Max.	Min.	Typ.	Max.
A			1.75			0.069
a1	0.1		0.25	0.004		0.010
a2			1.65			0.065
a3	0.65		0.85	0.026		0.033
b	0.35		0.48	0.014		0.019
b1	0.19		0.25	0.007		0.010
C	0.25		0.5	0.010		0.020
c1			45° (typ.)			
D	4.8		5.0	0.189		0.197
E	5.8		6.2	0.228		0.244
e		1.27			0.050	
e3		3.81			0.150	
F	3.8		4.0	0.150		0.157
L	0.4		1.27	0.016		0.050
M			0.6			0.024
S			8° (max.)			

S08 TBL

Information furnished is believed to be accurate and reliable. However, SGS-THOMSON Microelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No licence is granted by implication or otherwise under any patent or patent rights of SGS-THOMSON Microelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. SGS-THOMSON Microelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of SGS-THOMSON Microelectronics.

© 1994 SGS-THOMSON Microelectronics - All Rights Reserved

SGS-THOMSON Microelectronics GROUP OF COMPANIES
Australia - Brazil - France - Germany - Hong Kong - Italy - Japan - Korea - Malaysia - Malta - Morocco - The Netherlands
Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A.

ORDER CODE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DECADE COUNTER; DIVIDE-BY-TWELVE COUNTER; 4-BIT BINARY COUNTER

The SN54/74LS90, SN54/74LS92 and SN54/74LS93 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) or divide-by-eight (LS93) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (Q to CP) to form BCD, bi-quinary, modulo-12, or modulo-16 counters. All of the counters have a 2-input gated Master Reset (Clear), and the LS90 also has a 2-input gated Master Set (Preset 9).

- Low Power Consumption . . . Typically 45 mW
- High Count Rates . . . Typically 42 MHz
- Choice of Counting Modes . . . BCD, Bi-Quinary, Divide-by-Twelve, Binary
- Input Clamp Diodes Limit High Speed Termination Effects

PIN NAMES

CP ₀	Clock (Active LOW going edge) Input to +2 Section	
CP ₁	Clock (Active LOW going edge) Input to +5 Section (LS90), +6 Section (LS92)	
CP ₁	Clock (Active LOW going edge) Input to +8 Section (LS93)	
MR ₁ , MR ₂	Master Reset (Clear) Inputs	
MS ₁ , MS ₂	Master Set (Preset-9, LS90) Inputs	
Q ₀	Output from +2 Section (Notes b & c)	
Q ₁ , Q ₂ , Q ₃	Outputs from +5 (LS90), +6 (LS92), +8 (LS93) Sections (Note b)	

LOADING (Note a)


	HIGH	LOW
CP ₀	0.5 U.L.	1.5 U.L.
CP ₁	0.5 U.L.	2.0 U.L.
CP ₁	0.5 U.L.	1.0 U.L.
MR ₁ , MR ₂	0.5 U.L.	0.25 U.L.
MS ₁ , MS ₂	0.5 U.L.	0.25 U.L.
Q ₀	10 U.L.	5 (2.5) U.L.
Q ₁ , Q ₂ , Q ₃	10 U.L.	5 (2.5) U.L.

NOTES:

- 1 TTL Unit Load (U.L.) = 40 μ A HIGH/1.6 mA LOW.
- The Output LOW drive factor is 2.5 U.L. for Military, (54) and 5 U.L. for commercial (74) Temperature Ranges.
- The Q₀ Outputs are guaranteed to drive the full fan-out plus the CP₁ input of the device.
- To insure proper operation the rise (t_r) and fall time (t_f) of the clock must be less than 100 ns.

**SN54/74LS90
SN54/74LS92
SN54/74LS93**

**DECADE COUNTER;
DIVIDE-BY-TWELVE COUNTER;
4-BIT BINARY COUNTER**
LOW POWER SCHOTTKY



**J SUFFIX
CERAMIC
CASE 632-08**



**N SUFFIX
PLASTIC
CASE 646-06**




**D SUFFIX
SOIC
CASE 751A-02**

ORDERING INFORMATION


SN54LSXXJ	Ceramic
SN74LSXXN	Plastic
SN74LSXXD	SOIC

LOGIC SYMBOL



FAST AND LS TTL DATA

SN54/74LS90 • SN54/74LS92 • SN54/74LS93



FAST AND LS TTL DATA

SN54/74LS90 • SN54/74LS92 • SN54/74LS93

FUNCTIONAL DESCRIPTION

The LS90, LS92, and LS93 are 4-bit ripple type Decade, Divide-By-Twelve, and Binary Counters respectively. Each device consists of four master/slave flip-flops which are internally connected to provide a divide-by-two section and a divide-by-five (LS90), divide-by-six (LS92), or divide-by-eight (LS93) section. Each section has a separate clock input which initiates state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes. The Q₀ output of each device is designed and specified to drive the rated fan-out plus the CP₁ input of the device.

A gated AND asynchronous Master Reset (MR₁ • MR₂) is provided on all counters which overrides and clocks and resets (clears) all the flip-flops. A gated AND asynchronous Master Set (MS₁ • MS₂) is provided on the LS90 which overrides the clocks and the MR inputs and sets the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the devices may be operated in various counting modes.

LS90

- A. BCD Decade (8421) Counter — The CP₁ input must be externally connected to the Q₀ output. The CP₀ input receives the incoming count and a BCD count sequence is produced.
- B. Symmetrical Bi-quinary Divide-By-Ten Counter — The Q₃ output must be externally connected to the CP₀ input. The input count is then applied to the CP₁ input and a divide-by-ten square wave is obtained at output Q₀.

- C. Divide-By-Two and Divide-By-Five Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function (CP₀ as the input and Q₀ as the output). The CP₁ input is used to obtain binary divide-by-five operation at the Q₃ output.

LS92

- A. Modulo 12, Divide-By-Twelve Counter — The CP₁ input must be externally connected to the Q₀ output. The CP₀ input receives the incoming count and Q₃ produces a symmetrical divide-by-twelve square wave output.

- B. Divide-By-Two and Divide-By-Six Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function. The CP₁ input is used to obtain divide-by-three operation at the Q₁ and Q₂ outputs and divide-by-six operation at the Q₃ output.

LS93

- A. 4-Bit Ripple Counter — The output Q₀ must be externally connected to input CP₁. The input count pulses are applied to input CP₀. Simultaneous divisions of 2, 4, 8, and 16 are performed at the Q₀, Q₁, Q₂, and Q₃ outputs as shown in the truth table.

- B. 3-Bit Ripple Counter — The input count pulses are applied to input CP₁. Simultaneous frequency divisions of 2, 4, and 8 are available at the Q₁, Q₂, and Q₃ outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.

SN54/74LS90 • SN54/74LS92 • SN54/74LS93

**LS90
MODE SELECTION**

RESET/SET INPUTS				OUTPUTS			
MR ₁	MR ₂	MS ₁	MS ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X	Count			
X	L	X	L	Count			
L	X	X	L	Count			
X	L	L	X	Count			

H = HIGH Voltage Level
L = LOW Voltage Level
X = Don't Care

**LS92 AND LS93
MODE SELECTION**

RESET INPUTS		OUTPUTS			
MR ₁	MR ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L	L	L	L
L	H	Count			
H	L	Count			
L	L	Count			

H = HIGH Voltage Level
L = LOW Voltage Level
X = Don't Care

**LS90
BCD COUNT SEQUENCE**

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE: Output Q₀ is connected to Input CP₁ for BCD count.

**LS92
TRUTH TABLE**

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	L	H
7	H	L	L	H
8	L	H	L	H
9	H	H	L	H
10	L	L	H	H
11	H	L	H	H

NOTE: Output Q₀ is connected to Input CP₁.

**LS93
TRUTH TABLE**

COUNT	OUTPUT			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

NOTE: Output Q₀ is connected to Input CP₁.

SN54/74LS90 • SN54/74LS92 • SN54/74LS93

GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
V _{CC}	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T _A	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I _{OH}	Output Current — High	54, 74			-0.4	mA
I _{OL}	Output Current — Low	54			4.0	mA
		74			8.0	

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V _{IL}	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V _{IK}	Input Clamp Diode Voltage		-0.65	-1.5	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54	2.5	3.5	V	V _{CC} = MIN, I _{OH} = MAX, V _{IN} = V _{IH} or V _{IL} per Truth Table
		74	2.7	3.5	V	
V _{OL}	Output LOW Voltage	54, 74	0.25	0.4	V	I _{OL} = 4.0 mA
		74	0.35	0.5	V	I _{OL} = 8.0 mA
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.4	mA	V _{CC} = MAX, V _{IN} = 0.4 V
	MS, MR			-2.4		
	CP ₀			-3.2		
	CP ₁ (LS90, LS92) CP ₁ (LS93)			-1.6		
I _{OS}	Short Circuit Current (Note 1)		-20	-100	mA	V _{CC} = MAX
I _{CC}	Power Supply Current			15	mA	V _{CC} = MAX

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

SN54/74LS90 • SN54/74LS92 • SN54/74LS93

AC CHARACTERISTICS ($T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{ V}$, $C_L = 15\text{ pF}$)

Symbol	Parameter	Limits									Unit
		LS90			LS92			LS93			
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
f_{MAX}	CP ₀ Input Clock Frequency	32			32			32			MHz
f_{MAX}	CP ₁ Input Clock Frequency	16			16			16			MHz
t_{PLH} t_{PHL}	Propagation Delay, CP ₀ Input to Q ₀ Output		10 12	16 18		10 12	16 18		10 12	16 18	ns
t_{PLH} t_{PHL}	CP ₀ Input to Q ₃ Output		32 34	48 50		32 34	48 50		46 46	70 70	ns
t_{PLH} t_{PHL}	CP ₁ Input to Q ₁ Output		10 14	16 21		10 14	16 21		10 14	16 21	ns
t_{PLH} t_{PHL}	CP ₁ Input to Q ₂ Output		21 23	32 35		10 14	16 21		21 23	32 35	ns
t_{PLH} t_{PHL}	CP ₁ Input to Q ₃ Output		21 23	32 35		21 23	32 35		34 34	51 51	ns
t_{PLH}	MS Input to Q ₀ and Q ₃ Outputs		20	30							ns
t_{PHL}	MS Input to Q ₁ and Q ₂ Outputs		26	40							ns
t_{PHL}	MR Input to Any Output		26	40		26	40		26	40	ns

AC SETUP REQUIREMENTS ($T_A = 25^\circ\text{C}$, $V_{CC} = 5.0\text{ V}$)

Symbol	Parameter	Limits						Unit
		LS90		LS92		LS93		
		Min	Max	Min	Max	Min	Max	
t_W	CP ₀ Pulse Width	15		15		15		ns
t_W	CP ₁ Pulse Width	30		30		30		ns
t_W	MS Pulse Width	15						ns
t_W	MR Pulse Width	15		15		15		ns
t_{rec}	Recovery Time MR to CP	25		25		25		ns

RECOVERY TIME (t_{rec}) is defined as the minimum time required between the end of the reset pulse and the clock transition from HIGH-to-LOW in order to recognize and transfer HIGH data to the Q outputs

AC WAVEFORMS




Figure 1

*The number of Clock Pulses required between the t_{PHL} and t_{PLH} measurements can be determined from the appropriate Truth Tables.




Figure 2




Figure 3

FAST AND LS TTL DATA

DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT165

8-bit parallel-in/serial-out shift register

Product specification
File under Integrated Circuits, IC06

December 1990

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-bit parallel-in/serial-out shift register

74HC/HCT165

FEATURES

- Asynchronous 8-bit parallel load
- Synchronous serial input
- Output capability: standard
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT165 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT165 are 8-bit parallel-load or serial-in shift registers with complementary serial outputs (Q_7 and \overline{Q}_7) available from the last stage. When the parallel load (PL) input is LOW, parallel data from the D_0 to D_7 inputs are loaded into the register asynchronously.

When \overline{PL} is HIGH, data enters the register serially at the D_S input and shifts one place to the right ($Q_0 \rightarrow Q_1 \rightarrow Q_2$, etc.) with each positive-going clock transition. This feature allows parallel-to-serial converter expansion by tying the Q_7 output to the D_S input of the succeeding stage.

The clock input is a gated-OR structure which allows one input to be used as an active LOW clock enable (\overline{CE}) input. The pin assignment for the CP and \overline{CE} inputs is arbitrary and can be reversed for layout convenience. The LOW-to-HIGH transition of input \overline{CE} should only take place while CP HIGH for predictable operation. Either the CP or the \overline{CE} should be HIGH before the LOW-to-HIGH transition of PL to prevent shifting the data when PL is activated.

APPLICATIONS

- Parallel-to-serial data conversion

QUICK REFERENCE DATA

GND = 0 V; $T_{amb} = 25^\circ\text{C}$; $t_r = t_f = 6\text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t_{PHL}/t_{PLH}	propagation delay	$C_L = 15\text{ pF}; V_{CC} = 5\text{ V}$			
	CP to Q_7, \overline{Q}_7		16	14	ns
	PL to Q_7, \overline{Q}_7		15	17	ns
	D_7 to Q_7, \overline{Q}_7		11	11	ns
f_{max}	maximum clock frequency		56	48	MHz
C_I	input capacitance		3.5	3.5	pF
C_{PD}	power dissipation capacitance per package	notes 1 and 2	35	35	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f_i = input frequency in MHz

f_o = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$ = sum of outputs

C_L = output load capacitance in pF

V_{CC} = supply voltage in V

2. For HC the condition is $V_I = \text{GND to } V_{CC}$
For HCT the condition is $V_I = \text{GND to } V_{CC} - 1.5\text{ V}$

ORDERING INFORMATION

See "74HC/HCT/HCU/HCMOS Logic Package Information".

December 1990

8-bit parallel-in/serial-out shift register

74HC/HCT165

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1	\overline{PL}	asynchronous parallel load input (active LOW)
7	$\overline{Q_7}$	complementary output from the last stage
9	Q_7	serial output from the last stage
2	CP	clock input (LOW-to-HIGH edge-triggered)
8	GND	ground (0 V)
10	D_s	serial data input
11, 12, 13, 14, 3, 4, 5, 6	D_0 to D_7	parallel data inputs
15	\overline{CE}	clock enable input (active LOW)
16	V_{CC}	positive supply voltage




Fig.1 Pin configuration.




Fig.2 Logic symbol.




Fig.3 IEC logic symbol.

8-bit parallel-in/serial-out shift register

74HC/HCT165




Fig.4 Functional diagram.

FUNCTION TABLE

OPERATING MODES	INPUTS					Q _n REGISTERS		OUTPUTS	
	PL	CE	CP	D _s	D ₀ -D ₇	Q ₀	Q ₁ -Q ₆	Q ₇	Q ₇ [̄]
parallel load	L	X	X	X	L	L	L - L	L	H
	L	X	X	X	H	H	H - H	H	L
serial shift	H	L	↑	l	X	L	Q ₀ -Q ₅	Q ₆	Q ₆
	H	L	↑	h	X	H	Q ₀ -Q ₅	Q ₆	Q ₆
hold "do nothing"	H	H	X	X	X	Q ₀	Q ₁ -Q ₆	Q ₇	Q ₇

Note

- 1. H = HIGH voltage level
- h = HIGH voltage level one set-up time prior to the LOW-to-HIGH clock transition
- L = LOW voltage level
- l = LOW voltage level one set-up time prior to the LOW-to-HIGH clock transition
- q = lower case letters indicate the state of the referenced output one set-up time prior to the LOW-to-HIGH clock transition
- X = don't care
- ↑ = LOW-to-HIGH clock transition




Fig.5 Logic diagram.

8-bit parallel-in/serial-out shift register

74HC/HCT165

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".

Output capability: standard

I_{CC} category: MSI

AC CHARACTERISTICS FOR HC

GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay CE, CP to Q ₇ , \overline{Q}_7	52 19 15	165 33 28		205 41 35		250 50 43	ns	2.0 4.5 6.0	Fig.6	
t _{PHL} / t _{PLH}	propagation delay \overline{PL} to Q ₇ , \overline{Q}_7	50 18 14	165 33 28		205 41 35		250 50 43	ns	2.0 4.5 6.0	Fig.6	
t _{PHL} / t _{PLH}	propagation delay D ₇ to Q ₇ , \overline{Q}_7	36 13 10	120 24 20		150 30 26		180 36 31	ns	2.0 4.5 6.0	Fig.6	
t _{THL} / t _{TLH}	output transition time	19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Fig.6	
t _w	clock pulse width HIGH or LOW	80 16 14	17 6 5		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.6	
t _w	parallel load pulse width; LOW	80 16 14	14 5 4		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.6	
t _{rem}	removal time \overline{PL} to CP, CE	100 20 17	22 8 6		125 25 21		150 30 26	ns	2.0 4.5 6.0	Fig.6	
t _{su}	set-up time D _s to CP, CE	80 16 14	11 4 3		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.6	
t _{su}	set-up time \overline{CE} to CP; CP to \overline{CE}	80 16 14	17 6 5		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.6	
t _{su}	set-up time D _n to \overline{PL}	80 16 14	22 8 6		100 20 17		120 24 20	ns	2.0 4.5 6.0	Fig.6	

8-bit parallel-in/serial-out shift register

74HC/HCT165

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _h	hold time D _s to $\overline{\text{CP}}$, $\overline{\text{CE}}$ D _n to $\overline{\text{PL}}$	5	6		5		5	ns	2.0	Fig.6	
		5	2		5		5				
		5	2		5		5				
t _h	hold time $\overline{\text{CE}}$ to $\overline{\text{CP}}$ $\overline{\text{CP}}$ to $\overline{\text{CE}}$	5	-17		5		5	ns	2.0	Fig.6	
		5	-6		5		5				
		5	-5		5		5				
f _{max}	maximum clock pulse frequency	6	17		5		4	MHz	2.0	Fig.6	
		30	51		24		20				
		35	61		28		24				

8-bit parallel-in/serial-out shift register

74HC/HCT165

DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".

Output capability: standard

I_{CC} category: MSI

Note to HCT types

The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given in the family specifications. To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
D _n	0.35
D _s	0.35
CP	0.65
\overline{CE}	0.65
PL	0.65



8-bit parallel-in/serial-out shift register

74HC/HCT165

AC CHARACTERISTICS FOR 74HCT

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T_{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V_{CC} (V)	WAVEFORMS
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t_{PHL}/t_{PLH}	propagation delay \overline{CE} , CP to Q_7, \overline{Q}_7		17	34		43		51	ns	4.5	Fig.6	
t_{PHL}/t_{PLH}	propagation delay \overline{PL} to Q_7, \overline{Q}_7		20	40		50		60	ns	4.5	Fig.6	
t_{PHL}/t_{PLH}	propagation delay D_7 to Q_7, \overline{Q}_7		14	28		35		42	ns	4.5	Fig.6	
t_{THL}/t_{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.6	
t_w	clock pulse width HIGH or LOW	16	6		20		24		ns	4.5	Fig.6	
t_w	parallel load pulse width; LOW	20	9		25		30		ns	4.5	Fig.6	
t_{rem}	removal time \overline{PL} to CP, \overline{CE}	20	8		25		30		ns	4.5	Fig.6	
t_{su}	set-up time D_s to CP, \overline{CE}	20	2		25		30		ns	4.5	Fig.6	
t_{su}	set-up time \overline{CE} to CP; CP to \overline{CE}	20	7		25		30		ns	4.5	Fig.6	
t_{su}	set-up time D_n to \overline{PL}	20	10		25		30		ns	4.5	Fig.6	
t_h	hold time D_s to CP, \overline{CE} ; D_n to \overline{PL}	7	-1		9		11		ns	4.5	Fig.6	
t_h	hold time \overline{CE} to CP, CP to \overline{CE}	0	-7		0		0		ns	4.5	Fig.6	
f_{max}	maximum clock pulse frequency	26	44		21		17		MHz	4.5	Fig.6	

8-bit parallel-in/serial-out shift register

74HC/HCT165

AC WAVEFORMS




Fig.6 Waveforms showing the clock (CP) to output (Q_7 or \bar{Q}_7) propagation delays, the clock pulse width, the output transition times and the maximum clock frequency.




Fig.7 Waveforms showing the parallel load (PL) pulse width, the parallel load to output (Q_7 or \bar{Q}_7) propagation delays, the parallel load to clock (CP) and clock enable (CE) removal time.




Fig.8 Waveforms showing the data input (D_n) to output (Q_7 or \bar{Q}_7) propagation delays when \bar{PL} is LOW.

8-bit parallel-in/serial-out shift register

74HC/HCT165




Fig.9 Waveforms showing the set-up and hold times from the serial data input (D_s) to the clock (CP) and clock enable (\overline{CE}) inputs, from the clock enable input (\overline{CE}) to the clock input (CP) and from the clock input (CP) to the clock enable input (\overline{CE}).




Fig.10 Waveforms showing the set-up and hold times from the data inputs (D_n) to the parallel load input (\overline{PL}).

PACKAGE OUTLINES

See "74HC/HCT/HCU/HCMOS Logic Package Outlines".