

การเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชันโค้ด

Digital Data Encoding and Decoding Using Convolutional Codes



โดย
นาย กุลพงษ์ ประสงค์ดี
นาย ธวัชชัย จันทร์ถาวร
นาย ฤกษ์ชัย พิพัฒน์นาวิณ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....

เลขทะเบียน 50101

วัน,เดือน,ปี 2 1 เม.ย. 2547

.b.....
.i.....

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชันโค้ด

Digital Data Encoding and Decoding Using Convolutional Codes

โดย

นาย กุลพงษ์ ประสงค์ดี 43015002

นาย ธวัชชัย จันทร์ถาวร 43015015

นาย อุกฤษชัย พิพัฒน์นาวิน 43015030

อาจารย์ที่ปรึกษา

อาจารย์ อัครพล ตีร์รัตน์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชันโค้ด

Digital Data Encoding and Decoding sing Convolutional Codes

ผู้จัดทำ

1. นายกุลพงษ์ ประสงค์ดี 43015002
2. นายรัชชัย จันทร์ถาวร 43015015
3. นายฤกษ์ชัย พิพัฒน์นาวิน 43015030

อัครพล ตรีรัตน์

..... อาจารย์ที่ปรึกษา

(อาจารย์ อัครพล ตรีรัตน์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชันโค้ด

Digital Data Encoding and Decoding

Using Convolutional Codes

โดย นายกุลพงษ์ ประสงค์ดี 43015002

นายรัชชัย จันทร์ถาวร 43015015

นายฤกษ์ชัย พิพัฒน์นาวิณ 43015030

อาจารย์ที่ปรึกษา อาจารย์ อัครพล ตีร์รัตน์

บทคัดย่อ

โครงการนี้นำเสนอการทำงานของการเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชันโค้ด (Convolutional Codes) ซึ่งใช้ในระบบการสื่อสารข้อมูล โดยการเข้ารหัสดังกล่าวมีข้อดีคือ ช่วยลดความผิดพลาดในการรับ-ส่งข้อมูลในช่องสัญญาณสื่อสารที่มีสัญญาณรบกวนให้น้อยลงได้ ในโครงการนี้จะใช้การเขียนคำสั่งฮาร์ดแวร์ด้วยภาษาวีเอชดีแอล (VHDL : Very High Speed Integrated Circuit Hardware Description Language) เพื่ออธิบายวงจรทั้งหมดของการเข้ารหัสและถอดรหัส และทำการสร้างให้อยู่ภายในชิพอุปกรณ์เอฟพีจีเอ (FPGA : Field Programmable Gate Array)

Abstract

This project proposes the study and the design of encoding and decoding of digital data stream by using convolutional codes. The proposes of this encoding scheme is to reduce the Bit Error Rate (BER) and increase the transmission efficiency. This project, FPGA (Field Programmable Gate Array) will be used to design and implement of a coder and a decoder circuit by using VHDL language (Very High Speed Integrated Circuit Hardware Description Language).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
1.1 ความเป็นมาของหัวข้อปริญญาานิพนธ์	1
1.2 วัตถุประสงค์ของปริญญาานิพนธ์	2
1.3 ขอบเขตของปริญญาานิพนธ์	2
1.4 เนื้อหาของปริญญาานิพนธ์	3
บทที่ 2 ทฤษฎีและหลักการ	4
2.1 พื้นฐานการเข้ารหัส	4
2.1.1 รหัสลิเนียร์บล็อก	6
2.1.2 รหัสวงเวียน	9
2.1.3 คอนโวลูชันโค้ด	11
2.2 ภาษาวีเอชดีแอล	24
2.2.1 การออกแบบระบบดิจิทัล	24
2.2.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล	25
2.2.3 องค์ประกอบพื้นฐานต่างๆ ของภาษาวีเอชดีแอล	26
2.2.4 การบรรยายเชิงพฤติกรรม	31
2.2.5 การโปรเซส	31
2.2.6 การกำหนดตัวดำเนินการภายในโปรเซส	31
2.2.7 การกำหนดการกระทำภายในโปรเซส	32
2.2.8 การกระตุ้นและยับยั้งการกระทำของโปรเซส	32
2.2.9 การออกแบบจากบนลงล่าง (Top-Down Design)	32
2.3 เอฟพีจีเอ	34
2.4 การออกแบบวงจรเชิงเลขด้วยชิพอุปกรณ์เอฟพีจีเอ	35
2.5 สถาปัตยกรรมภายในของชิพอุปกรณ์เอฟพีจีเอ	36
2.5.4 แอลอี (LE : Logic Element)	36
2.5.5 แอลเอบี (LAB : Logic Array Block)	39
2.5.6 อีเอบี (EAB : Embedded Array Block)	40
2.5.7 ไอโออี (IOE : Input Output Element)	41
2.6 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว	42
บทที่ 3 การคำนวณและการสร้าง	43
3.1 ส่วนของการเข้ารหัส (Encoder Part)	44
3.1.1 ส่วนของการส่งค่าอินพุตจากคอมพิวเตอร์	44
3.1.2 ส่วนของวงจรบีทเฟอร์	45

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3	ส่วนของวงจรถดค่าความถี่	45
3.1.4	ส่วนของวงจรเข้ารหัส	45
3.2	ส่วนของวงจรถอดรหัส (Decoder Part)	47
3.2.1	วงจรไวตาคิสมิตเตนซ์ (Viterbi_distance)	48
3.2.2	วงจรถอดรหัส (Compute_metric)	48
3.2.3	วงจรถอดรหัสเปรียบเทียบ (Compare_metric)	49
3.2.4	วงจรถอดรหัสเลือก (Select_metric)	50
3.2.5	วงจรถอดรหัสเปรียบเทียบ (Compare)	51
3.2.6	วงจรไฟน์สโมลเลท (find_smallest)	51
3.2.7	วงจรถอดรหัส (Control)	51
3.2.8	วงจรถอดรหัส (Reduce)	52
3.2.9	วงจรถอดรหัส (Metric)	52
3.2.10	วงจรถอดรหัส (Traceback_acs)	53
3.2.11	วงจรถอดรหัส (Tracback_control)	53
3.2.12	วงจรถอดรหัส (Decoder)	55
3.3	ส่วนของวงจรถดค่าความผิดพลาดของข้อมูล (Bit Error Rate)	55
3.3.1	วงจรถดค่าความผิดพลาด (Enable)	55
3.3.2	วงจรถดค่าความผิดพลาด (Random_bit)	56
3.3.3	วงจรถดค่าความผิดพลาดของข้อมูล (Noise_add)	56
3.3.4	วงจรถดค่าความผิดพลาด (Delay_time)	57
3.3.5	วงจรถดค่าความผิดพลาด (Comparator)	57
บทที่ 4	การทดลองและผลการทดลอง	59
4.1	ส่วนของวงจรเข้ารหัส	59
4.1.1	วงจรถดค่าความถี่	59
4.1.2	วงจรถดค่าความถี่	61
4.1.3	วงจรถดค่าความถี่	63
4.2	ส่วนของวงจรถอดรหัส	67
4.2.1	วงจรไวตาคิสมิตเตนซ์	67
4.2.2	วงจรถอดรหัส	67
4.2.3	วงจรถอดรหัสเปรียบเทียบ	68
4.2.4	วงจรถอดรหัสเลือก	69
4.2.5	วงจรถอดรหัสเปรียบเทียบ	69
4.2.6	วงจรไฟน์สโมลเลท	70
4.2.7	วงจรถอดรหัส (Control)	71

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.8	วงจรรีติวซ์	71
4.2.9	วงจรมetriกรี	72
4.2.10	วงจรถอดเบคเอซีเอ	73
4.2.11	วงจรถอดเบคคอนโทรล	73
4.2.12	วงจรถอดครหัส	74
4.3	ส่วนของการวัดค่าความผิดพลาดของข้อมูล	75
4.3.1	วงจรถอดเบค	75
4.3.2	วงจรถอดค่า	75
4.3.3	วงจรถอดการผิดพลาดของข้อมูล	77
4.3.4	วงจรถอดเวลา	77
4.3.5	วงจรถอดเปรียบเทียบสัญญาณ (Comparator)	78
4.4	ผลการทดลองของการวัดค่าความผิดพลาดของข้อมูล	79
บทที่ 5	บทวิจารณ์และบทสรุป	83
	กิตติกรรมประกาศ	
	หนังสืออ้างอิง	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

	หน้า
รูปที่ 2.1 แผนภาพบล็อกกระบวนสื่อสารแบบดิจิทัล	4
รูปที่ 2.2 แผนภาพของเครื่องเข้ารหัสสำหรับรหัสลิเนียร์บล็อก	6
รูปที่ 2.3 การตรวจสอบและแก้ไขความผิดพลาด	8
รูปที่ 2.4 เครื่องเข้ารหัสวงเวียน (n-k) ที่เกิดจาก	
$g(x) = 1 + g_1x + g_2x^2 + \dots + g_{n-k-1}x^{n-k-1} + x^{n-k}$	10
รูปที่ 2.5 แผนภาพของวงจรคำนวณซินโดรม (n-k) สำหรับรหัสวงเวียน	11
รูปที่ 2.6 การเข้ารหัสแบบคอนโวลูชันโค้ดด้วยความยาวคอนสเตรินท์ M และอัตราการเข้ารหัส k/n	12
รูปที่ 2.7 การเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส 1/2 ความยาวคอนสเตรินท์ M = 3	13
รูปที่ 2.8 ขั้นตอนการเข้ารหัสแบบคอนโวลูชันโค้ด อัตราการเข้ารหัส 1/2 ความยาวคอนสเตรินท์ M = 3	14
รูปที่ 2.9 แผนภาพสเตจของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส 1/2 และ M = 3	15
รูปที่ 2.10 แผนภาพต้นไม้ของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส 1/2 และ M = 3	16
รูปที่ 2.11 แผนภาพเทลลิสของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส 1/2 และ M = 3	17
รูปที่ 2.12 การถอดรหัสโดยใช้แผนภาพเทลลิสของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส 1/2 และ M = 3	18
รูปที่ 2.13 เมตริกซ์เส้นทางสองเส้นทางที่มาพบกัน	19
รูปที่ 2.14 การเลือกเส้นทางที่เหลืออยู่	
(a) เส้นทางที่เหลือเมื่อเวลา t_2	20
(b) เส้นทางที่เหลือเมื่อเวลา t_3	20
(c) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_4	21
(d) เส้นทางที่เหลือเมื่อเวลา t_4	21
(e) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_5	21
(f) เส้นทางที่เหลือเมื่อเวลา t_5	22
(g) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_6	22
(h) เส้นทางที่เหลือเมื่อเวลา t_6	22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.15 แสดงผลลัพธ์การจำลองการทำงานของการทำงานของการเข้ารหัสแบบคอนโวลูชัน(อัตราการเข้ารหัสข้อมูล1/2) ด้วยวิธีของไวตาบิตโค้ดคั้งบนช่องสัญญาณรบกวนขาว(AWGN:Aditive White Gaussian Noise) ในกรณีที่มีค่าความยาวของคอนสเตรนซ์ต่างกัน	23
รูปที่ 2.16 แสดงขั้นตอนการออกแบบระบบดิจิทัล	24
รูปที่ 2.17 การออกแบบระบบเส้นทางข้อมูล	25
รูปที่ 2.18 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี	26
รูปที่ 2.19 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม	27
รูปที่ 2.20 แสดงโครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ	28
รูปที่ 2.21 โครงสร้างของบอดีแพ็คเกจ	29
รูปที่ 2.22 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงสร้าง	29
รูปที่ 2.23 ตัวดำเนินการใน วีเอชดีแอล	30
รูปที่ 2.24 รูปแบบของการบรรยายแบบโปรเซส	31
รูปที่ 2.25 ขั้นตอนการออกแบบจากบนลงล่าง	33
รูปที่ 2.26 ผังแสดงการแบ่งกลุ่มของวงจรรวมเอซิก	35
รูปที่ 2.27 แสดงลักษณะของตัว FPGA และการนำไปใช้งาน	36
รูปที่ 2.28 แสดงโครงสร้างของชิพอุปกรณ์เอฟพีจีเอ ตระกูล FLEX 10 K	37
รูปที่ 2.29 แสดงโครงสร้างภายในของแอลอี	37
รูปที่ 2.30 แสดงการใช้งาน LUT เป็นโครงข่ายของลอจิก	38
รูปที่ 2.31 แสดงโครงข่ายของการเชื่อมต่อ	38
รูปที่ 2.32 แสดงโครงสร้างภายในของ แอลเอบี	39
รูปที่ 2.33 แสดงโครงสร้างภายในอีเอบี	40
รูปที่ 2.34 แสดงโครงสร้างภายในของไอไออี	41
รูปที่ 2.35 การโปรแกรมลงในชิพอุปกรณ์เอฟพีจีเอ	42
รูปที่ 3.1 แสดงโปรแกรมการใช้งานส่งค่าบิตข้อมูลออกทางพอร์ตขนาน	44
รูปที่ 3.2 แสดงสัญลักษณ์ของส่วนวงจรบัฟเฟอร์	45
รูปที่ 3.3 แสดงสัญลักษณ์ของวงจรถดค่าความถี่	45
รูปที่ 3.4 แสดงสัญลักษณ์ของส่วนการเข้ารหัส แบบคอนโวลูชัน	46
รูปที่ 3.5 แสดงลักษณะการเข้ารหัสแบบคอนโวลูชัน	46
รูปที่ 3.6 แสดงการทำงานในส่วนของการเข้ารหัส	47
รูปที่ 3.7 แสดงส่วนของการถอดรหัส	47
รูปที่ 3.8 แสดงสัญลักษณ์ของวงจรไวตาบิตสแตนท์ ที่ได้จากการคอมไพล์	48
รูปที่ 3.9 แสดงสัญลักษณ์ของวงจรคอมพิวเมตริกซ์	48
รูปที่ 3.10 แสดงแผนภาพเทลลิสของการพิจารณาค่าความผิดพลาดในแต่ละเส้นทาง	49
รูปที่ 3.11 แสดงสัญลักษณ์ของวงจรคอมแพร์เมตริกซ์	49

รูปที่ 3.12	แสดงแผนภาพเทลลิสที่เส้นทาง 2 เส้นทางมาบรรจบกันทั้ง 4 จุด	50
รูปที่ 3.13	แสดงสัญลักษณ์ของวงจรซีเลกเมตริกซ์	50
รูปที่ 3.14	แสดงสัญลักษณ์ของวงจรคอมแพร์	51
รูปที่ 3.15	แสดงสัญลักษณ์ของวงจรไฟน์สมอลเลท	51
รูปที่ 3.16	แสดงสัญลักษณ์ของวงจรคอนโทรล	51
รูปที่ 3.17	แผนภาพเทลลิสแสดงสัญญาณคอนโทรลในแต่ละชุดของสัญญาณ	52
รูปที่ 3.18	แสดงสัญลักษณ์ของวงจรรีดิวซ์	52
รูปที่ 3.19	แสดงสัญลักษณ์ของวงจรเมตริกซ์	52
รูปที่ 3.20	แสดงสัญลักษณ์ของวงจรเทรคแบคเอซีเอส	53
รูปที่ 3.21	แสดงสัญลักษณ์ของวงจรเทรคแบคคอนโทรล	53
รูปที่ 3.22	แสดงโครงสร้างของวงจรพีดีไค์ดเคอร์ซึ่งประกอบด้วยส่วนต่างๆที่ได้กล่าวมาข้างต้น	54
รูปที่ 3.23	แสดงสัญลักษณ์ของวงจรถอดรหัส(Decoder)	55
รูปที่ 3.24	แสดงสัญลักษณ์ของวงจรอินเบิล	55
รูปที่ 3.25	แสดงสัญลักษณ์ของวงจรสุ่มค่า	56
รูปที่ 3.26	แสดงสัญลักษณ์ของวงจรจำลองการผิดพลาดของข้อมูล	56
รูปที่ 3.27	แสดงสัญลักษณ์ของวงจรหน่วงเวลา	57
รูปที่ 3.28	แสดงสัญลักษณ์ของวงจรเปรียบเทียบสัญญาณ	57
รูปที่ 3.29	แสดงการรวมของวงจรเข้ารหัสกับวงจรถอดรหัสและวงจรการวัดค่า ความผิดพลาดของข้อมูล	58
รูปที่ 4.1	แสดงสัญลักษณ์ของวงจรลดค่าความถี่ที่ได้จากการคอมไพล์	59
รูปที่ 4.2	แสดงส่วนของอินพุตของวงจรลดค่าความถี่(สัญญาณนาฬิกาจากบอร์ดเอฟจีเอ)	59
รูปที่ 4.3	แสดงส่วนของเอาต์พุตของวงจรลดค่าความถี่ (ใช้เปรียบเทียบสัญญาณที่เกิดจากการเข้ารหัส)	60
รูปที่ 4.4	แสดงส่วนของเอาต์พุตของวงจรลดค่าความถี่(ใช้ในการวัดค่าความผิดพลาดของข้อมูล)	60
รูปที่ 4.5	แสดงสัญลักษณ์ของวงจรบัฟเฟอร์ที่ได้จากการคอมไพล์	61
รูปที่ 4.6	แซนแนล 1 แสดงส่วนของอินพุตของวงจรบัฟเฟอร์เทียบกับแซนแนล 2 ที่ แสดงสัญญาณนาฬิกาที่ความถี่ 1.501 Hz	61
รูปที่ 4.7	แซนแนล 1 แสดงส่วนของเอาต์พุตของวงจรบัฟเฟอร์เทียบกับแซนแนล 2 ที่แสดง สัญญาณนาฬิกาความถี่ 1.501 Hz	62
รูปที่ 4.8	แซนแนล 1 แสดงส่วนของอินพุตของวงจรบัฟเฟอร์เทียบกับแซนแนล 2 ที่ สัญญาณนาฬิกาที่ความถี่ 64.03 Hz	62
รูปที่ 4.9	แซนแนล 1 แสดงส่วนของเอาต์พุตของวงจรบัฟเฟอร์เทียบกับแซนแนล 2 ที่สัญญาณนาฬิกาที่ความถี่ 64.02 Hz	63

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.10 แสดงสัญลักษณ์ของวงจรเข้ารหัสที่ได้จากการคอมไพล์ 63
ไม่มีการแก้ไข ทังสิน อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.11	แสดงการจำลองการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 0001110001	64
รูปที่ 4.12	แชนแนล 1 แสดงไค้ดเวิร์ค 0 และ แชนแนล 2 แสดงไค้ดเวิร์ค 1 ของการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 0001110001	64
รูปที่ 4.13	แสดงการจำลองการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 1001001110	65
รูปที่ 4.14	แชนแนล 1 แสดงไค้ดเวิร์ค 0 และ แชนแนล 2 แสดงไค้ดเวิร์ค 1 ของการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 1001001110	65
รูปที่ 4.15	แสดงการจำลองการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 1100110011	66
รูปที่ 4.16	แชนแนล 1 แสดงไค้ดเวิร์ค 0 และ แชนแนล 2 แสดงไค้ดเวิร์ค 1 ของการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 1100110011	66
รูปที่ 4.17	แสดงสัญลักษณ์ของวงจรไวตาบิตัสแตนซ์ ที่ได้จากการคอมไพล์	67
รูปที่ 4.18	แสดงการจำลองการทำงานของวงจรไวตาบิตัสแตนซ์เมื่อป้อนอินพุต (11101111011101100111)	67
รูปที่ 4.19	แสดงสัญลักษณ์ของวงจรคอมพิวเมตริกซ์ที่ได้จากการคอมไพล์	67
รูปที่ 4.20	แสดงการจำลองการทำงานของวงจรคอมพิวเมตริกซ์เมื่อป้อนอินพุต (11101111011101100111)	68
รูปที่ 4.21	แสดงสัญลักษณ์ของวงจรคอมแพร์เมตริกซ์ที่ได้จากการคอมไพล์	68
รูปที่ 4.22	แสดงการจำลองการทำงานของวงจรคอมพิวเมตริกซ์เมื่อป้อนอินพุต (11101111011101100111)	68
รูปที่ 4.23	แสดงสัญลักษณ์ของวงจรซีเลกเมตริกซ์ที่ได้จากการคอมไพล์	69
รูปที่ 4.24	แสดงการจำลองการทำงานของวงจรซีเลกเมตริกซ์เมื่อป้อนอินพุต (11101111011101100111)	69
รูปที่ 4.25	แสดงสัญลักษณ์ของวงจรคอมแพร์ที่ได้จากการคอมไพล์	69
รูปที่ 4.26	แสดงการจำลองการทำงานของวงจรคอมแพร์เมื่อป้อนอินพุต (11101111011101100111)	70
รูปที่ 4.27	แสดงสัญลักษณ์ของวงจรไฟน์สมอลเลทที่ได้จากการคอมไพล์	70
รูปที่ 4.28	แสดงการจำลองการทำงานของวงจรไฟน์สมอลเลทเมื่อป้อนอินพุต (11101111011101100111)	70
รูปที่ 4.29	แสดงสัญลักษณ์ของวงจรคอนโทรลที่ได้จากการคอมไพล์	71
รูปที่ 4.30	แสดงการจำลองการทำงานของวงจรคอนโทรลเมื่อป้อนอินพุต (11101111011101100111)	71
รูปที่ 4.31	แสดงสัญลักษณ์ของวงจรรีดิวซ์ที่ได้จากการคอมไพล์	71
รูปที่ 4.32	แสดงการจำลองการทำงานของวงจรรีดิวซ์เมื่อป้อนอินพุต (11101111011101100111)	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 4.33 แสดงสัญลักษณ์ของวงจรเมตริกซ์ที่ได้จากการคอมไพล์ 72
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.34	แสดงการจำลองการทำงานของวงจรรีจิสเตอร์เมื่อป้อนอินพุต (1110111110111101100111)	72
รูปที่ 4.35	แสดงสัญลักษณ์ของวงจรถอดแบริดจ์ที่ได้จากการคอมไพล์	73
รูปที่ 4.36	แสดงการจำลองการทำงานของวงจรถอดแบริดจ์เมื่อป้อนอินพุต (1110111110111101100111)	73
รูปที่ 4.37	แสดงสัญลักษณ์ของวงจรถอดแบริดจ์คอนโทรลที่ได้จากการคอมไพล์	73
รูปที่ 4.38	แสดงการจำลองการทำงานของวงจรถอดแบริดจ์คอนโทรลเมื่อป้อนอินพุต (1110111110111101100111)	74
รูปที่ 4.39	แสดงสัญลักษณ์ของวงจรถอดรหัสที่ได้จากการคอมไพล์	74
รูปที่ 4.40	แสดงการจำลองการทำงานของวงจรถอดรหัสเมื่อป้อนอินพุต (1110111110111101100111)	74
รูปที่ 4.41	แสดงสัญลักษณ์ของวงจรรีเนเบิลที่ได้จากการคอมไพล์	75
รูปที่ 4.42	แสดงการจำลองการทำงานของวงจรรีเนเบิลเมื่อป้อนอินพุต “0”	75
รูปที่ 4.43	แสดงการจำลองการทำงานของวงจรรีเนเบิลเมื่อป้อนอินพุต “1”	75
รูปที่ 4.44	แสดงสัญลักษณ์ของวงจรรู่มค่าที่ได้จากการคอมไพล์	75
รูปที่ 4.45	แสดงการจำลองการทำงานของวงจรรู่มค่าเมื่อเทียบกับสัญญาณนาฬิกา	76
รูปที่ 4.46	เซนแนล 1 แสดงข้อมูลที่รุ่มค่า และ เซนแนล 2 แสดงสัญญาณนาฬิกาของวงจรรู่มค่า	76
รูปที่ 4.47	แสดงสัญลักษณ์ของวงจรถอดการผิดพลาดของข้อมูลที่ได้จากการคอมไพล์	77
รูปที่ 4.48	แสดงการจำลองการทำงานของวงจรถอดการผิดพลาดของข้อมูล	77
รูปที่ 4.49	แสดงสัญลักษณ์ของวงจรมองหาเวลาที่ได้รับการคอมไพล์	77
รูปที่ 4.50	แสดงการจำลองการทำงานของวงจรมองหาเวลาที่ป้อนอินพุตบิต 101	78
รูปที่ 4.51	แสดงสัญลักษณ์ของวงจรมองหาเวลาที่ได้รับการคอมไพล์	78
รูปที่ 4.52	แสดงการจำลองการทำงานของวงจรมองหาเวลาที่ป้อนอินพุต $a = 0011$ และ อินพุต $b = 0101$	78

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 3.1 แสดงค่าความจริงของส่วนการเข้ารหัส	46
ตารางที่ 3.2 แสดงค่าความเป็นจริงของระยะแสมมิ่งเมื่อเทียบกับค่าน้ำหนัก ในแต่ละเส้นทางที่ทำการเลือก	48
ตารางที่ 3.3 แสดงตำแหน่งของสัญญาณคอนโทลในแต่ละชุดของสัญญาณ	52
ตารางที่ 4.1 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูล ที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 0001110001	78
ตารางที่ 4.2 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูล ที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 1001001110	78
ตารางที่ 4.3 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูล ที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 1100110011	79
ตารางที่ 4.4 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูล ที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุตแบบสุ่มค่า	79

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาของหัวข้อปริญาานิพนธ์

การสื่อสารข้อมูลในโลกปัจจุบันถือว่าการสื่อสารในรูปแบบดิจิทัล ทั้งสิ้นเนื่องจากมีประสิทธิภาพมาก ทั้งในด้าน ความคมชัดของเสียง ที่ส่งในรูปแบบของดิจิทัล และยังมีความต้านทานต่อสัญญาณรบกวนสูงเมื่อเทียบกับสัญญาณอนาล็อก ฉะนั้น ในปัจจุบัน ได้มีการพัฒนา เทคนิคใหม่ ๆ เพื่อเพิ่มประสิทธิภาพของระบบการสื่อสารข้อมูลแบบดิจิทัลให้มากขึ้น เพื่อให้ประสบความสำเร็จในการสื่อสารข้อมูลมากที่สุด โดยโครงการนี้ ได้นำเอาเทคนิคการเข้ารหัส มาเพิ่มประสิทธิภาพในการสื่อสารข้อมูลดิจิทัล

การพัฒนาการทางด้านของการเข้ารหัสสัญญาณแบบดิจิทัลนั้นเริ่มตั้งแต่ปี 1948 โดย คลอดด์ แชลนอน (Claude Shannon) ได้พยายามที่จะหาแนวคิดที่จัดการเกี่ยวกับงานทางด้าน การติดต่อสื่อสารที่มีสัญญาณรบกวน (Noisy communication) โดยพัฒนาเทคนิคการเข้ารหัส-ถอดรหัส ซึ่งเป็นเทคนิคอย่างหนึ่งที่สามารถลด ความผิดพลาดในระบบการสื่อสารข้อมูลแบบดิจิทัล ซึ่งแบ่งการเข้ารหัสได้เป็น 2 รูปแบบ คือ รหัสบล็อก (Block code) และ คอนโวลูชันโค้ด (convolutional code)

ในปี 1950 ได้มีการพัฒนาเทคนิคการเข้ารหัสแบบ รหัสบล็อก เพื่อเพิ่มประสิทธิภาพของระบบสื่อสารข้อมูลจนมาถึงประมาณ 10 ปีหลัง ได้มีการคิดค้นวิธีการเข้ารหัสแบบรหัสลิเนียร์บล็อก (Linear block code) หรือ รหัสแฮมมิง (Hamming code) ปี 1950 ซึ่งเป็นการแก้ไขบิตข้อมูลที่ผิดพลาดในข้อมูลที่มีลักษณะบิตเดียว

จนกระทั่ง ปี 1960 ได้มีการคิดค้น เพื่อหาโครงสร้างของการเข้ารหัสรูปแบบใหม่ๆ เพื่อที่จะได้ การเข้ารหัสแบบใหม่ที่ดีขึ้น แต่ก็ยังไม่ประสบความสำเร็จ ต่อมาในปี 1961 เมกกิท(Meggitt) ได้คิดค้นวิธีการถอดรหัสที่ใช้กับ รหัสวงเวียน (Cyclic code) แต่ได้รับการกลั่นกรองสำหรับการประยุกต์ใช้งานจริง ซึ่งเทคนิค ที่ทราบ คือทำการถอดรหัสและตรวจจับ ความผิดพลาดซึ่งเป็นความคิดของ เมกกิท ซึ่งมี คาซามิ(Kasami) มิเชล(Mitchel) รูดอล์ฟ(Rudolph) เป็นผู้ร่วมทีม อย่างไรก็ตามวิธีการในการตรวจจับความผิดพลาดของ เมกกิท นี้ถือว่าเป็นวิธีที่ให้อัตราการส่งผ่านข้อมูลสูง และมีสมรรถภาพในการแก้ไขข้อผิดพลาดของข้อมูลที่ผิดได้ดี ซึ่งวิธีการเข้ารหัสแบบ รหัสวงเวียน นั้นจะสามารถแก้ไขความผิดพลาดที่เกิดขึ้นแบบ ระเบิด(Burst) ได้อีกด้วยโดยใช้เทคนิควิธีการถอดรหัสแบบ ตรวจจับข้อผิดพลาด (Error-trapping) ต่อมาในปี 1959 โบส ชอคฮูรี(Bose Chaudhuri) และ ฮอคควงแฮม (Hocquenghem) ได้ค้นพบวิธีการเข้ารหัสเพื่อแก้ไขข้อผิดพลาด (Error-correcting code) ที่ชื่อว่า รหัสวงเวียนพิเศษ (BCH:Bose-Chandhuri-Hocquenghem code) ต่อมาได้มีการคิดค้นวิธีการถอดรหัสที่มีความเหมาะสม ซึ่งวิธีการนี้เรียกว่า ปีเตอร์สัน อัลกอริทึม (Peterson algorithm) คิดค้นได้ในปี 1960 และได้มีการพัฒนาวิธีการเข้ารหัสต่อมาในปี 1961 โดย กอเรนสไตน์ (Gorenstein) เซียร์เลอร์ (Zierler) ต่อมาได้พัฒนาต่อโดย เบอรัคแคม (Berlekamp) เมสเซ (Massey) เซน (Chien) โฟนี่ (Foney) และ ลิน (Lin) ในปี 1960 รีด (Reed) และ โซโลมอน (Solomon) ได้ค้นพบสิ่งที่สำคัญขึ้น คือนำ รหัสวงเวียนพิเศษ มาใช้ในแบบนอนไบนารี (Nonbinary) ซึ่งสามารถแก้ไขความผิดพลาดของบิตของข้อมูลที่ เกิดขึ้นแบบ

ฉบับต้น ได้ เรียกโค้ดแบบใหม่นี้ว่า รีด-โซโลมอน โค้ด(Reed-Solomon code) ซึ่งใช้การถอดรหัสแบบรหัสวงเวียน ต่อมาในปี 1963 เมสเซอร์ ได้ค้นพบอัลกอริทึมในการถอดรหัสที่มีความเหมาะสมทำให้เกิดประสิทธิภาพที่สูงขึ้น

การพัฒนาวิธีการเข้ารหัสตั้งแต่ปี 1960 ได้มีการพัฒนาต่อมาเรื่อยๆ โดยในปี 1961 การเข้ารหัสแบบคอนวูลูชันโค้ด ได้กำเนิดขึ้นครั้งแรกโดย เอเลียส (Elias) วอเซนคราฟท์ (Wozencraft) ซึ่งใช้วิธีการถอดรหัสแบบซีเคิร์ฟเนียน ในปี 1963 ได้้อัลกอริทึมที่มีชื่อว่า โฟโน อัลกอริทึม (Fano algorithm) เป็นอัลกอริทึมในการถอดรหัสและต่อมาได้ออกรูปแบบการถอดรหัสแบบซีเคิร์ฟเนียนใหม่เรียกว่า ซีเจ สเต็ค อัลกอริทึม(ZJ stack algorithm) โดยผู้คิดค้นคือ ซีแกนกรอฟ (Zigangrov) ปี 1966 และ เจลลิเนก (Jelinek)ปี 1969 ต่อมาในปี 1967 ไวตาบี (Viterbi) ได้เสนอวิธีการถอดรหัสคือ ไวตาบี อัลกอริทึม เป็นวิธีการถอดรหัสที่วิธีหนึ่งของการถอดรหัสแบบ แมกซ์ิมัม ไลริฮูด (Maximum-likelihood) ตั้งแต่นั้นมา โอมารุ (Omura) (ปี 1969) และ โฟนี่ (ปี 1972-1974) ได้พิสูจน์ว่า ไวตาบี อัลกอริทึม เป็นวิธีการถอดรหัสที่ดีที่สุดของการถอดรหัส ในการเข้ารหัสแบบคอนวูลูชันโค้ดที่มี ค่าความยาวของข้อมูล (Constraint length) น้อย และได้มีการพัฒนาคิดค้น วิธีการถอดรหัสแบบ เทสโธลดีโค้ดดิ้ง (Threshold decoding) โดยเมสเซอร์ ซึ่งมีความแตกต่างจากการถอดรหัสแบบซีเคิร์ฟเนียน และ ไวตาบี

ในปีต่อมา ตั้งแต่ปี 1959 เฮกเลบาร์เกอร์ (Hegelbarger) ได้ทำการแนะนำคำจำกัดความของการแก้ไขข้อผิดพลาดที่เกิดแบบฉบับพลัน (Burst-error correction) ที่เกิดขึ้นซ้ำ ซึ่งได้มีการพัฒนาเทคนิคต่างๆ สำหรับจัดการให้คอนวูลูชันโค้ดมีประสิทธิภาพในการแก้ไขการแก้ไขข้อผิดพลาดที่เกิดแบบฉบับพลันได้

1.2 วัตถุประสงค์ของปริญญานิพนธ์

- 1.2.1 เพื่อศึกษาหลักการของการเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบ คอนวูลูชัน โค้ด
- 1.2.2 เพื่อศึกษาการเขียนภาษา วีเอชดีแอล ในการออกแบบวงจรทางลอจิก
- 1.2.3 นำทฤษฎีมาประยุกต์เพื่อออกแบบตัวเข้ารหัสและถอดรหัสบนชิพอุปกรณ์เอฟพีจีเอในรูปแบบคอนวูลูชัน โค้ด
- 1.2.4 เพื่อศึกษาการใช้งานและการทำงานของ ชิพอุปกรณ์เอฟพีจีเอ
- 1.2.5 เพื่อศึกษาวิธีการออกแบบจากบนลงล่าง (Top-down Design) และ โปรแกรมที่ช่วยในการออกแบบวงจรทางลอจิก (Max+plus II)

1.3 ขอบเขตของปริญญานิพนธ์

โครงการนี้ เป็นการออกแบบการเข้ารหัส-ถอดรหัสข้อมูลดิจิทัล ที่ใช้ในการสื่อสารข้อมูล โดยใช้วิธีการเข้ารหัสแบบคอนวูลูชันโค้ดซึ่งมีข้อดีคือ ช่วยลดความผิดพลาดที่จะเกิดขึ้นกับข้อมูลและเพิ่มความน่าเชื่อถือให้กับระบบการสื่อสาร โดยโครงการนี้จะใช้การเขียนชุดคำสั่งด้วยภาษา วีเอชดีแอล เพื่อใช้ในการออกแบบวงจรทางลอจิกภายในชิพอุปกรณ์เอฟพีจีเอ

1.4 เนื้อหาของปริยญาานิพนธ์

ในบทที่ 2 จะกล่าวถึงทฤษฎีการเข้ารหัสและถอดรหัสข้อมูลดิจิทัลแบบคอนโวลูชัน ซึ่งจะบอกถึงรายละเอียดพื้นฐานของคอนโวลูชันโค้ด และวิธีการเข้ารหัส-ถอดรหัส ทฤษฎีของภาษา วิเอชดีแอล รวมทั้งตัวอย่างการออกแบบ ในส่วนของการออกแบบโครงสร้าง ทฤษฎีและหลักการของชิพอุปกรณ์เอพฟิซีเอ รวมถึงหลักการออกแบบเพื่อโปรแกรมลงบนชิพอุปกรณ์เอพฟิซีเอ และโครงสร้างในส่วนต่างๆ ของบอร์ด เอพฟิซีเอ

ในบทที่ 3 กล่าวถึงแนวความคิดในการออกแบบตัวเข้ารหัส (Encoder) และ ตัวถอดรหัส (Decoder) แบบคอนโวลูชันโค้ด และรวมไปถึงโครงสร้างในส่วนต่างๆ ของโครงการ

ในบทที่ 4 การทดลอง และผลการทดลอง

ในบทที่ 5 กล่าวถึง บทวิจารณ์และสรุปผล

หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 พื้นฐานการเข้ารหัส


สิ่งที่สำคัญสำหรับระบบการสื่อสารก็คือความสามารถในการสื่อสาร และตามปกติถ้าไม่มีสัญญาณรบกวนเราจะส่งสัญญาณอย่างไรก็จะได้รับสัญญาณอย่างนั้น แม้ว่าจะถูกลดกำลังด้วยระยะทางก็ตาม แต่ถ้ามีสัญญาณรบกวนแล้วนั้นจะเพี้ยนไปหรือรับไม่ได้ ถ้าสัญญาณรบกวนมีกำลังมากกว่าสัญญาณนั้นต้องออกแบบระบบสื่อสารที่มีการทำงานที่ดีหรืออัตราส่วนกำลังของสัญญาณต่อกำลังของสัญญาณรบกวน (Signal to Noise power Ratio : SNR) สูงสำหรับระบบสื่อสารอนาล็อก ถ้าอัตราส่วนกำลังของสัญญาณต่อกำลังของสัญญาณรบกวนมีค่ามากขึ้นก็แสดงว่าเครื่องมือสื่อสารสามารถขจัดสัญญาณรบกวนได้ดีสำหรับพารามิเตอร์ในการวัดความสามารถในการทำงานของระบบสื่อสารดิจิทัลก็คือ อัตราความผิดพลาด (Error rate) ซึ่งอัตราการส่งสัญลักษณ์ข้อมูล (Symbol rate) จะเท่ากับอัตราการส่งบิต (Bit rate) เมื่อเป็นการส่งข้อมูลแบบรหัสฐานสอง (Binary) ดังนั้นในการออกแบบต้องให้มีอัตราส่วนสัญญาณต่อสัญญาณรบกวน มีค่าสูง และมีค่าอัตราความผิดพลาดน้อย (Bit error rate : BER)

การปรับปรุงสมรรถนะของระบบการสื่อสารสามารถทำได้หลายวิธี

- 1) การใช้เทคนิคโคเวอซิตี เช่น การรวมอัตราส่วนสูงสุด โคเวอซิตีทางความถี่ โคเวอซิตีทางเวลา
- 2) การเข้ารหัส (Coding) ซึ่งกระบวนการเข้ารหัสสามารถแบ่งออกตามวัตถุประสงค์ได้เป็น 2 ประเภท คือ

2.1 การเข้ารหัสแหล่งกำเนิด (Source coding)

2.2 การเข้ารหัสช่องสัญญาณ (Channel coding)



รูปที่ 2.1 แผนภาพบล็อกระบบสื่อสารแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.1 แสดงแผนภาพบล็อกระบบการสื่อสารดิจิทัล จากรูปจะเห็นว่าข่าวสารสามารถกำเนิดในรูปของอนาล็อกหรือดิจิทัลก็ได้ถ้าอยู่ในรูปอนาล็อกก็จะผ่านการจัดรูปแบบ (Formatting) โดยการชักตัวอย่าง การควอนไทซ์และแปลงเป็นสัญญาณพีซีเอ็ม สัญญาณข่าวสารที่เป็นดิจิทัลอาจจะผ่านหรือไม่ผ่านเครื่องเอ็นคริปเตอร์ (Endcryptor) ก็ได้แล้วแต่ความสำคัญและลักษณะงานข้อมูล เครื่องเอ็นคริปเตอร์นี้จะทำหน้าที่แปลงข้อมูลให้อยู่ในรูปที่มีความปลอดภัยจากการปลอมแปลงหรือขโมยข้อมูลไปใช้งานได้ดีขึ้น จากนั้นข้อมูลจะผ่านเครื่องเข้ารหัสช่องสัญญาณ โดยเครื่องเข้ารหัสช่องสัญญาณนี้จะแปลงข้อมูลให้ส่งผ่านช่องสัญญาณโดยมีความผิดพลาดน้อย และเป็นการช่วยเพิ่มอัตราข้อมูล ขั้นตอนการเข้ารหัสช่องสัญญาณนี้จะอยู่ระหว่างการเข้ารหัสแหล่งกำเนิด และการมอดูเลต ซึ่งการเข้ารหัสช่องสัญญาณสามารถแบ่งออกได้เป็น 2 ชนิด คือ

1) การเข้ารหัสรูปคลื่น (Waveform coding) เป็นการสร้างรูปคลื่นใหม่ขึ้นมาเพื่อปรับปรุงคุณสมบัติให้ดีกว่ารูปคลื่นเดิม เช่น การส่งสัญญาณตั้งฉากกัน (Orthogonal) สัญญาณตรงข้ามกัน (Antipodal) สัญญาณตั้งฉากกันสองขั้ว (Biorthogonal)

2) การเข้ารหัสแบบการจัดลำดับโครงสร้างของข้อมูล (Structured Sequences) เป็นการเพิ่มบิตเข้าไปพร้อมกับบิตของข้อมูล เพื่อช่วยในการตรวจสอบความผิดพลาดของบิตข้อมูลอันเนื่องมาจากสัญญาณรบกวนจากช่องสัญญาณ ตัวอย่างของการเข้ารหัสแบบนี้ เช่น การเข้ารหัสบล็อก (Linear block code) การเข้ารหัสแบบวงเวียน (Cyclic code) และการเข้ารหัสแบบคอนโวลูชัน โค้ด (Convolutional code)


ข้อมูลที่ผ่านการเข้ารหัสช่องสัญญาณแล้วจะถูกมัลติเพล็กซ์ จากนั้นสัญญาณจะถูกส่งไปยังการมอดูเลตตามระบบดิจิทัลมอดูเลตแล้วจะผ่านช่องสัญญาณ ซึ่งจะถูกรบกวนด้วยสัญญาณรบกวนเกาส์เซียนช่องสัญญาณจะเป็นตัวกลางใดๆก็ได้แล้วแต่ความต้องการของงาน เช่น อากาศ สายใยแก้วและเส้นใยแก้ว เมื่อข้อมูลมาถึงปลายทางก็จะถูกดีมอดูเลตและดีมัลติเพล็กซ์ จากนั้นจะถูกถอดรหัสช่องสัญญาณ (Channel decoding) สัญญาณที่ได้ผ่านเครื่องดีคริปเตอร์ (Decryptor) ถ้าใช้เครื่องเอ็นคริปเตอร์ที่ต้นทาง แล้วจะผ่านการถอดรหัสแหล่งกำเนิดเมื่อได้สัญญาณดิจิทัล แล้วจะถูกแปลงกลับเป็นอนาล็อกหรือคงอยู่ในรูปดิจิทัลแล้วแต่ว่าสัญญาณเดิมที่ส่งเป็นอนาล็อกหรือดิจิทัล

จุดประสงค์ของการเข้ารหัส เพื่อเป็นการเพิ่มความน่าเชื่อถือในการรับส่งข้อมูลให้มากขึ้น ดังนั้นรหัสที่สร้างจึงต้องมีการตรวจสอบความผิดพลาดของข้อมูลที่รับเข้ามาว่ามีความผิดพลาดหรือไม่ ถ้าไม่มีความผิดพลาดก็นำข้อมูลที่รับ ไปประมวลผลในขั้นตอนต่อไป หากเกิดความผิดพลาดขึ้นก็อาจให้ด้านส่งทำการส่งข้อมูลเดิมมาใหม่ ในการตรวจสอบความผิดพลาดที่เครื่องรับนั้นมีวิธีง่าย ๆ ที่สามารถจะตรวจสอบได้ว่าข้อมูลที่รับเข้ามาเกิดความผิดพลาดหรือไม่ แต่ไม่สามารถจะบอกได้ว่าผิดพลาดที่ตำแหน่งใด ซึ่งจะเรียกรหัสตรวจสอบความผิดพลาดนี้ว่า รหัสตรวจคู่ (Parity check code) หลักการของรหัสตรวจคู่ คือ จะทำการเติมบิตต่อท้ายข่าวสาร (information bit) ที่ทางด้านส่งเพื่อให้ผลบวกเลขฐานสองของบิตทั้งหมด (รวมทั้งบิตที่เพิ่มด้วย) เป็น 0 หรือ 1 แล้วแต่ว่าเป็นภาวะคู่หรือภาวะคี่ (Even / Odd Parity) บิตที่ทำการเพิ่มเพื่อตรวจสอบความผิดพลาดนี้เรียกว่า บิตตรวจคู่ (Parity check bit) ซึ่งวิธีการดังกล่าวสามารถที่จะทำการตรวจสอบความผิดพลาดของข้อมูลได้ง่ายๆ โดยการคำนวณผลบวกไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลขฐานสองของจำนวนบิตทั้งหมดที่ได้รับว่าเป็นเลขคู่ 0 หรือ เลขคี่ 1 ตามที่ตกลงกันหรือไม่ ถ้าไม่ก็แสดงว่าเกิดความผิดพลาดของข้อมูล สมมติบิตที่ได้รับเป็นชนิดภาวะคู่ และบิตที่ผิดพลาดคือบิตที่ 3 เป็น 1 แทนที่จะเป็น 0 ผลบวกเลขฐานสองของบิตทั้งหมดจะได้ 1 ก็จะทราบได้ทันทีว่าข้อมูลเกิดความผิดพลาด แต่ไม่สามารถตรวจสอบได้ว่าผิดที่บิตไหน และสังเกตว่ากรณีที่เกิดผิด 2 บิตพร้อมกันก็ไม่สามารถตรวจสอบได้ว่าเกิดบิตผิด ฉะนั้นรหัสตรวจคู่จึงควรใช้ในกรณีที่ไม่ว่างมีบิตผิดไม่เกินกว่า 1 บิต

2.1.1 รหัสลิเนียร์บล็อก

เป็นรหัสที่ประกอบด้วยเวกเตอร์ที่มีขนาดความยาวจำกัด ซึ่งจะถูกรับเรียกว่า คำรหัส (Code words) ความยาวของคำรหัสคือ จำนวนตัวประกอบทั้งหมดที่มีอยู่ในเวกเตอร์ซึ่งจะมีค่าเท่ากับ n โดยตัวประกอบแต่ละตัวจะเรียกว่า บิต ซึ่งคำรหัสมีจะเลือกจากจำนวนตัวเลขทั้งหมด q หมายเลขถ้าหากตัวประกอบในเวกเตอร์ประกอบด้วยค่าเพียงสองค่า คือ 1 และ 0 รหัสนี้ถูกเรียกว่า รหัสไบนารี หาก $q > 2$ รหัสนี้จะถูกเรียกว่า นอนไบนารี



รูปที่ 2.2 แผนภาพของเครื่องเข้ารหัสสำหรับรหัสลิเนียร์บล็อก

1) ค่าพารามิเตอร์ของรหัสลิเนียร์บล็อก

ในการเข้ารหัสของข้อมูลซึ่งมีขนาดความยาวเท่ากับ k บิต หลังจากผ่านการเข้ารหัสจะได้ความยาวของคำรหัสมีค่าเท่ากับ n บิต ซึ่งขนาด $n - k$ บิต เป็นบิตที่เพิ่มรวมเข้าไปกับข้อมูล จะถูกเรียกว่า พาริตีบิตหรือบิตตรวจสอบ โดยรหัสที่ได้จะถูกเรียกว่าเป็น รหัส (n, k) ซึ่งอัตราส่วนของจำนวนบิตของข้อมูลกับความยาวของคำรหัส $k/n = R_c$ เรียกว่า อัตราการเข้ารหัส (Code rate)

ตัวพารามิเตอร์มีค่าหนึ่งที่มีความสำคัญของการเข้ารหัส คือ น้ำหนักแฮมมิง (Hamming weight) หมายถึง จำนวนบิตของรหัสซึ่งมีค่าไม่เท่ากับศูนย์ เช่น รหัส 101000 จะมีน้ำหนักเท่ากับ 2 หากมีรหัสลิเนียร์บล็อก 2 คำ คือ

$$C_i = 10011010$$

$$C_j = 11110000$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการหาค่าความแตกต่างระหว่างคำรหัสทั้งสองนี้จะวัดได้จากจำนวนบิตหรือตำแหน่งของบิตที่มีค่าแตกต่างกัน ซึ่งจะเรียกค่าที่ได้ว่าระยะแฮมมิง (Hamming distance) เขียนได้เป็น d_{ij} โดยที่ $i \neq j$ จากตัวอย่างข้างต้นจะพบว่า ค่าระยะแฮมมิงมีค่าเท่ากับ 4 โดยที่ค่าของระยะแฮมมิงมีค่าระหว่าง $0 < d_{ij} \leq n$ ค่าที่ต่ำสุดของ d_{ij} สำหรับคำรหัสใดๆ จะเรียกว่า ระยะความแตกต่างต่ำสุด (Minimum distance) ของรหัส เขียนได้เป็น d_{\min}

2) ความสามารถในการตรวจสอบและแก้ไขความผิดพลาดของข้อมูลของรหัสลิเนียร์บล็อก

รหัสลิเนียร์บล็อกสามารถตรวจสอบและแก้ไขความผิดพลาดของข้อมูลได้โดยการตรวจสอบกับซินโดรม ($S = RH^T$) ว่าถ้า $S = 0$ ก็แสดงว่ารหัสที่ได้รับนั้นไม่ผิดพลาดและถ้า $S \neq 0$ ก็แสดงว่ารหัสที่ได้รับผิดพลาดซึ่งพบว่ารหัสลิเนียร์บล็อก สามารถตรวจสอบและแก้ไขบิตที่ผิดพลาดได้ในการศึกษาความสามารถในการตรวจสอบและแก้ไขความผิดพลาดของข้อมูลของรหัสลิเนียร์บล็อกนั้นจะต้องใช้สิ่งเหล่านี้วัดความสามารถดังกล่าว เช่น น้ำหนักแฮมมิง (Hamming weight) ของคำรหัส และค่าระยะแฮมมิง (Hamming distance) ระหว่างคำรหัส 2 คำ

ในรูปที่ 2.3 แสดงถึงค่าระยะแฮมมิงของรหัสสองรหัส คือ U และ V โดยจุดดำที่อยู่บนเส้นหมายถึงการที่ค่าของรหัสถูกรบกวน จากรูป 2.3 ก แสดงถึงด้านรับ รับสัญญาณที่เวกเตอร์ r_1 ซึ่งมีระยะห่างจาก U เท่ากับ 1 และระยะห่างจาก V เท่ากับ 4 การแก้ไขความผิดพลาดทำได้โดยอาศัยความน่าจะเป็นที่จะเกิดขึ้นได้มากที่สุด นั่นคือ ในกรณีนี้จะทำการเลือกสัญญาณ U เมื่อได้รับ r_1 นั่นคือ r_1 เกิดจากการที่เกิดความผิดพลาดขึ้น 1 บิต จากการส่งสัญญาณ U ในระหว่างการส่งสัญญาณ แต่ทางด้านรับก็สามารถที่จะแก้ไขความผิดพลาดนี้ได้ เช่นเดียวกันหากเกิดความผิดพลาดขึ้น 2 บิต เนื่องจากการส่งสัญญาณ U ซึ่งมีผลทำให้ด้านรับรับสัญญาณ r_2 ซึ่งจะมีระยะห่างจาก U เท่ากับ 2 และระยะห่างจาก V เท่ากับ 3 ดังแสดงในรูปที่ 2.3 ข การถอดรหัสยังคงเลือกว่าสัญญาณ r_2 ที่ได้รับเกิดจากการส่งสัญญาณ U นั่นเอง ในกรณีที่เกิดความผิดพลาดขึ้น 3 บิต ของการส่งสัญญาณ U ซึ่งด้านรับรับได้เวกเตอร์ r_3 ซึ่งจะมีระยะห่างจาก U เท่ากับ 3 และห่างจาก V เท่ากับ 2 ซึ่งแสดงดังรูป 2.3 ค ในกรณีนี้ตัวถอดรหัสจะทำการเลือกสัญญาณ V ว่าเป็นสัญญาณที่ส่งมาจากด้านส่ง นั่นคือเกิดความผิดพลาดในการถอดรหัส

จากรูป 2.3 สามารถสรุปได้ว่า การตรวจสอบความผิดพลาดจะสามารถตรวจสอบได้ในกรณีที่มีความผิดพลาดเกิดขึ้น 1, 2, 3 และ 4 บิต ซึ่งแสดงเป็นจุดสีดำ ในกรณีที่ความผิดพลาดเกิดขึ้น 5 บิตเป็นผลทำให้ด้านรับจะรับสัญญาณเวกเตอร์ V จากการส่งสัญญาณเวกเตอร์ U ซึ่งเมื่อเกิดเหตุการณ์นี้ขึ้นด้านรับจะไม่สามารถตรวจสอบความผิดพลาดที่เกิดขึ้นได้


จะเห็นได้ว่าความสามารถในการตรวจสอบและแก้ไขความผิดพลาดของการเข้ารหัส จะมีความสัมพันธ์กับระยะความแตกต่างต่ำสุดระหว่างรหัสเวกเตอร์ทั้งสอง จากรูป 2.3 หากเวกเตอร์ด้านรับ r อยู่ในพื้นที่ส่วนที่ 1 จะทำการเลือกสัญญาณ U เป็นสัญญาณด้านส่ง หากเวกเตอร์ด้านรับ r อยู่ในพื้นที่ส่วนที่ 2 จะทำการเลือกสัญญาณ V เป็นสัญญาณด้านส่ง จะพบว่าเวกเตอร์ U และ V จะมีระยะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่หรือนำไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความแตกต่างต่ำสุด (d_{\min}) เท่ากับ 5 ซึ่งจะสามารถแก้ไขความผิดพลาดได้ 2 ตำแหน่ง ดังนั้นความสามารถในการแก้ไขความผิดพลาดของรหัสจะมีค่าเท่ากับ

$$t = \left\lfloor \frac{d_{\min} - 1}{2} \right\rfloor \quad (2.1)$$

โดย $[x]$ หมายถึง ค่าจำนวนเต็มที่มีค่ามากที่สุดแต่มีค่าเกิน x



รูปที่ 2.3 การตรวจสอบและแก้ไขความผิดพลาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2 รหัสวงเวียน

รหัสวงเวียนเป็นซับคลาส (Subclass) หนึ่งของรหัสลิเนียร์บล็อก รหัสลิเนียร์บล็อกมีขั้นตอนในการเลือกเมตริกซ์ตัวกำเนิดสำหรับรหัสที่แก้ไขบิตที่ผิดเพียง 1 บิตได้ง่าย แต่ขั้นตอนนี้ไม่สะดวกที่จะนำมาใช้ในการสร้างรหัสที่แก้ไขบิตที่ผิดมากกว่า 1 บิต รหัสวงเวียนจึงถูกนำมาใช้อย่างกว้างขวางเพราะมีโครงสร้างทางคณิตศาสตร์ที่เกื้ออำนวยให้สามารถออกแบบรหัสที่แก้ไขบิตที่ผิดมากกว่า 1 บิตได้ และการเข้ารหัส และการเข้ารหัสและการคำนวณซินโดรมก็สามารถสร้างขึ้นมาได้ง่ายๆโดยใช้ตัวชิฟริสเตอร์ (Shift register) ได้

รหัสวงเวียนสร้างคำรหัสโดยเลื่อนบิตข้อมูลผ่านตัวชิฟริสเตอร์ เช่น

$$c = (c_0, c_1, c_2, \dots, c_{n-1})$$

เป็นรหัสเวกเตอร์ของรหัสวงเวียน ถ้าเลื่อนรหัสเวกเตอร์ c เซียงวงเวียนไปทางขวา i ตำแหน่ง รหัสเวกเตอร์ที่ได้ก็ยังคงเป็นรหัสเวกเตอร์ของรหัสวงเวียนอีก ดังนี้

$$c^{(i)} = (c_{n-i}, c_{n-i+1}, \dots, c_0, c_1, \dots, c_{n-i-1})$$

คุณสมบัติของรหัสวงเวียนข้อนี้ ทำให้เราสามารถเขียนรหัสวงเวียนในรูปของพหุนาม (Polynomial) ที่มีกำลัง (Degree) $n-1$ ได้



$$c(x) = c_0 + c_1x + c_2x^2 + \dots + c_{n-1}x^{n-1} \quad (2.2)$$

สัมประสิทธิ์ของพหุนามจึงเป็น '0' หรือ '1' และเป็นไปตามกฎของผลบวกและผลคูณของเลขฐานสอง ดังนี้


$$\begin{array}{ll} 0+0 = 0 & 0 \cdot 0 = 0 \\ 0+1 = 1 & 0 \cdot 1 = 0 \\ 1+0 = 1 & 1 \cdot 0 = 0 \\ 1+1 = 0 & 1 \cdot 1 = 1 \end{array}$$

1) การเข้ารหัสโดยใช้ $(n-k)$ บิตชิฟริสเตอร์

ข้อดีของรหัสวงเวียนก็คือ วงจรเข้ารหัสและถอดรหัสสามารถใช้ชิ้นส่วนอิเล็กทรอนิกส์ง่ายๆ เช่น ชิฟริสเตอร์และตัวบวกเลขฐาน 2 (modulo 2 adder)

ถ้าเราให้ \rightarrow  แทนฟลิปฟล็อป (Flip flop) ที่อยู่ในชิฟริสเตอร์ \oplus แทนตัวบวกเลขฐาน 2 และ \rightarrow  แทนวงจรมี $g_i = 1$ และวงจรมี $g_i = 0$ ดังรูปที่ 2.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 เครื่องเข้ารหัสวงเวียน (n-k) ที่เกิดจาก $g(x) = 1 + g_1x + g_2x^2 + \dots + g_{n-k-1}x^{n-k-1} + x^{n-k}$

2) การถอดรหัสวงเวียน

สมมติว่ารหัสเวกเตอร์ V ถูกส่งผ่านช่องสื่อสารที่มีเสียงรบกวน เวกเตอร์ที่รับได้ R อาจจะไม่ตรงกับรหัสเวกเตอร์ หน้าที่ของเครื่องถอดรหัสวงเวียนคือ หาเวกเตอร์ที่ส่งจากเวกเตอร์ที่รับได้

ก่อนอื่นเครื่องถอดรหัสจะทดสอบเวกเตอร์ที่รับได้ว่าเป็นรหัสเวกเตอร์ หรือไม่โดยการคำนวณซินโดรมของคำที่รับได้ ถ้าซินโดรมเท่ากับศูนย์ เวกเตอร์ที่รับได้จะหารลงตัวโดยพหุนามตัวกำเนิด ของเวกเตอร์ที่รับได้คือ รหัสเวกเตอร์นั่นเอง เครื่องถอดรหัสจะยอมรับเวกเตอร์ที่รับได้เป็นรหัสเวกเตอร์ที่ส่งมา ถ้าซินโดรมไม่เท่ากับศูนย์ แสดงว่าเกิดความผิดพลาดในการส่งซินโดรม $S(x)$ ของเวกเตอร์ที่รับได้ $R(x)$ คือเศษที่เกิดจากการหาร $R(x)$ โดย $g(x)$ ดังนี้

$$\frac{R(x)}{g(x)} = P(x) + \frac{S(x)}{g(x)} \quad (2.3)$$

ในที่นี้ $P(x)$ คือ ผลลัพธ์จากการหาร

ซินโดรม $S(x)$ เป็น พหุนามที่มีกำลัง $n-k-1$ หรือน้อยกว่า ให้ $E(x)$ เป็น แพตเทิร์น ความผิดพลาดที่เกิดจากช่องสื่อสาร จะได้

$$R(x) = V(x) + E(x)$$

และ

$$\frac{R(x)}{g(x)} = \frac{V(x)}{g(x)} + \frac{E(x)}{g(x)} \quad (2.4)$$

แต่ $V(x) = D(x)g(x)$ ในที่นี้ $D(x)$ คือ พหุนามข้อมูล ฉะนั้นจากสมการ (2.3) และ (2.4) จะได้


$$E(x) = [P(x) + D(x)]g(x) + S(x) \quad (2.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S(x) = \text{Rem} \frac{E(x)}{g(x)} \quad (2.6)$$

ฉะนั้นซินโดรม $R(x)$ เท่ากับเศษที่เกิดจากการหาร แพตเทิร์นความผิดพลาดโดยพหุนามตัวกำเนิด และซินโดรมจะมีข่าวสารเกี่ยวกับ แพตเทิร์น ความผิดพลาดที่สามารถใช้ในการแก้ไขความผิดพลาดวงจรการหารที่ใช้ในการคำนวณซินโดรมนั้นแสดง ในรูปที่ 2.5 ซึ่งคล้ายกับวงจรการเข้ารหัสในรูปที่ 2.4

รหัสเวกเตอร์ที่รับได้ R ได้จากคำรหัสใดคำรหัสหนึ่งในจำนวน 2^k คำและความผิดพลาด E เช่น ถ้า $R = 0110010$ ซึ่งอาจมาจาก $C = 1110010$ และ $E = 1000000$ หรือ $C = 1101000$ และ $E = 1011010$ หรือ คำรหัสที่เหลือและความผิดพลาดตัวที่เหมาะสมก็ได้ อย่างไรก็ตาม แพตเทิร์นความผิดพลาดที่มีโอกาสมากที่สุดคือ แพตเทิร์น ความผิดพลาดที่มีน้ำหนักน้อยที่สุด ดังนั้นในที่นี้การถอดรหัสที่ถูกควรเป็น $C = 1110010$ และ $E = 1000000$ จึงเป็นการสะดวกในการสร้างตารางถอดรหัส (Decoding table) เพื่อเรียงซินโดรมที่ตรงกับความผิดพลาดที่จะแก้ไขทั้งหมดไว้



รูปที่ 2.5 แผนภาพของวงจรคำนวณซินโดรม $(n-k)$ สำหรับรหัสวงเวียน


2.1.3 คอนโวลูชันโค้ด

การเข้ารหัสช่องสัญญาณแบ่งเป็น 2 ชนิด คือ แบบลิเนียร์บล็อกและแบบคอนโวลูชันโค้ดโดยรหัสลิเนียร์บล็อก ตัวแปรที่สำคัญคือ จำนวนบิตของข้อมูลอินพุต k และจำนวนของบิตคำรหัส n โดยอัตราส่วนของตัวแปรทั้งสองเรียก อัตราการเข้ารหัส ในส่วนของคอนโวลูชันโค้ดจะอธิบายอยู่ในรูปของตัวแปร 3 ตัว คือ n k และ M โดยอัตราส่วนของ k/n ยังคงเรียกว่า อัตราการเข้ารหัส ส่วนตัวแปร M จะเรียกว่า ความยาวคอนสเตรินท์ (Constraint length) ซึ่งหมายถึง จำนวนของขั้นตอนกระบวนการในการเข้ารหัสของชิฟริจิสเตอร์ สิ่งที่แตกต่างกันระหว่างรหัสลิเนียร์บล็อกและคอนโวลูชันโค้ดที่สำคัญ คือ การเข้ารหัสแบบคอนโวลูชันโค้ดจะมีหน่วยความจำ โดยที่จำนวน n บิตเอาต์พุตของคอนโวลูชันโค้ดไม่เพียงขึ้นอยู่กับอินพุต k เท่านั้น แต่ยังขึ้นอยู่กับอินพุตก่อนหน้านี้ $M-1$ บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้แก่ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) หลักการเข้ารหัสแบบคอนโวลูชันโค้ด


การเข้ารหัสโดยทั่วไปของคอนโวลูชันโค้ดแสดงได้ดังรูป 2.6 โดยมีชิพริจิสเตอร์ kM ชั้น และมีวงจรวกกันแบบมอดูโล 2 (modulo - 2) n ตัว โดยที่ M เป็นความยาวคอนสเตรินท์โดยแต่ละครั้งที่อินพุต k บิตถูกเลื่อนเข้ามาชิพริจิสเตอร์ k ชั้น บิตที่อยู่ในชิพริจิสเตอร์จะถูกเลื่อนไปทางขวา และเอาที่พุดของวงจรวกจะถูกเลือกเพื่อเป็นรหัสสัญลักษณ์ (Code symbols) สัญลักษณ์ที่ได้จะผ่านวงจรมอดูเลตเพื่อเปลี่ยนเป็นรูปคลื่นเพื่อที่จะทำการส่งออกไปตามช่องสัญญาณ



รูปที่ 2.6 การเข้ารหัสแบบคอนโวลูชันโค้ดด้วยความยาวคอนสเตรินท์ M และอัตราการเข้ารหัส k/n

ในที่นี้จะทำการพิจารณาที่อินพุตบิตถูกชิพเข้าไปทีละ 1 บิต และเอาที่พุดที่ได้แต่ละข่าวสารจะมีความยาว n บิต ดังนั้นอัตราการเข้ารหัสมีค่า $1/n$ โดย n คือ รหัสสัญลักษณ์ (Code symbol) ที่เกิด ณ เวลา t_i ซึ่งประกอบด้วยคำสาขา (Branch word) ที่ i ; $U_i = u_{1i}, \dots, u_{ji}, \dots, u_{ni}$ โดย u_{ji} ($j = 1, 2, \dots, n$) คือ รหัสสัญลักษณ์ที่ j ของคำสาขาที่ i

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 การเข้าแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส $1/2$, ความยาวคอนสเตรินท์


รูปที่ 2.7 แสดงถึงแบบจำลองของการเข้ารหัสแบบคอนโวลูชันโค้ด โดยมีค่าคอนสเตรินท์ $M = 3$ เป็นรหัส (1,2) คือ อินพุต 1 บิต ให้เอาต์พุต 2 บิต โดยแต่ละช่วงเวลาดำเนินการแต่ละบิตจะถูกชิฟเข้าไปในรีจิสเตอร์ ซึ่งเอาต์พุตได้จากสวิตช์สุ่มเลือกจากวงจรรวมมอดูโล 2 แต่ละตัว (เช่น ในตอนแรกเลือกจากวงจรบวกตัวบน แล้วจึงเลือกจากวงจรบวกตัวล่าง) จะสังเกตเห็นว่านอกจากอินพุตแล้ว การเชื่อมต่อระหว่างตำแหน่งของรีจิสเตอร์กับวงจรรวมด้วยเวกเตอร์ โดยเวกเตอร์ดังกล่าวจะมีขนาดเท่ากับค่าคอนสเตรินท์ โดยจะมีค่าเป็น 1 หากมีการเชื่อมต่อ และจะมีค่าเป็น 0 เมื่อไม่มีการเชื่อมต่อโดยจากรูปที่ 2.7 สามารถเขียนการเชื่อมต่อเป็นเวกเตอร์ g_1 สำหรับการเชื่อมต่อด้านบน และ g_2 สำหรับการเชื่อมต่อด้านล่าง โดย

$$g_1 = 1 \ 1 \ 1$$

$$g_2 = 1 \ 0 \ 1$$

หากสมมติว่าข้อมูลอินพุต $m = 1 \ 0 \ 1$ ถูกทำการเข้ารหัสแบบคอนโวลูชันโค้ด โดยตัวเข้ารหัสแสดงได้ดังรูป 2.7 โดยอินพุตบิต 3 บิต ถูกชิฟเข้าไปในเวลา t_1 , t_2 , และ t_3 ซึ่งผลที่ได้แสดงได้ดังรูปที่ 2.8 ส่วนเวลา t_4 และ t_5 เป็นการชิฟบิต 0 เข้าไป เพื่อให้บิตข้อมูลบิตสุดท้ายถูกชิฟไปจนถึงรีจิสเตอร์ตัวสุดท้าย ส่วนเวลา t_6 เป็นการทำให้รีจิสเตอร์มีค่ากลับเป็น 0 ทั้งหมด โดยเอาต์พุตที่ได้จะมีค่าเท่ากับ $1 \ 1 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 1 \ 1$ โดยสัญลักษณ์ที่อยู่ซ้ายมือสุดจะถูกส่งออกไปก่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลำดับเอาต์พุต : 11 10 00 10 11

รูปที่ 2.8 ขั้นตอนการเข้ารหัสแบบคอนไวลูชันโค้ด อัตราการเข้ารหัส $\frac{1}{2}$ ความยาวคอนสเตรินท์ $M = 3$
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการอธิบายการเข้ารหัสแบบคอนโวลูชันโค้ดโดยทั่วไปสามารถอธิบายได้ 3 วิธี คือ แผนภาพต้นไม้ (Tree diagram) แผนภาพเทลลิส (Trellis diagram) และแผนภาพสแตต (State diagram) ซึ่งจะกล่าวในหัวข้อต่อไป

2) แผนภาพสแตต

ในการเข้ารหัสแบบคอนโวลูชันโค้ด จะเกิดสถานะของรีจิสเตอร์ซึ่งมีผลกับสัญญาณเอาต์พุต $M-1$ สถานะ โดยเมื่อนำสถานะดังกล่าวมาเขียนเป็นแผนภาพบล็อก และเชื่อมต่อแต่ละสถานะเข้าด้วยกันจะได้แผนภาพสแตต โดยเส้นทางที่เชื่อมต่อระหว่างสถานะต่างๆจะหมายถึง เอาต์พุตของค่าสาขา ซึ่งเป็นผลมาจากการเปลี่ยนจากสถานะหนึ่งไปเป็นอีกสถานะหนึ่ง ซึ่งสามารถแสดงได้ดังรูป 2.9 ซึ่งสถานะในรีจิสเตอร์ประกอบด้วย $a = 00, b = 10, c = 01$ และ $d = 11$ ในการเปลี่ยนสถานะนั้นสามารถทำได้จากอินพุตที่เข้ามา ในกรณีที่ป็นเส้นปะ หมายถึง อินพุต 0 ส่วนที่เป็นเส้นทึบ หมายถึง อินพุต 1



รูปที่ 2.9 แผนภาพสแตตของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส $1/2$ และ $M=3$

3) แผนภาพต้นไม้

ถึงแม้ว่าแผนภาพสแตตจะอธิบายถึงการเข้ารหัสแบบคอนโวลูชันโค้ดได้ดี แต่เนื่องจากแผนภาพสแตตไม่สามารถอธิบายสถานะในแต่ละเวลาที่เปลี่ยนไป ดังนั้นจึงมีการนำเสนอแผนภาพต้นไม้ซึ่ง

แผนภาพต้นไม้แสดงดังรูป 2.10 โดยเมื่ออินพุตมีค่าเป็น 0 สาขาของค่าจะอยู่ที่สาขาทางขวามือด้านบนบน แต่เมื่ออินพุตมีค่าเป็น 1 สาขาของค่าจะอยู่ที่สาขาทางขวามือด้านล่าง โดยสมมติว่าในสภาวะเริ่มต้นมีค่าเป็น 0 หากอินพุตมีค่าเป็น 0 เข้ามา เอาต์พุตค่าสาขาที่ได้มีค่าเป็น 00 แต่หากอินพุตมีค่าเป็น 1


เอาต์พุตค่าสาขาจะมีค่าเป็น 11 จากรูป 2.10 แสดงอินพุตบิตมีค่า 11011 โดยเอาต์พุตที่ได้แสดงได้ดังเส้นทึบ ซึ่งทำให้ลำดับรหัสคามีค่าเป็น 1101010001

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตามแผนภาพต้นไม้ที่มีปัญหาตรงที่ไม่สามารถอธิบายลำดับที่มีความยาวมากๆ โดยจำนวนของสาขาจะมีค่าเพิ่มขึ้นด้วยฟังก์ชัน 2^n โดย n คือจำนวนบิตของลำดับอินพุต

4) แผนภาพเทลลิส

จากรูป 2.10 จะพบว่าเมื่อเวลา t_1 โครงสร้างจะซ้ำแบบเดิม นั่นคือ โครงสร้างจะซ้ำเดิมหลังจากสาขาที่ 3 (โดยทั่วไปเป็นหลังจากสาขาที่ M โดย M เป็นความยาวคอนสเตรินท์) โดยแต่ละโหนดของแผนภาพต้นไม้จะสอดคล้องกับสถานะต่างๆ 4 สถานะในรีจิสเตอร์ คือ $a = 00$, $b = 10$, $c = 01$ และ $d = 11$ โดยที่เวลา t_1 สาขาแรกจะทำให้เกิดโหนด 2 โหนด คือ a และ b และแต่ละสาขาต่อไปก็จะเกิดโหนด 2 โหนดเช่นเดียวกัน โดยที่สาขาที่ 2 ณ เวลา t_2 ทำให้เกิดโหนด a, b, c , และ d และสาขาที่ 3 จะมีทั้งหมด 8 โหนด โดยเป็นโหนด a, b, c , และ d อย่างละ 2 โหนด จะเห็นได้ว่าสาขาที่เกิดขึ้นจะมีสถานะซ้ำแบบเดิมทั้งครึ่งบนและครึ่งล่างของแผนภาพต้นไม้จะมีค่าเหมือนกัน ดังนั้นเมื่อนำมาเขียนแผนภาพใหม่ ซึ่งแสดงได้รูป 2.11 จะเรียกแผนภาพนี้ว่า แผนภาพเทลลิส



รูปที่ 2.11 แผนภาพเทลลิสของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส $1/2$ และ $M=3$


เช่นเดียวกับกับแผนภาพสเตจ เส้นทึบหมายถึง เอทพุตที่เกิดจากอินพุตบิตที่มีค่า 0 และเส้นปะหมายถึง เอทพุตที่เกิดจากอินพุตบิตที่มีค่า 1 โดยเทลลิส จะมีโหนดทั้งหมด 2^{M-1} โหนด แต่ละโหนดของเทลลิส หมายถึง สถานะต่างๆ เช่น $a = 00$, $b = 10$, $c = 01$ และ $d = 11$ จากรูปที่ 2.11 แผนภาพเทลลิส จะมีโครงสร้างที่ซ้ำแบบเดิมหลังจากผ่านไป 3 สาขา นั่นคือ ที่เวลา t_4 เอทพุตในแต่ละสาขา คือ การเปลี่ยนสถานะจากสถานะหนึ่งเป็นอีกสถานะหนึ่งซึ่งแสดงได้ตามสาขาของเทลลิส ตามรูป 2.11

5) การถอดรหัสการประสานด้วยวิธีไวตาบิ

การถอดรหัสด้วยวิธีไวตาบิ จะทำการเปรียบเทียบเส้นทางที่แตกต่างกัน 2 เส้นทางที่ให้สถานะของรีจิสเตอร์เดียวกัน โดยเส้นทางที่ดีที่สุดจะถูกเลือกและจะถูกเรียกว่า เส้นทางที่เหลื่ออยู่ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Surviving path) จากรูปที่ 2.7 สามารถนำมาเขียนการถอดรหัสแผนภาพเทลลิส ได้ดังรูป 2.12 โดยหมายเลขที่เขียนบนสาขา เทลลิส ในแต่ละเวลา t_i จะเป็นระยะห่างแฮมมิงระหว่างรหัสสัญลักษณ์ที่รับได้กับคำสาขาที่ได้จากการเข้ารหัสเทลลิส โดยรูป 2.12 m เป็นลำดับบิตอินพุต U เป็นลำดับคำรหัสที่ส่งจากด้านส่ง และ Z แทนลำดับที่รับได้

ข้อมูลอินพุต	m :	1	1	0	1	1	...
ลำดับคำรหัสที่ส่ง	U :	11	01	01	00	01	...
ลำดับที่รับได้	Z :	11	01	01	10	01	...




รูปที่ 2.12 การถอดรหัสโดยใช้แผนภาพเทลลิส ของการเข้ารหัสแบบคอนโวลูชันโค้ดด้วยอัตราการเข้ารหัส $1/2$ และ $M=3$

จากรูปที่ 2.12 ลำดับที่รับได้ Z ณ เวลา t_1 มีค่าเป็น 11 เมื่อเปรียบเทียบกับรูปที่ 2.11 ซึ่งเปลี่ยนจากสถานะ $00 \rightarrow 00$ จะได้เอาที่พูดคำสาขา 00 ซึ่งทำให้มีความแตกต่างระยะแฮมมิงเท่ากับ 2 และการเปลี่ยนจากสถานะ $00 \rightarrow 10$ ณ เวลา t_1 ได้เอาที่พูดคำสาขา 11 ซึ่งจะสอดคล้องกับรหัสที่รับได้ นั่นคือ มีความแตกต่างระยะแฮมมิงเท่ากับ 0 ซึ่งจะทำให้การเปรียบเทียบแบบนี้ไปเรื่อยในแต่ละช่วงเวลา t_i ในกระบวนการถอดรหัสโดยใช้เมตริกซ์ของความแตกต่างระยะแฮมมิงตลอดเส้นทาง เทลลิสนี้ เพื่อจะหาเส้นทางที่น่าจะเป็นไปได้มากที่สุด หรือเส้นทางที่ให้ค่าความแตกต่างของระยะแฮมมิงต่ำสุด

พื้นฐานการถอดรหัสด้วยวิธีไวตาดิ คือ เมื่อมีเส้นทางสองเส้นทางของเทลลิส ที่มาพบกันที่สถานเดียวกันจะมีเส้นทางหนึ่งจะไม่ถูกนำมาพิจารณาอีก ในรูปที่ 2.13 แสดงสองเส้นทางที่มาพบกันที่เวลา t_5 ณ สถานะ 00 ซึ่งจะต้องทำการพิจารณาเมตริกซ์ความแตกต่างของระยะแฮมมิงโดยรวมระหว่างสองเส้นทาง ซึ่งจะเป็นผลรวมของเมตริกซ์ความแตกต่างของระยะแฮมมิงในแต่ละช่วงเวลา t_i จะพบว่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.13 ในเส้นทางบนจะให้ผลรวมของเมตริกซ์ความแตกต่างของระยะแฮมมิงเท่ากับ 4 และเส้นทางล่างได้ผลรวมของเมตริกซ์ความแตกต่างของระยะแฮมมิงเท่ากับ 1 แสดงว่าเส้นทางด้านบนจะไม่ถูกนำมาพิจารณาอีก เนื่องจากให้ค่าเมตริกซ์ความแตกต่างของระยะแฮมมิงมากกว่าเส้นทางด้านล่าง




รูปที่ 2.13 เมตริกซ์เส้นทางสองเส้นทางที่มาพบกัน


ในกระบวนการถอดรหัสด้วยวิธีไวตาบี จะทำการคำนวณเมตริกซ์ระหว่างสองเส้นทางที่มาถึงสถานะเดียวกัน จากนั้นจะทำการกำจัดเส้นทางหนึ่งทิ้งไป โดยในการคำนวณดังกล่าวจะทำในแต่ละโหนด ณ เวลา t จากนั้นจึงจะถอดรหัส ณ เวลาถัดไปซึ่งจะทำการคำนวณดังกล่าวซ้ำอีก ซึ่งรูปที่ 2.14 แสดงขั้นตอนการถอดรหัสด้วยวิธีไวตาบี โดยสมมติให้ข้อมูลอินพุตเป็น m รหัสคำเป็น U และลำดับที่รับได้ Z เช่นเดียวกับรูปที่ 2.12 เมื่อเวลา t_1 ด้านรับรับได้ 11 จากรูปที่ 2.14ก มีเปลี่ยนจากสถานะ $00 \rightarrow 00$ และ $00 \rightarrow 10$ ซึ่งจะมีเมตริกซ์สาขาเท่ากับ 2 และ 0 ตามลำดับต่อมาที่เวลา t_2 ในแต่ละสถานะจะมีสาขาอย่างละ 2 สาขาซึ่งแสดงได้ดังรูป 2.14ข โดยผลรวมของเมตริกซ์ของแต่ละสาขามีค่าเป็น $\lambda_u, \lambda_v, \lambda_w$ และ λ_x ที่เวลา t_3 ในแต่ละสถานะยังคงมีอีก 2 สาขา ซึ่งแสดงได้ดังรูป 2.14ค เป็นผลทำให้แต่ละโหนดจะมีเส้นทางที่มาถึง 2 เส้นทาง จากที่กล่าวไว้ในตอนต้น เส้นทางที่ให้ค่าผลเมตริกซ์เส้นทางมากที่สุดจะถูกกำจัดออกไป เส้นทางที่เหลืออยู่แสดงได้ดังรูป 2.14ง ซึ่งเมื่อถึงกระบวนการนี้จะพบว่าที่เวลาระหว่าง t_1 และ t_2 ตัวถอดรหัสจะเลือกเส้นทาง $00 \rightarrow 10$ เนื่องจากการเปลี่ยนสถานะดังกล่าวเกิดจากอินพุตที่มีค่าบิตเป็น 1 ดังนั้นตัวถอดรหัสจึงถอดรหัสได้บิตแรก คือ 1 จะพบว่ากระบวนการถอดรหัสบิตแรกนั้นจะทำได้เมื่อเวลาผ่านไปช่วงเวลาหนึ่ง

ในแต่ละกระบวนการถอดรหัสแต่ละโหนดจะมีเส้นทางที่มาถึง 2 เส้นทาง ซึ่งรูปที่ 2.14จ แสดงเส้นทางที่มาถึงโหนดเมื่อเวลา t_5 ซึ่งเส้นทางหนึ่งจะถูกกำจัด เส้นทางที่เหลือแสดงได้ดังรูปที่ 2.14ฉ จะเห็นได้ว่ายังไม่สามารถที่จะถอดรหัสบิตที่สองได้ รูปที่ 2.14ซ และรูปที่ 2.14ช แสดงเส้นทางที่มาถึงไม่ว่าการณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โหนดและเส้นทางที่เหลือเมื่อเวลา t_0 พบว่าสามารถทำการถอดรหัสบิตที่สองได้ ซึ่งมีค่าเป็น 1 ซึ่งจะทำให้การถอดรหัสในลักษณะเช่นนี้ไปจนกว่าจะถอดรหัสได้ครบ




รูปที่ 2.14 การเลือกเส้นทางที่เหลืออยู่
(ก) เส้นทางที่เหลือเมื่อเวลา t_2




รูปที่ 2.14 (ข) เส้นทางที่เหลือเมื่อเวลา t_3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.14 (ด) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_4




รูปที่ 2.14 (ง) เส้นทางที่เหลือเมื่อเวลา t_4




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 2.14 (จ) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_5
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 (จ) เส้นทางที่เหลือเมื่อเวลา t_5




รูปที่ 2.14 (ข) การเปรียบเทียบเมตริกซ์เมื่อเวลา t_6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษานานับ ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 2.14 (ค) เส้นทางที่เหลือเมื่อเวลา t_6
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Simulation Results for Rate 1/2 Convolutional Coding with Viterbi Decoding
on an AWGN Channel with Various Convolutional Code Constraint Lengths**



รูปที่ 2.15 แสดงผลลัพธ์การจำลองการทำงานของกรเข้ารหัสแบบคอนโวลูชัน(อัตราการเข้ารหัสข้อมูล 1/2) ด้วยวิธีของไวตาบิติโค้ดคั้งบนช่องสัญญาณรบกวนขาว (AWGN : Aditive White Gaussian Noise) ในกรณีที่มีค่าความยาวของคอนสเตรินท์ต่างกัน

จากกราฟพบว่าที่สภาวะของช่องสัญญาณรบกวนขาวค่าของความน่าจะเป็นในการเกิดความผิดพลาดของข้อมูลในลักษณะของข้อมูลที่มีการเข้ารหัสจะมีค่าน้อยกว่าลักษณะของข้อมูลที่ไม่มีการเข้ารหัสและเมื่อพิจารณาภายใต้เงื่อนไขของการเข้ารหัสที่อัตราการเข้ารหัสข้อมูลเท่ากันพบว่า หากมีการใช้ค่าของความยาวคอนสเตรินท์ที่มีค่ามากขึ้นยิ่งจะทำให้ความน่าจะเป็นในการเกิดความผิดพลาดของข้อมูลลดน้อยลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2 ภาษาวีเอชดีแอล

ความซับซ้อนและขนาดของระบบดิจิทัลในปัจจุบันได้เพิ่มมากขึ้นทุกขณะ ส่งผลให้มีการนำคอมพิวเตอร์เพื่อช่วยในการออกแบบ มาใช้ในกระบวนการออกแบบฮาร์ดแวร์เพิ่มขึ้นเช่นกัน อีกทั้งอุปกรณ์และวิธีการออกแบบใหม่ๆ ก็ถูกพัฒนาขึ้นมาเพื่อช่วยอำนวยความสะดวกให้กับนักออกแบบมากขึ้นด้วย สำหรับภาษาบรรยายอุปกรณ์ฮาร์ดแวร์ เอชดีแอล (HDL: Hardware Description Language) ก็เป็นเครื่องมืออย่างหนึ่งที่ได้รับการพัฒนาอย่างต่อเนื่องเพื่อช่วยในการปรับปรุงกระบวนการออกแบบระบบดิจิทัลเป็นไปอย่างมีประสิทธิภาพ

2.2.1 การออกแบบระบบดิจิทัล

ในการออกแบบระบบดิจิทัล เริ่มตั้งแต่การกำเนิดแนวความคิดเบื้องต้นจนกระทั่งได้ออกมาเป็นอุปกรณ์ฮาร์ดแวร์ที่ใช้งานได้จะต้องผ่านขั้นตอนต่างๆ มากมาย และในแต่ละขั้นตอนผู้ออกแบบจะต้องตรวจสอบผลลัพธ์ในแต่ละขั้นก่อนเข้าสู่กระบวนการออกแบบในขั้นต่อไป


รูปที่ 2.16 แสดงขั้นตอนปกติที่ใช้ในการออกแบบระบบดิจิทัลทั่วไป ขั้นแรกผู้ออกแบบจะกำหนดแนวความคิดในการออกแบบ แล้วทำการพัฒนาให้สามารถนำไปใช้ได้อย่างสมบูรณ์ ซึ่งภายในขั้นตอนนี้ผู้ออกแบบจำเป็นต้องสร้างรูปแบบระบบเชิงพฤติกรรมขึ้นมาตรวจสอบซึ่งอาจจะเป็นผังงานแสดงแบบหรือรหัสคำสั่งเทียม(Pseudo code) ก็ได้



รูปที่ 2.16 แสดงขั้นตอนการออกแบบระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนต่อไปเป็นการออกแบบระบบเส้นทางของข้อมูล ผู้ออกแบบจะกำหนดส่วนประกอบของรีจิสเตอร์และวงจรถลอจิกที่จำเป็นทั้งหมด เพื่อนำมาประกอบเป็นระบบที่สมบูรณ์ โดยแต่ละองค์ประกอบสามารถเชื่อมต่อกันด้วยบัสหนึ่งหรือสองทิศทาง (Unidirectional or Bidirectional Bus) กระบวนการในการควบคุมการเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์และวงจรถลอจิกจะขึ้นอยู่กับพฤติกรรมของระบบที่กำหนดไว้ดังรูปที่ 2.17



รูปที่ 2.17 การออกแบบระบบเส้นทางข้อมูล

ขั้นตอนถัดมาเป็นการออกแบบวงจรถลอจิกซึ่งจะเกี่ยวข้องกับการนำเกทดิจิทัลพื้นฐาน และฟลิปฟลอป (Flip – Flop) มาประกอบเป็นอุปกรณ์ย่อยต่าง ๆ เช่นรีจิสเตอร์เก็บข้อมูล บัสวงจรถลอจิก และส่วนควบคุมฮาร์ดแวร์ ซึ่งผลลัพธ์ที่ได้ในขั้นตอนนี้จะเป็นเครือข่ายของการโยงใยระหว่างเกทและฟลิปฟลอปนั่นเอง

การออกแบบในขั้นตอนนี้เป็นการเปลี่ยนเครือข่ายการโยงใยที่ได้จากขั้นตอนที่แล้ว ให้เป็นลำดับของทรานซิสเตอร์ (Transistor List) และ eworkงาน (Layout) ซึ่งขั้นตอนนี้จะเกี่ยวข้องกัน โดยตรงกับการจัดวางทรานซิสเตอร์หรือไลบรารีเซลล์เพื่อแทนเกทและฟลิปฟลอปต่าง ๆ

และในขั้นตอนนี้สุดท้ายจะเป็นการส่งระบบที่ออกแบบไว้ไปทำการเจ็ที่โรงงานเพื่อผลิตออกมาเป็นวงจรรวมในที่สุด

2.2.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล

วีเอชดีแอล ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC: Very High Speed Integrated Circuit) เป็นภาษาโปรแกรมระดับสูง (High Level Language) ที่ใช้สำหรับการออกแบบฮาร์ดแวร์ในระบบดิจิทัล ตัวของภาษาสามารถบรรยายพฤติกรรมการทำงานในรูปของลำดับชั้น (Hierarchy) และสามารถเขียนได้หลายรูปแบบด้วยเหตุผลนี้จึงทำให้ภาษาวีเอชดีแอล เป็นเครื่องมือที่ใช้ออกแบบตั้งแต่ขั้นตอนบนสุด คือ แนวความคิดที่จะแก้ปัญหา ลงไปที่ละขั้นจนถึงขั้นตอนของการสร้างวงจจริง และตัวภาษาก็เปิดโอกาสให้วิศวกรได้พัฒนาและจำลองการทำงานของรูปแบบฟังก์ชันการทำงานของวงจอย่างสังเขป โดยไม่คำนึงถึงรายละเอียดเกี่ยวกับโครงสร้างวงจจริง นอกจากนี้ วีเอชดี

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ไว้สำหรับใช้ในวงการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอล ยังเป็นภาษาที่สนับสนุนลักษณะต่างๆ ของระบบดิจิทัลที่มีความซับซ้อนได้ทั้งหมด ดังนั้น วีเอชดีแอล จึงเป็นภาษาที่น่าสนใจในการศึกษาและนำไปใช้งานเป็นอย่างยิ่ง สำหรับมาตรฐานของภาษาที่ใช้บรรยายพฤติกรรมวงจร หรือฮาร์ดแวร์ของระบบสำหรับโครงการ วีเอชเอสไอซี ที่ ดีโอดีได้ให้ไว้สามารถสรุปได้ดังนี้

- ต้องเป็นภาษาที่นำไปเขียนรูปแบบระบบดิจิทัล และมีคุณสมบัติที่สามารถเข้าใจได้ทั้งมนุษย์และเครื่องคอมพิวเตอร์โดยไม่ต้องมีการแปลหรือเปลี่ยนแปลงอีก
- สามารถนำไปใช้เป็นเอกสารประกอบโครงการได้
- ต้องเป็นภาษาที่เขียนขึ้นสำหรับใช้จำลองการทำงานของวงจร

ฉะนั้นภาษาดังกล่าวนี้จึงจัดเป็นภาษาโปรแกรมระดับสูง เช่นเดียวกับภาษาปาสคาล หรือภาษาซี ซึ่งในทางวิศวกรรมภาษาที่ใช้ในการออกแบบฮาร์ดแวร์นี้เรียกว่า ภาษาโปรแกรมระดับสูง

2.2.3 องค์ประกอบพื้นฐานต่างๆ ของภาษาวีเอชดีแอล

ในการเขียนรูปแบบภาษาบรรยายระบบดิจิทัล ในมุมมองของการออกแบบลักษณะบนลงล่าง จะต้องทำความเข้าใจในเรื่องของ โครงสร้างและส่วนประกอบต่างๆ ของรูปแบบภาษาวีเอชดีแอลเสียก่อน ซึ่งส่วนประกอบที่สำคัญและเป็นพื้นฐานของการเขียน คือ

1) หน่วยการออกแบบเอนทิตี (Entity Design Unit)

หน่วยการออกแบบนี้ เป็นส่วนที่ใช้สำหรับติดต่อระหว่างโลกภายนอกกับรูปแบบที่เขียนขึ้นที่เรียกว่า หน่วยการออกแบบเอนทิตี ในส่วนนี้ใช้กำหนดจุดเชื่อมต่อ ของรูปแบบ กำหนดทิศทางการไหลของสัญญาณ และประเภทของค่าที่สามารถกำหนดให้กับสัญญาณตามจุดต่างๆ ของข้อมูลที่ไหลผ่านจุดต่อเหล่านั้น รูปที่ 2.18 แสดงให้เห็น โครงสร้างอย่างง่ายๆ ของ หน่วยการออกแบบเอนทิตี

```
ENTITY component_name IS
    Input and output ports
    Physical and other parameter
END [component_name];
```


รูปที่ 2.18 แสดงโครงสร้างโดยทั่วไปของหน่วยการออกแบบเอนทิตี

ส่วนนี้จะขึ้นต้นด้วยคำว่า ENTITY และ IS ระหว่างคำทั้งสองเป็นส่วนสำหรับชื่อของรูปแบบที่ต้องการจะเขียน (component_name) สำหรับการตั้งชื่อนั้นต้องเป็นไปตามกฎเกณฑ์ของภาษาหลังจากนั้นจะตามด้วยส่วนที่ใช้กำหนดช่องทางเข้าและออกข้อมูล (input – output) รวมทั้งพารามิเตอร์อื่นๆ ส่วนนี้เรียกว่าส่วนหัว (entity header) และที่สำคัญคือ หน่วยการออกแบบเอนทิตีจะต้องปิดท้ายด้วยคำว่า END และเครื่องหมายอัฒภาคเสมอ (;)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit)

คือส่วนที่ใช้เขียนบรรยายพฤติกรรมของรูปแบบ ในมุมมองของการจำลองการทำงาน พฤติกรรมต่างๆ ที่บรรยายในส่วนนี้ขึ้นอยู่กับข้อมูลที่ผ่านเข้าและออก ตรงช่องทางตลอดจนพารามิเตอร์ต่างๆ ที่กำหนดในหน่วยการออกแบบเอนทิตี รูปที่ 2.19 แสดงให้เห็นถึงโครงสร้างอย่างง่ายของหน่วยการออกแบบสถาปัตยกรรม



รูปที่ 2. 19 แสดง โครงสร้าง โดยทั่วไปของหน่วยการออกแบบสถาปัตยกรรม

ส่วนของหน่วยการออกแบบสถาปัตยกรรม เริ่มต้นด้วยคำว่า ARCHITECTURE และตามด้วยชื่อ (identifier) สิ่งที่ต้องกำหนดลงไปได้แก่ สิ่งที่แสดงให้เห็นว่า ARCHITECTURE นั้นใช้บรรยายหน่วยการออกแบบเอนทิตีใดๆ (OF < entity design unit > IS) ส่วนที่อยู่ระหว่าง ARCHITECTURE และ BEGIN เป็นพื้นที่ส่วนประกาศหน่วยของสถาปัตยกรรมกำหนด (architecture declarative area) ที่เป็นเพียงส่วนเพื่อเลือก (option) ในบริเวณนี้สามารถเขียนประกาศกำหนดค่าต่างๆ ที่จะนำไปใช้ภายในสถาปัตยกรรมนั้นได้ อาทิเช่นประเภท (type) ต่างๆ (ตัวอย่างเช่น bit, bit_vector), สัญญาณ (signal), ตัวคงที่ (constant), โปรแกรมย่อย (ได้แก่ function และ procedure) และอุปกรณ์ (component) ส่วนที่ใช้บรรยายความสัมพันธ์ระหว่างข้อมูลที่ไหลเข้า และไหลออกของรูปแบบ (สัญญาณที่กำหนดในชุดคำสั่ง PORT) นั้นจะถูกบรรยายในบริเวณเนื้อที่ระหว่างคำว่า BEGIN กับ END ของหน่วยการออกแบบสถาปัตยกรรม และนอกจากนั้นชุดคำสั่งทุกคำสั่งที่อยู่ภายในบริเวณนี้จะเป็นชุดคำสั่งแบบแข่งขันาน (concurrent statement) เท่านั้น หน่วยการออกแบบสถาปัตยกรรมจะต้องปิดท้ายด้วยคำสั่ง END และชื่อของสถาปัตยกรรมนั้นๆ ที่เป็นส่วนเพื่อเลือกโดยทั่วไปการเขียนรูปแบบระบบดิจิทัลด้วยภาษาวีเอชดีแอล สามารถเขียนได้ในลักษณะต่างๆ ดังนี้

- ประเภทการไหลของข้อมูล (Dataflow description)
- ประเภทพฤติกรรม (Behavioral description)
- ประเภทโครงสร้าง (Structure description)
- ประเภทผสม (Mixed model description)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) หน่วยการออกแบบแพ็คเกจ (Package Design Unit)

ข้อมูลต่างๆ ตลอดจน โปรแกรมย่อย (subprogram) ที่เป็นประโยชน์ต่อการเขียนรูปแบบบรรยายระบบดิจิทัล สามารถเก็บไว้ในส่วนที่เรียกว่า package ได้ และข้อมูลเหล่านี้สามารถถูกเรียกไปใช้ได้โดย entity design unit, architecture design unit หรือจาก package design unit อื่นๆ ด้วยชุดคำสั่ง USE statement นอกจากนั้นสิ่งที่นิยมทำกันมากคือรูปแบบ (model) มาตรฐานต่างๆ อาทิเช่น standard components (model ของ IC ตระกูล 74xx) จะถูกเก็บไว้ใน แพ็คเกจ ที่ทุกคนสามารถเข้าถึงและนำไปใช้ได้

โดยปกติแล้ว แพ็คเกจจะแบ่งออกเป็น 2 ส่วนคือ การประกาศแพ็คเกจ (Package declaration) และส่วนของบอดีแพ็คเกจ (Package body) เนื่องจาก แพ็คเกจถูกสร้างขึ้นเป็นส่วนแยกต่างหากออกจากรูปแบบที่กำลังเขียนอยู่ ฉะนั้นการที่นำแพ็คเกจไปใช้นั้นจะต้องมีการเชื่อมโยงหรืออ้างอิงเสียก่อน ซึ่งในภาษาวีเอชดีแอลสามารถกระทำได้ด้วยชุดคำสั่ง USE

- การประกาศแพ็คเกจ (Package Declaration)

ส่วนที่มีความสำคัญที่สุดของแพ็คเกจ (มองในแง่ของการนำไปใช้จากภายนอก) ได้แก่ การประกาศแพ็คเกจ เพราะจะเป็นส่วนที่กำหนดชื่อ (identifier) ของสิ่งที่ประกาศอยู่ในแพ็คเกจสำหรับนำไปใช้ภายนอกตัวของแพ็คเกจเอง ถ้าสิ่งใดๆ ถูกประกาศในส่วนของบอดีแพ็คเกจ แต่ไม่ถูกประกาศในการประกาศแพ็คเกจจะไม่สามารถถูกนำค่า และพฤติกรรมไปใช้จากส่วนนอกได้ ซึ่งสามารถเปรียบเทียบได้กับสิ่งที่ประกาศไว้ในส่วนของการประกาศเอนทิตี คือ จุดเชื่อมต่อ ที่มีหน้าที่ติดต่อกับโลกภายนอก ฉะนั้นโดยทั่วไปแล้วแพ็คเกจสามารถสร้างขึ้นได้โดยไม่จำเป็นต้องมีส่วน บอดีและยังสามารถถูกนำไปใช้จากรูปแบบ (model) ภายนอกได้เช่นใช้สำหรับประกาศ ชนิด(TYPE) หรือ สัญญาณ (global) เช่นเดียวกับบอดีแพ็คเกจที่ไม่จำเป็นต้องมีการประกาศแพ็คเกจ แต่แพ็คเกจนั้นจะไม่สามารถนำไปใช้ในรูปแบบ (model) อื่นได้ การเขียนการประกาศแพ็คเกจ มีกฎเกณฑ์ตามที่แสดงในรูปที่ 2.20

```

PACKAGE package_name IS
    package_declarative_part
END package_name ;

```

รูปที่ 2.20 แสดง โครงสร้างโดยทั่วไปของส่วนการประกาศแพ็คเกจ

- โครงสร้างของแพ็คเกจ (Package Body)

โครงสร้างที่ประกอบด้วยคำสั่งต่างๆ ในรูปของคำสั่งลำดับ ที่ใช้บรรยายฟังก์ชันการทำงานของโปรแกรมย่อย (Subprogram) ทั้งหลายที่ชื่อของโปรแกรมย่อยนั้นๆ ที่ถูกประกาศไปในส่วนของการประกาศแพ็คเกจ แล้วจะถูกเก็บไว้ในส่วนบอดีแพ็คเกจ แต่ถูกกำหนดค่าคงที่ต่างๆ อันได้แก่ตัวค่าคงที่ที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าเข้าข่ายเป็นการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถูกประกาศชื่อก่อนในส่วนของ การประกาศแพ็คเกจ แต่ถูกกำหนดค่าในส่วนของบอดีแพ็คเกจ ฉะนั้น ส่วนบอดีแพ็คเกจ จึงไม่จำเป็นต้องมี ถ้าในส่วนของ การประกาศแพ็คเกจ ไม่มีการประกาศชื่อ ที่เป็นโปรแกรมย่อย หรือ ค่าคงที่ การเขียนบอดีแพ็คเกจนั้นเป็นไปตามกฎเกณฑ์ที่แสดงในรูปที่ 2.21

```

PACKAGE BODY package_name IS

    declarative part

END package_name ;

```

รูปที่ 2.21 โครงสร้างของบอดีแพ็คเกจ

4) หน่วยการออกแบบโครงสร้างแบบ (Configuration Design Unit)

รูปแบบหนึ่งของระบบดิจิทัลไม่ว่าจะเป็นอะไร จะมีหน่วยการออกแบบเอนทิตีได้ เพียงหนึ่งเดียวเท่านั้น แต่ในขณะที่หน่วยการออกแบบเอนทิตี หนึ่งหน่วยนี้อาจจะมีสถาปัตยกรรม ที่เป็นหน่วยรองได้หลายหน่วย ดังนั้นจะต้องมี หน่วยการออกแบบโครงสร้างแบบมาเพื่อกำหนดการใช้โครงสร้าง (Configuration) ประกอบเอนทิตีกับหน่วยการออกแบบสถาปัตยกรรมหน่วยไหนเข้าด้วยกัน

```

CONFIGURATION identifier OF entity_name IS

    configuration_declarative_part

END;

```

รูปที่ 2.22 โครงสร้างโดยทั่วไปของหน่วยการออกแบบโครงสร้างแบบ

5) โปรแกรมย่อย

การใช้ฟังก์ชันและโพรซีเจอร์ใน วิเอชดีแอล เปรียบได้กับการใช้โปรแกรมย่อยในการเขียนโปรแกรมภาษาขั้นสูงต่างๆ ไปค่าที่ถูกส่งกลับหรือถูกเปลี่ยนแปลง โดยโปรแกรมย่อยอาจจะมีหรือไม่มีผลต่อฮาร์ดแวร์โดยตรงก็ได้ เช่นถ้าใช้ฟังก์ชันแทนการกระทำในสมการบูลีนก็จะมีผลต่อวงจรลอจิกจริงๆ ในขณะที่ถ้าใช้โปรแกรมย่อยในการเปลี่ยนชนิดของข้อมูลหรือในการคำนวณค่าการหน่วงเวลาแล้ว ก็จะไม่มีผลต่อโครงสร้างของฮาร์ดแวร์

6) โอเปอร์เรเตอร์

การบรรยายเชิงพฤติกรรมในภาษา วิเอชดีแอล มีตัวดำเนินการหรือโอเปอร์เรเตอร์ทางลอจิก และคณิตศาสตร์เช่นเดียวกับภาษาซอฟต์แวร์ทั่วไปดังรูปที่ 2.23

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<p style="text-align: center;">PREDEFIND OPERATORS</p> <p>LOGICAL OPERATORS : NOT AND OR NAND NORXOR</p> <p style="text-align: center;">OPERAND TYPE : BIT BOOLEAN</p> <p style="text-align: center;">RESULT TYPE : BIT BOOLEAN</p> <p>RELATIONAL OPERATORS : = / = < = > >=</p> <p style="text-align: center;">OPERAND TYPE : any type</p> <p style="text-align: center;">RESULT TYPE : Boolean</p> <p>ARITHMETIC OPERATORS : + - * / ** MOD REM ABS</p> <p style="text-align: center;">OPERAND TYPE : INTEGER REAL Physical</p> <p style="text-align: center;">RESULT TYPE : INTEGER REAL Physical</p> <p>CONCANTENATION OPERATOR : &</p> <p style="text-align: center;">OPERAND TYPE : ARRAY of any type</p> <p style="text-align: center;">RESULT TYPE : array of any type</p> <p style="text-align: center;">RESULT TYPE : array of any type</p>

รูปที่ 2.23 ตัวดำเนินการใน วีเอชดีแอล

7) เวลาและความพร้อมเพรียง

ในวงจรอิเล็กทรอนิกส์อุปกรณ์ทุกๆ ตัวจะอยู่ในสภาพเตรียมพร้อมเสมอ (Always Active) และจะมีเรื่องของเวลา เข้ามาเกี่ยวข้องในทุกๆ เหตุการณ์ที่เกิดขึ้นเสมอ วีเอชดีแอล เป็นภาษาที่ได้รับการออกแบบมาเพื่อให้สามารถบรรยายรูปแบบและการป้องกันของเวลา สำหรับการดำเนินงานของอุปกรณ์ได้อย่างถูกต้อง การบรรยายการทำงานที่อยู่ภายในส่วน ของการบรรยายสถาปัตยกรรม จะมีการทำงานที่พร้อมเพรียงกันเสมอ หรือแม้แต่โปรเซสซึ่งมีการทำงานภายในเป็น แบบลำดับคำสั่งก็ตาม ซึ่งหากมีหลายๆ โปรเซสอยู่ในโครงสร้างเดียวกัน ทุกๆ โปรเซสก็จะทำงานไปพร้อมๆ กันด้วย

8) สัญญาณและตัวแปร


สัญญาณมีลักษณะเป็นเสมือนตัวกลางฮาร์ดแวร์ ที่ใช้ในการผ่านข้อมูลและมีเรื่องของเวลา มาเกี่ยวข้องด้วยการกำหนดค่าให้สัญญาณจะใช้สัญลักษณ์ \leq ในการส่งค่าและสามารถใช้คำสั่ง AFTER เพื่อ กำหนดช่วงเวลาในการส่งผ่านค่าของสัญญาณ เช่น $\leq a$ AFTER 12 NS หมายถึงการกำหนดค่าสัญญาณ a ให้กับ w หลังจากเวลา ผ่านไป 12 นาโนวินาที ในทางตรงข้ามตัวแปรมีลักษณะเป็นเสมือนตัวกลางที่ใช้ในการส่งผ่านข้อมูลและไม่มีเรื่องของเวลาเข้ามาเกี่ยวข้องด้วย ซึ่งตัวแปรจะถูกใช้ในส่วนที่มีการทำงานเป็นแบบลำดับคำสั่งเช่นในฟังก์ชัน, โปรซีเจอร์และ โปรเซสสำหรับกำหนดค่าให้กับตัวแปรจะใช้สัญลักษณ์ $:=$ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 การบรรยายเชิงพฤติกรรม

การบรรยายลักษณะการทำงานของอุปกรณ์ฮาร์ดแวร์ในเชิงพฤติกรรม เป็นการบรรยายลักษณะการเปลี่ยนแปลงของข้อมูลในรูปแบบของอัลกอริทึม สำหรับการคำนวณผลลัพธ์ที่เกิดขึ้น ซึ่งสืบเนื่องมาจากการเปลี่ยนแปลงสถานะของข้อมูลที่เข้ามา โดยไม่คำนึงถึงลักษณะโครงสร้าง หรือความสัมพันธ์ของอุปกรณ์ที่อยู่ภายในว่าจะเป็นอย่างใด ในหัวข้อนี้จะแสดงถึงการบรรยายเชิงพฤติกรรมแทนการใช้ไมโครฮาร์ดแวร์รวมถึงข้อกำหนดต่างๆ ที่ควรรู้

2.2.5 การโปรเซส

โปรเซสเป็นรูปแบบพื้นฐานอย่างหนึ่งที่ใช้ในการกำหนดให้กับสัญญาณ โปรเซสจะอยู่ในสถานะที่เตรียมพร้อมอยู่เสมอและจะปฏิบัติคำสั่งพร้อมๆ กันกับโปรเซสอื่นๆ ที่อยู่ในสถาปัตยกรรมบรรยายเดียวกัน โดยโปรเซสจะปฏิบัติตามคำสั่งทันทีที่มีเหตุการณ์เกิดขึ้นกับสัญญาณที่อยู่ทางด้านขวามือของสัญญาณกำหนดค่าให้กับสัญญาณ (\Leftarrow) การบรรยาย โปรเซสจะเริ่มต้นด้วยคำสั่ง PROCESS และ END PROCESS ในรูปที่ 2.24 เป็นการแสดงส่วนประกอบของการบรรยายแบบ โปรเซส ซึ่งประกอบด้วยส่วนของการประกาศตัวแปรที่ต้องใช้และส่วนการปฏิบัติ คำสั่งเพื่อให้ได้ผลลัพธ์ที่ต้องการ



รูปที่ 2.24 รูปแบบของการบรรยายแบบ โปรเซส

2.2.6 การกำหนดตัวดำเนินการภายในโปรเซส

ตัวดำเนินการภายในโปรเซสมี 3 ชนิดคือ ตัวแปร (Variable) ไฟล์ (File) และตัวคงที่ (Constant) ซึ่งตัวดำเนินการทั้ง 3 ชนิดนี้หากมีการประกาศไว้ในโปรเซสใดก็จะใช้ได้เฉพาะภายในโปรเซสนั้นเท่านั้นสำหรับการติดต่อภายนอก หรือระหว่างโปรเซสสามารถทำได้โดยใช้สัญญาณ (Signal) หรือตัวคงที่ที่ได้ประกาศไว้ในส่วนของ ARCHITECTURE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.7 การกำหนดการกระทำภายในโปรเซส

การกระทำใดๆ ภายในโปรเซสจะเป็นการปฏิบัติแบบลำดับ (Sequential) เสมอ ซึ่งภายในโปรเซสสามารถใช้ประโยคเงื่อนไขหรือการทำซ้ำได้เช่น IF-ELSE,CASE-WHEN,FOR LOOP และ WHILE LOOP


2.2.8 การกระตุ้นและยับยั้งการกระทำของโปรเซส

การกระทำภายในโปรเซสจะอยู่ในสภาพเตรียมพร้อม และมีการปฏิบัติงานอยู่ตลอดเวลาที่มีการเปลี่ยนแปลงของเหตุการณ์ เกิดขึ้น อย่างไรก็ตามเราสามารถกระตุ้นหรือยับยั้งการกระทำภายในโปรเซสได้โดยการกำหนดรายการของสัญญาณที่ต้อง การให้โปรเซสปฏิบัติงานเมื่อมีเหตุการณ์เกิดขึ้นกับสัญญาณที่กำหนดไว้เท่านั้น ส่วนเหตุการณ์ใดๆ ที่เกิดขึ้นกับสัญญาณ ที่ไม่ได้กำหนดไว้ในรายการก็จะไม่ส่งผลให้มีการกระทำภายในโปรเซส ซึ่งรายการของสัญญาณนี้เรียกว่า Sensitivity List และกำหนดไว้ในวงเล็บหลังคำสั่ง PROCESS

2.2.9 การออกแบบจากบนลงล่าง (Top-Down Design)

ในการพัฒนางจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน วิศวกรหรือผู้ออกแบบมักจะมองการออกแบบให้อยู่ในรูปของ บล็อกไดอะแกรมก่อนที่จะทำวิเคราะห์ให้ลึกถึงรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้นอนุญาตให้อธิบายและวิเคราะห์การ ทำงานของแต่ละบล็อก รวมถึงการปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามต้องการนอกจากนี้ยังสามารถเพิ่มเติมในรายละเอียดในแต่ละขั้นตอนได้ ซึ่งหลักการนี้สอดคล้องกับหลักการออกแบบจากบนลงล่างนั่นเอง ถ้าทดลองเปรียบเทียบกับการออกแบบจากล่างขึ้นบน (Bottom-Up Design) จะเห็นได้ว่า การออกแบบจากล่างขึ้นบนจะใช้เวลาการออกแบบมากกว่า 90% เนื่องจากการวางวงจรด้วยอุปกรณ์ต่างๆ (Schematic capture) ที่ประกอบกันเข้าเป็นวงจรที่ต้องการออกแบบ ก่อนแล้วจึงทำการจำลองการทำงาน และตรวจสอบความถูกต้อง วีเอชดีแอล กับหลักการออกแบบจากบนลงล่างจึงเป็นทางออกให้กับวิศวกรให้สามารถ ออกแบบและพัฒนางจรที่มีความซับซ้อนได้มากขึ้น ทั้งยังช่วยลดเวลาและค่าใช้จ่ายในการออกแบบด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 ขั้นตอนการออกแบบจากบนลงล่าง

จากรูปที่ 2.25 แสดงถึงขั้นตอนการออกแบบจากบนลงล่าง ทั้งนี้ในทางปฏิบัติอาจมีข้อแตกต่างไปจากนี้บ้าง เล็กน้อยเนื่องจากขั้นตอนของการผลิต (Implementation) สามารถกระทำได้หลายเทคโนโลยี สำหรับรายละเอียดของขั้นตอน การออกแบบจากบนลงล่างในแต่ละขั้นตอนนี้มีดังนี้

1) ความต้องการของระบบและการวิเคราะห์ คือ การสร้างข้อกำหนดของความต้องการ และวิเคราะห์ระบบ เพื่อหาแนวความคิดและหลักการ (Idea and Concept) ในการแก้ปัญหา

2) รูปแบบและการจำลองการทำงาน คือ การเขียนรูปแบบของระบบที่ต้องการออกแบบโดยใช้ภาษา วีเอชดีแอล หรือ ภาษา เอชดีแอล อื่นๆ สำหรับบรรยายพฤติกรรมการทำงาน พร้อมทั้งจำลองการทำงาน เพื่อเปรียบเทียบและตรวจสอบความถูกต้องกับข้อกำหนด

3) ลอจิกและการทดสอบการสังเคราะห์ คือ หลังจากที่ได้อะกักรขั้นต้นพร้อมแนวความคิดที่ผ่านการตรวจสอบแล้วหลักการนี้จะถูกเพิ่มเติมรายละเอียดลงมาเป็นลำดับขั้นที่สอง จนกระทั่งอยู่ในระดับที่จะนำไปผลิตวงจรจริง หรือสังเคราะห์ในขั้นตอนนี้เองเทคโนโลยีที่จะมารองรับวงจรถูกออกแบบจะถูกกำหนดขึ้น และระบบช่วยการออกแบบจะสังเคราะห์วงจรที่ได้จากรูปแบบที่จะเขียนขึ้นให้อยู่ในรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรที่ประกอบด้วยอุปกรณ์อิเล็กทรอนิกส์ หรือวงจรในระดับเกท และการเชื่อมต่อระหว่างกันของ อุปกรณ์เหล่านั้นหรือไม่ก็อยู่ในรูปของโครงข่ายการเชื่อมต่อ ที่สามารถนำไปผลิตอุปกรณ์อื่นได้

4) การตรวจสอบเวลาก่อนการออกแบบ คือ หลังจากการสังเคราะห์ห้วงจรให้อยู่ในระดับเกทหรือ โครงข่ายการเชื่อมต่อแล้ว ข้อมูลนี้จะถูกใช้สำหรับจำลองการทำงานในเรื่องความถูกต้องของฟังก์ชัน พร้อมกับนำข้อมูลที่เกี่ยวข้องกับเวลาเข้ามาประกอบการพิจารณาด้วย ซึ่งตามปกติแล้วอุปกรณ์ ทาง อิเล็กทรอนิกส์ทุกชิ้นจะมีเวลาหน่วงของการแพร่กระจาย (Propagation Delay Time) เสมอ ถึงแม้ว่าจะเป็น เวลาที่น้อยมากในระดับนาโนวินาทีก็ตาม แต่ถ้าภายในวงจรหนึ่งประกอบด้วยเกทของฟังก์ชันต่างๆ จำนวน 10,000 เกท ขึ้นไป เวลาดังกล่าวนี้จะสะสมกันมากขึ้น จนอาจทำให้การทำงานของวงจรรวม ทั้งหมดผิดพลาดไป หรือไม่สามารทำงานในย่านความถี่สัญญาณนาฬิกาที่สูงได้

5) การออกแบบทางกายภาพและการวิเคราะห์ คือ ขั้นตอนการผลิตเป็นวงจรจริง (Technology and device mapping) โดยนำข้อมูลที่ได้จากการสังเคราะห์มาผลิต ซึ่งอาจ จะอยู่ในรูปของแผงวงจรไฟฟ้า ที่ประกอบด้วยอุปกรณ์หลายๆ ชิ้นหรืออยู่รูปของวงจรรวมเอซิก (ASIC)


6) การตรวจสอบเวลาหลังการออกแบบ คือ การทำการตรวจสอบการทำงานด้วยตัวแปรทางด้าน เวลาทั้งหมด เพื่อความถูกต้องของวงจรเป็นครั้งสุดท้ายก่อนนำไปรวมเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบ ดิจิตอล เนื่องจากในขั้นตอนนี้ วงจรที่ออกแบบ จะประกอบด้วยจุดต่อทางอินพุตและเอาต์พุต ซึ่งเป็นจุด ต่อสำหรับการรับและส่งสัญญาณกับภายนอก

7) การตรวจสอบระบบ คือ การนำวงจรที่ออกแบบไว้ประกอบเข้ากับอุปกรณ์อื่นๆ ให้เป็นระบบ ที่สมบูรณ์ แล้วทำการทดสอบการทำงานทั้งระบบร่วมกับอุปกรณ์อื่นๆ อีกครั้งเพื่อควบคุมคุณภาพของ ผลิตภัณฑ์

2.3 เอฟพีจีเอ

เทคโนโลยีความก้าวหน้าของอุตสาหกรรมอิเล็กทรอนิกส์ในปัจจุบัน ทำให้เกิดการพัฒนาคา ความสามารถของอุปกรณ์ต่างๆ ซึ่งทำให้ลดค่าใช้จ่ายต่างๆ ได้มาก ในขณะที่เดียวกันก็มีการเพิ่มประสิทธิภาพ และระดับความเชื่อถือได้ของวงจรรวมที่สูงขึ้นเห็น ได้ชัดจากเทคโนโลยีไมโครโปรเซสเซอร์ และหน่วย ความจำปัจจุบัน ทุกๆ ครั้งที่มีการพัฒนาขึ้นทำให้เกิดช่องว่างระหว่างวงจรรวมและไอซีมาตรฐานมากขึ้น นักออกแบบอุปกรณ์ทางด้านดิจิตอล ได้พิจารณาถึงการผลิตให้มีขนาดมากขึ้นและการผลิตวงจรรวมเอซิก (ASIC: Application Specific Integrated Circuit) ซึ่งวงจรรวมจะแบ่งตามสร้างออกเป็น 2 กลุ่ม คือ ฟিলด์ โปรแกรมเมเบิล (Field programmable) และ แมสโปรแกรมเมเบิล (Mask programmable) ดังแสดงในรูป ที่ 2.26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.26 ผังแสดงการแบ่งกลุ่มของวงจรรวมเอซิก

2.4 การออกแบบวงจรรหัสด้วย ชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอ เป็นอุปกรณ์ที่ใช้ในการโปรแกรมวงจรรหัสที่ได้ออกแบบลงไปเพื่อให้อุปกรณ์เอฟพีจีเอ มีฟังก์ชันการทำงานตามที่ออกแบบไว้ ในการทำชิพอุปกรณ์ ซึ่งเป็นวิธีการออกแบบ ไอซี (IC : Integrated Circuit) แบบ เซมิคัสตัม (Semicustom) อีกวิธีหนึ่ง เมื่อเทียบกับการทำ เอซิก แล้วนั้นก็ยังมีทั้งข้อดีและข้อเสีย คือ การทำ ชิพอุปกรณ์เอฟพีจีเอ จะมีข้อจำกัดในด้านขนาดของวงจรรหัสเพราะภายในชิพอุปกรณ์เอฟพีจีเอ จะมีจำนวนเกต (gate) ให้ใช้จำนวนจำกัด และการทำชิพอุปกรณ์เอฟพีจีเอ ก็เหมาะสำหรับการทำผลิตภัณฑ์ต้นแบบหรือเพื่อผลิตในปริมาณต่ำ ส่วนข้อดีของการทำชิพอุปกรณ์ก็คือ ระยะเวลาที่ใช้ในการทำตั้งแต่เขียนรหัส (code) อธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลด (download) นั้นน้อยกว่าการทำเอซิก มากและการตรวจสอบหรือแก้ไขการออกแบบที่ทำได้สะดวก

การทำชิพอุปกรณ์เอฟพีจีเอ ในปัจจุบันมีประสิทธิภาพและความสะดวกมากขึ้น ทั้งนี้ก็เนื่องจากทางบริษัทผู้ผลิตชิพอุปกรณ์เอฟพีจีเอ ได้เพิ่มความสามารถของชิพอุปกรณ์เอฟพีจีเอ โดยเพิ่มจำนวนองค์ประกอบภายใน หรือปรับปรุงโครงสร้างสถาปัตยกรรมภายในและยังได้เพิ่มประสิทธิภาพของซอฟต์แวร์ที่ใช้ทำ พีพีอาร์ (PPR : Partitioning Placement and Routing) สำหรับอุปกรณ์นั้นๆ ด้วยลักษณะของตัว ชิพอุปกรณ์เอฟพีจีเอ และการนำไปใช้งานแสดงดังในรูปที่ 2.27



รูปที่ 2.27 แสดงลักษณะของตัว FPGA และการนำไปใช้งาน

สำหรับตัวชิพอุปกรณ์เอฟพีจีเอนั้นมีโครงสร้างพื้นฐาน เทคโนโลยีที่ใช้สร้าง ตลอดจนเทคนิควิธีการโปรแกรมที่แตกต่างกันสำหรับผู้ผลิตแต่ละราย นอกจากนั้นชิพอุปกรณ์เอฟพีจีเอ ของแต่ละผู้ผลิตก็มีโครงสร้างและความสามารถที่แตกต่างกันบางส่วน ในการใช้งานนั้นชิพอุปกรณ์เอฟพีจีเอ สามารถนำไปประยุกต์ใช้งานได้ เช่น การประมวลผลสัญญาณเชิงเลข (DSP : Digital Signal Processing) การออกแบบไมโครคอนโทรลเลอร์ เป็นต้น


2.5 สถาปัตยกรรมภายในของชิพอุปกรณ์เอฟพีจีเอ

ชิพอุปกรณ์เอฟพีจีเอของบริษัท Altera ตระกูล FLEX 10 K เป็นอุปกรณ์ที่มีความหนาแน่นเกตประมาณตั้งแต่ 250,000-10,000 เกต โดยการจัดโครงสร้าง (Configuration) จะใช้วิธีไหลด์โครงสร้างเข้าไปใน SRAM ภายใน ซึ่งหมายความว่าไม่ได้มีการจ่ายไฟเลี้ยงให้ โครงสร้างที่จัดเอาไว้ก็จะหายไป ชิพอุปกรณ์เอฟพีจีเอ ประเภทนี้จะสามารถโปรแกรมซ้ำได้ไม่จำกัดจำนวนครั้ง และการทำงานของลอจิกฟังก์ชันจะใช้วิธีการเปิดตารางความจริงดู (Look Up table : LUT) โดยโครงสร้างของชิพอุปกรณ์เอฟพีจีเอตระกูล FLEX 10 K แสดงดังรูปที่ 2.28 โดยในโครงสร้างของชิพอุปกรณ์เอฟพีจีเอตระกูล FLEX 10 K สามารถที่จะแบ่งเป็นส่วนต่างๆ ได้ดังนี้


2.5.1 แอลอี (LE:Logic Element)

ในรูปที่ 2.29 แสดงโครงสร้างภายในของแอลอี โดยการกระทำทางบูลีนของลอจิกเกตจะสร้างด้วยวิธีการ LUT โดย LUT คือ 1x16 SRAM ซึ่ง LUT เพียงตัวเดียวสามารถนำมาทำโครงข่ายของลอจิกเกตที่มี 4 อินพุต และ 1 เอาท์พุต โดยโครงข่ายของลอจิกเกตจะถูกแปลงไปเป็นตารางค่าความจริง (Truth Table) ดังแสดงในรูปที่ 2.30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.28 แสดง โครงสร้างของชิปอุปกรณ์เอพพีจีเอ ตระกูล FLEX 10 K




รูปที่ 2.29 แสดง โครงสร้างภายในของแอลอี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในกรณีศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.30 แสดงการใช้งาน LUT เป็นโครงข่ายของลอจิก

ถ้าโครงข่ายของลอจิกเกทมีความซับซ้อนขึ้นจะต้องใช้ LUT ของแต่ละ LE เป็นจำนวนหลายตัว โดยเอาที่พู่ของ LUT จะส่งต่อไปยังฟลิปฟล็อปและต่อไปยังโครงข่ายการเชื่อมต่อ (Interconnection Network) ดังแสดงในรูปที่ 2.34




รูปที่ 2.31 แสดงโครงข่ายของการเชื่อมต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 แอลเอบี (LAB : Logic Array Block)

แอลเอบี 1 ตัว จะประกอบไปด้วย 8 แอลอี ดังแสดงในรูปที่ 2.32




รูปที่ 2.32 แสดงโครงสร้างภายในของ แอลเอบี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.3 อีเอบี (EAB : Embedded Array Block)

สถาปัตยกรรมโดยทั่วไปของ FLEX 10 K จะมีลักษณะของแอลเอบี ที่มีการจัดเรียงแบบเมตริกซ์ และ อีเอบี ซึ่งมีการเชื่อมต่อผ่านทางแถวและคอลัมน์ โดยในแต่ละแถวจะมี 1 อีเอบี จะมีขนาด 2048 บิต และสามารถกำหนดความกว้าง (Width) ความลึก (Depth) ของ อีเอบี ได้โดยไม่ส่งผลกระทบต่อความเร็ว




รูปที่ 2.33 แสดง โครงสร้างภายในอีเอบี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.4 ไอโออี (IOE : Input Output Element)

ไอโออี จะถูกต่ออยู่กับขา I/O โดยจะประกอบด้วยส่วนของวงจรที่เป็น Tri State และส่วนที่เป็นฟลิปฟลอป ซึ่งเป็น option ดังแสดงในรูปที่ 2.34



รูปที่ 2.34 แสดงโครงสร้างภายในของไอโออี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 ปัจจัยที่ทำให้การออกแบบชิพอุปกรณ์เอฟพีจีเอ ทำได้ง่ายและสะดวกรวดเร็ว

1. ผู้ออกแบบไม่จำเป็นต้องทราบถึงโครงสร้างภายในของตัวชิพเพียงแต่มีความรู้เกี่ยวกับขั้นตอนการออกแบบลอจิกก็เพียงพอแล้ว ต่างกับการใช้ไมโครโปรเซสเซอร์ซึ่งจำเป็นต้องศึกษาโครงสร้างภายในรวมถึงภาษาแอสเซมบลี (Assembly) ของไมโครโปรเซสเซอร์ตัวนั้นด้วย

2. มีการออกแบบโดยใช้ภาษาในการอธิบายการทำงานของวงจรถือหรือเอชดีแอล เป็นเครื่องมือในการออกแบบ ซึ่งเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้รวดเร็ว และไม่จำเป็นต้องทราบถึงลักษณะของวงจรถือที่ต้องการว่าจะเชื่อมต่อกันอย่างไร เพียงแต่กำหนดลักษณะการทำงานให้มันจากนั้นตัวซอฟต์แวร์จะทำการสังเคราะห์ให้ทั้งหมด นอกจากนี้ภาษาที่ใช้ยังเป็นมาตรฐานเดียวกันสามารถใช้ได้กับชิพทุกตัวและทุกบริษัท

3. การโปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน เพียงแค่ส่งข้อมูลผ่านสายความถี่สูงทางพอร์ตของคอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพขณะที่อยู่ในระบบได้ โดยไม่จำเป็นต้องถอดมาโปรแกรมข้างนอก ดังรูปที่ 2.35 และที่สำคัญสามารถโปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยไม่ต้องเสียค่าใช้จ่ายเพิ่มเติมแต่อย่างใด



รูปที่ 2.35 การโปรแกรมลงในชิพอุปกรณ์เอฟพีจีเอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

จากทฤษฎีการเข้ารหัสและถอดรหัสแบบคอนโวลูชันโค้ด สามารถแบ่งการออกแบบได้เป็น 2 ส่วนใหญ่ๆ ดังนี้

1. ส่วนของการเข้ารหัส ซึ่งจะทำการเข้ารหัสสัญญาณดิจิทัลจากสัญญาณเลขฐานสอง แบบธรรมดาให้เป็นสัญญาณเลขฐานสองที่ผ่านการเข้ารหัสแบบคอนโวลูชันโค้ด
2. ส่วนของการถอดรหัส ซึ่งจะทำการถอดรหัสสัญญาณดิจิทัลจากการเข้ารหัสแบบคอนโวลูชันโค้ดให้กลับมาเป็นสัญญาณดิจิทัลแบบรหัสเลขฐานสอง แบบธรรมดาตามเดิม
3. ส่วนของการวัดอัตราความผิดพลาด (BER : Bit Error Rate) ซึ่งเป็นส่วนของการวัดอัตราความผิดพลาดของข้อมูลในส่วนที่ไม่ได้ทำการเข้ารหัสและในส่วนข้อมูลที่ทำกรเข้ารหัส




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบ

3.1 ส่วนของการเข้ารหัส (Encoder Part)

ประกอบไปด้วยส่วนของการส่งค่าอินพุตจากคอมพิวเตอร์ วงจรบัฟเฟอร์ (Buffer) วงจรสร้างสัญญาณควบคุม (Control Signal) วงจรลดค่าความถี่ของสัญญาณนาฬิกา (Clock Divider) และส่วนของการเข้ารหัส

3.1.1 ส่วนของการเชื่อมต่อกับคอมพิวเตอร์ โดยการทดสอบในส่วนของการเข้ารหัส เราจำเป็นต้องป้อนอินพุตให้แก่ตัวเข้ารหัส และพิจารณาโค้ดที่ได้เทียบกับทฤษฎีว่ามีการเข้ารหัสถูกต้องหรือไม่ โดยเราจะทำการเขียนโปรแกรมโดยใช้ภาษาวิซวลเบสิก ซึ่งจะทำให้การเขียนโปรแกรมให้มีการระบุค่าของอินพุตในการทดสอบครั้งละ 10 บิต




รูปที่ 3.1 แสดงโปรแกรมการใช้งานส่งค่าบิตข้อมูลออกทางพอร์ตขนาน

จากรูปที่ 3.1 การทำงานของโปรแกรมจะทำโดยกำหนดค่าของข้อมูลที่ต้องการส่ง โดยกำหนดข้อมูลได้ 10 บิตหรือกำหนดข้อมูลให้ออกไปแบบสุ่ม และสามารถตั้งค่าหน่วยเวลาตามต้องการได้ มีหน้าที่เป็นทั้งตัวที่ส่งข้อมูลและเป็นตัวนับค่าความผิดพลาดของบิตข้อมูล (Bit Error Rate) รวมถึงเป็นตัวกำหนดการทำงานในส่วนของการสุ่มข้อมูล (ในส่วนของวงจรภายในชิพอุปกรณ์เอพพีจีเอ) เพื่อเป็นการเอกสารเป็นเอกสารทบทวนเวลาสำหรับนักเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ในสื่อออนไลน์โดยไม่แจ้งว่าข้อมูลมีการผิดพลาด


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 ส่วนของวงจรบัฟเฟอร์ (Buffer) จะทำหน้าที่ประสานจังหวะของอินพุตที่มาจากคอมพิวเตอร์กับสัญญาณนาฬิกาของระบบให้มีความสัมพันธ์กันโดยอินพุต 1 บิต จะถูกควบคุมด้วยสัญญาณนาฬิกา 1 ไซเคิล (Cycle) มีลักษณะดังรูปที่ 3.2



รูปที่ 3.2 แสดงสัญลักษณ์ของส่วนวงจรบัฟเฟอร์

3.1.3 ส่วนของวงจรลดค่าความถี่ (Divider) ทำหน้าที่ลดค่าความถี่ของสัญญาณนาฬิกาที่ได้จากตัวอุปกรณ์บอร์ดเอพพีจีเอให้มีความถี่ลดลง เพื่อให้สามารถวัดค่าของสัญญาณที่เกิดขึ้นในระบบได้ (เนื่องจากถ้าไม่ทำการลดค่าความถี่จะไม่สามารถสังเกตสัญญาณได้ชัดเจน) จะมีลักษณะดังรูปที่ 3.3




รูปที่ 3.3 แสดงสัญลักษณ์ของวงจรลดค่าความถี่


3.1.4 ส่วนของการเข้ารหัส คือส่วนที่จะทำการประมวลผลสัญญาณอินพุตที่เข้ามาให้ได้ผลลัพธ์คือสัญญาณเอาต์พุตที่ได้จากการเข้ารหัส โดยใช้หลักการการเข้ารหัสแบบคอนวอลูชันโค้ด

ในการออกแบบในปริภูมิพหุนามนี้จะออกแบบโดยใช้ค่าคอนสเตรินท์ เท่ากับ 3 และในส่วนของการบวกกันแบบมอดูโล -2 สองชุด โดยชุดแรกจะเป็นการบวกกันระหว่างค่าประจำตำแหน่งคอนสเตรินท์ตำแหน่งที่ 1, 2 และ 3 ส่วนชุดที่สอง จะเป็นการบวกกันระหว่างค่าประจำตำแหน่งคอนสเตรินท์ตำแหน่งที่ 1 และ 3 ซึ่งจะทำให้ได้เอาต์พุต คือการเข้ารหัสแบบคอนวอลูชันโค้ด จะมีลักษณะดังแสดงในรูปที่ 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 แสดงสัญลักษณ์ของส่วนการเข้ารหัส แบบคอนโวลูชัน



รูปที่ 3.5 แสดงลักษณะการเข้ารหัสแบบคอนโวลูชัน


สามารถเขียนตารางความจริงได้ดังนี้

สแตจ	อินพุต	
	0	1
	ค่าภายในคอนสเตรินท์/เฮดพุต	ค่าภายในคอนสเตรินท์/เฮดพุต
00	000/00	100/11
10	010/10	110/01
01	001/11	101/00
11	011/01	111/10

ตารางที่ 3.1 แสดงค่าความจริงของส่วนการเข้ารหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ทำการรวมส่วนประกอบต่างๆ ตามบล็อกไดอะแกรมการทำงานของการทำงานการเข้ารหัส ทำการจำลองการทำงานและทดสอบ



รูปที่ 3.6 แสดงการทำงานในส่วนของการเข้ารหัส

3.2 ส่วนของการถอดรหัส(Decoder Part)

ส่วนของการถอดรหัสมี 2 ส่วน คือ ส่วนของพรีดีโค้ดเดอร์ (Pre_decoder) และส่วนของดีโค้ดเดอร์ (Decdoer)




รูปที่ 3.7 แสดงส่วนของการถอดรหัส

จากรูปที่ 3.7 ในส่วนของพรีดีโค้ดเดอร์ ทำหน้าที่หาค่าความผิดพลาดของข้อมูลในแต่ละเส้นทาง และจัดเตรียมข้อมูลที่ได้ผ่านการเข้ารหัสมาแล้วให้พร้อม เพื่อส่งข้อมูลที่หาค่าความผิดพลาดแล้วให้ดีโค้ดเดอร์เพื่อทำการถอดรหัสข้อมูลเดิมกลับมา โดยส่วนโครงสร้างภายในของพรีดีโค้ดเดอร์ประกอบไปด้วยส่วนต่างๆตามรายละเอียด ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 วงจรไวดาบีคิสแตนซ์ (Viterbi_distance)




รูปที่ 3.8 แสดงสัญลักษณ์ของวงจรไวดาบีคิสแตนซ์ ที่ได้จากการคอมไพล์

จากรูปที่ 3.8 ทำหน้าที่หาระยะแฮมมิงคิสแตนซ์ (Hamming Distance) ของสัญญาณที่รับเข้ามา เพื่อใช้ในการหาค่าความผิดพลาดเมื่อเทียบกับค่าน้ำหนักในแต่ละเส้นทางที่ทำการเลือกโดยมีค่าตามตารางค่าความเป็นจริงดังนี้

input	output			
	h0	h1	h2	h3
00	0000	0001	0001	0010
01	0001	0000	0010	0001
10	0001	0010	0000	0001
11	0010	0001	0001	0000


ตารางที่ 3.2 แสดงค่าความเป็นจริงของระยะแฮมมิงเมื่อเทียบกับค่าน้ำหนักในแต่ละเส้นทางที่ทำการเลือก

3.2.2 วงจรคอมพิวเมตริกซ์ (Compute_metric)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3.9 แสดงสัญลักษณ์ของวงจรคอมพิวเมตริกซ์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.9 วงจรนี้จะทำหน้าที่หาค่าสะสมของค่าความผิดพลาดที่เกิดจากการรวมกันของค่าที่ได้จากวงจรหารยะแสมมิ่ง รวมกับค่าประจำเส้นทางต่างๆ โดยค่าต่างๆ จะกำหนดโดยแผนภาพเทลลิส



รูปที่ 3.10 แสดงแผนภาพเทลลิสของการพิจารณาค่าความผิดพลาดในแต่ละเส้นทาง


3.2.3 วงจรคอมแพร์เมตริกซ์ (Compare metric)



รูปที่ 3.11 แสดงสัญลักษณ์ของวงจรคอมแพร์เมตริกซ์

จากรูปที่ 3.11 ในส่วนของวงจรคอมแพร์เมตริกซ์ จะเป็นส่วนที่เปรียบเทียบ เส้นทาง 2 เส้นทางที่มาบรรจบกัน ทั้ง 4 จุด ของแผนภาพเทลลิส โดยจะหาเส้นทางที่มีค่าของความผิดพลาด น้อยที่สุด เพื่อเลือกใช้เป็นเส้นทางหลักในการเลือกพิจารณาเส้นทางต่อไปที่เป็นข้อมูลจริงที่ถอดรหัสได้โดยจะเปรียบเทียบกันดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 แสดงแผนภาพเทลลิสที่เส้นทาง 2 เส้น ทางมาบรรจบกันทั้ง 4 จุด

โดยมีการจับคู่การเปรียบเทียบกันระหว่าง 2 เส้นทางที่มาบรรจบกัน (ทฤษฎีไวตาบีคือ 2 เส้นทางที่มาบรรจบกัน เมื่อเส้นทางใดเส้นทางหนึ่งถูกเลือกแล้วอีกเส้นทางหนึ่งจะไม่ถูกนำมาพิจารณาอีก) โดยจากแผนภาพเทลลิสจะมีการจับคู่เปรียบเทียบดังนี้


p00 เปรียบเทียบกับ p10

p02 เปรียบเทียบกับ p12

p21 เปรียบเทียบกับ p31

p23 เปรียบเทียบกับ p33

3.2.4 วงจรซีเลกเมตริกซ์ (Select_metric)




รูปที่ 3.13 แสดงสัญลักษณ์ของวงจรซีเลกเมตริกซ์

จากรูปที่ 3.13 ในส่วนของการเลือกเส้นทาง เมื่อทำการเปรียบเทียบแล้วจะทำการส่งสัญญาณแจ้งมายังวงจรซีเลกเมตริกซ์นี้เพื่อแจ้งเส้นทางที่ถูกเลือก โดยนอกจากจะให้ค่าของเส้นทางที่ถูกเลือกแล้วยังให้ค่าบิตที่แสดงสถานะของการเลือกคือ “0” กับ “1” โดย “0” คือเส้นทางที่เลือกมาจากเส้นทางบนเอกสารนี้เป็นเอกสารทสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต และ “1” คือเส้นทางที่เลือกมาจากเส้นทางล่าง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.2.5 วงจรคอมแพร์ (Compare)



รูปที่ 3.14 แสดงสัญลักษณ์ของวงจรคอมแพร์

จากรูปที่ 3.14 ในส่วนของวงจรคอมแพร์นั้น ค่าที่ได้จากวงจรเลือกเส้นทาง จะมีทั้งหมด 4 ค่า และทำการเปรียบเทียบหาค่าเส้นทางที่มีค่าน้อยที่สุดเพียงเส้นทางเดียวและจะทำการส่งสัญญาณแจ้งไปยัง ส่วนของวงจรไฟน์สมอลเลท เพื่อใช้เป็นส่วนของการควบคุมการเลือกสัญญาณที่มีค่าความผิดพลาดที่ น้อยที่สุด


3.2.6 วงจรไฟน์สมอลเลท (find_smallest)



รูปที่ 3.15 แสดงสัญลักษณ์ของวงจรไฟน์สมอลเลท


จากรูปที่ 3.15 เมื่อรับค่าที่เปรียบเทียบกันแล้ว 4 ค่าจากวงจรซีเลกเมตริกซ์ โดยวงจรคอมแพร์จะ เป็นตัวกำหนดการเลือกค่าของอินพุตทั้ง 4 ค่า เพื่อเลือกค่าเส้นทางที่มีค่าความผิดพลาดน้อยที่สุด ส่วน ของค่าเส้นทางที่มีค่าความผิดพลาดน้อยที่สุดที่เลือกนั้นจะเป็นอินพุตในส่วนของการถอดรหัสต่อไป

3.2.7 วงจรคอนโทรล (Control)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.16 แสดงสัญลักษณ์ของวงจรคอนโทรล
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 3.16 เป็นส่วนที่สร้างสัญญาณควบคุมที่จะบอกว่าค่าของเส้นทางที่เราทำการเลือกนั้นมาจากชุดใด ภายใน 4 ชุดของแผนภาพเทลลิสที่ได้จากการเปรียบเทียบ



สัญญาณคอนโทรล	ชุดของสัญญาณ
00	0
01	1
10	2
11	3

รูปที่ 3.17 แผนภาพเทลลิสแสดงสัญญาณคอนโทรลในตารางที่ 3.3 แสดงตำแหน่งของสัญญาณคอนโทรลในแต่ละชุดของสัญญาณในแต่ละชุดของสัญญาณ


3.2.8 วงจรรีดิวซ์ (Reduce)



รูปที่ 3.18 แสดงสัญลักษณ์ของวงจรรีดิวซ์

จากรูปที่ 3.18 เมื่อทำการเลือกเส้นทางแล้ว ค่าของความผิดพลาดที่สะสมต้องถูกลบออกโดยจะลบทุกๆเส้นทาง ออกจากค่าเส้นทางที่น้อยที่สุด


3.2.9 วงจรเมตริกซ์ (Metric)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3.19 แสดงสัญลักษณ์ของวงจรเมตริกซ์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแบบสงวนลิขสิทธิ์ และต้องแจ้งไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.19 ทำหน้าที่รับค่าจากวงจรลดค่าสะสมแล้วส่งค่าที่รับได้ต่อไปยังส่วนของวงจรถอดรหัสค่าสะสมของความผิดพลาด เพื่อใช้ในการหาค่าในส่วนต่อไป


3.2.10 วงจรเทรคแบคเอซีเอส (Traceback_acs)



รูปที่ 3.20 แสดงสัญลักษณ์ของวงจรเทรคแบคเอซีเอส

จากรูปที่ 3.20 วงจรเทรคแบคเอซีเอส ทำหน้าที่เก็บค่าของความผิดพลาดในแต่ละเส้นทางแต่ละจุดของแผนภาพเทลลิส โดยจะต้องทำการเก็บค่าน้อย 11 ค่า ใน หน่วยความจำ โดยคำนวณจากสมการ $5 \times (K - 1)$ โดยจะทำการพิจารณาย้อนหลังไป 3 ชุดก่อนที่จะทำการเลือกค่าของสัญญาณที่ถอดรหัสออกมาได้จริง (K คือค่าความยาวคอนสเตรนซ์ของการเข้ารหัส)


3.2.11 วงจรเทรคแบคคอนโทรล (Tracback_control)



รูปที่ 3.21 แสดงสัญลักษณ์ของวงจรเทรคแบคคอนโทรล

จากรูปที่ 3.21 ทำงานคล้ายวงจรเทรคแบคเอซีเอสและทำหน้าที่ชี้ค่าเส้นทางที่มีค่าน้อยที่สุด โดยจะทำการพิจารณาค่าเส้นทางย้อนหลังไป 3 ชุดก่อนที่จะทำการเลือกค่าของสัญญาณที่ถอดรหัสออกมาได้จริง โดยลักษณะการส่งข้อมูลจะเป็นดังนี้คือถ้ามีข้อมูล 1,2,3,4,5 วงจรเทรคแบคคอนโทรลจะทำการส่งข้อมูลแบบย้อนหลังออกไปชุดละ 3 ค่า คือ 3,2,1 และ 4,3,2 และ 5,4,3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้รูปที่ 3.22 แสดงโครงสร้างของวงจรพรีดีคิตเตอร์ซึ่งประกอบด้วยส่วนต่างๆที่ได้กล่าวมาข้างต้น
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ส่วนของดีโค๊ดเดอร์ ทำหน้าที่ถอดรหัสข้อมูลที่รับมาจากพรีดีโค๊ดเดอร์ ซึ่งข้อมูลที่ถอดรหัส ออกมานั้นจะเป็นข้อมูลชุดเดิมก่อนที่จะทำการเข้ารหัสในตอนแรก โดยในส่วนของดีโค๊ดเดอร์นี้ประกอบไปด้วยวงจรถอดรหัสเพียงวงจรเดียว

3.2.12 วงจรถอดรหัส (Decoder)




รูปที่ 3.23 แสดงสัญลักษณ์ของวงจรถอดรหัส(Decoder)

จากรูปที่ 3.23 เป็นส่วนของการถอดรหัสสัญญาณ โดยจะพิจารณาอินพุต 2 ส่วน คือ เทรคแบคเอชีเอส และ เทรคแบคคอนโทรล โดย เทรคแบคเอชีเอสจะมีจำนวนข้อมูลอยู่ 12 บิต ส่วนเทรคแบคคอนโทรล จะมีจำนวนข้อมูลอยู่ 6 บิต ซึ่งในการออกแบบจะพิจารณาโดยใช้ในส่วนแรกของเทรคแบคเอชีเอส และ 2 บิตแรกของเทรคแบคคอนโทรล โดยมีเงื่อนไขดังนี้

- ถ้ามีค่าเทรคแบคคอนโทรล “00” ก็จะทำการพิจารณาเทรคแบคเอชีเอสในตำแหน่งที่ 4 (xxxA)
- ถ้ามีค่าเทรคแบคคอนโทรล “01” ก็จะทำการพิจารณาเทรคแบคเอชีเอสในตำแหน่งที่ 2 (xAxx)
- ถ้ามีค่าเทรคแบคคอนโทรล “10” ก็จะทำการพิจารณาเทรคแบคเอชีเอสในตำแหน่งที่ 3 (xxAx)
- ถ้ามีค่าเทรคแบคคอนโทรล “11” ก็จะทำการพิจารณาเทรคแบคเอชีเอสในตำแหน่งที่ 1 (Axxx)
- ถ้าเทรคแบคเอชีเอสมีค่า “0” สัญญาณที่ถอดรหัสได้คือข้อมูลบิต “0”
- ถ้าเทรคแบคเอชีเอสมีค่า “1” สัญญาณที่ถอดรหัสได้คือข้อมูลบิต “1”

3.3 ส่วนของการวัดค่าความผิดพลาดของข้อมูล (Bit Error Rate)


3.3.1 วงจรเอนเบิ้ล (Enable)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.24 แสดงสัญลักษณ์ของวงจรเอนเบิ้ล
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.24 ส่วนของวงจรรีเนเบิลทำหน้าที่ควบคุมการจำลองความผิดพลาดของสัญญาณ โดยสัญญาณที่ใช้ในการควบคุมเป็นสัญญาณที่มาจากคอมพิวเตอร์


3.3.2 วงจรสุ่มค่า (Random_bit)



รูปที่ 3.25 แสดงสัญลักษณ์ของวงจรสุ่มค่า

จากรูปที่ 3.25 ส่วนของวงจรสุ่มค่าทำหน้าที่จำลองการเกิดข้อมูลแบบสุ่มเพื่อใช้ในการจำลองการเกิดความผิดพลาดของข้อมูล โดยใช้บวกเข้าไปในส่วนของคุณค่าที่ทำการเข้ารหัสและส่วนของคุณค่าที่ไม่ได้ทำการเข้ารหัสและทำการเปรียบเทียบกับข้อมูลที่ส่งมาจริงเพื่อทำการวัดค่าจำนวนความผิดพลาดของข้อมูล

3.3.3 วงจรจำลองการผิดพลาดของข้อมูล (Noise_add)




รูปที่ 3.26 แสดงสัญลักษณ์ของวงจรจำลองการผิดพลาดของข้อมูล

จากรูปที่ 3.26 ส่วนของวงจรจำลองการผิดพลาดของข้อมูลทำหน้าที่ บวกค่าที่ได้จากการสุ่มค่าของข้อมูลกับส่วนของคุณค่าที่ทำการเข้ารหัสและส่วนของคุณค่าที่ไม่ได้ทำการเข้ารหัสและทำการเปรียบเทียบกับข้อมูลที่ส่งมาจริงเพื่อทำการวัดค่าจำนวนความผิดพลาดของข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3.4 วงจรหน่วงเวลา (Delay_time)



รูปที่ 3.27 แสดงสัญลักษณ์ของวงจรหน่วงเวลา

จากรูปที่ 3.27 ส่วนของวงจรหน่วงเวลาทำหน้าที่ หน่วงเวลาในส่วนของข้อมูลที่ส่งมาจริงเพื่อให้มีช่วงเวลาในการเกิดสัญญาณตรงกับสัญญาณที่ถอดรหัสได้(เนื่องจากสัญญาณที่เข้ารหัสมานั้นจะต้องเสียเวลาในการถอดรหัสในช่วงแรกไป 4 ไชเกิล)

3.3.5 วงจรเปรียบเทียบสัญญาณ (Comparator)




รูปที่ 3.28 แสดงสัญลักษณ์ของวงจรเปรียบเทียบสัญญาณ

จากรูปที่ 3.28 ส่วนของวงจรเปรียบเทียบทำหน้าที่ เปรียบเทียบส่วนของข้อมูลจริงกับส่วนของข้อมูลที่ทำการเข้ารหัสและส่วนของข้อมูลที่ไม่ได้ทำการเข้ารหัสเมื่อเกิดสถานะของข้อมูลที่ผิดพลาด โดยจะทำการส่งค่าที่เปรียบเทียบได้กลับไปยังคอมพิวเตอร์เพื่อใช้ในการนับจำนวนค่าที่ผิดพลาด

จากทั้ง 3 ส่วนที่กล่าวมาข้างต้นจะทำงานร่วมกันเป็นวงจรได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.29 แสดงการรวมของวงจรเข้ารหัสกับวงจรถอดรหัสและวงจรการวัดค่าความผิดพลาดของข้อมูล
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่ควรออกตีพิมพ์ไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง


จากการออกแบบส่วนของตัวเข้ารหัสแบบคอนไวลูชันโค้ด ทำการออกแบบแต่ละส่วนให้ทำงานตามที่ต้องการโดยใช้ภาษาเวียเฮซีแอลในการเขียนชุดคำสั่ง รวมถึงใช้การออกแบบในแบบกราฟฟิก ผ่านทางโปรแกรม MAX+PLUS II แล้วทำการโปรแกรมลงบนชิพอุปกรณ์เอฟพีจีเอให้ได้ผลตามที่ออกแบบ

4.1 ส่วนของการเข้ารหัส


4.1.1 วงจรลดค่าความถี่ สามารถสังเคราะห์ได้ โดยมีสัญลักษณ์ดังนี้



รูปที่ 4.1 แสดงสัญลักษณ์ของวงจรลดค่าความถี่ที่ได้จากการคอมไพล์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเอาไปทำประโยชน์ด้านการค้า
รูปที่ 4.2 แสดงส่วนของอินพุตของวงจรลดค่าความถี่ (สัญญาณนาฬิกาจากบอร์ดเอฟพีจีเอ)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



11 Mar 2003
10:19:51

รูปที่ 4.3 แสดงส่วนของเอาต์พุตของวงจรลดค่าความถี่(ใช้เปรียบเทียบสัญญาณที่เกิดจากการเข้ารหัส)




16 Mar 2003
01:58:02


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.4 แสดงส่วนของเอาต์พุตของวงจรลดค่าความถี่(ใช้ในการวัดค่าความผิดพลาดของข้อมูล)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลการทดลองในส่วนของวงจรลดค่าความถี่ที่ต้องใช้สัญญาณนาฬิกา 2 ความถี่ เพื่อใช้ในการเปรียบเทียบข้อมูลที่เข้ารหัสแล้วและใช้ในการวัดค่าความผิดพลาดของข้อมูล

4.1.2 วงจรบัฟเฟอร์ สามารถสังเคราะห์ได้ โดยมีสัญลักษณ์ดังนี้



รูปที่ 4.5 แสดงสัญลักษณ์ของวงจรบัฟเฟอร์ที่ได้จากการคอมไพล์




28 Mar 2003
13:37:57

รูปที่ 4.6 แชนแนล 1 แสดงส่วนของอินพุตของวงจรบัฟเฟอร์เทียบกับแชนแนล 2 ที่


แสดงสัญญาณนาฬิกาที่ความถี่ 1.501 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



28 Mar 2003 13:39:43

รูปที่ 4.7 แชนแนล 1 แสดงส่วนของเอาต์พุตของวงจรมัลติเพล็กซ์เทียบกับแชนแนล 2 ที่แสดง สัญญาณนาฬิกาความถี่ 1.501 Hz




28 Mar 2003 17:16:01

0.0000 s

รูปที่ 4.8 แชนแนล 1 แสดงส่วนของอินพุตของวงจรมัลติเพล็กซ์เทียบกับแชนแนล 2 ที่แสดง สัญญาณนาฬิกาที่ความถี่ 64.03 Hz


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แชนแนล 1 แสดงส่วนของเอาต์พุตวงจรเฟอ์เทียบกับแชนแนล 2 ที่สัญญาณนาฬิกาที่มีความถี่ 64.02 Hz

4.1.3 วงจรเข้ารหัส สามารถสังเคราะห์ได้ โดยมีสัญลักษณ์ดังนี้


ในส่วนของการเข้ารหัสจะทำการเปรียบเทียบระหว่างค่าที่ได้จากการจำลองการทำงานตามทฤษฎีกับค่าที่ได้จากการออกแบบ



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของวิศวกรรมเครื่องกลที่มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ประโยชน์ด้านการค้า
 รูปที่ 4.10 แสดงสัญลักษณ์ของวงจรเข้ารหัสที่ได้จากการคอมไพล์
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงการจำลองการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 0001110001




28 Mar 2003
13:53:35

เอกสารนี้รูปที่ 4.12 แชนแนล 1 แสดงโค้ดเวิร์ด 0 และ แชนแนล 2 แสดงโค้ดเวิร์ด 1 ของการทำงานของวงจรการคำนวณค่าไม่ว่ากรณีใดๆ ทั้งสิ้น เสร็จสิ้นเมื่อป้อนอินพุต 0001110001 จะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงการจำลองการทำงานของวงจรถ่ายรหัสเมื่อป้อนอินพุต 1001001110




28 Mar 2003
13:55:06

รูปที่ 4.14 แชนแนล 1 แสดงโค้ดเวิร์ด 0 และ แชนแนล 2 แสดงโค้ดเวิร์ด 1 ของการทำงานของ
เอกสารนี้เป็นเอกสารทสงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปเผยแพร่ในเชิงพาณิชย์
วงจรถ่ายรหัสเมื่อป้อนอินพุต 1001001110
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 แสดงการจำลองการทำงานของวงจรเข้ารหัสเมื่อป้อนอินพุต 1100110011




28 Mar 2003
13:56:15


รูปที่ 4.16 แชนแนล 1 แสดงโค้ดเวิร์ด 0 และ แชนแนล 2 แสดงโค้ดเวิร์ด 1 ของการทำงานของวงจร
เอกสารนี้เป็นเอกสารทบทวนวิชาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุที่เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ส่วนของการถอดรหัส

4.2.1 วงจรไวดาบิตสแตนซ์




รูปที่ 4.17 แสดงสัญลักษณ์ของวงจรไวดาบิตสแตนซ์ ที่ได้จากการคอมไพล์




รูปที่ 4.18 แสดงการจำลองการทำงานของวงจรไวดาบิตสแตนซ์เมื่อป้อนอินพุต (1110111110111101100111)

4.2.2 วงจรคอมพิวเมตริกซ์




รูปที่ 4.19 แสดงสัญลักษณ์ของวงจรคอมพิวเมตริกซ์ที่ได้จากการคอมไพล์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือทรัพย์สินทางปัญญาเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.20 แสดงการจำลองการทำงานของวงจรมetriks เมื่อป้อนอินพุต (1110111110111101100111)

4.2.3 วงจรมetriks




รูปที่ 4.21 แสดงสัญลักษณ์ของวงจรมetriks ที่ได้จากการคอมไพล์




รูปที่ 4.22 แสดงการจำลองการทำงานของวงจรมetriks เมื่อป้อนอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูผู้สอนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 (1110111110111101100111)
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.4 วงจรซีเลกเมตริกซ์




รูปที่ 4.23 แสดงสัญลักษณ์ของวงจรซีเลกเมตริกซ์ที่ได้จากการคอมไพล์




รูปที่ 4.24 แสดงการจำลองการทำงานของวงจรซีเลกเมตริกซ์เมื่อป้อนอินพุต (111011110111100111)

4.2.5 วงจรคอมแพร์




รูปที่ 4.25 แสดงสัญลักษณ์ของวงจรคอมแพร์ที่ได้จากการคอมไพล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.26 แสดงการจำลองการทำงานของวงจรมหาเลขเรียงเมื่อป้อนอินพุต (1110111110111101100111)

4.2.6 วงจรไฟน์สมอลเลข




รูปที่ 4.27 แสดงสัญลักษณ์ของวงจรไฟน์สมอลเลขที่ได้จากการคอมไพล์




รูปที่ 4.28 แสดงการจำลองการทำงานของวงจรไฟน์สมอลเลขเมื่อป้อนอินพุต (1110111110111101100111)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.7 วงจรคอนโทรล




รูปที่ 4.29 แสดงสัญลักษณ์ของวงจรคอนโทรลที่ได้จากการคอมไพล์




รูปที่ 4.30 แสดงการจำลองการทำงานของวงจรคอนโทรลเมื่อป้อนอินพุต (111011111011101100111)

4.2.8 วงจรรีดิวซ์



รูปที่ 4.31 แสดงสัญลักษณ์ของวงจรรีดิวซ์ที่ได้จากการคอมไพล์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.32 แสดงการจำลองการทำงานของวงจรรีดิทซ์เมื่อป้อนอินพุต

(1110111110111101100111)

4.2.9 วงจรเมตริกซ์



รูปที่ 4.33 แสดงสัญลักษณ์ของวงจรมेटริกซ์ที่ได้จากการคอมไพล์




รูปที่ 4.34 แสดงการจำลองการทำงานของวงจรรีดิทซ์เมื่อป้อนอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


(1110111110111101100111)

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.10 วงจรเทรคแบคเอซีเอส




รูปที่ 4.35 แสดงสัญลักษณ์ของวงจรเทรคแบคเอซีเอสที่ได้จากการคอมไพล์




รูปที่ 4.36 แสดงการจำลองการทำงานของวงจรเทรคแบคเอซีเอสเมื่อป้อนอินพุต (111011111011101100111)

4.2.11 วงจรเทรคแบคคอนโทรล




รูปที่ 4.37 แสดงสัญลักษณ์ของวงจรเทรคแบคคอนโทรลที่ได้จากการคอมไพล์
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.38 แสดงการจำลองการทำงานของวงจรเทรคแบคคอนโทรลเมื่อป้อนอินพุต (1110111110111101100111)

4.2.12 วงจรถอดรหัส



รูปที่ 4.39 แสดงสัญลักษณ์ของวงจรถอดรหัสที่ได้จากการคอมไพล์




รูปที่ 4.40 แสดงการจำลองการทำงานของวงจรถอดรหัสเมื่อป้อนอินพุต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 (1110111110111101100111)
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 ส่วนของการวัดค่าความผิดพลาดของข้อมูล


4.3.1 วงจรอินเนเบิล



รูปที่ 4.41 แสดงสัญลักษณ์ของวงจรอินเนเบิลที่ได้จากการคอมไพล์




รูปที่ 4.42 แสดงการจำลองการทำงานของวงจรอินเนเบิลเมื่อป้อนอินพุต “0”




รูปที่ 4.43 แสดงการจำลองการทำงานของวงจรอินเนเบิลเมื่อป้อนอินพุต “1”


4.3.2 วงจรสุ่มค่า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 4.44 แสดงสัญลักษณ์ของวงจรสุ่มค่าที่ได้จากการคอมไพล์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.45 แสดงการจำลองการทำงานของวงจรสุ่มค่าเมื่อเทียบกับสัญญาณนาฬิกา




28 Mar 2003
14:03:26


รูปที่ 4.46 แชนแนล 1 แสดงข้อมูลที่สุ่มค่า และ แชนแนล 2 แสดงสัญญาณนาฬิกาของวงจรสุ่มค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.3 วงจรจำลองการผิดพลาดของข้อมูล




รูปที่ 4.47 แสดงสัญลักษณ์ของวงจรจำลองการผิดพลาดของข้อมูลที่ได้จากการคอมไพล์




รูปที่ 4.48 แสดงการจำลองการทำงานของวงจรจำลองการผิดพลาดของข้อมูล

4.3.4 วงจรหน่วงเวลา



รูปที่ 4.49 แสดงสัญลักษณ์ของวงจรหน่วงเวลาที่ได้จากการคอมไพล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.50 แสดงการจำลองการทำงานของวงจรหน่วงเวลาเมื่อป้อนอินพุตบิต 101

4.3.5 วงจรเปรียบเทียบสัญญาณ (Comparator)



รูปที่ 4.51 แสดงสัญลักษณ์ของวงจรเปรียบเทียบสัญญาณที่ได้จากการคอมไพล์



รูปที่ 4.52 แสดงการจำลองการทำงานของวงจรเปรียบเทียบสัญญาณเมื่ออินพุต a = 0011 และอินพุต b = 0101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองของการวัดค่าความผิดพลาดของข้อมูล

เป็นการพิจารณาเปรียบเทียบเมื่อมีการจำลองให้ข้อมูลเกิดความผิดพลาดแล้วข้อมูลที่รับได้เมื่อเปรียบเทียบกับข้อมูลที่ส่งมาจริงมีค่าความผิดพลาดเป็นอย่างไรระหว่างข้อมูลที่ทำการเข้ารหัสและข้อมูลที่ไม่ได้ทำการเข้ารหัส โดยจะแบ่งการทดลองเป็น 4 ชุด โดยชุดที่ 1 – 3 จะส่งข้อมูลในลักษณะวนซ้ำข้อมูลเดิมทุกๆ 10 บิตและในชุดที่ 4 จะเป็นการส่งข้อมูลในลักษณะของการสุ่มค่า

0001110001		
ครั้งที่	จำนวนบิตที่เกิดความผิดพลาด	
	ข้อมูลที่เข้ารหัส	ข้อมูลที่ไม่เข้ารหัส
1	116288	291333
2	115570	291071
3	113941	291806
4	123338	298843
5	123074	297914

ตารางที่ 4.1 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูลที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 0001110001

1001001110		
ครั้งที่	จำนวนบิตที่เกิดความผิดพลาด	
	ข้อมูลที่เข้ารหัส	ข้อมูลที่ไม่เข้ารหัส
1	121590	246821
2	105502	245454
3	172456	246926
4	132052	246491
5	125541	247765

ตารางที่ 4.2 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูลที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 1001001110

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1100110011		
ครั้งที่	จำนวนบิตที่เกิดความผิดพลาด	
	ข้อมูลที่เข้ารหัส	ข้อมูลที่ไม่เข้ารหัส
1	100728	194357
2	92818	193390
3	96184	193150
4	95674	192791
5	95686	192357

ตารางที่ 4.3 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูลที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุต 1100110011

ข้อมูลแบบสุ่มค่า		
ครั้งที่	จำนวนบิตที่เกิดความผิดพลาด	
	ข้อมูลที่เข้ารหัส	ข้อมูลที่ไม่เข้ารหัส
1	159543	245177
2	157451	245046
3	158494	247619
4	162967	246822
5	158443	247608


ตารางที่ 4.4 แสดงจำนวนบิตข้อมูลที่เกิดความผิดพลาดเปรียบเทียบกันระหว่างข้อมูลที่เข้ารหัสกับข้อมูลที่ไม่เข้ารหัสเมื่อป้อนอินพุตแบบสุ่มค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า. ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.53 แสดงบอร์ดเฟฟฟี่เอที่ทำการเชื่อมต่อกับพอร์ตขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.54 แสดงการต่อบอร์ดเฟฟฟี่เอในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

จากการออกแบบ ส่วนของการเข้ารหัสแบบคอนโวลูชันโค้ด โดยการเขียนโปรแกรมด้วยภาษา วีเอชดีแอลและการออกแบบทางกราฟฟิค แล้วทำการโปรแกรมลงบนชิพอุปกรณ์เอฟพีจีเอ โดยมีการ ป้อนอินพุต ที่รับมาจากคอมพิวเตอร์ผ่านทางพอร์ตขนานครั้งละ 10 บิต โดยจะทำการป้อนข้อมูลแบบ กำหนดเองและแบบสุ่มค่าข้อมูล จะพบว่าส่วนของการเข้ารหัสและถอดรหัสสามารถทำงานได้อย่าง ถูกต้อง โดยเปรียบเทียบจากผลของการจำลองการทำงาน ผ่านทางโปรแกรม MAX + PLUS II เมื่อ เปรียบเทียบแล้วพบว่า มีผลที่ได้ตรงตามการจำลองการทำงาน

ปัญหาที่เกิดขึ้นส่วนใหญ่จะมาจากการวัดค่าสัญญาณเอาต์พุตของบอร์ดเอฟพีจีเอ ซึ่งทำงานที่ ความถี่สูง ทำให้เมื่อวัดสัญญาณแล้วไม่สามารถพิจารณาสัญญาณ ได้จึงต้องใช้ในส่วนของตัวลดความถี่มา เป็นตัวช่วยในการวิเคราะห์สัญญาณที่เกิดขึ้น และข้อผิดพลาดของการถอดรหัสข้อมูลยังมีส่วนของความ บกพร่องหากข้อมูลที่ส่งมาทำการถอดรหัสมีลักษณะของความผิดพลาดติดต่อกันมากๆ ทำให้ถอดรหัสได้ ไม่ถูกต้องทั้งหมด ซึ่งเป็นข้อจำกัดของการเข้ารหัสแบบคอนโวลูชันโค้ด

แนวทางในการพัฒนาในส่วนของการเข้ารหัสและถอดรหัส หากสามารถเข้ารหัสที่อัตราการ เข้ารหัสที่ดีกว่านี้ได้จะสามารถทำให้ประสิทธิภาพของการลดค่าความผิดพลาดของข้อมูลยิ่งดีขึ้นแต่ก็จะ ทำได้ยากในทางปฏิบัติ เนื่องจากด้านของการถอดรหัสจะมีความยุ่งยากมากยิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] ประสิทธิ์ ประพัฒมมงคลการ, “หลักการระบบสื่อสาร,” บริษัท ซีอีเคยูเคชั่น จำกัด (มหาชน) 2533
- [2] บริษัท แอสทรอน ลอจิก รีเสิร์ชแอนด์ดีเวลอปเมนต์ จำกัด, “เปิดโลก FPGA กับ WIZARD PLD – AO1,” 2544
- [3] ปริญญา เรืองศิริไพศาล, “การวิเคราะห์สมรรถนะของการเข้ารหัสแบบคอนโวลูชันและการไม่เข้ารหัสของระบบไคเร็กซ์เคเวน CDMA บนช่องสัญญาณนาฬิกา,” วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า 2543
- [4] B. Sklar, “Digital Communications Fundamentals and Applications,” Communication Engineering Services, Tarzana, California and University of California, Los Angeles, 2001
- [5] D.L. Perry, “VHDL,” New York : McGraw - Hill, 1995



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

รายงานฉบับนี้สำเร็จลุล่วงได้ดีด้วยได้รับความช่วยเหลือ และชี้แนะจากหลายท่าน ผู้จัดทำขอขอบพระคุณอาจารย์ที่ปรึกษา อาจารย์อัครพล ตรีรัตน์ ที่ให้คำปรึกษาและความช่วยเหลือด้านข้อมูล และอุปกรณ์ในการทำโครงการ ขอขอบคุณ คุณศรวัฒน์ ชิวปรีชา ที่ให้คำปรึกษาและให้ความช่วยเหลือในด้านการใช้งานเอพีจีเอ และขอขอบคุณ คุณภัทรพงษ์ ผาสุขกิจ ที่ให้ความช่วยเหลือด้านข้อมูลและตำราต่างๆ มาโดยตลอด ผู้เขียนพึงระลึกอยู่เสมอว่ารายงานฉบับนี้จะไม่สามารถสำเร็จลงได้เลย หากขาดความช่วยเหลือจากทุกท่านจึงขอขอบพระคุณมาอย่างสูง

กุลพงษ์ ประสงค์ดี

ธวัชชัย จันทร์ถาวร

ฤกษ์ชัย พิพัฒน์นาวิน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้