

การออกแบบวงจรเฟสล็อกคูลูปแบบดิจิทัล

DIGITAL PHASE-LOCKED LOOPS CIRCUIT DESIGN



โดย  
นายยงศักดิ์ ชันตา

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เลขหมู่.....

เลขทะเบียน 50313

วัน,เดือน,ปี 29 เม.ย. 2547

ปีการศึกษา 2545

.b.....  
.i.....

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรเฟสล็อกแบบดิจิทัล  
DIGITAL PHASE-LOCKED LOOPS CIRCUIT DESIGN



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ปีการศึกษา 2545 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2545

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรเฟสลิ้อคูลูปแบบดิจิทัล

ผู้จัดทำ นายยงศักดิ์ ชื่นตา



.....อาจารย์ที่ปรึกษา  
( ผศ.ดร.วรากร เกษมสุวรรณ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรเฟสล็อกคูลูปแบบดิจิทัล

DIGITAL PHASE-LOCKED LOOPS CIRCUIT DESIGN

นายยงศักดิ์ ชื่นตา 43015271

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การออกแบบวงจรเฟสล็อคลูปแบบดิจิทัล

นายขงศักดิ์ ชื่นตา

ผศ.ดร.วรากร เกษมสุวรรณ

ปีการศึกษา 2545

### บทคัดย่อ

โครงการนี้เป็นการศึกษาการทำงานและการออกแบบเฟสล็อคลูปแบบดิจิทัลซึ่งมีองค์ประกอบพื้นฐานอยู่สามส่วนได้แก่ วงจรดีจิบเฟส วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า วงจรรองความถี่ต่ำ ขั้นแรกเป็นการศึกษาองค์ประกอบพื้นฐานทั้งสามส่วนพร้อมทั้งทำการออกแบบองค์ประกอบดังกล่าว ขั้นตอนที่สองเป็นการนำเอาอุปกรณ์พื้นฐานทั้งสามมาต่อกันเป็นวงจรเฟสล็อคลูป ขั้นตอนที่สามเป็นการนำวงจรหาความถี่ที่สามารถปรับค่าตัวหารได้เพิ่มเข้ามาในระบบในรูปแบบวงจรคูณความถี่ ขั้นตอนที่สุดท้ายเป็นการจำลองการทำงานและออกแบบลวดลายวงจร ตรวจสอบคุณสมบัติและหาค่าพารามิเตอร์ต่าง ๆ ของวงจรโดยใช้โปรแกรม HSPICE (เทคโนโลยี  $2\mu\text{m}$  ของ MOSIS)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## DIGITAL PHASE-LOCKED LOOPS CIRCUIT DESIGN

Mr.Yongsak Chuenta

Adviser. Varakorn Kasemsuwan

2002

### Abstract

This project is to study and design the digital phase-locked loops which consist of three main components namely phase detector, voltage-controlled oscillator (VCO) and low-pass filter. Firstly, the study of three components are carried out and the design are then followed. Secondly, the designed three main components are connected to form the phase-locked loop. Thirdly, the programmable divider is connected in the feedback loop to form the frequency multiplier. Finally, the designed phase-locked loop is simulated and layout to investigate it's performance and specifications using HSPICE (MOSIS 2 $\mu$ m CMOS Technology)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

เรื่อง	หน้า
<b>บทคัดย่อภาษาไทย</b>	
<b>บทคัดย่อภาษาอังกฤษ</b>	
<b>บทที่ 1 บทนำ</b>	1
<b>บทที่ 2 ทฤษฎีพื้นฐานของเฟสล็อกคูล</b>	2
2.1 ประวัติความเป็นมาและประเภทของเฟสล็อกคูล	2
2.2 หลักการทำงานพื้นฐานของเฟสล็อกคูล	3
2.2.1 ลักษณะสัญญาณของเฟสล็อกคูลในสภาวะล็อก	4
2.2.2 การพิจารณาภาวะชั่วขณะของเฟสล็อกคูลในสภาวะล็อก	6
2.3 เสถียรภาพของเฟสล็อกคูลแบบพื้นฐาน	8
2.4 เฟสล็อกคูลแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump PLL)	13
2.4.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่	13
2.4.2 เสถียรภาพของเฟสล็อกคูลแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่	14
<b>บทที่ 3 องค์ประกอบพื้นฐานของเฟสล็อกคูล</b>	20
3.1 ตัวตรวจจับเฟส (Phase detector)	20
3.1.1 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์	20
3.1.2 ตัวตรวจจับเฟสแบบ J-K ฟลิปฟลอป	23
3.1.3 ตัวตรวจจับเฟสแบบเฟส-ความถี่	24
3.1.4 การออกแบบและผลการทดลองตัวตรวจจับเฟสแบบเฟส-ความถี่	30
3.2 วงจรกรองความถี่ต่ำผ่าน	38
3.3 วงจรออสซิลเลเตอร์	40
3.3.1 หลักการพื้นฐานของวงจรออสซิลเลเตอร์	40
3.3.2 วงจรออสซิลเลเตอร์แบบริง (Ring Oscillator)	43
3.3.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage-Control Oscillator)	49

3.4	วงจรหารความถี่	62
3.4.1	วงจรรนับแบบไม่สัมพันธ์ (Asynchronous counter)	63
3.4.2	วงจรรนับโมเมนต์ N	64
3.4.3	การออกแบบวงจรรนับด้วยวิธีการป้อนกลับ	65
3.4.4	วงจรรนับแบบสัมพันธ์ (Synchronous counter)	66
3.4.5	การออกแบบและผลการทดลองวงจรรนับขนาด 8 bit แบบไม่สัมพันธ์ (Asynchronous counter)	69
บทที่ 4	การออกแบบและผลการทดลองเฟสล็อคลูปแบบดิจิทัล	71
4.1	วงจรเฟสล็อคลูปแบบเอาต์พุตตัวค้ำเฟสความถี่แบบแหล่งจ่ายกระแสคงที่ (Charge-pump)	71
4.2	วงจรเฟสล็อคลูปแบบเอาต์พุตตัวค้ำเฟสความถี่แบบสามสถานะ (Tri-state)	76
บทที่ 5	การออกแบบลวดลายและผลการจำลองการทำงานจากลวดลายวงจร	81
บทที่ 6	บทสรุป	99
ภาคผนวก		
กิตติกรรมประกาศ		
บรรณานุกรม		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

เรื่อง	หน้า
รูป 2.1 การเข้าสู่สภาวะล็อกของเฟสล็อกคูลูป	3
(ก) เฟสเอทที่หลุดจาก VCO กับเฟสของอินพุต	3
(ข) การปรับเฟสของวงจรถูกปรับเพื่อกำจัดเฟสผิดพลาด	3
รูป 2.2 องค์ประกอบของเฟสล็อกคูลูป	4
(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCO	4
(ข) องค์ประกอบที่ประกอบด้วย PD, VCO และ LPF	4
รูป 2.3 รูปคลื่นสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก	5
(ก) รูปคลื่นสัญญาณในแต่ละจุด	5
(ข) กราฟแสดงคุณสมบัติของ VCO และ PD	5
รูป 2.4 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของเฟสที่อินพุต	6
รูป 2.5 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของความถี่ที่อินพุต	7
รูป 2.6 การเปลี่ยนแปลงของเฟสกับเวลา	8
(ก) การเปลี่ยนแปลงของเฟสอย่างช้าๆ	8
(ข) การเปลี่ยนแปลงของเฟสอย่างรวดเร็ว	8
รูป 2.7 รูปแบบเชิงเส้นของเฟสล็อกคูลูปชนิดที่หนึ่ง (type I PLL)	8
รูป 2.8 การตอบสนองของเฟสล็อกคูลูปต่อการเปลี่ยนแปลงความถี่แบบขั้นบันได	11
รูป 2.9 การตอบสนองของระบบเมื่อค่า $\zeta$ เปลี่ยนแปลง	12
รูป 2.10 กราฟโบริคพล็อตแสดงเสถียรภาพของ type I PLL	12
รูป 2.11 ระบบที่ใช้ตัวคักจับเฟสแบบเฟส-ความถี่	13
รูป 2.12 วงจรเฟสล็อกคูลูปแบบเอทที่เป็นแหล่งจ่ายกระแสคงที่	14
รูป 2.13 การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน	14
รูป 2.14 รูปแบบเชิงเส้นอย่างง่ายของเฟสล็อกคูลูปแบบเอทที่หลุดเป็นแหล่งจ่ายกระแสคงที่	15
รูป 2.15 เสถียรภาพของเฟสล็อกคูลูปแบบเอทที่หลุดเป็นแหล่งจ่ายกระแสคงที่	17
(ก) การเกิดเฟสชิฟของระบบที่ไม่มีเสถียรภาพ	17
(ข) การเกิดเฟสชิฟเพื่อทำการเพิ่มชิโร้เข้าไปในลูป	17

รูป 2.16 การเพิ่มชิโร้เข้าไปในวงจรเฟสล็อกคูลูปแบบเอทที่หลุดเป็นแหล่งจ่ายกระแสคงที่ที่โยชนัด 17 การค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.17	การลดลงของเสถียรภาพของเฟสล็อกรูปแบบเอาท์พุตเป็น แหล่งจ่ายกระแสคงที่เมื่อค่าของ $I_p K_{VCO}$ มีค่าลดลง	18
รูป 2.18	การเพิ่มตัวเก็บประจุเข้าไปในวงจรเพื่อลดค่ารีปเปิ้ล	19
รูป 3.1	คุณสมบัติของตัวคักจับเฟสในทางอุดมคติ	20
รูป 3.2	ตัวคักจับเฟสแบบเอ็กซ์คูลูซีฟออร์	20
รูป 3.3	รูปสัญญาณของตัวคักจับเฟสแบบเอ็กซ์คูลูซีฟออร์ (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก	21 21 21
รูป 3.4	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของเอ็กซ์คูลูซีฟออร์	22
รูป 3.5	ตัวคักจับเฟสแบบ J-K ฟลิปฟลอป	23
รูป 3.6	สัญญาณของตัวคักจับเฟสแบบ J-K ฟลิปฟลอป (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก	23 23 23
รูป 3.7	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของ J-K ฟลิปฟลอป	24
รูป 3.8	หลักการของตัวคักจับเฟส-ความถี่ (ก) แสดงผลของเอาท์พุตเมื่ออินพุตมีเฟสต่างกัน (ข) แสดงเอาท์พุตเมื่ออินพุตมีความถี่ต่างกัน	25 25 25
รูป 3.9	การสร้างตัวคักจับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป	26
รูป 3.10	ตัวคักจับเฟสแบบเฟส-ความถี่กับเอาท์พุตแบบสามสถานะ	26
รูป 3.11	สถานะของตัวคักจับเฟสแบบเฟส-ความถี่	27
รูป 3.12	รูปสัญลักษณ์ของตัวคักจับเฟสแบบเฟส-ความถี่ (ก) รูปสัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์ (ข) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก (ค) รูปสัญญาณค่าเฟสผิดพลาดมีค่าเป็นลบ	28 28 28 28
รูป 3.13	กราฟคุณสมบัติค่าเอาท์พุต $V_d$ เฉลี่ยของตัวคักจับเฟสแบบเฟส-ความถี่	29
รูป 3.14	วงจรคักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลอง	31
รูป 3.15	วงจรตัวคักจับเฟสแบบเฟส-ความถี่ในระดับเกท	32
รูป 3.16	วงจรซิมอสอินเวอร์เตอร์	32

เอกสารรูป 3.17 วงจรซิมอสเน้นเกทกับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ 33 การค้า

ไม่รูป 3.18 วงจรซิมอสอินเวอร์เตอร์เกทให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ 33

รูป 3.19	สัญญาณเอาต์พุตของตัวคักจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสนำหน้าอินพุต B	34
รูป 3.20	สัญญาณเอาต์พุตของตัวคักจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสล้าหลังอินพุต B	35
รูป 3.21	สัญญาณเอาต์พุตของตัวคักจับเฟส-ความถี่ เมื่ออินพุต A มีความถี่มากกว่าอินพุต B	36
รูป 3.22	สัญญาณเอาต์พุตของตัวคักจับเฟส-ความถี่ เมื่ออินพุต A มีความถี่น้อยกว่าอินพุต B	37
รูป 3.23	วงจรรองความถี่ต่ำผ่านที่ใช้งานกับเฟสล็อกคูลูป	39
	(ก) วงจรรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ	39
	(ข) วงจรรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ	39
	(ค) วงจรรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ	39
รูป 3.24	การตอบสนองของวงจรรองสัญญาณความถี่ต่ำผ่าน	39
	(ก) วงจรรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ	39
	(ข) วงจรรองสัญญาณความถี่ต่ำผ่านแบบแอกทีฟ	39
	(ค) วงจรรองสัญญาณความถี่ต่ำผ่านแบบ PI แอกทีฟ	39
รูป 3.25	ระบบที่มีการป้อนกลับแบบลบ	40
รูป 3.26	โบคพล็อตระหว่างระบบที่เกิดการออสซิลเลทกับระบบที่มีเสถียรภาพ	41
รูป 3.27	ผลของตำแหน่งโพลและรูปแบบการออสซิลเลท	42
	(ก) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทเพิ่มขึ้น	42
	(ข) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลทคงที่	42
	(ค) ระบบที่มีเสถียรภาพการออสซิลเลทลดลงเป็นศูนย์	42
รูป 3.28	วงจรรขยายภาคเดียวที่มีการป้อนกลับ	43
รูป 3.29	วงจรรขยายสองภาคที่มีการป้อนกลับ	43
รูป 3.30	วงจรรองออสซิลเลเตอร์ที่สร้างจากวงจรรขยายสามภาค	44
รูป 3.31	รูปคลื่นของวงจรรองออสซิลเลเตอร์ที่สร้างจากวงจรรขยายสามภาค	45
รูป 3.32	รูปแบบเชิงเส้นของวงจรรองออสซิลเลเตอร์แบบสามภาค	45
รูป 3.33	ตำแหน่งโพลของระบบเมื่ออัตราขยายเปลี่ยนแปลง	46
รูป 3.34	วงจรรองออสซิลเลเตอร์แบบใช้ซีมอสอินเวอร์เตอร์	47
รูป 3.35	รูปคลื่นของวงจรรองออสซิลเลเตอร์เมื่อที่สภาวะแรกโหนดหนึ่งมีค่าเท่ากับ $V_{DD}$	47
รูป 3.36	วงจรรองชนิดออสซิลเลเตอร์	48
	(ก) วงจรรองออสซิลเลเตอร์แบบใช้อินเวอร์เตอร์	48

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของอาจารย์คุณพลาตาดกระบัง  
 (ข) วงจรรองออสซิลเลเตอร์แบบใช้วงจรรดิฟเฟอร์เรนซ์เชื่อมสัญญาณให้เข้าไปใช้ประโยชน์ได้ 48 การค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 3.37	คุณสมบัติของวงจรรอสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า	49
รูป 3.38	คุณสมบัติของวงจร VCO ที่ไม่เป็นเชิงเส้น	50
รูป 3.39	ดีเลย์เซลล์แบบคิฟเฟอร์เรนเซียล	51
รูป 3.40	ชุดดีเลย์เซลล์ของวงจรริงออสซิลเลเตอร์	52
รูป 3.41	วงจรริงออสซิลเลเตอร์ที่ใช้ทคลอง	56
รูป 3.42	วงจรมอดูเลชันเพื่อเพิ่มระดับเอาต์พุตของออสซิลเลเตอร์	57
รูป 3.43	แสดงรูปคลื่นเอาต์พุตแต่ละจุดของวงจรรอสซิลเลเตอร์เมื่อ $V_{control} = 1.5V$	58
	(ก) รูปคลื่นเอาต์พุตที่เกิดจากวงจรริงออสซิลเลเตอร์ที่ยังไม่ผ่านวงจรมอดูเลชัน	58
	(ข) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรมอดูเลชัน	58
	(ค) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรมอดูเลชันอินเวอร์เตอร์	58
รูป 3.44	รูปคลื่นเอาต์พุตแต่ละจุดของวงจรรอสซิลเลเตอร์เมื่อ $V_{control} = 2.5V$	59
	(ก) รูปคลื่นเอาต์พุตที่เกิดจากวงจรริงออสซิลเลเตอร์ที่ยังไม่ผ่านวงจรมอดูเลชัน	59
	(ข) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรมอดูเลชัน	59
	(ค) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรมอดูเลชันอินเวอร์เตอร์	59
รูป 3.45	รูปคลื่นเอาต์พุตเมื่อ $V_{control} = 1.5V$	60
รูป 3.46	รูปคลื่นเอาต์พุตเมื่อ $V_{control} = 2V$	60
รูป 3.47	รูปคลื่นเอาต์พุตเมื่อ $V_{control} = 2.5V$	60
รูป 3.48	กราฟแสดงความสัมพันธ์ระหว่างความถี่และแรงดันควบคุม	61
รูป 3.49	สัญลักษณ์โดยทั่วไปของวงจรมอดูเลชัน	62
รูป 3.50	วงจรมอดูเลชันแบบไม่สัมพันธ์ขนาด 3 บิตแบบนับลง	63
รูป 3.51	วงจรมอดูเลชันแบบไม่สัมพันธ์ขนาด 3 บิตแบบนับขึ้น	64
รูป 3.52	วงจรมอดูเลชันแบบสัมพันธ์ขนาด 2 บิตชนิดนับขึ้น	66
รูป 3.53	ไดอะแกรมแสดงสถานะการนับของวงจรมอดูเลชันแบบนับขึ้น 2 บิตแบบนับขึ้น	67
รูป 3.54	Excitation maps ของวงจรมอดูเลชันแบบสัมพันธ์ขนาด 2 บิตแบบนับขึ้น	68
รูป 3.55	วงจรมอดูเลชันแบบสัมพันธ์ขนาด 2 บิตแบบนับขึ้นโดยใช้ดีฟลิป-ฟลอป	69
รูป 3.56	วงจรมอดูเลชันแบบไม่สัมพันธ์ขนาด 8 บิตแบบนับขึ้นโดยใช้ดีฟลิป-ฟลอป	69
รูป 3.57	เอาต์พุต $Q_0$ ถึง $Q_4$ ของวงจรมอดูเลชันแบบไม่สัมพันธ์เมื่อความถี่อินพุตเท่ากับ 25MHz	70
รูป 4.1	วงจรมอดูเลชันแบบเอาต์พุตของตัวคัทจัมเฟสความถี่แบบแหล่งจ่ายกระแสคงที่	71

เอกสารรูป 4.2 แสดงรูปแบบเชิงเส้นของเฟสล็อกคัลูปที่มีเอาต์พุตตัวคัทจัมเฟสความถี่ที่นำไปใช้ประโยชน์ได้ 72 การค้า  
ไม่ว่ากรณีใดแบบนี้หลังจ่ายกระแสคงที่แปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.3	แรงดันที่วงจรกรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะล็อกที่ความถี่อินพุต 40MHz	74
รูป 4.4	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 42MHz	75
รูป 4.5	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 38MHz	75
รูป 4.6	วงจรเฟสล็อกคัลรูปแบบเอาต์พุตของตัวดักจับเฟสความถี่แบบสามสถานะ(Tri-state)	76
รูป 4.7	รูปแบบเชิงเส้นของเฟสล็อกคัลที่มีเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ(Tri-state)	76
รูป 4.8	แรงดันที่วงจรกรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะล็อกที่ความถี่อินพุต 40MHz	79
รูป 4.9	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 42MHz	80
รูป 4.10	การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุต 38MHz	80
รูป 5.1	ขั้นตอนการสร้างวงจรรวม	81
รูป 5.2	ลวดลายของทรานซิสเตอร์แบบไบ โพลาร์ชนิดเอ็นพีเอ็น	83
รูป 5.3	ลวดลายของมอสชนิดเอ็นมอส	83
รูป 5.4	ลวดลายของมอสชนิดเอ็นที่มีขาขอสต่อถึงกัน	84
รูป 5.5	ลวดลายของตัวต้านทานที่สร้างจาก Poly และ N-DIFF	85
รูป 5.6	ลวดลายของตัวเก็บประจุแบบไดอิเล็กตริกแบบ NMOS Capacitor	86
รูป 5.7	ขั้นตอนการออกแบบลวดลายเพื่อให้ได้รูปแบบของ Chip ภายในวงจรรวม	86
รูป 5.8	ลวดลายและตำแหน่งขาและโครงสร้างภายในของชิพดิจิทัลเฟสล็อกคัล	87
รูป 5.9	ผลการทดลองวงจรดักจับเฟสและความถี่เมื่อเฟส $f_{ref}$ นำหน้าเฟส $f_{vco}$	88
รูป 5.10	ผลการทดลองวงจรดักจับเฟสและความถี่เมื่อเฟส $f_{ref}$ ถ้าหลังเฟส $f_{vco}$	89
รูป 5.11	กราฟแสดงความสัมพันธ์ระหว่างแรงดันกับความถี่ของวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าเปรียบเทียบกับระหว่างผลที่ยังไม่มีพาราซิติคและมีพาราซิติค	90

รูป 5.12 สัญญาณเอาต์พุตเมื่อ  $V_{control} = 1.5V$  การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ใด ๆ การค้า

รูป 5.13 สัญญาณเอาต์พุตเมื่อ  $V_{control}$  เปลี่ยน 2V ฟ้าและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการไปใช้

รูป 5.14	สัญญาณเอาต์พุตเมื่อ $V_{\text{control}} = 2.5V$	91
รูป 5.15	ระบบของเฟสล็อกคูลูปซึ่งตัวดักจับเฟสเป็นแบบเอาต์พุตแบบสามสถานะ (Tri-state)	92
รูป 5.16	รูปแบบเชิงเส้นของเฟสล็อกคูลูปแบบดิจิทัล	92
รูป 5.17	การเปลี่ยนแปลงแรงดันที่อินพุตของวงจรรอสซิลเลเตอร์เมื่อเข้าสู่สภาวะล็อก	95
รูป 5.18	แสดงการเปรียบเทียบระหว่างสัญญาณเอาต์พุตกับสัญญาณอินพุตขณะ เข้าสู่สภาวะล็อกในช่วงเวลา 23 $\mu$ s ถึง 24 $\mu$ s (ความถี่อินพุต 20MHz)	96
รูป 5.19	แรงดันอินพุตของวงจรรอสซิลเลเตอร์ในสภาวะล็อกเมื่ออินพุตเท่ากับ 18MHz	96
รูป 5.20	แรงดันอินพุตของวงจรรอสซิลเลเตอร์ในสภาวะล็อกเมื่ออินพุตเท่ากับ 22MHz	97
รูป 5.21	เฟสล็อกคูลูปที่ใช้สำหรับคูณความถี่อินพุตเพิ่มขึ้นสองเท่า	97
รูป 5.22	สัญญาณที่จุดต่างๆของวงจรมคูณความถี่สองเท่า	98
	(ก) แรงดันอินพุตของวงจรรอสซิลเลเตอร์	98
	(ข) ความถี่เอาต์พุตของวงจรรอสซิลเลเตอร์ 10MHz	98



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

เรื่อง	หน้า
ตาราง 3.1 อัตราขยายต่อภาคของวงจรริงออสซิลเลเตอร์	48
ตาราง 3.2 ความถี่ที่เปลี่ยนแปลงตามค่าแรงดันควบคุมของวงจร VCO	61
ตาราง 3.3 พารามิเตอร์ของวงจรริงออสซิลเลเตอร์	62
ตาราง 3.4 สถานะการนับของวงจรมับโหมค 3	64
ตาราง 3.5 สถานะการนับของวงจรมับขนาด 2 บิตแบบนับขึ้น	67
ตาราง 3.6 การเปลี่ยนแปลงสถานะของวงจรมับขนาด 2 บิตแบบนับขึ้น	68
ตาราง 3.7 excitation map ของดีฟลิป-ฟลอป	68
ตาราง 5.1 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากการออกแบบวงจร	89
ตาราง 5.2 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากสวดลายวงจร	90

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

เฟสติกคูลูปเป็นอุปกรณ์หรือวงจรที่ใช้ในการรักษาอัตราการเปลี่ยนแปลงเฟสของสัญญาณระหว่างเฟสของสัญญาณเอาต์พุตกับสัญญาณอินพุตให้มีค่าเท่ากัน โดยจะมีผลทำให้มีความถี่เท่ากันด้วย จากคุณสมบัติดังกล่าวจึงมีการนำเฟสติกคูลูปไปใช้งานอย่างกว้างขวาง เช่น ใช้ในการดีมอดสัญญาณและใช้ในการสร้างหรือกำเนิดความถี่ โดยองค์ประกอบพื้นฐานของเฟสติกคูลูปมีอยู่สามส่วนคือ ตัวดักจับเฟส วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า และส่วนของวงจรกรองความถี่ต่ำผ่าน ซึ่งองค์ประกอบในแต่ละส่วนก็มีหลายแบบ ดังนั้นเมื่อนำองค์ประกอบดังกล่าวมาประกอบกันเป็นเฟสติกคูลูปก็ได้เฟสติกคูลูปหลายแบบเช่นกัน ซึ่งในแต่ละแบบก็จะมีคุณสมบัติการทำงานที่แตกต่างกัน การศึกษาทำความเข้าใจจึงเป็นเรื่องที่จำเป็นเพื่อที่จะทำให้สามารถเลือกใช้และออกแบบได้เหมาะสมกับการประยุกต์ใช้งาน

ปริยญาณีพนธ์นี้เป็นการนำเสนอการศึกษาและแนวทางการออกแบบวงจรเฟสติกคูลูปเนื่องจากองค์ประกอบพื้นฐานของเฟสติกคูลูปประกอบสามส่วนดังกล่าว ดังนั้นเนื้อหาบทที่สองจึงเป็นรายละเอียดเกี่ยวกับหลักการทำงานพื้นฐานของเฟสติกคูลูปและหลักการทำงานของเฟสติกคูลูปแต่ละรูปแบบ ส่วนบทที่สามเป็นรายละเอียดเกี่ยวกับองค์ประกอบของเฟสติกคูลูปตลอดจนการออกแบบและผลการทดลองขององค์ประกอบนั้นซึ่งประกอบด้วย ตัวดักจับเฟส วงจรกรองความถี่ต่ำผ่านและวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า บทที่สี่เป็นการทดสอบว่าเมื่อนำส่วนประกอบดังกล่าวมาสร้างเป็นเฟสติกคูลูปสามารถทำงานได้ถูกต้องหรือไม่ส่วนบทห้าเป็นการออกแบบลวดลายและทดสอบการทำงานจากลวดลายวงจร และบทสุดท้ายเป็นการสรุปผลการทดลอง ในส่วนการทดลองจะใช้โปรแกรมคอมพิวเตอร์เป็นตัวจำลองการทำงานของวงจรที่ออกแบบไว้ สามารถทราบผลการทำงานของวงจรและสามารถปรับแต่งค่าพารามิเตอร์ต่างๆได้ตามต้องการเพื่อความถูกต้องมากที่สุด

### วัตถุประสงค์

1. ศึกษาการทำงานและการออกแบบวงจรตัวดักจับเฟส วงจรออสซิลเลเตอร์ และวงจรกรองความถี่ต่ำที่ใช้งานในเฟสติกคูลูป

2. สามารถออกแบบเฟสติกคูลูปให้มีคุณสมบัติการทำงานได้ตามต้องการ

3. เข้าใจการหลักการทำงานของเฟสติกคูลูปแบบต่างๆ และสามารถเลือกประยุกต์ใช้งานได้

4. ศึกษาการออกแบบลวดลายวงจรรวมและออกแบบลวดลายวงจรเฟสติกคูลูปแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้เผยแพร่เนื้อหาไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีพื้นฐานของเฟสล็อกคูลูป

#### 2.1 ประวัติความเป็นมาและประเภทของเฟสล็อกคูลูป

เฟสล็อกคูลูปเป็นอุปกรณ์ที่ถูกสร้างขึ้นมาราวปี 1932 โดย ดี เบลเลสซิท (de Bellescize) วิศวกรชาวฝรั่งเศส โดยเฟสล็อกคูลูปได้เริ่มมีการนำมาประยุกต์ใช้งานในอุตสาหกรรมอย่างกว้างขวาง เมื่อมีการพัฒนาเทคโนโลยีทางด้านสิ่งประดิษฐ์สารกึ่งตัวนำจนสามารถสร้างออกมาในรูปแบบของวงจรรวม (Integrated Circuit) ได้

เฟสล็อกคูลูปในรูปวงจรรวมสร้างขึ้นครั้งแรกในปี 1965 และเป็นอุปกรณ์ด้านอนาล็อกล้วนโดยใช้ วงจรคูณเป็นตัวคักจับเฟสและส่วนของวงจรรองความถี่ต่ำผ่าน (Low-pass filter, LPF) ใช้อุปกรณ์พาสซีฟหรือแอคทีฟ RC ฟิลเตอร์ และใช้วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (Voltage Control Oscillator, VCO) เป็นตัวกำเนิดสัญญาณเอาท์พุทวงจรดังกล่าว เรียกว่า “ลิเนียร์เฟสล็อกคูลูป” (Linear Phase-Locked Loops, LPP)

นับแต่นั้นมาเฟสล็อกคูลูปได้รับการพัฒนาเรื่อยมา จนเข้าสู่ยุคของวงจรมิติดิจิทัลจึงมีการสร้างเฟสล็อกคูลูปแบบดิจิทัล (Digital Phase-Locked Loops, DPLL) ขึ้นมาในปี 1970 โดยตัวคักจับเฟสจะสร้างจากวงจรมิติดิจิทัล โดยใช้เอ็กซ์คลูซีฟเฟอร์หรือ J-K ฟลิปฟลอป แต่ยังมีบางส่วนยังคงเป็นวงจรมิติอนาล็อกซึ่งก็คือส่วนของวงจรรองความถี่ต่ำผ่านยังคงใช้อุปกรณ์พาสซีฟประเภทตัวต้านทานและคาปาซิเตอร์อยู่

จากนั้นมาไม่นานเฟสล็อกคูลูปแบบดิจิทัลทั้งหมด (All Digital Phase-Locked Loops) ก็ถูกสร้างขึ้นซึ่งทุกส่วนของวงจรมิติดิจิทัลจะอยู่ในรูปแบบฟังก์ชันดิจิทัล หรือเป็นวงจรมิติดิจิทัลทั้งหมดไม่จำเป็นต้องมีอุปกรณ์พาสซีฟ

นอกจากนี้วงจรรองความถี่ต่ำผ่านสามารถสร้างขึ้นมาได้โดยใช้ซอฟต์แวร์และฟังก์ชันของวงจรมิติดิจิทัลสามารถสร้างขึ้นมาได้โดยใช้โปรแกรมคอมพิวเตอร์สร้างเฟสล็อกคูลูปดังกล่าวเรียกว่า (Software Phase-Locked Loops, SPLL) ซึ่งเป็นการลดความยุ่งยากในกระบวนการสร้างอุปกรณ์สารกึ่งตัวนำที่ใช้ในวงจรมิติดิจิทัล

สรุปเฟสล็อกคูลูปมี 4 ประเภทคือ


1. เฟสล็อกคูลูปแบบลิเนียร์ (Linear Phase-Locked Loops, LPP)
2. เฟสล็อกคูลูปแบบดิจิทัล (Digital Phase-Locked Loops, DPLL)
3. เฟสล็อกคูลูปแบบดิจิทัลทั้งหมด (All Digital Phase-Locked Loops)
4. เฟสล็อกคูลูปแบบซอฟต์แวร์ (Software Phase-Locked Loops, SPLL)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 หลักการทำงานพื้นฐานของเฟสล็อกคูลูป

การทำงานของเฟสล็อกคูลูปในสภาวะล็อกคือการที่ความถี่เอาต์พุตจาก วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้ามีค่าเท่ากับความถี่อ้างอิงหรืออินพุตและอัตราการเปลี่ยนแปลงของเฟสอินพุตและเอาต์พุตเทียบกับเวลาจะมีค่าเท่ากัน

พิจารณาถึงการเข้าสู่สภาวะล็อก พิจารณารูป 2.1(ก) แสดงการเปรียบเทียบเฟส ระหว่างเอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือคัล็อก จะเห็นว่าที่ขอบขาขึ้นของ  $V_{VCO}$  จะเกิดมีเฟสผิดพลาดขึ้นเป็นเวลา  $\Delta t$  เมื่อเทียบกับ  $V_{CK}$  และเราต้องการกำจัดความผิดพลาดนี้ออกไปโดยกำหนดให้  $V_{cont}$  แรงดันอินพุตของ VCO โดยเมื่อ  $V_{cont}$  สูงขึ้นความถี่เอาต์พุตก็จะสูงขึ้นพิจารณารูปที่ 2.1(ข) ความถี่ของ VCO เริ่มสูงขึ้นที่เวลา  $t = t_1$  วงจรจะมีการเพิ่มของเฟสอย่างรวดเร็วจนที่เวลา  $t = t_2$  ความผิดพลาดของเฟสจะมีค่าเป็นศูนย์และ  $V_{cont}$  กลับเข้าสู่สภาวะแรกโดยเฟสของเอาต์พุตจาก VCO กับเฟสของอินพุตอ้างอิงหรือคัล็อกอินเฟสกัน



รูป 2.1 การเข้าสู่สภาวะล็อกของเฟสล็อกคูลูป


(ก) เฟสเอาต์พุตจาก VCO กับเฟสของอินพุต

(ข) การปรับเฟสของวงจรเพื่อกำจัดเฟสผิดพลาด

จากหลักการข้างต้นทำให้เราสามารถทราบได้ว่าวงจรเฟสล็อกคูลูปแบบง่ายนั้นจะประกอบด้วยตัวตรวจจับเฟส (PD) และวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า (VCO) ต่อกันในลักษณะป้อนกลับดังรูปที่ 2.2(ก) โดย PD จะเป็นตัวเปรียบเทียบเฟสระหว่าง  $V_{out}$  กับ  $V_{in}$  โดยจะให้ค่าแรงดันเฟสผิดพลาดออกมาไปปรับ VCO จนเฟสมีการปรับและเข้าสู่สภาวะล็อก

อย่างไรก็ตามต้องมีการปรับวงจรรูป 2.2(ก) เนื่องจาก เอาต์พุตของ PD หรือ  $V_{pd}$  ประกอบไปด้วยส่วนของแรงดันดีซีและแรงดันเอซีที่มีความถี่สูง ดังนั้นเพื่อให้แรงดันอินพุตของ VCO ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดับแสงเนื้อหาและต้องอ้างอิงถึงเชิงพาณิชย์ที่มีไว้เพื่อใช้

มีเฉพาะส่วนของคิซี เพื่อให้ความถี่เอาต์พุตออกมาคงที่ซึ่งต้องการใส่วงจรกรองความถี่ต่ำผ่านเข้าไป ระหว่างวงจร PD กับ VCO ดังรูป 2.2(ข) เพื่อกำจัดส่วนที่มีความถี่สูงออกไปโดย LPF ที่ใส่เข้าไปจะต้องมีอัตราการขยายเป็นหนึ่งที่มีความถี่ต่ำ



รูป 2.2 องค์ประกอบของเฟสล็อกคูลูป

(ก) องค์ประกอบที่ประกอบด้วย PD กับ VCO

(ข) องค์ประกอบที่ประกอบด้วย PD, VCO และ LPF

พิจารณารูป 2.2(ก) เงื่อนไขวงจรภายใต้สภาวะล็อกคือ  $\phi_{out} - \phi_{in}$  จะต้องมีค่าคงที่และมีขนาดเล็กและจะต้องไม่แปรเปลี่ยนกับเวลาเขียนความสัมพันธ์เป็นสมการได้ว่า

$$\frac{d\phi_{out}}{dt} - \frac{d\phi_{in}}{dt} = 0 \quad (2.1)$$

หรือก็คือ

$$\omega_{out} = \omega_{in} \quad (2.2)$$


โดยสรุปจะได้ว่าเมื่อเฟสล็อกคูลูปอยู่ในสภาวะล็อกเฟสของเอาต์พุตจาก VCO เมื่อเทียบกับ อินพุตจะต้องมีค่าผิดพลาดเฟสน้อยแต่ความถี่ทั้งสองจะต้องเท่ากัน

### 2.2.1 ลักษณะสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก

เมื่อวงจรเฟสล็อกคูลูปอยู่ในสภาวะล็อกรูปคลื่นสัญญาณในแต่ละจุดนั้นแสดงดังรูป 2.3(ก) โดย  $V_{out}$  กับ  $V_{in}$  จะมีความต่างเฟสหรือเฟสผิดพลาดน้อยมากแต่ความถี่จะเท่ากัน โดย PD เป็นตัวสร้างพัลส์ที่เกิดจากค่าเฟสผิดพลาดของอินพุตกับเอาต์พุตและ LPF จะกรองเอาเฉพาะแรงดันที่เป็นคิซีคือ  $V_{PD}$  ป้อนให้กับ VCO โดยพัลส์ขนาดเล็กใน  $V_{LPF}$  เรียกว่า ริปเปิ้ล (ripple)

พิจารณารูป 2.3(ก) พารามิเตอร์ที่ยังไม่ทราบค่าคือ  $\phi_0$  และระดับแรงดันคิซีของ  $V_{cont}$  สามารถหาค่าได้จากการพิจารณาโดยใช้กราฟแสดงคุณสมบัติของ PD และ VCO ดังแสดงในอยู่รูป 2.3(ข) โดยถ้าเฟสล็อกคูลูปอยู่ในสภาวะล็อกแล้วความถี่ของอินพุตและเอาต์พุตจะมีค่าเท่ากัน

โดยกำหนดให้มีค่าเท่ากับ  $\omega_0$  และทำให้แรงดันที่วงจร VCO ต้องการคือ  $V_1$  ดังในรูป 2.3(ก)



รูป 2.3 รูปคลื่นสัญญาณของเฟสล็อกคูลูปในสภาวะล็อก

(ก) รูปคลื่นสัญญาณในแต่ละจุด

(ข) กราฟแสดงคุณสมบัติของ VCO และ PD

โดยขนาดแรงดัน  $V_1$  ได้จากส่วนของ PD ซึ่งเกิดจากค่าความผิดพลาดเฟส  $\phi_0$  จากกราฟคุณสมบัติของ PD และ VCO จะได้  $\omega_{out} = \omega_0 + K_{VCO} V_{cont}$  และ  $\bar{V}_{PD} = K_{PD} \Delta\phi$  ทำให้ได้

$$V_1 = \frac{\omega_1 - \omega_0}{K_{VCO}} \tag{2.3}$$

และ

$$\phi_0 = \frac{V_1}{K_{PD}} \tag{2.4}$$

$$= \frac{\omega_1 - \omega_0}{K_{PD} K_{VCO}} \tag{2.5}$$

จากสมการ 2.5 ทำให้ทราบคุณสมบัติที่สำคัญสองประการคือ เมื่อความถี่อินพุตเกิดการเปลี่ยนแปลงจะทำให้เกิดความต่างเฟสหรือความผิดพลาดของเฟสขึ้น และค่าผิดพลาดของเฟสจะมีค่าต่ำเมื่อค่า  $K_{PD} K_{VCO}$  ต้องมีค่าสูง โดย  $K_{PD}$  ก็คือ ค่าอัตราขยายของวงจรถักจับเฟสหรือ PD และ  $K_{VCO}$  คือค่าอัตราขยายของวงจรรอสซิดเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

2.2.2 การพิจารณาภาวะชั่วขณะของเฟสล็อกคูลูปในสถานะล็อก


เมื่อวงจรเฟสล็อกคูลูปอยู่ในสถานะล็อกแล้วเกิดการเปลี่ยนแปลงเฟส หรือความถี่ที่อินพุตจะทำการพิจารณาหาผลการตอบสนองของเฟสล็อกคูลูปว่าเป็นอย่างไร

โดยจะพิจารณาเมื่อ เกิดการเปลี่ยนแปลงของเฟส ที่อินพุตก่อน โดยสมมติให้รูปแบบของอินพุตและเอาท์พุตเป็นดังนี้

$$V_{in}(t) = V_A \cos \omega_1 t \tag{2.6}$$

$$V_{out}(t) = V_B \cos(\omega_1 t + \phi_0) \tag{2.7}$$

โดยที่ไม่พิจารณาความถี่ฮาร์โมนิกที่สูงและ  $\phi_0$  คือค่าความผิดพลาดเฟสคงที่ พิจารณารูป 2.4 จะเห็นว่าเฟสอินพุตมีการเปลี่ยนแปลงขึ้นในลักษณะเป็นขั้นคือ  $\phi_1$  และเกิดขึ้นที่เวลา  $t = t_1$  จะทำให้เฟสที่อินพุตมีค่าเท่ากับ  $\phi_{in} = \omega_1 t + \phi_1 u(t - t_1)$  ณ เวลานั้นเอาท์พุตของ LPF ยังไม่เพิ่มขึ้นอย่างทันทีทันใดและ VCO ยังคงออสซิลเลทที่ความถี่เดิมคือ  $\omega_1$



รูป 2.4 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของเฟสที่อินพุต


หลังจากนั้นค่าความต่างเฟสของอินพุตกับเอาท์พุตค่อย ๆ เพิ่มขึ้นทำให้พัลส์ขึ้นที่เอาท์พุตของ PD และส่งผลให้เกิด  $V_{LPF}$  เพิ่มขึ้นผลลัพธ์คือทำให้ความถี่ของ VCO เพิ่มขึ้นเพื่อพยายามลดค่าความผิดพลาดของเฟสที่สถานะชั่วขณะนี้จะไม่เกิดการล็อกขึ้นเนื่องจากค่าความผิดพลาดเฟส

เปลี่ยนแปลงตามเวลา ภายหลังจากที่ความถี่ของ VCO เริ่มเปลี่ยนแล้วเฟสล็อกคูลูปจะกลับสู่สภาวะล็อกตามเดิมโดย  $\omega_{out}$  จะกลับมาเท่ากับ  $\omega_1$  นั่นคือ  $V_{LPF}$  และ  $\phi_{out} - \phi_{in}$  จะกลับสู่ค่าเริ่มต้นตามเดิม โดยเมื่อลูปอยู่ในสภาวะสงบเอาท์พุทจะมีค่าเท่ากับ

$$V_{out}(t) = V_B \cos[\omega_1 t + \phi_0 + \phi_{lu}(t - t_1)] \quad (2.8)$$

สิ่งที่สำคัญเมื่อลูปกลับเข้าสู่สภาวะล็อกคือ พารามิเตอร์ทุกตัวจะกลับเข้าสู่สภาวะเริ่มต้นทั้งหมดคือ  $\phi_{out} - \phi_{in}$ ,  $V_{LPF}$  และค่าความถี่ของ VCO จะเท่ากับสภาวะเริ่มต้น

ต่อไปเป็นการพิจารณาผลการตอบสนองของเฟสล็อกคูลูปเมื่อความถี่อินพุตเปลี่ยนแปลงชั่วขณะ โดยอินพุตเพิ่มขึ้นจากความถี่เดิม  $\Delta\omega$  ที่เวลา  $t = t_1$  ดังแสดงในรูป 2.5



รูป 2.5 ผลการตอบสนองของเฟสล็อกคูลูปเมื่อมีการเปลี่ยนแปลงของความถี่ที่อินพุต


โดยความถี่เริ่มต้นของ VCO คือ  $\omega_1$  เมื่อความถี่อินพุตเปลี่ยน PD จะกำเนิดพัลส์ด้วยความกว้างค้อย ๆ เพิ่มมากขึ้นและ  $V_{LPF}$  จะมีค่าเพิ่มขึ้นจน  $\omega_{out}$  เข้าใกล้  $\omega_1 + \Delta\omega$  หรือก็คือความถี่อินพุตโดยเอาท์พุทจาก PD จะมีค่าลดลง ภายใต้อาณัติสภาวะสงบ ระดับแรงดันคิตซีที่วงจกรองความถี่มีค่าเท่ากับ  $(\omega_1 + \Delta\omega - \omega_0)/K_{VCO}$  จะเห็นได้ว่ากรเปลี่ยนแปลงของเฟสหรือความถี่ที่อินพุตจะนำมาซึ่งระดับแรงดันเพื่อควบคุมความถี่ VCO เพื่อลดค่าเฟสผิดพลาดลงทุกครั้งที่มีการนำไปใช้

### 2.3 เสถียรภาพของเฟสล็อกคูลูปแบบพื้นฐาน

การพิจารณาเกี่ยวกับเกี่ยวกับเสถียรภาพของเฟสล็อกคูลูปจะต้องทราบฟังก์ชันถ่ายโอนของระบบดังนั้นต้องพิจารณาหา  $\Phi_{out}(s)/\Phi_{in}(s)$  ทั้งแบบลูปเปิดและลูปปิด

พิจารณา  $\Phi_{out}(s)/\Phi_{in}(s)$  เป็นตัวบอกให้ทราบถึงอะไรนั้นให้เปรียบเทียบกับฟังก์ชันถ่ายโอนของวงจรกรองความถี่อันดับหนึ่งอย่างง่ายคือ  $V_{out}(s)/V_{in}(s) = 1/(1 + s/\omega_0)$  จากฟังก์ชันถ่ายโอนจะเห็นว่าถ้า  $V_{in}$  เปลี่ยนแปลงอย่างรวดเร็ว  $V_{out}$  ไม่สามารถที่จะตามอินพุตได้ตลอดย่านที่เปลี่ยนแปลง ในทำนองเดียวกัน  $\Phi_{out}(s)/\Phi_{in}(s)$  จะแสดงให้เห็นความสัมพันธ์ว่าเฟสของเอาท์พุตมีการเปลี่ยนแปลงไปกับเฟสของอินพุตอย่างไรเมื่อเฟสอินพุตมีการเปลี่ยนแปลงอย่างช้าหรือเร็ว

การเปลี่ยนแปลงของเฟสกับเวลาแสดงดังรูป 2.6 โดยรูป 2.6(ก) เป็นการเปลี่ยนแปลงของเฟสอย่างรวดช้าๆ และรูป 2.6(ข) เฟสมีการเปลี่ยนแปลงอย่างรวดเร็ว




รูป 2.6 การเปลี่ยนแปลงของเฟสกับเวลา

(ก) การเปลี่ยนแปลงของเฟสอย่างช้า ๆ

(ข) การเปลี่ยนแปลงของเฟสอย่างรวดเร็ว

พิจารณาหา  $\Phi_{out}(s)/\Phi_{in}(s)$  โดยทำการสร้างรูปแบบเชิงเส้นของเฟสล็อกคูลูปดังแสดงในรูป 2.7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ รูป 2.7 รูปแบบเชิงเส้นของเฟสล็อกคูลูปชนิดที่หนึ่ง (type I PLL) ทุกครั้งที่มีการนำไปใช้

โดยพิจารณาจากรูป 2.7 ประกอบด้วยวงจร PD ซึ่งเอาท์พุทประกอบด้วยแรงดันคี่ซีมีค่าเท่ากับ  $K_{PD}(\phi_{out} - \phi_{in})$  โดยความถี่สูงจะถูกกำจัดทิ้งโดยวงจรกรองความถี่จะได้ฟังก์ชันถ่ายโอนของ PD ในรูปแบบวงจรขยายซึ่งมีค่าอัตราขยายเท่ากับ  $K_{PD}$  และวงจร LPF เป็นวงจรแบบอันดับหนึ่งอย่างง่ายมีฟังก์ชันถ่ายโอนคือ  $1/(1 + s/\omega_{LPF})$  ในส่วนวงจร VCO มีฟังก์ชันถ่ายโอนคือ  $K_{VCO}/s$  ส่วน  $\Phi_{in}$  และ  $\Phi_{out}$  คืออินพุตและเอาพุตเฟส ตัวอย่างเช่น ถ้าผลรวมของอินพุตเฟสเป็นฟังก์ชันแบบขั้นบันไดคือ  $\phi_{in}(t)$  นั่นคือ  $\Phi_{in} = \phi_{in}/s$

จากรูป 2.7 ฟังก์ชันถ่ายโอนของรูปเปิดคือ

$$H(s)|_{open} = \frac{\Phi_{out}(s)|_{open}}{\Phi_{in}(s)|_{open}} \quad (2.9)$$

$$= K_{PD} \cdot \frac{I}{s} \cdot \frac{K_{VCO}}{1 + \frac{s}{\omega_{LPF}}} \quad (2.10)$$

จากสมการ 2.10 แสดงให้เห็นว่าตำแหน่งโพลของระบบอยู่ที่  $s = -\omega_{LPF}$  และ  $s = 0$  โดยอัตราขยายรูปเปิดจะเท่ากับ  $H(s)|_{open}$  เพราะป้อนกับแบบเต็มทีเฟกเคอร์การป้อนกับเป็นหนึ่งโดยระบบที่มีโพลหนึ่งตัวที่จุดกำเนิดเรียกว่า “ชนิดที่หนึ่ง” (type I)

ต่อไปพิจารณาหาฟังก์ชันถ่ายโอนของระบบปิด ซึ่งมีความสำคัญมากโดยเฟสลูปจะเข้าสู่สภาวะล๊อคเมื่อ  $\phi_{out}$  เปลี่ยนแปลงเข้าใกล้  $\phi_{in}$  โดย  $s$  จะมีค่าเข้าใกล้ศูนย์ โดยฟังก์ชันถ่ายโอนของระบบปิดแสดงดังสมการ 2.11

$$H(s)|_{close} = \frac{K_{PD}K_{VCO}}{\frac{s^2}{\omega_{LPF}} + s + K_{PD}K_{VCO}} \quad (2.11)$$

สิ่งที่เราต้องการคือ  $H(s)|_{close}$  จะต้องมีค่าเข้าใกล้หนึ่งเมื่อ  $s$  มีค่าเข้าใกล้ศูนย์นั่นก็คืออัตราขยายของรูปมีค่าเป็นอนันต์ ภายใต้สภาวะดังกล่าวจะทำให้เฟสลูปเข้าสู่สภาวะล๊อค

จากสมการ 2.11 สามารถหาผลตอบสนองแบบขั้นบันได (step response) ของระบบชนิดที่หนึ่ง (type I) ได้โดยการพิจารณาเปรียบเทียบกับทฤษฎีของระบบควบคุม (Control System)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จากรูปแบบของสมการอันดับสองของระบบดังสมการ 2.12 นำมาเปรียบเทียบกับสมการ 2.11

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อหาค่าพารามิเตอร์ต่าง ๆ ของระบบเพื่อวิเคราะห์ผลการตอบสนองแบบขั้นบันไดของระบบแบบที่หนึ่ง (type I)

$$H(s) = \frac{\omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad (2.12)$$

เมื่อ  $\omega_n$  คือความถี่ธรรมชาติ (Natural frequency) และ  $\zeta$  คือตัวประกอบหน่วง (Damping factor) ซึ่งจากสมการ 2.11 ถ้าจัดให้อยู่ในรูปแบบบรรทัดฐานจะได้ค่าความถี่ธรรมชาติและค่าตัวประกอบหน่วงคือ

$$\omega_n = \sqrt{\omega_{LPF} K_{PD} K_{VCO}} \quad (2.13)$$

$$\zeta = \frac{1}{2} \sqrt{\frac{\omega_{LPF}}{K_{PD} K_{VCO}}} \quad (2.14)$$

และโพลของทั้งสองตัวของระบบอยู่ที่ตำแหน่ง

$$s_{1,2} = -\zeta\omega_n \pm \sqrt{(\zeta^2 - 1)\omega_n^2} \quad (2.15)$$

$$= (-\zeta \pm \sqrt{\zeta^2 - 1})\omega_n \quad (2.16)$$

โดยถ้า  $\zeta > 1$  โพลทั้งสองเป็นจำนวนจริงซึ่งจะทำให้ระบบเกิดโอเวอร์แดมและในทางตรงกันข้ามถ้า  $\zeta < 1$  โพลเป็นจำนวนจินตภาพจะได้ผลการตอบสนองของเอาต์พุตต่อความถี่อินพุตแบบขั้นบันไดโดย  $\omega_{out} = \Delta\omega_u(t)$  ผลของเอาต์พุตคือ

$$\omega_{out}(t) = \left\{ 1 - e^{-\zeta\omega_n t} [\cos(\omega_n \sqrt{1-\zeta^2} t) + \frac{\zeta}{\sqrt{1-\zeta^2}} \sin(\omega_n \sqrt{1-\zeta^2} t)] \right\} \Delta\omega_u(t) \quad (2.17)$$

$$= [1 - \frac{1}{\sqrt{1-\zeta^2}} e^{-\zeta\omega_n t} \sin(\omega_n \sqrt{1-\zeta^2} t + \theta)] \Delta\omega_u(t) \quad (2.18)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า โดย  $\omega_{out}$  คือผลการเปลี่ยนแปลงของความถี่เอาต์พุตและ  $\theta$  มีค่าเท่ากับ

$$\theta = \sin^{-1} \sqrt{1 - \zeta^2} \quad (2.19)$$

รูปคลื่นเอาท์พุทแสดงดังรูป 2.8 จะเห็นว่ามีส่วนประกอบของรูปคลื่นไซน์โดยมีความถี่เท่ากัน


$$\omega = \omega_n \sqrt{1 - \zeta^2} \quad (2.20)$$

และขนาดของรูปคลื่นไซน์ดังกล่าวจะมีค่าลดลงด้วยค่าเวลาที่เท่ากับ  $(\zeta \omega_n)^{-1}$

การเข้าสู่สภาวะสงบของเฟสล็อกคูลอย่างรวดเร็วมักมีความจำเป็นในการนำไปใช้งาน จากสมการ 2.18 ค่าของเอ็กซ์โปเนนเชียลจะลดลงสัมพันธ์กับค่าของเทอม  $\zeta \omega_n$  โดยมีค่าเท่ากับ

$$\zeta \omega_n = \frac{1}{2} \omega_{LPF} \quad (2.21)$$


จากผลลัพธ์ที่ได้จะเห็นว่าจะต้องมีการเลือกระหว่างความสามารถเข้าสู่สภาวะสงบอย่างรวดเร็วกับแรงดันริปเปิ้ลที่จะไปควบคุม VCO เช่น ถ้าต้องการให้  $\omega_{LPF}$  มีค่าต่ำเพื่อให้สามารถกำจัดความถี่สูงออกจากเอาท์พุท PD แต่มีค่าเวลาเข้าสู่สภาวะสงบ (Settling time) มาก



รูป 2.8 การตอบสนองของเฟสล็อกคูลต่อการเปลี่ยนแปลงความถี่แบบขั้นบันได

การเลือกค่าของ  $\zeta$  นั้นมีความสำคัญมาก ดังแสดงในรูป 2.9 แสดงผลการตอบสนอง เมื่อค่า  $\zeta$  เปลี่ยนเป็นค่าหลายค่าโดยที่  $\omega_n$  มีค่าคงที่ โดยผลการตอบสนองจะไม่มีภาระเพิ่ม ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อค่าของ  $\zeta < 1$  ดังนั้นการเลือกค่า  $\zeta$  จึงมีความสำคัญและนำมาซึ่งการต้องเลือกระหว่าง  $\omega_{LPF}$  และค่าเวลาเข้าสู่สภาวะสงบ (Settling time) และจากสมการ 2.5 ถ้าเราต้องการลดค่าความผิดพลาดเฟสให้น้อยลงจะต้องลดค่าของ  $K_{PD}K_{VCO}$  ลงแต่จากสมการ 2.14 จะทำให้  $\zeta$  เพิ่มขึ้นทำให้ระบบมีเสถียรภาพต่ำลง



รูป 2.9 การตอบสนองของระบบเมื่อค่า  $\zeta$  เปลี่ยนแปลง

สรุปแล้วคุณสมบัติของเฟสล็อกคิรชนิดที่หนึ่ง (type I PLL) จะต้องมีการเลือกระหว่างค่าเวลาเข้าสู่สภาวะสงบ (Settling time), แรงดันรีเซ็ตที่จะไปควบคุม VCO, ค่าผิดพลาดเฟส และเสถียรภาพของระบบ

การแสดงเสถียรภาพของระบบอาจแสดงได้ด้วยกราฟโบลพล็อตทั้งขนาดและความถี่ดังรูป 2.10 โดยใช้สมการ 2.10




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไร่ว่ากรณีใดๆ ทั้งสิ้น รูป 2.10 กราฟโบลพล็อตแสดงเสถียรภาพของ type I PLL

2.4 เฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump PLL)

จากการพิจารณาเฟสล็อกคูลูปแบบที่หนึ่งจะเห็นว่ามีปัญหาในเรื่องที่จะต้องเลือกระหว่างค่าเวลาเข้าสู่สภาวะสงบ (Settling time), แรงดันริบเบิลที่จะไปควบคุม VCO, ค่าผิดพลาดเฟสและเสถียรภาพของระบบ นอกจากนั้นแล้วยังมีปัญหาในเรื่องของช่วงของการเข้าสู่สภาวะล็อกมีค่าจำกัด โดยปัญหาของการได้มาซึ่งสภาวะล็อกของเฟสล็อกคูลูปคือ เริ่มแรกเมื่อวงจรทำงานหรือเมื่อจ่ายไฟเลี้ยงให้วงจร ถ้าวางจรรอสมชิลเลเตอร์ทำงานที่ความถี่ห่างจากความถี่อินพุตลูปจะไม่ล็อกโดยช่วงของการเข้าสู่สภาวะล็อกจะขึ้นอยู่กับค่าของ  $\omega_{LPF}$  โดยลูปจะล็อกเพียงกรณีเดียวคือ ความแตกต่างระหว่าง  $\omega_{in}$  กับ  $\omega_{out}$  จะต้องน้อยกว่า  $\omega_{LPF}$  แต่ก็ต้องเลือกอีกเช่นกันเพราะถ้าหากเราให้  $\omega_{LPF}$  มีค่าต่ำก็จะทำให้ช่วงเข้าสู่การล็อกมีค่าต่ำเช่นกัน

ปัญหาดังกล่าวแก้ไขโดยการเพิ่มตัวตรวจจับความถี่ (Frequency detector, FD) เข้าไปรวมกับส่วนของ PD ดังแสดงในรูป 2.11




รูป 2.11 ระบบที่ใช้ตัวตรวจจับเฟสแบบเฟส-ความถี่

โดย FD จะทำหน้าที่เปรียบเทียบความถี่ของอินพุตกับเอาท์พุทและจะทำให้วงจรรอกความถี่ต่ำมีแรงดันเกิดขึ้นเป็นไปตามสัดส่วนของ  $\omega_{in} - \omega_{out}$  ซึ่งตัวตรวจจับเฟสแบบนี้เรียกว่าตัวตรวจจับเฟสแบบเฟส-ความถี่ (Phase/Frequency Detector, PFD) ซึ่งหลักการทำงานของ PFD จะกล่าวถึงต่อไปในหัวข้อตัวตรวจจับเฟส

2.4.1 หลักการทำงานพื้นฐานของเฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่าย กระแสคงที่

พิจารณารูป 2.12 เป็นวงจรเฟสล็อกคูลูปแบบเอาท์พุทเป็นแหล่งจ่ายกระแสคงที่ (Charge-Pump PLL, CP PLL) โดยตัวตรวจจับเฟสเป็นแบบเฟส-ความถี่ หลักการทำงานของวงจรคือเมื่อจ่ายไฟเลี้ยงให้วงจรค่าของ  $\omega_{out}$  อาจจะมีค่าที่ห่างจาก  $\omega_{in}$  ทำให้ PFD และส่วนของแหล่งจ่าย

จ่ายกระแสทำงานเกิดการปรับเปลี่ยนแรงดันที่ป้อนให้กับ VCO จนค่าความถี่ของ  $\omega_{out}$  มีค่าใกล้เคียงกับอินพุต  $\omega_{in}$  จากนั้น PFD จะทำหน้าที่เสมือน PD ดำเนินกระบวนการเข้าสู่สภาวะล็อกโดยเมื่อลูปอยู่ในสภาวะลอคค่าความต่างเฟสอินพุตกับเอาต์พุตเท่ากับศูนย์ส่วนของแหล่งจ่ายกระแสไม่ทำงาน




รูป 2.12 วงจรเฟสลอคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสที่

พิจารณาการทำงานของวงจรรูป 2.12 โดยไม่คิดผลของพัลส์รีเซ็ตที่มีขนาดเล็กที่  $Q_A$  และ  $Q_B$  โดยสมมติให้หลังจากเกิดการลอค  $\omega_{in} - \omega_{out}$  มีค่าเท่ากับศูนย์ PFD จะให้  $Q_A = Q_B = 0$  ในส่วนของแหล่งจ่ายกระแสยังไม่ทำงานทำให้แรงดันที่  $C_p$  ยังมีค่าคงที่

2.4.2 เสถียรภาพของเฟสลอคแบบเอาต์พุตเป็นแหล่งจ่ายกระแสที่

การพิจารณาถึงเสถียรภาพจะต้องสร้างรูปแบบเชิงเส้นของระบบและพิจารณาฟังก์ชันถ่ายโอนการจะสร้างรูปแบบเชิงเส้นได้นั้นต้องรู้ค่าฟังก์ชันถ่ายโอนของแต่ละส่วน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูป 2.13 การตอบสนองต่อการเปลี่ยนแปลงแบบขั้นบันไดเมื่อ PFD/CP/LPF รวมกัน  
ไม่ว่าการณใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงชื่อเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาหาค่าฟังก์ชันถ่ายโอนเมื่อนำส่วนของ PFD/CP/LPF มารวมกันโดยใช้ LPF เป็น คาปาซิเตอร์ตัวเดียว โดยการสมมติให้คาบเวลาของความถี่อินพุตคือ  $T_{in}$  และค่ากระแสที่ใช้ในการ ชาร์จและดิสชาร์จคือ  $\pm I_p$  ดังแสดงในรูป 2.13 โดยมีอินพุตสองอินพุต A และ B และที่เวลา เริ่มต้นมีค่าความเฟสเท่ากับศูนย์ และเมื่อถึงที่เวลา  $t = 0$  เฟสของอินพุต B มีการเปลี่ยนแปลง แบบขั้นบันไดคือ  $\phi_0$  โดยความต่างเฟสมีค่าเท่ากับ  $\Delta\phi = \phi_0 u(t)$  ทำให้  $Q_A$  เกิดพัลส์ออกมา อย่างต่อเนื่องและมีค่าเท่ากับ  $\phi_0 T_{in}/(2\pi)$  และค่าเอาต์พุตจะเพิ่มขึ้นโดยไม่เกิดผลของพัลส์รีเซ็ตที่ มีขนาดเล็กจะมีค่าเท่ากับ  $(I_p/C_p)\phi_0 T_{in}/(2\pi)$  โดยการประมาณส่วนที่เป็นฟันเลื่อยเป็นเส้นตรงดัง นั้นความชันของ  $V_{out}$  คือ  $(I_p/C_p)\phi_0/(2\pi)$  และสามารถเขียนได้อีกแบบดังสมการ

$$V_{out}(t) = \frac{I_p}{2\pi C_p} t \cdot \phi_0 u(t) \tag{2.22}$$

จากผลการตอบแบบอิมพัลส์จะได้


$$h(t) = \frac{I_p}{2\pi C_p} u(t) \tag{2.23}$$

และจะได้ฟังก์ชันถ่ายโอนคือ

$$\frac{V_{out}(s)}{\Delta\phi} = \frac{I_p}{2\pi C_p} \cdot \frac{1}{s} \tag{2.24}$$

โดยจากฟังก์ชันถ่ายโอนจะเห็นว่า PFD/CP/LPF เมื่อต่อร่วมกันจะทำให้เกิดโพลขึ้นหนึ่ง ตัวที่จุดกำเนิดคั่งเช่นที่ได้เขียนไว้ในเฟสลอคูปชนิดที่หนึ่งซึ่งจะอยู่ในเทอม  $K_{VCO}/s$  และเทอมของ  $I_p/(2\pi C_p)$  เรียกว่าอัตราขยายของ PFD เขียนแทนด้วย  $K_{PFD}$

พิจารณาสร้างรูปแบบเชิงเส้นของเฟสลอคูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคั่งที่ได้ดัง รูป 2.14



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดรูปที่ 2.14 รูปแบบเชิงเส้นอย่างง่ายของเฟสลอคูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคั่งที่ใช้

จากรูป 2.14 จะได้ฟังก์ชันถ่ายโอนแบบเปิดคือ

$$\frac{\Phi_{out}(s)}{\Phi_{in}} \Big|_{open} = \frac{I_P \cdot K_{VCO}}{2\pi C_P \cdot s^2} \quad (2.25)$$

พิจารณาจากฟังก์ชันถ่ายโอนจะเห็นว่าอัตราขยายของลูปมีโพลอยู่สองโพลที่จุดกำเนิด ซึ่งเราเรียกระบบนี้ว่า “แบบที่สอง” (type II) และกำหนด  $H(s)$  คือฟังก์ชันถ่ายโอนของลูปปิดจะได้

$$H(s) = \frac{\frac{I_P K_{VCO}}{2\pi C_P}}{s^2 + \frac{I_P K_{VCO}}{2\pi C_P}} \quad (2.26)$$

โดยลูปปิดมีโพลเป็นจำนวนจินตภาพอยู่ที่ตำแหน่ง

$$s_{1,2} = \pm j \sqrt{I_P K_{VCO} / (2\pi C_P)} \quad (2.27)$$

ซึ่งระบบมีอัตราขยายของลูปดังสมการ 2.25 จะไม่มีเสถียรภาพเนื่องจากมีโพลอยู่ที่จุดกำเนิดถึงสองโพลทำโดยแต่ละโพลทำให้เกิดเฟสชิฟไป  $90^\circ$  ดังนั้นระบบนี้จึงมีผลรวมของเฟสชิฟ  $180^\circ$  ซึ่งแสดงดังรูป 2.15(ก) ระบบอาจเกิดการออสซิลเลทที่จุดอัตราขยายตัดแกนความถี่ได้


เพื่อแก้ไขให้ระบบมีเสถียรภาพจะต้องทำให้ผลรวมของชิฟมีค่าน้อยกว่า  $180^\circ$  คือที่จุดอัตราขยายตัดแกนความถี่เฟสชิฟต้องมีค่าน้อยกว่า  $180^\circ$  ดังแสดงในรูป 2.15(ข) สามารถทำได้โดยการทำให้เกิดซีโรขึ้นในลูปด้วยการเพิ่มตัวต้านทานต่ออนุกรมกับคาปาซิเตอร์ในวงจรกรองความถี่ต่ำผ่านดังรูป 2.16 จะทำให้ฟังก์ชันถ่ายโอนของ PFD/CP/LPF ต่อรวมกันมีค่าเท่ากับ

$$\frac{V_{out}(s)}{\Delta\phi} = \frac{I_P}{2\pi} \left( R_P + \frac{I}{C_P s} \right) \quad (2.28)$$

และฟังก์ชันถ่ายโอนแบบเปิดเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่แบบสงวนลิขสิทธิ์ไปยังผู้อื่นโดยไม่ได้รับอนุญาตจากผู้จัดทำเอกสารทุกครั้งที่มีกรณีนี้นำไปใช้


$$\frac{\Phi_{out}(s)}{\Phi_{in}} \Big|_{open} = \frac{I_P}{2\pi} \left( R_P + \frac{I}{C_P s} \right) \frac{K_{VCO}}{s} \quad (2.29)$$



รูป 2.15 เสถียรภาพของเฟสล็อกคูลูปแบบเอาท์พุตเป็นแหล่งจ่ายกระแสคงที่

(ก) การเกิดเฟสชิฟของระบบที่ไม่มีเสถียรภาพ

(ข) การเกิดเฟสชิฟเพื่อทำการเพิ่มซีโรเข้าไปในลูป



รูป 2.16 การเพิ่มซีโรเข้าไปในวงจรเฟสล็อกคูลูปแบบเอาท์พุตเป็นแหล่งจ่ายกระแสคงที่

และฟังก์ชันถ่ายโอนของระบบปิดมีคือ  $H(s)$  ค่าเท่ากับ

$$H(s) = \frac{\frac{I_P K_{VCO}}{2\pi C_P} (R_P C_P s + 1)}{s^2 + \frac{I_P}{2\pi} K_{VCO} R_P s + \frac{I_P}{2\pi} K_{VCO}} \quad (2.30)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ส่วนตัวที่ออก  $K_{VCO} R_P s + \frac{I_P}{2\pi} K_{VCO}$  นั้น เมื่อ  $K_{VCO}$  ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากฟังก์ชันถ่ายโอนลูปีดจะมีขั้วอยู่หนึ่งตัวที่ตำแหน่ง  $s_z = -1/(R_p C_p)$  และทำการพิจารณาเช่นเดียวกับชนิดที่หนึ่ง (type I) เพื่อหาค่า  $\omega_n$  และ  $\zeta$  ซึ่งจะได้ค่าดังนี้

$$\omega_n = \sqrt{\frac{I_p K_{VCO}}{2\pi C_p}} \quad (2.31)$$

$$\zeta = \frac{R_p}{2} \sqrt{\frac{I_p C_p K_{VCO}}{2\pi}} \quad (2.32)$$


เมื่อพิจารณาเสถียรภาพของระบบแบบที่สอง (type II) จะเห็นว่ามีความแตกต่างจากแบบที่หนึ่ง (type I) เมื่อนำสมการ 2.29 เมื่อวิเคราะห์โดยวาดกราฟโพลพล็อตแสดงทั้งขนาดและเฟสของระบบจะได้ดังรูป 2.17 โดยค่า  $I_p K_{VCO}$  มีค่าลดลงจะทำให้จุดที่อัตราขยายตัดแกนความถี่เข้าใกล้จุดกำเนิดมากขึ้นทำให้เฟสมาร์จิน (Phase margin) ลดน้อยลง



รูป 2.17 การลดลงของเสถียรภาพของเฟสลูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสตรงที่เมื่อค่าของ  $I_p K_{VCO}$  มีค่าลดลง

เฟสลูปแบบที่สองที่มีการปรับปรุงแล้วดังรูป 2.16 ยังมีข้อเสียอยู่คือในส่วนของวงจรจ่ายกระแสตรงที่ซึ่งต่ออนุกรมอยู่กับ  $R_p$  และ  $C_p$  เมื่อมีกระแสจ่ายให้กับส่วนของวงจรกรองความถี่จะทำให้ได้แรงดันที่จะไปควบคุมการออสซิลเลทมีค่าเพิ่มขึ้นสูงมากจากสภาวะปกติ ซึ่งสภาวะที่ทำให้  $V_{cont}$  เกิดการกระเพื่อมขึ้น (Voltage jump) จะทำให้เกิดรีปเปิ้ลขึ้นซึ่งจะมีผลทำให้เกิดภาวะไม่สงบขึ้นที่ VCO ทำให้เอาต์พุตเฟสแยกลงเพื่อลดปัญหาดังกล่าวให้เบาบางลงกระทำได้โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำตัวเก็บประจุตัวที่สองมาต่อขนานกับ  $R_p$  และ  $C_p$  ดังแสดงในรูป 2.18 เพื่อเป็นการกำจัดการกระเพื่อมที่เกิดขึ้นในช่วงแรก



รูป 2.18 การเพิ่มตัวเก็บประจุเข้าไปในวงจรเพื่อลดค่าริปเปิ้ล

โดยค่าของตัวเก็บประจุที่เพิ่มเข้าจะมีค่าประมาณหนึ่งในห้าหรือหนึ่งในสิบของ  $C_p$  เพื่อให้การตอบสนองของระบบปิดทั้งทางความถี่และเวลายังคงไม่เปลี่ยนไปจากเดิม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

## องค์ประกอบพื้นฐานของเฟสล็อกคูล

### 3.1 ตัวตรวจจับเฟส (Phase Detector)

ตัวตรวจจับเฟส (Phase Detector) หรือ PD คือวงจรที่เอาท์พุตเฉลี่ย  $\bar{V}_{out}$  หรือ  $\bar{V}_d$  มีขนาดสัมพันธ์กับความต่างเฟส  $\Delta\phi$  ระหว่างสองอินพุต ในทางอุดมคติความสัมพันธ์ระหว่างเอาท์พุตเฉลี่ย  $\bar{V}_{out}$  กับ  $\Delta\phi$  จะมีลักษณะเป็นเชิงเส้นดังแสดงในรูป 3.1




รูป 3.1 คุณสมบัติของตัวตรวจจับเฟสในทางอุดมคติ

โดยเส้นตัดผ่านจุดกำเนิดที่  $\Delta\phi = 0$  และอัตราขยายของ PD คือความชันของเส้นกราฟ คือ  $K_{pd}$  หน่วยคือ  $V/\text{rad}$

ตัวตรวจจับเฟสที่นิยมนำมาใช้ในงานดิจิทัลเฟสล็อกคูลคือ แบบเอ็กซ์คลูซีฟออร์ แบบ J-K ฟลิปฟลอป และแบบเฟส-ความถี่

#### 3.1.1 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์




รูป 3.2 ตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์

เอกสารนี้เป็นตัวตรวจจับเฟสแบบเอ็กซ์คลูซีฟออร์เป็นตัวตรวจจับเฟสแบบง่ายที่สุด โดยการใช้เอ็กซ์คลูซีฟออร์เกทซึ่งมีคุณสมบัติคือถ้าสัญญาณอินพุตเหมือนกันเอาท์พุตจะเป็นศูนย์ แต่ถ้าสัญญาณอินพุตใช้

ต่างกันจะได้เอาต์พุตเป็นหนึ่งหรือ เมื่ออินพุตมีความต่างเฟสกันจะได้เอาต์พุตสัมพันธ์กับอินพุตดังแสดงในรูป 3.2

โดยสัญญาณในวงจรเฟสล็อกแบบดิจิทัลจะเป็นสัญญาณดิจิทัล ซึ่งกำหนดให้เป็นสัญญาณอินพุตทั้งสองคือ  $V_1$  และ  $V_2'$  เป็นสัญญาณรูปคลื่นสี่เหลี่ยมที่สมมาตรจากรูป 3.3 แสดงความแตกต่างของค่าผิดพลาดเฟส เมื่อค่าผิดพลาดเฟสเท่ากับศูนย์ สัญญาณ  $V_1$  และ  $V_2'$  จะต่างเฟสกัน 90 องศา ดังรูป 3.3(ก) ดังนั้นสัญญาณเอาต์พุต  $V_d$  ซึ่งเป็นสัญญาณคลื่นสี่เหลี่ยมจะมีค่าเป็น 2 เท่าของสัญญาณอินพุตและค่า Duty Cycle ของสัญญาณ  $V_d$  จะมีค่าเท่ากับ 50 เปอร์เซ็นต์ เมื่อถูกรองด้วยวงจรกรองความถี่จะพิจารณาเพียงค่าเฉลี่ยของ  $V_d$  ซึ่งแสดงโดยเส้นประดังรูป 3.3(ก) ค่าเฉลี่ยของ  $V_d$  คือ  $\bar{V}_d$  จะคิดตามหลักของค่าระดับลอจิกทั้งสอง โดยถ้าเอ็กซ์คลูซีฟออร์ถูกจ่ายกำลังโดยแหล่งจ่ายไฟ 5 โวลต์  $V_d$  จะมีค่าประมาณ 2.5 โวลต์ซึ่งค่าแรงดัน ณ จุดนี้ จะเป็นจุดสงบของเอ็กซ์คลูซีฟออร์ และกำหนดให้  $\bar{V}_d = 0$  V เมื่อสัญญาณเอาต์พุต  $V_2'$  มีค่ามากกว่าสัญญาณอ้างอิง  $V_1$  ค่าเฟสผิดพลาด  $\theta_e$  จะมีค่าเป็นไปในทางบวกซึ่งแสดงดังรูป 3.3(ข) โดยค่า duty cycle จะมีค่ามากกว่า 50 เปอร์เซ็นต์ค่าของ  $V_d$  เฉลี่ยก็จะมีค่าเป็นบวก ซึ่งแสดงดังเส้นปะในสัญญาณ  $V_d$



รูป 3.3 สัญญาณของตัวคักจับเฟสแบบเอ็กซ์คลูซีฟออร์

(ก) สัญญาณค่าผิดพลาดเฟสเท่ากับศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

(ข) สัญญาณค่าผิดพลาดมีค่าเป็นบวก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปได้ว่าค่าเฉลี่ยของ  $V_d$  จะมีค่ามากที่สุดเมื่อค่าเฟสผิดพลาด  $\theta_e = 90$  องศาและมีค่าน้อยสุดเมื่อค่าเฟสผิดพลาด  $\theta_e = -90$  องศา ซึ่งจะได้กราฟคุณสมบัติดังรูป 3.4 ค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็ทซ์คูลชีเฟอร์จะอยู่ในรูปฟังก์ชันสามเหลี่ยมของค่าเฟสผิดพลาดโดยช่วงค่าเฟสผิดพลาดคือ  $-90^\circ < \theta_e < 90^\circ$  จะเป็นตัวบังคับ ดังนั้นจึงสามารถกำหนดค่า  $V_d$  เฉลี่ยได้เป็นสมการ 3.1

$$\bar{V}_d = K_d \theta_e \tag{3.1}$$



รูป 3.4 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของเอ็ทซ์คูลชีเฟอร์

ในกรณีของชุดเปรียบเทียบแบบเอ็ทซ์คูลชีเฟอร์ ค่าเกณฑ์ของตัวดักจับเฟส  $K_d$  จะเป็นค่าคงที่เมื่อกำหนดให้แรงดันของแหล่งจ่ายไฟที่จ่ายให้กับเอ็ทซ์คูลชีเฟอร์คือ  $V_{DD}$  และศูนย์โดยกำหนดระดับลอจิกคือ  $V_{DD}$  และศูนย์ ดังนั้น  $K_d$  จะมีค่าดังสมการ 3.2


$$K_d = \frac{V_{DD}}{\pi} \tag{3.2}$$

คุณสมบัติโดยสรุปของตัวดักจับเฟสแบบเอ็ทซ์คูลชีเฟอร์เมื่อนำมาใช้ในเฟสล็อกคูลูป


1. ขณะยังไม่มีสัญญาณอินพุตเข้ามาเอาต์พุตจะของเอ็ทซ์คูลชีเฟอร์จะมีค่าเท่ากับ  $V_{DD}/2$  ทำให้เฟสล็อกคูลูปทำงานอยู่ที่ความถี่กลาง
2. เมื่ออยู่ในสถานะล็อกเอาต์พุตของเอ็ทซ์คูลชีเฟอร์จะมีค่า Duty Cycle 50 เปอร์เซ็นต์ ดังนั้น VCO ที่ใช้งานร่วมกันจะต้องให้เอาต์พุตที่มีค่า Duty Cycle เท่ากับ 50 เปอร์เซ็นต์ด้วย
3. ดักจับเฟสแบบเอ็ทซ์คูลชีเฟอร์สามารถล็อกที่ความถี่ฮาร์โมนิกได้ ดังนั้นพยายามอย่าใช้

งานที่ความถี่ซึ่งมีค่าความถี่ฮาร์โมนิกของสัญญาณตรงกับย่านความถี่ของ VCO ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป



รูป 3.5 ตัวดักจับเฟสแบบ J-K ฟลิปฟลอป



รูป 3.6 สัญญาณของตัวดักเฟสแบบ J-K ฟลิปฟลอป

(ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์


(ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก

J-K ฟลิปฟลอป จะทำงานโดยเมื่อขา J อินพุต ถูกกระตุ้นทำให้สถานะของฟลิปฟลอป เป็นสถานะ 1 ( $Q=1$ ) และที่ขา K อินพุตถูกกระตุ้นทำให้สถานะฟลิปฟลอปเป็นสถานะ 0 ( $Q=0$ )

ดังรูป 3.6(ก) ซึ่งแสดงรูปสัญญาณของ JK-ฟลิปฟลอปในกรณี  $\theta_c = 0$  เมื่อไม่มีค่าเฟสผิดพลาด  $V_1$  และ  $V_2'$  จะมีเฟสตรงข้ามกัน ค่าเอาต์พุต  $V_d$  จะมีค่าเป็นค่าสัญญาณที่เหลื่อมสมมาตร โดยมี

ค่าเหมือนกับความถี่อ้างอิง ซึ่งในสถานะนี้ค่า  $\bar{V}_d$  เหลือจะมีค่าเท่ากับศูนย์ ถ้าค่าเฟสผิดพลาดมีการค่า ไปในทางบวก ดังรูป 3.6(ข) ค่า Duty cycle การทำงานของ  $V_d$  จะมีค่ามากกว่า 50% และ

$\bar{V}_d$  จะมีค่าเป็นบวก และ  $\bar{V}_d$  จะมีค่าสูงสุดเมื่อค่าเฟสผิดพลาดมีค่าเท่ากับ 180 องศา และมีค่าต่ำสุดเมื่อเฟสผิดพลาดมีค่า -180 องศา ถ้ารูปกราฟของ  $V_d$  ต่อ  $\theta_e$  ซึ่งแสดงดังรูป 3.7



รูป 3.7 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของ J-K ฟลิปฟลอป

โดยมีคุณลักษณะเป็นฟังก์ชันเชิงเส้น และมีช่วงผิดพลาดเฟสเท่ากับ  $-180^\circ < \theta_e < 180^\circ$  ค่าเฉลี่ยสัญญาณ  $V_d$  ที่มีผลต่อ  $\theta_e$  สามารถกำหนดได้จาก

$$\bar{V}_d = K_d \theta_e \quad (3.3)$$

และค่าอัตราขยายของตัวค้ำเฟสแบบ J-K ฟลิปฟลอป  $K_d$  จะมีค่าดังสมการ 3.4


$$K_d = \frac{V_{DD}}{2\pi} \quad (3.4)$$

### 3.1.3 ตัวค้ำจับเฟสแบบเฟส-ความถี่

ตัวค้ำจับเฟสแบบเฟส-ความถี่ เป็นตัวจับเฟสที่เปรียบเทียบความแตกต่างทั้งความถี่และเฟสของอินพุตกับเอาต์พุต จากที่ได้กล่าวมาแล้วในหัวข้อของเฟสล็อกคูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสตรงที่ เมื่อเฟสล็อกคูปทำงานที่สภาวะเริ่มต้นหรือเมื่อจ่ายไฟเลี้ยงให้วงจรความถี่เอาต์พุตอาจอยู่ห่างจากความถี่อินพุตมาก สภาวะนี้เฟสล็อกคูปไม่สามารถเข้าสู่สภาวะล็อกได้ดังนั้นจึงมีการเพิ่มตัวค้ำจับความถี่เพิ่มเข้ามา โดยเมื่อเกิดสภาวะที่ความถี่เอาต์พุตห่างจากอินพุตจะเกิดแรงดันขึ้นมากควบคุมความถี่เอาต์พุตให้มีค่าเข้าใกล้อินพุต และต่อจากนั้นตัวค้ำจับเฟส-ความถี่จะทำงานเหมือนตัวค้ำจับเฟสและดำเนินกระบวนการให้เข้าสู่สภาวะล็อก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุตบแต่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทํางานของตัวคํักจับเฟส-ความถี่ แสดงดังรูป 3.8 โดยจากรูปอินพุตของวงจรจะมีสองอินพุต A และ B โดยตัวคํักจับเฟสจะตรวจจับที่ขอบขาขึ้นหรือลงของพัลส์เท่านั้นและจะแสดงผลออกมาที่เอาต์พุต โดยถ้ากำหนดสภาวะเริ่มต้น  $Q_A = Q_B = 0$  หลังจากนั้นเฟสอินพุต A นำหน้าอินพุต B จะทำให้เอาต์พุต  $Q_A = 1, Q_B = 0$  และจะอยู่ในสภาวะนี้ตลอดจนกระทั่งอินพุต B มีค่าระดับลอจิกสูง ที่สภาวะนี้  $Q_A$  จะกลับสู่ค่าศูนย์ดังแสดงในรูป 3.8




รูป 3.8 หลักการของตัวคํักจับเฟส-ความถี่

- (ก) สัญญาณเอาต์พุตเมื่ออินพุตมีเฟสต่างกัน
- (ข) สัญญาณเอาต์พุตเมื่ออินพุตมีความถี่ต่างกัน

โดยรูป 3.8(ก) อินพุตทั้งสองมีความถี่เท่ากันแต่เฟสของอินพุต A นำหน้า B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาโดยมีความกว้างเท่ากับช่วงของความต่างเฟส  $\phi_A - \phi_B$  โดย  $Q_B$  ยังคงเป็นศูนย์ และรูป 3.8(ข) เมื่อความถี่ของอินพุต A มากกว่าอินพุต B จะทำให้ได้พัลส์เอาต์พุต  $Q_A$  ออกมาและ  $Q_B$  ยังคงเป็นศูนย์ ในทางตรงกันข้ามถ้าเฟสอินพุต A ล้าหลัง B หรือความถี่ของอินพุต A น้อยกว่าอินพุต B จะได้พัลส์เอาต์พุต  $Q_B$  ออกมาโดย  $Q_A$  ยังคงเป็นศูนย์โดยระดับดีซีของ  $Q_A$  และ  $Q_B$  จะเป็นตัวบอกให้ทราบถึง  $\phi_A - \phi_B$  หรือ  $\omega_A - \omega_B$  โดยเอาต์พุต  $Q_A$  และ  $Q_B$  เรียกว่า “UP” และ “DOWN”


จากคุณสมบัติของตัวคํักจับเฟส-ความถี่ดังกล่าวสามารถที่จะสร้างตัวคํักจับเฟส-ความถี่ได้ โดยการใช้ D ฟลิปฟลอปมาสร้างเป็นวงจรดังรูป 3.9 โดยเอาต์พุตจะมีคุณสมบัติเหมือนตัวคํักจับเฟส-ความถี่

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยไม่เสียค่าใช้จ่าย  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.9 การสร้างตัวนับเฟสแบบเฟส-ความถี่โดยใช้ D ฟลิปฟลอป

พิจารณาตัวนับเฟสแบบเฟส-ความถี่จะเห็นว่าเอาต์พุตจะมีสองจุดจะต้องมีการรวมเอาต์พุตเป็นจุดเดียวนำไปขับวงจรองความถี่ โดยการรวมมีอยู่ด้วยกันสองวิธีคือ แบบแรกใช้เป็นลักษณะแหล่งจ่ายกระแสที่ดังได้กล่าวถึงแล้วในหัวข้อเฟสคือรูปแบบเอาต์พุตเป็นแหล่งจ่ายกระแสที่ แบบที่สองใช้เป็นเอาต์พุตแบบสามสถานะ ซึ่งแบบนี้จะมีข้อเสียคือถ้าแหล่งจ่ายไฟเลี้ยงไม่คงที่มีริบปเปลี่งจะทำให้ระบบไม่มีเสถียรภาพ โดยตัวนับเฟสแบบเอาต์พุตสามสถานะแสดงดังรูป 3.10



รูป 3.10 ตัวนับเฟสแบบเฟส-ความถี่กับเอาต์พุตแบบสามสถานะ

โดยวงจรประกอบด้วย D-ฟลิปฟลอป มีเอาต์พุตคือ UP และ DN

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการขังนึ่งหรือการสงวนลิขสิทธิ์อื่นใด และอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$UP = 1, DN = 0$$

$$UP = 0, DN = 1$$

$$UP = 1, DN = 1$$


เมื่อใส่ AND เกทเข้าไปจะทำให้สภาวะ  $UP = 1, DN = 1$  หายไปเพราะเอาที่พูดของ AND เกทจะไปรีเซตฟลิปฟล็อปทั้งสอง ดังนั้นสภาวะของวงจะเหลือเท่ากับ 3 โดยกำหนดมีสัญลักษณ์คือ -1, 0 และ +1 คือ

$$DN = 1, UP = 0 \quad ; \text{state} = -1$$

$$UP = 0, DN = 0 \quad ; \text{state} = 0$$

$$UP = 1, DN = 0 \quad ; \text{state} = +1$$

การแสดงสภาวะของตัวดักจับเฟสจะกำหนดได้จากสภาวะชั่วขณะของสัญญาณ  $V_1$  และ  $V_2'$  ซึ่งแสดงดังรูป 3.11 สภาวะบวกของ  $V_1$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่สูงกว่าเว้นเสียแต่จะได้อยู่ในสภาวะ +1 แล้ว ในทำนองเดียวกันสภาวะของ  $V_2$  จะมีผลให้ตัวดักจับเฟสเปลี่ยนสภาวะไปเป็นสภาวะที่ต่ำกว่าเว้นเสียแต่จะได้อยู่ในสภาวะ -1 แล้ว เมื่อตัวมีสภาวะ +1  $V_2$  จะมีค่าเป็นบวก และเมื่อมีสภาวะ -1  $V_2$  จะมีค่าเป็นลบ และเมื่ออยู่ในสภาวะศูนย์  $V_2$  จะมีค่าเท่ากับศูนย์




รูป 3.11 สภาวะของตัวดักจับเฟสแบบเฟส-ความถี่

แต่ในความเป็นจริงสัญญาณที่ใช้เป็นแบบไบนารี ดังนั้นสภาวะ  $V_d = 0$  จะกำหนดให้เป็นค่าความต้านทานสูง ซึ่งวงจรในเส้นปะของรูป 3.10 แสดงการกำเนิดสัญญาณ  $V_d$  เมื่อสัญญาณ UP เป็นค่าสูง P แชนแนลจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับแหล่งจ่ายแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$V_{DD}$  เมื่อ DN เป็นค่าสูง N เซนแนลมอสจะนำกระแส ดังนั้น  $V_d$  จะมีค่าเท่ากับกราวด์ แต่ถ้าสัญญาณทั้งสองเป็นค่าสูงมอสทั้งสองจะไม่นำกระแส ค่าสัญญาณ  $V_d$  จะเสมือนกับว่าไม่มี คือเป็นค่าความต้านทานสูง โดยถ้าตัวดักจับเฟสแบบเฟส-ความถี่ทำงานจะได้รูปสัญญาณดังรูป 3.12



รูป 3.12 สัญลักษณ์ของตัวดักจับเฟสแบบเฟส-ความถี่  
 (ก) สัญญาณค่าเฟสผิดพลาดเท่ากับศูนย์  
 (ข) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นบวก  
 (ค) สัญญาณค่าเฟสผิดพลาดมีค่าเป็นลบ

ซึ่งในรูป 3.12(ก) แสดงในกรณีค่าเฟสผิดพลาดเท่ากับศูนย์ ซึ่งจะถูกรักษาให้อยู่ในสถานะศูนย์ สัญญาณ  $V_1$  และ  $V_2'$  จะมีค่าเฟสเท่ากัน สัญญาณขอบขาขึ้นของ  $V_1$  และ  $V_2'$  มีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า ช่วงเวลาเท่ากัน ดังนั้นจึงไม่มีสัญญาณด้านเอ๊าท์พุทในรูป 3.12(ข) เมื่อ  $V_1$  นำหน้า  $V_2'$  ตัวดักจับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟสแบบเฟส-ความถี่จะเปลี่ยนสภาวะระหว่างศูนย์กับ +1 โดยถ้า  $V_1$  ล้าหลัง  $V_2'$  ดังรูป 3.12(ค) ตัวดักจับเฟสแบบเฟส-ความถี่จะเปลี่ยนสภาวะระหว่าง -1 กับศูนย์ ถ้าพิจารณาจากรูป 3.12(จ) และ (ค) ค่า  $V_d$  จะมีค่ามากที่สุดเมื่อค่าเฟสผิดพลาดมีค่าบวกและเข้าใกล้มุม 360 องศา และ  $V_d$  จะมีค่าน้อยที่สุดเมื่อค่าเฟสผิดพลาดมีค่าลบและเข้าใกล้มุม -360 องศา ถ้าพล็อตกราฟเฉลี่ยของความสัมพันธ์ระหว่างสัญญาณ  $V_d$  กับค่าเฟสผิดพลาด  $\theta_e$  จะได้ฟังก์ชันพื้นเฉลี่ย ดังรูป 3.13



รูป 3.13 กราฟคุณสมบัติค่าเอาต์พุต  $V_d$  เฉลี่ยของตัวดักจับเฟสแบบเฟส-ความถี่

ซึ่งจากรูปจะแสดงค่าเฉลี่ยของสัญญาณเอาต์พุตที่ได้จากค่าเฟสผิดพลาดมากกว่า  $2\pi$  และน้อยกว่า  $-2\pi$  เมื่อค่าเฟสผิดพลาดมีค่าถึง  $2\pi$  สัญญาณเอาต์พุตจากค่าสูงสุดก็จะมีค่าเริ่มที่ศูนย์ใหม่ ซึ่งจะเห็นได้ว่าคุณสมบัติของรูปสัญญาณเป็นลักษณะคาบเวลา โดยมีคาบเวลาเท่ากับ  $2\pi$  ในทางกลับกันค่าสัญญาณเอาต์พุตจะมีค่าน้อยสุด เมื่อค่าเฟสผิดพลาดมีค่าถึง  $-2\pi$  โดยเมื่อค่าเฟสผิดพลาดอยู่ในช่วง  $-2\pi < \theta_e < 2\pi$  ค่าเฉลี่ยของสัญญาณเอาต์พุต  $V_d$  คือ

$$\overline{V_d} = K_d \theta_e \tag{3.5}$$

และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตสามสถานะมีค่าดังสมการ 3.6

$$K_d = \frac{V_{DD}}{4\pi} \tag{3.6}$$

และค่าอัตราขยาย  $K_d$  ของตัวดักจับเฟสแบบเฟส-ความถี่แบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ดังได้ว่าในหัวข้อเฟสล็อกแบบเอาต์พุตเป็นแหล่งจ่ายกระแสคงที่ มีค่าดังสมการ 3.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้  $K_d = \frac{I_P}{2\pi}$  ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ (3.7) การค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.4 การออกแบบและผลการทดลองตัวดักจับเฟสแบบเฟส-ความถี่

วงจรตัวดักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลองแสดงดังรูป 3.14 ซึ่งเป็นวงจรที่ประกอบด้วย D ฟลิปฟลอปและแอนเกท โดยวงจรในระดับเกทแสดงดังรูป 3.15 ประกอบด้วย นอร์เกทสองอินพุต แนนเกทสองอินพุต และอินเวอร์เตอร์ ส่วนวงจรในระดับมอสนั้นแสดงดังรูป 3.16 วัตถุประสงค์การออกแบบก็เพื่อหาขนาดของมอสในวงจรโดยมีขั้นตอนการออกแบบดังนี้

1. ออกแบบอินเวอร์เตอร์ จะต้องออกแบบให้เป็นอินเวอร์เตอร์ที่สมมาตรที่สุดโดยถ้าเป็นอินเวอร์เตอร์ที่สมมาตรแล้ว  $V_M$  : Midpoint Voltage จะต้องมีค่าเท่ากับ  $V_{DD}/2$  โดยค่าของ  $V_M$  หาจากสมการ 3.8

$$V_M = \frac{V_{DD} + V_{T,p} + V_{T,n} \sqrt{\frac{K_n}{K_p}}}{1 + \sqrt{\frac{K_n}{K_p}}} \quad (3.8)$$

จากสมการ 3.8 เงื่อนไขที่จะทำให้  $V_M$  มีค่าเท่ากับ  $V_{DD}/2$  คือ  $|V_{T,p}| = V_{T,n}$  และค่าของ  $K_p = K_n$  แต่จาก Spice Model ค่าของ  $|V_{T,p}| \neq V_{T,n}$  ทำให้  $V_M$  มีค่าไม่เท่ากับ  $V_{DD}/2$  โดย  $V_{T,p} = -0.971428V$  และ  $V_{T,n} = 0.81056V$  จะทำให้ได้ค่า  $V_M = (V_{DD} - 0.16)/2$  สามารถหาขนาดของพีมองและเอ็นมอสได้จากเงื่อนไข

$$K_p = K_n \quad (3.9)$$

$$K_p' \frac{W_p}{L_p} = K_n' \frac{W_n}{L_n} \quad (3.10)$$

จาก Spice Model ค่าของ  $K_p' = 1.915E-5$  และ  $K_n' = 5.289E-5$  เมื่อแทนค่าจะได้ค่าอัตราส่วนของพีมองกับเอ็นมอสคือ

$$\frac{W_p}{L_p} = \frac{K_n'}{K_p'} \cdot \frac{W_n}{L_n} \quad (3.11)$$

$$\frac{W_p}{L_p} = 2.76 \frac{W_n}{L_n} \quad (3.12)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ออกแบบเนกทสองอินพุต จากสมการ 3.12 จะได้สมการทั่วไปในการหาขนาดของพีมอสและเอ็นมอสของเนกทตั้งสมการ 3.13 เมื่อ  $i$  คือจำนวนอินพุตของเนกท

$$i \frac{W_p}{L_p} = 2.76 \frac{W_n}{L_n} \quad (3.13)$$


3. ออกแบบนอร์เกทสองอินพุต จากสมการ 3.12 จะได้สมการทั่วไปในการหาขนาดของพีมอสและเอ็นมอสของนอร์เกทตั้งสมการ 3.14 เมื่อ  $i$  คือจำนวนอินพุตนอร์เกท

$$\frac{W_p}{L_p} = i 2.76 \frac{W_n}{L_n} \quad (3.14)$$




รูป 3.14 วงจรคักจับเฟสแบบเฟส-ความถี่ที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.15 วงจรตัวค้ำจับเฟสแบบเฟส-ความถี่ในระดับเกท




รูป 3.16 วงจรซีมอสอินเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.17 วงจรซีมอสแนนเกต



รูป 3.18 วงจรซีมอสนอร์เกต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภาพใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ผลการทดลอง




รูป 3.19 สัญญาณเอาต์พุตของตัวคักจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสนำหน้าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.20 สัญญาณเอาต์พุตของตัวค้ำจับเฟส-ความถี่ เมื่ออินพุต A มีเฟสล่าหลังอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.21 สัญญาณเอาต์พุตของตัวดีกัจับเฟส-ความถี่เมื่ออินพุต A มีความถี่มากกว่าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.22 สัญญาณเอาต์พุตของตัวดักจับเฟส-ความถี่เมื่ออินพุต A มีความถี่น้อยกว่าอินพุต B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 วงจรกรองความถี่ต่ำผ่าน

โดยทั่วไปเฟสล็คคูปแบบคิติดอลจะใช้วงจรกรองความถี่ต่ำผ่านในลักษณะเช่นเดียวกับเฟสล็คคูปแบบอนาลอก ซึ่งวงจรกรองของความถี่ต่ำผ่าน ที่นิยมใช้กับเฟสล็คคูปแบบคิติดอลแสดงดังรูป 3.23 โดยที่รูป 3.23(ก) เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟซึ่งมี 1 โพลและ 1 ซีโรซึ่งมีฟังก์ชันถ่ายโอนคือ

$$F(s) = \frac{1+s\tau_2}{1+s(\tau_1+\tau_2)} \quad (3.15)$$

เมื่อ  $\tau_1 = R_1C_1$  และ  $\tau_2 = R_2C_2$  โดยมีค่าการตอบสนองของวงจรดังรูป 3.24(ก) ส่วนวงจรกรองความถี่ต่ำผ่านดังรูป 3.23(ข) เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอคทีฟ ซึ่งมีการตอบสนองของวงจรเหมือนกับวงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ แต่วงจรกรองความถี่ต่ำผ่านแบบแอคทีฟจะให้ค่าอัตราขยาย  $K_a$  ที่สามารถได้มากกว่า 1 และมีฟังก์ชันถ่ายโอนคือ


$$F(s) = K_a \frac{1+s\tau_2}{1+s\tau_1} \quad (3.16)$$

เมื่อ  $\tau_1 = R_1C_1$ ,  $\tau_2 = R_2C_2$  และ  $K_a = -C_1/C_2$  โดยมีค่าการตอบสนองของวงจรดังรูป 3.24(ข) และวงจรดังรูป 3.23(ค) เป็นวงจรกรองความถี่ต่ำผ่านอีกแบบคือ วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอคทีฟ ซึ่งวงจรกรองสัญญาณความถี่ต่ำผ่านแบบนี้จะมีค่าฟังก์ชันถ่ายโอนคือ

$$F(s) = \frac{1+s\tau_2}{s\tau_1} \quad (3.17)$$


เมื่อ  $\tau_1 = R_1C_1$  และ  $\tau_2 = R_2C_2$  วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอคทีฟจะมีค่าการตอบสนองของวงจรดังรูป 3.24(ค)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.23 วงจรกรองความถี่ต่ำผ่านที่ใช้งานกับเฟสล็คคูลูป

- (ก) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ
- (ข) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอคทีฟ
- (ค) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอคทีฟ



รูป 3.24 การตอบสนองของวงจรกรองสัญญาณความถี่ต่ำผ่าน

- (ก) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบพาสซีฟ
- (ข) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบแอคทีฟ
- (ค) วงจรกรองสัญญาณความถี่ต่ำผ่านแบบ PI แอคทีฟ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติไหนไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 วงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์มักถูกรวมเป็นองค์ประกอบหนึ่งของระบบอิเล็กทรอนิกส์ มีการประยุกต์ใช้งานในการกำเนิดสัญญาณพิก้าให้แก่ไมโครโปรเซสเซอร์ไปจนถึงการสร้างสัญญาณคลื่นพาห้ให้แก่ระบบโทรศัพทเซลลูลาร์ และวงจรออสซิลเลเตอร์ถูกใช้เสมอกับระบบเฟสล็อก (Phase-locked system) ในกระบวนการขั้นสูง (high-performance) วงจรออสซิลเลเตอร์จะถูกออกแบบโดยใช้เทคโนโลยีของซีมอส

#### 3.3.1 หลักการพื้นฐานของวงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์จะผลิตเอาต์พุตที่พัลส์ออกมาโดยปกติอยู่ในรูปแรงดันโดยวงจรไม่จำเป็นต้องมีการป้อนอินพุต วงจรจะผลิตเอาต์พุตออกมาอย่างต่อเนื่องและไม่จำกัด ระบบที่มีการป้อนกลับแบบลบ (negative feedback) สามารถที่จะออสซิลเลทได้โดยการออกแบบให้เป็นวงจรขยายที่ไม่ดี (badly-designed feedback amplifier) ระบบที่มีการป้อนกลับแบบลบแสดงดังรูป 3.25



รูป 3.25 ระบบที่มีการป้อนกลับแบบลบ

จากรูป 3.25 สมมติค่าของ  $\beta$  คือค่าคงที่และจะมีค่าเท่ากับหนึ่งถ้าระบบมีการป้อนกลับแบบเต็มๆ โดยฟังก์ชันถ่ายโอนของระบบปิดคือ

$$\frac{Y}{X}(s) = \frac{H(s)}{1 + \beta H(s)} \quad (3.18)$$

จากสมการ 3.18 ถ้าระบบมีค่า  $\beta H(s=j\omega_1) = -1$  จะมีผลทำให้อัตราการขยายของระบบมีค่าอนันต์วงจรจะทำการขยายสัญญาณรบกวนภายในตัวมันเอง (own noise) จนเริ่มเข้าสู่การออสซิลเลท หรืออาจกล่าวได้ว่าถ้า  $\beta H(j\omega_1) = -1$  จะทำให้วงจรเกิดการออสซิลเลทที่ความถี่  $\omega_1$  รูปแบบของ  $\beta H(j\omega_1) = -1$  สามารถเขียนได้อีกแบบหนึ่งคือ


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\beta_H(j\omega_1) = |\beta_H(j\omega_1)| e^{\angle \beta_H(j\omega_1)} \quad (3.19)$$

ดังนั้นเงื่อนไขที่ทำให้วงจรเกิดการออสซิลเลทหรือทำให้  $\beta_H(j\omega_1) = -1$  มีสองเงื่อนไขคือ

1.  $|\beta_H(j\omega_1)| = 1$
2.  $\angle \beta_H(j\omega_1) = \pm 180^\circ$


โดยถ้าทั้งสองเงื่อนไขเกิดขึ้นพร้อมกันวงจรจะเกิดการออสซิลเลท นอกจากการพิจารณาดังเงื่อนไขข้างต้นแล้วการพิจารณาว่าวงจรเกิดการออสซิลเลทหรือไม่นั้นยังสามารถพิจารณาได้จากกราฟโบคพล็อตของระบบ (Bode plot) โดยจะเป็นการนำอัตราขยายระบบในหน่วยของเดซิเบล มาพล็อตกับความถี่  $\omega$  ต่างๆกัน จะได้การอัตราขยายที่ความถี่ต่างกันมีขนาดต่างกัน โดยปกติเมื่อความถี่สูงขึ้นอัตราขยายจะตกลงเนื่องจากโพลของระบบเราสนใจอัตราขยายเมื่อตกมาที่ศูนย์เดซิเบลหรือก็คือที่ขนาดของ  $|\beta_H(j\omega_1)| = 1$  แล้วพิจารณาเฟสของระบบโดยการพล็อตเฟส ถ้าตำแหน่งดังกล่าวมีเฟสถึง  $180^\circ$  วงจรจะเกิดการออสซิลเลทแสดงดังรูป 3.26



รูป 3.26 โบคพล็อตระหว่างระบบที่เกิดการออสซิลเลทกับระบบที่มีเสถียรภาพ

การพิจารณาลักษณะการออสซิลเลทของวงจรพิจารณาจากตำแหน่งของโพลของระบบปิด (closed-loop system) ในระนาบเชิงซ้อน (complex plane) เราสามารถเขียนตำแหน่งของโพลในรูป  $s_p = j\omega_p + \sigma_p$  และผลต่ออิมพัลส์ของระบบอยู่ในเทอม  $\exp(j\omega_p + \sigma_p)t$  ฟังก์ชันถ่ายโอนของระบบปิดถ้าค่าของ  $s_p$  ตกมาอยู่ทางฝั่งขวาของระนาบและค่าของ  $\sigma_p > 0$  ระบบดังกล่าวเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเกิดการออสซิลเลตแสดงในคาบของเวลาจะเห็นว่าสัญญาณค่อย ๆ เพิ่มขึ้นอย่างเอกโปเนนเชียล และท้ายสุดจะถูกจำกัดด้วยไฟเลี้ยงของวงจรแสดงดังรูป 3.27(ก) และถ้า  $\sigma_p = 0$  ระบบก็จะออสซิลเลตเช่นกันแต่ช่วงสัญญาณจะถูกจำกัดแสดงดังรูป 3.27(ข) แต่ถ้าตำแหน่งของ  $S_p$  ตกมาอยู่ทางฝั่งซ้ายของระนาบในคาบของเวลาจะเห็นว่าค่าของสัญญาณจะค่อย ๆ ลดลงอย่างเอกโปเนนเชียล และนี่เป็นศูนย์ในที่สุดก็คือระบบจะไม่เกิดการออสซิลเลตถ้าตำแหน่งของ  $S_p$  ตกมาอยู่ทางฝั่งซ้าย แสดงดังรูป 3.27(ค)



รูป 3.27 ผลของตำแหน่งโพลและรูปแบบการออสซิลเลต

(ก) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลตเพิ่มขึ้น


(ข) ระบบที่ไม่เสถียรภาพขนาดการออสซิลเลตคงที่

(ค) ระบบที่มีเสถียรภาพการออสซิลเลตลดลงเป็นศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญ่าตเอนำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแบบลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.3.2 วงจรออสซิลเลเตอร์แบบริง (Ring Oscillator)

วงจรออสซิลเลเตอร์แบบริง เป็นวงจรออสซิลเลเตอร์ที่ประกอบด้วยวงจรขยายหลายภาคมาต่อกันเป็นระบบปิดในชั้นพื้นฐานจะทำการศึกษาวงจรขยายภาคเดียวที่มีการป้อนกลับดังรูป 3.28 ว่าวงจรสามารถออสซิลเลทได้หรือไม่



รูป 3.28 วงจรขยายภาคเดียวที่มีการป้อนกลับ

จากรูป 3.28 จะเห็นว่าวงจรมีโพลเพียงตัวเดียวดังนั้นเฟสชิฟต์ที่เปลี่ยนแปลงกับความถี่สามารถมีค่าได้สูงสุดเพียง  $90^\circ$  ดังนั้นวงจรที่มีโพลเพียงตัวเดียวไม่สามารถที่จะออสซิลเลทได้




รูป 3.29 วงจรขยายสองภาคที่มีการป้อนกลับ

พิจารณารูป 3.29 เป็นวงจรสองภาคและประกอบด้วยสองโพลถึงแม้ว่าวงจรดังกล่าวจะมีเฟสชิฟต์ที่เปลี่ยนแปลงกับความถี่ถึง  $180^\circ$  ได้แต่วงจรก็ไม่ออสซิลเลทแต่วงจรจะคงสถานะนี้อยู่ตลอดเรียกว่า “latches up” จากวงจรถ้าสมมติให้  $V_E$  มีค่าเพิ่มขึ้นและ  $V_F$  ลดลงจนทำให้  $M_1$  ไม่นำกระแสจน  $V_E$  เพิ่มขึ้นถึง  $V_{DD}$  และ  $V_F$  จะเข้าใกล้ศูนย์และจะอยู่ในสถานะนี้ตลอดระบบไม่มีการเปลี่ยนแปลง

เพื่อแก้ปัญหา latch-up จึงนำวงจรขยายสามภาคมาต่อกันเป็นระบบปิดดังแสดงในรูป 3.30 เฟสชิฟต์ของระบบสามารถมีค่าได้ถึง  $135^\circ$  ที่ตำแหน่ง  $\omega = \omega_{P,E} = \omega_{P,F} = \omega_{P,G}$  และการคำนวณค่า  $\omega_{P,E}$   $\omega_{P,F}$   $\omega_{P,G}$  และ  $\omega_{P,H}$  ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่ากับ  $270^\circ$  ที่  $\omega = \infty$  จะเห็นว่าเฟรมมีค่า  $-180^\circ$  ที่  $\omega < \infty$  ดังนั้นอัตราขยายของระบบสามารถมีค่าได้มากกว่าหรือเท่ากับหนึ่งและวงจรจะออสซิลเลตถ้าอัตราขยายของระบบเพียงพอ



รูป 3.30 วงจรริงออสซิลเลเตอร์ที่สร้างจากวงจรขยายสามภาค

การคำนวณหาอัตราขยายต่ำสุดที่วงจรขยายแต่ละภาคจะต้องมีเพื่อให้วงจรออสซิลเลตนั้นจากวงจรขยายสามภาคดังรูป 3.30. โดยไม่คิดผลของคาปาซิเตอร์ที่เกิดจากการโอเวอร์แลประหว่างขาคทและเดรนสามารถเขียนฟังก์ชันถ่ายโอนของแต่ละภาคได้คือ  $-A_0/(1 + s/\omega_0)$  และสำหรับทั้งระบบจะมีค่าดังสมการ 3.20

$$H(s) = -\frac{A_0^3}{\left(1 + \frac{s}{\omega_0}\right)^3} \quad (3.20)$$

กรณีวงจรออสซิลเลตเฟสซีฟที่เปลี่ยนแปลงตามความถี่จะมีค่าเท่ากับ  $180^\circ$  แสดงว่าเฟสซีฟต่อภาคเท่ากับ  $60^\circ$  จากค่าเฟสต่อภาคสามารถคำนวณหาความถี่ออสซิลเลตได้จากการรู้เฟสคือ

$$\tan^{-1} \frac{\omega_{osc}}{\omega_0} = 60^\circ \quad (3.21)$$

$$\omega_{osc} = \sqrt{3}\omega_0 \quad (3.22)$$

ดังนั้นอัตราขยายแรงดันต่ำสุดจะหาจากขนาดของอัตราขยายรูปที่  $\omega_{osc}$  ซึ่งมีค่าเท่ากับหนึ่ง

$$\frac{A_0^3}{\left[1 + \left(\frac{\omega_{osc}}{\omega_0}\right)^2\right]^3} = 1 \quad (3.23)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับค่าใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ 3.23 แก้หาค่าอัตราขยายแรงดันจะได้


$$A_0 = 2 \tag{3.24}$$

ดังนั้นอัตราขยายแรงดันของวงจรขยายสามภาคที่ความถี่ต่ำจะมีค่าเท่ากับ 2 ต่อภาคและจะทำให้วงจรรออสซิลเลทที่ความถี่ดังสมการ 3.22 โดย  $\omega_0$  คือ -3dB bandwidth ของแต่ละภาครูปคลื่นของแต่ละ โนคเมื่อวงจรรออสซิลเลทแสดงดังรูป 3.31



รูป 3.31 รูปคลื่นของวงจรจริงออสซิลเลเตอร์ที่สร้างจากวงจรขยายสามภาค

ถ้าหากวงจรมีอัตราขยายไม่เท่ากับ 2 จะมีผลอย่างไร แน่แน่นอนว่าถ้า  $A_0 < 2$  วงจรจะไม่ออสซิลเลทและจะเกิดอะไรขึ้นถ้า  $A_0 > 2$  สามารถหาคำตอบโดยการพิจารณาหาค่าโพลของระบบว่าอยู่ที่ตำแหน่งใดแล้วเปรียบเทียบกับรูป 3.27(ค) พิจารณาระบบปิดรูป 3.32



รูป 3.32 รูปแบบเชิงเส้นของวงจรจริงออสซิลเลเตอร์แบบสามภาค

ฟังก์ชันถ่ายโอนของระบบปิดคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_{out}(s)}{V_{in}} = \frac{-A_0^3}{(1+s/\omega_0)^3} \cdot \frac{1}{1 + \frac{A_0^3}{(1+s/\omega_0)^3}} \quad (3.24)$$

$$= \frac{-A_0^3}{(1+s/\omega_0)^3 + A_0^3} \quad (3.25)$$

พิจารณาตัวส่วนเพื่อที่จะหาค่าโพลของระบบ


$$\left(1 + \frac{s}{\omega_0}\right)^3 + A_0^3 = \left(1 + \frac{s}{\omega_0} + A_0\right) \left[ \left(1 + \frac{s}{\omega_0}\right)^2 - \left(1 + \frac{s}{\omega_0}\right)A_0 + A_0^2 \right] \quad (3.26)$$

เมื่อหาคำตอบของสมการข้างต้นจะได้

$$s_1 = (-A_0 - 1)\omega_0 \quad (3.27)$$

$$s_{2,3} = \left[ \frac{A_0(1 \pm j\sqrt{3})}{2} - 1 \right] \omega_0 \quad (3.28)$$

เมื่อพิจารณาค่าที่ได้จะเห็นว่าค่าของโพลขึ้นอยู่กับอัตราขยาย  $A_0$  เมื่อเราทำการปรับค่าของ  $A_0$  ตำแหน่งของโพลจะแสดงดังรูป 3.33




เอกสารนี้เป็นเอกสารที่รูป 3.33 ตำแหน่งโพลของระบบบีเมื่ออัตราขยายเปลี่ยนแปลงไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




พหุคูณของอินเวอร์เตอร์แต่ละตัวจะเห็นว่าคาบเวลาของการออสซิลเลตคือ  $6 T_D$  ดังนั้นความถี่ของการออสซิลเลตเท่ากับ  $1/(6 T_D)$

ริงออสซิลเลเตอร์กรณีใช้อินเวอร์เตอร์จำนวนของอินเวอร์เตอร์ต้องมากกว่าหรือเท่ากับสามเพื่อให้วงจรออสซิลเลตและจะต้องเป็นจำนวนคี่เพื่อป้องกันการ latch up ตัวอย่างดังรูป 3.36(ก)



(ก)



(ข)

รูป 3.36 รูปแบบของวงจรออสซิลเลเตอร์

(ก) วงจรออสซิลเลเตอร์แบบใช้อินเวอร์เตอร์

(ข) วงจรออสซิลเลเตอร์แบบใช้วงจรดิฟเฟอเรนเชียล

โดยความถี่ของการออสซิลเลตเท่ากับ  $1/(6 T_D)$  ในทางตรงกันข้ามเราสามารถใช่วงจรดิฟเฟอเรนเชียลสร้างวงจรรออสซิลเลเตอร์ได้และสามารถสร้างเป็นจำนวนเลขคู่หรือคี่ก็ได้ โดยต้องมากกว่าสามภาคแสดงดังรูป 3.36(ข) ในการออกแบบจริงจะใช้เพียงแค่สามถึงห้าภาคเพื่อเป็นการใช้กำลังต่ำโดยอัตราการขยายลูปเปิดต่อภาคเพื่อทำให่วงจรออสซิลเลตแสดงดังตาราง 3.1


ตาราง 3.1 อัตราขยายต่อภาคของวงจรรออสซิลเลเตอร์

จำนวนภาค	3	4	5	6	7
ค่าอัตราขยายต่อภาค (เท่า)	2	1.315	1.184	1.122	1.065

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า(Voltage-Control Oscillator)

การนำวงจรออสซิลเลเตอร์ไปใช้งานส่วนมากมักต้องการให้สามารถปรับจูนความถี่ได้ โดยความถี่เอาต์พุตเป็นฟังก์ชันของการควบคุมที่อินพุตโดยมากจะเป็นการควบคุมด้วยแรงดันไฟฟ้าโดยวงจรควบคุมความถี่ด้วยแรงดันไฟฟ้า ในอุดมคติความสัมพันธ์ระหว่างแรงดันอินพุตความถี่เอาต์พุตต้องเป็นเชิงเส้นดังรูป 3.37



รูป 3.37 คุณสมบัติของวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

จากรูปจะได้ว่า

$$\omega_{out} = \omega_0 + K_{VCO} V_{cont} \tag{3.29}$$

โดย  $\omega_0$  คือความถี่เมื่อ  $V_{cont} = 0$  และ  $K_{VCO}$  คือ อัตราการขยายของวงจรมีหน่วยเป็น rad/s/V และ  $\omega_2 - \omega_1$  เรียกว่า “ย่านการจูน” (tuning range)


พารามิเตอร์ที่สำคัญของวงจร VCO : Voltage Control Oscillator

**Center Frequency** คือความถี่กึ่งกลางของวงจรออสซิลเลเตอร์ของรูป 3.37 คำนวณได้จากการนำเอาออสซิลเลเตอร์ไปใช้งานในงานนั้นๆ ว่าใช้งานในย่านความถี่เท่าไรปัจจุบันวงจรซีมอส VCO มีความถี่กึ่งกลางมากกว่า 10 GHz

**Tuning Range** คือย่านความถี่ที่ VCO สามารถออสซิลเลตได้จากต่ำสุดถึงสูงสุดซึ่ง Tuning Range จะเป็นตัวกำหนด  $K_{VCO}$  ด้วยโดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้  $K_{VCO} = \frac{\omega_2 - \omega_1}{V_2 - V_1}$  ไม่อนุญาตให้นำไปใช้ประโยชน์ (3.30) การคำนวณค่า  $K_{VCO}$  ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Tuning Linearity** คือความสัมพันธ์ระหว่างแรงดันอินพุตและความถี่เอาต์พุตมีลักษณะเป็นเชิงเส้นหรือก็คือ  $K_{VCO}$  มีค่าคงที่ ถ้าคุณสมบัติของ VCO ไม่เป็นเชิงเส้นก็คือ  $K_{VCO}$  ไม่คงที่ ซึ่งความไม่เป็นเชิงเส้นของ VCO จะมีผลต่อพฤติกรรมในการเข้าสู่ภาวะคงที่ของเฟสล็อกคูลูป ความไม่เป็นเชิงเส้นของ VCO แสดงดังรูป 3.38



รูป 3.38 คุณสมบัติของวงจร VCO ที่ไม่เป็นเชิงเส้น

**Output Amplitude** คือขนาดแรงดันเอาต์พุตของออสซิลเลเตอร์ซึ่งขึ้นอยู่กับชนิดของ VCO และเอาต์พุตของ VCO จะแปรผันโดยตรงกับกำลังสูญเสีย และสำหรับออสซิลเลเตอร์บางชนิดขนาดของแรงดันเอาต์พุตจะแปรผันกับย่านการจูน

**Power Dissipation** คือกำลังไฟฟ้าที่วงจรใช้ซึ่งจะขึ้นอยู่กับความเร็วหรือความถี่โดยตรง


**Supply and Common-Mode Rejection** คือความสามารถในการกำจัดสัญญาณรบกวนของวงจรออสซิลเลตซึ่งอาจเกิดจากไฟเลี้ยงของวงจรหรือแหล่งอื่นๆ โดยวงจรออสซิลเลเตอร์ที่สามารถกำจัดสัญญาณรบกวนได้ดีจะอยู่ในรูปของวงจรดิฟเฟอเรนเชียล (Differential Oscillator)

**Output Signal Purity** คือเอาต์พุตของ VCO ที่ออกมาต้องเป็นรูปคลื่นที่สมบูรณ์ไม่มีสัญญาณรบกวนเนื่องจากอุปกรณ์หรือไฟเลี้ยงพารามิเตอร์ที่บอกถึงผลกระทบนี้คือ Jitter และ phase noise

จากที่ได้พิจารณาการทำงานของวงจรออสซิลเลเตอร์แบบริงมาแล้วความถี่ของวงจรจะขึ้นอยู่กับดีเลย์หรือ  $T_D$  ของวงจรแต่ละภาคโดย  $f_{osc}$  ของ N ภาค Ring Oscillator เท่ากับ  $(2NT_D)^{-1}$  จะเห็นว่าเราสามารถปรับค่าความถี่ของวงจรได้จากการปรับค่าดีเลย์หรือ  $T_D$  ซึ่งการปรับอาจทำได้หลายวิธีเช่นการปรับค่าความต้านทานหรือการปรับกระแสในวงจร

ตัวอย่างวงจรที่ใช้หลักการปรับค่าความต้านทานเพื่อปรับค่า  $T_D$  วงจรแสดงดังรูป 3.39

เอกซึ่งเสด็จเพียงหนึ่งภาคเราเรียกว่า delay cell เมื่อต้องการทำเป็นออสซิลเลเตอร์ก็นำแต่ละเซลล์มาต่อกันอย่างน้อยสี่ภาคก็ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.39 คีเลย์เซลล์แบบดิฟเฟอเรนเชียล

จากวงจรเราจะใช้พีมอสทำหน้าที่เป็นตัวความต้านทาน โดยไบอัสให้มอสทำงานในย่านลิเนียร์โดยจะสามารถปรับค่าความต้านทานได้โดย  $M_3$  และ  $M_4$  ทำงานในย่านลิเนียร์และสามารถปรับค่าความต้านทานได้โดยการปรับค่า  $V_{cont}$  โดยถ้ามีค่าเป็นบวกมากขึ้นค่าความต้านทานที่ได้จะมีค่าเพิ่มขึ้นและค่าเวลาคงที่ของเอาต์พุตก็จะเพิ่มขึ้น,  $T_1$  และจะทำให้ความถี่ออสซิลเลทต่ำลงโดย  $C_L$  เป็นอินพุตคาปาซิเตอร์ของภาคถัดไปดังนั้นความถี่ออสซิลเลทจะแปรผกผันกับ  $T_D$  โดยค่าเวลาคงที่แสดงดังสมการ 3.32

$$T_1 = R_{on3,4} C_L \quad (3.31)$$

$$= \frac{C_L}{\mu_p C_{ox} \left(\frac{W}{L}\right)_{3,4} (V_{DD} - V_{cont} - |V_{THP}|)} \quad (3.32)$$

และสามารถพิจารณาความถี่ได้คือ


$$f_{osc} \propto \frac{1}{T_D} \quad (3.33)$$

$$\propto \frac{\mu_p C_{ox} \left(\frac{W}{L}\right)_{3,4} (V_{DD} - V_{cont} - |V_{THP}|)}{C_L} \quad (3.34)$$

จากสมการ 3.34 จะเห็นว่า  $f_{osc}$  เป็นฟังก์ชันของ  $V_{cont}$  โดยวงจรรูปที่ 3.39 นี้จะได้ความถี่ออสซิลเลทแปรผกผันกับค่า  $V_{cont}$  ถ้าต้องการให้แปรผกผันตรงจะให้เอ็นมอสทำหน้าที่เป็นตัวต้านทานและพีมอสเป็นส่วนของวงจรดิฟเฟอเรนเชียล ดังได้ใช้ในการทดลอง

### 3.3.4 การออกแบบและผลการทดลองวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

วงจรที่ใช้ในการออกแบบเป็นวงจรออสซิลเลเตอร์แบบดิฟเฟอเรนเชียลเฟอเรนเชียลการปรับความถี่ออสซิลเลทหรือการปรับค่าดีเลย์แต่ละภาคทำโดยการปรับค่าความต้านทาน โดยใช้มอสชนิดเอ็นทำหน้าที่เป็นตัวต้านทาน การออกแบบจะพิจารณาที่ดีเลย์เซลล์ชุดเดียวดังรูป 3.40



รูป 3.40 ชุดดีเลย์เซลล์ของวงจรออสซิลเลเตอร์

ขั้นตอนการออกแบบ

1. พิจารณา NMOS ซึ่งจะทำหน้าที่เป็นตัวต้านทานปรับค่าได้ดังนั้นจะต้องออกแบบให้ทำงานในย่านลิเนียร์ตลอดย่านของ  $V_{control}$  จะเห็นได้ว่า  $V_{control} = V_{GS}$  ของ NMOS จากเงื่อนไขที่ทำให้มอสทำงานในย่านลิเนียร์คือ  $V_{GS} > V_T$  และ  $V_{DS} \leq V_{GS} - V_T$  พิจารณา

$$V_{DS} \leq V_{GS} - V_T \quad (3.35)$$

เมื่อ  $V_{DS}$  เท่ากับ  $I_{SS}R_{on}$  โดย  $I_{SS}$  คือกระแสไบอัสวงจรถอดดิฟเฟอเรนเชียล และ  $R_{on}$  คือค่าความต้านทานเนื่องจาก  $V_{control}$  จะได้ว่างานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{SS}R_{on} \leq V_{GS} - V_T \quad (3.36)$$

$$\frac{I_{SS}}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{GS} - V_T)} \leq V_{GS} - V_T \quad (3.37)$$

$$V_{GS} \geq V_T + \sqrt{\frac{I_{SS}}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n}} \quad (3.38)$$

เนื่องจาก  $V_T$  ของ NMOS = 0.81056V และ  $V_{control} = V_{GS}$  จะต้องมีตามสมการ 3.38 กำหนดช่วง  $V_{control}$  ตั้งแต่ 1.5V ถึง 2.5V และให้  $W/L$  ของ NMOS = 1 ได้ค่า  $I_{SS} \approx 30\mu A$

2. จากค่า  $V_{control}$  ตั้งแต่ 1.5V ถึง 2.5V และให้  $W/L$  ของ NMOS = 1 หาช่วงของค่าความต้านทานสูงสุดและต่ำสุดจากสมการ 3.39

$$R_{on} = \frac{I}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{GS} - V_T)} \quad (3.39)$$

โดย  $V_{control} = V_{GS}$  จะได้ว่า

$$V_{control} = 1.5V, R_{on} = 27.4K\Omega \quad (\text{ค่าความต้านทานสูงสุด})$$

$$V_{control} = 2.5V, R_{on} = 11.19K\Omega \quad (\text{ค่าความต้านทานต่ำสุด})$$

3. พิจารณาหาขนาดของ PMOS โดยจะต้องทำให้วงจรถิฟแอมป์มีคุณสมบัติเป็นสวิตช์ที่สมบูรณ์โดยพารามิเตอร์ที่สำคัญคือ  $\Delta V_{in}$  ซึ่งก็คือผลต่างของแรงดันอินพุตทั้งสองที่น้อยที่สุดที่จะทำให้วงจรถทำงานเป็นสวิตช์ที่สมบูรณ์หรือกระแสไหลเพียงด้านใดด้านหนึ่ง โดย

$$\Delta V_{in} = \sqrt{\frac{2I_{SS}}{\mu_p C_{ox} \left(\frac{W}{L}\right)_p}} \quad (3.40)$$

เมื่อนำคิเล็กซ์เซิลต์มาต่อเป็นวงรอสซิลเลเตอร์  $V_{in}$  ก็คือ  $I_{SS}R_{on}$  นั้นโดยจะมีค่าต่ำสุดเมื่อค่าความต้านทานต่ำสุดดังนั้น  $\Delta V_{in}$  จะต้องมีค่าน้อยเท่ากับ  $I_{SS}R_{on,min}$  โดยมีค่าเท่ากับที่มีการนำไปใช้

$$I_{SS}R_{on,min} = 30\mu A \times 11.19K\Omega$$

$$= 336mV$$

จากค่า  $\Delta V_{in}$  นำมาหาค่าขนาดของ PMOS จะได้ W/L ประมาณ 28 ซึ่งเป็นค่าที่น้อยที่สุดที่จะเป็นไปได้แต่ยังไม่ใช่ค่าที่จะนำไปใช้เพราะต้องพิจารณาถึงอัตราขยายด้วย

4. พิจารณาหาค่าอัตราขยายแรงดันของดีเลย์เซลล์โดยพิจารณาว่าวงจรถิฟเฟอร์เรนเซียลทำงานเป็นสวิตช์ที่สมบูรณ์จะได้

$$A_V = -g_m R_{out} \quad (3.41)$$

$$g_m = \sqrt{2\mu_p C_{ox} \left(\frac{W}{L}\right)_p I_{SS}} \quad (3.42)$$

โดยพิจารณาที่อัตราขยายต่ำสุด  $R_{out} \approx R_{on,min}$  เมื่อแทนค่าสมการจะได้  $A_V \approx 1.9$  จากตาราง 3.1 (ข้างต้น) เลือกจำนวนภาคที่ทำให้วงจรรอสวิตชเลทได้เลือกที่ 5 ภาค ก็คือการนำเอาดีเลย์เซลล์มาต่อกันเป็นวงจรรอสวิตชเลเตอร์ ดังรูป 3.41

5. จากการทดลองและคำนวณเอาท์พุทที่ได้จากวงจรรอสวิตชเลเตอร์จะแปรตามการจูนซึ่งก็ยังมีค่าน้อยระดับมิลลิโวลต์

$$V_{control} = 1.5V, V_{out} \approx 800mV_{p-p} \quad (\text{เอาท์พุทสวิงสูงสุด ดังรูปที่ 3.43(ก)})$$

$$V_{control} = 2.5V, V_{out} \approx 175mV_{p-p} \quad (\text{เอาท์พุทสวิงต่ำสุด ดังรูปที่ 3.44(ก)})$$

6. พิจารณาค่าแรงดันเอาท์พุท  $V_{out}$  ที่ได้จะเห็นว่ายังมีค่าน้อยไม่สามารถที่จะนำไปขับเกตที่ภาค PD ได้จึงต้องมีวงจรรอสวิตชเลทหนึ่งมาทำหน้าที่ขยายสัญญาณดังกล่าวให้มีระดับสูงขึ้นซึ่งวงจรรนี้แสดงดังรูป 3.42 โดยจะมีต้องมี  $M_5, M_6$  และ  $M_{16}, M_{17}$  ทำหน้าที่เป็นตัวปรับระดับแรงดันดีซีของสัญญาณให้สูงขึ้นเพื่อให้วงจรถิฟเฟอร์เรนเซียลสามารถทำงานได้ เมื่อป้อนสัญญาณที่ได้จากจรรอสวิตชเลเตอร์เข้าไปจะได้สัญญาณดังรูป 3.43(ข) เมื่อ  $V_{control} = 1.5V$  และรูป 3.44 (ข) เมื่อ  $V_{control} = 2.5V$

7. จากรูปสัญญาณจากวงจรรขยายยังเป็นรูปคลื่นสี่เหลี่ยมที่ยังไม่ดีเท่าที่ควรและที่ความถี่สูง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า อัตรขยายจะตกทำให้เอาท์พุทมีค่าไม่สูงมากนักจึงมีการเพิ่มวงจรรซิมอสอินเวอร์เตอร์เข้าไปในวงจรรไม่ถ้ากรณี่ปดจ ทั้งวิน อีกรทั้งห้ามไม่ให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้อีกทำให้ได้เอาท์พุทที่สมบูรณ์ดังรูป 3.43(ค) และรูป 3.44(ค)

8. สำหรับความถี่ของการออสซิลเลเตอร์คำนวณได้จากการหาค่า  $T_D$  หรือค่าดีเลย์ของดีเลย์เลเชลล์แต่ละชุด

$$T_D = R_{on} C_L \quad (3.43)$$

$$= \frac{C_L}{\mu_n C_{ox} \left(\frac{W}{L}\right)_n (V_{control} - V_T)} \quad (3.44)$$

โดย  $C_L$  คือค่าคาปาซิเตอร์ที่โหลดเอาต์พุตมีค่าประมาณ  $C_G$  ของพีมองซึ่งมีค่าเท่ากับ

$$C_G = C_{ox} WL \quad (3.45)$$


สามารถคำนวณหาความถี่ออสซิลเลทได้คือ

$$f_{osc} = \frac{1}{2NT_D} \quad (3.46)$$


เมื่อ  $N$  คือจำนวนของดีเลย์เซลล์ซึ่งมีค่าเท่ากับ 5

เมื่อทำการทดลองปรับค่าของแรงดันควบคุมการออสซิลเลท  $V_{control}$  จะได้ค่าความถี่ดังตาราง 3.2 เมื่อนำค่าความถี่ที่ได้ไปพล็อตกราฟแสดงความสัมพันธ์ระหว่างแรงดันและความถี่จะได้คังรูป 3.48 ซึ่งรูปนี้จะแสดงถึงความเป็นเชิงเส้นของวงจรออสซิลเลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.41 วงจรริงออสซิลเลเตอร์ที่ใช้ทคลอง




รูป 3.42 วงจรขยายเพื่อเพิ่มระดับเอาต์พุตของออสซิลเลเตอร์



(ก)



(ข)




(ค)

รูป 3.43 รูปคลื่นเอาต์พุตแต่ละจุดของวงจรออสซิลเลเตอร์เมื่อ  $V_{\text{control}} = 1.5V$

- (ก) รูปคลื่นเอาต์พุตที่เกิดจากวงจรออสซิลเลเตอร์ที่ยังไม่ผ่านวงจรขยาย
- (ข) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรขยาย
- (ค) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรซิมอสอินเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






รูป 3.44 รูปคลื่นเอาต์พุตแต่ละจุดของวงจรออสซิลเลเตอร์เมื่อ  $V_{\text{control}} = 2.5\text{V}$

(ก) รูปคลื่นเอาต์พุตที่กำเนิดจากวงจรจริงออสซิลเลเตอร์ที่ยังไม่ผ่านวงจรขยาย

(ข) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรขยาย

(ค) รูปคลื่นเอาต์พุตเมื่อผ่านวงจรซิมอสอินเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูป 3.45 รูปคลื่นเอาต์พุตเมื่อ  $V_{\text{control}} = 1.5\text{V}$ รูป 3.46 รูปคลื่นเอาต์พุตเมื่อ  $V_{\text{control}} = 2\text{V}$ 

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูป 3.47 รูปคลื่นเอาต์พุตเมื่อ  $V_{\text{control}} = 2.5\text{V}$  ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 3.2 ความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากผลการทดลอง

แรงดัน (V)	1.5	1.6	1.7	1.8	1.9	2.0	2.1	2.2	2.3	2.4	2.5
ความถี่ (MHz)	16.4	28.6	32.3	35.7	38.5	40.0	41.7	43.5	45.5	47.6	50.0

เมื่อนำข้อมูลมาพล็อตกราฟหาความเป็นเชิงเส้นของวงจรออสซิลเลเตอร์จะได้ดังรูป 3.48



รูป 3.48 กราฟแสดงความสัมพันธ์ระหว่างความถี่และแรงดันควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตาราง 3.3 ค่าพารามิเตอร์ของวงจรรอสซิทเลเตอร์

Parameter name	Value
$f_{\max}$	50MHz
$f_{\min}$	16.4MHz
$V_{\max}$	2.5V
$V_{\min}$	1.5V
$K_{VCO}$	$149.4 \times 10^6$ radians/V.s
Power	3.94mW

### 3.4 วงจรหารความถี่

การประยุกต์ใช้งานเฟสล็อกคัลบส่วนใหญ่จะใช้ทำเป็นวงจรกำเนิดความถี่หรือคูณความถี่จากอินพุตเพิ่มขึ้น  $N$  เท่าโดยใช้วงจรหารความถี่ร่วมกับเฟสล็อกคัลบ โดยพื้นฐานของวงจรหารความถี่จึงมาจากวงจรมับ ดังนั้นจะกล่าวถึงรายละเอียดของหลักการพื้นฐานของวงจรมับดังนี้

วงจรมับหรือ Counter จะผลิตหรือนับจำนวนตัวเลขออกมาในแต่ละครั้งที่มีความถี่สัญญาณนาฬิกาอินพุตเข้ามาสัญญาณโดยทั่วไปของวงจรมับแสดงดังรูป 3.49



รูป 3.49 สัญญาณโดยทั่วไปของวงจรมับ

จากรูป 3.49 สัญญาณนาฬิกาจะเป็นอินพุตของวงจรมับใช้สำหรับเปลี่ยนสถานะของวงจรมับ วงจรมับจะมีหลายเอาต์พุต ดังนั้นการเปลี่ยนแปลงของเอาต์พุตจึงมีหลายสถานะ จำนวนสูงสุดสถานะของเอาต์พุตจะสัมพันธ์กับจำนวนเอาต์พุตดังสมการ 3.47

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

counter state = 2

(3.47)


เมื่อ  $n$  คือจำนวนเอาต์พุตหรือจำนวนบิตของวงจรรนับ เช่น วงจรรนับ 3 บิต จะมีสถานะเอาต์พุตสูงสุด 8 สถานะ และวงจรรนับ 4 บิต มีสถานะเอาต์พุตได้สูงสุด 16 สถานะ นอกจากนี้วงจรรนับอาจจะมีสัญญาณควบคุมอินพุตดังแสดงในรูป 3.49 และวงจรรนับยังแบ่งออกตามลักษณะการทำงานได้สองชนิดคือ

1. วงจรรนับแบบไม่สัมพันธ์ (Asynchronous counter)
2. วงจรรนับแบบสัมพันธ์ (Synchronous counter)

โดยวงจรรนับแบบแรกนั้นเป็นวงจรรนับที่ทุกครั้งที่มีสัญญาณเข้ามาที่อินพุต แต่แบบหลังนั้นการทำงานจะขึ้นกับสัญญาณควบคุมที่เรียกว่า คล็อก กล่าวคือ จะต้องมืทั้งอินพุตและคล็อกเข้ามาวงจรจึงจะนับหากมีเพียงสัญญาณอินพุตวงจรจะไม่ทำงาน โดยแต่ละแบบมีรายละเอียดดังนี้

### 3.4.1 วงจรรนับแบบไม่สัมพันธ์ (Asynchronous counter)

วงจรรนับแบบไม่สัมพันธ์ (Asynchronous counter) ขนาด 3 บิตที่สร้างจาก T flip-flops ต่อกันแบบอนุกรมและ timing diagram แสดงดังรูป 3.50



รูป 3.50 วงจรรนับแบบไม่สัมพันธ์ขนาด 3 บิตแบบนับลง

จากรูป 3. 50 เรานำเอาเอาต์พุตของฟลิป-ฟล็อปตัวแรกส่งไปเป็นอินพุตของฟลิป-ฟล็อปตัวที่ 2 และเอาต์พุตของฟลิป-ฟล็อปตัวที่ 2 เป็นอินพุตของฟลิป-ฟล็อปตัวที่ 3 เรื่อยๆ ไป เรา

เรียกวจรนับแบบนี้ว่า ripple counter ค่าเวลาที่สูญเสียไปในการเดินทางของสัญญาณเรียกว่า เวลาหน่วงในการเดินทาง (Propagation Delay Time) จะมีค่าเท่ากับผลรวมของเวลาที่ใช้ในการเดินทางแต่ละตัว และจาก timing diagram จะเห็นได้ว่าทุกๆครั้งที่สัญญาณอินพุตผ่านฟลิป-ฟลอป ตัวหนึ่งหรือที่เรียกว่า ภาค (Stage) นั้นความกว้างของสัญญาณพัลซ์จะเพิ่มขึ้นเท่าตัวหรือความถี่ลดลงครึ่งหนึ่งจากความถี่อินพุตโดยากรูปถ้าให้  $f$  เท่ากับความถี่ Clock จะได้ความถี่เอาต์พุตที่ จุด  $X_0=f/2$  ที่เอาต์พุต  $X_1=f/4$  และ  $X_2=f/8$

### 3.4.2 วงจรนับโมด N

วงจรถูกกล่าวข้างต้นเป็นวงจรถับที่มีลักษณะการนับเป็นไปตามแบบเลขฐานสองและสัญญาณที่ออกมาที่เอาต์พุตจะมีความถี่ลดลงเท่ากับค่าความถี่ของสัญญาณอินพุตหารด้วย  $2^n$  ซึ่งหากเป็นเช่นนี้การนำไปใช้งานย่อมถูกจำกัดและวงจรถับที่นำไปใช้ส่วนมากจะนับได้ค่าที่ต่างจาก  $2^n$  เช่น วงจรถับสิบ ที่เรียกว่า วงจรถับดีเคด (decade counter) ซึ่งใช้กันมาก

ก่อนศึกษาการควบคุมการนับจะพิจารณาถึงคำว่า หารด้วย N ก่อน โดยทั่วไปวงจรถับด้วย N นั้นหมายถึง วงจรถับที่เอาต์พุตที่มีความถี่เป็น  $1/N$  ของความถี่สัญญาณอินพุตโดยที่รูปร่างลักษณะไม่จำเป็นต้องเป็นสี่เหลี่ยมก็ได้ แต่จะต้องซ้ำตัวมันเองด้วยอัตราส่วน  $1/N$  ของความถี่เดิม วงจรถับด้วย N หรือวงจรถับ N นั้นจะนับได้เท่ากับ N เมื่อนับไปได้ N ครั้งแล้ว การทำงานจะกลับมาเริ่มต้นใหม่ ซึ่งวงจรถับที่มีสถานะการนับ N ที่แตกต่างกัน เรามักเรียกว่า วงจรถับโมดูลัส N (Modulus-N Counter) หรือวงจรถับโมด N (Mod-N Counter)

ตัวอย่างเช่น วงจรถับโมด 3 หากใช้ฟลิป-ฟลอปตัวเดียวไม่สามารถแทนสถานะได้ครบ เพราะฟลิป-ฟลอป 1 ตัวมี 2 สถานะหากใช้ 2 ตัวก็จะแทน 4 สถานะหากใช้ฟลิป-ฟลอป 2 ตัว และตัดสถานะทิ้งเสียหนึ่งสถานะ ก็จะได้วงจรถับโมด 3 เช่น ตัดสถานะ 11 ทิ้ง ก็จะได้วงจรถับที่มีสถานะ 00 01 10 ตามลำดับ การทำงานเมื่อครบทั้งสามตัวแล้วก็จะวนไป 00 ใหม่ หรืออาจจะตัดสถานะอื่นทิ้งแทน 11 ก็ได้ ดังแสดงในตาราง 3.4


ตาราง 3.4 สถานะการนับของวงจรถับโมด 3

วิธีการ	A	B	C	D	E	F	G
สถานะ	00	00	00	00	00	00	00
ของการ	01	01	10	10	11	11	11
นับ	10	11	11	01	01	10	10

จากตาราง 3.4 จะพบว่าวิธีในการออกแบบวงจรนับโหมด 3 ได้หลายวิธีที่จะเป็นไปได้ การตัดสินใจเลือกแบบใดขึ้นอยู่กับแฟกเตอร์ต่างๆมากมาย เช่น ราคา, การนำไปใช้งาน, ความง่ายในการสร้าง แต่โดยทั่วไปมักเลือกแบบที่มีสถานะการนับเพิ่มขึ้นไปเรื่อยๆ เพื่อให้ง่ายในการสร้างวงจร กรณีดังกล่าวคือ กรณี A,B, และ C ในตาราง 3.4

### 3.4.3 การออกแบบวงจรนับด้วยวิธีการป้อนกลับ

วิธีการหนึ่งในการออกแบบวงจรนับให้สามารถนับได้ค่าตามต้องการคือการใช้เทคนิคในการป้อนกลับโดยการนำเอาสัญญาณที่ออกจากฟลิป-ฟลอปตัวหนึ่งป้อนกลับไปเข้าฟลิป-ฟลอปตัวหน้า ดังแสดงในรูป 3.51




รูป 3.51 วงจรนับสิบโดยการป้อนกลับ

จากรูป 3.51 ปกติเป็นวงจรนับเลขฐานสองขนาด 4 บิต ที่สามารถนับจากค่า 0000 ถึง 1111 หลังจากนั้นก็จะกลับมายังค่า 0000 ใหม่และนับเริ่มต้นไปใหม่ เรียกว่าวงจรนับโหมด 16 เมื่อนำค่าเอาต์พุต  $\overline{Q_D}$  ป้อนกลับไปยังขา Set ของฟลิป-ฟลอปตัวที่ 2 และ 3 จะทำให้สภาวะการนับเปลี่ยนไปดังแสดงการนับในรูป 3.51 โดยจะเห็นว่าการทำงานของวงจรนับ จะนับไปเรื่อยๆ แบบเลขฐานสองจนกระทั่งถึงค่าที่  $Q_D$  เปลี่ยนจาก 0 ไปเป็น 1 คือที่การนับ 8 ค่าที่เปลี่ยนแปลง

ของ  $\overline{Q_D}$  ทำให้ค่าของการนับค่า 8 นั้นเอาที่พุทของฟลิป-ฟลอป 2 และ 3 เปลี่ยนเป็น 1110 แทนที่จะเป็น 1000 วงจรจะนับไปเป็น 1111 และสัญญาณที่อินพุตตัวที่ 10 ฟลิป-ฟลอปทุกตัวทำงานให้ค่าเอาที่พุทค่า 0 หมุดวงจรนี้สถานะการนับจะมี 10 สถานะจึงเรียกว่าวงจรนับโหมด 10

### 3.4.4 วงจรนับแบบซิงค์พังก์ (Synchronous counter)

วงจรนับที่ได้กล่าวมาแล้วข้างต้น เป็นวงจรนับเลขฐานสองที่สามารถสร้างได้ง่ายและสามารถนำไปสร้างวงจรนับโหมดต่างๆตามที่ต้องการได้ แต่วงจรนับเหล่านี้การทำงานของฟลิป-ฟลอปตัวหลังจะขึ้นอยู่กับการทำงานของฟลิป-ฟลอปตัวหน้า ทำให้เกิดข้อจำกัดในด้านความถี่สูงของสัญญาณอินพุตที่วงจรนับนี้จะสามารถทำงานได้ ทั้งนี้เนื่องจากฟลิป-ฟลอปแต่ละตัวจะมีเวลาหน่วง (Delay-time) ในตัวมันเอง เวลาหน่วงของวงจรจะมีค่าเท่ากับค่าเวลาหน่วงของฟลิป-ฟลอปทุกตัวในวงจรรวมกัน ยิ่งวงจรมีขนาดใหญ่ขึ้นจำนวนฟลิป-ฟลอปมากขึ้น ทำให้ได้ค่าเวลาหน่วงมากตามไปด้วย ในระบบที่ต้องการความเร็วสูงนั้นจึงไม่นิยมใช้กัน แต่จะใช้วงจรนับอีกชนิดหนึ่งที่ทำให้ฟลิป-ฟลอปทุกตัวทำงานพร้อมกันทั้งหมดเรียกววงจรนี้ว่า วงจรนับแบบขนาน (Parallel counter) หรือวงจรนับแบบซิงค์พังก์ (Synchronous counter) แสดงดังรูป 3.52



เอกสารนี้เป็นเอกสารที่สงวนรูป 3.52 วงจรนับแบบซิงค์พังก์ขนาด 2 บิตชนิดนับขึ้นนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการที่สำคัญของวงจรนับแบบขนานคือ การใส่สัญญาณค็อกให้กับฟลิป-ฟลอปทุกตัวในเวลาเดียวกัน ดังนั้นฟลิป-ฟลอปทุกตัวที่มีอยู่จึงทำงานพร้อมกัน เวลาในการทำงานของวงจรมันจึงเท่ากับเวลาในการทำงานของฟลิป-ฟลอปตัวที่มีเวลาหน่วงมากที่สุด

การควบคุมการนับของวงจรมันแบบสัมพันธ์นั้นจะยุ่งยากกว่าวงจรมันแบบไม่สัมพันธ์ โดยจะมีวิธีในการออกแบบเป็นขั้นตอนอยู่ประมาณ 6 ขั้นตอนตัวอย่างการออกแบบวงจรมันขนาด 2 บิตแบบนับขึ้นดังรูป 3.52 มีขั้นตอนคือ

1. เขียนไดอะแกรมบอกสถานะ (State diagram) การนับดังรูป 3.53



รูป 3.53 ไดอะแกรมแสดงสถานะการนับของวงจรมันขนาด 2 บิตแบบนับขึ้น

2. จากไดอะแกรมบอกสถานะเขียนตารางสถานะ (State table) ของวงจรมันดังตาราง 3.5 โดยเขียนสถานะที่จะเกิดขึ้นได้ทั้งหมดในแถวทางซ้ายมือและเขียนสถานะถัดไปทางขวามือ

ตาราง 3.5 สถานะการนับของวงจรมันขนาด 2 บิตแบบนับขึ้น

$q^n$	$q^{n+1}$
$q_0$	$q_1$
$q_1$	$q_2$
$q_2$	$q_3$
$q_3$	$q_0$

3. เขียนตารางแสดงการเปลี่ยนสถานะของวงจรมัน (Transition table) ดังตาราง 3.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้ไปใช้ประโยชน์ทางการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 3.6 การเปลี่ยนแปลงสถานะของวงจรนับขนาด 2 บิตแบบนับขึ้น

$(Q_1 Q_0)^n$	$(Q_1 Q_0)^{n+1}$
0 0	0 1
0 1	1 0
1 0	1 1
1 1	0 0

4. ที่ผ่านมาสวมขั้นตอนนั้นยังไม่ขึ้นอยู่กับชนิดของฟลิป-ฟลอป ในขั้นนี้จะต้องเลือกแล้วว่า จะใช้ฟลิป-ฟลอปแบบใด และจะใช้วิธีการ excitation maps ในการคำนวณเพื่อที่จะควบคุมอินพุตของฟลิป-ฟลอป โดยจะใช้ควบคู่กับ transition table ในที่นี้เลือกใช้ดีฟลิป-ฟลอป โดย excitation map ของดีฟลิป-ฟลอป แสดงดังตาราง 3.7

ตาราง 3.7 excitation map ของดีฟลิป-ฟลอป

$Q^n$	$Q^{n+1}$	$D$
0	0	0
0	1	1
1	0	0
1	1	1

จาก excitation map ของดีฟลิป-ฟลอปและ transition table สามารถนำมาเขียนความสัมพันธ์ของการนับได้เป็น excitation maps ของวงจรนับขนาด 2 บิตแบบนับขึ้นได้ดังรูป 3.53




รูป 3.54 Excitation maps ของวงจรนับแบบสัมพันธ์ขนาด 2 บิตแบบนับขึ้น  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. จาก Excitation maps ทำการหาค่า Excitation equation จะได้

$$\begin{aligned} D_0 &= \bar{Q}_0 \\ D_1 &= Q_1 \bar{Q}_0 + \bar{Q}_1 Q_0 \\ \therefore D_1 &= Q_1 \oplus Q_0 \end{aligned}$$


6. นำค่า Excitation equation ที่ได้มาสร้างเป็นวงจรนับแบบสัมพัทธ์ขนาด 2 บิตแบบนับขึ้นจะได้วงจรเป็นดังรูป 3.55



รูป 3.55 วงจรนับแบบสัมพัทธ์ขนาด 2 บิตแบบนับขึ้น โดยใช้ดีฟลิป-ฟล็อป


### 3.4.5 การจำลองการทำงานวงจรนับขนาด 8 bit แบบไม่สัมพัทธ์(Asynchronous counter)

เนื่องจากค่าความถี่จากวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าที่ผลิตออกมาได้มีค่าอยู่ระหว่างประมาณ 10MHz ถึงประมาณ 20MHz เลือใช้วงจรนับขนาด 8 บิตแบบไม่สัมพัทธ์ดังนั้นความถี่ต่ำสุดที่สามารถใช้ได้เพื่อให้คูณขึ้นมาแล้วทำให้วงจรออสซิลเลเตอร์สามารถทำงานได้ประมาณ 40KHz ( $40\text{KHz} \times 256 = 10.24\text{MHz}$ ) วงจรนับขนาด 8 บิตแบบไม่สัมพัทธ์แสดงดังรูป 3.56



เอกสารนี้เป็นรูป 3.56 วงจรนับแบบไม่สัมพัทธ์ขนาด 8 บิตแบบนับขึ้น โดยใช้ดีฟลิป-ฟล็อป โยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 3.56 ทำการจำลองการทำงานหาเอาต์พุตที่จุดต่าง ดังแสดงในรูป 3.57 เป็นเอาต์พุตของ  $Q_0$  ถึง  $Q_4$  โดยที่ความถี่อินพุตเท่ากับ 25MHz



รูป 3.57 เอาต์พุต  $Q_0$  ถึง  $Q_4$  ของวงจรนับแบบไม่สัมพันธ์เมื่อความถี่อินพุตเท่ากับ 25MHz เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปเผยแพร่บนสื่อออนไลน์โดยไม่ได้รับอนุญาต ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

### การออกแบบและผลการทดลองเฟสล็อกคูลูปแบบดิจิทัล

จากองค์ประกอบพื้นฐานหลักของเฟสล็อกคูลูปที่ได้ออกแบบและทำการทดลองไว้แล้วในบทที่ 3 ในขั้นตอนต่อไปจะนำเอาองค์ประกอบดังกล่าวมาสร้างเป็นเฟสล็อกคูลูปเพื่อตรวจสอบคุณสมบัติโดยจะสร้าง 2 แบบเอาท์พุทของตัวดักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่ (Charge pump) และแบบเอาท์พุทของตัวดักจับเฟสเป็นแบบสามสถานะ (tri-state)

#### 4.1 วงจรเฟสล็อกคูลูปแบบเอาท์พุทตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่ (Charge-pump)


วงจรเฟสล็อกคูลูปดิจิทัลแบบเอาท์พุทของตัวดักจับเฟสความถี่เป็นแบบแหล่งจ่ายกระแสคงที่แสดงดังรูป 4.1



รูป 4.1 วงจรเฟสล็อกคูลูปแบบเอาท์พุทของตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่

จากรูป 4.1 สามารถแทนวงจรทั้งหมดในรูปแบบเชิงเส้นได้โดยอาศัยคุณสมบัติการทำงาน  
ของอุปกรณ์แต่ละชุดได้ดังรูป 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.2 รูปแบบเชิงเส้นของเฟสล็อกคูลูปที่มีเอาท์พุทตัวดักจับเฟสความถี่แบบแหล่งจ่ายกระแสคงที่

จากรูป 4.2 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{\frac{I_P K_{VCO}}{2\pi C_P} (R_P C_P s + 1)}{s^2 + \frac{I_P}{2\pi} K_{VCO} R_P s + \frac{I_P}{2\pi C_P} K_{VCO}} \quad (4.1)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{I_P K_{VCO}}{2\pi C_P}} \quad (4.2)$$

$$\zeta = \frac{R_P}{2} \sqrt{\frac{I_P C_P K_{VCO}}{2\pi}} \quad (4.3)$$

$$= \frac{\omega_n}{2} \cdot R_P C_P \quad (4.4)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกคูลูปสามารถเข้าสู่สภาวะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากการป้อนกลับจากเอาท์พุทกลับมาที่อินพุทโดยตรง (ยังไม่ได้มีการหารความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้าสามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 40MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 2MHz ซึ่งหมายความว่าเฟสล็อกสามารถล็อกที่ย่านความถี่อื่นพูดตั้งแต่ 38MHz ถึง 42MHz และจากสมการ lock range โดยเฟสล็อกทุกทั้งเอาท์พุทของตัวคักจับเฟสเป็นแบบสามสถานะและแบบแหล่งจ่ายกระแสคงที่จะมีค่าเท่ากันคือ

$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (4.5)$$

กำหนด  $\zeta = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 4.5 คือ

$$\omega_n = \frac{2\pi \cdot 2\text{MHz}}{4\pi \cdot 0.7} = 1.43 \times 10^6 \text{ radians/s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $C_p$  ได้จากสมการ 4.2 โดยเทอม  $I_p/2\pi$  คือค่าอัตราขยายของวงจรถักจับเฟส  $K_{PD}$  จากการออกแบบ  $I_p = 100\mu\text{A}$  ดังนั้นจะได้ค่า  $K_{PD} = 15.9 \times 10^6$  amps/radian และค่าอัตราขยายของวงจรวจร VCO  $K_{VCO}$  จากกราฟรูป 3.48 เลือกช่วงที่เป็นเชิงเส้น  $K_{VCO} = 2\pi(50\text{MHz} - 28.6\text{MHz})/(2.5\text{V} - 1.6\text{V}) = 149.4 \times 10^6$  radians/V.s จะได้

$$C_p = \frac{K_{PD} K_{VCO}}{(\omega_n)^2} \approx 1\text{nF}$$

4. จากสมการ 4.4 สามารถหาค่า  $R_p$  ได้

$$R_p = \frac{2\zeta}{\omega_n C_p} \approx 1\text{k}\Omega$$

5. ส่วนค่า  $C_2$  จะมีค่าประมาณหนึ่งในห้าหรือหนึ่งในสิบของ  $C_p$  เลือกที่ 100pF

6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะล็อก :  $T_L$  ซึ่งมีค่าดังสมการ 4.6


$$T_L = \frac{2\pi}{\omega_n} \quad (4.6)$$

เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ 4.4  $\mu\text{s}$

7. จากค่า  $C_p$ ,  $R_p$  และ  $C_2$  นำไปทำการจำลองการทำงานของเฟสล็อกโดยใช้ความถี่อื่นพูดที่ 40MHz ผลการทดลองที่ได้แสดงดังรูป 4.3 ซึ่งจะสังเกตเห็นได้ว่าแรงดันที่วงจรถักจับเฟสล็อก


จะเข้าสู่สภาวะคงที่ที่ต้องใช้เวลาประมาณ  $17\mu\text{s}$  นั่นก็คือเวลาที่ใช้ในการเข้าสู่สภาวะลึกลับของเฟสลึกลับซึ่งมีค่าผิดพลาดจากการคำนวณเนื่องมาจากการประมาณค่า  $K_{VCO}$  ว่ามีความเป็นเชิงเส้น และรูป 4.3 นี้ยังมีการเปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ) กับสัญญาณเอาต์พุต(เส้นประ) ณ เวลาที่จะเข้าสู่สภาวะลึกลับระหว่าง  $16\mu\text{s}$  ถึง  $16.35\mu\text{s}$

8. ทำการทดสอบย่านการลึกลับโดยป้อนความถี่อินพุตเป็น 42MHz และ 38MHz ระดับแรงดันที่วงจรองความถี่ต่ำและสัญญาณเปรียบเทียบระหว่างเอาต์พุตกับอินพุตแสดงดังรูป 4.4 และ 4.5 ตามลำดับ จะเห็นว่าที่ความถี่ 42MHz ช่วงเวลาเข้าสู่สภาวะการลึกลับจะมากกว่า  $17\mu\text{s}$  อยู่เล็กน้อยและที่ความถี่ 38MHz จะน้อยกว่า  $17\mu\text{s}$  อยู่เล็กน้อยเช่นกัน




รูป 4.3 แรงดันที่วงจรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะลึกลับที่ความถี่อินพุต 40MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.4 การเปลี่ยนแปลงของแรงดันที่วงจรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อคที่ความถี่อินพุท 42MHz




รูป 4.5 การเปลี่ยนแปลงของแรงดันที่วงจรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อคที่ความถี่อินพุท 38MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2 วงจรเฟสล็อกคูลูปแบบเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ(Tri-state)

วงจรเฟสล็อกคูลูปดิจิทัลแบบเอาต์พุตของตัวดักจับเฟสความถี่เป็นแบบสามสถานะแสดง  
 ดังรูป 4.6



รูป 4.6 วงจรเฟสล็อกคูลูปแบบเอาต์พุตของตัวดักจับเฟสความถี่แบบสามสถานะ(Tri-state)

จากรูป 4.6 จะสามารถเขียนระบบให้อยู่ในรูปแบบเชิงเส้นได้ดังรูป 4.7



รูป 4.7 รูปแบบเชิงเส้นของเฟสล็อกคูลูปที่มีเอาต์พุตตัวดักจับเฟสความถี่แบบสามสถานะ(Tri-state)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 4.7 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{K_{PD}K_{VCO} \frac{1+sR_2C}{(R_1+R_2)C}}{s^2 + s \frac{1+K_{PD}K_FK_{VCO}R_2C}{(R_1+R_2)C} + \frac{K_{PD}K_{VCO}}{(R_1+R_2)C}} \quad (4.7)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{K_{PD}K_{VCO}}{(R_1+R_2)C}} \quad (4.8)$$

$$\zeta = \frac{\omega_n}{2} \cdot \left( R_2C + \frac{1}{K_{PD}K_{VCO}} \right) \quad (4.9)$$

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกสามารถเข้าสู่สภาวะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากเป็นการป้อนกลับจากเอาต์พุตกลับมาที่อินพุตโดยตรง (ยังไม่ได้มีการหารความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้าสามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 40MHz

2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 2MHz ซึ่งหมายความว่าเฟสล็อกสามารถล็อกที่ย่านความถี่อินพุตตั้งแต่ 38MHz ถึง 42MHz และจากสมการ lock range โดยเฟสล็อกทุกทั้งเอาต์พุตของตัวดีคักจับเฟสเป็นแบบสามสถานะและแบบแหล่งจ่ายกระแสคงที่จะมีค่าเท่ากันคือ

$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (4.10)$$

กำหนด  $\zeta = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 4.10 คือ

$$\omega_n = \frac{2\pi \cdot 2\text{MHz}}{4\pi \cdot 0.7} = 1.43 \times 10^6 \text{ radians/s}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $R_2C$  ได้จากสมการ 4.9 เมื่อ  $N=1$  โดยค่าอัตราขยายของวงจรถักจับเฟส : $K_{PD}$  แบบเอาท์พุทสามสถานะ (tri-state) คือ  $K_{PD} = V_{DD}/4\pi$  เท่ากับ  $5/4\pi = 0.398$  volt/radian และค่าอัตราขยายของวงจรร VCO : $K_{VCO}$  จากกราฟรูป 3.48 เลือกช่วงที่เป็นเชิงเส้น  $K_{VCO} = 2\pi(50\text{MHz} - 28.6\text{MHz})/(2.5\text{V}-1.6\text{V}) = 149.4 \times 10^6$  radians/V.s ได้

$$R_2C = \frac{2 \cdot \zeta}{\omega_n} - \frac{1}{K_{PD}K_{VCO}}$$

$$= 962.2\text{nS}$$

4. จากค่า  $R_2C$  แทนค่าในสมการ 4.8 สามารถหาค่า  $R_1C$  ได้

$$R_1C = \frac{K_{PD}K_{VCO}}{\omega_n^2} - R_2C$$

$$= 28.11\mu\text{S}$$

5. กำหนดค่าอุปกรณ์ จากข้อ 3 และข้อ 4 สรุปได้ดังนี้

$$R_1C = 28.11\mu\text{S}$$

$$R_2C = 962.2\text{nS}$$

กำหนดค่า  $C=1\text{nF}$  จะได้ค่า  $R_1=28\text{K}\Omega$  และ  $R_2=1\text{K}\Omega$

6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะล๊อค :  $T_L$  ซึ่งมีค่าดังสมการ 4.11


$$T_L = \frac{2\pi}{\omega_n} \quad (4.11)$$

เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ  $4\mu\text{s}$


7. จากค่า  $C$ ,  $R_1$  และ  $R_2$  นำไปทำการจำลองการทำงานของเฟสล๊อคคูล์ปโดยใช้ความถี่อินพุตที่  $40\text{MHz}$  ผลการทดลองที่ได้แสดงดังรูป 4.8 ซึ่งจะสังเกตเห็นได้ว่าแรงดันที่วงจรรองความถี่ต่ำจะเข้าสู่สภาวะคงที่ซึ่งต้องใช้เวลาระมาณ  $27.5\mu\text{s}$  นั่นก็คือเวลาที่ใช้ในการเข้าสู่สภาวะล๊อคของเฟสล๊อคคูล์ปซึ่งมีค่าผิดพลาดจากการคำนวณเนื่องมาจากการประมาณค่า  $K_{VCO}$  ว่ามีความเป็นเชิงเส้นและผลของพาราซิติก และรูป 4.8 ก็ได้การเปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ) กับสัญญาณเอาท์พุต(เส้นปะ) ณ เวลาที่จะเข้าสู่สภาวะล๊อคระหว่าง  $27.3\mu\text{s}$  ถึง  $27.9\mu\text{s}$

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


8. ทำการทดสอบย่านการถือโดยป้อนความถี่อินพุตเป็น 42MHz และ 38MHz ระดับแรงดันที่วงจรองความถี่ต่ำและสัญญาณเปรียบเทียบระหว่างเอาต์พุตกับอินพุตแสดงดังรูป 4.9 และ 4.10 ตามลำดับจะเห็นว่าที่ความถี่ 42MHz ช่วงเวลาเข้าสู่สภาวะการถือจะมากกว่า  $27.5\mu\text{s}$  อยู่เล็กน้อยและที่ความถี่ 38MHz จะน้อยกว่า  $27.5\mu\text{s}$  อยู่เล็กน้อยเช่นกัน



รูป 4.8 แรงดันที่วงจรองความถี่ต่ำและแรงดันอินพุตกับเอาต์พุตเมื่อวงจรเข้าสู่สภาวะถือที่เอกสารนี้เป็นความถี่อินพุต 40MHz รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.9 การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุท 42MHz



รูป 4.10 การเปลี่ยนแปลงของแรงดันที่วงจรกรองความถี่ต่ำเพื่อเข้าสู่สภาวะล็อกที่ความถี่อินพุท เอกสารนี้เป็น 38MHz ที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### การออกแบบลวดลายอุปกรณ์

#### 5.1 อุตสาหกรรมการผลิตวงจรรวม


ในอุตสาหกรรม การผลิตวงจรรวม ถือได้ว่าเป็นอุตสาหกรรมที่ต้องใช้เทคโนโลยีขั้นสูงและต้องใช้งบประมาณในการดำเนินการจำนวนมาก อีกทั้งยังต้องการบุคลากรที่มีความรู้ความสามารถ และมีความเชี่ยวชาญหลากหลายสาขา ดังนั้น อุตสาหกรรมการผลิตวงจรรวมจึงเป็นอุตสาหกรรมขนาดใหญ่อย่างหนึ่ง ซึ่งเป็นการยากที่จะดำเนินการให้ครบวงจรอย่างสมบูรณ์ โดยทั่วไป มักจะจัดแบ่งเป็นส่วนๆ ที่สำคัญได้ 3 ส่วนใหญ่ๆ ดังนี้ คือ

1. การออกแบบ (Design)
2. การสร้าง (Fabrication)
3. การเก็บบรรจุ (Packaging)

โดยแต่ละส่วนจะมีความสัมพันธ์กันเพื่อที่จะได้ผลิตภัณฑ์เป็นไอซีตามที่ต้องการโดยแต่ละส่วนมีรายละเอียดดังนี้

##### 5.1.1 การออกแบบ (Design)

การออกแบบวงจรรวมหมายถึง การออกแบบและกำหนดวงจรรอิเล็กทรอนิกส์ตามต้องการแล้วทำการออกแบบขนาดรูปร่างและลวดลายของส่วนต่างๆ ของอุปกรณ์ที่จะสร้างขึ้น จากนั้นจึงนำลวดลายต้นแบบที่ได้ไปทำการสร้างเป็นกระจกกลายต้นแบบซึ่งเรียกว่า กระจกต้นแบบหรือโฟโตมาสก์(Photo mask) เพื่อนำไปใช้ในกระบวนการสร้างวงจรรวมบนแผ่นผลึกซิลิกอน โดยลำดับขั้นตอนการสร้างวงจรรวมแสดงดังรูป 5.1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในขั้นตอนของการออกแบบลวดลาย ในกรณีที่เป็นวนจรง่ายๆไม่สลัซซบซ้อนหรือเป็นวนจรงที่มีจำนวนของตัวอุปกรณ์ไม่มาก ซึ่งเรียกว่าวงจรงขนาดเล็ก อาจใช้วิธีการเขียนลวดลายด้วยมือ โดยใช้อุปกรณ์การเขียนแบบทั่วไป แต่ในกรณีที่เป็นวนจรงที่มีความสลัซซบซ้อน มีจำนวนอุปกรณ์มาก ที่เรียกว่า วงจรงรวมขนาดใหญ่ หรือ ใหญ่มาก เช่น LSI หรือ VLSI การออกแบบลวดลายไม่สามารถทำได้ด้วยมือหรืออุปกรณ์เขียนแบบธรรมดา เนื่องจากต้องใช้เวลาานและยุ่งยากมาก ดังนั้นจึงจำเป็นต้องใช้อุปกรณ์คอมพิวเตอร์และโปรแกรมพิเศษ เพื่อช่วยในการออกแบบ และเขียนลวดลาย ซึ่งระบบคอมพิวเตอร์ดังกล่าวนี้ เรียกว่า CAD (Computer Aid Design)

ปัจจุบันนี้ ระบบ CAD ได้ถูกนำมาใช้อย่างแพร่หลายและได้รับการพัฒนาไปอย่างรวดเร็วจนมีขีดความสามารถสูงมาก เพราะไม่เพียงแต่จะช่วยในการเขียนแบบเท่านั้น หากแต่ยังสามารถช่วยในการจำลอง (Simulation) คำนวณและวิเคราะห์ คุณสมบัติของวงจรงได้อย่างถูกต้องและแม่นยำ จึงทำให้การคำนวณและออกแบบวงจรงรวมที่มีความสลัซซบซ้อนและความหนาแน่นของอุปกรณ์สูงๆสามารถทำได้ อย่างมีประสิทธิภาพ

ต้นแบบ ลวดลายของวงจรงรวมที่ได้จากการเขียนด้วยมือ หรือด้วยคอมพิวเตอร์จะถูกนำไปผ่านกระบวนการต่างๆจนในที่สุดจะได้ กระจกต้นแบบ และจะถูกนำไปใช้ในกระบวนการสร้างวงจรงรวมต่อไป

### 5.1.2 การสร้าง (Fabrication)

การสร้างวงจรงรวม หมายถึง กระบวนการหรือเทคโนโลยีที่ใช้เพื่อการสร้างส่วนต่าง ๆ ภายของวงจรงรวม โดยการสร้างทีละชั้นจนเสร็จสิ้นสมบูรณ์ โดยใช้โฟโตมาสก์ ที่ได้จากการออกแบบมาเป็นต้นแบบ สำหรับสร้างส่วนต่างๆบนแผ่นผลึกซิลิกอนกระทั้งได้วงจรงรวมที่สมบูรณ์ เทคโนโลยีที่ใช้ในการสร้างวงจรงรวมเป็นเทคโนโลยีที่มีความละเอียดอ่อนแแต่เป็นเทคโนโลยีชั้นสูงที่ต้องกระทำในห้องปฏิบัติการซึ่งเป็นห้องสะอาด (Clean room) มีอุปกรณ์เครื่องมือที่มีความแม่นยำสูงระดับความยากง่ายของเทคโนโลยีที่ใช้จะขึ้นอยู่กับระดับความหนาแน่นของวงจรงรวม

### 5.1.3 การเก็บบรรจุ (Packaging)

การเก็บบรรจุ หมายถึง การเก็บบรรจุชิ้น หรือ ชิพ ของวงจรงรวมลงในตัวถังที่เหมาะสมเพื่อสะดวกต่อการนำไปใช้งาน และเพื่อป้องกันการเสียหายที่จะเกิดขึ้นกับชิ้นของวงจรงรวมอีกด้วย จะเริ่มตั้งแต่ การใช้เสื้อชนิดพิเศษที่มีความคมและแข็งตัดแยกวงจรงรวมออกเป็นชิ้นเล็กๆ แล้วนำชิ้นของวงจรงรวมที่ได้ไปเก็บบรรจุลงในตัวถังแบบต่างๆ ตามความเหมาะสมพร้อมทั้งเชื่อมต่อด้านลวดตัวนำจนเป็นวงจรงรวมที่สมบูรณ์ สามารถนำไปใช้งานโดยสะดวก


## 5.2 การออกแบบลวดลายอุปกรณ์พื้นฐาน

การออกแบบลวดลายของอุปกรณ์ภายในวงจรรวมจะประกอบไปด้วยอุปกรณ์พื้นฐานทางอิเล็กทรอนิกส์ต่างๆต่อกันอยู่ภายใน โดยจะอยู่ในรูปแบบขนานหรืออนุกรมก็ตามแต่พื้นฐานหลักของการออกแบบลวดลายก็มาจากการออกแบบลวดลายของอุปกรณ์เพียงตัวเดียว โดยอุปกรณ์พื้นฐานที่สำคัญมีรายละเอียดและวิธีการออกแบบโดยสังเขปดังนี้

### 5.2.1 ทรานซิสเตอร์


ทรานซิสเตอร์ทั้งแบบมอสและแบบไบโพลาร์เป็นอุปกรณ์ที่มีการใช้มากที่สุดในวงจรรวม การออกแบบลวดลายจะแตกต่างกันตามโครงสร้าง

การออกแบบลวดลายทรานซิสเตอร์แบบไบโพลาร์ชนิดเอ็นพีเอ็นและแบบมอสชนิดเอ็นมอสพร้อมภาพตัดขวางแสดงดังรูป 5.2 และ รูป 5.3 ตามลำดับ



รูป 5.2 ลวดลายของทรานซิสเตอร์แบบไบโพลาร์ชนิดเอ็นพีเอ็น


### NMOS



รูป 5.3 ลวดลายของมอสชนิดเอ็นมอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีการนำเอกสารฉบับนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบลวดลายของมอสในงานด้านอนาล็อกที่ต้องการความแม่นยำระหว่างอุปกรณ์ เช่นทรานซิสเตอร์คูคิฟเฟอร์เรนเซียล ที่มีขนาดใหญ่จะใช้หลักการออกแบบลวดลายให้สมมาตรกันโดยที่เรียกว่า common-centroid layout ดังแสดงในรูป 5.4 จะเป็นมอสชนิดเอ็นสองตัวที่มีขาขอสต่อถึงกัน



รูป 5.4 ลวดลายของมอสชนิดเอ็นที่มีขาขอสต่อถึงกัน

### 5.2.2 ตัวต้านทาน

การออกแบบลวดลายของตัวต้านทานในวงจรรวมเป็นอุปกรณ์ที่กินพื้นที่มากเนื่องจากค่าความต้านทานจะขึ้นอยู่กับความยาวของสารที่ใช้ทำตัวต้านทานดังสมการ 5.1

$$R = \rho \frac{L}{A} \quad (5.1)$$

โดยที่ R คือ ความต้านทาน มีหน่วยเป็นโอห์ม

$\rho$  คือ สภาพต้านทานหรือ พิกัดความต้านทาน มีหน่วยเป็น โอห์ม-เซนติเมตร

L คือ ความยาวของตัวความต้านทาน

A คือ พื้นที่หน้าตัดของตัวความต้านทาน

ค่าสภาพต้านทานหรือ Resistivity  $\rho$  ถูกกำหนดได้ด้วยความหนาแน่นของสารเจือสำหรับค่า L และ A กำหนดโดยการออกแบบลักษณะรูปร่างและขนาดของตัวต้านทานถ้าตัวต้านทานมีรูปร่างเอกลเป็นสี่เหลี่ยมโดยไม่พิจารณาความต้านทานขั้วต่อ กำหนดให้มีความกว้าง  $W$  มีความลึกของร่อง  $t$  ต่อ  $X_j$  พื้นที่หน้าตัดคือ  $X_j \times W$  หรือก็คือ A สมการ 5.1 สามารถเขียนได้ในรูปสมการ 5.2

$$\begin{aligned}
 R &= \rho \frac{L}{X_j W} \\
 &= \frac{\rho}{X_j} \times \frac{L}{W} \\
 &= \rho_s \times \frac{L}{W}
 \end{aligned} \tag{5.2}$$

โดยที่  $\rho_s$  คือ สภาพต้านทานแผ่นหรือ Sheet Resistivity ( $\Omega/\square$ )

การออกแบบลวดลายตัวต้านทานโดยใช้ส่วน Poly และ N-DIFF แสดงดังรูป 5.5



รูป 5.5 ลวดลายของตัวต้านทานที่สร้างจาก Poly และ N-DIFF


### 5.2.3 ตัวเก็บประจุ

การออกแบบลวดลายของตัวเก็บประจุก็จะกินพื้นที่มากเช่นเดียวกับตัวต้านทาน โดยตัวเก็บประจุที่นิยมใช้เป็นแบบมอสคาปาซิเตอร์ซึ่งจะเป็น ไดอิเล็กทริกคาปาซิเตอร์ โดยใช้สารไดอิเล็กทริกเป็นตัวกลางระหว่างสารที่นำไฟฟ้าได้ดี สำหรับสารไดอิเล็กทริกโดยทั่วไปจะใช้ชั้นซิลิกอนไดออกไซด์ ยิ่งชั้นนี้มีความบางมากเพียงใด จะทำให้ค่าความจุไฟฟ้าเพิ่มมากขึ้น โดยค่าความจุของตัวเก็บประจุแบบ ไดอิเล็กทริก แสดงดังสมการ 5.

$$C = \frac{\epsilon_{ox}}{t_{ox}} A \tag{5.3}$$

โดยที่  $\epsilon_{ox}$  คือค่า Permittivity ของออกไซด์,  $t_{ox}$  คือ ความหนาของชั้นออกไซด์ และ A คือพื้นที่ของตัวเก็บประจุ อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การออกแบบลวดลายของ MOS Capacitor กรณีใช้แบบเอ็นมอสแสดงดังรูป 5.6



รูป 5.6 ลวดลายของตัวเก็บประจุแบบไดอิเล็กตริกแบบ NMOS Capacitor


### 5.3 การออกแบบลวดลายวงจรเฟสติกออลูปแบบดิจิทัล

วงจรเฟสติกออลูปแบบดิจิทัลจะประกอบทั้งส่วนที่เป็นดิจิทัลและอนาล็อกการออกแบบลวดลายโดยใช้โปรแกรม L-Edit จะทำการแบ่งวงจรทั้งหมดออกเป็นส่วนย่อยเรียกว่า Cell โดยออกแบบลวดลายของแต่ละเซลล์ให้ดีที่สุด จากนั้นจะใช้โปรแกรม S-Edit วาดวงจรแสดงการเชื่อมต่อกันของแต่ละเซลล์และตำแหน่งขาของวงจรรวมจากนั้นจะ Export ออกมาเป็นไฟล์ที่มีนามสกุล .tpr ไฟล์นี้จะถูกนำไปใช้ร่วมกับ L-Edit เพื่อสร้างวงจรรวมออกมาให้เป็นวงจรที่สมบูรณ์ แสดงขั้นตอนโดยสรุปดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูป 5.7 ขั้นตอนการออกแบบลวดลายเพื่อให้ได้รูปแบบของ Chip ภายในวงจรรวม  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อดำเนินกระบวนการออกแบบตามขั้นตอนดังกล่าวแล้วก็จะได้รูปแบบของ Chip ดิจิตอลเฟสล็อกและมีส่วนประกอบภายในดังรูป 5.8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่  $S_0, S_1, S_2$  เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งนี้ การนำข้อมูลไปใช้โดยไม่ได้รับความยินยอมจากเจ้าของข้อมูล ถือว่ามีความผิดตามกฎหมายที่เกี่ยวข้อง


รูป 5.8 ถวุดลายและตำแหน่งขาและ โครงสร้างภายในของชิพดิจิตอลเฟสล็อก

#### 5.4 ผลการทดลองวงจรเฟสล็อกคูลูจากลวดลายวงจร


ในขั้นแรกที่ได้ออกแบบและได้ขนาดของมอสแต่ละตัวมาทำการออกแบบลวดลายแล้วจะทำให้ได้ผลของอุปกรณ์พาราซิติกเพิ่มขึ้นจะมีผลทำให้การทำงานของวงจรอาจคลาดเคลื่อนไปจากเดิมโดยค่าพาราซิติกที่เพิ่มเข้ามาสามารถสั่งให้โปรแกรม L-Edit หาจำนวนและค่าออกมาได้จากนั้นก็จะนำเอาค่าเหล่านั้นไปรวมกับวงจรหลักที่ได้ออกแบบและทำการจำลองการทำงานเพื่อดูผลการทำงานว่าเกิดการทำงานคลาดเคลื่อนมากน้อยเพียงใดเมื่อรวมผลของพาราซิติกเข้าไปด้วย เพื่อความสะดวกจะใช้ทดลองที่สถานะดังนี้

##### 5.4.1 วงจรดักจับเฟสแบบเฟส-ความถี่

วงจรดักจับเฟสเป็นวงจรที่ใช้ดีเทคเฟสของสัญญาณระหว่างอินพุตกับเอาต์พุตจากวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าผลการทดลองแสดงดังรูป 5.9 และ 5.10



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ รูป 5.9 ผลการทดลองวงจรดักจับเฟสและความถี่เมื่อเฟส  $f_{ref}$  ถูกนำหน้าเฟส  $f_{vco}$  ซึ่งมีการนำไปใช้



รูป 5.10 ผลการทดลองวงจรจับเฟสและความถี่เมื่อเฟส  $f_{ref}$  ล้าหลังเฟส  $f_{vco}$

#### 5.4.1 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้า

การออกแบบวงจรออสซิลเลเตอร์ก่อนหน้านี้เมื่อได้ศึกษาการออกแบบลวดลายแล้วทำให้ทราบว่าขนาดของมอสบางตัวไม่สามารถนำมาทำการออกแบบลวดลายได้จึงต้องทำการปรับปรุงวงจรใหม่ทำให้ได้ช่วงความถี่การออสซิลเลทเปลี่ยนไปดังตาราง 5.1

ตาราง 5.1 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากการออกแบบวงจร

แรงดัน (V)	1.5	1.6	1.7	1.8	1.9	2.0	2.1	2.2	2.3	2.4	2.5
ความถี่ (MHz)	5.2	22	27	30.5	33.3	34.5	37	40	41.6	42.3	43.5


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าในรูปแบบใดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำวงจรที่ได้ปรับปรุงมาทำการออกแบบลวดลายและทดลอง โดยมีอุปกรณ์พาราซิติค ในวงจรจะได้ผลของความถี่ออกมาดังตาราง 5.2


ตาราง 5.2 ค่าความถี่ที่เปลี่ยนแปลงตามแรงดันควบคุมของวงจร VCO จากลวดลายวงจร

แรงดัน (V)	1.5	1.6	1.7	1.8	1.9	2.0	2.1	2.2	2.3	2.4	2.5
ความถี่ (MHz)	2.7	10	13	14.7	16	17.2	18.5	20	21	21.8	22.7


เมื่อนำค่าความถี่ทั้งสองตารางมาพล็อตเปรียบเทียบกันจะได้ผลลัพธ์ดังรูป 5.11




รูป 5.11 กราฟแสดงความสัมพันธ์ระหว่างแรงดันกับความถี่ของวงจรออสซิลเลเตอร์แบบควบคุม ความถี่ด้วยแรงดันไฟฟ้าเปรียบเทียบกันระหว่างผลที่ยังไม่มีพาราซิติคและมีพาราซิติค เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่หรือใช้ในการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.12 สัญญาณเอาต์พุตเมื่อ  $V_{control} = 1.5V$



รูป 5.13 สัญญาณเอาต์พุตเมื่อ  $V_{control} = 2V$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่บนสื่อออนไลน์และห้องเรียนออนไลน์ของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 5.14 สัญญาณเอาต์พุตเมื่อ  $V_{control} = 2.5V$


5.4.1 วงจรเฟสล็อกคูลูปแบบดิจิทัลที่มีเอาต์พุตวงจรถักจับเฟสความถี่แบบสามสถานะ

การทดลองที่ผ่านมาเป็นการทดสอบองค์ประกอบย่อยของเฟสล็อกคูลูปแบบดิจิทัลจากลวดลายชั้นต่อไปจะนำองค์ประกอบเหล่านั้นมาทำงานร่วมกันเป็นระบบหรือเป็นวงจรเฟสล็อกคูลูป โดยในส่วนของวงจรถักจับเฟสแบบเฟส-ความถี่จะเป็นเอาต์พุตแบบในขั้นแรกจะทำการป้อนกลับโดยตรงจาก VCO ยังไม่ใช้ในส่วนการหาร  $N=1$  วงจรสมมูลที่ใช้ในการทดสอบการทำงานแสดงดังรูป 5.15



รูป 5.15 ระบบของเฟสล็อกคูลูปซึ่งตัวถักจับเฟสเป็นแบบเอาต์พุตแบบสามสถานะ (Tri-state)

จากรูป 5.15 รูปแบบเชิงเส้นของระบบแสดงดังรูป 5.16



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเนื้อหาที่ผิดเพี้ยนและต้องอ้างอิงเนื้อหาของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 5.16 ฟังก์ชันถ่ายโอนของระบบปิดคือ

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{K_{PD}K_F K_{VCO}}{s + \beta \cdot K_{PD}K_F K_{VCO}} \quad (5.4)$$

โดยที่

$$K_F = \frac{1 + sR_2C}{1 + s(R_1 + R_2)C} \quad (5.5)$$

เมื่อวงจรถ่ายโอนนี้ถูกขับโดยเอาต์พุตสามสถานะจะไม่มีกระแสไหลผ่าน  $R_1$  หรือ  $R_2$  เมื่อเอาต์พุตอยู่ในสถานะ high-impedance โวลต์ที่ตรงที่คร่อมตัวเก็บประจุจะไม่เปลี่ยนแปลง สามารถประมาณได้ว่าวงจรถ่ายโอนกับเอาต์พุตสามสถานะคล้ายกับเป็นอินทิเกรเตอร์ในอุดมคติจะทำให้ได้ฟังก์ชันถ่ายโอนใหม่ดังสมการ 5.6

$$K_F = \frac{1 + sR_2C}{s(R_1 + R_2)C} \quad (5.6)$$

แทนสมการ 5.6 ในสมการ 5.4 จะได้ผลลัพธ์ดังสมการ 5.7

$$H(s) = \frac{\phi_{out}}{\phi_{in}}(s) = \frac{K_{PD}K_{VCO} \frac{1 + sR_2C}{N(R_1 + R_2)C}}{s^2 + s \frac{1 + K_{PD}K_F K_{VCO}R_2C}{N(R_1 + R_2)C} + \frac{K_{PD}K_{VCO}}{N(R_1 + R_2)C}} \quad (5.7)$$

และจากทฤษฎีระบบควบคุมดังได้กล่าวในบทที่ 2 จะได้ว่า

$$\omega_n = \sqrt{\frac{K_{PD}K_{VCO}}{N(R_1 + R_2)C}} \quad (5.8)$$

$$\zeta = \frac{\omega_n}{2} \cdot \left( R_2C + \frac{N}{K_{PD}K_{VCO}} \right) \quad (5.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยขั้นตอนการออกแบบเพื่อทดสอบว่าเฟสล็อกคูลสามารถเข้าสู่สภาวะล็อกได้ มีดังนี้

1. กำหนดความถี่อินพุต เนื่องจากเป็นการป้อนกลับจากเอาต์พุตกลับมาที่อินพุตโดยตรง (ยังไม่ได้มีการหารความถี่) ดังนั้นจึงกำหนดความถี่อินพุตที่วงจรควบคุมความถี่ด้วยแรงดันไฟฟ้าสามารถสร้างได้ โดยกำหนดความถี่อินพุตเท่ากับ 20MHz

2. กำหนดย่านความถี่การล็อก ( $\Delta f_L$ ) เท่ากับ 2MHz ซึ่งหมายความว่าเฟสล็อกคูลสามารถล็อกที่ย่านความถี่อินพุตตั้งแต่ 18MHz ถึง 22MHz และจากสมการ lock range โดยเฟสล็อกคูลทั้งเอาต์พุตของตัวคัทจัมเฟสเป็นแบบสามสถานะและแบบแหล่งจ่ายกระแสคงที่จะมีค่าเท่ากันคือ

$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (5.10)$$

กำหนด  $\zeta = 0.7$  และจากย่านความถี่การล็อกที่กำหนดสามารถหาค่า  $\omega_n$  จากสมการ 5.10 คือ

$$\omega_n = \frac{2\pi \cdot 2\text{MHz}}{4\pi \cdot 0.7} = 1.43 \times 10^6 \text{ radians/s}$$

3. จากค่า  $\omega_n$  ที่ได้จากข้อ 2 สามารถหาค่า  $R_2C$  ได้จากสมการ 5.9 เมื่อ  $N=1$  โดยค่าอัตราขยายของวงจรคัทจัมเฟส : $K_{PD}$  แบบเอาต์พุตสามสถานะ (tri-state) คือ  $K_{PD} = V_{DD}/4\pi$  เท่ากับ  $5/4\pi = 0.398 \text{ volt/radian}$  และค่าอัตราขยายของวงจร VCO : $K_{VCO}$  จากกราฟรูป 5.11 เลือกว่าช่วงที่เป็นเชิงเส้น  $K_{VCO} = 2\pi(22.7\text{MHz} - 10\text{MHz})/(2.5\text{V} - 1.6\text{V}) = 88.66 \times 10^6 \text{ radians/V.s}$  จะได้

$$R_2C = \frac{2 \cdot \zeta}{\omega_n} \frac{1}{K_{PD}K_{VCO}} \\ = 950\text{nS}$$

4. จากค่า  $R_2C$  แทนค่าในสมการ 5.8 สามารถหาค่า  $R_1C$  ได้

$$R_1C = \frac{K_{PD}K_{VCO}}{\omega_n^2} - R_2C$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. กำหนดค่าอุปกรณ์ จากข้อ 3 และข้อ 4 สรุปได้ดังนี้

$$R_1 C = 16.3 \mu S$$

$$R_2 C = 950 nS$$

กำหนดค่า  $C = 10 nF$  จะได้ค่า  $R_1 = 1.6 K\Omega$  และ  $R_2 = 100 \Omega$


6. คำนวณหาค่าเวลาที่ใช้ในการเข้าสู่สภาวะถ้อย :  $T_L$  ซึ่งมีค่าดังสมการ 5.11

$$T_L = \frac{2\pi}{\omega_n} \quad (5.11)$$


เมื่อแทนค่า  $\omega_n$  จะได้ค่า  $T_L$  ประมาณ  $4.4 \mu s$

7. จากค่า  $C$ ,  $R_1$  และ  $R_2$  นำไปทำการจำลองการทำงานของเฟสล็อกคูลูปโดยใช้ความถี่อินพุตที่  $20 MHz$  ก่อนผลการทดลองที่ได้แสดงดังรูป 5.17 ซึ่งจะสังเกตเห็นได้ว่าแรงดันที่วงจรรองความถี่ต่ำจะเข้าสู่สภาวะคงที่ที่ต้องใช้เวลาประมาณ  $24 \mu s$  นั่นก็คือเวลาที่ใช้ในการเข้าสู่สภาวะถ้อยของเฟสล็อกคูลูปซึ่งมีค่าผิดพลาดจากการคำนวณเนื่องมาจากการประมาณค่า  $K_{VCO}$  ว่าเป็นเชิงเส้นและผลของพาราซิติค และรูป 5.18 เป็นการเปรียบเทียบระหว่างสัญญาณอินพุต(เส้นทึบ) กับสัญญาณเอาต์พุต(เส้นประ) ณ เวลาที่จะเข้าสู่สภาวะถ้อยระหว่าง  $22 \mu s$  ถึง  $24 \mu s$


8. ทำการทดสอบย่านการถ้อยโดยป้อนความถี่อินพุตเป็น  $18 MHz$  และ  $22 MHz$  ระดับแรงดันที่วงจรรองความถี่ต่ำแสดงดังรูป จะเห็นว่าที่ความถี่  $18 MHz$  ช่วงเวลาเข้าสู่สภาวะการถ้อยจะน้อยกว่า  $24 \mu s$  อยู่เล็กน้อยและที่ความถี่  $22 MHz$  จะมากกว่า  $24 \mu s$  อยู่เล็กน้อยเช่นกัน




เอกสารนี้เป็นรูป 5.17 การเปลี่ยนแปลงแรงดันที่อินพุตของวงจรถอยถี่เมื่อเข้าสู่สภาวะถ้อย  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5.18 แสดงการเปรียบเทียบระหว่างสัญญาณเอาต์พุตกับสัญญาณอินพุตขณะเข้าสู่สภาวะล๊อคที่ช่วงเวลา 23µs ถึง 24µs (ความถี่อินพุต 20MHz)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและตัวอักษรถึงแม้ว่าเอกสารเหล่านี้จะมีวางจำหน่าย  
 รูป 5.19 แรงดันอินพุตของวงจรออสซิลเลเตอร์ในสภาวะล๊อคเมื่ออินพุตเท่ากับ 18MHz





รูป 5.20 แรงดันอินพุทของวงจรถอดสวิตช์เลเตอร์ในสภาวะล็อกเมื่ออินพุทเท่ากับ 22MHz

จากผลการจำลองการทำงานที่ผ่านมายังไม่มีการหาร  $N$  ก็จะเป็นการป้อนกลับโดยตรงต่อไปจะเป็นการนำส่วนการหารมารวมด้วยเพื่อให้ระบบกลายเป็นวงจรถูดความถี่จากอินพุทขึ้น  $N$  เท่าเมื่อ  $N$  คือค่าการหารที่วงจรถูดสามารถทำงานได้คือ 2 4 8 16 32 64 128 และ 256 โดยวงจรถูดที่ใช้ในการจำลองการทำงานจากลวดลายแสดงดังรูป 5.21



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งรูป 5.21 ได้เฟสล็อกที่ไว้สำหรับคุณความถี่อินพุทเพิ่มขึ้นสองเท่าการนำไปใช้

ใช้หลักการคำนวณเช่นเดียวกับที่ผ่านมาเพื่อทดสอบการใช้เฟสล็อกคูลูปเป็นวงจรคูณความถี่ โดยกำหนดความถี่อินพุตเท่ากับ 5MHz กำหนดขบวนการล็อกเท่ากับ 500kHz แทน  $N=2$  ในที่สุดจะได้  $C=1nF$ ,  $R_1=150K\Omega$  และ  $R_2=4K\Omega$  ผลการจำลองการทำงานแสดงค่าแรงดันที่อินพุตของ VCO, ความถี่เอาต์พุต VCO 10MHz แสดงดังรูป 2.53 ก และ ข ตามลำดับ



(ข)

รูป 5.22 สัญญาณที่จุดต่างๆของวงจรถคูณความถี่สองเท่า

(ก) แรงดันอินพุตของวงจรรอสซซิลเลเตอร์  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ขออนุญาต และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้

(ข) ความถี่เอาต์พุตของวงจรรอสซซิลเลเตอร์ 10MHz

## บทที่ 6

### บทสรุป

การออกแบบของคัพประกอบพื้นฐานของเฟสล็คคูลูปและวงจรเฟสล็คคูลูปผลที่ได้ในการคำนวณออกแบบ เมื่อนำไปทดลองจะมีความคลาดเคลื่อนมากพอสมควรเนื่องจากสมการที่เราทำการคำนวณออกแบบเป็นสมการกระแสตรงที่ง่าย ๆ ไม่ซับซ้อนแต่เราก็อาศัยประโยชน์จากการ Simulation ช่วยในการปรับค่าที่ถูกต้องเพื่อให้ผลเป็นไปตามที่ได้ออกแบบไว้

การทดสอบคุณสมบัติของคัพประกอบพื้นฐานของเฟสล็คคูลูป วงจรแรกคือตัวคักจับเฟสแบบเฟส-ความถี่ ซึ่งองค์ประกอบพื้นฐานจะเป็นแกนเกท นอร์เกทและอินเวอร์เตอร์ การออกแบบให้ได้คุณสมบัติของตัวคักจับเฟสที่ดีก็อยู่ที่การออกแบบเกทดังกล่าว ให้มีดีเลย์น้อยที่สุด และยังคงมีคุณสมบัติเป็นเกทหรือเป็นอินเวอร์เตอร์ที่สมมาตรอยู่ โดยจากการออกแบบจะถูกจำกัดอยู่ที่เทคโนโลยี จากการทดลองจึงเห็นว่าเกิดมีดีเลย์ขึ้นเล็กน้อย และวงจรที่สองคือวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าจากผลการทดลองความถี่เอาท์พุทที่ได้จะไม่เป็นเชิงเส้นกับแรงดันควบคุมตลอดย่านแต่จะเป็นเชิงเส้นแก่บางส่วนดังนั้นการนำไปประยุกต์ใช้จึงเลือกช่วงที่ประมาณว่ามีความเป็นเชิงเส้นที่สุด เมื่อองค์ประกอบที่ได้มาสร้างเป็นเฟสล็คคูลูปเพื่อตรวจสอบคุณสมบัติ จากผลการทดลองที่ได้จะเห็นว่าค่าเวลาเข้าสู่สภาวะคงที่มีค่ามากกว่าที่ได้จากการคำนวณเนื่องจากการคำนวณได้มีการประมาณค่าไว้หลายอย่างเช่น การประมาณค่าอัตราขยายของวงจรออสซิลเลเตอร์ที่ทดลอง และการประมาณค่าคาปาซิเตอร์และค่าความต้านทานในวงจรกรองความถี่ต่ำ แต่ก็ได้ขยับการล็คเท้ากับการกำหนดซึ่งถ้าพิจารณาโดยละเอียดค่าเวลาการเข้าสู่สภาวะล็คที่ความถี่สูงจะให้เวลามากกว่าที่ความถี่ต่ำเล็กน้อย การเพิ่มเสถียรภาพหรือการทำให้ค่าเวลาการเข้าสู่สภาวะล็คมีค่าน้อยลงทำได้โดยการเพิ่มค่ากระแสในส่วนของแหล่งจ่ายกระแสคงที่ แต่ก็จะทำให้วงจรเฟสล็คคูลูปสิ้นเปลืองพลังงานมากขึ้น

เมื่อนำขนาดของมอสที่ได้ปรับปรุงเพื่อให้ได้วงจรที่สามารถนำไปออกแบบลวดลายได้ไปทำการออกแบบลวดลายวงจรที่สมบูรณ์และทำการจำลองการทำงานของวงจรเพื่อดูความคลาดเคลื่อนจากที่ได้ออกแบบไว้ในตอนแรก ผลจากการจำลองการทำงานจากลวดลายวงจรจะให้ผลแตกต่างจากที่ออกแบบไว้ค่อนข้างมาก โดยเฉพาะวงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดันไฟฟ้าเป็นผลเนื่องมาจากเทคนิคการออกแบบและอุปกรณ์พาราซิติคที่เกิดขึ้นจากการออกแบบ ดังนั้นในการออกแบบที่ดีควรทำให้เกิดอุปกรณ์พาราซิติคให้น้อยที่สุด โดยเฉพาะวงจรทางด้านอนา

ล็อกเพราะการทำงานของวงจรจะคลาดเคลื่อนได้เร็วเมื่อมีอุปกรณ์พาราซิติคเพิ่มเข้ามา ในการออกแบบลวดลายวงจรในตอนท้ายนี้เป็นารออกแบบ ไอซีที่มีองค์ประกอบภายในอะแด็ปชันจึงเป็นการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มาใช้

ยากที่จะออกแบบให้เสร็จเองด้วยมือในที่นี้จึงต้องใช้ซอฟต์แวร์ช่วยในการออกแบบ โดยเฉพาะถ้าวงจรมีเซลล์ที่ซ้ำกันหลายๆเซลล์ ก็จะทำให้การออกแบบเพียงเซลล์เดียวให้ดีที่สุดส่วนเซลล์ที่เหลือก็ใช้คอมพิวเตอร์ช่วยในการเชื่อมต่อหรือคัดลอกเอาไปเป็นส่วนประกอบต่างๆภายในวงจร เพราะถ้าเราทำการเดินเส้นทางการเชื่อมต่อเองทั้งหมดบนชิพ โอกาสผิดพลาดมีมากและยังต้องใช้เวลานานอีกด้วยแต่การใช้คอมพิวเตอร์ช่วยจะควบคุมอุปกรณ์พาราซิติคไม่ได้

การออกแบบชิพวงจรมัลติชิปเซลล์คืออุปสรรคนี้จากการออกแบบลวดลายจะใช้พื้นที่ในการสร้างประมาณ  $1.5\text{mm} \times 1.8\text{mm}$  มีการเจาะรู (Via) เพิ่มจากที่ได้ออกแบบไว้ 541 Via ซึ่ง Via นี้ใช้ในการเชื่อมต่อระหว่างโลหะที่อยู่คนละชั้นกันเมื่อคอมพิวเตอร์ทำการเดินเส้นทางวงจรให้อัตโนมัติก็จะสร้าง Via นี้ขึ้นมาให้ด้วยเช่นกัน ดังนั้นโปรแกรมคอมพิวเตอร์ก็ทำหน้าที่เป็นตัวช่วยที่ดีในการออกแบบลวดลายวงจรหรือที่เรียกว่า Computer Aid Design หรือ CAD อย่างไรก็ตามชิพที่ได้ยังมีส่วนที่เป็นข้อเสียที่ควรแก้ไขก็คือส่วนการนับที่เป็นวงจรแบบไม่สัมพันธ์ควรออกแบบให้เกิดผิดพลาดน้อยที่สุดต่อจุดหรือเปลี่ยนไปเป็นแบบสัมพันธ์ซึ่งมีการออกแบบที่ซับซ้อนกว่า


พื้นฐานความรู้ที่ได้จากการทำโปรเจกต์นี้ทำให้สามารถมองเห็นภาพกระบวนการในการออกแบบลวดลายก่อนจะนำไปสร้างกระจกต้นแบบเพื่อใช้ในการผลิตวงจรรวมต่อไป ถึงแม้ซอฟต์แวร์ที่ช่วยจะมีข้อเสียอยู่บ้างและไม่ได้ใช้จริงในโรงงานอุตสาหกรรมและอุตสาหกรรมประเภทนี้ในประเทศไทยก็ยังเข้ามาไม่ถึง แต่ก็ได้ความรู้ที่ได้เป็นพื้นฐานที่ดีในการออกแบบเพื่อในอนาคตข้างหน้าเทคโนโลยีประเภทนี้อาจจะเข้ามาในเมืองไทย หรือถ้ามีโอกาสได้ศึกษาต่อในอนาคตก็จะ เป็นแนวทางที่จะคิดค้นหรือสร้างสรรค์ใหม่ต่อไป ถ้าเรามีพื้นฐานที่ดีแล้วการที่จะเรียนรู้ไปให้ทันกับเทคโนโลยีสมัยใหม่ก็จะเป็นเรื่องที่ไม่ยากอีกต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รูปแบบของชิพวงจรมัลติชิปที่ได้ออกแบบลดตาย (Layout)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปแบบตำแหน่งขาของชิพวงจรดิจิทัลเฟสล็อกและโครงสร้างภายใน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### คุณสมบัติและค่าพารามิเตอร์ของวงจรมัลติเพล็กซ์แบบดิจิทัล

-Supply Voltage = 5V

-Phase comparator is PFD output tri-state

### VOLTAGE CONTROLLED OSCILLATOR (VCO)

Characteristic	Symbol	Value	Units
Maximum Frequency	$f_{max}$	22.7	MHz
Minimum Frequency	$f_{min}$	2.7	MHz
Maximum Voltage	$V_{max}$	2.5	Volt
Minimum Voltage	$V_{min}$	1.5	Volt
Gain	$K_{VCO}$	$88.66 \times 10^6$	Radians/V.s

### PROGRAMMABLE DIVIDER

S <sub>2</sub>	INPUT		NUMBER OF N DIVIDER
	S <sub>1</sub>	S <sub>0</sub>	
L	L	L	2
L	L	H	4
L	H	L	8
L	H	H	16
H	L	L	32
H	L	H	64
H	H	L	128
H	H	H	256

L=GND AND H=V<sub>DD</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ขอบคุณพ่อแม่ และสมาชิกในครอบครัวที่เข้าใจและให้กำลังใจและมีแต่ความปรารถนาดีตลอดมา

ขอบคุณอาจารย์รกรกรเป็นอย่างสูง สำหรับการสละเวลาส่วนตัวและคอยให้คำปรึกษาในการทำโครงการนี้มาตลอดเทอม ซึ่งแน่นอนว่าหากไม่ได้คำปรึกษาจากอาจารย์แล้ว โครงการนี้คงไม่บรรลุเป้าหมาย

ขอบคุณเพื่อน ๆ สำหรับกำลังใจ และยังเป็นทีปรึกษายามมีปัญหาไม่ว่าเรื่องใดก็ตาม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

1. รศ.ดร.สมเกียรติ สุภเดช, “สิ่งประดิษฐ์สารกึ่งตัวนำ”, คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 228 หน้า, 2543
2. Behzad Razavi, “Design of Analog CMOS Integrated Circuits”, 684 p, 2001
3. William F. Egan, “Phase-Locked Basics”, John Wiley & Sons, 484 p, 1998
4. Roland E. Best, “Phase-Locked Loops Theory, Design, and Application”, 373 p, 1999
5. Ulrich L. Rohde, “Microwave and Wireless Synthesizers Theory and Design”, 568 p, 1997



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้