

การควบคุมแหล่งจ่ายกำลังไฟฟ้าแบบสวิตชิงโดยวิธีดิจิทัลโดยใช้ AVR  
ไมโครคอนโทรลเลอร์

Digital Control Switched Mode Power Supply Using AVR Microcontroller



เลขหมู่.....  
เลขทะเบียน 50181  
วัน,เดือน,ปี 27 เม.ย. 2547

b.....  
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตบัณฑิต  
สาขาวิศวกรรมระบบควบคุม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๒๓๐๖๑๕

การควบคุมแหล่งจ่ายกำลังไฟฟ้าแบบสวิตชิ่งโดยวิธีดิจิทัลโดยใช้ AVR

ไมโครคอนโทรลเลอร์

Digital Control Switched Mode Power Supply Using AVR Microcontroller



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมระบบควบคุม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับควรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ปีการศึกษา 2545  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชาวิศวกรรมระบบควบคุม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การควบคุมแหล่งจ่ายกำลังไฟฟ้าแบบสวิตชิงโดยวิธีดิจิทัลโดยใช้ AVR ไมโครคอนโทรลเลอร์  
(Digital Control Switched Mode Power Supply Using AVR Microcontroller)

ผู้จัดทำ

1. นายกฤษณ์ สมฤทธิ์ 43015297
2. นายพิเชษฐ ถ้อยทัต 43015319

.....อาจารย์ที่ปรึกษา  
(อาจารย์ชนินทร์ บุญลักษณ์สรณ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมแหล่งจ่ายกำลังไฟฟ้าแบบสวิตชิ่งโดยวิธีดิจิตอลโดยใช้ AVR  
ไมโครคอนโทรลเลอร์

Digital Control Switch Mode Power Supply Using AVR Microcontroller

โดย

นาย กฤษณ์ สมฤทธิ์

นาย พิเชษฐ์ ถ้อยทัต

อาจารย์ที่ปรึกษา

อาจารย์ชนินทร์ บุญลักษณะานุสรณ์

ปีการศึกษา 2545

บทคัดย่อ

โดยทั่วไป การควบคุมป้อนกลับของสวิตชิ่งโหมดเพาเวอร์ซัพพลาย จะใช้วงจรมัลติเพล็กซ์ที่ทำงานและมีราคาถูกลง แต่ตัวควบคุมจะมีผลกระทบต่อสัญญาณรบกวน การใช้ตัวควบคุมแบบดิจิตอลสามารถแก้ปัญหาเหล่านี้ได้แต่ราคาจะสูงขึ้น ดังนั้นสวิตชิ่งโหมดเพาเวอร์ซัพพลาย ที่ใช้ตัวควบคุมแบบดิจิตอลจะถูกใช้งานในผลิตภัณฑ์ระดับที่สูง เช่นดาวเทียม ปรินตูปริมาณนี้จะนำเสนอระบบควบคุมแบบดิจิตอลโดยใช้ไมโครคอนโทรลเลอร์ตระกูล AVR มาใช้ในการควบคุมบัคคอนเวอร์เตอร์ในปรินตูปริมาณนี้ได้แสดงถึงวิธีการเลือกค่า Integral gain (KI) ที่ต้องการ โดยใช้ โปรแกรม MATLAB ช่วยในการคำนวณ และแสดงผลของการควบคุมในการรักษาระดับแรงดันเมื่อผลของกระแสโหลดเปลี่ยนแปลงและแสดงผลตอบสนองชั่วขณะ โดยใช้โปรแกรม MATLAB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Digital Control Switched Mode Power Supply Using AVR Microcontroller

Mr. KRIT SOMRIT

Mr. PICHED TOYTUD

Dr. CHANIN BUNLAKSANANUSORN ADVISOR

2003

## Abstract

Traditionally, the feedback control of a Switched Mode Power Supply (SMPS) employs an analogue circuit. Despite simplicity and being inexpensive, the performance of the analogue controller is greatly affected by noise and component drifts, degrading the power supply's reliability. A digital controller can alleviate the problems associated with its analogue counterpart, but at the expense of increasing cost. Therefore, the digital controller is often employed in SMPS for high-end products such as satellites, where reliability supercedes the cost. This thesis presents the digital control of a buck converter. The I control algorithm was implemented digitally on AVR Microcontroller to regulate the output voltage of a buck converter. In the thesis, the design procedure for selecting the integral gain ( $K_i$ ), with the aid of MATLAB, is described. It is shown that the digitally controlled prototype converter is well regulated against the specified input voltage and output current changes without the steady-state error, exhibits the transient performance as closely predicted by MATLAB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	3
2.1 สถาปัตยกรรม และคุณสมบัติโดยทั่วไปของ AT90S/LS8535	3
2.2 รายละเอียดของสัญญาณ	5
2.3 การใช้งาน CRYSTAL OSCILLATOR	6
2.4 สถาปัตยกรรมภายใน และรีจิสเตอร์ใช้งานทั่วไป	7
2.4.1 สถาปัตยกรรมภายใน	7
2.4.2 รีจิสเตอร์ใช้งานทั่วไป	9
2.4.2.1 รีจิสเตอร์ X, รีจิสเตอร์ Y, และรีจิสเตอร์ Z	10
2.4.2.2 หน่วยประมวลผลทางคณิตศาสตร์และลอจิก	10
2.4.2.3 หน่วยความจำ SRAM	10
2.4.3 การเข้าถึงข้อมูล	11
2.4.3.1 Register Disect, Single Register Rd	11
2.4.3.2 Register Direct, Two Register Rd And Rr	11
2.4.3.3 I/O Direct	12
2.4.3.4 Data Direct	12
2.4.3.5 Data Indirect With Displacement	12
2.4.3.6 Data Indirect Addressing	13
2.4.3.7 Data Indirect With Pre – Decrement	13
2.4.3.8 Constant Addressing Using The LPM Instruction	13
2.4.3.9 Indirect Program Addressing, IJMP And ICALL	14
2.4.3.10 Relative Program Addressing, IJMP And ICALL	14
2.4.4 หน่วยความจำข้อมูลแบบ EEPROM	14
2.4.4.1 คาบเวลาของการเข้าถึงข้อมูลในหน่วยความจำและ การปฏิบัติคำสั่ง	14
2.5 ตำแหน่ง I/O รีจิสเตอร์สถานะ และการใช้งาน EEPROM	15
2.5.1 I/O Memory	15

2.5.2	The Status Register – SREG	17
2.5.3	The Stack Pointer – SP	18
2.6	การรีเซ็ตและการอินเทอร์รัพท์	19
2.6.1	การรีเซ็ตและการอินเทอร์รัพท์	19
2.6.2	สัญญาณรีเซ็ต	19
2.6.3	Power On Reset	20
2.6.4	External Reset	21
2.6.5	Watchdog Reset	22
2.6.6	MCU STATUS REGISTER – MCUSR	22
2.7	Interrupt Handling	23
2.8	พอร์ตอินพุต/เอาต์พุต	25
2.8.1	พอร์ต A	25
2.8.1.1	การใช้งาน พอร์ต A เป็นขาอินพุตเอาต์พุต	26
2.8.1.2	โครงสร้างของพอร์ต A	27
2.8.2	พอร์ต B	27
2.8.2.1	การใช้งานพอร์ต B เป็นพอร์ตอินพุตและเอาต์พุต	28
2.8.2.2	ฟังก์ชันอื่นๆ ที่ใช้สัญญาณของ PORTB	28
2.8.2.3	โครงสร้างของ PORT B	29
2.8.3	พอร์ต C	31
2.8.3.1	Port C As General Digital I/O	32
2.8.3.2	ฟังก์ชันอื่นๆ ของ PORT C	32
2.8.3.3	โครงสร้างของ PORT C	33
2.8.4	พอร์ต D	34
2.8.4.1	การใช้งานของพอร์ต D เป็นพอร์ตอินพุตและเอาต์พุต	35
2.8.4.2	การทำงานฟังก์ชันอื่นของพอร์ต D	35
2.8.4.3	โครงสร้างของพอร์ต D	36
2.9	Timer & Counter	37
2.9.1	Timer/Counter0	37
2.9.1.1	The Timer/Counter0 Control Register TCCR0	37
2.9.1.2	The Timer Counter 0 – TCNT0	38
2.9.2	Timer1 & Counter1	39

เอกสารนี้เป็นเอกสารที่ 2.9.1.2 The Timer Counter 0 – TCNT0 นั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ 2.9.2 Timer1 & Counter1 ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9.3 Timer2 & Counter2	39
บทที่ 3 หลักการทำงานของคอนเวอร์เตอร์	41
3.1 ทฤษฎีและหลักการของคอนเวอร์เตอร์	41
3.1.1 คอนเวอร์เตอร์	42
3.1.2 คอนเวอร์เตอร์ชนิด BUCK	42
3.2 หลักการควบคุมสำหรับสวิตชิงเพาเวอร์ซัพพลาย	43
3.2.1 การมอดูเลตความกว้างของพัลส์ (Pulse Width Modulation ; PWM)	43
3.3 มอสเฟตกำลัง (Power MOSFET)	45
3.3.1 คุณสมบัติของมอสเฟต	45
3.3.2 เพาเวอร์มอสเฟต	46
3.3.3 กำลังงานสูญเสียในรูปความร้อนของเพาเวอร์มอสเฟต	46
3.3.4 เงื่อนไขของวงจรขับเพาเวอร์มอสเฟต	47
3.3.5 ค่าความจุไฟฟ้าต้านอินพุต (Input Capacitance)	47
3.3.6 การกำหนดเวลาเปลี่ยนสถานะ	49
3.4 ไดโอดกำลัง (Power Diode)	51
3.4.1 ฟาสต์ – รีคัฟเวอรีและอูลตราฟาสต์ – รีคัฟเวอรีไดโอด	51
3.4.2 ซอตต์กีไดโอด	52
3.5 การออกแบบตัวเก็บประจุทางเอาต์พุต	53
บทที่ 4 การออกแบบระบบควบคุมดิจิทัลและบัคคอนเวอร์เตอร์	56
4.1 การออกแบบและเลือกอุปกรณ์ของบัคคอนเวอร์เตอร์	56
4.1.1 ออกแบบ L ของบัคคอนเวอร์เตอร์	56
4.1.2 คำนวณหาขนาดของแกนเฟอร์ไรต์	56
4.1.3 คำนวณจำนวนรอบของขดลวดทองแดง	57
4.1.4 คำนวณหาขนาดขดลวดทองแดง	57
4.1.5 ตรวจสอบขดลวดทองแดงสามารถพันได้หรือไม่	57
4.1.6 คำนวณหาขนาด Airgap	57
4.1.7 คำนวณหาค่า C ของวงจรบัค	57
4.2 การออกแบบระบบควบคุมดิจิทัล	58
บทที่ 5 ผลการทดลอง	66
บทที่ 6 บทวิจารณ์และสรุป	74

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 กิตติกรรมประกาศอื่น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง  
ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

	หน้า
รูปที่ 1-1 แสดงบล็อกไดอะแกรมของการประมวลผลสัญญาณอนาล็อก	2
รูปที่ 1-2 บล็อกไดอะแกรมแสดงการควบคุมบัคคอนเวอร์เตอร์	2
รูปที่ 2-1 โครงสร้างภายนอกและตำแหน่งขาของ AT90S8535	4
รูปที่ 2-2 เป็นบล็อกไดอะแกรมโครงสร้าง ของ AT90S8535	5
รูปที่ 2-3 แสดงการใช้ OSC ภายใน MCU	7
รูปที่ 2-4 แสดงการใช้ OSC ภายนอก MCU	7
รูปที่ 2-5 แสดงสถาปัตยกรรมแบบ RISC ของ AT90S4434/8535	8
รูปที่ 2-6 โครงสร้างของหน่วยความจำ	9
รูปที่ 2-7 แสดงโครงสร้างของรีจิสเตอร์ใช้งานทั่วไป	9
รูปที่ 2-8 แสดงรีจิสเตอร์ X,Y และ Z	10
รูปที่ 2-9 แสดงการจัดการหน่วยความจำ SRAM	11
รูปที่ 2-10 แสดงการเข้าถึงข้อมูลแบบ Disect Single Register Rd	11
รูปที่ 2-11 แสดงการเข้าถึงข้อมูลแบบ Direct Register Addressing Rd – and Rr	11
รูปที่ 2-12 แสดงการเข้าถึงข้อมูลแบบ I/O Direct Addressing	12
รูปที่ 2-13 แสดงการเข้าถึงข้อมูลแบบ Direct Data Addressing	12
รูปที่ 2-14 แสดงการเข้าถึงข้อมูลแบบ Data Indirect With Displacement	12
รูปที่ 2-15 แสดงการเข้าถึงข้อมูลแบบ Data Indirect Addressing	13
รูปที่ 2-16 แสดงการเข้าถึงข้อมูลแบบ Data Indirect With Pre – Decrement	13
รูปที่ 2-17 แสดงการเข้าถึงข้อมูลแบบ Constant Addressing	13
<b>Using The LPM Instruction</b>	
รูปที่ 2-18 แสดงการเข้าถึงข้อมูลแบบ Code Memory Constant Addressing	14
รูปที่ 2-19 แสดงการเข้าถึงข้อมูลแบบ Relative Program Memory Addressing	14
รูปที่ 2-20 แสดงการ Fetch และ Executions แบบขนาน	15
รูปที่ 2-21 แสดงการทำงานของ ALU ใน 1 CYCLE	15
รูปที่ 2-22 แสดงการเข้าถึงข้อมูล SRAM ภายใน CPU	15
รูปที่ 2-23 แสดงตำแหน่งรีจิสเตอร์ SREG ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3F	17
รูปที่ 2-24 แสดงตำแหน่งรีจิสเตอร์ Stack Pointer	18
ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3E และ \$3D	
รูปที่ 2-25 แสดงโครงสร้างของวงจรรีเซ็ต	20

รูปที่ 2-26	MCU Start – Up,RESET Tied to Vcc Rapidly Rising Vcc	21
รูปที่ 2-27	MCU Start – Up,RESET Tied to Vcc. Slowly Rising Vcc	21
รูปที่ 2-28	MCU Start – Up,RESET Controlled Externally	21
รูปที่ 2-29	แสดงคาบเวลาของการรีเซ็ตจากภายนอก	22
รูปที่ 2-30	Watchdog Reset During Operation	22
รูปที่ 2-31	แสดงตำแหน่ง MCU STATUSREGISTER- MCUSR ซึ่งถูกจัดวางไว้ที่ตำแหน่ง §34	22
รูปที่ 2-32	แสดงตำแหน่งThe General Interrupt Mask Register – GIMSK ซึ่งถูกจัดวางไว้ที่ตำแหน่ง §3B	23
รูปที่ 2-33	แสดงตำแหน่งThe General Interrupt Flag Register–GIFR ซึ่งถูกจัดวางไว้ที่ตำแหน่ง §3A	24
รูปที่ 2-34	แสดงตำแหน่ง The Timer/Counter Interrupt Mask Register – TIMSK ซึ่งถูกจัดวางไว้ที่ตำแหน่ง §39	25
รูปที่ 2-35	แสดงตำแหน่ง และรีจิสเตอร์ที่ควบคุม พอร์ต A	26
รูปที่ 2-36	แสดงโครงสร้างของพอร์ต A (Pins PA0 – PA7)	27
รูปที่ 2-37	แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต B	28
รูปที่ 2-38	แสดงโครงสร้างของพอร์ต B (Pins PB0 และ PB1)	29
รูปที่ 2-39	แสดงโครงสร้างของพอร์ต B (PB2 และ PB3)	29
รูปที่ 2-40	แสดงโครงสร้างของพอร์ต B (PB4)	30
รูปที่ 2-41	แสดงโครงสร้างของพอร์ต B (PB5)	30
รูปที่ 2-42	แสดงโครงสร้างของพอร์ต B (PB6)	31
รูปที่ 2-43	แสดงโครงสร้างของพอร์ต B (PB7)	31
รูปที่ 2-44	แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต C	32
รูปที่ 2-45	แสดงโครงสร้างของพอร์ต C(PC0-PC5)	33
รูปที่ 2-46	แสดงโครงสร้างของพอร์ต C(PC6)	33
รูปที่ 2-47	แสดงโครงสร้างของพอร์ต C(PC7)	34
รูปที่ 2-48	แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต D	34
รูปที่ 2-49	แสดงโครงสร้างของพอร์ต D(PD0)	36
รูปที่ 2-50	แสดงโครงสร้างของพอร์ต D(PD1)	36
รูปที่ 2-51	แสดงโครงสร้างของพอร์ต D(PD2 และ PD3)	37
รูปที่ 2-52	แสดง ตำแหน่ง The Timer/Counter0	37

## Control Register TCCR0

รูปที่ 2-53 แสดง ตำแหน่ง The Timer Counter 0 – TCNT0	38
รูปที่ 2-54 แสดงโครงสร้างของ TIMER/COUNTER0	38
รูปที่ 2-55 แสดงโครงสร้างของ TIMER1&COUNTER1	39
รูปที่ 2-56 Timer/Counter2 Block Diagram	40
รูปที่ 3-1 วงจรคอนเวอร์เตอร์ชนิดบิตและชุดควบคุม	43
รูปที่ 3-2 วิธีการมอดูเลทความกว้างของพัลส์แบบความถี่คงที่	44
รูปที่ 3-3 (ก) $t_{on}$ คงที่ แปรเปลี่ยน $t_{off}$	44
รูปที่ 3-3 (ข) $t_{off}$ คงที่ แปรเปลี่ยน $t_{on}$	45
รูปที่ 3-3 (ค) แปรเปลี่ยนทั้ง $t_{on}$ และ $t_{off}$	45
รูปที่ 3-4 แสดงลักษณะของกระแสและแรงดันตกคร่อมเพาเวอร์มอสเฟต เมื่อเริ่มนำกระแสและเริ่มหยุดนำกระแส ในส่วนที่แรงเงาจะเป็นส่วนที่ เกิดกำลังงานสูญเสียในรูปความร้อน	47
รูปที่ 3-5 แสดงตัวเก็บประจุแผ่นที่ต่ออยู่ที่ขาต่าง ๆ ภายในตัวเพาเวอร์มอสเฟต	48
รูปที่ 3-6 แสดงลักษณะแรงดันกระแสที่ขาเกตขณะเพาเวอร์มอสเฟตถูก ไบแอสให้นำกระแส	48
รูปที่ 3-7 แสดงตัวอย่างของแผนภูมิประจุที่เกต	49
รูปที่ 3-8 แสดงลักษณะการชาร์จประจุที่ขาเกตตามเวลาที่มีผลเมื่อการ เริ่มนำกระแส (ก) และผลเมื่อเริ่มหยุดนำกระแสเพาเวอร์มอสเฟต (ข)	50
รูปที่ 3-9 (ก) แสดงตัวอย่างค่าแรงดันตกคร่อมขณะนำกระแสของ ฟอสซิลิ์ฟเวอร์ไดโอด	52
รูปที่ 3-9 (ข) แสดงตัวอย่างค่าแรงดันตกคร่อมขณะนำกระแสของ อุลตราฟอสซิลิ์ฟเวอร์ไดโอด	52
รูปที่ 3-10 (ก) แสดงตัวอย่างแรงดันตกคร่อมขณะนำกระแสของ ชอตต์กีไดโอด	53
รูปที่ 3-10 (ข) แสดงรั่วไหลของชอตต์กีไดโอด	53
รูปที่ 4-1 แสดงสัญญาณ step ของ Buck	59
รูปที่ 4-2 แสดง เส้นทางการของระบบ เมื่อเราเพิ่ม โพลีให้กับจุดกำเนิด	60
รูปที่ 4-3 แสดงผลตอบสนองต่อสัญญาณ Step	60
รูปที่ 4-4 แสดงผลตอบสนองต่อสัญญาณ Step เมื่อเพิ่มค่า $K_i$ เท่ากับ 200 อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า	61
รูปที่ 4-5 แสดงเส้นทางการในโดเมน $Z$ ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้	62

รูปที่ 4-6 แสดงผลตอบสนองต่อสัญญาณ Step	63
รูปที่ 4-7 แสดงการทำงานของเครื่องควบคุมดิจิทัล I	64
รูปที่ 4-8 แนวทางในการเขียนโปรแกรมควบคุม บัคคอนเวอร์เตอร์	65
รูปที่ 5-1 แสดง duty cycle เมื่อมีอินพุตเข้ามา 8 V มี duty cycle = 27.8%	66
รูปที่ 5-2 แสดง duty cycle เมื่อมีอินพุตเข้ามา 5 V มี duty cycle = 51.1%	67
รูปที่ 5-3 แสดง duty cycle เมื่อมีอินพุตเข้ามา 4 V มี duty cycle = 64.2%	67
รูปที่ 5-4 แสดง duty cycle เมื่อมีอินพุตเข้ามา 2 V มี duty cycle = 84.2%	68
รูปที่ 5-5 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 5 โวลต์ขณะยังไม่ได้อัปเดตโหลด	68
รูปที่ 5-6 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 3.8 โวลต์ที่โหลด 1 แอมป์	69
รูปที่ 5-7 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 3.6 โวลต์ที่โหลด 3 แอมป์	69
รูปที่ 5-8 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 3.2 โวลต์ที่โหลด 5 แอมป์	70
รูปที่ 5-9 สัญญาณที่ขา PD 5 จาก AVR ส่งไปให้ขาCLK ของA2D	70
รูปที่ 5-10 สัญญาณที่ ขาDout ของA2D ซึ่งจะส่งสัญญาณ ที่ทำการแปลงA/D แล้วส่งให้ขาPD7ของ AVR	71
รูปที่ 5-11 สัญญาณที่ ขา ซึ่ง AVR ส่งไปให้ ของ AIC เพื่อจะทำการบอกให้ AIC เริ่มต้นส่งข้อมูลที่ทำการแปลง A/Dแล้วให้แก่ AVR ทุกๆ 31.2 KHz	71
รูปที่ 5-12 แสดงการเปรียบเทียบสัญญาณ ที่ AVR ส่งให้ A2D เพื่อต้องการรับข้อมูลกับสัญญาณที่ AVR ได้รับข้อมูลที่ทำการแปลงแล้วจาก A2D	72
รูปที่ 5-13 แสดงรูปการจำลองการทำงานควบคุมบัคคอนเวอร์เตอร์โดย Simulink ของ Matlab	72
รูปที่ 5-14 แสดงรูปช่วงทรานเซียนต์จากการ Simulink	73
รูปที่ 5-15 แสดงเอาต์พุตของบัคคอนเวอร์เตอร์ในช่วงทรานเซียนต์ขณะยังไม่ได้อัปเดตโหลด	73

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 2-1 แสดงการวางตำแหน่ง I /O ของ AT90S4434 และ AT90S8535	15
ตารางที่ 2-2 แสดงอินเตอร์รัพท์เวกเตอร์	19
ตารางที่ 2-3 คุณลักษณะของสัญญาณรีเซ็ต ( $V_{cc} = 5.0 \text{ V}$ )	20
ตารางที่ 2-4 แสดงค่าของ PORF และ EXTRF หลังจากการรีเซ็ต	23
ตารางที่ 2-5 แสดงเงื่อนไขของการรีเซ็ต	23
ตารางที่ 2-6 DDRn Effects on PORTA Pins	26
ตารางที่ 2-7 การใช้งานฟังก์ชันอื่นๆ ของพอร์ต B	27
ตารางที่ 2-8 แสดงการใช้งานพอร์ต B เป็นอินพุตและเอาต์พุต	28
ตารางที่ 2-9 แสดงการใช้งานพอร์ต C	32
ตารางที่ 2-10 ฟังก์ชันอื่นๆ ของพอร์ต D	34
ตารางที่ 2-11 การใช้งาน พอร์ต D	35
ตารางที่ 2-12 Clock 0 Prescale Select	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ


การประมวลผลสัญญาณไฟฟ้านั้น เราจะเห็นได้ว่าในสมัยก่อนจะเป็นการใช้อุปกรณ์ทางอนาล็อกเช่น รีซีสเตอร์,คาปาซิเตอร์ นำมาประกอบเป็นตัวพีวเตอร์เพื่อจัดรูปแบบของสัญญาณใหม่ (ประมวลผลสัญญาณ) ซึ่งคุณสมบัติของพีวเตอร์ก็สามารถจะปรับปรุงเปลี่ยนแปลงไปได้ตามวงจรที่ประกอบและค่าของตัวอุปกรณ์เอง ในการประกอบวงจรทางอนาล็อกนั้น สิ่งหนึ่งที่เป็นข้อด้อยที่หลีกเลี่ยงไม่ได้ก็คือ การที่ค่าของอุปกรณ์อาจเปลี่ยนแปลงไปได้ตามอุณหภูมิ ส่งผลทำให้การทำงานผิดพลาดไปด้วย โดยเฉพาะอย่างยิ่งหากทำงานที่ความถี่สูงๆ การประกอบวงจรจะเป็นไปด้วยความยากลำบาก ผลอันเนื่องมาจาก สัญญาณรบกวนและ การเดินทางของคลื่นไฟฟ้าในความถี่สูงๆ นั้นจะเดินทางไปเฉพาะที่ผิวของวัตถุเท่านั้น ทำให้การประกอบอุปกรณ์ลงปริ้นต์ ต้องออกแบบและทำด้วยวัสดุพิเศษ

ปัจจุบันนี้วิทยาการทางด้านคอมพิวเตอร์ได้เจริญก้าวหน้ามากและได้ก้าวไปอย่างรวดเร็ว โดยเฉพาะเครื่องประเภท PC(Personal Computer)จะมีประสิทธิภาพสูงกว่าแต่ก่อนมาก ทั้งด้านความจุของหน่วยความจำและความเร็วในการประมวลผล แต่ราคากลับต่ำลงเรื่อยๆ ทำให้การประมวลผลสัญญาณดิจิทัล(Digital Signal Processing : DSP) ได้เข้ามามีบทบาทสำคัญในวงการอิเล็กทรอนิกส์ในปัจจุบัน โดยตัดผลของข้อเสียของระบบประมวลผลสัญญาณอนาล็อกในเรื่องการเปลี่ยนแปลงค่าของอุปกรณ์ ตามอุณหภูมิไปได้ ทั้งนี้เพราะเราสามารถจะสร้างพีวเตอร์ได้โดยการเขียนโปรแกรมคอมพิวเตอร์ ทั้งนี้ยังง่ายในการเปลี่ยนแปลงคุณสมบัติได้โดยการเปลี่ยนแปลงค่าของพารามิเตอร์ ในโปรแกรมเท่านั้นเอง สามารถจำลองผลการทำงาน,บันทึกผลไว้ประมวลผลต่อไปได้ และหากเป็นการกระทำกับสัญญาณที่มีความถี่สูงๆ ในปัจจุบันก็มีอุปกรณ์ต่อเชื่อมกับคอมพิวเตอร์เพื่อประมวลผลสัญญาณ โดยฮาร์ดแวร์ ซึ่งจะมีความเร็วสูงมากและได้มีการพัฒนาความเร็วสูงไปเรื่อยๆ เช่นบอร์ดประมวลผล STK ของบริษัท ATMEL เป็นต้น

การประมวลผลสัญญาณในรูปแบบ DSP จะใช้ไมโครโปรเซสเซอร์(Microprocessor) ที่มีความเร็วสูง ดังนั้นจะประยุกต์ใช้งานได้ง่าย และยังมีโปรแกรมสำเร็จรูป ที่เกี่ยวกับการประมวลผลสัญญาณดิจิทัลมาช่วยใช้ในการออกแบบเช่น Matlab ของบริษัท Mathworks Inc.


ในโครงการนี้จะใช้ ไมโครคอนโทรลเลอร์ ขนาด 8 บิต ตระกูล AVR ของ ATMEL ซึ่งรุ่นที่ใช้ในโครงการนี้จะ เป็น AVR รุ่น ATMEGA 163 สามารถทำงานด้วยความเร็วสูงถึง 125 นาโนวินาทีต่อไซเคิล (ns/cycle) ประมวลผลได้ด้วยความเร็วถึง 8 ล้านคำสั่งต่อวินาที (million instruction per second : MIPS)

การประมวลผลสัญญาณอนาลอก จะต้องทำโดยผ่านวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล A/D (Analog to Digital Converter) ซึ่งในโครงการนี้จะใช้ ไอซีเบอร์ MCP3001 ของบริษัท Microchip ซึ่งเมื่อทำการแปลงเสร็จแล้วจะส่งไปประมวลผลที่ AVR โดยผ่าน Port B โดยรูปแบบของการประมวลผลสัญญาณอนาลอกเขียนเป็นบล็อกไดอะแกรมได้ดังรูปที่ 1-1



รูปที่ 1-1 แสดงบล็อกไดอะแกรมของการประมวลผลสัญญาณอนาลอก

โครงการนี้ใช้ ไมโครคอนโทรลเลอร์ตระกูล AVR ไปใช้ในการควบคุมบัคคอนเวอร์เตอร์ให้เอาต์พุตคงที่ โดย AVR จะผลิตสัญญาณพัลส์ ออก Port C ไปควบคุมบัคคอนเวอร์เตอร์ แสดงบล็อกไดอะแกรมได้ดังรูปที่ 1-2



รูปที่ 1-2 บล็อกไดอะแกรมแสดงการควบคุมบัคคอนเวอร์เตอร์

เอาต์พุตของบัคคอนเวอร์เตอร์จะเปลี่ยนแปลงไปตามโหลด เมื่อเอาต์พุตเปลี่ยนแปลงตัวควบคุม(Controller) จะทำการปรับความกว้างของพัลส์ (Duty Cycle) ทำให้เอาต์พุตที่ได้มีค่าคงที่

## บทที่ 2

### ทฤษฎี

#### 2.1 สถาปัตยกรรม และคุณสมบัติโดยทั่วไปของ AT90S/LS8535

- สถาปัตยกรรมภายในถูกออกแบบให้ใช้สถาปัตยกรรมแบบ RISC (Reduce Instruction Set Computer)
- มีคำสั่งในการควบคุมการทำงานของไมโครคอนโทรลเลอร์จำนวน 118 คำสั่ง
- หน่วยความจำแบบ FLASH สำหรับบันทึก PROGRAM MEMORY ขนาด 8 KByte (AT90S/LS8535)
- หน่วยความจำแบบ EEPROM สำหรับบันทึก DATA MEMORY ขนาด 512 Byte (AT90S/LS8535)
- หน่วยความจำแบบ RAM ขนาด 512 Byte (AT90S/LS8535)
- ระบบเปลี่ยนสัญญาณ ANALOG TO DIGITAL ขนาด 10 บิต จำนวน 8 CHANNEL
- กลุ่มรีจิสเตอร์ใช้งานทั่วไป 8 บิต จำนวน 32 ตัว
- พอร์ตอินพุตและเอาต์พุตขนาด 8 บิต จำนวน 4 พอร์ต
- ระบบสื่อสารข้อมูลดิจิทัลแบบอะซิงโครนัส (UART) 1 CHANNEL
- ระบบสื่อสารข้อมูลแบบซิงโครนัส (SPI) 1 CHANNEL
- ความถี่สัญญาณนาฬิกา 0 – 8 MHz (AT90S8535/90S4434)
- ระบบการรีเซ็ตแบบอัตโนมัติเมื่อเริ่มจ่ายกระแสไฟฟ้าเข้าไมโครคอนโทรลเลอร์ (Power on Reset)
- ระบบการกำเนิดความถี่สัญญาณแบบ PWM จำนวน 3 CHANNEL
- ระบบการตรวจจับสัญญาณนอก (Analog Comparator )
- 3 SLEEP MODE : IDEL, POWER SAVE and POWER DOWN
- ระบบป้องกันการ COPY ข้อมูลภายในหน่วยความจำ (LOCK FOR SOLFWARE SECURITY)
- ระบบตรวจจับการทำงานผิดพลาดของ CPU (WATCHDOG TIMER WITH ON – CHIP OSCILATOR)
- ระบบอินเทอร์รัพท์จากภายนอก (EXTERNAL INTERRUPT)
- TIMER/COUNTER ขนาด 16 บิต 1 CHANNEL
- TIMER/COUNTER ขนาด 8 บิต 2 CHANNEL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 - Vcc:0.4 – 6.0 V AT90LS4434/AT90S8535  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Vcc:2.7 – 6.0 V AT90LS4434/AT90S8535

AT90LS4434/AT90S8535 เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิต ที่สถาปัตยกรรมแบบ RISC (Reduce Instruction Set Computer) ซึ่งทำให้การประมวลผลผลมีความเร็ว 1 คำสั่ง/1Clock หรือ CPU สามารถประมวลคำสั่งได้ 1 MIPS / MHz




รูปที่ 2-1 โครงสร้างภายนอกและตำแหน่งขาของ AT90S8535

ภายในประกอบด้วยรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต จำนวน 32 ตัวซึ่งแต่ละตัวจะต่อเข้ากับ ALU โดยตรง ทำให้การประมวลต่อ 1 คำสั่งมีความเร็วกว่า CPU ที่สถาปัตยกรรมแบบ CISC โครงสร้างภายใน

AT90S8535 จะมีหน่วยความจำสำหรับ PROGRAM MEMORY แบบ FLASH ขนาด 8Kbyte หน่วยความจำสำหรับ DATA MEMORY แบบ EEPROM ขนาด 512 Byte และหน่วยความจำแบบ RAM ขนาด 512 Byte มีพอร์ตที่สามารถทำงานได้ 2 ทิศทาง จำนวน 32 เส้นสัญญาณ PWM และระบบ TIME/COUNTER จำนวน 3 ชุดที่มีโหมดการทำงานเสริมในส่วนของการทำงานสัญญาณ Input Capture มี อุปกรณ์สื่อสารข้อมูลอนุกรม แบบ UART และ SPI และยังมีเสริมด้วยระบบการแปลงสัญญาณ Analog to digital ขนาด 10 บิต จำนวน 8 ช่องสัญญาณที่มาพร้อมกับ MCU มี Watchdog Timer เพื่อตรวจสอบการทำงานของไมโครคอนโทรลเลอร์ และมีระบบการประหยัดพลังงานอีก 3 ระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-2 เป็นบล็อกไดอะแกรมโครงสร้าง ของ AT90S8535

**2.2 รายละเอียดของสัญญาณ**

- Vcc  
จ่ายไฟให้กับ CPU
- GND  
กราวด์

**Port A (PA7..PA0)**

เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA โดยพอร์ต A ยังใช้เป็นขาอินพุตเพื่อรับสัญญาณอนาลอกในส่วนของการแปลงสัญญาณ ANALOG TO DIGITAL

**Port B (PB7..PB0)**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA โดยในแต่ละขาสัญญาณจะถูกใช้งานในฟังก์ชันอื่น ๆ อีก

#### Port C (PC7..PC0)

เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA โดยในแต่ละขาสัญญาณจะถูกใช้งานอื่น ๆ ได้ อีก

#### Port D (PD7..PD0)

เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA โดยในแต่ละขาสัญญาณจะถูกใช้งานอื่น ๆ ได้ อีก

#### RESET

ขารีเซ็ต

#### XTAL1

เป็นขาอินพุตของ OSC

#### XTAL2

เป็นขาเอาต์พุตของ OSC

#### AVcc

ใช้จ่ายไฟให้กับวงจร Analog to Digital ที่อยู่ภายใน MCU

#### AREF

เป็นขาแรงดันอ้างอิงที่ใช้งานในส่วนของวงจร Analog to Digital


#### AGND

ขากราวด์ของวงจร Analog to Digital


### 2.3 การใช้งาน CRYSTAL OSCILLATOR

โดยขา XTAL1 เป็นขา อินพุต และขา XTAL2 เป็นขาเอาต์พุต ซึ่งถ้าต้องการใช้ OSC ภายในจะต้องต่อ CRYSTAL คร่อมขา XTAL1 และขา XTAL2 โดยมี CAPACITOR ต่อจากขาทั้ง 2 ลงกราวด์ ถ้าต้องการ OSC จากภายนอก ให้ปล่อยขา XTAL2 ลอย และป้อน CLOCK เข้าที่ขา XTAL1 ซึ่งแสดงไว้ในรูปที่ 2.3 และ รูปที่ 2.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-3 แสดงการใช้ OSC ภายใน MCU



รูปที่ 2-4 แสดงการใช้ OSC ภายนอก MCU


2.4 สถาปัตยกรรมภายใน และรีจิสเตอร์ใช้งานทั่วไป

2.4.1 สถาปัตยกรรมภายใน

โครงสร้างภายในจะประกอบด้วยรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต จำนวน 32 ตัว ที่สามารถเข้าถึงข้อมูลได้ใน 1 Clock ซึ่งหมายความว่า MCU สามารถจัดการข้อมูลภายในรีจิสเตอร์ใช้งานทั่วไปได้เสร็จภายใน 1 Clock ของสัญญาณนาฬิกา

โดยรีจิสเตอร์ R26 – F31 เป็นรีจิสเตอร์ขนาด 8 บิต จำนวน 6 ตัว สามารถจับคู่เพื่อใช้เป็นรีจิสเตอร์ขนาด 16 บิต 3 ตัว โดยใช้ชื่อวารีจิสเตอร์ X,Y และ Z

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2-5 แสดงสถาปัตยกรรมแบบ RISC ของ AT90S4434/8535

ALU จะสนับสนุนการกระทำทางคณิตศาสตร์และลอจิก ระหว่าง รีจิสเตอร์กับรีจิสเตอร์ หรือ ระหว่าง รีจิสเตอร์กับค่าคงที่ ซึ่งการเรียกใช้รีจิสเตอร์ใช้งานทั่วไป สามารถกระทำได้โดยใช้อำนาจความจำภายใน ที่ตำแหน่ง S00 – S1F จำนวน 32 ตำแหน่ง และใน MCU ได้จัดแบ่งให้มีรีจิสเตอร์ที่ใช้ควบคุมการทำงานของหน่วยอินพุตและเอาต์พุตต่าง ๆ อีก 64 ตำแหน่ง โดยสามารถเรียกใช้งานได้โดยการอ้างตำแหน่งหน่วยความจำที่ตำแหน่ง S20 – S1F

ระบบการทำงานของไมโครคอนโทรลเลอร์ใช้หลักการออกแบบของ HAVARD ด้วยการแยกระบบบัสของ PROGRAM และ DATA ออกจากกัน โดยโปรแกรมจะมีการประมวลผลด้วย SINGLE LEVEL PIPELINING ซึ่งทำให้ CPU สามารถ Fetch และ Execute คำสั่งได้ภายใน 1 คาบเวลา

ด้วยคำสั่ง JUMP และ CALL แบบ RELATIVE ที่สามารถกระโดดข้ามการทำงานได้ไกลถึง 2K/4K ซึ่งใน 1 คำสั่งจะใช้รหัสการทำงาน 16Bit หรือ 1 WORD โดยทุกครั้งที่มีการอินเตอร์รัพท์ หรือ การข้ามไปทำงานในโปรแกรมย่อยค่าของ PROGRAM COUNTER (PC) จะถูกเก็บลง STACK ซึ่งจะใช้พื้นที่หน่วยความจำใน SRAM บางส่วนเพื่อทำเป็นพื้นที่ของ STACK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-6 โครงสร้างของหน่วยความจำ

### 2.4.2 รีจิสเตอร์ใช้งานทั่วไป

โครงสร้างของรีจิสเตอร์ใช้งานทั่วไปทั้ง 32 ตัว แสดงดังรูปที่ 2.6

Register	Address	Byte
R0	\$00	
R1	\$01	
R2	\$02	
...	...	...
R13	\$0C	
R14	\$0E	
R15	\$0F	
R16	\$10	
R17	\$11	
...	...	...
R26	\$1A	X-register low byte
R27	\$1B	X-register high byte
R28	\$1C	Y-register low byte
R29	\$1D	Y-register high byte
R30	\$1E	Z-register low byte
R31	\$1F	Z-register high byte


รูปที่ 2-7 แสดงโครงสร้างของรีจิสเตอร์ใช้งานทั่วไป

รีจิสเตอร์ทั้งหมดสามารถใช้ชุดคำสั่ง เพื่อเข้าถึงได้ โดยตรงและจะใช้ช่วงเวลาการเข้าถึงเพียง 1 Clock โดยคำสั่ง SBCI,SUBI,CPI,ANDI,และ ORI ซึ่งกระทำระหว่างรีจิสเตอร์กับค่าคงที่ และรีจิสเตอร์กับรีจิสเตอร์และคำสั่ง LDI ที่ใช้โหลดค่าคงที่เข้าในรีจิสเตอร์ จะต้องใช้งานกับรีจิสเตอร์ R16 – R31 ส่วนคำสั่ง SBC,SUB,CP,AND และ OR และคำสั่งใช้งานอื่น ๆ สามารถใช้งานได้ ในรีจิสเตอร์ทั่วไป

รูปที่ 2-7 แสดงการจัดวางตำแหน่งของรีจิสเตอร์ใช้งานทั่วไปทั้งหมด โดยรีจิสเตอร์ที่สามารถนำมาใช้งานเป็นรีจิสเตอร์คู่เพื่อทำเป็นตัวชี้ข้อมูลที่อยู่ในหน่วยความจำ ซึ่งรีจิสเตอร์ในกลุ่มนี้จะใช้ชื่อว่า X,Y และ Z วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.4.2.1 รีจิสเตอร์ X,รีจิสเตอร์ Y, และรีจิสเตอร์ Z

รีจิสเตอร์ R26 .. R31 สามารถนำมาต่อกันเพื่อทำเป็นรีจิสเตอร์คู่ เพื่อใช้งานเป็นตัวชี้ข้อมูลในชื่อของรีจิสเตอร์ X,Y และ Z



รูปที่ 2-8 แสดงรีจิสเตอร์ X,Y และ Z

### 2.4.2.2 หน่วยประมวลผลทางคณิตศาสตร์และลอจิก


ระบบการประมวลผลที่มีประสิทธิภาพของ AVR คือ ALU สามารถสื่อสารข้อมูลโดยตรงกับรีจิสเตอร์ใช้งานทั่วไปได้ทั้ง 32 ตัว โดย ALU ได้จัดแบ่งระบบการจัดการข้อมูลไว้ 3 ส่วนคือ ส่วนของการจัดการทางคณิตศาสตร์ ส่วนของการกระทำทางลอจิก และในส่วนของการทำงานกับบิต

### 2.4.2.3 หน่วยความจำ SRAM

หน่วยความจำภายใน MCU จัดไว้ 352 ตำแหน่งสำหรับ AT90S4434 และ 608 ตำแหน่งสำหรับ AT90S8535 โดยหน่วยความจำทั้งหมดถูกแบ่งออกเป็น พื้นที่ของรีจิสเตอร์ใช้งาน I/O และหน่วยความจำภายใน SRAM

โดย 96 ตำแหน่งแรกจะถูกออกแบ่งเป็นส่วนของรีจิสเตอร์ และอีก 256 ตำแหน่ง สำหรับ AT90S4434 และ 512 ตำแหน่ง สำหรับ AT90S8535 ถูกจัดไว้เป็นส่วนของหน่วยความจำภายใน SRAM

การเข้าถึงข้อมูลถูกแบ่งออกเป็น 5 ส่วน คือ Direct, Indirect with Displacement, Indirect with Pre – Decrement และ Indirect with Post – Increment




รูปที่ 2-9 แสดงการจัดการหน่วยความจำ SRAM

### 2.4.3 การเข้าถึงข้อมูล


ไมโครคอนโทรลเลอร์ AT90LS4434/AT90S8535 เป็นไมโครคอนโทรลเลอร์ที่ถูกสร้างขึ้นมาจากสถาปัตยกรรมแบบ RISC โดย PROGRAM MEMORY เป็นแบบ FLASH ซึ่งโครงสร้างภายในถูกออกแบบให้มีการเข้าถึงข้อมูลได้หลายลักษณะดังต่อไปนี้

#### 2.4.3.1 Register Disect, Single Register Rd



รูปที่ 2-10 แสดงการเข้าถึงข้อมูลแบบ Disect Single Register Rd ค่าของตัวกระทำจะเก็บไว้ในรีจิสเตอร์ d (RD)


#### 2.4.3.2 Register Direct, Two Register Rd And Rr



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 2-11 แสดงการเข้าถึงข้อมูลแบบ Direct Register Addressing Rd and Rr ที่มีการนำไปใช้

ค่าของตัวกระทำจะเก็บไว้ในรีจิสเตอร์ r(Rd) และผลของการกระทำจะเก็บไว้ในรีจิสเตอร์ d(Rd)


2.4.3.3 I/O Direct



รูปที่ 2-12 แสดงการเข้าถึงข้อมูลแบบ I/O Direct Addressing

ตำแหน่งของตัวกระทำจะถูกเก็บไว้ใน 6 บิตของรหัสคำสั่ง n คือ ตำแหน่งของรีจิสเตอร์ที่เป็น SCURCE หรือ DESTINATION


2.4.3.4 Data Direct



รูปที่ 2-13 แสดงการเข้าถึงข้อมูลแบบ Direct Data Addressing

ตำแหน่งหน่วยความจำขนาด 16 บิต จะเก็บไว้ใน 16 บิตล่างของรหัสคำสั่งที่มีขนาด 2 WORD โดย Rd,Rr จะใช้ในการกำหนดเป็นรีจิสเตอร์ SCURCE หรือ DESTINATION

2.4.3.5 Data Indirect With Displacement




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2-14 แสดงการเข้าถึงข้อมูลแบบ Data Indirect With Displacement


ตำแหน่งของตัวกระทำคือผลบวกของรีจิสเตอร์ Y หรือ Z กับตำแหน่งหน่วยความจำขนาด 6 บิต ที่บรรจุในรหัสคำสั่ง

2.4.3.6 Data Indirect Addressing



รูปที่ 2-15 แสดงการเข้าถึงข้อมูลแบบ Data Indirect Addressing ตำแหน่งของตัวกระทำคือค่าในของรีจิสเตอร์ X, Y หรือ Z


2.4.3.7 Data Indirect With Pre - Decrement



รูปที่ 2-16 แสดงการเข้าถึงข้อมูลแบบ Data Indirect With Pre - Decrement

รีจิสเตอร์ X, Y และ Z จะถูกลดค่าก่อนการทำคำสั่ง 1 คำ ซึ่งตำแหน่งของตัวกระทำคือค่าที่อยู่ในรีจิสเตอร์ X, Y หรือ Z ภายหลังจากที่ลดแล้ว 1 คำ

2.4.3.8 Constant Addressing Using The LPM Instruction




รูปที่ 2-17 แสดงการเข้าถึงข้อมูลแบบ Constant Addressing Using The LPM Instruction

ตำแหน่งหน่วยความจำที่ CPU จะกระทำคำสั่งจะถูกเก็บไว้ในรีจิสเตอร์ Z โดย 15 บิตบนของรีจิสเตอร์ Z จะถูกใช้การกำหนดตำแหน่งของหน่วยความจำในช่วง 0 - 2K/4K ส่วน LSB บิตไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรีจิสเตอร์ Z จะเป็นบิตที่ใช้เลือก LOW BYIF หรือ HIGH BYTE (LSB = 0 จะเป็นการเลือก LOW BYIF, LSB = 1 จะเป็นการเลือก HIGH BYTE


#### 2.4.3.9 Indirect Program Addressing, IJMP And ICALL



รูปที่ 2-18 แสดงการเข้าถึงข้อมูลแบบ Code Memory Constant Addressing

CPU จะกระทำคำสั่งที่ตำแหน่งหน่วยความจำที่บรรจุในรีจิสเตอร์ Z (นำค่าในรีจิสเตอร์ Z ไปส่งในรีจิสเตอร์ PC)

#### 2.4.3.10 Relative Program Addressing, IJMP And ICALL



รูปที่ 2-19 แสดงการเข้าถึงข้อมูลแบบ Relative Program Memory Addressing

CPU จะกระโดดไปทำงานที่ตำแหน่ง  $PC + k + 1$  โดยค่าของ k จะอยู่ระหว่าง -2048 ถึง

2047


#### 2.4.4 หน่วยความจำข้อมูลแบบ EEPROM

ไมโครคอนโทรลเลอร์ AT90LS4434/AT90S8535 มีหน่วยความจำแบบ EEPROM ขนาด 256/512 BYTE ซึ่งสามารถอ่านและเขียนครั้งละ 1 Byte โดยสามารถทำการลบและเขียนข้อมูลใหม่ได้ 100,000 ครั้ง

##### 2.4.4.1 คาบเวลาของการเข้าถึงข้อมูลในหน่วยความจำและการปฏิบัติคำสั่ง


ในหัวข้อนี้จะอธิบายถึงคาบเวลาของการเข้าถึงข้อมูลในหน่วยความจำและคาบเวลาของการปฏิบัติคำสั่งรูปที่ 2.20 แสดงการ Fetch และ Executions แบบขนานของ CPU ซึ่งทำให้การปฏิบัติคำสั่งได้ 1 MIPS ต่อ MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2-20 แสดงการ Fetch และ Executions แบบขนาน

ในรูปที่ 2.21 แสดงคาบเวลาการทำงานของ ALU โดยใช้คาบเวลาในการปฏิบัติคำสั่งใน 1 CLOCK



รูปที่ 2-21 แสดงการทำงานของ ALU ใน 1 CYCLE

การเข้าถึงข้อมูลใน SRAM จะใช้คาบเวลา 2 CLOCK ซึ่งแสดงในรูปที่ 2.22



รูปที่ 2-22 แสดงการเข้าถึงข้อมูล SRAM ภายใน CPU

## 2.5 ตำแหน่ง I/O รีจิสเตอร์สถานะ และการใช้งาน EEPROM

### 2.5.1 I/O Memory

ตารางที่ 2-1 แสดงการวางตำแหน่ง I/O ของ AT90S4434 และ AT90S8535

I/O Address (SRAM Address)	Name	Function
\$3F (\$5F)	SREG	Status REGister
\$3E (\$5E)	SPH	Stack Pointer High
\$3D (\$5D)	SPL	Stack Pointer Low
\$3B (\$5B)	GIMSK	General Interrupt MaSK register
\$3A (\$5A)	GIFR	General Interrupt Flag Register
\$39 (\$59)	TIMSK	Timer/Counter Interrupt Mask register
\$38 (\$58)	TIFR	Timer/Counter Interrupt Flag


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกพันทางกฎหมายหรือการรับประกันใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		register
\$35 (\$55)	MCUCR	MCU general Control Register
\$34 (\$54)	MCUSR	MCU general Status Register
\$33 (\$53)	TCCR0	Timer/Counter0 Control Register
\$32 (\$52)	TCNT0	Timer/Counter0 (8-bit)
\$2F (\$4F)	TCCR1A	Timer/Counter1 Control Register A
\$2E (\$4E)	TCCR1B	Timer/Counter1 Control Register B
\$2D (\$4D)	TCNT1H	Timer/Counter1 High Byte
\$2C (\$4C)	TCNT1L	Timer/Counter1 Low Byte
\$2B (\$4B)	OCR1AH	Timer/Counter1 Output Compare Register A High Byte
\$2A (\$4A)	OCR1AL	Timer/Counter1 Output Compare Register A Low Byte
\$29 (\$49)	OCR1BH	Timer/Counter1 Output Compare Register B High Byte
\$28 (\$48)	OCR1BL	Timer/Counter1 Output Compare Register B Low Byte
\$27 (\$47)	ICR1H	T/C 1 Input Capture Register High Byte
\$26 (\$46)	ICR1L	T/C 1 Input Capture Register Low Byte
\$25 (\$45)	TCCR2	Timer/Counter2 Control Register
\$24 (\$44)	TCNT2	Timer/Counter2 (8-bit)
\$23 (\$43)	OCR2	Timer/Counter2 Output Compare Register
\$22 (\$42)	ASSR	Asynchronous Mode Status Register
\$21 (\$41)	WDTCR	Watchdog Timer Control Register
\$1F (\$3E)	EEARH	EEPROM Address Register High Byte
\$1E (\$3E)	EEARL	EEPROM Address Register Low Byte
\$1D (\$3D)	EEDR	EEPROM Data Register
\$1C (\$3C)	EECR	EEPROM Control Register

\$1B (\$3B)	PORTA	Data Register, Port A
\$1A (\$3A)	DDRA	Data Direction Register, Port A
\$19 (\$39)	PINA	Input Pins, Port A
\$18 (\$38)	PORTB	Data Register, Port B
\$17 (\$37)	DDRB	Data Direction Register, Port B
\$16 (\$36)	PINB	Input Pins, Port B
\$15 (\$35)	PORTC	Data Register, Port C
\$14 (\$34)	DDRC	Data Direction Register, Port C
\$13 (\$33)	PINC	Input Pins, Port C
\$12 (\$32)	PORTD	Data Register, Port D
\$11 (\$31)	DDRD	Data Direction Register, Port D
\$10 (\$30)	PIND	Input Pins, Port D
\$0F (\$2F)	SPDR	SPI I/O Data Register
\$0E (\$2E)	SPSR	SPI Status Register
\$0D (\$2D)	SPCR	SPI Control Register
\$0C (\$2C)	UDR	UART I/O Data Register
\$0B (\$2B)	USR	UART Status Register
\$0A (\$2A)	UCR	UART Control Register
\$09 (\$29)	UBRR	UART Baud Rate Register
\$08 (\$28)	ACSR	Analog Comparator Control and Status Register
\$07 (\$27)	ADMUX	ADC Multiplexer Select Register
\$06 (\$26)	ADCSR	ADC Control and Status Register
\$05 (\$25)	ADCH	ADC Data Register High
\$04 (\$24)	ADCL	ADC Data Register Low

### 2.5.2 The Status Register – SREG

รีจิสเตอร์ SREG ถูกจัดวางไว้ที่ตำแหน่ง \$3F(\$5F)



รูปที่ 2-23 แสดงตำแหน่งรีจิสเตอร์ SREG ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 - Bit 7 – I: Global Interrupt Enable  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะสิ่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต I จะต้องถูก SET เป็น 1 เมื่อต้องการกำหนดให้ INTERRUPT ทั้งหมดทำงาน โดยอินเทอร์รัพท์แต่ละแหล่งจะสามารถแบ่งแยกกันกำหนดได้ในรีจิสเตอร์ GIMSK และ TIMSK แต่ถ้าบิต 1 ถูก CLAR เป็น 0 อินเทอร์รัพท์ทุกตัวจะถูก DISABLE โดยบิต I จะถูก Clear โดยฮาร์ดแวร์ เมื่อเกิดการอินเทอร์รัพท์และถูก SET โดยการใช้นำคำสั่ง RET

- **Bit 6 – T:Bit Copy Stroage**

การใช้นำคำสั่ง BLD และคำสั่ง BST จะเป็นคำสั่งที่ใช้บิต T ทำหน้าที่เป็น SOURCE หรือ DESTINATION โดยบิตต่าง ๆ ในรีจิสเตอร์สามารถ COPY ลงบิต T ได้โดยการใช้นำคำสั่ง BLD และสามารถ COPY บิต T ลงในบิตของรีจิสเตอร์ได้โดยใช้นำคำสั่ง BST

- **Bit 5 – H:Half Carry Flag**

บิต H แสดงการเกิด Half Carry Flag

- **Bit 4 – S:Sign Bit, S = N + V**

เป็นบิตที่ใช้แสดงเครื่องหมาย

- **Bit 3 – V:Two’s Complement Overflow Flag**

แสดงการทำ Two’s Complement

- **Bit 2 – N:Negative Flag**

จะแสดงการทำคำสั่งที่เป็นลบของการกระทำทางคณิตศาสตร์และลอจิก

- **Bit 1 – Z:Zero Flag**

แสดงการทำคำสั่งทางคณิตศาสตร์และลอจิกที่ให้ผลเป็น 0

- **Bit 0 – C:Carry Flag**

แสดงการเกิด Carry Flag

**2.5.3 The Stack Pointer – SP**

ใน AT90S4434/8535 จะใช้รีจิสเตอร์ขนาด 8 บิต bit 2 ตัว ในตำแหน่ง \$3E และ \$3D ทำหน้าที่เป็น STACK POINTER ก่อนที่จะนำไปใช้งาน

Bit	15	14	13	12	11	10	9	8	
\$3E (\$3E)	-	-	-	-	-	-	SP9	SP8	SPH
\$3D (\$3D)	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
	7	6	5	4	3	2	1	0	
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	
	0	0	0	0	0	0	0	0	

รูปที่ 2-24 แสดงตำแหน่งรีจิสเตอร์ Stack Pointer ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3E และ \$3D

ไม่ว่ากรณีใดๆ ทั้งสิ้น เอกสารนี้ห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 การรีเซ็ตและการอินเทอร์รัพท์

### 2.6.1 การรีเซ็ตและการอินเทอร์รัพท์

ไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 มีระบบการตอบสนองสัญญาณอินเทอร์รัพท์จาก 16 แหล่งสัญญาณ โดยได้แยกอินเทอร์รัพท์แวกเตอร์ของแต่ละอินเทอร์รัพท์ออกจากกัน ในการควบคุมการตอบสนองของอินเทอร์รัพท์แต่ละแหล่ง สามารถแยกการควบคุมได้จากบิต Enable ของอินเทอร์รัพท์นั้น ๆ และบิต I ซึ่งใช้ควบคุมการอินเทอร์รัพท์ทั้งหมด โดยตำแหน่งแรก ๆ ใน PROGRAM MEMORY จะเป็นตำแหน่งที่ถูกใช้เป็นที่ของอินเทอร์รัพท์แวกเตอร์และรีเซ็ตซึ่งตารางที่ 2 แสดงอินเทอร์รัพท์แวกเตอร์ต่าง ๆ โดยเริ่มจากอินเทอร์รัพท์ที่มีระดับความสำคัญสูงสุด คือ RESET จนถึงอินเทอร์รัพท์ที่มีระดับความสำคัญต่ำสุด

ตารางที่ 2-2 แสดงอินเทอร์รัพท์แวกเตอร์

Vector No.	Program Address	Source	Interrupt Definition
1	\$000	RESET	Hardware Pin and Watchdog Reset
2	\$001	INT0	External Interrupt Request 0
3	\$002	INT 1	External Interrupt Request 1
4	\$003	TIMER2 COMP	Timer/Counter2 Compare Match
5	\$004	TIMER2 OVF	Timer/Counter2 Overflow
6	\$005	TIMER1 CAPT	Timer/Counter1 Capture Event
7	\$006	TIMER1 COMPA	Timer/Counter1 Compare Match A
8	\$007	TIMER1 COMPB	Timer/Counter1 Compare Match B
9	\$008	TIMER1 OVF	Timer/Counter1 Overflow
10	\$009	TIMER0 OVF	Timer/Counter0 Overflow
11	\$00A	SPI, STC	Serial Transfer Complete
12	\$00B	UART, RX	UART, Rx Complete
13	\$00C	UART, UDRE	UART Data Register Empty
14	\$00D	UART, TX	UART, Tx Complete
15	\$00E	ADC	ADC Conversion Complete
16	\$00F	EE_RDY	EEPROM Ready
17	\$010	ANA_COMP	Analog Comparator


### 2.6.2 สัญญาณรีเซ็ต

ไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 มีสัญญาณรีเซ็ต 3 แหล่ง

1. POWER ON RESET ไมโครคอนโทรลเลอร์จะรีเซ็ตเมื่อมีการจ่ายไฟให้กับขา Vcc และ GND
2. EXTERNAL RESET ไมโครคอนโทรลเลอร์จะรีเซ็ตเมื่อมีสัญญาณลอจิก LOW เข้ามาที่ขา รีเซ็ตเป็นระยะเวลามากกว่า 2 คาบเวลาของสัญญาณ XTAL
3. WATCHDOG RESET ไมโครคอนโทรลเลอร์จะรีเซ็ตเมื่อถึงคาบเวลาของ WATCHDOG

เอกสารนี้เป็นเอกสารตัวอย่างที่จัดทำขึ้นเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในระหว่างที่เกิดการรีเซ็ต รีจิสเตอร์ทั้งหมดจะถูกกำหนดให้ค่าเริ่มต้น และโปรแกรมจะเริ่มทำงานที่ตำแหน่ง \$0000 โดยคำสั่งที่ตำแหน่ง \$0000 จะต้องเป็นคำสั่ง R JMP แต่ถ้าโปรแกรมไม่มีการกำหนดให้มีการใช้อินเตอร์รัพท์พื้นที่ส่วนที่เป็นอินเตอร์รัพท์เวกเตอร์จะถูกใช้เป็นพื้นที่ของโปรแกรม



รูปที่ 2-25 แสดง โครงสร้างของวงจรรีเซ็ต

ตารางที่ 2-3 คุณลักษณะของสัญญาณรีเซ็ต ( $V_{CC} = 5.0 \text{ V}$ )

Symbol	Parameter	Min	Typ	Max	Units
$V_{POR}$	Power-On Reset Threshold Voltage	1.4	1.6	1.8	V
$V_{RST}$	RESET Pin Threshold Voltage		$0.6V_{CC}$		V
$t_{OUT}$	Reset Delay Time-Out Period FSTRT Unprogrammed	11	16	21	ms
$t_{OUT}$	Reset Delay Time-Out Period FSTRT Programmed	1.0	1.1	1.2	ms


### 2.6.3 Power On Reset

วงจรของ Power On Reset (POR) ถูกสร้างขึ้นเพื่อให้แน่ใจว่า MCU จะไม่ทำงานถ้าระดับของแรงดันไฟเลี้ยงวงจรยังไม่ถึงระดับที่จะทำให้ระบบการทำงานภายในของ MCU ทำงานได้อย่างถูกต้อง


ถ้าต้องการใช้ระบบ Power On Reset ภายใน MCU จะต้องต่อขา รีเซ็ตเข้ากับ  $V_{CC}$  หรือ ต่อผ่านความต้านทาน Pull Up ค่าประมาณ  $100K - 500K$

โดยบิต FSTRT ใช้ในการเลือกคาบเวลา TIME - OUT ซึ่งเมื่อบิต FSTRT ถูกโปรแกรมจะทำให้ช่วงเวลา TIME - OUT มีคาบเวลาน้อยลง ซึ่งมีประโยชน์อย่างมากเมื่อใช้ OSC ที่เป็น Ceramic Resonator


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-26 MCU Start – Up,RESET Tied to Vcc Rapidly Rising Vcc




รูปที่ 2-27 MCU Start – Up,RESET Tied to Vcc. Slowly Rising Vcc



รูปที่ 2-28 MCU Start – Up,RESET Controlled Externally

### 2.6.4 External Reset


การรีเซ็ตจากภายนอกจะเกิดขึ้น โดยการให้ลอจิก LOW ที่ขา RESET อย่างน้อย 2 Clock ของสัญญาณนาฬิกา ซึ่งเมื่อสัญญาณที่ขอบขาขึ้นถึงระดับ Treshold Voltage จะทำให้วงจร Time Delay เริ่มทำงาน ซึ่ง CPU จะถูกรีเซ็ตเมื่อคาบเวลาของ Time Delay มากกว่าคาบเวลา Time – Out เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-29 แสดงคาบเวลาของการรีเซ็ตจากภายนอก

### 2.6.5 Watchdog Reset

เมื่อ WDT TIME – OUT เริ่มกำเนิดสัญญาณ PULSE ที่มีคาบเวลาเท่ากับ Clock ของสัญญาณนาฬิกาโดยช่วงขอบขาลงของ PULSE จะทำให้ระบบการหน่วงเวลาเริ่มทำงานจนหมดช่วงเวลาของ TIME – OUT จึงจะทำให้ CPU รีเซ็ต



รูปที่ 2-30 Watchdog Reset During Operation

### 2.6.6 MCU STATUS REGISTER – MCUSR

Bit	7	6	5	4	3	2	1	0	
\$34 (\$54)	-	-	-	-	-	-	EXTRF	PORF	MCUSR
Read/Write	R	R	R	R	R	R	R/W	R/W	
Initial value	0	0	0	0	0	0			See bit description

รูปที่ 2-31 แสดงตำแหน่ง MCU STATUSREGISTER- MCUSR ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$34

- Bit 7..2 – Res : Reserved Bits

บิตในกลุ่มนี้จะถูกสงวนไว้ในส่วนของ AT90S4434/AT90S8535 โดยปรกติจะมีลอจิก 0

- Bit 1 – PORF : Power On Reset Flag

บิตนี้จะถูกเคลียร์โดย Power On Reset ซึ่งการรีเซ็ตด้วย WATCHDOG และ EXTERNAL RESET จะไม่ทำให้บิตนี้เปลี่ยนแปลง

- Bit 0 – EXTRF : External Reset Flag

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากเกิด POWER ON RESET จะไม่สามารถกำหนดได้ว่าบิตนี้จะมีสถานะใด ซึ่งสามารถเคลียร์ให้เป็น 0 ได้โดย EXTERNAL RESET ส่วนการรีเซ็ตโดยระบบ WATCHDOG จะไม่ทำให้บิตนี้เปลี่ยนแปลง

ตารางที่ 2-4 แสดงค่าของ PORF และ EXTRF หลังจากการรีเซ็ต

Reset Source	PORF	EXTRF
Power On Reset	1	undefined
External Reset	unchanged	1
Watchdog Reset	unchanged	unchanged

สามารถใช้บิตที่กล่าวมานี้เป็นบิตในการกำหนดเงื่อนไขของการรีเซ็ต

ตารางที่ 2-5 แสดงเงื่อนไขของการรีเซ็ต

Table 5. Reset Source Identification


PORF	EXTRF	Reset Source
0	0	Watchdog Reset
0	1	External Reset
1	0	Power-On Reset
1	1	Power-On Reset

### 2.7 Interrupt Handling

ไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 มีรีจิสเตอร์ที่ใช้งานอินเตอร์รัพท์ 2 ตัว คือ GIMSK และ TIMSK ที่ใช้บรรจุบิตควบคุมและแสดงบิตสถานะของอินเตอร์รัพท์ต่าง ๆ

เมื่อมีอินเตอร์รัพท์เกิดขึ้นจะทำให้บิต I ซึ่งเป็นบิตที่ใช้ควบคุมอินเตอร์รัพท์ถูกเคลียร์เป็น 0 และจะทำให้อินเตอร์รัพท์ทั้งหมดจะถูก Disable ผู้ใช้สามารถเซ็ตบิต I ให้เป็น 1 เมื่อต้องการ Enable Interrupt

เมื่อเกิดอินเตอร์รัพท์จะทำให้ CPU กระโดดไปทำโปรแกรมบริการอินเตอร์รัพท์ และเคลียร์ Interrupt Flag (ของอินเตอร์รัพท์ที่กำลังเกิดขึ้น) ให้เป็น 0 หรือผู้ใช้สามารถเคลียร์ Interrupt Flag ได้โดยการเขียนลอจิก 1 ลง ใน Flag ที่ต้องการเคลียร์



รูปที่ 2-32 แสดงตำแหน่ง The General Interrupt Mask Register – GIMSK ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3B

- Bit 7 – INT1 : External Interrupt 1 Enable

เอกสารนี้เป็นเอกสารหรือสิ่งพิมพ์หรือการเขียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นบิตที่ใช้ Enable การอินเทอร์รัพท์จากภายนอกที่ตำแหน่งขา INT1 โดยเมื่อบิตนี้ถูกเซตเป็น 1 จะเป็นการยอมให้เกิดการอินเทอร์รัพท์จากขา INT1 (บิต I จะต้องถูกเซตเป็น 1) โดยผู้ใช้สามารถเลือกลักษณะของสัญญาณที่เข้ามาที่ขา INT1 ที่มีผลทำให้เกิดอินเทอร์รัพท์ได้จากบิต ISC00 และ ISC01 ซึ่งอินเทอร์รัพท์เวกเตอร์จะอยู่ที่ตำแหน่ง \$002

**- Bit 6 – INT0 : Exterrupt Request 0 Enable**

เป็นบิตที่ใช้ Enable การอินเทอร์รัพท์จากภายนอกที่ตำแหน่งขา INTO โดยเมื่อบิตนี้ถูกเซตเป็น 1 จะเป็นการยอมให้เกิดการอินเทอร์รัพท์จากขา INTO (บิต I จะต้องถูกเซตเป็น 1) โดยผู้ใช้สามารถเลือกลักษณะของสัญญาณที่เข้ามาที่ขา INTO ที่มีผลทำให้เกิดการอินเทอร์รัพท์ได้จากบิต ISC00 และ ISC01 ซึ่งอินเทอร์รัพท์เวกเตอร์จะอยู่ที่ตำแหน่ง \$001

**- Bit 5 – Res : Reserved bits**

ในไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 สงวนบิตไว้

**The General Interrupt Flag Register – GIFR**

Bit	7	6	5	4	3	2	1	0
\$3A (\$3A)	INTF1	INTF0	-	-	-	-	-	GIFR
Read/Write	R/W	R/W	R	R	R	R	R	R
Initial value	0	0	0	0	0	0	0	0

รูปที่ 2-33 แสดงตำแหน่ง The General Interrupt Flag Register – GIFR ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$3A

**- Bit 7 – INTF1: External Interrupt Flag1**

เป็นบิตแสดงสถานะการเกิดอินเทอร์รัพท์จาก :External Interrupt1 เมื่อมีสัญญาณตามที่กำหนดในบิต ISC11 และ ISC10 เข้ามาที่ขา INT1 ซึ่งทำให้ INTF1 ถูกเซตเป็น 1 ซึ่งถ้าบิต I ในรีจิสเตอร์ SREG และบิต INT1 จะส่งผลให้เกิดอินเทอร์รัพท์และ CPU กระโดดไปทำงานในตำแหน่ง \$002 และบิต INTF1 ถูกเคลียร์เป็น 0 โดยอัตโนมัติ หรือสามารถเคลียร์ได้โดยการเขียนลอจิก 1 ลงในบิต INTF1

**- Bit 6 – INTF0: External Interrupt Flag0**

เป็นบิตที่ใช้แสดงสถานะการเกิดอินเทอร์รัพท์จากขา INTO เมื่อมีสัญญาณตามที่กำหนดในบิต ISC00 และ ISC01 เข้ามาที่ขา INTO ซึ่งทำให้ INTF0 ถูกเซตเป็น 1 ซึ่งถ้าบิต I ในรีจิสเตอร์ SREG และบิต INTO จะส่งผลให้เกิดอินเทอร์รัพท์และ CPU กระโดดไปทำงานในตำแหน่ง \$001 และบิต INTF0 ถูกเคลียร์เป็น 0 โดยอัตโนมัติ หรือสามารถเคลียร์ได้โดยการเขียนลอจิก 1 ลงในบิต INTF0

**- Bit 5 – Res : Reserved bits**

ใน AT90S4434/AT90S8535 ถูกสงวนไว้โดยปรกติบิตนี้จะเป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### The Timer/Counter Interrupt Mask Register – TIMSK

Bit	7	6	5	4	3	2	1	0	
\$30 (\$20)	OCIE2	TOIE2	TICIE1	OCIE1A	OCIE1B	TOIE1	-	TOIE0	TIMSK
Read/Write	R/W	R/W	R/W	RAW	RAW	R/W	R	RAW	
Initial value	0	0	0	0	0	0	0	0	

รูปที่ 2-34 แสดงตำแหน่ง The Timer/Counter Interrupt Mask Register – TIMSK ซึ่งถูกจัดวางไว้ที่ตำแหน่ง \$39

#### - Bit 7 – OCIE2:Timer/Counter2 Output Compare Match Interrupt Enabal

เป็นบิตที่ใช้กำหนด Enabal อินเตอร์รัพท์ที่เกิดจาก Output Compare Match ของ Timer/Counter2 เมื่อ บิต OCIE2 และบิต I ถูกเซตให้เป็น 1 แสดงว่าอินเตอร์รัพท์ของ Timer/Counter2 Output Compare Match ได้รับการ Enable โดยเวกเตอร์การอินเตอร์รัพท์จะอยู่ตำแหน่ง \$003

#### - Bit 6 – TOIE2:Timer/Counter2 Overflow Interrupt Enable

เป็นบิตที่กำหนด Enable อินเตอร์รัพท์ที่เกิดจาก Overflow ของ Timer/Counter2 โดยเมื่อบิตนี้ถูกเซตเป็น 1 และ I ถูกเซตเป็น 1 ด้วย จะเป็นการยอมให้เกิดการอินเตอร์รัพท์จากการ Overflow ของ Timer/Counter2 โดยอินเตอร์รัพท์เวกเตอร์อยู่ที่ตำแหน่ง \$004

#### - Bit 5 – TOIE1: Counter1 Input Capture Interrupt Enable

เป็นบิตที่กำหนด Enable อินเตอร์รัพท์ที่เกิดจาก Input Capture ของ Timer/Counter2 โดยเมื่อบิต TICIE1และบิต I ถูกเซตเป็น 1 ด้วย จะเป็นการการยอมให้เกิดการอินเตอร์รัพท์จาก Input Capture ของ Timer/Counter2 โดยอินเตอร์รัพท์เวกเตอร์อยู่ที่ตำแหน่ง \$005

#### - Bit 4 – OCE1A:Timer/Counter1 Output CompareA Match Interrupt Enable

เป็นบิตที่ใช้ Enable การอินเตอร์รัพท์จาก Output CompareA Match ของ Timer/Counter1 โดยเมื่อบิต OCE1A และบิต I ถูกเซตเป็น 1 ด้วย จะเป็นการการยอมให้เกิดการอินเตอร์รัพท์จาก Output CompareA Match ของ Timer/Counter1 อินเตอร์รัพท์เวกเตอร์อยู่ที่ตำแหน่ง \$007

#### - Bit 4 – OCE1B:Timer/Counter1 Output CompareA Match Interrupt Enable

## 2.8 พอร์ตอินพุต/เอาต์พุต

### 2.8.1 พอร์ต A

เป็นพอร์ต 2 ทิศทางขนาด 8 บิต โดยมีหน่วยควบคุมต่าง ๆ ของพอร์ต คือ รีจิสเตอร์

PORTA REGISTER) อยู่ที่ตำแหน่ง \$1B(\$3B),รีจิสเตอร์ DDRA(DATA DIRECTION

REGISTER) อยู่ที่ตำแหน่ง \$1A(\$3A) และ PINA(PORT A INPUT PINS) อยู่ที่ตำแหน่ง


\$19(\$39) โดย PINA จะสามารถอ่านได้อย่างเดียว ไม่สามารถเขียนข้อมูลลงได้ ในขณะที่ PORTA

และ DDRA สามารถอ่านและเขียนได้ โดยแต่ละขาสัญญาณของพอร์ต A จะสามารถกำหนดให้ค่า

ความต้านทาน PULL LOW ในขณะที่ความต้านทาน PULL UP ภายใน ACTIVE จะทำให้ MCU จ่ายกระแสออกมาภายนอก

พอร์ต A จะถูกนำไปใช้งานอีกอย่างหนึ่งคือ เป็นขาสัญญาณอินพุตของวงจร ANALOG TO DIGITAL โดยถ้าบางขาของพอร์ต A ถูกใช้งานเป็นขาเอาต์พุตของพอร์ต ในขณะที่บางขาของพอร์ต A ถูกใช้เป็นขาอินพุตของ ANALOG TO DIGITAL ผู้ใช้จะต้องไม่เปลี่ยนแปลงสถานะการทำงานของพอร์ต A ในขณะที่วงจร ANALOG TO DIGITAL กำลัง Conversion สัญญาณ ซึ่งอาจจะทำให้การทำการแปลงสัญญาณถูกขัดจังหวะ จะมีผลทำให้การแปลงสัญญาณผิดพลาด

การทำงานในโหมดประหยัคพลังงานจะทำให้ SCHMITT TRIGGER ของส่วนเอาต์พุต ถูกตัดออก



รูปที่ 2-35 แสดงตำแหน่ง และรีจิสเตอร์ที่ควบคุม พอร์ต A

PINA ไม่ใช่รีจิสเตอร์ ซึ่งตำแหน่งที่กำหนดจะเป็นตำแหน่งของแต่ละขาของพอร์ต โดยเมื่ออ่าน PORTA จะเป็นการอ่านค่าที่ LATCH ส่วนการอ่านค่า PINA จะเป็นการอ่านค่าจริง ๆ ของขาพอร์ต

### 2.8.1.1 การใช้งาน พอร์ต A เป็นขาอินพุตเอาต์พุต


บิต DDAn ในรีจิสเตอร์ DDRA จะเป็นบิตที่ใช้ในการกำหนดทิศทางของแต่ละพอร์ต ถ้าบิต DDAn ถูกเซตเป็น 1 จะทำให้ขาของพอร์ตนั้นเป็นเอาต์พุต แต่เมื่อ DDAn ถูกเคลียเป็น 0 จะทำให้ขานั้นถูกกำหนดเป็นอินพุต ซึ่งสถานะของขาต่างๆ แสดงดังตารางที่ 2-6

ตารางที่ 2-6 DDRA Effects on PORTA Pins

DDAn	PORTAn	I/O	Pull Up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PA <sub>n</sub> will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

2.8.1.2 โครงสร้างของพอร์ต A

ทุกขาทั้งหมดของพอร์ต A จะมีลักษณะ โครงสร้างดังรูปที่ 2-36



รูปที่ 2-36 แสดงโครงสร้างของพอร์ต A (Pins PA0 – PA7)

2.8.2 พอร์ต B

พอร์ต B เป็นพอร์ตสองทิศทาง ขนาด 8 บิต โดยมีรีจิสเตอร์ที่ใช้ควบคุมพอร์ต B อยู่ 3 ตัว คือ รีจิสเตอร์ PORTB อยู่ที่ตำแหน่ง \$18(\$38), รีจิสเตอร์ DDRB อยู่ที่ตำแหน่ง \$17(\$37) และ PINB อยู่ที่ตำแหน่ง \$16(\$36) โดยพอร์ต A แต่ละขาสามารถแยกกำหนดให้มีความต้านทาน PULL UP ได้ตามต้องการ ซึ่งในแต่ละขาสามารถรับกระแส (SINK CURRENT) ได้ 20 mA โดยขาของพอร์ต B สามารถใช้งานเป็นฟังก์ชันอื่นๆ ได้ดังตารางที่ 2-7

ตารางที่ 2-7 การใช้งานฟังก์ชันอื่นๆ ของพอร์ต B

Port Pin	Alternate Functions
PB0	T0 (Timer/Counter 0 external counter input)
PB1	T1 (Timer/Counter 1 external counter input)
PB2	AIN0 (Analog comparator positive input)
PB3	AIN1 (Analog comparator negative input)
PB4	$\overline{SS}$ (SPI Slave Select input)
PB5	MOSI (SPI Bus Master Output/Slave Input)
PB6	MISO (SPI Bus Master Input/Slave Output)
PB7	SCK (SPI Bus Serial Clock)

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ห้ามทำซ้ำโดยไม่ได้รับอนุญาต การนำเอกสารนี้ไปใช้ประโยชน์ด้านการค้าโดยไม่ได้รับอนุญาตจะถือว่าผิดกฎหมาย

The Port B Data Register - PORTB

Bit	7	6	5	4	3	2	1	0	
\$18 (\$28)	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Read/Write	R/W	RAV	RAW	R/W	R/W	R/W	RAV	RAV	
Initial value	0	0	0	0	0	0	0	0	

The Port B Data Direction Register - DDRB

Bit	7	6	5	4	3	2	1	0	
\$17 (\$37)	DDRB7	DDRB6	DDRB5	DDRB4	DDRB3	DDRB2	DDRB1	DDRB0	DDRB
Read/Write	R/W	RAV	RAW	R/W	R/W	R/W	RAV	RAV	
Initial value	0	0	0	0	0	0	0	0	

The Port B Input Pins Address - PINB

Bit	7	6	5	4	3	2	1	0	
\$16 (\$36)	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	

รูปที่ 2-37 แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต B

2.8.2.1 การใช้งานพอร์ต B เป็นพอร์ตอินพุตและเอาต์พุต

ตารางที่ 2-8 แสดงการใช้งานพอร์ต B เป็นอินพุตและเอาต์พุต

DDBn	PORTBn	I/O	Pull Up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PBn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output


2.8.2.2 ฟังก์ชันอื่นๆ ที่ใช้ขั้วสัญญาณของ PORTB

- SCK – PORTB, Bit7  
เป็นขา CLOCK ที่ใช้งานในส่วนของการสื่อสารแบบ SPI
- MISO – PORTB, Bit6  
เป็นขา รับข้อมูลการสื่อสารแบบ SPI
- MOSI – PORTB, Bit5  
เป็นขา ส่งข้อมูลในการสื่อสารแบบ SPI
- SS – PORTB, Bit4  
ใช้เป็นขาควบคุมการทำงานในโหมด SPI
- AIN1 – PORTB, Bit3  
เป็นขาอินพุต 1 ของการทำงานในส่วนของ Analog Compare
- AIN0 – PORTB, Bit2  
เป็นขาอินพุต 0 ของการทำงานในส่วนของ Analog Compare
- T1 – PORTB, Bit1  
เป็นขาอินพุตที่ใช้ในส่วนของ Timer 1
- T0 – PORTB, Bit0  
เป็นขาอินพุตที่ใช้ในส่วนของ Timer 0


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นขาอินพุตที่ใช้ในส่วนของ Timer 0

### 2.8.2.3 โครงสร้างของ PORT B




รูปที่ 2-38 แสดงโครงสร้างของพอร์ตB (Pins PBO และ PB1)




รูปที่ 2-39 แสดงโครงสร้างของพอร์ตB (PB2 และ PB3)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2-40 แสดงโครงสร้างของพอร์ตB (PB4)




รูปที่ 2-41 แสดงโครงสร้างของพอร์ตB (PB5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-42 แสดงโครงสร้างของพอร์ตB (PB6)



รูปที่ 2-43 แสดงโครงสร้างของพอร์ตB (PB7)

### 2.8.3 พอร์ตC

พอร์ตC เป็นพอร์ต 2 ทิศทางขนาด 8 บิต โดยมีหน่วยควบคุมการทำงานของพอร์ตจำนวน 3 หน่วย คือ PORTC (Data Register – PORTC) อยู่ที่ตำแหน่งหน่วยความจำ \$15(\$35) ,DDRC (Data Direction Register – DDRC) อยู่ที่ตำแหน่งหน่วย \$14(\$34) และ PINC (Port C Input Pin – PINC) อยู่ที่ตำแหน่ง \$13(\$33) โดย PINC จะสามารถอ่านได้อย่างเดียว ในขณะที่ PORTC และ DDRC จะสามารถทั้งอ่านและเขียนได้โดยแต่ละขาของพอร์ต C สามารถแยกการกำหนดไม่ว่าารณใด ๆ ทั้งสิ้น อีกทั้งยังมีให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ความต้านทาน PULL UP ได้ ในขณะที่พอร์ต C แต่ละขาสามารถรับกระแส (SINK CURRENT)

ได้ 20 mA โดยถ้าภายในกำหนดให้มีความต้านทาน PULL UP และภายนอกมีการความต้านทาน PULL LOW จะทำให้ MCU จ่ายกระแสออกภายนอก

The Port C Data Register - PORTC

Bit	7	6	5	4	3	2	1	0	
\$15 (\$35)	PORTC7	PORTC6	PORTC5	PORTC4	PORTC3	PORTC2	PORTC1	PORTC0	PORTC
Read/Write	R/W	RAV	RAV	R/W	R/W	R/W	RAV	RAV	
Initial value	0	0	0	0	0	0	0	0	

The Port C Data Direction Register - DDRC

Bit	7	6	5	4	3	2	1	0	
\$14 (\$34)	DDC7	DDC6	DDC5	DDC4	DDC3	DDC2	DDC1	DDC0	DDRC
Read/Write	R/W	RAV	RAV	R/W	R/W	R/W	RAV	RAV	
Initial value	0	0	0	0	0	0	0	0	

The Port C Input Pins Address - PINC

Bit	7	6	5	4	3	2	1	0	
\$13 (\$33)	PINC7	PINC6	PINC5	PINC4	PINC3	PINC2	PINC1	PINC0	PINC
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	

รูปที่ 2-44 แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต C

PINC ไม่ใช่ REGISTER เพราะฉะนั้นตำแหน่งที่กำหนดจะเป็นตำแหน่งของแต่ละขาของพอร์ต C โดยถ้าเป็นการอ่านของพอร์ต C จะเป็นการอ่านที่ LATCH ในขณะที่การอ่านค่าจาก PINC จะเป็นการอ่านค่าจริงของพอร์ต C

2.8.3.1 Port C As General Digital I/O

ทั้ง 8 บิตของพอร์ต C จะมีลักษณะเหมือนกัน โดย PCn, แทนขาต่างๆ ของพอร์ต C และ DDCn เป็นบิตที่ใช้ควบคุมทิศทางของขาต่างๆ โดยถ้า DDCn มีการเซตเป็น 1 แสดงว่าเป็นขาเอาต์พุต แต่ถ้า DDCn ถูกเคลียร์เป็น 0 จะเป็นการกำหนดให้ขาต่างๆ เป็นขาอินพุต ถ้าต้องการให้ MOS PULL UP เกิดการ ACTIVE จะต้องเซตให้ PORTCn มีค่าเป็น 1 และถ้าไม่ต้องการให้ MOS PULL UP เกิดการ ACTIVE จะเคลียร์ให้ PORTCn เป็น 0 โดยลักษณะการกำหนดการใช้งานของแต่ละขา ดังตารางที่

ตารางที่ 2-9 แสดงการใช้งานพอร์ต C


DDCn	PORTCn	I/O	Pull Up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PCn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

2.8.3.2 ฟังก์ชันอื่นๆ ของ PORT C


โดยเมื่อบิต AS2 ในรีจิสเตอร์ ASSR ถูกเซตให้เป็น 1 จะเป็นการกำหนดให้มีการรับ CLOCK จากภายนอกของ TIMER/COUNTER2 ที่ตำแหน่งขา PC6, PC7

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8.3.3 โครงสร้างของ PORT C




รูปที่ 2-45 แสดง โครงสร้างของพอร์ต C(PC0-PC5)



รูปที่ 2-46 แสดง โครงสร้างของพอร์ต C(PC6)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-47 แสดง โครงสร้างของพอร์ต C(PC7)

### 2.8.4 พอร์ต D

พอร์ต D เป็น พอร์ต 2 ทิศทางขนาด 8 บิต ที่มีหน่วยควบคุมการทำงานของพอร์ต คือ PORTD (DATA Register – PORTD) อยู่ที่ตำแหน่ง \$12(\$30) โดย PIND สามารถอ่านได้อย่างเดียว ในขณะที่ PORTD และ DDRD สามารถทั้งอ่านและเขียน โดยพอร์ต D สามารถรับกระแสได้ 20 mA ซึ่งแต่ละขาของพอร์ต D สามารถเลือกฟังก์ชันการทำงานอื่นๆ ได้อีกดังตารางที่

ตารางที่ 2-10 ฟังก์ชันอื่นๆ ของพอร์ต D

Port Pin	Alternate Function
PD0	RDX (UART Input line)
PD1	TDX (UART Output line)
PD2	INT0 (External interrupt 0 input)
PD3	INT1 (External interrupt 1 input)
PD4	OC1B (Timer/Counter1 output compareB match output)
PD5	OC1A (Timer/Counter1 output compareA match output)
PD6	ICP (Timer/Counter1 input capture pin)
PD7	OC2 (Timer/Counter2 output compare match output)

Bit	7	6	5	4	3	2	1	0	
\$12 (\$32)	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	PORTD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

The Port D Data Direction Register - DDRD

Bit	7	6	5	4	3	2	1	0	
\$11 (\$31)	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	DDRD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

The Port D Input Pins Address - PIND

Bit	7	6	5	4	3	2	1	0	
\$10 (\$30)	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	PIND
Read/Write	R	R	R	R	R	R	R	R	
Initial value	HI-Z	HI-Z	HI-Z	HI-Z	HI-Z	HI-Z	HI-Z	HI-Z	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปเผยแพร่ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 2-48 แสดงตำแหน่งรีจิสเตอร์ที่ควบคุม พอร์ต D

PIND ไม่ใช่รีจิสเตอร์ ฉะนั้นตำแหน่งที่กำหนดจะเป็นตำแหน่งจริงของขาพอร์ต โดยเมื่ออ่านค่าของ PORTD และ DDRD จะเป็นการอ่านค่าที่ LATCH ส่วนการอ่านค่าของ PIND จะเป็นการอ่านค่าจริงๆ ที่เกิดขึ้นที่ขาของพอร์ต D

#### 2.8.4.1 การใช้งานของพอร์ต D เป็นพอร์ตอินพุตและเอาต์พุต

โดย PDn แทนขาใดๆ ของพอร์ต D และ DDRn เป็นตำแหน่งบิตในรีจิสเตอร์ DDRD ซึ่งรีจิสเตอร์ DDRD ทำหน้าที่ควบคุมทิศทางของพอร์ต D โดยถ้าเซ็ทให้เป็น 1 จะเป็นการกำหนดให้พอร์ตทำงานเป็นเอาต์พุตแต่ถ้าเคลียร์ให้เป็น 0 จะกำหนดให้พอร์ตทำงานเป็น อินพุต

ตารางที่ 2-11 การใช้งาน พอร์ต D

DDn	PORTDn	I/O	Pull Up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PDn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

#### 2.8.4.2 การทำงานฟังก์ชันอื่นของพอร์ต D

##### - OC2 – PORTD, BIT 7

ขา OC2 หรือบิต 7 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาเอาต์พุตของ Compare Output Match ของ Timer/Counter2

##### - ICP – PORTD, BIT 6

ขา ICP หรือบิต 6 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาอินพุตของ Input Capture Mode ของ Timer/Counter 1

##### - OC1A – PORTD, BIT 5

ขา OC1A หรือบิต 5 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาเอาต์พุตของ Output CompareA Match ของ Timer/Counter 1

##### - OC1B – PORTD, BIT 4

ขา OC1B หรือ บิต 4 ของพอร์ต D สามารถถูกใช้งานเป็นขาเอาต์พุตของ Output CompareB Match ของ Timer/Counter 1

##### - INT1 – PORTD, BIT 3

ขา INT1 หรือ บิต 3 ของพอร์ต D สามารถถูกใช้งานเป็นขาอินพุตของอินเตอร์รัพท์จากภายนอก

##### - INT0 – PORTD, BIT 2

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ขา INT0 หรือ บิต 2 ของพอร์ต D สามารถถูกใช้งานเป็นขาอินพุตอินเตอร์รัพท์จากภายนอก นำไปใช้



- TXD – PORTD,BIT 1

ขา TXD หรือ บิต 1 ของพอร์ต D สามารถถูกใช้งานเป็นขาส่งสัญญาณของการสื่อสารอนุกรมแบบ UART


- RXD – PORTD,BIT 0

ขา RXD หรือ บิต 0 ของพอร์ต D สามารถถูกใช้งานเป็นขารับสัญญาณของการสื่อสารอนุกรมแบบ UART

### 2.8.4.3 โครงสร้างของพอร์ต D



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งขอสงวนสิทธิ์ในข้อมูลและข้อมูลเชิงลึกในเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-51 แสดง โครงสร้างของพอร์ต D(PD2 และ PD3)

### 2.9 Timer & Counter

ภายใน AT90S4434/AT90S8535 จัดให้มี Timer/Counter 3 ชุด โดยจัดเป็น Timer/Counter ขนาด 8 บิต 2 ชุด และ Timer/Counter ขนาด 16 บิต 1 ชุด

Timer/Counter2 สามารถรับสัญญาณ CLOCK จากภายนอก ซึ่งเป็น Option ที่จะนำ Timer/Counter2 มาทำเป็น RTC โดยใช้ XTAL ที่มีค่าความถี่เท่ากับ 32.768 KHz มาเป็นฐานเวลา

Timer/Counter0 และ Timer/Counter1 ใช้วงจร Prescaling ขนาด 10 บิตพร้อมกัน ส่วน Timer/Counter2 ใช้วงจร Prescaling แยกต่างหาก

#### 2.9.1 Timer/Counter0

โครงสร้างของ Timer/Counter0 ขนาด 8 บิต แสดงในรูปที่ 2-52 ซึ่งสามารถเลือกสัญญาณ CLOCK ได้จาก CK (Clock ของระบบ) หรือ สัญญาณ CLOCK ของระบบที่ถูกหาร (Prescaling) หรือ สัญญาณจากภายนอก โดยการใช้งานจะอธิบายในรีจิสเตอร์ TCCR0 และ TIFR ส่วนสัญญาณควบคุมสามารถทราบรายละเอียดได้จาก รีจิสเตอร์ TCCR0 ซึ่งการควบคุมการอินเทอร์รัพท์จะควบคุมได้จาก รีจิสเตอร์ TIMSK เมื่อ Timer/Counter0 ได้รับสัญญาณจากภายนอก ซึ่งสัญญาณดังกล่าวจะซิงโครไนซ์(Synchronized) กับสัญญาณนาฬิกาภายใน CPU


##### 2.9.1.1 The Timer/Counter0 Control Register TCCR0

Bit	7	6	5	4	3	2	1	0	
\$33 (\$57)	-	-	-	-	-	CS02	CS01	CS00	TCCR0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

รูปที่ 2-52 แสดง ตำแหน่ง The Timer/Counter0 Control Register TCCR0


- Bit 7..3 – Res:Reserved bits
- Bit 2,1,0 – CS02,CS01,Cs00:Clock Select 0,bit2,1 and 0

2.9.1.2 The Timer Counter 0 – TCNT0



รูปที่ 2-53 แสดง ตำแหน่ง The Timer Counter 0 – TCNT0

โดย TIMER/COUNTER0 จะเป็นวงจรรนับขึ้นที่สามารถเขียนและอ่านข้อมูลได้ตลอดเวลา โดยเมื่อทำการเขียนข้อมูลลงใน TIMER/COUNTER0 ในขณะที่มีสัญญาณ CLOCK จะทำให้ TIMER/COUNTER 0 นับค่าต่อเนื่องจากค่าที่ถูกเขียนลงไป



รูปที่ 2-54 แสดง โครงสร้างของ TIMER/COUNTER0

ตารางที่ 2-12 Clock 0 Prescale Select

CS02	CS01	CS00	Description
0	0	0	Stop, Timer/Counter0 is stopped.
0	0	1	CK
0	1	0	CK / 8
0	1	1	CK / 64
1	0	0	CK / 256
1	0	1	CK / 1024
1	1	0	External Pin T0, falling edge
1	1	1	External Pin T0, rising edge


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ หรือมีการขังนเพื่อการค้าเท่านั้น ไม่อนุญาติให้ทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสาร  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.9.2 TIMER1 & COUNTER1

Timer/Counter1 จะมีขนาด 16 บิต โดยสามารถเลือกสัญญาณนาฬิกาได้จาก CK หรือ สัญญาณที่ได้รับจากการหาร CK (Presculling) ซึ่งการหยุด Timer1/Counter1 จะอธิบายไว้ในรีจิสเตอร์ TCCR1A (Timer/Counter1 Control Register) และ TCCR1B โดยแฟร็กที่แสดงสถานะต่างๆ (Overflow, Compare math, Capture even) ส่วนสัญญาณควบคุมจะอธิบายไว้ในรีจิสเตอร์ TCCR1A และ TCCR1B การควบคุมสัญญาณอินเทอร์รัพท์จะควบคุมได้จากรีจิสเตอร์ TIMSK (TIMER/COUNTER INTERRUPT MASK REGISTER)

เมื่อ TIMER1/COUNTER1 ถูกกำหนดให้ใช้สัญญาณนาฬิกาจากภายนอก สัญญาณดังกล่าวจะถูกระงับโครโน(Synchronized) กับสัญญาณนาฬิกาภายใน CPU

TIMER1/COUNTER1 จะประกอบด้วยส่วนของการเปรียบเทียบเอาต์พุต(Output Compare Function) 2 ฟังก์ชัน โดยจะใช้รีจิสเตอร์ OCR1A (Output Compare Register 1 A) และ OCR1B (Output Compare Register 1B) เป็นส่วนของการเก็บค่าข้อมูลของการเปรียบเทียบ TIMER1/COUNTER1 จะสามารถเลือกใช้ฟังก์ชัน PWM ได้ทั้ง 8,9 และ 10 บิต




รูปที่ 2-55 แสดงโครงสร้างของ TIMER1&COUNTER1

### 2.9.3 Timer2 & Counter2

เป็น Timer/Counter ขนาด 8 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-56 Timer/Counter2 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

## หลักการการทำงานของคอนเวอร์เตอร์

### 3.1 ทฤษฎีและหลักการของคอนเวอร์เตอร์

สวิตชิงเพาเวอร์ซัพพลายเป็นแหล่งจ่ายไฟตรงคงค่าแรงดันแบบหนึ่ง และสามารถเปลี่ยนแรงดันสลับที่ 110 โวลต์ หรือ 220 โวลต์ ให้เป็นแรงดันไฟตรงคงค่าต่ำเพื่อใช้งานอิเล็กทรอนิกส์ได้เช่นเดียวกับแหล่งจ่ายไฟตรงแบบเชิงเส้น หรือที่เรียกว่าลิเนียร์เพาเวอร์ซัพพลาย (Linear Power Supply) เพาเวอร์ซัพพลายทั้งสองแบบจำเป็นต้องเป็นต้องใช้หม้อแปลงในการลดทอนแรงดันที่ 220 โวลต์ ลงมาเป็นแรงดันไฟค่าต่ำเช่นเดียวกัน แต่มีข้อแตกต่างอยู่ที่ขนาดและหนักมากเมื่อเปรียบเทียบกับหม้อแปลงสวิตชิงเพาเวอร์ซัพพลาย การพัฒนาของลอเนียร์เพาเวอร์ซัพพลาย จึงมีข้อจำกัดอยู่ที่การใช้หม้อแปลงขนาดใหญ่และมีน้ำหนักมาก รวมถึงประสิทธิภาพที่ค่อนข้างต่ำ

ในขณะเดียวกันสวิตชิงเพาเวอร์ซัพพลายซึ่งมีขนาดของหม้อแปลงขนาดเล็ก ปลอดภัยมีประสิทธิภาพสูง น้ำหนักเบา เริ่มเข้ามามีบทบาทเป็นอย่างมาก ในเครื่องใช้อิเล็กทรอนิกส์ที่มีขนาดเล็กซึ่งต้องการแหล่งจ่ายไฟที่ให้กำลังงานได้สูงและมีขนาดเล็กด้วย เช่นเครื่องคอมพิวเตอร์ เครื่องโทรสาร หรือเครื่องรับโทรทัศน์ เป็นต้น แนวโน้มในการนำสวิตชิงเพาเวอร์ซัพพลายมาใช้ในเครื่องใช้อิเล็กทรอนิกส์ทุกประเภทจึงเป็นไปได้สูง การศึกษาหลักการงานและการออกแบบสวิตชิงเพาเวอร์ซัพพลายเป็นจำเป็นที่ไม่อาจหลีกเลี่ยงได้สำหรับผู้ที่เกี่ยวข้องกับงานอิเล็กทรอนิกส์ทุกประเภท

สวิตชิงเพาเวอร์ซัพพลายมีองค์ประกอบที่ไม่ซับซ้อนจนเกินไปและจะมีองค์ประกอบพื้นฐานที่คล้ายคลึงกันสำหรับสวิตชิงเพาเวอร์ซัพพลายทั่วไป

หัวใจสำคัญของสวิตชิงเพาเวอร์ซัพพลายจะอยู่ที่คอนเวอร์เตอร์เนื่องจากจะเป็นตัวลดทอนแรงดันและคงค่าแรงดันที่เอาต์พุตด้วยส่วนองค์ประกอบต่าง ๆ จะทำงานกันเป็นลำดับดังนี้

แรงดันไฟสลับ 220 โวลต์ จะผ่านเข้ามาทางวงจร RFI ฟิวเตอร์ เพื่อกรองสัญญาณรบกวน และจะถูกเปลี่ยนเป็นแรงดันไฟตรงค่าสูงด้วยวงจรเรกติไฟเออร์ เพาเวอร์คอนเวอร์เตอร์โดยเพาเวอร์ทรานซิสเตอร์จะตัดต่อแรงดันออกเป็นช่วง ๆ ด้วยความถี่สูงประมาณ 20 – 2000 กิโลเฮิรตซ์ จากนั้นจะผ่านเข้าไปยังหม้อแปลงสวิตชิงเพื่อลดทอนแรงดันให้มีค่าต่ำลง ที่เอาต์พุตของหม้อแปลงจะมีวงจรเรียงกระแสและกรองแรงดันให้เรียบเสถียรก่อนจึงสามารถจ่ายกระแสโหลดได้ การคงค่าแรงดันจะทำให้ได้โดยการป้อนกลับค่าแรงดันเอาต์พุตมายังวงจรควบคุม เพื่อควบคุมการทำงานของเพาเวอร์ทรานซิสเตอร์ให้มีช่วงเวลานำกระแสมากขึ้นหรือน้อยลง ตามการเปลี่ยนแปลงของแรงดันเอาต์พุตซึ่งจะมีผลทำให้แรงดันเอาต์พุตคงที่ได้

### 3.1.1 คอนเวอร์เตอร์

คอนเวอร์เตอร์นับเป็นส่วนสำคัญที่สุดในวงจรสวิตชิงซัพพลาย มีหน้าที่ลดทอนแรงดันไฟตรงค่าสูงลงมาเป็นแรงดันไฟตรงค่าต่ำและสามารถคงค่าแรงดัน คอนเวอร์เตอร์มีหลายแบบขึ้นอยู่กับลักษณะพื้นฐานของคอนเวอร์เตอร์แบบใดสำหรับสวิตชิงเพาเวอร์ซัพพลายนั้นมีข้อควรพิจารณาจากลักษณะพื้นฐานของคอนเวอร์เตอร์แต่ละแบบดังนี้คือ

1. ลักษณะแยกจากกันทางไฟฟ้าระหว่างอินพุตกับเอาต์พุตของคอนเวอร์เตอร์
2. ค่าแรงดันอินพุตที่จะนำมาใช้กับคอนเวอร์เตอร์
3. ค่ากระแสสูงสุดที่ไหลผ่านเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
4. ค่าแรงดันสูงสุดที่ตกคร่อมเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ขณะทำงาน
5. การรักษาระดับแรงดันในกรณีที่คอนเวอร์เตอร์มีเอาต์พุตหลายค่าแรงดัน
6. การกำเนิดสัญญาณรบกวน RFI/EMI ของตัวคอนเวอร์เตอร์

จากข้อพิจารณาดังกล่าว จะทำให้ผู้ออกแบบทราบขีดจำกัดของคอนเวอร์เตอร์และประเมินค่าเพื่อตัดสินใจเลือกใช้คอนเวอร์เตอร์แบบใดได้ ปัจจุบันได้มีการพัฒนาคอนเวอร์เตอร์ในรูปแบบต่าง ๆ ขึ้นมามากมาย

คอนเวอร์เตอร์ที่นิยมใช้เป็นหลักในอุตสาหกรรมของสวิตชิงเพาเวอร์ซัพพลาย คือ

1. ฟลายแบคคอนเวอร์เตอร์ (Flyback Converter)
2. ฟอรวาร์ดคอนเวอร์เตอร์ (Forward Converter)
3. พูช – พูลคอนเวอร์เตอร์ (Push – Pull Converter)
4. ฮาล์ฟ – บริดจ์คอนเวอร์เตอร์ (Half – Bridge Converter)
5. ฟูล - บริดจ์คอนเวอร์เตอร์ (Full – Bridge Converter)


### 3.1.2 คอนเวอร์เตอร์ชนิด BUCK

รูปที่ 3-1 เป็นคอนเวอร์เตอร์ชนิดบัค ซึ่งก็คือ เรกกูเลเตอร์ที่ผลิตแรงดันเอาต์พุตเฉลี่ย (V) มีค่าต่ำกว่าแรงดันอินพุต (V) เสมอ เมื่อสวิตช์ปิดไดโอดทำงานในสภาวะป้อนกลับขดลวดมีกระแสไหลผ่านไปยังโหลดและสะสมพลังงานในรูปสนามแม่เหล็กไว้ จนวงจรป้อนกลับตรวจสอบว่าแรงดันขาออกถึงระดับที่ตั้งไว้ วงจรควบคุมจึงจะสั่งให้เปิดสวิตช์ เส้นแรงแม่เหล็กที่ขดลวดยุบตัวและยังคงรักษากระแสให้ไหลไปยังโหลดเช่นเดิม แต่จะกลับทิศทางการไหลไปไบแอสให้ไดโอดนำกระแส ทำให้การทำงานครบวงจร ในทางทฤษฎีเราถือว่าแรงดันเอาต์พุตเรียบมากดังนั้นแรงดันที่ตกคร่อมตัวเก็บประจุเอาต์พุตจึงเป็นค่าคงที่และจากสมการกระแสไหลผ่านตัวเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$i = C \frac{dv}{dt} \quad (3.1)$$

จึงได้ว่าไม่มีกระแสไหลผ่านตัวเก็บประจุ เพราะฉะนั้นกระแสเฉลี่ยที่ไหลผ่านขดลวดก็  
เป็นกระแสเดียวกันกับกระแสเฉลี่ยที่ไหลผ่าน โหลด ทำให้แรงดันเอาต์พุตน้อยกว่ากินพุดเสมอ



รูปที่ 3-1 วงจรคอนเวอร์เตอร์ชนิดบักและชุดควบคุม

### 3.2 หลักการควบคุมสำหรับสวิตชิงเพาเวอร์ซัพพลาย

เนื่องจากคอนเวอร์เตอร์เกือบทุกแบบ จะคงค่าแรงดันเอาต์พุตได้ด้วยการควบคุมช่วงเวลานำกระแส (tON) ของเพาเวอร์ทรานซิสเตอร์ ดังนั้นวงจรควบคุมการทำงานของคอนเวอร์เตอร์ โดยทั่วไปนิยมใช้เทคนิคพัลส์วิดท์มอดูเลชั่น (Pulse Width Modulation ; PWM) เป็นหลักการ ใช้ PWM เมื่อควบคุมช่วงเวลานำกระแสของเพาเวอร์ทรานซิสเตอร์ในคอนเวอร์เตอร์ สามารถทำได้ในลักษณะการทำงานของวงจรควบคุมคือ ในโหมดควบคุมจากแรงดันและโหมดควบคุมจากกระแส

#### 3.2.1 การมอดูเลตความกว้างของพัลส์ (Pulse Width Modulation ; PWM)


วิธีการมอดูเลตความกว้างของพัลส์

เทคนิคของการมอดูเลตความกว้างของพัลส์เปิดและปิด (on/off) เพื่อป้อนให้กับทรานซิสเตอร์ซึ่งทำหน้าที่เป็นสวิตซ์เรียกว่า การมอดูเลตความกว้างพัลส์ (Pulse - Width - Modulation) หรือเรียกสั้นๆ ว่า PWM ก็คือการเปลี่ยนรอบการทำงาน (duty cycle,d) นิยามของ d

ปกติการเปลี่ยนค่า d สามารถกระทำได้โดยการมอดูเลต tON หรือ toff หรือมอดูเลตทั้ง ton และ toff วิธีการมอดูเลตความกว้างของพัลส์มี 2 รูปแบบ

- ก) ความถี่คงที่ (fixed frequency) โดยการเปลี่ยนแปลงทั้ง ton และ toff ในขณะที่ให้คาบเวลาสวิตซ์คงที่ (ความถี่คงที่) ดังรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-2 วิธีการมอดูเลตความกว้างของพัลส์แบบความถี่คงที่


ข) ความถี่เปลี่ยนแปลงได้ (Variable frequency) สามารถกระทำได้โดย

- กำหนดให้  $t_{on}$  คงที่และแปรเปลี่ยน  $t_{off}$  ดังรูปที่ 3-3 (ก)
- กำหนดให้  $t_{off}$  คงที่และแปรเปลี่ยน  $t_{on}$  ดังรูปที่ 3-3 (ข)
- แปรเปลี่ยนทั้ง  $t_{on}$  และ  $t_{off}$  ดังรูปที่ 3-3 (ค)




รูปที่ 3-3 (ก)  $t_{on}$  คงที่ แปรเปลี่ยน  $t_{off}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 - 3(ข)  $t_{off}$  คงที่ แต่เปลี่ยนแปลง  $t_{on}$



รูปที่ 3 - 3 (ค) เปลี่ยนทั้ง  $t_{on}$  และ  $t_{off}$

### 3.3 มอสเฟตกำลัง (Power MOSFET)

เป็นอุปกรณ์ประเภทใช้แรงดันในการควบคุม มอสเฟตเป็นอุปกรณ์ที่มี 3 ขั้วคือ ขั้วซอร์ส (Source : S) เดรน (Drian : D) และ เกท (Gate : G) แบ่งออกเป็น 2 ประเภทคือ มอสเฟตแบบดีพลีชัน (Depletion MOSFET) เรียกสั้น ๆ ว่า คีมอสเฟต และมอสเฟตแบบเอนฮานซ์เมนต์ (Enhancement MOSFET) หรือเรียกว่า อีมอสเฟต แต่ละประเภทยังแบ่งออกเป็น 2 แบบคือ แชนแนล n และแชนแนล p

เนื่องจากมอสเฟตกำลังมีความเร็วในการสวิตช์สูงมาก (เป็นนาโนวินาที) จึงเหมาะกับการแปลงผันที่มีความถี่สูงและมีกำลังไฟต่ำ

#### 3.3.1 คุณสมบัติของมอสเฟต

มอสเฟตเป็นอุปกรณ์ประเภทใช้แรงดันในการควบคุม และมีอิมพีแดนซ์อินพุตสูงมาก ขั้วเกตจะดึงกระแสรั่วไหลต่ำมากเกินนาโนแอมป์เปร์ และเราทราบว่า ทรานคอนดักต์แทนซ์

(Transconductance:  $g_m$  ) ซึ่งเป็นอัตราส่วนของ  $I_D$  ต่อแรงดันเกต ( $V_g$ )เป็นตัวกำหนดคุณลักษณะการถ่ายโอนมอสเฟต

### 3.3.2 เพาเวอร์มอสเฟต

เพาเวอร์มอสเฟต (MOSFET Power Transistor) สามารถทำงานได้ดีที่ความถี่สูงตั้งแต่ 50 กิโลเฮิร์ตซ์ ไปจนถึงประมาณ 200 หรือ 400 กิโลเฮิร์ตซ์ เนื่องจากมันใช้เวลาในการเปลี่ยนสถานะค่อนข้างสั้น และการพัฒนาในปัจจุบันมีแนวโน้มจะทำให้เพาเวอร์มอสเฟตทำงานได้ที่ความถี่สูงขึ้นไปอีก ซึ่งเป็นผลดีในการลดขนาดของคอนเวอร์เตอร์ ในส่วนของวงจรขับเพาเวอร์มอสเฟตนั้นสามารถทำได้ง่าย จึงทำให้เพาเวอร์มอสเฟตเข้ามาแทนที่ไบโพลาร์เพาเวอร์ทรานซิสเตอร์อย่างรวดเร็วในการผลิตสวิทช์เพาเวอร์ซึ่งพบหลายในตลาดอุตสาหกรรมปัจจุบัน

โครงสร้างของเพาเวอร์มอสเฟตจะเป็นไปได้ทั้งลักษณะ n – Channel และ P – Channel อย่างไรก็ตาม จะกล่าวถึงเฉพาะเพาเวอร์มอสเฟตชนิด n – Channel เท่านั้น

### 3.3.3 กำลังงานสูญเสียในรูปความร้อนของเพาเวอร์มอสเฟต

กำลังงานสูญเสียในรูปความร้อนของเพาเวอร์มอสเฟตขณะทำงาน จะเป็นไปได้ 2 ลักษณะเช่นเดียวกับไบโพลาร์เพาเวอร์ทรานซิสเตอร์ คือ กำลังสูญเสียขณะเปลี่ยนสถานะและกำลังสูญเสียขณะนำกระแส แต่สำหรับเพาเวอร์มอสเฟตจะมีช่วงเวลาเริ่มนำกระแส และช่วงเวลาเริ่มหยุดนำกระแสสั้นกว่าไบโพลาร์เพาเวอร์ทรานซิสเตอร์มาก เพราะตามโครงสร้างของเพาเวอร์มอสเฟต จะไม่มีประจุสะสมเกิดขึ้นจึงสูงกว่าไบโพลาร์เพาเวอร์ทรานซิสเตอร์ รูปที่ 2 – 21 แสดงลักษณะการตอบสนองของเพาเวอร์มอสเฟตเมื่อทำงานเป็นสวิทช์

ถึงแม้ว่าเวลาเริ่มนำกระแสและเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟตจะค่อนข้างสั้น แต่โดยทั่วไปเพาเวอร์มอสเฟตมักถูกใช้งานที่ความถี่สูง การใช้งานที่ความถี่สูงกว่า 50 กิโลเฮิร์ตซ์ จำเป็นต้องนำกำลังงานสูญเสียขณะเปลี่ยนสถานะมาคิดด้วย และเนื่องจากช่วงเวลาเริ่มนำกระแส ของเพาเวอร์มอสเฟตมีค่าใกล้เคียงกัน จึงต้องนำมาคิดทั้งสองช่วงเวลาด้วย โดย P มีค่าเท่ากับ

$$PD = P_{sw(on)} + P_{sw(off)} + P_c$$

$$P_{sw(on)} = \frac{0.5I_{pk(on)}V_{inr}}{T}$$

$$P_{sw(off)} = \frac{0.5I_{pk(off)}V_{inr}}{T}$$


$$P_c = I^2_{Drms} \times R_{ds(on)}(T_j) \quad (3.3)$$

เมื่อ  $P_{SW(on)}$  คือ กำลังงานสูญเสียขณะเริ่มนำกระแสของเพาเวอร์มอสเฟต  
 $P_{SW(OFF)}$  คือ กำลังงานสูญเสียขณะเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟต  
 $P_c$  คือ กำลังงานสูญเสียขณะนำกระแสของเพาเวอร์มอสเฟต

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้ในการเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- $I_{PK(on)}$  คือ ค่ากระแสสูงสุดขณะเริ่มนำกระแส
- $I_{PK(off)}$  คือ ค่ากระแสสูงสุดขณะเริ่มหยุดนำกระแส
- $I_{DS(on)}$  คือ ค่ากระแส rms ที่ไหลผ่านเพาเวอร์มอสเฟตขณะทำงาน
- $R_{DS(on)}$  คือ ค่าความต้านทานระหว่างเดรนและซอร์สที่อุณหภูมิรอยต่อสูงสุดขณะทำงานของเพาเวอร์มอสเฟต

- $T_r$  คือ ช่วงเวลาเริ่มนำกระแสของเพาเวอร์มอสเฟต
- $T_f$  คือ ช่วงเวลาเริ่มหยุดนำกระแสของเพาเวอร์มอสเฟต



รูปที่ 3 - 4 แสดงลักษณะของกระแสและแรงดันตกคร่อมเพาเวอร์มอสเฟตเมื่อเริ่มนำกระแสและเริ่มหยุดนำกระแส ในส่วนที่แรงเงาะเป็นส่วนที่เกิดกำลังงานสูญเสียในรูปความร้อน


### 3.3.4 เงื่อนไขของวงจรขับเพาเวอร์มอสเฟต

การขับเพาเวอร์มอสเฟตให้นำกระแสที่แตกต่างจากการขับกระแสไบแอสในไบโพลาร์เพาเวอร์ทรานซิสเตอร์ เนื่องจากมีเงื่อนไขในการไบแอสแตกต่างกัน สำหรับไบโพลาร์ทรานซิสเตอร์กระแสจะไหลผ่านคอนแอดคเตอร์และอิมิตเตอร์ได้ก็ต่อเมื่อ มีกระแสไบแอสไหลผ่านที่เบสและอิมิตเตอร์ แต่เพาเวอร์มอสเฟตจะมีกระแสไหลผ่านเดรนและซอร์สได้ก็ต่อเมื่อ แรงดันตกคร่อมที่ขาเกตและซอร์สมีค่าอย่างต่ำเท่ากับค่าแรงดันขีดเริ่ม (Thershold Voltage) ของมัน แต่ใช้กระแสต่ำ การขับเพาเวอร์มอสเฟตให้นำกระแสจึงทำได้ง่าย และยุ่งยากน้อยกว่าไบโพลาร์เพาเวอร์ทรานซิสเตอร์มาก

อย่างไรก็ตาม เพื่อให้เพาเวอร์มอสเฟตทำงานได้อย่างมีประสิทธิภาพสูงสุด จึงจำเป็นต้องศึกษาเงื่อนไขต่าง ๆ สำหรับการบังคับให้เพาเวอร์มอสเฟตนำกระแสเป็นอันดับแรกเสียก่อน

### 3.3.5 ค่าความจุไฟฟ้าด้านอินพุต (Input Capacitance)


เนื่องจากลักษณะโครงสร้างภายใน ตัวเพาเวอร์มอสเฟตจึงเหมือนกับมีตัวเก็บประจุอยู่รอบ ๆ ขาต่าง ๆ ของมันดังรูปที่ 3-5 ัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 – 5 แสดงตัวเก็บประจุแฝงที่ต่ออยู่ที่ขาต่าง ๆ ภายในตัวเพาเวอร์มอสเฟต

ตัวเก็บประจุเหล่านี้บังคับให้เพาเวอร์มอสเฟตต้องชาร์จประจุเข้าไปที่เก็บประจุเสียก่อน เพื่อให้แรงดันคร่อมที่ขาเกต  $V_{GS}$  มีค่าเพิ่มขึ้นจนถึงแรงดันขีดเริ่ม เพาเวอร์มอสเฟตจึงเริ่มนำกระแสในในทางกลับกันการหยุดนำกระแสของเพาเวอร์มอสเฟต จะต้องทำให้ตัวเก็บประจุคายประจุออกไปจนแรงดันคร่อมที่ขาเกต  $V_{GS}$  มีค่าลดลงต่ำกว่าค่าแรงดันขีดเริ่ม เพาเวอร์มอสเฟตจึงหยุดนำกระแส


โดยทั่วไปแล้ว ค่าความจุของตัวเก็บประจุในตัวเพาเวอร์มอสเฟตนี้เอง จะเป็นตัวกำหนดความเร็วในการเปลี่ยนสถานะของมัน



รูปที่ 3 – 6 แสดงลักษณะแรงดันกระแสที่ขาเกตขณะเพาเวอร์มอสเฟตถูกไบแอสให้นำกระแส เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.6 การกำหนดเวลาเปลี่ยนสถานะ

ปกติแล้วผู้ผลิตมักจะให้กราฟของแรงดัน  $V_{GS}$  ที่เพิ่มขึ้นในขณะที่ค่าประจุสะสมที่ขั้วเกตเพิ่มขึ้นหรือที่เรียกแผนภูมิประจุเกต ตามรูปที่ 3 – 7 กราฟนี้มีประโยชน์มากในการคำนวณค่ากระแสไบแอสเกตและเวลาในการเปลี่ยนสถานะของเพาเวอร์มอสเฟต




รูปที่ 3 – 7 แสดงตัวอย่างของแผนภูมิประจุที่เกต

ลักษณะของกราฟจะแบ่งออกได้เป็น 3 ช่วง ตามผลของประจุเพิ่มขึ้นคือ

1. ช่วงเวลาหน่วงก่อนเริ่มนำกระแส (turn on delay)  $t_0$
2. ช่วงเวลาเริ่มนำกระแส (rise time)  $t_0 \rightarrow t_2$
3. ช่วงเวลาสะสมประจุส่วนเกิน (excess charge time)  $t_2 \rightarrow t_3$

เมื่อเพาเวอร์มอสเฟตเริ่มชาร์จประจุที่ขั้วเกต จนกระทั่งพ้นเวลาหน่วงก่อนเริ่มนำกระแส เมื่อแรงดันที่ขั้วเกตต่ำกว่า แรงดันขีดเริ่ม ( $V_{GS(th)}$ ) จึงจะเริ่มมีกระแสไหลผ่านเดรนและซอร์สที่เวลา  $t_0$  ค่าของแรงดันจะยังไม่ลดลงจนกว่าจะผ่านเวลาเท่ากับ  $t_1$  แรงดันตกคร่อมเดรนและซอร์ส  $V_{DS}$  จึงมีค่าลดลงอย่างรวดเร็วจากค่าแรงดันที่ประมาณ 90 เพลอร์เซ็นต์ จนเหลือเพียง 10 เพลอร์เซ็นต์ ของค่าแรงดันตกคร่อม  $V_{DS}$  สูงสุด เพาเวอร์มอสเฟตจะนำกระแสได้อย่างเต็มที่ในช่วงเวลาเริ่มนำกระแส  $t_1$  ถึง  $t_2$  นี้เอง และแรงดันตกคร่อมที่ขั้วเกต  $V_{GS}$  จะคงที่ จนกว่าเพาเวอร์มอสเฟตจะสามารถนำกระแสได้อย่างเต็มที่ ดังแสดงในรูป ในช่วงเวลาสะสมประจุต่อไปในช่วงเวลา  $t_2$  ถึง  $t_3$  แต่ประจุสะสมที่เพิ่มขึ้นจะทำให้เกิดการหน่วงขณะเริ่มหยุดนำกระแส เนื่องจากเพาเวอร์มอสเฟตจะต้องใช้เวลามากในการคายประจุส่วนเกินนี้ทิ้งไป ดังนั้นการขับเพาเวอร์มอสเฟตที่ขั้วเกตด้วยแรงดันสูงเกินความจำเป็น จะทำให้ช่วงเวลาที่เริ่มหยุดนำกระแสเพิ่มขึ้นซึ่งเป็นผลเสีย



รูปที่ 3 – 8 แสดงลักษณะการชาร์จประจุที่ขาเกตตามเวลาที่มีผลเมื่อการเริ่มนำกระแส (ก) และผลเมื่อเริ่มหยุดนำกระแสเพาเวอร์มอสเฟต (ข)

เนื่องจากเพาเวอร์มอสเฟตไม่เกิดประจุสะสมขึ้นขณะนำกระแส การหยุดนำกระแสของเพาเวอร์มอสเฟตจึงทำได้ง่าย ๆ ด้วยการคายประจุที่ขาเกตทิ้งไปเช่นเดียวกับขณะเริ่มนำกระแสและถ้าขนาดกระแสจะมีช่วงเวลานิ่งเพิ่มขึ้น เนื่องจากต้องใช้เวลาส่วนหนึ่งในการคายประจุ ส่วนเกินทิ้งไป

จากกราฟในรูปที่ 3 – 6 ของเพาเวอร์มอสเฟตแต่ละเบอร์ จะนำมาหาค่าช่วงเวลาเริ่มนำกระแส  $t_r$  ได้จาก

$$t = \frac{Q_G}{I_G} \quad (3.4)$$

เมื่อ  $Q_G$  คือ ค่าประจุไฟฟ้าที่ได้จากกราฟเป็นकुลอมบ์  
 $I_G$  คือ ค่ากระแสที่ใช้ชาร์จประจุที่ค่ากระแสคงที่เป็นแอมป์

หมายเหตุ กราฟแผนภูมิประจุที่เกต ดังรูปที่ 3 – 6 ปกติในการวัดผู้ผลิตจะกำหนดให้กระแสเกต  $I_G$  ไม่คงที่ จึงจำเป็นต้องใช้ข้อมูลทีนอกเหนือ จากข้อมูลในแผนภูมิประจุเกต ซึ่งจะไม่ขอกกล่าวในที่นี้ อย่างไรก็ตามถ้าสามารถออกแบบวงจรขับเพาเวอร์มอสเฟตให้จ่ายกระแสได้มากพอ การคำนวณที่ได้จากสมการ (2 – 3) ก็นับว่าได้ใกล้เคียง

จะเห็นได้ว่าการขับเพาเวอร์มอสเฟตให้นำกระแสได้นั้น จะต้องมีการชาร์จประจุและคายประจุที่ขาเกต วงจรขับเพาเวอร์มอสเฟตจะต้องมีลักษณะของการจ่ายและรับกระแส (Source and Sink) ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sink) ได้ที่ประมาณ 200 ถึง 400 มิลลิแอมป์ด้วย และต้องให้แรงดันตกคร่อมที่ขาเกต  $V_{GS}$  ค่ามากพอ เพื่อให้เพาเวอร์มอสเฟตจะทำงานได้อย่างเต็มที่ด้วย (ประมาณ 10 โวลต์)

### 3.4 ไดโอดกำลัง (Power Diode)

ไดโอดกำลัง เป็นไดโอดที่ออกแบบให้บริเวณรอยต่อมีช่วงกว้างมากกว่าไดโอดทั่วไปเพื่อนำไปใช้กับงานที่มีกำลังและกระแสไฟฟ้าสูง ไดโอดกำลังนี้ทนต่ออุณหภูมิได้

ไดโอดกำลังมี 2 ขั้ว คือ แอนโอดซึ่งต่อกับสารกึ่งตัวนำชนิด P และคาโอดต่อกับสารกึ่งตัวนำชนิด n ซึ่งไดโอดกำลังแบ่งออกเป็น 3 ประเภท คือ


1. ฟาสต์ – รีคัพเวอรี่ไดโอด (Fast Recovery Diode)
2. อุลตราฟาสต์ – รีคัพเวอรี่ไดโอด (Ultra Fast Recovery Diode)
3. ชอตต์กี้ไดโอด (Schottky Diode)

#### 3.4.1 ฟาสต์ – รีคัพเวอรี่และอุลตราฟาสต์ – รีคัพเวอรี่ไดโอด


ฟาสต์ – รีคัพเวอรี่ไดโอดมีช่วงเวลาคืนตัว  $t_{rr}$  ประมาณ 200 ถึง 750 นาโนวินาที ซึ่งสั้นกว่าซิลิกอนไดโอดมาก และ ฟาสต์ – รีคัพเวอรี่ไดโอด จะมีอัตราทนแรงดันไบแอสกลับได้สูงถึง 1,000 โวลต์ ส่วน อุลตราฟาสต์ – รีคัพเวอรี่ไดโอด จะมีเวลาคืนตัว  $t_{rr}$  ประมาณ 25 ถึง 100 นาโนวินาที และมีอัตราทนแรงดันไบแอสกลับได้สูงถึง 1,000 โวลต์เช่นเดียวกัน แรงดันตกคร่อมขณะนำกระแส  $V_f$  ของไดโอดทั้งสองชนิดมีค่าอยู่ในช่วงเดียวกันคือ ประมาณ 0.6 ถึง 1.5 โวลต์ ตัวอย่างค่าแรงดันตกคร่อมขณะนำกระแสของฟาสต์ – รีคัพเวอรี่และอุลตราฟาสต์ – รีคัพเวอรี่ไดโอด แสดงไว้ในรูปที่ 3 – 9

เนื่องจากแรงดันตกคร่อมขณะนำกระแสของ ฟาสต์ – รีคัพเวอรี่และอุลตราฟาสต์ – รีคัพเวอรี่ไดโอด มีค่าค่อนข้างสูง ไดโอดทั้งสองชนิดนี้จึงเหมาะกับคอนเวอร์เตอร์ที่มีค่าแรงดันเอาต์พุตที่มีค่าแรงตั้งแต่ 12 โวลต์ ขึ้นไป

**FORWARD VOLTAGE vs FORWARD CURRENT**  
VF - 10 to 800 mA



(ก)




(ข)

รูปที่ 3-9 (ข) แสดงตัวอย่างค่าแรงดันตกคร่อมขณะนำกระแสของอุลตราฟอสฟอเรสเซนต์ไดโอด  
รูปที่ 3-9 (ก) แสดงตัวอย่างค่าแรงดันตกคร่อมขณะนำกระแสของฟอสฟอเรสเซนต์ไดโอด


### 3.4.2 ขอตต์กีไดโอด

ขอตต์กีไดโอดมีค่าแรงดันคร่อมขณะนำกระแสค่อนข้างต่ำที่ประมาณ 0.5 โวลต์ (ดูรูปที่ 3-9 ประกอบ) จึงเหมาะสมกับคอนเวอเตอร์ที่มาค่าแรงดันเอาต์พุตต่ำ ๆ และกระแสสูง เช่น ค่าแรงดันเอาต์พุตเท่ากับ 5 โวลต์ เนื่องจากลักษณะโครงสร้างภายในที่แตกต่างจากฟอสฟอเรสเซนต์ไดโอด - ฟอสฟอเรสเซนต์ไดโอด - ฟอสฟอเรสเซนต์ไดโอด ขอตต์กีไดโอดจะไม่เกิดประจุสะสมขึ้นภายในตัวมันขณะนำกระแส ช่วงเวลาคืนตัว  $t_r$  ของขอตต์กีไดโอด จึงมีค่าสั้นมาก โดยมีค่าน้อยกว่า 10 นาโนวินาทีและอาจถือว่าขอตต์กีไดโอดไม่มีกำลังงานสูญเสียในช่วงนี้ได้

อย่างไรก็ตาม ขอตต์กีไดโอดมีข้อเสียอยู่ 2 ประการคือ ขอตต์กีไดโอดที่ผลิตได้ในปัจจุบัน มีอัตราทนแรงดันขณะไบแอสกลับได้สูงสุดที่ 100 โวลต์เท่านั้น และขอตต์กีไดโอดมีกระแสรั่วไหลสูง (ดูรูปที่ 3-9 ประกอบ) ทำให้มีกำลังงานสูญเสียขณะถูกไบแอสกลับค่อนข้างสูง และยังมีปัญหาที่เกิดขึ้นเมื่อนำขอตต์กีไดโอดมาใช้คอนเวอเตอร์อีกประการหนึ่งคือ ขอตต์กีไดโอดให้ทรานเซียนต์ขณะเริ่มหยุดนำกระแสสูง



(ก)



(ข)

รูปที่ 3-10 (ก) แสดงตัวอย่างแรงดันตกคร่อมขณะนำกระแสของขอตัก์ไดโอด  
รูปที่ 3-10 (ข) แสดงรั่วไหลของขอตัก์ไดโอด

### 3.5 การออกแบบตัวเก็บประจุทางเอาต์พุต

ในการเลือกใช้ตัวเก็บประจุทางเอาต์พุตนั้น สิ่งที่ต้องคำนึงถึงเป็นอย่างมากคือ อัตราทนกระแสขณะใช้งานสูงสุด ความถี่การสวิตซ์ และชนิดคอนเวอร์เตอร์ (Converter) ที่ใช้ ปัจจุบันนิยมใช้ตัวเก็บประจุแบบอิเล็กโทรไลติก (ELECTROLYTIC CAPACITOR) ซึ่งมีค่าความต้านทานอนุกรมเสมือน (ESR) ต่ำ ซึ่งค่า ESR นี้ จะส่งผลโดยตรงกับการกระเพื่อมของแรงดันเอาต์พุต และอายุการใช้งานของตัวเก็บประจุด้วย ถ้าค่า ESR ของตัวเก็บประจุที่ใช้มีค่าสูง ๆ จะทำให้เกิดกำลังงานสูญเสียในตัวเก็บประจุสูงขึ้นตาม เป็นผลทำให้เกิดความร้อนและอายุการใช้งานสั้นลง

ปัจจุบันตัวเก็บประจุมีขีดจำกัดอุณหภูมิสูงถึง 105°C และค่า ESR ที่ความถี่สวิตซ์สูง ๆ ตั้งแต่ 20 kHz ขึ้นไป ยิ่งไปกว่านั้นผู้ผลิตบางรายยังรับประกันการทำงานของตัวเก็บประจุที่ตนผลิตนั้นสามารถทำงานได้ที่ความถี่สูงถึง 100 kHz ที่เดียว

ยังมีตัวเก็บประจุอีกชนิดหนึ่งที่จะกล่าวถึง คือ ตัวเก็บประจุชนิดฟิล์ม (FILM CAPACITOR) จากความก้าวหน้าทางเทคโนโลยีได้พัฒนาตัวเก็บประจุชนิดนี้มีอัตราทนกระแสได้สูง และค่า ESR ต่ำกว่าตัวเก็บประจุแบบอิเล็กโทรไลติก ผู้ผลิตบางรายจะบอกถึงอัตราทนกระแสของตัวเก็บประจุฟิล์ม เช่น 2A/μF ที่ความถี่ 100 kHz หรือสูงกว่านั้น

ในการคำนวณหาค่าของตัวเก็บประจุทางเอาต์พุตนั้น สัญญาณกระแสที่ตัวเก็บประจุเอาต์พุต  $C_{out}$  สังเกตพบว่าทิศทางที่กระแสไหลผ่านตัวเก็บประจุมีค่าเป็นบวกมีค่าที่เวลา  $t_1$  ซึ่งเป็นจุดกึ่งกลางของช่วงเวลาเปิดวงจร และสิ้นสุดที่เวลา  $t_2$  ซึ่งก็เป็นกึ่งกลางของช่วงเวลาเปิดวงจร จากการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนแปลงของกระแสในลักษณะดังกล่าว จึงเป็นผลทำให้เกิดแรงดันกระเพื่อม ( $\Delta V_o$ ) มีค่าดังสมการข้างล่าง

$$V_{out} = \frac{1}{C_{out}} \int_{t_1}^{t_2} i dt \quad (3.5)$$

กระแสเฉลี่ยระหว่างช่วงเวลา  $t_1$  และ  $t_2$  เท่ากับ  $(\Delta I_{out}/2) / 2$  หรือ  $\Delta I_{out}/4$  ดังนั้นจากสมการ 2.4 จะได้

$$V_{out} = \frac{I_{out}}{4C_{out}} \frac{T}{2}$$

$$= \frac{(\Delta I_{out})T}{8C_{out}}$$

$$= \frac{\Delta I_{out}}{8fC_{out}}$$

เมื่อ  $T$  คือคาบเวลาทั้งหมดของ  $t_{on}$  และ  $t_{off}$  จักรูปแบบของสมการใหม่ เพื่อค้นหาค่าตัวเก็บประจุเอาต์พุตต่ำสุดคือ

$$C_{out} = \frac{\Delta I_{out}}{8f\Delta V_{out}} \quad (3.6)$$

เมื่อ  $I_{out}$  เท่ากับ  $0.25 I_L$

$I_L$  คือ กระแสเอาต์พุต

$\Delta V_{out}$  คือ แรงดันกระเพื่อมจากยอดถึงยอด (Peak to peak)

$f$  คือ ความถี่ใช้งาน

เพื่อที่จะให้ค่าแรงดันกระเพื่อมมีค่าต่ำ อาจคำนวณหาค่า ESR ของตัวเก็บประจุได้จากสมการ

$$ESR_{MAX} = \frac{\Delta V_{out}}{\Delta I_{out}} \quad (3.7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ยังมีอีกสิ่งหนึ่งที่จะต้องคำนึงอีกประการก็คือ การเลือกค่า LC พีวเตอร์ เพราะอาจส่งผลกระทบต่อการทำงานของแหล่งจ่ายไฟสวิทซ์ซึ่งโดยตรงอยู่ 2 ประการคือ ประการแรกการใช้ L และ C มาก จะทำให้ค่าอิมพีแดนซ์ (Impedance) ชั่วขณะของเอาต์พุตพีวเตอร์มีค่าต่ำ ซึ่งหมายความว่า การสนองต่อทรานเซียนต์ (Transient response) ของแหล่งจ่ายไฟตรงสวิทซ์ซึ่งเมื่อมีการเปลี่ยนแปลง โหลดดีขึ้นนั่นเอง

ในการพิจารณาการตอบสนองต่อทรานเซียนต์ของแหล่งจ่ายไฟตรงสวิทซ์ซึ่งนั้นองค์ประกอบที่สำคัญมีได้อยู่ที่ระยะเวลาที่แรงดันเอาต์พุตสามารถกลับคืนสู่ระดับปกติเดิมเมื่อเกิดการเปลี่ยนแปลงโหลดอย่างฉับพลัน แต่จะให้ความสำคัญว่าเมื่อการเปลี่ยนแปลงโหลดอย่างฉับพลัน แต่จะให้ความสำคัญว่าเมื่อการเปลี่ยนแปลงสูงสุดเท่าใด เพราะถ้าแรงดันเปลี่ยนแปลงมากเกินไป อาจจะทำให้การทำงานของอุปกรณ์ผิดพลาด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การออกแบบบัคคอนเวอร์เตอร์และระบบควบคุมดิจิทัล

#### 4.1 การออกแบบและเลือกอุปกรณ์ของบัคคอนเวอร์เตอร์

##### 4.1.1 ออกแบบ L ของบัคคอนเวอร์เตอร์

Specifications

-Output Voltage ,  $V_o = 5V$

-Output Current ,  $I_o = 1-5A$

-Switching Frequency ,  $f_s = 20KHz$

-Input Voltage ,  $V_i = 15-20V$

- $B_m = 0.2 T$  ,  $J = 3A/mm^2$  ,  $K_c = 1$  ,  $K_w = 0.6$

คำนวณค่า L ได้จากสมการที่ 1

$$L = \frac{V_o(1 - D_{min})}{\Delta I f_s} \quad (4.1)$$

$\Delta I$  คือ กระแสริปเปิลใน L มีค่าเท่ากับ 10-25% ของ  $I_o$  ; กำหนดให้  $\Delta I = \%$  ของ  $I_o =$

$$D_{min} = \frac{V_o}{V_{gmag}} \quad (4.2)$$

$$D_{min} = 0.25$$

$$L = \frac{5V(1 - 0.25)}{0.5V \times 20KHz}$$

$$L = 375 \mu H$$

เพื่อ 25% = 468.75  $\mu H$  เลือก 500  $\mu H$

##### 4.1.2 คำนวณหาขนาดของแกนเฟอร์ไรต์

$$E = \frac{1}{2} L I_m^2 \quad (4.3)$$

$$I_m = I_o + \frac{\Delta I}{2} \quad (4.4)$$

$$I_m = 5 + \frac{0.5}{2}$$

$$I_m = 5.25 A$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ  $E = \frac{1}{2} \times 500 \mu H \times 5.25^2$  นั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกไปเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$E = 6.89 \times 10^{-3}$$

$$Ap = AwAc = \frac{2E}{KwKcJBm} \quad (4.5)$$

$$Ap = AwAc = \frac{2 \times 6.89}{0.6 \times 1 \times 0.2 \times 3}$$

$$Ap = 38281.25 \text{ mm}^4$$

เลือกขนาดของแกนเฟอร์ไรต์ EI 50/42 ,  $A_p = 39100 \text{ mm}^4$  ,  $A_c = 230 \text{ mm}^2$  ,  $A_w = 170 \text{ mm}^2$

#### 4.1.3 คำนวณจำนวนรอบของขดลวดทองแดง

$$N = \frac{LIm}{AcBm} \quad (4.6)$$

$$N = \frac{500 \mu H \times 5.25 A}{230 \times 0.2}$$

$$N = 57.06 \text{ รอบ} \quad \text{เลือก } 58 \text{ รอบ}$$

#### 4.1.4 คำนวณหาขนาดขดลวดทองแดง

$$J = 3 A / \text{mm}^2$$

$$a = \frac{I}{J}, \text{ เมื่อ } I = I_o$$

$$a = \frac{5 A}{3}$$

$$a = 1.6666 \text{ mm}^2$$

เลือกขนาดของขดลวดเบอร์ AWG 15 ,  $a = 1.652 \text{ mm}^2$

#### 4.1.5 ตรวจสอบขดลวดทองแดงสามารถพันได้หรือไม่

$$AwKw > aN$$

$$AwKw = 170 \times 0.6$$

$$AwKw = 102 \text{ mm}^2$$

$$aN = 1.652 \times 58$$

$$aN = 95.816 \text{ mm}^2$$

$AwKw > aN$  สามารถพันขดลวดทองแดงได้

#### 4.1.6 คำนวณหาขนาด Airgap

$$lg = \frac{\mu_o Ac N^2}{L}, \quad \mu_o = 4\pi \times 10^{-7} \quad (4.7)$$

$$lg = \frac{4\pi \times 10^{-7} \times 58^2 \times 230 \times 10^{-6}}{500 \times 10^{-6}}$$

$$lg = 1.944 \times 10^{-3} \text{ m} = 1.944 \text{ mm}$$

4.1.7 คำนวณหาค่า C ของวงจรบังคับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{\Delta V_o}{V} = \frac{(1 - D_{\max})}{8LCf^2} \quad (4.8)$$

$$\frac{\Delta V_o}{V} = 0.5\% \text{ ของ } V_o$$

$$C = \frac{(1 - 0.33)}{8 \times 500 \mu H \times 0.025 \times 20 K^2}$$

$$C = 16.75 \times 10^{-6} F$$

## 4.2 การออกแบบระบบควบคุมดิจิทัล

การออกแบบระบบควบคุมดิจิทัลกระทำได้ 2 วิธีด้วยกันคือ

1. ออกแบบระบบควบคุมในรูปเวลาต่อเนื่องก่อน เราต้องการแทนตัวควบคุมแบบอนาลอกเป็นตัวควบคุมแบบดิจิทัล กรณีนี้เราต้องหาวิธีการแปลงจากอนาลอกเป็นดิจิทัล โดยทำให้ผลตอบสนองของระบบที่ได้นั้นได้กับระบบต่อเนื่องเดิมตรงกัน เรียกว่าระบบทั้งสอง equivalent กัน

2. การออกแบบระบบควบคุมในโดเมนดิสคริตโดยตรง เราต้องทำการแปลงให้เป็นรูปแบบดิสคริตเสียก่อน โดยใช้การแปลง Z แล้วจึงใช้เทคนิควิธีการทรานสฟอร์มที่ใช้กับระบบต่อเนื่อง เช่น วิธีรูทโลคัส วิธีของโพล มาหาตัวควบคุมดิจิทัล

หลังจากที่เราได้ค่า L และ C มาแล้วเราจะนำค่าทั้งสองมาหาทรานส์เฟอร์ฟังก์ชันและหา Root Locus ของระบบโดยโปรแกรม Matlab เพื่อจะนำผลที่ได้มาวิเคราะห์หาตัวควบคุมที่เหมาะสมกับระบบต่อไป

รายละเอียด Buck Converter

```
>>fs = 20000;
```

```
>>Ts = 1/fs;
```

```
>>Vs = 15;
```

```
>>Vo = 5;
```

```
>>L = 525*10^-6;
```

```
>>C = 461.71*10^-6;
```

```
>>rc = 0.9;
```

```
>>R = 5;
```

รายละเอียด PWM

```
>>D=Vo/Vs;
```

เอกสารนี้ >>Vp=Vo/D; งามไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าการ >>num=(Vs/(Vp\*L\*C))\*[(rc\*C) 1] เนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
>>den=[1 ((1/(R*C)))+(rc/L)) (1/(L*C))];
```

```
>>Buck = tf(num,den)
```

Transfer function:

$$1714 s + 4.132e006$$



---


$$s^2 + 2148 s + 4.132e006$$

ทำการ Close Loop และ คูณสัญญาณ step เพื่อดูผลตอบสนองของระบบ

```
>>Bucks = feedback(Buck,1)
```

```
>>step(Bucks)
```



รูปที่ 4-1 แสดงสัญญาณ step ของ Buck


พบว่า มีค่า steady state error = 0.5

ต้องการลดค่า steady state error ให้เหลือเป็นศูนย์ที่สภาวะอยู่ตัว ดังนั้นจะใช้ I- Controller เมื่อเราใส่ตัวควบคุมแบบอินทิกรัลเข้าไป ชนิดของระบบจะเปลี่ยนจากชนิดที่ 1 เป็นชนิดที่ 2 นั่นคือค่าความคลาดเคลื่อนที่ภาวะคงที่ของระบบนี้ต่อพหุแบบ step และแบบ Ramp จะมีค่าเป็นศูนย์ ซึ่งเราจะได้ ทรานส์เฟอร์ฟังก์ชันคือ  $G_c(s) = Ki/s$  ที่การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้ คำสั่ง Rltool ของ Matlab เพื่อหาค่า  $K_i$  ที่เหมาะสม โดยเราจะกำหนดให้ค่า  $K_p$  และ  $K_d$  เท่ากับศูนย์ โดยทดลองปรับค่า  $K_i$  ไปเรื่อยๆกว่าผลตอบสนองจะเป็นไปตามที่เราต้องการ

```
>>rltool(Buck)
```




รูปที่ 4-2 แสดง เส้นทางรากของระบบ เมื่อเราเพิ่ม โพลให้กับจุดกำเนิด



รูปที่ 4-3 แสดงผลตอบสนองต่อสัญญาณ Step

ซึ่งจะเห็นได้ว่าระบบจะไม่มี Over shoot เลย แต่ว่าระบบมีการตอบสนองที่ช้ามาก ทดลองปรับค่า  $K_i = 200$  จะได้ผลตอบสนองดังรูปที่ 4-4 และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-4 แสดงผลตอบสนองต่อสัญญาณ Step เมื่อเพิ่มค่า Ki เท่ากับ 200

จากรูปเราจะเห็นได้ว่าระบบมีการตอบสนองที่เร็วขึ้น และระบบตอบสนองได้ตามที่เราต้องการคือ ไม่มี Over Shoot และ เข้าสู่ Steady - State ได้เร็ว

ดังนั้นเราจะได้  $G_c(s) = 200/s$

จากนั้นนำค่าของตัวชดเชยที่ได้มาทำการแปลงให้อยู่ในรูปแบบของดิจิทัล โดยในที่นี้จะใช้การแปลงแบบไบลิเนียร์โดยใช้สูตร

$$S = \frac{2(1 - Z^{-1})}{T(1 + Z^{-1})} \quad (4.9)$$

ซึ่งใน Matlab จะมีคำสั่งที่ใช้ในการแปลงจากระบบต่อเนื่องไปเป็นระบบไม่ต่อเนื่องก็คือ คำสั่ง

```
[SYSD,G] = C2D(SYSC,Ts,METHOD)
```

```
>> numg = [0 200];deng=[1 0]
```

```
>>Gc = tf(numg,deng)
```

```
>> Gcz=c2d(Gc,1/20000,'tustin')
```

Transfer function:

0.005 z + 0.005

-----

z - 1

Sampling time: 5e-005

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ทำการแปลง ทรานส์เฟอร์ฟังก์ชัน ของระบบให้ไปอยู่ในโดเมน Z  
ไม่ทราบกรณใดๆ ทั้งสิ้น อีกทั้งไม่มีเหตุใดแต่เพียงอย่างเดียวที่จะไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
>> Buckz=c2d(Buck,1/20000,'tustin')
```

Transfer function:

$$0.04302 z^2 + 0.00489 z - 0.03813$$


---



$$z^2 - 1.889 z + 0.8983$$

Sampling time: 5e-005

หลังจากนั้นก็ใช้วิธี The root locus ดูทางเดินรากและผลตอบสนองของระบบว่าเป็นที่ต้องการหรือไม่ ถ้าไม่เป็นที่ต้องการก็ทำการปรับแต่งพารามิเตอร์ของตัวควบคุม Gian หรือ Zero เพื่อให้ระบบทำงานได้เหมาะสมอีกที โดยในที่นี้จะใช้ function ใน Matlab ที่จัดเตรียมไว้ให้แล้ว function นี้สามารถปรับแต่งค่า Gian และ Zero ของตัว I-Controller พร้อมทั้งแสดงผลตอบสนองของระบบได้ทันที


```
>>rltool (Buckz,Gcz);
```

ซึ่งเราจะได้เส้นทางรากในโดเมน Z ดังรูปที่ 4-5



รูปที่ 4-5 แสดงเส้นทางรากในโดเมน Z

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-6 แสดงผลตอบสนองต่อสัญญาณ Step

จากรูปที่ 4-6 เราจะเห็นได้ว่าผลตอบสนองที่ได้เป็นที่น่าพอใจแล้วจะนำ  $G_c(z)$  ที่ได้ไปเขียนโปรแกรมโดยแนวทางในการเขียนโปรแกรมมีดังนี้

จาก Z - transform กำหนดโดย

$$Z^{-1}\{F(Z)\} = f(n)$$

$$Z^{-1}\{Z^{-m}F(Z)\} = f(n-m)$$

$$G_c(Z) = U(Z)/E(Z)$$

โดยที่

$$G_c(Z) = \frac{0.005Z + 0.005}{(Z-1)}$$

$$U(Z) = \frac{0.005Z + 0.005}{(Z-1)}$$

$$E(Z) = (Z-1)$$

$$U(Z)Z - U(Z) = 0.005ZE(Z) + 0.005E(Z)$$


เอา  $Z^{-1}$  คูณทั้งสมการและจัดรูปใหม่จะได้

$$U(Z) = U(Z)Z^{-1} + 0.005E(Z) + 0.005E(Z)Z^{-1}$$

$$U(n) = U(n-1) + 0.005E(n) + 0.005E(n-1) \quad (4.10)$$

สามารถนำสมการ (4.10) นี้ไปใช้กับไมโครโปรเซสเซอร์ได้โดยตาม Flow chart ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-7 แสดงการทำงานของเครื่องควบคุมดิจิทัล I


รูปที่ 4-7 แสดง การทำงานของเครื่องควบคุมดิจิทัล I เมื่อ 0.005 และ 0.005 และ  $u$  เป็นตัวแปรที่ถูกเก็บไว้ในหน่วยความจำของเครื่องไมโครโปรเซสเซอร์โดย  $e$  และ  $u$  เป็นตัวแปรแบบอเรียคั้งนี้

กำหนดให้  $e(n) = e[1]$  ตัวแปร  $e$  แบบอเรียคช่องที่ 1 หมายถึงค่าปัจจุบัน  
 $e(n-1) = e[2]$  ตัวแปร  $e$  แบบอเรียคช่องที่ 2 หมายถึงค่าอดีตที่ผ่านมาแล้วใน 1 เวลา

และ

$u(n) = u[1]$  ตัวแปร  $u$  แบบอเรียคช่องที่ 1 หมายถึงค่าปัจจุบัน  
 $u(n-1) = u[2]$  ตัวแปร  $u$  แบบอเรียคช่องที่ 2 หมายถึงค่าอดีตที่ผ่านมาแล้วใน 1 เวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-8 แนวทางในการเขียนโปรแกรมควบคุม บัคคอนเวอร์เตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### ผลการทดลอง


#### การทดลองที่ 1 ทดลองผลิตสัญญาณ PWM จาก AVR

โดยในการทดลองจะทำการรับสัญญาณไฟ DC จากแหล่งจ่ายไฟตรงมีค่า 3-8 V ป้อนเข้าทางอินพุตของ MCP3001 โดยให้  $V_{ref}$  มีค่า 5 V  $V_{ref}$  นี้อยู่ในรูปของโปรแกรมเมื่ออินพุตมีค่ามากขึ้น(จากแหล่งจ่ายไฟตรง) duty cycle ของพัลส์ จะน้อยลง และเมื่ออินพุตมีค่าน้อยลง duty cycle ของพัลส์จากเพิ่มมากขึ้น โดยมีผลการทดลองดังนี้




รูปที่ 5-1 แสดง duty cycle เมื่อมีอินพุตเข้ามา 8 V มี duty cycle = 27.8%


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5-2 แสดง duty cycle เมื่อมีอินพุตเข้ามา 5 V มี duty cycle = 51.1%



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใด รูปที่ 5-3 แสดง duty cycle เมื่อมีอินพุตเข้ามา 4 V มี duty cycle = 64.2%




รูปที่ 5-4 แสดง duty cycle เมื่อมีอินพุตเข้ามา 2 V มี duty cycle = 84.2%


หมายเหตุ การทดลองที่ 1 สัญญาณไฟ DC ที่ได้จะผ่าน R แบ่งครึ่งแรงดัน ดังนั้นแรงดันที่เห็นจะเป็น 2 เท่า

**การทดลองที่ 2 ทดลองวงจรบัคคอนเวอร์เตอร์ขณะ Open loop**


การทดลองนี้หลังจากที่ได้ออกแบบวงจรบัคคอนเวอร์เตอร์ และสามารถเขียนโปรแกรมผลิตสัญญาณ PWM แล้ว นำสัญญาณ PWM ป้อนให้กับ เพาเวอร์มอสเฟตแล้ววัดแรงดันเอาต์พุตที่ได้



เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่สามารถนำเนื้อหาไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของสิทธิ์ทุกครั้งที่มีการนำไปใช้  
 รูปที่ 5-5 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 5 โวลท์ขณะยังไม่ได้ต่อโหลด




รูปที่ 5-6 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 3.8 โวลต์ที่โหลด 1 แอมป์



รูปที่ 5-7 แรงดันเอาต์พุตของบัคคอนเวอร์เตอร์ 3.6 โวลต์ที่โหลด 3 แอมป์

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์หรือการเขียนเพื่อการค้าเท่านั้น เมื่อผู้จัดทำเอกสารนี้ประสงค์จะเผยแพร่หรือใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5-8 แรงดันเอาต์พุตของบ็คคอนเวอร์เตอร์ 3.2 โวลท์ที่โหลด 5 แอมป์


**การทดลองที่ 3 การติดต่อวงจรเชื่อมต้อสัญญาณอนาลอก (Analog interface circuit)**

การทดลองนี้จะทำการวัดสัญญาณดิจิทัลที่ติดต่อกันระหว่าง AVR กับ A2D ในช่วงเริ่มต้นการทำงานควบคุมบ็คคอนเวอร์เตอร์


Tek Run: 10.0MS/s Sample



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
รูปที่ 5-9 สัญญาณที่ขา PD 5 จาก AVR ส่งไปให้ขาCLK ของA2D  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5-10 สัญญาณที่ ขาดout ของA2D ซึ่งจะส่งสัญญาณ ที่ทำการแปลงA/D แล้วส่งให้ขาPD7ของ AVR



รูปที่ 5-11 สัญญาณที่ ขา ซึ่ง AVR ส่งไปให้ ของ AIC เพื่อจะทำการบอกให้ AIC เริ่มต้นส่งข้อมูลที่ทำ  
ทำการแปลง A/Dแล้วให้แก่ AVR ทุกๆ 31.2 KHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5-12 แสดงการเปรียบเทียบสัญญาณ ที่ AVR ส่งให้ A2D เพื่อต้องการรับข้อมูลกับสัญญาณที่ AVR ได้รับข้อมูลที่ทำการแปลงแล้วจาก A2D

การทดลองที่ 4 ทดลองการทำงานโดย Simulink ที่ได้ออกแบบไว้


การทดลองนี้ นำค่าที่ได้จากการคำนวณ มาทำการทดสอบ โดยใช้ Simulink ของ Matlab เพื่อตรวจสอบสนองช่วงทรานเซียนต์



รูปที่ 5-13 แสดงรูปการจำลองการทำงานควบคุมบัคคอนเวอร์เตอร์โดย Simulink ของ


Matlab

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5-14 แสดงรูปช่วงทรานเซียนต์จากการ Simulink

การทดลองที่ 5 แสดงผลการควบคุมในช่วงเริ่มต้นและเปลี่ยนแปลงโหลด



รูปที่ 5-15 แสดงเอาต์พุตของบัคคอนเวอร์เตอร์ในช่วงทรานเซียนต์ขณะยังไม่ต่อโหลด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทวิจารณ์และสรุป

### ผลการทดลอง

1. การทดลองที่ 1 ทดลองผลิตสัญญาณ PWM จาก Microcontroller AVR ผลที่ได้คือสามารถปรับ Duty Cycle ของสัญญาณ PWM ได้ตามการเปลี่ยนแปลงของอินพุตที่เข้ามา
2. การทดลองที่ 2 เป็นการทดลองวงจรบัคคอนเวอร์เตอร์ โดยป้อนสัญญาณ PWM ให้ Duty Cycle พบว่าเมื่อเพิ่มโหลด (Load) แรงดันจะตกลง
3. การทดลองที่ 3 การติดต่่วงจรเชื่อมต่อสัญญาณอนาลอก เป็นการทดสอบดูว่า AVR มีการติดต่อกับ A2D และนำข้อมูลมาประมวลผลที่ได้จริงหรือไม่
4. การทดลองที่ 4 ใช้ Simulink จำลองการทำงานของบัคคอนเวอร์เตอร์ ผลที่ได้สามารถดูแนวโน้มของสัญญาณก่อนจะทดลองจริงได้
5. การทดลองที่ 5 เป็นการทดลองการเขียนโปรแกรมการควบคุม I เพื่อควบคุมบัคคอนเวอร์เตอร์ ผลการทดลองสามารถรักษาระดับแรงดันที่ 5 โวลต์ ลักษณะของกราฟที่ได้จะแตกต่างจากแบบจำลอง (Simulink) เนื่องจากแบบจำลองเป็นอุดมคติ

### ปัญหาที่พบ

1. สัญญาณพัลส์ที่สร้างได้นั้นมีความละเอียดต่ำอยู่ที่ 2% ทำให้ระดับแรงดันเปลี่ยนไป ซึ่งจะสามารถรักษาระดับแรงดันอยู่ในช่วง 4.87-5.24 V
2. มี نویส์เข้ามารบกวนวงจรควบคุมเมื่อมีการต่อแบบ Close Loop ทำให้ข้อมูลที่ได้รับมาจาก A2D มีความผิดพลาดและทำให้ I-Control คำนวณค่าผิดพลาด

### แนวทางในการแก้ปัญหา

1. หาวิธีเขียนโปรแกรมในการสร้างพัลส์ใหม่ให้มีความละเอียดขึ้นหรือหาไอซี PWM ต่อร่วมกับตัว Controller
2. ใช้เทคนิคกำจัดสัญญาณกวน เช่นการ Grounding และ shielding และออกแบบแผ่นปรินท์ให้อุปกรณ์อยู่ใกล้กัน เพื่อลดปัญหาค่าแรงดันระหว่างกราวด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ขอขอบคุณ ดร. ชนินทร์ บุญลักษณ์านุกรณ์ อาจารย์ที่ปรึกษาของกลุ่มข้าพเจ้า

ขอขอบคุณ อ.ถาวร เบญจนาสุทธี ที่ให้คำแนะนำในเรื่อง Digital Controller Design และแนะนำการใช้งาน Simulink ทำให้กลุ่มข้าพเจ้าสามารถนำมาใช้งานได้

ขอขอบคุณ อ.อรรถสิทธิ์ หล้าสกุล หัวหน้าห้อง DSL LAB ที่ได้อนุเคราะห์ให้ใช้เครื่องมือทดลองประจำห้องLAB ทำให้กลุ่มของข้าพเจ้าทำงานลุล่วงไปได้

ขอขอบคุณ อ.กำธร เรือนฝายกาศ อ.ประจำภาควิชา อิเล็กทรอนิกส์ สถาบันเทคโนโลยีราชมงคลวิทยาเขตภาคพายัพ ที่ได้ช่วยอนุเคราะห์ให้คำแนะนำเกี่ยวกับการเขียนโปรแกรม DSP Board เบื้องต้น ทำให้กลุ่มข้าพเจ้าเข้าใจในการทำงานมากขึ้น

ขอขอบคุณ พี่ เจษฎ์ ออสวัสดิ์ ฟีป.โทภาควิศวกรรมสารสนเทศ ที่ได้แนะนำแนวทางในการเขียนโปรแกรมไมโครคอนโทรลเลอร์ และแนวทางในการออกแบบวงจรอิเล็กทรอนิกส์ จนกลุ่มของข้าพเจ้าสามารถทำงานลุล่วงไปได้ด้วยดี

ขอขอบคุณอาจารย์ทางภาควิชา ที่ช่วยประสานความรู้ทางด้านต่างๆ เรื่อยมา ทำให้เกิดความคิดหลากหลาย ไม่ว่าจะเป็นเรื่องเรียน, เรื่องการทำงาน และใช้ชีวิต

และสุดท้ายนี้ขอขอบพระคุณบิดา มารดาที่ยิ่งใหญ่ คอยสั่งสอนสั่งเสียลูกให้ร่ำเรียนหนังสือมาตั้งแต่ยังเด็กจนถึงระดับปริญญาตรี ลูกจะไม่ลืมพระคุณอันล้ำค่านี้เลย

นาย กฤษณ์ สมฤทธิ

นายพิเชษฐ์ ถ้อยทัต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

1. สุวัฒน์ ดั่น, “เทคนิคและการออกแบบสวิตชิงเพาเวอร์ซัพพลาย” ,เอนเทลไทย,2538
2. รศ. วิพันธ์ ปรีชาพานิช, “การวิเคราะห์ระบบควบคุมเวลาติสครีต” , คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง,2541
3. สุเชียร เกียรติสุนทร, “พื้นฐานวิศวกรรมระบบควบคุมในกระบวนการอุตสาหกรรม”, สมาคมส่งเสริมเทคโนโลยี (ไทย-ญี่ปุ่น), 2539
4. Katshiko Okata, “Modern Control Engineering”, Prentice-Hall ,1997.
5. Katshiko Okata, “Discrete-time Control Systems”, Prentice-Hall ,1997.
6. Charles L.Phillips,Royce D.Harbor, “Feedback Control Systems”, Prentice-Hall ,1996.
7. Daniel W.Hart, “Introduction to Power Electronics”, Prentice-Hall ,1997.
8. L.Umanand,S.R.Bhat, “Desing of Magnetic Components for Switched Mode Power Converters”, Wiley Easten Limited, 1992.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
; Program      :Generate PWM by Timer/Counter
; Description  :Timer/Counter1 generates pulse at PWM1 port
; CPU Control  :ATmega163
; File name    :MCP3001.asm
; Assembler   :AVR Studio 3.10
;*****
;.include "g:\avr\inc\m163def.inc"
;.include "g:\avr\inc\2313def.inc"
;.include "g:\avr\inc\8535def.inc"
        .org      $000
        rjmp     reset                ;Reset Handle
;*****
; Define Register
;*****

.def          temp                = r19
.def          C_Vref              = r20
.def          status              = r22
.def          ADC_H               = r23
.def          ADC_L               = r24
.def          flag                = r25
;*****
; Define Constant
;*****
.equ         A2D                  = PortD ; Input Port
.equ         clk                  = 3     ; PD4
.equ         Dout                 = 4     ; PD5
.equ         cs                   = 5     ; PD6
.equ         Vref                 = 0x7F  ; Vref = 2.5Volt
;*****
; Main Program
;*****
reset:     ldi     temp,low(RAMEND)
          out     SPL,temp                ;init Stack Pointer
          ldi     temp,high(RAMEND)
          out     SPH,temp                ;init Stack Pointer
;
; initial port D interface to mcp 3001
          PD3 = Clk      o/p = 1
          PD4 = Dout     i/p = 0
          PD5 = ~CS     o/p = 1

; initial ADC interface PD
          ldi     temp,0b11101111
          out     DDRD,Temp
          ser     temp
          out     PORTD,Temp
          clr     ADC_L
          clr     ADC_H

;Initial ADC Parallel
          ser     temp
          out     DDRB,Temp
          out     PortB,temp
          ldi     C_Vref,Vref
;*****
; Main Program
;*****
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
clock use 400nS (2.5 MHz)
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกพิมพ์ให้มีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

```

main:      cbi      A2D,cs
           nop
           nop
           cbi      A2D,clk ; clk = 0
           nop
           nop
           sbi      A2D,clk ; clk = 1
           nop
           nop
           cbi      A2D,clk ; clk = 0
           nop
           nop
           sbi      A2D,clk ; clk = 1
           nop
           nop
           cbi      A2D,clk ; clk = 0
           nop
           nop
           sbi      A2D,clk ; clk = 1 null bit
           ldi      temp,0xA ; initial loop
           nop
           cbi      A2D,clk ; clk = 0
           nop
           nop
loop:      sbi      A2D,clk ; clk = 1 start read
           sec
           sbis    PIND,Dout
           clc
           rol     ADC L
           cbi      A2D,clk ; clk = 0
           rol     ADC H
           dec     temp
           brne    loop
           nop
           sbi      A2D,cs
           ror     ADC H
           ror     ADC L
           ror     ADC H
           ror     ADC L
           mov     temp,ADC_L ; complete read adc
           clc
           ;
           subi    temp,Vref
           ;
           brcs   Over f
           ;
           cbi      PORTD,6 ;Vin from ADC More than Vref
           rjmp    sk1
;Over f:
           neg     temp
           sbi      PORTD,6

;sk1:      com     temp ; for led only
           out     PORTB,temp

d_loop:    ldi     r20,0x20
           dec     r20
           brne    d_loop

ll:        rjmp    main

:END Program

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
; Program      :I Controller
; Description   :This Program I Controller Generate PWM
;              :Controll Buck Converter
; CPU Control  :ATmega163
; File name    :J pwm1.asm
; Assembler    :AVR Studio' 3.50
; Programmer   :B J
; Last Update  :27/03/03
;*****

```

```

.include "g:\avr\inc\m163def.inc"
        .org      $000
        rjmp     reset          ;Reset Handle
        .org      $0012
        rjmp     T0_int

```

```

;*****
; Define Register
;*****

```

```

.def      temp          = r17
.def      pwm_h         = r18
.def      pwm_l         = r19
.def      re_load      = r20
.def      status       = r21
.def      flag         = r22
.def      Duty         = r23
.def      En           = r24
.def      Vn           = r25
.def      quant        = r15
.def      Alfa         = r16

```

```

;*****
; Define Constant
;*****

```

```

.equ      output        = PortD
.equ      c_vref        = 0x90
.equ      pwm           = 4
.equ      clk           = 3

```

```

;*****
; Main Program
;*****

```

```

reset:

```

```

;initial output 1 = op
        ser      temp
        out      DDRC,temp
        out      PORTC,temp
        ldi     temp,low(RAMEND)
        out      SPL,temp          ;init Stack Pointer
        ldi     temp,high(RAMEND)
        out      SPH,temp          ;init Stack Pointer

```

```

;initial input 0 = ip port a read data from ADC

```

```

        clr     temp
        out      DDRB,temp
        out      DDRA,temp
        ser     temp
        out      PORTB,temp
        out      PORTA,temp

```

```

;initial PWM

```

```

        ldi     pwm_h,-1
        ldi     pwm_l,-1

```

```

; initial timer 0

```

```

        ldi     temp,0x1          ;set timer0 interrupt

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามนำข้อมูลไปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

out        TIMSK,temp
ldi        re load,-1      ;prescale 1
out        TCNT0,re load   ;initial value of timer/counter0
ldi        temp,0b10      ;set set prescale 0 and start timer/count
out        TCCR0,temp
ser        flag
sbi        output,clk      ;clk =0

;initial parameter

ldi        duty,50 ;8D
ldi        Vn,0
ldi        En,0
ldi        alfa,13;0x10
in         temp,PINA
com        temp
mov        alfa,temp
ldi        temp,0x7F
mov        quant,temp

main:      rjmp        main          ;set golbal interrupt

;*****
;  ISR Timer0
;*****

T0 int:

;pulse hi

tst        status
breq       p_low

in         temp,PINA
com        temp
mov        alfa,temp
in         temp,PINB      ;Vin
clc
sbi        En,0x7F        ;E(n)
brcs      o_flow

mul        En,alfa
cp         r0,quant
brlo      n_plus
inc        r1
n_plus:   sub        Vn,r1      ;V(n) = V(n-1)-a*E(n)
brcc      DTY
ldi        Vn,20
rjmp      DTY

o_flow:   neg        En
mul        En,alfa
cp         r0,quant
brlo      O_Nplus
inc        r1

O_Nplus:  add        Vn,r1      ;V(n) = V(n-1)+a*E(n)
brcc      DTY
ldi        Vn,250

DTY:     mul        Vn,duty
mov        En,temp
ldi        pwm_h,0x32
sub        pwm_h,r1
com        pwm_h
mov        pwm_l,r1
com        pwm_l
out        TCNT0,pwm_h
clr        Temp
out        PORTC,Temp
clr        status

E_T0:    reti

;pulse low
o_low:   out        TCNT0,pwm_l

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ใดๆ ทั้งสิ้น อีกทั้งห้ามใช้ข้อมูลนี้เพื่อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
ser      Temp
out      PORTC, Temp
;cbi     output, pwm      ;pwm =0
ser      status
out      SREG, r18
reti
```

```
;END Program
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		
Size	Number	Revision
A4		
Date:	27-Mar-2003	Sheet of
File:	G:\beepcb\Avrprint.ddb	Drawn By:

# MUR8100E, MUR880E

MUR8100E is a Preferred Device

## SWITCHMODE™ Power Rectifiers

### Ultrafast “E” Series with High Reverse Energy Capability

... designed for use in switching power supplies, inverters and as free wheeling diodes, these state-of-the-art devices have the following features:

- 20 mJoules Avalanche Energy Guaranteed
- Excellent Protection Against Voltage Transients in Switching Inductive Load Circuits
- Ultrafast 75 Nanosecond Recovery Time
- 175°C Operating Junction Temperature
- Popular TO-220 Package
- Epoxy Meets UL94, V<sub>0</sub> @ 1/8"
- Low Forward Voltage
- Low Leakage Current
- High Temperature Glass Passivated Junction
- Reverse Voltage to 1000 Volts

#### Mechanical Characteristics:

- Case: Epoxy, Molded
- Weight: 1.9 grams (approximately)
- Finish: All External Surfaces Corrosion Resistant and Terminal Leads are Readily Solderable
- Lead Temperature for Soldering Purposes: 260°C Max. for 10 Seconds
- Shipped 50 units per plastic tube
- Marking: U880E, U8100E

#### MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Peak Repetitive Reverse Voltage	V <sub>RRM</sub>		V
Working Peak Reverse Voltage	V <sub>RWM</sub>		
DC Blocking Voltage	V <sub>R</sub>	800 1000	
Average Rectified Forward Current (Rated V <sub>R</sub> , T <sub>C</sub> = 150°C) Total Device	I <sub>F(AV)</sub>	8.0	A
Peak Repetitive Forward Current (Rated V <sub>R</sub> , Square Wave, 20 kHz, T <sub>C</sub> = 150°C)	I <sub>FM</sub>	16	A
Non-Repetitive Peak Surge Current (Surge Applied at Rated Load Conditions Halfwave, Single Phase, 60 Hz)	I <sub>FSM</sub>	100	A
Operating Junction and Storage Temperature Range	T <sub>J</sub> , T <sub>stg</sub>	-65 to +175	°C



ON Semiconductor™

<http://onsemi.com>

**ULTRAFAST RECTIFIERS**  
**8.0 AMPERES**  
**800–1000 VOLTS**



TO-220AC  
CASE 221B  
PLASTIC

#### MARKING DIAGRAM



U8x0E = Device Code  
x = 8 or 10

#### ORDERING INFORMATION

Device	Package	Shipping
MUR8100E	TO-220	50 Units/Rail
MUR880E	TO-220	50 Units/Rail

Preferred devices are recommended choices for future use and best overall value.

## MUR8100E, MUR880E


### THERMAL CHARACTERISTICS

Characteristic	Symbol	Value	Unit
Maximum Thermal Resistance, Junction to Case	$R_{\theta JC}$	2.0	$^{\circ}C/W$

### ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	MUR880E	MUR8100E	Unit
Maximum Instantaneous Forward Voltage (Note 1.) ( $I_F = 8.0$ Amps, $T_C = 150^{\circ}C$ ) ( $I_F = 8.0$ Amps, $T_C = 25^{\circ}C$ )	$V_F$	1.5 1.8		Volts
Maximum Instantaneous Reverse Current (Note 1.) (Rated dc Voltage, $T_C = 100^{\circ}C$ ) (Rated dc Voltage, $T_C = 25^{\circ}C$ )	$i_R$	500 25		$\mu A$
Maximum Reverse Recovery Time ( $I_F = 1.0$ Amp, $di/dt = 50$ Amps/ $\mu s$ ) ( $I_F = 0.5$ Amp, $i_R = 1.0$ Amp, $I_{REC} = 0.25$ Amp)	$t_{rr}$	100 75		ns
Controlled Avalanche Energy (See Test Circuit in Figure 6. )	$W_{AVAL}$	20		mJ

1. Pulse Test: Pulse Width = 300  $\mu s$ , Duty Cycle  $\leq 2.0\%$ .



# MUR8100E, MUR880E




Figure 1. Typical Forward Voltage




Figure 2. Typical Reverse Current\*




Figure 3. Current Derating, Case




Figure 4. Current Derating, Ambient




Figure 5. Power Dissipation

## MUR8100E, MUR880E




Figure 6. Test Circuit




Figure 7. Current-Voltage Waveforms

The unclamped inductive switching circuit shown in Figure 6. was used to demonstrate the controlled avalanche capability of the new “E” series Ultrafast rectifiers. A mercury switch was used instead of an electronic switch to simulate a noisy environment when the switch was being opened.

When  $S_1$  is closed at  $t_0$  the current in the inductor  $I_L$  ramps up linearly; and energy is stored in the coil. At  $t_1$  the switch is opened and the voltage across the diode under test begins to rise rapidly, due to  $di/dt$  effects, when this induced voltage reaches the breakdown voltage of the diode, it is clamped at  $BV_{DUT}$  and the diode begins to conduct the full load current which now starts to decay linearly through the diode, and goes to zero at  $t_2$ .

By solving the loop equation at the point in time when  $S_1$  is opened; and calculating the energy that is transferred to the diode it can be shown that the total energy transferred is equal to the energy stored in the inductor plus a finite amount of energy from the  $V_{DD}$  power supply while the diode is in

breakdown (from  $t_1$  to  $t_2$ ) minus any losses due to finite component resistances. Assuming the component resistive elements are small Equation (1) approximates the total energy transferred to the diode. It can be seen from this equation that if the  $V_{DD}$  voltage is low compared to the breakdown voltage of the device, the amount of energy contributed by the supply during breakdown is small and the total energy can be assumed to be nearly equal to the energy stored in the coil during the time when  $S_1$  was closed, Equation (2).

The oscilloscope picture in Figure 8. , shows the MUR8100E in this test circuit conducting a peak current of one ampere at a breakdown voltage of 1300 volts, and using Equation (2) the energy absorbed by the MUR8100E is approximately 20 mjoules.


Although it is not recommended to design for this condition, the new “E” series provides added protection against those unforeseen transient viruses that can produce unexplained random failures in unfriendly environments.

EQUATION (1):

$$W_{AVAL} \approx \frac{1}{2} L I_L^2 \left( \frac{BV_{DUT}}{BV_{DUT} - V_{DD}} \right)$$

EQUATION (2):

$$W_{AVAL} \approx \frac{1}{2} L I_L^2$$



CHANNEL 2:

$I_L$   
0.5 AMPS/DIV.

CHANNEL 1:

$V_{DUT}$   
500 VOLTS/DIV.

TIME BASE:

20 μs/DIV.

Figure 8. Current-Voltage Waveforms

# MUR8100E, MUR880E




Figure 9. Thermal Response





Figure 10. Typical Capacitance

# MUR8100E, MUR880E

## PACKAGE DIMENSIONS

TO-220 TWO-LEAD  
CASE 221B-04  
ISSUE D



- NOTES:  
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.  
2. CONTROLLING DIMENSION: INCH.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.595	0.620	15.11	15.75
B	0.380	0.405	9.65	10.29
C	0.160	0.190	4.06	4.82
D	0.025	0.035	0.64	0.89
F	0.142	0.147	3.61	3.73
G	0.190	0.210	4.83	5.33
H	0.110	0.130	2.79	3.30
J	0.018	0.025	0.46	0.64
K	0.500	0.562	12.70	14.27
L	0.045	0.060	1.14	1.52
Q	0.100	0.120	2.54	3.04
R	0.080	0.110	2.04	2.79
S	0.045	0.055	1.14	1.39
T	0.235	0.255	5.97	6.48
U	0.000	0.050	0.000	1.27




Notes



# MUR8100E, MUR880E

SWITCHMODE is a trademark of Semiconductor Components Industries, LLC.

**ON Semiconductor** and  are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

## PUBLICATION ORDERING INFORMATION

### NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor  
P.O. Box 5163, Denver, Colorado 80217 USA  
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada  
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada  
Email: ONlit@hibbertco.com  
Fax Response Line: 303-675-2167 or 800-344-3810 Toll Free USA/Canada

N. American Technical Support: 800-282-9855 Toll Free USA/Canada

### EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303-308-7140 (Mon-Fri 2:30pm to 7:00pm CET)  
Email: ONlit-german@hibbertco.com  
French Phone: (+1) 303-308-7141 (Mon-Fri 2:00pm to 7:00pm CET)  
Email: ONlit-french@hibbertco.com  
English Phone: (+1) 303-308-7142 (Mon-Fri 12:00pm to 5:00pm GMT)  
Email: ONlit@hibbertco.com

### EUROPEAN TOLL-FREE ACCESS\*: 00-800-4422-3781

\*Available from Germany, France, Italy, UK, Ireland

### CENTRAL/SOUTH AMERICA:

Spanish Phone: 303-308-7143 (Mon-Fri 8:00am to 5:00pm MST)  
Email: ONlit-spanish@hibbertco.com  
Toll-Free from Mexico: Dial 01-800-288-2872 for Access –  
then Dial 866-297-9322

### ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303-675-2121 (Tue-Fri 9:00am to 1:00pm, Hong Kong Time)  
Toll Free from Hong Kong & Singapore:  
001-800-4422-3781  
Email: ONlit-asia@hibbertco.com

### JAPAN: ON Semiconductor, Japan Customer Focus Center

4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan 141-0031  
Phone: 81-3-5740-2700  
Email: r14525@onsemi.com

ON Semiconductor Website: <http://onsemi.com>

For additional information, please contact your local Sales Representative.

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของการทำงานเพื่อการค้าเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีจำหน่าย  
MUR8100E/D

**30A, 50V, 0.040 Ohm, N-Channel Power MOSFET**

This is an N-Channel enhancement mode silicon gate power field effect transistor designed for applications such as switching regulators, switching converters, motor drivers, relay drivers and drivers for high power bipolar switching transistors requiring high speed and low gate drive power. This type can be operated directly from integrated circuits.

Formerly developmental type TA9771.

**Ordering Information**


PART NUMBER	PACKAGE	BRAND
BUZ11	TO-220AB	BUZ11

NOTE: When ordering, use the entire part number.


**Features**

- 30A, 50V
- $r_{DS(ON)} = 0.040\Omega$
- SOA is Power Dissipation Limited
- Nanosecond Switching Speeds
- Linear Transfer Characteristics
- High Input Impedance
- Majority Carrier Device
- Related Literature
  - TB334 "Guidelines for Soldering Surface Mount Components to PC Boards"

**Symbol**



**Packaging**



## BUZ11

### Absolute Maximum Ratings $T_C = 25^\circ\text{C}$ , Unless Otherwise Specified

	BUZ11	UNITS
Drain to Source Breakdown Voltage (Note 1) .....	$V_{DS}$	50 V
Drain to Gate Voltage ( $R_{GS} = 20k\Omega$ ) (Note 1) .....	$V_{DGR}$	50 V
Continuous Drain Current $T_C = 30^\circ\text{C}$ .....	$I_D$	30 A
Pulsed Drain Current (Note 3) .....	$I_{DM}$	120 A
Gate to Source Voltage .....	$V_{GS}$	$\pm 20$ V
Maximum Power Dissipation .....	$P_D$	75 W
Linear Derating Factor .....		0.6 $\text{W}/^\circ\text{C}$
Operating and Storage Temperature .....	$T_J, T_{STG}$	-55 to 150 $^\circ\text{C}$
DIN Humidity Category - DIN 40040 .....		E
IEC Climatic Category - DIN IEC 68-1 .....		55/150/56
Maximum Temperature for Soldering		
Leads at 0.063in (1.6mm) from Case for 10s. ....	$T_L$	300 $^\circ\text{C}$
Package Body for 10s, See Techbrief 334 .....	$T_{pkg}$	260 $^\circ\text{C}$

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

#### NOTE:

- $T_J = 25^\circ\text{C}$  to  $125^\circ\text{C}$ .

### Electrical Specifications $T_C = 25^\circ\text{C}$ , Unless Otherwise Specified

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Drain to Source Breakdown Voltage	$BV_{DSS}$	$I_D = 250\mu\text{A}, V_{GS} = 0\text{V}$	50	-	-	V
Gate Threshold Voltage	$V_{GS(TH)}$	$V_{GS} = V_{DS}, I_D = 1\text{mA}$ (Figure 9)	2.1	3	4	V
Zero Gate Voltage Drain Current	$I_{DSS}$	$T_J = 25^\circ\text{C}, V_{DS} = 50\text{V}, V_{GS} = 0\text{V}$	-	20	250	$\mu\text{A}$
		$T_J = 125^\circ\text{C}, V_{DS} = 50\text{V}, V_{GS} = 0\text{V}$	-	100	1000	$\mu\text{A}$
Gate to Source Leakage Current	$I_{GSS}$	$V_{GS} = 20\text{V}, V_{DS} = 0\text{V}$	-	10	100	nA
Drain to Source On Resistance (Note 2)	$r_{DS(ON)}$	$I_D = 15\text{A}, V_{GS} = 10\text{V}$ (Figure 8)	-	0.03	0.04	$\Omega$
Forward Transconductance (Note 2)	$g_{fs}$	$V_{DS} = 25\text{V}, I_D = 15\text{A}$ (Figure 11)	4	8	-	S
Turn-On Delay Time	$t_{d(ON)}$	$V_{CC} = 30\text{V}, I_D = 3\text{A}, V_{GS} = 10\text{V}, R_{GS} = 50\Omega, R_L = 10\Omega$	-	30	45	ns
Rise Time	$t_r$		-	70	110	ns
Turn-Off Delay Time	$t_{d(OFF)}$		-	180	230	ns
Fall Time	$t_f$		-	130	170	ns
Input Capacitance	$C_{ISS}$	$V_{DS} = 25\text{V}, V_{GS} = 0\text{V}, f = 1\text{MHz}$ (Figure 10)	-	1500	2000	pF
Output Capacitance	$C_{OSS}$		-	750	1100	pF
Reverse Transfer Capacitance	$C_{RSS}$		-	250	400	pF
Thermal Resistance Junction to Case	$R_{\theta JC}$		$\leq 1.67$			$^\circ\text{C}/\text{W}$
Thermal Resistance Junction to Ambient	$R_{\theta JA}$		$\leq 75$			$^\circ\text{C}/\text{W}$

### Source to Drain Diode Specifications

PARAMETER	SYMBOL	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Continuous Source to Drain Current	$I_{SD}$	$T_C = 25^\circ\text{C}$	-	-	30	A
Pulsed Source to Drain Current	$I_{SDM}$	$T_C = 25^\circ\text{C}$	-	-	120	A
Source to Drain Diode Voltage	$V_{SD}$	$T_J = 25^\circ\text{C}, I_{SD} = 60\text{A}, V_{GS} = 0\text{V}$	-	1.7	2.6	V
Reverse Recovery Time	$t_{rr}$	$T_J = 25^\circ\text{C}, I_{SD} = 30\text{A}, dI_{SD}/dt = 100\text{A}/\mu\text{s}, V_R = 30\text{V}$	-	200	-	ns
Reverse Recovery Charge	$Q_{RR}$		-	0.25	-	$\mu\text{C}$

#### NOTES:

- Pulse Test: Pulse width  $\leq 300\text{ms}$ , duty cycle  $\leq 2\%$ .
- Repetitive rating: pulse width limited by maximum junction temperature. See Transient Thermal Impedance curve (Figure 3).

# BUZ11

## Typical Performance Curves Unless Otherwise Specified




FIGURE 1. NORMALIZED POWER DISSIPATION vs CASE TEMPERATURE




FIGURE 2. MAXIMUM CONTINUOUS DRAIN CURRENT vs CASE TEMPERATURE




FIGURE 3. MAXIMUM TRANSIENT THERMAL IMPEDANCE




FIGURE 4. FORWARD BIAS SAFE OPERATING AREA




FIGURE 5. OUTPUT CHARACTERISTICS

# BUZ11

## Typical Performance Curves Unless Otherwise Specified (Continued)




FIGURE 6. TRANSFER CHARACTERISTICS




FIGURE 7. DRAIN TO SOURCE ON RESISTANCE vs GATE VOLTAGE AND DRAIN CURRENT




FIGURE 8. DRAIN TO SOURCE ON RESISTANCE vs JUNCTION TEMPERATURE




FIGURE 9. GATE THRESHOLD VOLTAGE vs JUNCTION TEMPERATURE




FIGURE 10. CAPACITANCE vs DRAIN TO SOURCE VOLTAGE




FIGURE 11. TRANSCONDUCTANCE vs DRAIN CURRENT

# BUZ11

## Typical Performance Curves Unless Otherwise Specified (Continued)




FIGURE 12. SOURCE TO DRAIN DIODE VOLTAGE




FIGURE 13. GATE TO SOURCE VOLTAGE vs GATE CHARGE

## Test Circuits and Waveforms




FIGURE 14. SWITCHING TIME TEST CIRCUIT




FIGURE 15. RESISTIVE SWITCHING WAVEFORMS




FIGURE 16. GATE CHARGE TEST CIRCUIT




FIGURE 17. GATE CHARGE WAVEFORMS

## TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not intended to be an exhaustive list of all such trademarks.

ACE <sup>x</sup> ™	FAST <sup>®</sup>	PACMAN™	SuperSOT™_3
Bottomless™	FASTr™	POP™	SuperSOT™_6
CoolFET™	GlobalOptoisolator™	PowerTrench <sup>®</sup>	SuperSOT™_8
CROSSVOLT™	GTO™	QFET™	SyncFET™
DenseTrench™	HiSeC™	QS™	TinyLogic™
DOME™	ISOPLANAR™	QT Optoelectronics™	UHC™
EcoSPARK™	LittleFET™	Quiet Series™	UltraFET™
E <sup>2</sup> CMOS™	MicroFET™	SILENT SWITCHER <sup>®</sup>	VCX™
EnSigna™	MICROWIRE™	SMART START™	
FACT™	OPTOLOGIC™	Star* Power™	
FACT Quiet Series™	OPTOPLANAR™	Stealth™	

## DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

## LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, or (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in significant injury to the user.

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

## PRODUCT STATUS DEFINITIONS

### Definition of Terms

Datasheet Identification	Product Status	Definition
Advance Information	Formative or In Design	This datasheet contains the design specifications for product development. Specifications may change in any manner without notice.
Preliminary	First Production	This datasheet contains preliminary data, and supplementary data will be published at a later date. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
No Identification Needed	Full Production	This datasheet contains final specifications. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.
Obsolete	Not In Production	This datasheet contains specifications on a product that has been discontinued by Fairchild semiconductor. The datasheet is printed for reference information only.

Rev. H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**MICROCHIP**

# MCP3001

## 2.7V 10-Bit A/D Converter with SPI™ Serial Interface

### Features

- 10-bit resolution
- $\pm 1$  LSB max DNL
- $\pm 1$  LSB max INL
- On-chip sample and hold
- SPI™ serial interface (modes 0,0 and 1,1)
- Single supply operation: 2.7V - 5.5V
- 200 ksp/s sampling rate at 5V
- 75 ksp/s sampling rate at 2.7V
- Low power CMOS technology
  - 5 nA typical standby current, 2  $\mu$ A max
  - 500  $\mu$ A max active current at 5V
- Industrial temp range: -40°C to +85°C
- 8-pin PDIP, SOIC, MSOP and TSSOP packages

### Applications

- Sensor Interface
- Process Control
- Data Acquisition
- Battery Operated Systems

### Description

The Microchip Technology Inc. MCP3001 is a successive approximation 10-bit A/D converter (ADC) with on-board sample and hold circuitry. The device provides a single pseudo-differential input. Differential Nonlinearity (DNL) and Integral Nonlinearity (INL) are both specified at  $\pm 1$  LSB max. Communication with the device is done using a simple serial interface compatible with the SPI protocol. The device is capable of sample rates up to 200 ksp/s at a clock rate of 2.8 MHz. The MCP3001 operates over a broad voltage range (2.7V - 5.5V). Low current design permits operation with a typical standby current of only 5 nA and a typical active current of 400  $\mu$ A. The device is offered in 8-pin PDIP, MSOP, TSSOP and 150 mil SOIC packages.

### Package Types

PDIP, MSOP, SOIC, TSSOP





Illustration not to scale

### Functional Block Diagram



SPI™ is a trademark of Motorola Inc.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 © 2001 Microchip Technology Inc. ห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเนื้อหาไปใช้

# MCP3001

## 1.0 ELECTRICAL CHARACTERISTICS

### 1.1 Maximum Ratings\*

$V_{DD}$ .....7.0V  
 All inputs and outputs w.r.t.  $V_{SS}$ ..... -0.6V to  $V_{DD}$  +0.6V  
 Storage temperature .....-65°C to +150°C  
 Ambient temp. with power applied .....-65°C to +125°C  
 ESD protection on all pins (HBM).....> 4kV

\*Notice: Stresses above those listed under "Maximum ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at those or any other conditions above those indicated in the operational listings of this specification is not implied. Exposure to maximum rating conditions for extended periods may affect device reliability.

## PIN FUNCTION TABLE

Name	Function
$V_{DD}$	+2.7V to 5.5V Power Supply
$V_{SS}$	Ground
IN+	Positive Analog Input
IN-	Negative Analog Input
CLK	Serial Clock
$D_{OUT}$	Serial Data Out
CS/SHDN	Chip Select/Shutdown Input
$V_{REF}$	Reference Voltage Input

## ELECTRICAL CHARACTERISTICS

All parameters apply at  $V_{DD} = 5V$ ,  $V_{SS} = 0V$ ,  $V_{REF} = 5V$ ,  $T_{AMB} = -40^{\circ}C$  to  $+85^{\circ}C$ ,  $f_{SAMPLE} = 200$  ksp/s and  $f_{CLK} = 14 * f_{SAMPLE}$ , unless otherwise noted. Typical values apply for  $V_{DD} = 5V$ ,  $T_{AMB} = 25^{\circ}C$ , unless otherwise noted.

Parameter	Sym	Min	Typ	Max	Units	Conditions
<b>Conversion Rate:</b>						
Conversion Time	$t_{CONV}$	—	—	10	clock cycles	
Analog Input Sample Time	$t_{SAMPLE}$		1.5		clock cycles	
Throughput Rate	$f_{SAMPLE}$	—	—	200 75	ksp/s ksp/s	$V_{DD} = V_{REF} = 5V$ $V_{DD} = V_{REF} = 2.7V$
<b>DC Accuracy:</b>						
Resolution			10		bits	
Integral Nonlinearity	INL	—	$\pm 0.5$	$\pm 1$	LSB	
Differential Nonlinearity	DNL	—	$\pm 0.25$	$\pm 1$	LSB	No missing codes over temperature
Offset Error		—	—	$\pm 1.5$	LSB	
Gain Error		—	—	$\pm 1$	LSB	
<b>Dynamic Performance:</b>						
Total Harmonic Distortion	THD	—	-76	—	dB	$V_{IN} = 0.1V$ to $4.9V @ 1$ kHz
Signal to Noise and Distortion (SINAD)	SINAD	—	61	—	dB	$V_{IN} = 0.1V$ to $4.9V @ 1$ kHz
Spurious Free Dynamic Range	SFDR	—	80	—	dB	$V_{IN} = 0.1V$ to $4.9V @ 1$ kHz
<b>Reference Input:</b>						
Voltage Range	$V_{REF}$	0.25	—	$V_{DD}$	V	Note 2
Current Drain	$I_{REF}$	—	90 0.001	150 3	$\mu A$ $\mu A$	$\overline{CS} = V_{DD} = 5V$

Note 1: This parameter is guaranteed by characterization and not 100% tested.

2: See graph that relates linearity performance to  $V_{REF}$  level.

3: Because the sample cap will eventually lose charge, clock rates below 10 kHz can affect linearity performance, especially at elevated temperatures.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MCP3001

All parameters apply at  $V_{DD} = 5V$ ,  $V_{SS} = 0V$ ,  $V_{REF} = 5V$ ,  $T_{AMB} = -40^{\circ}C$  to  $+85^{\circ}C$ ,  $f_{SAMPLE} = 200$  kpsps and  $f_{CLK} = 14 * f_{SAMPLE}$  unless otherwise noted. Typical values apply for  $V_{DD} = 5V$ ,  $T_{AMB} = 25^{\circ}C$ , unless otherwise noted.

Parameter	Sym	Min	Typ	Max	Units	Conditions
<b>Temperature Ranges:</b>						
Specified Temperature Range	$T_A$	-40	—	+85	$^{\circ}C$	
Operating Temperature Range	$T_A$	-40	—	+85	$^{\circ}C$	
Storage Temperature Range	$T_A$	-65	—	+150	$^{\circ}C$	
<b>Thermal Package Resistance:</b>						
Thermal Resistance, 8L-PDIP	$\theta_{JA}$	—	85	—	$^{\circ}C/W$	
Thermal Resistance, 8L-SOIC	$\theta_{JA}$	—	163	—	$^{\circ}C/W$	
Thermal Resistance, 8L-MSOP	$\theta_{JA}$	—	206	—	$^{\circ}C/W$	
Thermal Resistance, 8L-TSSOP	$\theta_{JA}$	—	—	—	$^{\circ}C/W$	
<b>Analog Inputs:</b>						
Input Voltage Range (IN+)	IN+	IN-	—	$V_{REF} + IN-$	V	
Input Voltage Range (IN-)	IN-	$V_{SS} - 100$	—	$V_{SS} + 100$	mV	
Leakage Current		—	0.001	$\pm 1$	$\mu A$	
Switch Resistance	$R_{SS}$	—	1K	—	$\Omega$	See Figure 4-1
Sample Capacitor	$C_{SAMPLE}$	—	20	—	pF	See Figure 4-1
<b>Digital Input/Output:</b>						
Data Coding Format		Straight Binary				
High Level Input Voltage	$V_{IH}$	$0.7 V_{DD}$	—	—	V	
Low Level Input Voltage	$V_{IL}$	—	—	$0.3 V_{DD}$	V	
High Level Output Voltage	$V_{OH}$	4.1	—	—	V	$I_{OH} = -1$ mA, $V_{DD} = 4.5V$
Low Level Output Voltage	$V_{OL}$	—	—	0.4	V	$I_{OL} = 1$ mA, $V_{DD} = 4.5V$
Input Leakage Current	$I_{LI}$	-10	—	10	$\mu A$	$V_{IN} = V_{SS}$ or $V_{DD}$
Output Leakage Current	$I_{LO}$	-10	—	10	$\mu A$	$V_{OUT} = V_{SS}$ or $V_{DD}$
Pin Capacitance (all inputs/outputs)	$C_{IN}, C_{OUT}$	—	—	10	pF	$V_{DD} = 5.0V$ (Note 1) $T_{AMB} = 25^{\circ}C$ , $f = 1$ MHz
<b>Timing Parameters:</b>						
Clock Frequency	$f_{CLK}$	—	—	2.8 1.05	MHz MHz	$V_{DD} = 5V$ (Note 3) $V_{DD} = 2.7V$ (Note 3)
Clock High Time	$t_{HI}$	160	—	—	ns	
Clock Low Time	$t_{LO}$	160	—	—	ns	
CS Fall To First Rising CLK Edge	$t_{SUCS}$	100	—	—	ns	
CLK Fall To Output Data Valid	$t_{DO}$	—	—	125 200	ns ns	$V_{DD} = 5V$ , See Figure 1-2 $V_{DD} = 2.7$ , See Figure 1-2
CLK Fall To Output Enable	$t_{EN}$	—	—	125 200	ns ns	$V_{DD} = 5V$ , See Figure 1-2 $V_{DD} = 2.7$ , See Figure 1-2
CS Rise To Output Disable	$t_{DIS}$	—	—	100	ns	See test circuits, Figure 1-2 (Note 1)
CS Disable Time	$t_{CSH}$	350	—	—	ns	
$D_{OUT}$ Rise Time	$t_R$	—	—	100	ns	See test circuits, Figure 1-2 (Note 1)
$D_{OUT}$ Fall Time	$t_F$	—	—	100	ns	See test circuits, Figure 1-2 (Note 1)

**Note 1:** This parameter is guaranteed by characterization and not 100% tested.

**2:** See graph that relates linearity performance to  $V_{REF}$  level.

**3:** Because the sample cap will eventually lose charge, clock rates below 10 kHz can affect linearity performance, especially at elevated temperatures.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MCP3001

All parameters apply at  $V_{DD} = 5V$ ,  $V_{SS} = 0V$ ,  $V_{REF} = 5V$ ,  $T_{AMB} = -40^{\circ}C$  to  $+85^{\circ}C$ ,  $f_{SAMPLE} = 200$  ksp/s and  $f_{CLK} = 14 * f_{SAMPLE}$ , unless otherwise noted. Typical values apply for  $V_{DD} = 5V$ ,  $T_{AMB} = 25^{\circ}C$ , unless otherwise noted.

Parameter	Sym	Min	Typ	Max	Units	Conditions
<b>Power Requirements:</b>						
Operating Voltage	$V_{DD}$	2.7	—	5.5	V	
Operating Current	$I_{DD}$	—	400 210	500	$\mu A$ $\mu A$	$V_{DD} = 5.0V$ , $D_{OUT}$ unloaded $V_{DD} = 2.7V$ , $D_{OUT}$ unloaded
Standby Current	$I_{DDs}$	—	0.005	2	$\mu A$	$CS = V_{DD} = 5.0V$

- Note 1:** This parameter is guaranteed by characterization and not 100% tested.  
**Note 2:** See graph that relates linearity performance to  $V_{REF}$  level.  
**Note 3:** Because the sample cap will eventually lose charge, clock rates below 10 kHz can affect linearity performance, especially at elevated temperatures.




FIGURE 1-1: Serial Timing.




FIGURE 1-2: Test Circuits.



Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  ksp/s,  $f_{CLK} = 14 \times \text{Sample Rate}$ ,  $T_A = 25^\circ\text{C}$




FIGURE 2-7: Integral Nonlinearity (INL) vs. Temperature.




FIGURE 2-10: Integral Nonlinearity (INL) vs. Temperature ( $V_{DD} = 2.7V$ ).




FIGURE 2-8: Differential Nonlinearity (DNL) vs. Sample Rate.




FIGURE 2-11: Differential Nonlinearity (DNL) vs. Sample Rate ( $V_{DD} = 2.7V$ ).




FIGURE 2-9: Differential Nonlinearity (DNL) vs.  $V_{REF}$ .




FIGURE 2-12: Differential Nonlinearity (DNL) vs.  $V_{REF}$  ( $V_{DD} = 2.7V$ ).

# MCP3001

Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  kpsps,  $f_{CLK} = 14 * \text{Sample Rate}$ ,  $T_A = 25^\circ\text{C}$




FIGURE 2-13: Differential Nonlinearity (DNL) vs. Code (Representative Part).




FIGURE 2-16: Differential Nonlinearity (DNL) vs. Code (Representative Part,  $V_{DD} = 2.7V$ ).




FIGURE 2-14: Differential Nonlinearity (DNL) vs. Temperature.




FIGURE 2-17: Differential Nonlinearity (DNL) vs. Temperature ( $V_{DD} = 2.7V$ ).




FIGURE 2-15: Gain Error vs.  $V_{REF}$ .




FIGURE 2-18: Offset Error vs.  $V_{REF}$ .

Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  ksp/s,  $f_{CLK} = 14 * \text{Sample Rate}$ ,  $T_A = 25^\circ C$




FIGURE 2-19: Gain Error vs. Temperature.



FIGURE 2-22: Offset Error vs. Temperature.




FIGURE 2-20: Signal to Noise Ratio (SNR) vs. Input Frequency.




FIGURE 2-23: Signal to Noise and Distortion (SINAD) vs. Input Frequency.




FIGURE 2-21: Total Harmonic Distortion (THD) vs. Input Frequency.




FIGURE 2-24: Signal to Noise and Distortion (SINAD) vs. Input Signal Level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MCP3001

Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  kps,  $f_{CLK} = 14 * \text{Sample Rate}$ ,  $T_A = 25^\circ C$




FIGURE 2-25: Effective Number of Bits (ENOB) vs.  $V_{REF}$ .




FIGURE 2-28: Effective Number of Bits (ENOB) vs. Input Frequency.




FIGURE 2-26: Spurious Free Dynamic Range (SFDR) vs. Input Frequency.




FIGURE 2-29: Power Supply Rejection (PSR) vs. Ripple Frequency.




FIGURE 2-27: Frequency Spectrum of 10 kHz Input (Representative Part).




FIGURE 2-30: Frequency Spectrum of 1 kHz Input (Representative Part,  $V_{DD} = 2.7V$ ).

# MCP3001

Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  ksp/s,  $f_{CLK} = 14 \times \text{Sample Rate}$ ,  $T_A = 25^\circ C$




FIGURE 2-31:  $I_{DD}$  vs.  $V_{DD}$ .




FIGURE 2-34:  $I_{REF}$  vs.  $V_{DD}$ .




FIGURE 2-32:  $I_{DD}$  vs. Clock Frequency.




FIGURE 2-35:  $I_{REF}$  vs. Clock Frequency.




FIGURE 2-33:  $I_{DD}$  vs. Temperature.




FIGURE 2-36:  $I_{REF}$  vs. Temperature.

# MCP3001

Note: Unless otherwise indicated,  $V_{DD} = V_{REF} = 5V$ ,  $f_{SAMPLE} = 200$  ksp/s,  $f_{CLK} = 14 \times \text{Sample Rate}$ ,  $T_A = 25^\circ\text{C}$




FIGURE 2-37:  $I_{DDS}$  vs.  $V_{DD}$ .




FIGURE 2-39: Analog Input Leakage Current vs. Temperature.




FIGURE 2-38:  $I_{DDS}$  vs. Temperature.

## 3.0 PIN DESCRIPTIONS

### 3.1 IN+

Positive analog input. This input can vary from IN- to  $V_{REF} + IN-$ .

### 3.2 IN-

Negative analog input. This input can vary  $\pm 100$  mV from  $V_{SS}$ .

### 3.3 $\overline{CS}/SHDN$ (Chip Select/Shutdown)

The  $\overline{CS}/SHDN$  pin is used to initiate communication with the device when pulled low and will end a conversion and put the device in low power standby when pulled high. The  $\overline{CS}/SHDN$  pin must be pulled high between conversions.

### 3.4 CLK (Serial Clock)

The SPI clock pin is used to initiate a conversion and to clock out each bit of the conversion as it takes place. See Section 6.2 for constraints on clock speed.

### 3.5 DOUT (Serial Data output)

The SPI serial data output pin is used to shift out the results of the A/D conversion. Data will always change on the falling edge of each clock as the conversion takes place.

## 4.0 DEVICE OPERATION

The MCP3001 A/D converter employs a conventional SAR architecture. With this architecture, a sample is acquired on an internal sample/hold capacitor for 1.5 clock cycles starting on the first rising edge of the serial clock after CS has been pulled low. Following this sample time, the input switch of the converter opens and the device uses the collected charge on the internal sample and hold capacitor to produce a serial 10-bit digital output code. Conversion rates of 200 ksp/s are possible on the MCP3001. See Section 6.2 for information on minimum clock rates. Communication with the device is done using a 3-wire SPI-compatible interface.

### 4.1 Analog Inputs

The MCP3001 provides a single pseudo-differential input. The IN+ input can range from IN- to  $(V_{REF} + IN-)$ . The IN- input is limited to  $\pm 100$  mV from the  $V_{SS}$  rail. The IN- input can be used to cancel small signal common-mode noise which is present on both the IN+ and IN- inputs.

For the A/D Converter to meet specification, the charge holding capacitor,  $C_{SAMPLE}$  must be given enough time to acquire a 10-bit accurate voltage level during the 1.5 clock cycle sampling period. The analog input model is shown in Figure 4-1.

In this diagram, it is shown that the source impedance ( $R_S$ ) adds to the internal sampling switch, ( $R_{SS}$ ) impedance, directly affecting the time that is required to charge the capacitor,  $C_{SAMPLE}$ . Consequently, a larger source impedance increases the offset, gain, and integral linearity errors of the conversion.

Ideally, the impedance of the signal source should be near zero. This is achievable with an operational amplifier such as the MCP601, which has a closed loop output impedance of tens of ohms. The adverse affects of higher source impedances are shown in Figure 4-2.

If the voltage level of IN+ is equal to or less than IN-, the resultant code will be 000h. If the voltage at IN+ is equal to or greater than  $\{V_{REF} + (IN-) - 1 \text{ LSB}\}$ , then the output code will be 3FFh. If the voltage level at IN- is more than 1 LSB below  $V_{SS}$ , then the voltage level at the IN+ input will have to go below  $V_{SS}$  to see the 000h output code. Conversely, if IN- is more than 1 LSB above  $V_{SS}$ , then the 3FFh code will not be seen unless the IN+ input level goes above  $V_{REF}$  level.

### 4.2 Reference Input

The reference input ( $V_{REF}$ ) determines the analog input voltage range and the LSB size, as shown below.

$$LSB \text{ Size} = \frac{V_{REF}}{1024}$$

As the reference input is reduced, the LSB size is reduced accordingly. The theoretical digital output code produced by the A/D Converter is a function of the analog input signal and the reference input as shown below.

$$Digital \text{ Output Code} = \frac{1024 * V_{IN}}{V_{REF}}$$

where:

$$V_{IN} = \text{analog input voltage} = V(IN+) - V(IN-)$$

$$V_{REF} = \text{reference voltage}$$

When using an external voltage reference device, the system designer should always refer to the manufacturer's recommendations for circuit layout. Any instability in the operation of the reference device will have a direct effect on the operation of the ADC.

# MCP3001




FIGURE 4-1: Analog Input Model.




FIGURE 4-2: Maximum Clock Frequency vs. Input Resistance ( $R_S$ ) to maintain less than a 0.1LSB deviation in INL from nominal conditions.

## 5.0 SERIAL COMMUNICATIONS

Communication with the device is done using a standard SPI compatible serial interface. Initiating communication with the MCP3001 begins with the  $\overline{CS}$  going low. If the device was powered up with the  $\overline{CS}$  pin low, it must be brought high and back low to initiate communication. The device will begin to sample the analog input on the first rising edge after  $\overline{CS}$  goes low. The sample period will end in the falling edge of the second clock, at which time the device will output a low null bit. The next 10 clocks will output the result of the conversion with MSB first, as shown in Figure 5-1. Data is always output from the device on the falling edge of the clock. If all 10 data bits have been transmitted and the

device continues to receive clocks while the  $\overline{CS}$  is held low, the device will output the conversion result LSB first, as shown in Figure 5-2. If more clocks are provided to the device while  $\overline{CS}$  is still low (after the LSB first data has been transmitted), the device will clock out zeros indefinitely.

If it is desired, the  $\overline{CS}$  can be raised to end the conversion period at any time during the transmission. Faster conversion rates can be obtained by using this technique if not all the bits are captured before starting a new cycle. Some system designers use this method by capturing only the highest order 8 bits and 'throwing away' the lower 2 bits.




FIGURE 5-1: Communication with MCP3001 (MSB first Format).




FIGURE 5-2: Communication with MCP3001 (LSB first Format).

## 6.0 APPLICATIONS INFORMATION

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับเอาไว้ใช้เท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า

# MCP3001

## 6.1 Using the MCP3001 with Microcontroller SPI Ports

With most microcontroller SPI ports, it is required to clock out eight bits at a time. If this is the case, it will be necessary to provide more clocks than are required for the MCP3001. As an example, Figure 6-1 and Figure 6-2 show how the MCP3001 can be interfaced to a microcontroller with a standard SPI port. Since the MCP3001 always clocks data out on the falling edge of clock, the MCU SPI port must be configured to match this operation. SPI Mode 0,0 (clock idles low) and SPI Mode 1,1 (clock idles high) are both compatible with the MCP3001. Figure 6-1 depicts the operation shown in SPI Mode 0,0, which requires that the CLK from the microcontroller idles in the 'low' state. As shown in the diagram, the MSB is clocked out of the ADC on the falling edge of the third clock pulse. After the first eight clocks have been sent to the device, the microcontroller's receive buffer will contain two unknown bits (the

output is at high impedance for the first two clocks), the null bit and the highest order five bits of the conversion. After the second eight clocks have been sent to the device, the MCU receive register will contain the lowest order five bits and the B1-B4 bits repeated as the ADC has begun to shift out LSB first data with the extra clocks. Typical procedure would then call for the lower order byte of data to be shifted right by three bits to remove the extra B1-B4 bits. The B9-B5 bits are then rotated 3 bits to the right with B7-B5 rotating from the high order byte to the lower order byte. Easier manipulation of the converted data can be obtained by using this method.

Figure 6-2 shows SPI Mode 1,1 communication which requires that the clock idles in the high state. As with mode 0,0, the ADC outputs data on the falling edge of the clock and the MCU latches data from the ADC in on the rising edge of the clock.




FIGURE 6-1: SPI Communication with the MCP3001 using 8-bit segments (Mode 0,0: SCLK idles low).




FIGURE 6-2: SPI Communication with the MCP3001 using 8-bit segments (Mode 1,1: SCLK idles high).


## 6.2 Maintaining Minimum Clock Speed

When the MCP3001 initiates the sample period, charge is stored on the sample capacitor. When the sample period is complete, the device converts one bit for each clock that is received. It is important for the user to note that a slow clock rate will allow charge to bleed off the sample cap while the conversion is taking place. At 85°C (worst case condition), the part will maintain proper charge on the sample cap for 700  $\mu$ s at  $V_{DD} = 2.7V$  and 1.5 ms at  $V_{DD} = 5V$ . This means that at  $V_{DD} = 2.7V$ , the time it takes to transmit the first 14 clocks must not exceed 700  $\mu$ s. Failure to meet this criterion may induce linearity errors into the conversion outside the rated specifications.

## 6.3 Buffering/Filtering the Analog Inputs

If the signal source for the ADC is not a low impedance source, it will have to be buffered or inaccurate conversion results may occur. See Figure 4-2. It is also recommended that a filter be used to eliminate any signals that may be aliased back into the conversion results. This is illustrated in Figure 6-3 where an op amp is used to drive, filter and gain the analog input of the MCP3001. This amplifier provides a low impedance source for the converter input and a low pass filter, which eliminates unwanted high frequency noise.

Low pass (anti-aliasing) filters can be designed using Microchip's interactive FilterLab™ software. FilterLab will calculate capacitor and resistor values, as well as determine the number of poles that are required for the application. For more information on filtering signals, see the application note AN699 "Anti-Aliasing Analog Filters for Data Acquisition Systems."




**FIGURE 6-3:** The MCP601 operational amplifier is used to implement a 2nd order anti-aliasing filter for the signal being converted by the MCP3001.

## 6.4 Layout Considerations

When laying out a printed circuit board for use with analog components, care should be taken to reduce noise wherever possible. A bypass capacitor should always be used with this device and should be placed as close as possible to the device pin. A bypass capacitor value of 1  $\mu$ F is recommended.

Digital and analog traces should be separated as much as possible on the board and no traces should run underneath the device or the bypass capacitor. Extra precautions should be taken to keep traces with high frequency signals (such as clock lines) as far as possible from analog traces.

Use of an analog ground plane is recommended in order to keep the ground potential the same for all devices on the board. Providing  $V_{DD}$  connections to devices in a "star" configuration can also reduce noise by eliminating current return paths and associated errors. See Figure 6-4. For more information on layout tips when using ADC, refer to AN-688 "Layout Tips for 12-Bit A/D Converter Applications".



**FIGURE 6-4:**  $V_{DD}$  traces arranged in a 'Star' configuration in order to reduce errors caused by current return paths.


# MCP3001

## 7.0 PACKAGING INFORMATION


### 7.1 Package Marking Information

ILLUSTRATIONS NOT TO SCALE

8-Lead PDIP (300 mil)




Example:




8-Lead SOIC (150 mil)




Example:




8-Lead MSOP




Example:



8-Lead TSSOP



Example:




**Legend:** XX...X Customer specific information\*  
 YY Year code (last 2 digits of calendar year)  
 WW Week code (week of January 1 is week '01')  
 NNN Alphanumeric traceability code

**Note:** In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line thus limiting the number of available characters for customer specific information.

\* Standard device marking consists of Microchip part number, year code, week code, and traceability code.

# MCP3001

## 8-Lead Plastic Dual In-line (P) – 300 mil (PDIP)





Dimension	Units	INCHES*			MILLIMETERS		
		MIN	NOM	MAX	MIN	NOM	MAX
Number of Pins	n		8			8	
Pitch	p		.100			2.54	
Top to Seating Plane	A	.140	.155	.170	3.56	3.94	4.32
Molded Package Thickness	A2	.115	.130	.145	2.92	3.30	3.68
Base to Seating Plane	A1	.015			0.38		
Shoulder to Shoulder Width	E	.300	.313	.325	7.62	7.94	8.26
Molded Package Width	E1	.240	.250	.260	6.10	6.35	6.60
Overall Length	D	.360	.373	.385	9.14	9.46	9.78
Tip to Seating Plane	L	.125	.130	.135	3.18	3.30	3.43
Lead Thickness	c	.008	.012	.015	0.20	0.29	0.38
Upper Lead Width	B1	.045	.058	.070	1.14	1.46	1.78
Lower Lead Width	B	.014	.018	.022	0.36	0.46	0.56
Overall Row Spacing	§ eB	.310	.370	.430	7.87	9.40	10.92
Mold Draft Angle Top	α	5	10	15	5	10	15
Mold Draft Angle Bottom	β	5	10	15	5	10	15

\* Controlling Parameter  
 § Significant Characteristic

Notes:  
 Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .010" (0.254mm) per side.  
 JEDEC Equivalent: MS-001  
 Drawing No. C04-018

# MCP3001

8-Lead Plastic Small Outline (SN) – Narrow, 150 mil (SOIC)




Dimension Limits	Units	INCHES*			MILLIMETERS		
		MIN	NOM	MAX	MIN	NOM	MAX
Number of Pins	n			8			
Pitch	P		.050			1.27	
Overall Height	A	.053	.061	.069	1.35	1.55	1.75
Molded Package Thickness	A2	.052	.056	.061	1.32	1.42	1.55
Standoff §	A1	.004	.007	.010	0.10	0.18	0.25
Overall Width	E	.228	.237	.244	5.79	6.02	6.20
Molded Package Width	E1	.146	.154	.157	3.71	3.91	3.99
Overall Length	D	.189	.193	.197	4.80	4.90	5.00
Chamfer Distance	h	.010	.015	.020	0.25	0.38	0.51
Foot Length	L	.019	.025	.030	0.48	0.62	0.76
Foot Angle	f	0	4	8	0	4	8
Lead Thickness	c	.008	.009	.010	0.20	0.23	0.25
Lead Width	B	.013	.017	.020	0.33	0.42	0.51
Mold Draft Angle Top	α	0	12	15	0	12	15
Mold Draft Angle Bottom	β	0	12	15	0	12	15

\* Controlling Parameter  
§ Significant Characteristic

**Note:**  
Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .010" (0.254mm) per side.  
JEDEC Equivalent: MS-012  
Drawing No. 004-057

# MCP3001

## 8-Lead Plastic Micro Small Outline Package (MSOP)



Dimension Limits	Units	INCHES			MILLIMETERS*		
		MIN	NOM	MAX	MIN	NOM	MAX
Number of Pins	n		8				8
Pitch	p		.026			0.65	
Overall Height	A			.044			1.18
Molded Package Thickness	A2	.030	.034	.038	0.76	0.86	0.97
Standoff §	A1	.002		.006	0.05		0.15
Overall Width	E	.184	.193	.200	4.67	4.90	5.08
Molded Package Width	E1	.114	.118	.122	2.90	3.00	3.10
Overall Length	D	.114	.118	.122	2.90	3.00	3.10
Foot Length	L	.016	.022	.028	0.40	0.55	0.70
Footprint (Reference)	F	.035	.037	.039	0.90	0.95	1.00
Foot Angle	φ	0		6	0		6
Lead Thickness	c	.004	.006	.008	0.10	0.15	0.20
Lead Width	B	.010	.012	.016	0.25	0.30	0.40
Mold Draft Angle Top	α		7			7	
Mold Draft Angle Bottom	β		7			7	

\*Controlling Parameter  
§ Significant Characteristic

### Notes:



Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .010" (0.254mm) per side.

Drawing No. C04-111

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MCP3001

## 8-Lead Plastic Thin Shrink Small Outline (ST) – 4.4 mm (TSSOP)



Dimension Limits	Units	INCHES			MILLIMETERS*		
		MIN	NOM	MAX	MIN	NOM	MAX
Number of Pins	n		8			8	
Pitch	p		.026			0.65	
Overall Height	A			.043			1.10
Molded Package Thickness	A2	.033	.035	.037	0.85	0.90	0.95
Standoff §	A1	.002	.004	.006	0.05	0.10	0.15
Overall Width	E	.246	.251	.256	6.25	6.38	6.50
Molded Package Width	E1	.169	.173	.177	4.30	4.40	4.50
Molded Package Length	D	.114	.118	.122	2.90	3.00	3.10
Foot Length	L	.020	.024	.028	0.50	0.60	0.70
Foot Angle	f	0	4	8	0	4	8
Lead Thickness	c	.004	.006	.008	0.09	0.15	0.20
Lead Width	B	.007	.010	.012	0.19	0.25	0.30
Mold Draft Angle Top	α	0	5	10	0	5	10
Mold Draft Angle Bottom	β	0	5	10	0	5	10

\* Controlling Parameter  
 § Significant Characteristic

Notes:  
 Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .005" (0.127mm) per side.  
 JEDEC Equivalent: MO-153  
 Drawing No. C04-086

## ON-LINE SUPPORT

Microchip provides on-line support on the Microchip World Wide Web (WWW) site.

The web site is used by Microchip as a means to make files and information easily available to customers. To view the site, the user must have access to the Internet and a web browser, such as Netscape or Microsoft Explorer. Files are also available for FTP download from our FTP site.

### Connecting to the Microchip Internet Web Site

The Microchip web site is available by using your favorite Internet browser to attach to:

[www.microchip.com](http://www.microchip.com)

The file transfer site is available by using an FTP service to connect to:

<ftp://ftp.microchip.com>

The web site and file transfer site provide a variety of services. Users may download files for the latest Development Tools, Data Sheets, Application Notes, User's Guides, Articles and Sample Programs. A variety of Microchip specific business information is also available, including listings of Microchip sales offices, distributors and factory representatives. Other data available for consideration is:

- Latest Microchip Press Releases
- Technical Support Section with Frequently Asked Questions
- Design Tips
- Device Errata
- Job Postings
- Microchip Consultant Program Member Listing
- Links to other useful web sites related to Microchip Products
- Conferences for products, Development Systems, technical information and more
- Listing of seminars and events

## Systems Information and Upgrade Hot Line

The Systems Information and Upgrade Line provides system users a listing of the latest versions of all of Microchip's development systems software products. Plus, this line provides information on how customers can receive any currently available upgrade kits. The Hot Line Numbers are:

1-800-755-2345 for U.S. and most of Canada, and

1-480-792-7302 for the rest of the world.

013001

# MCP3001

## READER RESPONSE

It is our intention to provide you with the best documentation possible to ensure successful use of your Microchip product. If you wish to provide your comments on organization, clarity, subject matter, and ways in which our documentation can better serve you, please FAX your comments to the Technical Publications Manager at (480) 792-4150.

Please list the following information, and use this outline to provide us with your comments about this Data Sheet.

To: Technical Publications Manager

Total Pages Sent

RE: Reader Response

From: Name \_\_\_\_\_

Company \_\_\_\_\_

Address \_\_\_\_\_

City / State / ZIP / Country \_\_\_\_\_

Telephone: (\_\_\_\_) \_\_\_\_\_ - \_\_\_\_\_ FAX: (\_\_\_\_) \_\_\_\_\_ - \_\_\_\_\_

Application (optional):

Would you like a reply? \_\_\_Y\_\_\_N

Device: **MCP3001**

Literature Number: **DS21293B**

Questions:

1. What are the best features of this document?  
\_\_\_\_\_  
\_\_\_\_\_
2. How does this document meet your hardware and software development needs?  
\_\_\_\_\_  
\_\_\_\_\_
3. Do you find the organization of this data sheet easy to follow? If not, why?  
\_\_\_\_\_  
\_\_\_\_\_
4. What additions to the data sheet do you think would enhance the structure and subject?  
\_\_\_\_\_  
\_\_\_\_\_
5. What deletions from the data sheet could be made without affecting the overall usefulness?  
\_\_\_\_\_  
\_\_\_\_\_
6. Is there any incorrect or misleading information (what and where)?  
\_\_\_\_\_  
\_\_\_\_\_
7. How would you improve this document?  
\_\_\_\_\_  
\_\_\_\_\_
8. How would you improve our software, systems, and silicon products?  
\_\_\_\_\_  
\_\_\_\_\_

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
อื่นๆ ใดๆ ทั้งสิ้น ยกเว้นที่ขออนุญาตเป็นพิเศษ

## PRODUCT IDENTIFICATION SYSTEM

To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office.

<u>PART NO.</u>		<u>X</u>	<u>/XX</u>
Device	Temperature Range		Package
Device:	MCP3001: 10-Bit Serial A/D Converter MCP3001T: 10-Bit Serial A/D Converter (Tape and Reel) (SOIC and TSSOP only)		
Temperature Range:	I = -40°C to +85°C		
Package:	P = Plastic DIP (300 mil Body), 8-lead SN = Plastic SOIC (150 mil Body), 8-lead MS = Plastic Micro Small Outline (MSOP), 8-lead ST = Plastic TSSOP (4.4 mm), 8-lead		

**Examples:**

- a) MCP3001-I/P: Industrial Temperature, PDIP package.
- b) MCP3001-I/SN: Industrial Temperature, SOIC package.
- c) MCP3001-I/ST: Industrial Temperature, TSSOP package.
- d) MCP3001-I/MS: Industrial Temperature, MSOP package.

## Sales and Support

### Data Sheets

Products supported by a preliminary Data Sheet may have an errata sheet describing minor operational differences and recommended workarounds. To determine if an errata sheet exists for a particular device, please contact one of the following:

1. Your local Microchip sales office
2. The Microchip Corporate Literature Center U.S. FAX: (480) 792-7277
3. The Microchip Worldwide Site ([www.microchip.com](http://www.microchip.com))

Please specify which device, revision of silicon and Data Sheet (include Literature #) you are using.

### New Customer Notification System

Register on our web site ([www.microchip.com/cn](http://www.microchip.com/cn)) to receive the most current information on our products.

# MCP3001

---

NOTES:



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Information contained in this publication regarding device applications and the like is intended through suggestion only and may be superseded by updates. It is your responsibility to ensure that your application meets with your specifications. No representation or warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights.

## Trademarks


The Microchip name and logo, the Microchip logo, PIC, PICmicro, PICMASTER, PICSTART, PRO MATE, KEELoq, SEEVAL, MPLAB and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.


Total Endurance, ICSP, In-Circuit Serial Programming, Filter-Lab, MXDEV, microID, FlexROM, fuzzyLAB, MPASM, MPLINK, MPLIB, PICC, PICDEM, PICDEM.net, ICEPIC, Migratable Memory, FanSense, ECONOMONITOR, Select Mode and microPort are trademarks of Microchip Technology Incorporated in the U.S.A.

Serialized Quick Term Programming (SQTP) is a service mark of Microchip Technology Incorporated in the U.S.A.

All other trademarks mentioned herein are property of their respective companies.

© 2001, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved.

 Printed on recycled paper.



*Microchip received QS-9000 quality system certification for its worldwide headquarters, design and wafer fabrication facilities in Chandler and Tempe, Arizona in July 1999. The Company's quality system processes and procedures are QS-9000 compliant for its PICmicro® 8-bit MCUs, KEELoq® code hopping devices, Serial EEPROMs and microperipheral products. In addition, Microchip's quality system for the design and manufacture of development systems is ISO 9001 certified.*



# MICROCHIP

## WORLDWIDE SALES AND SERVICE

### AMERICAS

#### Corporate Office

2355 West Chandler Blvd.  
Chandler, AZ 85224-6199  
Tel: 480-792-7200 Fax: 480-792-7277  
Technical Support: 480-792-7627  
Web Address: <http://www.microchip.com>

#### Rocky Mountain

2355 West Chandler Blvd.  
Chandler, AZ 85224-6199  
Tel: 480-792-7966 Fax: 480-792-7456

#### Atlanta

500 Sugar Mill Road, Suite 200B  
Atlanta, GA 30350  
Tel: 770-640-0034 Fax: 770-640-0307

#### Austin - Analog

13740 North Highway 183  
Building J, Suite 4  
Austin, TX 78750  
Tel: 512-257-3370 Fax: 512-257-8526

#### Boston

2 Lan Drive, Suite 120  
Westford, MA 01886  
Tel: 978-692-3848 Fax: 978-692-3821

#### Boston - Analog

Unit A-8-1 Millbrook Tarry Condominium  
97 Lowell Road  
Concord, MA 01742  
Tel: 978-371-6400 Fax: 978-371-0050

#### Chicago

333 Pierce Road, Suite 180  
Itasca, IL 60143  
Tel: 630-285-0071 Fax: 630-285-0075

#### Dallas

4570 Westgrove Drive, Suite 160  
Addison, TX 75001  
Tel: 972-818-7423 Fax: 972-818-2924

#### Dayton

Two Prestige Place, Suite 130  
Miamisburg, OH 45342  
Tel: 937-291-1654 Fax: 937-291-9175

#### Detroit

Tri-Atria Office Building  
32255 Northwestern Highway, Suite 190  
Farmington Hills, MI 48334  
Tel: 248-538-2250 Fax: 248-538-2260

#### Los Angeles

18201 Von Karman, Suite 1090  
Irvine, CA 92612  
Tel: 949-263-1888 Fax: 949-263-1338

#### New York

150 Motor Parkway, Suite 202  
Hauppauge, NY 11788  
Tel: 631-273-5305 Fax: 631-273-5335

#### San Jose

Microchip Technology Inc.  
2107 North First Street, Suite 590  
San Jose, CA 95131  
Tel: 408-436-7950 Fax: 408-436-7955

#### Toronto

6285 Northam Drive, Suite 108  
Mississauga, Ontario L4V 1X5, Canada  
Tel: 905-673-0699 Fax: 905-673-6509

### ASIA/PACIFIC

#### Australia

Microchip Technology Australia Pty Ltd  
Suite 22, 41 Rawson Street  
Epping 2121, NSW  
Australia  
Tel: 61-2-9868-6733 Fax: 61-2-9868-6755

#### China - Beijing

Microchip Technology Consulting (Shanghai)  
Co., Ltd., Beijing Liaison Office  
Unit 915  
Bei Hai Wan Tai Bldg.  
No. 6 Chaoyangmen Beidajie  
Beijing, 100027, No. China  
Tel: 86-10-85282100 Fax: 86-10-85282104

#### China - Chengdu

Microchip Technology Consulting (Shanghai)  
Co., Ltd., Chengdu Liaison Office  
Rm. 2401, 24th Floor,  
Ming Xing Financial Tower  
No. 88 TIDU Street  
Chengdu 610016, China  
Tel: 86-28-6766200 Fax: 86-28-6766599

#### China - Fuzhou

Microchip Technology Consulting (Shanghai)  
Co., Ltd., Fuzhou Liaison Office  
Rm. 531, North Building  
Fujian Foreign Trade Center Hotel  
73 Wusi Road  
Fuzhou 350001, China  
Tel: 86-591-7557563 Fax: 86-591-7557572

#### China - Shanghai

Microchip Technology Consulting (Shanghai)  
Co., Ltd.  
Room 701, Bldg. B  
Far East International Plaza  
No. 317 Xian Xia Road  
Shanghai, 200051  
Tel: 86-21-6275-5700 Fax: 86-21-6275-5060

#### China - Shenzhen

Microchip Technology Consulting (Shanghai)  
Co., Ltd., Shenzhen Liaison Office  
Rm. 1315, 13/F, Shenzhen Kerry Centre,  
Renminnan Lu  
Shenzhen 518001, China  
Tel: 86-755-2350361 Fax: 86-755-2366086

#### Hong Kong

Microchip Technology Hongkong Ltd.  
Unit 901-6, Tower 2, Metroplaza  
223 Hing Fong Road  
Kwai Fong, N.T., Hong Kong  
Tel: 852-2401-1200 Fax: 852-2401-3431

#### India

Microchip Technology Inc.  
India Liaison Office  
Divyasree Chambers  
1 Floor, Wing A (A3/A4)  
No. 11, O'Shaughnessy Road  
Bangalore, 560 025, India  
Tel: 91-80-2290061 Fax: 91-80-2290062

### Japan

Microchip Technology Japan K.K.  
Benex S-1 6F  
3-18-20, Shinyokohama  
Kohoku-Ku, Yokohama-shi  
Kanagawa, 222-0033, Japan  
Tel: 81-45-471-6166 Fax: 81-45-471-6122

### Korea

Microchip Technology Korea  
168-1, Youngbo Bldg. 3 Floor  
Samsung-Dong, Kangnam-Ku  
Seoul, Korea 135-882  
Tel: 82-2-554-7200 Fax: 82-2-558-5934

### Singapore

Microchip Technology Singapore Pte Ltd.  
200 Middle Road  
#07-02 Prime Centre  
Singapore, 188980  
Tel: 65-334-8870 Fax: 65-334-8850

### Taiwan

Microchip Technology Taiwan  
11F-3, No. 207  
Tung Hua North Road  
Taipei, 105, Taiwan  
Tel: 886-2-2717-1715 Fax: 886-2-2545-0139

### EUROPE

#### Denmark

Microchip Technology Denmark ApS  
Regus Business Centre  
Lautrup høj 1-3  
Ballerup DK-2750 Denmark  
Tel: 45 4420 9895 Fax: 45 4420 9910

#### France

Arizona Microchip Technology SARL  
Parc d'Activite du Moulin de Massy  
43 Rue du Saule Trapu  
Batiment A - 1er Etage  
91300 Massy, France  
Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

#### Germany

Arizona Microchip Technology GmbH  
Gustav-Heinemann Ring 125  
D-81739 Munich, Germany  
Tel: 49-89-627-144 0 Fax: 49-89-627-144-44

#### Germany - Analog

Lochamer Strasse 13  
D-82152 Martinsried, Germany  
Tel: 49-89-895650-0 Fax: 49-89-895650-22

#### Italy

Arizona Microchip Technology SRL  
Centro Direzionale Colleoni  
Palazzo Taurus 1 V. Le Colleoni 1  
20041 Agrate Brianza  
Milan, Italy  
Tel: 39-039-65791-1 Fax: 39-039-6899883

#### United Kingdom

Arizona Microchip Technology Ltd.  
505 Eskdale Road  
Winnersh Triangle  
Wokingham  
Berkshire, England RG41 5TU  
Tel: 44 118 921 5869 Fax: 44-118 921-5820

08/01/01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

**DESCRIPTION**

The H11DX and 4N38 are phototransistor-type optically coupled optoisolators. An infrared emitting diode manufactured from specially grown gallium arsenide is selectively coupled with a high voltage NPN silicon phototransistor. The device is supplied in a standard plastic six-pin dual-in-line package.



H11D1  
H11D2  
H11D3  
H11D4  
4N38

**FEATURES**

- High Voltage
  - H11D1, H11D2,  $BV_{CER} = 300\text{ V}$
  - H11D3, H11D4,  $BV_{CER} = 200\text{ V}$
- High isolation voltage
  - 5300 VAC RMS - 1 minute
  - 7500 VAC PEAK - 1 minute
- Underwriters Laboratory (UL) recognized File# E90700

**APPLICATIONS**

- Power supply regulators
- Digital logic inputs
- Microprocessor inputs
- Appliance sensor systems
- Industrial controls



**ABSOLUTE MAXIMUM RATINGS**

Parameter	Symbol	Value	Units
<b>TOTAL DEVICE</b>			
Storage Temperature	$T_{STG}$	-55 to +150	°C
Operating Temperature	$T_{OPR}$	-55 to +100	°C
Lead Solder Temperature	$T_{SOL}$	260 for 10 sec	°C
Total Device Power Dissipation @ $T_A = 25^\circ\text{C}$	$P_D$	260	mW
Derate above $25^\circ\text{C}$		3.5	mW/°C
<b>EMITTER</b>			
*Forward DC Current	$I_F$	80	mA
*Reverse Input Voltage	$V_R$	6.0	V
*Forward Current - Peak (1µs pulse, 300pps)	$I_F(pk)$	3.0	A
*LED Power Dissipation @ $T_A = 25^\circ\text{C}$	$P_D$	150	mW
Derate above $25^\circ\text{C}$		1.41	mW/°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**

**ABSOLUTE MAXIMUM RATINGS (Cont.)**

Parameter	Symbol	Value	Units
<b>DETECTOR</b>			
*Power Dissipation @ $T_A = 25^\circ\text{C}$	$P_D$	300	mW
Derate linearly above $25^\circ\text{C}$		4.0	mW/ $^\circ\text{C}$
*Collector to Emitter Voltage	$V_{CER}$	H11D1 - H11D2	300
		H11D3 - H11D4	200
		4N38	80
*Collector Base Voltage	$V_{CBO}$	H11D1 - H11D2	300
		H11D3 - H11D4	200
		4N38	80
*Emitter to Collector Voltage	$V_{ECO}$	7	V
Collector Current (Continuous)		100	mA

**ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$  Unless otherwise specified.)**

**INDIVIDUAL COMPONENT CHARACTERISTICS**

Characteristic	Test Conditions	Symbol	Device	Min	Typ**	Max	Unit
<b>EMITTER</b>							
*Forward Voltage	( $I_F = 10\text{ mA}$ )	$V_F$	ALL		1.15	1.5	V
Forward Voltage Temp. Coefficient		$\frac{\Delta V_F}{\Delta T_A}$	ALL		-1.8		mV/ $^\circ\text{C}$
Reverse Breakdown Voltage	( $I_R = 10\ \mu\text{A}$ )	$BV_R$	ALL	6	25		V
Junction Capacitance	( $V_F = 0\text{ V}, f = 1\text{ MHz}$ )	$C_J$	ALL		50		pF
	( $V_F = 1\text{ V}, f = 1\text{ MHz}$ )		ALL		65		pF
*Reverse Leakage Current	( $V_R = 6\text{ V}$ )	$I_R$	ALL		0.05	10	$\mu\text{A}$
<b>DETECTOR</b>							
*Breakdown Voltage Collector to Emitter	( $R_{BE} = 1\text{ M}\Omega$ )	$BV_{CER}$	H11D1/2	300			V
	( $I_C = 1.0\text{ mA}, I_F = 0$ )		H11D3/4	200			
*Collector to Base	(No $R_{BE}$ ) ( $I_C = 1.0\text{ mA}$ )	$BV_{CEO}$	4N38	80			V
			H11D1/2	300			
			H11D3/4	200			
Emitter to Base	(No $R_{BE}$ ) ( $I_C = 100\ \mu\text{A}, I_F = 0$ )	$BV_{CSO}$	4N38	80			V
Emitter to Collector			4N38	7			
		$BV_{ECO}$	ALL	7	10		
*Leakage Current Collector to Emitter ( $R_{BE} = 1\text{ M}\Omega$ )	( $V_{CE} = 200\text{ V}, I_F = 0, T_A = 25^\circ\text{C}$ )	$I_{GER}$	H11D1/2			100	nA
	( $V_{CE} = 200\text{ V}, I_F = 0, T_A = 100^\circ\text{C}$ )					250	$\mu\text{A}$
	( $V_{CE} = 100\text{ V}, I_F = 0, T_A = 25^\circ\text{C}$ )		H11D3/4			100	nA
	( $V_{CE} = 100\text{ V}, I_F = 0, T_A = 100^\circ\text{C}$ )					250	$\mu\text{A}$
	(No $R_{BE}$ ) ( $V_{CE} = 60\text{ V}, I_F = 0, T_A = 25^\circ\text{C}$ )			$I_{CEO}$	4N38		

Notes

\* Parameters meet or exceed JEDEC registered data (for 4N38 only)

\*\* All typical values at  $T_A = 25^\circ\text{C}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**

**TRANSFER CHARACTERISTICS**

DC Characteristic	Test Conditions	Symbol	Device	Min	Typ**	Max	Unit
EMITTER Current Transfer Ratio Collector to Emitter	$(I_F = 10 \text{ mA}, V_{CE} = 10 \text{ V})$ $(R_{BE} = 1 \text{ M}\Omega)$	CTR	H11D1	2 (20)			mA (%)
			H11D2				
			H11D3				
			H11D4				
*Saturation Voltage	$(I_F = 10 \text{ mA}, V_{CE} = 10 \text{ V})$ $(I_F = 10 \text{ mA}, I_C = 0.5 \text{ mA})$ $(R_{BE} = 1 \text{ M}\Omega)$ $(I_F = 20 \text{ mA}, I_C = 4 \text{ mA})$	$V_{CE(SAT)}$	H11D1/2/3/4	0.1	0.40	V	
			4N38				
			4N38				

**TRANSFER CHARACTERISTICS**

Characteristic	Test Conditions	Symbol	Device	Min	Typ**	Max	Unit
SWITCHING TIMES Non-Saturated Turn-on Time Turn-off Time	$(V_{CE} = 10 \text{ V}, I_{CE} = 2 \text{ mA})$ $(R_L = 100 \Omega)$	$t_{on}$ $t_{off}$	ALL		5		$\mu\text{s}$

**ISOLATION CHARACTERISTICS**

Characteristic	Test Conditions	Symbol	Device	Min	Typ**	Max	Unit
Isolation Voltage	$(I_{I-O} \leq 1 \mu\text{A}, 1 \text{ min.})$	$V_{ISO}$	ALL	5300			$(V_{AC(RMS)})$
				7500			$(V_{AC(PEAK)})$
Isolation Resistance	$(V_{I-O} = 500 \text{ VDC})$	$R_{ISO}$	ALL	$10^{11}$			$\Omega$
Isolation Capacitance	$(f = 1 \text{ MHz})$	$C_{ISO}$	ALL		0.5		pF

Notes

- \* Parameters meet or exceed JEDEC registered data (for 4N38 only)
- \*\* All typical values at  $T_A = 25^\circ\text{C}$

Fig.1 LED Forward Voltage vs. Forward Current






Fig.2 Normalized Output Characteristics




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**


**Fig.3 Normalized Output Current vs. LED Input Current**




**Fig.4 Normalized Output Current vs. Temperature**



**Fig.5 Normalized Dark Current vs. Ambient Temperature**




**Normalized Collector-Base Current vs. Temperature**




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**


**Package Dimensions (Through Hole)**




**Package Dimensions (Surface Mount)**



**Package Dimensions (0.4" Lead Spacing)**



**Recommended Pad Layout for  
Surface Mount Leadform**



**NOTE**

All dimensions are in inches (millimeters)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**

**ORDERING INFORMATION**

Option	Order Entry Identifier	Description
S	.S	Surface Mount Lead Bend
SD	.SD	Surface Mount; Tape and reel
W	.W	0.4" Lead Spacing
300	.300	VDE 0884
300W	.300W	VDE 0884, 0.4" Lead Spacing
3S	.3S	VDE 0884, Surface Mount
3SD	.3SD	VDE 0884, Surface Mount, Tape & Reel

**QT Carrier Tape Specifications ("D" Taping Orientation)**



**NOTE**

All dimensions are in millimeters


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**H11D1, H11D2, H11D3, H11D4, 4N38**

**ORDERING INFORMATION**

Option	Order Entry Identifier	Description
S	.S	Surface Mount Lead Bend
SD	.SD	Surface Mount; Tape and reel
W	.W	0.4" Lead Spacing
300	.300	VDE 0884
300W	.300W	VDE 0884, 0.4" Lead Spacing
3S	.3S	VDE 0884, Surface Mount
3SD	.3SD	VDE 0884, Surface Mount, Tape & Reel

**QT Carrier Tape Specifications ("D" Taping Orientation)**



**NOTE**

All dimensions are in millimeters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

## LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury of the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

