


รถหุ่นยนต์

ROBOTIC CAR



โดย
นาย สุรพงษ์ นาส่ง

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เลขที่.....
เลขทะเบียน..... 55779
วัน,เดือน,ปี 25 พ.ค. 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไปสู่อุกรณ์ใดๆทั้งนี้ อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

b.....
i.....

รหัสนี้
ROBOTIC CAR



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2546

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง รถหุ่นยนต์

ผู้จัดทำ

1. นายสุรพงษ์ นาส่ง 44015260



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รถหุ่นยนต์

ROBOTIC CAR

นายสุรพงษ์


นาส่ง

44015260

3R/2

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้




(อาจารย์พลศาสตร์ เติศประเสริฐ)

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รหัสนัยน์ต์


นายสุรพงษ์ นาส่ง

อ.พลศาสตร์ เลิศประเสริฐ(อาจารย์ที่ปรึกษา)

ปีการศึกษา 2546

บทคัดย่อ

โครงการนี้เป็นโครงการที่เกี่ยวกับการควบคุมการเคลื่อนที่ของรถ โดยรถจะขับเคลื่อนด้วยมอเตอร์เกียร์ 2 ตัว ซึ่งสามารถที่จะปรับความเร็วของมอเตอร์ทั้งสองตัวได้แบบอิสระตามการเปลี่ยนแปลงของจอยสติ๊กแบบคันโยก โดยอาศัยไมโครคอนโทรลเลอร์ วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณดิจิทัล วงจรมัลติเพล็กซ์ วงจรขับมอเตอร์และวงจรรับส่งวิทยุร่วมกันในการควบคุมการเคลื่อนที่ของรถแบบไร้สาย โดยไมโครคอนโทรลเลอร์จะเป็นอุปกรณ์หลักซึ่งในภาคส่งจะทำการสร้างสัญญาณพัลส์ที่จะนำไปมอดูเลตออกอากาศและในภาครับจะทำการสร้างสัญญาณพัลส์ในการควบคุมความเร็วของมอเตอร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROBOTIC CAR


Mr.Surapong Nasong

Ponsart Lertprasert (Adviser)

Academic year 2003

Abstract

This project is about the control of the robotic car. This robotic car drives by two motors. The speed of the car can be controlled by a joystick interfaced to a microcontroller, analog to digital converter, multiplexer, driver motor and transmitter – receiver radio to wireless control running of the robot car. The microcontroller, the main device of this project, generates pulse for modulating with the transmitter and send to the receiver to generate pulse for controlling the speed of the car.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สามารถสำเร็จลุล่วงได้ด้วยดีนั้น ทางผู้จัดทำขอขอบคุณ อาจารย์ที่ปรึกษาอาจารย์พลศาสตร์ เลิศประเสริฐ ที่ได้ให้แนวคิด คำปรึกษาและความช่วยในขั้นตอนการทำงานต่างๆ ขอขอบคุณอาจารย์ในภาควิชาทุกท่านที่ได้ให้คำแนะนำ ขอขอบคุณรุ่นพี่และเพื่อนๆ ทุกคนที่ได้ให้ความช่วยเหลือในด้านต่างๆ และขอขอบคุณ บิดา มารดา รวมทั้งผู้มีพระคุณทุกท่าน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูป	VII
สารบัญตาราง	IX
บทที่ 1 บทนำ	1
1.1 ความเป็นมาและโครงสร้างของโครงการ	1
1.2 วัตถุประสงค์ของโครงการ	2
1.3 ขอบเขตของโครงการ	2
1.4 ประโยชน์ที่คาดว่าจะได้รับ	2
1.5 ข้อกำหนดของโครงการ	2
บทที่ 2 ทฤษฎีและหลักการของการควบคุมมอเตอร์	3
2.1 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (ADC)	3
2.1.1 หลักการเบื้องต้นของวงจรเอดีซี	3
2.1.2 ค่าความละเอียดของเอดีซี	4
2.1.3 เอดีซีแบบรวมค่า	4
2.1.4 เอดีซีแบบประมาณค่าต่อเนื่อง	5
2.1.5 เอดีซีแบบที่ใช้กับ ไมโคร โปรเซสเซอร์	7
2.2 ไมโครคอนโทรลเลอร์ MCS 51	7
2.2.1 จัลลขของไมโครคอนโทรลเลอร์ 8051	7
2.2.2 โครงสร้างหน่วยความจำของ 8051	9
2.2.3 TIMER	14
2.2.4 การอินเตอร์รัพท์	25
2.3 วงจรมัลติเพล็กซ์	34
2.3.1 วงจรมัลติเพล็กซ์เซอร์แบบ 2 ออก 1	34
2.3.2 วงจรมัลติเพล็กซ์เซอร์แบบ 4 ออก 1	37
บทที่ 3 การออกแบบและหลักการทำงานของวงจร	40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1	จอยสตัก	42
3.2	ส่วนวงจร ADC	42
3.3	ส่วนไมโครคอนโทรลเลอร์ด้านส่ง	42
3.4	ส่วนเครื่องส่งและเครื่องรับ	42
3.5	ส่วนไมโครคอนโทรลเลอร์ด้านรับ	43
3.6	วงจรมัลติเพล็กซ์	43
3.7	ส่วนขับมอเตอร์	45
3.8	ส่วนมอเตอร์	45
บทที่ 4	ผลการทดลอง	46
4.1	สัญญาณด้านส่ง	46
4.1.1	เมื่อรถไม่เคลื่อนที่	46
4.1.2	สัญญาณเมื่อรถวิ่งหน้า	47
4.1.3	สัญญาณเมื่อรถถอยหลัง	48
4.1.4	สัญญาณเมื่อรถเลี้ยวซ้าย	48
4.1.5	สัญญาณเมื่อรถเลี้ยวขวา	49
4.1.6	สัญญาณเมื่อรถวิ่งหน้าและเลี้ยวขวา	49
4.1.7	สัญญาณเมื่อรถวิ่งหน้าและเลี้ยวซ้าย	50
4.1.8	สัญญาณเมื่อรถถอยหลังและเลี้ยวซ้าย	50
4.1.9	สัญญาณเมื่อรถถอยหลังและเลี้ยวขวา	51
4.2	สัญญาณด้านรับ	51
4.2.1	สัญญาณจากเครื่องรับ	51
4.2.2	สัญญาณที่ปรับแต่งแล้ว	52
4.2.3	สัญญาณเมื่อรถไม่เคลื่อนที่	52
4.2.4	สัญญาณเมื่อรถวิ่งหน้า	53
4.2.5	สัญญาณเมื่อรถถอยหลัง	53
4.2.6	สัญญาณเมื่อรถเลี้ยวซ้าย	54
4.2.7	สัญญาณเมื่อรถเลี้ยวขวา	54
4.2.8	สัญญาณเมื่อรถวิ่งหน้าและเลี้ยวขวา	55
4.2.9	สัญญาณเมื่อรถวิ่งหน้าและเลี้ยวซ้าย	55
4.2.10	สัญญาณเมื่อรถถอยหลังและเลี้ยวซ้าย	56
4.2.11	สัญญาณเมื่อรถถอยหลังและเลี้ยวขวา	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3	สัญญาณก่อนที่จะป้อนให้มอเตอร์	57
4.3.1	สัญญาณเมื่อรดวงหน้า	57
4.3.2	สัญญาณเมื่อรดถอยหลัง	57
4.3.3	สัญญาณเมื่อรดเดี่ยวซ้าย	58
4.3.4	สัญญาณเมื่อรดเดี่ยวขวา	58
4.3.5	สัญญาณเมื่อรดวงหน้าและเดี่ยวขวา	59
4.3.6	สัญญาณเมื่อรดวงหน้าและเดี่ยวซ้าย	1
4.3.7	สัญญาณเมื่อรดถอยหลังและเดี่ยวซ้าย	60
4.3.8	สัญญาณเมื่อรดถอยหลังและเดี่ยวขวา	60
บทที่ 5	บทสรุป	61
	บรรณานุกรม	62
	ภาคผนวก	63



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 1.1 บล็อกไคอะแกรมของรถหุ่นยนต์	1
รูปที่ 2.1 แสดงกราฟคุณสมบัติของเอ็ดจีขนาด 3 บิต	3
รูปที่ 2.2 แสดงแผนผังของวงจรถอดรหัส	5
รูปที่ 2.3 แสดงแผนผังและรูปของวงจรถอดรหัสแบบประมาณค่าต่อเนื่อง	6
รูปที่ 2.4 แสดงวงจรถอดรหัสที่ใช้กับไมโครโปรเซสเซอร์	7
รูปที่ 2.5 การจัดขาของ 8051	9
รูปที่ 2.6 แสดงหน่วยความจำโปรแกรมของ 8051	10
รูปที่ 2.7 แสดงหน่วยความจำข้อมูลของ 8051	10
รูปที่ 2.8 แสดงหน่วยความจำข้อมูลภายใน	11
รูปที่ 2.9 แสดงรายละเอียดของ Special Function Register	12
รูปที่ 2.10 แสดงตำแหน่งการอ้างอิงระดับบิตของรีจิสเตอร์ SFR	14
รูปที่ 2.11 รีจิสเตอร์ที่ใช้เป็น Timer	15
รูปที่ 2.12 การทำงานของ Timer ในโหมดต่าง	19
รูปที่ 2.13 ความถี่ของสัญญาณนาฬิกาที่เข้าหา Timer	21
รูปที่ 2.14 การใช้บิตควบคุม TR	22
รูปที่ 2.15 ระบบทั้งหมดของ Timer 1	23
รูปที่ 2.16 ขั้นตอนการทำงานของโปรแกรมเมื่อถูกอินเตอร์รัพท์	27
รูปที่ 2.17 รีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องกับอินเตอร์รัพท์	29
รูปที่ 2.18 การจัดตำแหน่งโปรแกรมในหน่วยความจำ	32
รูปที่ 2.19 แสดงวงจรมัลติเพล็กซ์เซอร์ 2 ออก 1	34
รูปที่ 2.20 แสดงวงจรมัลติเพล็กซ์เซอร์ 2 ออก 1 (ต่อ)	35
รูปที่ 2.21 แสดงไอซีเบอร์ 74157	36
รูปที่ 2.22 แสดงวงจรมัลติเพล็กซ์เซอร์แบบ 4 ออก 1	37
รูปที่ 2.23 แสดงไอซีเบอร์ 74153	38
รูปที่ 3.1 บล็อกไคอะแกรมของรถหุ่นยนต์	40
รูปที่ 3.2 วงจรด้านส่งของรถหุ่นยนต์	41
รูปที่ 3.3 โครงสร้างภายในจอยสติ๊ก	42
รูปที่ 3.4 แสดงการต่อวงจรมัลติเพล็กซ์	43
รูปที่ 3.5 วงจรด้านรับของรถหุ่นยนต์	44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.6 แสดงหลักการทำงานของไอซีเอ็มมอเตอร์	45
รูปที่ 4.1 แสดงสัญญาณด้านส่งเมื่อรถไม่เคลื่อนที่	46
รูปที่ 4.2 แสดงสัญญาณด้านส่งเมื่อรถวิ่งหน้าเต็มที่	47
รูปที่ 4.3 แสดงสัญญาณด้านส่งเมื่อรถถอยหลังเต็มที่	48
รูปที่ 4.4 แสดงสัญญาณด้านส่งเมื่อรถเลี้ยวซ้ายเต็มที่	48
รูปที่ 4.5 แสดงสัญญาณด้านส่งเมื่อรถเลี้ยวขวาเต็มที่	49
รูปที่ 4.6 แสดงสัญญาณด้านส่งเมื่อรถวิ่งหน้าและเลี้ยวขวา	49
รูปที่ 4.7 แสดงสัญญาณด้านส่งเมื่อรถวิ่งหน้าและเลี้ยวซ้าย	50
รูปที่ 4.8 แสดงสัญญาณด้านส่งเมื่อรถถอยหลังและเลี้ยวซ้าย	50
รูปที่ 4.9 แสดงสัญญาณด้านส่งเมื่อรถถอยหลังและเลี้ยวขวา	51
รูปที่ 4.10 แสดงสัญญาณที่ได้จากเครื่องรับ	51
รูปที่ 4.11 แสดงสัญญาณที่ได้หลังจากปรับแต่งแล้ว	52
รูปที่ 4.12 แสดงสัญญาณด้านรับเมื่อรถไม่เคลื่อนที่	52
รูปที่ 4.13 แสดงสัญญาณด้านรับเมื่อรถวิ่งหน้าเต็มที่	53
รูปที่ 4.14 แสดงสัญญาณด้านรับเมื่อรถถอยหลังเต็มที่	53
รูปที่ 4.15 แสดงสัญญาณด้านรับเมื่อรถเลี้ยวซ้ายเต็มที่	54
รูปที่ 4.16 แสดงสัญญาณด้านรับเมื่อรถเลี้ยวขวาเต็มที่	54
รูปที่ 4.17 แสดงสัญญาณด้านรับเมื่อรถวิ่งหน้าและเลี้ยวขวา	55
รูปที่ 4.18 แสดงสัญญาณด้านรับเมื่อรถวิ่งหน้าและเลี้ยวซ้าย	55
รูปที่ 4.19 แสดงสัญญาณด้านรับเมื่อรถถอยหลังและเลี้ยวซ้าย	56
รูปที่ 4.20 แสดงสัญญาณด้านรับเมื่อรถถอยหลังและเลี้ยวขวา	56
รูปที่ 4.21 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถวิ่งหน้าเต็มที่	57
รูปที่ 4.22 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังเต็มที่	57
รูปที่ 4.23 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถเลี้ยวซ้ายเต็มที่	58
รูปที่ 4.24 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถเลี้ยวขวาเต็มที่	58
รูปที่ 4.25 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถวิ่งหน้าและเลี้ยวขวา	59
รูปที่ 4.26 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถวิ่งหน้าและเลี้ยวซ้าย	59
รูปที่ 4.27 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังและเลี้ยวซ้าย	60
รูปที่ 4.28 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังและเลี้ยวขวา	60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงการเปรียบเทียบเอคิซีแบบต่างๆ	4
ตารางที่ 2.2 หน้าที่พิเศษของขาต่าง ๆ ของ PORT 3	8
ตารางที่ 2.3 รีจิสเตอร์ที่ใช้เป็น Timer	16
ตารางที่ 2.4 รีจิสเตอร์ TMOD (Timer Mode)	17
ตารางที่ 2.5 การใช้ Timer โหมดต่าง ๆ	17
ตารางที่ 2.6 แสดงความหมายแต่ละบิตของรีจิสเตอร์ TCON (Timer Control)	18
ตารางที่ 2.7 ค่าสูงสุดของการใช้ Timer โหมดต่าง ๆ	25
ตารางที่ 2.8 บิตต่าง ๆ ของรีจิสเตอร์ IE	27
ตารางที่ 2.9 บิตและหน้าที่ต่าง ๆ ของรีจิสเตอร์ IP	28
ตารางที่ 2.10 แฟลคที่จะทำงานเมื่อถูกอินเตอร์รัพท์	30
ตารางที่ 2.11 อินเตอร์รัพท์แวกเตอร์ของอินเตอร์รัพท์ต่าง ๆ	31
ตารางที่ 2.12 ตารางความจริงของมัลติเพิลิกเซอร์ 2 ออก 1	35
ตารางที่ 2.13 ตารางความจริงอย่างย่อของมัลติเพิลิกเซอร์ 2 ออก 1	35
ตารางที่ 2.14 ตารางความจริงของ 74157	36
ตารางที่ 2.15 ตารางความจริงของวงจรมัลติเพิลิกเซอร์แบบ 4 ออก 1	37
ตารางที่ 2.16 ตารางความจริงของไอซีเบอร์ 74153	39


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและโครงสร้างของโครงการ

ในปัจจุบันเทคโนโลยีทางด้านหุ่นยนต์ได้ถูกพัฒนาอย่างต่อเนื่อง เพื่อจะนำเอาความสามารถของหุ่นยนต์เหล่านี้ไปใช้ในงานที่เกินขีดความสามารถของมนุษย์หรือในงานที่เป็นอันตรายต่อมนุษย์ จากความสำคัญดังกล่าวจึงทำให้เกิดโครงการนี้ขึ้น ซึ่งเป็นการนำเอาเทคโนโลยีต่างๆมาสร้างเป็นรถหุ่นยนต์ บล็อกไดอะแกรมของรถหุ่นยนต์แสดงดังรูปที่ 1.1



รูปที่ 1.1 บล็อกไดอะแกรมของรถหุ่นยนต์

ในด้านส่ง วงจร ADC จะสร้างสัญญาณดิจิทัลตามแรงดันของจอยสติ๊ก แล้วส่งให้กับ MCS 51 เพื่อสร้างพัลส์ที่จะนำไปมอดูเลทภายในเครื่องส่ง แล้วส่งสัญญาณนั้นออกอากาศ ในด้านรับ MCS 51 จะทำการประมวลผลสัญญาณที่รับมาจากอากาศโดยเครื่องรับ เพื่อสร้างสัญญาณในการควบคุมความเร็วของมอเตอร์โดยทำงานร่วมกับวงจรมัลติเพล็กซ์และวงจรมอเตอร์ เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการศึกษาเท่านั้น เมื่อนูญาติเห็นใบเซปรีชณะด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 วัตถุประสงค์ของโครงการ

1. เพื่อศึกษาการแปลงสัญญาณอนาล็อกเป็นดิจิทัล
2. เพื่อศึกษาการใช้งานไมโครคอนโทรลเลอร์ในการควบคุมและต่อใช้งานร่วมกับอุปกรณ์ภายนอก
3. เพื่อศึกษาการรับ-ส่งสัญญาณควบคุมแบบไร้สาย
4. เพื่อศึกษาการควบคุมมอเตอร์โดยใช้ไมโครคอนโทรลเลอร์

1.3 ขอบเขตของโครงการ

1. ใช้จอยสติ๊กควบคุมความเร็วและการเลี้ยวของรถ
2. ควบคุมความเร็วของมอเตอร์โดยการควบคุมความกว้างของพัลส์ที่ใช้ขับ
3. ใช้วงจรมัลติเพล็กซ์ในการเลือกการทำงานของมอเตอร์
4. ควบคุมรถแบบไร้สาย
5. การทำงานทั้งหมดควบคุมด้วยไมโครคอนโทรลเลอร์

1.4 ประโยชน์ที่คาดว่าจะได้รับ

1. เข้าใจหลักการควบคุม DC มอเตอร์ ด้วยความกว้างของพัลส์ที่ใช้ขับ
2. สามารถใช้งานไมโครคอนโทรลเลอร์ร่วมกับอุปกรณ์อื่นๆ ได้
3. สามารถใช้งานวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลได้
4. สามารถควบคุมการทำงานของรถแบบไร้สายได้

1.5 ข้อกำหนดของโครงการ

1. ใช้อุปกรณ์ที่ทำซื้อได้ง่าย
2. ใช้ไมโครคอนโทรลเลอร์ในการควบคุมการทำงาน
3. มีความละเอียดและแม่นยำพอสมควร
4. แสดงผลการทำงานให้เห็นได้ง่าย
5. ใช้อุปกรณ์รับส่งกำลังต่ำเพื่อพัฒนาเป็นเครื่องส่งกำลังสูงต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2


ทฤษฎีและหลักการของการควบคุมมอเตอร์

2.1 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (ADC)

กระบวนการต่างๆที่เกิดขึ้นตามธรรมชาติส่วนใหญ่หากนำมาแปรค่าเป็นสัญญาณทางไฟฟ้ามักเป็นสัญญาณที่อยู่ในรูปของแรงดันหรือกระแส หรือไม่ก็เป็นในลักษณะของค่าความต้านทาน ลักษณะที่ได้จะเป็นสัญญาณอนาล็อก ซึ่งไม่สามารถนำไปใช้กับคอมพิวเตอร์ได้โดยตรง จึงจำเป็นต้องมีวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล เราเรียกวงจรที่ทำหน้าที่ดังกล่าวว่า วงจร เอดีซี

2.1.1 หลักการเบื้องต้นของวงจรเอดีซี

หากนำเอาเอดีซีขนาด 3 บิต มาเขียนกราฟคุณสมบัติระหว่างสัญญาณอินพุตกับสัญญาณเอาต์พุต สมมติว่าแรงดันอินพุต V_{in} เปลี่ยนค่าจาก 0 ถึง 7 โวลต์และได้สัญญาณเอาต์พุตที่เป็นสัญญาณดิจิทัลจาก 000-111 ดังแสดงในรูปที่ 2.1



รูปที่ 2.1 แสดงกราฟคุณสมบัติของเอดีซีขนาด 3 บิต

2.1.2 ค่าความละเอียดของเอดีซี

ค่าความละเอียดของเอดีซี หาได้จากการเปลี่ยนแปลงแรงดันอินพุตแล้วทำให้สัญญาณ

ดิจิทัลเปลี่ยนค่าบิตนัยสำคัญต่ำสุดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความละเอียด=ค่าแรงดันอินพุตต่อบิต=ค่าเต็มสเกลหารด้วย 2^n-1

หรือ

ความละเอียด= 2^n

ถ้า n คือจำนวนบิตของวงจร

จากรูปที่ 2.1 จะเห็นว่าขณะที่เอาท์พุทเป็น 001 แรงดันอินพุตมีค่าเท่ากับ 1 โวลต์ ซึ่งค่านี้เกิดจากแรงดันค่าเฉลี่ยของ 0.5 โวลต์ กับ 1.5 โวลต์ หรืออาจกล่าวได้ว่าขณะที่เอาท์พุทเป็น 001 แรงดันอินพุตถูกกำหนดให้อยู่ในช่วง 0.5 โวลต์ ถึง 1.5 โวลต์ ซึ่งจะมีค่าผิดพลาดเท่ากับครึ่งบิต ดังนั้นหากต้องการให้ค่าผิดพลาดนี้ลดลงจำเป็นต้องเพิ่มจำนวนบิตให้สูงขึ้น

วิธีการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิตอลนั้นมีมากมายหลายแบบ หากแบ่งตามความเร็วที่ใช้ในการเปลี่ยนแปลงสัญญาณ มี 3 แบบ ดังแสดงคุณสมบัติของแต่ละแบบในตารางที่ 2.1

ตารางที่ 2.1 แสดงการเปรียบเทียบเอดีซีแบบต่างๆ

แบบ	ความเร็ว	ช่วงเวลาแปลงสัญญาณใน 1 รอบ	การใช้งาน
รวบรวมค่า(integrating)	ช้า	มิลลิวินาที	ดีซีโวลต์มิเตอร์
ประมาณค่าต่อเนื่อง (successive approximation)	เร็ว	ไมโครวินาที	สัญญาณเสียง
แฟลช(flash)	เร็วมาก	นาโนวินาที	สัญญาณภาพ


เอดีซีที่ใช้งานทั่วไปมักเป็นสองแบบแรก เนื่องจากมีวงจรค่อนข้างง่าย ราคาถูก แม่นยำพอสมควร สามารถนำไปใช้งานทั่วๆไปได้

2.1.3 เอดีซีแบบรวมค่า

เอดีซีแบบนี้เป็นแบบที่ใช้งานเกี่ยวกับเครื่องมือวัดความเร็วต่ำ วงจรภายในประกอบด้วยวงจรที่เป็นแบบอนาล็อกและดิจิตอลรวมกันอยู่ใน ไอซีตัวเดียว เช่นเบอร์ 7106 และ 7107 เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


กระบวนการแปลงค่าในแต่ละรอบ ขาเอาต์พุตจะให้สัญญาณดิจิทัลที่มีทั้งแบบอนุกรมและแบบขนาน ดังแสดงในรูปที่ 2.3



รูปที่ 2.3 แสดงแผนผังและรูปของวงจรเอ็ดซีแบบประมาณค่าต่อเนื่อง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.5 เอดีซีแบบที่ใช้กับไมโครโปรเซสเซอร์

เอดีซีแบบนี้จะมีวงจรเก็บสัญญาณเอาต์พุตเพิ่มเข้าไปเพื่อให้ค่าเอาต์พุตยังคงมีอยู่ถึงแม้วงจรจะถูกลดออกจากระบบบัสในบางช่วงเวลาก็ตาม ดังแสดงในรูปที่ 2.4



รูปที่ 2.4 แสดงวงจรเอดีซีที่ใช้กับไมโครโปรเซสเซอร์

2.1 ไมโครคอนโทรลเลอร์ MCS 51

ไมโครคอนโทรลเลอร์ตระกูล MCS 51 ที่ใช้ในการทำโครงการนี้จะอ้างอิงถึงไมโครคอนโทรลเลอร์ตระกูล MCS 51 ซึ่งมีหน่วยความจำแบบแฟลช ของ Atmel Corporation เบอร์ที่ขึ้นต้นด้วย AT89

2.2.1 จัดขาของไมโครคอนโทรลเลอร์ 8051

V_{cc} : สำหรับแหล่งจ่ายไฟฟ้า (+5v.)

V_{ss} : สำหรับต่อกราวด์

P0: เป็นขาพอร์ต 0 ของ 8051 ที่มีขนาด 8 บิตชนิดสองทิศทาง ซึ่งแต่ละบิตสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไปหากต้องการให้เป็นอินพุตสามารถทำได้โดยการเขียนข้อมูล "1" ไปยังบิตนั้น โดยแต่ละบิตเมื่อเป็นเอาต์พุตจะสามารถต่อพ่วงกับอุปกรณ์ TTL แบบ LS ได้ 8 ตัว และยังเป็นขาให้สัญญาณ Multiplex ระหว่างสัญญาณข้อมูลกับสัญญาณ Address 8 บิตแรก ในกรณีที่ใช้นหน่วยความจำภายนอก

P1: เป็นขาพอร์ต 1 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bi-directional ซึ่งแต่ละบิตสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไปหากต้องการให้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต สามารถทำได้โดยการเขียนข้อมูล “1” ไปยังบิตนั้น และสามารถต่อพ่วงกับอุปกรณ์ LS TTL ได้ 4 ตัว

P2: เป็นขาพอร์ต 2 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bi-directional เช่นเดียวกับพอร์ต 1 นอกจากนี้พอร์ต 2 นี้ยังทำหน้าที่ให้สัญญาณ Address 8 บิตบน ในกรณีที่ใช้หน่วยความจำภายนอก ในกรณีอ้าง Address หน่วยความจำขนาด 16 บิต ดังนั้นขณะที่ใช้หน่วยความจำภายนอก จะต้องไม่มีการเขียนข้อมูลใด ๆ ไปที่พอร์ต 2 จะทำให้เกิดความผิดพลาดการทำงานได้

P3: เป็นขาพอร์ต 3 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bi-directional เช่นเดียวกับขาพอร์ต 1 และพอร์ต 2 แต่พอร์ต 3 นี้จะมีหน้าที่พิเศษดังตารางที่ 2.2

ตารางที่ 2.2 หน้าที่พิเศษของขาต่าง ๆ ของ PORT 3

ขาพอร์ต	หน้าที่พิเศษ
P3.0	R x D (สำหรับรับข้อมูลแบบอนุกรม)
P3.1	T x D (สำหรับส่งข้อมูลแบบอนุกรม)
P3.2	INT0 (ขาอินเทอร์รัพท์ภายนอก 0)
P3.3	INT1 (ขาอินเทอร์รัพท์ภายนอก 1)
P3.4	T0 (ขาอินพุตของ Timer 0)
P3.5	T1 (ขาอินพุตของ Timer 1)
P3.6	WR (สำหรับสัญญาณเขียนหน่วยความจำข้อมูลภายนอก)
P3.7	RD (สำหรับสัญญาณอ่านหน่วยความจำข้อมูลภายนอก)

ดังนั้น เมื่อมีการใช้สัญญาณดังกล่าว จึงไม่ควรเขียนข้อมูลไปที่พอร์ต 3 จะทำให้การทำงานของ 8051 ผิดพลาดได้

RST: เป็นขาสำหรับรีเซ็ตการทำงานของ 8051 โดยการให้ลอจิกหนึ่งเป็นเวลาอย่างน้อย 2 ช่วง Machine Cycle

ALE: เป็นขาที่ใช้ในการควบคุมการแลตช์ของขา พอร์ต 0 เมื่อมีการใช้งานหน่วยความจำภายนอก


PSEN: เป็นขาสัญญาณเพื่อร้องขอติดต่อกับหน่วยความจำโปรแกรมภายนอกเมื่อ

เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EA: เป็นขาใช้สำหรับเลือกการติดต่อหน่วยความจำโปรแกรมภายนอกหรือภายในไมโครคอนโทรลเลอร์ โดยที่ให้ลอจิก 0 จะอ่านหน่วยความจำโปรแกรมภายนอก และลอจิก 1 จะอ่านหน่วยความจำโปรแกรมภายใน

XTAL1: ขาเข้าของวงจรกำเนิดความถี่อ้างอิงภายในของ 8051

XTAL2: ขาออกของวงจรกำเนิดความถี่อ้างอิงภายในของ 8051




รูปที่ 2.5 การจัดขาของ 8051

2.2.2 โครงสร้างหน่วยความจำของ 8051

ดังที่กล่าวมาแล้ว 8051 จะแบ่งหน่วยความจำออกเป็นสองส่วน ได้แก่ หน่วยความจำสำหรับโปรแกรมและหน่วยความจำสำหรับเก็บข้อมูล โดยมีขนาดของแต่ละส่วนเท่ากับ 64 กิโลไบต์ ในส่วนของหน่วยความจำโปรแกรมจะเป็นส่วนหน่วยความจำสำหรับอ่านอย่างเดียว โดยที่ 8051 จะใช้สัญญาณ PSEN ในการอ่านเท่านั้น แต่หน่วยความจำข้อมูลของ 8051 จะสามารถอ่านและเขียนได้โดยใช้สัญญาณ RD และ WR ตามลำดับ แต่อย่างไรก็ตาม ผู้ใช้สามารถรวมหน่วยความจำโปรแกรมและหน่วยความจำข้อมูลเข้าด้วยกันได้ โดยนำสัญญาณ RD และ PSEN มาต่อเข้าวงจรแอนนเกต สำหรับสร้างสัญญาณในการอ่านหน่วยความจำ นอกจากนี้หน่วยความจำโปรแกรมยังแบ่งออกเป็นภายนอกและภายในของ 8051 ดังแสดงใน รูปที่ 2.6 รูปที่ 2.7 โดยรูปที่


2.6 แสดงหน่วยความจำโปรแกรมในกรณีที่ใช้เลือกใช้หน่วยความจำภายนอกและภายใน ในด้านเอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษานี้เท่านั้น เมื่อผู้ผู้ใดเห็น ใบเขียวประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซ้ายมือเป็นส่วนหนึ่งของหน่วยความจำโปรแกรมภายในที่มีขนาด 4 กิโลไบต์ของ 8051 ส่วนที่เหลือจะเป็นหน่วยความจำภายนอก ส่วนด้านขวามือแสดงหน่วยความจำโปรแกรมเมื่อเลือกให้ติดต่อหน่วยความจำภายนอกทั้งหมด



รูปที่ 2.6 แสดงหน่วยความจำโปรแกรมของ 8051

สำหรับหน่วยความจำข้อมูลของ 8051 สามารถแบ่งออกเป็นภายนอกและภายใน โดยหน่วยความจำภายนอกแสดงไว้ด้านขวามือของรูปที่ 2.7 ซึ่งมีขนาด 64 กิโลไบต์ ส่วนหน่วยความจำข้อมูลภายในแสดงไว้ด้านซ้ายของรูปที่ 2.7 โดยหน่วยความจำภายในของ 8051 แบ่งออกเป็นสองส่วน ได้แก่ ส่วนของหน่วยความจำข้อมูลที่สามารถอ้างอิงแบบ Direct และ Indirect ซึ่งมีขนาด 128 ไบต์ กับหน่วยความจำที่อ้างอิงได้เฉพาะแบบ Direct หรือในส่วนนี้จะเรียกอีกแบบหนึ่งว่า SFR (Special Function Register) โดยจะแบ่งกล่าวได้ดังนี้



รูปที่ 2.7 แสดงหน่วยความจำข้อมูลของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของหน่วยความจำข้อมูลภายในที่อ้างอิงแบบ direct และ Indirect นั้นจะสามารถแบ่งออกได้ 3 ส่วน ดังแสดงในรูปที่ 2.8 โดยมีรายละเอียดดังนี้

ส่วนที่ 1 เรียกว่า Register Banks 0-3 ซึ่งอยู่ที่ตำแหน่งความจำข้อมูลภายใน ตั้งแต่ 00H ถึง 1FH จำนวน 32 ไบต์ โดยจะแบ่งออกเป็นชุด ชุดละ 8 ไบต์จำนวน 4 ชุด ซึ่งแต่ละชุดจะมีชื่อเรียกเป็น R0 ถึง R7 จะเป็น Register ที่ใช้งาน โดยเมื่อ 8051 ถูกรีเซ็ต Register Bank 0 จะถูกเลือกใช้

ส่วนที่ 2 เรียกว่า Bit Addressable Area ซึ่งมีขนาด 16 ไบต์ที่ตำแหน่งหน่วยความจำข้อมูล 20H ถึง 2FH ในส่วนนี้สามารถที่จะอ้างอิงข้อมูลได้เป็นระดับบิตถึง 128 บิต โดยการอ้างอิงตำแหน่งโดยตรงในลักษณะบิต ตั้งแต่ตำแหน่ง 00H ถึง 7FH

The diagram shows a memory map with 'Byte address' on the left and 'Bit address' at the top. A central box labeled 'General purpose RAM' contains a grid of bit addresses from 30 to 00. Below this, four banks are shown: Bank 3 (addresses 1F-18), Bank 2 (addresses 17-10), Bank 1 (addresses 0F-08), and a 'Default register bank for R0-R7 RAM' (addresses 07-00).

Byte address	Bit address							
7F	General purpose RAM							
30	7F	7E	7D	7C	7B	7A	79	78
2F	77	76	75	74	73	72	71	70
2E	6F	6E	6D	6C	6B	6A	69	68
2D	67	66	65	64	63	62	61	60
2C	5F	5E	5D	5C	5B	5A	59	58
2B	57	56	55	54	53	52	51	50
2A	4F	4E	4D	4C	4B	4A	49	48
29	47	46	45	44	43	42	41	40
28	3F	3E	3D	3C	3B	3A	39	38
27	37	36	35	34	33	32	31	30
26	2F	2E	2D	2C	2B	2A	29	28
25	27	26	25	24	23	22	21	20
24	1F	1E	1D	1C	1B	1A	19	18
23	17	16	15	14	13	12	11	10
22	0F	0E	0D	0C	0B	0A	09	08
21	07	06	05	04	03	02	01	00
20	Bank 3							
1F	Bank 2							
18	Bank 1							
17	Default register bank for R0-R7 RAM							
16								
15								
14								
13								
12								
11								
10								
0F								
0E								
0D								
0C								
0B								
0A								
09								
08								
07								
06								
05								
04								
03								
02								
01								
00								

รูปที่ 2.8 แสดงหน่วยความจำข้อมูลภายใน

ส่วนที่ 3 เรียกว่า Scratch Pad Area จะอยู่ที่ตำแหน่งตั้งแต่ 30H ถึง 7FH ซึ่งเป็นบริเวณหน่วยความจำข้อมูลภายในเอนกประสงค์ที่ผู้ใช้สามารถใช้งานได้โดยตรง นอกจากนี้ยังสามารถใช้หน่วยความจำข้อมูลบริเวณนี้สำหรับการเก็บข้อมูลแบบ Stack ได้ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของหน่วยความจำข้อมูลภายในที่ใช้อ้างอิงแบบ Direct เพียงอย่างเดียวหรือที่เรียกว่า SFR ซึ่งเป็นส่วนสำหรับเก็บหรือกำหนดการทำงานภายในของ 8051 ดังแสดงในรูปที่ 2.9

ในส่วนของบริเวณนี้จะมีขนาด 128 ไบต์แต่ในการใช้งานนั้นใช้ได้เฉพาะตำแหน่งซึ่งแสดงไว้ในรูปที่ 2.9 เท่านั้น หากผู้ใช้อ้างตำแหน่งนอกเหนือจากนี้นั้นจะได้ข้อมูลที่คาดเดาไม่ได้ โดยแต่ละตำแหน่งจะมีหน้าที่ดังนี้

ACC: เป็น Accumulator ซึ่งเป็นรีจิสเตอร์สำหรับการประมวลผลทางคณิตศาสตร์และลอจิก โดยผู้ใช้สามารถอ้างอิงได้ในรูปแบบของไบต์หรือระดับบิตได้

B: เป็นรีจิสเตอร์พิเศษสำหรับใช้กับคำสั่งในการคูณหรือหาร นอกจากนี้ยังใช้เป็นรีจิสเตอร์สำหรับเก็บพักข้อมูลได้

PSW: เป็นรีจิสเตอร์ Program Status Word หรือแฟลทจะแสดงสถานะการทำงานของ 8051 สำหรับการตรวจสอบซึ่งจะอธิบายรายละเอียดในภายหลัง

8 Bytes							
F8							FF
F0	B						F7
E8							EF
E0	ACC						E7
D8							DF
D0	PSW ^(1,2)						D7
C8	T2CON ^(1,2)	T2MOD ^(1,2)	RCAP2L ⁽¹⁾	RCAP2H ⁽²⁾	TL2 ^(1,2)	TH2 ⁽²⁾	CF
C0							C7
B8	IP ^(1,2)						BF
B0	P3						B7
A8	IE ^(1,2)						AF
A0	P2						A7
98	SCON ^(1,2)	SBUF					9F
90	P1						97
88	TCON ^(1,2)	TMOD ^(1,2)	TL0	TL1	TH1		8F
80	P0	SP	DPL	DPH			PCON ^(1,2)

↑ Bit Addressable

- Notes: 1. SFRs converting mode or control bits
2. AT89C52 only

รูปที่ 2.9 แสดงรายละเอียดของ Special Function Register

SP: เป็นรีจิสเตอร์สำหรับที่หน่วยความจำข้อมูลภายในสำหรับการเก็บแบบ Stack
เอกสารนี้เป็นเอกสารที่แจ้งให้ทราบเกี่ยวกับเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DPTR : เป็นรีจิสเตอร์ขนาด 16 บิต โดยแบ่งเป็น 8 บิตบนและ 8 บิตล่าง ให้สำหรับชี้ตำแหน่งของหน่วยความจำข้อมูลภายนอกหรือสำหรับการอ่านตารางข้อมูลของหน่วยความจำโปรแกรม

P0: เป็นรีจิสเตอร์สำหรับพอร์ต 0 ของ 8051

P1: เป็นรีจิสเตอร์สำหรับพอร์ต 1 ของ 8051

P2: เป็นรีจิสเตอร์สำหรับพอร์ต 2 ของ 8051

P3: เป็นรีจิสเตอร์สำหรับพอร์ต 3 ของ 8051

IP: เป็นรีจิสเตอร์สำหรับกำหนดลำดับความสำคัญของการอินเตอร์รัพท์ของ 8051

IE: เป็นรีจิสเตอร์สำหรับกำหนดการรับหรือไม่รับการอินเตอร์รัพท์ของ 8051

TMOD: เป็นรีจิสเตอร์สำหรับควบคุมหน้าที่ของ Timer/Counter ของ 8051

TCON: เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ Timer/Counter ของ 8051

T2CON: เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ Timer/Counter 2 ของ 8052

TH0: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 0 8บิตบน

TL0: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 0 8บิตล่าง

TH1: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 1 8บิตบน

TL1: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 1 8บิตล่าง

TH2: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 2 8บิตบนของ 8052

TL2: เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 2 8บิตล่างของ 8052

RCAP2H: เป็น Capture Register ของ Timer/Counter 2 8บิตบนของ 8052

SCON: เป็นรีจิสเตอร์สำหรับควบคุมการรับส่งข้อมูลแบบอนุกรมของ 8051

SBUF: เป็นรีจิสเตอร์สำหรับเก็บพักข้อมูลที่ได้จากหรือรับส่งข้อมูลแบบอนุกรมของ MCS

- 8051

PCON: เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ MCS-8051 ด้านเกี่ยวกับการใช้กำลังไฟฟ้า

ในส่วนของรีจิสเตอร์ SFR นี้สามารถที่จะอ้างอิงในระดับบิตได้โดยตำแหน่งการอ้างอิงระดับบิตซึ่งได้แสดงไว้ในตาราง รูปที่ 2.10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Byte address	Bit address								
FF									
F0	F7	F6	F5	F4	F3	F2	F1	F0	B
E0	E7	E6	E5	E4	E3	E2	E1	E0	ACC
D0			D5	D4	D3	D2	-	D0	PSW
B8	-	-	-	BC	BB	BA	B9	B8	IP
B0	B7	B6	B5	B4	B3	B2	B1	B0	P3
A8	AF	-	-	AC	AB	AA	A9	A8	IE
A0	A7	A6	A5	A4	A3	A2	A1	A0	P2
99	not bit addressable								SBUF
98	9F	9E	9D	9C	9B	9A	99	98	SCON
90	97	96	95	94	93	92	91	90	P1
8D	not bit addressable								TH1
8C	not bit addressable								TH0
8B	not bit addressable								TL1
8A	not bit addressable								TL0
89	not bit addressable								TMOD
88	8F	8E	8D	8C	8B	8A	89	88	TCON
87	not bit addressable								PCON
83	not bit addressable								DPH
82	not bit addressable								DPL
81	not bit addressable								SP
80	87	86	85	84	83	82	81	80	PO

รูปที่ 2.10 แสดงตำแหน่งการอ้างอิงระดับบิตของรีจิสเตอร์ SFR

2.2.3 TIMER


ตัว Timer อาจพิจารณาได้ง่าย ๆ ว่าเป็นตัวฟลิปฟล็อปมาต่อเรียงกัน โดยมี Clock เป็นอินพุตสำหรับเอาต์พุตที่ออกมาจากฟลิปฟล็อปแต่ละตัวจะถูกหารด้วย 2 พิจารณาการต่อฟลิปฟล็อปตามรูปที่ 2.11 ถ้าใส่ Clock เข้าไปในฟลิปฟล็อปตัวแรก ความถี่ของ Clock ที่ออกจากเอาต์พุตตัวแรกจะถูกหารด้วย 2 และเอาต์พุตนี้จะต่อกับฟลิปฟล็อปตัวที่สอง และสัญญาณที่ออกมาจะถูกหารด้วย 2 อีก ดังนั้น ถ้ามีฟลิปฟล็อปต่ออยู่ n Stages จะหารสัญญาณนาฬิกาได้ 2^n ถ้าให้เอาต์พุต Stage สุดท้ายของ Timer เป็น Overflow Flip-Flop หรือ Flag และจะให้เอาต์พุตออกมาเมื่อการนับเป็น Overflow เช่น ถ้าเป็นตัวนับแบบ 16 บิต (มีฟลิปฟล็อปต่ออยู่ 16 ตัว) วงจรจะนับตั้งแต่ 0000H ถึง FFFFH เมื่อฟลิปฟล็อปเปลี่ยนจาก FFFFH เป็น 0000H จะให้บิต Overflow ออกมา

พิจารณารูป 2.11 (ก) เป็น 3-bit Timer โดยฟลิปฟล็อปแต่ละตัวจะนำขา Q มาต่อกับ D ซึ่งอาจเรียกว่าเป็นการใช้ฟลิปฟล็อปแบบ Divide-by-two Mode โดยความถี่ของสัญญาณที่ได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟลิปฟล็อปแต่ละตัวจะมีค่าหารสองจากสัญญาณนาฬิกาที่เข้ามา เมื่อนับไปถึงค่า 111 (หรือ $Q_2 = 1, Q_1 = 1, Q_0 = 1$) และเปลี่ยนกลับมาเป็น 000 จะให้บิต Flag ออกมา ดังแสดงในรูปที่ 2.11(ข)

ใน MCS - 51 จะมีตัวจับเวลาอยู่ในชิพ ถ้าเป็นเบอร์ 8051 หรือ 8031 จะมี 2 ตัว คือ Timer 0 และ Timer 1 แต่ถ้าเป็นเบอร์ 8052 จะมีเพิ่มอีกหนึ่งตัวคือ Timer 2 รีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องกับการใช้ Timer แสดงได้ดังตารางที่ 2.2 ซึ่งจะเห็นว่ารีจิสเตอร์บางตัวสามารถเข้าถึงข้อมูลระดับบิตได้ด้วย นอกจากนี้ตัว Timer สามารถใช้เป็นตัวนับ (Counter) ได้อีกด้วย โดยการโปรแกรมในรีจิสเตอร์ TMOD



(ข)

รูปที่ 2.11 รีจิสเตอร์ที่ใช้เป็น Timer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับทำารใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.3 รีจิสเตอร์ที่ใช้เป็น Timer

รีจิสเตอร์	หน้าที่	ตำแหน่ง	สามารถอ้างอิงตำแหน่งบิต
TCON	Control	88H	Yes
TMOD	Mode	89H	No
TL0	Timer 0 Low-byte	8AH	No
TL1	Timer 1 Low-byte	8BH	No
TH0	Timer 0 High-byte	8CH	No
TH1	Timer 1 High-byte	8DH	No
T2CON*	Timer 2 Control	C8H	Yes
RCAP2L*	Timer 2 Low-byte Capture	CAH	No
RCAP2H*	Timer 2 High-byte Capture	CBH	No
TL2*	Timer 2 Low-byte	CCH	No
TH2*	Timer 2 High-byte	CDH	No

* มีในเบอร์ 8032 / 8052

2.2.3.1 Timer Mode Register (TMOD)

ตัวรีจิสเตอร์ TMOD เป็นรีจิสเตอร์ควบคุม Timer จะแบ่งออกเป็น 2 กลุ่ม กลุ่มละ 4 บิต โดย 4 บิตบนจะเป็นการควบคุม Timer 1 ส่วน 4 บิตล่างจะเป็นการควบคุม Timer 0 ความหมายของแต่ละบิตดูในตารางที่ 2.3 ซึ่งตัวรีจิสเตอร์นี้เป็นตัวเลือกการทำงานว่าจะให้ตัว Time/Counter ทำงานในโหมดใด และเป็น Timer หรือ Counter รีจิสเตอร์ TCON ไม่สามารถจะโปรแกรมเข้าไปในระดับบิตได้ (Not Bit-Addressable) ซึ่งการใช้งานมักจะโปรแกรมเข้าไปครั้งเดียวในตำแหน่งเริ่มต้นของโปรแกรม

ตารางที่ 2.4 รีจิสเตอร์ TMOD (Timer Mode)

บิต	ชื่อ	Timer	ความหมาย
7	GATE	1	Gate bit ถ้าบิตนี้เซตวงจรจะทำงาน เมื่อ INT1 เป็น High
A	C/T	1	เป็นบิตเลือก Counter / Timer 1 = ใช้เป็น Counter 0 = ใช้เป็น Timer
5	M1	1	Mode bit 1 (ดูตาราง 5-3)
4	M0	1	Mode bit 0 (ดูตาราง 5-3)
3	GATE	0	บิต Gate ของ Timer 0
2	C/T	0	บิตเลือก Counter / Timer ของ Timer 0
1	M1	0	Timer 0 M1 bit
0	M0	0	Timer 0 M0 bit

ตารางที่ 2.5 การใช้ Timer โหมดต่าง ๆ

M1	M0	Mode	ความหมาย
0	0	0	ใช้เป็น Timer แบบ 13-bit (8048 Mode)
0	1	1	ใช้เป็น Timer แบบ 16-bit
1	0	2	ใช้เป็น Timer แบบ 8-bit Auto-reload Mode
1	1	3	Split Timer Mode : แยก Timer 0 ออกเป็น Timer 8 บิตสองตัวคือ TLo และ THo โดยไม่ใช้ Timer 1

2.2.3.2 Timer Control Register (TCON)


รีจิสเตอร์ TCON เป็นรีจิสเตอร์ที่บอกสถานะและควบคุมบิต Timer 0 และ Timer 1 ซึ่งดูได้จากตารางที่ 2.6 รีจิสเตอร์นี้สามารถเข้าถึงข้อมูลระดับบิตได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.6 แสดงความหมายแต่ละบิตของรีจิสเตอร์ TCON (Timer Control)

บิต	ชื่อ	ตำแหน่งบิต	ความหมาย
TCON.7	TF1	8FH	บิตแฟล็กแสดงการโอเวอร์โฟลว์ของ Timer 1 จะ Set โดย Hardware และ Clear โดย Software
TCON.6	TR1	8EH	บิตควบคุมการปิด-เปิด Timer 1 Set และ Clear โดย Software
TCON.5	TF0	8DH	แฟล็กแสดงการโอเวอร์โฟลว์ของ Timer 0
TCON.4	TR0	8CH	บิตควบคุมการปิด-เปิด Timer 0
TCON.3	IE1	8BH	บิตแฟล็กแสดงการอินเทอร์รัพท์จาก INT1 จะ Set โดย Hardware และสามารถ Clear ได้ด้วย Software
TCON.2	IT1	8AH	บิตเลือกชนิดของสัญญาณอินเทอร์รัพท์จากอินเทอร์รัพท์ภายนอก INT1 สามารถ Set และ Clear ได้ด้วย Software
TCON.1	IE0	89H	บิตแฟล็กแสดงการอินเทอร์รัพท์จาก INT0
TCON.0	IT0	88H	บิตเลือกชนิดของสัญญาณอินเทอร์รัพท์จากอินเทอร์รัพท์ภายนอก INT0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 การทำงานของ Timer ในโหมดต่าง

2.2.3.3 Timer Mode And Overflow Flag

เมื่อใช้ Timer 0 และ Timer 1 จะต้องใช้รีจิสเตอร์คู่ TLx และ THx โดยค่า x จะเป็นตัวออก
 ว่าเป็น Timer 0 หรือ Timer 1 การใช้ Timer สามารถใช้งานได้หลายโหมด ดังแสดงในรูปที่ 2.12 ซึ่ง
 เราสามารถเซตค่าโหมดการทำงานได้ โดยการโปรแกรมในรีจิสเตอร์ TMOD
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

13-Bit Timer Mode (Mode 0)

การทำงานในโหมด 0 นี้จะเป็นการใช้ Timer แบบ 13 บิต ดังแสดงในรูป 2.12(ก) ซึ่งจะใช้ 5 บิตล่างของ TLx โดยไม่สนใจ 3 บิตที่เหลือ และ 8 บิต ของ THx การทำงานในโหมดนี้ เมื่อบิตของ TLx นับไปจนเป็น “1” ทุกบิตจะส่ง Clock 1 ลูกให้ หนึ่งลูกให้ THx นับต่อและเมื่อนับเป็น “1” ทุกบิต และเปลี่ยนกลับเป็น “0” จะเกิด Overflow Flag เกิดขึ้น

16-Bit Timer Mode (Mode 1)

การทำงานในโหมดนี้จะเหมือนกับการทำงานในโหมด 0 แต่เป็น Timer แบบ 16 บิต ซึ่งการนับจะเริ่มตั้งแต่ 0000H, 0001H, 0002H ไปเรื่อย ๆ และจะเกิด Overflow ขึ้น เมื่อมีการเปลี่ยนจาก FFFFH เป็น 0000H ดังรูปที่ 2.12(ข) ซึ่งเป็นการเซต Overflow Flag และค่านี้จะเกิดขึ้นในบิต TFX ของรีจิสเตอร์ TCON ซึ่งสามารถอ่านและเขียนด้วยโปรแกรม

การใช้ตัว Timer นี้ค่าของบิตสูงสุด (MSB) คือค่าบิต 7 ของ THx ส่วนบิตต่ำสุด (LSB) คือบิต 0 ของ TLx บิต LSB จะเป็น Toggles เมื่อมีสัญญาณอินพุตเข้ามา ถูกหารด้วย 2 ดังนั้นจะพบว่าบิต MSB จะ Toggles ด้วยค่าความถี่ของสัญญาณอินพุตหารด้วย $65,536 (2^{16})$ และค่า Timer รีจิสเตอร์นี้ (TLx/THx) สามารถอ่านและเขียนได้ด้วยการ โปรแกรม ดังนั้นสามารถนำไปประยุกต์ใช้งานได้ตามต้องการ

8-Bit Auto – Reload Mode (Mode 2)

การทำงานในโหมด 2 เรียกอีกอย่างหนึ่งว่า 8-bit Auto – reload Mode โดยใช้ Timer ไบต์ต่ำ (TLx) เป็น Timer แบบ 8 บิต เมื่อไบต์ต่ำเกิด Overflows หรือเกิดการเปลี่ยนแปลงจาก FFH เป็น 00H จะมีการโหลดค่าที่เก็บไว้ในไบต์สูง (THx) ไปเก็บไว้ในไบต์ต่ำ (TLx) ซึ่งจะเป็นค่าเริ่มต้นของการนับครั้งต่อไป นิยมใช้สร้างเป็นฐานเวลาที่สามารถโปรแกรมได้ การทำงานในโหมดนี้แสดงดังรูปที่ 2.12(ค)

Split Timer Mode (Mode 3)

การทำงานในโหมด 3 นี้ ตัว Timer 1 จะไม่ทำงาน ตัว Timer 0 จะแยกเป็น 2 ตัว ตัวละ 8 บิต คือ TL0 และ TH0 เมื่อ Timer เกิด Overflows จะมีการเซตบิต TFO และ TF1 ดังแสดงในรูปที่ 2.12(ง)

การทำงานในโหมด 3 นี้ Timer 1 จะไม่ถูกใช้งานแต่เราสามารถสวิตช์ให้ Timer 1 ไปทำงานในโหมดอื่นได้ แต่การทำงานของ Timer 1 จะไม่มีการอินเทอร์รัพท์เกิดขึ้น เพราะบิต TF1 ถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ใช้ในการนับของ TH0 ในการทำงานของโหมด 3 ไปแล้ว เราอาจมองว่าถ้าให้ Timer ทำงานในโหมด 3 ทำให้เรามี Timer เพิ่มขึ้น คือ TH0 และ TL0 ใน Timer 0 โหมด 3 และโปรแกรมให้ Timer 1 ไปทำงานในโหมดอื่น ๆ

Clocking Source

ในรูปที่ 2.12 ไม่ได้แสดงว่า Timer Clock นำมาจากที่ใดซึ่งการใช้ Timer นี้สามารถใช้ได้ 2 หน้าที่ คือเป็นตัวจับเวลา (Timer) และเป็นตัวนับ (Counter) ซึ่งสามารถโปรแกรมได้โดยการเซตหรือรีเซตบิต C / T ในรีจิสเตอร์ TMOD

การใช้เป็นตัวจับเวลา (Timer)

ถ้าบิต C / T ใน TMOD เป็นลอจิก “0” จะเป็นการเลือกให้ Timer นำ Clock มาจากวงจร Oscillator ในชิพ ซึ่งสัญญาณนาฬิกาจะเข้ามาทุก ๆ Machine Cycle หรืออาจกล่าวได้ว่าค่าใน THx และ TLx จะมีค่าเพิ่มขึ้นด้วยอัตราความนับแต่ละครั้งใช้เวลาเท่ากับ 1/12 ของความถี่ของสัญญาณนาฬิกาที่ใช้บนชิพ ดังแสดงในรูปที่ 2.13 ถ้า MCS – 51 ใช้สัญญาณนาฬิกา 12 MHz การนับจะมีความถี่เท่ากับ 1 MHz



รูปที่ 2.13 ความถี่ของสัญญาณนาฬิกาที่เข้าหา Timer

การใช้เป็นตัวนับ (Counter)

ถ้าบิต C / T เป็น “1” ตัว Timer จะนำ Clock มาจากภายนอกโดยใช้ขา P3.4 หรือ T0 เป็นขา Input Clock ให้กับ Timer 0 และใช้ขา P3.5 หรือ T1 เป็น Input Clock ให้กับ Timer 1 ดังรูปที่ 2.13 หรืออาจมองว่า ถ้าจะให้นับอะไรสัญญาณที่จะนับให้ต่อกับขา T0 และ T1 ในการใช้ Counter


สัญญาณที่เข้ามาจะมีการเปลี่ยนแปลงจาก “1” เป็น “0” จะทำให้วงจรมับ TLx มีค่าเพิ่มขึ้น 1 ภายในไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS – 51 นี้จะตรวจสอบขาอินพุต T_0 และ T_1 ในช่วงเวลาเฟส 2 ของ State s (S_5P_2) ถ้าพบว่ามีค่าเป็น “1” ต่อมาในอีกหนึ่ง Machine Cycle ที่เฟส 2 ของ State s (S_5P_2) ลอจิกอินพุตเปลี่ยนเป็น “0” จะทำให้ค่าใน Timer เพิ่มขึ้น 1 ดังนั้น จะเห็นได้ว่าการนับ 1 ครั้งจะต้องใช้เวลา 2 Machine Cycles ดังนั้นความถี่สูงสุดที่จะให้ Timer ทำงานเป็น Counter นับได้ จะมีค่ามากที่สุด 500 kHz ถ้า MCS – 51 ทำงานที่ความถี่สัญญาณนาฬิกา 12 MHz

2.2.3.4 การเริ่ม , หยุด และการควบคุม Timer

ในรูปที่ 2.12 จะแสดงลักษณะของ Timer Registers ซึ่งจะเห็นว่าประกอบด้วย TL_x และ TH_x และเมื่อเกิด Overflow จะเกิดเอาต์พุตที่บิต TF_x สำหรับสัญญาณนาฬิกาที่จะเข้าไปใน Time จะมาจาก 2 ส่วนดังแสดงในรูปที่ 2.13 ต่อไปจะกล่าวถึงว่าเราจะควบคุมให้เริ่ม , หยุดตัว Timer ได้อย่างไร

วิธีเริ่มและหยุดตัว Timers สามารถควบคุมได้ที่บิต TR_x ในรีจิสเตอร์ TCON โดยปกติแล้ว TR_x จะเคลียหลังจากที่ระบบถูกรีเซต ซึ่งจะเป็นการให้ Timer ไม่นับและ TR_x นี้จะเซตได้จากชุดคำสั่งหรือการโปรแกรม พิจารณารูปที่ 2.14



รูปที่ 2.14 การใช้บิตควบคุม TR

ตัวบิต TR_x จะเป็นส่วนที่สามารถเข้าถึงข้อมูลในระดับบิตได้ (Bit Addressable) ในรีจิสเตอร์ TCON ถ้าจะให้ TIMER 0 เริ่มทำงานจะเขียนคำสั่งได้ดังนี้

SETB TR0

ถ้าจะหยุดทำงานเขียนคำสั่งได้ดังนี้


CLR TR0

ในการเขียนโปรแกรมภาษาแอสเซมบลี สามารถใช้สัญลักษณ์ TR_0 ในคำสั่ง SETB TR_0 เลยได้ เพราะตัวแอสเซมบลีจะตีความ TR_0 เป็น Bit Address ตำแหน่ง 8 CH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีควบคุม Timer สามารถควบคุมได้ที่บิต GATE ใน TMOD และขาอินเตอร์รัพท์จากภายนอก INTx ถ้า INTO เป็นลอจิก “0” และโปรแกรมให้ Timer 0 ทำงานในโหมด 2 เมื่อ TL0/TH0 = 0000H, GATE = 1 และ TR0 = 1 เมื่อ INTO ขึ้นเป็นลอจิก “1” ตัว Timer จะ “Gate On” และจะให้สัญญาณนาฬิกาความถี่ 1 MHz เมื่อ INTO ลงเป็น “0” ตัว Timer “ Gate Off “ สัญญาณที่ได้จะมีความกว้างของสัญญาณนาฬิกา 1 μ S ส่งเข้าไปใน TL0/TH0

รูปที่ 2.15 จะเป็นระบบที่สมบูรณ์ของ Timer 1 เมื่อทำงานในโหมด 1 ซึ่งเป็น 16-bit Timer โดยใช้รีจิสเตอร์ TL1 / TH1 และ Overflow Flag TF1 ในรูปจะเห็นถึงการควบคุมแหล่งกำเนิด Clock การเริ่มทำงาน และการหยุดทำงาน



รูปที่ 2.15 ระบบทั้งหมดของ Timer 1

2.2.3.5 Intializing And Accessing Timer Register

การใช้งาน Timer เริ่มแรกจะต้องโปรแกรมเพื่อเลือกโหมดการทำงานของ Timer ก่อนเมื่อเริ่มใช้งานก็โปรแกรมให้ เริ่มทำงาน, หยุดทำงาน, อ่าน และ เคลียร์ค่า Flag Bits อ่านค่า Timer Registers ตามลำดับ เพื่อนำไปประยุกต์การใช้งานต่อไป

TMOD คือ รีจิสเตอร์ที่ต้องโปรแกรม โดยเซตโหมดการทำงานก่อน ตัวอย่างเช่น ถ้าให้ Timer 1 เป็น 16-bits Timer (โหมด 1) นับสัญญาณนาฬิกาบนชิพ สามารถเขียนคำสั่งได้ดังนี้

```
MOV TMOD, #00010000B
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลที่ได้จากคำสั่งข้างบนคือ เซตบิต $M_1 = 0$ และ $M_0 = 1$ ซึ่งเป็นการเลือกโหมด 1 และให้ $C/T = 0$ และ $GATE = 0$ ซึ่งเป็นการใช้สัญญาณนาฬิกาจากภายในหรือใช้เป็น Timer และตัว Timer นี้จะยังไม่ทำงาน ถ้าบิตควบคุม TR_1 ยังไม่ได้เซต

ถ้าให้ Timer นี้นับขึ้นโดยใช้รีจิสเตอร์ TL_1 / TH_1 และจะเซตบิต Overflow Flag เมื่อรีจิสเตอร์ เปลี่ยนจาก $FFFFH$ เป็น $0000H$ โดยให้นับเวลาไป $100 \mu S$ หรือให้ TL_1 / TH_1 นับสัญญาณนาฬิกา ได้ 100 ลูก ดังนั้นค่าเริ่มต้นของ TL_1 / TH_1 จะไม่เริ่มที่ $0000H$ จะต้องเริ่มที่ $FFFFH$ ลบด้วย 100 ลูก หรือ $FF9CH$ เพื่อให้นับไปถึง $FFFFH$ และเปลี่ยนเป็น $0000H$ ได้สัญญาณนาฬิกา 100 ลูกพอดี สามารถเขียนคำสั่งได้ดังนี้

```
MOV TL1, #9CH
```

```
MOV TH1, #0FFH
```

ถ้าให้ Timer เริ่มทำงานก็ให้บิตควบคุมดังนี้

```
SETB TR1
```

จากนั้นบิต Overflow Flag จะส่งออกมาหลังจากผ่านไป $100 \mu S$ ซึ่งเราสามารถเขียน โปรแกรมเป็น โปรแกรมวนลูป $100 \mu S$ ได้ โดยตรวจสอบบิต TF_1 ว่าถูกเซตหรือไม่ ถ้าไม่เซตก็ให้ วนลูปต่อไปดังนี้

```
CLR TR1
```

```
CLR TF1
```

การใช้แบบ Reading a Timer "On the Fly"

การใช้งานแบบประยุกต์บางงานจะต้องอ่านค่าจาก Timer Register เนื่องจากตัว Timer Register มีขนาด 2 ไบต์ ถ้าหากไบต์ต่ำเกิด Overflow จะทะลุเข้าไบต์สูง ถ้าหากเขียนโปรแกรมให้อ่านค่าจากไบต์ต่ำก่อน แล้วจึงอ่านไบต์สูงข้อมูลที่ได้ อาจเกิดข้อผิดพลาดได้เนื่องจากไบต์ต่ำมีการเปลี่ยนแปลงเร็วกว่าไบต์สูง การอ่านข้อมูลควรอ่านจากไบต์สูงก่อน แล้วจึงกลับมาอ่านไบต์ต่ำ จากนั้นอ่านข้อมูลไบต์สูงอีกครั้ง ถ้าค่าไบต์สูงที่อ่านได้ไม่มีการเปลี่ยนแปลงให้ใช้ค่านั้นได้เลย แต่ถ้ามีการเปลี่ยนแปลงให้อ่านอีกครั้ง ถ้าต้องการอ่านข้อมูลจาก TL_1 / TH_1 เข้าในรีจิสเตอร์ R_6 / R_7 อาจเขียน โปรแกรมได้ดังนี้

```
AGAIN: MOV A, TH1
```

```
MOV R6, TL1
```

```
CJNE A, TH1, AGAIN
```

```
MOV R7, A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3.6 Short Intervals And Long Intervals

ถ้า MCS – 51 ทำงานที่ความถี่สัญญาณนาฬิกา 12 MHz ถ้าให้ Timers ใช้วงจร Oscillator บนชิพ สัญญาณนาฬิกาจะถูกหารด้วย 12 และ Timer จะทำงานด้วยความถี่ 1 MHz ถ้าต้องการใช้ โปรแกรมสร้างสัญญาณนาฬิกาออกมาอาจทำได้โดยง่าย ซึ่งพิจารณาจากการทำงานชุดคำสั่งต่าง ๆ ของ MCS – 51 ใน 1 Machine Cycle จะใช้เวลา 1 μ S ในตารางที่ 2.7 จะแสดงความกว้างของ สัญญาณที่สร้างขึ้นจาก MCS–51 ที่ทำงานด้วย Crystal ความถี่ 12 MHz

ตารางที่ 2.7 ค่าสูงสุดของการใช้ Timer โหมดต่าง ๆ

Maximum Interval in Microseconps	Technique
≈ 10	Software Tuing
256	8 – bit Timer with Auto-reload
65536	8 – bit Timer
No Limit	16 – bit Timer Plus Software Loops

2.2.4 การอินเทอร์รัพท์

การทำงานของระบบคอมพิวเตอร์ โดยทั่วไปก็มีอุปกรณ์ภายนอกต่อรวมอยู่ ถ้า คอมพิวเตอร์ต้องการทำงานกับอุปกรณ์ภายนอกจะต้องคอยตรวจสอบอุปกรณ์เหล่านั้นเสมอ ตัวอย่างเช่น ถ้าหากให้คอมพิวเตอร์พอร์ทหนึ่งต่ออยู่กับหลอด LED 7 ส่วน อีกพอร์ทหนึ่งต่อกับ สวิตช์ ถ้าระบบของเราทำงานเป็นนาฬิกาเดินไปให้คอยตรวจสอบสวิตช์ด้วยว่ามีการกดหรือยัง การ ทำงานแบบนี้เรียกว่า Polling Method คือตัวไมโครโปรเซสเซอร์จะต้องคอยตรวจสอบอุปกรณ์ อินพุตตลอดเวลาว่ามีข้อมูลเข้ามาหรือยัง การทำงานแบบนี้ ถ้ามีอุปกรณ์ภายนอกหลายตัวระบบต้อง ตรวจสอบอุปกรณ์ภายนอกหลายตัว ทำให้เสียเวลาในการทำงานหลักไป การทำงานอีกแบบหนึ่ง จะให้ CPU ทำงานหลัก ถ้ามีการกดสวิตช์เมื่อไรให้นาฬิกาหยุดเดินทันที การทำงานในลักษณะนี้ CPU ไม่ต้องเสียเวลาในการตรวจอุปกรณ์ภายนอก ถ้าอุปกรณ์ภายนอกต้องการติดต่อกับ CPU อุปกรณ์ภายนอกจะส่งสัญญาณมาบอก CPU เอง ระบบนี้เรียกว่า การอินเทอร์รัพท์ (Interrupt)


2.2.4.1 ขบวนการเกิดอินเทอร์รัพท์

ถ้าหากคอมพิวเตอร์กำลังทำงานโปรแกรมหลักอยู่เมื่อมีการอินเทอร์รัพท์เข้ามา

คอมพิวเตอร์จะละทิ้งโปรแกรมหลัก แต่ไปทำงานโปรแกรมตอบสนองการอินเทอร์รัพท์ (Interrupt) เอกสารเป็นเอกสารหลังเรียนสำหรับครูเชิง นวัตกรรมเพื่อการศึกษาเท่านั้น เมื่อผู้เผยแพร่เนื้อหาไปใช้โดยไม่มีการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Service Routine) เมื่อทำโปรแกรมตอบสนองอินเทอร์รัพท์เสร็จ คอมพิวเตอร์จะกลับมาทำโปรแกรมเดิม พิจารณารูปที่ 2.16

ถ้า CPU กำลังทำงานโปรแกรมหลักอยู่ เช่นกำลังทำคำสั่งในตำแหน่งของหน่วยความจำที่ $m, m+1, m+2$ ไปเรื่อย ๆ โดย PC จะชี้ที่ตำแหน่งที่จะอ่านค่าคำสั่งถัดมา เมื่อโปรแกรมทำงานมาถึงตำแหน่งที่ $m+3$ แล้วเกิดการอินเทอร์รัพท์ขึ้น (ขณะนั้น PC อยู่ที่ $m+4$) โปรแกรมจะต้องทำงานโปรแกรมตอบสนองการอินเทอร์รัพท์ โดยย้าย PC ไปที่ตำแหน่งที่เก็บโปรแกรมตอบสนองการอินเทอร์รัพท์ จากนั้นจะเก็บค่า PC เดิมลงในหน่วยความจำสแตค เมื่อคอมพิวเตอร์ทำงานโปรแกรมตอบสนองการอินเทอร์รัพท์เสร็จสิ้นลง จะคืนค่าใน สแตค ($m+4$) ให้กับ PC ทำโปรแกรมหลักต่อไป



รูปที่ 2.16 ขั้นตอนการทำงานของโปรแกรมเมื่อถูกอินเทอร์รัพท์

2.2.4.2 สัญญาณอินเทอร์รัพท์

แหล่งกำเนิดสัญญาณอินเทอร์รัพท์ที่ใช้กับ MCS - 51 มีสองชนิดคือ อินเทอร์รัพท์ภายในและภายนอก โดยอินเทอร์รัพท์ภายในจะเกิดขึ้นจากภายในตัว MCS - 51 เอง ได้แก่สัญญาณจาก ไทเมอร์แฟลค 0 (TF0) ไทเมอร์แฟลค 1 (TF1) และพอร์ทอนุกรม สำหรับอินเทอร์รัพท์ภายนอกเกิดจากสัญญาณที่กระตุ้นเข้ามาทางขา INT0 และ INT1 เมื่อมีสัญญาณอินเทอร์รัพท์จากแหล่งต่างๆ เข้ามา เราสามารถโปรแกรมได้ว่าจะให้ MCS - 51 ขอมให้มีการอินเทอร์รัพท์ได้หรือไม่ โดยการโปรแกรมไปที่ รีจิสเตอร์ IE (Interrupt Enable) และถ้ามีสัญญาณอินเทอร์รัพท์มาจากแหล่งต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลายแหล่งพร้อมกันเราสามารถจัดลำดับได้ว่า จะให้อินเตอร์รัพท์ใดเกิดก่อน โดยการโปรแกรมไปที่ อินเตอร์รัพท์ไพออร์ตี IP (Interrupt Priority) รีจิสเตอร์ทั้งสองตัวมีรายละเอียดดังนี้

Interrupt Enables

เป็นรีจิสเตอร์ที่สามารถเข้าถึงข้อมูลระดับบิตได้ ใช้สำหรับกำหนดค่าว่าถ้าเกิดการอินเตอร์รัพท์จากแหล่งต่าง ๆ จะทำอินเตอร์รัพท์เหล่านั้นหรือไม่ โดยรายละเอียดของบิตต่าง ๆ มีดังตารางที่ 2.8



ตารางที่ 2.8 บิตต่าง ๆ ของรีจิสเตอร์ IE

บิต	ชื่อบิต	ตำแหน่งบิต	รายละเอียด
IE.7	EA	AFH	ถ้าเซตยอมให้มีการอินเตอร์รัพท์
IE.6	-	AEH	ไม่ใช้งาน
IE.5	ET2	ADH	Enable อินเตอร์รัพท์จาก Timer 2 (ใช้กับ 8052)
IE.4	ES	ACH	Enable อินเตอร์รัพท์จากพอร์ทอนุกรม
IE.3	ET1	ABH	Enable อินเตอร์รัพท์จาก Timer 1
IE.2	EX1	AAH	Enable อินเตอร์รัพท์จาก INT1
IE.1	ET0	A9H	Enable อินเตอร์รัพท์จาก Timer 0
IE.0	EX0	A8H	Enable อินเตอร์รัพท์จาก INTO

Interrupt Priority

เป็นรีจิสเตอร์ที่สามารถเข้าถึงข้อมูลระดับบิตได้ใช้ในการจัดลำดับความสำคัญของการอินเตอร์รัพท์ซึ่งสามารถจัดได้สองลำดับ ถ้าเป็น “1” หมายความว่ามีความสำคัญสูงสุด ถ้าเป็น “0” หมายความว่ามีความสำคัญต่ำสุด ความหมายของบิตต่าง ๆ แสดงได้ดังตารางที่ 2.9 ถ้าหาก


เอกสารต้นฉบับมีสาระสำคัญเป็นต้นฉบับเหมือนกันหมด MCS-51 จะจัดลำดับความสำคัญใหม่ดังนี้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับ	อินเทอร์รัพท์
1 (สูงสุด)	IE0
2	TF0
3	IE1
4	TF1
5 (ต่ำสุด)	Serial Port

ตารางที่ 2.9 บิตและหน้าที่ต่างๆ ของรีจิสเตอร์ IP

บิต	ชื่อบิต	ตำแหน่งบิต	รายละเอียด
IP.7	-	-	ไม่ใช้งาน
IP.6	-	-	ไม่ใช้งาน
IP.5	PT2	0BDH	ใช้กับ Timer 2 (8052)
IP.4	PS	0BCH	ใช้กับพอร์ทอนุกรม
IP.3	PT1	0BBH	ใช้กับ Timer 1
IP.2	PX1	0BAH	ใช้กับอินเทอร์รัพท์จาก INT1
IP.1	PT0	0B9H	ใช้กับ Timer 0
IP.0	PX0	0B8H	ใช้กับอินเทอร์รัพท์จาก INTO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 รีจิสเตอร์ต่างๆ ที่เกี่ยวข้องกับการอินเตอร์รัพท์

จากรูปที่ 2.17 แสดงการอินเตอร์รัพท์จากแหล่งต่างๆ ที่มีผลกับ MCS - 51 ถ้าเป็นเบอร์ 8051 8031 จะถูกอินเตอร์รัพท์ได้ 5 แหล่ง ถ้าเป็นเบอร์ 8052, 8032 จะถูกอินเตอร์รัพท์ได้ 6 แหล่ง โดยเพิ่มอินเตอร์รัพท์จาก Timer 2 ในรูปที่ 2.17 จะแสดงให้เห็นว่า ถ้า MCS - 51 จะถูกอินเตอร์รัพท์ได้จะต้องเซตค่า Global Enable ในรีจิสเตอร์ IE นอกจากนี้ยังกำหนดได้ว่าจะให้อินเตอร์รัพท์ใดเกิดได้ โดยการเซตค่า Interrupt Enable ของอินเตอร์รัพท์จากแหล่งต่างๆ ในรีจิสเตอร์ IE จากรูปยังแสดงให้เห็นอีกว่าเมื่อมีการอินเตอร์รัพท์เข้ามาจะมีผลต่อแฟลทโค เช่นถ้าเอกสารนี้เป็นเอกสารที่ส่งเงินไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น เมื่ออนุญาตเห็นไปเซประยะขนดานการค่า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INT0 เป็น “1” บิต IE0 จะเป็น “1” หมายความว่าถูกอินเทอร์รัพท์ โดยแฟลคต่าง ๆ ที่มีผลจากการถูกอินเทอร์รัพท์แสดงได้ดังตารางที่ 2.10

ตารางที่ 2.10 แฟลคที่จะทำงานเมื่อถูกอินเทอร์รัพท์

อินเทอร์รัพท์	แฟลค	ประกอบอยู่ในรีจิสเตอร์
External 0	IE0	TCON.1
External 1	IE1	TCON.3
Timer 1	TF1	TCON.7
Timer 0	TF0	TCON.5
Serial port	TI	SCON.1
Serial port	RI	SCON.0
Timer 2	TF2	T2CON.7 (8052)
Timer 2	EXF2	T2CON.6 (8052)

จากตารางจะเห็นว่า ถ้ามีการอินเทอร์รัพท์จากภายนอกเข้ามา ตัวที่จะอินเทอร์รัพท์ MCS – 51 คือ บิตแฟลค IE0 ซึ่งอยู่ในรีจิสเตอร์ TCON ถ้ามีการสื่อสารแบบอนุกรม เมื่อข้อมูลถูกส่งไปหมดแล้วจะอินเทอร์รัพท์ MCS – 51 ทางบิตแฟลค TI ถ้ารับข้อมูลหมดแล้วจะอินเทอร์รัพท์ MCS – 51 ทางบิตแฟลค RI ซึ่งอยู่ในรีจิสเตอร์ SCON และถ้าใช้ Timer 0 ในการนับเมื่อเกิด Overflow สามารถอินเทอร์รัพท์ MCS – 51 ได้ทางบิต TF0

2.2.4.3 การทำงานของระบบหลังถูกอินเทอร์รัพท์

เมื่อ MCS – 51 ถูกอินเทอร์รัพท์จะต้องกระโดดไปทำโปรแกรมตอบสนองการอินเทอร์รัพท์โดยตำแหน่งที่จะกระโดดไปเรียกว่า อินเทอร์รัพท์เวกเตอร์ (Interrupt Vectors) เมื่อทำโปรแกรมตอบสนองการอินเทอร์รัพท์เรียบร้อยแล้ว MCS – 51 จะกระโดดมาทำงานยังตำแหน่งเดิม โดยก่อนที่จะกระโดดไปทำโปรแกรมตอบสนองการอินเทอร์รัพท์จะต้องเก็บค่าตำแหน่งเดิมไว้ โดยเก็บค่า PC ลงหน่วยความจำสแตคซึ่งอยู่ที่หน่วยความจำที่ถูกชี้โดยรีจิสเตอร์ SP เมื่อทำโปรแกรมตอบสนองการอินเทอร์รัพท์เสร็จแล้วจะคืนค่าในหน่วยความจำสแตคให้ PC ตามเดิม ค่าอินเทอร์รัพท์เวกเตอร์ของ MCS – 51 แสดงได้ดังตารางที่ 2.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.11 อินเทอร์เน็ตเวกเตอร์ของอินเทอร์เน็ตต่างๆ

อินเทอร์เน็ต	อินเทอร์เน็ตเวกเตอร์
System Reset	0000H
External 0	0003H
Timer 0	000BH
External 1	0013H
Timer 1	001BH
Serial Port	0023H
Timer 2	002BH

จากตารางจะเห็นว่าถ้าระบบถูกอินเทอร์เน็ตจากภายนอกทาง INT0 ตัว MCS - 51 จะกระโดดไปทำงานที่ตำแหน่ง 0003H ถ้าระบบถูกอินเทอร์เน็ตจาก Timer 0 จะกระโดดไปทำงานตำแหน่ง 000BH

2.2.4.4 การออกแบบโปรแกรมอินเทอร์เน็ต

ในการเขียนโปรแกรมหลัก (Main Program) จะต้องกำหนดค่าว่าจะให้ MCS - 51 ถูกอินเทอร์เน็ตด้วยอะไร และจะให้ MCS - 51 ถูกอินเทอร์เน็ตได้หรือไม่ โดยการโปรแกรมค่าต่างๆ ใน IE รีจิสเตอร์ ถ้ามีการอินเทอร์เน็ตจากสองแหล่งขึ้นไปควรมีการจัดลำดับความสำคัญในรีจิสเตอร์ IP ดังนั้นในโปรแกรมหลักจะต้องมีการ โปรแกรมต่อไปนี้

1. โปรแกรมค่าในรีจิสเตอร์ IE

โปรแกรมค่าในรีจิสเตอร์ IP

สำหรับโปรแกรมตอบสนองการอินเทอร์เน็ตถือว่าเป็นโปรแกรมย่อยโปรแกรมหนึ่ง แต่จะต้องจบโปรแกรมย่อยด้วยค่า RETI (Return From Interrupt)

จากตารางอินเทอร์เน็ตเวกเตอร์ จะเห็นว่าถ้ากด Reset หรือให้ระบบเริ่มทำงาน โปรแกรมจะเริ่มทำงานที่ตำแหน่ง 0000H และจะเห็นว่า ตำแหน่งที่เก็บโปรแกรมหลักมีโอกาส อย่างมากที่จะทับกับหน่วยความจำโปรแกรมที่เก็บค่าอินเทอร์เน็ตเวกเตอร์ที่ตำแหน่ง 0003H ถ้าโปรแกรมยาวมาก


อาจจะไปทับตำแหน่ง 000BH ได้ซึ่งเป็นตำแหน่งของอินเทอร์เน็ตเวกเตอร์ของ Timer 0 ดังนั้นในการค่า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเขียนโปรแกรมหลัก ภายใน 3 ตำแหน่งแรก คือ 0000H,0001H,0002H จะต้องกระโดดไปที่อื่นก่อนเพื่อให้ข้ามอินเทอร์รัพท์เวกเตอร์ไป ซึ่งอาจเขียนโปรแกรมได้ดังนี้

```

ORG 0000H           ; เริ่มต้น โปรแกรม
LJMP MAIN          ; กระโดดไปโปรแกรมหลัก
.....            ; เพื่อหนีอินเทอร์รัพท์เวกเตอร์
.....
ORG 0030H           ; ตำแหน่งเริ่มต้นของ โปรแกรม
MAIN : .....       ; เริ่มต้น โปรแกรมหลัก
.....
    
```



รูปที่ 2.18 การจัดตำแหน่ง โปรแกรมในหน่วยความจำ

จากตัวอย่างโปรแกรมจะเห็นว่า เมื่อเริ่มต้นโปรแกรมหรือระบบถูกรีเซต ระบบจะทำงานตำแหน่งแรก คือคำสั่งกระโดดไปโปรแกรมหลัก ซึ่งอยู่ต่อจากโปรแกรมตอบสนองการอินเทอร์รัพท์ที่อยู่ตำแหน่ง 0030H

โปรแกรมตอบสนองการอินเทอร์รัพท์แบบตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางอินเทอร์รัพท์เวกเตอร์ จะเห็นว่าที่เก็บโปรแกรมอินเทอร์รัพท์แต่ละแห่งจะห่างกัน 8 ไบต์ ดังนั้นถ้ามีการอินเทอร์รัพท์จากแหล่งต่าง ๆ หลาย ๆ แหล่งและโปรแกรมตอบสนองการอินเทอร์รัพท์บางโปรแกรมมีขนาดยาวเกิน 8 ไบต์ จะทำให้โปรแกรมไปทับกับตำแหน่งของโปรแกรมตอบสนองการอินเทอร์รัพท์ของอินเทอร์รัพท์ถัดไป แต่ถ้าโปรแกรมตอบสนองการอินเทอร์รัพท์ไม่ยาวมากเกินไปเราสามารถเขียนไปในตำแหน่งนั้นได้เลยดังโปรแกรมต่อไปนี้

```

ORG      0000H
LJMP     MAIN      ; กระโดดไปโปรแกรมหลัก
ORG      000BH     ; ตำแหน่งเริ่มต้นของอินเทอร์รัพท์ Timer 0
TOISR : .....
.....
RETI     ; กลับโปรแกรมหลัก
MAIN : .....
.....

```

จากตัวอย่างโปรแกรมจะใช้อินเทอร์รัพท์จาก Timer 0 เมื่อระบบเริ่มทำงานจะทำตำแหน่ง 0000H โดยกระโดดไปโปรแกรมหลักซึ่งอยู่ที่ตำแหน่งต่อจากโปรแกรมตอบสนองการอินเทอร์รัพท์เมื่อมีการอินเทอร์รัพท์ Timer 0 ระบบจะทำโปรแกรมตำแหน่งที่ 000BH ซึ่งเป็นอินเทอร์รัพท์-เวกเตอร์ของ Timer 0 โดยโปรแกรมตอบสนองการอินเทอร์รัพท์จะจบด้วยคำสั่ง RETI เพื่อกลับสู่โปรแกรมหลักต่อไป

โปรแกรมตอบสนองการอินเทอร์รัพท์ขนาดใหญ่

ในกรณีที่มีการอินเทอร์รัพท์จากหลายแหล่ง และโปรแกรมตอบสนองการอินเทอร์รัพท์แต่ละโปรแกรมยาวเกิน 8 ไบต์ เราไม่สามารถเขียนโปรแกรมตอบสนองการอินเทอร์รัพท์ไว้ที่ตำแหน่งของอินเทอร์รัพท์เวกเตอร์ได้ ซึ่งจะแก้ปัญหานี้ได้โดยกำหนดให้ตำแหน่งของอินเทอร์รัพท์เวกเตอร์ให้ทำโปรแกรมกระโดด โดยกระโดดไปที่ตำแหน่งเก็บโปรแกรมตอบสนองการอินเทอร์รัพท์ที่เขียนไว้ที่ตำแหน่งอื่นดังตัวอย่าง ต่อไปนี้

```

ORG      0000H     ; เริ่มโปรแกรมของระบบ
LJMP     MAIN      ; กระโดดไปโปรแกรมหลัก
ORG      000BH     ; ตำแหน่งของอินเทอร์รัพท์ Timer 0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

.....

LEDI : ; โปรแกรมตอบสนองการอินเทอร์รัพท์ Timer 1

.....

RETI ; กลับสู่โปรแกรมหลัก


จากโปรแกรมจะเห็นว่า เมื่อระบบทำงาน จะต้องทำที่ตำแหน่ง 0000H โดยกระโดดไปทำโปรแกรมหลักที่ตำแหน่งต่อจาก 0030H เพราะตำแหน่งดังกล่าวข้ามอินเทอร์รัพท์เวกเตอร์จากแหล่งต่าง ๆ ไปแล้ว เมื่อมีการอินเทอร์รัพท์จาก Timer 0 โปรแกรมจะต้องทำงานที่ตำแหน่ง 000BH แต่โปรแกรมตอบสนองการอินเทอร์รัพท์ยาวมาก ที่ตำแหน่ง 000BH จึงให้ทำโปรแกรมกระโดดโดยกระโดดไปที่โปรแกรมตอบสนองการอินเทอร์รัพท์ชื่อ LEDI ซึ่งอยู่ที่โปรแกรม เมื่อจบโปรแกรมจะจบด้วยคำสั่ง RETI เพื่อกลับไปโปรแกรมหลักต่อไป

2.3 วงจรมัลติเพล็กซ์

วงจรมัลติเพล็กซ์หรือวงจรถูกเลือกข้อมูลเป็นวงจรที่ประกอบด้วยอินพุตหลายอินพุตแต่มีเพียงเอาต์พุตเดียว ข้อมูลจากอินพุตจะถูกส่งมายังเอาต์พุตเพียงข้อมูลเพียงข้อมูลเดียวที่เวลาใดเวลาหนึ่ง และข้อมูลจากอินพุตอื่นๆจะไม่สามารถส่งมาแสดงผลที่เอาต์พุตได้เลย ข้อมูลอินพุตสามารถผ่านไปยังเอาต์พุตได้ทุกข้อมูลแต่ต้องไม่ใช่ในช่วงเวลาเดียวกันกับข้อมูลแรก ซึ่งวงจรนี้เหมาะที่จะนำไปใช้ส่งข้อมูลในระบบคอมพิวเตอร์หรือส่งสัญญาณในระบบควบคุมใดๆก็ได้ ข้อดีของวงจรมัลติเพล็กซ์คือ สัญญาณข้อมูลจะถูกส่งไปยังเอาต์พุตหรือวงจรถูกเลือกไปไม่พร้อมกันสามารถลดจำนวนสายส่งลงไปได้มาก ซึ่งมีวงจรพื้นฐานดังต่อไปนี้


2.3.1 วงจรมัลติเพล็กซ์เซอร์ 2 ออก 1

ในวงจรนี้สามารถนำมาใช้แทนสวิตช์เลือก 2 อินพุตได้ โดยสามารถรับเอาสัญญาณอินพุตใดอินพุตหนึ่งมายังเอาต์พุตที่มีเพียงเอาต์พุตเดียว การเลือกตำแหน่งสวิตช์ทำได้โดยใช้ขั้วควบคุมดังรูป



รูปที่ 2.19 แสดงวงจรมัลติเพล็กซ์เซอร์ 2 ออก 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 แสดงวงจรมัลติเพล็กซ์ 2 ออก 1 (ต่อ)

ตารางที่ 2.12 ตารางความจริงของมัลติเพล็กซ์ 2 ออก 1

อินพุต		เอาต์พุต	
C	E ₀	E ₁	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


ตารางที่ 2.13 ตารางความจริงอย่างย่อของมัลติเพล็กซ์ 2 ออก 1

C	Y
0	E ₀
1	E ₁

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร



จากรูปจะเห็นว่าถ้ามี 2 อินพุตจะใช้อินพุตควบคุมเพียงอินพุตเดียว ในที่นี้ก็คือ C จำนวนอินพุตควบคุมจะเป็นตัวกำหนดอินพุตของวงจรมัลติเพล็กซ์เซอร์ โดยใช้กฎ $2^n = N$ กำหนดให้ n คือจำนวนอินพุตควบคุม และ N คือจำนวนอินพุตที่เป็นไปได้ของวงจรมัลติเพล็กซ์เซอร์ เช่น วงจรในรูปมีอินพุตควบคุมตำแหน่งของสวิตช์เพียงอินพุตเดียวดังนั้นจำนวนอินพุตข้อมูลที่เป็นไปได้คือ $2^1 = 2$ ได้แก่ E_0 และ E_1 ดังแสดงในรูป ถ้าอินพุตควบคุมเป็น 0 เอาท์พุต Y จะแปรตามอินพุต E_0 โดย E_1 ไม่มีผลต่อเอาท์พุตเลย ตรงกันข้ามถ้าหากป้อนอินพุตควบคุมเป็น 1 เอาท์พุต Y จะแปรตาม E_1 ตัวอย่างไอซีที่ทำหน้าที่ดังกล่าวเช่นเบอร์ 74157 ซึ่งแสดงการจัดขาและตารางความจริงดังรูป



สไตรบ	อินพุต		เอาต์พุต
	ซีเลือก	A	
H	X	X	L
L	L	L	L
L	L	H	H
L	H	X	L
L	H	X	H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 วงจรมัลติเพล็กซ์แบบ 4 ออก 1



รูปที่ 2.22 แสดงวงจรมัลติเพล็กซ์แบบ 4 ออก 1

ตารางที่ 2.15 ตารางความจริงของวงจรมัลติเพล็กซ์แบบ 4 ออก 1

ลำดับที่	อินพุตควบคุม	เอาต์พุต	
	B	A	Y
1	0	0	E_0
2	0	1	E_1
3	1	0	E_2
4	1	1	E_3

การทำงานของวงจร


จากวงจรและตาราง ลำดับที่ 1 ถ้าป้อนอินพุตควบคุมตำแหน่งสวิตซ์ A และ B ด้วยลอจิก 0 ทั้งคู่ทำให้เอาต์พุตของเกต 1 และ 2 เป็นลอจิก 1 ดังนั้นเอาต์พุตจะแปรตามค่า E_0 ส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุต E_1 ถึง E_3 นั้นไม่มีผลต่อเอาต์พุตเลย

ในลำดับที่ 2 ถึง 4 มีลักษณะการทำงานในทำนองเดียวกันเพียงแค่เอาต์พุตจะแปรตามอินพุต E_1 ถึง E_3 ถ้าหากป้อนอินพุตควบคุม A และ B ตามตารางความจริงของวงจรมัลติเพล็กซ์เซอร์แบบ 4 ออก 1

ไอซีที่ทำหน้าที่นี้ เช่น 74153 ซึ่งมีการจัดขาและตารางความจริงดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.16 ตารางความจริงของไอซีเบอร์ 74153

อินพุต เลือก ข้อมูล	อินพุตข้อมูล	สโตน	เอา รับ คัท ค				
B	A	C_0	C_1	C_2	C_3	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบและหลักการทำงานของวงจร

วงจรจะแบ่งออกเป็น 2 ส่วนคือส่วนรับและส่วนส่งซึ่งแสดงเป็นบล็อกไดอะแกรมดังรูปที่

3.1




รูปที่ 3.1 บล็อกไดอะแกรมของรถหุ่นยนต์

ซึ่งสามารถสรุปการออกแบบและหลักการทำงานเป็นส่วนๆดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1 ส่วนจอยสติ๊ก

ส่วนประกอบภายในจอยสติ๊กนั้นประกอบด้วย ตัวต้านทานปรับค่าได้ 2 ตัวดังรูปที่ 3.2 ตัวต้านทานตัวแรกจะใช้ในการควบคุมการเดินหน้าถอยหลังของรถ ส่วนอีกตัวจะใช้ในการควบคุมการเลี้ยวซ้าย-ขวาของรถ โดยอาศัยหลักการแบ่งแรงดันของตัวต้านทานปรับค่าทำให้เอาท์พุทที่ได้จากจอยสติ๊กนั้นคือค่าแรงดันที่เปลี่ยนแปลงตามการโยกของคันโยก



รูปที่ 3.3 โครงสร้างภายในจอยสติ๊ก

3.2 ส่วนวงจร ADC

เนื่องจากแรงดันที่ได้จากจอยสติ๊กเป็นสัญญาณแอนะล็อกที่ MCS 51 ไม่สามารถนำไปประมวลผลได้จึงต้องอาศัยวงจรแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล โดยใช้ไอซีเบอร์ ADC0809 ทำการแปลงสัญญาณเพื่อส่งต่อไปให้กับ MCS 51 ADC0809 เป็น ADC ขนาดแปดบิต ดังนั้นจึงทำให้แรงดันจากจอยสติ๊กเมื่อแปลงเป็นสัญญาณดิจิทัลแล้วมีความละเอียดถึง 256 ระดับ

3.3 ส่วนไมโครคอนโทรลเลอร์ด้านส่ง

หลังจากที่ได้สัญญาณดิจิทัลแล้วจะใช้ไมโครคอนโทรลเลอร์ MCS 51 ในการประมวลผลสัญญาณที่รับเข้ามาทางพอร์ต 0 โดยจะทำการหารสัญญาณดิจิทัล ด้วย 8 แล้วผลิตพัลส์ตามผลลัพธ์ที่ได้เช่น สัญญาณดิจิทัลมีค่า 20 หรือ 00010100B หรือ 14H เมื่อหารแล้วได้ผลลัพธ์คือ 2.5 ดังนั้น MCS 51 จะทำการสร้างพัลส์ขึ้นมา 3 ลูกเพื่อส่งให้กับเครื่องส่งเป็นต้น โปรแกรมของด้านส่งแสดงในภาคผนวก ก

3.4 ส่วนเครื่องส่งและเครื่องรับ

ส่วนนี้ได้นำเอาวิทยุรับ-ส่ง 27MHz มาใช้ในการรับและส่งสัญญาณแบบไร้สาย โดยในด้านส่งนั้นจะต้องทำการปรับแต่งสัญญาณที่ได้จาก MCS 51 ก่อนโดยลดขนาดของสัญญาณให้เหลือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพียง 500mV จากนั้นจึงป้อนให้กับอินพุทของเครื่องส่ง


ส่วนของเครื่องรับนั้นจะรับสัญญาณจากอากาศมาและสัญญาณเอาต์พุทของเครื่องรับนั้นจะเป็นสัญญาณกระแสสลับดังนั้นจึงต้องทำการปรับแต่งให้เป็นสัญญาณที่มีค่าเฉพาะด้านบวกเท่านั้นก่อนที่จะส่งต่อไปยัง ไมโครคอนโทรลเลอร์ทางด้านรับ

3.5 ส่วนไมโครคอนโทรลเลอร์ด้านรับ

จะทำการประมวลผลที่รับมาจากเครื่องส่งที่ประกอบไปด้วยสัญญาณควบคุมการวิ่งหน้า-หลัง และสัญญาณการควบคุมการเดี่ยว ซึ่งจะทำการประมวลผลสลับกันไปโดยเริ่มจากสัญญาณควบคุมการวิ่งหน้า-หลังก่อนดังนี้ สัญญาณควบคุมการวิ่งหน้า-หลัง จะประกอบด้วยสัญญาณพัลส์ตั้งแต่ 2 ถึง 31 ลูกซึ่งเปลี่ยนแปลงตามการ โยกหน้า-หลังของจอยสติ๊ก หากมีจำนวนพัลส์ 15 ถึง 18 ลูกคังรูป MCS 51 จะประมวลผลแล้วจะไม่สร้างสัญญาณสัญญาณป้อนให้มอเตอร์ทำให้รถไม่วิ่งหน้าหรือถอยหลัง หากมีจำนวนพัลส์ 2 ถึง 14 ลูก MCS 51 จะประมวลผลแล้วสั่งให้รถถอยหลัง โดยจำนวนพัลส์ซึ่งน้อยความเร็วในการถอยหลังจะยิ่งสูง ในทางตรงกันข้ามหากมีจำนวนพัลส์ 19 ถึง 31 ลูก MCS 51 จะประมวลผลแล้วสั่งให้รถวิ่งไปข้างหน้าโดยจำนวนพัลส์ยิ่งมากความเร็วในการวิ่งจะยิ่งสูง ในส่วนของสัญญาณการควบคุมการเดี่ยวก็มีลักษณะเดียวกัน โปรแกรมของ MCS 51 ในด้านรับในภาคผนวก ก


3.6 ส่วนมัลติเพล็กซ์

จะเห็นว่าหน้าที่ใช้ควบคุมทิศทางการวิ่งของมอเตอร์ โดยจะใช้วงจรของเกทพื้นฐาน คือ AND Gate และ NOT Gate ต่อรวมกันดังรูป



รูปที่ 3.4 แสดงการต่อวงจรมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Tab	วงจรตัวรับ		
Rev	1	Rev	1
At		Date of	
Date	30-Oct-2003	Drawn by	
File	D:\New Khamthong\DLB		

รูปที่ 3.5 วงจรตัวรับของรถหุ่นยนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 ส่วนขับเคลื่อนมอเตอร์

เนื่องจากมอเตอร์ต้องการแหล่งจ่ายแรงดันและกระแสสูงแต่สัญญาณเข้าที่พู่ทที่ได้จากส่วนของการคอนโทรลนั้นมีขนาดแรงดันและกระแสต่ำจึงจำเป็นต้องใช้ไอซีขับเคลื่อนมอเตอร์เพื่อมอเตอร์สามารถเปลี่ยนแปลงการทำงานตามสัญญาณควบคุมได้ โดยหลักการทำงานของไอซีขับเคลื่อนมอเตอร์แสดงได้ดังรูป



รูปที่ 3.6 แสดงหลักการทำงานของไอซีขับเคลื่อนมอเตอร์

แรงดันที่ป้อนให้กับมอเตอร์(+V)จะเป็นแรงดัน 24 โวลต์ซึ่งได้จากแบตเตอรี่ ส่วนสัญญาณควบคุมการ ON หรือ OFF ของสวิทช์ทั้ง 4 จะได้จากการสร้างขึ้นของ MCS 51 ตามการเปลี่ยนแปลงของจอยสติ๊กนั่นเอง

3.8 ส่วนมอเตอร์

มอเตอร์ที่ใช้จะเป็นมอเตอร์เกียร์ขนาด 24 โวลต์เหตุที่ใช้มอเตอร์เกียร์เพราะต้องการแรงบิดที่สูงเพื่อว่าขณะที่รถวิ่งในสภาพถนนที่ไม่ดีแรงบิดที่สูงจะทำให้รถสามารถวิ่งต่อไปได้

บทที่ 4


ผลการทดลอง

ในส่วนของผลการทดลองนั้น ได้ทำการวัดสัญญาณด้านส่ง สัญญาณด้านรับ และสัญญาณก่อนป้อนให้กับมอเตอร์ ดังต่อไปนี้

4.1 สัญญาณด้านส่ง

ประกอบด้วยสัญญาณต่างๆดังต่อไปนี้

4.1.1 เมอร์ไลไม่เคลื่อนที่



รูปที่ 4.1 แสดงสัญญาณด้านส่งเมอร์ไลไม่เคลื่อนที่

จากรูปที่ 4.1 อธิบายได้ดังนี้ สัญญาณในรูปจะแบ่งเป็น 3 ส่วนคือ

1) สัญญาณที่มีลักษณะเป็นพัลส์ ลูกเดียว ซึ่งใช้บ่งบอกว่าหลังจากสัญญาณนี้จะเป็นการส่งสัญญาณการควบคุมการวิ่งหน้า-หลัง


2) สัญญาณการควบคุมการวิ่งหน้า-หลัง จะประกอบด้วยสัญญาณพัลส์ตั้งแต่ 2 ถึง 31 ลูกซึ่งเปลี่ยนแปลงตามการโยกหน้า-หลังของจอยสติ๊ก หากมีจำนวนพัลส์ 15 ถึง 18 ลูกดังรูป MCS 51 ในภาครับจะประมวลผลแล้วจะไม่สร้างสัญญาณสัญญาณป้อนให้มอเตอร์ทำให้รถไม่วิ่งหน้าหรือถอยหลัง หากมีจำนวนพัลส์ 2 ถึง 14 ลูก MCS 51 ในภาครับจะประมวลผลแล้วสั่งให้รถถอยหลัง

โดยจำนวนพัลส์ยิ่งน้อยความเร็วในการถอยหลังจะยิ่งสูง ในทางตรงกันข้ามหากมีจำนวนพัลส์ 19 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปเผยแพร่ขึ้นด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถึง 31 ลูก MCS 51 ในภาครีบจะประมวลผลแล้วส่งให้รถวิ่งไปข้างหน้าโดยจำนวนพัลส์ยิ่งมาก ความเร็วในการวิ่งจะยิ่งสูง

3) สัญญาณควบคุมการเลี้ยวซ้าย-ขวา เป็นสัญญาณที่อยู่ถัดจากสัญญาณควบคุมการวิ่งหน้า-หลัง จะประกอบด้วยสัญญาณพัลส์จำนวน 2 ถึง 31 ลูก ซึ่งเปลี่ยนแปลงตามการ โยกซ้าย-ขวา ของจอยสติ๊ก หากมีจำนวนพัลส์ 15 ถึง 18 ลูกคังรูป MCS 51 ในภาครีบจะประมวลผลแล้วจะไม่สร้างสัญญาณสัญญาณป้อนให้มอเตอร์ทำให้รถไม่มีการเลี้ยว หากมีจำนวนพัลส์ 2 ถึง 14 ลูก MCS 51 ในภาครีบจะประมวลผลแล้วส่งให้รถเลี้ยวซ้าย โดยจำนวนพัลส์ยิ่งน้อยของสาในการเลี้ยวซ้ายจะยิ่งมาก ในทางตรงกันข้ามหากมีจำนวนพัลส์ 19 ถึง 31 ลูก MCS 51 ในภาครีบจะประมวลผลแล้วส่งให้รถเลี้ยวขวา โดยจำนวนพัลส์ยิ่งมากของสาในการเลี้ยวขวาจะยิ่งมาก


4.1.2 สัญญาณเมื่อรถวิ่งหน้า



รูปที่ 4.2 แสดงสัญญาณด้านส่งเมื่อรถวิ่งหน้าเต็มที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.3 สัญญาณเมื่อรถถอยหลัง



รูปที่ 4.3 แสดงสัญญาณด้านส่งเมื่อรถถอยหลังเต็มที


4.1.4 สัญญาณเมื่อรถถอยซ้าย



รูปที่ 4.4 แสดงสัญญาณด้านส่งเมื่อรถถอยซ้ายเต็มที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.5 สัญญาณเมื่อรถเลียขวา



รูปที่ 4.5 แสดงสัญญาณด้านส่งเมื่อรถเลียขวาเต็มที่


4.1.6 สัญญาณเมื่อรถวิ่งหน้าและเลียขวา



รูปที่ 4.6 แสดงสัญญาณด้านส่งเมื่อรถวิ่งหน้าและเลียขวา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.7 สัญญาณเมื่อรวีงหน้าและเดี่ยวซ้าย



รูปที่ 4.7 แสดงสัญญาณด้านส่งเมื่อรวีงหน้าและเดี่ยวซ้าย


4.1.8 สัญญาณเมื่อรถอยหลังและเดี่ยวซ้าย



รูปที่ 4.8 แสดงสัญญาณด้านส่งเมื่อรถอยหลังและเดี่ยวซ้าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.9 สัญญาณเมื่อรถถอยหลังและเลี้ยวขวา




รูปที่ 4.9 แสดงสัญญาณด้านส่งเมื่อรถถอยหลังและเลี้ยวขวา

4.2 สัญญาณด้านรับ

ประกอบด้วยสัญญาณต่างๆดังต่อไปนี้


4.2.1 สัญญาณเมื่อรถไม่เคลื่อนที่



รูปที่ 4.12 แสดงสัญญาณด้านรับเมื่อรถไม่เคลื่อนที่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 สัญญาณเมื่อรวีงหน้า



รูปที่ 4.13 แสดงสัญญาณด้านรับเมื่อรวีงหน้าเต็มที


4.2.3 สัญญาณเมื่อรตอยหลัง



รูปที่ 4.14 แสดงสัญญาณด้านรับเมื่อรตอยหลังเต็มที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.4 สัญญาณเมือรตเดี่ยวซ้าย



รูปที่ 4.15 แสดงสัญญาณด้านรับเมือรตเดี่ยวซ้ายเต็มที


4.2.5 สัญญาณเมือรตเดี่ยวขวา



รูปที่ 4.16 แสดงสัญญาณด้านรับเมือรตเดี่ยวขวาเต็มที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.6 สัญญาณเมื่อร์ดวงรีหน้าและเลี้ยวขวา



รูปที่ 4.17 แสดงสัญญาณด้านรับเมื่อร์ดวงรีหน้าและเลี้ยวขวา


4.2.7 สัญญาณเมื่อร์ดวงรีหน้าและเลี้ยวซ้าย



รูปที่ 4.18 แสดงสัญญาณด้านรับเมื่อร์ดวงรีหน้าและเลี้ยวซ้าย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.8 สัญญาณเมื่อรถถอยหลังและเลียวซ้าย



รูปที่ 4.19 แสดงสัญญาณด้านรับเมื่อรถถอยหลังและเลียวซ้าย

4.2.9 สัญญาณเมื่อรถถอยหลังและเลียวขวา




รูปที่ 4.20 แสดงสัญญาณด้านรับเมื่อรถถอยหลังและเลียวขวา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 สัญญาณก่อนที่จะป้อนให้มอเตอร์
ประกอบด้วยสัญญาณต่างๆดังต่อไปนี้

4.3.1 สัญญาณเมื่อรว้งหน้า



รูปที่ 4.21 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรว้งหน้าเต็มที


4.3.2 สัญญาณเมื่อรถถอยหลัง



รูปที่ 4.22 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังเต็มที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.3 สัญญาณเมื่อร์ทวี่งหน้าและเลียวขวา



รูปที่ 4.25 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อร์ทวี่งหน้าและเลียวขวา


4.3.4 สัญญาณเมื่อร์ทวี่งหน้าและเลียวซ้าย



รูปที่ 4.26 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อร์ทวี่งหน้าและเลียวซ้าย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.5 สัญญาณเมื่อรถถอยหลังและเลี้ยวซ้าย



รูปที่ 4.27 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังและเลี้ยวซ้าย

4.3.6 สัญญาณเมื่อรถถอยหลังและเลี้ยวขวา



รูปที่ 4.28 แสดงสัญญาณก่อนป้อนให้มอเตอร์เมื่อรถถอยหลังและเลี้ยวขวา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป

จากการทำโครงการ รถหุ่นยนต์ สามารถสรุปโครงสร้างของการทำงานในส่วนต่างๆพร้อมทั้งปัญหา อุปสรรคและแนวทางแก้ไขในอนาคตได้ดังนี้

การทำงานของโครงการเริ่มจาก การจอยสติ๊ก ในการควบคุมการเคลื่อนที่ของรถ ซึ่งการโยกจอยสติ๊กจะเป็นการปรับค่า ตัวต้านทานอยู่ภายใน ทำให้เกิดการเปลี่ยนแปลงแรงดันที่ตกคร่อมตัวต้านทานนั้น แรงดันนี้จะถูกส่งไปยังส่วนของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลที่ใช้ไอซีเบอร์ ADC 0809 ในทำการแปลงแรงดันนี้ให้เป็นสัญญาณดิจิทัลขนาดแปดบิต โดยมีภาคออสซิลเลเตอร์ที่ใช้ ไอซีเบอร์ 555 เป็นตัวกำเนิดสัญญาณนาฬิกาให้กับ ADC 0809 จากนั้นสัญญาณดิจิทัลที่ได้จะถูกส่งให้กับ MCS 51 โดย MCS 51 จะทำหน้าที่ประมวลผลสัญญาณดิจิทัลที่ได้รับจาก ADC 0809 แล้วสร้างสัญญาณพัลส์ตามสัญญาณดิจิทัลแล้วส่งต่อไปยังวิทยุรับ-ส่ง 27 MHz เพื่อส่งสัญญาณพัลส์นี้ออกอากาศ

ในด้านรับ วิทยุรับส่ง 27 MHz จะรับสัญญาณที่ส่งมาจากด้านส่งแล้วทำการแปลงสัญญาณให้เหมาะสมจากนั้นจึงส่งต่อไปให้กับ MCS 51 โดย MCS 51 จะทำการประมวลผลสัญญาณที่รับมาให้กลายเป็นสัญญาณพัลส์ที่จะใช้ป้อนให้กับมอเตอร์เพื่อควบคุมความเร็ว โดยส่งสัญญาณดังกล่าวไปยังวงจรมัลติเพล็กซ์ที่ใช้ไอซีเบอร์ 7404 และ 7408 ร่วมกัน เพื่อเพิ่มการควบคุมการเดินหน้า – ถอยหลังของมอเตอร์ด้วย จากนั้นจะส่งสัญญาณนี้ไปยังอุปกรณ์ขับมอเตอร์ที่ใช้ไอซีเบอร์ L298 ที่จะทำให้หน้าที่ยับมอเตอร์ทั้งสองตัว

ในการทำงานของด้านส่งนั้น ใช้แบตเตอรี่ 12 โวลต์เป็นแหล่งจ่ายพลังงานและในบางส่วนต้องการแหล่งจ่ายเพียง 5 โวลต์ จึงใช้เร็กคูลเลเตอร์เบอร์ 7805 เพื่อเร็กคูลเลทแหล่งจ่าย 12 โวลต์เป็นแหล่งจ่าย 5 โวลต์ ในด้านรับจะใช้แบตเตอรี่ 12 โวลต์ 2 ก้อนต่ออนุกรมกันเพื่อใช้เป็นแหล่งจ่ายของ L298 ที่ใช้ขับมอเตอร์ เครื่องรับ – ส่งวิทยุ ใช้แหล่งจ่าย 12 โวลต์ โดยต่อมาจากแบตเตอรี่ 1 ก้อน ในส่วนของ MCS และอื่นๆใช้แหล่งจ่ายไฟ 5 โวลต์ ซึ่งได้จากการใช้เร็กคูลเลเตอร์

อย่างไรก็ดีโครงการนี้ยังมีปัญหาคือ มอเตอร์ 2 ตัวมีความเร็วไม่เท่ากันทำให้รถวิ่งไม่ตรงซึ่งสามารถแก้ไขได้โดยการปรับกว้างของพัลส์ที่ MCS 51 ในภาครับผลลิขิ้น โดยปรับให้ความของพัลส์ที่จะป้อนให้กับมอเตอร์แต่ละตัวมีขนาดไม่เท่ากัน

สำหรับโครงการนี้สามารถควบคุมความเร็วและการเลี้ยวของรถแบบไร้สายในระยะไกลได้เป็นอย่างดีแล้ว ในอนาคตจะพัฒนาให้สามารถควบคุมได้ในระยะทางที่ไกลขึ้นพร้อมทั้งจะทำการ

ติดกล้องโทรทัศน์เพื่อส่งสัญญาณภาพกลับมาให้ผู้ควบคุมด้วย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. ธนัท ชัยยุทธ,กนพ แก้วพิชัย, “ดิจิทัลพื้นฐาน”, บริษัทซีเอ็ดยูเคชั่น จำกัด,กรุงเทพฯ,2540.
2. ชัยวัฒน์ ลิ้มพรจิตรวิไล,วรพจน์ กรแก้ววัฒนกุล, “เรียนรู้และปฏิบัติการ ไมโครคอนโทรลเลอร์ MCS 51”, Innovative Experiment, 476 หน้า, 2539.
3. ปรมะฐั ประณยานันท์, ปิยพงศ์ เผ่าณิช, “คู่มือและการประยุกต์ใช้งาน ไมโครคอนโทรลเลอร์ MCS 51”, ซีเอ็ดยูเคชั่น, 380 หน้า, 2521.
4. ชัยวัฒน์ ลิ้มพรจิตรวิไล, “คู่มืออิเล็กทรอนิกส์”, บริษัทซีเอ็ดยูเคชั่น จำกัด,กรุงเทพฯ,2538.
5. คู่มือเทียบเบอร์ไอซี TTL, บริษัทซีเอ็ดยูเคชั่น จำกัด.
6. National Semiconductor DATA CONVERSION / ACQUISITION DATABOOK, 1993.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในด้านรับ

	ORG	0000H		ACALL	DELAY_1mS
	MOV	R2,#16		AJMP	B1
AA:	MOV	R0,#220	B4:	CLR	P2.1
	MOV	R3,#250		MOV	A,R2
	MOV	R1,#0		SUBB	A,#16
	MOV	P1,#00H		MOV	P2.3,C
	MOV	P2,#0FFH		JNB	P2.3,B6
A0:	JB	P0.0,A1		CLR	P3.0
	MOV	R0,#220		CLR	P2.2
	AJMP	A0		MOV	A,#15
A1:	DJNZ	R0,A0		CLR	C
	ACALL	DELAY_1mS		SUBB	A,R2
B0:	JNB	P0.0,B0		MOV	R2,A
B1:	JNB	P0.0,B2		ADD	A,R2
	MOV	R3,#125		INC	A
	INC	R1		MOV	R2,A
	JNB	P2.1,B3	B9:	DJNZ	R2,BB
	CJNE	R2,#0,AV		AJMP	B7
	AJMP	B7	BB:	MOV	P1,#02H
AV:	CJNE	R2,#15,CH_16		ACALL	DELAY_1mS
	AJMP	B77		AJMP	B1
CH_16:	CJNE	R2,#16,CH_17	B6:	SETB	P2.2
	AJMP	B77		MOV	A,R2
CH_17:	CJNE	R2,#17,CH_18		SUBB	A,#18
	AJMP	B77		MOV	R2,A
CH_18:	CJNE	R2,#18,B4		ADD	A,R2
B77:	MOV	R2,#0		INC	A
B7:	MOV	P1,#00H		MOV	R2,A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

B8:	DJNZ	R2,BBB	AJMP	A55
	AJMP	B7	CHE_18:CJNE	R2,#18,A6
BBB:	MOV	P1,#01H	A55: MOV	R2,#0
	ACALL	DELAY_1mS	A5: MOV	P1,#00H
	AJMP	B1	ACALL	DELAY_1mS
B3:	CJNE	R2,#0,DD	AJMP	A7
	AJMP	B7	A6: CLR	P2.0
DD:	JNB	P2.2,B9	MOV	A,R2
	AJMP	B8	SUBB	A,#16
B2:	CJNE	R2,#0,B3	MOV	P2.3,C
	DJNZ	R3,B1	JNB	P2.3,A8
	MOV	A,R1	MOV	A,#15
	MOV	R2,A	CLR	C
	MOV	R0,#220	SUBB	A,R2
	MOV	R3,#250	AJMP	A9
	MOV	R1,#0	A8: MOV	A,R2
	MOV	P1,#00H	SUBB	A,#18
	MOV	P2,#0FFH	A9: MOV	R2,A
AC:	JNB	P0.0,AC	ADD	A,R2
A7:	JNB	P0.0,A3	INC	A
	MOV	R3,#250	MOV	R2,A
	INC	R1	A4: CJNE	R2,#0,A11
	JNB	P2.0,A4	AJMP	A5
	CJNE	R2,#0,AL	A11: DJNZ	R2,A12
	AJMP	A55	AJMP	A5
AL:	CJNE	R2,#15,CHE_16	A12: MOV	P1,#03H
	AJMP	A55	ACALL	DELAY_1mS
CHE_16:CJNE		R2,#16,CHE_17	AJMP	A7
	AJMP	A55	A3: CJNE	R2,#0,A11
CHE_17:CJNE		R2,#17,CHE_18	DJNZ	R3,A7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV	A,R1	DE4: DJNZ	R4,DE4
MOV	R2,A	DJNZ	R5,DE5
AJMP	AA	RET	
DELAY_1mS: MOV	R5,#2	END	
DE5: MOV	R4,#249		



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในด้านส่ง

```

ORG      0000H          LJ:  ACALL  DELAY_F_B
MOV      P3,#00H          DJNZ  R3,LJ
MOV      P1,#00H          SETB  P1.0
NEW_INPUT: MOV  R0,#00H  ACALL  DELAY
MOV      R1,#01H          CLR   P1.0
MOV      R5,#20H          MOV   R3,A
        ;;;;;START A/D;;;;; LB:  ACALL  DELAY_F_B
SETB     P3.1            DJNZ  R3,LB
ACALL    DELAY_A_D       AJMP   NEW_INPUT
CLR      P3.1            LE:   MOV   R1,A
S:       JNB     P3.2,S  MOV   A,R5
CPL      P3.7            SUBB  A,R1
MOV      R7,P0           ADD   A,#02H
L1:      DJNZ   R7,L0    MOV   R3,A
MOV      A,R1            LA:   ACALL  DELAY_F_B
NEW_PULSE0: CLR P1.0    ACALL  DELAY_F_B
ACALL    DELAY_F_B       DJNZ  R3,LA
SETB     P1.0            AJMP   NEW_INPUT
ACALL    DELAY_F_B       L0:   INC   R0
DJNZ     R1,NEW_PULSE0  CJNE  R0,#08H,L1
CLR      P1.0            MOV   R0,#00H
JB       P3.7,LW        INC   R1
AJMP     LE              AJMP   L1
LW:      MOV    R1,A      DELAY_A_D: MOV  R6,#02H
MOV      A,R5            DE6:  DJNZ  R6,DE6
CLR      C                RET
SUBB     A,R1            DELAY_F_B: MOV  R2,#0E6H
ADD      A,#02H          DE2:  DJNZ  R2,DE2
MOV      R3,A            RET
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DELAY:MOV

R2,#249

RET

DE22: NOP

END

NOP

DJNZ

R2,DE22



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DUAL FULL-BRIDGE DRIVER

- OPERATING SUPPLY VOLTAGE UP TO 46 V
- TOTAL DC CURRENT UP TO 4 A
- LOW SATURATION VOLTAGE
- OVERTEMPERATURE PROTECTION
- LOGICAL "0" INPUT VOLTAGE UP TO 1.5 V (HIGH NOISE IMMUNITY)


DESCRIPTION

The L298 is an integrated monolithic circuit in a 15-lead Multiwatt and PowerSO20 packages. It is a high voltage, high current dual full-bridge driver designed to accept standard TTL logic levels and drive inductive loads such as relays, solenoids, DC and stepping motors. Two enable inputs are provided to enable or disable the device independently of the input signals. The emitters of the lower transistors of each bridge are connected together and the corresponding external terminal can be used for the con-



nection of an external sensing resistor. An additional supply input is provided so that the logic works at a lower voltage.


BLOCK DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V_S	Power Supply	50	V
V_{SS}	Logic Supply Voltage	7	V
V_i, V_{en}	Input and Enable Voltage	-0.3 to 7	V
I_o	Peak Output Current (each Channel)		A
	- Non Repetitive ($t = 100\mu s$)	3	A
	- Repetitive (80% on -20% off; $t_{on} = 10ms$)	2.5	A
	-CC Operation	2	A
V_{sens}	Sensing Voltage	-1 to 2.3	V
P_{tot}	Total Power Dissipation ($T_{case} = 75^\circ C$)	25	W
T_{op}	Junction Operating Temperature	-25 to 130	$^\circ C$
T_{stg}, T_j	Storage and Junction Temperature	-40 to 150	$^\circ C$

PIN CONNECTIONS (top view)



THERMAL DATA

Symbol	Parameter		PowerSO20	Multiwatt15	Unit
$R_{th j-case}$	Thermal Resistance Junction-case	Max.	-	3	$^\circ C/W$
$R_{th j-amb}$	Thermal Resistance Junction-ambient	Max.	13 (*)	35	$^\circ C/W$

(*) Mounted on aluminum substrate



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN FUNCTIONS (refer to the block diagram)

MW.15	PowerSO	Name	Function
1;15	2;19	Sense A; Sense B	Between this pin and ground is connected the sense resistor to control the current of the load.
2;3	4;5	Out 1; Out 2	Outputs of the Bridge A; the current that flows through the load connected between these two pins is monitored at pin 1.
4	6	V _S	Supply Voltage for the Power Output Stages. A non-inductive 100nF capacitor must be connected between this pin and ground.
5;7	7;9	Input 1; Input 2	TTL Compatible Inputs of the Bridge A.
6;11	8;14	Enable A; Enable B	TTL Compatible Enable Input: the L state disables the bridge A (enable A) and/or the bridge B (enable B).
8	1,10,11,20	GND	Ground.
9	12	V _{SS}	Supply Voltage for the Logic Blocks. A 100nF capacitor must be connected between this pin and ground.
10; 12	13;15	Input 3; Input 4	TTL Compatible Inputs of the Bridge B.
13; 14	16;17	Out 3; Out 4	Outputs of the Bridge B. The current that flows through the load connected between these two pins is monitored at pin 15.
-	3;18	N.C.	Not Connected

ELECTRICAL CHARACTERISTICS (V_S = 42V; V_{SS} = 5V, T_j = 25°C; unless otherwise specified)

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
V _S	Supply Voltage (pin 4)	Operative Condition	V _{IH} +2.5		46	V
V _{SS}	Logic Supply Voltage (pin 9)		4.5	5	7	V
I _S	Quiescent Supply Current (pin 4)	V _{en} = H; I _L = 0 V _i = L V _i = H		13 50	22 70	mA mA
I _{SS}	Quiescent Current from V _{SS} (pin 9)	V _{en} = L V _i = X		4		mA
I _{SS}	Quiescent Current from V _{SS} (pin 9)	V _{en} = H; I _L = 0 V _i = L V _i = H		24 7	36 12	mA mA
I _{SS}	Quiescent Current from V _{SS} (pin 9)	V _{en} = L V _i = X			6	mA
V _{IL}	Input Low Voltage (pins 5, 7, 10, 12)		-0.3		1.5	V
V _{IH}	Input High Voltage (pins 5, 7, 10, 12)		2.3		V _{SS}	V
I _{IL}	Low Voltage Input Current (pins 5, 7, 10, 12)	V _i = L			-10	μA
I _{IH}	High Voltage Input Current (pins 5, 7, 10, 12)	V _i = H ≤ V _{SS} - 0.6V		30	100	μA
V _{en} = L	Enable Low Voltage (pins 6, 11)		-0.3		1.5	V
V _{en} = H	Enable High Voltage (pins 6, 11)		2.3		V _{SS}	V
I _{en} = L	Low Voltage Enable Current (pins 6, 11)	V _{en} = L			-10	μA
I _{en} = H	High Voltage Enable Current (pins 6, 11)	V _{en} = H ≤ V _{SS} - 0.6V		30	100	μA
V _{CEsat} (H)	Source Saturation Voltage	I _L = 1A I _L = 2A	0.95	1.35 2	1.7 2.7	V V
V _{CEsat} (L)	Sink Saturation Voltage	I _L = 1A (5) I _L = 2A (5)	0.85	1.2 1.7	1.6 2.3	V V
V _{CEsat}	Total Drop	I _L = 1A (5) I _L = 2A (5)	1.80		3.2 4.9	V V
V _{sens}	Sensing Voltage (pins 1, 15)		-1 (1)		2	V



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (continued)

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
T ₁ (V _i)	Source Current Turn-off Delay	0.5 V _i to 0.9 I _L (2); (4)		1.5		μs
T ₂ (V _i)	Source Current Fall Time	0.9 I _L to 0.1 I _L (2); (4)		0.2		μs
T ₃ (V _i)	Source Current Turn-on Delay	0.5 V _i to 0.1 I _L (2); (4)		2		μs
T ₄ (V _i)	Source Current Rise Time	0.1 I _L to 0.9 I _L (2); (4)		0.7		μs
T ₅ (V _i)	Sink Current Turn-off Delay	0.5 V _i to 0.9 I _L (3); (4)		0.7		μs
T ₆ (V _i)	Sink Current Fall Time	0.9 I _L to 0.1 I _L (3); (4)		0.25		μs
T ₇ (V _i)	Sink Current Turn-on Delay	0.5 V _i to 0.9 I _L (3); (4)		1.6		μs
T ₈ (V _i)	Sink Current Rise Time	0.1 I _L to 0.9 I _L (3); (4)		0.2		μs
f _c (V _i)	Commutation Frequency	I _L = 2A		25	40	KHz
T ₁ (V _{en})	Source Current Turn-off Delay	0.5 V _{en} to 0.9 I _L (2); (4)		3		μs
T ₂ (V _{en})	Source Current Fall Time	0.9 I _L to 0.1 I _L (2); (4)		1		μs
T ₃ (V _{en})	Source Current Turn-on Delay	0.5 V _{en} to 0.1 I _L (2); (4)		0.3		μs
T ₄ (V _{en})	Source Current Rise Time	0.1 I _L to 0.9 I _L (2); (4)		0.4		μs
T ₅ (V _{en})	Sink Current Turn-off Delay	0.5 V _{en} to 0.9 I _L (3); (4)		2.2		μs
T ₆ (V _{en})	Sink Current Fall Time	0.9 I _L to 0.1 I _L (3); (4)		0.35		μs
T ₇ (V _{en})	Sink Current Turn-on Delay	0.5 V _{en} to 0.9 I _L (3); (4)		0.25		μs
T ₈ (V _{en})	Sink Current Rise Time	0.1 I _L to 0.9 I _L (3); (4)		0.1		μs

- 1) Sensing voltage can be -1 V for t ≤ 50 μsec; in steady state V_{sens} min ≥ -0.5 V.
- 2) See fig. 2.
- 3) See fig. 4.
- 4) The load must be a pure resistor.

Figure 1 : Typical Saturation Voltage vs. Output Current.





Figure 2 : Switching Times Test Circuits.



Note : For INPUT Switching, set EN = H
For ENABLE Switching, set IN = H



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 3 : Source Current Delay Times vs. Input or Enable Switching.





Figure 4 : Switching Times Test Circuits.



Note : For INPUT Switching, set EN = H
For ENABLE Switching, set IN = L

Figure 5 : Sink Current Delay Times vs. Input 0 V Enable Switching.






Figure 6 : Bidirectional DC Motor Control.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 7 : For higher currents, outputs can be paralleled. Take care to parallel channel 1 with channel 4 and channel 2 with channel 3.



APPLICATION INFORMATION (Refer to the block diagram)

1.1. POWER OUTPUT STAGE

The L298 integrates two power output stages (A; B). The power output stage is a bridge configuration and its outputs can drive an inductive load in common or differential mode, depending on the state of the inputs. The current that flows through the load comes out from the bridge at the sense output : an external resistor (R_{SA} ; R_{SB}) allows to detect the intensity of this current.

1.2. INPUT STAGE

Each bridge is driven by means of four gates the input of which are In1 ; In2 ; EnA and In3 ; In4 ; EnB. The In inputs set the bridge state when The En input is high ; a low state of the En input inhibits the bridge. All the inputs are TTL compatible.

2. SUGGESTIONS

A non inductive capacitor, usually of 100 nF, must be foreseen between both Vs and Vss, to ground, as near as possible to GND pin. When the large capacitor of the power supply is too far from the IC, a second smaller one must be foreseen near the L298.

The sense resistor, not of a wire wound type, must be grounded near the negative pole of Vs that must be near the GND pin of the I.C.

Each input must be connected to the source of the driving signals by means of a very short path.

Turn-On and Turn-Off : Before to Turn-ON the Supply Voltage and before to Turn it OFF, the Enable input must be driven to the Low state.

3. APPLICATIONS

Fig 6 shows a bidirectional DC motor control Schematic Diagram for which only one bridge is needed. The external bridge of diodes D1 to D4 is made by four fast recovery elements ($t_r \leq 200$ nsec) that must be chosen of a VF as low as possible at the worst case of the load current.

The sense output voltage can be used to control the current amplitude by chopping the inputs, or to provide overcurrent protection by switching low the enable input.

The brake function (Fast motor stop) requires that the Absolute Maximum Rating of 2 Amps must never be overcome.

When the repetitive peak current needed from the load is higher than 2 Amps, a paralleled configuration can be chosen (See Fig.7).

An external bridge of diodes are required when inductive loads are driven and when the inputs of the IC are chopped ; Schottky diodes would be preferred.

This solution can drive until 3 Amps In DC operation and until 3.5 Amps of a repetitive peak current.

On Fig 8 it is shown the driving of a two phase bipolar stepper motor ; the needed signals to drive the inputs of the L298 are generated, in this example, from the IC L297.

Fig 9 shows an example of P.C.B. designed for the application of Fig 8.

Figure 8 : Two Phase Bipolar Stepper Motor Circuit.

This circuit drives bipolar stepper motors with winding currents up to 2 A. The diodes are fast 2 A types.

Fig 10 shows a second two phase bipolar stepper motor control circuit where the current is controlled by the I.C. L6506.




Figure 9 : Suggested Printed Circuit Board Layout for the Circuit of fig. 8 (1:1 scale).





Figure 10 : Two Phase Bipolar Stepper Motor Control Circuit by Using the Current Controller L6506.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			5			0.197
B			2.65			0.104
C			1.6			0.063
D		1			0.039	
E	0.49		0.55	0.019		0.022
F	0.66		0.75	0.026		0.030
G	1.02	1.27	1.52	0.040	0.050	0.060
G1	17.53	17.78	18.03	0.690	0.700	0.710
H1	19.6			0.772		
H2			20.2			0.795
L	21.9	22.2	22.5	0.862	0.874	0.886
L1	21.7	22.1	22.5	0.854	0.870	0.886
L2	17.65		18.1	0.695		0.713
L3	17.25	17.5	17.75	0.679	0.689	0.699
L4	10.3	10.7	10.9	0.406	0.421	0.429
L7	2.65		2.9	0.104		0.114
M	4.25	4.55	4.85	0.167	0.179	0.191
M1	4.63	5.08	5.53	0.182	0.200	0.218
S	1.9		2.6	0.075		0.102
S1	1.9		2.6	0.075		0.102
Dia1	3.65		3.85	0.144		0.152

OUTLINE AND MECHANICAL DATA




Multiwatt15 V




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			5			0.197
B			2.65			0.104
C			1.6			0.063
E	0.49		0.55	0.019		0.022
F	0.66		0.75	0.026		0.030
G	1.14	1.27	1.4	0.045	0.050	0.055
G1	17.57	17.78	17.91	0.692	0.700	0.705
H1	19.6			0.772		
H2			20.2			0.795
L		20.57			0.810	
L1		18.03			0.710	
L2		2.54			0.100	
L3	17.25	17.5	17.75	0.679	0.689	0.699
L4	10.3	10.7	10.9	0.406	0.421	0.429
L5		5.28			0.208	
L6		2.38			0.094	
L7	2.65		2.9	0.104		0.114
S	1.9		2.6	0.075		0.102
S1	1.9		2.6	0.075		0.102
Dia1	3.65		3.85	0.144		0.152

OUTLINE AND MECHANICAL DATA



Multiwatt15 H




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A			3.6			0.142
a1	0.1		0.3	0.004		0.012
a2			3.3			0.130
a3	0		0.1	0.000		0.004
b	0.4		0.53	0.016		0.021
c	0.23		0.32	0.009		0.013
D (1)	15.8		16	0.622		0.630
D1	9.4		9.8	0.370		0.386
E	13.9		14.5	0.547		0.570
e		1.27			0.050	
e3		11.43			0.450	
E1 (1)	10.9		11.1	0.429		0.437
E2			2.9			0.114
E3	5.8		6.2	0.228		0.244
G	0		0.1	0.000		0.004
H	15.5		15.9	0.610		0.626
h			1.1			0.043
L	0.8		1.1	0.031		0.043
N	10° (max.)					
S	8° (max.)					
T		10			0.394	


(1) "D and F" do not include mold flash or protrusions.
 - Mold flash or protrusions shall not exceed 0.15 mm (0.006").
 - Critical dimensions: "E", "G" and "a3"

OUTLINE AND MECHANICAL DATA



JEDEC MO-166

PowerSO20



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specification mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

The ST logo is a registered trademark of STMicroelectronics
 © 2000 STMicroelectronics – Printed in Italy – All Rights Reserved
 STMicroelectronics GROUP OF COMPANIES

Australia - Brazil - China - Finland - France - Germany - Hong Kong - India - Italy - Japan - Malaysia - Malta - Morocco -
 Singapore - Spain - Sweden - Switzerland - United Kingdom - U.S.A.
<http://www.st.com>



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- Compatible with MCS-51™ Products
- 8K Bytes of In-System Reprogrammable Downloadable Flash Memory
 - SPI Serial Interface for Program Downloading
 - Endurance: 1,000 Write/Erase Cycles
- 2K Bytes EEPROM
 - Endurance: 100,000 Write/Erase Cycles
- 4V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Three-level Program Memory Lock
- 256 x 8-bit Internal RAM
- 32 Programmable I/O Lines
- Three 16-bit Timer/Counters
- Nine Interrupt Sources
- Programmable UART Serial Channel
- SPI Serial Interface
- Low-power Idle and Power-down Modes
- Interrupt Recovery From Power-down
- Programmable Watchdog Timer
- Dual Data Pointer
- Power-off Flag

Description

The AT89S8252 is a low-power, high-performance CMOS 8-bit microcomputer with 8K bytes of downloadable Flash programmable and erasable read only memory and 2K bytes of EEPROM. The device is manufactured using Atmel's high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip downloadable Flash allows the program memory to be reprogrammed in-system through an SPI serial interface or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with downloadable Flash on a monolithic chip, the Atmel AT89S8252 is a powerful microcomputer which provides a highly-flexible and cost-effective solution to many embedded control applications.

The AT89S8252 provides the following standard features: 8K bytes of downloadable Flash, 2K bytes of EEPROM, 256 bytes of RAM, 32 I/O lines, programmable watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S8252 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

The downloadable Flash can be changed a single byte at a time and is accessible through the SPI serial interface. Holding RESET active forces the SPI bus into a serial programming interface and allows the program memory to be written to or read from unless Lock Bit 2 has been activated.



**8-bit
Microcontroller
with 8K Bytes
Flash**


AT89S8252

Rev. 04/01 (10/97)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pin Configurations



Pin Description

VCC

Supply voltage.

GND

Ground.

Port 0

Port 0 is an 8-bit open drain bi-directional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external


program and data memory. In this mode, P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bi-directional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Some Port 1 pins provide additional functions. P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively.

Pin Description

Furthermore, P1.4, P1.5, P1.6, and P1.7 can be configured as the SPI slave port select, data input/output and shift clock input/output pins as shown in the following table.

Port Pin	Alternate Functions
P1.0	T2 (external count input to Timer/Counter 2), clock-out
P1.1	T2EX (Timer/Counter 2 capture/reload trigger and direction control)
P1.4	\overline{SS} (Slave port select input)
P1.5	MOSI (Master data output, slave data input pin for SPI channel)
P1.6	MISO (Master data input, slave data output pin for SPI channel)
P1.7	SCK (Master clock output, slave clock input pin for SPI channel)

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bi-directional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pullups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8 bit bi-directional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pullups and can be used as inputs. As inputs,

Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89S8252, as shown in the following table.

Port 3 also receives some control signals for Flash programming and verification.

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	$\overline{INT0}$ (external interrupt 0)
P3.3	$\overline{INT1}$ (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	\overline{WR} (external data memory write strobe)
P3.7	\overline{RD} (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (\overline{PROG}) during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN

Program Store Enable is the read strobe to external program memory.

When the AT89S8252 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.

\overline{EA}/VPP

External Access Enable. \overline{EA} must be strapped to GND in order to enable the device to fetch code from external pro-

gram memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions. This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming when 12-volt programming is selected.

XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.

Table 1. AT89S8252 SFR Map and Reset Values

0F8H									0FFH
0F0H	B 00000000								0F7H
0E8H									0EFH
0E0H	ACC 00000000								0E7H
0D8H									0DFH
0D0H	PSW 00000000					SPCR 000001XX			0D7H
0C8H	T2CON 00000000	T2MOD XXXXXX00	RCAP2L 00000000	RCAP2H 00000000	TL2 00000000	TH2 00000000			0CFH
0C0H									0C7H
0B8H	IP XX000000								0BFH
0B0H	P3 11111111								0B7H
0A8H	IE 0X000000		SPSR 00XXXXXX						0AFH
0A0H	P2 11111111								0A7H
98H	SCON 00000000	SBUF XXXXXXXX							9FH
90H	P1 11111111						WMCON 00000010		97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000			8FH
80H	P0 11111111	SP 00000111	DP0L 00000000	DP0H 00000000	DP1L 00000000	DP1H 00000000	SPDR XXXXXXXX	PCON 0XXX0000	87H



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted

locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Timer 2 Registers Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 9) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16 bit capture mode or 16-bit auto-reload mode.

Table 2. T2CON—Timer/Counter 2 Control Register

T2CON Address = 0C8H		Reset Value = 0000 0000B						
Bit Addressable								
Bit	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
	7	6	5	4	3	2	1	0
Symbol	Function							
TF2	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.							
EXF2	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).							
RCLK	Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflows to be used for the receive clock.							
TCLK	Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.							
EXEN2	Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.							
TR2	Start/Stop control for Timer 2. TR2 = 1 starts the timer.							
C/T2	Timer or counter select for Timer 2. C/T2 = 0 for timer function. C/T2 = 1 for external event counter (falling edge triggered).							
CP/RL2	Capture/Reload select. CP/RL2 = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL2 = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.							

Watchdog and Memory Control Register The WMCON register contains control bits for the Watchdog Timer (shown in Table 3). The EEMEN and EEMWE bits are used

to select the 2K bytes on-chip EEPROM, and to enable byte-write. The DPS bit selects one of two DPTR registers available.

Table 3. WMCON—Watchdog and Memory Control Register

WMCON Address = 96H					Reset Value = 0000 0010B			
	PS2	PS1	PS0	EEMWE	EEMEN	DPS	WDTRST	WDTEN
Bit	7	6	5	4	3	2	1	0

Symbol	Function
PS2 PS1 PS0	Prescaler Bits for the Watchdog Timer. When all three bits are set to "0", the watchdog timer has a nominal period of 16 ms. When all three bits are set to "1", the nominal period is 2048 ms.
EEMWE	EEPROM Data Memory Write Enable Bit. Set this bit to "1" before initiating byte write to on-chip EEPROM with the MOVX instruction. User software should set this bit to "0" after EEPROM write is completed.
EEMEN	Internal EEPROM Access Enable. When EEMEN = 1, the MOVX instruction with DPTR will access on-chip EEPROM instead of external data memory. When EEMEN = 0, MOVX with DPTR accesses external data memory.
DPS	Data Pointer Register Select. DPS = 0 selects the first bank of Data Pointer Register, DP0, and DPS = 1 selects the second bank, DP1
WDTRST RDY/BSY	Watchdog Timer Reset and EEPROM Ready/Busy Flag. Each time this bit is set to "1" by user software, a pulse is generated to reset the watchdog timer. The WDTRST bit is then automatically reset to "0" in the next instruction cycle. The WDTRST bit is Write-Only. This bit also serves as the RDY/BSY flag in a Read-Only mode during EEPROM write. RDY/BSY = 1 means that the EEPROM is ready to be programmed. While programming operations are being executed, the RDY/BSY bit equals "0" and is automatically reset to "1" when programming is completed.
WDTEN	Watchdog Timer Enable Bit. WDTEN = 1 enables the watchdog timer and WDTEN = 0 disables the watchdog timer.

SPI Registers Control and status bits for the Serial Peripheral Interface are contained in registers SPCR (shown in Table 4) and SPSR (shown in Table 5). The SPI data bits are contained in the SPDR register. Writing the SPI data register during serial data transfer sets the Write Collision bit, WCOL, in the SPSR register. The SPDR is double buffered for writing and the values in SPDR are not changed by Reset.

Interrupt Registers The global interrupt enable bit and the individual interrupt enable bits are in the IE register. In addition, the individual interrupt enable bit for the SPI is in the SPCR register. Two priorities can be set for each of the six interrupt sources in the IP register.

Dual Data Pointer Registers To facilitate accessing both internal EEPROM and external data memory, two banks of 16 bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR WMCON selects DP0 and DPS = 1 selects DP1. The user should always initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register.

Power Off Flag The Power Off Flag (POF) is located at bit_4 (PCON.4) in the PCON SFR. POF is set to "1" during power up. It can be set and reset under software control and is not affected by RESET.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Table 4. SPCR—SPI Control Register

SPCR Address = D5H						Reset Value = 0000 01XXB		
	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0
Bit	7	6	5	4	3	2	1	0

Symbol	Function
SPIE	SPI Interrupt Enable. This bit, in conjunction with the ES bit in the IE register, enables SPI interrupts: SPIE = 1 and ES = 1 enable SPI interrupts. SPIE = 0 disables SPI interrupts.
SPE	SPI Enable. SPI = 1 enables the SPI channel and connects \overline{SS} , MOSI, MISO and SCK to pins P1.4, P1.5, P1.6, and P1.7. SPI = 0 disables the SPI channel.
DORD	Data Order. DORD = 1 selects LSB first data transmission. DORD = 0 selects MSB first data transmission.
MSTR	Master/Slave Select. MSTR = 1 selects Master SPI mode, MSTR = 0 selects Slave SPI mode.
CPOL	Clock Polarity. When CPOL = 1, SCK is high when idle. When CPOL = 0, SCK of the master device is low when not transmitting. Please refer to figure on SPI Clock Phase and Polarity Control.
CPHA	Clock Phase. The CPHA bit together with the CPOL bit controls the clock and data relationship between master and slave. Please refer to figure on SPI Clock Phase and Polarity Control.
SPR0 SPR1	SPI Clock Rate Select. These two bits control the SCK rate of the device configured as master. SPR1 and SPR0 have no effect on the slave. The relationship between SCK and the oscillator frequency, F_{osc} , is as follows: SPR1SPR0 SCK = F_{osc} divided by 0 0 4 0 1 16 1 0 64 1 1 128

Table 5. SPSR – SPI Status Register

SPSR Address = AAH						Reset Value = 00XX XXXXB		
	SPIF	WCOL	–	–	–	–	–	–
Bit	7	6	5	4	3	2	1	0

Symbol	Function
SPIF	SPI Interrupt Flag. When a serial transfer is complete, the SPIF bit is set and an interrupt is generated if SPIE = 1 and ES = 1. The SPIF bit is cleared by reading the SPI status register with SPIF and WCOL bits set, and then accessing the SPI data register.
WCOL	Write Collision Flag. The WCOL bit is set if the SPI data register is written during a data transfer. During data transfer, the result of reading the SPDR register may be incorrect, and writing to it has no effect. The WCOL bit (and the SPIF bit) are cleared by reading the SPI status register with SPIF and WCOL set, and then accessing the SPI data register.

Table 6. SPDR – SPI Data Register

SPDR Address = 86H						Reset Value = unchanged		
	SPD7	SPD6	SPD5	SPD4	SPD3	SPD2	SPD1	SPD0
Bit	7	6	5	4	3	2	1	0

Data Memory – EEPROM and RAM

The AT89S8252 implements 2K bytes of on-chip EEPROM for data storage and 256 bytes of RAM. The upper 128 bytes of RAM occupy a parallel space to the Special Function Registers. That means the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space.

When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions that use direct addressing access SFR space.

For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2).

```
MOV 0A0H, #data
```

Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H).

```
MOV @R0, #data
```

Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

The on-chip EEPROM data memory is selected by setting the EEMEN bit in the WMCON register at SFR address location 96H. The EEPROM address range is from 000H to 7FFH. The MOVX instructions are used to access the EEPROM. To access off-chip data memory with the MOVX instructions, the EEMEN bit needs to be set to "0".

The EEMWE bit in the WMCON register needs to be set to "1" before any byte location in the EEPROM can be written. User software should reset EEMWE bit to "0" if no further EEPROM write is required. EEPROM write cycles in the serial programming mode are self-timed and typically take 2.5 ms. The progress of EEPROM write can be monitored by reading the RDY/BSY bit (read-only) in SFR WMCON. RDY/BSY = 0 means programming is still in progress and RDY/BSY = 1 means EEPROM write cycle is completed and another write cycle can be initiated.

In addition, during EEPROM programming, an attempted read from the EEPROM will fetch the byte being written with the MSB complemented. Once the write cycle is completed, true data are valid at all bit locations.

Programmable Watchdog Timer

The programmable Watchdog Timer (WDT) operates from an independent oscillator. The prescaler bits, PS0, PS1 and PS2 in SFR WMCON are used to set the period of the Watchdog Timer from 16 ms to 2048 ms. The available timer periods are shown in the following table and the

actual timer periods (at $V_{CC} = 5V$) are within $\pm 30\%$ of the nominal.

The WDT is disabled by Power-on Reset and during Power-down. It is enabled by setting the WDTEN bit in SFR WMCON (address = 96H). The WDT is reset by setting the WDTRST bit in WMCON. When the WDT times out without being reset or disabled, an internal RST pulse is generated to reset the CPU.

Table 7. Watchdog Timer Period Selection

WDT Prescaler Bits			Period (nominal)
PS2	PS1	PS0	
0	0	0	16 ms
0	0	1	32 ms
0	1	0	64 ms
0	1	1	128 ms
1	0	0	256 ms
1	0	1	512 ms
1	1	0	1024 ms
1	1	1	2048 ms

Timer 0 and 1

Timer 0 and Timer 1 in the AT89S8252 operate the same way as Timer 0 and Timer 1 in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-45, section titled, "Timer/Counters."

Timer 2

Timer 2 is a 16 bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 8.

Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency.

In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which



the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.


Table 8. Timer 2 Operating Modes

RCLK + TCLK	CP/RL2	TR2	MODE
0	0	1	16-bit Auto-reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(Off)

Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16 bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1.

Figure 1. Timer 2 in Capture Mode



Auto-reload (Up or Down Counter)

Timer 2 can be programmed to count up or down when configured in its 16 bit auto-reload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located in the SFR T2MOD (see Table 9). Upon reset, the DCEN bit is set to 0 so that timer 2 will default to count up. When DCEN is set, Timer 2 can count up or down, depending on the value of the T2EX pin.

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to 0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timer registers to be reloaded with the 16 bit value in RCAP2H and RCAP2L. The values in RCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a 16 bit reload can be triggered either by an overflow or

by a 1-to-0 transition at external input T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can generate an interrupt if enabled.

Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 3. In this mode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2 count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow also causes the 16 bit value in RCAP2H and RCAP2L to be reloaded into the timer registers, TH2 and TL2, respectively.

A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2 equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit and causes 0FFFFH to be reloaded into the timer registers.

The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a 17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt.

Figure 2. Timer 2 in Auto Reload Mode (DCEN = 0)




Table 9. T2MOD – Timer 2 Mode Control Register

T2MOD Address = 0C9H							Reset Value = XXXX XX00B	
Not Bit Addressable								
Bit	7	6	5	4	3	2	1	0
	–	–	–	–	–	–	T2OE	DCEN

Symbol	Function
–	Not implemented, reserved for future use.
T2OE	Timer 2 Output Enable bit.
DCEN	When set, this bit allows Timer 2 to be configured as an up/down counter.



Figure 3. Timer 2 Auto Reload Mode (DCEN = 1)





Figure 4. Timer 2 in Baud Rate Generator Mode



Baud Rate Generator

Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON (Table 2). Note that the baud rates for transmit and receive can be different if Timer 2 is used for the receiver or transmitter and Timer 1 is used for the other function. Setting RCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure 4.

The baud rate generator mode is similar to the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16 bit value in registers RCAP2H and RCAP2L, which are preset by software.

The baud rates in Modes 1 and 3 are determined by Timer 2's overflow rate according to the following equation.

$$\text{Modes 1 and 3 Baud Rates} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

The Timer can be configured for either timer or counter operation. In most applications, it is configured for timer operation (CP/T2 = 0). The timer operation is different for Timer 2 when it is used as a baud rate generator. Normally, as a timer, it increments every machine cycle (at 1/12 the oscillator frequency). As a baud rate generator, however, it increments every state time (at 1/2 the oscillator frequency). The baud rate formula is given below.

$$\frac{\text{Modes 1 and 3 Baud Rate}}{\text{Baud Rate}} = \frac{\text{Oscillator Frequency}}{32 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16 bit unsigned integer.

Timer 2 as a baud rate generator is shown in Figure 4. This figure is valid only if RCLK or TCLK = 1 in T2CON. Note that a rollover in TH2 does not set TF2 and will not generate an interrupt. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2 but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus when Timer

2 is in use as a baud rate generator, T2EX can be used as an extra external interrupt.

Note that when Timer 2 is running (TR2 = 1) as a timer in the baud rate generator mode, TH2 or TL2 should not be read from or written to. Under these conditions, the Timer is incremented every state time, and the results of a read or write may not be accurate. The RCAP2 registers may be read but should not be written to, because a write might overlap a reload and cause write and/or reload errors. The timer should be turned off (clear TR2) before accessing the Timer 2 or RCAP2 registers.

Programmable Clock Out

A 50% duty cycle clock can be programmed to come out on P1.0, as shown in Figure 5. This pin, besides being a regular I/O pin, has two alternate functions. It can be programmed to input the external clock for Timer/Counter 2 or to output a 50% duty cycle clock ranging from 61 Hz to 4 MHz at a 16 MHz operating frequency.

To configure the Timer/Counter 2 as a clock generator, bit C/T2 (T2CON.1) must be cleared and bit T2OE (T2MOD.1) must be set. Bit TR2 (T2CON.2) starts and stops the timer.

The clock-out frequency depends on the oscillator frequency and the reload value of Timer 2 capture registers (RCAP2H, RCAP2L), as shown in the following equation.

$$\text{Clock Out Frequency} = \frac{\text{Oscillator Frequency}}{4 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

In the clock-out mode, Timer 2 rollovers will not generate an interrupt. This behavior is similar to when Timer 2 is used as a baud-rate generator. It is possible to use Timer 2 as a baud-rate generator and a clock generator simultaneously. Note, however, that the baud-rate and clock-out frequencies cannot be determined independently from one another since they both use RCAP2H and RCAP2L.



UART

The UART in the AT89S8252 operates the same way as the UART in the AT89C51, AT89C52 and AT89C55. For further information, see the October 1995 Microcontroller Data Book, page 2-49, section titled, "Serial Interface."

Serial Peripheral Interface

The serial peripheral interface (SPI) allows high-speed synchronous data transfer between the AT89S8252 and peripheral devices or between several AT89S8252 devices. The AT89S8252 SPI features include the following:

- Full-Duplex, 3-Wire Synchronous Data Transfer
- Master or Slave Operation
- 1.5 MHz Bit Frequency (max.)
- LSB First or MSB First Data Transfer
- Four Programmable Bit Rates
- End of Transmission Interrupt Flag

- Write Collision Flag Protection
- Wakeup from Idle Mode (Slave Mode Only)

The interconnection between master and slave CPUs with SPI is shown in the following figure. The SCK pin is the clock output in the master mode but is the clock input to the slave mode. Writing to the SPI data register of the master CPU starts the SPI clock generator, and the data written shifts out of the MOSI pin and into the MOSI pin of the slave CPU. After shifting one byte, the SPI clock generator stops, setting the end of transmission flag (SPIF) if both the SPI interrupt enable bit (SPIE) and the serial interrupt enable bit (ES) are set, an interrupt is issued.

The Slave Select input, $\overline{SS}/P1.4$, is set low to select an individual SPI device as a slave. When $\overline{SS}/P1.4$ is set high, the SPI port is deactivated and the MOSI/P1.5 pin can be used as an input.

There are four combinations of SCK phase and polarity with respect to serial data, which are determined by control bits CPHA and CPOL. The SPI data transfer formats are shown in Figure 8 and Figure 9.

Figure 7. SPI Master-slave Interconnection





Figure 8. SPI transfer Format with CPHA = 0




*Not defined but normally MSB of character just received



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 9. SPI Transfer Format with CPHA = 1



*Not defined but normally LSB of previously transmitted character

Interrupts

The AT89S8252 has a total of six interrupt vectors: two external interrupts ($\overline{INT0}$ and $\overline{INT1}$), three timer interrupts (Timers 0, 1, and 2), and the serial port interrupt. These interrupts are all shown in Figure 10.

Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once.

Note that Table 10 shows that bit position IE.6 is unimplemented. In the AT89C51, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future AT89 products.

Timer 2 interrupt is generated by the logical OR of bits TF2 and EXF2 in register T2CON. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine may have to determine whether it was TF2 or EXF2 that generated the interrupt, and that bit will have to be cleared in software.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle. However, the Timer 2 flag, TF2, is set at S2P2 and is polled in the same cycle in which the timer overflows.

Table 10. Interrupt Enable (IE) Register

(MSB)(LSB)							
EA	—	ET2	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt.							
Enable Bit = 0 disables the interrupt.							
Symbol	Position	Function					
EA	IE.7	Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.					
—	IE.6	Reserved.					
ET2	IE.5	Timer 2 interrupt enable bit.					
ES	IE.4	SPI and UART interrupt enable bit.					
ET1	IE.3	Timer 1 interrupt enable bit.					
EX1	IE.2	External interrupt 1 enable bit.					
ET0	IE.1	Timer 0 interrupt enable bit.					
EX0	IE.0	External interrupt 0 enable bit.					
User software should never write 1s to unimplemented bits, because they may be used in future AT89 products.							

Figure 10. Interrupt Sources






Figure 11. Oscillator Connections



Note: Note: C1, C2 = 30 pF ± 10 pF for Crystals
= 40 pF ± 10 pF for Ceramic Resonators

Figure 12. External Clock Drive Configuration



Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 11. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 12. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.



Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution

from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

Status of External Pins During Idle and Power-down Modes

Mode	Program Memory	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power-down	Internal	0	0	Data	Data	Data	Data
Power-down	External	0	0	Float	Data	Data	Data

Power-down Mode

In the power-down mode, the oscillator is stopped and the instruction that invokes power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power-down mode is terminated. Exit from power-down can be initiated either by a hardware reset or by an enabled external interrupt. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{cc} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

To exit power-down via an interrupt, the external interrupt must be enabled as level sensitive before entering power-down. The interrupt service routine starts at 16 μ s (nominal) after the enabled interrupt pin is activated.

Program Memory Lock Bits

The AT89S8252 has three lock bits that can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the following table.

When lock bit 1 is programmed, the logic level at the $\bar{E}A$ pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value and holds that value until reset is activated. The latched value of $\bar{E}A$ must agree with the current logic level at that pin in order for the device to function properly.

Once programmed, the lock bits can only be unprogrammed with the Chip Erase operations in either the parallel or serial modes.

Lock Bit Protection Modes⁽¹⁾⁽²⁾

	Program Lock Bits			Protection Type
	LB1	LB2	LB3	
1	U	U	U	No internal memory lock feature.
2	P	U	U	MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory. $\bar{E}A$ is sampled and latched on reset and further programming of the Flash memory (parallel or serial mode) is disabled.
3	P	P	U	Same as Mode 2, but parallel or serial verify are also disabled.
4	P	P	P	Same as Mode 3, but external execution is also disabled.

Notes: 1. U = Unprogrammed
2. P = Programmed

Programming the Flash and EEPROM

Atmel's AT89S8252 Flash Microcontroller offers 8K bytes of in-system reprogrammable Flash Code memory and 2K bytes of EEPROM Data memory.

The AT89S8252 is normally shipped with the on-chip Flash Code and EEPROM Data memory arrays in the erased state (i.e. contents = FFH) and ready to be programmed. This device supports a High-voltage (12V) Parallel programming mode and a Low-voltage (5V) Serial programming mode. The serial programming mode provides a convenient way to download the AT89S8252 inside the user's system. The parallel programming mode is compatible with conventional third party Flash or EPROM programmers.

The Code and Data memory arrays are mapped via separate address spaces in the serial programming mode. In the parallel programming mode, the two arrays occupy one contiguous address space: 0000H to 1FFFFH for the Code array and 2000H to 27FFFH for the Data array.

The Code and Data memory arrays on the AT89S8252 are programmed byte-by-byte in either programming mode. An auto-erase cycle is provided with the self-timed programming operation in the serial programming mode. There is no need to perform the Chip Erase operation to reprogram any memory location in the serial programming mode unless any of the lock bits have been programmed.

In the parallel programming mode, there is no auto-erase cycle. To reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

Parallel Programming Algorithm: To program and verify the AT89S8252 in the parallel programming mode, the following sequence is recommended:

1. Power-up sequence:
Apply power between V_{CC} and GND pins.
Set RST pin to "H".
Apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
2. Set \overline{PSEN} pin to "L"
ALE pin to "H"
 \overline{EA} pin to "H" and all other pins to "H".
3. Apply the appropriate combination of "H" or "L" logic levels to pins P2.6, P2.7, P3.6, P3.7 to select one of the programming operations shown in the Flash Programming Modes table.
4. Apply the desired byte address to pins P1.0 to P1.7 and P2.0 to P2.5.
Apply data to pins P0.0 to P0.7 for Write Code operation.

5. Raise \overline{EA}/V_{pp} to 12V to enable Flash programming, erase or verification.
6. Pulse ALE/ \overline{PROG} once to program a byte in the Code memory array, the Data memory array or the lock bits. The byte-write cycle is self-timed and typically takes 1.5 ms.
7. To verify the byte just programmed, bring pin P2.7 to "L" and read the programmed data at pins P0.0 to P0.7.
8. Repeat steps 3 through 7 changing the address and data for the entire 2K or 8K bytes array or until the end of the object file is reached.
9. Power-off sequence:
Set XTAL1 to "L".
Set RST and \overline{EA} pins to "L".
Turn V_{CC} power off.

In the parallel programming mode, there is no auto-erase cycle and to reprogram any non-blank byte, the user needs to use the Chip Erase operation first to erase both arrays.

Data Polling: The AT89S8252 features \overline{DATA} Polling to indicate the end of a write cycle. During a write cycle in the parallel or serial programming mode, an attempted read of the last byte written will result in the complement of the written datum on P0.7 (parallel mode), and on the MSB of the serial output byte on MISO (serial mode). Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. \overline{DATA} Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The progress of byte programming in the parallel programming mode can also be monitored by the RDY/BSY output signal. Pin P3.4 is pulled Low after ALE goes High during programming to indicate BUSY. P3.4 is pulled High again when programming is done to indicate READY.

Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed Code or Data byte can be read back via the address and data lines for verification. The state of the lock bits can also be verified directly in the parallel programming mode. In the serial programming mode, the state of the lock bits can only be verified indirectly by observing that the lock bit features are enabled.

Chip Erase: Both Flash and EEPROM arrays are erased electrically at the same time. In the parallel programming mode, chip erase is initiated by using the proper combination of control signals and by holding ALE/ \overline{PROG} low for 10 ms. The Code and Data arrays are written with all "1"s in the Chip Erase operation.



In the serial programming mode, a chip erase operation is initiated by issuing the Chip Erase instruction. In this mode, chip erase is self-timed and takes about 16 ms.

During chip erase, a serial read from any address location will return 00H at the data outputs.

Serial Programming Fuse: A programmable fuse is available to disable Serial Programming if the user needs maximum system security. The Serial Programming Fuse can only be programmed or erased in the Parallel Programming Mode.

The AT89S8252 is shipped with the Serial Programming Mode enabled.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 030H and 031H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows:

(030H) = 1EH indicates manufactured by Atmel
(031H) = 72H indicates 89S8252

Programming Interface

Every code byte in the Flash and EEPROM arrays can be written, and the entire array can be erased, by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Serial Downloading

Both the Code and Data memory arrays can be programmed using the serial SPI bus while RST is pulled to V_{CC} . The serial interface consists of pins SCK, MOSI (input) and MISO (output). After RST is set high, the Programming Enable instruction needs to be executed first before program/erase operations can be executed.

An auto-erase cycle is built into the self-timed programming operation (in the serial mode ONLY) and there is no need to first execute the Chip Erase instruction unless any of the lock bits have been programmed. The Chip Erase operation turns the content of every memory location in both the Code and Data arrays into FFH.

The Code and Data memory arrays have separate address spaces:

0000H to 1FFFH for Code memory and 000H to 7FFH for Data memory.

Either an external system clock is supplied at pin XTAL1 or a crystal needs to be connected across pins XTAL1 and XTAL2. The maximum serial clock (SCK) frequency should be less than 1/40 of the crystal frequency. With a 24 MHz oscillator clock, the maximum SCK frequency is 600 kHz.

Serial Programming Algorithm

To program and verify the AT89S8252 in the serial programming mode, the following sequence is recommended:

1. Power-up sequence:
 - Apply power between VCC and GND pins.
 - Set RST pin to "H".
 - If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to 24 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.
 2. Enable serial programming by sending the Programming Enable serial instruction to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7 needs to be less than the CPU clock at XTAL1 divided by 40.
 3. The Code or Data array is programmed one byte at a time by supplying the address and data together with the appropriate Write instruction. The selected memory location is first automatically erased before new data is written. The write cycle is self-timed and typically takes less than 2.5 ms at 5V.
 4. Any memory location can be verified by using the Read instruction which returns the content at the selected address at serial output MISO/P1.6.
 5. At the end of a programming session, RST can be set low to commence normal operation.
- Power-off sequence (if needed):
- Set XTAL1 to "L" (if a crystal is not used).
 - Set RST to "L".
 - Turn V_{CC} power off.


Serial Programming Instruction

The Instruction Set for Serial Programming follows a 3-byte protocol and is shown in the following table:

Instruction Set

Instruction	Input Format			Operation
	Byte 1	Byte 2	Byte 3	
Programming Enable	1010 1100	0101 0011	xxxx xxxx	Enable serial programming interface after RST goes high.
Chip Erase	1010 1100	xxxx x100	xxxx xxxx	Chip erase both 8K & 2K memory arrays.
Read Code Memory	aaaa a001	low addr	xxxx xxxx	Read data from Code memory array at the selected address. The 5 MSBs of the first byte are the high order address bits. The low order address bits are in the second byte. Data are available at pin MISO during the third byte.
Write Code Memory	aaaa a010	low addr	data in	Write data to Code memory location at selected address. The address bits are the 5 MSBs of the first byte together with the second byte.
Read Data Memory	00aa a101	low addr	xxxx xxxx	Read data from Data memory array at selected address. Data are available at pin MISO during the third byte.
Write Data Memory	00aa a110	low addr	data in	Write data to Data memory location at selected address.
Write Lock Bits	1010 1100	x x111	xxxx xxxx	Write lock bits. Set LB1, LB2 or LB3 = "0" to program lock bits.

- Note:
1. DATA polling is used to indicate the end of a write cycle which typically takes less than 2.5 ms at 5V.
 2. "aaaaa" = high order address.
 3. "x" = don't care.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Flash and EEPROM Parallel Programming Modes

Mode	RST	$\overline{\text{PSEN}}$	$\overline{\text{ALE/PROG}}$	$\overline{\text{EA}}/\text{V}_{\text{PP}}$	P2.6	P2.7	P3.6	P3.7	Data I/O P0.7:0	Address P2.5:0 P1.7:0
Serial Prog. Modes	H	h ⁽¹⁾	h ⁽¹⁾	x						
Chip Erase	H	L		12V	H	L	L	L	X	X
Write (10K bytes) Memory	H	L		12V	L	H	H	H	DIN	ADDR
Read (10K bytes) Memory	H	L	H	12V	L	L	H	H	DOUT	ADDR
Write Lock Bits:	H	L		12V	H	L	H	L	DIN	X
Bit - 1									P0.7 = 0	X
Bit - 2									P0.6 = 0	X
Bit - 3									P0.5 = 0	X
Read Lock Bits:	H	L	H	12V	H	H	L	L	DOUT	X
Bit - 1									@P0.2	X
Bit - 2									@P0.1	X
Bit - 3									@P0.0	X
Read Atmel Code	H	L	H	12V	L	L	L	L	DOUT	30H
Read Device Code	H	L	H	12V	L	L	L	L	DOUT	31H
Serial Prog. Enable	H	L		12V	L	H	L	H	P0.0 = 0	X
Serial Prog. Disable	H	L		12V	L	H	L	H	P0.0 = 1	X
Read Serial Prog. Fuse	H	L	H	12V	H	H	L	H	@P0.0	X

- Notes:
- "h" = weakly pulled "High" internally.
 - Chip Erase and Serial Programming Fuse require a 10 ms $\overline{\text{PROG}}$ pulse. Chip Erase needs to be performed first before reprogramming any byte with a content other than FFH.
 - P3.4 is pulled Low during programming to indicate RDY/BSY.
 - "X" = don't care

Figure 13. Programming the Flash/EEPROM Memory

Figure 15. Flash/EEPROM Serial Downloading






Figure 14. Verifying the Flash/EEPROM Memory




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Flash Programming and Verification Characteristics – Parallel Mode


$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0\text{V} \pm 10\%$

Symbol	Parameter	Min	Max	Units
V_{PP}	Programming Enable Voltage	11.5	12.5	V
I_{PP}	Programming Enable Current		1.0	mA
$1/t_{CLCL}$	Oscillator Frequency	3	24	MHz
t_{AVGL}	Address Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
t_{GHAX}	Address Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
t_{DVGL}	Data Setup to $\overline{\text{PROG}}$ Low	$48t_{CLCL}$		
t_{GHDX}	Data Hold after $\overline{\text{PROG}}$	$48t_{CLCL}$		
t_{ESHSH}	P2.7 ($\overline{\text{ENABLE}}$) High to V_{PP}	$48t_{CLCL}$		
t_{SHGL}	V_{PP} Setup to $\overline{\text{PROG}}$ Low	10		μs
t_{GLGH}	$\overline{\text{PROG}}$ Width	1	110	μs
t_{AVQV}	Address to Data Valid		$48t_{CLCL}$	
t_{ELOV}	$\overline{\text{ENABLE}}$ Low to Data Valid		$48t_{CLCL}$	
t_{EHQZ}	Data Float after $\overline{\text{ENABLE}}$	0	$48t_{CLCL}$	
t_{GHBL}	$\overline{\text{PROG}}$ High to $\overline{\text{BUSY}}$ Low		1.0	μs
t_{WC}	Byte Write Cycle Time		2.0	ms

Flash/EEPROM Programming and Verification Waveforms – Parallel Mode



Serial Downloading Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Absolute Maximum Ratings*

Operating Temperature.....	-55°C to +125°C
Storage Temperature.....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground.....	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	15.0 mA

*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

The values shown in this table are valid for $T_A = -40^\circ\text{C}$ to 85°C and $V_{CC} = 5.0\text{V} \pm 20\%$, unless otherwise noted.

Symbol	Parameter	Condition	Min	Max	Units
V_{IL}	Input Low-voltage	(Except EA)	-0.5	$0.2 V_{CC} - 0.1$	V
V_{IL1}	Input Low-voltage (EA)		-0.5	$0.2 V_{CC} - 0.3$	V
V_{IH}	Input High-voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
V_{IH1}	Input High-voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
V_{OL}	Output Low-voltage ⁽¹⁾ (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.5	V
V_{OL1}	Output Low-voltage ⁽¹⁾ (Port 0, ALE, PSEN)	$I_{OL} = 3.2 \text{ mA}$		0.5	V
V_{OH}	Output High-voltage (Ports 1,2,3, ALE, PSEN)	$I_{OH} = -60 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V
V_{OH1}	Output High-voltage (Port 0 in External Bus Mode)	$I_{OH} = -800 \mu\text{A}, V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V
I_{IL}	Logical 0 Input Current (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	μA
I_{TL}	Logical 1 to 0 Transition Current (Ports 1,2,3)	$V_{IN} = 2\text{V}, V_{CC} = 5\text{V} \pm 10\%$		-650	μA
I_U	Input Leakage Current (Port 0, EA)	$0.45 < V_{IN} < V_{CC}$		± 10	μA
RRST	Reset Pull-down Resistor		50	300	K Ω
C_{IO}	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
I_{CC}	Power Supply Current	Active Mode, 12 MHz		25	mA
		Idle Mode, 12 MHz		6.5	mA
	Power-down Mode ⁽²⁾	$V_{CC} = 6\text{V}$		100	μA
		$V_{CC} = 3\text{V}$		40	μA

Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:
 Maximum I_{OL} per port pin: 10 mA
 Maximum I_{OL} per 8-bit port:
 Port 0: 26 mA
 Ports 1, 2, 3: 15 mA

Maximum total I_{OL} for all output pins: 71 mA
 If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.
 2. Minimum V_{CC} for Power-down is 2V

AC Characteristics

Under operating conditions, load capacitance for Port 0, ALE/ $\overline{\text{PROG}}$, and $\overline{\text{PSEN}}$ = 100 pF; load capacitance for all other outputs = 80 pF.


External Program and Data Memory Characteristics

Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency	0	24	MHz
t_{LHLL}	ALE Pulse Width	$2t_{\text{CLCL}} - 40$		ns
t_{AVLL}	Address Valid to ALE Low	$t_{\text{CLCL}} - 13$		ns
t_{LLAX}	Address Hold after ALE Low	$t_{\text{CLCL}} - 20$		ns
t_{LLIV}	ALE Low to Valid Instruction In		$4t_{\text{CLCL}} - 65$	ns
t_{LLPL}	ALE Low to $\overline{\text{PSEN}}$ Low	$t_{\text{CLCL}} - 13$		ns
t_{PLPH}	$\overline{\text{PSEN}}$ Pulse Width	$3t_{\text{CLCL}} - 20$		ns
t_{PLIV}	$\overline{\text{PSEN}}$ Low to Valid Instruction In		$3t_{\text{CLCL}} - 45$	ns
t_{PXIX}	Input Instruction Hold after $\overline{\text{PSEN}}$	0		ns
t_{PXIZ}	Input Instruction Float after $\overline{\text{PSEN}}$		$t_{\text{CLCL}} - 10$	ns
t_{PXAV}	$\overline{\text{PSEN}}$ to Address Valid	$t_{\text{CLCL}} - 8$		ns
t_{AVIV}	Address to Valid Instruction In		$5t_{\text{CLCL}} - 55$	ns
t_{PLAZ}	$\overline{\text{PSEN}}$ Low to Address Float		10	ns
t_{RLRH}	$\overline{\text{RD}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
t_{WLWH}	$\overline{\text{WR}}$ Pulse Width	$6t_{\text{CLCL}} - 100$		ns
t_{RLDV}	$\overline{\text{RD}}$ Low to Valid Data In		$5t_{\text{CLCL}} - 90$	ns
t_{RHDX}	Data Hold after $\overline{\text{RD}}$	0		ns
t_{RHDX}	Data Float after $\overline{\text{RD}}$		$2t_{\text{CLCL}} - 28$	ns
t_{LLDV}	ALE Low to Valid Data In		$8t_{\text{CLCL}} - 150$	ns
t_{AVDV}	Address to Valid Data In		$9t_{\text{CLCL}} - 165$	ns
t_{LLWL}	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$3t_{\text{CLCL}} - 50$	$3t_{\text{CLCL}} + 50$	ns
t_{AVWL}	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	$4t_{\text{CLCL}} - 75$		ns
t_{QVWX}	Data Valid to $\overline{\text{WR}}$ Transition	$t_{\text{CLCL}} - 20$		ns
t_{QVWH}	Data Valid to $\overline{\text{WR}}$ High	$7t_{\text{CLCL}} - 120$		ns
t_{WHOX}	Data Hold after $\overline{\text{WR}}$	$t_{\text{CLCL}} - 20$		ns
t_{RLAZ}	$\overline{\text{RD}}$ Low to Address Float		0	ns
t_{WHLH}	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	$t_{\text{CLCL}} - 20$	$t_{\text{CLCL}} + 25$	ns




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


External Program Memory Read Cycle




External Data Memory Read Cycle



External Data Memory Write Cycle



External Clock Drive Waveforms



External Clock Drive

Symbol	Parameter	$V_{CC} = 4.0V \text{ to } 6.0V$		Units
		Min	Max	
$1/t_{CLCL}$	Oscillator Frequency	0	24	MHz
t_{CLCL}	Clock Period	41.6		ns
t_{CHCX}	High Time	15		ns
t_{CLCX}	Low Time	15		ns
t_{CLCH}	Rise Time		20	ns
t_{CHCL}	Fall Time		20	ns




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial Port Timing: Shift Register Mode Test Conditions

The values in this table are valid for $V_{CC} = 4.0V$ to $6V$ and Load Capacitance = 80 pF .

Symbol	Parameter	Variable Oscillator		Units
		Min	Max	
t_{XLXL}	Serial Port Clock Cycle Time	$12t_{CLCL}$		μs
t_{QVXH}	Output Data Setup to Clock Rising Edge	$10t_{CLCL} - 133$		ns
t_{XHGX}	Output Data Hold after Clock Rising Edge	$2t_{CLCL} - 117$		ns
t_{XHDX}	Input Data Hold after Clock Rising Edge	0		ns
t_{XHDX}	Clock Rising Edge to Input Data Valid		$10t_{CLCL} - 133$	ns

Shift Register Mode Timing Waveforms






AC Testing Input/Output Waveforms⁽¹⁾ Float Waveforms⁽¹⁾



Notes: 1. AC Inputs during testing are driven at $V_{CC} - 0.5V$ for a logic 1 and $0.45V$ for a logic 0. Timing measurements are made at V_{IH} min. for a logic 1 and V_{IL} max. for a logic 0.

Notes: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when a 100 mV change from the loaded V_{OH}/V_{OL} level occurs.



- Notes: 1. XTAL1 tied to GND for I_{CC} (power-down)
2. Lock bits programmed



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range	
24	4.0V to 6.0V	AT89S8252-24AC	44A	Commercial (0°C to 70°C)	
		AT89S8252-24JC	44J		
		AT89S8252-24PC	40P6		
		AT89S8252-24QC	44Q		
	4.0V to 6.0V	AT89S8252-24AI	44A		Industrial (-40°C to 85°C)
		AT89S8252-24JI	44J		
		AT89S8252-24PI	40P6		
		AT89S8252-24QI	44Q		
33	4.5V to 5.5V	AT89S8252-33AC	44A	Commercial (0°C to 70°C)	
		AT89S8252-33JC	44J		
		AT89S8252-33PC	40P6		
		AT89S8252-33QC	44Q		

= Preliminary Information




Package Type	
44A	44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
44J	44-lead, Plastic J-leaded Chip Carrier (PLCC)
40P6	40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44Q	44-lead, Plastic Gull Wing Quad Flatpack (PQFP)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Packaging Information

44A, 44-lead, Thin (1.0 mm) Plastic Gull Wing Quad Flatpack (TQFP)
 Dimensions in Millimeters and (Inches)*
 JEDEC STANDARD MS-026 ACB




44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC)
 Dimensions in Inches and (Millimeters)
 JEDEC STANDARD MS-018 AC




Controlling dimension: millimeters

40P6, 40-lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
 Dimensions in Inches and (Millimeters)



44Q, 44-lead, Plastic Quad Flat Package (PQFP)
 Dimensions in Millimeters and (Inches)*
 JEDEC STANDARD MS-022 AB



Controlling dimension: millimeters



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Atmel Headquarters

Corporate Headquarters
 2325 Orchard Parkway
 San Jose, CA 95131
 TEL (408) 441-0311
 FAX (408) 487-2600

Europe

Atmel U.K., Ltd.
 Coliseum Business Centre
 Riverside Way
 Camberley, Surrey GU15 3YL
 England
 TEL (44) 1276-686-677
 FAX (44) 1276-686-697

Asia

Atmel Asia, Ltd.
 Room 1219
 Chinachem Golden Plaza
 77 Mody Road Tsimhatsui
 East Kowloon
 Hong Kong
 TEL (852) 2721-9778
 FAX (852) 2722-1369

Japan

Atmel Japan K.K.
 9F, Tonetsu Shinkawa Bldg.
 1-24-8 Shinkawa
 Chuo-ku, Tokyo 104-0033
 Japan
 TEL (81) 3-3523-3551
 FAX (81) 3-3523-7581

Atmel Operations

Atmel Colorado Springs

1150 E. Cheyenne Mtn. Blvd.
 Colorado Springs, CO 80906
 TEL (719) 576-3300
 FAX (719) 540-1759

Atmel Rousset

Zone Industrielle
 13106 Rousset Cedex
 France
 TEL (33) 4-4253-6000
 FAX (33) 4-4253-6001

Fax-on-Demand

North America:
 1-(800) 292-8635
 International:
 1-(408) 441-0732

e-mail

literature@atmel.com

Web Site

<http://www.atmel.com>

BBS

1-(408) 436-4309

© Atmel Corporation 2000.

Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company's standard warranty which is detailed in Atmel's Terms and Conditions located on the Company's web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel's products are not authorized for use as critical components in life support devices or systems.

Marks bearing ® and/or ™ are registered trademarks and trademarks of Atmel Corporation.

Terms and product names in this document may be trademarks of others.



Printed on recycled paper.

0401E-02/00/xM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC0808/ADC0809

8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


Features

- Easy interface to all microprocessors
- Operates ratiometrically or with $5 V_{DC}$ or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- ADC0808 equivalent to MM74C949
- ADC0809 equivalent to MM74C949-1

Key Specifications

- | | |
|--------------------------|-------------------------------|
| ■ Resolution | 8 Bits |
| ■ Total Unadjusted Error | $\pm 1/2$ LSB and ± 1 LSB |
| ■ Single Supply | $5 V_{DC}$ |
| ■ Low Power | 15 mW |
| ■ Conversion Time | 100 μ s |

Block Diagram




See Ordering Information


00567201

Connection Diagrams

Dual-In-Line Package



Molded Chip Carrier Package



Order Number ADC0808CCN or ADC0809CCN
See NS Package J28A or N28A

Order Number ADC0808CCV or ADC0809CCV
See NS Package V28A

Ordering Information

TEMPERATURE RANGE		-40°C to +85°C	
Error	±½ LSB Unadjusted	ADC0808CCN	ADC0808CCV
	±1 LSB Unadjusted	ADC0809CCN	ADC0809CCV
Package Outline		N28A Molded DIP	V28A Molded Chip Carrier

Absolute Maximum Ratings (Notes 2, 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage (V _{CC}) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to (V _{CC} +0.3V)
Except Control Inputs	
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	-0.3V to +15V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at T _A =25°C	875 mW
Lead Temp. (Soldering, 10 seconds)	

Dual-In-Line Package (plastic)	260°C
Molded Chip Carrier Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 8)	400V

Operating Conditions (Notes 1, 2)

Temperature Range (Note 1)	T _{MIN} ≤ T _A ≤ T _{MAX}
ADC0808CCN, ADC0809CCN	-40°C ≤ T _A ≤ +85°C
ADC0808CCV, ADC0809CCV	-40°C ≤ T _A ≤ +85°C
Range of V _{CC} (Note 1)	4.5 V _{DC} to 6.0 V _{DC}

Electrical Characteristics

Converter Specifications: V_{CC}=5 V_{DC}=V_{REF(+)}, V_{REF(-)}=GND, T_{MIN} ≤ T_A ≤ T_{MAX} and f_{CLK}=640 kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808					
	Total Unadjusted Error (Note 5)	25°C			±1/2	LSB
		T _{MIN} to T _{MAX}			±3/4	LSB
	ADC0809					
	Total Unadjusted Error (Note 5)	0°C to 70°C			±1	LSB
		T _{MIN} to T _{MAX}			±1 1/4	LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		kΩ
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		V _{CC} +0.10	V _{DC}
V _{REF(+)}	Voltage, Top of Ladder	Measured at Ref(+)		V _{CC}	V _{CC} +0.1	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		V _{CC} /2-0.1	V _{CC} /2	V _{CC} /2+0.1	V
V _{REF(-)}	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
I _{IN}	Comparator Input Current	f _c =640 kHz, (Note 6)	-2	±0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75 ≤ V_{CC} ≤ 5.25V, -40°C ≤ T_A ≤ +85°C unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
I _{OFF(+)}	OFF Channel Leakage Current	V _{CC} =5V, V _{IN} =5V, T _A =25°C, T _{MIN} to T _{MAX}		10	200	nA
					1.0	μA
I _{OFF(-)}	OFF Channel Leakage Current	V _{CC} =5V, V _{IN} =0, T _A =25°C, T _{MIN} to T _{MAX}	-200	-10		nA
			-1.0			μA

CONTROL INPUTS

V _{IN(1)}	Logical "1" Input Voltage		V _{CC} -1.5			V
V _{IN(0)}	Logical "0" Input Voltage				1.5	V
I _{IN(1)}	Logical "1" Input Current (The Control Inputs)	V _{IN} =15V			1.0	μA
I _{IN(0)}	Logical "0" Input Current (The Control Inputs)	V _{IN} =0	-1.0			μA
I _{CC}	Supply Current	f _{CLK} =640 kHz		0.3	3.0	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, $4.75 \leq V_{CC} \leq 5.25V$, $-40^\circ C \leq T_A \leq +85^\circ C$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
DATA OUTPUTS AND EOC (INTERRUPT)						
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 4.75V$ $I_{OUT} = -360\mu A$ $I_{OUT} = -10\mu A$		2.4 4.5		V(min) V(min)
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 mA$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 mA$			0.45	V
I_{OUT}	TRI-STATE Output Current	$V_O = 5V$ $V_O = 0$	-3		3	μA μA

Electrical Characteristics

Timing Specifications $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20 ns$ and $T_A = 25^\circ C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t_s	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t_H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t_D	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	μs
t_{HT}, t_{HO}	OE Control to Q Logic State	$C_L = 50 pF$, $R_L = 10k$ (Figure 8)		125	250	ns
t_{IH}, t_{OH}	OE Control to Hi-Z	$C_L = 10 pF$, $R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$t_c = 640 kHz$, (Figure 5) (Note 7)	90	100	116	μs
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		8+2 μs	Clock Periods
C_{IN}	Input Capacitance	At Control Inputs		10	15	pF
C_{OUT}	TRI-STATE Output Capacitance	At TRI-STATE Outputs		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of $7 V_{DC}$.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute $0V_{DC}$ to $5V_{DC}$ input voltage range will therefore require a minimum supply voltage of $4.900 V_{DC}$ over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example, 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. *Table 1* shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE 1.

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (*Figure 1*) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in *Figure 1* are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $+1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. *Figure 2* shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion start pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.

Functional Description (Continued)




FIGURE 1. Resistor Ladder and Switch Tree




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve




FIGURE 4. Typical Error Curve

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Diagram





FIGURE 5.

00567204


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



00567216

FIGURE 6. Comparator I_{IN} vs V_{IN}
($V_{CC}=V_{REF}=5V$)



00567217

FIGURE 7. Multiplexer R_{ON} vs V_{IN}
($V_{CC}=V_{REF}=5V$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRI-STATE Test Circuits and Timing Diagrams









FIGURE 8.

Applications Information

OPERATION

1.0 RATIOMETRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN}}{V_{FS}-V_Z} = \frac{D_X}{D_{MAX}-D_{MIN}} \quad (1)$$

V_{IN} =Input voltage into the ADC0808

V_{FS} =Full-scale voltage

V_Z =Zero voltage

D_X =Data point being measured

D_{MAX} =Maximum data limit

D_{MIN} =Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).

Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, if $V_{CC}=V_{REF}=5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

Applications Information (Continued)

2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should

not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.





FIGURE 9. Ratiometric Conversion System

The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10 μF output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about V_{CC}/2 since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.




00567224

$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V \leq V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply



00567225

$$Q_{OUT} = \frac{V_{IN}}{V_{REF}}$$

$$4.75V \leq V_{CC} = V_{REF} \leq 5.25V$$

FIGURE 11. Ground Referenced Conversion System with Reference Generating V_{CC} Supply

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information (Continued)





FIGURE 12. Typical Reference and Supply Circuit



00567227

$R_A = R_B$
*Ratiometric transducers

FIGURE 13. Symmetrically Centered Reference

3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and N+1 is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} \left\{ (V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

Where: V_{IN} = Voltage at comparator input
 $V_{REF(+)}$ = Voltage at Ref(+)
 $V_{REF(-)}$ = Voltage at Ref(-)
 V_{TUE} = Total unadjusted error voltage (typically $V_{REF(+)} \div 512$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information (Continued)

4.0 ANALOG COMPARATOR INPUTS


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application




*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor

TABLE 2. Microprocessor Interface Table


PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	$\overline{VMA} \cdot \phi_2 \cdot \overline{R/W}$	$\overline{VMA} \cdot \phi_2 \cdot \overline{R/W}$	\overline{IRQA} or \overline{IRQB} (Thru PIA)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters)
unless otherwise noted




Molded Dual-In-Line Package (N)
Order Number ADC0808CCN or ADC0809CCN
NS Package Number N28B



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) unless otherwise noted (Continued)



Molded Chip Carrier (V)
 Order Number ADC0808CCV or ADC0809CCV
 NS Package Number V28A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 <p>National Semiconductor Corporation Americas Email: support@nsc.com</p>	<p>National Semiconductor Europe Fax: +49 (0) 180-530 85 86 Email: europe.support@nsc.com Deutsch Tel: +49 (0) 69 9508 6208 English Tel: +44 (0) 870 24 0 2171 Français Tel: +33 (0) 1 41 91 8790</p>	<p>National Semiconductor Asia Pacific Customer Response Group Tel: 65-2544466 Fax: 65-2504466 Email: ap.support@nsc.com</p>	<p>National Semiconductor Japan Ltd. Tel: 81-3-5639-7560 Fax: 81-3-5639-7507</p>
--	---	--	---

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้