

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ดิจิทัลแอมพลิไฟเออร์

Digital Amplifier

โดย

นายกฤตย์ อ้อเผ่าพันธ์

นายจักรพันธ์ ศรียาภัย

นายธนวัฒน์ อติชาติ



ปฏิญญาฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์


สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้แก้ไขหรือเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆก็ตาม หากมีการเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งเพื่อสิทธิประโยชน์

เลขหมู่.....
เลขทะเบียน 55800.....
วัน,เดือน,ปี 25 พ.ค. 2548.....



ดิจิทัลแอมพลิไฟเออร์

Digital Amplifier

โดย

นายกฤษฎ์ ฮ้อเผ่าพันธ์ เลขประจำตัว 43010012

นายจักรพันธ์ ศรียาภัย เลขประจำตัว 43010056

นายธนวัฒน์ อติชาติ เลขประจำตัว 43010162



อาจารย์ที่ปรึกษา

รศ.ดร. มนต์ สังวรศิลป์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาบัตร ปีการศึกษา 2546
ภาควิชา อิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง คณิตศาสตร์คอมพิวเตอร์

ผู้จัดทำ

1. นายกฤษณ์ ชื้อเผ่าพันธ์
2. นายจักรพันธ์ ศรีขันธ์
3. นายธนวัฒน์ อติชาติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิทัลแอมพลิไฟเออร์

นายกฤตย์ สื้อเผ่าพันธ์ เลขประจำตัว 43010012

นายจักรพันธ์ ศรียาภัย เลขประจำตัว 43010056

นายธนวัฒน์ อติชาติ เลขประจำตัว 43010162

รศ.ดร.มนัส ตั้งวรศิลป์ อาจารย์ที่ปรึกษา

ปีการศึกษา 22546

บทคัดย่อ

ปัจจุบันอডিโอแอมพลิไฟเออร์ที่ใช้กันทั่วไปส่วนใหญ่จะมีการจัดวงจรขยายแบบดั้งเดิม คือ คลาส เอ และคลาส บี ซึ่งมีประสิทธิภาพที่ต่ำและมีขนาดใหญ่ ด้วยเหตุนี้จึงเกิดแนวความคิดที่จะสร้างเครื่องขยายเสียงที่มีการจัดวงจรแบบคลาส ดี เนื่องจากมีข้อดีมากกว่า คลาสอื่นๆ คือ คลาส เอ คลาส บี และ คลาส เอบี หลายประการ โดยเฉพาะการทำงานของคลาส ดี ที่ประสิทธิภาพสูงและมีขนาดเล็ก

ซึ่งในปฏิญานิพนธ์นี้ได้จัดวงจรให้มีการทำงานในลักษณะดิจิทัลแอมพลิไฟเออร์ โดยใช้ เอลต้า – ซิกม่า มอดดูเลชัน แทนการมอดดูเลชันทางความกว้างพัลส์แบบทั่วไป และนำสัญญาณไปควบคุมไอซีเบอร์ HIP 4080 ซึ่งทำหน้าที่ขับมอสเฟต

อย่างไรก็ดี โครงการนี้ได้มุ่งเน้นการเรียนรู้ทฤษฎีของแอมพลิไฟเออร์คลาส ดี และ เอลต้า – ซิกม่า มอดดูเลชัน เป็นหลัก เพื่อเป็นแนวทางในการศึกษาพัฒนาการสร้าง Amplifier ที่มี power และคุณภาพเสียงที่ดีกว่า

DIGITAL AMPLIFIER

Mr. Kris	Horpaopan	43010012
Mr. Jakaphan	Sriyaphai	43010056
Mr. Thanawat	Atichat	43010162

Assoc.Prof. Manas Sangwarasil Advisor
Academic year 2003

Abstract

Today, many kind of audio amplifier are used in common way have created in an old amplifier such as Class A and Class B. They have low power efficiency and big size. This cause got idea to invent audio amplifier Class D that has more advantage than the other amplifier such as Class A, Class B and Class AB especially Amplifier class D has a good power efficiency and small size

This thesis proposes Amplifier Class D work in digital amplifier type that use Delta – Sigma Modulation instead of typically Pulse Width Modulation. Then the signal is used to control HIP 4080 IC for drive MOSFET

By the way , most of the goals of this project avail on learning theory of Amplifier class D and Delta – Sigma Modulation for can be ran after easily and be guideline for Amplifier that has more good power efficiency and high quality sound.

กิตติกรรมประกาศ

การทำโครงการเรื่องดิจิทัลแอมพลิไฟเออร์ได้รับการสนับสนุนและช่วยเหลือคำให้คำแนะนำจาก อาจารย์ภาคอิเล็กทรอนิกส์ และได้รับความอนุเคราะห์ในด้านอุปกรณ์และเครื่องมือต่างๆจากภาคอิเล็กทรอนิกส์ โดยเฉพาะอย่างยิ่ง รศ.ดร. มนัส สังวรศิลป์ ซึ่งทางคณะผู้จัดทำรู้สึกซาบซึ้งในความกรุณาของท่านอย่างที่สุดและขอกราบขอบพระคุณเป็นอย่างสูง

สุดท้ายนี้ขอกราบขอบพระคุณบุพการีและญาติมิตร พี่ๆ น้องๆ เพื่อนๆ ที่ได้ให้การสนับสนุนอำนวยความสะดวกและเป็นกำลังใจให้คณะผู้จัดทำเสมอมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญรูป	จ
สารบัญตาราง	ช
บทที่ 1 บทนำ	1-1
1.1 รายละเอียดโดยย่อของโครงการ	1-1
1.2 แนวความคิดและที่มาของโครงการ	1-1
1.3 วัตถุประสงค์ของโครงการ	1-2
1.4 ขอบเขตงานที่ทำและผลที่คาดว่าจะได้รับ	1-2
บทที่ 2 ไตอะแกรมและหน้าที่การทำงาน	2-1
2.1 ไตอะแกรมแสดงการทำงานของคิวิตอลเอมปลิไฟเออร์	2-1
2.2 ภาคปรีแอมป์	2-1
2.3 ภาคเปรียบเทียบ	2-2
2.4 ภาคสุ่มความถี่	2-2
2.5 ภาคควบคุมการจ่ายกระแส	2-2
บทที่ 3 ทฤษฎีเครื่องขยายเสียง	3-1
3.1 ทรานซิสเตอร์	3-1
3.1.1 การจ่ายไบอัสให้กับวงจรทรานซิสเตอร์	3-2
3.1.1.1 ไบอัสคงที่	3-2
3.1.1.2 ไบอัสช่วย	3-3
3.1.1.3 ไบอัสกระแสป้อนกลับ	3-4
3.1.1.4 ไบอัสผสม	3-4

สารบัญ (ต่อ)

	หน้า
3.2 รูปแบบวงจรทรานซิสเตอร์	3-6
3.2.1 วงจรขยายคอมมอนอิมิตอร์	3-6
3.2.2 วงจรขยายคอมมอนคอลเลคเตอร์	3-8
3.2.3 วงจรขยายคอมมอนเบส	3-9
3.3 คลาสต่างๆของวงจขยายเสียง	3-11
3.3.1 กราฟและเส้นโหนดของวงจขยาย	3-11
3.3.2 วงจขยายคลาส-เอ	3-14
3.3.3 วงจขยายคลาส-บี	3-16
3.3.4 วงจขยายคลาส-บีบี	3-19
3.3.5 วงจขยายคลาส-ซี	3-22
3.3.6 วงจขยายคลาส-ดี	3-24
3.4 วงจรกำเนิดความถี่	3-26
3.4.1 หลักการวิเคราะห์การทำงานของ oscillator	3-27
3.4.2 Wien Bridge Oscillator	3-28
3.4.3 รูปแบบทั่วไปของ LC Oscillator	3-31
3.4.4 Colpits Oscillator	3-33
3.4.5 Clapp Oscillator	3-35
3.5 รูปแบบการ Modulation	3-36
3.5.1 การสร้างสัญญาณ PWM	3-36
3.5.2 ชนิดของ PWM	3-38
3.5.3 การ Saturated ของสัญญาณ PWM	3-39
3.6 Delta-Sigma Modulation	3-39
3.7 ภาคขยายกำลังของเครื่องขยายเสียง	3-44
3.7.1 ภาคไดรเวอร์	3-44
3.7.1.1 การควบคุม propagation delay	3-44
3.7.1.2 วงจรไบอัสแบบบูสเสตีป	3-45
3.7.2 ภาคเพาเวอร์	3-48

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
3.7.2.1 วงจรขยายแบบพหุ-พูล	3-49
3.7.2.2 วงจรขยายเสียงแบบคอมพิเมนทารี	3-50
3.7.3 ชนิดของเครื่องขยายคอมพิเมนทารี	3-53
3.7.3.1 เครื่องขยายคอมพิเมนทารีแบบ OTL	3-54
3.7.3.2 เครื่องขยายคอมพิเมนทารีแบบ OCL	3-57
3.7.4 วงจรไบอัสออต โนมัติ	3-60
3.7.4.1 วงจรไบอัสออต โนมัติแบบใช้เทอร์มิสเตอร์	3-60
3.7.4.2 วงจรไบอัสออต โนมัติแบบใช้ไดโอดตัวเดียว	3-61
3.7.4.3 วงจรไบอัสออต โนมัติแบบใช้ไดโอดสองตัวหรือมากกว่า	3-63
3.7.4.4 วงจรไบอัสออต โนมัติแบบใช้ทรานซิสเตอร์	3-64
3.7.5 วงจรคาร์ลิ่งตัน	3-65
3.7.6 ชนิดของวงจรขยายคอมพิเมนทารีพหุ-พูลแบบคาร์ลิ่งตัน	3-67
3.7.6.1 คอมพิเมนทารีแบบสมมาตร	3-67
3.7.6.2 วงจรกึ่งคอมพิเมนทารี	3-68
3.8 วงจรกรองความถี่ต่ำผ่าน	3-69
3.9 ชนิดและโครงสร้างของเฟท	3-70
3.9.1 จังก์ชันเฟท	3-70
3.9.2 มอสเฟท	3-71
3.9.3 คุณสมบัติและการทำงานของมอสเฟทแบบเอ็นฮานซ์เมนต์	3-72
บทที่ 4 การออกแบบวงจร	4-1
บทที่ 5 ผลการทดลอง	5-1
บทที่ 6 สรุปผลการทดลอง	6-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

ภาคผนวก ก. การวางอุปกรณ์และลายพิมพ์วงจร

ภาคผนวก ข. Data sheet

หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่	ชื่อรูป	หน้า
2.1	Block diagram พื้นฐานของเครื่องขยายเสียงดิจิทัลแอมพลิไฟเออร์ที่ใช้ เอลต้า – ซิกม่ามอดคูลเจอร์	2-1
2.2	วงจรเบื้องต้นส่วนเปรียบเทียบ	2-1
2.3	วงจรเบื้องต้นภาคผู้มความถี่	2-2
2.4	วงจรเบื้องต้นภาค Charge Control	2-3
3.1	สัญลักษณ์และ โครงสร้างของทรานซิสเตอร์ชนิด PNP และ NPN	3-1
3.2	วงจรไบอัสคงที่	3-2
3.3	วงจรไบอัสช่วย	3-3
3.4	วงจรกระแสไบอัสป้อนกลับ	3-4
3.5	วงจรไบอัสผสม	3-5
3.6	วงจรคอมมอนอิมิตอร์ที่ใช้ทรานซิสเตอร์ NPN	3-7
3.7	วงจรขยายสัญญาณแบบพื้นฐานชนิดคอมมอนอิมิตอร์	3-7
3.8	วงจรคอลเลคเตอร์ร่วม ใช้ทรานซิสเตอร์ชนิด NPN	3-8
3.9	วงจรขยายสัญญาณพื้นฐานชนิดคอมมอนคอลเลคเตอร์	3-8
3.10	วงจรคอมมอนเบส ใช้ทรานซิสเตอร์ชนิด NPN	3-10
3.11	วงจรขยายสัญญาณแบบพื้นฐานชนิดคอมมอนเบส	3-10
3.12	แสดงวงจรขยายแบบคอมมอนอิมิตอร์พร้อมคุณสมบัติของวงจร	3-12
3.13	วงจรคอมมอนอิมิตอร์ เฉพาะส่วนเอาต์พุต	3-12
3.14	แสดงสัญญาณ ไฟสลับของกระแส I_C , I_B และแรงดัน V_{CE} ที่เปลี่ยนแปลงตามสัญญาณอินพุต	3-14
3.15	แสดงจุดทำงานของวงจรขยายคลาส-เอ	3-15
3.16	วงจรขยายสัญญาณแบบคลาส-เอ	3-16
3.17	แสดงจุดการทำงานของวงจรขยายคลาส-บี	3-16
3.18	วงจรขยายพิก-พูลแบบคลาส-บี	3-17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่	ชื่อรูป	หน้า
3.19	สัญญาณที่ถูกขยายของวงจรพหุ-พูล จัดไบอัสแบบคลาส-บี จะเกิดความผิดเพี้ยนระหว่างรอยต่อ	3-18
3.20	แสดงจุดการทำงานของวงจรขยายคลาส-เอบี	3-19
3.21	วงจรขยายพหุ-พูลแบบคลาส-เอบี	3-20
3.22	สัญญาณที่ถูกขยายของวงจรพหุ-พูล จัดไบอัสแบบคลาส-เอบี	3-21
3.23	วงจรขยายแบบคอมพลิเมนทารี	3-22
3.24	แสดงจุดทำงานของวงจรขยายคลาส-ซี	3-23
3.25	วงจรขยายคลาส-ซี	3-24
3.26	Block diagram ของระบบ Positive Feedback	3-27
3.27	วงจร Wien Bridge Oscillator อย่างง่าย	3-28
3.28	วงจร Wien Bridge Oscillator แบบ negative feedback	3-29
3.29	วงจร Wien Bridge Oscillator แบบ negative feedback กรณี Ideal Amplifier	3-30
3.30	รูปแบบทั่วไปของ LC Oscillator	3-31
3.31	วงจรสมมูลทรานซิสเตอร์ กรณีพิจารณาแบบ DC bias	3-31
3.32	Colpits Oscillator	3-33
3.33	วงจร colpits oscillator และ model	3-33
3.34	วงจร colpits oscillator และ model	3-34
3.35	วงจร Clapp Oscillator	3-35
3.36	วงจร Clapp oscillator และ model	3-35
3.37	แสดงการ Modulate ของ PWM แบบที่ 1	3-37
3.38	แสดงการ Modulate ของ PWM แบบที่ 2	3-38
3.39	แสดงการ Modulate ของ PWM แบบที่ 3	3-38
3.40	การ saturate ของสัญญาณ	3-39
3.41	เคลด้า – ซิกม้ามอดคูเลชั่น	3-40
3.42	เคลด้า – ซิกม้ามอดคูเลเตอร์	3-41



สารบัญรูป (ต่อ)

รูปที่	ชื่อรูป	หน้า
3.43	สเปกตรัมของเคลตต้า – ซิกม่ามอดคูเลชัน	3-41
3.44	block diagramของเคลตต้า – ซิกม่ามอดคูเลชัน	3-42
3.45	วงจรเบื้องต้นของเคลตต้า – ซิกม่ามอดคูเลชัน	3-43
	ในส่วนของการแปลงจากสัญญาณเสียงเป็นดิจิทัล	
3.46	วงจรที่ใช้แปลงกลับจากข้อมูลดิจิทัลเป็นสัญญาณเสียง	3-43
3.47	กราฟแสดงความสัมพันธ์ระหว่าง dead-time และ ความต้านทาน	3-45
3.49	แสดงเส้นทางการประจุของบัสสเต็ป	3-47
3.50	ภาคไดโอดและภาคเพาเวอร์แอมป์ของวงจรขยาย พุช-พูล	3-49
3.51	วงจรขยายคอมพลีเมนทารีแบบพื้นฐาน คลาส B	3-51
3.52	วงจรขยายคอมพลีเมนทารีแบบคลาส AB	3-52
3.53	วงจรขยายคอมพลีเมนทารีแบบ OTL	3-54
3.54	วงจรใช้งานของวงจรขยายคอมพลีเมนทารี OTL	3-55
3.55	การปรับแต่ง VR ₂ ในวงจรขยายทำงานสมดุลกัน	3-56
3.56	วงจรขยายคอมพลีเมนทารีแบบ OCL	3-58
3.57	การต่อดีซีโวลท์มิเตอร์เพื่อตรวจสอบสภาพการทำงานของวงจร	3-59
3.58	วงจรไบอัสออต โนมัลติแบบเทอร์มิสเตอร์	3-61
3.59	วงจรไบอัสออต โนมัลติแบบใช้ไดโอดตัวเดียว	3-62
3.60	วงจรไบอัสออต โนมัลติแบบใช้ไดโอดสองตัว	3-63
3.61	วงจรไบอัสออต โนมัลติแบบใช้ทรานซิสเตอร์	3-64
3.62	วงจรคาร์ลิงตันแบบต่างๆ	3-65
3.63	การต่อวงจรภาคไดโอดและภาคเพาเวอร์แอมป์	3-66
3.64	วงจรคอมพลีเมนทารีแบบสมมาตร	3-67
3.65	วงจรกึ่งคอมพลีเมนทารี	3-68
3.66	วงจรของ 2 nd order Butterworth	3-69
3.67	(ก) ภาคตัดขวางของ NFET แบบพลาเนอร์ ชนิดเกตเดี่ยว	3-71
	และ (ข) สัญลักษณ์ของ NJFET และ PJFET	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่	ชื่อรูป	หน้า
3.68	ลักษณะ โครงสร้าง โดยทั่วไปของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนลเมื่อไม่มีแรงดัน ไบอัสที่เกต แต่แรงดันเดรนมีค่าเป็นบวก	3-73
3.69	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $0 < V_G < V_T$ และ $V_D > 0$	3-74
3.70	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $V_G > V_T$ และ V_D มีค่าน้อย	3-75
3.71	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $V_G > V_T$ และ $(V_G - V_D) > V_T$	3-77
3.72	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $V_G > V_T$ และ $V_D = V_{D(Sat)}$	3-78
3.73	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $V_G > V_T$ และ $V_D > V_{D(Sat)}$	3-79
3.74	การทำงานของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิดเอ็นแซนแนล กรณีที่ $V_G > V_T$ และ $V_D \gg V_{D(Sat)}$	3-80
4.1	แสดงการจ่ายกำลังงานของ power amp Class D	4-1
4.2	Block Diagram วงจรทดสอบแนวความคิด การขยายกำลังแบบ Delta-Sigma 1 bit	4-2
4.3	แสดงการจ่ายกำลังงานแบบ Delta-Sigma Modulation	4-2
4.4	กราฟแสดงกำลังงานของควมถี่ข้อมูลและความถี่สุ่ม	4-3
4.5	เปรียบเทียบ duty cycle การจ่ายกำลังงานระหว่าง Delta-Sigma Modulation และ Class D Modulation	4-3
4.6	แสดงการจ่ายกำลังงานแก่โหลด โดยใช้ Delta-Sigma Control	4-4
4.7	timing diagram แสดงการทำงานช่วงภาคเปรียบเทียบและ Charge Control	4-7
5.1	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 1 KHz	5-2
5.2	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 200 mV ความถี่ 20 Hz	5-3
5.3	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 200 mV ความถี่ 1 KHz	5-4
5.4	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 200 mV ความถี่ 20 KHz	5-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป (ต่อ)

รูปที่	ชื่อรูป	หน้า
5.5	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 200 mV ความถี่ 25 KHz	5-5
5.6	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 20 Hz	5-6
5.7	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 1 KHz	5-7
5.8	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 20 KHz	5-7
5.9	แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 25 KHz	5-8
5.10	กราฟการตอบสนองความถี่	5-8
5.11	กราฟการตอบสนองความถี่ที่ 1 kHz ใน FFT Mode	5-10



สารบัญตาราง


ตารางที่	ชื่อตาราง	หน้า
5.1	แสดงความถี่เอาต์พุตที่ค่าต่างๆที่อินพุต 200 mV	5-3
5.2	แสดงความถี่เอาต์พุตที่ค่าต่างๆที่อินพุต 500 mV	5-6
5.3	แสดงค่าประสิทธิภาพ ที่ $R_L = 4 \Omega$ ความถี่สุ่ม 900 MHz	5-9



บทที่ 2

ไต่อะแกรมและหน้าที่การทำงาน


2.1 ไต่อะแกรมแสดงการทำงานของเครื่องขยายเสียงดิจิตอลแอมพลิไฟเออร์



รูปที่ 2.1 block diagram พื้นฐานของเครื่องขยายเสียงดิจิตอลแอมพลิไฟเออร์
ที่ใช้ เคสดำ – ซิกมามอดดูเลชั่น


2.2 ภาคปริแอมป์ (Pre-Amplifier)

เป็นวงจรที่ใช้ขยายสัญญาณที่ได้จากอุปกรณ์ทรานสดิวเซอร์ (Transducer) คืออุปกรณ์ที่เปลี่ยนพลังงานจากรูปหนึ่งไปเป็นสัญญาณอีกรูปหนึ่ง เช่น ไมโครโฟน หัวเทป หัวเข็มของเครื่องเล่นแผ่นเสียง เป็นต้น สัญญาณที่ได้จากอุปกรณ์ทรานสดิวเซอร์ จะเป็นสัญญาณที่มีขนาดเล็กมากและมีการตอบสนองความถี่ไม่ดี (ไม่ราบเรียบ) ซึ่งเป็นผลอันเนื่องมาจากข้อจำกัดต่างๆ ในการเล่น ดังนั้น หน้าที่หลักของภาคปริแอมป์ คือ ทำการขยายสัญญาณให้มีขนาดใหญ่ขึ้น และทำการอิกควอไลซ์ (ชดเชยสัญญาณ)



รูปที่ 2.2 วงจรเบื้องต้นส่วนเปรียบเทียบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 วงจรเบื้องต้นส่วนเปรียบเทียบ

2.1.2 ภาคเปรียบเทียบ (Comparator)

เป็นภาคที่ต่อระหว่างปริแอมป์ซึ่งเป็นภาคแรกๆ กับภาคเพาเวอร์เอ๊าท์พุท ภาคนี้จะรับสัญญาณจากปริแอมป์และทำการเปรียบเทียบค่าสัญญาณเอ๊าท์พุทที่ถูกป้อนกลับมา เพื่อควบคุมการจ่ายค่าโวลต์เตจให้แก่โหลดเพิ่มขึ้นหรือลดลงแสดงดังรูปที่ 2.2

2.1.3 ภาคสุ่มความถี่ (Sample and Hold)

เป็นการใช้ D Flip Flop ในการทำหน้าที่เก็บค่าสัญญาณที่ได้จากคอมพาราเตอร์และทำการค้างค่าสัญญาณ (hold) จนกว่าจะมีสัญญาณนาฬิกาทำให้เกิดการรับค่าใหม่เข้ามาแสดงดังรูปที่ 2.3



รูปที่ 2.3 วงจรเบื้องต้นภาคสุ่มความถี่


2.1.4 ภาคควบคุมการจ่ายกระแส (Charge Control)

เป็นภาคที่ทำหน้าที่ควบคุมการจ่ายกระแสให้แก่โหลดไม่ให้มีค่ามากกว่าสัญญาณที่ได้จากคอมพาราเตอร์ โดยอาศัยตารางความจริงของ XOR ดังแสดงในตารางที่ 2.1 เพื่อให้ได้สัญญาณ High Side Enable ที่มีค่าลอจิก 1 เมื่อสัญญาณจากคอมพาราเตอร์หรือสัญญาณ Q จาก D Flip Flop มีค่าลอจิก 1 และให้ค่าลอจิก 0 เมื่อสัญญาณจากคอมพาราเตอร์หรือสัญญาณ Q จาก D Flip Flop มีค่าลอจิก 0 หรือมีค่าลอจิก 1 ทั้งคู่

บทที่ 2

ไดอะแกรมและหน้าที่การทำงาน

2.1 ไดอะแกรมแสดงการทำงานของเครื่องขยายเสียงคลาส ดี



รูปที่ 2.1 block diagram พื้นฐานของเครื่องขยายเสียงคลาส ดี
ที่ใช้ เทคโนโลยี ชิพมอดูเลชัน


2.1.1 ภาคปริแอมป์ (Pre-Amplifier)

เป็นวงจรที่ใช้ขยายสัญญาณที่ได้จากอุปกรณ์ทรานสดิวเซอร์ (Transducer) คืออุปกรณ์ที่เปลี่ยนพลังงานจากรูปหนึ่งไปเป็นสัญญาณอีกรูปหนึ่ง เช่น ไมโครโฟน หัวเทป หัวเข็มของเครื่องเล่นแผ่นเสียง เป็นต้น สัญญาณที่ได้จากอุปกรณ์ทรานสดิวเซอร์ จะเป็นสัญญาณที่มีขนาดเล็กมากและมีการตอบสนองความถี่ไม่ดี (ไม่ราบเรียบ) ซึ่งเป็นผลอันเนื่องมาจากข้อจำกัดต่างๆในการเล่น ดังนั้น หน้าที่หลักของภาคปริแอมป์ คือ ทำการขยายสัญญาณให้มีขนาดใหญ่ขึ้น และทำการอิกควอไลซ์ (ชดเชยสัญญาณ)

2.1.2 ภาคเปรียบเทียบ (Comparator)

เป็นภาคที่ต่อระหว่างปริแอมป์ซึ่งเป็นภาคแรกๆ กับภาคเพาเวอร์เอ๊าท์พุท ภาคนี้จะรับสัญญาณจากปริแอมป์และทำการเปรียบเทียบค่าสัญญาณเอ๊าท์พุทที่ถูกป้อนกลับมา เพื่อควบคุมการจ่ายค่าโวลต์เตจให้แก่โหลดเพิ่มขึ้นหรือลดลงแสดงดังรูปที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 วงจรเบื้องต้นส่วนเปรียบเทียบ

2.1.2 ภาคเปรียบเทียบ (Comparator)

เป็นภาคที่ต่อระหว่างปริแอมป์ซึ่งเป็นภาคแรกๆ กับภาคเพาเวอร์โอเพนคอล์ป ภาคนี้จะรับสัญญาณจากปริแอมป์และทำการเปรียบเทียบค่าสัญญาณโอเพนคอล์ปที่ถูกป้อนกลับมา เพื่อควบคุมการจ่ายค่าโวลต์เตจให้แก่โหลดเพิ่มขึ้นหรือลดลงแสดงดังรูปที่ 2.2

2.1.3 ภาคลุ่มความถี่ (Sample and Hold)

เป็นการใช้ D Flip Flop ในการทำหน้าที่เก็บค่าสัญญาณที่ได้จากคอมพารเตอร์และทำการค้างค่าสัญญาณ (hold) จนกว่าจะมีสัญญาณนาฬิกาทำการกระตุ้นให้เกิดการรับค่าใหม่เข้ามาแสดงดังรูปที่ 2.3



รูปที่ 2.3 วงจรเบื้องต้นภาคลุ่มความถี่


2.1.4 ภาคควบคุมการจ่ายกระแส (Charge Control)

เป็นภาคที่ทำหน้าที่ควบคุมการจ่ายกระแสให้แก่โหลดไม่ให้มีค่ามากเกินไปกว่าสัญญาณที่ได้จากคอมพารเตอร์ โดยอาศัยตารางความจริงของ XOR ดังแสดงในตารางที่ 2.1 เพื่อให้ได้สัญญาณ High Side Enable ที่มีค่าลอจิก 1 เมื่อสัญญาณจากคอมพารเตอร์หรือสัญญาณ Q จาก D Flip Flop มีค่าลอจิก 1 และให้ค่าลอจิก 0 เมื่อสัญญาณจากคอมพารเตอร์หรือสัญญาณ Q จาก D Flip Flop มีค่าลอจิก 0 หรือมีค่าลอจิก 1 ทั้งคู่

COM	Q	HEN
0	1	1
0	0	0
1	0	1
1	1	0

ตารางที่ 2.1 ตารางค่าความจริง XOR

ในขั้นแรกนั้นเมื่อมีสัญญาณนาฬิกาขาเข้าเข้ามา HEN จะมีค่าลอจิก 1 เนื่องจากขา D มีค่าลอจิก 1 เข้ามาตลอดเวลา หลังจากนั้นจะเป็นการเปรียบเทียบค่ากับสัญญาณที่ได้จากคอมพาราเตอร์ กับ Q เพื่อทำการตรวจสอบว่าค่าเอาพุที่มีระดับพลังงานเอาท์พุทที่ต้องการแล้วหรือไม่ เมื่อค่า HEN เปลี่ยนค่าจากลอจิก 1 เป็น 0 แล้ว สถานะของ HEN จะเป็นลอจิก 0 คงที่จนกว่าจะมีสัญญาณนาฬิกาตัวใหม่เข้ามา แสดงดังรูปที่ 2.4



รูปที่ 2.4 วงจรเบื้องต้นภาค Charge Control

บทที่ 3

ทฤษฎีเครื่องเสียง

3.1 ทรานซิสเตอร์ (Transistor)

ทรานซิสเตอร์เป็นอุปกรณ์อิเล็กทรอนิกส์ซึ่งมีรอยต่อของสารกึ่งตัวนำชนิด P และชนิด N จึงเรียกอีกอย่างหนึ่งว่า ทรานซิสเตอร์รอยต่อไบโพลาร์ (Bipolar Junction Transistor)

การแบ่งทรานซิสเตอร์สามารถแบ่งตามโครงสร้างของทรานซิสเตอร์หรือจากเนื้อสารที่ใช้ทำตัวนำทรานซิสเตอร์ ถ้ามีการแพร่อะตอมสารเจือชนิด N จะเรียกว่าสารกึ่งตัวนำชนิด N-type และในทางกลับกันถ้ามีการแพร่อะตอมสารเจือชนิด P จะเรียกว่าสารกึ่งตัวนำชนิด P-type ซึ่งชนิดของทรานซิสเตอร์มี 2 ชนิดคือ PNP และ NPN ซึ่งมี 3 ขาคือ ขาเบส (B), ขาอิมิตเตอร์ (E) และขาคอลเลกเตอร์ (C)



รูปที่ 3.1 สัญลักษณ์และโครงสร้างของทรานซิสเตอร์ชนิด PNP และ NPN

การที่จะบอกว่าทรานซิสเตอร์ตัวใดเป็น PNP และ NPN นั้น โดยทั่วไปบริษัทผู้ผลิตจะบอกมาโดยหนังสือคู่มือหรือข้อมูลของบริษัทผู้ผลิต หรือกำหนดเบอร์ของทรานซิสเตอร์เป็นกลุ่มของตัวเลขของตัวอักษรเหล่านี้คือ 2SA, 2SB, 2BC, 2SD สัญลักษณ์ที่เป็นตัวอักษรคือ 2SA, 2SB, 2BC, 2SD นั้นจะเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตัวออกชนิดของทรานซิสเตอร์ เช่น 2SC และ 2SD เป็นทรานซิสเตอร์ชนิด NPN, 2SA และ 2SB เป็นทรานซิสเตอร์ชนิด PNP เป็นต้น อย่างไรก็ตามจะยึดถือเป็นมาตรฐานไม่ได้

3.1.1 การจ่ายไบอัสให้กับวงจรทรานซิสเตอร์

การจัดวงจรขยายของทรานซิสเตอร์แบบพื้นฐานของทรานซิสเตอร์ ซึ่งถ้าจะนำทรานซิสเตอร์ไปใช้งานจริงๆนั้น จะต้องคำนึงถึงการจ่ายไปอัสที่ถูกต้องให้กับตัวทรานซิสเตอร์ด้วย เพราะทรานซิสเตอร์จะมีการทำงานเปลี่ยนแปลงตามอุณหภูมิในตัวทรานซิสเตอร์ ถ้าการจ่ายไบอัสให้กับตัวทรานซิสเตอร์ ไม่ถูกต้องหรือไม่เหมาะสมแล้ว โอกาสที่ทรานซิสเตอร์เสื่อมหรือเสียจะเกิดขึ้นได้ตลอดเวลา ทรานซิสเตอร์จะทำงานได้ หรือมีกระแสคอลเลกเตอร์ (I_C) ไหลได้ จะต้องมีการเบส (I_B) ไหลก่อน กระแสเบส (I_B) จะไหลได้ก็ต่อจกจ่ายศักย์ไบอัสตรงให้กับขา B เทียบกับขา E หรือต้องมีแรงดัน V_{BE} ที่เป็นไบอัสตรงให้ขา B เทียบกับขา E เสียก่อนจึงจะมีกระแส I_B ไหลและทำให้กระแส I_C เกิดการทำงานในตัวทรานซิสเตอร์ วิธีการจ่ายไบอัสตรงให้ขา B ของทรานซิสเตอร์ทำได้ 4 วิธีคือ

3.1.1.1 ไบอัสคงที่ (Fixed Bias)

ไบอัสคงที่คือ การจ่ายไบอัสให้ขาเบสของทรานซิสเตอร์คงที่ตลอดเวลา โดยไม่มีการเปลี่ยนแปลงเลย ทำได้โดยใช้ความต้านทานคงที่ค่าหนึ่งรับแรงดันจากแหล่งจ่ายมาป้อนเข้าที่ขาเบสของทรานซิสเตอร์



รูปที่ 3.2 วงจรไบอัสคงที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


อธิบายการทำงานได้ดังนี้ ความต้านทาน R_B เป็นความต้านทานกำหนดกระแส I_B ไหล โดยมีแรงดัน V_{BE} จ่ายไบอัสตรงให้ขา B เทียบกับขา E เมื่อ I_B ไหลจะทำให้ I_C ไหลด้วย ทรานซิสเตอร์เมื่อนำกระแสจะเกิดความร้อน ทำให้ความต้านทานระหว่างรอยต่อขา C และขา E ลดลง กระแส I_C จะไหลมากขึ้น ซึ่งถ้ายังคงจ่าย V_{BE} เท่าเดิม กระแส I_B จะไหลมากขึ้น นั่นหมายถึงไบอัสที่จ่ายให้ขาเบสของทรานซิสเตอร์มากเกินไป R_B ถูกกำหนดไบอัสให้ขา B คงที่ปรับเปลี่ยนไม่ได้ ทำให้ไบอัสถูกจ่ายให้ขาเบสของทรานซิสเตอร์มากขึ้นตลอดเวลากระแส I_C ก็จะมีไหลมากขึ้นตลอดเวลา ทรานซิสเตอร์จะร้อนมากขึ้นทุกขณะจนเสียหาย

ข้อดีของวงจรไบอัสแบบนี้คือ ใช้อุปกรณ์น้อย

ข้อเสียของวงจรไบอัสแบบนี้คือ ไม่คงที่ต่ออุณหภูมิ ไม่สามารถนำไปใช้งานแบบต่อเนื่องได้

3.1.1.2 ไบอัสช่วย (Self Bias)

ไบอัสแบบช่วยคือ การจ่ายไบอัสให้ขา B ของทรานซิสเตอร์แบบปรับค่าได้ โดยใช้ความต้านทานค่าคงที่ค่าหนึ่ง ขาหนึ่งต่อรับแรงดันจากขา C ของทรานซิสเตอร์ อีกขาหนึ่งของความต้านทานต่อเข้าขา B ของทรานซิสเตอร์



รูปที่ 3.3 วงจรไบอัสช่วย

อธิบายหลักการทำงานได้ดังนี้ R_B เป็นความต้านทานกำหนดกระแส I_B ไหล ขาบนของ R_B ต่อรับแรงดันจากขา C ขาล่างของ R_B ต่อเข้าขา B เกิดแรงดัน V_{BE} จ่ายเป็นแรงดันไบอัส เมื่อกระแส I_B ไหล ก็จะทำให้เกิดกระแส I_C ทรานซิสเตอร์จะเกิดความร้อน ค่าความต้านทานในตัวทรานซิสเตอร์ลดลง ทำให้กระแส I_C ไหลมากขึ้น เมื่อความต้านทานของทรานซิสเตอร์ลดลง V_C ก็จะมีแรงดันลดลงด้วย

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับนักเรียนเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แรงดันที่ถูกจ่ายมาให้ขา B ก็ลดลง แรงดัน V_{BE} จะลดลง ทำให้ I_B ไหลน้อยลง ทรานซิสเตอร์ก็จะทำงานลดลงเข้าสู่สภาวะปกติ

ข้อดีของวงจรไบอัสแบบนี้คือ มีความคงที่ต่ออุณหภูมิและสัญญาณที่ขยายออกเอาที่พุทมี ความผิดเพี้ยนต่ำ

ข้อเสียของวงจรไบอัสแบบนี้คือ มีอัตราขยายต่ำเพราะสัญญาณที่ส่งออกเอาที่พุทมีบางส่วน ถูกป้อนกลับมาทางอินพุท

3.1.1.3 ไบอัสกระแสป้อนกลับ (Current Feedback Bias)

ไบอัสกระแสป้อนกลับหรือไบอัสปรับให้คงที่ (Stability Bias) คือ การจ่ายแรงดันไบอัสที่ขา B ของทรานซิสเตอร์เป็นแบบไบอัสคงที่ โดยถูกจัดเป็นวงจรแบ่งแรงดัน การปรับให้คงที่โดยใส่ความต้านทานที่ขา E ที่เรียกว่าความต้านทานเสถียรไลซ์ (Stabilize Resistor) เป็นตัวช่วยปรับการจ่ายไบอัสให้ขา B เพื่อให้เหมาะสมกับความต้องการของทรานซิสเตอร์



ก. ทรานซิสเตอร์ชนิด NPN

ข. ทรานซิสเตอร์ชนิด PNP

รูปที่ 3.4 วงจรกระแสไบอัสป้อนกลับ

อธิบายหลักการทำงานได้ดังนี้ R_A , R_B ถูกจัดเป็นวงจรแบ่งแรงดัน (Voltage Divider) R_A เป็นตัวจำกัดกระแสที่ไหลผ่านไป R_B ว่ามากหรือน้อย R_B เป็นตัวจ่ายไบอัสตรงให้ขา B ได้แรงดันที่ขา B คือ V_B R_E เป็นความต้านทานเสถียรไลซ์ที่ช่วยปรับแรงดัน V_{BE} ที่จ่ายให้ทรานซิสเตอร์ C_E เป็นตัวจำกัดสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ที่ถูกส่งออกมาที่ขา E ทิ้งลงกราวด์เพื่อทำให้แรงดัน V_E ที่ขา E มีเฉพาะแรงดันไฟ DC เท่านั้น เมื่อจ่ายแรงดัน V_{BE} ให้วงจรถูกต้องทำให้เกิดกระแส I_B ไหล กระแส I_C ก็ไหลตามด้วย ทรานซิสเตอร์จะเกิดความร้อนขึ้น รอยต่อ CE ของทรานซิสเตอร์จะลดค่าความต้านทานลง กระแส I_C จะไหลมากขึ้น มีกระแสไหลผ่าน R_E มากขึ้นเกิดศักย์ตกคร่อม R_E มากขึ้น คือ V_E มีศักย์มากขึ้น ทรานซิสเตอร์ NPN ที่ V_E มีบวกมากขึ้น ทรานซิสเตอร์ PNP ที่ V_E มีศักย์ลบมากขึ้น ส่วนที่ขา B หรือแรงดัน V_B , V_E จะหักล้างกันเหลือเป็นแรงดัน V_{BE} ซึ่งแรงดัน V_{BE} จะลดลง ทำให้กระแส I_B ไหลลดลง ทรานซิสเตอร์ทำงานน้อยลง กระแส I_C ไหลน้อยลง ทรานซิสเตอร์ทำงานเข้าสู่สภาวะปกติ

ข้อดีของวงจรไบอัสแบบนี้คือ มีความคงที่ต่ออุณหภูมิดีมาก R_E ที่เพิ่มขึ้นมาทำให้กระแส I_C ไหลคงที่

ข้อเสียของวงจรไบอัสแบบนี้คือ สิ้นเปลืองค่าใช้จ่ายเนื่องจากใช้อุกรณ์ในการต่อวงจรมาก

3.1.1.4 ไบอัสผสม (Mixed Bias)

ไบอัสผสมคือ การจัดแรงดัน ไบอัสให้ขาเบสเป็นแบบผสม ระหว่าง ไบอัสช่วยกับไบอัสกระแสป้อนกลับ ทำให้การทำงานของทรานซิสเตอร์มีความคงที่ต่ออุณหภูมิมากที่สุด



ก. ทรานซิสเตอร์ชนิด NPN

ข. ทรานซิสเตอร์ชนิด PNP

รูปที่ 3.5 วงจรไบอัสผสม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลไกการทำงานของวงจรไบอัสแบบผสมได้ดังนี้ R_A , R_B เป็นวงจรแบ่งแรงดัน R_A เป็นตัวจำกัดกระแส R_B เป็นตัวจ่ายไบอัสให้ขา B คือ V_B ขาบน R_A รับแรงดันจากขา C R_E เป็นความต้านทานสเตบิลิซซ์ ปรับแรงดัน V_{BE} ให้พอเหมาะ เมื่อจ่าย V_{BE} ถูกต้องให้ขา B กระแส I_B ไหลทำให้กระแส I_C ไหลด้วย ทรานซิสเตอร์ทำงานเกิดความร้อน ทำให้ I_C ไหลมากขึ้น มีศักย์ตกคร่อม R_E มากขึ้น แรงดัน V_E มีศักย์มากขึ้น ทรานซิสเตอร์เมื่อนำกระแสมาขึ้นความต้านทานรอยต่อ CE ลดลง กระแส I_C จะลดลงด้วย ทำให้แรงดัน V_B ลดลงตาม จากที่แรงดัน V_B ลดลง แรงดัน V_E เพิ่มขึ้นนี้ ทำให้แรงดัน V_{BE} เปลี่ยนแปลงลดค่าลง ไบอัสที่จ่ายให้ขา B ลดลง กระแส I_B จะไหลลดลงควบคุมให้กระแส I_C ไหลลดลง ทรานซิสเตอร์ทำงานเข้าสู่ภาวะปกติ

ข้อดีของวงจรไบอัสแบบนี้คือ วงจรมีความคงที่ต่ออุณหภูมิที่ดีที่สุดและมีความผิดเพี้ยนน้อย

ข้อเสียของวงจรไบอัสแบบนี้คือ อัตราการขยายต่ำ เพราะมีการป้อนกลับสัญญาณเอาต์พุตมาเข้าอินพุต และใช้อุปกรณ์มากในการต่อวงจร ทำให้ค่าใช้จ่ายมากขึ้น


3.2 รูปแบบวงจรทรานซิสเตอร์

จัดเป็นวงจรพื้นฐานได้ 3 แบบคือ

1. วงจรขยายอิมิตเตอร์ร่วมหรือคอมมอนอิมิตเตอร์ (Common Emitter)
2. วงจรขยายคอลเลกเตอร์ร่วมหรือคอมมอนคอลเลกเตอร์ (Common Collector)
3. วงจรขยายเบสร่วมหรือคอมมอนเบส (Common Base)

3.2.1 วงจรขยายคอมมอนอิมิตเตอร์ (Common Emitter)

วงจรคอมมอนอิมิตเตอร์เป็นวงจรที่เอาขา E ของทรานซิสเตอร์เป็นขาร่วมระหว่างอินพุตกับเอาต์พุต ขา B เป็นขาอินพุตของวงจร ขา C เป็นขาเอาต์พุตของวงจร เมื่อป้อนสัญญาณเข้าที่ขา B กับขา E ทำให้เกิดแรงดัน E_i เปลี่ยนแปลง มีผลให้กระแส I_i เปลี่ยนแปลงด้วย สัญญาณจะถูกทรานซิสเตอร์ขยายส่งออกเอาต์พุตขา C กับ E ได้แรงดัน E_o เปลี่ยนแปลงและมีผลทำให้กระแส I_o เปลี่ยนแปลงตามไปด้วย อัตราการเปลี่ยนแปลงนี้คือ อัตราการขยายสัญญาณนั่นเอง



รูปที่ 3.6 วงจรคอมมอนอิมิเตอร์ที่ใช้ทรานซิสเตอร์ NPN



รูปที่ 3.7 วงจรขยายสัญญาณแบบพื้นฐานชนิดคอมมอนอิมิเตอร์

จากรูปที่ 3.7 เป็นวงจรขยายสัญญาณที่ใช้งานจริงชนิดคอมมอนอิมิเตอร์ ใช้แหล่งจ่าย V_{CC} ชุดเดียว สัญญาณอินพุตถูกป้อนเข้าขา B ของ Q_1 เทียบกับกราวด์ สัญญาณที่ถูกส่งออกที่ขา C ของ Q_1 เทียบกับกราวด์ R_1, R_2 ต่อวงจรเป็นวงจรแบ่งแรงดัน มี R_2 เป็นตัวจ่ายไบอัสให้ขา B ของ Q_1 R_1 เป็นตัวจำกัดกระแสที่ไหลผ่าน R_2 R_3 เป็นความต้านทานโหลดเพื่อจ่ายสัญญาณที่ถูกขยายมาจาก Q_1 ออกเอาต์พุต R_4 เป็นตัวควบคุมไบอัสที่จ่ายให้ Q_1 ทำให้ Q_1 ทำงานคงที่ต่ออุณหภูมิ C_2 กำจัดสัญญาณที่ไม่ต้องการทิ้ง ทำให้ขา E ของ Q_1 มีแรงดันไฟฟ้าคงที่ สัญญาณขยายของวงจรมีเฟสกลับเฟส 180°

การนำไปใช้งานของวงจรคอมมอนอิมิเตอร์ วงจรขยายชนิดนี้เป็นวงจรขยายที่นิยมใช้งานมากที่สุด เพราะให้อัตราขยายสัญญาณดีทั้งอัตราขยายแรงดันและอัตราขยายกระแส นิยมนำไปใช้เป็นวงจรขยายเสียง ขยายสัญญาณต่างๆ ขยายกำลัง และใช้เป็นวงจรกำเนิดความถี่รูป sine


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2 วงจรขยายคอมมอนคอลเลคเตอร์ (Common Collector)

วงจรคอมมอนคอลเลคเตอร์มีชื่อเรียกอีกชื่อหนึ่งว่าอิมิตอร์ฟอลโลเวอร์ (Emitter Follower) จะเป็นวงจรที่เอาขา C เป็นขาร่วมระหว่างอินพุตกับเอาต์พุต โดยขาอินพุตถูกป้อนเข้าที่ขา B และขาเอาต์พุตถูกส่งออกมา E ในการป้อนสัญญาณอินพุตที่เข้ามาที่ขา B จะทำให้กระแสเบส (I_B) ไหลเปลี่ยนแปลงตามสัญญาณที่ป้อนเข้ามา เป็นผลให้กระแสอิมิตอร์ (I_E) ไหลเปลี่ยนแปลงตามไปด้วย จากผลของการป้อนสัญญาณเข้าอินพุตทำให้ระดับแรงดันเอาต์พุต (E_o) เปลี่ยนแปลงตามไปด้วย ผลของการเปลี่ยนแปลงและกระแสทำให้เกิดการขยายสัญญาณขึ้น



รูปที่ 3.8 วงจรคอลเลคเตอร์ร่วม ใช้ทรานซิสเตอร์ชนิด NPN



รูปที่ 3.9 วงจรขยายสัญญาณพื้นฐานชนิดคอมมอนคอลเลคเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.9 เป็นวงจรขยายสัญญาณแบบที่ใช้งานจริงชนิดคอมมอนคอลเลคเตอร์ ใช้แหล่งจ่าย V_{CC} ชุดเดียว สัญญาณอินพุตถูกป้อนเข้าขา B ของ Q_1 เทียบกับกราวด์ สัญญาณที่ถูกส่งออกที่ขา E ของ Q_1 โดยที่ขา C ไม่ได้เป็นทั้งขาป้อนสัญญาณเข้าและขารับสัญญาณออกจึงเป็นขาร่วม R_1 , R_2 จัดเป็นวงจรแบ่งแรงดัน จ่ายไบอัสให้กับขา B ของ Q_1 R_2 จะเป็นตัวจ่ายไบอัสให้ขา B R_1 เป็นตัวจำกัดกระแสที่ไหลผ่าน R_2 เพื่อควบคุมแรงดันที่จะตกคร่อม R_2 ให้พอเหมาะ R_3 เป็นโหลดที่รับสัญญาณที่ขยายจาก Q_1 แล้วส่งมาตกคร่อม R_3 เพื่อส่งต่อสัญญาณนั้นออกเอาท์พุท


การนำไปใช้งานของวงจรคอมมอนคอลเลคเตอร์นั้น นำไปใช้เป็น วงจรเมทซิ่ง วงจรบัฟเฟอร์ (Buffer) วงจรบัฟเฟอร์คือ วงจรที่ใช้คั่นกลางระหว่าง 2 วงจร ที่ต้องทำงานร่วมกันแต่ไม่ต้องการให้เกิดการรบกวนกัน เช่น ใช้เป็นตัวคั่นกลางระหว่างวงจรกำเนิดความถี่ออสซิลเลเตอร์ที่ต้องการความถี่แน่นอนกับวงจรมิกเซอร์ โดยวงจรกำเนิดความถี่สามารถที่จะส่งความถี่ผ่านวงจรบัฟเฟอร์ไปยังวงจรมิกเซอร์ได้ แต่วงจรมิกเซอร์ไม่สามารถส่งสัญญาณเชิงอวกประกอบด้วยความถี่หลายความถี่ย้อนกลับ

3.2.3 วงจรคอมมอนเบส (Common Base)

วงจรขยายคอมมอนเบส จะเอาขา B เป็นขาร่วมระหว่างอินพุตกับเอาท์พุท โดยขาอินพุตจะถูกป้อนเข้าที่ขา E และขาเอาท์พุทจะถูกส่งออกที่ขา C ในการป้อนสัญญาณอินพุตเข้าที่ขา E จะทำให้กระแสอิมิตเตอร์ (I_E) โหลดเปลี่ยนแปลงตามสัญญาณที่ป้อนเข้ามาเป็นผลให้ กระแสคอลเลคเตอร์ (I_C) เปลี่ยนแปลงตามไปด้วย การป้อนสัญญาณอินพุตเข้ามาจะทำให้ระดับแรงดันอินพุต (E_i) เปลี่ยนแปลงเป็นผลให้ระดับเอาท์พุท (E_o) เปลี่ยนแปลงตามไปด้วย ผลสภาวะการเปลี่ยนแปลงดังกล่าวจะทำให้เกิดการขยายสัญญาณขึ้น ในวงจรขยายคอมมอนเบส อัตราการขยายทางกระแสเรียกว่า อัลฟา หาได้จาก I_C / I_E จะมีอัตราการขยายกระแสน้อยกว่าหนึ่งเท่า ส่วนกระแสในวงจรทรานซิสเตอร์จะมีความสัมพันธ์กัน ดังนี้คือ $I_E = I_B + I_C$ แต่เนื่องจากกระแสเบสเป็นกระแสส่วนน้อย บางครั้งจะทำให้กระแสคัลเลคเตอร์เท่ากับกระแสอิมิตเตอร์ ในการคำนวณค่าโดยประมาณจึงเห็นได้ว่า คลาสอัตราการขยายแรงดันอัลฟามีค่าอยู่ระหว่าง 0.98 – 0.99 ซึ่งจะได้อัตราขยายไม่เกิน 1 เท่า



รูปที่ 3.10 วงจรคอมมอนเบส ใช้ทรานซิสเตอร์ชนิด NPN



รูปที่ 3.11 วงจรขยายสัญญาณแบบพื้นฐานชนิดคอมมอนเบส

จากรูปที่ 3.11 เป็นวงจรขยายสัญญาณแบบที่ใช้งานจริงชนิดคอมมอนคอลเลกเบส ใช้แหล่งจ่าย V_{CC} ชุดเดียว R_1 , R_2 จัดเป็นวงจรแบ่งแรงดัน R_1 จ่ายไบอัสให้กับขา B ของ Q_1 , R_2 เป็นตัวจำกัดกระแสในวงจรแบ่งแรงดัน R_3 ต่อลงกราวด์ ทำให้ขา E ของ Q_1 ได้รับศักย์ลบสูงสุดเมื่อเทียบกับขา C ของ Q_1 ซึ่งได้รับศักย์บวกสูงสุด R_3 เป็นตัวรับสัญญาณอินพุตที่ป้อนเข้ามาคคร์อม R_3 เพื่อส่งไปขยายสัญญาณที่ Q_1 , R_4 เป็น โหลดที่จะรับสัญญาณที่ถูกขยายแล้วจาก Q_1 มาคคร์อม R_4 เพื่อส่งต่อสัญญาณนั้นออกเอาท์พุท

การนำไปใช้งานของวงจรคอมมอนเบส นำไปใช้เป็นวงจรกำเนิดความถี่ (Oscillator) วงจรขยายแรงดัน วงจรแมทซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 คลาสต่างๆของวงจรขยายเสียง


การขยายเสียงให้มีความดังมากขึ้น ถือว่าเป็นสิ่งที่สำคัญในวงจรขยายเสียงและจะต้องนำไปใช้ใ้บการขยายสัญญาณเสียงจากแหล่งกำเนิดต่างกัน ต้องการความดังของสัญญาณต่างกันทำให้การจัดวงจรขยายเสียงหรือวัตต์คลาสของการขยายต่อกัน เพื่อให้เกิดความเหมาะสมในการนำไปใช้งานและทำให้สัญญาณเสียงที่ได้ออกมีความชัดเจนไม่ผิดเพี้ยนหรือมีความดังตามต้องการ การจัดคลาสการขยายจัดได้ตามการกำหนดจุดทำงาน (Operating point) ของวงจรขยายแบ่งเป็น 5 แบบคือ

1. คลาส-เอ (A-Class)
2. คลาส-บี (B-Class)
3. คลาส-ซี (C-Class)
4. คลาส-เอบี (AB-Class)
5. คลาส-ดี (D-Class)

การจัดวงจรขยายแต่ละคลาสมียุคทำงานต่างกัน มีลักษณะการทำงานต่างกัน การใช้งานจะต้องเลือกคลาสการขยายให้เหมาะสมถูกต้อง จึงจะทำให้การขยายสมบูรณ์และมีประสิทธิภาพสูง ซึ่งก่อนที่จะกล่าวถึงคลาสวงจรขยาย จะต้องทำความเข้าใจถึงจุดการทำงานของวงจรเสียก่อนโดยต้องทราบและเข้าใจถึงกราฟและเส้นโหลด (Load Line) เสียก่อน


3.3.1 กราฟและเส้นโหลดของวงจรขยาย

วงจรขยายที่นำมาใช้งานสามารถจัดวงจรร่วม (Common) ได้หลายแบบ เช่น เบสร่วม กลกผลคูณร่วม อิมิตอร์ร่วม แต่การกล่าวถึงกราฟและเส้นโหลดของวงจรขยายนี้ ขอกกล่าวถึงเพียงวงจรเดี่ยวคืออิมิตอร์ร่วมเพื่อให้เป็นแนวทางในการทำความเข้าใจในเรื่องกราฟและเส้นโหลดต่อไป



รูปที่ 3.12 แสดงวงจรขยายแบบคอมมอนอิมิเตอร์พร้อมคุณสมบัติของวงจร

จากรูปที่ 3.12 ก. แสดงวงจรขยายคอมมอนอิมิเตอร์ รูป ข. แสดงกราฟคุณสมบัติของวงจรขยายแบบคอมมอนอิมิเตอร์รูป ก. เส้นกราฟแนวอนแสดงแรงดันที่ตรงคร่อมขา C และขา E (V_{CE}) ของทรานซิสเตอร์ จะมีศักย์ตรงคร่อมขา C ขา E ของทรานซิสเตอร์เปลี่ยนแปลงไปตามการนำกระแสของตัวทรานซิสเตอร์ คือทรานซิสเตอร์จะนำกระแสมาก V_{CE} จะต่ำ ทรานซิสเตอร์นำกระแสเล็กน้อย V_{CE} จะสูง ส่วนกราฟแนวอนอีกเส้นหนึ่งที่เลื่อนขึ้นเป็นลำดับคือ กราฟแสดงการไหลของ I_B ในวงจรขยายของทรานซิสเตอร์ ซึ่งจะมีความสัมพันธ์กับกระแส I_C และแรงดัน V_{CE} คือถ้ากระแส I_B ไหลน้อย ทรานซิสเตอร์ทำงานน้อย กระแส I_C จะไหลน้อยไปด้วย แรงดัน V_{CE} จะตกคร่อมมาก ถ้ากระแส I_B ไหลมาก ทรานซิสเตอร์ทำงานมาก กระแส I_C จะไหลมาก แรงดัน V_{CE} จะตกคร่อมน้อย กระแส I_{B1} จะมีค่าน้อย กราฟต่ำ กระแส I_{B5} มีค่ากระแสมากกราฟจะสูงตามรูป ข.



ก. วงจรคอมมอนอิมิเตอร์เฉพาะวงจรเอาต์พุต

ข.กราฟ Load line และจุดปฏิบัติการ

รูปที่ 3.13 วงจรคอมมอนอิมิเตอร์ เฉพาะส่วนเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.13 ก. จะสามารถเขียนสมการแรงดันทางเอาต์พุตของวงจรได้ดังนี้

$$V_{CC} = I_C R_C + V_{CE} \quad (3.1)$$

ในการหาเส้นโหลด (Load Line) ของวงจรต้องกำหนดจุดการทำงานของวงจรทรานซิสเตอร์ 2 สถานะคือ สถานะนำกระแสของทรานซิสเตอร์ถึงจุดอิ่มตัว (Saturation) และสถานะหยุดนำกระแส (Cut Off) ของทรานซิสเตอร์

1. ทรานซิสเตอร์นำกระแสถึงจุดอิ่มตัว $V_{CE} = 0$

$$\therefore V_{CC} = I_C R_C + 0 \quad (3.2)$$

$$I_C = \frac{V_{CC}}{R_C} \quad (3.3)$$

2. ทรานซิสเตอร์หยุดนำกระแส $I_C = 0$

$$V_{CE} = (0 \times R_C) + V_{CC} \quad (3.4)$$

$$V_{CE} = V_{CC} \quad (3.5)$$

จากสมการที่ (3.3) และ (3.5) นำไปกำหนดจุดบนกราฟรูป ข. โดยลากเส้นตรงสัมผัสจุดทั้งสอง จะได้เส้นโหลดออกมา

การหาจุดทำงานหรือจุด Q (Operating Point) ทำได้โดยเลือกจุดตัดระหว่างเส้นโหลดกับเส้นกระแส I_B ที่ค่าต่างๆ ซึ่งเมื่อทราบ I_B ก็สามารถหา I_{CQ} และ V_{CEQ} ได้

I_{CQ} = กระแสที่ไหลผ่านวงจรในสถานะทำงานจริงของทรานซิสเตอร์ที่จุดทำงาน


V_{CEQ} = แรงดันคร่อมขา C และ E ของทรานซิสเตอร์ในสถานะทำงานจริงที่จุดทำงาน

การหาค่ากระแส I_B สามารถหาได้จากการเขียนสมการของวงจรอินพุตรูปที่ 3.12 ก.

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \quad (3.6)$$

จากกราฟรูป ข. ได้จุด Q ที่จุดตัดระหว่างเส้นโหลดกับกระแส I_{B3} กระแส I_{B3} คือกระแส I_B ที่ไหลเข้าขาเบสของทรานซิสเตอร์ในสถานะทำงานจริงของทรานซิสเตอร์ในขณะที่ไม่มีสัญญาณอินพุตไปจนเข้ามา เมื่อมีสัญญาณไฟสลับป้อนเข้ามาที่อินพุต จะไปทำให้กระแส I_B เปลี่ยนแปลงเพิ่มขึ้นหรือลดลง ก็จะทำให้กระแส I_C และแรงดัน V_{CE} เปลี่ยนแปลงเพิ่มขึ้นหรือลดลงตามไปด้วย ดังรูปที่ 3.14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.14 แสดงสัญญาณไฟสลับของกระแส I_C , I_B และแรงดัน V_{CE} ที่เปลี่ยนแปลงตามสัญญาณอินพุต

จากรูปที่ 3.14 แสดงให้เห็นถึงสัญญาณไฟสลับที่เกิดขึ้นเนื่องจากการป้อนสัญญาณอินพุต ทำให้กระแส I_C ไหลเปลี่ยนแปลงไปผ่านความต้านทาน R_C (คือ ความต้านทานโหลดที่จะทำให้เกิดศักย์ตกคร่อมป้อนเป็นสัญญาณเอาต์พุต) เกิดแรงดันตกคร่อม R_C เปลี่ยนแปลงได้เป็นสัญญาณไฟสลับที่จะป้อนออกเอาต์พุต สัญญาณไฟสลับที่ได้ออกมาก็คือสัญญาณที่ถูกขยายจากวงจรคอมมอนอิมิตอร์นั่นเอง

3.2.2 วงจรขยายคลาส-เอ (A-Class Amplifier)

วงจรขยายคลาส-เอ เป็นวงจรขยายที่มีจุดทำงานอยู่ในช่วงแอกทีฟ (Active) คือ ช่วงการทำงาน ของทรานซิสเตอร์ที่เป็นลิเนียร์ (Linear) ย่านลิเนียร์ คือ ย่านการทำงานของทรานซิสเตอร์ที่ทำงาน เปลี่ยนแปลงเพิ่มขึ้นหรือลดลงเป็นอัตราส่วน โดยตรงกับกระแส I_B ที่เปลี่ยนแปลงอย่างสอดคล้องและ สัมพันธ์กันหรือกล่าวแบบง่าย ๆ คือ วงจรขยายคลาส-เอ จะมีจุดทำงานอยู่ที่จุดกึ่งกลางของเส้น โหลด (Load Line) การทำงานของวงจรขยายคลาส-เอ ถึงแม้จะไม่มีสัญญาณไฟสลับป้อนเข้ามาทางอินพุต ก็ จะมีกระแส I_B ไหลตลอดเวลา ทำให้เกิดกระแส I_C ไหลตลอดเวลาเช่นเดียวกัน วงจรขยายแบบนี้จะขยาย สัญญาณทั้งช่วงบวกและช่วงลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.15 แสดงจุดทำงานของวงจรขยายคลาส-เอ

จากรูปที่ 3.15 เป็นรูปภาพแสดงจุดการทำงานของวงจรขยายคลาส-เอ จะทำงานที่กึ่งกลางย่านลิเนียร์ หรือกึ่งกลางเส้น โหลด สัญญาณอินพุตจะถูกขยายทั้งช่วงบวกและช่วงลบเท่าๆ กัน โดยมีอัตราขยายสัญญาณของวงจรไม่สูงมาก ถ้าให้อัตราขยายสัญญาณสูงเกินไปจะทำให้เกิดความผิดเพี้ยน และจุดประสงค์ของวงจรขยายคลาส-เอ จะต้องขยายสัญญาณแบบ ไม่ผิดเพี้ยน

การนำไปใช้งาน นิยมใช้ในวงจรขยายสัญญาณทั่วไปที่ไม่ต้องการอัตราขยายสูงมากนัก เช่น ภาคขยายความถี่วิทยุ (ขยาย RF) ทั้งวิทยุและโทรทัศน์ ภาคขยาย IF ภาคขยายวิดีโอเอาต์พุต โดยเฉพาะภาคปริแอมป์ ซึ่งต้องการเสียงเพี้ยนให้น้อยที่สุดเท่าที่จะทำได้ เป็นต้น

ข้อดี ของวงจรขยายคลาส-เอ คือ รูปสัญญาณออกเอาต์พุตจะเหมือนกับสัญญาณอินพุตโดยไม่ผิดเพี้ยน


ข้อเสีย ของวงจรขยายคลาส-เอ คือ สิ้นเปลืองกระแส ทรานซิสเตอร์ทำงานตลอด และอัตราการขยายต่ำ คือให้ประสิทธิภาพต่ำประมาณ 25 เปอร์เซ็นต์ เมื่อเป็นชนิดเชื่อมต่อโดยตรงกับโหลด เพราะจะมีกำลังงานสูญเสียเนื่องจากกระแสไฟตรง I_C ไหลอยู่ตลอดเวลาแม้ว่าจะยังไม่มีสัญญาณอินพุตเข้ามาก็ตาม



รูปที่ 3.16 วงจรขยายสัญญาณแบบคลาส-เอ

3.3.3 วงจรขยายคลาส-บี (B-Class Amplifier)

วงจรขยายคลาส-บีเป็นวงจรขยายที่กำหนดจุดทำงาน (Q Point) อยู่ตรงตำแหน่งคัทออฟ (Cut Off) พอดี หมายถึงทรานซิสเตอร์ในการจ่ายไบอัสที่ขา B มีไบอัสเป็น 0 โวลต์ หรือจ่ายไบอัสให้ขา B ของทรานซิสเตอร์ ส่วนขา C ขา E ยังคงจ่ายไบอัสเป็นปกติ ทรานซิสเตอร์จะไม่นำกระแสในกรณีที่ไม่มีสัญญาณอินพุตป้อนเข้ามา ถ้าต้องการให้ทรานซิสเตอร์นำกระแส จะต้องป้อนสัญญาณอินพุตเข้ามา และต้องเป็นสัญญาณอินพุตที่ทำให้ขา B ของทรานซิสเตอร์ได้รับไบอัสตรง ทรานซิสเตอร์ชนิด PNP ต้องจ่ายสัญญาณอินพุตเป็นลบ ทรานซิสเตอร์จึงจะนำกระแส ทรานซิสเตอร์ชนิด NPN ต้องจ่ายสัญญาณอินพุตเป็นบวก ทรานซิสเตอร์จึงจะนำกระแสขยาย



รูปที่ 3.17 แสดงจุดการทำงานของวงจรขยายคลาส-บี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรขยายคลาส-บี จะขยายสัญญาณเพียงซีกใดซีกหนึ่งเท่านั้น ขึ้นอยู่กับชนิดของทรานซิสเตอร์ ทรานซิสเตอร์ชนิด NPN จะขยายเฉพาะสัญญาณช่วงบวก ทรานซิสเตอร์ชนิด PNP จะขยายเฉพาะสัญญาณช่วงลบ

จากรูปที่ 3.17 เป็นกราฟแสดงจุดการทำงานของวงจรขยายคลาส-บี จะทำงานที่จุดคัทออฟ คือ จุดต่ำสุดของเส้นโหลด (จุดตัดระหว่างเส้นโหลดกับเส้นแรงดัน V_{CE}) มีผลให้สัญญาณอินพุทที่ป้อนเข้ามาจะถูกขยายสัญญาณเพียงซีกเดียว ขึ้นอยู่กับชนิดของทรานซิสเตอร์ กระแส I_B ก็จะไม่ไหลเพียงซีกเดียว ซีกใดซีกหนึ่ง ทำให้กระแส I_C ที่ไหลผ่านโหลดมีกระแสไหลเพียงซีกเดียวเช่นกัน เมื่อกระแส I_C ไหลเพียงซีกเดียวโหลดก็จะมีสัญญาณที่ถูกขยายมาครบรอบเพียงซีกเดียวซีกใดซีกหนึ่งส่งออกเอาท์พุท เกิดการผิดเพี้ยนในการขยายสัญญาณ

ข้อดี ของวงจรขยายคลาส-บี คือ ไม่สิ้นเปลืองกระแส ขณะไม่มีสัญญาณอินพุทป้อนเข้ามา

ข้อเสีย ของวงจรขยายคลาส-บี คือ รูปสัญญาณที่ถูกขยายมีความผิดเพี้ยน (Distortion) ถึงแม้จะนำไปต่อวงจรขยายแบบพุช-พูลหรือคอมพลิเมนต์ารก็ตาม



รูปที่ 3.18 วงจรขยายพุช-พูลแบบคลาส-บี


จากรูปที่ 3.18 เป็นวงจรขยายคลาส-บี จัดวงจรแบบพุช-พูล การจัดไบอัสให้วงจรขยายสัญญาณแบบคลาส-บี คือ งดจ่ายไบอัสให้ขา B ของทรานซิสเตอร์ ซึ่งจากวงจรจะเห็นว่าขา B ของ Q_1, Q_2 จะไม่มีไบอัสจ่ายให้ มีแต่ขดเชกกันคาร์รีของหม้อแปลง T_1 ต่อให้ขา B ของ Q_1, Q_2 เทียบกับกราวด์ (ขา E) ซึ่งไม่ใช่ตัวจ่ายไบอัส เป็นเพียงตัวปรับอิมพีแดนซ์ของวงจรอินพุทที่ต่อเข้ามา และจัดเฟสสัญญาณอินพุทให้ถูกต้องกับที่ขา B ของ Q_1, Q_2 ต้องการ ดังนั้นในขณะที่ยังไม่มีสัญญาณอินพุทป้อนเข้ามา จะไม่มีไบอัสจ่ายให้ขา B ของ Q_1, Q_2 จนกว่าจะมีสัญญาณอินพุทป้อนเข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าอินพุตป้อนเข้ามาที่ขดเชกกันคาร์รีของ T_1 ด้านบนเป็นบวก ด้านล่างเป็นลบ สัญญาณช่วงบวกจะจ่ายเป็นไบอัสตรงให้ขา B ของ Q_1, Q_2 นำกระแส มีกระแส I_C ไหลผ่านจาก V_{CC} ไปขดไพรมารีครึ่งบนของ T_2 ครบวงจรที่ Q_1 ได้สัปดาห์คร่อมขดไพรมารีครึ่งบนของ T_2 บนลบล่างบวก เห็นยวนำมายังขดเชกกันคาร์รีของ T_2 ได้สัญญาณช่วงบวกออกลำโพง

ในทางตรงกันข้ามถ้าสัญญาณอินพุตป้อนเข้ามาที่ขดเชกกันคาร์รีของ T_1 ด้านบนลบด้านล่างบวก สัญญาณช่วงบวกจะจ่ายเป็นไบอัสตรงให้ขา B ของ Q_1, Q_2 นำกระแสมีกระแส I_C ไหลผ่านจาก V_{CC} ไปขดไพรมารีครึ่งล่างของ T_2 ครบวงจรที่ Q_2 ได้สัปดาห์คร่อมขดไพรมารีครึ่งล่างบนลบล่างบวก เห็นยวนำมายังขดเชกกันคาร์รีของ T_2 ได้สัญญาณช่วงลบออกลำโพง

การจับวงจรขยายคลาส-บี แบบpush-pull ช่วยแก้ปัญหาการทำงานของวงจรคลาส-บี ให้ทำการขยายสัญญาณทั้ง 2 ซีกได้ก็ตาม แต่ก็ยังเกิดความผิดเพี้ยนขึ้นอีก ซึ่งเรียกว่าความผิดเพี้ยนระหว่างรอยต่อ (Crossover Distortion) เกิดขึ้นเนื่องจากคุณสมบัติของตัวทรานซิสเตอร์เอง เพราะตัวทรานซิสเตอร์ระหว่างรอยต่อ PN จะมีเบตเตอร์สมมติหรือดีพลีชันริจัน (Depletion Region) เกิดขึ้นมีค่าประมาณ 0.2 V ถึง 0.4 V ในทรานซิสเตอร์ที่ผลิตมาจากสารเจอร์มันเนียม และมีค่าประมาณ 0.5 V ถึง 0.8V ในทรานซิสเตอร์ที่ผลิตมาจากสารซิลิคอน ค่าเบตเตอร์สมมติจะมีขั้วแรงดันจ่ายเป็นไบอัสกลับให้ขา B ของทรานซิสเตอร์ เมื่อมีสัญญาณอินพุตเป็นไบอัสตรงเข้ามาจะเกิดการหักล้างกับแรงดันดังกล่าว ทำให้ทรานซิสเตอร์จะยังไม่นำกระแสในช่วงสัญญาณอินพุตค่าต่ำเข้ามา สัญญาณที่ขยายออกจึงเกิดความผิดเพี้ยนระหว่างรอยต่อขึ้น



รูปที่ 3.19 สัญญาณที่ถูกขยายของวงจรpush-pull จัดไบอัสแบบคลาส-บี จะเกิดความผิดเพี้ยนระหว่างรอยต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.19 สัญญาณที่ถูกขยายออกเอาต์พุต ด้วยวงจรถยายคลาส-บี จัดวงจรถยายแบบพุช-พูล เกิดความผิดเพี้ยนระหว่างรอยต่อขึ้น ยังไม่สามารถนำวงจรถยายดังกล่าวไปใช้งาน จะต้องมีการจัดไบอัสให้ใหม่เป็นแบบวงจรถยายคลาส-เอบี

การนำไปใช้งานของวงจรถยายคลาส-บี สามารถนำไปใช้งานเป็นวงจรถยายสัญญาณขนาดใหญ่โดยต่อวงจรแบบพุช-พูล หรือคอมพลิเมนตารี แต่มีข้อเสียคือ เกิดความผิดเพี้ยนระหว่างรอยต่อ นำไปใช้งานเป็นวงจรถวีดิโงซึ่งโดยป้อนสัญญาณพัลส์ควบคุม

3.3.4 วงจรถยายคลาส-เอบี (AB-Class Amplifier)

วงจรถยายคลาส-เอบี จัดขึ้นมาเพื่อแก้ไขข้อเสียของวงจรถยายคลาส-บี ที่เกิดความผิดเพี้ยนระหว่างรอยต่อ การจัดไบอัสคลาส-เอบี คือ จัดไบอัสให้สูงกว่าจุดคัทออฟเล็กน้อยคือจ่ายไบอัสตรงให้ขา B เพียงเล็กน้อยเพื่อหักล้างแรงดันสมมติที่ระหว่างรอยต่อ PN ที่ขา B ให้หมดไป ทำให้ทรานซิสเตอร์พร้อมที่จะนำกระแสตลอดเวลา




รูปที่ 3.20 แสดงจุดการทำงานของวงจรถยายคลาส-เอบี

จากรูปที่ 3.20 เป็นกราฟแสดงจุดการทำงานของวงจรถยายคลาส-เอบี มีจุดการทำงานสูงกว่าจุดคัทออฟเล็กน้อย ทำให้การทำงานของทรานซิสเตอร์ขยายสัญญาณอินพุตซิกโคไดซิกหนึ่งทั้งซิกและที่

เทกอีกขาบางส่วน ทรานซิสเตอร์ PNP จะขยายสัญญาณอินพุตช่วงลบทั้งหมดและขยายสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุทช่วงบวกบางส่วน ทรานซิสเตอร์ NPN จะขยายสัญญาณอินพุทช่วงบวกทั้งหมดและขยายสัญญาณอินพุทช่วงลบบางส่วน ในการใช้งานก็ต้องนำไปต่อเป็นวงจรขยายแบบพุช-พูล หรือ คอมพลิเมนทารี เช่นเดียวกับวงจรคลาส-บี กระแส I_B ส่วนที่ซึบเส้นทะแยงไว้เป็นส่วนที่กระแส I_B ไม่ไหล เพราะทรานซิสเตอร์ทำงานต่ำกว่าจุดคัทออฟ ทำให้กระแส I_B ไหลผ่านโหลดในช่วงที่ทรานซิสเตอร์ลัดไฟไม่เบ้ กระแสเช่นกัน สัญญาณขยายออกเอาท์พุทมีความผิดเพี้ยน ต้องนำมาต่อวงจรแบบพุช-พูล หรือ คอมพลิเมนทารี จะช่วยแก้ความผิดเพี้ยนระหว่างรอยต่อคลาส-เอบี ได้



รูปที่ 3.21 วงจรขยายพุช-พูลแบบคลาส-เอบี

จากรูปที่ 3.21 วงจรขยายคลาส-เอบี ควบคุมขยายแบบพุช-พูล การจ่ายไบอัสให้วงจรทำงานสูงกว่าจุดคัทออฟเล็กน้อยโดยจ่ายไบอัสที่ขา B ของทรานซิสเตอร์ Q_1 และ Q_2 เป็นไบอัสตรงเล็กน้อย มี R_1 และ R_2 เป็นวงจรแบ่งแรงดัน R_2 เป็นตัวจ่ายไบอัสตรงให้ขา B ของ Q_1 และ Q_2 ทำให้มีกระแส I_B ไหลเล็กน้อย Q_1 และ Q_2 นำกระแส มีกระแส I_C ไหลเล็กน้อยในช่วงที่ไม่มีสัญญาณอินพุทป้อนเข้ามา เป็นการเตรียมพร้อมในการทำงาน


เมื่อมีสัญญาณอินพุทป้อนเข้ามา ตามรูปที่ 3.21 ให้ขา B ของทรานซิสเตอร์ Q_1 เป็นสัญญาณช่วงบวก ขา B ของทรานซิสเตอร์เป็นสัญญาณช่วงลบ ทำให้ Q_1 ได้รับไบอัสตรงเพิ่มขึ้น Q_1 จะนำกระแสมากขึ้น ส่วน Q_2 ได้รับสัญญาณช่วงลบจะไปหักล้างกับไฟบวกที่เป็นไบอัสให้ขาของ Q_2 ทำให้ Q_2 นำกระแสลดลงจนคัทออฟได้สัญญาณช่วงบวกทั้งหมดและได้สัญญาณช่วงลบเล็กน้อยออกเอาท์พุท

สัญญาณอินพุทป้อนเข้ามาขา B ของทรานซิสเตอร์ Q_1 เป็นลบ และเข้ามาขา B ของทรานซิสเตอร์ Q_2 เป็นบวก ทำให้ Q_2 ได้รับไบอัสเพิ่มขึ้น Q_2 นำกระแสมากขึ้น Q_1 ได้รับสัญญาณช่วงลบจะไปหักล้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับไฟบวกที่เป็นไบอัสให้ขา B ของ Q_1 ทำให้ Q_1 นำกระแสตกลงจนคัทออฟได้สัญญาณช่วงลบทั้งหมด และได้สัญญาณช่วงบวกเล็กน้อยออกเอาท์พุท


จากการทำงานของทรานซิสเตอร์ Q_1 และ Q_2 ดังกล่าว ทำให้การขยายสัญญาณทั้งช่วงบวกและลบออกเอาท์พุทโดยไม่ผิดเพี้ยน



รูปที่ 3.22 สัญญาณที่ถูกขยายของวงจรพหุ-พูล จัดไบอัสแบบคลาส-เอบี


จากรูปที่ 3.22 จะเห็นได้ว่าการจัดไบอัสให้วงจรขยายแบบคลาส-เอบี โดยต่อวงจรขยายแบบพหุ-พูล หรือ คอมพลีเมนทารี จะช่วยแก้ความผิดเพี้ยนระหว่างรอยต่อได้ ดังนั้นในวงจรขยายเสียงที่ต้องการอัตราขยายของสัญญาณสูงๆ มักนิยมต่อวงจรแบบพหุ-พูล หรือ คอมพลีเมนทารี

การนำไปใช้งาน ใช้เป็นวงจรขยายเสียงในภาคเพาเวอร์แอมป์หรือภาคขยายกำลังและยังนำไปใช้ในวงจรขยายสัญญาณต่างๆที่ต้องการอัตราขยายสูงๆ



ก. วงจรขยายคลาส-บี ต่อวงจรแบบคอมพลีเมนทารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ข. วงจรขยายคลาส-บี ต่อวงจรแบบคอมพลีเม้นทารี


รูปที่ 3.23 วงจรขยายแบบคอมพลีเม้นทารี

จากรูปที่ 3.23 เป็นการจัดวงจรขยายแบบคอมพลีเม้นทารี รูปที่ 3.23 ก. เป็นการจัดไบอัสแบบคลาส-บี ซึ่งขยายสัญญาณออกเอาต์พุต เกิดความผิดเพี้ยนระหว่างรอยต่อ (Crossover Distortion)

จากรูปที่ 3.23 ข. เป็นการจัดไบอัสแบบคลาส-บี มี R_1 , R_2 และ R_3 เป็นวงจรแบ่งแรงดันจ่ายไบอัสตรงบางส่วนให้ขา B ของ Q_1 และ Q_2 ทำให้การขยายสัญญาณออกเอาต์พุตไม่ผิดเพี้ยน

3.3.5 วงจรขยายคลาส-ซี (C-Class Amplifier)

วงจรขยายคลาส-ซี จุดทำงานจะอยู่ต่ำกว่าจุดคัทออฟ คือ จ่ายไบอัสให้ขา B ของทรานซิสเตอร์เป็นไบอัสกลับค่าหนึ่ง ทำให้ทรานซิสเตอร์ไม่นำกระแส ทรานซิสเตอร์จะนำกระแสก็ต่อเมื่อ มีสัญญาณอินพุตป้อนเข้ามาเป็นไบอัสตรงให้กับขา B ของทรานซิสเตอร์ และต้องไปหักล้างกับไบอัสกลับไฟตรงที่จ่ายอยู่เดิม จนทรานซิสเตอร์ได้รับไบอัสตรงที่ขา B ต้องการทรานซิสเตอร์จึงจะนำกระแส ขยายสัญญาณอินพุตส่วนนั้นออกเอาต์พุต เกิดความผิดเพี้ยนในการขยายสัญญาณมากที่สุดไม่เหมาะในการนำไปใช้เป็นวงจรขยายเสียงโดยทั่วไปวงจรขยายจะให้ประสิทธิภาพการทำงานทางด้านกำลังงานสูงสุด



รูปที่ 3.24 แสดงจุดทำงานของวงจรขยายคลาส-ซี


จากรูปที่ 3.24 เป็นกราฟแสดงจุดทำงานของวงจรขยายคลาส-ซี จุดทำงานของวงจรจะต่ำกว่าจุดคัทออฟ คือแทนที่จะจ่ายไบอัสตรงให้ขา B ก็จ่ายไบอัสกลับให้ขา B แทน ทำให้ทรานซิสเตอร์ไม่นำกระแส และยังมีแหล่งจ่ายไฟตรงเป็นไบอัสกลับจ่ายค้างไว้ด้วย แหล่งจ่ายไฟตรงไบอัสกลับให้ขา B ทรานซิสเตอร์ถึงนำกระแส ขยายสัญญาณส่วนนั้นออกเอาที่พู่ ดังนั้น กระแส I_B จะไหลเพียงบางส่วน และกระแส I_C ก็ไหลเพียงบางส่วนในการขยายสัญญาณดังกล่าวจะเกิดความผิดเพี้ยนมาก

ข้อดี ของวงจรขยายคลาส-ซี คือ ไม่สิ้นเปลืองกระแส และให้ประสิทธิภาพการทำงานด้านขยายกำลังสูงสุดในเครื่องส่ง

ข้อเสีย ของวงจรขยายคลาส-ซี คือ ขยายสัญญาณมีความผิดเพี้ยนมาก ไม่เหมาะในการนำไปใช้กับวงจรขยายเสียง

การนำไปใช้งาน นิยมใช้กับวงจรที่ใช้สัญญาณที่มีความถี่สูงๆ เช่น พวกรวมการกำเนิดสัญญาณความถี่สูง ภาคขยายกำลังในเครื่องวิทยุ และวงจรแยกซิงค์ในเครื่องรับโทรทัศน์ วงจรจำพวกกำเนิดสัญญาณความถี่สูง วงจรมอดูเลตสัญญาณ วงจรเครื่องส่งในภาคกำลัง เป็นต้น การทำงานจะได้กระแสคอลเลคเตอร์ไหลเป็นพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.25 วงจรขยายคลาส-ซี

จากรูปที่ 3.25 เป็นวงจรขยายสัญญาณ จัดวงจรไบอัสแบบคลาส-ซี มี L_1 เป็นขดลวด RF ต่อรับแรงดันไฟตรงลบ V_{BB} ($-V_{BB}$) L_1 กันความถี่อื่นๆ ไม่ให้เข้ามา ให้เฉพาะไฟ DC จากลบ V_{BB} เท่านั้นเข้ามาเป็นการจ่ายไบอัสให้กับขา B ของ Q_1 ถึงแม้มีบวก V_{CC} จ่ายให้ขา C และขา E ลงกราวด์ เป็นการจ่ายไบอัสถูกต้องตามขา C และขา E ที่ทรานซิสเตอร์ต้องการ แต่ทรานซิสเตอร์ก็ไม่นำกระแส

การป้อนสัญญาณอินพุตเข้ามา ก็จะมีเฉพาะสัญญาณช่วงบวกเพียงส่วนเดียวเท่านั้นที่ทำให้ขา B ของ Q_1 ได้รับไบอัสตรง Q_1 จะนำกระแสในช่วงนี้ มีกระแส I_C ไหลเป็นจังหวะตามค่าการทำงานของ Q_1 มีกระแส I_C ไหลผ่านขดลวด L_2 ไปที่ประจุ C_1 C_1 มีการประจุและคายประจุ C_1 L_2 ต่อเป็นวงจรแทงค์ (Tank Circuit) เกิดการกำเนิดความถี่ขึ้นมาเหนี่ยวนำไปยังขดลวด L_3 และตกรวมโหลด R_L เป็นสัญญาณไฟสลับ วงจรตามรูปที่ 3.25 ก็คือ วงจรกำเนิดความถี่นั่นเอง

3.3.6 วงจรขยายคลาส-ดี (D-Class Amplifier)

เพาเวอร์แอมป์ที่ถูกนำมาใช้งานขยายสัญญาณเสียงส่วนมากแล้วจะมีการจัดวงจรในแบบคลาส A และคลาส B ซึ่งเป็นวงจรขยายเสียงแบบลิเนียร์กันเป็นส่วนมาก หากแต่ว่าการนำเสนอโครงการการสร้างเพาเวอร์แอมป์นี้จะนำเสนอวงจรขยายเสียงแบบนอน - ลิเนียร์นี้ก็เป็นที่ยู้งักกันดีในนามของวงจรขยายแบบสวิตชิงหรือวงจรขยายคลาส D นั่นเอง เหตุที่เรียกชื่อนี้ก็กล่าววามก็เนื่องจากว่าเพาเวอร์ทรานซิสเตอร์ที่ใช้งานทางเอาต์พุตจะทำงานในลักษณะออนและออฟสลับกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อกล่าวถึงสวิตชิงแอมพลิไฟเออร์แล้ว ส่วนมาการขับส่งกำลังออกไปยังโหลดอย่างเต็มที่ในขณะที่เพาเวอร์ทรานซิสเตอร์ทางเอาพุตมีการสวิตช์ออน จะทำให้เกิดการสูญเสียกำลังงานที่สูงมากระหว่างที่ทรานซิสเตอร์เอาต์พุตทำงานออนและออฟ แต่เนื่องจากความเร็วในการสวิตช์ทำงานออน/ออฟของเพาเวอร์ทรานซิสเตอร์เอาต์พุตมีความเร็วที่สูงมากเปรียบเทียบกับการทำงานที่เชิงซ้า จึงให้ผลลัพธ์ในทางตรงกันข้ามคือทำให้มีการสูญเสียกำลังงานที่น้อยมากในเพาเวอร์ทรานซิสเตอร์ทางเอาต์พุตขณะสวิตช์ออน/ออฟ ที่ความเร็วสูง และผลที่ได้จากการออกแบบวงจรสวิตชิงแอมพลิไฟเออร์นี้ทำให้ได้ค่าประสิทธิภาพการทำงานเกินกว่า 90 เปอร์เซ็นต์ ในขณะที่เพาเวอร์แอมป์คลาส A คลาส B จะให้ค่าประสิทธิภาพสูงสุดเพียง 20 เปอร์เซ็นต์และ 78.5 เปอร์เซ็นต์ตามลำดับ ดังนั้นเมื่อเปรียบเทียบกับประสิทธิภาพที่สูงกว่าแล้ววงจรขยายแบบสวิตชิงยังมีขนาดที่เล็กกว่า, น้ำหนักเบาและราคาถูกลงกว่าวงจรขยายในคลาส A คลาส B

วงจรถ่ายแบบสวิตชิงโดยทั่วไปนั้นจะใช้การมอดูเลตทางความกว้างของพัลส์ (pulse width modulator : PWM) มาทำหน้าที่ควบคุมการสวิตชิงกล่าวคือสัญญาณเสียงที่เข้ามาทางอินพุตจะถูกแปลงไปเป็นสัญญาณอนุกรมพัลส์ โดยในแต่ละช่วงของความถี่สัญญาณเสียงต้นฉบับและระดับแอมพลิจูด ก็จะถูกทำการรวมเข้ากับค่าความถี่คงที่และแอมพลิจูดคงที่และสัญญาณอ้างอิงรูปสามเหลี่ยม ดังนั้นสัญญาณที่จะถูกขับออกทางลำโพงก็จะเป็นการเปลี่ยนแปลงทางความกว้างของพัลส์เอาต์พุต (คิวตี้ไซเคิล) เนื่องจากความถี่และระดับแอมพลิจูดของสัญญาณอินพุต เมื่อทำการดีมอดูเลตสัญญาณพัลส์ทางเอาต์พุตออกมา

ในโครงการนี้ได้นำเสนอวงจรถ่ายแบบสวิตชิงที่ใช้เคสต้า-ซิกมา มอดูเลชัน (Delta-Sigma Modulation) มาทำหน้าที่ควบคุมการสวิตชิงแทน PWM ซึ่งข้อมูลอนาลอกจะถูกประมาณด้วยฟังก์ชันขั้นบันได (Staircase Function) ที่มีการเขยิบขึ้นลงด้วยระดับการควอนไทซ์ในการสุ่มยกตัวอย่าง

ข้อดี

1. ประสิทธิภาพ เนื่องจากการทำงานในลักษณะ on off ของ Transistor ทำให้มีการสูญเสียกำลังงาน ออกมาต่ำมาก ซึ่งประมาณการได้ว่าถึง 80%
2. มีขนาดเล็ก เนื่องจากไม่ได้ต้องการ Heat sink ที่มีขนาดใหญ่เทอะทะ อันเนื่องมาจากการระบายความร้อนที่เกิดขึ้น
3. วงจรมีลักษณะเล็กกะทัดรัดไม่ยุ่งยากมาก
4. หากไม่นับถึงส่วนที่เป็นภาค Analog input แล้ว วงจรแทบไม่มีผลต่อการรบกวนจากภายนอก แม้ทั้งจากมีการทำงานเป็นแบบลักษณะ discrete ไม่ใช่แบบ linear จึงไม่มีผลกระทบมากนักต่อการ

รายการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อเสีย

1. คุณภาพเสียง ไม่ใช่ pure analog อย่างสมบูรณ์แบบ เนื่องจากการส่งข้อมูลเป็น Pulse ออกไป ยังลำโพง ซึ่งจะทำให้เกิดการผิดเพี้ยนของสัญญาณ
2. เกิด Harmonic distortion เนื่องจากการ Modulation กับสัญญาณอื่นออกมา ทำให้ได้ความถี่อื่นที่เจือปนออกมา
3. มี noise ที่เกิดจากการ switch เกิดขึ้น
4. ถ้าต้องการให้คุณภาพเสียงดีขึ้น เราต้องทำการ Sampling ให้มากขึ้น ซึ่งหมายความว่า วงจรต้องทำงานที่ความถี่สูงมากขึ้น ทำให้เป็นอุปสรรคอย่างมาก เนื่องจาก power transistor ที่มีกันั้นมัก ครอบครองความถี่ได้น้อย ทำให้คุณภาพของเสียงจึงถูกจำกัดไปโดยปริยาย
5. ถ้าโพงจะรับภาระหนัก โดยเฉพาะวงจรแบบ non filter ทำให้ลำโพงต้องรับภาระพลังงาน ส่วนเกิน เกิดความร้อนขึ้นมา

3.4 วงจรกำเนิดความถี่ (Oscillator)

วงจรกำเนิดความถี่สามารถสร้างได้จากการป้อนกลับแบบ Positive Feedback ซึ่งอัตราขยายของระบบที่มี Positive Feedback จะเป็นไปตามสมการที่ 3.7

$$A_{F(PFB)} = \frac{A_0}{1 - A_0 F} \quad (3.7)$$

A_0 : Open loop gain

F : Feedback Factor

$A_0 F$: Loop gain


เมื่อใดที่ Loop gain ($A_0 F$) มีค่าเท่ากับหรือมากกว่า 1.00 ในระบบที่มี Positive Feedback จะทำ

ให้เกิด oscillation ซึ่งสามารถพิจารณาผลของ $A_0 F$ ได้ทั้งหมด 3 กรณี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. กรณี $A_0 F < 1$ ระบบมีความเสถียรและสามารถขยายสัญญาณได้ตามปกติ
2. กรณี $A_0 F = 1$ ระบบเกิดการ oscillation แต่เอาที่พู่จะเป็น sinusoidal ไม่มีการขยายออก
3. กรณี $A_0 F > 1$ ระบบเกิดการ oscillation และเอาที่พู่จะเป็น sinusoidal ที่มีการขยายออก

3.4.1 หลักการวิเคราะห์การทำงานของ Oscillator



รูปที่ 3.26 Block diagram ของระบบ Positive Feedback

1. คำนวณค่าของอัตราขยายของวงจรขยาย

$$A_0(j\omega) = \frac{x_o}{x_i} \tag{3.8}$$

ในการคำนวณค่าของ A_0 Feedback Network เป็นส่วนหนึ่งของวงจรขยาย

2. คำนวณหาค่าของ Feedback Factor : F

$$F(j\omega) = \frac{x_f}{x_o} \tag{3.9}$$

จากเงื่อนไขของการออสซิลเลท วงจรออสซิลเลทเมื่อการเลื่อนเฟสของลูปมีค่า 0 หรือ $2n\pi$ เรเดียน หรือเกิดการป้อนกลับแบบบวก การออสซิลเลทจะเกิดขึ้นเมื่อ

$$1 - A_0 F(j\omega) = 0 \tag{3.10}$$

$$\text{หรือ } A_0 F(j\omega) = 1 = 1 + j0 \tag{3.11}$$

นำค่า A_0 และ F จากข้อ 1 และ 2 มาคูณกัน ซึ่งจะได้ค่าของ $A_0 F$ อยู่ในรูปของจำนวนเชิงซ้อน

ซึ่ง

$$A_0 F(j\omega) = \text{Re}\{A_0 F\} + \text{Im}\{A_0 F\} = 1 + j0 \tag{3.12}$$

นั่นคือที่ $\omega = \omega_0$

$$\text{Im}\{A_0 F\} = 0 \tag{3.13}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ $\text{Re}\{A_0F\} = 1$ (3.14)

โดยการแก้สมการที่ 3.13 จะ ได้ค่า ω_0 เป็นความถี่ของการออสซิลเลทและแก้สมการที่ 3.14 จะ ได้

ค่าอัตราขยายต่ำสุด $A_0F(\omega) = \frac{A_v}{\left[1 + \frac{r_1}{r_2} + \frac{c_2}{c_1}\right] + \left[\omega r_1 c_2 - \frac{1}{\omega r_2 c_1}\right]}$ เพื่อให้เกิดการออสซิลเลท

3.4.2 Wien Bridge Oscillator

ใช้วงจรขยาย Non inverting Amp ร่วมกับ 0° phase shift



รูปที่ 3.27 วงจร Wien Bridge Oscillator อย่างง่าย

สมมติใช้ Ideal Non inverting Amp มี gain = +A_v

$$v_f = v_o \frac{Z_2}{Z_1 + Z_2} = v_m = Fv_o \tag{3.15}$$

$$F = \frac{Z_2}{Z_1 + Z_2} \tag{3.16}$$

$$A_0F = \frac{A_v Z_2}{Z_1 + Z_2} \tag{3.17}$$

$$Z_1 = r_1 + \frac{1}{j\omega c_1} = \frac{j\omega r_1 c_1 + 1}{j\omega c_1} \tag{3.18}$$

$$Z_2 = r_2 \parallel \frac{1}{j\omega c_2} = \frac{r_2}{j\omega r_2 c_2 + 1} \tag{3.19}$$

แทนค่า Z₁ และ Z₂ ลงในสมการที่ 3.17

$$A_0 F(\omega) = A_0 \cdot \frac{r_2}{j\omega r_2 c_2 + 1} \cdot \frac{1}{\frac{j\omega r_1 c_1 + 1}{j\omega c_1} + \frac{r_2}{j\omega r_2 c_2 + 1}} \quad (3.20)$$

$$A_0 F(\omega) = \frac{A_r}{\left[1 + \frac{r_1}{r_2} + \frac{c_2}{c_3}\right] + j \left[\omega r_1 c_2 - \frac{1}{\omega r_2 c_1}\right]} \quad (3.21)$$

ที่ $\omega = \omega_0$ Phase shift = 0° นั่นคือ $\text{Im}\{A_0 F\} = 0$

$$\omega_0 r_1 c_2 - \frac{1}{\omega_0 r_2 c_1} = 0 \quad (3.22)$$

$$\omega_0 = \frac{1}{\sqrt{r_1 r_2 c_1 c_2}} \quad (3.23)$$

ที่ $\omega = \omega_0$


$$A_0 F(\omega_0) = \frac{A_r}{1 + \frac{r_1}{r_2} + \frac{c_2}{c_1}} \geq 1 \quad (3.24)$$

ดังนั้น

$$A_r \geq 1 + \frac{r_1}{r_2} + \frac{c_2}{c_1} \quad (3.25)$$

เพื่อที่จะควบคุม A_r ของวงจรขยายให้มีค่าตามที่ต้องการได้อย่างถูกต้อง สามารถทำได้โดยใช้

Negative feedback



รูปที่ 3.28 วงจร Wien Bridge Oscillator แบบ negative feedback

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{Gain } A_v = \frac{v_o}{v_{in}} = 1 + \frac{R_3}{R_4} \tag{3.26}$$

สำหรับ Non ideal Amplifier จะพบว่า R_{in} จะขนานกับ r_2 R_o อนุกรมกับ r_1 ดังนั้น



รูปที่ 3.29 วงจร Wien Bridge Oscillator แบบ negative feedback
กรณี Ideal Amplifier

$$\omega_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}} \tag{3.27}$$

$$A_v \geq 1 + \frac{R_1}{R_2} + \frac{C_2}{C_1} \tag{3.28}$$


โดย $R_1 = r_1 + R_o$

$$R_2 = r_2 \parallel R_{in}$$

$$C_2 = c_2 \parallel c_{in}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.3 Generalized Transistor LC Oscillator



รูปที่ 3.30 รูปแบบทั่วไปของ LC Oscillator

Z_1 , Z_2 และ Z_3 อาจเป็น L หรือ C หรือ LC ทางออกอาจอยู่ที่ใดก็ได้ และกราวด์จะอยู่ที่ใดก็ได้



รูปที่ 3.31 วงจรสมมูลทรานซิสเตอร์ กรณีพิจารณาแบบ DC bias

อิมพีแดนซ์รวมที่คอลเลกเตอร์คือ

$$Z_c = Z_2 \parallel (Z_3 + Z'_1) = \frac{Z_2(Z_3 + Z'_1)}{Z_2 + Z_3 + Z'_1} \tag{3.29}$$

ซึ่ง

$$Z'_1 = Z_1 \parallel R = \frac{RZ_1}{Z_1 + R} \tag{3.30}$$

$$A_0 = \frac{v_o}{v_{in}} = \frac{-\beta i_b Z_c}{i_b r_{be}} = \frac{-\beta \left[\frac{Z_2(Z_3 + Z'_1)}{Z_2 + Z_3 + Z'_1} \right]}{r_{be}} \tag{3.31}$$

$$v_f = \frac{v_o Z'_1}{Z'_1 + Z_3} \tag{3.32}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{v_f}{v_o} = F = \frac{Z_1'}{Z_1' + Z_3} \quad (3.33)$$

$$A_0 F = \frac{-\beta}{r_{be}} \left[\frac{Z_2(Z_3 + Z_1')}{Z_2 + Z_3 + Z_1'} \right] \left[\frac{Z_1'}{Z_1' + Z_3} \right] \quad (3.34)$$

$$A_0 F = \frac{-\beta}{r_{be}} \left[\frac{Z_1' Z_2}{Z_2 + Z_3 + Z_1'} \right] \quad (3.35)$$

$$A_0 F = \frac{-\beta}{r_{be}} \left[\frac{Z_2 \frac{Z_1 R}{Z_1 + R}}{Z_2 + Z_3 + \frac{Z_1 R}{Z_1 + R}} \right] \quad (3.36)$$

$$A_0 F = \frac{-\beta}{r_{be}} \left[\frac{Z_1 Z_2 R}{Z_2(Z_1 + R) + Z_3(Z_1 + R) + Z_1 R} \right] \quad (3.37)$$

$$A_0 F(j\omega) = \frac{-\beta R' Z_1 Z_2}{Z_1(Z_2 + Z_3) + R(Z_1 + Z_2 + Z_3)} \quad (3.38)$$

โดย $R' = \frac{R}{r_{be}}$

Z_1, Z_2 และ Z_3 อาจอยู่ในรูปของ $+j\omega L$ หรือ $-j/\omega C$ ดังนั้น ผลคูณของ Z จะเป็นเลขจำนวนจริง ส่วนจำนวนจินตภาพของ $A_0 F$ คือ

$$\text{Im}\{A_0 F\} = R(Z_1 + Z_2 + Z_3) \quad (3.39)$$

ดังนั้นที่ $\omega = \omega_0$

$$Z_1 + Z_2 + Z_3 = 0 \quad (3.40)$$

จะได้ $\omega_0 =$ ความถี่ของการออสซิลเลต

และ

$$\text{Re}\{A_0 F\} = \frac{-\beta R' Z_1 Z_2}{Z_1(Z_2 + Z_3)} \quad (3.41)$$

ดังนั้น

$$\frac{-\beta R' Z_1 Z_2}{Z_1(Z_2 + Z_3)} \geq 1 \quad (3.42)$$


จะได้

$$\beta(\omega_0) \geq \frac{Z_1}{R' Z_2} \geq \frac{Z_1}{Z_2} \left(1 + \frac{r_{bb'} + r_{b'e}}{R_{BB}} \right) \quad (3.43)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LC OSC แบ่งออกได้เป็น 2 ชนิดคือ 1. Colpits oscillator และ 2. Hartley oscillator

3.4.4 Colpits Oscillator




(ก) รูปแบบ Colpits Oscillator อย่างง่าย (ข) การใช้ Z_2 และ Z_3 เป็น C

รูปที่ 3.32 Colpits Oscillator

การใช้ Z_2 และ Z_3 เป็น C ดังรูปที่ จะทำให้จุดวงจรไบอัสต่ำมากและวงจรไบอัสอาจมีผลต่อความถี่ที่ oscillator วงจรดังกล่าวนี้จึง นิยมใช้งานเพื่อให้จุดไบอัสไม่ต่ำมาก colpits oscillator นิยมใช้ Z_2 หรือ Z_3 เป็น L

ตัวอย่างที่ 1 หากกำหนดเพื่อให้วงจรออกสลิเลทที่ 27 MHz กำหนดให้ $F_T = 80 \text{ MHz}$, $C_{ob} = 2 \text{ PF}$ และ $\beta_0 = 70$



รูปที่ 3.33 วงจร colpits oscillator และ model

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรได้ $I_{CQ} = 4.12 \text{ mA}$, $C_{b'c} = 2 \text{ PF}$, $C_{b'e} = 313.24 \text{ PF}$ ที่ ω_0

$$\omega_0 L - \frac{1}{\omega_0 C_{b'e}} - \frac{1}{\omega_0 (C_{b'e} + C_3)} = 0 \tag{3.44}$$


$$\omega_0^2 = \frac{C_{b'e} + C_3 + C_{b'e}}{C_{b'e} (C_3 + C_{b'e}) L} \tag{3.45}$$

$$\omega_0^2 = \frac{1}{L \left(\frac{C_{b'e} (C_3 + C_{b'e})}{C_{b'e} + C_3 + C_{b'e}} \right)} \tag{3.46}$$

$L = 200 \text{ nH}$

ตัวอย่างที่ 2 หากค่า C_6 เพื่อให้วงจรผลิตความถี่ 88.0 MHz กำหนดให้ $\beta_0 = 35$, $C_{ob} = 0.9 \text{ PF}$ และ

$F_T = 940 \text{ MHz}$



รูปที่ 3.34 วงจร colpits oscillator และ model

จากวงจรได้ $I_{CQ} = 2.7 \text{ mA}$, $C_{b'c} = 0.9 \text{ PF}$, $C_{b'e} = 16.7 \text{ PF}$ ที่ ω_0 จะได้

$$\frac{-1}{\omega_0 C_{b'e}} + \frac{-1}{\omega_0 C_5} + \frac{\omega_0 L}{1 + \omega_0^2 LC} = 0 \tag{3.47}$$

$$\omega_0^2 = \frac{C_{b'e} + C_5}{L(C_{b'e} C_5 + C_5 C + C_{b'e} C)} \tag{3.48}$$

$$\omega_0^2 = \frac{1}{L \left(C + \frac{C_5 C_{b'e}}{C_5 + C_{b'e}} \right)} \tag{3.49}$$

หรือ
$$\omega_0^2 = \frac{1}{C_T} \tag{3.50}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่
$$C_T = C_{b'c} + C_6 + \frac{C_5 C_{b'e}}{C_5 + C_{b'e}} \tag{3.51}$$

จาก $L = 150 \text{ nH}$ $\omega = 2\pi \times 88 \times 10^6$ จะได้

$$C_6 = 17 \text{ PF } \mu\text{F}$$


3.4.5 Clapp Oscillator (Modified Colpits)

การออกแบบ Clapp Oscillator ดังแสดงในรูปที่ 3.35 ใช้งานได้โดยใช้ตัวเก็บประจุที่ตำแหน่ง Z_1 และ Z_2 ส่วนตำแหน่ง Z_3 ให้ต่อตัวเหนี่ยวนำและตัวเก็บประจุนุกรมกัน ซึ่งสามารถใช้ได้ถึงความถี่ระดับ UHF (Ultra High Frequency)



รูปที่ 3.35 วงจร Clapp Oscillator

ตัวอย่างที่ 3 หาค่าความถี่ออสซิลเลท เมื่อกำหนดให้ $F_T = 300 \text{ MHz}$, $C_{ob} = 1 \text{ PF}$ และ $\beta_0 = 80$



รูปที่ 3.36 วงจร Clapp oscillator และ model

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรได้ $I_{CQ} = 350 \mu A$, $C_{bc} = 6.1 \text{ PF}$

$C_T = ((C_2 + C_{bc}) // C_{bc}) + C_3 = 2.72 \text{ PF}$

ได้ $F_0 = 258 \text{ MHz}$

3.5 รูปแบบการ Modulation

การ Modulation นั้นมีมากมายทั้ง Amplitude Modulation (AM) , Frequency Modulation (FM) เป็นหลัก แต่ยังมี การ Modulation อีกอย่างหนึ่งก็คือ Pulse Modulation ซึ่งสามารถแบ่งได้เป็น 2 ระบบ กว้างๆ คือ Pulse Analog Modulation และ Pulse Digital Modulation

Pulse Analog Modulation แบ่งเป็น 4 แบบ คือ PAM (Pulse Amplitude Modulation), PWM (Pulse Width Modulation), PPM (Pulse Position Modulation) และ PFM (Pulse Frequency Modulation) ส่วน Pulse Digital Modulation ก็สามารถแบ่งเป็น 2 แบบ คือ PNM ((Pulse Number Modulation) และ PCM (Pulse Code Modulation) แต่ในที่นี้จะกล่าวเพียง PWM เท่านั้น

PWM คือการ Modulation ที่ให้ output ออกมาเป็นสัญญาณ pulse ที่มี amplitude เท่ากันทุก pulse แต่มีความกว้างของ duty cycle แต่ละ pulse ไม่เท่ากัน โดยที่ duty cycle ของแต่ละ pulse ขึ้นอยู่กับ amplitude ของสัญญาณขาเข้า กล่าวคือหากสัญญาณขาเข้ามี amplitude มาก duty cycle ของ pulse ก็ จะมากหากสัญญาณขาเข้ามี amplitude น้อย duty cycle ของ pulse ก็จะน้อยตามไปด้วยซึ่งค่านี้นแปรผันตรงกับ amplitude ของสัญญาณขาเข้าแบบเชิงเส้น

3.5.1 การสร้างสัญญาณ PWM (Pulse Width Modulation)

การสร้างสัญญาณ PWM สามารถทำได้หลายวิธีแต่ในที่นี้ขอยกตัวอย่างมาเพียง 3 วิธี คือ

1. โดยสร้าง Pulse Width Modulation สัญญาณโดยตรงจากสัญญาณเบสแบนด์
2. โดยการสร้าง Pulse Amplitude Modulation ก่อนแล้วค่อยสร้าง Pulse Width Modulation ที่หลัง
3. โดยการสร้าง Pulse Width Modulation จากวงจรเปรียบเทียบโดยตรง

วิธีที่ 1

รูปที่ 3.37 แสดงการสร้าง Pulse Width Modulation (PWM) โดยตรงจากสัญญาณเบสแบนด์รูป

แบบสุดเป็นสัญญาณเบสแบนด์ที่ต้องการ modulation เป็น PWM ในการสร้างเริ่มต้นด้วยการสร้าง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณสามเหลี่ยมที่มีคาบเวลาแน่นอนขึ้นมาแล้วบวกเข้ากับสัญญาณเบสแบนด์ในวงจรบวก (summing) จะได้สัญญาณรวมผลแล้วนำไปผ่านวงจรเปรียบเทียบที่มีสัญญาณไฟตรงเป็นสัญญาณอ้างอิง (reference level) ก็จะได้สัญญาณที่ตัดกับระดับอ้างอิงตามหลักการของการข้ามระดับ (level crossing) เมื่อสัญญาณสามเหลี่ยมข้ามหรือตัดกับระดับอ้างอิงครั้งแรก วงจรจะสร้างขอบหน้า (Leading edge) เมื่อสัญญาณสามเหลี่ยมข้ามหรือตัดกับระดับอ้างอิงอีกครั้งหนึ่งวงจรจะสร้างขอบหาง (trailing edge) ก็จะได้ PWM ตามต้องการสังเกตว่าความกว้างของจะเปลี่ยนแปลงตามขนาดของสัญญาณเบสแบนด์เมื่อขนาดของสัญญาณเบสแบนด์สูงขึ้นความกว้างของ PWM ก็จะกว้างขึ้น


วิธีที่ 2

วิธีการสร้าง Pulse Width Modulation โดยวิธีนี้ต้องสร้าง Pulse Amplitude Modulation จากสัญญาณเบสแบนด์ก่อนความแตกต่างของวิธีที่ 1 กับวิธีที่ 2 ก็จะอยู่ที่ จะบวกสัญญาณสามเหลี่ยมเข้ากับสัญญาณเบสแบนด์โดยตรงหรือจะบวกสัญญาณสามเหลี่ยมเข้ากับ PAM ตามวิธีที่ 2 เท่านั้นส่วนขั้นตอนอื่นในการเปรียบเทียบสัญญาณผลรวมกับระดับอ้างอิงนั้นเหมือนกัน ดังรูปที่ 3.38

วิธีที่ 3


การสร้าง Pulse Width Modulation โดยวิธีนี้ที่ทำได้ง่ายทำโดยนำสัญญาณขาออกและสามเหลี่ยมมาเข้าวงจรเปรียบเทียบก็จะได้สัญญาณ PWM ออกมาตามที่ต้องการ ซึ่งก็เหมือนกับการทำสัญญาณ PPM ซึ่งแสดงไว้ในรูปที่ 3.39

MODULATING WAVE




รูปที่ 3.37 แสดงการ Modulate ของ PWM แบบที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.38 แสดงการ Modulate ของ PWM แบบที่ 2



รูปที่ 3.39 แสดงการ Modulate ของ PWM แบบที่ 3

3.5.2 ชนิดของ PWM

PWM แบ่งออกได้เป็น 3 ชนิด ดังนี้

1. Symmetrical PWM คือ ความกว้างของพัลส์จะแปรผันตามขนาดของสัญญาณเมื่อสัญญาณ

อยู่ที่ศูนย์ความกว้างของพัลส์จะอยู่ที่ reference และเมื่อสัญญาณเป็นบวกเพิ่มขึ้นความกว้างของพัลส์ก็

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะเพิ่มขึ้นด้วย และเมื่อสัญญาณเป็นลบความกว้างของพัลส์ก็จะลดลงด้วยสิ่งที่สำคัญคือความกว้างระหว่างจุดกึ่งกลางของพัลส์จะมีค่าสมมาตรกันแม้ว่าความกว้างของแต่ละพัลส์จะไม่เท่ากัน

2. Leading – edge PWM คือ ขอบขาของพัลส์แต่ละรูปจะแปรผันตามขนาดของสัญญาณ โดยที่ระยะห่างขอบขาของพัลส์จะมีค่าคงที่

3. Trailing – edge PWM คือขอบขาขึ้นของพัลส์แต่ละรูปจะแปรผันตามขนาดของสัญญาณ โดยที่ระยะห่างขอบขาขึ้นแต่ละพัลส์จะมีค่าคงที่

3.5.3 การ Saturated ของสัญญาณ PWM

การ Modulation สัญญาณ PWM นั้นมีข้อควรระวังที่ไม่ควรมองข้ามอีกข้อหนึ่งนั่นก็คือการ saturated ในการ modulation กล่าวคือ ถ้าขาอินพุต input มี amplitude มากเกิน amplitude ของสัญญาณสามเหลี่ยมนำมาเปรียบเทียบกับขาอินพุตจะสูงข้ามยอดฟันเลื่อยหลายยอด output ที่ออกมาจะเป็นพัลส์เดียวที่มีขนาดใหญ่ผิดปกติและการส่งข้อมูลจะมีการผิดเพี้ยนรูปสัญญาณที่ demodulation ออกมา จะไม่ได้สัญญาณขาอินพุตเดิมจึงควรระวังระยะเวลา modulation ไม่ให้สัญญาณขาอินพุตเกิน amplitude ของสัญญาณสามเหลี่ยม




รูปที่ 3.40 การ saturate ของสัญญาณ

3.6 Delta – Sigma Modulation

การเข้ารหัสแบบเดลต้า-ซิกมา (Delta-Sigma Modulation) เป็นการเข้ารหัสในการแปลงสัญญาณอนาลอกมาเป็นสัญญาณดิจิทัล วิธีการเดลต้า-ซิกมานี้ ข้อมูลอนาลอกจะถูกประมาณด้วยฟังก์ชันขั้นบันได (Staircase Function) ที่มีการเขยิบขึ้นลงด้วยระดับการควอนไทซ์ในการสุ่มยกตัวอย่าง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วิธีการเคลตต้า-ซิกม่า มอดคูลเลชัน นี้เป็นอีกเทคนิคหนึ่งซึ่งเป็นการมอดคูลเลตสัญญาณหาหะที่สร้างจาก แอมพลีไฟเออร์คลาส ดี โดยตรง เมื่อเปรียบเทียบการทำงานพื้นฐานกับ PWM แล้ว เคลตต้า – ซิกม่า มอดคูลเลชัน จะขับคลาส ดี ที่สัญญาณนาฬิกาค่าคงที่ (ดังนั้น ความกว้างของพัลส์จะถูกกำหนดตายตัว) ซึ่งโดยทั่วไปสัญญาณนาฬิกาจะมีความถี่มากกว่าสัญญาณพาหะ ค่าโวลต์เดจเอาท์พุทจะถูกกลับค่า (Toggle) เพื่อสร้างสัญญาณเอาท์พุทจากพัลส์ ซึ่งเฟสสัญญาณจะเข้าไปมาใน pulse timing ดังแสดงในรูปที่ 3.41



รูปที่ 3.41 เคลตต้า – ซิกม่า มอดคูลเลชัน


เคลตต้า – ซิกม่า มอดคูลเลเตอร์ แสดงดังรูปที่ 3.42 สัญญาณจะถูกดิจิไทซ์ (digitize) โดยควอนไทซ์เซอร์ (quantizer) ซึ่งโดยปกติแล้วจะเป็นคอมพาราเตอร์แบบ 1 บิต ซึ่งสัญญาณอินพุทจะถูกเปรียบเทียบกับสัญญาณเอาท์พุทเนื่องจากมี feedback loop ซึ่งเคลตต้า – ซิกม่า มอดคูลเลเตอร์นี้จะประพฤติตัวเหมือนตัวกรองความถี่ผ่าน (Band Pass Filter) สัญญาณเอาท์พุทจากพาสแบนด์จะไล่ตามสัญญาณอินพุท และช่วงนี้จะเกิดสัญญาณรบกวนจากการควอนไทซ์ (quantizing noise) ซึ่งเกิดข้างนอกพาสแบนด์ สัญญาณรบกวนจากการควอนไทซ์นี้เกิดแอมพลิจูดทางด้านเอาท์พุทที่สูงขึ้นทันทีทันใดชั่วขณะหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.42 เบลต์ต้า-ซิกม้ามอดคูเลเตอร์

การกำจัด Quantizing noise นั้นขึ้นอยู่กับอัตราการสุ่ม (sampling rate) เช่นอัตราการสุ่มของความถี่สัญญาณนาฬิกาที่ RF แบบดิวิธ ต้องสัมพันธ์กับความถี่ของสัญญาณ RF ยกตัวอย่างเช่น สัญญาณพาหะความถี่ 900 MHz และถี่สัญญาณนาฬิกาที่ 3.6 GHz ดังรูปที่ 3.43 quantizing noise จะถูกลดระดับมาอยู่ในช่วงแบนวิธ 50 MHz




รูปที่ 3.43 สเปกตรัมของเบลต์ต้า-ซิกม้ามอดคูเลชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเปรียบเทียบกับ PWM แล้ว การมอดดูเลชันแบบเดลต้า – ซิกมามี switching loss เนื่องจาก nonzero current ค่า ในขณะที่ช่วงเวลาการสวิตซ์


รูปที่ 3.44 แสดงถึงบล็อกไดอะแกรมของเดลต้า – ซิกมามอดดูเลชัน ซึ่งสัญญาณอินพุตจะถูกเปรียบเทียบกับสัญญาณเอาพุตที่ถูกป้อนกลับผ่านอินทิเกรเตอร์ซึ่งจะได้สัญญาณสามเหลี่ยม โดยมีวงจร sample and hold เป็นตัวกำหนดอัตราสุ่ม ซึ่งสัญญาณเอาพุตจะเป็นสัญญาณดิจิตอล



รูปที่ 3.44 block diagram ของเดลต้า – ซิกมามอดดูเลชัน

รูปที่ 3.45 เป็นวงจรเบื้องต้นของเดลต้า – ซิกมามอดดูเลชัน คอมพาราทอร์จะเปรียบเทียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้า ซึ่งได้มาจากการป้อนกลับมายังอินทิเกรเตอร์ เอาพุตจากการเปรียบเทียบจะถูกป้อนผ่านฟลิปฟล็อปที่ควบคุมด้วยสัญญาณนาฬิกาเพื่อให้ได้ข้อมูลเป็นดิจิตอล ซึ่งก็คือกำหนดอัตราสุ่มสัญญาณนั่นเอง สัญญาณที่ได้หลังจากผ่านวงจรอินทิเกรเตอร์จะเป็นพัลส์ที่เปลี่ยนแปลงตามสัญญาณ อนุลอก อินพุต อย่างใกล้ชิด และมีรูปร่างคล้ายสัญญาณอนุลอกมาก ยกเว้นในกรณีที่สัญญาณอนุลอกเปลี่ยนแปลงขนาดอย่างรวดเร็วหรือกล่าวได้ว่าความชันของสัญญาณสูงมากๆ ทำให้วงจรส่วนของเดลต้า – ซิกมามอดดูเลชันไม่สามารถสร้างพัลส์ไล่ทันสัญญาณอนุลอก ในกรณีนี้เรียกว่า การเกินภาระของความชัน (Slope Overload) การแก้ปัญหาที่สามารถทำได้ โดยการปรับขนาดของ step แต่จริงๆ แล้วขนาดของ step ควรจะให้เล็กเมื่อมีการเปลี่ยนแปลงของสัญญาณเพิ่มขึ้นอย่างช้าๆ และเพิ่มขนาดของ step เพื่อที่จะหลีกเลี่ยง Slope Overload เมื่อสัญญาณเปลี่ยนแปลงมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.45 วงจรเบื้องต้นของเซลล์ – ซิกมามีมอดคูลชันในส่วนของการแปลงจากสัญญาณเสียงเป็นดิจิทัล



รูปที่ 3.46 วงจรที่ให้แปลงกลับจากข้อมูลดิจิทัลเป็นสัญญาณเสียง

สัญญาณที่ได้จากตัวเปรียบเทียบและจากอินทิเกรตเตอร์เมื่อเปรียบเทียบกับสัญญาณอินพุทจะพบว่ายิ่งความถี่ของสัญญาณนาฬิกามีค่าสูงก็ยังสามารถบันทึกการเปลี่ยนแปลงที่แคบได้มากขึ้นทำให้ได้คุณภาพเสียงที่ดีขึ้น ซึ่งความถี่การสุ่มต้องไม่น้อยกว่า 2 เท่าของความถี่ที่นำมาสุ่ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 ภาคขยายกำลังของเครื่องขยายเสียง

ภาคขยายกำลังของเครื่องขยายเสียงเป็นภาคสุดท้ายที่จะต้องเพิ่มอัตราขยายสัญญาณเสียงให้แรงมากขึ้นเท่าที่จะทำได้แบบไม่ผิดเพี้ยน ส่วนประกอบหลักในภาคขยายกำลังจะประกอบด้วยภาคไดรเวอร์และภาคพาวเวอร์แอมป์ ซึ่งภาคไดรเวอร์นั้น จะใช้ IC เบอร์ HIP 4081 ซึ่งเป็น High Frequency H-Bridge Driver


3.7.1 ภาคไดรเวอร์ (Driver Section)

ภาคไดรเวอร์มีหน้าที่ในการขับมอสเฟตในส่วนภาคพาวเวอร์แอมป์ ซึ่งในภาคนี้จะใช้ IC HIP 4081 ซึ่งเป็น IC ที่ทำหน้าที่ขับมอสเฟตชนิดเอ็นแชนแนลที่ความถี่สูง ซึ่งตัว IC จะประกอบด้วยส่วนเปรียบเทียบ (comparator) และใช้หลักการของ PWM และ hysteresis อย่างง่าย ในการทำงาน ซึ่ง HIP 4081 มีจุดเด่นอยู่ที่การควบคุม propagation delay

3.7.1.1 การควบคุม propagation delay (Propagation Delay Control)

การควบคุม Propagation delay เป็นจุดเด่นของ HIP 4081 ซึ่งในตัว IC จะมีวงย่อยที่เหมือนกัน 2 วงจร คอยควบคุม delay สัญญาณขณะมอสเฟตอยู่ในสถานะ ON ซึ่งสัญญาณขณะมอสเฟตอยู่ในสถานะ OFF นั้นจะไม่มี delay เกิดขึ้น ซึ่งการควบคุมนั้นกระทำได้โดยใช้ความต้านทานที่ขา HDEL ทำให้สามารถกำหนด delay ขณะสวิตช์ในสัญญาณครึ่งบวก และใช้ความต้านทานที่ขา LDEL เพื่อกำหนด delay ขณะสวิตช์ในสัญญาณครึ่งลบ ซึ่งความต้านทานที่ใส่ไปนี้จะเป็นตัวกำหนดกระแสที่ทำให้เกิด delay และการ delay ที่ขอบขาลงของพัลส์ OFF และขอบขาขึ้นของพัลส์ ON จะทำให้เกิดปรากฏการณ์ dead - time ซึ่งเป็นจังหวะที่มอสเฟตสองตัวอยู่ในสถานะ ON พร้อมกัน ทำให้เกิดการไหลของกระแสผ่านมอสเฟตทั้งสองตัวโดยตรงจาก V_{CC} สู่อกราวด์

ค่าความต้านทานที่เหมาะสมที่นำมาต่อที่ขา HDEL และ LDEL นั้นจะทำให้ได้ค่า dead time ที่สอดคล้องกับช่วงการเปลี่ยนสัญญาณจาก high ไป low หรือ low ไป high ซึ่งช่วงค่าความต้านทานที่ดีจะอยู่ในช่วง $10\text{ K}\Omega$ ถึง $200\text{ K}\Omega$ ดังแสดงในรูปที่ 3.47



รูปที่ 3.47 กราฟแสดงความสัมพันธ์ระหว่าง dead-time และ ความต้านทาน

3.7.1.2 วงจรไบอัสแบบบูตสแตรป (Bootstrap Bias Supply Circuit)

สำหรับงานทางด้านความถี่สูง อุปกรณ์ bootstrap ทั้ง ไดโอดและตัวเก็บประจุมีความจำเป็นมาก ซึ่งงานแต่ละชนิดก็ต้องการขนาดของตัวเก็บประจุและไดโอดที่เหมาะสม bootstrap capacitor จะทำหน้าที่เก็บประจุเพื่อให้มอสเฟตมีสถานะ ON ที่เร็วยิ่งขึ้น แต่ในกรณีที่ไม่สนใจเวลาในการ ON ของมอสเฟตไม่จำเป็นที่ต้องต่อก็ได้

HIP 4081 ที่ไม่มี bootstrap capacitor และ bootstrap diode ส่วนมากแล้วจะทำให้การ ON ของเกตช้าลง เมื่อไม่มี bootstrap capacitor กระแสเกตจะมาจากวงจรขาร์จัมที่มีอยู่ในตัว IC เท่านั้น ซึ่งมีค่าประมาณ 30-50 μA เท่านั้น waveform ของแรงดันเกตขณะไม่มี bootstrap capacitor

ถ้า bootstrap capacitor มีค่าเท่ากับค่าของตัวเก็บประจุเสมือนในมอสเฟต จะทำให้ค่าความต่างศักย์บูตสแตรปจะตกลงมาเหลือครึ่งหนึ่งขณะที่มอสเฟต ON ยิ่งค่า bootstrap capacitor มีขนาดมากเท่าไร ก็ยิ่งเกิด โวลต์เดจคร่อม bootstrap ชั่วครุ้่น้อยลงเท่านั้น

ถ้าสมมติให้การสวิตชิงเริ่มขณะที่มอสเฟต ON bootstrap capacitor จะจ่ายประจุให้กับ ตัวเก็บประจุในมอสเฟต หลังจากการจ่ายประจุ กระแสเดรนที่จะไม่มีการขยับและมีค่าน้อยมาก

หลังจากมีการถ่ายเทประจุจาก bootstrap capacitor ให้มอสเฟต เสรีจสมบูรณ์ ค่าความต่างศักย์ที่ ตกคร่อม bootstrap capacitor จะมีค่าต่ำที่สุดระหว่างที่อยู่ในช่วงการสวิตช์ ค่าประจุที่ bootstrap capacitor ถ่ายเทให้มอสเฟตจะมีค่าใกล้เคียงกันและแสดงดังสมการที่ 3.52

$$Q_G = (V_{BS1} - V_{BS2}) \times C_{BS} \quad (3.52)$$

โดย V_{BS1} = ค่าความต่างศักย์ตกร่อม bootstrap capacitor หลังจากประจุ

V_{BS2} = ค่าความต่างศักย์ตกร่อม bootstrap capacitor หลังจากมอสเฟต ON

C_{BS} = bootstrap capacitor


Q_G = ค่าประจุที่ถูกถ่ายเทขณะเกิด ON

ในPWM โหมด ค่าความถี่สวิตช์จะทำกับคาบการ ON หรือ OFF เมื่อ มอสเฟต ได้รับพัลส์ OFF bootstrap capacitor จะเริ่มการประจุกอีกครั้ง และจะหยุดเมื่อมอสเฟต OFF เมื่อครบครึ่งไซเคิล (Duty cycle) เวลา OFF จะเป็นศูนย์ ซึ่งแสดงดังสมการที่ 3.53

$$t_{OFF} = (1 - DC) / f_{PWM} \quad (3.53)$$

ขณะที่มอสเฟต OFF ค่าโวลต์ตรงที่ terminal ของมอสเฟตจะตกลง และเมื่อโวลต์ตรงลดต่ำลงจนมีค่าน้อยกว่า V_{CC} bootstrap จะเริ่มประจุกอีกครั้งหนึ่งจนกว่าค่าความต่างศักย์บูสเสต็ป จะมีค่าเท่ากับ V_{CC} จึงหยุดการประจุ

Off-time ของมอสเฟตจะขึ้นอยู่กับการควบคุมสัญญาณที่เกิด แต่จะไม่สามารถที่จะทำให้น้อยกว่า dead-time ที่ตั้งค่าไว้แล้วได้ ซึ่งกำหนดค่าโดยความต้านทานที่ต่อที่ขา HDEL และ LDEL ถ้า bootstrap capacitor ประจุได้ไม่เต็มทีก่อนที่มอสเฟตจะ ON อีกครั้ง การเก็บประจุจะไม่สมบูรณ์ ดังนั้น ต้องแน่ใจว่า ขนาดของ bootstrap capacitor จะต้องสัมพันธ์กับค่า dead-time ที่ตั้งเอาไว้ ซึ่งรูปที่ 3.49 แสดงวงจรและเส้นทางประจุของ bootstrap capacitor นอกจากนี้ เส้นทางเก็บประจุและถ่ายประจุต้องสั้นเท่าที่เป็นไปได้ เพื่อลดผลของ ค่าความเหนี่ยวนำที่เกิดขึ้นในรูป



รูปที่ 3.49 แสดงเส้นทางประจุของบูตสแตรป

สมการที่ 3.53 อธิบายความสัมพันธ์ระหว่าง ประจุที่เกตได้รับขณะ ON ขนาดของ bootstrap capacitor ค่าความต่างศักย์คร่อม bootstrap capacitor ซึ่งเป็นผลมาจากการถ่ายเทประจุขณะ ON

ผลของกระแสไหลย้อนกลับจะสัมพันธ์กับ bootstrap diode กระแสที่ไบอัสเกตและขนาดของตัวเก็บประจุ ขณะที่มอสเฟต ON source voltage เริ่มเพิ่มขึ้นอย่างรวดเร็ว bootstrap diode จะถูกไบอัสย้อนกลับอย่างรวดเร็วซึ่งเป็นผลมาจาก reverse recovery charge ทำให้ประจุใน bootstrap capacitor หดไป ซึ่งสมการการถ่ายเทประจุขณะ ON แสดงดังสมการที่ 3.54

$$C_{BS} = \frac{Q_G + Q_{RR} + \frac{(I_{DR} + I_{QBS})}{f_{PWM}}}{V_{BS1} - V_{BS2}} \tag{3.54}$$

- โดย I_{DR} = กระแสไหลย้อนกลับของ bootstrap diode
- I_{QBS} = กระแสสงบ
- Q_{RR} = reverse recovery charge
- Q_G = ประจุที่เกตได้รับขณะ ON

f_{PWM} = ความถี่ PWM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V_{BS1} = ค่าความต่างศักย์ที่คร่อม bootstrap capacitor หลังจากประจุ

V_{BS2} = ค่าความต่างศักย์ที่คร่อม bootstrap capacitor หลังจากมอเตอร์ ON

ในทางปฏิบัติ กระแสรั่วไหลย้อนกลับของ bootstrap diode และ กระแสสงบสามารถละทิ้งได้ เนื่องจาก HIP 4081 จะมีวงจรชาร์จปั๊มอยู่ข้างในซึ่งจะจ่ายกระแสค่า $30 \mu A$ อย่างต่อเนื่อง ซึ่งกระแสนี้มีค่ามากกว่ากระแสทั้งสอง และยังความถี่การสวิตช์ซึ่งมีค่ามากเท่าไรผลของประจุที่มีต่ออุปกรณ์ bootstrap ก็ยิ่งน้อยลงเท่านั้น อย่างไรก็ตาม reverse recovery charge จะมีค่าเพิ่มขึ้นเมื่อความถี่การสวิตช์มีค่ามาก ดังนั้น จึงมีความจำเป็นที่ต้องใช้ fast recovery diode

ยกตัวอย่างเช่น IRF520 จาก data sheet จะมี $Q_G = 12n$ โดยปกติ และสูงสุดที่ $18n$ ที่ $V_{DS} = 12 V$ ทั้ง 2 ค่า ซึ่งจะใช้ค่าสูงสุดคือ $18 nC$ และสมมติใช้ UF4002 จะมี reverse recovery charge เท่ากับ $25 ns$ และเนื่องจาก recovery charge waveform เป็นคลื่นสามเหลี่ยม ดังนั้น recovery charge สามารถประมาณได้ว่าเป็นผลคูณระหว่างค่ากระแสรั่วไหลย้อนกลับและ recovery time ดังนั้น recovery charge ใช้เวลา $12.5 ns$ bootstrap capacitor ที่ต้องการจึงเท่ากับ

$$C_{BS} = \frac{18nC + 12.5nC}{12.0 - 11.0} \quad (3.55)$$

$$C_{BS} = 0.033 \mu F$$

ดังนั้น bootstrap capacitor จะมีค่า $0.033 \mu F$ ซึ่งจะมีผลเมื่อมีความต่างศักย์คร่อม bootstrap capacitor น้อยกว่า $1 V$ ระหว่างช่วงที่มอเตอร์ ON และถ้าใช้ค่า Q_G และ reverse recovery charge ที่เป็นค่าทั่วไปจะทำให้ค่าความต่างศักย์ที่คร่อม bootstrap capacitor เหลือเพียง $0.5 V$ เท่านั้น


3.7.2 ภาคเพาเวอร์ (Power Section)

ภาคขยายกำลังที่ใช้กันทั่วไป แบ่งออกได้เป็น 2 แบบคือ

1. แบบพุช-พูล (Push-Pull)
2. แบบคอมพลีเมนทารี (Complementary)

3.7.2.1 วงจรขยายเสียงแบบพุช-พูล (Push – Pull Amplifier)

วงจรขยายเสียงแบบพุช-พูล เป็นวงจรขยายเสียงที่มีหม้อแปลงต่อร่วมในวงจร เพื่อทำหน้าที่ช่วยจัดเฟสของสัญญาณเสียงที่จะส่งเข้ามาขยายถูกต้องตามความต้องการ และจัดเฟสของสัญญาณเสียงที่จะถูกส่งต่อไปยังลำโพง ให้มีการทำงานทั้งช่วงบวกและช่วงลบของสัญญาณเสียง ทำให้วงจรขยายเสียงทำงานได้สมบูรณ์



รูปที่ 3.50 ภาคไดรเวอร์และภาคเพาเวอร์แอมป์ของวงจรขยาย พุช-พูล

จากรูปที่ 3.50 เป็นวงจรขยายเสียงภาคไดรเวอร์และภาคเพาเวอร์แอมป์แบบ พุช-พูล โดย Q_1 เป็นภาคไดรเวอร์ถูกจัดไบอัสแบบคลาส-เอ ขยายสัญญาณเสียงที่ป้อนเข้ามาทั้งช่วงบวกและช่วงลบ ส่งออกที่ขา C ของ Q_1 ไปเข้าหม้อแปลง T_1 ที่ขด L_1 มีกระแสไหลผ่าน L_1 L_1 เกิดสนามแม่เหล็กเหนี่ยวนำสัญญาณเสียงไปที่ขด L_2 มีคัลย์ตกคร่อม L_2 ง่ายเป็นอินพุทให้ภาคเพาเวอร์แอมป์ Q_2 และ Q_3 สัญญาณที่ตกคร่อม L_2 จะมีเฟสตรงข้ามกันระหว่างขั้วบนและขั้วล่าง เช่น ขั้วบน L_2 เป็นบวกขั้วล่างจะเป็นลบ ถ้าขั้วบน L_2 เป็นลบขั้วล่างจะเป็นบวก

ถ้าสัญญาณเสียงที่ตกคร่อม L_2 ด้านบนลบ ด้านล่างบวก ง่ายให้ขา B ของ Q_2 , Q_2 ได้รับไบอัสตรงมากขึ้นจะนำกระแส Q_3 ได้รับ ไบอัสกลับจะคัทออฟ เมื่อ Q_2 นำกระแส มีกระแสไหลจากกราวด์ไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R_6 , Q_2 ผ่าน T_2 ที่ขด L_3 ครึ่งบน ไปจุด CT ครบวงจรที่ $-V_{CC}$ เกิดศักย์ตกคร่อม L_3 บนบวกล่างลบ แทนี่ขานำไปขด L_4 บนลบล่างบวกจ่ายให้ลำโพง ลำโพงเคลื่อนที่ไปทิศทางหนึ่ง

ถ้าสัญญาณเสียงที่ตกคร่อม L_2 ด้านบนบวก ด้านล่างลบ จ่ายให้ขา B ของ Q_2 , Q_2 ได้รับไบอัส กลับจะคัทออฟ Q_3 ได้รับไบอัสตรงมากขึ้นจะนำกระแส เมื่อ Q_3 นำกระแส มีกระแสไหลจากกราวด์ไป R_6 , Q_3 ผ่าน T_2 ที่ขด L_3 ครึ่งล่างไปจุด CT ครบวงจรที่ $-V_{CC}$ เกิดศักย์ตกคร่อม L_3 บนลบล่างบวก แทนี่ขานำไปขด L_4 บนบวกล่างลบจ่ายให้ลำโพง ลำโพงเคลื่อนที่ไปทิศทางหนึ่งตรงข้ามกับครั้งแรก

TH คือ เทอร์มิสเตอร์ทำหน้าที่เป็นวงจรไบอัสอัตโนมัติควบคุมไบอัสที่จ่ายให้ Q_2 , Q_3 ทำงานคงที่ต่ออุณหภูมิ ซึ่งจะกล่าวต่อไปในหัวข้อต่อไป C_3 , C_4 ทำหน้าที่ลดอัตราขยายความถี่สูงลงเพื่อหยุดการเกิดออสซิลเลชันของเครื่องขยายเสียง


เครื่องขยายเสียงแบบพุช – พูล ที่ใช้หม้อแปลง จะไม่นิยมใช้กับเครื่องขยายเสียงทั่วไป เพราะมีปัญหาคือ เสียงแหลมลดลง เกิดการฮัม และน้ำหนักมาก จะนำไปใช้งานเฉพาะ เช่น ใช้ในระบบส่งเสียงตามสาย (PA) หรืองานที่ต้องมีการปรับอิมพีแดนซ์ของลำโพง

3.7.2.2 วงจรขยายเสียงแบบคอมพลีเมนทารี (Complementary Amplifier)


วงจรรขยายเสียงแบบคอมพลีเมนทารี เป็นวงจรรขยายเสียงที่พัฒนามาจากวงจรรขยายเสียงแบบพุช – พูล ที่การทำงานของวงจรต้องใช้หม้อแปลงทำให้คุณภาพของเสียงแหลมลดลง เกิดปัญหาการฮัมของสัญญาณเสียงและหม้อแปลงมีขนาดใหญ่ น้ำหนักมาก ไม่สะดวกในการใช้งาน การพัฒนางวงจรรขยายเสียงแบบคอมพลีเมนทารีคือ วงจรรขยายที่ตัดหม้อแปลงทิ้งไปทั้งหมดในการทำงานของวงจรรขยายไม่มีหม้อแปลงเข้ามาเกี่ยวข้องเลย ทำให้สามารถจัดวงจรรขยายให้ตอบสนองความถี่เสียงได้ตลอดย่าน และวงจรรขยายแบบคอมพลีเมนทารีนับเป็นวงจรรขยายเสียงที่ให้คุณภาพเสียงที่ดีที่สุด จึงเป็นวงจรรขยายเสียงที่นิยมใช้งานกันอย่างแพร่หลาย

วงจรพื้นฐานของเครื่องขยายเสียงแบบคอมพลีเมนทารี จะประกอบด้วยทรานซิสเตอร์ต่างชนิดกับสองตัวคือชนิด NPN และ PNP ต่อร่วมกัน หรืออาจเป็นมอสเฟตต่างชนิดกันสองตัวคือชนิด P-Channel กับ N-Channel ก็ได้ โดยเอาขา E ของทรานซิสเตอร์ทั้งสองตัวหรือขา C ของทรานซิสเตอร์ทั้งสองตัวต่อกันเป็นจุดออกเอาต์พุตของวงจร ถ้าเป็นเฟทก็อาจเอาขา S ของเฟททั้งสองตัวหรือขา D ของเฟททั้งสองตัวต่อกันเป็นจุดออกเอาต์พุตของวงจร ขา C ของทรานซิสเตอร์ PNP รับแรงดันไฟลบ (-) ขา C ของทรานซิสเตอร์ NPN รับแรงดันไฟบวก (+)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ก. วงจรพื้นฐาน



ข. วงจรใช้งาน

รูปที่ 3.52 วงจรขยายคอมพิลิมেন্টารีแบบคลาส AB

จากรูปที่ 3.52 ก. เป็นวงจรขยายคอมพิลิมেন্টารีพื้นฐาน ถูกจุดไบอัสแบบคลาส AB โดยจ่ายไบอัสตรงจำนวนหนึ่งให้ขา B ของทรานซิสเตอร์ Q_1 และ Q_2 ทำให้ Q_1, Q_2 นำกระแสอยู่จำนวนหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรียกกระแสที่ไหลผ่าน (Idle Current) ซึ่งเป็นกระแสที่ไหลผ่าน Q_1 และ Q_2 ในขณะที่ไม่มีสัญญาณเสียงป้อนเข้ามาที่อินพุท ทรานซิสเตอร์ Q_1 และ Q_2 จะทำงานตลอดเวลา

เมื่อมีสัญญาณเสียงป้อนเข้ามาที่อินพุท สัญญาณเสียงช่วงบวกจะไปทำให้ Q_1 นำกระแสมากขึ้น Q_2 จะคัทออฟ Q_1 ขยายสัญญาณเสียงช่วงบวกออกเอาที่พุท สัญญาณเสียงช่วงลบจะไปทำให้ Q_2 นำกระแสมากขึ้น Q_1 จะคัทออฟ Q_2 ขยายสัญญาณเสียงช่วงลบออกเอาที่พุท ได้สัญญาณเสียงที่ถูกขยายแล้วออกเอาที่พุทโดยไม่ผิดเพี้ยน


จากรูปที่ 3.52 ข. การจ่ายไบอัสแบบคลาส AB ของวงจรใช้งาน จะใช้ตัวต้านทาน R_1 , R_2 และ R_3 ต่อเป็นวงจรเป็นแบบวงจรแบ่งแรงดัน (Voltage Divider) แบ่งแรงดันป้อนให้กับขา B ของ Q_1 และ Q_2 เป็นไบอัสตรง มี R_3 เป็นตัวจ่ายไบอัสให้ขา B ของ Q_1 , Q_2 มี R_1 , R_2 เป็นตัวจำกัดกระแสให้มีกระแสไหลผ่าน R_2 มากหรือน้อย ทำให้ขา B ของ Q_1 และ Q_2 ได้รับไบอัสตรงมากหรือน้อย มีกระแสไหลผ่าน Q_1 และ Q_2 มากหรือน้อย จะต้องจัดค่าให้พอเหมาะเพื่อที่จะให้การทำงานของวงจรขยายสมบูรณ์ที่สุด และ R_1 , R_2 ยังเป็นตัวกำหนดแรงดันที่จะทำให้ทรานซิสเตอร์ Q_1 และ Q_2 ทำงานเท่ากันหรือสมดุลกัน เพื่อที่จะทำให้การขยายสัญญาณเสียงออกเอาที่พุทเท่ากันทั้งช่วงบวกและช่วงลบ

3.7.3 ชนิดของเครื่องขยายคอมพลีเมนทารี

เครื่องขยายแบบคอมพลีเมนทารี คือเครื่องขยายที่ไม่มีหม้อแปลงเข้ามาเกี่ยวข้องในการทำงาน ดังนั้นจะใช้หลักการของหม้อแปลงช่วงในการจัดเฟสของสัญญาณเสียงให้ถูกต้องก่อนนำไปขยายในวงจรขยายเสียง หรือดังนั้นจึงต้องจัดวงจรขยายแบบใหม่แบบคอมพลีเมนทารีให้ทำงานได้สมบูรณ์และถูกต้อง สามารถจัดได้ 2 แบบคือ

1. แบบ OTL (Output Transformer Less)
2. แบบ OCL (Output Capacitor Less)

3.7.3.1 เครื่องขยายคอมพิลิมินทาร์แบบ OTL



รูปที่ 3.53 วงจรขยายคอมพิลิมินทาร์แบบ OTL

จากรูปที่ 3.53 เป็นวงจรขยายคอมพิลิมินทาร์แบบ OTL (Output Transformer Less) คือ ไม่ใช่หม้อแปลงต่อที่เอาท์พุทในการทำงานของวงจร ดังนั้นจึงต้องใช้คาปาซิเตอร์ C_2 เข้าไปในวงจร โดยต่อระหว่างเอาท์พุทของวงจรขยายกับลำโพงเพื่อให้วงจรขยายสามารถทำการขยายสัญญาณได้ทั้งช่วงบวกและช่วงลบ C_2 ที่จะนำไปใช้งานจะต้องมีความจุสูงเป็นแบบอิเล็กโทรไลต์ ค่าความจุที่นิยมใช้มีค่าประมาณ $1,000 \mu F$, $2,288 \mu F$, $4,700 \mu F$ หรือมากกว่า

การทำงานของวงจรตามรูปที่ 3.53 อธิบายได้ดังนี้ เมื่อมีสัญญาณเสียงช่วงบวกป้อนเข้ามาที่อินพุท ทำให้จุด B มีศักย์เป็นบวกมากขึ้น ส่งผลให้จุด A มีศักย์เป็นบวกมากขึ้นเช่นกัน สัญญาณเสียงช่วงบวกนี้จะทำให้ขา B ของ Q_1 ได้รับไบอัสตรงมากขึ้น นำกระแสมากขึ้น ส่วนขา B ได้รับไบอัสกลับจะคัทออฟ มีกระแสไหลจาก $+V_{cc}$ ไป Q_1 , R_4 และ C_2 ผ่านลำโพงลงกราวด์ C_2 จะประจุไฟไว้เท่ากับ $+V_{cc}$ มีศักย์ตกคร่อมด้านซ้ายบวกด้านขวาลบ กระแสไหลผ่านลำโพงในครั้งนี้นำให้ลำโพงเคลื่อนที่ไปในทิศทางหนึ่ง

เมื่อมีสัญญาณเสียงช่วงลบป้อนเข้ามาที่อินพุท ทำให้จุด B มีศักย์เป็นบวกน้อยลง คือมีศักย์ลบมากขึ้นส่งผลให้จุด A มีศักย์เป็นลบมากขึ้นเช่นกัน สัญญาณเสียงช่วงลบนี้จะทำให้ขา B ของ Q_1 ได้รับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไบอัสกลับจะคัทออฟ ส่วนขา B ของ Q_2 ได้รับไบอัสตรงมากขึ้น นำกระแสมากขึ้น ทำให้ C_2 คายประจุ จากขั้วบวกซ้ายมือผ่าน R_5 และ Q_2 ลงกราวด์ ขึ้นไปลำโพง กระแสครบวงจรที่ขั้วลบของ C_2 กระแสไหล ผ่านลำโพงในครั้งนีทำให้ลำโพงเคลื่อนที่ไปในทิศทางหนึ่งตรงข้ามกับครั้งแรกได้สัญญาณเสียงออก ลำโพงทั้งช่วงบวกและช่วงลบ

ตัวต้านทาน R_1 , R_2 และ R_3 ต่อเป็นวงจรเป็นแบบวงจรแบ่งแรงดัน (Voltage Divider) เพื่อจ่ายไบอัสให้ขา B ของ Q_1 และ Q_2 R_4 และ R_5 เป็นตัวต้านทานเสถียร (Stabilizing Resistor) ช่วยควบคุมกระแส I_C ทำให้ทรานซิสเตอร์ Q_1 และ Q_2 ทำงานคงที่ต่ออุณหภูมิและมีเสถียรภาพในการทำงานมากขึ้น ค่าความต้านทานที่จะนำมาใช้ต้องมีค่าต่ำไม่ควรเกิน 1 โอห์ม



รูปที่ 3.54 วงจรใช้งานของวงจรขยายคอมพลีเมนทารี OTL

จากรูปที่ 3.54 เป็นวงจรใช้งานของวงจรขยายคอมพลีเมนทารี แบบ OTL จะแตกต่างกับวงจรตามรูปที่ 3.36 ตรงวงจรแบ่งแรงดัน R_1 , R_2 และ R_3 ส่วนในรูปที่ 3.37 ใช้ R_1 , VR_1 , VR_2 , D_1 และ D_2 แทน ช่วยทำให้การทำงานของวงจรสมบูรณ์มากขึ้น

ไดโอด D_1 และ D_2 ทำหน้าที่เป็นวงจรไบอัสอัตโนมัติ (Automatic Bias)


VR_1 เป็นตัวต้านทานแบบปรับค่าได้ ทำหน้าที่ปรับเสริมไบอัสร่วมกับ D_1 และ D_2 ทำให้มีกระแสเนื้อที่ผ่าน Q_1 และ Q_2 พอเหมาะและถูกต้อง ถ้าปรับ VR_1 มีค่ามากขึ้น แรงดันไบอัสที่ตกคร่อม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุด A , B จะสูงขึ้น ทำให้มีกระแสไหลผ่าน Q_1, Q_2 มากขึ้น Q_1 และ Q_2 จะทำงานมากขึ้น จะเกิดความร้อนในตัว Q_1, Q_2 อัตราการขยายของ Q_1, Q_2 ลดลง ถ้าปรับ VR_1 มีค่าน้อย แรงดันไบอัสที่ตกคร่อมจุด A , B จะน้อยลง ทำให้มีกระแสไหลผ่าน Q_1, Q_2 น้อยลง Q_1 และ Q_2 จะทำงานน้อยลง อาจทำให้ Q_1, Q_2 ขยายสัญญาณเกิดความผิดเพี้ยนได้ ดังนั้น จึงต้องปรับค่าให้ได้พอเหมาะ

VR_2 เป็นตัวต้านทานแบบปรับค่าได้ ทำหน้าที่ปรับความสมดุลของไบอัสที่จ่ายให้ขา B ของ Q_1 และ Q_2 ทำให้ Q_1, Q_2 มีการทำงานที่เท่ากัน คือ นำกระแสเท่ากัน มีค่าความต้านทานระหว่างรอยต่อขา C,E เท่ากัน เพื่อที่จะทำให้การขยายสัญญาณเสียงทั้งช่วงบวกและช่วงลบถูกขยายออกเอาที่พุทเท่ากัน ถ้าปรับ VR_2 มีค่ามากเกินไป ไบอัสไฟบวกจะจ่ายให้จุด A , B มากขึ้น ทำให้ Q_1 นำกระแสมากกว่า Q_2 เมื่อนำไปใช้ในการขยายสัญญาณเสียง สัญญาณเสียงช่วงบวกจะถูกขยายออกเอาที่พุทมากกว่าสัญญาณเสียงช่วงลบ ถ้าปรับ VR_2 มีค่าน้อยเกินไป ไบอัสไฟบวกจะจ่ายให้จุด A , B น้อยลง ทำให้ Q_2 นำกระแสมากกว่า Q_1 เมื่อนำไปใช้ในการขยายสัญญาณเสียง สัญญาณเสียงช่วงลบจะถูกขยายออกเอาที่พุทมากกว่าสัญญาณเสียงช่วงบวก ทำให้เกิดความไม่สมดุลในวงจรขยายเสียง

การปรับ VR_2 ที่ถูกต้องจะต้องปรับให้ Q_1 และ Q_2 ทำงานเท่ากัน เพื่อให้สัญญาณเสียงถูกขยายออกเอาที่พุทเท่ากัน การตรวจเช็คสถานะการทำงานของ Q_1 และ Q_2 ของวงจรขยายคอมพลีเมนทารีแบบ OTL ทำได้โดยวัดไฟตกคร่อมจุดกึ่งกลางเอาที่พุทของเครื่องขยายเสียงเทียบกับกราวด์ ดังรูปที่ 3.55



ก. การต่อวงจรเพื่อปรับแต่ง VR_2

ข. วงจรเปรียบเทียบ

รูปที่ 3.55 การปรับแต่ง VR_1 ให้วงจรขยายทำงานสมดุลกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.55 ก. เป็นการต่อวงจรเพื่อปรับแต่ง VR_2 โดย short อินพุตลงกราวด์ เพื่อกันสัญญาณรบกวนแทรกเข้ามา ส่วนที่เอาท์พุตตรงจุด X ให้ใช้ดีซีโวลท์มิเตอร์ (V_{DC}) วัดคร่อมจุด X เทียบกับกราวด์ โดยใส่ขั้วบวกของโวลท์มิเตอร์เข้าที่จุด X ขั้วลบลงกราวด์ หรืออาจจะวัดคร่อมจุด X เทียบกับแหล่งจ่าย $-V_{CC}$ ก็ได้ ที่ขั้วเอาท์พุตจะต่อลำโพงหรือไม่ต่อก็ได้


การปรับแต่ง VR_2 ให้สังเกตแรงดันที่ดีซีโวลท์มิเตอร์วัดได้ ปรับ VR_2 จนกระทั่งอ่านแรงดันได้เท่ากับครึ่งหนึ่งของแหล่งจ่ายคือ $\frac{V_{CC}}{2}$ นั้นหมายถึง ทรานซิสเตอร์ Q_1 ทำงานเท่ากับ Q_2 จะเปรียบได้กับวงจรตามรูปที่ 3.55 ข. ถ้าความต้านทาน $R_1 = R_2$ แล้วแรงดันที่ตกคร่อม R_1 ต้องเท่ากับแรงดันที่ตกคร่อม R_2 เมื่อเอาดีซีโวลท์มิเตอร์วัดคร่อมตัวต้านทานตัวใดตัวหนึ่ง ย่อมได้ค่าแรงดันเท่ากับ $\frac{V_{CC}}{2}$ เสมอ ก่อนการใช้งานควรขยายเสียงคอมพลิเม็นทารีแบบ OTL ทุกครั้ง จะต้องมีการตรวจเช็คและมีการปรับแต่งเสียก่อน จึงสามารถเอาวงจรขยายไปใช้งานได้

ข้อดีของวงจร OTL คือ เมื่อทรานซิสเตอร์ Q_1 และ Q_2 ตัวใดตัวหนึ่ง short จะไม่ทำให้ลำโพงเกิดความเสียหาย เพราะ ไม่มีกระแสไหลผ่านลำโพง เนื่องจาก C_2 ช่วยกันแรงดันไฟตรงไม่ให้จ่ายไปที่ลำโพง

ข้อเสียของวงจร OTL มี C_2 ด้านความถี่ต่ำให้ผ่านออกลำโพงได้น้อย ทำให้สัญญาณเสียงความถี่ต่ำหรือเสียงทุ้มในวงจรน้อยลง คือตอบสนองความถี่ต่ำไม่ค่อยดี

3.7.3.2 เครื่องขยายคอมพลิเม็นทารีแบบ OCL

จากข้อเสียของเครื่องขยายเสียงแบบ OTL ที่มี C_2 ด้านความถี่ต่ำให้ออกเอาท์พุตน้อยดังกล่าว จึงได้มีการดัดแปลงวงจรขยายคอมพลิเม็นทารีใหม่จากแบบ OTL มาเป็นแบบ OCL (Output Capacitor Less) คือ ไม่มีตัวเก็บประจุต่อที่เอาท์พุต โดยตัด C_2 ตัวที่ต่ออันดับกับลำโพงทิ้ง และต่อวงจรเข้ากับเอาท์พุตของวงจรโดยตรง



รูปที่ 3.56 วงจรขยายคอมพลีเมนทารีแบบ OCL

จากรูปที่ 3.56 เป็นวงจรขยายคอมพลีเมนทารีแบบ OCL โดยตัด C ที่ต่ออันดับกับลำโพงทิ้งและต่อลำโพงเข้าที่เอาต์พุตของวงจรหรือจุด X โดยตรง ดังนั้นการทำงานของวงจรที่ใช้ C ภายประจู่ใช้ไม่ได้แล้ว ถ้ายังคงจ่ายแหล่งจ่ายแรงดัน V_{CC1} ให้วงจร OCL เป็น 2 จุด จุดแรกจ่ายบวก V_{CC1} เข้าขา C ของ Q_1 ขั้วลบ V_{CC1} ลงกราวด์ จุดที่สองจ่ายลบ V_{CC2} เข้าขา C ของ Q_2 ขั้วบวก V_{CC2} ลงกราวด์ ดังนั้นขั้วกราวด์จะมีทั้งขั้วลบและขั้วบวก กราวด์จะเป็นลบเมื่อพิจารณาเทียบกับขั้วบวก V_{CC1} และ กราวด์จะเป็นบวกเมื่อพิจารณาเทียบกับขั้วลบ V_{CC2}

ไดโอด D_1 และ D_2 ทำหน้าที่เป็นวงจรไบอัสอัตโนมัติ (Automatic Bias)


R_1, R_2 เป็นตัวจำกัดกระแสแต่ให้มีกระแสผ่าน D_1 และ D_2 มากหรือน้อย ทำให้ขา B ของ D_1, D_2 ได้รับไบอัสตรงมากหรือน้อย ควบคุมให้กระแสเฉื่อยไหลผ่าน D_1, D_2 มากหรือน้อย และยังเป็นตัวกำหนดแรงดันที่จะทำให้ทรานซิสเตอร์ Q_1 และ Q_2 ทำงานเท่ากัน VR_1 ทำหน้าที่ปรับเสริมแรงดันไบอัสกับ D_1 และ D_2 ทำให้กระแสเฉื่อยที่ผ่าน Q_1, Q_2 มีค่าพอเหมาะและถูกต้อง

การทำงานของวงจรตามรูปที่ 3.56 อธิบายได้ดังนี้ เมื่อมีสัญญาณเสียงช่วงบวกป้อนเข้ามาที่อินพุต จุด B จะมีศักย์เป็นบวกมากขึ้น ส่งผลให้จุด A มีศักย์เป็นบวกมากขึ้นเช่นกัน สัญญาณเสียงช่วงบวกนี้จะทำให้ขา B ของ Q_1 ได้รับไบอัสตรงมากขึ้น นำกระแสมากขึ้น ส่วนขา B ของ Q_2 ได้รับไบอัสล็กก็่จะคัทออฟ มีกระแส I_{C1} ไหลจาก $+V_{CC1}$ ไป Q_1 และ R_3 ผ่านลำโพงลงกราวด์ ลำโพงเคลื่อนที่ไปในทิศทางหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อมีสัญญาณเสียงช่วงลบป้อนเข้ามาที่อินพุต จุด B จะมีศักย์เป็นบวกน้อยลงคือมีศักย์ลบมากขึ้น ส่งผลให้จุด A มีศักย์เป็นลบมากขึ้นเช่นกัน สัญญาณเสียงช่วงลบนี้จะทำให้ขา B ของ Q_1 ได้รับไบอัสกลับจะคัทออฟ ส่วนขา B ของ Q_2 ได้รับไบอัสตรงมากขึ้น นำกระแสมากขึ้น มีกระแส I_{C2} ไหลจากราวด์ไปลำโพง R_L , Q_2 ครอบวงจรที่ $-V_{CC2}$ มีกระแสไหลผ่านลำโพงในอีกทิศทางหนึ่ง ลำโพงเคลื่อนที่ไปในทิศทางตรงข้ามกับครั้งแรก ได้สัญญาณเสียงออกลำโพงทั้งช่วงบวกและช่วงลบ

วงจรขยาย OCL นี้ จะไม่นิยมใส่ตัวต้านทานปรับค่า VR_2 ระหว่างขา B และ ขา C ของ Q_2 จะนิยมใส่เป็นตัวต้านทานคงที่ เพราะถ้าใส่เป็นตัวต้านทานปรับค่าได้ หากปรับแต่งวงจรไม่ถูกต้องจะมีผลทำให้วงจรเสียหายและส่งผลถึงลำโพงเสียหายไปด้วย เครื่องขยาย OCL นี้ หาก Q_1 และ Q_2 ทำงานผิดปกติ จะส่งผลให้ลำโพงชำรุดเสียหายทันที ดังนั้นก่อนการนำวงจรคอมพิลิมেন্টารีแบบ OCL ไปใช้งานทุกครั้ง ต้องบรรดาตรวจสอบสภาพการทำงานของวงจรเสียก่อน โดยใช้ดีซี โวลท์มิเตอร์ตั้งย่านโวลท์ต่ำ วัดคร่อมจุด X ของเอาต์พุตเทียบกับกราวด์ ขั้วของดีซี โวลท์มิเตอร์จะใส่ขั้วบวกที่จุด X ขั้วลบลงกราวด์ หรือใส่ขั้วลบที่จุด X ขั้วบวกลงกราวด์ อย่างใดอย่างหนึ่งก็ได้ จะต่ออย่างไรให้สังเกตจากเข็มมิเตอร์ชี้ไปทางด้านที่อ่านค่าแรงดันได้ ถ้าต่อแล้วเข็มมิเตอร์ชี้ต่ำกว่า 0 V ก็ให้กลับขั้วของมิเตอร์ใหม่



รูปที่ 3.57 การต่อดีซี โวลท์มิเตอร์เพื่อตรวจสอบสภาพการทำงานของวงจร

จากรูปที่ 3.57 เป็นวงจรการต่อดีซี โวลท์มิเตอร์ เพื่อตรวจสอบเช็ควงจรขยาย OCL ก่อนการต่อลำโพง โดยใช้ตัวต้านทานโหลด R_L ค่าความต้านทาน 8Ω มีค่าทนกำลังไฟได้ประมาณ 10 W ถึง 30 W

ชุดคร่อมแทนลำโพง ต่อดีซี โวลท์มิเตอร์คร่อม R_L และขั้วของอินพุต short ลงกราวด์ ถ้าทรานซิสเตอร์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Q_1 และ Q_2 ทำงานเท่ากันจะวัดแรงดันไฟตรงที่จุดนี้ได้ 0 V หรืออย่างมากไม่ควรเกิน 0.2-0.3 V ถ้าวางจรรยา OCL นี้ปกติ ถ้าวัดแรงดันได้เกินกว่าค่านี้ถือว่าจรรยา OCL นี้ผิดปกติไม่ควรนำวงจรไปใช้งาน จะต้องตรวจเช็คและแก้ไขเสียก่อน

ข้อดีของวงจร OCL คือ สัญญาณเสียงทุกความถี่ สามารถผ่านออกลำโพงได้โดยตรง ทำให้เครื่องขยายประเภทนี้มีคุณภาพเสียงดีกว่าเครื่องขยายแบบอื่นๆ

ข้อเสียของวงจร OCL คือ เมื่อเกิด short ที่ทรานซิสเตอร์ Q_1 และ Q_2 ตัวใดตัวหนึ่งจะทำให้เกิดกระแสไฟตรงจำนวนมากไหลผ่านลำโพง ลำโพงจะชำรุดเสียหายทันทีการแก้ไขข้อเสียดังกล่าวทำได้โดยต่อเพิ่มวงจรป้องกันลำโพงเข้าไป

3.7.4 วงจรไบอัสอัตโนมัติ (Automatic Bias Circuit)

วงจรไบอัสของเครื่องขยายเสียงคอมพลีเมนทารี คือวงจรที่ควบคุมการจ่ายไบอัสให้วงจรรขยายคอมพลีเมนทารีทำงานมีความคงที่ต่ออุณหภูมิ การทำงานของเครื่องขยายเสียงคอมพลีเมนทารีจะเกิดความร้อนขึ้นที่ภาคขยาย ความร้อนนี้จะสะสมมากขึ้นทุกขณะ ถึงแม้ว่าจะใส่แผ่นระบายความร้อน (Heat Sink) เข้าไปช่วยระบายความร้อน ความร้อนก็ยังสะสมเพิ่มขึ้นตลอดเวลาเช่นเดิม ทำให้อัตราการขยายของวงจรลดลง การแก้ไขข้อเสียดังกล่าวจึงต้องใส่วงจรไบอัสอัตโนมัติควบคู่กับแผ่นระบายความร้อนที่เพิ่มเข้าไป จะทำให้ความร้อนถูกควบคุมให้คงที่ตลอดเวลา วงจรไบอัสอัตโนมัติมีด้วยกันหลายชนิด ดังนี้

1. ใช้เทอร์มิสเตอร์
2. ใช้ไดโอดตัวเดียว
3. ใช้ไดโอดสองตัวหรือมากกว่า
4. ใช้ทรานซิสเตอร์

3.7.4.1 วงจรไบอัสอัตโนมัติแบบใช้เทอร์มิสเตอร์

เทอร์มิสเตอร์ (Thermistor) คือ ตัวต้านทานที่จะเปลี่ยนค่าความต้านทานตามอุณหภูมิที่เปลี่ยนแปลงไป แบ่งออกได้เป็น 2 ชนิด คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก. โพลีทีฟ เทอร์มิสเตอร์ (Positive Thermistor) คุณสมบัติของเทอร์มิสเตอร์แบบนี้คือ เมื่ออุณหภูมิค่าความต้านทานของตัวเทอร์มิสเตอร์ก็ต่ำ และเมื่ออุณหภูมิสูง ความต้านทานของตัวเทอร์มิสเตอร์ก็สูง

ข. เนกาทีฟ เทอร์มิสเตอร์ (Negative Thermistor) คุณสมบัติของเทอร์มิสเตอร์แบบนี้คือ เมื่ออุณหภูมิค่าความต้านทานของตัวเทอร์มิสเตอร์จะต่ำ และเมื่ออุณหภูมิสูง ความต้านทานของตัวเทอร์มิสเตอร์จะสูง

เทอร์มิสเตอร์ที่นำมาใช้ในวงจรขยายเสียงคอมพลีเมนทารีเป็นชนิดเนกาทีฟ เทอร์มิสเตอร์หรือเทอร์มิสเตอร์แบบลบ



รูปที่ 3.58 วงจรไบอัสอัตโนมัติแบบเทอร์มิสเตอร์

จากรูปที่ 3.58 เป็นวงจรไบอัสอัตโนมัติแบบใช้เทอร์มิสเตอร์ชนิด เนกาทีฟ โดยต่อร่วมกับแผ่นระบายความร้อนใกล้กับ Q_1 และ Q_2 ตัวเทอร์มิสเตอร์ (TH) ต่อขนานกับ R_2 รวมกันเป็นตัวจ่ายไบอัสให้กับขา B ของ Q_1 และ Q_2 ขณะ TH เย็นจะมีความต้านทานสูง เมื่อต่อขนานกับ R_2 จะได้ค่าความต้านทานรวมสูง จะมีไบอัสจ่ายให้ขา B ของ Q_1 และ Q_2 มาก Q_1 , Q_2 มีกระแสเฉื่อยไหลมากเมื่อทรานซิสเตอร์ Q_1 , Q_2 ร้อนทำให้ TH ร้อนตามไปด้วย ความต้านทานของ TH จะลดลง รวมกับความต้านทาน R_2 ได้ค่าความต้านทานรวมลดลง จะไม่มีไบอัสจ่ายให้ขา B ของ Q_1 และ Q_2 น้อยลง Q_1 , Q_2 มีกระแสเฉื่อยไหลน้อยลง ปรับสภาพการทำงานของวงจรให้ทำงานเป็นปกติมีอัตราขยายคงที่

ทรานซิสเตอร์ Q_1 , Q_2 จะร้อนตลอดเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7.4.2 วงจรไบอัสอัตโนมัติแบบใช้ไดโอดตัวเดียว

วงจรไบอัสอัตโนมัติแบบนี้จะใช้ไดโอดติดกับแผ่นระบายความร้อนใกล้กับทรานซิสเตอร์ภาคเพาเวอร์แอมป์ หรืออาจใช้ทรานซิสเตอร์ที่สามารถยึดติดกับแผ่นระบายความร้อนได้ นำมาตัดขา C หรือขา E ขาใดขาหนึ่งออกให้เหลือเป็นไดโอดใช้เป็นไบอัสอัตโนมัติก็ได้ คุณสมบัติของไดโอดจะเหมือนกับเทอร์มิสเตอร์แบบเนกาทีฟ คือขณะอุณหภูมิมีความต้านทานในตัวไดโอดจะสูง ขณะอุณหภูมิสูงความต้านทานในตัวไดโอดจะต่ำ



รูปที่ 3.59 วงจรไบอัสอัตโนมัติแบบใช้ไดโอดตัวเดียว

จากรูปที่ 3.59 เป็นวงจรไบอัสอัตโนมัติแบบใช้ไดโอด D_1 ติดกับแผ่นระบายความร้อนใกล้กับ Q_1 และ Q_2 ขณะทรานซิสเตอร์ Q_1 , Q_2 ยังไม่ร้อน ไดโอด D_1 มีความต้านทานสูง ต่ออันดับกับ VR_1 รวมกันเป็นวงจรจ่ายไบอัสให้ขา B ของ Q_1 และ Q_2 Q_1 , Q_2 จะนำกระแสไหลผ่าน Q_1 , Q_2 ค่าหนึ่งเมื่อ Q_1 , Q_2 นำกระแสเกิดความร้อนขึ้น ค่าความต้านทานในตัว Q_1 , Q_2 ลดลง มีกระแสไหลผ่าน Q_1 , Q_2 มากขึ้น D_1 จะได้รับความร้อนด้วย ทำให้ค่าความต้านทานของตัว D_1 ลดลง ร่วมกับ VR_1 ทำให้ค่าความต้านทานรวมลดลง ไบอัสให้ขา B ของ Q_1 และ Q_2 ก็จะลดลงด้วย Q_1 , Q_2 จะมีกระแสไหลลดลง ปรับสภาพการทำงานของวงจรให้ทำงานเป็นปกติมีอัตราขยายคงที่

VR_1 เป็นตัวปรับกระแสไหลผ่าน Q_1 , Q_2 มีค่ามากน้อยตามต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7.4.3 วงจรไบอัสอัตโนมัติแบบใช้ไดโอดสองตัวหรือมากกว่า

วงจรไบอัสแบบนี้ไดโอดไม่ได้ติตร่วมกับแผ่นระบายความร้อนแต่ต้องอยู่ในวงจรร่วมกับตัวอื่นๆของวงจรขยาย ดังนั้นจะใช้หลักการของความร้อนเปลี่ยนค่าความต้านทานของตัวไดโอดไม่ได้ จึงต้องใช้หลักการของสวิตช์คร่อมเปลี่ยนค่าความต้านทานของตัวไดโอด ไดโอดที่นำมาใช้อาจจะมีสองตัวหรือมากกว่าก็ได้ขึ้นอยู่กับกรออกแบบวงจร



รูปที่ 3.60 วงจรไบอัสอัตโนมัติแบบใช้ไดโอดสองตัว

จากรูปที่ 3.60 เป็นวงจรไบอัสอัตโนมัติแบบใช้ไดโอดสองตัว D_1 และ D_2 ต่อร่วมกับ VR_1 และ ต่ออยู่ในวงจรบนแผ่นปริ้นท์ร่วมกับอุปกรณ์อื่นๆ การทำงานของวงจรอธิบายได้ดังนี้

เมื่อ Q_1 และ Q_2 นำกระแสยังไม่เกิดความร้อน จะมีสวิตช์คร่อม D_1 และ D_2 ที่จุด A, B ค่าหนึ่งคงที่ จ่ายเป็นไบอัสให้ Q_1, Q_2 นำกระแสมีกระแสเฉื่อยไหลค่าหนึ่ง Q_1, Q_2 เมื่อนำกระแสจะเกิดความร้อนมากขึ้น ทำให้ค่าความต้านทานในตัวทรานซิสเตอร์ลดลง กระแสเฉื่อยจะไหลผ่าน Q_1, Q_2 มากขึ้น ผลจาก Q_1, Q_2 นำกระแสมากขึ้น จะทำให้จุด A มีศักย์เป็นบวกมากขึ้น จุด B มีศักย์เป็นลบมากขึ้น จ่ายเป็นไบอัสตรงให้ D_1 และ D_2 มากขึ้น D_1, D_2 นำกระแสมากขึ้น ความต้านทานในตัว D_1, D_2 ลดลง สวิตช์คร่อมจุด A, B ค่าคง จ่ายไบอัสให้ขา B ของ Q_1, Q_2 น้อยลง กระแสเฉื่อยที่ไหลผ่าน Q_1, Q_2 ลดลง ปรับสภาวะการทำงานเข้าสู่สภาวะปกติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VR, เป็นตัวปรับกระแสเฉื่อยไหลผ่าน Q₁, Q₂ มีค่ามากขึ้นตามต้องการ

3.7.4.4 วงจรไบอัสอัตโนมัติแบบใช้ทรานซิสเตอร์

วงจรไบอัสแบบนี้ใช้ทรานซิสเตอร์ควบคุมไบอัสอัตโนมัติ จะใช้หลักการของความร้อนเปลี่ยนแปลงค่าความต้านทานในตัวทรานซิสเตอร์ก็ได้ หรือใช้หลักการของศักย์ตกคร่อมเปลี่ยนแปลงค่าความต้านทานในตัวทรานซิสเตอร์ก็ได้



รูปที่ 3.61 วงจรไบอัสอัตโนมัติแบบใช้ทรานซิสเตอร์


จากรูปที่ 3.61 เป็นวงจรไบอัสอัตโนมัติแบบใช้ทรานซิสเตอร์ Q₁ เป็นตัวควบคุมไบอัสโดยอัตโนมัติ จะต่อลงในแผ่นปริ้นท์ร่วมกับอุปกรณ์อื่นๆก็ได้ การทำงานอธิบายได้ดังนี้

เมื่อจ่ายไฟเข้าวงจรจะมีศักย์ตกคร่อมจุด A , B ค่าหนึ่งจ่ายเป็นไบอัสให้ขา B ของ Q₁ และ Q₂ ทำให้ Q₁ , Q₂ นำกระแส มีกระแสเฉื่อยไหลค่าหนึ่ง ทรานซิสเตอร์ Q₁ และ Q₂ นำกระแสจะเกิดความร้อนขึ้น ความต้านทานในตัว Q₁ , Q₂ ลดลง กระแสเฉื่อยไหลมากขึ้น จากการที่ความต้านทานของ Q₁ , Q₂ ลดลง ทำให้จุด A มีศักย์เป็นบวกมากขึ้น จุด B มีศักย์เป็นลบมากขึ้น ไบอัสที่จ่ายให้ขา B ของ Q₁ จะมากขึ้น Q₁ นำกระแสมากขึ้น ความต้านทานระหว่างรอยต่อ C,E ของ Q₁ ลดลง มีศักย์ตกคร่อม Q₁

ลดลง ไบอัสที่จ่ายให้ขา B ของ Q_2 และ Q_3 ลดลง ไปควบคุมให้ Q_2, Q_3 นำกระแส มีกระแสเพียงไหลน้อยลง ปรับสภาพการทำงานเข้าสู่สภาวะปกติ

3.7.5 วงจรดาร์ลิ่งตัน (Darlington)

วงจรดาร์ลิ่งตัน คือ วงจรขยายสัญญาณที่มีการขยายสัญญาณสองภาคต่อเนื่องกัน ช่วยเพิ่มอัตราขยายสัญญาณให้กับวงจรมากขึ้น ในการส่งผ่านสัญญาณของเครื่องขยายเสียงจากภาคไดรเวอร์ไปภาคเพาเวอร์แอมป์นิยมต่อวงจรขยายแบบดาร์ลิ่งตัน การต่อวงจรแบบดาร์ลิ่งตัน โดยขา B ของทรานซิสเตอร์ตัวแรกเป็นอินพุตรับสัญญาณเข้าขา C หรือขา E ของทรานซิสเตอร์ตัวแรกต่อเข้าขา B ของทรานซิสเตอร์ตัวที่สอง ขา E ของทรานซิสเตอร์ตัวที่สอง รับแรงไฟบวกหรือแรงไฟลบแล้วแต่ชนิดของทรานซิสเตอร์ ขา C หรือขา E ของทรานซิสเตอร์ทั้งสองที่เหลื้ต่อร่วมกัน รับแรงไฟบวกหรือแรงไฟลบแล้วแต่ชนิดของทรานซิสเตอร์ วงจรดาร์ลิ่งตันสามารถต่อได้เป็น 4 แบบ คือ (1) NPN – NPN (2) PNP – PNP (3) NPN – PNP (4) PNP – NPN



รูปที่ 3.62 วงจรดาร์ลิ่งตันแบบต่างๆ

ก) NPN-NPN = NPN ข) PNP-PNP = PNP ค) NPN-PNP = NPN ง) PNP-NPN = PNP

จากรูปที่ 3.62 เป็นวงจรดาร์ลิ่งตันเบื้องต้น 4 แบบ บางแบบใช้ทรานซิสเตอร์ชนิดเดียวกันทั้งสองตัว บางแบบใช้ทรานซิสเตอร์ต่างชนิดกัน แต่อย่างไรก็ตาม การต่อวงจร การทำงาน และการขยายสัญญาณเหมือนกัน โดยทรานซิสเตอร์ Q_1 รับสัญญาณเข้ามาที่ขา B ขยายสัญญาณแล้วส่งต่อไปให้ขา B ของ Q_2 ขยายสัญญาณอีกต่อหนึ่งแล้วจึงส่งออกเอาที่พห ส่วน R_1 และ R_2 มักจะนิยมต่อไว้ดังรูป เพื่อลด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลของกระแสรั่วของรอยต่อ C R₁ จะมีค่าประมาณ 1 ΩK – 10 ΩK และ R₂ มีค่าประมาณ 10 Ω - 500 Ω

ทรานซิสเตอร์บางเบอร์จะประกอบด้วยทรานซิสเตอร์ 2 ตัวต่อกันแบบคาร์ลอสตัน พร้อมกับ R₁ และ R₂ อยู่ในชิปเดียวกัน ซึ่งมีให้เลือ ใช้งานทั้ง NPN หรือ PNP และมีอัตราการทนกำลังสูงเฉลี่ยตั้งแต่ 0.2 W จนถึงมากกว่า 300 W ทรานซิสเตอร์คาร์ลอสตันที่อยู่บนชิปเดียวกันจะเป็นแบบที่ใช้ทรานซิสเตอร์ชนิดเดียวกัน (NPN - PNP หรือ PNP - PNP)

คาร์ลอสตันทรานซิสเตอร์ซึ่งใช้ทรานซิสเตอร์ชนิดเดียวกันจะต้องการแรงดันไบอัสเพื่อที่จะทำให้เกิดกระแสไหลจะมีค่าประมาณ 1.4 V

การนำทรานซิสเตอร์ต่างชนิดมาต่อเป็นวงจรคาร์ลอสตันอาจทำได้ดังรูปที่ 3.45 ค. และ 3.45 ง. ในการต่อวงจรดังกล่าวถูกเรียกว่า การต่ออาร์ลิงตันผกผัน (Inverse Darlington) การต่อแบบคาร์ลอสตันผกผันจะมีข้อดีว่าการต่อคาร์ลอสตันแบบธรรมดา 2 ประการ คือ 1) คาร์ลอสตันผกผันต้องการแรงดันไบอัสเหมือนทรานซิสเตอร์เพียงตัวเดียวซึ่งจะมีค่าเท่ากับ V_{BE(Q1)} 2) แรงดัน V_{CE(SAT)} จะมีค่าต่ำกว่าคาร์ลอสตันธรรมดา ทำให้ได้ประสิทธิภาพสูงกว่า



รูปที่ 3.63 การต่อวงจรภาคไดรเวอร์และภาคเพาเวอร์แอมป์

จากรูปที่ 3.63 เป็นการต่อวงจรภาคไดรเวอร์และภาคเพาเวอร์แอมป์ โดยภาคไดรเวอร์ Q₁ และ Q₂ ต่อวงจรเป็นแบบคอมพลีเมนทารี และภาคเพาเวอร์แอมป์ Q₃ และ Q₄ ก็ต่อวงจรเป็นแบบคอมพลีเมน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเชื่อมเดียวกับ การส่งผ่านจาก Q_1 ไป Q_3 ต้องวงจรเป็นแบบ NPN – NPN การส่งส่งผ่านจาก Q_2 ไป Q_4 ต้องวงจรเป็นแบบ PNP – PNP ภาคไดรเวอร์ Q_1 และ Q_2 ทำหน้าที่เพิ่มความแรงของสัญญาณให้มากขึ้น และจัดเฟสของสัญญาณให้ถูกต้องก่อนส่งต่อไปภาคเพาเวอร์แอมป์ ภาคเพาเวอร์แอมป์ Q_3 และ Q_4 ทำหน้าที่ขยายสัญญาณเป็นภาคสุดท้ายให้มีความแรงมากที่สุดและไม่ผิดเพี้ยนไปจับคันลำโพงให้ทำงาน


3.7.6 ชนิดของวงจรขยายคอมพลิเมนต์ารีพุช-พูลแบบคาร์ดิ้งตัน

การจัดวงจรขยายแบบคอมพลิเมนต์ารี จะต้องมีการส่งผ่านสัญญาณเสียงจากภาคไดรเวอร์ไปภาคเพาเวอร์แอมป์ และในแต่ละภาค วงจรขยายก็ถูกต้องวงจรเป็นแบบคอมพลิเมนต์ารี ในส่วนของวงจรคอมพลิเมนต์ารีพุช-พูลแบบคาร์ดิ้งตัน จะมีการจัดวงจรแตกต่างกันแบ่งได้เป็น 2 แบบคือ

1. คอมพลิเมนต์ารีแบบสมมาตร (Symmetry Complementary)
2. กึ่งคอมพลิเมนต์ารี (Quasi Complementary)

3.7.6.1 คอมพลิเมนต์ารีแบบสมมาตร (Symmetry Complementary)

การจัดวงจรคอมพลิเมนต์ารีแบบสมมาตร (Symmetry Complementary) คือการจัดวงจรคอมพลิเมนต์ารีที่ใช้ทรานซิสเตอร์ชนิดเดียวกันคือแบบคาร์ดิ้งตัน การสังเกตรูปของคอมพลิเมนต์ารีแบบสมมาตรให้สังเกตที่ภาคขยายเพาเวอร์แอมป์เป็นหลัก



รูปที่ 3.64 วงจรคอมพลิเมนต์ารีแบบสมมาตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 3.64 เป็นวงจรถยายเสียงคอมพลิเมนต์ารีแบบสมมาตร โดยสังเกตที่ทรานซิสเตอร์ จะต่อแบบคาร์ลิงตันชนิดเดียวกันทั้งหมด Q_3 จะขยายสัญญาณช่วงบวก Q_4 จะขยายสัญญาณช่วงลบ โดยทำการขยายสัญญาณได้ตามสภาวะสัญญาณเชิงปกติและเป็นแบบที่ใช้งานกันแพร่หลาย

ข้อดีของวงจรถยายเสียงที่ไหลผ่านลำโพงทั้งช่วงบวกที่ผ่านจาก Q_3 และช่วงลบที่ผ่านจาก Q_4 ของสัญญาณเสียงเป็นกระแสโวลต์ (I_E) ทั้งคู่ ทำให้สัญญาณเสียงที่ออกลำโพงสมดุลและเท่ากันทั้งข้างบวกและช่วงลบ

ข้อเสียของวงจรถยายทรานซิสเตอร์ภาคเพาเวอร์แอมป์ที่มีกำลังขยายสูงๆต่างชนิดกันกับ NPN ที่มีคุณสมบัติเหมือนกัน (Match Pair) มาจับคู่ได้ยาก ถ้ามีก็มีขีดจำกัดในการจับคู่ใช้งาน

3.7.6.2 วงจรถยายคอมพลิเมนต์ารี (Quasi Complementary)

จากข้อเสียของวงจรถยายคอมพลิเมนต์ารีแบบสมมาตร ในเรื่องทรานซิสเตอร์ภาคเพาเวอร์แอมป์ใช้ต่างชนิดกัน มีขีดจำกัดในการจับคู่ทรานซิสเตอร์ใช้งาน จึงได้ดัดแปลงวงจรถยายเป็นแบบกึ่งคอมพลิเมนต์ารี โดยใช้ทรานซิสเตอร์ชนิดเดียวกัน จะเป็น PNP ทั้งคู่ หรือ NPN ทั้งคู่ก็ได้ ต่อวงจรเป็นภาคเพาเวอร์แอมป์ ช่วยทำให้การจับคู่เหมาะสมมาใช้งานทำได้ง่าย และใช้งานได้อย่างแพร่หลายทั่วไป



รูปที่ 3.65 วงจรถยายคอมพลิเมนต์ารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.65 เป็นวงจรกึ่งคอมพลิเมนท์ารี โดยสังเกตที่ทรานซิสเตอร์ Q_1 และ Q_3 เป็นทรานซิสเตอร์ต่อแบบคาร์ลิงตันธรรมดาและทรานซิสเตอร์ Q_2 และ Q_4 ต่อแบบคาร์ลิงตันผกผัน Q_1 และ Q_2 ทำหน้าที่รับสัญญาณเข้ามาขยายในตัวทรานซิสเตอร์ Q_1 , Q_2 ตัวละครึ่งไซเคิล ซึ่งต้องใช้ทรานซิสเตอร์ต่างชนิดกัน นอกจากนั้น ยังต้องจัดเฟสสัญญาณให้ถูกต้องก่อนส่งไปภาคเพาเวอร์แอมป์

ข้อดีของวงจร ใช้ทรานซิสเตอร์เบอร์เดียวกัน ช่วยลดความยุ่งยากในการหาคู่เหมาะสมมาใช้งานลงได้

ข้อเสียของวงจร สัญญาณเสียงช่วงบวกและช่วงลบที่ผ่านออกลำโพงจะไม่เท่ากันนักเพราะกระแสที่ไหลผ่านลำโพงจาก Q_3 เป็นกระแสอิมิตเตอร์ (I_E) ส่วนกระแสที่ไหลผ่านจากลำโพง Q_4 เป็นกระแสคอลเลคเตอร์ (I_C)


3.8 วงจรกรองความถี่ต่ำผ่าน

ในที่นี้ เราจะใช้เนทเวิร์คแบบ Butterworth ในการกรองเอาเฉพาะความถี่เสียงที่ต้องการ ซึ่งเป็นเนทเวิร์คที่ให้การตอบสนองราบเรียบที่สุด ซึ่งจุดที่จำเป็นมากของเครื่องเสียง โดยสูตร Transfer Function ของ 2nd order Butterworth คือ

$$H(s) = \frac{1}{s^2 + \sqrt{2}s + 1} \quad (3.56)$$

เป็นสมการของ 2nd order Butterworth

ซึ่งสามารถออกแบบเป็นวงจรได้



รูปที่ 3.66 วงจรของ 2nd order Butterworth

จากรูปเราสามารถแทนค่า Transfer function ให้อยู่ในรูปของอุปกรณ์ได้เป็น

$$H(s) = \frac{V_o(s)}{V_{in}(s)} = \frac{1}{S^2 + \frac{1}{RH \cdot CH} S + \frac{1}{LH \cdot CH}} \quad (3.57)$$

ซึ่ง L และ C เหล่านี้ถูกแทนอยู่ในรูปของ s-domain โดย $L=L_s$ $C=1/C_s$ เมื่อนำมาเทียบสัมประสิทธิ์เราจะได้ว่า

$$\begin{aligned} CH &= \frac{1}{\sqrt{2} \cdot RH} = \frac{1}{2\sqrt{2} \cdot \pi \cdot f_c \cdot RH} \rightarrow CL = \frac{1}{2\sqrt{2} \cdot \pi \cdot f_c RL} \\ LH &= \frac{1}{CH} = \frac{\sqrt{2} \cdot RH}{2 \cdot \pi \cdot f_c} \rightarrow L = LH \end{aligned} \quad (3.58)$$

ซึ่งในวงจรนี้เราจะทำการตัดที่ความถี่ 30KHz เราจะหาค่า C ได้มีค่าเท่ากับ $0.47 \mu F$ และ L มีค่าเท่ากับ $60 \mu H$

3.9 ชนิดและโครงสร้างของเฟต

เฟตเป็นอุปกรณ์สารกึ่งตัวนำอีกแบบหนึ่งที่ยิมนำมาใช้ในวงจรขยายสัญญาณ เนื่องจากเฟตมีคุณสมบัติหลายประการที่ดีกว่าทรานซิสเตอร์คือ มีอินพุตอิมพีแดนซ์ค่าสูง ต่อขยายสัญญาณหลายๆภาค ได้ดี มีอัตราขยายสูง สัญญาณรบกวนต่ำ ไม้ไวต่ออุณหภูมิ จากข้อดีหลายประการดังกล่าว ทำให้เฟตมีบทบาทในการพัฒนาอุปกรณ์ด้านอิเล็กทรอนิกส์สมัยมากขึ้น ชนิดของเฟตแบ่งออกได้เป็น 2 ชนิด คือ


1. จังก์ชันเฟต (Junction FET or JFET) หรือเฟตชนิดรอยต่อ
2. มอสเฟต (MOS FET or Metal Oxide Semiconductor FET) หรือเฟตชนิดมอส

3.9.1 จังก์ชันเฟต (JFET)

จังก์ชันเฟต หมายถึงทรานซิสเตอร์แบบเฟต ซึ่งอาศัยคุณสมบัติรอยต่อพี-เอ็น (p-n junction) ที่ส่วนเกต (gate) ช่วยในการควบคุมการทำงานของทรานซิสเตอร์ เช่นควบคุมปริมาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแสที่ไหลทางด้านเอาต์พุตซึ่งจังก์ชันเฟตสามารถแบ่งออกได้เป็น 2 ชนิดคือ N-Channel และ P-Channel ดังรูปที่ 3.66



รูปที่ 3.67 (ก) ภาคตัดขวางของ NFET แบบพลาสมา ชนิดเกตเดี่ยว และ (ข) สัญลักษณ์ของ NJFET และ PJFET

3.9.2 มอสเฟต (MOSFET)

มอสเฟตหมายถึง ทรานซิสเตอร์แบบเฟตซึ่งส่วนเกตเป็น โลหะและถูกแยกจากชั้นของสารกึ่งตัวนำด้วยชั้นของฉนวนออกไซด์ มอสเฟตเป็นทรานซิสเตอร์ที่นำเอาโครงสร้างมอสมาประยุกต์ใช้งาน โดยใช้เป็นส่วนเกตของทรานซิสเตอร์ เพื่ออาศัยผลของสนามไฟฟ้าที่เกตเหนี่ยวนำประจุในสารกึ่งตัวนำทำให้เกิดเป็นชั้นกลับ (Inversion Layer) หรือที่เรียกว่า “แชนแนล” (Channel) ซึ่งเป็นช่องทางเดินของกระแสระหว่างขั้วซอส (Source) และ เดรน (Drain) ความหนาแน่นของประจุที่ถูกเหนี่ยวนำขึ้นมาใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แชนแนลจะขึ้นกับแรงดันที่เกต ดังนั้น แรงดันที่เกตซึ่งเป็นแรงดันด้านอินพุตจึงสามารถควบคุมการไหลกระแสระหว่างซอส-เดรนซึ่งเป็นกระแสด้านเอาต์พุตได้ การทำงานของทรานซิสเตอร์นี้เกิดจากผลของสนามไฟฟ้าที่เกิดในแนวตั้ง จะเหนี่ยวนำให้เกิดแชนแนล และผลของสนามไฟฟ้าระหว่างซอส-เดรนในแนวนอนจะทำให้พาหะในแชนแนลเคลื่อนที่ จึงทำให้ทรานซิสเตอร์สามารถทำงานได้

เมื่อพิจารณาจากลักษณะและโหมดการทำงาน สามารถจัดแบ่งมอสเฟตออกได้เป็น 2 ชนิดคือ

1. มอสเฟตชนิดเอนฮานซ์เมนต์ (Enhancement MOSFET) หมายถึงมอสทรานซิสเตอร์ซึ่งเมื่อแรงดันที่เกตเป็นศูนย์โวลต์ จะไม่มีแชนแนลเกิดขึ้น กระแสเดรนไม่ไหล ทรานซิสเตอร์อยู่ในสถานะ OFF แต่เมื่อเกตได้รับแรงดันที่เหมาะสมและมากพอสนามไฟฟ้าที่เกต จะเหนี่ยวนำให้เกิดแชนแนลขึ้นที่ผิวของสารกึ่งตัวนำและทำให้มีกระแสเดรนไหลได้

2. มอสเฟตชนิดดีพลีชัน (Depletion MOSFET) หมายถึงมอสทรานซิสเตอร์ซึ่งแม้แรงดันที่เกตเป็นศูนย์โวลต์ก็มีแชนแนลเกิดขึ้นได้ ทั้งนี้เนื่องจากการแพร่อะตอมสารเจือเพื่อให้เกิดเป็นแชนแนล ดังนั้นกระแสเดรนสามารถไหลได้แม้แรงดันที่เกตเป็นศูนย์โวลต์


นอกจากนี้เมื่อพิจารณาชนิดของพาหะที่นำกระแสในทรานซิสเตอร์ สามารถจัดแบ่งมอสเฟตได้เป็น 2 ชนิดคือ

1. มอสเฟตชนิดเอ็นแชนแนล (n-channel MOSFET) หรือ เอ็นมอส (NMOS) หมายถึงมอสทรานซิสเตอร์ซึ่งกระแสเกิดจากการนำไฟฟ้าของอิเล็กตรอน ในแชนแนลชนิดเอ็น

2. มอสเฟตชนิดพีแชนแนล (p-channel MOSFET) หรือ พีมอส (PMOS) หมายถึงมอสทรานซิสเตอร์ซึ่งกระแสเกิดจากการนำไฟฟ้าของโฮล ในแชนแนลชนิดพี

3.9.3 คุณสมบัติและการทำงานของมอสเฟตแบบเอนฮานซ์เมนต์

ในตอนนี้จะพิจารณาการทำงานของมอสเฟตแบบเอนฮานซ์เมนต์ชนิดเอ็นแชนแนล โดยจะพิจารณาผลของแรงดันเกต V_G ที่มีต่อการเกิดบริเวณเขตปลอดพาหะและการเกิดแชนแนลที่ผิวสัมผัสระหว่าง SiO_2 -Si และผลของแรงดันเกต V_G กับแรงดันเดรน V_D ที่มีต่อกระแสเดรน I_D




รูปที่ 3.68 ลักษณะ โครงสร้างโดยทั่วไปของมอสเฟตแบบเอ็นแชนแนลที่ชนิดเอ็นแชนแนล
เมื่อไม่มีแรงดัน ไบอัสที่เกต แต่แรงดันเดรนมีค่าเป็นบวก

การให้แรงดัน ไบอัสแกมมอสเฟตทำได้โดย แรงดันที่เกต (V_G) จะถูกไบอัสเพื่อควบคุมให้มีการเหนี่ยวนำประจุพาหะชนิดเดียวกับส่วนซอสและเดรน นั่นคือการควบคุมให้เกิดแชนแนลระหว่างซอสและเดรน ขั้วของซอสและฐานรองจะถูกต่อลงกราวด์ ส่วนเดรนจะได้รับแรงดันซึ่งทำให้รอยต่อพี-เอ็นที่ส่วนเดรนเป็นไบอัสย้อนกลับ (Reverse bias) ดังนั้นกรณีของเอ็นแชนแนล แรงดันที่เกตและแรงดันที่เดรนจึงมีค่าเป็นบวก ในทำนองเดียวกับพีแชนแนล แรงดันที่เกตและแรงดันที่เดรนจะมีค่าเป็นลบ ในที่นี้แรงดันเกต (V_G) หมายถึงแรงดันตกคร่อมระหว่างขั้วเกตและขั้วซอส ซึ่งอาจเขียนแทนด้วย V_{GS} และแรงดันเดรน (V_D) หมายถึงแรงดันตกคร่อมระหว่างขั้วเดรนและขั้วซอส ซึ่งอาจเขียนแทนด้วย V_{DS}

ในกรณีที่ไม่มีแรงดันไบอัสที่เกตหรือแรงดันที่เกตเป็นศูนย์ ทำให้ไม่มีสนามไฟฟ้าในชั้นของออกไซด์ ดังนั้นที่ผิวสัมผัสระหว่าง SiO_2-Si ในสารกึ่งตัวนำจะไม่มีกรเปลี่ยนแปลงใดๆเกิดขึ้น ทำให้ไม่มีทั้งบริเวณปลอดพาหะและแชนแนลในย่านนี้ จะมีแต่บริเวณปลอดพาหะที่มีอยู่รอบๆรอยต่อพี-เอ็นของส่วนซอส-ฐานรอง และส่วนเดรนกับฐานรอง นอกจากนี้โครงสร้างที่เกิดขึ้นระหว่างซอสและเดรนมีลักษณะเป็น $n^+ - p - n^+$ ดังในรูปที่ 3.68 ทั้งยังได้รับไบอัสแบบย้อนกลับจึงทำให้มีกระแสเดรนค่าน้อยมากและอาจประมาณได้เป็นศูนย์ $I_D \approx 0$ แม้ว่าแรงดันเดรนจะเพิ่มขึ้นก็ตามกราฟของ $I_D - V_D$ ดังในรูป 3.51 ในขณะนี้มีมอสเฟตจะอยู่ในภาวะคัทออฟ หรือเป็นสถานะ OFF ของมอสเฟต แต่ถ้าขั้วฐานรองถูกต่อเข้ากับซอสและแรงดันเดรนมีค่าลบ จะทำให้รอยต่อพี-เอ็นระหว่างเดรนและฐานรองได้รับไบอัสตรง (Forward bias) และมีกระแสเดรนได้ อย่างไรก็ดี ในสภาพปกติที่ใช้งานมอสเฟต แรงดันเดรนจะไม่ใช้ เป็นค่าลบ ดังนั้นกระแสเดรนไม่สามารถไหลได้

ถ้ารับคุณสมบัติและการทำงานของมอสเฟต ในขณะที่มีการให้แรงดันไบอัสที่เกตค่าคงที่ค่าต่างๆ โดย $V_G > 0$ และแรงดันเดรนมีค่าเปลี่ยนไป จะทำให้มอสเฟตทำงานในย่านต่างๆ ซึ่งอาจพิจารณาแบ่งออกเป็นช่วงๆ ได้ดังนี้

ก) กรณีที่ $0 < V_G < V_T$ และ $V_D > 0$




รูปที่ 3.69 กรรทำงานของมอสเฟตแบบเอ็นแชนซ์เม้นท์ชนิดเอ็นแชนแนล

กรณีที่ $0 < V_G < V_T$ และ $V_D > 0$

เมื่อมีการให้แรงดันเกตบวกค่าหนึ่ง แต่น้อยกว่าแรงดันขีดเริ่ม (Threshold Voltage: V_T) หรือ $0 < V_G < V_T$ สนามไฟฟ้าในชั้นออกไซด์ที่เกิดจากแรงดันเกต จะผลักโฮลในสารกึ่งตัวนำที่ผิวสัมผัสระหว่าง SiO_2 -Si เคลื่อนที่ห่างออกไป ความหนาแน่นของโฮลในบริเวณดังกล่าวจึงมีค่าลดลงจากเดิม ผลดังกล่าวทำให้เกิดเป็นบริเวณปลอดพาหะขึ้นในสารกึ่งตัวนำที่อยู่ใต้ส่วนเกต ดังแสดงในรูป 3.69 ดังนั้นในกรณีนี้ ซอสและเดรน ยังคงถูกแยกออกจากกันด้วยชั้นของบริเวณปลอดพาหะที่เกิดขึ้นใต้ส่วนเกต และเป็นชั้นที่มีความนำไฟฟ้าต่ำ ดังนั้นเมื่อแรงดันเดรนมีค่าเพิ่มขึ้น กระแสเดรนจะมีค่าน้อยมาก และพิจารณาว่าเป็นศูนย์ ($I_D \approx 0$) และในสภาวะนี้ มอสเฟตยังอยู่ในสภาวะคัทออฟ หรือสถานะ OFF เช่นเดิม

ข) กรณีที่ $V_G > V_T$ และ V_D มีค่าน้อย (ย่านเชิงเส้น: Linear Region)



รูปที่ 3.70 การทำงานของมอสเฟตแบบเอ็นแชนแนลชนิดเอ็นแชนแนล
กรณีที่ $V_G > V_T$ และ V_D มีค่าน้อย

เมื่อแรงดันเกตมีค่าเป็นบวกเพิ่มขึ้นในที่สุดแรงดันเกตจะเท่ากับแรงดันขีดเริ่ม หรือมีค่าสูงกว่าแรงดันขีดเริ่ม ในขณะที่สนามไฟฟ้าในชั้นออกไซด์ที่เกิดเนื่องจากแรงดันเกต มีค่ามากพอที่จะเหนี่ยวนำให้เกิดชั้นกลับชนิดเอ็น (n - inversion layer) หรือแชนแนลชนิดเอ็น ในสารกึ่งตัวนำที่ผิวสัมผัสระหว่าง $\text{SiO}_2\text{-Si}$ บริเวณใต้ตัวเกต ดังแสดงในรูปที่ 3.70 แชนแนลนี้จะมีลักษณะเป็นแผ่นประจุบางๆ (sheet of charge) ภายในแชนแนลนี้จะมีอิเล็กตรอนซึ่งถูกเหนี่ยวนำขึ้นมาเป็นพาหะนำกระแส เช่นเดียวกับอิเล็กตรอนในสารกึ่งตัวนำชนิดเอ็น ความหนาแน่นที่ถูกเหนี่ยวนำอยู่ในแชนแนล จะมีค่าขึ้นกับสนามไฟฟ้าในชั้นออกไซด์หรือแรงดันที่ตกคร่อมชั้นออกไซด์ เมื่อแรงดันเกตคงที่และแรงดันเดรนเป็นศูนย์เท่ากับแรงดันที่ขอส แรงดันที่ตกคร่อมชั้นออกไซด์จะมีค่าเท่ากันทุกจุดในแชนแนล แต่เมื่อแรงดันเดรนมีค่าเป็น $+V_D$ และสูงกว่าขอส สนามไฟฟ้าในชั้นออกไซด์ที่จุดต่างๆ ที่ห่างออกมาจากด้านขอสจะมีค่าลดลง เพราะแรงดันตกคร่อมชั้นออกไซด์ที่จุดซึ่งใกล้เดรนมีค่าลดลง ผลดังกล่าวจะทำให้ความหนาแน่นของอิเล็กตรอนในแชนแนลที่ใกล้เข้ามาทางด้านเดรนมีค่าลดลงด้วย และจะมีค่าน้อยที่สุดที่ปลายด้านเดรน อย่างไรก็ตามกรณีที่แรงดันเดรนมีค่าในช่วงค่าต่ำๆ โดยสูงกว่าขอสเพียงเล็กน้อย จนอาจประมาณได้ว่าสนามไฟฟ้าทุกจุดมีค่าเท่ากัน ดังนั้นความหนาแน่นของอิเล็กตรอนในแชนแนลจึงประมาณว่ามีค่าเท่ากันตลอดความยาวแชนแนล ซึ่งอาจแสดงดังในรูปที่ 3.70 ด้วยความหนาแน่นของ


แขนแนลที่เท่ากันตลอดจากปลายด้านขอสกระทั่งถึงปลายด้านเดรน ถัดจากแขนแนลออกไป จะเป็นบริเวณปลอดพาหะ ซึ่งแรงดันเดรน $+V_D$ จะทำให้รอยต่อพี-เอ็น ที่อยู่รอบๆ ส่วนเดรนได้รับไบอัสย้อนกลับ ทำให้บริเวณปลอดพาหะทางด้านเดรนขยายกว้างมากกว่าทางด้านขอสเล็กน้อย แขนแนลชนิดเอ็นที่เกิดขึ้นนี้ เสมือนเป็นแท่งสารกึ่งตัวนำชนิดเอ็นที่มีความยาวเท่ากับ L โดยมีขั้วปลายทั้งสองด้านคือ ส่วนขอสและส่วนเดรน เมื่อแรงดันเดรนเริ่มเพิ่มค่าขึ้นเล็กน้อย สนามไฟฟ้าในแขนแนลจะทำให้ อิเล็กตรอนในแขนแนลเกิดการครีพท์ (Drift) หรือเคลื่อนที่ในทิศทางจากด้านขอสไปยังด้านเดรน ดังนั้นทำให้มีกระแสเดรน I_D เกิดขึ้น โดยมีทิศพุ่งเข้าหาขั้วเดรน ขนาดของกระแสเดรนในขณะนี้ จะถูกจำกัดด้วยค่าความต้านทานของแขนแนลหรือก็คือ $I_D \propto 1/R_{n-ch}$ และเป็นไปตามกฎของโอห์ม คือ

$$I_D = \frac{V_D}{R_{n-ch}} \quad (3.59)$$

โดยที่ R_{n-ch} คือ ความต้านทานของแขนแนล (Channel Resistance)

ดังนั้น ขณะที่แรงดันเดรนเพิ่มขึ้นในช่วงค่าต่ำๆ กระแสเดรนจะเพิ่มขึ้นกับแรงดันเดรนเกือบเป็นเชิงเส้น (almost linearly) ดังแสดงในรูปที่ 3.70 เรียกการทำงานในย่านนี้ว่า “ย่านเชิงเส้น” (Linear Region) ในย่านนี้มอสเฟตจะมีสภาพไม่อิ่มตัว หรือ Non saturation กล่าวคือ กระแสเดรนจะเพิ่มขึ้นกับแรงดันเดรนนั่นเอง และความชันของกราฟ $I_D - V_D$ จะเพิ่มขึ้นกับแรงดันเกต เนื่องจากเมื่อแรงดันเกตเพิ่มขึ้นจะทำให้ความนำของแขนแนลเพิ่มขึ้นด้วย

ก) กรณีที่ $V_G > V_T$ และ V_D มีค่าสูงขึ้นแต่ $V_D < V_{D(Sat)}$



รูปที่ 3.71 การทำงานของมอสเฟตแบบอินฮานซ์เมาน์ชนิดเอ็นแชนแนล


กรณีที่ $V_G > V_T$ และ $(V_G - V_D) > V_T$

เมื่อแรงดันเดรนมีค่าสูงขึ้นต่อไป ความต่างศักย์ระหว่างซอสและเดรนจะทำให้ที่ตำแหน่งต่างๆ ในแชนแนลมีศักย์ไฟฟ้าไม่เท่ากันอย่างเห็นได้ชัด ศักย์ไฟฟ้าที่ปลายด้านซอสยังคงมีค่าเป็นศูนย์โวลต์ แต่เมื่อตำแหน่งนั้นอยู่ห่างออกมาจากด้านซอส หรือเมื่อใกล้เข้าไปทางด้านเดรน ศักย์ไฟฟ้าจะมีค่าเป็นบวกเพิ่มมากขึ้น และจะมีค่าสูงสุดที่ปลายด้านเดรนคือ $+V_D$ ดังนั้นแรงดันระหว่างขั้วเกตและแชนแนล (แรงดันที่ตกคร่อมชั้นออกไซด์) ที่ตำแหน่ง x ต่างๆ ตลอดความยาวของแชนแนลจะมีค่าไม่เท่ากัน ที่ปลายด้านซอส แรงดันตกคร่อมชั้นออกไซด์จะมีค่าสูงสุด และเท่ากับ $V_G - 0$ หรือเท่ากับ V_G โดยไม่เปลี่ยนแปลงกับแรงดันเดรน แต่ที่ตำแหน่ง x ที่ห่างออกมาจากซอสหรือใกล้เข้ามาทางด้านเดรน แรงดันตกคร่อมชั้นออกไซด์จะมีค่าลดลง และที่ปลายด้านเดรน แรงดันตกคร่อมชั้นออกไซด์นี้จะมีค่าต่ำสุด และเท่ากับ $V_G - V_D$ ในกรณีแรงดันเดรนมีค่าไม่สูงนัก และทำให้ $(V_G - V_D) > V_T$ แสดงว่าในช่วงนี้ยังมีแชนแนลเกิดขึ้นได้โดยตลอดตั้งแต่ซอสจนถึงเดรน และที่แรงดันเกตคงที่ ความหนาแน่นของอิเล็กตรอนในแชนแนลจะลดลงกับระยะทางที่ห่างออกไปจากด้านซอส และยังมีค่าลดลงเมื่อแรงดันเดรนมีค่าเพิ่มขึ้น ดังแสดงในรูปที่ 3.71 ซึ่งอาจพิจารณาว่าเมื่อใกล้เข้าไปด้านเดรน ขนาดของแชนแนลจะมีค่าลดลง ดังนั้น ค่าความต้านทานของแชนแนล R_{n-ch} จะมีค่าเพิ่มขึ้นกับแรงดันเดรน โดยเมื่อแรงดันเดรนเพิ่มขึ้น การเพิ่มขึ้นของกระแสจะชะลอลง ดังจะสังเกตเห็นได้จากกราฟ $I_D - V_D$ ซึ่งความชันของกราฟจะมีค่าลดลง (โค้งมากขึ้น) เมื่อแรงดันเดรนเพิ่มมากขึ้น แต่ยังคงอยู่ในเงื่อนไข $(V_G - V_D) > V_T$

หรือ $V_D < V_{D(Sat)}$ โดยที่ $V_{D(Sat)}$ หมายถึง แรงดันเดรนอิ่มตัว หรือ Saturation Drain Voltage และเมื่อเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์โดยไม่เสียค่าใช้จ่าย หากต้องการข้อมูลเพิ่มเติม กรุณาติดต่อฝ่ายวิชาการ โทร. 0-2321-3000

$V_D = V_{D(Sat)}$ จะได้ว่า $(V_G - V_{D(Sat)}) = V_T$ ซึ่งเป็นภาวะพินช์ออฟ (Pinch off) คุณสมบัติของมอสจะเปลี่ยนไปเป็นอีกกรณีหนึ่ง

ง) กรณีที่ $V_G > V_T$ และ $V_D = V_{D(Sat)}$ (จุดพินช์ออฟ: Pinch off point)



รูปที่ 3.72 การทำงานของมอสเฟตแบบเอ็นแชนแนลที่ขั้วพินช์ออฟ

กรณีที่ $V_G > V_T$ และ $V_D = V_{D(Sat)}$

เมื่อแรงดันเดรน V_D ยังคงเพิ่มขึ้นกระทั่งมีค่ามากจนทำให้แรงดันที่ตกคร่อมชั้นออกไซด์ที่ตำแหน่งปลายด้านเดรนมีค่าเท่ากับแรงดันขีดเริ่มพอดิ หรือ $(V_G - V_D) = V_T$ แชนแนลที่ปลายด้านเดรนจะมีขนาดลดลงจนเป็นศูนย์หรือก็คือ แชนแนลขาดออกพอดิที่เดรนดังแสดงในรูปที่ 3.72 ซึ่งเรียกภาวะนี้ว่า “ภาวะพินช์ออฟ” (Pinch off) และที่จุดแชนแนลขาดออกพอดินี้เรียกว่า “จุดพินช์ออฟ” (Pinch off point) บริเวณเปลือยพาดที่รอยต่อพี-เอ็นรอบๆ ส่วนเดรน จะมีขนาดกว้างมากกว่าบริเวณด้านซอต่ออย่างเห็นได้ชัด ค่าของแรงดันเดรนที่พอดิทำให้เริ่มเกิดภาวะพินช์ออฟ ถูกเรียกว่า “แรงดันเดรนอิ่มตัว” (saturation drain voltage: $V_{D(Sat)}$) บางครั้งเรียกว่า “แรงดันพินช์ออฟ” (pinch off voltage: V_p) และเขียนได้ว่า

$$(V_G - V_{D(Sat)}) = V_T \quad (3.60)$$

หรือ


$$V_p = V_{D(Sat)} = (V_G - V_T) \quad (3.61)$$

ในขณะนี้พิจารณาได้ว่าแชนแนลได้ขาดออกพอดิที่ตำแหน่งปลายด้านเดรน การทำงานของมอสเฟตใน

ภาวะนี้จึงคล้ายกับภาวะพินช์ออฟของ n-channel JFET กล่าวคือ เมื่ออิเล็กตรอนในแชนแนลถูกครีฟท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(drift) โดยสนามไฟฟ้าจากด้านซอสมาทางด้านเดรน และเมื่อมาถึงปลายของแชนแนลที่จุดพินช์ออฟ สนามไฟฟ้าค่าสูงที่ตกคร่อมในช่วงแคบๆของบริเวณปลดคพาหะระหว่างปลายของแชนแนลและส่วนเดรน จะดึงให้อิเล็กตรอนที่ส่วนปลายของแชนแนลข้ามบริเวณปลดคพาหะเข้าไปยังส่วนเดรน ดังนั้น กระแสเดรนยังคงไหลได้ แต่ขนาดของกระแสเดรนจะถูกจำกัดด้วยปริมาณของอิเล็กตรอนที่ถูกดึงข้ามบริเวณปลดคพาหะดังกล่าว และอาจพิจารณาได้ว่า กระแสเดรนถูกจำกัดด้วยค่าความต้านทานประสิทธิผล (Effective resistance) ของแชนแนล ดังนั้นเมื่อแรงดันเดรน V_D เพิ่มขึ้น กระแสเดรน I_D จะมีค่าเพิ่มขึ้นด้วย (อย่างชะลอตัว) กระทั่งเมื่อถึงค่า $V_{D(Sat)}$ กระแสเดรนจะมีค่าสูงสุดเรียกว่า “กระแสเดรนอิ่มตัว” (Saturation drain current) และเขียนแทนด้วย $I_{D(Sat)}$ ดังแสดงในรูปที่ 3.72



รูปที่ 3.73 การทำงานของมอสเฟตแบบเอ็นแชนแนลที่ขั้วอินพุตเป็นแรงดัน

กรณีที่ $V_G > V_T$ และ $V_D > V_{D(Sat)}$

เมื่อแรงดันเดรนมีค่ามากกว่าแรงดันเดรนอิ่มตัวหรือ $V_D > V_{D(Sat)}$ จะทำให้แรงดันที่ตกคร่อมขึ้นออกไซด์ที่บริเวณใกล้ๆปลายเดรนมีค่าน้อยกว่าแรงดันขีดเริ่ม หรือ $(V_G - V_D) < V_T$ ดังนั้น ในบริเวณดังกล่าวนี้ จะไม่มีแชนแนลเกิดขึ้นจึงคล้ายกับว่าจุดพินช์ออฟซึ่งเริ่มเกิดที่จุดเดรนได้เลื่อนเข้าไปทางด้านซอส และที่ตำแหน่ง x ใดๆซึ่งเป็นจุดพินช์ออฟ เงื่อนไขของ $V_G - V_D(x) = V_T$ ยังคงไม่เปลี่ยนแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้นเมื่อแรงดันเดรนมีค่ามากกว่า $V_{D(Sat)}$ จุดพินซออฟ จะเลื่อนเข้าไปใกล้ทางด้านซอสตังแสดงในรูปที่ 3.72 ทำให้เกิดบริเวณปลอดภัยระหว่างจุดพินซออฟ กับส่วนเดรนซึ่งมีระยะกว้างเท่ากับ ΔL หากพิจารณาว่ามอสเฟตนี้เป็นชนิด Long channel และ $\Delta L \ll L$ ดังนั้น ความยาวของแชนแนลจึงมีขนาดสั้นลงจากเดิมอย่างมาก กระทั่งประมาณได้ว่า มีความยาวเท่าเดิมไม่เปลี่ยนแปลง แม้ว่าแรงดันเดรนจะมีค่าเพิ่มขึ้นก็ตาม และแรงดันที่ตกคร่อมแชนแนลจากซอสตังถึงจุดพินซออฟจะมีค่าคงที่เสมอ โดยไม่เปลี่ยนแปลงกับแรงดันเดรน ดังสมการที่ 3.62 ดังนั้น เมื่อแรงดันเดรนมีค่าเพิ่มขึ้นสูงกว่า $V_{D(Sat)}$ กระแสเดรนจะประมาณได้ว่ามีค่าคงที่ และเท่ากับค่าของ $I_{D(Sat)}$ ซึ่งเป็นกระแสเดรนอิ่มตัวและหาได้จากสมการ

$$I_D \approx I_{D(Sat)} = \frac{V_{D(Sat)}}{R_{eff(n-ch)}} \quad \text{โดย } V_D > V_{D(Sat)} \quad (3.62)$$

ในขณะที่มอสเฟตถูกพิจารณาว่าทำงานในย่านอิ่มตัวหรือ Saturation region กล่าวคือกระแสเดรนจะมีค่าคงที่ โดยไม่เปลี่ยนแปลงกับแรงดันเดรน

แต่ในกรณีที่มีมอสเฟตที่มีขนาดความยาวของแชนแนล (L) สั้นๆ หรือ short channel จะทำให้ $\Delta L \approx L$ ดังนั้นเมื่อ $V_D > V_{D(Sat)}$ จะทำให้คล้ายกับว่าความยาวของแชนแนลมีค่าลดลง ความต้านทานประสิทธิผลจึงมีค่าลดลงด้วย ดังนั้นในกรณีนี้เมื่อแรงดันเดรนเพิ่มขึ้น กระแสเดรนจะมีค่าเพิ่มขึ้นอย่างเห็นได้ชัด ดังแสดงในรูปที่ 3.72

จ) ย่านพังทลาย (Breakdown Region)



รูปที่ 3.73 การทำงานของมอสเฟตแบบเอ็นฮานซ์เม้นท์ชนิดเอ็นแชนแนล

กรณีที่ $V_G > V_T$ และ $V_D \gg V_{D(Sat)}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากแรงดันไบอัสที่ให้แก่วรอยต่อพี-เอ็น ระหว่างแคโรน-ฐานรอง เป็นไบอัสย้อนกลับ ดังนั้น เมื่อแรงดันแคโรนมีค่าเพิ่มขึ้นและสูงถึงค่าหนึ่ง ซึ่งเรียกว่า “แรงดันพังทะลาย” (Breakdown voltage: V_B) จะทำให้อรอยต่อเกิดการพังทะลายแบบอะวาแลนซ์ (Avalanche breakdown) กระแสแคโรนที่อยู่ในย่านอิมิตัว จะเพิ่มขึ้นอย่างรวดเร็ว และไม่สามารถควบคุมได้ ทำให้มีออสเฟทเข้าสู่ภาวะการพังทะลาย ดังแสดงใน รูปที่ 3.73




บทที่ 4

การออกแบบวงจร

4.1 แนวคิดการออกแบบ Amplifier


จาก Amplifier class D แบบก่อนหน้านั้น การที่เราต้องการจะได้ค่าศักย์ต่างศักย์ เราจะต้องจ่ายไฟลบและบวกให้ได้ duty cycle เท่ากัน เพื่อให้ผลเฉลี่ยเป็น 0 ดังรูปที่ 4.1



รูปที่ 4.1 แสดงการจ่ายกำลังงานของ power amp Class D

จากรูปเราจะเห็นได้ว่า เราต้องป้อนพลังงานให้แก่ Load เพื่อที่ต้องการค่าความต่างศักย์ที่มีค่าเป็นศูนย์ ดังนั้น เราได้จ่ายพลังงานเข้าไปเพียงเพื่อให้ พลังงานที่เป็นผลลัพธ์มีค่าเท่ากับ 0 ซึ่งดูแล้วเป็นการสิ้นเปลืองพลังงาน โดยใช้เหตุ แต่อย่างไรก็ตาม ถ้าหากเราต้องการให้วงจรไม่จ่ายกระแสเลยนั้น จำเป็นต้องใช้วงจรที่มีความแม่นยำสูงซึ่งอาจทำให้เกิดความคลาดเคลื่อน ได้ดังนั้นแนวคิดของการใช้การเปรียบเทียบมาช่วยในการควบคุมการจ่ายกำลังงาน โดยใช้หลักการแบบ Sigma-Delta จึงได้ถูกเลือกให้เกิดขึ้น โดยความผิดพลาดที่เกิดขึ้นนั้น เราจึงต้องทำการ Sampling ให้มีความถี่สูงสูง ให้พ้นจากช่วง Bandwidth ของ Audio ที่มีตั้งแต่ 20HZ-20KHz โดยผลพลอยได้จากหลักการ Sigma-Delta คือ ความสามารถในการ Sampling ที่ความถี่ได้สูงในที่นี้จึงได้ทำการทดสอบทฤษฎีแนวคิดด้วยวงจรขยาย เสมือนที่ลักษณะวงจรดังรูปที่ 4.2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 Block Diagram วงจรทดสอบแนวความคิด
การขยายกำลังแบบ Delta-Sigma 1 bit


จากการทดสอบแสดงได้ว่าเราสามารถขยายสัญญาณ Sine wave ที่ความถี่ 1 KHz ได้ แต่ความถี่ในการ Sampling นั้น เราต้องใช้ค่าที่สูงถึง 6 MHz เพื่อที่จะได้รูปลักษณะสัญญาณออกมา

จากการทดสอบดังกล่าวเราสามารถสรุปได้ว่าหลังการ Comparator Sigma Delta นั้น สามารถใช้ในการขยายสัญญาณได้ แต่ถ้าเป็นรูปแบบสัญญาณดังกล่าวแล้วจะมีลักษณะ ON-OFF เป็น 0 1 ตลอดเวลาดังรูปที่ 4.3



รูปที่ 4.3 แสดงการจ่ายกำลังงานแบบ Delta-Sigma Modulation


ซึ่งจะเห็นได้ว่ายังมีการจ่ายกำลังงานตลอดเวลา เพื่อที่จะรักษาพลังงานเฉลี่ย = 0 เอาไว้และเราสามารถมองได้อีกว่า เรากำลังจ่ายกำลังงานที่มากเกินไปแก่ Load ทำให้ระดับพลังงานนั้นมีค่าความผิดพลาดไปมาก จึงทำให้ต้องมีการ Sampling ด้วยความถี่สูง เพื่อที่จะได้ทำการจ่ายค่าพลังงานได้ละเอียดขึ้นซึ่งเราอาจเขียนให้อยู่ในรูปของ Frequency Domain ได้ดังรูปที่ 4.4



รูปที่ 4.4 กราฟแสดงกำลังงานของความถี่ข้อมูลและความถี่สุ่ม

เราจะมองได้อีกแง่มุมหนึ่งว่าเมื่อเราทำการ Sampling ที่ความถี่สูงสูงแล้ว จะทำให้ noise ที่เกิดจากการ Sampling นั้นอยู่ห่างจากสัญญาณข้อมูล (Audio data) ไปมากซึ่งเราสามารถกำจัดได้โดยใช้ Low-pass network กำจัดออกไปได้

อย่างไรก็ตาม เมื่อเรามาพิจารณาใน Duty Cycle ช่วงหนึ่งแล้วเราจะพบสาเหตุอีกอันหนึ่งที่เป็นเหตุทำให้เราต้องใช้ความถี่ที่สูงขึ้นในการ Sampling ก็คือเราไม่สามารถที่จะแปรค่าของ Duty Cycle ในการจ่ายพลังงานได้ ซึ่งเมื่อเปรียบเทียบกับ Power Amp Class D แล้วสามารถที่จะแปรค่า Duty Cycle ตามระดับสัญญาณ ที่ป้อนเข้ามาได้ดังรูปที่ 4.5




รูปที่ 4.5 เปรียบเทียบ duty cycle การจ่ายกำลังงานระหว่าง Delta-Sigma Modulation และ Class D Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลดังกล่าว ทำให้เราต้องใช้ค่า Sampling ที่สูงมาก เพื่อที่จะได้รูปร่างของสัญญาณที่ดีแต่อย่างไรก็ตาม ในการสร้างสัญญาณ PWM ของ Class D นั้น โดยมากจะต้องใช้สัญญาณ Input ไปเทียบกับสัญญาณ Saw tooth ซึ่งการที่จะสร้างสัญญาณ Saw tooth นั้น จะต้องใช้อุปกรณ์อีกส่วนหนึ่งมาทำการสร้างสัญญาณ Saw tooth และทำการ Compare กับสัญญาณ Input ซึ่งจะต้องเปลี่ยนอุปกรณ์ค่อนข้างมาก และถ้าหาก Saw tooth ที่สร้างมานั้น มีความไม่เป็นเชิงเส้นแล้ว การผลิต PWM ก็จะทำให้เกิดความผิดพลาด และทำให้สัญญาณ Output มีความผิดพลาดได้ ซึ่งสัญญาณ Saw tooth นั้น จะต้องมีความถี่สูงตามอัตราการ Sampling ทำให้อาจเกิดความผิดเพี้ยนได้ง่าย

จากกรณีดังกล่าวทำให้วงจร Sigma Delta แบบ Comparator นั้นมีข้อได้เปรียบตรงที่ใช้อุปกรณ์น้อยกว่า

และจากการที่เราต้องการ ค่าคาบของ Duty Cycle ให้สามารถแปรตามค่าระดับพลังงานได้ เราจึงต้องทำการเปรียบเทียบอีกครั้งหนึ่งเพื่อให้เมื่อระดับพลังงานถึงจุดที่เราต้องการแล้วนั้น วงจรจะต้องหยุดการจ่ายกำลังให้โพลดังรูปที่ 4.6



รูปที่ 4.6 แสดงการจ่ายกำลังงานแก่โหลดโดยใช้ Delta-Sigma Control

อนึ่งการตรวจสอบได้ว่ากำลังงานที่เราจ่ายถึงจุดอ้างอิงหรือยังนั้น อาจทำได้ยากเนื่องจากค่าความผิดพลาดของอุปกรณ์ต่างๆมีมาก เราจึงได้ประยุกต์ให้ใช้ส่วนของ Comparator เป็นตัวตรวจจับว่ามีการเปลี่ยนค่าสถานะแล้วหรือยัง เช่น เมื่อ V output มีค่าน้อยกว่า V ref วงจรจะต้องจ่ายกำลังงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้กับ Load จนกระทั่งมีการตรวจจับได้ว่า V_{output} มีค่ามากกว่า V_{ref} เราจึงจะสั่งให้หยุดการจ่ายกำลังงานแล้วรอกระบวนการการเปรียบเทียบใน Cycle clock ต่อไป

จากที่กล่าวมาเราจะพอเห็นลักษณะ โครงสร้างหลักการทำงานได้ว่าเป็นแบบ Comparator เพื่อให้เป็นค่าของ DIGITAL 0 หรือ 1 ออกมาจึงอาจกล่าวได้ว่าเป็น Digital Amplifier ได้อย่างแท้จริงเมื่อเปรียบเทียบกับ Class d ที่ยังคงต้องใช้สัญญาณ Saw tooth ในการผลิต Pulse Width Modulation ออกมา และ อุปกรณ์ที่ใช้นั้นก็จะมีจำนวนน้อยกว่าไม่ซับซ้อนมากนัก อีกทั้งการจ่ายกำลังงานก็เป็นไปอย่างมีประสิทธิภาพ เนื่องจากจ่ายกำลังงานเท่าที่จำเป็นเท่านั้น ไม่ได้จ่ายตลอดเวลาแบบ Class D ที่มีการจ่ายกระแสอยู่เสมอ และเมื่อ MOS ไม่ได้ On ตลอดเวลา ทำให้ความสามารถในการ Sampling มีอัตราความถี่สูงด้วย และระดับกำลังงานที่ได้นั้นก็มีความถูกต้องมากเนื่องจากการ Feedback สัญญาณมาเปรียบเทียบกับอยู่เสมอ

4.2 หลักการทำงานของวงจร

สัญญาณเสียงอินพุตที่เข้ามาจะผ่านวงจรขยาย ซึ่งมีทั้งหมด 3 ภาค คือ a_1 , a_2 และ a_3 Op-Amp ทั้ง 3 ตัวนี้เป็น Video Amplifier ซึ่งมีขาเอาพุท 2 ขาคือ V_{OUT1} และ V_{OUT2} โดย สัญญาณที่ออกทาง V_{OUT1} จะเป็นสัญญาณครึ่งบวก และสัญญาณที่ออกทาง V_{OUT2} จะเป็นสัญญาณครึ่งลบ a_1 จะทำหน้าที่เป็นทั้ง วงจรขยายและคอมพาราเตอร์ (Comparator) ซึ่งจะนำมาเปรียบเทียบกับสัญญาณเอาพุทที่ถูกป้อนกลับผ่านวงจรขยายความต่าง (Differential Amplifier) สัญญาณเอาพุทครึ่งบวกจะถูกแบ่งแรงดัน R_1 และ R_4 และ สัญญาณเอาพุทครึ่งลบจะถูกแบ่งแรงดัน R_2 และ R_3 ที่ต้องทำการแบ่งแรงดันเพราะต้องการลดค่าโวลต์เตจเนื่องจาก Op-Amp ถูกจำกัดให้รับอินพุทไว้ไม่เกิน 3 V สัญญาณที่ได้จะถูกขยายอีกครั้งหนึ่ง โดย a_2 และ a_3 ซึ่งมีการทำงานเช่นเดียวกับ a_1


สัญญาณเอาพุทที่ได้จาก a_3 จะผ่าน DFF₁ ซึ่งเป็นภาคสุ่มความถี่ (Sample and Hold) ทำหน้าที่เก็บค่าจากสัญญาณคอมพาราเตอร์และทำการค้างค่าสัญญาณ (hold) จนกว่าจะมีสัญญาณนาฬิกาถูกใหม่เข้ามา หลังจากนั้นสัญญาณจะผ่านวงจร Charge Control ทำหน้าที่ควบคุมค่าแรงดันเอาพุทซึ่งต่อกับขา HEN ของ HIP 4080 ไม่ให้เกินแรงดันอินพุท โดยถ้า COM หรือ Q มีลอจิก 1 HEN จะมีลอจิก 1 แต่ถ้า COM และ Q เป็นลอจิก 1 หรือ 0 ทั้งคู่ HEN จะมีลอจิก 0 ซึ่งภาคนี้จะมี 2 ส่วนคือ XOR และ D FlipFlop เอาพุทของ XOR คือ เหมือนกันเป็น 0 ต่างกันเป็น 1 ส่วน D FlipFlop ถ้าขา RESET มีค่าเป็น 0 เอาพุทจะมีลอจิก 0 แต่ถ้าขา RESET มีค่าเป็น 1 เอาพุทจะเป็นค่าลอจิกก่อนหน้านั้น

การทำงานของภาคสุ่มความถี่และภาค Charge Control อธิบายได้ดังนี้คือ ถ้าสมมติให้สัญญาณเอาพุทที่ออกมาจาก a_3 ที่ขา 8 มีค่าลอจิก 1 และขา 7 มีค่าลอจิก 0 ซึ่งขา 8 ของ a_3 จะต่อเข้ากับขา 1 ของ XOR ส่วนขา 7 จะต่อเข้ากับขา 2 ซึ่งเป็นขา D ของ DFF₁ ซึ่งในขณะที่สัญญาณนาฬิกาขาขึ้นป้อนเข้ามาสัญญาณ Q จากขา 5 จะมีค่าลอจิก 0 ซึ่งจะถูกล็อกเข้ากับขา 2 ของ XOR ดังนั้นในจังหวะสัญญาณนาฬิกาขาขึ้น อินพุทของ XOR จะเป็นลอจิก 1 และ 0 ดังนั้นเอาท์พุทของขา 3 ของ XOR จะเป็นลอจิก 1 ซึ่งจะทำหน้าที่ควบคุมขา 1 ซึ่งเป็นขา RESET ของ DFF₂ ดังนั้นขา 5 จะมีค่าลอจิก 1 เนื่องจากขา D ถูกป้อนลอจิก 1 ตลอด ทำให้ HEN มีค่าเป็น 1 ส่งผลให้ HIP 4080 ขับโหลดจนกระทั่งเอาพุทโวลต์เดจมีค่ามากกว่าอินพุท ทำให้เอาพุทของ a_3 ที่ขา 8 เปลี่ยนจากลอจิก 1 เป็น และขา 7 เปลี่ยนจากลอจิก 0 เป็น 1 แต่เอาพุทที่ Q ยังมีค่าลอจิก 0 เหมือนเดิมเพราะว่า D FlipFlop ยังไม่ทำงาน ทั้งนี้เนื่องจาก D FlipFlop จะทำงานที่ขาขึ้นของสัญญาณนาฬิกาแต่ในขณะที่สัญญาณนาฬิกาถูกใหม่ยังไม่มา ดังนั้นอินพุทของ XOR จะเป็นลอจิก 0 ทั้งคู่ ดังนั้นเอาท์พุทของขา 3 ของ XOR จะเป็นลอจิก 0 ขา RESET มีค่าลอจิก 0 ทำให้ขา 5 ของ DFF₂ ในตอนนี้มีค่าลอจิก 0 ทำให้ HEN มีค่าเป็น 0 ส่งผลให้เอาท์พุทโวลต์เดจมีค่าลดลงทำให้อินพุทมากกว่าเอาพุทอีกครั้ง ในจังหวะสัญญาณนาฬิกาขาลง เอาพุทที่ออกมาจาก a_3 ที่ขา 8 มีค่าลอจิก 0 เป็น 1 และขา 7 มีค่าลอจิก 1 เป็น 0 ซึ่งวงจรจะมีการทำงานคล้ายข้างต้นซึ่งแตกต่างกันที่อินพุทขา 7 และ ขา 8 ของ a_3

ส่วนภาคไดเรกเตอร์จะถูกควบคุมการจ่ายกระแสด้วยไอซี HIP 4080 ซึ่งควบคุมโดยขา HEN ถ้า HEN มีค่าลอจิก 1 HIP 4080 จะขับให้หม้อสเฟท Q₁ และ Q₂ เกิดการ ON แต่ถ้าเป็นลอจิก 0 HIP 4080 จะขับให้หม้อสเฟท Q₃ และ Q₄ เกิดการ ON ซึ่งขนาดของกระแสที่ HIP 4080 ขับออกมานั้น จะเกิดจากการเปรียบเทียบค่าโวลต์เดจ ที่ขา 6 IN- และขา 7 IN+ ซึ่งค่า 6 จะต่อมาจากขา 5 ของ DFF₂ และขา 7 จะต่อไฟ 2.5 V ไว้ ทั้งนี้เนื่องจากขา 5 ของ DFF₂ ถ้ามีลอจิก 1 จะมีค่าโวลต์เดจ 3 โวลต์

จุดเด่นของ HIP 4080 อยู่ที่การกำหนด delay หรือค่า dead-time ซึ่งกำหนดได้โดยใส่ค่าความต้านทานที่ขา 8 HDEL ซึ่งควบคุม delay สัญญาณครึ่งบวก และใส่ค่าความต้านทานที่ขา 9 LDEL ซึ่งควบคุม delay สัญญาณครึ่งลบ

หลังจากนั้น ค่าความต่างศักย์ของ โหลดจะถูกป้อนกลับไปเปรียบเทียบกับสัญญาณอินพุทด้วยวงจรขยายความต่าง โดยมีความต้านทาน R₁₂, R₁₃, R₁₅ และ R₁₆ เป็นตัวจำกัดค่ากระแส



รูปที่ 4.7 timing diagram แสดงการทำงานช่วงภาคเปรียบเทียบและ Charge Control

บทที่ 5

ผลการทดลอง

เครื่องมือวัดที่ใช้ในการทดลอง

1. Function Generator
2. Oscilloscope
3. โหลดความต้านทาน 8 Ω 30 W

จุดประสงค์การทดลอง

1. กำลังงานทางเอาต์พุตที่โหลดความต้านทาน 8 Ω

โดยปกติสัญญาณที่วัดด้วยออสซิลโลสโคปออกมาในรูปของแรงดัน V_{peak} แต่ค่าแรงดัน V_{peak} นั้นยังไม่สามารถนำมาคำนวณกำลังทางเอาต์พุตได้ต้องนำมาแปลงจากแรงดัน V_{peak} ให้เป็นแรงดัน V_{rms} ก่อนจากสูตร

$$V_{rms} = \frac{V_{peak}}{\sqrt{2}} \quad (5.1)$$

หลังจากที่ได้แรงดัน V_{rms} แล้วก็จะสามารถนำมาคำนวณกำลังทางด้านเอาต์พุตได้จากสูตร

$$P_{out} = \frac{(V_{rms})^2}{R} \quad (5.2)$$

2. ช่วงการตอบสนองความถี่ (Frequency Response)

เป็นกราฟที่บอกช่วงของการตอบสนองความถี่ของดิжитอลแอมพลิไฟเออร์โดยช่วงของการตอบสนองความถี่คือช่วงที่ต่ำลงมาจากจุดสูงสุดของกราฟ -3 dB และส่วนใหญ่จะมีความกว้างกว่าช่วงความถี่ที่มนุษย์ได้ยินคือ 20 – 20,000 Hz

3. ค่าประสิทธิภาพ (Efficiency)

เป็นค่าที่บอกความสามารถในการจ่ายพลังงานของเอาต์พุตเมื่อเทียบกับอินพุตคือ P_{out} / P_{in} ด้านการคำนวณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการทดลอง วัดระดับสัญญาณเอาต์พุตที่โหลด 8 Ω

1. ต่อโหลดความต้านทาน 8 Ω ที่เอาต์พุต
2. ป้อนสัญญาณอินพุตขนาด 500 mV ความถี่ 1 KHz
3. ใช้ออสซิลโลสโคปบันทึกระดับสัญญาณเอาต์พุต

ผลการทดลอง



รูปที่ 5.1 แสดงระดับสัญญาณเอาต์พุต
ขณะป้อนอินพุต 500 mV ความถี่ 1 KHz

จากรูปที่ 5.1 แสดงระดับสัญญาณเอาต์พุตสามารถคำนวณกำลังงานเอาต์พุตได้คือ

$$V_{rms} = \frac{V_{peak}}{\sqrt{2}} = \frac{7}{\sqrt{2}} = 4.95 V_{rms}$$

$$P_{out} = \frac{(V_{rms})^2}{R} = \frac{4.95^2}{8} = 3.06 W$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอนการทดลอง วัดช่วงการตอบสนองความถี่ขณะป้อนโพลด 8 Ω ที่สัญญาณอินพุตขนาด 200 mV

1. ต่อโพลดความต้านทาน 8 Ω ที่เอาต์พุต
2. ป้อนสัญญาณอินพุตขนาด 200 mV ที่ความถี่ 20 Hz
3. บันทึกระดับสัญญาณเอาต์พุต
4. ทำการทดลองซ้ำข้อ 3 และ ข้อ 4 แต่เปลี่ยนความถี่เป็น 50, 100, 150, 300, 500, 800, 1k, 2k, 5k, 10k, 15k และ 20 k Hz

ผลการทดลอง

V_{IN} (mV)	V_{OUT} (V)													
	ความถี่ (Hz)													
	10	20	100	150	300	500	800	1k	2k	5k	10k	15k	20k	25k
200	10	10	10	10	10	10	10	10	10	10	10	10	10	8


ตารางที่ 5.1 แสดงความถี่เอาต์พุตที่ค่าต่างๆที่อินพุต 200 mV




รูปที่ 5.2 แสดงระดับสัญญาณเอาต์พุต

ขณะป้อนอินพุต 200 mV ความถี่ 20 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.3 แสดงระดับสัญญาณเอาต์พุต
ขณะป้อนอินพุต 200 mV ความถี่ 1 KHz



รูปที่ 5.4 แสดงระดับสัญญาณเอาต์พุต
ขณะป้อนอินพุต 200 mV ความถี่ 20 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 แสดงระดับสัญญาณเอาต์พุต

ขณะป้อนอินพุต 200 mV ความถี่ 25 KHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอนการทดลอง วัดช่วงการตอบสนองความถี่ขณะป้อนโพลด 8 Ω ที่สัญญาณอินพุตขนาด 500 mV

1. ต่อโพลดความต้านทาน 8 Ω ที่เอาต์พุต
2. ป้อนสัญญาณอินพุตขนาด 500 mV ที่ความถี่ 20 Hz
3. บันทึกระดับสัญญาณเอาต์พุต
4. ทำการทดลองซ้ำข้อ 3 และ ข้อ 4 แต่เปลี่ยนความถี่เป็น 50, 100, 150, 300, 500, 800, 1k, 2k, 5k, 10k, 15k และ 20 k Hz

ผลการทดลอง

V _{IN} (mV)	V _{OUT} (V)													
	ความถี่ (Hz)													
	10	20	100	150	300	500	800	1k	2k	5k	10k	15k	20k	25k
500	15	15	15	15	15	15	15	15	15	15	15	15	15	13


ตารางที่ 5.2 แสดงความถี่เอาต์พุตที่ค่าต่างๆที่อินพุต 500 mV




รูปที่ 5.6 แสดงระดับสัญญาณเอาต์พุต

ขณะป้อนอินพุต 500 mV ความถี่ 20 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.7 แสดงระดับสัญญาณเอาต์พุต
ขณะป้อนอินพุต 500 mV ความถี่ 1 KHz




รูปที่ 5.8 แสดงระดับสัญญาณเอาต์พุต
ขณะป้อนอินพุต 500 mV ความถี่ 20 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.9 แสดงระดับสัญญาณเอาต์พุตขณะป้อนอินพุต 500 mV ความถี่ 25 KHz

จากตารางที่ 5.1 และ 5.2 สามารถเขียนกราฟการตอบสนองความถี่ได้ดังรูปที่ 5.9



รูปที่ 5.10 กราฟการตอบสนองความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการทดลอง วัดค่าประสิทธิภาพ


1. ต่อโหลดความต้านทาน 4Ω ที่เอาต์พุต
2. ปรับความถี่สัญญาณพิกที่ 900 KHz และป้อนไฟเลี้ยง 40 V
3. ป้อนสัญญาณอินพุตขนาด 50 mV ที่ความถี่ 1 KHz
4. บันทึกระดับสัญญาณเอาต์พุตและคำนวณหาค่า P_{OUT} และ P_{IN}
5. ทำการทดลองซ้ำข้อ 3 และ ข้อ 4 แต่เปลี่ยนสัญญาณอินพุตเป็น $100, 200, 400, 500$ และ 600 mV ตามลำดับ

V_{INpp} (mV)	V_{opp} (V)	P_{OUT} (mW)	I_{IN} (mA)	P_{IN} (W)	Eff (%)
50	1.05	137	3.84	153.6	89.20
100	2.1	550	15.34	614	89.57
200	4.3	2.31	64.65	2.59	89.32
400	8.28	8.57	241	9.64	88.90
500	11	15.13	421	16.84	89.81
600	16	32	897	35.88	89.18

ตารางที่ 5.3 แสดงค่าประสิทธิภาพ ที่ $R_L = 4 \Omega$ ความถี่ 900 MHz

ขั้นตอนการทดลอง วัดช่วงการตอบสนองความถี่ขณะป้อนสัญญาณอินพุตความถี่ 1 kHz

1. ต่อโหลดความต้านทาน 4Ω ที่เอาต์พุต
2. ป้อนสัญญาณอินพุต 1 kHz
3. บันทึกระดับสัญญาณเอาต์พุต โดยเลือก FFT Mode



รูปที่ 5.11 กราฟการตอบสนองความถี่ที่ 1 kHz ใน FFT Mode

บทที่ 6

สรุปผลการทดลอง

จากผลการทดลอง ได้แสดงให้เห็นว่าดิจิตอลแอมป์ลิไฟเออร์นั้นสามารถ

- ตอบสนองสัญญาณในช่วงความถี่เสียงได้ตั้งแต่ 20 – 20 KHz และเมื่อป้อนความถี่ 1 KHz เพื่อการตอบสนองความถี่ ดิจิตอลแอมป์ลิไฟเออร์สามารถตอบสนองความถี่ได้โดยไม่มีความถี่ค่าอื่นปน
- ลดการสูญเสียพลังงานและความร้อนที่เกิดแก่มอสเฟตทั้งนี้เนื่องจากมอสเฟตจะ ON เมื่อได้รับสัญญาณเพียงชั่วระยะเวลาสั้นๆ และมอสเฟตจะ OFF ไป

ข้อดี

1. ข้อเสียเมื่อเปรียบเทียบกับแอมป์คลาสสิกแบบเดิม จะมีการจ่ายกำลังที่มีประสิทธิภาพมากกว่า
2. สามารถส่งความถี่ด้วยค่าสูงได้

ข้อเสีย

1. อินพุตมีความไวต่อสิ่งแวดลอมสูง
2. ต้องใช้ Op amp ที่มีการตอบสนองความถี่สูงทำให้ input voltage range มีค่าน้อย




ภาคผนวก ก.


การวางอุปกรณ์และลายพิมพ์วงจร

มหาวิทยาลัยราชภัฏบรจรม
พระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจร PCB ภาคเปรียบเทียบ (Comparator)



วงจรภาคตัวขับ (driver)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรรูปย้อนกลับ (Feedback)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หนังสืออ้างอิง

1. กฤษฎดา วิสวธีรานนท์ หลักการต่อวงจรเครื่องขยายเสียง บริษัทซีเอ็ดยูเคชั่นจำกัด, กทม.
2. สร้างและออกแบบแอมป์ไฮ-ไฟ บริษัทซีเอ็ดยูเคชั่นจำกัด, กทม.
3. เอกสารประกอบการทดลอง 3 ภาควิชาอิเล็กทรอนิกส์
4. เอกสารประกอบการทดลอง 2 ภาควิชาโทรคมนาคม
5. อ.ประภากร สุวรรณะ เอกสารประกอบการเรียนการสอนเรื่อง Oscillator และ Power Amplifier
6. High Performance Audio Power Amplifier



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

80V/2.5A Peak, High Frequency Full Bridge FET Driver

The HIP4080A is a high frequency, medium voltage Full Bridge N-Channel FET driver IC, available in 20 lead plastic SOIC and DIP packages. The HIP4080A includes an input comparator, used to facilitate the "hysteresis" and PWM modes of operation. Its HEN (high enable) lead can force current to freewheel in the bottom two external power MOSFETs, maintaining the upper power MOSFETs off. Since it can switch at frequencies up to 1MHz, the HIP4080A is well suited for driving Voice Coil Motors, switching power amplifiers and power supplies.

HIP4080A can also drive medium voltage brush motors, and two HIP4080As can be used to drive high performance stepper motors. since the short minimum "on-time" can provide fine micro-stepping capability.

Short propagation delays of approximately 55ns maximizes control loop crossover frequencies and dead-times which can be adjusted to near zero to minimize distortion, resulting in precise control of the driven load.

The similar HIP4081A IC allows independent control of all 4 FETs in an Full Bridge configuration.

The Application Note for the HIP4080A is AN9404.

Ordering Information

PART NUMBER	TEMPERATURE RANGE	PACKAGE
HIP4080AIP	-40°C to +85°C	20 Lead Plastic DIP
HIP4080AIB	-40°C to +85°C	20 Lead Plastic SOIC (W)

Features


- Drives N-Channel FET Full Bridge Including High Side Chop Capability
- Bootstrap Supply Max Voltage to 95VDC
- Drives 1000pF Load at 1MHz in Free Air at +50°C with Rise and Fall Times of Typically 10ns
- User-Programmable Dead Time
- Charge-Pump and Bootstrap Maintain Upper Bias Supplies
- DIS (Disable) Pin Pulls Gates Low
- Input Logic Thresholds Compatible with 5V to 15V Logic Levels
- Very Low Power Consumption
- Undervoltage Protection

Applications

- Medium/Large Voice Coil Motors
- Full Bridge Power Supplies
- Switching Power Amplifiers
- High Performance Motor Controls
- Noise Cancellation Systems
- Battery Powered Vehicles
- Peripherals
- U.P.S.

Pinout


HIP4080A (PDIP, SOIC) TOP VIEW




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A


Application Block Diagram



Functional Block Diagram (1/2 HIP4080A)



Typical Application (Hysteresis Mode Switching)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A

Absolute Maximum Ratings

Supply Voltage, V_{DD} and V_{CC} -0.3V to 16V
 Logic I/O Voltages -0.3V to $V_{DD} + 0.3V$
 Voltage on AHS, BHS. -6.0V (Transient) to 80V (25°C to 125°C)
 Voltage on AHS, BHS. -6.0V (Transient) to 70V (-55°C to 125°C)
 Voltage on ALS, BLS -2.0V (Transient) to +2.0V (Transient)
 Voltage on AHB, BHB. $V_{AHS, BHS} - 0.3V$ to $V_{AHS, BHS} + V_{DD}$
 Voltage on ALO, BLO. $V_{ALS, BLS} - 0.3V$ to $V_{CC} + 0.3V$
 Voltage on AHO, BHO $V_{AHS, BHS} - 0.3V$ to $V_{AHB, BHB} + 0.3V$
 Input Current, HDEL and LDEL -5mA to 0mA
 Phase Slew Rate 20V/ns
 NOTE: All Voltages relative to V_{SS} , unless otherwise specified.

Thermal Information

Thermal Resistance θ_{JA}
 SOIC Package +85°C/W
 DIP Package +75°C/W
 Maximum Power Dissipation at +85°C
 SOIC Package 470mW
 DIP Package 530mW
 Storage Temperature Range -65°C to +150°C
 Operating Max. Junction Temperature +125°C
 Lead Temperature (Soldering 10s) +300°C
 (For SOIC - Lead Tips Only)

Operating Conditions

Supply Voltage, V_{DD} and V_{CC} +9.5V to +15V
 Voltage on ALS, BLS -1.0V to +1.0V
 Voltage on AHB, BHB. $V_{AHS, BHS} + 5V$ to $V_{AHS, BHS} + 15V$
 Input Current, HDEL and LDEL -500 μ A to -50 μ A
 Operating Ambient Temperature Range -40°C to +85°C

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

Electrical Specifications $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^\circ C$, Unless Otherwise Specified

PARAMETERS	SYMBOL	TEST CONDITIONS	$T_J = +25^\circ C$			$T_J = -40^\circ C$ TO +125°C		UNITS
			MIN	TYP	MAX	MIN	MAX	
SUPPLY CURRENTS AND CHARGE PUMPS								
V_{DD} Quiescent Current	I_{DD}	IN- = 2.5V, Other Inputs = 0V	8	11	14	7	14	mA
V_{DD} Operating Current	I_{DDO}	Outputs switching $f = 500kHz$, No Load	9	12	15	8	15	mA
V_{CC} Quiescent Current	I_{CC}	IN- = 2.5V, Other Inputs = 0V, $I_{ALO} = I_{BLO} = 0$	-	25	80	-	100	μ A
V_{CC} Operating Current	I_{CCO}	$f = 500kHz$, No Load	1	1.25	2.0	0.8	3	mA
AHB, BHB Quiescent Current - Qpump Output Current	I_{AHB}, I_{BHB}	IN- = 2.5V, Other Inputs = 0V, $I_{AHO} =$ $I_{BHO} = 0$, $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 10V$	-50	-25	-11	-60	-10	μ A
AHB, BHB Operating Current	I_{AHBO}, I_{BHBO}	$f = 500kHz$, No Load	0.62	1.2	1.5	0.5	1.9	mA
AHS, BHS, AHB, BHB Leakage Current	I_{HLK}	$V_{BHS} = V_{AHS} = 80V$, $V_{AHB} = V_{BHB} = 93V$	-	0.02	1.0	-	10	μ A
AHB-AHS, BHB-BHS Qpump Output Voltage	$V_{AHB} - V_{AHS}$ $V_{BHB} - V_{BHS}$	$I_{AHB} = I_{AHS} = 0$, No Load	11.5	12.6	14.0	10.5	14.5	V
INPUT COMPARATOR PINS: IN+, IN-, OUT								
Offset Voltage	V_{OS}	Over Common Mode Voltage Range	-10	0	+10	-15	+15	mV
Input Bias Current	I_{IB}		0	0.5	2	0	4	μ A
Input Offset Current	I_{OS}		-1	0	+1	-2	+2	μ A
Input Common Mode Voltage Range	CMVR		1	-	$V_{DD} - 1.5$	1	$V_{DD} - 1.5$	V
Voltage Gain	AVOL		10	25	-	10	-	V/mV
OUT High Level Output Voltage	V_{OH}	IN+ > IN-, $I_{OH} = -250\mu A$	$V_{DD} - 0.4$	-	-	$V_{DD} - 0.5$	-	V
OUT Low Level Output Voltage	V_{OL}	IN+ < IN-, $I_{OL} = +250\mu A$	-	-	0.4	-	0.5	V
Low Level Output Current	I_{OL}	$V_{OUT} = 6V$	6.5	14	19	6	20	mA
High Level Output Current	I_{OH}	$V_{OUT} = 6V$	-17	-10	-3	-20	-2.5	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A

Electrical Specifications $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^\circ C$, Unless Otherwise Specified (Continued)

PARAMETERS	SYMBOL	TEST CONDITIONS	$T_J = +25^\circ C$			$T_J = -40^\circ C$ TO $+125^\circ C$		UNITS
			MIN	TYP	MAX	MIN	MAX	
INPUT PINS: DIS								
Low Level Input Voltage	V_{IL}	Full Operating Conditions	-	-	1.0	-	0.8	V
High Level Input Voltage	V_{IH}	Full Operating Conditions	2.5	-	-	2.7	-	V
Input Voltage Hysteresis			-	35	-	-	-	mV
Low Level Input Current	I_{IL}	$V_{IN} = 0V$, Full Operating Conditions	-130	-100	-75	-135	-65	μA
High Level Input Current	I_{IH}	$V_{IN} = 5V$, Full Operating Conditions	-1	-	+1	-10	+10	μA
INPUT PINS: HEN								
Low Level Input Voltage	V_{IL}	Full Operating Conditions	-	-	1.0	-	0.8	V
High Level Input Voltage	V_{IH}	Full Operating Conditions	2.5	-	-	2.7	-	V
Input Voltage Hysteresis			-	35	-	-	-	mV
Low Level Input Current	I_{IL}	$V_{IN} = 0V$, Full Operating Conditions	-260	-200	-150	-270	-130	μA
High Level Input Current	I_{IH}	$V_{IN} = 5V$, Full Operating Conditions	-1	-	+1	-10	+10	μA
TURN-ON DELAY PINS: LDEL AND HDEL								
LDEL, HDEL Voltage	V_{HDEL}	$I_{HDEL} = I_{LDEL} = -100\mu A$	4.9	5.1	5.3	4.8	5.4	V
GATE DRIVER OUTPUT PINS: ALO, BLO, AHO, AND BHO								
Low Level Output Voltage	V_{OL}	$I_{OUT} = 100mA$	0.7	0.85	1.0	0.5	1.1	V
High Level Output Voltage	$V_{CC} - V_{OH}$	$I_{OUT} = -100mA$	0.8	0.95	1.1	0.5	1.2	V
Peak Pullup Current	I_{O+}	$V_{OUT} = 0V$	1.7	2.6	3.8	1.4	4.1	A
Peak Pulldown Current	I_{O-}	$V_{OUT} = 12V$	1.7	2.4	3.3	1.3	3.6	A
Under Voltage, Rising Threshold	UV+		8.1	8.8	9.4	8.0	9.5	V
Under Voltage, Falling Threshold	UV-		7.6	8.3	8.9	7.5	9.0	V
Under Voltage, Hysteresis	HYS		0.25	0.4	0.65	0.2	0.7	V

Switching Specifications $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 10K$, $C_L = 1000pF$, and $T_A = +25^\circ C$, Unless Otherwise Specified

PARAMETERS	SYMBOL	TEST CONDITIONS	$T_J = +25^\circ C$			$T_J = -40^\circ C$ TO $+125^\circ C$		UNITS
			MIN	TYP	MAX	MIN	MAX	
Lower Turn-off Propagation Delay (IN+/IN- to ALO/BLO)	T_{LPHL}		-	40	70	-	90	ns
Upper Turn-off Propagation Delay (IN+/IN- to AHO/BHO)	T_{HPHL}		-	50	80	-	110	ns
Lower Turn-on Propagation Delay (IN+/IN- to ALO/BLO)	T_{LPLH}		-	40	70	-	90	ns
Upper Turn-on Propagation Delay (IN+/IN- to AHO/BHO)	T_{HPLH}		-	70	110	-	140	ns
Rise Time	T_R		-	10	25	-	35	ns
Fall Time	T_F		-	10	25	-	35	ns
Turn-on Input Pulse Width	$T_{PWIN-ON}$		50	-	-	50	-	ns
Turn-off Input Pulse Width	$T_{PWIN-OFF}$		40	-	-	40	-	ns
Disable Turn-off Propagation Delay (DIS - Lower Outputs)	T_{DISLOW}		-	45	75	-	95	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A

Switching Specifications $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 10K$, $C_L = 1000pF$, and $T_A = +25^\circ C$, Unless Otherwise Specified (Continued)

PARAMETERS	SYMBOL	TEST CONDITIONS	$T_J = +25^\circ C$			$T_J = -40^\circ C$ TO $+125^\circ C$		UNITS
			MIN	TYP	MAX	MIN	MAX	
Disable Turn-off Propagation Delay (DIS - Upper Outputs)	$T_{DISHIGH}$		-	55	85	-	105	ns
Disable to Lower Turn-on Propagation Delay (DIS - ALO and BLO)	T_{DLPLH}		-	45	70	-	90	ns
Refresh Pulse Width (ALO and BLO)	T_{REF-PW}		240	380	500	200	600	ns
Disable to Upper Enable (DIS - AHO and BHO)	T_{UEN}		-	480	630	-	750	ns
HEN-AHO, BHO Turn-off, Propagation Delay	$T_{HEN-PHL}$	$R_{HDEL} = R_{LDEL} = 10K$	-	40	70	-	90	ns
HEN-AHO, BHO Turn-on, Propagation Delay	$T_{HEN-PLH}$	$R_{HDEL} = R_{LDEL} = 10K$	-	60	90	-	110	ns

TRUTH TABLE

INPUT				OUTPUT			
IN+ > IN-	HEN	U/V	DIS	ALO	AHO	BLO	BHO
X	X	X	1	0	0	0	0
0	0	0	0	1	0	0	0
1	1	0	0	0	1	1	0
0	1	0	0	1	0	0	1
1	0	0	0	0	0	1	0
X	X	1	X	0	0	0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A

Pin Descriptions

PIN NUMBER	SYMBOL	DESCRIPTION
1	BHB	B High-side Bootstrap supply. External bootstrap diode and capacitor are required. Connect cathode of bootstrap diode and positive side of bootstrap capacitor to this pin. Internal charge pump supplies 30 μ A out of this pin to maintain bootstrap supply. Internal circuitry clamps the bootstrap supply to approximately 12.8V.
2	HEN	High-side Enable input. Logic level input that when low overrides IN+/IN- (Pins 6 and 7) to put AHO and BHO drivers (Pins 11 and 20) in low output state. When HEN is high AHO and BHO are controlled by IN+/IN- inputs. The pin can be driven by signal levels of 0V to 15V (no greater than V _{DD}).
3	DIS	DISable input. Logic level input that when taken high sets all four outputs low. DIS high overrides all other inputs. When DIS is taken low the outputs are controlled by the other inputs. The pin can be driven by signal levels of 0V to 15V (no greater than V _{DD}).
4	V _{SS}	Chip negative supply, generally will be ground.
5	OUT	OUTput of the input control comparator. This output can be used for feedback and hysteresis.
6	IN+	Noninverting input of control comparator. If IN+ is greater than IN- (Pin 7) then ALO and BHO are low level outputs and BLO and AHO are high level outputs. If IN+ is less than IN- then ALO and BHO are high level outputs and BLO and AHO are low level outputs. DIS (Pin 3) high level will override IN+/IN- control for all outputs. HEN (Pin 2) low level will override IN+/IN- control of AHO and BHO. When switching in four quadrant mode, dead time in a half bridge leg is controlled by HDEL and LDEL (Pins 8 and 9).
7	IN-	Inverting input of control comparator. See IN+ (Pin 6) description.
8	HDEL	High-side turn-on DELay. Connect resistor from this pin to V _{SS} to set timing current that defines the turn-on delay of both high-side drivers. The low-side drivers turn-off with no adjustable delay, so the HDEL resistor guarantees no shoot-through by delaying the turn-on of the high-side drivers. HDEL reference voltage is approximately 5.1V.
9	LDEL	Low-side turn-on DELay. Connect resistor from this pin to V _{SS} to set timing current that defines the turn-on delay of both low-side drivers. The high-side drivers turn-off with no adjustable delay, so the LDEL resistor guarantees no shoot-through by delaying the turn-on of the low-side drivers. LDEL reference voltage is approximately 5.1V.
10	AHB	A High-side Bootstrap supply. External bootstrap diode and capacitor are required. Connect cathode of bootstrap diode and positive side of bootstrap capacitor to this pin. Internal charge pump supplies 30 μ A out of this pin to maintain bootstrap supply. Internal circuitry clamps the bootstrap supply to approximately 12.8V.
11	AHO	A High-side Output. Connect to gate of A High-side power MOSFET.
12	AHS	A High-side Source connection. Connect to source of A High-side power MOSFET. Connect negative side of bootstrap capacitor to this pin.
13	ALO	A Low-side Output. Connect to gate of A Low-side power MOSFET.
14	ALS	A Low-side Source connection. Connect to source of A Low-side power MOSFET.
15	V _{CC}	Positive supply to gate drivers. Must be same potential as V _{DD} (Pin 16). Connect to anodes of two bootstrap diodes.
16	V _{DD}	Positive supply to lower gate drivers. Must be same potential as V _{CC} (Pin 15). De-couple this pin to V _{SS} (Pin 4).
17	BLS	B Low-side Source connection. Connect to source of B Low-side power MOSFET.
18	BLO	B Low-side Output. Connect to gate of B Low-side power MOSFET.
19	BHS	B High-side Source connection. Connect to source of B High-side power MOSFET. Connect negative side of bootstrap capacitor to this pin.
20	BHO	B High-side Output. Connect to gate of B High-side power MOSFET.

Timing Diagrams




FIGURE 1. BISTATE MODE




FIGURE 2. HIGH SIDE CHOP MODE




FIGURE 3. DISABLE FUNCTION

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Curves $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^\circ C$, Unless Otherwise Specified




FIGURE 4. QUIESCENT I_{DD} SUPPLY CURRENT vs V_{DD} SUPPLY VOLTAGE




FIGURE 5. I_{DD0} NO-LOAD I_{DD} SUPPLY CURRENT vs FREQUENCY (kHz)




FIGURE 6. SIDE A, B FLOATING SUPPLY BIAS CURRENT vs FREQUENCY (LOAD = 1000pF)




FIGURE 7. I_{CC0} , NO-LOAD I_{CC} SUPPLY CURRENT vs FREQUENCY (kHz) TEMPERATURE




FIGURE 8. I_{AHB} , I_{BHB} NO-LOAD FLOATING SUPPLY BIAS CURRENT vs FREQUENCY




FIGURE 9. COMPARATOR INPUT CURRENT I_L vs TEMPERATURE AT $V_{CM} = 5V$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HIP4080A

Typical Performance Curves $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^{\circ}C$, Unless Otherwise Specified (Continued)




FIGURE 10. DIS LOW LEVEL INPUT CURRENT I_{IL} vs TEMPERATURE




FIGURE 11. HEN LOW LEVEL INPUT CURRENT I_{IL} vs TEMPERATURE




FIGURE 12. AHB - AHS, BHB - BHS NO-LOAD CHARGE PUMP VOLTAGE vs TEMPERATURE




FIGURE 13. UPPER DISABLE TURN-OFF PROPAGATION DELAY $T_{DISHIGH}$ vs TEMPERATURE




FIGURE 14. DISABLE TO UPPER ENABLE T_{UEN} PROPAGATION DELAY vs TEMPERATURE




FIGURE 15. LOWER DISABLE TURN-OFF PROPAGATION DELAY T_{DISLOW} vs TEMPERATURE

Typical Performance Curves $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 10K$, and $T_A = +25^\circ C$, Unless Otherwise Specified




FIGURE 16. T_{REF-PW} REFRESH PULSE WIDTH vs TEMPERATURE




FIGURE 17. DISABLE TO LOWER ENABLE T_{DLPLH} PROPAGATION DELAY vs TEMPERATURE




FIGURE 18. UPPER TURN-OFF PROPAGATION DELAY T_{HPHL} vs TEMPERATURE




FIGURE 19. UPPER TURN-ON PROPAGATION DELAY T_{HPLH} vs TEMPERATURE




FIGURE 20. LOWER TURN-OFF PROPAGATION DELAY T_{LPHL} vs TEMPERATURE




FIGURE 21. LOWER TURN-ON PROPAGATION DELAY T_{LPLH} vs TEMPERATURE

HIP4080A

Typical Performance Curves $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^\circ C$, Unless Otherwise Specified




FIGURE 22. GATE DRIVE FALL TIME T_F vs TEMPERATURE




FIGURE 23. GATE DRIVE RISE TIME T_R vs TEMPERATURE




FIGURE 24. V_{LDEL} , V_{HDEL} VOLTAGE vs TEMPERATURE




FIGURE 25. HIGH LEVEL OUTPUT VOLTAGE, $V_{CC} - V_{OH}$ vs BIAS SUPPLY AND TEMPERATURE AT $100\mu A$




FIGURE 26. LOW LEVEL OUTPUT VOLTAGE V_{OL} vs BIAS SUPPLY AND TEMPERATURE AT $100\mu A$




FIGURE 27. PEAK PULLDOWN CURRENT I_O , BIAS SUPPLY VOLTAGE

HIP4080A

Typical Performance Curves $V_{DD} = V_{CC} = V_{AHB} = V_{BHB} = 12V$, $V_{SS} = V_{ALS} = V_{BLS} = V_{AHS} = V_{BHS} = 0V$, $R_{HDEL} = R_{LDEL} = 100K$, and $T_A = +25^\circ C$, Unless Otherwise Specified (Continued)




FIGURE 28. PEAK PULLUP CURRENT I_{O+} vs SUPPLY VOLTAGE




FIGURE 29. LOW VOLTAGE BIAS CURRENT I_{DD} AND I_{CC} (LESS QUIESCENT COMPONENT) vs FREQUENCY AND GATE LOAD CAPACITANCE




FIGURE 30. HIGH VOLTAGE LEVEL-SHIFT CURRENT vs FREQUENCY AND BUS VOLTAGE




FIGURE 31. UNDERVOLTAGE LOCKOUT vs TEMPERATURE





FIGURE 32. MINIMUM DEAD-TIME vs DEL RESISTANCE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



NOTES:

1. DEVICE CD4069UB PIN 7 = COM. PIN 14 = +12V.
2. COMPONENTS L1, L2, C1, C2, CX, CY, R30, R31, ARE NOT SUPPLIED. REFER TO APPLICATION NOTE FOR HELP IN DETERMINING JMPR1 - JMPR4 JUMPER LOCATIONS.

FIGURE 33. HIP4080A EVALUATION PC BOARD SCHEMATIC





FIGURE 34. HIP4080A EVALUATION BOARD SILKSCREEN

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dual-In-Line Plastic Packages (PDIP)



E20.3 (JEDEC MS-001-AD ISSUE D)
20 LEAD DUAL-IN-LINE PLASTIC PACKAGE


SYMBOL	INCHES		MILLIMETERS		NOTES
	MIN	MAX	MIN	MAX	
A	-	0.210	-	5.33	4
A1	0.015	-	0.39	-	4
A2	0.115	0.195	2.93	4.95	-
B	0.014	0.022	0.356	0.558	-
B1	0.045	0.070	1.55	1.77	8
C	0.008	0.014	0.204	0.355	-
D	0.980	1.060	24.89	26.9	5
D1	0.005	-	0.13	-	5
E	0.300	0.325	7.62	8.25	6
E1	0.240	0.280	6.10	7.11	5
e	0.100 BSC		2.54 BSC		-
e _A	0.300 BSC		7.62 BSC		6
e _B	-	0.430	-	10.92	7
L	0.115	0.150	2.93	3.81	4
N	20		20		9

Rev. 0 12/93

NOTES:

- Controlling Dimensions: INCH. In case of conflict between English and Metric dimensions, the inch dimensions control.
- Dimensioning and tolerancing per ANSI Y14.5M-1982.
- Symbols are defined in the "MO Series Symbol List" in Section 2.2 of Publication No. 95.
- Dimensions A, A1 and L are measured with the package seated in JEDEC seating plane gauge GS-3.
- D, D1, and E1 dimensions do not include mold flash or protrusions. Mold flash or protrusions shall not exceed 0.010 inch (0.25mm).
- E and e_A are measured with the leads constrained to be perpendicular to datum -C-.
- e_B and e_C are measured at the lead tips with the leads unconstrained. e_C must be zero or greater.
- B1 maximum dimensions do not include dambar protrusions. Dambar protrusions shall not exceed 0.010 inch (0.25mm).
- N is the maximum number of terminal positions.
- Corner leads (1, N, N/2 and N/2 ± 1) for E8.3, E16.3, E18.3, E28.3, E42.6 will have a B1 dimension of 0.030 - 0.045 inch (0.76 - 1.14mm).

Small Outline Plastic Packages (SOIC)



M20.3 (JEDEC MS-013-AC ISSUE C)
20 LEAD WIDE BODY SMALL OUTLINE PLASTIC PACKAGE

SYMBOL	INCHES		MILLIMETERS		NOTES
	MIN	MAX	MIN	MAX	
A	0.0926	0.1043	2.35	2.65	-
A1	0.0040	0.0118	0.10	0.30	-
B	0.013	0.0200	0.33	0.51	9
C	0.0091	0.0125	0.23	0.32	-
D	0.4961	0.5118	12.60	13.00	3
E	0.2914	0.2992	7.40	7.60	4
e	0.050 BSC		1.27 BSC		-
H	0.394	0.419	10.00	10.65	-
h	0.010	0.029	0.25	0.75	5
L	0.016	0.050	0.40	1.27	6
N	20		20		7
α	0°	8°	0°	8°	-

Rev. 0 12/93

NOTES:

- Symbols are defined in the "MO Series Symbol List" in Section 2.2 of Publication Number 95.
- Dimensioning and tolerancing per ANSI Y14.5M-1982.
- Dimension "D" does not include mold flash, protrusions or gate burrs. Mold flash, protrusion and gate burrs shall not exceed 0.15mm (0.006 inch) per side.
- Dimension "E" does not include interlead flash or protrusions. Interlead flash and protrusions shall not exceed 0.25mm (0.010 inch) per side.
- The chamfer on the body is optional. If it is not present, a visual index feature must be located within the crosshatched area.
- "L" is the length of terminal for soldering to a substrate.
- "N" is the number of terminal positions.
- Terminal numbers are shown for reference only.
- The lead width "B", as measured 0.36mm (0.014 inch) or greater above the seating plane, shall not exceed a maximum value of 0.61mm (0.024 inch).
- Controlling dimension: MILLIMETER. Converted inch dimensions are not necessarily exact.

All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems. Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

For information regarding Intersil Corporation and its products, see www.intersil.com

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Video amplifier

NE592


DESCRIPTION

The NE592 is a monolithic, two-stage, differential output, wideband video amplifier. It offers fixed gains of 100 and 400 without external components and adjustable gains from 400 to 0 with one external resistor. The input stage has been designed so that with the addition of a few external reactive elements between the gain select terminals, the circuit can function as a high-pass, low-pass, or band-pass filter. This feature makes the circuit ideal for use as a video or pulse amplifier in communications, magnetic memories, display, video recorder systems, and floppy disk head amplifiers. Now available in an 8-pin version with fixed gain of 400 without external components and adjustable gain from 400 to 0 with one external resistor.

FEATURES

- 120MHz unity gain bandwidth
- Adjustable gains from 0 to 400
- Adjustable pass band
- No frequency compensation required
- Wave shaping with minimal external components
- MIL-STD processing available


PIN CONFIGURATIONS



APPLICATIONS

- Floppy disk head amplifier
- Video amplifier
- Pulse amplifier in communications
- Magnetic memory
- Video recorder systems

BLOCK DIAGRAM



Video amplifier

NE592

ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
14-Pin Plastic Dual In-Line Package (DIP)	0 to +70°C	NE592N14	0405B
14-Pin Small Outline (SO) package	0 to +70°C	NE592D14	0175D
8-Pin Plastic Dual In-Line Package (DIP)	0 to +70°C	NE592N8	0404B
8-Pin Small Outline (SO) package	0 to +70°C	NE592D8	0174C

NOTES:

N8, N14, D8 and D14 package parts also available in "High" gain version by adding "H" before package designation, i.e., NE592HDB

ABSOLUTE MAXIMUM RATINGS

$T_A = +25^\circ\text{C}$, unless otherwise specified.

SYMBOL	PARAMETER	RATING	UNIT
V_{CC}	Supply voltage	± 8	V
V_{IN}	Differential input voltage	± 5	V
V_{CM}	Common-mode input voltage	± 6	V
I_{OUT}	Output current	10	mA
T_A	Operating ambient temperature range	0 to +70	°C
T_{STG}	Storage temperature range	-65 to +150	°C
$P_{D\ MAX}$	Maximum power dissipation, $T_A = 25^\circ\text{C}$ (still air) ¹		
	D-14 package	0.98	W
	D-8 package	0.79	W
	N-14 package	1.44	W
	N-8 package	1.17	W

NOTES:

- Derate above 25°C at the following rates:
 - D-14 package at $7.8\text{mW}/^\circ\text{C}$
 - D-8 package at $6.3\text{mW}/^\circ\text{C}$
 - N-14 package at $11.5\text{mW}/^\circ\text{C}$
 - N-8 package at $9.3\text{mW}/^\circ\text{C}$

Video amplifier

NE592

DC ELECTRICAL CHARACTERISTICS

$T_A=+25^\circ\text{C}$, $V_{SS}=\pm 6\text{V}$, $V_{CM}=0$, unless otherwise specified. Recommended operating supply voltages $V_S=\pm 6.0\text{V}$. All specifications apply to both standard and high gain parts unless noted differently.

SYMBOL	PARAMETER	TEST CONDITIONS	NE592			UNIT
			Min	Typ	Max	
A_{VOL}	Differential voltage gain, standard part	$R_L=2\text{k}\Omega$, $V_{OUT}=3\text{V}_{P-P}$				
	Gain 1 ¹		250	400	600	V/V
	Gain 2 ^{2, 4}		80	100	120	V/V
R_{IN}	Input resistance			4.0		$\text{k}\Omega$
	Gain 1 ¹					
	Gain 2 ^{2, 4}		10	30		$\text{k}\Omega$
C_{IN}	Input capacitance ²	Gain 2 ⁴		2.0		pF
I_{OS}	Input offset current			0.4	5.0	μA
I_{BIAS}	Input bias current			9.0	30	μA
V_{NOISE}	Input noise voltage	BW 1kHz to 10MHz		12		μV_{RMS}
V_{IN}	Input voltage range		± 1.0			V
$CMRR$	Common-mode rejection ratio					
	Gain 2 ⁴	$V_{CM}\pm 1\text{V}$, $f<100\text{kHz}$	60	86		dB
	Gain 2 ⁴	$V_{CM}\pm 1\text{V}$, $f=5\text{MHz}$		60		dB
$PSRR$	Supply voltage rejection ratio					
	Gain 2 ⁴	$\Delta V_S=\pm 0.5\text{V}$	50	70		dB
V_{OS}	Output offset voltage					
	Gain 1	$R_L=\infty$			1.5	V
	Gain 2 ⁴	$R_L=\infty$			1.5	V
	Gain 3 ³	$R_L=\infty$		0.35	0.75	V
V_{CM}	Output common-mode voltage	$R_L=\infty$	2.4	2.9	3.4	V
V_{OUT}	Output voltage swing differential	$R_L=2\text{k}\Omega$	3.0	4.0		V
R_{OUT}	Output resistance			20		Ω
I_{CC}	Power supply current	$R_L=\infty$		18	24	mA

NOTES:

- Gain select Pins G_{1A} and G_{1B} connected together.
- Gain select Pins G_{2A} and G_{2B} connected together.
- All gain select pins open.
- Applies to 14-pin version only.

Video amplifier

NE592

DC ELECTRICAL CHARACTERISTICS

DC Electrical Characteristics $V_{SS}=\pm 6V$, $V_{CM}=0$, $0^{\circ}C \leq T_A \leq 70^{\circ}C$, unless otherwise specified. Recommended operating supply voltages $V_S=\pm 6.0V$. All specifications apply to both standard and high gain parts unless noted differently.

SYMBOL	PARAMETER	TEST CONDITIONS	NE592			UNIT
			Min	Typ	Max	
A_{VOL}	Differential voltage gain, standard part Gain 1 ¹ Gain 2 ^{2, 4}	$R_L=2k\Omega$, $V_{OUT}=3V_{P-P}$	250		600	V/V
			80		120	V/V
R_{IN}	Input resistance Gain 2 ^{2, 4}		8.0			k Ω
I_{OS}	Input offset current				6.0	μA
I_{BIAS}	Input bias current				40	μA
V_{IN}	Input voltage range		± 1.0			V
CMRR	Common-mode rejection ratio Gain 2 ⁴	$V_{CM}=\pm 1V$, $f < 100kHz$	50			dB
PSRR	Supply voltage rejection ratio Gain 2 ⁴	$\Delta V_S=\pm 0.5V$	50			dB
V_{OS}	Output offset voltage Gain 1 ¹ Gain 2 ⁴ Gain 3 ³	$R_L=\infty$			1.5	V
					1.5	
					1.0	
V_{OUT}	Output voltage swing differential	$R_L=2k\Omega$	2.8			V
I_{CC}	Power supply current	$R_L=\infty$			27	mA

NOTES:

- Gain select Pins G_{1A} and G_{1B} connected together.
- Gain select Pins G_{2A} and G_{2B} connected together.
- All gain select pins open.
- Applies to 14-pin versions only.

AC ELECTRICAL CHARACTERISTICS

$T_A=+25^{\circ}C$, $V_{SS}=\pm 6V$, $V_{CM}=0$, unless otherwise specified. Recommended operating supply voltages $V_S=\pm 6.0V$. All specifications apply to both standard and high gain parts unless noted differently.

SYMBOL	PARAMETER	TEST CONDITIONS	NE/SA592			UNIT
			Min	Typ	Max	
BW	Bandwidth Gain 1 ¹ Gain 2 ^{2, 4}			40		MHz
				90		MHz
t_R	Rise time Gain 1 ¹ Gain 2 ^{2, 4}	$V_{OUT}=1V_{P-P}$		10.5	12	ns
				4.5		ns
t_{PD}	Propagation delay Gain 1 ¹ Gain 2 ^{2, 4}	$V_{OUT}=1V_{P-P}$		7.5	10	ns
				6.0		ns


NOTES:

- Gain select Pins G_{1A} and G_{1B} connected together.
- Gain select Pins G_{2A} and G_{2B} connected together.
- All gain select pins open.
- Applies to 14-pin versions only.

Video amplifier

NE592


TYPICAL PERFORMANCE CHARACTERISTICS



Video amplifier





NE592

TYPICAL PERFORMANCE CHARACTERISTICS (Continued)





Video amplifier

NE592




TEST CIRCUITS $T_A = 25^\circ C$, unless otherwise specified.



Video amplifier

NE592

TYPICAL APPLICATIONS



FILTER NETWORKS

Z NETWORK	FILTER TYPE	$V_0(s)$ TRANSFER $V_1(s)$ FUNCTION
	LOW PASS	$\frac{1.4 \times 10^4}{L} \left[\frac{1}{s + R/L} \right]$
	HIGH PASS	$\frac{1.4 \times 10^4}{R} \left[\frac{s}{s + 1/RC} \right]$
	BAND PASS	$\frac{1.4 \times 10^4}{L} \left[\frac{s}{s^2 + R/Ls + 1/LC} \right]$
	BAND REJECT	$\frac{1.4 \times 10^4}{R} \left[\frac{s^2 + 1/LC}{s^2 + 1/LC + s/RC} \right]$

NOTES:
 In the networks above, the R value used is assumed to include $2r_e$, or approximately 32Ω .
 $s = j\omega$
 $\omega = 2\pi f$

DATA SHEET



74HC74; 74HCT74

Dual D-type flip-flop with set and reset; positive-edge trigger

Product specification
Supersedes data of 1998 Feb 23

2003 Jul 10

Dual D-type flip-flop with set and reset; positive-edge trigger

74HC74; 74HCT74

FEATURES

- Wide supply voltage range from 2.0 to 6.0 V
- Symmetrical output impedance
- High noise immunity
- Low power dissipation
- Balanced propagation delays
- ESD protection:
HBM EIA/JESD22-A114-A exceeds 2000 V
MM EIA/JESD22-A115-A exceeds 200 V.

GENERAL DESCRIPTION

The 74HC/HCT74 is a high-speed Si-gate CMOS device and is pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT74 are dual positive-edge triggered, D-type flip-flops with individual data (D) inputs, clock (CP) inputs, set (\overline{SD}) and reset (\overline{RD}) inputs; also complementary Q and \overline{Q} outputs.

The set and reset are asynchronous active LOW inputs and operate independently of the clock input. Information on the data input is transferred to the Q output on the LOW-to-HIGH transition of the clock pulse. The D inputs must be stable one set-up time prior to the LOW-to-HIGH clock transition for predictable operation.

Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock rise and fall times.

QUICK REFERENCE DATA

GND = 0 V; $T_{amb} = 25\text{ }^{\circ}\text{C}$; $t_r = t_f = 6\text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t_{PHL}/t_{PLH}	propagation delay nCP to nQ, n \overline{Q}	$C_L = 15\text{ pF}$; $V_{CC} = 5\text{ V}$	14	15	ns
	n \overline{SD} to nQ, n \overline{Q}		15	18	ns
	n \overline{RD} to nQ, n \overline{Q}		16	18	ns
f_{max}	maximum clock frequency		76	59	MHz
C_I	input capacitance		3.5	3.5	pF
C_{PD}	power dissipation capacitance per flip-flop	notes 1 and 2	24	29	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW).

$P_D = C_{PD} \times V_{CC}^2 \times f_i \times N + \Sigma(C_L \times V_{CC}^2 \times f_o)$ where:

f_i = input frequency in MHz;

f_o = output frequency in MHz;

C_L = output load capacitance in pF;

V_{CC} = supply voltage in Volts;

N = total load switching outputs;

$\Sigma(C_L \times V_{CC}^2 \times f_o)$ = sum of the outputs.

2. For 74HC74 the condition is $V_I = \text{GND to } V_{CC}$.

For 74HCT74 the condition is $V_I = \text{GND to } V_{CC} - 1.5\text{ V}$.

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

FUNCTION TABLES

Table 1 See note 1

INPUT				OUTPUT	
$\bar{S}D$	$\bar{R}D$	CP	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H

Table 2 See note 1

INPUT				OUTPUT	
$\bar{S}D$	$\bar{R}D$	CP	D	Q _{n+1}	\bar{Q}_{n+1}
H	H	↑	L	L	H
H	H	↑	H	H	L

Note

- H = HIGH voltage level;
L = LOW voltage level;
X = don't care;
↑ = LOW-to-HIGH CP transition;
Q_{n+1} = state after the next LOW-to-HIGH CP transition.

ORDERING INFORMATION



TYPE NUMBER	PACKAGE				
	TEMPERATURE RANGE	PINS	PACKAGE	MATERIAL	CODE
74HC74N	-40 to +125 °C	14	DIP14	plastic	SOT27-1
74HCT74N	-40 to +125 °C	14	DIP14	plastic	SOT27-1
74HC74D	-40 to +125 °C	14	SO14	plastic	SOT108-1
74HCT74D	-40 to +125 °C	14	SO14	plastic	SOT108-1
74HC74DB	-40 to +125 °C	14	SSOP14	plastic	SOT337-1
74HCT74DB	-40 to +125 °C	14	SSOP14	plastic	SOT337-1
74HC74PW	-40 to +125 °C	14	TSSOP14	plastic	SOT402-1
74HCT74PW	-40 to +125 °C	14	TSSOP14	plastic	SOT402-1
74HC74BQ	-40 to +125 °C	14	DHVQFN14	plastic	SOT762-1
74HCT74BQ	-40 to +125 °C	14	DHVQFN14	plastic	SOT762-1

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

PINNING

PIN	SYMBOL	DESCRIPTION
1	1 $\bar{R}D$	asynchronous reset-direct input (active LOW)
2	1D	data input
3	1CP	clock input (LOW-to-HIGH, edge-triggered)
4	1 $\bar{S}D$	asynchronous set-direct input (active LOW)
5	1Q	true flip-flop output
6	1 \bar{Q}	complement flip-flop output
7	GND	ground (0 V)
8	2 \bar{Q}	complement flip-flop output
9	2Q	true flip-flop output
10	2 $\bar{S}D$	asynchronous set-direct input (active LOW)
11	2CP	clock input (LOW-to-HIGH, edge-triggered)
12	2D	data input
13	2 $\bar{R}D$	asynchronous reset-direct input (active LOW)
14	V _{CC}	positive supply voltage



Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74




Fig.3 Logic symbol.




Fig.4 IEC logic symbol.




Fig.5 Functional diagram.

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74




Fig.6 Logic diagram (one flip-flop).

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER	CONDITIONS	74HC74			74HCT74			UNIT
			MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	
V_{CC}	supply voltage		2.0	5.0	6.0	4.5	5.0	5.5	V
V_I	input voltage		0	–	V_{CC}	0	–	V_{CC}	V
V_O	output voltage		0	–	V_{CC}	0	–	V_{CC}	V
T_{amb}	operating ambient temperature		–40	+25	+125	–40	+25	+125	°C
t_r, t_f	input rise and fall times	$V_{CC} = 2.0\text{ V}$	–	–	1000	–	–	500	ns
		$V_{CC} = 4.5\text{ V}$	–	6.0	500	–	6.0	500	ns
		$V_{CC} = 6.0\text{ V}$	–	–	400	–	–	500	ns

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 60134); voltages are referenced to GND (ground = 0 V).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V_{CC}	supply voltage		–0.5	+7.0	V
I_{IK}	input diode current	$V_I < -0.5\text{ V}$ or $V_I > V_{CC} + 0.5\text{ V}$; note 1	–	±20	mA
I_{OK}	output diode current	$V_O < -0.5\text{ V}$ or $V_O > V_{CC} + 0.5\text{ V}$; note 1	–	±20	mA
I_O	output source or sink current	$-0.5\text{ V} < V_O < V_{CC} + 0.5\text{ V}$; note 1	–	±25	mA
I_{CC}, I_{GND}	V_{CC} or GND current		–	±100	mA
T_{stg}	storage temperature		–65	+150	°C
P_{tot}	power dissipation	$T_{amb} = -40$ to $+125\text{ °C}$; note 2	–	500	mW

Notes

- The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
- For SO14 packages: above 70 °C derate linearly with 8 mW/K.
For SSOP14 and TSSOP14 packages: above 60 °C derate linearly with 5.5 mW/K.
For DHVQFN14 packages: above 60 °C derate linearly with 4.5 mW/K.
For DIP14 packages: above 70 °C derate linearly with 12 mW/K.

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

DC CHARACTERISTICS

Family 74HC

At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

SYMBOL	PARAMETER	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
		WAVEFORMS	V _{CC} (V)				
T _{amb} = -40 to +85 °C; note 1							
V _{IH}	HIGH-level input voltage		2.0	1.5	1.2	–	V
			4.5	3.15	2.4	–	V
			6.0	4.2	3.2	–	V
V _{IL}	LOW-level input voltage		2.0	–	0.8	0.5	V
			4.5	–	2.1	1.35	V
			6.0	–	2.8	1.8	V
V _{OH}	HIGH-level output voltage	V _I = V _{IH} or V _{IL} I _O = -4.0 mA	4.5	3.84	4.32	–	V
		I _O = -5.2 mA	6.0	5.34	5.81	–	V
V _{OL}	LOW-level output voltage	V _I = V _{IH} or V _{IL} I _O = 4.0 mA	4.5	–	0.15	0.33	V
		I _O = 5.2 mA	6.0	–	0.16	0.33	V
I _{LI}	input leakage current	V _I = V _{CC} or GND	6.0	–	–	±1.0	μA
I _{CC}	quiescent supply current	V _I = V _{CC} or GND; I _O = 0	6.0	–	–	40	μA
T _{amb} = -40 to +125 °C							
V _{IH}	HIGH-level input voltage		2.0	1.5	–	–	V
			4.5	3.15	–	–	V
			6.0	4.2	–	–	V
V _{IL}	LOW-level input voltage		2.0	–	–	0.5	V
			4.5	–	–	1.35	V
			6.0	–	–	1.8	V
V _{OH}	HIGH-level output voltage	V _I = V _{IH} or V _{IL} I _O = -4.0 mA	4.5	3.7	–	–	V
		I _O = -5.2 mA	6.0	5.2	–	–	V
V _{OL}	LOW-level output voltage	V _I = V _{IH} or V _{IL} I _O = 4.0 mA	4.5	–	–	0.4	V
		I _O = 5.2 mA	6.0	–	–	0.4	V
I _{LI}	input leakage current	V _I = V _{CC} or GND	6.0	–	–	±1.0	μA
I _{CC}	quiescent supply current	V _I = V _{CC} or GND; I _O = 0	6.0	–	–	80	μA

Note

1. All typical values are measured at T_{amb} = 25 °C.

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

Family 74HCT

At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

SYMBOL	PARAMETER	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
		WAVEFORMS	V _{CC} (V)				
T _{amb} = -40 to +85 °C; note 1							
V _{IH}	HIGH-level input voltage		4.5 to 5.5	2.0	1.6	–	V
V _{IL}	LOW-level input voltage		4.5 to 5.5	–	1.2	0.8	V
V _{OH}	HIGH-level output voltage	V _I = V _{IH} or V _{IL} ; I _O = -4.0 mA	4.5	3.84	4.32	–	V
V _{OL}	LOW-level output voltage	V _I = V _{IH} or V _{IL} ; I _O = 4.0 mA	4.5	0.33	0.15	–	V
I _{LI}	input leakage current	V _I = V _{CC} or GND	5.5	–	–	±1.0	μA
I _{CC}	quiescent supply current	V _I = V _{CC} or GND; I _O = 0	5.5	–	–	40	μA
ΔI _{CC}	additional quiescent supply current per input	V _I = V _{CC} - 2.1 V other inputs at V _{CC} or GND; I _O = 0	4.5 to 5.5	–	100	450	μA
T _{amb} = -40 to +125 °C							
V _{IH}	HIGH-level input voltage		4.5 to 5.5	2.0	–	–	V
V _{IL}	LOW-level input voltage		4.5 to 5.5	–	–	0.8	V
V _{OH}	HIGH-level output voltage	V _I = V _{IH} or V _{IL} ; I _O = -4.0 mA	4.5	3.7	–	–	V
V _{OL}	LOW-level output voltage	V _I = V _{IH} or V _{IL} ; I _O = 4.0 mA	4.5	–	–	0.4	V
I _{LI}	input leakage current	V _I = V _{CC} or GND	5.5	–	–	±1.0	μA
I _{CC}	quiescent supply current	V _I = V _{CC} or GND; I _O = 0	5.5	–	–	80	μA
ΔI _{CC}	additional quiescent supply current per input	V _I = V _{CC} - 2.1 V other inputs at V _{CC} or GND; I _O = 0	4.5 to 5.5	–	–	490	μA

Note

1. All typical values are measured at T_{amb} = 25 °C.

Remark to HCT types

The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given here. To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table.

INPUT	UNIT LOAD COEFFICIENT
nD	0.70
nRD	0.70
nSD	0.80
nCP	0.80

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

AC CHARACTERISTICS

Family 74HC

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF.

SYMBOL	PARAMETER	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
		WAVEFORMS	V _{CC} (V)				
T _{amb} = -40 to +85 °C							
t _{PHL} /t _{PLH}	propagation delay nCP to nQ, nQ̄	see Fig.7	2.0	-	47	220	ns
			4.5	-	17	44	ns
			6.0	-	14	37	ns
	propagation delay nSD to nQ, nQ̄	see Fig.8	2.0	-	50	250	ns
			4.5	-	18	50	ns
			6.0	-	14	43	ns
	propagation delay nRD to nQ, nQ̄	see Fig.8	2.0	-	52	250	ns
			4.5	-	19	50	ns
			6.0	-	15	43	ns
t _{THL} /t _{TLH}	output transition time	see Fig.7	2.0	-	19	95	ns
			4.5	-	7	19	ns
			6.0	-	6	16	ns
t _w	clock pulse width HIGH or LOW	see Fig.7	2.0	100	19	-	ns
			4.5	20	7	-	ns
			6.0	17	6	-	ns
	set or reset pulse width LOW	see Fig.8	2.0	100	19	-	ns
			4.5	20	7	-	ns
			6.0	17	6	-	ns
t _{rem}	removal time set or reset	see Fig.8	2.0	40	3	-	ns
			4.5	8	1	-	ns
			6.0	7	1	-	ns
t _{su}	set-up time nD to nCP	see Fig.7	2.0	75	6	-	ns
			4.5	15	2	-	ns
			6.0	13	2	-	ns
t _h	hold time nCP to nD	see Fig.7	2.0	3	-6	-	ns
			4.5	3	-2	-	ns
			6.0	3	-2	-	ns
f _{max}	maximum clock pulse frequency	see Fig.7	2.0	4.8	23	-	MHz
			4.5	24	69	-	MHz
			6.0	28	82	-	MHz

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

SYMBOL	PARAMETER	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
		WAVEFORMS	V _{CC} (V)				
T _{amb} = -40 to +125 °C							
t _{PHL} /t _{PLH}	propagation delay nCP to nQ, nQ̄	see Fig.7	2.0	-	-	265	ns
			4.5	-	-	53	ns
			6.0	-	-	45	ns
	propagation delay nSD to nQ, nQ̄	see Fig.8	2.0	-	-	300	ns
			4.5	-	-	60	ns
			6.0	-	-	51	ns
	propagation delay nRD to nQ, nQ̄	see Fig.8	2.0	-	-	300	ns
			4.5	-	-	60	ns
			6.0	-	-	51	ns
t _{THL} /t _{TLH}	output transition time	see Fig.7	2.0	-	-	110	ns
			4.5	-	-	22	ns
			6.0	-	-	19	ns
t _w	clock pulse width HIGH or LOW	see Fig.7	2.0	120	-	-	ns
			4.5	24	-	-	ns
			6.0	20	-	-	ns
t _w	set or reset pulse width LOW	see Fig.8	2.0	120	-	-	ns
			4.5	24	-	-	ns
			6.0	20	-	-	ns
t _{rem}	removal time set or reset	see Fig.8	2.0	45	-	-	ns
			4.5	9	-	-	ns
			6.0	8	-	-	ns
t _{su}	set-up time nD to nCP	see Fig.7	2.0	90	-	-	ns
			4.5	18	-	-	ns
			6.0	15	-	-	ns
t _h	hold time nCP to nD	see Fig.7	2.0	3	-	-	ns
			4.5	3	-	-	ns
			6.0	3	-	-	ns
f _{max}	maximum clock pulse frequency	see Fig.7	2.0	4.0	-	-	MHz
			4.5	20	-	-	MHz
			6.0	24	-	-	MHz

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

Family 74HCT


GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF.

SYMBOL	PARAMETER	TEST CONDITIONS		MIN.	TYP.	MAX.	UNIT
		WAVEFORMS	V _{CC} (V)				
T_{amb} = -40 to +85 °C							
t _{PHL} /t _{PLH}	propagation delay nCP to nQ, nQ̄	see Fig.7	4.5	-	18	44	ns
	propagation delay nSD to nQ, nQ̄	see Fig.8	4.5	-	23	50	ns
	propagation delay nRD to nQ, nQ̄	see Fig.8	4.5	-	24	50	ns
t _{THL} /t _{TLH}	output transition time	see Fig.7	4.5	-	7	19	ns
t _w	clock pulse width HIGH or LOW	see Fig.7	4.5	23	9	-	ns
	set or reset pulse width LOW	see Fig.8	4.5	20	9	-	ns
t _{rem}	removal time set or reset	see Fig.8	4.5	8	1	-	ns
t _{su}	set-up time nD to nCP	see Fig.7	4.5	15	5	-	ns
t _h	hold time nCP to nD	see Fig.7	4.5	+3	-3	-	ns
f _{max}	maximum clock pulse frequency	see Fig.7	4.5	22	54	-	MHz
T_{amb} = -40 to +125 °C							
t _{PHL} /t _{PLH}	propagation delay nCP to nQ, nQ̄	see Fig.7	4.5	-	-	53	ns
	propagation delay nSD to nQ, nQ̄	see Fig.8	4.5	-	-	60	ns
	propagation delay nRD to nQ, nQ̄	see Fig.8	4.5	-	-	60	ns
t _{THL} /t _{TLH}	output transition time	see Fig.7	4.5	-	-	22	ns
t _w	clock pulse width HIGH or LOW	see Fig.7	4.5	27	-	-	ns
	set or reset pulse width LOW	see Fig.8	4.5	24	-	-	ns
t _{rem}	removal time set or reset	see Fig.8	4.5	9	-	-	ns
t _{su}	set-up time nD to nCP	see Fig.7	4.5	18	-	-	ns
t _h	hold time nCP to nD	see Fig.7	4.5	3	-	-	ns
f _{max}	maximum clock pulse frequency	see Fig.7	4.5	18	-	-	MHz

Dual D-type flip-flop with set and reset;
positive-edge trigger


74HC74; 74HCT74

AC WAVEFORMS




Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74



Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74



TEST	S1
t _{PZH}	GND
t _{PZL}	V _{CC}
t _{PHZ}	GND
t _{PLZ}	V _{CC}

Definitions for test circuit:

R_L = Load resistor.

C_L = Load capacitance including jig and probe capacitance.

R_T = Termination resistance should be equal to the output impedance Z_o of the pulse generator.

Fig.9 Load circuitry for switching times.


Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

PACKAGE OUTLINES

DIP14: plastic dual in-line package; 14 leads (300 mil)

SOT27-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	4.2	0.51	3.2	1.73 1.13	0.53 0.38	0.36 0.23	19.50 18.55	6.48 6.20	2.54	7.62	3.60 3.05	8.25 7.80	10.0 8.3	0.254	2.2
inches	0.17	0.02	0.13	0.068 0.044	0.021 0.015	0.014 0.009	0.77 0.73	0.26 0.24	0.1	0.3	0.14 0.12	0.32 0.31	0.39 0.33	0.01	0.087

Note

1. Plastic or metal protrusions of 0.25 mm (0.01 inch) maximum per side are not included.


OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA		
SOT27-1	050G04	MO-001	SC-501-14		99-12-27 03-02-13

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

SO14: plastic small outline package; 14 leads; body width 3.9 mm

SOT108-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _E	L	L _p	Q	v	w	y	z ⁽¹⁾	θ
mm	1.75	0.25 0.10	1.45 1.25	0.25	0.49 0.36	0.25 0.19	8.75 8.55	4.0 3.8	1.27	6.2 5.8	1.05	1.0 0.4	0.7 0.6	0.25	0.25	0.1	0.7 0.3	8° 0°
inches	0.069	0.010 0.004	0.057 0.049	0.01	0.019 0.014	0.0100 0.0075	0.35 0.34	0.16 0.15	0.05	0.244 0.228	0.041	0.039 0.016	0.028 0.024	0.01	0.01	0.004	0.028 0.012	

Note

1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA			
SOT108-1	076E06	MS-012				99-12-27 03-02-19

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

SSOP14: plastic shrink small outline package; 14 leads; body width 5.3 mm

SOT337-1



DIMENSIONS (mm are the original dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _E	L	L _p	Q	v	w	y	Z ⁽¹⁾	θ
mm	2	0.21 0.05	1.80 1.65	0.25	0.38 0.25	0.20 0.09	6.4 6.0	5.4 5.2	0.65	7.9 7.6	1.25	1.03 0.63	0.9 0.7	0.2	0.13	0.1	1.4 0.9	8° 0°

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.


OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA		
SOT337-1		MO-150			-99-12-27 03-02-19

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

TSSOP14: plastic thin shrink small outline package; 14 leads; body width 4.4 mm

SOT402-1




Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

DHVQFN14: plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads;
14 terminals; body 2.5 x 3 x 0.85 mm

SOT762-1



DIMENSIONS (mm are the original dimensions)

UNIT	A ⁽¹⁾ max.	A ₁	b	c	D ⁽¹⁾	D _h	E ⁽¹⁾	E _h	e	e ₁	L	v	w	y	y ₁
mm	1	0.05 0.00	0.30 0.18	0.2	3.1 2.9	1.65 1.35	2.6 2.4	1.15 0.85	0.5	2	0.5 0.3	0.1	0.05	0.05	0.1

Note

1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	JEITA			
SOT762-1	---	MO-241	---			-02-10-17 03-01-27

Dual D-type flip-flop with set and reset;
positive-edge trigger

74HC74; 74HCT74

DATA SHEET STATUS

LEVEL	DATA SHEET STATUS ⁽¹⁾	PRODUCT STATUS ⁽²⁾⁽³⁾	DEFINITION
I	Objective data	Development	This data sheet contains data from the objective specification for product development. Philips Semiconductors reserves the right to change the specification in any manner without notice.
II	Preliminary data	Qualification	This data sheet contains data from the preliminary specification. Supplementary data will be published at a later date. Philips Semiconductors reserves the right to change the specification without notice, in order to improve the design and supply the best possible product.
III	Product data	Production	This data sheet contains data from the product specification. Philips Semiconductors reserves the right to make changes at any time in order to improve the design, manufacturing and supply. Relevant changes will be communicated via a Customer Product/Process Change Notification (CPCN).

Notes

1. Please consult the most recently issued data sheet before initiating or completing a design.
2. The product status of the device(s) described in this data sheet may have changed since this data sheet was published. The latest information is available on the Internet at URL <http://www.semiconductors.philips.com>.
3. For data sheets describing multiple type numbers, the highest-level product status determines the data sheet status.

DEFINITIONS

Short-form specification — The data in a short-form specification is extracted from a full data sheet with the same type number and title. For detailed information see the relevant data sheet or data handbook.

Limiting values definition — Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 60134). Stress above one or more of the limiting values may cause permanent damage to the device.

These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information — Applications that are described herein for any of these products are for illustrative purposes only. Philips Semiconductors make no representation or warranty that such applications will be suitable for the specified use without further testing or modification.

DISCLAIMERS

Life support applications — These products are not designed for use in life support appliances, devices, or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips Semiconductors customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips Semiconductors for any damages resulting from such application.

Right to make changes — Philips Semiconductors reserves the right to make changes in the products - including circuits, standard cells, and/or software - described or contained herein in order to improve design and/or performance. When the product is in full production (status 'Production'), relevant changes will be communicated via a Customer Product/Process Change Notification (CPCN). Philips Semiconductors assumes no responsibility or liability for the use of any of these products, conveys no licence or title under any patent, copyright, or mask work right to these products, and makes no representations or warranties that these products are free from patent, copyright, or mask work right infringement, unless otherwise specified.

Philips Semiconductors – a worldwide company

Contact information

For additional information please visit <http://www.semiconductors.philips.com>. Fax: +31 40 27 24825

For sales offices addresses send e-mail to: sales.addresses@www.semiconductors.philips.com.



© Koninklijke Philips Electronics N.V. 2003

SCA75

All rights are reserved. Reproduction in whole or in part is prohibited without the prior written consent of the copyright owner.

The information presented in this document does not form part of any quotation or contract, is believed to be accurate and reliable and may be changed without notice. No liability will be accepted by the publisher for any consequence of its use. Publication thereof does not convey nor imply any license under patent- or other industrial or intellectual property rights.

Printed in The Netherlands

613508/03/pp22

Date of release: 2003 Jul 10

Document order number: 9397 750 11259

Let's make things better.

เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น
Philips Semiconductors PHILIPS
ไม่อาจรับประกันได้ว่าจะไม่มีข้อผิดพลาดหรือการเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

For a complete data sheet, please also download:

- The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
- The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT86

Quad 2-input **EXCLUSIVE-OR** gate

Product specification
File under Integrated Circuits, IC06

December 1990

Philips
Semiconductors



PHILIPS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Quad 2-input EXCLUSIVE-OR gate

74HC/HCT86

FEATURES

- Output capability: standard
- I_{CC} category: SSI

GENERAL DESCRIPTION

The 74HC/HCT86 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT86 provide the EXCLUSIVE-OR function.

QUICK REFERENCE DATA

GND = 0 V; $T_{amb} = 25\text{ }^{\circ}\text{C}$; $t_r = t_f = 6\text{ ns}$

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
t_{PHL}/t_{PLH}	propagation delay nA, nB to nY	$C_L = 15\text{ pF}; V_{CC} = 5\text{ V}$	11	14	ns
C_I	input capacitance		3.5	3.5	pF
C_{PD}	power dissipation capacitance per gate	notes 1 and 2	30	30	pF

Notes

1. C_{PD} is used to determine the dynamic power dissipation (P_D in μW):

$$P_D = C_{PD} \times V_{CC}^2 \times f_i + \sum (C_L \times V_{CC}^2 \times f_o) \text{ where:}$$

f_i = input frequency in MHz

f_o = output frequency in MHz

$\sum (C_L \times V_{CC}^2 \times f_o)$ = sum of outputs

C_L = output load capacitance in pF

V_{CC} = supply voltage in V

2. For HC the condition is $V_i = \text{GND to } V_{CC}$
For HCT the condition is $V_i = \text{GND to } V_{CC} - 1.5\text{ V}$

ORDERING INFORMATION


See "74HC/HCT/HCU/HCMOS Logic Package Information".

Quad 2-input EXCLUSIVE-OR gate

74HC/HCT86

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1, 4, 9, 12	1A to 4A	data inputs
2, 5, 10, 13	1B to 4B	data inputs
3, 6, 8, 11	1Y to 4Y	data outputs
7	GND	ground (0 V)
14	V _{CC}	positive supply voltage



Quad 2-input EXCLUSIVE-OR gate

74HC/HCT86




Fig.4 Functional diagram.




Fig.5 Logic diagram (one gate).

FUNCTION TABLE

INPUTS		OUTPUTS
nA	nB	nY
L	L	L
L	H	H
H	L	H
H	H	L

Notes

1. H = HIGH voltage level
L = LOW voltage level

Quad 2-input EXCLUSIVE-OR gate

74HC/HCT86

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".

Output capability: standard
I_{CC} category: SSI

AC CHARACTERISTICS FOR 74HC

GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HC							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay nA, nB to nY	39	120		150		180	ns	2.0 4.5 6.0	Fig.6	
t _{THL} / t _{TLH}	output transition time	19	75		95		110	ns	2.0 4.5 6.0	Fig.6	
		7	15		19		22				
		6	13		16		19				

DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".

Output capability: standard
I_{CC} category: SSI

Notes to HCT types

The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given in the family specifications. To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
nA, nB	1.0

AC CHARACTERISTICS FOR 74HCT


GND = 0 V; t_r = t_f = 6 ns; C_L = 50 pF

SYMBOL	PARAMETER	T _{amb} (°C)						UNIT	TEST CONDITIONS		
		74HCT							V _{CC} (V)	WAVEFORMS	
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.				max.
t _{PHL} / t _{PLH}	propagation delay nA, nB to nY		17	32		40		48	ns	4.5	Fig.6
t _{THL} / t _{TLH}	output transition time		7	15		19		22	ns	4.5	Fig.6

Quad 2-input EXCLUSIVE-OR gate

74HC/HCT86

AC WAVEFORMS



PACKAGE OUTLINES

See "74HC/HCT/HCU/HCMOS Logic Package Outlines".

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



IRF530

N-CHANNEL 100V - 0.115 Ω - 14A TO-220 LOW GATE CHARGE STripFET™ II POWER MOSFET

TYPE	V _{DSS}	R _{DS(on)}	I _D
IRF530	100 V	<0.16 Ω	14 A


- TYPICAL R_{DS(on)} = 0.115Ω
- AVALANCHE RUGGED TECHNOLOGY
- 100% AVALANCHE TESTED
- LOW GATE CHARGE
- HIGH CURRENT CAPABILITY
- 175 °C OPERATING TEMPERATURE

DESCRIPTION

This MOSFET series realized with STMicroelectronics unique STripFET™ process has specifically been designed to minimize input capacitance and gate charge. It is therefore suitable as primary switch in advanced high-efficiency, high-frequency, isolated, DC-DC converters for Telecom and Computer applications. It is also intended for any applications with low gate drive requirements.

APPLICATIONS

- HIGH CURRENT, HIGH SWITCHING SPEED
- SOLENOID AND RELAY DRIVERS
- REGULATOR
- DC-DC & DC-AC CONVERTERS
- MOTOR CONTROL, AUDIO AMPLIFIERS
- AUTOMOTIVE ENVIRONMENT (INJECTION, ABS, AIR-BAG, LAMPDRIVERS, etc.)



TO-220

INTERNAL SCHEMATIC DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V _{DS}	Drain-source Voltage (V _{GS} = 0)	100	V
V _{DGR}	Drain-gate Voltage (R _{GS} = 20 kΩ)	100	V
V _{GS}	Gate- source Voltage	± 20	V
I _D	Drain Current (continuous) at T _C = 25°C	14	A
I _D	Drain Current (continuous) at T _C = 100°C	10	A
I _{DM} (•)	Drain Current (pulsed)	56	A
P _{tot}	Total Dissipation at T _C = 25°C	60	W
	Derating Factor	0.4	W/°C
dv/dt (1)	Peak Diode Recovery voltage slope	20	V/ns
E _{AS} (2)	Single Pulse Avalanche Energy	70	mJ
T _{stg}	Storage Temperature	-55 to 175	°C
T _j	Operating Junction Temperature		

(•) Pulse width limited by safe operating area.

(1) I_{SD} ≤ 14A, di/dt ≤ 300A/μs, V_{DD} ≤ V_{(BR)DSS}, T_j ≤ T_{JMAX}
 (2) Starting T_j = 25 °C, I_D = 14A, V_{DD} = 50V

August 2002

NEW DATASHEET ACCORDING TO PCN DSG/CT/1C02 MARKING: IRF530 @.

1/8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THERMAL DATA

Rthj-case	Thermal Resistance Junction-case	Max	2.5	°C/W
Rthj-amb	Thermal Resistance Junction-ambient	Max	62.5	°C/W
T _l	Maximum Lead Temperature For Soldering Purpose		300	°C

ELECTRICAL CHARACTERISTICS (T_{case} = 25 °C unless otherwise specified)

OFF

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
V _{(BR)DSS}	Drain-source Breakdown Voltage	I _D = 250 μA, V _{GS} = 0	100			V
I _{DSS}	Zero Gate Voltage Drain Current (V _{GS} = 0)	V _{DS} = Max Rating V _{DS} = Max Rating T _C = 100°C			1 10	μA μA
I _{GSS}	Gate-body Leakage Current (V _{DS} = 0)	V _{GS} = ± 20 V			±100	nA

ON (*)

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
V _{GS(th)}	Gate Threshold Voltage	V _{DS} = V _{GS} I _D = 250 μA	2	3	4	V
R _{DS(on)}	Static Drain-source On Resistance	V _{GS} = 10 V I _D = 7 A		0.115	0.16	Ω

DYNAMIC

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
g _{fs} (*)	Forward Transconductance	V _{DS} = 15 V I _D = 7 A		7		S
C _{iss}	Input Capacitance	V _{DS} = 25V, f = 1 MHz, V _{GS} = 0		458		pF
C _{oss}	Output Capacitance			68		pF
C _{rss}	Reverse Transfer Capacitance			29		pF

ELECTRICAL CHARACTERISTICS (continued)

SWITCHING ON

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
$t_{d(on)}$	Turn-on Delay Time	$V_{DD} = 50\text{ V}$ $I_D = 7\text{ A}$ $R_G = 4.7\ \Omega$ $V_{GS} = 10\text{ V}$ (Resistive Load, Figure 3)		16		ns
t_r	Rise Time			25		ns
Q_g	Total Gate Charge	$V_{DD} = 80\text{ V}$ $I_D = 14\text{ A}$ $V_{GS} = 10\text{ V}$		16	21	nC
Q_{gs}	Gate-Source Charge			3.7		nC
Q_{gd}	Gate-Drain Charge			4.7		nC

SWITCHING OFF

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
$t_{d(off)}$	Turn-off Delay Time	$V_{DD} = 50\text{ V}$ $I_D = 7\text{ A}$ $R_G = 4.7\ \Omega$ $V_{GS} = 10\text{ V}$ (Resistive Load, Figure 3)		32		ns
t_f	Fall Time			8		ns


SOURCE DRAIN DIODE

Symbol	Parameter	Test Conditions	Min.	Typ.	Max.	Unit
I_{SD}	Source-drain Current				14	A
$I_{SDM}^{(*)}$	Source-drain Current (pulsed)				56	A
$V_{SD}^{(*)}$	Forward On Voltage	$I_{SD} = 14\text{ A}$ $V_{GS} = 0$			1.6	V
t_{rr}	Reverse Recovery Time	$I_{SD} = 14\text{ A}$ $di/dt = 100\text{ A}/\mu\text{s}$ $V_{DD} = 10\text{ V}$ $T_J = 150^\circ\text{C}$ (see test circuit, Figure 5)		92		ns
Q_{rr}	Reverse Recovery Charge			230		nC
I_{RRM}	Reverse Recovery Current			5		A


(*) Pulsed: Pulse duration = 300 μs , duty cycle 1.5 %.

(*) Pulse width limited by safe operating area.

Safe Operating Area




Thermal Impedance




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Output Characteristics




Transfer Characteristics




Transconductance




Static Drain-source On Resistance



Gate Charge vs Gate-source Voltage




Capacitance Variations




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Normalized Gate Threshold Voltage vs Temperature



Normalized on Resistance vs Temperature



Source-drain Diode Forward Characteristics



Normalized Breakdown Voltage vs Temperature




Fig. 1: Unclamped Inductive Load Test Circuit




Fig. 2: Unclamped Inductive Waveform




Fig. 3: Switching Times Test Circuits For Resistive Load




Fig. 4: Gate Charge test Circuit






Fig. 5: Test Circuit For Inductive Load Switching And Diode Recovery Times



TO-220 MECHANICAL DATA

DIM.	mm			inch		
	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.
A	4.40		4.60	0.173		0.181
C	1.23		1.32	0.048		0.051
D	2.40		2.72	0.094		0.107
D1		1.27			0.050	
E	0.49		0.70	0.019		0.027
F	0.61		0.88	0.024		0.034
F1	1.14		1.70	0.044		0.067
F2	1.14		1.70	0.044		0.067
G	4.95		5.15	0.194		0.203
G1	2.4		2.7	0.094		0.106
H2	10.0		10.40	0.393		0.409
L2		16.4			0.645	
L4	13.0		14.0	0.511		0.551
L5	2.65		2.95	0.104		0.116
L6	15.25		15.75	0.600		0.620
L7	6.2		6.6	0.244		0.260
L9	3.5		3.93	0.137		0.154
DIA.	3.75		3.85	0.147		0.151





Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of STMicroelectronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

The ST logo is registered trademark of STMicroelectronics
© 2002 STMicroelectronics - All Rights Reserved

All other names are the property of their respective owners.

STMicroelectronics GROUP OF COMPANIES

Australia - Brazil - Canada - China - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan - Malaysia - Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States.

<http://www.st.com>