

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง



ตู้โทรศัพท์สาขาอัตโนมัติ ระบบดิจิทัล
Digital PABX



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2546

b.....
i.....

เลขหมู่.....
เลขทะเบียน 54935
วัน,เดือน,ปี 1 เม.ย. 2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่าวิธีใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คู่มือโทรศัพท์สาขาอัตโนมัติ ระบบดิจิทัล

Digital PABX



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2546

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตู้สาขาโทรศัพท์อัตโนมัติ ระบบดิจิทัล

Digital PABX

โดย นางสาวลัทธนา พลนามอินทร์ รหัส43010361

นายวรพล เขียมศิริ รหัส43010368

นายวรรณัย เกิดสมบัติ รหัส43010370

อาจารย์ที่ปรึกษา รศ.ปราโมทย์ วาดเขียน

บทคัดย่อ

โครงการนี้เป็นการสร้างตู้สาขาโทรศัพท์อัตโนมัติ แบบ 1 คู่สายภายนอก และ 4 คู่สายภายใน ซึ่งมีการทำงานเป็นระบบดิจิทัล โดยใช้ MT8980D เป็นดิจิทัลสวิตซ์ทำการสลับคู่สาย และใช้ไมโครคอนโทรลเลอร์ MCS-51 ควบคุมการทำงานของดิจิทัลสวิตซ์ โดยคู่สายภายใน 2 คู่สายสามารถติดต่อกันเองได้ และโทรออกคู่สายภายนอกได้ 1 คู่สาย นอกจากนี้ยังสามารถบันทึกเสียงคู่สายภายในไว้ตอบรับผู้ที่โทรเข้ามาได้ และมีส่วนรับฝากข้อความกรณีที่คู่สายภายในไม่อยู่ด้วย

Abstract

In this project, the Private Automatic Branch Exchange (PABX) that connect 1 external line to 4 internal telephones in the building is made. The PABX is operated by digital technique that is realized by using MT8980D (Digital Switch) that is controlled by MCS-51. This PABX can connect 2 internal telephones together and 1 internal telephone can connect to external line. The another function is that it can record an announcement message to answer and when nobody is there the remote calling can leave a message to internal telephone.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2546

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง **ตู้โทรศัพท์สาขาอัตโนมัติ ระบบดิจิทัล**

Digital PABX

ผู้จัดทำ

1. นางสาวลลิตา พลนามอินทร์ 43010361
2. นายวรพล เอี่ยมศิริ 43010368
3. นายวรธรนัย เกิดสมบัติ 43010370

..... **เทวีไพลย์** อาจารย์ที่ปรึกษา
(รศ.ดร.ปราโมทย์ วัฒเขียน)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่1 บทนำ	1
บทที่2 ทฤษฎีหรือหลักการ	
2.1 ชุมสายโทรศัพท์	2
2.2 สัญญาณของโทรศัพท์	3
2.3 ส่วนเชื่อมต่อคู่สายภายนอก (MH88632)	5
2.4 ส่วนถอดรหัสความถี่โทรศัพท์	7
2.5 ส่วนตอบรับและบันทึกเสียง	11
2.6 อุปกรณ์ดิจิทัลสวิทซ์	13
2.7 โคอเดค	17
2.8 ส่วนเชื่อมต่อคู่สายภายใน (MH 88322)	19
บทที่3 การคำนวณและการสร้าง	
3.1 ส่วนสร้างสัญญาณโทรศัพท์	20
3.2 ส่วนตรวจจับสัญญาณกระดิ่งและตอบรับโทรศัพท์ และ 2-4 ไฮบริดจ์ คอนเวอร์ชัน	22
3.3 ส่วนตรวจจับสัญญาณไม่ว่าง	23
3.4 ส่วนรับสัญญาณ DTMF	24
3.5 ส่วนตอบรับและบันทึกเสียง	25
3.6 ไมโครคอนโทรลเลอร์ (MCS-51)	26
3.7 ส่วนเชื่อมต่อคู่สายภายใน	27
3.8 ส่วนสร้างสัญญาณนาฬิกาสัญญาณซิงค์ และไทม์สลีต	28
3.9 ดิจิตอลสวิทซ์	31
3.10 ส่วนโปรแกรมควบคุมไมโครคอนโทรลเลอร์	31
บทที่4 การทดลองและผลการทดลอง	
4.1 ส่วนสร้างสัญญาณทางโทรศัพท์	37
4.2 ส่วนสร้างสัญญาณนาฬิกาสัญญาณซิงค์ และไทม์สลีต	39
4.3 ส่วนดิจิทัลสวิทซ์และโคเดค	42

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ส่วนวงจรเชื่อมต่อคู่สายภายใน	43
4.5 เปร็เซ็นความผิดพลาดของการทำงานของตู้ PABX	45

บทที่ 5 บทวิจารณ์และบทสรุป	46
ภาคผนวก	
เอกสารอ้างอิง	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

รูปที่ 2.1	หลักการต่อสวิตช์ของชุมสายโทรศัพท์แบบอนาล็อก	2
รูปที่ 2.2	โครงสร้างชุมสายโทรศัพท์แบบดิจิทัล	2
รูปที่ 2.3	ระบบการติดต่อกันระหว่างเครื่องส่งและเครื่องรับโทรศัพท์	4
รูปที่ 2.4	โครงสร้างภายในของ MH88632	5
รูปที่ 2.5	การปรับค่าอินพุทอิมพีแดนซ์เป็น 600 หรือ 900 โอห์ม	6
รูปที่ 2.6	การปรับค่าอินพุทอิมพีแดนซ์นอกเหนือจาก 600 และ 900 โอห์ม	6
รูปที่ 2.7	ค่าความถี่โทรศัพท์ชนิดกดปุ่ม	7
รูปที่ 2.8	โครงสร้างภายในของ MT8870	8
รูปที่ 2.9	แผนภูมิเวลาของ MT8870	10
รูปที่ 2.10	โครงสร้างภายในของ ISD2590	11
รูปที่ 2.11	การจัดการแลกเปลี่ยนโทรมสล็อต	12
รูปที่ 2.12	โครงสร้างพื้นฐานของโทรมสวิตช์	13
รูปที่ 2.13	โครงสร้างภายในของ MT8980D	14
รูปที่ 2.14	โครงสร้างภายในของ CD22357A	17
รูปที่ 2.15	การต่อวงจรใช้งานของ CD22357A	18
รูปที่ 2.16	โครงสร้างภายในของ MH88622	19
รูปที่ 3.1	การต่อวงจร Weinbridge Oscillator	20
รูปที่ 3.2	วงจรสร้างพัลส์คอนโทรลอนาล็อกสวิตช์	21
รูปที่ 3.3	การต่อสัญญาณคอนโทรลอนาล็อกสวิตช์เพื่อสร้างสัญญาณ โทรมต่างๆ	21
รูปที่ 3.4	การต่อวงจรของ LM1496 เพื่อสร้างสัญญาณ Dial Tone	22
รูปที่ 3.5	การต่อวงจรเชื่อมต่ออุปกรณ์ภายนอก	22
รูปที่ 3.6	วงจรตรวจจับสัญญาณไม่ว่าง	23
รูปที่ 3.7	วงจรในส่วนตรวจสอบสัญญาณคู่ความถี่ (DTMF)	24
รูปที่ 3.8	แผนภูมิเวลาในการบันทึกของ ISD2590	25
รูปที่ 3.9	แผนภูมิเวลาในการเล่นกลับของ ISD2590	25
รูปที่ 3.10	การต่อวงจรตอบรับและบันทึกเสียง	26
รูปที่ 3.11	การเชื่อมต่อไมโครคอนโทรลเลอร์	27
รูปที่ 3.12	การต่อใช้งานของ SLIC เบอร์ MH88622	28
รูปที่ 3.13	การสร้างสัญญาณชาแนลซิงค์ 32 ช่อง	29
รูปที่ 3.14	วงจรสร้าง Clock, Frame Synchronous และ Time Slot	30

ไม่อนุญาตให้นำไปใช้ประโยชน์จากการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.15 การต่อการใช้งานคิจิตอลสวิทช์	31
รูปที่ 3.16 โฟลว์ชาร์ทของโปรแกรมควบคุมการบันทึกของไอซี ISD 2590	32
รูปที่ 3.17 โฟลว์ชาร์ทของโปรแกรมควบคุมการเล่นกลับของไอซี ISD 2590	32
รูปที่ 3.18a โฟลว์ชาร์ทของส่วนโปรแกรมหลัก	33
รูปที่ 3.18b โฟลว์ชาร์ทของโปรแกรมหลัก (ต่อ)	34
รูปที่ 3.18c โฟลว์ชาร์ทของโปรแกรมหลัก (ต่อ)	35
รูปที่ 3.19 โฟลว์ชาร์ทของโปรแกรมควบคุมคิจิตอลสวิทช์	36
รูปที่ 4.1 รูปขายน้ความถี่ 400 Hz ที่ได้จากวงจร Weinbridge Oscillator	37
รูปที่ 4.2 สัญญาณจาก IC 555 เพื่อคอนโทรลนาฬิกาสวิทช์ สร้าง Busy Tone	37
รูปที่ 4.3 สัญญาณจาก IC 555 เพื่อคอนโทรลนาฬิกาสวิทช์ สร้าง RingBack Tone	38
รูปที่ 4.4 สัญญาณ Busy Tone	38
รูปที่ 4.5 สัญญาณ Ringback Tone	38
รูปที่ 4.6 สัญญาณ Dial Tone	39
รูปที่ 4.7 สัญญาณนาฬิกา 8 MHz เปรียบเทียบกับสัญญาณ 4 MHz	39
รูปที่ 4.8 สัญญาณนาฬิกา 4 MHz เปรียบเทียบกับสัญญาณ 2 MHz	40
รูปที่ 4.9 สัญญาณขานแนลซิงค์ ของสัญญาณที่ขานแนล 0	40
รูปที่ 4.10 สัญญาณขานแนลซิงค์ เปรียบเทียบกับสัญญาณนาฬิกา 2 MHz	40
รูปที่ 4.11 สัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณขานแนลซิงค์ที่ 31	41
รูปที่ 4.12 สัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณขานแนลซิงค์ที่ 0	41
รูปที่ 4.13 สัญญาณขานแนลซิงค์ เปรียบเทียบกับสัญญาณนาฬิกา 2 MHz	41
รูปที่ 4.14 ผลคิจิตอลเอาท์พุทของโคเดค (CD22357A)	42
รูปที่ 4.15 ผลคิจิตอลเอาท์พุทของโคเดค	42
รูปที่ 4.16 ผลอินพุทและเอาท์พุทของโคเดค	43
รูปที่ 4.17 สัญญาณกระดิ่ง (Ringing Tone) ที่วัดจากขา 1 – 2 (Tip – Ring)	43
รูปที่ 4.18 สัญญาณเสียงพูด วัดที่ขา 11 (Vx)	44
รูปที่ 4.19 สัญญาณอินพุทวัดที่ขา 1-2 (Tip-Ring)	44
รูปที่ 4.20 สัญญาณอินพุทผสมกับสัญญาณเสียงพูด วัดที่ขา 1-2 (Tip-Ring)	44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่ 2.1 ค่าความต้านทานที่ใช้ในอัตราขยายต่างๆ ของ MH88632	7
ตารางที่ 2.2 ค่าที่ถอดรหัสได้จากความถี่คู่ (DTMF) ต่างๆ	9
ตารางที่ 2.3 แอดเดรสเมมโมรีแม่พของ MT8980D	14
ตารางที่ 2.4 คอนโทรลรีจิสเตอร์บีทของ MT8980D	14
ตารางที่ 2.5 ความหมายของแต่ละบิทของคอนเนกชั่นเมมโมรีโลของ MT8980D	15
ตารางที่ 2.6 ความหมายของแต่ละบิทของคอนเนกชั่นเมมโมรีไฮของ MT8980D	15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในปัจจุบันระบบการสื่อสารได้มีความสำคัญมากขึ้น เนื่องจากช่วยให้บุคคล องค์กร หน่วยงาน ต่างๆ สามารถติดต่อ ประสานงานกันได้อย่างรวดเร็วและมีประสิทธิภาพ หนึ่งในระบบสื่อสารที่ได้รับ ความนิยมและมีการใช้กันอย่างแพร่หลายมากที่สุด ตั้งแต่อดีตมานั้นก็คือระบบ โทรศัพท์ เนื่องจากมีความ สะดวก รวดเร็ว มีประสิทธิภาพและใช้งานง่าย

ในการใช้งาน โทรศัพท์นั้น บางครั้งผู้เช่าเป็นบริษัทหรือหอพัก ซึ่งมีความต้องการใช้โทรศัพท์ที่ ต่างออกไปจากผู้เช่าตามบ้านพักอาศัย กล่าวคือ ผู้เช่าเหล่านี้มีแผนกหรือห้องพักต่างๆ หลายห้อง โดยแต่ละห้องแต่ละแผนกก็ต้องการความเป็นส่วนตัวในการ โทรติดต่อและถ้าเช่าสายเท่ากับจำนวนห้องทุกห้อง ก็จะเป็นการเพิ่มค่าใช้จ่ายสำหรับหอพักหรือบริษัทขึ้น แต่ในแต่ละห้องมีความต้องการในการ ใช้โทรศัพท์ ต่างเวลากันหรือใช้พร้อมกันน้อยครั้ง จากหลักการนี้ทำให้ผู้เช่าสามารถเช่าสายโทรศัพท์เพียงเบอร์เดียว หรือจำนวนน้อยกว่าจำนวนห้องได้ แล้วสลับสายให้ห้องที่ต้องการ ใช้งานในขณะนั้นให้ได้ใช้สายที่เข้ามา เมื่อวางสายก็พร้อมจะสลับ ไปให้ห้องอื่นต่อไป ซึ่งจะทำให้เกิดการใช้เบอร์ที่เข้ามาอย่างคุ้มค่าและ ประหยัดค่าใช้จ่ายในส่วนเช่าเบอร์

และอุปกรณ์ที่จะทำหน้าที่ดังกล่าวนอกจากจะสามารถสลับสายที่ใช้ไปให้ห้องที่ต้องการได้แล้ว ยังจะต้องทำหน้าที่กำเนิดสัญญาณเสียงต่างๆ เช่น สัญญาณให้โทร (Dial), สัญญาณไม่ว่าง(Busy), สัญญาณ เรียกกลับ (Ringback), สัญญาณกระดิ่ง (Ringing) ที่เหมือนกับสายที่เข้ามา เพื่อให้ผู้ใช้ตามห้องสามารถ เข้าใจและใช้โทรศัพท์ได้เหมือนเดิมและยังต้องตรวจสอบกร ใช้งานของสายที่เข้ามาและสายตามห้องได้ อุปกรณ์นี้ก็คือ ตู้โทรศัพท์สาขาอัตโนมัติ (Private Automatic Branch Control) โดยอาจมีบริการพิเศษเพิ่ม ให้อีก เช่น การเรียกสายภายในโดยไม่เสียค่าใช้จ่าย, การบันทึกเสียง, ตั้งปลุก ฯลฯ ซึ่งบริการเหล่านี้ไม่เสีย ค่าบริการและไม่มีในสายที่เข้ามาและยังเพิ่มบริการอื่นๆ ได้อีกมากมายโดยขึ้นอยู่กับกรเขียน โปรแกรม และฮาร์ดแวร์อีกเพียงเล็กน้อย ซึ่งสามารถเพิ่มเติมหรือเปลี่ยนแปลงได้ง่าย

โดยตู้โทรศัพท์สาขาอัตโนมัติในโครงการนี้ ยังใช้เทคโนโลยีของระบบดิจิทัล เช่น ใช้การทำ พัลส์โค้ดมอดูเลชัน (Pulse Code Modulation (PCM)) สัญญาณ เพื่อใช้ในระบบ ไทม์ดิวิชันมัลติเพล็กซ์ (Time Division Multiplex (TDM)) และใช้ดิจิทัลสวิทช์ เพื่อสลับสายระหว่างห้องและสายภายนอกกับแต่ละ ห้อง โดยดิจิทัลสวิทช์นี้มีข้อดีคือสามารถสลับสายสัญญาณ ได้ง่ายโดยสั่งงานจาก ไมโครคอนโทรลเลอร์และใช้งานกับระบบ TDM อีกทั้งเพียงไอซี ตัวเดียว (MT8980D) สามารถใช้งาน สลับคู่สายได้จำนวนมากถึง 256 สายสัญญาณ ซึ่งทำให้สามารถเพิ่มการใช้งานได้ในภายหลัง

บทที่ 2 ทฤษฎีหรือหลักการ

2.1 ชุมสายโทรศัพท์

ชุมสายโทรศัพท์แบบอนาล็อก

เป็นชุมสายที่ทำการตัดต่อสัญญาณ โดยใช้ อุปกรณ์สวิตซ์แบบอนาล็อกสวิตซ์ ซึ่งจะทำหน้าที่รับสัญญาณที่มาจากเครื่องโทรศัพท์และคอยตัดต่อระหว่างเครื่องโทรศัพท์ โดยจะทำการเปลี่ยนสัญญาณเสียงให้เป็นสัญญาณไฟฟ้าที่เครื่องโทรศัพท์ปลายทางจะถูกต่อกับชุดสวิตซ์ รูปแบบของสัญญาณที่รับได้จากเครื่องปลายทางนั้นจะเหมือนสัญญาณจากเครื่องต้นทางและในเครื่องชุมสายแบบอนาล็อกนี้เครื่องโทรศัพท์แต่ละเครื่องจะถูกต่อผ่านชุมสายโดยตรงถึงกัน




รูปที่ 2.1 หลักการต่อสวิตซ์ของชุมสาย โทรศัพท์แบบอนาล็อก

ชุมสายโทรศัพท์แบบดิจิทัล

ในระบบดิจิทัลนั้นจะใช้อุปกรณ์ที่เรียกว่าดิจิทัลสวิตซ์ ซึ่ง ชุมสายดิจิทัลประกอบไปด้วยวงจรของ LSI จำนวนมากสำหรับทำหน้าที่เป็นตัวสวิตซ์ ซึ่งโดยการทำงานคือจะทำการเปลี่ยนสัญญาณเสียงไปเป็นสัญญาณดิจิทัลก่อน (เลขฐานสอง “0” กับ “1”) จากนั้นจึงต่อเข้ากับดิจิทัลสวิตซ์และจากดิจิทัลสวิตซ์สัญญาณดิจิทัลจะถูกเปลี่ยนกลับมาเป็นสัญญาณอนาล็อกก่อนส่งไปยังเครื่องโทรศัพท์

โครงสร้างของชุมสาย โทรศัพท์แบบดิจิทัล

โครงสร้างโดยทั่วไปประกอบด้วย 3 ส่วน ดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.2 โครงสร้างของชุมสาย โทรศัพท์แบบดิจิทัล

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ส่วนของวงจรเสียงพูดผ่าน (Speech Path Subsystem) ทำหน้าที่ต่อวงจรการพูดระหว่างผู้เข้ากับผู้เข้าหรือต่อวงจรของผู้เข้าไปยังชุมสายอื่น ประกอบด้วย วงจรเสียงพูดผ่าน (Speech Path Network), อุปกรณ์ทรวง (Trunk Circuit), อุปกรณ์ควบคุมวงจรเสียงพูดผ่าน (Speech Path Control Equipment)

2. ส่วนของเซนทรัลโปรเซสเซอร์ (Central Processor Subsystem) ทำหน้าที่ควบคุมการทำงานทั้งหมดของเครื่องชุมสาย ประกอบด้วย ส่วนควบคุมส่วนกลาง (Central Control) และอุปกรณ์เมมโมรี่ (Memory Device) โดยที่ส่วนควบคุมส่วนกลางจะอ่านข้อมูลจากเมมโมรี่มาใช้ควบคุมส่วนของวงจรเสียงพูดผ่านและส่วนของ อินพุท / เอาท์พุท

3. ส่วนของ อินพุท / เอาท์พุท (Input / Output Subsystem) เป็นส่วนที่มีไว้ให้ช่างเทคนิคติดต่อสื่อสารกับเครื่องชุมสายโทรศัพท์ เช่น เปลี่ยนแปลง โปรแกรม บันทึกข้อมูลจากเครื่องชุมสาย เป็นต้น

2.2 สัญญาณโทรศัพท์

ในระบบโทรศัพท์ที่แบ่งสัญญาณโทรศัพท์ที่ออกเป็นดังนี้ คือ

- สัญญาณที่ส่งจากผู้ใช้ไปยังชุมสาย

1. สัญญาณ ฮุก - ออฟ (Hook - Off) คือสภาพที่ผู้ใช้ยกหูโทรศัพท์ สายจะมีสภาพลูปปิด (Close Loop) ทำให้ชุมสายทราบว่าต้องส่งสัญญาณให้กด
2. สัญญาณ ฮุก - ออน (Hook - On) คือสภาพที่ผู้ใช้วางหู หรือสภาพว่าง สายมีสภาพลูปเปิด (Open Loop)
3. สัญญาณที่กดเลขหมาย (Dialling) คือสภาพที่ผู้ใช้กดเลขหมาย โดยสัญญาณที่ออกมาจะเป็นความถี่ DTMF (สำหรับเครื่องโทรศัพท์ชนิดกดปุ่ม) ส่งออกไปยังชุมสาย

- สัญญาณที่ส่งมาจากชุมสาย


1. สัญญาณให้กด (Dial Tone) คือสัญญาณที่บอกถึงสภาพการว่างของอุปกรณ์ชุมสายและพร้อมที่จะรับโค้ด (Code) ที่ส่งมาจากคาร์หมุนหรือกดปุ่ม โทรศัพท์สัญญาณนี้จะเป็นสัญญาณต่อเนื่องความถี่ 400 Hz มอดูเลตด้วย 25 Hz ผู้ใช้จะได้ยินเมื่อทำการยกหูโทรศัพท์
2. สัญญาณไม่ว่าง (Busy Tone) คือสัญญาณที่บอกให้ทราบว่าอุปกรณ์ชุมสายไม่ว่าง ถ้ายกหูแล้วได้ยินสัญญาณนี้แสดงว่าอุปกรณ์ในชุมสายไม่ว่าง แต่ถ้าได้ยินหลังจากหมุนหรือกดเลขหมายแสดงว่าฝ่ายถูกเรียกนั้นไม่ว่าง ลักษณะของสัญญาณที่ส่งจะเป็นสัญญาณที่ขาดตอนเป็นช่วงๆ คือส่ง 0.5 วินาที ดับ 0.5 วินาที ความถี่ของสัญญาณ 400 Hz
3. สัญญาณเรียกกลับ (Ring back Tone) คือสัญญาณที่ผู้ใช้จะได้ยินหลังจากที่หมุนหรือกดปุ่มเลขหมายจนครบแล้ว เพื่อบอกให้ทราบว่าชุมสายได้ทำการต่อสัญญาณไปยังคู่สายได้สำเร็จแล้ว สัญญาณจะมีความถี่ 400 Hz โดยจะส่ง 1 วินาที ดับ 4 วินาทีและในขณะที่เดียวกันนี้ชุมสายก็จะส่งสัญญาณเรียกไปยังผู้ถูกเรียก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. สัญญาณกริ่งเรียก (Ringing Tone) คือสัญญาณที่ส่งไปยังเครื่องของผู้ถูกเรียก มีความถี่ของสัญญาณ 25 Hz ขนาดแรงดันประมาณ 70 – 90 Vrms ทำให้เครื่องโทรศัพท์ดัง สัญญาณนี้จะดังอยู่ประมาณ 15 ครั้ง หลังจากนั้นชุมสายจะทำการตัดสัญญาณ แล้วส่งสัญญาณไม่ว่างไปยังผู้เรียก

สัญญาณที่กล่าวมาทั้งหมดนี้เป็นสัญญาณที่ทางองค์การโทรศัพท์ที่ใช้ เป็นบรรทัดฐานในการจ่ายให้กับผู้ใช้โทรศัพท์และยังสามารถนำไปเป็นสัญญาณที่ใช้ในตู้โทรศัพท์สาขาเพื่อให้ได้ระบบสัญญาณที่มีลักษณะเหมือนทางองค์การโทรศัพท์ทุกประการ

- ระดับสัญญาณไฟตรงขณะเวลาต่างๆ กัน




รูปที่ 2.3 ระบบการติดต่อกันระหว่างเครื่องส่งและเครื่องรับโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ส่วนเชื่อมต่อคู่สายภายนอก (MH 88632)

ไอซี MH 88632 เป็นไอซีสำเร็จรูปที่บริษัท MITEL ผลิตขึ้นมาเพื่อที่จะใช้เชื่อมต่อระหว่างสายโทรศัพท์กับอุปกรณ์ภายนอก นอกจากนี้ยังสามารถใช้งานได้เหมือนกับโทรศัพท์เครื่องหนึ่ง เพราะภายในไอซีตัวนี้บรรจุด้วยส่วนของวงจรที่จำเป็นในโทรศัพท์ อีกทั้งยังสามารถออกแบบให้ตรงตามความต้องการใช้งานอีกด้วย



รูปที่ 2.4 โครงสร้างภายในของ MH88632

ส่วนของวงจรภายในไอซี

1. ดีซีลูบ์เทอร์มินเนชัน (DC Loop Termination)

เมื่อผู้ใช้โทรศัพท์ยกหู ชุมสายปลายทางจะทราบได้ทันที เนื่องจากแรงดันของสายโทรศัพท์จะลดลง ซึ่งเกิดจากกระแสไหลครบวงจร จากนั้นชุมสายก็จะทำการเชื่อมต่อสายให้ MH88632 ที่ขา XLA กับ XLB และขา XLC กับ XLD เข้าด้วยกัน


2. 2-4 ไวร์ไฮบริดจ์ (2-4 Wire Hybrid)

เป็นส่วนเชื่อมต่อสายโทรศัพท์ 2 เส้นคือ สาย Tip และ Ring กับภาคส่งและภาครับ ไอซีนี้สามารถที่จะเชื่อมต่อกับโทรศัพท์ได้โดยตรงและยังทำหน้าที่แยกสัญญาณโทรศัพท์จากคู่สายภายนอก จากชุมสายให้เป็นสัญญาณรับและส่งแยกจากกัน คือจาก 1 คู่สายเป็น 2 คู่สาย


3. ไลน์อิมพีแดนซ์ (Line Impedance)

ค่าความต้านทานของสาย Tip และ Ring ใน MH 88632 นี้สามารถได้ว่าจะเลือกใช้ 600 โอห์ม 900 โอห์ม หรือจะปรับค่าตามความต้องการของผู้ใช้ได้ ซึ่งการปรับค่านี้สามารถทำได้โดยต่อขา Z1 กับขาของค่าความต้านทานที่เราต้องการ ถ้าเลือกความต้านทาน 600 โอห์ม หรือ 900 โอห์ม เราสามารถต่อขา Z1 กับขา Z600 หรือ Z900 ได้เลย แต่ถ้าเป็นกรณีที่ต้องการค่าความต้านทานค่าอื่น ๆ นั้นเราจะต้องคำนวณหาค่าความต้านทานจากสูตรการหา Z_{in}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 การปรับค่า Input impedance เป็น 600 โอห์มหรือ 900 โอห์ม



รูปที่ 2.6 การปรับค่า Input Impedance ค่าต่างๆ นอกจาก 600 โอห์มและ 900 โอห์ม

4. วงจรสมมูลเน็ตเวิร์ก (Network Balance)

วงจรสมมูลเน็ตเวิร์ก ของไอซี MH 88632 ซึ่งจะใช้ขา NS , N1 , N2 และ NATT เป็นขาในการปรับ ใช้งานตามความต้องการโดยที่จะต้องคำนึงถึงค่า Zin ที่ต้องการด้วย ขา NS นี้เมื่อมีลอจิกเป็น 0 จะเป็นวงจรสมมูลภายใน (Internal Balance Equivalent) ขึ้นอยู่กับค่า Zin แต่ถ้าลอจิกเป็น 1 จะเป็นวงจรสมมูลภายนอก (External Balance) ซึ่งจะขึ้นอยู่กับ การเชื่อมต่อระหว่างขา NATT , N1 และ N2 ขา NATT เมื่อเชื่อมต่อกับ N1 จะมีค่า Network Balance Impedance แบบ AT&T ซึ่งจะมีค่าความต้านทานภายในเป็น 600 โอห์ม ขานี้จะใช้งานได้เมื่อขา NS มีลอจิกเป็น 1 เท่านั้น ขา N1 , N2 ขึ้นอยู่กับการต่ออุปกรณ์ภายนอก เช่นเดียวกับที่ต่อที่ขา Z1 , Z2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. อัตราขยายทางด้านส่งและด้านรับ (Transmit Gain and Receive Gain)

อัตราขยายด้านส่งคืออัตราขยายระหว่างขา Tip - Ring กับขา Tx ส่วนอัตราขยายด้านรับ คืออัตราขยายระหว่างขา Rx กับขา Tip - Ring ซึ่งสามารถปรับอัตราขยายได้ตามต้องการ โดยต่อความต้านทานภายนอกเข้ากับขา GTx1 และ GRx1

MH 88632 มีช่วงขยายตั้งแต่ -12 dB ถึง +6 dB ในกรณีที่ไม่ต้องการขยายก็ทำการต่อขา GTx1 กับ GTx0 และต่อ GRx1 กับ GRx0 ซึ่งก็คือมีค่า 0 dB ค่าความต้านทานที่ใช้ในอัตราขยายต่างๆเป็นดังตารางที่


2.1

Transmit Gain (dB)	RTx Resister Value (ohm)	Receive Gain (dB)	RTx Resister Value (ohm)
6.0	No Resistor	6.0	No Resistor
4.0	38.3k	0.0	GRx0 to GRx1
3.7	32.4k	-3.0	5.49k
0.0	GTx0 to GTx1	-3.7	4.87k
-3.0	5.49k	-4.0	4.64k
-6.0	3.32k	-6.0	3.32k
-12.0	1.43k	-12.0	1.43k

ตาราง 2.1 ค่าความต้านทานที่ใช้ในอัตราขยายต่างๆ

2.4 ส่วนถอดรหัสความถี่โทรศัพท์

ในโทรศัพท์ชนิดกดปุ่ม (Touch Tone) นั้นในการกดปุ่มแต่ละครั้งจะมีความถี่ 2 ความถี่ส่งออกไปพร้อมกัน ในการถอดรหัสความถี่คือการแปลงสัญญาณความถี่ที่ส่งออกมาให้เป็นระบบตัวเลขทางดิจิทัล ซึ่งใช้ไอซี MT 8870 แปลงความถี่โทรศัพท์ให้เป็นเลขฐานสอง ขนาด 4 บิต



รูปที่ 2.7 ค่าความถี่โทรศัพท์ ชนิดกดปุ่ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่แต่ละคู่ที่ออกไป จะมีค่าประมาณ 40 มิลลิวินาที และช่วงเวลาระหว่างเลขหมายมีค่า 60 มิลลิวินาทีเป็นอย่างต่ำ

คุณสมบัติของ MT8870


- เป็นตัวรับและถอดรหัสความถี่
- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
- สามารถตั้งอัตราขยายภายในตัวไอซีได้และปรับการ์ดใหม่ได้

การนำ MT 8870 ไปใช้งาน

- ใช้งานร่วมกับคอมพิวเตอร์
- ใช้ในเครื่องชุมสายขนาดเล็ก
- ใช้เกี่ยวกับการควบคุมอุปกรณ์ทางโทรศัพท์
- ใช้ในงานที่เกี่ยวกับเรดิโคมพิวเตอร์
- ใช้งานด้านรีโมตคอนโทรล

โครงสร้างของ MT 8870

โครงสร้างภายในของ MT 8870 ประกอบด้วยวงจรถอดรหัสฟังก์ชันทางดิจิทัลและวงจรกรองความถี่ ในส่วนของวงจรถอดรหัสนั้น ใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับความถี่และถอดรหัสความถี่ทั้ง 16 ความถี่ ออกเป็นเลขฐานสองขนาด 4 บิตและใช้ช่วงเวลาที่ยอมรับเข้ามา ส่วนวงจรกรองความถี่จะใช้เทคนิคของสวิทช์คาปาซิเตอร์ฟิลเตอร์ (Switch Capacitor Filter) สำหรับกรองความถี่สูงและต่ำ ส่วนของภาคอินพุตเป็นออปแอมป์ ซึ่งสามารถปรับอัตราขยายได้โดยต่ออุปกรณ์ภายนอก ภาคเอาต์พุตเป็นวงจรแสดง 3 สถานะ



รูปที่ 2.8 โครงสร้างภายในของ MT8870

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟังก์ชันการทำงานภายในของ MT8870

ภายใน MT 8870 ประกอบด้วยส่วนสำคัญ 5 ส่วนคือ

- ภาคกรองสัญญาณความถี่

ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่โดยใช้การกรองแถบความถี่อันดับ 6 ชนิดสวิทช์คาปาซิเตอร์ (six – order switched capacitor band pass filter) ซึ่งจะได้ค่าความถี่ออกมาเป็นสองช่วงคือ ช่วงความถี่ต่ำและช่วงความถี่สูง

- ภาคถอดรหัส

เมื่อความถี่ DTMF ผ่านวงจรกรองสัญญาณความถี่แล้วจะนำมาเข้าวงจรถอดรหัสให้เป็นตัวเลขฐานสองและจะมีการตรวจสอบด้วยความถี่ที่เข้ามานั้นเป็นความถี่มาตรฐานของ DTMF หรือไม่ เพื่อที่จะป้องกันไม่ให้ความถี่อื่นๆเข้ามาผสม เมื่อตรวจสอบความถูกต้องแล้วสัญญาณที่ขา EST ก็จะไปแอกทีฟสำหรับค่าที่ถอดรหัสได้จากความถี่ต่างๆแสดงดังตารางที่ 2.2


DIGIT	f _{Low}	f _{High}	D3	D2	D1	D0
1	697	1209	0	0	0	1
2	697	1336	0	0	1	0
3	697	1477	0	0	1	1
4	770	1209	0	1	0	0
5	770	1336	0	1	0	1
6	770	1477	0	1	1	0
7	852	1209	0	1	1	1
8	852	1336	1	0	0	0
9	852	1477	1	0	0	1
0	941	1336	1	0	1	0
*	941	1209	1	0	1	1
#	941	1477	1	1	0	0
A	697	1633	1	1	0	1
B	770	1633	1	1	1	0
C	852	1633	1	1	1	1
D	941	1633	0	0	0	0

ตารางที่ 2.2 ค่าที่ถอดรหัสได้จากความถี่ต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภาคตรวจสอบสัญญาณ

ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุตนั้นจะต้องมีการตรวจสอบช่วงความถี่ที่เข้ามา ก่อนว่ามีระยะเวลาถูกต้องตามที่กำหนดหรือไม่ โดยการสังเกตจากระยะการกดปุ่มโทรศัพท์ ซึ่งจะต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาพอสมควร มิฉะนั้นวงจรส่วนนี้จะไม่รับเพราะจะถือว่าสัญญาณไม่ถูกต้อง ส่วนช่วงเวลายาวเท่าใดนั้นสามารถกำหนดได้โดยใช้ RC ต่อภายนอก ระยะเวลาที่สัญญาณของขา EST เป็น high จะใกล้เคียงกับเวลาที่มีความถี่ DTMF เข้ามาและเมื่อขา EST เป็น high ทำให้ VC สูงขึ้น ตัวเก็บประจุ C จะคายประจุทำให้แรงดัน VC สูงขึ้นถึงค่า เทรชโฮลด์ (Threshold) วงจรถอดรหัสก็จะทำการถอดรหัสออกมาเป็นเลขฐานสองขนาด 4 บิต โดยรายละเอียดการทำงานดูจากแผนภูมิเวลาจะทำให้เข้าใจยิ่งขึ้น



รูปที่ 2.9 แผนภูมิเวลาของ MT8870

ขั้นตอนการทำงาน

- A - ตรวจพบความถี่ที่เข้ามาแต่คาบเวลาไม่ถูกต้อง เอาท์พุท จึงไม่เปลี่ยน
- B - ความถี่ # n ถูกตรวจพบและมีคาบเวลาที่ต้องการ ความถี่ถูกถอดรหัสและแลตซ์ไว้ที่เอาท์พุท
- C - จบความถี่ # n ช่วงห่างถูกต้อง เอาท์พุทยังคงแลตซ์อยู่จนกว่าจะได้รับความถี่ที่ถูกต้องใหม่
- D - เอาท์พุทเปลี่ยนไปเป็น ไออิมพีแดนซ์
- E - ความถี่ # n+1 ถูกตรวจพบและคาบเวลาถูกต้อง ความถี่ถูกถอดรหัสและแลตซ์ไว้
- F - ความถี่ # n+1 หายไป ช่วงห่างไม่ถูกต้อง เอาท์พุทยังคงแลตซ์อยู่
- G - จบความถี่ # n+1 ช่วงห่างถูกต้อง เอาท์พุทยังแลตซ์อยู่จนถึงความถี่ใหม่ที่ถูกต้อง

- ภาคขยายสัญญาณความแตกต่าง

ในส่วนอินพุทของ MT 8870 เป็นภาคขยายโดยใช้ออปแอมป์ ที่สามารถปรับอัตราขยายโดยต่อ วงจรภายนอกเพิ่มเข้าไปซึ่งสามารถคำนวณอัตราขยายความแตกต่างของอินพุทและอิมพีแดนซ์ดังนี้
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$\text{อัตราขยาย (A}_{v,diff}) = R_2/R_1$$
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\text{อินพุทอิมพีแดนซ์ (Z}_{in, \text{diff}}) = 2\sqrt{R_1^2 + (1/WC)^2}$$

- ภาคกำเนิดความถี่

ในภาคนี้ภายในไอซีจะมีวงจรถ่ายอยู่ภายใน เพียงแต่ใช้คริสตอลขนาด 3.58 MHz มาต่อเข้ากับวงจรถ่าย จะสามารถใช้งานได้ทันที

2.5 ส่วนตอบรับและบันทึกเสียง

โครงการนี้ใช้ ไอซี ISD2590 เป็นตัวตอบรับและบันทึกเสียง ซึ่ง ไอซี ISD2590 มีโครงสร้างภายในเป็นดังรูปที่ 2.9



รูปที่ 2.10 โครงสร้างภายในของ ISD2590

คุณสมบัติของ ISD2590

- สามารถบันทึกและเล่นกลับได้ในตัวเดียวกัน
- มีประสิทธิภาพในการบันทึกเสียงและ เล่นกลับ ได้เหมือนต้นกำเนิดเสียง
- ควบคุมการบันทึกและเล่นกลับด้วย สวิตช์ หรือ ไมโครคอนโทรลเลอร์
- สามารถต่อ คาสเคด (Cascade) ได้โดยตรงเพื่อขยายเวลาให้นานขึ้น
- ปิดการทำงานอัตโนมัติ เมื่อไม่มีการบันทึกและเล่นกลับเป็นเวลานานๆ
- สามารถเก็บความจำได้นาน 100 ปี ไม่ต้องมีแบตเตอรี่สำรอง
- วงรอบการบันทึก 100,000 ครั้งและมีวงจรถ่ายสัญญาณนาฬิกาในตัว
- สัญญาณเสียงจะถูกบันทึกในหน่วยความจำโดยตรง โดยอาศัยเทคโนโลยี DAST


เทคนิคการสวิตซ์ในชุมสายโทรศัพท์

ไทม์สวิตซ์

ในไทม์สวิตซ์จะใช้เทคนิคของการเปลี่ยนข้อมูลที่เป็นดิจิทัลในระหว่างไทม์สล็อต (Time slot) ของการส่งข้อมูลที่มีการแบ่งเวลาการส่งดังแสดงในรูปที่ 2.11 ซึ่งจากรูปจะเห็นได้ว่ามันจะมีการเคลื่อนย้ายส่วนประกอบข้อมูลของไทม์สล็อต ทางด้านไฮเวย์ขาเข้าหนึ่ง ให้ออกไปยังไทม์สล็อตทางด้านไฮเวย์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ข่าออกใดๆที่เราต้องการ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.11 การจัดการแลกเปลี่ยนไทม์สล็อต

จากรูป จะเห็นว่าเมื่อเราทำการแบ่งเวลาการส่งและทำการมัลติเพล็กซ์สัญญาณเข้าด้วยกันแล้ว จากนั้นก็จะนำไปผ่าน ไทม์สวิตช์ ก็จะทำให้สามารถสลับช่องสัญญาณได้

โครงสร้างพื้นฐานของ ไทม์สวิตช์ จะแสดงดังรูปที่ 2.12 ซึ่งจากรูปจะเห็นว่า ไทม์สวิตช์ ประกอบด้วย สปีชเมมโมรี่ (Speech Memory) ซึ่งมี PCM โค้ด อยู่ในไทม์สล็อต จำนวนหนึ่งสปีชเมมโมรี่ ถูกควบคุมโดยคอนโทรลเมมโมรี่ (Control Memory) การนำข้อมูลของไทม์สล็อตเข้าไปเก็บไว้ในสปีชเมมโมรี่ สามารถทำได้โดยการถูกควบคุมด้วยวงจรรนับ (Counter) ข้อมูลในไทม์สล็อตที่ 0 จะถูกเก็บไว้ในสปีชเมมโมรี่ ที่แอดเดรสที่ 0 และข้อมูลในไทม์สล็อตที่ 1 จะถูกเก็บไว้ใน สปีชเมมโมรี่ ที่แอดเดรสที่ 1 และเป็นอย่างนี้เรื่อยๆไป การนำข้อมูลออกหรือการอ่าน สปีชเมมโมรี่ ถูกควบคุมโดย คอนโทรลเมมโมรี่ ซึ่งมีแอดเดรสเท่ากับจำนวนไทม์สล็อต ข้อมูลในคอนโทรลเมมโมรี่ที่แอดเดรสของสปีชเมมโมรี่ที่เป็นเอาต์ไทม์สล็อต

จากรูปสมมติว่า ไทม์สล็อตขาเข้า (Incoming time slot) คือไทม์สล็อตที่ 0 และ ไทม์สล็อตขาออก (Outgoing time slot) คือไทม์สล็อตที่ 1 ดังนั้นข้อมูลที่ไทม์สล็อตที่ 0 จะถูกนำไปเก็บไว้ สปีชเมมโมรี่ ที่แอดเดรสที่ 0 และที่แอดเดรสที่ 1 ของคอนโทรลเมมโมรี่จะมีข้อมูล 0 ซึ่งเป็นค่าของแอดเดรส 0 ของ สปีชเมมโมรี่บรรจุอยู่ ดังนั้น ไทม์สล็อตขาออกที่ไทม์สล็อตที่ 1 จึงเป็นข้อมูลของ ไทม์สล็อตขาเข้าที่ 0 เป็นต้น



รูปที่ 2.12 โครงสร้างพื้นฐานของไทม์สวิตช์

2.6 ดิจิตอลสวิตช์

เป็นอุปกรณ์ที่ใช้สำหรับสวิตช์สัญญาณพัลส์โค้ดมอดูเลชัน (PCM) ที่เข้ารหัสมาจากสัญญาณข้อมูลภายใต้การควบคุมของไมโครโปรเซสเซอร์ (Microprocessor) ซึ่งใช้ในระบบชุมสายโทรศัพท์สาขาอัตโนมัติ ระบบดิจิตอล, ชุมสายดิจิตอลและคอนโทรลลอปฟิส โดยมีความเร็วของสัญญาณในแต่ละช่องสัญญาณคือ 64 กิโลบิตต่อวินาที แต่ละเส้นของอินพุตและเอาต์พุตจะมีจำนวนช่องสัญญาณทั้งหมด 32 ช่องสัญญาณซึ่งส่งรวมกันแบบมัลติเพล็กซ์ (Multiplex) มาด้วยอัตราเร็วของบิตเท่ากับ 2,048 เมกกะบิตต่อวินาที โดยที่ตัวมันเองสามารถเขียนและอ่านข้อมูลได้ด้วยไมโครโปรเซสเซอร์


ลักษณะโครงสร้างของสวิตช์

โครงสร้างของดิจิตอลสวิตช์ซึ่งเราใช้ไอซี MT8980 นี้จะประกอบไปด้วย ST-BUS (Serial Telecom Bus) ซึ่งสามารถใช้ได้ทั้งซอร์ฟแวร์เป็นตัวควบคุมการเลือกข้อมูลและสัญญาณเสียงที่เป็นดิจิตอลหรือใช้ระบบ อินเตอร์โปรเซสเซอร์ (Interprocessor Communication) ST-BUS สตริมนีจะทำงานที่ 2,048 เมกกะบิตต่อวินาทีเสมอ ในช่วงเวลา 125 ไมโครวินาที ซึ่งจะถือว่าเป็น 1 เฟรม ใน 1 เฟรม จะมีข้อมูลแต่ละช่องสัญญาณอยู่ 8 บิต ทั้งหมด 32 ช่องสัญญาณ MT8980 สามารถเลือกข้อมูลจาก ST-BUS ทางอินพุตส่งไปยัง ST-BUS ทางเอาต์พุตว่าจะส่งออกที่ช่องสัญญาณใดและสติมิดโดยไมโครโปรเซสเซอร์ สามารถควบคุมให้มีการอ่านช่องสัญญาณจากอินพุตหรือเขียนข้อมูลลงบนช่องสัญญาณทางเอาต์พุตโดยตรง

โครงสร้างทางฮาร์ดแวร์

ข้อมูลที่เข้าทางขาस्टริมนินพุตนั้นเป็นข้อมูลแบบอนุกรมที่มีอัตราเร็วบิต 2,048 เมกกะบิตต่อวินาที ทั้ง 8 สตริมนและข้อมูลที่ออกทางस्टริมนเอาต์พุตก็เป็นข้อมูลแบบอนุกรมเช่นเดียวกัน ซึ่งในแต่ละช่องสัญญาณนั้นจะมี 8 บิต ที่แสดงถึงสัญญาณพัลส์โค้ดมอดูเลชันที่มาจากกรเข้ารหัสสัญญาณอนาล็อกโดยภาคโคเดค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 โครงสร้างทางฮาร์ดแวร์ของ MT8980

ภายในตัว MT 8980 จะมีการส่งข้อมูลภายในจากอินพุตไปยังเอาต์พุตแบบขนาน ดังนั้นข้อมูลที่เข้าทางอินพุตจึงต้องผ่านวงจรแปลงจากอนุกรมเป็นขนาน (Serial to Parallel Converter) และก่อนที่จะส่งข้อมูลออกทางเอาต์พุตก็ต้องผ่านวงจรแปลงจากขนานเป็นอนุกรม (Parallel to Serial Converter) ข้อมูลที่เข้ามาทางอินพุตจะถูกส่งไปยังหน่วยความจำที่เรียกว่า คาต้าเมมโมรี่ (Data Memory) ซึ่งมีหน่วยความจำที่มีขนาด 256×8 บิต การรับข้อมูลของคาต้าเมมโมรี่จะสามารถรับมาได้แบบอัตโนมัติ ส่วนของคาต้าเมมโมรี่เป็นหน่วยความจำที่เขียนลงไปโดยไมโครโปรเซสเซอร์ไม่ได้ แต่สามารถอ่านข้อมูลออกมาได้

หน่วยความจำอีกส่วนหนึ่งคือ คอนเนคชั่นเมมโมรี่ ซึ่งแบ่งออกเป็น

- คอนเนคชั่นเมมโมรี่โล (Connection Memory Low : CMLB)
- คอนเนคชั่นเมมโมรี่ไฮ (Connection Memory High : CMHB)

หน่วยความจำทั้งสองส่วนนี้เป็นหน่วยความจำที่มีขนาด 256×8 บิต ส่วนนี้จะทำหน้าที่เป็นส่วนของหน่วยความจำที่เก็บข้อมูลทางเอาต์พุตและคอนเนคชั่นเมมโมรี่ไฮจะเก็บสภาวะการทำงานของพอร์ตทางเอาต์พุต ในส่วนการเขียนและการอ่านข้อมูลของคอนเนคชั่นเมมโมรี่โลและคอนเนคชั่นเมมโมรี่ไฮนี้จะกระทำโดยตัวไมโครโปรเซสเซอร์ สำหรับข้อมูลที่จะเขียนลงบนคอนเนคชั่นเมมโมรี่โลนั้นอาจเป็นตำแหน่งของคาต้าเมมโมรี่ หรือเป็นข้อมูลที่จะส่งออกซึ่งส่งมาจาก $D_0 - D_7$ ของไมโครโปรเซสเซอร์โดยตรง

การที่ ไมโครโปรเซสเซอร์จะติดต่อกับหน่วยความจำทั้งสามส่วนนี้ได้ นั้น จะต้องมึรีจิสเตอร์ที่ใช้สำหรับการควบคุมการติดต่อนี้โดยเฉพาะเรียกว่า คอนโทรลรีจิสเตอร์ (Control Register) ซึ่งจะควบคุมว่าไมโครโปรเซสเซอร์นั้นจะติดต่อกับหน่วยความจำใด โดยการกำหนดตำแหน่งของหน่วยความจำนี้จะกระทำควบคู่ กับขา $A_0 - A_5$ ของ MT 8980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างทางซอฟต์แวร์

การควบคุมการทำงานของ MT 8980 นี้ก่อนอื่นต้องควบคุมไปที่ คอนโทรลรีจิสเตอร์ โดยใช้ขา $A_0 - A_5$ ของ MT 8980 เป็นตัวกำหนดการติดต่อกับคอนโทรลรีจิสเตอร์ ดังตาราง 2.3

A5	A4	A3	A2	A1	A0	HEX ADDRESS	LOCATION
0	X	X	X	X	X	00H-1FH	Control Register
1	0	0	0	0	0	20H	Channel 0
1	0	0	0	0	1	21H	Channel 1
1	0	0	0	1	0	22H	Channel 2
.
.
.
1	1	1	1	1	1	3FH	Channel 31

ตารางที่ 2.3 แอดเดรสเมมโมรีแมป (Address Memory Map)

จากตารางถ้า A_5 มีลอจิกเป็น 0 แล้วไมโครโปรเซสเซอร์จะติดต่อกับคอนโทรลรีจิสเตอร์โดยตรง และไม่สนใจว่าค่าของ $A_0 - A_4$ จะมีลอจิกเป็นอย่างไร เมื่อ A_5 มีลอจิกเป็น 1 แล้ว $A_0 - A_4$ จะทำหน้าที่เป็นตัวเลือกตำแหน่งในการติดต่อกับหน่วยความจำว่าเป็นช่องสัญญาณใด

ภายในคอนโทรลรีจิสเตอร์นั้นจะมีขนาด 8 บิต ซึ่งหน้าที่ของแต่ละบิตนั้นแสดงดังตารางที่ 2.4

คอนโทรลรีจิสเตอร์ (Control Register)

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---

บิตที่	ชื่อ	อธิบาย
7	Split Memory	ลอจิกเป็น 1 เป็นการอ่านค่าจากดาต้าเมมโมรีและเขียนข้อมูลลงในคอนเนกชันเมมโมรี โล
6	Message Mode	ลอจิกเป็น 1 ข้อมูลที่อยู่ในคอนเนกชันเมมโมรี โลจะเป็นเอาท์พุทสตรีมแบบอนุกรม ยกเว้นที่ขา ODE เป็นลอจิก 0 ลอจิกเป็น 0 คอนเนกชันเมมโมรีบิตของแต่ละช่องสัญญาณจะเป็นเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4-3	Memory Select Bit	ลอจิก 0-0 ไม่ถูกใช้ ลอจิก 0-1 ติดต่อกับคาต้าเมมโมรี ลอจิก 1-0 ติดต่อกับคอนเนคชันเมมโมรี โล ลอจิก 1-1 ติดต่อกับคอนเนคชันเมมโมรี ไฮ
2-0	Stream Address Bit	เป็นการอ้างอิงถึงตำแหน่งของเอาต์พุต ที่ ST-BUS stream

ตารางที่ 2.4 คอนโทรลรีจิสเตอร์บิต (Control Register Bit)

คอนเนคชันเมมโมรี โล (Connection Memory Low)

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---

บิตที่	ชื่อ	อธิบาย
7-5	Stream Address Bit	เป็นการอ้างอิงถึงตำแหน่งของอินพุต ที่ ST- BUS stream
4-0	Channel Address Bit	เป็นการอ้างอิงถึงช่องสัญญาณอินพุต CHi

ตารางที่ 2.5 ความหมายของแต่ละบิตของคอนเนคชันเมมโมรี โล

คอนเนคชันเมมโมรี ไฮ (Connection Memory High)

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---


บิตที่	ชื่อ	อธิบาย
2	Message Mode	ลอจิกเป็น 1 ข้อมูลที่อยู่ในคอนเนคชันเมมโมรี โลเป็นเอาต์พุต ลอจิกเป็น 0 ข้อมูลที่อยู่ในคอนเนคชันเมมโมรี โลเป็นแอดเดรส ให้ คาต้าเมมโมรีและเป็นตำแหน่งของสัญญาณอินพุต
1	CSTo Bit	บิตนี้เป็นเอาต์พุต ที่ขา CSTo
0	Output Enable	ลอจิกเป็น 1 ช่องสัญญาณเอาต์พุต จะไม่เป็นสภาวะ ไฮอิมพี แดนซ์

ตารางที่ 2.6 ความหมายแต่ละบิตของคอนเนคชันเมมโมรี ไฮ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 โคอเดค (CODEC)

คำว่า CODEC มาจาก Coder และ Decoder ซึ่งหมายถึง การเข้ารหัสและการถอดรหัส โดยจะใช้ ไอซีเบอร์ CD 22357A ทำหน้าที่ในการแปลงสัญญาณอะนาล็อก (เสียงพูด) ให้เป็นสัญญาณดิจิทัลส่งไปยังดิจิทัลสวิตซ์ซึ่งและแปลงสัญญาณดิจิทัลที่ออกจากดิจิทัลสวิตซ์ซึ่ง กลับมาเป็นสัญญาณอะนาล็อก



รูปที่ 2.14 โครงสร้างภายในของ CD22357A

รายละเอียดของ CD 22357A

- ส่วนของไฟเลี้ยง

- ขา 1 V- ป้อนไฟลบขนาด 5 โวลต์
- ขา 2 GND ป้อนกราวด์จะเป็นอะนาล็อกกราวด์ หรือ ดิจิตอลกราวด์
- ขา 4 V+ ป้อนไฟบวกขนาด 5 โวลต์

- ส่วนของสัญญาณ นาฬิกาและเฟรมซิงค์

- ขา 5 FS_R ป้อนสัญญาณเฟรมซิงค์ที่มาจากวงจรสร้างเฟรมซิงค์และต่อเข้ากับขา 12 FS_X
- ขา 7 BCLK_R / CLKSEL ป้อนสัญญาณนาฬิกา 2.048 MHz ที่สร้างมาจากวงจรเฟรมซิงค์
- ขา 8 MCLK_R / PDN
- ขา 9 MCLK_X
- ขา 10 BCLK_X

- ส่วนของอะนาล็อกอินพุตและเอาต์พุต

ขา 14 GS_X ขา 15 VF_{X1-} และขา 16 VF_{X1+} ทั้งสามขานี้เป็นขาของออปแอมป์ซึ่งมีเอาต์พุตต่อกับภาคการทำงานภาคต่อไปของไอซี ซึ่งสามารถปรับอัตราขยายของสัญญาณก่อนเข้าไอซีได้ ขาทั้ง 3 นี้ใช้ต่อกับสัญญาณอนาล็อกที่มาจากเสียงพูด

ขา 13 VF_{R0} เป็นขาเอาต์พุตของสัญญาณอนาล็อกเพื่อส่งไปเข้าสัญญาณเสียงพูด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนของสัญญาณดิจิทัลอินพุตและเอาต์พุต

ขา 6 D_R เป็นขาอินพุตของสัญญาณดิจิทัลที่มาจากดิจิทัลสวิทช์

ขา 11 D_X เป็นขาเอาต์พุตของสัญญาณดิจิทัลเพื่อส่งไปยังดิจิทัลสวิทช์


การทำงานของ CD 22357A

ทางภาคส่ง

เมื่อมีสัญญาณเสียงพูดเข้ามาซึ่งก็คือสัญญาณอนาล็อก จะทำการแปลงสัญญาณนั้นให้เป็นสัญญาณดิจิทัลเพื่อส่งไปยังดิจิทัลสวิทช์ โดยจะประกอบไปด้วยออปแอมป์ที่ทำหน้าที่ปรับอัตราขยายในการแซมปลิง (Sampling) จากทฤษฎีการแซมปลิง (Sampling Theorem) กล่าวว่า “ถ้าทำการสุ่มตัวอย่างสัญญาณอนาล็อกด้วยช่วงเวลาที่มีค่าเสมอในอัตราอย่างน้อยเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้นๆ แล้วตัวอย่างที่สุ่มมาได้จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน” ในระบบโทรศัพท์จะใช้ความถี่ในช่วง 300 ถึง 3400 Hz อัตราการแซมปลิงจะเป็น 8000 ครั้งต่อวินาที หรือมีการแซมปลิงสัญญาณทุกๆ 125 ไมโครวินาที เราจะใช้วงจรกรองความถี่ต่ำผ่าน (Low pass filter) เพื่อกรองความถี่ที่สูงกว่า 3 kHz และใช้วงจรกรองความถี่สูงผ่าน (High pass filter) กัน 50/60 Hz เพาเวอร์ไลน์คัปปลิงในสายโทรศัพท์ก่อนที่จะส่งไปทำการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยผ่านกระบวนการแซมปลิงสัญญาณก็จะได้ขบวนพัลส์แอมป์ลิจูดมอดูเลชันแต่ยังเป็นชนิดอนาล็อกอยู่ จากนั้นนำสัญญาณไปผ่านกระบวนการควอนไทซ์สัญญาณถือการจัดระดับสัญญาณ เพื่อส่งไปยังกระบวนการ การเข้ารหัสและแปลงเป็นสัญญาณดิจิทัลส่งออกไปที่ขา 11 D_X

ทางภาครับ

เมื่อรับสัญญาณดิจิทัลจากขา D_R แล้วจะทำการแปลงสัญญาณดิจิทัลกลับไปเป็นสัญญาณอนาล็อก ส่งออกทางขา FS_R จะประกอบด้วย วงจรเอกซ์แพนเดอร์ (Expander) , A/D (Analog to Digital) , คอนเวอร์เตอร์ (Converter) และวงจรกรองความถี่ต่ำ (Low pass filter) ส่วนสัญญาณดิจิทัลจะทำการแปลงที่ละ 8 บิตของข้อมูลดิจิทัลและสัญญาณอนาล็อกจะถูกแปลงออกมาที่วงจร D/A Capacitor




รูปที่ 2.15 การใช้งาน CD22357A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 ส่วนเชื่อมต่อคู่สายภายใน (MH 88622)

ไอซี MH 88622 นี้เป็น ไอซีสำเร็จรูป ซึ่งสร้างขึ้นมาเพื่อทำหน้าที่เชื่อมต่อคู่สายภายใน โดยไอซี 1 ตัวจะสามารถเชื่อมต่อได้ 2 คู่สาย ภายในไอซีประกอบด้วยส่วนวงจรที่สำคัญดังนี้



รูปที่ 2.16 โครงสร้างภายในของ MH88622

- 2-4 ไลน์คอนเวอร์ชัน (2-4 Wire Conversion)

ทำหน้าที่เชื่อมต่อสายโทรศัพท์ (สาย Tip และ Ring) พร้อมทั้งทำหน้าที่แยกสัญญาณโทรศัพท์จาก 2 สายเป็น 4 สาย

- ออฟ-ฮุก ดีเทกชัน (Off - Hook Detection)

ทำหน้าที่เช็คสถานะของโทรศัพท์ว่ามีกรยกหูหรือไม่ โดยเช็ทที่ขา SHK โดยปกติถ้าไม่มีกรยกหู ขา SHK จะมีสถานะเป็น ไฮ (ลอจิก 1) และเมื่อมีผู้ไขยกหู ขา SHK จะมีสถานะเป็น โล (ลอจิก 0)

- ส่วนสร้างสัญญาณกระดิ่ง (Ringing Generator)

เป็นส่วนที่ทำหน้าที่กำเนิดสัญญาณกระดิ่ง ภายในวงจร โดยกำหนดที่ขา RC (Ringing Control) คือ เมื่อป้อนลอจิก 1 ให้กับขา RC แล้วจะทำให้เสียงโทรศัพท์ดังขึ้น ซึ่งก็หมายถึงมีสัญญาณกระดิ่งนั่นเอง

- ทิป-ริง รีเวอร์ซอล (Tip & Ring reversal)


เป็นส่วนที่เชื่อมต่อกับโทรศัพท์โดยตรง ซึ่งจะเชื่อมต่อกับสาย Tip กับ Ring ของสายโทรศัพท์ และยังสามารถเช็คได้อีกด้วยว่ามีผู้ไขยกหู โดยดูที่แรงดันตกคร่อมระหว่างสายทั้งสอง คือปกติจะมีแรงดันตกคร่อม - 48 V เมื่อมีผู้ไขยกหูแรงดันจะลดลงเหลือ - 6 V

บทที่ 3

การคำนวณและการสร้าง

3.1 ส่วนสร้างสัญญาณโทนศัพท์ (Tone Generator)

การสร้างสัญญาณทางโทศัพท์ต้องการสัญญาณให้กด, สัญญาณไม่ว่างและสัญญาณเรียกกลับ โดยสัญญาณทั้งสองสัญญาณนี้มีพื้นฐานจากสัญญาณชานน์ 400 เฮิร์ตและ 25 เฮิร์ต จะใช้วงจรเวินบริดจ์ ออสซิลเลเตอร์ (Weinbridge Oscillate) ในการสร้าง โดยความถี่ในการออสซิลเลตของวงจรจะมีการคำนวณได้ดังต่อไปนี้



รูปที่ 3.1 วงจร เวินบริดจ์ ออสซิลเลเตอร์

- การสร้างสัญญาณชานน์ 400 เฮิร์ต
ให้ $R1=R2 \gg R, C1=C2 \gg C$

$$f = \frac{1}{2\pi RC}$$

ถ้า $R = 3.9 \text{ k}\Omega$ และ $C = 0.1 \text{ }\mu\text{F}$ จะได้ $f = 408.08 \text{ เฮิร์ต}$

- การสร้างสัญญาณชานน์ 25 เฮิร์ต


ถ้า $R = 63.66 \text{ k}\Omega$ และ $C = 0.1 \text{ }\mu\text{F}$ จะได้ $f = 25 \text{ เฮิร์ต}$

เมื่อได้ค่าความถี่ตามต้องการแล้วก็จะต่อวงจรอินเวอร์ตติ้ง แอมพลิฟายเออร์ (Inverting Amplifier) เพื่อปรับค่าโวลเตจให้เหมาะสมและจ่ายกระแสได้เพียงพอกับการใช้ต่อไปโดยจะให้มีการขยายที่อัตราขยายมากที่สุดคือ 2

ส่วนสัญญาณเรียกกลับและสัญญาณไม่ว่าง ก็คือสัญญาณชานน์ที่มีการทำงานเป็นช่วงๆ จากหลักการนี้จะใช้อนาล็อกสวิตซ์ในการตัด-ต่อสัญญาณ 400 เฮิร์ต เป็นเอาท์พุท โดยให้ขาคอนโทรลอนาล็อกสวิตซ์นี้เป็นสัญญาณพัลส์ ที่สร้างจากไอซี 555 โดยมีวิธีการคำนวณและสร้างดังนี้

- การสร้างสัญญาณให้กค


สัญญาณให้กค ก็คือการ มอดูเลท สัญญาณชายน์ 400 เฮิร์ตกับสัญญาณชายน์ 25 เฮิร์ต ซึ่งจะใช้ IC เบอร์ LM1496 ในการ มอดูเลทโดยป้อนสัญญาณพาหะ(Carrier) เป็นชายน์ 400 เฮิร์ตและมอดูเลต อินพุท เป็นชายน์ 25 เฮิร์ต โดยใช้วงจรดังรูปที่ 3.4



รูปที่ 3.4 การต่อวงจรของไอซี เบอร์ LM1496 เพื่อใช้สร้างสัญญาณให้กค

3.2 ส่วนตรวจจับสัญญาณกระดิ่งและตอบรับโทรศัพท์ที่และ 2-4 ไฮบริดจ์ คอนเวอร์ชัน

ในโครงการนี้ใช้ CO-TRUNK MH88632 ของบริษัท MITEL มาเป็นส่วนตรวจจับสัญญาณ กระดิ่งและตอบรับโทรศัพท์รวมทั้งเป็นวงจร 2-4 HYBRID CONVERSION โดยต่ออุปกรณ์ภายนอกเข้ากับ MH88632 ดังแสดงในรูปที่ 3.5




รูปที่ 3.5 การต่ออุปกรณ์ภายนอกกับ CO-TRUNK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยมีลำดับการดำเนินการดังนี้

1. เมื่อมีสัญญาณกระดิ่ง เข้ามาที่ขา Tip และ Ring แล้วสัญญาณที่ขา 36 RV (Ring detect) จะเปลี่ยนสถานะจาก 1 ไปเป็น 0 และสัญญาณจากขา นี้จะแสดงรอกอยู่ที่คาตาบัสของแอดเดรส 04H
2. เมื่อไมโครคอนโทรลเลอร์ตรวจสอบที่แอดเดรส 04H ก็จะมีสถานะของ RV แล้วไมโครโปรเซสเซอร์จะทำการส่งสัญญาณ High เข้าที่ขา 15 LRC (Loop Relay Control) เมื่อขาที่ 15 เปลี่ยนสถานะจาก 0 เป็น 1 แล้วสถานะของขา 12 LRD (Loop Relay Driver) จะเปลี่ยนสถานะจาก 1 เป็น 0 ซึ่งจะทำให้รีเลย์ K1 ถูกกระตุ้น
3. เมื่อรีเลย์ K1 ถูกกระตุ้นแล้วจะทำการต่อโหนดโทรศัพท์โดยขา 3 กับขา 4, ขา 5 กับขา 6 จะเชื่อมต่อกัน จากนั้นเราสามารถส่งสัญญาณเสียงตอบรับเข้าที่ขา 26 Rx และรับสัญญาณ DTMF ของสายภายนอกจากขา 25 Tx

3.3 ส่วนตรวจจับสัญญาณไม่ว่าง (Busy Tone Detector)



รูปที่ 3.6 วงจรตรวจจับสัญญาณไม่ว่าง

ทำหน้าที่ในการตรวจจับสัญญาณไม่ว่าง หลังจากติดตั้งสำเร็จ โดยส่วนนี้จะแสดงสถานะ

1 เมื่อมีสัญญาณสายไม่ว่างและจะแสดงสถานะ 0 เมื่อไม่มีสัญญาณ

เมื่อมีการยกหูโทรศัพท์แล้วรีเลย์จะทำการต่อคู่สายโทรศัพท์เข้ากับวงจรมันและเมื่อกด


หมายเลขปลายทางก็จะรับสัญญาณตอบกลับมา ถ้าหากสายปลายทางว่างก็จะได้รับสัญญาณเรียกกลับ ความถี่ประมาณ 400 เฮิร์ต ดัง 1 วินาที ดับ 4 วินาที แต่ถ้าสายปลายทางไม่ว่างก็จะได้รับสัญญาณสายไม่ว่าง ความถี่ประมาณ 400 เฮิร์ต ดัง 0.5 วินาที ดับ 0.5 วินาที สัญญาณจากคู่สายโทรศัพท์จะผ่านเข้ามาทางไอซี LM567 ซึ่งถูกต่อเป็นวงจรจับสัญญาณ (Tone Detector) เพื่อ

ตรวจสอบจับสัญญาณความถี่ประมาณ 400 เฮิร์ต โดยการกำหนดค่าจากตัวต้านทานและตัวเก็บประจุเป็นเอกสารที่ส่งไว้สำหรับโครงการเรียนเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประจุซึ่งต่ออยู่ที่ขา 5 และขา 6 ของไอซี LM567 จากความสัมพันธ์ $f=1/(1.1RC)$ เมื่อมีสัญญาณอินพุตซึ่งมีความถี่ประมาณ 400 เฮิรตซ์ มาเข้าวงจรนี้ เอาท์พุทที่ขา 8 จะเป็น 0 และเมื่อไม่มีสัญญาณอินพุตความถี่ดังกล่าวเอาท์พุทที่ขา 8 จะเป็น 1 เมื่อมีอินพุตเป็นสัญญาณสายไม่ว่าง เอาท์พุทที่ขา 8 จะเป็น 0 นาน 0.5 วินาที และเป็น 1 นาน 0.5 วินาที สลับกันไป แต่เนื่องจากการเปลี่ยนสถานะของลอจิก 0 และ 1 สลับกันแบบนี้ ทำให้ยากต่อการเขียนโปรแกรมควบคุม ดังนั้นจึงต้องวงจรโมโนสเตเบิลเพิ่มเข้าไปเพื่อทำการทริกเอาท์พุทคงสถานะ 1 ตลอดที่มีสัญญาณสายไม่ว่างเข้ามาและจะมีสถานะลอจิก 0 เมื่อไม่มีสัญญาณ โดยใช้ไอซีเบอร์ 74LS123 เป็นตัวสร้างวงจรโมโนสเตเบิล ซึ่งสามารถปรับค่าของช่วงเวลาที่ทำกรทริกส์ที่ตัวต้านทานปรับค่าได้ (R2) และตัวเก็บประจุ (C1) ของวงจร

3.4 ส่วนรับสัญญาณ DTMF

ใช้ ไอซี เบอร์ MT8870 เป็นตัวตรวจสอบสัญญาณ DTMF โดยเอาท์พุทที่ได้จะต่อกับ 74LS244 เพื่อใช้เป็นบัฟเฟอร์แล้วไปต่อกับส่วนวงจร I/O เพื่อรอไมโครคอนโทรลเลอร์มาเช็คบิตต่างๆ โดยส่วนนี้จะต่อภาคขยายสัญญาณ DTMF โดยใช้ ไอซีออปแอมป์ UA741 เพื่อให้สัญญาณที่ได้มีระดับพอเหมาะและกระแสเพียงพอกับที่ MT8870 ต้องการและจะมี 2 ชุด เพราะจะแยกการตรวจสอบระหว่างคู่สายภายนอกใช้ 1 ชุดและคู่สายภายในอีก 1 ชุด



รูปที่ 3.7 วงจรในส่วนตรวจสอบสัญญาณ DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนควบคุมการเล่นกลับ

- กำหนดให้ขา P/R เป็น ไฮ
- เซตค่าแอดเดรสที่ขา A₀- A₇
- ให้ขา PD เป็น โล
- กำหนดให้ขา CE เป็นพัลซ์โล จะทำให้เริ่มต้นการเล่นกลับและในขณะที่ขา EOM จะมีสถานะเป็นไฮ
- เมื่อสิ้นสุดข้อความ การเล่นกลับจะหยุดอัตโนมัติและขา EOM จะเกิดพัลซ์โล

และการนำไปใช้งานจริงจะต้องจรงในรูปที่ 3.10 โดยเปลี่ยนที่ขาแอดเดรส A₀-A₇ จะนำไปต่อกับส่วน I/O เพื่อจะ ได้สามารถกำหนดแอดเดรสในการบันทึกและเล่นกลับได้ โดยให้การทำงานของส่วนนี้ ใช้ I/O แอดเดรส 08H



รูปที่ 3.10 การต่อใช้งาน ไอซี บันทึกเสียง ISD2590

3.6 ไมโครคอนโทรลเลอร์ (MCS-51)


วงจรในส่วนควบคุมนี้จะมีส่วนประกอบอยู่ 4 ส่วนหลักๆ ได้แก่

- ส่วนไมโครคอนโทรลเลอร์
- ส่วนบัฟเฟอร์ (Buffer)
- ส่วนดีโคเดอร์ (Decoder)
- ส่วนไอซีขยายพอร์ท

ในโครงการนี้จะใช้ ไมโครคอนโทรลเลอร์ โดยใช้ ไอซี เบอร์ AT89C52 เป็นตัวตรวจสอบและควบคุมส่วนต่างๆ ของระบบหลายส่วนด้วยกัน เช่น ดิจิตอลสวิทซ์, SLIC, ส่วนสร้างสัญญาณโทรศัพท์, CO-TRUNK ฯลฯ และเนื่องจากส่วนที่ต้องควบคุมมีหลายบิต แต่ขาของไมโครคอนโทรลเลอร์นั้นมีจำกัด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจึงต้องทำการขยายพอร์ทอินพุท – เอาท์พุท เพื่อรองรับกับอุปกรณ์จำนวนหลายตัวนั้น ในโครงการนี้เลือกใช้การขยายพอร์ทด้วย ไอซี เบอร์ 8255 ซึ่งเป็น ไอซี ขยายพอร์ทแบบโปรแกรมได้ว่าจะให้พอร์ทใดเป็นอินพุทหรือเอาท์พุท โดย ไอซี 1 ตัว จะขยายได้ 3 พอร์ท ซึ่งจะใช้จำนวน 4 ตัว ดังนั้นรวมการขยายพอร์ททั้งหมดจะมีพอร์ทอินพุท – เอาท์พุทจำนวน 12 พอร์ท

ซึ่งต้องกำหนด Address ให้กับ 8255 แต่ละตัว โดยกำหนดเรียงตามลำดับให้เป็น (OFFE0H - OFFE3H), (OFFE4H - OFFE7H), (OFFE8H - OFFEBH), (OFFECH - OFFEFH) ซึ่งต้องออกแบบดีโค้ดเดอร์ ตามภาพที่ 3.10 โดยในภาพจะเป็นการต่อ 8255 เพียงตัวเดียวซึ่งการต่อเพิ่มก็จะต่อเหมือนกัน แต่เปลี่ยนที่ขา CS ของ 8255 แต่ละตัว จากตัว ดีโค้ดเดอร์ จากขา Y_0 เป็นขา Y_1, Y_2, Y_3 แทนตามลำดับ




รูปที่ 3.11 การเชื่อมต่อส่วนไมโครคอนโทรลเลอร์

3.7 ส่วนวงจรเชื่อมต่อคู่สายภายใน (Subscriber Line Interface Circuit : SLIC)

เป็นส่วนที่ติดต่อกับโทรศัพท์ในโครงการนี้ใช้เบอร์ MH88622 มีหน้าที่คือ 2-4 Wire Hybrid, สร้างและส่งสัญญาณกระดิ่ง ไปให้คู่สายภายใน, ตรวจสอบและแจ้งการรบกวนของคู่สายภายใน โดยมีความสะดวกคือ ในส่วนควบคุมและแสดงผลจะเป็นระดับสัญญาณ 0-5 โวลต์ จึงสามารถใช้ไมโครคอนโทรลเลอร์สั่งได้และป้อนเพียงไฟตรงเท่านั้น ไอซี นี้จะจัดการเรื่องระดับสัญญาณขณะวางหูให้ อีกทั้งยังสร้างสัญญาณกระดิ่งให้ด้วย

มีการต่อใช้งานดังรูปที่ 3.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 การต่อใช้งานของ SLIC เบอร์ MH88622

โดยอนาล็อกอินและอนาล็อกเอาท์ จะเชื่อมต่ออยู่กับ IC CD22357 เพื่อแปลงเข้าสู่ระบบดิจิตอลต่อไป ในส่วนของการส่งให้ส่ง Ringing Tone ไปยังสายภายในทำได้โดยตั้งให้บิต RC เป็น 1 และถ้าหากสายภายในยกหูฯ SHK จะเปลี่ยนระดับจาก High เป็น Low ซึ่งขา RC และ SHK นี้จะเชื่อมอยู่กับส่วน I/O ทำให้ไมโครคอนโทรลเลอร์สามารถตรวจสอบได้ว่ามีสายโดยหูและสามารถส่งให้ส่ง Ringing Tone ไปสายใดก็ได้

3.8 ส่วนสร้างสัญญาณนาฬิกาสัญญาณซิงค์และไทม์สลอต

จากการศึกษาโคเดค (CD22357A) และดิจิตอลสวิทช์ (MT8980D) พบว่าต้องการสร้างสัญญาณนาฬิกาขนาด 4.096 เมกกะเฮิร์ต, 2.048 เมกกะเฮิร์ต และสัญญาณเฟรมซิงค์ขนาด 8 กิโลเฮิร์ต เพื่อป้อนให้กับดิจิตอลสวิทช์และโคเดค ในการที่จะให้วงจรเข้ารหัสและถอดรหัสได้จะต้องมีการเตรียมสัญญาณนาฬิกาและสัญญาณช่องเวลา (Time Slot) เพื่อให้วงจรเข้ารหัสทำการเข้ารหัสจากสัญญาณอนาล็อกให้เป็นดิจิตอล แล้วเข้าช่อง PCM แล้วเกิดการเรียงลำดับกันและในทางกลับกันก็เป็นการรับข้อมูลดิจิตอล จากช่อง PCM ว่าจะมีวงจรถอดรหัสรับข้อมูลจากช่องเวลาใด ซึ่งวงจรส่วนสร้างสัญญาณนาฬิกาและสัญญาณซิงโครไนส์ในรูปที่ 3.15


การออกแบบในที่นี้ใช้คริสตอล 8 เมกกะเฮิร์ต เป็นตัวผลิตสัญญาณนาฬิกาหลัก ร่วมกับวงจรเกท 74LS04 สำหรับความถี่ 4 เมกกะเฮิร์ต นั้น จะใช้วงจรหาร 2 ในทางดิจิตอลก็คือ D-Flip/Flop (74LS74) โดยให้ 8 เมกกะเฮิร์ตเป็นสัญญาณนาฬิกาให้กับดี-ฟลิปฟล็อป ซึ่งสัญญาณ 4 เมกกะเฮิร์ตเป็นเอกซอสที่ส่งงานเวลาสำหรับการศึกษาเท่านั้น ไม่นับอายุแต่ไปเซบระยะขนานด้านค่าราคาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนาฬิกาป้อนให้ดิจิตอลสวิทช์และป้อนเป็นสัญญาณนาฬิกาให้ 74LS191 3 ตัว ซึ่ง IC ตัวนี้ทำหน้าที่เป็นเคาน์เตอร์ หรือมองอีกแบบก็คือการหารเพิ่มขึ้นทีละ 2 หลายนๆ บิต โดย

เคาน์เตอร์ตัวแรก ขา Q0 จะได้สัญญาณ 2 เมกกะเฮิร์ต นำไปป้อนให้กับโคเดค


เคาน์เตอร์ตัวที่สอง จะทำการหารความถี่ต่อจากตัวที่หนึ่ง ได้สัญญาณ Q0 128 กิโลเฮิร์ต, Q1 64 กิโลเฮิร์ต, Q2 32 กิโลเฮิร์ต, Q3 16 กิโลเฮิร์ต

เคาน์เตอร์ตัวที่สาม จะทำการหารความถี่ต่อจากตัวที่สอง ได้สัญญาณ Q0 8 กิโลเฮิร์ต นำสัญญาณ 128 กิโลเฮิร์ต, 64 กิโลเฮิร์ต, 32 กิโลเฮิร์ต, 16 กิโลเฮิร์ต เข้าทำการถอดรหัส โดยดีโคเดค 74HC4514 2 ตัว โดยควบคุมการ Enable ของดีโคเดค ให้สลับกันทำงานด้วยสัญญาณ 8 กิโลเฮิร์ตและควบคุมการตัดของสัญญาณด้วยลอจิกเกต ดังรูปที่ 3.14 สัญญาณจากดีโคเดค จะเป็นขบวนพัลส์ความถี่ 8 กิโลเฮิร์ตที่เรียงกันคนละช่วงเวลาในแต่ละช่องสัญญาณ ซึ่งจะนำไปป้อนเป็นสัญญาณขาแอสลิ่งซิงค์ให้กับโคเดค (CD22357) และสัญญาณที่ได้จาก IC 74LS164 จะเป็นพัลส์ LOW ซึ่งเกิดขึ้นเฉพาะช่วงระหว่างขาแอสลิ่งซิงค์ที่ 31 ต่อกับขาแอสลิ่งซิงค์ที่ 0 ซึ่งจะป้อนเป็นสัญญาณเฟรมซิงค์ เพื่อบอกดิจิตอลสวิทช์ว่าขึ้นเฟรมใหม่



รูปที่ 3.13 การสร้างสัญญาณขาแอสลิ่งซิงค์ 32 ช่อง ซึ่งต่อมาจากวงจรสร้างสัญญาณนาฬิกา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 วงจรสร้าง Clock, Frame Synchronous และ Time Slot

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนโปรแกรมสำหรับ ISD2590




รูปที่ 3.16 โฟลว์ชาร์ทของโปรแกรมควบคุมการบันทึกของไอซี ISD 2590

รูปที่ 3.17 โฟลว์ชาร์ทของโปรแกรมควบคุมการเล่นกลับของไอซี ISD 2590


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนโปรแกรมหลัก




รูปที่ 3.18a โฟลว์ชาร์ทของส่วน โปรแกรมหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18b โฟลว์ชาร์ทของโปรแกรมหลัก (ต่อ)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18c โฟลว์ชาร์ทของโปรแกรมหลัก (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนโปรแกรมควบคุมคิตออลสวิตซ์



รูปที่ 3.19 โฟลว์ชาร์ทของโปรแกรมควบคุมคิตออลสวิตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองส่วนสร้างสัญญาณทางโทรศัพท์

จากการทดลองได้ผลการทดลองดังนี้

1. สัญญาณรูปไซน์ความถี่ 400 Hz ที่ได้จากวงจรเวเนบรีคซ์ ออสซิลเลเตอร์ (วงจรรูปที่ 3.1) ซึ่งนำไปสร้างสัญญาณ ให้กคและเป็นอินพุทของไอซี CD 4066 แสดงในรูปที่ 4.1


2. สัญญาณจากไอซี 555 (วงจรรูปที่ 3.2) เพื่อนำไปคอนโทรลนาฬิกาออสซิลเลเตอร์สร้างสัญญาณไม่วาง แสดงดังรูปที่ 4.2

3. สัญญาณจากไอซี 555 (วงจรรูปที่ 3.2) เพื่อนำไปคอนโทรลนาฬิกาออสซิลเลเตอร์สร้างสัญญาณเรียกกลับ ถึงแม้ว่าสัญญาณที่ได้จะมาจากไอซีตัวเดียวกันแต่รูปร่างและขนาดสัญญาณจะต่างกันเพราะใช้งานคนละหน้าที่กันแสดงดังรูปที่ 4.3


4. สัญญาณไม่วาง (จากวงจรรูปที่ 3.3) แสดงดังรูปที่ 4.4

5. สัญญาณเรียกกลับ (จากวงจรรูปที่ 3.3) แสดงดังรูปที่ 4.5

6. สัญญาณให้กค (จากวงจรรูปที่ 3.4) แสดงดังรูปที่ 4.6




รูปที่ 4.1 รูปไซน์ความถี่ 400 Hz ที่ได้จากวงจรเวเนบรีคซ์ ออสซิลเลเตอร์




รูปที่ 4.2 สัญญาณจาก ไอซี 555 เพื่อคอนโทรลนาฬิกาออสซิลเลเตอร์สร้างสัญญาณไม่วาง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 สัญญาณจาก ไอซี 555 เพื่อคอนโทรลนาฬิกาสวิทซ์ สร้างสัญญาณเรียกกลับ




รูปที่ 4.4 สัญญาณไม่าง



รูปที่ 4.5 สัญญาณเรียกกลับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 สัญญาณ ให้อัด

4.2 ส่วนสร้างสัญญาณนาฬิกาสัญญาณซิงค์และไทม์สล็อต

จากการทดลองวัดสัญญาณที่ได้จากวงจร ในรูปที่ 3.15 ที่สร้างขึ้น ได้ผลการทดลองดังนี้


1. ทำการวัดสัญญาณนาฬิกา 8 MHz เปรียบเทียบกับสัญญาณ 4 MHz ผลการทดลองแสดงดังรูปที่ 4.7
2. ทำการวัดสัญญาณนาฬิกา 4 MHz เปรียบเทียบกับสัญญาณ 2 MHz ซึ่งเป็นสัญญาณนาฬิกาที่ใช้จริง ในการทดลองผลการทดลองแสดงดังรูปที่ 4.8
3. ทำการวัดสัญญาณซิงค์ของสัญญาณที่ขาแนล 0 ผลการทดลองแสดงดังรูปที่ 4.9
4. ทำการวัดสัญญาณซิงค์ เปรียบเทียบกับสัญญาณนาฬิกา 2 MHz ซึ่งใน 1 ซาแนลซิงค์จะมีสัญญาณนาฬิกาจำนวน 8 ลูก หมายถึงมีจำนวน 8 บิตต่อ 1 ซาแนล ผลการทดลองแสดงดังรูปที่ 4.10
4. ทำการวัดสัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณซิงค์ที่ 31 ผลการทดลองแสดงดังรูปที่ 4.11
5. ทำการวัดสัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณซิงค์ที่ 0 จะได้ผลการทดลองดังรูปที่ 4.12

โดยในส่วนของเฟรมซิงค์ จะทำการแยกเฟรมแต่ละเฟรมออกจากกันเนื่องจากข้อมูลจะถูกส่งมาเรื่อยๆ ต่อเนื่องกันทำให้เราไม่สามารถทราบได้ว่าอยู่ที่ขาแนลที่เท่าไรและเฟรมไหน โดยเฟรมซิงค์จะอยู่หลัง ซาแนลที่ 31 และอยู่หน้าขาแนลที่ 0 ของเฟรมถัดไป




รูปที่ 4.7 สัญญาณนาฬิกา 8 MHz เปรียบเทียบกับสัญญาณ 4 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 สัญญาณนาฬิกา 4 MHz เปรียบเทียบกับสัญญาณ 2 MHz




รูปที่ 4.9 สัญญาณนาฬิกาเชิงจตุรัส ของสัญญาณที่หาเนต 0




รูปที่ 4.10 สัญญาณนาฬิกาเชิงจตุรัส เปรียบเทียบกับสัญญาณนาฬิกา 2 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 สัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณนาฬิกซิงค์ที่ 31



รูปที่ 4.12 สัญญาณเฟรมซิงค์เปรียบเทียบกับสัญญาณนาฬิกซิงค์ที่ 0



รูปที่ 4.13 สัญญาณนาฬิกซิงค์เปรียบเทียบกับสัญญาณนาฬิกา 2 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.3 ผลการทดลองในส่วนดิจิทัลสวิทชิงและโคเดค

จากการทดลองต่อวงจรดังรูปที่ 2.12 (ส่วน โคเดค) และรูปที่ 3.16 (ส่วนดิจิทัลสวิทชิง) ได้ผลการทดลองดังนี้


1. สัญญาณดิจิทัลเอาต์พุตของโคเดค โดยจะมีการแซมปลิงทุกๆ 8 kHz ผลการทดลองแสดงดังรูปที่ 4.14

2. สัญญาณดิจิทัลเอาต์พุตของ โคเดค ในการแซมปลิง 1 ครั้งมีสัญญาณนาฬิกาขนาด 2 MHz จำนวน 8 ลูก หมายความว่า มี 8 บิตใน 1 แซมปลิง ผลการทดลองแสดงดังรูปที่ 4.15

3. เปรียบเทียบสัญญาณอินพุตกับเอาต์พุตของ โคเดค ในการสลับช่องสัญญาณจากชาแนลที่ 1 ไปชาแนลที่ 3 ผลการทดลองแสดงดังรูปที่ 4.16




รูปที่ 4.14 ผลดิจิทัลเอาต์พุตของ โคเดค (CD22357A)



รูปที่ 4.15 ผลดิจิทัลเอาต์พุตของ โคเดค

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.16 ผลอินพุตและเอาต์พุตของโคเดค

4.4 ส่วนวงจรเชื่อมต่อกับสายภายใน

ทำการต่อวงจรดังรูปที่ 3.13 ได้ผลการทดลองดังนี้

1. สัญญาณกระดิ่งขนาดความถี่ 50 Hz แสดงดังรูปที่ 4.17
2. สัญญาณเสียงที่พูดผ่านหูโทรศัพท์ที่แสดงดังรูปที่ 4.18
3. สัญญาณรูปขบวนที่ป้อนเป็นอินพุตให้กับโทรศัพท์ที่แสดงดังรูปที่ 4.19
4. การผสมสัญญาณระหว่างสัญญาณเสียงและสัญญาณอินพุตแต่สัญญาณทั้งสองจะไม่ปนกัน

แสดงดังรูปที่ 4.20



รูปที่ 4.17 สัญญาณกระดิ่ง ที่วัดจากขา 1 – 2 (Tip – Ring)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 เปรอ์เซ็นความผิดพลาดของการทำงานของผู้ PABX

การหาเปอร์เซ็นความผิดพลาดนั้นทำได้โดยจะทำการทดลองตามฟังก์ชันต่างๆดังนี้

1. คู่สายภายนอกโทรหาคู่สายภายใน ซึ่งจะมี 2 กรณีคือ

- 1) คู่สายภายในว่าง 10 ครั้ง
- 2) คู่สายภายในไม่ว่าง 10 ครั้ง

2. คู่สายภายในโทรหาคู่สายภายนอก มี 2 กรณีคือ

- 1) คู่สายภายนอกว่าง 10 ครั้ง
- 2) คู่สายภายนอกไม่ว่าง 10 ครั้ง

3. คู่สายภายใน (1) โทรหาคู่สายภายใน (2) มี 2 กรณีคือ

- 1) คู่สายภายใน (2) ว่าง 10 ครั้ง
- 2) คู่สายภายใน (2) ไม่ว่าง 10 ครั้ง

จากการทดลองทั้งหมดนำมาคำนวณหาเปอร์เซ็นความผิดพลาดได้เท่ากับ 5 % ซึ่งค่าความผิดพลาดทั้งหมดเกิดจากส่วนเชื่อมต่อคู่สายภายในซึ่งทำหน้าที่สร้างสัญญาณกระดิ่งให้กับคู่สายภายในนั้นไม่เสถียร



บทที่ 5

บทวิจารณ์และบทสรุป

1. บทวิจารณ์และบทสรุป

จากการทำโครงการนี้ทำให้ทราบถึงการทำงานในส่วนต่างๆของตู้โทรศัพท์สาขาอัตโนมัติแบบดิจิทัลว่ามีการทำงานเป็นอย่างไร ซึ่งหลักการทำงานจะคล้ายกับระบบชุมสายโทรศัพท์ มีการทำงานที่เป็นระบบและมีส่วนในการควบคุมการทำงานทั่วทั้งระบบ และในโครงการนี้ยังสามารถประยุกต์ตู้โทรศัพท์สาขาแบบเก่า (แบบอนาล็อก) มาเป็นแบบดิจิทัล ซึ่งทำให้การรับส่งข้อมูลมีความถูกต้องสูง แม่นยำกว่าแบบเดิมเพราะมีภูมิคุ้มกันสัญญาณรบกวนดีกว่าแบบอนาล็อก ให้ทันต่อยุคข่าวสารแบบใหม่ เพื่อที่จะรองรับการพัฒนาในด้านต่างๆ ได้ต่อไปได้อีก

ในส่วนของผลการทดลองนั้นเป็นไปตามความต้องการ เช่น วงจรตรวจจับสัญญาณคู่ความถี่ (DTMF), วงจรกำเนิดสัญญาณนาฬิกาและจิงโครนิกส์, วงจร Analog to Digital และ Digital to Analog, วงจรจ่ายไฟเลี้ยง, วงจรไมโครคอนโทรลเลอร์, วงจรคอนโทรล Address, วงจรอินพุท - เอาท์พุท, วงจรบันทึกเสียงและเล่นกลับ

ในการทำงานของดิจิทัลสวิตช์อาจเกิดความคิดพลาดในบางช่วงเวลา ทำให้รูปสัญญาณที่สลับช่องที่ได้เกิดการเพี้ยนในบางครั้ง โดยอาจเกิดจากการทำงานที่ความถี่สูงและต้องการขอบระดับสัญญาณที่ชัดเจน ซึ่งสามารถแก้ไขให้คงที่ขึ้นได้จากการเปลี่ยน IC ดิจิตอล จาก 74LSxx เป็น 74HCxx หรือ 74ALSxx หรือ 74HCTxx ซึ่งเป็นผลมาจากโครงสร้างภายในของตัว IC ที่เป็น BJT เป็น MOSFET ซึ่ง IC ที่เปลี่ยน (MOSFET) จะมีความเร็วในการทำงานมากกว่า ทำให้กราฟที่ได้มีขอบระดับสัญญาณที่ตึกกว่าและคงที่ขึ้น

2. ข้อเสนอแนะ

แนวทางในการพัฒนาโครงการนี้ต่อไป คือ สามารถทำเป็นตู้โทรศัพท์สาขาอัตโนมัติแบบไร้สายได้ซึ่งมีความสะดวกในการใช้งาน เนื่องจากไม่ต้องมีการเชื่อมต่อสายโทรศัพท์ภายในอาคาร โดยเมื่อนำเครื่องหลักไปติดตั้งและนำเครื่องรับไปใช้ที่เครื่องโทรศัพท์ ก็จะสามารถใช้งานได้ทันที เพราะมีการรับส่งข้อมูลแบบดิจิทัลซึ่งมีความชัดเจนในการรับ - ส่ง และมีภูมิคุ้มกันสัญญาณรบกวนมากกว่า ซึ่งถ้ามีการติดตั้งอุปกรณ์ทวนสัญญาณให้ใช้ได้กว้างไกลขึ้น โดยไม่ต้องเสียค่าบริการโทรศัพท์สำหรับสายภายใน อีกทั้งยังสามารถรับสาย - โทรออกกับระบบโทรศัพท์ปกติได้ด้วย ก็จะคล้ายกับระบบโทรศัพท์ส่วนตัวแบบไร้สาย (Personal Communication Telephone : PCT)

เอกสารอ้างอิง

วิวัฒน์ กิรานนท์, วิศวกรรมการสื่อสาร, ครั้งที่ 2, 27 ก.ค. 2542.

ธีรวัฒน์ ประกอบผล, ไมโครคอลลโทรลเลอร์ด้วยภาษาซี, ครั้งที่ 3, ธันวาคม 2545.

MITEL, Analog/Digital Telecom Component, Issue 10, Mitel Cooperation, Canada, 1995



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Features

- Mitel ST-BUS compatible
- 8-line x 32-channel inputs
- 8-line x 32-channel outputs
- 256 ports non-blocking switch
- Single power supply (+5 V)
- Low power consumption: 30 mW Typ.
- Microprocessor-control interface
- Three-state serial outputs

ISSUE8

March 1997


Ordering Information

MT8980DE 40 Pin Plastic DIP
MT8980DP 44 Pin PLCC

-40°C to +85°C


Description

This VLSI ISO-CMOS device is designed for switching PCM-encoded voice or data, under microprocessor control, in a modern digital exchange, PBX or Central Office. It provides simultaneous connections for up to 256 64 kbit/s channels. Each of the eight serial inputs and outputs consist of 32 64 kbit/s channels multiplexed to form a 2048 kbit/s ST-BUS stream. In addition, the MT8980 provides microprocessor read and write access to individual ST-BUS channels.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกจากนี้
Figure 1 - Functional Block Diagram

MT8980D



Pin Description

Pin #		Name	Description
40 DIP	44 PLCC		
1	2	DTA	Data Acknowledgement (Open Drain Output). This is the data acknowledgement on the microprocessor interface. This pin is pulled low to signal that the chip has processed the data. A 909 Ω, 1/4W, resistor is recommended to be used as a pullup.
2-4	3-5	STi0-STi2	ST-BUS Input 0 to 2 (Inputs). These are the inputs for the 2048 kbit/s ST-BUS input streams.
5-9	7-11	STi3-STi7	ST-BUS Input 3 to 7 (Inputs). These are the inputs for the 2048 kbit/s ST-BUS input streams.
10	12	V _{DD}	Power Input. Positive Supply.
11	13	F _{0i}	Framing 0-Type (Input). This is the input for the frame synchronization pulse for the 2048 kbit/s ST-BUS streams. A low on this input causes the internal counter to reset on the next negative transition of C _{4i} .
12	14	C _{4i}	4.096 MHz Clock (Input). ST-BUS bit cell boundaries lie on the alternate falling edges of this clock.
13-15	15-17	A0-A2	Address 0 to 2 (Inputs). These are the inputs for the address lines on the microprocessor interface.
16-18	19-21	A3-A5	Address 3 to 5 (Inputs). These are the inputs for the address lines on the microprocessor interface.
19	22	DS	Data Strobe (Input). This is the input for the active high data strobe on the microprocessor interface.
20	23	R/W	Read or Write (Input). This is the input for the read/write signal on the microprocessor interface - high for read, low for write.
21	24	CS	Chip Select (Input). This is the input for the active low chip select on the microprocessor interface.

Pin Description (continued)

Pin #		Name	Description
40 DIP	44 PLCC		
22- 24	25- 27	D7-D5	Data 7 to 5 (Three-state I/O Pins). These are the bidirectional data pins on the microprocessor interface.
25- 29	29- 33	D4-D0	Data 4 to 0 (Three-state I/O Pins). These are the bidirectional data pins on the microprocessor interface.
30	34	V _{SS}	Power Input. Negative Supply (Ground).
31- 35	35- 39	STo7- STo3	ST-BUS Output 7 to 3 (Three-state Outputs). These are the pins for the eight 2048 kbit/s ST-BUS output streams.
36- 38	41- 43	STo2- STo0	ST-BUS Output 2 to 0 (Three-state Outputs). These are the pins for the eight 2048 kbit/s ST-BUS output streams.
39	44	ODE	Output Drive Enable (Input). If this input is held high, the STo0-STo7 output drivers function normally. If this input is low, the STo0-STo7 output drivers go into their high impedance state. NB: Even when ODE is high, channels on the STo0-STo7 outputs can go high impedance under software control.
40	1	CSTo	Control ST-BUS Output (Complementary Output). Each frame of 256 bits on this ST-BUS output contains the values of bit 1 in the 256 locations of the Connection Memory High.
	6, 18, 28, 40	NC	No Connection.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8980D

Functional Description

In recent years, there has been a trend in telephony towards digital switching, particularly in association with software control. Simultaneously, there has been a trend in system architectures towards distributed processing or multi-processor systems.

In accordance with these trends, MITEL has devised the ST-BUS (Serial Telecom Bus). This bus architecture can be used both in software-controlled digital voice and data switching, and for interprocessor communications. The uses in switching and in interprocessor communications are completely integrated to allow for a simple general purpose architecture appropriate for the systems of the future.

The serial streams of the ST-BUS operate continuously at 2048 kbit/s and are arranged in 125 μ s wide frames which contain 32 8-bit channels. MITEL manufactures a number of devices which interface to the ST-BUS; a key device being the MT8980 chip.

The MT8980 can switch data from channels on ST-BUS inputs to channels on ST-BUS outputs, and simultaneously allows its controlling microprocessor to read channels on ST-BUS inputs or write to channels on ST-BUS outputs (Message Mode). To the microprocessor, the MT8980 looks like a memory peripheral. The microprocessor can write to the MT8980 to establish switched connections between input ST-BUS channels and output ST-BUS channels, or to transmit messages on output ST-BUS channels. By reading from the MT8980, the microprocessor can receive messages from ST-BUS input channels or check which switched connections have already been established.

By integrating both switching and interprocessor communications, the MT8980 allows systems to use distributed processing and to switch voice or data in an ST-BUS architecture.

Hardware Description

Serial data at 2048 kbit/s is received at the eight ST-BUS inputs (STi0 to STi7), and serial data is transmitted at the eight ST-BUS outputs (STo0 to STo7). Each serial input accepts 32 channels of digital data, each channel containing an 8-bit word which may represent a PCM-encoded analog/voice sample as provided by a codec (e.g., MITEL's MT8964).

This serial input word is converted into parallel data and stored in the 256 X 8 Data Memory. Locations in the Data Memory are associated with particular channels on particular ST-BUS input streams. These locations can be read by the microprocessor which controls the chip.

Locations in the Connection Memory, which is split into high and low parts, are associated with particular ST-BUS output streams. When a channel is due to be transmitted on an ST-BUS output, the data for the channel can either be switched from an ST-BUS input or it can originate from the microprocessor. If the data is switched from an input, then the contents of the Connection Memory Low location associated with the output channel is used to address the Data Memory. This Data Memory address corresponds to the channel on the input ST-BUS stream on which the data for switching arrived. If the data for the output channel originates from the microprocessor (Message Mode), then the contents of the Connection Memory Low location associated with the output channel are output directly, and this data is output repetitively on the channel once every frame until the microprocessor intervenes.

The Connection Memory data is received, via the Control Interface, at D7 to D0. The Control Interface also receives address information at A5 to A0 and handles the microprocessor control signals \overline{CS} , \overline{DTA} , R/\overline{W} and DS. There are two parts to any address in the Data Memory or Connection Memory.

A5	A4	A3	A2	A1	A0	HEX ADDRESS	LOCATION
0	X	X	X	X	X	00 - 1F	Control Register *
1	0	0	0	0	0	20	Channel 0 [†]
1	0	0	0	0	1	21	Channel 1 [†]
.
.
.
1	1	1	1	1	1	3F	Channel 31 [†]

* Writing to the Control Register is the only fast transaction.

[†] Memory and stream are specified by the contents of the Control Register.

Figure 3- Address Memory Map

The higher order bits come from the Control Register, which may be written to or read from via the Control Interface. The lower order bits come from the address lines directly.

The Control Register also allows the chip to broadcast messages on all ST-BUS outputs (i.e., to put every channel into Message Mode), or to split the memory so that reads are from the Data Memory and writes are to the Connection Memory Low. The Connection Memory High determines whether individual output channels are in Message Mode, and allows individual output channels to go into a high-impedance state, which enables arrays of MT8980s to be constructed. It also controls the CSTo pin.

All ST-BUS timing is derived from the two signals $\overline{C4i}$ and $\overline{F0i}$.

Software Control

The address lines on the Control Interface give access to the Control Register directly or, depending on the contents of the Control Register, to the High or Low sections of the Connection Memory or to the Data Memory.

If address line A5 is low, then the Control Register is addressed regardless of the other address lines (see Fig. 3). If A5 is high, then the address lines A4-A0 select the memory location corresponding to channel 0-31 for the memory and stream selected in the Control Register.

The data in the Control Register consists of mode control bits, memory select bits, and stream address bits (see Fig. 4). The memory select bits allow the Connection Memory High or Low or the Data Memory to be chosen, and the stream address bits define one of the ST-BUS input or output streams.

Bit 7 of the Control Register allows split memory operation - reads are from the Data Memory and writes are to the Connection Memory Low.

The other mode control bit, bit 6, puts every output channel on every output stream into active Message Mode; i.e., the contents of the Connection Memory Low are output on the ST-BUS output streams once every frame unless the ODE pin is low. In this mode the chip behaves as if bits 2 and 0 of every Connection Memory High location were 1, regardless of the actual values.





Figure 4 - Control Register Bits

MT8980D



BIT	NAME	DESCRIPTION
2	Message Channel	When 1, the contents of the corresponding location in Connection Memory Low are output on the location's channel and stream. When 0, the contents of the corresponding location in Connection Memory Low act as an address for the Data Memory and so determine the source of the connection to the location's channel and stream.
1	CSTo Bit	This bit is output on the CSTo pin one channel early. The CSTo bit for stream 0 is output first.
0	Output Enable	If the ODE pin is high and bit 6 of the Control Register is 0, then this bit enables the output driver for the location's channel and stream. This allows individual channels on individual streams to be made high-impedance, allowing switching matrices to be constructed. A 1 enables the driver and a 0 disables it.

Figure 5 - Connection Memory High Bits



BIT	NAME	DESCRIPTION
7-5*	Stream Address Bits*	The number expressed in binary notation on these 3 bits is the number of the ST-BUS stream for the source of the connection. Bit 7 is the most significant bit. e.g., if bit 7 is 1, bit 6 is 0 and bit 5 is 0, then the source of the connection is a channel on STi4.
4-0*	Channel Address Bits*	The number expressed in binary notation on these 5 bits is the number of the channel which is the source of the connection (The ST-BUS stream where the channel lies is defined by bits 7, 6 and 5.). Bit 4 is the most significant bit. e.g., if bit 4 is 1, bit 3 is 0, bit 2 is 0, bit 1 is 1 and bit 0 is 1, then the source of the connection is channel 19.

*If bit 2 of the corresponding Connection High location is 1 or if bit 6 of the Control Register is 1, then these entire 8 bits are output on the channel and stream associated with this location. Otherwise, the bits are used as indicated to define the source of the connection which is output on the channel and stream associated with this location.

Figure 6 - Connection Memory Low Bits

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

If bit 6 of the Control Register is 0, then bits 2 and 0 of each Connection Memory High location function normally (see Fig. 5). If bit 2 is 1, the associated ST-BUS output channel is in Message Mode; i.e., the byte in the corresponding Connection Memory Low location is transmitted on the stream at that channel. Otherwise, one of the bytes received on the serial inputs is transmitted and the contents of the Connection Memory Low define the ST-BUS input stream and channel where the byte is to be found (see Fig. 6).

If the ODE pin is low, then all serial outputs are high-impedance. If it is high and bit 6 in the Control Register is 1, then all outputs are active. If the ODE pin is high and bit 6 in the Control Register is 0, then the bit 0 in the Connection Memory High location enables the output drivers for the corresponding individual ST-BUS output stream and channel. Bit 0=1 enables the driver and bit 0=0 disables it (see Fig. 5).

Bit 1 of each Connection Memory High location (see Fig. 5) is output on the CSTo pin once every frame. To allow for delay in any external control circuitry the bit is output one channel before the corresponding channel on the ST-BUS streams, and the bit for stream 0 is output first in the channel; e.g., bit 1's for channel 9 of streams 0-7 are output synchronously with ST-BUS channel 8 bits 7-0.

Applications

Use in a Simple Digital Switching System

Figs. 7 and 8 show how MT8980s can be used with MT8964s to form a simple digital switching system.

Fig. 7 shows the interface between the MT8980s and the filter/codecs. Fig. 8 shows the position of these components in an example architecture.

The MT8964 filter/codec in Fig. 7 receives and transmits digitized voice signals on the ST-BUS input D_R , and ST-BUS output D_x , respectively. These signals are routed to the ST-BUS inputs and outputs on the top MT8980, which is used as a digital speech switch.

The MT8964 is controlled by the ST-BUS input D_c originating from the bottom MT8980, which generates the appropriate signals from an output channel in Message Mode. This architecture optimizes the messaging capability of the line circuit by building signalling logic, e.g., for on-off hook detection, which communicates on an ST-BUS output. This signalling ST-BUS output is monitored by a microprocessor (not shown) through an ST-BUS input on the bottom MT8980.

Fig. 8 shows how a simple digital switching system may be designed using the ST-BUS architecture. This is a private telephone network with 256 extensions which uses a single MT8980 as a speech switch and a second MT8980 for communication with the line interface circuits.

A larger digital switching system may be designed by cascading a number of MT8980s. Fig. 9 shows how four MT8980s may be arranged in a non-blocking configuration which can switch any channel on any of the ST-BUS inputs to any channel on the ST-BUS outputs.




Figure 7. Example of Typical Interface between 8980s and 8964s for Simple Digital Switching System




Figure 8 - Example Architecture of a Simple Digital Switching System

Application Circuit with 6802 Processor

Fig. 10 shows an example of a complete circuit which may be used to evaluate the chip.

For convenience, a 4 MHz crystal oscillator has been used rather than a 4.096 MHz clock, as both are within the limits of the chip's specifications. The RC delay used with the 393 counters ensures a sufficient hold time for the FP signal, but the values used may have to be changed if faster 393 counters become available.

The chip is shown as memory mapped into the MEK6802D3 system. Chip addresses 00-3F correspond to processor addresses 2000-203F. Delay through the address decoder requires the VMA signal to be used twice to remove glitches. The MEK6802D3 board uses a 10KΩ pullup on the MR pin, which would have to be incorporated into the circuit if the board was replaced by a processor.




Figure 9 - Four 8980s Arranged in a Non-Blocking 16 x 16 Configuration

MT8980D

Absolute Maximum Ratings*

	Parameter	Symbol	Min	Max	Units
1	$V_{DD} - V_{SS}$		-0.3	7	V
2	Voltage on Digital Inputs	V_I	$V_{SS}-0.3$	$V_{DD}+0.3$	V
3	Voltage on Digital Outputs	V_O	$V_{SS}-0.3$	$V_{DD}+0.3$	V
4	Current at Digital Outputs	I_O		40	mA
5	Storage Temperature	T_S	-65	+150	°C
6	Package Power Dissipation	P_D		2	W

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	Operating Temperature	T_{OP}	-40		+85	°C	
2	Positive Supply	V_{DD}	4.75		5.25	V	
3	Input Voltage	V_I	0		V_{DD}	V	

‡ Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

DC Electrical Characteristics - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	INPUTS	Supply Current	I_{DD}	6	10	mA	Outputs unloaded
2		Input High Voltage	V_{IH}	2.0		V	
3		Input Low Voltage	V_{IL}		0.8	V	
4		Input Leakage	I_{IL}		5	μA	V_I between V_{SS} and V_{DD}
5		Input Pin Capacitance	C_I		8	pF	
6	OUTPUTS	Output High Voltage	V_{OH}	2.4		V	$I_{OH} = 10$ mA
7		Output High Current	I_{OH}	10	15	mA	Sourcing. $V_{OH} = 2.4$ V
8		Output Low Voltage	V_{OL}		0.4	V	$I_{OL} = 5$ mA
9		Output Low Current	I_{OL}	5	10	mA	Sinking. $V_{OL} = 0.4$ V
10		High Impedance Leakage	I_{OZ}		5	μA	V_O between V_{SS} and V_{DD}
11		Output Pin Capacitance	C_O		8	pF	

‡ Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.




Figure 11 - Output Test Load

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics† - Clock Timing (Figures 12 and 13)

	Characteristics	Sym	Min	Typ‡	Max	Units	Test Conditions
1	I N P U T S	Clock Period*	t_{CLK}	220	244	300	ns
2		Clock Width High	t_{CH}	95	122	150	ns
3		Clock Width Low	t_{CL}	110	122	150	ns
4		Clock Transition Time	t_{CTT}		20		ns
5		Frame Pulse Setup Time	t_{FPS}	20		200	ns
6		Frame Pulse Hold Time	t_{FPH}	0.020		50	μ s
7		Frame Pulse Width	t_{FPW}		244		ns

† Timing is over recommended temperature & power supply voltages.

‡ Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

* Contents of Connection Memory are not lost if the clock stops, however, ST-BUS outputs go into the high impedance state.

NB: Frame Pulse is repeated every 512 cycles of $C4i$.





Figure 12 - Frame Alignment



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ Figure 13 - Clock Timing ของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics† - Serial Streams (Figures 11, 14, 15 and 16)

	Characteristics	Sym	Min	Typ‡	Max	Units	Test Conditions	
1	O U T P U T S	STo0/7 Delay - Active to High Z	t_{SAZ}	20	50	80	ns	$R_L=1\text{ K}\Omega^*$, $C_L=150\text{ pF}$
2		STo0/7 Delay - High Z to Active	t_{SZA}	25	60	125	ns	$C_L=150\text{ pF}$
3		STo0/7 Delay - Active to Active	t_{SAA}	30	65	125	ns	$C_L=150\text{ pF}$
4		STo0/7 Hold Time	t_{SOH}	25	45		ns	$C_L=150\text{ pF}$
5		Output Driver Enable Delay	t_{OED}		45	125	ns	$R_L=1\text{ K}\Omega^*$, $C_L=150\text{ pF}$
6		External Control Hold Time	t_{XCH}	0	50		ns	$C_L=150\text{ pF}$
7		External Control Delay	t_{XCD}		75	110	ns	$C_L=150\text{ pF}$
8	I N	Serial Input Setup Time	t_{SIS}	-40	-20		ns	
9		Serial Input Hold Time	t_{SIH}	90			ns	

† Timing is over recommended temperature & power supply voltages.

‡ Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

* High Impedance is measured by pulling to the appropriate rail with R_L , with timing corrected to cancel time taken to discharge C_L .




Figure 14 - Serial Outputs and External Control




Figure 15 - Output Driver Enable




Figure 16 - Serial Inputs

AC Electrical Characteristics[†] - Processor Bus (Figures 11 and 17)

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Test Conditions
1	Chip Select Setup Time	t _{CSS}	20	0		ns	
2	Read/Write Setup Time	t _{RWS}	25	5		ns	
3	Address Setup Time	t _{ADS}	25	5		ns	
4	Acknowledgement Delay Fast	t _{AKD}		40	100	ns	C _L =150 pF
	Slow	t _{AKD}	2.7		7.2	cycles	C _{4i} cycles [Ⓞ]
5	Fast Write Data Setup Time	t _{FWS}	20			ns	
6	Slow Write Data Delay	t _{SWD}		2.0	1.7	cycles	C _{4i} cycles [Ⓞ]
7	Read Data Setup Time	t _{RDS}			0.5	cycles	C _{4i} cycles [Ⓞ] , C _L =150 pF
8	Data Hold Time	Read	t _{DHT}	20		ns	R _L =1 KΩ*, C _L =150 pF
	Write	t _{DHT}	20	10		ns	
9	Read Data To High Impedance	t _{RDZ}		50	90	ns	R _L =1 KΩ*, C _L =150 pF
10	Chip Select Hold Time	t _{CSH}	0			ns	
11	Read/Write Hold Time	t _{RWH}	0			ns	
12	Address Hold Time	t _{ADH}	0			ns	
13	Acknowledgement Hold Time	t _{AKH}	10	60	80	ns	R _L =1 KΩ*, C _L =150 pF

† Timing is over recommended temperature & power supply voltages.
 ‡ Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.
 * High Impedance is measured by pulling to the appropriate rail with R_L, with timing corrected to cancel time taken to discharge C_L.
 Ⓞ Processor accesses are dependent on the C_{4i} clock, and so some timings are expressed as multiples of the C_{4i} clock period.




Figure 17 - Processor Bus

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต
 ไม่วาทกรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะข้อมูลใดๆ และต้องสงวนลิขสิทธิ์ของเอกสารทุกครั้งที่มีการนำไปใช้