




อ.ภากร หุคสังกาศ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเลขที่ 024728 ครั้งที่ 29.มค. 2533

ปริญญาโทชั้นปีการศึกษา 2530

เรื่อง ระบบควบคุมในอาคาร

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ

ระบบควบคุมอัตโนมัติเป็นอุปกรณ์ที่ใช้ในการควบคุมอุปกรณ์เครื่องใช้ในอาคาร เพราะอุปกรณ์ส่วนมากในอาคารนั้น จะถูกควบคุมในลักษณะของการปิด-เปิด เพื่อให้ตัวมันทำงาน เช่น ระบบแสงสว่าง, ระบบรักษาความปลอดภัย, ระบบสมาชิกบัตร, ระบบแจ้งเหตุไฟไหม้, ระบบปรับอากาศ เป็นต้น ทั้งนี้เครื่องมือที่ต้องใช้ควบคุมอุปกรณ์เหล่านั้นมีลักษณะการควบคุมแบบเปิด-ปิดด้วย

โครงการนี้เป็นส่วนหนึ่งของระบบอาคารอัตโนมัติการทำงานของมันจะเป็นลักษณะบังคับการ ปิด-เปิดได้และมีตัวตั้งเวลาในตัวมันเองด้วย



Abstract

Building Automation is machine that use to control the Utility Equipment in house or Building. Since variety of Equipment in Building to be controlled by ON - OFF Action, such as Lighting System, Security System, Sanitary Water City Pump, Fire Alarm System, Air Conditioning System, so machine use to control those Equipment must be on - off action.

This project is the one part of Building Automation System. The operation of that is ON - OFF control action and it is timer on itself.



สารบัญ

		หน้า
บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎีและหลักการ	2
	2.1 ระบบควบคุมอัตโนมัติสำหรับอาคาร	2
	2.2 โครงสร้างของระบบควบคุมอัตโนมัติสำหรับอาคาร	4
	2.2.1 รายละเอียดฮาร์ดแวร์	5
	2.2.2 โครงสร้างทางค่านซอฟต์แวร์	7
	2.3 หลักการทำงานของระบบ	9
บทที่ 3	การคำนวณและการสร้าง	
	3.1 อุปกรณ์ตรวจจับ (Sensor)	11
	3.2 การออกแบบส่วนรับรู้อะนาล็อก	13
	3.2.1 วงจรอ้างอิง	16
	3.2.2 การเปลี่ยนแรงดันเป็นกระแส (V - I)	16
	3.3 การออกแบบส่วนกำเนิดเวลาจริง (Real Time Clock)	21
	3.4 การแปลงสัญญาณ Analog กับ Digital	33
	3.5 Z-80 และ การต่อขาสัญญาณ	35
	3.6 Z-80 PIO และการใช้งาน	40
บทที่ 4	การทดลอง	
	4.1 การทดลองส่วนของ Signal Condition	50
	4.2 การทดลอง V - I	52
	4.3 การทดลอง V - I & I - V	54
	4.4 การทดลอง PROGRAM	56
บทที่ 5	สรุป	73

ภาคผนวก

กิตติกรรมประกาศ

หนังสืออ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

อาคารที่อยู่อาศัยในปัจจุบันนี้ มีความสำคัญมาก ในการใช้พักพิงอาศัยและพลังงานก็เป็นสิ่งจำเป็นที่ช่วยเสริมสร้างให้ชีวิตของผู้อยู่อาศัยได้รับความสะดวกสบาย ไม่ว่าจะเป็นการดำรงชีวิตประจำวัน การทำงาน ฯลฯ โดยการให้พลังงานเหล่านั้นให้แก่อุปกรณ์ และระบบประกอบอาคารต่าง ๆ เช่น ระบบไฟฟ้ากำลัง ระบบสื่อสาร ระบบปรับอากาศ, ระบบระบายอากาศ, ระบบสุขาภิบาล และ ระบบป้องกันอัคคีภัย แต่เนื่องจากราคาของพลังงานมีผลโดยตรงกับค่าใช้จ่ายของอาคารเป็นอย่างมาก ดังนั้น จำเป็นต้องมีการจัดการพลังงานหรือควบคุมการใช้พลังงานให้ได้ประสิทธิภาพสูงสุด โดยต้องวางแผนงานในการใช้พลังงานภายในอาคารให้เหมาะสม และเป็นระบบการจัดการพลังงานนั้นครอบคลุมตั้งแต่ก่อนเริ่มค้นออกแบบระบบประกอบอาคาร ซึ่งจำเป็นต้องประสานงานให้สอดคล้องกับวิศวกรโครงสร้าง และ สถาปนิก ตลอดจนความต้องการของเจ้าของอาคาร และการออกแบบของคำนึงถึงความปลอดภัย, ความเชื่อถือได้ การประหยัดเงินและพลังงาน, ความสะดวกในการใช้งาน, ความคล่องตัว, การบำรุงรักษา

สำหรับการควบคุมการใช้พลังงาน แนวโน้มการใช้ไมโครคอมพิวเตอร์ มาจัดระบบการใช้พลังงาน ซึ่งประยุกต์ใช้งานในอาคารอย่างกว้างขวางได้แก่ การประหยัดพลังงานอาจทำได้โดยลดประมาณการใช้พลังงาน อย่างไรก็ตามการประหยัดพลังงานในอาคารไม่ได้นหมายถึงการลดการใช้พลังงานที่จำเป็นลง แต่หมายถึงการใช้พลังงานให้มีประสิทธิภาพสูงสุดโดยไม่เป็นการลดมาตรฐานความสะดวกสบายแต่ประการใด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 2

ทฤษฎี และ หลักการ

2.1 ระบบควบคุมอัตโนมัติสำหรับอาคาร (Building Automation System, Bas)

จากคุณสมบัติของคอมพิวเตอร์ที่สามารถตรวจสอบและบันทึกข้อมูลจำนวนมากได้ในเวลาอันรวดเร็ว ตลอดจนสามารถนำข้อมูลต่าง ๆ มาตัดสินใจและสั่งการตามโปรแกรมที่เขียนไว้ล่วงหน้าได้อย่างรวดเร็ว แนนอนเมื่อมีการเปลี่ยนแปลงเกิดขึ้น การนำคอมพิวเตอร์มาควบคุมและจัดการพลังงานในอาคารขนาดใหญ่ มีความเป็นไปได้สูงในเชิงเศรษฐกิจ จากการที่เทคโนโลยีการผลิตสูงขึ้นทำให้ราคาและขนาดคอมพิวเตอร์ลดลงมาก จึงสามารถนำมาประยุกต์ใช้งานสำหรับระบบควบคุมอัตโนมัติสำหรับอาคารได้

ระบบควบคุมอัตโนมัติสำหรับอาคาร (Bas) นี้เป็นอุปกรณ์ที่มีลักษณะการใช้งานที่สามารถเปลี่ยนแปลงได้มาก การแก้ไข ซอฟต์แวร์ (Soft ware) ภายในสามารถทำได้ไม่ยากทำให้ความคล่องตัวสูงมาก ซึ่งสามารถใช้ในงานควบคุมระบบต่าง ๆ เช่น ระบบไฟฟ้า, แสงสว่าง สัญญาณแจ้งเพลิงไหม้ ระบบปรับอากาศ ระบบรักษาความปลอดภัย จะเห็นว่า ระบบควบคุมอัตโนมัติสำหรับอาคารได้หมายรวมถึงคุณสมบัติของระบบควบคุมที่ทำงานเฉพาะอย่าง ซึ่งทำงานเกี่ยวกับการจัดการพลังงาน ตลอดจนได้รวมถึงคุณสมบัติของระบบรักษาความปลอดภัยและระบบเกี่ยวกับความปลอดภัยทั้งชีวิตและทรัพย์สิน ดังนั้นจึงต้องเข้าใจเกี่ยวกับโครงสร้างหลักการทำงาน




โครงสร้างระบบ BAS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 โครงสร้างของระบบควบคุมอัตโนมัติสำหรับอาคาร

โครงสร้างพื้นฐานของระบบควบคุมอัตโนมัติสำหรับอาคาร เป็นไปในลักษณะเดียวกับโครงสร้างของระบบคอมพิวเตอร์ทั่วไป ซึ่งประกอบด้วยส่วนประกอบที่สำคัญสองส่วนคือ ฮาร์ดแวร์ (Hard ware) และ ซอฟต์แวร์ (Soft ware) ฮาร์ดแวร์ของระบบคอมพิวเตอร์ประกอบด้วยอุปกรณ์ต่าง ๆ ตามที่ได้แสดงดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 รายละเอียดฮาร์ดแวร์

1. หน่วยประมวลผลกลาง (Central Processing Unit)

เป็นระบบที่สำคัญที่สุดในระบบทำหน้าที่ควบคุมการทำงานตามที่ได้อุปกรณ์เอาไว้ ซึ่งทำหน้าที่ในการรับส่งข้อมูล คำานวณ วิเคราะห์ ตัดสิน และสั่งงานตามโปรแกรมต่าง ๆ ที่ได้ตั้งไว้

2. หน่วยความจำ (Memory) ทำหน้าที่ในการเก็บข้อมูลและโปรแกรมต่าง ๆ

3. อุปกรณ์ตั้งข้อมูลและแสดงผล (Input and Output Devices)

ทำหน้าที่ป้อนข้อมูลหรือโปรแกรมให้เครื่องคอมพิวเตอร์ และใช้ในการแสดงผลการทำงานของเครื่องคอมพิวเตอร์ซึ่งประกอบด้วย อุปกรณ์ต่าง ๆ ดังนี้

- คอนโซลสำหรับพนักงานควบคุม (Control Console) ซึ่งประกอบด้วยแป้นพิมพ์ (Key Board) สำหรับป้อนข้อมูลต่าง ๆ
- เครื่องพิมพ์ผล (Printer) ซึ่งใช้ในการพิมพ์รายงานและข้อมูลต่าง ๆ เช่น สภาวะการใช้งานของโหลด วันเวลา ค่าความถี่ของการกำลังไฟฟ้า
- จอภาพ หรือมอนิเตอร์ (Cathode Raytype CRT หรือ Monitor) เพื่อแสดงข้อมูลต่าง ๆ รวมทั้งคำสั่งที่ป้อนเข้าเครื่องคอมพิวเตอร์

4. หน่วยควบคุมระยะไกล (Remote Terminal Unit, RTU)

ซึ่งใช้ในการควบคุมอุปกรณ์ต่าง ๆ ตามคำสั่ง ของ CPU โดยที่หน่วยควบคุมระยะไกลแต่ละหน่วยสามารถควบคุมโหลดใดหลาย ๆ จุดโดยทั่วไป RTU จะรับข้อมูลจากตัววัด (Sensor) ต่าง ๆ เช่น หมอแปลงกระแส (Curren transfor - mer, CT) วัดกระแสเทอร์โมคัปเปิ้ลสำหรับวัดอุณหภูมิ, แผ่นออริฟิท สำหรับวัดการไหล, ไทอะแฟรมสำหรับวัดความดัน เป็นต้น แล้วส่งข้อมูลไปยัง CPU และปฏิบัติงานตามคำสั่งของ CPU โดยการควบคุมอุปกรณ์ต่าง ๆ เช่น รีเลย์ คอนแทคเตอร์ โซลินอยล์ วาล์ว เป็นต้น

โดยทั่วไปใน RTU จะประกอบด้วยแผงควบคุมภายใน (Control Card) ซึ่งมีหน้าที่ต่าง ๆ เช่น

- ใช้วัดค่าปริมาณต่อเนื่องต่าง ๆ เช่น กระแส แรงดัน อุณหภูมิ ความชื้น เป็นต้น แล้วส่งข้อมูลไปให้
- ใช้สำหรับสั่งให้อุปกรณ์ควบคุมทำงานตามลักษณะของสัญญาณต่อเนื่อง เช่น สั่งให้วาล์วควบคุมเปิดปิดไคมากน้อยตามต้องการ ตามคำสั่งของ
- ใช้ตรวจสอบสถานะการทำงานของหน้าสัมผัสต่าง ๆ ว่าอยู่ในสภาพเปิดหรือปิด เช่น Motor หยุดหรือเดิน แล้วส่งข้อมูลแสดงภาวะการทำงานให้ CPU ทราบ
- ใช้สำหรับสั่งให้อุปกรณ์ควบคุมทำงานในลักษณะ เปิด-ปิด (on - off) เช่น ให้รีเลย์หรือคอนแทคเตอร์ (Contactor) เปิดหรือปิดตามคำสั่งจาก CPU
- ใช้สำหรับสะสม ข้อมูลที่ต้องการ เช่น สะสมกำลังงาน และอัตราการไหลเพื่อนำข้อมูลดังกล่าวให้ CPU สำหรับคำนวณค่ากำลังคนและพลังงานที่ใช้ไค
- ใช้สำหรับตรวจสอบสภาพเขตรบบรักษาความปลอดภัยของอาคารเพื่อส่งข้อมูลให้ CPU สำหรับควบคุมการทำงานเพื่อรักษาความปลอดภัยต่อไป

นอกจากนี้ระบบควบคุมอัตโนมัติสำหรับอาคารโดยใช้คอมพิวเตอร์ควรมีคุณสมบัติเพิ่มเติมอย่างน้อยดังนี้

1. ในกรณี ที่ระบบฯ เกิดการขัดข้อง อุปกรณ์ หรือ โหลดต่าง ๆ ต้องสามารถทำงานต่อไปไคตามปกติ
2. ควรมีอุปกรณ์แสดงอาการขัดข้อง เพื่อแสดงให้เห็นพนักงานควบคุมทราบในกรณีที่ RTU ตัวหนึ่งตัวไคขัดข้อง และไม่สามารถทำงานตามโปรแกรมที่วางไว้ไค
3. ควรมีแบตเตอรี่สำรองภายในระบบฯ ซึ่งมีความจุเพียงพอที่จะจ่ายกระแสไฟทำให้แก้อุปกรณ์ในระบบไคไม่น้อยกว่า 6-8 ชั่วโมง หลังจากที่ไฟฟ้ากระแสสลับเกิดดับลง
4. ในกรณีที่ไฟฟ้ากระแสสลับดับนานเกินกว่าความสามารถของแบตเตอรี่สำรอง โปรแกรมที่ใช้งานต้องสามารถเก็บไว้ไคได้นานอย่างถาวร และสามารถโหลดกลับมายังอุปกรณ์ของหน่วยประมวลผลกลางไคอย่างอัตโนมัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 โครงสร้างทางคานซอฟต์แวร์

ระบบฯ จะสามารถทำงานได้นั้นจำเป็นต้องมีโปรแกรมหรือชุดคำสั่งว่าที่เขียนขึ้นเพื่อให้คอมพิวเตอร์ทำงาน โปรแกรมหรือชุดคำสั่งดังกล่าวคือ ซอฟต์แวร์ของระบบซึ่งประกอบด้วยส่วนต่าง ๆ ดังนี้



1. โปรแกรมจัดการระบบงาน (Operating System)

โปรแกรมจัดการระบบงานเป็นชุดของโปรแกรมซึ่งควบคุมการทำงานของระบบควบคุมอัตโนมัติสำหรับอาคารทั้งหมดเช่น CPU อุปกรณ์ RTU อุปกรณ์อินพุต และเอาท์พุต ทั้งหมดรวมทั้งซอฟต์แวร์ประยุกต์และยังเป็นตัวเชื่อมโยงการติดต่อระหว่างผู้ใช้เครื่องคอมพิวเตอร์กับระบบฮาร์ดแวร์ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โปรแกรมประยุกต์ (Application Program)

เป็นโปรแกรมที่เขียนขึ้นเพื่อทำงาน เฉพาะอย่างตามที่ต้องการซึ่งมีโปรแกรมต่าง ๆ ดังนี้

- โปรแกรมออกคำสั่ง เริ่มหรือหยุดการทำงานของโหลดต่าง ๆ เป็นจังหวะ (Duty Cycling) เช่น การเดินพัลซของเครื่องส่งลมเย็น (Fan Coil Unit, FCU) 50 นาที หยุดเต็ม 10 นาที ใน 1 ชั่วโมง โดยที่ตัวเลข 50 นาที และ 10 นาที และ 1 ชั่วโมง สามารถปรับได้โดยอัตโนมัติ โดยคำนึงถึงอุณหภูมิของอากาศภายในอาคาร ชีตจำกัดของอุณหภูมิเพื่อความสบายของผู้คน ช่วงเวลาที่น้อยที่สุดของการหยุดพัลซซึ่งจะไม่ให้เกิดการสะสมความร้อนในตัวมอเตอร์ จำนวนผู้คนภายในอาคารและอุณหภูมิในนอกอาคาร ฯลฯ
- โปรแกรมตารางเวลาต่อหนึ่งอาทิตย์พร้อมวันหยุด (Time of Day Programming) เพื่อเริ่มและหยุดการทำงานของโหลด
- โปรแกรมควบคุมความต้องการกำลังไฟฟ้า (Demand Control) ด้วยการตัดโหลดต่าง ๆ ที่มีความจำเป็นต่ำออกชั่วคราว
- โปรแกรมออกคำสั่ง เริ่มหรือหยุดการทำงานของโหลดต่างตามเวลาที่ได้รับข้อมูลไว้ในส่วนความจำ นอกจากนี้ยังปรับแต่งช่วงเวลาในตารางดังกล่าวสั้นที่สุด โดยพิจารณาจากสภาวะแวดล้อมต่าง ๆ เช่น ยี่คระยะเวลาการเปิดเครื่องปรับอากาศ ถ้าอุณหภูมิของอากาศภายในและนอกอาคารต่ำ และปิดเครื่องปรับอากาศเร็วกว่าปกติในกรณีเดียวกัน
- โปรแกรมออกคำสั่ง เปิดและปิดไฟแสงสว่างตามตารางเวลา
- โปรแกรมออกคำสั่ง เริ่มหรือหยุดการทำงานของโหลดต่าง ๆ โดยอัตโนมัติ หากเกิดการฉุกเฉิน
- โปรแกรมตรวจสอบชิตจำกัดบนและล่างของค่าต่าง ๆ เช่น กิโวลต์ อูณหภูมิ ฯลฯ ของอุปกรณ์ต่าง ๆ เช่น กิโวลต์ อูณหภูมิ ฯลฯ ของอุปกรณ์ต่าง ๆ เข้าไว้ในส่วนของความจำ หากค่าดังกล่าวอยู่นอกขอบเขต จะมีการรายงานเหตุฉุกเฉินที่คอนโซล สำหรับพนักงานควบคุม
- โปรแกรมการทำงานเกี่ยวกับระบบรักษาความปลอดภัย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.3 หลักการทำงานของระบบ

หลักการทำงานของระบบฯ เมื่อ CPU ส่งสัญญาณควบคุมไปยัง RTU ซึ่งติดตั้งอยู่ในบริเวณทาง ๆ แล้ว RTU ก็ทำการวัดค่าปริมาณต่าง ๆ จากตัววัดตามแต่ละชนิดของแผงควบคุมภายในตามที่ได้อธิบายไว้ แล้วส่งข้อมูลกลับมาที่ CPU เมื่อ CPU ใ้รับข้อมูลที่ต้องการ ก็จะทำการตรวจสอบลักษณะและสถานะของข้อมูลหลังจากนั้น ซอฟต์แวร์ที่มีหน้าที่รับผิดชอบก็เริ่มทำการคำนวณ และให้ผลลัพธ์ออกมา โดยออกมาในรูปของคำสั่งที่ส่งจาก CPU ไปยัง RTU ที่เกี่ยวข้องให้ทำงานเป็นไปตามซอฟต์แวร์ โปรแกรมที่เขียนไว่ก่อน ตัวอย่างเช่น การเปิด-ปิด ระบบไฟฟ้าแสงสว่าง โปรแกรมควบคุมการปิด-เปิดของระบบก็จะส่งคำสั่งไปยัง RTU ตัวที่ต้องการและ RTU ดังกล่าวจะส่งสัญญาณไปยังแผงควบคุม (ซึ่งการส่งสัญญาณจาก RTU ในระบบนี้จะใช้การส่งสัญญาณแบบ Current Loop) เพื่อไปขับรีเลย์ซึ่งทำให้หลอดไฟติดและเมื่อรีเลย์ทำงานจะมีหน้าสัมผัส อีกชุดหนึ่งส่งสัญญาณกลับไปให้ RTU โดยผ่านทางแผงควบคุมภายในเช่นกัน และส่งสัญญาณกลับไปยัง CPU เพื่อให้ CPU ทราบว่าไปเปิดไฟตามคำสั่งแล้ว หรืออีกตัวอย่าง เป็นการควบคุมค่าของความถี่ของกำลังไฟฟ้าเฉลี่ยใน 15 นาที ที่สูงสุด เมื่อ RTU อ่านค่าความถี่ของกำลังไฟฟ้าจากค่าที่มานคิมิเตอร์ และส่งข้อมูลไปยัง RTU โปรแกรมควบคุมค่าของความถี่ของกำลังไฟฟ้าจะทำหน้าที่ตรวจสอบและคำนวณอัตราการเพิ่มของค่าความถี่ของกำลังไฟฟ้าเฉลี่ยใน 15 นาทีว่ามีค่าเกินกว่าที่ใดกำหนดไว้ครั้งแรกหรือไม่ ถ้าค่าดังกล่าวต่ำกว่าที่ใดกำหนดไว้ครั้งแรกก็ไม่มีการเกิดขึ้น แต่จะเก็บข้อมูลเอาไว้ แต่ถา CPU ตรวจสอบแล้วพบว่าอัตราการเพิ่มของค่าความถี่ของกำลังไฟฟ้าเฉลี่ยใน 15 นาทีสูงเกินกว่าค่าที่ใดกำหนดไว้ครั้งแรก CPU จะส่งสัญญาณควบคุมไปยัง RTU เพื่อควบคุมให้อุปกรณ์ไฟฟ้าต่าง ๆ ที่ใดกำหนดไว้ครั้งแรกหยุดการทำงานไปในที่สุด จนกว่าอัตราการเพิ่มของค่าความถี่ของกำลังไฟฟ้ามีค่าลดลงต่ำกว่าที่กำหนด ซึ่งจะหยุดคำสั่งให้โหลดต่าง ๆ หยุดทำงาน และจะเริ่มสั่งให้โหลดต่าง ๆ ที่กำหนดไว้ก่อนกลับมาเข้าสู่การทำงานตามปกติ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การคำนวณและการสร้าง

3.1 Sensor

ส่วนนี้เป็นส่วนรับรู้สภาวะต่าง ๆ ที่เราต้องการควบคุมเพื่อนำค่าสภาวะเหล่านั้นมาใช้ในการคำนวณประมวลผลอย่างถูกต้อง และแม่นยำโดย CPU ฉะนั้น สิ่งที่เราต้องการจะควบคุมจะได้รับผลถูกต้องตามต้องการมากน้อยเพียงไรนั้นจึงขึ้นอยู่กับส่วนที่เป็น - Sensor ซึ่งมีความสำคัญมากในตอนนี้ เราจะใช้การวัดอุณหภูมิ โดยอุปกรณ์ตรวจจับเราจะใช้ LM 3911

คุณสมบัติของ LM 3911



รูปที่ 3.1

LM 3911 ภายในตัวจะประกอบด้วย 3 ส่วนใหญ่ ๆ คือ

- Voltage Regulator
- Sensor
- Op - AMP

รายละเอียดการทำงานของ IC LM 3911 นั้น ใช้งานที่ช่วงอุณหภูมิ - 25°C - 85°C. เอาท์พุทของ LM 3911 มีอัตราส่วนเป็น 10 mv/ k ในการใช้งานเรา จะใช้ OP - AMP ภายในความต้านทานภายนอก สำหรับตั้งค่า Scale Factor และ Set Point เพราะว่าถ้าเราต่อ Op - AMP ภายในเป็นตัวเปรียบเทียบโดยความต้านทานภายนอกสำหรับตั้งค่าแล้วเปรียบเทียบ เราสามารถใช้งานเป็นแบบการควบคุม อุณหภูมิแบบ ปิด-เปิดได้โดย เมื่ออุณหภูมิเลยจุดที่เราต้องการได้.

ตัว Voltage Regulator ที่ต่อขนานกับ Power Input นั้นจะรักษาค่าแรงดันในการทำงานไว้ที่ 6.8 V ตลอดเวลาการมี Regulator ในตัวนี้เองทำให้เราสามารถใส่ LM 3911 ต่อกับความต้านทานภายนอก เมื่อใช้กับแหล่งจ่าย แรงดันค่าใด ๆ ก็ได้ซึ่งนับเป็นข้อดีอย่างหนึ่ง

เอาท์พุทของ Op-AMP ภายใน เป็นแบบ Open Collector ซึ่งทำให้ LM 3911 สามารถขับหรือต่อกับอุปกรณ์ภายนอกได้มากกว่า 6.8 v จนถึง 35 v ได้เลย



LM 3911 นี้ใช้ในการตรวจจับอุณหภูมิโดยอาศัยหลักการที่ว่า แรงดันที่ขา Gmitter - Base จะจ่ายกระแสออกมาต่างกัน ณ. อุณหภูมิต่างกัน ลักษณะการต่อ IC LM 3911 นี้ ในตัวดังเป็นแบบ DIP จะต่อยุ่ที่ซีกใดซีกหนึ่งเพียงซีกเดียวและอีกซีกนั้นต้องต่อกับตัวนำใด ๆ ที่สามารถนำความร้อนมาสู่ LM 3911 แต่ LM 3911 ยังมีปัญหาอยู่บางส่วนคือ Power Dissipation ในบางตัว LM 3911 จะเป็นตัวเพิ่มอุณหภูมิของ LM 3911 เองเมื่อเทียบกับสิ่งแวดล้อม เช่นเมื่อ Voltage Regulator กินกระแส 1 mA จะทำให้เกิด Power Dissipation ประมาณ 7 mw. จะทำให้อุณหภูมิในกรณีนี้ของตัวมันเอง เพิ่มขึ้นประมาณ 1.2 k เพราะฉะนั้นเพื่อความแม่นยำ ควรใช้ LM 3911 ทำงานที่ระดั้ม กำลังต่ำที่สุดเท่าที่จะทำได้ แต่ถ้าคิดตั้ง-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่ที่มีอากาศไหลตลอดเวลาจะทำให้ปัญหานี้ลดความสำคัญลงไป เพราะอากาศจะเป็นตัวพาความร้อนออกไปจาก LM 3911 และในกรณีที่เรากำลังต้องการความแม่นยำสูง, เราต้องต่อ Regulator Voltage จากภายนอกด้วยเพราะ Regulator ใน LM 3911 เองจะได้รับการเปลี่ยนแปลงของอุณหภูมิ เช่นเดียวกับส่วน Sensor ซึ่งอาจทำให้จุดอ้างอิงแตกต่างออกจากเดิม

3.2 การออกแบบส่วนรับรู้สถานะ (Sensor Part)

เราสามารถเขียนส่วนรับรู้สถานะออกเป็น ส่วน ๆ ได้ ตามหน้าที่การทำงานของ แต่ละส่วนตามรูปที่แสดงให้ดู



รูปที่ 3.2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวัดอุณหภูมิที่เราต้องการอุณหภูมิอยู่ในช่วง $0 - 50^{\circ}\text{C}$ ในการควบคุมเรา อาจจะให้อุณหภูมิที่เราต้องการนี้มีช่วงกว้างหรือแคบได้ตามต้องการ แต่ในทาง Hard Ware เราจะใช้ $0 - 50^{\circ}\text{C}$ เพราะเป็นช่วงที่ ควรจะเป็นไปในความเป็นจริงทั่วไป และถ้าเรา ต้องการควบคุมให้อุณหภูมิที่เราต้องการจริง ๆ ก็จะต้องอยู่ในช่วงนี้ ใ้ในทาง Sort Ware

อุณหภูมิช่วง $0-50^{\circ}\text{C}$ นี้จะเปลี่ยนแปลงตาม LM 3991 ซึ่งมีความสัมพันธ์ $10\text{ mv/}^{\circ}\text{K}$ ดังนั้น เราจึงเพิ่ม Signal Condition เพื่อ จัดการทำสัญญาณที่วัดมาให้ ได้สัมพันธ์กับแรงดันที่อุณหภูมิ $0-50^{\circ}\text{C}$ และให้ไ้แรงดันออกมาเป็น $1-5\text{ V}$ เพื่อนำแรงดัน ช่วงนี้ แปลงสัญญาณจากแรงดันเป็นกระแสไฟฟ้าหรือส่งสัญญาณให้กับ RTU และต้องไ้สัญญาณมาตรฐาน $4 - 20\text{ mA}$.


การคำนวณส่วนของ Signal Condition

จากความสัมพันธ์ LM 3911 $10\text{ mv/}^{\circ}\text{K}$

$$\therefore \text{ที่อุณหภูมิ } 0^{\circ}\text{C} : (0.01\text{ V/}^{\circ}\text{K}) (0 + 273) = 2.73\text{ V}$$

$$50^{\circ}\text{C} : (0.01\text{ V/}^{\circ}\text{K}) (50 + 273) = 3.23\text{ V}$$

จากความสัมพันธ์ของอุณหภูมิที่เราต้องการสามารถเขียนเป็นกราฟได้



รูปที่ 3.3.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned} \text{ความเอียงของกราฟเส้นตรง} &= \frac{\Delta y}{\Delta x} \\ &= \frac{4}{0.5} \\ &= 8 \end{aligned}$$


$$\text{สมการเส้นตรง } y = mx + b$$

แทนค่าจากกราฟ

$$\begin{aligned} V_o - 1 &= 8 (V_i - 2.73) \\ V_o &= 8 (V_i - 2.73) + 1 \end{aligned}$$

จากค่าที่ได้จะสัมพันธ์กับ สมการของ OP-AMP

$$V_o = \frac{R_F}{R_1} [V_2 - V_1]$$



รูปที่ 3.4


$$R_1 = R_2$$

$$R_3 = R_F$$

ที่ V_1 เป็นแรงดันอ้างอิง = 2.605

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ เป็นแรงดันเข้าจากอุปกรณ์วัดสถานะ IM 3911 ตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 วงจรอ้างอิง



รูปที่ 3.5

ทั้งวงจรอ้างอิงนี้ เหตุที่ใช้ TL 430c เพราะได้รับการออกแบบให้มีความสมมติไม่ขึ้นอยู่กับอุณหภูมิ ทางวงจรแบ่ง หักยก R_4 R_5 มีความจำเป็นต้องใช้ เพราะแรงดันอ้างอิงเปลี่ยนแปลงไปได้ ระหว่าง 2.5 ถึง 3 โวลต์ แล้วแต่อุปกรณ์แต่ละตัว RV_1 ใช้สำหรับควบคุมการเปลี่ยนแปลงโดยให้ค่าเอาพุท 2.605 โวลต์


3.2.2 V/I (Voltage to Current Converter)

ในระบบของตัวตรวจวัดสถานะนี้ เริ่มตั้งแต่ อุปกรณ์ที่รับสัญญาณจากจุดที่ต้องการวัด (Sensor) นำมาปรับเป็นสัญญาณไฟฟ้าและส่งสัญญาณมาทางตัวส่งสัญญาณ (V/I) ส่งไปยังตัวควบคุม (RTU) ปรกติ สัญญาณที่ส่งนี้จะใช้กระแส 4 - 20 mA และต้องการสายเพียง 1 คู่ เท่านั้น ในการส่งสัญญาณ โดยสัญญาณนี้ความจริงแล้วจะไม่มีผลกระทบอันเนื่องมาจากอุณหภูมิหรือสัญญาณความถี่วิทยุ และการรบกวนอันเนื่องมาจากสนามแม่เหล็กไฟฟ้า นอกจากนี้ยังปลอดภัยจากการเพิ่มของแรงไฟฟ้าข้างเคียง และสัญญาณเสียงที่แผ่กระจายข้อดีโดยทั่วไปในการใช้ระบบนี้ในการควบคุมคือ :-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ประหยัด
2. สะดวกและมีประสิทธิภาพ
3. ปลอดภัย


การจ่ายสัญญาณแบบ 2 สายนั้นทางคานทางออกของสัญญาณประกอบด้วยตัวส่ง-สัญญาณ ตัวจ่ายแรงไฟ (Power Supply) กับตัวรับสัญญาณและที่ขาดเสียมิได้คือ ค่าความต้านทานของสายส่ง ซึ่งได้แสดงค่าความเกี่ยวข้องไว้ แล้วในกราฟ ทางออกของสัญญาณจากตัวส่งสัญญาณระบบนี้ คล้ายกับระบบป้องกันค่าต่ำสุดของแรงไฟจ่าย (Power Supply Voltage) ไว้ ซึ่งไม่ควรจะเอาค่าแรงไฟที่สูงกว่าค่าสูงสุดกำหนดไว้ และอีกข้อหนึ่งก็คือ การกำหนดค่าความต้านทานในระบบและการเปลี่ยนแปลงคุณภาพของแรงไฟจ่ายควรทำให้สัมพันธ์ตามกราฟ เพื่อดูแนวโน้มของตัวส่งสัญญาณและเพื่อให้ได้ค่าการวัดที่ถูกต้องแม่นยำ



รูป 3.6 กราฟ แสดงความสัมพันธ์ Loop Resistance & SUPPLY VOLTAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V - I Converter เป็นวงจรเปลี่ยนแรงดันเป็นกระแสแบบ Noninverting Amplifier กระแสทาง Output (I_o) จะขึ้นอยู่กับ Voltage ทาง Input (V_i) กับความต้านทาน ทาง Output (R_c) ทั้งสมการ



รูปที่ 3.7

$$I_1 = (V_i - V_o/2) / R$$

$$I_2 = (V_o/2 - V_x) / R$$

$$I_1 = I_2$$

$$(V_i - V_o/2) / R = (V_o/2 - V_x) / R$$

$$V_i - V_o/2 = V_o/2 - V_x$$

$$V_x = V_o/2 + V_o/2 - V_i$$


$$V_x = V_o - V_i$$

$$\therefore I_o = (V_o - (V_o - V_i)) / R_c$$

$$= V_i / R_c$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรเดิมเรานำ Transistor เพิ่มที่เอาต์พุตของ Op - AMP เพื่อให้ช่วยให้สามารถปรับกระแสได้สูง ๆ เป็น mA ได้



รูป 3.8

$$(V_o - V_n)/R_2 - V_n/R_3 = 0 \quad \text{----- 1}$$

$$(V_1 - V_p)/R_2 + (V_2 - V_p)/R_2 = 0 \quad \text{----- 2}$$

$$(V_o - V_2)/R_1 + (V_p - V_2)/R_2 - I_2 = 0 \quad \text{----- 3}$$

สมมติให้ Voltage ที่ตัวทรานซistor V_p กับ $V_n = 0$ ดังนั้นจะได้ว่า

$$I_2 = \left(\frac{1}{2} R_2 + \frac{R_2 + R_3}{2R_1 R_3} \right) V_1 + \left[\frac{R_2 + R_3}{2R_1 R_3} - \frac{R_1 + 2R_2}{2R_1 R_2} \right] V_2 \quad \text{----- 4}$$

จากสมการ 4 ถ้าให้ $R_3 = (R_2)/R_1 + R_2$ จะได้ว่า


$$I_2 = V_1 (R_1/R_2)$$

ถ้าเลือกให้ $R_2 \gg R_1$ และจะได้ R_3 ประมาณเท่ากับ R_2 และ

$$I_2 = V_i/R_1$$

∴ ที่ V_1 1 โวลต์ : $I = \frac{1}{250} = 4 \text{ mA}$

∴ V_1 5 โวลต์ : $I = \frac{5}{250} = 20 \text{ mA}$



SENSOR PART

รูปที่ 3.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 RTC คือ Real Time Clock หรือ นาฬิกาบอกเวลาที่แท้จริงให้กับไมโครโพรเซสเซอร์ โดยการเชื่อมต่อเข้ากับ CPU ก็สามารถทำให้ CPU สามารถรู้เวลาได้ทุกครั้ง โดยที่ CPU สามารถที่จะอ่านเวลาจากตัว RTC ได้ทุกครั้งที่ CPU ต้องการ

ในการประยุกต์ใช้งานไมโครโพรเซสเซอร์ที่ต้องการเกี่ยวข้องกับเวลาควแล้ว RTC นับว่าเป็นประโยชน์มาก เพราะสามารถบอกเวลาได้ตั้งแต่ วินาที, นาที, ชั่วโมง, วันในรอบสัปดาห์, วันที่, เดือน, ปี ให้แก่ไมโครโพรเซสเซอร์ได้อย่างเที่ยงตรง โดยที่ CPU เพียงแต่ติดต่อกับ RTC เหมือนกับติดต่อกับหน่วยความจำหรือพอร์ตเท่านั้น

เนื่องจากโครงสร้างของ RTC เป็นไอซีชนิด CMOS จึงสามารถสำรองแรงดันด้วยแบตเตอรี่ขนาดเล็ก ถึงแม้ว่าแรงดันที่ป้อนให้กับระบบไมโครโพรเซสเซอร์จะสูญหายไปเนื่องจากไฟดับหรือการปิดเครื่อง แต่เวลาใน RTC จะยังไม่สูญหายไปเลย และยังคงเพิ่มต่อไปตามปกติด้วยเวลาที่ถูกต้อง ที่สำคัญในเดือนที่ลงท้ายด้วย "ยน" (เดือน 4, 6, 9, 11) วันที่จะมีเพียง 30 วันและเดือนที่ลงท้ายด้วย "คม" วันที่จะมี 31 วัน และสำหรับเดือนกุมภาพันธ์จะมีเพียง 28 วัน และในรอบ 4 ปีคือในปีอธิกสุรทินเดือนกุมภาพันธ์จะมี 29 วัน สรุปว่า RTC มีการปรับปรุงวันที่ให้ถูกต้องกับเดือนทุก ๆ เดือน ซึ่งเป็นที่มาของคำว่า Time Clock


ความสามารถพิเศษของ RTC ที่จัดไว้ให้อีกก็มีความสามารถในการตั้งเวลาปลุก (alarm) เมื่อถึงเวลาที่ตั้งไว้ RTC ก็จะไปอินเทอร์รัพท์ CPU และยังสามารถอินเทอร์รัพท์ CPU เป็นจังหวะด้วยเวลาที่กำหนดได้อีกด้วย

คุณสมบัติสำคัญของ MC146818

โครงสร้างแสดงแผนผังภายในของ MC146818 แสดงไว้ในรูปที่ ๕๖ ซึ่งมีคุณสมบัติที่น่าสนใจดังนี้

(๑) กินกระแสไฟน้อยมากเนื่องจากเป็นไอซีชนิด CMOS โดยวัดกระแสได้ประมาณ 250 A เมื่อใช้คริสตอลความถี่ 32.768 kHz และเมื่อใช้กับคริสตอลความถี่ 4.194304 MHz: วัดกระแสได้ประมาณ 750 A จึงสามารถใช้กับแบตเตอรี่ขนาดเล็กสำรองการทำงานเมื่อไฟดับได้เป็นเวลาหลายวัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ๑.๑๐ แสดงโครงสร้างภายใน RTC เบอร์ MCL46818

(2) ใช้กับคริสตอลไค้ 3 ความถี่คือ 32.768 kHz, 1.048576 MHz, 4.194304-MHz โดยเลือกด้วยซอฟต์แวร์

(3) มีหน่วยความจำ RAM รวม 64 ไบต์ โดยแบ่งเป็น 10 ไบต์สำหรับเก็บเวลาและเวลาปลุก, 4 ไบต์เป็นรีจิสเตอร์ควบคุมและบอกสถานะ (รีจิสเตอร์ A, B, C, D) ส่วนอีก 50 ไบต์เป็นหน่วยความจำที่ผู้ใช้งานไค้ตามความประสงค์ ดังแสดง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจัดตำแหน่งของหน่วยความจำทั้ง 64 ไบต์ในรูปที่ 3.12




รูปที่ 3.12 การจัดแอดเดรสของหน่วยความจำในตัว MC146818 โดยแบ่งเป็น ไบต์ สำหรับแสดงเวลา 3 ไบต์สำหรับแสดงเวลาปลุก 4 ไบต์สำหรับรีจิสเตอร์ควบคุม/บอัสสถานะ และ 50 ไบต์สำหรับ RAM ใช้งานทั่วไป

(4) นับเวลา 12 ชั่วโมง หรือ 24 ชั่วโมงก็ได้และยังแสดงเวลาด้วยรหัสไบนารีหรือ BCD ก็ได้

(5) กำหนดการอินเทอร์รัพท์ได้ 3 ลักษณะ คือ อินเทอร์รัพท์ตามเวลาปลุก, อินเทอร์รัพท์ตามความถี่ที่คงไว้และอินเทอร์รัพท์ทุก ๆ วินาทีหลังจากผ่านการปรับเวลาในตัว RTC

การจัดขาและความหมาย

รูปที่ 3.13 แสดงการจัดขาของ MC 14818 ซึ่งถูกออกแบบมาให้อินเทอร์เฟสเข้ากับ CPU ของอินเทลได้โดยตรง เช่นตระกูล 8085, 8048 หรือตระกูลของโมโตโรลาเองเช่นตระกูล 6805, 6809 ซึ่งมีบัสข้อมูลแบบมัลติเพล็กซ์ แต่ก็สามารถดัดแปลงให้อินเทอร์เฟสกับ CPU ตระกูลอื่น ๆ เช่น Z80 หรือ 6502 ได้



รูปที่ 3.13 การจักระบบของ MC146818

• OSC_1, OSC_2 ท่อเข้ากับตัวคริสตัลไทม์โดยตรงหรือถ้าต้องการป้องกันความถี่จากรายนอกทำไทม์โดยป้อนเข้าที่ขา OSC_1

• AD_0-AD_7 (address/data bus) เป็นบัสแอดเดรสและบัสข้อมูลรวมกัน โดยทำงานในแบบมัลติเพล็กซ์ ซึ่งจะทำงานเป็นบัสแอดเดรสก่อน เมื่อขา AS แอคทีฟ (เป็นขอบขาลง) แล้วจึงทำงานเป็นบัสข้อมูลเมื่อขา DS หรือ R/W แอคทีฟ (เป็นลอจิก "0")

• \overline{CE} (Chip enable) เป็นขาควบคุมการทำงานของบัสและขาสัญญาณต่าง ๆ เมื่อขา \overline{CE} เป็น "1" ขา AD_0-AD_7 DS และ R/W จะเป็นอินพุตแดนซ์สูง และขา \overline{CE} จะต้องเป็นลอจิก "0" คงที่ขณะที่ขา AS, DS และ R/W กำลังแอคทีฟ แต่ในการใช้งานทั่วไปมักจะต่อขาที่ลงกราวด์

• AS (address strobe) หรือทำงาน เป็นขา ALE (Address Latch Enable) ทำหน้าที่แลตซ์ขา AD_0-AD_7 เอาไว้เพื่อให้เห็นว่าเป็นขาแอดเดรสขณะที่ขา AS นี้เปลี่ยนจากลอจิก "1" ไปเป็นลอจิก "0"

• R/W หรือขา \overline{WR} ทำหน้าที่กำหนดการเขียนข้อมูลลงในหน่วยความจำ (RAM) ทั้ง 64 ไบต์ ซึ่งหมายถึงการตั้งเวลานาฬิกา, การตั้งเวลาปลุก, การสั่งงานรีจิสเตอร์เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทอร์ควบคุมและการเขียนข้อมูลลงใน RAM ใช้งานทั่วไป 50 ไบต์โดยขา R/พี นี้จะ แอคทีฟที่ลอจิก "0"

.DS (data strobe) หรือ ขา \overline{RD} ทำหน้าที่กำหนดการอ่านข้อมูลใน หน่วยความจำ (RAM) ทั้ง 64 ไบต์ ซึ่งหมายถึง การอ่านเวลา, การอ่านเวลาปลูก, การ อ่านสถานะของวีจิสเทอร์ควบคุมและการอ่านข้อมูลจาก RAM ใช้งานทั่วไป 50 ไบต์ โดยขา DS จะแอคทีฟที่ลอจิก "0" เช่นกัน

. \overline{RESET} เป็นขาสัญญาณอินพุตสำหรับการรีเซ็ตระบบเมื่อขานี้เป็น "0" โดยที่ไม่มีผลต่อการเดินของนาฬิกาแต่อย่างใด แต่จะทำให้เกิดผลดังนี้ คือ

1. แฟล็กสำหรับอินพุตอินเทอร์รัพท์ทั้งสาม (PIE, UIE, AIE) ถูกเคลียร์ให้เป็น "0"
2. แฟล็กแสดงการขออินเทอร์รัพท์ทั้งสาม (PF, UF, AF) ถูกเคลียร์ให้เป็น "0"
3. ไม่สามารถอ่านเขียนและอ่านเวลาได้
4. ขาสัญญาณขออินเทอร์รัพท์ (\overline{IRQ}) เป็นอิมพีแดนซ์สูง
5. แฟล็กอินพุตเบิ้ลสัญญาณคลื่นสี่เหลี่ยม (SQWE) ถูกเคลียร์ให้เป็น "0"

. \overline{IRQ} (interrupt request) เป็นขาสัญญาณเอาต์พุตสำหรับการขออินเทอร์รัพท์กับ CPU โดยจะแอคทีฟที่ลอจิก "0" ซึ่งการขออินเทอร์รัพท์ของ RTC นี้สามารถขอได้ 3 ลักษณะคือ

1. อินเทอร์รัพท์เป็นจังหวะตามค่าความถี่ที่ขา
2. อินเทอร์รัพท์ทุก ๆ วินาที หลังจากผ่านการปรับเวลา
3. อินเทอร์รัพท์เมื่อถึงเวลาปลูก

. CKFS (Clock out frequency select) เป็นขาสัญญาณอินพุตสำหรับการหาความถี่ที่ตัวคริสตอล แล้วส่งออกมาทางขา CKOUT ถ้าขานี้เป็น "0" หมายถึง ทำการหารด้วย 4 แต่ถ้าเป็น "1" หมายถึงไม่มีการหาร คือขา CKOUT มีความถี่เท่ากับตัวคริสตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

• CKOUT (clock out) คือสัญญาณเอาต์พุตความถี่ของระบบเพื่อนำความถี่ของระบบไปใช้งานอย่างอื่น โดยจะสามารถกำหนดให้มีการหารความถี่ของระบบด้วยหรือไม่ก็ได้ด้วย CKFS โดยความถี่ของระบบขึ้นอยู่กับฐานความถี่หรือตัวคริสตัลที่ป้อนเข้าที่ขา OSC₁ และ OSC₂

• PS (power sense)- เป็นขาสัญญาณอินพุต สำหรับควบคุมการแสดงสถานะของหน่วยความจำทั้ง 64 ไบต์ว่าเป็นข้อมูลที่ถูกต้องหรือไม่ ซึ่งสัญญาณจากขานี้จะใช้แสดงสถานะของกัปร้อนแรงคืนเข้าตัว RTC ขณะเริ่มต้นโดยการไปแสดงผลอยู่ที่แฟลค VRT ในรีจิสเตอร์ D เมื่อขาขึ้นยังคงเป็นลอจิก "0" อยู่ แฟลค VRT จะถูกเคลียร์ให้เป็น "0" อยู่


• SQW เป็นขาสัญญาณคลื่นสี่เหลี่ยมเอาต์พุต (square wave output) ที่สามารถโปรแกรมความถี่ได้โดยกำหนดจากรีจิสเตอร์ควบคุม

รีจิสเตอร์ควบคุมและแสดงสถานะ

ระบบเวลาของ MCL46818 สามารถอ่าน, เขียน และโปรแกรมลักษณะการใช้งานได้ง่ายมาก โดยเพียงแต่กำหนดค่าต่าง ๆ ที่อยู่ในหน่วยความจำ 14 ไบต์แรก (แอดเดรส OOH-ODH) เท่านั้น ในจำนวนนี้อยู่ 4 ไบต์ที่เป็นการกำหนดลักษณะการใช้งานเรียกว่ารีจิสเตอร์ A, B, C, D ซึ่งตรงกับแอดเดรส OAH-ODH พอดี

รูปที่ 3.14 แสดงรายละเอียดและความหมายในแต่ละบิตของรีจิสเตอร์ ทั้ง 4

ตัว



รูปที่ 3.14 รายละเอียดและความหมายในแต่ละบิตของรีจิสเตอร์ควบคุม/บอสถานะ-
ทั้ง 4 ตัว

รีจิสเตอร์ A (เขียน/อ่านได้ ยกเว้น UIP)

เป็นรีจิสเตอร์ที่สามารถอ่านก็ได้หรือเขียนก็ได้ยกเว้นบิต UIP ที่อ่านได้
เพียงอย่างเดียว รายละเอียดของแต่ละบิตมีดังนี้

UIP (update in progress) เมื่อบิตนี้เป็น "1" แสดงว่ากำลังใกล้
หรืออยู่ในระหว่างการปรับเวลาหรือเปลี่ยนเวลา แต่ถ้าเป็น "0" แสดงว่าอยู่ในการทำงาน
ปกติ ซึ่งเป็นการแสดงว่ายังมีเวลาน้อยที่สุด 244 S ที่จะถึงการปรับเวลา บิตนี้จะอ่าน
ได้เพียงอย่างเดียว และไม่มีผลจากการรีเซต

. DV2, DV1, DVO (divider selection) ทั้ง 3 บิตนี้เป็นตัวกำหนดการเลือกคริสตอลหรือฐานความถี่โดยมีการเลือกดังนี้ (เรียงจาก DV₂ - DV₀) - 000 เลือกฐานของความถี่ 4.194304 MHz -001 เลือกฐานความถี่ 1.048576 MHz เลือกฐานความถี่ 32.768 kHz.

- นอกเหนือจากนี้ไม่สามารถทำงานได้

. RS3, RS2, RS1, RSO (rate selection) ทั้ง 4 บิตนี้เป็นตัวกำหนดความถี่ที่กำเนิดออกทางขา SQW และ กำหนดจังหวะการอินเทอร์รัพต์ดังตารางที่ 1

ตารางที่ 1 แสดงช่วงเวลาการอินเทอร์รัพต์เป็นจังหวะและความถี่เอาต์พุตทางขา SQW โดยขึ้นอยู่กับบิต RS0-RS3 ในรีจิสเตอร์ A และความถี่ของตัวคริสตอลที่ใช้

บิตต่าง ๆ ในรีจิสเตอร์ A				คริสตอลความถี่ 4.194304 MHz หรือ 1.048576 MHz		คริสตอลความถี่ 32.768 kHz	
RS3	RS2	RS1	RS0	ช่วงเวลาการอินเทอร์รัพต์	ความถี่เอาต์พุตจากขา SQW	ช่วงเวลาการอินเทอร์รัพต์	ความถี่เอาต์พุตจากขา SQW
0	0	0	0	None	None	None	None
0	0	0	1	30.517 μ s	32.768 kHz	3.90625 ms	256 Hz
0	0	1	0	61.035 μ s	16.384 kHz	7.8125 ms	128 Hz
0	0	1	1	122.070 μ s	8.192 kHz	122.070 μ s	8.192 kHz
0	1	0	0	244.141 μ s	4.096 kHz	244.141 μ s	4.096 kHz
0	1	0	1	488.281 μ s	2.048 kHz	488.281 μ s	2.048 kHz
0	1	1	0	976.562 μ s	1.024 kHz	976.562 μ s	1.024 kHz
0	1	1	1	1.953125 ms	512 Hz	1.953125 ms	512 Hz
1	0	0	0	3.90625 ms	256 Hz	3.90625 ms	256 Hz
1	0	0	1	7.8125 ms	128 Hz	7.8125 ms	128 Hz
1	0	1	0	15.625 ms	64 Hz	15.625 ms	64 Hz
1	0	1	1	31.25 ms	32 Hz	31.25 ms	32 Hz
1	1	0	0	62.5 ms	16 Hz	62.5 ms	16 Hz
1	1	0	1	125 ms	8 Hz	125 ms	8 Hz
1	1	1	0	250 ms	4 Hz	250 ms	4 Hz
1	1	1	1	500 ms	2 Hz	500 ms	2 Hz

ตารางที่ 1

รีจิสเตอร์ B (เขียน/อ่านได้)

ทุก ๆ บิตในรีจิสเตอร์สามารถเขียนได้และอ่านก็ได้ ถ้าต้องการกำหนดสถานะการทำงานก็คือการเขียน แต่ตาต้องการตรวจสอบสถานะการทำงานก็คือการอ่าน รายละเอียด-

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เวียตของแตะละบิต มีดังนี้

. SET ทำหน้าที่ในการตั้งเวลา เมื่อเขียนให้บิตนี้เป็น " 0 " จะควบคุมให้นาฬิกาเดินตามปกติคือมีการปรับเวลาทุก ๆ 1 วินาที เมื่อเขียนให้บิตนี้เป็น " 1 " นาฬิกาจะหยุดเพื่อทำการตั้งเวลาได้ บิตนี้จะไม่มีผลจากการรีเซ็ต

. PIE (periodic interrupt enable) ทำหน้าที่อนุญาตให้เกิดการอินเทอร์รัพท์แบบเป็นจังหวะ (ตามช่วงเวลาในตารางที่) เมื่อเขียนให้บิตนี้เป็น " 1 " จะทำให้แฟล็กที่แสดงการอินเทอร์รัพท์แบบเป็นจังหวะ (PF) ถูกเซต ซึ่งมีผลทำให้ขา \overline{IRQ} เป็นลอจิก " 0 " ได้เมื่อเกิดการอินเทอร์รัพท์ในโหมดนี้ แต่ถ้าเขียนให้บิตนี้เป็น " 0 " ขา \overline{IRQ} จะไม่มีการเกิดการอินเทอร์รัพท์ในโหมดนี้ แต่ยังคงทำให้แฟล็ก PF เปลี่ยนแปลงไปเมื่อถึงเวลาอินเทอร์รัพท์บิต PIE นี้จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

. AIE (alarm interrupt enable) ทำหน้าที่อนุญาตให้เกิดการอินเทอร์รัพท์เมื่อถึงเวลาปลุก เมื่อเขียนให้บิตนี้เป็น " 1 " จะทำให้แฟล็กแสดงการอินเทอร์รัพท์ในโหมดเวลาปลุก (AF) ซึ่งอยู่ในรีจิสเตอร์ C มีผลต่อขา \overline{IRQ} แต่ถ้าเขียนให้บิตนี้เป็น " 0 " จะไม่มีผลต่อขา \overline{IRQ} ขา AIE นี้จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

. UIE (update - ended interrupt enable) ทำหน้าที่อนุญาตให้เกิดการอินเทอร์รัพท์ทุก ๆ ครั้งที่มีการปรับเวลาหรือทุก 1 วินาที โดยจะยอมให้มีการอินเทอร์รัพท์ได้เมื่อเขียนให้บิตนี้เป็น " 1 " และมีแฟล็ก UF ในรีจิสเตอร์ C แสดงสถานะของการอินเทอร์รัพท์ในโหมดนี้เมื่อเกิดการรีเซ็ต หรือมีการเขียนบิต SET ให้เป็น " 1 " จะทำให้บิต UIE นี้ ถูกเคลียร์

. SQWE (square wave enable) ทำหน้าที่อนุญาตให้เกิดความถี่ของสัญญาณคลื่นสี่เหลี่ยมที่ออกมาทางขา SQW ตามค่าของบิต RS3 -RS0 ซึ่งแสดงไว้ในตารางที่ ถ้าเขียนให้บิตนี้เป็น " 1 " จึงยอมให้ความถี่ที่ขา SQW แต่ถ้าเขียนให้บิตนี้เป็น " 0 " ขา SQW จะเป็นลอจิก " 0 " ตลอด บิต SQWE จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

. DM (data mode) ทำหน้าที่กำหนดการเขียนหรืออ่านข้อมูลในหน่วยความจำแสดงเวลา (แอดเดรส 00H-09H)ว่าจะให้อยู่ในลักษณะเลขไบนารี (DM= 1) หรือเลข BCD (DM = 0) ดังแสดงตัวอย่างไว้ในตารางที่ 2 บิต DM นี้ไม่มีผลจากการรีเซ็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 แสดงช่วงของข้อมูลที่อ่าน/เขียนได้จากหน่วยความจำที่แสดงเวลา, วัน, วันที่, เดือน และ ปี ในโหมดของเลขไบนารีและ BCD พร้อมควยตัวอย่าง

ตำแหน่ง แอดเดรส	แสดงซึ่ง	ช่วงค่า เปลี่ยน แปลง (ฐานสิบ)	ช่วงค่าเปลี่ยนแปลง		ตัวอย่าง*	
			โหมดไบนารี	โหมด BCD	โหมด ไบนารี	โหมด BCD
0	Seconds	0-59	\$00-\$3B	\$00-\$59	15	21
1	Seconds Alarm	0-59	\$00-\$3B	\$00-\$59	15	21
2	Minutes	0-59	\$00-\$3B	\$00-\$59	3A	58
3	Minutes Alarm	0-59	\$00-\$3B	\$00-\$59	3A	58
4	Hours (12 Hour Mode)	1-12	\$01-10C (AM) and \$81-\$8C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
	Hours (24 Hour Mode)	0-23	\$00-\$17	\$00-\$23	05	05
5	Hours Alarm (12 Hour Mode)	1-12	\$01-\$0C (AM) and \$81-\$8C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
	Hours Alarm (24 Hour Mode)	0-23	\$00-\$17	\$00-\$23	05	05
6	Day of the Week Sunday = 1	1-7	\$01-\$07	\$01-\$07	05	05
7	Date of the Month	1-31	\$01-\$1F	\$01-\$31	0F	15
8	Month	1-12	\$01-\$0C	\$01-\$12	02	02
9	Year	0-99	\$00-\$63	\$00-\$99	4F	79

ตารางที่ 2

. 24/12 ทำหน้าที่เลือกการแสดงผลเวลาในลักษณะ 24 ชั่วโมง (บิตนี้เป็น "1") หรือ 12 ชั่วโมง (เป็น "0") ซึ่ง ถ้าเป็นลักษณะ 12 ชั่วโมง จะมีการแสดงควยรหัส AM และ PM ควยบิตที่ 7 ของหน่วยความจำเก็บชั่วโมง (แอดเดรส 04H และ 05H บิตนี้ไม่มีผลจากการรีเซ็ต

. DSE บิตนี้ใช้สำหรับการแสดงผลเวลาในประเทศอเมริกาเท่านั้น ซึ่งจะมีการปรับเวลาให้เร็วขึ้น 1 ชั่วโมงในปลายเดือนเมษายน และปรับเวลาให้ช้ากลับมา 1 ชั่วโมง ในปลายเดือนตุลาคม แต่สำหรับในบ้านเราไม่มีการปรับเวลาแบบนี้ จึงต้องให้บิตนี้เป็น "0" และบิตนี้ไม่มีผลจากการรีเซ็ต

รีจิสเตอร์ C (อ่านไต่อย่างเดี่ยว)

ในรีจิสเตอร์ตัวนี้จะมีบิตที่ใช้งานเพียง 4 บิตเท่านั้น คือบิตที่ 7-4 และทั้งบิตทำหน้าที่เป็นแฟล็กแสดงการอินเทอร์รัพท์ที่อ่านไต่เพียงอย่างเดียวเท่านั้นจะเขียนลงไปไม่ได้ คือทำหน้าที่แสดงสถานะของตัว RTC เพียงอย่างเดียว

. IRQF (interrupt request flag) เป็นแฟล็กแสดงการเกิดอินเทอร์รัพท์ขึ้นแล้วจากโมดูลใดโมดูลหนึ่งใน 3 โมดูล ซึ่งบิตนี้จะถูกเซตให้เป็น "1" เมื่อ

1. PF และ PIE เป็น "1" ทั้งคู่หรือ

2. AF และ AIE เป็น "1" ทั้งคู่หรือ

3. UF และ UIE เป็น "1" ทั้งคู่

เมื่อแฟล็ก IRQF นี้เป็น "1" จะทำให้ขา \overline{IRQ} เป็น "0" เพื่อขอการอินเทอร์รัพท์ และแฟล็กทั้ง 4 ตัวนี้จะถูกเคลียร์ให้เป็น "0" เมื่อ CPU มาอ่านข้อมูลในรีจิสเตอร์ C นี้ไป หรือเมื่อเกิดการรีเซต

. PF (periodic interrupt flag) เป็นแฟล็กแสดงการอินเทอร์รัพท์เมื่อถึงจังหวะการอินเทอร์รัพท์ที่ตั้งไว้โดยไม่ขึ้นอยู่กับบิต PIE เมื่อแฟล็กนี้เป็น "1" จะทำให้ขา \overline{IRQ} เป็น "0" และแฟล็ก IRQF เป็น "1" ด้วย ถ้าบิต PIE เป็น "1" ด้วยแฟล็ก PF นี้จะถูกเคลียร์ให้เป็น "0" โดยอัตโนมัติเมื่อ CPU มาอ่านรีจิสเตอร์ C หรือมีการรีเซต

. AF (alarm interrupt flag) เป็นแฟล็กแสดงการอินเทอร์รัพท์เมื่อเวลาที่เดินมาถึงเวลาปลุกที่ตั้งไว้ (ไม่รวมถึง วัน, วันที่, เดือนและปี) จะทำให้แฟล็ก AF เป็น "1" และถ้าบิต AIE เป็น "1" อยู่แล้ว ก็จะทำให้แฟล็ก IRQF เป็น "1" ไปด้วยและยังทำให้ขา \overline{IRQ} เป็น "0" เพื่อขออินเทอร์รัพท์ แฟล็ก AF นี้จะถูกเคลียร์โดยอัตโนมัติเมื่อ CPU มาอ่านรีจิสเตอร์ C หรือเมื่อเกิดการรีเซต

. UF (updated-ended interrupt flag) เป็นแฟล็กแสดงการอินเทอร์รัพท์ เมื่อถึงช่วงการเปลี่ยนเวลาทุก ๆ 1 วินาทีโดยจะเป็น "1" และทำให้เกิดการอินเทอร์รัพท์เมื่อบิต UIE เป็น "1" บิต UF นี้จะถูกเคลียร์ด้วยการอ่านรีจิสเตอร์

C หรือการรีเซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ D (อ่านไค้อย่างเดียว)

รีจิสเตอร์นี้มีบิตที่ใช้เพียงบิตเดียวคือ บิตที่ 7 ส่วนที่เหลืออีก 7 บิตไม่มีการใช้งานอะไรและจะอ่านออกมาได้เป็น "0" เสมอ

. VRT (valid RAM and time) เป็นตัวแสดงสถานะของข้อมูลใน RAM ทั้ง 64 ไบต์ว่ายังใช้ไค้อยู่หรือไม่ ซึ่งอาจจะใช้ไม่ได้หากแรงดันที่ป้อนให้ตัวมันมีค่าต่ำลงจน RTC ไม่สามารถทำงานได้และข้อมูลใน RAM นั้นสูญหายไปแล้ว ภายใต้อุปกรณ์จึงมีการใช้ขา PS แสดงสถานะของข้อมูลใน RAM โดยที่ขา PS เช้ากับแรงดันไฟเลี้ยง เมื่อขา PS มีแรงดันต่ำมากหรือเมื่อเริ่มป้อนแรงดันไฟเลี้ยง บิต VRT นี้จะมีค่าเป็น "0" เป็นการบอกว่าข้อมูลใน RAM ไม่ถูกคองแล้ว


ทั้งนั้นในการใช้งาน หลังจากที่ CPU ตั้งเวลาเรียบร้อยแล้ว จะต้องทำให้บิต VRT เป็น "1" ภายใต้อ่านรีจิสเตอร์ D นี้ ซึ่งจะเป็น "1" ได้ก็ต่อเมื่อขา PS มีแรงดันสูงแล้ว และถ้าขา PS มีแรงดันต่ำลงอีก บิต VRT ก็จะเป็น "0" ทำให้ CPU สามารถตรวจสอบสถานะของ RAM ได้ และบิต VRT จะไม่มีผลจากการรีเซต.

3.4 การเปลี่ยนแปลงสัญญาณจาก ANALOG เป็นสัญญาณ DIGITAL

วงจร A/D (Analog to Digital Converter) จะทำหน้าที่แปลงแรงดันหรือกระแสที่เป็นสัญญาณอะนาลอกไปเป็นตัวเลขหรือสัญญาณดิจิทัล วงจร A/D มีด้วยกันอยู่หลายแบบ แต่ที่นิยมใช้กันแพร่หลายมี 3 แบบคือ แบบสโลปคู่ (Dual Slope) แบบแปลงแรงดันเป็นความถี่ (V TO F Converter) และแบบประมาณทีละบิต (Successive - Approximation)

วงจร A/D แบบสโลปคู่เป็นแบบที่ง่ายที่สุด ไม่จำเป็นต้องใช้อุปกรณ์ที่มีคุณภาพดีมากนัก ก็สามารถแปลงสัญญาณได้อย่างแม่นยำ แต่มีข้อเสียคือใช้เวลานานในการแปลงสัญญาณมากไปหน่อย จึงไม่เหมาะในการใช้งานวัดแรงดันในช่วงเวลาสั้น ๆ เช่นการวัดแรงดันรูปคลื่น ณ จุดเวลาใดเวลาหนึ่ง แบบสโลปคู่นี้เหมาะสำหรับใช้วัดค่าเฉลี่ยของแรงดันและกระแส A/D แบบสโลปคู่ที่เป็น ไอซี สำเร็จรูป มีด้วยกันหลายเบอร์ ราคาไม่แพง จะให้การแปลงสัญญาณที่แม่นยำดีกว่า 0.1 เปอร์เซ็นต์ มีทั้งแบบแปลงเป็นตัวเลขขนาด 3 ½ หลัก (แสดงผลสูงสุดเป็น 1999) และ 4 ½ หลัก (แสดงผลสูงสุดเป็น 19999) หลักสุดท้ายจุดแสดงค่าเป็น 0 หรือ 1 เท่านั้น จึงเรียกกง่าย ๆ ว่า ½ หลัก

วงจร A/D แบบแปลงแรงดันเป็นความถี่และแบบประมาณทีละบิตนั้นมีข้อดีตรงที่สามารถแปลงสัญญาณได้รวดเร็ว มีความแม่นยำดี เพียงแค่วงจรมีความซับซ้อนมากจึงมีราคาแพง ในโครงการนี้จะใช้ A/D ADC 0809 8 BIT ซึ่งเป็น IC CMOS และ 8 ช่อง Multiplexer แบบประมาณทีละบิต ซึ่งสามารถที่จะทำการเลือก Analog Input ของแต่ละช่องใดตามต้องการ ระดับแรงดันสามารถแบ่งได้ถึง 256 ส่วนคือตั้งแต่ 00 (HEX) ถึง FF (HEX) ดังนั้นค่าของความละเอียดจึงขึ้นอยู่กับ Range ของแรงดันที่กำหนดให้เป็นแรงดันอ้างอิง กล่าวคือ ถ้าช่วงของแรงดันมีช่วงการเปลี่ยนแปลง สำหรับการวัดค่ามากเท่าใดก็ทำได้จะทำให้ความละเอียดลดน้อยลงไปตามส่วน ดังนั้นเพื่อให้ได้ความละเอียดที่มากพอจึงต้องมีการกำหนดแรงดันอ้างอิงให้เหมาะสมกับช่วงที่ต้องการ จะทำการวัดค่าระดับของแรงดันนั้น สำหรับในส่วนรายละเอียดอื่น ๆ จะอยู่ใน Data Sheet ที่ให้มาด้วยท้ายเล่ม.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 Z80 ไมโครโปรเซสเซอร์เป็น CPU ที่ผลิตจากบริษัท ZILOG INC. โดยกลุ่มวิศวกรชุดเดียวกับที่ผลิต 8080 CPU ของบริษัท INTEL COOPERATION., Z80 CPU ได้รับการพัฒนาให้มีข้อดีเหนือกว่า 8080 เช่น มีชุดคำสั่งมากถึง 158 คำสั่ง โดยรวมชุดคำสั่งเดิมของ 8080 ไว้ 80 คำสั่ง นอกจากนี้ Z80 ยังมีรีจิสเตอร์มากกว่าใน 8080 ถึง 12 ตัว และ 8080 เพียงตัวเดียวก็ยังไม่สามารถที่จะนำไปใช้ในงานใดที่ต้องต่อกับอุปกรณ์สนับสนุนอีก 2 ตัวคือ CLOCK GENERATOR CHIP, SYSTEM CONTROLLER CHIP รวมกันเรียกว่า THREE CHIP PROCESSOR แต่ใน Z80 CPU ได้รวมเอาลักษณะพื้นฐานเหล่านี้ไว้เป็นชิพเดียวกัน และเพิ่มประสิทธิภาพทาง HARDWARE, SOFTWARE และการ INTERFACE ให้สูงขึ้น

Z80 ไมโครโปรเซสเซอร์เพียงชิ้นเดียวไม่สามารถทำงานเป็นระบบคอมพิวเตอร์ได้ ต้องอาศัยอุปกรณ์อื่น ๆ อีก 2 ส่วนคือ หน่วยความจำ (MEMORY) และหน่วยรับส่งข้อมูลเข้าออก (I/O DEVICE) ซึ่งในการทำงานตามคำสั่งจากโปรแกรมที่ป้อนเข้ามา Z80 CPU จะต้องทำการโอนย้ายคำสั่งหรือข้อมูลระหว่างหน่วยความจำ กับรีจิสเตอร์ (REGISTER)

รายละเอียดของขา Z80 (Z80 PIN OUTS).

AO-A15 (ADDRESS BUS) : เป็นขาสัญญาณเอาต์พุตแบบ TRI-STATE ใช้บอกตำแหน่งหน่วยความจำได้ถึง $2^{16} = 65536$ ตำแหน่ง AO-A7 จะแสดงตำแหน่งของพอร์ทที่ Z80 ต้องการติดต่อด้วย นอกจากนี้ขา AO-A6 จะให้คาร์รีเฟรชแอกเคอเรสออกมายังที่ Z80 ให้สัญญาณรีเฟรช.

DO-D7 (DATA BUS) : เป็นขาสัญญาณอินพุต/เอาต์พุต TRI-STATE แบบสองทิศทางซึ่งเป็นทางผ่านของข้อมูลระหว่าง Z80 กับหน่วยความจำและอุปกรณ์ I/O

$\overline{M1}$ (MACHINE CYCLE ONE) : เป็นขาเอาต์พุตแอกทีฟที่ลोजิก "0" ขา $\overline{M1}$ นี้จะแอกทีฟขณะที่ Z80 ทำการเฟรชอ์โอดของคำสั่ง ในกรณีที่คำสั่งที่จะเฟรชเข้ามานั้นมีขนาด 2 ไบต์ $\overline{M1}$ จะแอกทีฟในทุก ๆ ไซเคิลการเฟรชแต่ละไบต์.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\overline{MREQ} (MEMORY REQUEST) : เป็นสายเอาต์พุตแบบ TRI-STATE แอคทีฟที่ลอจิก " 0 " เพื่อเป็นการบ่งบอกว่า Z80 กำลังกระทำการติดต่อกับหน่วยความจำ

\overline{IORQ} (INPUT/OUTPUT REQUEST) : เป็นสายเอาต์พุตแบบ TRI-STATE จะแอคทีฟที่ลอจิก " 0 " เพื่อเป็นการบ่งบอกว่า Z80 กำลังทำการติดต่อกับอุปกรณ์ I/O และเมื่อ \overline{IORQ} และ $\overline{M1}$ แอคทีฟทั้งคู่จะเป็นการบ่งบอกการตอบรับอินเทอร์รัพท์ (INTERRUPT ACKNOWLEDGE).

\overline{RD} (MEMORY READ) : เป็นขาของเอาต์พุต TRI-STATE จะแอคทีฟที่ลอจิก " 0 " เมื่อ Z80 ต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O และ Z80 จะรับข้อมูลจากหน่วยความจำเมื่อสัญญาณนี้เปลี่ยนระดับลอจิกจาก " 0 " เป็น " 1 "

\overline{WR} (MEMORY WRITE) : เป็นขาเอาต์พุตแบบ TRI-STATE จะแอคทีฟที่ลอจิก " 0 " เมื่อ Z80 ต้องการส่งข้อมูลออกไปในหน่วยความจำหรืออุปกรณ์ I/O.

\overline{RFSH} (REFRESH) : เป็นขาเอาต์พุต จะแอคทีฟเมื่อ 7 บิตล่าง (A0 - A6) ของบัสแอดเดรสในคาร์รีเฟรชออกมา

\overline{HALT} (HALT STATE) : เป็นขาเอาต์พุต จะแอคทีฟที่ลอจิก " 0 " เมื่อ Z80 อยู่ในสถานะของการ HALT คือ CPU จะทำคำสั่ง NOP (NO OPERATION) เพื่อให้เกิดการรีเฟรชไคและ Z80 จะหลุดพ้นจากสถานะการ HALT เมื่อได้รับการรีเซตหรือถูกอินเทอร์รัพท์.

\overline{WAIT} : เป็นขาอินพุตแอคทีฟที่ลอจิก " 0 " และจะมีการตรวจสอบสัญญาณนี้ที่ขอบข้างของคล็อกลูกที่ 2 ของทุก ๆ MACHINE CYCLE เมื่อมีการตรวจพบว่ามีอินพุตที่แอคทีฟจะมีการแทรก WAIT STATE ให้กับแต่ละ MACHINE CYCLE เพื่อเป็นการรอให้อุปกรณ์ภายนอกทำงานให้ทันกับการทำงานของ Z80 และ Z80 จะแทรก WAIT STATE จนกว่าจะมีการตรวจสอบพบว่า WAIT จะมีลอจิกเป็น " 1 "

\overline{INT} (INTERRUPT REQUEST) : เป็นขาอินพุตแอคทีฟที่ลอจิก " 0 " Z80 จะตรวจสอบระดับสัญญาณที่ขาอินพุตนี้ทุก ๆ การสิ้นสุดของ INSTRUCTION CYCLE (LAST-STATE).


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NMI (NON MASKABLE INTERRUPT) : เป็นขาคินพุทแอกทีฟที่ล่อจิก "0" สัญญาณ NON MASKABLE INTERRUPT เป็นสัญญาณที่มีระดับความสำคัญในการขออินเทอร์รัพท์สูงกว่าสัญญาณ INTERRUPT REQUEST Z80 จะตอบรับการอินเทอร์รัพท์ชนิดนี้เสมอโดยที่เราไม่สามารถ DISABLE ได้ด้วย SOFTWARE.


RESET : เป็นขาคินพุทแอกทีฟที่ล่อจิก "0" สัญญาณนี้จะทำการ INITIALIZE CPU โดยทำการรีเซ็ต INTERRUPT FLIP-FLOP และเซ็ทค่าในโปรแกรมเคาน์เตอร์ (PROGRAM COUNTER) ให้เป็น 0000H และในสภาวะการรีเซ็ตนี้ บัสแอกเคอเรสและบัสข้อมูลจะอยู่ในสภาวะ HIGH IMPEDANCE และสัญญาณควบคุมต่าง ๆ จะอยู่ในสภาวะ INACTIVE.

BUSRQ (BUS REQUEST) : เป็นขาคินพุทแอกทีฟที่ล่อจิก "0" สัญญาณ BUS REQUEST เป็นสัญญาณที่มีลำดับความสำคัญสูงกว่าสัญญาณ NON MASKABLE INTERRUPT และมีการตรวจสอบสัญญาณนี้ทุก ๆ การสิ้นสุดของ MACHINE CYCLE อุปกรณ์ภายนอกจะให้สัญญาณนี้แก่ Z80 เมื่อต้องการใช้บัสข้อมูลและบัสแอกเคอเรสโดยเปรียบเสมือนว่าเป็นการถอด Z80 ออกจากระบบบัส.

BUSAK (BUS ACKNOWLEDGE) : เป็นขาคินพุทแอกทีฟที่ล่อจิก "0" ขานี้จะแอกทีฟเมื่อ Z80 ตอบสนองการขอสัญญาณ BUS REQUEST และจะทำให้บัสข้อมูล, บัสควบคุมและบัสแอกเคอเรสมีสภาวะเป็น HIGH IMPEDANCE ซึ่งทำให้อุปกรณ์ภายนอกใช้บัสเหล่านี้ได้โดยไม่มีผลต่อ CPU.




รูปที่ 3.15 ลักษณะของขาไอซี Z-80 ซีพียู



CONTROL UNIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 Z80 - PIO เป็นชิพที่มีพอร์ตที่สร้างขึ้นสำหรับใช้กับ Z80 โดยเฉพาะ สำหรับ Z8) - PIO นี้จะทำหน้าที่เป็นพอร์ต I/O (INPUT/OUTPUT PORT) ที่เราสามารถที่จะเลือกโปรแกรมให้ทำงานในลักษณะต่าง ๆ คือ อาจจะทำงานเป็นพอร์ตอินพุต พอร์ตเอาต์พุต หรือเป็นทั้งพอร์ตอินพุตและพอร์ตเอาต์พุตในเวลาเดียวกันก็ได้ และจะให้มีการทำ HAND SHAKE หรือไม้กั๊ก ขึ้นกับโหมดการทำงานที่เราโปรแกรมไว้ ซึ่งมีอยู่ถึง 4 โหมด คือ โหมด 0- โหมด 3.




รูปที่ 3.16 : บล็อกไดอะแกรมของ Z80 PIO.

การจัดเรียงขาบน Z80-PIO.

รูปที่ 3.17 จะแสดงการจัดเรียงขาบน Z80-PIO ซึ่งเป็น PACKAG 40 ขาแบบ DIP ใช้ไฟเลี้ยง +5 V กับ GROUND ทำให้สะดวกต่อการใช้งาน เนื่องจากสามารถที่จะใช้ไฟเลี้ยงร่วมกับไอซีตระกูล TTL ได้พอดี พิจารณาในรูปที่ เราสามารถที่จะแยกขาต่าง ๆ บน Z80-PIO ออกเป็นกลุ่ม ๆ ตามลักษณะการใช้งานได้ดังนี้คือ

1. กลุ่มที่ใช้เชื่อมต่อกับ CPU : ขาในขากลุ่มนี้จะทำการติดต่อกับ CPU โดยตรง ซึ่งจะประกอบไปด้วย

1.1) D7-D0 : ทำหน้าที่ในทางที่จะรับหรือส่งข้อมูลให้กับ CPU



รูปที่ 3.17: ปรารังต์เรียงขานน Z80-PIO.

1.2) B/\bar{A} SELECT : (PORT B/A SELECT) : หน้าที่ของขานี้คือทำให้ PIO ทราบว่า CPU ต้องการที่จะติดต่อกับพอร์ท B (กรณีที่ได้รับลอจิก "1") หรือ พอร์ท A (กรณีที่ได้รับลอจิก "0") โดยปกติแล้วขา B/\bar{A} SELECT นี้จะต่อกับขา A0 ของ CPU โดยตรง

1.3) C/\bar{D} SELECT : (CONTROL/DATA SELECT) : ใช้ในการบอก PIO ว่าข้อมูลที่ CPU ส่งให้กับ PIO นั้น เป็นคำสั่งควบคุม (CONTROL WORD : ในกรณีที่ได้รับลอจิก "1") หรือ เป็นข้อมูลจริง (ACTUAL DATA : ในกรณีที่ได้รับลอจิก "0") สำหรับคำสั่งควบคุมนั้นจะใช้ในการโปรแกรม PIO เพื่อเลือกโหมดการทำงาน ขานี้โดยปกติจะต่อเข้ากับขา A1 ของ CPU โดยตรง

1.4) \overline{CE} : (CHIP ENABLE INPUT) : การทำงานของขา \overline{CE} นี้คือ เมื่อขานี้ได้รับลอจิก "0" PIO ก็สามารถที่จะรับหรือส่งข้อมูลให้กับอุปกรณ์พุทเอาต์พุทได้และเมื่อขา \overline{CE} นี้ได้รับลอจิก "1" PIO ก็จะไม่สามารถที่จะรับหรือส่งข้อมูลได้ สำหรับวิธีที่จะต่อขานี้เข้ากับระบบนั้นจะกล่าวถึงในภายหลัง

1.5) $\overline{M1}$; (MACHINE CYCLE 1) : สำหรับขานี้โดยปกติจะต่อกับขา -MI ของ Z80 โดยตรง ซึ่ง PIO จะใช้สัญญาณที่ขานี้มาควบคุมการทำงานหลาย ๆ อย่างภายในตัว PIO โดยที่เมื่อทั้ง $\overline{M1}$ และ \overline{RD} เป็นลอจิก "0" ทั้งคู่ ก็จะแสดงว่า Z80 กำลังอยู่ในช่วงเฟตช์อ็อปโค้ด (FETCH OP CODE) อยู่ ซึ่งเมื่อ PIO ได้รับความสัญญาณนี้ ก็จะคอยอ่านข้อมูลบนบัสข้อมูลว่าเป็นอ็อปโค้ดของคำสั่ง RETI หรือไม่ ถ้าใช่ก็จะไปทำให้ขา IEO มีสถานะเป็น "1" ซึ่งจะกล่าวถึงการใช้งานในภายหลังและในกรณีที่ทั้งขา $\overline{M1}$ และ \overline{IORQ} ได้รับความสัญญาณลอจิก "0" ทั้งคู่ก็แสดงว่า Z80 ส่งสัญญาณตอบสนองการอินเทอร์รัพท์ออกมา และเนื่องจาก PIO ไม่มีขาที่ใช้ในการรีเซ็ตโดยตรง ดังนั้นจึงได้มีการกำหนดไว้ว่า ถ้าขา M1 แอคทีฟเพียงขาเดียว (\overline{IORQ} และ \overline{RD} ไม่แอคทีฟตาม) จะถือว่าเป็นการรีเซ็ต ซึ่งจะกล่าวถึงการใช้งานขานี้ในภายหลัง

1.6) \overline{IORQ} : สำหรับขานี้จะต่อโดยตรงกับขา \overline{IORQ} ของ Z80 และใช้ร่วมกับ B/A SELECT, C/D SELECT และ \overline{CE} เพื่อการแลกเปลี่ยนข้อมูลคือเมื่อ \overline{IORQ} กับ \overline{CE} ได้รับความสัญญาณลอจิก "0" ทั้งคู่ (ACTIVE) ก็แสดงว่า Z80 ต้องการที่จะติดต่อกับ PIO ตัวนั่นเอง และเมื่อ \overline{IORQ} กับ $\overline{M1}$ ได้รับความสัญญาณลอจิก "0" (ACTIVE) ทั้งคู่ ก็แสดงว่า Z80 ใ้ค้ขอรับการขออินเทอร์รัพท์มา ซึ่งถ้า PIO ถูกโปรแกรมไว้ให้ตอบสนองต่อการอินเทอร์รัพท์ PIO ก็จะส่งอินเทอร์รัพท์เวคเตอร์ไปบนบัสข้อมูลโดยอัตโนมัติ

1.7) \overline{RD} : ขา \overline{RD} นี้ก็จะต่อโดยตรงกับขา \overline{RD} ของ Z80 เช่นเดียวกัน เราทราบมาแล้วว่าสัญญาณจากขา \overline{RD} ของ Z80 นี้เป็น "0" ก็แสดงว่า Z80 ต้องการที่จะอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O ดังนั้นในกรณีที่ทั้งขา \overline{IORQ} และ \overline{CE} เป็น "0" ด้วยก็แสดงว่า Z80 ต้องการที่จะอ่านข้อมูลจาก PIO และเนื่องจากบน PIO ไม่มีขา \overline{WR} ดังนั้น PIO จึงใช้หลักที่ว่าขา \overline{RD} และ \overline{WR} จะไม่แอคทีฟพร้อมกัน (ไม่เป็น "0" พร้อมกัน) คือถ้าขา \overline{RD} เป็น "0" ขา \overline{WR} จะเป็น "1" (ซึ่งจะเป็นช่วงเวลาที่ยาน Z80 ทำการอ่านข้อมูลจากภายนอก) และถ้าขา \overline{RD} เป็น "1" ขา \overline{WR} จะเป็น "0" (ซึ่งจะเป็นช่วงเวลาที่ยาน Z80 ทำการส่งข้อมูลออก) ดังนั้น PIO จึงใช้วิธีตรวจสอบว่าถ้า \overline{IORQ} และ \overline{CE} แอคทีฟ แต่ \overline{RD} ไม่แอคทีฟตาม ก็จะแสดงว่า Z80 ต้องการที่จะส่งข้อมูลให้กับ PIO นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.8) ϕ ; (CLOCK) : ราค็ลลอกของ PIO จะตอเข้ากับค็ลลอกของระบบซึ่งใช้สำหรับ Z80 ค่าย)

2. กลุ่มที่เกี่ยวกับการอินเทอร์รัพท์ สำหรับขาในกลุ่มนี้จะทำหน้าที่ในการควบคุมการขออินเทอร์รัพท์ของ PIO ซึ่งประกอบด้วย

2.1) \overline{INT} ; สำหรับขา \overline{INT} นี้เป็นขาเอาต์พุทของ PIO ซึ่งจะแอกทีฟเมื่อ PIO ต้องการที่จะขออินเทอร์รัพท์ โดยสามารถที่จะควบคุมได้โดยวิธีการทางซอฟต์แวร์ และยังขึ้นอยู่กับขา IEI ของ PIO ค่าย

2.2) IEI ; (INTERRUPT ENABLE IN) และ IEO ; (INTERRUPT ENABLE-OUT) : สำหรับขาทั้งสองนี้จะใช้สำหรับการทำ DAISY CHAIN PRIORITY.

3. กลุ่มที่เกี่ยวกับการติดต่อกับอุปกรณ์ภายนอก ขาในกลุ่มนี้จะทำหน้าที่ในการติดต่อกับรับหรือส่งข้อมูลให้กับอุปกรณ์ภายนอก ซึ่งสามารถที่จะแยกได้เป็น 2 พอร์ทคือ พอร์ท A และ พอร์ท B

3.1) พอร์ท A ประกอบด้วย บิตข้อมูล 8 เส้น และบิตควบคุมอีก 2 เส้น คือ

3.1.1) A7-A0 : ทำหน้าที่ในการรับหรือส่งข้อมูลให้กับอุปกรณ์ภายนอก โดยที่ A0 จะเป็นบิตที่มีนัยสำคัญต่ำ (LEAST-SIGNIFICANT BIT) ของข้อมูล

3.1.2) \overline{ASTB} และ ARDY (PORT A STROBE PULSE INPUT และ REGISTER A READY เป็นขาที่ใช้สำหรับการทำงานในโหมดที่มีการทำ

3.2) พอร์ท B ประกอบด้วย บิตข้อมูล 8 เส้น และบิตควบคุม 2 เส้น เช่นกันคือ

3.2.1) B7-B0 ทำหน้าที่รับหรือส่งข้อมูลของพอร์ท B กับอุปกรณ์ภายนอก

3.2.2) $\overline{\text{BSTB}}$; (PORT B STROBE PULSE INPUT) และ
 BRDY : (REGISTER B READY) : ใช้สำหรับการทำงานในโหมดที่มีการทำ HAND -
 SHAKE เช่นเดียวกับ $\overline{\text{ASTB}}$ และ ARDY

การใช้งาน PIO ในโหมด 3 (CONTROL MODE).

การใช้งานในโหมดนี้ จะเป็นการทำงานในลักษณะที่ไม่มีการทำ HANDSHAKE และ เราสามารถที่จะโปรแกรมให้แต่ละบิตของแต่ละพอร์ทให้เป็น อินพุท หรือเอาต์พุทก็ได้ เช่น เราอาจจะให้บิต B0, B3 และ B6 เป็นอินพุทและบิตที่เหลือของพอร์ท B เป็นเอาต์พุทก็ได้ และที่สำคัญอีกอย่างหนึ่งก็คือ ในโหมดนี้เราสามารถที่จะใช้พอร์ททั้ง 2 แยกกันได้อย่างอิสระ

เช่นเดียวกับในโหมดอื่น ๆ การที่จะสั่งให้ PIO ทำงานในโหมดนี้ได้นั้น จะต้องทำการส่งคำสั่งเลือกโหมด (MODE WORD) ไปยังรีจิสเตอร์ควบคุมของพอร์ทที่ต้องการ โดยคำสั่งเลือกโหมดสำหรับโหมด 3 นี้มีค่าเป็น OCFH หลังจากที่ได้ทำการโปรแกรมเลือกโหมดนี้แล้ว จะต้องทำการส่งข้อมูลไบท์ต่อไปให้กับ PIO ทั้งนี้โดยที่ PIO จะถือว่าข้อมูลไบท์นั้นเป็นข้อมูลที่ใช้ในการเลือกว่าจะให้บิตใดของพอร์ทที่ถูกโปรแกรมไว้เป็นอินพุทและให้บิตใดเป็นเอาต์พุท คือถ้าบิตใดของข้อมูลไบท์นั้นเป็น " 0 " ก็แสดงว่าเราต้องการให้บิตนั้นเป็นเอาต์พุท และถ้าบิตใดเป็น " 1 " ก็แสดงว่าเราต้องการให้บิตนั้นเป็นอินพุท เช่นในกรณีที่เรต้องการให้พอร์ท B ทำงานในโหมด 3 และให้บิต B0, B3 และ B6 เป็นอินพุทก็จะต้องส่งข้อมูลไบท์ที่ต่อจากคำสั่งเลือกโหมดเป็น 01001001B = 49H (บิต 0,3 และ 6 เป็น " 1 ")

สำหรับตัวอย่างโปรแกรมข้างล่าง นี้เป็นโปรแกรมที่ใช้ในการสั่งใช้พอร์ททำงานในโหมด 3 โดยที่บิต B0, B3 และ B6 เป็นอินพุท

LD A, OCFH

OUT (2FH), A

LD A, 49H

OUT (2FH), A

; โปรแกรมให้พอร์ท B ทำงานในโหมด 3

; โปรแกรมให้บิต

; B0, B3 และ B6 เป็นอินพุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากการทำงานในโปรแกรมข้างต้นแล้วพอร์ท B ของ PIO ก็จะถูกโปรแกรมให้ทำงานในโหมด 3 โดยที่บิต B0, B3 และ B6 ใช้เป็นอินพุท ในตอนนั้นผู้เขียนโปรแกรมก็สามารถที่จะส่งข้อมูลออกไปยังบิตเอาต์พุท (บิต B1, B2, B4, B5 และ B.7 และรับข้อมูลเข้าทางบิตอินพุทได้แล้ว โดยที่เมื่อทำการอ่านข้อมูลจากบิตอินพุทนั้น ข้อมูลจากบิตที่ถูกโปรแกรมให้เป็นอินพุทนั้นก็จะถูกส่งไปให้กับ Z80 ตามข้อมูลที่ได้รับเข้ามาจากภายนอก ส่วนข้อมูลจากบิตที่ถูกโปรแกรมให้เป็นเอาต์พุทนั้นก็จะไปเป็นข้อมูลที่ Z80 ส่งให้กับบิตเอาต์พุทเหล่านั้น เช่น ในกรณี Z80 ส่งข้อมูล 00101B ให้กับอุปกรณ์ภายนอก โดยส่งผ่าน PIO ข้างบิต B 1, B2, B4, B5 และ B7 ตามลำดับ เมื่อ Z80 ทำการอ่านข้อมูลจากบิต B0, B3 และ B6 (ในขั้นตอนนี้ข้อมูลที่อุปกรณ์ภายนอกส่งให้กับบิตทั้งสามนั้นเป็น 011B ตามลำดับ) ดังนั้นข้อมูลจากพอร์ท B ที่ PIO ทำการส่งออกมาจะมีข้อมูล เพื่อส่งให้กับ Z80 จะเป็น 1101100B (ODBH) แต่ข้อมูลที่ Z80 ต้องการจะมีเพียง 3 บิตเท่านั้น ดังนั้นในกรณีนี้ ผู้เขียนโปรแกรมจะต้องทำการตรวจสอบข้อมูลที่รับเข้ามาเอง


สำหรับการอินเทอร์รัพท์ในโหมดนี้จะขึ้นอยู่กับส่วนที่เป็นบิตอินพุทเท่านั้น และจะทำการส่งสัญญาณ PIO ให้กับ INT ก็ต่อเมื่อข้อมูลที่บิตอินพุทที่ Z80 รับเข้ามานั้นตรงกับเงื่อนไขที่กำหนด (โปรแกรม) ไว้ใน INTERRUPT CONTROL WORD เท่านั้น

พิจารณาจากการจัดเรียงบิตของ INTERRUPT CONTROL WORD

1. บิต D6 ;(AND/OR) : ข้อมูลในบิตนี้จะใช้ในการเลือกระหว่างการ AND หรือการ OR กันกับอินพุทที่ PIO รับเข้ามา โดยถ้าข้อมูลในบิตนี้เป็น " 1 " จะเป็นการเลือกการ AND กันของข้อมูลและ PIO จะทำการส่ง INT ให้กับ Z80 ก็ต่อเมื่อข้อมูลทุกบิตที่เราสนใจนั้นอยู่ในสถานะแอกทีฟ และถ้าข้อมูลในบิตนี้เป็น " 0 " จะเป็นการเลือกการ OR กันของข้อมูล ทำให้ PIO ส่ง INT ให้กับ Z80 เมื่อข้อมูลในบิตที่เราสนใจบิตใดบิตหนึ่งอยู่ในสถานะแอกทีฟ สำหรับสถานะแอกทีฟที่กล่าวถึงนี้อาจจะเป็น " 0 " หรือ " 1 " ก็ได้ และเราสามารถที่จะเลือกให้ความสนใจต่อบิตอินพุทใดก็ได้โดยการโปรแกรมในบิต D5 และ D4 ตามลำดับ

2. บิต D5 ; (HIGH/LOW) : บิตนี้จะใช้สำหรับการเลือกสถานะแอกทีฟที่อินพุตของ PIO โดยถ้าบิตนี้เป็น " 1 " สถานะแอกทีฟก็คือลอจิก " 1 " แต่ถ้าบิตนี้เป็น " 0 " สถานะแอกทีฟก็คือลอจิก " 0 "

3. บิต D4 ; (MASK FOLLOWS) : ถ้าข้อมูลในบิตนี้เป็น " 1 " จะเป็นการบอกให้ PIO ทราบว่าข้อมูลที่จะถูกส่งตามมานั้นเป็น MASK WORD ซึ่งใช้ในการเลือกว่าอินพุตบิตใดเป็นบิตที่เราสนใจ รูปที่ 3.18 จะแสดงตำแหน่งของบิตต่าง ๆ บน MASK WORD ถ้าเราสนใจที่จะตรวจสอบบิต B3 และ B4 ก็ให้ข้อมูลใน MASK WORD นี้มีค่าเป็น 11100111B หรือ 0E7H เป็นต้น



MBx = 1 MASK OFF BIT

MBx = 0 USE BIT FOR INTERRUPT EQUATION

รูปที่ 3.18 การจัดเรียงบิตบน MASK WORD

เพื่อที่จะอธิบายการทำงานในโหมดคันทของ PIO จะขอยกตัวอย่างทั้งนี้คือ

1. ทำการโปรแกรมพอร์ท B ของ PIO ให้อยู่ในโหมด
2. โปรแกรมให้บิต B2, B3 และ B4 เป็นบิตอินพุต
3. กำหนด INTERRUPT VECTOR เป็น 0BH

4. โปรแกรม INTERRUPT CONTROL WORD โดยทำการ ENABLE-INTERRUPT (บิต D7 = " 1 " เลือกการ AND (บิต D6 = " 1 " ให้สถานะแอกทีฟเป็นลอจิก " 0 " (บิต D5 = " 0 ") , มีการส่ง MASK WORD ตามมา (MASK FOLLOW ; บิต D4 = " 1 " และกำหนดให้บิต B3 และบิต B4 เป็นบิตที่เราต้องการที่จะตรวจสอบ ดังนั้น MASK WORD จะมีข้อมูลเป็น 0E7H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมข้างล่างนี้เป็นตัวอย่างโปรแกรมที่ใช้ในการโปรแกรม PIO ให้ทำงานตามตัวอย่างข้างต้น

LD A, 0CFH

OUT (2FH), A : โปรแกรมพอร์ท B ให้ทำงานในโหมด 3

LD A, 1CH

OUT (2FH), A : ให้บิต B2, B3 และ B4 เป็นอินพุท

LD A, 08H

OUT (2FH), A : INTERRUPT VECTOR - 0BH


LD A, 0D7H

OUT (2FH), A : ENABLE INT, AND, MASK FOLLOWS


LD A, 0E7H

OUT (2FH), A : ทำการตรวจสอบบิต B3 และ B4

สำหรับโปรแกรมส่วนต่อไปที่จะต้องเขียนขึ้น คือ ส่วนของโปรแกรมตอบสนองการอินเทอร์พท์ที่กำหนดไว้ ในการตอบสนองต่อการขออินเทอร์พท์ของ PIO และครั้งที่ใดกล่าวไว้แล้วว่า การใช้คำสั่ง RETI ในตอนสิ้นสุดของโปรแกรมตอบสนองการอินเทอร์พท์นั้น ซีพียูพอร์ทของ Z80 สามารถที่จะรับรู้คำสั่งนี้ได้คือในขณะที่อยู่ในช่วงการเฟิร์สออฟโอดคอยนั้น (ขา $\overline{M1}$ และ \overline{RD} เป็น "0" พร้อมกัน) ซีพียูพอร์ทของ Z80 จะทำการตรวจสอบออฟโอดคอบนบัสข้อมูลว่าเป็นออฟโอดคองคำสั่ง RETI หรือไม่ ถ้าหากพบว่าเป็นออฟโอดคองคำสั่ง RETI ก็จะทำการถอนสัญญาณ \overline{INT} ออกเอง ซึ่งเป็นการช่วยลคการะของผู้เขียนโปรแกรมลงได้.



เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DECODER & I/O UNIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


การทดลอง

4.1 การทดลองส่วนของ SIGNAL CONDITION

อุปกรณ์วัดอุณหภูมิ (Sensor) จะนำค่าเปลี่ยนแปลงของแรงดันตามการเปลี่ยนแปลงของอุณหภูมิ $10 \text{ mV}/^{\circ}\text{C}$ แต่เราต้องการอุณหภูมิในช่วง $0-50^{\circ}\text{C}$ มาใช้งานจึงต้องทำการแปลงสัญญาณจากค่าที่วัดได้ให้อยู่ในช่วงที่ยอมรับได้ จึงต้องสร้างวงจรส่วนนี้ขึ้นมาและคำนวณมาได้จากที่กล่าวมาในส่วนของการคำนวณ แต่ตอนนี้จะกล่าวถึงวงจรทดลอง โดยทอวงจรตามรูป

การทดลอง

1. ทอวงจรตามรูป
2. ปรับค่าแรงดันที่ V_{ref} ให้ได้ 2.6 V
3. จ่ายแรงดันที่ V_{in} 2.73 V ถึง 3.23 V
4. วัดแรงดันออกที่ V_o แล้วบันทึกผลทุกช่วงของ V_{in}



เอกสารนี้เป็นเอกสารร่างวงจรเพื่อเรลเซียมแอมพลิไฟเออร์มัน ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางบันทึกผลการทดลอง

แรงดันอ้างอิง $V_{ref} = 2.6 \text{ V}$	V_o
V_{im}	
2.73	1.05
2.74	1.17
2.76	1.30
2.78	1.49
2.8	1.62
2.82	1.79
2.84	1.92
2.86	2.1
2.88	2.3
2.9	2.39
2.92	2.56
2.94	2.71
2.76	2.93
2.98	3.09
3.00	3.24
3.04	3.56
3.06	3.74
3.07	3.77
3.10	7.06
3.12	4.15
3.14	4.31
3.15	4.45
3.11	4.68
3.2	4.8
3.22	5.00
3.23	5.04

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลอง V-I

เนื่องจากค่าที่ได้จากตัววัดอุณหภูมิอยู่ในรูปของแรงดัน และการนำสัญญาณแรงดันที่ได้นี้มาให้อุปกรณ์ประมวลผลและการส่งในรูปแบบแรงดัน มีผลจากการเกิดแรงดันสูญเสียไปตามสายส่ง จึงได้ค่าไม่สมบูรณ์จึงใช้การส่งแบบกระแสซึ่งให้ผลดีกว่าลบบัญหาการสูญเสียแรงดันตามสายส่งได้

การทดลอง

1. ประกอบวงจรตามรูปด้านล่างนี้
2. เปลี่ยนค่าแรงดัน V_i ตั้งแต่ 1 - 5 V.
3. บันทึกค่ากระแสที่ออกมา



รูปวงจร V - I

บันทึกผลการทดลอง V - I

Vin	Io
2.72	4.0
2.73	4.3
2.74	4.7
2.76	5.3
2.78	6.0
2.8	6.5
2.82	7.2
2.84	7.7
2.86	8.4
2.88	9.2
2.9	9.6
2.92	10.3
2.94	10.8
2.96	11.7
2.98	12.4
3.00	13
3.02	13.7
3.04	14.3
3.06	15
3.07	15.1
3.10	16.3
3.12	16.6
3.14	17.2
3.15	17.8
3.18	18.8
3.20	19.2
3.22	20.0
3.23	20.2


ค่าจากคำนวณ

$$I = \frac{V_i}{250}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การทดลอง V-I และ I-V คู่กัน

เมื่อที่ทดลองแต่ละส่วนแล้ว ก็นำแต่ละส่วนนั้นมาต่อใช้งานร่วมกันเพื่อคุณผลการเปลี่ยนแปลงต่าง ๆ เมื่อต่อรวมกัน



รูปวงจร V-I, I-V , ปรับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง

V_i (SENSOR)	V/I	I/V
	V_i	V_o
2.73	1.03	0.97
2.76	1.25	1.18
2.8	1.56	1.47
2.84	1.88	1.79
2.9	2.36	2.23
2.94	2.69	2.53
3.00	3.18	3.00
3.04	3.44	3.25
3.10	3.92	3.72
3.14	4.29	4.11
3.2	4.76	4.49
3.21	4.8	4.54
3.22	4.92	4.73
3.23	5.01	4.73

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4. PROGRAM.

```

PORTAD: EQU 90H
PORTAC: EQU 92H
PORTBD: EQU 91H
PORTBC: EQU 93H
ANY_MODE: EQU 0F0DH
STAT1: EQU 0F06H
STAT2: EQU 0F16H
MIN_DIS: EQU 0F13H
HOUR_DIS: EQU 0F11H
DAY_DIS: EQU 0F10H
CHANNEL: EQU 0F15H
DIS_BUF: EQU 0F00H
CODE7: EQU 0700H
RELEASE: EQU 0F0CH
DTCX_B: EQU 0F0EH
HTOD_B: EQU 0F0FH
DH_INH: EQU 0F17H
M_INH: EQU 0F18H
S_INH: EQU 0F19H
OUTPUT: EQU 0F20H
PORT: EQU 0C0H
SECOND: EQU 0F21H
BEGIN: EQU 0B00H
LONG: EQU 0254H
END_P: EQU 0EFBH

```

```

ADD_LAT: EQU 0F0H
DATA_LAT: EQU 0F1H
SEC_RTC: EQU 0CH
MIN_RTC: EQU 02H
HOR_RTC: EQU 04H
DAY_RTC: EQU 06H
REG_A: EQU 00AH
REG_B: EQU 00BH
REG_C: EQU 00CH
REG_D: EQU 00DH
ORG 0000

```

```

JP 015FH

```

```

*****
* increment time (interrupt) *
*****

```

```

ORG 0038H
LD A,REG_C
OUT (ADD_LAT),A
IN A,(DATA_LAT)
INCRE: EX AF,AF
EXX
LD A,(SECOND)
INC A
CP 3CH
JP NZ,OUT_INC
XOR A

```

เอกสารนี้เป็นเอกสารที่... ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LD      (HL),A
LD      A,DAY_RTC
OUT     (ADD_LAT),A
IN      A,(DATA_LAT)
LD      B,05H
SH:     SLA      A
        DJNZ    SH
LD      (DH_INH),A
LD      A,HQR_RTC
OUT     (ADD_LAT),A
IN      A,(DATA_LAT)
LD      B,A
LD      A,(DH_INH)
OR      B
LD      D,A
LD      A,MIN_RTC
OUT     (ADD_LAT),A
IN      A,(DATA_LAT)
LD      E,A
LD      RC,LONG
LD      HL,BEGIN
COMP:   LD      A,D
        CPI
        JP      PC,OUT_INC
        JR      Z,COMP1
        INC    HL
        INC    HL
        JP      COMP
COMP1:  LD      A,E
        CP      (HL)
        JR      Z,MAKE
        INC    HL
COMP2:  INC    HL
        JP      COMP
MAKE:   INC    HL
        AND    07H
        CP      00H
        JR      Z,LOOP0
        CP      01H
        JR      Z,LOOP1
        CP      02H
        JR      Z,LOOP2
        CP      03H
        JR      Z,LOOP3
        CP      04H
        JR      Z,LOOP4
        CP      05H
        JR      Z,LOOP5
        CP      06H
        JR      Z,LOOP6
        CP      07H
        JP      Z,LOOP7
        JP      OUT_INC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับออกจำหน่ายเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        BIT    7,(HL)
        JR    Z,LOOP0_0
        SET   0,A
        JP    ON
LOOP0_0: RES   0,A
        JP    ON

LOOP1:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP1_1
        SET   1,A
        JP    ON
LOOP1_1: RES   1,A
        JP    ON

LOOP2:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP2_2
        SET   2,A
        JP    ON
LOOP2_2: RES   2,A
        JP    ON

LOOP3:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP3_3
        SET   3,A
        JP    ON
LOOP3_3: RES   3,A
        JP    ON

LOOP4:   LD    A,(OUTPUT)
        BIT   7,A
        JR    Z,LOOP4_4
        SET   4,A
        JP    ON
LOOP4_4: RES   4,A
        JP    ON

LOOP5:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP5_5
        SET   5,A
        JP    ON
LOOP5_5: RES   5,A
        JP    ON

LOOP6:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP6_6
        SET   6,A
        JP    ON
LOOP6_6: RES   6,A
        JP    ON

LOOP7:   LD    A,(OUTPUT)
        BIT   7,(HL)
        JR    Z,LOOP7_7
        SET   7,A
        JP    ON

```

เอกสารนี้เป็นเอกสารที่จัดทำไว้สำหรับครูผู้สอนเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        SET      7,A
        JP      ON
LOOP7_7: RES      7,A
        JP      ON

ON:     LD      (OUTPUT),A
        LD      A,PORT
        OUT    (ADD_LAT),A
        LD      A,(OUTPUT)
        OUT    (DATA_LAT),A
        JP      COMP2

OUT_INC: IM      1
        EI
        EX      AF,AF
        EXX
        LD      A,(ANY_MODE)
        BIT    0,A
        JR      Z,OUT1
        POP    HL
        JP      TIMES

OUT1:   RETI

```

```

; *****
; *      set system      *
; *****

```

```

        ORG    0015FH
        LD      SP,0FFFH
        XOR    A
        LD      (OUTPUT),A
        OUT    (PORT),A
        LD      HL,SECOND
        LD      (HL),00H
        IM     1
        EI

```

```

; *****
; *      set rtc        *
; *****

```

```

        LD      A,REG_A
        OUT    (ADD_LAT),A
        LD      A,2FH
        OUT    (DATA_LAT),A
        LD      A,REG_B
        BIT    0,REG_A
        LD      A,25h
        OUT    (DATA_LAT),A

```

```

; *****
; *      set pio        *
; *****

```

```

        LD      A,0DFH
        OUT    (PORTAD),A
        LD      A,00H
        OUT    (PORTAD),A
        LD      A,03h

```

เอกสารนี้เป็นเอกสาร (PERFECT) ที่ได้รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LD      A,0CFH
OUT     (PORTBC),A
LD      A,07H
OUT     (PORTBC),A
LD      A,03H
OUT     (PORTBC),A

```

```

*****
*          SET MODE          *
*****

```

```

SET:    LD      A,04H          ; set mode
        LD      (ANY_MODE),A
        LD      A,00H          ; show "0" ON
        LD      (STAT2),A

SET_1:  CALL    CLEAR
        LD      DE,DAY_DIS    ; begin at day
        LD      E,C7

SET_2:  CALL    DISP_1
SET_3:  CALL    SHOW
        CALL    SCAND
        CALL    FIND

SET_4:  LD      L,A
        LD      H,07H        ; 7 segment code is save
        LD      A,E
        CP     13H
        JR     Z,MIN1
        CP     14H
        JR     Z,MIN2
        CP     11H
        JR     Z,HOUR1
        CP     12H
        JR     Z,HOUR2
        CP     10H
        JR     Z,DAY
        JP     STATE1

DAY:    LD      A,L
        CP     07H
        JR     NC,SET_3
        LD      (DE),A
        LD      DE,HOUR_DIS
        JP     SET_2

HOUR1:  LD      A,L
        CP     03H
        JR     NC,SET_3
        LD      (DE),A
        INC    DE
        JP     SET_2

HOUR2:  LD      A,(HOUR_DIS)
        LD      H,A
        PUSH   HL
        LD      BC,0204H

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

SBC     HL,BC
JR      C,TRUE
DEC     DE
XOR     A
LD      (DE),A
POP     HL
JP      SET_2
TRUE:   POP     HL
LD      A,L
LD      (DE),A
LD      DE,MIN_DIS
JP      SET_2

MIN1:   LD      A,L
CP      06H
JR      NC,SET_2
LD      (DE),A
INC     DE
JP      SET_2
MIN2:   LD      A,L
LD      (DE),A
LD      A,(ANY_MODE)
BIT     3,A
JP      Z,OUT_SEY
LD      DE,OCHANNEL
JP      SET_2

OUT_SEY: LD      DE,DAY_DIS
JP      SET_2

STATE1: LD      A,L
CP      0BH
JP      NC,SET_3
LD      (DE),A
LD      DE,DAY_DIS
LD      HL,DIS_BUF
CALL    DISP_1
STATE2: CALL    SHOW
CALL    SCAND
CALL    FIND
LD      B,A
LD      A,(OCHANNEL)
CP      B
JR      NZ,STATE2
LD      A,(STATT2)
CP      CFH
JR      Z,STATE4
LD      A,CFH
STATE3: LD      (STATT2),A      ; toggle off
JP      STATE2
STATE4: LD      A,00H
JP      STATE3      ; toggle on

```

* time mode *

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับบุคลากรในหน่วยงานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

TIME: LD A,(ANY_MODE)

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

      BIT      2,A
      JF      Z,TIMES
TIME1: LD      A,01H
      LD      (ANY_MODE),A
      CALL   DTOH_H
      LD      A,HOR_RTC
      OUT     (ADD_LAT),A
      LD      A,(HL)
      OUT     (DATA_LAT),A
      LD      A,DAY_RTC
      OUT     (ADD_LAT),A
      LD      A,(DAY_DIS)
      OUT     (DATA_LAT),A
      CALL   DTOH_M
      LD      A,MIN_RTC
      OUT     (ADD_LAT),A
      LD      A,(HL)
      OUT     (DATA_LAT),A
      LD      A,SEC_RTC
      OUT     (ADD_LAT),A
      LD      A,00H
      OUT     (DATA_LAT),A
      LD      (SECOND),A
      LD      A,REG_B
      OUT     (ADD_LAT),A
      LD      A,16H
      OUT     (DATA_LAT),A
      CALL   TEMP
TIME2: CALL   DISP_1
      CALL   SHOW
      CALL   SCAND
      CALL   FIND
TIME3: AND     07H
      CP      07H
      JP      Z,TOGGLE7
      CP      06H
      JP      Z,TOGGLE6
      CP      05H
      JR      Z,TOGGLE5
      CP      04H
      JR      Z,TOGGLE4
      CP      03H
      JR      Z,TOGGLE3
      CP      02H
      JR      Z,TOGGLE2
      CP      01H
      JR      Z,TOGGLE1
      CP      00H
      JR      Z,TOGGLE0
TOGGLE: LD      (OUTPUT),A
      OUT     (PBRT),A
      JF      TIME2

```

```

TOGGLE0: LD      A,(OUTPUT)

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

      JR      Z,TOG0
      RES    0,A
TOG0:  JP      TOGGLE
      SET    0,A
      JP      TOGGLE

TOGGLE1: LD     A,(OUTPUT)
        BIT   1,A
        JR   Z,TOG1
        RES  1,A
        JP   TOGGLE
TOG1:  SET    1,A
        JP   TOGGLE

TOGGLE2: LD     A,(OUTPUT)
        BIT   2,A
        JR   Z,TOG2
        RES  2,A
        JP   TOGGLE
TOG2:  SET    2,A
        JP   TOGGLE

TOGGLE3: LD     A,(OUTPUT)
        BIT   3,A
        JR   Z,TOG3
        RES  3,A
        JP   TOGGLE
TOG3:  SET    3,A
        JP   TOGGLE

TOGGLE4: LD     A,(OUTPUT)
        BIT   4,A
        JR   Z,TOG4
        RES  4,A
        JP   TOGGLE
TOG4:  SET    4,A
        JP   TOGGLE

TOGGLE5: LD     A,(OUTPUT)
        BIT   5,A
        JR   Z,TOG5
        RES  5,A
        JP   TOGGLE
TOG5:  SET    5,A
        JP   TOGGLE

TOGGLE6: LD     A,(OUTPUT)
        BIT   6,A
        JR   Z,TOG6
        RES  6,A
        JP   TOGGLE
TOG6:  SET    6,A
        JP   TOGGLE

TOGGLE7: LD     A,(OUTPUT)
        BIT   7,A
        JR   Z,TOG7

```

เอกสารนี้เป็นเอกสารที่รวบรวมไว้สำหรับงานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RES 7,A
JP TOGGLE
TOS7: SET 7,A
      JP TOGGLE

TIME5: LD A,(M_INH)
      LD (HTOD_B),A
      CALL HTOD
      XOR A
      RRD
      LD (OF14H),A
      LD A,(HL)
      LD (MIN_DIS),A
      LD A,(DH_INH)
      AND 1FH
      LD (HTOD_B),A
      CALL HTOD
      XOR A
      RRD
      LD (OF12H),A
      LD A,(HL)
      LD (HOUR_DIS),A
      LD A,(DH_INH)
      AND 000H
      LD B,05H
SHI:  SRL A
      DJNZ SHI
      LD (DAY_DIS),A
      LD A,(ANY_MODE)
      BIT 1,A
      JR NZ,TIME6
      CALL DISP_1
      JP TIME2
TIME6: RET

```

```

*****
* PROGRAM MODE *
*****

```

```

PRO:  LD A,00H
      LD (STATT2),A
      LD A,(ANY_MODE)
      BIT 3,A
      JR NZ,PRO1
      XOR A
      SET 3,A
      LD (ANY_MODE),A
      CALL CLEAR
      CALL DISP_1
      CALL SHOW
      CALL SCAND
      CALL FIND
      CP OFFH
      JP NZ,CLE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภายในเพื่อการศึกษาเท่านั้น ไม่นิพนธ์ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LD      DE, DAY_DIS
JP      SET_4

PRO1:   CALL   DTOH
        CALL   SURVEY
        EX     DE, HL
        LD     HL, S_INH
        LD     EC, 0003H
        LDDR
        JP     SET_1
; *****
; *      subroutine survey      *
; *****
SURVEY:  LD     HL, 0802H
SURI:   BIT    6, (HL)
        JR    Z, OSURVEY
        INC   HL
        INC   HL
        INC   HL
        PUSH  HL
        LD    EC, END_P
        XOR   A
        SEC   HL, EC
        POP   HL
        JR    C, SURI
        LD    A, 01H
        LD    (ANY_MODE), A
        JP    OUT_SET

OSURVEY: RET
OUT_SET: POP   HL
        JP    TIME
; *****
; *      subroutine find key    *
; *****
FIND:   LD     B, A
        LD     A, (RELEASE)
        CP    C
        JR    Z, OUT_F
        LD    A, B
        CP    000H
        JR    Z, FIND1
        CP    0A0H
        JR    Z, FIND2
        CP    50H
        JR    Z, FIND3
        JP    OUT_F

FIND1:  LD     A, C
        LD    (RELEASE), A
        CP    04H
        JR    Z, DF1
        CP    05H
        JR    Z, DF1_1
        RET

DF1:    POP   HL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OF1_1:   JP      CLEAR_K
        LD      A,OFFH
        RET
FIND2:   LD      A,C
        LD      (RELEASE),A
        CP     04H
        JR     Z,OF2_1
        CP     05H
        JR     Z,OF2_2
        ADD    A,04H
        RET
OF2_1:   POP    HL
        JP     TIME
OF2_2:   POP    HL
        JP     SET
FIND3:   LD      A,C
        LD      (RELEASE),A
        CP     04H
        JR     Z,OF3_1
        CP     05H
        JR     Z,OF3_2
        ADD    A,08H
        RET
OF3_1:   POP    HL
        JP     OFFO
OF3_2:   POP    HL
        JP     LIST
OUT_F:   LD      A,OFFH
        RET

```

```

*****
*      subroutine scand key      *
*****
SCAND:   LD      BC,0700H
SCAND1:  LD      A,C
        OUT    (PORTB),A
        CALL  DELAY1
        IN    A,(PORTB)
        AND  0E0H
        CP   0E0H
        JR   NZ,OUT_S
        INC  C
        DJNZ SCAND1
        LD  A,0FEH
        LD  (RELEASE),A

SHOW:    LD      BC,0700H
        LD      HL,DIS_BUF
SHOW2:   LD      A,C
        OUT    (PORTB),A
        LD      A,(HL)
        OUT    (PORTA),A
        CALL  DELAY1
        INC  HL
        INC  C
        DJNZ SHOW2
        XOR  A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OUT_S:    OUT    (PORTAD),A
          RET    NZ
          JF     SCAND
    
```

```

*****
*          SUBROUTINE D TO H          *
*****
    
```

```

DTOH_H:  LD     B,04H
          LD     HL, HOUR_DIS
          LD     A, (HL)
SHIFT1:  SLA    A
          DJNZ  SHIFT1
          INC   HL
          OR    (HL)
          LD    (DTOH_B),A
          CALL DTCH1
          RET
    
```

***** end of dToh hour *****

```

DTOH_D:  LD     A, (DAY_DIS)
          LD     B,05H
SHIFT2:  SLA    A
          DJNZ  SHIFT2
          LD     HL, HOUR_DIS
          OR    (HL)
          LD    (DH_INH),A
          RET
    
```

***** end of dToh day *****

```

DTOH_M:  LD     B,04H
          LD     HL, MIN_DIS
          LD     A, (HL)
SHIFT3:  SLA    A
          DJNZ  SHIFT3
          INC   HL
          OR    (HL)
          LD    (DTOH_B),A
          CALL DTCH1
          LD    A, (HL)
          LD    (M_INH),A
          RET
    
```

***** end of dToh minute *****

```

DTOH_S:  LD     HL, STATT2
          LD     A, (HL)
          CF    0FH
          JR    C, JF
          LD    A, (OCHANNEL)
          SET   7,A
          JR    OUT_ST
OFF:     LD     A, (OCHANNEL)
          RES   7,A
OUT_ST:  SET    6,A
          LD    (S_INH),A
          RET
    
```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DTOH1: LD A,80H
LD (HTOD_B),A
LD HL,DTOH_B
DTOH1_1: SRL (HL)
INC HL
RR (HL)
JR C,D_DTOH
DEC HL
BIT 3,(HL)
JR Z,DTOH1_2
LD A,(HL)
SUB 03H
LD (HL),A
DTOH1_2: BIT 7,(HL)
JR Z,DTOH1_3
LD A,(HL)
SUB 20H
LD (HL),A
DTOH1_3: JR NC,DTOH1_1
D_DTOH: RET

```

```

DTOH: CALL DTOH_H
CALL DTOH_D
CALL DTOH_M
CALL DTOH_S
RET

```

* subroutine h to d *

```

HTOD: LD HL,HTOD_B
XOR A
RLD
LD B,A
XOR A

```

```

HTOD_1: DEC B
JP M,HTOD_2
ADD A,16H
DAA
JP HTOD_1

```

```

HTOD_2: LD C,A
LD A,(HL)
LD B,(HL)
SP_ A
JNZ HTOD_3
RR A
DAA
ADD A,C
DAA
LD (HL),A
RET

```

* subroutine disp_1 *

```

DISP_1: LD B,07H

```

```

        LD      DE,0F10H
        LD      HL,DIS_BUF
DIS:    PUSH    HL
        LD      A,(DE)
        LD      L,A
        LD      H,07H
        LD      A,(HL)
        POP     HL
        LD      (HL),A
        INC     HL
        INC     DE
        DJNZ   DIS
        RET

```

```

*****
*      subroutine clear      *
*****

```

```

CLEAR:  LD      B,07H
        LD      HL,0F10H
        XOR     A
CLEAR1: LD      (HL),A
        INC     HL
        DJNZ   CLEAR1
        RET

```

```

*****
*      subroutine delay1    *
*****

```

```

DELAY1: XOR     A
DEL:    DEC     A
        JR     NZ,DEL
        RET

```

```

*****
*      clear_k mode        *
*****

```

```

CLEAR_K: LD      A,(ANY_MODE)
        BIT     3,A
        JP     Z,TIME
        CALL   DTOH
        LD      HL,BEGIN
        LD      BC,LONG
COMP_C:  LD      A,(DH_INH)
        JI
        JI     7,COM_C1
        INC     HL
        INC     HL
        JP     PE,COMP_C
        JP     SET_1
COM_C1: LD      A,(M_INH)
        OR     (HL)
        JR     NZ,COM_C4
        XOR     A
        DEC     HL
        LD      B,03
COM_C2: LD      (HL),A
        INC     HL
        DJNZ   COM_C2

```

```

COM_C3: JP COM_C4
COM_C3: INC HL
COM_C4: INC HL
        PUSH HL
        LD HL,0000H
        XOR A
        SBC HL,BC
        POP HL
        JP NZ,COMP
        JP SET_1

```

```

; *****
; * all clear *
; *****

```

```

A_CLE: XOR A
        LD HL,BEGIN
        LD BC,LENGTH
A_CLE1: LD (HL),A
        INC HL
        PUSH HL
        DEC BC
        LD HL,0000H
        XOR A
        SBC HL,BC
        POP HL
        JR NZ,A_CLE1
        JP SET_1

```

```

; *****
; * list mode
; *****

```

```

READ_0: LD A,02
        LD (ANY_MODE),A
        LD A,0EH
        OUT (PORT0),A
        LD A,00
        OUT (PORT0),A
        CALL DISP_1
        CALL SCAND
        CALL FIND
        OR 0EH
        JR NC,READ_0
_LIST: LD HL,0802H
LIST1: BIT 6,(HL)
        JR NZ,LIST3
LIST2: INC HL
        INC HL
        INC HL
        PUSH HL
        LD BC,END_0
        XOR A
        SBC HL,BC
        POP HL
        JR NC,LIST1
        JP TIMES
LIST3: LD A,0
        LD (ANY_MODE),A
        LD A,00
        OUT (PORT0),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DEFW 00
DEFW 00
DEFW 00
SEFW 00
DEFW 00
DEFW 00
DEFW 00
DEFW 00
END



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและบทวิจารณ์

การทดลองในส่วนของอุปกรณ์ตรวจจับได้ผลออกมาเป็นที่น่าพอใจในการทดลองนี้ใช้วัฏคณภูมิ ค่าของอณภูมิเมื่อวัดแล้วจะส่งผ่านสัญญาณ $V-I$ และ $I-V$ แล้วให้ค่าผิดพลาดของอณภูมิ ± 1 องศาเซนเซียสและปัญหาที่ทำให้ผิดพลาด สามารถสรุปได้ดังนี้

1. ค่าความต้านทานในการปรับให้เป็นแรงดันอ้างอิงต้องเป็นค่าที่ละเอียด
2. ค่าความต้านทานของวงจร $V-I$ คือ R_c ในรูป 3.7 ต้องเป็นค่าละเอียด
3. ค่าความต้านทานของวงจร $I-V$ ก็ต้องเป็นค่าที่ละเอียด

∴ สรุปแล้วค่าผิดพลาดส่วนมากจะเกิดจากค่าความต้านทานที่ใช้

การทดลองตามโปรแกรมประสบปัญหาในเรื่องการส่งข้อมูลเข้า ส่วนของ CPU ซึ่งครั้งแรกส่วนนี้ใช้การต่อวงจรโดยการพันสาย (Wire Wrap) และเปลี่ยนมาเป็นชุด Control Pack ของ ETT แต่ก้ประสบปัญหาในด้านการเข้าใจผิดทางด้านวงจรและเวลาในการทำงาน ข้อมูลที่ได้ออกมาจึงผิดพลาด ส่วนของโปรแกรมนั้นได้เขียนเรียบร้อยแล้วและเคยทำงานได้ในแต่ละส่วน แต่เมื่อนำมารวมกันไม่รู้ว่าเป็นอย่างไบบ้าง เพราะมีปัญหาทางด้าน Hard Ware บางส่วนจึงไม่สามารถจะทำให้โครงการนี้ประสบความสำเร็จเท่าที่ควรได้ และอีกอย่างผู้ทำโครงการนี้ประสบปัญหาด้านสภาพแวดล้อมและเวลาในการทำงาน จึงทำให้ต้องหยุดโครงการเพียงเท่านั้น และทำเพื่อการศึกษาเท่านั้นไม่หวังเป็นอย่างอื่น.



A to D, D to A

ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters With 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.


The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)

Features

- Resolution — 8-bits
- Total unadjusted error — $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time — 100 μ s
- Single supply — 5 V_{DC}
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- 8-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet T²L voltage level specifications.
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 28-pin DIP package
- Temperature range — 40°C to +85°C or -55°C to +125°C
- Low power consumption — 15 mW
- Latched TRI-STATE[®] output

Block Diagram



TRI-STATE[®] is a registered trademark of National Semiconductor Corp.

Absolute Maximum Ratings (Notes 1 and 2)

Operating Ratings (Notes 1 and 2)

Supply Voltage (V _{CC}) (Note 3)	6.5V	Temperature Range (Note 1)	-55°C to +125°C
Voltage at Any Pin Except Control Inputs	-0.3V to (V _{CC} + 0.3V)	ADC0808CJ	-55°C ≤ T _A ≤ +125°C
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	0.3V to +15V	ADC0808CCJ, ADC0808CCN, ADC0809CCN	-40°C ≤ T _A ≤ +85°C
Storage Temperature Range	-65°C to +150°C	Range of V _{CC} (Note 1)	4.5V _{DC} to 6.0V _{DC}
Package Dissipation at T _A = 25°C	875 mW		
Lead Temperature (Soldering, 10 seconds)	300°C		

Electrical Characteristics

Converter Specifications: V_{CC} = 5 V_{DC} = V_{REF(+)}, V_{REF(-)} = GND, T_{MIN} ≤ T_A ≤ T_{MAX} and f_{CLK} = 640 kHz unless otherwise stated.

Parameter	Conditions	Min.	Typ.	Max.	Units
ADC0808					
Total Unadjusted Error (Note 5)	25°C			± 1/2	LSB
	T _{MIN} to T _{MAX}			± 3/4	LSB
ADC0809					
Total Unadjusted Error (Note 5)	0°C to 70°C			± 1	LSB
	T _{MIN} to T _{MAX}			± 1 1/4	LSB
Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		V _{CC} +0.10	V _{DC}
V _{REF(+)} Voltage, Top of Ladder	Measured at Ref(+)		V _{CC}	V _{CC} +0.1	V
(V _{REF(+)} + V _{REF(-)}) Voltage, Center of Ladder		V _{CC} /2-0.1	V _{CC} /2	V _{CC} /2+0.1	V
V _{REF(-)} Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
Comparator Input Current	f _C = 640 kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CJ 4.5V ≤ V_{CC} ≤ 5.5V, -55°C ≤ T_A ≤ +125°C unless otherwise noted
 ADC0808CCJ, ADC0808CCN, and ADC0809CCN 4.75V ≤ V_{CC} ≤ 5.25V, -40°C ≤ T_A ≤ +85°C unless otherwise noted

Parameter	Conditions	Min.	Typ.	Max.	Units
ANALOG MULTIPLEXER					
OFF(+) OFF Channel Leakage Current	V _{CC} = 5V, V _{IN} = 5V T _A = 25°C T _{MIN} to T _{MAX}		-10	200	μA
OFF(-) OFF Channel Leakage Current	V _{CC} = 5V, V _{IN} = 0, T _A = 25°C T _{MIN} to T _{MAX}	-200	± 10	10	μA
CONTROL INPUTS					
V _{IND} Logical "1" Input Voltage			V _{CC} -1.5		V
V _{IND} Logical "0" Input Voltage				1.5	V
I _{INT1} Logical "1" Input Current (The Control Inputs)	V _{IN} = 15V			1.0	μA
I _{INT0} Logical "0" Input Current (The Control Inputs)	V _{IN} = 0		-1.0		μA
I _{CC} Supply Current	f _{CLK} = 640 kHz		0.3	3.0	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ $4.5V \leq V_{CC} \leq 5.5V$, $-55^\circ C \leq T_A \leq +125^\circ C$ unless otherwise noted
 ADC0808CCJ, ADC0808CCN, and ADC0809CCN $4.75 \leq V_{CC} \leq 5.25V$, $-40^\circ C \leq T_A \leq +85^\circ C$ unless otherwise noted

Parameter	Conditions	Min	Typ	Max	Units
DATA OUTPUTS AND EOC (INTERRUPT)					
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A$	$V_{CC} - 0.4$		V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 \text{ mA}$		0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 \text{ mA}$		0.45	V
I_{OUT}	TRI-STATE [®] Output Current	$V_O = 5V$ $V_O = 0$	-3	3	μA μA

Electrical Characteristics

Timing Specifications: $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20 \text{ ns}$ and $T_A = 25^\circ C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WSP}	Minimum Start Pulse Width	(Figure 5)	15	100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)	15	100	200	ns
t_a	Minimum Address Set-Up Time	(Figure 5)	25		50	ns
t_H	Minimum Address Hold Time	(Figure 5)	25		50	ns
t_D	Analog MUX Delay Time	$R_S = 0\Omega$ (Figure 5)		2.5		μs
t_{H1}, t_{H0}	OE Control to Q Logic State	$C_L = 50 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_{H1}, t_{H0}	OE Control to HI-Z	$C_L = 10 \text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$f_c = 640 \text{ kHz}$, (Figure 5) (Note 7)	90	100	116	μs
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		8 + 2 μs	Clock Period
C_{IN}	Input Capacitance	At Control Inputs		10	15	pF
C_{OUT}	TRI-STATE [®] Output Capacitance	At TRI-STATE [®] Outputs, (Note 12)		10	15	pF

Note 1: Absolute maximum ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists internally from V_{CC} to GND and has a typical breakdown voltage of 7 VDC.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0 VDC to 5 VDC input voltage range will therefore require a minimum supply voltage of 4.900 VDC over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Functional Description

Multiplexer: The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true. The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached +1/2 LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n iterations are required for an n -bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.




FIGURE 1. Resistor Ladder and Switch Tree

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-178.




FIGURE 2. 3-BIT A/D Transfer Curve




FIGURE 3. 3-BIT A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve

Connection Diagram

Dual-in-Line Package



Timing Diagram




FIGURE 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




FIGURE 6. Comparator I_{IN} vs V_{IN}
($V_{CC} = V_{REF} = 5V$)




FIGURE 7. Multiplexer R_{ON} vs V_{IN}
($V_{CC} = V_{REF} = 5V$)

TRI-STATE® Test Circuits and Timing Diagrams




FIGURE 8

3.374.0214

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information

OPERATION

2.0 Ratiometric Conversion
 The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale voltage. The voltage input to the ADC0808 is expressed by the equation:

$$\frac{V_{IN}}{V_Z} = \frac{D_X}{D_{MAX} - D_{MIN}} \quad (1)$$

- V_{IN} = Input voltage into the ADC0808
- V_Z = Full-scale voltage
- V_0 = Zero voltage
- D_X = Data point being measured
- D_{MAX} = Maximum data limit
- D_{MIN} = Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference measurements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer (Figure 9).




FIGURE 9. Ratiometric Conversion System

Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, if $V_{CC} = V_{REF} = 5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

2.0 Resistor Ladder Limitations

The voltages from the resistor ladder are compared to the selected input 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.

Applications Information (Continued)

The ADC0808 needs less than a millamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the millamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10 μ F output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about $V_{CC}/2$ since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.

Figure 10 shows a ground referenced conversion system using a trimmed supply. The reference voltage is applied to the V_{REF} pin of the ADC0808. The supply voltage V_{CC} is derived from the reference voltage through a network of resistors and a trimmer potentiometer. The input voltage V_{IN} is applied to the V_{IN} pin of the ADC0808. The digital output Q_{OUT} is taken from the Q_{OUT} pin of the ADC0808. The output is referenced to ground.




FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply




FIGURE 11. Ground Referenced Conversion System with Reference Generating V_{CC} Supply

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information (Continued)




FIGURE 12. Typical Reference and Supply Circuit




FIGURE 13. Symmetrically Centered Reference

3.0 Converter Equations:

The transition between adjacent codes N and $N+1$ is given by:

$$V_{IN} = \left(V_{REF(+)} - V_{REF(-)} \right) \left[\frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} = \left(V_{REF(+)} - V_{REF(-)} \right) \left[\frac{N}{256} \right] \pm V_{TUE} + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where: V_{IN} = Voltage at comparator input
 $V_{REF(+)}$ = Voltage at Ref(+)
 $V_{REF(-)}$ = Voltage at Ref(-)
 V_{TUE} = Total unadjusted error voltage (typically $V_{REF(+)} \div 512$)

4.0 Analog Comparator Inputs


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application



MICROPROCESSOR INTERFACE TABLE:

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SC/MP	NROWS	NWDS	SA (Thru Sense A)
6800	VMA-e2-RW	VMA-e2-RW	IRQA or IRQB (Thru PIA)

Ordering Information

TEMPERATURE RANGE	-40°C to +85°C	-55°C to +125°C
Accuracy	± 1/2 Bit Unadjusted	± 1/2 Bit Unadjusted
Part Number	ADC0808CCN	ADC0808CCJ
Part Number	ADC0809CCN	ADC0809CCJ
Package Outline	N28A Molded DIP	J28A Hermetic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณ อาจารย์ และ เพื่อน ๆ ผู้มีส่วนร่วมช่วยเหลือทั้งในชั้น
คำปรึกษา กำลังกาย และ กำลังใจ ในโครงการนี้ทุก ๆ ท่าน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54145/74145

BCD-to-Decimal Decoder/Driver with Open-Collector Output (15V Output)

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package				
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF			
T. I.									SN54LS145	J	L		WT	SN54145	J	L		WT					
FAIRCHILD									SN74LS145	J	L	M		SN74145	J	L	M						
MOTOROLA													FM54145	F	M	D	L	FC7445/FC93145	D	J	P	L	
N. S. C.													MCS4145	L	L			MCT4154	L	L	P	L	
PHILIPS													DMS4145	J	L		WT	DM74145	J	L	M		
SIGNETICS									N74LS145					N74145									
SIEMENS									N74LS145		A			S54145	F	L		WT	N74145		B		
FUJITSU													FLL111T			J							
HITACHI									74LS145		M			MB443		J	M	L					
MITSUBISHI													HD74145	H	D	S	S						
NEC									M74LS145		P			MS3345			M						
TOSHIBA																							

Electrical Characteristics SN54LS145/SN74LS145

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS145	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS145	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54145			SN74145			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
Off-state output voltage			15			15	15
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{O(on)}	On-state output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{O(on)} = 80 mA	2.3		V
V _{O(off)}	Off-state output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{O(off)} = 250 μA	15		V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 1V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.4V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-0.4	mA
I _{CC}	Supply current	V _{CC} = MAX, See Note	1	13	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C		50	ns
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 45pF, R _L = 665Ω		50	ns


Pin Assignment (Top View)



FUNCTION TABLE

NO	INPUTS				OUTPUTS									
	D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	L	L	L	L	L	H	H	H	H	H	H	H	H	H
1	L	L	L	H	L	H	H	H	H	H	H	H	H	H
2	L	L	H	L	H	L	H	H	H	H	H	H	H	H
3	L	L	H	H	H	L	H	H	H	H	H	H	H	H
4	L	H	L	L	H	H	H	L	H	H	H	H	H	H
5	L	H	L	H	H	H	L	H	L	H	H	H	H	H
6	L	H	H	L	H	H	H	H	L	H	H	H	H	H
7	L	H	H	H	H	H	H	H	H	L	H	H	H	H
8	H	L	L	L	H	H	H	H	H	H	L	H	H	H
9	H	L	L	H	H	H	H	H	H	H	H	L	H	H
	H	L	H	L	H	H	H	H	H	H	H	H	L	H
	H	L	H	H	H	H	H	H	H	H	H	H	H	L
	H	H	L	L	H	H	H	H	H	H	H	H	H	L
	H	H	L	H	H	H	H	H	H	H	H	H	H	L
	H	H	H	L	H	H	H	H	H	H	H	H	H	L
	H	H	H	H	H	H	H	H	H	H	H	H	H	L
	H	H	H	H	H	H	H	H	H	H	H	H	H	L

Functional Block Diagram



145 BCD-TO-DECIMAL DECODER/DRIVER

NOTE I_{CC} is measured with all inputs grounded and outputs open

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T.L.	SN54S373	J	D			SN54LS373	J	D			SN54LS373	J	D								
	SN74S373	J	D	NH							SN74LS373	J	D	NH							
FAIRCHILD																					
MOTOROLA																					
N. S. C.																					
PHILIPS																					
SIGNETICS																					
SIEMENS																					
FUJITSU																					
HITACHI																					
MITSUBISHI																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating Reverse	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-55°C to 150°C

recommended operating conditions

	SN54LS373			SN74LS373			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-1			-2.6	mA
High-level output voltage, V _{OH}			5.5			5.5	V
Pulse width, t _w	Clk enable high	15		15			ns
	Clk enable high	15		15			ns
Setup time, t _{su} typ		0.1			0.1		ns
Hold time, t _{hd}		10			10		ns
Operating free-air temperature, T _A		-55	125		0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _{IK}	Input clamp voltage	V _{CC} - MIN, I _I = -18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IH} = 2V, V _{IL} - V _{IH} max, I _{OH} - MAX	2.4	3.1	V	
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IH} = 2V, V _{IL} - V _{IH} max, I _{OL} = 24mA	0.35	0.5	V	
I _{OZH}	Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 2.7V		20	µA	
I _{OZL}	Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 0.4V		-20	µA	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		2.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	µA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current ‡	V _{CC} = MAX		-30	mA	
I _{CC}	Supply current	V _{CC} = MAX, Output control at 1V †	LS373	26	40	mA

switching characteristics, V_{CC} = 5V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{max}					12	18	nS
t _{PLH}	Data	Any Q			12	18	nS
t _{PHL}	Clk or enable	Any Q	C _L = 45pF, R _L = 667Ω, See Notes 2 and 3		20	30	nS
t _{PHL}	Output	Any Q			15	28	nS
t _{PZL}	Control	Any Q			25	36	nS
t _{PHZ}	Output	Any Q	C _L = 5pF, R _L = 667Ω, See Note 3		12	20	nS
t _{PLZ}	Control	Any Q			15	25	nS

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 § Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignments (Top View)




SN54LS373 (A) SN74LS373 (A, N)
 SN54S373 (A) SN74S373 (A, N)

OUTPUT CONTROL	ENABLE	D	OUTPUT
L	H	H	H
L	H	L	L
L	L	L	L
L	L	H	H

SN54LS373 (A) SN74LS373 (A, N)
 SN54S373 (A) SN74S373 (A, N)

LS373, 373S
 TRANSPARENT LATCHES



NOTES 2 Maximum clock frequency is tested with all outputs loaded.
 3 See seed charts and waveforms on page 3-11.

t_{max} = maximum clock frequency
 t_{PLH} = propagation delay time, low-to-high-level output
 t_{PHL} = propagation delay time, high-to-low-level output
 t_{PZH} = output enable time to high level
 t_{PZL} = output enable time to low level
 t_{PHZ} = output disable time from high level
 t_{PLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54244/74244 Octal Buffers/Line Drivers/Line Receivers


	Schttky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T. I.									SN54LS244	J	L					
									SN74LS244	J	L	N				
FAIRCHILD																
MOTOROLA																
N. S. C.																
PHILIPS																
SIGNETICS																
SIEMENS																
FUJITSU																
HITACHI																
MITSUBISHI																
NEC																
TOSHIBA																

Electrical Characteristics SN54LS244/SN74LS244

absolute maximum ratings over operating free-air temperature range							
Supply voltage, VCC	TV	Operating free-air temperature range	SN54LS	55°C to 125°C			
Input voltage	5.5V	temperature range	SN74LS	0°C to 70°C			
Intermittent voltage	5.5V	Storage temperature range		65°C to 150°C			
recommended operating conditions							
		LS54LS244		SN74LS244	UNIT		
Supply voltage, VCC	MIN	NOM	MAX	MIN	NOM	MAX	
	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH			12			15	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	55		125	0		70	°C
electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)							
PARAMETER	TEST CONDITIONS †		SN74LS		UNIT		
VIH	High-level input voltage		2		V		
VIL	Low-level input voltage			0.8	V		
Vik	Input clamp voltage	VCC = MIN, II = -18mA		-1.5	V		
	Hysteresis(VT+ - VT-)	VCC = MIN	0.2	0.4	V		
VOH	High-level output voltage	VCC = MIN, VIH = 2V, VIL = VIL max, IOH = -3mA	2.4	3.4	V		
		VCC = MIN, VIH = 2V, VIL = 0.5V, IOH = MAX	2				
VOL	Low-level output voltage	VCC = MIN, VIH = 2V, VIL = VIL max		0.4	V		
		IOH = 12mA		0.5			
IOZH	Off-state output current, high-level voltage applied	VCC = MAX, VO = 2.7V		20	µA		
IOZL	Off-state output current, low-level voltage applied	VCC = MAX, VO = 0.4V		-20	µA		
II	Input current at maximum input voltage	VCC = MAX, VI = 7V		0.1	mA		
IiH	High-level input current, any input	VCC = MAX, VI = 2.7V		20	µA		
IiL	Low-level input current	VCC = MAX, VIL = 0.4V		0.2	mA		
IOS	Short-circuit output current ‡	VCC = MAX	-40	-225	mA		
ICC	Supply current	Outputs high	AV	13	23		
		Outputs low	LS244	27	46		
		Outputs open	LS244	32	54		
	A:1 outputs disabled	LS244					
Switching characteristics, VCC 5V, TA 25°C							
PARAMETER	TEST CONDITIONS		MIN	TYP	MAX	UNIT	
tPLH	Propagation delay time, low-to-high-level output			9	14	ns	
tPHL	Propagation delay time, high-to-low-level output	CL = 45pF, RL = 667Ω, See Note 2		12	18	ns	
tPZL	Output enable time to low level			20	30	ns	
tPZH	Output enable time to high level			15	23	ns	
tPLZ	Output disable time from low level	CL = 50F, RL = 667Ω, See Note 2		15	25	ns	
tPHZ	Output disable time from high level			10	18	ns	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions
 ‡ All typical values are at VCC 5V, TA 25°C
 § Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second
 NOTE 2: Load circuit and voltage wave forms are shown on page 3-11

Pin Assignment (Top View)



SN54LS244 (J) SN74LS244 (J, N)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T.I.	SN54S138	J(D)							SN54LS138	J(Q)											
	SN74S138	J(D)							SN74LS138	J(Q)											
FAIRCHILD	/74S138	BD							/74LS138	BD											
	PC74S138/PC74LS138	BD							PC74LS138/PC74LS138	BD											
MOTOROLA																					
N.S.C.									SN74LS138	P(D)											
	DM74S138	D							DM74LS138	D											
	DM54LS138	D							DM54LS138	D											
PHILIPS																					
	N74S138	D							N74LS138	D											
	S54S138	F(D)																			
SIGNETICS																					
	N74S138	F(D)							N74LS138	A(D)											
SIEMENS																					
FUJITSU									74LS138	M(D)											
HITACHI																					
									HD74LS138	P(D)											
MTSUBISHI																					
	M74S138	P(D)							M74LS138	P(D)											
NEC																					
									74LS138	C(D)											
TOSHIBA																					

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS138	-55°C to 125°C
input voltage	TV		SN74LS138	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS138		SN74LS138		UNIT	
	MIN	NOM MAX	MIN	NOM MAX		
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	V
High-level output current, I _{OH}			400		400	mA
Low-level output current, I _{OL}			4		8	mA
Operating free-air temperature, T _A	-55	125	0	70		°C


electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, S _{HOALS}	2.5	3.4	V
		V _{IH} = 0.8V, I _{OH} = 400µA, S _{N74LS}	2.7	3.4	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _I = 0.8V, I _{OL} = 8mA	0.35	0.5	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	µA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		0.4	mA
I _{OS}	Short-circuit output current ††	V _{CC} = MAX	20	-100	mA
I _{CC}	Supply current	V _{CC} = MAX, Outputs enabled and open	6.3	10	mA

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
I _{PLH}	from Binary select	2	13	20	ns
I _{PHL}			27	41	
I _{PLH}			18	27	ns
I _{PHL}	to Any output	3	26	39	ns
I _{PLH}			12	18	ns
I _{PHL}	from Enable	2	21	32	ns
I _{PHL}			17	26	ns
I _{PLH}	to Any output	3	25	38	ns
I _{PHL}					

V_{CC} = 5V, T_A = 25°C, C_L = 15pF, R_L = 2kΩ

Pin Assignment (Top View)




positive logic; see function table

Function Table

ENABLE		INPUTS			OUTPUTS							
G1	G2*	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	L	H	H	H	H	H	H	H
H	L	L	H	L	H	L	H	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H	H
H	L	H	L	H	H	H	H	L	H	H	H	H
H	L	H	H	L	H	H	H	H	L	H	H	H
H	L	H	H	H	H	H	H	H	L	H	H	H
H	L	H	H	H	H	H	H	H	H	L	H	H
H	L	H	H	H	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

* G2 = G2A + G2B
H = high level, L = low level, X = irrelevant

Functional Block Diagram



'S138' LS138 DECODER/DEMULTIPLXER

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C

†† Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second

‡‡ I_{PLH} = propagation delay time, low-to-high-level output

‡‡ I_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5486 / 7486 Quadruple 2-Input Exclusive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.	SN54LS86	J11		W11					SN54LS86	J11		W11		SN5486	J11		W11		SN54LS86	J11		W11		
FAIRCHILD	74S486/74V5486	D11		FC11					74S486/74V5486	D11		FC11		F5486/FM9N86	D11		FC11		SN74LS86	J11		W11		
MOTOROLA	74LS86/74V5486	D11		FC11					74LS86/74V5486	D11		FC11		MC7486	P11									
N.S.C.	DM74S86			N11					DM54LS86	P11				DM5486	J11		W11		DM54LS86	J11		W11		
PHILIPS	N74S86								N74LS86					FJH271/7486										
SIGNETICS	SN5486/74S86								N74LS86	A11				S5486	F11		W11							
SIEMENS														FLH341										
FUJITSU									74LS86	M11				MB449										
HITACHI	HD74LS86			P11					HD74LS86	P11				HD7486/HD2526										
MSUBISHI									M74LS86	P11				M53286										
NEC									74LS86	C11				PB2086										
TOSHIBA														TD7486										

Electrical Characteristics SN54LS86/SN74LS86

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7V	Operating free-air temperature range*	SN54LS -55°C to 125°C
Input voltage	7V		SN74LS 0°C to 70°C
		Storage temperature range	-65°C to 150°C



recommended operating conditions

	SN54LS86		SN74LS86		UNIT	
	MIN	NOM	MAX	MAX		
Supply voltage, VCC	4.5	5	5.5	4.75	5	V
High-level output current, IOH			800		-800	mA
Low-level output current, IOL			8		8	mA
Operating free-air temperature, TA	-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	SN74LS86		UNIT
		MIN	TYP‡	
VIH High-level input voltage		2		V
VIL Low-level input voltage		0.8		V
VI Input clamp voltage	VCC MIN, Ii 18mA	1.5		V
VOH High-level output voltage	VCC MIN, VIH 2V, VIL max (typ) 400µA	2.7	3.4	V
VOL Low-level output voltage	VCC MIN, IOL 4mA	0.25	0.4	V
Ii Input current at maximum input voltage	VIH 2V, VIL max, IOL 8mA	0.35	0.5	mA
IiH High-level input current	VCC MAX, VI 7V	0.2		mA
IiL Low-level input current	VCC MAX, VI 2.1V	40		µA
IOS Short-circuit output current	VCC MAX, VI 0.4V	-0.8		mA
Icc Supply current	VCC MAX See Note 2	6.1	10	mA
tPLH from A or B input	Other input low, VCC=5V, TA=25°C, CL=15pF, RL=2kΩ	12	23	ns
tPHL from A or B input	Other input high	10	17	ns
tPLM from A or B input	Other input low	20	30	ns
tPHL from A or B input	Other input high	13	22	ns

Pin Assignments (Top View)



positive logic: Y = A ⊕ B = AB + AB

Function Table

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

H = High-level L = Low-level

NOTE: Icc is measured with the inputs grounded and the outputs open.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at VCC=5V, TA=25°C.
 * Not more than one output should be shorted at a time.
 † tPLH, propagation delay time, low-to-high-level output
 † tPHL, propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5427/7427 Triple 3-Input Positive-NOR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL									
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package							
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF						
T. I.									SN54LS27	J	Q	WD	SN5427	J	Q	WD										
FAIRCHILD									SN74LS27	J	Q	N	Q	SN7427	J	Q	N	Q								
MOTOROLA									MS54LS27/FM54LS27	K	Q	F	Q	FM5427/FM9N27	D	Q	N	Q								
									MC74LS27/MC74LS27	K	Q	P	Q	FC7427/FC9N27	D	Q	P	Q								
									SN74LS27			P	Q	SN7427			P	Q								
N. S. C.									DM54LS27			Q	DM5427	J	Q	N	Q	WD								
									DM74LS27			Q	DM7427	J	Q	N	Q	WD								
PHILIPS									N74LS27			Q	N7427			Q										
SIGNETICS									N74LS27			A	Q	N7427			A	Q								
SIEMENS													FLH621			Q										
FUJITSU																										
HITACHI									HD74LS27			P	Q	HD7427			P	Q								
MITSUBISHI									M53LS27			P	Q	M53227			P	Q								
NCC									74LS27			Q														
TOSHIBA																										

Electrical Characteristics SN54LS27/SN74LS27
absolute maximum ratings over operating free-air temperature range


Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS	0°C to 70°C
Intermittent output	5.5V			-65°C to 150°C

recommended operating conditions

	SN54LS27			SN74LS27			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	mA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} - MIN.		-1.5	V
V _{OH}	High-level output voltage	V _{CC} - MIN., I _{OH} = MAX.	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} - MIN., I _{OL} = 4mA, V _{IH} = 2V.	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX., V _I = 7V		0.1	mA
I _{IH}	High-level input current	Data inputs V _{CC} = MAX., V _{IH} = 2.7V		20	µA
I _{IL}	Low-level input current	Data inputs V _{CC} = MAX., V _{IL} = 0.4V		-0.4	mA
I _{OS}	Short-circuit output current †	V _{CC} = MAX.	74LS Family -20	-100	mA
I _{CC}	Supply current	V _{CC} = MAX.	Total, outputs high	2.0	4
I _{CC}	Supply current	V _{CC} = MAX.	Total, outputs low	3.4	6.8
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.9	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C		10	15
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 15pF, R _L = 2kΩ		10	15



5408/7408 Quadruple 2-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL												
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package											
		C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C	P	M	C
T.I.	SN54S08	JJ		WI							SN54LS08	JJ		WI	SN5408	JJ		WI											
	SN74S08	JJ	NI								SN74LS08	JJ	NI		SN7408	JJ	NI												
FAIRCHILD	FMS408/FMS508	DC		FC	FMS4H08/FMS5H08	D-I		FD	FMS4LS08/FMS5LS08	DD		FD	FMS408/FMS5N08	DI		FI													
	FC7408/FC908	DD	DD	FE	FC74H08/FC9H08	D-I	P-I	FD	FC74LS08/FC9LS08	DD	DD	FD	FC7408/FC908	DI	P-I														
MOTOROLA					MC3101	LI		FI					MC7408																
					MC3001	LI	P-I	FI			SN74LS08			MC7408															
N.S.C.					DM54H08	JJ	NI		DM54LS08				DM5408	JJ	NI		DM54L08												
					DM74H08	JJ	NI		DM74LS08				DM7408	JJ	NI		DM74L08												
PHILIPS	N74S08				N74H08				N74LS08				N7408																
					S54H08	F(I)	A(I)	WI					S5408	F(I)	A(I)	WI													
SIGNETICS	N74S08		A		N74H08		F(I)	A(I)	N74LS08		A		N7408		F(I)	A(I)													
SIEMENS													FLH381																
FUJITSU									74LS08		M																		
HITACHI									HD74LS08		P-I		HD7408/HD2550		N	P-I													
MITSUBISHI									M74LS08		P-I		M53208		P-I														
NEC									74LS08		C		μ PB234		D-I														
TOSHIBA													TD3408		P														

Electrical Characteristics SN54LS08/SN74LS08

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
Intermittent voltage	5.5V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS08			SN74LS08			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}			-800			-800	μ A
Low-level output current I _{OL}			4			8	mA
Operating free-air temperature T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 4 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μ A
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA
I _{OS}	Short circuit output current †	V _{CC} = MAX	-20	-100	mA
I _{CCH}	Supply current	Total, outputs high	2.4	4.4	mA
I _{CCL}	Supply current	Total, outputs low	4.4	8.8	mA
I _{CC}	Supply current	Average per gate (50% duty cycle)		0.65	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2k Ω	8	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output		10	20	ns


Pin Assignment (Top View)




positive logic:

Y = AB


Schematics (each gate)



5408 CIRCUIT



7408 CIRCUIT



LS08 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate values specified under recommended operating conditions.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

• Not more than one output should be shorted at a time, and for SN54S/ SN74S, duration of output short circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5404/7404 Hex Inverter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.	SN54S04	J10		W1	SN54H04	J10		W1	SN54LS04	J10		W2	SN5404	J10		W2	SN54L04	J10		W2
FAIRCHILD	FMS4S04/FM9S04	D11			FMS4H04/FM9H04	D11		F2	FMS4LS04/FML9S04	D11		F2	FMS404/FM9N04	D11		F2	FMS4L04/FM9NL04	D11		F2
MOTOROLA	FC74S04/FC9S04	D11			FC74H04/FC9H04	D11			FC74LS04/FC9LS04	D11			FC7404/FC9N04	D11			FC74L04/FC9NL04	D11		
N.S.C.					MC3108	L11		F11	MC3008	L11		P11	MC5404	L11		F21	MC7404	L11		P21
PHILIPS	N74S04				N74H04				N74LS04				FJH241/7404							
SIGNETICS	SS4S04	F11		W1	SS4H04	F11		W2					SS404	F11		W2	N7404	F11		W2
SIEMENS	N74S04	F11		W1	N74H04	F11		W2	N74LS04	F11		A11		F11		W2				
FUJITSU									74LS04								MB418			
HITACHI	HD74S04								HD74LS04				HD7404/HD2522							
MITSUBISHI	M55S04								M74LS04				M53204							
NEC	74S04								74LS04				μPB235							
TOSHIBA																	TD3404A			

Electrical Characteristics SN54LS04/SN74LS04

absolute maximum ratings over operating free-air temperature range


Supply voltage V _{CC}	1V	Operating free-air temperature range	SN54LS04	-55°C to 125°C
Input/output	2V	Storage temperature range	SN74LS04	-55°C to 150°C

recommended operating conditions

	SN54LS04			SN74LS04			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High level output current I _{OH}			-400			-400	μA
Low level output current I _{OL}			4			4	mA
Operating free-air temperature T _A	55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IL} = V _{IL} max, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OL} = 4mA		0.4	V	
I _I	Input current at maximum input voltage	V _{CC} - MAX, V _I = 1V		0.1	mA	
I _{IH}	High-level input current	V _{CC} - MAX, V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} - MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current *	V _{CC} - MAX	54LS Family	-20	-100	mA
I _{CC1}	Supply current	V _{CC} - MAX	74LS Family	-20	-100	mA
I _{CC2}	Supply current	V _{CC} - MAX	Total, outputs high	1.2	2.4	mA
I _{CC3}	Supply current	V _{CC} - MAX	Total, outputs low	3.6	6.6	mA
I _{CC4}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ		9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			10	15	ns



Schematics (each gate)

Input clamp diodes not on SN54LS04/SN74LS04 circuits.

'04, 'L04 CIRCUITS

'LS04 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5402/7402 Quadruple 2-Input Positive-NOR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL										
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package									
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF							
T. I.	SN54S02	J	Q		WP						SN54LS02	J	Q		WI	SN5402	J	Q		W2	SN54L02	J	Q		Y	Q	
	SN74S02	J	Q		NQ						SN74LS02	J	Q		NQ	SN7402	J	Q		NQ	SN74L02	J	Q		Y	Q	
FAIRCHILD	FMS4502/FMS502	D	D		FD						FMS4LS02/FMS5LS02	D	D		FD	FMS402/FMS502	D	D		FD							
	FC74502/FC3502	D	D		FD						FC74LS02/FC3LS02	D	D		FD	FC7402/FC302	D	D		FD							
MOTOROLA																MC5402	L	Q		Q							
											SN74LS02	P	Q			MG7402	L	Q		Q							
N. S. C.											DM54LS02	J	Q		NQ	DM5402	J	Q		NQ	DM54L02	J	Q		Y	Q	
											DM74LS02	J	Q		NQ	DM7402	J	Q		NQ	DM74L02	J	Q		Y	Q	
PHILIPS	N74S02	Q									N74LS02	Q				FJH221/7402				Q							
																S5402	F	Q		W2							
SIGNETICS	N74S02	A	E								N74LS02	A	E			N7402	F	Q		W2							
SIEMENS																FLH191				Q							
FUJITSU											74LS02	M	T			MD417	Q			M							
HITACHI	HD74S02	P	S								HD74LS02	P	S			HD7402/HD2511	P	S		Q							
MITSUBISHI											M74LS02	P	S			M53202				Q							
NEC															μPB232	Q				Q							
TOSHIBA															TD3402A	P	Q										

Electrical Characteristics SN54LS02/SN74LS02

absolute maximum ratings over operating free-air temperature range

Supply voltage VCC	7V	Operating free-air temperature range	SN54LS02	-55°C to 125°C
Input voltage	7V		SN74LS02	0°C to 10°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS02			SN74LS02			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current IOH			-420			-400	mA
Low-level output current IOL			4			8	mA
Operating free-air temperature, TA	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _I L = V _I L max, I _O H = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _I H = 2V, I _O L = 4mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _I H	High-level input current	Data inputs, V _{CC} = MAX, V _I H = 2.7V		20	μA	
I _I L	Low-level input current	Data inputs, V _{CC} = MAX, V _I L = 0.4V		0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} = MAX, 54LS Family	-20	-100	mA	
		74LS Family	-20	-100	mA	
I _{CC} H	Supply current	V _{CC} = MAX, Total outputs high	1.6	3.2	mA	
I _{CC} L	Supply current	V _{CC} = MAX, Total outputs low	2.8	5.4	mA	
I _{CC}	Supply current	V _{CC} = 5V, Average per gate (50% duty cycle)		0.55	mA	
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ		10	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			10	15	ns

Pin Assignments (Top View)




positive logic:
Y = A + B


Schematics (each gate)




202 CIRCUIT



702 CIRCUIT



1S02 CIRCUIT



1L02 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
§ Not more than one output should be shorted at a time, and for SN54S/SN74S, duration of output short-circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TOSHIBA

8,192 WORD x 8 BIT UV ERASABLE AND ELECTRICALLY PROGRAMMABLE READ ONLY MEMORY

N-CHANNEL SILICON STACKED GATE MOS

TMM2764D TMM2764D-2


DESCRIPTION

The TMM2764D is a 8192 word x 8 bit ultraviolet light erasable and electrically programmable read only memory. For read operation, the TMM2764D's access time is 200 ns, and the TMM2764D operates from a single 5-volt power supply and has low power standby mode which reduces the power dissipation without increasing access time. The standby mode is achieved by applying a TTL-high level signal to the CE input. The maximum active current is 120mA

FEATURES

- Single 5-volt power supply
- Fast access time : TMM2764D 250 ns
TMM2764D-2 200 ns
- Power dissipation :
120 mA (active current) Max.
35 mA (standby current) Max.
- Low power standby mode : CE

PIN CONNECTION



PIN NAMES

A ₀ ~ A ₁₂	Address Inputs
O ₀ ~ O ₇	Outputs (Inputs)
CE	Chip Enable Input
OE	Output Enable Input
PGM	Program Control Input
N.C.	No Connection
V _{pp}	Program Supply Voltage
V _{cc}	V _{cc} Supply Voltage (+5V)
GND	Ground


and the maximum standby current is 35mA.

For program operation, the programming is achieved by applying a 50ms active TTL low program pulse to the PGM input, and it is possible to program sequentially individually, or at random.

The TMM2764D is fabricated with the N-channel silicon double layer gate MOS technology and is packaged in a standard 28 pin dual in-line-ceramic package.

- Output buffer control : OE
- Fully static operation
- Programs with one 50 ms pulse
- Single location programming
- Three state outputs
- Inputs and outputs TTL compatible
- Pin compatible with i2764 and ROM TMM2364P

BLOCK DIAGRAM



MODE SELECTION

Mode	Pin	PGM (27)	CE (20)	OE (22)	V _{pp} (1)	V _{cc} (28)	O ₀ ~ O ₇ (11~13, 15~19)	Power
Read		H	L	L	5V	5V	Data Out	
Output Deselect		•	•	H	5V	5V	High Impedance	Active
Standby		•	H	•	5V	5V	High Impedance	Standby
Program		L	L	•	5V	5V	Data in	
Program Inhibit		•	H	•	5V	21V	High Impedance	Active
Program Verify		H	L	H	5V	5V	High Impedance	
		H	L	L	5V	5V	Data Out	

Note: • H or L

MAXIMUM RATINGS

SYMBOL	ITEM	RATING	UNIT
V _{CC}	V _{CC} Power Supply Voltage	-0.6 ~ 7.0	V
V _{PP}	Program Supply Voltage	-0.6 ~ 22.0	V
V _{IN}	Input Voltage	-0.6 ~ 7.0	V
V _{OUT}	Output Voltage	-0.6 ~ 7.0	V
P _D	Power Dissipation	1.5	W
T _{SOLDER}	Soldering Temperature - Time	260 · 10	°C · sec
T _{STRG.}	Storage Temperature	-65 ~ 125	°C
T _{OPR.}	Operating Temperature	0 ~ 70	°C

READ OPERATION

D.C. RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
V _{IH}	Input High Voltage	2.0	-	V _{CC} + 1.0	V
V _{IL}	Input Low Voltage	-0.3	-	0.8	V
V _{CC}	V _{CC} Power Supply Voltage	4.75	-	5.25	V
V _{PP}	V _{PP} Power Supply Voltage	2.0	V _{CC}	V _{CC} + 0.6	V

D.C. and OPERATING CHARACTERISTICS

(T_a = 0 ~ 70°C, V_{CC} = 5V ± 5% Unless otherwise noted)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
I _{LI}	Input Current	V _{IN} = 0 ~ V _{CC}	-	-	± 10	μA
I _{CC1}	Supply Current (Standby)	CE = V _{IH}	-	-	35	mA
I _{CC3}	Supply Current (Active)	CE = V _{IL}	-	-	120	mA
V _{OH}	Output High Voltage	I _{OH} = -400μA	2.4	-	-	V
V _{OL}	Output Low Voltage	I _{OL} = 2.1mA	-	-	0.4	V
I _{PP1}	V _{PP} Current	V _{PP} = 0 ~ V _{CC} + 0.6	-	-	± 10	μA
I _{LO}	Output Leakage Current	V _{OUT} = 0.4 ~ V _{CC}	-	-	± 10	μA

A.C. CHARACTERISTICS

($T_a = 0 \sim 70^\circ\text{C}$, $V_{CC} = 5\text{V} \pm 5\%$, $V_{PP} = 2.0\text{V} \sim V_{CC} + 0.6\text{V}$, Unless otherwise noted)

SYMBOL	PARAMETER	CONDITIONS	TMM2764D-2		TMM2764D		UNIT
			MIN.	MAX.	MIN.	MAX.	
t_{ACC}	Address Access Time	$\overline{CE} = \overline{OE} = V_{IL}$, $\overline{PGM} = V_{IH}$	—	200	—	250	ns
t_{CE}	\overline{CE} to Output Valid	$\overline{OE} = V_{IL}$, $\overline{PGM} = V_{IH}$	—	200	—	250	ns
t_{OE}	\overline{OE} to Output Valid	$\overline{CE} = V_{IL}$, $\overline{PGM} = V_{IH}$	—	70	—	100	ns
t_{PGM}	\overline{PGM} to Output Valid	$\overline{OE} = \overline{CE} = V_{IL}$	—	70	—	100	ns
t_{DF1}	\overline{CE} to Output in High-Z	$\overline{OE} = V_{IL}$, $\overline{PGM} = V_{IH}$	0	60	0	90	ns
t_{DF2}	\overline{OE} to Output in High-Z	$\overline{CE} = V_{IL}$, $\overline{PGM} = V_{IH}$	0	60	0	90	ns
t_{DF3}	\overline{PGM} to Output in High-Z	$\overline{OE} = \overline{CE} = V_{IL}$	0	60	0	90	ns
t_{OH}	Output Data Hold Time	$\overline{CE} = \overline{OE} = V_{IL}$, $\overline{PGM} = V_{IH}$	0	—	—	—	ns

A.C. Test Conditions


- Output Load : 1 TTL Gate and $C_L = 100\text{pF}$
- Input Pulse Rise and Fall Times : 10ns Max.
- Input Pulse Levels : 0.8V to 2.2V
- Timing Measurement Reference Level : Inputs 1V and 2V, Outputs 0.8V and 2.0V

CAPACITANCE * ($T_a = 25^\circ\text{C}$, $f = 1\text{MHz}$)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
C_{IN}	Input Capacitance	$V_{IN} = 0\text{V}$	—	4	6	pF
C_{OUT}	Output Capacitance	$V_{OUT} = 0\text{V}$	—	8	12	pF

* This parameter is periodically sampled and is not 100% tested.

TIMING WAVEFORMS (READ)



PROGRAM OPERATION

D.C. RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
V _{IH}	Input High Voltage	2.0	–	V _{CC} + 1.0	V
V _{IL}	Input Low Voltage	–0.3	–	0.8	V
V _{CC}	V _{CC} Power Supply Voltage	4.75	5.0	5.25	V
V _{PP}	V _{PP} Power Supply Voltage	20.5	21.0	21.5	V

D.C. and OPERATING CHARACTERISTICS (T_a = 25 ± 5°C, V_{CC} = 5V ± 5%, V_{PP} = 21V ± 0.5V)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
I _{LI}	Input Current	V _{IN} = 0 ~ V _{CC}	–	–	± 10	μA
V _{OH}	Output High Voltage	I _{OH} = –400 μA	2.4	–	–	V
V _{OL}	Output Low Voltage	I _{OL} = 2.1 mA	–	–	0.4	V
I _{CC}	V _{CC} Supply Current	–	–	–	120	mA
I _{PP2}	V _{PP} Supply Current	V _{PP} = 21.5V	–	–	30	mA

A.C. PROGRAMMING CHARACTERISTICS (T_a = 25 ± 5°C, V_{CC} = 5V ± 5%, V_{PP} = 21V ± 0.5V)


SYMBOL	PARAMETER	CONDITIONS	MIN.	Typ.	MAX.	UNIT
t _{AS}	Address Setup Time	–	2	–	–	μs
t _{AH}	Address Hold Time	–	2	–	–	μs
t _{CES}	CE Setup Time	–	2	–	–	μs
t _{CEH}	CE Hold Time	–	2	–	–	μs
t _{DS}	Data Setup Time	–	2	–	–	μs
t _{DH}	Data Hold Time	–	2	–	–	μs
t _{PS}	PGM Setup Time	–	2	–	–	μs
t _{PH}	PGM Hold Time	–	2	–	–	μs
t _{OES}	OE Setup Time	–	2	–	–	μs
t _{VS}	V _{PP} Setup Time	–	2	–	–	μs
t _{PW}	Program Pulse Width	PGM = CE = V _{IL}	45	50	55	ns
t _{CP}	Program Recovery Time	–	0	–	–	μs
t _{PRT}	Program Pulse Rise Time	–	5	–	–	ns
t _{PFT}	Program Pulse Fall Time	–	5	–	–	ns
t _{CE}	CE to Output Valid	–	–	–	250	ns
t _{OE}	OE to Output Valid	–	–	–	100	ns
t _{DF1}	CE to Output in High Z	OE = V _{IL}	–	–	90	ns
t _{DF2}	OE to Output in High Z	CE = V _{IL}	–	–	90	ns

A.C. Test Conditions


- Output Load : 1TTL Gate and C_L (100 pF)
- Input Pulse Rise and Fall Times : 10ns Max.
- Input Pulse Levels : 0.8 ~ 2.2V
- Timing Measurement Reference Level : Input 1V and 2V ; Output 0.8V and 2.0V

TIMING WAVEFORMS (PROGRAM)

PROGRAM OPERATION 1. ($V_{pp} = 21V \pm 0.5V$)



PROGRAM OPERATION 2. ($V_{pp} = 21V \pm 0.5V$)



- Note:
1. V_{CC} must be applied simultaneously or before V_{pp} and cut off simultaneously or after V_{pp} .
 2. Removing the device from socket and setting the device in socket with $V_{pp} = 21V$ may cause permanent damage to the device.
 3. The V_{pp} supply voltage is permitted up to 22V for program operation, so the voltage over 22V should not be applied to the V_{pp} terminal.
When the switching pulse voltage is applied to the V_{pp} terminal, the over-shoot voltage of its pulse should not be exceeded 22V.

ERASURE CHARACTERISTICS

The TMM2764D's erasure is achieved by applying shortwave ultraviolet light which has a wavelength of 2537Å (Angstroms) to the chip through the transparent window. Then integrated dose (Ultraviolet light intensity [W/cm^2] x exposure time [sec.]) for erasure should be a minimum of 15 [$\text{W. sec}/\text{cm}^2$].

When the Toshiba sterilizing lamp GL-15 is used and the device is exposed at a distance of 1 cm from the lamp surface, the erasure will be achieved within 60 minutes. And using commercial lamps whose ultraviolet light intensity is a 12000 [$\mu\text{W}/\text{cm}^2$] will

reduce the exposure time to about 20 minutes. (In this case, the integrated dose is 12000 [$\mu\text{W}/\text{cm}^2$] x (20 x 60) [sec] \cong 15 [$\text{W. sec}/\text{cm}^2$].)

The TMM2764D's erasure begins to occur when exposed to light with wavelength shorter than 4000 Å. The sunlight and the fluorescent lamps will include 3000 ~ 4000 Å wavelength components. Therefore when used under such lighting for extended periods of time, the opaque seals - Toshiba EPROM Protect Seal AC901 - are available.

OPERATION INFORMATION

The TMM2764D's six operation modes are listed in the following table. Mode selection can be achieved by applying TTL level signal to all inputs. In the read

operation mode, a single 5V power supply is required and the levels required for all inputs are TTL.

		PGM (27)	$\overline{\text{CE}}$ (20)	$\overline{\text{OE}}$ (22)	V_{PP} (1)	V_{CC} (28)	$O_0 \sim O_7$ (11 ~ 13, 15 ~ 19)	Power
READ OPERATION ($T_a = 0 \sim 70^\circ\text{C}$)	Read	H	L	L	5V	5V	Data Out	Active
	Output Deselect	.	.	H			High Impedance	Active
	Standby	.	H	.			High Impedance	Standby
PROGRAM OPERATION ($T_a = 25 \pm 5^\circ\text{C}$)	Program	L	L	.	21V	5V	Data In	Active
	Program	.	H	.			High Impedance	Active
	Inhibit	H	L	H			High Impedance	Active
	Program Verify	H	L	L			Data Out	Active

Note: H: V_{IH} , L: V_{IL} , .: V_{IH} or V_{IL}

READ MODE

The TMM2764D has three control functions. The chip enable ($\overline{\text{CE}}$) controls the operation power and should be used for device selection.

The output enable ($\overline{\text{OE}}$) and the program control ($\overline{\text{PGM}}$) control the output buffers, independent of device selection.

Assuming that $\overline{\text{CE}} = \overline{\text{OE}} = V_{IL}$ and $\overline{\text{PGM}} = V_{IH}$, the output data is valid at the outputs after address access time from stabilizing of all addresses.

The $\overline{\text{CE}}$ to output valid (t_{CE}) is equal to the address access time (t_{ACC}).

Assuming that $\overline{\text{CE}} = V_{IL}$, $\overline{\text{PGM}} = V_{IH}$ and all addresses are valid, the output data is valid at the outputs after t_{OE} from the falling edge of $\overline{\text{OE}}$.

And assuming that $\overline{\text{CE}} = \overline{\text{OE}} = V_{IL}$ and all addresses are valid, the output data is valid at the outputs after t_{PGM} from the rising edge of $\overline{\text{PGM}}$.

OUTPUT DESELECT MODE

Assuming that $\overline{CE} = V_{IH}$ or $\overline{OE} = V_{IH}$, the outputs will be in a high impedance state. So two or more TMM2764D can be connected together on a common

bus line. When \overline{CE} is decoded for device selection, all deselected devices are in low power standby mode.

STANDBY MODE

The TMM2764D has a low power standby mode controlled by the \overline{CE} signal. By applying a TTL high level to the \overline{CE} input, the TMM2764D is placed in the standby mode which reduce the operating current

from 120mA to 35mA, and then the outputs are in a high impedance state, independent of the \overline{OE} and the PGM inputs.

PROGRAM MODE

Initially, when received by customers, all bits of the TMM2764D are in the "1" state which is erased state.

Therefore the program operation is to introduce "0s" data into the desired bit locations by electrically programming.

The TMM2764D is set up in the program operation mode when applied the program voltage (+21V) to the V_{pp} terminal under $\overline{CE} = \overline{PGM} = \overline{OE} = V_{IH}$.

The program operation occurs during the overlap of the \overline{CE} low and the \overline{PGM} low. Then the programming is achieved by applying a 50ms (t_{PW}) active low

program pulse to the \overline{CE} or the \overline{PGM} input after the addresses and data are stable.

This program pulse should be a single pulse with 50ms pulse width per address word, and its maximum value is 55ms.

The levels required for all inputs are TTL.

The TMM2764D can be programmed any location at anytime — either individually, sequentially, or at random.

The TMM2764D should not be programmed with D.C. signal applied to both \overline{CE} and \overline{PGM} inputs.

PROGRAM VERIFY MODE


The verify mode is to check that the desired data is correctly programmed on the programmed bits.

The verify is accomplished with \overline{OE} and \overline{CE} at V_{IL} and \overline{PGM} at V_{IH} .

PROGRAM INHIBIT MODE

Under the condition that the program voltage (+21V) is applied to V_{pp} terminal, a high level \overline{CE} or \overline{PGM} input inhibits the TMM2764D from being programmed. Programming of two or more TMM2764Ds in parallel with different data is easily accomplished.

That is, all inputs except for \overline{CE} or \overline{PGM} may be commonly connected, and a TTL low level program pulse is applied to the \overline{CE} and \overline{PGM} of the desired device only and TTL high level signal is applied to the other devices.



CMOS 8192-Word by 8-Bit LSI Static RAM

Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 28-pin configuration
- Input address buffers gated off with chip disable
- Fast access time: $t_{AA}=150\text{ ns}/120\text{ ns}$ (CDM6264-3/CDM6264-4)
- Low standby and operating power: $I_{OOS1}=2\ \mu\text{A}$ typical, $I_{OPER2}=40\text{ mA}$ maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating): 0° to 70°C

The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V. Either chip enable ($\overline{\text{CE1}}$ or CE2), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable (OE) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 28-lead, hermetic, dual-in-line side-brazed ceramic (D suffix) and in 28-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

TRUTH TABLE

$\overline{\text{CE1}}$	CE2	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A0 TO A12	MODE	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = HORL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6264

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V _{DD}): (Voltage referenced to V _{SS} terminal)	-0.3 to +1
INPUT VOLTAGE RANGE, ALL INPUTS	-0.3 to +1
POWER DISSIPATION PER PACKAGE (P _D): For T _A = 0° to +60°C (PACKAGE TYPE E)	500 mW
For T _A = +60° to +70°C (PACKAGE TYPE E)	Derate Linearly at 8 mW/°C to 420 mW
For T _A = 0° to +70°C (PACKAGE TYPE D)	
DEVICE DISSIPATION PER OUTPUT TRANSISTOR For T _A = FULL PACKAGE-TEMPERATURE RANGE	500 mW
OPERATING-TEMPERATURE RANGE (T _A): PACKAGE TYPE D	100 mW
PACKAGE TYPE E	0 to +70°
STORAGE TEMPERATURE RANGE (T _{stg})	0 to +10°
LEAD TEMPERATURE (DURING SOLDERING): At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max	-55 to +125°
	+265°

OPERATING CONDITIONS at T_A = 0 to +70°C

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges

CHARACTERISTIC	LIMITS			UNITS
	ALL TYPES			
	MIN.		MAX.	
DC Operating Voltage Range		4.5	5.5	V
Input Voltage Range	V _{IL}	2.2	V _{DD} + 0.3	
Input Signal Rise or Fall Time ^Δ	t _r , t _f	-0.3	0.8	
			5	μs

^Δ Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode.

STATIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70°C, V_{DD} = 5 V ± 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS		
		ALL TYPES					
		Min.	Typ.*	Max.			
Standby Device Current	I _{DDS}	CE1=V _{IL} or CE2=V _{IL}	—	1.5	3	mA	
	I _{DD1}	CE1=CE2 ≥ V _{DD} -0.2 V or CE2 ≤ 0.2 V	—	2	100		
Output Voltage Low Level	V _{OL} Max.	I _{OL} =2.1 mA	—	—	0.4	V	
		I _{OL} =1 μA	—	0.1	—		
Output Voltage High Level	V _{OH} Min.	I _{OH} =-1 mA	2.4	—	—	V	
		I _{OH} =-1 μA	—	V _{DD} -0.1	—		
Input Leakage Current	I _{IN} Max.	V _{IN} =0 V to V _{DD}	—	±0.1	±2	μA	
3-State Output Leakage Current	I _{OUT}	V _{IO} =0 V to V _{DD}	—	±0.5	±2	μA	
Operating Device Current	I _{OPERD} ^φ	V _{IN} =V _{IL} , V _{IH}	I _{CPD} =1 μs	—	4.5	9	mA
			I _{CPD} =120 ns	—	22.5	45	
			V _{IN} =0.2 V, V _{DD} =0.2 V	I _{CPD} =1 μs	—	2	
	I _{CPD} =120 ns	—	20	40			
Input Capacitance	C _{IN}	V _{IN} =0 V, f=1 MHz, T _A =25°C	—	4	6	pF	
Output Capacitance	C _{IO}	V _{IO} =0 V, f=1 MHz, T _A =25°C	—	6	8	pF	

*Typical values are for T_A=25°C and nominal V_{DD}.

^φOutputs open circuited.

Random-Access Memories (RAMs)

CDM6284

GENERAL DESCRIPTIONS

- A16 (Address Inputs):** These inputs must be stable prior to a write operation, but may change asynchronously during read functions.
- I/O1-I/O8:** 8-bit tristate data bus.
- $\overline{CE1}$, $\overline{CE2}$ (Chip Enable):** Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.
- \overline{OE} (Output Enable):** Enables tristate outputs if $\overline{CE1}$ and $\overline{CE2}$ are valid and \overline{WE} is high.
- \overline{WE} (Write Enable):** Enables Write function, if $\overline{CE1}$ and $\overline{CE2}$ are valid. \overline{WE} will dominate if both \overline{WE} and \overline{OE} are low (i.e., the bus will be tristated and a Write will occur).
- V_{DD} , V_{SS} :** Power supply connections.

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$, $V_{DD} = 5\text{ V} \pm 10\%$, $t_{PL}, t_r = 10\text{ ns}$; $C_L = 100\text{ pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6284-3		CDM6284-4		
		MIN. †	MAX.	MIN. †	MAX.	
Read Cycle Times, See Fig. 2						
Read Cycle Time	t_{RC}	150	—	120	—	ns
Address Access Time	t_{AA}	—	150	—	120	
Chip Enable Access Time	t_{ACE1}, t_{ACE2}	—	150	—	120	
Chip Enable to Output Active	t_{CLZ1}, t_{CLZ2}	10	—	10	—	
Output Enable to Output Valid	t_{OEV}	—	70	—	60	
Output Enable to Output Active	t_{OEA}	5	—	5	—	
Chip Disable to Output "High Z"	t_{CHZ1}, t_{CHZ2}	0	70	0	50	
Output Disable to Output "High Z"	t_{OHZ}	0	60	0	40	
Output Hold from Address Change	t_{OH}	30	—	30	—	

† Time required by a limit device to allow for the indicated function.




Fig. 2 - Read-cycle timing waveforms.


CDM6264

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$, $V_{DD} = 5\text{ V} \pm 10\%$,
 Input $t_i = 10\text{ ns}$; $C_i = 100\text{ pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. [†]	MAX.	MIN. [†]	MAX.	
Write Cycle Time, See Fig. 3						
Write Cycle Time	t_{wc}	150	—	120	—	ns
Chip Enable to End of WRITE	t_{cwi}, t_{cws}	120	—	100	—	
Address Valid to End of WRITE	t_{aw}	120	—	100	—	
Address Setup Time	t_{as}	0	—	0	—	
Write Enable Width	t_{we}	100	—	80	—	
Write Recovery Time	t_{wr}	0	—	0	—	
Write to Output "High Z"	t_{whz}	—	70	—	50	
Input Data Setup Time	t_{dws}	80	—	50	—	
Input Data Hold Time	t_{dwh}	0	—	0	—	
Output Active from End of Write	t_{dwa}	10	—	10	—	

[†]Time required by a limit device to allow for the indicated function.

WRITE CYCLE 1 (CE1 CONTROL)




IN A CE1 OR CE2 CONTROLLED WRITE CYCLE, THE OUTPUT BUFFERS REMAIN IN A HIGH IMPEDANCE STATE, WHETHER CE IS HIGH OR LOW. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V. 92CM-37204

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับก Fig. 3 - Write-cycle timing waveforms. ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WRITE CYCLE 2 (CE2 CONTROL)



WRITE CYCLE 3 (WE CONTROL)




Fig. 3 - Write-cycle timing waveforms (cont'd)


CDM6264

DATA RETENTION CHARACTERISTICS at $T_A = 0$ to 70°C ; See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS	
		ALL TYPES			
		MIN.	MAX.		
Minimum Data Retention Voltage	V_{DR}	$CE1 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	2	5.5	V
Data Retention Quiescent Current	I_{DDDR}	$V_{DD} = 3\text{ V}, CE1, CE2 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	—	50	μA
Chip Disable to Data Retention Time	t_{CDR}	See Fig. 4	0	—	ns
Recovery to Normal Operation Time	t_R	See Fig. 4	t_{R0}	—	ns

* t_{R0} = Read Cycle Time.

DATA RETENTION WAVEFORM 1 (CE1 CONTROL)



DATA RETENTION WAVEFORM 2 (CE2 CONTROL)




Fig. 4 - Low V_{DD} data-retention timing waveforms. 92CM-37208

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. บริษัท ซีเอ็ดยูเคชั่น, คู่มือไอซี ไมโครโปรเซสเซอร์
พิมพ์ที่ ห.จ.ก. เอช - เอนการพิมพ์ พ.ศ. 2529
2. บริษัทซีเอ็ดยูเคชั่น, คู่มือไอซีซีพ ซีพพอร์ท และหน่วยความจำ
พิมพ์ที่ ห.จ.ก. เอช - เอนการพิมพ์ พ.ศ. 2529
3. Lance A Leven Thai, Z-80 Assembly language Programming,
Mc Graw - Hill, 1986.
4. บริษัท เอ็มแอนด์อี., วารสารเทคนิค ตุลาคม-พฤศจิกายน พ.ศ. 2529
สิงหา-กันยายน พ.ศ. 2529
5. Steve Ciarcia, วารสาร Byte July 1985, June 1985.
6. ศูนย์ภาษา Computer, การใช้งาน Z80