



ปีการศึกษา 2530


PROGRAMMABLE WAVEFORM GENERATOR

โดย

อนุภูม สุจิตต์ชัย

อาจารย์ที่ปรึกษา

ดร. กนก เจนจิระพงศ์เวช



ปริญญานิพนธ์ปีการศึกษา 2530

ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง PROGRAMMABLE WAVEFORM GENERATOR

ผู้จัดทำ นาย อนุภูล สุจิตต์ชัย เลขประจำตัว 293118

..... อาจารย์ที่ปรึกษา

(.....)

..... อาจารย์ที่ปรึกษา

(.....)

..... อาจารย์ที่ปรึกษา

(.....)

## PROGRAMMABLE WAVEFORM GENERATOR

อนุกุล สุจิตต์ชัย

คร.กนก เจนจิระพงศ์เวช อาจารย์ที่ปรึกษา

ปีการศึกษา 2530

### บทคัดย่อ

การกำเนิดสัญญาณรูปต่าง ๆ นั้น ส่วนมากมักจะใช้วงจรแบบลิเนียร์ (Linear) ในการสร้างสัญญาณรูปต่าง ๆ ขึ้นมา ถ้าต้องการสร้างสัญญาณซึ่งมีรูปร่างแตกต่างไปจากเดิมก็ต้องสร้างวงจรใหม่ขึ้นมาอีก ทำให้ไม่สะดวกในการนำไปใช้งาน ดังนั้นการกำเนิดสัญญาณโดยใช้ข้อมูลทางดิจิทัล (Digital) จึงถูกนำมาใช้การกำเนิดสัญญาณโดยวิธีนี้จะสามารถกำเนิดสัญญาณที่มีลักษณะอย่างใดก็ตามความต้องการก็ได้ โดยการเก็บข้อมูลของรูปร่างสัญญาณนั้นในหน่วยความจำสัญญาณที่กำเนิดขึ้นมาโดยวิธีนี้ จะมีความเที่ยงตรงและมีเสถียรภาพดีกว่าสัญญาณที่สร้างจากวงจรแบบลิเนียร์ด้วย

## PROGRAMMABLE WAVEFORM GENERATOR

ANUKOON SUTJARITSUNCHAI

DR.KANOK JENJIRAPONGVEIG ADVISOR

1987

### ABSTRACT

The generation of signal always generate by linear circuit, and this method must be change an element when we want to generate a new signal. It not convenience for pratical. The generation of signal by digital is a way to solution this problem. An arbitrary waveform can create by storedata in memory. The signal that generate by digital method is higher accurary and stability than signal from linear circuit.

## สารบัญ


บทที่ 1 บทนำ .....	1
บทที่ 2 หน่วยนับจำนวน .....	3
บทที่ 3 หน่วยความจุ .....	8
บทที่ 4 หน่วยแปลงสัญญาณดิจิทัลเป็นอนาลอก .....	11
บทที่ 5 ทฤษฎีและหลักการ .....	16
บทที่ 6 การคำนวณและการสร้าง .....	21
บทที่ 7 การทดลองและผลของการทดลอง .....	28
สรุปผลการทดลอง .....	34
หนังสืออ้างอิง .....	35
ข้อมูลของไอซีที่ใช้ในการทดลอง .....	36

บทที่ 1

บทนำ

ในปัจจุบันการกำเนิดสัญญาณที่มีรูปร่างแปลก ๆ ซึ่งได้มาจากการคำนวณเพื่อนำไปใช้ในการทดสอบระบบต่าง ๆ มีความจำเป็นมากขึ้น การสร้างสัญญาณเหล่านี้โดยใช้วงจรลึ้นยอร์นั้นทำได้ยาก ไม่เหมาะในการที่จะเปลี่ยนแปลงหรือกำเนิดสัญญาณแบบอื่น ๆ ขึ้นมาใหม่ การกำเนิดสัญญาณโดยใช้ข้อมูลทางดิจิทัลจึงถูกนำมาใช้แทน ในโครงงานนี้จะเป็นการทดลองสร้างเครื่องกำเนิดสัญญาณแบบนี้ขึ้นมา

Programmable waveform generator จะอาศัยหลักการของการเปลี่ยนข้อมูลทางดิจิทัล (Digital) ไปเป็นค่าทางอนาล็อก (Analog) ซึ่งข้อมูลทางดิจิทัลจะอยู่ในรูปของเลขฐานสอง (Binary number) เก็บอยู่ในหน่วยความจำ (Memory) โดยจะมีหน่วยนับจำนวน (Binary counter) เป็นตัวนับแอดเดรส (Address) ของหน่วยความจำ หลังจากนั้นข้อมูลที่ออกจากหน่วยความจำก็จะถูกแปลงเป็นค่าทางอนาล็อกโดยหน่วยแปลงดิจิทัลเป็นอนาล็อก (Digital to Analog Converter : DAC)



รูปที่ 1 แสดงบล็อกไดอะแกรม (Block diagram) ของ

Programmable waveform generator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากบล็อกโคอะแกรมในรูปที่ 1 เป็นบล็อกโคอะแกรมแบบง่าย ๆ ของการกำเนิดสัญญาณโดยใช้ข้อมูลทางดิจิทัล ส่วนในรายละเอียดของแต่ละบล็อกนั้นขึ้นอยู่กับเทคนิคในการกำเนิดสัญญาณขึ้นมา ซึ่งในปริิมาณฉบับนี้จะใช้เทคนิคการสร้างที่เรียกว่าสัญญาณแทรกสอดแบบลิเนียร์ (Linear interpolation) ซึ่งเป็นเทคนิคการสร้างสัญญาณที่ตีความแบบหนึ่ง เพราะใช้ข้อมูลในการกำเนิดสัญญาณน้อย แต่ให้รูปร่างที่สมบูรณ์มีความผิดพลาด (Distortion) ที่เกิดในการสร้างสัญญาณน้อย



## บทที่ 2

### หน่วยนับจำนวน

หน่วยนับจำนวนเป็นหน่วยแรกของการกำเนิดสัญญาณโดยใช้ข้อมูลทางดิจิทัล หน่วยนี้จะรับสัญญาณนาฬิกาเข้าเพื่อที่จะนับ โดยการนับจะนับแบบเลขฐานสอง (Binary counter) หลักการของหน่วยนับจำนวนแบบเลขฐานสองก็คือจะอาศัยวงจรไบสเทเบิลมีัลติไวเบรเตอร์ (Bistable multivibrator circuit) ซึ่งมีสถานะแน่นอน 2 สถานะ วงจรนี้นิยมเรียกกันว่า วงจรฟลิปฟลอป (Flipflop circuit)



รูปที่ 2 แสดงวงจรเบื้องต้นของการนับเลขฐานสอง

จากรูปที่ 2 เป็นวงจรนับเลขฐานสอง 2 สเตท (Stage)


โดยใช้ทีฟลิปฟลอป (T-Flipflop) 2 ตัว สัญญาณนาฬิกาจะถูกป้อนให้กับขาเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุทของฟลิปฟลอปตัวแรก ( $2^0$  stage) การทำงานของทีฟลิปฟลอปก็คือ เมื่อมีสัญญาณนาฬิกาเข้ามา ที่เอาต์พุท Q จะให้สภาวะลอจิก (Logic) ตรงกันข้ามกับสภาวะลอจิกเดิม หรือที่เรียกกันว่า ท็อกเกิล (Toggle) สภาวะของเอาต์พุท Q จะมีลอจิกที่ตรงกันข้ามกับเอาต์พุท  $\bar{Q}$  คือ ถ้าเอาต์พุท Q มีลอจิกเป็น 1 (Set) ที่เอาต์พุท  $\bar{Q}$  จะมีลอจิกเป็น 0 ถ้าเอาต์พุท Q มีลอจิกเป็น 0 (Reset) ที่เอาต์พุท  $\bar{Q}$  จะมีลอจิกเป็น 1

วงจรรูปที่ 2 การทำงานของทีฟลิปฟลอปจะทำงานที่ขอบขาลงของสัญญาณนาฬิกา (Tailing edge) คือช่วงที่สัญญาณนาฬิกาเปลี่ยนจาก 1 ไป 0 ในตัวเอง ทีฟลิปฟลอปตัวแรก ( $2^0$  stage) จะให้สภาวะลอจิกที่เอาต์พุทกลับไปจากสภาวะเดิม เมื่อเจอขอบขาลงของสัญญาณนาฬิกา ผลก็คือที่เอาต์พุท Q จะได้สัญญาณที่มีความถี่ลดลงครึ่งหนึ่งของสัญญาณนาฬิกา ดังรูปที่ 3a ขาอินพุทของฟลิปฟลอปตัวที่สอง ( $2^1$  stage) จะต่อกับเอาต์พุท Q ของตัวแรก ดังนั้นที่เอาต์พุท Q ของฟลิปฟลอปตัวที่สองจะให้สัญญาณที่มีความถี่ลดลงจากสัญญาณอินพุทครึ่งหนึ่ง หรือความถี่ลดลงจากสัญญาณนาฬิกา  $1/4$  เท่า ดังรูปที่ 3b จากสัญญาณเอาต์พุทของฟลิปฟลอปทั้งสองตัวจะทำให้เกิดการนับตั้งตารางข้างล่างนี้


Input pulse	$2^1$ Output (B)	$2^0$ Output (A)
0	0	0
1	0	1
2	1	0
3	1	1

ถ้าต้องการสร้างวงจรนับหลาย ๆ สเตทก็ทำได้โดยการต่อเข้าที่พุท Q ของฟลิปฟลอปสเตทหน้าไปเป็นอินพุทของฟลิปฟลอปสเตทหลัง จำนวนการนับของหน่วยนับจำนวนที่มีจำนวนสเตทเท่ากับ  $n$  คือ  $2^n$  เช่น หน่วยนับจำนวน 4 สเตท ( $n=4$ ) จะมีจำนวนการนับเท่ากับ  $2^4 = 16$  หน่วยนับจำนวน 10 สเตท ( $n=10$ ) จะมีจำนวนการนับเท่ากับ  $2^{10} = 1024$



รูปที่ 3 แสดงการทำงานแบบที่ออกเกิดของฟลิปฟลอป

จากรูปที่ 4 เป็นวงจรนับเลขฐานสอง 4 สเตท ลักษณะการนับจะเป็น คั้งคารวางข้างล่าง จะสังเกตุการเปลี่ยนแปลงของเข้าที่พุทของแต่ละสเตทได้ตั้งให้ สเตทที่  $2^0$  จะที่ออกเกิดทุก ๆ สัณญาณนาฬิกา สเตทที่  $2^1$  จะที่ออกเกิดทุก ๆ 2 สัณญาณนาฬิกา สเตทที่  $2^2$  จะที่ออกเกิดทุก ๆ 4 สัณญาณนาฬิกา สเตทที่  $2^3$  จะ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(a)



(b)

รูปที่ 4 แสดงวงจรนับเลขฐานสอง 4 สเตจ

ที่ออกเกิดทุก ๆ 8 สัญญาณนาฬิกา จะเห็นได้ว่าสามารถจัดเป็นค่านำหนักของแต่ละสเตจได้คือ สเตจที่  $2^3$  จะมีค่าเข้าที่พุดเท่ากับ 8 สเตจที่  $2^2$  จะมีค่าเข้าที่พุดเท่ากับ 4 สเตจที่  $2^1$  จะมีค่าเข้าที่พุด 2 สเตจที่  $2^0$  จะมีค่าเข้าที่พุด 1



รูปที่ 5 แสดงสัญญาณของวงจรนับเลขฐานสอง 4 สเตจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input Pulses	$2^3$ Output (D)	$2^2$ Output (C)	$2^1$ Output (B)	$2^0$ Output (A)
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16 (or 0)	0	0	0	0


ตารางแสดงการนับขึ้นของวงจรรนับ 4 สเตท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### หน่วยความจำ

หน่วยความจำจะเป็นที่สำหรับเก็บข้อมูล หน่วยความจำ 1 เซลจะเก็บข้อมูลเลขฐานสองขนาด 1 บิต (Bit) ข้อมูลจำนวนหลาย ๆ บิตที่แน่นอนจำนวนหนึ่งเรียกว่า เวิร์ด (Word) จะต้องใช้หน่วยความจำหลาย ๆ เซลมาประกอบกันมาเก็บเอาไว้ ดังนั้นขนาดของหน่วยความจำจะวัดได้เป็นจำนวนบิต หรือ ไบท์ (Byte) โดย 1 ไบท์จะเท่ากับ 8 บิต




รูปที่ 6 แสดงโครงสร้างของตระกูลหน่วยความจำ

หน่วยความจำจะอยู่ในรูปของไอซี (IC) ซึ่งสามารถแบ่งออกได้ตามลักษณะของโครงสร้างของมันดังรูปที่ 6 การสร้างหน่วยความจำจะแบ่งได้เป็น 2 ชนิดคือ รอม (ROM : Read Only Memory) และ แรม (RAM : Random Access Memory) รอมจะเป็นหน่วยความจำที่เก็บข้อมูลอย่างถาวร แม้จะไม่มีไฟเลี้ยงก็ตาม โดยปกติแล้วรอมจะถูกโปรแกรมข้อมูลมาจากโรงงานที่เราเรียกเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ว่า มาว้รอม (Masked ROM) แต่ก็มีรอมที่สามารถมาโปรแกรมเองได้ที่เรียกว่า พรอม (PROM : Programmable ROM) แต่ก็สามารถโปรแกรมได้เพียงครั้งเดียวเท่านั้น ดังนั้นจึงมีรอมแบบที่สามที่เรียกว่า อีพรอม (EPROM : Erasable Programmable ROM) ซึ่งสามารถโปรแกรมข้อมูลลงบนตัวอีพรอมได้เองในการลบข้อมูลก็ใช้แสงอุลตราไวโอเล็ต (Ultraviolet) สำหรับลบข้อมูล

หน่วยความจำอีกชนิดหนึ่งเรียกว่า แรม จะสามารถเก็บข้อมูลไว้ได้ขณะที่มีไฟเลี้ยงอยู่เท่านั้น หน่วยความจำแบบนี้แบ่งเป็น 2 ชนิดคือ แบบสแตติก (Static) และ แบบไดนามิก (Dynamic) แรมแบบไดนามิกจะมีขนาดเล็กกว่าส่วนหน่วยความจำแบบแมกเนติกคอร์ (Magnetic-core memory) การเก็บข้อ



รูปที่ 7 แสดงโครงสร้างของหน่วยความจำ

มูลโดยใช้อ่านจากแม่เหล็ก ข้อมูลจะคงอยู่เมื่อไม่มีไฟเลี้ยงเหมือนกับบวอม แต่ก็สามารถที่จะเขียนข้อมูลลงไปใหม่ได้เหมือนกับแรม

จากรูปที่ 7 เป็นโครงสร้างของหน่วยความจำ สายแอดเดรส (Address line) จะมีไว้สำหรับเลือกตำแหน่งในหน่วยความจำที่จะอ่าน (Read) หรือเขียน (Write) ข้อมูล ส่วนสายค่า (Data line) จะเป็นที่ผ่านของข้อมูลที่จะเข้าหรือออกจากหน่วยความจำ ซึ่งการผ่านเข้าออกของข้อมูลนี้จะถูกควบคุมด้วยสัญญาณควบคุมการอ่าน-เขียน (Read/write control signal)




## บทที่ 4

### หน่วยแปลงสัญญาณดิจิทัลเป็นอนาลอก

หน่วยนี้จะมีสวิทช์ที่ควบคุมด้วยระดับลอจิก ซึ่งมีจำนวน  $n$  ชุดเท่ากับจำนวนบิตของเลขฐานสอง สวิทช์เหล่านี้จะตัดต่อแรงดันอ้างอิง (Voltage reference) ขนาดหนึ่งเท่ากับค่าความต้านทาน (Resistor) ที่น้ำหนัก (Weight) ต่ำทาน จะเท่ากับน้ำหนักแต่ละบิตของเลขฐานสอง

#### 4.1 ดีเอซีแบบไบนารีเวทแลดเดอร์ (Binary weight ladder)

การจี้ควจรจะมีลักษณะดังรูป สวิทช์  $s_1 - s_4$  จะถูกควบคุมการเปิดปิดด้วยรหัสดิจิทัล 0 หรือ 1 เพื่อตัดต่อแรงดันอ้างอิงเข้ากับวงจร ค่าของความต้านทานจะมีค่าเป็นสัดส่วนกันคือ  $R, 2R, 4R, 8R$  ตัวอย่างในกรณี วงจรดีเอซีขนาด 4 บิต จะใช้ค่าความต้านทานเป็น  $10K, 20K, 40K, 80K$  เป็นต้น




รูปที่ 8 แสดงวงจรดีเอซี แบบไบนารีเวทแลดเดอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความต้านทานที่เวทตามค่าของเลขฐานสอง ที่มีค่าเป็น 1, 2, 4, 8 เท่าจะทำให้กำลังขยาย (Gain) ของวงจรมีค่าเป็น  $-1/8, -1/4, -1/2, -1$  ถ้าเราให้แรงดันอ้างอิงเท่ากับ 10 โวลต์ ถ้าสวิตช์ทุกตัวเปิดวงจร (Open) จะไม่มีอินพุตเข้ามาที่ออปแอมป์ (Op-amp) ที่เข้าที่พุทจะมีค่าศูนย์โวลต์ ถ้าปิดสวิตช์ (Close) บิต 0 ค่าแรงดันอ้างอิง 10 โวลต์จะผ่านความต้านทาน  $8R$  เข้าสู่อินพุทของออปแอมป์ ที่เข้าที่พุทจะมีค่าโวลต์เต็ม 1.25 โวลต์ (กำลังขยายของวงจรขณะนี้เท่ากับ  $-1/8$ ) ถ้าเราปิดสวิตช์บิต 1 อีกอันหนึ่ง ที่เข้าที่พุทจะมีค่าเพิ่มขึ้น 2.5 โวลต์รวมเป็น 3.75 โวลต์ ถ้าสวิตช์ทุกตัวปิดหมดจะทำให้ได้ค่าโวลต์เต็มที่เข้าที่พุทเท่ากับ  $10.0 + 5.0 + 2.5 + 1.25 = 18.75$  โวลต์


#### 4.2 ดีเอซีแบบอาร์-สองอาร์แลดเคอร์ (R-2R Ladder)

วงจรดีเอซีแบบไบนารีเวท จะมีปัญหาในการหาค่าความต้านทานที่มีค่าเป็นสัดส่วนกัน เกิดปัญหายุ่งยากในการผลิตบชิปไอซีเดียวกัน ดังนั้นวงจรดีเอซีแบบอาร์-สองอาร์แลดเคอร์จึงถูกนำมาใช้เพราะมีการจัดวงจรที่ดีกว่า




รูปที่ 9 แสดงวงจรดีเอซี แบบอาร์-สองอาร์แลดเคอร์

วงจรวจรนี้สวิทช์จะตัดต่อแรงดันอ้างอิงให้ต่อเข้ากับวงจรวจรแลคเตอร์หรือต่อวงจรวจรแลคเตอร์ให้ลงกราวด์ (Ground) ที่ขา  $2R$  จะเห็นได้ว่าสวิทช์อินพุทรีซิสเตอร์ ( $2R$ ) เมื่อมองเข้าไปจะเห็นคู่ของความต้านทานระหว่างจุดต่อ  $R-2R$  ที่ติดกันกระแสจะถูกบั่นทอนไปในอัตรา  $2/1$  ซึ่งจะสอดคล้องกับค่าน้ำหนักของเลขฐานสองดังแสดงในรูปที่ 10



รูปที่ 10 วงจรวจรแลคเตอร์ของความต้านทาน


#### 4.3 คุณสมบัติของวงจรวจรดีทูเอ




รูปที่ 11 แสดงคุณสมบัติออฟเซตของดีทูเอ

คุณลักษณะของวงจรถูเอที่ใช้ในการพิจารณาเลือกใช้ตัวเอที่เหมาะสม มีดังต่อไปนี้

- ออฟเซต (Offset) คือระดับของสัญญาณเอาต์พุตของวงจรถูเอ เมื่อค่าดิจิตอลทุกบิตมีค่าศูนย์ ดังรูปที่ 11
- ความเป็นเชิงเส้น (Linearity) คือค่าส่วนเบี่ยงเบนของโค้ง แสดงความสัมพันธ์ระหว่างระดับเอาต์พุต และค่าดิจิตอลของวงจรถูเอ กับเส้นตรงที่ลากต่อระหว่างจุดปลายทั้งสอง




รูปที่ 12 แสดงคุณลักษณะความเป็นเชิงเส้นของตัวเอ



รูปที่ 13 แสดงความคลาดเคลื่อนของอัตราขยายของตัวเอ

- ความคลาดเคลื่อนของอัตราขยาย (Gain error) คือค่าผลต่างความชันของโค้งความสัมพันธ์ระหว่าง ระดับอนาล็อกและค่าดิจิทัลของวงจรถูเอ ที่ควรจะเป็นทางทฤษฎีและความเป็นจริงดังรูปที่ 13

- ความเป็นโมโนโตน (Monotonicity) คือความสัมพันธ์ระหว่างระดับสัญญาณอนาล็อกและค่าดิจิทัลที่มีค่าเป็นสัดส่วนเดียวกัน ตลอดช่วงการทำงานของวงจรถูเอ ดังรูปที่ 14




รูปที่ 14 แสดงความเป็นโมโนโตนของดีเอซี

- ความเที่ยงตรง (Accuracy) คือความคลาดเคลื่อนในการเปลี่ยนค่าดิจิทัลเป็นสัญญาณอนาล็อกของวงจรถูเอ (อยู่ในเรอูบร็อยละของค่าอนาล็อกสูงสุดที่วงจรถูเอให้ออกมาได้ทางทฤษฎี)

บทที่ 5

ทฤษฎีหรือหลักการ



รูปที่ 15 แสดงบล็อกไดอะแกรมของ Programmable waveform generator ที่ใช้หลักการสร้างสัญญาณแบบแทรกสอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.

จากบล็อกโคไดอะแกรมในรูปที่ 15 เป็นบล็อกโคไดอะแกรมของการสร้างสัญญาณโดยใช้หลักการแทรกสอดแบบลิเนียร์ สามารถอธิบายรายละเอียดในแต่ละส่วนได้ดังนี้



### 1. หน่วยกำเนิดสัญญาณนาฬิกา (Oscillator)

จะทำหน้าที่กำเนิดสัญญาณสองชนิดคือ สัญญาณสแควร์เวฟ (Square waveform) และสัญญาณรูปสามเหลี่ยม (Triangle waveform) การกำเนิดสัญญาณของหน่วยนี้จะอาศัยหลักการของ การกำเนิดสัญญาณที่ถูกควบคุมโดยแรงเคลื่อนไฟฟ้า ( Voltage controlled oscillator : VCO ) สัญญาณสแควร์เวฟจะถูกส่งไปเป็นสัญญาณควบคุมการแลทช์ ( Latch ) ให้กับหน่วยบัฟเฟอร์ (Buffer) และถูกส่งไปยังวงจรถูดสองเพื่อเป็นสัญญาณนาฬิกาให้กับหน่วยนับจำนวน ส่วนสัญญาณรูปสามเหลี่ยมนั้นจะถูกส่งไปเป็นสัญญาณอ้างอิง (Reference) ให้กับหน่วยแปลงสัญญาณดิจิทัลเป็นอนาลอก

### 2. หน่วยคูณสอง (Frequency doubler)


หน่วยนี้จะทำหน้าที่ทำสัญญาณสแควร์เวฟให้มีความถี่เพิ่มขึ้นเป็นสองเท่าโดยมีหลักการดังนี้

จากรูปที่ 16 หลักการคูณความถี่แบบนี้จะใช้ออปแอมป์ (Opamp) เป็นตัวเปรียบเทียบ (Comparator) เพื่อเปรียบเทียบสัญญาณรูปสามเหลี่ยม  $T$  กับค่าของระดับไฟดิซี (DC level)  $V_a$  ที่มีค่าเท่ากับค่าเฉลี่ยของสัญญาณรูปสามเหลี่ยม ดังนั้นที่เอาต์พุตของออปแอมป์จะกำเนิดสัญญาณสแควร์เวฟ  $S_1$  และจะนำมาเอ็กซ์คลูซีฟออร์ (Exclusive-or) กับสัญญาณสแควร์เวฟ  $S$  ซึ่งมีความถี่เท่ากับสัญญาณสแควร์เวฟ  $S_1$  แต่เฟสของสัญญาณทั้งสองจะต่างกัน 90 องศา ทำให้ได้สัญญาณที่เอาต์พุตของเอ็กซ์คลูซีฟออร์มีความถี่เป็นสองเท่าของความถี่เดิมดังรูป จะสังเกตเห็นว่าสัญญาณที่คูณสองออกมาแล้ว จะมีช่วงบวกและช่วงลบของสัญญาณเท่ากัน ถ้าเราต้องการควบคุมสัญญาณที่คูณสองออกมาให้มีช่วงบวกตามต้องการจะต้องใช้หลักการคูณสองอีกแบบหนึ่ง



รูปที่ 16 แสดงหลักการคูณความถี่แบบหนึ่ง

ถ้าเราแทนแรงเคลื่อนไฟฟ้า  $V_a$  ด้วยสัญญาณสแควร์เวฟ  $S_2$  ซึ่งสัญญาณนี้ได้มาจากสัญญาณสแควร์เวฟ  $S$  ก็สามารถสร้างสัญญาณสแควร์เวฟ  $S_1$  ได้เช่นกัน  
วิธีการนี้แสดงในรูปที่ 17



รูปที่ 17 แสดงหลักการคูณสองความถี่อีกแบบหนึ่ง

### 3. หน่วยนับจำนวน (Counter)

หน่วยนี้จะรับสัญญาณนาฬิกาจากหน่วยคูณสอง เพื่อที่จะนำมหารให้เป็นการนับแบบเลขฐานสอง (Binary counter) หลักการของวงจรนับเลขฐานสองนั้นเคยอธิบายแล้วตั้งในบทที่ 2

### 4. หน่วยความจำ (Memory)

หน่วยความจำจะทำหน้าที่ ในการเก็บข้อมูลของสัญญาณที่เราต้องการจะสร้างขึ้นมา ลักษณะของหน่วยความจำได้อธิบายไว้แล้วในบทที่ 3

### 5. หน่วยบัฟเฟอร์ (Buffer)

จะมีด้วยกัน 2 ชุดคือ B1 และ B2 หน่วยนี้จะทำหน้าที่เก็บข้อมูลขนาด 1 ไบต์จากหน่วยความจำ เพื่อส่งต่อไปยังหน่วยดีเอซี หน่วยบัฟเฟอร์นี้จะ

ทำงานตามสัญญาณแลตช์ (Latch) โดยบัพเฟอร์สองตัวจะทำงานสลับกัน คือ B1 จะทำการเก็บข้อมูลของแอดเดรสแรก ส่วน B2 จะเก็บข้อมูลของแอดเดรสถัดมา การทำงานทั้งสองตัวจะทำงานสลับกันไปมาอย่างนี้ตลอด

#### 6. หน่วยดีเอซี (D/A Converter)

หน่วยนี้เรียกว่าเป็นตัวสำคัญเลยที่เดียว เพราะเป็นตัวเปลี่ยนข้อมูลทางดิจิทัลให้ไปเป็นค่าทางอนาล็อก หน่วยนี้จะมี 2 ชุดเช่นกัน โดยชุดที่ 1 จะรับข้อมูลจากบัพเฟอร์ B1 และอีกชุดหนึ่งจะรับข้อมูลจากบัพเฟอร์ B2

#### 7. หน่วยรวมสัญญาณ (Summing amplifier)

หน่วยนี้จะ เป็นหน่วยสุดท้ายในการกำเนิดสัญญาณขึ้นมา หน่วยรวมสัญญาณจะทำหน้าที่รวมสัญญาณที่ได้จากหน่วยดีเอซีทั้งสองตัว เพื่อให้เป็นสัญญาณที่ต้องการกำเนิดเพียงสัญญาณเดียว นอกจากรวมสัญญาณแล้วหน่วยนี้ยังทำการขยายสัญญาณด้วย

#### ลักษณะของข้อมูลในหน่วยความจำ


ข้อมูลในหน่วยความจำจะถูกเก็บเป็นแอดเดรสเรียงต่อกันไป ในหนึ่งแอดเดรสจะมีข้อมูลขนาด 8 บิตอยู่ ข้อมูลในหนึ่งแอดเดรสนี้จะแทนระดับของสัญญาณที่ต้องการจะกำเนิดขึ้นมาเพียง 1 จุดเท่านั้น ดังนั้นความละเอียดในการเก็บระดับของสัญญาณเมื่อเก็บเป็นข้อมูล 8 บิต จะเท่ากับ 256 ระดับ ถ้ามองเป็นค่าของเลขฐานสิบหกก็จะมีค่าอยู่ระหว่าง  $00_H - FF_H$

## บทที่ 6

### การคำนวณและการสร้าง

#### การคำนวณหาข้อมูลของสัญญาณ

ในการเก็บข้อมูลรูปร่างของสัญญาณที่จะกำเนิดขึ้นมาั้น จะต้องทำการเก็บข้อมูลของสัญญาณให้ครบคาบของสัญญาณ ซึ่งถ้าเราเก็บข้อมูลจำนวนมากก็จะทำให้สัญญาณที่กำเนิดขึ้นมา มีลักษณะที่ใกล้เคียงสัญญาณจริงมาก แต่การเก็บข้อมูลของสัญญาณมาก ๆ มีข้อเสียคือ จะต้องใช้สัญญาณนาฬิกาจำนวนมากในการกำเนิดสัญญาณ ดังนั้นในการทดลองจึงเลือกที่จะเก็บข้อมูล 128 จุดต่อสัญญาณ 1 คาบ ดังนั้นสัญญาณหนึ่งสัญญาณจะใช้เนื้อที่หน่วยความจำในการเก็บข้อมูล 128 ไบต์ด้วยกันวิธีการเก็บข้อมูลของสัญญาณ 1 คาบจะเป็นดังรูปที่ 18



รูปที่ 18 แสดงวิธีการเก็บข้อมูลของสัญญาณ 1 คาบ


จากรูปที่ 18 เป็นตัวอย่างการเก็บข้อมูลของสัญญาณชายน์ 1 คาบ ซึ่งการเก็บข้อมูลจะต้องใช้การสุ่ม (Sampling) ข้อมูลบนสัญญาณแต่ละจุดด้วยเวลาที่เท่ากันทุกจุด ดังนั้นจุดบนสัญญาณที่ต้องการเก็บคือ จุดที่ 360/จำนวนข้อมูล เช่นต้องการเก็บข้อมูลของสัญญาณรูปชายน์จำนวน 128 ค่า ดังนั้นจะต้องเก็บข้อมูลทุก 360/128 องศา สามารถเขียนเป็นตารางได้ดังนี้

ข้อมูลที่	มุมที่ เก็บข้อมูล	ค่าของข้อมูลที่ได้
0	$0 * 360/N$	$S(0) = \sin(0/N)$
1	$1 * 360/N$	$S(1) = \sin(360/N)$
2	$2 * 360/N$	$S(2) = \sin(720/N)$
.	.	.
.	.	.
N-2	$(N-2) * 360/N$	$S(N-2) = \sin((N-2) * 360/N)$
N-1	$(N-1) * 360/N$	$S(N-1) = \sin((N-1) * 360/N)$

หลังจากที่เราได้ค่าข้อมูลแต่ละจุดมาแล้ว จะต้องมาทำการจัดค่า (Quantization) ให้มีค่าเป็นทางดิจิทัล โดยการจัดค่าจะมีได้ทั้งหมด 256 ค่าคือค่า  $00_H - FF_H$  เมื่อเราได้ค่าข้อมูลที่มีค่าเป็นเลขฐานสองมาแล้วก็จะนำค่าข้อมูลเหล่านั้นไปเก็บไว้ในหน่วยความจำ โดยจัดเก็บเรียงกันไป คือ ค่าข้อมูลจุดแรกบนสัญญาณจะถูกเก็บที่แอดเดรสแรก ค่าของข้อมูลตัวที่สองก็จะถูกเก็บในแอดเดรสถัดมาเรื่อยๆจนครบหมดทุกตัว ลักษณะของข้อมูลของสัญญาณชายน์จะเป็นดังต่อไปนี้ (แสดงอยู่ในรูปของเลขฐานสิบหก)

FF FF FF FE FC FB F9 F7 F5 F2 EF EC E8 E4 E0 DC  
 D8 D3 CE C9 C4 BF B9 B3 AE A8 A2 9C 95 8F 89 83  
 7C 76 70 6A 63 5D 57 51 4C 46 40 3B 36 31 2C 27  
 23 1F 1B 17 13 10 0D 0A 08 06 04 03 01 00 00 00  
 00 00 00 01 03 04 06 08 0A 0D 10 13 17 1B 1F 23  
 27 2C 31 36 3B 40 46 4C 51 54 5D 63 6A 70 76 7C  
 83 89 8F 95 9C A2 A8 AE B3 B9 BF C4 C9 CE D3 D8  
 DC E0 E4 E8 EC EF F2 F5 F7 F9 FB FC FE FF FF FF

สัญญาณรูปสามเหลี่ยม (Triangle waveform)



รูปที่ 19 แสดงสัญญาณรูปสามเหลี่ยม


สัญญาณรูปสามเหลี่ยมจะประกอบขึ้นจากแรมป์ (Ramp) ทางบวกและ  
 ค่อยด้วยแรมป์ทางลบ และค่อยด้วยบวกและลบของแรมป์ ที่มีความเอียงของสโลป  
 (Slope) เท่ากันดังรูปที่ จะเห็นได้ว่าช่วงเอียงของเวฟฟอร์ม (Waveform)  
 ทั้งบวกและลบจะเท่ากันและมีช่วงของเวลา  $t_d$  เท่ากัน ลักษณะของข้อมูลของ  
 สัญญาณรูปสามเหลี่ยมจะเป็นดังนี้

00 04 08 0C 10 14 18 1C 20 24 28 2C 30 34 38 3C

40 44 48 4C 50 54 58 5C 60 64 68 6C 70 74 78 7C  
 80 84 88 8C 90 94 98 9C A0 A4 A8 AC B0 B4 B8 BC  
 C0 C4 C8 CC D0 D4 D8 DC E0 E4 E8 EC F0 F4 F8 FC  
 FE FA F6 F2 EE EA E6 E2 DE DA D6 D2 CE CA C6 C2  
 BE BA B6 B2 AE AA A6 A2 9E 9A 96 92 8E 8A 86 82  
 7E 7A 76 72 6E 6A 66 62 5E 5A 56 52 4E 4A 46 42  
 3E 3A 36 32 2E 2A 26 22 1E 1A 16 12 0E 0A 06 02

สัญญาณรูปฟันเลื่อย (Sawtooth waveform)

สัญญาณรูปฟันเลื่อยจะประกอบขึ้นจาก แรมป์บวกชนิดที่มีสโลปต่ำกว่า  
 แรมป์ชนิดลบ ซึ่งลักษณะของเวฟฟอร์มจะเรียงสลับกันตามลำดับตามปกติแล้ว เวลา  
 ช่วงลง ( $t_f$ ) หรือแรมป์ชนิดลบจะมีค่าต่ำสุดหรือตามทฤษฎีแล้ว  $t_f$  ควรมีค่าเป็น  
 ศูนย์




รูปที่ 20 แสดงสัญญาณรูปฟันเลื่อย

ข้อมูลของสัญญาณรูปฟันเลื่อยจะเป็นดังนี้

00 02 04 06 08 0A 0C 0E 10 12 14 16 18 1A 1C 1E  
 20 22 24 26 28 2A 2C 2E 30 32 34 36 38 3A 3C 3E

40 42 44 46 48 4A 4C 4E 50 52 54 56 58 5A 5C 5E  
 60 62 64 66 68 6A 6C 6E 70 72 74 76 78 7A 7C 7E  
 80 82 84 86 88 8A 8C 8E 90 92 94 96 98 9A 9C 9E  
 A0 A2 A4 A6 A8 AA AC AE B0 B2 B4 B6 B8 BA BC BE  
 C0 C2 C4 C6 C8 CA CC CE D0 D2 D4 D6 D8 DA DC DE  
 E0 E2 E4 E6 E8 EA EC EE F0 F2 F4 F6 F8 FA FC FE

สัญญาณรูปขั้นบันได (Staircase waveform)




รูปที่ 21 แสดงสัญญาณรูปขั้นบันได

ข้อมูลของสัญญาณรูปขั้นบันไดจะมีลักษณะดังต่อไปนี้

00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00  
 00 00 00 00 00 00 33 33 33 33 33 33 33 33 33 33  
 33 33 33 33 33 33 33 33 33 33 33 66 66 66 66 66  
 66 66 66 66 66 66 66 66 66 66 66 66 66 66 66 66  
 99 99 99 99 99 99 99 99 99 99 99 99 99 99 99 99  
 99 99 99 99 99 CC CC CC CC CC CC CC CC CC CC  
 CC CC CC CC CC CC CC CC CC CC FF FF FF FF FF FF  
 FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF

สัญญาณสแควร์เวฟที่ผ่านวงจรรีเลย์เทอเรอร์


สัญญาณนี้เป็นผลที่ได้จากการผ่านสัญญาณสแควร์เวฟเข้าไปยังวงจรรีเลย์เทอเรอร์ ลักษณะของสัญญาณจะช่วงแรกจะเป็นฟังก์ชัน  $1 - \text{EXP}(-t)$  ส่วนในช่วงหลังจะเป็นฟังก์ชัน  $\text{EXP}(-t)$  ลักษณะของสัญญาณจะเป็นดังรูปที่



รูปที่ 22 แสดงสัญญาณสแควร์เวฟที่ผ่านวงจรรีเลย์เทอเรอร์

ลักษณะของข้อมูลของสัญญาณสแควร์เวฟที่ผ่านวงจรรีเลย์เทอเรอร์ ที่หาได้จากค่าคำนวณจะเป็นดังนี้

00 13 25 35 44 52 5F 6B 71 7C 86 8F 97 9F A6 AD  
 B3 B9 BE C3 C7 CC CF D3 D6 D9 DC DF E1 E3 E6 E7  
 E9 EB EC ED EE F0 F1 F2 F3 F4 F5 F5 F6 F7 F7 F8  
 F9 F9 F9 FA FA FB FB FB FC FC FC FD FD FD FE FE  
 FF EC DA CA BB AD A0 94 88 7E 75 6C 64 5C 55 4F  
 49 44 3E 3A 35 31 2E 2A 27 24 21 1F 1D 1A 18 17  
 15 13 12 11 0F 0E 0D 0C 0B 0A 0A 09 08 08 07 07  
 06 06 05 05 04 04 04 03 03 03 03 02 02 02 01 01



รูปที่ 23 แสดงวงจรที่ใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 7


### การทดลองและผลของการทดลอง

#### 7.1 การทดลอง

วงจรที่ใช้ในการทดลองแสดงดังรูปที่ 23 มีส่วนต่าง ๆ ดังนี้

- หน่วยกำเนิดสัญญาณนาฬิกา

หน่วยกำเนิดสัญญาณนาฬิกาในการทดลองจะใช้ไอซีเบอร์ XR-2206 ซึ่งเป็นโมโนลิธิคฟังก์ชัน เจนเนอเรเตอร์ (Monolithic Function Generator) การกำเนิดสัญญาณของหน่วยนี้จะอาศัยวงจรอาร์ซีไทม์คอนสแตนต์ (R-C Time constant) ที่ต่ออยู่ที่ขา 5,6,7 ค่าความถี่ที่ได้จะเท่ากับ  $1/RC$  วงจรที่ใช้ในการทดลองจึงใช้ความต้านทานแบบปรับค่าได้ (Variable resistor) และใช้ตัวเลือก (Selector) สำหรับเปลี่ยนค่าคาปาซิเตอร์ (Capacitor) เพื่อให้ปรับความถี่ของสัญญาณได้ เอาท์พุทของไอซี XR-2206 จะให้สัญญาณออก




รูปที่ 24 แสดงวงจรกำเนิดสัญญาณที่ใช้ในการทดลอง

มาสองอย่างคือ สัญญาณรูปสามเหลี่ยมออกที่ขา 2 และสัญญาณสแควร์เวฟออกที่ขา 11 ซึ่งสัญญาณสองอย่างนี้จะมีความถี่เท่ากัน

- หน่วยคูณสอง

หน่วยคูณสองที่ใช้ในการทดลองจะแสดงดังรูปที่ 25 สัญญาณสแควร์เวฟที่ขา 11 ของไอซี 1 จะถูก Q1 จัดแอมพลิจูด (Amplitude) ของสัญญาณและจะนำมาเปรียบเทียบกับสัญญาณรูปสามเหลี่ยมจากขา 2 ของไอซี 1 ที่ไอซี 8 ซึ่งเป็นไอซีออปแอมป์เบอร์ 741 ที่ทำหน้าที่เป็นตัวเปรียบเทียบ (Comparator) ที่เข้าที่พุทของไอซี 8 จะมี Q2 ที่ทำหน้าที่จัดแอมพลิจูดของสัญญาณให้เหลือแค่ 5 โวลต์ เพื่อนำไปเอ็กซ์คลูซีฟออร์ (Exclusive or) กับสัญญาณสแควร์เวฟจากขา 11 ของไอซี 1 สัญญาณเข้าที่พุทจากเอ็กซ์คลูซีฟออร์จะมีความถี่เป็นสองเท่าของสัญญาณสแควร์เวฟเดิม ลักษณะของสัญญาณจะเป็นดังรูปที่ 17




รูปที่ 25 แสดงวงจรคูณสองที่ใช้ในการทดลอง

- หน่วยนับจำนวน

หน่วยนี้จะใช้ไอซี 2 เพียงตัวเดียวคือไอซีเบอร์ MC14040 เป็นไอซี นับจำนวนขนาด 12 บิต (12 bit binary counter) แต่ในการทดลองจะใช้ แค่ 7 บิตเท่านั้นเพราะข้อมูลของสัญญาณ 1 สัญญาณใช้เนื้อที่หน่วยความจำเพียง 128 ไบท์ ไอซี MC14040 จะมีขารีเซ็ต (Reset) คือขา 11 ที่รีเซ็ตด้วยลอจิก 1 ดังนั้นจึงต้องต่อลงกราวด์ไว้

- หน่วยความจำ

หน่วยนี้จะใช้ไอซี 3 เบอร์ 2732 เพียงตัวเดียว ไอซีเบอร์ 2732 เป็นอีพ롬ขนาด 4 กิโลไบท์ (KB) จึงมีขาแอดเดรส 12 ขา แต่จะต่อกับหน่วย นับจำนวน 7 ขาคือ  $A_0 - A_6$  ส่วนขา  $A_8 - A_{11}$  จะถูกต่ออยู่กับวงจรเอ็นโค้ดเดอร์ (Encoder) ที่เปลี่ยนเลขฐานสิบเป็นฐานสอง วงจรนี้จะทำหน้าที่เป็นตัว เลือกว่าจะใช้ข้อมูลที่แอดเดรสไหนในการกำเนิดสัญญาณ ซึ่งสามารถเลือกกำเนิด สัญญาณได้ถึง 16 สัญญาณด้วยกัน วงจรเอ็นโค้ดเดอร์แสดงดังรูปที่ 26



รูปที่ 26 แสดงวงจรเอ็นโค้ดเดอร์ที่ใช้ในการทดลอง

- หน่วยบัฟเฟอร์

หน่วยนี้จะมีสองชุดในแต่ละชุดจะใช้ไอซีเบอร์ 74LS373 ซึ่งในหนึ่งตัวจะประกอบด้วยดีฟลิปฟลอปจำนวน 8 ตัว เพื่อทำการแลทช์ข้อมูลที่ออกมาจากขาขาตัวจำนวน 8 ขาของไอซี 3 ฟลิปฟลอปแต่ละตัวจะทำการแลทช์ข้อมูลตัวละบิต สัญญาณควบคุมการแลทช์จะเข้าที่ขา 11 ของไอซีทั้งสองตัว โดยจะเข้าที่ไอซี 4 เลยส่วนไอซี 5 จะผ่านอินเวอร์เตอร์ (Inverter) ก่อนทำให้ไอซีทั้งสองตัวทำการแลทช์ข้อมูลไม่พร้อมกัน

- หน่วยดีเอซี

หน่วยนี้จะมีสองชุดเช่นกันแต่ละชุดจะใช้ไอซีเบอร์ DAC-0800 ซึ่งเป็นมัลติพลายดีทูเอขนาด 8 บิต (8-bit multiplying D to A converter) จะทำหน้าที่เปลี่ยนข้อมูลที่ได้รับเข้ามาให้เป็นค่ากระแสทางอนาลอก ไอซีทั้งสองตัวจะได้รับแรงดันอ้างอิงต่างกัน คือไอซี 6 จะได้รับแรงดันอ้างอิงเป็นสัญญาณสามเหลี่ยมจากขา 2 ของไอซี 1 ส่วนไอซี 7 จะได้รับสัญญาณสามเหลี่ยมเหมือนกัน แต่จะกลับเฟสกลับสัญญาณสามเหลี่ยมที่ขา 2 ของไอซี 1 โดยที่ไอซี 9 เป็นตัวกลับเฟสของสัญญาณสามเหลี่ยม ที่เอาต์พุตของไอซี 6 และไอซี 7 จะมีไอซี 10 และไอซี 11 เปลี่ยนค่ากระแสเป็นค่าโวลต์เดจ ลักษณะของสัญญาณที่ได้ที่เอาต์พุตของไอซี 10 และไอซี 11 จะแสดงดังรูปที่ 27


- หน่วยรวมสัญญาณ

หน่วยนี้จะใช้ไอซีออปแอมป์เบอร์ 741 ต่อเป็นวงจรววก เพื่อรวมสัญญาณจากเอาต์พุตของไอซี 10 และไอซี 11 ให้เป็นสัญญาณเดียวกัน

7.2 ผลการทดลอง

การทดลองได้ทำการทดลองวงจรทีละส่วนก่อน ตั้งแต่หน่วยกำเนิดสัญญาณนาฬิกาปรากฏว่าทำงานได้ หน่วยคูณสองต้องมีการปรับแอมพลิจูดของสัญญาณ เพื่อให้การทำงานเป็นไปตามทฤษฎี หน่วยนับจำนวน หน่วยควาาจำและหน่วยบัฟ

เพื่อวีก็ไม่มีปัญหาในการออกแบบเพราะใช้ไอซีเพียงตัวเดียว ส่วนแอมป์เอชไอใน  
ครึ่งแรกได้ทดลองตัวเดียวก่อน โดยการนำหน่วยไบจ่านเวลาป้อนเป็นอินพุทให้กับ  
หน่วยดีเอซี ขณะที่ให้แรงดันอ้างอิงคงที่ค่าหนึ่งก็ปรากฏว่าที่เอาที่พุทจะให้สัญญาณ  
รูปฟันเลื่อยออกมาแสดงว่าหน่วยดีเอซีทำงานได้



รูปที่ 27 แสดงเอาต์พุทจากไอซี 10 , ไอซี 11 , ไอซี 12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อมาได้ประกอบวงจรทั้งหมดรวมกัน แล้วทดสอบการทำงานทีละส่วน ปรากฏว่าการทำงานเท่าที่ได้ดี มีเฉพาะส่วนดีเอซีที่ต้องออกแบบเพิ่มเติมคือ เพิ่มไอซี 9 เพื่อกลับสัญญาณรูปสามเหลี่ยมจากไอซี 1 เพราะสัญญาณรูปสามเหลี่ยมจาก ไอซี 1 มีค่าแรงดันดีซี (DC Voltage) รวมอยู่ด้วย ทำให้ป้อนสัญญาณนี้เข้าที่ขา อ้างอิงลบของไอซี 7 ไม่ได้จึงต้องใส่ขาอ้างอิงบวกแทนแต่ใช้การกลับเฟสของ สัญญาณรูปสามเหลี่ยม ทำให้การทำงานเป็นไปตามต้องการ

การกำเนิดของสัญญาณเอ๊าท์พุท จะเกิดจากการรวมกันของสัญญาณจาก IC10 และ IC11 ดังรูปที่ 27 สัญญาณที่เอ๊าท์พุทของ IC10 และ IC11 จะ เกิดจากสัญญาณรูปสามเหลี่ยมมาประกอบกันขึ้นเพราะขาอ้างอิงของ IC10 และ IC11 อ้างอิงจากสัญญาณรูปสามเหลี่ยม แต่สัญญาณอ้างอิงของ IC10 จะกลับเฟส กับสัญญาณอ้างอิงของ IC11 ดังนั้นช่วงยอดคของสัญญาณสามเหลี่ยมที่มาประกอบ กันขึ้นเป็นสัญญาณซายท์ทั้งสองอันจะไม่ตรงกันดังรูป

เมื่อเวลา  $0 < t < 1$  IC10 จะได้ค่าข้อมูล  $Y_0$  และ IC11 จะได้รับข้อมูล  $Y_1$  แต่สัญญาณรูปสามเหลี่ยมที่ขาอ้างอิงของ IC10 กำลังเปลี่ยนแปลงจากค่า สูงสุดไปยังศูนย์ ดังนั้นที่เอ๊าท์พุทของ IC10 คือ  $V_1$  จะเปลี่ยนแปลงจาก  $Y_0$  ไป ยังศูนย์ เช่นเดียวกันสัญญาณรูปสามเหลี่ยมที่ขาอ้างอิงของ IC11 ก็กำลังเปลี่ยนแปลง จากศูนย์ไปยังค่าสูงสุด ดังนั้นที่เอ๊าท์พุทของ IC11 คือ  $V_2$  จะเปลี่ยนแปลง จากศูนย์ไปยัง  $Y_2$

เมื่อเวลา  $t=1$  IC10 จะได้รับข้อมูลใหม่คือ  $Y_2$  ในขณะที่ IC11 ยังคงได้รับข้อมูล  $Y_1$  อยู่ ดังนั้นเมื่อเวลา  $1 < t < 2$  สัญญาณรูปสามเหลี่ยมที่ขาอ้างอิง ของ IC10 กำลังเปลี่ยนแปลงจากศูนย์ไปยังค่าสูงสุด ส่วนสัญญาณอ้างอิงของ IC11 นั้นจะมีลักษณะตรงกันข้าม จะทำให้ได้ผลลัพธ์ที่เอ๊าท์พุทคือ  $Y_1$  และ  $Y_2$  ดังรูป ส่วนสัญญาณที่เอ๊าท์พุทของ IC12 จะเป็นการรวมกันของสัญญาณเอ๊าท์พุท ของ IC10 และ IC11 ดังรูป

### สรุปผลการทดลอง

จากการทดลองปรากฏว่าสามารถสร้างสัญญาณรูปต่าง ๆ ได้หลายรูปแล้วแต่จะเลือกข้อมูลของสัญญาณรูปไหน ลักษณะของสัญญาณที่สร้างขึ้นมามีรูปร่างลักษณะเหมือนสัญญาณจริง แต่ยังไม่ราบเรียบเท่าที่ควร จากการทดลองกำเนิดสัญญาณจะพบปัญหาดังนี้

1. ไม่สามารถสร้างสัญญาณความถี่สูงได้ เพราะการสร้างสัญญาณที่มีความถี่สูงจะต้องใช้หน่วยกำเนิดสัญญาณที่มีความถี่สูงมาก และหน่วยความจำจะต้องใช้เวลาในการนำข้อมูลออกมาเรื่อย ๆ แต่การทดลองได้ใช้หน่วยกำเนิดสัญญาณนาฬิกาเบอร์ XR-2206 ที่กำเนิดสัญญาณได้ประมาณ 1 MHz เท่านั้น และหน่วยความจำก็ยังคงมีความเร็วในการอ่านข้อมูลไม่เพียงพอที่จะกำเนิดสัญญาณความถี่สูงขึ้นมาได้

2. สัญญาณที่เอาท์พุทไม่ราบเรียบ เพราะสัญญาณที่เอาท์พุทเกิดจากการรวมกันของสัญญาณสองสัญญาณ ในการทดลองสัญญาณที่ออกมาจากเอาท์พุทของ IC10 และ IC11 ยังมีลักษณะไม่ดีเท่าที่ควร เนื่องจากการออกแบบวงจรบางส่วนยังไม่ดี ทำให้ผลการรวมกันของสัญญาณเกิดสัญญาณที่ไม่น่าราบเรียบขึ้น

แนวทางในการพัฒนาต่อไปคือ ใช้อุปกรณ์ที่ดีขึ้น เช่น หน่วยไบจ้านวนจะต้องกำเนิดสัญญาณที่มีความถี่สูงได้ หน่วยความจำจะต้องใช้ประเภทไฮสปีด (High speed) เพื่อให้เสียเวลาในการอ่านข้อมูลออกมาน้อย และการพัฒนาในการที่จะเชื่อมต่อ (Interface) เข้ากับเครื่องไมโครคอมพิวเตอร์ เพื่อที่จะสามารถย้ายข้อมูลรูปร่างสัญญาณที่ได้จากการคำนวณไมโครคอมพิวเตอร์ มาเพื่อที่จะกำเนิดสัญญาณนั้นขึ้นมา

หนังสืออ้างอิง

1. Arthur B. Williams, "Designer's handbook of integrated circuits.", McGraw-hill book company, 756 p., 1984
2. Louis Nashelsky, "Introduction to digital technology", Great Neck, 536p.,
3. M.S. Towers, "Programmable waveform generator using linear interpolation with multiplying D/A converters", IEE. Proc., Vol.129, Pt. G, No.1, 1982, pp. 19-25
4. Robert L. Morris and John R. Miller, "Designing with TTL integrated circuits", McGraw-hill, 322 p., 1971
5. W.A. Evan and M.S. Towers, "Hybrid technique in waveform generation and synthesis", IEE, Proc., Vol.127, Pt. G, No3., June 1980, pp.119-128

# Monolithic Function Generator

## GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01 Hz to more than 1 MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20 ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range, with an external control voltage, having a very small affect on distortion.

## FEATURES

- Low-Sine Wave Distortion 0.5%, Typical
- Excellent Temperature Stability 20 ppm/°C, Typical
- Wide Sweep Range 2000:1, Typical
- Low-Supply Sensitivity 0.01% V, Typical
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range 10V to 26V
- Adjustable Duty Cycle 1% to 99%


## APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

## ABSOLUTE MAXIMUM RATINGS

Power Supply	26V
Power Dissipation	750 mW
Derate Above 25°C	5 mW/°C
Total Timing Current	6 mA
Storage Temperature	-65°C to +150°C

## FUNCTIONAL BLOCK DIAGRAM



## ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2206M	Ceramic	-55°C to +125°C
XR-2206N	Ceramic	0°C to +70°C
XR-2206P	Plastic	0°C to +70°C
XR-2206CN	Ceramic	0°C to +70°C
XR-2206CP	Plastic	0°C to +70°C

## SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO actually produces an output frequency proportional to an input current, which is produced by a resistor from the timing terminals to ground. The current switches route one of the timing pins current to the VCO controlled by an FSK input pin, to produce an output frequency. With two timing pins, two discrete output frequencies can be independently produced for FSK Generation Applications.

1-193



**ANA-DIGIT CO., LTD.**

บริษัท อนาไดจิท จำกัด

144 ถนนรัชดาภิเษก แขวงจตุจักร เขตจตุจักร กรุงเทพฯ 100

โทร. 2217040, 2214592, 2214557

# XR-2206

## ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 1,  $V^+ = 12V$ ,  $T_A = 25^\circ C$ ,  $C = 0.01 \mu F$ ,  $R_1 = 100 k\Omega$ ,  $R_2 = 10 k\Omega$ ,  $R_3 = 25 k\Omega$  unless otherwise specified.  $S_1$  open for triangle, closed for sine wave.

PARAMETERS	XR-2206M			XR-2206C			UNITS	CONDITIONS
	MIN	TYP	MAX	MIN	TYP	MAX		
<b>GENERAL CHARACTERISTICS</b>								
Single Supply Voltage	10		26	10		26	V	$R_1 \geq 10 k\Omega$
Split-Supply Voltage	$\pm 5$		$\pm 13$	$\pm 5$		$\pm 13$	V	
Supply Current		12	17		14	20	mA	
<b>OSCILLATOR SECTION</b>								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000 pF$ , $R_1 = 1 k\Omega$ $C = 50 \mu F$ , $R_1 = 2 M\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	
Frequency Accuracy		$\pm 1$	$\pm 4$		$\pm 2$		% of $I_o$	$f_o = 1/R_1 C$
Temperature Stability		$\pm 10$	$\pm 50$		$\pm 20$		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$
Supply Sensitivity		0.01	0.1		0.01		%/V	$R_1 = R_2 = 20 k\Omega$ $V_{LOW} = 10V$ , $V_{HIGH} = 20V$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$R_1 = R_2 = 20 k\Omega$
Sweep Linearity							%	$f_H @ R_1 = 1 k\Omega$
10:1 Sweep		2			2		%	$f_L @ R_1 = 2 M\Omega$
1000:1 Sweep		8			8		%	$f_L = 1 kHz$ , $f_H = 10 kHz$
FM Distortion		0.1			0.1		%	$f_L = 100 kHz$ , $f_H = 100 kHz$
Recommended Timing Components							%	$\pm 10\%$ Deviation
Timing Capacitor: C	0.001		100	0.001		100	$\mu F$	See Figure 4.
Timing Resistors: $R_1$ & $R_2$	1		2000	1		2000	k $\Omega$	
Triangle Sine Wave Output								See Note 1, Figure 2.
Triangle Amplitude		160			160		mV/k $\Omega$	Figure 1, $S_1$ Open
Sine Wave Amplitude	40	60	80		60		mV/k $\Omega$	
Max. Output Swing		6			6		V p-p	Figure 1, $S_1$ Closed
Output Impedance		600			600		$\Omega$	
Triangle Linearity		1			1		%	For 1000:1 Sweep See Note 2.
Amplitude Stability		0.5			0.5		dB	
Sine Wave Amplitude Stability		4800			4800		ppm/ $^\circ C$	
Sine Wave Distortion Without Adjustment		2.5			2.5		%	
With Adjustment		0.4	1.0		0.5	1.5	%	$R_1 = 30 k\Omega$
Amplitude Modulation Input Impedance	50	100		50	100		k $\Omega$	See Figures 6 and 7.
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	For 95% modulation
Linearity		2			2		%	
Square-Wave Output Amplitude		12			12		V p-p	Measured at Pin 11.
Rise Time		250			250		nsec	
Fall Time		50			50		nsec	$C_L = 10 pF$
Saturation Voltage		0.2	0.4		0.2	0.6	V	$C_L = 10 pF$
Leakage Current		0.1	20		0.1	100	$\mu A$	$I_L = 2 mA$
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	$V_{11} = 26V$
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	See section on circuit controls Measured at Pin 10.

Note 1: Output amplitude is directly proportional to the resistance,  $R_3$ , on Pin 3. See Figure 2.

Note 2: For maximum amplitude stability,  $R_3$  should be a positive temperature coefficient resistor.

ADDA ELECTRONICS CO., LTD.




Figure 1. Basic Test Circuit.




Figure 5. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1).




Figure 2. Output Amplitude as a Function of the Resistor,  $R_3$ , at Pin 3.




Figure 6. Trimmed Distortion versus Timing Resistor.




Figure 3. Supply Current versus Supply Voltage, Timing,  $R$ .




Figure 7. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 4.  $R$  versus Oscillation Frequency.




Figure 8. Frequency Drift versus Temperature.

# XR-2206




Figure 9. Circuit Connection for Frequency Sweep.




Figure 10. Circuit for Sine Wave Generation without External Adjustment. (See Figure 2 for Choice of  $R_3$ ).




Figure 12. Sinusoidal FSK Generator.




Figure 11. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. ( $R_3$  Determines Output Swing—See Figure 2.)




Figure 13. Circuit for Pulse and Ramp Generation.



ANA-DIGIT CO., LTD.  
บริษัท อนาดิจิต จำกัด

144 ถนนรัชดาภิเษก แขวงพระโขนง ร่มเกล้า กทม.102.  
โทร. 2217040, 2214592, 2214557

## Frequency-Shift Keying:

The XR-2206 can be operated with two separate timing resistors,  $R_1$  and  $R_2$ , connected to the timing Pin 7 and 8, respectively, as shown in Figure 12. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage  $\geq 2V$ , only  $R_1$  is activated. Similarly, if the voltage level at Pin 9 is  $\leq 1V$ , only  $R_2$  is activated. Thus, the output frequency can be keyed between two levels,  $f_1$  and  $f_2$ , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to  $V^-$ .

## Output DC Level Control:

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figures 10, 11 and 12, Pin 3 is biased midway between  $V^+$  and ground, to give an output dc level of  $\approx V^+/2$ .

## APPLICATIONS INFORMATION

### Sine Wave Generation

#### Without External Adjustment:

Figure 10 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer,  $R_1$  at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than  $V^+/2$ , and the typical distortion (THD) is  $< 2.5\%$ . If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 10 can be converted to split-supply operation, simply by replacing all ground connections with  $V^-$ . For split-supply operation,  $R_3$  can be directly connected to ground.

#### With External Adjustment:

The harmonic content of sinusoidal output can be reduced to  $\approx 0.5\%$  by additional adjustments as shown in Figure 11. The potentiometer,  $R_A$ , adjusts the sine-shaping resistor, and  $R_B$  provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set  $R_B$  at midpoint, and adjust  $R_A$  for minimum distortion.
2. With  $R_A$  set as above, adjust  $R_B$  to further reduce distortion.

### Triangle Wave Generation

The circuits of Figures 10 and 11 can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e.,  $S_1$  open). Amplitude of the triangle is approximately twice the sine wave output.

## FSK Generation

Figure 12 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted, by the choice of timing resistors,  $R_1$  and  $R_2$ , the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with  $V^-$ .

## Pulse and Ramp Generation

Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shifts itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99%, by the choice of  $R_1$  and  $R_2$ . The values of  $R_1$  and  $R_2$  should be in the range of 1 k $\Omega$  to 2 M $\Omega$ .

## PRINCIPLES OF OPERATION

### Description of Controls

#### Frequency of Operation:

The frequency of oscillation,  $f_o$ , is determined by the external timing capacitor, C, across Pin 5 and 6, and by the timing resistor, R, connected to either Pin 7 or 8. The frequency is given as:

$$f_o = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C. The recommended values of R, for a given frequency range, as shown in Figure 4. Temperature stability is optimum for  $4 \text{ k}\Omega < R < 200 \text{ k}\Omega$ . Recommended values of C are from 1000 pF to 100  $\mu\text{F}$ .

#### Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current,  $I_T$ , drawn from Pin 7 or 8:

$$f = \frac{320 I_T \text{ (mA)}}{C \text{ (\mu F)}} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with  $I_T$  over a wide range of current values, from 1  $\mu\text{A}$  to 3 mA. The frequency can be controlled by applying a control voltage,  $V_C$ , to the activated timing pin as shown in Figure 9. The frequency of oscillation is related to  $V_C$  as:

$$f = \frac{1}{RC} \left( 1 + \frac{R}{R_C} \left( 1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$



# XR-2206

where  $V_C$  is in volts. The voltage-to-frequency conversion gain,  $K$ , is given as:

$$K = \frac{\partial f}{\partial V_C} = - \frac{0.32}{R_{CC}} \text{ Hz/V}$$

**CAUTION:** For safety operation of the circuit,  $I_T$  should be limited to  $\leq 3$  mA.


### Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor,  $R_3$ , connected to Pin 3 (see Figure 2). For sine wave output, amplitude is approximately 60 mV peak per k $\Omega$  of  $R_3$ ; for triangle, the peak amplitude is approximately 160 mV peak per k $\Omega$  of  $R_3$ . Thus, for example,  $R_3 = 50$  k $\Omega$  would produce approximately  $\pm 3$ V sinusoidal output amplitude.

### Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance at Pin 1 is approximately 100 k $\Omega$ . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within  $\pm 4$  volts of  $V^+/2$  as shown in Figure 5. As this bias level approaches  $V^+/2$ , the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55 dB.

**CAUTION:** AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of  $V^+$ .



EQUIVALENT SCHEMATIC DIAGRAM



ANA-DIGIT CO., LTD.

บริษัท อานาไดจิท จำกัด

ถนนพหลโยธิน แขวงพหลโยธิน กทม.102

โทร. 22170-50, 2214502, 2214557



**MOTOROLA**

**MC14040B**

**12-BIT BINARY COUNTER**


The MC14040B 12-stage binary counter is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. This part is designed with an input wave shaping circuit and 12 stages of ripple-carry binary counter. The device advances the count on the negative-going edge of the clock pulse. Applications include time delay circuits, counter controls, and frequency-driving circuits.

- Fully Static Operation
- Quiescent Current = 15.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of VDD typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Low Input Capacitance = 5.0 pF typical
- Capable of Driving Two Low-Power TTL Loads, One Low-Power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range.
- Common Reset Line
- 13 MHz Typical Counting Rate @ VDD = 15 V
- Pin-for-Pin Replacement for CD4040B

**CMOS MSI**


(LOW-POWER COMPLEMENTARY MOS)

**12-BIT BINARY COUNTER**



**L SUFFIX CERAMIC PACKAGE CASE 620**  
**P SUFFIX PLASTIC PACKAGE CASE 648**

**ORDERING INFORMATION**



**MAXIMUM RATINGS (Voltages referenced to VSS)**


Rating	Symbol	Value	Unit
DC Supply Voltage	VDD	-0.5 to +18	Vdc
Input Voltage, All Inputs	Vin	-0.5 to VDD + 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range — AL Device	TA	-55 to +125	°C
CL/CP Device		-40 to +85	
Storage Temperature Range	Tstg	-65 to +150	°C

**TRUTH TABLE**

CLOCK	RESET	OUTPUT STATE
	0	No Change
	0	Advance to next state
X	1	All Outputs are low

X = Don't Care

**LOGIC DIAGRAM**



ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit	
			Min	Max	Min	Typ	Max	Min	Max		
Output Voltage "0" Level V <sub>in</sub> = V <sub>DD</sub> or 0	VOL	5.0	—	0.05	—	0	0.05	—	0.05	Vdc	
		10	—	0.05	—	0	0.05	—	0.05		
	VOH	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc	
		10	9.95	—	9.95	10	—	9.95	—		
V <sub>in</sub> = 0 or V <sub>DD</sub>	VOH	15	14.95	—	14.95	15	—	14.95	—		
Output Voltage "1" Level (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	VIL	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc	
		10	—	3.0	—	4.50	3.0	—	3.0		
		15	—	4.0	—	6.75	4.0	—	4.0		
	VIH	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc	
		10	7.0	—	7.0	5.50	—	7.0	—		
		15	11.0	—	11.0	8.25	—	11.0	—		
Output Drive Current (AL Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.8 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc) (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source	IOH	5.0	-1.2	—	-1.0	-1.7	—	-0.7	—	mAdc
		5.0	-0.25	—	-0.2	-0.36	—	-0.14	—		
		10	-0.62	—	-0.5	-0.9	—	-0.35	—		
	Sink	IOH	15	-1.8	—	-1.5	-3.5	—	-1.1	—	
		IOH	5.0	0.84	—	0.51	0.88	—	0.36	—	mAdc
		10	1.8	—	1.3	2.25	—	0.9	—		
15	4.2	—	3.4	8.8	—	2.4	—				
Output Drive Current (CL/CP Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.8 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc) (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source	IOH	5.0	-1.0	—	-0.8	-1.7	—	-0.6	—	mAdc
		5.0	-0.2	—	-0.18	-0.36	—	-0.12	—		
		10	-0.5	—	-0.4	-0.9	—	-0.3	—		
	Sink	IOH	15	-1.4	—	-1.2	-3.5	—	-1.0	—	
		IOH	5.0	0.52	—	0.44	0.88	—	0.36	—	mAdc
		10	1.3	—	1.1	2.26	—	0.9	—		
15	3.8	—	3.0	8.8	—	2.4	—				
Output Current (AL Device)	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc	
Output Current (CL/CP Device)	I <sub>in</sub>	15	—	±0.3	—	±0.00001	±0.3	—	±1.0	μAdc	
Output Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF	
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μAdc	
		10	—	10	—	0.010	10	—	300		
		15	—	20	—	0.015	20	—	600		
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	—	20	—	0.005	20	—	150	μAdc	
		10	—	40	—	0.010	40	—	300		
		15	—	80	—	0.015	80	—	600		
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (0.42 μA/kHz) f + I <sub>DD</sub>							μAdc	
10	I <sub>T</sub> = (0.85 μA/kHz) f + I <sub>DD</sub>										
15	I <sub>T</sub> = (1.43 μA/kHz) f + I <sub>DD</sub>										

\*low = -55°C for AL Device; -40°C for CL/CP Device.  
 \*high = +125°C for AL Device; +85°C for CL/CP Device.  
 †noise immunity specified for worst-case input combination.  
 ‡noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
 2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
 2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc  
 †† calculate total supply current at loads other than 50 pF:  
 I<sub>T</sub>(C<sub>L</sub>) = I<sub>T</sub>(50 pF) + 1 × 10<sup>-3</sup> (C<sub>L</sub> - 50) VDD f  
 where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, VDD in Vdc, and f in kHz is  
 input frequency.  
 ††† the formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>.  
 Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).



SWITCHING CHARACTERISTICS\* (C<sub>L</sub> = 50 pF, T<sub>A</sub> = 25°C)

Characteristic	Symbol	V <sub>DD</sub> Vdc	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{TLH}$	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{THL}$	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time $t_{PHL}, t_{PLH} = (1.7 \text{ ns/pF}) C_L + 315 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.66 \text{ ns/pF}) C_L + 137 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.6 \text{ ns/pF}) C_L + 95 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15	— — —	400 170 120	800 340 240	ns
Clock to Q12 $t_{PHL}, t_{PLH} = (1.7 \text{ ns/pF}) C_L + 2415 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.66 \text{ ns/pF}) C_L + 867 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.5 \text{ ns/pF}) C_L + 475 \text{ ns}$		5.0 10 15	— — —	2.5 0.9 0.5	5.0 1.8 1.4	ns
Propagation Delay Time Reset to Q <sub>n</sub> $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 485 \text{ ns}$ $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 182 \text{ ns}$ $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 145 \text{ ns}$	$t_{PHL}$	5.0 10 15	— — —	570 215 170	1620 600 450	ns
Clock Pulse Width	$t_{WH}$	5.0 10 15	385 150 115	140 55 38	— — —	ns
Clock Pulse Frequency	$f_{CL}$	5.0 10 15	— — —	3.5 9.0 13	1.5 3.5 4.5	MHz
Clock Rise and Fall Time	$t_{TLH}, t_{THL}$	5.0 10 15	— — —	No Limit		ns
Reset Pulse Width	$t_{WH}$	5.0 10 15	960 360 270	320 120 80	— — —	ns

The formula given is for the typical characteristics only.

FIGURE 1 — POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




FIGURE 2 — SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





FIGURE 3 - TIMING DIAGRAM




APPLICATIONS INFORMATION

TIME-BASE GENERATOR

A 60 Hz sine wave obtained through a 1.0 Megohm resistor connected directly to a standard 120 Vac power line is applied to the clock input of the MC14040B. By selecting outputs Q5, Q10, Q11, and Q12 division by

3600 is accomplished. The MC14012B decodes the counter outputs, produces a single output pulse, and resets the binary counter. The resulting output frequency is 1.0 pulse/minute.



Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications; consequently, complete information sufficient for construction purpose is not necessarily given. The information has been carefully checked and

is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc. or others.

## Specifications and Applications Information

### HIGH SPEED 8-BIT MULTIPLYING D-TO-A CONVERTER

The DAC-08 series is a monolithic 8-bit high speed multiplying digital-to-analog converter, capable of settling to within 1/2 LSB (0.19%) in 85 ns. Monotonic multiplying performance is retained over a wide 40-to-1 reference current range. Full scale and reference currents are matched to within 1 LSB, therefore eliminating the need for full scale trim in most applications.

Dual complementary current outputs with high voltage compliance provide added versatility and allow differential mode of operation to effectively double the peak-to-peak output swing. In many applications, output current-to-voltage conversion can be accomplished without requiring an external op amp. Noise-immune inputs permit direct interface with TTL and DTL levels when the logic threshold control,  $V_{LC}$  (pin 1) is grounded. All other logic family thresholds are attainable by adjusting the voltage level of pin 1. Performance characteristics are virtually unchanged over the entire  $\pm 4.5$  V to  $\pm 18$  V power supply range. Power consumption is typically 33 mW with  $\pm 8$  V supplies.

The DAC-08 is available in several versions, with nonlinearity as tight as  $\pm 0.1\%$  ( $\pm 1/4$  LSB) over temperature. All versions are guaranteed monotonic over 8 bits. For an extra margin of performance, Motorola utilizes thin-film resistors permitting very accurate resistive values which are extremely stable over temperature.

High performance characteristics along with low cost, make the DAC-08 an excellent selection for applications such as CRT displays, waveform generation, high-speed modems, and high-speed analog-to-digital converters.

- Fast Settling Time — 85 ns
- Full Scale Current Prematched to  $\pm 1$  LSB
- Nonlinearity Over Temperature to  $\pm 0.1\%$  Max
- Differential Current Outputs
- High Voltage Compliance Outputs — 10 V to +18 V
- Wide Range Multiplying Capability
- Inputs Compatible With TTL, DTL, CMOS, PMOS, ECL, HTL
- Low Full Scale Current Drift
- Wide Power Supply Range  $\pm 4.5$  V to  $\pm 18$  V
- Low Power Consumption
- Thin-Film Resistors
- Low Cost

### HIGH SPEED 8-BIT MULTIPLYING D-TO-A CONVERTER


SILICON MONOLITHIC  
INTEGRATED CIRCUIT

Q SUFFIX  
CERAMIC PACKAGE  
CASE 620-02




P SUFFIX  
PLASTIC PACKAGE  
CASE 648-05

### PINOUT DIAGRAM



### DAC-08 EQUIVALENT CIRCUIT



### ORDERING INFORMATION

Device	Nonlinearity	Temperature Range	Package
DAC-08AQ	$\pm 0.1\%$	$-55^{\circ}\text{C}$ to $+125^{\circ}\text{C}$	Ceramic
DAC-08C	$\pm 0.19\%$	$-55^{\circ}\text{C}$ to $+125^{\circ}\text{C}$	Ceramic
DAC-08HQ	$\pm 0.1\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Ceramic
DAC-08EO	$\pm 0.19\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Ceramic
DAC-08CO	$\pm 0.39\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Ceramic
DAC-08MP	$\pm 0.1\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Plastic
DAC-08EP	$\pm 0.19\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Plastic
DAC-08CP	$\pm 0.39\%$	$0^{\circ}\text{C}$ to $+70^{\circ}\text{C}$	Plastic

# DAC-08

## MAXIMUM RATINGS (T<sub>A</sub> = 25°C unless otherwise noted)

Rating	Symbol	Value	Unit
V <sub>+</sub> Supply to V <sub>-</sub> Supply	—	36	V
Logic Inputs	—	V <sub>-</sub> to V <sub>+</sub> Plus 36	V
Logic Threshold Control	V <sub>LC</sub>	V <sub>-</sub> to V <sub>+</sub>	V
Analog Current Outputs	I <sub>out</sub>	See Figure 7	mA
Reference Input (V14, V15)	V <sub>REF</sub>	V <sub>-</sub> to V <sub>+</sub>	V
Reference Input Differential Voltage (V14 to V15)	V <sub>REF(D)</sub>	±18	V
Reference Input Current (I14)	I <sub>REF</sub>	5.0	mA
Operating Temperature Range DAC-08AO, O DAC-08HO, EO, CO, HP, EP, CP	T <sub>A</sub>	-55 to +125 0 to +70	°C
Storage Temperature	T <sub>D</sub>	-65 to +150	°C
Power Dissipation	P <sub>D</sub>	500	mW
Derate above 100°C	R <sub>θJA</sub>	10	mW/°C

## ELECTRICAL CHARACTERISTICS (V<sub>S</sub> = ±15 V, I<sub>REF</sub> = 2.0 mA, T<sub>A</sub> = -55°C to +125°C, unless otherwise noted.)

Characteristic	Symbol	DAC-08A			DAC-08B			Unit
		Min	Typ	Max	Min	Typ	Max	
Resolution	—	8	8	8	8	8	8	Bits
Monotonicity	—	8	8	8	8	8	8	Bits
Nonlinearity, T <sub>A</sub> = 0°C to +70°C	NL	—	—	±0.1	—	—	±0.19	%FS
Settling Time to ±1/2 LSB, Figure 24 (All Bits Switched On or Off, T <sub>A</sub> = 25°C)	t <sub>s</sub>	—	85	135	—	85	150	ns
Propagation Delay, T <sub>A</sub> = 25°C Each Bit	t <sub>PLH</sub>	—	35	60	—	35	60	ns
All Bits Switched	t <sub>PHL</sub>	—	35	60	—	35	60	ns
Full Scale Tempo	TCIFS	—	±10	±50	—	±10	±80	ppm/°C
Output Voltage Compliance Full Scale Current Change < 1/2 LSB, R <sub>out</sub> > 20 megohm typ	V <sub>OC</sub>	-10	—	+18	-10	—	+18	V
Full Range Current (V <sub>REF</sub> = 10.000V; R14, R15 = 5.000 kΩ, T <sub>A</sub> = 25°C)	I <sub>FR4</sub>	1.984	1.992	2.000	1.94	1.99	2.04	mA
Full Range Symmetry (I <sub>FR4</sub> - I <sub>FR2</sub> )	I <sub>FRS</sub>	—	±0.5	±4.0	—	±1.0	±8.0	μA
Zero Scale Current	I <sub>ZS</sub>	—	0.1	1.0	—	0.2	2.0	μA
Output Current Range V <sub>-</sub> = -5.0 V	I <sub>OR1</sub>	0	—	2.1	0	—	2.1	mA
V <sub>-</sub> = -8.0 V to -18 V	I <sub>OR2</sub>	0	—	4.2	0	—	4.2	mA
Logic Input Levels (V <sub>LC</sub> = 0 V) Logic "0"	V <sub>IL</sub>	—	—	0.8	—	—	0.8	V
Logic "1"	V <sub>IH</sub>	2.0	—	—	2.0	—	—	V
Logic Input Current (V <sub>LC</sub> = 0 V) Logic Input "0" (V <sub>in</sub> = -10 V to +0.8 V) Logic Input "1" (V <sub>in</sub> = +2.0 V to +18 V)	I <sub>IL</sub> I <sub>IH</sub>	— —	-2.0 0.002	-10 10	— —	-2.0 0.002	-10 10	μA
Logic Input Swing, V <sub>-</sub> = -15 V	V <sub>IS</sub>	-10	—	+18	-10	—	+18	V
Logic Threshold Range, V <sub>S</sub> = ±15 V	V <sub>THR</sub>	-10	—	+13.5	-10	—	+13.5	V
Reference Bias Current	I <sub>15</sub>	—	-1.0	-3.0	—	-1.0	-3.0	μA
Reference Input Slew Rate Figure 19	di/dt	4.0	8.0	—	4.0	8.0	—	mA/μs
Power Suppl. Sensitivity (I <sub>REF</sub> = 1.0 mA) V <sub>+</sub> = 4.5 V to 18 V, V <sub>-</sub> = -4.5 V to -18 V	PSSIF <sub>S+</sub> PSSIF <sub>S-</sub>	— —	±0.0003 ±0.002	±0.01 ±0.01	— —	±0.0003 ±0.002	±0.01 ±0.01	%/%
Power Supply Current V <sub>S</sub> = ±5.0 V, I <sub>REF</sub> = 1.0 mA	I <sub>+</sub> I <sub>-</sub>	— —	2.3 -4.3	3.8 -5.8	— —	2.3 -4.3	3.8 -5.8	mA
V <sub>S</sub> = +5.0 V, -15 V, I <sub>REF</sub> = 2.0 mA	I <sub>+</sub> I <sub>-</sub>	— —	2.4 -6.4	3.8 -7.8	— —	2.4 -6.4	3.8 -7.8	mA
V <sub>S</sub> = ±15 V, I <sub>REF</sub> = 2.0 mA	I <sub>+</sub> I <sub>-</sub>	— —	2.5 -6.5	3.8 -7.8	— —	2.5 -6.5	3.8 -7.8	mA
Power Dissipation V <sub>S</sub> = ±5.0 V, I <sub>REF</sub> = 1.0 mA V <sub>S</sub> = +5.0 V, -15 V, I <sub>REF</sub> = 2.0 mA V <sub>S</sub> = ±15 V, I <sub>REF</sub> = 2.0 mA	P <sub>D</sub>	— — —	33 103 135	48 136 174	— — —	33 108 135	48 136 174	mW

ELECTRICAL CHARACTERISTICS ( $V_S = \pm 15$  V,  $I_{REF} = 2.0$  mA,  $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ , unless otherwise noted.)

Characteristic	Symbol	DAC-08H			DAC-08E			DAC-08C			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Resolution	—	8	8	8	8	8	8	8	8	8	Bits
Monotonicity	—	8	8	8	8	8	8	8	8	8	Bits
Nonlinearity, $T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$	NL	—	—	$\pm 0.1$	—	—	$\pm 0.19$	—	—	$\pm 0.39$	%FS
Settling Time to $\pm 1/2$ LSB (All Bits Switched On or Off, $T_A = 25^\circ\text{C}$ ) Figure 24	$t_s$	—	85	135	—	85	150	—	85	150	ns
Propagation Delay, $T_A = 25^\circ\text{C}$ Each Bit All Bits Switched	$t_{PLH}$ $t_{PHL}$	—	35 35	60 60	—	35 35	60 60	—	35 35	60 60	ns
Full Scale Tempo	$TC_{FS}$	—	$\pm 10$	$\pm 50$	—	$\pm 10$	$\pm 50$	—	$\pm 10$	$\pm 80$	ppm/°C
Output Voltage Compliance Full Scale Current Change < 1/2 LSB, $R_{out} > 20$ megohm typ.	$V_{OC}$	-10	—	+18	-10	—	+18	-10	—	+18	V
Full Range Current ( $V_{REF} = 10.000$ V; $R_{14}, R_{15} = 5.000$ k $\Omega$ ) $T_A = 25^\circ\text{C}$	$I_{FR4}$	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
Full Range Symmetry ( $I_{FR4} - I_{FR2}$ )	$I_{FRS}$	—	$\pm 0.5$	$\pm 4.0$	—	$\pm 1.0$	$\pm 8.0$	—	$\pm 2.0$	$\pm 16.0$	$\mu\text{A}$
Zero Scale Current	$I_{ZS}$	—	0.1	1.0	—	0.2	2.0	—	0.2	4.0	$\mu\text{A}$
Output Current Range $V_- = -5.0$ V $V_- = -8.0$ V to $-18$ V	$I_{OR1}$ $I_{OR2}$	0 0	—	2.1 4.2	0 0	—	2.1 4.2	0 0	—	2.1 4.2	mA
Logic Input Levels ( $V_{LC} = 0$ V) Logic "0" Logic "1"	$V_{IL}$ $V_{IH}$	— 2.0	—	0.8	— 2.0	—	0.8	— 2.0	—	0.8	V
Logic Input Current ( $V_{LC} = 0$ V) Logic Input "0" ( $V_{in} = -10$ V to $+0.8$ V) Logic Input "1" ( $V_{in} = +2.0$ V to $+18$ V)	$I_{IL}$ $I_{IH}$	— —	-2.0 0.002	-10 10	— —	-2.0 0.002	-10 10	— —	-2.0 0.002	-10 10	$\mu\text{A}$
Logic Input Swing, $V_- = -15$ V	$V_{IS}$	-10	—	+18	-10	—	+18	-10	—	+18	V
Logic Threshold Range, $V_S = \pm 15$ V	$V_{THR}$	-10	—	+13.5	-10	—	+13.5	-10	—	+13.5	V
Reference Bias Current	$I_{15}$	—	-1.0	-3.0	—	-1.0	-3.0	—	-1.0	-3.0	$\mu\text{A}$
Reference Input Slew Rate Figure 19	$d/dt$	4.0	8.0	—	4.0	8.0	—	4.0	8.0	—	mA/ $\mu\text{s}$
Power Supply Sensitivity ( $I_{REF} = 1.0$ mA) $V_+ = +4.5$ V to $+18$ V $V_- = -4.5$ V to $-18$ V	$PSS_{IFS+}$ $PSS_{IFS-}$	—	$\pm 0.0003$ $\pm 0.002$	$\pm 0.01$ $\pm 0.01$	—	$\pm 0.0003$ $\pm 0.002$	$\pm 0.01$ $\pm 0.01$	—	$\pm 0.0003$ $\pm 0.002$	$\pm 0.01$ $\pm 0.01$	%/%
Power Supply Current $V_S = \pm 5.0$ V, $I_{REF} = 1.0$ mA $V_S = +5.0$ V, $-15$ V, $I_{REF} = 2.0$ mA $V_S = \pm 15$ V, $I_{REF} = 2.0$ mA	$I_+$ $I_-$ $I_+$ $I_-$ $I_+$ $I_-$	— — — — — —	2.3 -4.3 2.4 -6.4 2.5 -6.5	3.8 -5.8 3.8 -7.8 3.8 -7.8	— — — — — —	2.3 -4.3 2.4 -6.4 2.5 -6.5	3.8 -25.8 3.8 -7.8 3.8 -7.8	— — — — — —	2.3 -4.3 2.4 -6.4 2.5 -6.5	3.8 -5.8 3.8 -7.8 3.8 -7.8	mA
Power Dissipation $V_S = \pm 5.0$ V, $I_{REF} = 1.0$ mA $V_S = +5.0$ V, $-15$ V, $I_{REF} = 2.0$ mA $V_S = \pm 15$ V, $I_{REF} = 2.0$ mA	$P_D$	—	33 108 135	48 136 174	—	33 108 135	48 136 174	—	33 108 135	48 136 174	mW

TYPICAL PERFORMANCE CURVES

FIGURE 1 — FULL SCALE CURRENT versus REFERENCE CURRENT




FIGURE 2 — REFERENCE AMP COMMON MODE RANGE





FIGURE 3 — REFERENCE INPUT FREQUENCY RESPONSE



Curve 1 —  $C_c = 15 \text{ pF}$ ,  $V_{in} = 2.0 \text{ V p-p}$  Centered at  $+1.0 \text{ V}$  (Large-Signal)  
 Curve 2 —  $C_c = 15 \text{ pF}$ ,  $V_{in} = 80 \text{ mV p-p}$  Centered at  $+200 \text{ mV}$  (Small-Signal)

FIGURE 4 — LSB PROPAGATION DELAY versus IFS




FIGURE 5 — LOGIC INPUT CURRENT versus INPUT VOLTAGE





FIGURE 6 —  $V_{TH} - V_{IC}$  versus TEMPERATURE



TYPICAL PERFORMANCE CURVES

FIGURE 7 — OUTPUT CURRENT versus OUTPUT VOLTAGE (Output Voltage Compliance)




FIGURE 8 — OUTPUT VOLTAGE COMPLIANCE versus TEMPERATURE




FIGURE 9 — BIT TRANSFER CHARACTERISTICS





FIGURE 10 — POWER SUPPLY CURRENT versus  $V_+$



NOTE B1-B5 have identical transfer characteristics. Bits are fully switched with less than 1/2 LSB error, or less than  $\pm 100\text{ mV}$  from actual threshold. These switching points are guaranteed to lie between 0.8 V and 2.0 V over operating temperature range ( $V_{LC} = 0\text{ V}$ ).

FIGURE 11 — POWER SUPPLY CURRENT versus  $V_-$





FIGURE 12 — POWER SUPPLY CURRENT versus TEMPERATURE



BASIC CIRCUIT CONFIGURATIONS

FIGURE 13 — RECOMMENDED FULL SCALE ADJUSTMENT CIRCUIT






FIGURE 14 — POSITIVE LOW IMPEDANCE OUTPUT OPERATION




If complementary output (Negative Logic DAC) operation is desired, connect inverting input of op amp to  $\bar{I}_O$  (Pin 2) and ground  $I_O$  (Pin 4)

FIGURE 15 — NEGATIVE LOW IMPEDANCE OUTPUT OPERATION




If complementary output (Negative Logic DAC) is desired, connect non-inverting input of op amp to  $\bar{I}_O$  (Pin 2) and ground  $I_O$  (Pin 4)

FIGURE 16 — BASIC POSITIVE REFERENCE OPERATION



For fixed reference, TTL operation, typical values are  
 $V_{REF} = +10.000 \text{ V}$   $C_C = 0.01 \mu\text{F}$   
 $R_{REF} = 5.000 \text{ k}$   $V_{LC} = 0 \text{ V (Ground)}$   
 $R_{15} = R_{REF}$


FIGURE 17 — BASIC NEGATIVE REFERENCE OPERATION




NOTE  $R_{REF}$  sets full scale current  $I_{FR}$ .  $R_{15}$  is for bias current cancellation.

FIGURE 23 — INTERFACING WITH VARIOUS LOGIC FAMILIES


TTL, DTL  
 $V_{TH} = +1.4\text{ V}$




15 V CMOS, HTL, HN1L  
 $V_{TH} = 7.6\text{ V}$



10 V CMOS  
 $V_{TH} = 5.0\text{ V}$




5 V CMOS  
 $V_{TH} = 2.8\text{ V}$



PMOS  
 $V_{TH} = 0\text{ V}$




10K ECL  
 $V_{TH} = -1.29\text{ V}$




NOTE Do not exceed negative logic input range of DAC  
 $V_{TH} = V_{LC} + 1.4\text{ V}$

FIGURE 24 — SETTLING TIME MEASUREMENT CIRCUIT




BASIC CIRCUIT CONFIGURATIONS

FIGURE 21 -- BASIC BIPOLAR OUTPUT OPERATION



	B1	B2	B3	B4	B5	B6	B7	B8	$\epsilon_0$	$\epsilon_0$
Pos Full Range	1	1	1	1	1	1	1	1	-9 920	+10 000
Pos Full Range -LSB	1	1	1	1	1	1	1	0	-9 840	+9 920
Zero Scale -LSB	1	0	0	0	0	0	0	1	-0 080	+0 160
Zero Scale	1	0	0	0	0	0	0	0	0 000	+0 080
Zero Scale +LSB	0	1	1	1	1	1	1	1	-0 080	0 000
Neg Full Scale -LSB	0	0	0	0	0	0	0	1	-9 920	9 840
Neg Full Scale	0	0	0	0	0	0	0	0	-10 000	9 920


FIGURE 22 -- OFFSET BINARY OPERATION



	B1	B2	B3	B4	B5	B6	B7	B8	$\epsilon_0$
Pos Full Range	1	1	1	1	1	1	1	1	4 960
Zero Scale	1	0	0	0	0	0	0	0	0 000
Neg Full Scale -1 LSB	0	0	0	0	0	0	0	1	-4 960
Neg Full Scale	0	0	0	0	0	0	0	0	-5 000

BASIC CIRCUIT CONFIGURATIONS

FIGURE 18 — ACCOMMODATING BIPOLAR REFERENCES



6

FIGURE 19 — PULSED REFERENCE OPERATION




FIGURE 20 — BASIC UNIPOLAR NEGATIVE OPERATION

