



ปีการศึกษา 2530

กิจจถด สทอเวจ สโคป อแคปเทอร

(DIGITAL STORAGE SCOPE ADAPTOR)

โดย


นาย สุเชษฐ ก่อกิจสวัสดิ์

นาย สมพล นิสสัยทรง

นาย สมภพ วัฒนสมบูรณ์

อาจารย์ที่ปรึกษา

อ. พลตอง นกุงกุล



ปริญญาโทปีการศึกษา 2530

เรื่อง กิจทอด สทอเรจ สโคป อแคปเตอร์
(DIGITAL STORAGE SCOPE ADAPTOR)

ผู้จัดทำ

1. นาย สุเชษฐ์ ก่อกิจสวัสดิ์ 27.1222
2. นาย สมพล นิสสัยทรง 27.1259
3. นาย สมภพ วัฒนสมบูรณ์ 27.1260



(พลตุง มตุงกุล)

อาจารย์ปรึกษา



เครื่องกิจทอด สทอเวจ สโคป อแคปเตอร์

สุเชษฐ์ กอกิจสวัสดิ์
สมพล นิสสัยทรง
สมภาพ วัฒนสมบุญ

อ. พลตุง นกุงกุล อาจารย์ที่ปรึกษา
ปีการศึกษา 2530

บทคัดย่อ

โครงการนี้ได้ถูกสร้างขึ้นมาเพื่อให้สามารถใช้ร่วมกับออสซิลโลสโคป
ธรรมดาได้ เพื่อให้สามารถเก็บสัญญาณไฟฟ้าที่เกิดขึ้นชั่วขณะได้ โดยอาศัยการเปลี่ยน
สัญญาณอนาลอกซึ่งเป็นสัญญาณอินพุต มาเป็นสัญญาณกิจทอดแล้วเก็บลงบนหน่วยความจำ
จากนั้นก็แปลงสัญญาณจากหน่วยความจำให้กลายเป็นสัญญาณอนาลอกอีกครั้ง เพื่อส่งออก
ให้ออสซิลโลสโคปแสดงผลต่อไป ซึ่งวงจรนี้มีความสามารถใช้นานความถี่ไม่เกิน
100 กิโลเฮิรท์ ในกรณีใช้ 1 ช่อง สัญญาณความถี่ต่ำสุดที่จะเก็บรูปคลื่นได้ครบ 1 คาบ
มีค่าประมาณ 122 เฮิรท์ แต่ถ้าใช้ 2 ช่อง จะได้ความถี่สูงสุดในแต่ละช่องประ-
มาณ 50 กิโลเฮิรท์ และมีช่วงพาดสัญญาณประมาณ 20 มิลลิโวลต์ถึง 30 โวลต์

DIGITAL STORAGE SCOPE ADAPTOR

MR. SUCHET KORKIJSAWAD

MR. SOMPON NISSAITRONG

MR. SOMPHOP VATTANASOMBOON

MR. POLPADUNG PADUNGKUL . ADVISOR

ACADEMIC YEAR 2530

ABSTRACT

This thesis demonstrates the circuit built to use with a normal oscilloscope. It can store transient signals by changing analog signals (input signal) to be digital signals, storing them in memories, converting the signals from memories to be analog signals and sending them to an oscilloscope. The frequencies of the signals must not greater than 100 kilohertz (1 channel) unless the output signals are wrong. The lowest frequency which can be stored is about 122 hertz unless the stored signals are not full period signal. For 2 channels, the highest signal which can be stored is about 50 kilohertz. The amplitude of the input signals must not greater than 30 volts and not less than 20 millivolts.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและองค์ประกอบพื้นฐานของดิจิทัลสทอ เรจสโคปอแคปเตอร์	2
2.1 ภาคอินพุท	3
2.2 ทฤษฎีการสุ่มตัวอย่างข้อมูล	4
2.3 ทฤษฎีของการควอนไทซ์	8
2.4 ควอนไทเซอร์วีโบลูชันและความผิดพลาด	11
2.5 รหัสตัวเขตสำหรับการเปลี่ยนข้อมูล	11
2.6 วงจรแซมปลิงและโฮล	12
2.7 คิฟูเอแบบไบนารี เวทแลคเคอร์	16
2.8 คิฟูเอแบบอาร์-2อาร์แลคเคอร์	17
2.9 คิฟูเอแบบอินเวอร์ทอาร์-2อาร์แลคเคอร์	18
2.10 ซีคเซลซีฟ แอมพรอคซิเมชัน	20
2.11 เอชคิตีที่ใช้งานจริง	22
บทที่ 3 การออกแบบและการทัวงงานของดิจิทัลสทอ เรจสโคปอแคปเตอร์	28
3.1 วงจรแหล่งจ่ายไฟ	28
3.2 วงจรภาคอินพุท	29
3.3 ภาคการแปลงสัญญาณแอนาลอกเป็นสัญญาณดิจิทัล	32
3.4 การเขียนอ่านข้อมูลลงในหน่วยความจำ	34
3.5 การแปลงข้อมูลจากสัญญาณดิจิทัลเป็นแอนาลอก	35
3.6 ภาคเอาต์พุท	35
บทที่ 4 การทดลองและผลการทดลอง	36
ผลการทดลอง	36
ผลที่มีต่อความถี่	36
บทที่ 5 บทสรุป	44
ภาคผนวก	45

บทนำ

ในการสังเกตรูปคลื่นที่ปรากฏบนจอออสซิลโลสโคปนั้น รูปคลื่นจะทอเป็นสัญญาณรายคาบที่มีความถี่ไม่ต่ำจนเกินไปนักจึงจะสังเกตได้สะดวก แต่ในบางครั้งรูปคลื่นที่จะสังเกตนั้นมีความถี่ต่ำมากหรือมีลักษณะเป็นพัลส์ ทำให้สังเกตได้ยากหรือสังเกตไม่ได้เลย ดังนั้นจึงต้องใช้สโคปชนิดที่สามารถจกจากรูปคลื่นได้ แม้รูปคลื่นจริงจะหายไปแล้ว สโคปที่สามารถจกจากรูปคลื่นได้มี 2 ชนิดคือ

1. ดิจิตอลเมมโมรีสโคป (digital memory scope) เป็นออสซิลโลสโคปที่สามารถขยายแรงดันสัญญาณเป็นช่วงเวลาย่อยๆ แล้วเปลี่ยนค่าแรงดันในแต่ละช่วงเวลาเป็นสัญญาณดิจิตอล ที่จากนั้นจึงเก็บไว้ในหน่วยความจำของไอซี และสามารถเรียกค่าเหล่านั้นออกมาได้เมื่อต้องการ ซึ่งสมรรถนะของเครื่องมักขึ้นกับความเร็วในการแปลงค่าจากอนาล็อกเป็นดิจิตอลเป็นสำคัญ โดยอาศัยการเก็บข้อมูลในหน่วยความจำเป็นสัญญาณดิจิตอล เรายังสามารถต่อเชื่อมสัญญาณเหล่านี้เข้ากับคอมพิวเตอร์ เพื่อทำการวิเคราะห์เชิงเลขไคอีก นับเป็นจุดเด่นที่สำคัญซึ่งจะทำให้บทบาทของออสซิลโลสโคปแบบนี้เพิ่มสูงขึ้นในอนาคต

2. สตอเรจสโคป (storage oscilloscope) เป็นสโคปที่มีหลอดภาพชนิดพิเศษที่เรียกกันว่า หลอดภาพสตอเรจ (storage tube) สโคปแบบนี้สามารถจกจากรูปคลื่นสัญญาณบนจอภาพได้ สตอเรจออสซิลโลสโคปจะมีตัวคูณที่บ่งบอกสมรรถนะของเครื่อง ซึ่งเป็นค่าความเร็วสูงสุดของสัญญาณ ที่หลอดภาพยังส่งสามารถเก็บจำไว้ได้ ค่าความถี่ที่สามารถเก็บจำได้อาจเป็นตั้งแต่ 2 กิโลเฮิรตซ์จนถึง 12 กิโลเฮิรตซ์ แล้วแต่คุณภาพของหลอดภาพ

ในที่นี้จะกล่าวถึงแค่สตอเรจสโคปเท่านั้น ซึ่งสามารถบันทึกรูปสัญญาณให้ค้างอยู่บนจอภาพได้ จึงช่วยให้สามารถวิเคราะห์รูปคลื่นนั้นๆ สะดวกมากขึ้น แต่เนื่องจากสตอเรจสโคปยังคงมีราคาแพงอยู่พอสมควร จึงเป็นการที่ที่จะทำการสร้างออสซิลโลสโคปสตอเรจอแคบเคอร์ชัน ซึ่งใช้ท่อพ่วงเข้ากับออสซิลโลสโคปธรรมดาแล้ว ทำให้สามารถบันทึกรูปสัญญาณให้ค้างอยู่บนจอภาพได้ คล้ายกับดิจิตอลสตอเรจออสซิลโลสโคปจริงๆ ทำให้เราได้ออสซิลโลสโคปที่สามารถบันทึกสัญญาณได้ในราคาที่ถูกลงและมีคุณภาพดีพอสมควร ซึ่งวงจรที่สร้างขึ้นมานี้สามารถนำไปต่อยอดร่วมกับออสซิลโลสโคปธรรมดาให้สามารถ


เก็บรูปคลื่นสัญญาณได้ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและองค์ประกอบพื้นฐานของกิจจอต สทอเวจ สโคป อแคปเตอร์

กิจจอต สทอเวจ สโคป อแคปเตอร์ สามารถเขียนเป็นบล็อกโคอะแกรม

ไค้กักรูปที่ 1



รูปที่ 1 บล็อกโคอะแกรมของ กิจจอต สทอเวจ สโคป อแคปเตอร์

การทำงานของบล็อกโคอะแกรมมีให้เลือกรับช่องกัวยกัคือ ช่องที่ 1 หรือใช้พร้อมกัน 2 ช่อง โดยการใช่วัทัทเป็นตัวยเลือก ซึ่งแตกค่างกันคือ จะใช้เชอทุทที่ 2 ตัวยสลับกันทำงาน ใช้หน่วยความจำห้ทั้งหมด และ กัทยูเอ เพียงกัทยกัเดียว จะไค้ความเร็วในการคุ้มจะเป็น 2 เท่าของการใช้ 2 ช่อง พร้อมกัน โดยการใช่วัทัทจะใช่วังจรสองชุกทำงานแยกกัน และใช้หน่วยความจำช่องละครั้งหนึ่ง การทำงานของห้ทั้งสองแบบเหมือนกัน


เริ่มจากอินพุททำการเลือนระกัษตัวยุณวให้ยู่ในชวง 0-5 โวลท จากนั้นนำเข้าภาคคุ้มแล้วส่งให้ภาคเปลี่ยตัวยุณวอนาลอกเป็นกัทยจอต แล้วเก็บในหน่วยความจำ เมื่อกองการจะดูตัวยุณว กั้ทำการเรียกรข้อมูลในหน่วยความจำออกมาและส่งให้วงจรเปลี่ยนตัวยุณวกัทยจอตเป็นอนาลอกค้อไป

เอกักรัสนเป็นเอกักรัสที่สงวันเวสัทัทห้การเขางานเพื่อกักรัศกัษาเท่านั้น เมื่อนูณวตัทหน้าไปใช้ประยเอชนค้านการค้าเป็นอนาลอกค้อไป

อื่กัทัทห้ามมิให้ค้ดเปลแงนเนือหา และค้องอ้งอึงถึงเจ้าของเอกักรัสทุกรัค้งที่มีกักร้นำไปใช้

รายละเอียดของแต่ละภาคภายในกิจจรอสถอเวจสโคปอแคปเคอ

2.1 อินพุท ประกอบด้วยวงจรสองส่วน โดยธรรมชาติของสัญญาณที่ได้รับเข้ามาจะมีสัญญาณอยู่ในช่วงบวกและช่วงลบ และมีขนาดไม่แน่นอน ดังนั้นเราจำเป็นต้องแปลงสัญญาณให้อยู่ในช่วงบวกอย่างเดียว วงจรส่วนแรกคือ วงจรขยายกรรวมจะทำหน้าที่เปลี่ยนสัญญาณอินพุทที่เข้ามาให้มีโวลท์เทจอยู่ในช่วง 0-5 โวลท์ และเฟสของสัญญาณที่ไค้จะกลับเฟสกลับสัญญาณอินพุท วงจรส่วนที่สอง ทำหน้าที่เป็นบัฟเฟอร์ ซึ่งทำให้ความต้านทานอินพุทสูงและจะทำหน้าที่กลับเฟสอีกครั้ง เพื่อให้ตรงกลับเฟสของสัญญาณที่ป้อนเข้ามา ซีเนอร์ไดโอดเป็นตั้ป้องกันไม่ให้โวลท์เทจที่ออกไปเกิน 5 โวลท์ ซึ่งพอเหมาะที่จะป้อนให้แก่วงจร เปลี่ยนสัญญาณอนาลอกเป็นกิจจรอด ซึ่งมีลักษณะวงจรดังรูป



รูปที่ 2 วงจรภาคอินพุท

ในโครงการนี้เราจะแบ่งช่วงอัตรขยายเป็น 3 ช่วง คือ

1. ช่วงอินพุทอยู่ระหว่าง 2 โวลท์ ถึง 30 โวลท์
2. ช่วงอินพุทอยู่ระหว่าง 200 มิลลิโวลท์ ถึง 2.5 โวลท์
3. ช่วงอินพุทอยู่ระหว่าง 20 มิลลิโวลท์ ถึง 350 มิลลิโวลท์

และมีการแสดงสัญญาณไค้พร้อมกัน 2 ช่อง จึงมีวงจรขยายรวม 2 ชุดทำงานแยกอิสระกัน หรือใช้เพียงช่องเดียวก็เปลี่ยนสวิตซ์มาที่การใช้เพียงชุดเดียว

สมการในการหาค่าต่างๆมีดังนี้

$$\text{อัตรขยาย} \approx \frac{R_3}{R_2} \tag{1}$$


$$\frac{R_1}{R_3} \approx \frac{\text{โวลท์เทจอ้างอิง (5 โวลท์)}}{\text{โวลท์เทจที่ของยกระดับ (2.5 โวลท์)}} \tag{2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ทฤษฎีการสุ่มตัวอย่างข้อมูล

ในการแปลงสัญญาณอนาล็อกเป็นดิจิทัลอนาล็อก/ดิจิทัล (analog/digital) เอเอชที จะต้องใช้เวลาดำรงหนึ่งในการจัดการ ซึ่งช่วงเวลาดังกล่าวนั้นขึ้นอยู่กับหลายแพ็คเกจ เช่น ความละเอียดของการเปลี่ยนสัญญาณ เทคนิคของการเปลี่ยนสัญญาณ และความเร็วในการทำงานร่วมของอุปกรณ์อื่นๆ ความเร็วของการแปลงสัญญาณนี้จำเป็นสำหรับการประยุกต์ใช้งานเฉพาะอย่างและความแม่นยำที่ต้องการ

เวลาอเพอร์เจอร์ (aperture time) โดยทั่วไปหมายถึงช่วงเวลาที่เกิดความไม่แน่นอนในการวัด และผลก็คือเกิดความผิดพลาดต่อค่าที่วัดได้ในรูปที่ 3 สัญญาณอนาล็อก $V(t)$ มีอัตราการเปลี่ยนแปลง dv/dt ในช่วงเวลาอเพอร์เจอร์ (t_a)




รูปที่ 3 แสดงความผิดพลาดจากการวัดในเวลาอเพอร์เจอร์

ดังนั้นช่วงเวลาการเปลี่ยนแปลงอนาล็อกจะเท่ากับ ΔV โดย

$$\Delta V = t_a \frac{dv(t)}{dt}$$

ดังนั้นหากเวลาที่เอเอชทีใช้เวลาในการเปลี่ยนสัญญาณในเวลา t_a นี้ รหัสดิจิทัลที่ได้ อาจจะไม่ตรงกับขนาดของสัญญาณค่าใดค่าหนึ่งในช่วงนี้ และส่วนอื่นๆที่เหลือคือความผิดพลาดที่เกิดขึ้นซึ่งแน่นอนในบางครั้งเป็นไปได้ที่รหัสดิจิทัลจะตรงกับค่าอนาล็อกที่ถูกทอย

เนื่องจากเวลาที่ไรในการเปลี่ยนสัญญาณที่มีค่าน้อยมาก จำเป็นต้องหาเอเอชทีที่มีความเร็วสูงในการเปลี่ยนสัญญาณที่รับเข้ามา เมื่อเราใช้เอเอชทีที่มีความเร็วสูงในการเปลี่ยนข้อมูลราคาก็ต้องแพงตามไปด้วย ซึ่งการแก้ไขโดยการใช่วงจรแซมปลิงและเฮลด์ (sampling/hold) มาช่วย โดยที่วงจรมแซมปลิงและโฮลด์ที่มีเวลา



ก. สัญญาณ

ข. พัลส์แชนเนล

ค. สัญญาณที่ออกแชนเนล

ง. สัญญาณที่ถูกล็อค

รูปที่ 4 การส่งต่ออย่างสัญญาณ

การทำงานของวงจรแอมป์ลิงและโฮลจะเริ่มจากการสุ่มสัญญาณอินพุท และนำสัญญาณที่สุ่มนั้นมาเก็บหรือโฮลไว้ในเวลาหนึ่งไค์ ซึ่งส่วนใหญ่จะใช้การประจุนรงกันในตัวเก็บประจุที่รั่วไหลต่ำ ดังนั้นในเมื่อแรงดันอินพุทสามารถคงอยู่ได้นานพอ ดังนั้นเอทิจจึงไม่จำเป็นต้องมีเวลาในการเปลี่ยนสัญญาณอย่างรวดเร็วนัก อเพอร์เจอร์ทาร์มของวงจรแอมป์ลิงและโฮลคือเวลาที่เริ่มสุ่มสัญญาณจนตัวเก็บประจุมีค่าแรงดันจนถึงค่าที่สุ่มเวลาอเพอร์เจอร์ชันอยู่กับแบนด์วิทและเวลาในการสวิตช์ของอุปกรณ์แอกทิฟที่ใช้ในวงจร

ในการสุ่มตัวอย่างสัญญาณนั้น สัญญาณอนาลอกจะถูกสุ่มเป็นระยะที่คงที่ตามรูปที่ 4 สัญญาณสุ่มจะแทนสวิตช์ที่ทำงานด้วยความเร็วสูง ซึ่งจะทำการกักต้อสัญญาณอนาลอกในช่วงเวลาอันสั้น ผลของการสุ่มสัญญาณด้วยความเร็วจะเสมือนกับการคูณขบวนสัญญาณพัลส์แคบๆกับสัญญาณอนาลอก ซึ่งจะไค้สัญญาณที่มอกกุเลระหว่างขบวนพัลส์กับสัญญาณอนาลอกก็งแสดงในรูป 4 โดยสัญญาณอนาลอกจะขึ้นมาบนขบวนพัลส์ ถ้าหากเอาสวิตช์และตัวเก็บประจุแทนสวิตช์แล้ว สัญญาณอนาลอกที่ถูกสุ่มจะถูกโฮลไว้ในตัวเก็บประจุ

จนกว่าสัญญาณค่าใหม่ถูกสุ่มเข้ามาใหม่ ซึ่งลักษณะของเอาท์พุทที่ไค้แสดงในรูปที่ 4 อัคราในการสุ่มข้อมูลนั้นจะทอสูงพอเพื่อรักษาคุณลักษณะของสัญญาณเก็บไค้อัคราการลุ่มขึ้นอยู่กับอัคราการเปลี่ยนแปลงของสัญญาณ ถ้าหากสัญญาณนั้นมีการเปลี่ยนแปลงอย่างช้าๆ ก็สามารถใช้อัคราการลุ่มค่าๆไค้ แต่ถ้าสัญญาณนั้นมีการเปลี่ยนแปลงอย่างรวดเร็วก็จำเป็นทอใช้อัคราการลุ่มที่สูงขึ้น

มีปัญหาที่ว่าอัคราการลุ่มสัญญาณนั้นควรมีขนาดเท่าใดที่จะไม่ทอให้ข้อมูลนั้นสูญเสียไปเมื่อสัญญาณนั้นถูกเปลี่ยนกลับมาเช่นเดิม ค่าทอบก็คือขึ้นอยู่กับความถี่ของสัญญาณอนาลอกและทฤษฎีของการลุ่มกล่าวไว้ว่า "ถ้าสัญญาณทอเนื่องซึ่งมีความถี่และฮาร์โมนิกส์ไม่เกิน แล้วสัญญาณทอกล่าวจะสามารถเปลี่ยนกลับมาไค้อย่างเดิมโดยไม่สูญเสียรายละเอียดหรือผิดเพี้ยนไป ถ้าอัคราการลุ่มไม่น้อยกว่า $2f_c$ ท่อวินาที"

จากทฤษฎีการลุ่มสามารถอธิบายด้วยลักษณะรูปสเปครัมของรูปสัญญาณในรูปที่ 4 รูปที่ 4 ก แสดงให้เห็นสเปครัมของสัญญาณที่ถูกสุ่มซึ่งแบนด์วิทไม่เกินกว่า f_c ในขณะที่รูปสัญญาณนี้จะถูกสุ่มด้วยความถี่ f_s ขบวนการมอกกุเลทจะทอให้สเปครัมของสัญญาณลุ่มขยายกว้างออกจาก f_s เป็น $2f_s, 3f_s, \dots$ ไค้ทั้งรูปที่ 4 ข

ถ้าความถี่ของสัญญาณลุ่มไม่สูงพอ หลังจากการลุ่ม สเปครัมบางส่วนของ f_s มาซ้อนทับสเปครัมของสัญญาณ ซึ่งเรียกว่า (Frequency Folding) หากเป็นเช่นนี้ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นี่ก็จะทำให้เกิดความถี่ขึ้นแก่สัญญาณอนาลอกจากการซ้อนกันของสเปกตรัม เมื่อสัญญาณถูกเปลี่ยนกลับให้อยู่ในรูปเดิม และถ้าเลื่อนความถี่รองการสุ่มให้สูงขึ้นจนโอกาสการซ้อนของสเปกตรัมหมดไป $(f_s - f_c) = f_c$ ทำให้การเปลี่ยนกลับของสัญญาณหลังการสุ่มก็คงยังเหมือนเดิมได้


จากที่กล่าวมาแสดงการสนับสนุนทฤษฎีการสุ่มที่ว่าให้ $f_s > 2f_c$ นั่นคือการกำจัดการซ้อนของสเปกตรัมได้ .2 วิธีคือ

1. เพิ่มการสุ่มให้มีความถี่สูงขึ้น โดยให้มีความมากกว่า $2f_c$
2. ทำการกรองความถี่ของสัญญาณก่อนที่จะสุ่มเพื่อให้แบนด์วิธของสัญญาณมีค่าไม่เกิน $f_s/2$


ในทางปฏิบัติแล้วจะยังเล็ก : ฟรี เควนซี โพลด์คิง ได้เสมอจากส่วนฮาร์โมนิคส์ของสัญญาณรวมทั้งสเปกตรัมของสัญญาณรบกวนที่ยังคงอยู่แม้ว่าทำการกรองมาก่อนแล้วก็ตาม การกำจัดการซ้อนกันของสเปกตรัมนี้วิธีที่ได้ผลคือ พยายามให้การสุ่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด ซึ่งปกติมักจะสูงกว่าความถี่ที่สำคัญทฤษฎีการสุ่มคือความถี่ $2f_c$ เสมอ

ผลของการใช้อัตราสุ่มที่ไม่เหมาะสมอีกประการหนึ่งที่เกิดกับสัญญาณรูปชานันแสดงไค่คังรูปที่ 6 เรียกว่าเอเลียส ฟรีเควนซี (alias frequency) ซึ่งเกิดกับสัญญาณที่เปลี่ยนกลับมา เช่นเดิมหลังจากการสุ่มแล้ว


ในกรณีที่มีการสุ่มในอัตราที่ต่ำกว่าสองเท่าที่ควรรับ สัญญาณอินพุทจะทำให้ไค่สัญญาณรูปชานันความถี่ต่ำ แสดงเป็นจุดไข่มุกในรูปที่ 6 ซึ่งจะเห็นว่าความถี่เอเลียสอาจจะแตกต่างจากความถี่เดิมไปมาก



รูปที่ 5 (ก) แสดงสเปกตรัมของสัญญาณอนาลอกที่จะถูกสุ่ม





รูปที่ 5 (ข) หลังจากการสุ่มการเกิด. ฟรีควอนซ์โพลกิง



รูปที่ 6 การเกิดเอเลียส ฟรีควอนซ์จากการสุ่มความถี่ต่ำกว่าสองเท่าของสัญญาณอนาลอก

2.3 ทฤษฎีของการควอนไทซ์ (quantizing Theory)

การควอนไทซ์ เป็นขบวนการที่แปลงสัญญาณอนาลอกออกเป็นสัญญาณที่ไม่ต่อเนื่องซึ่งจากนี้ก็จะผ่านขบวนการโคคกิง (coding) จักให้มีสัญญาณที่ไม่ต่อเนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวลผลทำความเข้าใจ และเป็นสื่ส่วนสัมพันธ์กับสัญญาณอนาลอก เช่น อยู่ในรูปของรหัสไบนารีเป็นต้น หากนำเอาขนาดของสัญญาณอนาลอกและสัญญาณดิจิทัลที่สัมพันธ์จากการควอนไทซ์และเข้ารหัสแล้วมาเขียนกราฟก็จะได้กราฟแสดงดังรูปที่ 7



รูปที่ 7 ทราנסเฟอร์ฟังก์ชันของควอนไทซ์ 3 บิต ตามทฤษฎี

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์กันระหว่างสัญญาณอนาลอกที่ขนาดอยู่ในช่วง 0 ถึง 10 โวลต์ถูกควอนไทซ์และเข้ารหัสเป็นรหัสไบนารี 3 บิตได้ 8 ระดับ จาก 000 ถึง 111 ในระบบไบนารี รหัสสัจจิจิตอลแต่ละค่าขนาดของสัญญาณอนาลอกแต่ละค่าที่เป็นสัดส่วนกับค่าเต็มสเกล โดยค่าสูงสุดของรหัสสัจจิจิตอลคือทุกบิตเป็น 1 จะเท่ากับสัญญาณอนาลอกเต็มสเกลคูณด้วยค่า $(1-2^{-n})$ โดย n เป็นจำนวนบิตของรหัสสัจจิจิตอล และรหัสสัจจิจิตอลแต่ละบิตที่เป็น 1 จะเท่ากับขนาดเต็มสเกลของอนาลอกคูณกับค่าของน้ำหนักของรหัสสัจจิจิตอลนั้นหารด้วย 2^n ตัวอย่างเช่น ค่าเต็มสเกลของอนาลอกเป็น 10 โวลต์ รหัส 1011 จะแทนขนาดสัญญาณอนาลอกอินพุต

$$V_{input} = \frac{R_S}{2^n} (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0)$$

$$= \frac{10}{2^4} (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0)$$

จุดสำคัญที่เกี่ยวข้องกับกราฟทรานส์เฟอร์ฟังก์ชันในรูปที่ 7 อันแรกได้แก่ ริโซลูชันของควอนไทเซชัน ซึ่งกำหนดได้จากจำนวนบิตของรหัสสัจจิจิตอล หรือจากกราฟคือขนาดความกว้างของสเตปทางแกนอนาลอกว่าเป็นสัดส่วนเท่าใดระหว่างเต็มสเกลอนาลอกกับค่า 2^n

จำนวนสถานะเอาต์พุตกำหนดได้จากจำนวนบิตคือเท่ากับ 2 สถานะ ตัวอย่างกรณีเอาต์พุต 8 บิต ควอนไทเซชันจะให้เอาต์พุต 256 สถานะ และ 12 บิตให้ 4096 สถานะต่อค่าเต็มสเกลของอนาลอก ในโคอะแกรมแสดงทรานส์เฟอร์ฟังก์ชัน จะเห็นว่าจุดแบ่งระดับ (decision point หรือ threshold level) สัญญาณอนาลอกจะมีจำนวน 2^{-1} จุดอยู่ที่ 0.625, 1.875, 3.125, 4.375, 5.625, 6.875 และ 8.125 โวลต์, ระหว่างจุดดังกล่าวเป็นสัญญาณอนาลอกซึ่งแปลงเป็นรหัสสัจจิจิตอล 3 สถานะ ทั้งนี้ค่าเหล่านี้จะกองปรับใหญ่ถูกกองมากที่สุดเพื่อแปลงขนาดของอนาลอกให้ตรงกับค่าที่ทำการควอนไทซ์

แรงดันที่ 1.25, 2.50, 3.75, 5.0, 6.25, 7.25 และ 8.75 โวลต์ เป็นจุดกึ่งกลางในช่วงของสัญญาณอนาลอกที่แสดง 1 สถานะ เอาต์พุตดิจิตอลฟังก์ชันที่เป็นลักษณะขั้นบันไดนี้สามารถประมาณเป็นเส้นตรงโดยการโยงเส้นตรงระหว่างจุดเริ่มต้นและจุดปลาย ณ จุดกึ่งกลางของรหัสสัจจิจิตอลสถานะสุดท้าย สังเกตว่า ในทางทฤษฎี

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ควอนไทเซชันและควอนไทเซอร์ (Quantizer Resolution and Error)

ในแต่ละสถานะของสัญญาณดิจิทัลเอาต์พุตจะแทนขนาดของสัญญาณอนาล็อกค่าใดค่าหนึ่งในช่วงเล็ก ๆ ระหว่างจุดแบ่งระดับสองจุด เรียกช่วงเล็ก ๆ นี้ว่าเป็นขนาดหนึ่งอนาล็อกควอนไทเซชัน (analog quantization) หรือหนึ่งควอนไทซ์ (quantum) หรือ 1 LSB (least significant bit) ของการแปลงสัญญาณ ตัวอย่างในรูป 7 ก ควอนไทซ์คือ 1.25 โวลต์ คำนีได้จากการคำนวณจาก

$$Q = \frac{FSR}{2^n}$$

FSR คือ ช่วงเต็มสเกลของแรงดันอนาล็อก

n คือ จำนวนบิตของรหัสดิจิทัล

จากสมการจะเห็นว่า หากจำนวนบิตมากขนาดของการควอนไทซ์ก็จะลดลง และถ้าให้สัญญาณอินพุตของควอนไทเซอร์กวาดไปตลอดช่วงของสัญญาณอนาล็อกก็จะเห็นช่วงของผลต่างของอนาล็อกอินพุตและดิจิทัลเอาต์พุตเป็นช่วงซึ่งพลอตได้เป็นรูปฟันเลื่อยดังรูป 7 (ข) เรียกว่าความผิดพลาดที่เกิดจากการควอนไทซ์ ซึ่งความผิดพลาดนั้นก็คือ 1 ช่วงสัญญาณอนาล็อกแปลงเป็นรหัสดิจิทัล 1 สถานะดังกล่าวมาแล้วนั่นเอง

ความผิดพลาดนี้เป็นธรรมชาติของการควอนไทซ์ ซึ่งจักทำการแก้ไขไม่ได้ นอกจากการเพิ่มจำนวนบิตของควอนไทเซอร์ให้มากขึ้น และความผิดพลาดของเอาต์พุตจะอยู่ระหว่าง $0 - Q/2$ ความผิดพลาดอาจจะเป็น 0 เมื่อสัญญาณอนาล็อกมีค่าที่จุดกึ่งกลางของควอนไทซ์พอดีลักษณะฟังก์ชันของความผิดพลาดจะสามารถคิดเป็นสัญญาณรบกวนทางอินพุต ซึ่งมีค่าเป็น $Q/2$ และเฉลี่ยเป็น 0 ค่าอาร์เอ็มเอส (rms) เป็น $Q/2\sqrt{3}$ ซึ่งจะได้จากการวิเคราะห์รูปคลื่นฟันเลื่อย


2.5 รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล

รหัสตัวเลขที่นิยมนำมาใช้ในระบบเปลี่ยนข้อมูลได้แก่รหัสไบนารีหรือที่เรียกว่าสเตรทไบนารี (straight binary) โดยที่รหัสไบนารีสถานะสูงสุดจะแทนสัญญาณ FSR $(1-2^n)$ โวลต์ ตัวอย่างเช่นสัญญาณอนาล็อกเต็มสเกล (FSR) เท่ากับ 20 โวลต์ สำหรับข้อมูลขนาด 12 บิต ดังนั้นรหัส 1111 1111 1111 จะแทนสัญญาณอนาล็อกขนาด 20 $(1-2^{-12})$ 19.9951171 โวลต์ นอกจากรหัสไบนารีธรรมดาแล้วการยังมีการใช้ระบบไบนารีแบบอื่นๆในระบบการแปลงสัญญาณ ได้แก่ ออฟเซ็ทไบนารี,

เอกรหัส (two's complement), บีซีดี (BCD) และอื่นๆ ซึ่งแต่ละระบบมีข้อดีและในการคำนวณที่ต่างกันออกไป อย่างไรก็ตามมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความเหมาะสมต่างกัน ตัวอย่างเช่น ระบบบีซีดีที่เหมาะสมสำหรับการแสดงตัวเป็นตัวเลข
หน้าปัทม์ หรือต่อเข้ากับคิจิกออลมิเตอร์ รหัสแบบพู่ คอมพลิเมนต์ เหมาะสำหรับการคำนวณ
ผลจิกทางคณิตศาสตร์ และระบบออฟเซ็ทไบนารีเหมาะสำหรับการแปลงสัญญาณอินพุต
ที่มีทั้งช่วงบวกและลบ ในรูปที่ 8 แสดงทรานสเฟอร์ฟังก์ชันของเอชที 3 บิตที่ใช้รหัส
ออฟเซ็ทไบนารี

นอกจากมาตรฐานของการใช้รหัสตัวเลขแล้ว ยังมีมาตรฐานของการ
เลือกช่วงของขนาดแรงดันอินพุตสำหรับเอชที คือหากเป็นสัญญาณช่วงบวกหรือลบอย่าง
เดียวจะใช้ 2.5 โวลต์ หรือ 0-10 โวลต์ แต่ถ้าเป็นช่วงลบจะใช้ 2.5 โวลต์, 5
โวลต์ และ 10 โวลต์เป็นมาตรฐาน



รูปที่ 8

2.6 วงจรแอมพลิงและโฮล

ในคอนทนต์ไคว้ถึงจุดทหมายในการใช้วงจรแอมพลิงและโฮลถึงเอชที และ
ก่อกจากนี้จะไค้กล่าวถึงรายละเอียดของวงจรแอมพลิงและโฮลบางวงจที่ใช้ในปัจจุบัน

ความจริงแล้ววงจรแอมพลิงและโฮลมิไค้มีใช้เฉพาะกับเอชทีเท่านั้น
แต่ไค้ยังใช้กันทั้ๆไปในระบบคิจิกออลโวลท์มิเตอร์, อนาลอกคอมพิวเทอร์ เป็นต้น


วงจรแอมพลิงและโฮลโดยพื้นฐานแล้วเป็นอุปกรณ์หรือวงจรเก็บแรงดัน
(voltage memory) ซึ่งใช้อุปกรณ์ร่วมสำคัญคือตัวเก็บประจุ ในรูปที่ 9 ก แสดงพื้น

ฐานของแอมพลิงและโฮลอิเล็คทรอนิกส์สวิทช์จะค้ดสัญญาณแรงดันเข้ากับตัวเก็บประจุ ซึ่ง
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตช์นี้ควบคุมจากพัลส์สุ่ม (sampling pulse) ช่วงการคัทสวิตช์และเวลาในการประจุแรงดันจนถึงค่าที่แอมป์ถึงมานั้นเรียกว่าเวลาออเพนเจอร์ของแอมป์ลิงและโฮล จากลักษณะการทำงานดังกล่าววงจรแอมป์ลิงและโฮลมีจุดคัทท่อมสัญญาณเข้าออก 3 จุดด้วยกันคือ สัญญาณอนาล็อกอินพุต, สัญญาณแอมป์ลิง และ เอาท์พุท


รูปที่ 9 ข แสดงวงจรที่ใกล้เคียงกับวงจรที่ใช้ในทางปฏิบัติ โดยเพิ่มเก็มนัฟเฟอร์แอมพลิไฟร์ เข้าทางส่วนอินพุตและเอาต์พุตของแอมป์ลิงและโฮลพื้นฐาน แอมพลิไฟเอร์ทางค่านอินพุตช่วยทำให้วงจรมีอินพุตอิมพีแดนซ์สูง สะทกวกต่อการใช้งานและสามารถเพิ่มกระแสเพื่อทำการประจุคาปาซิเตอร์ได้เร็วขึ้น ส่วนทางค่านเอาต์พุตช่วยทำให้เอาต์พุตอิมพีแดนซ์ต่ำสามารถขับโหลดที่ไ้่ง่าย มีจุดสำคัญที่ทองพิจารณา คือ ในส่วนของแอมพลิไฟร์ ทั่วหลังนี้ปกคิแล้วจำเป็นต้องเป็นแอมพลิไฟร์ที่ใช้กระแสอินพุตต่ำ ทั้งนี้เพื่อกิ่งกระแสจากทั่วเก็บประจุในช่วงโฮลสัญญาณน้อยที่สุด มิฉะนั้นแรงดันที่โฮลไว้จะมีค่าลดลงกึ่งแสดงในรูปที่ 10




แสดงพื้นฐานของแอมป์ลิง/โฮล



รูปที่ 9



รูปที่ 10 แสดงรูปคลื่นเอาต์พุตของแอมป์ลิง/โวล





รูปที่ 11

วงจรที่ใช้เป็นแอมป์ลิงและโวลไซระบบคัท้า แอคควิชชัน (data acquisition) นิยมใช้สองแบบคือ แอมป์ลิง-โวลและแทรก-โวล วงจรแอมป์ลิงและโวลจะใช้วิธีสุ่มสัญญาณอย่างรวดเร็วแล้วเข้าสู่คาบเวลาของกรโวล ซึ่งหมายความว่าสวิตช์ควบคุมจะต้อง ค่อช่วงเวลาอันสั้นค่อเนื่อง และส่วนแทรกและโวลจะต้องค่อสวิตช์แอมป์ลิงช้ากว่า แคขณะที่คักสัญญาณออกวงจรจะแทรกคามสัญญาณอินพุทจนกว่าจะมีการแอมป์ลิงสัญญาณใหม่ ลักษณะของเอาต์พุตของแอมป์ลิง-โวลและแทรก-โวลแสดงในรูปที่ 11

นอกจากแอมป์ลิงและโวลทั้งสองแบบแล้ว ยังมีแบบอื่นๆที่มีการนำมาใช้ซึ่งจะไม่น่ามากล่าว ณ ที่นี้

การจิกวงจรแอมป์ลิงและโวลมีการจิกวงจรไคหลายลักษณะ ซึ่งอาจนำไอซีหรือทรานซิสเตอร์มาประกอบเป็นวงจร ทลอคจนการสร้าวงจรทั้งหมดของแอมป์ลิงและโวลลงบนชิปไอซีเดียวกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 12 วงจรอินเวอร์ทติ้งโคลสตัป

ก) วงจรอินเวอร์ทติ้งโคลสตัป (Inverting close loop circuit)

ในวงจรนี้ตัวเก็บประจุจะถูกประจุด้วยอัตรา RC ซึ่งสามารถให้ความเร็วได้โดยใช้ current boot amplifier อยู่ในรูปย้อนกลับดังรูป ข. โดยแอมพลิไฟเออร์นี้มีอัตราขยายเท่ากับ 1



รูปที่ 13 วงจรนอนอินเวอร์ทติ้งโคลสตัป


ข) วงจรนอนอินเวอร์ตึงโคลลสลุป (Noninverting close loop circuit)

แสดงในรูปที่ 13 ในวงจรนี้ A1 จะทำหน้าที่เป็นบัฟเฟอร์ และ error amplifier ในตัว ซึ่งจะทำหน้าที่เปรียบเทียบแรงดันเอาต์พุตกับแรงดันอินพุตแล้ว จะทำการประจุตัวเก็บประจุจนความผิดพลาดเท่ากับศูนย์ A2 ในวงจรนี้จะมีอินพุตอิมพีแดนซ์สูง และการป้อนกลับใน A1 ด้วยโคโธคทำให้ A1 ไม่ต้องเป็นออปแอมป์ที่มีคุณภาพมากนัก ตัวต้านทาน R จะแยกอินพุตของ A1 และเอาต์พุตของ A2 ออกจากกันในช่วงโฮลโหมก (hold-mode)

ข้อดีของวงจรนี้คือ ทำงานได้รวดเร็วและแม่นยำ ความเร็วในการประจุขึ้นอยู่กับความเร็วของ A1 และความสามารถในการจ่ายกระแสของมัน โคโธคสองตัวจะทำหน้าที่แคลมป์ (clamp) สัญญาณเอาต์พุตไปที่อินพุตอินเวอร์ตึงของ A1. เพื่อยังคงให้วงจรมีเสถียรภาพก็เมื่อสวิตช์แอมป์ถึงเปิดวงจร

2.7 คิฟูเอแบบไบนารีเวทแลคเคอร์ (DAC binary weight ladder)

การจังหววงจรแบบไบนารีเวทแลคเคอร์มีลักษณะตามรูปที่ 14 สวิตช์ S1- S4 จะถูกควบคุมเปิด/ปิดด้วยรหัสดิจิทัลเพื่อกัก/ต่อแรงดันอ้างอิงเข้ากับวงจร ความต้านทานที่มีค่า R, 2R, 4R, (2ⁿ) R ทั่วอย่างในกรณีคิฟูเอแบบ 4. บิท ใช้ตัวต้านทานเป็น 10K, 20K, 40K และ 80K เป็นต้น




ค่ารีซิสเตอร์ที่มีน้ำหนักความระหัดสิจิกอลที่เพิ่มขึ้นจะทำให้กระแสผ่านรีซิสเตอร์เข้าไปรวมกันก่อนเข้าออปแอมป์ตกลงกัวยแพกเตอร์ 2 ตามค่า R ที่เพิ่มขึ้น เช่น หากแรงดันอ้างอิงเป็น 10 โวลต์ ในตัวอย่างนี้กระแสที่ผ่านตัวต้านทานจะเป็น 1.0, 0.5, 0.25 และ 0.125 มิลลิแอมป์ ตามลำดับ ออปแอมป์ที่เอาต์พุตจะทำหน้าที่เปลี่ยนกระแสรวมให้เป็นแรงดันเอาต์พุต

$$V_o = - V_{ref} \frac{R_f}{R} (8S_4 + 4S_3 + 2S_2 + S_1) \quad S \text{ close} = 1$$


2.8 กิตูเอแบบ R-2R แลกเคอร์

ถึงแม้ว่ากิตูเอแบบไบนารีเวท (binary weight) จะใช้ค่ารีซิสเตอร์เพียง 4 ค่าก็ตาม แต่ในการผลิตกิตูเอแบบนั้นชิปไอซีเดียวกันก็ยังมีปัญหาที่ยากในการผลิตอยู่ก็ ซึ่งรูปแบบที่คิดกว่าคือการจัดวงจรแบบ R-2R ดังรูปที่ 15



รูปที่ 15 วงจรกิตูเอแบบ R-2R แลกเคอร์ ขนาด 4 บิต


ในวงจรนี้สวิทช์จะคักต่อให้แรงดันอ้างอิงต่อเข้ากับวงจรแลคเคอร์หรือต่อแลคเคอร์ลงกราว ที่ขา 2R จะเห็นได้ว่าสวิทช์อินพุตรีซิสเตอร์ (switch input resistor, 2R) มองเข้าไปจะเห็นคู่ของรีซิสเตอร์ระหว่างจุดต่อ R-2R ที่ติดกัน กระแสจะถูกบั่นทอนไปในอัตรา 2/1 ซึ่งสอดคล้องกับรหัสไบนารี ดังแสดงในรูปที่ 16



รูปที่ 16 วงจรรีซีตีฟแลคเกอร์

2.9 กิจูเอแบบอินเวอร์ท R/2R แลคเกอร์

ลักษณะการจักวงจรแบบนี้จะคล้ายกับแบบ R-2R แลคเกอร์ เพียงแต่ สวิตซ์จะคักคอกขา R กับกราวด์และอินพุทของวงจร ขยายการรวม (summing amplifier) แทนที่จะ เป็น V_{ref} วิธีการนี้นิยมใช้ในการทำกิจูเอในวงจรรวม เพราะ สวิตซ์จะคักคอกที่แรงดันคร่อมค่าต่ำกว่าซึ่งสร้างใ้ง่ายกว่า




รูปที่ 17 วงจรกิจูเอแบบอินเวอร์ท R/2Rแลคเกอร์ S-close=1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้รับการใช้ $V_{0} = -V_{ref} \frac{R_f}{16R} (8S_4 + 4S_3 + 2S_2 + S_1)$ ให้นำไปใช้เมื่อ S-open=0 ด้านการคัก

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอชซี คอนเวอร์เตอร์ ชนิดนี้เป็นแบบหนึ่งที่ใช้การเชื่อมต่อ ซึ่งมีการ
จัดวงจรดังรูปที่ 18



รูปที่ 18 (ก) บล็อกโคะแกรมของ ฮิวล์สไลป เอชซี
(ข) รูปคลื่นเอาต์พุต

ในไซเคิลการทำงานของวงจรจะมีสองช่วงคือ t_1 และ t_2 ในเวลา t_1
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเป็นช่วงเวลาที่ได้รับการออกแบบให้มีค่าแน่นอนคงที่ ในช่วงเวลานี้สัญญาณอินพุทจะก่อ-
 เข้ากับอินทีเกรทเทอร์ผ่านสวิทช์ s ซึ่งทำให้เอาต์พุทที่ถูกอินทีเกรท V_{int} เป็นรูปสัณ-
 ญาณ ramp เพิ่มขึ้นทางบวกและสโลปขึ้นอยู่กับขนาดของ V_{in} จนกระทั่ง V_{int} ถึงค่า
 ค่าหนึ่งเมื่อสิ้นสุด t_1 ในช่วงเวลา t_2 อินพุทจะถูกตัดออกจากอินทีเกรทเทอร์และต่อกับ
 แรงดันอ้างอิง ซึ่งมีค่าเป็นลบเข้ากับอินพุทของอินทีเกรทเทอร์ โดยการควบคุมทางลอจิก
 ในลักษณะเช่นนี้จะทำให้ V_{int} ลดลงด้วยสโลปคงที่จากกรวดายประจุผ่านลง $-V_{ref}$
 เมื่อเริ่มต้นเวลา t_2 เคาท์เทอร์จะรีเซ็ตและเริ่มนับจนเมื่อ V_{int} มีค่าลดลงถึง 0
 คอมพาราเทอร์จะเปลี่ยนสถานะไปบอกส่วนควบคุมลอจิกให้หยุดนับและเอาต์พุทของเคาท์-
 เทอร์จะถูกแปลงเป็นรหัสดิจิตอล ความสัมพันธ์ระหว่างช่วงเวลากับแรงดันอินพุทจะเป็น
 ไปตามสมการ


$$t_2 = t_1 \frac{V_{in} - V_{ref}}{V_{ref}}$$

ดังนั้น รหัสดิจิตอลที่แสดงค่า t_2 จะแสดงค่าอัตราส่วนของแรงดันอินพุทต่อแรงดันอ้างอิง
 คุณลักษณะสำคัญของคูัดสโลปมีหลายประการคือ ประการแรกความแม่นยำของมันไม่ขึ้นอยู่กับส-
 ภาวะของสัญญาณนาฬิกาและตัวเก็บประจุ แต่จะขึ้นอยู่กับความเที่ยงตรงของแรงดันอ้างอิงและความเป็นเชิงเส้นของอินทีเกรทเทอร์ ประการที่สองการ
 จำกัคสัญญาณรบกวนด้วยตนเองของวงจรสามารถกระทำได้ ถ้าจะให้ t_1 มีขนาดเท่า
 กับคาบเวลาของสัญญาณรบกวน เช่นในการกำจัดสัญญาณ 50 เฮิร์ต t_1 จะทำให้มีค่า
 20 มิลลิวินาที


ส่วนข้อเสียที่สำคัญของเอชซีทีคือ ความเร็วในการแปลงสัญญาณค่อนข้าง
 ค่าซึ่งมักนิยมใช้กับเครื่องมือวัดที่ไม่ต้องการความเร็ว เช่น ดิจิตอลมัลติมิเตอร์ เป็นต้น

2.10 ซีคเซสซีฟ แอพรอกซิเมชัน

วงจรเอชซีทีชนิดนี้ เป็นเทคนิคที่ได้รับความนิยมในงานประยุกต์ที่ต้องการ
 ความเร็วสูงและปานกลาง การจัดวงจรจะคล้ายกับแบบเคาท์เทอร์ที่ทำงานในลักษณะ
 การป้อนกลับบล็อกโคแตรมในรูปแบบที่ 19 แสดงผังขั้นข้างๆในเอชซีทีชนิดนี้ คอมพารา-
 เทอร์จะคอยเปรียบเทียบเอาต์พุทจากเอชซีที กับอนาลอกอินพุท V_{in} เอาต์พุทจะไปควบคุม
 คุม เอสเออาร์ (Successive Approximation register) ซึ่งเป็นไอซี MSI ที่ได้



รูปที่ 19 บล็อกโคอะแกรมของ ซิกเซสซีพี แอปพรอคซิเมชัน คอนเวอร์เตอร์




รูปที่ 20 แผนภูมิเวลาของ เฮสเออาร์

ในรูปที่ 20 แสดงแผนภูมิเวลาของเอชเออาร์ ที่มีระดับอนาล็อก 1 และ 2 ที่ระดับ 1 เมื่อสัญญาณนาฬิกาเข้าไป 1 ลูก จะทำให้บิตที่มีนัยสำคัญสูงสุดเป็น 1 ทุกบิตยังคงเป็นศูนย์ เอชเออาร์จะเปลี่ยนเอาต์พุตของ เฮสเออาร์ เป็นอนาล็อกเปรียบเทียบกับสัญญาณอนาล็อกอินพุต ถ้าผลการเปรียบเทียบที่คอมพาราเตอร์ว่าน้อยกว่าอินพุตให้คงบิตนั้นเป็น 1 ไว้ แต่ถ้ามากกว่าจะให้บิตนั้นเป็น 0 จากนั้นทำการทดสอบบิตถัดไป โดยทำให้เป็น 1 หากผลรวมของสองบิต หรือบิตหลังมากกว่าก็ทำให้บิตนั้นเป็น 0 แต่ถ้าน้อยกว่าให้คง 1 ไว้ แล้วทดสอบบิตถัดไป กระบวนการนี้จะกระทำต่อไปจนครบทุกบิตหรือจนกว่าเอาต์พุตจะต่างจาก v_{in} ไม่เกิน 1 บิตที่มีนัยสำคัญน้อยที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.11 เทคนิคที่ใช้งานจริง

อุปกรณ์ในการแปลงสัญญาณที่ใช้จริงคือเบอร์ 0820 (ADC 0820) ซึ่งใช้เวลาในการแปลงสัญญาณน้อยมากเพียง 1.5 ไมโครวินาที ซึ่งมีการทำงานแบบฮาล์ฟแฟลช (half flash). ซึ่งคล้ายกับ แฟลช (flash).



รูปที่ 21

ไลอะแกรมแสดงการต่อและหน้าที่การทำงาน

ของเอชซี 0820

ซึ่งประกอบไปด้วยส่วนประกอบดังนี้

1. วงจรแฟลช 4 บิตนัยสำคัญสูงสุด (most significant flash)
2. วงจรแปลงสัญญาณจิจิตอล 4 บิตเป็นสัญญาณอนาล็อก
3. วงจรแฟลช 4 บิตนัยสำคัญต่ำสุด (least significant flash)
4. วงจรควบคุม

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และใช้เฉพาะในวงจำกัด ไม่สามารถนำไปใช้เพื่อการค้า
ไม่ว่ากรณีใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแพลง 4 มิถุนายนสำคัญสูงสุด

ประกอบด้วย

1. คอมพิวเตอร์ 15 ตัว และค่าความต้านทานแม่แรงกัน 15 ตัว เพื่อเป็นแรงต้านอ้างอิงให้กับคอมพิวเตอร์ทั้ง 15 ตัว
2. วงจรถอกระหัด

โดยมีการทำงานดังนี้

เมื่อมีสัญญาณอินพุตเข้ามา คอมพิวเตอร์ก็จะทำการเปรียบเทียบแรงต้านอินพุตกับแรงต้านอ้างอิงค่าต่างๆจนได้ค่าเอาต์พุตค่าหนึ่ง แล้วจะผ่านเข้าสู่วงจรถอกระหัดสัญญาณให้กลายเป็นสัญญาณไบนารี 4 มิถุนายนสำคัญสูงสุด

วงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุด

โครงสร้างเป็นวงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุด มีหน้าที่แปลงสัญญาณ 4 มิถุนายนสำคัญสูงสุดให้เป็นสัญญาณไบนารี 4 มิถุนายนสำคัญสูงสุด เพื่อนำไปสู่วงจรแพลง 4 มิถุนายนสำคัญสูงสุดต่อไป

วงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุด

ประกอบด้วย

1. คอมพิวเตอร์ 15 ตัวและความต้านทานแม่แรงกันอ้างอิงชุดเกี่ยวกับที่ใช้ในวงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุด
2. วงจรถอกระหัด

โดยมีการทำงานดังนี้

แรงกันที่ไค้จากวงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุดจะถูกนำมาเปรียบเทียบกับแรงกันอ้างอิง ซึ่งจะทำให้ไค้ค่าเอาต์พุตออกมาค่าหนึ่ง และผ่านวงจรถอกระหัดซึ่งจะทำการถอกระหัดสัญญาณจากคอมพิวเตอร์ให้เป็นสัญญาณไบนารี 4 มิถุนายนสำคัญสูงสุด

วงจรถอกระหัด




วงจรถอกระหัดสัญญาณ 4 มิถุนายนสำคัญสูงสุดจากภายนอก เพื่อนำมาควบคุมการทำงานภายในระบบให้ถูกต้อง เช่น สัญญาณการเขียน เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเอาต์พุตแลตซ์และไครสเทมพ์เพอร์

วงจรถ้าหน้าทีค้งค่าของสัญญาณดิจิทัลเอาต์พุตทั้ง 8 บิตไว้ในขณะที่ยังไม่ได้แปลงสัญญาณในครั้งต่อไป และเมื่อวงจรส่วนนี้ไม่ทำงาน วงจรส่วนนี้ก็จะมีความต้านทานสูงมาก ทำให้หลีกเลี่ยงจากค่าค้ำบัส

บล็อกไออะแกรมของวงจรในภาคเอชคิตแสดงไว้ดังนี้



เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหารูปที่ 22 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แผนภูมิ แสดงบล็อกไออะแกรมของ เอชคิต


เลขที่ 0820 การแปลงอนาลอกเป็นดิจิทัลใช้ 4 บิตแฟลช 2 ชุก ในการทำให้ไค์ดิจิทัล 8 บิต แต่ละแฟลชจะใช้ 15 คอมพาราเตอร์ เพื่อเปรียบเทียบกับสัญญาณอินพุทซึ่งไม่รู้ค่ากับสัญญาณอ้างอิง เพื่อให้ได้เป็นสัญญาณดิจิทัล 4 บิต

แฟลชชุกแรกจะทำให้ได้สัญญาณดิจิทัล 4 บิตนัยสำคัญสูง 4 บิตนัยสำคัญสูงนี้จะผ่านเข้าวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก(กิกูเอ) เพื่อสร้างสัญญาณอนาลอก(มีกิกูเอภายใน) เพื่อนำไปหักล้างกับสัญญาณอินพุท และค่าแตกต่างของสัญญาณจะถูกแปลงเป็นสัญญาณดิจิทัลอีก 4 บิตนัยสำคัญต่ำโดยแฟลชชุกที่สอง ซึ่งเมื่อรวมกับชุกแรกก็จะเป็น 8 บิต

เลขที่ 0820 มีวิธีการต่อพื้นฐานอยู่ 2 วิธี คือ

1. โหมดการอ่าน

เมื่อขาโหมด (MODE) ต่อกับกราวด์ การแปลงก็จะถูกตั้งให้อยู่ในโหมดการอ่าน (\overline{RD}) การแปลงจะสมบูรณ์โดยการทำให้สัญญาณการอ่านต่ำ (low) จนกระทั่งสัญญาณข้อมูลปรากฏออกมา และสัญญาณอินเทอร์รัพท์ (INT) จะค่าที่คอนท่ายของการแปลงถึงรูปที่ 23




รูปที่ 23


2. โหมกเขียน-อ่าน

เมื่อขาโหมกต่อกับแรงดันสูง (High) การแปลงก็จะถูกทิ้งให้อยู่ในโหมก การเขียน-อ่าน ซึ่งมีสัญลักษณ์ควบคุมต่าง ๆ 3 แบบ ดังรูป เอ, บี และ ซี

24เอ โหมกเขียนอ่าน เมื่อขา 7 เป็นระดับสูงและ $t_{RD} < t_2$



24บี โหมกเขียนอ่าน เมื่อขา 7 เป็นระดับสูงและ $t_{RD} > t_2$



24ซี โหมกเขียนอ่าน เมื่อขา 7 เป็นระดับสูงและเป็นการทำงานตามลำดับ



รูปที่ 24

ในที่นี้เลือกใช้ MC1408 8 บิทคิยูเอคอนเวอร์เตอร์ ซึ่งมีบล็อกไออะ-
แกรมทั้งรูปที่ ข้อมูลอินพุตทั้ง 8 บิทจะถูกคงสถานะไว้โดยการควบคุมให้ 74LS273
ทำการแลตซ์ข้อมูล แล้วส่งคို့ให้ MC1408 แปลงข้อมูลโดยคิยูเอสวิทซ์จะถูกควบคุม
โดยระดับคิจิตอลอินพุตที่ป้อนเข้ามา ซึ่งมีจนวนเท่ากับจนวนโมนาริบิท สวิทซ์เหล่านี้
จะคักคို့กับแรงคั่นอ้างอิงขนาดหนึ่งเท่ากับวงจรคิยูเอสวิทซ์ ค่าค่างๆที่เวทคามระหีส
โมนาริ เอาท์พุทบัฟเฟอร์แอมพลิไฟเออร์จะทำหน้าที่เปลี่ยนกระแสที่ถูกวเวทโคยวงจรรี-
ซิสเตอร์ให้เป็นแรงคั่นอนาลอกที่สัมพันธ์กัน โดยการใช้ NE5534 คို့เป็นวงจรเปลี่ยน
กระแสให้เป็นแรงคั่นเอาท์พุท ซึ่งจะนำไปปรับขนาดให้เท่ากับขนาดจริงคို့ไป




บทที่ 3

การออกแบบและการทำงานของ ทิศจรลด สทอเวจ สโคป อแคปเคอระ

วงจรต่างๆภายในทิศจรลด สทอเวจ สโคป อแคปเคอระสามารถอธิบายการ ทำงานของส่วนต่างๆของวงจร โดยการแบ่งวงจรเป็นส่วนๆดังนี้

3.1 วงจรแหล่งจ่ายไฟตรง . คืวงจรจ่ายพลังงานไฟฟ้าในรูปของแรง- กั้นไฟฟ้า โดยการปรับแรงกั้นจากแหล่งกำเนิดไฟฟ้าอยู่ในระดับที่ค้องการและมีคุณสมบัติเหมาะ สมกับการใช้งาน แหล่งจ่ายไฟตรงที่ใช้งานจริงแสดงไค้ดังรูปที่ 25 แรงกั้นไฟสลับ 220 โวลท์ เข้ามาทางค้านขดปฐมภูมิของหม้อแปลง จะไค้สัญญาณทางทุติยภูมิของหม้อ- แปลงขนาดเป็น 36 โวลท์อาร์เอ็มเอส โดยมีแรงกั้นไฟสลับอยู่ในช่วง -18 ถึง 18 โวลท์ เมื่อผ่านวงจรเรียงแรงกั้นแบบบริคจ (Bridge rectifier) จะแปลงแรงกั้น ไฟสลับให้เป็นไฟตรงแลป้อนให้แก่วงจรควบคุมแรงกั้น ซึ่งในที่นี้จะใช้ไอซี 3 เบอร์ค้าย กันคื 7805, 7815, 7915 ซึ่งจะไค้แรงกั้นทางเอาทพุทเป็น 5, 15, -15 โวลท์ตามลำดับ คิวเก็บประจุทางอินพุทของวงจรควบคุมแรงกั้นทำหน้าที่เป็น วงจรกรองแรงกั้น ส่วนคิว- เก็บ ประจุทางเอาทพุทจะเป็นคาพาซิทีฟ โหลด




รูปที่ 25 แสดงวงจรแหล่งจ่ายไฟตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรค่านอินพุท

ทั้งนี้กล่าวไว้ข้างต้นแล้วว่า วงจรส่วนนี้เป็นวงจรในการจะปรับขนาดของสัญญาณอินพุทให้มีขนาดพอเหมาะคือ 0-5 โวลต์ มี 2 ช่องและแบ่งได้เป็น 3 ช่วงดังนี้

1. ช่วงอินพุทอยู่ระหว่าง 2 โวลต์ ถึง 30 โวลต์
2. ช่วงอินพุทอยู่ระหว่าง 200 มิลลิโวลต์ ถึง 2.5 โวลต์
3. ช่วงอินพุทอยู่ระหว่าง 20 มิลลิโวลต์ ถึง 250 มิลลิโวลต์



รูปที่ 26 วงจรภาคอินพุท

สมการที่ใช้ในการออกแบบคือ

$$\text{อัตราขยาย} \approx \frac{R_3}{R_2} \tag{1}$$

$$R_1 \approx 2 \cdot R_3 \tag{2}$$

1. ช่วงอินพุทอยู่ระหว่าง 2 โวลต์ ถึง 30 โวลต์

ในส่วนนี้ต้องลดขนาดของสัญญาณ 30 โวลต์ ลงมาให้เหลือ 5 โวลต์

$$\text{อัตราขยาย} = \frac{5}{30} = \frac{1}{6}$$

ให้ R_2 เท่ากับ 10 กิโลโห์ม

$$\begin{aligned} R_3 &\approx R_2 \times \text{อัตราขยาย} \\ &\approx 10,000 \times \frac{1}{6} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเราเลือกใช้ R_3 เท่ากับ 1500 โอทัม เพื่อความเหมาะสม

$$R_1 \approx 2 \times 1,500$$

$$\approx 3 \text{ กิโลโอทัม}$$

ดังนั้นเราใช้ ประมาณ 3 กิโลโอทัม

2. ช่วงอินพุตอยู่ระหว่าง 200 มิลลิโวลต์ถึง 2.5 โวลต์.

ในส่วนนี้ต้องเพิ่มขนาดของสัญญาณ 2.5 โวลต์ให้เป็น 5 โวลต์

$$\text{อัตราขยาย} = \frac{5}{2.5} = 2$$

ให้ R_2 เท่ากับ 10 กิโลโอทัม

$$R_3 = R_2 \times \text{อัตราขยาย}$$

$$= 10,000 \times 2$$

$$20 \text{ กิโลโอทัม}$$

ดังนั้นเราเลือกใช้ R_3 เท่ากับ 18 กิโลโอทัม

$$R_1 \approx 2 \times 18,000$$

$$\approx 36 \text{ กิโลโอทัม}$$

ดังนั้นเราเลือกใช้ R_1 ประมาณ 36 กิโลโอทัม

3. ช่วงอินพุตอยู่ระหว่าง 20 มิลลิโวลต์ ถึง 250 มิลลิโวลต์

ในส่วนนี้ต้องเพิ่มขนาดของสัญญาณ 250 มิลลิโวลต์ให้เป็น 5 โวลต์

$$\text{อัตราขยาย} = \frac{5}{250 \text{ มิลลิโวลต์}}$$

$$= 20$$

ให้ R_2 เท่ากับ 10 กิโลโอทัม

$$R_3 \approx 20 \times 10,000$$

$$\approx 200 \text{ กิโลโอทัม}$$

ดังนั้นเราเลือกใช้ R_3 เท่ากับ 180 กิโลโอทัม


$$R_1 \approx 2 \times 180,000$$

$$\approx 360 \text{ กิโลโอทัม}$$

ดังนั้นเราเลือกใช้ R_3 ประมาณ 360 กิโลโอทัม

เราจะไ้วงจรทั้งหมดดังรูป

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 27 วงจรภาคอินพุทโดยรวม


วงจรมีการทำงานคือ เมื่อสัญญาณอินพุทเข้ามาจะผ่านออปแอมป์ตัวที่หนึ่ง ก็จะถูกขยายหรือลดขนาดของสัญญาณให้อยู่ในช่วง 0 - 5 โวลต์ ซึ่งมีเฟสกลับกันกับสัญญาณอินพุท และเพิ่มความแรงของสัญญาณ เพื่อจะนำไปเข้าสู่วงจรออปแอมป์ตัวที่ 2 เพื่อกลับเฟสให้ตรงกับสัญญาณอินพุท เพื่อจะนำไปป้อนเข้าวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลต่อไป ในกรณีที่เราใช้ 1 ช่อง เราจะเปิดวงจรขยายชุดที่ 2 ไว้ และเมื่อใช้ทั้ง 2 ช่อง เราก็เปลี่ยนสวิตช์มาใช้ทั้ง 2 ชุดทำงานแยกอิสระกัน ความวงจรข้างบน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้บริการเชิงวิชาการเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ภาคการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

ในที่นี้เลือกใช้เอพยูทีเบอร์ 0820 เป็นตัวแปลงสัญญาณ เอพยูทีตัวนี้ใช้เวลาในการแปลงสัญญาณเท่ากับ 1.5 ไมโครวินาที เมื่อคิดเป็นความเร็วในการแซมปลิงจะได้เท่ากับ 666 กิโลเฮิร์ต


สิ่งแรกที่เราต้องออกแบบคือ สัญญาณนาฬิกาของระบบนี้ ซึ่งค่าที่สะดวกที่สุด 500 กิโลเฮิร์ต ที่ได้จากการหารความถี่จากคริสตัล 4 เมกกะเฮิร์ต ดังรูป



รูปที่ 28

รูปแสดงวงจรสร้างสัญญาณนาฬิกา

เมื่อได้สัญญาณนาฬิกาของระบบแล้ว เราก็ต้องสร้างสัญญาณควบคุมที่จำเป็นต้องใช้ โดยเราจะเลือกในโหมดเขียนอ่าน แบบทำงานตามลำดับ ซึ่งมีการแปลงได้เร็วที่สุด ซึ่งมีแผนภูมิเวลาดังรูป



รูปที่ 29 แผนภูมิเวลาแสดงโหมดเขียนอ่านแบบทำงานตามลำดับ

สัญญาณควบคุมที่จำเป็นดังนี้

1. สัญญาณ \overline{CS} ต้องเป็นระดับต่ำเพื่อให้เอพยูทีทำงานได้
2. สัญญาณ \overline{RD} ต้องเป็นระดับต่ำเพื่อให้ส่วนใดสเทททำงาน คือ สามารถ

ส่งข้อมูลออกไปได้ตลอดเวลา

3. สัญญา INT ถูกควบคุมจากภายในของเอชที 0820

4. สัญญา WR การแปลงสัญญาจะเริ่มขึ้นเมื่อสัญญา WR เปลี่ยนระดับจากระดับสูงมาเป็นระดับต่ำหลังจากนั้นประมาณ 800 นาโนวินาที หลังจากสัญญา INT เปลี่ยนระดับจากระดับต่ำเป็นสูง สัญญาที่ถูกแปลงแล้วจะเริ่มถูกส่งมา และจะถูกแลทซ์ไว้ที่เอาท์พุทแลทซ์เมื่อสัญญา INT เป็นระดับต่ำ

จากแผนภูมิเวลาและการทำงานของแต่ละสัญญาที่เราทราบ เราจำเป็นต้องออกแบบเพียงสัญญาเดียว คือ สัญญา WR ซึ่งเราจะสร้างจากโมโนสเตเบิลมัลติไวเบรเตอร์ โดยเลือกใช้เบอร์ 741s123 ซึ่งมีการจิกซาและการวางการทำงานทั้งรูปในภาคผนวก โดยค่าความต้านทาน และตัวเก็บประจุเราจะเลือกใช้ตามตารางกราฟจากคู่มือ เพื่อให้ได้คาบเวลาเป็นระดับต่ำ 600 นาโนวินาที ตามตารางข้อมูลของเอชที 0820 นี้ ค่าที่เราเลือกได้คือ ความต้านทาน 2.4 กิโลโห์ม และตัวเก็บประจุค่า 500 พิโคฟาร์ก

การทำงานของภาคการแปลงสัญญาอนาล็อกเป็นดิจิทัล


โครงการนี้สามารถวัดสัญญาได้ 2 ช่อง โดยถ้าใช้ 2 ช่องพร้อมกัน แต่ละช่องจะใช้เอชทีคนละตัวทำงานแยกอิสระกัน ซึ่งจะไ้ความเร็วในการแซมปลิงแต่ละช่อง 500 กิโลเฮิร์ต แต่ในกรณีใช้ช่องที่ 1 เพียงช่องเดียว เราจะใช้เอชทีทั้ง 2 ตัวมาทำงานร่วมกัน โดยตัวแรกทำงานตามขาขึ้นของสัญญานาฬิกา และอีกตัวทำงานตามขาลงของสัญญานาฬิกา ซึ่งเมื่อรวมกันแล้วจะได้ความถี่ในการแซมปลิง 1 เมกกะเฮิรตซ์

1. กรณีทำงานเฉพาะช่องที่ 1 ช่องเดียว

การทำงานเริ่มด้วยสัญญานาฬิกาเข้าสู่ระบบ สัญญาณนาฬิกาของโมโนสเตเบิลคัทที่ 1 ใช้สัญญานาฬิกาของระบบ เพื่อสร้างสัญญา WR และสัญญานาฬิกาของโมโนสเตเบิลคัท 2 จะต้องกลับเฟสกับคัทที่ 1 เพื่อให้สลับกันทำงานคนละช่วงของสัญญานาฬิกาห่างกัน 1 ไมโครวินาที

เมื่อได้สัญญา WR ระบบจะเริ่มแปลงสัญญาอินพุท โดยเริ่มแปลงที่ขาลงของสัญญา WR ซึ่งมีคาบเวลา 600 นาโนวินาที ก็จะเปลี่ยนระดับเป็นระดับสูง ในตอนขาขึ้นของสัญญา WR นี้ เมื่อเวลาผ่านไป 800 นาโนวินาที สัญญาอินพุทก็จะแปลงเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นสัญญาณดิจิทัล 8 บิต เรียบร้อยแล้ว และจะถูกแลตซ์และส่งออกไปยังภายนอก เมื่อสัญญาณ INT เป็นระดับต่ำ ซึ่งมีแผนภูมิเวลาดังรูปข้างล่าง



รูปที่ 30 รูปแสดงแผนภูมิเวลาที่ออกแบบ

2. กรณีทำงานทั้ง 2 ช่อง พร้อมกัน

การทำงานก็จะเหมือนกับในกรณีแรก โดยสวิตซ์มาใช้สัญญาณนาฬิกาอันเดียวกัน และยกเอาที่ออกจากกัน แต่ละตัวทำงานอิสระกัน ดังนั้นจะได้ความเร็วในการแชนปัดแต่ละช่อง 500 กิโลเฮิรตซ์

3.4 การเขียน-อ่านข้อมูลลงในหน่วยความจำ

แบ่งได้เป็น 2 กรณีคือ

1. ในกรณี 1 ช่อง หลังจากสัญญาณอ่านขนาดออกถูกเปลี่ยนเป็นดิจิทัลแล้ว

โดยเอาที่ทั้ง 2-ตัว ก็จะไปนำสัญญาณดิจิทัลที่ได้มาเก็บเข้าหน่วยความจำโดยผ่านทางบัฟเฟอร์ (Buffer) ซึ่งจะทำให้การเปิด-ปิดสลับไปมาเพื่อให้ข้อมูลผ่านมาจากเอาต์พุตเข้ามาสู่หน่วยความจำที่ละตัว ซึ่งข้อมูลจะถูกเก็บลงหน่วยความจำสลับไปมา เช่น แอคแควเรส 000 เป็นข้อมูลจากเอาต์พุตที่ 1 ข้อมูลในแอคแควเรส 001 เป็นข้อมูลจากเอาต์พุตที่ 2 แอคแควเรส 002 เป็นข้อมูลจากเอาต์พุตที่ 1... จนกระทั่งหมด 8 กิโลไบท์ โดยใช้สัญญาณจากขา 12 ของ 74LS161 มาควบคุมการเปิด-เปิด ของบัฟเฟอร์ โดยบัฟเฟอร์ทั้ง 2-ตัวนี้เป็นแบบ 3สถานะ (tri-state) เมื่อตัวหนึ่งทำงานอีกตัวหนึ่งจะมีความต้านทานสูง (High impedance) มิฉะนั้นจะทำให้บัฟเฟอร์เกิดการเสียหายได้ เมื่อเขียนข้อมูลจนครบ 8 กิโลไบท์แล้ว บัฟเฟอร์ทั้ง 2-ตัว จะมีความต้านทานสูงทั้งคู่ จนกว่าจะมีการ

และ 2 ของ

2. ในกรณี 2 ของ จะคล้ายกับกรณี 1 ของ แต่การอ้างแอกเกรสของ หน่วยความจำจะต่างกัน เช่น แอกเกรส 000 เก็บข้อมูลจากเฮดที่ 1 แอกเกรส 800 เป็นข้อมูลของเฮดที่ 2 แอกเกรส 001 เป็นข้อมูลของเฮดที่ 1... ซึ่งก็จะเก็บข้อมูลจนครบ 8 กิโลไบต์ ในการอ้างแอกเกรสจะใช้เคาทเตอร์เบอร์ 74HC4040 ทำการอ้างแอกเกรส แล้วในแต่ละแอกเกรสจะมีสัญญาณจาก WE ของเฮดที่ 1 และ WE ของเฮดที่ 2 มาทริก โมโนสเตเบิลโค้ทส์มา เขียนข้อมูลลงหน่วยความจำดังรูป หน้า 32


หลังจากเขียนข้อมูลจนครบ 8 กิโลไบต์แล้ว จะมีสัญญาณจากเคาทเตอร์ มาทริกฟลิปฟลอป ให้ส่งสัญญาณให้หน่วยความจำปล่อยข้อมูลออกมา ซึ่งในกรณี 1 ของ จะใช้ สัญญาณที่เขียนข้อมูลลงหน่วยความจำมาควบคุมการปล่อยข้อมูลไปยัง คีูเอ1 โดยผ่านทาง 74LS273 ซึ่งคีูเอ1จะแปลงข้อมูลออกเป็นสัญญาณนาฬิกาออกไป ส่วน 74LS273 อีกตัว หนึ่งจะไม่ทำงานจึงไม่มีสัญญาณออกไปที่คีูเอ2 โดยที่แต่ละตัวจะแอสซ็อลของตัวเองไว้ ซึ่งจะมีข้อมูลที่ถูกต้องส่งให้คีูเอทำงานแปลงจากคิจิตอลเป็นอนาลอก ท่อไป ในกรณี 2 ของ หน่วยความจำจะปล่อยข้อมูลออกมาเรื่อย ๆ แต่จะมีสัญญาณจากโมโนสเตเบิล มาทำการ ปล่อยข้อมูลออกไปยังคีูเอ1 และคีูเอ2 ซึ่งสัญญาณที่ถูกแปลงโดยเฮดที่ 1 จะถูกปล่อยออกมา ให้คีูเอ1 แปลงเป็นสัญญาณอนาลอกออกไป ส่วนสัญญาณที่ถูกแปลงโดยเฮดที่ 2 จะถูกแปลงเป็น สัญญาณอนาลอกโดยใช้คีูเอ2

3. 5 การแปลงข้อมูลจากคิจิตอลเป็นอนาลอก

เมื่อข้อมูลถูกส่งออกจากหน่วยความจำผ่าน 74LS273 มายังคีูเอซึ่งใช้เบอร์ MC1408L ดังรูป ซึ่งสัญญาณที่ไค้จะเป็นกระแส ซึ่งเปลี่ยนแปลงตามสัญญาณคิจิตอล ที่เข้ามา ซึ่งจะนำกระแสนี้มาเปลี่ยนเป็นแรงดันโดยใช้วงจร เปลี่ยนกระแสเป็นแรงดัน ซึ่ง ประกอบด้วย NE5534 ร่วมกับ VR10K ไค้เป็นแรงดันซึ่งจะนำมาผ่านวงจรกรองความถี่ ต่ำผ่าน (low pass filter) ซึ่งประกอบด้วย VR10K, 50PF, NE5534 ซึ่งจะทำให้ ความถี่ที่ต่ำกว่า 800 กิโลเฮิซผ่าน เพื่อกรองแรงดันเอาท์พุทให้เรียบขึ้น ซึ่งจะนำไปเข้า วงจรขยาย - ลक्षण เพื่อใ้ไค้รูปคลื่นขนาดเดียวกับอินพุทต่อไป


3. 6 ภาคเอาท์พุท หลังจากสัญญาณออกจากคีูเอแล้ว ขนาดยังไม่เท่ากับอินพุท จึงต้องมี วงจรขยาย-ลक्षणสัญญาณให้มีขนาดเท่ากับของเดิม โดยใช้วงจร เช่นเดียวกับอินพุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 31

วงจร วงจรภาคอินพุท




6264

- IC1 74LS04
- IC2 74LS08
- IC3 74LS161
- IC4 74LS161
- IC5 74LS161
- IC6 74LS161

IC7 74LS123

การนำเสนองานวิจัยนี้เป็นการศึกษาเท่านั้น ไม่อนุญาตให้นำไป
 วิจารณ์ใดๆทั้งสั้น อีกทั้งไม่มีเหตุผลใดๆที่ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงวงจรภาคเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

ผลการทดลอง

ในขั้นแรกเมื่อทำการเขียนข้อมูลลงหน่วยความจำ โดยใช้เฮอูที 1 ตัว สามารถเขียนข้อมูลได้อย่างถูกต้อง ตรวจสอบได้โดยการอ่านข้อมูลออกมา ปรากฏว่า เหมือนกับข้อมูลที่เขียนลงไป แต่ในบางครั้งข้อมูลที่ไ้ก้ก็ไม่ถูกต้อง ซึ่งในขณะนั้นใช้คิฟูเอเบอร์ NE 5018 เป็นตัวแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (ในขณะนี้ไม่มีตัวเก็บประจุ ก็คัมปลิ่ง decoupling-capacitor)


ต่อมาเมื่อใช้ เฮอูที 2 ตัว ทำการสุ่มสัญญาณอินพุตสลับกัน และเขียนข้อมูลลงหน่วยความจำ ปรากฏว่า ข้อมูลที่อ่านออกมาผิดพลาดมาก ตรวจสอบโดยจับสัญญาณที่แปลงจากดิจิทัลเป็นอนาลอก ปรากฏว่ารูปร่างต่างไปจากอินพุตมาก ซึ่งเมื่อทำการวัดไฟเลี้ยงและกราวนด์ ปรากฏว่ามี การเปลี่ยนแปลงของแรงดันอยู่ในช่วงประมาณ 500 มิลลิโวลท์พีค-พีค ซึ่งเป็นสาเหตุหนึ่งที่ทำให้การเขียนข้อมูลผิดพลาด ซึ่งแก้ไขได้โดยใส่ตัวเก็บประจุคัมปลิ่ง ค่าประมาณ 0.1 ไมโครฟารัด ครอบไฟเลี้ยง กับกราวนด์ ปรากฏว่าเมื่อวัดการเปลี่ยนแปลงของ ไฟเลี้ยง และ กราวนด์ ปรากฏว่าเหลือประมาณ 200 มิลลิโวลท์พีค-พีค แต่ปรากฏว่าข้อมูลยังมีความผิดพลาดอยู่แต่น้อยกว่าเดิม

เมื่อทำการวัดสัญญาณจากเอาต์พุตของเคาท์เทอร ปรากฏว่ามี พรอพาเกชันดีเลย์ (Propagati delay) มาก ทำให้การเขียนและอ่านข้อมูลลงในหน่วยความจำผิดพลาดไป ซึ่งแก้ไขโดยใช้ไอซีที่มี พรอพาเกชันดีเลย์ต่ำ ๆ เช่นพวกซีมอสความเร็วสูง (High speed CMOS)ปรากฏว่าสามารถเขียนและอ่านออกมาได้อย่างถูกต้อง ในภาคแปลงสัญญาณดิจิทัลเป็นอนาลอกซึ่งแต่เดิมใช้เบอร์ NE5018 ปรากฏว่าเมื่อรูปคลื่นเอาต์พุตมีความถี่เกิน 50 กิโลเฮิรท์ ปรากฏว่ารูปคลื่นเริ่มบิดเบี้ยว ซึ่งเกิดจากพรอพาเกชันดีเลย์ของไอซีมีค่ามากเกินไป ซึ่งแก้ไขโดยเปลี่ยนไอซีเป็นเบอร์ MC1408L ซึ่งมีพรอพาเกชันดีเลย์น้อยกว่าจึงสามารถแสดงรูปคลื่นได้ถูกต้องกว่า


ผลที่มีต่อความถี่

ในการทดลองปรากฏว่าความถี่ของสัญญาณเอาต์พุตจะเปลี่ยนไปจากความถี่อินพุตเล็กน้อย เนื่องมาจากการสุ่มสัญญาณเข้ามาคังรูป ซึ่งจุดที่สัญญาณเอาต์พุตที่กระกับ 0 โวลท์ จะเปลี่ยนไปด้วย ถ้าความถี่ในการสุ่มมีค่ามากกว่าสัญญาณอินพุตมาก ๆ

แล้วก็จะทำให้โอกาสที่สัญญาณจะมีความถี่ออกไปจะมัน้อย ยิ่งถ้าความถี่ในการสุ่มมีค่าใกล้
เคียงกับสัญญาณอินพุทเท่าใดก็ทำให้โอกาสที่ความถี่จะผิดมากมีค่าสูง




(ก)




(ข)

รูปที่ 234 (ก) แสดงรูปคลื่นอินพุทและสัญญาณสุ่ม
(ข) แสดงรูปคลื่นเอาต์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 35ก รูปแสดงสัญญาณอินพุตรูปขายนที่ความถี่ประมาณ 143 เฮิรต์




รูปที่ 35ข รูปแสดงสัญญาณเอาต์พุตรูปขายนที่ความถี่ประมาณ 143 เฮิรต์


จะเห็นว่ารูปคลื่นขาดหายไปเนื่องจากหน่วยความจำมีน้อยเกินไป ทำให้ได้รูปคลื่นไม่ต่อเนื่อง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 36ก รูปแสดงสัญญาณอินพุทรูปสี่เหลี่ยมที่ความถี่ 5 กิโลเฮิร์ต



รูปที่ 36ข รูปแสดงสัญญาณเอาต์พุทรูปสี่เหลี่ยมที่ความถี่ 5 กิโลเฮิร์ต
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 37ก รูปแสดงสัญญาณอินพุทรูปขายนี่ความถี่ 10 กิโลเฮิรต์




รูปที่ 37ข รูปแสดงสัญญาณเอาต์พุทรูปขายนี่ความถี่ 10 กิโลเฮิรต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 38 รูปแสดงสัญญาณอินพุตรูปสี่เหลี่ยมที่ความถี่ ๕๐ กิโลเฮิร์ต




รูปที่ 38 ข รูปแสดงสัญญาณเอาต์พุตรูปสี่เหลี่ยมที่ความถี่ ๕๐ กิโลเฮิร์ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 39 ก รูปแสดงสัญญาณอินพุตรูปขายนที่ความถี่ 50 กิโลเฮิรท์




รูปที่ 39 ข รูปแสดงสัญญาณเอาต์พุตรูปขายนที่ความถี่ 50 กิโลเฮิรท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 40ก รูปแสดงสัญญาณอินพุทรูปทรงแบบที่ความถี่ ๕๕.๕ กิโลเฮิรตซ์



รูปที่ 40ข รูปแสดงสัญญาณเอาต์พุทรูปทรงแบบที่ความถี่ ๕๕.๕ กิโลเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป

ปริญญาโทนี้มีข้อกำหนดถึงการนำเอา กิจกอล/อนาลอก, อนาลอก/กิจกอล คอนเวอร์เตอร์ ร่วมกับหน่วยความจำประกอบขึ้นเป็น กิจกอลสทอเวจสโคปแอมป์เกอร์ ซึ่งสามารถใช้ในการเก็บรูปร่างและขนาดของสัญญาณไฟฟ้าที่ก้องการ โดยเฉพาะสัญญาณที่ผ่านมาในช่วงเวลาสั้นๆ ซึ่งสามารถนำไปใช้ร่วมกับออสซิลโลสโคปทั่วไปให้มีความสามารถเก็บหรือจกจำสัญญาณ ไฟฟ้าได้ เช่นเดียวกับกิจกอลสทอเวจสโคปทั่วไปแต่มีข้อจำกัดอยู่บางประการคือ

1. ในการใช้งานนั้นยังไม่สามารถใช้วัดสัญญาณที่มีความถี่เกินกว่า 100 กิโลเฮิร์ตได้ (ในกรณีที่ใช้ 1 ช่อง) หรือ 50 กิโลเฮิร์ต (ในกรณี 2 ช่อง) เพราะจะทำให้รูปคลื่นที่ได้ผิดเพี้ยนจากของจริงมาก ซึ่งเกิดขึ้นเนื่องจากความถี่ในการสุ่มสัญญาณอินพุตมีค่าน้อยเกินไป

2. จากลักษณะของรูปคลื่นเอาต์พุตปรากฏว่ามีสัญญาณรบกวนปนออกมาด้วย เห็นได้จากรูปคลื่นสัญญาณไม่เรียบ ซึ่งอาจเกิดมาจากการที่สวิตช์ภายในตัว กิจกอล/อนาลอก คอนเวอร์เตอร์ เปลี่ยนไปมาทำให้เกิดสัญญาณรบกวนออกมาที่เอาต์พุต ซึ่งแก้ไขได้โดยการใช้งานจรรยาของควมถี่ที่ต่ำลง แต่ก็จะทำให้รูปคลื่นที่มีความถี่สูงเกิดผิดเพี้ยนโดยเฉพาะรูปสี่เหลี่ยม

3. ในการใช้งานจริงที่ประคิษฐ์ขึ้นทำการจำสัญญาณอินพุตที่มีความถี่ต่างๆ (มีช่วงเวลาใน 1 คาบน้อยกว่า 8.092 มิลิวินาที) จะทำให้หน่วยความจำไม่สามารถเก็บรูปคลื่นจนครบ 1 คาบจึงเห็นรูปคลื่นขาดไปบางส่วน ในกรณีใช้แบบ 1 ช่อง แต่ถ้าใช้แบบ 2 ช่อง ความถี่ที่มีเวลาใน 1 คาบน้อยกว่า 4.046 มิลิวินาที จะทำให้ไม่สามารถเก็บรูปคลื่นได้ครบ 1 คาบได้ ควรเปลี่ยนอัตราการสุ่มสัญญาณอินพุตให้มีค่าต่ำลง ซึ่งจะทำให้สามารถเห็นรูปคลื่นครบรูปได้

4. รูปคลื่นที่ได้จะมีความถี่ผิดเพี้ยนไปเล็กน้อยเนื่องจากการสุ่มทำให้เวลาที่สัญญาณกระทบ 0 โวลต์มีค่าผิดไปจากเดิม ความถี่จึงผิดไปจากเดิม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-BIT MULTIPLYING D/A CONVERTER

MC1508-8/1408-8/1408-7

DESCRIPTION

The MC1508/MC1408 series of 8-bit monolithic digital-to-analog converters provide high speed performance with low cost. They are designed for use where the output current is a linear product of an 8-bit digital word and an analog reference voltage.

FEATURES

- Fast settling time—70ns (typ)
- Relative accuracy ±0.19% (max error)
- Non-inverting digital inputs are TTL and CMOS compatible
- High speed multiplying rate 4.0mA/μs (input slew)
- Output voltage swing +.5V to -5.0V
- Standard supply voltages + 5.0V and -5.0V to -15V
- Military qualifications pending

APPLICATIONS

- Tracking A-to-D converters
- 2^{1/2}-digit panel meters and DVM's
- Waveform synthesis
- Sample and hold
- Peak detector
- Programmable gain and attenuation
- CRT character generation
- Audio digitizing and decoding
- Programmable power supplies
- Analog-digital multiplication
- Digital-digital multiplication
- Analog-digital division
- Digital addition and subtraction
- Speech compression and expansion
- Stepping motor drive
- Modems
- Servo motor and pen drivers

CIRCUIT DESCRIPTION


The MC1508/MC1408 consists of a reference current amplifier, an R-2R ladder, and 8 high speed current switches. For many applications, only a reference resistor and reference voltage need be added.

The switches are non-inverting in operation; therefore, a high state on the input turns on the specified output current component.

The switch uses current steering for high speed, and a termination amplifier consisting of an active load gain stage with unity gain feedback. The termination amplifier holds the parasitic capacitance of the ladder at a constant voltage during switching, and provides a low impedance termination of equal voltage for all legs of the ladder.

The R-2R ladder divides the reference amplifier current into binary-related components, which are fed to the switches. Note that there is always a remainder current which is equal to the least significant bit. This current is shunted to ground, and the maximum output current is 255/256 of the reference amplifier current, or 1.992mA for a 2.0mA reference amplifier current if the NPN current source pair is perfectly matched.


PIN CONFIGURATION



ABSOLUTE MAXIMUM RATINGS $T_A = +25^\circ\text{C}$ unless otherwise specified

PARAMETER	RATING	UNIT	
VCC	Power supply voltage		
VEE	Positive	+5.5	V
V5-V12	Negative	-16.5	V
Vo	Digital input voltage	+5.5, 0	V
V14	Applied output voltage	+0.5, -5.2	V
V14, V16	Reference current	5.0	mA
	Reference amplifier inputs	Vcc, VEE	V
PO	Power dissipation (package limitation)		mW
	Ceramic package	1000	
	Plastic package	800	
TA	Operating temperature range		°C
	MC1508	-55 to +125	
	MC1408	0 to +75	
Tstg	Storage temperature range	-65 to +150	°C

BLOCK DIAGRAM



8-BIT MULTIPLYING D/A CONVERTER

MC1508-8/1408-8/1408-7

Pin 3 must be 3V more negative than the potential to which R15 is returned

DC ELECTRICAL CHARACTERISTICS! $V_{CC} = +5.0Vdc$, $V_{EE} = -15Vdc$, $\frac{V_{ref}}{R14} = 2.0mA$ unless otherwise specified.

MC1508: $T_A = -55^\circ C$ to $125^\circ C$. MC1408: $T_A = 0^\circ C$ to $75^\circ C$


PARAMETER	TEST CONDITIONS	MC1508-8			MC1408-8			MC1408-7			UNIT
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
E_r Relative accuracy	Error relative to full scale I_o , Figure 3			± 0.19			± 0.19			± 0.39	%
t_s Setting time ¹	To within 1/2 LSB, includes 1'PLH, $T_A = +25^\circ C$, Figure 4		70			70			70		ns
t_{PLH} Propagation delay time Low-to-high	$T_A = +25^\circ C$, Figure 4										ns
t_{PHL} High-to-low			30	100		30	100		30	100	
$TCIO$ Output full scale current drift			-20			-20			-20		PPM/°C
V_{IH} Digital input logic level (MSB) High	Figure 5		2.0			2.0			2.0		Vdc
V_{IL} Low				0.8			0.8			0.8	
I_{IH} Digital input current (MSB) High	Figure 5 $V_{IH} = 5.0V$ $V_{IL} = 0.8V$		0	0.04		0	0.04		0	0.04	mA
I_{IL} Low				-0.4	-0.8		-0.4	-0.8		-0.4	
I_{IS} Reference input bias current	Pin 15, Figure 5		-1.0	-5.0		-1.0	-5.0		-1.0	-5.0	μA
I_{OR} Output current range	Figure 5 $V_{EE} = -5.0V$ $V_{EE} = -7.0V$ to $-15V$	0	2.0	2.1	0	2.0	2.1	0	2.0	2.1	mA
		0	2.0	4.2	0	2.0	4.2	0	2.0	4.2	
I_o Output current	Figure 5 $V_{ref} = 2.000V$, $R14 = 1000\Omega$ All bits low	1.9	1.99	2.1	1.9	1.99	2.1	1.9	1.99	2.1	mA
$I_{O(min)}$ Off-state	All bits low		0	4.0		0	4.0		0	4.0	
V_O Output voltage compliance	$E_r \leq 0.19\%$ at $T_A = +25^\circ C$, Figure 5 $V_{EE} = -5V$ V_{EE} below $-10V$			-0.55, +0.5 -5.0, +0.5			-0.55, +0.5 -5.0, +0.5			-0.55, +0.5 -5.0, +0.5	Vdc
$SR _{ref}$ Reference current slew rate	Figure 6		4.0			4.0			4.0		$mA/\mu s$
$PSRR _{(-)}$ Output current power supply sensitivity	$I_{ref} = 1mA$		0.5	2.7		0.5	2.7		0.5	2.7	$\mu A/V$
I_{CC} Power supply current Positive	All bits low, Figure 5		+13.5	+22		+13.5	+22		+13.5	+22	mA
I_{EE} Negative				-7.5	-13		-7.5	-13		-7.5	
V_{CCR} Power supply voltage range Positive	$T_A = +25^\circ C$, Figure 5		+4.5	+5.0		+4.5	+5.0		+4.5	+5.0	Vdc
V_{VEE} Negative				-4.5	-15		-4.5	-15		-4.5	
P_D Power dissipation	All bits low, Figure 5 $V_{EE} = -5.0Vdc$ $V_{EE} = -15Vdc$		105	170		105	170		105	170	mW
	All bits high, Figure 5 $V_{EE} = -5.0Vdc$ $V_{EE} = -15Vdc$		90	160		90	160		90	160	

NOTES

1. All bits switched

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL PERFORMANCE CHARACTERISTICS



FUNCTIONAL DESCRIPTION

Reference Amplifier Drive and Compensation

The reference amplifier input current must always flow into pin 14 regardless of the setup method or reference supply voltage polarity.

Connections for a positive reference voltage are shown in Figure 1. The reference voltage source supplies the full reference current. For bipolar reference signals, as in the multiplying mode, R_{14} can be tied to a negative voltage corresponding to the minimum input level. R_{15} may be eliminated with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increasing values of R_{14} to maintain proper phase margin. For R_{14} values of 1.0, 2.5, and 5.0K ohms, minimum capacitor values are 15, 37, and 75pF. The capacitor may be tied to either V_{EE} or ground, but using V_{EE} increases negative supply rejection. (Fluctuations in the negative supply have more effect on accuracy than do any changes in the positive supply).

A negative reference voltage may be used if R_{14} is grounded and the reference voltage is applied to R_{15} , as shown in Figure 2. A high input impedance is the main advantage of this method. The negative reference voltage must be at least 3.0V above the V_{EE} supply. Bipolar input signals may be handled by connecting R_{14} to a positive reference voltage equal to the peak positive input level at pin 15.

Capacitive bypass to ground is recommended when a DC reference voltage is used. The 5.0V logic supply is not recommended as a reference voltage, but if a well regulated 5.0V supply which drives

logic is to be used as the reference, R_{14} should be formed of two series resistors and bypassing the junction of the two resistors with 0.1 μ F to ground. For reference voltages greater than 5.0V, a clamp diode is recommended between pin 14 and ground.

If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

Output Voltage Range

The voltage at pin 4 must always be at least 4.5 volts more positive than the voltage of the negative supply (pin 3) when the reference current is 2mA or less, and at least 8 volts more positive than the negative supply when the reference current is between 2mA and 4mA. This is necessary to avoid saturation of the output transistors, which would cause serious degradation of accuracy.

Signetics' MC1508/MC1408 does not need a range control because the design extends the compliance range down to 4.5 volts (or 8 volts—see above) above the negative supply voltage without significant degradation of accuracy. Signetics' MC1508/MC1408 can be used in sockets designed for other manufacturers' MC1508/MC1408 without circuit modification.

Output Current Range

Any time the full scale current exceeds 2mA, the negative supply must be at least 8 volts more negative than the output voltage. This is due to the increased internal voltage drops between the negative supply and the outputs with higher reference currents.

Accuracy

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy, full scale accuracy and full scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full scale current after zero scale current has been nulled out. The relative accuracy of the MC1508/MC1408 is essentially constant over the operating temperature range because of the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current; however, the MC1508/MC1408 has a very low full scale current drift over the operating temperature range.

The MC1508/MC1408 series is guaranteed accurate to within $\pm 1/2$ LSB at +25°C at a full scale output current of 1.99mA. The relative accuracy test circuit is shown in Figure 3. The 12-bit converter is calibrated to a full scale output current of 1.99219mA; then the MC1508/MC1408's full scale current is trimmed to the same value with R_{14} so that a zero value appears at the error amplifier output. The counter is activated and the error band may be displayed on the oscilloscope, detected by comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accurate D-to-A converter. Sixteen-bit accuracy implies a total of $\pm 1/2$ part in 65,536, or $\pm 0.00076\%$, which is much more accurate than the $\pm 0.19\%$ specification of the MC1508/MC1408.

Monotonicity

A monotonic converter is one which always provides an analog output greater than or equal to the preceding value for a corresponding increment in the digital input code. The MC1508/MC1408 is monotonic for all values of reference current above 0.5mA. The recommended range for operation is a DC reference current between 0.5mA and 4.0mA.

Settling Time

The worst case switching condition occurs when all bits are switched on, which corresponds to a low-to-high transition for all input bits. This time is typically 70ns for settling to within 1/2 LSB for 8-bit accuracy. This time applies when $R_L < 500$ ohms and $C_O < 25$ pF. The slowest single switch is the least significant bit, which typically turns on and settles in 65ns. In applications where the D-to-A converter functions in a positive going ramp mode, the worst case condition does not occur and settling times less than 70ns may be realized.

Extra care must be taken in board layout since this usually is the dominant factor in satisfactory test results when measuring settling time. Short leads, 100 μ F supply bypassing for low frequencies, minimum scope lead length, and avoidance of ground loops are all mandatory.

TEST CIRCUITS

3




Figure 1. Positive V_{REF}








Figure 2. Negative V_{REF}



OUTPUT PULSE WIDTH VS TIMING CAPACITANCE



(B) 74122.



(C) 74123.

using the 74121, 74122, and 74123.



ADC0820 8-Bit High Speed μ P Compatible A/D Converter with Track/Hold Function

General Description

By using a half-flash conversion technique, the 8-bit ADC0820 CMOS A/D offers a 1.5 μ s conversion time and dissipates only 75 mW of power. The half-flash technique consists of 32 comparators, a most significant 4-bit ADC and a least significant 4-bit ADC.

The input to the ADC0820 is tracked and held by the input sampling circuitry eliminating the need for an external sample-and-hold for signals moving at less than 100 mV/ μ s.

For ease of interface to microprocessors, the ADC0820 has been designed to appear as a memory location or I/O port without the need for external interfacing logic.


Key Specifications

- Resolution 8 Bits
- Conversion Time 2.5 μ s Max (RD Mode)
1.5 μ s Max (WR-RD Mode)
- Input signals with slew rate of 100 mV/ μ s converted without external sample-and-hold to 8 bits
- Low Power 75 mW Max
- Total Unadjusted Error $\pm 1/2$ LSB and ± 1 LSB

Features

- Built-in track-and-hold function
- No missing codes
- No external clocking
- Single supply—5 V_{CC}
- Easy interface to all microprocessors, or operates stand-alone
- Latched TRI-STATE® output
- Logic inputs and outputs meet both MOS and T2L voltage level specifications
- Operates ratiometrically or with any reference value equal to or less than V_{CC}
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Overflow output available for cascading
- 0.3" standard width 20-pin DIP

Connection and Functional Diagrams



Order Number ADC0820D or ADC0820N
See NS Package D20A or N20A

FIGURE 1

Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V _{CC})	10V
Logic Control Inputs	-0.2V to V _{CC} + 0.2V
Voltage at Other Inputs and Output	-0.2V to V _{CC} + 0.2V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at T _A = 25°C	875 mW
Lead Temp. (Soldering, 10 seconds)	300°C

Operating Conditions (Notes 1 & 2)

Temperature Range	T _{MIN} ≤ T _A ≤ T _{MAX}
ADC0820BD, ADC0820CD	-55°C ≤ T _A ≤ +125°C
ADC0820BCD, ADC0820CCD	-40°C ≤ T _A ≤ +85°C
ADC0820BCN, ADC0820CCN	0°C ≤ T _A ≤ 70°C
V _{CC} Range	4.5V to 8V

Converter Characteristics The following specifications apply for RD mode (pin 7 = 0), V_{CC} = 5V, V_{REF}(+) = 5V, and V_{REF}(-) = GND unless otherwise specified. **Boldface limits** apply from T_{MIN} to T_{MAX}; all other limits T_A = T_J = 25°C.

Parameter	Conditions	ADC0820BD, ADC0820CD ADC0820BCD, ADC0820CCD			ADC0820BCN, ADC0820CCN			Limit Units
		Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	
Resolution			8			8	8	Bits
Total Unadjusted Error (Note 3)	ADC0820BD, BCD ADC0820BCN ADC0820CD, CCD ADC0820CCN		± 1/2 ± 1			± 1/2 ± 1	± 1/2 ± 1	LSB LSB LSB LSB
Minimum Reference Resistance		2.3	1.25		2.3	1.4	1.25	kΩ
Maximum Reference Resistance		2.3	8		2.3	5.3	8	kΩ
Maximum V _{REF} (+) Input Voltage			V_{CC}			V_{CC}	V_{CC}	V
Minimum V _{REF} (-) Input Voltage			GND			GND	GND	V
Minimum V _{REF} (+) Input Voltage			V_{REF}(-)			V_{REF}(-)	V_{REF}(-)	V
Maximum V _{REF} (-) Input Voltage			V_{REF}(+)			V_{REF}(+)	V_{REF}(+)	V
Maximum V _{IN} Input Voltage			V_{CC} + 0.1			V_{CC} + 0.1	V_{CC} + 0.1	-V
Minimum V _{IN} Input Voltage			GND - 0.1			GND - 0.1	GND - 0.1	V
Maximum Analog Input Leakage Current	C _S = V _{CC} V _{IN} = V _{CC} V _{IN} = GND		3 -3			0.3 -0.3	3 -3	μA μA
Power Supply Sensitivity	V _{CC} = 5V ± 5%	± 1/16	± 1/4		± 1/16	± 1/4	± 1/4	LSB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DC Electrical Characteristics

The following specifications apply for $V_{CC} = 5V$, unless otherwise specified. Boldface limits apply from T_{MIN} to T_{MAX} ; all other limits $T_A = T_J = 25^\circ C$.

Parameter	Conditions	ADC0820BD, ADC0820CD ADC0820BCD, ADC0820CCD			ADC0820BCN, ADC0820CCN			Limit Units	
		Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)		
$V_{IN(1)}$, Logical "1" Input Voltage	$V_{CC} = 5.25V$	CS, WR, RD	2.0			2.0	2.0	V	
		Mode		3.5		3.5	3.5	V	
$V_{IN(0)}$, Logical "0" Input Voltage	$V_{CC} = 4.75V$	CS, WR, RD	0.8			0.8	0.8	V	
		Mode		1.5		1.5	1.5	V	
$I_{IN(1)}$, Logical "1" Input Current	$V_{IN(1)} = 5V$; CS, RD $V_{IN(1)} = 5V$; WR $V_{IN(1)} = 5V$; Mode		0.005	1		0.005	1	μA	
				0.1	3		0.1	3	μA
				50	200		50	200	μA
$I_{IN(0)}$, Logical "0" Input Current	$V_{IN(0)} = 0V$; CS, RD, WR, Mode		-0.005	-1		-0.005	-1	μA	
$V_{OUT(1)}$, Logical "1" Output Voltage	$V_{CC} = 4.75V$, $I_{OUT} = -360 \mu A$; DB0-DB7, OFL, INT $V_{CC} = 4.75V$, $I_{OUT} = -10 \mu A$; DB0-DB7, OFL, INT			2.4		2.8	2.4	V	
				4.5		4.6	4.5	V	
$V_{OUT(0)}$, Logical "0" Output Voltage	$V_{CC} = 4.75V$, $I_{OUT} = 1.6 mA$; DB0-DB7, OFL, INT, RDY			0.4		0.34	0.4	V	
I_{OUT} , TRI-STATE Output Current	$V_{OUT} = 5V$; DB0-DB7, RDY $V_{OUT} = 0V$; DB0-DB7, RDY		0.1	3		0.1	0.3	μA	
			-0.1	-3		-0.1	-0.3	μA	
I_{SOURCE} , Output Source Current	$V_{OUT} = 0V$; DB0-DB7, OFL, INT		-12	-6		-12	-7.2	mA	
			-9	-4.5		-9	-5.3	mA	
I_{SINK} , Output Sink Current	$V_{OUT} = 5V$; DB0-DB7, OFL, INT, RDY		14	7		14	8.4	mA	
I_{CC} , Supply Current	CS = WR = RD = 0		7.5	15		7.5	15	mA	

AC Electrical Characteristics

The following specifications apply for $V_{CC} = 5V$, $t_r = t_f = 20 ns$, $V_{REF(+)} = 5V$, $V_{REF(-)} = 0V$ and $T_A = 25^\circ C$ unless otherwise specified.

Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_{CRD} , Conversion Time for RD Mode	Pin 7 = 0, (Figure 2)	1.6		2.5	μs
t_{ACC0} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = 0, (Figure 2)	$t_{CRD} + 20$		$t_{CRD} + 50$	ns
t_{CWR-RD} , Conversion Time for WR-RD Mode	Pin 7 = V_{CC} ; $t_{WR} = 600 ns$, $t_{RD} = 600 ns$; (Figures 3a and 3b)			1.52	μs
t_{WR} , Write Time	Min	Pin 7 = V_{CC} ; (Figures 3a and 3b)		600	ns
	Max	(Note 4) See Graph	50		μs
t_{RD} , Read Time	Min	Pin 7 = V_{CC} ; (Figures 3a and 3b) (Note 4) See Graph		600	ns
t_{ACC1} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = V_{CC} , $t_{RD} < t_r$; (Figure 3a) $C_L = 15 pF$	190		280	ns
	$C_L = 100 pF$	210		320	ns
t_{ACC2} , Access Time (Delay from Falling Edge of RD to Output Valid)	Pin 7 = V_{CC} , $t_{RD} > t_r$; (Figure 3b) $C_L = 15 pF$	70		120	ns
	$C_L = 100 pF$	90		150	ns

AC Electrical Characteristics (Continued) The following specifications apply for $V_{CC} = 5V$, $t_r = t_f = 20 ns$, $V_{REF(+)} = 5V$, $V_{REF(-)} = 0V$ and $T_A = 25^\circ C$ unless otherwise specified.

Parameter	Conditions	Typ (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
t_{IC} , Internal Comparison Time	Pin 7 = V_{CC} ; (Figures 3b and 4) $C_L = 50 pF$	800		1300	ns
t_{IH} , t_{OH} , TRI-STATE Control (Delay from Rising Edge of \overline{RD} to Hi-Z State)	$R_L = 1k$, $C_L = 10 pF$	100		200	ns
t_{F2L} , Delay from Rising Edge of \overline{WR} to Falling Edge of \overline{INT}	Pin 7 = V_{CC} , $C_L = 50 pF$ $t_{RD} > t_i$; (Figure 3b) $t_{RD} < t_i$; (Figure 3a)		$t_{RD} + 200$	t_i $t_{RD} + 290$	ns ns
t_{F2H} , Delay from Rising Edge of \overline{RD} to Rising Edge of \overline{INT}	(Figures 2, 3a and 3b) $C_L = 50 pF$	125		225	ns
t_{F2HW} , Delay from Rising Edge of \overline{WR} to Rising Edge of \overline{INT}	(Figure 4), $C_L = 50 pF$	175		270	ns
t_{PDY} , Delay from \overline{CS} to \overline{RDY}	(Figure 2), $C_L = 50 pF$, Pin 7 = 0	50		100	ns
t_p , Delay from \overline{INT} to Output Valid	(Figure 4)	20		50	ns
t_{PI} , Delay from \overline{RD} to \overline{INT}	Pin 7 = V_{CC} , $t_{RD} < t_i$ (Figure 3a)	200		290	ns
t_p , Delay from End of Conversion to Next Conversion	(Figures 2, 3a, 3b and 4) (Note 4) See Graph			500	ns
Slaw Rate, Tracking		0.1			V/ μs
C_{VIN} , Analog Input Capacitance		45			pF
C_{OUT} , Logic Output Capacitance		5			pF
C_{IN} , Logic Input Capacitance		5			pF

Note 1: Absolute Maximum Ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: Total unadjusted error includes offset, full-scale, and linearity errors.

Note 4: Accuracy may degrade if t_{WR} or t_{RD} is shorter than the minimum value specified. See Accuracy vs t_{WR} and Accuracy vs t_{RD} graphs.


Note 5: The voltage at these pins should never go higher than V_{CC} nor lower than GND.

Note 6: Typical values are at $25^\circ C$ and represent most likely parametric norm.


Note 7: Guaranteed and 100% production tested.

Note 8: Guaranteed, but not 100% production tested. These limits are not used to calculate outgoing quality levels.


TRI-STATE Test Circuits and Waveforms




TL/H/5501-3



TL/H/5501-4



TL/H/5501-5



TL/H/5501-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Description of Pin Functions

Pin Name	Function
1 V_{IN}	Analog input; range = $GND \leq V_{IN} \leq V_{CC}$
2 DB0	TRI-STATE data output—bit 0 (LSB)
3 DB1	TRI-STATE data output—bit 1
4 DB2	TRI-STATE data output—bit 2
5 DB3	TRI-STATE data output—bit 3
6 \overline{WR}/RDY	<p>WR-RD Mode</p> <p>WR: With \overline{CS} low, the conversion is started on the falling edge of \overline{WR}. Approximately 800 ns (the preset internal time out, t_1) after the \overline{WR} rising edge, the result of the conversion will be strobed into the output latch, provided that \overline{RD} does not occur prior to this time out (see Figures 3a and 3b).</p> <p>RD Mode</p> <p>RDY: This is an open drain output (no internal pull-up device). RDY will go low after the falling edge of \overline{CS}; RDY will go TRI-STATE when the result of the conversion is strobed into the output latch. It is used to simplify the interface to a micro-processor system (see Figure 2).</p>
7 Mode	<p>Mode: Mode selection input—it is internally tied to GND through a 50 μA current source.</p> <p>RD Mode: When mode is low</p> <p>WR-RD Mode: When mode is high</p>
8 \overline{RD}	<p>WR-RD Mode</p> <p>With \overline{CS} low, the TRI-STATE data outputs (DB0-DB7) will be activated when \overline{RD} goes low (see Figure 4). \overline{RD} can also be used to increase the speed of the converter by reading data prior to the preset internal time out (t_1, ~800 ns). If this is done, the data result transferred to output latch is latched after the falling edge of the \overline{RD} (see Figures 3a and 3b).</p> <p>RD Mode</p> <p>With \overline{CS} low, the conversion will start with \overline{RD} going low, also \overline{RD} will enable the TRI-STATE data outputs at the completion of the conversion. RDY going TRI-STATE and INT going low indicates the completion of the conversion (see Figure 2).</p>

Pin Name	Function
9 INT	<p>WR-RD Mode</p> <p>INT going low indicates that the conversion is completed and the data result is in the output latch. INT will go low, ~800 ns (the preset internal time out, t_1) after the rising edge of \overline{WR} (see Figure 3b); or INT will go low after the falling edge of \overline{RD}, if \overline{RD} goes low prior to the 800 ns time out (see Figure 3a). INT is reset by the rising edge of \overline{RD} or \overline{CS} (see Figures 3a and 3b).</p> <p>RD Mode</p> <p>INT going low indicates that the conversion is completed and the data result is in the output latch. INT is reset by the rising edge of \overline{RD} or \overline{CS} (see Figure 2).</p>
10 GND	Ground
11 $V_{REF(-)}$	The bottom of resistor ladder, voltage range: $GND \leq V_{REF(-)} \leq V_{REF(+)}$ (Note 5)
12 $V_{REF(+)}$	The top of resistor ladder, voltage range: $V_{REF(-)} \leq V_{REF(+)} \leq V_{CC}$ (Note 5)
13 \overline{CS}	\overline{CS} must be low in order for the \overline{RD} or \overline{WR} to be recognized by the converter.
14 DB4	TRI-STATE data output—bit 4
15 DB5	TRI-STATE data output—bit 5
16 DB6	TRI-STATE data output—bit 6
17 DB7	TRI-STATE data output—bit 7 (MSB)
18 \overline{OFL}	Overflow output—If the analog input is higher than the $V_{REF(+)}$, \overline{OFL} will be low at the end of conversion. It can be used to cascade 2 or more devices to have more resolution (8, 10-bit).
19 NC	No connection
20 V_{CC}	Power supply voltage

1.0 Functional Description

1.1 GENERAL OPERATION

The ADC0820 uses two 4-bit flash A/D converters to make an 8-bit measurement (Figure 1). Each flash ADC is made up of 15 comparators which compare the unknown input to a reference ladder to get a 4-bit result. To take a full 8-bit reading, one flash conversion is done to provide the 4 most significant data bits (via the MS flash ADC). Driven by the 4 MSBs, an internal DAC recreates an analog approximation of the input voltage. This analog signal is then subtracted from the input, and the difference voltage is converted by a second 4-bit flash ADC (the LS ADC), providing the 4 least significant bits of the output data word.

The internal DAC is actually a subsection of the MS flash converter. This is accomplished by using the same resistor ladder for the A/D as well as for generating the DAC signal. The DAC output is actually the tap on the resistor ladder which most closely approximates the analog input. In addition, the "sampled-data" comparators used in the ADC0820 provide the ability to compare the magnitudes of several analog signals simultaneously, without using input summing amplifiers. This is especially useful in the LS flash ADC, where the signal to be converted is an analog difference.

กติกากิจกรรมประกาศ

ผู้จัดทำขอขอบคุณ อาจารย์ พลตุง มดุงกุด ที่ได้ให้คำแนะนำปรึกษา
ตลอดจนหนังสือ และอุปกรณ์ในการทดลอง จนกระทั่งงานชิ้นนี้สำเร็จลุล่วงไปได้ด้วยดี
ไว้ ณ โอกาสนี้ด้วย

สุเชษฐ์ ก่อกิจสวัสดิ์

สมพล นิสสัยทรง

สมภพ วัฒนสมบุญ

ผู้จัดทำ



หนังสืออ้างอิง

- (1) ประเสริฐ โรจน์สุธีวัฒน์ และ สมชาย สุขพันธ์, "เรคอร์เคอร์บนจอสีโคป เครื่องบันทึกรูปคลื่นที่มีคาบเวลายาว", วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์ , ฉบับที่ 82 , หน้า 130 -137, พ.ศ. 2530
- (2) David F. Hoeschele, Jr. " Analog to Digital / digital to analog conversion technique " , John-Wiley
- (3) Datel-Intersil,INC, " Data acquisition-conversion handbook " Massachusetts,1987
- (4) Sidney Soclof , " Applications of Analog Integrated Circuits", Prentice-Hall,Inc., 1985

