



ปีการศึกษา 2530

ปริญญาโท ชั้นปีที่ 4

เรื่อง

การออกแบบและสร้างมอสเฟตกำลังชนิดมีอสแบบเอ็นแชนแนล

Design and Fabrication of N-channel DMOS Power MOSFETs

โดย


นาย วิวัฒน์ เบญจศิลารักษ์

เลขประจำตัว 271194

อาจารย์ที่ปรึกษา

อ. สมชัย วงษ์เมตตา

รศ.ดร. สมเกียรติ สุขเกษ



ปริญญานิพนธ์ปีการศึกษา 2530

เรื่อง การออกแบบและสร้างมอส เพทก่าสังฆิกคิมอสแบบ เอ็นแซนแนล

ผู้จัดทำ

1. นาย วิวัฒน์ เบญจศิลารักษ์ เลขประจำตัว 271194

อ. สมชัย วงษ์เมตตา อาจารย์ที่ปรึกษา
(.....)

รศ.ดร. สมเกียรติ ศกเกษ อาจารย์ที่ปรึกษา
(.....)

การออกแบบและสร้างมอส เฟตกำลัง ชนิดคีมอสแบบเอ็นแชนแนล

นาย วิวัฒน์ เบญจศิริรักษ์
เลขประจำตัว 271194
อาจารย์ที่ปรึกษา
อ. สมชัย วงษ์เมตตา
รศ.ดร. สมเกียรติ สุภคเดช
ปีการศึกษา 2530

บทคัดย่อ


มอสเฟต (MOSFET) เป็นอุปกรณ์ที่อาศัยการทำงานของประจุพาหะส่วนมาก ทำให้มีเสถียรภาพทางอุณหภูมิและไม่มีเวลาหน่วงของการสวิตช์ที่เกิดจากประจุพาหะส่วนน้อย ในอดีตมอสเฟตที่ใ้รับการพัฒนามาจะมีความสามารถทางกระแสค่อนข้างต่ำ ไม่สามารถนำมาใช้เป็นตัวนำกำลังได้ แต่เมื่อไม่นานมานี้เองได้มีการพัฒนาโครงสร้างของมอสเฟตใหม่ที่มีความสามารถทางกระแสและโวลต์เตจสูงความมอสเฟตในอดีตอย่างมากมาย มอสเฟตดังกล่าวเรียกว่า เพาเวอร์มอสเฟต (POWER MOSFET) ซึ่งในปัจจุบันมอสเฟตดังกล่าวได้รับความนิยมนำไปใช้งานอย่างกว้างขวาง เช่น ในเครื่องเสียงคุณภาพสูง เป็นต้น

สำหรับในปริิฎฐานิพนธ์ฉบับนี้จะโคกกล่าวถึงการออกแบบและการสร้างคีมอสแบบเอ็นแชนแนลเอ็นฮานซ์เมนต์ (N - channel enhancement DMOS) ซึ่งเป็นเพาเวอร์มอสเฟตชนิดหนึ่งใ้ได้รับความนิยมอย่างสูงในปัจจุบัน ผลจากการศึกษาและทดลองนี้จะเป็นแนวทางในการพัฒนาเพาเวอร์มอสเฟตที่มีคุณสมบัติที่ดียิ่งขึ้นต่อไป

Abstract

Because MOSFET are majority-carrier devices ; therefore , they exhibit good thermal stability and no switching delay arising from minority-carrier storage. Historically, MOSFET devices have low current-handling capacity so we can not use MOSFET as a power devices. But recent advances in processing technology and the introduction of new device structures have allowed dramatic improvement in the current , voltage , and power-handling capabilities of MOSFET devices.

In this thesis , the process design , fabrication techniques and Experimental results of the n-channel enhancement DMOS are reported. The experimental results are useful for development and fabrication of Power MOSFET.



สารบัญ

บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎีการทำงานของคีมอส (DMOS)	12
บทที่ 3	การออกแบบและการสร้างคีมอส (DMOS)	30
บทที่ 4	การทดลองและผลการทดลอง	41
บทที่ 5	สรุปและวิจารณ์	50
กิจกรรมประกาศนียบัตร		52
เอกสารอ้างอิง		53

บทที่ 1


บทนำ

1.1 วิวัฒนาการของเพาเวอร์เฟต (Power FET)

หลักการของเฟต (FET) ได้ถูกค้นพบครั้งแรกโดยนักฟิสิกส์ชาวสหรัฐ Julius Lilienfeld แห่งมหาวิทยาลัย Lipzig ต่อมาอีก 20 ปี นักฟิสิกส์หลายท่านก็ได้พัฒนาหลักการดังกล่าวที่ค้นพบในภาวหน้าต่อไปอีกจนกระทั่งถึงปี ค.ศ. 1964 Zuleeg และ Tenzner ได้ตีพิมพ์บทความออกเผยแพร่ว่า ซึ่งบทความทั้งสองดังกล่าวมีอิทธิพลอย่างมากต่อหลักการพื้นฐานของเพาเวอร์เฟตในปัจจุบัน


ในเฟตทั่วไปจะมีข้อจำกัดคือกระแสที่ไหลจะไหลในแนวนอนซึ่งมีผลทำให้กระแสของเฟตมีค่าต่ำ ในสมัยก่อนถ้าต้องการเฟตที่มีกระแสสูงๆ จะสามารถทำได้โดยการเพิ่มขนาดของเฟตให้ตัวใหญ่ขึ้น แต่การกระทำดังกล่าวจะไปเพิ่มค่าคาปาซิแตนซ์แฝงภายในเฟต จะมีผลทำให้การตอบสนองความถี่ลดลง ควบคู่กันดังกล่าวนี้เองทำให้มีการพัฒนาเทคโนโลยีในการสร้างเฟตอย่างกว้างขวางเพื่อแก้ปัญหาดังกล่าว เพาเวอร์เฟตที่ได้รับการพัฒนาออกมาได้แก่ VMOS (Vertical MOS), V - JFET (Vertical JFET) และ DMOS (Double - diffuse MOS) เป็นต้น สำหรับในรายงานฉบับนี้จะกล่าวถึงการออกแบบและการสร้างคิมอส (DMOS) ซึ่งจะได้อธิบายต่อไป ในรูปที่ 1.1 แสดงให้เห็นถึงเพาเวอร์เฟตแบบต่างๆที่มีขายในท้องตลาด

โครงสร้างภายในของเพาเวอร์เฟตแบบต่างๆแสดงให้เห็นได้ดังรูปที่ 1.2 เนื่องจากคิมอสที่เราทำการออกแบบและสร้างนั้นจะใช้หลักการทำงานของมอสเฟต (MOSFET) ดังนั้นเพื่อง่ายต่อการเข้าใจจะได้อธิบายถึงหลักการทำงานทั่วไปของมอสเฟตก่อน หลังจากนั้นจะได้อธิบายถึงหลักการทำงานของคิมอส (DMOS) ต่อไป




รูปที่ 1.1 เทาเวอร์เฟต (Power FET)
แบบต่างๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DMOS



VMOS



SIT


รูปที่ 1.2 โครงสร้างของเพาเวอร์เฟตแบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 หลักการทำงานของมอสเฟต (MOSFET)

ในอภิศอปรณพระเภทก่าลิ่งส่วนมากจะ เป็นอูปดรมพระเภท ไบโพลารไก้แก ไบโพลารทรานซิสเตอร์, SCRs, triacs เป็นคน เทคโนโลยีของมอสยั้งคงจ่ากัอยู่ที่โวลท์เตจและกระแสทำอยู่อย่างไรก็ตามปัจจุบันอูปดรมก่าลิ่งที่นิยมใช้ไค้มีการเปลี่ยนแปลงไปจากแกกอนมาก ทวยการไซเทคโนโลยีและโครงสร้างที่ไค้รับการพัฒนารับปรุงให้ดีกว่าอูปดรมในอภิศ มอสทรานซิสเตอร์ไค้มีการออกแบบโครงสร้างที่ต่างไปจากมอสในอภิศิตเพื่อเพิ่มความสามารถทางกระแสและโวลท์เตจให้สูงขึ้น

มอสเฟตในอภิศิตความสามารถทางกระแสและโวลท์เตจจะต่ำอสูไม่สามารถใช้เป็นอูปดรมก่าลิ่งได้ สามารถแสดงโครงสร้างให้เห็นไค้ดังรูปที่ 1.3



รูปที่ 1.3 โครงสร้างของ NMOS

หลักการทํางานพื้นฐานของมอสเฟตจะอาศัยการควบคุมความนำไฟฟ้าที่ผิวไค้เกต ขณะสัคกาคที่เกตเป็นลบจะไม่ไค้กระแสไหลแต่เมื่อสัคกาคที่เกตเป็นบวกเทียบกับซอส จะมีผลทำให้โฮลที่อยู่ใกล้ๆผิวถูกผลักออกไปจากบริเวณผิวจนในที่สุดทำให้ไค้เกิดชั้นกลับชนิดเอ็นที่ผิวขึ้น เกิดเป็นช่องทางเดินกระแส

รูปที่ 1.4 แสดงให้เห็นถึงแถบพลังงานของมอสเฟตขณะที่ไค้รับแรงคั้นไบอัสที่เกตต่างๆกัน ขณะที่ระคัคพลังงานเฟอร์มิ E_F ใกล้กับแถบวาเลนซ์บริเวณผิวจะมีคุณสมบัติเป็นสารกึ่งตัวนำชนิดพีมากกว่าบริเวณอื่นๆ เมื่อ E_F เคลื่อนห่างจากแถบวาเลนซ์จะมีผลทำให้ความหนาแน่นของโฮลที่ผิวมีค่าลดลง

จนกระทั่งโวลที่ผิวหมดไป เมื่อ E_F สัมกับระดับพลังงานกึ่งกลาง E_i จะทำให้ที่ผิว เกิดชั้นกลับชนิดเพิ่มขึ้น ถ้า $\phi_s = 2\phi_f$ นั่นคือเมื่อผลต่างของ E_F และ E_i ที่บริเวณที่ผิวลงไปมีค่าใกล้เคียงกับผลต่างของ E_F และ E_i ที่ผิว เราสามารถนิยามได้ว่าศักคาไบอัสที่เกทขณะนี้คือค่าแรงดันวิกฤติ (threshold voltage) V_{TH} จากนิยามดังกล่าวทำให้ได้สมการดังนี้

$$V_{TH} = \phi_{MS} - \frac{Q_f}{C_o} + 2\phi_f + \frac{\sqrt{2q\epsilon_{Si}\epsilon_o N_A(2\phi_f + V_{SS,th})}}{C_o} \quad (1.1)$$

ϕ_{MS} = ผลต่างของค่าฟังก์ชันงาน (work function) ของโลหะกับสารกึ่งตัวนำ

Q_f = ประจุที่รอยต่อของ Si/SiO₂




C_o = ความจุไฟฟ้าที่เกทออกไซด์

ϵ_{Si} = ค่าคงที่ไดอิเล็กทริกของซิลิกอน

ϵ_o = ค่า permittivity ในสุญญากาศ (8.86×10^{-14} F/cm)

N_A = ความหนาแน่นของอะตอมสารเจือบริเวณฐานรอง

$V_{SS,th}$ = ศักคาไฟฟาระหว่างขอสกับฐานรอง



ขณะที่ศักดาที่เกต V_{GS} น้อยกว่า V_{TH} แต่มีค่าสูงพอที่จะทำให้ ϕ_s มีค่า อยู่เหนือระดับพลังงานกึ่งกลาง ความหนาแน่นของอิเล็กตรอนที่ผิวจะเปลี่ยนแปลงในลักษณะเอ็กโปเนนเชียลกับ ϕ_s ทั้งนี้ที่ขอบเขตการทำงานนี้จะใกล้เคียงความสัมพันธ์ของกระแสเกรนกับศักดาที่เกตดังนี้

$$I_{DS} = Ke^{nV_{GS}/kT}(1 - e^{-nV_{DS}/kT}) \quad (1.2)$$

V_{GS} = ศักดาระหว่างเกตกับซอส

V_{DS} = ศักดาระหว่างเกรนกับซอส $n \approx 1 + \frac{C_D}{C_o}$

ค่า K ขึ้นอยู่กับโครงสร้างทางเรขาคณิตของมอสเฟตและพารามิเตอร์ต่างๆของสารที่โครงสร้าง ค่า C_D และ C_o เป็นค่าความจุไฟฟ้าของบริเวณปกคลุมหาคะและค่าความจุไฟฟ้าของเกตออกไซด์ตามลำดับ สามารถแสดงความสัมพันธ์ได้ดังสมการที่ 1.3 และ 1.4

$$C_D \approx \sqrt{\frac{q\epsilon_{Si}\epsilon_0 N_A}{2(\phi_s + V_{Sub})}} \quad (1.3)$$

$$C_o \approx \frac{\epsilon_{ox}\epsilon_0}{t_{ox}} \quad (1.4)$$

เมื่อ ϵ_{OX} = ค่าคงที่ไดอิเล็กตริกของ SiO_2

t_{OX} = ความหนาของเกตออกไซด์

พื้นที่ที่เกิดชั้นกัลมอย่างสมบูรณ์นั้นคือค่าศักดาที่เกตมีค่าสูงกว่าค่าแรงกันวิกฤติ V_{TH} กราฟคุณสมบัติของมอสเฟตสามารถแสดงได้ดังรูปที่ 1.5 สมการความสัมพันธ์ระหว่างค่าต่างๆสามารถแสดงได้ดังนี้

ช่วงเชิงเส้น

$$I_{DS} \approx \frac{W}{L} \mu C_n \left(V_{GS} - V_{TH} - \frac{V_{DS}}{2} \right) V_{DS} \quad (1.5)$$

$$R_{On} \triangleq \frac{\partial V_{DS}}{\partial I_{DS}} \approx \frac{1}{(W/L) \mu C_n (V_{GS} - V_{TH})} \quad (1.6)$$

เมื่อ W = ความกว้างของแชนแนล


L = ความยาวของแชนแนล

μ = ค่าความคล่องตัวของอิเล็กตรอนในชั้นกัลัม

ช่วงอิ่มตัว

$$I_{DS} \approx \frac{\mu C_n W}{2L} (V_{GS} - V_{TH})^2 \quad (1.7)$$

$$g_m \triangleq \frac{\partial I_{DS}}{\partial V_{GS}} = \frac{1}{R_{On}} \approx \frac{W}{L} \mu C_n (V_{GS} - V_{TH}) \quad (1.8)$$




รูปที่ 1.5 กราฟความสัมพันธ์ของมอสเฟตขณะ $V_{GS} > V_{TH}$

จากที่กล่าวมาข้างต้นจะพบว่ามอส เฟทธรรมดาที่มีข้อจำกัดอยู่หลายอย่างดังนี้

1 ความยาวของแชนแนล L ถูกกำหนดโดยความละเอียดของขบวนการโฟโตลิโธกราฟี ทำให้ไม่สามารถออกแบบมอส เฟทที่มีความยาวแชนแนลสั้นๆได้

2 บริเวณพลาทาทะที่รอยต่อบอกที-เกรนจะเกิดในขอบเขตของส่วนบอที่มากกว่าในเกรน เพราะว่าในส่วนเกรนมีความหนาแน่นของสารเจือมากกว่าในส่วนบอที่ ดังนั้นถ้าต้องการมอส เฟทที่ทนโวลท์เคจสูงๆก็ต้องใช้มอส เฟทที่มีความยาวแชนแนลยาว ซึ่งการเพิ่มความยาวแชนแนลจะทำให้ความสามารถทางกระแสของมอส เฟทลดลงรวมทั้งค่าทรานคอนดักแตนซ์ก็ยังคงลดลงอีกด้วย

เพื่อแก้ปัญหาที่กล่าวข้างต้นได้มีการเพิ่มส่วนของ เกรนที่มีความหนาแน่นของสารเจืออื่นๆเข้าไปดังแสดงในรูปที่ 1.6 เทคนิคต่างๆได้รับการพัฒนาขึ้นระหว่างปี ค.ศ. 1965-1975 โครงสร้างดังกล่าวทำให้บริเวณพลาทาทะที่เกรนมีบริเวณกว้างเข้าไปในส่วน N^- มากขึ้น ทำให้ความสามารถทางโวลท์เคจของมอส เฟทมีค่าสูงขึ้น อย่างไรก็ตามความยาวแชนแนลของมอส เฟทยังคงยาวอยู่ความยาวของแชนแนลจะมีผลอย่างมากต่อความสามารถทางกระแสและโวลท์เคจ ดังนั้นในปี ค.ศ. 1970 จึงได้มีการสร้างดีมอส (DMOS) ขึ้น โครงสร้างที่ออกแบบมาทำให้ดีมอส (DMOS) เป็นอุปกรณ์ที่ทนโวลท์เคจได้สูงในขณะเดียวกันก็มีแชนแนลที่สั้นมากๆ ความหวังที่จะใช้มอส เฟทเป็นอุปกรณ์กำลังก็เป็นจริงขึ้นมา




รูปที่ 1.6 แสดงให้เห็นส่วนเกรนที่มีความหนาแน่นของสารเจือต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เพาเวอร์มอสเฟตยังคงได้รับการพัฒนาต่อไปอีก เกทของมอสเฟตใน
 อีทีจะสร้างในลักษณะของ เกทโลหะซึ่งมีข้อเสียอยู่ จึงได้มีการสร้าง เกทที่แตก
 ค้างออกไปคือสร้าง เป็นเกทซิลิกอนทั้งแสดงในรูปที่ 1.7 โครงสร้างดังกล่าว
 ทำให้ค่าความจุไฟฟ้าที่ไม่ต้องการมีค่าลดลง ดังนั้นอัตราการทำงานแบบสวิชต์จะ
 เร็วกว่าแบบเกทโลหะ นอกจากนี้ในกรณีที่เกทเป็นซิลิกอนชนิดพี อีออนบวก
 ในซิลิกอนจะเสมือนกับ เป็นแรงดันที่เกททำให้แรงดันวิกฤต V_T มีค่าน้อยลงกว่า
 ปกติราว 1 โวลต์เมื่อเทียบกับมอสเฟตที่ใช้เกทโลหะ




รูปที่ 1.7 ลักษณะโครงสร้างของ Silicon-gate

1.3 โครงสร้างของ DMOS (Double - Diffused MOS) แบบต่างๆ

โครงสร้างของคีมอส (DMOS) แบบแรกสามารถแสดงได้ดังรูปที่ 1.8
 เป็นคีมอสที่มีโครงสร้างในแนวนอน ความยาวของแขนแนลเกิดจากการที่สาร
 เจือแต่ละชนิดมีความสามารถในการแพร่ต่างกัน การควบคุมความยาวแขนแนล
 และความหนาแน่นของสาร เจือในแขนแนลหรือบอดี้ (body) มีลักษณะคล้าย
 คลึงกับการควบคุมในเทคโนโลยีการสร้างไบโพลาร์ทรานซิสเตอร์ คีมอส
 ดังกล่าวโดยทั่วไปเรียกว่า LD MOS ส่วนที่แตกต่างไปจากมอสเฟตธรรมดา
 มีดังนี้

1. เพราะความยาวของแขนแนล L ถูกกำหนดโดยความสามารถใน
 การแพร่ของสาร เจือที่แตกต่างกันในทิศทางเดียวกันจากจุดเริ่มต้นเดียวกัน ดังนั้น
 ความยาวของแขนแนลที่ไ้จะมีค่าประมาณ 1 ถึง 2 μm


2 ส่วนของบอტიที่มีความหนาแน่นของสารเจือมากกว่าส่วนเกรน (N^-) ขณะที่รอยต่อระหว่างเกรนกับบอტიได้รับการไบอัสย้อนกลับจะพบว่าบริเวณพลอกพลอกพาหะจะขยายเข้าไปในส่วนของเกรนมากกว่าขยายเข้าไปในส่วนของบอტი มีผลทำให้คาบแรงดันที่ขยทอทั้งกล่าวมีค่าสูงกว่าปกติ




รูปที่ 1.8 แสดงโครงสร้างของ LDMOS

โครงสร้างของ DMOS ที่แตกต่างออกไปจาก LDMOS ได้แก่ VMOS และ VDMOS ทั้งแสดงในรูปที่ 1.9 และรูปที่ 2.0 ตามลำดับ DMOS ทั้งสองมีหลักการคล้ายคลึงกับ LDMOS เพียงแต่ว่าส่วนของเกรน (N^+) จะอยู่ที่ก้านหลังของอุปกรณ์และกระแสที่ไหลในตัว DMOS ทั้งกล่าวจะไหลในแนวตั้งมากกว่าในแนวนอน ในปัจจุบันการสวางเพาเวอร์มอสเฟตเป็นอุปกรณ์เกี่ยวกับๆโดยมากจะมีโครงสร้างในลักษณะของ VDMOS อย่างไรก็ตามการใช้เพาเวอร์มอสเฟตเป็นอุปกรณ์กำลังในวงจรรไอซียังคงต้องใช้โครงสร้างของ LDMOS อยู่

จากลักษณะของ DMOS ทั้งกล่าวมาจะพบว่า DMOS ที่ได้รับความนิยมนำไปใช้งานจะมีเพียงเฉพาะ LDMOS และ VDMOS เท่านั้นสำหรับในปริญฐานิพนธ์ฉบับนี้จะกล่าวถึงแต่การสวางและการออกแบบ VDMOS เท่านั้น



รูปที่ 1.9 แสดงโครงสร้างของ VMOS




รูปที่ 1.10 โครงสร้างของ VDMOS

บทที่ 2

ทฤษฎีการทำงานของทิมอส (DMOS)

2.1 โครงสร้างและการทำงาน


ทิมอสที่ได้ออกแบบและสร้าง ในรายงานฉบับนี้ จะเป็นทิมอสแบบ เอ็นแชนแนลเอ็นชานซ์เมนต์ โครงสร้างของทิมอสนี้สามารถแสดงได้ดังรูป 2.1 โดยแสดง เปรียบเทียบความแตกต่างกับมอส เพทชรรวมคา



รูปที่ 2.1

จากรูปที่ 2.1 (ข) จะเห็นได้ว่า ทิมอสเป็นมอสเพทที่คองมีการแพร่สารเจือ 2 ครั้ง เช่นเดียวกับไบโพลารทรานซิสเตอร์ กระแสที่ไหลในทิมอสจะไหลทั้งในแนวตั้งและแนวนอน ซึ่งต่างจากมอสเพทชรรวมคาที่มีกระแสไหลในแนวนอนเท่านั้น ลักษณะโครงสร้าง เช่นนี้ทำให้สามารถออกแบบให้ทิมอสมีอัตราทนกำลังสูง ๆ ได้ ในรายงานฉบับนี้ จะได้กล่าวถึงการออกแบบและสร้างทิมอสแบบเอ็นแชนแนล เอ็นชานซ์เมนต์ใหม่ค ซึ่งเป็นโครงสร้างที่มีกระแสไหลจากเกรนไปยังซอสค่ามาก ในขณะที่ส่วนเกทยังไม่ได้รับการไบอัส ทิมอสที่ทดลองสร้างขึ้นมีทั้งแบบทนกำลังต่ำ และแบบทนกำลังโคสูง ผลจากการทดลองครั้งนี้ จะใช้เป็นแนวทางในการพัฒนาสร้างทิมอสทนกำลังสูงให้มีคุณสมบัติที่ดียิ่ง ขึ้นต่อไป

ขณะที่ส่วนเกตไม่ได้รับการไบอัส จะไม่มีแชนแนลเกิดขึ้น ในช่วงแรกจึงต้องมีการไบอัสที่ส่วนเกตด้วยแรงดันไฟบวกที่สูงกว่าแรงดันวิกฤติ V_T (Threshold Voltage) เพื่อให้เกิดแชนแนลในแนวนอนขึ้นทั้งสองด้าน เมื่อมีไบอัสที่ส่วนเกรนและซอส จะทำให้มีกระแสไหลในแนวกิ่งจากส่วนเกรน และแยกไหลเป็นกระแสในแนวนอนผ่านแชนแนลไปยังส่วนซอส ดังแสดงในรูปที่ 2.2




รูปที่ 2.2 ทิมอสแบบเอ็นแชนแนลเอ็นสแตนด์บาย เมื่อ ใ้รับแรงดันไบอัสต่างๆกัน

จากการทำงานดังกล่าวข้างต้นจะเห็นว่าทิมอสมีกระแสไหลจากส่วนเกรนไปยังซอสมากกว่ามอสเฟตธรรมดาประมาณ 2 เท่า ลักษณะโครงสร้างของทิมอสนี้ยังสามารถออกแบบให้มีกระแสไหลเข้าโคครอบส่วนซอสทั้ง 3 ด้านหรือมากกว่า 3 ด้านก็ได้ แล้วแต่การออกแบบซึ่งจะทำให้ทิมอสสามารถควบคุมการไหลของกระแสได้สูงขึ้น ในหัวข้อต่อไปจะไ้กล่าวถึงลักษณะทางสถิต (static) และไดนามิก (Dynamic) ของทิมอสโดยพยายามวิเคราะห์หลักข้ณะต่างๆ

ว่าเกิดขึ้นเพราะเหตุใดบ้างทำไมถึงเกิดขึ้น นอกจากนี้เรายังได้แสดงวงจรสมมูลของทิมอสในลักษณะต่างๆ เพื่อความเข้าใจในคุณสมบัติของทิมอสที่กระจัดจางยิ่งขึ้น

การใช้งานของทิมอสที่พบบ่อยๆ ได้แก่ การใช้งานเป็นสวิตช์และการใช้ ในวงจรขยาย ในการใช้งานเป็นสวิตช์จะเกิดพลังงานสูญเสียไม่มากนักแต่ในการนำไปใช้งานในวงจรขยายจะมีการสูญเสียพลังงานสูงมากดังนั้นจึงต้องคำนึงถึงขอบเขตความปลอดภัย (SOA) ของทิมอสควย การใช้งานวงจรสมมูลของทิมอสอธิบายการทำงานและปรากฏการณ์ที่เกิดขึ้นนั้นจะพบว่าวงจรสมมูลที่ใช้จะมีลักษณะที่แตกต่างกันออกไปตามการใช้งาน ไม่มีวงจรสมมูลใดที่สามารถอธิบายการทำงานได้หมดถึงจะมีก็จะต้องมีความซับซ้อนมากยากต่อการเข้าใจ วงจรสมมูลแบบง่าย ๆ ของทิมอสสามารถแสดงได้ดังรูปที่ 2.3



รูปที่ 2.3 วงจรสมมูลแบบง่าย ๆ ของทิมอส

2.2 คุณสมบัติทางไฟฟ้าของทิมอส

คุณสมบัติทางไฟฟ้าของทิมอสสามารถแบ่งได้เป็นสองแบบคือ สแตติก (static) และไดนามิก (Dynamic) คุณสมบัติทางสแตติกโดยทั่วไปก็คือค่าตัวแปรทาง DC เช่น ค่าแรงดันพังทลาย , กระแสรั่วที่เกท , กระแสเกรนขณะที่ศักคาไบอัสที่เกทเป็นศูนย์ (I_{DSS}) และ On Resistance ส่วนคุณสมบัติทางไดนามิกจะบอกเกี่ยวกับตัวแปรทาง AC ได้แก่ ค่าทรานคอน-กติกแทนซ์ (ϵ_n) , ช่วงเวลาสวิตช์ (t_{on} , t_{off}) และค่าความจุไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้งคุณสมบัติทางสัณฐานและไดนามิกจะมีบทบาทสำคัญเมื่อใดนั้นขึ้นอยู่กับว่าเรานำไปใช้งานในคานไหน ถ้าเราใช้กิมอสเป็นสวิตช์คุณสมบัติทางสัณฐานก็จะมีบทบาทสำคัญโดยเฉพาะค่ากระแสรั่วและค่า O_n Resistance หรือนำไปใช้ในวงจรที่มีศักดาสูงๆค่าแรงดันพังหลายก็จะเป็นตัวแปรที่สำคัญ เมื่อเรานำกิมอสไปใช้ในวงจรขยายคุณสมบัติทางไดนามิกก็จะมีบทบาทสำคัญ โทแคททรานคอนคัทและค่าความนำทาง เอาท์พุทโดยมีผลต่อคาอิตราขยาย นอกจากนี้ค่าความจุไฟฟ้าจะมีผลต่อการออกแบบสวิตช์ที่มีความเร็วสูงและวงจรขยายความถี่สูงด้วย

2.2.1 แรงดันพังหลาย


ในกิมอสที่ได้รับการออกแบบอย่างละเอียดรอบคอบแล้ว ค่าแรงดันพังหลายที่เกิดขึ้นจะมีเพียงการพังหลายแบบอะวาลันซ์ (avalanche breakdown) เท่านั้น การพังหลายดังกล่าวเกิดจากการที่สนามไฟฟ้ามีความเข้มเพิ่มขึ้นจนมีผลไปเร่งความเร็วของประจุพาหะส่วนมาก เมื่อประจุพาหะส่วนมากวิ่งไปชนกับอิเล็กตรอนในโครงร่างผลึกของซิลิกอนทำให้เกิดอิเล็กตรอนอิสระจำนวนมากมาย ทำนองเดียวกันอิเล็กตรอนดังกล่าวก็จะถูกเร่งด้วยสนามไฟฟ้าอีกเกิดปฏิกิริยาต่อเนื่อง เป็นลูกโซ่

นอกจากการพังหลายแบบอะวาลันซ์แล้วยังพบว่าในกิมอสยังมีการพังหลายแบบอื่นอีก การพังหลายดังกล่าวมีผลมาจากการขยายตัวของบริเวณพลาสมาสามารถแบ่งได้เป็นสองแบบคือ punch - through breakdown และ reach - through breakdown ขณะที่เราเพิ่มศักดาที่ขั้วเกตจนจนถึงค่าหนึ่งจะพบว่าบริเวณพลาสมาในส่วนของบอติ (p) ขยายไปจนกระทั่งถึงขั้วซอส (n^+) ปรากฏการณ์ดังกล่าวเราเรียกว่า punch - through ซึ่งไม่ก่อให้เกิดความเสียหายต่อกิมอส สำหรับ reach - through breakdown นั้นเกิดจากการที่บริเวณพลาสมาที่เกิดขึ้นในส่วนของชั้นอิทธิขยายไปจนถึงส่วนของรูกรอง เพราะว่าชั้นอิทธิจะมีผลต่อความสามารถทางโวลต์เทจของกิมอสดังนั้นปรากฏการณ์ดังกล่าวที่เกิดขึ้นจึงมีผลเสียต่อกิมอส ดังนั้นในการออกแบบ

ก็มอสจึงควรวอกแบบไม่ให้เกิดปรากฏการณ์กึ่งกล่าวขึ้นได้

2.2.2 คุณสมบัติทางเอาต์พุต

คุณสมบัติทางเอาต์พุตจะให้ข้อมูลที่สำคัญกับเรามากมาย คุณสมบัติกึ่งกล่าวจะพิจารณาความสัมพันธ์ระหว่างกระแสเกรนและศักคากาที่เกรนสามารถแสดงความสัมพันธ์ไค้ดังรูปที่ 2.4 ขณะศักคากาที่เกรนมีค่าค่าๆกระแสเกรนจะแปรผันตามศักคากาที่เกรนเรียกว่าช่วงเชิงเส้น ส่วนช่วงที่กระแสเกรนมีค่าค่อนข้างคงที่ไม่แปรผันตามศักคากาที่เกรนจะเรียกว่าช่วงอิ่มตัว




รูปที่ 2.4 กราฟคุณสมบัติของกึ่งมอส

2.2.3 Transfer characteristic

Transfer characteristic ของทรานซิสเตอร์จะแสดงให้เห็นว่ากระแสทางเอาต์พุตสัมพันธ์กับกระแสขั้วทางอินพุตอย่างไรซึ่งแตกต่างไปจากมอสเฟตที่ใช้ศักคากาที่เกตเป็นขั้วขั้วทางอินพุต


เราสามารถเขียน Transfer characteristic จากกราฟคุณสมบัติของมอสเฟตต่างๆโดยการพลอตกราฟระหว่างกระแสทางเอาต์พุตกับศักคากาอินพุต (ในไบโพลาร์อินพุตจะเป็นกระแส) ซึ่งการพลอตกราฟดังกล่าวสามารถแบ่งไค้เป็นสองแบบคือ แบบสแตติกและแบบไดนามิก ในแบบสแตติกเราจะให้แรงดัน V_{DS} มีค่าคงที่ที่กราฟที่ไค้สามารถแสดงไค้ดังรูปที่ 2.5 (ก)

และ 2.5(ข) สำหรับการพลอตแบบไดนามิกเราต้องเขียน load line บนกราฟคุณสมบัติจากนั้นจึงเขียน transfer characteristic ทั้งแสดงในรูปแบบที่ 2.6(ก) และ 2.6(ข) ตามลำดับ



(ก) คุณสมบัติทางเอาต์พุตกับสแตติก โหลดไลน์ (ข) static transfer characteristic

รูปที่ 2.5



2.6(ก) คุณสมบัติทางเอาต์พุตกับไดนามิกโหลดไลน์

2.6(ข) Dynamic transfer characteristic

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.4 กระแสรั่ว

กระแสรั่วที่เกิดขึ้นประกอบด้วยกระแสรั่วที่เกเรนและกระแสรั่วที่เกตโดยทั่วไปจะใช้สัญลักษณ์ I_{GSS} แทนกระแสรั่วที่เกตและ $I_D(off)$ แทนกระแสรั่วที่เกเรนขณะที่คีมอสอยู่ในสภาวะ OFF

กระแสรั่วที่เกิดขึ้นโดยมากจะเป็นกระแสรั่วที่เกเรน เนื่องจากส่วนของเกตจะแยกจากส่วนอื่นอย่างสมบูรณ์ ดังนั้นตามหลักการแล้วกระแสรั่วที่เกตควรจะมีค่าเป็นศูนย์ แต่จากการศึกษาคนพบว่ามีการรั่วที่เกตอยู่ซึ่งเป็นผลมาจากความไม่สมบูรณ์ของออกไซด์ที่เกิดขึ้นในขบวนการสร้างตัวอุปกรณ์ ส่วนสาเหตุที่ทำให้เกิดกระแสรั่วที่เกเรนนั้นเกิดจากการที่เกตออกไซด์มีอ็อกไซด์เจือปนอยู่เป็นจำนวนมาก อ็อกไซด์ดังกล่าวอาจเกิดจากอะตอมของโซเดียมเป็นต้น นอกจากนี้ที่ผิวของชิ้นงานอาจมีอ็อกไซด์จำนวนหนึ่งไปเกาะอยู่ก่อนที่เกตออกไซด์จะสร้างขึ้น ดังนั้นขณะที่เรานำชิ้นงานไปผ่านขบวนการสร้างที่ใช้อุณหภูมิสูง อ็อกไซด์ระเหลงนั้นก็แพร่เข้าไปในเนื้อซิลิกอนไดออกไซด์

ปัญหาที่พบในคีมอสที่มีส่วนเกี่ยวข้องกับกระแสรั่วได้แก่ ผลของอุณหภูมิที่มีผลต่อค่าแรงดันวิกฤติ ขณะที่อุณหภูมิแวดล้อมเพิ่มขึ้นค่าแรงดันวิกฤติของมอสเฟตทุกประเภทจะลดลงประมาณ 5 mV ต่อองศาเซลเซียสซึ่งมีผลทำให้กระแสเกเรนมีค่าเพิ่มขึ้นหรืออาจกล่าวได้ว่ากระแสรั่วที่เกเรนมีค่าเพิ่มขึ้นนั่นเอง สำหรับมอสเฟตที่มีค่าแรงดันวิกฤติสูงๆจะมีผลตอบสนองต่ออุณหภูมิน้อยกว่า

2.2.5 ค่าความจุไฟฟ้าแฝง

ค่าความจุไฟฟ้าเป็นคุณสมบัติทางไดนามิกสามารถแบ่งเป็นกลุ่มใหญ่ๆได้ดังนี้


C_{iss} : เป็นค่าความจุไฟฟ้าที่อินพุตขณะที่ขั้ว เกเรนและซอสต่อกัน

C_{oss} : เป็นค้อมมอนซอสเอาต์พุตคาปาซิแตนซ์

C_{rss} : เป็นค่าความจุไฟฟ้าที่ขั้ว เกตกับเกเรน

ค่าความจุไฟฟ้าเหล่านี้ประกอบด้วยค่าความจุไฟฟ้าต่างๆรวมกัน ค่าความจุไฟฟ้าดังกล่าวจะมีค่าแปรผันตามศักดาไบอัส กล่าวคือถ้าศักดาไบอัสสูง

จะทำให้ค่าความจุไฟฟ้ามีค่าน้อยลง ท่านเอง ก็เช่นกันถ้าศักดาไบอัสค่าจะทำให้ค่าความจุไฟฟ้ามีค่ามากขึ้น เราทราบมาแล้วว่าค่าความจุไฟฟ้ามีค่าค่าจะมีผลทำให้ผลตอบสนองต่อความถี่ดีกว่า ดังนั้นคีมอสที่ใช้ศักดาไบอัสสูงจะทำงานเป็นสวิทช์ที่มีความเร็วสูงหรือทำงานเป็นวงจรขยายความถี่สูงไค้ดีกว่าคีมอสที่ใช้ศักดาไบอัสค่า เราสามารถแสดงตัวเก็บประจุที่เกิดขึ้นในคีมอสไค้ดังรูปที่ 2.7



รูปที่ 2.7 ตัวเก็บประจุไฟฟ้าแฝงในคีมอส

ค่าความจุไฟฟ้าแฝงทางอินพุตที่จะพิจารณาอีกคือค่าความจุไฟฟ้า C_{gs} และ C_{gd} ส่วนค่า C_{gs} จะมีค่าน้อยมากสามารถตัดทิ้งไค้ จากการศึกษพบว่าค่าความจุไฟฟ้าทางอินพุตจะขึ้นอยู่กับค่าความจุไฟฟ้า C_{gd} มากที่สุด (เกิดจากปรากฏการณ์ Miller effect) การลดค่า C_{gd} นั้นสามารถทำได้โดยการควบคุมความหนาแน่นของอะตอมสารเจือในชั้นอิพิ n^- เราทราบมาแล้วว่าค่าความจุไฟฟ้ามีความสัมพันธ์กับขนาดของพื้นที่รวมทั้งค่าคงตัวไดอิเล็กตริกและความหนาของส่วนที่เป็นฉนวน ดังนั้นการลดค่า C_{gd} ก็จะมาพิจารณาที่ตัวแปรเหล่านี้ ชั้นอิพิที่มีความหนาแน่นของอะตอมสารเจือค่าจะมีผลทำให้ค่าความจุไฟฟ้าลดลงแค่อะไรก็ตามการลดค่าความจุไฟฟ้าด้วยวิธีการดังกล่าวยังคงมี

ข้อจำกัดอยู่เนื่องจากการกระทำดังกล่าวจะไม่มีผลทำให้ค่า ON resistance เพิ่มขึ้นซึ่งจะมีผลทำให้คีมอสมีคุณสมบัติที่เลวลง

2.2.6 ทรานคอนดักแตนซ์ (Transconductance g_m)

สามารถแสดงความสัมพันธ์ของค่าทรานคอนดักแตนซ์กับตัวแปรต่างๆ ได้ดังสมการที่ (2.1)

$$g_m = \frac{\mu \epsilon_{ox} \xi W (V_G - V_{TH})}{L T_{ox}} \quad (2.1)$$

เมื่อ μ = ค่าความคล่องตัวของอิเล็กตรอนในแชนแนล

ϵ_{ox} = ค่า permittivity ของออกไซด์

T_{ox} = ความหนาของออกไซด์ที่เกต

W = ความกว้างของแชนแนล

L = ความยาวของแชนแนล

V_{TH} = แรงกั้นวิกฤติ

V_G = ศักกภาพที่เกต

การเพิ่มค่าทรานคอนดักแตนซ์สามารถทำได้โดยการลดค่าความหนาของออกไซด์ที่เกต อย่างไรก็ตามการกระทำดังกล่าวจะมีผลทำให้ค่าแรงกั้นวิกฤติมีค่าต่ำลง นอกจากนี้อาจมีผลต่อค่าแรงกั้นพังทลายที่เกรน-เกตอีกด้วย

ถ้าเราลดความยาวของแชนแนลจะพบว่าเทคโนโลยีในขณะนี้ยังมีข้อจำกัดอยู่หรือถ้าจะเพิ่มความกว้างของแชนแนลแทนจะพบว่า การเพิ่มความกว้างของแชนแนลจะมีผลทำให้ค่าความจุไฟฟ้าแผ่น C_{gs} มีค่าเพิ่มขึ้นด้วย ดังนั้นการกำหนดค่าของตัวแปรต่างๆ เหล่านี้ควรเลือกอย่างเหมาะสม

2.2.7 ON resistance

เป็นตัวกำหนดค่าคีมอสจะสามารถทนกระแสได้สูงเพียงใดประกอบด้วยความต้านทานแผ่นในตัวคีมอสและความต้านทานที่ขั้วต่อที่ตัวถัง สามารถแสดงได้ดังสมการที่ (2.2)


$$R_{ON} = R_{run} + R_{contact} + R_n + R_{channel} + R_{drift} + R_{sub} + R_{attach} \quad (2.2)$$

ค่าความต้านทานที่สำคัญคือค่าความต้านทานของแชนแนล ($R_{channel}$) และค่าความต้านทานของชั้นอีพิตี (R_{drift}) ค่าความต้านทานของแชนแนลจะเปลี่ยนแปลงตามศักกไฟฟ้าไบอัสที่เกต ถ้าต้องการความต้านทานของแชนแนลต่ำๆก็สามารถทำได้โดยการเพิ่มศักกไฟฟ้าไบอัสที่เกตมากๆ ส่วนค่าความต้านทานที่ชั้นอีพิตีจะมีความสัมพันธ์กับค่าแรงดันพังทลาย สามารถแสดงโคคิงสมการที่ 2.3


$$R_{drift} = K \cdot BV^{2.2 \text{ to } 2.7} \quad (2.3)$$

จากสมการจะเห็นว่าในการออกแบบคีมอสถาของการไหลแรงดันพังทลายมีค่าสูงๆจะสามารถทำได้โดยการเพิ่มค่าความต้านทานของชั้นอีพิตี อย่างไรก็ตามจะพบว่า การเพิ่มค่าความต้านทานที่ชั้นอีพิตีจะไม่ผลทำให้ความสามารถในการทนกระแสของคีมอสต์ลดลงถึงนั้นค่าต่างๆเหล่านี้จึงควรเลือกให้เหมาะสม นอกจากนี้ยังพบว่าถ้าอุณหภูมิของตัวคีมอสต์สูงขึ้นจะทำให้ R_{ON} สูงขึ้นด้วย ท่านเองก็ควรพิจารณากระแสเกรนสูงขึ้นไปแล้ว R_{ON} สูงขึ้น

ถ้าต้องการคีมอสต์กระแสสูงๆและมีค่า R_{ON} ต่ำสามารถทำได้โดยการสร้างคีมอสต์หลายๆตัวต่อขนานกัน การสร้างคีมอสต์ในลักษณะนี้จะมีข้อจำกัดอยู่ คือว่าสารกึ่งตัวนำที่เราใช้สร้างคีมอสต์นั้นจะมีข้อจำกัดในการทนกระแสอยู่ค่าหนึ่งถึงนั้นความหนาแน่นของคีมอสต์ที่สร้างบนซิลิกอนจะมีค่าสูงสุดอยู่ค่าหนึ่งที่จะยอมรับได้ นอกจากนี้การสร้างคีมอสต์ที่มีความหนาแน่นมากๆจะมีผลที่เกิดจากการขยายตัวของบริเวณเปลือกพาหะที่รอยต่อของบอกรี-เกรนก่อให้เกิดปัญหาต่างๆตามมาดังแสดงในรูปที่ 2.8 บริเวณเปลือกพาหะที่เกิดขึ้นจะขยายเข้าไปทิศทางเกินกระแสของคีมอสต์จึงสามารถพิจารณาได้ว่าคีมอสต์ดังกล่าวมี J-FET ต่อในลักษณะอนุกรมกับคีมอสต์ที่ซิวเกรน สามารถแสดงให้เห็นโคคิงรูปที่ 2.9



รูปที่ 2.8 ผลของบริเวณปลูกพาหะตอกกระแส เทรนซึ่งมีผลมาจากความหนาแน่นของตัวกึ่งมอส




รูปที่ 2.9 J - FET แฉงในคีมอส

2.3 ลักษณะแฉงในคีมอส

2.3.1 ไคโอดแฉง เกิดจากรอยคอกของบอคี่กับชั้นอิท


คังในรูปที่ 2.10 ในขณะที่ไคโอดแฉงไครับการไบอัสตรง กระแสจะสามารถไหลผานรอยคอกนี้ไคอย่างมากมายแตดาศักคทาไบอัสกลบขั้วอยางทันทีทั้นไคจะทำไคให้ไคโอดไครับการไบอัสย้อนกลับมีผลทำให้ประจุพาหะที่บริเวณรอยคอกถูกกวาด

นอกจากบริเวณพลาสมา เวลาที่ใช้ในการกวาดประจุพาหะนี้จะมีสำคัญต่อการทำงานของคิมอส




รูปที่ 2.10 โคโอดแฝงในคิมอส

ปัญหาอีกอย่างหนึ่งของโคโอดแฝงในคิมอสคือเมื่อเราใช้คิมอสเป็นอนาล็อกสวิทช์ (analog switch) จะทำให้คิมอสแสดงคุณสมบัติของการเรกติไฟร์ (Rectified) ดังแสดงในรูปที่ 2.11 ทำให้คิมอสไม่แสดงคุณสมบัติของการสวิทช์อย่างแท้จริง ถ้าต้องการแก้ปัญหาดังกล่าวจะต้องมีอุปกรณ์อื่นมาช่วยด้วย




รูปที่ 2.11 ผลกระทบของโคโอดแฝง

2.3.2 ทรานซิสเตอร์แฉ่งในคีมอส ในเอ็นแชนแนลคีมอสจะพบว่าทรานซิสเตอร์แฉ่งเป็น NPN ทรานซิสเตอร์ ส่วนในพีแชนแนลคีมอสจะมีทรานซิสเตอร์แฉ่งเป็น PNP ทรานซิสเตอร์ ในรูปที่ 2.12 แสดงให้เห็นทรานซิสเตอร์แฉ่งคังกล่าว



รูปที่ 2.12 ทรานซิสเตอร์แฉ่งในคีมอส

ทรานซิสเตอร์แฉ่งคังกล่าวจะค้อยู่ในลักษณะขนานกับคีมอส เพื่อลดผลกระทบของทรานซิสเตอร์แฉ่งคังกล่าวจึงมีการชอคระหว่างขั้วชอสกับมอดค็อย่างไครก็ตามผลของทรานซิสเตอร์แฉ่งคังกล่าวยังไม่หมคไปเลยทีเคียวคังนั้นในการใช้งานคีมอสจึงควรระมคัระวังผลคังกล่าวควย จากทีกล่าวมาจะสามารถแสดงวงจรมมุขค็ของคีมอสค็คังรูปที่ 2.13



รูปที่ 2.13 วงจรมมุขค็ของคีมอส

2.4 การใช้เพาเวอร์เฟตเป็นสวิตช์

ก่อนที่จะกล่าวถึงหลักการทํางานของ เพาเวอร์เฟตสวิตช์เรา จะกล่าวถึงความแตกต่างระหว่าง เพาเวอร์เฟตสวิตช์กับสวิตช์ทางกลกันว่า จะมีข้อใดเปรียบเทียบเสียเปรียบกันอย่างไรบ้าง


เพาเวอร์เฟตสวิตช์

1. ON resistance มีค่าสูงกว่า
2. ทนกระแสและโวลต์เคจโศกต่ำกว่า
3. ความเร็วในการสวิตช์สูง
(nanosecond)
4. สามารถควบคุมการทํางานโดย วงจรโลจิก (logic)
5. อายุการใช้งานนานกว่า

สวิตช์ทางกล

1. ON resistance มีค่าต่ำ
2. ทนกระแสและโวลต์เคจโศกสูงมาก
3. ความเร็วในการสวิตช์ต่ำ
(millisecond)
4. ไม่เหมาะสมที่จะควบคุมการทํางานโดยวงจรโลจิก (logic)
5. อายุการใช้งานสั้นกว่ามาก

วงจรมลยมลยของเพาเวอร์เฟตสวิตช์ทํางานเป็นสวิตช์สามารถแสดงโศกโศกรูปที่ 2.14




(ก) ขณะปิดสวิตช์

(ข) ขณะเปิดสวิตช์

รูปที่ 2.14

เพาเวอร์เฟตสวิตช์จะมีคุณสมบัติที่เหนือกว่า small - signal อนุาล็อกสวิตช์มากมายเช่น การที่มี ON resistance ต่ำ , ทนโวลต์เคจโศกสูงกว่า , กระแสสามารถไหลโศกสูงกว่า ขณะที่การสูญเสียกำลังมีเพียงเล็กน้อย

เท่านั้น นอกจากนี้การที่ R_{ON} ค่าจะมีผลทำให้สัญญาณที่ได้มีความเพี้ยนค่าคว่ำ
 กิ่งที่กล่าวไว้ในหัวข้อที่แล้วว่าเพาเวอร์เฟทจะมีโคโอดแองอยู่ทำให้ไม่สามารถ
 ทำงานเป็นอนาล็อกสวิตช์ได้อย่างสมบูรณ์ การแก้ปัญหาดังกล่าวสามารถทำได้
 โดยการใส่เพาเวอร์เฟทสองตัวมาต่อกันนอกจากนี้ยังสามารถวงจรในลักษณะ
 อื่นๆได้อีก โดยอาจจะมีอุปกรณ์ชนิดอื่นมาต่อร่วมด้วยสามารถแสดงได้ดังรูปที่ 2.15





รูปที่ 2.15 เพาเวอร์เฟทอนาล็อกสวิตช์ลักษณะต่างๆ

2.5 ข้อเปรียบเทียบระหว่างไบโพลาร์เพาเวอร์ทรานซิสเตอร์
กับเพาเวอร์มอสเฟต

เพาเวอร์มอสเฟตเป็นอุปกรณ์ที่อาศัยการทำงานของประจุพาหะส่วนมาก ทำให้ไม่มีเวลาหน่วงที่เกิดจากประจุพาหะส่วนน้อยคั้งนั้นจึงมีความเร็วในการสวิตชิ่งที่คึกว่าไบโพลาร์ทรานซิสเตอร์ เพาเวอร์มอสเฟตจะมีค่าทราน-คอนดักแตนซ์ที่คึกที่สุดในช่วงของกระแสและโวลต์เคจที่เกทค่อนข้างกว้าง คั้งนั้นเมื่อนำไปใช้ในวงจรขยายจะมีผลทำให้สัญญาณที่ได้มีความเพี้ยนค้ำมาก กาลังที่ใช้ในการควบคุมเพาเวอร์มอสเฟตให้ทำงานจะมีค่าค่อนข้างค้ำทำให้สควกต่อกรใช้งาน

ในไบโพลาร์ทรานซิสเตอร์จะพบปัญหาของ thermal runaway และ Secondary breakdown ทำให้กรใช้งานมีข้อจำกัดลงไป แต่ในเพาเวอร์มอสเฟตกระแสจะมีค้ำลดลง เมื่ออุณหภูมิมีค้ำสูง ขึ้นมีผลทำให้ลดปัญหาของ thermal runaway เพราะว่าเพาเวอร์มอสเฟตมีสัมประสิทธิ์ของอุณหภูมิเป็นลบนี้เองทำให้เพาเวอร์มอสเฟตสามารถนำมาคอชนานกันได้อย่างงายค้ำยเพื่อเพิ่มกาลังทางเอาทพุทให้สูงขึ้น

คุณสมบัติ	ไบโพลาร์เพาเวอร์ทรานซิสเตอร์	เพาเวอร์มอสเฟต
คุณสมบัติทางเอาทพุท	 <p>A graph showing the relationship between collector current (Ic) in amperes on the y-axis (0 to 10) and collector-emitter voltage (Vce) in volts on the x-axis (0 to 16). The graph is divided into Region A and Region B. Two curves are shown for base current (Ib) of 20 mA and 10 mA. The curves show that Ic increases with Vce and Ib, and Region B is reached at higher Vce and Ic values.</p>	 <p>A graph showing the relationship between drain current (Id) in amperes on the y-axis (0 to 10) and drain-source voltage (Vds) in volts on the x-axis (0 to 16). The graph is divided into Region A and Region B. Several curves are shown for gate-source voltage (Vgs) of 10V, 9.0V, 8.0V, and 7.0V. The curves show that Id increases with Vds and Vgs, and Region B is reached at higher Vds and Id values.</p>
ราคา	คั้งแต่ค้ำจนสูง	โครงสร้างซับซ้อนกวาราคาจึงยังสูงกวา

คุณสมบัติ	ไบโพลาร์เพาเวอร์ทรานซิสเตอร์	เพาเวอร์ MOSFET
drive	ยุ่งยาก, มีผลต่อความเร็วและพื้นที่ปลอดภัย (SOA)	ง่าย, อีสิระจากกระแสไหล, ภาควิชาไม่มีผลต่อพื้นที่ปลอดภัย (SOA)
ความเร็ว	ถูกจำกัดด้วย storage Time และค่า C ภายในที่สูงกว่า	เร็วกว่าเพราะไม่มี storage Time, ไม่ไวต่ออุณหภูมิ
พื้นที่ปลอดภัย (SOA)	ถูกจำกัดอยู่ที่ Second breakdown	กำลังงานถูกจำกัดที่ I_{DM}/V_{DSS} ในสภาวะ "on"
blocking voltage	2 เท่าของ V_{CEO}	จำกัดอยู่ที่ BV_{DSS} ทุกเงื่อนไข
On-voltage	มีค่าต่ำลงสำหรับอุปกรณ์ที่ไซกัลแรงดันสูง มีสัมประสิทธิ์ทางอุณหภูมิเป็นบวก	สัมประสิทธิ์อุณหภูมิเป็นลบ มีค่าต่ำลงสำหรับอุปกรณ์ไซแรงดันต่ำ
การตอบสนอง	ซับซ้อนกว่า	ตอบสนองกันได้โดยตรง โดยมีการป้องกันเล็กน้อย
เสถียรภาพทางอุณหภูมิ	ต้องมีการป้องกันไว้ล่วงหน้า	ไม่ไวต่อการเกิด thermal runaway

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบพารามิเตอร์

COLLECTOR.....DRAIN

EMITTER.....SOURCE

BASE.....GATE

$V_{(BR)CES}$ $V_{(BR)DSS}$

V_{CBO} V_{DGC}

I_C I_D

I_{CES} I_{DSS}

I_{EBO} I_{GSS}

$V_{BE(ON)}$ $V_{GS(th)}$

$V_{CE(sat)}$ $V_{DS(on)}$

C_{ib} C_{iss}

C_{ob} C_{oss}

h_{fe} g_{fs}

$R_{CE(sat)} = \frac{V_{CE(sat)}}{I_C}$ $r_{DS(on)} = \frac{V_{DS(on)}}{I_D}$

บทที่ 3


การออกแบบและการสร้างคิมอส

ทำการออกแบบให้คิมอสมีความยาวชนแนล (L) 10 ไมครอน และความกว้างของชนแนล (W) แยกต่างกันตั้งแต่ 400 , 1000 , 2880 และ 12040 ไมครอนเพื่อศึกษาค่าที่เหมาะสมในการใช้คิมอสเป็นอุปกรณ์กำลัง (Power Device) สามารถแสดงไคคังรูปที่ 3.1

คิมอสที่ออกแบบจะสร้างอยู่บนแผ่นผลึกซิลิกอนชนิดเอ็นระนาบ 111 ความหนา 326 ไมครอน มีค่าพิถักความต้านทาน 8.2 โอห์ม-เซ็นติเมตร โดยมีชั้นอีพิ (epi) ชนิดเอ็น ซึ่งได้รับการสร้างมาแล้วอยู่บนฐานรองชนิดเอ็น นำแผ่นผลึกมาทำความสะอาดผิวหน้าโดยการต้มในน้ำยาไตรโคลโรเอทที่ลีน (Trichloroethylene) 5 นาที ล้างด้วยน้ำอะซิโตน (Acetone) ในเครื่องสั่นความถี่สูง (Supersonic cleaner) 3 นาที ล้างด้วยน้ำบริสุทธิ์ (DI Water) แล้วเป่าให้แห้งด้วยก๊าซไนโตรเจน เมื่อผ่านชั้นคอนนี้แล้วจะกัดออกไซค์อย่างเบาบาง (Slight etching) ด้วยกรด HF 5% นาน 10 วินาที ล้างด้วยน้ำบริสุทธิ์แล้วเป่าให้แห้ง ชั้นคอนต่อไปจะแยกอธิบายเป็นข้อๆดังต่อไปนี้

1. ขบวนการออกซิเดชัน (Oxidation process)

การสร้างชั้นซิลิกอนไดออกไซด์ (SiO_2) จะใช้วิธี Thermal Oxidation เพื่อเตรียมไว้สำหรับขบวนการโฟโตลิโธกราฟี (photolithography) โดยทำการออกซิเดชันแบบแห้ง (Dry Oxidation) ในเตาที่ตั้งอุณหภูมิไว้ 1100°C โดยผ่านก๊าซออกซิเจนในอัตรา 1200 ซีซี/นาทีนาน 4 ชั่วโมงจะได้ชั้นออกไซค์สีทองถึง เหลืองซึ่งมีความหนาประมาณ 2000 Å ปกคลุมแผ่นซิลิกอนทั่วทั้งแผ่นทั้งด้านหน้าและด้านหลัง ปฏิกริยาทางเคมีที่เกิดขึ้นจากขบวนการออกซิเดชันดังกล่าวสามารถแสดงไคคังสมการข้างล่าง



2. ขบวนการโฟโตลิโธกราฟี

ขบวนการโฟโตลิโธกราฟีสำหรับเปิดช่องออกไซด์ เพื่อแพร่สารเจือโบรอนเป็นบอดี (body) ของซอส มีลำดับขั้นตอนดังนี้

2.1 อบแผ่นซิลิกอนเพื่อไล่ความชื้นที่อุณหภูมิ 100°C นาน 30 นาที

2.2 เคลือบสารไวแสงชนิดลบ (Negative photo resist, ใช้ way coat) ลงบนแผ่นซิลิกอนโดยใช้เครื่องสปินเนอร์ (spinner) ที่ความเร็วรอบ 5000 rpm ประมาณ 30 วินาที

2.3 Prebake -อบแผ่นซิลิกอนในเตาอบไมโครเวฟ อุณหภูมิ 100°C นาน 30 นาที

2.4 นำแผ่นซิลิกอนไปทำการ Mask alignment กับกระจกมาสก์ที่ 1 และฉายแสง (Expose) ด้วย U.V. (ultra violet) นาน 8.5 วินาที

2.5 ทำการ Develop ด้วย Xylene 1 นาที 2 ครั้ง ล้างด้วย Isopropyl Alcohol 40 วินาที 3 ครั้ง ล้างด้วยน้ำบริสุทธิ์ 3 ครั้ง เป่าให้แห้ง

2.6 Postbake ในเตาอบอุณหภูมิ 100°C นาน 20 นาที

2.7 ทำ way coat ภายหลังของแผ่นซิลิกอน เพื่อป้องกันการกัดออกไซด์ภายหลัง แล้วอบต่ออีก 10 นาที

2.8 กัดออกไซด์ (etching) ด้วย Buffer ($\text{HF}:\text{NH}_4\text{F}$ 1:6) มีอัตราการกัดประมาณ $1500\text{\AA}/\text{นาที}$ จนกระทั่งออกไซด์ถูกเปิดออกจนหมด

2.9 ล้างน้ำบริสุทธิ์ แล้วเป่าให้แห้ง

2.10 นำแผ่นซิลิกอนไปต้มใน H_2SO_4 5 นาที 2 ครั้ง เพื่อละลาย way coat ออก ล้างน้ำบริสุทธิ์ 2 ครั้ง ต้มในน้ำบริสุทธิ์ 20 นาที ล้างน้ำบริสุทธิ์ 2 ครั้ง เป่าให้แห้ง

3. ขบวนการแพร่สารเจือโบรอน

การแพร่ส่วนของบอริโอเป็นที่จะเริ่มจากการทำความสะอาด หน้าที่ของแผ่นซิลิกอน แลวกก็ออกไซค์อย่างเบาบาง ความหนาแน่นของอะตอม สารเจือที่แพร่เข้าไปในชั้นคอนนี้จะมีผลโดยตรงต่อค่าแรงคั้นวิกฤติของกิมอส ชั้นคอนการแพร่สารเจือมีดังนี้

3.1 นำแหล่งจ่ายสารเจือคือแผ่น BN (Grade A low temperature, 800-1000°C) วางลงบนโบท แลวนำไปวอร์มหน้าปากเตา 5 นาที

3.2 ค่อยๆ คั้นโบทเข้าไปที่กลางเตาอย่างช้าๆ อุณหภูมิกลางเตา 930°C โดยผ่านก๊าซออกซิเจนในอัตรา 800 ซีซี/นาที ปล่อยให้ไว้ 30 นาที ขบวนการคั่งกลาวเรียกว่า Boron Activate ปฏิริยาทางเคมีที่เกิดขึ้นสามารถเขียนได้ดังนี้



หลังจากนั้น เปลี่ยนจากก๊าซออกซิเจนเป็นก๊าซไนโตรเจนในอัตรา 800 ซีซี/นาที เป็นเวลานาน 20 นาที เพื่อ stabilizing ให้โบรอนกระจายตัวอย่างสม่ำเสมอ

3.3 Boron deposition วางแผ่นซิลิกอนสลับกับแผ่น BN ที่ ไททำการ activate แลว คั้นโบทเข้ากลางเตา B-DEPOSITION อย่างช้าๆ ทั้งอุณหภูมิกลางเตา 930°C โดยผ่านก๊าซไนโตรเจนในอัตรา 800 ซีซี/นาที ปล่อยให้โบทไวกกลางเตา 30 นาที

3.4 นำแผ่นซิลิกอนมากก็ออกไซค์อย่างเบาบางด้วย HF 5% เพื่อ ถักคราบของโบรอนออก

3.5 Boron drive in เก็บแผ่น BN ขึ้น ทำการขับลึกในเตา B-DRIVE IN ที่ตั้งอุณหภูมิไว้ 1125°C. โดยผ่านก๊าซออกซิเจนในอัตรา 1000 ซีซี/นาที เป็นเวลานาน 6 ชั่วโมง

4. ขบวนการโฟโตลิโธกราฟี

ขบวนการโฟโตลิโธกราฟีสำหรับเปิดช่องออกไซค์เพื่อแพร่สาร เจือฟอสฟอรัส ทำให้เกิดส่วนขอสชนิดอื่นจะเหมือนกับขบวนการในข้อ 2 เพียงแต่เปลี่ยนเป็นกระจกมาส์คที่ 2

5. ขบวนการแพร่สาร เจือฟอสฟอรัส

การแพร่ส่วนขอสให้เป็นเอ็นจี้ไซฟอสฟอรัสเป็นสารเจือ จะมีขั้นตอนดังต่อไปนี้

5.1 ทำความสะอาดผิวหน้าของแผ่นซิลิกอน แล้วกัดออกไซค์อย่างเบาบาง แหล่งจ่ายสารเจือที่ใช้คือแผ่น PH 1000 ($\text{Si P}_2 \text{O}_7$) ซึ่งสามารถที่จะวางบนโบท (boat) โดยสลัดกับแผ่นซิลิกอนได้

5.2 Phosphorus deposition วางแผ่นซิลิกอนสลัดกับแผ่น PH 1000 ขึ้นโบทเขากกลางเตา P - DEPOSITION ที่ตั้งอุณหภูมิไว้ 1050°C โดยผ่านก๊าซไนโตรเจนในอัตรา 600 ซีซี/นาที นาน 20 นาที แล้วกัดออกไซค์อย่างเบาบาง

5.3 Phosphorus drive in เก็บแผ่น PH 1000 ขึ้น ทำการซีบ์ดิก (drive in) ในเตา P - DRIVE IN ที่ตั้งอุณหภูมิไว้ 1100°C โดยผ่านก๊าซออกซิเจนในอัตรา 1000 ซีซี/นาที นาน 20 นาที

6. การสร้างชั้นเกทออกไซค์

6.1 ทำการเปิดช่องออกไซค์อีกครั้งด้วยขบวนการโฟโตลิโธกราฟีตามที่กล่าวในข้อ 2. แต่เปลี่ยนเป็นกระจกมาส์คที่ 3

6.2 สร้างชั้นเกทออกไซค์ขึ้นด้วยวิธีการออกซิเคชันแบบแห้ง โดยตั้งอุณหภูมิกลางเตา 1100°C ผ่านก๊าซออกซิเจนในอัตรา 1000 ซีซี/นาที นาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

20 นาที จะโคจรรอบนอกซีกเป็นสีน้ำตาล ซึ่งมีความหนาประมาณ 700 Å
หมายเหตุ ความหนาของชั้นนอกซีกนี้จะมีผลต่อค่าแรงดันวิกฤติ

7. การ เปิดช่องออกซีกทำขั้วโลหะ

ทำการ เปิดช่องออกซีกเพื่อสร้าง ขั้วสัมผัสโลหะที่ขอสและ เกรน
ควยขบวนการโฟโตลิโธกราฟีแบบเดียวกับข้อ 2 แต่ใช้กระจกมาสค์ 4 โดย
ไม่รองทา way coat ที่ด้านหลังของแผ่นซิลิกอน

8. การสร้างขั้วโลหะ

- 8.1 ทำความสะอาดผิวหน้าของแผ่นซิลิกอน ถัดออกซีกอย่าง
เบาบาง
- 8.2 อบที่อุณหภูมิ 100°C นาน 10 นาที
- 8.3 ถัดออกซีกที่ลวกอลูมิเนียมเคลือบด้วย Buffer
- 8.4 ล้างน้ำบริสุทธิ์ 2 ครั้ง เป่าให้แห้ง
- 8.5 อบที่อุณหภูมิ 100°C นาน 10 นาที
- 8.6 นำลวกอลูมิเนียมไปใส่ใส่ความร้อน
- 8.7 ตั้งความดันใน chamber, ประมาณ 2.5×10^{-6} Torr
- 8.8 เมื่อเคลือบอลูมิเนียมแล้ว ก็มางานขบวนการโฟโตลิโธ
กราฟีอีกครั้ง เพื่อเตรียมสร้างลวกลายอลูมิเนียม โดยใช้กระจกมาสค์ 5
- 8.9 อบแผ่นซิลิกอนที่อุณหภูมิ 100°C นาน 30 นาที
- 8.10 เคลือบสารไวแสงชนิดบวก (Positive resist, ใช้
AZ - 1350 J ลงบนแผ่นซิลิกอนโดยใช้เครื่องสปินเนอร์ที่ความเร็วรอบ 3000 rpm
ประมาณ 30 วินาที
- 8.11 Prebake ที่อุณหภูมิ 85°C นาน 30 นาที
- 8.12 นำแผ่นซิลิกอนไปทำการ Mask alignment กับกระจก
มาสค์ 5
- 8.13 ฉายแสงควย U.V. นาน 10 วินาที ทำการ Develop
ควย AZ developer 1 นาที 2 ครั้ง ล้างน้ำบริสุทธิ์ 3 ครั้ง เป่าให้แห้ง

8.14 Postbake ที่อุณหภูมิ 85°C นาน 30 นาที


8.15 ถัดจากเคลือบอลูมิเนียมบนควายน้ำยา Al etching ล้างน้ำ
บริสุทธิ์ 2 ครั้ง ล้าง AZ โดยจุ่มแผ่นซิลิกอนลงในอะซิโตน 2 ครั้ง ล้างน้ำ
บริสุทธิ์ 2 ครั้ง เป่าให้แห้ง

9. การซินเตอร์ริง


จุดประสงค์ของการซินเตอร์ริงก็คือทำให้รอยสัมผัสระหว่างซิลิกอน
กับอลูมิเนียมเป็นรอยสัมผัสโอห์มมิก (ohmic contact) ที่เกิดโดยนำแผ่น
ซิลิกอนมาเผาเตา SINTER โดยใช้อุณหภูมิ 500°C ผ่านก๊าซไนโตรเจนในอัตรา
1000 ซีซี/นาที เป็นเวลา 10 นาที

10. การเก็บบรรจุ

นำแผ่นซิลิกอนมาตัดแยกชิพออก นำไปคิกบนตัวถังแบบกราะป้องกัน
โดยใช้กาวโลหะ นำชิพที่คิกบนกราะป้องกันมาทำการ bonding โดยใช้ลวดอลูมิเนียม
ทำกราะ bond หลังจากนั้นก็สามารถนำไปวัดคุณสมบัติได้




DM 1 $W = 400 \mu\text{m}$



3.1(ก)


DM 2 $W = 1000 \mu\text{m}$



3.1(ข)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DM 3 W = 2880 μm




3.1(ค)


DM 4 W = 12040 μm




3.1(ง)




1. ทำความสะอาดผิวหน้าและสร้างซิลิกอนไดออกไซด์



2. เปิดช่องออกไซด์ สำหรับแพร่สาร เจือ โบรมน




3. แพร่ซึมสาร เจือ โบรมนและสร้างซิลิกอนไดออกไซด์ชั้นใหม่ด้วยวิธีการออกซิเดชัน




4. เปิดช่องออกไซด์ในส่วนที่สำหรับแพร่สาร เจือ ฟอสฟอรัส







5. แพร่ซึมสาร เจือ ฟอสฟอรัสและกัดออกไซด์บริเวณส่วนเกตติ้ง



6. สร้างซิลิกอนไดออกไซด์ใหม่ด้วยวิธีการออกซิเดชัน




7. สร้างขั้วไฟฟ้าของส่วนซอส, เกตและเทรนด้วยวิธีการ เคลือบโลหะในสุญญากาศ
รูปที่ 3.2 ขั้นตอนในการสร้างดีมอสแบบเอ็นแชนแนลเอ็นชานซ์เมนต์



รูปที่ 3.3 ภาพถ่ายคานบนของคีมอส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 ลักษณะ โครงสร้างของคิมอสที่สร้างเสร็จแล้ว

บทที่ 4

การทดลองและผลการทดลอง

4.1 คุณสมบัติความสัมพันธ์ระหว่างแรงดันกับกระแส

นำคีมอส DM 1 , DM 2 , DM 3 และ DM 4 ต่อเข้ากับเครื่องวัดคุณสมบัติของทรานซิสเตอร์ (Transister curvetracer) เพื่อศึกษาคุณสมบัติของคีมอสแต่ละแบบ โดยทำการบันทึกค่าต่างๆดังต่อไปนี้

1. V_{BR} : ค่าแรงดันพังทลายของคีมอสระหว่างเกรนกับซอส

2. I_{DSS} : กระแสที่ไหลระหว่างเกรนกับซอสขณะที่ $V_g = 0$

(วัคที่ $V_{DS} = 15 V$)


3. μ_n : ทรานคอนดักแตนซ์มีค่าเท่ากับ $\frac{\Delta I_{DS}}{\Delta V_g}$ โดยวัคที่ $V_g = 0-10 V$ และค่าแรงดัน $V_{DS} = 15 V$

4. R_{on} : วัคที่แรงดัน $V_g = 10 V$

รูปกราฟความสัมพันธ์ของกระแสและแรงดันของคีมอสแต่ละแบบ แสดงไว้ดังในรูปที่ 4.1 ทำการอ่านค่าและบันทึกค่าต่างๆลงในตารางที่ 4.1


ช่วงอิมิตัว

ช่วงเชิงเส้น



HOR : 5 V/DIV VER : 0.5 mA/DIV

STEP : 2 V




HOR : 0.5 V/DIV VER : 0.2 mA/DIV

STEP : 2 V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงอิมพัลส์




HOR : 2 V/DIV VER : 1 mA/DIV
STEP : 2 V

ช่วงเชิงเส้น




HOR : 0.2 V/DIV VER : 0.5 mA/DIV
STEP : 2 V

DM 3




HOR : 5 V/DIV VER : 5 mA/DIV
STEP : 2 V



HOR : 0.5 V/DIV VER : 2 mA/DIV
STEP : 2 V

ช่วงอิมิตัว


HOR : 5 V/DIV VER : 5 mA/DIV



STEP : 2 V

ช่วงเชิงเส้น

HOR : 0.02 V/DIV VER : 1 mA/DIV




STEP : 2 V


รูปที่ 4.1 กราฟความสัมพันธ์ $I_{DS} - V_{DS}$ ของกิมอส

นำค่าพารามิเตอร์คอนคัคแทนซ์ที่ศึกษาเกณฑ์ค่าต่างๆมาเขียนกราฟความสัมพันธ์ระหว่าง $I_{DS} - V_{DS}$ เพื่อการเปลี่ยนแปลงของ I_{DS} ต่อแรงดันที่เกทที่มีค่าต่างกันตั้งแต่ 0 ถึง 10 โวลต์ โดยทำการวัดที่ค่า V_{DS} เท่ากับ 15 โวลต์ จะได้อกราฟความสัมพันธ์ดังรูปที่ 4.2

ในทำนองเดียวกันจะทำการเขียนกราฟความสัมพันธ์ระหว่าง $I_{DS} - V_{GS}$ เพื่อการเปลี่ยนแปลงของ I_{DS} ต่อแรงดันที่เกท V_{GS} ที่ต่างกันตั้งแต่ 0 ถึง 10 โวลต์โดยวัดที่ค่าแรงดัน V_{DS} เท่ากับ 15 โวลต์ จะได้อกราฟดังรูปที่ 4.3



รูปที่ 4.2 กราฟความสัมพันธ์ระหว่าง V_{th} - V_g ของทิมอส



รูปที่ 4.3 กราฟความสัมพันธ์ระหว่าง $I_{DS} - V_G$ ของคีมอสทั้ง 4 แบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การหาค่าแรงดันวิกฤติ

นำคีมอสมาต่อเป็นวงจรดังรูปที่ 4.4 ร่วมกับเครื่องเขียนกราฟ โดยให้แกน X เป็นแกนของแรงดัน V_{DS} และแกน Y เป็นแกนของกระแส I_D แรงดัน V_{DS} ในขณะนี้ก็คือนแรงดัน V นั้นเอง เมื่อเพิ่มแรงดัน V_{DD} จะมีผลทำให้ V เพิ่มขึ้น จนกระทั่งถึงจุดที่เริ่มมีกระแสไหลจากซอสไปยังเกรน แสดงว่าเกิดแซนแนลขึ้นแล้ว ที่จุดนี้เองจะเป็นแรงดันวิกฤติของคีมอส

รูปกราฟการหาแรงดันวิกฤติของคีมอส DM 1 แสดงไว้ที่รูปที่ 4.5 สำหรับรูปกราฟของคีมอส DM 2, DM 3 และ DM 4 ก็สามารถแสดงได้ในทำนองเดียวกัน การวัดค่าแรงดันวิกฤติในการทดลองนี้จะวัดที่กระแสเกรนไหล 1 mA




รูปที่ 4.4 วงจรทดลองหาค่าแรงดันวิกฤติของคีมอส

4.3 การหาค่าความเร็วในการสวิตช์

นำคีมอสทั้ง 4 แบบมาต่อเป็นวงจรดังรูปที่ 4.6 โดยทำการป้อนแรงดัน V_{DD} เท่ากับ 15 โวลต์ ให้สัญญาณพัลส์อินพุต 5 โวลต์ที่มีความถี่ 10 KHz ทำการบันทึกค่าต่างๆลงในตารางที่ 1

t_r : เวลาที่ใช้ในการเปลี่ยนระดับสัญญาณจาก 10% ไปยังระดับ 90%

t_f : เวลาที่ใช้ในการเปลี่ยนระดับสัญญาณจากระดับ 90% ไปยังระดับ 10%




รูปที่ 4.5 การหาแรงดันวิกฤติจากเครื่องเขียนกราฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$t_d(\text{on})$: เวลาที่สัญญาณอินพุตอยู่ที่ระดับ 10% จนกระทั่งสัญญาณเอาต์พุตตกลงเหลือ 90%

$t_d(\text{off})$: เวลาที่สัญญาณอินพุตอยู่ที่ระดับ 90% จนกระทั่งสัญญาณเอาต์พุตเพิ่มขึ้นจนกระทั่งถึงระดับ 10%.



รูปที่ 4.6 วงจรวิคคุณสมบัติในการสวิตช

พารามิเตอร์	Low Power DMOS		High Power DMOS		หน่วย
	DM 1	DM 2	DM 3	DM 4	
t_{ox}	700	700	700	700	Å
W	400	1000	2880	12040	µm
L	10	10	10	10	µm
V_{BR}	65	65	55	72	V
V_T	0.82	0.15	0.8	-2.5	V
ϵ_m	0.23	0.78	3.67	4.50	µC
I_{DSS}	0.30	1.40	5.00	15.00	mA
R_{on}	1250	500	100	20	Ω
t_r	44	40	16	120	µs
t_f	46	44	12	12	µs
$t_{d(on)}$	70	66	62	64	µs
$t_{d(off)}$	70	64	62	76	µs

ตารางที่ 4.1 คุณสมบัติต่างๆของทิมอส

บทที่ 5
สรุปและวิจารณ์

คีมอส เป็นอุปกรณ์ที่อาศัยการทำงานของประจุพาหะส่วนมาก ทำให้ไม่มีเวลาหน่วงที่เกิดจากประจุพาหะส่วนน้อย ดังนั้นจึงมีความเร็วในการสวิตช์ที่ต่ำกว่าไบโพลาร์ทรานซิสเตอร์ โดยทั่วไปคีมอสจะมีค่าทรานคอนดักแตนซ์ที่คงที่ในช่วงของกระแสและโวลต์เคจที่เกทค่อนข้างกว้าง ดังนั้นเมื่อนำไปใช้ในวงจรรขยายจะมีผลทำให้สัญญาณที่ได้มีความเพี้ยนค่ามาก กำลังที่ใช้ในการควบคุมคีมอสให้ทำงานจะมีค่าค่อนข้างต่ำ ทำให้สะดวกต่อการใช้งาน

ในไบโพลาร์ทรานซิสเตอร์จะพบปัญหาของ thermal runaway และ Secondary breakdown ทำให้การไหลงานมีข้อจำกัดลงไป แต่ในคีมอสกระแสจะมีค่าลดลง เมื่ออุณหภูมิมีค่าสูงขึ้น มีผลทำให้ลดปัญหาของ thermal runaway เพราะว่าคีมอสมีสัมประสิทธิ์ของอุณหภูมิเป็นลบนี้เอง ทำให้คีมอสสามารถนำมาต่อขนานกันได้อย่างง่ายดาย เพื่อเพิ่มกำลังทางเอาต์พุตให้สูงขึ้น

คีมอสที่โคทำการออกแบบและสร้างในปริยญาณิพนธ์ฉบับนี้จะมีสองส่วนสำคัญที่แตกต่างไปจากมอสเฟทรวมก็คือ ซอแรก คีมอสมีการใช้เทคโนโลยีของ double - diffusion ซึ่งเป็นการแพร่สารเจือชนิด n ซอนลงไปในสารกึ่งตัวนำชนิด p เทคโนโลยีดังกล่าวนี้สามารถพบได้ในการสร้างไบโพลาร์ทรานซิสเตอร์ ขบวนการดังกล่าวเป็นขบวนการที่ยากต่อการควบคุม คือต้องควบคุมไม่ให้ส่วน n^+ ที่สร้างเป็นส่วนของซอส แพร่ลงไปลึกมากนักเพราะจะทำให้เกิดการทะลุไปถึงส่วน n^- ที่เป็นส่วนเกรนโค นอกจากนี้การที่แพร่สารเจือชนิด n ลงไปลึกมาก ๆ ก็อาจมีผลทำให้เกิดกระแสรั่วไหลที่เพิ่มขึ้นอย่างมากมายอีกด้วย ปัญหาดังกล่าวเป็นปัญหาที่สำคัญที่พบในการทดลองนี้ ซึ่งควรได้รับการแก้ไขให้ดีขึ้นต่อไป ความหนาแน่นของอะตอมสารเจือในส่วน p ซึ่งเป็นบอติของคีมอสจะมีผลต่อค่าแรงดันวิกฤติของคีมอส ในการสร้างควรออกแบบให้มีความหนาแน่นของอะตอมสารเจือมากๆ เพื่อป้องกันไม่ให้แรงดันวิกฤติต่ำกว่าศูนย์ซึ่ง

เป็นสาเหตุของกระแสรั่วที่เกรน นอกจากนี้ยัง เป็นการป้องกันไม่ให้เกิด Punch-through breakdown อีกด้วย ทิมอสที่เราสร้างในการทดลองนี้ได้รับการออกแบบให้มีความหนาแน่นของอะตอมสารเจือปนน้อยไป มีผลทำให้แรงดันวิกฤติของทิมอสบางตัวมีค่าต่ำมาก ๆ เป็นสาเหตุให้เกิดกระแสรั่วไหลที่คอนข้างสูง

ข้อแตกต่างที่ทิมอสต่างจากมอสเฟทรวมการข้อที่สองคือไคมีการเพิ่มชั้นอีพี (n^-) ขึ้นระหว่างแชนแนลและส่วนเกรน ชั้นอีพีดังกล่าวจะเป็นตัวแปรที่สำคัญในการกำหนดค่าแรงดันกันพังหลายของทิมอส ค่าแรงดันกันพังหลายนี้จะเกิดที่รอยต่อ $p - n^-$ ซึ่งสามารถกำหนดค่าได้โดยความหนาแน่นของอะตอมสารเจือที่ชั้นอีพี n^- และความหนาแน่นของชั้นอีพี n^- ค่าแรงดันกันพังหลายของทิมอสในการทดลองนี้จะมีค่าไม่ค้อยสูงนัก เพื่อให้ไคค่าแรงดันกันพังหลายที่สูงขึ้นจึงควรพิจารณาเลือกแผ่นซิลิกอนที่เหมาะสมยิ่งขึ้น

เกตออกไซด์ที่สร้างในการทดลองนี้ใช้วิธี thermal Oxidation ทำให้ไคเกตออกไซด์ที่สมบูรณ์ มีความสามารถในการทนศักดาไคสูง แคว่ววิธีการสร้างดังกล่าว เป็นขบวนการที่ต้องใช้อุณหภูมิสูง ซึ่งอาจเป็นสาเหตุให้เกิดข้อเสียหายของทิมอสความมาไค

ผลจากการศึกษาและทดลองนี้ มีประโยชน์อย่างมากต่อการพัฒนาทิมอสให้เป็นอุปกรณ์กำลังที่ดียิ่งขึ้นในอนาคต

กติการวมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ต้องขอขอบคุณ นาย สุรศักดิ์
 เนียมเจริญ นักศึกษาระดับปริญญาโทที่ให้ความช่วยเหลือในการสร้างและ
 แก้ปัญหาต่างๆที่เกิดขึ้นจนสำเร็จลงได้ในที่สุด นอกจากนี้ต้องขอขอบคุณเพื่อนๆ
 รวมทั้งอาจารย์และเจ้าหน้าที่ศูนย์วิจัยอิเล็กทรอนิกส์ทุกท่านที่ให้ความแนะนำ
 ปรึกษารวมทั้งข้อมูลต่างๆในการทำปริญญานิพนธ์ฉบับนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. สมศักดิ์ เขียวศรีวิบูล , สมเกียรติ ศุภเกษ " การออกแบบและสร้างมอสเฟตแบบเอ็นแชนแนลเอ็นฮานซ์เมนต์โหมด " วิศวสารลาคกระบัง ปีที่ 7 ฉบับที่ 1 กุมภาพันธ์ 2528
2. Edwin S. Oxner , " Power FETs and Their Applications , Prentice-Hall Inc. , Englewood Cliffs , 1982
3. " Power Mosfet transistor data " MOTOROLA INC. , 1986
4. S.C. Sun. and James D. Plummer " Modeling of the On-Resistance of LDMOS , VDMOS and VMOS Power Transistors " IEEE Trans. Electron Devices, Vol. ED-27 No.2 pp. 356-367 , 1980
5. Richard W.Coen , Dah Wen Tsang , Kenneth P.Lisiak " A high-performance planar Power MOSFET " IEEE Trans Electron Devices , Vol. ED-27 , No.2 pp. 340-342 , 1980
6. Edison Fong , Dornan C.Pitzer , Richard J.Zeman " Power DMOS for High-Frequency and Switching Applications " IEEE Trans. Electron Devices , vol. ED-27 , No.2 , pp. 321-329 , 1980