

เครื่องรับส่งแบบสเปกตรัม  
Spread Spectrum Transmitter and Receiver



โดย  
นายพิรพล ปุณณวัฒน์กุลชัย  
นางสาวเพ็ญสุดา แซ่ลิ้ม

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2545

เลขหมู่.....  
เลขทะเบียน...50129...  
วัน,เดือน,ปี 2 1 เม.ย. 2547

b.....  
i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้ฉีกไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับส่งแบบสเปกตรัมแผ่กระจาย  
Spread Spectrum Transmitter and Receiver

โดย

นายพีรพล ปรุณวัฒน์กุลชัย 42010238

นางสาวเพ็ญสุดา แซ่ลิ้ม 42010243

อาจารย์ที่ปรึกษา

ศ.ดร.วิวัฒน์ กิรานนท์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องรับส่งแบบสเปกตรัม

Spread Spectrum Transmitter and Receiver

ผู้จัดทำ

1. นายพีรพล ปุณณวัฒน์กุลชัย 42010238

2. นางสาวเพ็ญสุดา แซ่ลิ้ม 42010243



อาจารย์ที่ปรึกษา

(ศ.ดร.วิวัฒน์ กิรานนท์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องรับส่งแบบสเปกตรัมเปกตรัม

### Spread Spectrum Transmitter and Receiver

โดย 1.นายพิรพล ปุณณวัฒน์กุลชัย 42010238

2.นางสาวเพ็ญสุดา แซ่ลิ้ม 42010243

อาจารย์ที่ปรึกษา ศ.ดร.วิวัฒน์ กิรานนท์

#### บทคัดย่อ

โครงการนี้ได้สร้างเครื่องรับเครื่องส่งโดยใช้หลักการของสเปกตรัมแบบโคเรกซีแควนซ์ โดยข้อมูลดิจิทัลจะถูกกระจายไปตามสัญญาณรหัส และส่งไปตามสายโคแอกเซียล

ในส่วนภาคส่งจะนำสัญญาณดิจิทัลไปคูณกับสัญญาณรหัสแบบสุ่ม จากนั้นจะนำไปมอดูเลตแบบ BPSK ส่งออกไปตามสายโคแอกเซียล ส่วนทางภาครับจะทำการกู้ข้อมูลเดิมกลับมาโดยการแทรกคิงแบบดีเลย์ล็อกคูลูป

#### ABSTRACT

This project is a spread spectrum transmitter and receiver by using direct sequence technique to widen the spectrum of a signal by multiply with a wide band signal.

In the transmitter, digital data is multiplied by pseudonoise code (PN code) , which is modulated by BPSK technique and transmitted via coaxial cable .The receiver despread the data by delay lock loop tracking.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

หน้า

|  |    |
|--|----|
| บทที่ 1 บทนำ   | 1  |
| บทที่ 2 ทฤษฎีและหลักการ                                | 2  |
| 2.1 ระบบของสเปกตรัม                                    | 2  |
| 2.2 ประโยชน์ของระบบสเปกตรัม                            | 2  |
| 2.3 ความหนาแน่นของกำลังงานลดลง                         | 4  |
| 2.4 ให้ผลความแตกต่างของเวลาที่นำเชื่อถือ               | 5  |
| 2.5 การใช้ช่องสัญญาณร่วมกัน                            | 6  |
| 2.6 รูปแบบของสเปกตรัมที่กำจัดการแทรกสอด                | 6  |
| 2.7 รูปแบบของเทคนิคสเปกตรัม                            | 7  |
| 2.8 ลำดับของสัญญาณรบกวนเทียม                           | 8  |
| 2.9 คุณสมบัติแบนคอนเนส                                 | 8  |
| 2.10 ลำดับของซิมพลิซิเตอร์                             | 8  |
| 2.11 ฟังก์ชันพีเอ็นโอโตคอร์เรเลชัน                     | 10 |
| 2.12 ระบบสเปกตรัมแบบโคเรซีแควนซ์                       | 11 |
| 2.13 การโมดูเลตสัญญาณดิจิทัล                           | 14 |
| 2.14 พื้นฐานการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก(D/A) | 21 |
| 2.15 พื้นฐานการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล(A/D) | 25 |
| 2.16 ฟิลเตอร์แบบเอกทีฟ                                 | 29 |
| 2.17 วงจรคูณสัญญาณ                                     | 32 |
| 2.18 การออกแบบวงจรกรองความถี่ต่ำผ่าน                   | 35 |
| 2.19 วงจรกรองแถบความถี่ผ่าน                            | 36 |
| 2.20 ระบบพีเอสเคที่ไม่ต้องการใช้การคี่สัญญาณคลื่นพาห้  | 38 |
| 2.21 เฟสล็อกคูลูป                                      | 41 |
| 2.22 วงจร Comparator                                   | 43 |
| 2.23 วงจรรวมสัญญาณ                                     | 45 |
| บทที่ 3 การคำนวณและการสร้าง                            | 47 |
| 3.1 การออกแบบวงจรภาคส่ง                                | 47 |
| 3.1.1 วงจรสร้างสัญญาณนาฬิกา 64 kbps                    | 47 |
| 3.1.2 วงจรสร้างสัญญาณรหัส                              | 49 |
| 3.1.3 วงจรเข้ารหัสสัญญาณแบบสเปกตรัม                    | 50 |
| 3.1.4 วงจรเข้ารหัสสัญญาณแมนเชสเตอร์                    | 50 |
| 3.1.5 วงจรสร้างสัญญาณพาห้ 512 kHz                      | 51 |

เอกสารนี้เป็นเอกสาร 3.1.4 วงจรเข้ารหัสสัญญาณแมนเชสเตอร์ วิชาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ที่ 3.1.5 วงจรสร้างสัญญาณพาห้ 512 kHz จะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีรูปนำไปใช้

สารบัญ(ต่อ)

หน้า

|         |   |    |
|---------|---|----|
| 3.16    | วงจรรองช่วงความถี่ผ่าน 512 kHz  | 52 |
| 3.17    | วงจรแปลง 1 บิต เป็น 2 ระดับ   | 54 |
| 3.18    | วงจรมอดูเลตสัญญาณ BPSK  | 55 |
| 3.19    | วงจรรวมสัญญาณ   | 55 |
| 3.2     | การออกแบบวงจรทางภาครับ  | 56 |
| 3.2.1   | วงจรรยกกำลังสอง   | 56 |
| 3.2.2   | วงจรมอดูเลตสัญญาณ   | 57 |
| 3.2.3   | วงจรมอดูเลตสัญญาณ 2 ระดับ เป็น 1 บิต  | 58 |
| 3.2.4   | วงจรมอดูเลตสัญญาณนาฬิกา   | 58 |
| 3.2.5   | วงจรมอดูเลตสัญญาณแมนเชสเตอร์  | 60 |
| 3.2.6   | วงจรมอดูเลตสัญญาณรหัส   | 60 |
| 3.2.7   | วงจรมอดูเลตสัญญาณสเปกตรัม   | 61 |
| 3.3     | การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลและ<br>การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก | 61 |
| บทที่ 4 | การทดลองและผลการทดลอง   | 66 |
| 4.1     | เครื่องส่ง  | 66 |
| 4.1.1   | วงจรมอดูเลตสัญญาณนาฬิกา 64 kHz  | 66 |
| 4.1.2   | วงจรมอดูเลตสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล   | 68 |
| 4.1.3   | วงจรมอดูเลตสัญญาณรหัสแบบสุ่ม  | 70 |
| 4.1.4   | วงจรมอดูเลตสัญญาณแบบสเปกตรัม  | 73 |
| 4.1.5   | วงจรมอดูเลตสัญญาณแบบแมนเชสเตอร์   | 75 |
| 4.1.6   | วงจรมอดูเลตสัญญาณ   | 75 |
| 4.1.7   | วงจรมอดูเลตสัญญาณพาหะ 512 kHz   | 76 |
| 4.1.8   | วงจรรองความถี่แถบผ่าน 512 kHz   | 78 |
| 4.1.9   | วงจรมอดูเลตสัญญาณแบบ BPSK   | 80 |
| 4.1.10  | วงจรรวมสัญญาณ   | 82 |
| 4.2     | เครื่องรับ  | 84 |
| 4.2.1   | การมอดูเลตสัญญาณ BPSK   | 84 |
| 4.2.2   | วงจรมอดูเลตสัญญาณนาฬิกา   | 87 |
| 4.2.3   | วงจรมอดูเลตสัญญาณแมนเชสเตอร์  | 89 |
| 4.2.4   | วงจรมอดูเลตสัญญาณรหัสแบบสุ่ม  | 91 |
| 4.2.5   | วงจรมอดูเลตสัญญาณข้อมูล   | 92 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ(ต่อ)

|   | หน้า |
|---|------|
| 4.2.6 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก | 95   |
| บทที่ 5 บทวิจารณ์และสรุป                    | 100  |
| 5.1 เครื่องส่ง                              | 100  |
| 5.2 ภาครับ                                  | 101  |
| 5.3 การประยุกต์ใช้งาน                       | 102  |
| 5.4 ข้อเสนอแนะ                              | 103  |

### ภาคผนวก

แผนผังการทำงานของเครื่องส่ง

วงจรรวมของเครื่องส่ง

แผนผังการทำงานของเครื่องรับ

วงจรรวมของเครื่องรับ

รายละเอียดโครงสร้างไอซี

กิตติกรรมประกาศ

หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

|  | หน้า |
|--|------|
| รูปที่ 2.1 แสดงการแผ่กระจายของสเปกตรัม   | 3    |
| รูปที่ 2.2 แสดงเรดิโอมิเตอร์ (Radio meter)   | 5    |
| รูปที่ 2.3 แสดงการวัดไทม์ดีเลย์(time delay)  | 6    |
| รูปที่ 2.4 แสดงเทคนิคพื้นฐานของสเปกตรัม  | 7    |
| รูปที่ 2.5 แสดงตัวอย่างของชิฟต์เรจิสเตอร์ (shift register) ที่มีการป้อนกลับ ( feedback) แบบเชิงเส้น  | 9    |
| รูปที่ 2.6 แสดงฟังก์ชันของพีเอ็นออโตคอร์เรเลชัน (PN Autocorrelation)                                 | 11   |
| รูปที่ 2.7 แสดงระบบสเปกตรัมแบบไดเรกซีควเอนซ์(Direct Sequence)  | 13   |
| รูปที่ 2.9 แสดงสัญญาณเบสแบนด์ดิจิทัล   | 14   |
| รูปที่ 2.10 แสดง 2 PSK   | 15   |
| รูปที่ 2.11 แสดงเฟสไดอะแกรมของ 2 PSK   | 16   |
| รูปที่ 2.12 แสดง รหัส 4 คู่ของสัญญาณ QPSK  | 16   |
| รูปที่ 2.13 แสดง Gray Code ที่ใช้ใน QPSK   | 17   |
| รูปที่ 2.14 แสดง PSK vector และ noise vector   | 17   |
| รูปที่ 2.15 เปรียบเทียบขนาดของ Noise ball ที่ไม่ทำให้เกิดความผิดพลาดของบิต                           | 18   |
| รูปที่ 2.16 แสดง QPSK error region   | 21   |
| รูปที่ 2.16 4 บิต D/A converter (a)สัญลักษณ์ทั่วไปของ D/A (b) transfer characteristic                | 22   |
| รูปที่ 2.17 การกำหนดความแน่นอนของ D/A settling time  | 23   |
| รูปที่ 2.18R-2R ladder D/A converter   | 24   |
| รูปที่ 2.19 สัญลักษณ์สำหรับ A/D converter n- bit   | 25   |
| รูปที่ 2.20 กราฟถ่ายโอนคุณลักษณะสำหรับ A/D converter 4 bit ทางอุดมคติ                                | 25   |
| รูปที่ 2.21 การพล็อตค่าความผิดพลาดของ A/D converter  | 26   |
| รูปที่ 2.22เวลาการแปลงที่ต้องการของ A/D  | 27   |
| รูปที่ 2.24 SAR A/D converter 8 bit อย่างง่าย  | 28   |
| รูปที่ 2.25 แสดงการแทนค่าของกระบวนการ Successive Approximation สำหรับ converter 8 bit                | 28   |
| รูปที่ 2.26 ผลตอบสนองทางความถี่ของวงจรความถี่แบบต่างๆ  | 31   |
| รูปที่ 2.27 วงจร Gilbert Multiplier Circuit  | 33   |
| รูปที่ 2.28 วงจรบาลานซ์มอดูเลเตอร์   | 35   |
| รูปที่ 2.29 การวาง node วงจร Sallen and Key  | 35   |
| รูปที่ 2.29 วงจร DELYIANNIS-FRIEND   | 37   |
| รูปที่ 2.30 วงจร DELYIANNIS-FRIEND ที่ใช้ในการคำนวณ  | 38   |
| รูปที่ 2.31 แสดงแผนภูมิการเข้าและถอยรหัสพีเอสเคแบบเดิมเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่น       | 39   |
| รูปที่ 2.32แสดงแผนภูมิการเข้าและถอยรหัสแบบใหม่ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ | 40   |

## สารบัญรูปภาพ(ต่อ)

|  | หน้า |
|--|------|
| รูปที่ 2.33 แผนผังการทำงานของวงจรเฟลตลือกูลป   | 42   |
| รูปที่ 2.34 คุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟลตลือกูลป                                    | 43   |
| รูปที่ 2.35 รูปวงจรแปลง1 บิต เป็น 2 ระดับ  | 43   |
| รูปที่ 2.36 รูป Timing Diagram แสดงการแปลง1 บิต เป็น 2 ระดับ   | 44   |
| รูปที่ 2.37 รูปวงจรแปลง2 ระดับ เป็น 1 บิต  | 44   |
| รูปที่ 2.38 รูป Timing Diagram แสดงการแปลง2 ระดับ เป็น 1 บิต   | 45   |
| รูปที่ 2.39 รูปวงจรวกแบบ Inverting   | 45   |
| รูปที่ 2.40 รูปวงจรวกแบบNon-Inverting  | 46   |
| รูปที่ 3.1 แผนผังการทำงานทางภาคส่ง   | 47   |
| รูปที่ 3.2 แผนผังการทำงานของวงจรสร้างสัญญาณนาฬิกา 64 kHz   | 47   |
| รูปที่ 3.3 วงจรกำเนตสัญญาณ 10.24 MHz   | 48   |
| รูปที่ 3.4 วงจรหารความถี่ 16 เท่า  | 48   |
| รูปที่ 3.5 วงจรหารความถี่ 10 เท่า  | 48   |
| รูปที่ 3.6 แผนผังการทำงานวงจรสร้างสัญญาณรหัส   | 49   |
| รูปที่ 3.7 วงจรสร้างสัญญาณรหัส   | 50   |
| รูปที่ 3.8 วงจรเข้ารหัสแบบตเพรตตปลครรม   | 50   |
| รูปที่ 3.9 วงจรเข้ารหัสสัญญาณแมนเชสเตอร์   | 50   |
| รูปที่ 3.10 แผนผังการทำงานของเฟลตลือกูลป   | 51   |
| รูปที่ 3.11 วงจรสร้างสัญญาณพาหะ 512 kHz  | 51   |
| รูปที่ 3.12 วงจร DELYIANNIS-FRIEND   | 52   |
| รูปที่ 3.13 วงจร DELYIANNIS-FRIEND ที่ใช้ในการคำนวณ  | 53   |
| รูปที่ 3.14 วงจรกรองช่วงความถี่ผ่าน 512 kHz  | 54   |
| รูปที่ 3.15 วงจรแปลง 1 บิต เป็น 2 ระดับ  | 54   |
| รูปที่ 3.16 วงจรมอดูเลตสัญญาณ BPSK   | 56   |
| รูปที่ 3.17 วงจรรวมสัญญาณ  | 55   |
| รูปที่ 3.18 แผนผังการทำงานทางภาครับ  | 56   |
| รูปที่ 3.19 วงจรยกกำลังสอง   | 57   |
| รูปที่ 3.20 วงจรขยายสัญญาณ   | 57   |
| รูปที่ 3.21 วงจรแปลงสัญญาณ 2 ระดับเป็น 1 บิต   | 58   |
| รูปที่ 3.22 วงจรกู้สัญญาณนาฬิกา  | 58   |
| รูปที่ 3.23 ไทมมิ่งไดอะแกรมของวงจรกู้สัญญาณนาฬิกาศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า   | 60   |
| รูปที่ 3.24 วงจรถอดรหัสแมนเชสเตอร์ ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ | 60   |

สารบัญรูปลูกภาพ(ต่อ)

หน้า

|   |    |
|---|----|
| รูปที่ 3.25 วงจรสร้างสัญญาณรหัส   | 60 |
| รูปที่ 3.26 วงจรถอดรหัสสัญญาณสเปกตรัม   | 61 |
| รูปที่ 3.27 วงจรเข้ารหัสและถอดรหัสแบบ Continuously Variable Slope<br>Delta Modulator/Demodulator    | 61 |
| รูปที่ 3.28 วงจรเข้ารหัสแบบเดลต้าอคูเลเตอร์   | 64 |
| รูปที่ 3.29 วงจรถอดรหัสแบบเดลต้าอคูเลชัน  | 64 |
| รูปที่ 4.1.1(ก) สัญญาณจาก X-tal Oscillator ความถี่ 10.24 MHz  | 66 |
| รูปที่ 4.1.1(ข) สัญญาณที่ได้จากการผ่านวงจรหารความถี่ 16 เท่า  | 67 |
| รูปที่ 4.1.1(ค) สัญญาณที่ได้จากวงจรหารความถี่ 10 เท่า   | 67 |
| รูปที่ 4.1.1(ง) สัญญาณนาฬิกาที่ใช้ในวงจร  | 68 |
| รูปที่ 4.1.2(ก) สัญญาณอนาล็อกเทียบกับสัญญาณดิจิทัลที่ผ่านวงจรแปลงสัญญาณอนาล็อกเป็น<br>สัญญาณดิจิทัล | 69 |
| รูปที่ 4.1.2(ข) สเปกตรัมของสัญญาณข้อมูล   | 69 |
| รูปที่ 4.1.2(ค) สเปกตรัมของสัญญาณข้อมูล   | 70 |
| รูปที่ 4.1.3(ก) สัญญาณนาฬิกาเทียบกับสัญญาณรหัสที่สร้างขึ้น  | 71 |
| รูปที่ 4.1.3(ข) สเปกตรัมของสัญญาณรหัส   | 71 |
| รูปที่ 4.1.3(ค) สเปกตรัมของสัญญาณรหัสที่ระยะ span เดียวกับสัญญาณข้อมูล                              | 72 |
| รูปที่ 4.1.3(ง) สเปกตรัมของสัญญาณรหัสที่ระยะ span ทั้งแบนด์วิท                                      | 72 |
| รูปที่ 4.1.4(ก) สัญญาณข้อมูลเทียบกับสัญญาณสเปกตรัม  | 73 |
| รูปที่ 4.1.4(ข) สเปกตรัมของสัญญาณสเปกตรัม   | 74 |
| รูปที่ 4.1.4(ค) สเปกตรัมของสัญญาณสเปกตรัมทั้งแบนด์วิท   | 74 |
| รูปที่ 4.1.5(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณนาฬิกาและสัญญาณสเปกตรัม                              | 75 |
| รูปที่ 4.1.6(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณแมนเชสเตอร์ที่ปรับระดับแล้ว                          | 76 |
| รูปที่ 4.1.7(ก) สัญญาณนาฬิกาเทียบกับสัญญาณนาฬิกาที่ถูกคูณความถี่ด้วย 8                              | 77 |
| รูปที่ 4.1.7(ข) สัญญาณนาฬิกาเทียบกับสัญญาณพาหะที่สร้างได้   | 77 |
| รูปที่ 4.1.8 (ก) กราฟแสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่แถบผ่าน 512 kHz                       | 80 |
| รูปที่ 4.1.9(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณแมนเชสเตอร์ที่มอดูเลตสัญญาณแบบ BPSK                  | 81 |
| รูปที่ 4.1.9(ข) สเปกตรัมของสัญญาณที่มอดูเลตแบบ BPSK   | 81 |
| รูปที่ 4.1.10(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณ BPSK ที่รวมกับสัญญาณพาหะ                           | 82 |
| รูปที่ 4.1.10(ข) สเปกตรัมของสัญญาณเอทซ์   | 83 |
| รูปที่ 4.2.1(ก) สัญญาณที่ทางภาครับมาได้   | 85 |
| รูปที่ 4.2.1(ข) สเปกตรัมของสัญญาณที่รับได้  | 85 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ(ต่อ)

|  | หน้า |
|--|------|
| รูปที่ 4.2.1(ค) สัญญาณแมนเชสเตอร์ที่ถูกมอดูเลตที่ภาคส่งเทียบกับสัญญาณที่รับได้ผ่าน<br>วงจรถกกำลังสอง                         | 86   |
| รูปที่ 4.2.1(ง) แสดงสัญญาณที่ผ่านวงจรถกกำลังสอง แล้วนำมาผ่านวงจรมายสัญญาณ  | 86   |
| รูปที่ 4.2.1(จ) แสดงสัญญาณที่นำมาผ่านวงจรรีบระดับสัญญาณ  | 87   |
| รูปที่ 4.2.2(ก) สัญญาณแมนเชสเตอร์ที่มอดูเลตได้เทียบกับสัญญาณนาฬิกาที่กู้ได้  | 88   |
| รูปที่ 4.2.2(ข) แสดงสัญญาณนาฬิกาที่ภาคส่งเทียบกับภาครีบที่กู้ได้   | 88   |
| รูปที่ 4.2.3(ก) แสดงสัญญาณก่อนเข้ารหัสแมนเชสเตอร์ของทางภาคส่งเทียบกับสัญญาณที่ได้จากการ<br>ถอดรหัสสัญญาณแมนเชสเตอร์ที่ภาครีบ | 89   |
| รูปที่ 4.2.3(ข) รูปสัญญาณสเปกตรัมเทียบกับสเปกตรัมของสัญญาณสเปกตรัม   | 90   |
| รูปที่ 4.2.3(ค) สเปกตรัมของสัญญาณที่ถอดรหัสแมนเชสเตอร์   | 90   |
| รูปที่ 4.2.4(ก) แสดงสัญญาณรหัสที่ภาครีบสร้างได้เทียบกับสัญญาณนาฬิกาที่ภาครีบ   | 91   |
| รูปที่ 4.2.4(ข) แสดงสัญญาณรหัสทางภาคส่งเทียบกับสัญญาณรหัสทางภาครีบ   | 92   |
| รูปที่ 4.2.5(ก) สัญญาณรหัสที่ภาครีบเทียบกับสัญญาณสเปกตรัมที่ภาครีบ   | 93   |
| รูปที่ 4.2.5(ข) สัญญาณข้อมูลทางภาคส่งเทียบกับสัญญาณข้อมูลที่ภาครีบกู้ได้   | 93   |
| รูปที่ 4.2.5(ค) สเปกตรัมของสัญญาณข้อมูลที่กู้มาได้   | 94   |
| รูปที่ 4.2.5(ง) สเปกตรัมของสัญญาณข้อมูลที่กู้ได้   | 94   |
| รูปที่ 4.2.6(ก) สัญญาณที่ออกจากวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกเทียบกับ<br>สัญญาณอนาล็อกอินพุตทางภาคส่ง                | 95   |
| รูปที่ 4.2.6(ข) กราฟแสดงผลตอบสนองทางความถี่ของวงจรความถี่ต่ำผ่าน 3.4 kHz   | 98   |
| รูปที่ 4.2.6(ค) สัญญาณเอาต์พุตที่ออกจากวงจรความถี่ต่ำผ่านเทียบกับ<br>สัญญาณอนาล็อกอินพุตทางภาคส่ง                            | 99   |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

|  | หน้า |
|--|------|
| ตารางที่ 2.1เปรียบเทียบวิธีการ โมดูลเตดแบบดิจิทัลและอนาลอก   | 14   |
| ตารางที่ 2.2เปรียบเทียบแบนด์วิทต่ำที่สุดที่ใช้               | 19   |
| ตารางที่ 3.1แสดงเอาต์พุตของวงจรสร้างสัญญาณรหัส               | 49   |
| ตารางที่ 4.1แสดงค่าอัตราขยายของวงจรรองความถี่แถบผ่าน 512 kHz | 78   |
| ตารางที่ 4.2แสดงค่าอัตราขยายของวงจรรองความถี่ต่ำผ่าน 3.4 kHz | 96   |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ในปัจจุบันโลกเราได้มีการพัฒนาทางด้านการสื่อสารอย่างรวดเร็วซึ่งการสื่อสารนับเป็นปัจจัยที่สำคัญอย่างหนึ่งต่อการพัฒนาประเทศของทุกๆประเทศโดยเมื่อประชากรเพิ่มขึ้นก็ย่อมต้องมีการติดต่อสื่อสารกันมากขึ้นไม่ว่าจะเป็นในทางด้านธุรกิจ การศึกษาและอีกหลายๆด้าน ตลอดจนปัจจุบันได้นำไปใช้ทางด้านการแพทย์แล้ว โดยการสื่อสารได้แบ่งเป็นระบบดิจิทัล (Digital) และระบบอนาล็อก (Analog) โดยในระบบอนาล็อกนั้น มีการเข้าถึงช่องสัญญาณหลายทางแบบแบ่งความถี่ (Frequency Division Multiple Access : FDMA) แต่ช่องสัญญาณความถี่ไม่เพียงพอต่อการใช้งาน จึงได้มีการนำระบบดิจิทัลมาใช้เช่น ในระบบการเข้าถึงสัญญาณหลายทางแบบแบ่งช่วงเวลา (Time Division Multiple Access : TDMA) แต่ก็ยังไม่เพียงพอต่อการใช้งาน เช่นในระบบโทรศัพท์เคลื่อนที่แบบเซลลูลาร์ ซึ่งแต่เดิมนั้นจะมีการเข้าถึงช่องสัญญาณหลายทางแบบแบ่งช่วงเวลาซึ่งก็ยังไม่เพียงพอต่อการให้บริการ จนในปัจจุบันได้เริ่มมีการนำระบบการเข้าถึงช่องสัญญาณหลายทางแบบแยกความแตกต่างทางรหัส (Code Division Multiple Access : CDMA) โดยพื้นฐานแล้วจะใช้หลักการของสเปกตรัมแผ่กระจาย (Spread Spectrum)

ระบบสเปกตรัมแผ่กระจายได้ถูกพัฒนาขึ้นมาโดยการนำมาใช้งานครั้งแรกได้นำมาใช้งานทางด้านการทหาร หลังจากนั้นก็ได้มีการศึกษาค้นคว้าวิจัยจนสามารถนำไปใช้งานได้หลาย ๆ ด้านเช่น ระบบที่สามารถป้องกันสัญญาณรบกวน ระบบความถี่ผสม ฯลฯ

ระบบสเปกตรัมแผ่กระจายโดยทั่วไปใช้กันอยู่ 2 วิธีคือแบบโดเรคซีควเอนซ์ (Direct Sequence) และแบบฟรีควเอนซีฮอปปีง (Frequency Hopping) โดยวิธีโดเรคซีควเอนซ์ แต่ละบิตข้อมูลจะถูกแทนด้วยบิตที่ถูกเข้ารหัสจำนวนมากที่เรียกว่า ชิพ (Chip) และในวิธีฟรีควเอนซีฮอปปีง จะมีช่องความถี่  $N$  ช่องซึ่งช่องสัญญาณที่ใช้อยู่จะกระโดดไปมาระหว่างช่องความถี่  $N$  ช่องที่มีแบบแผนการกระโดดเป็นไปตามรหัส

ในส่วนของโครงการนี้เป็นารออกแบบและสร้างเครื่องรับส่งสัญญาณแบบสเปกตรัมแผ่กระจาย ได้ศึกษาถึงหลักการพื้นฐานและการทำงานของระบบแบบโดเรคซีควเอนซ์ เพื่อนำไปใช้ในการประยุกต์ใช้งานต่อไปได้อีก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการ

#### 2.1 ระบบของสเปกตรัม

ในการศึกษาระบบการสื่อสาร สิ่งแรกที่มีความสัมพันธ์กับการทำงานของระบบการสื่อสารก็คือประสิทธิภาพแบนด์วิธ (Bandwidth) และกำลังงาน อย่างไรก็ตามในการประยุกต์ใช้งานก็ต้องคำนึงถึงความสามารถในการต่อต้านสัญญาณรบกวน (Noise) การจัดการแทรกสอด ความสามารถในการใช้ช่องสัญญาณร่วมกัน (multiple access) ความสามารถที่เครื่องรับเครื่องอื่นไม่สามารถรับสัญญาณได้ (Low probability of intercept) ซึ่งสิ่งต่าง ๆ เหล่านี้มีความสำคัญในการนำไปใช้ในทางการทหาร ระบบการสื่อสารที่ทำงานได้ดีตามคุณสมบัติที่กล่าวมาแล้วนั้น คือการใช้เทคนิคของการใช้สเปกตรัม เนื่องจากว่าแบนด์วิธที่ใช้ในการส่งสัญญาณจะมีค่ามากกว่าแบนด์วิธที่น้อยที่สุดที่ต้องการในการส่งสัญญาณข้อมูลข่าวสารมาก ๆ

ระบบที่สามารถกำหนดได้ว่าเป็นระบบสเปกตรัมจะต้องมีลักษณะดังต่อไปนี้คือ

1. แบนด์วิธที่ใช้ในการส่งสัญญาณจะต้องมากกว่าแบนด์วิธที่น้อยที่สุดที่ต้องการในการส่งสัญญาณข้อมูลข่าวสารมาก ๆ

2. การกระจายของสัญญาณ จะทำได้โดยการมอดูเลต (Modulate) สัญญาณข้อมูล ข่าวสารกับสัญญาณสเปกตรัม (spreading signal) หรือเรียกอีกอย่างหนึ่งว่าสัญญาณรหัส (code) และสัญญาณรหัสจะต้องไม่ขึ้นกับสัญญาณข้อมูลข่าวสาร


3. ที่เครื่องรับจะสามารถทำการดึงสัญญาณกลับคืนมาโดยใช้การคอร์รีเลต (correlate) ของสัญญาณที่รับได้กับสัญญาณรหัสที่ใช้ในการกระจาย ข้อมูลข่าวสารทางเคืองส่ง

การมอดูเลตแบบเอฟเอ็ม (Frequency Modulation) , พีซีเอ็ม(Pulse Code Modulation) เป็นการกระจายสัญญาณข้อมูลข่าวสารจริง แต่ก็ไม่เหมาะสมกับระบบสเปกตรัม เพราะว่าไม่ได้สอดคล้องกับเงื่อนไขที่กล่าวมาแล้วข้างต้น

#### 2.2 ประโยชน์ของระบบสเปกตรัม( Interference Suppression Benefits)

รูปแบบสมการคณิตศาสตร์ที่ได้อธิบายสัญญาณรบกวนขาว (White Gaussian Noise)ว่ามีการกระจายกำลังงานที่ไม่จำกัดอย่างสม่ำเสมอตลอดทุกความถี่และการสื่อสารที่มีประสิทธิภาพอาจจะเกิดขึ้นได้โดยการแทรกสอดของสัญญาณรบกวนที่มีกำลังงานไม่จำกัด เพราะว่าสัญญาณรบกวนที่มีกำลังงานจำกัดเท่านั้นจึงจะสามารถแทรกสอดกับสัญญาณสเปกตรัมได้ สำหรับสัญญาณที่มีแบนด์วิธสัญญาณรบกวนในแบนด์วิธของสัญญาณสามารถลดลงได้ แนวความคิดของการต่อต้านสัญญาณรบกวนใน ระบบสเปกตรัมเป็นดังนี้คือ พิจารณาสัญญาณที่ส่ง ภายในจะมีกลุ่มเล็ก ๆ ของสัญญาณข้อมูลข่าวสารที่ใช้อยู่ ณ ที่เวลาใด ๆ เราสมมติว่าสัญญาณรบกวนไม่สามารถที่จะทราบกลุ่มของสัญญาณที่ใช้งานอยู่ในขณะนั้น สัญญาณที่มีแบนด์วิธ (W) และมีช่วงเวลา (T) มีกลุ่มของสัญญาณสามารถประมาณได้ว่ามีแบนด์วิธเป็น  $2WT$  โดยให้การผิดพลาดของระบบเป็นฟังก์ชัน (function) ของ  $N_0$  เท่านั้น การต่อต้านสัญญาณรบกวนขาวโดยการกระจายแบนด์วิธที่มากกว่า  $2WT$  ไม่ได้ทำให้ระบบมีประสิทธิภาพที่ดีขึ้น อย่างไรก็ตามสัญญาณรบกวนขาวจะถูกจำกัดโดยสัญญาณรบกวนที่มีกำลังจำกัดและความไม่แน่นอนของกลุ่มสัญญาณ ซึ่งจะทำการเลือกของสัญญาณรบกวนถูกจำกัดออกไปดังต่อไปนี้จะมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. สัญญาณรบกวนจะแทรกตัวเข้าไปในสัญญาณสเปกตรัมทั้งหมดของระบบด้วยค่ากำลังงานที่เท่ากัน ซึ่งทำให้แต่ละกลุ่มสัญญาณมีค่ากำลังงานที่น้อย
2. สัญญาณรบกวนจะแทรกตัวเข้าไปในสัญญาณสเปกตรัมได้เพียงเล็กน้อย



รูปที่ 2.1 แสดงการแผ่กระจายของสเปกตรัม โดย

2.1(a) การกระจายสเปกตรัมของสัญญาณที่มีสัญญาณรบกวนขาว

2.1(b) การกระจายสเปกตรัมของสัญญาณที่มีสัญญาณรบกวนที่แทรกสอดเข้ามา

จากรูป 2.1 เป็นการเปรียบเทียบการกระจายของสเปกตรัมที่แสดงด้วยสัญญาณรบกวนขาว และสัญญาณรบกวนที่แทรกสอดเข้ามา โดยกำหนดให้ความหนาแน่นกำลังเชิงสเปกตรัม (Power Spectrum Density: PSD) ของสัญญาณก่อนกระจายเป็น  $G(f)$  และความหนาแน่นกำลังเชิงสเปกตรัม (Power Spectrum Density: PSD) ของสัญญาณหลังการกระจายเป็น  $G_{ss}(f)$  ซึ่งจะพิจารณาในทางความถี่ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.1(a) ซึ่งให้เห็นว่าความหนาแน่นกำลังเชิงสเปกตรัมแถบข้างเดียวของสัญญาณรบกวนขาว ( $N_0$ ) ซึ่งเป็นผลของการกระจายแบนด์วิดท์ของสัญญาณ  $W$  ไปเป็น  $W_{ss}$  นั้นไม่มีการเปลี่ยนแปลงโดยที่ค่าของกำลังงานเฉลี่ยของสัญญาณรบกวนขาวจะมีค่าไม่จำกัด ดังนั้นการกระจายของสัญญาณไม่ได้ทำให้ประสิทธิภาพดีขึ้น ในรูปที่ 2.1(b) แสดงให้เห็นถึงกำลังของสัญญาณรบกวนที่เครื่องรับ(ที่มีค่าจำกัด)  $J$  และความหนาแน่นกำลังเชิงสเปกตรัม  $J_0 = J/W$  โดยที่  $W$  เป็นแบนด์วิดท์ที่ไม่ถูกกระจายและถูกรบกวน เมื่อแบนด์วิดท์ของสัญญาณถูกกระจายสัญญาณรบกวนสามารถเลือกกระทำ 1 ใน 2 ทางเลือกดังต่อไปนี้

ทางเลือกที่ 1 จะมีผลทำให้สเปกตรัมกำลังงาน (Power spectrum) ของสัญญาณรบกวน  $J_0$  ถูกทำให้ลดลงด้วย  $W/W_{ss}$  ซึ่งผลของความหนาแน่นเชิงสเปกตรัมจะเป็น  $J_0 = J/W_{ss}$  ซึ่งเรียกว่า Broadband Jammer Noise Spectrum Density

ทางเลือกที่ 2 จะมีผลทำให้จำนวนของกลุ่มสัญญาณที่ถูกรบกวนนั้นมีค่าน้อยลง อย่างไรก็ตามสัญญาณรบกวนสามารถที่จะเพิ่มความหนาแน่นจาก  $J_0$  เป็น  $J_0/\rho$  โดยที่  $0 < \rho < 1$  โดยที่  $\rho$  เป็นสัดส่วนโดยตรงกับทั้งแบนด์วิดท์ของสัญญาณที่กระจายและแบนด์วิดท์ที่สัญญาณรบกวนเข้าแทรก

ถ้าสัญญาณรบกวนนั้นเลือกทางเลือกที่ไม่ดีนักในการเข้ารบกวน ก็จะมีผลเล็กน้อยมาก เมื่อเทียบกับทางเลือกที่ดีกว่า ถ้ากลุ่มสัญญาณมีมากก็จะทำให้มีการต่อต้านจากการรบกวนจากสัญญาณรบกวนได้มาก


สัญญาณรบกวนไม่เป็นผลจากการกระทำที่ตั้งใจเท่านั้น บางครั้งสัญญาณรบกวนอาจเกิดจากปรากฏการณ์ทางธรรมชาติ และบางครั้งเกิดจากการแทรกสอดภายในตัวเอง ซึ่งเกิดจากคลื่นเดินทางมาจากหลาย ๆ เส้นทาง

### 2.3 ความหนาแน่นของกำลังงานลดลง (Energy Density Reduction)

สามารถพิจารณาถึงสถานะที่มีความต้องการ ให้การติดต่อสื่อสารนั้นทำงานโดยปราศจากการรับสัญญาณข้อมูลข่าวสาร โดยเครื่องรับที่เราไม่ต้องการ ให้รับได้ ระบบนี้จะถูกออกแบบให้ใช้งานเฉพาะที่รู้จักกันคือความสามารถที่เครื่องรับเครื่องอื่นไม่สามารถรับสัญญาณได้ (Low probability of intercept : LPI) ซึ่งระบบนี้จะถูกออกแบบให้เครื่องรับใด ๆ สามารถที่จะแยกข้อมูลข่าวสารออกมาได้ยากมาก เป้าหมายของระบบคือการใช้กำลังของสัญญาณน้อย ๆ และมีโครงสร้างสัญญาณที่เหมาะสมซึ่งจะมีผลทำให้การดีเทค (detect) ข่าวสารเป็นไปได้น้อยที่สุด ซึ่งสอดคล้องกับระบบสเปกตรัม

โดยที่สัญญาณจะมีการกระจายไปทั่วแบนด์วิดท์มากกว่าการมอดูเลตแบบธรรมดา ผลของกำลังของสัญญาณโดยเฉลี่ยแล้วจะมีการกระจายอยู่ทั่ว ๆ แบนด์วิดท์และกระจายอย่างไม่เป็นระเบียบ ซึ่งไม่เพียงแต่จะทำให้สัญญาณรบกวนเข้ามารบกวนได้ยากแล้ว ยังทำให้เครื่องรับใด ๆ ที่ไม่มีการซิงโครไนซ์ (synchronize) ของสัญญาณรหัสที่จำลองขึ้นก็ไม่สามารถรับสัญญาณข้อมูลข่าวสารได้ ซึ่งจะทำให้สัญญาณสเปกตรัมถูกลบด้วยสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 แสดงเรดิโอมิเตอร์ (Radio meter)

เรดิโอมิเตอร์ (Radio meter) เป็นเครื่องมือวัดอย่างง่าย ๆ การวัดกำลังงานที่สามารถจะใช้ในการศึกษาสัญญาณสเปกตรัมที่แบนด์วิดท์แสดงในรูปที่ 2.2 ซึ่งประกอบด้วยวงจรกรองความถี่แถบผ่าน (Band Pass Filter) ที่มีแบนด์วิดท์เท่ากับ  $W$  และมีวงจรมินทิเกรต เพื่อให้แน่ใจว่าเอาต์พุตจะเป็นค่าบวก และวงจรมินทิเกรต (integrate) ณ เวลาที่  $t=T$  สัญญาณเอาต์พุตของวงจรมินทิเกรตจะถูกเปรียบเทียบระดับสัญญาณที่ตั้งไว้ก็แสดงว่ามีสัญญาณ ถ้าในกรณีอื่นถือว่าไม่มีสัญญาณ


#### 2.4 ให้ผลความแตกต่างของเวลาที่นำเชื่อถือ (Fine Time Resolution)

สัญญาณสเปกตรัมถูกนำไปใช้สำหรับหาระยะทางหรือคำนวณหาตำแหน่งได้โดย การวัดเวลาที่ถูกหน่วงไปของสัญญาณพัลส์ (pulse signal) ซึ่งเคลื่อนที่ผ่านช่องสัญญาณ (channel) ความไม่แน่นอนของการวัดเวลาที่หน่วงไป (delay time) จะเป็นส่วนกลับกับแบนด์วิดท์ของสัญญาณพัลส์ ซึ่งสามารถแสดงได้ดังรูปที่ 2.3 โดยกำหนดให้ความไม่แน่นอนของการวัดเป็น  $\Delta t$  เป็นสัดส่วนโดยตรงกับไรส์ไทม์ (rise time) ของพัลส์ และแปรผกผันกับแบนด์วิดท์

$$\Delta t \approx 1/W$$

ถ้าแบนด์วิดท์มากๆ จะทำให้การวัดระยะทางแม่นยำขึ้น ถ้ามีสัญญาณรบกวนขาวรบกวนอยู่ภายในช่องสัญญาณ การใช้พัลส์เดี่ยว (one shot) เป็นตัวรับ ผลที่ได้ไม่น่าเชื่อถือเท่าไรนัก อย่างไรก็ตามเทคนิคของสเปกตรัม จะใช้สัญญาณรหัสที่ยาวเป็นลำดับต่อเนื่องแทนสัญญาณพัลส์เดี่ยว เครื่องรับจะทำการคอร์รีเลตสัญญาณที่รับได้กับสัญญาณรหัสที่ถูกจำลองขึ้น ซึ่งผลของการคอร์รีเลตจะทำให้ได้ค่าของการวัดระยะทางที่ถูกต้องแม่นยำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$\Delta t \approx \text{Rise time of pulse} \approx \frac{1}{W}$$

รูปที่ 2.3 แสดงการวัด ไทม์ดีเลย์ (time delay)

## 2.5 การใช้ช่องสัญญาณร่วมกัน (Multiple Access)

สเปกตรัมแพร่สามารถใช้ได้กับเทคนิคของการใช้ช่องสัญญาณร่วมกัน (multiple access) โดยการใช้ช่องสัญญาณร่วมกันระหว่างผู้ใช้จำนวนมากๆ คำนวณการใช้เทคนิคซีดีเอ็มเอ (CDMA: Code Division Multiple Access) เพราะในเวลาเดียวกันนั้น ผู้ใช้จะใช้สัญญาณรหัสที่ไม่เหมือนกัน ซึ่งผลของการใช้ช่องสัญญาณร่วมกันนั้น จะทำให้เกิดการติดต่อสื่อสารที่เป็นส่วนตัวระหว่างผู้ใช้ ด้วยการที่ใช้สัญญาณรหัสที่แตกต่างกัน ผู้ใช้ที่มีสัญญาณรหัสไม่ตรงกัน จะไม่สามารถตรวจจับการใช้งานของผู้ใช้ที่มีสัญญาณรหัสไม่ตรงกันได้

## 2.6 รูปแบบของสเปกตรัมแพร่ที่จัดการแทรกสอด (Model For Spread-Spectrum Interference Rejection)

รูปที่ 2.4 แสดงระบบสเปกตรัมแพร่ที่มีการจัดการแทรกสอด ที่ตัวมอดูเลต (modulator) สัญญาณข้อมูลข่าวสาร  $x(t)$  ที่มีอัตราของ bit rate =  $R$  bit/sec ถูกคูณด้วยสัญญาณรหัส  $g(t)$  ที่มีอัตราเร็วของสัญญาณรหัส  $R_p$  chip/sec สมมติว่าแบนด์วิธของการส่งสำหรับ  $x(t)$  และ  $g(t)$  เป็น  $R$  Hz และ  $R_p$  Hz ตามลำดับ การคูณในทางเวลาสามารถเปลี่ยนเป็นในทางความถี่ดังนี้

$$x(t)g(t) \leftrightarrow x(\omega)g(\omega)$$


ดังนั้นถ้าสัญญาณมีแบนด์วิธแคบๆ เมื่อเทียบกับสัญญาณที่ถูกกระจายแล้ว ผลของการคูณหกลสัญญาณ  $x(t)g(t)$  เราสามารถจะประมาณแบนด์วิธที่ว่าเท่ากับแบนด์วิธของสัญญาณที่กระจายแล้วและที่ตัวดีมอดูเลต (demodulator) สัญญาณที่รับได้จะถูกคูณด้วยแบบจำลองของสัญญาณรหัส ที่มีการชิงโครไนซ์ ซึ่งจะทำให้มีการรวมสัญญาณที่กระจายกันอยู่ วงจรกรองความถี่ที่มีแบนด์วิธ  $R$  ก็จะกำจัดความถี่ที่สูงกว่า  $R$  ออกไป ถ้ามีสัญญาณที่ไม่ต้องการปรากฏที่เครื่องรับ การคูณด้วย  $g(t)$  จะเป็นการกระจายสัญญาณที่ไม่ต้องการออกไป และในทำนองเดียวกันการคูณด้วย  $g(t)$  ที่เครื่องส่งก็เป็นการกระจายสัญญาณข้อมูลข่าวสารเช่นกัน

พิจารณาผลของสัญญาณรบกวนที่พยายามแทรกตัวเข้ามาอยู่ในแบนด์วิธของสัญญาณข้อมูลข่าวสาร ในการคูณค่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ได้รับกับสัญญาณรบกวน จะทำให้สัญญาณรบกวนถูกกระจายไปที่แบนด์วิดท์ของสัญญาณที่ถูกกระจาย

สาระสำคัญของความสามารถในการกำจัดการแทรกสอดของสัญญาณ อื่นๆมีดังนี้

1. การคูณ โดยสัญญาณรบกวนครั้งแรก จะเป็นการกระจายแบนด์วิดท์ของสัญญาณ
2. การคูณ โดยสัญญาณรบกวนครั้งที่สอง และคามค้ำขวงจรรองความถี่ จะทำให้ได้สัญญาณข่าวสารกลับมา
3. สัญญาณข่าวสารจะได้ โดยการคูณครั้งที่สอง แต่สัญญาณแทรกสอดจะได้ โดยการคูณครั้งแรก



รูปที่ 2.4 แสดงเทคนิคพื้นฐานของสเปรดสเปกตรัม

## 2.7 รูปแบบของเทคนิคสเปรดสเปกตรัม (A Catalog of Spreading Techniques)

จุดเด่นของเทคนิคสเปรดสเปกตรัมคือ สัญญาณข่าวสารจะครอบคลุมขนาดและตำแหน่งของข่าวสารจำนวนมากๆ สำหรับแบนด์วิดท์ของสัญญาณ  $W$  และช่วงเวลา  $T$  กลุ่มของสัญญาณสามารถประมาณได้เท่ากับ  $2WT$  เราสามารถเพิ่ม  $W$  โดยการกระจายสเปกตรัม หรือเพิ่ม  $T$  โดยการขยายเวลาหรือการกระโดดของเวลา (time hopping) สเปกตรัมของสัญญาณจะมีการกระจายในทางความ โดยที่สัญญาณข้อมูลข่าวสารจะมีช่วงเวลาของการส่งมากกว่าการมอดูเลตธรรมดา ซึ่งข่าวสารจะถูกส่งตามสัญญาณรบกวน สามารถกล่าวได้ว่าสำหรับการกระโดดของเวลา สัญญาณจะกระจายในทางเวลา ซึ่งทั้งสองกรณีทั้งการกระจายทางความถี่และการกระจายทางเวลานั้น สัญญาณรบกวนจะไม่สามารถทราบกลุ่มสัญญาณข่าวสารที่ใช้อยู่ในขณะนั้นได้

ระบบสเปรดสเปกตรัมแบบไครเซซีแควนซ์ (Direct Sequence) และแบบฟรีแควนซีฮอปปีง (Frequency Hopping) จะเป็นแบบที่ใช้กันอยู่ทั่วไป สำหรับแบบการกระโดดทางเวลา (Time Hopping) มีลักษณะเหมือนกับการกระจายของสเปกตรัมที่ว่าตำแหน่งของข่าวสารจะถูกซ่อนอยู่ นอกจากนี้ยังมีแบบไฮบริด (Hybrid) ซึ่งเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรวมเทคนิคต่างๆ เข้าด้วยกัน เช่น DS/FH, FH/TH, DS/FH/TH ในที่นี้จะทำการพิจารณาแบบ Direct Sequence

## 2.8 ลำดับของสัญญาณรบกวนเทียม(Pseudonoise Sequence)

วิธีของสเปกตรัมที่เรียกว่า transmitted reference (TR) สามารถที่จะใช้สัญญาณรหัสที่เป็นแบบสุ่มเพื่อใช้ในการกระจายและรวมสัญญาณ เพราะว่าสัญญาณรหัสและสัญญาณข้อมูลที่ถูกมอดูเลตแล้วจะถูกส่งไปบนสเปกตรัมที่แตกต่างกันสำหรับ วิธี stored reference (SR) จะไม่สามารถใช้สัญญาณรหัสที่มีการสุ่มได้ เพราะว่าสัญญาณรหัส นี้จะต้องถูกเก็บและถูกสร้างที่เครื่องรับ ดังนั้นระบบ SR สัญญาณซุโคโนยส์ (pseudonoise) หรือสัญญาณสุ่มเทียม(pseudorandom) จะต้องถูกนำมาใช้ สัญญาณสุ่มเทียมจะแตกต่างจากสัญญาณแรนดอม(random signal) ตรงที่ว่าสัญญาณแรนดอมจะไม่สามารถที่จะทำนายได้และมีการเปลี่ยนแปลงอยู่เสมอ แต่สัญญาณสุ่มเทียมไม่มีการสุ่มทั้งหมด สามารถที่จะกำหนดคาบเวลาของสัญญาณได้ แต่อย่างไรก็ตาม ถึงแม้ว่าสัญญาณจะถูกกำหนดไว้แต่สัญญาณจะไม่ปรากฏแก่ผู้ฟังที่ไม่มีสิทธิเป็นสัญญาณแบบสุ่มอย่างแท้จริง

## 2.9 คุณสมบัติแรนดอมเนส(Randomness)

คุณสมบัติของแรนดอมเนส (randomness) เป็นสัญญาณสุ่มเทียม (pseudorandom) ให้มีลักษณะเหมือนการสุ่มจริงจะต้องมีคุณสมบัติ 3 ข้อที่สามารถตรวจสอบลำดับของคิจิตได้ดังนี้ คือ

1. บาลานซ์พรอพเพอร์ตี้(Balance property) คือ ในแต่ละคาบเวลาลำดับของคิจิต จำนวนคิจิต 0 จะต้องน้อยกว่าคิจิต 1 เป็นจำนวน 1 คิจิต


2. รันพรอพเพอร์ตี้(Run property) การรัน หมายถึง ลำดับของคิจิตที่เป็นเลขคิจิตเดียวกัน ,การปรากฏของเลขคิจิตตัวอื่น จะหมายถึงการเริ่มรันใหม่ ,ความยาวของรัน คือ จำนวนของคิจิตที่อยู่ในรัน ในระหว่างการรันที่เป็น 0 และการรันที่เป็น 1 ในแต่ละคาบจะต้องมี 1 ใน 2 รันของรันแต่ละชนิดของการรัน จะมีความยาวเป็น 1, ถ้ามี 1 ใน 4 จะมีความยาวเป็น 2 ,ถ้ามี 1 ใน 8 จะมีความยาวเป็น 3

3. คอร์เรลชันพรอพเพอร์ตี้(Correlation property) หมายถึงในแต่ละคาบของลำดับคิจิต ถ้านำมาเปรียบเทียบกับคาบของลำดับของคิจิตที่มีการเลื่อนเป็นวงกลมรอบตัวมันแล้ว ในกรณีที่ดีที่สุดจำนวนของ อกรีเมนต์ (agreement) จะแตกต่างจากจำนวนของคิโสกรีเมนต์(disagreement) จะต้องไม่มากกว่า 1 ซึ่งต่อไปก็จะแสดงให้เห็นถึงว่าลำดับของ PN จะถูกสร้างโดยคุณสมบัติเหล่านี้

## 2.10 ลำดับของชิฟรึจิสเตอร์ (shift register)

พิจารณาชิฟรึจิสเตอร์ที่มีการป้อนกลับ(feedback) อย่างเป็นเชิงเส้นดังรูปที่ 2.5 ซึ่งเป็นชิฟรึจิสเตอร์ 4 สเตต (state) โดยจะหาหน้าที่เป็นตัวเก็บข้อมูลและเลื่อนข้อมูล ส่วนโมดูลอ-2 (modulo-2) จะทำหน้าที่บวกแล้วป้อนกลับไปเป็นอินพุตของชิฟรึจิสเตอร์ การทำงานของชิฟรึจิสเตอร์จะถูกควบคุมโดยสัญญาณนาฬิกา (clock signal) โดยจะทำให้มีการเลื่อนข้อมูลจากซ้ายไปขวา โดยข้อมูลที่อยู่ที่สเตต 3 จะถูกส่งไปให้ที่สเตต 4 แล้วข้อมูลไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในสแตต 3 และสแตต 4 จะถูกนำมาบวกกัน โดยใช้ โมดูลอ-2 แล้วก็ถูกป้อนกลับไปสแตต 1 เอาท์พุทก็คือการดึงข้อมูลออกมาจากสแตต 4



รูปที่ 2.5 แสดงตัวอย่างของชิฟรีจิสเตอร์ (shift register) ที่มีการป้อนกลับ (feedback) แบบเชิงเส้น

โดยสมมติให้ขั้นแรกสแตต 1 มีค่าเป็น 1 ส่วนสแตตอื่น ๆ เป็น 0 หมดคั้งนั้นค่าภายในรีจิสเตอร์ (register) จะมีค่าเป็น 1000 โดยดูจากรูปแล้วเราจะ ได้เอาท์พุทของชิฟรีจิสเตอร์ในแต่ละสแตต จะมีค่าเป็นดังนี้

|      |      |      |      |      |       |      |      |
|------|------|------|------|------|-------|------|------|
| 1000 | 0100 | 0010 | 1001 | 1100 | 0110  | 1011 | 0101 |
| 1010 | 1101 | 1110 | 1111 | 0111 | 00011 | 0001 | 1000 |

โดยค่าในชิฟรีจิสเตอร์ ในสแตตสุดท้ายจะมีค่าเป็น 1000 ซึ่งเป็นค่าเดียวกันกับในสแตตแรก ซึ่งจะเห็นว่ารีจิสเตอร์ จะซ้ำค่าเดิมโดยใช้สัญญาณนาฬิกา 15 ลูก เอาท์พุทที่ดึงออกจากสแตต 4 ในแต่ละสัญญาณนาฬิกา จะได้ดังนี้

0 0 0 1 0 0 1 1 0 1 0 1 1 1 1

โดยค่าที่อยู่ซ้ายสุดจะเป็นบิตแรกที่ได้ออกมา ต่อไปก็จะทำการตรวจสอบคุณสมบัติเรนคอมเนสตามที่ได้กล่าวมาแล้ว โดยคุณสมบัติแรกคือบาลานซ์ โดยพิจารณาเอาท์พุทเห็นว่าทีลิจิต 0 อยู่ 7 ตัวและมีลิจิต 1 อยู่ 8 ตัว ซึ่งสอดคล้องตามคุณสมบัติ

เมื่อพิจารณาคycle สมบัติรัน ทีลิจิต 0 จากเอาท์พุทจะเห็นว่ามิจำนวนรันอยู่ 4 ครั้ง โดย 1 ใน 2 มีความยาวเป็น 1 และ 1 ใน 4 มีความยาวเป็น 2 ซึ่งสอดคล้องตามคุณสมบัติ และรันที่มีลิจิตเป็น 1 ก็มีลักษณะเช่นเดียวกัน ชิฟรีจิสเตอร์จะให้ค่าลิจิตออกมาขึ้นกับจำนวนของรีจิสเตอร์เมื่อเริ่มแรก ค่าลำดับเอาท์พุทนั้นสามารถแบ่งเป็นความยาวสูงสุด (maximal length) และความยาวไม่สูงสุด (nonmaximal length) โดยที่ความยาวสูงสุดจะพิจารณาได้จากจำนวนของชิฟรีจิสเตอร์ ดังนั้นการซ้ำของเอาท์พุทจะต้องใช้จำนวนสัญญาณนาฬิกา เป็นจำนวน  $p$  โดย

$$p = 2^n - 1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากตัวอย่างก็เป็นลำดับความยาวสูงสุด(maximal length sequence) ถ้าการซ้ำกันของเอาท์พุทมีเกิดขึ้นน้อยกว่า  $2^n - 1$  จะถือว่าเป็นความยาวไม่สูงสุด ส่วนคุณสมบัติของคออร์รีเลชันจะแสดงให้เห็นในหัวข้อต่อไป

2.11 ฟังก์ชันพหุคูณออโตคออร์รีเลชัน (PN Autocorrelation)

ฟังก์ชันพหุคูณออโตคออร์รีเลชัน  $R_x(\tau)$  ของรูปคลื่น  $X(t)$  ที่มีคาบเวลา  $T_0$  จะแสดงได้ดังนี้

$$R_x(\tau) = \frac{1}{K} \left( \frac{1}{T_0} \right) \int_{-T_0/2}^{T_0/2} X(t)X(t - \tau)dt \quad -\infty < \tau < \infty \quad (1)$$

โดยที่

$$K = \frac{1}{T_0} \int_{-T_0/2}^{T_0/2} X^2(t)dt \quad (2)$$

โดยที่  $X(t)$  แสดง รูปคลื่นพหุคูณไค้ด (PN code) ซึ่งเราจะเรียกค่าแต่ละพัลส์ของพหุคูณไค้ด ว่าชิฟ (chip) โดยจะการนอมอลไลซ์(normalize) ฟังก์ชันออโตคออร์รีเลชันด้วย  $p$  ซึ่งพิจารณาใน 1 คาบของพหุคูณ

$$R_x(\tau) = \frac{1}{p} \text{ (จำนวนของอกรีเมนต์-จำนวนของลิสอกรีเมนต์)} \quad (3)$$

นอมอลไลซ์ฟังก์ชันออโตคออร์รีเลชันที่เป็นความยาวสูงสุด  $R_x(\tau)$  จะแสดงได้ดังรูปที่ 2.6 ซึ่งจากรูปที่ 2.6 จะเห็นได้ว่า  $R_x(\tau) = 1$  เมื่อมีการตรงกันของแบบจำลองสัญญาณรหัส อย่างไรก็ตามสำหรับการเลื่อนที่เป็นวงกลม ระหว่าง  $X(t)$  และ  $X(t - \tau)$  เมื่อ  $1 \leq \tau \leq p$  ค่าของออโตคออร์รีเลชัน จะมีค่าเป็น  $-1/p$  สำหรับค่า  $p$  ที่มีค่ามากๆจะเสมือนกับว่าไม่มีการคออร์รีเลทสำหรับการเลื่อน โดยพิจารณาคุณสมบัติข้อที่ 3 โดยการพิจารณาเอาต์พุทของซีฟรียิสเตอร์ โดยให้แถวแรกเป็นเอาท์พุทของซีฟรียิสเตอร์ และ แถวล่างเป็นเอาท์พุทที่สุ่มท้ายเลื่อนไปทางซ้าย

```

000100110101111
100010011010111
-----
daaddadaddddaaa


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยให้อักริ(agree)แทนด้วย a และคิสิกกริ(disagree)แทนด้วย d จากสมการที่ (3) ค่าของออโตคอรรัลเลชันของ 1 ชิฟ จะได้

$$R(\tau - 1) = \frac{1}{15}(7 - 8) = -\frac{1}{15}$$

ซึ่งจะเห็นได้ว่า ถ้าไม่มีการชิงโครโนซึ่แล้วค่าของออโตคอรรัลเลชันจะมีค่าเป็น  $-1/p$  ซึ่งสอดคล้องกับคุณสมบัติข้อที่ 3



รูปที่ 2.6 แสดงฟังก์ชันของพีเอ็นออโตคอรรัลเลชัน (PN Autocorrelation)

### 2.12 ระบบสเฟรคสเปกตรัมแบบไดเรกซีควเอนซ์ (Direct Sequence)

ตัวมอดูเลตแบบไดเรกซีควเอนซ์ (Direct Sequence:DS) “Direct Sequence” เป็นชื่อที่ใช้เรียกเทคนิคการแผ่กระจายสเปกตรัม โดยที่คลื่นพาหะ (carrier) จะทำการมอดูเลตครั้งแรกกับสัญญาณข้อมูลข่าวสาร  $x(t)$  หลังจากนั้นจะถูกมอดูเลตอีกครั้งกับสัญญาณรหัสดที่มีความเร็วสูง (wide band)  $g(t)$  พิจารณาสัญญาณคลื่นพาหะ ที่มอดูเลตกับสัญญาณข้อมูลข่าวสารแล้วมีเอนเวลโลป(envelope)คงที่มีกำลัง  $P$  ความถี่เชิงมุมเป็น  $\omega_0$  และการมอดูเลตทางเฟสของสัญญาณข้อมูลข่าวสารเป็น  $\theta_x(t)$  จะได้เป็น

$$S_x(t) = \sqrt{2P} \cos[\omega_0 t + \theta_x(t)] \tag{1}$$

ยิ่งไปกว่านั้นการมอดูเลตแบบเอนเวลโลปที่คงที่โดยสัญญาณรหัสด  $g(t)$  คลื่นที่ส่งไปจะเป็น

$$S(t) = \sqrt{2P} \cos[\omega_0 t + \theta_x(t) + \theta_g(t)] \tag{2}$$

ซึ่งเฟสของสัญญาณคลื่นพาหะจะถูกมองว่ามี 2 องค์ประกอบ คือ  $\theta_x(t)$  ซึ่งเป็นสัญญาณข้อมูลข่าวสาร และ  $\theta_g(t)$  เป็นของสัญญาณรหัสด

ตามที่ได้ทำการกำหนดสัญญาณข้อมูลข่าวสาร จะสามารถแสดงสมการที่เหมือนกับสมการที่ (1) ในรูปการคูณคลื่นพาหะด้วย  $x(t)$  และขบวนสัญญาณพัลส์ที่มีขั้วสลับกันซึ่งมีค่าเป็น  $+1$  หรือ  $-1$  ใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_x = \sqrt{2P}x(t)\cos\omega_0 t$$

เช่นเดียวกับสัญญาณข้อมูลข่าวสาร การมอดูเลตกับสัญญาณรหัสมักจะเป็น BPSK (Binary Phase Shift Keying) และ  $g(t)$  เป็นขบวนสัญญาณพัลส์ที่มีขั้วสลับกัน โดยมีค่าเป็น +1 หรือ -1 จึงสามารถเขียนสมการ (2) ได้เป็น

$$S(t) = \sqrt{2P}x(t)g(t)\cos\omega_0 t$$

ตัวมอดูเลตจะใช้หลักการคังสมการข้างต้นนี้ ดังได้แสดงในรูป 2.7a ขบวนพัลส์ของสัญญาณข้อมูลข่าวสารและขบวนพัลส์ของสัญญาณรหัสจะถูกนำมาคูณกันก่อน และหลังจากนั้น  $x(t)g(t)$  จะไปมอดูเลตกับสัญญาณพาหะ ทำให้การกำหนดค่าของพัลส์กับค่าสัญญาณไบนารี (binary) สัมพันธ์กันดังนี้คือ

| Pulse value | Binary value |
|-------------|--------------|
| 1           | 0            |
| -1          | 1            |

หลังจากนั้นขั้นตอนการมอดูเลตแบบ BPSK สามารถทำได้โดยการบวกแบบโมดูลอ-2 ขบวนลำดับสัญญาณข้อมูลแบบไบนารีกับขบวนสัญญาณรหัสที่เป็นไบนารีเช่นกัน

การคิมอดูเลตสัญญาณดีเอส/บีเฟสเค (DS/BPSK : Direct Sequence / Binary Phase Shift Keying) จะทำได้โดยการคอร์รีเลทหรือการมอดูเลตสัญญาณที่ได้รับกับรูปแบบของสัญญาณรหัสที่ซิงโครไนซ์กันอีกครั้ง คือ  $g(t - \hat{T}_d)$  ดังแสดงในรูปที่ 2.7b ซึ่ง  $\hat{T}_d$  เป็นค่าประมาณการล่าช้าของเครื่องรับ  $T_d$  จากเครื่องส่งถึงเครื่องรับในกรณีที่ไม่มีสัญญาณรบกวนและสัญญาณแทรกสอดอื่นๆ สัญญาณที่ได้จากการคอร์รีเลทสามารถเขียนได้เป็น

$$A\sqrt{2P}x(t - T_d)g(t - T_d)g(t - \hat{T}_d)\cos[\omega_0(t - T_d) + \phi]$$

ซึ่งค่าคงที่  $A$  เป็นอัตราขยายของระบบ และ  $\phi$  เป็นมุมเฟสที่มีความไม่แน่นอนอยู่ในช่วง  $(0, 2\pi)$  เนื่องจาก  $g(t) = \pm 1$  ผลคูณ  $g(t - T_d)g(t - \hat{T}_d)$  จะเป็น 1 ถ้า  $T_d = \hat{T}_d$  นั่นแสดงว่า ถ้าสัญญาณรหัสที่มีเครื่องรับซิงโครไนซ์กับสัญญาณรหัสที่เครื่องส่งจริง เมื่อเกิดการซิงโครไนซ์กันแล้วสัญญาณที่ได้จากการคอร์รีเลทโดยเครื่องรับเป็นการกระจายสัญญาณข้อมูลข่าวสารที่ผ่านการมอดูเลตแล้ว(ยกเว้นสำหรับมุมเฟส  $\phi$  และช่วงเวลาล่าช้า  $T_d$ ) ตัวคอร์รีเลทที่ทำการกระจายสัญญาณ นั้นจะถูกดำเนินการโดยตัวคิมอดูเลตที่มีความสัมพันธ์สอดคล้องกันสำหรับการกู้สัญญาณข้อมูลข่าวสารกลับมา

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับใช้เรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หลังจากนั้นขั้นตอนการมอดูเลตแบบ BPSK สามารถทำได้โดยการบวกแบบโมคูลุ-2 ขบวนการคำนวณสัญญาณข้อมูลแบบไบนารีกับขบวนการสัญญาณรหัสที่เป็นไบนารีเช่นกัน

การคิมมอดูเลตสัญญาณคือเอส/บีพีเอสเค (DS/BPSK : Direct Sequence /Binary Phase Shift Keying) จะทำได้โดยการคูณรหัสหรือการมอดูเลตสัญญาณที่ได้รับกับรูปแบบของสัญญาณรหัสที่ซิงโครไนซ์กันอีกครั้ง คือ  $g(t - \hat{T}_d)$  ดังแสดงในรูปที่ 2.7b ซึ่ง  $\hat{T}_d$  เป็นค่าประมาณการล่าช้าของเครื่องรับ  $T_d$  จากเครื่องส่งถึงเครื่องรับในกรณีที่ไม่มีสัญญาณรบกวนและสัญญาณแทรกสอดอื่นๆ สัญญาณที่ได้จากการคูณรหัสสามารถเขียนได้เป็น

$$A\sqrt{2P}x(t - T_d)g(t - T_d)g(t - \hat{T}_d) \cos[\omega_0(t - T_d) + \phi]$$

ซึ่งค่าคงที่ A เป็นอัตราขยายของระบบ และ  $\phi$  เป็นมุมเฟสที่มีความไม่แน่นอนอยู่ในช่วง  $(0, 2\pi)$

เนื่องจาก  $g(t) = \pm 1$  ผลคูณ  $g(t - T_d)g(t - \hat{T}_d)$  จะเป็น 1 ถ้า  $T_d = \hat{T}_d$  นั่นแสดงว่า ถ้าสัญญาณรหัสที่มีเครื่องรับซิงโครไนซ์กับสัญญาณรหัสที่เครื่องส่งจริง เมื่อเกิดการซิงโครไนซ์กันแล้วสัญญาณที่ได้จากการคูณรหัสโดยเครื่องรับเป็นการกระจายสัญญาณข้อมูลข่าวสารที่ผ่านการมอดูเลตแล้ว(ยกเว้นสำหรับมุมเฟส  $\phi$  และช่วงเวลาล่าช้า  $T_d$ ) ตัวคูณรหัสที่ทำกรกระจายสัญญาณ นั้นจะถูกดำเนินการโดยตัวคิมมอดูเลตที่มีความสัมพันธ์สอดคล้องกันสำหรับการกู้สัญญาณข้อมูลข่าวสารกลับมา



รูปที่ 2.7 แสดงระบบสเปกตรัมแบบไครเคซีแควนซ์(Direct Sequence)

a) แสดง direct sequence ที่มีการมอดูเลตแบบ BPSK อย่างง่าย  
 b) แสดงเครื่องรับ direct sequence ที่มีการมอดูเลตแบบ BPSK

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปดลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.13 การโมดูเลตสัญญาณดิจิทัล

การส่งสัญญาณดิจิทัล เช่น สัญญาณ PCM โดยคลื่นวิทยุจำเป็นต้องเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณในย่านความถี่วิทยุ เทคนิคในการโมดูเลตสัญญาณดิจิทัลนี้มี 3 แบบคือ

1. Amplitude Shift Keying (ASK)
2. Frequency Shift Keying (FSK)
3. Phase Shift Keying (PSK)

คลื่นพาหะในย่านความถี่วิทยุ สามารถกำหนดได้โดย


$$\text{carrier} = A \cos(2\pi f_c t + \sigma)$$

$\sigma$  = initial phase

ในที่นี้ A : แอมพลิจูดของคลื่นพาหะ

$f_c$  : ความถี่คลื่นพาหะ

สัญญาณดิจิทัลเบสแบนด์เป็นคลื่นรูปสี่เหลี่ยมแสดคงรหัสไบนารี 1 และ 0 ในการโมดูเลตสัญญาณดิจิทัลหนึ่งในสามพารามิเตอร์คือ แอมพลิจูด ความถี่ หรือเฟสของคลื่นพาหะจะเปลี่ยนไปตามสถานะ 1 หรือ 0 ของสัญญาณเบสแบนด์



รูปที่ 2.9 แสดงสัญญาณเบสแบนด์ดิจิทัล

| การโมดูเลตแบบดิจิทัล            | การโมดูเลตแบบอนาลอก |
|---------------------------------|---------------------|
| (ASK)<br>Amplitude Shift Keying | AM                  |
| (FSK)<br>Frequency Shift Keying | FM                  |
| (PSK)<br>Phase Shift Keying     | PM                  |

ตารางที่ 2.1 เปรียบเทียบวิธีการ โมดูเลตแบบดิจิทัลและอนาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### การมอดูเลตทางเฟส .Phase Shift Keying (PSK)

คลื่นที่ถูกมอดูเลตทางเฟสสามารถได้รับ โดยการเปลี่ยนเฟสของคลื่นพาหะสัมพันธ์กับสัญญาณเบสแบนด์ และสามารถแสดงได้โดยสมการ

$$P(t) = \cos (\omega_c t + \theta + \{S(t)\} * \Delta \phi / 2 )$$

$$\Delta \phi = 2\pi / n \text{ ซึ่งเป็นความต่างเฟสระหว่างสัญญาณข้างเคียง}$$


$$S(t) = \text{จำนวนระดับของสัญญาณเบสแบนด์ } (\pm 1, \pm 3, \dots)$$

$$n = \text{จำนวนเฟส}$$

$$P(t) = \cos (\omega_c t + \theta + \{S(t)\} * \pi / 2 )$$


ถ้า  $n=2$  ดังนั้น  $\Delta \phi = 2\pi / 2 = \pi$  เรเดียน ดังนั้นคลื่นที่ถูกมอดูเลตจะเป็นถ้าสัญญาณเบสแบนด์

$S(t)$  เป็นไบโพลาร์ NRZ ซึ่งมี 2 ค่า ดังแสดงในรูปด้านล่าง รูปคลื่นที่ถูกมอดูเลตจะมีลักษณะเป็น ASK ที่มี การกลับเฟส ในกรณีนี้แต่ละเฟสจะห่างกัน 180 องศา เราเรียกว่า 2 PSK หรือ Binary PSK (BPSK)



รูปที่ 2.10 แสดง 2 PSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 แสดงเฟสไดอะแกรมของ 2 PSK

ถ้า  $n=4$  ดังนั้น  $\Delta\phi = 2\pi/4 = \pi/2$  เรเดียน ดังนั้นคลื่นที่ถูกโมดูเลตจะเป็น


ถ้าสัญญาณเบสแบนด์  $S(t)$  เป็น ไบโพลาร์ NRZ ซึ่งมี 4 ค่า รูปแบบการ โมดูเลตหมายความว่าแต่ละเฟสห่างกัน

$$P(t) = \cos(\omega_c t + \theta + \{S(t)\} \pi/4)$$

90 องศา เราเรียกว่า 4 PSK หรือ Quadri-PSK (QPSK)


#### Quadrature Phase Shift Keying (QPSK)

ในวิธีการ โมดูเลตแบบ QPSK นั้นสัญญาณ 2 บิตจะถูกส่งไปพร้อม ๆ กัน โดยลำดับสัญญาณดิจิทัลที่ถูกส่งแบ่งเป็น 2 ช่อง (I และ Q) แต่ละช่องประกอบด้วย 2 บิตซึ่งถูกส่งไปพร้อมกัน ในกรณีนี้จะมีการรวมรหัส 4 คู่กันคือ 00, 01, 10 และ 11 คู่ของรหัสทั้ง 4 คู่จะเปรียบเทียบกับ initial phase ใน Gray code ซึ่งใช้ใน QPSK เฟส 0 แทนรหัส 00 เฟส  $\frac{\pi}{2}$  แทนรหัส 01 เฟส  $\pi$  แทนรหัส 11 และเฟส  $\frac{3\pi}{2}$  แทนรหัส 10 จะเห็นว่าเปรียบเทียบรหัสระหว่างสองเฟสข้างเคียง หนึ่งในสองบิตจะเหมือนกันทุก ๆ กรณีดังนั้น โดยการใช้ Gray code จะมีเพียงบิตเดียวที่เกิดผิดพลาด แม้ว่าสัญญาณที่รับได้ถูกตีโมดูเลตผิดไปเป็นเฟสข้างเคียง



รูปที่ 2.12 แสดง รหัส 4 คู่ของสัญญาณ QPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 แสดง Gray Code ที่ใช้ใน QPSK

สมมติว่าสัญญาณกำหนดโดย

$$S(t) = A \cos 2\pi f_c t$$

สำหรับรหัส 00

$$S(t) = A \cos\left(2\pi f_c t + \frac{\pi}{2}\right) = -A \sin 2\pi f_c t$$

สำหรับรหัส 01


$$S(t) = A \cos(2\pi f_c t + \pi) = -A \cos 2\pi f_c t$$

สำหรับรหัส 11

$$S(t) = A \cos\left(2\pi f_c t + \frac{3\pi}{2}\right) = -A \sin 2\pi f_c t$$


สำหรับรหัส 10

รูปต่อไปนี้เป็นเวกเตอร์โคออร์ดิเนตของสัญญาณ PSK เมื่อมีเสียงรบกวนเข้ามาทำให้แอมพลิจูดและเฟสเปลี่ยนไปจะเห็นว่าทิศทางของเวกเตอร์เสียงรบกวนเปลี่ยนไปได้ทุกทิศทาง เวกเตอร์เสียงรบกวนที่มีขนาดคงที่และหมุนไปทุกทิศทางเป็นวงกลมนี้เรียกว่า "noise ball" เมื่อเวกเตอร์ผลรวมระหว่าง PSK เวกเตอร์และเวกเตอร์เสียงรบกวนข้าม carrier vector ไปทางใดทางหนึ่ง (ดูรูปประกอบ) เฟสที่ส่งก็จะถูกคีมอคูลูตผิดไปเป็นเฟสข้างเคียง เพราะฉะนั้นเมื่อ noise มีค่ามากการผิดพลาดของบิตก็จะเกิดขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกรูปที่ 2.14 แสดง PSK vector และ noise vector

ลองเปรียบเทียบขนาดของ noise ball สูงสุดที่ไม่ทำให้เกิด bit error ขึ้นใน BPSK และ QPSK โดยที่ความยาวของเวกเตอร์สัญญาณมีขนาดเท่ากันซึ่งหมายความว่ากำลังส่งสัญญาณทั้ง QPSK และ BPSK มีกำลังส่งเท่ากันเราจะเห็นระยะระหว่าง 2 เวกเตอร์สัญญาณในกรณี QPSK จะสั้นกว่าในกรณี BPSK และช่วงขนาดของ noise ball ที่ไม่ทำให้เกิดการผิดพลาดของบิตในกรณี QPSK จะแคบกว่าดังในรูป ดังนั้นถ้ากำลังในการส่งสัญญาณเท่ากัน และย่านกว้างความถี่เท่ากันอัตราการผิดพลาดของบิตในกรณี QPSK จะสูงกว่ากรณี BPSK แต่จำนวนข้อมูลข่าวสารที่ส่งมากรณี QPSK จะมากเป็น 2 เท่าของ BPSK โดยลักษณะเช่นนี้ถ้าต้องการใช้ย่านความถี่ให้เหมาะสมมากที่สุดจึงควรใช้ QPSK มากกว่า BPSK แต่ถ้าจะให้อัตราการผิดพลาดของบิตเกิดขึ้นเท่ากันก็จำเป็นที่จะต้องให้กำลังในการส่งสัญญาณในกรณี QPSK มากกว่าในกรณี BPSK เพราะฉะนั้น QPSK จึงเหมาะสมสำหรับระบบสื่อสารดาวเทียมซึ่งมีย่านกว้างความถี่จำกัดเข้มงวดกว่าข้อจำกัดทางกำลังในการส่งสัญญาณ



รูปที่ 2.15 เปรียบเทียบขนาดของ Noise ball ที่ไม่ทำให้เกิดความผิดพลาดของบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ประสิทธิภาพของแถบความถี่ (BANDWIDTH EFFICIENCY)

ประสิทธิภาพของแถบความถี่ (bandwidth efficiency) หรือความหนาแน่นของข้อมูล มักจะใช้ในการเปรียบเทียบการมอดูเลตแบบดิจิทัล เป็นอัตราส่วนของอัตราเร็วในการส่งกับแบนด์วิธต่ำสุด โดยจะทำการนอ มอลไลซ์ (normalized) ที่ 1 Hz ค่าที่ได้นี้จะแสดงจำนวนของข้อมูลบิตที่สามารถเคลื่อนที่ผ่านตัวกลาง โดย

$$\begin{aligned} BW \text{ efficiency} &= \frac{\text{Transmission rate (bps)}}{\text{Minimum bandwidth (Hz)}} \\ &= \left( \frac{\text{(bits/second)}}{\text{hertz}} \right) = \left( \frac{\text{(bit/second)}}{\text{(cycle/second)}} \right) \\ &= \text{bits/cycle} \end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดูเลตแบบ BPSK, QPSK, 8-PSK และ 16-QAM จากตารางเป็นการแสดงแถบความถี่ที่น้อยที่สุดที่ใช้ส่งสัญญาณที่มีอัตราส่ง 10 Mbps

| ชนิดแบบการส่งข้อมูล<br>(Modulate Scheme) | แบนด์วิธต่ำที่สุดที่ใช้<br>(MHz) |
|--|----------------------------------|
| BPSK                                     | 10                               |
| QPSK                                     | 5                                |
| 8-PSK                                    | 3.3                              |
| 16-QAM                                   | 2.5                              |

ตารางที่ 2.2 เปรียบเทียบแบนด์วิธต่ำที่สุดที่ใช้

ดังนั้น ถ้าเปรียบเทียบที่การส่งข้อมูล 10 Mbps

$$\text{BPSK BW efficiency} = \frac{10\text{Mbps}}{10\text{MHz}} = 1\text{bit/cycle}$$

$$\text{QPSK BW efficiency} = \frac{10\text{Mbps}}{5\text{MHz}} = 2\text{bit/cycle}$$

$$\text{8-PSK BW efficiency} = \frac{10\text{Mbps}}{3.3\text{MHz}} = 3\text{bit/cycle}$$

$$\text{16-QAM BW efficiency} = \frac{10\text{Mbps}}{2.5\text{MHz}} = 4\text{bit/cycle}$$

ความน่าจะเป็นของการเกิดข้อผิดพลาด และ อัตราการผิดพลาดในแต่ละบิต (Probability of error and bit error : P(e) and BER)

อัตราการผิดพลาดในแต่ละบิต (BER) เป็นพารามิเตอร์ที่สำคัญในการตรวจสอบระบบ ส่วนความน่าจะเป็นของการเกิดความผิดพลาด (P(e)) เป็นฟังก์ชันของอัตราส่วนระหว่างสัญญาณพหุกับสัญญาณรบกวน ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Carrier to Noise Power Ratio :C/N) ซึ่งค่าอัตราส่วนระหว่างสัญญาณพหุกับสัญญาณรบกวน (Carrier to Noise Power Ratio :C/N)เป็นผลมาจาก สัญญาณรบกวนที่เกิดความร้อน (thermal noise) โดยที่

$$\frac{C}{N} = \frac{C}{KTB}$$

C : พลังงานของสัญญาณคลื่นพาห้ (Carrier power (W))

K : ค่าคงที่ของ โบลซ์มาน (Boltzmann's proportionality constant ( $1.38 \times 10^{-23}$  J/K))

T : อุณหภูมิ (Temperature (Kelvin))

B : แบนด์วิท (Bandwidth (Hz))

$$\begin{aligned} \left(\frac{C}{N}\right)_{dB} &= 10 \log \frac{C}{KTB} \\ &= 10 \log C - 10 \log KTB \end{aligned}$$

ค่าพลังงานต่อข้อมูลหนึ่งบิต (Energy per bit) คือการคิดพลังงานต่อหนึ่งบิตของข้อมูล

$$E_b = CT_b \text{ (J/bit)}$$

โดยที่

$E_b$  : energy of a single bit (J/bit)

$T_b$  : time of a single bit (s)

C : carrier power (W)

จาก

$$T_b = \frac{1}{f_b}$$

$$\therefore E_b = C \quad (\text{J/bit})$$

ในการทำนอมอลไลซ์ (Normalization) จะทำการคิดที่ B.W. เป็น 1 Hz ดังนั้น

$$N_0 = \frac{N}{B} \text{ (W/Hz)}$$

$N_0$  : สัญญาณรบกวนที่ทำกรนอมอลไลซ์แล้ว (noise power density (W/Hz))

N : พลังงานของสัญญาณรบกวนที่เกิดจากความร้อน (thermal noise power (W))

B : แบนด์วิท (Bandwidth (Hz))

Energy per bit-to-noise power density ( $E_b/N$ ) จะใช้ในการเปรียบเทียบการมอดูเลตแบบดิจิทัล

$$\frac{E_b}{N} = \frac{C / fb}{N / B} = \frac{CB}{Nfb}$$

$$\frac{E_b}{N} = \frac{C}{N} \frac{B}{fb}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


โดยไม่ได้รับอนุญาตจากผู้จัดทำเอกสาร และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่  $E_b/N$ : Energy per bit to noise density ratio

C/N : Carrier to noise power ratio

B/fb : Noise bandwidth to bit rate ratio

### ค่าความผิดพลาดของการส่งแบบ QPSK (QPSK Error Performance)



รูปที่ 2.16 แสดง QPSK error region

จากรูปแสดงการเกิดข้อผิดพลาดของสัญญาณ QPSK

$$\sin \theta = \sin\left(\frac{d}{2} D\right) = \sin(360^\circ / 2M)$$

โดยที่ d : ระยะที่ผิดพลาด (error distance)

D : peak signal amplitude

M : จำนวนเฟส

ดังนั้นในการส่งสัญญาณด้วย QPSK ค่าเฟสสูงสุดในการเคลื่อนที่ไม่เกิดข้อผิดพลาดจะได้

$$\sin \theta = 360^\circ / 2(4) = \pm 45^\circ$$

ถ้าเป็น 8-PSK

$$\sin \theta = 360^\circ / 2(8) = \pm 22.5^\circ$$

และถ้าเป็น 16-PSK

$$\sin \theta = 360^\circ / 2(16) = \pm 11.25^\circ$$

### 2.14 พื้นฐานการแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก(D/A)

หน้าที่ของวงจรแปลง D/A คือ รับกลุ่มของบิตจากคอมพิวเตอร์หรืออุปกรณ์ดิจิตอลอื่นๆและแปลงรูปแบบบิตนั้นไปเป็นระดับแรงดันอนาลอก โดยทั่วไปรูปแบบบิตมักจะเป็นไบนารี(binary) เอาต์พุตของ D/A จะมีระดับที่แตกต่างกันสำหรับแต่ละดิจิตอลอินพุตที่จ่ายให้ นอกจากนี้เอาต์พุตของ D/Aอาจเป็นแรงดันหรือกระแสก็ได้ขึ้นอยู่กับโครงสร้างภายในของอุปกรณ์ที่ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความละเอียดและเอาต์พุตเต็มสเกลของ(D/A)


จำนวนของระดับเอาต์พุตที่แตกต่างกันที่สามารถผลิตได้โดย D/A นั้นจะสัมพันธ์กับจำนวนของอินพุตบิตที่วงจรมี โดยจะมีความสัมพันธ์ดังต่อไปนี้

$$N = 2^n \tag{1}$$

เมื่อ N เป็นจำนวนของระดับเอาต์พุตที่แตกต่างกันที่ D/A สามารถผลิตได้ และ n คือจำนวนของอินพุตบิตที่วงจรมี ซึ่งค่า N ของ D/A ถูกใช้เพื่อกำหนดความละเอียด(resolution)ของ D/A ดังนั้นๆ อินพุตของ D/A ที่มาก(n มาก) จะให้ความละเอียดที่สูง ความละเอียดอาจถูกแสดงได้เป็นใน Nส่วน (ค่าNถูกนิยามไว้ดังสมการที่1) ยกตัวอย่างเช่น D/A 10 บิต ก็จะมีค่าความละเอียด ใน1024ส่วน หรือความละเอียดยังอาจถูกแสดงได้เป็นค่าเปอร์เซ็นต์อีกด้วยดังในสมการต่อไปนี้ ซึ่งเป็นความสัมพันธ์ระหว่างความละเอียดและจำนวนอินพุตของ D/A ที่มี

$$\text{Percent resolution} = \frac{1}{2^n} \times 100\% \tag{2}$$

ใช้สมการที่(2) กับ D/A 10บิตที่ได้ยกตัวอย่างไปแล้วข้างต้นจะพบว่า D/Aนี้มีความละเอียด 0.098 % ซึ่งหมายถึงการเปลี่ยนแปลงน้อยที่สุด ที่เป็นไปได้ของเอาต์พุตD/A ที่สามารถเกิดขึ้นได้โดยการเปลี่ยนแปลงของอินพุตไปนารี จะเป็น 0.098 % ของค่าเอาต์พุตเต็มสเกล(scale)



รูปที่ 2.16 4 บิต D/A converter (ก)สัญลักษณ์ทั่วไปของ D/A (ข) transfer charateristic

เอาต์พุตเต็มสเกล(scale) คือแรงดัน ( $V_{FS}$ )หรือกระแส ( $I_{FS}$ )ซึ่งถูกผลิตขึ้นที่เอาต์พุตของ D/A ที่ถูกสมมติว่ามีความละเอียดเป็นอนันต์(จำนวนอินพุตเป็นอนันต์) โดยทุกๆอินพุตของ D/A ถูกจ่ายด้วยไบนารี “1” เนื่องจาก D/A ตามความเป็นจริงแล้วไม่สามารถมีจำนวนอินพุตเป็นอนันต์ได้ เอาต์พุตของมันจึงมีค่าไม่ถึงระดับเต็มสเกล(scale)ของเอาต์พุตทางอุดมคติแน่นอน ยกตัวอย่าง พิจารณา 4 บิต D/A ในรูปที่ 2.16 (ข) ถ้าเราจ่ายรหัสไบนารี4บิตอย่างเป็นลำดับ(เริ่มต้นที่ทุกบิตเป็นศูนย์)จากน้อยไปหามากให้กับอินพุตจะ


กราฟถ่ายโอน( transfer curve)ที่เป็นขั้นบันไดดังรูป2.16 (ก) สังเกตว่ามีระดับแรงดันเอาต์พุต 16 ระดับหรือ 16 เอาต์พุตเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานาน นีออนถาดให้มาใช้ประโยชน์ด้านการศึกษาขั้นที่แตกต่างกัน เพื่อให้มีเอาต์พุตที่เต็มสเกล เราต้องการลำดับขั้นถึง 17 ขั้น(ซึ่งไม่ใช่ค่าที่เป็นกำลังของ 2) แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทงห้ไม่มีเหตุดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น เราจึงสามารถเห็นได้จากรูปว่าค่า  $V_o$  มากที่สุดจะน้อยกว่า  $V_{FS}$  อยู่หนึ่งขั้น การเปลี่ยนแปลงน้อยที่สุดที่เอาต์พุตซึ่งสามารถเกิดขึ้นได้จากการเปลี่ยนแปลงอินพุตจะมีค่าเป็น 1 LSB หรือ 1 ขั้น การเปลี่ยนแปลงนี้ใช้คำว่า 1 LSB เพราะว่ามันเกิดขึ้นเมื่อบิตที่มีความสำคัญต่ำสุด (LSB) ของอินพุตไบนารี เปลี่ยนสถานะ

ในทางอุดมคติ ขนาดเอาต์พุต LSB จะเป็นค่าคงที่ซึ่งหมายความว่าทุกๆขั้นในรูปที่(8.2b)มีความสูงเท่ากัน ดังนั้นการเพิ่มขนาดในเอาต์พุตสำหรับแต่ละขั้นจะเท่ากัน และถูกกำหนดโดยจำนวนขั้น (ความละเอียด) และแรงดันเต็มสเกล ผ่านความสัมพันธ์ต่อไปนี้

$$\text{step size} = 1 \text{ LSB} = \frac{V_{FS}}{2^n} \quad (3)$$

ที่  $n$  เป็นจำนวนของอินพุตไบนารีของ D/A และ  $V_{FS}$  เป็นแรงดันเต็มสเกลของ D/A เทียบเคียงในทางอุดมคติ โดยการใช้สมการที่ 3 จึงเป็นไปได้ที่จะกำหนดแรงดันเอาต์พุตของ D/A (หรือกระแส) สำหรับอินพุตไบนารีใดๆที่กำหนดให้ ยกตัวอย่างเช่น 4 บิต D/A มี  $V_{FS} = 10\text{V}$  ดังนั้น D/A จะมี step size เท่ากับ  $0.625\text{V}$  ถ้าข้อมูล binary เป็น 1000 แล้วเราจะได้แรงดันเอาต์พุตของ D/A คือ  $(8)(0.625\text{V}) = 5\text{V}$  จากตัวอย่างข้างต้น D/A จะมีแรงดันเอาต์พุตเป็น  $V_{FS}/2$  เมื่อ MSB บิตของอินพุตไบนารีเป็น High และอินพุตบิตที่เหลือเป็น Low นอกจากนี้ยังสังเกตได้อีกว่าเมื่อค่าเชิงตัวเลขของอินพุตไบนารีถูกเพิ่มหรือลด แรงดันเอาต์พุตก็จะเพิ่มหรือลดตามเป็นสัดส่วน โดยตรง ความละเอียดของ D/A อาจถูกใช้เป็นตัวชี้วัดโดยทั่วไปถึงความเที่ยงของ D/A ได้



รูปที่ 2.17 การกำหนดความแน่นอนของ D/A settling time

### Settling Time


D/A ในทางอุดมคติจะมีการตอบสนองที่ทันทีต่ออินพุต แต่ D/A ในทางปฏิบัติแล้วต้องการเวลาระยะหนึ่งเพื่อเปลี่ยนสถานะเอาต์พุต และทำให้ค่าสุดท้ายของเอาต์พุตสงบนิ่งในระดับหนึ่ง ช่วงเวลานี้ถูกระบุว่าเป็น Settling Time ของ converter ปกติโดยทั่วไป Settling Time ถูกนิยามว่าเป็นเวลาที่ต้องการสำหรับ converter ภายได้เงื่อนไขที่เลวร้าย Settling Time สูงสุดจะเกิดขึ้นเมื่อเอาต์พุตของ converter ทำการเปลี่ยนแปลงจากค่าต่ำไม่ว่าการณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อให้เอาต์พุตมาถึงภายในช่วง  $\pm \frac{1}{2} LSB$  (หรือ 99.5% ของระดับเอาต์พุตสุดท้าย) สุดไปยังค่าสูงสุด หรือในทางตรงกันข้ามจากค่าสูงสุดไปยังค่าต่ำสุด รูปที่ 8.5 แสดงภาพรวมของ Settling Time ซึ่งค่าสุดท้ายถูกสมมติว่าเป็น  $\pm \frac{1}{2} LSB$  Settling Time นั้นจะเป็นตัวจำกัดอัตราที่ D/A สามารถทำการแปลงอย่างต่อเนื่องได้ ยกตัวอย่างเช่นพิจารณา D/A converter ที่มี Settling Time ไม่เกิน 1 ms ค่าของไบนารีอินพุตจะต้องไม่เปลี่ยนแปลงสถานะที่ถี่มากกว่าทุกๆ 1 ms เพื่อให้ได้รับเอาต์พุตที่ถูกต้องภายใต้การเปลี่ยนแปลงที่เป็นไปได้ทั้งหมดของอินพุต Word

The R-2R ladder D/A Converter

การออกแบบ D/A Converter ที่นิยมมากที่สุดคือวิธี R-2R ladder ซึ่งในโครงงานนี้ก็จะใช้ D/A Converter ที่มีการออกแบบในลักษณะนี้ด้วย 4 บิต R-2R ladder ถูกแสดงไว้ในรูป 8.8 ข้อดีของวงจรนี้คือต้องการตัวต้านทานที่มีค่าเพียงตรงเพียง 2 ค่าเท่านั้นสำหรับจำนวนอินพุตไบนารีใดๆ นอกจากนี้มันจะมีคุณลักษณะทางอุณหภูมิที่อาจจะเลื่อนไปคล้ายกันเพราะว่าเราใช้ตัวต้านทานที่มีค่าต่างกันเป็นจำนวนเท่า เอาต์พุตของ 4 บิต R-2R ladder converter แสดงได้ดังนี้

$$V_o = (V_{ref}) \left(1 + \frac{R_F}{R_i}\right) \left(\frac{D_4}{2} + \frac{D_3}{4} + \frac{D_2}{8} + \frac{D_1}{16}\right)$$




รูปที่ 2.18 R-2R ladder D/A converter

ถึงตอนนี้ดูเหมือนว่าเราสามารถที่จะขยายความละเอียดของ D/A เป็นเท่าใดก็ได้ โดยใช้โครงข่ายของตัวต้านทานอินพุต ซึ่งอาจจะจริง แต่อย่างไรก็ตามการเพิ่มความละเอียดก็ต้องการความเที่ยงตรงที่มากขึ้นจากออปแอมป์ พิจารณา 4 บิต D/A converter ด้วยแรงดัน  $V_{FS} = 10V$  เพื่อที่จะให้ยังคงความเที่ยงตรงที่  $\pm \frac{1}{2} LSB$  เอาต์พุตจะต้องอยู่ภายในช่วง 312.5 mV ความเที่ยงตรงเพียงเท่านี้ อาจพอเพียงสำหรับความสามารถของออปแอมป์ทั่วไป แต่ถ้าพิจารณา 16 บิต D/A ด้วยความเที่ยงตรง  $\pm \frac{1}{2} LSB$  และแรงดันเอาต์พุตเต็มสเกลค่าเดียวกัน ความเที่ยงตรงทางเอาต์พุตของวงจรจะต้องอยู่ในช่วง  $76.29 \mu V$  ที่ค่าความเที่ยงตรงระดับนี้ ต้องการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้ออปแอมป์ที่มีประสิทธิภาพสูงมาก(แพง)และต้องชดเชยอิทธิพลจากสิ่งแวดล้อมอย่างระมัดระวัง สิ่งเหล่านี้เป็นข้อพิจารณาที่สำคัญในวงจร D/A Converter ใดๆ

2.15 พื้นฐานการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล(A/D)

สัญลักษณ์บล็อกโคอะแกรมพื้นฐานของ A/D แสดงได้ดังรูป8.15 หน้าที่ของA/Dคือสุ่มค่าระดับสัญญาณอนาล็อก(ปกติเป็นแรงดัน)และผลิตข้อมูล ไบนารีที่เป็นตัวแทนของระดับนั้นที่เอาต์พุตของมันและจะใกล้เคียงกันกับ D/Aจำนวนของบิตที่เอาต์พุตของ A/D เป็นตัวกำหนดความละเอียด(resolution)และความเที่ยง(accuracy)ของ A/D




รูปที่ 2.19 สัญลักษณ์สำหรับ A/D converter n- bit

Full – Scale Range

ในรูป 2.20 เป็นกราฟถ่ายโอนคุณลักษณะ(Transfer Characteristics) ของ 4 บิต A/D ซึ่ง 4 บิต A/D สามารถจำแนก(resolved)สัญญาณอินพุตอนาลอกออกเป็น 1 ใน 16 เอาต์พุต code word อินพุตของ A/D นั้นเหมาะสมเฉพาะเพียงย่านที่จำกัดเท่านั้น ยกตัวอย่างเช่นจาก 0 ถึง 10V ช่วงของค่าอินพุตที่สามารถถูกจำแนกได้ จะถูกเรียกว่า Full Scale Range (FSR) ย่านอินพุตของA/Dถูกแบ่งออกได้เป็น 2<sup>n</sup> ส่วน เมื่อ n คือจำนวนบิตของเอาต์พุต code word การแบ่งย่านอินพุตของ A/D คล้ายคลึงกับความละเอียดของ D/A ดังแสดงไว้ในสมการที่ 3 ครั้งนั้นเราจะได้

$$\text{Input range division} = 1 \text{ LSB} = \frac{FSR}{2^n} \tag{5}$$



รูปที่ 2.20 กราฟถ่ายโอนคุณลักษณะสำหรับ A/D converter 4 bit ทางอุดมคติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอาต์พุตของ A/D ปกติแล้วจะเป็นรูปแบบ binary มาตรฐาน 8-4-2-1 มีอยู่ข้อหนึ่งที่ A/D คล้ายกับ D/A คือแรงดันเอาต์พุตเต็มสเกลไม่สามารถทำให้เกิดขึ้นจริงได้ แรงดันอินพุตที่เกิน FSR ของ A/D จะทำให้ A/D ไม่สามารถคลัสสินได้ว่าแรงดันอยู่ที่ระดับใด นั่นเป็นเพราะว่าอินพุตเต็มสเกลที่จ่ายไปยัง A/D เกินจากเงื่อนไขที่ย่านจะรับได้

### A/D Error Specification

ถึงแม้ว่าสัญญาณอนาลอกจะอยู่ในย่านที่จำกัด แต่ว่าสัญญาณอาจมีค่าใดๆก็ได้ที่แตกต่างกันอย่างไม่จำกัด A/D จะสุ่มสัญญาณอนาลอกอินพุตมาจัดระดับให้อยู่ในช่วงพิสัยที่จำกัดและผลิตเอาต์พุตเป็น code word ซึ่งใช้เป็นตัวแทนของอินพุตนั้น การทำแบบนี้เป็นไปได้ที่ตัวมันเองจะทำให้เกิดเอาต์พุต ผิดพลาด(error) ได้

### Quantization error

มีความไม่แน่นอนเกิดขึ้นเสมอเกี่ยวกับค่าจริงของอินพุต เพราะว่าจำนวนบิตที่เอาต์พุตของ A/D นั้นมีจำกัด ซึ่งความไม่แน่นอนที่เกี่ยวข้องกับการแปลงนี้ถูกเรียกว่า Quantization error หรือ Quantization noise A/D ใดๆ จะแสดง Quantization error ค่าสุดออกมาอย่างน้อย  $\pm \frac{1}{2} LSB$  รูป 2.21a แสดงการ plot ของ Quantization error เทียบกับแรงดันอินพุตสำหรับ A/D ด้วยความเที่ยงตรง  $\pm \frac{1}{2} LSB$



รูปที่ 2.21 การพล็อตค่าความผิดพลาดของ A/D converter โดย

(ก) converter อุดมคติ (ข) converter ที่มีความแม่นยำ  $\pm \frac{3}{4} LSB$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มันค่อนข้างยากที่จะผลิต A/D ความละเอียดสูงและมี Quantization error เพียง  $\pm \frac{1}{2} LSB$  รูป 2.21b) แสดง error plot ของ A/D ที่มี Quantization error  $\pm \frac{3}{4} LSB$  โดยทั่วไปตำแหน่งของ error peak มักมีค่าสุ่ม(random) ดังนั้นเราจึงต้องสมมติว่าสำหรับอินพุตใดๆที่กำหนดให้เอาต์พุต code word ของมันจะเกิดผิดพลาดขึ้นอย่างมาก  $\pm \frac{3}{4} LSB$  A/D บางตัวอาจแสดง Quantization error มากถึง  $\pm LSB$  ในการใช้งานด้านการประมวลผลสัญญาณ บางครั้งต้องการแสดง Quantization noise ในรูปของเดซิเบล(dB)มากกว่า ซึ่งเรียกว่าอัตราส่วน Signal to Quantization Noise Ratio (SQNR) นิยามได้ดังนี้

$$SQNR = 20 \log \frac{FSR(V)}{1LSB(V)} \text{ dB} \text{ -----(6)}$$

Conversion Time

A/D ในทางปฏิบัติแล้วต้องการเวลาระยะเวลาหนึ่งในการแปลงข้อมูล ช่วงเวลานี้ถูกเรียกว่า Conversion time ( $T_c$ ) ซึ่งแสดงไว้ในรูปที่ 2.22 ไม่เสมอไปว่า A/D จะต้องมี Conversion time ที่คงที่ แต่ส่วนใหญ่จะระบุมาเป็นเงื่อนไขการทำงานที่ต้องการเวลามากที่สุดแทน




รูปที่ 2.22 เวลาการแปลงที่ต้องการของ A/D

วงจร A/D ที่ใช้ในการแปลง

มีวิธีที่แตกต่างกันหลายวิธีที่จะทำวงจร A/D ขึ้น ซึ่ง A/D converter หลายแบบถูกออกแบบขึ้น โดยการใช้ D/A Converter Ramp Converter และ Successive Approximation Converter ก็อยู่ในประเภทนี้เช่นกัน ส่วน A/D converter ชนิดอื่นๆ เช่น Integrating, Parallel และ Tracking Converter จะมีการออกแบบที่แตกต่างกันออกไป ในที่นี้จะกล่าวถึงรายละเอียดการทำงานเฉพาะ Successive Approximation Converter เท่านั้น เนื่องจากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาด้านนี้ เมื่ออนุญาตให้เผยแพร่ขึ้นด้านการค้า เป็นหลักการของไอซี A/D ที่ใช้ในโรงงานนี้


แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Successive Approximation A/C Converter



รูป 2.24 SAR A/D converter 8 bit อย่างง่าย

บล็อกโคอะแกรมสำหรับ 8 บิต SAR A/D converter แสดงในรูป 2.24 SAR ถูกใช้เพื่อกำหนดค่าประมาณของแรงดันอินพุต ซึ่งเริ่มต้นด้วยค่า  $FSR/2$  และลดลงทีละหนึ่งตำแหน่งบิตจนถึงค่า LSB เอาต์พุตของ D/A converter ภายในจะถูกเปรียบเทียบกับแรงดันอินพุตหลังจากแต่ละสถานะของ D/A มีการเปลี่ยนแปลง ถ้าการเซต(set)ของใดก็ตามเป็นผลให้  $V_{fb} > V_{in}$  แล้วบิตนั้นจะถูกเคลียร์(clear) และถ้าการเซตของบิตใดก็ตามเป็นผลให้  $V_{fb} < V_{in}$  บิตนั้นจะถูกกึ่งระดับไว้ให้เป็น High เหมือนเดิม



รูป 2.25 แสดงการแทนค่าของกระบวนการ Successive Approximation สำหรับ converter 8 bit

รูป 2.25 แสดงฟังก์ชันของเอาต์พุตของ D/A converter ( $V_{fb}$ ) สำหรับแต่ละขั้นของการแปลง ขั้นตอนต่อไปนี้จะใช้อธิบายกระบวนการแปลงที่เกิดขึ้นในงานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะสมมติว่า D/A converter มี  $V_{FS} = 10\text{ V}$  ซึ่งทำให้  $FSR = 10\text{ V}$  และกำหนดให้  $V_{in} = 5.4\text{ V}$

- 1)  $\overline{START}$  อินพุตถูกกระตุ้นด้วยลอจิก Low ซึ่งจะไปเคลียร์ SAR ให้ผลิต  $V_{fb} = 0V$  และในตอนนี้ converter จึงถูกกำหนดค่าเริ่มต้น
- 2) MSB บิตของ SAR ( $Q_7$ ) เซ็ตตัวเองเป็น High ซึ่งทำให้ผลิต  $V_{fb} = 5V$  เนื่องจาก  $V_{fb} < V_{in}$  เอาต์พุตของคอมพาราเตอร์ (comparator) จึงเป็น Low control logic จะรับรู้สถานะ Low นี้ แล้วล้างบิต  $Q_7$  ให้เป็น High ไว้
- 3) บิตถัดไปของ SAR ( $Q_6$ ) เซ็ตตัวเองเป็น High ซึ่งทำให้ผลิต  $V_{fb} = 7.5V$  เนื่องจาก  $V_{fb} > V_{in}$  เอาต์พุตของคอมพาราเตอร์ จึงเป็น High เป็นเหตุให้ control logic เคลียร์บิต  $Q_6$  ของ SAR
- 4) ในตอนนี้บิต  $Q_5$  ของ SAR จะเซ็ตซึ่งจะผลิต  $V_{fb} = 6.25V$  และเนื่องจาก  $V_{fb} > V_{in}$  อีกครั้ง ทำให้คอมพาราเตอร์มีเอาต์พุตเป็น High เป็นเหตุให้บิต  $Q_5$  ถูกเคลียร์

กระบวนการทดสอบและการเซ็ตและเคลียร์บิตนี้ถูกทำซ้ำๆ ไปในแต่ละบิตที่เรียงลำดับกันจนกระทั่งหลังจากการทดสอบครั้งที่เกิดการแปลงจึงจะเสร็จสมบูรณ์ เทคนิคนี้เป็นการเคาะค่าระหว่าง 0 ถึง 255 ซึ่งด้วยวิธีนี้จะการเคาะจะไม่เกินแปดครั้งก็สามารถจับค่าที่ถูกต้องได้

หลังทราบค่าที่แน่นอนของอินพุตแล้วก็ส่งสัญญาณ  $\overline{EOC}$  (End of converter) ไปให้อุปกรณ์ที่ต่อรวมเพื่อบอกให้อ่านข้อมูลเอาต์พุตไบนารีไปได้ ซึ่งข้อมูลไบนารีนี้ก็คือข้อมูลไบนารีที่ D/A converter ภายใน

ข้อดีของ SAR A/D converter ก็คือเวลาการแปลง (conversion time) จะมีค่าคงที่เสมอไม่ว่าแรงดันอินพุตจะเป็นเท่าใดก็ตามซึ่งไม่เหมือนกับ Ramp converter ที่มีเวลาการแปลงที่เปลี่ยนไปตามระดับแรงดันอินพุต มาถึงจุดนี้เราได้สมมติเอาไว้ว่าแรงดันอินพุตนั้นคงที่ในขณะที่ยังคงทำการแปลง เหตุผลนี้เป็นเพราะว่าธรรมชาติของกระบวนการ SAR ต้องการอย่างนั้น เพราะฉะนั้นโดยปกติแล้ว Track and hold (T/H) amplifier จะถูกวางไว้ก่อนหน้าอินพุตของ converter ดังแสดงในรูปที่ 2.25 วงจร T/H จะต้องใช้เมื่อแรงดันอินพุตที่มีการเปลี่ยนแปลงไปตามเวลา ถูกสุ่มค่าและจัดระดับ ซึ่งจะทำให้แรงดันอินพุตนั้นคงระดับหนึ่ง ณ จุดที่สุ่มค่าไป

## 2.16 ฟิลเตอร์แบบแอกทีฟ (Active Filter)

ฟิลเตอร์แบบแอกทีฟทำหน้าที่กรองความถี่สัญญาณ ซึ่งมีลักษณะวงจรที่ประกอบด้วยภาคขยาย เช่น ทรานซิสเตอร์หรือไอซี และ เครือข่ายเลือกความถี่ (Frequency Selective Network) จำพวกตัวความต้านทานตัวเก็บประจุ วงจรจะให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่กำหนดและในขณะที่เดียวกันจะขวางกั้น (Block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่เอาต์พุต

โดยทั่วไปแล้ววงจรกรองสัญญาณแบ่งออกเป็นหลายรูปแบบ ดังนี้

1. วงจรกรองความถี่ชนิดอนุโลกหรือคิจิตอล
2. วงจรกรองความถี่ประเภทแอกทีฟหรือพาสซีฟ
3. วงจรกรองความถี่ย่านความถี่เสียง (Audio Frequency) หรือ ย่านความถี่วิทยุ (Radio Frequency)

เอกสารนี้เป็นเอกสารแบบแอกทีฟทำออกมาเพื่อใช้กับสัญญาณอนุโลกส่วนวงจรกรองสัญญาณแบบคิจิตอลใช้งานกับสัญญาณคิจิตอลโดยอาศัยเทคนิคทางอนุโลกมาช่วย ถ้าคำนึงถึงชิ้นส่วน (Element) ที่นำมาประกอบ

กันเป็นวงจรกรองสัญญาณจะแบ่งออกเป็นฟิลเตอร์แบบแอคทีฟและพาสซีฟซึ่งส่วนที่วงจรใช้ในฟิลเตอร์แบบแอคทีฟประกอบด้วยตัวขยายสัญญาณจำพวกทรานซิสเตอร์หรือไอซี ในรูปของออปแอมป์และ ตัวต้านทาน ตัวเก็บประจุ ทำงานร่วมกัน ส่วนตัวต้านทาน ตัวเก็บประจุ และตัวเหนี่ยวนำ ถือได้ว่าเป็นชิ้นส่วนประเภท Passive element การจะเลือกใช้ชิ้นส่วนชนิดใดนั้น ขึ้นอยู่กับย่านความถี่ของสัญญาณที่ต้องการให้วงจรกรองสัญญาณทำงาน ยกตัวอย่างเช่น ฟิลเตอร์แบบอาร์ซีใช้กับย่านความถี่เสียงหรือในย่านความถี่ต่ำ ในขณะที่ฟิลเตอร์แบบแอลซีจะใช้ในย่านความถี่วิทยุหรือย่านความถี่สูง

ข้อดี ของ ฟิลเตอร์แบบแอคทีฟ ที่เหนือกว่า ฟิลเตอร์แบบพาสซีฟ





1. การปรับอัตราขยายและปรับความถี่เป็นอิสระต่อกัน เราสามารถจัดค่าอัตราขยายของออปแอมป์ซึ่งเข้ากับอัตราลดทอนสัญญาณของวงจรอาร์ซี หรือเพิ่มอัตราขยายของวงจรทั้งหมดด้วยการจัดค่าชิ้นส่วนอุปกรณ์ในส่วนของวงจขยายออปแอมป์และการปรับเปลี่ยนความถี่ก็อยู่ที่ค่าอาร์ซี นี้ด้วย
2. ไม่มีปัญหาผลการโหลด (Loading effect) จากการที่ออปแอมป์มีคุณสมบัติของอินพุต อิมพีแดนซ์(Input Impedance)สูงและเอาต์พุตอิมพีแดนซ์(Output Impedance)ต่ำ วงจรฟิลเตอร์แบบแอคทีฟอาศัย ออปแอมป์จึงไม่เกิดปัญหาการ โหลดระหว่างเอาต์พุตและอินพุตของวงจรม จุดที่นำฟิลเตอร์แบบแอคทีฟเข้าต่อรวม
3. ราคาถูกกว่าเนื่องจากฟิลเตอร์แบบแอคทีฟมีราคาถูกกว่าฟิลเตอร์แบบพาสซีฟเพราะไม่ต้องอาศัยตัวเหนี่ยวนำที่มีราคาแพงและยังใช้ออปแอมป์ซึ่งในปัจจุบันราคาถูก

เราแบ่ง Active Filter ตามลักษณะการทำงานออกเป็น 5 ชนิด

- กรองความถี่ต่ำผ่าน (Low Pass Filter)
- กรองความถี่สูงผ่าน(High Pass Filter)
- กรองช่วงความถี่ผ่าน(Band Pass Filter)
- กรองกำจัดแถบความถี่ (Band Reject Filter)
- กรองความถี่ผ่านตลอด(All Pass Filter)

ผลตอบสนองความถี่ของวงจรกรองความถี่ทั้ง 5 ชนิดแสดงดังรูปที่2.17 เส้นประแสดงถึงการตอบสนองที่เป็นอุดมคติในทางทฤษฎีส่วนเส้นทึบแสดงการตอบสนองในทางปฏิบัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.26 ผลตอบสนองทางความถี่ของวงจรรองความถี่แบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.26 (ก) แสดงการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านมีขนาดของอัตราขยาย (Gain) คงที่จากความถี่ 0Hz ถึงความถี่คัทออฟ ( $f_c$ ) ค่าของแบนวิดท์(Bandwidth) จึงเท่ากับ  $f_c$  ที่  $f_c$  หรือตำแหน่งความถี่คัทออฟนั้นอัตราขยายจะลดลง 3 dB และที่ความถี่มากกว่า  $f_c$  นั่นคือที่  $f > f_c$  อัตราขยายของวงจรจะลดลงทุกขณะอย่างต่อเนื่องตามความถี่ของของสัญญาณอินพุตที่เพิ่มขึ้น ช่วงความถี่ระหว่าง 0 ถึง  $f_c$  เรียกว่าช่วงผ่าน (Bandpass) ส่วนช่วงที่ความถี่สูงกว่า  $f_c$  ขึ้นไปซึ่งเกิดการลดทอนทุกขณะจะเรียกว่าช่วงหยุด (Stopband)

จากการตอบสนองที่เป็นทางอุดมคติในเส้นประทำให้วงจรกรองสัญญาณที่เป็นทางอุดมคติจะมีความสูญเสียเป็นศูนย์ในช่วงผ่านและมีความสูญเสียเป็นอนันต์ในช่วงหยุดแต่สภาพความเป็นจริงในทางปฏิบัติ มิเป็นเช่นนั้นเพราะโครงข่ายวงจรชนิดเชิงเส้น (Linear Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตามเราอาจสร้างเส้นตอบสนองในทางปฏิบัติตามเส้นทึบให้ใกล้เคียงกับเส้นการตอบสนองที่เป็นอุดมคติได้ โดยอาศัยเทคนิคการออกแบบวงจรเป็นพิเศษเข้ามาช่วยรูปแบบของ วงจรกรองสัญญาณที่นิยมนำมาใช้กันในทางปฏิบัติ ซึ่งให้เส้นตอบสนองใกล้เคียงทางอุดมคติ ได้แก่ วงจร กรองแบบบัตเทอร์เวิร์ท ให้คุณลักษณะของทั้งช่วงผ่านและช่วงหยุดในลักษณะค่อนข้างราบเรียบซึ่งในโครงการนี้จะใช้วิธีการนี้เช่นกัน

รูปที่ 2.26 (ข) เป็นเส้นตอบสนองของวงจรกรองความถี่สูงผ่าน เมื่อให้  $f$  เป็นความถี่ใดๆและ  $f_c$  เป็นความถี่คัทออฟ แล้วช่วงหยุดจะอยู่ที่ความถี่  $0 < f < f_c$  และช่วงผ่านอยู่ที่  $f > f_c$


รูปที่ 2.26 (ค) แสดงการตอบสนองความถี่ของวงจรกรองแถบความถี่ผ่าน ช่วงผ่านจะอยู่ระหว่างสองความถี่คัทออฟได้แก่  $f_H$  (High cutoff frequency) และ  $f_L$  (Low cutoff frequency) ซึ่งเป็นตำแหน่งที่อัตราขยายลดลง 3 dB และช่วงหยุดมีสองช่วงที่  $0 < f < f_L$  กับ  $f > f_H$  โดยที่  $f_H > f_L$  ค่าแบนวิดท์ของวงจรกรองแถบความถี่ผ่าน (Band pass filter) เท่ากับ  $f_H - f_L$

รูปที่ 2.26 (ง) แสดงการตอบสนองความถี่ของวงจรกรองก้ำจืดแถบความถี่ ซึ่งมีเส้นคุณลักษณะตรงข้ามกับ วงจรกรองแถบความถี่ผ่าน กล่าวคือช่วงหยุดจะอยู่ระหว่างความถี่คัทออฟสองจุดคือ  $f_H$  กับ  $f_L$  และมีช่วงผ่านสองช่วงอยู่ระหว่างความถี่  $f > f_H$  และ  $0 < f < f_L$  อาจเรียก Band Reject Filter ว่า Band Stop Filter หรือ Band Elimination Filter ก็ได้ ค่าแบนวิดท์ของช่วงหยุดเท่ากับ  $f_H - f_L$

## 2.17 วงจรคูณสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากการออกแบบวงจรคูณสัญญาณสามารถใช้วงจรคูณสัญญาณแบบ four Quadrant Multiplier เป็นวงจรที่ใช้ในการคูณสัญญาณได้ พิจารณาวงจร four Quadrant Multiplier มีการทำงานของวงจรดังนี้



$$I_{C3} = \frac{I_{C1}}{1 + \exp\left(-\frac{V_1}{V_T}\right)}$$

$$I_{C4} = \frac{I_{C1}}{1 + \exp\left(\frac{V_1}{V_T}\right)}$$

$$I_{C5} = \frac{I_{C2}}{1 + \exp\left(\frac{V_1}{V_T}\right)}$$

$$I_{C6} = \frac{I_{C2}}{1 + \exp\left(-\frac{V_1}{V_T}\right)}$$

รูปที่ 2.27 วงจร Gilbert Multiplier Circuit

โดย

$$I_{C1} = \frac{I_{EE}}{1 + \exp\left(-\frac{V_2}{V_T}\right)}$$

$$I_{C2} = \frac{I_{EE}}{1 + \exp\left(\frac{V_2}{V_T}\right)}$$

$$\therefore I_{C3} = \frac{I_{EE}}{\left[1 + \exp\left(-\frac{V_1}{V_T}\right)\right] \left[1 + \exp\left(-\frac{V_2}{V_T}\right)\right]}$$

$$\therefore I_{C4} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{V_1}{V_T}\right)\right] \left[1 + \exp\left(-\frac{V_2}{V_T}\right)\right]}$$

$$\therefore I_{C5} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{V_1}{V_T}\right)\right] \left[1 + \exp\left(\frac{V_2}{V_T}\right)\right]}$$

$$\therefore I_{C6} = \frac{I_{EE}}{\left[1 + \exp\left(-\frac{V_1}{V_T}\right)\right] \left[1 + \exp\left(\frac{V_2}{V_T}\right)\right]}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\therefore \Delta I_C = (I_{C3} + I_{C5}) - (I_{C4} + I_{C6})$$

ให้  $X1 = V1/V_T$  ,  $X2 = V2/V_T$

$$\therefore I_{out} = I_{EE} \left[ \left( \frac{1}{1+e^{-x1}} \right) \left( \frac{1}{1+e^{-x2}} \right) + \left( \frac{1}{1+e^{x1}} \right) \left( \frac{1}{1+e^{x2}} \right) - \left( \frac{1}{1+e^{-x1}} \right) \left( \frac{1}{1+e^{x2}} \right) - \left( \frac{1}{1+e^{x1}} \right) \left( \frac{1}{1+e^{-x2}} \right) \right]$$

$$\therefore I_{out} = I_{EE} \left[ \left( \frac{e^{x1/2}}{e^{x1/2} + e^{-x1/2}} \right) \left( \frac{e^{x2/2}}{e^{x2/2} + e^{-x2/2}} \right) + \left( \frac{e^{-x1/2}}{e^{x1/2} + e^{-x1/2}} \right) \left( \frac{e^{-x2/2}}{e^{x2/2} + e^{-x2/2}} \right) \right. \\ \left. - \left( \frac{e^{-x2/2}}{e^{x2/2} + e^{-x2/2}} \right) \left( \frac{e^{x1/2}}{e^{x1/2} + e^{-x1/2}} \right) - \left( \frac{e^{x2/2}}{e^{x2/2} + e^{-x2/2}} \right) \left( \frac{e^{-x1/2}}{e^{x1/2} + e^{-x1/2}} \right) \right]$$

วงจร Gilbert Multiplier Circuit ที่ต้องใช้ทรานซิสเตอร์ที่แมตช์กันอย่างสนิท จึงนิยมทำเป็นไอซี ในรูปที่ 2.28 เป็นไอซีที่ออกแบบเพื่อใช้งานเป็นวงจรบาลานซ์มอดูเลเตอร์ (Balanced Modulator)

$$\therefore I_{out} = I_{EE} \left[ \frac{e^{x1/2} e^{x2/2} + e^{-x1/2} e^{-x2/2} - e^{-x2/2} e^{x1/2} - e^{x2/2} e^{-x1/2}}{(e^{x1/2} + e^{-x1/2})(e^{x2/2} + e^{-x2/2})} \right]$$


$$\therefore I_{out} = I_{EE} \frac{(e^{x1/2} - e^{-x1/2})(e^{x2/2} - e^{-x2/2})}{(e^{x1/2} + e^{-x1/2})(e^{x2/2} + e^{-x2/2})}$$

$$\therefore I_{out} = I_{EE} \tanh \frac{X1}{2V_T} \tanh \frac{X2}{2V_T} \quad ; \quad \tanh X = \frac{e^x - e^{-x}}{e^x + e^{-x}}$$

$$\therefore I_{out} = I_{EE} \tanh \frac{V1}{2V_T} \tanh \frac{V2}{2V_T}$$

$$I_{out} = I_{EE} \cdot \frac{V1}{2V_T} \cdot \frac{V2}{2V_T} = K_0 V1 V2 \quad ; \quad K_0 = \frac{I_{EE}}{4V_T^2}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.28 วงจรบาลานซ์มอดูเลเตอร์

2.18 การออกแบบวงจรกรองความถี่ต่ำผ่าน (Low pass filter)

จะใช้วงจร Sallen and key



รูปที่ 2.29 การวาง node วงจร Sallen and Key

จากรูปที่ 2.29 สามารถหาค่า Transfer function ดังนี้

$$\frac{V_2}{V_a} = 1 + \frac{R_B}{R_A} = K \tag{1}$$

node(a)

$$V_a [sC_2 + \frac{1}{R_2}] - \frac{1}{R_2} V_b = 0 \tag{2}$$

node(b)

$$V_b [\frac{1}{R_1} + \frac{1}{R_2} + sC_1] - \frac{1}{R_1} V_1 - \frac{1}{R_2} V_a - sC_1 V_2 = 0 \tag{3}$$

จากสมการ(2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้:  $\frac{SR_2 C_2 + 1}{V_a} = \frac{1}{R_2} V_b$  ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและตัวอย่างอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_b = Va[SR_2C_2 + 1]$$

แทน  $V_b$  ในสมการ(3)จะได้

$$Va[SR_2C_2 + 1]\left[\frac{1}{R_1} + \frac{1}{R_2} + SC_1\right] - \frac{1}{R_1}V_1 - \frac{1}{R_2}V_a - SC_1V_2 = 0$$

จากสมการที่(1)

$$V_a = \frac{V_2}{K}$$

แทน  $V_a$  ลงในสมการ

$$\begin{aligned} & \frac{V_2}{K}[SR_2C_2 + 1]\left[\frac{1}{R_1} + \frac{1}{R_2} + SC_1\right] - \frac{1}{R_1}V_1 - \frac{1}{R_2K}V_2 - SC_1V_2 = 0 \\ & \frac{V_2}{K}\left[\frac{SR_2C_1}{R_1} + SC_2 + S^2R_2C_1C_2 + \frac{1}{R_1} + \frac{1}{R_2} + SC_1 - \frac{1}{R_2} - SKC_1\right] = \frac{V_1}{R_1} \\ & \frac{V_2}{K}\left[S^2R_1R_2C_1C_2 + S(R_2C_2 + R_1C_2 + C_1R_1 - C_1R_1K) + \left(1 + \frac{R_1}{R_2} - \frac{R_1}{R_2}\right)\right] = V_1 \\ & \frac{V_2}{K}\left[S^2 + S\left(\frac{1}{R_1C_1} + \frac{1}{R_2C_1} + \frac{1}{R_2C_2} - \frac{K}{C_2R_2} + \frac{1}{R_1R_2C_1C_2}\right)\right] = \frac{V_1}{R_1R_2C_1C_2} \\ & \frac{V_2}{V_1} = \frac{K/R_1R_2C_1C_2}{S^2 + S\left(\frac{1}{R_1C_1} + \frac{1}{R_2C_1} + \frac{1}{R_2C_2} - \frac{K}{C_2R_2} + \frac{1}{R_1R_2C_1C_2}\right)} \end{aligned} \quad (4)$$

จากสมการทั่วไปของวงจรกรองความถี่ต่ำผ่าน


$$T(S) = \frac{K\omega_0^2}{S^2 + (\omega_0/Q)S + \omega_0^2} \quad (5)$$

เมื่อเราให้ค่าของ  $R = C$

$$\text{จะได้ว่า } \omega_0 = \frac{1}{RC}$$

$$\text{และ } Q = \frac{1/RC}{\left(\frac{3}{RC} - \frac{K}{RC}\right)}$$

**2.19 วิงจรกรองแถบความถี่ต่ำ** รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 วงจร DELYIANNIS-FRIEND

จากรูปที่ 2.29 node x

$$V_2 = -\frac{R_2}{1/C_2 s} V_x = -R_2 C_2 s V_x \quad (1)$$

$$\frac{1}{R_1} (V_x - V_1) + C_2 s V_x + (V_x - V_2) C_1 s = 0 \quad (2)$$

จากสมการที่ (1) และ (2)

$$\frac{V_2}{V_1} = T(s) = \frac{(-1/R_1 C_1) s}{s^2 + (1/R_2)(1/C_1 + 1/C_2) s + 1/R_1 R_2 C_1 C_2} \quad (3)$$

ให้  $C = C_1 = C_2$  จะได้

$$T(s) = \frac{(1/R_1 C) s}{s^2 + (2/R_2 C) s + 1/R_1 R_2 C^2} \quad (4)$$

เมื่อเปรียบเทียบกับสมการมาตรฐานของวงจรกรองแถบความถี่ผ่านในสมการที่ (5)

$$T(s) = \frac{-(\omega_o/Q) s}{s^2 + (\omega_o/Q) s + \omega_o^2} \quad (5)$$

จากสมการที่ (4) จะได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_o = \frac{1}{C\sqrt{R_1R_2}}, \quad Q = \frac{1}{2}\sqrt{\frac{R_2}{R_1}}, \quad BW = \frac{\omega_o}{Q} = \frac{2}{R_2C}$$

กำหนดให้  $R_1 = \omega_c = 1$  คำนึงจะได้

$$R_2 = 4Q^2 \quad \text{และ} \quad C = \frac{1}{2Q}$$

จากสมการที่ (5) จะพบว่ายิ่ง  $Q$  มีค่ามากขึ้นจะทำให้วงจรมีอัตราขยายมากขึ้นแต่เราต้องการให้อัตราขยายเท่ากับ 1 คำนึงจึงต้องใส่วงจรลดทอนเข้าไปจะได้วงจรดังรูปที่ 2.30



รูปที่ 2.30 วงจร DELYIANNIS-FRIEND ที่ใช้ในการคำนวณ

### 2.20 ระบบพีเอสเคที่ไม่ต้องการใช้การกู้สัญญาณคลื่นพาห้ (Non Carrier Recovery PSK system)

ในระบบการสื่อสารข้อมูลระบบการเข้ารหัสและถอดรหัสสามารถนับได้ว่าเป็นการระบบการเข้ารหัสที่สำคัญมาก ระบบการเข้ารหัส โดยปกติจะมีการจัดประเภทการเข้ารหัสออกเป็น 4 ประเภทด้วยกัน ซึ่งหนึ่งใน 4 ประเภทนั้นก็คือการเข้ารหัสสัญญาณจากข้อมูลที่เป็นดิจิทัลให้ไปอยู่ในรูปสัญญาณที่ต่อเนื่องและการเข้ารหัสข้อมูลประเภทนี้ยังมีการแบ่งกรรมวิธีย่อยในการเข้ารหัสออกเป็นหลายประเภทหลัก ๆ ด้วยกัน 3 ประเภทคือ เอเอสเค (การเข้ารหัสสัญญาณทางแอมพลิจูด) เอเฟเอสเค (การเข้ารหัสสัญญาณทางความถี่) และพีเอสเค (การเข้ารหัสสัญญาณทางเฟส)

นอกจากนั้นยังมีการเข้ารหัสในลักษณะของการผสมอีกเช่น QAM เป็นต้น อย่างไรก็ตามการเข้ารหัสสัญญาณทางเฟสเป็นวิธีที่ได้รับความนิยมค่อนข้างมาก เพราะนอกจากจะมีภูมิคุ้มกันต่อต้านรบกวนใกล้เคียงกับการเข้ารหัสสัญญาณทางความถี่แล้ว ระบบการเข้ารหัสที่ใช้ในการเข้ารหัสและถอดรหัสยังมีความยืดหยุ่นและสามารถเข้ารหัสข้อมูลกับสัญญาณได้ที่มีบิดงันสูง ๆ ทั้งนี้ก็เพราะว่าการแบ่งแยกความถี่ที่แตกต่างกันอยู่ใกล้กันมากจะทำให้ยาก แต่ในกรณีของเฟสจะทำได้ง่ายกว่า

ในกระบวนการเข้ารหัสและถอดรหัสทางเฟสโดยทั่วไปจะแบ่งออกเป็น 2 ประเภทหลัก ๆ คือแบบ PSK และแบบ DPSK โดยที่แบบ PSK จะใช้อ้างอิงเฟสกับสัญญาณคลื่นพาห้ ซึ่งในการกู้เอาข้อมูลกลับคืนมาจะอาศัยคลื่นพาห้ที่หามาได้จากกระบวนการกู้สัญญาณคลื่นพาห้ ที่อยู่ทางด้านเครื่องรับ จึงสามารถกู้สัญญาณได้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลที่แตกต่างและต้องอย่างชัดเจนของเอเอสเคที่จำเป็นต้องใช้

ข้อมูลกลับคืนมาได้ และสำหรับ DPSK เพื่อเป็นการแก้ปัญหาในเรื่องสัญญาณคลื่นพาห้ดังในกรณี PSK ระบบของ DPSK จะใช้การอ้างอิงเฟสกับสัญญาณอ้างอิง 1 บิตสำหรับการเข้ารหัสบิตแรกและการเข้ารหัสสำหรับบิตต่อ ๆ ไปจะเทียบเฟสกับสัญญาณของบิตที่เข้ารหัสไปก่อนหน้าแล้วที่อยู่ติดกัน ดังนั้นในการถอดรหัสในกระบวนการ DPSK จึงไม่จำเป็นต้องอาศัยสัญญาณคลื่นพาห้ ซึ่งมีความยุ่งยากและซับซ้อนอยู่พอสมควร จึงเกิดกระบวนการในการเข้าและถอดรหัสในกระบวนการ PSK ที่ไม่ต้องอาศัยกระบวนการในการกู้สัญญาณคลื่นพาห้กลับคืนมาที่เครื่องรับ เพื่อให้ในการตีเทค ข้อมูลกลับคืนมา โดยจะมีการสร้างสัญญาณ PSK ตามปกติและก่อนส่งจะมีการบวกสัญญาณคลื่นพาห้ที่ใช้ที่เครื่องส่งไปด้วย และเมื่อไปถึงเครื่องรับ เครื่องรับก็จะอาศัยเพียงวงจรถกกำลังสอง วงจรกรองความถี่ต่ำผ่าน และตัวแปลงสัญญาณอนาลอกเป็นข้อมูลดิจิทัลที่เหมาะสมก็จะทำให้สามารถตีเทคข้อมูลกลับคืนมาได้โดยไม่ต้องอาศัยกระบวนการ ในการกู้สัญญาณคลื่นพาห้มาก่อนแล้วค่อยไปทำการตีเทคข้อมูลอีกครั้ง

หลักการและวงจร

พิจารณาหลังการเบี่ยงคั่นโดยใช้ตัวอย่าง BPSK ให้

$\phi_c(t)$  เป็นสัญญาณคลื่นพาห้

$\phi_1(t)$  เป็นสัญญาณที่ได้จากการเข้ารหัสข้อมูล "1"

และ  $\phi_2(t)$  เป็นสัญญาณที่ได้จากการเข้ารหัสข้อมูล "0"


สำหรับการเข้ารหัสแบบ BPSK และถ้าข้อมูล "1" เข้ารหัสเฟส 0 องศาและ ข้อมูล "0" เข้ารหัสเฟส 180 องศา ดังนั้น

$$\phi_c(t) = \cos(\omega_c t)$$

$$\phi_1(t) = \cos(\omega_c t - 0)$$

$$\phi_2(t) = \cos(\omega_c t - 180)$$

ซึ่งกระบวนการ ในการข้อมูลกลับคืนมาจะใช้การคูณกันระหว่าง  $\phi_1(t)$  กับ  $\phi_c(t)$  หรือ  $\phi_2(t)$  กับ  $\phi_c(t)$  แล้วนำสัญญาณดังกล่าวไปผ่านตัวกรองความถี่ต่ำ และตัวแปลงสัญญาณอนาลอกเป็นข้อมูลดิจิทัลที่เหมาะสมดังรูป



รูปที่ 2.31 แสดงแผนภูมิการเข้าและถอดรหัสพีเอสเคแบบเดิม

โดยที่จะได้

เอกสารนี้เป็นเอกสารที่วางไว้สำหรับให้ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น  $\phi_c(t)\phi_1(t)$  เมื่อป้อนข้อมูลเป็น "1"

เป็น  $\phi_c(t)\phi_2(t)$  เมื่อป้อนข้อมูลเป็น "0"

$$= \begin{cases} \frac{1}{2} + \frac{\cos(2\omega_c t)}{2} \\ -\frac{1}{2} - \frac{\cos(2\omega_c t)}{2} \end{cases}$$

เป็น  $\frac{1}{2} + \frac{\cos(2\omega_c t)}{2}$  เมื่อข้อมูลเป็น "1"

เป็น  $-\frac{1}{2} - \frac{\cos(2\omega_c t)}{2}$  เมื่อข้อมูลเป็น "0"

$$\phi_4(t) = \begin{cases} \frac{1}{2} \\ -\frac{1}{2} \end{cases}$$

เป็น  $\frac{1}{2}$  เมื่อข้อมูลเป็น "1" เป็น  $-\frac{1}{2}$  เมื่อข้อมูลเป็น "0"

ซึ่งจะเห็นว่าที่ตัวรับจำเป็นต้องมีกระบวนการในการกู้สัญญาณคลื่นพาห์กลับคืนมาเพื่อใช้ในการรูดรหัสข้อมูล และเพื่อเป็นการลดปัญหาดังกล่าวระบบการเข้ารหัสและถอดรหัสนี้จะได้ออกต่อไปนี้ เมื่อทำการสร้างสัญญาณทางเฟสได้เรียบร้อยแล้ว ก่อนที่จะส่งไปเครื่องรับจำเป็นต้องทำการบวกสัญญาณคลื่นพาห์เข้าไปด้วยก่อนทำการส่ง และทางเครื่องรับจะนำสัญญาณดังกล่าวไปยกกำลังสอง ผ่านวงจรกรองความถี่ต่ำผ่าน และ A/D เพื่อแปลงเป็นข้อมูลต่อไปดังรูป



รูปที่ 2.32 แสดงแผนภูมิการเข้ารหัสและถอดรหัสนี้แบบใหม่

และในทำนองเดียวกันที่กล่าวไปแล้ว ถ้าให้  $\phi_5(t)$  เป็นสัญญาณที่เข้ารหัสกับข้อมูล "0" และ  $\phi_6(t)$  เป็นสัญญาณที่เข้ารหัสกับข้อมูล "1" แล้วจะได้ว่า

$$\phi_5(t) = \cos(\omega_c t) + \cos(\omega_c t \pm 180)$$

$$\phi_6(t) = \cos(\omega_c t) + \cos(\omega_c t) = 2 \cos(\omega_c t)$$

ดังนั้นที่ตัวรับจะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\phi_7(t) = \begin{cases} \phi_5(t)^2 \dots\dots\dots "0" \\ \phi_6(t)^2 \dots\dots\dots "1" \end{cases}$$

$$= \begin{cases} (\cos(\omega_c t) + \cos(\omega_c t - 180))^2 \dots\dots\dots "0" \\ (2 \cos(\omega_c t))^2 \dots\dots\dots "1" \end{cases}$$

เป็น  $(\cos(\omega_c t) + \cos(\omega_c t - 180))^2$  เมื่อข้อมูลเป็น "0"

เป็น  $(2 \cos(\omega_c t))^2$  เมื่อข้อมูลเป็น "1"

และเมื่อนำสัญญาณนี้ไปผ่านวงจรกรองความถี่ต่ำที่เหมาะสมแล้วจะได้

$$\phi_8(t) = \begin{cases} 0 \\ 1 \end{cases}$$

เป็น 0 เมื่อข้อมูลเป็น "0" เป็น 1 เมื่อข้อมูลเป็น "1"

$$\phi_8(t) = \begin{cases} A^2 + A^2 \cos \theta_1 \\ A^2 + A^2 \cos \theta_2 \end{cases}$$

เป็น  $A^2 + A^2 \cos \theta_1$  เมื่อข้อมูลเป็น "0"

$A^2 + A^2 \cos \theta_2$  เมื่อข้อมูลเป็น "1"

ถ้า  $A$  คือขนาดของคลื่นพาห์ และสัญญาณที่เข้ารหัสทางเฟสแล้ว

$\theta_1, \theta_2$  คือมุมที่ทำการเข้ารหัส

ซึ่งจะเห็นว่าสามารถเข้ารหัสข้อมูลได้ นอกจากนั้นยังสามารถนำไปใช้กับสัญญาณที่ทำการเข้ารหัสแบบเฟสได้มากกว่า 2 เฟสเป็น M-ary เฟสได้ โดยการแปลงสัญญาณอนาล็อกเป็นสัญญาณข้อมูลดิจิทัล (A/D) เท่านั้น


## 2.21 เฟสล็อกคูลูป (Phase Lock Loop : PLL)

เฟสล็อกคูลูป เป็นการสังเคราะห์สัญญาณโดยทางอ้อม (Indirect Synthesis) จะอาศัยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ โดยการปรับแรงดัน (VCO) และสัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงแล้วนำผลมาควบคุม VCO อีกที

### หลักการของเฟสล็อกคูลูป

หลักการเบื้องต้นของเฟสล็อกคูลูปก็มาจากระบบป้อนกลับซึ่งประกอบด้วยส่วนสำคัญสามส่วนดังแผนผังการทำงานในรูปที่ 2.33 ซึ่งคือเฟสดีเทคเตอร์, วงจรกรองความถี่ต่ำผ่าน และ โวลเตจคอนโทรลลอสซิลเลเตอร์ (Voltage Control Oscillator, VCO)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.33 แผนผังการทำงานของวงจรเฟสล็อกคูลูป

ในขณะที่ไม่มีสัญญาณป้อนเข้ามา  $V_d$  จะเท่ากับศูนย์ และ VCO จะผลิตความถี่แบบที่เรียกว่าความถี่อิสระ (free running) เท่ากับ  $f_0$  เมื่อมีอินพุต  $V_d$  ป้อนเข้ามามีความถี่เท่ากับ  $f_r$  วงจรเฟสล็อกคูลูปจะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO ถ้า  $f_r$  และ  $f_0$  แตกต่างกัน จะได้  $V_d$  (Error Voltage) จากเอาต์พุตของเฟสล็อกคูลูปผ่านวงจรกรองความถี่ต่ำ  $V_d$  ไปเข้า VCO ปรับความถี่  $f_0$  ให้เท่ากับ  $f_r$  และเมื่อ  $f_0$  เท่ากับ  $f_r$  ก็คือสภาวะล็อกหรือซิงค์ เอาต์พุตจากเฟสล็อกคูลูป  $V_d$  จะเป็นศูนย์ และ  $V_d$  ก็เท่ากับศูนย์ด้วย

ในเรื่องของเฟสล็อกคูลูปมีค่าที่เข้าใจสับสนกันบ่อย ๆ คือ ล็อกเรนจ์ (Lock Range) กับค่าแคปเจอร์เรนจ์ (Capture Range) ซึ่งมีความหมายต่างกันดังนี้

ล็อกเรนจ์ (Lock Range) หมายถึงย่านความถี่ที่ใกล้เคียงกับ  $f_0$  ซึ่งเฟสล็อกคูลูปยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าล็อกเรนจ์จะลดลงเมื่ออัตราขยายทั้งหมดของเฟสล็อกคูลูปลดลง



แคปเจอร์เรนจ์ (Capture Range) หมายถึงบริเวณแถบความถี่ที่ใกล้เคียงกับ  $f_0$  ที่เฟสล็อกคูลูปเริ่มล็อกกับสัญญาณที่เข้ามา ค่าของแคปเจอร์เรนจ์ขึ้นอยู่กับแบนด์วิธของวงจรกรองความถี่ต่ำผ่าน ก็จะลดลงหากแบนด์วิธแคบ และโดยปกติแคปเจอร์เรนจ์จะมีค่าน้อยกว่าล็อกเรนจ์

เพื่อให้เข้าใจค่าล็อกเรนจ์และแคปเจอร์เรนจ์ง่ายขึ้นพิจารณาจากรูปที่ 2.33 ซึ่งแสดงคุณลักษณะระหว่างความถี่กับ  $V_d$  ของเฟสล็อกคูลูปดังรูป จากส่วนบนของรูปที่ 2.33 สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อย ๆ เปลี่ยนไปจากต่ำไปสูง ตอนแรกจะยังไม่มียะไรเกิดขึ้น และ  $V_d$  จะเท่ากับศูนย์จนกระทั่งความถี่ของสัญญาณที่เข้ามา  $f_r$  ซึ่งเป็นความถี่ต่ำสุดของแคปเจอร์เรนจ์ ทำให้เฟสล็อกคูลูปเริ่มล็อกกับ  $f_r$  และ  $V_d$  มีค่าเป็นลบเพื่อปรับ VCO ให้  $f_0 = f_r$  แต่ในที่นี้เราสมมติว่า  $f_r$  เปลี่ยนไปเรื่อย ๆ ซึ่งทำให้ค่าของ  $V_d$  เป็นลบน้อยลง จนกระทั่ง  $f_r = f_0$  ทำให้  $V_d$  เท่ากับศูนย์ จากนั้น  $V_d$  จะเริ่มเป็นบวกและมากขึ้นเรื่อย ๆ จนกระทั่ง  $f_r = f_2$  ซึ่งเป็นความถี่สูงสุดของล็อกเรนจ์ จะทำให้หลุดจากการล็อก และ  $V_d$  เท่ากับศูนย์

ในทางกลับกันถ้า  $f_r$  เปลี่ยนจากสูงมาต่ำ ให้พิจารณารูปที่ 2.34 ส่วนล่างเฟสล็อกคูลูปจะเริ่มล็อกเมื่อ  $f_r = f_2$  ซึ่งเป็นค่าสูงสุดของแคปเจอร์เรนจ์ ทำให้  $V_d$  มีค่าเป็นบวกทันทีเมื่อ  $f_r$  ลดลงจน  $f_r = f_0$  จะได้  $V_d$  เท่ากับศูนย์แล้วมีค่าลบมากขึ้นเรื่อย ๆ จนกระทั่ง  $f_r = f_1$  ซึ่งเป็นความถี่ต่ำสุดของล็อกเรนจ์ จะทำให้  $f_r$  หลุดจากการล็อกของเฟสล็อกคูลูป และ  $V_d$  กลับเป็นศูนย์อีกครั้ง เราจึงได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ล็อกเรนจ์ =  $f_2 - f_1$   
 แคปเจอร์เรนจ์ =  $f_3 - f_4$




รูปที่ 2.34 คุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อกลูป

ในวงจรที่เราทดลองจะใช้ IC เบอร์ CD4046 เป็นวงจรรวมของเฟสดีเทคเตอร์กับ VCO โดยสามารถ  
 ป้อนสัญญาณได้โดยตรงและใช้ IC 7490 เป็นวงจรรหาร

2.22 วงจร Comparator


2.22.1 แปลง 1 บิต เป็น 2 ระดับ

เป็นวงจรที่ใช้ในการแปลงจากรหัส Digital ที่มีแรงดัน 0V กับ +5V ให้เป็นแรงดันที่มีค่าเป็น +Vcc  
 และ -Vcc โดยใช้ Op-Amp ทำการเปรียบเทียบแรงดันระหว่างขาของ Op-Amp



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามรูปที่ 2.35 รูปวงจรแปลง 1 บิต เป็น 2 ระดับของเอกสารทุกครั้งที่มีการนำไปใช้

ให้  $V_x$  เป็นแรงดันอ้างอิงที่ต้องมีค่าอยู่ระหว่าง  $0 \sim 5 \text{ V}$  ทำให้เมื่อรหัส  $1(+5\text{V})$  เข้ามาจะทำให้แรงดันที่ขาบวกของ Op-Amp มากกว่าแรงดันที่ขาลบทำให้ได้  $V_o = +V_{cc}$  และเมื่อรหัส  $0(0\text{V})$  เข้ามาจะทำให้แรงดันที่ขาบวกของ Op-Amp น้อยกว่าแรงดันที่ขาลบทำให้  $V_o = -V_{cc}$  ซึ่งอธิบายได้โดยใช้ Timing Diagram ดังรูปที่ 2.36




รูปที่ 2.36 รูป Timing Diagram แสดงการแปลง 1 บิต เป็น 2 ระดับ

2.22.2 แปลง 2 ระดับ เป็น 1 บิต

เป็นวงจรที่ใช้แปลงจากพัลส์ที่มีแรงดัน  $+, -$  เป็นรหัส Digital ( $0, 5\text{V}$ ) โดยใช้ Op-Amp เป็นตัวเปรียบเทียบ


เทียบ



รูปที่ 2.37 รูปวงจรแปลง 2 ระดับ เป็น 1 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อพัลส์ที่มีค่า +V เข้ามาจะทำให้แรงดันที่ขาบวกมากกว่าแรงดันที่ขาลบ ทำให้แรงดันเอาต์พุตของ Op-Amp เท่ากับ +5V เมื่อผ่าน Diode จะได้  $V_o = +5V$  แต่เมื่อพัลส์ที่มีค่าลบเข้ามาจะทำให้แรงดันที่ขาบวกน้อยกว่าที่ขาลบทำให้แรงดันเอาต์พุตของ Op-Amp เท่ากับ  $-V_{cc}$  เมื่อผ่าน Diode จะผ่านไม่ได้ ทำให้  $V_o = 0V$  ซึ่งสามารถอธิบายได้โดยใช้ Timing Diagram ดังรูปที่ 2.38




รูปที่ 2.38 รูป Timing Diagram แสดงการแปลง 2 ระดับ เป็น 1 ระดับ

2.23 วงจรรวมสัญญาณ (Summing)

เป็นวงจรที่ทำหน้าที่รวมสัญญาณหลายๆ สัญญาณเข้าด้วยกัน แบ่งออกเป็น 2 ชนิด คือ

แบบ Inverting



รูปที่ 2.39 รูปวงจรวกแบบ Inverting


ใช้ node analysis :

$$-\frac{V_1}{R_1} - \frac{V_2}{R_1} - \dots - \frac{V_n}{R_1} - \frac{V_O}{R_2} = 0$$

$$\frac{V_O}{R_2} = -\frac{1}{R_1}(V_1 + V_2 + \dots + V_n)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แบบ Non-Inverting



รูปที่ 2.40 รูปวงจรรวมแบบ Non-Inverting

ที่ node ขาลบ : 
$$V_X = \frac{V_O \cdot R_3}{R_2 + R_3} \quad (1)$$

ที่ node ขาบวก : 
$$\frac{(V_X - V_1)}{R_1} + \frac{(V_X - V_2)}{R_1} + \dots + \frac{(V_X - V_n)}{R_1} = 0$$

นำ  $R_1$  คูณตลอดสมการ

$$nV_X - (V_1 + V_2 + \dots + V_n) = 0 ; n = \text{จำนวนเต็มบวก} \quad (2)$$

นำ (1) แทนใน (2) : 
$$\frac{V_O \cdot n \cdot R_3}{R_2 + R_3} = (V_1 + V_2 + \dots + V_n)$$

$$\therefore V_O = \frac{(R_2 + R_3)}{n \cdot R_3} (V_1 + V_2 + \dots + V_n)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

3.1 การออกแบบวงจรภาคส่ง


วงจรทางภาคส่งนั้นได้ออกแบบให้สัญญาณข้อมูลมีความเร็ว 8 kbps และให้สัญญาณนาฬิกาที่ใช้ในวงจรมีความเร็วเท่ากับ 64 kbps โดยสัญญาณนาฬิกานี้จะถูกใช้ในการสร้างสัญญาณรหัสที่มีความเร็วมากกว่าสัญญาณข้อมูลอยู่ 8 เท่า และในการมอดูเลตนั้นจะใช้สัญญาณพาหะความถี่ 512 kHz ที่สร้างจากสัญญาณนาฬิกาโดยใช้วงจรเฟสล็อกคูล(Phase Lock Loop:PLL)เพื่อให้เกิดความสัมพันธ์กัน




รูปที่ 3.1 แผนผังการทำงานทางภาคส่ง

3.1.1 วงจรสร้างสัญญาณนาฬิกา 64 kbps


เป็นวงจรสร้างสัญญาณนาฬิกาเพื่อใช้เป็นสัญญาณนาฬิกาของทางภาคส่ง โดยการใช้คริสตอลออสซิลเลเตอร์ผลิตสัญญาณที่มีความถี่เท่ากับ 10.24 MHz หลังจากนั้นไปทำการหารความถี่ 160 เท่า โดยการใช้วงจรหารความถี่ 16 เท่า กับวงจรหารความถี่ 10 เท่า




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.2 แผนผังการทำงานของวงจรสร้างสัญญาณนาฬิกา 64 kHz  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรกำเนิดสัญญาณ 10.24 MHz



รูปที่ 3.4 วงจรหารความถี่ 16 เท่า




รูปที่ 3.5 วงจรหารความถี่ 10 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในเครื่องคอมพิวเตอร์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 วงจรสร้างสัญญาณรหัส

วงจรสร้างสัญญาณรหัสในโครงการนี้ได้ออกแบบโดยใช้ชิพรีจิสเตอร์ 4 ตัวซึ่งสร้างจาก D Flip-Flop แล้วอาศัยหลักการผลิตสัญญาณรหัสแบบป้อนกลับ ที่จะผลิตสัญญาณรหัสแบบสุ่มที่ซ้ำกันทุกๆ 15 บิต




รูปที่ 3.6 แผนผังการทำงานวงจรสร้างสัญญาณรหัส

กำหนด initial code เป็น 1111 ซึ่งจะได้เอาต์พุตแบบ 15 บิต คือ 111100010011010 วนรอบไปเรื่อยๆ แสดงได้ดังนี้

| บิตที่           | X1 | X2 | X3 | X4(output) |
|------------------|----|----|----|------------|
| Initial code : 1 | 1  | 1  | 1  | 1          |
| 2                | 0  | 1  | 1  | 1          |
| 3                | 0  | 0  | 1  | 1          |
| 4                | 0  | 0  | 0  | 1          |
| 5                | 1  | 0  | 0  | 0          |
| 6                | 0  | 1  | 0  | 0          |
| 7                | 0  | 0  | 1  | 0          |
| 8                | 1  | 0  | 0  | 1          |
| 9                | 1  | 1  | 0  | 0          |
| 10               | 0  | 1  | 1  | 0          |
| 11               | 1  | 0  | 1  | 1          |
| 12               | 0  | 1  | 0  | 1          |
| 13               | 1  | 0  | 1  | 0          |
| 14               | 1  | 1  | 0  | 1          |
| 15               | 1  | 1  | 1  | 0          |
| New period       | 1  | 1  | 1  | 1          |

ตารางที่ 3.1 แสดงเอาต์พุตของวงจรสร้างสัญญาณรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 วงจรสร้างสัญญาณรหัส

### 3.1.3 วงจรเข้ารหัสสัญญาณแบบสเปกตรัม


วงจรมีหน้าที่นำสัญญาณข้อมูลมาทำการเข้ารหัสกับสัญญาณรหัสที่มีความถี่มากกว่าอยู่ 8 เท่า เพื่อที่จะเป็นการแผ่กว้างทางสเปกตรัมของสัญญาณข้อมูล ซึ่งสามารถทำการเข้ารหัสได้โดยการนำสัญญาณข้อมูลมาทำการ Exclusive-OR กับสัญญาณรหัส



รูปที่ 3.8 วงจรเข้ารหัสแบบสเปกตรัม

### 3.1.4 วงจรเข้ารหัสสัญญาณแมนเชสเตอร์

จากสัญญาณสเปกตรัมที่ได้นั้นเราจะทำการเข้ารหัสสัญญาณแบบแมนเชสเตอร์ เพื่อให้ทางภาครับนั้นสามารถกู้สัญญาณนาฬิกากลับคืนมาได้จากการเข้ารหัสตามทฤษฎีที่ได้กล่าวไว้ในบทที่ 2 ซึ่งการเข้ารหัสสัญญาณแมนเชสเตอร์นั้นสามารถทำได้โดยการนำสัญญาณสเปกตรัมมาทำการ Exclusive-OR กับสัญญาณนาฬิกา




รูปที่ 3.9 วงจรเข้ารหัสสัญญาณแมนเชสเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.5 วงจรสร้างสัญญาณพาหะ 512 kHz

วงจรส่วนนี้จะทำหน้าที่กำเนิดสัญญาณไซน์ความถี่ 512 kHz เพื่อมอดูเลตข้อมูลอินพุตที่เป็นสัญญาณรหัสแมนเชสเตอร์ที่ผ่านการปรับระดับแรงดันให้มีสองระดับที่วงจรมอดูเลตแบบ BPSK โดยใช้หลักการของเฟสล็อกคัลปนำสัญญาณนาฬิกา 64 kHz ไปคูณ 8 เท่า ก็จะได้ 512 kHz พอดี โดยใช้ IC เบอร์ 4046 และใช้ IC เบอร์ 7490 เป็นวงจรหารแปด โดยสัญญาณที่ได้จะเป็นสัญญาณสี่เหลี่ยมคางหมู ดังนั้นจึงต้องผ่านวงจรกรองช่วงความถี่ที่ 512 kHz เพื่อกรองเอาสัญญาณรูปไซน์ออกมา



รูปที่ 3.10 แผนผังการทำงานของเฟสล็อกคัลป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับดูเท่านั้น กรุณาอย่าเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสาร  
รูปที่ 3.11 วงจรสร้างสัญญาณพาหะ 512 kHz  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.6 วงจรกรองช่วงความถี่ผ่าน 512 kHz

วงจรกรองช่วงความถี่ผ่านจะทำหน้าที่คัดเลือกสัญญาณในช่วงความถี่ที่ต้องการให้สามารถผ่านวงจรไปได้โดยไม่ถูกลดทอน ซึ่งในโครงงานนี้วงจรกรองช่วงความถี่ผ่านจะทำหน้าที่กรองสัญญาณคลื่นรูปไซน์ออกจากสัญญาณรูปสี่เหลี่ยมในส่วนสร้างสัญญาณพาหะ 512 kHz ของภาคส่ง

ในการออกแบบใช้วงจรกรองช่วงความถี่ผ่านแบบ DELYIANNIS-FRIEND



รูปที่ 3.12 วงจร DELYIANNIS-FRIEND

จากรูปที่ 3.192 node x

$$V_2 = -\frac{R_2}{1/C_2 s} V_x = -R_2 C_2 s V_x \quad (1)$$

$$\frac{1}{R_1} (V_x - V_1) + C_2 s V_x + (V_x - V_2) C_1 s = 0 \quad (2)$$

จากสมการที่ (1) และ (2)

$$\frac{V_2}{V_1} = T(s) = \frac{(-1/R_1 C_1) s}{s^2 + (1/R_2)(1/C_1 + 1/C_2) s + 1/R_1 R_2 C_1 C_2}$$

ให้  $C = C_1 = C_2$  จะได้

$$T(s) = \frac{(1/R_1 C) s}{s^2 + (2/R_2 C) s + 1/R_1 R_2 C^2}$$

เมื่อเปรียบเทียบกับสมการมาตรฐานของวงจรกรองแถบความถี่ผ่านในสมการที่ (3) ให้นำไปใช้ประโยชน์ด้านการคำนวณค่า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T(s) = \frac{-(\omega_o/Q)s}{s^2 + (\omega_o/Q)s + \omega_o^2} \quad (3)$$


จะได้

$$\omega_o = \frac{1}{C\sqrt{R_1R_2}}, \quad Q = \frac{1}{2}\sqrt{\frac{R_2}{R_1}}, \quad BW = \frac{\omega_o}{Q} = \frac{2}{R_2C}$$

กำหนดให้  $R_1 = \omega_o = 1$  ดังนั้นจะได้

$$R_2 = 4Q^2 \quad \text{และ} \quad C = \frac{1}{2Q}$$

จากสมการที่ (3) จะพบว่ายิ่ง  $Q$  มีค่ามากขึ้นจะทำให้วงจรมีอัตราขยายมากขึ้นแต่เราต้องการให้อัตราขยายเท่ากับ 1 ดังนั้นจึงต้องใส่วงจรลดทอนเข้าไปจะได้วงจรดังรูปที่ 3.20



รูปที่ 3.13 วงจร DELYIANNIS-FRIEND ที่ใช้ในการคำนวณ


ในการออกแบบวงจรกรองความถี่แถบผ่านที่ความถี่ 200 kHz โดยกำหนดให้  $Q = 5$  และ  $C = 30\text{pF}$  ดังนั้น

$$kf = \omega = 2\pi f = 2\pi \times 512 \times 10^3 = 3216990.877 \text{ rad / s}$$

$$C_{new} = \frac{1}{kfkm} C_{old}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อคำนวณค่าต่างๆในวงจรจะได้ดังรูปที่ 3.14



รูปที่ 3.14 วงจรกรองช่วงความถี่ผ่าน 512 kHz

### 3.1.7 วงจรแปลง 1 บิต เป็น 2 ระดับ

ใช้ Op-Amp เป็นตัวเปรียบเทียบระดับแรงดันที่เข้ามาที่ขาอินพุตวงลบของ Op-Amp โดยจะเปลี่ยนค่าแรงดันอินพุตที่เข้าเป็น 0V กับ 5V ให้เป็นแรงดันที่มีค่าบวก ในการออกแบบใช้งานนั้นได้ออกแบบระดับแรงดันอ้างอิงที่ใช้เปรียบเทียบกับแรงดันอินพุตที่เข้ามาไว้ที่ 2.5V ทำให้ถ้าแรงดันอินพุตมีค่ามากกว่า 2.5V แล้วเอาท์พุทของ Op-Amp จะมีค่าเป็นบวก และถ้าแรงดันอินพุตมีค่าน้อยกว่า 2.5V แล้วเอาท์พุทของ Op-Amp จะมีค่าเป็นลบ




รูปที่ 3.15 วงจรแปลง 1 บิต เป็น 2 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.8 วงจรมอดูเลตสัญญาณ BPSK


วงจรมอดูเลตสัญญาณ BPSK นี้จะใช้ ไอซีเบอร์ 4066 ทำหน้าที่เป็นสวิตช์เปิดให้กับวงจรรขยายสัญญาณ ทำให้เกิดการขยายสัญญาณเป็น 2 ลักษณะ คือ เมื่อข้อมูลอินพุตมีค่าเป็นรหัส "1" วงจรรขยายจะขยายสัญญาณแบบกลับเฟส(Inverting Amplifier) แต่ถ้าข้อมูลอินพุตมีค่าเป็นรหัส "0" วงจรรขยายจะขยายสัญญาณแบบไม่กลับเฟส(Non-Inverting Amplifier) ทำให้สัญญาณพาหะที่ผ่านวงจรรขยายที่มีสวิตช์ควบคุมด้วยสัญญาณข้อมูลอินพุตนี้ จะได้เป็นสัญญาณแบบBPSK



รูปที่ 3.16 วงจรมอดูเลตสัญญาณ BPSK

### 3.1.9 วงจรรวมสัญญาณ


วงจรรวมสัญญาณนี้จะทำการรวมสัญญาณระหว่างสัญญาณ BPSK กับ สัญญาณพาหะ เพื่อให้เป็นระบบที่ไม่ต้องกู้สัญญาณพาหะทางภาครับที่กล่าวแล้วในส่วนของทฤษฎีบทที่2 โดยสัญญาณที่ได้จะเป็นสัญญาณ BPSK รวมกับสัญญาณพาหะ เพื่อที่จะทำการส่งไปตามสายโคแอกเซียลให้กับทางภาครับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในหอสมุดของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 การออกแบบวงจรทางภาครับ

ทางภาครับนั้นจะรับที่ทางภาคส่งส่งมาตามสายโคแอกเซียล ซึ่งเป็นสัญญาณ BPSK ร่วมกับสัญญาณพาหะ 512 kHz ดังนั้นทางรับจะทำการกู้สัญญาณรหัสดิจิทัลกลับมาโดยอาศัยหลักการกู้สัญญาณ โดยไม่ต้องกู้สัญญาณพาหะ ซึ่งสามารถทำได้โดยนำไปผ่านวงจรยกกำลังสอง โดยสัญญาณที่ผ่านวงจรยกกำลังสองนั้นจะอยู่ในรูปของสัญญาณรหัสดิจิทัลที่เป็นรหัสแมนเชสเตอร์ปนอยู่กับสัญญาณพาหะที่มีความถี่สองเท่าซึ่งเป็นสัญญาณความถี่สูง เพราะฉะนั้นสัญญาณจะเป็นรูปของสัญญาณดิจิทัลที่มีความถี่สูงขี้อยู่ ซึ่งตามทฤษฎีนั้นเราจะต้องทำการกรองความถี่สูงนี้ออก แต่จากรูปสัญญาณพบว่าถ้าเราทำการขยายระดับสัญญาณแล้วนำไปขยายระดับสัญญาณเพื่อให้มีระดับที่เหมาะสมในการปรับระดับแรงดันแล้วจะสามารถทำการปรับระดับแรงดันให้เป็นสัญญาณรหัสดิจิทัลได้ โดยสัญญาณดิจิทัลที่ได้นี้จะอยู่ในรูปของรหัสแมนเชสเตอร์ซึ่งรหัสจะถูกนำไปใช้ในการกู้สัญญาณนาฬิกากลับมาที่วงจรกู้สัญญาณนาฬิกา เมื่อได้สัญญาณนาฬิกาของทางภาครับแล้วก็จะทำการถอดรหัสแมนเชสเตอร์ และทางภาครับจะทำการสร้างสัญญาณรหัสขึ้นเพื่อนำไปถอดรหัสสัญญาณสเปกตรัมเพื่อให้ได้สัญญาณข้อมูลเดิมกลับมา




รูปที่ 3.18 แผนผังการทำงานทางภาครับ

#### 3.2.1 วงจรยกกำลังสอง

วงจรนี้ทำหน้าที่ในการนำสัญญาณที่ทางภาครับรับมาจากทางภาคส่งมาทำการยกกำลังสอง เพื่อทำการกู้สัญญาณดิจิทัลแบบไม่ต้องอาศัยคลื่นพาหะ โดยเรานำวงจรคูณ MC1496 มาเป็นวงจรยกกำลังสองโดยการป้อนสัญญาณเข้าที่อินพุตทั้งสองของวงจรคูณด้วยสัญญาณเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.19 วงจรยกกำลังสอง

3.2.2 วงจรขยายสัญญาณ

วงจรมีหน้าที่ขยายระดับสัญญาณให้มีระดับสูงขึ้นเพื่อนำไปทำการปรับระดับสัญญาณ โดยวงจรมีอัตราขยายระดับสัญญาณเท่ากับ 10 เท่า

$$V_o = -R_2 \cdot V_{in} / R_1$$

ให้ R2 = 10k โอห์ม และ R1=1k โอห์ม จะได้อัตราขยายระดับสัญญาณเท่ากับ 10 เท่า




รูปที่ 3.20 วงจรขยายสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.3 วงจรแปลงสัญญาณ 2 ระดับ เป็น 1 บิต


วงจรมีหน้าที่แปลงสัญญาณให้เป็นสัญญาณดิจิทัลที่มีระดับแรงดันเป็น 0V กับ 5V และนอกจากนี้ยังสามารถทำให้สัญญาณที่มีความถี่สูงซึ่งมีลักษณะกระเพื่อมให้มีระดับสัญญาณที่เรียบอีกด้วย ซึ่งสัญญาณที่ได้นั้นจะเป็นสัญญาณรหัสแมนเชสเตอร์ที่เหมือนกับทางภาคส่ง



รูปที่ 3.21 วงจรแปลงสัญญาณ 2 ระดับเป็น 1 บิต

### 3.2.4 วงจรกู้สัญญาณนาฬิกา

ข้อมูลในบิต  $D_i$  ที่ได้จากวงจรคิมมูเลตแบบไม่อาศัยคลื่นพาหะที่เป็นสัญญาณแมนเชสเตอร์ ถูกนำมาเข้าวงจรกู้สัญญาณนาฬิกาเพื่อให้ได้สัญญาณนาฬิกาที่กลับคืนมาสำหรับใช้ในวงจรดิจิทัลทางด้านภาครับ ในวงจรกู้สัญญาณนาฬิกาจะใช้ ดี-ฟลิปฟล็อป(D-Flip Flop : ใช้ไอซีเบอร์ 74HC74) , เอกซ์คลูซีฟออร์เกท(XOR gate: ใช้ไอซีเบอร์ 74HC86) และ โมโนสเตเบิล(Monostable : ใช้ไอซีเบอร์ 74121) ดังรูปที่ 3.22



รูปที่ 3.22 วงจรกู้สัญญาณนาฬิกา

โดยค่าความต้านทาน(R)และค่าตัวเก็บประจุ(C)ที่ใช้ในวงจรกู้สัญญาณนาฬิกาในรูปที่ 3.22 สามารถคำนวณได้ดังนี้ เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T = \frac{1}{f} = \frac{1}{64\text{kHz}} = 15.625\mu\text{s}$$

จาก

$$T = KCR$$

โดยที่

$$K \approx 0.7 \text{ (ใช้ได้ที่ } C > 1000\text{pF)}$$

T = ความกว้างของพัลส์ของสัญญาณนาฬิกา                      หน่วย ns

C = ค่าของตัวเก็บประจุ    หน่วย pF

R = ค่าความต้านทาน    หน่วย  $k\Omega$


ที่นี้กำหนดให้  $C = 0.01 \mu\text{F}$

$$R = \frac{T}{KC} = \frac{15.625 \times 10^{-6}}{0.7 \times 0.01 \times 10^{-6}} = 2232.14\Omega$$

ค่าความต้านทานและตัวเก็บประจุที่ได้จะเป็นตัวกำหนดค่าคงที่เวลา ในการต่อวงจรจะกำหนดให้ค่าความต้านทานเป็นแบบปรับค่าได้เพื่อสามารถปรับค่าเวลาของโมโนสเตเบิลได้ เวลาใช้งานจะปรับค่าคาบเวลาให้ได้ค่าควิตีไซเคิล(Duty cycle) มากกว่า 50% เล็กน้อย โดยสัญญาณนาฬิกาที่ได้จริง(ขา 6)จะกลับเฟสกับทางคานส่ง จึงเลือกใช้อัดพุตจากขา 1 ( $\bar{Q}$ )ซึ่งจะมีค่าควิตีไซเคิลต่ำกว่า 50% เล็กน้อยแต่มี เฟสตรงกันกับทางคานส่ง เพื่อที่จะสามารถตีเทคค่าได้อย่างถูกต้อง

เริ่มต้นการทำงานของสัญญาณรหัสแมนเชสเตอร์ จะแยกเข้าขา D ของดี-ฟลิปฟล็อปและขา 1 ของเอกซ์คลูซีฟออร์เกทเปลี่ยนจาก 1 เป็น 0 ซึ่งจะทำให้โมโนสเตเบิลทำงานเนื่องจากโมโนสเตเบิลทำงานที่ขอบขาลงของสัญญาณ สัญญาณพัลส์จะถูกสร้างออกมาที่ขา 6 ของไอซีซึ่งจะมีความกว้างพัลส์เท่ากับค่าคงที่เวลา RC สัญญาณที่ขา 1 จะเป็นส่วนกลับของสัญญาณของขา 6 ซึ่งเราจะนำไปเข้าขาสัญญาณนาฬิกาของดี-ฟลิปฟล็อปเพื่อทริกให้ฟลิปฟล็อปปรับสัญญาณแมนเชสเตอร์ที่ขอบขาขึ้นของสัญญาณนาฬิกา จะทำให้สัญญาณขา 2 ของเอกซ์คลูซีฟออร์เกทตรงข้ามกับสัญญาณที่เข้าขา 1 ทำให้เอาต์พุตของเอกซ์คลูซีฟออร์เกทเป็น 1 เมื่ออินพุตทางขา 1 เปลี่ยนตามรหัสแมนเชสเตอร์แต่ขา 2 ไม่เปลี่ยนเนื่องจากไม่มีสัญญาณนาฬิกาทริก จึงทำให้สถานะของเอกซ์คลูซีฟออร์เปลี่ยนจาก 1 เป็น 0 เกิดขอบขาลงไปทริกโมโนสเตเบิลวนไปเรื่อยๆอยู่เช่นนี้ จะได้สัญญาณนาฬิกาออกมาที่ขา 1 ของโมโนสเตเบิลซึ่งนำไปใช้การถอดรหัสต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.23 ไทม์มิ่งไดอะแกรมของวงจรกึ่งสัญญาณนาฬิกา

### 3.2.5 วงจรถอดรหัสแมนเชสเตอร์


การถอดรหัสแมนเชสเตอร์ทำได้โดยการนำสัญญาณนาฬิกาที่ทางภาครับผู้ได้มาทำการ Exclusive-OR กับสัญญาณรหัสแมนเชสเตอร์ ก็จะสามารถถอดรหัสสัญญาณแมนเชสเตอร์ได้ ซึ่งสัญญาณที่ได้จากการถอดรหัสแมนเชสเตอร์นี้จะได้เป็นสัญญาณสเปกตรัม



รูปที่ 3.24 วงจรถอดรหัสแมนเชสเตอร์

### 3.2.6 วงจรสร้างสัญญาณรหัส


วงจรนี้ทำหน้าที่ในการสร้างสัญญาณรหัสให้กับทางภาครับ เพื่อใช้ในการถอดรหัสสัญญาณสเปกตรัม ซึ่งต้องมีรหัสที่เหมือนกับทางภาคส่ง ซึ่งวงจรที่ใช้จะเป็นรีจิสเตอร์เช่นเดียวกับทางภาคส่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 3.25 วงจรสร้างสัญญาณรหัส


### 3.2.7 วงจรถอดรหัสสัญญาณสเปกตรัม

การถอดรหัสสเปกตรัมทำได้โดยการนำสัญญาณรหัสที่ทางภาครับสร้างมาได้มาทำการ Exclusive-OR กับสัญญาณสเปกตรัม ก็จะสารถถอดรหัสสัญญาณสเปกตรัมได้ ซึ่งจะทำได้ สัญญาณข้อมูลเดิมที่เหมือนกับทางภาคส่งกลับคืนมา



รูปที่ 3.26 วงจรถอดรหัสสัญญาณสเปกตรัม

### 3.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลและดิจิตอลเป็นอนาลอก



รูปที่ 3.27 วงจรเข้ารหัสและถอดรหัสแบบ Continuously Variable Slope Delta Modulator/Demodulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบวงจรจะใช้ไอซีเบอร์ MC3418 ซึ่งเป็น Continuously Variable Slope Delta Modulator/Demodulator การต่อให้ทำงานเป็นวงจรเข้ารหัสและถอดรหัสแสดงดังในรูปที่ 3.27 ไอซีเบอร์นี้เป็น CVSD แบบใช้งานทั่วไป ผู้ใช้สามารถออกแบบปรับปรุงได้ มีสิ่งที่ต้องการกำหนดและออกแบบ 7 ข้อ คือ

1. กำหนดความถี่ของสัญญาณนาฬิกา (clock rate)
2. ขนาดของชิพรีจิสเตอร์ที่ต้องใช้ (3 หรือ 4 บิต)
3. เลือกอัตราขยายลูป
4. กำหนดขนาดขั้น (step) ที่เล็กที่สุด
5. ออกแบบฟังก์ชันถ่ายโอนของอินทิเกรชันฟิลเตอร์
6. ออกแบบฟังก์ชันถ่ายโอนของ syllabic filter
7. ออกแบบวงจรกรองความถี่ต่ำผ่าน

ขั้นตอนในการออกแบบวงจรขั้นพื้นฐานในรูปที่ 3.5 แสดงได้ดังนี้

### สัญญาณนาฬิกา

ในการออกแบบขั้นต้น เราต้องกำหนดบิตเรทของ CVSD ซึ่งจำนวนบิตเรทนี้ก็คือ สัญญาณนาฬิกาที่ต้องใช้นั่นเอง เนื่องจากวงจรสร้างสัญญาณที่เป็นอนุกรมออกมาเลย ดังนั้นบิตเรทและสัญญาณนาฬิกาหรือความถี่ที่ต้องการแซมปลิง ก็คือตัวเดียวกันนั่นเอง ถ้าความถี่ของสัญญาณนาฬิกาสูง S/N ก็จะสูงไปด้วย

### ขนาดของชิพรีจิสเตอร์

หลังจากการกำหนดบิตเรทแล้ว ก็ต้องทำการกำหนดขนาดของชิพรีจิสเตอร์ ซึ่งเป็นตัวเก็บข้อมูลของสัญญาณในช่วงเวลาที่ได้ผ่านมาก่อนหน้านี้แล้ว เพื่อควบคุมอัตราขยายของอินทิเกรเตอร์ ซึ่งก็ขึ้นอยู่กับสัญญาณนาฬิกาด้วย ดังนั้นที่อัตราส่วนต่ำกว่า 16 kHz ควรใช้รีจิสเตอร์ขนาด 3 บิต ซึ่งจะให้ผลดีที่สุดและจาก 16 kbit ขึ้นไปจะใช้ 3 หรือ 4 บิต อย่างไรก็ตามหนึ่ง สำหรับ 4 บิต จะให้ S/N ที่ราบเรียบกว่า เพราะว่ารีจิสเตอร์มีการเก็บข้อมูลที่ยาวกว่า อย่างไรก็ตามผลตอบสนองของทรานเซียน จะไม่ดีเท่าที่ควร เนื่องจากการคอมแพนซิ่ง ดังนั้นไอซีเบอร์ MC3418 ซึ่งมีรีจิสเตอร์ 3 ตัวนั้นใช้กับระบบที่ใช้บิตเรทต่ำ ส่วน MC3418 รีจิสเตอร์ 4 ตัวใช้กับระบบที่มีบิตเรทสูงตั้งแต่ 64 kbit ขึ้นไปจะทำงานได้ดี

### การเลือกค่าอัตราขยายลูป

อัตราขยายของวงจรในรูปที่ 3.27 ถูกตั้งค่าโดยค่าความต้านทาน Rx ซึ่งค่า Rx นี้ต้องทำให้ขนาดขั้น (step size) ของอินทิเกรเตอร์มีความเหมาะสมกับสัญญาณที่มีระดับสูงๆได้ เพื่อที่จะไม่ทำให้ อัตราส่วนการบีบอัดนั้นมีค่าเกินกว่า 25% ดังนั้นค่าอัตราขยายจึงขึ้นอยู่กับ

1. ระดับและความถี่สูงสุดของสัญญาณอินพุต
2. ฟังก์ชันถ่ายโอน ของอินทิเกรชันฟิลเตอร์

เพื่อที่จะคำนวณขนาดขั้นของกระแสที่ต้องการ เราจะเริ่มต้นด้วยการอธิบายคุณลักษณะถ่ายโอน ของอินทิเกรชันฟิลเตอร์ซึ่งเป็นแบบโพลเดียวที่ 160 Hz ก่อน ดังแสดงในรูปที่ 3.27

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_1 = 10k\Omega, C_1 = 0.1\mu F$$

$$\frac{V_o}{I_i} = \frac{1}{C(s + \frac{1}{RC})} = \frac{K}{s + \omega_o}$$

$$\omega_o = 2\pi f$$

$$10^3 = \omega_o = 2\pi f$$

$$f = 159.2Hz$$

สังเกตเห็นว่าอินทิเกรชันฟิลเตอร์จะมีผลตอบสนองโพลเดี่ยวจาก 300 Hz ถึง 3 kHz กระแสที่ต้องการที่จะทำให้เอาต์พุตของ อินทิเกรเตอร์ เพิ่มจาก 0 ถึง จุดโวลต์ตรงที่ต้องการ คือ

$$I_i = \frac{1.1V}{2(10k\Omega)} + \frac{0.1\mu F}{0.125ms} = 0.935mA$$

ตอนนี้ขานแรงดันของ syllabic filter คือแหล่งจ่ายไฟเลี้ยงดังนั้น


$$R_x = 0.25(V_{cc}) \frac{1}{0.935mA}$$

$$\text{เมื่อ } V_{cc} = 5V$$


จะได้

$$R_x = 1.3k\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.28 วงจรเข้ารหัสแบบเดลตามอดูเลเตอร์



รูปที่ 3.29 วงจรถอดรหัสแบบเดลตามอดูเลชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ขนาดขั้นที่เล็กที่สุด (minimum step size)

เพรามิเตอร์สุดท้ายที่ต้องออกแบบสำหรับวงจรรูปที่ 3.27 คือขนาดขั้นในขณะที่ไม่มีความสัญญาณอินพุต บิตข้อมูลดิจิทัลเอาต์พุตจะมีรูปแบบเป็น “1” , “0” สลับกัน และอนาล็อกเอาต์พุต จะมีลักษณะเป็นคลื่นรูปสามเหลี่ยมเล็กๆ ค่าของขนาดขั้นในขณะที่ไม่มีความสัญญาณอินพุตนั้นถูกกำหนดจากค่าของ  $R_{min}$  เมื่อไม่มีความสัญญาณอินพุตเข้ามาส่วนควบคุมความชันจะไม่ทำงาน เพราะไม่มีการเกิดบิต “1” หรือ “0” เรียงต่อเนื่องกัน ดังนั้นแรงดันที่ตกคร่อม syllabic filter capacitor ( $C_s$ ) จะเป็นศูนย์ อย่างไรก็ตาม การแบ่งแรงดันของ  $R_s$  และ  $R_{min}$  จะทำให้มีแรงดันตกคร่อม  $C_s$  บ้าง ซึ่งแรงดันนี้จะทำให้เกิดสัญญาณสามเหลี่ยมที่เอาต์พุตอนาล็อก จากสมการกระแสอินพุต

$$I_i = \frac{V_o}{R_i} + c \frac{dV_o}{dt}$$

สำหรับค่าของ  $V_o$  ที่เข้าใกล้กับ  $V_{cc}/2$  เทอม  $V_o/R$  จะมีค่าน้อยมาก ตัดทิ้งได้ ดังนั้น

$$I_i = C_s \cdot \frac{\Delta V_o}{\Delta T}$$

ที่  $\Delta T$  คือ คาบเวลาของสัญญาณนาฬิกาและ  $\Delta V_o$  คือ ค่าพีคทูพีค (peak to peak) ที่ต้องการของเอาต์พุตว่าง (idel output) สำหรับวงจรรูปที่ 3.27 เมื่อใช้งานที่บิตเรท 16 kbps จะได้ว่า

$$I_i = \frac{(0.1\mu F)(20mV)}{(62.5\mu s)} = 33\mu s$$

แรงดันบน  $C_s$  ซึ่งจ่ายกระแส  $33\mu s$  จะถูกกำหนดโดย ค่าของ  $R_x$

$$I_i \cdot R_x = V_{smin}; \text{ สำหรับ } 33\mu s, V_{smin} = 41.6mV$$

ในรูปที่ 3.5  $R_s$  คือ  $18\text{ k}\Omega$  การแบ่งแรงดันของ  $R_s$  และ  $R_{min}$  จะต้องผลิตเอาต์พุตออกมาให้ได้เท่ากับ  $41.6\text{ mV}$

$$V_{cc} \cdot \frac{R_s}{R_s + R_{min}} = V_{smin}$$

จากการแทนค่า  $V_{cc}, R_s, V_{smin}$  จะได้

$$R_{min} \approx 2.4\text{ M}\Omega$$

จากการที่จำนวนขั้นต้นและจากรูปที่ 3.27 ทำให้เราได้วงจร A/D และ D/A แบบ CVSD ซึ่งทำงานที่ความถี่ซ้ำแซมปลิง  $16\text{ kHz}$  ดังแสดงในรูปที่ 3.28 และ 3.29. ตามลำดับอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ผลการทดลอง


#### 4.1 เครื่องส่ง

ในการทดลองส่งข้อมูลแบบ Spread Spectrum จะทำการต่อสายโคแอกเซียล (Coaxial) จากเครื่องส่งไปยังเครื่องรับ เมื่อทำการวัดจุดต่าง ๆ แต่ละภาคจะได้ผลการทดลองดังนี้

##### 4.1.1 วงจรสร้างสัญญาณนาฬิกา 64 kHz

เป็นวงจรที่ใช้ในการสร้างสัญญาณนาฬิกาเพื่อที่จะนำไปเป็นสัญญาณนาฬิกาที่ใช้ในภาคส่งที่มีความถี่ 64 kHz โดยสร้างจากการนำคริสตอลออสซิลเลเตอร์ที่ผลิตความถี่ 10.24 MHz มาผ่านวงจรหารความถี่ 160 เท่า ขั้นตอนการทดลอง


1. ต่อกับวงจรตามบล็อกไดอะแกรมรูปที่ 3.2 โดยวงจรที่ใช้ในแต่ละบล็อกไดอะแกรมแสดงดังรูปที่ 3.3, 3.4 และ 3.5
2. วัดสัญญาณเอาต์พุตที่ได้จากวงจรกำเนิดสัญญาณ 10.24 MHz ดังแสดงในรูปที่ 4.1.1(ก)
3. นำสัญญาณที่ได้จากวงจรกำเนิดสัญญาณ 10.24 MHz ไปผ่านวงจรหารความถี่ 16 เท่า แล้ววัดสัญญาณเอาต์พุตที่ได้จากวงจรหารความถี่ 16 เท่า จะได้สัญญาณสี่เหลี่ยมที่มีความถี่ 640 kHz ดังแสดงในรูปที่ 4.1.1(ข)
4. นำสัญญาณสี่เหลี่ยมที่มีความถี่ 640 kHz มาป้อนเป็นอินพุตให้กับวงจรหารความถี่ 10 เท่า แล้วใช้ Ch1 จับสัญญาณอินพุต และวัดสัญญาณเอาต์พุตที่ได้จากวงจรหารความถี่ 10 เท่า โดยใช้ Ch2 จะได้สัญญาณสี่เหลี่ยมที่มีความถี่ 64 kHz ซึ่งใช้เป็นสัญญาณนาฬิกาในภาคส่ง ดังแสดงในรูปที่ 4.1.1(ค)



รูปที่ 4.1.1(ก) สัญญาณจาก X-tal Oscillator ความถี่ 10.24 MHz


Ch1 : สัญญาณความถี่ 10.24 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.1(ข) สัญญาณที่ได้จากการผ่านวงจรความถี่ 16 เท่า

Ch1 : สัญญาณความถี่ 640 kHz




รูปที่ 4.1.1(ค) สัญญาณที่ได้จากวงจรความถี่ 10 เท่า

Ch1 : สัญญาณ 640 kHz

Ch2 : สัญญาณ 64 kHz (สัญญาณนาฬิกาที่สร้างขึ้น)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.1(ง) สัญญาณนาฬิกาที่ใช้ในวงจร  
Ch1 : สัญญาณนาฬิกา 64 kHz

เมื่อทำการสร้างสัญญาณนาฬิกาแล้ว จึงนำสัญญาณนี้ไปเป็นสัญญาณนาฬิกาที่ใช้ในภาคส่ง โดยการนำสัญญาณนี้ไปใช้วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ใช้ในการสร้างสัญญาณรหัสและการเข้ารหัสแบบแมนเชสเตอร์


#### 4.1.2 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

เมื่อป้อนสัญญาณรูปไซน์ที่มีความถี่ 500 Hz มีขนาด 1.00 โวลต์เป็นสัญญาณอินพุตเพื่อทดสอบการส่งสัญญาณอนาล็อกผ่านระบบการรับส่งสัญญาณแบบสเปกตรัมโดยอาศัยวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลเพื่อให้เป็นสัญญาณอินพุตแบบดิจิทัลให้กับทางภาคส่ง

ขั้นตอนการทดลอง

1. ต่อวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลในรูปที่ 3.27
2. นำสัญญาณนาฬิกา 64 kHz มาหารความถี่ลง 4 เท่า ได้สัญญาณนาฬิกา 16 kHz เป็นสัญญาณนาฬิกาของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล
3. ป้อนสัญญาณรูปไซน์ที่มีความถี่ 500 Hz มีขนาด 1 โวลต์เป็นสัญญาณอินพุตให้กับวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลวัดที่ Ch1 เทียบกับเอาต์พุตที่ Ch2 ดังแสดงในรูปที่ 4.1.2(ก)
4. นำสัญญาณดิจิทัลที่แปลงได้มาทำการวัดสเปกตรัมของสัญญาณที่ Ch M เทียบกับ Ch 1 ดังแสดงในรูปที่ 4.1.2(ข)
5. นำสัญญาณดิจิทัลที่แปลงได้มาทำการวัดสเปกตรัมโดยเครื่องสเปกตรัมอนาล็อกเพื่อพิจารณาแบนด์วิทของข้อมูล ดังแสดงในรูปที่ 4.1.2(ค)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1.2(ก) สัญญาณอนาล็อกเทียบกับสัญญาณดิจิทัลที่ผ่านวงจรแปลงสัญญาณอนาล็อกเป็น

สัญญาณดิจิทัล

Ch1 : สัญญาณอนาล็อกที่ใช้ทดสอบ

Ch2 : สัญญาณดิจิทัลที่ผ่านวงจร A/D




รูปที่ 4.1.2(ข) สเปกตรัมของสัญญาณข้อมูล

Ch1 : สัญญาณข้อมูล

Ch2 : สเปกตรัมของสัญญาณข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.2(ค)สเปกตรัมของสัญญาณข้อมูล

เมื่อได้สัญญาณข้อมูลแบบดิจิทัลความเร็ว 16 kbps แล้ว จะนำสัญญาณนี้ไปเป็นสัญญาณข้อมูลเพื่อทำการทดสอบการรับส่งสัญญาณแบบสเปกตรัม

#### 4.1.3 วงจรสร้างสัญญาณรหัสแบบลุ่ม

วงจรนี้เป็นวงจรที่ใช้หลักการทำงานของ Shift Register โดยใช้ D flip-flop ทำงานร่วมกัน เมื่อให้ค่าเริ่มต้นกับวงจรถ้าหนึ่ง วงจรจะผลิตสัญญาณรหัสแบบลุ่มออกมา 15 บิตซ้ำกันไป ซึ่งสัญญาณนี้จะมีความเร็วเป็น 4 เท่าของสัญญาณข้อมูล เพื่อนำไปทำการเข้ารหัสสัญญาณแบบสเปกตรัมกับสัญญาณข้อมูลต่อไป

ขั้นตอนการทดลอง

1. ต่อวงจรสร้างสัญญาณรหัสดังรูปที่ 3.7 แล้วทำการทดลอง

2. ป้อนสัญญาณนาฬิกาที่สร้างขึ้น 64 kHz เป็นสัญญาณนาฬิกาของวงจรสร้างสัญญาณรหัส

3. วัดค่าสัญญาณนาฬิกาเป็น Ch1 เทียบกับสัญญาณเอาต์พุตของวงจรสร้างสัญญาณรหัสเป็น Ch2 ซึ่งจะได้สัญญาณที่มีรหัสเป็น 111100010011010 ความเร็ว 64 kHz ดังแสดงในรูปที่ 4.1.3(ก)

4. วัดสัญญาณรหัสเป็น Ch1 เทียบกับสเปกตรัมของสัญญาณรหัสเองเป็น ChM ดังแสดงในรูปที่ 4.1.3


(ข)

5. วัดสเปกตรัมของสัญญาณรหัสโดยเครื่องสเปกตรัมอนาลิเซอร์โดยใช้การ span เดียวกับสัญญาณข้อมูลดังแสดงในรูปที่ 4.1.3(ค)

6. วัดสเปกตรัมของสัญญาณรหัสโดยเครื่องสเปกตรัมอนาลิเซอร์ทั้งแบนด์วิทดังแสดงในรูปที่ 4.1.3

(ง)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่4.1.3(ก) สัญญาณนาฬิกาเทียบกับสัญญาณรหัสที่สร้างขึ้น

Ch1 : สัญญาณนาฬิกา

Ch2 : สัญญาณรหัส "111100010011010"




รูปที่4.1.3(ข) สเปกตรัมของสัญญาณรหัส


Ch1 : สัญญาณรหัส

ChM : สเปกตรัมของสัญญาณรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.3(ค) สเปกตรัมของสัญญาณรหัสที่ระยะ span เดียวกับสัญญาณข้อมูล



รูปที่ 4.1.3(ง) สเปกตรัมของสัญญาณรหัสที่ระยะ span ทั้งแบนด์วิท

ซึ่งสัญญาณรหัสที่สร้างขึ้นนี้จะมึรหัสเป็น 11110010011010 ซ้ำกันทุก 15 บิตและมีความเร็วเป็น 4 เท่าของสัญญาณข้อมูล เพื่อนำไปทำการเข้ารหัสสัญญาณแบบสเปกตรัมสเปรดสเปกตรัมกับสัญญาณข้อมูลต่อไป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.4 วงจรเข้ารหัสสัญญาณแบบสเปกตรัม

วงจรนี้เป็นวงจรที่ทำการเข้ารหัสสัญญาณแบบสเปกตรัม โดยการนำสัญญาณข้อมูลไปทำการผ่านวงจร Exclusive-or กับสัญญาณรหัส จะทำให้สเปกตรัมของสัญญาณข้อมูลแผ่กว้างขึ้น

##### ขั้นตอนการทดลอง

1. ต่อวงจรเข้ารหัสสัญญาณแบบสเปกตรัมดังรูปที่ 3.8 แล้วทำการทดลอง
2. ป้อนสัญญาณข้อมูลดิจิทัลและสัญญาณรหัสเป็นอินพุตให้กับวงจร โดยจะได้สัญญาณเอาต์พุตเป็นสัญญาณที่ได้ทำการเข้ารหัสแบบสเปกตรัม
3. วัดค่าสัญญาณเทียบกับโดยวัดค่าเอาต์พุตจากวงจรเป็น Ch2 เทียบกับสัญญาณข้อมูลเป็น Ch1 ดังแสดงรูปที่ 4.1.4(ก)
4. นำสัญญาณสเปกตรัมที่ได้มาวัดที่ Ch1 เทียบกับสเปกตรัมของสัญญาณสเปกตรัมเองที่ Ch2 ดังแสดงรูปที่ 4.1.4(ข)
5. วัดสเปกตรัมของสัญญาณสเปกตรัมโดยใช้เครื่องสเปกตรัมอนาล็อกดังแสดงในรูปที่ 4.1.4(ค)




รูปที่ 4.1.4(ก) สัญญาณข้อมูลเทียบกับสัญญาณสเปกตรัม

Ch1 : สัญญาณข้อมูล

Ch2 : สัญญาณสเปกตรัม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.4(ข) สเปกตรัมของสัญญาณสแควร์เวฟ

Ch1 : สัญญาณสแควร์เวฟ

Ch2 : สเปกตรัมของสัญญาณสแควร์เวฟ



รูปที่ 4.1.4(ค) สเปกตรัมของสัญญาณสแควร์เวฟทั้งแบนด์วิธ

เมื่อได้สัญญาณที่ทำการเข้ารหัสสัญญาณแบบสแควร์เวฟแล้ว

จะนำสัญญาณนี้ไปเข้ารหัส

สัญญาณแบบแมนเชสเตอร์ เพื่อใช้ในการกู้สัญญาณนาฬิกาทางภาครับต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.5 วงจรเข้ารหัสสัญญาณแบบแมนเชสเตอร์

วงจรนี้เป็นวงจรที่นำสัญญาณที่ได้ทำการเข้ารหัสสัญญาณแบบสเปคตรัมแล้วมาเข้ารหัสสัญญาณแบบแมนเชสเตอร์ โดยการนำสัญญาณที่ได้ทำการสเปคตรัมไปทำการผ่านวงจร Exclusive-or กับสัญญาณนาฬิกา เพื่อนำสัญญาณนี้ไปคู่สัญญาณนาฬิกาที่ภาครับ ได้ผลการทดลองดังนี้

##### ขั้นตอนการทดลอง

1. ต่อวงจรเข้ารหัสสัญญาณแบบแมนเชสเตอร์ดังรูปที่ 3.9 แล้วทำการทดลอง
2. ป้อนสัญญาณสเปคตรัมและสัญญาณนาฬิกาเป็นอินพุตให้กับวงจร โดยจะได้สัญญาณเอาต์พุตเป็นสัญญาณที่ได้ทำการเข้ารหัสแบบแมนเชสเตอร์
3. วัดค่าสัญญาณเทียบกับโดยวัดค่าเอาต์พุตจากวงจรเป็น Ch1 เทียบกับสัญญาณนาฬิกาที่ช่อง Ref1 และเทียบกับสัญญาณสเปคตรัมที่ Ch2 ดังแสดงในรูปที่ 4.1.5(ก)



รูปที่ 4.1.5(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณนาฬิกาและสัญญาณสเปคตรัม

Ch1 : สัญญาณแมนเชสเตอร์

Ref1 : สัญญาณนาฬิกา


Ch2 : สัญญาณสเปคตรัม

#### 4.1.6 วงจรปรับระดับสัญญาณ

วงจรนี้เป็นวงจรที่ทำการปรับระดับสัญญาณ เนื่องจากสัญญาณขาออกของวงจรประเภท TTL จะมีระดับ logic 1,0 เป็นสัญญาณ +5V และ Ground ตามลำดับ แต่ในการส่งสัญญาณแบบ BPSK นั้นสัญญาณที่จะนำมามอดูเลตกับสัญญาณพาหะจะต้องมีความต่างของระดับสัญญาณ logic 1,0 เป็น +V และ -V ตามลำดับ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ขั้นตอนการทดลอง

1. ต่อวงจรปรับระดับสัญญาณในรูปที่ 3.15 แล้วทำการทดลอง
2. ป้อนสัญญาณรหัสแบบแมนเชสเตอร์เป็นอินพุตของวงจรแล้วจะได้เอาต์พุตเป็นสัญญาณเดิมที่มีระดับเป็น +V และ -V
3. วัดค่าสัญญาณโดยวัดสัญญาณรหัสแบบแมนเชสเตอร์เป็น Ch1 เทียบกับสัญญาณเอาต์พุตเป็น Ch2 ดังแสดงในรูปที่ 4.1.6(ก)



รูปที่ 4.1.6(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณแมนเชสเตอร์ที่ปรับระดับแล้ว

Ch1 : สัญญาณแมนเชสเตอร์

Ch2 : สัญญาณแมนเชสเตอร์ที่ปรับระดับแล้ว

#### 4.1.7 วงจรสร้างสัญญาณพาหะ 512 kHz


เนื่องจากการมอดูเลตต้องใช้สัญญาณพาหะ ซึ่งในที่นี้จะสร้างขึ้นจากการนำสัญญาณนาฬิกา 64 kHz มาผ่านวงจร Phase Lock Loop เพื่อคูณความถี่ขึ้น 8 เท่าแล้วนำไปผ่านวงจร Band Pass Filter 512 kHz เพื่อให้ได้สัญญาณรูปไซน์ความถี่ 512 kHz เป็นสัญญาณพาหะที่ใช้ในการมอดูเลตแบบ BPSK

#### ขั้นตอนการทดลอง

1. ต่อวงจรตามบล็อกโคอะแกรมรูปที่ 3.10 โดยวงจรที่ใช้ในแต่ละบล็อกโคอะแกรมแสดงในรูปที่ 3.11
2. ป้อนสัญญาณนาฬิกา 64 kHz เป็นอินพุตของวงจรและพิจารณาผลการทดลองในแต่ละส่วน
3. วัดสัญญาณเอาต์พุตที่ได้จากวงจรส่วนเฟสล็อกคูลเป็น Ch2 เทียบกับสัญญาณอินพุตคือสัญญาณนาฬิกาที่ Ch1 ดังแสดงในรูปที่ 4.1.7(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ...  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4. วัดสัญญาณเอาต์พุตที่ได้จากวงจรกรองความถี่แถบผ่าน 512 kHz ซึ่งเป็นสัญญาณพาหะที่ได้เป็นรูปไซน์ 512 kHz ที่ Ch2 เทียบกับสัญญาณอินพุตที่เป็นสัญญาณเอาต์พุตที่ได้มาจากส่วนวงจรเฟสล็อกคูลเป็น Ch1 ดังแสดงในรูปที่ 4.1.7(ข)



รูปที่ 4.1.7(ก) สัญญาณนาฬิกาเทียบกับสัญญาณนาฬิกาที่ถูกคูณความถี่ด้วย 8

Ch1 : สัญญาณนาฬิกา 64 kHz

Ch2 : สัญญาณนาฬิกาที่ถูกคูณความถี่ด้วย 8



รูปที่ 4.1.7(ข) สัญญาณนาฬิกาเทียบกับสัญญาณพาหะที่สร้างได้

Ch1 : สัญญาณนาฬิกา 64 kHz

Ch2 : สัญญาณพาหะ 512 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.8 วงจรกรองความถี่แถบผ่าน 512 kHz

##### ขั้นตอนการทดลอง

1. ต่อวงจรกรองความถี่แถบผ่าน 512 kHz ตามรูปที่ 3.14
2. ป้อนสัญญาณไซน์ขนาด 1V<sub>p-p</sub> ความถี่ 1 kHz เข้าที่อินพุตของวงจรกรองความถี่แถบผ่าน 512 kHz แล้ววัดขนาดแรงดันของสัญญาณเอาต์พุต นำมาคำนวณค่าอัตราขยายในหน่วย dB
3. เพิ่มความถี่ขึ้นแล้วทำการทดลองเช่นเดียวกับข้อ 2
4. นำผลที่ได้มาเขียนตารางดังแสดงในตารางที่ 4.1 และพล็อตกราฟผลตอบแทนของความถี่ดังแสดงในรูปที่ 4.1.8(ก)


| ความถี่(kHz) | อัตราขยาย(dB) |
|--------------|---------------|
| 1            | -53.98        |
| 10           | -46           |
| 50           | -41.94        |
| 100          | -37.36        |
| 200          | -33.15        |
| 250          | -32.39        |
| 300          | -30.23        |
| 350          | -27.7         |
| 400          | -23.66        |
| 450          | -18.71        |
| 470          | -15.14        |
| 480          | -12.32        |
| 490          | -10.23        |
| 495          | -8.66         |
| 500          | -7.29         |
| 512          | -5.04         |
| 520          | -7.62         |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| ความถี่(kHz) | อัตราขยาย(dB) |
|--------------|---------------|
| 523          | -8.05         |
| 530          | -10.23        |
| 540          | -11.57        |
| 550          | -14.33        |
| 580          | -17.86        |
| 600          | -20           |
| 700          | -25.68        |
| 800          | -27.13        |
| 900          | -32.77        |
| 1000         | -37.72        |
| 5000         | -41.94        |
| 10000        | -46           |

ตารางที่ 4.1.8 (ก) แสดงค่าอัตราขยายของวงจรความถี่แถบผ่าน 512 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.8 (ก) กราฟแสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่แถบผ่าน 512 kHz


ทำการออกแบบและสร้างวงจรกรองความถี่แถบผ่านที่มีความถี่ศูนย์กลาง 512 kHz เพื่อนำไปกรองสัญญาณรูปสี่เหลี่ยม 512 kHz ให้เป็นสัญญาณรูปไซน์ 512 kHz เพื่อนำไปใช้ในการเป็นสัญญาณพาหะในการมอดูเลตสัญญาณแบบ BPSK

#### 4.1.9 วงจรมอดูเลตสัญญาณแบบ BPSK

เป็นวงจรที่นำสัญญาณแมนเชสเตอร์รามาอดูเลตสัญญาณแบบ BPSK ก่อนส่งออกไปยังสายโคแอกเซียลซึ่งเป็นการมอดูเลตสัญญาณดิจิทัลทางเฟส โดยเฟสของสัญญาณพาหะจะเปลี่ยนไปตามรหัสดิจิทัลที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ขึ้นด้านการค้าเข้ามา  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการทดลอง


1. ต่อวงจรมอดูเลตสัญญาณแบบ BPSK ดังรูปที่ 3.16
2. ป้อนสัญญาณรหัสแมนเชสเตอร์ที่ปรับระดับสัญญาณแล้วเป็นสัญญาณข้อมูลอินพุตเข้าที่ส่วนสวิตช์ และใช้สัญญาณคลื่นพาหะ 512 kHz ที่สร้างขึ้นป้อนเป็นสัญญาณคลื่นพาหะให้กับวงจร
3. วัดสัญญาณอินพุตแมนเชสเตอร์เป็น Ch1 เทียบกับสัญญาณเอาต์พุตจากวงจรมอดูเลตสัญญาณแบบ BPSK ที่ Ch2 ดังแสดงในรูปที่ 4.19(ก)
4. วัดสเปกตรัมของสัญญาณที่ถูกมอดูเลตแบบ BPSK ดังแสดงในรูปที่ 4.1.98(ข)



รูปที่ 4.1.9(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณแมนเชสเตอร์ที่มอดูเลตสัญญาณแบบ BPSK

Ch1 : สัญญาณแมนเชสเตอร์

Ch2 : สัญญาณแมนเชสเตอร์ที่มอดูเลตสัญญาณแบบ BPSK



รูปที่ 4.1.9(ข) สเปกตรัมของสัญญาณที่มอดูเลตแบบ BPSK

Ch1 : สัญญาณที่มอดูเลตแบบ BPSK

ChM : สเปกตรัมของสัญญาณที่มอดูเลตแบบ BPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หลังจากนั้นนำสัญญาณที่ผ่านการมอดูเลตสัญญาณแบบ BPSK ไปรวมกับสัญญาณพาหะอีกครั้งเพื่อทำการดีมอดูเลตแบบไม่อาศัยคลื่นพาหะที่ภาครับ

#### 4.1.10 วงจรรวมสัญญาณ

ในการส่งสัญญาณจะนำสัญญาณ BPSK มารวมกับสัญญาณพาหะก่อนส่งออกไปที่สายโคแอกเซียลเพื่อทำการดีมอดูเลตแบบไม่อาศัยคลื่นพาหะที่ภาครับโดยนำสัญญาณ BPSK มารวมกับสัญญาณพาหะโดยนำไปผ่านวงจรรวมสัญญาณ

##### ขั้นตอนการทดลอง

1. ต่อยังรวมสัญญาณตามรูปที่ 3.17
2. ป้อนสัญญาณที่ได้จากการมอดูเลตสัญญาณแบบ BPSK และสัญญาณพาหะเป็นอินพุตของวงจรพิจารณาเอาท์พุทจะเป็นผลรวมของสัญญาณที่ได้จากการมอดูเลตสัญญาณแบบ BPSK และสัญญาณพาหะ
3. วัดสัญญาณเอาท์พุทของวงจรเป็น Ch2 เทียบกับสัญญาณก่อนการมอดูเลตแบบ BPSK เป็น Ch1 ดังแสดงในรูปที่ 4.1.10(ก)
4. วัดสัญญาณเอาท์พุทของวงจรด้วยเครื่องสเปกโตรมิเตอร์ไลเซอร์ดังแสดงในรูปที่ 4.1.10(ข)




รูปที่ 4.1.10(ก) สัญญาณแมนเชสเตอร์เทียบกับสัญญาณ BPSK ที่รวมกับสัญญาณพาหะ

Ch1 : สัญญาณแมนเชสเตอร์

Ch2 : สัญญาณ BPSK ที่รวมกับสัญญาณพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.10(ข) สเปกตรัมของสัญญาณเอาร์ทูต

สรุปผลการทดลองทางภาคส่ง

การส่งสัญญาณแบบสเปกตรัมได้ทำการเข้ารหัสสัญญาณของสัญญาณข้อมูลด้วยสัญญาณรหัสมือที่มีความเร็วเป็น 4 เท่าของสัญญาณข้อมูลเพื่อให้สเปกตรัมของสัญญาณข้อมูลแผ่กว้างขึ้น และนำไปทำการเข้ารหัสสัญญาณแบบแมนเชสเตอร์เพื่อการกู้สัญญาณนาฬิกาทางภาครับ และในการส่งสัญญาณได้ใช้การมอดูเลตสัญญาณแบบ BPSK ร่วมกับสัญญาณพาหะเพื่อการดีมอดูเลตแบบไม่อาศัยคลื่นพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 เครื่องรับ

เมื่อทางภาคส่งส่งสัญญาณมาทางภาครับโดยผ่านทางสายโคแอกเชียลซึ่งสัญญาณที่ส่งมาเป็นสัญญาณที่ได้ทำการมอดูเลตสัญญาณแบบ BPSK ซึ่งรวมกับสัญญาณพาหะ ทางภาครับจะนำสัญญาณที่ส่งมานี้มาทำการดีมอดูเลตเพื่อให้ได้สัญญาณข้อมูลดิจิทัลกลับคืนมา


### 4.2.1 ภาคการดีมอดูเลตสัญญาณ BPSK

ในวงจรส่วนนี้จะทำการดีมอดูเลตสัญญาณที่ส่งมาโดยใช้หลักการดีมอดูเลตสัญญาณแบบไม่อาศัยคลื่นพาหะ โดยนำสัญญาณที่รับได้ดังกล่าวมาผ่านวงจรยกกำลังสอง โดยสัญญาณที่ผ่านวงจรยกกำลังสองอยู่ในรูปสัญญาณดิจิทัลที่มีความถี่สูงขี้อยู่ จากนั้นสามารถตัดส่วนความถี่สูงออกไปได้โดยการนำไปผ่านวงจรขยายสัญญาณ แล้วนำสัญญาณที่ได้ไปทำการปรับระดับแรงดัน จะได้สัญญาณดิจิทัลกลับคืนมา


#### ขั้นตอนการทดลอง

1. ต่อวงจรในการดีมอดูเลตซึ่งประกอบด้วยส่วนวงจรยกกำลังสอง วงจรขยายสัญญาณ และวงจรปรับระดับสัญญาณ ดังรูปที่ 3.19, 3.20 และ 3.21 ตามลำดับ
2. ทำการวัดสัญญาณที่รับได้จากสายโคแอกเชียลแล้วบันทึกผลดังแสดงในรูปที่ 4.2.1(ก) และวัดสเปกตรัมดังแสดงดังรูปที่ 4.2.1(ข)
3. นำสัญญาณที่รับได้ซึ่งเป็นสัญญาณที่มอดูเลตแบบ BPSK รวมกับสัญญาณพาหะมาป้อนเป็นอินพุตของวงจรยกกำลังสอง
4. วัดเอาต์พุตของวงจรยกกำลังสองเป็น Ch2 เทียบกับสัญญาณแมนเชสเตอร์ก่อนถูกมอดูเลตแบบ BPSK ที่ Ch1 จะเห็นว่าเอาต์พุตมีลักษณะคล้ายสัญญาณแมนเชสเตอร์ก่อนถูกมอดูเลตแบบ BPSK แต่จะมีส่วนของความถี่สูงขี้อยู่ดังแสดงในรูป 4.2.1(ค)
5. นำสัญญาณที่ได้จากวงจรยกกำลังสองไปผ่านวงจรขยายเพื่อทำให้ปรับระดับสัญญาณและตัดส่วนที่เป็นความถี่สูงออกไปได้
6. วัดเอาต์พุตของวงจรขยายสัญญาณเป็น Ch2 เทียบกับสัญญาณที่ได้จากวงจรยกกำลังสองที่เป็นอินพุตเป็น Ch1 ดังรูปที่ 4.2.1(ง)
7. นำสัญญาณที่ผ่านการขยายแล้วมาเป็นอินพุตของวงจรปรับระดับสัญญาณเพื่อให้ได้สัญญาณแมนเชสเตอร์กลับคืนมา
8. วัดเอาต์พุตของวงจรปรับระดับสัญญาณเป็น Ch2 เทียบกับสัญญาณที่ผ่านการขยายก่อนปรับระดับสัญญาณเป็น Ch1 ดังรูปที่ 4.2.1(จ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2.1(ก) สัญญาณที่ทางภากรับรับมาได้



รูปที่ 4.2.1(ข) สเปกตรัมของสัญญาณที่รับได้

สัญญาณที่รับได้จะเป็นสัญญาณที่ถูกมอดูเลตแบบ BPSK ที่รวมกับสัญญาณพาหะเพื่อนำไปทำการดีมอดูเลตสัญญาณแบบที่ไม่ต้องการใช้การกู้สัญญาณคลื่นพาหะ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่4.2.1(ค) สัญญาณแมนเชสเตอร์ที่ถูกมอดูเลตที่ภาคส่งเทียบกับสัญญาณที่รับได้ผ่านวงจรยกกำลังสอง

Ch1 : สัญญาณรหัสแมนเชสเตอร์ที่ถูกมอดูเลตที่ภาคส่ง

Ch2 : สัญญาณที่ผ่านวงจรยกกำลังสอง




รูปที่4.2.1(ง) แสดงสัญญาณที่ผ่านวงจรยกกำลังสอง แล้วนำมาผ่านวงจรขยายสัญญาณ

Ch1 : สัญญาณที่ผ่านวงจรยกกำลังสอง

Ch2 : สัญญาณที่ผ่านวงจรขยายสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.1(จ) แสดงสัญญาณที่นำมาผ่านวงจรปรับระดับสัญญาณ

Ch1 : สัญญาณจากวงจรขยายสัญญาณก่อนทำการปรับระดับสัญญาณ

Ch2 : สัญญาณจากวงจรขยายสัญญาณที่ทำการปรับระดับสัญญาณแล้ว

จากสัญญาณที่ได้จากการคีมอคูเลตแบบไม่อาศัยคลื่นพาหะ จะได้เป็นสัญญาณดิจิทัลในรูปแบบของสัญญาณแมนเชสเตอร์เช่นเดียวกับทางภาคส่ง หลังจากนั้นจะนำสัญญาณที่ได้นี้ไปทำการกู้สัญญาณนาฬิกา กลับคืนมา


#### 4.2.2 วงจรกู้สัญญาณนาฬิกา

เมื่อได้สัญญาณรหัสแมนเชสเตอร์ที่คีมอคูเลตได้แล้ว จึงนำสัญญาณดังกล่าวมาเป็นสัญญาณอ้างอิงในการกู้สัญญาณนาฬิกา โดยใช้หลักการกู้สัญญาณนาฬิกาจากรหัสแมนเชสเตอร์

##### ขั้นตอนการทดลอง

1. ต่อวงจรกู้สัญญาณนาฬิกาในรูป 3.22
2. นำสัญญาณแมนเชสเตอร์ที่คีมอคูเลตมาได้เป็นอินพุตของวงจรกู้สัญญาณนาฬิกา และทำการปรับค่าความต้านทานในวงจรให้ตรงกับค่าที่ออกแบบไว้
3. วัดเอาต์พุตที่เป็นสัญญาณนาฬิกา Ch2 เทียบกับอินพุตที่เป็นสัญญาณรหัสแมนเชสเตอร์ที่คีมอคูเลตมาได้ ใน Ch1 ดังแสดงในรูปที่ 4.2.2(ก)
4. ทำการเปรียบเทียบลักษณะสัญญาณนาฬิกาทางภาคส่งใน Ch1 กับมางภาครับที่สร้างขึ้นใน Ch2 ดังแสดงในรูปที่ 4.2.2(ข)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.2(ก) สัญญาณแมนเชสเตอร์ที่คิมมอดูเลตได้เทียบกับสัญญาณนาฬิกาที่กู่ได้

Ch1 : สัญญาณแมนเชสเตอร์ที่คิมมอดูเลตได้

Ch2 : สัญญาณนาฬิกาที่กู่ได้



รูปที่ 4.2.2(ข) แสดงสัญญาณนาฬิกาที่ภาคส่งเทียบกับภาครับที่กู่ได้

Ch1 : สัญญาณนาฬิกาที่ภาคส่ง

Ch2 : สัญญาณนาฬิกาที่ภาครับ

จากสัญญาณนาฬิกาที่กู่ได้จากรหัสแมนเชสเตอร์ จะได้เป็นสัญญาณนาฬิกาที่มีความถี่เท่ากับทางภาคส่งคือ 64kHz หลังจากนั้นสัญญาณนาฬิกาจะนำไปใช้ในการถอดรหัสแมนเชสเตอร์ และสร้างสัญญาณรหัสต่อไป


ไปกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.2.3 วงจรถอดรหัสสัญญาณแมนเชสเตอร์

เมื่อเราทำการดีมอดูเลตสัญญาณแมนเชสเตอร์ และกู้สัญญาณนาฬิกาได้แล้ว จึงนำสัญญาณทั้งสองสัญญาณมาผ่านวงจรถอดรหัสสัญญาณแมนเชสเตอร์ โดยการนำไปผ่านวงจร Exclusive-OR ซึ่งได้ผลการทดลองดังนี้

#### ขั้นตอนการทดลอง

1. ต่อวงจรถอดรหัสสัญญาณแมนเชสเตอร์ดังรูปที่ 3.24
2. นำสัญญาณแมนเชสเตอร์ที่ดีมอดูเลตได้กับสัญญาณนาฬิกาที่กู้ได้มาเป็นอินพุตของวงจรถอดรหัสสัญญาณแมนเชสเตอร์
3. วัดสัญญาณเอาต์พุตของวงจรถอดรหัสสัญญาณแมนเชสเตอร์ซึ่งได้เป็นสัญญาณสเปกตรัมที่ Ch2 เทียบกับสัญญาณสเปกตรัมทางภาคส่งเป็น Ch1 ดังแสดงในรูป 4.2.3(ก)
4. วัดค่าสเปกตรัมของสัญญาณเอาต์พุต ดังแสดงในรูป 4.2.3(ข)
5. วัดค่าสเปกตรัมของสัญญาณเอาต์พุตโดยเครื่องสเปกตรัมอนาลิเซอร์ ดังแสดงในรูป 4.2.3(ค)




รูปที่ 4.2.3(ก) แสดงสัญญาณก่อนเข้ารหัสแมนเชสเตอร์ของทางภาคส่งเทียบกับสัญญาณที่ได้จากการถอดรหัสสัญญาณแมนเชสเตอร์ที่ภาครับ

Ch1 : สัญญาณก่อนเข้ารหัสแมนเชสเตอร์ของทางภาคส่ง

Ch2 : สัญญาณที่ได้จากการถอดรหัสสัญญาณแมนเชสเตอร์ที่ภาครับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.3(ข) รูปสัญญาณสเปกตรัมเทียบกับสเปกตรัมของสัญญาณสเปกตรัม

Ch1 : สัญญาณสเปกตรัม

ChM : สเปกตรัมของสัญญาณสเปกตรัม



รูปที่ 4.2.3(ค) สเปกตรัมของสัญญาณที่ถอดรหัสแมนเชสเตอร์


หลังจากถอดรหัสสัญญาณแมนเชสเตอร์จะได้เป็นสัญญาณสเปกตรัมเช่นเดียวกับทางภาคส่ง เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ในทางการค้า ซึ่งจะนำสัญญาณที่ได้ไปทำการถอดรหัสสัญญาณสเปกตรัมเพื่อให้ได้สัญญาณข้อมูลเดิมกลับคืนมา

4.2.4 วงจรสร้างสัญญาณรหัสแบบสุ่ม

เป็นวงจรที่ใช้สร้างรหัสแบบสุ่มให้ได้รหัสเดียวกับทางภาคส่งเพื่อการกู้สัญญาณข้อมูลเดิมกลับมา โดยใช้สัญญาณนาฬิกาที่กู้ได้ที่ทางภาครับเป็นสัญญาณที่เป็นตัวกำหนดความเร็วของสัญญาณรหัส

ขั้นตอนการทดลอง

1. ต่อวงจรสร้างสัญญาณรหัสในรูปที่ 3.25
2. นำสัญญาณนาฬิกาที่กู้ได้เป็นสัญญาณที่ป้อนให้กับวงจรสร้างสัญญาณรหัส
3. วัดสัญญาณเอาต์พุตที่เป็นสัญญาณรหัสที่สร้างขึ้นที่ Ch1 เทียบกับสัญญาณนาฬิกา Ch2 ดังแสดงในรูปที่ 4.2.4(ก)
4. วัดสัญญาณเอาต์พุตที่เป็นสัญญาณรหัสทางภาครับ Ch2 เทียบกับสัญญาณรหัสทางภาคส่งดังแสดงในรูปที่ 4.2.4(ก)




รูปที่ 4.2.4(ก) แสดงสัญญาณรหัสที่ภาครับสร้างได้เทียบกับสัญญาณนาฬิกาที่ภาครับ

Ch1 : สัญญาณรหัสที่ภาครับสร้างได้

Ch2 : สัญญาณนาฬิกาที่ภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.4(ข) แสดงสัญญาณรหัสทางภาคส่งเทียบกับสัญญาณรหัสทางภาครับ

Ch1 : สัญญาณรหัสทางภาคส่ง

Ch2 : สัญญาณรหัสทางภาครับ

สัญญาณรหัสที่สร้างได้ทางภาครับนั้นจะมีรหัสและความเร็วเท่ากับสัญญาณรหัสทางภาคส่งเพื่อที่จะนำสัญญาณรหัสนี้ไปถอดรหัสสัญญาณสเปกตรัมให้ ได้สัญญาณข้อมูลเดิมกลับคืนมา


#### 4.2.5 วงจรกู้สัญญาณข้อมูล

นำสัญญาณรหัสที่ภาครับสร้างขึ้นที่มีรหัสตรงกับภาคส่งมาเป็นสัญญาณอ้างอิงในการกู้สัญญาณข้อมูลเดิมกลับมาจากผ่านวงจร Exclusive-OR ได้ผลดังนี้

##### ขั้นตอนการทดลอง

1. ต่อวงจร กู้สัญญาณข้อมูลดังรูปที่ 3.26
2. ป้อนสัญญาณสเปกตรัมที่กู้ได้ และสัญญาณรหัสที่สร้างขึ้น เป็นอินพุตของวงจรกู้สัญญาณข้อมูล
3. วัดค่าสัญญาณรหัสที่ภาครับสร้างขึ้น Ch1 เทียบกับสัญญาณสเปกตรัมที่กู้ได้ที่ Ch2 เพื่อพิจารณาค่าเอาต์พุตที่ได้ ดังแสดงในรูปที่ 4.2.5(ก)
4. วัดค่าเอาต์พุตของวงจรซึ่งก็คือสัญญาณข้อมูลที่กู้ได้ทางภาครับเป็น Ch2 เทียบกับสัญญาณข้อมูลเดิมทางภาคส่ง ดังแสดงในรูปที่ 4.2.5(ข)
5. วัดสเปกตรัมของสัญญาณข้อมูลที่กู้ได้ ดังแสดงในรูปที่ 4.2.5(ค)
6. วัดสเปกตรัมของสัญญาณข้อมูลที่กู้ได้ทั้งแบนด์วิธด้วยเครื่องสเปกตรัมอานาไลเซอร์ ดังแสดงในรูปที่ 4.2.5(ง)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่4.2.5(ก) สัญญาณรหัสที่ภาครับเทียบกับสัญญาณสเปกสเปกตรัมที่ภาครับ

Ch1 : สัญญาณรหัสที่ภาครับ

Ch2 : สัญญาณสเปกสเปกตรัมที่ภาครับ




รูปที่4.2.5(ข) สัญญาณข้อมูลทางภาคส่งเทียบกับสัญญาณข้อมูลที่ภาครับกู้ได้


Ch1 : สัญญาณข้อมูลทางภาคส่ง

Ch2 : สัญญาณข้อมูลที่ภาครับกู้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.5(ค) สเปกตรัมของสัญญาณข้อมูลที่กู้มาได้



รูปที่ 4.2.5(ง) สเปกตรัมของสัญญาณข้อมูลที่กู้ได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2.6 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก

เมื่อทางภาครับทำการกู้สัญญาณข้อมูลเดิมกลับคืนมาได้แล้วซึ่งอยู่ในรูปของสัญญาณดิจิทัล จึงต้องนำสัญญาณข้อมูลที่กู้ได้นี้มาผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกเพื่อแปลงสัญญาณดิจิทัลที่กู้ได้เป็นสัญญาณอนาลอกเหมือนกับทางภาคส่ง ได้ผลดังนี้

##### ขั้นตอนการทดลอง

1. ต่อวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกดังรูปที่ 3.29
2. นำสัญญาณนาฬิกา 64 kHz ที่ภาครับสร้างได้มาหารความถี่ถึง 4 เท่า ได้สัญญาณนาฬิกา 16 kHz เป็นสัญญาณนาฬิกาของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก
3. ป้อนสัญญาณข้อมูลที่กู้มาได้ซึ่งเป็นสัญญาณดิจิทัลและสัญญาณนาฬิกา 16 kHz เป็นอินพุตให้กับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก
4. วัดสัญญาณเอาต์พุตที่ออกจากวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกที่ Ch2 เทียบกับสัญญาณอนาลอกอินพุตทางภาคส่งเป็น Ch1 ดังแสดงในรูปที่ 4.2.6(ก)
5. นำสัญญาณจากวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกไปผ่านวงจรกรองความถี่ต่ำผ่าน 3.4 kHz ที่มีผลตอบสนองทางความถี่ดังแสดงในตารางที่ 4.2 และรูปที่ 4.2.6(ข)
6. วัดสัญญาณเอาต์พุตที่ออกจากวงจรกรองความถี่ต่ำผ่านที่ Ch2 เทียบกับสัญญาณอนาลอกอินพุตทางภาคส่งเป็น Ch1 ดังแสดงในรูปที่ 4.2.6(ค)



รูปที่ 4.2.6(ก) สัญญาณที่ออกจากวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกเทียบกับสัญญาณอนาลอกอินพุตทางภาคส่ง

Ch1 : สัญญาณอนาลอกที่เป็นอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ Ch2 : สัญญาณอนาลอกที่กู้ได้นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงค่าอัตราขยายของวงจรกรองความถี่ต่ำผ่าน 3.4 kHz

| ความถี่(kHz) | อัตราขยาย(dB) |
|--------------|---------------|
| 0.1          | 4.506         |
| 0.2          | 4.506         |
| 0.3          | 4.506         |
| 0.5          | 4.506         |
| 0.7          | 4.402         |
| 0.8          | 4.297         |
| 0.9          | 4.297         |
| 1            | 4.297         |
| 1.5          | 4.297         |
| 2            | 3.75          |
| 2.1          | 3.637         |
| 2.3          | 3.522         |
| 2.5          | 3.29          |
| 2.6          | 3.02          |
| 2.8          | 2.54          |
| 3            | 2.28          |
| 3.1          | 2.01          |
| 3.2          | 1.87          |
| 3.3          | 1.73          |
| 3.4          | 1.44          |
| 3.5          | 1.14          |
| 3.6          | 0.98          |
| 3.7          | 0.51          |
| 3.8          | 0.34          |
| 3.9          | 0             |
| 4            | -0.175        |
| 4.1          | -0.035        |
| 4.3          | -0.915        |
| 4.5          | -1.31         |
| 4.8          | -2.16         |


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| ความถี่(kHz) | อัตราขยาย(dB) |
|--------------|---------------|
| 5            | -2.38         |
| 5.5          | -3.61         |
| 6            | -7.54         |
| 7            | -11.06        |
| 8            | -14.703       |
| 9            | -17.86        |
| 10           | -19.66        |
| 20           | -22.85        |
| 30           | -33.15        |
| 50           | -47.96        |
| 100          | -60           |

ตารางที่ 4.2 แสดงค่าอัตราขยายของวงจรกรองความถี่ต่ำผ่าน 3.4 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่าน



รูปที่ 4.2.6(ข)กราฟแสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำผ่าน 3.4 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.6(ค) สัญญาณเอาต์พุตที่ออกจากวงจรกรองความถี่ต่ำผ่าน

เทียบกับสัญญาณอนาล็อกอินพุตทางภาคส่ง

Ch1 : สัญญาณอนาล็อกอินพุตทางภาคส่ง


Ch2 : สัญญาณเอาต์พุตที่ออกจากวงจรกรองความถี่ต่ำผ่าน

4.2.7 การทดสอบการกู้สัญญาณอนาล็อกที่มีความถี่ต่าง ๆ เมื่อทดสอบกับระบบทั้งหมด

ขั้นตอนการทดลอง

1. ป้อนสัญญาณรูปไซน์ที่มีความถี่ต่าง ๆ กันที่ความถี่ตั้งแต่ 1kHz, 2kHz, 4kHz และ 10kHz ตามลำดับ เข้าไปในเครื่องรับส่งแบบสเปกตรัสเปกตรัม

2. ทำการวัดค่าสัญญาณที่ส่งไปเป็น Ch1 และที่ออกจากเครื่องรับส่งแบบสเปกตรัสเปกตรัมเมื่อผ่านทั้งระบบแล้ว (มีอัตราขยาย) เป็น Ch2 ดังรูปที่ 4.2.7(ก), รูปที่ 4.2.7(ข), รูปที่ 4.2.7(ค) และ รูปที่ 4.2.7(ง) ตามลำดับ




รูปที่ 4.2.7(ก) สัญญาณ ไซน์ความถี่ 1 kHz ที่กู้คืนได้ทางภาครับ

Ch1 : สัญญาณ ไซน์ความถี่ 1 kHz ที่ส่งมา

Ch2 : สัญญาณ ไซน์ความถี่ 1 kHz ที่กู้กลับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในห้องปฏิบัติการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตีแบบสื่อนานาชาติและต้องอิงอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.7(ข) สัญญาณ ไซน์ความถี่ 2 kHz ที่กู้คืนได้ทางภาครับ

Ch1 : สัญญาณ ไซน์ความถี่ 2 kHz ที่ส่งมา

Ch2 : สัญญาณ ไซน์ความถี่ 2 kHz ที่กู้กลับ




รูปที่ 4.2.7(ค) สัญญาณ ไซน์ความถี่ 4 kHz ที่กู้คืนได้ทางภาครับ

Ch1 : สัญญาณ ไซน์ความถี่ 4 kHz ที่ส่งมา

Ch2 : สัญญาณ ไซน์ความถี่ 4 kHz ที่กู้กลับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.7(ง) สัญญาณ ไซน์ความถี่ 10kHz ที่ถูกคืนได้ทางภาครับ

Ch1 : สัญญาณ ไซน์ความถี่ 10kHz ที่ส่งมา

Ch2 : สัญญาณ ไซน์ความถี่ 10kHz ที่ถูกกลับ

จะพบว่าการกู้สัญญาณ ไซน์ในทางภาครับที่ความถี่หลังจากความถี่คutoffไปแล้วจะทำการกู้ได้ยาก และถูกตัดออกที่ความถี่สูง

#### สรุปผลการทดลองทางภาครับ

สัญญาณที่รับมาได้จากทางภาคส่งนั้นจะถูกนำไปทำการคิมอดูเลตสัญญาณแบบไม่อาศัยคลื่นพาหะทำให้ได้สัญญาณรหัสแมนเชสเตอร์กลับคืนมา หลังจากนั้นนำสัญญาณนี้ไปทำการกู้สัญญาณนาฬิกาเพื่อใช้เป็นสัญญาณนาฬิกาทางภาครับที่ใช้ในการถอดรหัสสัญญาณแบบแมนเชสเตอร์ และทางภาครับจะสร้างสัญญาณรหัสขึ้นมาที่มีรหัสเหมือนฉบับทางภาคส่งเพื่อนำไปทำการถอดรหัสสัญญาณสเปกตรัมทำให้ได้รหัสสัญญาณข้อมูลเดิมที่เหมือนกับทางภาคส่งกลับคืนมาจากนั้นนำสัญญาณที่กู้ได้นี้มาผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกเพื่อให้ได้สัญญาณอนาลอกเช่นเดียวกับทางภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทวิจารณ์และสรุป

การทำโครงงานเรื่องเครื่องรับเครื่องส่งระบบสเปกตรัม ในส่วนแรกจะทำการศึกษาการทำงานของในสภาวะก่อน โดยมุ่งเน้นถึงหลักการทำงานของระบบสเปกตรัม ในส่วนที่สองนั้นจะศึกษาการทำงานของภาครับ โดยส่วนสำคัญคือการกู้สัญญาณนาฬิกาให้มีความถี่ตรงกับสัญญาณนาฬิกาทางภาคส่ง เพื่อใช้ในการทำให้สัญญาณรหัสที่สร้างขึ้นทางภาครับซึ่งโครโมโซมกับสัญญาณรหัสที่ใช้เข้ารหัสแบบสเปกตรัมทางภาคส่ง เพื่อการกู้ข้อมูลเดิมกลับคืนมาได้ ในการออกแบบวงจรในส่วนต่าง ๆ นั้นได้อาศัยวงจรพื้นฐานต่าง ๆ มาประกอบกันเป็นวงจรรวม วงจรในแต่ละส่วนนั้นบางวงจรมานำมาจากคู่มือการใช้งานไอซี และบางวงจรมันได้ออกแบบขึ้นมาให้เหมาะสมกับการใช้งาน ส่วนในการประกอบวงจรในแต่ละส่วนมีปัญหาบ้างเล็กน้อยแตกต่างกันไป โดยจะขอสรุปเป็นข้อเสนอแนะเพื่อเป็นประโยชน์แก่ผู้อ่านในแต่ละส่วนดังนี้

### 5.1 เครื่องส่ง

#### 5.1.1 วงจรขยายสัญญาณเสียง

เป็นวงจรที่ทำหน้าที่ขยายสัญญาณเสียงที่ผ่านไมโครโฟนมาและทำการ Offset สัญญาณที่ได้ให้อยู่เหนือระดับกราวด์เพื่อใช้เป็นอินพุตของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล วงจรนี้ใช้ Op-Amp เป็นส่วนประกอบของวงจรซึ่งได้ผลเป็นที่น่าพอใจ

#### 5.1.2 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

ไอซีที่ทำหน้าที่เป็นวงจรนี้คือเบอร์ MC3418 มีปัญหาในการออกแบบคือข้อจำกัดของบิตเรทที่มีอัตราได้เพียง 16 kbps เนื่องจากต้องพิจารณาความเร็วสัญญาณข้อมูลให้น้อยกว่าค่าความเร็วสัญญาณรหัสที่สร้างขึ้นหลายเท่าเพื่อความต่างกันของแบนด์วิธ จึงทำให้ไม่สามารถบ่อนความถี่เสียงสูง ๆ เข้าไปได้ คุณภาพเสียงจึงไม่ดีนัก

#### 5.1.3 วงจรสร้างสัญญาณนาฬิกา

เป็นวงจรที่ใช้ในการสร้างสัญญาณนาฬิกาเพื่อที่จะนำไปเป็นสัญญาณนาฬิกาที่ใช้ในภาคส่งมีความถี่ 64 kHz โดยสร้างจากการนำคริสตัลอสซิลเลเตอร์ที่ผลิตความถี่ 10.24 MHz มาผ่านวงจรหารความถี่ 160 เท่า วงจรนี้ให้ผลเป็นที่น่าพอใจ

#### 5.1.4 วงจรสร้างสัญญาณรหัสแบบสุ่ม

วงจรนี้เป็นวงจรที่ใช้หลักการทำงานของ Shift Register โดยใช้ D flip-flop ทำงานร่วมกันเมื่อให้ค่าเริ่มต้นกับวงจรถ้าหนึ่ง วงจรจะผลิตสัญญาณรหัสแบบสุ่มออกมา 15 บิตซ้ำกันไป ซึ่งสัญญาณนี้จะมีความเร็วเป็น 8 เท่าของสัญญาณข้อมูล เพื่อนำไปทำการเข้ารหัสสัญญาณแบบสเปกตรัมกับสัญญาณข้อมูลต่อไป วงจรนี้ให้ผลของสัญญาณรหัสที่ถูกต้องแม่นยำ

#### 5.1.5 วงจรเข้ารหัสสัญญาณแบบสเปกตรัม

วงจรนี้เป็นวงจรที่ทำการเข้ารหัสสัญญาณแบบสเปกตรัม โดยการนำสัญญาณข้อมูลไปทำการผ่านวงจร Exclusive-or กับสัญญาณรหัส จะทำให้สเปกตรัมของสัญญาณข้อมูลแผ่กว้างขึ้น การทำงานของวงจรมีหลักการง่ายและให้รหัสที่แม่นยำ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.6 วงจรเข้ารหัสสัญญาณแบบแมนเชสเตอร์

วงจรนี้เป็นวงจรที่นำสัญญาณที่ได้ทำการเข้ารหัสสัญญาณแบบสเปกตรัมไปทำการผ่านวงจรเข้ารหัสสัญญาณแบบแมนเชสเตอร์ โดยการนำสัญญาณที่ได้ทำการสเปกตรัมไปทำการผ่านวงจร Exclusive-or กับสัญญาณนาฬิกา เพื่อนำสัญญาณนี้ไปคู่สัญญาณนาฬิกาที่ภาครับ การทำงานของวงจรนี้มีหลักการง่ายและให้รหัสที่แม่นยำ เพื่อการคู่สัญญาณนาฬิกาที่ภาครับได้อย่างแม่นยำ

### 5.1.7 วงจรปรับระดับสัญญาณ

วงจรนี้เป็นวงจรที่ทำการปรับระดับสัญญาณ เนื่องจากสัญญาณขาออกของวงจรประเภท TTL จะมีระดับ Logic 1,0 เป็นสัญญาณ +5V และ Ground ตามลำดับ แต่ในการส่งสัญญาณแบบ BPSK นั้นสัญญาณที่จะนำมาถอดสัญญาณพาหะจะต้องมีความต่างของระดับสัญญาณ Logic 1,0 เป็น +V และ -V ตามลำดับ วงจรนี้ใช้ Op-Amp เป็นตัวเปรียบเทียบระดับแรงดันเพื่อให้เอาต์พุตออกมามี 2 ระดับ มีการทำงานง่ายและสามารถปรับระดับแรงดันเอาต์พุตได้ตามต้องการ ซึ่งได้ผลการทดลองอย่างถูกต้อง

### 5.1.8 วงจรสร้างสัญญาณพาหะ 512 kHz

วงจรนี้ได้อาศัยการทำงานของเฟสล็อกคูล์ โดยการทำการควบคุมความถี่สัญญาณนาฬิกา 64 kHz เป็น 512 kHz โดยหลักการการทำงานของวงจรนี้อยู่ที่การล็อกความถี่ของเฟสดีเทกเตอร์ที่แม่นยำ และการกรองความถี่ให้ได้สัญญาณรูปไซน์ควรรอบแบบวงจรกรองความถี่แถบผ่านให้มีคุณภาพที่ดี วงจรนี้มีปัญหาบ้างเล็กน้อยตรงส่วนวงจรกรองความถี่แถบผ่านต้องทำการปรับคุณลักษณะของวงจรกรองความถี่แถบผ่านให้กรองได้สัญญาณรูปไซน์ที่สวยงาม

### 5.1.9 วงจรมอดูเลตสัญญาณแบบ BPSK

เป็นวงจรที่นำสัญญาณแมนเชสเตอร์มอดูเลตสัญญาณแบบ BPSK ก่อนส่งไปยังสายโคแอกเซียล ซึ่งเป็นการมอดูเลตสัญญาณดิจิทัลทางแอส โดยเฟสของสัญญาณพาหะจะเปลี่ยนไปตามรหัสดิจิทัลที่เข้ามา ใช้การทำงานของอนาล็อกสวิทช์จึงไม่มีผลของขนาดของสัญญาณมาเกี่ยวข้อง เป็นวงจรที่ทำงานได้ดีเป็นที่น่าพอใจ

### 5.1.10 วงจรรวมสัญญาณ

เป็นวงจรที่ทำการรวมสัญญาณ BPSK กับสัญญาณพาหะก่อนส่งออกไปที่สายโคแอกเซียล เพื่อทำการดีมอดูเลตแบบไม่อาศัยคลื่นพาหะที่ภาครับ วงจรนี้ใช้การทำงานของ Op-Amp ซึ่งให้ผลเป็นที่น่าพอใจ

## 5.2 ภาครับ

### 5.2.1 ภาคการดีมอดูเลตสัญญาณ BPSK

ในส่วนนี้ตะทำการดีมอดูเลตสัญญาณที่ส่งมาโดยการใช้หลักการดีมอดูเลตสัญญาณแบบไม่อาศัยคลื่นพาหะ โดยนำสัญญาณที่รับได้ดังกล่าวมาผ่านวงจรยกกำลังสอง โดยสัญญาณที่ผ่านวงจรยกกำลังสองจะอยู่ในรูปของสัญญาณดิจิทัลที่มีความถี่สูงขี้อยู่ จากนั้นสามารถตัดส่วนความถี่สูงออกไปได้โดยการนำไปผ่านวงจรขยายสัญญาณ แล้วนำสัญญาณที่ได้ไปทำการปรับระดับแรงดัน จะได้สัญญาณดิจิทัลกลับคืนมาจากการใช้การทำงานของวงจรที่กล่าวมาข้างต้น จะพบปัญหาบ้างเล็กน้อยคือจากวงจรปรับระดับแรงดันต้อง

ทำการออกแบบให้พิจารณาค่าสัญญาณดิจิตอลให้ได้แม่นยำและตัดส่วนความถี่สูงที่ไม่ต้องการออกไปให้ได้ ซึ่งในการออกแบบให้ละเอียดและรอบคอบจะแก้ปัญหาดังส่วนนี้ออกไปได้ ทำให้การทำงานของวงจรส่วนนี้เป็นที่น่าพอใจ

### 5.2.2 วงจรกั้วสัญญาณนาฬิกา

เป็นวงจรที่ใช้หลักการกั้วสัญญาณนาฬิกาจากรหัสแมนเชสเตอร์ ซึ่งหัวใจสำคัญของการกั้วสัญญาณนาฬิกาอยู่ที่วงจร โมโนสเตเบิลซึ่งทำหน้าที่กำเนิดสัญญาณนาฬิกา ปัญหาการทำงานของวงจรอยู่ที่ เมื่อใดก็ตามที่เกิดการกระชากของแรงดันไฟจะทำให้สัญญาณนาฬิกาที่กั้วได้เกิดการกลับเฟส 180 องศาซึ่งมีผลให้การทำงานของวงจรดิจิตอลทางภาครับผิดพลาด ซึ่งต้องทำการปรับแต่งสัญญาณที่ติมอดูเลตได้และทำการปรับค่าความต้านทานของวงจร โมโนสเตเบิลให้เหมาะสม

### 5.2.3 วงจรถอดรหัสสัญญาณแมนเชสเตอร์

เมื่อเราทำการติมอดูเลตสัญญาณแมนเชสเตอร์ และกั้วสัญญาณนาฬิกาได้แล้ว จึงนำสัญญาณทั้งสองมาผ่านวงจรถอดรหัสสัญญาณแมนเชสเตอร์ โดยการนำไปผ่านวงจร D flip-flop ที่ทำงานง่ายและให้ผลแม่นยำ ซึ่งวงจรนี้จะมีส่วนอยู่ในวงจรกั้วสัญญาณนาฬิกาจึงให้ผลเป็นที่น่าสนใจ

### 5.2.4 วงจรสร้างสัญญาณรหัสแบบคู่

เป็นวงจรที่ใช้สร้างสัญญาณรหัสให้ได้รับรหัสเดียวกับทางภาคส่งเพื่อใช้ในการกั้วสัญญาณข้อมูลเดิมกลับคืนมาโดยใช้สัญญาณนาฬิกาที่กั้วได้ที่ทางภาครับเป็นสัญญาณที่เป็นตัวกำหนดความเร็วของสัญญาณรหัส วงจรนี้ถ้าในส่วนการกั้วสัญญาณนาฬิกาไม่มีปัญหาอะไรก็จะทำงานได้ดี วงจรนี้ให้ผลเป็นที่น่าสนใจ

### 5.2.5 วงจรกั้วสัญญาณข้อมูล

นำสัญญาณรหัสที่ทางภาครับสร้างขึ้นที่มีรหัสตรงกับทางภาคส่งมาเป็นสัญญาณอ้างอิงในการกั้วสัญญาณข้อมูลเดิมกลับคืนมา โดยการผ่านวงจร Exclusive-or สัญญาณข้อมูลที่กั้วได้นั้นให้ผลเป็นที่น่าสนใจ และมีรหัสที่ตรงกันกับทางภาคส่ง

### 5.2.6 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

ไอซีที่ทำหน้าที่เป็นวงจรนี้คือเบอร์ MC3418 มีปัญหาในการออกแบบคือข้อจำกัดของบิตเรททำให้สัญญาณอนาล็อกที่กั้วได้อยู่ในความถี่ที่จำกัด และสัญญาณที่ได้ยังไม่สวยงามจึงต้องผ่านวงจรกรองความถี่ต่ำผ่านอีกครั้งเพื่อการปรับแต่งสัญญาณ ซึ่งได้ผลเป็นที่น่าสนใจ

### 5.2.7 วงจรขยายสัญญาณ

เป็นวงจรที่เอาสัญญาณที่ผ่านวงจรกรองความถี่ต่ำผ่านมาขยายสัญญาณก่อนออกจากลำโพง ซึ่งให้ผลเป็นที่น่าสนใจ

## 5.3 การประยุกต์ใช้งาน

โดยภาพรวมของระบบรับส่งสัญญาณแบบสเปคตรัมในกระบวนการมอดูเลตเป็นการมอดูเลตสัญญาณดิจิตอลโดยใช้การเปลี่ยนแปลงเฟสของคลื่นพาหะ ซึ่งพบว่าการมอดูเลตแบบนี้มีภูมิคุ้มกันต่อสัญญาณรบกวน และทำการส่งได้อย่างแม่นยำ เพราะไม่มีอิทธิพลของแอมพลิจูดและความถี่

ในส่วนการทำงานของระบบรับส่งสัญญาณแบบสเปกตรัมมีข้อดีในส่วนความสามารถที่เครื่องรับเครื่องอื่นไม่สามารถรับสัญญาณได้ ซึ่งเป็นระบบที่ถูกออกแบบให้เครื่องรับใด ๆ สามารถที่จะแยกข้อมูลข่าวสารออกมาได้ยากมาก จากการที่สัญญาณจะมีการกระจายไปทั่วแบนด์วิธอย่างไม่เป็นระเบียบ ดังนั้นเครื่องรับใด ๆ ที่ไม่มีการซิงโครไนซ์ของสัญญาณรหัสก็จะไม่สามารถรับสัญญาณได้นั่นเอง ดังนั้นระบบนี้สามารถพัฒนาต่อไปได้หลายทางโดยการส่งสัญญาณเป็นเสียงผ่านวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลและใช้งานได้จริงในระบบการสื่อสารเคลื่อนที่แบบซีดีเอ็มเอ ซึ่งมีการเข้าถึงช่องสัญญาณร่วมกันได้หลายช่องสัญญาณ เป็นระบบที่มีประสิทธิภาพและเหมาะสมกับการพัฒนาของเทคโนโลยีในอนาคต

#### 5.4 ข้อเสนอแนะ


ในการออกแบบและสร้างเครื่องรับส่งแบบสเปกตรัมสามารถนำไปใช้งานได้จริงในระบบการสื่อสารเคลื่อนที่แบบซีดีเอ็มเอโดยทำการเลือกย่านความถี่ที่ใช้งานได้จากการเปลี่ยนความถี่พาหะที่ภาคส่งและยังกำหนดความเร็วของสัญญาณข้อมูลที่นำมาเข้ารหัสกันได้จากข้อกำหนดความเร็วของสัญญาณนาฬิกาที่สร้างขึ้น นอกจากนี้ประสิทธิภาพของเครื่องรับส่งแบบสเปกตรัมยังเพิ่มได้จากการเพิ่มจำนวนบิตของสัญญาณรหัสซึ่งทำให้สเปกตรัมของสัญญาณข้อมูลแผ่กว้างขึ้นหลังจากการเข้ารหัสกับสัญญาณรหัส ซึ่งจะเกิดการเป็นความลับของข้อมูลมากขึ้นเนื่องจากเครื่องรับเครื่องอื่นจะถอดรหัสสัญญาณข้อมูลนี้ได้ยากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาคผนวก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปแสดงแผนผังการทำงานของเครื่องส่ง




รูปวงจรรวมเครื่องส่ง ส่วนที่ 1




รูป วงจรรวมเครื่องส่ง ส่วนที่ 2



รูปแสดงแผนผังการทำงานของเครื่องรับ



รูปวงจรรวมเครื่องรับ ส่วนที่ 1



รูปวงจรรวมเครื่องรับ ส่วนที่ 2

## High-Speed CMOS Logic Phase-Locked-Loop with VCO

### Features

- Operating Frequency Range
  - Up to 18MHz (Typ) at  $V_{CC} = 5V$
  - Minimum Center Frequency of 12MHz at  $V_{CC} = 4.5V$
- Choice of Three Phase Comparators
  - EXCLUSIVE-OR
  - Edge-Triggered JK Flip-Flop
  - Edge-Triggered RS Flip-Flop
- Excellent VCO Frequency Linearity
- VCO-Inhibit Control for ON/OFF Keying and for Low Standby Power Consumption
- Minimal Frequency Drift
- Operating Power Supply Voltage Range
  - VCO Section . . . . . 3V to 6V
  - Digital Section . . . . . 2V to 6V
- Fanout (Over Temperature Range)
  - Standard Outputs . . . . . 10 LSTTL Loads
  - Bus Driver Outputs . . . . . 15 LSTTL Loads
- Wide Operating Temperature Range . . . -55°C to 125°C
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- HC Types
  - 2V to 6V Operation
  - High Noise Immunity:  $N_{IL} = 30\%$ ,  $N_{IH} = 30\%$  of  $V_{CC}$  at  $V_{CC} = 5V$
- HCT Types
  - 4.5V to 5.5V Operation
  - Direct LSTTL Input Logic Compatibility,  $V_{IL} = 0.8V$  (Max),  $V_{IH} = 2V$  (Min)
  - CMOS Input Compatibility,  $I_L \leq 1\mu A$  at  $V_{OL}$ ,  $V_{OH}$

### Description

The 'HC4046A and 'HCT4046A are high-speed silicon-gate CMOS devices that are pin compatible with the CD4046B of the "4000B" series. They are specified in compliance with JEDEC standard number 7.

The 'HC4046A and 'HCT4046A are phase-locked-loop circuits that contain a linear voltage-controlled oscillator (VCO) and three different phase comparators (PC1, PC2 and PC3). A signal input and a comparator input are common to each comparator.

The signal input can be directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. A self-bias input circuit keeps small voltage signals within the linear region of the input amplifiers. With a passive low-pass filter, the 4046A forms a second-order loop PLL. The excellent VCO linearity is achieved by the use of linear op-amp techniques.

### Ordering Information

| PART NUMBER     | TEMP. RANGE (°C) | PACKAGE      |
|-----------------|------------------|--------------|
| CD54HC4046AF    | -55 to 125       | 16 Ld CERDIP |
| CD54HC4046AF3A  | -55 to 125       | 16 Ld CERDIP |
| CD74HC4046AE    | -55 to 125       | 16 Ld PDIP   |
| CD74HC4046AM    | -55 to 125       | 16 Ld SOIC   |
| CD54HCT4046AF3A | -55 to 125       | 16 Ld CERDIP |
| CD74HCT4046AE   | -55 to 125       | 16 Ld PDIP   |
| CD74HCT4046AM   | -55 to 125       | 16 Ld SOIC   |

#### NOTES:

1. When ordering, use the entire part number. Add the suffix 96 to obtain the variant in the tape and reel.
2. Wafer and die for this part number is available which meets all electrical specifications. Please contact your local TI sales office or customer service for ordering information.


### Applications

- FM Modulation and Demodulation
- Frequency Synthesis and Multiplication
- Frequency Discrimination
- Tone Decoding
- Data Synchronization and Conditioning
- Voltage-to-Frequency Conversion
- Motor-Speed Control


## CD54/74HC4046A, CD54/74HCT4046A

### Pinout

CD54HC4046A, CD54HCT4046A (CERDIP)  
 CD74HC4046A, CD74HCT4046A (PDIP, SOIC)  
 TOP VIEW



### Functional Diagram



### Pin Descriptions

| PIN NUMBER | SYMBOL         | NAME AND FUNCTION             |
|------------|----------------|-------------------------------|
| 1          | PCPOUT         | Phase Comparator Pulse Output |
| 2          | PC1OUT         | Phase Comparator 1 Output     |
| 3          | COMPIN         | Comparator Input              |
| 4          | VCOOUT         | VCO Output                    |
| 5          | INH            | Inhibit Input                 |
| 6          | C1A            | Capacitor C1 Connection A     |
| 7          | C1B            | Capacitor C1 Connection B     |
| 8          | GND            | Ground (0V)                   |
| 9          | VCOIN          | VCO Input                     |
| 10         | DEMOUT         | Demodulator Output            |
| 11         | R <sub>1</sub> | Resistor R1 Connection        |
| 12         | R <sub>2</sub> | Resistor R2 Connection        |
| 13         | PC2OUT         | Phase Comparator 2 Output     |
| 14         | SIGIN          | Signal Input                  |
| 15         | PC3OUT         | Phase Comparator 3 Output     |
| 16         | VCC            | Positive Supply Voltage       |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาต  
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC4046A, CD54/74HCT4046A




FIGURE 1. LOGIC DIAGRAM

General Description

VCO

The VCO requires one external capacitor C1 (between C1A and C1B) and one external resistor R1 (between R1 and GND) or two external resistors R1 and R2 (between R1 and GND, and R2 and GND). Resistor R1 and capacitor C1 determine the frequency range of the VCO. Resistor R2 enables the VCO to have a frequency offset if required. See logic diagram, Figure 1.

The high input impedance of the VCO simplifies the design of low-pass filters by giving the designer a wide choice of resistor/capacitor ranges. In order not to load the low-pass filter, a demodulator output of the VCO input voltage is provided at pin 10 (DEMOUT). In contrast to conventional techniques where the DEMOUT voltage is one threshold voltage lower than the VCC input voltage, here the DEMOUT voltage equals that of the VCO input. If DEMOUT is used, a load resistor (RS) should be connected from DEMOUT to GND; if unused, DEMOUT should be left open. The VCO output (VCOOUT) can be connected directly to the comparator input (COMPIN), or connected via a frequency-divider. The VCO output signal has a guaranteed duty factor of 50%. A LOW level at the inhibit input (INH) enables the VCO and demodulator, while a HIGH level turns both off to minimize standby power consumption.

Phase Comparators

The signal input (SIGIN) can be directly coupled to the self-biasing amplifier at pin 14, provided that the signal swing is between the standard HC family input logic levels. Capacitive coupling is required for signals with smaller swings.

Phase Comparator 1 (PC1)

This is an Exclusive-OR network. The signal and comparator input frequencies (fi) must have a 50% duty factor to obtain the maximum locking range. The transfer characteristic of PC1, assuming ripple (fr = 2fi) is suppressed, is:

$$V_{DEMOUT} = (V_{CC}/\pi) (\phi_{SIGIN} - \phi_{COMPIN})$$

where VDEMOUT is the demodulator output at pin 10; VPC1OUT = VPC1OUT (via low-pass filter).

The average output voltage from PC1, fed to the VCO input via the low-pass filter and seen at the demodulator output at pin 10 (VDEMOUT), is the resultant of the phase differences of signals (SIGIN) and the comparator input (COMPIN) as shown in Figure 2. The average of VDEM is equal to 1/2 VCC when there is no signal or noise at SIGIN, and with this input the VCO oscillates at the center frequency (fo). Typical waveforms for the PC1 loop locked at fo are shown in Figure 3.

## CD54/74HC4046A, CD54/74HCT4046A

The frequency capture range ( $2f_C$ ) is defined as the frequency range of input signals on which the PLL will lock if it was initially out-of-lock. The frequency lock range ( $2f_L$ ) is defined as the frequency range of input signals on which the loop will stay locked if it was initially in lock. The capture range is smaller or equal to the lock range.

With PC1, the capture range depends on the low-pass filter characteristics and can be made as large as the lock range. This configuration retains lock behavior even with very noisy input signals. Typical of this type of phase comparator is that it can lock to input frequencies close to the harmonics of the VCO center frequency.




FIGURE 2. PHASE COMPARATOR 1: AVERAGE OUTPUT VOLTAGE vs INPUT PHASE DIFFERENCE:  
 $V_{DEMOUT} = V_{PC1OUT} = (V_{CC}/\pi) (\phi_{SIGIN} - \phi_{COMPIN})$ ;  $\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN})$




FIGURE 3. TYPICAL WAVEFORMS FOR PLL USING PHASE COMPARATOR 1, LOOP LOCKED AT  $f_0$

### Phase Comparator 2 (PC2)

This is a positive edge-triggered phase and frequency detector. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of  $SIG_{IN}$  and  $COMP_{IN}$  are not important. PC2 comprises two D-type flip-flops, control-gating and a three-state output stage. The circuit functions as an up-down counter (Figure 1) where  $SIG_{IN}$  causes an up-count and  $COMP_{IN}$  a down-count. The transfer function of PC2, assuming ripple ( $f_r = f_i$ ) is suppressed, is:

$V_{DEMOUT} = (V_{CC}/4\pi) (\phi_{SIGIN} - \phi_{COMPIN})$  where  $V_{DEMOUT}$  is the demodulator output at pin 10;  $V_{DEMOUT} = V_{PC2OUT}$  (via low-pass filter).

The average output voltage from PC2, fed to the VCO via the low-pass filter and seen at the demodulator output at pin 10 ( $V_{DEMOUT}$ ), is the resultant of the phase differences of  $SIG_{IN}$  and  $COMP_{IN}$  as shown in Figure 4. Typical waveforms for the PC2 loop locked at  $f_0$  are shown in Figure 5.




FIGURE 4. PHASE COMPARATOR 2: AVERAGE OUTPUT VOLTAGE vs INPUT PHASE DIFFERENCE:  
 $V_{DEMOUT} = V_{PC2OUT} = (V_{CC}/4\pi) (\phi_{SIGIN} - \phi_{COMPIN})$ ;  $\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN})$




FIGURE 5. TYPICAL WAVEFORMS FOR PLL USING PHASE COMPARATOR 2, LOOP LOCKED AT  $f_0$

When the frequencies of  $SIG_{IN}$  and  $COMP_{IN}$  are equal but the phase of  $SIG_{IN}$  leads that of  $COMP_{IN}$ , the p-type output driver at  $PC2_{OUT}$  is held "ON" for a time corresponding to the phase difference ( $\phi_{DEMOUT}$ ). When the phase of  $SIG_{IN}$  lags that of  $COMP_{IN}$ , the n-type driver is held "ON".

When the frequency of  $SIG_{IN}$  is higher than that of  $COMP_{IN}$ , the p-type output driver is held "ON" for most of the input signal cycle time, and for the remainder of the cycle both n- and p-type drivers are "OFF" (three-state). If the  $SIG_{IN}$  frequency is lower than the  $COMP_{IN}$  frequency, then it is the n-type driver that is held "ON" for most of the cycle. Subsequently, the voltage at the capacitor (C2) of the low-pass filter connected to  $PC2_{OUT}$  varies until the signal and comparator inputs are equal in both phase and frequency. At this stable

## CD54/74HC4046A, CD54/74HCT4046A

point the voltage on C2 remains constant as the PC2 output is in three-state and the VCO input at pin 9 is a high impedance. Also in this condition, the signal at the phase comparator pulse output (PCP<sub>OUT</sub>) is a HIGH level and so can be used for indicating a locked condition.

Thus, for PC2, no phase difference exists between SIG<sub>IN</sub> and COMP<sub>IN</sub> over the full frequency range of the VCO. Moreover, the power dissipation due to the low-pass filter is reduced because both p- and n-type drivers are "OFF" for most of the signal input cycle. It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range and is independent of the low-pass filter. With no signal present at SIG<sub>IN</sub>, the VCO adjusts, via PC2, to its lowest frequency.

### Phase Comparator 3 (PC3)

This is a positive edge-triggered sequential phase detector using an RS-type flip-flop. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG<sub>IN</sub> and COMP<sub>IN</sub> are not important. The transfer characteristic of PC3, assuming ripple ( $f_r = f_i$ ) is suppressed, is:

$V_{DEMOUT} = (V_{CC}/2\pi) (f_{SIGIN} - f_{COMPIN})$  where  $V_{DEMOUT}$  is the demodulator output at pin 10;  $V_{PC3OUT} = V_{PC3OUT}$  (via low-pass filter).

The average output from PC3, fed to the VCO via the low-pass filter and seen at the demodulator at pin 10 ( $V_{DEMOUT}$ ), is the resultant of the phase differences of SIG<sub>IN</sub> and COMP<sub>IN</sub> as shown in Figure 6. Typical waveforms for the PC3 loop locked at  $f_0$  are shown in Figure 7.

The phase-to-output response characteristic of PC3 (Figure 6) differs from that of PC2 in that the phase angle between SIG<sub>IN</sub> and COMP<sub>IN</sub> varies between 0° and 360° and is 180° at the center frequency. Also PC3 gives a greater voltage swing than PC2 for input phase differences but as a consequence the ripple content of the VCO input signal is higher. With no signal present at SIG<sub>IN</sub>, the VCO adjusts, via PC3, to its highest frequency.

The only difference between the HC and HCT versions is the input level specification of the INH input. This input disables the VCO section. The comparator's sections are identical, so that there is no difference in the SIG<sub>IN</sub> (pin 14) or COMP<sub>IN</sub> (pin 3) inputs between the HC and the HCT versions.




FIGURE 6. PHASE COMPARATOR 3: AVERAGE OUTPUT VOLTAGE vs INPUT PHASE DIFFERENCE:  
 $V_{DEMOUT} = V_{PC3OUT} = (V_{CC}/2\pi) (\phi_{SIGIN} - \phi_{COMPIN})$ ;  $\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN})$




FIGURE 7. TYPICAL WAVEFORMS FOR PLL USING PHASE COMPARATOR 3, LOOP LOCKED AT  $f_0$

**High Speed CMOS Logic  
Dual 4-Stage Static Shift Register**

**Features**

- Maximum Frequency, Typically 60MHz  
C<sub>L</sub> = 15pF, V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C
- Positive-Edge Clocking
- Overriding Reset
- Buffered Inputs and Outputs
- Fanout (Over Temperature Range)
  - Standard Outputs . . . . . 10 LSTTL Loads
  - Bus Driver Outputs . . . . . 15 LSTTL Loads
- Wide Operating Temperature Range . . . -55°C to 125°C
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- HC Types
  - 2V to 6V Operation
  - High Noise Immunity: N<sub>IL</sub> = 30%, N<sub>IH</sub> = 30% of V<sub>CC</sub> at V<sub>CC</sub> = 5V

**Description**

The 'HC4015 consists of two identical, independent, 4-stage serial-input/parallel-output registers. Each register has independent Clock (CP) and Reset (MR) inputs as well as a single serial Data input. "Q" outputs are available from each of the four stages on both registers. All register stages are D-type, master-slave flip-flops. The logic level present at the Data input is transferred into the first register stage and shifted over one stage at each positive-going clock transition. Resetting of all stages is accomplished by a high level on the reset line.

The device can drive up to 10 low power Schottky equivalent loads. The 'HC4015 is an enhanced version of equivalent CMOS types.

**Ordering Information**


| PART NUMBER   | TEMP. RANGE (°C) | PACKAGE      |
|---------------|------------------|--------------|
| CD54HC4015F3A | -55 to 125       | 16 Ld CERDIP |
| CD74HC4015E   | -55 to 125       | 16 Ld PDIP   |

**NOTES:**

1. When ordering, use the entire part number. Add the suffix 96 to obtain the variant in the tape and reel.
2. Wafer or die for this part number is available which meets all electrical specifications. Please contact your local TI sales office or customer service for ordering information.

**Pinout**


CD54HC4015  
(CERDIP)  
CD74HC4015  
(PDIP)  
TOP VIEW



CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures. Copyright © 2000, Texas Instruments Incorporated

CD54/74HC4015

Functional Diagram



TRUTH TABLE

| INPUTS |   |   | OUTPUTS        |                |                |                |
|--------|---|---|----------------|----------------|----------------|----------------|
| CP     | D | R | Q <sub>0</sub> | Q <sub>1</sub> | Q <sub>2</sub> | Q <sub>3</sub> |
| ↑      | l | L | L              | q <sub>0</sub> | q <sub>1</sub> | q <sub>2</sub> |
| ↑      | h | L | H              | q <sub>0</sub> | q <sub>1</sub> | q <sub>2</sub> |
| ↓      | X | L | q <sub>0</sub> | q <sub>1</sub> | q <sub>2</sub> | q <sub>3</sub> |
| X      | X | H | L              | L              | L              | L              |

NOTES:

H = High Voltage Level

h = High Voltage Level One Set-up Time Prior to the Low to High Clock Transition

L = Low Voltage Level

l = Low Voltage Level One Set-up Time Prior to the Low to High Clock Transition

X = Don't Care.

↑ = Low to High Clock Transition

↓ = High to Low Clock Transition

q<sub>n</sub> = Lower case letters indicate the state of the referenced output one set-up time prior to the Low to High clock transition.

# CD54/74HC4015

## Absolute Maximum Ratings

|  |             |
|--|-------------|
| DC Supply Voltage, $V_{CC}$                              | -0.5V to 7V |
| DC Input Diode Current, $I_{IK}$                         |             |
| For $V_I < -0.5V$ or $V_I > V_{CC} + 0.5V$               | ±120mA      |
| DC Output Diode Current, $I_{OK}$                        |             |
| For $V_O < -0.5V$ or $V_O > V_{CC} + 0.5V$               | ±120mA      |
| DC Output Source or Sink Current per Output Pin, $I_{O}$ |             |
| For $V_O > -0.5V$ or $V_O < V_{CC} + 0.5V$               | ±125mA      |
| DC $V_{CC}$ or Ground Current, $I_{CC}$                  | ±150mA      |

## Thermal Information

|  |                      |
|--|----------------------|
| Thermal Resistance (Typical, Note 3)     | $\theta_{JA}$ (°C/W) |
| PDIP Package                             | 90                   |
| Maximum Junction Temperature             | 150°C                |
| Maximum Storage Temperature Range        | -65°C to 150°C       |
| Maximum Lead Temperature (Soldering 10s) | 300°C                |
| (SOIC - Lead Tips Only)                  |                      |

## Operating Conditions

|  |                |
|--|----------------|
| Temperature Range, $T_A$               | -55°C to 125°C |
| Supply Voltage Range, $V_{CC}$         |                |
| HC Types                               | 2V to 6V       |
| DC Input or Output Voltage, $V_I, V_O$ | 0V to $V_{CC}$ |
| Input Rise and Fall Time               |                |
| 2V                                     | 1000ns (Max)   |
| 4.5V                                   | 500ns (Max)    |
| 6V                                     | 400ns (Max)    |

**CAUTION:** Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

- $\theta_{JA}$  is measured with the component mounted on an evaluation PC board in free air.

## DC Electrical Specifications

| PARAMETER                               | SYMBOL   | TEST CONDITIONS      |            | $V_{CC}$ (V) | 25°C |     |      | -40°C TO 85°C |      | -55°C TO 125°C |      | UNITS |
|---|----------|----------------------|------------|--------------|------|-----|------|---------------|------|----------------|------|-------|
|   |          | $V_I$ (V)            | $I_O$ (mA) |              | MIN  | TYP | MAX  | MIN           | MAX  | MIN            | MAX  |       |
| High Level Input Voltage                | $V_{IH}$ | -                    | -          | 2            | 1.5  | -   | -    | 1.5           | -    | 1.5            | -    | V     |
|   |          | -                    | -          | 4.5          | 3.15 | -   | -    | 3.15          | -    | 3.15           | -    | V     |
|   |          | -                    | -          | 6            | 4.2  | -   | -    | 4.2           | -    | 4.2            | -    | V     |
| Low Level Input Voltage                 | $V_{IL}$ | -                    | -          | 2            | -    | -   | 0.5  | -             | 0.5  | -              | 0.5  | V     |
|   |          | -                    | -          | 4.5          | -    | -   | 1.35 | -             | 1.35 | -              | 1.35 | V     |
|   |          | -                    | -          | 6            | -    | -   | 1.8  | -             | 1.8  | -              | 1.8  | V     |
| High Level Output Voltage<br>CMOS Loads | $V_{OH}$ | $V_{IH}$ or $V_{IL}$ | -0.02      | 2            | 1.9  | -   | -    | 1.9           | -    | 1.9            | -    | V     |
|   |          |                      | -0.02      | 4.5          | 4.4  | -   | -    | 4.4           | -    | 4.4            | -    | V     |
|   |          |                      | -0.02      | 6            | 5.9  | -   | -    | 5.9           | -    | 5.9            | -    | V     |
| High Level Output Voltage<br>TTL Loads  | $V_{OH}$ | $V_{IH}$ or $V_{IL}$ | -          | 2            | -    | -   | -    | -             | -    | -              | -    | V     |
|   |          |                      | -          | 4.5          | 3.98 | -   | -    | 3.84          | -    | 3.7            | -    | V     |
|   |          |                      | -          | 6            | 5.48 | -   | -    | 5.34          | -    | 5.2            | -    | V     |
| Low Level Output Voltage<br>CMOS Loads  | $V_{OL}$ | $V_{IH}$ or $V_{IL}$ | 0.02       | 2            | -    | -   | 0.1  | -             | 0.1  | -              | 0.1  | V     |
|   |          |                      | 0.02       | 4.5          | -    | -   | 0.1  | -             | 0.1  | -              | 0.1  | V     |
|   |          |                      | 0.02       | 6            | -    | -   | 0.1  | -             | 0.1  | -              | 0.1  | V     |
| Low Level Output Voltage<br>TTL Loads   | $V_{OL}$ | $V_{IH}$ or $V_{IL}$ | -          | 2            | -    | -   | -    | -             | -    | -              | -    | V     |
|   |          |                      | -          | 4.5          | -    | -   | 0.26 | -             | 0.33 | -              | 0.4  | V     |
|   |          |                      | -          | 6            | -    | -   | 0.26 | -             | 0.33 | -              | 0.4  | V     |
| Input Leakage Current                   | $I_I$    | $V_{CC}$ or GND      | -          | 6            | -    | -   | ±0.1 | -             | ±1   | -              | ±1   | µA    |
| Quiescent Device Current                | $I_{CC}$ | $V_{CC}$ or GND      | 0          | 6            | -    | -   | 8    | -             | 80   | -              | 160  | µA    |

NOTE: For dual-supply systems theoretical worst case ( $V_I = 2.4V, V_{CC} = 5.5V$ ) specification is 1.8mA.

## CD54/74HC4015

### Prerequisite for Switching Specifications

| PARAMETER                  | SYMBOL                              | V <sub>CC</sub> (V) | 25°C |     | -40°C TO 85°C |     | -55°C TO 125°C |     | UNITS |
|----------------------------|-------------------------------------|---------------------|------|-----|---------------|-----|----------------|-----|-------|
|                            |                                     |                     | MIN  | MAX | MIN           | MAX | MIN            | MAX |       |
| Maximum Clock Frequency    | f <sub>MAX</sub>                    | 2                   | 6    | -   | 5             | -   | 4              | -   | MHz   |
|                            |                                     | 4.5                 | 30   | -   | 24            | -   | 20             | -   | MHz   |
|                            |                                     | 6                   | 35   | -   | 28            | -   | 24             | -   | MHz   |
| Clock Pulse Width          | t <sub>W</sub>                      | 2                   | 80   | -   | 100           | -   | 120            | -   | ns    |
|                            |                                     | 4.5                 | 16   | -   | 20            | -   | 24             | -   | ns    |
|                            |                                     | 6                   | 14   | -   | 17            | -   | 20             | -   | ns    |
| MR Pulse Width             | t <sub>W</sub>                      | 2                   | 150  | -   | 190           | -   | 225            | -   | ns    |
|                            |                                     | 4.5                 | 30   | -   | 38            | -   | 45             | -   | ns    |
|                            |                                     | 6                   | 26   | -   | 33            | -   | 38             | -   | ns    |
| MR Recovery Time           | t <sub>REC</sub>                    | 2                   | 50   | -   | 65            | -   | 75             | -   | ns    |
|                            |                                     | 4.5                 | 10   | -   | 13            | -   | 15             | -   | ns    |
|                            |                                     | 6                   | 9    | -   | 11            | -   | 13             | -   | ns    |
| Set-up Time, Data-In to CP | t <sub>SUL</sub> , t <sub>SUH</sub> | 2                   | 60   | -   | 75            | -   | 90             | -   | ns    |
|                            |                                     | 4.5                 | 12   | -   | 15            | -   | 18             | -   | ns    |
|                            |                                     | 6                   | 10   | -   | 13            | -   | 15             | -   | ns    |
| Hold Time, Data-In to CP   | t <sub>H</sub>                      | 2                   | 0    | -   | 0             | -   | 0              | -   | ns    |
|                            |                                     | 4.5                 | 0    | -   | 0             | -   | 0              | -   | ns    |
|                            |                                     | 6                   | 0    | -   | 0             | -   | 0              | -   | ns    |

### Switching Specifications Input t<sub>r</sub>, t<sub>f</sub> = 6ns

| PARAMETER   | SYMBOL                                 | TEST CONDITIONS       | V <sub>CC</sub> (V) | 25°C |     |     | -40°C TO 85°C |     | -55°C TO 125°C |     | UNITS |
|---|--|-----------------------|---------------------|------|-----|-----|---------------|-----|----------------|-----|-------|
|   |  |                       |                     | MIN  | TYP | MAX | MIN           | MAX | MIN            | MAX |       |
| Propagation Delay (Figure 1)<br>Clock to Q <sub>n</sub> | t <sub>PLH</sub> ,<br>t <sub>PHL</sub> | C <sub>L</sub> = 50pF | 2                   | -    | -   | 175 | -             | 220 | -              | 270 | ns    |
|   |  |                       | 4.5                 | -    | -   | 35  | -             | 44  | -              | 54  | ns    |
|   | C <sub>L</sub> = 15pF                  | 5                     | -                   | 14   | -   | -   | -             | -   | -              | ns  |       |
|   |  | C <sub>L</sub> = 50pF | 6                   | -    | -   | 30  | -             | 37  | -              | 46  | ns    |
| MR to Q <sub>n</sub> , (Clock High)                     | t <sub>PLH</sub> ,<br>t <sub>PHL</sub> | C <sub>L</sub> = 50pF | 2                   | -    | -   | 275 | -             | 345 | -              | 415 | ns    |
|   |  |                       | 4.5                 | -    | -   | 55  | -             | 64  | -              | 83  | ns    |
|   | C <sub>L</sub> = 15pF                  | 25                    | -                   | -    | -   | -   | -             | -   | -              | ns  |       |
|   |  | C <sub>L</sub> = 50pF | 6                   | -    | -   | 47  | -             | 54  | -              | 71  | ns    |
| MR to Q <sub>n</sub> , (Clock Low)                      | t <sub>PLH</sub> ,<br>t <sub>PHL</sub> | C <sub>L</sub> = 50pF | 2                   | -    | -   | 325 | -             | 400 | -              | 490 | ns    |
|   |  |                       | 4.5                 | -    | -   | 65  | -             | 81  | -              | 98  | ns    |
|   | C <sub>L</sub> = 15pF                  | 25                    | -                   | -    | -   | -   | -             | -   | -              | ns  |       |
|   |  | C <sub>L</sub> = 50pF | 6                   | -    | -   | 55  | -             | 69  | -              | 83  | ns    |
| Output Transition Time (Figure 1)                       | t <sub>TLH</sub> , t <sub>THL</sub>    | C <sub>L</sub> = 50pF | 2                   | -    | -   | 75  | -             | 95  | -              | 110 | ns    |
|   |  |                       | 4.5                 | -    | -   | 15  | -             | 19  | -              | 22  | ns    |
|   |  |                       | 6                   | -    | -   | 13  | -             | 16  | -              | 19  | ns    |
| Input Capacitance                                       | C <sub>IN</sub>                        | C <sub>L</sub> = 50pF | -                   | -    | -   | 10  | -             | 10  | -              | 10  | pF    |
| Maximum Clock Frequency                                 | f <sub>MAX</sub>                       | C <sub>L</sub> = 15pF | 5                   | -    | 60  | -   | -             | -   | -              | -   | MHz   |
| Power Dissipation Capacitance (Notes 4, 5)              | C <sub>PD</sub>                        | C <sub>L</sub> = 15pF | 5                   | -    | 43  | -   | -             | -   | -              | -   | pF    |

#### NOTES:

- C<sub>PD</sub> is used to determine the dynamic power consumption, per shift register.
- $P_D = V_{CC}^2 f_i + \sum C_L V_{CC}^2$  where f<sub>i</sub> = Input Frequency, C<sub>L</sub> = Output Load Capacitance, V<sub>CC</sub> = Supply Voltage.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC4015

Test Circuit and Waveform




FIGURE 1. HC SETUP TIMES, HOLD TIMES, REMOVAL TIME, AND PROPAGATION DELAY TIMES FOR EDGE TRIGGERED SEQUENTIAL LOGIC CIRCUITS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Quad Analog Switch/ Multiplexer/Demultiplexer

## High-Performance Silicon-Gate CMOS


The MC54/74HC4066 utilizes silicon-gate CMOS technology to achieve fast propagation delays, low ON resistances, and low OFF-channel leakage current. This bilateral switch/multiplexer/demultiplexer controls analog and digital voltages that may vary across the full power-supply range (from  $V_{CC}$  to GND).

The HC4066 is identical in pinout to the metal-gate CMOS MC14016 and MC14066. Each device has four independent switches. The device has been designed so that the ON resistances ( $R_{ON}$ ) are much more linear over input voltage than  $R_{ON}$  of metal-gate CMOS analog switches.


This device is identical in both function and pinout to the HC4016. The ON/OFF control inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs. For analog switches with voltage-level translators, see the HC4316.

- Fast Switching and Propagation Speeds
- High ON/OFF Output Voltage Ratio
- Low Crosstalk Between Switches
- Diode Protection on All Inputs/Outputs
- Wide Power-Supply Voltage Range ( $V_{CC} - GND$ ) = 2.0 to 12.0 Volts
- Analog Input Voltage Range ( $V_{CC} - GND$ ) = 2.0 to 12.0 Volts
- Improved Linearity and Lower ON Resistance over Input Voltage than the MC14016 or MC14066 or HC4016
- Low Noise
- Chip Complexity: 44 FETs or 11 Equivalent Gates

### MC54/74HC4066



**J SUFFIX**  
CERAMIC PACKAGE  
CASE 632-08



**N SUFFIX**  
PLASTIC PACKAGE  
CASE 646-06



**D SUFFIX**  
SOIC PACKAGE  
CASE 751A-03




**DT SUFFIX**  
TSSOP PACKAGE  
CASE 948G-01

#### ORDERING INFORMATION

|             |         |
|-------------|---------|
| MC54HCXXXJ  | Ceramic |
| MC74HCXXXN  | Plastic |
| MC74HCXXXD  | SOIC    |
| MC74HCXXXDT | TSSOP   |

#### LOGIC DIAGRAM



#### PIN ASSIGNMENT

|                  |   |    |                  |
|------------------|---|----|------------------|
| $X_A$            | 1 | 14 | $V_{CC}$         |
| $Y_A$            | 2 | 13 | A ON/OFF CONTROL |
| $Y_B$            | 3 | 12 | D ON/OFF CONTROL |
| $X_B$            | 4 | 11 | $X_D$            |
| B ON/OFF CONTROL | 5 | 10 | $Y_D$            |
| C ON/OFF CONTROL | 6 | 9  | $Y_C$            |
| GND              | 7 | 8  | $X_C$            |

#### FUNCTION TABLE

| On/Off Control Input | State of Analog Switch |
|----------------------|------------------------|
| L                    | Off                    |
| H                    | On                     |






Figure 1a. Typical On Resistance,  $V_{CC} = 2.0\text{ V}$




Figure 1b. Typical On Resistance,  $V_{CC} = 4.5\text{ V}$




Figure 1c. Typical On Resistance,  $V_{CC} = 6.0\text{ V}$




Figure 1d. Typical On Resistance,  $V_{CC} = 9.0\text{ V}$




Figure 1e. Typical On Resistance,  $V_{CC} = 12\text{ V}$




Figure 2. On Resistance Test Set-Up

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีกรณีไปใช้ MOTOROLA

MC54/74HC4066




Figure 3. Maximum Off Channel Leakage Current, Any One Channel, Test Set-Up






Figure 4. Maximum On Channel Leakage Current, Test Set-Up




\*includes all probe and jig capacitance.

Figure 5. Maximum On-Channel Bandwidth; Test Set-Up



\*Includes all probe and jig capacitance.

Figure 6. Off-Channel Feedthrough Isolation, Test Set-Up



\*Includes all probe and jig capacitance.

Figure 7. Feedthrough Noise, ON/OFF Control to Analog Out, Test Set-Up





Figure 8. Propagation Delays, Analog In to Analog Out



\*Includes all probe and jig capacitance.

Figure 9. Propagation Delay Test Set-Up






Figure 10. Propagation Delay, ON/OFF Control to Analog Out



\*Includes all probe and jig capacitance.

Figure 11. Propagation Delay Test Set-Up



\*Includes all probe and jig capacitance.

Figure 12. Crosstalk Between Any Two Switches, Test Set-Up





Figure 13. Power Dissipation Capacitance Test Set-Up



\*Includes all probe and jig capacitance.

Figure 14. Total Harmonic Distortion, Test Set-Up



MOTOROLA

Order this document by MC3418/D

# MC3418

## CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

LASER-TRIMMED IC

SEMICONDUCTOR TECHNICAL DATA

# Continuously Variable Slope Delta Modulator/Demodulator

Providing a simplified approach to digital speech encoding/decoding, the MC3418 CVSD is designed for military secure communication and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions on the Same Chip with a Digital Input for Selection
- Utilization of Compatible I<sup>2</sup>L - Linear Bipolar Technology
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable (V<sub>CC</sub>/2 Reference Provided On-Chip)
- MC3418 has a 4-Bit Algorithm (Commercial Telephone)




P SUFFIX PLASTIC PACKAGE CASE 648




DW SUFFIX PLASTIC PACKAGE CASE 751G (SO-16L)

### Representative Block Diagram



This device contains 144 active transistors.

### PIN CONNECTIONS



(Top View)

### ORDERING INFORMATION


| Device   | Operating Temperature Range  | Package     |
|----------|------------------------------|-------------|
| MC3418DW | T <sub>A</sub> = 0° to +70°C | SO-16L      |
| MC3418P  |                              | Plastic DIP |

© Motorola, Inc. 1996

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# MC3418

Figure 5. V/I Converter Offset Voltage,  $V_{IO}$  and  $V_{IOX}$



- NOTES: 1. Integrator amplifier offset voltage plus slope polarity switch mismatch.  
2.  $V_{IOX}$  is the average voltage of the triangular waveform observed at the measurement points.

Figure 6. Dynamic Integrating Current Match



- NOTES: 1.  $V_{O(AV)}$ , Dynamic Integrating Current Match, is the average voltage of the triangular waveform observed at the measurement points, across 10 kΩ resistor with  $I_{GC} = 1.5$  mA.  
2. See Note 2 in the Electrical Characteristics table.  
3. See Figures 8 and 9.

## TYPICAL PERFORMANCE CURVES

Figure 7. Typical  $I_{Int}$  versus  $I_{GC}$  (Mean  $\pm 2\sigma$ )





Figure 8. Normalized Dynamic Integrating Current Match versus  $V_{CC}$



# MC3418

Figure 9. Normalized Dynamic Integrating Current Match versus Clock Frequency




Figure 10. Dynamic Total Loop Offset versus Clock Frequency




Figure 11. Block Diagram of the CVSD Encoder





Figure 12. CVSD Waveforms



# MC3418

Figure 13. Block Diagram of the CVSD Decoder






Figure 14. 16 kHz Simplex Voice Codec (Single-Pole Companding and Single Integration)




MC3418

Figure 15. CVSD Circuit Schematic



# MC3418

Figure 19. Telephone Quality Deltamod Coder\*



\* Both double integration and active companding control are used to obtain improved CVSD performance. Laser trimming of the integrated circuit provides reliable idle channel and step size range characteristics.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

โครงการนี้สำเร็จลุล่วงลงได้ด้วยความตั้งใจและความพยายามในการทำงานของผู้ร่วมงานในกลุ่มโครงการ ตลอดจนความร่วมมือจากหลายๆ คน และได้รับความเมตตากรุณาจากท่านอาจารย์ วิวัฒน์ กิรานนท์ ที่ประสิทธิวิทยาการความรู้ต่างๆ รวมทั้งชี้แนะแนวทางการแก้ปัญหา ตลอดจนพยายามฝึกฝนให้ศิษย์ทุกคนมีความรู้ความสามารถควบคู่กับคุณธรรมอย่างทুমเท นอกจากนี้ทางคณะผู้จัดทำต้องขอขอบคุณอาจารย์วิภา แสงพิลิตี ที่ให้คำแนะนำและตรวจสอบแก้ไขรายงานฉบับนี้ด้วยดีตลอดมา ขอขอบคุณน้ำใจจากอาจารย์ จริยา เลิศจรสอร่ามดี และพี่ ๆ ปรัญญาโทในห้องที่ให้คำแนะนำ และรอยยิ้มอันเป็นกำลังใจให้กับทางคณะผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

- [1] M.E. VAN Valkenburg , Analog Filter Design , CBS College Publishing , 1982.
- [2] K. Miyauchi , S. Seki , and H. Ishio , “New technique for generating multilevel signal format” . IEEE Trans. Commun. , vol. COM-24 , pp. 263-267 , Feb. 1976.
- [3] Lathi , B.P. , “Modern Digital and Analog Communication Systems” , Holt , Rinehart and winton,Inc. , Florida , 1989.
- [4] Bell , David A. , “Electronic Devices and Circuits” , Prentice-Hall Englewood Cliffs , 1986.
- [5] Denton J.David , “Operational Amplifiers and Linear Integrated Circuit Theory and Applications” , McGraw – Hill , Inc. , 1989.
- [6] Martin s. Roden L. Carpenter , “Electronic Design From Concept To Reality” , Third Edition , Book Promotion & Service LTD. 1997.
- [7] Martin S. Roden , “Digital Communication System Design” , Prentice – Hall , Inc. , 1988.
- [8] ศ. ดร. วิวัฒน์ กิรานนท์ , “วิศวกรรมการสื่อสาร” , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2542.
- [9] ร.ต.อ. สุชาติ กังวารจิตต์ , “เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร” , บริษัท ซีเอ็ดเคชั่น จำกัด
- [10] ณรงค์ เหมกรณ์ , การสื่อสารความถี่อม ดำราษุติวิศวกรรมศาสตร์ , สถาบันเทคโนโลยีพระจอมเกล้าคุณทหารลาดกระบัง , 2533

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้