

เครื่องกำเนิดสัญญาณดิจิทัลหลายช่องสัญญาณแบบโปรแกรมได้

MULTI CHANNEL DATA GENERATOR



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม


สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....

เลขทะเบียน...50118

วัน,เดือน,ปี...1...12...2547



ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องกำเนิดสัญญาณดิจิทัลหลายช่องสัญญาณแบบโปรแกรมได้

MULTI CHANNEL DATA GENERATOR

โดย

นาย ทิวชัย เมืองจีน 43015014

นาย โชคชัย มาลากุล 43015065

นาย ศรศักดิ์ ขุนราช 43015104

อาจารย์ที่ปรึกษา

ผศ. เกรียงไกร วงศ์โรจนภรณ์

รศ.ดร. สุวิพล สัทธชีวะภาค

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2545

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
เรื่อง เครื่องกำเนิดสัญญาณดิจิทัลหลายช่องสัญญาณแบบโปรแกรมได้

MULTI CHANNEL DATA GENERATOR


ผู้จัดทำ

1. นาย ทิวาชัย เมืองจีน 43015014
2. นาย โชคชัย มาลากุล 43015065
3. นาย ศรศักดิ์ ชุนราช 43015104



( ผศ. เกรียงไกร วงศ์โรจนภรณ์ )

อาจารย์ที่ปรึกษา



( รศ.ดร. สุวิพล ตีทธิชีวะภาค )

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# เครื่องกำเนิดสัญญาณดิจิทัลหลายช่องสัญญาณแบบโปรแกรมได้

## MULTI CHANNEL DATA GENERATOR

ผู้จัดทำ นาย ทิวาชัย เมืองจัน 43015014  
นาย โชคชัย มาลากุล 43015065  
นาย ศรศักดิ์ ขุนราช 43015104

อาจารย์ที่ปรึกษา ผศ. เกรียงไกร วงศ์โรจนภรณ์  
รศ.ดร. สุวิพล สิทธิชีวภาค

### บทคัดย่อ

โครงการนี้เป็นการนำเสนอ เครื่องกำเนิดสัญญาณดิจิทัลแบบหลายช่องสัญญาณ ที่ใช้อุปกรณ์อิเล็กทรอนิกส์ประเภท FPGA. มาเป็นตัวสร้างและกำเนิดสัญญาณดิจิทัล ซึ่งสามารถกำหนดความถี่และรูปแบบของสัญญาณดิจิทัลแต่ละช่องสัญญาณได้ โดยสามารถโปรแกรมได้ด้วยคอมพิวเตอร์ สัญญาณข้อมูลจากคอมพิวเตอร์จะถูกส่งมาเก็บไว้ในหน่วยความจำซึ่งใช้ไมโครคอนโทรลเลอร์เป็นตัวส่งผ่านข้อมูลระหว่างคอมพิวเตอร์กับ FPGA. เพื่อเป็นข้อมูลให้วงจรดิจิทัล เพื่อกำหนดความถี่ และรูปแบบของสัญญาณดิจิทัลของแต่ละสัญญาณเพื่อนำไปใช้งาน

### ABSTRACT

This project presents a multi channel data generator. FPGA. generates digital signals. Frequencies and patterns of digital signals are determined by computer's software. Digital signals from computer are sent into memory. Microcontroller is a device that transfers data between computer and FPGA. This data causes FPGA. creates digital signal each channel for application.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

หน้า

บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	2
2.1 เทคโนโลยีของ FPGA	2
2.1.1 Field-Programmable Gate Array (FPGA)	2
2.1.2 เทคโนโลยีการออกแบบวงจรถลอจิก ( VHDL : Logic design Tecnology )	7
2.2 การใช้งาน MCS-51	22
2.2.1 การจัดขาของไมโครคอนโทรลเลอร์ 8051	22
2.2.2 โครงสร้างของหน่วยความจำ	23
2.2.3 TIMER	28
2.2.4 การอินเทอร์รัพท์	36
2.2.5 การใช้งานพอร์ตสื่อสารอนุกรมแบบ Single Processor	41
2.2.6 การใช้งานพอร์ตสื่อสารอนุกรมแบบ Multiprocessors	44
2.3 การเขียนโปรแกรมด้วยวิซวลเบสิก ( Visual Basic )	46
2.3.1 การสร้างแอปพลิเคชันด้วยวิซวลเบสิก	46
2.3.2 การใช้งานตัวแปรในการเขียนโปรแกรม	56
2.3.3 การตัดสินใจในการเขียนโปรแกรม	57
2.3.4 การทำงานแบบวนซ้ำ	59
2.3.5 การลดความซ้ำซ้อนด้วยโปรแกรมย่อย	62
2.3.6 คอนโทรล MSComm	66
บทที่ 3 การคำนวณและการสร้าง	71
3.1 การออกแบบวงจร	72
3.1.1 ส่วนกำหนดข้อมูล	72
3.1.2 ส่วนส่งผ่านข้อมูล	76
3.1.3 ส่วนควบคุมและกำเนิดสัญญาณ	78
3.1.3.1 วงจร SINGLE_BUFF	78
3.1.3.2 วงจร CE	78
3.1.3.3 วงจร MUX21	79
3.1.3.4 วงจร COUNT8KBYTE	80
3.1.3.5 วงจร MUX8	80
3.1.3.6 วงจร DIV2	81
3.1.3.7 วงจร DIV10	82

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3.8 วงจร FREQUENCY	82
3.2 หลักการทำงาน	83
บทที่ 4 การทดลองและผลการทดลอง	88
4.1 วงจร SINGLE_BUFF	88
การทดลองและผลการทดลอง	88
4.2 วงจร CE	89
การทดลองและผลการทดลอง	89
4.3 วงจร MUX21	89
การทดลองและผลการทดลอง	90
4.4 วงจร COUNT8KBYTE	90
การทดลองและผลการทดลอง	90
4.5 วงจร MUX8	91
การทดลองและผลการทดลอง	91
4.6 วงจร DIV2	92
การทดลองและผลการทดลอง	92
4.7 วงจร DIV10	92
การทดลองและผลการทดลอง	92
4.8 วงจร FREQUENCY	93
การทดลองและผลการทดลอง	93
บทที่ 5 บทวิจารณ์และบทสรุป	96
ภาคผนวก	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

หน้า

รูปที่ 2.1	แสดงโครงสร้างภายในของ FPGA ตระกูล MAX7000S	3
รูปที่ 2.2	การโปรแกรมลงในชิพ	4
รูปที่ 2.3	แสดง D Flip-Flop	8
รูปที่ 2.4	แสดง D Flip-Flop มี preset และ reset	19
รูปที่ 2.5	แสดง Tri-State	20
รูปที่ 2.6	แสดง Bi-Directional Buffer	21
รูปที่ 2.7	การจัดขาของ 8051	23
รูปที่ 2.8	แสดงหน่วยความจำโปรแกรมของ 8051	24
รูปที่ 2.9	แสดงหน่วยความจำข้อมูลของ 8051	24
รูปที่ 2.10	แสดงหน่วยความจำข้อมูลภายใน	25
รูปที่ 2.11	แสดงรายละเอียดของ Special Function Register	26
รูปที่ 2.12	แสดงตำแหน่งการอ้างอิงระดับบิตของรีจิสเตอร์ SFR	27
รูปที่ 2.13	รีจิสเตอร์ที่ใช้เป็น Timer	28
รูปที่ 2.14	การทำงานของ Timer ในโหมดต่าง	31
รูปที่ 2.15	ความถี่ของสัญญาณนาฬิกาที่เข้าหา Timer	33
รูปที่ 2.16	การใช้บิตควบคุม TR	34
รูปที่ 2.17	ระบบทั้งหมดของ Timer 1	34
รูปที่ 2.18	ขั้นตอนการทำงานของ โปรแกรมเมื่อถูกอินเทอร์รัพท์	37
รูปที่ 2.19	รีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องกับการอินเทอร์รัพท์	39
รูปที่ 2.20	การต่อสัญญาณจากตัว Master ไปยัง Slave แบบมัลติโปรเซสเซอร์	44
รูปที่ 2.21	สัญญาณที่ขา TxD ของตัว Master	45
รูปที่ 2.22	ไดอะล็อก New Project	46
รูปที่ 2.23	แท็บ Existing และ Recent	47
รูปที่ 2.24	ออบเจกต์ของ Visual Basic	47
รูปที่ 2.25	แสดงพรีอเพอร์ติวี่ของฟอร์ม	48
รูปที่ 2.26	พรีอเพอร์ติวี่ Appearance ของ image	48
รูปที่ 2.27	กำหนดค่าพรีอเพอร์ติวี่ อย่างอิสระ	49
รูปที่ 2.28	กำหนดค่าพรีอเพอร์ติวี่ จากตัวเลือก	49
รูปที่ 2.29	ตัวอย่างการเรียกใช้เมธอด	50

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

50

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.31	แสดงหน้าต่างของแอปพลิเคชัน	51
รูปที่ 2.32	แสดงการเลือกคอนโทรลจาก Toolbox	51
รูปที่ 2.33	แสดงการปรับแต่งคอนโทรล	52
รูปที่ 2.34	การกำหนดพรีอเพอร์ตีให้กับคอนโทรล	52
รูปที่ 2.35	ดับเบิลคลิกเลือกคอนโทรล	53
รูปที่ 2.36	การดับเบิลคลิกเพื่อที่จะเขียนโค้ดกำกับการทำงาน	53
รูปที่ 2.37	การเลือกเหตุการณ์ที่จะควบคุม	54
รูปที่ 2.38	การเขียนโค้ดกำกับการณ์	54
รูปที่ 2.39	การเขียนโค้ดให้กับคอนโทรลตัวอื่น	55
รูปที่ 2.40	การเริ่มคำสั่งรัน	55
รูปที่ 2.41	ไคอะแกรม ของ If...Then...Else	58
รูปที่ 2.42	ไคอะแกรม ของ Select...Case	59
รูปที่ 2.43	ไคอะแกรม ของ For...Next	60
รูปที่ 2.44	ไคอะแกรม ของ While...Wend	61
รูปที่ 2.45	ไคอะแกรม การใช้งานของโพรซีเจอร์	63
รูปที่ 2.46	ไคอะแกรม การใช้งานของฟังก์ชัน	64
รูปที่ 2.47	ไคอะแกรม การส่งผ่านค่าให้กับ โปรแกรมย่อยทั้งสองแบบ	65
รูปที่ 3.1	บล็อกไคอะแกรมแสดงการทำงานของ Multi Channel Data Generator	71
รูปที่ 3.2	แสดงลักษณะหน้าจอคอมพิวเตอร์ตอนที่ยังไม่ได้กำหนดช่องสัญญาณและข้อมูล	72
รูปที่ 3.3	แสดงการเลือกช่องสัญญาณในการใช้งาน	73
รูปที่ 3.4	แสดงข้อมูลที่ได้กำหนดเองในแต่ละช่องสัญญาณ	74
รูปที่ 3.5	แสดงข้อมูลที่ได้กำหนดไว้แล้ว	75
รูปที่ 3.6	แสดงการกำหนดพอร์ดและเลือกความถี่เพื่อเริ่มส่งข้อมูล	75
รูปที่ 3.7	แสดงวงจรในส่วนส่งผ่านข้อมูล	76
รูปที่ 3.8	โพล์ชาร์ตแสดงหลักการทำงานของส่วนส่งผ่านข้อมูล	77
รูปที่ 3.9	แสดงวงจรเสมือนของวงจร SINGLE_BUFF	78
รูปที่ 3.10	แสดงวงจรเสมือนของวงจร CE	78
รูปที่ 3.11	แสดงวงจรเสมือนของวงจร MUX21	79
รูปที่ 3.12	แสดงวงจรเสมือนของวงจร COUNT8KBYTE	80
รูปที่ 3.13	แสดงวงจรเสมือนของวงจร MUX8	80
รูปที่ 3.14	แสดงวงจรเสมือนของวงจร DIV2	81

รูปที่ 3.15 แสดงวงจรเสมือนของวงจร DIV10	82
รูปที่ 3.16 แสดงวงจรเสมือนของวงจร FREQUENCY	82
รูปที่ 3.17 แสดงวงจรภายในของ FPGA .	86
รูปที่ 3.18 แสดงวงจรการทำงานของ Multi Channel Data Generator	87
รูปที่ 4.1 แสดงวงจรเสมือนของวงจร SINGLE_BUFF	88
รูปที่ 4.2 แสดงผลการทดลองของวงจร SINGLE_BUFF	88
รูปที่ 4.3 แสดงวงจรเสมือนของวงจร CE	89
รูปที่ 4.4 แสดงผลการทดลองของวงจร CE	89
รูปที่ 4.5 แสดงวงจรเสมือนของวงจร MUX21	89
รูปที่ 4.6 แสดงผลการทดลองของวงจร MUX21	90
รูปที่ 4.7 แสดงวงจรเสมือนของวงจร COUNT8KBYTE	90
รูปที่ 4.8 แสดงผลการทดลองของวงจร COUNT8KBYTE (ขณะเริ่มนับ)	90
รูปที่ 4.9 แสดงผลการทดลองของวงจร COUNT8KBYTE (ขณะนับเสร็จ)	90
รูปที่ 4.10 แสดงวงจรเสมือนของวงจร MUX8	91
รูปที่ 4.11 แสดงผลการทดลองของวงจร MUX8	91
รูปที่ 4.12 แสดงวงจรเสมือนของวงจร DIV2	92
รูปที่ 4.13 แสดงผลการทดลองของวงจร DIV2	92
รูปที่ 4.14 แสดงวงจรเสมือนของวงจร DIV10	92
รูปที่ 4.15 แสดงผลการทดลองของวงจร DIV10	92
รูปที่ 4.16 แสดงวงจรเสมือนของวงจร FREQUENCY	93
รูปที่ 4.17 แสดงผลการทดลองของวงจร FREQUENCY	93
รูปที่ 4.18 แสดงรูปสัญญาณเอาต์พุตที่ได้จากการกำหนดข้อมูลไว้ก่อนแล้ว	94
รูปที่ 4.19 แสดงรูปสัญญาณเอาต์พุตที่ได้ทดลองกำหนดข้อมูลขึ้นเอง	94
รูปที่ 4.20 แสดงชิ้นงานที่ได้ประกอบเสร็จแล้ว	95

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า	
ตารางที่ 2.1	หน้าที่พิเศษของขาต่าง ๆ ของ PORT 3	22
ตารางที่ 2.2	รีจิสเตอร์ที่ใช้เป็น Timer	29
ตารางที่ 2.3	รีจิสเตอร์ TMOD (Timer Mode)	29
ตารางที่ 2.4	การใช้ Timer โหมดต่าง ๆ	30
ตารางที่ 2.5	แสดงความหมายแต่ละบิตของรีจิสเตอร์ TCON (Timer Control)	31
ตารางที่ 2.6	ค่าสูงสุดของการใช้ Timer โหมดต่าง ๆ	36
ตารางที่ 2.7	บิตต่าง ๆ ของรีจิสเตอร์ IE	38
ตารางที่ 2.8	แสดงลำดับความสำคัญของการอินเทอร์รัพท์	38
ตารางที่ 2.9	บิตและหน้าที่ต่าง ๆ ของรีจิสเตอร์ IP	39
ตารางที่ 2.10	แฟลคที่จะทำงานเมื่อถูกอินเทอร์รัพท์	40
ตารางที่ 2.11	อินเทอร์รัพท์แวกเตอร์ของอินเทอร์รัพท์ต่าง ๆ	41
ตารางที่ 2.12	การเลือกโหมดการทำงานของการสื่อสารแบบอนุกรม	43
ตารางที่ 2.13	การใช้ Timer 1 กำหนด บอดเรท	44
ตารางที่ 2.14	ชนิดของข้อมูลต่างๆ ที่นำมาใช้งาน	56
ตารางที่ 3.1	แสดงตารางความจริงแสดงสถานะการทำงานของวงจร SINGLE_BUFF	78
ตารางที่ 3.2	แสดงตารางความจริงแสดงสถานะการทำงานของวงจร CE	78
ตารางที่ 3.3	แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจร MUX21	79
ตารางที่ 3.4	แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจร COUNT8KBYTE	80
ตารางที่ 3.5	แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจร MUX8	81
ตารางที่ 3.6	แสดงตารางความจริงแสดงสถานะการทำงานของวงจร FREQUENCY	83

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ปัจจุบันวงจรรีเลย์ทรานซิสต์ที่เป็นแบบอนาลอกได้ถูกพัฒนาและปรับปรุงมาเป็นแบบดิจิทัลเพิ่มมากขึ้นเรื่อยๆ ซึ่งในการคิดค้นและออกแบบวงจรดิจิทัลนั้น จะต้องทดสอบว่าวงจรที่ได้ออกแบบนั้นทำงานได้ถูกต้องตามที่ได้ออกแบบไว้หรือไม่ หรือในการซ่อมแซมวงจรรีเลย์ทรานซิสต์ก็ต้องทดสอบว่าอุปกรณ์ดิจิทัลนั้นเสียหรือไม่ เพื่อทดลองและทดสอบดังที่กล่าวไว้แล้วนั้น เราต้องทำการป้อนอินพุตที่ออกแบบไว้ให้กับอุปกรณ์และวงจรเหล่านั้นแล้วดูว่าสัญญาณเอาต์พุตที่ออกมานั้นถูกต้องหรือไม่ ซึ่งอุปกรณ์ดิจิทัลหรือวงจรรีเลย์ทรานซิสต์ส่วนใหญ่จะมีหลายอินพุตและหลายเอาต์พุต

ปัญหานี้นั้นจึงมีความคิดที่จะสร้างเครื่องกำเนิดสัญญาณดิจิทัลขึ้น ที่สามารถกำหนดรูปแบบและความถี่ของสัญญาณได้และมีจำนวนของช่องสัญญาณที่เหมาะสม เพื่อสนองความต้องการแก่ผู้ใช้งาน

อุปกรณ์หลักที่นำมาใช้งานในโครงการนี้คือ ไอซี เอฟพีจีเอ. (FPGA) ซึ่งนำมาใช้ออกแบบเป็นวงจรรีเลย์ทรานซิสต์ภายในโครงการนี้ เพราะสามารถพัฒนาเป็นวงจรรีเลย์ทรานซิสต์ได้หลากหลาย และไม่คอนโทรลเลอร์ตระกูล เอ็มซีเอส-51 (MCS-51) ซึ่งนำมาใช้ในการออกแบบให้ทำงานร่วมกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีหรือหลักการ

#### 2.1 เทคโนโลยีของ FPGA

##### 2.1.1 Field-Programmable Gate Array (FPGA)

FPGA เป็นอุปกรณ์ในลักษณะของ Programmable Device ที่เราสามารถโปรแกรมตัวมันให้เป็นวงจรดิจิทัลใดๆก็ได้ สำหรับ FPGA แล้วนับว่าเป็นอุปกรณ์ตัวใหม่ในตระกูลของ ASIC ซึ่งมีการเจริญเติบโตอย่างรวดเร็วและมีบทบาทที่สำคัญในการเข้ามาแทนที่ระบบอิเล็กทรอนิกส์ที่ใช้ TTL โครงสร้างภายในของ FPGA ประกอบไปด้วยอะเรย์ของลอจิกเกทต่างๆมากมาย ซึ่งในปัจจุบันความจุเกทภายในตัวชิพ FPGA ได้เพิ่มขึ้น จากระดับไม่กี่พันตัวจนถึงระดับล้านตัวซึ่งสามารถรองรับวงจรดิจิทัลที่มีความสลับซับซ้อนได้เป็นอย่างดี นอกจากนี้ในด้านการออกแบบพัฒนาและทดสอบก็ทำได้ง่ายซึ่งในปัจจุบันการออกแบบวงจรโดยใช้ FPGA กำลังเป็นที่นิยมและมีแนวโน้มที่จะนำมาใช้งานมากขึ้นเรื่อยๆ ในปัจจุบันมี FPGA อยู่ 4 ชนิดที่วางขายอยู่ในท้องตลาดได้แก่ Symmetrical Array, Row-Based, Hierarchical PLD และ Sea-of-Gates ซึ่งแต่ละชนิดก็มีลักษณะการเชื่อมต่อภายในและการโปรแกรมที่แตกต่างกันไป นอกจากนี้ในการแบ่งประเภทของ FPGA อาจแบ่งได้ตามเทคโนโลยีที่ใช้ในการโปรแกรม ซึ่งมีอยู่ 2 แบบคือ การโปรแกรมโดยการทำให้เกิดการเปลี่ยนแปลงทางกายภาพของตัวชิพ และการโปรแกรมโดยใช้หน่วยความจำ

##### 1. การโปรแกรมโดยการทำให้เกิดการเปลี่ยนแปลงทางกายภาพ

1.1 Fuse เป็นวิธีการโปรแกรมที่สามารถทำได้เพียงครั้งเดียวเท่านั้น ซึ่งหลังจากที่โปรแกรมแล้วจุดเชื่อมต่อจะขาดจากกัน

1.2 Anti Fuse เป็นวิธีการโปรแกรมที่คล้ายกับแบบ Fuse แต่ต่างกันที่หลังจากทำการโปรแกรมแล้วจุดเชื่อมต่อจะเชื่อมถึงกัน

##### 2. การโปรแกรมโดยใช้หน่วยความจำ

##### 2.1 EEPROM Based FPGA

FPGA ที่ใช้การโปรแกรมแบบนี้มักเรียกว่า CPLD ซึ่งเทคโนโลยีที่ใช้จะเหมือนกับ EEPROM ทำให้มีความจุของเกทต่ำ โดยทั่วไปจะน้อยกว่า 20,000 เกทแต่ข้อดีของ EEPROM Based FPGA คือสามารถเก็บข้อมูลที่โปรแกรมลงไปได้โดยไม่จำเป็นต้องมีไฟเลี้ยง และในการโปรแกรมจะใช้ทรานซิสเตอร์ 1 ตัวต่อ 1 บิต ซึ่งการโปรแกรมสามารถทำได้ประมาณ 10,000 ครั้ง


##### 2.2 SRAM Based FPGA

FPGA แบบนี้จะใช้เทคโนโลยีในการโปรแกรมเหมือนกับ SRAM (Static RAM) ทำให้สามารถโปรแกรมซ้ำได้โดยไม่จำกัดจำนวนครั้ง นอกจากนี้ยังมีความจุของเกทในระดับปานกลางถึงสูงมาก (ประมาณ 10,000 - 1,000,000 เกท) ซึ่งข้อดีของ SRAM Based FPGA คือใช้เวลาในการโปรแกรมน้อย (ระดับ nSec) การโปรแกรมทำได้ง่ายเทียบได้กับการเขียน SRAM ทั่วไป และ เหมาะสำหรับการออกแบบวงจรที่มีความสลับซับซ้อน ส่วนข้อเสียคือไม่สามารถเก็บโปรแกรมใน ภาวะที่ไม่มีไฟเลี้ยงได้ ดังนั้น

FPGA ชนิดนี้จึงมักใช้ควบคู่กับ ROM เพื่อเก็บ โปรแกรมและทำการโหลด โปรแกรมลงในตัวชิพในขณะที่เริ่มต้นใช้งาน

• โครงสร้างภายในของ FPGA

ลักษณะ โครงสร้างภายในของ FPGA จะเป็นอะเรย์ของบล็อกลอจิกที่สามารถทำการ โปรแกรม ได้ดังรูปที่ 2.1



รูปที่ 2.1 แสดง โครงสร้างภายในของ FPGA ตระกูล MAX7000S

• ปัจจัยที่ทำให้การออกแบบ FPGA ทำได้ง่ายและสะดวกรวดเร็ว


1. ผู้ออกแบบไม่จำเป็นต้องทราบถึง โครงสร้างภายในของตัวชิพ เพียงแต่มีความรู้เกี่ยวกับขั้นตอน การออกแบบลอจิกก็เพียงพอแล้ว ต่างกับการใช้ไมโครโปรเซสเซอร์ซึ่งจำเป็นต้องศึกษาโครงสร้างภายใน รวมถึง ภาษา Assembly ของไมโครโปรเซสเซอร์ตัวนั้นด้วย

2. มีการออกแบบโดยใช้ภาษาในการอธิบายการทำงานของวงจร หรือ HDL (Hardware Description Language) เป็นเครื่องมือในการออกแบบ ซึ่งเป็นวิธีการที่มีความยืดหยุ่นสูง ทำได้รวดเร็ว และไม่จำเป็นต้องทราบถึงลักษณะของวงจรที่ต้องการว่าจะเชื่อมต่อกันอย่างไร เพียงแต่กำหนดลักษณะ การทำงานให้มัน จากนั้นตัวซอฟต์แวร์จะทำ Synthesis and Optimize ให้ทั้งหมด นอกจากนี้ภาษาที่ใช้ยัง เป็นมาตรฐานเดียวกันสามารถใช้ได้กับชิพทุกตัวและทุกบริษัท

3. การโปรแกรมสามารถทำได้เองและใช้เวลาไม่นาน เพียงแค่ส่งข้อมูลผ่านสายคาวาน์โหลดทาง พอร์ตของ คอมพิวเตอร์ก็สามารถโปรแกรมตัวชิพขณะที่อยู่ในระบบได้ โดยไม่จำเป็นต้องถอดมา

เอกส... ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมข้างนอก ดังรูปที่ 2.2 และที่สำคัญสามารถโปรแกรมได้หลายครั้ง จึงทำให้ง่ายในการแก้ไขและพัฒนาโดยไม่ต้องเสีย ค่าใช้จ่ายเพิ่มแต่อย่างใด



รูปที่ 2.2 การ โปรแกรมลงในชิพ

- การออกแบบโดยใช้ภาษาอธิบายพฤติกรรมของฮาร์ดแวร์

ในการออกแบบวงจรดิจิทัลนั้นสามารถทำได้โดยการวาดวงจร (Schematic) หรือใช้ภาษาอธิบายพฤติกรรม (Hardware Description Language) ของฮาร์ดแวร์ ในกรณีของการออกแบบวงจรด้วย ASIC ชนิด Full Custom ผู้ออกแบบจะต้องเขียนวงจรด้วย Schematic จากนั้นจะนำวงจรที่ ออกแบบไว้ไปทำการจำลองการทำงาน (Simulate) ซึ่งหากผลออกมาเป็นที่พอใจก็จะต้อง Layout เป็นชั้นสาร และในการออกแบบ ASIC ชนิดนี้ผู้ออกแบบจำเป็นต้องทราบถึงเทคโนโลยีที่ใช้ในการสร้างด้วย หลังจากได้ Layout ที่สมบูรณ์แล้วจึงจะส่ง ไปเข้ากระบวนการสร้าง ไอซีหรือ Fabrication เพื่อสร้างเป็นชิพไอซีออกมา แต่ในการออกแบบวงจรด้วย FPGA โดยการใช้ Schematic หรือใช้ภาษาอธิบายการทำงานของวงจรจะทำให้ได้สะดวกกว่า เนื่องจากวิธีการนี้ผู้ออกแบบไม่จำเป็นต้องคำนึงถึงเทคโนโลยีที่จะใช้สร้างไอซีและที่สำคัญการออกแบบโดยวิธีนี้สามารถแก้ไขโมเดล (Model) หรือเปลี่ยนแปลงเทคโนโลยีได้สะดวกกว่า เพราะไม่ต้องวาดวงจรใหม่ นั่นคือการออกแบบโดยใช้ภาษาอธิบายฮาร์ดแวร์ จะทำให้โมเดลที่ได้ไม่ขึ้นกับเทคโนโลยีสำหรับภาษาที่ใช้ สำหรับอธิบายพฤติกรรมของฮาร์ดแวร์ที่ใช้กันก็มี VHDL, AHDL และ Verilog เป็นต้น ส่วนรายละเอียด ของขั้นตอนในการออกแบบสามารถอธิบายได้ดังนี้

#### 1. การสังเคราะห์วงจร (Logic Synthesis)

ในขั้นตอนนี้จะใช้ซอฟต์แวร์ในการสังเคราะห์วงจร (Synthesis Tools) ทำการสังเคราะห์พฤติกรรม ของวงจรที่ได้จากการออกแบบด้วย Schematic หรือ VHDL ซึ่งต้องทำการตรวจสอบด้วยว่าซอฟต์แวร์ นั้นสนับสนุนเทคโนโลยี FPGA (FPGA Library) ที่ต้องการหรือไม่ ตัวอย่างเช่น FPGA ของบริษัท XILINX และบริษัท ALTERA จะมีซอฟต์แวร์หลายตัวที่สามารถใช้ได้ เช่น Max Plus II ในขั้นตอนนี้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอนนี้ ซอฟต์แวร์สังเคราะห์วงจรจะทำการแปลงโค้ด VHDL และทำการ Optimize เพื่อให้ได้วงจรตามเทคโนโลยีที่เลือกใช้ในการสังเคราะห์วงจรนั้นวงจรระดับเกต (Gate Level) จะไม่เหมาะสมกับโครงสร้างที่มีอยู่ในอุปกรณ์ FPGA ดังนั้นในการ Optimize ซอฟต์แวร์สังเคราะห์วงจร จะต้องทำการ Optimize ให้ได้เป็นวงจรที่ประกอบ ด้วยกลุ่มของลอจิกที่เหมาะสมกับอุปกรณ์ FPGA นั่นๆจึงทำให้ผล ที่ได้มีประสิทธิภาพและในขั้นตอนการสังเคราะห์วงจรนี้ ผู้ออกแบบสามารถกำหนดข้อบังคับสำหรับโมเดล แต่ละตัวได้ เช่น ข้อบังคับในเรื่องเวลา (Timing Constraints) หรือข้อบังคับในเรื่องของพื้นที่ (Area) หรือกำหนดชนิดและตำแหน่งของ I/O ซึ่งข้อบังคับเหล่านี้จะถูกนำไปใช้ในขั้นตอน Optimize เพื่อให้วงจร ที่ได้เป็นไปตามที่กำหนด ส่วนสำคัญในการ Optimize คือการเทียบ (Mapping) โมเดลให้เข้ากับ เทคโนโลยีที่ใช้เพื่อให้ได้วงจรที่เหมาะสมกับโครงสร้างและสถาปัตยกรรมภายในอุปกรณ์ FPGA เมื่อทำ การสังเคราะห์วงจรเสร็จแล้ว ซอฟต์แวร์การสังเคราะห์วงจรก็จะมีกรรายงานผลว่าโมเดลที่ออกแบบไปนั้น เป็นอย่างไร เช่นมีค่าความหน่วง (Delay) เท่าใด ใช้ทรัพยากรต่างๆใน FPGA อะไรบ้าง เมื่อมาถึงขั้น ตอนนี้ ผู้ออกแบบก็จะทราบว่าโมเดลเป็น ไปตามข้อบังคับหรือไม่ ถ้าไม่ก็สังเคราะห์ใหม่จนกว่าจะเป็นไปตาม ที่กำหนด

## 2. การแบ่งวงจร (Partitioning)

ขั้นตอนนี้เป็นการแบ่งวงจรที่ได้จากการสังเคราะห์ เป็นส่วนย่อยๆ สำหรับลงใน CLBs, IOBs หรือองค์ประกอบอื่นๆ ภายในอุปกรณ์ FPGA สำหรับเกณฑ์ที่ใช้ในการแบ่งคือ ให้แต่ละส่วนที่จะแยกออกจากกัน มีจำนวนสัญญาณที่เชื่อมต่อระหว่างกันน้อยที่สุดเท่าที่จะทำได้ เพื่อลดความหนาแน่นในคอนทักการเชื่อมต่อสัญญาณ (routing) ในขั้นตอนนี้จะใช้ซอฟต์แวร์ทำโดยซอฟต์แวร์จะเทียบส่วนประกอบ ของวงจรเช่น เกต (gate), ฟลิป-ฟลอป (flip-flop) ลงในทรัพยากรต่างๆ ที่มีอยู่ในอุปกรณ์ FPGA หลังจากทำขั้นตอนนี้เสร็จแล้วผู้ออกแบบสามารถที่จะทราบว่าวงจรใช้จำนวนทรัพยากรภายในอุปกรณ์ FPGA ไปเท่าไร ส่วนข้อมูลทางเวลานั้นผู้ออกแบบจะทราบเฉพาะความหน่วงภายในแต่ละส่วนเท่านั้น หรือที่เรียกว่าความ หน่วงลอจิก(logic delay) ส่วนซอฟต์แวร์จะรวมเอาซอฟต์แวร์ย่อยอื่นๆ อีก เพื่อให้การทำ PPR (Partitioning Placement & Routing) เป็นไปอย่างต่อเนื่อง

## 3. การวางอุปกรณ์ (Placement)

ขั้นตอนนี้เป็นการเลือกทำเลที่ตั้งของแต่ละส่วนของวงจรที่ผ่านการแบ่งวงจร (Partitioning) มาแล้วว่าควร จะอยู่ ณ ตำแหน่งไหนในอุปกรณ์ FPGA เพื่อให้ได้ผลลัพธ์ที่ดีที่สุด เช่นวงจรส่วนไหนควรอยู่ใกล้กัน เพื่อจะ ได้ค้นหาเส้นทางได้ (route) ง่ายหรือช่วยลดความหน่วง จะเห็นได้ว่าตำแหน่งภายในอุปกรณ์ FPGA นั้นมี ความสำคัญเพราะถ้าจัดวางวงจรลงในตำแหน่งที่ไม่เหมาะสมแล้วจะทำให้ความหน่วงเพิ่มขึ้นหรือ Router ทำการค้นหาเส้นทางสัญญาณได้ไม่หมด การวางอุปกรณ์ที่ดีควรวางส่วนต่างๆให้อยู่ใกล้กันโดยเฉพาะส่วน ที่มีการเชื่อมต่อสัญญาณด้วยกันนอกจากนั้นการกำหนดตำแหน่งขา I/O (I/O pin) ตามตำแหน่งขา I/O ของ FPGA บนแผ่น PCB ก็จะมีผลโดยตรงเลยคือซอฟต์แวร์จะวาง I/O ลงในตำแหน่งที่ผู้ออกแบบกำหนด ซึ่ง บางครั้งตำแหน่งที่กำหนดไปไม่เหมาะสม ดังนั้นการกำหนดขา I/O ควรกำหนดตำแหน่งให้เหมาะสม หรือ ไม่ก็ให้ซอฟต์แวร์จัดการเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. การเชื่อมต่อสัญญาณ (Routing)

ในขั้นตอนนี้เป็นการเชื่อมต่อสัญญาณระหว่างองค์ประกอบต่างๆ ภายในอุปกรณ์ FPGA ขั้นตอนนี้จะทำให้ ต่อเนื่องจากการวางอุปกรณ์ ในกรณีที่ทำการวางอุปกรณ์ไว้ไม่ดีซอฟต์แวร์ก็จะทำการเชื่อมต่อสัญญาณได้ไม่หมด (เนื่องจากจำนวนทรัพยากรสำหรับเชื่อมต่อสัญญาณนั้นมีอยู่จำกัด) หรือเกิดความหน่วงเกิน ค่าที่กำหนดในข้อบังคับ ผู้ออกแบบสามารถทำขั้นตอนนี้ได้โดยใช้ซอฟต์แวร์หรือผู้ออกแบบจะทำการเชื่อมต่อสัญญาณด้วยตนเองก็ได้ แต่ทางที่ดีควรใช้ซอฟต์แวร์ทำดีกว่า นอกจากนั้นการกำหนดข้อบังคับ ทางเวลา จะช่วยให้ผลที่ได้จากการเชื่อมต่อสัญญาณดีขึ้นได้

#### 5. ความหน่วงด้านเวลา (Delay)

ในการทำ FPGA นั้นความหน่วงที่เกิดขึ้นเป็นความหน่วงที่เกิดจากการวางตำแหน่ง (layout) ของอุปกรณ์ ซึ่งผู้ออกแบบไม่สามารถเข้าไปแก้ไขได้ แต่สามารถทำให้มีความหน่วงน้อยที่สุดได้ สำหรับความหน่วง ที่เกิดขึ้นนั้นแยกได้เป็นสองประเภทคือ ความหน่วงลอจิก (Logic delay) เป็นความหน่วงภายในองค์ประกอบของอุปกรณ์ FPGA เองและ ความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณ (Routing delay) เป็นความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณระหว่างองค์ประกอบภายในอุปกรณ์ FPGA โดยปกติแล้ว ค่าความหน่วงลอจิกไม่ควรเกิน 50% ของค่าความหน่วงที่ยอมรับได้ เพราะความหน่วงที่เกิดจากการเชื่อมต่อสัญญาณมักจะมีค่ามากกว่าค่าความหน่วงลอจิก ดังนั้นในการวางอุปกรณ์ และเชื่อมต่อสัญญาณ ผู้ออกแบบควรกำหนดข้อบังคับทางเวลาเพื่อให้ ซอฟต์แวร์ได้ทำงานอย่างมีประสิทธิภาพเพิ่มขึ้น และเพื่อให้ได้ผลลัพธ์ที่ดีขึ้นค่าความหน่วงที่ได้หลังจากการวางอุปกรณ์ และเชื่อมต่อสัญญาณแล้วจะมีค่าความหน่วงที่ค่อนข้างแน่นอน ซึ่งผู้ออกแบบสามารถทราบได้ว่า โมเดลที่ออกแบบนั้น เป็นไปตามข้อกำหนด หรือไม่

#### 6. การจำลองการทำงานของวงจร (Simulation)

ในขั้นตอนนี้เป็นขั้นตอนที่สำคัญอีกขั้นตอนหนึ่ง เพราะเป็นขั้นตอนที่ผู้ออกแบบตรวจสอบฟังก์ชันการทำงานของโมเดลว่าถูกต้องหรือไม่ มีข้อผิดพลาดตรงไหนเพื่อจะได้ทำการแก้ไขให้ถูกต้อง ในขั้นตอนนี้ จะมีซอฟต์แวร์ที่ใช้สำหรับทำการจำลองการทำงานของวงจรที่ให้อยู่ เช่น Model Sim ของบริษัท Model Technology หรือ Max Plus II ของบริษัท Altera ในการจำลองการทำงานของวงจร ควรทำทุกครั้งหลังจากที่มีการทำแต่ละขั้นตอนหลักเสร็จแล้ว เพื่อจะได้ทราบว่าข้อผิดพลาดของโมเดล เกิดขึ้นตอนไหน จะได้แก้ไขข้อผิดพลาดตรงขั้นตอนนี้ๆ ได้เลย ไม่ต้องมาคอยตรวจหาขั้นตอนที่ทำให้เกิดข้อผิดพลาด นั่นคือการทำจำลองการทำงานของวงจร ต้องทำทั้งหลังการเขียนโค้ด, การสังเคราะห์วงจร และการทำ PPR การจำลองการทำงานของวงจรหลังจากที่เขียนโค้ดเสร็จแล้วนั้น ผู้ออกแบบสามารถทราบได้แค่โมเดลทำงานถูกต้องหรือไม่เท่านั้น (functional test) ยังไม่สามารถตรวจสอบการทำงานในเชิงเวลาได้ถูกต้อง ในการจำลองการทำงานของวงจรหลังจากที่สังเคราะห์เป็นวงจรแล้ว เพื่อตรวจสอบว่าฟังก์ชันการทำงานยังคงถูกต้องหรือไม่ และค่าความหน่วงที่เกิดขึ้นเป็นไปตาม ข้อบังคับหรือไม่ มีข้อผิดพลาดเกิดขึ้นหรือไม่ถ้ามีจะแก้ไขให้ถูกต้อง ในการจำลองการทำงานของวงจรหลังจากที่ทำการวางอุปกรณ์ การเชื่อมต่อสัญญาณ (post layout simulation) แล้วก็มีความสำคัญเช่นกันเพราะผลที่ได้จากการจำลองการทำงานของวงจรในตอนนี้ จะเป็นผลลัพธ์ของโมเดลเลย ซึ่งผู้ออกแบบนอกจากจะตรวจไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สอบฟังก์ชันการทำงานแล้วยังต้อง ตรวจสอบคุณสมบัติอื่นๆ เช่น ความหน่วงที่ได้จากการทำ PPR ในรูปแบบค่าความหน่วงมาตรฐาน (Standard Delay Format : SDF) ว่าตรงตามที่กำหนดหรือไม่ หรือตรวจสอบว่าวงจรรวม สามารถใช้งานที่ความถี่สูงสุดเท่าไรนั่นเอง ในการจำลองการทำงาน ของวงจรควรรู้ซอฟต์แวร์ตัวเดียวกันตลอดเพื่อจะได้เปรียบเทียบผลที่ได้จากขั้นตอนต่างๆ

### 7. การโปรแกรมอุปกรณ์ FPGA (Configuration)

หลังจากที่โมเดลผ่านขั้นตอนต่างๆ จนกระทั่งผ่านการทำ PPR (Partitioning, Placement & Routing) แล้วนั้น ถึงตอนนี้ก็สามารถที่จะดาวน์โหลด (download) ลงในอุปกรณ์ FPGA ได้แล้ว ในการดาวน์โหลดนี้ก่อนอื่นต้องแปลงแบบวงจรที่ได้เป็นข้อมูลวงจร (configuration data) ซึ่งอยู่ในรูปของบิตสตรีม (bit stream) ก่อนแล้วจึงดาวน์โหลดลงไปเพื่อให้อุปกรณ์ FPGA มี ฟังก์ชันการทำงานตามโมเดลที่ผู้ออกแบบต้องการ ซึ่งในขั้นตอนนี้จะใช้วิธีที่แตกต่างกันออกไปสำหรับ อุปกรณ์ FPGA ของแต่ละบริษัทผู้ผลิตคือ ในกรณีที่เป็นอุปกรณ์ FPGA ชนิดที่ต้องโปรแกรมโดย วิธี SRAM นั้น ในการใช้งานผู้ออกแบบจะต้องเก็บข้อมูลวงจรไว้ในหน่วยความจำประเภท EPROM หรือ serial PROM ด้วยเพื่อจะใช้งานสะดวกขึ้น คือในการใช้งานโมเดลครั้งต่อไปไม่ต้องดาวน์โหลดข้อมูลวงจรจากเครื่องคอมพิวเตอร์อีก เพราะมีข้อมูลวงจรเก็บอยู่ในหน่วยความจำอยู่ แล้ว แคกรณีที่อุปกรณ์ FPGA เป็นชนิดที่โปรแกรมโดยใช้วิธี EPROM หรือ Anti fuse ก็ไม่จำเป็นต้องมีหน่วยความจำสำหรับเก็บข้อมูลวงจร เพราะว่าอุปกรณ์ FPGA ชนิดนี้เมื่อดาวน์โหลดข้อมูล วงจรลงไป ข้อมูลที่ดาวน์โหลดลงไปก็ยังคงอยู่ในอุปกรณ์ FPGA และครั้งต่อไปก็ใช้งานโมเดลที่ออกแบบไว้ได้เลย

#### • เครื่องมือสำหรับการออกแบบ FPGA

จะเห็นได้ว่าการออกแบบเพื่อทำ FPGA นั้นทำได้สะดวกกว่า ASIC มากเพราะใช้เวลาน้อยกว่ามากด้วย ส่วน ถ้าคีย์ที่ใช้ในการทำ FPGA คือ ซอฟต์แวร์ที่ใช้ตั้งแต่เขียน โค้ดอธิบายฮาร์ดแวร์จนกระทั่งดาวน์โหลดลงใน อุปกรณ์ FPGA ซึ่งซอฟต์แวร์ที่ใช้ต้องเป็น ซอฟต์แวร์ที่ทำงานต่อเนื่องกันได้ สำหรับซอฟต์แวร์ที่ใช้ทำการ จำลองการทำงานของวงจรมัน ต้องสามารถใช้งานต่อเนื่องกับซอฟต์แวร์ที่ใช้ทั้งระบบ เพราะโมเดลที่ได้จาก การทำขั้นตอนต่างๆ ด้วยซอฟต์แวร์ ต่างๆ ต้องเอามาจำลองการทำงานได้ และในการจำลองการทำงานของ วงจรควรรู้ซอฟต์แวร์ตัวเดียวกันตลอดทั้งระบบ เพื่อจะได้เปรียบเทียบผลได้ง่าย ในอดีตซอฟต์แวร์ส่วนใหญ่ จะใช้งานอยู่บนคอมพิวเตอร์สมรรถนะสูงอย่างเวิร์คสเตชัน (Workstation) ในปัจจุบันมีการพัฒนาซอฟต์แวร์ ที่ใช้บนพีซี (PC) มากขึ้นซึ่งสามารถลดค่าใช้จ่ายในด้านอุปกรณ์คอมพิวเตอร์

### 2.1.2 เทคโนโลยีการออกแบบวงจรลอจิก ( VHDL : Logic Design Technology )

เทคโนโลยีของการออกแบบวงจรลอจิกได้มีการพัฒนาไปอยู่เสมอ จนได้มีการพัฒนาภาษาโปรแกรมที่ใช้ในการออกแบบวงจรลอจิกขึ้นมา VHDL เป็นหนึ่งในนั้นที่ได้มีการพัฒนาขึ้นมา VHDL

ย่อมาจาก VHSIC Hardware Description Language ( VHSIC = Very High Speed Integrated Circuit ) มันก็คือภาษาที่ใช้ในการออกแบบวงจรลอจิกเพื่อผลิตเป็นชิปไอซีขึ้นมา VHDL เป็นภาษาระดับสูงที่ใช้ใน

การออกแบบระบบและวงจรลอจิกเป็นภาษาที่สามารถออกแบบวงจรได้ในระดับต่างๆ จะประกอบไปด้วยโครงสร้างต่างๆ ที่ถูกออกแบบขึ้นมา ในระดับที่สูงขึ้นตัวภาษานั้นสามารถที่จะออกแบบระบบโดยไม่ต้องคำนึงกระบวนการหรือวิธีการของวงจร เพราะวงจรจะถูกสร้างในรูปแบบของฟังก์ชัน เราจะพิจารณาเพียงจุดมุ่งหมายของการออกแบบวงจรเท่านั้น เป็นภาษามาตรฐานที่ IEEE ได้ให้การยอมรับ ข้อดีคือเป็นภาษาที่สามารถปรับเปลี่ยนโครงสร้างให้เข้ากับระบบฮาร์ดแวร์ต่างๆ ได้เป็นอย่างดี และอ่านเข้าใจได้ง่าย

### • องค์ประกอบที่สำคัญของ VHDL

VHDL มีองค์ประกอบที่สำคัญอยู่ 2 ส่วนคือ Entity และ Architecture

1 Entity เป็นเสมือน Block ที่เราสร้างขึ้นมาเพื่อจะบอกถึงจุดเชื่อมต่อภายนอก (I/O) ว่ามีอะไรบ้าง โดยไม่ต้องมีการอธิบายโครงสร้างภายใน

2 Architecture ใช้ในการอธิบายโครงสร้างภายในของ Entity



รูปที่ 2.3. แสดง D Flip-Flop

```
entity dff is
  port (data,clk:in std_logic;
        q:out std_logic);
end dff;
architecture behavior of dff is
begin
  process (clk)
  begin
    if (clk'event and clk = '1') then
      q <= data;
    end if;
  end process;
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมนี้เป็นตัวอย่างของการเขียนโปรแกรมเพื่ออธิบายคุณสมบัติของ D F/F (รูปที่ 2.3) Entity มีการประกาศอินพุตอยู่ 2 ตัวคือ data กับ clk เอาท์พุทคือ q ส่วน Architecture มีการบอกการทำงานของ D F/F ว่าถ้าสัญญาณ clk มีการเปลี่ยนแปลงจาก 0 เป็น 1 ให้มีการส่งค่า data ไป q

- รูปแบบของภาษา VHDL

- รูปแบบการเขียน Architecture ของ VHDL

VHDL มีรูปแบบการเขียนอยู่ 3 รูปแบบ

1 Structural Model การอธิบายวงจรโดยใช้โมดูลต่างๆมาเชื่อมต่อกันให้เห็นโครงสร้างภายใน

2 Behavioral Model การอธิบายการทำงานของวงจรในระดับลอจิกเกต

3 Sequential Model การอธิบายขั้นตอนการทำงานโดยใช้ Sequential Statement ทำงานทีละขั้น

ตอน

ต่อไปนี้จะเป็นอย่างการเขียนโปรแกรมเพื่ออธิบายวงจร RS F/F โดยใช้ Architecture ที่แตกต่างกัน

Structural Model

```
u1: nand2 port map (set, q, qb);
```

Behavioral Model

```
u2: nand2 port map (reset, qb, q);
```

```
qb<=not (q and set) after 2 ns;
```

```
q <=not (qb and reset) after 2 ns;
```

Sequential Model

```
process (set,reset)
```

```
begin
```

```
if set = '0' and reset = '1' then
```

```
q <= '0' after 2 ns;
```

```
qb <= '1' after 4 ns;
```

```
if ...
```

```
...
```

```
end process;
```

สำหรับรูปแบบการเขียนที่เราจะเลือกใช้ นั้นขึ้นอยู่กับความเหมาะสมของฮาร์ดแวร์ เราสามารถใช้รูปแบบต่างๆมาด้วยกันได้อยู่ใน Architecture ตัวเดียวกันก็ขึ้นอยู่กับความเหมาะสมเช่นกัน จะเห็นว่าในแต่ละแบบก็มีจุดเด่นของตัวเอง แต่ทั้ง 3 แบบก็ให้ผลลัพธ์เหมือนกัน

Sequential มีการอธิบาย Architecture เป็นลำดับขั้นตอนที่ชัดเจน เข้าใจง่าย โดยปกติแล้ว

โปรแกรมที่อยู่ภายใน Architecture นั้นจะมีการ process พร้อมๆกันทุกบรรทัด (เหมือนวงจรจริงที่มีการเชื่อมต่อสัญญาณกันทั้งวงจร) เมื่อมีสัญญาณ input ตัวใดเปลี่ยน output ก็จะมีการเปลี่ยนตามทันที จะมี

เอกสารเขียนเอกสารให้ส่งไปเวลาหรือการเขียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่บนการค้า  
ไม่ว่าในรูปแบบใด ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

delay ก็เพียงเล็กน้อย ) แต่แบบ Sequential สามารถจะมองเป็นขั้นตอนได้โดยใส่ Process Statement ครอบม เข้าไปในโปรแกรม ส่วน Structural ก็มีการดึง Component NAND มาจะมองเห็นการเชื่อมต่อที่ชัดเจน ส่วน Behavioral นั้นมีการอธิบายคุณสมบัติระดับลอจิกเกต

### - Behavioral Modeling

ในหัวข้อที่แล้วได้กล่าวถึง Structural Model ไปบ้างแล้วในหัวข้อนี้เป็น Behavioral Model ซึ่งจะ กล่าวถึง Statement และฟังก์ชันต่างๆที่นิยมใช้กับ Behavioral Model

#### 1. การใช้ Selected signal assignment และ Conditional signal assignment statement

Statement ที่นิยมใช้อีก 2 แบบสำหรับ Behavioral Model ก็คือ Conditional และ Selected signal assignment โปรแกรมต่อไปนี้จะแสดงตัวอย่างของการใช้ 2 Statement ดังกล่าว

```
with sel select
    q<=i0 after 10 ns when 0,
    i1 after 10 ns when 1,
    i2 after 10 ns when 2,
    i3 after 10 ns when 3,
    'x' after 10 ns when others;
sel<= 0 when a = '0' and b = '0' else
    1 when a = '1' and b = '0' else
    2 when a = '0' and b = '1' else
    3 when a = '1' and b = '1' else
    4;
```

โปรแกรมทางซ้ายคือ Selected signal assignment โดย q จะเลือกส่งค่า i0, i1, i2, i3 ออกไปขึ้นอยู่กับค่าของ sel (sel เป็น integer) ส่วน โปรแกรมทางขวาก็คือ Condition signal assignment โดยตัวแปร sel จะมีค่าเป็น 0, 1, 2, 3 หรือ 4 ขึ้นอยู่กับเงื่อนไขว่าเงื่อนไขใดถูกต้อง

#### 2. การใช้ delay

การใช้ delay ใน VHDL นั้นเป็นการทำงานเลียนแบบการทำงานจริงๆของวงจรที่จะมี delay ในการทำงานอยู่เช่นกัน

$a \leq b$ ; ( ส่งค่า b ไป a ทันทีโดยไม่มี delay time )

$a \leq b$  after 10 ns; ( ส่งค่า b ไป a หลังจากที่ผ่านมาไปแล้ว 10 ns )

#### VHDL จะมี delay อยู่ 2 แบบ

1. Inertial delay ก่อนจะส่งค่าสัญญาณทางขวาไปยังทางซ้าย โดยสัญญาณทางขวาจะต้องคงค่า นั้นได้นานเท่ากับค่า delay ดังนั้น delay แบบนี้สัญญาณของตัวส่งกับตัวรับ ไม่จำเป็นจะต้องเหมือนกัน ดัง ตัวอย่างการใช้งาน

$a \leq b$  after 20 ns; ( a จะได้รับ ค่าจาก b เมื่อค่าของ b ไม่เกิดการเปลี่ยนแปลงเป็นเวลา 20 ns )

2 Transport delay เป็นการส่งค่าสัญญาณทางขวาไปยังทางซ้าย โดยสัญญาณของทั้งตัวส่งและตัวรับจะเหมือนกัน แตกต่างกันก็ตรงที่สัญญาณตัวรับจะช้ากว่าเป็นเวลาเท่ากับที่ delay ไว้ ดังตัวอย่างการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

a <= transport b after 20 ns; (สัญญาณของ b จะเหมือนกับ a แต่ b จะมีสัญญาณที่ช้ากว่า a อยู่ 20 ns)

### - การใช้งาน Generics

Generics เป็นเครื่องมือที่ใช้ในการส่งข้อมูลต่างๆ ให้ Entity เช่น ค่า delay time, ค่าความจุ, ค่าความต้านทาน, ความกว้างของ data-path หรือว่า ความกว้างของ signal เป็นต้น ใช้งานได้โดยเราจะเพิ่มเต็มส่วน Generic นี้แทรกเข้าไปใน Entity Block ดังตัวอย่างโปรแกรมดังนี้

```
entity buff is
    generic(delay:time;load:integer);
    port(a:in bit; b:out bit);
end buff;

architecture buff1 of buff is
    begin
        b<= a after(delay * load);
    end buff1;
```

จากตัวอย่างโปรแกรมเป็น buffer ที่มีการส่งค่า delay และ load ให้กับตัว buffer โดยจะนำค่าเหล่านั้นไปใช้ใน architecture ดังตัวอย่าง ภายใน Architecture จะมีการส่งค่าจาก a ไปยัง b โดยมี delay หน่วงไว้โดยค่า delay นั้นเท่ากับ ( delay \* load ) ซึ่งหลังจากที่เราได้เขียน entity buffer ตัวนี้ขึ้นมาแล้วก็สามารถจะนำไปใช้กับ entity ตัวอื่นได้เสมือนการเรียกใช้งาน function โดยเราจะใช้ entity buffer ตัวนี้ใน entity ตัวใดเราก็จะแทรก Component ไว้ใน Architecture ตัวนั้น โดยแทรกไว้ก่อน begin ดังตัวอย่าง

```
architecture test1 of test is
    component buff
        generic(delay : time; load : integer);
        port( a : in bit; b : out bit);
    end component;
    begin
```

เมื่อเราแทรก entity ตัวนั้นลงไปแล้วเราก็สามารถเรียกใช้ได้เสมือนเป็นฟังก์ชันตัวหนึ่ง และมีการส่งค่าให้ได้ด้วยดังนี้

```
u1: buff generic map (13 ns, 2) port map (ina, outb); ( เป็นการเรียกใช้ในรูปแบบ Structure )
```

### - การใช้งาน Block Statements

เป็น Statement ที่เข้ามาช่วยให้ Architecture ของเรานั้นดูเป็นระบบ และสัคส่วนมากขึ้น อีกทั้งยังทำให้เราสามารถประกาศตัวแปรแบบ Local ขึ้นมาใช้ได้ ทำให้ตัวแปรมีการแยกแยะใช้เป็นสัคส่วน ตัวแปรที่ประกาศไว้ใน Block ก็สามารถใช้ครอบคลุมได้ภายใน Block เท่านั้น (เหมือนในภาษาปาสคาล)

```
[label] : block [ ( condition ) ]
    [ประกาศตัวแปร]
begin
```

-- statements

```
end block [label];
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในแต่ละ Architecture สามารถที่จะมีได้หลาย block ขึ้นอยู่กับผู้เขียนว่าจะแบ่งเป็นสัดส่วนเช่นใด และในแต่ละ block ก็สามรถมี block ซ้อนอยู่ข้างในได้ด้วย โดย condition ที่อยู่หลัง block นั้นคือคุณสมบัติของ Guarded Blocks ที่เพิ่มเติมเข้ามาเพื่อนำเงื่อนไขดังกล่าวไปใช้ใน statement ของเราได้อย่าง

```
architecture test1 of test is
begin
    g1 : block (clk = '1')
begin
    q <= guarded d after 5 ns;
end block g1;
end latch_guard;
```

การทำงานของโปรแกรมก็คือ จะเห็นว่าจะมี keyword GUARDED เพิ่มเข้ามาซึ่ง GUARDED ตัวนี้จะให้ค่าเป็นจริงเมื่อ clk = '1' นอกจากนี้จะเป็นเท็จ ดังนั้น statement d ที่ส่งค่าให้ q จะทำงานก็ต่อเมื่อ Guarded เป็นจริง

- **Sequential Processing**

สำหรับการออกแบบวงจรที่มีความขนาดใหญ่และซับซ้อนนั้น รูปแบบของ Structure และ Behavioral Model นั้นยังไม่เพียงพอ รูปแบบของ Sequential เป็นรูปแบบที่มีความสำคัญมากในการใช้ เพราะมีรูปแบบอย่างเดียวกันกับภาษาระดับสูงอย่าง C หรือ ปาสคาลที่มีการทำงานแบบ Sequential Statement

- **Process Statement**

การที่จะทำให้ statement ใน VHDL นั้นสามารถทำงานแบบ Sequential ได้นั้นเราจะต้องใช้ statement ที่เรียกว่า Process เข้าไปช่วย ดังตัวอย่างการใช้งาน

```
architecture test1 of test is
begin
    process (a, b)
        variable temp : std_logic;
begin
        -- sequential statement;
    end process;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-- statement;
end test1;
```

จากตัวอย่างการใช้งานจะเห็นว่า Process ที่แทรกเข้าไปใน Architecture นั้นจะทำให้ใน statement ที่ถูกค้นด้วย begin และ end process นั้นจะมีการทำงานเป็น step ที่ละบรรทัดทันทีซึ่งก็คือรูปแบบของ Sequential Processing ส่วน statement ที่อยู่ใน architecture เดียวกันแต่อยู่นอก block process ก็ยังคงมีการทำงานแบบปกติก็คือ process พร้อมกันทุกบรรทัด นอกจากนี้จากโปรแกรมจะว่าข้างหลัง process ยังมี (a,b) ใส่ไว้ ในวงเล็บนั้นก็คือสัญญาณที่ใช้ใน architecture ตัว architecture จะเข้าไปทำใน block process นี้ก็ต่อเมื่อสัญญาณ a หรือ b มีการเปลี่ยนแปลงเท่านั้น หรือที่เรียกว่า Event ทำให้ในการ simulate นั้น โปรแกรมไม่ต้องเข้าไปทำงานใน process ตลอดเวลาโดยไม่จำเป็น

#### - Sequential Statements

นอกจาก process statement แล้วยังมี statement ที่จำเป็นอยู่อีกมาก VHDL มี Sequential Statements ให้ใช้งานอยู่ 5 ตัวดังนี้ if, case, loop, assert, wait ให้เราได้เลือกใช้ในงานต่างๆ มีรายละเอียดและรูปแบบดังต่อไปนี้

#### รูปแบบ IF statement

```
IF condition THEN
    Sequence Statements
[ELSEIF condition THEN Sequence Statements ]
[ELSE Sequence Statements ]
END IF;
```

if statement ใช้ในการตรวจสอบเงื่อนไขถ้า condition เป็นจริงก็จะทำใน sequential statement ของ then ถ้าไม่ก็จะไปทำใน sequential statement ของ else แทน ยกตัวอย่างการใช้งานง่ายๆ ถ้าเรามีเงื่อนไข ถ้า a = '1' ก็จะส่งค่า c ให้ b นอกจากนี้ก็จะส่งค่า d ให้ b เขียนเป็นโปรแกรมได้ดังนี้

```
if ( a = '1' ) then b <= c; else b <= d; end if;
```

#### รูปแบบ Case Statements

```
Case expression IS
    WHEN choices [ | choices ] => sequence statements
    WHEN choices [ | choices ] => sequence statements
    . . .
END CASE;
```

case statement ใช้ในการตรวจสอบว่า expression ( ตัวแปรที่จะนำมาเปรียบเทียบ ) นั้นมีค่าเท่ากับตัวเลือกใด โปรแกรมก็จะเข้าไปทำ statement ในตัวเลือกนั้น แตกต่างกับ if statement ตรงที่ case นั้นจะใช้กับกรณีที่เงื่อนไขนั้นเป็นการเปรียบเทียบกับตัวแปรตัวเดียวกัน และมีหลายเงื่อนไข

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการแจ้งให้ถือการที่ขอเท่านั้น เมื่อผู้ใดเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รูปแบบของ LOOP Statements

VHDL มี loop ให้ใช้งานอยู่ 2 แบบ คือ while และ for การใช้ loop นั้นมีประโยชน์มากสำหรับข้อมูลที่เรามีหลายชุดเราไม่จำเป็นต้องเขียนโปรแกรมซ้ำๆกัน มีรูปแบบของการใช้งานดังนี้

WHILE condition LOOP	FOR identifier IN start_value TO finish_value LOOP
Sequential Statements;	Sequential Statements;
END LOOP	END LOOP;

ใน loop statement ยังมี statement อีก 2 ตัวที่ช่วยให้การทำงานของ loop นั้นมีความยืดหยุ่นขึ้น คือ next และ exit statement เมื่อเราเพิ่ม NEXT; เข้าไปใน loop เมื่อโปรแกรมได้ทำงานมาถึง statement ที่มี NEXT อยู่ โปรแกรมก็จะกระโดดกลับไปยังส่วนหัวของ loop ทันทีเพื่อทำงานใน step ถัดมาต่อ สำหรับ exit statement เมื่อเราเพิ่ม EXIT; เข้าไปเมื่อโปรแกรมทำงานมาเจอ EXIT แล้วก็จะทำให้หลุดออกจาก LOOP ทันทีไปทำงานนอก loop ต่อไป

### - Wait Statements

Wait statement คือ การหน่วงเวลาใน sequential statement ที่จะทำให้โปรแกรมนั้นหยุดทำงานอยู่ใน statement นั้นเป็นเวลาตามที่กำหนดไว้ หรือตามเงื่อนไขที่ตั้งไว้ มีรูปแบบการหน่วงให้ข้อมูล 4 แบบ คือ wait on signal, wait until condition, wait for time\_expression, และ multiple wait condition Statement เหล่านี้เป็น statement ที่มีประโยชน์มากอีก statement หนึ่งมีการทำงานของแต่ละแบบดังนี้

#### - Wait on signal

เมื่อโปรแกรมทำงานมาถึง statement นี้จะเป็นการหน่วงไว้กับที่ไปจนกว่าจะมีการเปลี่ยนแปลงของ signal ที่กำหนดให้ เช่น Wait on a,b; คือจะรออยู่กับที่จนกว่าค่าของ a หรือ b จะมีการเปลี่ยนแปลง

#### - Wait until condition

เมื่อโปรแกรมทำงานมาถึง statement นี้จะเป็นการหน่วงไว้กับที่ไปจนกว่าเงื่อนไขนั้นๆจะเป็นจริงก็จะหลุดจากการหน่วง เช่น Wait until ((a='1') and (b='1')); คือจะหน่วงไปเรื่อยๆ จนกว่า a และ b จะมีค่า '1' ก็จะหลุดจากการหน่วง

#### - Wait for time\_expression

เป็นการหน่วงตามเวลาที่เรากำหนดไว้ เช่น Wait for 10 ns; คือเป็นการหน่วงไว้เป็นเวลา 10 ns;

#### - Multiple Wait condition

เป็นการใช้การหน่วงทั้ง 3 แบบมารวมกันเช่นดังตัวอย่าง

```
Wait on a, b until c='1' for 2 usec;
```

คือจะหน่วงไว้จนกว่า a หรือ b จะมีการเปลี่ยนแปลงค่า และ c จะต้องเป็น 1 ถ้าไม่มีเงื่อนไขแบบนี้เกิดขึ้นก็จะหน่วงไว้จนสุดที่ 2 usec โดยการใช้ Multiple Wait นี้มีเงื่อนไขการใช้ด้วยคือสามารถจะนำมา wait แบบต่างๆมาใช้ร่วมกันได้ 4 แบบ โดยเวลาใช้ก็ต้องมีเรียงลำดับด้วยดังนี้ 1) on until for 2) on until 3) on for 4) until for

- ชนิดของข้อมูล ( Data types )

- Object Types

VHDL ก็มีคุณสมบัติต่างๆเช่นเดียวกับภาษาระดับสูง มีการแบ่งชนิดของตัวแปรให้ใช้ในภาษาอยู่ด้วย 3 ชนิดด้วยกันคือ

- 1 Signal ใช้เป็นสัญญาณเพื่อแสดงการเชื่อมต่อกันระหว่าง Component ต่างๆ
- 2 Variable ใช้เป็น Temp เก็บข้อมูลชั่วคราวภายใน entity โดยใช้ในการ process
- 3 Constant ชื่อที่มีการกำหนดค่าคงที่ไว้ใช้ใน program

**signal** มีรูปแบบการใช้งานดังนี้

```
SIGNAL signal_name : signal_type [:= initial_value];
```

การใช้งาน Signal นอกจากจะเป็นการประกาศชนิดของสัญญาณแล้ว ยังสามารถจะกำหนดค่าเริ่มต้นให้กับสัญญาณนั้นได้ด้วยดังตัวอย่างเป็นการประกาศสัญญาณ vcc ให้มีชนิดเป็น std\_logic และมีค่าเริ่มต้นเป็น 1

```
SIGNAL vcc : std_logic := '1';
```

(\* std\_logic คือ ชนิดของตัวแปรอีกชนิดหนึ่งมีด้วยกันทั้งหมด 9 ค่าคือ U, X, 0, 1, Z, W, L, H, - )

**Variables** มีรูปแบบการใช้งานดังนี้

```
VARIABLE variable_name [,variable_name] : variable_type [:= value];
```

การใช้งาน Variables ก็มีลักษณะคล้ายกับ signal คือสามารถกำหนดค่าเริ่มต้นให้กับตัวแปรได้ด้วย ดังตัวอย่าง กำหนดให้ delay เป็น time มีค่าเริ่มต้นที่ 2 ns

```
VARIABLE delay : time := 2 ns;
```

**Constants** มีรูปแบบการใช้งานดังนี้

```
CONSTANT constant_name [,constant_name] : type_name [:= value];
```

การใช้งาน Constant คือจะต้องมีการกำหนดค่าเริ่มต้นให้กับตัวแปรเพื่อเป็นค่าคงที่นำไปใช้ในโปรแกรมได้ ดังตัวอย่างเป็นการกำหนดตัวแปร pi มีชนิดเป็น real มีค่าคงที่เท่ากับ 3.1414

```
CONSTANT pi : real := 3.1414;
```

- ชนิดของข้อมูล ( Data types )

ชนิดของตัวแปรที่เราใช้ประกาศใน Signal, Variable, หรือ Constant แบ่งออกมาได้เป็น 4 ประเภทใหญ่ๆ คือ Scalar, Composite, Access และ File Types

qScalar Types นั้นเป็นตัวแปรแบบพื้นฐานที่ใช้กันบ่อยเช่น integer, real เป็นต้น Composite เป็นชนิดที่ใช้สร้าง array และ record ส่วน Access types เป็นตัวแปรรูปแบบของ Pointer เหมือนกับภาษาโปรแกรมทั่วไป File เป็นตัวแปรที่เกี่ยวกับไฟล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1. Scalar Types

Scalar Types แบ่งย่อยออกเป็น 4 ชนิดคือ Integer, Real, Enumerated, และ Physical types การใช้งานตัวแปรเหล่านี้จะต้องใส่ค่าให้ถูกต้องต้องใส่ค่าให้ถูกชนิดด้วยเช่น Integer ห้ามเอาค่า Real ใส่ให้เป็นคั่น

Integer อ้างถึงข้อมูลตัวเลขจำนวนเต็มในช่วง -2,147,483,647 ถึง +2,147,483,647

Real อ้างถึงข้อมูลตัวเลขจำนวนจริงที่เป็นทศนิยมในช่วง -1.0E+38 ถึง +1.0E+38

Enumerated เป็นชนิดที่มีประสิทธิภาพมากอีกชนิดหนึ่ง เพราะเป็นชนิดที่มีการกำหนดขอบเขตหรือว่า set ของกลุ่มข้อมูลที่จะอ้างอิงขึ้นมาได้เองโดย Programmer ยกตัวอย่างถ้าเราต้องการสร้าง type ข้อมูลที่อ้างอิงข้อมูลได้ 3 ตัวคือ red, green และ yellow เพื่อใช้กับโปรแกรมไฟจราจรเพื่อให้มองเห็นโปรแกรมได้ง่าย

```
TYPE t_state IS ( red, green, yellow );
```

Physical เป็นการกำหนดตัวแปรที่ประกอบด้วย 2 ส่วน ส่วนแรกกำหนดขอบเขตของตัวแปร ส่วนที่สองกำหนดหน่วยขึ้นมาใช้งาน ดังตัวอย่างจะเป็นการกำหนดชนิดข้อมูลที่ชื่อว่า current มีขอบเขตที่ 0 ถึง 1000000000 และมีหน่วยให้ใช้งานอยู่ 3 หน่วยคือ na, ua และ ma ตัวแปรแบบนี้เหมาะที่จะใช้กับข้อมูลที่มีความละเอียดสูง มีตัวเลขอยู่หลายหลัก เมื่อมาใช้หน่วยช่วยจะทำให้อ้างอิงข้อมูลเหล่านั้นได้ง่าย และ สั้นกว่า

```
Type current is range 0 to 1000000000
units
na;
ua = 1000 na;
ma = 1000 ua;
end units;
```

## 2. Composite Types

เป็นชนิดที่มีการเก็บข้อมูลที่มีลักษณะเป็นกลุ่มจึงแยกย่อยได้เป็น 2 ชนิดคือ array และ record สำหรับข้อมูลชนิด array แล้วช่วยได้มากในการทำ ROM หรือ RAM

**Array** รูปแบบของ array มีทีเดียว

```
TYPE name IS Array ( start TO stop ) OF ชนิดของตัวแปร
```

ตัวอย่างการประกาศ Array มีทีเดียว data\_bus เป็น type ที่มีขนาด 4 bit มีชนิด signal เป็น bit

```
TYPE data_bus IS Array ( 0 TO 3 ) OF bit;
```

ตัวอย่างการประกาศตัวแปรให้ x มีชนิดเป็น data\_bus

```
VARIABLE x : data_bus;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ตัวอย่างการเข้าถึง Array แบบที่ละตำแหน่ง x(1) := '1';  
ไม่ว่ากรณีใดๆ หงสน อักษรห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างการเข้าถึง Array แบบเป็นกลุ่ม `x := ('1', '0', '1', '0');`

Multidimensional Arrays เป็นการใช้ array หลายมิติ Array 2 มิตินิยมใช้ในการออกแบบ ROM และ RAM

ตัวอย่างการประกาศ Array หลายมิติ

```
TYPE mem_data IS Array (0 TO 32, 0 TO 32 ) OF std_logic;
```

ตัวอย่างการเข้าถึง Array หลายมิติ `X(1,1) := '1';`

### Record

Record คือการจะมองกลุ่มของข้อมูลชนิดต่างๆ เข้าด้วยกันเป็น Object เดียว ดังนั้น Record จะประกอบไปด้วยข้อมูลชนิดต่างๆอยู่ เราสามารถที่จะใช้ Record ซ้อน Record ได้เหมือนกับ Programming Language ทั่วๆ ไป

```
ตัวอย่างการประกาศ
type test_record is
  record
    d : integer;
    o : real;
  end record;
variable test : test_record;
```

เราสามารถอ้างอิงข้อมูลได้โดยใส่จุดไว้ข้างหลังตัวแปร และตามด้วยชื่อฟิลด์ใน record เช่น

```
test.d := 5;
test.o := 10.5;
```

### 3. Access Types

Access มีรูปแบบเหมือนกับ pointer ในภาษาปาสคาลสามารถนำ Pointer นั้นไป Link เชื่อมต่อกันเป็น Link List ได้ด้วย มี Function ที่ใช้กับ Access Types น้อยๆ 2 ตัวคือ 1. NEW ใช้ในการ Allocate ตำแหน่งใน Memory 2. DEALLOCATE ใช้ในการยกเลิกการใช้งานของ Pointer

ตัวอย่างการใช้

```
TYPE fifo IS ARRAY (0 TO 3) OF std_logic;
TYPE fifo_access IS ACCESS fifo;
VARIABLE fifo_ptr : fifo_access := NULL;
fifo_ptr := new fifo;
fifo_ptr.ALL := ('0', '0', '1', '1');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. File Types

เป็นข้อมูลที่ประกาศขึ้นเพื่อใช้ในการติดต่อกับไฟล์

รูปแบบการประกาศ

```
TYPE file_name IS FILE OF file_type;
```

file มี Function ให้ใช้งานอยู่ 3 Function

READ (file,data) ( file คือชื่อ fileที่จะอ่านข้อมูล ; data คือตัวแปรที่จะรับค่าในไฟล์กลับ )

WRITE (file,data) ( file คือชื่อ fileที่จะอ่านข้อมูล ; data คือตัวแปรที่เก็บค่าที่จะเขียนลงไป  
ในไฟล์ )

ENDFILE (file) ( file คือชื่อ fileที่เปิด )

#### 5.Subtypes

เป็นการนำชนิดของข้อมูลที่มีอยู่เดิมมาใช้เพียงบางส่วน มีข้อดีคือ ไม่ต้องกำหนด type ขึ้นมาใหม่,  
ใช้ขอบเขตของข้อมูลเท่าที่จำเป็น, เข้าใจขอบเขตการใช้งานได้ง่าย เช่นชนิดจำนวนเต็มบวก natural จาก  
type integer

```
SUBTYPE natural IS integer RANGE 0 to +2,147,483,647;
```

- เทคนิคการใช้งาน VHDL

- การใช้งาน signal ชนิด std\_logic

Std\_logic เป็นสัญญาณอีกชนิดหนึ่งที่นิยมใช้ซึ่งมีอยู่ด้วยกันทั้งหมด 9 ค่าคือ (U, X, 0, 1, Z, W, L, H, -) ดังนั้นในการใช้งานเราต้องคำนึงอยู่เสมอว่าไม่ได้มีเพียงค่า 1 กับ 0 ดังนั้นในโปรแกรมของเรา  
จะต้องมีการใช้ other อยู่เสมอ ( others เป็น keyword ตัวหนึ่งที่จะให้ค่าที่เหลือที่เราไม่ได้อ้างถึง )  
ดังตัวอย่าง กำหนดให้ s เป็น array ขนาด 2 bit ชนิด std\_logic

```
case s is
  when "00" => muxout <= c;
  when "01" => muxout <= d;
  when "10" => muxout <= e;
  when others => muxout <= f;
end case;
```

จากโปรแกรมถ้าค่า s ไม่ได้เท่ากับ "00" หรือ "01" หรือ "10" แล้ว โปรแกรมจะส่งค่า f ให้  
muxout ทั้งนี้ เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่าในรูปแบบใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากการนำ others มาช่วยแล้ว เรายังสามารถใช้ don't care เข้ามาช่วยได้อีกด้วยในกรณีที่เราสนใจข้อมูลเฉพาะบางบิต เช่น ถ้าเรามีข้อมูลอยู่ 6 บิต แต่ต้องการตรวจสอบเฉพาะ 2 บิตหลังว่าเป็น 1 ทั้งคู่หรือไม่ ก็จะต้องนำข้อมูลนั้นไปเปรียบเทียบกับ “---11” เครื่องหมายลบแทน don't care การใช้งานอย่างนี้จะมีประโยชน์มากในการเปรียบเทียบเพราะเราไม่จำเป็นต้องแยกออกมาเปรียบเทียบกับทีละบิต


#### - การใช้งาน VHDL กับ Flip-Flops

Flip-Flop จะทำงานได้นั้นจะต้องใช้ clk เข้ามาช่วยซึ่งการทำงานของ flip-flop นั้นอาศัยการทำงานของขอบขาขึ้น หรือ ขอบขาลงของ clk สามารถประยุกต์ใช้ได้ดังนี้

( clk'event and clk = '1' ) แทนขอบขาขึ้นของ clk

( clk'event and clk = '0' ) แทนขอบขาลงของ clk

ยกตัวอย่างการออกแบบ D Flip-Flop ที่มี preset และ reset



รูปที่ 2.4. แสดง D Flip-Flop มี preset และ reset

```
entity dff_async is (entity block)
port (data, clk, reset, preset : in std_logic;
      q : out std_logic);
end dff_async;

architecture behav of dff_async is
begin
process (clk, reset, preset) begin
    if (reset = '0') begin (reset ค่า q เมื่อ reset เป็น '0')
        q <= '0';
    elsif (preset = '1') then (set ค่า q เมื่อ preset เป็น '1')
        q <= '1';
    elsif (clk'event and clk = '1') then (ส่ง data เมื่อมี clk เข้ามา)
        q <= data;
    end if;
end process;
```


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
end process;
```

```
end behav;
```

- การออกแบบ buffer แบบต่างๆ

### 1. Tri-State



รูปที่ 2.5 แสดง Tri-State

การออกแบบ buffer ที่มี 3 สถานะ โดยมี enable เป็นตัวควบคุมสามารถเขียนเป็น entity ได้ดังนี้

```
entity tristate is
port (e, a : in std_logic;
      y : out std_logic);
end tristate;
```


Architecture นั้นสามารถเขียนได้หลายแบบดังตัวอย่างทั้ง 2 แบบต่อไปนี้

```
architecture tri of tristate is
begin
process (e, a)
begin
if e = '1' then
y <= a;
else
y <= 'z';
end if;
end process;
end tri;
```

```
architecture tri of tristate is
begin
y <= a when (e = '1') else 'z';
end tri;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. Bi-Directional Buffer



รูปที่ 2.6 แสดง Bi-Directional Buffer

เป็น buffer 2 ทิศทางสามารถเขียนเป็นโปรแกรมส่วน Architecture ได้ดังนี้

```
architecture bi of bidir is
```

```
begin
```

```
  process (e, a)
```

```
  begin
```

```
    case e is
```

```
      when '1' => y <= a;
```

```
      when '0' => y <= 'z';
```

```
      when other => y <= 'x';
```

```
    end case;
```

```
  end process;
```

```
  b <= y;
```

```
end bi;
```

- ข้อดีของ VHDL

1. รูปแบบของภาษาที่เข้าใจได้ง่าย
2. มีโครงสร้างของภาษาที่สามารถปรับเปลี่ยนให้เข้ากับ hardware ได้ง่าย
3. มี statement ให้ใช้งานอยู่หลายตัว
4. สามารถออกแบบในรูปแบบ top-down design ได้
5. มี library ต่างๆ ให้เลือกใช้งานได้ทำให้ออกแบบได้ง่ายขึ้น เป็นประโยชน์ต่อ programmer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 การใช้งาน MCS -51

### 2.2.1 จัดขาของไมโครคอนโทรลเลอร์ 8051

$V_{cc}$  : สำหรับแหล่งจ่ายไฟฟ้า (+5v.)

$V_{ss}$  : สำหรับต่อกราวด์

P0 : เป็นขาพอร์ต 0 ของ 8051 ที่มีขนาด 8 บิตชนิดสองทิศทาง ซึ่งแต่ละบิตสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไปหากต้องการให้เป็นอินพุตสามารถทำได้โดยการเขียนข้อมูล "1" ไปยังบิตนั้น โดยแต่ละบิตเมื่อเป็นเอาต์พุตจะสามารถต่อพ่วงกับอุปกรณ์ TTL แบบ LS ได้ 8 ตัว และยังเป็นขาให้สัญญาณ Multiplex ระหว่างสัญญาณข้อมูลกับสัญญาณ Address 8 บิตแรกในกรณีที่ใช้หน่วยความจำภายนอก

P1 : เป็นขาพอร์ต 1 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bi-directional ซึ่งแต่ละบิตสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไปหากต้องการให้เป็นอินพุต สามารถทำได้โดยการเขียนข้อมูล "1" ไปยังบิตนั้น และสามารถต่อพ่วงกับอุปกรณ์ LS TTL ได้ 4 ตัว

P2 : เป็นขาพอร์ต 2 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bi-directional เช่นเดียวกับพอร์ต 1 นอกจากนี้พอร์ต 2 นี้ยังทำหน้าที่ให้สัญญาณ Address 8 บิตบน ในกรณีที่ใช้หน่วยความจำภายนอก ในกรณีอ้าง Address หน่วยความจำขนาด 16 บิต ดังนั้นขณะที่ใช้หน่วยความจำภายนอก จะต้องไม่มีการเขียนข้อมูลใด ๆ ไปที่พอร์ต 2 จะทำให้เกิดความผิดพลาดการทำงานได้

P3 : เป็นขาพอร์ต 3 ของ 8051 ขนาด 8 บิต ชนิดสองทิศทางแบบ Quasi bidirectional เช่นเดียวกับขาพอร์ต 1 และพอร์ต 2 แต่พอร์ต 3 นี้จะมีหน้าที่พิเศษดังตารางที่ 2.1

ขาพอร์ต	หน้าที่พิเศษ
P3.0	RxD (สำหรับรับข้อมูลแบบอนุกรม)
P3.1	TxD (สำหรับส่งข้อมูลแบบอนุกรม)
P3.2	INT0 (ขาอินเทอร์รัพท์ภายนอก 0)
P3.3	INT1 (ขาอินเทอร์รัพท์ภายนอก 1)
P3.4	T0 (ขาอินพุตของ Timer 0)
P3.5	T1 (ขาอินพุตของ Timer 1)
P3.6	WR (สำหรับสัญญาณเขียนหน่วยความจำข้อมูลภายนอก)
P3.7	RD (สำหรับสัญญาณอ่านหน่วยความจำข้อมูลภายนอก)

ตารางที่ 2.1 หน้าที่พิเศษของขาต่าง ๆ ของ PORT 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น เมื่อมีการใช้สัญญาณดังกล่าว จึงไม่ควรเขียนข้อมูลไปที่พอร์ต 3 จะทำให้การทำงานของ 8051 ผิดพลาดได้

RST : เป็นขาสำหรับรีเซ็ตการทำงานของ 8051 โดยการให้ลอจิกหนึ่งเป็นเวลาอย่างน้อย 2 ช่วง Machine Cycle


ALE : เป็นขาที่ใช้ในการควบคุมการแลตช์ของขา พอร์ต 0 เมื่อมีการใช้งานหน่วยความจำภายนอก

PSEN : เป็นขาสัญญาณเพื่อร้องขอติดต่อกับหน่วยความจำโปรแกรมภายนอก เมื่อไมโครคอนโทรลเลอร์ต้องการอ่านหน่วยความจำโปรแกรมภายนอก

EA : เป็นขาใช้สำหรับเลือกการติดต่อกับหน่วยความจำโปรแกรมภายนอกหรือภายในไมโครคอนโทรลเลอร์ โดยที่ให้ลอจิก 0 จะอ่านหน่วยความจำโปรแกรมภายนอก และลอจิก 1 จะอ่านหน่วยความจำโปรแกรมภายใน

XTAL1 : ขาเข้าของวงจรกำเนิดความถี่อ้างอิงภายในของ 8051

XTAL2 : ขาออกของวงจรกำเนิดความถี่อ้างอิงภายในของ 8051




รูปที่ 2.7 การจัดขาของ 8051

### 2.2.2 โครงสร้างหน่วยความจำของ 8051


ดังที่กล่าวมาแล้ว 8051 จะแบ่งหน่วยความจำออกเป็นสองส่วน ได้แก่ หน่วยความจำสำหรับโปรแกรมและหน่วยความจำสำหรับเก็บข้อมูล โดยมีขนาดของแต่ละส่วนเท่ากับ 64 กิโลไบต์ ในส่วนของหน่วยความจำโปรแกรมจะเป็นส่วนหน่วยความจำสำหรับอ่านอย่างเดียว โดยที่ 8051 จะใช้สัญญาณเอกสารถูกส่วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นานถัดไปเราจะไปดูรายละเอียดการตั้งค่า PSEN ในการอ่านเท่านั้น แต่หน่วยความจำข้อมูลของ 8051 จะสามารถอ่านและเขียนได้โดยใช้สัญญาณไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RD และ WR ตามลำดับ แต่อย่างไรก็ตาม ผู้ใช้สามารถรวมหน่วยความจำโปรแกรมและหน่วยความจำข้อมูลเข้าด้วยกันได้ โดยนำสัญญาณ RD และ PSEN มาต่อเข้าวงจรแอนนเดค สำหรับสร้างสัญญาณในการอ่านหน่วยความจำ นอกจากนี้หน่วยความจำโปรแกรมยังแบ่งออกเป็นภายนอกและภายในของ 8051 ดังแสดงในรูปที่ 2.8 และ รูปที่ 2.9 โดยรูปที่ 2.8 แสดงหน่วยความจำโปรแกรมในกรณี que เลือกใช้หน่วยความจำภายนอกและภายใน ในด้านซ้ายมือเป็นส่วนหนึ่งของหน่วยความจำโปรแกรมภายในที่มีขนาด 4 กิโลไบต์ของ 8051 ส่วนที่เหลือจะเป็นหน่วยความจำภายนอก ส่วนด้านขวามือแสดงหน่วยความจำโปรแกรมเมื่อเลือกให้ติดต่อกับหน่วยความจำภายนอกทั้งหมด



รูปที่ 2.8 แสดงหน่วยความจำโปรแกรมของ 8051

สำหรับหน่วยความจำข้อมูลของ 8051 สามารถแบ่งออกเป็นภายนอกและภายใน โดยหน่วยความจำภายนอกแสดงไว้ด้านขวามือของรูปที่ 2.9 ซึ่งมีขนาด 64 กิโลไบต์ ส่วนหน่วยความจำข้อมูลภายในแสดงไว้ด้านซ้ายของรูปที่ 2.9 โดยหน่วยความจำภายในของ 8051 แบ่งออกเป็นสองส่วน ได้แก่ ส่วนของหน่วยความจำข้อมูลที่สามารถอ้างอิงแบบ Direct และ Indirect ซึ่งมีขนาด 128 ไบต์ กับหน่วยความจำที่อ้างอิงได้เฉพาะแบบ Direct หรือในส่วนนี้จะเรียกอีกแบบหนึ่งว่า SFR (Special Function Register) โดยจะแบ่งกล่าวได้ดังนี้




รูปที่ 2.9 แสดงหน่วยความจำข้อมูลของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของหน่วยความจำข้อมูลภายในที่อ้างอิงแบบ direct และ Indirect นั้นจะสามารถแบ่งออกได้ 3 ส่วน ดังแสดงในรูปที่ 2.10 โดยมีรายละเอียดดังนี้

- ส่วนที่ 1 เรียกว่า Register Banks 0-3 ซึ่งอยู่ที่ตำแหน่งความจำข้อมูลภายใน ตั้งแต่ 00H ถึง 1FH จำนวน 32 ไบต์ โดยจะแบ่งออกเป็นชุด ชุดละ 8 ไบต์จำนวน 4 ชุด ซึ่งแต่ละชุดจะมีชื่อเรียกเป็น R0 ถึง R7 จะเป็น Register ที่ใช้งาน โดยเมื่อ 8051 ถูกรีเซ็ต Register Bank 0 จะถูกเลือกใช้
- ส่วนที่ 2 เรียกว่า Bit Addressable Area ซึ่งมีขนาด 16 ไบต์ที่ตำแหน่งหน่วยความจำข้อมูล 20H ถึง 2FH ในส่วนนี้สามารถที่จะอ้างอิงข้อมูลได้เป็นระดับบิตถึง 128 บิต โดยการอ้างอิงตำแหน่งโดยตรงในลักษณะบิต ตั้งแต่ตำแหน่ง 00H ถึง 7FH



รูปที่ 2.10 แสดงหน่วยความจำข้อมูลภายใน

- ส่วนที่ 3 เรียกว่า Scratch Pad Area จะอยู่ที่ตำแหน่งตั้งแต่ 30H ถึง 7FH ซึ่งเป็นบริเวณหน่วยความจำข้อมูลภายในเอนกประสงค์ที่ผู้ใช้สามารถใช้ได้โดยตรง นอกจากนี้ยังสามารถใช้หน่วยความจำข้อมูลบริเวณนี้สำหรับการเก็บข้อมูลแบบ Stack ได้ด้วย

ในส่วนของหน่วยความจำข้อมูลภายในที่ใช้อ้างอิงแบบ Direct เพียงอย่างเดียวหรือที่เรียกว่า SFR ซึ่งเป็นส่วนสำหรับเก็บหรือกำหนดการทำงานภายในของ 8051 ดังแสดงในรูปที่ 2.11

ในส่วนของบริเวณนี้จะมีขนาด 128 ไบต์แต่ในการใช้งานนั้นใช้ได้เฉพาะตำแหน่งซึ่งแสดงไว้ในรูปที่ 2.11 เท่านั้น หากผู้ใช้อ้างตำแหน่งนอกเหนือจากนี้จะได้ข้อมูลที่คาดเดาไม่ได้ โดยแต่ละตำแหน่ง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น มิใช่เพื่อใช้ในการค้า  
 ไม่ควรนำเนื้อหาไปทำซ้ำ หรือทำซ้ำโดยไม่ได้รับอนุญาต หากต้องการนำเนื้อหาไปใช้  
 โปรดติดต่อขอสงวนลิขสิทธิ์จากผู้จัดทำเอกสารทุกครั้ง

ACC : เป็น Accumulator ซึ่งเป็นรีจิสเตอร์สำหรับการประมวลผลทางคณิตศาสตร์และลอจิก โดยผู้ใช้สามารถอ้างอิงได้ในรูปแบบของ ไบต์หรือระดับบิตได้

B : เป็นรีจิสเตอร์พิเศษสำหรับใช้กับคำสั่งในการคูณหรือหาร นอกจากนี้ยังใช้เป็น รีจิสเตอร์สำหรับเก็บพักข้อมูลได้

PSW : เป็นรีจิสเตอร์ Program Status Word หรือแฟล็กจะแสดงสถานะการทำงานของ 8051 สำหรับการตรวจสอบซึ่งจะอธิบายรายละเอียดในภายหลัง

8 Bytes							
F8							FF
F0	B						F7
E8							EF
E0	ACC						E7
D8							DF
D0	PSW <sup>(1,2)</sup>						D7
C8	T2CON <sup>(1,2)</sup>	T2MOD <sup>(2,2)</sup>	RCAP2L <sup>(2,2)</sup>	RCAP2H <sup>(2,2)</sup>	TL2 <sup>(2,2)</sup>	TH2 <sup>(2,2)</sup>	CF
C0							C7
B8	IP <sup>(1,2)</sup>						BF
B0	P3						B7
A8	IE <sup>(1,2)</sup>						AF
A0	P2						A7
98	SCON <sup>(1,2)</sup>	SBUF					9F
90	P1						97
88	TCON <sup>(1,2)</sup>	TMOD <sup>(1,2)</sup>	TL0	TL1	TH1		8F
80	P0	SP	DPL	DPH			PCON <sup>(1,2)</sup>
							87

↑ Bit Addressable

Notes : 1. SFRs converting mode or control bits  
2. AT89C52 only

### รูปที่ 2.11 แสดงรายละเอียดของ Special Function Register

SP : เป็นรีจิสเตอร์สำหรับชี้หน่วยความจำข้อมูลภายในสำหรับการเก็บแบบ Stack

DPTR : เป็นรีจิสเตอร์ขนาด 16 บิต โดยแบ่งเป็น 8 บิตบนและ 8 บิตล่าง ให้สำหรับชี้ตำแหน่งของหน่วยความจำข้อมูลภายนอกหรือสำหรับการอ่านตารางข้อมูลของหน่วยความจำโปรแกรม

P0 : เป็นรีจิสเตอร์สำหรับพอร์ต 0 ของ 8051

P1 : เป็นรีจิสเตอร์สำหรับพอร์ต 1 ของ 8051

P2 : เป็นรีจิสเตอร์สำหรับพอร์ต 2 ของ 8051

P3 : เป็นรีจิสเตอร์สำหรับพอร์ต 3 ของ 8051

IP : เป็นรีจิสเตอร์สำหรับกำหนดลำดับความสำคัญของการอินเทอร์รัพท์ของ 8051

IE : เป็นรีจิสเตอร์สำหรับกำหนดการรับหรือไม่รับการอินเทอร์รัพท์ของ 8051

TMOD : เป็นรีจิสเตอร์สำหรับควบคุมหน้าที่ของ Timer/Counter ของ 8051

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะและต้องอย่างองตงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- TCON : เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ Timer/Counter ของ 8051
- T2CON : เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ Timer/Counter 2 ของ 8052
- TH0 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 0 8บิตบน
- TL0 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 0 8บิตล่าง
- TH1 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 1 8บิตบน
- TL1 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 1 8บิตล่าง
- TH2 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 2 8บิตบนของ 8052
- TL2 : เป็นรีจิสเตอร์สำหรับเก็บข้อมูลของ Timer/Counter 2 8บิตล่างของ 8052
- RCAP2H : เป็น Capture Register ของ Timer/Counter 2 8บิตบนของ 8052
- SCON : เป็นรีจิสเตอร์สำหรับควบคุมการรับส่งข้อมูลแบบอนุกรมของ 8051
- SBUF : เป็นรีจิสเตอร์สำหรับเก็บพักข้อมูลที่ไต่จากการรับส่งข้อมูลแบบอนุกรมของ 8051
- PCON : เป็นรีจิสเตอร์สำหรับควบคุมการทำงานของ 8051 ด้านเกี่ยวกับการใช้กำลังไฟฟ้า

ในส่วนของรีจิสเตอร์ SFR นี้สามารถที่จะอ้างอิงในระดับบิตได้โดยตำแหน่งการอ้างอิงระดับบิตแสดงไว้ในตารางต่อไปนี้

Byte address	Bit address								
FF									
F0	F7	F6	F5	F4	F3	F2	F1	F0	B
E0	E7	E6	E5	E4	E3	E2	E1	E0	ACC
D0			D5	D4	D3	D2	-	D0	PSW
B8	-	-	-	BC	BB	BA	B9	B8	IP
B0	B7	B6	B5	B4	B3	B2	B1	B0	P3
A8	AF	-	-	AC	AB	AA	A9	A8	IE
A0	A7	A6	A5	A4	A3	A2	A1	A0	P2
99	not bit addressable								SBUF
98	9F	9E	9D	9C	9B	9A	99	98	SCON
90	97	96	95	94	93	92	91	90	P1
8D	not bit addressable								TH1
8C	not bit addressable								TH0
8B	not bit addressable								TL1
8A	not bit addressable								TL0
89	not bit addressable								TMOD
88	8F	8E	8D	8C	8B	8A	89	88	TCON
87	not bit addressable								PCON
	not bit addressable								
83	not bit addressable								DPH
82	not bit addressable								DPL
81	not bit addressable								SP
80	87	86	85	84	83	82	81	80	P0

รูปที่ 2.12 แสดงตำแหน่งการอ้างอิงระดับบิตของรีจิสเตอร์ SFR



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 TIMER

ตัว Timer อาจพิจารณาได้ง่าย ๆ ว่าเป็นตัวฟลิปฟลอปมาต่อเรียงกันโดยมี Clock เป็นอินพุต สำหรับเอาต์พุตที่ออกมาจากฟลิปฟลอปแต่ละตัวจะถูกหารด้วย 2 พิจารณาการต่อฟลิปฟลอปตามรูปที่ 2.13 ถ้าใส่ Clock เข้าไปในฟลิปฟลอปตัวแรก ความถี่ของ Clock ที่ออกจากเอาต์พุตตัวแรกจะถูกหารด้วย 2 และเอาต์พุตนี้จะต่อกับฟลิปฟลอปตัวที่สอง และสัญญาณที่ออกมาจะถูกหารด้วย 2 อีก ดังนั้น ถ้ามี ฟลิปฟลอปต่ออยู่ n Stages จะหารสัญญาณนาฬิกาได้  $2^n$  ถ้าให้เอาต์พุต Stage สุดท้ายของ Timer เป็น Overflow Flip-Flop หรือ Flag และจะให้เอาต์พุตออกมาเมื่อการนับเป็น Overflow เช่น ถ้าเป็นค่านับแบบ 16 บิต (มีฟลิปฟลอปต่ออยู่ 16 ตัว) วงจรจะนับตั้งแต่ 0000H ถึง FFFFH เมื่อฟลิปฟลอปเปลี่ยนจาก FFFFH เป็น 0000H จะให้บิต Overflow ออกมา

พิจารณารูป 2.13(ก) เป็น 3-bit Timer โดยฟลิปฟลอปแต่ละตัวจะนำขา Q มาต่อกับ D ซึ่งอาจเรียกว่าเป็นการใช้ฟลิปฟลอปแบบ Divide-by-two Mode โดยความถี่ของสัญญาณที่ได้จาก ฟลิปฟลอปแต่ละตัวจะมีค่าหารสองจากสัญญาณนาฬิกาที่เข้ามา เมื่อนับไปถึงค่า 111 (หรือ  $Q_2 = 1, Q_1 = 1, Q_0 = 1$ ) และเปลี่ยนกลับมาเป็น 000 จะให้บิต Flag ออกมา ดังแสดงในรูปที่ 2.13(ข)

ใน MCS - 51 จะมีตัวจับเวลาอยู่ภายในชิพ ถ้าเป็นเบอร์ 8051 หรือ 8031 จะมี 2 ตัว คือ Timer 0 และ Timer 1 แต่ถ้าเป็นเบอร์ 8052 จะมีเพิ่มอีกหนึ่งตัวคือ Timer 2 รีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องกับการใช้ Timer แสดงได้ดังตารางที่ 2.2 ซึ่งจะเห็นว่ามีรีจิสเตอร์บางตัวสามารถเข้าถึงข้อมูลระดับบิตได้ด้วย นอกจากนี้ตัว Timer สามารถใช้เป็นตัวนับ (Counter) ได้อีกด้วย โดยการ โปรแกรมในรีจิสเตอร์ TMOD



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.13 รีจิสเตอร์ที่ใช้เป็น Timer

รีจิสเตอร์	หน้าที่	ตำแหน่ง	สามารถอ้างอิงตำแหน่งบิต
TCON	Control	88H	Yes
TMOD	Mode	89H	No
TL0	Timer 0 Low-byte	8AH	No
TL1	Timer 1 Low-byte	8BH	No
TH0	Timer 0 High-byte	8CH	No
TH1	Timer 1 High-byte	8DH	No
T2CON*	Timer 2 Control	C8H	Yes
RCAP2L*	Timer 2 Low-byte Capture	CAH	No
RCAP2H*	Timer 2 High-byte Capture	CBH	No
TL2*	Timer 2 Low-byte	CCH	No
TH2*	Timer 2 High-byte	CDH	No

\* มีในเบอร์ 8032 / 8052

## ตารางที่ 2.2 รีจิสเตอร์ที่ใช้เป็น Timer

### • Timer Mode Register (TMOD)

ตัวรีจิสเตอร์ TMOD เป็นรีจิสเตอร์ควบคุม Timer จะแบ่งออกเป็น 2 กลุ่ม กลุ่มละ 4 บิต โดย 4 บิตบนจะเป็นการควบคุม Timer 1 ส่วน 4 บิตล่างจะเป็นการควบคุม Timer 0 ความหมายของแต่ละบิตดูในตารางที่ 2.3 ซึ่งตัวรีจิสเตอร์นี้เป็นตัวเลือกการทำงานว่าจะให้ตัว Time/Counter ทำงานในโหมดใด และเป็น Timer หรือ Counter รีจิสเตอร์ TCON ไม่สามารถจะโปรแกรมเข้าไปในระดับบิตได้ (Not Bit-Addressable) ซึ่งการใช้งานมักจะ โปรแกรมเข้าไปครั้งเดียวในตำแหน่งเริ่มต้นของโปรแกรม

บิต	ชื่อ	Timer	ความหมาย
7	GATE	1	Gate bit ถ้าบิตนี้เซ็ทวงจรจะทำงาน เมื่อ INT1 เป็น High
A	C/T	1	เป็นบิตเลือก Counter / Timer 1 = ใช้เป็น Counter 0 = ใช้เป็น Timer
5	M1	1	Mode bit 1
4	M0	1	Mode bit 0
3	GATE	0	บิต Gate ของ Timer 0
2	C/T	0	บิตเลือก Counter / Timer ของ Timer 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษารายงาน ไม่อนุญาตให้นำไปเผยแพร่บนสื่อออนไลน์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต	ชื่อ	Timer	ความหมาย
1	M1	0	Timer 0 M1 bit
0	M0	0	Timer 0 M0 bit

ตารางที่ 2.3 รีจิสเตอร์ TMOD (Timer Mode)

M1	M0	Mode	ความหมาย
0	0	0	ใช้เป็น Timer แบบ 13-bit (8048 Mode)
0	1	1	ใช้เป็น Timer แบบ 16-bit
1	0	2	ใช้เป็น Timer แบบ 8-bit Auto-reload Mode
1	1	3	Split Timer Mode : แยก Timer 0 ออกเป็น Timer 8 บิตสองตัวคือ TL0 และ TH0 โดยไม่ใช้ Timer 1

ตารางที่ 2.4 การใช้ Timer โหมดต่างๆ


- **Timer Control Register (TCON)**

รีจิสเตอร์ TCON เป็นรีจิสเตอร์ที่บอกสถานะและความคุมบิต Timer 0 และ Timer 1 ซึ่งดูได้จาก ตารางที่ 2.5 รีจิสเตอร์นี้สามารถเข้าถึงข้อมูลระดับบิตได้

บิต	ชื่อ	ตำแหน่งบิต	ความหมาย
TCON.7	TF1	8FH	บิตแฟลคแสดงการโอเวอร์โฟลว์ของ Timer 1 จะ Set โดย Hardware และ Clear โดย Software
TCON.6	TR1	8EH	บิตควบคุมการปิด-เปิด Timer 1 Set และ Clear โดย Software
TCON.5	TF0	8DH	แฟลคแสดงการโอเวอร์โฟลว์ของ Timer 0
TCON.4	TR0	8CH	บิตควบคุมการปิด-เปิด Timer 0
TCON.3	IE1	8BH	บิตแฟลคแสดงการอินเทอร์รัพท์จาก INT1 จะ Set โดย Hardware และสามารถ Clear ได้ด้วย Software
TCON.2	IT1	8AH	บิตเลือกชนิดของสัญญาณอินเทอร์รัพท์จากอินเทอร์รัพท์ภายนอก INT1 สามารถ Set และ Clear ได้ด้วย Software
TCON.1	IE0	89H	บิตแฟลคแสดงการอินเทอร์รัพท์จาก INTO

บิต	ชื่อ	ตำแหน่งบิต	ความหมาย
TCON.0	IT0	88H	บิตเลือกชนิดของสัญญาณอินเทอร์รัพท์จากอินเทอร์รัพท์ภายนอก INTO

ตารางที่ 2.5 แสดงความหมายแต่ละบิตของรีจิสเตอร์ TCON (Timer Control)



### รูปที่ 2.14 การทำงานของ Timer ในโหมดต่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- **Timer Mode And Overflow Flag**

เมื่อใช้ Timer 0 และ Timer 1 จะต้องใช้รีจิสเตอร์คู่ TLx และ THx โดยค่า x จะเป็นตัวบอกว่าเป็น Timer 0 หรือ Timer 1 การใช้ Timer สามารถใช้งานได้หลายโหมด ดังแสดงในรูปที่ 2.14 ซึ่งเราสามารถเซ็ทค่าโหมดการทำงานได้ โดยการโปรแกรมในรีจิสเตอร์ TMOD

### 13-Bit Timer Mode (Mode 0)

การทำงานในโหมด 0 นี้จะเป็นการใช้ Timer แบบ 13 บิต ดังแสดงในรูป 2.14(ก) ซึ่งจะใช้ 5 บิตล่างของ TLx โดยไม่สนใจ 3 บิตที่เหลือ และ 8 บิต ของ THx การทำงานในโหมดนี้ เมื่อบิตของ TLx นับไปจนเป็น “1” ทุกบิตจะส่ง Clock 1 ลูกให้ หนึ่งลูกให้ THx นับต่อและเมื่อนับเป็น “1” ทุกบิต และเปลี่ยนกลับเป็น “0” จะเกิด Overflow Flag เกิดขึ้น

### 16-Bit Timer Mode (Mode 1)

การทำงานในโหมดนี้จะเหมือนกับการทำงานในโหมด 0 แต่เป็น Timer แบบ 16 บิต ซึ่งการนับจะเริ่มตั้งแต่ 0000H, 0001H, 0002H ไปเรื่อย ๆ และจะเกิด Overflow ขึ้น เมื่อมีการเปลี่ยนจาก FFFFH เป็น 0000H ดังรูปที่ 2.14(ข) ซึ่งเป็นการเซ็ท Overflow Flag และค่านี้จะเกิดขึ้นในบิต TFX ของรีจิสเตอร์ TCON ซึ่งสามารถอ่านและเขียนด้วยโปรแกรม

การใช้ตัว Timer นี้ค่าของบิตสูงสุด (MSB) คือค่าบิต 7 ของ THx ส่วนบิตต่ำสุด (LSB) คือบิต 0 ของ TLx บิต LSB จะเป็น Toggles เมื่อมีสัญญาณอินพุตเข้ามา ถูกหารด้วย 2 ดังนั้นจะพบว่าบิต MSB จะ Toggles ด้วยค่าความถี่ของสัญญาณอินพุตหารด้วย  $65,536 (2^{16})$  และค่า Timer รีจิสเตอร์นี้ (TLx/THx) สามารถอ่านและเขียนได้ด้วยการโปรแกรม ดังนั้นสามารถนำไปประยุกต์ใช้งานได้ตามต้องการ

### 8-Bit Auto – Reload Mode (Mode 2)

การทำงานในโหมด 2 เรียกอีกอย่างหนึ่งว่า 8-bit Auto – reload Mode โดยใช้ Timer ไบต์ค่า (TLx) เป็น Timer แบบ 8 บิต เมื่อไบต์ค่าเกิด Overflows หรือเกิดการเปลี่ยนแปลงจาก FFH เป็น 00H จะมีการโหลดค่าที่เก็บไว้ในไบต์สูง (THx) ไปเก็บไว้ในไบต์ค่า (TLx) ซึ่งจะเป็นค่าเริ่มต้นของการนับครั้งต่อไป นิยมใช้สร้างเป็นฐานเวลาที่สามารถโปรแกรมได้ การทำงานใน โหมดนี้แสดงดังรูปที่ 2.14(ค)

### Split Timer Mode (Mode 3)

การทำงานในโหมด 3 นี้ ตัว Timer 1 จะไม่ทำงาน ตัว Timer 0 จะแยกเป็น 2 ตัว ตัวละ 8 บิต คือ TL0 และ TH0 เมื่อ Timer เกิด Overflows จะมีการเซ็ทบิต TF0 และ TF1 ดังแสดงในรูปที่ 2.14(ง)


การทำงานในโหมด 3 นี้ Timer 1 จะไม่ถูกใช้งานแต่เราสามารถสวิตซ์ให้ Timer 1 ไปทำงานในโหมดอื่นได้ แต่การทำงานของ Timer 1 จะไม่มีการอินเทอร์รัพท์เกิดขึ้น เพราะบิต TF1 ถูกใช้ในการนับของ TH0 ในการทำงานของโหมด 3 ไปแล้ว เราอาจมองว่าถ้าให้ Timer ทำงานในโหมด 3 ทำให้เรามี Timer เพิ่มขึ้น คือ TH0 และ TL0 ใน Timer 0 โหมด 3 และโปรแกรมให้ Timer 1 ไปทำงานในโหมดอื่นๆ

- **Clocking Source**

ในรูปที่ 2.14 ไม่ได้แสดงว่า Timer Clock นำมาจากที่ใดซึ่งการใช้ Timer นี้สามารถใช้ได้ 2 หน้าที่ คือเป็นตัวจับเวลา (Timer) และเป็นตัวนับ (Counter) ซึ่งสามารถ โปรแกรมได้โดยการเซ็ทหรือรีเซ็ทบิต ค่า  $C/T$  ในรีจิสเตอร์ TMOD ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### การใช้เป็นตัวจับเวลา (Timer)

ถ้าบิต C/T ใน TMOD เป็นลอจิก “0” จะเป็นการเลือกให้ Timer นำ Clock มาจากวงจร Oscillator ในชิพ ซึ่งสัญญาณนาฬิกาจะเข้ามาทุก ๆ Machine Cycle หรืออาจกล่าวได้ว่าค่าใน THx และ TLx จะมีค่าเพิ่มขึ้นด้วยอัตราการนับแต่ละครั้งใช้เวลาเท่ากับ  $1/12$  ของความถี่ของสัญญาณนาฬิกาที่ใช้บนชิพ ดังแสดงในรูปที่ 2.15 ถ้า MCS – 51 ใช้สัญญาณนาฬิกา 12 MHz การนับจะมีความถี่เท่ากับ 1 MHz



รูปที่ 2.15 ความถี่ของสัญญาณนาฬิกาที่เข้าหา Timer

### การใช้เป็นตัวนับ (Counter)

ถ้าบิต C/T เป็น “1” ตัว Timer จะนำ Clock มาจากภายนอกโดยใช้ขา P3.4 หรือ T0 เป็นขา Input Clock ให้กับ Timer 0 และใช้ขา P3.5 หรือ T1 เป็น Input Clock ให้กับ Timer 1 ดังรูปที่ 2.15 หรืออาจมองว่า ถ้าจะให้นับอะไรสัญญาณที่จะนับให้ต่อกับขา T0 และ T1 ในการใช้เป็น Counter สัญญาณที่เข้ามามีการเปลี่ยนแปลงจาก “1” เป็น “0” จะทำให้วงจรถับ TLx มีค่าเพิ่มขึ้น 1 ภายใน MCS – 51 นี้จะตรวจสอบขาอินพุต T0 และ T1 ในช่วงเวลาเฟส 2 ของ State 5 (S5P2) ถ้าพบว่ามีค่าเป็น “1” ต่อมาในอีกหนึ่ง Machine Cycle ที่เฟส 2 ของ State 5 (S5P2) ลอจิกอินพุตเปลี่ยนเป็น “0” จะทำให้ค่าใน Timer เพิ่มขึ้น 1 ดังนั้น จะเห็นได้ว่าการนับ 1 ครั้งจะต้องใช้เวลา 2 Machine Cycles ดังนั้นความถี่สูงสุดที่จะให้ Timer ทำงานเป็น Counter นับได้ จะมีค่ามากที่สุด 500 kHz ถ้า MCS – 51 ทำงานที่ความถี่สัญญาณนาฬิกา 12 MHz


- การเริ่ม , หยุด และการควบคุม Timer

ในรูปที่ 2.14 จะแสดงลักษณะของ Timer Registers ซึ่งจะเห็นว่าประกอบด้วย TLx และ THx และเมื่อเกิด Overflow จะเกิดเอาท์พุทที่บิต TFX สำหรับสัญญาณนาฬิกาที่จะเข้าไปใน Time จะมาจาก 2 ส่วนดังแสดงในรูปที่ 2.15 ต่อไปจะกล่าวถึงว่าเราจะควบคุมให้เริ่ม , หยุดตัว Timer ได้อย่างไร

วิธีเริ่มและหยุดตัว Timers สามารถควบคุมได้ที่บิต TRx ในรีจิสเตอร์ TCON โดยปกติแล้ว TRx จะเคลียร์หลังจากที่ระบบถูกรีเซ็ต ซึ่งจะเป็นการให้ Timer ไม่นับและ TRx นี้จะเซ็ทได้จากชุดคำสั่ง หรือการ

### โปรแกรม พิจารณารูปที่ 2.16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 การใช้บิตควบคุม TR

ตัวบิต TRx จะเป็นส่วนที่สามารถเข้าถึงข้อมูลในระดับบิตได้ (Bit Addressable) ในรีจิสเตอร์ TCON ถ้าจะให้ TIMER 0 เริ่มทำงานจะเขียนคำสั่งได้ดังนี้

SETB TR0


ถ้าจะหยุดทำงานเขียนคำสั่งได้ดังนี้

CLR TR0

ในการเขียนโปรแกรมภาษาแอสเซมบลี สามารถใช้สัญลักษณ์ TR0 ในคำสั่ง SETB TR0 ได้ เพราะตัวแอสเซมบลีจะตีความ TR0 เป็น Bit Address ตำแหน่ง 8CH

วิธีควบคุม Timer สามารถควบคุมได้ที่บิต GATE ใน TMOD และขาอินเทอร์รัพท์จากภายนอก INTx ถ้า INTO เป็นลอจิก “0” และโปรแกรมให้ Timer 0 ทำงานในโหมด 2 เมื่อ TL0/TH0 = 0000H, GATE = 1 และ TR0 = 1 เมื่อ INTO ขึ้นเป็นลอจิก “1” ตัว Timer จะ “Gate On” และจะให้สัญญาณนาฬิกา ความถี่ 1 MHz เมื่อ INTO ลงเป็น “0” ตัว Timer “ Gate Off “ สัญญาณที่ได้จะมีความกว้างของสัญญาณนาฬิกา 1  $\mu$ S ส่งเข้าไปใน TL0/TH0

รูปที่ 2.17 จะเป็นระบบที่สมบูรณ์ของ Timer 1 เมื่อทำงานใน โหมด 1 ซึ่งเป็น 16-bit Timer โดยใช้รีจิสเตอร์ TL1 / TH1 และ Overflow Flag TF1 ในรูปจะเห็นถึงการควบคุมแหล่งกำเนิด Clock การเริ่มทำงาน และการหยุดทำงาน



รูปที่ 2.17 ระบบทั้งหมดของ Timer 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### • Initializing And Accessing Timer Register

การใช้งาน Timer เริ่มแรกจะต้องโปรแกรมเพื่อเลือกโหมดการทำงานของ Timer ก่อนเมื่อเริ่มใช้งานก็โปรแกรมให้ เริ่มทำงาน, หยุดทำงาน, อ่าน และ เคลียร์ค่า Flag Bits อ่านค่า Timer Registers ตามลำดับ เพื่อนำไปประยุกต์การใช้งานต่อไป

TMOD คือ รีจิสเตอร์ที่ต้องโปรแกรม โดยเซตโหมดการทำงานก่อน ตัวอย่างเช่น ถ้าให้ Timer 1 เป็น 16-bits Timer (โหมด 1) นับสัญญาณนาฬิกาบนชีพ สามารถเขียนคำสั่งได้ดังนี้

```
MOV TMOD, #00010000B
```

ผลที่ได้จากคำสั่งข้างบนคือ เซตบิต M1 = 0 และ M0 = 1 ซึ่งเป็นการเลือกโหมด 1 และให้ C / T = 0 และ GATE = 0 ซึ่งเป็นการใช้สัญญาณนาฬิกาจากภายในหรือใช้เป็น Timer และตัว Timer นี้จะยังไม่ทำงาน ถ้าบิตควบคุม TR1 ยังไม่ได้เซต

ถ้าให้ Timer นี้นับขึ้นโดยใช้รีจิสเตอร์ TL1 / TH1 และจะเซตบิต Overflow Flag เมื่อรีจิสเตอร์เปลี่ยนจาก FFFFH เป็น 0000H โดยให้นับเวลาไป 100  $\mu$ S หรือให้ TL1 / TH1 นับสัญญาณนาฬิกาได้ 100 ลูก ดังนั้นค่าเริ่มต้นของ TL1 / TH1 จะไม่เริ่มที่ 0000H จะต้องเริ่มที่ FFFFH ลบด้วย 100 ลูก หรือ FF9CH เพื่อให้นับไปถึง FFFFH และเปลี่ยนเป็น 0000H ได้สัญญาณนาฬิกา 100 ลูกพอดี สามารถเขียนคำสั่งได้ดังนี้

```
MOV TL1, #9CH
```

```
MOV TH1, #0FFH
```

ถ้าให้ Timer เริ่มทำงานก็ให้บิตควบคุมดังนี้

```
SETB TR1
```

จากนั้นบิต Overflow Flag จะส่งออกมาหลังจากผ่านไป 100  $\mu$ S ซึ่งเราสามารถเขียนโปรแกรมเป็นโปรแกรมวนลูป 100  $\mu$ S ได้ โดยตรวจสอบบิต TF1 ว่าถูกเซตหรือไม่ ถ้าไม่เซตก็ให้วนลูปต่อไปดังนี้

```
CLR TR1
```

```
CLR TF1
```

การใช้แบบ Reading a Timer "On the Fly"

การใช้งานแบบประยุกต์บางงานจะต้องอ่านค่าจาก Timer Register เนื่องจากตัว Timer Register มีขนาด 2 ไบต์ ถ้าหากไบต์ต่ำเกิด Overflow จะทะลุเข้าไบต์สูง ถ้าหากเขียนโปรแกรมให้อ่านค่าจากไบต์ต่ำก่อน แล้วจึงอ่านไบต์สูงข้อมูลที่ได้ อาจเกิดข้อผิดพลาดได้เนื่องจากไบต์ต่ำมีการเปลี่ยนแปลงเร็วกว่าไบต์สูง การอ่านข้อมูลควรอ่านจากไบต์สูงก่อน แล้วจึงกลับมาอ่านไบต์ต่ำ จากนั้นอ่านข้อมูลไบต์สูงอีกครั้ง ถ้าค่าไบต์สูงที่อ่านได้ไม่มีการเปลี่ยนแปลงให้ใช้ค่านั้นได้เลย แต่ถ้ามีการเปลี่ยนแปลงให้อ่านอีกครั้ง ถ้าต้องการอ่านข้อมูลจาก TL1 / TH1 เข้าในรีจิสเตอร์ R6 / R7 อาจเขียนโปรแกรมได้ดังนี้

```
AGAIN: MOV A, TH1
```

```
MOV R6, TL1
```

```
CJNE A, TH1, AGAIN
```

```
MOV R7, A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### • Short Intervals And Long Intervals

ถ้า MCS – 51 ทำงานที่ความถี่สัญญาณนาฬิกา 12 MHz ถ้าให้ Timers ใช้วงจร Oscillator บนชิพ สัญญาณนาฬิกาจะถูกหารด้วย 12 และ Timer จะทำงานด้วยความถี่ 1 MHz ถ้าต้องการใช้โปรแกรมสร้างสัญญาณนาฬิกาออกมาอาจทำได้โดยง่าย ซึ่งพิจารณาจากการทำงานชุดคำสั่งต่าง ๆ ของ MCS – 51 ใน 1 Machine Cycle จะใช้เวลา  $1\mu\text{S}$  ในตารางที่ 2.6 จะแสดงความกว้างของสัญญาณที่สร้างขึ้นจาก MCS – 51 ที่ทำงานด้วย Crystal ความถี่ 12 MHz

Maximum Interval in Microseconps	Technique
$\approx 10$	Software Tuing
256	8 – bit Timer with Auto-reload
65536	8 – bit Timer
No Limit	16 – bit Timer Plus Software Loops

### ตารางที่ 2.6 ค่าสูงสุดของการใช้ Timer โหมดต่าง ๆ

#### 2.2.4 การอินเทอร์รัพท์


การทำงานของระบบคอมพิวเตอร์ โดยทั่วไปมักมีอุปกรณ์ภายนอกต่อร่วมอยู่ ถ้าคอมพิวเตอร์ต้องการทำงานกับอุปกรณ์ภายนอกจะต้องคอยตรวจสอบอุปกรณ์เหล่านั้นเสมอ ตัวอย่างเช่น ถ้าหากให้คอมพิวเตอร์พอร์ตหนึ่งต่ออยู่กับหลอด LED 7 ส่วน อีกพอร์ตหนึ่งต่อกับสวิทช์ ถ้าระบบของเราทำงานเป็นนาฬิกาเดินไปให้คอยตรวจสอบสวิทช์ด้วยว่ามีการกดหรือยัง การทำงานแบบนี้เรียกว่า Polling Method คือตัวไมโครโปรเซสเซอร์จะต้องคอยตรวจสอบอุปกรณ์อินพุตตลอดเวลาว่ามีข้อมูลเข้ามาหรือยัง การทำงานแบบนี้ ถ้ามีอุปกรณ์ภายนอกหลายตัวระบบต้องตรวจสอบอุปกรณ์ภายนอกหลายตัว ทำให้เสียเวลาในการทำงานหลักไป การทำงานอีกแบบหนึ่งจะให้ CPU ทำงานหลัก ถ้ามีการกดสวิทช์เมื่อไรให้นาฬิกาหยุดเดินทันที การทำงานในลักษณะนี้ CPU ไม่ต้องเสียเวลาในการตรวจสอบอุปกรณ์ภายนอก ถ้าอุปกรณ์ภายนอกต้องการติดต่อกับ CPU อุปกรณ์ภายนอกจะส่งสัญญาณมาบอก CPU เอง ระบบนี้เรียกว่า การอินเทอร์รัพท์ (Interrupt)

#### • ขบวนการเกิดอินเทอร์รัพท์

ถ้าหากคอมพิวเตอร์กำลังทำงาน โปรแกรมหลักอยู่เมื่อมีการอินเทอร์รัพท์เข้ามาคอมพิวเตอร์จะละทิ้งโปรแกรมหลัก แต่ไปทำงานโปรแกรมตอบสนองการอินเทอร์รัพท์ (Interrupt Service Routine) เมื่อทำโปรแกรมตอบสนองอินเทอร์รัพท์เสร็จ คอมพิวเตอร์จะกลับมาทำโปรแกรมเดิม พิจารณารูปที่ 2.18

ถ้า CPU กำลังทำงานโปรแกรมหลักอยู่ เช่นกำลังทำคำสั่งในตำแหน่งของหน่วยความจำที่  $m, m+1, m+2$  ไปเรื่อย ๆ โดย PC จะชี้ที่ตำแหน่งที่จะอ่านค่าคำสั่งถัดมา เมื่อโปรแกรมทำงานมาถึงตำแหน่งที่  $m+3$  แล้วเกิดการอินเทอร์รัพท์ขึ้น (ขณะนั้น PC อยู่ที่  $m+4$ ) โปรแกรมจะต้องทำงานโปรแกรม

คอบสนองการอินเทอร์รัพท์ โดยย้าย PC ไปที่ตำแหน่งที่เก็บโปรแกรมคอบสนองการ อินเทอร์รัพท์ จากนั้นจะเก็บค่า PC เดิมลงในหน่วยความจำสแตค เมื่อคอมพิวเตอร์ทำงานโปรแกรมคอบสนองการอินเทอร์รัพท์เสร็จสิ้นลง จะคืนค่าใน สแตค (m+4) ให้กับ PC ทำโปรแกรมหลักต่อไป



รูปที่ 2.18 ขั้นตอนการทำงานของโปรแกรมเมื่อถูกอินเทอร์รัพท์


#### • สัญญาณอินเทอร์รัพท์

แหล่งกำเนิดสัญญาณอินเทอร์รัพท์ที่ใช้กับ MCS - 51 มีสองชนิดคือ อินเทอร์รัพท์ภายในและภายนอก โดยอินเทอร์รัพท์ภายในจะเกิดขึ้นจากภายในตัว MCS - 51 เอง ได้แก่สัญญาณจาก ไทมเมอร์แฟลค 0 (TF0) ไทมเมอร์แฟลค 1 (TF1) และพอร์ตอนุกรม สำหรับอินเทอร์รัพท์ภายนอกเกิดจากสัญญาณที่กระตุ้นเข้ามาทางขา INTO และ INT1 เมื่อมีสัญญาณอินเทอร์รัพท์จากแหล่งต่าง ๆ เข้ามา เราสามารถโปรแกรมได้ว่าจะให้ MCS - 51 ยอมให้มีการอินเทอร์รัพท์ได้หรือไม่ โดยการโปรแกรมไปที่ รีจิสเตอร์ IE (Interrupt Enable) และถ้ามีสัญญาณอินเทอร์รัพท์มาจากแหล่งต่าง ๆ หลายแหล่งพร้อมกันเราสามารถจัดลำดับได้ว่า จะให้อินเทอร์รัพท์ใดเกิดก่อน โดยการโปรแกรมไปที่ อินเทอร์รัพท์ไพอริตี IP (Interrupt Priority) รีจิสเตอร์ทั้งสองตัวมีรายละเอียดดังนี้

#### Interrupt Enables

เป็นรีจิสเตอร์ที่สามารถเข้าถึงข้อมูลระดับบิตได้ ใช้สำหรับกำหนดค่าว่าถ้าเกิดการอินเทอร์รัพท์จากแหล่งต่าง ๆ จะทำอินเทอร์รัพท์เหล่านั้นหรือไม่ โดยรายละเอียดของบิตต่าง ๆ มีดังตาราง ที่ 2.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



บิต	ชื่อบิต	ตำแหน่งบิต	รายละเอียด
IE.7	EA	AFH	ถ้าเซ็ทยอมให้มีการอินเทอร์รัพท์
IE.6	-	AEH	ไม่ใช้งาน
IE.5	ET2	ADH	Enable อินเทอร์รัพท์จาก Timer 2 (ใช้กับ 8052)
IE.4	ES	ACH	Enable อินเทอร์รัพท์จากพอร์ตอนุกรม
IE.3	ET1	ABH	Enable อินเทอร์รัพท์จาก Timer 1
IE.2	EX1	AAH	Enable อินเทอร์รัพท์จาก INT1
IE.1	ET0	A9H	Enable อินเทอร์รัพท์จาก Timer 0
IE.0	EX0	A8H	Enable อินเทอร์รัพท์จาก INTO

ตารางที่ 2.7 บิตต่าง ๆ ของรีจิสเตอร์ IE


### Interrupt Priority

เป็นรีจิสเตอร์ที่สามารถเข้าถึงข้อมูลระดับบิตได้ใช้ในการจัดลำดับความสำคัญของการอินเทอร์รัพท์ซึ่งสามารถจัดได้สองลำดับ ถ้าเป็น “1” หมายความว่ามีความสำคัญสูงสุด ถ้าเป็น “0” หมายความว่ามีความสำคัญต่ำสุด ความหมายของบิตต่าง ๆ แสดงได้ดังตารางที่ 2.8 ถ้าหากกำหนดให้มีความสำคัญเป็น “1” เหมือนกันหมด MCS - 51 จะจัดลำดับความสำคัญใหม่ดังนี้

ลำดับ	อินเทอร์รัพท์
1 (สูงสุด)	IE0
2	TF0
3	IE1
4	TF1
5 (ต่ำสุด)	Serial Port

ตารางที่ 2.8 แสดงลำดับความสำคัญของการอินเทอร์รัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 รีจิสเตอร์ต่างๆ ที่เกี่ยวข้องกับการอินเทอร์รัพท์

บิต	ชื่อบิต	ตำแหน่งบิต	รายละเอียด
IP.7	-	-	ไม่ใช้งาน
IP.6	-	-	ไม่ใช้งาน
IP.5	PT2	0BDH	ใช้กับ Timer 2 (8052)
IP.4	PS	0BCH	ใช้กับพอร์ตอนุกรม
IP.3	PT1	0BBH	ใช้กับ Timer 1
IP.2	PX1	0BAH	ใช้กับอินเทอร์รัพท์จาก INT1
IP.1	PT0	0B9H	ใช้กับ Timer 0
IP.0	PX0	0B8H	ใช้กับอินเทอร์รัพท์จาก INT0

ตารางที่ 2.9 บิตและหน้าที่ต่างๆ ของรีจิสเตอร์ IP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.19 แสดงการอินเทอร์รัพท์จากแหล่งต่าง ๆ ที่มีผลกับ MCS - 51 ถ้าเป็นเบอร์ 8051 8031 จะถูกอินเทอร์รัพท์ได้ 5 แหล่ง ถ้าเป็นเบอร์ 8052,8032 จะถูกอินเทอร์รัพท์ได้ 6 แหล่ง โดยเพิ่มอินเทอร์รัพท์จาก Timer 2 ในรูปที่ 2.19 จะแสดงให้เห็นว่า ถ้า MCS - 51 จะถูกอินเทอร์รัพท์ได้จะต้องเช็ทค่า Global Enable ในรีจิสเตอร์ IE นอกจากนี้ยังกำหนดได้ว่าจะให้อินเทอร์รัพท์ใดเกิดได้ โดยการเช็ทค่า Interrupt Enable ของอินเทอร์รัพท์จากแหล่งต่าง ๆ ในรีจิสเตอร์ IE จากรูปยังแสดงให้เห็นอีกว่าเมื่อมีการอินเทอร์รัพท์เข้ามาจะมีผลต่อแฟลทใด เช่นถ้า INTO เป็น “1” บิท IE0 จะเป็น “1” หมายความว่าถูกอินเทอร์รัพท์ โดยแฟลทต่าง ๆ ที่มีผลจากการถูกอินเทอร์รัพท์แสดงได้ดังตารางที่ 2.9

อินเทอร์รัพท์	แฟลท	ประกอบอยู่ในรีจิสเตอร์
External 0	IE0	TCON.1
External 1	IE1	TCON.3
Timer 1	TF1	TCON.7
Timer 0	TF0	TCON.5
Serial port	T1	SCON.1
Serial port	RI	SCON.0
Timer 2	TF2	T2CON.7 (8052)
Timer 2	EXF2	T2CON.6 (8052)

ตารางที่ 2.10 แฟลทที่จะทำงานเมื่อถูกอินเทอร์รัพท์

จากตารางจะเห็นว่า ถ้ามีการอินเทอร์รัพท์จากภายนอกเข้ามา ตัวที่จะอินเทอร์รัพท์ MCS - 51 คือ บิทแฟลท IE0 ซึ่งอยู่ในรีจิสเตอร์ TCON ถ้ามีการสื่อสารแบบอนุกรม เมื่อข้อมูลถูกส่งไปหมดแล้วจะอินเทอร์รัพท์ MCS - 51 ทางบิทแฟลท TI ถ้ารับข้อมูลหมดแล้วจะอินเทอร์รัพท์ MCS - 51 ทางบิทแฟลท RI ซึ่งอยู่ในรีจิสเตอร์ SCON และถ้าใช้ Timer 0 ในการนับเมื่อเกิด Overflow สามารถอินเทอร์รัพท์ MCS - 51 ได้ทางบิท TF0

#### • การทำงานของระบบหลังถูกอินเทอร์รัพท์

เมื่อ MCS - 51 ถูกอินเทอร์รัพท์จะต้องกระโดดไปทำโปรแกรมตอบสนองการอินเทอร์รัพท์โดยตำแหน่งที่จะกระโดดไปเรียกว่า อินเทอร์รัพท์เวกเตอร์ (Interrupt Vectors) เมื่อทำโปรแกรมตอบสนองการอินเทอร์รัพท์เรียบร้อยแล้ว MCS - 51 จะกระโดดมาทำงานยังตำแหน่งเดิม โดยก่อนที่จะกระโดดไปทำโปรแกรมตอบสนองการอินเทอร์รัพท์จะต้องเก็บค่าตำแหน่งเดิมไว้ โดยเก็บค่า PC ลงหน่วยความจำสแตคซึ่งอยู่ที่หน่วยความจำที่ถูกชี้โดยรีจิสเตอร์ SP เมื่อทำโปรแกรมตอบสนองการอินเทอร์รัพท์เสร็จแล้วจะคืนค่าในหน่วยความจำสแตคให้ PC ตามเดิม ค่าอินเทอร์รัพท์เวกเตอร์ของ MCS - 51 แสดงได้ดัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ทางการค้า  
ตารางที่ 2.10

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินเทอร์รัพท์	อินเทอร์รัพท์แวกเตอร์
System Reset	0000H
External 0	0003H
Timer 0	000BH
External 1	0013H
Timer 1	001BH
Serial Port	0023H
Timer 2	002BH

ตารางที่ 2.11 อินเทอร์รัพท์แวกเตอร์ของอินเทอร์รัพท์ต่าง ๆ

จากตารางจะเห็นว่าถ้าระบบถูกอินเทอร์รัพท์จากภายนอกทาง INTO ตัว MCS – 51 จะกระโดดไปทำงานที่ตำแหน่ง 0003H ถ้าระบบถูกอินเทอร์รัพท์จาก Timer 0 จะกระโดดไปทำงานตำแหน่ง 000BH

### 2.2.5 การใช้งานพอร์ตสื่อสารข้อมูลอนุกรมแบบ Single Processor

#### • พอร์ตสื่อสารอนุกรม


พอร์ตการสื่อสารมีโครงสร้างการทำงานในแบบที่เรียกว่าฟูลดูเพล็กซ์(Full duplex)ในการรับและส่งข้อมูลอนุกรมได้ในเวลาเดียวกัน โดยทางด้านส่งใช้ขา TxD (พอร์ต 3.1) ทางด้านรับใช้ขาRxD (พอร์ต 3.0) SBUF ใช้เป็นบัฟเฟอร์สำหรับรับและส่งข้อมูลอนุกรม

พอร์ตสื่อสารอนุกรมสามารถโปรแกรมการทำงานได้หลายโหมดด้วยกัน โดยเลือกที่บิต SM1 และ SM0 ซึ่งอยู่ในรีจิสเตอร์ควบคุม SCON การทำงานทั้ง 4 โหมด ของพอร์ตสื่อสารอนุกรม มีดังนี้

โหมด 0 : พอร์ตสื่อสารอนุกรม 8 บิต โดยการส่งจะเลื่อนออกทีละบิตโดยส่งบิต D0 ออกไปก่อน

ทาง

ขา RxD และ ไม่มีการส่ง Start bit แต่จะส่ง Shift Clock ทางขา TxD (ความเร็ว 1/12 เท่าของ CPU Clock)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โหมด 1: พอร์ตสื่อสารอนุกรม 10 บิตข้อมูล 8 บิต 1 start bit และ 1 stop bit และสามารถเปลี่ยนแปลง(ความเร็วในการส่งข้อมูลได้ โดยขึ้นกับบิต SMOD ใน PCON และอัตราโอเวอร์โพล์ของ Timer 1)

$$\text{Baud Rate Mode 1,3} = \frac{2^{SMOD} \times \text{Oscillator..Frequency}}{32 \times 12 \times [256 - (TH1)]} \quad \text{โดยใช้ Timer 1}$$


$$\text{Baud Rate Mode 1,3} = \frac{\text{Oscillator..Frequency}}{32 \times [65536 - (RCAP2H, RCAP2L)]} \quad \text{โดยใช้ Timer 2}$$



โหมด 2 : พอร์ตสื่อสารอนุกรม 11 บิต ข้อมูล 9 บิต 1 Start bit และ 1 Stop bit(TB8 นิยมนำมาใช้ส่ง Parity bit) ความเร็วในการรับส่งข้อมูลเท่ากับ 1/32 และ 1/64 ของ CPU Clock โดยขึ้นกับบิต SMOD ใน PCON

- Baud Rate Mode2 = (1/32)(Osc Freq) เมื่อ SMOD = 1

- Baud Rate Mode2 = (1/64)(Osc Freq.) เมื่อ SMOD = 0



โหมด 3: พอร์ตสื่อสารแบบ 11 บิต URAT โดยส่งข้อมูล 9 บิต 1 Start bit และ 1 Stop bit เหมือนโหมด 2 ยกเว้นอัตราโอเวอร์โพล์ของ Timer1,2 สำหรับ 8051 หรืออัตราโอเวอร์โพล์ของ Timer2 (สำหรับ 80C154D)

$$\text{Baud Rate Mode 3} = \frac{2^{SMOD} \times \text{Oscillator..Freq.}}{32 \times 12 \times [256 - (TH1)]} \quad \text{โดยใช้ Timer 1}$$

$$\text{Baud Rate Mode 3} = \frac{\text{Oscillator..Freq.}}{32 \times [65536 - (RCAP2, RCAP2L)]} \quad \text{โดยใช้ Timer 2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

• การเชื่อมต่อไมโครโปรเซสเซอร์เพื่อรับส่งข้อมูลอนุกรม(UART)

มีอยู่ 2 โหมดด้วยกันคือ

- Single Processor Mode
- Multiprocessor Mode

Single Processor Mode : ในโหมดนี้เราจะใช้ไมโครคอนโทรลเลอร์ 2 ตัวเชื่อมเข้าหากัน

Multiprocessors Mode : ในโหมดนี้จะใช้ไมโครคอนโทรลเลอร์ 1 ตัวเป็นตัวแม่ (Master) และอีก 0 – 256 ตัวลูก (Slave) วิธีสเตอร์ที่ใช้ควบคุมการรับส่งข้อมูลอนุกรม

SM0	SM1	โหมด	การทำงาน
0	0	0	Shift register อัตราการรับหรือส่งข้อมูลเท่ากับ 1/12 ของ CPU
0	1	1	8 bit UART อัตราเร็วในการรับหรือส่งข้อมูลกำหนดได้จาก Timer 1,2
1	0	2	9 bit UART อัตราในการรับหรือส่งข้อมูล = 32 หรือ 1/64 ของความถี่ออสซิลเลเตอร์ ขึ้นกับบิต SMOD ใน PCON
1	1	3	9 bit UART อัตราเร็วในการรับหรือส่งข้อมูลกำหนดที่ Timer 1,2

ตารางที่ 2.12 การเลือกโหมดการทำงานของการสื่อสารแบบอนุกรม

SM2 บิตเลือกการทำงานแบบ Single Processor Mode หรือ Multiprocessor Mode

1 : เลือก Multiprocessor Mode ใช้กับโหมด 2,3

0 : เลือก Single Processor Mode ใช้กับทุกโหมด

เมื่อเลือกการทำงานรับข้อมูลแบบ Multiprocessor Mode แล้ว

ถ้าข้อมูลบิตที่ 9 ที่รับได้มีค่าเป็น 1 RI จะเซ็ท

ถ้าข้อมูลบิตที่ 9 ที่รับได้มีค่าเป็น 0 RI จะไม่เซ็ท

REN (Receive Enable) บิตควบคุมให้รับหรือไม่รับข้อมูล

1 : ให้รับข้อมูลได้

0 : ห้ามรับข้อมูล

TB8 (Transmit bit D8) ข้อมูลบิตที่ 9 ที่จะส่งออกไปโหมด 2,3 ให้ใส่ในบิตนี้ได้เลย

RB8 (Receive bit D8) ข้อมูลบิตที่ 9 ที่รับเข้ามาจะมาเก็บในบิตนี้ (ข้อมูลในบิตที่ 9 ก็คือค่าใน TB8 ทางด้านส่งนั่นเอง)

TI แฟลคซ์ TI จะเป็น 1 เมื่อสิ้นสุดการส่งข้อมูล 1 ไบต์

RI แฟลคซ์ RI จะเป็น 1 เมื่อรับข้อมูลเสร็จ 1 ไบต์ (บิต RI, TI ผู้เขียนโปรแกรมจะต้องเคลียร์เอง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Baud Rate	Fosc	SMOD ในPCON	TIMER 1		
			C/T	MODE	Reload value
(MODE 0 ) Max:1 MHz	12 MHz	X	X	X	X
(MODE 2 ) Max: 375 KHz	12 MHz	1	X	X	X
(MODE 2) Min : 187.5 KHz	12 MHz	0	X	X	X
MODE 1,3 :	62.5K	1	0	2	FFH
	19.2K	1	0	2	FDH
	9.6 K	0	0	2	FDH
	4.8 K	0	0	2	FAH
	2.4 K	0	0	2	F4H
	1.2 K	0	0	2	E8H
	137.5	0	0	2	1DH
	110	0	0	2	72H
	110	0	0	1	FEEBH

ตารางที่ 2.13 การใช้ Timer 1 กำหนด บอดเรท

2.2.6 การใช้งานพอร์ตสื่อสารอนุกรมแบบ Multiprocessors

การสื่อสารข้อมูลแบบอนุกรมโดยใช้หลักการของมัลติโปรเซสเซอร์

ในการติดต่อสื่อสารข้อมูลอนุกรมโดยใช้หลักการไมโครโปรเซสเซอร์ จำเป็นที่จะต้องกำหนดค่าแอดเดรสของตัว Slave ออกไป (Slave มีทั้งหมด 256 ) แล้วตามด้วย คำว่าไปต์ เป็นไปต์ที่ 2 ซึ่งมีข้อมูลส่งไปยัง Slave การต่อสัญญาณจากตัว Master ไปยัง Slave ทั้ง 256 ตัวดังแสดงในรูปที่ 2.20



เอกสารนี้เป็นรูปที่ 2.20 การต่อสัญญาณจากตัว Master ไปยัง Slave แบบมัลติโปรเซสเซอร์ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

• รูปแบบการส่งสัญญาณที่ส่งออกจากตัว Master

MCS-51 กำหนดรูปแบบการรับส่งข้อมูลได้ 2 แบบคือ Single Processor Mode โดยเซ็ท SM2 = 0 และ Multiprocessor Mode โดยเซ็ท SM2 = 1 การส่งข้อมูลจะต้องเป็น (โหมด 2,3) และ โหมด 3 เท่านั้นเพราะการส่งข้อมูลได้ 11 บิต โดยบิตแรกคือ Start bit อีก 8 บิต ข้อมูลตามด้วยบิตที่ 9 ซึ่งใช้เป็นตัวบอกว่าไบต์ที่ส่งไปนี้เป็นแอดเดรสไบต์ หรือ คำค่าไบต์ ถ้าโปรแกรม Multiprocessor Mode แล้ว


ทางด้านส่ง      บิตที่ 9 (TB8) = 1 หมายถึงเลือกส่ง แอดเดรสไบต์  
                           บิตที่ 9 (TB8) = 0 หมายถึงเลือกส่ง คำค่าไบต์

ทางด้านรับ      บิตที่ 9 (TB8) = 1 หมายถึงค่าที่รับมาคือ แอดเดรสไบต์  
                           บิตที่ 9 (TB8) = 0 หมายถึงค่าที่รับมาคือ คำค่าไบต์

การโปรแกรมบิตที่ 9 เป็น 1 หรือ 0 เราจะต้องโปรแกรมที่บิต TB8 ใน SCON

เมื่อการทำงานแบบ Multiprocessor Mode RI จะ SET เมื่อค่าบิตที่ 9 ที่รับมามีค่าเป็น 1

เมื่อการทำงานแบบ Single Processor Mode RI จะ SET โดยไม่สนใจ ค่าบิตที่ 9



รูปที่ 2.21 สัญญาณที่ขา Tx/D ของตัว Master

หมายเหตุ : บิต TB8 ทางด้านส่งจะเข้าไปเก็บใน RB8 ทางด้านรับ บิตนี้อยู่ใน SCON การส่งข้อมูล โหมดนี้จะต้องส่งแอดเดรสไบต์ ออกไปก่อน บิตที่ 9 (TB8) ต้องเป็น 1 หลังจากนั้นให้ เคลียร์ TB8 เพื่อส่งคำค่าไบต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.3 การเขียนโปรแกรมด้วย Visual Basic

### 2.3.1 การสร้างแอปพลิเคชันด้วย Visual Basic

- รูปแบบการสร้างแอปพลิเคชันด้วย Visual Basic

Visual Basic นั้นสร้างแอปพลิเคชันได้หลายรูปแบบและสร้างได้เร็ว เพราะมีขั้นตอนที่ไม่ยุ่งยากนัก แม้จะไม่เคยมีประสบการณ์ด้านการสร้างซอฟต์แวร์แอปพลิเคชันมาก่อนก็เรียนรู้ได้ไม่ยาก

เมื่อเราเปิด Visual Basic ขึ้นมา เราจะพบกับไดอะล็อกบ็อกซ์ New project ซึ่งแสดงประเภทของแอปพลิเคชันที่สร้างได้




รูปที่ 2.22 ไดอะล็อก New Project

จะสังเกตว่าในไดอะล็อกบ็อกซ์ New project ยังมีอีก 2 แท็บซึ่งมีความหมายดังนี้

- แท็บ Existing แสดงโปรเจกต์ที่เคยมีการสร้างมาก่อน ซึ่งจะช่วยให้เราไม่ต้องเสียเวลาค้นหาไฟล์เดอรัที่เก็บโปรเจกต์เดิม ๆ
- แท็บ Recent แสดงโปรเจกต์ที่เคยมีการสร้างมาก่อน และถูกเรียกมาแก้ไขล่าสุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 แท็บ Existing และ Recent

- การเขียนโปรแกรมแบบ Event - Drivent

ในการเขียนโปรแกรมเพื่อสร้างแอปพลิเคชันจาก Visual Basic นั้น จะมีวิธีการที่แตกต่างจากการเขียนโปรแกรมโครงสร้างทั่ว ๆ ไปที่เราอาจจะเคยได้เรียนรู้ เช่น จากภาษา Pascal, C นั้นเพราะการเขียนโปรแกรมกับ Visual Basic จะใช้การเขียนแบบ Event - Drivent

Event - Drivent จริง ๆ ก็คือการเขียนโปรแกรมในลักษณะว่า เหตุการณ์นี้เกิดขึ้น เราจะดำเนินการอย่างไร หรือพูดอีก อย่างว่า เมื่อมีเหตุการณ์ต่างๆ ดำเนินไป เราต้องคิดว่าจะจัดการกับเหตุการณ์ที่เกิดขึ้นอย่างไร เมื่อคิดออกเราก็มาเขียนโปรแกรมรองรับเหตุการณ์ต่างๆ เหล่านั้น Visual Basic นั้นสนับสนุนการเขียนโปรแกรมแบบ Event - Drivent โดยมีเครื่องมือที่ช่วยให้เราจัดการกับเหตุการณ์ต่าง ๆ ที่น่าจะเกิดกับแอปพลิเคชันของเราได้สะดวก

```

Project1 - Microsoft Visual Basic [design] - [Form1].[Code]
File Edit View Project Format Debug Run Query Diagram Tools Add-Ins Window Help
[Icons] Ln 20, Col 8
[Command2] [Click]
DATA = Text1.Text
MSComm1.Output = DATA ' Ensure that
Do
    DoEvents
    BUFFER$ = BUFFER$ & MSComm1.Input
    Loop Until InStr(BUFFER$, "OK" & vbCrLf)
' Read the "OK" response data in the serial port.
' Close the serial port.
MSComm1.PortOpen = False

End Sub

Private Sub Command2_Click()
Text1.Text = ""
msgbox (
MsgBox(Prompt, [Buttons As VbMsgBoxStyle = vbOKOnly], [Title], [HelpFile], [Context])
As VbMsgBoxResult
Private Sub Form_Load()
' Buffer to hold input string
Dim Instring As String
' Use COM1.


```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่สิ่งใดที่ขัดแย้งกับเนื้อหาของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.24 ออบเจกต์ของ Visual Basic


- การกำหนดพร็อพเพอร์ตี้ให้กับออบเจกต์

จะเห็นได้ว่าแต่ละออบเจกต์ จะมีลักษณะเฉพาะที่แตกต่างจากออบเจกต์ตัวอื่นๆ เช่นปุ่มกด ก็มีข้อความ(caption) ที่แตกต่างกัน เช่น “ เปลี่ยนรูป ” , “ จบการทำงาน ” ซึ่งเราเรียกลักษณะเฉพาะตัวนี้ว่า “ พร็อพเพอร์ตี้ ” ( Property )



รูปที่ 2.25 แสดงพร็อพเพอร์ตี้ของฟอร์ม

ในขั้นตอนของการสร้างแอปพลิเคชันเราสามารถกำหนดค่าพร็อพเพอร์ตี้ได้จาก Property window




รูปที่ 2.26 พร็อพเพอร์ตี้ Appearance ของ image

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับมูลค่าให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เราจะเห็นว่าค่าของพร็อพเพอร์ตี้ของออบเจ็กต์ต่าง ๆ ใน properties window นั้นเราสามารถกำหนดได้ 3 รูปแบบ

1. กำหนดค่าอย่างอิสระ เช่น พร็อพเพอร์ตี้ Caption พร็อพเพอร์ตี้ Name



รูปที่ 2.27 กำหนดค่าพร็อพเพอร์ตี้ อย่างอิสระ

2. กำหนดค่าจากตัวเลือกที่มีใน properties window เช่น Border Style , Backcolor



รูปที่ 2.28 กำหนดค่าพร็อพเพอร์ตี้จากตัวเลือก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การเรียกใช้เมธอดของออบเจกต์

นอกเหนือจากพร็อพเพอร์ตี้ที่ใช้ในการบอกความแตกต่างของออบเจกต์ต่างๆ แล้ว ยังมีอีกสิ่งหนึ่งที่ออบเจกต์ มักจะต้องมีนั่นคือ ความสามารถของออบเจกต์ ซึ่งเราจะเรียกว่า “ เมธอด ” (Method)

```

Project1 - Form1 (Code)
Command1 Click
Option Explicit

Private Sub Command1_Click()
Dim DATA As String
Dim BUFFER As String
DATA = Text1.Text
MSComm1.Output = DATA ' Ensure that
Do
DoEvents
BUFFER$ = BUFFER$ & MSComm1.Input
Loop Until InStr(BUFFER$, "OK" & vbCrLf)
' Read the "OK" response data in the serial port.
' Close the serial port.
MSComm1.PortOpen = False

End Sub

Private Sub Command2_Click()
Text1.Text = ""
End Sub

```

รูปที่ 2.29 ตัวอย่างการเรียกใช้เมธอด

เมธอดนั้นเป็นความสามารถที่ออบเจกต์มีอยู่ ซึ่งจะแตกต่างกันในแต่ละออบเจกต์ ซึ่งการเรียกใช้งานผ่านการเขียน โปรแกรมเท่านั้น

- จัดการกับเหตุการณ์ที่เกิดขึ้น

ออบเจกต์แต่ละตัวก็จะมีอีเวนต์ที่สามารถเกิดขึ้นได้จำนวนหนึ่ง ซึ่งเราจะดูได้ว่าจะมีอีเวนต์จาก Code Window

```

Project1 - Form1 (Code)
Command1 Click
Private Sub Command1_Click()
Dim DATA As String
Dim BUFFER As String
DATA = Text1.Text
MSComm1.Output = DATA ' Ensure t
Do
DoEvents
BUFFER$ = BUFFER$ & MSComm1.In
Loop Until InStr(BUFFER$, "OK"
' Read the "OK" response data
' Close the serial port.
MSComm1.PortOpen = False

End Sub

Private Sub Command2_Click()
Text1.Text = ""
End Sub

Private Sub Form_Load()
' Buffer to hold input string

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปดแปลงเนื้อหา และต้องยังอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.30 แสดงการเลือก code window


เมื่อเรารู้ว่าจะมีอะไรเกิดขึ้นบ้าง เราก็สามารถจะเขียนคำสั่งของ Visual Basic เพื่อการจัดการกับอีเวนต์ต่างๆ ได้อย่างครบถ้วน ซึ่งมักจะเรียกการจัดการอีเวนต์ที่เกิดขึ้นนี้ว่า อีเวนต์แฮนเดอ์ (Event Handler)

- **เริ่มสร้างแอปพลิเคชันด้วย Visual Basic**

สำหรับขั้นตอนการสร้างแอปพลิเคชันนั้นมีขั้นตอนที่ควรจะต้องทำดังนี้

**ขั้นที่ 1 : ออกแบบแอปพลิเคชัน**

ก่อนจะสร้างแอปพลิเคชัน หรือการเขียนโปรแกรมนั้นสิ่งแรกที่ ต้องทำคือ ต้องทราบให้แน่ชัดก่อนว่าแอปพลิเคชันที่เราจะสร้างนั้นจะใช้ประโยชน์อะไร ต้องมีความสามารถอะไรบ้าง ต้องการให้มีรูปร่างหน้าตาเป็นอย่างไร ซึ่งจำเป็นอย่างยิ่งที่ต้องคิดให้รอบคอบ และเขียนออกมาให้ชัดเจน




รูปที่ 2.31 แสดงหน้าต่างของแอปพลิเคชัน

**ขั้นที่ 2 : ตกแต่งหน้าต่างแอปพลิเคชัน**

สำหรับขั้นตอนนี้จะเป็นการตกแต่งรูปร่างของแอปพลิเคชันตามที่ได้ออกแบบไว้ พร้อมกับกำหนดค่าพรีอเพอร์ตีต่างๆ ให้กับคอนโทรลแต่ละตัวในแอปพลิเคชัน โดยมีขั้นตอนย่อยๆ ดังนี้


1. เรียกการใช้งาน Visual Basic
2. ดับเบิลคลิกที่คอนโทรลภายใน Toolbox คอนโทรลนั้นจะปรากฏฟอร์มดีไซเนอร์



รูปที่ 2.32 แสดงการเลือกคอนโทรลจาก Toolbox


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ได้รับอนุญาตของเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. จัดวางตำแหน่ง และปรับขนาด ของคอนโทรลให้ได้ตามที่ต้องการ



รูปที่ 2.33 แสดงการปรับแต่งคอนโทรล

4. กำหนดค่าให้กับพรีอเพอร์ตี้ของคอนโทรล โดยคลิกที่คอนโทรลที่ต้องการ แล้วเลือกพรีอเพอร์ตี้ที่ต้องการกำหนดใน Properties Window




รูปที่ 2.34 การกำหนดพรีอเพอร์ตี้ให้กับคอนโทรล

5. นำคอนโทรลต่างๆ เข้ามาในฟอร์มดีไซน์เนอร์ แล้วปรับหน้าตา จัดวางตำแหน่ง แล้วกำหนดค่า

ให้พรีอเพอร์ตี้ของคอนโทรลต่างๆ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. เมื่อปรับแต่งคอนโทรลต่างๆ เรียบร้อยแล้วจะได้ผลดังนี้




รูปที่ 2.35 คับเบิลคลิกเลือกคอนโทรล

ขั้นที่ 3 : เขียนโค้ดกำกับการทำงานของแอปพลิเคชัน

หลังจากตกแต่งหน้าต่างเสร็จแล้ว ขั้นต่อไปคือ การเขียนโค้ดหรือเขียนโปรแกรมเพื่อควบคุมการทำงานต่างๆ ซึ่งเราจะใช้การเขียนโปรแกรมแบบ Event Driven Programming ซึ่งจะเป็นการเขียนโค้ดเพื่อรองรับกับเหตุการณ์ต่างๆ ในแอปพลิเคชันของเรา ซึ่งมีขั้นตอนดังนี้


1. คับเบิลคลิกที่คอนโทรลที่ต้องการควบคุมซึ่งจะปรากฏ Code window



รูปที่ 2.36 การดับเบิลคลิกเพื่อที่จะเขียนโค้ดกำกับการทำงาน


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ ซึ่งเนื้อหาและข้อมูลทั้งหมดนี้เป็นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ให้เลือกเหตุการณ์ที่เราต้องการจะควบคุม จากลิสต์บ็อกซ์ของ Code Window ในที่นี้เราสนใจตอนที่ผู้ใช้งานคลิกปุ่ม จึงเลือกเหตุการณ์ Click



รูปที่ 2.37 การเลือกเหตุการณ์ที่จะควบคุม

3. เขียนโค้ดในภาษา Basic เพื่อจัดการนั้นๆ ในที่นี้เราจะนำเอาชื่อที่ผู้ใช้กรอกเอาไว้มาร่วมกับวันเวลา ณ ขณะที่คลิกปุ่มนั้น



รูปที่ 2.38 การเขียนโค้ดกำกับเหตุการณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. เลือกลูกคอนโทรลตัวอื่น มาเขียน โดยแต่ละคอนโทรลก็จะมีเหตุการณ์ที่เราจะต้องจัดการไม่เหมือนกัน

```

Project1 - TXTName (Code)
Command1 Click
Option Explicit

Private Sub Command1_Click()
    Beep "ส่งเสียงออกก่อนจบการทำงาน"
End
End Sub


Private Sub Command2_Click()
    MsgBox " สวัสดีครับคุณ " & Text1.Text, vbOKOnly, "ขณะนี้เวลา " & Ti

```

รูปที่ 2.39 การเขียนโค้ดให้กับคอนโทรลตัวอื่น

#### ขั้นที่ 4 : ทดสอบการทำงานของแอปพลิเคชัน

เมื่อเขียนโค้ดเสร็จแล้ว ก็ถึงเวลาที่จะทดสอบการทำงานของแอปพลิเคชันที่เราสร้างขึ้นซึ่งประกอบไปด้วยคอนโทรลต่างๆ ที่ปรับแต่งไว้ และโค้ดที่เขียนเพื่อจัดการกับเหตุการณ์ต่างๆ โดยเราจะทดสอบการทำงานโดยการกด <f5>



รูปที่ 2.40 การเริ่มคำสั่งรัน

#### ขั้นที่ 5 : บันทึกเก็บไว้ในคอมพิวเตอร์

หลังจากทดสอบจนแน่ใจแล้วว่าแอปพลิเคชันที่สร้างถูกต้อง เราจึงบันทึกเก็บไว้ซึ่งสามารถเอกสารนี้เป็นเอกสารทบทวนวิสาหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์อื่นใดได้  
แก้ไขและเพิ่มเติมความสามารถอื่นๆ ได้  
ไม่ว่าใครเห็นแต่ๆ พงสน อักทงห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.2 การใช้งานตัวแปรในการเขียนโปรแกรม

#### • ตัวแปรและชนิดของข้อมูล (Variable and Data Type)

ในการเขียนโปรแกรมเพื่อสร้างแอปพลิเคชันนั้น สิ่งหนึ่งที่เรามักจะใช้งานอยู่บ่อยๆ ก็คือตัวแปร (Variable) ซึ่งเราจะใช้เก็บข้อมูลชั่วคราว หรือนำมาใช้เก็บข้อมูลเพื่อทำการคำนวณ ซึ่งอาจเรียกว่า เราใช้ตัวแปรในการขับเคลื่อนให้แอปพลิเคชันทำงานต่อไปได้

เนื่องจากเราได้ใช้ตัวแปรในการเก็บข้อมูล เราจึงน่าจะรู้จักกับชนิดของข้อมูลต่างๆ ที่สามารถนำมาใช้ได้รายละเอียดดังนี้


ชนิด	คำอธิบาย	ขนาดของหน่วยความจำ
Byte	เป็นขนาดข้อมูลจำนวนเต็มตั้งแต่ 0 ถึง 255	1 ไบต์
Boolean	เป็นข้อมูลทางตรรกะ : จริง (True), เท็จ (False)	2 ไบต์
Integer	เป็นจำนวนเต็มระหว่าง -32,768 ถึง 32,767	2 ไบต์
Long	เป็นจำนวนเต็มระหว่าง -2,147,483,648 ถึง 2,147,483,647	4 ไบต์
Single	เป็นเลขทศนิยมระหว่าง -3.402823E38 ถึง -1.401298E-45 สำหรับค่าลบ และ 1.401298E-45 ถึง 3.402823E38 สำหรับค่าบวก	4 ไบต์
Double	เป็นเลขทศนิยมระหว่าง -1.7976313486232E308 ถึง -4.940656454841247E-324 สำหรับค่าลบ และ 4.940656454841247E-324 ถึง 1.79769313486232E308	8 ไบต์
Currency	เป็นเลขที่มีค่าตั้งแต่ -922,337,203,685,477.5808 ถึง 922,337,203,685,477.5807	8 ไบต์
Date	เป็นวันตั้งแต่ 1 มกราคม ค.ศ.100 ถึง 31 ธันวาคม ค.ศ. 9999	8 ไบต์
Object	เป็นข้อมูลที่อ้างอิงออบเจกต์ จึงเก็บแอดเดรสของออบเจกต์ไว้	4 ไบต์
String	เก็บสตริง หรือข้อความที่เรียงต่อกัน	64 KB หรือ 2 MB
Variant(ที่มีตัวเลข)	เป็นข้อมูลชนิดพิเศษที่เก็บค่าได้ทุกแบบ (รวมไปถึงค่าพิเศษต่างๆ เช่น EMPTY, NULL เป็นต้น)	16 ไบต์

ตารางที่ 2.13 ชนิดของข้อมูลต่างๆ ที่นำมาใช้งาน

จากตารางจะเห็นว่าชนิดของข้อมูล Variant เป็นข้อมูลที่สามารถแทนชนิดข้อมูลชนิดอื่นๆ ได้ทุกแบบ แต่ก็ยังเป็นแบบใช้เนื้อที่เปลืองที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 2.41 โค้ดแกรม ของ If...Then...Else

ในการใช้งานนั้นมีรูปแบบดังนี้

```


If (ทดสอบเงื่อนไขว่าจริง หรือเท็จ) Then
    ถ้าเงื่อนไขเป็นจริงให้ทำงานหลังคำว่า Then
Else
    ถ้าเป็นเท็จให้ทำงานหลังคำว่า Else
End If
  
```

**Select...Case:** ตัดสินใจเลือกมากกว่า 2 ทางเลือก

การใช้งาน If...Then...Else If เพื่อตัดสินใจเลือกจากตัวเลือกมากกว่า 2 ตัวเลือก คงเป็นวิธีการที่ไม่เหมาะสมดังนั้นจึงควรมีวิธีการเฉพาะจะดีกว่า


ใน Visual basic นั้นการตัดสินใจเลือกจากทางเลือกมากกว่า 2 ทางเลือกจะใช้ Select...Case ซึ่งจะมีการตรวจสอบเงื่อนไขในการเลือกก่อนว่าตรงกับตัวเลือกใด แล้วจึงทำงานตามคำสั่งที่ต่อท้ายตัวเลือกนั้นซึ่งเขียนเป็นโฟลว์ชาร์ต ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.42 โค้ดแแกรม ของ Select...Case

ในการใช้งานนั้นมีรูปดังนี้



จากรูปแบบจะเห็นว่า ถ้าทดสอบเงื่อนไขแล้วตรงกับเงื่อนไขใดก็จะทำตามชุดคำสั่งที่อยู่หลังเงื่อนไขนั้นๆ แต่ไม่ตรงกับเงื่อนไขใด ก็จะมีตัวเลือกเผื่อเอาไว้เช่นกัน

### 2.3.4 การทำงานแบบวนซ้ำ

หลังจากที่เราได้ใช้การตัดสินใจในรูปแบบต่างๆ เพื่อเปลี่ยนทิศทางการทำงานของแอปพลิเคชันแล้วเราจะมาเรียนรู้อีกลักษณะการควบคุมการทำงานของแอปพลิเคชันนั่นคือ การทำงานแบบวนซ้ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รูปแบบการทำงานแบบวนซ้ำ


ในการเขียนโปรแกรม เราอาจจำเป็นต้องสั่งให้แอปพลิเคชันทำงานแบบวนซ้ำตามจำนวนครั้งที่เราต้องการได้ ซึ่งรูปแบบการวนซ้ำมี 2 แบบ ได้แก่

1. การวนซ้ำด้วยจำนวนรอบที่แน่นอน
2. การวนซ้ำด้วยจำนวนรอบที่ไม่แน่นอน

การทำงานแบบวนรอบนี้ช่วยเพิ่มความสะดวกให้แก่เราเพราะไม่ต้องเขียนโปรแกรมที่ซ้ำซ้อน เพราะใช้การเลือกรูปแบบการวนซ้ำที่เหมาะสมก็สามารถเขียนโปรแกรมที่สั้น และทำงานได้อย่างมีประสิทธิภาพได้

- การวนซ้ำด้วยจำนวนรอบที่แน่นอน

สำหรับการวนซ้ำด้วยจำนวนรอบที่แน่นอนเราจะใช้ For...Next ในการใช้งานวนซ้ำ ซึ่งจะต้องใช้ตัวแปร 1 ตัวที่ใช้นับจำนวนรอบว่า วนซ้ำครบตามที่กำหนดหรือไม่



รูปที่ 2.43 ไคอะแกรม ของ For...Next

ในการใช้งาน For...Next นั้นมีรูปแบบดังนี้


**For** ตัวแปรใช้นับจำนวนรอบ = จำนวนรอบเริ่มต้น **To** จำนวนรอบสุดท้าย[step ขั้นของการนับ]

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากล่าวถึงผู้จัดทำเอกสารนี้หากมีการเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การวนซ้ำด้วยจำนวนรอบที่ไม่แน่นอน

### การวนซ้ำด้วยการใช้ While...Wend

while...wend เป็นรูปแบบการวนซ้ำที่ไม่สามารถบอกจำนวนรอบที่แน่นอนของการวนซ้ำได้ ซึ่ง จะทำการวนซ้ำถึงเมื่อใดนั้น จะใช้การตรวจสอบเงื่อนไขก่อนการวนซ้ำว่าต้องการวนซ้ำอีกหรือไม่ ถ้า เงื่อนไขยังคงเป็นจริงอยู่ก็จะทำการวนซ้ำต่อ แต่ถ้าเงื่อนไขเป็นเท็จก็จะหลุดจากการวนซ้ำ



รูปที่ 2.44 ไคอะแกรม ของ While...Wend

ในการใช้งาน While...Wend นั้นมีรูปแบบดังนี้

<p><b>While</b> &lt; ทดสอบเงื่อนไข จริงหรือเท็จ &gt;          &lt; ถ้าเงื่อนไขเป็นจริง ให้ทำงานตามคำสั่ง &gt;  <b>Wend</b></p>
--

### วนซ้ำด้วยการใช้ Do...Loop

นอกเหนือจากการใช้ While...Wend ในการวนซ้ำแล้ว เรายังใช้การวนซ้ำแบบตรวจสอบเงื่อนไขได้อีกหลายแบบได้แก่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<b>Do While</b>	< ทดสอบเงื่อนไข จริงหรือเท็จ > < ถ้าเงื่อนไขเป็นจริง ให้ทำงานตามคำสั่ง >
<b>Loop</b>	

หรือ

<b>Do</b>	< ทำงานตามคำสั่ง >
<b>Loop While</b>	< ทดสอบเงื่อนไข จริงหรือเท็จ ถ้าเป็นจริงให้กลับไปทำงานอีกรอบ >

และ

<b>Do Until</b>	< ทดสอบเงื่อนไข จริงหรือเท็จ > < ถ้าเงื่อนไข จริงหรือเท็จ ให้ทำงานตามคำสั่ง >
-----------------	--

จะเห็นว่าเราสามารถตรวจสอบเงื่อนไขได้ 2 แบบ

While จะหลุดจากการวนซ้ำได้เมื่อทดสอบแล้วเป็นเท็จ

Until จะหลุดจากการวนซ้ำได้เมื่อทดสอบเงื่อนไขแล้วเป็นจริง

### 2.3.5 การลดความซ้ำซ้อนด้วยโปรแกรมย่อย

- โปรแกรมย่อยใน Visual Basic

ในการเขียนโปรแกรม ย่อมเกิดการซ้ำๆ กัน เราสามารถลดการทำงานซ้ำๆ นั้นการเขียนโปรแกรมย่อยเก็บไว้ เมื่อเราต้องการทำงานแบบเดิมอีก เราก็เพียงแค่เรียกโปรแกรมย่อยนั้นมาใช้งาน ทำให้ลดความยุ่งยากของโปรแกรมที่เขียนด้วย

โปรแกรมย่อยใน Visual Basic มีอยู่ 2 ประเภท


- Procedure โพรซีเจอร์ เป็นโปรแกรมย่อยที่เมื่อจบการทำงานแล้ว จะไม่มีการส่งผลการทำงานกลับมาให้เราทราบ เราจึงมักเขียนโพรซีเจอร์ที่ต้องการแค่ผลของงาน แต่ไม่ต้องการเน้นผลการทำงานกลับมาให้

- Function ฟังก์ชันเป็นโปรแกรมย่อยที่เมื่อจบการทำงานแล้ว จะต้องส่งผ่านการทำงานกลับมาให้ผู้ใช้งาน ฟังก์ชันนั้นบางครั้งเราอาจเรียกโพรซีเจอร์ว่า ซับรูทีน(Sub Routine) ก็ได้ ซึ่งก็หมายถึง โปรแกรมย่อยเหมือนกัน ซึ่งต้องการการส่งข้อมูลกลับมายังผู้เรียก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ใช้งานโปรแกรมย่อยชนิด **Procedure**

โพรซีเจอร์นั้น เป็นโปรแกรมย่อยที่เราเขียนขึ้นมาเพื่อทำหน้าที่อย่างใดอย่างหนึ่ง โดยที่โพรซีเจอร์นั้นจะถูกเรียกใช้งานตามจุดต่างๆ ของโปรแกรม และเมื่อมันทำงานเสร็จแล้วจะไม่มีค่าคืนค่าใดๆ กลับมายังผู้เรียกใช้งาน



รูปที่ 2.45 ไคอะแกรม การใช้งานของโพรซีเจอร์

โพรซีเจอร์ที่เราจะสร้างขึ้นมีรูปแบบการใช้งานดังนี้

**Sub** ชื่อโพรซีเจอร์ (รายการพารามิเตอร์ จะมีหรือไม่ก็ได้)


< คำสั่งใน Visual basic >

**End sub**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

● การใช้งานโปรแกรมย่อยชนิด Function

ฟังก์ชันเป็น โปรแกรมย่อยที่จะต้องคืนค่ากลับมาหาผู้เรียกใช้ หลังจาก โปรแกรมย่อยทำงานเสร็จ



รูปที่ 2.46 ไคอะแกรม การใช้งานของฟังก์ชัน

ฟังก์ชันที่เราจะสร้างขึ้นมีรูปแบบการใช้งานดังนี้

```

Function ชื่อฟังก์ชัน (รายการพารามิเตอร์ จะมีหรือไม่มีก็ได้) As ชนิดของข้อมูลที่คืนให้ผู้เรียก
    < คำสั่งใน Visual basic >
    ชื่อฟังก์ชัน = ค่าที่คืนกลับ
End Function
    
```

จากรูปแบบการทำงานจะเห็นว่าจะต้องมีการกำหนดชนิดข้อมูลที่ส่งกลับเสมอ ส่วนจะมีข้อมูลส่งไปประกอบการทำงานของฟังก์ชันนั้นก็สุดแล้วแต่การทำงาน

ฟังก์ชันนั้นจะต้องมีการคืนค่ากลับให้ผู้เรียกใช้งาน โดยปกติเราจะระบุชื่อของฟังก์ชันไว้ในบรรทัดสุดท้ายก่อนจบการทำงานของฟังก์ชันเสมอ และกำหนดค่าให้เพื่อที่คืนกลับให้ผู้เรียกใช้ แต่บางฟังก์ชันที่มีการจบการทำงานได้หลายจุด เช่นฟังก์ชันที่มีการตัดสินใจ ซึ่งแต่ละทางเลือกอาจจบไม่เหมือนกัน ก็ต้องมีการระบุชื่อฟังก์ชัน พร้อมด้วยการกำหนดค่าให้เรียบร้อยในทุก ๆ จุดที่จะจบการใช้งานของฟังก์ชัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

● การผ่านค่าให้โปรแกรมย่อย ( Passing Argument )

ที่ผ่านมามีเราจะเห็นว่าในการใช้งาน โพรซีเจอร์หรือฟังก์ชัน เราจะต้องส่งข้อมูลบางอย่างไปประกอบในการทำงานของโปรแกรมย่อย เราเรียกข้อมูลที่ส่งไปให้โปรแกรมย่อยหรือฟังก์ชันว่า อาร์กิวเมนต์ อยู่ 2 รูปแบบ ได้แก่

- Pass by value เป็นการผ่านค่าโดยจะถือป็นค่าที่จะผ่าน แล้วส่งไปให้โปรแกรมย่อยที่ต้องการ แม้ว่าภายในโปรแกรมย่อยจะมีการเปลี่ยนแปลงค่าที่ผ่านไปให้มัน ก็จะไม่มีการเปลี่ยนแปลงค่าที่ส่งออกไปนอกระยะนั้น

- Pass by Reference เป็นการผ่านค่าโดยการบอกตำแหน่งในหน่วยความจำที่เก็บค่าที่ผ่านไปให้มันไว้ เพราะฉะนั้นถ้าภายในโปรแกรมย่อยมีการเปลี่ยนแปลงค่าที่ผ่านไปให้มันส่งผล โดยตรงของค่าที่ส่งออกไปนอกระยะนั้น



รูปที่ 2.47 ไดอะแกรม การส่งผ่านค่าให้กับโปรแกรมย่อยทั้งสองแบบ

การผ่านค่าแบบ pass by value นั้นจะเหมือนกับเราสำเนาเอกสารก่อน แล้วค่อยส่งสำเนานั้นไป เพราะฉะนั้นจะทำอะไรกับสำเนาจะไม่มีการเปลี่ยนแปลงเอกสารตัวจริง แต่ pass by reference นั้นเหมือนกับการส่งเอกสารตัวจริงไปเลยทีเดียวจึงระมัดระวังในการใช้งาน

● ขอบเขตของตัวแปรและค่าคงที่ ( Scoping )

ตัวแปร หรือค่าคงที่ที่เราประกาศใช้งานนั้น จะมีขอบเขตการใช้งานมัน โดยเราแบ่งขอบเขตของตัวแปร และค่าคงที่ใน Visual Basic ออกเป็นดังนี้

- Local เป็นขอบเขตที่เล็กที่สุด อาจจะอยู่ใน Sub หรือ Function ที่เราเขียนขึ้นมาใช้งาน เมื่อจบการทำงานของ Sub หรือ Function ตัวแปรหรือค่าคงที่นั้นก็จะไม่ถูกเก็บไว้

- Module เป็นขอบเขตที่กว้างกว่า Local เช่นอยู่ภายในฟอร์มเดียวกัน หรือ Module เดียวกัน ( โมดูลจะประกอบด้วย Sub หรือ Function ต่างๆ รวมกันอยู่ ) โดยค่าตัวแปรหรือค่าที่นั้นจะเก็บค่าใช้งานตลอดทั้งโมดูล

- Global เป็นขอบเขตที่ใหญ่ที่สุดคือประกอบไปด้วยโมดูลต่างๆ

เอกสารนี้เป็นลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นหากมีเหตุพิเศษขออนุญาตและต้องขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.6 คอนโทรล MSComm

MSComm จัดเตรียมทางเลือกเอาไว้ 2 ทางเพื่อความสะดวกในการสื่อสารข้อมูล ทางแรกคือการสื่อสารข้อมูลที่กระตุ้นด้วยเหตุการณ์ ( event – driven communications ) เป็นรูปแบบการใช้งานที่มีประสิทธิภาพมากสำหรับการตอบสนองแบบทันทีทันใด เช่น เมื่อตัวอักษร ถูกส่งมาที่พอร์ตอนุกรมหรือเกิดการเปลี่ยนแปลงที่ขา Data Carrier Detect ( DCD ) หรือขา Request To Send ( RTS ) เหตุการณ์ Oncomm ของ Mscomm จะสามารถตรวจจับสัญญาณนั้นได้ทันที ทางเลือกที่สองเป็นการคอยตรวจสอบค่าเหตุการณ์และความผิดพลาดที่เกิดขึ้นด้วยการดูที่ค่าเปลี่ยนแปลงภายในคุณสมบัติ CommEvent หลังจากการให้โปรแกรมทำงานที่ฟังก์ชันต่างๆ ไปเรียบร้อยแล้ว ซึ่งวิธีนี้ใช้งานได้ดีในกรณีที่เขียนโปรแกรมมีขนาดเล็กมาก

คอนโทรลของ MSComm 1 ตัวสามารถควบคุมการทำงานของพอร์ตอนุกรมได้ 1 พอร์ต ถ้าในโปรแกรมที่ใช้งานต้องการติดต่อกับพอร์ตอนุกรมมากกว่า 1 พอร์ตจะต้องใช้คอนโทรล MSComm มากกว่า 1 ตัวเพื่อควบคุมพอร์ตอนุกรมในแต่ละพอร์ต แอดเดรสของพอร์ตอนุกรมและแอดเดรสของการเกิดอินเตอร์รัพ สามารถเปลี่ยนแปลงได้จากการแก้ไขค่าที่ Control Panel

ถึงแม้ว่า คอนโทรล MSComm จะมีคุณสมบัติมากมายแต่สามารถทำความเข้าใจได้ดังนี้

#### CommPort

ใช้ในการกำหนดและอ่านค่าของพอร์ตอนุกรมที่ต่อติดอยู่ ( COM1,COM2 )

รูปแบบการใช้งาน

**object . Commport [ = value ]**

โดย value เป็นค่าของพอร์ตอนุกรม ชนิดของข้อมูลเป็น Integer ค่า Value สามารถกำหนดได้ในช่วง 1 – 16 ( ค่าเริ่มต้นกำหนดไว้ที่ 1 ) เมื่อมีการกำหนดค่าแล้วทำการเปิดพอร์ตโดยใช้คุณสมบัติ PortOpen แต่ว่าพอร์ตนั้นไม่มีอยู่ในระบบ MSComm จะสร้าง สัญญาณแสดงข้อผิดพลาด error 68 ขึ้นมาซึ่งหมายถึงอุปกรณ์ ตัวนั้นไม่ได้อยู่ในระบบ ดังนั้นการเขียนโปรแกรมจึงจำเป็นต้องกำหนดตำแหน่งของพอร์ตอนุกรมก่อนที่ใช้คำสั่ง OpenPort

#### Setting

ใช้ในการกำหนดและอ่านค่าอัตราบอดเรท, พาริตี, จำนวนของบิตข้อมูล, จำนวนของบิตปิดท้าย

รูปแบบการใช้งาน

**object . settings [ = value ]**

ค่าของ Value มีชนิดข้อมูลเป็นแบบ String มีรูปแบบเป็น “ BBBB, P ,D,S ” โดย BBBB เป็นค่าอัตราบอดเรท, P เป็นค่าพาริตี , D เป็นจำนวนของบิตข้อมูล และ S เป็นจำนวนของบิตปิดท้ายปกติแล้วค่านี้ถูกกำหนดไว้เป็น “ 9600 , N , 8 , 1 ”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราบอดเรทมาตรฐานที่ใช้กับ MSComm มีดังนี้

- 110 บิตต่อวินาที
- 300 บิตต่อวินาที
- 600 บิตต่อวินาที
- 1,200 บิตต่อวินาที
- 2,400 บิตต่อวินาที
- 9,600 บิตต่อวินาที
- 14,400 บิตต่อวินาที
- 19,200 บิตต่อวินาที
- 28,800 บิตต่อวินาที
- 38,400 บิตต่อวินาที ( สงวน )
- 56,000 บิตต่อวินาที ( สงวน )
- 128,000 บิตต่อวินาที ( สงวน )
- 256,000 บิตต่อวินาที ( สงวน )

สำหรับค่ามาตรฐานในการกำหนดค่าพาริตีมีดังนี้

สัญลักษณ์	รายละเอียด
E	พาริตีคู่ ( Even )
M	ลอจิก "1" ( MARK )
N	ไม่ใช้ ( ค่าปกติ )
O	พาริตีคี่ ( Odd )
S	ลอจิก "0" ( Space )

ค่าที่ใช้ในการกำหนดจำนวนบิตมี 5 ค่าคือ 4, 5, 6, 7 และ 8 ค่าที่ระบุจำนวนบิตปิดท้ายมี 3 ค่าคือ 1, 1.5 และ 2

ตัวอย่างการใช้งานคำสั่ง Settings โดยจะเป็นการกำหนดค่าบอดเรทเท่ากับ 9600 ไม่มีพาริตีจำนวนบิต ข้อมูล 8 บิต และบิตปิดท้าย 1 บิต สามารถเขียน โปรแกรมได้ดังนี้

```
MSComm1 . Setting = " 9600, N , 8, 1"
```

### PortOpen

ใช้ในการกำหนดและอ่านค่าสถานะของพอร์ตอนุกรม เพื่อเปิดและปิดพอร์ตอนุกรม

#### รูปแบบการใช้งาน

```
object . Portopen [= Value ]
```

ค่า Value มีชนิดข้อมูลเป็นแบบบูลีนคือ True กับ False โดย True หมายถึงการเปิดพอร์ตอนุกรม และ False หมายถึงการปิดพอร์ตอนุกรมสำหรับการปิดนั้นจะมีการเคลียร์บัฟเฟอร์รับ ข้อมูลและบัฟเฟอร์ส่งข้อมูลด้วย คอนโทรล MSComm จะปิดพอร์ตอนุกรมโดยอัตโนมัติเมื่อออกจากโปรแกรม

ก่อนที่จะใช้ คุณสมบัติ PortOpen ต้องตรวจสอบให้แน่ใจก่อนว่าคุณสมบัติ CommPort นั้นได้ทำการ

กำหนดตำแหน่งของพอร์ตอนุกรมไว้ถูกต้องหรือไม่ มิเช่นนั้น MSComm จะแสดงข้อผิดพลาด Error 68 แจ้งแก่ผู้ใช้งาน หรือถ้าพอร์ตอนุกรมนั้นถูกเปิดไว้แล้ว โปรแกรมก็จะแจ้งข้อผิดพลาดออกมาเช่นกัน

ตัวอย่างการใช้คำสั่งเปิดพอร์ต เพื่อการติดต่อสื่อสารอนุกรม COM1 และมีอัตราบอดเรท 9600 บิตต่อวินาที ไม่มีพาริตีบิต จำนวนบิตข้อมูล 8 บิต และบิตปิดท้าย 1 บิต ดังนี้

```
MSComm1 . Settings = "9600, n, 8, 1"
```

```
MSComm1 . Commport = 1
```

```
MSComm1 . Portopen = true
```

## Input

อ่านค่าและลบค่าขบวนข้อมูลจากภาครับ

รูปแบบการใช้งาน

```
object . Input
```

คุณสมบัติ InputLen เป็นตัวกำหนดจำนวนของตัวอักษรที่จะอ่านโดยคุณสมบัติ Input การกำหนดค่าให้ InputLen เท่ากับ 0 เป็นการกำหนดให้คุณสมบัติ Input ทำการอ่านข้อมูลในบัฟเฟอร์รับข้อมูลทั้งหมด

คุณสมบัติ InputMode เป็นตัวกำหนดชนิดของข้อมูลที่คุณสมบัติ Input รับเข้ามา ถ้า InputMode ถูกกำหนดให้เป็น ComInputMode Text คุณสมบัติ Input จะส่งค่าข้อมูลกลับมาในรูปแบบข้อความชนิดข้อมูลเป็นแบบ Varaint ถ้า InputMode กำหนดเป็น comInputModeBinary คุณสมบัติ Input จะส่งข้อมูลกลับมาในรูปแบบของไบนารีและชนิดข้อมูลเป็นแบบ Varaint

## InBufferCount

ส่งค่าจำนวนของตัวอักษรที่อยู่ในบัฟเฟอร์ภาครับ

รูปแบบการใช้งานคำสั่ง

```
object.inbuffercount [ = value]
```

คำสั่ง InBufferCount จะแสดงค่าจำนวนของตัวอักษร ซึ่งรับมาจากภายนอกและยังเก็บอยู่ภายในบัฟเฟอร์ภาครับ เพื่อให้ผู้ใช้งานอ่านค่าออกไป สำหรับการเคลียร์ค่าบัฟเฟอร์ภาครับโดยกำหนดให้ InBufferCount มีค่าเป็น 0

## InbufferSize

กำหนดและคืนค่าขนาดของบัฟเฟอร์ภาครับในหน่วยเป็นไบต์

รูปแบบการใช้งานคำสั่ง

```
object.InBufferSize [ = value ]
```

คำสั่ง InbufferSize ใช้เพื่อกำหนดขนาดของบัฟเฟอร์ภาครับ ค่าเริ่มต้นกำหนดไว้ที่ 1,024 ไบต์ การกำหนดค่าบัฟเฟอร์ภาครับขนาดใหญ่จะทำให้ หน่วยความจำที่เหลือสำหรับการใช้งานส่วนอื่นๆ จะน้อยอย่างไรก็ตามการกำหนดค่า บัฟเฟอร์ภาครับที่น้อยเกินไปจะทำให้ เกิดการ โอเวอร์ โฟลว์หรือข้อมูล ล้นบัฟเฟอร์

## InputLen

กำหนดค่าและคืนค่าจำนวนของตัวอักษรที่อ่านจากบัฟเฟอร์ภาครับ

รูปแบบการใช้งานคำสั่ง

**object.InputLen [ = value ]**

ค่าเริ่มต้นของคุณสมบัติ InputLen มีค่าเท่ากับ “0” การกำหนดค่าเท่ากับ “0” จะทำให้คำสั่ง Input ของ MSComm อ่านค่าข้อมูลที่อยู่ในบัฟเฟอร์ภาครับทั้งหมด

ถ้าไม่มีข้อมูลอยู่ในบัฟเฟอร์ภาครับมากเท่ากับจำนวน InputLen คำสั่ง Input จะส่งค่าว่าง( “” ) กลับออกมา ผู้ใช้งานสามารถตรวจสอบข้อมูลอยู่ในภาครับได้โดยใช้คุณสมบัติ InbufferCount โดยกำหนดให้มีข้อมูลอยู่ในบัฟเฟอร์ภาครับก่อนแล้วจึงค่อยอ่านข้อมูล จากบัฟเฟอร์ภาครับ

## InputMode

กำหนดค่าและคืนค่าชนิดของข้อมูลที่รับ โดยคำสั่ง Input

รูปแบบการใช้งานคำสั่ง

**object.InputMode [ = value ]**

คุณสมบัติ InputMode ใช้กำหนดว่าข้อมูลชนิดไหนที่รับเข้ามาผ่านคำสั่ง Input โดยข้อมูลจะเลือกได้ 2 ประเภทคือ

**comInputModeText** สำหรับข้อมูลที่อยู่ในรูปข้อความตัวอักษรตามมาตรฐาน ANSI โดยจะต้องกำหนดค่าเป็น “0” และค่าเริ่มต้นของการรับข้อมูลก็เป็นค่านี้

**comInputModeBinary** สำหรับข้อมูลชนิดอื่นๆ ซึ่งจะเก็บในรูปไบนารีรวมกันอยู่เป็นไบนารีข้อมูล Output ใช้ในการส่งขบวนของข้อมูล ไปยังบัฟเฟอร์ส่งข้อมูล

รูปแบบการใช้งาน

**object.output [ = value ]**

ค่า value เป็นค่าของตัวอักษรที่เขียน ไปยังบัฟเฟอร์ส่งข้อมูล คุณสมบัติ Output สามารถใช้ในการส่งข้อมูลตัวอักษรหรือ ข้อมูลไบนารีก็ได้ โดยการส่งข้อมูลเป็นรูปแบบตัวอักษรจะต้องกำหนดข้อมูลเป็นแบบ variant และมีข้อมูลภายในแบบ String สำหรับการส่งข้อมูลไบนารีจะต้องกำหนด ชนิดข้อมูลเป็นแบบ variant และข้อมูลภายในเป็นแบบ byte

## OutBufferCount

คืนค่าจำนวนของข้อมูลตัวอักษรที่เก็บอยู่ในบัฟเฟอร์ภาครับ และสามารถใส่คำสั่งนี้เคลียร์บัฟเฟอร์ภาครับได้ด้วย

รูปแบบการใช้งานคำสั่ง

**object.Outbuffercount [ = value ]**

ผู้ใช้งานสามารถเคลียร์บัฟเฟอร์ภาครับได้โดยการกำหนดค่า OutbufferCount เท่ากับ “0”

## OutBufferSize

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี การนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### รูปแบบการใช้งานคำสั่ง

Object.OutBufferSize [= value ]

คุณสมบัติ OutBufferSize ใช้สำหรับกำหนดขนาดของภาคส่ง โดยค่าปกติที่ใช้งานจะมีค่าเท่ากับ 512 ไบต์

### ParityReplace

กำหนดและคืนค่าตัวอักษรที่ไปวางแทนในตำแหน่งที่เกิดข้อผิดพลาดจากพาริตี

### รูปแบบการใช้งานคำสั่ง

Object.ParityReplace [= value ]

บิตพาริตี เป็นบิตที่ทางภาคส่งข้อมูลทำการส่งมาพร้อมกับข้อมูล เพื่อตรวจสอบข้อผิดพลาดของข้อมูล โดยเมื่อมีการใช้บิตพาริตี คอนโทรล MComM จะทำการบวกบิตทุกบิตที่มีค่าลอจิก “1” ในแต่ละไบต์ และทำการตรวจสอบผลลัพธ์ ว่าบิตที่อ่านได้นั้นมีจำนวนลอจิก “1” เป็นเลขคู่หรือคี่ และตรงกับค่าที่กำหนดไว้แต่ต้นหรือไม่ ถ้าค่าที่นำมาบวกแล้วมีพาริตีไม่ตรงแสดงว่าการรับส่งข้อมูลผิดพลาด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การคำนวณและการสร้าง

จากทฤษฎีสามารถนำมาออกแบบโครงสร้างการทำงานของโครงงาน เครื่องกำเนิดสัญญาณดิจิทัลหลายช่องสัญญาณแบบ โปรแกรมได้ (Multi Channel Data Generator) โดยจะแบ่งออกเป็น 3 ส่วนหลักคือ

1. ส่วนกำหนดข้อมูล
2. ส่วนส่งผ่านข้อมูล
3. ส่วนควบคุมและกำเนิดสัญญาณ



รูปที่ 3.1 บล็อกไดอะแกรมแสดงการทำงานของ Multi Channel Data Generator

ซึ่งส่วนกำหนดข้อมูลนี้ผู้ใช้จะกำหนดลักษณะของข้อมูลได้จากคอมพิวเตอร์ เมื่อกำหนดข้อมูลเสร็จ ข้อมูลจะถูกส่งจากคอมพิวเตอร์ทางพอร์ตสื่อสารอนุกรม โดยมีส่วนส่งผ่านข้อมูลเป็นตัวกลางในการรับข้อมูลจากคอมพิวเตอร์ แล้วส่งไปยังส่วนควบคุมและกำเนิดสัญญาณต่อไป ซึ่งส่วนควบคุมและกำเนิดสัญญาณเมื่อได้รับข้อมูลมาแล้ว ก็จะนำไปเก็บในหน่วยความจำ และจะเริ่มอ่านข้อมูล หยุดอ่านข้อมูล หรือเปลี่ยนความถี่ในการอ่านข้อมูล ซึ่งกระบวนการเหล่านี้จะถูกควบคุมโดยส่วนควบคุมและกำเนิดสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1 การออกแบบวงจร

#### 3.1.1 ส่วนกำหนดข้อมูล

ผู้ใช้สามารถกำหนดข้อมูลได้จากคอมพิวเตอร์ โดยใช้โปรแกรมวิซวลเบสิก การใช้งานมีขั้นตอนดังต่อไปนี้


1. เลือก File แล้วเลือก New project โดยเมื่อเลือกแล้วหน้าจอคอมพิวเตอร์จะมีลักษณะดังรูปที่ 3.2 ตอนนี้อย่างนี้ยังไม่สามารถสร้างหรือกำหนดข้อมูลได้ เพราะยังไม่ได้เลือกช่องสัญญาณ (Channel)



รูปที่ 3.2 แสดงลักษณะหน้าจอคอมพิวเตอร์ตอนที่ยังไม่ได้กำหนดช่องสัญญาณและข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2. เลือก Option แล้วเลือก Select channel เพื่อเลือกช่องสัญญาณที่ต้องการใช้งาน หรือเลือกช่องสัญญาณทั้งหมดโดยคลิกปุ่ม Select all แล้วคลิกปุ่ม Ok แสดงดังรูปที่ 3.3



รูปที่ 3.3 แสดงการเลือกช่องสัญญาณในการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3. สร้างสัญญาณข้อมูลตามช่องสัญญาณที่ได้กำหนดไว้ โดยสามารถกำหนดได้โดยการใช่เป็นพิมพ์ ปุ่ม 0 หรือ 1 หรือคลิกจากปุ่มสร้างสัญญาณบนหน้าจอคอมพิวเตอร์(ปุ่ม 0 หรือ 1) โดยสามารถกำหนดข้อมูลได้มากถึง 8 กิโลบิตต่อช่องสัญญาณ โดยสัญญาณที่กำหนดเองจะมีลักษณะดังรูปที่ 3.4



รูปที่ 3.4 แสดงข้อมูลที่ได้กำหนดเองในแต่ละช่องสัญญาณ


หรือหากไม่ต้องการกำหนดข้อมูลเอง ก็สามารถใส่ข้อมูลที่ได้กำหนดไว้แล้วโดยคลิกปุ่ม Initial data ก็ได้ แสดงดังรูปที่ 3.5 โดยสัญญาณที่ได้จะมีลักษณะคือ สัญญาณจากช่องสัญญาณก่อนหน้าจะเป็นสัญญาณนาฬิกา กระตุ้นให้เกิดสัญญาณช่องถัดไป เป็นอย่างนี้จนครบทั้ง 16 ช่องสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 แสดงข้อมูลที่ได้กำหนดไว้แล้ว

4. เมื่อกำหนดข้อมูลเรียบร้อยแล้ว ก็จะเป็นการส่งข้อมูลผ่านทางพอร์ตอนุกรม โดยคลิกที่ปุ่ม Send data เพื่อกำหนดรูปแบบในการส่งข้อมูล แสดงดังรูปที่ 3.6 เมื่อกำหนดรูปแบบในการส่งข้อมูลเรียบร้อยแล้ว คลิกปุ่ม Start เพื่อทำการส่งข้อมูล




เอกสารนี้เป็นเอกสารที่รูปที่ 3.6 แสดงการกำหนดพอร์ตและเลือกความถี่เพื่อเริ่มส่งข้อมูลไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.2 ส่วนส่งผ่านข้อมูล


การออกแบบส่วนส่งผ่านข้อมูลนั้น จะมีการต่อวงจรดังรูปที่ 3.7 โดยเป็นการเชื่อมต่อระหว่างพอร์ตอนุกรมของคอมพิวเตอร์และไมโครคอนโทรลเลอร์

ซึ่งการกำหนดอัตราบอด (baud Rate) ที่ใช้ติดต่อสื่อสารคือ 19200 โดยการกำหนดให้พอร์ตอนุกรมทำการรับส่งข้อมูลในโหมด 1 คือ มีการส่งข้อมูลครั้งละ 10 บิต จะแบ่งเป็น บิตเริ่มต้น 1 บิต บิตข้อมูล 8 บิต บิตปิดท้าย 1 บิต โดยการกำหนดให้รีจิสเตอร์ SCON มีค่า 50H และการกำหนดอัตราบอดนั้นจะทำโดยการกำหนดบิต SMOD ในรีจิสเตอร์ PCON ให้มีค่าเป็น "1" โดยการกำหนดให้รีจิสเตอร์ PCON มีค่าเท่ากับ 80H และจะต้องมีการใช้อัตราการเกิดโอเวอร์โฟลว์ของไทมเมอร์ 1 เป็นตัวกำหนดอัตราบอดด้วย โดยการเลือกใช้ไทมเมอร์ 1 ในโหมด 2 ซึ่งก็จะเป็นการทำหน้าที่เป็นไทมเมอร์ขนาด 8 บิต และทำการโหลดค่าเริ่มต้นอัตโนมัติ เมื่อมีการโอเวอร์โฟลว์ โดยการกำหนดค่าของรีจิสเตอร์ TMOD ให้มีค่า 20H และค่าเริ่มต้นจะเก็บไว้ในรีจิสเตอร์ TH1 คือ FDH



รูปที่ 3.7 แสดงวงจรในส่วนส่งผ่านข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.8 โฟลว์ชาร์ตแสดงหลักการทำงานของส่วนส่งผ่านข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.3 ส่วนควบคุมและกำเนิดสัญญาณ

#### 3.1.3.1 วงจร SINGLE\_BUFF



รูปที่ 3.9 แสดงวงจรเสมือนของวงจร SINGLE\_BUFF

en	outt[7..0]
0	inn[7..0]
1	Z

ตารางที่ 3.1 แสดงตารางความจริงแสดงสถานะการทำงานของวงจร SINGLE\_BUFF

การทำงานของวงจรมีดังนี้คือ เมื่อขา en มีสถานะเป็น “0” สัญญาณข้อมูลที่เข้ามาทางขาอินพุต inn[7..0] จะปรากฏที่ขาเอาต์พุต outt[7..0] แต่เมื่อขา en มีสถานะเป็น “1” เอาต์พุตของวงจรที่ขา outt[7..0] จะมีสถานะเป็น High Impedance

#### 3.1.3.2 วงจร CE



รูปที่ 3.10 แสดงวงจรเสมือนของวงจร CE

sel1	sel0	ce0	ce1
0	0	1	1
0	1	0	1
1	0	1	0
1	1	0	0

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 ตารางที่ 3.2 แสดงตารางความจริงแสดงสถานะการทำงานของวงจร CE ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร CE จะทำหน้าที่เลือกไอซีหน่วยความจำ ที่ใช้ตอนการเขียนข้อมูล และอ่านข้อมูลจากหน่วยความจำ โดยเมื่อขา sel1 และ sel0 มีสถานะเป็น “0” จะไม่มีการเลือกไอซีหน่วยความจำในการใช้งาน เมื่อ sel1 มีสถานะเป็น “0” และ sel0 มีสถานะเป็น “1” จะเป็นการเลือกหน่วยความจำตัวที่ 1 เพื่อที่จะเขียนข้อมูลเข้าไป เมื่อ sel1 มีสถานะเป็น “1” และ sel0 มีสถานะเป็น “0” จะเป็นการเลือกหน่วยความจำตัวที่ 2 เพื่อที่จะเขียนข้อมูลเข้าไป และเมื่อ sel1 และ sel0 มีสถานะเป็น “1” ทั้งคู่ จะเป็นการเลือกหน่วยความจำทั้งสอง เพื่อใช้ในการอ่านข้อมูลจากหน่วยความจำเพื่อนำข้อมูลไปใช้งาน โดยขา ce0 จะต่ออยู่กับขา CE ของหน่วยความจำตัวที่ 1 และ ce1 จะต่ออยู่กับขา CE ของหน่วยความจำตัวที่ 2

### 3.1.3.3 วงจร MUX21



รูปที่ 3.11 แสดงวงจรเสมือนของวงจร MUX21


SEL	A	B	Q
L	X	H	H
L	X	L	L
H	H	X	H
H	L	X	L

ตารางที่ 3.3 แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจร MUX21

ลักษณะการทำงานของวงจรคือ 2 to 1 Multiplex การทำงานของวงจร MUX21 จะใช้ขา SEL ควบคุมขา อินพุต A และ B ว่าจะให้สัญญาณของอินพุตใดไปปรากฏที่ เอาท์พุท Q โดยถ้า SEL มีสถานะเป็น “0” จะเป็นการทำให้ อินพุต B ไปปรากฏที่ เอาท์พุท Q ส่วนถ้า SEL มีสถานะเป็น “1” จะเป็นการทำให้ อินพุต A ไปปรากฏที่ เอาท์พุท Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.3.4 วงจร COUNT8KBYTE




รูปที่ 3.12 แสดงวงจรเสมือนของวงจร COUNT8KBYTE

en	clk	Q [12..0]
0		Q = Q+1
1	x	0

ตารางที่ 3.4 แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจร COUNT8KBYTE

หลักการการทำงานของวงจร COUNT8KBYTE คือ จะนับขึ้นที่คมบวกของสัญญาณ clock และจะนับเมื่อขา en มีสถานะเป็น “0” แต่ถ้าขา en มีสถานะเป็น “1” วงจรนับจะหยุดนับแล้วทำให้เอาต์พุต Q [12..0] มีสถานะเป็น “0” โดยตัววงจรถูกออกแบบให้เป็นวงจรมับ 8192 คือ จาก 0 ถึง 8191 โดยมีขาเอาต์พุต ขนาด 13 บิต คือ Q [12..0]

### 3.1.3.5 วงจร MUX8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุตบแต่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 3.13 แสดงวงจรเสมือนของวงจร MUX8

sel2	sel1	sel0	Q
0	0	0	a
0	0	1	b
0	1	0	c
0	1	1	d
1	0	0	e
1	0	1	f
1	1	0	g
1	1	1	h

ตารางที่ 3.5 แสดงตารางความจริงแสดงสถานะของขาต่างๆ ของวงจรมัลติเพลกเซอร์ MUX8

ลักษณะการทำงานของวงจรมัลติเพลกเซอร์ 8 to 1 Multiplexer การทำงานของวงจรมัลติเพลกเซอร์ MUX8 คือ จะใช้ขา sel2, sel1 และ sel0 เป็นตัวเลือกสัญญาณอินพุต ให้ไปปรากฏที่ขาสัญญาณเอาต์พุต โดย เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “000” สัญญาณที่ขา อินพุต a ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “001” สัญญาณที่ขา อินพุต b ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “010” สัญญาณที่ขา อินพุต c ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “011” สัญญาณที่ขา อินพุต d ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “100” สัญญาณที่ขา อินพุต e ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “101” สัญญาณที่ขา อินพุต f ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “110” สัญญาณที่ขา อินพุต g ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q เมื่อขา sel2, sel1 และ sel0 มีสถานะเป็น “111” สัญญาณที่ขา อินพุต h ก็จะถูกเลือกให้ไปปรากฏที่ เอาต์พุต Q


### 3.1.3.6 วงจรมัลติเพลกเซอร์ DIV2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.14 แสดงวงจรมัลติเพลกเซอร์ DIV2 มาให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร DIV2 จะทำงานเป็นวงจรรหารความถี่ โดยทำงานเหมือนวงจรรีบขนาด 2 บิต คือ นับจาก 0 ถึง 3 โดยเอาที่พืทบิตต่ำ คือขาสัญญาณ div2 โดยความถี่ของสัญญาณนาฬิกาที่ขา นี้ จะมีความถี่ลดลงเป็น 2 เท่า ของสัญญาณนาฬิกาที่ป้อนเข้ามาที่ขาอินพุท clk และที่ขาสัญญาณเอาที่พืทบิตสูง div4 สัญญาณนาฬิกาที่ขา นี้ จะมีความถี่ลดลงเป็น 4 เท่า ของสัญญาณนาฬิกาที่ป้อนเข้ามาที่ขาอินพุท clk


### 3.1.3.7 วงจร DIV10



รูปที่ 3.15 แสดงวงจรมีอนของวงจร DIV10

วงจร DIV10 จะทำงานเป็นวงจรรหารความถี่ โดยเอาที่พืทที่ขา Q จะกลับสถานะจาก “0” เป็น “1” หรือจาก “1” เป็น “0” โดยจะกลับสถานะทุกๆ 10 คาบเวลา ของสัญญาณนาฬิกาที่ป้อนเข้ามาทางขา clk ซึ่งจะทำให้สัญญาณนาฬิกาที่ออกที่เอาที่พืท Q จะลดลง 10 เท่า ของสัญญาณนาฬิกาที่อินพุท clk

### 3.1.3.8 วงจร FREQUENCY



รูปที่ 3.16 แสดงวงจรมีอนของวงจร FREQUENCY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sel[2..0]	a	b	c	d	e	f	g	h
000	1	0	0	0	0	0	0	0
001	0	1	0	0	0	0	0	0
010	0	0	1	0	0	0	0	0
011	0	0	0	1	0	0	0	0
100	0	0	0	0	1	0	0	0
101	0	0	0	0	0	1	0	0
110	0	0	0	0	0	0	1	0
111	0	0	0	0	0	0	0	1

ตารางที่ 3.6 แสดงตารางความจริงแสดงสถานะการทำงานของวงจร FREQUENCY

การทำงานของวงจร FREQUENCY จะทำการถอดรหัสสัญญาณการเลือกความถี่มาแสดงผล โดยเมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “000” จะทำให้สัญญาณเอาต์พุตที่ขา a มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “001” จะทำให้สัญญาณเอาต์พุตที่ขา b มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “010” จะทำให้สัญญาณเอาต์พุตที่ขา c มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “011” จะทำให้สัญญาณเอาต์พุตที่ขา d มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “100” จะทำให้สัญญาณเอาต์พุตที่ขา e มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “101” จะทำให้สัญญาณเอาต์พุตที่ขา f มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “110” จะทำให้สัญญาณเอาต์พุตที่ขา g มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0” เมื่อสัญญาณที่ขาอินพุต sel[2..0] มีสถานะ “111” จะทำให้สัญญาณเอาต์พุตที่ขา h มีสถานะเป็น “1” ขาเอาต์พุตอื่นมีสถานะเป็น “0”

### 3.2 หลักการทำงาน

เมื่อผู้ใช้ได้กำหนดข้อมูลที่ต้องการแล้ว โปรแกรมคอมพิวเตอร์ก็จะนำข้อมูลไปเก็บในอะเรย์ภายในโปรแกรม โดยจะมี 2 อะเรย์ คือ wave1 และ wave2 โดยอะเรย์ wave1 จะเก็บข้อมูลของช่องสัญญาณที่ 1 ถึง 8 และ อะเรย์ wave2 จะเก็บข้อมูลของช่องสัญญาณที่ 9 ถึง 16 เมื่อต้องการส่งข้อมูลก็กดปุ่มส่งข้อมูล โดยในขณะนั้นทางไมโครคอนโทรลเลอร์ก็เตรียมพร้อมที่จะรับข้อมูลเพื่อนำไปเก็บยังหน่วยความจำตัวที่ 1 โดยมีการกำหนดสถานะเริ่มต้นคือใช้ขานEN1,EN0,SEL2,SEL1,SEL0,START\_LED, CLK เป็น “0” และ WE,LOADING เป็น “1” จะทำให้แอลอีดี D2 คิดเพื่อแสดงว่ากำลังรับข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อผ่านกระบวนการกำหนดสถานะเริ่มต้นแล้ว ไมโครคอนโทรลเลอร์ก็จะกำหนดให้ขา EN0 มีสถานะเป็น “1” จะทำให้วงจร SINGLE\_BUFF ตัวที่ 1 พร้อมทั้งจะทำการรับข้อมูล DATA[7..0] จากไมโครคอนโทรลเลอร์ ส่งไปเก็บยังหน่วยความจำตัวที่ 1 และจากขา EN[1..0] มีสถานะเป็น “01” เมื่อป้อนให้กับวงจร CE ทางขา sel1 และ sel0 ของวงจร CE จะทำให้ขา ce0 มีสถานะเป็น “0” ซึ่งขานี้จะต่ออยู่กับขา CE ของหน่วยความจำตัวที่ 1 เพื่อเลือกใช้หน่วยความจำตัวที่ 1 ทั้งหมดนี้เป็นกระบวนการเตรียมความพร้อมที่จะนำข้อมูลไปเก็บยังหน่วยความจำตัวที่ 1 จากนั้นคอมพิวเตอรื ก็จะส่งข้อมูลของอะเรย์ wave1 ไปยังไมโครคอนโทรลเลอร์ครั้งละฟิลด์ แล้วไมโครคอนโทรลเลอร์ก็จะส่งค่าเดิมกลับเพื่อให้คอมพิวเตอรืรู้ว่า ไมโครคอนโทรลเลอร์ได้รับข้อมูลแล้ว และให้ส่งข้อมูลฟิลด์ต่อไปจนครบ 8192 ฟิลด์ ที่อยู่ในอะเรย์ wave1 โดยตอนที่ไมโครคอนโทรลเลอร์ได้รับข้อมูลแต่ละฟิลด์ ไมโครคอนโทรลเลอร์จะทำการเปลี่ยนสถานะขาสัญญาณ WE เป็น “0” และ CLK เป็น “1” ประมาณ 1.085  $\mu$ S ตามลำดับ แล้วก็จะกลับไปอยู่ในสถานะเดิม โดยใช้สัญญาณ WE เพื่อใช้เป็นสัญญาณในการเขียนข้อมูลเก็บไว้ในหน่วยความจำ และใช้สัญญาณ CLK เป็นสัญญาณนาฬิกา เพื่อกระตุ้นวงจร COUNT8KBYTE เพื่อให้นับขึ้นเพื่อซีแอดเดรสถัดไปของหน่วยความจำ เป็นอย่างนี้จนครบ 8192 ฟิลด์

ในวงจร COUNT8KBYTE ซึ่งเป็นวงจรรีแอดเดรสให้กับหน่วยความจำ เมื่อ EN[1..0] มีสถานะเป็น “01”, “10”, “11” โดยเมื่อ EN[1..0] มีสถานะเป็น “01”, “10” เมื่อจะทำการนำข้อมูลไปเก็บยังหน่วยความจำตัวที่ 1 และ 2 จะทำให้วงจร MUX21 เลือกสัญญาณนาฬิกาที่กำเนิดจากไมโครคอนโทรลเลอร์ป้อนให้กับวงจร COUNT8KBYTE และเมื่อ EN มีสถานะเป็น “11” วงจร MUX21 ก็จะเลือกสัญญาณนาฬิกาที่ได้จากวงจร MUX8 เพื่อใช้ในการอ่านข้อมูล

เมื่อส่งข้อมูลเสร็จแล้ว ขาสัญญาณ EN[1..0] ก็จะเปลี่ยนสถานะเป็น “00” เพื่อเคลียร์เอาท์พุทของวงจร COUNT8KBYTE


และจากนั้นขาสัญญาณ EN[1..0] ถูกกำหนดสถานะเป็น “10” เพื่อเลือกหน่วยความจำตัวที่ 2 เพื่อใช้ในการเก็บข้อมูลในอะเรย์ wave2 ที่ส่งมาจากคอมพิวเตอรื ซึ่งระหว่างที่มีการส่งข้อมูลมาครั้งละฟิลด์นั้น ก็จะมีกระบวนการกำหนดสัญญาณ WE และ CLK เหมือนกับคอนนำข้อมูลไปเก็บที่หน่วยความจำตัวที่ 1

เมื่อนำข้อมูลมาเก็บในหน่วยความจำทั้งสองเสร็จแล้ว ไมโครคอนโทรลเลอร์ก็จะทำการกำหนดค่าของ EN[1..0] ให้มีสถานะเป็น “00” เพื่อรอการสั่งให้อ่านข้อมูล และเคลียร์ขาสัญญาณ LOADING จะทำให้แอลอีดี D2 คับ เพื่อบอกว่ารับข้อมูลเสร็จแล้ว จากนั้นไมโครคอนโทรลเลอร์ก็จะรับค่าของการเลือกความถี่เริ่มต้นในการอ่านข้อมูลมาเก็บไว้ในรีจิสเตอร์ R1 โดยค่าของการเลือกความถี่การนับ สามารถปรับโดยไมโครคอนโทรลเลอร์อีกครั้ง โดยปุ่ม UP และ DOWN โดยมีให้เลือกทั้งหมด 7 ความถี่ คือ 10 MHz, 5 MHz, 2.5 MHz, 1 MHz, 0.5 MHz, 0.25 MHz, 0.1 MHz และอีก 1 ช่องสัญญาณนาฬิกาจากภายนอก โดยสัญญาณนาฬิกาหลักจะมาจากออสซิลเลเตอร์ 10 MHz แล้วผ่านวงจร DIV10, DIV2 เพื่อลดความถี่ลงป้อนให้กับวงจร MUX8 โดยที่อินพุท a ของวงจร MUX8 ถูกป้อนด้วยความถี่ 0.1 MHz อินพุท b ถูกป้อนด้วยความถี่ 0.25 MHz อินพุท c ถูกป้อนด้วยความถี่ 0.5 MHz อินพุท d ถูกป้อนด้วยความถี่ 1 MHz อินพุท e ถูกป้อนด้วยความถี่ 2.5 MHz อินพุท f ถูกป้อนด้วยความถี่ 5 MHz อินพุท g ถูกป้อนด้วยความถี่


10 MHz และอินพุต h เป็นสัญญาณนาฬิกาจากภายนอก การเลือกความถี่ใช้สัญญาณ SEL[2..0] ในการควบคุม และสัญญาณที่ใช้เลือกความถี่นี้ จะถูกส่งไปป้อนให้วงจร FREQUENCY เพื่อแสดงผล โดยจะมีเอาต์พุต A,B,C,D,F,G และ H ซึ่งต่อกับแอลอีดี เพื่อแสดงผล ซึ่งแอลอีดี D4 จะติดเมื่อความถี่ 0.1 MHz ถูกเลือกใช้ แอลอีดี D5 จะติดเมื่อความถี่ 0.25 MHz ถูกเลือกใช้ แอลอีดี D6 จะติดเมื่อความถี่ 0.5 MHz ถูกเลือกใช้ แอลอีดี D7 จะติดเมื่อความถี่ 1 MHz ถูกเลือกใช้ แอลอีดี D8 จะติดเมื่อความถี่ 2.5 MHz ถูกเลือกใช้ แอลอีดี D9 จะติดเมื่อความถี่ 5 MHz ถูกเลือกใช้ แอลอีดี D10 จะติดเมื่อความถี่ 10 MHz ถูกเลือกใช้ และ แอลอีดี D11 จะติดเมื่อเลือกใช้สัญญาณนาฬิกาจากภายนอก

เมื่อต้องการให้เริ่มต้นการอ่านข้อมูลก็จะต้องกดปุ่ม START(แอลอีดี D3 จะติด) ไมโครคอนโทรลเลอร์จะกำหนดให้ขา EN[1..0] เป็น “11” ทำให้วงจรเริ่มอ่านข้อมูล และกดปุ่ม STOP(แอลอีดี D3 จะดับ) เพื่อหยุดการอ่านข้อมูล โดยไมโครคอนโทรลเลอร์จะกำหนดให้ขา EN[1..0] เป็น “00” เพื่อหยุดการอ่านข้อมูล และมีปุ่ม RELOAD เพื่อเตรียมพร้อมในการรับข้อมูลใหม่ โดยตอนที่เริ่มอ่านข้อมูลหยุดอ่านข้อมูล จะมีสัญญาณ OE ซึ่งเป็นสัญญาณที่ออกมาจากขา OE ของ ไอซี. เอฟพีจีเอ. ซึ่งต่อกับขา 1G,2G ของบัฟเฟอร์ตัวที่ 1 และ 2 ไปควบคุมบัฟเฟอร์ ที่ใช้ในส่งผ่านข้อมูลออกเอาต์พุตของวงจร โดยในขณะที่หน่วยความจำกำลังรับข้อมูลอยู่หรือตอนหยุดการทำงานอยู่นั้น ขาสัญญาณ OE จะเป็น “1” จะทำให้ไม่มีสัญญาณออกไปที่เอาต์พุต แต่เวลาที่อ่านข้อมูล OE จะเป็น “0” เพื่อเลือกสัญญาณออกเอาต์พุตเพื่อนำไปใช้งานต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับผู้ใช้งานเพื่อการศึกษาเท่านั้น ไปอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
**รูปที่ 3.17 แสดงวงจรภายในของ FPGA**  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 3.18 แสดงวงจรการทำงานของ Multi Channel Data Generator ครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง


ผลการทดลองของวงจรดิจิทัลส่วนต่างๆ ภายในตัว ไอซี. เอฟพีจีเอ. จะเป็นการจำลองการทำงาน(simulate)ภายใต้สถานะเงื่อนไขต่างๆของวงจรโดยใช้โปรแกรม แม็ก+พลัส ๒ 10.0(MAX+plus II 10.0) ซึ่งการจำลองการทำงานของวงจรใดๆสามารถทำได้โดยเปิดโปรแกรมของวงจรที่ต้องการทดลองขึ้นมา แล้วทำการจำลองการทำงานโดยกำหนดสัญญาณที่ขาอินพุตต่างๆตามเงื่อนไขที่ได้ออกแบบมา เมื่อสั่งให้จำลองการทำงานแล้วก็จะได้รับสัญญาณเอาต์พุตของวงจรมานั้นออกมา

#### 4.1 วงจร SINGLE\_BUFF



รูปที่ 4.1 แสดงวงจรเสมือนของวงจร SINGLE\_BUFF

#### การทดลองและผลการทดลอง




รูปที่ 4.2 แสดงผลการทดลองของวงจร SINGLE\_BUFF

รูปที่ 4.2 แสดงผลการทดลองของวงจร SINGLE\_BUFF โดยการกำหนดสัญญาณอินพุตให้กับขาสัญญาณ en และ inn[7..0] ซึ่งจะได้เอาต์พุตที่ขา outt[7..0] ดังรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 วงจร CE



รูปที่ 4.3 แสดงวงจรเสมือนของวงจร CE

## การทดลองและผลการทดลอง



รูปที่ 4.4 แสดงผลการทดลองของวงจร CE

รูปที่ 4.4 แสดงผลการทดลองของวงจร CE โดยการกำหนดสัญญาณอินพุตให้กับขาสัญญาณ sel1 และ sel0 ซึ่งจะได้เอาต์พุตที่ขา ce1 และ ce0 ดังรูป


## 4.3 วงจร MUX21



รูปที่ 4.5 แสดงวงจรเสมือนของวงจร MUX21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองและผลการทดลอง



รูปที่ 4.6 แสดงผลการทดลองของวงจร MUX21


รูปที่ 4.6 แสดงผลการทดลองของวงจร MUX21 โดยการกำหนดสัญญาณอินพุตให้กับขา สัญญาณ a,b และ sel ซึ่งจะได้เอาท์พุทที่ขา q ดังรูป

4.4 วงจร COUNT8KBYTE




รูปที่ 4.7 แสดงวงจรเสมือนของวงจร COUNT8KBYTE

การทดลองและผลการทดลอง



รูปที่ 4.8 แสดงผลการทดลองของวงจร COUNT8KBYTE (ขณะเริ่มนับ)



รูปที่ 4.9 แสดงผลการทดลองของวงจร COUNT8KBYTE (ขณะนับเสร็จ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 4.8 และ 4.9 แสดงผลการทดลองของวงจร COUNT8KBYTE โดยการกำหนดสัญญาณอินพุตให้กับขาสัญญาณ en และ clk ซึ่งจะได้เอาต์พุตที่ขา q[12..0] ดังรูป

4.5 วงจรMUX8



รูปที่ 4.10 แสดงวงจรเสมือนของวงจรMUX8


การทดลองและผลการทดลอง



รูปที่ 4.11 แสดงผลการทดลองของวงจร MUX8


รูปที่ 4.11 แสดงผลการทดลองของวงจร MUX8 โดยการกำหนดสัญญาณอินพุตให้กับขาเอกสัญญาณ sel[2..0],a,b,c,d,e,f,g และ h ซึ่งจะได้เอาต์พุตที่ขา q ดังรูป มื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.6 วงจร DIV2



รูปที่ 4.12 แสดงวงจรเสมือนของวงจร DIV2

## การทดลองและผลการทดลอง



รูปที่ 4.13 แสดงผลการทดลองของวงจร DIV2


รูปที่ 4.13 แสดงผลการทดลองของวงจร DIV2 โดยการกำหนดสัญญาณอินพุตให้กับขาสัญญาณ clk ซึ่งจะได้เอาท์พุทที่ขา div4 และ div2 ดังรูป

## 4.7 วงจร DIV10



รูปที่ 4.14 แสดงวงจรเสมือนของวงจร DIV10


## การทดลองและผลการทดลอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 4.15 แสดงผลการทดลองของวงจร DIV10  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 4.15 แสดงผลการทดลองของวงจร DIV10 โดยการกำหนดสัญญาณอินพุตให้กับขา สัญญาณ clk ซึ่งจะได้เอาท์พุทที่ขา div10 ดังรูป

#### 4.8 วงจร FREQUENCY



รูปที่ 4.16 แสดงวงจรเสมือนของวงจร FREQUENCY


การทดลองและผลการทดลอง




รูปที่ 4.17 แสดงผลการทดลองของวงจร FREQUENCY

รูปที่ 4.17 แสดงผลการทดลองของวงจร FREQUENCY โดยการกำหนดสัญญาณอินพุตให้กับขา สัญญาณ sel[2..0] ซึ่งจะได้เอาท์พุทที่ขา a,b,c,d,e,f,g และ h ดังรูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.18 แสดงรูปสัญญาณเอาต์พุตที่ได้จากการกำหนดข้อมูลไว้ก่อนแล้ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 4.19 แสดงรูปสัญญาณเอาต์พุตที่ได้ทดลองกำหนดข้อมูลขึ้นเอง



รูปที่ 4.20 แสดงชิ้นงานที่ได้ประกอบเสร็จแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5 บทวิจารณ์และบทสรุป

### 5.1 บทวิจารณ์

ผลการทดลองของวงจรในส่วนต่างๆภายใน ไอซี. เอฟพีจีเอ. สามารถจำลองการทำงานได้บนโปรแกรม แม็ก+พลัส ทู 10.0 การจำลองการทำงานสามารถกำหนดเงื่อนไขของสัญญาณอินพุตตามที่ต้องการ และสัญญาณเอาต์พุตที่ออกมา นั้น สามารถนำเวลา มาเปรียบเทียบกับเวลาของสัญญาณอินพุต เพื่อหาเวลาที่สัญญาณถูกหน่วงไว้ได้อย่างละเอียด และความเร็วในการทำงานของ เอฟพีจีเอ. มีความเร็วกว่าไมโครคอนโทรลเลอร์มาก จึงไม่มีปัญหาในการเชื่อมต่อ เมื่อใช้ไมโครคอนโทรลเลอร์มาควบคุม ไอซี.เอฟพีจีเอ.

การทำงานของโครงการนี้ ใช้เวลาในการส่งข้อมูลจากคอมพิวเตอร์มายังไมโครคอนโทรลเลอร์ เพื่อนำไปเก็บจะใช้เวลานาน เนื่องจากข้อมูลที่ถูส่งมานั้นมีจำนวนมาก

### 5.2 บทสรุป

โครงการนี้ถูกออกแบบมาเพื่อตอบสนองความต้องการของผู้ใช้ โดยสามารถกำหนดข้อมูลได้เอง ซึ่งจะสามารถนำไปประยุกต์ใช้งานได้ตามความต้องการ และการออกแบบวงจรดิจิทัล โดยใช้โปรแกรม แม็ก+พลัส ทู 10.0 นั้น แม้ว่าจะออกแบบได้ง่าย แต่เพื่อที่จะให้ได้วงจรที่มีประสิทธิภาพ ผู้ออกแบบควรมีพื้นฐานทางด้านวงจรดิจิทัลที่ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# โปรแกรมส่วนส่งผ่านข้อมูล

```

EN_1      BIT P2.7
EN_0      BIT P2.6
CLK       BIT P2.5
WE        BIT P2.4
SEL2      BIT P2.2
SEL1      BIT P2.1
SEL0      BIT P2.0
LOADING   BIT P1.0
START_LED BIT P1.1
START_KEY BIT P1.2
STOP_KEY  BIT P1.3
UP_KEY    BIT P1.4
DOWN_KEY  BIT P1.5
RELOAD_KEY BIT P1.6
;*****
;*****
MAIN:      ORG      0000H
           MOV      TMOD,#20H
           MOV      TH1,#0FDH
           MOV      PCON,#80H
           MOV      SCON,#50H
           SETB     TR1
           MOV      P0,#00H
           MOV      R4,#00H
           MOV      DPTR,#0000H
           CLR      EN_1
           CLR      EN_0
           CLR      CLK
           SET      WE
           CLR      SEL2
           CLR      SEL1
           CLR      SEL0
           SET      LOADING
           CLR      START_LED
           SETB     START_KEY
           SETB     STOP_KEY
           SETB     UP_KEY
           SETB     DOWN_KEY
           SETB     RELOAD_KEY
;*****
;*****
           ACALL    RX_BYTE
           MOV      R1,A
LOOP:      ACALL    SENT_C
           ACALL    RX_BYTE
           CJNE    R4,#00H,SENT_LSB
;*****
;*****
SENT_MSB: SETB     EN_0
           MOV      P0,A
           CLR      WE
           SETB     WE
           SETB     CLK
           CLR      CLK
           INC      DPTR
           MOV      R0,DPH
           CJNE    R0,#20H,LOOP

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```


MOV          R4, #0FH
CLR          EN_0
SETB        EN_1
MOV          DPTR, #0000H
SJMP        LOOP
;*****
;*****
SENT_LSB:    MOV          PO, A
CLR          WE
SETB        WE
SETB        CLK
CLR          CLK
INC          DPTR
MOV          RO, DPH
CJNE        RO, #20H, LOOP
CLR          EN_1
CLR          EN_0
SETB        WE
CLR          LOADING
MOV          R1, #00H
;*****
;*****
START:       JB          START_KEY, STOP
AA:          ACALL        DELAY_10mS
JNB         START_KEY, AA
SETB        START_LED
SETB        EN_1
SETB        EN_0
SJMP        START
;*****
;*****
STOP:        JB          STOP_KEY, UP
BB:          ACALL        DELAY_10mS
JNB         STOP_KEY, BB
CLR         START_LED
CLR         EN_1
CLR         EN_0
SJMP        START
;*****
;*****
UP:          JB          UP_KEY, DOWN
CC:          ACALL        DELAY_10mS
JNB         UP_KEY, CC
CJNE        R1, #07H, UP_DO
SJMP        START
;*****
;*****
UP_DO:       INC          R1
MOV          A, P2
ANL         A, #0F8H
ORL         A, R1
MOV          P2, A
SJMP        START
;*****
;*****
DOWN:        JB          DOWN_KEY, RELOAD
DD:          ACALL        DELAY_10mS
JNB         DOWN_KEY, DD
CJNE        R1, #00H, DOWN_DO

```

```

DOWN_DO:          SJMP      START
                 DEC       R1
                 MOV       A, P2
                 ANL       A, #0F8H
                 ORL       A, R1
                 MOV       P2, A
                 SJMP      START
;*****
;*****
RELOAD:          JB        RELOAD_KEY, START
                 LJMP      MAIN
;*****
;*****
DELAY_10mS:      MOV       R4, #10
                 MOV       R3, #0E6H
DELAY1:          NOP
DELAY2:          NOP
                 DJNZ      R3, DELAY2
                 DJNZ      R4, DELAY1
                 RET
;*****
;*****
RX_BYTE:         JNB       RI, $
                 CLR       RI
                 MOV       A, SBUF
                 RET
;*****
;*****
SENT_C:          MOV       SBUF, A
                 JNB       TI, $
                 CLR       TI
                 RET
END

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมส่วนควบคุมและกำเนิดสัญญาณ

### 1. โปรแกรม SINGLE\_BUFF

```
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;

Entity single_buff is
    port(en      : in  std_logic;
          inn     : in  std_logic_vector( 7 downto 0);
          outt    : out std_logic_vector(7 downto 0));
end single_buff;

Architecture behav of single_buff is
    begin
        process (en,inn)
            begin
                if (en = '1') then
                    outt<= (others=>'Z');
                else
                    outt<= inn;
                end if;
            end process;
        end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. โปรแกรม CE

```
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
Entity ce is
    port(ce1,ce0 :out  std_logic;
         sel1:in  bit;
         sel0:in  bit);
end ce;
Architecture behav of ce is
    begin
        process(sel1,sel0)
            begin
                if sel1='0' then
                    if sel0='0'
                        then ce1<='1';
                         ce0<='1';
                        else ce1<='1';
                         ce0<='0';
                        end if;
                    else
                        if sel0='0'
                            then ce1<='0';
                             ce0<='1';
                            else ce1<='0';
                             ce0<='0';
                            end if;
                        end if;
                    end process;
end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. โปรแกรม MUX21

```
Library ieee;
use ieee.std_logic_1164.all;

Entity mux21 is
    port(a,b : in    std_logic;
         sel : in    std_logic ;
         q  : out   std_logic);
end mux21;

Architecture behav of mux21 is
    begin
        process(a,b,sel)
            begin
                case sel is
                    when '1'=>q<=a;
                    when others=>q<=b;
                end case;
            end process;
        end behav;
```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. โปรแกรม COUNT8KBYTE

```
Library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;

Entity count8kbyte is
    port (clk : in    bit;
          q   : out   std_logic_vector(12 downto 0);
          en  : in    bit );
end count8kbyte;

Architecture behav of count8kbyte is
    begin
        process (clk,en)
            variable counter : integer range 0 to 8191;
        begin
            if (clk'event) and (clk = '1') then
                if (en = '1') then
                    counter := 0;
                    q <= conv_std_logic_vector(counter,13);
                else
                    counter := counter+1;
                    q <= conv_std_logic_vector(counter,13);
                end if;
            end if;
        end process;
    end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.โปรแกรม MUX8

```
Library ieee;
use ieee.std_logic_1164.all;

Entity mux8 is
    port(a,b,c,d,e,f,g,h : in std_logic;
         sel : in std_logic_vector(2 downto 0);
         q : out std_logic);
end mux8;

Architecture behav of mux8 is
    begin
        process (a,b,c,d,e,f,g,h,sel)
            begin
                case sel is
                    when "000"=>q<=a;
                    when "001"=>q<=b;
                    when "010"=>q<=c;
                    when "011"=>q<=d;
                    when "100"=>q<=e;
                    when "101"=>q<=f;
                    when "110"=>q<=g;
                    when others=>q<=h;
                end case;
            end process;
    end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 6. โปรแกรม DIV2

```
Library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_arith.all;  
use ieee.std_logic_unsigned.all;
```

```
Entity div2 is  
    port(clk : in  bit;  
          div2 : out std_logic;  
          div4 : out std_logic);  
end div2;
```

Architecture behav of div2 is

```
begin  
    process(clk)  
        variable counter : integer range 0 to 3;  
        variable q :std_logic_vector (1 downto 0);  
        begin  
            if (clk'event) and (clk = '1') then  
                counter := counter+1;  
            end if;  
            q:=conv_std_logic_vector(counter,2);  
            div2<=q(0);  
            div4<=q(1);  
        end process;  
end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7. โปรแกรม DIV10

```
Library ieee;  
use ieee.std_logic_1164.all;  
use ieee.std_logic_arith.all;
```

```
Entity div10 is  
    port(clk : in bit;  
          q  : out std_logic);  
end div10;
```

```
Architecture behav of div10 is  
    begin  
        process(clk)  
            variable counter : integer range 0 to 9;  
        begin  
            if (clk'event) and (clk = '1') then  
                counter := counter+1;  
                if counter = 10 then  
                    counter := 0;  
                end if;  
                if counter>4 then  
                    q<= '1';  
                else  
                    q<= '0';  
                end if;  
            end if;  
        end process;  
    end behav;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8. โปรแกรม FREQUENCY

```
Library ieee;
use ieee.std_logic_1164.all;

Entity frequency is
    port(a,b,c,d,e,f,g,h : out  std_logic;
         sel : in  std_logic_vector(2 downto 0));
end frequency;

Architecture behav of frequency is
    begin
        process(sel)
            begin
                case sel is
                    when "000"=> a<='1';b<='0';c<='0';d<='0';e<='0';f<='0';g<='0';h<='0';
                    when "001"=> a<='0';b<='1';c<='0';d<='0';e<='0';f<='0';g<='0';h<='0';
                    when "010"=> a<='0';b<='0';c<='1';d<='0';e<='0';f<='0';g<='0';h<='0';
                    when "011"=> a<='0';b<='0';c<='0';d<='1';e<='0';f<='0';g<='0';h<='0';
                    when "100"=> a<='0';b<='0';c<='0';d<='0';e<='1';f<='0';g<='0';h<='0';
                    when "101"=> a<='0';b<='0';c<='0';d<='0';e<='0';f<='1';g<='0';h<='0';
                    when "110"=> a<='0';b<='0';c<='0';d<='0';e<='0';f<='0';g<='1';h<='0';
                    when others=>a<='0';b<='0';c<='0';d<='0';e<='0';f<='0';g<='0';h<='1';
                end case;
            end process;
        end behav;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8K x 8 HIGH-SPEED CMOS STATIC RAM

July 2002

### FEATURES

- High-speed access time: 10, 12, and 15 ns
- Automatic power-down when chip is deselected
- CMOS low power operation
  - 450 mW (typical) operating
  - 250  $\mu$ W (typical) standby
- TTL compatible interface levels
- Single 5V power supply
- Fully static operation: no clock or refresh required
- Three state outputs
- One Chip Enables ( $\overline{CE}$ ) for increased speed

### DESCRIPTION


The *ISSI* IS61C64B is a very high-speed, low power, 8192-word by 8-bit static RAM. It is fabricated using *ISSI*'s high-performance CMOS technology. This highly reliable process coupled with innovative circuit design techniques, yields access times as fast as 10 ns with low power consumption.

When  $\overline{CE}$  is HIGH (deselected), the device assumes a standby mode at which the power dissipation can be reduced down to 250  $\mu$ W (typical) with CMOS input levels.

Easy memory expansion is provided by using one Chip Enable input,  $\overline{CE}$ . The active LOW Write Enable ( $\overline{WE}$ ) controls both writing and reading of the memory.

The IS61C64B is packaged in the JEDEC standard 28-pin, 300-mil SOJ, and TSOP.

### FUNCTIONAL BLOCK DIAGRAM




Copyright © 2002 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any time without notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to obtain the latest version of this device specification before relying on any published information and before placing orders for products.

## TRUTH TABLE

Mode	$\overline{WE}$	$\overline{CE}$	$\overline{OE}$	I/O Operation	Vcc Current
Not Selected	X	H	X	High-Z	I <sub>SB1</sub> , I <sub>SB2</sub>
(Power-down)	X	X	X	High-Z	I <sub>SB1</sub> , I <sub>SB2</sub>
Output Disabled	H	L	H	High-Z	I <sub>CC</sub>
Read	H	L	L	D <sub>OUT</sub>	I <sub>CC</sub>
Write	L	L	X	D <sub>IN</sub>	I <sub>CC</sub>


## PIN CONFIGURATION

## 28-Pin SOJ



## PIN CONFIGURATION

## 28-Pin TSOP (Type 1)



## PIN DESCRIPTIONS

A0-A12	Address Inputs
$\overline{CE}$	Chip Enable 1 Input
$\overline{OE}$	Output Enable Input
$\overline{WE}$	Write Enable Input
I/O0-I/O7	Input/Output
*	Must be tied to either Vcc or GND
Vcc	Power
GND	Ground

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Integrated Silicon Solution, Inc. — [www.issi.com](http://www.issi.com) — 1-800-379-4774

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการน

Rev. D  
07/01/02

ABSOLUTE MAXIMUM RATINGS<sup>(1)</sup>

Symbol	Parameter	Value	Unit
V <sub>TERM</sub>	Terminal Voltage with Respect to GND	-0.5 to +7.0	V
T <sub>BIAS</sub>	Temperature Under Bias	-10 to +85	°C
T <sub>STG</sub>	Storage Temperature	-65 to +150	°C
P <sub>T</sub>	Power Dissipation	1.0	W
I <sub>OUT</sub>	DC Output Current (LOW)	20	mA

## Notes:

1. Stress greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

## OPERATING RANGE

Range	Ambient Temperature	Speed	V <sub>CC</sub>
Commercial	0°C to +70°C	10 ns	5V ± 5%
		12 ns	5V ± 10%
		15 ns	5V ± 10%

## DC ELECTRICAL CHARACTERISTICS (Over Operating Range)

Symbol	Parameter	Test Conditions	Min.	Max.	Unit
V <sub>OH</sub>	Output HIGH Voltage	V <sub>CC</sub> = Min., I <sub>OH</sub> = -4.0 mA	2.4	—	V
V <sub>OL</sub>	Output LOW Voltage	V <sub>CC</sub> = Min., I <sub>OL</sub> = 8.0 mA	—	0.4	V
V <sub>IH</sub>	Input HIGH Voltage		2.2	V <sub>CC</sub> + 0.5	V
V <sub>IL</sub>	Input LOW Voltage <sup>(1)</sup>		-0.5	0.8	V
I <sub>LI</sub>	Input Leakage	GND - V <sub>IN</sub> - V <sub>CC</sub>	-2	2	μA
I <sub>LO</sub>	Output Leakage	GND - V <sub>OUT</sub> - V <sub>CC</sub> , Outputs Disabled	-2	2	μA

## Notes:

1. V<sub>IL</sub> = -3.0V for pulse width less than 10 ns.

POWER SUPPLY CHARACTERISTICS<sup>(1)</sup> (Over Operating Range)

Symbol	Parameter	Test Conditions	-10ns		-12ns		-15ns		Unit
			Min.	Max.	Min.	Max.	Min.	Max.	
I <sub>CC</sub>	V <sub>CC</sub> Dynamic Operating Supply Current	V <sub>CC</sub> = Max., I <sub>OUT</sub> = 0 mA, f = f <sub>MAX</sub>	—	185	—	175	—	135	mA
I <sub>SS1</sub>	TTL Standby Current (TTL Inputs)	V <sub>CC</sub> = Max., V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> CE1 • V <sub>IH</sub> or CE2 - V <sub>IL</sub> , f = 0	—	30	—	30	—	30	mA
I <sub>SS2</sub>	CMOS Standby Current (CMOS Inputs)	V <sub>CC</sub> = Max., CE1 • V <sub>CC</sub> - 0.2V, CE2 - 0.2V, V <sub>IN</sub> • V <sub>CC</sub> - 0.2V, or V <sub>IN</sub> - 0.2V, f = 0	—	10	—	10	—	10	mA

## Notes:

- At f = f<sub>MAX</sub>, address and data inputs are cycling at the maximum frequency, f = 0 means no input lines change.

CAPACITANCE<sup>(1,2)</sup>

Symbol	Parameter	Conditions	Max.	Unit
C <sub>IN</sub>	Input Capacitance	V <sub>IN</sub> = 0V	8	pF
C <sub>OUT</sub>	Output Capacitance	V <sub>OUT</sub> = 0V	10	pF

## Notes:

- Tested initially and after any design or process changes that may affect these parameters.
- Test conditions: T<sub>A</sub> = 25°C, f = 1 MHz, V<sub>CC</sub> = 5.0V.

READ CYCLE SWITCHING CHARACTERISTICS<sup>(1)</sup> (Over Operating Range)

Symbol	Parameter	-10ns		-12ns		-15ns		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	
$t_{RC}$	Read Cycle Time	10	—	12	—	15	—	ns
$t_{AA}$	Address Access Time	—	10	—	12	—	15	ns
$t_{OHA}$	Output Hold Time	2	—	2	—	2	—	ns
$t_{ACE}$	$\overline{CE}$ Access Time	—	10	—	12	—	15	ns
$t_{DOE}$	$\overline{OE}$ Access Time	—	5	—	6	—	7	ns
$t_{LZOE}^{(2)}$	$\overline{OE}$ to Low-Z Output	0	—	0	—	0	—	ns
$t_{HZOE}^{(2)}$	$\overline{OE}$ to High-Z Output	—	5	—	6	—	6	ns
$t_{LZCE}^{(2)}$	$\overline{CE}$ to Low-Z Output	2	—	3	—	3	—	ns
$t_{HZCE}^{(2)}$	$\overline{CE}$ to High-Z Output	—	5	—	7	—	8	ns

## Notes:

1. Test conditions assume signal transition times of 5 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V and output loading specified in Figure 1a.
2. Tested with the load in Figure 1b. Transition is measured  $\pm 500$  mV from steady-state voltage. Not 100% tested.

## AC TEST CONDITIONS

Parameter	Unit
Input Pulse Level	0V to 3.0V
Input Rise and Fall Times	3 ns
Input and Output Timing and Reference Level	1.5V
Output Load	See Figures 1a and 1b

## AC TEST LOADS




Figure 1a.






Figure 1b.

AC WAVEFORMS

READ CYCLE NO. 1<sup>(1,2)</sup>



READ CYCLE NO. 2<sup>(1,3)</sup>



- Notes:
1. WE is HIGH for a Read Cycle.
  2. The device is continuously selected.  $\overline{OE}$ ,  $\overline{CE} = V_{IL}$ .
  3. Address is valid prior to or coincident with  $\overline{CE}$  LOW transitions.

WRITE CYCLE SWITCHING CHARACTERISTICS<sup>(1,3)</sup> (Over Operating Range)


Symbol	Parameter	-10ns		-12ns		-15ns		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	
t <sub>WC</sub>	Write Cycle Time	10	—	12	—	15	—	ns
t <sub>SCE</sub>	$\overline{CE}$ to Write End	9	—	10	—	12	—	ns
t <sub>AW</sub>	Address Setup Time to Write End	9	—	10	—	12	—	ns
t <sub>HA</sub>	Address Hold from Write End	0	—	0	—	0	—	ns
t <sub>SA</sub>	Address Setup Time	0	—	0	—	0	—	ns
t <sub>PWE<sup>(4)</sup></sub>	$\overline{WE}$ Pulse Width	8	—	8	—	10	—	ns
t <sub>SD</sub>	Data Setup to Write End	8	—	8	—	9	—	ns
t <sub>HD</sub>	Data Hold from Write End	0	—	0	—	0	—	ns
t <sub>HZWE<sup>(2)</sup></sub>	$\overline{WE}$ LOW to High-Z Output	—	6	—	6	—	7	ns
t <sub>LZWE<sup>(2)</sup></sub>	$\overline{WE}$ HIGH to Low-Z Output	0	—	0	—	0	—	ns

## Notes:


1. Test conditions assume signal transition times of 5 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V and output loading specified in Figure 1a.
2. Tested with the load in Figure 1b. Transition is measured  $\pm 500$  mV from steady-state voltage. Not 100% tested.
3. The internal write time is defined by the overlap of  $\overline{CE}$  LOW and  $\overline{WE}$  LOW. All signals must be in valid states to initiate a Write, but any one can go inactive to terminate the Write. The Data Input Setup and Hold timing are referenced to the rising or falling edge of the signal that terminates the write.

AC WAVEFORMS

WRITE CYCLE NO. 1 ( $\overline{WE}$  Controlled)<sup>(1,2)</sup>



WRITE CYCLE NO. 2 ( $\overline{CE1}$ ,  $\overline{CE2}$  Controlled)<sup>(1,2)</sup>



Notes:

- 1. The internal write time is defined by the overlap of  $\overline{CE}$  LOW and  $\overline{WE}$  LOW. All signals must be in valid states to initiate a Write, but any one can go inactive to terminate the Write. The Data Input Setup and Hold timing are referenced to the rising or falling edge of the signal that terminates the write.
- 2. I/O will assume the High-Z state if  $\overline{OE} = V_{IH}$ .

## ORDERING INFORMATION

Commercial Range: 0°C to +70°C

Speed (ns)	Order Part No.	Package
10	IS61C64B-10J	300-mil Plastic SOJ
	IS61C64B-10T	Plastic TSOP
12	IS61C64B-12J	300-mil Plastic SOJ
	IS61C64B-12T	Plastic TSOP
15	IS61C64B-15J	300-mil Plastic SOJ
	IS61C64B-15T	Plastic TSOP



## หนังสืออ้างอิง

- [1] Stafan sjonhom and Lenart Lindh, “VHDL for Designers” : Prentice Hall : Europe,1997.
- [2] สัจจะ จรัสรุ่งวรีวร , “ Visual Basic 6” , อินโฟเพรส : กรุงเทพฯ , พ.ศ. 2544.
- [3] สมยศ จุณณะปิยะ , “การประยุกต์ใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS – 51” : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง : กรุงเทพฯ , 2543.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้