

ชุดทดลองระบบเดลต้า มอดูเลชัน
(Delta Modulation System Expermental)



เลขหมี่.....
เลขทะเบียน... 46520
วัน, เดือน, ปี... 4 เม.ย. 2546

.b.....
.i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีโทรคมนาคม
ภาควิชาวิศวกรรมสารสนเทศ คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2545

หัวข้อปริญญานิพนธ์ ชดทดลองระบบเคลต้า มอดูเลชัน
(Delta Modulation System Experimental)

ชื่อนักศึกษา นายบัณฑิต ยุทธมณี 43015873
นายสมภพ เหลือเอก 43015894

อาจารย์ที่ปรึกษา รศ. อรลภก แสงอรุณ
รศ. ชวลิต เบญจางคประเสริฐ

ภาควิชา วิศวกรรมสารสนเทศ

ปีการศึกษา 2545

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
นับปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

()

กรรมการ

()

กรรมการ

()

กรรมการ

()

กรรมการ

()

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดทดลองระบบเคลตตามอคูเลชัน

โดย นายบัณฑิต ยุทธมณี 43015873
นายสมภพ เหลือเอก 43015894
อาจารย์ที่ปรึกษา รศ. อรลาภ แสงอรุณ
รศ. ชวลิต เบญจางคประเสริฐ
ปีการศึกษา 2545

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการศึกษาทฤษฎีการมอด คีมอดแบบเคลต้าและแบบเคลต้าปรับค่าได้ และสร้างชุดทดลองเพื่อใช้ในห้องปฏิบัติการ โดยได้พัฒนาต้นแบบจากชุดทดลองของแลปโวลท์ โครงสร้างของระบบแบ่งเป็นภาคส่งและภาครับอยู่ในแพลงวงจรเดียวกัน ชุดทดลองสามารถแสดง คุณลักษณะของการมอดและคีมอดแบบเคลต้าและแบบเคลต้าปรับค่าได้ โดยการส่งสัญญาณดิจิทัล ด้วยการเข้ารหัสเพียง 1 บิต แทนค่ารหัสหลายบิตที่ได้จากการสุ่มตัวอย่างสัญญาณอนาล็อก ส่วน ระบบการมอดแบบเคลต้าปรับค่าได้ จะสามารถลดความผิดพลาดในขบวนการแบ่งระดับสัญญาณ ลงได้

Delta Modulation System Experimental

By Mr. Bundit Yutthamaneey
Mr. Sompob Lua – ek

Advisor Assoc.Prof. Ornlarp Sangaroon
Assoc.Prof. Chawalit Benjangkprasert

Year 2002

ABSTRACT

This project presents the study of delta modulation and demodulation, adaptive delta modulation and demodulation, and implementation the training system module by developed form the lapvolt training system. The system consists of modulator and demodulator in the same panel. The training system module can uses a single-bit code to achieve digital transmission of analog signals. The delta modulation transmits a representative code of the sample by using only a single bit to transmit. It is sample to indicate whether the sample is larger or smaller than the previous sample. Adaptive delta modulation system be able adjust amplitude of step by auto. Adaptive delta modulation will decrease problem about quantizing error better than delta modulation system.

กิตติกรรมประกาศ

ขอขอบพระคุณอาจารย์ที่ปรึกษา รศ.อรุณก แสงอรุณ, รศ.ดร.กนก เจนจิระพงศ์เวช, รศ.ชวลิต เบญจางคประเสริฐ ที่ช่วยประสิทธิ์ประสาทวิชาความรู้ และให้คำปรึกษาแนะนำเกี่ยวกับงานปริญญาานิพนธ์ในครั้งนี้ สำหรับคำแนะนำ และข้อชี้แนะต่างๆ ทั้งหมดนั้นผู้จัดทำจะขอนำไปปฏิบัติเพื่อให้เกิดประโยชน์ยิ่งขึ้นไป และครู อาจารย์ทุกท่านที่อบรมสั่งสอนวิชาความรู้ให้กับผู้จัดทำ

ขอขอบคุณ นาวาโท วิโรจน์ แก้วจันทร์ ที่ให้ยืมฮาร์ดแวร์มาจัดทำเกี่ยวกับปริญญาานิพนธ์นี้ และเพื่อนๆของผู้จัดทำทุกคนที่คอยให้คำปรึกษาและคำแนะนำ

ขอขอบพระคุณบิดา มารดาที่คอยให้กำลังใจ และคอยเป็นห่วงเป็นใยในทุกเรื่อง รวมทั้งความเข้าใจในการทำงานอันยาวนานครั้งนี้ ขออภัยสำหรับความบกพร่องในการดูแลทุกท่านในช่วงที่ผ่านมา และจะพยายามทำทุกอย่างให้สมกับความหวังดีที่ท่านตั้งใจมอบให้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 เคลด้ามอด คูเลชัน	2
2.2 อะแดปทีปเคลด้า มอดคูเลชัน	7
2.3 การมอดคูเลชันระบบรหัสพัลส์	9
2.4 พัลส์โคด มอดคูเลชัน	13
2.5 เสี่ยงรบกวนจากการควอนไทซ์ในระบบเคลด้ามอดคูเลชัน	16
2.6 กำลังของสัญญาณขาออก	18
2.7 เสี่ยงรบกวนจากความร้อนในระบบบีเอ็ม	20
2.8 อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสี่ยงรบกวน	21
2.9 การเปรียบเทียบระบบพีซีเอ็มและดีเอ็ม	21
2.10 ฟลิปฟลอปชนิดที่ใช้คล็อก	23
2.11 วงจรอินทิเกรเตอร์ 25	
2.12 วงจรเปรียบเทียบแรงดัน 28	
บทที่ 3 การออกแบบและวงจร	31
3.1 การออกแบบวงจรเคลด้า มอดคูเลชันภาคส่ง – ภาครับ	31
3.2 การออกแบบวงจรอะแดปทีปเคลด้า มอดคูเลชันภาคส่ง – ภาครับ	34
3.3 การออกแบบวงจรรวมทางภาคส่ง ของวงจรเคลด้า มอดคูเลชันและ อะแดปทีปเคลด้า มอดคูเลชันภาคส่ง – ภาครับ	35
3.4 การออกแบบวงจรรวมทางภาครับ ของวงจรเคลด้า มอดคูเลชันและ อะแดปทีปเคลด้า มอดคูเลชันภาคส่ง – ภาครับ	37
3.5 การออกแบบวงจรกรองความถี่ต่ำ 39	
บทที่ 4 การทดลองและผลการทดลอง	43
4.1 การทดลองวงจรเคลด้ามอดคูเลชัน ภาคส่ง	43

4.2 การทดลองวงจรเคลต้ามอดูเลชัน ภาครับ	49
4.3 การทดลองวงจรเคลต้ามอดูเลชัน ภาคส่ง - ภาครับ	55
4.4 การทดลองวงจรอะแดปทีปเคลต้ามอดูเลชัน ภาคส่ง - ภาครับ	61
บทที่ 5 บทสรุป	67

เอกสารอ้างอิง

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

เรื่อง	หน้า
รูปที่ 2.1.1 แสดงบล็อกไดอะแกรมของเคลต้า มอดูเลชัน	2
รูปที่ 2.1.2 แสดงเวฟฟอร์มของเคลต้า มอดูเลชัน	3
รูปที่ 2.1.3 แสดงการส่งข้อมูล 1 บิตต่อ 1 ตัวอย่าง	5
รูปที่ 2.1.4 แสดงการเกิดความผิดพลาดจากการควอนไทซ์	5
รูปที่ 2.1.5 แสดงบล็อกไดอะแกรมของเคลต้า คิมมอดูเลชัน	7
รูปที่ 2.2.1 แสดงการแก้ปัญหาด้วยอะแดปทีฟเคลต้า มอดูเลชัน	8
รูปที่ 2.2.2 แสดงสัญญาณผิดพลาดใน นั้น - อะแดปทีฟเคลต้า มอดูเลชัน	8
รูปที่ 2.3.1 แสดงการสุ่มตัวอย่าง	10
รูปที่ 2.3.2 แสดงผลของการแซมปลิง	11
รูปที่ 2.3.3 แสดงความผิดพลาดจากการแซมปลิง	12
รูปที่ 2.4.1 แสดงการจัดระดับสัญญาณพีเอเอ็มให้เข้ากับระดับของการควอนไทซ์	14
รูปที่ 2.4.2 แสดงระยะห่างของระดับที่ถูกแบ่งกับสัญญาณรบกวนเนื่องจากการควอนไทซ์	15
รูปที่ 2.5.1 แสดงสเปกตรัมของกำลังงานน้อยส์	17
รูปที่ 2.6.1 แสดงSNR ของระบบDM Speech ซึ่งเป็นฟังก์ชันของ fs	19
รูปที่ 2.10.1 แสดงสัญญาณลักษณะและตารางความจริงฟลิปฟลอปชนิดดี	23
รูปที่ 2.10.2 แสดงสัญญาณลักษณะฟลิปฟลอปชนิดดี	24
รูปที่ 2.11.1 แสดงวงจรอินทิเกรเตอร์	25
รูปที่ 2.11.2 แสดงวงจรอินทิเกรเตอร์ที่ใช้งานจริงในทางปฏิบัติ	27
รูปที่ 2.12.1 แสดงวงจรเปรียบเทียบเบื้องต้น	29
รูปที่ 3.1.1 แสดงบล็อกไดอะแกรมของเคลต้า มอดูเลชัน ภาคส่ง	31
รูปที่ 3.1.2 แสดงบล็อกไดอะแกรมของเคลต้า คิมมอดูเลชัน ภาครับ	31
รูปที่ 3.1.3 แสดงวงจรสเต็ป เจนเนอเรเตอร์	32
รูปที่ 3.1.4 แสดงวงจรอินทิเกรเตอร์	33
รูปที่ 3.1.5 แสดงวงจรคอมพาราเตอร์และฟลิปฟลอปชนิดดี	33
รูปที่ 3.1.6 แสดงวงจรรีจิสเตอร์	33
รูปที่ 3.2.1 แสดงบล็อกไดอะแกรมของอะแดปทีฟเคลต้า มอดูเลชัน ภาคส่ง	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.2.2	แสดงบล็อกไดอะแกรมของอะแดปทีปเคลด้า มอดูเลชัน ภาครับ	34
รูปที่ 3.3.1	แสดงวงจรรวมทางภาคส่ง	35
รูปที่ 3.3.2	แสดงวงจรรวมทางภาคส่ง (ต่อ)	36
รูปที่ 3.4.1	แสดงวงจรรวมทางภาครับ	37
รูปที่ 3.4.2	แสดงวงจรรวมทางภาครับ (ต่อ)	38
รูปที่ 3.5.1	แสดงวงจรกรองความถี่ต่ำ	39
รูปที่ 3.5.2	แสดงวงจรกรองความถี่ต่ำ อันดับหนึ่ง	41
รูปที่ 3.5.3	แสดงวงจรกรองความถี่ต่ำ อันดับที่สองและสี่	41
รูปที่ 3.5.4	แสดงวงจรกรองความถี่ต่ำ อันดับที่สองและสี่ โดยทำเป็นเคซีเบล	42



บทที่ 1

บทนำ (Introduction)

ในปัจจุบันการติดต่อสื่อสารมีความสำคัญอย่างยิ่ง โดยเฉพาะในการส่งสัญญาณเสียง แต่ในการส่งสัญญาณเสียงแบบอนาล็อกจะเกิดการผิดเพี้ยน และเกิดการลดทอนของสัญญาณได้ง่าย ทำให้คุณภาพของการส่งสัญญาณต่ำลง ความต้องการที่จะได้สัญญาณกลับคืนมาอย่างถูกต้องดังเดิม ทำให้มีการพัฒนาเป็นการส่งสัญญาณดิจิทัล ซึ่งเป็นการส่งสัญญาณในรูปของพัลซ์มีค่าแน่นอนอนเป็น 0 และ 1 พัลซ์ที่ส่งออกไปจะเกิดการผิดเพี้ยน และเกิดการลดทอนเช่นเดียวกับแบบ อนาล็อก แต่อย่างไรก็ตามจะสามารถใช้อุปกรณ์ตรวจจับ และสร้างสัญญาณใหม่ขึ้น จึงทำให้การส่งสัญญาณแบบดิจิทัลเป็นที่นิยมแพร่หลาย กล่าวคือ สัญญาณดิจิทัลจะถูกสร้างขึ้นมาได้โดยมีการผิดเพี้ยนน้อยมาก นอกจากนี้การส่งแบบนี้มีประสิทธิภาพสูงเหมาะกับการบริการในรูปแบบต่างๆ ทั้งเสียง, ข้อมูลและภาพ แม้ว่าการส่งสัญญาณดิจิทัลก็มีข้อเสียบางข้อ เช่น มีแบนด์วิดท์ (bandwidth) กว้าง มีนอยส์(noise)แฝงอยู่ในตัว และอุปกรณ์สร้างสัญญาณใหม่มีราคาแพง แต่มีแนวโน้มที่อุปกรณ์ต่างๆ จะมีการลดลงเรื่อยๆ


เทคนิคในการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล มีหลายวิธี เช่น พัลซ์แอมพลิจูดมอดูเลชัน (pulse amplitude modulation) หรือ PAM, พัลซ์โค้ดมอดูเลชัน (pulse code modulation) หรือ PCM, เทคนิคในการใช้เดลตามอดูเลชัน (delta modulation) หรือ DM ก็เป็นอีกวิธีหนึ่งที่สามารถแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลได้ โดยมีข้อดีคือสามารถแปลงสัญญาณ อนาล็อกให้เป็นสัญญาณดิจิทัลได้โดยตรง ไม่ต้องการวงจรเข้ารหัสเพิ่มเติม อีกทั้งสามารถกำหนดอัตราเร็วในการแปลงสัญญาณได้จากสัญญาณนาฬิกาเพียงอย่างเดียว ที่สำคัญคือวงจรไม่ยุ่งยากและมีราคาถูก เทคนิคเดลตามอดูเลชันยังสามารถปรับปรุงให้ดีขึ้นได้โดยใช้ อะแดปทีฟเดลตามอดูเลชัน (adaptive delta modulation) หรือ ADM ที่จะพยากรณ์ข้อมูลตัวถัดไปจากข้อมูลที่เข้ามาก่อนหน้านี้ ซึ่งจะทำให้ความผิดพลาดในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลลดลง และเป็นการปรับปรุงคุณภาพของสัญญาณให้ดีขึ้น

บทที่ 2

ทฤษฎีและหลักการ

2.1 เดลตามอดูเลชัน(DELTA MODULATION)

เดลตามอดูเลชัน(Delta Modulation : DM) เป็นเทคนิคของพัลส์โคดดิ้ง(pulse coding) ซึ่งต้องการฮาร์ดแวร์(Hard ware) ที่ง่ายกว่าแบบพัลส์โคดมอดูเลเตอร์(Pulse Code Modulation : PCM) โดยหลักการของเดลตามอดูเลชัน เป็นการเปรียบเทียบระหว่างสัญญาณอินพุต $A(t)$ ที่เป็นสัญญาณอนาล็อกกับสัญญาณอนาล็อกที่ถูกแซมปลิงมาก่อนหนึ่งแซมปลิง $\tilde{A}(t)$ เดลตามอดูเลชันเป็นการส่งสัญญาณดิจิทัลโดยการเข้ารหัสเพียง 1 บิตจากสัญญาณอนาล็อก กล่าวคือเดลตามอดูเลชันจะส่งรหัสเพียง 1 บิตแทนค่ารหัสหลายบิตที่ได้จากการแซมปลิง ซึ่งรหัส 1 บิตนี้ ชี้ให้เห็นว่าค่าที่ได้จากการแซมปลิงมีค่ามากหรือน้อยกว่าค่าแซมปลิงก่อนหน้านั้น พิจารณา รูปวงจรที่ 1 เดลตามอดูเลชันและรูปสัญญาณเวฟฟอร์ม(waveform)



รูปที่ 2.1.1 แสดงบล็อกไดอะแกรมของ เดลตา มอดูเลชัน


จากรูปที่ 1 อาจเขียนเป็นสมการแต่ละจุดได้ดังนี้
ที่จุด (4)

$$e_4(t) = A(t) - \tilde{A}(t) \quad (1.1)$$

โดยที่

$$\Delta \text{sgn}[e(t)] = \begin{cases} \Delta & ; \quad DM_{\text{out}} > 0 \\ -\Delta & ; \quad DM_{\text{out}} < 0 \end{cases} \quad (1.2)$$

จากสมการด้านบนจะเห็นว่า ถ้าสัญญาณอินพุต $A(t)$ มากกว่าสัญญาณประมาณ $\tilde{A}(t)$ จะ
ได้สัญญาณเอาต์พุต (output) ของวงจรเปรียบเทียบ (comparator) เป็น +1 และถ้าสัญญาณอินพุต
 $A(t)$ มีค่าน้อยกว่าสัญญาณประมาณ $\tilde{A}(t)$ จะได้สัญญาณเอาต์พุต (output) ของวงจรเปรียบเทียบ
(comparator) เป็น -1 รูปสัญญาณดูได้จาก waveform



รูปที่ 2.1.2 แสดงเวฟฟอร์มของเดลตา มอดูเลชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่จุด (3) อินพุตของวงจรรวมอินทิเกรเตอร์ (integrator input)

$$\begin{aligned} e_3(t) &= \Delta \text{Sgn} [e(t) S_{\delta}(t)] \\ &= \Delta \text{Sgn} [e(t)] \sum_{n=0}^{\infty} S(t - nTs) \end{aligned} \quad (1.3)$$

จากสมการที่ (1.3) เราสามารถเขียนใหม่ได้ว่า

$$e_3(t) = \sum_{n=0}^{\infty} \Delta \text{Sgn} [e(nTs)] \delta(t - nTs) \quad (1.4)$$

ซึ่งจะได้เอาต์พุตจากอินทิเกรเตอร์เป็น

$$\tilde{A}(t) = \sum_{n=0}^{\infty} \Delta \text{Sgn} [e(nTs)] u(t - nTs) \quad (1.5)$$

ซึ่งก็คือ การประมาณค่าจากสัญญาณขั้นบันได (Staircase) ของ $\tilde{A}(t)$

สำหรับแต่ละตัวอย่าง (sample) การส่งจะส่งเป็นข้อมูล 1 bit ตามสมการที่ (1.2) และอัตราการส่งผ่านข้อมูลจะเท่ากับอัตราการแซมปลิง $1/T_s$ ดังแสดงในรูปที่ 2.1.3

ความถี่ที่ใช้ในการแซมปลิงจะต้องมากกว่าหรือเท่ากับ 2 เท่าของความถี่สูงสุดของความถี่ที่เราต้องการแซมปลิงนั้น

$$f_s = 2f_m$$


และ

$$f_s = \frac{1}{T_s}$$

โดยที่ f_m = ความถี่ของสัญญาณอินพุต (Input Signal)


f_s = ความถี่ของสัญญาณที่นำมาแซมปลิง (sampling frequency)

T_s = เวลาของการแซมปลิง



รูปที่ 2.1.3 การส่งข้อมูลจะส่งเป็น 1 บิตต่อ 1 ตัวอย่าง

การแซมปลิงของระบบ PCM ซึ่งใช้การเข้ารหัสสัญญาณเสียงความถี่ประมาณ 0 – 4 KHz จึงต้องใช้ความถี่ในการแซมปลิง 8 KHz ขึ้นไป แต่ในทางปฏิบัติจะใช้ความถี่สูงกว่านี้มากเพื่อลดความผิดพลาดหรือ error ซึ่งในระบบ DM จะเกิดความผิดพลาดหรือความคลาดเคลื่อนที่เรียกว่า ความผิดพลาดควอนไทซิง (quantizing error) มี 2 กรณีคือ ความผิดพลาดที่เกิดจากสัญญาณมีความชันในการเปลี่ยนแปลงค่ามากเกินไปหรือที่เรียกว่า สโลปโอเวอร์โหลดดิสทอร์ชัน (slope overload distortion) และความผิดพลาดอีกอันที่เรียกว่า กรานูลาร์ (granular noise)




รูปที่ 2.1.4 แสดงการเกิด Quantizing error ในเคสตามอวลชัน

จากรูปสโลปโอเวอร์โหลดดิสทอร์ชันจะเกิดขึ้นเมื่อขนาดของสเต็ป (step) เล็กเกินไปที่จะทำให้สัญญาณขั้นบันไดจากการประมาณ $\hat{A}(t)$ ตามสัญญาณอินพุต $A(t)$ ได้ทัน และ กรานูลาร์น้อยส์จะเกิดขึ้นได้เมื่อขนาดของสเต็ปใหญ่เกินไป สัญญาณอินพุต $A(t)$ ซึ่งเป็นผลมาจากสัญญาณขั้นบันไดจากการประมาณ $\hat{A}(t)$ สเต็ปขึ้นและลงระหว่างส่วนที่ค่อนข้างราบเรียบของอินพุต กรานูลาร์น้อยส์ในระบบ DM นี้เทียบเท่าควอนไทซิงน้อยส์ในระบบ PCM ดังนั้นสำหรับสัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุทที่มีค่าความชัน (slope) อันหนึ่ง ถ้าขนาดของสแต็ปเล็กก็จะทำให้เกิดสโโลปโอเวอร์โพลดิสทอร์ชันขึ้น และในขณะเดียวกันถ้าขนาดของสแต็ปใหญ่จะทำให้เกิด กราณูลาร์นอยส์

หลักการของเคลตา มอดูเลชัน แสดงดังรูปบล็อกไดอะแกรมในรูปที่ 2.1.1 ซึ่งประกอบไปด้วย คอมพาราเตอร์ (comparator), อิมพัลส์เจเนเรชัน (impul generation), และอินทิเกรเตอร์ (integrator) โดยคอมพาราเตอร์จะมีหน้าที่เปรียบเทียบความแตกต่างระหว่าง อินพุท และ สัญญาณที่ได้จากการประมาณ โดยเอาต์พุทที่ได้ แสดงดังจุดที่ 4 ของรูปเวฟฟอร์มที่ 2.2 ซึ่ง สัญญาณที่จุด(4)นี้ จะถูกนำมาคูณกับอิมพัลส์ซึ่งได้จากอิมพัลส์เจเนเรเตอร์ และจะทำให้ได้รูป สัญญาณดังจุดที่ (3) ของเวฟฟอร์มในรูปที่ 2.2 จะเป็นสัญญาณอินพุทของ วงจรอินทิเกรเตอร์เมื่อ สัญญาณผ่านวงจรมันแล้ว จะทำให้ได้สัญญาณเป็นรูปขั้นบันไดเรียกว่าขั้นบันไดการประมาณ (stair case approximate) ออกมา แล้วนำไปเปรียบเทียบกับสัญญาณอินพุท $A(t)$ ที่ถูกป้อนเข้ามา รูป สัญญาณแสดงให้เห็นในเวฟฟอร์มจุดที่ (1) ความแตกต่างระหว่างสัญญาณอินพุท $A(t)$ และ สัญญาณประมาณ $\bar{A}(t)$ จะถูกเปลี่ยนเป็นสัญญาณ 2 ระดับ คือ $+\Delta$ และ $-\Delta$ เท่านั้น ถ้า สัญญาณอินพุท มีค่ามากกว่าสัญญาณที่ได้จากการประมาณ $\bar{A}(t)$ ที่ตำแหน่งของการแซมปลิง (sampling) ครั้งก่อนก็จะทำการเพิ่มสัญญาณค่าประมาณ $\bar{A}(t)$ ขึ้นอีก $+\Delta$ และในทางกลับกัน ถ้าสัญญาณค่าประมาณ $\bar{A}(t)$ มีค่ามากกว่าสัญญาณอินพุท $A(t)$ ก็จะถูกลดลง $-\Delta$ เช่นกัน ถ้า สัญญาณอินพุท $A(t)$ มีค่าการเปลี่ยนแปลงไม่เร็วจนเกินไป เราจะพบว่า ขั้นบันไดการประมาณการ (stair case approximate) จะยังคงมีค่าสูงหรือต่ำกว่าสัญญาณอินพุท $A(t)$ ไม่เกิน $+\Delta$ หรือ $-\Delta$ โดยวิธีการนี้ วงจรอินทิเกรเตอร์ (integrator) จะทำการสร้างสัญญาณใหม่ตามสัญญาณอินพุท $A(t)$ โดยใช้ 1 สแต็ป ในแต่ละครั้งของการแซมปลิง (sampling) จะพบว่าพัลส์ที่ได้เหล่านี้จะประกอบ ไปด้วยสัญญาณดิจิทัล (digital) เพื่อส่งไปทางค่านับ




รูปที่ 2. 1.5 แสดงบล็อกไดอะแกรมของ เอลตา ดีมอดูเลชัน

จากรูปที่ 2.1.5 แสดงบล็อกไดอะแกรมของเครื่องรับเคลตามอดูเลชัน (deltamodulation receiver) จะเห็นว่ามีอุปกรณ์คล้ายกับเครื่องส่ง โดยจะแตกต่างกันที่เครื่องรับจะไม่มี วงจรคอมพาราเตอร์ (comparator) แต่จะมี วงจรกรองความถี่ต่ำ (low pass filter , LPF) เพิ่มเข้ามา โดยที่หลักการทำงานทางด้านรับ เมื่อรับสัญญาณเข้ามาก็จะสร้างสัญญาณขั้นบันไดการประมาณ (stair case approximate) ออกมา โดยนำพัลส์ (pulse) บวกและลบที่ได้รับผ่าน วงจรอินทิเกรเตอร์ (integrator) ซึ่งมีการทำงานเช่นเดียวกับด้านส่ง ส่วนควอนไทซิงนอยส์ (quantising noise) ที่มีอยู่ในสัญญาณประมาณ $\tilde{A}(t)$ จะถูกกำจัดออกไปโดยผ่านวงจรกรองความถี่ต่ำผ่าน (low pass filter) ซึ่งมีแบนด์วิธ (bandwidth) เท่ากับแบนด์วิธของสัญญาณเบสแบนด์

2.2 อะแดปทีฟเดลตามอดูเลชัน (Adaptive Delta Modulation)


สโลปโอเวอร์โหลดจะเกิดขึ้นเมื่อความชันของสัญญาณสูงมากๆ ปัญหานี้สามารถแก้ไขได้ โดยการปรับขนาดของสเต็ป โดยจริงๆ แล้วขนาดของสเต็ปควรจะเล็กเมื่อการเปลี่ยนแปลงของสัญญาณเกิดอย่างช้าๆ และเพิ่มขนาดของสเต็ปเมื่อการเปลี่ยนแปลงของสัญญาณเกิดขึ้นอย่างรวดเร็ว เพื่อที่จะหลีกเลี่ยงสโลปโอเวอร์โหลดเมื่อสัญญาณมีการเปลี่ยนแปลงมาก

ในขณะที่ความถี่ในการแซมปลิงสูงขึ้นผลต่างระหว่างค่าแซมเปิ้ลข้างเคียงจะน้อยลงระบบการเข้ารหัสแบบ ADM จะพิจารณาจากจุดนี้คือใช้ความถี่ในการแซมปลิงให้สูงขึ้นและเข้ารหัสของผลต่างของสัญญาณเพื่อส่งออกไปด้วย 1 บิต



รูปที่ 2.2.1 แสดงการแก้ปัญหาด้วยอะแดปทีฟที่เปลี่ยนแปลงตามอูเลชัน

กรณีที่เข้ารหัสโดยใช้เพียง 1 บิต จะกำหนดขนาดของระดับขั้น (step) จากขบวนพัลส์ที่เข้ามาก่อนกรณีที่พัลส์ซึ่งเข้ามีขั้วเหมือนกันอย่างต่อเนื่องจะกำหนดว่าเกิด โอเวอร์โหลดในขณะนี้จะเพิ่มขนาดของระดับขั้นให้กว้างขึ้น ในทางตรงกันข้ามถ้าพัลส์มีขั้วสลับกันเกิดขึ้นอย่างต่อเนื่องในการลดสัญญาณรบกวนที่เกิดจากการจัดระดับ (quantizing noise) จะต้องลดขนาดของระดับขั้นให้แคบลง



รูปที่ 2.2.2 แสดงสัญญาณผิดพลาดใน Non - Adaptive Delta Modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 การมอดูเลชันระบบรหัสพัลส์

การมอดูเลชันระบบรหัสพัลส์(Pulse Code Modulation : PCM) เป็นระบบที่มีการผสมสัญญาณแบบดิจิทัล ซึ่งนิยมใช้กันอย่างแพร่หลายในระบบโทรศัพท์ปัจจุบัน เพราะมีข้อได้เปรียบระบบที่มีการผสมสัญญาณแบบอนาล็อกหลายประการด้วยกัน เช่น การทำงานร่วมกับระบบคอมพิวเตอร์ได้อย่างสะดวก เนื่องจากในคอมพิวเตอร์จะมีการทำงานที่เป็นแบบดิจิทัล นอกจากนี้ยังสามารถลดความผิดเพี้ยนของรูปสัญญาณซึ่งในระบบอนาล็อกจะมีปัญหาเกี่ยวกับสัญญาณข้อมูลที่ส่งผ่านช่องการสื่อสารต่างๆ จะเกิดการลดทอนของขนาดและการเลื่อนเฟสของสัญญาณ เพราะเป็นสัญญาณที่มีการเปลี่ยนแปลงตามเวลา ส่วนสัญญาณดิจิทัลจะไม่มีปัญหาในเรื่องนี้ เพราะระดับสัญญาณที่ใช้ในการติดต่อสื่อสารมีแค่ 2 ระดับ คือ 1 กับ 0 ดังนั้นจึงง่ายต่อการตีเทคสัญญาณกลับคืนมาได้ถูกต้องมากกว่า และสัญญาณดิจิทัลยังเหมาะกับการพัฒนาในอนาคตอีกด้วย เป็นต้น

ในการสื่อสารข้อมูลส่วนใหญ่จะมีการส่งข่าวสารได้ 2 แบบคือ การส่งข้อมูลแบบขนาน(Parallel) และการส่งข้อมูลแบบอนุกรม(Series) ซึ่งทั้ง 2 แบบนี้จะมีการนำมาใช้แตกต่างกันแล้วแต่วัตถุประสงค์ของการใช้งาน เช่น การรับ - ส่งภายในคอมพิวเตอร์ จะใช้การรับส่งข้อมูลแบบขนาน เพราะต้องการความเร็วในการประมวลผลสัญญาณสูงมาก ส่วนการรับ - ส่งข้อมูลแบบอนุกรมจะใช้ในการรับส่งข้อมูล ระหว่างภาครับและภาคส่งที่อยู่ห่างกันในระยะทางไกลๆ ซึ่งจะทำให้ลดต้นทุนและสะดวกกว่าที่จะใช้สายส่งหลายเส้น ซึ่งในปัจจุบันก็มีวงจรที่เปลี่ยนการรับ - ส่งทั้งแบบขนานเป็นแบบอนุกรมและแบบอนุกรมเป็นแบบขนาน ซึ่งทำให้สะดวกต่อการใช้งานยิ่งขึ้น

2.3.1 ทฤษฎีการสุ่มสัญญาณเบื้องต้น (Fundamental of Sampling Theory)


ทฤษฎีหนึ่งที่น่าสนใจในการสุ่มสัญญาณ คือทฤษฎีของไนควิสต์ ซึ่งไนควิสต์ ได้เสนอทฤษฎีบทเกี่ยวกับการสุ่มตัวอย่างไว้ว่า "สำหรับสัญญาณอนาล็อกที่มีสเปกตรัมอยู่ในย่านความถี่จำกัด โดยที่มีความถี่สูงสุดของสัญญาณคือ f_m ในการนำค่าที่ได้จากการเลือกสุ่มที่ช่วงเวลาต่างๆ ที่ห่างกันทุกๆ T วินาที มาสร้างสัญญาณใหม่และมีค่าเท่ากับหรือน้อยกว่า $\frac{1}{2f_m}$ วินาที"

ตามทฤษฎีการสุ่มตัวอย่างสัญญาณอนาล็อกของไนควิสต์ อาจกล่าวเป็นใจความสำคัญที่สามารถเข้าใจง่าย โดยการสุ่มตัวอย่างสัญญาณอนาล็อกที่มีคุณสมบัติตามเงื่อนไขของทฤษฎีของไนควิสต์ เมื่อเราใช้ความถี่ในการสุ่มสัญญาณนั้นเท่ากับ f_s ความถี่นี้จะต้องมากกว่าหรืออย่างน้อยที่สุดต้องเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณอนาล็อกนั้น จะได้ว่า

$$f_s \geq 2f_m$$

ซึ่งสัญญาณที่ได้จากการสุ่มตัวอย่างจะเป็นสัญญาณดิสครีต (discrete) เพราะสัญญาณที่เกิดจากการสุ่มตัวอย่างจะเกิดเฉพาะเวลาที่ทำการสุ่มตัวอย่างสัญญาณอนาล็อก ด้วยสัญญาณ

พัลส์(Pulse Train) ณ เวลา nT_s เท่านั้น เมื่อ $n=1,2,3,\dots$ และ $T_s = \frac{1}{f_s}$ แสดงได้ดังรูป ซึ่งก็คือการผสมสัญญาณทางขนาดด้วยขบวนพัลส์ หรือ พีเอเอ็ม(Pulse Amplitude Modulation) นั่นเอง




รูปที่ 2.3.1 แสดงการสุ่มสัญญาณ

- (ก) สัญญาณมอดูเลต $R(t)$
- (ข) สัญญาณคลื่นพาห้ $P(t)$
- (ค) สัญญาณมอดูเลต $R_p(t)$ ที่มีขนาดเท่ากับสัญญาณ $R(t)$
- (ง) บล็อกไดอะแกรมการสร้างสัญญาณ PAM โดยการสุ่มตัวอย่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัติ ถ้าเรามีสัญญาณอนาล็อกที่มีสเปกตรัมสูงสุดเท่ากับ w เราควรที่จะใช้อัตราสุ่มตัวอย่าง $f_s \geq 2w$ เสมอ เนื่องจากในความเป็นจริงเมื่อพิจารณาที่อัตราสุ่มตัวอย่าง $f_s \equiv 2w$ และเราไม่สามารถสร้างสัญญาณอิมพัลส์ (Impulse) ได้ ดังนั้นจึงต้องใช้พัลส์ที่มีความกว้างของพัลส์แคบๆ แทน และในการที่จะกู้สัญญาณเบสแบนด์ $[R(t)]$ กลับคืนมาได้จะต้องใช้วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) ซึ่งเราไม่สามารถสร้างวงจรกรองที่มีประสิทธิภาพได้สูงพอที่มีความคมในการตัดความถี่ที่ต้องการได้ ดังนั้นจึงเป็นความยุ่งยากที่จะกู้สัญญาณข้อมูลกลับคืนมาได้อย่างสมบูรณ์



รูปที่ 2.3.2 ผลของการแซมปลิง

รูปที่ 2.3.2 แสดงถึงสเปกตรัม (Spectrum) ของสัญญาณอินพุตที่มีค่าประมาณ 20 – 3KHz ซึ่งสามารถหาได้โดยใช้ฟูริเยร์ ทรานส์ฟอร์ม (Fourier Transform) โดย f จะเป็นจุดที่มีความถี่สูงสุด เราพล็อต (Plot) โดยใช้เฉพาะแอมพลิจูด (Amplitude) ของสัญญาณเท่านั้นตอนนี้ยังไม่ได้พูดถึงเฟสของสัญญาณแต่อย่างใด ในรูปจะเห็นว่าสัญญาณจะเป็น Spectrum แบบอีเวน ฟังก์ชัน (Even Function) สังเกตได้จากภูมิความถี่ทางด้านลบมีรูปร่างเหมือนกับทางด้านบวก เป็นการบอกได้ว่าสัญญาณแต่ละความถี่นั้นประกอบไปด้วยผลบวกของ สองเอ็กโปเนนเชียล (Exponential) ดังนั้นส่วนประกอบของสัญญาณ $A \cos(\Omega t)$ ซึ่งมีแอมพลิจูด (Amplitude) เป็น A และความถี่ Ω radian/sec สามารถเขียนได้เป็น

$$A \cos(\Omega t) = \left(\frac{A}{2}\right) \exp(j\Omega t) + \left(\frac{A}{2}\right) \exp(j(-\Omega)t)$$


ก็จะแสดงออกเป็น 2 Spectrum ที่มีขนาด Amplitude เป็น $(A/2)$ ที่ความถี่ $\pm \Omega$ และผลของการแซมปลิง (Sampling) จะทำให้เกิด Spectrum ที่ซ้ำตัวเองไปตลอด ดังแสดงในรูป 2.3.2 (b) และหาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรา Sampling ด้วยความถี่ 8 KHz จะนั่นความถี่จะซ้ำตัวเองที่ 8KHz, 16KHz และต่อไปเรื่อยๆ ในหลักการเราต้องการจะประมวลผลเพียงสัญญาณในช่วง 20 – 3 KHz เท่านั้น ดังนั้นหากเราจะคืนสัญญาณจากดิจิทัลเป็นอนาล็อกเพื่อให้ได้ดังในรูป 2.3.2 (a) จึงสามารถทำได้โดยการใช้วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) มากรองสัญญาณเอาเฉพาะช่วงที่ต้องการเท่านั้น โดยพี]เตอร์ควรจะจำกัดสัญญาณที่ความถี่ที่ 5 KHz ขึ้นไป

จะเกิดอะไรขึ้นหากเราจะลดความถี่ Sampling ลงจนถึงความถี่ต่ำสุดที่ทฤษฎีการแซมปลิง (Sampling Theory) กำหนดไว้ ตัวอย่างนี้เราลดลงมาที่ 6 KHz ผลคือเราจะเห็นว่าความถี่จะเริ่มซ้ำกันที่ความถี่ 6KHz, 12KHz และต่อไปเรื่อยๆ สัญญาณก็ยังคงสามารถจะแปลงคืนเป็นสัญญาณอนาล็อกหรือกระทำ D/A ได้

แต่หากเราลดความถี่ลงต่อไปอีก Spectrum ของความถี่ก็จะขยับเข้ามาอีก จากผลของความถี่ Sampling ที่ลดลง ทำให้เกิดการ Overlap ของ Spectrum ความถี่ ดังแสดงในรูปที่ 2.3.2 (d) เรามักจะเรียกการเกิด 'Overlap' นี้ว่า 'Aliasing' และเรียกฟิลเตอร์ที่ป้องกันการเกิดอาการนี้ว่า 'Anti - aliasing filter' นั่นคือเราจะไม่สามารถทำการแปลงสัญญาณนี้คืนสู่สัญญาณอนาล็อกได้ และโดยปกติแล้วหากเรา Sampling ด้วยความถี่ตามทฤษฎีคือ $2f$ ในทางปฏิบัติเราสามารถคืนสัญญาณได้เพราะในทางปฏิบัติเราจะไม่สามารถออกแบบวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) ที่มีลักษณะของการ Cut off Frequency ได้อย่างสมบูรณ์ในรูป 2.3.2 (b) ดังนั้นจึงควรอย่างยิ่งที่ต้อง Sampling ความถี่ด้วยความถี่ที่สูงกว่าทฤษฎีกำหนดไว้ เพื่อประกันว่าสัญญาณจะสามารถคืนเป็นสัญญาณอนาล็อกได้ดังเดิมแน่นอน



รูปที่ 2.3.3 แสดง Error จากการ Sampling


2.4 พัลสโค้ดมอดูเลชัน (Pulse Code Modulation : PCM)

จากที่ได้พิจารณาถึงทฤษฎีการสุ่มตัวอย่างจะเห็นว่าเราไม่จำเป็นที่จะต้องส่งสัญญาณอนาล็อกที่มีแบนด์วิดท์จำกัดทั้งหมดผ่านช่องสัญญาณสื่อสารก็ได้โดยที่เราสามารถทำการสุ่มตัวอย่างสัญญาณอนาล็อกที่มีแบนด์วิดท์จำกัดนั้น ด้วยความถี่ที่เหมาะสมคือ ทำการสุ่มค่าสัญญาณอนาล็อกที่ต้องการส่งด้วยช่วงเวลาที่ใช้สุ่มสัญญาณที่เหมาะสมแล้ว ซึ่งจะได้สัญญาณพีเอเอ็มขึ้นมาเราก็จะสามารถที่จะส่งสัญญาณที่ถูกสุ่มนั้นซึ่งเป็นสัญญาณดิจิตัลผ่านช่องสัญญาณสื่อสารแทนการส่งสัญญาณอนาล็อกโดยตรงได้

แต่การส่งข้อมูลโดยลักษณะดังกล่าวผ่านช่องการสื่อสารก็ยังคงต้องประสบปัญหาการลดทอนของสัญญาณในช่องสื่อสารพอๆ กับการส่งสัญญาณอนาล็อกอยู่ดี ดังนั้นจึงได้มีการคิดค้นนำสัญญาณดิจิตัลดังกล่าวมากำหนดรหัสที่เป็นดิจิตอลให้มีความเหมาะสมกับระดับสัญญาณดิจิตัลที่ได้จากการสุ่มตัวอย่างสัญญาณอนาล็อกแล้วส่งสัญญาณที่เป็นดิจิตอลนี้ผ่านช่องสัญญาณต่อไปแทนที่จะส่งสัญญาณอนาล็อกโดยตรง ซึ่งจากคุณสมบัติของสัญญาณดิจิตอล ก็เหมือนกับว่าเป็นการสร้างภูมิคุ้มกันต่อสัญญาณรบกวนให้กับข้อมูลที่จะส่งผ่านช่องการสื่อสารเพิ่มขึ้นอย่างมาก ด้วยวิธีดังกล่าวก็เหมือนกับการฝากข้อมูลของสัญญาณไปกับคลื่นพาหุที่เป็นรหัสพัลส์ (Pulse Code Modulation : PCM) นั่นเอง แต่เนื่องจากสัญญาณที่สุ่มออกมานั้นจะมีขนาดที่แตกต่างกันมากมาย ดังนั้นเราจึงจำเป็นต้องจัดกลุ่มให้กับสัญญาณค่าต่างๆ เหล่านั้นโดยที่มีค่าใกล้เคียงกันจะจัดให้อยู่ในกลุ่มเดียวกันและในกลุ่มเดียวกันจะมีรหัสเหมือนกัน ดังนั้นเราจึงสามารถจัดค่าของสัญญาณต่างๆ ที่เกิดขึ้นมากมายนั้นให้อยู่ในกลุ่มที่ทราบค่าแน่นอนได้อย่างครบถ้วน การที่จะแบ่งสัญญาณทั้งหมดออกเป็นกี่กลุ่มนั้นขึ้นอยู่กับความเหมาะสมที่เรายินยอมให้เกิดความผิดพลาดของค่าตัวอย่างของสัญญาณที่สุ่มออกมานั้นมากหรือน้อยเท่าไร เช่น ถ้าเรามีสัญญาณอนาล็อกที่มีค่าเปลี่ยนแปลงอยู่ระหว่าง 0 ถึง 5 โวลต์ และเราต้องการจะกำหนดรหัสให้แก่ค่าของตัวอย่างสัญญาณที่สุ่มออกมาได้โดยยินยอมให้เกิดความผิดพลาดจากค่าของตัวอย่างที่สุ่มออกมาได้ไม่เกิน 0.5 โวลต์ ดังนั้นเราสามารถแบ่งกลุ่มออกเป็น 5 กลุ่มด้วยกันคือ กลุ่มที่ 1 มีค่าของสัญญาณอยู่ระหว่าง 0 ถึง 1 โวลต์ กลุ่มที่ 2 มีค่าของสัญญาณอยู่ระหว่าง 1 ถึง 2 โวลต์ ไปเรื่อยๆ จนถึงกลุ่มที่ 5 ซึ่งมีค่าของสัญญาณอยู่ระหว่าง 4 ถึง 5 โวลต์ ดังนั้นเราสามารถได้ค่าของรหัสสัญญาณสุ่มต่างๆ หลังจากแปลงค่าเทียบเท่ากับ 0.5, 1.5, 2.5, 3.5 และ 4.5 ตามลำดับ ซึ่งจะได้ค่าความผิดพลาดของการประมาณค่าต่างๆ อยู่ไม่เกิน 0.5 โวลต์ตามต้องการ โดยการประมาณหรือแยกกลุ่มของค่าตัวอย่างสัญญาณที่สุ่มออกมาได้เพื่อนำมาเข้ารหัสต่อไป ในลักษณะนี้เราเรียกว่า การควอนไทเซชัน(Quantization)

2.4.1 การควอนไทเซชัน(Quantization)

จากการที่ได้ทราบถึงวิธีการสุ่มตัวอย่างสัญญาณที่ได้กล่าวมาแล้วเราจะทราบว่าสัญญาณที่ได้หลังจากการสุ่มตัวอย่างจะได้สัญญาณพีเอเอ็ม(Pulse Amplitude Modulation) ซึ่งมีขนาดของสัญญาณที่เป็นสัญญาณดิจิทัลและมีขนาดการเปลี่ยนแปลงตามขนาดของสัญญาณแอมพลิจูด(Baseband) ดังแสดงในรูปที่ 2.4.1



รูปที่ 2.4.1 แสดงการจัดระดับสัญญาณพีเอเอ็มให้เข้ากับระดับของการควอนไทเซชัน


(ก) รูปสัญญาณพัลซ์แอมพลิจูดมอดูเลชัน

(ข) รูปการจัดระดับสัญญาณพีเอเอ็มให้เข้ากับระดับของการควอนไทเซชัน

เมื่อได้สัญญาณพีเอเอ็มแล้ว จะทำการส่งสัญญาณนี้ผ่านส่วนของการจัดขนาดระดับของสัญญาณให้เป็นระดับที่ใกล้เคียงที่สุดกับระดับที่ได้ถูกกำหนดหรือแบ่งกลุ่มไว้ล่วงหน้าแล้ว เราเรียกขั้นตอนดังกล่าวว่าระดับการควอนไทเซชัน (Quantization Level) และระยะห่างของระดับที่ถูแบ่งเรียกว่า (Quantization Interval) พิจารณาที่รูป (ข) ซึ่งเป็นรูปแสดงการจัดระดับของสัญญาณพีเอเอ็มให้มีระดับใกล้เคียงกับระดับของการควอนไทเซชัน จะเห็นว่าสัญญาณที่สุ่มที่เวลา t_1 มีขนาด 4.1 จะถูกแทนระดับของสัญญาณในระดับที่ 4 โดยอัตโนมัติ หรือที่เวลา t_7 สัญญาณที่ถูกสุ่มมีขนาด 3.4 ดังนั้นจะถูกแทนด้วยระดับที่เท่ากับ 3 แทนที่ ซึ่งระดับที่ได้จะถูกลำเอียงเข้ามาเข้าหาค่าที่เป็นเลขฐานสองที่มีค่าใกล้เคียงกับขนาดของสัญญาณพีเอเอ็มที่ได้ให้มากที่สุด แต่ระดับของสัญญาณที่ได้จะเป็นขนาดของสัญญาณอนาล็อกที่ถูกประมาณขึ้น ดังนั้นจึงทำให้เกิดค่าผิดพลาดของสัญญาณทางด้านขนาดของแอมพลิจูด ซึ่งค่าผิดพลาดที่ได้นี้จะเรียกว่าสัญญาณรบกวนเนื่องจากการควอนไทเซชัน (Quantization noise)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณรบกวนชนิดนี้จะกระจายอย่างสม่ำเสมอในช่วงของระยะห่างของระดับสัญญาณที่ถูกแบ่งและไม่ขึ้นกับแอมพลิจูดของสัญญาณ ในช่องของระยะห่างของระดับสัญญาณรบกวนที่เกิดจากการแปลงเป็นตัวเลขชนิดหนึ่ง จะเห็นว่าเราไม่สามารถจะหลีกเลี่ยงผลของสัญญาณจากการแปลงเป็นตัวเลขนี้ได้เลย แต่สามารถลดผลของสัญญาณรบกวนเนื่องจากการควอนไทซ์ได้โดยกำหนดให้ช่วงระดับความห่างของระดับที่ถูกแบ่งมีช่วงเล็กลงพอเพียงแล้ว สัญญาณรบกวนจากการแปลงเป็นตัวเลขก็จะสามารถลดลงสู่ระดับที่เหมาะสมได้ แสดงได้ดังรูป



รูปที่ 2.4.2 แสดงระยะห่างของระดับที่ถูกแบ่งกับสัญญาณรบกวนเนื่องจากการควอนไทซ์

เมื่อได้ค่าจากการแปลงเป็นตัวเลขแล้วนำไปเข้ารหัสเป็นเลขฐานสอง โดยที่ค่าของตัวเลขจะถูกกำหนดด้วยจำนวนบิตในการเข้ารหัส เช่น ทำการเข้ารหัส 8 บิตต่อ 1 ข้อมูลตัวเลข ซึ่ง 1 บิตจะมีการเปลี่ยนแปลงค่าได้ 2 ค่า คือ 0 กับ 1 ดังนั้นจึงสามารถแบ่งระดับการควอนไทซ์ได้ทั้งหมดเท่ากับ $2^8 = 256$ ระดับนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 เสียงรบกวนจากควอนไทซ์ในเดลต้าโมดูเลชัน (QUANTIZING NOISE)

จากรูปที่ 2.2.2 แสดงสัญญาณอินพุตรูปไซน์ $A(t)$ และสัญญาณค่าประมาณ $\bar{A}(t)$ ของระบบนั้น - อดaptive ดีลตา โมดูเลชัน (Non - Adaptive Delta Modulation) และจากรูปที่ 2.2.2 ด้านล่าง จะแสดงสัญญาณความผิดพลาดที่เกิดเนื่องจากการควอนไทซ์ (quantization error signal), $e_q(t)$ ซึ่ง $e_q(t)$ จะมีค่าคือ

$$e_q(t) = A(t) - \bar{A}(t) \quad (2.1)$$

ถ้าในระบบนี้ไม่มีสโลปโอเวอร์โหลดคิง (slope overloading) แอมพลิจูดของสัญญาณผิดพลาด จะมีค่าอยู่ในช่วงใดช่วงหนึ่งระหว่าง $+\Delta$ และ $-\Delta$ ความน่าจะเป็นไปได้ที่แอมพลิจูด ของ $e(t)$ จะมีค่าอยู่ระหว่าง x และ $x+dx$ เป็น $p(x)dx$ ซึ่งจะได้ว่า

$$\int_{-\Delta}^{+\Delta} p(x)dx = 1$$

โดยที่

$$p(x) = \text{ค่าคงที่ (constance)}$$

เมื่อ อินทิเกรตค่าคงที่จะได้ว่า

$$\int_{-\Delta}^{+\Delta} p(x)dx = p(x)dx * 2\Delta = 1$$

เพราะฉะนั้น

$$p(x) = \frac{1}{2\Delta} \quad (2.2)$$

โดยให้ กำลังงานของสัญญาณผิดพลาดเนื่องจากการทำนอร์มอลไลซ์ (normalized error signal power) เป็น

$$\begin{aligned} N_q = e(t)^2 &= \int_{-\Delta}^{+\Delta} x^2 p(x)dx \\ &= \int_{-\Delta}^{+\Delta} \frac{x^2}{2\Delta} dx = \frac{\Delta^2}{3} \end{aligned} \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยที่

N_q = เป็นสัญญาณเอาต์พุต ทางด้านคิมอดคูเลชัน (delta demodulation) ที่แสดงค่าของ
 น้อยซ์ (noise) ก่อนจะถูกกรองโดยวงจรกรองความถี่ต่ำ (low pass filter)

ได้มีการทดลองพิสูจน์มาแล้วว่า กำลังที่ถูกลดทอน (normalized) แล้วของรูปคลื่น
 $e_q(t)$ มีการแจกแจงสม่ำเสมอภายในช่วงความถี่ $(0, f'_s)$ โดย f'_s คืออัตราการสุ่มตัวอย่าง ฉะนั้น
 ความเข้มข้นสเปกตรัมของกำลัง $G_q(f)$ ของ $e_q(t)$ จะได้

$$G_q(f) = \begin{cases} \Delta^2 / (2f'_s), & |f| < f'_s \\ 0 & \text{ที่ความถี่อื่น} \end{cases} \quad (2.4)$$

จากสมการตามทฤษฎี เราสามารถพิสูจน์โดยการทดลองซึ่งเราจะได้สเปกตรัม (spectrum)
 ของ N_q เป็นฟอร์มที่ราบเรียบ จาก dc ถึง f_s เมื่อ f_s เป็นสัญญาณความถี่นาฬิกา
 (clock frequency) ของระบบ DM ซึ่งแสดงดังรูปด้านล่าง



รูปที่ 2.5.1 แสดงสเปกตรัมของกำลังงานน้อยซ์ (Spectrum of Noise Power, N_q)

เมื่อสัญญาณที่ได้ทำการกรองแล้วทางด้านคิมอดคูเลชัน (demodulation) โดยผ่านวงจร
 กรองความถี่ (low pass filter) ซึ่งจะทำให้ได้คัทออฟเฟรเควนซี (cut-off frequency), f_m และ
 ทำให้เราได้กำลังงานของน้อยซ์ทางด้านเอาต์พุต (output noise power) มีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 N_q &= N_q * \frac{fm}{fs} \\
 &= \frac{\Delta^2}{3} * \frac{fm}{fs}
 \end{aligned} \tag{2.5}$$

2.6 กำลังของสัญญาณขาออก

ในการคำนวณกำลังของสัญญาณขาออก เราจะใช้กรณีที่เลวที่สุด (Worst case) ของเคลตา โมดุลชัน คือในกรณีที่กำลังของสัญญาณจะรวมกันที่ปลายความถี่สูงของสัญญาณ นั่นคือสมมติให้เป็นสัญญาณไซน์ชอยคัล

$$A(t) = A \cos 2\pi f_m t \tag{3.1}$$

ดังนั้นกำลังของสัญญาณขาออกคือ

$$S_o = A^2(t) = \frac{A^2}{2} \tag{3.2}$$

เพื่อหลีกเลี่ยงการเกินภาระของความชัน เราควรเลือกความชันที่มากที่สุด (Maximum slope) ของสัญญาณมีค่าเท่ากับ

$$\left| \frac{dA(t)}{dt} \right|_{\text{Max}} = A 2\pi f_m \tag{3.3}$$

และการเปลี่ยนแปลงของตัวอย่างหนึ่งไปอีกตัวอย่างหนึ่ง (sample to sample) ซึ่งเท่ากับ $A 2\pi f_m T_s$ น้อยกว่าขนาดของขั้นบันได Δ (step size) ดังนี้

$$2\pi f_m T_s A < \Delta$$

หรือเลือกขนาดสูงสุดของสัญญาณเวลาเกิดภาวะการเกินภาระความชันเท่ากับ

$$A = \frac{\Delta}{2\pi} \frac{f_s}{f_m} \tag{3.4}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่นี้ $f'_s = 1/T'_s$ ซึ่งเป็นอัตราการสุ่มตัวอย่างของระบบดีเอ็ม ฉะนั้นอัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนการควอนไทซ์ จากสมการ (2.5), (3.2) และ (3.4) จะได้

$$\text{SNR} = \frac{S_0}{N'_q} = \left(\frac{3}{8\pi^2}\right) \left(\frac{f'_s}{f_x}\right)^3 \quad (3.5)$$

โดยประมาณค่าของ π^2 มีค่าเท่ากับ 10 จึงได้สมการที่ (3.5) เป็น

$$\text{SNR} = \frac{S_0}{N'_q} = \frac{3}{80} \left(\frac{f'_s}{f_x}\right)^3 \quad (3.6)$$



รูปที่ 2.6.1 แสดง SNR ของระบบ DM Speech ซึ่งเป็นฟังก์ชันของ f_s

สำหรับระบบ DM Speech , $f_m = 3.4$ KHz จากรูปด้านบนจะแสดง SNR ซึ่งเป็นฟังก์ชันของ f_s ในระบบ DM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 เสี่ยงรบกวนจากความร้อนในระบบตีเอ็ม

เมื่อมีเสี่ยงรบกวนจากความร้อนเกิดในช่องสัญญาณ ขั้ว (polarity) ของรูปคลื่นที่ส่งในบางครั้งบางคราวจะถูกถอดรหัสผิด เนื่องจากรูปคลื่นที่ส่งเป็นขบวนอิมพัลส์ที่มีขนาด Δ ความผิดพลาดในเครื่องหมาย + เป็น - หรือ - เป็น + ก็เท่ากับเกิดอิมพัลส์ของความผิดพลาดที่มีกำลัง 2Δ พุคอีกนัยหนึ่งว่า อิมพัลส์ของความผิดพลาดจะต้องมีกำลังเป็น 2 เท่าของ Δ จึงจะเปลี่ยนขั้วของพัลส์ได้ เสี่ยงรบกวนจากความร้อนที่เกิดในช่อง (channel) นี้จะปรากฏที่ขาเข้าของเครื่องอินทิเกรเตอร์ของภาครับเป็นขบวนอิมพัลส์ที่มีเวลาการเกิดเป็นการสุ่ม (เพราะเสี่ยงรบกวนนี้เป็นไวท์นอยซ์ที่เกิดสุ่มอยู่แล้ว) และมีกำลัง 2Δ ระยะเวลาที่ห่างกันระหว่างอิมพัลส์คือ T_s/P_c ในที่นี้ P_c คือความน่าจะเป็นของความผิดพลาด

เราสามารถพิสูจน์ได้ว่า ความเข้มข้นสเปกตรัมของกำลังของขบวนอิมพัลส์เป็น white และมีขนาด $4\Delta^2 P_c f_s'$ และถ้าให้ ฟังก์ชันถ่ายโอนของเครื่องอินทิเกรเตอร์เป็น $\frac{1}{j\omega}$ แล้ว ความเข้มข้นสเปกตรัมของเสี่ยงรบกวนจากความร้อนที่เข้าไปในช่องสัญญาณที่ขาเข้าของเครื่องกรองความถี่ผ่านต่ำ จะได้

$$G_{th}(f) = \frac{4\Delta^2 P_c f_s'}{(2\pi f)^2} \quad (4.1)$$

ในทางปฏิบัติ เครื่องอินทิเกรเตอร์ที่ตามด้วยเครื่องกรองความถี่ผ่านต่ำ ซึ่งมีความถี่ตัดออกที่ความถี่ต่ำ (low - cutoff frequency) $f_1 > 0$ ซึ่งมีค่าน้อยมากเมื่อเทียบกับความถี่ตัดออกที่ความถี่สูง (high - frequency cut off) f_x (การที่ให้ f_1 มีค่าน้อยแต่ไม่เท่ากับศูนย์เพราะการอินทิเกรท $G_{th}(f)$ ที่ $f=0$ จะได้ค่าอนันต์) ดังนั้น

$$\begin{aligned} N_{th} &= 2 \int_{f_1}^{f_x} G_{th}(f) df = \frac{2\Delta^2 P_c f_s'}{\pi^2} \left[\frac{1}{f_1} - \frac{1}{f_x} \right] \\ &= \frac{2\Delta^2 P_c f_s'}{\pi^2 f_1} \end{aligned} \quad (4.2)$$

เนื่องจาก $f_1 \ll f_x$

สมการ (4.2) แสดงให้เห็นว่ากำลังของเสี่ยงรบกวนขาออกที่ทำให้เกิดความผิดพลาดของบิต มีค่าขึ้นกับความถี่ตัดออกที่ความถี่ต่ำ f_1 มากกว่าความถี่ตัดออกที่ความถี่สูง f_x

2.8 อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน

เนื่องจากสัญญาณที่เข้าภาครับของระบบพีซีเอ็มจะประกอบด้วยสัญญาณ $A(t)$ เสียงรบกวนจากการควอนไทซ์ และเสียงรบกวนจากความร้อน (เช่นเดียวกับระบบพีซีเอ็ม) อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน จึงหาได้จากการแทนสมการ (2.5), (3.2) และ (4.2) ในสมการข้างล่าง

$$\frac{S_0}{N_0} = \frac{S_0}{N_q + N_{th}} = \frac{3f_s^3 / (8\pi^2 f_x^3)}{1 + (\sigma P_e f_s^2 / (\pi^2 f_x f_1))} \quad (5.1)$$

2.9 การเปรียบเทียบระบบพีซีเอ็มและดีเอ็ม

เราสามารถเปรียบเทียบวิสัยความสามารถของระบบพีซีเอ็มและดีเอ็มในด้านของคุณภาพของสัญญาณและความยุ่งยากของวงจร เพื่อให้เกิดการเปรียบเทียบพื้นฐานเดียวกัน เราสมมติให้ทั้งสองระบบใช้ความกว้างแถบโดยประมาณเท่ากันในการส่งสัญญาณแบบแบนด์ที่แบนนาล็อก

ถ้าเราให้ f_s และ f'_s แทนอัตราการสุ่มตัวอย่างของ N บิต พีซีเอ็มและดีเอ็ม ดังนั้นอัตราการส่งของพีซีเอ็มและดีเอ็มจะได้ Nf_s และ f'_s ตามลำดับ ถ้าสเปกตรัมไปถึง f_m เฮิรตซ์ ละก็ $f_s = 2f_m$ และความต้องการที่จะให้ความกว้างแถบทั้งสองระบบเท่ากันนั้น เท่ากับเป็นการกำหนดให้

$$f'_s = 2Nf_m$$

2.9.1 อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน

ถ้าอัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน (signal to noise power ratio) มีค่าสูง วิสัยความสามารถของพีซีเอ็มและดีเอ็มถูกจำกัดด้วยเสียงรบกวนจากการควอนไทซ์

อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนจากการควอนไทซ์ สำหรับระบบพีซีเอ็ม คือ

$$\left(\frac{S_0}{N_0}\right)_{PCM} = M^2 = 2^{2N} ; N \geq 2$$

ในที่นี้ $M = 2^N$ คือจำนวนของระดับของการควอนไทเซชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับระบบดีเอ็ม อัตราส่วนดังกล่าว จากสมการ (3.5) จะได้

$$\left(\frac{S_0}{N_0}\right)_{DM} = \frac{3}{8\pi^2} \left(\frac{f'_s}{f_x}\right)^3 = 0.3 N^3$$

จากสมการข้างบนจะเห็นได้ว่า ในกรณีที่ความกว้างแถบคงที่ วิศวกรรมการของดีเอ็มจะต่ำกว่าพีซีเอ็มเสมอ เพื่อเป็นการยกตัวอย่างให้เห็นจริง ค่าความกว้างของแถบช่องกว้างพอสำหรับโค้ดพีซีเอ็ม 8 บิต แล้ว

$$\left(\frac{S_0}{N_0}\right)_{PCM} = 48 \text{ dB} \quad \text{และ} \quad \left(\frac{S_0}{N_0}\right)_{DM} = 22 \text{ dB}$$

จะเห็นได้ว่าอัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนของระบบดีเอ็มมีค่าน้อยกว่าระบบพีซีเอ็ม 26 dB

วิศวกรรมการของดีเอ็มสามารถปรับปรุงให้ดีขึ้นอย่างมากโดยใช้ขนาดของจ็อนันไดที่เปลี่ยนได้ (นั่นคือใช้เครื่องมืออคูเลเตอร์เคลตาชนิดปรับกำลังขยายได้) สำหรับการส่งสัญญาณเสียง (speech transmission) ได้มีการพิสูจน์ว่า วิศวกรรมการของระบบเคลต้ามอคูเลชันชนิดปรับกำลังขยายได้ ไม่แตกต่างกับวิศวกรรมการของระบบพีซีเอ็มที่อัตราการส่ง (bit rate) ประมาณ 64 กิโลบิต ต่อวินาที


2.9.2 ความต้องการด้านความกว้างแถบ

ในกรณีของการส่งสัญญาณเสียง สมมติให้พีซีเอ็มใช้โค้ด 8 บิต ($N = 8$) และเพื่อให้คุณภาพของสัญญาณดี ต้องสุ่มตัวอย่างที่อัตรา $f_s = 8000$ เฮิร์ตซ์ ก็จะได้ความเร็วการส่ง (bit rate) $8000 \times 8 = 64$ กิโลบิตต่อวินาที


เพื่อให้ได้คุณภาพของสัญญาณใกล้เคียงกัน ระบบดีเอ็มต้องใช้อัตราการสุ่มตัวอย่างประมาณ 100 กิโลบิตต่อวินาที ซึ่งมากกว่าระบบพีซีเอ็มเกือบเท่าตัว อย่างไรก็ตาม ได้มีการพิสูจน์แล้วว่า ถ้าใช้เคลตาโมคูเลชันชนิดปรับความชันอย่างต่อเนื่องได้ (continuous variable slope delta) (CVSD) อาจลดความเร็วการส่ง (bit rate) ลงเหลือ 32 กิโลบิตต่อวินาที ได้โดยคุณภาพของสัญญาณอยู่ในเกณฑ์ดีเหมือนเดิม

2.10 ฟลิปฟลอปชนิดดีที่ใช้ล็อก (Clock D Flip – Flop)

ฟลิปฟลอปชนิดดี เป็นฟลิปฟลอปที่มี 2 อินพุตคือ อินพุต D สำหรับรับข้อมูลลอจิก และอินพุต CLK สำหรับรับสัญญาณนาฬิกาเพื่อควบคุมฟลิปฟลอป ดังนั้นฟลิปฟลอปชนิดดีจึงมี 2 ชนิด คือ ชนิดที่ควบคุมด้วยสัญญาณนาฬิกาขอบบวก ดังรูปที่ 9 (ก) และชนิดที่ควบคุมด้วยสัญญาณนาฬิกาขอบลบ ดังรูปที่ 9 (ข) การทำงานของฟลิปฟลอปชนิดดีแสดงในตารางความจริง (Truth Table) รูปที่ 9 (ค) และ (ง) นั่นคือ เมื่อป้อนข้อมูลลอจิก “1” เข้าที่อินพุต D และป้อนสัญญาณนาฬิกาเข้ามายังอินพุต CLK ข้อมูลลอจิก “1” ที่อินพุต จะไปปรากฏที่เอาต์พุต Q และถ้าป้อนข้อมูลลอจิก “0” เข้าที่อินพุต D และป้อนสัญญาณนาฬิกาเข้ามายังอินพุต CLK ข้อมูลลอจิก “0” ที่อินพุต จะไปปรากฏที่เอาต์พุต Q หากป้อนข้อมูลลอจิก “1” หรือ “0” เข้าที่อินพุต D แต่ไม่ได้ป้อนสัญญาณนาฬิกาควบคุม ที่อินพุต CLK ลอจิกเอาต์พุต Q จะคงสถานะเดิมไม่เปลี่ยนแปลง



(ก) ฟลิปฟลอปชนิดดีควบคุมด้วยสัญญาณนาฬิกาขอบบวก



(ข) ฟลิปฟลอปชนิดดีควบคุมด้วยสัญญาณนาฬิกาขอบลบ

สถานะการทำงาน	อินพุต		เอาต์พุต	
	CLK	D	Q	\bar{Q}
รีเซต		0	0	1
เซต		1	1	0



(ค) ตารางความจริงของฟลิปฟลอปชนิดดีควบคุมด้วยสัญญาณนาฬิกาขอบบวก

สถานะการทำงาน	อินพุต		เอาต์พุต	
	CLK	D	Q	\bar{Q}
รีเซต		0	0	1
เซต		1	1	0

(ง) ตารางความจริงของฟลิปฟลอปชนิดดีควบคุมด้วยสัญญาณนาฬิกา

รูปที่ 2.10.1 สัญลักษณ์และตารางความจริงฟลิปฟลอปชนิดดี

รูปที่ 2.10.2 ก) แสดงสัญลักษณ์ของฟลิปฟล็อปแบบดีซึ่งใช้การทำงานแบบขอบขาขึ้นของสัญญาณคล็อกในการทริกเกอร์ ฟลิปฟล็อปแบบนี้มีอินพุตควบคุมซึ่งโครนัสเพียงอินพุตเดียวคือ อินพุตดีซึ่งเป็นขาเข้าของข้อมูล (Data)



รูปที่ 2.10.2 แสดงสัญลักษณ์ของฟลิปฟล็อปแบบดีซึ่งใช้การทำงานแบบขอบขาขึ้น


เมื่อขอบขาขึ้นของสัญญาณปรากฏที่อินพุตของสัญญาณนาฬิกา (CLK) เอาต์พุต Q จะมีสถานะเหมือนกับสถานะซึ่งปรากฏที่อินพุต D อีกนัยหนึ่ง ฟลิปฟล็อปจะเก็บระดับของสัญญาณซึ่งปรากฏที่อินพุต D ขณะเกิดสัญญาณขอบขาขึ้น ดังรูปที่ 11 ข) ซึ่งอธิบายได้ดังนี้

1. ในช่วงเริ่มต้นสมมติว่า Q เป็นสถานะ “1” เมื่อขอบขาขึ้นของสัญญาณคล็อกที่หนึ่งปรากฏ (ที่จุด a) อินพุต D เป็นสถานะ “0” ทำให้ Q มีสถานะ 0 ถึงแม้ว่าระดับอินพุต D จะเปลี่ยนระดับระหว่างจุด a และ b ก็ตามจะไม่มีผลกระทบต่อ Q เพราะ Q เก็บสถานะ “0” ของ D ที่จุด a
2. เมื่อเกิดขอบขาขึ้นที่จุด b เอาต์พุต Q จะเป็นสถานะ “1” เพราะ D ที่เวลานั้นเป็นสถานะ “1” Q จะเก็บสถานะ “1” จนกระทั่งขอบขาขึ้นปรากฏที่จุด c เอาต์พุต Q จึงเป็นสถานะ “0” เพราะ D ที่เวลานั้นเป็นสถานะ “0”
3. ในทำนองเดียวกันขอบขาขึ้นปรากฏที่จุด d,e เอาต์พุต Q จะเป็นสถานะ “1” เพราะอินพุต D เป็นสถานะ “1” และที่จุด f,g เอาต์พุต Q เป็นสถานะ “0” เพราะอินพุต D เป็นสถานะ “0”

จากรูปคลื่นด้านบน สังเกตได้ว่า Q เปลี่ยนสถานะเมื่อขอบขาขึ้นปรากฏเท่านั้น สำหรับฟลิปฟล็อปแบบดี ที่ใช้ขอบขาของสัญญาณคล็อกในการทริกเกอร์จะทำงานในลักษณะเดียวกันกับหลักการข้างต้น ยกเว้นเอาต์ Q มีสถานะเหมือนอินพุต D เมื่อขอบขาของสัญญาณคล็อกปรากฏที่อินพุตของสัญญาณนาฬิกา (CLK) ส่วนสัญญาณคล็อกของฟลิปฟล็อปนี้จะมีวงกลมเล็ก (หรือบับเบิล) ที่อินพุตของสัญญาณนาฬิกา

2.11 วงจรอินทิเกรเตอร์

วงจรอินทิเกรเตอร์ สามารถแสดงได้ดังรูปที่ 2.9.1 ภายในประกอบด้วยออปแอมป์ โดยต่อให้เป็นป้อนกลับแบบลบ (negative feedback) ซึ่งจะมีความต้านทาน R_i อยู่ทางด้านอินพุต และมีตัวเก็บประจุต่ออยู่ในเส้นทางป้อนกลับ



รูปที่ 2.11.1 แสดงวงจรอินทิเกรเตอร์

วงจรอินทิเกรเตอร์ จะมีค่าสัญญาณเอาต์พุตเป็นส่วนหนึ่งของการอินทิเกรตของเวลา (time integral) ของสัญญาณอินพุต โดยแสดงได้ตามสมการคณิตศาสตร์ดังนี้

$$V_o = -\left[\frac{1}{RC}\right] \int V_i dt \quad (9.1)$$

โดยที่ V_o คือ แรงดันเอาต์พุต

V_i คือ แรงดันอินพุต

เมื่อมีสัญญาณเข้าวงจร $V_i = V \sin \omega t$

V_i จะถูกอินทิเกรตดังสมการ

$$\int V_i dt = -\left[\frac{V}{\omega}\right] \cos \omega t \quad (9.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะเป็นได้ว่าขนาดของสัญญาณเอาต์พุตจะเป็นส่วนกลับกับความถี่
เมื่อหาความสัมพันธ์ระหว่างค่าอัตราขยายแรงดัน A_v กับความถี่ จะได้สมการ

$$A_v = -\frac{R_F}{R_i} \quad (9.3)$$

โดยที่ R_F คือ ค่าความต้านทานป้อนกลับ

R_i คือ ค่าความต้านทานอินพุต

ดังนั้นจากรูปวงจรที่ 2.9.1 จะได้

$$A_v = -\left[\frac{-j}{2\pi fC} \right] \frac{1}{R} = \frac{j}{2\pi fRC} \quad (9.4)$$


จากสมการจะเห็นว่า ค่าอัตราขยายแรงดันของวงจรจะลดลงในความถี่เพิ่มขึ้น โดยอัตราขยายแรงดันจะมีค่าเท่ากับ 1 ที่ความถี่ค่าหนึ่ง สมมติให้เป็น f_2 ดังสมการ

$$\begin{aligned} 1 &= 2\pi f_2 RC \\ f_2 &= \frac{1}{2\pi RC} \\ \omega_2 &= \frac{1}{RC} \end{aligned} \quad (9.5)$$

ค่าคงที่ของเวลา (time constant) RC ของอินทิเกรตยังมีค่ามากเท่าใด ขนาดของสัญญาณเอาต์พุตที่ได้ก็จะมีค่าเล็กลงเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตาม วงจรอินทิเกรเตอร์ที่ใช้ในทางปฏิบัติแสดงได้ดังรูปที่ 13 ซึ่งจะใช้ความต้านทาน R_s ต่อคร่อมตัวเก็บประจุ C



รูปที่ 2.11.2 แสดงวงจรอินทิเกรเตอร์ที่ใช้จริงในทางปฏิบัติ

R_s จะต่อไว้เพื่อทำให้เกิดเสถียรภาพของไฟกระแสตรง ให้กับวงจรอินทิเกรเตอร์ โดยจะจำกัดค่าอัตราขยายที่ความถี่ต่ำของตัวขยายสัญญาณ (amplifier) เพราะถ้าอัตราขยายที่ความถี่ต่ำไม่ถูกจำกัดแล้ว ค่าออฟเซตของไฟกระแสตรง (dc offset) ที่เกิดขึ้นจะถูกอินทิเกรต ซึ่งอาจทำให้เกินช่วงการทำงานของตัวขยายสัญญาณได้ และในที่สุดออปแอมป์ก็จะทำงานในช่วงอิ่มตัว (saturation)

ค่าแรงดันออฟเซตของไฟกระแสตรง จะขึ้นอยู่กับกระแสแรงดันไบอัสอินพุท ซึ่งจะทำให้เกิดน้อยที่สุดโดยค่าความต้านทาน R_2 จะหาได้ดังนี้

$$R_2 = \frac{(R_1 \cdot R_s)}{(R_1 + R_s)} \quad (9.6)$$

ความถี่ที่วงจรจะเริ่มต้นทำงานเป็นอินทิเกรเตอร์ได้คือ

$$f_c = \frac{1}{2\pi R_s C} \quad (9.7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าค่าความถี่อินพุตมีค่าน้อยกว่า f_c วงจรจะมีคุณสมบัติเข้าใกล้วงจรถยายกลับเฟส ซึ่งมีค่าอัตราการขยายแรงดันดังนี้

$$\frac{V_o}{V_i} = -\frac{R_s}{R_i} \quad (9.8)$$

และเพื่อให้ได้คุณสมบัติความเป็นเชิงเส้นที่ดี ความถี่ของสัญญาณอินพุตควรมีค่าน้อยกว่าเป็น 10 เท่าของ f_c

2.12 วงจรเปรียบเทียบแรงดัน (Comparator)

วงจรเปรียบเทียบระดับแรงดัน ในที่นี้ใช้วงจรถยายของออปแอมป์ที่เป็นวงจรถยายเปิดลูป โดยปกติแรงดันไฟเลี้ยงที่ให้กับออปแอมป์จะเป็นแรงดัน $+V_{cc}$ และ $-V_{cc}$ ที่มีค่าตั้งแต่ ± 3 โวลต์ จนถึง ± 18 โวลต์ เป็นส่วนใหญ่ดังนั้นเอาต์พุตของออปแอมป์เมื่อเป็นวงจรถยายเปิดลูป จะอิมิตที่ $+V_{cc}$ หรือ $-V_{cc}$ เท่านั้น นั่นคือถ้าแรงดันที่ขาอินเวอร์ตของออปแอมป์มีค่ามากกว่าขาอนอินเวอร์ต แรงดันเอาต์พุตก็จะอิมิตอยู่ที่ $-V_{cc}$


จะเห็นว่าลักษณะของออปแอมป์ จึงเป็นวงจรถยายเปรียบเทียบที่มีค่าแรงดันเอาต์พุต $+V_{cc}$ หรือ $-V_{cc}$ ซึ่งไม่เหมาะที่จะนำไปใช้ในวงจรทางด้านดิจิทัล หรือวงจรอินเทอร์เฟซระหว่างวงจรถยายกับวงจรถยายดิจิทัล เพราะแรงดันเอาต์พุตอาจทำให้ภาควงจรถยายดิจิทัลเกิดการเสียหายได้ บริษัทผู้ผลิตไอซีจึงหันมาผลิตออปแอมป์ที่มีระดับแรงดันเอาต์พุตอยู่ที่สองระดับเช่น 0 โวลต์ กับ 5 โวลต์ เพื่อใช้กับวงจรที่ทีแอล หรือซีมอส และให้ชื่อออปแอมป์ที่ใช้งานเฉพาะอย่างนี้ว่าวงจรถยายเปรียบเทียบ

2.12.1 ไอซีวงจรถยายเปรียบเทียบ

วงจรถยายความแตกต่าง (differential amplifier) ลักษณะเป็นวงจรถยายเปิดลูป หรือไม่มีการป้อนกลับดังนั้นวงจรถยายนี้จึงมีอัตราขยายที่ค่อนข้างสูงมาก และเอาต์พุตก็จะอิมิตอยู่ที่ระดับแรงดันสองระดับ คือระดับสูงหรือต่ำ ขึ้นอยู่กับค่าแรงดันอินพุตที่ขาทั้งสอง

วงจรถยายเปรียบเทียบในอุดมคติหรือวงจรถยายออปแอมป์ในอุดมคตินั้น ควรจะมีคุณสมบัติต่อไปนี้

1. อัตราขยายแรงดันของผลต่างที่อินพุตมีค่าเป็นอนันต์
2. อัตราขยายแรงดันเมื่ออินพุตทั้งสองมีเฟสรวมหรืออยู่ในโหมคเดียวกันเป็นศูนย์
3. อินพุตอิมพีแดนซ์เป็นอนันต์
4. เอาต์พุตอิมพีแดนซ์เป็นศูนย์
5. แถบขยายทางด้านความถี่เป็นอนันต์
6. แรงดันและกระแสออฟเซตเป็นศูนย์



รูปที่ 2.12.1 แสดงวงจรเปรียบเทียบเบื้องต้น

2.12.2 อัตราขยายแรงดัน (A_{vd})

อัตราขยายแรงดันเป็นตัวบอกลถึงความไว (sensitivity) ของวงจรเปรียบเทียบ ถ้าอัตราขยายแรงดันสูง จะทำให้เอาต์พุตสวิทช์เปลี่ยนระดับได้เร็ว โดยปกติแล้ววงจรเปรียบเทียบในอุดมคติจะต้องมีอัตราขยายเป็นอนันต์ นั่นคือแรงดันเพียงเล็กน้อยที่ป้อนให้ที่อินพุตทั้งสอง จะทำให้แรงดันเอาต์พุตเปลี่ยนสถานะได้ ในทางปฏิบัติแล้วอัตราขยายแรงดันของวงจรเปรียบเทียบจะมีค่าไม่ถึงอนันต์ ดังนั้นจึงต้องมีแรงดันระดับหนึ่งที่อินพุต เพื่อจะทำให้เกิดการเปลี่ยนแปลงสถานะที่เอาต์พุต อัตราส่วนของการเปลี่ยนแปลงของแรงดันเอาต์พุตต่อการเปลี่ยนแปลงของแรงดันอินพุต คือ กำลังขยายแรงดันของวงจรเปรียบเทียบ และจากความสัมพันธ์ที่กล่าวมาเราสามารถหาค่าความไวน้อยที่สุดที่จะทำให้เกิดการเปลี่ยนแปลงสถานะของเอาต์พุต ได้ดังสมการ 2.10.2

$$\Delta V_{i/min} = \frac{\Delta V_o}{A_{vd}} \quad (2.10.2)$$

โดยที่ ΔV_o คือ ผลต่างของแรงดันสภาวะสูง (high) และสภาวะต่ำ (low) ที่เอาต์พุต โดยปกติมีค่าประมาณจาก 5 โวลต์ และ 0 โวลต์

A_{vd} คือ อัตราขยายแรงดันหรือความไวของวงจรเปรียบเทียบ

$V_{i/min}$ คือ ค่าความไวน้อยที่สุด

2.12.3 ช่วงเวลาการตอบสนอง

ช่วงเวลาการตอบสนองของวงจรเปรียบเทียบเป็นคุณสมบัติที่สำคัญมากต่อผู้ใช้ เพราะมีผลจากขนาดและอัตราการเปลี่ยนแปลงของสัญญาณอินพุต ผลจากการเปลี่ยนแปลงของสัญญาณอินพุต และเอาต์พุตหาได้จากอัตราขยายของวงจรเปรียบเทียบ โดยปกติเราจะพิจารณาผลที่ได้จากการให้สัญญาณอินพุตเป็นสัญญาณที่เปลี่ยนทันทีทันใด ในการทดลองเราทำได้โดยการให้อินพุตข้างหนึ่งต่อกับแรงดันอ้างอิงที่มีค่าสูงพอที่จะทำให้เอาต์พุตของวงจรเปรียบเทียบอ้อมตัวได้ที่ระดับแรงดันค่าต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น เมื่อผู้ดูแลเห็นเข้าไปใช้จะเขียนที่นั่นการไว้จะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าแรงดันที่เหมาะสมมีค่าประมาณ 100 มิลลิโวลต์ และมีช่วงเวลาดำเนิน (rise time) น้อยมากเมื่อเทียบกับช่วงเวลาระหว่างอินพุตกับเอาต์พุต ช่วงเวลาการตอบสนองหาได้จากช่วงเวลาเมื่ออินพุตเริ่มสวิตช์จนถึงเวลาที่เอาต์พุตมีค่าแรงดันผ่าน 1.4 โวลต์ เราจะเห็นว่าในขณะที่อินพุตเริ่มสวิตช์เปลี่ยนระดับ จะต้องใช้ค่าแรงดันส่วนหนึ่งเพิ่มเติม คือแรงดันออฟเซตที่อินพุต ดังนั้นภายใต้เงื่อนไขนี้ผลตอบสนองที่วัดได้จะไม่เป็นจริง

2.12.4 แรงดันอินพุตสูงสุด

ขีดจำกัดของแรงดันอินพุตของวงจรเปรียบเทียบมีสองชนิดด้วยกัน คือ ขีดจำกัดสูงสุดที่ไอซีทนได้ และขีดจำกัดสูงสุดที่ผู้ผลิตแนะนำให้ใช้ โดยปกติขีดจำกัดสูงสุดจะเป็นสิ่งที่บอกให้ทราบว่าถ้าเราไม่ใช้อินพุตเกินกว่าขีดจำกัดนี้ก็จะไม่ทำให้ตัวไอซีเกิดการเสียหาย ส่วนขีดจำกัดสูงสุดที่ควรใช้จะเป็นขีดจำกัดที่ผู้ผลิตแนะนำเพราะถ้าใช้ไม่ถึงขีดจำกัดนี้ ผู้ผลิตก็จะรับประกันว่าการทำงานของตัววงจรเปรียบเทียบที่ใช้เปรียบเทียบจะเป็นไปตามพารามิเตอร์ต่างๆ ที่กำหนด




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบและวงจร

3.1 การออกแบบวงจรเดลตามอดูละชันภาคส่ง - ภาครับ

ภาคส่งจะประกอบไปด้วยบล็อกโคอะแกรมของ สเต็ป เจนเนอเรเตอร์ (step generator), อินทิเกรเตอร์ (integrator), คอมพาราเตอร์ (comparator) และฟลิปฟลอปชนิดดี (D flip-flop) แสดงดังรูปที่ 3.1.1 ส่วนภาครับบล็อกโคอะแกรมจะเหมือนกับภาคส่งแตกต่างกันตรงที่ภาครับจะไม่มีวงจรคอมพาราเตอร์ แต่จะมีวงจรกรองความถี่ต่ำ (low pass filter) เพิ่มเข้ามา แสดงดังรูปที่ 3.1.2 ซึ่งแต่บล็อกโคอะแกรมจะมีวงจรดังต่อไปนี้




รูปที่ 3.1.1 แสดงบล็อกโคอะแกรมของ เดลตามอดูละชัน ภาคส่ง



รูปที่ 3.1.2 แสดงบล็อกโคอะแกรมของ เดลตา ดีมอดูละชัน ภาครับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.1 วงจรสแต็ป เจนเนอเรเตอร์ (step generator)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.1.3 แสดงวงจรสแต็ป เจนเนอเรเตอร์ (step generator)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 วงจร อินทิเกรเตอร์ (integrator)




รูปที่ 3.1.4 แสดงวงจรอินทิเกรเตอร์ (integrator)

3.1.3 วงจรคอมพาราเตอร์ (comparator) และฟลิปฟล็อปชนิดดี (D flip-flop)



รูปที่ 3.1.5 แสดงวงจรคอมพาราเตอร์ (comparator) และฟลิปฟล็อปชนิดดี (D flip-flop)

3.1.4 วงจรริงเคานเตอร์ (ring counter)




รูปที่ 3.1.6 แสดงวงจรริงเคานเตอร์ (ring counter)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 การออกแบบวงจรอะแดปทีปเดลตามอดูละชัน ภาคส่ง - ภาครับ

ภาคส่งจะประกอบไปด้วยบล็อกโคอะแกรมเหมือนกับภาคส่งของวงจรเดลตามอดูละชัน โดยที่วงจรอะแดปทีปเดลตามอดูละชันภาคส่ง จะมีวงจรริงเคาเตอร์ (ring counter) เพิ่มเข้ามา ซึ่งจะใช้ปรับการทำงานของวงจรสเต็ป เจเนอเรเตอร์ (step generator) ให้มีการทำงานอย่างอัตโนมัติ (Auto) แสดงดังรูปที่ 3.2.1 ส่วนภาครับบล็อกโคอะแกรมจะเหมือนกับภาคส่งแตกต่างกันตรงที่ภาครับจะไม่มีวงจรรีคอมพาราเตอร์ แต่จะมีวงจรกรองความถี่ต่ำ (low pass filter) เพิ่มเข้ามา แสดงดังรูปที่ 3.2.2 ซึ่งแต่ละบล็อกโคอะแกรมจะมีวงจรดังต่อไปนี้




รูปที่ 3.2.1 แสดงบล็อกโคอะแกรมของ อะแดปทีป เดลตามอดูละชัน ภาคส่ง




รูปที่ 3.2.2 แสดงบล็อกโคอะแกรมของ อะแดปทีป เดลตา คิมอดูละชัน ภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามรูปที่ 3.3.2 แสดงวงจรรวมทางภาคส่ง (ต่อ) เอกสารทุกครั้งที่มีการนำไปใช้

3.4 การออกแบบวงจรรวมทางภาครีบ ของวงจรเจตตา ดิมอดูเลชัน และอะแดปทีปเดลดิมอดูเลชัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูผู้ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.4.1 แสดงวงจรรวมทางภาครีบ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การออกแบบวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ธ อันดับสี่



รูปที่ 3.5.1 แสดงวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ธ อันดับสี่

ขั้นตอนการออกแบบ

เริ่มจากกำหนด $f_c = 4 \text{ KHz}$, $n = 4$ และแบบของวงจรกรองความถี่ที่เราต้องการ ในที่นี้จะใช้วงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ธ อันดับสี่ เมื่อได้วงจรถามต้องการแล้วจะมีขั้นตอนในการออกแบบดังต่อไปนี้

- 1.) เลือกค่าตัวเก็บประจุ $C = 0.01$ ไมโครฟารัด ที่จะใช้งาน จะได้ค่า $K = 2.5$ โดยใช้กราฟที่ 1, 2, 3 เช่นเดียวกับกรณีของวงจรกรองความถี่อันดับที่สอง
- 2.) ใช้ค่า K ที่อ่านได้จากกราฟที่ 1 หากค่าตัวอุปกรณ์ประเภทอื่นๆ ที่ใช้ในวงจร จำพวกตัวต้านทานและตัวเก็บประจุ โดยเลือกใช้กราฟที่ 4, 5, 6 สำหรับวงจรกรองความถี่
- 3.) จากข้อที่ 2 เลือกค่าตัวต้านทานที่ใช้งานจริงให้ใกล้เคียงค่าที่อ่านได้จากกราฟมากที่สุด (โดยเทียบใช้ค่ามาตรฐานที่ใกล้เคียงมากที่สุด) โดยเลือกใช้ไอซีออปแอมป์ เบอร์ LF 351 และค่าอัตราขยายวงรอบเปิดของออปแอมป์ที่ใช้ควรจะมีค่าน้อยกว่า 50 เท่าของราคาสองของอัตราขยายวงรอบกรองความถี่

R1	=	5.1	กิโลโอห์ม
R2	=	3.0	กิโลโอห์ม
R3, R4	=	16.0	กิโลโอห์ม
R5	=	2.2	กิโลโอห์ม
R6	=	7.5	กิโลโอห์ม
R7, R8	=	19.0	กิโลโอห์ม
C1 = C	=	0.1	ไมโครฟารัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อเสนอแนะ

กราฟที่ใช้งานนี้ออกแบบมาให้ใช้ค่าตัวเก็บประจุที่เป็นมาตรฐานจำนวน 35 ค่าด้วยกัน ส่วนค่าตัวเก็บประจุค่าอื่นที่เป็นกลาง มอ์ยบนสันกราฟแสดงค่าตัวเก็บประจุสั้นโคสั้นหนึ่งสามารถหาได้โดยการใช้ Intelpolation บนกราฟ (บนกราฟระหว่างความถี่ที่ต้องการกับค่า K พารามิเตอร์)


ถ้าออปแอมป์ที่ซึ่มีความอินพุตต่ำ (น้อยกว่า 250 K) ค่า K ที่ควรใช้จะอยู่ในช่วง 1 ถึง 10 จะได้ผลของวงจรที่ดีที่สุด สำหรับค่าความต้านทานอินพุตที่สูงกว่า (เช่น 1 M) ค่า K สามารถขึ้นไปได้ถึง 25 และกรณีใช้ตัวอุปกรณ์ออปแอมป์ซึ่งมีเฟ็ท (Fet) เป็นภาคอินพุต สามารถใช้ค่า K ขึ้นไปได้ถึง 100

ค่า R3 และ R4 ที่อ่านได้จากกราฟ ใช้ปรับค่าดีซี ออฟเซ็ท (DC offset) ของออปแอมป์ให้ที่ค่าน้อยที่สุด ถ้าต้องการใช้ค่าของ R3 และ R4 อื่นใดนอกเหนือจากเส้นกราฟที่มีอยู่ ก็สามารถเลือกใช้ได้แต่ต้องเลือกใช้อัตราส่วน R4/R3 เท่ากันกับค่าเดิมที่อ่านได้จากกราฟ ค่าตัวต้านทานมาตรฐานที่มีค่าผิดพลาด 5% นี้ให้ผลของวงจรที่ดีพอควร แต่ถ้าต้องการผลของวงจรที่ดีที่สุด ต้องเลือกใช้ตัวต้านทานที่มีความถูกต้องสูงและมีความใกล้เคียงกับค่าที่อ่านได้จากกราฟมากที่สุด โดยเฉพาะที่ค่าอัตราขยายสูงๆ จะต้องคำนึงถึงเรื่องนี้มากที่สุด

ส่วน R7 และ R8 เหมือนกับข้อเสนอแนะของ R3 และ R4 ทุกประการ




รูปที่ 3.5.2 กราฟแสดงวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ธ อันดับทีสี่



รูปที่ 3.5.3 กราฟแสดงวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ธ อันดับที่สองและสี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5.4 กราฟแสดงวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ทซ์ อันดับที่สองและ
อันดับที่สี่ โดยทำเป็น dB $[20 * \log(V_o/V_i)]$

หมายเหตุ

กราฟทั้ง 3 กราฟ ที่ได้เป็นการหาผลตอบสนองของวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ทซ์
อันดับที่สองและ อันดับี่สี่ โดยใช้โปรแกรม Pspice ในการจำลองการทำงาน (Simulate)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองวงจรเคลตามอดูละชัน ภาคส่ง

4.1.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ พร้อมทั้งต่อกราวด์ (Ground) ให้แก่วงจร

4.1.2 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 500 Hz มีแอมพลิจูด (Amplitude) ไม่เกิน $1V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 1 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ ช่อง 2 เทียบกับสัญญาณคล็อก 20 KHz ที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูละชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.1

4.1.3 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ ช่อง 2 เทียบกับสัญญาณคล็อก 32 KHz ที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูละชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.2

4.1.4 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ ช่อง 2 เทียบกับสัญญาณคล็อก 64 KHz ที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูละชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.3


4.1.5 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ ช่อง 2 เทียบกับสัญญาณคล็อก 64 KHz ที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูละชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.4

4.1.6 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ ช่อง 2 เทียบกับสัญญาณคล็อก 64 KHz ที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูละชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.5


4.1.7 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 3KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ช่อง2 เทียบกับสัญญาณคล็อก128 KHz ที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูเลชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.6

4.1.8 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 3.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ช่อง2 เทียบกับสัญญาณคล็อก128 KHz ที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูเลชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.7

4.1.9 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 4KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ที่ช่อง2 เทียบกับสัญญาณคล็อก128 KHz ที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุทของภาคส่งซึ่งเป็นสัญญาณดิจิทัล ซึ่งก็คือสัญญาณเคลตา มอดูเลชัน นั้นเอง ผลการทดลองแสดงดังรูปที่ 4.1.8




รูปที่ 4.1.1 แสดงสัญญาณอนาล็อกอินพุต 500Hz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน




รูปที่ 4.1.2 แสดงสัญญาณอนาล็อกอินพุต 1kHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1.3 แสดงสัญญาณอนาล็อกอินพุต 1.5KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน




รูปที่ 4.1.4 แสดงสัญญาณอนาล็อกอินพุต 2KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1.5 แสดงสัญญาณอนาล็อกอินพุต 2.5KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน



รูปที่ 4.1.6 แสดงสัญญาณอนาล็อกอินพุต 3KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเคลตา มอดูเลชัน



รูปที่ 4.1.7 แสดงสัญญาณอนาล็อกอินพุต 3.5 KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเดลตา มอดูเลชัน



รูปที่ 4.1.8 แสดงสัญญาณอนาล็อกอินพุต 4KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณคล็อก และเทียบกับสัญญาณเดลตา มอดูเลชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลองวงจรเคลตามอดูเลชัน ภาครับ

4.2.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ พร้อมทั้งต่อกราวด์ (Ground) ให้แก่วงจร

4.2.2 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 500 Hz มีแอมพลิจูด (Amplitude) ไม่เกิน $1V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 1 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง 2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) ผลการทดลองแสดงดังรูปที่ 4.2.1

4.2.3 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง 2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) ผลการทดลองแสดงดังรูปที่ 4.2.2

4.2.4 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง 2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) ผลการทดลองแสดงดังรูปที่ 4.2.3

4.2.5 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง 2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) ผลการทดลองแสดงดังรูปที่ 4.2.4


4.2.6 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง 1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง 2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง 3 และที่ ช่อง 4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) ผลการทดลองแสดงดังรูปที่ 4.2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2.7 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 3KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF) ผลการทดลองแสดงดังรูปที่ 4.2.6

4.2.8 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 3.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF) ผลการทดลองแสดงดังรูปที่ 4.2.7


4.2.9 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 4KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณอินทิเกรเตอร์ ของภาคส่ง ที่ ช่อง2 เทียบกับสัญญาณเอาต์พุทของภาคส่ง ซึ่งก็คือสัญญาณเคลตา มอดูเลชันที่ถูกส่งมาที่ภาครับที่ ช่อง3 และที่ ช่อง4 จะวัดสัญญาณเอาต์พุท ของภาครับ ซึ่งก็คือสัญญาณอินทิเกรเตอร์ โดยเอาต์พุทที่ภาครับจะเป็นสัญญาณที่ยังไม่ได้ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF) ผลการทดลองแสดงดังรูปที่ 4.2.8




รูปที่ 4.2.1 แสดงสัญญาณอนาล็อกอินพุต 500Hz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ



รูปที่ 4.2.2 แสดงสัญญาณอนาล็อกอินพุต 1KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ




รูปที่ 4.2.3 แสดงสัญญาณอนาล็อกอินพุต 1.5KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ




รูปที่ 4.2.4 แสดงสัญญาณอนาล็อกอินพุต 2KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.5 แสดงสัญญาณอนาล็อกอินพุต 2.5KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์


เทียบกับสัญญาณเดลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ




รูปที่ 4.2.6 แสดงสัญญาณอนาล็อกอินพุต 3KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์

เทียบกับสัญญาณเดลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2.7 แสดงสัญญาณอนาล็อกอินพุต 3.5KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ



รูปที่ 4.2.8 แสดงสัญญาณอนาล็อกอินพุต 4KHz เทียบกับเอาต์พุตของอินทิเกรเตอร์ เทียบกับสัญญาณเคลตา มอดูเลชัน และเทียบกับเอาต์พุตของอินทิเกรเตอร์ของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การทดลองวงจรเคลตามอูเลชัน ทางภาคส่ง - ภาครับ

4.3.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ พร้อมทั้งต่อกราวด์ (Ground) ให้แก่วงจร

4.3.2 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 500 Hz มีแอมพลิจูด (Amplitude) ไม่เกิน $1V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 1 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง 1 เทียบกับสัญญาณเอาต์พุทของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ที่ ช่อง 2 และวัดสัญญาณ เอาต์พุทของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.1

4.3.3 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง 1 เทียบกับสัญญาณเอาต์พุทของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ที่ ช่อง 2 และวัดสัญญาณ เอาต์พุทของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.2

4.3.4 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $2V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 2 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง 1 เทียบกับสัญญาณเอาต์พุทของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ที่ ช่อง 2 และวัดสัญญาณ เอาต์พุทของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.3


4.3.5 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง 1 เทียบกับสัญญาณเอาต์พุทของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ที่ ช่อง 2 และวัดสัญญาณ เอาต์พุทของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.4


4.3.6 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $4V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 3 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง 1 เทียบกับสัญญาณเอาต์พุทของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ที่ ช่อง 2 และวัดสัญญาณ เอาต์พุทของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.5

4.3.7 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 3KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาครีบก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) ที่ ช่อง2 และวัดสัญญาณ เอาต์พุทของภาครีบที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.6


4.3.8 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 4KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาครีบก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) ที่ ช่อง2 และวัดสัญญาณ เอาต์พุทของภาครีบที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.7

4.3.9 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ที่สเต็ป 4 และวัดสัญญาณอนาล็อกอินพุท ที่ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาครีบก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) ที่ ช่อง2 และวัดสัญญาณ เอาต์พุทของภาครีบที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.3.4






รูปที่ 4.3.1 แสดงสัญญาณอนาล็อกอินพุต 500Hz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว




รูปที่ 4.3.2 แสดงสัญญาณอนาล็อกอินพุต 1KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3.3 แสดงสัญญาณอนาล็อกอินพุต 1.5KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว




รูปที่ 4.3.4 แสดงสัญญาณอนาล็อกอินพุต 2KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3.5 แสดงสัญญาณนาฬิกาอินพุต 2.5 KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว




รูปที่ 4.3.6 แสดงสัญญาณนาฬิกาอินพุต 3 KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน (LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน (LPF) แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3.7 แสดงสัญญาณอนาล็อกอินพุต 4KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว



รูปที่ 4.3.8 แสดงสัญญาณอนาล็อกอินพุต 5KHz เทียบกับเอาต์พุตของภาครับก่อนเข้าวงจรกรองความถี่ต่ำผ่าน(LPF) และเทียบกับเอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 การทดลองวงจรอะแดปทีฟเฟลตามอดูเลชัน ทางภาคส่ง - ภาครับ

4.4.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ พ่วงทั้งต่อกราวด์ (Ground) ให้แก่วงจร

4.4.2 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบออโต้ (Auto) กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟลตามอดูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุทของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุทของภาครับ ที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.2

4.4.3 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 1.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบออโต้ (Auto) กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟลตามอดูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุทของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุทของภาครับ ที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.2


4.4.4 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบออโต้ (Auto) กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟลตามอดูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุทของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุทของภาครับ ที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.3

4.4.5 ป้อนสัญญาณอนาล็อกอินพุท ความถี่ 2.5KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบออโต้ (Auto) กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟลตามอดูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุท ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุทของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุทของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุทของภาครับ ที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.4


4.4.6 ป้อนสัญญาณอนาล็อกอินพุต ความถี่ 3KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบอัตโนมัติ กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟดแบคตามอคูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุต ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุตของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุตของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.5

4.4.7 ป้อนสัญญาณอนาล็อกอินพุต ความถี่ 3KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ เพิ่มสัญญาณนาฬิกา(Clock) จาก 64 KHz เป็น 128 KHz ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบอัตโนมัติ กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟดแบคตามอคูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุต ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุตของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุตของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.6


4.4.8 ป้อนสัญญาณอนาล็อกอินพุต ความถี่ 6KHz มีแอมพลิจูด (Amplitude) ไม่เกิน $8V_{p-p}$ ใช้สัญญาณนาฬิกา(Clock) ที่ 128 KHz ใช้สเต็ป เจนเนอเรเตอร์ (Step Generator) ทำงานแบบอัตโนมัติ กล่าวคือวงจรทำงานแบบ อะแดปทีฟเฟดแบคตามอคูเลชัน (Adaptive Deltamodulation) และวัดสัญญาณอนาล็อกอินพุต ที่ ช่อง1 เทียบกับสัญญาณเอาต์พุตของภาคส่งซึ่งสัญญาณนี้จะเป็นสัญญาณอินพุตของภาครับ ที่ ช่อง2 เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ ที่ช่อง 3 และวัดสัญญาณ เอาต์พุตของภาครับที่ผ่านวงจรกรองความถี่ต่ำผ่าน(LPF)แล้ว ที่ช่อง 4 ผลการทดลองแสดงดังรูปที่ 4.4.6




รูปที่ 4.4.1 แสดงสัญญาณอนาล็อกอินพุต 1KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว



รูปที่ 4.4.2 แสดงสัญญาณอนาล็อกอินพุต 1.5KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว




รูปที่ 4.4.3 แสดงสัญญาณอนาล็อกอินพุต 2KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว




รูปที่ 4.4.4 แสดงสัญญาณอนาล็อกอินพุต 2.5KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4.5 แสดงสัญญาณอนาล็อกอินพุต 3KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว



รูปที่ 4.4.6 แสดงสัญญาณอนาล็อกอินพุต 3KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4.7 แสดงสัญญาณอนาล็อกอินพุต 6KHz เทียบกับเอาต์พุตของภาคส่ง เทียบกับสัญญาณอินทิเกรเตอร์ของภาครับ และสัญญาณเอาต์พุตที่ภาครับที่ผ่านวงจร LPF แล้ว ในรูปนี้จะแสดงสภาวะโอเวอร์โหดของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป

จากการทดลอง ทางด้านภาคส่ง สามารถเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลได้ด้วยเทคนิคเดลตามอดูเลชัน กล่าวคือ ในการส่งสัญญาณข้อมูลนั้นจะถูกนำไปเปรียบเทียบกับสัญญาณประมาณ ที่วงจรถอมพาราเตอร์ ถ้าสัญญาณข้อมูลมากกว่าสัญญาณประมาณเอาต์พุทของ DM จะมีค่าเป็น +1 และในทางกลับกันถ้าสัญญาณข้อมูลน้อยกว่าสัญญาณประมาณเอาต์พุทของ DM จะมีค่าเป็น -1 โดยที่สัญญาณประมาณนี้จะเป็ยสัญญาณที่เกิดก่อนสัญญาณข้อมูล 1 แซมปลิง ซึ่งจากผลการทดลองที่ได้เอาต์พุทของ DM จะเป็ยสัญญาณดิจิทัลมีค่าเป็น 1 กับ -1 ส่วนทางภาครับ จะรับสัญญาณ DM มาจากทางภาคส่ง แล้วทำการดีมอดูเลทสัญญาณ DM ทำได้โดยการอินทิเกรทสัญญาณ DM เพื่อที่จะได้สัญญาณประมาณ $\hat{A}(t)$ ออกมาแล้วทำการส่งผ่านไปยังวงจรฟิลเตอร์แบบ วงจรรองความถี่ต่ำผ่าน(LPF) เพื่อตัดค่าที่เป็นสัญญาณประมาณการ ของ $\hat{A}(t)$ ออกไป ซึ่งสัญญาณที่ได้ ณ จุดนี้ จะเป็ยสัญญาณอนาล็อกเหมือนกับทางภาคส่ง เพื่อให้การสร้างสัญญาณทางด้านรับมีความถูกต้องแม่นยำขนาดของสตั๊ปจะต้องมีขนาดเล็ก ซึ่งทำได้โดยการให้อัตราการแซมปลิงเร็วขึ้น เพื่อป้องกันปัญหาเรื่อง *Slop Overload*

ระบบเดลตามอดูเลชันที่กล่าวมาทั้งหมดนั้นมีข้อเสยที่เด่นชัด คือ ปัญหาในเรื่องช่วงไดนามิกของแอมพลิจูดต่ำมาก เพราะผลจากค่า Threshold และค่า Slop Overload ซึ่งการแก้ปัญหาทำได้โดยพัฒนาระบบเดลตามอดูเลชันให้เป็นแบบ อะแดปทีฟ เดลตามอดูเลชัน (Adaptive Deltamodulation) ซึ่งมีหลักการทํางาน คือ ขนาดของสตั๊ปจะเปลี่ยนแปลงตามขนาดของแอมพลิจูดของสัญญาณอนาล็อก $A(t)$ จากการทดลองที่ผ่านมา พบว่าเมื่อขนาดของแอมพลิจูดของสัญญาณอนาล็อก $A(t)$ เพิ่มขึ้นอย่างรวดเร็ว ก็จะทำให้เกิด Slop Overload ขึ้น ถ้าเราให้วงจรทํางานแบบอะแดปทีฟ เดลตามอดูเลชันขนาดของสตั๊ปจะมีขนาดโตขึ้นอย่างอัตโนมัติ เพื่อที่จะตามแอมพลิจูดของสัญญาณอนาล็อกทัน ปัญหาเรื่อง Slop Overload ก็จะหมดไป และในทางกลับกันถ้าขนาดของแอมพลิจูดของสัญญาณอนาล็อก $A(t)$ มีการเปลี่ยนแปลงน้อย คือ Slope มีค่าต่ำ การทํางานแบบอะแดปทีฟ เดลตามอดูเลชัน ก็จะทำการลดขนาดของสตั๊ปให้มีขนาดเล็กลงก็จะทำให้ค่า Threshold ลดลงด้วย ซึ่งผลที่ตามมาคือ สัญญาณรบกวนที่เกิดจากการควอนไทซ์ก็จะลดลงด้วยเช่นกัน


ผลอีกอย่างที่เกิดขึ้นคือ การต่อวงจรลงบนแผ่นปริ้น การเชื่อมระหว่างกัน เป็ยต้นเหตุประการหนึ่งของการรบกวน วิธีแก้ไข คือ ควรลากเส้นเชื่อมระหว่างจุดให้สั้นที่สุด และน้อยที่สุด และจะต้องต่อกราวด์(Ground)ให้เป็นระบบ ต่อกราวด์ถึงกันทุกจุดและควรจะใช้กราวด์เดียวกันทั้งวงจร พยายามจัดวางอุปกรณ์ให้แลดูง่ายเพื่อความสะดวกต่อการตรวจสอบ

หนังสืออ้างอิง

- [1] มนต์ สัจวรศิลป์,สมเกียรติ สุขเกษ, "ทฤษฎี และการออกแบบวงจรพัลส์," กรุงเทพฯ, อิเล็กทรอนิกส์เวิลด์,2524
- [2] ยืน ภู่วรรณ,"เทคนิคการประยุกต์ และการใช้งานลิเนียร์ไอซี เล่ม 1,"กรุงเทพฯ, ซีเอ็ดยูเคชั่น,2521
- [3] ยืน ภู่วรรณ,"ทฤษฎี และการใช้งานอิเล็กทรอนิกส์ เล่ม 2,"กรุงเทพฯ, ซีเอ็ดยูเคชั่น,2521
- [4] ยืน ภู่วรรณ,"ทฤษฎี และการใช้งานอิเล็กทรอนิกส์ เล่ม 3," กรุงเทพฯ, ซีเอ็ดยูเคชั่น,2521
- [4] อรรถสิทธิ์ หล้าสกุล,"Digital Signal Processing," กรุงเทพฯ, แผนกตำรา คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง,2543
- [5] Van Valkenburg , "Analog Filter Design,"U.S.A. , Holt, Rinchart and Winston,1982
- [6] Herbert Taub , Donald L. Schilling , "Printciple of Communication System," U.S.A. , McGraw – Hill Kogakusha,Ltd.1984
- [7] DOUGLAS V. HAL, "DIGITAL CIRCUIT AND SYSTEM," MCCGRAW – HILL PUBLISHING COMPANY, P.237 – P.342,1989




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Delta & Adaptive Delta Modulation Circuit Transmission


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Delta & Adaptive Delta Modulation Circuit Receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Title	Number	Revision
Size	A3	
Date	20-04-2022	Sheet of
File	C:\MY2K5\71DELTA\71D.DPJ	Draw By




Delta & Adaptive Delta Modulation Circuit Receiver(2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TOP OVERLAY

Delta Modulation System Experimental
Information Engineering 45



เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนสำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TOP LAYER



PreProduction Report

MATERIAL: FR1 Type: DL BTL
Schematic: X Top Bottom
Overlay: Top Bottom
FN: Insl. BCL BOUf

Original	Production	Finished (Approved)
27	27	26
28	28	28
29	29	29
30	30	30
31	31	31
32	32	32
33	33	33
34	34	34
35	35	35
36	36	36
37	37	37
38	38	38
39	39	39
40	40	40
41	41	41
42	42	42
43	43	43
44	44	44
45	45	45
46	46	46
47	47	47
48	48	48
49	49	49
50	50	50
51	51	51
52	52	52
53	53	53
54	54	54
55	55	55
56	56	56
57	57	57
58	58	58
59	59	59
60	60	60
61	61	61
62	62	62
63	63	63
64	64	64
65	65	65
66	66	66
67	67	67
68	68	68
69	69	69
70	70	70
71	71	71
72	72	72
73	73	73
74	74	74
75	75	75
76	76	76
77	77	77
78	78	78
79	79	79
80	80	80
81	81	81
82	82	82
83	83	83
84	84	84
85	85	85
86	86	86
87	87	87
88	88	88
89	89	89
90	90	90
91	91	91
92	92	92
93	93	93
94	94	94
95	95	95
96	96	96
97	97	97
98	98	98
99	99	99
100	100	100


Drill Size

Prepared By: THIRAVANT

Approved By:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาตจากเจ้าของลิขสิทธิ์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ROYAL MOTOR



เอกสารนี้


ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกกฎหมายหมดแปลงเนื้อหา และต้องขออนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

ยชน์ด้านการค้า




K parameter versus frequency.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




CUTOFF FREQUENCY, f_c (Hz)
K parameter versus frequency.




CUTOFF FREQUENCY, f_c (Hz)
K parameter versus frequency.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fourth-order low-pass Butterworth filter.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



K PARAMETER
Fourth-order low-pass Butterworth filter.



Fourth-order low-pass Butterworth filter.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4013BC Dual D-Type Flip-Flop

General Description

The CD4013B dual D-type flip-flop is a monolithic complementary MOS (CMOS) integrated circuit constructed with N- and P-channel enhancement mode transistors. Each flip-flop has independent data, set, reset, and clock inputs and "Q" and "Q̄" outputs. These devices can be used for shift register applications, and by connecting "Q" output to the data input, for counter and toggle applications. The logic level present at the "D" input is transferred to the Q output during the positive-going transition of the clock pulse. Setting or resetting is independent of the clock and is accomplished by a high level on the set or reset line respectively.

Features

- Wide supply voltage range: 3.0V to 15V
- High noise immunity: 0.45 V_{DD} (typ.)
- Low power TTL fan out of 2 driving 74LS compatibility: or 1 driving 74LS

Applications


- Automotive
- Data terminals
- Instrumentation
- Medical electronics
- Alarm system
- Industrial electronics
- Remote metering
- Computers

Ordering Code:

Order Number	Package Number	Package Description
CD4013BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4013BCSJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4013BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram




Top View

Truth Table


CL (Note 1)	D	R	S	Q	Q̄
0	0	0	0	0	1
1	0	0	0	1	0
~	x	0	0	Q	Q̄
x	x	1	0	0	1
x	x	0	1	1	0
x	x	1	1	1	1

No Change
x = Don't Care Case
Note 1: Level Change

Schematic Diagrams



Logic Diagram



ALL P-SUBSTRATES () CONNECTED TO V_{DD}
 ALL N-SUBSTRATES () CONNECTED TO V_{SS}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 2)

(Note 3)

DC Supply Voltage (V_{DD})	-0.5 V_{DC} to +18 V_{DC}
Input Voltage (V_{IN})	-0.5 V_{DC} to V_{DD} +0.5 V_{DC}
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	260°C

Recommended Operating Conditions (Note 3)

DC Supply Voltage (V_{DD})	-3 V_{DC} to +15 V_{DC}
Input Voltage (V_{IN})	0 V_{DC} to V_{DD} V_{DC}
Operating Temperature Range (T_A)	-55°C to -125°C

Note 2: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to imply that the devices should be operated at these limits. The tables of "Recommended Operating Conditions" and "Electrical Characteristics" provide conditions for actual device operation.

Note 3: V_{SS} = 0V unless otherwise specified.

DC Electrical Characteristics (Note 3)


Symbol	Parameter	Conditions	-55°C		+25°C		-125°C		Units
			Min	Max	Min	Typ	Max	Min	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V, V_{IN} = V_{DD}$ or V_{SS}		1.0			1.0	30	μA
		$V_{DD} = 10V, V_{IN} = V_{DD}$ or V_{SS}		2.0		2.0	60		
		$V_{DD} = 15V, V_{IN} = V_{DD}$ or V_{SS}		4.0		4.0	120		
V_{OL}	LOW Level Output Voltage	$ I_{OL} < 1.0 \mu A$							V
		$V_{DD} = 5V$		0.05		0.05	0.05		
		$V_{DD} = 10V$ $V_{DD} = 15V$		0.05		0.05	0.05		
V_{OH}	HIGH Level Output Voltage	$ I_{OL} < 1.0 \mu A$							V
		$V_{DD} = 5V$	4.95		4.95		4.95		
		$V_{DD} = 10V$ $V_{DD} = 15V$	9.95		9.95		9.95		
V_L	LOW Level Input Voltage	$ I_{OL} < 1.0 \mu A$							V
		$V_{DD} = 5V, V_O = 0.5V$ or 4.5V		1.5		1.5	1.5		
		$V_{DD} = 10V, V_O = 1.0V$ or 9.0V $V_{DD} = 15V, V_O = 1.5V$ or 13.5V		3.0		3.0	3.0		
V_H	HIGH Level Input Voltage	$ I_{OL} < 1.0 \mu A$							V
		$V_{DD} = 5V, V_O = 0.5V$ or 4.5V	3.5		3.5		3.5		
		$V_{DD} = 10V, V_O = 1.0V$ or 9.0V $V_{DD} = 15V, V_O = 1.5V$ or 13.5V	7.0		7.0		7.0		
I_{OL}	LOW Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 0.4V$	0.64		0.51	0.88	0.36	mA	
		$V_{DD} = 10V, V_O = 0.5V$	1.6		1.3	2.25	0.9		
		$V_{DD} = 15V, V_O = 1.5V$	4.2		3.4	8.8	2.4		
I_{OH}	HIGH Level Output Current (Note 4)	$V_{DD} = 5V, V_O = 4.6V$	-0.64		-0.51	-0.88	-0.36	mA	
		$V_{DD} = 10V, V_O = 9.5V$	-1.6		-1.3	-2.25	-0.9		
		$V_{DD} = 15V, V_O = 13.5V$	-4.2		-3.4	-8.8	-2.4		
I_{IN}	Input Current	$V_{DD} = 15V, V_{IN} = 0V$	-0.1		10^{-5}	-0.1	-1.0	μA	
		$V_{DD} = 15V, V_{IN} = 15V$	0.1		10^{-5}	0.1	1.0		

Note 4: I_{OH} and I_{OL} are measured one output at a time.


AC Electrical Characteristics (Note 5) $T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\Omega$, unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CLOCK OPERATION						
t_{PHL} , t_{PLH}	Propagation Delay Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		200 80 65	350 160 120	ns
t_{THL} , t_{TLH}	Transition Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		100 50 40	200 100 80	ns
t_{WL} , t_{WH}	Minimum Clock Pulse Width	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		100 40 32	200 80 65	ns
t_{RCL} , t_{FCL}	Maximum Clock Rise and Fall Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$			15 10 5	μs
t_{SU}	Minimum Set-Up Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		20 15 12	40 30 25	ns
f_{CL}	Maximum Clock Frequency	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	2.5 6.2 7.6	5 12.5 15.5		MHz
SET AND RESET OPERATION						
$t_{PHL(R)}$ $t_{PLH(S)}$	Propagation Delay Time	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		150 65 45	300 130 90	ns
$t_{WH(R)}$ $t_{WH(S)}$	Minimum Set and Reset Pulse Width	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		90 40 25	180 80 50	ns
C_{IN}	Average Input Capacitance	Any Input		5	7.5	pF

Note 5: AC Parameters are guaranteed by DC correlated testing.

Switching Time Waveforms

CD4013 ONE-SHOT AND LATCH CIRCUITS



DRAWN BY: DAVE JOHNSON

DAVID JOHNSON AND ASSOCIATES
D-FLIP/FLOP ONE-SHOT AND LATCHED CIRCUITS

Size	Document Number	Rev
A	4013CIR.DSN	A
Date	Saturday, June 17, 2000	Sheet
		1 of 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4017BC • CD4022BC

Decade Counter/Divider with 10 Decoded Outputs • Divide-by-8 Counter/Divider with 8 Decoded Outputs

General Description

The CD4017BC is a 5-stage divide-by-10 Johnson counter with 10 decoded outputs and a carry out bit.

The CD4022BC is a 4-stage divide-by-8 Johnson counter with 8 decoded outputs and a carry-out bit.

These counters are cleared to their zero count by a logical "1" on their reset line. These counters are advanced on the positive edge of the clock signal when the clock enable signal is in the logical "0" state.

The configuration of the CD4017BC and CD4022BC permits medium speed operation and assures a hazard free counting sequence. The 10/8 decoded outputs are normally in the logical "0" state and go to the logical "1" state only at their respective time slot. Each decoded output remains high for 1 full clock cycle. The carry-out signal completes a full cycle for every 10/8 clock input cycles and is used as a ripple carry signal to any succeeding stages.

Features

- Wide supply voltage range: 3.0V to 15V
- High noise immunity: $0.45 V_{DD}$ (typ.)
- Low power Fan out of 2 driving 74L TTL compatibility: or 1 driving 74LS
- Medium speed operation: 5.0 MHz (typ.) with 10V V_{DD}
- Low power: 10 μ W (typ.)
- Fully static operation

Applications



- Automotive
- Instrumentation
- Medical electronics
- Alarm systems
- Industrial electronics
- Remote metering

Ordering Code:


Order Number	Package Number	Package Description
CD4017BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4017BCSJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4017BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
CD4022BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4022BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagrams



Logic Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

(Note 2)

DC Supply Voltage (V_{DD})	-0.5 V_{DC} to +18 V_{DC}
Input Voltage (V_{IN})	-0.5 V_{DC} to V_{DD} +0.5 V_{DC}
Storage Temperature (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	260°C

Recommended Operating Conditions (Note 2)

DC Supply Voltage (V_{DD})	+3 V_{DC} to +15 V_{DC}
Input Voltage (V_{IN})	0 to V_{DD} V_{DC}
Operating Temperature Range (T_A)	-55°C to +125°C

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: V_{SS} = 0V unless otherwise specified.

DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°C			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DQ}	Quiescent Device Current	$V_{DD} = 5V$		5	0.3	5		15	μA	
		$V_{DD} = 10V$		10	0.5	10		300		
		$V_{DD} = 15V$		20	1.0	20		600		
V_{OL}	LOW Level Output Voltage	$ I_O < 1.0 \mu A$							V	
		$V_{DD} = 5V$		0.05	0	0.05		0.05		
		$V_{DD} = 10V$		0.05	0	0.05		0.05		
V_{OH}	HIGH Level Output Voltage	$ I_O < 1.0 \mu A$							V	
		$V_{DC} = 5V$	4.95	4.95	5		4.95			
		$V_{DC} = 10V$	9.95	9.95	10		9.95			
V_{IL}	LOW Level Input Voltage	$ I_O < 1.0 \mu A$							V	
		$V_{DD} = 5V, V_O = 0.5V$ or $4.5V$		1.5		1.5		1.5		
		$V_{DD} = 10V, V_O = 1.0V$ or $9.0V$		3.0		3.0		3.0		
V_{IH}	HIGH Level Input Voltage	$ I_O < 1.0 \mu A$							V	
		$V_{DD} = 5V, V_O = 0.5V$ or $4.5V$	3.5	3.5			3.5			
		$V_{DD} = 10V, V_O = 1.0V$ or $9.0V$	7.0	7.0			7.0			
I_{OL}	LOW Level Output Current (Note 3)	$V_{DD} = 5V, V_O = 0.4V$	0.64	0.51	0.88		0.36		mA	
		$V_{DD} = 10V, V_O = 0.5V$	1.6	1.3	2.25		0.9			
		$V_{DD} = 15V, V_O = 1.5V$	4.2	3.4	8.8		2.4			
I_{OH}	HIGH Level Output Current (Note 3)	$V_{DD} = 5V, V_O = 4.6V$	-0.25	-0.2	-0.36		-0.14		mA	
		$V_{DD} = 10V, V_O = 9.5V$	-0.62	-0.5	-0.9		-0.35			
		$V_{DD} = 15V, V_O = 13.5V$	-1.8	-1.5	-3.5		-1.1			
I_{IN}	Input Current	$V_{DD} = 15V, V_{IN} = 0V$		-0.1	-10^{-5}	-0.1		-1.0	μA	
		$V_{DD} = 15V, V_{IN} = 15V$		0.1	10^{-5}	0.1		1.0		

Note 3: I_{OL} or I_{OH} are tested one output at a time.

AC Electrical Characteristics (Note 4)

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}$, t_{CL} and $t_{\text{CL}} = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CLOCK OPERATION						
t_{PHL} , t_{PLH}	Propagation Delay Time Carry Out Line	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		415 160 130	800 320 250	ns
	Carry Out Line	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$	$C_L = 15\text{ pF}$	240 85 70	480 170 140	ns
	Decode Out Lines	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		500 200 160	1000 400 320	ns
t_{TLH} , t_{THL}	Transition Time Carry Out and Decode Out Lines					
	t_{TLH}	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		200 100 80	360 180 130	ns
	t_{THL}	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		100 50 40	200 100 80	ns
f_{CL}	Maximum Clock Frequency	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$	Measured with Respect to Carry Output Line	1.0 2.5 3.0	2 5 6	MHz
t_{WL} , t_{WH}	Minimum Clock Pulse Width	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		125 45 35	250 90 70	ns
t_{CL} , t_{FCL}	Clock Rise and Fall Time	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$			20 15 5	μs
t_{SU}	Minimum Clock Inhibit Data Setup Time	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		120 40 32	240 80 65	ns
C_{IN}	Average Input Capacitance			5	7.5	pF

Note 4: AC Parameters are guaranteed by DC correlated testing.


AC Electrical Characteristics (Note 4)

$T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, $R_L = 200\text{ k}$, t_{CL} and $t_{\text{CL}} = 20\text{ ns}$, unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
RESET OPERATION						
t_{PHL} , t_{PLH}	Propagation Delay Time Carry Out Line	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		415 160 130	800 320 250	ns
	Carry Out Line	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$	$C_L = 15\text{ pF}$	240 85 70	480 170 140	ns
	Decode Out Lines	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		500 200 160	1000 400 320	ns
t_{W}	Minimum Reset Pulse Width	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		220 70 55	400 140 110	ns
t_{REM}	Minimum Reset Removal Time	$V_{\text{DD}} = 5\text{V}$ $V_{\text{DD}} = 10\text{V}$ $V_{\text{DD}} = 15\text{V}$		75 30 25	150 60 50	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Timing Diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4066BC Quad Bilateral Switch

General Description

The CD4066BC is a quad bilateral switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with CD4016BC, but has a much lower "ON" resistance, and "ON" resistance is relatively constant over the input-signal range.

Features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} (typ.)
- Wide range of digital and analog switching 7.5 V_{PEAK}
- "ON" resistance for 15V operation 80 Ω
- Matched "ON" resistance R_{ON} 5% (typ.) over 15V signal input
- "ON" resistance flat over peak-to-peak signal range
- High "ON"/"OFF" 65 dB (typ.)
- output voltage ratio @ f_{is} 10 kHz, R_L 10 k

- High degree linearity 0.1% distortion (typ.)
- High degree linearity @ f_{is} 1 kHz, V_{is} 5V_{p-p}
- High degree linearity V_{DD} V_{SS} 10V, R_L 10 k
- Extremely low "OFF" switch leakage: @ V_{DD} V_{SS} 10V, T_A 25 C
- Extremely high control input impedance 10^{12} (typ.)
- Low crosstalk 50 dB (typ.) between switches @ f_{is} 0.9 MHz, R_L 1 k
- Frequency response, switch "ON" 40 MHz (typ.)

Applications


- Analog signal switching/multiplexing
- Signal gating
- Squelch control
- Chopper
- Modulator/Demodulator
- Commutating switch
- Digital signal switching/multiplexing
- CMOS logic implementation
- Analog-to-digital/digital-to-analog conversion
- Digital control of frequency, impedance, phase, and analog-signal-gain

Ordering Code:


Order Number	Package Number	Package Description
CD4066BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
CD4066BCSJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4066BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending suffix letter "X" to the ordering code.

Connection Diagram



Schematic Diagram



Absolute Maximum Ratings

(Note 1)
(Note 2)

Supply Voltage (V_{DD})	0.5V to 18V
Input Voltage (V_{IN})	0.5V to V_{CC} 0.5V
Storage Temperature Range (T_S)	65 C to 150 C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	300 C

Recommended Operating Conditions (Note 2)

Supply Voltage (V_{DD})	3V to 15V
Input Voltage (V_{IN})	0V to V_{DD}
Operating Temperature Range (T_A)	40 C to 85 C

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The tables of "Recommended Operating Conditions" and "Electrical Characteristics" provide conditions for actual device operation.

Note 2: V_{SS} 0V unless otherwise specified.

DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	40 C		25 C		85 C		Units	
			Min	Max	Min	Typ	Max	Min		Max
I_{DD}	Quiescent Device Current	V_{DD} 5V		1.0		0.01	1.0		7.5	A
		V_{DD} 10V		2.0		0.01	2.0		15	A
		V_{DD} 15V		4.0		0.01	4.0		30	A
SIGNAL INPUTS AND OUTPUTS										
R_{ON}	"ON" Resistance	R_L 10 k to (V_{DD} , $V_{SS}/2$)								
		V_C V_{DD} , V_{SS} to V_{DD}								
		V_{DD} 5V		850		270	1050		1200	
		V_{DD} 10V		330		120	400		520	
R_{ON}	"ON" Resistance Between Any 2 of 4 Switches	R_L 10 k to (V_{DD} , $V_{SS}/2$)								
		V_{CC} V_{DD} , V_{IS} V_{SS} to V_{DD}								
		V_{DD} 10V				10				
I_{IS}	Input or Output Leakage Switch "OFF"	V_C 0		50		0.1	50		200	nA
		V_{DD} 15V				80	240		300	
CONTROL INPUTS										
V_{ILC}	LOW Level Input Voltage	V_{IS} V_{SS} and V_{DD}								
		V_{OS} V_{DD} and V_{SS}								
		I_{IS} 10 A								
		V_{DD} 5V		1.5		2.25	1.5		1.5	V
		V_{DD} 10V		3.0		4.5	3.0		3.0	V
V_{IHC}	HIGH Level Input Voltage	V_{DD} 15V		4.0		6.75	4.0		4.0	V
		V_{DD} 5V		3.5		3.5	2.75		3.5	V
		V_{DD} 10V (Note 7)		7.0		7.0	5.5		7.0	V
I_{IN}	Input Current	V_{DD} V_{SS} 15V		0.3		10^{-5}	0.3		1.0	A
		V_{DD} V_{IS} V_{SS}								
I_{IN}	Input Current	V_{DD} V_C V_{SS}								
		V_{DD} V_C V_{SS}								

AC Electrical Characteristics (Note 3)

T_A 25 °C, t_r, t_f 20 ns and V_{SS} 0V unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t _{PHL} , t _{PLH}	Propagation Delay Time Signal Input to Signal Output	V _C V _{DD} , C _L 50 pF, (Figure 1) R _L 200k V _{DD} 5V V _{DD} 10V V _{DD} 15V		25 15 10	55 35 25	ns ns ns
t _{PZH} , t _{PZL}	Propagation Delay Time Control Input to Signal Output High Impedance to Logical Level	R _L 1.0 k, C _L 50 pF, (Figure 2, Figure 3) V _{DD} 5V V _{DD} 10V V _{DD} 15V			125 60 50	ns ns ns
t _{PHZ} , t _{PLZ}	Propagation Delay Time Control Input to Signal Output Logical Level to High Impedance Sine Wave Distortion Frequency Response-Switch "ON" (Frequency at 3 dB)	R _L 1.0 k, C _L 50 pF, (Figure 2, Figure 3) V _{DD} 5V V _{DD} 10V V _{DD} 15V V _C V _{DC} 5V, V _{SS} 5V R _L 10 k, V _{IS} 5V _{p-p} , f 1 kHz, (Figure 4) V _C V _{DD} 5V, V _{SS} 5V, R _L 1 k, V _{IS} 5V _{p-p} , 20 Log ₁₀ V _{OS} /V _{OS} (1 kHz) dB, (Figure 4)		0.1 40	125 60 50	ns ns ns MHz
	Feedthrough — Switch "OFF" (Frequency at 50 dB)	V _{DD} 5.0V, V _{CC} V _{SS} 5.0V, R _L 1 k, V _{IS} 5.0V _{p-p} , 20 Log ₁₀ V _{OS} /V _{IS} 50 dB, (Figure 4)		1.25		
	Crosstalk Between Any Two Switches (Frequency at 50 dB)	V _{DD} V _{C(A)} 5.0V; V _{SS} V _{C(B)} 5.0V, R _L 1 k, V _{IS(A)} 5.0 V _{p-p} , 20 Log ₁₀ V _{OS(B)} /V _{IS(A)} 50 dB (Figure 5)		0.9		MHz
	Crosstalk; Control Input to Signal Output	V _{DD} 10V, R _L 10 k, R _{IN} 1.0 k, V _{CC} 10V Square Wave, C _L 50 pF (Figure 6)		150		mV _{p-p}
	Maximum Control Input	R _L 1.0 k, C _L 50 pF, (Figure 7) V _{OS(f)} ½ V _{OS} (1.0 kHz) V _{DD} 5.0V V _{DD} 10V V _{DD} 15V		6.0 8.0 8.5		MHz MHz MHz
C _{IS}	Signal Input Capacitance			8.0		pF
C _{OS}	Signal Output Capacitance	V _{DD} 10V		8.0		pF
C _{IOS}	Feedthrough Capacitance	V _C 0V		0.5		pF
C _{IN}	Control Input Capacitance			5.0	7.5	pF

Note 3: AC Parameters are guaranteed by DC correlated testing.

Note 4: These devices should not be connected to circuits with the power "ON".


Note 5: In all cases, there is approximately 5 pF of probe and jig capacitance in the output; however, this capacitance is included in C_L wherever it is specified.

Note 6: V_{IS} is the voltage at the in/out pin and V_{OS} is the voltage at the out/in pin. V_C is the voltage at the control input.


Note 7: Conditions for V_{IHC}: a) V_{IS} V_{DD}, I_{OS} standard B series I_{OH} b) V_{IS} 0V, I_{OL} standard B series I_{OL}.

Typical Performance Characteristics


"ON" Resistance vs Signal Voltage for T_A 25 C




"ON" Resistance as a Function of Temperature for $V_{DD} V_{SS} 15V$



"ON" Resistance as a Function of Temperature for $V_{DD} V_{SS} 10V$



"ON" Resistance as a Function of Temperature for $V_{DD} V_{SS} 5V$



Special Considerations

In applications where separate power sources are used to drive V_{DD} and the signal input, the V_{DD} current capability should exceed V_{DD}/R_L (R_L effective external load of the 4 CD4066BC bilateral switches). This provision avoids any permanent current flow or clamp action of the V_{DD} supply when power is applied or removed from CD4066BC.

In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To

avoid drawing V_{DD} current when switch current flows into terminals 1, 4, 8 or i_1 , the voltage drop across the bidirectional switch must not exceed 0.5V at T_A 25 C, or 0.4V at T_A 25 C (calculated from R_{ON} values shown).

No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9 or 10.

AC Test Circuits and Switching Time Waveforms




FIGURE 1. t_{PHL} , t_{PLH} Propagation Delay Time Signal Input to Signal Output




FIGURE 2. t_{PZH} , t_{PHZ} Propagation Delay Time Control to Signal Output





FIGURE 3. t_{PZL} , t_{PLZ} Propagation Delay Time Control to Signal Output



V_C V_{DD} for distortion and frequency response tests
 V_C V_{SS} for feedthrough test

FIGURE 4. Sine Wave Distortion, Frequency Response and Feedthrough

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuits and Switching Time Waveforms (Continued)




FIGURE 5. Crosstalk Between Any Two Switches




FIGURE 6. Crosstalk: Control Input to Signal Output




FIGURE 7. Maximum Control Input Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM118/LM218/LM318 Operational Amplifiers

General Description

The LM118 series are precision high speed operational amplifiers designed for applications requiring wide bandwidth and high slew rate. They feature a factor of ten increase in speed over general purpose devices without sacrificing DC performance.

The LM118 series has internal unity gain frequency compensation. This considerably simplifies its application since no external components are necessary for operation. However, unlike most internally compensated amplifiers, external frequency compensation may be added for optimum performance. For inverting applications, feedforward compensation will boost the slew rate to over 150V/μs and almost double the bandwidth. Overcompensation can be used with the amplifier for greater stability when maximum bandwidth is not needed. Further, a single capacitor can be added to reduce the 0.1% settling time t_c under 1 μs.

The high speed and fast settling time of these op amps make them useful in A/D converters, oscillators, active filters,

sample and hold circuits, or general purpose amplifiers. These devices are easy to apply and offer an order of magnitude better AC performance than industry standards such as the LM709.


The LM218 is identical to the LM118 except that the LM218 has its performance specified over a -25°C to +85°C temperature range. The LM318 is specified from 0°C to +70°C.

Features

- 15 MHz small signal bandwidth
- Guaranteed 50V/μs slew rate
- Maximum bias current of 250 nA
- Operates from supplies of ±5V to ±20V
- Internal frequency compensation
- Input and output overload protected
- Pin compatible with general purpose op amps

Fast Voltage Follower

(Note 1)



DS007766-13

Note 1: Do not hard-wire as voltage follower ($R_1 \geq 5 \text{ k}\Omega$)

The LM118 series are precision high speed operational amplifiers designed for applications requiring wide bandwidth and high slew rate. They feature a factor of ten increase in speed over general purpose devices without sacrificing DC performance.


The LM118 series has internal unity gain frequency compensation. This considerably simplifies its application since no external components are necessary for operation. However, unlike most internally compensated amplifiers, external frequency compensation may be added for optimum performance. For inverting applications, feedforward compensation will boost the slew rate to over 150V/μs and almost double the bandwidth. Overcompensation can be used with the amplifier for greater stability when maximum bandwidth is not needed. Further, a single capacitor can be added to reduce the 0.1% settling time to under 1 μs.

The high speed and fast settling time of these op amps make them useful in A/D converters, oscillators, active fil-


ters, sample and hold circuits, or general purpose amplifiers. These devices are easy to apply and offer an order of magnitude better AC performance than industry standards such as the LM709.

The LM218 is identical to the LM118 except that the LM218 has its performance specified over a -25 C to +85 C temperature range. The LM318 is specified from 0 C to +70 C.


- 15 MHz small signal bandwidth
- Guaranteed 50V/μs slew rate
- Maximum bias current of 250 nA
- Operates from supplies of ±5V to ±20V
- Internal frequency compensation
- Input and output overload protected
- Pin compatible with general purpose op amps



TL/H/7766-24



TL/H/7766-3



TL/H/7766-2

Pin connections shown on schematic diagram and typical applications are for TO-5 package.

Available per JM38510/10107.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Operating Temperature Range

LM118	-55 C to +125 C
LM218	-25 C to +85 C
LM318	0 C to +70 C

Storage Temperature Range

-65 C to +150 C

Lead Temperature (Soldering, 10 sec.)

Hermetic Package	300 C
Plastic Package	260 C

Soldering Information

Dual-In-Line Package	
Soldering (10 sec.)	260 C
Small Outline Package	
Vapor Phase (60 sec.)	215 C
Infrared (15 sec.)	220 C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD Tolerance (Note 7) 2000V

Supply Voltage	±20V
Power Dissipation (Note 1)	500 mW
Differential Input Current (Note 2)	±10 mA
Input Voltage (Note 3)	±15V
Output Short-Circuit Duration	Continuous

(Note 4)

Input Offset Voltage	$T_A = 25\text{ C}$	2	4	4	10	mV
Input Offset Current	$T_A = 25\text{ C}$	6	50	30	200	nA
Input Bias Current	$T_A = 25\text{ C}$	120	250	150	500	nA
Input Resistance	$T_A = 25\text{ C}$	3	0.5	3		MΩ
Supply Current	$T_A = 25\text{ C}$	5	8	5	10	mA
Large Signal Voltage Gain	$T_A = 25\text{ C}, V_S = \pm 15\text{ V}$ $V_{OUT} = \pm 10\text{ V}, R_L \geq 2\text{ k}\Omega$	50	200	25	200	V/mV
Slew Rate	$T_A = 25\text{ C}, V_S = \pm 15\text{ V}, A_V = 1$ (Note 5)	50	70	50	70	V/ μs
Small Signal Bandwidth	$T_A = 25\text{ C}, V_S = \pm 15\text{ V}$	15		15		MHz
Input Offset Voltage			6		15	mV
Input Offset Current			100		300	nA
Input Bias Current			500		750	nA
Supply Current	$T_A = 125\text{ C}$	4.5	7			mA
Large Signal Voltage Gain	$V_S = \pm 15\text{ V}, V_{OUT} = \pm 10\text{ V}$ $R_L \geq 2\text{ k}\Omega$	25		20		V/mV
Output Voltage Swing	$V_S = \pm 15\text{ V}, R_L = 2\text{ k}\Omega$	±12	±13	±12	±13	V
Input Voltage Range	$V_S = \pm 15\text{ V}$	±11.5		±11.5		V
Common-Mode Rejection Ratio		80	100	70	100	dB
Supply Voltage Rejection Ratio		70	80	65	80	dB

The maximum junction temperature of the LM118 is 150 C, the LM218 is 110 C, and the LM318 is 110 C. For operating at elevated temperatures, devices in the H08 package must be derated based on a thermal resistance of 160 C/W, junction to ambient, or 20 C/W, junction to case. The thermal resistance of the dual-in-line package is 100 C/W, junction to ambient.

The inputs are shunted with back-to-back diodes for overvoltage protection. Therefore, excessive current will flow if a differential input voltage in excess of 1V is applied between the inputs unless some limiting resistance is used.

For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage.

These specifications apply for $\pm 5\text{ V} \leq V_S \leq \pm 20\text{ V}$ and $-55\text{ C} \leq T_A \leq +125\text{ C}$ (LM118), $-25\text{ C} < T_A \leq +85\text{ C}$ (LM218), and $0\text{ C} \leq T_A < +70\text{ C}$ (LM318). Also, power supplies must be bypassed with 0.1 μF disc capacitors.


Slew rate is tested with $V_S = \pm 15\text{ V}$. The LM118 is in a unity-gain non-inverting configuration. V_{IN} is stepped from -7.5V to +7.5V and vice versa. The slew rates between -5.0V and +5.0V and vice versa are tested and guaranteed to exceed 50V/ μs .

Refer to RETS118X for LM118H and LM118J military specifications.


Human body model, 1.5 kΩ in series with 100 pF.

Typical Performance Characteristics


Large Signal Frequency Response




Open Loop Frequency Response




Voltage Follower Pulse Response




Large Signal Frequency Response



Open Loop Frequency Response




Inverter Pulse Response




Typical Performance Characteristics


Input Current



Voltage Gain




Power Supply Rejection




Typical Performance Characteristics


Input Noise Voltage




Common Mode Rejection




Supply Current




Closed Loop Output Impedance




Current Limiting




Input Current




Unity Gain Bandwidth



Voltage Follower Slew Rate




Inverter Settling Time




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


Large Signal Frequency Response




Open Loop Frequency Response




Voltage Follower Pulse Response




Large Signal Frequency Response



Open Loop Frequency Response




Inverter Pulse Response




Auxiliary Circuits

Feedforward Compensation for Greater Inverting Slew Rate



Compensation for Minimum Settling Time




Note 9:

Note 10:


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Auxiliary Circuits



Typical Applications




Note 11:


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications

Fast Sample and Hold




D/A Converter Using Ladder Network



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications


Four Quadrant Multiplier



△ . +

Schematic Diagram

LM118/LM218/LM318



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM2901, LM339/LM339A, LM3302, LM239/LM239A

Quad Comparator

Features


- Single or dual supply operation
- Wide range of supply voltage
LM2901, LM339/LM339A, LM239/LM239A : 2 ~ 36V (or $\pm 1 \sim \pm 18V$)
LM3302 : 2 ~ 28V (or $\pm 1 \sim \pm 14V$)
- Low supply current drain 800 μA Typ.
- Open collector outputs for wired and connectors
- Low input bias current 25nA Typ.
- Low input offset current: $\pm 2.3\mu A$ Typ.
- Low input offset voltage $\pm 1.4mV$ Typ.
- Common mode input voltage range includes ground.
- Low output saturation voltage
- Output compatible with TTL, DTL and MOS logic system

Description


The LM2901, LM339/LM339A, LM239/LM239A, LM3302 consist of four independent voltage comparators designed to operate from single power supply over a wide voltage range.



Internal Block Diagram



Schematic Diagram



Absolute Maximum Ratings

Parameter	Symbol	Value	Unit
Supply Voltage	VCC	±18 or 36	V
Supply Voltage only LM3302	VCC	±14 or 28	V
Differential Input Voltage	V _{I(DIFF)}	36	V
Differential Input Voltage only LM3302	V _{I(DIFF)}	28	V
Input Voltage	V _I	- 0.3 to +36	V
Input Voltage only LM3302	V _I	- 0.3 to +28	V
Output Short Circuit to GND	-	Continuous	-
Power Dissipation	P _D	570	mW
Operating Temperature LM339/LM339A LM2901/LM3302 LM239/LM239A	T _{OPR}	0 ~ + 70 -40 ~ + 85 -25 ~ + 85	°C
Storage Temperature	T _{STG}	- 65 ~ + 150	°C

Electrical Characteristics

(VCC = 5V, TA = 25°C, unless otherwise specified)

Parameter	Symbol	Conditions	LM239A/LM339A			LM239/LM339			Unit
			Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	V _{IO}	V _{O(P)} = 1.4V, R _S = 0Ω	-	±1	±2	-	±1.4	±5	mV
Input Offset Current	I _{IO}	Note 1	-		±4.0	-	-	±9.0	nA
		Note 1	-	±2.3	±50	-	±2.3	±50	
Input Bias Current	I _{BIAS}		-	57	250	-	57	250	nA
		Note 1	-	-	400	-	-	400	
Input Common Mode Voltage Range	V _{I(R)}		0	-	V _{CC} -1.5	0	-	V _{CC} -1.5	V
		Note 1	0	-	V _{CC} -2	0	-	V _{CC} -2	
Supply Current	I _{CC}	V _{CC} = 5V, R _L = ∞	-	1.1	2.0	-	1.1	2.0	mA
voltage Gain	G _V	V _{CC} = 15V, R _L ≥ 15KΩ (for large swing)	50	200	-	50	200	-	V/mV
Large Signal Response Time	T _{LRES}	V _I = TTL Logic Swing V _{REF} = 1.4V, V _{RL} = 5V, R _L = 5.1KΩ	-	350	-	-	350	-	ns
Response Time	T _{RES}	V _{RL} = 5V, R _L = 5.1KΩ	-	1.4	-	-	1.4	-	μs
Output Sink Current	I _{SINK}	V _{I(-)} ≥ 1V, V _{I(+)} = 0V, V _{O(P)} ≤ 1.5V	6	18	-	6	18	-	mA
Output Saturation Voltage	V _{SAT}	V _{I(-)} ≥ 1V, V _{I(+)} = 0V	-	140	400	-	140	400	mV
		I _{SINK} = 4mA, Note 1	-		700	-		700	
Output Leakage Current	I _{o(LKG)}	V _{I(-)} = 0V	-	0.1	-	-	0.1	-	nA
		V _{I(+)} = 1V	-	-	1.0	-	-	1.0	
Differential Voltage	V _{I(DIFF)}	Note 1	-	-	36	-	-	36	V

Note 1.

LM339/LM339A : 0 ≤ TA ≤ +70°C

LM2901/LM3302 : -40 ≤ TA ≤ +85°C

LM239/LM239A : -25 ≤ TA ≤ +85°C

Electrical Characteristics (Continued)

(V_{CC} = 5V, T_A = 25°C, unless otherwise specified)

Parameter	Symbol	Conditions	LM2901			LM3302			Unit
			Min	Typ	Max.	Min	Typ	Max.	
Input Offset Voltage	V _{IO}	V _{O(P)} = 1.4V, R _S = 0Ω	-	2	7	-	2	20	mV
		Note 1	-	9	15	-	-	40	
Input Offset Current	I _{IO}		-	2.3	50	-	3	100	nA
		Note 1	-	50	200	-	-	300	
Input Bias Current	I _{BIAS}		-	57	250	-	57	250	nA
		Note 1	-	200	500	-	-	1000	
Input Common Mode Voltage Range	V _{I(R)}		0	-	V _{CC} - 1.5	0	-	V _{CC} - 1.5	V
		Note 1	0	-	V _{CC} - 2	0	-	V _{CC} - 2	
Supply Current	I _{CC}	R _L = ∞, V _{CC} = 5V	-	1.1	2.0	-	1.1	2.0	mA
		R _L = ∞, V _{CC} = 30V	-	1.6	2.5	-	-	-	
Voltage Gain	G _V	V _{CC} = 15V, R _L ≥ 15KΩ (for large swing)	25	100	-	2	30	-	V/mV
Large Signal Response Time	T _{LR}	V _I = TTL Logic Swing V _{REF} = 1.4V, V _R = 5V, P _L = 5.1KΩ	-	350	-	-	350	-	ns
Response Time	T _R	V _R = 5V, R _L = 5.1KΩ	-	1.4	-	-	1.4	-	μs
Output Sink Current	I _{SINK}	V _{I(-)} ≥ 1V, V _{I(+)} = 0V, V _{O(P)} ≤ 1.5V	6	18	-	6	18	-	mA
Output Saturation Voltage	V _{SAT}	V _{I(-)} ≥ 1V, V _{I(+)} = 0V	-	140	400	-	140	400	mV
		I _{SINK} = 4mA	-	-	700	-	-	700	
Output Leakage Current	I _{O(LKG)}	V _{I(-)} = 0V	-	0.1	-	-	0.1	-	nA
		V _{I(+)} = 1V	-	-	1.0	-	-	1.0	
Differential Voltage	V _{I(DIFF)}	Note 1	-	-	36	-	-	36	V

Note 1.

LM339/LM339A : 0 ≤ T_A ≤ +70°C
 LM2901/LM3302 : -40 ≤ T_A ≤ +85°C
 LM239/LM239A : -25 ≤ T_A ≤ +85°C

Typical Performance Characteristics




Figure 1. Supply Current vs Supply Voltage




Figure 2. Input Current vs Supply Voltage




Figure 3. Output Saturation Voltage vs Sink Current




Figure 4. Response Time for Various Input Overdrive-Negative Transition




Figure 5. Response Time for Various Input Overdrive-Positive Transition

LM348 *LM 148 / LM 248 / LM 149*


Quad Operational Amplifier

Features


- LM741 OP Amp operating characteristics
- Low supply current drain
- Class AB output stage-no crossover distortion
- Pin compatible with the LM324
- Low input offset voltage : 1mV Typ.
- Low input offset current : 4nA Typ.
- Low input bias current : 50nA Typ.
- Gain bandwidth (unity gain): 1.0MHz Typ.
- High degree of isolation between amplifiers: 120dB
- Overload protection for inputs and outputs

Description

The LM348 is a true quad LM741. It consists of four independent, high-gain, internally compensated, low-power operational amplifiers which have been designed to provide functional characteristics identical to those of the familiar LM741 operational amplifier. In addition the total supply current for all four amplifiers is comparable to the supply current of a single LM741 type OP Amp. Other features include input offset currents and input bias current which are much less than those of a standard LM741. Also, excellent isolation between amplifiers has been achieved by independently biasing each amplifier and using layout techniques which minimize thermal coupling.




Internal Block Diagram



Schematic Diagram

(One Section Only)



Absolute Maximum Ratings

Parameter	Symbol	Value	Unit
Supply Voltage	VCC	18	V
Differential Input Voltage	VI(DIFF)	36	V
Input Voltage	VI	18	V
Output Short Circuit Duration	Continuous	-	-
Operating Temperature	TOPR	0~+70	C
Storage Temperature	TSTG	-65~+150	C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Electrical Characteristics

($V_{CC} = 15V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise specified)

Parameter	Symbol	Conditions	LM348			Unit
			Min.	Typ.	Max.	
Input Offset Voltage	V_{IO}	$R_S = 10K$	-	1	6	mV
			NOTE 1	-	7.5	
Input Offset Current	I_{IO}		-	4	5	nA
			NOTE 1	1	100	
Input Bias Current	I_{BIAS}		-	30	200	nA
			NOTE 1	1	400	
Input Resistance R_I			0.8	2.5	-	M
Supply Current (all Amplifiers) I_{CC}			-	2.4	4.5	mA
Large Signal Voltage Gain	G_V	$R_L = 2K$	25	160	-	V/mV
			NOTE 1	1	5	
Channel Separation C_{SF}		$f = 1KHz$ to $20KHz$	-	120	-	dB
Common Mode Input Voltage Range	$V_{I(R)}$	NOTE 1	1	2	-	V
Small Signal Bandwidth BW	$G_V = 1$	$f = 1$	-	1	-	MHz
Phase Margin M_{PH}	$G_V = 1$	$f = 60$	-	1	-	Degree
Slew Rate S_R	$G_V = 1$	$f = 1$	-	5	-	V/s
Output Short Circuit Current I_{SC}			-	25	-	mA
Output Voltage Swing	$V_{O(P-P)}$	$R_L = 10K$	NOTE 1	12	13	V
		$R_L = 2K$		+0	12	
Common Mode Rejection Ratio $CMRR$	$R_S = 10K$	NOTE 1	1	70	90	dB
Power Supply Rejection Ratio $PSRR$	$R_S = 10K$	NOTE 1	1	77	96	dB

Note 1

LM348: 0 $T_A = +70^\circ C$

Typical Performance Characteristics




Figure 1. Supply Current vs Supply Voltage




Figure 2. Output Voltage Swing vs Supply Voltage




Figure 3. Output Voltage Swing vs Source Current (mA)




Figure 4. Output Voltage Swing vs Sink Current (mA)




Figure 5. Output Impedance vs Frequency




Figure 6. Common-mode Rejection Ratio vs Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Typical Performance Characteristics (continued)





Figure 7. Open Loop Frequency Response Figure 8. Bode Plot





Figure 9. Large Signal Pulse Response Figure 10. Small Signal Pulse Response





Figure 11. Undistorted Output Voltage Swing vs Frequency Figure 12. Inverting Large Signal Pulse Response

Typical Performance Characteristics (continued)




Figure 13. Input Noise Voltage And Noise Current vs Frequency




Figure 14. Positive Common Mode Input Voltage Limit vs Positive Supply Voltage





Figure 15. Negative Common mode Input Voltage Limit vs Negative Supply Voltage



LM741 Operational Amplifier


General Description

The LM741 series are general purpose operational amplifiers which feature improved performance over industry standards like the LM709. They are direct, plug-in replacements for the 709C, LM201, MC1439 and 748 in most applications.

The amplifiers offer many features which make their application nearly foolproof: overload protection on the input and output, no latch-up when the common mode range is exceeded, as well as freedom from oscillations.

The LM741C is identical to the LM741/LM741A except that the LM741C has their performance guaranteed over a 0°C to +70°C temperature range, instead of -55°C to +125°C.


Connection Diagrams



Note 1: LM741H is available per JM38510/10101


Order Number LM741H, LM741H/883 (Note 1),
LM741AH/883 or LM741CH
See NS Package Number H08C

Dual-In-Line or S.C. Package



Order Number LM741J, LM741J/883, LM741CN
See NS Package Number J08A, M08A or N08E


Ceramic Flatpak



Order Number LM741W/883
See NS Package Number W10A

Typical Application

Offset Nulling Circuit



Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.
(Note 7)

	LM741A	LM741	LM741C
Supply Voltage	±22V	±22V	±18V
Power Dissipation (Note 3)	500 mW	500 mW	500 mW
Differential Input Voltage	±30V	±30V	±30V
Input Voltage (Note 4)	±15V	±15V	±15V
Output Short Circuit Duration	Continuous	Continuous	Continuous
Operating Temperature Range	-55°C to +125°C	-55°C to +125°C	0°C to +70°C
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C
Junction Temperature	150°C	150°C	100°C
Soldering Information			
N-Package (10 seconds)	260°C	260°C	260°C
J- or H-Package (10 seconds)	300°C	300°C	300°C
M-Package			
Vapor Phase (60 seconds)	215°C	215°C	215°C
Infrared (15 seconds)	215°C	215°C	215°C
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.			
ESD Tolerance (Note 8)	400V	400V	400V

Electrical Characteristics (Note 5)

Parameter	Conditions	LM741A			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$T_A = 25^\circ\text{C}$ $R_S \leq 10\text{ k}\Omega$ $R_S \leq 50\Omega$		0.8	3.0		1.0	5.0		2.0	6.0	mV
	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 50\Omega$ $R_S \leq 10\text{ k}\Omega$			4.0			6.0			7.5	mV
Average Input Offset Voltage Drift				15							$\mu\text{V}/^\circ\text{C}$
Input Offset Voltage Adjustment Range	$T_A = 25^\circ\text{C}, V_S = \pm 20\text{V}$	±10			±15			±15			mV
Input Offset Current	$T_A = 25^\circ\text{C}$	3.0	30		20	200		20	200		nA
	$T_{AMIN} \leq T_A \leq T_{AMAX}$		70		85	500			300		nA
Average Input Offset Current Drift			0.5								nA/°C
Input Bias Current	$T_A = 25^\circ\text{C}$	30	80		80	500		80	500		nA
	$T_{AMIN} \leq T_A \leq T_{AMAX}$		0.210			1.5			0.8		μA
Input Resistance	$T_A = 25^\circ\text{C}, V_S = \pm 20\text{V}$	1.0	6.0		0.3	2.0		0.3	2.0		M Ω
	$T_{AMIN} \leq T_A \leq T_{AMAX}, V_S = \pm 20\text{V}$	0.5									M Ω
Input Voltage Range	$T_A = 25^\circ\text{C}$							±12	±13		V
	$T_{AMIN} \leq T_A \leq T_{AMAX}$				±12	±13					V

Electrical Characteristics (Note 5) (Continued)

Parameter	Conditions	LM741A			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Large Signal Voltage Gain	$T_A = 25^\circ\text{C}$, $R_L \geq 2\text{ k}\Omega$ $V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$	50			50	200		20	200		V/mV V/mV
	$T_{AMIN} \leq T_A \leq T_{AMAX}$, $R_L \geq 2\text{ k}\Omega$, $V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$	32			25			15			V/mV V/mV
	$V_S = \pm 5\text{V}$, $V_O = \pm 2\text{V}$	10									V/mV
Output Voltage Swing	$V_S = \pm 20\text{V}$ $R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$	± 16									V V
	$V_S = \pm 15\text{V}$ $R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$				± 12 ± 10	± 14 ± 13		± 12 ± 10	± 14 ± 13		V V
Output Short Circuit Current	$T_A = 25^\circ\text{C}$ $T_{AMIN} \leq T_A \leq T_{AMAX}$	10 10	25	35 40		25			25		mA mA
Common-Mode Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 10\text{ k}\Omega$, $V_{CM} = \pm 12\text{V}$ $R_S \leq 50\Omega$, $V_{CM} = \pm 12\text{V}$	80	95		70	90		70	90		dB dB
Supply Voltage Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$, $V_S = \pm 20\text{V}$ to $V_S = \pm 5\text{V}$ $R_S \leq 50\Omega$	86	96								dB dB
	$R_S \leq 10\text{ k}\Omega$				77	96		77	96		
Transient Response	$T_A = 25^\circ\text{C}$, Unity Gain										
Rise Time			0.25	0.8		0.3			0.3		μs
Overshoot			6.0	20		5			5		%
Bandwidth (Note 6)	$T_A = 25^\circ\text{C}$	0.437	1.5								MHz
Slew Rate	$T_A = 25^\circ\text{C}$, Unity Gain	0.3	0.7			0.5			0.5		V/ μs
Supply Current	$T_A = 25^\circ\text{C}$					1.7	2.8		1.7	2.8	mA
Power Consumption	$T_A = 25^\circ\text{C}$ $V_S = \pm 20\text{V}$ $V_S = \pm 15\text{V}$		80	150							mW mW
	LM741A $V_S = \pm 20\text{V}$					50	85		50	85	mW
LM741	$T_A = T_{AMIN}$ $T_A = T_{AMAX}$			165 135							mW mW
	$V_S = \pm 15\text{V}$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$					60 45	100 75				mW mW

Note 2: "Absolute Maximum Ratings" indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not guarantee specific performance limits.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Note 5) (Continued)

Note 3: For operation at elevated temperatures, these devices must be derated based on thermal resistance, and T_j max. (listed under "Absolute Maximum Ratings"). $T_j = T_A + (\theta_{jA} P_D)$.

Thermal Resistance	Cerdip (J)	DIP (N)	HO8 (H)	SO-8 (M)
θ_{jA} (Junction to Ambient)	100°C/W	100°C/W	170°C/W	195°C/W
θ_{jC} (Junction to Case)	N/A	N/A	25°C/W	N/A

Note 4: For supply voltages less than $\pm 15V$, the absolute maximum input voltage is equal to the supply voltage.

Note 5: Unless otherwise specified, these specifications apply for $V_S = \pm 15V$, $-55^\circ C \leq T_A \leq +125^\circ C$ (LM741/LM741A). For the LM741C/LM741E, these specifications are limited to $0^\circ C \leq T_A \leq +70^\circ C$.

Note 6: Calculated value from: BW (MHz) = $0.35/\text{Rise Time}(\mu s)$.

Note 7: For military specifications see RETS741X for LM741 and RETS741AX for LM741A.

Note 8: Human body model, 1.5 k Ω in series with 100 pF.

Schematic Diagram

