



ปริญญาบัตร ปีการศึกษา 2530

เรื่อง รุมาชยาโทรทัศน์ที่ทของ SPC (STORE BROGRAM CONTROL)

ผู้จัดทำ:


1. นายนคร กิ่งสูงวิคพันธ์ 27.1087
2. นายชนะ กิตตินันท์วรกุล 27.1043

.....อาจารย์ที่ปรึกษา

(อาจารย์ถวิล หังมา)

.....อาจารย์ที่ปรึกษา

(รศ. มนูญ สุขเกษม)



ชุมชนโทรศัทพ์ที่ทดลอง (SPC) STORED PROGRAM CONTROL

นายนคร ทั้งสุจริตพันธ์

นายชนะ ถิกกนิันทวรกุล

รศ. มนูญ สุขเกษม อาจารย์ที่ปรึกษา

อาจารย์ ถวิล ทั้งมา อาจารย์ที่ปรึกษา

ปีการศึกษา 2530

บทคัดย่อ

ปฏิญานิทรรศน์ฉบับนี้เป็นเพียงการทึ่ง อาส่วนหนึ่งของระบบพัฒนาโปรแกรมควบคุม (Store Program Control System) มาทดลองให้เห็นถึงลักษณะของการทำงานของการสวิทซ์สัญญาณดิจิทัล ซึ่งใช้สวิทซ์เวลา (time switch) ทำการเปลี่ยนช่องเวลา (time slot) ของข้อมูลที่จัดเรียงไว้โดยการใช้การกระจายแบบแบ่งเวลา (time division multiplex) ที่รวมข้อมูลหลายๆชุดไว้ในสายส่งเพียงเส้นเดียว (ข้อมูลแต่ละชุดคือสัญญาณเสียงที่ใช้สนทนากันทางโทรศัพท์)

การทำงานของสวิทซ์เวลาจะทำงานเป็นหน่วยความจำที่สามารถอ่านและเขียนข้อมูลที่ความเร็วสูง ลักษณะการทำงานของโครงการนี้คือการออกแบบชุดทดลองในการที่จะเก็บข้อมูลในการสื่อสารซึ่งเป็นสัญญาณอนาล็อกไว้ในหน่วยความจำ โดยการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลก่อนแล้วจึงค่อยนำไปเก็บไว้ในหน่วยความจำและนำข้อมูลออกมาได้เมื่อต้องการซึ่งงานนี้จึงเป็นเพียงตัวอย่างที่จะแสดงให้เห็นถึงการทำงานอย่างง่ายของสวิทซ์เวลาซึ่งเป็นการสวิทซ์อย่างหนึ่ง

SPC(Stored Program Control) TELEPHONE EXCHANGE MODEL

Nakorn Tangsujaritpun

Chana Kittinantavorakul

Advisor : Manoon Sukasem

Tawil Peungma

Academic Year of 1987

ABSTRACT

This thesis is about using part of Stored Program Control system as an experiment to see the work structure of digital signal switching. The process is using time switching to change time slot of arranged data by time division multiplex. Time division multiplex is the collection data sets in one transmission line. Each data set is the telephone signal.

Time switching process will work as a memory unit that can read and write at a high speed. This project is try to illustrate the design of SPC telephone switching model. This model will correct communication data which are analog signals and convert to digital signals when put them in the memory unit which can be retrieve when wanted. It is an exemple that show the simple work of Time Switch which is one type of switching .

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ระบบสวิตชิงโทรศัพท์แบบดิจิทัล	2
2.1 คุณสมบัติของการสื่อสารด้วยสัญญาณดิจิทัล	2
2.2 หลักการของระบบ PCM	2
2.3 หลักการของการมัลติเพล็กซ์แบบ TDM (Time Division Multiplex)	6
2.4 ระบบสวิตชิงที่ใช้กับโทรศัพท์	13
บทที่ 3 หลักการคำนวณและการออกแบบวงจร	
3.1 ระบบสัญญาณโทรศัพท์	19
3.2 ลักษณะโครงสร้างและส่วนประกอบทั่วไปของวงจร	22
3.3 การออกแบบและรูปแบบของการคำนวณในแต่ละส่วน ของวงจร	22
บทที่ 4 การทดลองและผลการทดลอง	36
บทที่ 5 สรุปผลและวิจารณ์ผลการทดลอง	37
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

จากแนวความคิดว่าการสื่อสารโดยวิธีสัญญาณดิจิทัลแทนสัญญาณอนาล็อก เพื่อสะดวกในการส่งข้อมูล และลดสัญญาณรบกวนที่จะเกิดขึ้นปลายทาง เพราะสัญญาณดิจิทัลเป็นสัญญาณที่ไม่ต่อเนื่อง เป็นสัญญาณที่มีแค่แรงดัน 0 และ 5 โวลต์ ถ้ามีการรบกวนจากภายนอกไม่มาก คือ ไม่ถึง 5 โวลต์ ก็จะไม่มีผลต่อปลายทาง

สัญญาณโทรศัพท์ที่เป็นสัญญาณอนาล็อก จะถูกเปลี่ยนให้เป็นสัญญาณดิจิทัลโดยผ่านการแชนเปลิ่ง และเข้าวงจรแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล ในการสร้างสัญญาณดิจิทัล เพื่อสับเปลี่ยนข้อมูล ให้บุคคลที่ 1 สามารถติดต่อกับบุคคลที่ 2, บุคคลที่ 3 และบุคคลอื่นๆ ได้ ใช้การสร้างแบบ Time Switching

ในรูปการทดลองนี้ หน่วยความจำที่จะใช้ทดลองเป็น Speech Memory คือ Static RAM 6264 ขนาด 8 บิต ทำงานโดยเก็บข้อมูลเข้า และอ่านข้อมูลออก ทำให้เกิดการสับเปลี่ยนข้อมูล นั่นคือเป็นพื้นฐานของ Time Switching (T Switching)

บทที่ 2

ระบบสวิตชิงโทรศัพท์แบบดิจิทัล

2.1 คุณสมบัติของการสื่อสารด้วยสัญญาณดิจิทัล

สัญญาณแบบดิจิทัลสามารถนำมาใช้สื่อสารแทนการใช้สัญญาณอนาล็อก โดยการแปลงสัญญาณจากอนาล็อกให้เป็นดิจิทัล แล้วนำไปเข้ารหัสหรือจัดแปลงให้เหมาะสมกับการส่ง ซึ่งจะขึ้นอยู่กับวิธีการส่งและตัวสายส่ง ข้อดีของการสื่อสารด้วยสัญญาณดิจิทัลที่สำคัญคือ

1. สะดวกต่อการมัลติเพล็กซ์
2. สะดวกในการส่งสัญญาณควบคุม โดยจะกำหนดให้ช่วงเวลาของหนึ่งในระบบ เป็นช่องสำหรับรับส่งสัญญาณควบคุม
3. สัญญาณรบกวนต่ำ ในระบบอนาล็อกนั้น สัญญาณรบกวนและสัญญาณสอกรแทรกสามารถเข้าไปผสมและผ่านไปยังผู้รับได้ง่าย แต่ในระบบดิจิทัลนั้น สัญญาณอยู่ในรูปของระดับแรงดัน 0 และ 1 ถ้าสัญญาณรบกวนมีขนาดไม่มากพอที่จะทำให้สัญญาณจริงเปลี่ยนระดับได้ ก็จะไม่ผิดไปยังผู้รับ
4. ง่ายต่อการเข้ารหัส ในกรณีที่ต้องการให้ขอมูลนั้นเป็นความลับ เราสามารถเข้ารหัส เช่น การสแควมเบลอร์ ที่ปลายทางก็จะมีวงจรถอดสแควมเบลอร์สำหรับถอดรหัส

อย่างไรก็ตามระบบสื่อสารแบบดิจิทัลก็มีข้อเสียอยู่ ที่สำคัญคือ


1. เพิ่มแบนด์วิคของสัญญาณ เช่น สัญญาณเสียงพูดสำหรับโทรศัพท์ ซึ่งกำหนดไว้ว่ามีแบนด์วิคไม่เกิน 3.4 กิโลเฮิร์ต เมื่อแปลงเป็นสัญญาณดิจิทัลแล้วส่งด้วยอัตรา 2.048 เมกกะบิตต่อวินาที อย่างน้อยที่สุดสายส่งที่ไซของมีผลตอบสนองต่อความถี่ในย่าน 2.048 เมกกะเฮิร์ตได้ ก็ทำให้ทองไซสายส่งที่มีราคาแพงขึ้น
2. การซิงโครไนเซชัน (Synchronization) ทางค่านับต้องมีวงจรมีวงจรมีสร้างสัญญาณเวลาที่ซิงโครไนซ์ (Synchronize) กับทางค่านับสำหรับตรวจนับสัญญาณที่เข้ามาแต่ละบิตไม่ให้พลาด รวมทั้งจะต้องรู้จักเริ่มทวนของขบวนสัญญาณด้วย

2.2 หลักการของระบบ PCM (Pulse Code Modulation)

สำหรับโทรศัพท์ในระบบสวิตชิงแบบดิจิทัลนี้เมื่อเกิดข้อใช้งานกัน สัญญาณเสียงก็จะถูกแปลงให้เป็นสัญญาณดิจิทัลของแบบ PCM กระบวนการแปลงสัญญาณแบ่งออกเป็น การแซมปลิง(sampling) ควอนไทซิง(quantising) และโคตติ้ง (coding) ตามลำดับ ใต้เป็นขบวนสัญญาณดิจิทัลขนาด 8 บิตหรือ 1 เวิร์ด สำหรับการแซมปลิง 1 ครั้ง เมื่อนำดิจิทัลเวิร์ดของโทรศัพท์แต่ละเครื่องมาเรียงต่อกันตามลำดับ ใต้เป็นขบวนสัญญาณจนครบทุกเครื่อง และรวมสัญญาณควบคุมและ FAW (Frame Alignment Word) แล้ว จะใ้ขบวนสัญญาณดิจิทัลขนาด 1 เฟรม (Frame) ซึ่งก็คือการมัลติเพล็กซ์แบบ TDM แล้ว จึงส่งออกไป รายละเอียดของแต่ละชั้นก่อนจะอธิบายในแต่ละหัวข้อดังต่อไปนี้

2.2.1 การแซมปลิง

สัญญาณข้อมูลซึ่งเป็นอนาลอกจะถูกแซมปลิง(sampling)ทีละครั้ง โดยมีระยะเวลาห่างเท่า ๆ กันทุกครั้ง โดยสัญญาณแซมปลิง ใต้เป็นสัญญาณ PAM (Pulse Amplitude Modulation) ดังรูปที่ 2.1



รูปที่ 2.1 ลักษณะสัญญาณของการแซมปลิง

สัญญาณ PAM มีความกว้างเท่ากับความกว้างของสัญญาณแอมป์ลิง และมีขนาดแอมป์ลิงจุก (Amplitude) เท่ากับแอมป์ลิงจุกของสัญญาณข้อมูลในขณะที่ถูกแอมป์ลิง

ถ้ากำหนดให้สัญญาณข้อมูลมีแบนด์-ลิมิต (band-limited) เท่ากับ (หมายความว่าความถี่สูงสุดของสัญญาณข้อมูลไม่เกิน f_m Hz) แล้ว สัญญาณแอมป์ลิงจะต้องมีความถี่มากกว่าหรือเท่ากับ $2f_m$ Hz (2)

$$f_0 \geq 2f_m \quad 2.2.1$$

เพราะว่าที่ปลายทางจะมีวงจรวัดพาสฟิลเตอร์ (lowpass filter) กรองเอาสัญญาณข้อมูลเดิมกลับมา ถ้า f_0 มีค่าน้อยกว่า $2f_m$ จะทำให้สัญญาณข้อมูลที่รับได้ปลายทางผิดเพี้ยนไป (Aliasing, Fold-over) เนื่องจากสเปกตรัมของสัญญาณ PAM จะเกิดการโอเวอร์แลป (overlap) กัน ดังนั้น f_0 อย่างน้อยที่สุดต้องมีค่าเท่ากับ $2f_m$ อัตราความถี่นี้เรียกว่าคริติคัลแซมปลิงเรต หรือในควิสท์เรต (critical sampling rate or Nyquist) ในทางปฏิบัติเพื่อให้แน่ใจว่าสัญญาณข้อมูลมีแบนด์-ลิมิตไม่เกิน f_m Hz จะต้องมีวงจรวัดพาสฟิลเตอร์ที่มีอัตราการลดทอนที่จุกคัออกฟสูง (sharp-cutoff) ทำการกรองสัญญาณข้อมูลก่อนที่จะได้รับการแอมป์ลิง สัญญาณเสียงทางโทรศัพท์นั้นกำหนดความถี่แบนด์วิดท์ไม่เกิน 3.4 กิโลเฮิรท์ โดยทั่วไปจะใช้ f_0 มีค่าเท่ากับ 8 กิโลเฮิรท์

2.2.2 ควอนไทเซชันและโคคคัง

เป็นการเปรียบเทียบขนาดของสัญญาณ PAM ที่ได้จากการแอมป์ลิงกับระดับของแรงคัน เปรียบเทียบที่ใกล้เคียงกันที่สุด ซึ่งระดับแรงคันเปรียบนี้จะแบ่งเป็นส่วนย่อย ๆ จำนวนชั้นของส่วนย่อย ๆ ที่เปรียบเทียบโคคคังจะนำมาเป็นตัวเลขไบนารีต่อไป


วิธีการควอนไทเซชันที่ใช้กันทั่วไปสำหรับการแปลง PCM คือ วิธีนอนยูนิฟอร์ม ควอนไทเซชัน (Nonuniform quantization) ซึ่งขนาดของแรงคันเปรียบเทียบที่แบ่งเป็นชั้น ๆ จะไม่เท่ากันตลอด เนื่องจากในความเป็นจริงสัญญาณเสียงพูดมีความเป็นไปได้ที่จะมีขนาดอยู่ในช่วงแรงคันขนาดค่า ๆ มากกว่า ดังนั้นเพื่อการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควอนไทซ์ที่คี่ที่สุด จึงแบ่งชั้น (quantum level) ในช่วงแรงคั้นน้อยๆ ให้เป็นชั้นเล็กๆ และค่อยๆ เพิ่มขนาดของชั้นให้ใหญ่ขึ้นในช่วงแรงคั้นสูงๆ ในทางปฏิบัติจะใช้วิธีการกด (compress) ขนาดของสัญญาณ PAM ซึ่งเรียกว่า การคอมแพนดิง (companding) และในที่นี้จะใช้การคอมแพนดิงแบบ A law ตามมาตรฐานของ CCITT ขนาดของสัญญาณจะถูกกดในลักษณะที่เป็น ลินีเยร์ (Linear) สำหรับสัญญาณที่มีขนาดเล็กๆ แต่เป็น ลอการิทึม (logarithmic) สำหรับสัญญาณที่มีขนาดใหญ่

ส่วนที่ปลายทางค้ำรับเมื่อแปลงสัญญาณจากดิจิทัลกลับเป็นอนาล็อก เพื่อที่จะให้ได้สัญญาณกลับเหมือนเดิม ก็จะต้องมีการขยายสัญญาณให้กลับเหมือนเดิม

จากนั้นก็ถึงการโค้ดคั้ง คือการนำค่าของสัญญาณเปรียบเทียบกับที่ได้จากการควอนไทซ์ขึ้นมาแปลงเป็นรหัสไบนารี ในทางปฏิบัตินั้นเพื่อความสะดวกและการประหยัดในการออกแบบวงจร จึงใช้การควอนไทซ์แบบที่เรียกว่า เซกเมนต์ควอนไทซ์ (segment quantization) คือการแบ่งช่วงของการกดสัญญาณออกเป็นเซกเมนต์ ในแต่ละเซกเมนต์มีชั้นของการควอนไทซ์ที่เรียกว่าควอนตัมสแต็ปในจำนวนเท่าๆ กัน แตกต่างกันที่ขนาดของชั้นในแต่ละเซกเมนต์ รูปที่ 2.2 คือกราฟแสดงคุณสมบัติของเซกเมนต์ควอนไทซ์แบบ A law เมื่อสัญญาณอินพุตเป็นบวก







รูป 2.2 เซกเมนต์ควอนไทซ์แบบ A law

ค่าที่ได้จากการควอนไทซ์แต่ละครั้งจะแปลงเป็นรหัสไบนารีขนาด 8 บิต โดยที่บิตแรก (MSB) เป็นตัวบอกเครื่องหมาย (sign bit or polarity bit) ถ้าเป็น + หมายถึงถึงสัญญาณแฉลบเป็นบวก , 0 หมายถึงถึงสัญญาณแฉลบเป็นลบ 3 บิตต่อมาเป็นเซกเมนต์โค้ด (segment code) บอกให้ทราบว่าสัญญาณแฉลบนั้นมีขนาดอยู่ในช่วงเซกเมนต์ใด ส่วน 4 บิตสุดท้ายเรียกว่าควอนไทเซชันโค้ด หรือ ควอนไทซ์สเท็ป คือจำนวนของขั้นในเซกเมนต์หนึ่งซึ่งจะมี 16 ขั้น คุณสมบัติของรหัสแบบ A law นี้ถูกใช้จากตารางที่ 2.1

2.3 หลักการของการมัลติเพล็กซ์แบบ TDM (Time Division Multiplex)

จากหัวข้อที่แล้วหลังจากไครหัส PCM จากการแซมปลิงแต่ละครั้งแล้ว ก็มาถึงการมัลติเพล็กซ์สัญญาณข้อมูลจากหลาย ๆ ช่องสัญญาณให้รวมกันเป็นขบวนสัญญาณเดียวกัน รหัส 8 บิต ที่ได้จากสัญญาณแต่ละช่องจะถูกส่งออกไปแบบซีเรียล (serial) ลงในช่องสัญญาณของตัวเองดังรูป 2.3 เป็นลักษณะพื้นฐานของ TDM





รูปที่ 2.3 ลักษณะการมอดิเฟอเคชันแบบ TDM

VOICE DIGITIZATION

SEGMENTED A-LAW ENCODING/DECODING TABLE

Input Amplitude Range	Step Size	Segment Code S	Quantization Code Q	Code Value	Decoder Amplitude
0-2			0000	0	1
2-4		000	0001	1	3
⋮			⋮	⋮	⋮
30-32	2		1111	15	31
32-34			0000	16	33
⋮		001	⋮	⋮	⋮
62-64			1111	31	63
64-68			0000	32	66
⋮	4	010	⋮	⋮	⋮
124-128			1111	47	126
128-136			0000	48	132
⋮	8	011	⋮	⋮	⋮
248-256			1111	63	252
256-272			0000	64	264
⋮	16	100	⋮	⋮	⋮
496-512			1111	79	504
512-544			0000	80	528
⋮	32	101	⋮	⋮	⋮
992-1024			1111	95	1008
1024-1088			0000	96	1056
⋮	64	110	⋮	⋮	⋮
1984-2048			1111	111	2016
2048-2176			0000	112	2112
⋮	128	111	⋮	⋮	⋮
3968-4096			1111	127	4032

ตารางที่ 2.1 แสดงคุณสมบัติของรหัสแบบ A-LAW.



วงจรออสซิลเลเตอร์ (Oscillator) ทำหน้าที่สร้างสัญญาณเวลาที่มีความเที่ยงตรงสูงสำหรับใช้สร้างฟังก์ชัน (timing function) ต่าง ๆ ให้แก่วงจรมัลติเพลกซ์ ดังนั้นทุกๆ ของสัญญาณจะมีเฟส phase สัมพันธ์กันแบบคงที่แน่นอน เรียกการมัลติเพลกซ์แบบนี้ว่า ซิงโครนัส มัลติเพลกซ์ (synchronous multiplex)


สำหรับวงจรที่มัลติเพลกซ์ที่ปลายทาง ก็สามารถแยกแยะรหัสข้อมูลของแต่ละช่องสัญญาณได้อย่างถูกต้อง เพื่อการนี้จึงต้องทำการจัดช่องสัญญาณในลักษณะเป็น (Frame) และให้ส่วนหนึ่งของเฟรมเป็น FAW ซึ่งที่ปลายทางจะทำการตรวจจับ FAW นี้เพื่อจะหาจุดเริ่มต้นของเฟรมและจัดแบ่งช่องสัญญาณต่าง ๆ ใ้ถูกต้อง สำหรับการจับเฟรมที่ไรในงานนี้แสดงไค์ดังรูป 2.4

การจัดเฟรมแบบนี้ใช้หลักการตามมาตรฐานของยุโรปเป็นไพรมารีซิสเต็ม

(European Primary System) มี 30 ช่องสัญญาณเสียง ซึ่งกำหนดโดย CCITT recommendation G732 ในแต่ละเฟรมแบ่งออกเป็น 32 ช่องเวลา (Time slot) ใช้สำหรับการส่งสัญญาณข้อมูล 30 ช่อง คือช่องที่ 1 ถึง 15 และ 17 ถึง 31ที่เหลืออีก 2 ช่องคือช่องเวลา 0 ไรส่ง และช่อง เวลา 16 ไรส่งสัญญาณควบคุม สำหรับการส่งสัญญาณควบคุมนั้นไ้ทำการคัด แผลงใหม่ไม่ไ้ใช้ตามมาตรฐาน ทั้งนี้เพื่อความสะดวกและง่ายต่อการเขียนโปรแกรม และประหยัดไม่ยุ่งยากในการออกแบบวงจรบางส่วน ซึ่งปรกติตามมาตรฐานที่ไ้กันจะจัดให้ 16 เฟรมเป็น 1 มัลติเฟรม

(multiframe) คือเฟรม 0 - 15 และไรของเวลา 16 ในเฟรม 0 สำหรับการส่งมัลติเฟรมไ้คิดเพื่อบอกไ้ปลายทางว่าเป็นเฟรม 0 ส่วนของเวลา 16 ในเฟรม 1 ถึง 15 ไรส่งสัญญาณควบคุม แต่ในที่นี้จะให้ 1 มัลติเฟรมมี 32 เฟรม และไรของเวลา 16 ในเฟรม 0 สำหรับการส่งมัลติไ้คิดเช่นกัน ส่วนของเวลา 16 ในเฟรม 1 ถึง 31 ไรส่งสัญญาณควบคุม ยกเว้นในเฟรม 16 ไม่ไ้ใช้ โดยในช่องเวลา 16 ของเฟรมที่ 1 ก็ไ้ส่งสัญญาณควบคุมสำหรับช่องเวลาที่ 1 และไ้เรียงไปตามลำดับ สัญญาณควบคุมนี้ไ้ใช้สำหรับการติดต่อกันระหว่างชุมสาย

เริ่มแรกเมื่อมีการเรียกข้ามชุมสาย CPU ในชุมสายผู้เรียกก็ไ้ส่งสัญญาณควบคุมเป็นหมายเลขโทรศัพทผู้เรียก ถูกส่งในช่องสัญญาณควบคุมประจำหมายเลขโทรศัพทผู้เรียก



รูปที่ 2.4 แสดงวิธีการรวมระบบ Time Division Multiplex

สำหรับการติดต่อกันในรুমสายเองนั้นไม่ต้องมีการส่งสัญญาณควบคุม เพราะCPU
ซึ่งสามารถตรวจสอบสถานะของโทรศัพท์แต่ละเครื่องได้โดยตรงอยู่แล้ว

ทั้งนี้กล่าวในหัวข้อเรื่องการแซมปลิงแล้วว่า ไร้อัตราการแซมเปิ้ลเท่ากับ 8 KHz
กิโลเฮิร์ต และแปลงเป็นสัญญาณ บีซีเอ็ม ขนาด 8 บิตในแต่ละช่วงเวลา ทั้งหมดมี 32
ช่วงเวลา ดังนั้นต้องไร้อัตราการส่งข้อมูลเป็น


$$8 \times 8 \times 32 \text{ กิโลเฮิร์ต} = 2.048 \text{ เมกกะเฮิร์ต} \quad \dots 2.2$$

และในการส่งข้อมูล 1 เฟรม ใช้เวลา

$$\frac{1}{8 \text{ KHz}} = 125 \text{ } \mu\text{sec} \quad \dots 2.3.$$




2.4 ระบบสวิตชิง ที่ใช้กับโทรศัพท์



รูปที่ 2.6 แสดงรูปแบบของระบบสวิตชิง

ระบบสวิตชิงโดยทั่วไปแสดงได้ด้วยรูป 2.6 ในพื้นที่หนึ่ง ๆ ที่มีผู้ใช้โทรศัพท์ จะมีศูนย์รวมเรียกว่า เซ็นทรัลออฟฟิศ (central office หรือ first level switch) ทำหน้าที่ติดต่อโทรศัพท์ โดยทั่วไปจะเรียกศูนย์รวมในระดับนี้ว่า EO (End Offices) และหลาย ๆ EO ก็จะถูกเชื่อมกับศูนย์รวมอีกระดับหนึ่ง คือ ทอลเซ็นเตอร์ (Toll center หรือ second level switch) เพื่อการติดต่อระหว่างผู้ใช้ที่อยู่ห่างไกล และเช่นเดียวกันก็จะมีศูนย์รวมระดับใหญ่ขึ้นไปเรื่อย ๆ ดังรูป

สำหรับวิธีการติดต่อของสัญญาณนั้นมีหลักการสำคัญอยู่ 2 วิธี คือ หนึ่งสวิต (Time-switch) และสเปซสวิต (Space switch) ในระบบใหญ่ ๆ จะใช้ทั้ง 2 วิธีรวมกัน แต่สำหรับระบบขนาดเล็กที่สร้างขึ้นในวิทยานิพนธ์ใช้เฉพาะวิธีหนึ่งสวิต ซึ่งมีวงจรทำงาน ดังรูปที่ 2.7 เพราะสมในค่าราคาและการออกแบบวงจร



รูปที่ 2.7 แสดงวงจร ไทม์สวิตช์


จากรูปข้อมูลหลาย ๆ ช่องสัญญาณซึ่งถูกมัลติเพล็กซ์แบบ TDM จะต้องผ่านวงจรซีเรียล-พาราเลล (serial-to-parallel) เป็นข้อมูลของแต่ละช่องสัญญาณ ก่อนที่จะถูกเขียนลงในหน่วยความจำความล่าช้าของช่องสัญญาณ และจะถูกอ่านถูกควบคุมโดยวงจรนับช่วงเวลา และหน่วยความจำอีกชุดหนึ่ง ซึ่งเก็บแอดเดรส (address) ของการอ่านไว้เรียกชื่อว่า TSI (Time slot interchange) memory.

2.4.1 สวิตช์เวลา (TIME SWITCHING)

สวิตช์เวลาซึ่งทำงานเป็นหน่วยความจำ RAM + R/W มีหน้าที่จำ และเปลี่ยนระหว่างเวลาที่กำหนดให้ของสัญญาณดิจิทัล โดยการเปลี่ยน time order ของสัญญาณดิจิทัลระหว่าง time slot บนสายส่งเดียวกัน ซึ่งจะเป็นการสับเปลี่ยนข้อมูลข่าวสาร โดยแสดงไค์กึ่งรูปที่ 2.8 โดยแสดงตัวอย่างแสดงการสับเปลี่ยนข้อมูลของ Subscriber A และ B.


2.4.1.1 การเปลี่ยนระหว่างช่วงเวลา

การเปลี่ยนระหว่างกันของเวลาที่กำหนดให้ในสวิตช์เวลาหนึ่งไปยังอีกช่องเวลาหนึ่งของสัญญาณรบกวนแบบแบ่งเวลา การเปลี่ยนระหว่างกันของเวลาที่กำหนดให้ของสัญญาณดิจิทัล เรียกว่า "การเปลี่ยนระหว่างช่วงเวลา" ซึ่งการเปลี่ยนระหว่างช่วงเวลากระทำโดยการจำสัญญาณก่อนส่งชั่วคราวบนไฮเวย์ในหน่วยความจำของสวิตช์เวลา (การเขียน) และแล้วอ่านสัญญาณที่จำไว้ออกในลำดับที่แตกต่างจากลำดับที่เขียน (การอ่าน) ซึ่งแสดงไค์กึ่งรูปที่ 2.9



รูปที่ 2.9 การเปลี่ยนระหว่างช่วงเวลา

ข้อควรจำ หน่วยความจำที่ใช้ในสวิตซ์เวลาไม่อนุญาตให้สัญญาณที่จะเข้าเขียนและอ่านออกในเวลาเดียวกัน ฉะนั้น ช่วงเวลาที่ตรงกับช่องเวลาจึงแบ่งออกเป็นสองส่วน ครึ่งหนึ่งใช้สำหรับการเขียน และครึ่งที่เหลือใช้สำหรับการอ่าน ลำดับการทำงานสำหรับสำหรับการเขียนสัญญาณเข้าไปในสวิตซ์เวลาเรียกว่า รอบการเขียน และลำดับการทำงานสำหรับการอ่านสัญญาณออกจากสวิตซ์เวลาเรียกว่า รอบการอ่าน ซึ่งแสดงได้ดังรูป 2.9



รูปที่ 2.10 การเขียนและการอ่านธรรมดา (ordinary access)

2.4.1.2 การควบคุมการแบ่งระหว่างช่องเวลา


เพื่อให้บรรลุเป้าหมายการแบ่งระหว่างช่องเวลา มีความจำเป็นที่จะต้องควบคุมการเขียนเข้า หรือการอ่านออกจากสวิตซ์เวลา สำหรับแต่ละช่องเวลา T_1, T_2, \dots และ T_n สำหรับความมุ่งหมายนี้ วิธีควบคุมมีให้ไว้ 2 แบบ กล่าวคือ การควบคุมตามลำดับและการควบคุมตามระยะการกรม (Random control)

ก) การควบคุมตามลำดับ (Sequential control) เป็นวิธีของการควบคุมซึ่งอยู่ในหน่วยความจำ (สวิตซ์เวลา) กำหนดให้เพื่อกรเขียนเข้าหรืออ่านออกจากสวิตซ์เวลาตามลำดับ ในการควบคุมตามลำดับด้วยหน่วยนับช่องเวลา เพื่อให้ได้ที่อยู่ในหน่วยความจำ เพิ่มขึ้นครั้งละหนึ่งทุกครั้งที่ย้ายช่องเวลา

ข) การควบคุมตามระยะการกรมคือ วิธีของการควบคุมซึ่งที่อยู่ต่าง ๆ ในสวิตซ์เวลา


ไม่ตรงตามลำดับกับลำดับของช่วงเวลา T_1, T_2, \dots ถึง T_n แต่กำหนดให้ช่วงหน้าคอนทรา การเขียนเข้า หรืออ่านออกจากสวิตช์เวลา

ในการควบคุมตามระยะเวลา ใช้ควบคุมการจำเพื่อให้ได้ที่อยู่ในหน่วยความจำและ ให้จำล่วงหน้า ถึงความสัมพันธ์ระหว่างที่อยู่ในหน่วยความจำในสวิตช์เวลากับช่วงเวลา ทั้งได้กล่าวมาแล้วในคอนทรา การเขียนเข้าสวิตช์เวลากระทำตามลำดับ ลำดับที่อยู่ที่ # 1 ถึง ##n คือการควบคุมตามลำดับ ส่วนการอ่านสัญญาณออกจากสวิตช์เวลา กำหนดที่อยู่ ทั่ว ๆ ล่วงหน้าก็คือ การควบคุมตามระยะเวลา วิธีการควบคุมการเปลี่ยนแปลงระหว่าง ช่วงเวลาซึ่งการเขียนเข้าหน่วยความจำกระทำโดยการควบคุมตามลำดับ และการอ่านออก จากหน่วยความจำกระทำโดยการควบคุมตามระยะเวลา เรียกว่า " การควบคุมการเขียน ตามลำดับ/การอ่านตามระยะเวลา "




รูปที่ 2.11 การควบคุมการเขียนตามลำดับ/การอ่านตามระยะเวลา

การควบคุมอีกวิธีหนึ่งคือ การควบคุมการเปลี่ยนระหว่างช่วงเวลา ซึ่งการเขียน เข้าหน่วยความจำกระทำโดยการควบคุมตามระยะเวลา และการอ่านออกจากหน่วย ความจำกระทำโดยการควบคุมตามลำดับ เรียกว่า "การควบคุมการเขียนตามระยะเวลา/ การอ่านตามลำดับ"



รูปที่ 2.12 การควบคุมการเขียนตามยถากรรม/การอ่านตามลำดับ

กลับมาพิจารณาการควบคุมการเขียนตามยถากรรม/การอ่านตามลำดับ ซึ่งเป็น การควบคุมการเปลี่ยนแปลงระหว่างช่องเวลาที่ใช้ในการแสดงการทำงานของ Speech memory สำหรับชุดทดลองนี้ ก็แสดงได้ตามรูปที่ 2.13



รูปที่ 2.13 แสดงระบบการทำงานของ

บทที่ 3

หลักการคำนวณและออกแบบวงจร

3.1 ระบบสัญญาณโทรศัพท์

ระบบโทรศัพท์ที่ใช้ในชุดทดลองโทรศัพท์แบบ SPC นี้ จะใช้โทรศัพท์แบบกดปุ่ม DTMF (Dual Tone Multifrequeene) ซึ่งระบบสัญญาณที่ใช้จะมีความถี่ต่างกัน 8 ความถี่ ซึ่งอยู่ในระบิมข่งคลื่นเสียง หรือจะเรียกอีกอย่างหนึ่งว่า ระบบ 4 x 4 เมทริกซ์ ใน การกดปุ่มใดปุ่มหนึ่งนั้นก็เพื่อที่จะส่งสัญญาณความถี่ออก ไปพร้อม ๆ กัน 2 ความถี่ คือจะประกอบด้วยความถี่จากกลุ่มความถี่ทางค่านต่ำ 1 ความถี่ และความถี่จากกลุ่มความถี่ทางค่านสูง 1 ความถี่

ความถี่มาตรฐานที่ใช้ในการส่งสัญญาณเรียกจากเครื่องโทรศัพท์แบบกดปุ่มระบบ แสดงให้เห็นได้ในรูปที่ 3.1 ซึ่งความถี่นั้นจะเป็นความถี่ที่ใช้กันเป็นมาตรฐานทั่วโลกซึ่งได้ถูกกำหนดขึ้นโดย

(Hz)	K ₂			
	H ₁ 1209	H ₂ 1336	H ₃ 1477	H ₄ 1633
L ₁ 697	1	2	3	
L ₂ 770	4	5	6	
L ₃ 852	7	8	9	
L ₄ 941	*	0	#	

รูปที่ 3.1 แสดงความถี่ที่ใช้ในระบบ DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องปฏิบัติการเท่านั้น ไม่ควรเผยแพร่สู่สาธารณะโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้ง

3.1.1 การแบ่งกลุ่มความถี่


ความถี่ที่สูงไปยังชุมสายโทรศัพท์จะถูก Detect ในรูปของสัญญาณซึ่งสามารถที่จะแสดงตารางการทำงานและการแบ่งกลุ่มของความถี่ได้ในรูปที่ 3.2

	กลุ่มความถี่ต่ำ K_1				กลุ่มความถี่สูง K_2			
	697	770	852	941	1209	1336	1477	1633
1	*				*			
2	*							
3	*						*	
4		*			*			
5		*				*		
6		*					*	
7			*		*			
8			*			*		
9			*				*	
0				*		*		

จากตารางในรูปที่ 3.2 จะเห็นว่าความถี่ได้ถูกแบ่งออกเป็น 2 กลุ่ม คือ กลุ่มความถี่ทางด้านซ้ายมี 4 ความถี่และกลุ่มความถี่ทางด้านสูง 4 ความถี่ ซึ่งความถี่นี้จะอยู่ในระดับย่านความถี่เสียงหรือจะเรียกขานระบบความถี่อีกอย่างว่าระบบ 4x4 และการกดปุ่ม ๆ หนึ่งนั้น สัญญาณความถี่จะถูกส่งออกไปพร้อมกัน 2 ความถี่ คือจากกลุ่มความถี่ต่ำ 1 ความถี่ และกลุ่มความถี่สูง 1 ความถี่ ตัวอย่างเช่นกดปุ่มหมายเลข 1 ก็จะมีความถี่ทางด้านต่ำ (697Hz) และความถี่ทางด้านสูง(1209Hzส่งออกไป 2 ความถี่พร้อมกันส่วนความถี่ทางด้านสูง (1633 Hz)นั้นจะใช้เป็นโค้ดอื่นที่ไม่ใช่รหัสตัวเลขซึ่งใช้เป็นจุดประสงค์เพื่ออย่างอื่น

3.1.2 การท้อ Key Board

ลักษณะการท้อของ Key Board นั้นจะทำการท้ออยู่ในรูปแบบของ Matrix ซึ่งแสดงให้เห็นดังในรูปที่ 3.3



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 3.3 แสดงการท้อ Key Board นั้น แบบ Matrix ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Key Board ที่ใช้กับทีวีเครื่องโทรทัศน์แบบกดปุ่มทั่ว ๆ ไปจะมีอยู่ด้วยกัน 12 ปุ่มคือ ระบบ 4 x 3 ความถี่ต่ำ 4 ความถี่และความถี่สูง 3 ความถี่ ซึ่งก็เพียงพอกับจำนวนของตัวเลขที่เราใช้อยู่ 10 ตัว คือ 1,2,3,4,5,6,7,8,9-และ 0

การทำงานของ Key Board แบบ Matrix สามารถยกตัวอย่างให้เห็นได้ดังนี้ เช่น ถ้าเรากดปุ่มหมายเลข 2 ก็จะทำให้สัญญาณความถี่ถูกส่งออกไปตาม 2 ความถี่ คือความถี่ทางค้ำต่ำ (697Hz) และความถี่ทางค้ำสูง(1336Hz) และหากเรากดปุ่มหมายเลข 0 ก็จะทำให้ความถี่ทางค้ำต่ำ (941Hz)และความถี่ทางค้ำสูง(1336Hz) ถูกส่ง ออกไปตาม Line .

3.2 ลักษณะโครงสร้างและส่วนประกอบทั่ว ๆ ไปของวงจร

ประกอบด้วยวงจรส่วนต่าง ๆ ซึ่งแบ่งออกเป็น ส่วน ๆ ได้ 3 ส่วนดังนี้

3.2.1 ส่วนที่เป็นทางผ่านสัญญาณเสียงพูด (Speech path).

3.2.2 ส่วนที่เป็นตัวเลือกทางผ่านสัญญาณเสียงพูด (Select Speech path)


3.2.3 ส่วนที่เป็นหน่วยความจำของเสียง (Speech Memory)

3.3 การออกแบบและรูปแบบของการคำนวณในแต่ละส่วนของวงจร

3.3.1 ส่วนที่เป็นทางผ่านสัญญาณเสียงพูด

ส่วนนี้เป็นส่วนที่เป็นทางผ่านสัญญาณเสียงพูด ซึ่งจะทำหน้าที่เป็นทางผ่านสัญญาณเสียงในการতিক่อจากโทรทัศน์เครื่องหนึ่งไปยังอีกเครื่องหนึ่งที่ต้องการได้ ทางผ่านสัญญาณเสียงพูดที่ใช้ในระบบเป็นแบบดิจิทัลที่มีการทำงานเป็นแบบสวิตซ์เวลา ซึ่งมีหลักการทำงานดังที่กล่าวไว้แล้วในบทที่ 2 ในส่วนทางผ่านสัญญาณเสียงพูดนี้จะเป็นส่วนวงจรที่เปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล เพื่อที่จะนำไปเก็บไว้ในหน่วยความจำ โดยในส่วนของวงจรเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลนี้จะใช้ ไอซีเบอร์. ABC 0809 ซึ่งเป็นไอซี A/D (Analog to digital converter) ทำหน้าที่เปลี่ยนสัญญาณ โดยที่เมื่อรับสัญญาณอินพุต ที่เป็น อนาลอกเข้ามาแล้ว จะต้องนำสัญญาณนั้นมาทำการแอมปลิง เสียก่อนโดยใช้ ไอซี เบอร์ LF 398 ซึ่งเป็นไอซี แอมปลิง แอนด์ โฮลด์ (Sampling and hold) โดยจะทำการแอมปลิงสัญญาณตามหลักการที่กล่าวแล้วในบทที่ 2 จากนั้นก็จะนำสัญญาณไปทำการเปลี่ยนจากสัญญาณ อนาลอก เป็นสัญญาณดิจิทัล นำสัญญาณดิจิทัลที่ได้ ไปทำการอ้าง

ข้อมูลไว้ชั่วขณะจนกว่าจะมีสัญญาณนาฬิกา ถัดใหม่ จากส่วนที่เป็นตัวเลือกทางผ่านสัญญาณเสียงพูดเข้ามา จึงจะทำการส่งข้อมูลไปเก็บไว้ในหน่วยความจำได้ ซึ่งวงจรการใช้งานจะเป็นดังรูปที่ 3.4



จากวงจรรูปที่ 3.4 จะเห็นได้ว่าความถี่ที่ใช้ในการ แชนเปลิ่ง จะได้มาจากไอซีเบอร์ 555 ซึ่งถือเป็นวงจรสแตเบิล มัลติไวเบรเคอร์ (Astable multivibrator) เพื่อที่จะผลิตความถี่ 10 KHz เป็น สัญญาณนาฬิกา ให้กับ ไอซี LF 398

สำหรับไอซี A/D ที่ใช้จะเปลี่ยนสัญญาณอนาลอกที่ได้จากเครื่องโทรศัพท์ให้เป็นสัญญาณดิจิทัล ขนาด 8 บิต สำหรับการรับสัญญาณอนาลอกจะมีความต้านทาน R_1 เป็นตัวกำหนดความต้านทานอินพุต (Input Impedence) โดยมีความต้านทาน R_2 และ R_3 ทำหน้าที่ปรับแรงดันเปรียบเทียบให้กับ อินพุต ซึ่งจะกำหนดให้ค่าของสัญญาณอนาลอกที่เข้ามาเปลี่ยนแปลงในช่วง ± 5 โวลต์ (5V_{p-p}) เท่านั้น ส่วนค่าความต้านทาน R_4 จะทำหน้าที่ปรับระดับแรงดันเปรียบเทียบสำหรับการ ควอนไทซ์ (Quantize) ซึ่งในการใช้งานจะปรับไว้ที่ 2.5 โวลต์ ไอซี A/D ที่ใช้สามารถป้อนสัญญาณนาฬิกาได้ถึง 1.28 เมกะเฮิร์ต (1.28 MHz) ซึ่งในการใช้งานจริงจะใช้สัญญาณนาฬิกาขนาด 625 กิโล-

เฮิร์ต (625 KHz) สำหรับการเปลี่ยนแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลของไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไอซี A/D นี้จะใช้เวลาในการเปลี่ยนสัญญาณ (conversion time) 100 ไมโครวินาที (μs) ทำให้มีอัตราการสุ่มสัญญาณ (Sampling rate) ขนาด 10 กิโลเฮิร์ต (10KHz) ซึ่งเพียงพอสำหรับเสียงทางโทรศัพท์ที่มีขนาดความกว้างของสัญญาณ (bandwidth) ไม่เกิน 4 กิโลเฮิร์ต (4 KHz) สำหรับวงจรอ่านข้อมูล จะนำสัญญาณควบคุมและสัญญาณที่ได้จากวงจรถอดรหัสที่ระบุ ตำแหน่งของเครื่องโทรศัพท์มาเป็นสัญญาณ RD สำหรับไอซี AD ซึ่งเมื่อมีการอ่านข้อมูล จะทำให้รีเซ็ต (Reset) สัญญาณ EOC (End of conversion) ของไอซี A/D เพื่อที่จะเปลี่ยนสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลใหม่อีกครั้งสำหรับตำแหน่งไอซี A/D ของเครื่องโทรศัพท์แต่ละเครื่องจะถูกระบุโดยตำแหน่งหน่วยความจำ (Memory location)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3.2 ส่วนที่เป็นตัวเลือกทางผ่านสัญญาณเสียงพูด

ลักษณะของวงจรส่วนนี้จะเป็นการเลือกทางผ่านสัญญาณเสียงพูดให้กับสัญญาณอินพุตที่เข้ามาโดยทำการดีโคด (Decode) สัญญาณที่เข้ามาโดยใช้ไอซีเบอร์ SE/NE 567 N ซึ่งจะก่อวงจรมีลักษณะเป็นเฟสล็อกคูล (Phase-Locked Loop) จากนั้นนำเอาพัลส์ที่ได้มาทำการแปลงเป็นรหัสไบนารี 4 บิต โดยใช้ไอซีเบอร์ MC 14419 จากนั้นจะนำสัญญาณจากไอซี MC 14419 มารวมกับสัญญาณจากไอซีเบอร์ LS 161 ซึ่งเป็นไบนารี 4 บิต แคนเตอร์ (Binary Counter) ขนาด 4 บิต 2 ตัว มากำหนดค่าแห่งที่อยู่ในหน่วยความจำซึ่งจะโค้ดทั้งหมด 2^{12} หรือ 8 กิโลไบต์ ซึ่งเพียงพอที่จะกำหนดในไอซี Static RAM & CDM 6264 8-k x 8 bits ได้

3.3.2.1 ทฤษฎีและหลักการทํางานของเฟสล็อกคูล (PLL)


การทํางานของเฟสล็อกคูล (PLL) ในรูป 3.5 แสดงส่วนประกอบของ PLL ด้วยการสมมุติให้ LOOP อยู่ในสภาวะ " LOCK " ความถี่ของสัญญาณอินพุต และของ VCO (VOLTAGE CONTROLLED OSCILLATOR) เหมือนกัน ($F_s = F_o$) และความต่างเฟส (PHASE DIFFERENCE) ที่พิจารณาจาก PHASE DETECTOR และโดยการเปลี่ยนแปลง F_s จาก FREE RUNNING FREQUENCY (F_f) ของ VCO ถ้าสัญญาณอินพุตมี $F_s = F_f$ ไปมีแรงกันควบคุม VCO ดังนั้น เอาท์พุทของ PHASE DETECTOR = θ_o $\theta_d = \theta_s - \theta_o$ นั้นจะเป็นศูนย์ออกจาก PHASE DETECTOR θ_d อาจจะเป็น 90° หรือ 180° อย่างไรก็ตามนั้นขึ้นอยู่กับชนิดของวงจร PHASE DETECTOR

ถ้าความถี่อินพุตเปลี่ยนดังเช่น $F_s = F_f$ ความต่างเฟส θ_d ต้องเปลี่ยนเพื่อที่จะทำแรงกันควบคุมนั้นเลื่อนความถี่ของ VCO ไปเป็น $F_o = F_s$ ทลอคช่วงของความถี่ซึ่งใช้ควบคุมสิ่งเหล่านั้นเป็นฟังก์ชันของลูปคอมโพเนนต์ (LOOP COMPONENT)




3.3.2.2 ลักษณะโดยทั่วไปของ SE/NE 567 N

SE/NE567N โดยทั่วไปใช้เป็นตัวตรวจจับหรือตรวจสอบสัญญาณความถี่ต่าง ๆ และให้ระดับแรงดันทางเอาต์พุตเป็นศูนย์กับหนึ่งเท่านั้น เมื่อความถี่อินพุตเข้ามาตรงกับความถี่ที่ VCO ภายในตัว SE/NE 567 N สร้างขึ้นมา เอาต์พุตที่ได้จะเป็นศูนย์ (LOGIC "0") ถ้าความถี่อินพุตไม่ตรงกับความถี่ของ VCO เอาต์พุตที่ได้จะเป็นหนึ่ง (LOGIC "1") ซึ่งการจึกล้าคัมขาและโครงสร้างภายในแสดงในรูป 3.6



3.3.2.3 การออกแบบวงจรตัวตรวจจับสัญญาณ

ในการออกแบบวงจรตรวจจับสัญญาณนั้น เราต้องกำหนดความถี่ให้ ซึ่งสูตรการคำนวณนั้นเราสามารถหาได้จากข้อมูลของบริษัทที่ให้มา สำหรับวงจรตรวจจับสัญญาณนั้นได้แสดงดังรูป 3.7



ข้อมูลที่ใช้ในการออกแบบ

1. ความถี่ของ VCO ถูกกำหนดโดย

$$F_o \approx \frac{1}{R_1 C_1}$$

2. แบนด์วิธ (BAND WIDTH) หาได้จากการประมาณ

$$BW = 1070 \sqrt{V_i / F_o C_2} \quad \text{เป็นเปอร์เซ็นต์ของ } F_o$$


ซึ่ง $V_i =$ แรงดันขาเข้า (VOLT RMS) , $V_i \leq 200$ mv

$$C_2 = \text{ค่าคาปาซิเตอร์ที่ขา 2 (uF)}$$

ในวงจรโทรศัพท์กลุ่มแบบ DTMF นั้นมีความถี่ที่ใช้ อยู่ 7 ความถี่คือ ความถี่ทาง
 ด้านต่ำ 4ความถี่ และความถี่ทางด้านสูง 3 ความถี่ ในการถอดรหัสได้ใช้ LM 567
 เพียง 7 ตัวเท่านั้น และในการออกแบบได้กำหนดค่าของคาปาซิเตอร์, แบนด์วิธ (BAND
 WIDTH) และค่าความต้านทานบางค่าเพียงแต่กำหนดความถี่และหาค่าความต้านทาน (R_1)
 พร้อมทั้งแหล่งจ่ายไฟวงจรที่พร้อมที่จะทำงานได้

ตัวอย่างเช่น การออกแบบวงจรถอดรหัสความถี่ 697 เฮิรซ์ ก็สามารถทำได้โดย
 หาค่าความต้านทาน(R_1) ดังวงจรรูป 3.8

$$R_1 = \frac{1}{F_o C_1} = \frac{1}{697 \times 0.1 \times 10^{-6}} = 15 \text{ K}\Omega$$




วงจรถอดรหัสสัญญาณโทรศัพท์ที่มีกลุ่มความถี่ต่ำ 4 ความถี่ และความถี่สูง 3 ความ
 นี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการเรียนการสอน ไม่อนุญาตให้นำไปใช้โดยไม่ขออนุญาต
 ดี ดังแสดงในรูป 3.9
 ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KEY	INPUTS								OUTPUTS				ST.
	ROW				COLUMN				D ₄	D ₃	D ₂	D ₁	
	R ₁	R ₂	R ₃	R ₄	C ₄	C ₃	C ₂	C ₁					
1	1	1	1	0	1	1	1	0	0	0	0	1	
2	1	1	1	0	1	1	0	1	0	0	1	0	
3	1	1	1	0	1	0	1	1	0	0	1	1	
A	1	1	1	0	0	1	1	1	1	1	0	0	0
4	1	1	0	1	1	1	1	0	0	1	0	0	
5	1	1	0	1	1	1	0	1	0	1	0	1	
6	1	1	0	1	1	0	1	1	0	1	1	0	
B	1	1	0	1	0	1	1	1	1	1	0	1	0
7	1	0	1	1	1	1	1	0	0	1	1	1	
8	1	0	1	1	1	1	0	1	1	0	0	0	
9	1	0	1	1	1	0	1	1	1	0	0	1	
0	1	0	1	1	0	1	1	1	1	1	1	0	0
*	0	1	1	1	1	1	1	0	1	0	1	0	0
o	0	1	1	1	1	1	0	1	0	0	0	0	
#	0	1	1	1	1	0	1	1	1	0	1	1	0
D	0	1	1	1	0	1	1	1	1	1	1	1	0
ALL OTHER COMBINATIONS									0	0	0	0	0

รูปที่ 3.11 แสดง TRUTH TABLE OF MC. 14419

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**PW_{ST} = STROBE PULSE WIDTH = LOW STATE CLOCK PULSE WIDTH (PW_L)

รูปที่ 3.12 แสดง STROBE GENERATOR TIMING DIAGRAM

3.3.2.5 การออกแบบและคำนวณวงจรวงจรถ่าย ASTABLE MULTIVIBRATOR

ซึ่งในภาคเอนโค๊ด 4 บิตในนาฬิกา เราใช้ ไอซี 555 ทั่วไปเป็นวงจรถ่าย ASTABLE MULTIVIBRATOR เพื่อที่จะผลิตความถี่ 4 กิโลเฮิรตซ์ เป็นสัญญาณนาฬิกาให้กับ ไอซี เล็มซี 14419



รูปที่ 3.13 แสดงการต่อ ไอซี 555 เป็นวงจรถ่าย ASTABLE MULTIVIBRATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การคำนวณค่า $T = 0.693 (R_A + R_B) \times C$

$$F = \frac{1.44}{(R_A + R_B + R_B) \times C}$$

เมื่อเรารวบรวมค่าของความถี่แล้ว และทำการเลือกกำหนดค่า R_A และ R_B ก็จะสามารถจะคำนวณหาค่าของ C ได้จาก

$$C = \frac{1.44}{(R_A + 2R_B) \times F}$$

3.3.2.6 การสร้างวงจรตัวเข้ารหัสสัญญาณคีย์บอร์ด



รูปที่ 3.14 แสดงการทอ KEY BOARD ENCODE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.14 เราใช้ ไอซี 555 เป็นวงจร ASTABLE MULTIVIBRATOR
ผลิตความถี่ 4 กิโลเฮิร์ตซ์ เป็นสัญญาณนาฬิกา ป้อนให้ขา 15 ของ ไอซี เอ็มซี 14419
การคำนวณสร้างวงจร ASTABLE MULTIVIBRATOR

เมื่อเรากำหนดใช้ความถี่เท่ากับ 4 กิโลเฮิร์ตซ์ และเลือกค่าความต้านทาน

$$R_A = 10 \text{ K} , R_B = 13 \text{ K}$$

ดังนั้นคำนวณหาค่า C ได้

$$\begin{aligned} C &= \frac{1.44}{(10\text{K} + 26\text{K}) \times 4\text{K Hz}} \\ &= \frac{1.44}{36000 \times 40000} \\ &= \frac{1.44}{1.44 \times 10^8} = 0.01 \text{ uF} \end{aligned}$$

จาก KEYBOARD ROW INPUTS ($R_1 - R_4$) กอเข้าขา (1-4) และ COLUMN
INPUTS ($C_1 - C_3$) กอเข้าขา (5-7) และจะมีขา (10-13) เป็นขา DATA OUT
-OUTPUTS ($D_1 - D_4$)

เมื่อเรากดปุ่มคีย์บอร์ด เพียง 1 คีย์ ก็จะมี อินพุต 1 ROW 1 COLUMN
เข้ามา เช่น สมมุติว่าเรากด คีย์หมายเลข "1" ก็จะมี อินพุต R_1 เข้าที่ขา 1 และ
อินพุต C_1 เข้าที่ขา 5 และหากัน เอาท์พุทก็จะมี ข้อมูลออกจากขา (10-13) ส่วน
ที่ขา 14 ก็จะมีสัญญาณ STROBE PULSE ออกมา 1 PULSE


และหากว่าเรากดปุ่มคีย์หมายเลข " * " ก็จะมี ROW INPUTS R_4 ;
COLUMN INPUT C_1 ป้อนเข้าที่ขา 4 และ ขา 5 ที่ขา (10-13) ก็จะมีข้อมูล
ออกมา แต่ที่ขา 14 จะไม่มีสัญญาณ STROBE PULSE ออกมา เพราะว่า STROBE
GENERATOR จะผลิตสัญญาณ STROBE ออกมาเฉพาะที่ 10 คีย์ คือ คีย์หมายเลข 0-9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.3 ส่วนที่เป็นหน่วยความจำของเสียง

วงจรส่วนนี้จะใช้ไอซี STATIC RAM CDM 6264 8k x 8 bits

ซึ่งจะทำงานเป็นหน่วยความจำ โดยจะเก็บสัญญาณที่ถูกแปลงเป็นสัญญาณดิจิทัลแล้วเอาไว้ชั่วคราวและจะอ่านออกไปเมื่อต้องการตามลักษณะการออกแบบวงจร ซึ่งในการกำหนดที่อยู่ของข้อมูลในหน่วยความจำ เราจะใช้สัญญาณจากไอซีเบอร์ เอ็มซี 14419 ซึ่งมีขนาด 4 บิต เป็นสัญญาณเลือกช่องทาง(Channel) ในการส่งข้อมูลซึ่งมีได้ 16 ช่องทาง แล้วนำมารวมกับสัญญาณที่ได้จากไอซีเบอร์ 74LS161 ซึ่งเป็นไบนารีเคาน์เตอร์ ขนาด 4 บิต 2 ตัว ดังนั้นจะมีเอาต์พุตออกจากเคาน์เตอร์ขนาด 8 บิตทำให้ได้สัญญาณที่ไปกำหนดที่อยู่ของหน่วยความจำมีขนาด 12 บิต ซึ่งจะทำให้สามารถอ้างที่อยู่ได้ 2^{12} ตำแหน่ง ซึ่งจะสามารถเก็บได้ในหน่วยความจำที่เป็นไอซีที่ใช้ในการทดลองเพียงตัวเดียวเท่านั้น และข้อมูลที่จะส่งเข้ามาเก็บในหน่วยความจำจะมาจากเอาต์พุตของวงจรในส่วนช่องทางผ่านสัญญาณเสียงพูด คือ ท่อกับเอาต์พุตของไอซี 74 LS374 ซึ่งจะแสดงลักษณะของวงจรได้ดังรูปที่ 3.15



รูปที่ 3.15 แสดงวงจรส่วนที่เป็นหน่วยความจำของเสียง

บทที่ 4

การทดลองและผลการทดลอง

เนื่องจากชิ้นงานที่ทำได้ในขณะนี้ยังไม่เสร็จสมบูรณ์ คือจะมีบางส่วนที่ยังไม่สามารถวัดผลที่เอาท์พุทได้ตามที่ต้องการ จึงไม่มีสัญญาณที่จะไปเข้าทางอินพุทของวงจรส่วนต่อไปได้ โดยสามารถทำการทดลองได้ในส่วนที่เป็นตัวเลือกทางผ่านของสัญญาณเสียงพูดและส่วนที่เป็นหน่วยความจำของเสียง แต่ในส่วนที่เป็นทางผ่านของสัญญาณเสียงพูดยังไม่สามารถหาค่าของเอาท์พุทได้ตามที่ความต้องการ ซึ่งผลการทดลองที่ถูกค้องและสมบูรณ์จะนำเสนอต่อไปเมื่อทำการทดลองได้สำเร็จแล้ว



บทที่ 5

สรุปและวิจารณ์ผลการทดลอง

จากผลการทดลองในการที่จะเก็บสัญญาณดิจิทัลไว้ชั่วคราวในหน่วยความจำซึ่งมีขั้นตอนในการเก็บสัญญาณซึ่งได้กล่าวมาแล้วในบทอื่นๆ โดยส่วนที่มีปัญหาก็คือในส่วนที่เป็นการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ซึ่งใช้ไอซี เอทีซี ๖๕๐9 ทำการแปลงสัญญาณ แต่ปรากฏว่า เอาท์พุทที่ได้ ยังไม่เป็นสัญญาณดิจิทัลที่สมบูรณ์แบบ เพราะว่ายังมีกรรมกรวนอยู่มาก ซึ่งจะก่อให้เกิดการแก้ไขต่อไปให้สำเร็จได้

ส่วนของวงจรส่วนอื่นๆยังไม่ประสบปัญหามากนัก ซึ่งทางผู้ทำการทดลองคาดว่าจะได้ทำการทดลองให้สำเร็จลุล่วงไปควยก็





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF198/LF298/LF398, LF198A/LF398A



Sample and Hold

LF198/LF298/LF398, LF198A/LF398A Monolithic Sample and Hold Circuits

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 μ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of 10 10Ω allows high source impedances to be used without degrading accuracy.

P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 μ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode even for input signals equal to the supply voltages.


Features

- Operates from $\pm 5V$ to $\pm 18V$ supplies
- Less than 10 μ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01\mu F$
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth



Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from $\pm 5V$ to $\pm 18V$ supplies. It is available in an 8-lead TO-5 package.

An "A" version is available with tightened electrical specifications.

Functional Diagram



Typical Applications



7



MOTOROLA

MC14419

2-OF-8 KEYPAD-TO-BINARY ENCODER

The MC14419 is designed for phone dialer system applications, but finds many applications as a keypad-to-binary encoder. The device contains 2-of-8 to binary encoder, a strobe generator, and an illegal state detector. The encoder has four row inputs and four column inputs and is designed to accept inputs from 16 keyswitches arranged in a 4 x 4 matrix. For an output on the four data lines, one and only one row along with one and only one column input line must be activated. All other combinations are suppressed by the illegal state detector to eliminate false data output.

The strobe generator produces a strobe pulse when any of the 10 keys corresponding to numerals 0 through 9 are depressed. The strobe output can be used to eliminate erroneous data entry due to contact bounce. For a strobe output to occur, the key row and column input lines must remain stable for 80 clock pulses after activation. When the contact bounce has settled and 80 clock pulses have occurred, the output will be a single strobe pulse equal in width to that of the clock, low state. The strobe generator will output one and only one pulse each time a numerical key is depressed. After the pulse has occurred, noise and bounce due to contact break will not cause another strobe pulse. With a 16 kHz input clock frequency, the pulse occurs 5 ms after the last bounce.

- Suppressed Output for Illegal Input Codes
- On Chip Pullup Resistors for Row and Column Inputs
- Clock Input Conditioning Circuit
- Low Current Drain in Standby Mode
5.0 μA Typical @ 5.0 Vdc
- Subsystem Complement to the MC14408/14409 Phone Pulse Converter
- Codes for Numbers 0-9 Produce a Strobe Pulse

CMOS MSI

LOW POWER COMPLEMENTARY MOS

2-OF-8 KEYPAD-TO-BINARY ENCODER




L SUFFIX CERAMIC PACKAGE CASE 620




P SUFFIX PLASTIC PACKAGE CASE 648

PIN ASSIGNMENT



VDD = Pin 16
VSS = Pin 8

BLOCK DIAGRAM



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} \leq V_{in}$ or $V_{out} \leq V_{DD}$.

MC14419

MAXIMUM RATINGS (Voltages referenced to V_{SS}, Pin 8)

Rating	Symbol	Value	Unit
DC Supply Voltage	V _{DD}	+6.0 to -0.5	V _{dc}
Input Voltage, All Inputs	V _{in}	V _{DD} + 0.5 to V _{SS} - 0.5	V _{dc}
DC Current Draw per Pin	I	10	mA _{dc}
Operating Temperature Range	T _A	-40 to +85	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD} V _{dc}	-40°C		25°C		+85°C		Unit	
			Min	Max	Min	Typ	Max	Min		Max
Supply Voltage Operating Range	V _{DD}	-	3.0	6.0	3.0	6.0	6.0	3.0	6.0	V _{dc}
Output Voltage	V _{out}	5.0	0	0.05	0	0.05	0	0.05	0	V _{dc}
			4.95	-	4.95	5.0	-	4.95	-	V _{dc}
Input Voltage (V _O = 4.5 or 0.5 V _{dc})	"0" Level V _{IL}	5.0	1.5	-	1.5	2.25	-	1.4	-	V _{dc}
	"1" Level V _{IH}	6.0	3.5	-	3.5	2.25	-	3.6	-	V _{dc}
Output Drive Current (V _{OH} = 2.5 V _{dc}) Source (V _{OL} = 0.4 V _{dc}) Sink	I _{OH}	5.0	-0.23	-	-0.20	-1.7	-	-0.16	-	mA _{dc}
	I _{OL}	5.0	0.23	-	0.20	0.78	-	0.13	-	mA _{dc}
Input Leakage Current (V _{in} = V _{DD})	I _{IH}	5.0	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA _{dc}
Pullup Resistor Source Current (Row and Column Inputs) (V _{in} = V _{SS})	I _{IL}	5.0	265	460	190	260	330	125	215	μA _{dc}
Input Capacitance (V _{in} = V _{SS})	C _{in}	-	-	-	-	5.0	-	-	-	pF
Standby Supply Current (f _{clock} = 16 kHz, No Keys Depressed)	I _{DD5}	3.0	-	3.0	-	1.0	3.0	-	6.0	μA _{dc}
		5.0	-	16	-	6.0	15	-	30	
		6.0	-	60	-	20	60	-	120	
Standby Supply Current as a Function of Clock Frequency* (No Keys Depressed)	I _{DD5}	5.0	I _{DD5} = 0.09 μA/kHz + 3.0 μA							μA _{dc}

*The formula given is for the typical characteristic only.

SWITCHING CHARACTERISTICS (C_L = 50 pF, T_A = 25°C)

Characteristic	Symbol	V _{DD}	Min	Typ	Max	Unit
Output Rise and Fall Times, D1 thru D4 (Figure 1)	t _{PLH} , t _{PHL}	5.0	-	300	-	ns
Propagation Delay Time, Row or Column Input to Data Output (Figure 1)	t _{PLH} , t _{PHL}	5.0	-	1000	-	ns
Clock Pulse Frequency Range	PRF	3.0 to 6.0	-	-	80	kHz

FIGURE 1 - SWITCHING TIME WAVEFORMS





FIGURE 2 - TYPICAL STROBE PULSE DELAY TIMES

PRF Clock Frequency kHz	tST* Strobe Pulse Delay Time ns
4.0	20
8.0	10
16	5.0
32	2.5
80	1.0

*tST = (1/PRF) + 80, with PRF in kHz, tST in ns.


FIGURE 3 - STROBE GENERATOR TIMING DIAGRAM



TRUTH TABLE

Key**	Input								Output				
	R4	R3	R2	R1	C4	C3	C2	C1	D4	D3	D2	D1	Strobe
1	1	1	1	0	1	1	1	0	0	0	0	1	0
2	1	1	1	0	1	1	0	1	0	0	1	0	0
3	1	1	1	0	1	0	1	1	0	0	1	1	0
A	1	1	1	0	0	1	1	1	1	1	0	0	0
4	1	1	0	1	1	1	1	0	0	1	0	0	0
5	1	1	0	1	1	1	0	1	0	1	0	1	0
6	1	1	0	1	1	0	1	1	0	1	1	0	0
B	1	1	0	1	0	1	1	1	1	1	0	1	0
7	1	0	1	1	1	1	1	0	0	1	1	1	0
8	1	0	1	1	1	1	0	1	1	0	0	0	0
9	1	0	1	1	1	0	1	1	1	0	0	1	0
C	1	0	1	1	0	1	1	1	1	1	1	0	0
0	0	1	1	1	1	1	1	0	1	0	1	0	0
0	0	1	1	1	1	1	0	1	0	0	0	0	0
0	0	1	1	1	1	0	1	1	1	0	1	1	0
D	0	1	1	1	0	1	1	1	1	1	1	1	0
	All Other Combinations								0	0	0	0	0

**See Figure 4 for keypad designation.



CMOS 8192-Word by 8-Bit LSI Static RAM

Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 28-pin configuration
- Input address buffers gated off with chip disable
- Fast access time: $t_{AA}=150\text{ ns}/120\text{ ns}$ (CDM6264-3/CDM6264-4)
- Low standby and operating power: $I_{OBS1}=2\ \mu\text{A}$ typical, $I_{OPEA3}=40\ \text{mA}$ maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating): 0° to 70°C

The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V.

Either chip enable ($\overline{\text{CE1}}$ or $\overline{\text{CE2}}$), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable ($\overline{\text{OE}}$) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 28-lead, hermetic, dual-in-line side-braced ceramic (D suffix) and in 28-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

TRUTH TABLE

$\overline{\text{CE1}}$	$\overline{\text{CE2}}$	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A0 TO A12	MODE *	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = HIGH OR L

CDM6264

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V_{DD}):

(Voltage referenced to V_{SS} terminal) -0.3 to +7 V
INPUT VOLTAGE RANGE, ALL INPUTS -0.3 to +7 V

POWER DISSIPATION PER PACKAGE (P_D):

For T_A = 0° to +60°C (PACKAGE TYPE E) 500 mW
 For T_A = -60° to +70°C (PACKAGE TYPE E) Derate Linearly at 8 mW/°C to 420 mW
 For T_A = 0° to +70°C (PACKAGE TYPE D) 500 mW

DEVICE DISSIPATION PER OUTPUT TRANSISTOR

For T_A = FULL PACKAGE-TEMPERATURE RANGE 100 mW

OPERATING-TEMPERATURE RANGE (T_A):

PACKAGE TYPE D 0 to +70°C
 PACKAGE TYPE E 0 to +70°C

STORAGE TEMPERATURE RANGE (T_{STG}) -55 to +125°C

LEAD TEMPERATURE (DURING SOLDERING):

At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max. +265°C

OPERATING CONDITIONS at T_A = 0 to +70°C

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	ALL TYPES		
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	V _{IN}	V _{DD} + 0.3	
	V _{IL}	0.8	
Input Signal Rise or Fall Time ^A	t _{LI}	5	μs

^A Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode.

STATIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70°C, V_{DD} = 5 V ± 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS
		ALL TYPES			
		Min.	Typ.*	Max.	
Standby Device Current	I _{DDs}	—	1.5	3	mA
	I _{DDst}	—	2	100	
Output Voltage Low Level	V _{OL} Max.	CE1=V _{OH} or CE2=V _{IL}		0.4	V
		CE1=CE2 ≥ V _{DD} -0.2 V or CE2 ≤ 0.2 V		—	
Output Voltage High Level	V _{OH} Min.	I _{OL} =2.1 mA		—	V
		I _{OH} =-1 mA		2.4	
Input Leakage Current	I _{IN} Max.	V _{IO} =0 V to V _{DD}		±0.1	μA
		V _{IO} =0 V to V _{DD}		±0.5	
Operating Device Current	I _{OPER1} [#]	V _{IN} =V _{IL} , V _{OH}		4.5	mA
		V _{IN} =0.2 V, V _{DD} =0.2 V		22.5	
Input Capacitance	C _{IN}	t _{CYC} =1 μs		4	pF
		t _{CYC} =120 ns		6	
Output Capacitance	C _{IO}	t _{CYC} =1 μs		6	pF
		t _{CYC} =120 ns		8	

*Typical values are for T_A=25°C and nominal V_{DD}.

[#]Outputs open circuited.


SIGNAL DESCRIPTIONS

- A0-A10 (Address Inputs):** These inputs must be stable prior to a write operation, but may change asynchronously during read functions.
- I/O1-I/O8:** 8-bit tristate data bus.
- CE1, CE2 (Chip Enable):** Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.
- OE (Output Enable):** Enables tristate outputs if CE1 and CE2 are valid and WE is high.
- WE (Write Enable):** Enables Write function, if CE1 and CE2 are valid. WE will dominate if both WE and OE are low (i.e., the bus will be tristated and a Write will occur).
- V_{DD}, V_{SS}:** Power supply connections.

DYNAMIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70°C, V_{DD} = 5 V ± 10%, Input t_r, t_f = 10 ns; C_L = 100 pF and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. †	MAX.	MIN. †	MAX.	
Read Cycle Times, See Fig. 2						
Read Cycle Time	t _{RC}	150	—	120	—	ns
Address Access Time	t _{AA}	—	150	—	120	
Chip Enable Access Time	t _{ACE1} , t _{ACE2}	—	150	—	120	
Chip Enable to Output Active	t _{CLZ1} , t _{CLZ2}	10	—	10	—	
Output Enable to Output Valid	t _{OEV}	—	70	—	60	
Output Enable to Output Active	t _{OEA}	5	—	5	—	
Chip Disable to Output "High Z"	t _{CHZ1} , t _{CHZ2}	0	70	0	50	
Output Disable to Output "High Z"	t _{OHZ}	0	60	0	40	
Output Hold from Address Change	t _{OH}	30	—	30	—	

†Time required by a limit device to allow for the indicated function.



WE IS HIGH DURING READ CYCLE. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CH-37205

Fig. 2 - Read-cycle timing waveforms.


CDM6264

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_a = 0$ to $+70^\circ\text{C}$, $V_{DD} = 5\text{V} \pm 10\%$,
 Input $L_t = 10\text{ ns}$; $C_L = 100\text{ pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. [†]	MAX.	MIN. [†]	MAX.	
Write Cycle Times, See Fig. 3						
Write Cycle Time	t_{wc}	150	—	120	—	ns
Chip Enable to End of WRITE	t_{cew}, t_{cews}	120	—	100	—	
Address Valid to End of WRITE	t_{aw}	120	—	100	—	
Address Setup Time	t_{as}	0	—	0	—	
Write Enable Width	t_{we}	100	—	80	—	
Write Recovery Time	t_{wr}	0	—	0	—	
Write to Output "High Z"	t_{wzs}	—	70	—	50	
Input Data Setup Time	t_{ds}	60	—	50	—	
Input Data Hold Time	t_{dh}	0	—	0	—	
Output Active from End of Write	t_{ow}	10	—	10	—	

[†]Time required by a limit device to allow for the indicated function.

WRITE CYCLE 1 (CE1 CONTROL)




IN A CE1 OR CE2 CONTROLLED WRITE CYCLE, THE OUTPUT BUFFERS REMAIN IN A HIGH IMPEDANCE STATE, WHETHER CE IS HIGH OR LOW. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CM-37204

Fig. 3 - Write-cycle timing waveforms.

WRITE CYCLE 2 (CE2 CONTROL)



WRITE CYCLE 3 (WE CONTROL)




Fig. 3 - Write-cycle timing waveforms (cont'd).


CDM6264

DATA RETENTION CHARACTERISTICS at $T_A = 0$ to 70°C ; See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS	
		ALL TYPES			
		MIN.	MAX.		
Minimum Data Retention Voltage	V_{DR}	$\overline{CE1} \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	2	5.5	V
Data Retention Quiescent Current	I_{DDDR}	$V_{DD} = 3\text{ V}$, $\overline{CE1}, CE2 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$	—	50	μA
Chip Disable to Data Retention Time	t_{CDR}	See Fig. 4	0	—	ns
Recovery to Normal Operation Time	t_R	See Fig. 4,	t_{DR}	—	ns

t_{DR} = Read Cycle Time.

DATA RETENTION WAVEFORM 1 ($\overline{CE1}$ CONTROL)



DATA RETENTION WAVEFORM 2 ($CE2$ CONTROL)




Fig. 4 - Low V_{DD} data-retention timing waveforms. 92CM-37208

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ก็ด้วยความช่วยเหลือของท่านอาจารย์ที่ปรึกษาทั้งสองท่าน คือ อาจารย์ มนูญ สุขเกษม และ อาจารย์ ถวิล พึ่งมา ที่ได้ให้ความช่วยเหลือแนะนำบางสิ่งบางอย่างแก่ผู้จัดทำ ทั้งนี้ผู้จัดทำจึงต้องขอขอบคุณมา ณ ที่นี้ด้วย และผู้จัดทำยังต้องขอขอบคุณเพื่อนๆทุกคนที่มีส่วนช่วยเหลือให้ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ด้วย



หนังสืออ้างอิง

1. รศ. มนูญ สุขเกษม , " วิศวกรรมโทรเลขและโทรศัพท์ " ,
หน้า 110-130 , ศูนย์การพิมพ์ทางไกล
2. รัชบุรณ กิ่งสใจรัมย์ , " ระบบโทรศัพท์แบบมัลติเพลกซ์สำหรับการสื่อสารความเร็วแสง " , วิทยานิพนธ์สำหรับปริญญาโทบัณฑิต คณะ
วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง ,
หน้า 3-18 . , 2529
3. JAPAN INTERNATIONAL COOPERATION AGENCY MPPPON
TELEGRAPH & TELEPHONE PUBLIC CORPORATION , KINGMONGKUT'S
INSTITUTE OF TECHNOLOGY , "TELEPHONE SWITCHING ENGINEERING
(DIGITAL SWITCHING SYSTEM)" , PAGE 1 - 21