

QPSK มอดูเลชัน และ ดีมอดูเลชัน

QPSK MODULATION AND DEMODULATION



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีโทรคมนาคม ภาควิชาวิศวกรรมสารสนเทศ

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....

เลขทะเบียน 46493

วัน, เดือน, ปี 2 เม.ย. 2546

b.....  
1.....

เอกสารนี้เป็นเอกสารที่ให้บริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีไปใช้

QPSK มอดูเลชัน และ ดีมอดูเลชัน

QPSK MODULATION AND DEMODULATION

จัดทำโดย

นายปรีชา ธรรมพิทักษ์ รหัสประจำตัว 43015878

นายวุฒิชัย อักษรสวัสดิ์ รหัสประจำตัว 43015889

อาจารย์ที่ปรึกษา

รศ.ชวลิต เบญจางคประเสริฐ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีโทรคมนาคม ภาควิชาวิศวกรรมสารสนเทศ

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# QPSK MODULATION AND DEMODULATION

Mr. PREECHA THAMPITAK ID 43015878

Mr. WUTICHAJ ATCHASAWAT ID 43015889



PROJECT SUBMITTED IN PARTIAL FULFILLMENT OF THE REQUIREMENT FOR  
BACHELOR OF TELECOMMUNICATION TECHNOLOGY  
DEPARTMENT OF INFORMATION ENGINEERING  
FACULTY OF ENGINEERING  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

2002

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	QPSK มอดูเลชันและดีมอดูเลชัน
นักศึกษา	นายปรีชา ธรรมพิทักษ์ นายวุฒิชัย อักษรสวัสดิ์
อาจารย์ผู้ควบคุม	รศ. ชวลิต เบญจางคประเสริฐ
ระดับการศึกษา	ปริญญาอุตสาหกรรมศาสตรบัณฑิต
ภาควิชา	วิศวกรรมสารสนเทศ
ปีการศึกษา	2545

คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติ  
ให้วิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

( รศ.ชวลิต เบญจางคประเสริฐ )  
อาจารย์ผู้ควบคุมวิทยานิพนธ์

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	QPSK มอดูเลชันและดีมอดูเลชัน
นักศึกษา	นายปรีชา ธรรมพิทักษ์ นายวุฒิชัย อัชชสวัสดิ์
อาจารย์ผู้ควบคุม	รศ. ชวลิต เบญจางคประเสริฐ
ระดับการศึกษา	ปริญญาอุตสาหกรรมศาสตรบัณฑิต
ภาควิชา	วิศวกรรมสารสนเทศ
ปีการศึกษา	2545

### บทคัดย่อ

โครงการนี้เป็นการนำเสนอ การทดลองส่งสัญญาณดิจิทัลด้วยความเร็ว 64 kbps ไปตามสายโคแอกเชียลโดยใช้หลักการของการเข้ารหัสแบบ QPSK ซึ่งเป็นรูปแบบหนึ่งของการส่งสัญญาณดิจิทัล โดยข้อมูลจะถูกบรรจุอยู่ในเฟสของสัญญาณพาหะ

ในโครงการนี้จะใช้วงจรกำเนิดสัญญาณพาหะ 512 kHz และสัญญาณนำร่อง 480 kHz และใช้วงจรแยกสัญญาณดิจิทัล นำไปแปลงเป็นสัญญาณอนาล็อกก่อนเข้าบาดานซ์มอดูเลเตอร์ ดังนั้นที่วงจรบาดานซ์มอดูเลเตอร์จะทำการผสมสัญญาณพาหะกับข้อมูล ซึ่งจะเป็นการนำสัญญาณที่จะส่งอยู่ในรูปเฟสของสัญญาณพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Thesis.** QPSK Modulation and Demodulation

**Student.** Mr. Preecha Thampitak  
Mr. Wutichai Atchasawat

**Advisor.** Assoc.Prof. Chawalit Benjangkprasert

**Department.** Information Engineering

**Academic Year.** 2002

## ABSTRACT

This project presents a digital transmission at bit rate 64 Kbps in coaxial cable. This work uses Quadrature Phase shift Keying ( QPSK ) is in a digital modulation from where the digital information is contained phase of the transmitted carrier.

In this project uses the 512 kHz oscillating carrier signal and 480 kHz pilot signal circuits with controlled by using real time clock 64 kHz. And uses digital data separate circuit to digital to analog converter before presenting to either balanced modulator. Also, at the balanced modulator includes the digital signal conversion with carrier. The results indicate the in-phase of the transmitted carrier.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงได้ด้วยดีเป็นผลเนื่องมาจากความมานะอดทน และความช่วยเหลือเกื้อกูลกันของเพื่อน ๆ ทุกท่านที่มีส่วนร่วม ตลอดระยะเวลาที่ทำโครงการนี้ โดยได้รับการสนับสนุนจาก รศ.ชวลิต เบญจางคประเสริฐ และอาจารย์ทุกท่านในภาควิชาวิศวกรรมศาสตร์ สารสนเทศ ที่ได้ให้ความรู้ คำแนะนำและรายละเอียดเกี่ยวกับโครงการนี้ จึงขอกราบขอบพระคุณไว้ ณ ที่นี้ด้วย

สุดท้ายนี้ขอกราบขอบพระคุณบิดา มารดา ที่ได้ให้การสนับสนุนในด้านการศึกษา อีกทั้งสิ่งดี ๆ ทุกๆอย่างที่มีให้กันมาโดยตลอด รวมทั้งญาติพี่น้องทุกท่านที่คอยเป็นขวัญและกำลังใจด้วยดีเสมอมา

ผู้จัดทำ

นายปรีชา ธรรมพิทักษ์

นายวุฒิชัย อัครสวัสดิ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อ( ภาษาไทย)	I
บทคัดย่อ ( ภาษาอังกฤษ)	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VI
สารบัญตาราง	VIII
บทที่1 บทนำ	1
บทที่2 ทฤษฎีที่เกี่ยวข้อง	2
ทฤษฎี QPSK	4
ประสิทธิภาพของแถบความถี่	6
วงจรบาลานซ์มอดคูเลเตอร์	9
Active filter	10
เฟสล็อกคูลูป	14
บทที่3 การออกแบบวงจรทางภาคส่ง	17
ชุดกำเนิดข้อมูลขนาดความเร็ว 64 kbps	18
วงจรแยกสัญญาณดิจิทัล	18
วงจรแปลงบิตเป็น 2 ระดับ	19
วงจรบาลานซ์มอดคูเลเตอร์	21
วงจรกรองช่วงความถี่	22
Band-pass filter	23
วงจรเลื่อนเฟส 90 องศา	28
วงจรถ่ายสัญญาณพาห์ 512 kHz	29
วงจรถ่ายสัญญาณนำร่อง 480 kHz	30
วงจรรวมสัญญาณ	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ ( ต่อ )

		หน้า
บทที่ 4	การออกแบบวงจรและทดลองทางด้านภาครับ	33
	วงจรกรองความถี่ช่วง 496-528 kHz	34
	วงจรกรองความถี่ช่วง 480 kHz	35
	วงจรเฟสดีคัลูป	35
	วงจรเลื่อนเฟส 90 องศา	37
	วงจรบาลานซ์คิมมอดูเลเตอร์	37
	วงจรกรองความถี่ต่ำ	38
	วงจรแปลงสัญญาณ 2 ระดับเป็น 1 บิต	39
	วงจรรวมสัญญาณดิจิทัล	40
	บทที่ 5	ผลการทดลอง
เครื่องส่ง		42
วงจรกำเนิดข้อมูลไบนารี NRZ ความเร็วในการส่ง 64 kHz		42
วงจรแยกบิตสัญญาณข้อมูล		43
วงจรกำเนิดสัญญาณพาห้ความถี่ 512 kHz		44
วงจรกำเนิดสัญญาณนำร่อง 480 kHz		45
วงจรกำเนิดสัญญาณเลื่อนเฟส 90 องศา		46
วงจรมอดูเลเตอร์แบบแยกคลื่นพาห้		47
วงจรรวมสัญญาณ		49
บทที่ 6		บทสรุปและข้อเสนอแนะ
	ภาคผนวก	
	หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

หน้า

รูปที่ 2.1 บล็อกไดอะแกรม QPSK	3
รูปที่ 2.2 QPSK มอดูเลเตอร์	4
(a) ตารางการทำงาน (b) เฟสเซอร์ไดอะแกรม (c) คอนเทสเลชันไดอะแกรม	
รูปที่ 2.3 บล็อกไดอะแกรมเครื่องรับ QPSK	5
รูปที่ 2.4 วงจรบาลานซ์มอดูเลเตอร์	8
รูปที่ 2.5 Frequency Response ของวงจร Filter	12
รูปที่ 2.6 บล็อกไดอะแกรมของวงจร เฟสล็อกคูลูป	14
รูปที่ 2.7 คุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อกคูลูป	15
รูปที่ 3.1 บล็อกไดอะแกรมที่ใช้ในการออกแบบวงจรภาคส่ง	16
รูปที่ 3.2 วงจรกำเนิดสัญญาณข้อมูล	17
รูปที่ 3.3 วงจรแยกสัญญาณดิจิทัล	18
รูปที่ 3.4 วงจรแปลงสัญญาณ 1 บิต เป็น 2 ระดับ	19
รูปที่ 3.5 วงจรบาลานซ์มอดูเลเตอร์	20
รูปที่ 3.6 แสดงวงจร wide band pass filter และ response	23
รูปที่ 3.7 วงจร Positive Feedback Band – Pass	23
รูปที่ 3.8 กราฟแสดงความสัมพันธ์ ระหว่าง K parameter เทียบกับความถี่	24
รูปที่ 3.9 กราฟแสดงความสัมพันธ์ระหว่างค่าความต้านทานเทียบกับ K parameter	25
รูปที่ 3.10 วงจร Phase Shift 90 องศา	25
รูปที่ 3.11 วงจรกำเนิดสัญญาณพาหะ 512 kHz	27
รูปที่ 3.12 วงจรกำเนิดสัญญาณนำร่อง 480 kHz	28
รูปที่ 3.13 วงจร Summing Amplifier	29
รูปที่ 4.1 Block Diagram ทางด้านภาครับ	30
รูปที่ 4.2 วงจรกรองความถี่ช่วง 496-528 kHz	31
รูปที่ 4.3 วงจรเฟสล็อกคูลูปที่ 1 กู้สัญญาณนาฬิกา 64 kHz	32
รูปที่ 4.4 วงจรเฟสล็อกคูลูปที่ 2 กู้สัญญาณพาหะ 512 kHz	33
รูปที่ 4.5 วงจรเลื่อนเฟส 90 องศา	34
รูปที่ 4.6 วงจรบาลานซ์ดีมอดูเลเตอร์	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่าในรูปแบบใด ๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ(ต่อ)

	หน้า
รูปที่ 4.7 วงจรกรองความถี่ต่ำ	35
รูปที่ 4.8 วงจร Comparator	36
รูปที่ 4.9 วงจรรวมสัญญาณดิจิทัล	37
รูปที่ 5.1.1 สัญญาณนาฬิกาที่สร้างขึ้น	38
รูปที่ 5.1.2 สัญญาณนาฬิกาเปรียบเทียบกับสัญญาณข้อมูล 10110100	39
รูปที่ 5.1.3 สัญญาณข้อมูลที่ถูกแยกเป็นช่อง I ช่อง Q เปรียบเทียบกับสัญญาณนาฬิกา	40
รูปที่ 5.1.4 สัญญาณคลื่นพาห์ 512 kHz	41
รูปที่ 5.1.5 สัญญาณจากวงจรกำเนิดสัญญาณนาฬิกาเปรียบเทียบกับสัญญาณนำร่อง	42
รูปที่ 5.1.6 สัญญาณคลื่นพาห์ที่ได้จากการเลื่อนเฟส 90 องศา	43
รูปที่ 5.1.7 (ก) เปรียบเทียบสัญญาณ I กับ I'	44
รูปที่ 5.1.7 (ข) เปรียบเทียบสัญญาณ Q กับ Q'	45
รูปที่ 5.1.7 (ค) เปรียบเทียบสัญญาณ I channel และ Q channel	46
รูปที่ 5.1.8 สัญญาณ QPSK	47
รูปที่ 5.1.9 เปรียบเทียบสัญญาณ QPSK กับสัญญาณพาหะ 512 kHz	48
รูปที่ 5.2.0 เปรียบเทียบสัญญาณ QPSK กับ สัญญาณนาฬิกา 64 kHz	49
รูปที่ 5.2.1 แสดงรูปของสัญญาณนาฬิกาที่กู้ได้เทียบกับสัญญาณกรองความถี่ 480kHz	50
รูปที่ 5.2.2 สัญญาณนาฬิกาที่กู้ได้ แล้วผ่านวงจรเลื่อนเฟสไป 90 องศา	51
รูปที่ 5.2.3 (ก) สัญญาณเอาต์พุตที่ได้จากวงจรคิมอดูเลต เปรียบเทียบกับสัญญาณช่อง I	52
รูปที่ 5.2.3 (ข) สัญญาณเอาต์พุตที่ได้จากวงจรคิมอดูเลต เปรียบเทียบกับสัญญาณ ช่อง Q	53
รูปที่ 5.2.4(ก) สัญญาณที่ผ่านวงจรเปรียบเทียบในช่อง I เปรียบเทียบกับทางภาคส่ง	54
รูปที่ 5.2.4 (ข) สัญญาณที่ผ่านวงจรเปรียบเทียบสัญญาณในช่อง Q เปรียบเทียบกับทางภาคส่ง	55
รูปที่ 5.2.4 (ค) สัญญาณช่อง I และ ช่อง Q เปรียบเทียบกับสัญญาณนาฬิกา	56
รูปที่ 5.2.5 แสดงการเปรียบเทียบสัญญาณข้อมูลทางภาครับเทียบกับทางด้านส่ง	57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลทต่างๆ	7
ตารางที่ 2.2 สรุปข้อแตกต่างของ FSK ,PSK และ QAM	8
ตารางที่ 3.1 การแปลงบิทเป็น 2 ระดับ	20
ตารางที่ 4.1 ระดับสัญญาณ 2 ระดับ	39



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

ในโลกปัจจุบันการสื่อสารโทรคมนาคม สามารถแบ่งการสื่อสารออกเป็นระบบใหญ่ๆ ได้ 2 ระบบ คือ

- 1.ระบบสื่อสาร แบบดิจิทัล (Digital Communication System)
- 2.ระบบสื่อสาร แบบอนาล็อก (Analog Communication System)

แต่ปัจจุบันนี้ การสื่อสารแบบดิจิทัลได้เข้ามามีบทบาทเนื่องจากการสื่อสาร แบบอนาล็อกประสบปัญหาอยู่หลายประการ อาทิเช่น ปัญหาของสัญญาณที่ผิดพลาดที่สำคัญยิ่ง มีภูมิคุ้มกันสัญญาณรบกวน(noise)ต่ำ และด้วยเหตุผลต่างๆทำให้ระบบการสื่อสารแบบดิจิทัลในปัจจุบันแะอนาคตมีบทบาทสำคัญยิ่ง เนื่องจากระบบการสื่อสารแบบดิจิทัลจะให้ความถูกต้องแม่นยำกว่า อีกทั้งมีความต้องการเพิ่มขึ้นอย่างมากทั้งทางคุณภาพและปริมาณในการใช้งานทั้งในการส่งสัญญาณหรือข้อมูลในระบบต่างๆ เช่น ระบบโทรศัพท์,ระบบสื่อสารผ่านดาวเทียมภาคพื้นดินหรือระบบสื่อสารดาวเทียมอวกาศ (Aeronautical or Land Mobile Satellite System) เป็นต้น จำเป็นต้องใช้การสื่อสารแบบดิจิทัลที่แม่นยำเพื่อพัฒนาให้ทันกับความต้องการของตลาดการสื่อสารที่เป็นอยู่

รูปแบบการมอดูเลตสัญญาณ ดิจิตอล มีหลายรูปแบบ เช่น FSK, PSK, BPSK, QPSK, 8PSK, QAM, 8QAM, 16QAM ฯลฯ แต่ในโครงการนี้จะเลือกศึกษาระบบ QPSK (Quadrature Phase Shift Keying) ซึ่งการเปลี่ยนแปลงของคลื่นพาหะจะมีทางเฟสรวม 4 ตำแหน่งในหนึ่ง คาบเวลา

### ความเป็นมา

ที่กล่าวมาแล้วว่าปัจจุบันนี้ ระบบการส่งสัญญาณดิจิทัลจะมีบทบาทสำคัญยิ่งต่อการสื่อสารแบบต่าง ๆ แต่ในการส่งสัญญาณดิจิทัลนั้น มีรูปแบบการมอดูเลตหลายรูปแบบแต่เราจะศึกษาแบบ QPSK ซึ่งเป็นแนวทางในการศึกษาและค้นคว้าพื้นฐานในการศึกษาระบบส่งสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ขอบเขตของโครงการ

ในการทำโครงการครั้งนี้มีการออกแบบและทดลองวงจร 2 ส่วน คือ

### ภาคส่ง (Transmitter)

1. วงจรแปลงจากอนุกรมเป็นขนาน (Serial to Parallel)
2. วงจรแปลงจากหนึ่งบิตเป็นสองระดับ (1 Bit to 2 Level)
3. วงจรเฟสล็อกคูลูป (Phase Lock Loop)
4. วงจรกรองความถี่ช่วงผ่าน (Band Pass Filter)
5. วงจรเลื่อนเฟส 90 องศา (Phase Shift 90 degree)
6. วงจรบาลานซ์มอดูเลเตอร์ (Balance Modulator)
7. วงจรรวมสัญญาณ (Summing Amplifier)

### ภาครับ (Receiver)

1. วงจรกรองความถี่ช่วงผ่าน (Band Pass Filter)
2. วงจรเฟสล็อกคูลูป (Phase Lock Loop)
3. วงจรกู้สัญญาณพาหะ (Carrier Recovery)
4. วงจรกู้สัญญาณนาฬิกา (Clock Recovery)
5. วงจรเลื่อนเฟส 90 องศา (Phase Shift 90 degree)
6. วงจรบาลานซ์มอดูเลเตอร์ (Balance Modulator)
7. วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)
8. วงจรแปลงจากสองระดับเป็นหนึ่งบิต (2 Level to 1 bit)
9. วงจรแปลงจากขนานเป็นอนุกรม (Parallel to Serial)

### ประโยชน์ที่ได้รับ

สามารถเข้าใจรายละเอียดและโครงสร้างของระบบ QPSK อีกทั้งรายละเอียดและส่วนประกอบของโครงการเช่น วงจรแยกบิต – รวมบิต วงจรกรองความถี่วงจรมอดูเลเตอร์ และเข้าใจการทำงานรวมถึงอุปสรรค ปัญหาต่าง ๆ การประกอบ วงจร


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีที่เกี่ยวข้อง


#### “Quadrature Phase Shift Keying (QPSK)”

ในวิธีการ QPSK สัญญาณ 2 บิตจะถูกส่งไปพร้อม ๆ กัน โดยลำดับสัญญาณดิจิทัลที่จะส่งถูกแบ่งเป็นบล็อก 2 บิต และแต่ละรหัสบล็อกประกอบด้วย 2 บิตถูกส่งไปพร้อม ๆ กันในกรณีนี้ จะมีการรวมรหัส 4 คู่ด้วยกันคือ 00, 01, 10 และ 11 คู่รหัสทั้ง 4 คู่นี้จะเทียบกับ initial phase 4 เฟสของสัญญาณ QPSK จะเห็นว่าถ้าเปรียบเทียบรหัสสองเฟสข้างเคียง หนึ่งในสองบิตจะเหมือนกันในทุก ๆ กรณีดังนั้น การใช้ Gray code จะมีเพียงบิตเดียวที่เกิดผิดพลาดแม้ว่าสัญญาณที่รับได้ถูกตีมอดูเลตผิดไปเป็นเฟสข้างเคียง



รูปที่ 2.1 เป็นบล็อกไดอะแกรม QPSK มอดูเลชันจากบล็อกไดอะแกรมประกอบด้วย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า จรมอดูเลชัน 2 binary PSK คู่กันสัญญาณดิจิทัลที่จะส่งถูกแยกออกทางช่องสัญญาณ 1 และ ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกพิมพ์ไม่มีเหตุแต่สงวนเนื้อหาและต้องอยู่ ึ่งองเองใจ ของเอกสารทุกครั้งที่มีการนำไปใช้

ช่องสัญญาณ Q โดยตัวเปลี่ยนอนุกรมเป็นขนาน แต่ละด้านถูกมอดูเลตแบบ BPSK (Binary Phase Shift Keying) โดยบาลานซ์มอดูเลเตอร์ คลื่นพาหะที่ใช้ในการมอดูเลตของช่องสัญญาณ I จะใช้จาก output ของออสซิลเลเตอร์โดยตรง ส่วนคลื่นพาหะที่ใช้สำหรับช่องสัญญาณ Q เฟสจะถูก shift ไป  $\pi/2$  หลังจากผ่าน  $\pi/2$  phase Shifter ดังในสัญญาณมอดูเลต BPSK ทั้งสองนี้ได้รับ โดยการใช้คลื่นพาหะที่ต่างเฟสกัน  $\pi/2$  และถูกรวม กันโดยวงจรรวมก็จะได้สัญญาณ QPSK ออกมา




รูปที่ 2.2 QPSK มอดูเลเตอร์ (a) ตารางการทำงาน (b) เฟสเซอร์โคออดิเนต (c) คอนเทเลชันโคออดิเนต

เราลองมาพิจารณาความสัมพันธ์ระหว่างคลื่นพาหะที่ใช้ในช่องสัญญาณ I และ Q และสัญญาณ BPSK สำหรับรหัส 0 และ 1 โดยใช้เวกเตอร์โคออดิเนต รูป 2.2 (b) ถ้าเฟสเริ่มแรกของสัญญาณเอาท์พุทจากออสซิลเลเตอร์กำหนดเป็นตัวอ้างอิง คลื่นพาหะที่ใช้ในช่องสัญญาณ I จะอยู่ในเฟสเดียวกันกับสัญญาณอ้างอิง ส่วนคลื่นพาหะของช่องสัญญาณ Q ได้จากการ Shift เฟส  $\pi/2$  จากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาณเอาท์พุทของออสซิลเลเตอร์ สัญญาณที่มอดูเลตแบบ BPSK ในช่องสัญญาณ I และ Q ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะอยู่ในเฟสเดียวกันกับคลื่นพาหะสำหรับรหัส 1 แต่จะต่างเฟสกับคลื่นพาหะเท่ากับ  $\pi$  สำหรับรหัส 0

โดยการรวมสัญญาณ BPSK ที่ได้รับการมอดูเลตในช่องสัญญาณ I และ ช่องสัญญาณ Q เราจะได้สัญญาณ QPSK เมื่อรหัสในช่องสัญญาณ Q เป็น “1” และรหัสในช่องสัญญาณ I เป็น “0” เวกเตอร์ผลลัพธ์จะแสดงดังในรูป เวกเตอร์ผลลัพธ์นี้แสดงสัญญาณ QPSK สำหรับ 10 ซึ่งสัญญาณ QPSK นี้จะต่างเฟส  $+135^\circ$  กับคลื่นพาหะของช่องสัญญาณ I สัญญาณ QPSK สำหรับรหัส 00 จะต่างเฟสเท่ากับ  $-135^\circ$  สัญญาณสำหรับรหัส 01 จะต่างเฟส  $-45^\circ$  และสัญญาณสำหรับรหัส 11 จะต่างเฟส  $+45^\circ$  กับคลื่นพาหะของช่องสัญญาณ I รหัสสัญญาณเหล่านี้เรียกว่า “Gray Code”

เมื่อเปรียบเทียบรหัสของ 2 เฟสที่อยู่ใกล้เคียงกัน จะเห็นว่า หนึ่งในสองบิตจะเหมือนกัน ตอนนี้เรามาพิจารณาหลักการของการดีมอดูเลตสัญญาณ QPSK ดังรูป 2.3 โดย coherent detection สัญญาณ QPSK ที่ได้รับซึ่งสัญญาณ QPSK นี้สามารถพิจารณาได้ว่าเป็นสัญญาณผลลัพธ์ที่ได้โดยการรวมสัญญาณ BPSK ที่ตั้งฉากกันคู่หนึ่งนั่นคือ การดีมอดูเลตสัญญาณ QPSK ก็เท่ากับการดีมอดูเลตสัญญาณ BPSK สองสัญญาณดังนั้นสัญญาณ QPSK ที่ได้รับคือ การดีเทคแบบ coherent โดยการ ใช้คลื่นพาหะอ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.3 บล็อกไดอะแกรมเครื่องรับ QPSK

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุตบแต่งและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.3 เป็นวงจรมอดคูเลทสำหรับสัญญาณ QPSK โดยการตีเทคแบบ coherent ซึ่งวงจรรประกอบด้วยวงจรมอดคูเลทแบบ coherent คู่หนึ่งสำหรับสัญญาณ BPSK ที่ตั้งฉากกัน สัญญาณ QPSK ที่รับได้ถูกแบ่งออกเป็นขบวนสัญญาณ 2 ขบวน ซึ่งถูกตีเทคแบบ coherent แยกกัน คู่ของคลื่นพาหะอ้างอิงที่ตั้งฉากกันถูกป้อนเข้า และแยกเป็นช่องสัญญาณ I และ Q แต่ละช่องสัญญาณซึ่ง output จะผ่านวงจรรองความถี่ต่ำ เพื่อตัดฮาร์โมนิกสูง ๆ ออก หลังจากนั้นก็ผ่านไปยังวงจรมอดคูเลทเป็นอนุกรม ดังนั้นสัญญาณจะถูกมอดคูเลทแยกกันในช่องสัญญาณ I และ Q ขบวนสัญญาณที่ขนานกันนี้ถูกรวมเข้าด้วยกันที่ วงจรมอดคูเลทเป็นอนุกรม เพื่อจกรูปแบบเรียงเป็นสัญญาณอนุกรมตามเดิม

### ประสิทธิภาพของแถบความถี่

ประสิทธิภาพของแถบความถี่ (หรือความหนาแน่นของข้อมูล) ถูกใช้เปรียบเทียบการทำงานของเทคนิคการมอดคูเลทหนึ่งกับแบบอื่น ๆ สิ่งที่สำคัญคือ อัตราส่วนของบิตเรทในการสื่อสารกับแถบความถี่ที่น้อยที่สุดที่ต้องการ สำหรับการมอดคูเลทที่ต้องการความละเอียด ประสิทธิภาพของแถบความถี่แต่ละเฮิร์ตซ์เขียนสมการได้เป็น

$$\begin{aligned} \text{BW efficiency} &= \frac{\text{transmission rate (bps)}}{\text{Minimum bandwidth (Hz)}} \\ &= \frac{\text{bit / second}}{\text{hert}} \\ &= \frac{\text{bits / second}}{\text{cycles / second}} \\ &= \frac{\text{bits}}{\text{cycle}} \end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดคูเลทแบบ BPSK , QPSK , 8PSK และ 16 QAM จากตารางเป็นการแสดงแถบความถี่ ที่น้อยที่สุดที่ใช้ส่งสัญญาณที่มีอัตราการส่ง 10 Mbps ด้วยการมอดคูเลทในรูปแบบต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Modulation Technique	Minimum Bandwidth (MHz)
BPSK	10
QPSK	5
8PSK	3.33
16QAM	2.5

ตาราง 2.1 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตต่างๆ  
แทนค่าลงในสมการ จะได้ค่าประสิทธิภาพแถบความถี่ดังนี้

$$\text{BPSK ; BW efficiency} = \frac{10 \text{ Mbps}}{10 \text{ MHz}} = \frac{1 \text{ bps}}{\text{Hz}} = \frac{1 \text{ bit}}{\text{cycle}}$$

$$\text{QPSK ; Bw efficiency} = \frac{10 \text{ Mbps}}{5} = \frac{2 \text{ bps}}{\text{Hz}} = \frac{2 \text{ bit}}{\text{cycle}}$$

$$\text{8PSK ; Bw efficiency} = \frac{10 \text{ Mbps}}{3.33} = \frac{3 \text{ bps}}{\text{Hz}} = \frac{3 \text{ bit}}{\text{cycle}}$$

$$\text{16QAM ; Bw efficiency} = \frac{10 \text{ Mbps}}{2.5} = \frac{4 \text{ bps}}{\text{Hz}} = \frac{4 \text{ bit}}{\text{cycle}}$$

ผลที่ได้แสดงให้เห็นว่า BPSK มีประสิทธิภาพต่ำสุดและ 16QAM มีประสิทธิภาพสูงสุด และ QPSK ต้องการเพียง 1/2 ของแถบความถี่ที่ใช้ใน BPSK ในอัตราบิตเรทอินพุตที่เท่ากัน และสรุปข้อแตกต่างได้ในตารางที่ 2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



การทำงานของวงจรมอดูเลเตอร์ เหมือนกับวงจรมอดูเลเตอร์ สัญญาณสมมุติให้สัญญาณแรกคือ พาหะ  $f_o = \sin w_o t$  และอีกสัญญาณคือ เบสแบนด์  $f_m = \sin w_m t$  และจะได้ output :

$$V_o = A_o \sin w_o t * A_m \sin w_m t$$

$$V_o = (A_o A_m / 2) [\cos (w_o - w_m) t + \cos (w_o + w_m) t]$$

IC NC1496, MC1596 ตัวนี้จะทำหน้าที่เป็น บาลานซ์มอดูเลเตอร์ / ดีมอดูเลเตอร์ ซึ่งถูกออกแบบสำหรับใช้กับเอาต์พุตที่เกิดจากการคูณของสัญญาณเบสแบนด์กับพาหะซึ่งนอกจากทำเป็นวงจรมอดูเลเตอร์แล้ว ยังสามารถนำไปประยุกต์ได้อีกหลายอย่าง เช่น Amplitude Modulator, Synchronous Detection, FM Detection ฯลฯ และในการนำ IC ตัวนี้มาใช้ต้องพิจารณาด้วยว่า ในวงจรที่เราใช้นั้นมีการกำหนดค่าถูกต้องตาม IC ที่เรามีอยู่หรือไม่เพราะ IC ชนิดนี้มี 2 รูปแบบ คือ แบบที่เป็นตัวถังโลหะมี 10 ขา และแบบตัวถังพลาสติกมี 14 ขา โดยมีขนาดข้อกำหนดของสัญญาณพาหะและสัญญาณเบสแบนด์ที่ใช้จะใช้เพียงไฟเลี้ยงชุดเดียว คือ +12 V นอกจากนี้ IC MC1496, MC1596 ตัวนี้สามารถใช้กับไฟเลี้ยง 2 ชุด (+12V และ -8V) และถ้าหากต้องการนำ IC ตัวนี้ไปประยุกต์ใช้งานกับงานอื่นก็ต้องมีข้อกำหนดที่แตกต่างกันไป โดยเราสามารถรายละเอียดได้จากคู่มือ ไอซีในภาคผนวก

### Active Filter

Active Filter ทำหน้าที่กรองความถี่สัญญาณ เป็นวงจรที่ประกอบด้วยภาคขยาย เช่น Transistor หรือ IC และ Network เลือกความถี่ (Frequency Selective Network) จำพวกตัวความต้านทานตัวเก็บประจุ วงจรให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น (Block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่ output

โดยทั่วไปแล้ว Filter แบ่งออกเป็นหลายรูปแบบ ดังนี้

1. Filter ชนิด Analog หรือ Digital
2. Filter ประเภท Active หรือ Passive
3. Filter ย่านความถี่เสียง (Audio Frequency) หรือ ย่านความถี่วิทยุ (Radio Frequency)

Analog Filter ออกแบบมาเพื่อใช้กับสัญญาณ Analog ส่วน Digital Filter ใช้งานกับสัญญาณ Digital โดยอาศัยเทคนิคทาง Analog มาช่วยดำเนินการถึงขั้นส่วน (Element) ที่นำมาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประกอบกันเป็นวงจร Filter แบ่งออกเป็น Passive และ Active ชิ้นส่วนวงจรที่ใช้ใน Passive Filter ได้แก่ ค่าความต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำ ส่วน Active Filter ประกอบด้วยตัวขยายสัญญาณจำพวก Transistor หรือ IC ในรูป Op-Amp และ ตัวความต้านทาน และตัวเก็บประจุ ทำงานร่วมกัน ตัวต้านทาน ตัวเก็บประจุ ตัวเหนี่ยวนำถือได้ว่าเป็นชิ้นส่วนประเภท Passive element การจะเลือกใช้ชิ้นส่วนใดนั้น ขึ้นอยู่กับย่านความถี่สัญญาณที่ต้องการให้วงจร Filter ทำงานยกตัวอย่าง RC Filter ใช้กับย่านความถี่เสียงหรือในย่านความถี่ต่ำ ในขณะที่ IC Filter จะใช้ในย่านความถี่วิทยุหรือย่านความถี่สูง

### ข้อดีของ Active Filter ที่มีเหนือกว่า Passive Filter

1. การปรับอัตราการขยายและปรับความถี่เป็นอิสระต่อกัน เราสามารถจัดค่าอัตราการขยายของ Op-Amp ขดเซชกับอัตราลดทอนสัญญาณของวงจร RC หรือเพิ่มอัตราการขยายของวงจรทั้งหมดด้วยการจัดค่าวินส่วนอะปครณีในส่วนองวงจรขยาย Op-Amp และการปรับเปลี่ยนความถี่ก็อยู่ที่ค่า RC เท่านั้น

2. ไม่มีปัญหา Loading จากการที่ Op-Amp มีคุณสมบัติของ Input Impedance สูงและ Output Impedance ต่ำ วงจร Active Filter อาศัย Op-Amp จึงไม่เกิดปัญหาการ Loading กับ Output และ Input ของวงจร ณ จุดที่นำ Active Filter เข้าไปต่อรวม

3. ราคาถูกกว่าเนื่องจาก Active Filter มีราคาสูงกว่า Passive Filter เพราะไม่ต้องอาศัยตัวเหนี่ยวนำที่มีราคาแพงและยังใช้ Op-Amp ซึ่งในปัจจุบันราคาถูกมาก

เราแบ่ง Active Filter ตามลักษณะการทำงานออกเป็น 5 ชนิด

- กรองความถี่ต่ำ (Low Pass Filter)
- กรองความถี่สูง (High Pass Filter)
- กรองช่วงความถี่ (Band Pass Filter)
- กำหนดช่วงความถี่ผ่าน(Band Relectหรือ Band Stop Filter)
- ความถี่ผ่านตลอด (All Pass Filter)


Filter เหล่านี้อาศัยตัวต้านทานและตัวเก็บประจุเป็น Passive Dlement ทำงานร่วมกับ Active Element จำพวก Op-Amp อาศัย IC ที่มีคุณสมบัติ High Speed ที่มี Slew Rate ที่มี Slew Rate สูงและ Unity Gain Bandwidth สูง ๆ เช่น LM 318 หรือ ICL8017 จะช่วยให้วงจรมีคุณสมบัติด้านความถี่และอัตราการขยายของ Filter ดีขึ้น

Frequency Response ของ Filter ทั้ง 5 ชนิดแสดงในรูปที่ 2.5 เส้นประแสดงถึงการตอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถให้นำไปใช้ประโยชน์ด้านการค้า  
 สอนองที่เป็นอุดมคติในทางทฤษฎี ส่วน เส้นตอบสนอง ในทางปฏิบัติแสดงด้วยเส้นทึบ  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.5 (a) แสดงการตอบสนองความถี่ของวงจรกรองความถี่ต่ำที่มีขนาดของเกน (Gain) คงที่ จากความถี่ 0 Hz ถึงความถี่ High Cutoff ( $f_H$ ) ค่าของแบนวิธ (Bandwidth) จึงเท่ากับ  $f_H$  ที่  $f_H$  หรือตำแหน่งความถี่ High Cutoff นั้นเกนจะลดลง 3 dB และที่ความถี่มากกว่า  $f_H$  นั่นคือที่  $f > f_H$  อัตราขยายหรือ Gain ของวงจรก็ลดลงทุกขณะอย่างต่อเนื่อง ตามความถี่สัญญาณ Input ที่เพิ่มขึ้น ช่วงของความถี่ระหว่าง  $0 - f_H$  Hz เรียกว่า ช่วงผ่าน (Pass Band) ส่วนช่วงที่ความถี่สูงกว่า  $f_H$  ขึ้นไปเกิดการลดทอนของสัญญาณลงทุกขณะเรียกว่า ช่วงหยุด (Stop Band) จากการตอบสนองที่เป็นอุดมคติในเส้นประแสดงให้เห็นว่า Filter ที่เป็นอุดมคติจะมีความสูญเสีย (Loss) เป็นศูนย์ตลอดช่วงและมีความสูญเสียเป็นอนันต์ใน ช่วงหยุด แต่สภาพความเป็นจริงในทางปฏิบัติ มิได้เป็นเช่นนั้น เพราะโครงข่ายวงจรชนิดเชิงเส้น (Linear Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตามเราอาจสร้างเส้นตอบสนองในทางปฏิบัติ ตามเส้นทึบให้ใกล้เคียงกับการตอบสนองที่เป็นอุดมคติตามเส้นประได้เช่นกัน โดยอาศัยเทคนิคการออกแบบวงจรเป็นพิเศษเข้าช่วย ประกอบวงจรด้วยชิ้นส่วนอุปกรณ์เช่นตัวความต้านทานและตัวเก็บประจุ ที่มีค่าถูกต้องแม่นยำหรือมีค่าผิดพลาดน้อยที่สุดและใช้ Op - Amp ชนิดความเร็วสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่ 2.5 Frequency Response ของวงจร Filter ตัดให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปแบบของ Filter ที่นิยมนำมาใช้กันมากในทางปฏิบัติซึ่งให้เส้นตอบสนองประมาณใกล้เคียงทางทฤษฎี ได้แก่รูปแบบ Butterworth Filter ให้คุณลักษณะของทั้งช่วงผ่านและช่วงหยุด ในลักษณะค่อนข้างราบเรียบบางโอกาสจึงเรียกว่า Flat Filter สำหรับ Chebyshev Filter มีคุณลักษณะ ช่วงผ่าน เป็น Ripple และช่วงหยุดเป็น Flat ส่วน Caur Filter ให้ทั้งช่วงผ่านและช่วงหยุดเป็น Ripple ทั้งคู่ซึ่งการออกแบบและความยุ่งยากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูปที่ 2.5 (b) เป็นเส้นตอบสนอง ของวงจรกรองความถี่สูง เมื่อให้  $f$  เป็นความถี่ใด ๆ และ  $f_L$  เป็น Low Cutoff Frequency แล้วช่วง ช่วงหยุด จะอยู่ที่ ความถี่  $0 < f < f_L$  และช่วงของช่วงผ่านอยู่ที่  $f > f_L$

รูปที่ 2.5 (c) แสดงการตอบสนองความถี่ของวงจรกรองส่วนความถี่ของวงจรกรองส่วนความถี่ ช่วงผ่านอยู่ระหว่างสองความถี่คัทออฟได้แก่ High Cutoff Frequency ( $f_H$ ) และ Low Cutoff Frequency ( $f_L$ ) ซึ่งเป็นตำแหน่งที่เกิน ลดลง 3 dB และช่วง ช่วงหยุดมีสองช่วงที่  $0 < f < f_L$  กับ  $f > f_H$  โดยที่  $f_H > f_L$  ค่า Bandwidth ของ Band Pass Filter เท่ากับ  $f_H - f_L$  และความถี่ตรงกลาง (Center Frequency) อยู่ที่ความถี่  $f_0$  ปรากฏที่ตำแหน่งกึ่งกลางช่วง (Pass Band Gain) พอดี

รูปที่ 2.5 (d) แสดงการตอบสนองของกำหนดช่วงผ่านมี Curve คุณลักษณะตรงข้ามกับกรองช่วงผ่าน กล่าวคือช่วง ช่วงหยุด อยู่ระหว่างความถี่คัทออฟสองจุดคือ  $f_H$  กับ  $f_L$  และมีช่วงช่วงผ่านสองช่วงอยู่ระหว่างความถี่  $f > f_H$   $0 < f < f_L$  อาจเรียก Band Reject ว่า Band Stop Filter หรือ Band Elimination Filter ก็ได้ค่า แบนด์วิดท์ ของช่วงหยุด เท่ากับ  $f_H - f_L$  และตำแหน่งกึ่งกลางของช่วงหยุดเป็นความถี่ ความถี่กึ่งกลาง หรือ  $f_0$

รูปที่ 2.5 (e) แสดงการเลื่อนเฟส (Phase Shift) ระหว่างแรงดันอินพุต ( $V_{in}$ ) กับ แรงดันเอาต์พุต ( $V_o$ ) ของความถี่ผ่านตลอดมีคุณสมบัติในการให้สัญญาณทุกความถี่ผ่านได้เท่าๆ กัน กล่าวคือให้ แรงดันเอาต์พุตเท่าแรงดันอินพุต ในทุกความถี่โดยปรากฏการเลื่อนเฟสขึ้นระหว่างแรงดันเอาต์พุต กับแรงดันอินพุต ในบางความถี่แต่ความถี่สูงสุดซึ่งแรงดันเอาต์พุต กับ แรงดันอินพุต ยังคงมีขนาดเท่ากันขึ้นอยู่กับคุณสมบัติ Unity Gain Bandwidth ของ Op - Amp ที่ความถี่นี้ Phase Shift ที่เกิดขึ้นระหว่างแรงดันเอาต์พุตกับแรงดันอินพุต จะมีค่าสูงสุด


### เฟสล็อกคูล (Phase Lock Loop)

เฟสล็อกคูล เป็นอิเล็กทรอนิกส์เซอร์โว ซึ่งสามารถควบคุมออสซิลเลเตอร์ให้ผลิตความถี่ล็อกหรือซิงค์กับความถี่ของสัญญาณที่เข้ามา เมื่อเฟสของความถี่จากออสซิลเลเตอร์เปลี่ยน แสดงว่าสัญญาณที่เข้ามาความถี่เปลี่ยนไป เอาต์พุตจากเฟสดีเทคเตอร์จะมีค่าเพิ่มขึ้นหรือลดลง ควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรงและล็อกกับสัญญาณที่เข้ามาคั้งนั้น โวลเตจเฉลี่ยที่ได้จากเฟสดี

เทคเตอร์ไปควบคุม ออสซิลเลเตอร์จึงเป็นฟังก์ชันของความถี่ของสัญญาณที่เข้ามา อาทิเช่น หากสัญญาณที่เข้ามาเป็น FM ( Frequency Modulation ) แล้วเอาที่พู่ทที่ได้จากเฟสดีเทคเตอร์ผ่าน วงจรกรองความถี่ต่ำ จะเป็นสัญญาณที่ถูกทำ การคิโมอดดูเลทนั่นเอง

**หลักการของเฟสล็อกคูล**

หลักการเบื้องต้นของ เฟสล็อกคูลก็มาจากระบบการป้อนกลับ ซึ่งประกอบด้วยส่วนสำคัญสามส่วนคิงบล็อคไดอะแกรมในรูปที่ 2.6 คือ เฟสดีเทคเตอร์ ( Phase Detector ) , กรองความถี่ต่ำ และ Voltage Control Oscillator ( VCO )



รูปที่ 2.6 บล็อกไดอะแกรมของวงจร เฟสล็อกคูล

ในขณะที่ไม่มีสัญญาณป้อนเข้ามา  $V_d$  จะเท่ากับศูนย์และ VCO จะผลิตความถี่แบบที่เรียกว่า Free – running เท่ากับ  $f_o$  เมื่อมีอินพุท  $V_s$  ป้อนเข้ามามีความถี่เท่ากับ  $f_s$  วงจรเฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO ถ้า  $f_s$  และ  $f_o$  แตกต่างกันได้  $V_e$  ( Error Voltage ) จากเอาต์พุทของเฟสดีเทคเตอร์ผ่านกรองความถี่ต่ำ  $V_d$  ไปเข้า VCO ปรับความถี่  $f_o$  ให้เท่ากับ  $f_s$  และเมื่อ  $f_o$  เท่ากับ  $f_s$  ก็คือสภาวะลอคหรือซิงค์ เอาต์พุทจากเฟสดีเทคเตอร์  $V_e$  จะเป็นศูนย์ และ  $V_d$  ก็เท่ากับศูนย์ด้วย

ในเรื่องของ เฟสล็อกคูล มีค่าที่มักเข้าใจสับสนกันบ่อยๆ คือคำว่า Lock Range กับคำว่า Capture Range ซึ่งมีความหมายแตกต่างกันดังนี้

Lock Range หมายถึง ย่านความถี่ที่ใกล้เคียงกับ  $f_o$  ซึ่ง เฟสล็อกคูล ยังสามารถลอคกับสัญญาณที่เข้ามา ค่าของ Lock Range จะลดลงเมื่ออัตราขยายทั้งหมดของเฟสล็อกคูลลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Capture Range หมายถึง บริเวณแถบความถี่ที่ใกล้เคียงกับ  $f_0$  ที่เฟสล็อกเริ่มล็อกกับ สัญญาณที่เข้ามา ค่าของ Capture Range ขึ้นอยู่กับแบนด์วิดท์ของวงจรความถี่ต่ำคือจะลดลง หากแบนด์วิดท์แคบ และโดยปกติ Capture Range จะมีค่าน้อยกว่า Lock Range

เพื่อให้เข้าใจค่า Lock Range และ Capture Range ง่ายขึ้น ลองพิจารณาจากรูปที่ 2.6 ซึ่ง แสดงถึงคุณลักษณะระหว่างความถี่กับ Error Voltage ของ เฟสล็อก ดังรูป


จากส่วนบนของรูปที่ 2.7 สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆ เปลี่ยนไปจากต่ำไปสูง ตอนแรกจะยังไม่มียะไรเกิดขึ้นและ  $V_d$  เท่ากับศูนย์จนกระทั่งความถี่ของสัญญาณที่เข้ามา  $f_s$  ซึ่งเป็นความถี่ต่ำสุดของ Capture Range ทำให้เฟสล็อกเริ่มล็อกกับ  $f_s$  และ  $V_d$  มีค่าเป็นลบเพื่อปรับ VCO ให้  $f_0$  เท่ากับ  $f_s$  แต่ในที่นี้เราสมมติว่า  $f_s$  เปลี่ยนไปเรื่อยๆ ซึ่งจะทำให้ค่าของ  $V_d$  เป็นลบน้อยลง

จนกระทั่ง  $f_s = f_0$  ทำให้  $V_d$  เท่ากับศูนย์ จากนั้น  $V_d$  จะเริ่มเป็นบวก และมากขึ้นเรื่อยๆ จนกระทั่ง  $f_s = f_2$  ซึ่งเป็นความถี่สูงสุดของ Lock Range จะทำให้หลุดจากการล็อก และ  $V_d$  เท่ากับศูนย์

ในทางกลับกันถ้า  $f_s$  เปลี่ยนจากสูงลงมาต่ำ ให้พิจารณารูปที่ 2.7 ส่วนล่างเฟสล็อกจะเริ่มล็อกเมื่อ  $f_s = f_3$  ซึ่งเป็นค่าสูงสุดของ Capture Range ทำให้  $V_d$  มีค่าเป็นบวกทันทีเมื่อ  $f_s$  ลดจน  $f_s = f_0$  จะได้  $V_d$  เท่ากับศูนย์แล้วมีค่าเป็นลบน้อยลงเรื่อยๆ จนกระทั่ง  $f_s = f_4$  ซึ่งเป็นค่าต่ำสุดของ Lock Range จะทำให้  $f_s$  หลุดจากการล็อกของ เฟสล็อก และ  $V_d$  กลับเป็นศูนย์อีกครั้ง เราจึงสรุปได้ว่า

$$\text{Lock Range} = f_2 - f_4$$

$$\text{Capture Range} = f_3 - f_1$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.7 คุณลักษณะระหว่างความถี่กับ Error Voltage ของเฟสล็อก


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การออกแบบวงจรทางด้านภาคส่ง

ในการออกแบบทางด้านภาคส่งนั้นเราต้องเพิ่มเติมบางส่วน เพื่อความสะดวกทางการ Synchronized เราต้องสร้างสัญญาณนำร่อง (Pilot Signal) และสัญญาณพาหะโดยใช้ Clock 64 kHz โดยใช้หลักการของ PLL ให้ได้ความถี่ที่คงที่ แล้วทำการส่งไปยังภาครับต่อไป

ในส่วนของวงจรถ่ายสัญญาณเรานำ Clock 64 kHz มาทำเป็นพาหะ 512 kHz และทำเป็นสัญญาณนำร่องเท่ากับ 480 kHz ส่วนรายละเอียดแต่ละบล็อก ไดอะแกรมการออกแบบแต่ละส่วนภายในบทที่ 3




รูปที่ 3.1 บล็อกไดอะแกรมที่ใช้ในการออกแบบวงจรภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ชุดกำเนิดข้อมูลขนาดความเร็ว 64 kbps**

ใช้ IC 74LS165 ซึ่งทำงานเป็น Parallel – Load 8 Bit Shift Register ข้อมูลที่จะ โหลดเข้ามา ทดสอบความสามารถกำหนดได้ โดยการปรับสวิทซ์สัญญาณนาฬิกาที่ใช้ เลื่อนข้อมูล 64 kHz




รูปที่ 3.2 วงจรกำเนิดข้อมูล NRZ

**วงจรแยกสัญญาณดิจิทัล**

เป็นวงจรทำหน้าที่แบ่งข้อมูลดิจิทัลอินพุตเป็น 2 ชุดๆละ 1 บิต พร้อมใช้วงจรหน่วยเวลา 2 บิต เพื่อควบคุมให้อินพุตเข้ามาครบ 2 บิตเสียก่อน และจึงทำการแยกสัญญาณ

จากรูปที่ 3.2 นั้นจะใช้ D ฟลิปฟลอปและ JK ฟลิปฟลอปทำงานร่วมกัน และที่เป็นส่วนสำคัญของวงจรส่วนนี้ ก็คือ วงจรหน่วยเวลา 2 บิต หรือวงจรหาร 2 นั้นเอง ช่วยควบคุมจังหวะการรับข้อมูลและส่งข้อมูลให้เหมาะสมกัน แนวทางของวงจรอาศัยหลักการของวงจรอนุกรมและขนานนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรแยกสัญญาณดิจิทัล

ข้อมูลที่ออกมาจากส่วนนี้มีอยู่ 2 ส่วน คือ Inphase และ Quadrature Phase อาจเรียกง่าย ๆ ว่า บิทบน บิทล่าง ก็ได้ ข้อมูลที่ได้จะแบ่งเป็นข้างละบิทแล้วนำข้อมูลนี้ไปเข้าวงจรแบ่งระดับแรงดันต่อไป

วงจรแปลงบิท เป็น 2 ระดับ


ด้วยสาเหตุที่ว่าวงจรบาลานซ์มอดคั้น สัญญาณดิจิทัลที่จะทำการมอดคูลจะต้องเป็นสัญญาณที่มีขนาดไม่เกิน 300 v<sub>pp</sub> ดังนั้นความเปลี่ยนแปลงอันเกิดจากสัญญาณบิทมีโอกาสเป็นไปได้ 2<sup>1</sup> = 2 ระดับ การเปลี่ยนแปลงของสัญญาณ ดังตารางที่ 3.1

I	Output	Q	Output
0	-150	0	-150
1	+150	1	+150

ตารางที่ 3.1 การแปลงบิทเป็น 2 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของวงจรออสซิลเลเตอร์ OP – AMP เป็นตัวเปรียบเทียบระดับแรงดันสัญญาณจะทำหน้าที่แปลงให้เป็น 2 ระดับดังข้อกำหนดตารางที่ 3.1 จึงได้ทำการออกแบบวงจรแปลงสัญญาณดิจิทัล 1 บิต เป็น 2 ระดับดังรูปที่ 3.3




รูปที่ 3.4 วงจรแปลงสัญญาณ 1 บิต เป็น 2 ระดับ

#### วงจรบาลานซ์มอดดูเลเตอร์

วงจรนี้จะทำหน้าที่คูณกันระหว่างสัญญาณพาหะกับสัญญาณ 2 ระดับ ซึ่งจะมี 2 ส่วนกล่าวคือ จะมีทั้ง Inphase กับ Quadrature Phase

วงจรบาลานซ์มอดดูเลเตอร์ทางด้าน Inphase ก็จะทำหน้าที่คูณสัญญาณ 2 ระดับที่มาจากวงจรสัญญาณดิจิทัลกับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะผ่านวงจรเลื่อนเฟส 90 องศา

รายละเอียดของวงจรบาลานซ์มอดดูเลเตอร์ทั้งสองวงจร จะเหมือนกันทุกประการดังแสดงดังรูปที่ 3.4



รูปที่ 3.5 วงจรบาลานซ์มอดคูเลเตอร์

ข้อควรคำนึงในส่วนวงจรนี้คือ ข้อกำหนดจาก Data Sheet ของ IC MC 1496 ได้ระบุไว้ว่า ขนาดของสัญญาณที่จะนำมามอดคูเลทควรมีค่าประมาณ mV (ms) และขนาดของสัญญาณพาหะควรมีค่าประมาณ 150 mV (ms) และขนาดของสัญญาณพาหะควรมีค่าประมาณ 150 mV (ms) ดังนั้นก่อนนำไปคูณควรผ่านตัวต้านทานปรับค่าได้เสียก่อนเพื่อจะได้ควบคุมระดับสัญญาณก่อนนำไปคูณ

**วงจรกรองช่วงความถี่**

วงจรกรองช่วงความถี่ เป็นวงจรกรองความถี่ที่ยอมให้ความถี่ที่อยู่ในช่วง low frequency cutoff ( $f_L$ ) กับ frequency cutoff ( $f_H$ ) ผ่านไปได้เท่านั้น โดยที่  $f_H > f_L$  ส่วนความถี่นอกเหนือจากนี้ไป จะไม่สามารถผ่านได้

วงจร BPF สามารถแบ่งได้ 2 ชนิดคือ wide band pass และ narrow band pass filter โดยเราสามารถดูได้จากค่า Quality factor (Q) ถ้าค่า  $Q < 10$  เราเรียกว่าวงจร wide band pass filter และถ้าค่า  $Q > 10$  เรียกว่า narrow band pass filter เราสามารถหาค่า Q ได้จากสมการ

$$Q = \frac{f_0}{f_H - f_L}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่  $f_0$  คือ ความถี่กึ่งกลาง

BW คือ แบนวิคซ์

สำหรับ wide band filter นั้น เราสามารถหา ความถี่กึ่งกลาง ได้จากสมการ

$$f_0 = \sqrt{f_H f_L}$$



รูปที่ 3.6 แสดงวงจร wide band pass filter และ response

วงจร filter ชนิดนี้จะมีค่าแรงดันสูงสุด ( $v_{max}$ ) อยู่ที่ความถี่หนึ่งซึ่งเราเรียกว่าความถี่ ริโซแนนซ์ ( $w_r$ ) และจุดที่เอาท์พุทโวลเตจมีค่า  $0.707 v_{max}$  นั้นในช่วงพาสแบนด์จะมีความถี่ที่สูงกว่าความถี่  $w_r$  เราเรียกว่า high cutoff frequency :  $w_h$  ช่วงระหว่างความถี่  $w_h$  และ  $w_l$  เราเรียกว่าแบนวิคซ์ (B)

$$B = w_h - w_l$$

วงจรกรองช่วงความถี่ แบ่งได้เป็น 2 อย่างคือ วงจร narrow band filter และ วงจร wide band filter โดยวงจร narrow band filter จะมีค่าแบนด์วิคซ์น้อยกว่า 0.1 เท่าของความถี่ ริโซแนนซ์ ( $B < 0.1 w_r$ ) และวงจร wide band filter จะมีค่าแบนด์วิคซ์มากกว่า 0.1 เท่าของความถี่ ริโซแนนซ์ อัตราส่วนระหว่างความถี่ ริโซแนนซ์กับแบนด์วิคซ์เราเรียกว่า quality factor : Q

$$Q = \frac{w_r}{B}$$

หรือ

$$B = \frac{w_r}{Q}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั่นคือค่า Q ของวงจร narrow band filter จะมีค่ามากกว่า 10 และค่า Q ของวงจร wide band filter จะมีค่าน้อยกว่า 10

### band – pass filter

วงจร wide band filter อย่างง่ายนั้นทำได้โดยนำวงจรกรองความถี่สูงมาต่อ case cascade กัน เพื่อเป็นการง่ายต่อการออกแบบ ถ้าเรานำวงจร 1<sup>st</sup> order HPF ต่อกับ 1<sup>st</sup> order LPF ก็จะได้เป็น + 20 dB / decade band pass และถ้าเรานำวงจร 2<sup>nd</sup> order LPF ก็จะได้เป็น + 40 dB / decade band pass ดังนั้น order ของวงจรกรองช่วงความถี่ขึ้นอยู่กับ order ของ วงจรกรองความถี่สูงและวงจรกรองความถี่ต่ำ

จากวงจรเห็นที่เราใช้ op-amp เพียงตัวเดียวโดยต่อแบบ multiple feedback โดยทั่วไปในการออกแบบ narrow Band นี้เราสามารถหาความถี่ศูนย์กลาง  $f_c$  กับ Q ซึ่งมีสมการดังนี้ในการ ออกแบบเรากำหนดให้  $C_1 = C_2 = C$

$$R_1 = \frac{Q}{2\pi f_c C A_p}$$

$$R_2 = \frac{Q}{2\pi f_c C (2Q - A_p)}$$

$$R_3 = \frac{Q}{\pi f_c C}$$

โดยที่  $A_p$  เป็นแกนที่ความถี่กึ่งกลางหาได้จากสมการ

$$A_p = \frac{R_3}{2R_1}$$

ดังนั้น  $A_p < 2Q^2$

จากวงจรในรูปเราสามารถเปลี่ยนค่าความถี่กึ่งกลาง  $f_c$  ไปเป็น  $f_c'$  ได้โดยไม่ต้องเปลี่ยนแกนและแบบตัวดิษฐ์ใหม่ แต่ทำการเปลี่ยนค่า  $R_2$  ไปเป็น  $R_2'$  หาได้จาก


$$R_2' = R_2 \left[ \frac{f_c}{f_c'} \right]^2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนอีกวงจรเป็นวงจรกรองความถี่ย่านผ่าน ใช้สำหรับกรองความถี่ของสัญญาณ นำร่องเราใช้วงจร

Positive Feedback Band – Pass Filter เลือกว่า

$Q = 40$  แสดงดังรูป 3.6



รูปที่ 3.7 วงจร Positive Feedback Band - Pass

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 4.11. (c) K parameter versus frequency.

### รูปที่ 3.8 กราฟแสดงความสัมพันธ์ ระหว่าง K parameter เทียบกับความถี่

สำหรับการออกแบบเราจะกำหนดความถี่ที่ต้องการ กำหนดค่า Q หรือ BW และแกนที่ต้องการขึ้นตอนในการออกแบบมีดังนี้

1. เลือกค่าพาซิเตอร์ และหาค่า K parameter จากรูปที่ 3.7
2. ใช้ค่า K ที่หาได้จากข้อ (1) มาหาค่าความต้านทานจากรูปที่ 3.8 ซึ่งค่าความต้านทานนี้จะขึ้นอยู่กับค่า Q, BW และแกนที่กำหนด
3. เลือกค่าความต้านทานให้ตรงตามกราฟที่ได้และทำการสร้างวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Fig. 4.11. (c) K parameter versus frequency.

**รูปที่ 3.9** กราฟแสดงความสัมพันธ์ระหว่างค่าความต้านทานเทียบกับ K parameter วงจรเลื่อนเฟส 90 องศา

ในการออกแบบวงจรเลื่อนเฟส เพื่อทำการเลื่อนสัญญาณที่เข้ามาทางอินพุต หรือเป็นการหน่วงเวลาสัญญาณอินพุตให้ช้าลง ซึ่งสามารถเขียนวงจรและกราฟแสดงผลการตอบสนองต่อความถี่ดังรูปที่ 3.9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
**รูปที่ 3.10** วงจร Phase Shift 90 องศา  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.9 เมื่อกำหนดให้ค่าของ  $R_1 = R_p$  จะได้สมการ output voltage ( $V_o$ ) ดังต่อไปนี้

$$V_o = \frac{-V_{in} + -jX_c}{R - jX_c} V_{in} \quad (2) \quad [3.1]$$

โดยที่  $-j = 1/j$

$$X_c = 1/2\pi f c$$

$$f = \text{ความถี่ที่จะใช้ในการ Shift}$$

แทนค่าของ  $-j$  และ  $X_c$  จะได้สมการใหม่ดังนี้

$$V_o = \frac{V_i (-1 + 2)}{j2\pi fRC + 1}$$

$$\frac{V_o}{V_{in}} = \frac{1 - j2\pi fRC}{1 + j2\pi fRC} \quad [3.2]$$

สามารถคำนวณหาค่าของมุม วงจรเลื่อนเฟส ได้จากสมการ

$$\phi = \frac{-2 \tan^{-1} (2\pi fRC)}{1} \quad [3.3]$$

เพราะฉะนั้นถ้าต้องการให้มีมุมของ Phase ( $\phi$ ) =  $-90^\circ$  สามารถหาค่าอุปกรณ์ได้โดยกำหนดค่า ตัวเก็บประจุ และค่าของ ความถี่ ที่ต้องการจากสมการที่ [3.3]

$$R = \frac{1}{2\pi f c}$$

กำหนดค่า  $f = 512 \text{ kHz}$  กำหนดค่า  $C = 100 \text{ PF}$

$$R = \frac{1}{2\pi \times 512 \times 10^3 \times 100 \times 10^{-12}}$$


$$R = 31 \text{ k}\Omega$$

### วงจรกำเนิดสัญญาณพาหะ 512 kHz

วงจรส่วนนี้ทำหน้าที่กำเนิดสัญญาณ Sine wave ความถี่ 512 kHz เพื่อใช้เป็นสัญญาณพาหะเพื่อนำไปคูณกับสัญญาณ 2 ระดับ ที่วงจรบาลานซ์มอดูเลเตอร์ และอีกส่วนจะนำไปเลื่อนเฟส  $90^\circ$  เป็นสัญญาณ Cosine เนื่องจากระบบการส่งสัญญาณแบบดิจิทัลนี้ มีหัวใจสำคัญ คือ การไม่ชิงโครไนซ์เซชัน (Synchronization) ที่ทำให้จังหวะการทำงานภาคส่งและภาครับมีความสัมพันธ์

กันอย่างแม่นยำ ดังนั้นเราจึงนำสัญญาณนาฬิกาที่ได้จากข้อมูลที่ทำการส่ง ในส่วนนี้เราส่งข้อมูลความเร็ว 64 kbps จึงมีสัญญาณนาฬิกา 64 kbps มาอ้างอิงในการทำการสร้างวงจร โดยใช้วงจรเฟสล็อก ( Phase lock loop ) ช่วยในการล็อกสัญญาณนาฬิกาและคูณความถี่ให้สูงขึ้น เราจึงนำสัญญาณนาฬิกาที่ 64 kbps ไปคูณกับ 8 ซึ่งก็จะได้ความถี่  $64 \times 8 = 512$  kbps พอดี

เมื่อสัญญาณนาฬิกาผ่าน วงจรเฟสล็อกแล้วก็ยังเป็นสัญญาณรูปสี่เหลี่ยมอยู่ไม่สามารถนำไปเป็นสัญญาณพาหะได้เพราะสัญญาณรูปสี่เหลี่ยมประกอบไปด้วย ฮาร์โมนิกมากมายไม่เหมาะสมในการนำไปมอดคูเลท ดังนั้นจึงใช้วงจรกรองช่วงความถี่ ( Band Pass Filter ) ทำการกรองเอาความถี่ฮาร์โมนิกที่ 1 เป็น Sine wave มีความถี่เท่าสัญญาณสี่เหลี่ยมมาใช้งาน



รูปที่ 3.11 วงจรกำเนิดสัญญาณพาหะ 512 kHz


### วงจรถ่ายสัญญาณนำร่อง ( Pilot Signal )

สาเหตุที่ต้องทำสัญญาณนำร่อง เพราะว่าในส่วนมากภาครับนั้นเราต้องการสัญญาณนาฬิกาและสัญญาณคลื่นพาหะที่มีเฟสและความถี่เท่ากับภาคส่ง เพื่อการซิงโครไนซ์ชั้นที่ตีที่ตีที่สุด

โดยเราเลือกความถี่ 480 kHz จะอยู่ทางด้านไซด์แบนด์ต่ำ ( Lower Side Band ) ของสเปคตรัมการมอดคูเลทในโครงการนี้ สาเหตุที่เลือกความถี่ 480 kHz เพราะว่าจะอยู่ห่างจากความถี่พาหะ 32 kHz และสะดวกในการออกแบบวงจรคูณความถี่ คือจะใช้วงจรหาร 15 ต่อกันวงจรเฟสล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรเราใช้เหมือนกับ วงจรกำเนิดสัญญาณพาหะเกือบทุกอย่าง ต่างกันตรงสัญญาณเข้ามาเรานำสัญญาณนาฬิกาที่ผ่านวงจรหาร 2 มาใช้เป็น อินพุตและใช้วงจรหารความถี่เท่ากับ 15 แทนก็จะได้สัญญาณความถี่ 480 kHz



รูปที่ 3.12 วงจรกำเนิดสัญญาณนำร่อง 480 kHz

**วงจรรวมสัญญาณ (SUMMING AMP)**

วงจร summing amp ใช้สำหรับการรวมสัญญาณหลายๆ จุดเข้าด้วยกัน เพื่อให้เป็นสัญญาณที่ถูกขยายแล้วเพียงจุดเดียวซึ่งแรงดัน ที่เอาท์พุทเราสามารถหาได้จาก

$$V_0 = \left( \frac{R_p V_1 + R_p V_2}{R_1 R_2} \right)$$


โดยที่  $V_1$  คือ สัญญาณเอาท์พุทจากวงจร บาลานซ์มอดคูเลเตอร์ด้าน 1

$V_2$  คือ สัญญาณเอาท์พุทจากวงจร สัญญาณนำร่อง

$V_3$  คือ สัญญาณเอาท์พุทจากวงจรบาลานซ์มอดคูเลเตอร์ทางด้าน Q

ในการออกแบบวงจรเราเลือกใช้  $R_f = 1\text{ kOhm}$   $R_1$  และ  $R_2$  ใช้ VR 20 kohm เพื่อที่สามารถปรับแกนได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 วงจร Summing Amplifier




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การออกแบบและทดลองวงจรทางด้านภาครับ

ในการออกแบบและทดลองทางด้านภาครับรับนั้น ต้องการมีการเพิ่มเติมบางส่วนจากทฤษฎี เพื่อให้สอดคล้อง กับสัญญาณที่ส่งมาทางด้านภาคส่งซึ่งสัญญาณ นำร่อง 480 kHz ร่วมส่งกับสัญญาณเข้ารหัส ดังนั้นต้องมีวงจรกรองสัญญาณ 2 วงจร วงจรกรองความถี่ช่วง 496-528 kHz และวงจรกรองความถี่ 480 kHz ดังแสดงในรูปที่ 4.1



รูปที่ 4.1 Block Diagram ทางด้านภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ทำการนำสัญญาณนำร่อง 480 kHz มาใช้ในการกึ่งสัญญาณพาหะ Sine wave 512 kHz ผ่านวงจรเลื่อนเฟส  $90^\circ$  ทำการดีเทคเตอร์สัญญาณนำสัญญาณที่ได้ผ่านวงจรกรองความถี่ต่ำ แล้วนำมาเปรียบเทียบกับสัญญาณจะได้สัญญาณทางด้าน I' และ Q' เข้ารหัสสัญญาณ Gray code to Binary code ได้สัญญาณ I และ Q จากนั้นทำการเลื่อนข้อมูลแบบขนานเป็นอนุกรม ก็จะได้สัญญาณเอาท์พุทออกมา แต่สัญญาณนาฬิกา 64 kHz ได้จากการนำเอาสัญญาณนำร่องมาคูณสัญญาณนาฬิกาผ่านวงจรเฟส ล็อก ลูปได้สัญญาณนาฬิกา 64 kHz ใช้ในการกระตุ้นข้อมูลออกมาทางเอาท์พุทได้

### วงจรกรองความถี่ ช่วง 496-528 kHz

เมื่อสัญญาณที่ได้เข้ารหัสแบบ QPSK แล้วจะถูกส่งมาตามสายโคแอกเซียลทางภาครับเมื่อรับสัญญาณแล้ว ต้องทำการตรวจรับสัญญาณในขั้นต้น และกรองสัญญาณช่วงความถี่ที่ภาครับต้องการเท่านั้นอีกทั้งสามารถกำจัดสัญญาณรบกวนได้อีกทางหนึ่งด้วย ในการออกแบบนั้นเราใช้วงจรกรองช่วงความถี่ผ่านแบบป้อนกลับทางบวก การออกแบบนั้นเลือกค่า

$Q = 40$  และค่าคาปาซิเตอร์เท่ากับ 10 pF ทำการเลือกค่าความต้านทานในรูปที่ 3.8 ในรายละเอียดการออกแบบแสดงไว้แล้วในบทที่ 3

เรานำวงจรกรองช่วงความถี่ผ่านต่อแบบ Cascade เพื่อจะได้ช่วงความถี่ที่ต้องการมีความคมขึ้น เพื่อจะได้ความถี่ช่วง 496-528 kHz ความต้องการดังในวงจรรูปที่ 4.2



รูปที่ 4.2 วงจรกรองความถี่ช่วง 496-528 kHz


### วงจรกรองความถี่ช่วง 480 kHz

เราใช้วงจร positive feed back band – pass filter เนื่องจากเราต้องการความถี่ 480 kHz ซึ่งมีเอกลักษณ์สำคัญในการนำมาสู่สัญญาณพาหะและกึ่งสัญญาณนาฬิกา ดังนั้นวงจร Positive feed back ค่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

band – pass filter จะมีคุณสมบัติในการกรองความถี่ในช่วง แบนด์วีธด์ แคบมากฉะนั้นเราจึงนำคุณสมบัตินี้มาใช้กรองความถี่ช่วง 480 kHz ทำการต่อแบบ Cascade จะได้วงจรดังรูปที่ 4.2 ทำการปรับความถี่โดยการเปลี่ยนค่าความต้านทานปรับค่าได้เพียงเล็กน้อย เพื่อความสะดวกในการออกแบบ

### วงจรเฟสล็อกกลูป

ในด้านภาครับนั้น มีวงจรเฟสล็อกกลูปด้วยกัน 2 วงจรในวงจรเฟสล็อกกลูปที่ 1 นั้นเราต้องการสัญญาณทางด้านเอาต์พุต 64 kHz เพื่อนำมาเป็นสัญญาณนาฬิกาใช้ในการทริกสัญญาณข้อมูลออกไปหลักการของวงจรเฟสล็อกกลูปวงจรที่ 1 คือเรานำสัญญาณ 480 kHz ทำการเปรียบเทียบกับทางเฟสที่ ผ่านวงจรกรองความถี่ต่ำนำสัญญาณที่ได้ทำการปรับค่าความถี่ ให้เท่ากับความถี่ที่เข้ามาโดยวงจร VCO แต่ทางด้านเอาต์พุตของ VCO นั้น ความถี่ที่ต้องการคือ 960 kHz แล้วทำการปรับค่าความถี่ได้นี้ให้ลดลงโดยผ่านวงจรหาร 15 จะได้ ความถี่ 64 kHz ที่ต้องการดังรูปที่ 4.3




รูปที่ 4.3 วงจรเฟสล็อกกลูปที่ 1 ูกสัญญาณนาฬิกา 64 kHz

ส่วนของวงจรเฟสล็อกกลูปวงจรที่ 2 นั้นเราใช้สำหรับูกสัญญาณพาหะความถี่ 512 kHz เพื่อนำไปทำการดีเทคเตอร์สัญญาณจะได้สัญญาณพาหะ Sine wave 512 kHz ซึ่งจะต้องมีความถี่และเฟสมีค่าตรงกันกับทางด้านภาคส่งเพื่อจะได้การซิงโครไนท์ที่ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการออกแบบนั้นจะใช้หลักการของเฟสล็อกคูลทั่ว ๆ ไปที่ได้กล่าวแล้วในข้างต้นแต่จะเพิ่มเติมในบางส่วนคือ เรานำสัญญาณ 64 kHz จากเฟสล็อกคูลวงจรที่ 1 มาใช้เป็นสัญญาณอินพุทของวงจรเฟสล็อกคูลวงจรที่ 2 แต่สัญญาณเอาต์พุทของวงจร VCO นั้น เราต้องการ 512 kHz ดังนั้นทางด้านวงจรเปรียบเทียบเฟส 64 kHz จะมีการลดค่าความถี่ให้ได้ 64 kHz จะมีการลดค่าความถี่ให้ได้ 64 kHz โดยใช้วงจรหาร 8 เท่า ก็จะได้เอาต์พุทของ VCO มีค่าเท่ากับ 512 kHz พอดี ดังวงจรในรูปที่ 4.4




รูปที่ 4.4 วงจรเฟสล็อกคูลที่ 2 ผลิตสัญญาณพาหะ 512 kHz

วงจรเลื่อนเฟส 90°

ในทางด้านภาครับนั้น เมื่อทำการกู้สัญญาณพาหะที่ใช้ในการดีมอดูเลเตอร์ทางด้าน Impulse ซึ่งก็คือสัญญาณ Sine wave ได้แล้วนั้นในส่วนทางด้าน Quadrature phase นั้นต้องนำสัญญาณ Cosine wave เป็นสัญญาณพาหะไปทำการดีมอดูเลเตอร์อีกทางหนึ่งด้วย ดังนั้นเมื่อได้สัญญาณ Sine wave แล้วต้องการสัญญาณ Cosine wave ต้องวงจรเลื่อนเฟส 90° ซึ่งจะใช้วงจรกรองผ่านทุกความถี่ชนิด  $V_o$  ถ้าหลัง  $V_{in}$  เหมือนกันทางด้านภาคส่งทุกประการ ดังวงจรรูปที่ 4.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 วงจรเลื่อนเฟส 90°

การออกแบบนั้นได้กล่าวไว้ในบทที่ 3 ในหัวข้อวงจรเลื่อนเฟส 90°

**วงจรมอดูเลเตอร์**

ในทางด้านภาครับวงจรมอดูเลเตอร์ (Balance demodulator) จะใช้ IC 1496 รูปแบบวงจรมอดูเลเตอร์จะเหมือนกับวงจรมอดูเลเตอร์ทางด้านภาคส่ง เกือบทุกประการแต่จะแตกต่างกันกับทางด้านภาคส่งเพียงเล็กน้อย ดังแสดงไว้ในวงจรรูปที่ 4.6 และด้วยเหตุที่ว่าข้อมูลจะส่งมาแล้วแยกเป็น 2 ส่วนดังนั้นจะต้องใช้วงจรมอดูเลเตอร์ 2 วงจร เพื่อทำการดีมอดูเลททางด้าน Carrier ที่ทำกันดีมอดูเลททางด้าน Imphase เป็น Sine wave ส่วนทางด้าน Quadrature phase เป็น Cosine wave ซึ่งเป็นเอาท์พุทของวงจรเลื่อนเฟส 90° ดัง แสดงในวงจรรูปที่ 4.6




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิใช้รูปที่ 4.6 วงจรมอดูเลเตอร์ ึ่งเอกสารทุกครั้งที่มีการนำไปใช้

### วงจรรองความถี่ต่ำ

เมื่อทำการคิมอคูเลเตอร์ทั้ง 2 ด้าน แล้วสัญญาณเอาต์พุตทั้งสองวงจรมันจะประกอบด้วยสัญญาณที่เกิดจากการคูณกันของสัญญาณพาหะกับสัญญาณมอดูเลท และผลที่ได้จะมีสัญญาณมอดูเลท และผลที่ได้จะมีสัญญาณความถี่สูงและสัญญาณความถี่ต่ำสัญญาณ 2 ระดับที่ต้องการนั้นอยู่ในรูปของสัญญาณความถี่ต่ำดังนั้น วงจรรองความถี่ต่ำจะทำหน้าที่กรองเฉพาะสัญญาณความถี่ต่ำที่ต้องการเท่านั้น ส่วนสัญญาณความถี่สูงจะถูกตัดทิ้งไปเหลือเพียงสัญญาณ 2 ระดับในส่วนของความถี่ต่ำที่ต้องการเท่านั้น

ในส่วนการออกแบบนั้น เราใช้ความถี่ คัท - ออฟ ที่ 16 kHz รูปแบบของวงจรแสดงในรูปที่ 4.7



รูปที่ 4.7 วงจรรองความถี่ต่ำ

ในส่วนวงจรรองความถี่ต่ำทั้ง 2 ด้านเหมือนกันทุกประการ

### วงจรแปลงสัญญาณ 2 ระดับเป็น 1 บิต


เมื่อเราทำการเอาเฉพาะความถี่ที่ต้องการได้แล้วต่อไป ต้องนำสัญญาณนั้นมาทำการแยกระดับสัญญาณต่างๆเป็น 2 ระดับเหมือนกันกับเข้าบาลานซ์มอดูเลเตอร์ทางด้านส่งระดับสัญญาณที่ได้แสดงดังตารางที่ 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input ( V )	Output ( V )	Gray Code
+4.5	5	1
-4.5	0	0

ตารางที่ 4.1 ระดับสัญญาณ 2 ระดับ

ในส่วนของการทำงานระดับสัญญาณ 2 ระดับเป็น ระดับ 0 กับ 1 นั้นเราใช้วงจร Comparator จะทำการจัดระดับเป็น ระดับ +5v และทำการจัดระดับสัญญาณ 0 ถ้าที่ระดับ 0 ถ้าที่ระดับ -12v ดัง วงจรในรูปที่ 4.8



รูปที่ 4.8 วงจร Comparator


#### วงจรรวมสัญญาณดิจิทัล

เป็นวงจรที่มีลักษณะและหน้าที่การทำงานตรงกันข้ามกันวงจรแยกสัญญาณดิจิทัลทางด้านภาคส่ง เพื่อทำหน้าที่รวมสัญญาณดิจิทัลทางด้าน Imphase และ Quadrature phase จากสัญญาณแบบขนานไปเป็นสัญญาณดิจิทัลแบบอนุกรมโดยทำการควบคุมจังหวะการทำงานของฟลิปฟลอปจากสัญญาณนาฬิกาที่ได้มาจากการกู้สัญญาณนาฬิกา

แต่ต้องทำการแปลง Gray code เป็น Binary code ก่อนเพราะทางด้านส่งได้ทำการแปลงจาก Binary code เป็น Geay code ส่งมาเพื่อป้องกันการผิดพลาดโดยใช้ Ex-or Gate

วงจรหน่วงเวลา 2 บิต นั้นจะเป็นตัวควบคุมจังหวะการทำงานของขา Preset และขา Clear ของ D ฟลิปฟลอป ส่งข้อมูลมาเฉพาะสัญญาณนาฬิกาถูกแรกเท่านั้น จึงใช้ NAND Gate ในการบังคับ D ฟลิปฟลอป หลักการดังกล่าวเป็นหลักการทำงานของวงจรแปลงจากขนานไปเป็นอนุกรมวงจรมีได้ทดลองเป็นดังรูปที่ 4.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 วงจรรวมสัญญาณดิจิทัล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 5

### ผลการทดลอง

#### 5.1 เครื่องส่ง

ในการทดลองส่งข้อมูลแบบ QPSK จากเครื่องส่งแล้วนำออสซิลโลสโคป (Oscilloscope) วัดตามจุดต่างๆ ได้ดังนี้


##### 5.1.1 ภาควงจรกำเนิดสัญญาณพิก้า 64 kHz



รูปที่ 5.1.1 สัญญาณพิก้าที่สร้างขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.2 วงจรกำเนิดข้อมูลไบนารี NRZ ความเร็วในการส่ง 64 kHz



รูปที่ 5.1.2 สัญญาณนาฬิกาเปรียบเทียบกับสัญญาณข้อมูล 10110100

CH3 สัญญาณข้อมูล 10110010


CH4 สัญญาณนาฬิกา

วงจรส่วนนี้จะใช้สัญญาณนาฬิกาที่กำหนดความเร็วในการเลื่อนข้อมูลของไอซีเบอร์ 74165 โดยสามารถเปลี่ยนแปลงข้อมูลได้ โดยการ ใช้ Dip Switch ข้อมูลที่ได้จะมีลักษณะต่อเนื่องกัน 8 bit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.3 วงจรแยกบิตสัญญาณข้อมูล

เนื่องจากในการส่งข้อมูล QPSK ข้อมูลที่จะส่งเป็นแบบอนุกรม ดังนั้นจึงต้องทำการแยกให้อยู่ในรูปของข้อมูลที่ยาวนานกัน โดยแบ่งเป็นสองช่องคือ ช่อง I และช่อง Q



รูปที่ 5.1.3 สัญญาณข้อมูลที่ถูกแยกเป็นช่อง I ช่อง Q เปรียบเทียบกับสัญญาณนาฬิกา


CH3 สัญญาณช่อง I

CH4 สัญญาณช่อง Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.3 วงจรกำเนิดสัญญาณพาห้ความถี่ 512 kHz


ในการกำเนิดสัญญาณพาห้ จะใช้สัญญาณนาฬิกา 64 kHz มาเข้าวงจรเฟสล็อกเพื่อลดความถี่ไป 8 เท่า แล้วจึงนำสัญญาณนี้ไปเข้าวงจรกรองช่วงความถี่ เพื่อให้ได้สัญญาณพาห้ 512 kHz ก่อน แล้วจึงนำไปเลื่อนเฟสอีก 90 องศา



รูปที่ 5.1.3 สัญญาณคลื่นพาห้ที่ได้จากการป้อนสัญญาณนาฬิกาขนาด 64 kHz มาเข้าวงจรคูณ 8 ได้สัญญาณ 512 kHz แล้วนำสัญญาณไปเข้าวงจรกรองช่วงความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.4 วงจรกำเนิดสัญญาณนำร่อง 480 kHz



รูปที่ 5.1.4 สัญญาณจากวงจรกำเนิดสัญญาณนาฬิกาเปรียบเทียบกับสัญญาณนำร่อง


CH3 สัญญาณจากวงจรกำเนิดสัญญาณนาฬิกา

CH24 สัญญาณที่ผ่านวงจรกรองความถี่แถบผ่านแล้วเป็นสัญญาณนำร่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.5 วงจรกำเนิดสัญญาณเลื่อนเฟส 90 องศา

ได้จากการนำสัญญาณพหุความถี่ 512 kHz นำมาเลื่อนเฟส 90 องศา เพื่อนำไปใช้ในวงจรมอดูเลชันต่อไป



รูปที่ 5.1.5 สัญญาณคลื่นพหุที่ได้จากการเลื่อนเฟส 90 องศา


CH3 สัญญาณคลื่นพหุ

CH4 สัญญาณคลื่นพหุที่เลื่อนเฟส 90 องศา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.6 วงจรมอดูเลเตอร์แบบแยกคลื่นพาห้

จะแบ่งเป็น 2 วงจรคือ นำ "I" มามอดูเลตกับสัญญาณคลื่นพาห้ และนำ "Q" มามอดูเลตกับสัญญาณคลื่นที่เลื่อนเฟส 90 องศา จะเรียกสัญญาณทั้งคู่ว่าสัญญาณช่อง I(I channel) สัญญาณช่อง Q(Q channel) ตามลำดับ




รูปที่ 5.1.6(ก) เปรียบเทียบสัญญาณ I channel กับ I'

CH3 สัญญาณ I channel

CH4 สัญญาณ I' channel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.1.7 (ข) เปรียบเทียบสัญญาณ Q กับ Q'

CH3 สัญญาณ Q channel

CH4 สัญญาณ Q' channel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.1.7(ค) เปรียบเทียบสัญญาณ I channel และ Q channel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.8 วงจรรวมสัญญาณ


ในการส่งสัญญาณ QPSK จะทำการส่งข้อมูลที่เป็นผลรวมของ I channel , Q channel และสัญญาณนำร่อง 480 kHz



รูปที่ 5.1.8 สัญญาณ QPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 5.1.9 เปรียบเทียบสัญญาณ QPSK กับ สัญญาณพาหะใน X-Y MODE



รูปที่ 5.1.9 เปรียบเทียบสัญญาณ QPSK กับสัญญาณพาหะ 512 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2.0 เปรียบเทียบสัญญาณ QPSK กับสัญญาณนาฬิกา



รูปที่ 5.2.0 เปรียบเทียบสัญญาณ QPSK กับ สัญญาณนาฬิกา 64 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2 เครื่องรับ

เมื่อทางภาคส่ง ส่งข้อมูลมาทางภาครับ โดยผ่านสายคเคแอกเซียล ใช้ออสซิลโลสโคปวัดตามจุดต่างๆดังนี้

### 5.2.1 ภาคกรองช่วงความถี่นำร่องและกู้สัญญาณนาฬิกา

เมื่อสัญญาณข้อมูลที่ได้รับได้จะถูกกรองความถี่ด้วยวงจรกรองช่วงความถี่ 480 kHz แล้วนำไปเป็นสัญญาณอ้างอิงในการกู้สัญญาณนาฬิกา




รูปที่ 5.2.1 แสดงรูปของสัญญาณนาฬิกาที่กู้ได้เทียบกับสัญญาณกรองความถี่ 480kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.2 นำสัญญาณนาฬิกาเป็นสัญญาณอ้างอิงในการกู้สัญญาณพาห้

นำสัญญาณนาฬิกาที่กู้ได้มาเป็นสัญญาณอ้างอิงในการสร้างสัญญาณพาห้เมื่อได้สัญญาณพาห้แล้วนำสัญญาณที่ได้ไปผ่านวงจรเลื่อนเฟส 90 องศา ผลการทดลองได้ดังรูป




รูปที่ 5.2.2 สัญญาณนาฬิกาที่กู้ได้ แล้วผ่านวงจรเลื่อนเฟสไป 90 องศา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.3 ภาควิทยาศาสตร์

คือการนำเอาสัญญาณพหุมาคูณกับสัญญาณข้อมูลที่ได้รับได้ สัญญาณพหุที่กู้ได้ เข้าวงจรดีมอดูเลตเพื่อตีเทคสัญญาณช่อง I




รูปที่ 5.2.3 (ก) สัญญาณเอาต์พุตที่ได้จากวงจรดีมอดูเลต เปรียบเทียบกับสัญญาณช่อง I

CH 1 สัญญาณที่ผ่านวงจรดีมอดูเลต

CH 2 สัญญาณช่อง I

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2.3 (ข) สัญญาณเอาต์พุตที่ได้จากวงจรดีมอดูเลต เปรียบเทียบกับสัญญาณ ช่อง Q


CH 1 สัญญาณที่ผ่านวงจรดีมอดูเลต

CH 2 สัญญาณช่อง Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.4 ภาควงจรรองความถี่ต่ำผ่านและวงจรเปรียบเทียบสัญญาณ

สัญญาณที่ผ่านวงจรคีมอคูเลตจะต้องถูกส่งไปวงจรรองความถี่ต่ำผ่านก่อนแล้วเข้าวงจรเปรียบเทียบสัญญาณต่อไป




รูปที่ 5.2.4(ก) สัญญาณที่ผ่านวงจรเปรียบเทียบในช่อง I เปรียบเทียบกับทางภาคส่ง

CH 1 สัญญาณช่อง I ทางภาคส่ง

CH 2 สัญญาณช่อง I ทางภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2.4 (ข) สัญญาณที่ผ่านวงจรเปรียบเทียบสัญญาณในช่อง Q เปรียบเทียบกับทางภาคส่ง

CH 1 สัญญาณ Q ทางด้านส่ง

CH 2 สัญญาณ Q ทางด้านรับ

สัญญาณช่อง I และ ช่อง Q เปรียบเทียบกันทั้งสองช่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2.4 (ค) สัญญาณช่อง I และ ช่อง Q เปรียบเทียบกับสัญญาณนาฬิกา

CH 1 สัญญาณ Q ที่ผ่านวงจรเปรียบเทียบสัญญาณ

CH 2 สัญญาณ I ที่ผ่านวงจรเปรียบเทียบสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.5 ภาควงจรรวมสัญญาณดิจิทัล



รูปที่ 5.2.5 แสดงการเปรียบเทียบสัญญาณข้อมูลทางภาครับเทียบกับทางด้านส่ง

CH 1 สัญญาณดิจิทัลทางด้านภาคส่ง

CH 2 สัญญาณดิจิทัลทางด้านภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### สรุปและวิจารณ์ผลการทดลอง

#### 6.1 เครื่องส่ง

ในการทดสอบเครื่องส่ง QPSK ในขั้นตอนแรกได้ทำการทดสอบแยกแต่ละวงจรก่อนแล้วจึงนำมาประกอบเข้าด้วยกัน โดยสรุปผลแต่ละวงจรได้ดังนี้

##### 6.1.1 วงจรกำเนิดสัญญาณนาฬิกา

วงจรนี้มีความสำคัญมากในการนำมาสร้างสัญญาณพาห์ 512 kHz สัญญาณนำร่อง 480 kHz และนำมาเลื่อนเฟสของข้อมูล โดยวงจรที่ใช้เป็นวงจรรักษาความถี่ที่ได้จากคริสตอลจึงมีความเที่ยงตรงสูง

##### 6.1.2 วงจรกำเนิดข้อมูลไบนารี

เนื่องจากข้อมูลที่ใช้ส่งเป็นข้อมูลอนุกรม ซึ่งในการส่งข้อมูลได้กำหนดให้ไหลในลักษณะวนรอบซ้ำกันทุกๆ 8 บิต ซึ่งเอาท์พุทที่ได้เป็นที่น่าพอใจ แต่การส่งข้อมูลในลักษณะนี้จะพบว่าในการเปรียบเทียบข้อมูลระหว่างภาคส่งกับภาครับไม่สามารถจัดลำดับก่อนหลังของข้อมูลได้

##### 6.1.3 วงจรแยกสัญญาณข้อมูล

ในส่วนของวงจรแยกข้อมูล ในการทดลองจะพบปัญหาในการต่อวงจร เนื่องจากความไม่เข้าใจในตัวอุปกรณ์ จึงควรศึกษาให้ดีกว่าก่อนต่อวงจร รวมทั้งควรลดความยุ่งยากในการออกแบบวงจร

##### 6.1.4 วงจรปรับระดับสัญญาณ

วงจรนี้มีปัญหาบ้าง เนื่องจากในการปรับระดับสัญญาณ ถ้าปรับระดับสัญญาณให้มีแอมพลิจูดสูงเกินไป ก็ไม่สามารถนำไปมอดูเลตได้

##### 6.1.5 วงจรกำเนิดสัญญาณคลื่นพาห์ 512 kHz และวงจรเลื่อนเฟส 90 องศา

วงจรกำเนิดสัญญาณความถี่ 512 kHz จะได้จากสัญญาณ CLK 64 kHz มาทำการทวีคูณไปอีก 8 เท่า โดยวงจรเฟสล็อกคูลูป แล้วนำไปเข้าวงจรรองความถี่ ในส่วนนี้จะไม่ค่อยมีปัญหาเท่าไร

##### 6.1.6 วงจรกำเนิดสัญญาณนำร่องความถี่ 480kHz

วงจรกำเนิดสัญญาณความถี่ 480 kHz จะได้จากสัญญาณ CLK 32 kHz มาทำการทวีคูณไปอีก 15 เท่า โดยวงจรเฟสล็อกคูลูป แล้วนำไปเข้าวงจรรองความถี่ในส่วนนี้ก็ไม่ค่อยมีปัญหาเท่าไร

##### 6.1.7 วงจรบาลานซ์มอดูเลเตอร์

วงจรนี้เป็นวงจรที่มีปัญหาอีกวงจรหนึ่งเนื่องจาก วงจรนี้ใช้อินพุทค่อนข้างต่ำมาก ซึ่งในการทดลองพบปัญหาในการทำให้สัญญาณ carrier กับ NRZ บาลานซ์กัน แต่ก็สามารถแก้ไขมาได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 6.1.8 วงจรรวมสัญญาณ

วงจรมีไม่ค่อยมีความยุ่งยาก ผลที่ได้ที่น่าพอใจมาก

#### สรุปภาคส่ง

เมื่อทำการรวมวงจรและทดสอบการส่งข้อมูลนั้น พบว่า วงจรช่วยมากทำงานได้ดี ปัญหาส่วนมากที่เกิดจะเกิดจากวงจรบาลานซ์ เนื่องจากการไม่บาลานซ์กันระหว่าง carrier กับ NRZ แต่ก็สามารถแก้ไขไปได้ด้วยดี

#### 6.2 เครื่องรับ

##### 6.2.1 วงจรกรองช่วงความถี่นำร่อง

ในส่วนของวงจรมีส่วนสำคัญมากในภาครับเนื่องจากเป็นสิ่งที่ทำให้ภาครับและภาคส่งสัมพันธ์กัน ในการทดลองจะพบปัญหามากในวงจรมี ดังนั้นจึงต้องทำการออกแบบให้ดี

##### 6.2.2 วงจรกรองช่วงความถี่พาห้

เป็นวงจรที่มีปัญหาเหมือนกันเป็นความต่อเนื่องมาจากวงจรช่วงความถี่นำร่อง ถ้าออกแบบวงจรกรองช่วงความถี่ดีก็จะมีปัญหา

##### 6.2.3 วงจรกู้สัญญาณพาห้

เป็นวงจรต่อเนื่องจากวงจรกรองช่วงความถี่นำร่อง ถ้าวงจรกรองช่วงความถี่ไม่มีปัญหา วงจรกู้สัญญาณพาห้ก็ไม่มีปัญหา

##### 6.2.4 วงจรดีมอดูเลเตอร์

ใช้วงจรคล้ายกับวงจรบาลานซ์มอดูเลต ปัญหาที่เจอคือต้องปรับสัญญาณก่อนเข้าวงจรให้ตรงตามข้อกำหนด

##### 6.2.5 วงจรกรองความถี่ต่ำ

ไม่ค่อยมีปัญหาเท่าไร เพียงแต่ต้องออกแบบให้ดีให้เหมาะสมกับสัญญาณข้อมูล

##### 6.2.6 วงจรเปรียบเทียบสัญญาณ

วงจรที่ออกแบบไม่ค่อยยุ่งยากผลที่ได้ที่น่าพอใจ

##### 6.2.7 วงจรรวมสัญญาณดิจิทัล

วงจรค่อนข้างมีปัญหาเหมือนกันเนื่องความถี่ออกแบบผิด สัญญาณที่รวมออกมากก็จะผิดเพี้ยนไป ดังนั้นจึงต้องออกแบบให้ดี

#### สรุปภาครับ

เมื่อทำการรวมวงจรปัญหาที่พบคือสัญญาณที่รับได้ผิดเพี้ยนไป ดังนั้นในการออกแบบจึง

#### ต้องออกแบบให้ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง



1. นิกธ สุขุมตันติ, การออกแบบวงจรอิเล็กทรอนิกส์ ตำราชุดวิศวกรรมศาสตร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พิมพ์ครั้งที่ 1 , 74 หน้า, 1 พ.ศ.2533
2. ณรงค์ เหมกรณ์, การสื่อสารดาวเทียม, โครงการตำรา คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กรุงเทพฯ, 2533
3. Wayne Tomasi , Advanced Electronic Communication System, second edition Prentice Hall. Engle Wood Cliffs, N.J., 1992
4. J. Hilburn and D.E. Johnson , Manual of Active Filter Design, Mcgraw Hill, 1973
5. R. A. Gayakwad, Op-Amps and Linear Integrated Circuits, second edition, Prentice-Hall, 1988
6. A B. Williams and F. J. Taylor, Electronic Filter Design Handbook , second edition, Mcgraw-Hill, 1991
7. L. W. Couch, Digital and Analog Communication System, Macmillan Publishing Company, 1987
8. A. Biran and M. Breiner, MATLAB for Engineers, Addison Wesley, 1995
9. D. J. Dailey, Operational Amplifier and Linear Integrated Circuits Theory and Application, Prentice-Hall, 1991

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(a) PLL1 (b) PLL2

รูปบล็อกไดอะแกรมภาคส่ง QPSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Data in  
64kbps  
Clock




รูปวงจรภาคส่ง QPSK ส่วนที่ 1






รูปบล็อกไดอะแกรมภาครับ QPSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปวงจรภาคกับ QPSK ส่วนที่ 1




รูปมจรภาครับ QPSK ส่วนที่ 2




รูปวงจรกรับ QPSK ส่วนที่ 8




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีรณนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ศูนย์ด้านการค้า  
การนำเข้าใช้

TOP OVERLAY






# 8-BIT PARALLEL-TO-SERIAL SHIFT REGISTER

The SN54/74LS165 is an 8-bit parallel load or serial-in register with complementary outputs available from the last stage. Parallel inputting occurs asynchronously when the Parallel Load (PL) input is LOW. With PL HIGH, serial shifting occurs on the rising edge of the clock; new data enters via the Serial Data (DS) input. The 2-input OR clock can be used to combine two independent clock sources, or one input can act as an active LOW clock enable.

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

**PIN NAMES**

- CP1, CP2 Clock (LOW-to-HIGH Going Edge) Inputs
- DS Serial Data Input
- PL Asynchronous Parallel Load (Active LOW) Input
- P0-P7 Parallel Data Inputs
- Q7 Serial Output from Last State (Note b)
- Q7 Complementary Output (Note b)

**LOADING (Note a)**

	HIGH	LOW
0.5 U.L.	0.25 U.L.	
0.5 U.L.	0.25 U.L.	
1.5 U.L.	0.75 U.L.	
0.5 U.L.	0.25 U.L.	
10 U.L.	5 (2.5) U.L.	
10 U.L.	5 (2.5) U.L.	

**NOTES:**

- a) 1 TTL Unit Load (U.L.) = 40  $\mu$ A HIGH/1.6 mA LOW.
- b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

**TRUTH TABLE**


PL	CP		CONTENTS								RESPONSE
	1	2	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	
L	X	X	P0	P1	P2	P3	P4	P5	P6	P7	Parallel Entry
H	L	↗	DS	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Right Shift
H	H	↗	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	No Change
H	↗	L	DS	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Right Shift
H	↗	H	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	No Change

H = HIGH Voltage Level  
L = LOW Voltage Level  
X = Immaterial

## SN54/74LS165

### 8-BIT PARALLEL-TO-SERIAL SHIFT REGISTER

LOW POWER SCHOTTKY



J SUFFIX  
CERAMIC  
CASE 620-09



N SUFFIX  
PLASTIC  
CASE 648-08




D SUFFIX  
SOIC  
CASE 751B-03

**ORDERING INFORMATION**

- SN54LSXXXJ Ceramic
- SN74LSXXXN Plastic
- SN74LSXXXD SOIC

**LOGIC SYMBOL**



VCC = PIN 16  
GND = PIN 8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

FAST AND LS TTL DATA

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องยังอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SN54/74LS165

## LOGIC DIAGRAM



## FUNCTIONAL DESCRIPTION

The SN54/74LS165 contains eight clocked master/slave RS flip-flops connected as a shift register, with auxiliary gating to provide overriding asynchronous parallel entry. Parallel data enters when the PL signal is LOW. The parallel data can change while PL is LOW, provided that the recommended setup and hold times are observed.

For clock operation, PL must be HIGH. The two clock inputs perform identically; one can be used as a clock inhibit by

applying a HIGH signal. To avoid double clocking, however, the inhibit signal should only go HIGH while the clock is HIGH. Otherwise, the rising inhibit signal will cause the same response as a rising clock edge. The flip-flops are edge-triggered for serial operations. The serial input data can change at any time, provided only that the recommended setup and hold times are observed, with respect to the rising edge of the clock.

## GUARANTEED OPERATING RANGES

Symbol	Parameter		Min	Typ	Max	Unit
$V_{CC}$	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
$T_A$	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
$I_{OH}$	Output Current — High	54, 74			-0.4	mA
$I_{OL}$	Output Current — Low	54			4.0	mA
		74			8.0	

## SN54/74LS165

### DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
V <sub>IH</sub>	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V <sub>IL</sub>	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V <sub>IK</sub>	Input Clamp Diode Voltage		-0.65	-1.5	V	V <sub>CC</sub> = MIN, I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54	2.5	3.5	V	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> per Truth Table
		74	2.7	3.5	V	
V <sub>OL</sub>	Output LOW Voltage	54, 74	0.25	0.4	V	I <sub>OL</sub> = 4.0 mA
		74	0.35	0.5	V	I <sub>OL</sub> = 8.0 mA
I <sub>IH</sub>	Input HIGH Current Other Inputs			20	μA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 2.7 V
	PL Input			50		
	Other Inputs			0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 7.0 V
	PL Input			0.3		
I <sub>IL</sub>	Input LOW Current Other Inputs			-0.4	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 0.4 V
	PL Input			-1.2		
I <sub>OS</sub>	Short Circuit Current (Note 1)		-20	-100	mA	V <sub>CC</sub> = MAX
I <sub>CC</sub>	Power Supply Current			36	mA	V <sub>CC</sub> = MAX

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

### AC CHARACTERISTICS (T<sub>A</sub> = 25°C)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
f <sub>MAX</sub>	Maximum Input Clock Frequency	25	35		MHz	V <sub>CC</sub> = 5.0 V C <sub>L</sub> = 15 pF
t <sub>PLH</sub>	Propagation Delay PL to Output		22	35	ns	
t <sub>PHL</sub>	Propagation Delay PL to Output		22	35	ns	
t <sub>PLH</sub>	Propagation Delay Clock to Output		27	40	ns	
t <sub>PHL</sub>	Propagation Delay Clock to Output		28	40		
t <sub>PLH</sub>	Propagation Delay P7 to Q7		14	25	ns	
t <sub>PHL</sub>	Propagation Delay P7 to Q7		21	30		
t <sub>PLH</sub>	Propagation Delay P7 to Q7		21	30	ns	
t <sub>PHL</sub>	Propagation Delay P7 to Q7		16	25		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอก FAST AND LS TTL DATA ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SN54/74LS165

## AC SETUP REQUIREMENTS ( $T_A = 25^\circ\text{C}$ )

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
$t_W$	CP Clock Pulse Width	25			ns	V <sub>CC</sub> = 5.0 V
$t_W$	PL Pulse Width	15			ns	
$t_s$	Parallel Data Setup Time	10			ns	
$t_s$	Serial Data Setup Time	20			ns	
$t_s$	CP <sub>1</sub> to CP <sub>2</sub> Setup Time <sup>1</sup>	30			ns	
$t_h$	Hold Time	0			ns	
$t_{rec}$	Recovery Time, PL to CP	45			ns	

<sup>1</sup> The role of CP<sub>1</sub> and CP<sub>2</sub> in an application may be interchanged.

### DEFINITION OF TERMS:

**SETUP TIME ( $t_s$ )** — is defined as the minimum time required for the correct logic level to be present at the logic input prior to the clock transition from LOW-to-HIGH in order to be recognized and transferred to the outputs.

**HOLD TIME ( $t_h$ )** — is defined as the minimum time following the clock transition from LOW-to-HIGH that the logic level must be maintained at the input in order to ensure continued

recognition. A negative hold time indicates that the correct logic level may be released prior to the clock transition from LOW-to-HIGH and still be recognized.

**RECOVERY TIME ( $t_{rec}$ )** — is defined as the minimum time required between the end of the PL pulse and the clock transition from LOW-to-HIGH in order to recognize and transfer loaded Data to the Q outputs.

### AC WAVEFORMS




Figure 1




Figure 2




Figure 3




Figure 4

# MC14046B

## Phase Locked Loop

The MC14046B phase locked loop contains two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common signal inputs,  $PCA_{in}$  and  $PCB_{in}$ . Input  $PCA_{in}$  can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal  $PC1_{out}$ , and maintains  $90^\circ$  phase shift at the center frequency between  $PCA_{in}$  and  $PCB_{in}$  signals (both at 50% duty cycle). Phase comparator 2 (with leading edge sensing logic) provides digital error signals,  $PC2_{out}$  and LD, and maintains a  $0^\circ$  phase shift between  $PCA_{in}$  and  $PCB_{in}$  signals (duty cycle is immaterial). The linear VCO produces an output signal  $VCO_{out}$  whose frequency is determined by the voltage of input  $VCO_{in}$  and the capacitor and resistors connected to pins  $C1_A$ ,  $C1_B$ , R1, and R2. The source-follower output  $SF_{out}$  with an external resistor is used where the  $VCO_{in}$  signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.

- Buffered Outputs Compatible with MHTL and Low-Power TTL
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 to 18 V
- Pin-for-Pin Replacement for CD4046B
- Phase Comparator 1 is an Exclusive Or Gate and is Duty Cycle Limited
- Phase Comparator 2 switches on Rising Edges and is not Duty Cycle Limited

### MAXIMUM RATINGS (Voltages Referenced to $V_{SS}$ ) (Note 2.)

Symbol	Parameter	Value	Unit
$V_{DD}$	DC Supply Voltage Range	-0.5 to +18.0	V
$V_{in}$	Input Voltage Range (All Inputs)	-0.5 to $V_{DD} + 0.5$	V
$I_{in}$	DC Input Current, per Pin	$\pm 10$	mA
$P_D$	Power Dissipation, per Package (Note 3.)	500	mW
$T_A$	Operating Temperature Range	-55 to +125	$^\circ\text{C}$
$T_{stg}$	Storage Temperature Range	-65 to +150	$^\circ\text{C}$


- Maximum Ratings are those values beyond which damage to the device may occur.
- Temperature Derating:  
Plastic "P and D/DW" Packages: -7.0 mW/ $^\circ\text{C}$  From  $65^\circ\text{C}$  To  $125^\circ\text{C}$




ON Semiconductor™

<http://onsemi.com>


### MARKING DIAGRAMS




PDIIP-16  
P SUFFIX  
CASE 648



SO-16  
DW SUFFIX  
CASE 751G



EIAJ SO-16  
F SUFFIX  
CASE 966



- A = Assembly Location
- WL, L = Wafer Lot
- YY, Y = Year
- WW, W = Work Week

### ORDERING INFORMATION

Device	Package	Shipping
MC14046BCP	PDIIP-16	2000/Box
MC14046BDW	SO-16	2350/Box
MC14046BDWR2	SO-16	1000/Tape & Reel
MC14046BF	EIAJ SO-16	Refer to Note 1.
MC14046BFEL	EIAJ SO-16	Refer to Note 1.


- For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation,  $V_{in}$  and  $V_{out}$  should be constrained to the range  $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$ .


Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ). Unused outputs must be left open.

# MC14046B

## BLOCK DIAGRAM



## PIN ASSIGNMENT



## ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	- 55°C		25°C			125°C		Unit		
			Min	Max	Min	Typ	Max	Min	Max			
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level	5.0	—	0.05	—	0	0.05	—	0.05	Vdc		
		10	—	0.05	—	0	0.05	—	0.05			
		15	—	0.05	—	0	0.05	—	0.05			
	V <sub>in</sub> = 0 or V <sub>DD</sub>	"1" Level	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc	
			10	9.95	—	9.95	10	—	9.95	—		
			15	14.95	—	14.95	15	—	14.95	—		
Input Voltage (4.) (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level	V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc	
		10	—	3.0	—	4.50	3.0	—	3.0			
		15	—	4.0	—	6.75	4.0	—	4.0			
	(V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"1" Level	V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
			10	7.0	—	7.0	5.50	—	7.0	—		
			15	11	—	11	8.25	—	11	—		
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source	I <sub>OH</sub>	5.0	-1.2	—	-1.0	-1.7	—	-0.7	—	mA	
		10	-0.25	—	-0.2	-0.36	—	-0.14	—			
		15	-0.62	—	-0.5	-0.9	—	-0.35	—			
	(V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Sink	I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mA
			10	1.6	—	1.3	2.25	—	0.9	—		
			15	4.2	—	3.4	8.8	—	2.4	—		
Input Current	I <sub>in</sub>	15	—	± 0.1	—	± 0.00001	± 0.1	—	± 1.0	μA		
Input Capacitance	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF		
Quiescent Current (Per Package) Inh = PCA <sub>in</sub> = V <sub>DD</sub> , Zener = VCO <sub>in</sub> = 0 V, PCB <sub>in</sub> = V <sub>DD</sub> or 0 V, I <sub>out</sub> = 0 μA	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μA		
		10	—	10	—	0.010	10	—	300			
		15	—	20	—	0.015	20	—	600			
Total Supply Current (5.) (Inh = "0", f <sub>o</sub> = 10 kHz, C <sub>L</sub> = 50 pF, R1 = 1.0 MΩ, R2 = ∞, R <sub>SF</sub> = ∞, and 50% Duty Cycle)	I <sub>T</sub>	5.0	I <sub>T</sub> = (1.46 μA/kHz) f + I <sub>DD</sub>							mA		
		10	I <sub>T</sub> = (2.91 μA/kHz) f + I <sub>DD</sub>									
		15	I <sub>T</sub> = (4.37 μA/kHz) f + I <sub>DD</sub>									

4. Noise immunity specified for worst-case input combination.  
Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

5. To Calculate Total Current in General:

$$I_T \approx 2.2 \times V_{DD} \left( \frac{VCO_{in} - 1.65}{R1} + \frac{V_{DD} - 1.35}{R2} \right)^{3/4} + 1.6 \times \left( \frac{VCO_{in} - 1.65}{R_{SF}} \right)^{3/4} + 1 \times 10^{-3} (C_L + 9) V_{DD} f +$$

$$1 \times 10^{-1} V_{DD}^2 \left( \frac{100\% \text{ Duty Cycle of } PCA_{in}}{100} \right) + I_Q \quad \text{where: } I_T \text{ in } \mu\text{A}, C_L \text{ in pF, } VCO_{in}, V_{DD} \text{ in Vdc, } f \text{ in kHz, and } R1, R2, R_{SF} \text{ in } M\Omega, C_L \text{ on } VCO_{out}.$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า <http://onsemi.com>

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC14046B

### ELECTRICAL CHARACTERISTICS (6.) ( $C_L = 50 \text{ pF}$ , $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	$V_{DD}$ Vdc	Minimum	Typical	Maximum	Units
			Device		Device	
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{TLH}$	5.0 10 15	— — —	180 90 65	350 150 110	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{THL}$	5.0 10 15	— — —	100 50 37	175 75 55	ns

### PHASE COMPARATORS 1 and 2

Input Resistance — $PCA_{in}$	$R_{in}$	5.0	1.0	2.0	—	$M\Omega$
		10	0.2	0.4	—	
		15	0.1	0.2	—	
— $PCB_{in}$	$R_{in}$	15	150	1500	—	$M\Omega$
Minimum Input Sensitivity AC Coupled → $PCA_{in}$ C series = 1000 pF, f = 50 kHz	$V_{in}$	5.0	—	200	300	mV p-p
		10	—	400	600	
		15	—	700	1050	
DC Coupled — $PCA_{in}$ , $PCB_{in}$	—	5 to 15	See Noise Immunity			

### VOLTAGE CONTROLLED OSCILLATOR (VCO)

Maximum Frequency ( $VCO_{in} = V_{DD}$ , $C_1 = 50 \text{ pF}$ $R_1 = 5.0 \text{ k}\Omega$ , and $R_2 = \infty$ )	$f_{max}$	5.0	0.5	0.7	—	MHz
		10	1.0	1.4	—	
		15	1.4	1.9	—	
Temperature — Frequency Stability ( $R_2 = \infty$ )	—	5.0	—	0.12	—	$\%/^\circ\text{C}$
		10	—	0.04	—	
		15	—	0.015	—	
Linearity ( $R_2 = \infty$ ) ( $VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $R_1 > 10 \text{ k}\Omega$ ) ( $VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $R_1 > 400 \text{ k}\Omega$ ) ( $VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $R_1 \geq 1000 \text{ k}\Omega$ )	—	5.0	—	1.0	—	%
		10	—	1.0	—	
		15	—	1.0	—	
Output Duty Cycle	—	5 to 15	—	50	—	%
Input Resistance — $VCO_{in}$	$R_{in}$	15	150	1500	—	$M\Omega$

### SOURCE-FOLLOWER

Offset Voltage ( $VCO_{in}$ minus $SF_{out}$ , $RSF > 500 \text{ k}\Omega$ )	—	5.0	—	1.65	2.2	V
		10	—	1.65	2.2	
		15	—	1.65	2.2	
Linearity ( $VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $RSF > 50 \text{ k}\Omega$ ) ( $VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $RSF > 50 \text{ k}\Omega$ ) ( $VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $RSF > 50 \text{ k}\Omega$ )	—	5.0	—	0.1	—	%
		10	—	0.6	—	
		15	—	0.8	—	

### ZENER DIODE

Zener Voltage ( $I_Z = 50 \mu\text{A}$ )	$V_Z$	—	6.7	7.0	7.3	V
Dynamic Resistance ( $I_Z = 1.0 \text{ mA}$ )	$R_Z$	—	—	100	—	$\Omega$


6. The formula given is for the typical characteristics only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

<http://onsemi.com>

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14046B



Refer to Waveforms in Figure 3.


Figure 1. Phase Comparators State Diagrams

Characteristic	Using Phase Comparator 1	Using Phase Comparator 2
No signal on input PCA <sub>in</sub> .	VCO in PLL system adjusts to center frequency (f <sub>0</sub> ).	VCO in PLL system adjusts to minimum frequency (f <sub>min</sub> ).
Phase angle between PCA <sub>in</sub> and PCB <sub>in</sub> .	90° at center frequency (f <sub>0</sub> ), approaching 0° and 180° at ends of lock range (2f <sub>L</sub> )	Always 0° in lock (positive rising edges).
Locks on harmonics of center frequency.	Yes	No
Signal input noise rejection.	High	Low
Lock frequency range (2f <sub>L</sub> ).	The frequency range of the input signal on which the loop will stay locked if it was initially in lock; 2f <sub>L</sub> = full VCO frequency range = f <sub>max</sub> - f <sub>min</sub> .	
Capture frequency range (2f <sub>C</sub> ).	The frequency range of the input signal on which the loop will lock if it was initially out of lock.	
	Depends on low-pass filter characteristics (see Figure 3). f <sub>C</sub> ≤ f <sub>L</sub>	f <sub>C</sub> = f <sub>L</sub>
Center frequency (f <sub>0</sub> ).	The frequency of VCO <sub>out</sub> , when VCO <sub>in</sub> = 1/2 V <sub>DD</sub>	
VCO output frequency (f).	$f_{min} = \frac{1}{R_2(C_1 + 32 \text{ pF})} \quad (V_{CO} \text{ input} = V_{SS})$ $f_{max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{min} \quad (V_{CO} \text{ input} = V_{DD})$	
Note: These equations are intended to be a design guide. Since calculated component values may be in error by as much as a factor of 4, laboratory experimentation may be required for fixed designs. Part to part frequency variation with identical passive components is typically less than ± 20%.	Where: 10K ≤ R <sub>1</sub> ≤ 1 M 10K ≤ R <sub>2</sub> ≤ 1 M 100pF ≤ C <sub>1</sub> ≤ .01 μF	



Figure 2. Design Information

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
<http://onsemi.com>  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14046B



## Typical Low-Pass Filters



Typically:

$$R_4 C_2 = \frac{6N}{f_{max}} - \frac{N}{2\pi \Delta f}$$

$$(R_3 + 3,000\Omega) C_2 = \frac{100N\Delta f}{f_{max}^2} - R_4 C_2$$

$$\Delta f = f_{max} - f_{min}$$



NOTE: Sometimes R3 is split into two series resistors each R3 ÷ 2. A capacitor C<sub>c</sub> is then placed from the midpoint to ground. The value for C<sub>c</sub> should be such that the corner frequency of this network does not significantly affect ω<sub>n</sub>. In Figure B, the ratio of R3 to R4 sets the damping, R4 ≅ (0.1)(R3) for optimum results.

## LOW-PASS FILTER

Definitions: N = Total division ratio in feedback loop  
 K<sub>φ</sub> = V<sub>DD</sub>/π for Phase Comparator 1  
 K<sub>φ</sub> = V<sub>DD</sub>/4π for Phase Comparator 2  
 $K_{VCO} = \frac{2\pi \Delta f_{VCO}}{V_{DD} - 2V}$   
 for a typical design ω<sub>n</sub> ≅  $\frac{2\pi f_r}{10}$  (at phase detector input)  
 ζ ≅ 0.707

Filter A	Filter B
$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_3 C_2}}$	$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC_2(R_3 + R_4)}}$
$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$	$\zeta = 0.5 \omega_n (R_3 C_2 + \frac{N}{K_\phi K_{VCO}})$
$F(s) = \frac{1}{R_3 C_2 S + 1}$	$F(s) = \frac{R_3 C_2 S + 1}{S(R_3 C_2 + R_4 C_2) + 1}$

## Waveforms



Note: for further information, see:

- (1) F. Gardner, "Phase-Lock Techniques", John Wiley and Son, New York, 1966.
- (2) G. S. Moschytz, "Miniature RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
- (3) Garth Nash, "Phase-Lock Loop Design Fundamentals", AN-535, Motorola Inc.
- (4) A. B. Przedpelski, "Phase-Locked Loop Design Articles", AR254, reprinted by Motorola Inc.

Figure 3. General Phase-Locked Loop Connections and Waveforms


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า <http://onsemi.com>

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14046B

## PACKAGE DIMENSIONS


### PDIP-16 P SUFFIX PLASTIC DIP PACKAGE CASE 648-08 ISSUE R



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: INCH.
  3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
  4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
  5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

### SOIC-16 DW SUFFIX PLASTIC SOIC PACKAGE CASE 751G-03 ISSUE B






- NOTES:
1. DIMENSIONS ARE IN MILLIMETERS.
  2. INTERPRET DIMENSIONS AND TOLERANCES PER ASME Y14.5M, 1994.
  3. DIMENSIONS D AND E DO NOT INCLUDE MOLD PROTRUSION.
  4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.
  5. DIMENSION B DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 TOTAL IN EXCESS OF THE B DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS	
	MIN	MAX
A	2.35	2.65
A1	0.10	0.25
B	0.35	0.49
C	0.23	0.32
D	10.15	10.45
E	7.40	7.60
e	1.27 BSC	
H	10.05	10.55
h	0.25	0.75
L	0.50	0.90
theta	0°	7°

# MC14046B

## PACKAGE DIMENSIONS

SOEIAJ-16  
 F SUFFIX  
 PLASTIC EIAJ SOIC PACKAGE  
 CASE 966-01  
 ISSUE O




- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: MILLIMETER.
  3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE.
  4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY.
  5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.46 (0.018).

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	---	2.05	---	0.081
A1	0.05	0.20	0.002	0.008
b	0.35	0.50	0.014	0.020
c	0.18	0.27	0.007	0.011
D	9.90	10.50	0.390	0.413
E	5.10	5.45	0.201	0.215
e	1.27 BSC		0.050 BSC	
HE	7.40	8.20	0.291	0.323
L	0.50	0.85	0.020	0.033
LE	1.10	1.50	0.043	0.059
M	0°	10°	0°	10°
Q1	0.70	0.90	0.028	0.035
Z	---	0.78	---	0.031

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
<http://onsemi.com>  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14046B



ON Semiconductor and  are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

#### PUBLICATION ORDERING INFORMATION

##### NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor  
P.O. Box 5163, Denver, Colorado 80217 USA  
Phone: 303-675-2175 or 800-344-3860 Toll Free USA/Canada  
Fax: 303-675-2176 or 800-344-3867 Toll Free USA/Canada  
Email: ONlit@hibbertco.com  
Fax Response Line: 303-675-2167 or 800-344-3810 Toll Free USA/Canada

N. American Technical Support: 800-282-9855 Toll Free USA/Canada

##### EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303-308-7140 (Mon-Fri 2:30pm to 7:00pm CET)  
Email: ONlit-german@hibbertco.com  
French Phone: (+1) 303-308-7141 (Mon-Fri 2:00pm to 7:00pm CET)  
Email: ONlit-french@hibbertco.com  
English Phone: (+1) 303-308-7142 (Mon-Fri 12:00pm to 5:00pm GMT)  
Email: ONlit@hibbertco.com

EUROPEAN TOLL-FREE ACCESS\*: 00-800-4422-3781

\*Available from Germany, France, Italy, UK, Ireland

##### CENTRAL/SOUTH AMERICA:

Spanish Phone: 303-308-7143 (Mon-Fri 8:00am to 5:00pm MST)  
Email: ONlit-spanish@hibbertco.com  
Toll-Free from Mexico: Dial 01-800-288-2872 for Access –  
then Dial 866-297-9322

##### ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 1-303-675-2121 (Tue-Fri 9:00am to 1:00pm, Hong Kong Time)  
Toll Free from Hong Kong & Singapore:  
001-800-4422-3781  
Email: ONlit-asia@hibbertco.com

##### JAPAN: ON Semiconductor, Japan Customer Focus Center

4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan 141-0031  
Phone: 81-3-5740-2700  
Email: r14525@onsemi.com

ON Semiconductor Website: <http://onsemi.com>

For additional information, please contact your local  
Sales Representative.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

MC14046B/D

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## DM74LS193 Synchronous 4-Bit Binary Counter with Dual Clock

### General Description

The DM74LS193 circuit is a synchronous up/down 4-bit binary counter. Synchronous operation is provided by having all flip-flops clocked simultaneously, so that the outputs change together when so instructed by the steering logic. This mode of operation eliminates the output counting spikes normally associated with asynchronous (ripple-clock) counters.

The outputs of the four master-slave flip-flops are triggered by a LOW-to-HIGH level transition of either count (clock) input. The direction of counting is determined by which count input is pulsed while the other count input is held HIGH.

The counter is fully programmable; that is, each output may be preset to either level by entering the desired data at the inputs while the load input is LOW. The output will change independently of the count pulses. This feature allows the counters to be used as modulo-N dividers by simply modifying the count length with the preset inputs.

A clear input has been provided which, when taken to a high level, forces all outputs to the low level; independent

of the count and load inputs. The clear, count, and load inputs are buffered to lower the drive requirements of clock drivers, etc., required for long words.

These counters were designed to be cascaded without the need for external circuitry. Both borrow and carry outputs are available to cascade both the up and down counting functions. The borrow output produces a pulse equal in width to the count down input when the counter underflows.

Similarly, the carry output produces a pulse equal in width to the count down input when an overflow condition exists. The counters can then be easily cascaded by feeding the borrow and carry outputs to the count down and count up inputs respectively of the succeeding counter.


### Features

- Fully independent clear input
- Synchronous operation
- Cascading circuitry provided internally
- Individual preset each flip-flop

### Ordering Code:


Order Number	Package Number	Package Description
DM74LS193M	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow Body
DM74LS193N	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

### Connection Diagram



DM74LS193


### Logic Diagram



www.fairchildsemi.com

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Timing Diagram



Note A: Clear overrides load, data, and count inputs.  
Note B: When counting up, count-down input must be HIGH; when counting down, count-up input must be HIGH.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DM74LS193

**Absolute Maximum Ratings**(Note 1)

Operating Free Air Temperature Range	-0°C to +70°C
Supply Voltage	7V
Input Voltage	7V
Storage Temperature Range	-65°C to +125°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

**Recommended Operating Conditions**

Symbol	Parameter	Min	Nom	Max	Units
V <sub>CC</sub>	Supply Voltage	4.75	5	5.25	V
V <sub>IH</sub>	HIGH Level Input Voltage	2			V
V <sub>IL</sub>	LOW Level Input Voltage				V
I <sub>OH</sub>	HIGH Level Output Current			0.8	V
I <sub>OL</sub>	LOW Level Output Current			-0.4	mA
f <sub>CLK</sub>	Clock Frequency (Note 2)	0		8	MHz
	Clock Frequency (Note 3)			25	
t <sub>w</sub>	Pulse Width of any Input (Note 4)	20			ns
t <sub>SU</sub>	Data Setup Time (Note 4)	20			ns
t <sub>H</sub>	Data Hold Time (Note 4)	0			ns
t <sub>EN</sub>	Enable Time to Clock (Note 4)	40			ns
T <sub>A</sub>	Free Air Operating Temperature	0		70	°C

Note 2: C<sub>L</sub> = 15 pF, R<sub>L</sub> = 2 kΩ, I<sub>A</sub> = 25°C and V<sub>CC</sub> = 5V.

Note 3: C<sub>L</sub> = 50 pF, R<sub>L</sub> = 2 kΩ, I<sub>A</sub> = 25°C and V<sub>CC</sub> = 5V.

Note 4: T<sub>A</sub> = 25°C and V<sub>CC</sub> = 5V.

**DC Electrical Characteristics**

Symbol	Parameter	Conditions	Min	Typ	Max	Units
V <sub>I</sub>	Input Clamp Voltage	V <sub>CC</sub> = Min, I <sub>I</sub> = -18 mA		(Note 5)		
V <sub>OH</sub>	HIGH Level Output Voltage	V <sub>CC</sub> = Min, I <sub>OH</sub> = Max	2.5	3.4	1.5	V
V <sub>OL</sub>	LOW Level Output Voltage	V <sub>IL</sub> = Max, V <sub>IH</sub> = Min	2.7	3.4		V
		V <sub>CC</sub> = Min, I <sub>OL</sub> = Max		0.25	0.4	
		V <sub>IL</sub> = Max, V <sub>IH</sub> = Min		0.35	0.5	
		I <sub>OL</sub> = 4 mA, V <sub>CC</sub> = Min		0.25	0.4	V
I <sub>I</sub>	Input Current @ Max Input Voltage	V <sub>CC</sub> = Max, V <sub>I</sub> = 7V			0.1	mA
I <sub>IH</sub>	HIGH Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 2.7V			20	μA
I <sub>IL</sub>	LOW Level Input Current	V <sub>CC</sub> = Max, V <sub>I</sub> = 0.4V			0.4	mA
I <sub>OS</sub>	Short Circuit Output Current	V <sub>CC</sub> = Max	20		100	mA
I <sub>CC</sub>	Supply Current	(Note 6)	20		100	mA
		V <sub>CC</sub> = Max (Note 7)		19	34	mA

Note 5: All typicals are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

Note 6: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 7: I<sub>CC</sub> is measured with all outputs open, CLEAR and LOAD inputs grounded, and all other inputs at 4.5V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## AC Electrical Characteristics

Symbol	Parameter	From (Input) To (Output)	$R_L = 2\text{ k}\Omega$				Units
			$C_L = 15\text{ pF}$		$C_L = 50\text{ pF}$		
			Min	Max	Min	Max	
$f_{MAX}$	Maximum Clock Frequency		25		20		MHz
$t_{PLH}$	Propagation Delay Time LOW-to-HIGH Level Output	Count Up to Carry		26		30	ns
$t_{PHL}$	Propagation Delay Time HIGH-to-LOW Level Output	Count Up to Carry		24		36	ns
$t_{PLH}$	Propagation Delay Time LOW-to-HIGH Level Output	Count Down to Borrow		24		29	ns
$t_{PHL}$	Propagation Delay Time HIGH-to-LOW Level Output	Count Down to Borrow		24		32	ns
$t_{PLH}$	Propagation Delay Time LOW-to-HIGH Level Output	Either Count to Any Q		38		45	ns
$t_{PHL}$	Propagation Delay Time HIGH-to-LOW Level Output	Either Count to Any Q		47		54	ns
$t_{PLH}$	Propagation Delay Time LOW-to-HIGH Level Output	Load to Any Q		40		41	ns
$t_{PHL}$	Propagation Delay Time HIGH-to-LOW Level Output	Load to Any Q		40		47	ns
$t_{PHL}$	Propagation Delay Time HIGH-to-LOW Level Output	Clear to Any Q		35		44	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DM74LS193


**Physical Dimensions** inches (millimeters) unless otherwise noted



16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0150" Narrow Body  
Package Number M16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) unless otherwise noted (Continued)



16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide  
Package Number N16E

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.

**LIFE SUPPORT POLICY**

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

[www.fairchildsemi.com](http://www.fairchildsemi.com)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CD4046BM/CD4046BC Micropower Phase-Locked Loop

### General Description

The CD4046B micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the signal input for a small voltage signal.

Phase comparator I, an exclusive OR gate, provides a digital error signal (phase comp. I Out) and maintains 90° phase shifts at the VCO center frequency. Between signal input and comparator input (both at 50% duty cycle), it may lock onto the signal input frequencies that are close to harmonics of the VCO center frequency.

Phase comparator II is an edge-controlled digital memory network. It provides a digital error signal (phase comp. II Out) and lock-in signal (phase pulses) to indicate a locked condition and maintains a 0° phase shift between signal input and comparator input.

The linear voltage-controlled oscillator (VCO) produces an output signal (VCO Out) whose frequency is determined by the voltage at the VCO<sub>IN</sub> input, and the capacitor and resistors connected to pin C1<sub>A</sub>, C1<sub>B</sub>, R1 and R2.

The source follower output of the VCO<sub>IN</sub> (demodulator Out) is used with an external resistor of 10 kΩ or more.

The INHIBIT input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode is provided for power supply regulation, if necessary.

### Features

- Wide supply voltage range 3.0V to 18V
- Low dynamic power consumption 70 μW (typ.) at f<sub>o</sub> = 10 kHz, V<sub>DD</sub> = 5V
- VCO frequency 1.3 MHz (typ.) at V<sub>DD</sub> = 10V
- Low frequency drift with temperature 0.05%/°C at V<sub>DD</sub> = 10V
- High VCO linearity i<sub>f</sub> = (typ.)

### Applications

- FM demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discrimination
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Tone decoding
- FSK modulation
- Motor speed control

### Block & Connection Diagrams




FIGURE 1

TL/F/5998-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

DC Supply Voltage ( $V_{DD}$ )	-0.5 to $\pm 18 V_{DD}$
Input Voltage ( $V_{IN}$ )	-0.5 to $V_{DD} \pm 0.5 V_{DD}$
Storage Temperature Range ( $T_S$ )	-65°C to +150°C
Power Dissipation ( $P_D$ )	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature ( $T_L$ ) (Soldering, 10 seconds)	250°C

### Recommended Operating Conditions (Note 2)

DC Supply Voltage ( $V_{DD}$ )	3 to 15 $V_{DD}$
Input Voltage ( $V_{IN}$ )	0 to $V_{DD} V_{DD}$
Operating Temperature Range ( $T_A$ )	
CD4046BM	-55°C to $\pm 125^\circ\text{C}$
CD4046BC	-40°C to $\pm 85^\circ\text{C}$

### DC Electrical Characteristics CD4046BM (Note 2)

Symbol	Parameter	Conditions	-55°C		-25°C			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
$I_{DD}$	Quiescent Device Current	Pin 5 - $V_{DD}$ , Pin 14 - $V_{DD}$ , Pin 3, 9 - $V_{SS}$ $V_{DD} - 5V$ $V_{DD} - 10V$ $V_{DD} - 15V$		5	0.005	5		150	$\mu\text{A}$	
				10	0.01	10		300	$\mu\text{A}$	
				20	0.015	20		600	$\mu\text{A}$	
$I_{DD}$	Quiescent Device Current	Pin 5 - $V_{DD}$ , Pin 14 - $V_{DD}$ , Pin 3, 2 - $V_{SS}$ $V_{DD} - 5V$ $V_{DD} - 10V$ $V_{DD} - 15V$		45	5	35		185	$\mu\text{A}$	
				450	20	350		350	$\mu\text{A}$	
				1200	50	900		1500	$\mu\text{A}$	
$V_{OL}$	Low Level Output Voltage	$V_{DD} - 5V$ $V_{DD} - 10V$ $V_{DD} - 15V$		0.05	0	0.05		0.05	V	
				0.05	0	0.05		0.05	V	
				0.05	0	0.05		0.05	V	
$V_{OH}$	High Level Output Voltage	$V_{DD} - 5V$ $V_{DD} - 10V$ $V_{DD} - 15V$		4.95	5	4.95		4.95	V	
				9.95	10	9.95		9.95	V	
				14.95	15	14.95		14.95	V	
$V_{IL}$	Low Level Input Voltage Comparator and Signal In	$V_{DD} - 5V, V_O - 0.5V$ or $4.5V$ $V_{DD} - 10V, V_O - 1V$ or $9V$ $V_{DD} - 15V, V_O - 1.5V$ or $13.5V$		1.5	2.25	1.5		1.5	V	
				3.0	4.5	3.0		3.0	V	
				4.0	6.25	4.0		4.0	V	
$V_{IH}$	High Level Input Voltage Comparator and Signal In	$V_{DD} - 5V, V_O - 0.5V$ or $4.5V$ $V_{DD} - 10V, V_O - 1V$ or $9V$ $V_{DD} - 15V, V_O - 1.5V$ or $13.5V$		3.5	3.5	2.75		3.5	V	
				7.0	7.0	5.5		7.0	V	
				11.0	11.0	8.25		11.0	V	
$I_{OL}$	Low Level Output Current (Note 4)	$V_{DD} - 5V, V_O - 0.4V$ $V_{DD} - 10V, V_O - 0.5V$ $V_{DD} - 15V, V_O - 1.5V$		0.54	0.51	0.88		0.36	mA	
				1.6	1.3	2.25		0.9	mA	
				4.2	3.4	8.8		2.4	mA	
$I_{OH}$	High Level Output Current (Note 4)	$V_{DD} - 5V, V_O - 4.5V$ $V_{DD} - 10V, V_O - 9.5V$ $V_{DD} - 15V, V_O - 13.5V$		-0.54	-0.51	-0.88		-0.36	mA	
				-1.6	-1.3	-2.25		-0.9	mA	
				-4.2	-3.4	-8.8		-2.4	mA	
$I_{IN}$	Input Current	All Inputs Except Signal Input $V_{DD} - 14V, V_{IN} - 0V$ $V_{DD} - 15V, V_{IN} - 15V$		-0.1	-10 <sup>-5</sup>	-0.1		-1.0	$\mu\text{A}$	
				0.1	10 <sup>-5</sup>	0.1		1.0	$\mu\text{A}$	
								7.5	pF	
$C_{IN}$	Input Capacitance	Any Input (Note 3)								
$P_T$	Total Power Dissipation	$f_o - 10 \text{ kHz}, R_1 - 1 \text{ M}\Omega$ $R_2 - \infty, V_{CO_{IN}} - V_{DD}/2$ $V_{DD} - 5V$ $V_{DD} - 10V$ $V_{DD} - 15V$				0.07			mW	
						0.6			mW	
						2.4			mW	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### DC Electrical Characteristics CD4046BC (Note 2)

Symbol	Parameter	Conditions	-40°C		±25°C			±85°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I <sub>DD</sub>	Quiescent Device Current	Pin 5 - V <sub>DD</sub> , Pin 14 - V <sub>DD</sub> , Pin 3, 9 - V <sub>SS</sub>		20		0.005	20		150	μA
		V <sub>DD</sub> - 5V		40		0.01	40		300	μA
		V <sub>DD</sub> - 10V		90		0.015	90		600	μA
		V <sub>DD</sub> - 15V								
		Pin 5 - V <sub>DD</sub> , Pin 14 - Ocen, Pin 3, 9 - V <sub>SS</sub>		70		5	55		205	μA
		V <sub>DD</sub> - 5V		530		20	410		710	μA
		V <sub>DD</sub> - 10V		1500		50	1200		1800	μA
		V <sub>DD</sub> - 15V								
V <sub>OL</sub>	Low Level Output Voltage	V <sub>DD</sub> - 5V		0.05		0	0.05		0.05	V
		V <sub>DD</sub> - 10V		0.05		0	0.05		0.05	V
		V <sub>DD</sub> - 15V		0.05		0	0.05		0.05	V
V <sub>OH</sub>	High Level Output Voltage	V <sub>DD</sub> - 5V	4.95		4.95	5		4.95		V
		V <sub>DD</sub> - 10V	9.95		9.95	10		9.95		V
		V <sub>DD</sub> - 15V	14.95		14.95	15		14.95		V
V <sub>IL</sub>	Low Level Input Voltage Comparator and Signal In	V <sub>DD</sub> - 5V, V <sub>O</sub> - 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
		V <sub>DD</sub> - 10V, V <sub>O</sub> - 1V or 9V		3.0		4.5	3.0		3.0	V
		V <sub>DD</sub> - 15V, V <sub>O</sub> - 1.5V or 13.5V		4.0		6.25	4.0		4.0	V
V <sub>IH</sub>	High Level Input Voltage Comparator and Signal In	V <sub>DD</sub> - 5V, V <sub>O</sub> - 0.5V or 4.5V	3.5		3.5	2.75		3.5		V
		V <sub>DD</sub> - 10V, V <sub>O</sub> - 1V or 9V	7.0		7.0	5.5		7.0		V
		V <sub>DD</sub> - 15V, V <sub>O</sub> - 1.5V or 13.5V	11.0		11.0	8.25		11.0		V
I <sub>OL</sub>	Low Level Output Current: (Note 4)	V <sub>DD</sub> - 5V, V <sub>O</sub> - 0.4V	0.52		0.44	0.99		0.36		mA
		V <sub>DD</sub> - 10V, V <sub>O</sub> - 0.5V	1.3		1.1	2.25		0.9		mA
		V <sub>DD</sub> - 15V, V <sub>O</sub> - 1.5V	3.6		3.0	9.9		2.4		mA
I <sub>OH</sub>	High Level Output Current: (Note 4)	V <sub>DD</sub> - 5V, V <sub>O</sub> - 4.6V	-0.52		-0.44	-0.88		-0.36		mA
		V <sub>DD</sub> - 10V, V <sub>O</sub> - 9.5V	-1.3		-1.1	-2.25		-0.9		mA
		V <sub>DD</sub> - 15V, V <sub>O</sub> - 13.5V	-3.6		-3.0	-8.8		-2.4		mA
I <sub>IN</sub>	Input Current	All Inputs Except Signal Input								
		V <sub>DD</sub> - 15V, V <sub>IN</sub> - 0V		-0.3		-10 <sup>-5</sup>	-0.3		-1.0	μA
		V <sub>DD</sub> - 15V, V <sub>IN</sub> - 15V		0.3		10 <sup>-5</sup>	0.3		1.0	μA
		Any Input (Note 3)					7.5			pF
P <sub>T</sub>	Total Power Dissipation	f <sub>o</sub> - 10 kHz, R1 - 1 MΩ, R2 - ∞, V <sub>COIN</sub> - V <sub>DD</sub> /2				0.07				mW
		V <sub>DD</sub> - 5V				0.6				mW
		V <sub>DD</sub> - 10V				2.4				mW
		V <sub>DD</sub> - 15V								

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the device should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: V<sub>SS</sub> - 0V unless otherwise specified.

Note 3: Capacitance is guaranteed by periodic testing.

Note 4: I<sub>OL</sub> and I<sub>OH</sub> are tested one output at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics* CD4046BM/CD4046BC T <sub>A</sub> = 25°C, C <sub>L</sub> = 50 pF						
Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>VCO SECTION</b>						
I <sub>DD</sub>	Operating Current	f <sub>o</sub> = 10 kHz, R1 = 1 MΩ, R2 = ∞, VCO <sub>IN</sub> = V <sub>DD</sub> /2 V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		20 90 200		μA μA μA
f <sub>MAX</sub>	Maximum Operating Frequency	C1 = 50 pF, R1 = 10 kΩ, R2 = ∞, VCO <sub>IN</sub> = V <sub>DD</sub> V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	0.4 0.6 1.0	0.8 1.2 1.5		MHz MHz MHz
	Linearity	VCO <sub>IN</sub> = 2.5V ± 0.3V, R1 > 10 kΩ, V <sub>DD</sub> = 5V VCO <sub>IN</sub> = 5V ± 2.5V, R1 > 400 kΩ, V <sub>DD</sub> = 10V VCO <sub>IN</sub> = 7.5V ± 5V, R1 > 1 MΩ, V <sub>DD</sub> = 15V		1 1 1		% % %
	Temperature-Frequency Stability No Frequency Offset, f <sub>MIN</sub> = 0	%/°C = 1/f, V <sub>DD</sub> R2 = ∞ V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		0.12-0.24 0.04-0.08 0.015-0.03		%/°C %/°C %/°C
	Frequency Offset, f <sub>MIN</sub> ≠ 0	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		0.06-0.12 0.05-0.1 0.03-0.05		%/°C %/°C %/°C
VCO <sub>IN</sub>	Input Resistance	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		10 <sup>9</sup> 10 <sup>8</sup> 10 <sup>6</sup>		MΩ MΩ MΩ
VCO	Output Duty Cycle	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		50 50 50		% % %
t <sub>THL</sub>	VCO Output Transition Time	V <sub>DD</sub> = 5V		90	200	ns
t <sub>THL</sub>		V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V		50 45	100 80	ns ns
*AC Parameters are guaranteed by DC correlated testing						

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**AC Electrical Characteristics\*** CD4046BM/CD4046BC  $T_A = 25^\circ\text{C}$ ,  $C_L = 50\text{ pF}$  (Continued)

Symbol	Parameter	Conditions	Min	Typ	Max	Units	
<b>PHASE COMPARATORS SECTION</b>							
$R_{IN}$	Input Resistance Signal Input	$V_{DD} = 5\text{V}$	1	3		$M\Omega$	
		$V_{DD} = 10\text{V}$	0.2	0.7		$M\Omega$	
		$V_{DD} = 15\text{V}$	0.1	0.3		$M\Omega$	
	Comparator Input	$V_{DD} = 5\text{V}$			$10^5$		$M\Omega$
		$V_{DD} = 10\text{V}$			$10^5$		$M\Omega$
		$V_{DD} = 15\text{V}$			$10^5$		$M\Omega$
AC-Coupled Signal Input Voltage Sensitivity	$C_{SERIES} = 1000\text{ pF}$ $f = 50\text{ kHz}$	$V_{DD} = 5\text{V}$		200	400	mV	
		$V_{DD} = 10\text{V}$		400	800	mV	
		$V_{DD} = 15\text{V}$		700	1400	mV	
<b>DEMODULATOR OUTPUT</b>							
$V_{COIN} - V_{DEM}$	Offset Voltage	$R_S > 10\text{ k}\Omega$ , $V_{DD} = 5\text{V}$		1.50	2.2	V	
		$R_S \approx 10\text{ k}\Omega$ , $V_{DD} = 10\text{V}$		1.50	2.2	V	
		$R_S \approx 50\text{ k}\Omega$ , $V_{DD} = 15\text{V}$		1.50	2.2	V	
Linearity	$R_S \approx 50\text{ k}\Omega$	$V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$ , $V_{DD} = 5\text{V}$		0.1		%	
		$V_{COIN} = 5\text{V} \pm 2.5\text{V}$ , $V_{DD} = 10\text{V}$		0.5		%	
		$V_{COIN} = 7.5\text{V} \pm 5\text{V}$ , $V_{DD} = 15\text{V}$		0.8		%	
<b>ZENER DIODE</b>							
$V_Z$	Zener Diode Voltage	$I_Z = 50\text{ }\mu\text{A}$	6.3	7.0	7.7	V	
$R_Z$	Zener Dynamic Resistance	$I_Z = 1\text{ mA}$		100		$\Omega$	

\*AC Parameters are guaranteed by DC correlated testing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Phase Comparator State Diagrams




FIGURE 2

## Typical Waveforms




FIGURE 3. Typical Waveform Employing Phase Comparator I in Locked Condition




FIGURE 4. Typical Waveform Employing Phase Comparator II in Locked Condition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics




FIGURE 5a




FIGURE 5b

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, P<sub>D</sub> (Total) = P<sub>D</sub> (V<sub>CC</sub>) + P<sub>D</sub> (I<sub>MIN</sub>) + P<sub>D</sub> (F<sub>SR</sub>; Phase Comparator II, P<sub>D</sub> (Total) = P<sub>D</sub> (I<sub>MIN</sub>)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 5c




FIGURE 6a

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I,  $P_D$  (Total) =  $P_D$  (V<sub>CO</sub>) +  $P_D$  (V<sub>CO</sub>) +  $P_D$  (V<sub>SS</sub>); Phase Comparator II,  $P_D$  (Total) =  $P_D$  (V<sub>CO</sub>)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 6b

TU/F/5968-16




FIGURE 6c

TU/F/5968-17

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I,  $P_D(\text{Total}) = P_D(f_c) + P_D(f_{MIN}) + P_D(R_2)$ ; Phase Comparator II,  $P_D(\text{Total}) = P_D(f_{MIN})$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 7. Typical VCO Linearity vs R1 and C1







Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I.  $P_D(\text{Total}) = P_D(f_0) + P_D(\text{fund}) + P_D(\text{FS})$ ; Phase Comparator II.  $P_D(\text{Total}) = P_D(\text{fund})$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Design Information

This information is a guide for approximating the value of external components for the CD4046B in a phase-locked-loop system. The selected external components must be within the following ranges: R1, R2 > 10 kΩ, R<sub>S</sub> > 10 kΩ, C1 > 50 pF.

In addition to the given design information, refer to *Figure 5* for R1, R2 and C1 component selections.

Characteristics	Using Phase Comparator I		Using Phase Comparator II	
	VCO Without Offset R2 = ∞	VCO With Offset	VCO Without Offset R2 = ∞	VCO With Offset
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f <sub>0</sub>		VCO in PLL system will adjust to lowest operating frequency, f <sub>min</sub>	
Frequency Lock Range, 2f <sub>L</sub>	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{\text{max}} - f_{\text{min}}$			
Frequency Capture Range, 2f <sub>C</sub>	 $2f_C \approx \frac{1}{\pi} \sqrt{\frac{2}{\pi} \frac{1}{R1 C1}}$			
Loop Filter Component Selection	 For 2f <sub>C</sub> see Ref.			
Phase Angle Between Single and Comparator	90° at center frequency (f <sub>0</sub> ), approximating 0° and 180° at ends of lock range (2f <sub>L</sub> )		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	Given: f <sub>0</sub> Use f <sub>0</sub> with <i>Figure 5a</i> to determine R1 and C1.	Given: f <sub>0</sub> and f <sub>L</sub> Calculate f <sub>min</sub> from the equation $f_{\text{min}} = f_0 - f_L$ Use f <sub>min</sub> with <i>Figure 5b</i> to determine R2 and C1. Calculate $\frac{f_{\text{max}}}{f_{\text{min}}}$ from the equation $\frac{f_{\text{max}}}{f_{\text{min}}} = \frac{f_0 + f_L}{f_0 - f_L}$ Use $\frac{f_{\text{max}}}{f_{\text{min}}}$ with <i>Figure 5c</i> to determine ratio R2/R1 to obtain R1.	Given: f <sub>max</sub> Calculate f <sub>0</sub> from the equation $f_0 = \frac{f_{\text{max}}}{2}$ Use f <sub>0</sub> with <i>Figure 5a</i> to determine R1 and C1.	Given: f <sub>min</sub> and f <sub>max</sub> Use f <sub>min</sub> with <i>Figure 5b</i> to determine R2 and C1. Calculate $\frac{f_{\text{max}}}{f_{\text{min}}}$ Use $\frac{f_{\text{max}}}{f_{\text{min}}}$ with <i>Figure 5c</i> to determine ratio R2/R1 to obtain R1.
<b>References</b>	G.S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", <i>BSTJ</i> , May, 1965. Floyd Gardner, "Phase-Lock Techniques", John Wiley & Sons, 1966.			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MC1496, B**

**BALANCED MODULATORS/DEMODULATORS**


**SEMICONDUCTOR TECHNICAL DATA**

**Balanced Modulators/Demodulators**

These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.


- Excellent Carrier Suppression -65 dB typ @ 0.5 MHz  
-50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection -85 dB typical

This device contains 8 active transistors.




**D SUFFIX**  
PLASTIC PACKAGE  
CASE 751A  
(SO-14)


**P SUFFIX**  
PLASTIC PACKAGE  
CASE 646



**Figure 1. Suppressed Carrier Output Waveform**




**Figure 2. Suppressed Carrier Spectrum**



**Figure 3. Amplitude Modulation Output Waveform**


**PIN CONNECTIONS**



**ORDERING INFORMATION**

Device	Operating Temperature Range	Package
MC1496D	T <sub>A</sub> = 0°C to +70°C	SO-14
MC1496P		Plastic DIP
MC1496BP	T <sub>A</sub> = -40°C to +125°C	Plastic DIP

**Figure 4. Amplitude-Modulation Spectrum**



# MC1496, B

**MAXIMUM RATINGS** ( $T_A = 25^\circ\text{C}$ , unless otherwise noted.)

Rating	Symbol	Value	Unit
Applied Voltage (V6 - V8, V10 - V1, V12 - V8, V12 - V10, V6 - V4, V8 - V1, V10 - V4, V6 - V10, V2 - V5, V3 - V5)	$\Delta V$	30	V <sub>dc</sub>
Differential Input Signal	V8 - V10 V4 - V1	+5.0 $\pm(5+15R_e)$	V <sub>dc</sub>
Maximum Bias Current	$I_S$	10	mA
Thermal Resistance, Junction-to-Air Plastic Dual In-Line Package	$R_{\theta JA}$	100	$^\circ\text{C}/\text{W}$
Operating Temperature Range	$T_A$	0 to +70	$^\circ\text{C}$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^\circ\text{C}$

NOTE: ESD data available upon request.

**ELECTRICAL CHARACTERISTICS** ( $V_{CC} = 12\text{ Vdc}$ ,  $V_{EE} = -8.0\text{ Vdc}$ ,  $I_S = 1.0\text{ mAdc}$ ,  $R_L = 3.9\text{ k}\Omega$ ,  $R_e = 1.0\text{ k}\Omega$ ,  $T_A = T_{low}$  to  $T_{high}$ , all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	Min	Typ	Max	Unit
Carrier Feedthrough $V_C = 60\text{ mVrms}$ sine wave and offset adjusted to zero $V_C = 300\text{ mVpp}$ square wave: offset adjusted to zero offset not adjusted	5	1	$V_{CFT}$	-	40 140	-	$\mu\text{Vrms}$  mVrms
Carrier Suppression $f_S = 10\text{ kHz}$ , 300 mVrms $f_C = 500\text{ kHz}$ , 60 mVrms sine wave $f_C = 10\text{ MHz}$ , 60 mVrms sine wave	5	2	$V_{CS}$	40	65 50	-	dB  k
Transmittance Bandwidth (Magnitude) ( $R_L = 50\ \Omega$ ) Carrier Input Port, $V_C = 60\text{ mVrms}$ sine wave $f_S = 1.0\text{ kHz}$ , 300 mVrms sine wave Signal Input Port, $V_S = 300\text{ mVrms}$ sine wave $ V_{CI}  = 0.5\text{ Vdc}$	8	8	$BW_{3dB}$	-	300 80	-	MHz
Signal Gain ( $V_S = 100\text{ mVrms}$ , $f = 1.0\text{ kHz}$ ; $ V_{CI}  = 0.5\text{ Vdc}$ )	10	3	$A_{VS}$	2.5	3.5	-	V/V
Single-Ended Input Impedance, Signal Port, $f = 5.0\text{ MHz}$ Parallel Input Resistance Parallel Input Capacitance	6	-	$r_{ip}$ $C_{ip}$	-	200 2.0	-	k $\Omega$ pF
Single-Ended Output Impedance, $f = 10\text{ MHz}$ Parallel Output Resistance Parallel Output Capacitance	6	-	$r_{op}$ $C_{oo}$	-	40 5.0	-	k $\Omega$ pF
Input Bias Current $I_{bS} = \frac{I_1 + I_4}{2}$ ; $I_{bC} = \frac{I_8 + I_{10}}{2}$	7	-	$I_{bS}$ $I_{bC}$	-	12 12	30 30	$\mu\text{A}$
Input Offset Current $I_{ioS} = I_1 - I_4$ ; $I_{ioC} = I_8 - I_{10}$	7	-	$I_{ioS}$ $I_{ioC}$	-	0.7 0.7	7.0 7.0	$\mu\text{A}$
Average Temperature Coefficient of Input Offset Current ( $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$ )	7	-	$ TC_{Iio} $	-	2.0	-	nA/ $^\circ\text{C}$
Output Offset Current (I6-I9)	7	-	$I_{oo}$	-	14	80	$\mu\text{A}$
Average Temperature Coefficient of Output Offset Current ( $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$ )	7	-	$ TC_{Ioo} $	-	90	-	nA/ $^\circ\text{C}$
Common-Mode Input Swing, Signal Port, $f_S = 1.0\text{ kHz}$	9	4	CMV	-	5.0	-	V <sub>pp</sub>
Common-Mode Gain, Signal Port, $f_S = 1.0\text{ kHz}$ , $V_C = 0.5\text{ Vdc}$	9	-	ACM	-	-65	-	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	-	$V_{out}$	-	8.0	-	V <sub>pp</sub>
Differential Output Voltage Swing Capability	10	-	$V_{out}$	-	8.0	-	V <sub>pp</sub>
Power Supply Current I6 + I12 I14	7	6	$I_{CC}$ $I_{EE}$	-	2.0 3.0	4.0 5.0	mAdc
DC Power Dissipation	7	5	$P_D$	-	33	-	mW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับหรือการใช้งานเพื่อการศึกษเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต  
MOTOROLA ANALOG IC DEVICE DATA

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC1496, B

## GENERAL OPERATING INFORMATION

### Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R1 of Figure 5).

### Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1496 has been characterized with a 60 mVrms sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level,  $V_S$ . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair - or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

### Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_o}{V_s} = \frac{R_L}{R_e + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5(\text{mA})}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ( $V_C = 0.5 \text{ Vdc}$ ). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by  $R_E$  and the bias current  $I_5$ .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10,  $V_S$  corresponds to a maximum value of 1.0 V peak.

### Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper

switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

### Power Dissipation

Power dissipation,  $P_D$ , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming  $V_{12} = V_6$ ,  $I_5 = I_6 = I_{12}$  and ignoring base current,  $P_D = 2 I_5 (V_6 - V_{14}) + I_5 (V_5 - V_{14})$  where subscripts refer to pin numbers.

### Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

#### A. Operating Current

The internal bias currents are set by the conditions at Pin 5.

Assume:

$$I_5 = I_6 = I_{12}, \\ I_B \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between Pin 5 and ground}$$

$$\phi = 0.75 \text{ at } T_A = +25^\circ\text{C}$$

The MC1496 has been characterized for the condition  $I_5 = 1.0 \text{ mA}$  and is the generally recommended value.

#### B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V_+ - I_5 R_L$$

### Biasing

The MC1496 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2.0 V collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table:

$$30 \text{ Vcc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc} \\ 30 \text{ Vcc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc} \\ 30 \text{ Vcc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into Pins 1, 4, 8 and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

### Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \quad \left| V_o = 0 \right.$$

Signal transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \quad \left| V_C = 0.5 \text{ Vdc}, V_o = 0 \right.$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยประการใด

# MC1496, B

## Coupling and Bypass Capacitors

Capacitors C1 and C2 (Figure 5) should be selected for a reactance of less than  $5.0 \Omega$  at the carrier frequency.

## Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

## Negative Supply

VEE should be dc only. The insertion of an RF choke in series with VEE can enhance the stability of the internal current sources.

## Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a  $1.0 \text{ k}\Omega$  resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

## TEST CIRCUITS

Figure 5. Carrier Rejection and Suppression





Figure 6. Input-Output Impedance



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

Figure 7. Bias and Offset Currents





Figure 8. Transconductance Bandwidth



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต

MOTOROLA ANALOG IC DEVICE DATA

4 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC1496, B

Figure 9. Common Mode Gain





Figure 10. Signal Gain and Output Swing



## TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5.  $f_C = 500$  kHz (sine wave).  $V_C = 60$  mVrms.  $f_S = 1.0$  kHz.  $V_S = 300$  mVrms.  $T_A = 25^\circ\text{C}$ , unless otherwise noted.

Figure 11. Sideband Output versus Carrier Levels




Figure 12. Signal-Port Parallel-Equivalent Input Resistance versus Frequency




Figure 13. Signal-Port Parallel-Equivalent Input Capacitance versus Frequency





Figure 14. Single-Ended Output Impedance versus Frequency



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MC1496, B

## TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5.  $f_C = 500$  kHz (sine wave),  $V_C = 60$  mVrms,  $f_S = 1.0$  kHz,  $V_S = 300$  mVrms,  $T_A = 25^\circ\text{C}$ , unless otherwise noted.

Figure 15. Sideband and Signal Port Transadmittances versus Frequency




Figure 16. Carrier Suppression versus Temperature




Figure 17. Signal-Port Frequency Response




Figure 18. Carrier Suppression versus Frequency




Figure 19. Carrier Feedthrough versus Frequency





Figure 20. Sideband Harmonic Suppression versus Input Signal Level



# MC1496, B

Figure 21. Suppression of Carrier Harmonic Sidebands versus Carrier Frequency





Figure 22. Carrier Suppression versus Carrier Input Level



## OPERATIONS INFORMATION

The MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

### Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components

and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (15) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of  $R_E$  for a given input voltage amplitude.

Figure 23. Circuit Schematic





Figure 24. Typical Modulator Circuit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# MC1496, B

Figure 25. Voltage Gain and Output Frequencies

Carrier Input Signal (V <sub>C</sub> )	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f <sub>M</sub>
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f <sub>M</sub>
Low-level ac	$\frac{R_L V_C(\text{rms})}{2\sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	f <sub>C</sub> ± f <sub>M</sub>
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	f <sub>C</sub> ± f <sub>M</sub> , 3f <sub>C</sub> ± f <sub>M</sub> , 5f <sub>C</sub> ± f <sub>M</sub> , ...

- NOTES: 1. Low-level Modulating Signal, V<sub>M</sub>, assumed in all cases. V<sub>C</sub> is Carrier Input Voltage.  
 2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, f<sub>C</sub> + f<sub>M</sub> and f<sub>C</sub> - f<sub>M</sub>.  
 3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.  
 4. R<sub>L</sub> = Load resistance.  
 5. R<sub>E</sub> = Emitter resistance between Pins 2 and 3.  
 6. r<sub>e</sub> = Transistor dynamic emitter resistance, at 25°C:  

$$r_e = \frac{26 \text{ mV}}{I_E (\text{mA})}$$
  
 7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.  

$$\frac{KT}{q} = 26 \text{ mV at room temperature}$$

The gain from the modulating signal input port to the output is the MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Figure 25, along with the frequency components contained in the output signal.

## APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single 12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

### AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

### Product Detector

The MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9.0 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate-frequencies down to 50 kHz the 0.1 μF capacitors on Pins 8 and 10 should be increased to 1.0 μF. Also, the output filter at Pin 12 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1496, the emitter resistance between Pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential

## MC1496, B

amplifier. If the carrier signal is modulated, a 300 mVrms input level is recommended.

### Doubly Balanced Mixer

The MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mVrms.

Figure 30 shows a mixer with a broadband input and a tuned output.

### Frequency Doubler

The MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

### Phase Detection and FM Detection

The MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1496 will then provide an output which is a function of the input signal frequency.

## TYPICAL APPLICATIONS

Figure 26. Balanced Modulator (12 Vdc Single Supply)




Figure 27. Balanced Modulator-Demodulator




Figure 28. AM Modulator Circuit





Figure 29. Product Detector (12 Vdc Single Supply)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า



## DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

### General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V<sub>OC</sub> with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than  $\pm 1$  LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than  $\pm 0.1\%$  over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold on V<sub>LD</sub> grounded. Changing the V<sub>LD</sub> potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full  $\pm 4.5$ V to  $\pm 18$ V power supply range; power dissipation is only 33 mW with  $\pm 5$ V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC08E, DAC08A, DAC08C, DAC08E and DAC08F, respectively.

### Features

- Fast settling output current 100 ns
- Full scale error  $\pm 1$  LSB
- Nonlinearity over temperature  $\pm 0.1\%$
- Full scale current drift  $\pm 10$  ppm/°C
- High output compliance -10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range  $\pm 4.5$ V to  $\pm 18$ V
- Low power consumption 33 mW at  $\pm 5$ V
- Low cost

### Typical Applications




FIGURE 1.  $\pm 20$  V<sub>p-p</sub> Output Digital-to-Analog Converter (Note 4)

### Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A)*		N Package (N16A)*		SO Package (W16A)
$\pm 0.1\%$ FS	0°C - T <sub>A</sub> +70°C	DAC0802LCJ	DAC08HQ	DAC0802LCN	DAC08HF	DAC0802LCM
$\pm 0.19\%$ FS	-55°C - T <sub>A</sub> +125°C	DAC0800LJ	DAC08Q			
$\pm 0.19\%$ FS	0°C - T <sub>A</sub> -70°C	DAC0800LCJ	DAC08EQ	DAC0800LCN	DAC08EF	DAC0800LCM
$\pm 0.29\%$ FS	0°C - T <sub>A</sub> +70°C			DAC0801LCN	DAC08CF	DAC0801LCM

\*Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ( $V^+ - V^-$ )	$\pm 18V$ or $36V$
Power Dissipation (Note 2)	500 mW
Reference Input Differential Voltage ( $V_{14}$ to $V_{15}$ )	$V^-$ to $V^+$
Reference Input Common-Mode Range ( $V_{14}$ , $V_{15}$ )	$V^-$ to $V^+$
Reference Input Current	5 mA
Logic Inputs	$V^-$ to $V^+$ plus $36V$
Analog Current Outputs ( $V_S = -15V$ )	4.25 mA
ESD Susceptibility (Note 3)	TBD V
Storage Temperature	$-55^\circ C$ to $+150^\circ C$

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

### Operating Conditions (Note 1)

Temperature ( $T_A$ )	Min	Max	Units
DAC080CL	-55	+125	°C
DAC080CLC	0	+70	°C
DAC0801LC	0	+70	°C
DAC0802LC	0	+70	°C

**Electrical Characteristics** The following specifications apply for  $V_S = \pm 15V$ ,  $I_{REF} = 2 mA$  and  $T_{MIN} = T_A = T_{MAX}$  unless otherwise specified. Output characteristics refer to both  $I_{OUT}$  and  $I_{OUT}^-$ .

Symbol	Parameter	Conditions	DAC0802LC			DAC080CL/ DAC080CLC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
	Resolution		8	8	8	8	8	8	8	8	8	Bits
	Monotonicity		8	8	8	8	8	8	8	8	8	Bits
	Nonlinearity			$\pm 0.1$			$\pm 0.19$			$\pm 0.33$		%FS
$t_s$	Settling Time	$T_0 = 1/2$ LSB, A Bits Switched "ON" or "OFF", $T_A = 25^\circ C$		100	135		100	135		100	150	ns
							100	150				ns
							100	150				ns
IPLH, IPHL	Propagation Delay Each Bit All Bits Switched	$T_A = 25^\circ C$		35	50		35	50		35	50	ns
				35	50		35	50		35	50	ns
$t_{Clas}$	Full Scale Tempo			$\pm 10$	$\pm 50$		$\pm 10$	$\pm 50$		$\pm 10$	$\pm 50$	ppm/°C
$V_{OC}$	Output Voltage Compliance	Full Scale Current Change $\leq 1/2$ LSB, $R_{OUT} = 20 M\Omega$ Typ	10%	1%	1%	10%	1%	1%	10%	1%	1%	V
$I_{FS4}$	Full Scale Current	$V_{REF} = 10.000V$ , $R_{14} = 5.000 k\Omega$ , $R_{15} = 5.000 k\Omega$ , $T_A = 25^\circ C$	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
$I_{FS5}$	Full Scale Symmetry	$I_{FS4} = I_{FS2}$		$\pm 0.5$	$\pm 4.0$		$\pm 1$	$\pm 5.0$		$\pm 2$	$\pm 15$	$\mu A$
$I_{Z5}$	Zero Scale Current			0.1	1.0		0.2	2.0		0.2	4.0	$\mu A$
$I_{FS2}$	Output Current Range	$V^- = -5V$ $V^- = -8V$ to $-15V$	0	2.0	4.2	0	2.0	4.2	0	2.0	4.2	mA
$V_{IL}$ , $V_{IH}$	Logic Input Levels Logic "0" Logic "1"	$V_{IS} = 0V$	2.0		0.8	2.5		0.8	2.0		0.8	V
$I_{IL}$ , $I_{IH}$	Logic Input Current Logic "0" Logic "1"	$V_{IS} = 0V$ , $V_{IN} = 0.5V$ , $2V$ , $V_{IN} = -15V$		2.0	10		2.0	10		2.0	10	$\mu A$
				0.002	10		0.002	10		0.002	10	$\mu A$
$V_{IS}$	Logic Input Swing	$V^- = -15V$	10		18	10		18	10		18	V
$V_{T-R}$	Logic Threshold Range	$V_S = \pm 15V$	10		13.5	10		13.5	10		13.5	V
$I_{RS}$	Reference Bias Current			1.0	3.0		1.0	3.0		1.0	3.0	$\mu A$
$dI/dt$	Reference Input Slew Rate (Figure 12)		4.0	8.0		4.0	8.0		4.0	8.0		mA/ $\mu s$
$PSSI_{FS}$	Power Supply Sensitivity	$\pm 0.5V$ to $\pm 15V$		0.0001	0.01		0.0001	0.01		0.0001	0.01	%/°C
$PSSI_{FS}$		$\pm 0.5V$ to $\pm 15V$ , $I_{REF} = 1 mA$		0.0001	0.01		0.0001	0.01		0.0001	0.01	%/°C
$I^+$ , $I^-$	Power Supply Current	$V_S = \pm 5V$ , $I_{REF} = 1 mA$	2.5	3.8	4.3	3.8	5.8	2.5	3.8	4.3	5.8	mA
$I^+$ , $I^-$		$V_S = 5V$ , $-15V$ , $I_{REF} = 2 mA$	2.4	3.8	5.4	3.8	7.5	2.4	3.8	5.4	7.5	mA
$I^+$ , $I^-$		$V_S = \pm 15V$ , $I_{REF} = 2 mA$	2.5	3.8	5.5	3.8	7.5	2.5	3.8	5.5	7.5	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics (Continued)

The following specifications apply for  $V_S = \pm 15V$ ,  $I_{REF} = 2\text{ mA}$  and  $T_{MIN} \leq T_A \leq T_{MAX}$  unless otherwise specified. Output characteristics refer to both  $I_{OUT}$  and  $I_{OUT}$ .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
$P_D$	Power Dissipation	$\pm 5V$ , $I_{REF} = 1\text{ mA}$		33	48		33	48		33	48	mW
		$5V$ , $15V$ , $I_{REF} = 2\text{ mA}$		108	135		108	135		108	135	mW
		$\pm 5V$ , $I_{REF} = 2\text{ mA}$		135	174		135	174		135	174	mW


**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

**Note 2:** The maximum junction temperature of the DAC0800, DAC0801 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line package must be derated based on a thermal resistance of 160°C/W (junction-to-ambient), 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.

**Note 3:** Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.


**Note 4:** Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

## Connection Diagrams



See Ordering Information





## Block Diagram (Note 4)








TLS5526-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics






Note: Positive common-mode ranges always ( $V = -5V$ ).




Note: 21-28 have identical transfer characteristics. Bits are fully switched with less than 1/3 LSB error at less than  $\pm 100$  mV from actual threshold. These switching points are guaranteed to be between 0.6 and 2V over the operating temperature range ( $V_{CC} = 5V$ ).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics (Continued)



## Equivalent Circuit



## Typical Applications (Continued)




FIGURE 3. Basic Positive Reference Operation (Note 4)




FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 4)

FIGURE 2

$I_{ES} = -\frac{V_{REF}}{R_{REF}} \times \frac{255}{256}$   
 $I_{O} = I_{ES} \times 2.5$   
 logic states  
 For fixed reference TTL operation  
 typical values are  
 $V_{REF} = 10.000V$   
 $R_{REF} = 5.000k$   
 $R_{15} = R_{REF}$   
 $C_C = 0.01 \mu F$   
 $V_{IC} = 0V$  (Ground)





FIGURE 5. Basic Negative Reference Operation (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




	B1	B2	B3	B4	B5	B6	B7	B8	$I_0$ mA	$I_0$ mA	$E_0$	$\bar{E}_0$
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	-9.960	0.000
Full Scale - LSB	1	1	1	1	1	1	1	0	1.984	0.008	-9.920	-0.040
Half Scale - LSB	1	0	0	0	0	0	0	1	1.008	0.984	-5.040	-4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	-5.000	-4.960
Half Scale + LSB	0	1	1	1	1	1	1	1	0.992	1.000	-4.960	-5.000
Zero Scale + LSB	0	0	0	0	0	0	0	1	0.008	1.984	-0.040	-9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	-9.960

FIGURE 6. Basic Unipolar Negative Operation (Note 4)



	B1	B2	B3	B4	B5	B6	B7	B8	$E_0$	$\bar{E}_0$
Pos. Full Scale	1	1	1	1	1	1	1	1	-9.920	-10.000
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	-9.840	-9.920
Zero Scale + LSB	1	0	0	0	0	0	0	1	-0.080	-0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	-0.080
Zero Scale - LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	+9.920	+9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	+9.920

FIGURE 7. Basic Bipolar Output Operation (Note 4)




If  $R_1 = R_2$  with  $n = 0$  05% output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	$E_0$
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.920
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	+9.860
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(-)Zero Scale	0	1	1	1	1	1	1	1	-0.040
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	-9.860
Neg. Full Scale	0	0	0	0	0	0	0	0	-9.920

FIGURE 8. Symmetrical Offset Binary Operation (Note 4)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)




For complementary output (operation as negative logic DAC), connect inverting input of op amp to I<sub>Q</sub> (pin 2); connect I<sub>Q</sub> (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 4)



For complementary output (operation as a negative logic DAC), connect inverting input of op amp to I<sub>Q</sub> (pin 2); connect I<sub>Q</sub> (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 4)




Note: Do not exceed negative logic input ranges of DAC  
 FIGURE 11. Interfacing with Various Logic Families

FIGURE 12. Pulsed Reference Operation (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

(a)  $I_{REF} >$  peak negative swing of  $I_{IN}$



(b)  $\pm V_{REF}$  must be above peak positive swing of  $V_{IN}$




FIGURE 13. Accommodating Bipolar References (Note 4)




FIGURE 14. Settling Time Measurement (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Applications (Continued)





FIGURE 15. A Complete 2.5 μs Conversion Time, 8-Bit A/D Converter (Note 4)

## Physical Dimensions (inches in millimeters)



Molded Dual-In-Line Package  
 Order Numbers DAC0800 or DAC0802  
 NS Package Number J16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# LF351 Wide Bandwidth JFET Input Operational Amplifier

## General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET IITM technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF355 is recommended, if maximum supply

current is important, however, the LF351 is the better choice.


## Features

- Internally trimmed offset voltage: 10 mV
- Low input bias current: 50 pA
- Low input noise voltage: 25 nV/√Hz
- Low input noise current: 0.01 pA/√Hz
- Wide gain bandwidth: 4 MHz
- High slew rate: 13 V/μs
- Low supply current: 1.8 mA
- High input impedance:  $10^{12} \Omega$
- Low total harmonic distortion  $A_V = 10$ ,  $R_L = 10k, V_O = 20V_{p-p}, BW = 20Hz - 20kHz$ :  $< 0.02\%$
- Low 1/f noise corner: 50 Hz
- Fast settling time to 0.01%: 2 μs

## Typical Connection




## Simplified Schematic



## Connection Diagrams

Dual-In-Line Package



Order Number LF351M or LF351N  
See NS Package Number M08A or N08E

LF351 Wide Bandwidth JFET Input Operational Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	$\pm 18\text{V}$
Power Dissipation (Notes 1 and 5)	670 mW
Operating Temperature Range	$0^\circ\text{C}$ to $+70^\circ\text{C}$
$T_{j(\text{MAX})}$	$115^\circ\text{C}$
Differential Input Voltage	$\pm 30\text{V}$
Input Voltage Range (Note 2)	$\pm 15\text{V}$
Output Short Circuit Duration	Continuous
Storage Temperature Range	$-55^\circ\text{C}$ to $+150^\circ\text{C}$
Lead Temp. (Soldering, 10 sec.)	
Metal Can	$300^\circ\text{C}$
DIP	$265^\circ\text{C}$

$\theta_{JA}$		
N Package		$120^\circ\text{C}/\text{W}$
M Package		TBD
Soldering Information		
Dual-In-Line Package		
Soldering (10 sec.)		$250^\circ\text{C}$
Small Outline Package		
Vapor Phase (50 sec.)		$215^\circ\text{C}$
Infrared (15 sec.)		$220^\circ\text{C}$
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.		
ESD rating to be determined.		

## DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
$V_{OS}$	Input Offset Voltage	$R_S = 10\text{ k}\Omega$ , $T_A = 25^\circ\text{C}$		5	10	mV
		Over Temperature			13	mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	$R_S = 10\text{ k}\Omega$		10		$\mu\text{V}/^\circ\text{C}$
$I_{OS}$	Input Offset Current	$T_A = 25^\circ\text{C}$ , (Notes 3, 4)		25	100	$\mu\text{A}$
		$T_A = 70^\circ\text{C}$			4	nA
$I_B$	Input Bias Current	$T_A = 25^\circ\text{C}$ , (Notes 3, 4)		50	200	$\mu\text{A}$
		$T_A = 70^\circ\text{C}$			8	nA
$R_{IN}$	Input Resistance	$T_A = 25^\circ\text{C}$		$10^{12}$		$\Omega$
$A_{VCL}$	Large Signal Voltage Gain	$V_S = \pm 15\text{V}$ , $T_A = 25^\circ\text{C}$	25	100		V/mV
		$V_O = \pm 10\text{V}$ , $R_L = 2\text{ k}\Omega$ Over Temperature	15			V/mV
$V_O$	Output Voltage Swing	$V_S = \pm 15\text{V}$ , $R_L = 10\text{ k}\Omega$	$\pm 12$	$\pm 13.5$		V
$V_{CM}$	Input Common-Mode Voltage Range	$V_S = \pm 15\text{V}$	$\pm 11$	-15		V
				-12		V
CMRR	Common-Mode Rejection Ratio	$R_S = 10\text{ k}\Omega$	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
$I_S$	Supply Current			1.9	3.4	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		V/ $\mu s$
GBW	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
$e_n$	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 Hz$		25		nV/ $\sqrt{Hz}$
$i_n$	Equivalent Input Noise Current	$T_A = 25^\circ C, f = 1000 Hz$		0.01		pA/ $\sqrt{Hz}$

Note 1: For operating at elevated temperature, the device must be derated based on the thermal resistance  $\theta_{JA}$ .

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for  $V_S = \pm 15V$  and  $0^\circ C \leq T_A \leq 70^\circ C$ .  $V_{OS}$ ,  $i_B$  and  $i_{OS}$  are measured at  $V_{CM} = 0$ .

Note 4: The input bias currents are junction leakage currents which approximately double for every  $10^\circ C$  increase in the junction temperature  $T_J$ . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation,  $P_D$ .  $T_J = T_A + \theta_{JA} P_D$  where  $\theta_{JA}$  is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be held to a minimum.













Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice from  $\pm 15V$  to  $\pm 5V$ .

Note 6: Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้










## Typical Performance Characteristics



TL - 545-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Typical Performance Characteristics (Continued)




74V6648-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Pulse Response




TL/H/5548-4




TL/H/5548-5



TL/H/5548-6



TL/H/5548-7



TL/H/5548-8

### Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will

cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output.

Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the

## Application Hints (Continued)

common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on  $\pm 4V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a  $2\text{ k}\Omega$  load resistance to  $\pm 10V$  over the full temperature range of  $0^\circ\text{C}$  to  $+70^\circ\text{C}$ . If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-

wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

## Detailed Schematic




TL/HV564B-9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Typical Applications

Supply Current Indicator/Limiter




\*  $V_{OUT}$  switches high when  $R_S I_S > V_D$

Hi- $Z_{IN}$  Inverting Amplifier



Parasitic input capacitance  $C_1$  (3 pF for LF351 plus any additional layout capacitance) interacts with feedback elements and creates undesirable high frequency pole. To compensate, add  $C_2$  such that  $R_2 C_2 \approx R_1 C_1$ .

Ultra-Low (or High) Duty Cycle Pulse Generator




\*  $V_{OUT HIGH} \approx R_1 C \frac{4.8 - 2V_S}{4.8 - V_S}$

\*  $V_{OUT LOW} \approx R_2 C \frac{2V_S - 7.8}{V_S - 7.8}$

where  $V_S = V^+ - |V^-|$

\* low leakage capacitor

Long Time Integrator



\* Low leakage capacitor

\* 50k pot used for less sensitive  $V_{OS}$  adjust

TL/HV5648-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## NM27C256 262,144-Bit (32K x 8) High Performance CMOS EPROM

### General Description

The NM27C256 is a 256K Electrically Programmable Read Only Memory. It is manufactured in National's latest CMOS split gate EPROM technology which enables it to operate at speeds as fast as 120 ns access time over the full operating range.

The NM27C256 provides microprocessor-based systems extensive storage capacity for large portions of operating system and application software. Its 120 ns access time provides high speed operation with high-performance CPUs. The NM27C256 offers a single chip solution for the code storage requirements of 100% firmware-based equipment. Frequently-used software routines are quickly executed from EPROM storage, greatly enhancing system utility.


The NM27C256, is configured in the standard EPROM pin-out which provides an easy upgrade path for systems which are currently using standard EPROMs.

The NM27C256 is one member of a high density EPROM Family which range in densities up to 4 Mb.

### Features

- High performance CMOS
  - 120 ns access time
- JEDEC standard pin configuration
  - 28-pin DIP package
  - 32-pin chip carrier
- Drop-in replacement for 27C256 or 27256
- Manufacturer's identification code

### Block Diagram




TRISTATE is a registered trademark of National Semiconductor Corporation.  
HPC4 is a trademark of National Semiconductor Corporation.

NM27C256 262,144-Bit (32K x 8) High Performance CMOS EPROM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Connection Diagrams

27C080	27C340	27C020	27C010	27C512
A19	XX/Vpp	XX/Vpp	XX/Vpp	
A16	A16	A16	A16	A15
A15	A15	A15	A15	A15
A12	A12	A12	A12	A12
A7	A7	A7	A7	A7
A6	A6	A6	A6	A6
A5	A5	A5	A5	A5
A4	A4	A4	A4	A4
A3	A3	A3	A3	A3
A2	A2	A2	A2	A2
A1	A1	A1	A1	A1
A0	A0	A0	A0	A0
O0	O0	O0	O0	O0
O1	O1	O1	O1	O1
O2	O2	O2	O2	O2
GND	GND	GND	GND	GND



27C512	27C010	27C020	27C040	27C080
	Vcc	Vcc	Vcc	Vcc
	XX/PGM	XX/PGM	A18	A18
Vcc	XX	A17	A17	A17
A14	A14	A14	A14	A14
A13	A13	A13	A13	A13
A8	A8	A8	A8	A8
A9	A9	A9	A9	A9
A11	A11	A11	A11	A11
CE/Vpp	OE	OE	OE	OE/Vpp
A10	A10	A10	A10	A10
CE/PGM	OE	OE	CE/PGM	CE/PGM
O7	O7	O7	O7	O7
O6	O6	O6	O6	O6
O5	O5	O5	O5	O5
O4	O4	O4	O4	O4
O3	O3	O3	O3	O3

TL/C/10833-2

Note: Compatible EPROM pin configurations are shown in the blocks adjacent to the NM27C256 pins.

Commercial Temp. Range (0°C to +70°C)  
Vcc 5V ± 10%

Parameter/Order Number	Access Time (ns)
NM27C256 Q, N, V 120	120
NM27C256 Q, N, V 150	150
NM27C256 Q, N, V 200	200

Extended Temp. Range (-40°C to +85°C)  
Vcc 5V ± 10%

Parameter/Order Number	Access Time (ns)
NM27C256 OE, NE, VE 120	120
NM27C256 OE, NE, VE 150	150
NM27C256 OE, NE, VE 200	200

Note: Surface mount PLCC package available for commercial and extended temperature ranges only.

Military Temp. Range (-55°C to +125°C)  
Vcc 5V ± 10%

Parameter/Order Number	Access Time (ns)
NM27C256 QM 150	150
NM27C256 QM 250	250


Package Types: NM27C256 Q, N, V XXX

- Q - Quartz-Windowed Ceramic DIP
- N - Plastic OTP DIP
- V - Surface-Mount PLCC

- All packages conform to the JEDEC standard.
- All versions are guaranteed to function for slower speeds.

### Pin Names

Symbol	Description
A0-A14	Addresses
CE	Chip Enable
OE	Output Enable
O0-O7	Outputs
PGM	Program
XX	Don't Care (during Read)



TL/C/10833-3

Top

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Storage Temperature	-65°C to +150°C
All Input Voltages except A9 with Respect to Ground	-0.6V to +7V
V <sub>PP</sub> and A9 with Respect to Ground	-0.7V to +14V
V <sub>CC</sub> Supply Voltage with Respect to Ground	-0.6V to +7V

ESD Protection +2000V  
All Output Voltages with Respect to Ground V<sub>CC</sub> + 1.0V to GND - 0.6V

### Operating Range

Range	Temperature	V <sub>CC</sub>
Comm'l	0°C to +70°C	±5V ±10%
Industrial	-40°C to +85°C	±5V ±10%
Military	-55°C to +125°C	±5V ±10%

### Read Operation

#### DC Electrical Characteristics Over Operating Range with V<sub>PP</sub> = V<sub>CC</sub>

Symbol	Parameter	Test Conditions	Min	Max	Units
V <sub>IL</sub>	Input Low Level		-0.5	0.8	V
V <sub>IH</sub>	Input High Level		2.0	V <sub>CC</sub> ± 1	V
V <sub>OL</sub>	Output Low Voltage	I <sub>OL</sub> = 2.1 mA		0.4	V
V <sub>OH</sub>	Output High Voltage	I <sub>OH</sub> = -2.5 mA	3.5		V
I <sub>SB1</sub> (Note 11)	V <sub>CC</sub> Standby Current (CMOS)	CE = V <sub>CC</sub> ± 0.3V		100	μA
I <sub>SB2</sub>	V <sub>CC</sub> Standby Current (TTL)	CE = V <sub>IH</sub>		1	mA
I <sub>CC1</sub>	V <sub>CC</sub> Active Current TTL Inputs	CE = OE = V <sub>IL</sub> , f = 5 MHz Inputs = V <sub>IH</sub> or V <sub>IL</sub> , I/O = 0 mA		35	mA
I <sub>PP</sub>	V <sub>PP</sub> Supply Current	V <sub>PP</sub> = V <sub>CC</sub>		10	μA
V <sub>PP</sub>	V <sub>PP</sub> Read Voltage		V <sub>CC</sub> - 0.7	V <sub>CC</sub>	V
I <sub>LI</sub>	Input Load Current	V <sub>IN</sub> = 5.5V or GND	-1	1	μA
I <sub>LO</sub>	Output Leakage Current	V <sub>OUT</sub> = 5.5V or GND	-10	10	μA

#### AC Electrical Characteristics Over Operating Range with V<sub>PP</sub> = V<sub>CC</sub>

Symbol	Parameter	100		120		150		200		Units
		Min	Max	Min	Max	Min	Max	Min	Max	
t <sub>ACC</sub>	Address to Output Delay		100		120		150		200	ns
t <sub>CE</sub>	CE to Output Delay		100		120		150		200	
t <sub>OE</sub>	OE to Output Delay		50		50		50		50	
t <sub>DF</sub> (Note 2)	Output Disable to Output Float		30		35		45		55	
t <sub>OH</sub> (Note 2)	Output Hold from Addresses, CE or OE, Whichever Occurred First	0		0		0		0		


### Capacitance $T_A = +25^\circ\text{C}, f = 1 \text{ MHz}$ (Note 2)

Symbol	Parameter	Conditions	Typ	Max	Units
$C_{IN}$	Input Capacitance	$V_{IN} = 0\text{V}$	6	12	pF
$C_{OUT}$	Output Capacitance	$V_{OUT} = 0\text{V}$	9	12	pF

### AC Test Conditions

Output Load	1 TTL Gate and $C_L = 100 \text{ pF}$ (Note 8)	Input Pulse Levels	0.45 to 2.4V (Note 10)
Input Rise and Fall Times	$\approx 5 \text{ ns}$	Timing Measurement Reference Level	Inputs 0.8V and 2.0V Outputs 0.8V and 2.0V

### AC Waveforms (Notes 6, 7 and 9)



TL/UM70833-4

**Note 1:** Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of the specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**Note 2:** This parameter is only sampled and is not 100% tested.

**Note 3:** OE may be delayed up to  $t_{ACC} - t_{OE}$  after the falling edge of CE without impacting  $t_{ACC}$ .

**Note 4:** The  $t_{DF}$  and  $t_{CF}$  compare level is determined as follows:  
High to TRI-STATE, the measured  $V_{OH}(DC) \pm 0.10\text{V}$ ;  
Low to TRI-STATE, the measured  $V_{OL}(DC) \pm 0.10\text{V}$ .

**Note 5:** TRI-STATE may be attained using CE or OE.

**Note 6:** The power switching characteristics of EPRoms require careful device decoupling; it is recommended that at least a 0.1  $\mu\text{F}$  ceramic capacitor be used on every device between  $V_{CC}$  and GND.

**Note 7:** The outputs must be restricted to  $V_{CC} \pm 1.0\text{V}$  to avoid latch-up and device damage.

**Note 8:** TTL Gate:  $I_{OL} = 1.6 \text{ mA}$ ,  $I_{OH} = -400 \mu\text{A}$ ,  
 $C_L = 100 \text{ pF}$  includes fixture capacitance.

**Note 9:**  $V_{PP}$  may be connected to  $V_{CC}$  except during programming.

**Note 10:** Inputs and outputs can undershoot to  $-2.0\text{V}$  for 20 ns Max.


**Note 11:** CMOS inputs:  $V_{IL} = \text{GND} \pm 0.3\text{V}$ ,  $V_{IH} = V_{CC} \pm 0.3\text{V}$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Programming Characteristics (Notes 1, 2, 3, 4 and 5)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t <sub>AS</sub>	Address Setup Time		1			μs
t <sub>CEs</sub>	OE Setup Time		1			μs
t <sub>VPS</sub>	V <sub>PP</sub> Setup Time		1			μs
t <sub>VCS</sub>	V <sub>CC</sub> Setup Time		1			μs
t <sub>DS</sub>	Data Setup Time		1			μs
t <sub>AH</sub>	Address Hold Time		0			μs
t <sub>DH</sub>	Data Hold Time		1			μs
t <sub>DF</sub>	Output Enable to Output Float Delay	CE - V <sub>IL</sub>	0		50	ns
t <sub>PW</sub>	Program Pulse Width		95	100	105	μs
t <sub>CE</sub>	Data Valid from OE	CE - V <sub>IL</sub>			100	ns
I <sub>PP</sub>	V <sub>PP</sub> Supply Current during Programming Pulse	CE - V <sub>IL</sub>			30	mA
I <sub>CC</sub>	V <sub>CC</sub> Supply Current				50	mA
T <sub>A</sub>	Temperature Ambient		20	25	30	°C
V <sub>CC</sub>	Power Supply Voltage		5.0	6.25	6.5	V
V <sub>PP</sub>	Programming Supply Voltage		12.5	12.75	13.0	V
t <sub>FR</sub>	Input Rise, Fall Time		5			ns
V <sub>IL</sub>	Input Low Voltage			0.0	0.45	V
V <sub>IH</sub>	Input High Voltage		2.4	4.0		V
V <sub>IN</sub>	Input Timing Reference Voltage		0.8		2.0	V
V <sub>OUT</sub>	Output Timing Reference Voltage		0.8		2.0	V

### Programming Waveforms (Note 3)



TLAD16C553-5

Note 1: National's standard product warranty applies to devices programmed to specifications described herein.

Note 2: V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>. The EPFCM must not be inserted into or removed from a board with voltage applied to V<sub>PP</sub> or V<sub>CC</sub>.

Note 3: The maximum absolute allowable voltage which may be applied to the V<sub>OE</sub> pin during programming is 14V. Care must be taken when switching the V<sub>OE</sub> supply to prevent any overshoot from exceeding this 14V maximum specification. At least a 0.1 μF capacitor is required across V<sub>PP</sub>, V<sub>CC</sub> to GND to suppress spurious voltage transients which may damage the device.

Note 4: Programming and program verify are tested with the Fast Program Algorithm, at typical power supply voltages and timings.

Note 5: During power up, the PGM pin must be brought high (> V<sub>IH</sub>) either coincident with or before power is applied to V<sub>PP</sub>.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Fast Programming Algorithm Flow Chart




FIGURE 1

TL/D/10833-5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Functional Description

### DEVICE OPERATION

The six modes of operation of the EPROM are listed in Table I. It should be noted that all inputs for the six modes are at TTL levels. The power supplies required are  $V_{CC}$  and  $V_{pp}$ . The  $V_{pp}$  power supply must be at 12.75V during the three programming modes, and must be at 5V in the other three modes. The  $V_{CC}$  power supply must be at 5.25V during the three programming modes, and at 5V in the other three modes.

### Read Mode

The EPROM has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (CE/PGM) is the power control and should be used for device selection. Output Enable (OE) is the output control and should be used to gate data to the output pins, independent of device selection. Assuming that addresses are stable, address access time ( $t_{ACC}$ ) is equal to the delay from CE to output ( $t_{CE}$ ). Data is available at the outputs  $t_{OE}$  after the falling edge of OE, assuming that CE/PGM has been low and addresses have been stable for at least  $t_{ACC} + t_{OE}$ .

### Standby Mode

The EPROM has a standby mode which reduces the active power dissipation by over 99%, from 385 mW to 0.55 mW. The EPROM is placed in the standby mode by applying a CMOS high signal to the CE/PGM input. When in standby mode, the outputs are in a high impedance state, independent of the OE input.

### Output Disable

The EPROM is placed in output disable by applying a TTL high signal to the OE input. When in output disable all circuitry is enabled, except the outputs are in a high impedance state (TRI-STATE).

### Output OR-Typing

Because the EPROM is usually used in large memory arrays, National has provided a 2-line control function that accommodates this use of multiple memory connections. The 2-line control function allows for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To most efficiently use these two control lines, it is recommended that CE/PGM be decoded and used as the primary device selecting function, while OE be made a common connection to all devices in the array and connected to the

READ line from the system control bus. This assures that all deselected memory devices are in their low power standby modes and that the output pins are active only when data is desired from a particular memory device.

### Programming

**CAUTION:** Exceeding 14V on pin 1 ( $V_{pp}$ ) will damage the EPROM.

Initially, and after each erasure, all bits of the EPROM are in the "1's" state. Data is introduced by selectively programming "0's" into the desired bit locations. Although only "0's" will be programmed, both "1's" and "0's" can be presented in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The EPROM is in the programming mode when the  $V_{pp}$  power supply is at 12.75V and OE is at  $V_{IH}$ . It is required that at least a 0.1  $\mu$ F capacitor be placed across  $V_{pp}$ ,  $V_{CC}$  to ground to suppress spurious voltage transients which may damage the device. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

When the address and data are stable, an active low, TTL program pulse is applied to the CE/PGM input. A program pulse must be applied at each address location to be programmed. The EPROM is programmed with the Fast Programming Algorithm shown in Figure 7. Each Address is programmed with a series of 100  $\mu$ s pulses until it verifies good, up to a maximum of 25 pulses. Most memory cells will program with a single 100  $\mu$ s pulse.

The EPROM must not be programmed with a DC signal applied to the CE/PGM input.

Programming multiple EPROM in parallel with the same data can be easily accomplished due to the simplicity of the programming requirements. Like inputs of the parallel EPROM may be connected together when they are programmed with the same data. A low level TTL pulse applied to the CE/PGM input programs the paralleled EPROM.

### Program Inhibit

Programming multiple EPROMs in parallel with different data is also easily accomplished. Except for CE/PGM, all like inputs (including OE) of the parallel EPROMs may be common. A TTL low level program pulse applied to an EPROM's CE/PGM input with  $V_{pp}$  at 12.75V will program that EPROM. A TTL high level CE/PGM input inhibits the other EPROMs from being programmed.

## Functional Description (Continued)

### Program Verify

A verify should be performed on the programmed bits to determine whether they were correctly programmed. The verify may be performed with  $V_{pp}$  at 12.75V.  $V_{pp}$  must be at  $V_{CC}$  except during programming and program verify.

### AFTER PROGRAMMING

Opaque labels should be placed over the EPROM window to prevent unintentional erasure. Covering the window will also prevent temporary functional failure due to the generation of photo currents.

### MANUFACTURER'S IDENTIFICATION CODE

The EPROM has a manufacturer's identification code to aid in programming. When the device is inserted in an EPROM programmer socket, the programmer reads the code and then automatically calls up the specific programming algorithm for the part. This automatic programming control is only possible with programmers which have the capability of reading the code.

The Manufacturer's Identification code, shown in Table II, specifically identifies the manufacturer and device type. The code for NM27C256 is "8F04", where "8F" designates that it is made by National Semiconductor, and "04" designates a 256K part.

The code is accessed by applying 12V  $\pm$ 0.5V to address pin A9. Addresses A1-A8, A10-A16, and all control pins are held at  $V_{IL}$ . Address pin A0 is held at  $V_{IL}$  for the manufacturer's code, and held at  $V_{IH}$  for the device code. The code is read on the eight data pins, O<sub>0</sub>-O<sub>7</sub>. Proper code access is only guaranteed at 25°C to 55°C.

### ERASURE CHARACTERISTICS

The erasure characteristics of the device are such that erasure begins to occur when exposed to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000Å-4000Å range.

The recommended erasure procedure for the EPROM is exposure to short wave ultraviolet light which has a wave-

length of 2537Å. The integrated dose (i.e., UV intensity  $\times$  exposure time) for erasure should be a minimum of 15W-sec/cm<sup>2</sup>.

The EPROM should be placed within 1 inch of the lamp tubes during erasure. Some lamps have a filter on their tubes which should be removed before erasure. Table III shows the minimum EPROM erasure time for various light intensities.

An erasure system should be calibrated periodically. The distance from lamp to device should be maintained at one inch. The erasure time increases as the square of the distance from the lamp (if distance is doubled the erasure time increases by factor of 4). Lamps lose intensity as they age. When a lamp is changed, the distance has changed, or the lamp has aged, the system should be checked to make certain full erasure is occurring. Incomplete erasure will cause symptoms that can be misleading. Programmers, components, and even system designs have been erroneously suspected when incomplete erasure was the problem.

### SYSTEM CONSIDERATION

The power switching characteristics of EPROMs require careful decoupling of the devices. The supply current,  $I_{CC}$ , has three segments that are of interest to the system designer: the standby current level, the active current level, and the transient current peaks that are produced by voltage transitions on input pins. The magnitude of these transient current peaks is dependent of the output capacitance loading of the device. The associated  $V_{CC}$  transient voltage peaks can be suppressed by properly selected decoupling capacitors. It is recommended that at least a 0.1  $\mu$ F ceramic capacitor be used on every device between  $V_{CC}$  and GND. This should be a high frequency capacitor of low inherent inductance. In addition, at least a 4.7  $\mu$ F bulk electrolytic capacitor should be used between  $V_{CC}$  and GND for each eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage drop caused by the inductive effects of the PC board traces.