



ปีการศึกษา 2530


การส่งสัญญาณเสียงผ่านไมโครคอมพิวเตอร์

โดย

นายวิชัย เนทีนเทสสวัสดิ์ 27.1177

อาจารย์ที่ปรึกษา

อาจารย์สมยศ จุฑนะปิยะ



ปริญญาโทชั้นปีการศึกษา 2530

ภาควิชา โทษณานาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การส่งสัญญาณเสียงผ่านไมโครคอมพิวเตอร์

ผู้จัดทำ วิชา นวัตกรรมวัสดุ



..... อาจารย์ที่ปรึกษา
(อ. สมยศ จุณณะปิยะ)

การส่งสัญญาณเสียงผ่านไมโครคอมพิวเตอร์

นายวิชัย นทีนทสวัสดิ์

อ.สมยศ จุฑะปิยะ อาจารย์ที่ปรึกษา

ปีการศึกษา 253๐

บทคัดย่อ

ปฏิญานิพนธ์ฉบับนี้แสดงการส่งสัญญาณเสียง(อนาล็อก)ผ่านไมโครคอมพิวเตอร์ ซึ่งเป็นการประยุกต์ใช้งานไมโครคอมพิวเตอร์ โดยทำการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล เพื่อให้สามารถติดต่อกับไมโครคอมพิวเตอร์ได้ แล้วจึงทำการส่งข้อมูลผ่าน RS-232C ซึ่งใช้ 8251 USART เป็นตัวแปลงข้อมูลแบบขนานให้อยู่ในรูปของข้อมูลแบบอนุกรมและใช้ MC1488 กับ MC1489 เป็นตัวปรับระดับศักดาจาก TTL (5 โวลต์) ให้อยู่ในรูปของสัญญาณ ± 12 โวลต์ และแปลงสัญญาณ ± 12 โวลต์ กลับเป็นศักดา TTL ตามลำดับ เพื่อให้การส่งข้อมูลได้ชัดเจนและได้ระยะทางไกลขึ้น ส่วนเครื่องไมโครคอมพิวเตอร์ทางด้านรับ ก็จะเปลี่ยนข้อมูลแบบอนุกรมกลับเป็นข้อมูลแบบขนาน จากนั้นจึงทำการแปลงสัญญาณดิจิทัลกลับเป็นสัญญาณอนาล็อกตามเดิม

VOICE TRANSMISSION ON MICROCOMPUTER

Mr.Wichai Nateenantasawasd

Mr.Somyot Junnapiya Advisor

1987

Abstract

This project shows the method of voice signal transmitting, analog signal ,on microcomputer . The application of using microcomputer in this project has done with analog to digital conversion. Then we send the data through RS-232 with the help of 8251 USART to transfer the parallel data to serial data.The use of MC1488 change the TTL level (5V) to $\pm 12V$ and MC1489 change the $\pm 12V$ back to TTL volt. In order to have better performance and longer distance. The receive microcomputer change the serial data back to parallel. Then transfer digital signal to analog signal.

สารบัญ

	หน้า
ชื่อปริญญาโทและผู้จัดทำ	ก
บทคัดย่อ	ข
ABSTRACT	ค
บทที่ 1 บทนำ	1
บทที่ 2 โครงสร้างของเครื่องแอปเปิ้ลทู	2
2.1 หน่วยความจำของเครื่องแอปเปิ้ลทู	2
2.2 การตีไต่ตล็ด	3
2.3 กลุ่มสัญญาณควบคุม	7
บทที่ 3 บล็ดกไดอะแกรมและการทำงานของระบบ	13
3.1 การแปลงสัญญาณอนาล็ดกเป็นดิจิตอล	13
3.1.1 ADC ชนิด RAMP TYPE	14
3.1.2 ADC ชนิด SUCCESSIVE APPROXIMATION	15
3.2 การแปลงสัญญาณดิจิตอลเป็นอนาล็ดก	16
3.3 การรับส่งข้อมูลแบบอนุกรม	17
3.4 8251 USART	21
บทที่ 4 การทดลอง และ ผลการทดลอง	32
บทที่ 5 สรุปผลและวิจารณ์	41
ภาคผนวก	42
กิตติกรรมประกาศ	51
หนังสืออ้างอิง	52

บทที่ 1

บทนำ

ปัจจุบันไมโครคอมพิวเตอร์ได้มีการใช้งานกันอย่างแพร่หลาย อันเนื่องมาจากความ สะดวกรวดเร็ว ความถูกต้องแม่นยำสูง และราคาก็ถูกลง การพัฒนาการเชื่อมต่อไมโครคอมพิวเตอร์เข้าด้วยกัน ตลอดจนอุปกรณ์เทอร์มินัลต่างๆ ได้ก้าวเข้าสู่โครงข่าย ซึ่งจะเป็ นดิจิทัลทั้งหมด และ ให้บริการรวมมากมายเพื่อประโยชน์ในด้านความสะดวกและรวดเร็วแก่ลูกค้าหรือผู้ใช้บริการ โครงข่ายดิจิทัลที่ให้บริการดังกล่าวเรา เรียกว่า ISDN (INTEGRATED SERVICE DIGITAL NETWORK) ดั่งนี้พื้นฐานของการพัฒนาระบบดังกล่าวก็คือ ความพยายามในการปรับปรุงและ เปลี่ยนระบบอนาล็อก ให้เป็นระบบดิจิทัลทั้งหมด เพื่อให้โครงข่ายติดต่อสื่อสารกัน ได้ทั้งหมด ดั่งนี้ การเชื่อมโยงระหว่างไมโครคอมพิวเตอร์ 2 เครื่อง ซึ่งอยู่คนละสถานที่จึงเป็นจุดเริ่มต้นอย่าง ง่ายๆ ต่อการศึกษาระบบดังกล่าว


ปฏิญานินทศาสตร์ฉบับนี้ ได้ทำการศึกษากการเชื่อมต่อไมโครคอมพิวเตอร์ต้นทาง และปลายทาง โดยให้ติดต่อสื่อสารกันได้ และใช้มาตรฐานของ RS-232C ในการส่งผ่านข้อมูลแบบอนุกรม เพราะการรับส่งข้อมูลแบบอนุกรมจะมีข้อดีกว่าการรับส่งข้อมูลแบบขนานกล่าวคือ สามารถประหยัด ค่าใช้จ่ายในการวางสายและความยุ่งยากซับซ้อนลงได้มาก ลำดับต่อไปก็จะทำการลองส่งข้อมูล ซึ่งเป็นสัญญาณอนาล็อก จึงจำเป็นต้องหาวิธีให้ไมโครคอมพิวเตอร์สามารถ เข้าใจและรับสัญญาณ อนาล็อก ในที่นี้จึงใช้หลักการแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิทัลซึ่ง ได้เลือก ใช้ไอซีที่ให้สัญญาณ ดิจิตอลออกมาเป็น 8 บิต เพื่อติดต่อกับเครื่องไมโครคอมพิวเตอร์ขนาด 8 บิต ระบบที่สร้างนี้จะ สมบูรณ์ได้ก็ต่อเมื่อไมโครคอมพิวเตอร์ทางด้านรับต้อง ได้รับและแสดงสัญญาณ เดิม เหมือนกับทางด้าน ส่งออกมา จึงต้องมีส่วนที่ใช้ในการแปลงสัญญาณดิจิทัลกลับมา เป็นสัญญาณอนาล็อกตาม เดิม

บทที่ 2

โครงสร้างของเครื่องแอปเปิ้ลทู

2.1 หน่วยความจำของเครื่องแอปเปิ้ลทู

เครื่องไมโครคอมพิวเตอร์ ที่ใช้ในการทำโปรเจกต์คือ เครื่องแอปเปิ้ลทู ที่มี CPU เบอร์ 6502 และได้แบ่งหน่วยความจำทั้ง 64K ไบต์ ออกเป็นส่วน ๆ ดังรูป 2.1



รูปที่ 2.1 การแบ่งหน่วยความจำของเครื่องแอปเปิ้ลทู

2.1.1 ส่วนของ RAM มีขนาด 48K ไบต์ เริ่มจากแอดเดรส \$0000-\$BFFF เป็นส่วนที่เก็บตัวหนังสือบนจอภาพ (TEXT) รวมทั้งการใช้งานในโหมดกราฟิกและรวมทั้งที่เก็บ DOS ในกรณีที่ใช้ DISKDRIVE

2.1.2 ส่วนของพอร์ที่มีขนาด 4K ไบต์ แบ่งเป็น

2.1.2.1 ON-BOARD I/O มีขนาด 128 ไบต์ อยู่ในช่วงแอดเดรส \$C000-\$C07F ที่นำไปใช้งาน เช่น ลำโพง , คีย์บอร์ด , คาสเซ็ทไอโอ ส่วนแอดเดรสของพอร์ทต่างๆ พิจารณาตามตาราง 2.1

2.1.2.2 ส่วนที่เป็นสล๊อต มีทั้งหมด 8 สล๊อต เริ่มตั้งแต่ \$C080-\$C0FF เราสามารถนำเอาสล๊อตต่าง ๆ ไปใช้งานได้

2.1.3 ส่วนของ ROM มีขนาด 12K ไบต์ เริ่มจากแอดเดรส \$D000-\$FFFF ภายใน ROM บรรจุโปรแกรมมอนิเตอร์ 4K ไบต์ และอินเทอร์พรีเตอร์ภาษาเบสิก (APPLE SOFT) จำนวน 8K ไบต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่การทำงาน	แอดเดรส	
	เลขฐานสิบ	เลขฐานสิบหก
Keyboard data	49152	C000
Clear-keyboard strobe	49168	C010
Speaker	49200	C030
Cassette Output	49184	C020
Cassette Input	49256	C060
Flag Inputs	49249-49251	C061-C063
Analog Inputs	49252-49255	C064-C067
Analog Clear	49264	C070
Utility Strobe	49216	C040

ตาราง 2.1 หน้าที่การทำงานใน ON-BOARD I/O

2.2 การดีโคตสลีต

การดีโคตสลีตของแอปเปิ้ลใช้ไอซีเบอร์ 74LS138 (3 TO 8 LINE DECODER/MULTIPLEXER) มีการทำงานดังรูป 2.2



INPUTS			OUTPUTS									
ENABLE		SELECT			Z0	Z1	Z2	Z3	Z4	Z5	Z6	Z7
E3	G	A2	A1	A0								
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	H	H	L	H	H	H	H	H
H	L	L	L	L	H	H	H	H	L	H	H	H
H	L	L	L	H	H	H	H	H	H	L	H	H
H	L	L	L	H	H	H	H	H	H	H	L	H
H	L	L	L	H	H	H	H	H	H	H	H	L

U1 G คือ E1 + E2

รูปที่ 2.2 โครงสร้างของไอซี 74LS138 และการทำงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การตีโค้ด ช่วง (\$C000-\$CFFF) ต้องใช้ไอซีจำนวน 3 ตัว

2.2.1 ไอซี 74LS138 ตัวที่หนึ่ง ซึ่งอยู่ในตำแหน่ง F12 บนมาสเตอร์บอร์ด

ทำหน้าที่ตีโค้ดแอดเดรส \$C000 เป็นต้นไป มีเงื่อนไขการตีโค้ด ดังรูป 2.3

2.2.1.1 ขา AD14 และ AD15 ต่อกับอินพุตของ AND GATE แล้วจึงเข้าขา E3 การทำดังนี้เพื่อกำหนดการตีโค้ด เมื่อ AD14 และ AD15 มีลอจิกเป็น "1" นั้นเอง คือ แอดเดรสตั้งแต่ \$C000 เป็นต้นไป รูปที่ 2.3 ประกอบ



รูปที่ 2.3 แสดงการตีโค้ดของไอซี F12

2.2.1.2 ขา AD11, AD12 และ AD13 ซึ่งต่ออยู่กับขา A0, A1, A2 จะ

เป็นบิตที่กำหนดการทำงานของ F12 ในช่วง แอดเดรสต่างๆ กันดังตาราง 2.2
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภายในวงเพื่อการศึกษาเท่านั้น ไม่สามารถนำออกเผยแพร่ได้โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD15,AD14,AD13,AD12,AD11	ช่วงแอดเดรส	จำนวนไบต์	การทำงานของ F ₁₂	หน้าที่
1 1 0 0 0	\$ C000-S C7FF	2K	ขา Z ₀	นำไปตีโค้ดต่อกับไอซี H-12
1 1 0 0 1	\$ C800-S CFFF		Z ₁	ขา I/O STB ของสล็อต
1 1 0 1 0	\$ D000-SD7FF		Z ₂	CS ของ ROM F11
1 1 0 1 1	\$ D800-SDFFF		Z ₃	CS ของ ROM F9
1 1 1 0 0	\$ E000-S F7FF		Z ₄	CS ของ ROM F8
1 1 1 0 1	\$ E800-SEFFF		Z ₅	CS ของ ROM F6
1 1 1 1 0	\$ F000-S F7FF		Z ₆	CS ของ ROM F5
1 1 1 1 1	\$ F800-S FFFF		Z ₇	CS ของ ROM F3


ตาราง 2.2 แสดงการตีโค้ดของไอซี F12

2.2.2 ไอซี 74LS138 ตัวที่สอง ที่ตำแหน่ง H12 บนบอร์ด จะทำการตีโค้ดขา I/O SELECT ในแต่ละสล็อต ซึ่งมีแอดเดรสอยู่ในช่วง \$C000-\$C7FF ตามเงื่อนไข ดังรูปที่ 2.4

2.2.2.1 ขา Z₀ ของ F12 ต่อกับขา E₁, E₂ ของ H12 จะเป็นตัวกำหนดการตีโค้ดของช่วงแอดเดรส \$C000-\$C7FF

2.2.2.2 ขา E₃ ของ H12 ต่อกับลอจิก "1" โดยผ่านความต้านทาน 1K โอห์มทำให้ H12 ตีโค้ดได้ตลอดเวลาที่ขา Z₀ ของ F12 เป็นลอจิก "0"

2.2.2.3 ขา AD₈, AD₉, AD₁₀ ที่ต่อกับขา A₀, A₁, A₂ จะเป็นมิทที่ กำหนดแอดเดรสต่างๆ ตามตาราง 2.3



รูปที่ 2.4 แสดงการตีโค้ดขา I/O SEL และ DEV SEL

AD ₁₀	AD ₉	AD ₈	ช่วงแอดเดรส	จำนวน ไบต์	การกำ งานH ₂	หน้าที่
0	0	0	\$ C000-\$ C0FF	256	Z ₀	นำไปใช้กับลอจิกไอซี H2 และ F13
0	0	1	\$ C100-\$ C1FF		Z ₁	ขา I/O SELECT ของสล็อต 1
0	1	0	\$ C200-\$ C2FF		Z ₂	ขา I/O SELECT ของสล็อต 2
0	1	1	\$ C300-\$ C3FF		Z ₃	ขา I/O SELECT ของสล็อต 3
1	0	0	\$ C400-\$ C4FF		Z ₄	ขา I/O SELECT ของสล็อต 4
1	0	1	\$ C500-\$ C5FF		Z ₅	ขา I/O SELECT ของสล็อต 5
1	1	0	\$ C600-\$ C6FF		Z ₆	ขา I/O SELECT ของสล็อต 6
1	1	1	\$ C700-\$ C7FF		Z ₇	ขา I/O SELECT ของสล็อต 7

ตาราง 2.3 แสดงการดีโคดและค่าแอดเดรสของขา I/O SEL ในแต่ละสล๊อต

ดังนั้นการดีโคดครั้งที่สองเป็นการดีโคด I/O SELECT ในแต่ละสล๊อต ส่วนขา Z₀ ของ H12 นอกจากจะนำไปดีโคดต่อในไอซี 74LS138 ตัวที่ 3 แล้วยังนำไปเข้าขา E2 ของ 74LS138 ที่ตำแหน่ง F13 เพื่อทำการดีโคด ON-BOARD I/O ในช่วงแอดเดรส \$C000-\$C07F ตามที่กล่าวมาแล้ว

2.2.3 ไอซีตัวที่ 3 ที่ตำแหน่ง H12 ตามรูป จะทำการดีโคด DEVICE SELECT ของแต่ละสล๊อตในช่วงแอดเดรส \$C080-\$C0FF

2.2.3.1 ขา E₁ ของ H2 ต่อกับขา Z₀ ของ H12 เป็นการกำหนดในช่วง \$C000-\$C0FF

2.2.3.2 ขา E₂ ของ H2 ต่อกับ φ₁ ด้วยเหตุผลเดียวกับการต่อ F12 คือกำหนดการทำงานของ H2 ในช่วงเวลาของ CPU

2.2.3.3 การต่อขา E₃ เข้ากับขา AD₇ เป็นการกำหนดว่า H2 จะทำการดีโคดเมื่อ AD₇ เป็น "1" เท่านั้น นั่นคือ H2 จะทำการดีโคดตั้งแต่แอดเดรส \$C080 เป็นต้นไป

2.2.3.4 ส่วนขา AD₄, AD₅, AD₆ เป็นบิตที่กำหนดว่าช่วงการทำงานของ H2 ที่แอดเดรสต่างๆ ตามตาราง 2.4

นอกจากการดีโคดดังกล่าว ยังสามารถทำ "FULL ADDRESS DECODER" ซึ่งเป็นการดีโคด 16 บิต (AD₀-AD₁₅) ที่ตัวสล๊อตได้อีกด้วย

หลักการในการทำ FULL ADDRESS DECODER มีหลายวิธี ตั้งแต่ GATE ต่างๆ ทำการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ดีโคด ไอซีดีโคด และ MAGNITUDE COMPARATOR แต่สิ่งที่ควรระวังอย่างหนึ่ง ก็คือ ในกรณีที่ไม่มีการเผื่อทางสั้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD ₆	AD ₅	AD ₄	ช่วงแอดเดรส	จำนวน ไบต์	การทํางาน H2	หน้าที่
0	0	0	\$ C080-\$ C0BF	16	Z ₀	ขง DEVICE SELECT ของสล็อต 0
0	0	1	\$ C090-\$ C09F		Z ₁	ขง DEVICE SELECT ของสล็อต 1
0	1	0	\$ C0A0-\$ C0AF		Z ₂	ขง DEVICE SELECT ของสล็อต 2
0	1	1	\$ C0B0-\$ C0BF		Z ₃	ขง DEVICE SELECT ของสล็อต 3
1	0	0	\$ C0C0-\$ C0CF		Z ₄	ขง DEVICE SELECT ของสล็อต 4
1	0	1	\$ C0D0-\$ C0DF		Z ₅	ขง DEVICE SELECT ของสล็อต 5
1	1	0	\$ C0E0-\$ C0EF		Z ₆	ขง DEVICE SELECT ของสล็อต 6
1	1	1	\$ C0F0-\$ C0FF		Z ₇	ขง DEVICE SELECT ของสล็อต 7

ตาราง 2.4 แสดงการตีโค้ดและค่าแอดเดรสของขา DEV SEL ในแต่ละสล็อต


ที่แอดเดรสที่กำหนดตีโค้ดครอบคลุมแอดเดรสต่างๆ ของสล็อต ก็ควรจะทำกรยกเลิโค้ดตีโค้ดเสียก่อนโดยต่อขา USER1 (ขา39) กับลอจิก "0" ตามรูปที่ 2.4

ตามปกติมักจะไม่นิยมทำ FULL ADDRESS DECODER ในการอินเตอร์เฟสกับวงจรภายนอก เพราะว่าเนื่องจากการอินเตอร์เฟส โดยใช้ขา DEVICE SELECT, I/O SELECT, I/O STROBE ของสล็อตมีความสะดวกมากอยู่แล้ว


2.3 กลุ่มสัญญาณควบคุม

2.3.1 I/O SELECT (ขา 1) มีทุกสล็อตยกเว้น สล็อต 0 จะแอดที่ลอจิก "0" เมื่อมีการเรียกแอดเดรสต่างๆ ตามตารางที่ 2.2 เนื่องจากขา I/O SELECT แต่ละสล็อตมีช่วงแอดเดรส 256 ไบต์ จึงนำไปใช้งานได้ 2 วิธี คือ

2.3.1.1 ใช้เป็นขา \overline{CS} ของหน่วยความจำพวก RAM, ROM ที่มีความจุไม่มากนัก ไม่เกิน 256 ไบต์ จึงสามารถใช้ขา I/O SELECT ดังรูป 2.5



รูปที่ 2.5 การใช้ I/O SEL เป็นขา \overline{CS}




รูปที่ 2.6 แสดงการใช้ I/O SELECT เป็นขนาดควบคุมการตีโต้

2.3.2 I/O STROBE (ขา 20) แอดที่ฟลลจิก "0" เมื่อเรียกแอดเดรส ในช่วง \$C800-\$CFFF (2K ไบท์) เมื่อสลลิตใดสลลิตหนึ่งใช้ไปแล้วสลลิตอื่นจะใช้ไม่ได้

2.3.3 DEVICE SELECT (ขา 41) แอดที่ฟลลจิก "0" โดยมีช่วงห่าง สลลิตละ 16 แอดเดรส

2.3.4 \overline{IRQ} (ขา 30) และ \overline{NMI} (ขา 29) เป็นขาอินเตอรร์รับของ CPU เบอร์ 6502 ขา \overline{IRQ} ย่อมาจาก INTERRUPT REQUEST เป็นชนิด MASKABLE ได้โดยใช้ ซอฟแวร์ ส่วนขา \overline{NMI} ย่อมาจาก NON-MASKABLE INTERRUPT เป็นชนิดที่ไม่สามารถห้าม การอินเตอรร์รับได้ ปกติขา \overline{NMI} จะต่อกับอุปกรณ์เพอร์ริเฟอร์รัลตัวที่มีความสำคัญมากที่สุดเพียง ตัวเดียว และมี VECTOR ที่ SUBROUTINE อยู่ที่แอดเดรส \$03FB



รูปที่ 2.7 แสดงวงจรอินเตอรร์รับที่โดยขา \overline{IRQ}

ส่วนขา \overline{IRQ} สามารถใช้ร่วมกันได้กับอุปกรณ์เพอร์ริเฟอร์รัลได้หลายชนิด โดย อาศัยวงจรตามรูปข้างบน (รูป 2.7) และซอฟต์แวร์ตรวจสอบการอินเตอรร์รับจากวงจร จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้กับเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์จากข้อความ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ไปให้ CPU เพื่อขออินเทอร์รัฟท์โดยมีเวคเตอร์ในการอินเทอร์รัฟท์ที่อยู่แอดเดรส ๑03FE และ ๑03FF, CPU จะทำการหาอุปกรณ์ที่ขออินเทอร์รัฟท์โดยการตรวจสอบขา ซึ่งเป็นอินพุทพอร์ต ขนาด 1 บิต


2.3.5 INT IN (ขา 28) และ INT OUT (ขา 23) เป็นขาที่ใช้วัดความเป็นลำดับความสำคัญก่อนหลังของอุปกรณ์เพอร์ริเฟอร์รัลที่ขออินเทอร์รัฟท์ โดยวิธีการที่เรียกว่า "PULLING" ดังนั้นขณะที่อุปกรณ์เพอร์ริเฟอร์รัลที่มีความสำคัญสูง ส่งสัญญาณอินเทอร์รัฟท์ไปให้ก็จะเป็นการกันสัญญาณอินเทอร์รัฟท์จากอุปกรณ์อื่นๆ ที่มีความสำคัญต่ำกว่า โดยการให้ ลอจิก "0" กับขา AND GATE จนกว่าจะเสร็จสิ้นการตอบสนองอินเทอร์รัฟท์

2.3.6 DMA (ขา 22) เป็นสัญญาณแบบ 2 ทิศทาง (BIDIRECTION) แอดดที่ฟลอจิก "0" เมื่อทำการเปิดเครื่อง หรือ กดปุ่ม RESET ที่คีย์บอร์ด ใช้สำหรับการ RESET อุปกรณ์เพอร์ริเฟอร์รัล หรือ 6502

2.3.7 RES (ขา 31) ใช้สำหรับการยกเลิก โปรแกรมมอโมเตอร์และอินเทอร์พรีเตอร์ภาษาเบสิก เมื่อต้องการใช้ โปรแกรมของอุปกรณ์เพอร์ริเฟอร์รัลมาควบคุมระบบแทนโดยการต่อขา 31 ลงกราวด์

Interface Slot	ADDRESS RANGE	
	เลขฐาน 16	เลขฐาน 10
0	C080-C08F	49280-49295
1	C090-C09F	49296-49311
2	C0A0-C0AF	49312-49327
3	C0B0-C0BF	49328-49343
4	C0C0-C0CF	49344-49359
5	C0D0-C0DF	49360-49375
6	C0E0-C0EF	49376-49391
7	C0F0-C0FF	49392-49407

จากตารางข้างบน ซึ่งเป็นตารางของสัญญาณ DEVICE SELECT ซึ่งก็คือ ขา 41 ของทกสล็อต ซึ่งได้มาจากไอซีดีโค๊ดเดอ์เบอร์ 74LS138 ตำแหน่ง H2 นั้นเอง ซึ่ง ขา 41 ของสล็อต 0 จะแอกทีฟ LOW เมื่อ CPU ส่งแอดเดรสตั้งแต่ \$C080-\$C08F หรือ (49280-49295 ฐาน 10) คือ เมื่อทำคำสั่ง POKE หรือ PEEK ที่ตำแหน่งดังกล่าวนั่นเอง



รูปที่ 2.8 แสดงรูป และ ไดอะแกรมของสล็อต


ขาที่	ชื่อขา	การใช้งาน
1	$\overline{\text{I/O SELECT}}$	มีทุกสล๊อตยกเว้นสล๊อต ๒ แอดที่ระหว่างที่ ๑1 เป็น ๐ ที่ลอจิก "๐" เมื่อมีการเรียกแอดเดรสช่วง \$ CN๒๐-\$ CNFF โดยที่ N เป็นเลขที่สล๊อต
2-17	A0-A15	คือขาแอดเดรสของสล๊อต
18	R/ $\overline{\text{W}}$	ควบคุมการอ่านหรือเขียนข้อมูล ที่สภาวะลอจิก "๐" เป็นการเขียนข้อมูล ส่วนสภาวะ "1" เป็นการอ่านข้อมูล
19	SYNC	เป็นสัญญาณที่ใช้ซิงค์ (SYNC) กับ VIDEO TIMING มีเฉพาะสล๊อต 7 เท่านั้น
20	$\overline{\text{I/O STROBE}}$	เป็นขาสัญญาณที่ต่อร่วมกันทุกสล๊อต แอดที่ระหว่างที่ ๐ เป็น 0 ที่ลอจิก "๐" เมื่อมีการเรียกแอดเดรสช่วง \$ C8๐๐-\$ CFFF
21	RDY	เป็นขาที่แสดงสภาวะการทำงานของอุปกรณ์เพอร์ริเฟอรัลที่ส่งไปบอก CPU
22	$\overline{\text{DMA}}$	ควบคุมการทำ DIRECT-MEMORY ACCESS ของอุปกรณ์เพอร์ริเฟอรัล กับหน่วยความจำ
23	INT OUT	เป็นสัญญาณที่ใช้จัดลำดับความสำคัญของการทำอินเตอรัพท์
24	DMA OUT	ใช้จัดลำดับความสำคัญของอุปกรณ์เพอร์ริเฟอรัล ในการทำ DIRECT MEMORY ACCESS
25	+5 VOLTS	สามารถจ่ายกระแสได้ถึง 500 mA
26	GND	เป็นขากาวด์ของระบบ
27	DMA IN	ใช้ร่วมกับขา DMA OUT เพื่อจัดลำดับความสำคัญในการทำ DIRECT MEMORY ACCESS
28	INT IN	ใช้ร่วมกับขา INT OUT เพื่อจัดลำดับความสำคัญในการทำอินเตอรัพท์ชนิด MASKABLE

30	$\overline{\text{IRQ}}$	เป็นขาอินเตอร์รัพชนิด MASKABLE และสามารถจัดลำดับความสำคัญในการขออินเตอร์รัพได้
31	$\overline{\text{RES}}$	เป็นขาชนิดสองทิศทางใช้สำหรับรีเซ็ต การทำงานของเครื่องแอปเปิ้ลและอุปกรณ์เพอร์ริเฟอรัล
32	$\overline{\text{INH}}$	ทำงานที่ลอจิก"0"เป็นการยกเลิก การทำงาน ROM ในช่วงแอดเดรส \$D000-\$FFFF
33	-12VOLTS	สามารถจ่ายกระแสได้ 200 mA
34	-5 VOLTS	สามารถจ่ายกระแสได้ 200 mA เช่นเดียวกับสัญญาณไฟ
	-12 VOLTS	
35	COLOR REF	มีเฉพาะสล๊อต 7 ให้สัญญาณความถี่ 3.508 MHz
36	7M	เป็นขาสัญญาณความถี่มาตรฐาน 7.159 MHz
37	Q3	ให้สัญญาณความถี่มาตรฐาน 2.046 MHz
38	Φ1	เป็นขาความถี่ 1.023 MHz ของ CPU ใช้แทนขาสัญญาณนาฬิกา 6502 Φ1
39	USER 1	เป็นการยกเลิกการดีโค๊ดของไอที H12 และ H2 ในช่วงแอดเดรส \$ C000-\$ C7FF เมื่อให้ลอจิก 0
40	Φ0	ให้ความถี่เช่นเดียวกับขา Φ1 แต่มีเฟสตรงกันข้ามใช้แทนสัญญาณนาฬิกา 6502 Φ2
41	$\overline{\text{DEV SEL}}$	มีทุกสล๊อต แต่ละสล๊อตมีช่วงแอดเดรสที่ \$C0X0-\$C0XF; X = N+8 เมื่อ N คือ เลขสล๊อต
42-49	D7-D0	เป็นขาข้อมูลของสล๊อต
50	+12 VOLT	สามารถจ่ายกระแสได้ถึง 250 mA

ตาราง 2.6 แสดงขาสัญญาณและหน้าที่ต่าง ๆ

บทที่ 3

บล็อกไดอะแกรม และ การทำงานของระบบ




รูปที่ 3.1 แสดงการทำงานของระบบ

เมื่อระบบเริ่มการทำงาน CPU จะทำการสตาร์ท A/D ให้เตรียมพร้อมที่จะ CONVERT สัญญาณอินพุตซึ่งเป็นสัญญาณอนาล็อกที่เราป้อนให้ หลังจากที่ได้แปลงสัญญาณอนาล็อกเป็น ดิจิตอลแล้ว CPU จะอ่านค่าที่แปลงเสร็จเก็บบันทึกไว้ จากนั้น CPU จะเตรียมการส่งข้อมูลที่แปลง เสร็จ ไปยังปลายทางอีกด้านหนึ่ง โดยเริ่มจากการที่ผู้ทำการติดต่อจะโทรศัพท์ไปยังสถานที่ที่ต้องการ จะทราบข้อมูล เมื่อตกลงกันเรียบร้อยแล้วจึงทำการสับสวิทช์ที่โมเด็มให้ทำงาน (ในกรณีที่ส่ง ผ่านโมเด็ม) หลังจากนั้น เราก็จะสามารถส่งข้อมูลติดต่อสื่อสารกันได้

3.1 การแปลงสัญญาณอนาล็อกเป็นดิจิตอล

การแปลงสัญญาณอนาล็อกให้กลายเป็นค่าทางดิจิตอล เราสามารถทำได้ด้วยเทคโนโลยีทางด้าน ADC วิธีที่นิยมกันมากมี 2 วิธีด้วยกัน คือ แบบ RAMP และแบบ SUCCESSIVE APPROXIMATION ซึ่งทั้ง 2 วิธีมีหลักการทำงานที่คล้ายๆ กัน ดังรูป 3.2


เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แสดงการแปลง A/D

3.1.1 ADC ชนิด RAMP TYPE

การทำงานของ ADC ชนิดนี้ ใช้การเปรียบเทียบค่าระหว่างอนาล็อกอินพุตกับค่า RAMP FUNCTION จาก DAC ซึ่งวงจรหนึ่งที่ใช้ในการนี้สามารถดูได้จากรูปที่ 3.3




จากวงจรจะเห็นว่าค่าเอาต์พุต จะมีค่าเป็น ๒ เมื่อค่า DAC มากกว่าอนาล็อกอินพุต และจะเป็น 1 เมื่อค่า DAC น้อยกว่าอนาล็อกอินพุต

การทำงานเริ่มจากค่า DAC=๒ โวลต์ และจะเพิ่มขึ้นจนกระทั่งค่า DC เอาต์พุตโวลต์เตจ ของ DAC มากกว่า หรือ เท่ากับค่าอนาล็อกอินพุตโวลต์เตจ

3.1.2 ADC ชนิด SUCCESSIVE APPROXIMATION

การทำงานแบบ RAMP นั้น เป็นวิธีที่ง่ายแต่ช้ามาก และเวลาที่ใช้ในการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล จะขึ้นอยู่กับค่าของอนาล็อกอินพุต แต่วิธี SUCCESSIVE APPROXIMATION นี้ โดยทั่วไปจะสามารถทำงานได้เร็วกว่าแบบ RAMP ประมาณ 15 เท่า ในการทำงานอันเดียวกัน อย่างไรก็ตามหลักการทำงานของแบบ SUCCESSIVE APPROXIMATION ก็เหมือนๆ กันกับแบบ RAMP จะแตกต่างกันก็ตรงที่ว่าแบบ SUCCESSIVE APPROXIMATION จะเริ่มโดยเซ็ทค่า DAC = 2.5 โวลต์ ซึ่งเปรียบเทียบกับค่าทางดิจิทัล คือ 100๐๐๐๐๐ และจะทำการเปรียบเทียบค่าไปทีละบิต จากบิตที่มีค่าสูงสุดเป็นต้นไปดังรูป 3.4



รูปที่ 3.4 การทำงานแบบ SUCCESSIVE APPROXIMATION

* คุณสมบัติของ ADC ๐80X

ไอซีเบอร์ ADC ๐80X เป็นซีโมสขนาด 8 บิต ชนิด SUCCESSIVE

APPROXIMATION A/D CONVERTERS ซึ่งทำการแปลงสัญญาณอนาล็อกเป็นดิจิทัล โดยอาศัยขั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ตักดา ซึ่งสร้างจากวงจรเทียบเท่า 256R ซึ่งอยู่ภายในตัวไอซี ไม่วารณใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 บล็อกไดอะแกรมการแปลง A/D

จากรูป 3.5 ก่อนที่จะทำการแปลงสัญญาณอนาล็อก เป็นดิจิตอล ต้องสร้างวงจร โวลต์มาสมิเตอร์ เพื่อให้ตัดออฟ (CUT OFF) ที่ความถี่ 3.4 KHz คือช่วงแบนด์วิท (BAND WIDTH) ของสัญญาณเสียง จากนั้นจะทำการแซมปลิง (SAMPLING) เอาท์พุทจากโวลต์มาสมิเตอร์ด้วยลอจิกจากสัญญาณขา EOC ของ ADC เอาท์พุทจากการแซมปลิงนี้เองที่จะนำไปแปลง เป็นดิจิตอล

3.2 การแปลงสัญญาณดิจิตอลเป็นอนาล็อก



รูปที่ 3.6 บล็อกไดอะแกรมการแปลง D/A

จากรูปข้อมูลขนาด 8 บิตจะถูกแปลงเป็นสัญญาณอนาล็อกโดยไอซีชนิด DAC เบอร์ MC1408 และก่อนที่สัญญาณจะผ่านโวลต์มาสมิเตอร์ ก็จะถูกขยายโดย ไอซีออปแอมป์ก่อน

สำหรับการทำงานของ DAC จะคล้ายกับ ADC กล่าวคือ ประกอบด้วยโครง


สร้างของวงจรเทียบเท่า R/2R LADDER และเริ่มเปรียบเทียบจากค่า 10000000 ดูได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ภาคนวนก

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3 การรับส่งข้อมูลแบบขนาน (SERIAL COMMUNICATION)

โดยปกติข้อมูลทุก ๆ บิตจะถูกรับหรือส่งออกไปในเวลาเดียวกัน เช่น การอ่านหรือเขียนข้อมูลลงในหน่วยความจำ ซึ่งเราเรียกการรับส่งข้อมูลในลักษณะนี้ว่า "การรับส่งข้อมูลแบบขนาน (PARALLEL COMMUNICATION) "



รูปที่ 3.7 การรับส่งข้อมูลแบบขนาน

ส่วนการรับส่งข้อมูลในอีกรูปแบบหนึ่ง ซึ่งเป็นการรับส่งข้อมูลที่ละบิตแทนที่จะทำการส่งข้อมูลพร้อมกันทุกบิตในเวลาเดียวกัน การรับส่งข้อมูลแบบนี้มีชื่อว่า "การรับส่งข้อมูลแบบอนุกรม (SERIAL COMMUNICATION) "



รูปที่ 3.8 การรับส่งข้อมูลแบบอนุกรม

สำหรับการรับส่งข้อมูลแบบขนานนั้น ถึงแม้ว่าจะมีความเร็วสูงกว่าแบบอนุกรมอยู่มากก็ตาม แต่ก็ต้องใช้จำนวนสายในการส่งผ่านข้อมูลเป็นจำนวนมากกว่าแบบอนุกรม ทำให้สิ้นเปลืองค่าใช้จ่ายในการวางสายโดยไม่จำเป็น และยังมีการลดทอนของสัญญาณมากกว่าแบบอนุกรมอีกด้วย ทำให้เกิดความผิดพลาดในการส่งผ่านข้อมูลได้ง่าย ดังนั้นในการส่งผ่านข้อมูลในระยะทางไกล ๆ เรามักจะเลือกใช้การรับส่งข้อมูลแบบอนุกรม เพื่อลดจำนวนของสายส่งซึ่งจะช่วยในการลดค่าใช้จ่ายในการวางสายลงได้อย่างมาก ถึงแม้ว่าการรับส่งข้อมูลแบบนี้จะมีความยุ่งยากและช้ากว่าการรับส่งข้อมูลแบบขนานอยู่บ้างก็ตาม

3.3.1 บอดเรท (BAUD RATE)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับเอาไว้ใช้เพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สิ่งที่สำคัญมากสิ่งหนึ่งในการรับส่งข้อมูลแบบอนุกรมก็คือ ความถี่ที่ใช้ในการส่งข้อมูลซึ่งจะต้องสัมพันธ์กันระหว่างอุปกรณ์ที่ทำการรับและส่งข้อมูล และความถี่ที่ใช้มีชื่อเรียกว่า " บอดเรท " ซึ่งมีความหมายถึง " อัตราการรับส่งข้อมูลเป็นจำนวนบิตใน 1 วินาที " ถ้าหากว่าเครื่องส่งใช้บอดเรทที่ไม่สัมพันธ์กับเครื่องรับแล้ว ก็จะทำให้การรับส่งข้อมูลเกิดผิดพลาดขึ้นได้ โดยทั่ว ๆ ไปค่าของบอดเรทนั้นจะใช้ค่าต่าง ๆ ดังต่อไปนี้คือ 110, 150, 300, 1200, 2400, 4800 และ 9600

3.3.2 การเปลี่ยนข้อมูลจากแบบขนานเป็นข้อมูลแบบอนุกรม

โดยทั่วไปแล้ว การรับส่งข้อมูลภายในระบบมักจะเป็นการรับส่งข้อมูลแบบขนาน เนื่องจากมีความเร็วในการส่งผ่านข้อมูลที่สูงกว่าแบบอนุกรมมาก และยังมีความยุ่งยากน้อยกว่าอีกด้วย ดังนั้นในการรับส่งข้อมูลในระยะทางไกลๆ ที่จำเป็นจะต้องใช้การส่งผ่านข้อมูลแบบอนุกรม จึงจำเป็นที่จะต้องทำการเปลี่ยนรูปแบบของข้อมูลจากแบบขนานไปเป็นแบบอนุกรม ก่อนที่จะทำการส่งข้อมูลไปตามสายส่งสำหรับหลักการง่าย ๆ ที่ใช้ในการเปลี่ยนรูปแบบข้อมูลนั้น มีขั้นตอนดังต่อไปนี้

1. ทำการเก็บข้อมูลแบบขนาน (ในที่นี้มีจำนวน 8 บิต) ไว้ใน ชิฟท์รีจิสเตอร์
2. เลื่อนข้อมูลทั้ง 8 บิตออกไปให้กับอุปกรณ์รับข้อมูลทีละบิต โดยที่จะทำการส่งข้อมูลแต่ละบิตออกไปด้วยอัตราเดียวกับบอดเรท ที่กำหนดไว้รูปที่ 3.9



รูปที่ 3.9 การเปลี่ยนข้อมูลแบบขนานเป็นอนุกรม

บล็อกไดอะแกรมของการทำงานทั้ง 2 ขั้นตอน คือ ข้อมูลแบบขนานนั้นจะถูกส่งจาก CPU ให้เก็บในชิฟท์รีจิสเตอร์ จากนั้นจึงทำการเลื่อนข้อมูลออกทีละบิตด้วยอัตราของบอดเรทที่กำหนด (โดยเลื่อนบิต D0 ก่อนและ D7 เป็นบิตสุดท้าย)


3.3.3 หลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรม

สำหรับหลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรม สามารถที่จะสรุปเป็นข้อ ๆ ได้ดังนี้

1. ข้อมูลแบบขนานจากระบบจะถูกเปลี่ยนให้เป็นข้อมูลแบบอนุกรมเพื่อเตรียมที่จะส่งออกไปให้กับส่วนรับข้อมูล
2. ข้อมูลจะถูกส่งออกไปด้วยอัตราคงที่ค่าหนึ่ง ซึ่งเรียกว่า " บอดเรท " คือ ถ้าทำการส่งข้อมูลด้วยอัตรา 1200 บอด ก็แสดงว่าเป็นการส่งข้อมูลด้วยอัตรา 1200 บิต ต่อ 1 วินาที
3. ข้อมูลอนุกรมจะถูกส่งออกไปทีละบิต โดยทำการส่งบิต D0 เป็นบิตแรกและบิต D7 เป็นบิตสุดท้าย
4. ในขณะที่ยังไม่มี การส่งข้อมูลเข้าไปในสายส่ง สายส่งจะถูกทำให้อยู่ในสภาวะลอจิก "1" และเราเรียกสภาวะนี้ว่า " มาร์คกิ้ง (MARKING) "
5. อุปกรณ์ส่งข้อมูลจะเพิ่มข้อมูลอีก 1 บิต เข้าไปหน้าบิต D0 ของข้อมูลที่จะส่งให้กับเครื่องรับ บิตที่เพิ่มเข้าไปนี้เรียกว่า " สตาร์ทบิต (START BIT) "
6. อุปกรณ์ส่งข้อมูลจะทำการเพิ่มพาริตีบิต (PARITY BIT) เข้าไปหลังบิต D7 ของข้อมูล เพื่อใช้ในการตรวจสอบความผิดพลาดของข้อมูลที่เครื่องรับ
7. สำหรับบิตสุดท้ายที่ถูกเพิ่มเข้าไปหลังพาริตีบิต เรียกว่า " สตีอปปิต (STOP BIT) " ซึ่งอาจจะมีจำนวน 1, 1.5 หรือ 2 บิตก็ได้ และลอจิกของบิตนี้จะเป็นลอจิกเดียวกับลอจิกของ มาร์คกิ้ง

3.3.4 สตาร์ทบิต

ในการส่งผ่านข้อมูลแบบอนุกรมนี้ เราจำเป็นที่จะต้องทำให้อุปกรณ์ที่จะรับข้อมูลทราบว่า ข้อมูลที่ส่งมานั้น เริ่มต้นที่จุดใด ดังนั้นเราจึงจำเป็นที่จะต้องเพิ่มข้อมูล 1 บิตลงไปกรอนหน้าข้อมูลจริง (ACTUAL DATA) ที่จะทำการส่ง (การส่งอนุกรมจะส่งบิต D0 เป็นบิตแรก และบิต D7 เป็นบิตสุดท้าย) คือ ทำการเพิ่มบิตนี้ลงไปหน้าบิต D0 นั้นเอง และเรียกบิตนี้ว่า " สตาร์ทบิต " รูปที่ 3.10



รูปที่ 3.10 แสดงถึงสตาร์ทบิท


เมื่ออุปกรณ์ที่จะส่งข้อมูลยังไม่ได้ทำการส่งข้อมูลใด ๆ ออกมานั้น สายส่งจะอยู่ในสถานะที่เรียกว่า " มาร์คกิ้ง " ซึ่งเป็นสถานะที่ไม่มีการรับส่งข้อมูลใด ๆ เกิดขึ้น ในกรณีนี้เราให้มาร์คกิ้งของสายส่งเป็นลอจิก "1" . สตาร์ทบิทที่จะเพิ่มเข้าไปนี้จะมีลอจิกที่ตรงข้ามกับลอจิกของมาร์คกิ้ง ดังนั้นในกรณีนี้ สตาร์ทบิทจะมีลอจิกเป็น "0" สำหรับสตาร์ทบิทนี้จะมีควมกว้างเท่ากับ 1 บิทข้อมูล

3.3.5 พาริตีบิท

สำหรับบิทนี้จะทำหน้าที่ในการบอกให้ส่วนรับข้อมูลทราบว่า ข้อมูลที่ได้รับเข้ามานั้นมีความถูกต้องเหมือนกับข้อมูลที่ถูกลส่งออกมาหรือไม่

พาริตีบิทนี้จะถูกลส่งออกมาโดยอุปกรณ์ส่งข้อมูล ซึ่งบิทนี้จะ เป็น "1" หรือ "0" นั้นขึ้นอยู่กับข้อมูลที่ส่งออกมา (D0-D7) ว่ามีจำนวนบิทที่เป็น "1" เป็นจำนวนคี่หรือคู่ และยังขึ้นกับอุปกรณ์รับส่งข้อมูลด้วยว่าถูกออกแบบ (โปรแกรม) ไว้ให้รับส่งพาริตีบิทในลักษณะของพาริตีคู่ หรือพาริตีคี่ อีกด้วย รูป 3.11

สิ่งสำคัญอีกสิ่งหนึ่งก็คือ ถ้าอุปกรณ์ส่งข้อมูลทำการส่งในลักษณะพาริตีคู่ หรือ คี่ ก็ตาม ส่วนรับข้อมูลก็ต้องทำการรับ ในลักษณะพาริตีเดียวกับอุปกรณ์ส่งข้อมูลด้วย เช่นในกรณีที่อุปกรณ์ส่งข้อมูลทำการส่งข้อมูลในลักษณะของพาริตีคู่ อุปกรณ์รับข้อมูลก็ต้องทำการรับข้อมูลในลักษณะของพาริตีคู่ด้วย เป็นต้น



รูปที่ 3.11 แสดงถึงพาริตีบิต

3.3.6 สตอปบิต


สำหรับบิตสุดท้ายที่เพิ่มเข้ามานี้ จะใช้ในการตรวจสอบจุดสิ้นสุดของข้อมูล บิตนี้จะถูกเพิ่มเข้าไปหลังพาริตีบิต ถ้าอุปกรณ์รับตรวจข้อมูล ไม่พบบิตนี้ก็แสดงว่าข้อมูลที่ได้รับเข้ามานั้นมีความผิดพลาดเกิดขึ้น สำหรับ สตอปบิต นี้อาจมีจำนวนบิตเป็น 1, 1.5 หรือ 2 บิตก็ได้

3.4 8251 USART


ดังที่ได้กล่าวไว้แล้วว่า การส่งข้อมูลแบบอนุกรมไปตามสายส่งได้นั้น เราจำเป็นต้องทำการเปลี่ยนรูปแบบของข้อมูลเสียก่อน แต่โดยวิธีที่กล่าวมาแล้วนั้น เป็นวิธีที่ยังมีประสิทธิภาพไม่ดีพอ เนื่องจากว่า CPU จะต้องทำการรับส่งข้อมูลเองในช่วงเวลาที่เหมาะสม และในส่วนรับข้อมูล CPU ก็จะต้องทำการตรวจสอบความผิดพลาดของข้อมูลที่รับเข้ามาเองทุกอย่าง ทำให้เกิดความยุ่งยากในการออกแบบ และในส่วนรับข้อมูลก็จะต้องมีอุปกรณ์ที่ใช้ในการเปลี่ยนข้อมูลกลับมาเป็นแบบขนานอีก ทำให้เกิดความสิ้นเปลือง ดังนั้นจึงจำเป็นต้องใช้อุปกรณ์ที่มีความสามารถที่จะเป็นได้ทั้งอุปกรณ์รับและส่งข้อมูลในตัวเดียวกัน ดังนั้นจึงจะกล่าวถึงลักษณะและวิธีการใช้งานของไอซี 8251 USART (UNIVERSAL SYNCHRONOUS/ASYNCHRONOUS RECEIVER/TRANSMITTER) ซึ่งเป็นพอร์ตที่ใช้ในการรับส่งข้อมูลแบบอนุกรมที่มีประสิทธิภาพมากตัวหนึ่ง

จากรูป 3.12 จะเห็นว่าเราสามารถนำ 8251 ไปเชื่อมต่อกับ 6502 ได้ในลักษณะ

เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับใช้ในการเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า เดี่ยวกับ SHIP SUPPORT เบอร์อื่น ๆ ของ 6502 และในรูป 3.13 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 การเชื่อมต่อ 8251 กับ CPU



รูปที่ 3.13 โครงสร้างของ 8251

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตีแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. กลุ่มที่ใช้ในการติดต่อกับ CPU

1.1 $D0-D7$: ใช้ในการติดต่อกับ DATA BUS ของ CPU โดยตรงซึ่งจะทำหน้าที่ในการรับส่งข้อมูลและคำสั่งต่าง ๆ ระหว่าง 8251 กับ CPU

1.2 RESET: 8251 จะถูกรีเซ็ตเมื่อขา \overline{RST} ได้รับลอจิก "1" ซึ่งเราอาจจะต่อมาจากขา RESET ของ 6502 โดยผ่าน INVERTER ก่อนก็ได้

1.3 CLK (CLOCK): ใช้ในการควบคุมช่วงเวลาการทำงานภายในของ 8251 สำหรับการใช้นั้นจะต่อเข้าโดยตรงกับระบบ อย่างไรก็ตามสัญญาณที่ขา CLK นี้ไม่เกี่ยวข้องกับอัตราการรับส่งข้อมูลหรือ บอดเรท แต่อย่างใด

1.4 \overline{RD} : เมื่อขา \overline{RD} ได้รับลอจิก "0" 8251 จะทำการส่งข้อมูลแบบขนานจาก DATA BUS เพื่อส่งให้กับ CPU

1.5 \overline{WR} : เมื่อขา \overline{WR} ได้รับลอจิก "0" 8251 จะทำการรับข้อมูลแบบขนานจาก DATA BUS ของระบบ

1.6 C/\overline{D} (CONTROL/DATA): ขา C/\overline{D} นี้จะใช้ในการทำให้ 8251 ทราบว่า CPU ต้องการที่จะติดต่อกับ CONTROL REGISTER หรือ DATA REGISTER โดยที่ ถ้าขา \overline{D} ได้รับลอจิก "1" ก็แสดงว่า CPU ต้องการที่จะติดต่อกับ CONTROL REGISTER แต่ถ้าได้รับลอจิก "0" ก็แสดงว่า CPU ต้องการที่จะติดต่อกับ DATA REGISTER

1.7 \overline{CS} (CHIP SELECT): ในกรณีที่ขา \overline{CS} ได้รับลอจิก "0" ก็จะเป็นการ ENABLE 8251 โดยทั่วไปแล้วสัญญาณที่ขา \overline{CS} นี้จะ ได้มาจากการถอดรหัสพอร์ทแอดเดรส ดังที่ใช้กับ CHIP SUPPORT อื่นๆ

2. กลุ่มที่ใช้ในการติดต่อกับ MODEM

2.1 \overline{DSR} (DATA SET READY): ขา \overline{DSR} นี้เป็นขาที่ใช้ในการรับสัญญาณจากอุปกรณ์ภายนอก ซึ่ง CPU สามารถที่จะตรวจสอบสัญญาณที่ขา \overline{DSR} นี้ได้ โดยการอ่านค่าในรีจิสเตอร์สถานะ และระดับของสัญญาณที่ขา \overline{DSR} นี้จะใช้ในการแสดงว่าอุปกรณ์ภายนอกพร้อมที่จะทำการติดต่อด้วยหรือยัง

2.2 \overline{DTR} (DATA TERMINAL READY): ขา \overline{DTR} นี้เป็นขาเอาต์พุตที่ใช้ในการบอกให้อุปกรณ์ภายนอกทราบว่า CPU พร้อมที่จะทำการติดต่อด้วย

2.3 \overline{CTS} (CLEAR TO SEND): ขา \overline{CTS} นี้เป็นขาอินพุตที่ใช้ในการทำให้ 8251 เริ่มทำ

จิก "0" ถ้าไม่เช่นนั้น 8251 จะทำการส่งข้อมูลไม่ได้

2.4 \overline{RTS} (READY TO SEND): ^{Request to Send} ขานี้เป็นเอาต์พุตที่ CPU จะเป็นผู้ควบคุมสัญญาณที่
ขานี้เอง (ขา \overline{DTR} ก็จะถูกควบคุมโดย CPU เช่นกัน)

3. กลุ่มที่ใช้ในการส่งข้อมูล

3.1 TxD (TRANSMIT DATA OUTPUT): เป็นขาที่ใช้ส่งข้อมูลไปตามสายส่ง

3.2 TxC (TRANSMIT BAUD RATE CLOCK): ขานี้เป็นขาที่ใช้ในการส่งสัญญาณ
คล็อกที่ใช้ในการส่งข้อมูล ซึ่งก็คือความถี่ที่ใช้ในการกำหนด บอดเรท นั้นเอง โดยปกติแล้วจะต้อง
ช้ากว่าสัญญาณคล็อกของระบบไม่น้อยกว่า 30 เท่า

3.3 TxRDY : ขานี้จะใช้ในการทำให้ CPU ทราบว่า 8251 พร้อมที่จะรับข้อมูล
จาก CPU เพื่อที่จะทำการส่งต่อไปแล้วหรือยัง และขานี้ก็นำไปใช้ในการขออินเตอร์รัพท์ก็ได้

3.4 TxEMPTY : ขานี้จะใช้ในการแสดงว่าข้อมูลที่ CPU ส่งให้กับ 8251 นั้นได้ถูก
ส่งออกไปให้อุปกรณ์อื่นๆ หมดแล้ว โดยที่ 8251 จะทำให้ขานี้เป็น "1" และเมื่อ CPU ทำการส่ง
ข้อมูลชุดต่อไปให้กับ 8251 ขา TxEMPTY ก็จะเป็น "0" จนกว่า 8251 จะทำการส่งข้อมูลนี้ออก
ไปหมด 8251 ก็จะทำให้ขานี้กลับเป็น "0" อีกครั้ง

4. กลุ่มที่ใช้ในการรับข้อมูล

4.1 RxD : ใช้ในการรับข้อมูลแบบอนุกรมจากสายส่ง

4.2 RxC : เป็นขาที่ใช้ในการรับสัญญาณคล็อกที่ใช้ในการรับข้อมูล โดยปกติแล้วจะ
ทำการต่อเข้ากับ TxC โดยตรง

4.3 RxRDY : จะใช้ในการแสดงว่า 8251 พร้อมที่จะส่งข้อมูลให้กับ CPU และ
ขานี้ก็นำไปใช้ในการขออินเตอร์รัพท์ได้ เช่นเดียวกับขา TxRDY

4.4 SYNDET : ขานี้ใช้ในการรับส่งข้อมูลแบบ SYNCHRONOUS เท่านั้น (8251
สามารถที่จะทำการรับส่งข้อมูลได้ทั้งแบบ SYNCHRONOUS และแบบ ASYNCHRONOUS ซึ่งจะได้
กล่าวถึงต่อไป) โดยที่เราสามารถที่จะโปรแกรมให้ขานี้เป็นอินพุตหรือเอาต์พุตก็ได้ โดยที่เมื่อขา
SYNDET นี้ถูกโปรแกรมเป็นเอาต์พุตนั้นขา SYNDET จะให้ลอจิก "1" เมื่อ 8251 สามารถที่จะ
ตรวจจับ SYNC CHARACTER ได้และจะให้ลอจิก "0" เมื่อ CPU ทำการอ่านรีจิสเตอร์สถานะสำ
หรับขา SYNDET นี้จะให้ลอจิก "1" ในอีกกรณีหนึ่งก็คือ เมื่อ 8251 ได้รับข้อมูลจากสายส่งเป็น
"0" หมด ตั้งแต่ สตาร์ทบิท จนถึง สตอปบิท

ในกรณีที่ขา SYNDET ถูกโปรแกรมให้เป็นเลขหนึ่ง ถ้าขาที่ได้รับสัญญาณขอบขาขึ้น (สัญญาณเปลี่ยนจากลอจิก "0" เป็น "1") 8251 ก็จะถือว่าข้อมูลขา RxD เป็นข้อมูลทันที และเราสามารถที่จะทำให้ลอจิกที่ขาขึ้นกลับเป็น "0" ได้ในสัญญาณ RxC ลุกต่อไป


5. กลุ่มไฟเลี้ยงของ 8251

8251 ใช้ไฟเลี้ยงเพียงชุดเดียว คือ +5V กับ GND เท่านั้น ดังนั้นขาไฟเลี้ยงของ 8251 จึงมีเพียง 2 ขา คือ Vcc กับ GND

3.4.2 การเชื่อมต่อกับสายส่งข้อมูล

การรับส่งข้อมูลแบบอนุกรมนั้น นิยมนำไปใช้ในการรับส่งข้อมูลในระยะทางไกล เพราะสามารถที่จะลดค่าใช้จ่ายในการวางสายลงได้มาก แต่อย่างไรก็ตามระดับสัญญาณที่ใช้ในวงจร (+5V) นั้นไม่สามารถที่จะส่งไปได้ไกลนัก ดังนั้น ก่อนการส่งข้อมูลไปในสายส่งจะต้องทำการเปลี่ยนระดับแรงดันของสัญญาณใหม่เพื่อให้สามารถที่จะส่งสัญญาณได้ไกลขึ้น แต่การที่จะเปลี่ยนระดับของสัญญาณไปเป็นเท่าใดนั้น ขึ้นอยู่กับมาตรฐานที่ใช้ในการส่ง


สำหรับมาตรฐาน RS-232 นี้จะใช้ระดับแรงดันในสายส่งประมาณ +/-12V รูปที่ 3.16 จะแสดงบล็อกไดอะแกรมของการเปลี่ยนระดับแรงดันของสัญญาณจากระดับสัญญาณที่ใช้กับอุปกรณ์พวก TTL ไปเป็นระดับสัญญาณที่ใช้กับมาตรฐาน RS-232 ในการส่งข้อมูล และการเปลี่ยนจากระดับของ RS-232 ไปเป็นระดับสัญญาณ TTL ในการรับข้อมูลจากสายส่ง



รูปที่ 3.16 การเปลี่ยนระดับศักดาจาก TTL เป็น RS-232

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์ที่ใช้ในการทำหน้าที่ทั้งสองอย่างนี้คือ ไอซี เบอร์ MC1488 ซึ่งทำหน้าที่ในการเปลี่ยนระดับของสัญญาณจาก TTL ไปเป็น RS-232 และ MC1489 ซึ่งทำหน้าที่ในการเปลี่ยนระดับของสัญญาณจาก RS-232 ไปเป็น TTL



รูปที่ 3.17 แสดงการต่อ MC1488 และ MC1489 ร่วมกับ 8251

ในรูปที่ 3.17 จะแสดงวิธีในการนำเอา MC1488 และ MC1489 มาใช้งานร่วมกับ 8251 และจะเห็นว่าขา \overline{CTS} จะถูกต่อกับลอจิก "0" ด้วย และจะเห็นว่าเราใช้สายส่งเพียง 3 เส้น คือ Tx/D , Rx/D และ GND เท่านั้น

3.4.3 การโปรแกรม 8251


การรับส่งข้อมูลบน 8251 นั้นสามารถที่จะทำได้ 2 แบบ คือ แบบ SYNCHRONOUS และแบบ ASYNCHRONOUS ซึ่งมีลักษณะความแตกต่างในการรับส่งข้อมูลแบบนี้ คือ

การรับส่งข้อมูลแบบ ASYNCHRONOUS นั้น จะทำการส่ง สตาร์ทบิต และ สต็อบบิต ออกไปพร้อมกับข้อมูลด้วย ส่วนแบบ SYNCHRONOUS นั้น จะไม่มีการส่ง สตาร์ทบิต และ สต็อบบิต แต่จะทำการส่ง SYNC CHARACTER แทนซึ่ง 8251 จะทำการส่ง SYNC CHARACTER ออกไปเรื่อยๆ ในทันทีที่ CPU สั่งให้ 8251 ทำการส่งข้อมูลได้จนกว่า CPU จะทำการส่งข้อมูลให้กับ 8251 เพื่อทำการส่งไปในสายส่ง

สำหรับการทำงานใน ASYNCHRONOUS MODE นั้น เมื่อ 8251 รับข้อมูลเข้ามาแล้วก็

ไว้ในรีจิสเตอร์สถานะ ส่วนการรับข้อมูลใน SYNCHRONOUS MODE นั้น 8251 จะพยายาม SYNC กับ SYNC CHARACTER ที่เครื่องส่ง ส่งออกมาโดยการเลื่อนข้อมูลเข้ามาทีละบิตเพื่อนำมาเทียบกับ SYNC CHARACTER ที่ได้โปรแกรมไว้ว่าตรงกันหรือไม่ และเมื่อ 8251 ตรวจจับ SYNC CHARACTER ได้แล้ว (SYNC CHARACTER ที่ส่งมาตรงกับที่ได้โปรแกรมไว้) ก็จะทำให้ขา SYNDT เป็น "1" เพื่อให้ CPU รับทราบ (ซึ่งอาจจะใช้วิธีการอินเตอร์รัพท์ก็ได้) การที่จะให้ 8251 ทำการตรวจจับ SYNC CHARACTER นั้นจะต้องทำการโปรแกรมให้ 8251 ทำงานใน HUNT MODE และ 8251 จะออกจาก HUNT MODE เอง เมื่อทำการ SYNC ได้

รูปที่ 3.18 และ รูปที่ 3.19 จะแสดงการจัดเรียงบิตใน CONTROL WORD (MODE WORD) ทั้งใน ASYNCHRONOUS และ SYNCHRONOUS MODE ซึ่ง MODE WORD นี้จะถูกส่งให้กับรีจิสเตอร์ควบคุม




รูปที่ 3.18 MODE WORD ใน ASYNCHRONOUS

สำหรับโหมด ASYNCHRONOUS นั้น หลังจากที่ได้ส่ง MODE WORD ให้กับ 8251 แล้ว ข้อมูลไบต์ต่อไปที่ถูกส่งให้กับรีจิสเตอร์ควบคุมจะถือว่าเป็น COMMAND WORD ทั้งสิ้น จนกว่า 8251 จะได้รับการรีเซ็ตอีก จึงจะถือว่าข้อมูลที่ส่งมาให้กับรีจิสเตอร์ควบคุมนั้นเป็น MODE WORD


รูปที่ 3.20

ส่วนใน SYNCHRONOUS MODE นี้ หลังจากส่ง MODE WORD ให้กับรีจิสเตอร์ควบคุมแล้ว 8251 จะถือว่าไบต์ต่อไปที่ CPU ส่งให้มันเป็น SYNC CHARACTER ในกรณีนี้ เราจะต้องไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการส่ง SYNC CHARACTER ให้กับ 8251 อีก 2 ไบท์ และข้อมูลไบท์ต่อไป 8251 จะถือว่าเป็น COMMAND WORD




รูปที่ 3.19 MODE WORD ใน SYNCHRONOUS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.20 แสดงรูปแบบของ COMMAND WORD
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีการแก้ไขเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่นี้กำหนดให้ 8251 ทำการรับและส่งข้อมูลได้ (บิต 0 และ 2 เป็น "1")
 ทำการรีเซ็ต ERROR FLAG ในรีจิสเตอร์สถานะคือ PE , FE และ OE สำหรับการทำให้
 INTERNAL RESET (IR) นั้นสามารถที่จะทำได้โดยการทำให้บิต 6 (IR) ของ COMMAND
 WORD เป็น "1" แต่ในที่นี้จะยังไม่ทำ INTERNAL RESET ดังนั้น COMMAND WORD ที่จะส่งให้กับ
 8251 ก็คือ 00010101B หรือ 15H สำหรับการส่ง COMMAND WORD นี้ให้กับรีจิสเตอร์ควบคุม
 ของ 8251 นั้นสามารถที่จะทำได้โดยใช้วิธีเดียวกับการส่ง MODE WORD คือส่งออกไปที่พอร์ท
 ควบคุม

สำหรับรีจิสเตอร์ตัวต่อไปที่จะกล่าวถึงก็คือรีจิสเตอร์สถานะ ซึ่งจะทำหน้าที่ในการ
 แสดงสถานะของ 8251 ในขณะที่ทำงานอยู่ว่ามีความผิดพลาดเกิดขึ้นหรือไม่และยังมีหน้าที่ในการ
 แสดงสถานะที่ชาต่างๆ ของ 8251 ที่เกี่ยวข้องกับการรับส่งข้อมูลด้วยว่าเป็นอย่างไร รูปที่ 3.21



รูปที่ 3.21 แสดงรีจิสเตอร์สถานะ

สำหรับรีจิสเตอร์สถานะนี้ CPU สามารถที่จะทำการตรวจสอบได้โดยการอ่านข้อมูลจากพอร์ทควบคุม ส่วนบิตต่างๆ ที่ใช้ในการแสดงสถานะของขาของ 8251 คือ DSR , SYNDT , TXEMPTY , RxDY และ TxDY นั้นจะช่วยให้ CPU ทราบถึงความพร้อมของอุปกรณ์รับส่งข้อมูล สำหรับอีก 3 บิตที่เหลือนี้จะแสดงความผิดพลาดที่เกิดจากการรับส่งข้อมูลของ 8251 ซึ่งเราสามารถที่จะทำการรีเซ็ตบิตทั้งสามนี้ได้โดยการทำบิต 4 ใน COMMAND WORD เป็น "1"

สำหรับบิตทั้ง 3 ที่แสดงความผิดพลาดของการรับส่งข้อมูลมีดังนี้

1. PE (RARITY ERROR) จะเป็น "1" ในกรณีที่ 8251 พบว่ามีความผิดพลาดในการตรวจสอบพาว์ตี
2. OE (OVERRUN ERROR) จะเป็น "1" เมื่อข้อมูลใหม่ถูกส่งเข้ามาทับข้อมูลเก่าโดยที่ข้อมูลเก่ายังไม่ถูก CPU
3. FE (FRAMING ERROR) จะเป็น "1" ในกรณีที่ 8251 ตรวจหาสตอปบิตไม่พบ

3.4.5 การเชื่อมต่อระหว่าง 8251 กับ 6502

เนื่องจาก 8251 USART เป็น BUS-COMPATIBLE มันจึงไม่ยากนักที่จะเชื่อมต่อการทำงานกับเครื่องแอปเปิ้ล เราควรจะจำ DATA BUS INPUT , RD และ WR CONTROL INPUT และ CS (CHIP SELECT INPUT) เพราะว่า USART ประกอบด้วย MODE 2 MODE ซึ่งจะมีหนทางที่จะแบ่งแยกกระหว่าง C/D ที่ขา 12 ซึ่งจะมีการทำงานและหน้าที่ คือ เมื่อลอจิก "1" เป็นการเลือก CONTROL MODE หรือ COMMAND MODE ขณะที่ลอจิก "0" เลือก DATA MODE ADDRESS BIT ถูกเชื่อมกับขา 1 เส้น (A0) เพื่อที่จะทำให้ 8251 ทำงานในแต่ละ MODE (สำหรับ COMMAND MODE และ DATA MODE)

เนื่องด้วย USART จะต้องติดต่อกับ SERIAL DEVICE ที่เป็นแบบ ASYNCHRONOUS อื่นๆ ดังนั้นจึงต้องมีมาตรฐานสำหรับอัตราที่ใช้เพื่อให้แน่ใจว่า DATA RATE ของอุปกรณ์ที่ใช้ส่งและรับใกล้เคียงกัน เพราะว่าการติดต่อทุกชนิดจะไม่เป็นผลถ้าปราศจาก SOFTWARE ที่จะ DRIVE ตัว 8251 ให้ทำงานได้

บทที่ 4

การทดลอง และ ผลการทดลอง

4.1 การทดลอง

ในบทนี้ได้ทำการทดลองสร้างวงจรแต่ละส่วนตามบล็อกไดอะแกรมที่กล่าวในบทที่ 3 เพื่อประกอบเป็นระบบที่สามารถทำงานได้ โดยจะแบ่งการทดลองเป็น 3 ส่วนใหญ่ ๆ คือ

- A/D
- D/A
- การรับส่งข้อมูลแบบอนุกรม


จากนั้นจึงออกแบบเขียนซอฟต์แวร์เพื่อควบคุมการทำงานของฮาร์ดแวร์


รูปที่ 4.1 วงจร A/D ที่ใช้ทดลอง

รูปที่ 4.2 วงจร D/A ที่ใช้ทดลอง

รูปที่ 4.3 วงจรที่ใช้ทดลองการรับส่งข้อมูลแบบอนุกรม

อินพุต ไลน์วาร์ตและโปรแกรมที่ใช้ทั้งหมดได้แทรกไว้ในภาคผนวก





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น, ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.2 วงจร D/A
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ TEST A/D

```
10 PUKE 49280,0
20 Y = PEEK (49280)
30 PRINT Y
40 PRINT SPC( Y); "*"
50 GOTO 10
```

โปรแกรม TEST การรับส่งข้อมูลแบบอนุกรม

ด้านส่ง

```
0300- A9 DD LDA #4DD
0302- 8D B1 CO STA #COB1
0305- A9 15 LDA #415
0307- 8D B1 CO STA #COB1
030A- 20 50 03 JSR #0350
030D- AD B1 CO LDA #COB1
0310- 29 01 AND #01
0312- C9 01 CMP #01
0314- D0 F7 BNE #030D
0316- B1 FC LDA (#FC),Y
0318- 8D B0 CO STA #COB0
031B- C8 INY
031C- D0 EF BNE #030D
031E- 00 BRK
```

```
0350- A0 00 LDY #00
0352- A9 FF LDA #FF
0354- 85 FD STA #FD
0356- A2 3A LDX #3A
0358- 86 FC STX #FC
035A- 60 RTS
```

ด้านรับ

```
0300-   A9 DD       LDA   #$DD
0302-   8D B1 C0   STA   $COB1
0305-   A9 15       LDA   #$15
0307-   8D B1 C0   STA   $COB1
030A-   20 50 03   JSR   $0350
030D-   AD B1 C0   LDA   $COB1
0310-   29 02       AND   #$02
0312-   C9 02       CMP   #$02
0314-   D0 F7       BNE   $030D
0316-   AD B0 C0   LDA   $COB0
0319-   91 FC       STA   ($FC),Y
031B-   C8           INY
031C-   D0 EF       BNE   $030D
031E-   00           BRK
```

```
0350-   A0 00       LDY   #$00
0352-   A9 10       LDA   #$10
0354-   85 FD       STA   $FD
0356-   A2 00       LDX   #$00
0358-   86 FC       STX   $FC
035A-   60           RTS
```

MAIN PROGRAM


```
1000-   8D B0 C0   STA   $COB0
1003-   20 00 03   JSR   $0300
1006-   AD B0 C0   LDA   $COB0
1009-   8D B0 C0   STA   $COB0
100C-   4C 00 10   JMP   $1000
```

DELAY PROGRAM


```
0300-   A9 05       LDA   #$05
0302-   A2 00       LDX   #$00
0304-   B5 00       STA   $00
0306-   C6 00       DEC   $00
0308-   D0 FC       BNE   $0306
030A-   60           RTS
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ผลการทดลอง




รูปที่ 4.4 แสดงสัญญาณ o/p ของฟิลเตอร์เทียบกับ i/p ที่ความถี่ 1 KHz ของ A/D




รูปที่ 4.5 แสดงสัญญาณ o/p ของฟิลเตอร์เทียบกับ i/p ที่ความถี่ 3.4 KHz ของ A/D


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 แสดงสัญญาณ EOC และ A/D CONVERSION DELAY



รูปที่ 4.7 แสดงสัญญาณเสียงที่ขา i/p และ o/p



รูปที่ 4.8 แสดงสัญญาณ o/p ของฟิลเตอร์เทียบกับ i/p ที่ความถี่ 1 KHz ของ D/A



รูปที่ 4.9 แสดงสัญญาณ o/p ของฟิลเตอร์เทียบกับ i/p

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับที่ความถี่ 3.4 KHz ของ D/A ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผล และ วิเคราะห์

จากการทดลองปัญหาที่พบมากในส่วนของ A/D คือ เรื่องของ CONVERSION TIME กล่าวคือ A/D กับ คอมพิวเตอร์จะทำงานไม่ทันกัน ดังนั้นจึงต้องแก้ปัญหาโดย เขียนโปรแกรมหน่วงเวลา (DELAY) เพื่อให้คอมพิวเตอร์ทำงานได้พร้อม ๆ กับ A/D นอกจากนี้ยังมี การรบกวนที่เกิดกับเอาต์พุตของไมโครคอนโทรลเลอร์ซึ่งอาจเป็นสาเหตุมาจากตัวลำโพงเอง

อย่างไรก็ตาม ระบบที่ทดลองนี้ยังใช้งานได้ดีพอสมควร และอาจจะพัฒนาให้มีประสิทธิภาพที่ดีขึ้นกว่านี้

สำหรับการรับส่งข้อมูลแบบอนุกรมนั้น คล็อกที่ใช้กำหนดขอบเขต เรท นับว่ามีความสำคัญมาก เพื่อให้การทำงานเป็นไปอย่างมีประสิทธิภาพ คล็อกทางด้านส่งและรับควรมีค่าเท่ากันหรือใกล้เคียงกันมาก

การทำงานของส่วนต่าง ๆ ของระบบ จะไม่มีความหมายถ้าขาดซอฟต์แวร์คอยควบคุมให้เป็นไปตามที่ต้องการอย่างถูกต้อง จะเห็นว่าเมื่อต้องการควบคุมการทำงานทางฮาร์ดแวร์นั้น ภาษาที่สะดวกต่อการใช้งานก็คือ ภาษาเครื่อง ซึ่งนับว่ามีความสำคัญมากที่สุด

สำหรับ RS-232 ที่เราสร้างขึ้น นับว่าเป็นมาตรฐานสากลที่ใช้กันมาก ดังจะเห็นว่าในปัจจุบันเครื่องไมโครคอมพิวเตอร์ต่างมี RS-232 CONNECTOR อยู่ในตัวเครื่อง

การที่จะสร้างระบบการติดต่อสื่อสารขึ้นมาจึงเป็นสิ่งจำเป็นเพราะว่า อนาคตข้างหน้าความสะดวกและรวดเร็วจะกลายเป็นความจำเป็นในชีวิตประจำวัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



A to D, D to A

ADC0808, ADC0809

ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters With 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.


The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet.

Features


- Resolution — 8-bits
- Total unadjusted error — $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time — $100 \mu\text{s}$
- Single supply — $5 V_{\text{DC}}$
- Operates ratiometrically or with $5 V_{\text{DC}}$ or analog span adjusted voltage reference
- 8-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet T²L voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 28-pin DIP package
- Temperature range -40°C to $+85^{\circ}\text{C}$ or -55°C to $+125^{\circ}\text{C}$
- Low power consumption — 15 mW
- Latched TRI-STATE[®] output

Block Diagram



8

Typical Application



* Address latches needed for 8085 and 8086 interfacing the ADC0808 to a microprocessor

MICROPROCESSOR INTERFACE TABLE

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	\overline{RD}	\overline{WR}	INTR (Thru RST Circuit)
Z-80	\overline{RD}	\overline{WR}	INT (Thru RST Circuit, Mode 0)
8086	NRDS	NWDS	SA (Thru Sense A)
8088	VMA \rightarrow 2-R/W	VMA \rightarrow 2-R/W	\overline{IRQA} or \overline{IROB} (Thru PIA)

Ordering Information

8

TEMPERATURE RANGE		-40°C to +85°C		-55°C to +125°C
Error	$\pm 1/2$ Bit Unadjusted	ADC0808CCN	ADC0808CCJ	ADC0808CJ
	± 1 Bit Unadjusted	ADC0809CCN		
Package Outline		N28A Molded DIP	J28A Hermetic DIP	J28A Hermetic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LM1508/LM1408 8-Bit D/A Converter

General Description

The LM1508/LM1408 is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF}/256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the LM1508/LM1408 are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The LM1508/LM1408 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed

applications, see DAC0800 data sheet. For more information, see DAC0808 data sheet.

Features

- Relative accuracy: $\pm 0.19\%$ error maximum LM1508-8 and LM1408-8
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available
- Fast settling time: 150 ns typ
- Noninverting; digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams



Typical Application




FIGURE 1. $\pm 10V$ Output Digital to Analog Converter

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS*		
		HERMETIC PACKAGE (D16C)	HERMETIC PACKAGE (J16A)	PLASTIC PACKAGE (N16A)
8-Bit	$-65^{\circ}C \leq T_A \leq +125^{\circ}C$	LM1508D-8	LM1508J-8	LM1408N-8
8-Bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$		LM1408J-8	LM1408N-8
7-Bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$		LM1408J-7	LM1408N-7
6-Bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$		LM1408J-6	LM1408N-6

*Note: Devices may be ordered by using either order number.



LF198/LF298/LF398, LF198A/LF398A Monolithic Sample and Hold Circuits

Sample and Hold

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 μ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of 10¹⁰ Ω allows high source impedances to be used without degrading accuracy.

P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 μ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode even for input signals equal to the supply voltages.


Features

- Operates from $\pm 5V$ to $\pm 18V$ supplies
- Less than 10 μ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01\mu F$
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth

Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from $\pm 5V$ to $\pm 18V$ supplies. It is available in an 8-lead TO-5 package.


An "A" version is available with tightened electrical specifications.

Functional Diagram




Typical Applications

Typical Connection



Acquisition Time



LF198/LF298/LF398, LF198A/LF398A

7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Audio, Radio and TV Circuits

LM386 Low Voltage Audio Power Amplifier

General Description

The LM386 is a power amplifier designed for use in low voltage consumer applications. The gain is internally set to 20 to keep external part count low, but the addition of an external resistor and capacitor between pins 1 and 8 will increase the gain to any value up to 200.

The inputs are ground referenced while the output is automatically biased to one half the supply voltage. The quiescent power drain is only 24 milliwatts when operating from a 6 volt supply, making the LM386 ideal for battery operation.

Features



- Battery operation
- Minimum external parts
- Wide supply voltage range 4V-12V or 5V-18V
- Low quiescent current drain 4 mA

- Voltage gains from 20 to 200
- Ground referenced input
- Self-centering output quiescent voltage
- Low distortion
- Eight pin dual-in-line package

Applications

- AM-FM radio amplifiers
- Portable tape player amplifiers
- Intercoms
- TV sound systems
- Line drivers
- Ultrasonic drivers
- Small servo drivers
- Power converters


Equivalent Schematic and Connection Diagrams




Order Number LM386N-1, LM386N-3 or LM386N-4 See NS Package NO88

Typical Applications

Amplifier with Gain = 20 Minimum Parts




Amplifier with Gain = 200




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Amplifier with Gain = 50




Low Distortion Power Wienbridge Oscillator




Amplifier with Bass Boost




Square Wave Oscillator



Frequency Response with Bass Boost



AM Radio Power Amplifier



- Note 1: Twist supply lead and supply ground very tightly.
- Note 2: Twist speaker lead and ground very tightly.
- Note 3: Ferrite bead is Ferroxcube K5-001-001/3B with 3 turns of wire.

- Note 4: R1C1 band limits input signals.
- Note 5: All components must be spaced very close to IC.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operational Amplifiers/Buffers

LM124/LM224/LM324, LM124A/LM224A/LM324A, LM2902 Low Power Quad Operational Amplifiers

General Description

The LM124 series consists of four independent, high gain, internally frequency compensated operational amplifiers which were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage.

Application areas include transducer amplifiers, dc gain blocks and all the conventional op amp circuits which now can be more easily implemented in single power supply systems. For example, the LM124 series can be directly operated off of the standard +5 V_{DC} power supply voltage which is used in digital systems and will easily provide the required interface electronics without requiring the additional ±15 V_{DC} power supplies.

Unique Characteristics

- In the linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operated from only a single power supply voltage.
- The unity gain cross frequency is temperature compensated.
- The input bias current is also temperature compensated.

Advantages

- Eliminates need for dual supplies
- Four internally compensated op amps in a single package
- Allows directly sensing near GND and V_{OUT} also goes to GND
- Compatible with all forms of logic
- Power drain suitable for battery operation


Features

- Internally frequency compensated for unity gain
- Large dc voltage gain 100 dB
- Wide bandwidth (unity gain) 1 MHz
- Wide power supply range:
 - Single supply 3 V_{DC} to 30 V_{DC}
 - or dual supplies ±1.5 V_{DC} to ±15 V_{DC}
- Very low supply current drain (800µA) — essentially independent of supply voltage (1 mW/op amp at +5 V_{DC})
- Low input biasing current 45 nA_{DC}
- Low input offset voltage 2 mV_{DC} and offset current 5 nA_{DC}
- Input common-mode voltage range includes ground
- Differential input voltage range equal to the power supply voltage
- Large output voltage swing 0 V_{DC} to V₊ - 1.5 V_{DC}

LM124/LM224/LM324,
LM124A/LM224A/LM324A, LM2902


3

Connection Diagram



Order Number LM124J, LM124AJ,
LM224J, LM224AJ, LM324J,
LM324AJ or LM2902J
See NS Package J14A
Order Number LM324N, LM324AN
or LM2902N
See NS Package N14A

Schematic Diagram (Each Amplifier)



LM124/LM224/LM324,
LM124A/LM224A/LM324A, LM2902

Typical Single-Supply Applications (Continued) ($V^+ = 5.0 V_{DC}$)

Voltage Controlled Oscillator Circuit







Photo Voltaic-Cell Amplifier




AC Coupled Inverting Amplifier




AC Coupled Non-Inverting Amplifier




DC Coupled Low-Pass RC Active Filter




High Input Z, DC Differential Amplifier





รูปที่ A โฟลว์ชาร์ตของโปรแกรมส่ง



รูปที่ B โฟลว์ชาร์ตของโปรแกรมรับ

ตัวอย่างโปรแกรมส่ง

0300-	A9 DD	LDA	##DD
0302-	8D B1 C0	STA	##COB1
0305-	A9 15	LDA	##15
0307-	8D B1 C0	STA	##COB1
030A-	8D 90 C0	STA	##C090
030D-	AD 90 C0	LDA	##C090
0310-	4B	PHA	
0311-	AD B1 C0	LDA	##COB1
0314-	29 01	AND	##01
0316-	C9 01	CMP	##01
0318-	D0 F7	BNE	##0311
031A-	6B	PLA	
031B-	8D B0 C0	STA	##COB0
031E-	4C 0A 03	JMP	##030A

ตัวอย่างโปรแกรมรับ

0300-	A9 DD	LDA	##DD
0302-	8D B1 C0	STA	##COB1
0305-	A9 15	LDA	##15
0307-	8D B1 C0	STA	##COB1
030A-	AD B1 C0	LDA	##COB1
030D-	29 02	AND	##02
030F-	C9 02	CMP	##02
0311-	D0 F7	BNE	##030A
0313-	AD B0 C0	LDA	##COB0
0316-	8D 90 C0	STA	##C090
0319-	4C 0A 03	JMP	##030A



กิตติกรรมประกาศ

ผู้จัดทำขอขอบคุณ อาจารย์สมยศ จุฑะปิยะ อาจารย์ประจำภาควิชาวิศวกรรม
โทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้า ลาดกระบัง ที่ให้คำปรึกษา อำนวยความสะดวก
ต่างๆ ตลอดจนอุปกรณ์และสถานที่ในการทดลองจนเป็นผลสำเร็จด้วยดี

ผู้จัดทำ

นายวิชัย นทีนนท์สวัสดิ์



หนังสืออ้างอิง

1. นคร อหิมตชัย, "ความรู้เบื้องต้นของการส่งข้อมูล", วารสารไมโครคอมพิวเตอร์, ฉบับที่ 17, หน้า 90-97, 2528
2. Jame W Coffron, " Z80 APPLICATION ", Sybex Inc, pp209-237, 1983
3. J.A.Titus, D.G.Larsen and C.A.Titus, " APPLE INTERFACEING ", Howard W.Sams & Co., Inc., Indianapolis, pp164-179, 1981
4. J.N.Fernandez, D.N.Tabler and R.Ashley, " 6502 ASSEMBLY LANGUAGE PROGRAMMING ", John Wiley & Sons, Inc., New York, pp272-273
5. " APPLE REFERENCE MANUAL "

