



ปีการศึกษา 2530
โทรศัพท์ประชุมร่วม 3 คน
โดย
นาย เรืองฤทธิ์ แซ่พลี 27-1160
นาย วิศิษฐ์ ว่องวาราวณิชย์ 27-1303
อำนวยการที่ปรึกษา
ถวิล พึ่งมา

อำนวยการที่ปรึกษา

ปริญญานิพนธ์ปีการศึกษา ๒๕๖๐

ภาควิชา โทษคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง โทรทัศน์ประชุมร่วม 3 คน

ผู้จัดทำ

1. นาย เรืองฤทธิ์ แซ่หลี 27-1160
2. นาย วิศิษฐ์ ว่องวาราวณิชย์ 27-1303



อาจารย์ที่ปรึกษา

(ฤวิศ พงมา)



โทรศัพท์ประชุมร่วม 3 คน

นาย เรืองฤทธิ์ แซ่หลี่

นาย วิศิษฐ์ ว่องวรวิภาชี

อาจารย์ ถวิล หึงมา

ปีการศึกษา 2531

บทคัดย่อ

การประชุมร่วมทางโทรศัพท์แบบโทรศัพท์ประชุมร่วม 3 คนนี้ ได้พัฒนาวงจรขึ้นมาสำหรับใช้กับโทรศัพท์แบบกลุ่ม (DTMF) เท่านั้น วงจรส่วนต่าง ๆ แต่ละส่วนจะทดลองจนได้ผลตามที่ต้องการ แล้วจึงนำแต่ละส่วนมาเชื่อมต่อกันเข้าเป็นระบบ เพื่อให้ได้วงจรที่มีเสถียรภาพและประสิทธิภาพดี ในส่วนของวงจรถ่วงคัมจะใช้ระบบไมโครโปรเซสเซอร์เป็นตัวควบคุมการตัดต่อของรีเลย์ ส่วนของวงจรถ่วงจับสัญญาณจะใช้หลักการของเฟสล็อกเพื่อตรวจจับสัญญาณการกดปุ่มบนหน้าปัดและสัญญาณจากคู่สายโทรศัพท์ จากการที่ใช้ระบบไมโครโปรเซสเซอร์เป็นวงจรสำหรับควบคุมการตัดต่อรีเลย์ จะทำให้ได้วงจรที่มีประสิทธิภาพและเสถียรภาพดีมาก ทำให้ได้ประโยชน์จากการนำไปใช้งานเป็นอย่างยิ่ง

TELE-CONFERENCE UNIT

MR. ROENRIT SAELEE
MR. WISIT WONGWARAWANITH
ASSISANT PROFESSOR TAWIL PAUNGMA
ADVISOR
1987

ABSTRACT

THIS TELE-CONFERENCE PROJECT IS USED FOR THREE PERSONS COMMUNICATION. IT IS DEVELOPED FOR CONNECT TO DTMF EXCHANGE ONLY. EACH PART OF CIRCUITS WAS TRAIL BEFORE CONNECTED IT TOGETHER THAT FOR HAS STABLE AND HIGH EFFICIENT CIRCUIT. THE CONTROL UNIT WILL USE MICROPROCESSOR 8048 CONTROLS OPEATION OF RELAY. TONE DECODER CIRCUIT IS USED IN DETECTION SIGNAL UNIT FOR DETECTS SIGNAL FROM TELEPHONE LINE AND TELEPHONE ITSELF. THE MICROPROCESSOR 8048 CONTROLS RELAY OPERATION OF RELAY WILL HELP THIS CIRCUIT TO HAVE HIGH STABILITY AND EFFENCIENCY AND ATMOST UTILITY.

สารบัญ

		หน้า
บทคัดย่อ		ก-ข
บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎีและหลักการทำงาน	3
	2.1 หลักการทำงานของระบบโทรศัพท์	3
	2.1.1 ส่วนประกอบของระบบโทรศัพท์	3
	2.1.2 วิธีการใช้โทรศัพท์ทั่วไป	4
	2.1.3 ลักษณะของสัญญาณโทรศัพท์	4
	2.1.4 เครื่องโทรศัพท์แบบกดปุ่ม	7
	2.2 ระบบไมโครโปรเซสเซอร์ 8048	11
	2.2.1 ลักษณะทั่วไป	11
	2.2.2 หน่วยความจำ	11
	2.2.3 พอร์ต	13
	2.2.4 สัญญาณนาฬิกาของระบบและสัญญาณควบคุม	14
	2.2.5 การอินเทอร์รัพท์	16
	2.2.6 ไทม์เมอร์/เคาน์เตอร์	16
	2.2.7 ชุดคำสั่งของ 8048	17
	2.3 หลักการทำงานของโทรศัพท์ประชุมร่วม 3 คน	21
	2.3.1 โครงสร้างของวงจร	21
	2.3.2 ไฟล์ชาร์ตแสดงลำดับการทำงาน	23
	2.3.3 ไฟล์ชาร์ตแสดงการเขียนโปรแกรมการทำงาน	25
บทที่ 3	การออกแบบและการคำนวณ	27
	3.1 การออกแบบและการคำนวณวงจรตรวจจับการยกหู	27
	3.2 การออกแบบและการคำนวณวงจรตรวจจับสัญญาณ	28
	3.2.1 วงจรตรวจจับสัญญาณให้หมุน	28

	หน้า
3.2.2 วงจรตรวจจับสัญญาณ * และ #	29
3.3 การออกแบบวงจรเสียงคนตรี	30
3.3.1 วงจรเสียงคนตรี	30
3.3.2 การออกแบบและคำนวณวงจรหรือยกอย่างต่อเนื่อง	31
3.4 การออกแบบและคำนวณวงจรรีเลย์	32
3.5 การออกแบบระบบไมโครโปรเซสเซอร์	33
3.6 การออกแบบวงจรบัฟเฟอร์	34
3.7 การออกแบบวงจรแลตซ์และบัฟเฟอร์	35
บทที่ 4 การทดลองและผลการทดลอง	36
4.1 การทดลองส่วนฮาร์ดแวร์	36
4.2 การทดลองส่วนซอฟต์แวร์	37
4.3 ผลการทดลอง	37
4.3.1 แผนผังเวลา แสดงผลการทดลองตรวจจับสัญญาณต่างๆ	38
บทที่ 5 บทสรุปและวิจารณ์	42
ภาคผนวก	43
กิตติกรรมประกาศ	62
หนังสืออ้างอิง	63

บทที่ 11

บทนำ

ในปัจจุบันนี้เทคโนโลยีทางการสื่อสารเจริญก้าวหน้าไปมาก การติดต่อสื่อสาร มีความสะดวกรวดเร็วและมีความแน่นนอนมาก ซึ่งสามารถตอบสนองต่อความต้องการของผู้คน โดยเฉพาะอย่างยิ่งพวกนักธุรกิจ ซึ่งเวลาเป็นสิ่งสำคัญสำหรับพวกเขามาก เวลาที่เสียไปแค่ 1 ช.ม. หรือแค่ไม่กี่นาทีอาจมีผลทำให้พวกเขาเกิดความเสียหายขึ้นมาได้มากมาย ในการดำเนินธุรกิจนั้นโทรศัพท์นับว่าเป็นเครื่องมือสำคัญอย่างหนึ่งที่นักธุรกิจหรือแม้แต่บุคคลทั่วไป ต้องใช้ ซึ่งบางครั้งนักธุรกิจอาจต้องการคำปรึกษาหรือคำแนะนำในการดำเนินธุรกิจจากบุคคลหลาย ๆ ฝ่าย แต่การพูดคุยกันทางโทรศัพท์สามารถพูดคุยพร้อมกันได้แค่ 2 คน ถ้าต้องการจะพูดคุยกับบุคคลที่ 3 ด้วย ก็ไม่สามารถจะทำได้ ดังนั้นจึงได้ทำการพัฒนาวงจรซึ่งทำให้สามารถพูดคุยพร้อมกัน 3 คนได้ขึ้นมา ถึงแม้ว่าในปัจจุบันคุณสมบัติแบบนี้จะมีอยู่ในระบบโทรศัพท์ที่มีตู้สาขาย่อยเป็นของตนเองโดยเฉพาะก็ตาม แต่ถ้าเราต้องการผลการพูดคุยพร้อมกัน 3 คน หรือประชุมร่วม 3 คนเท่านั้น จะซื้อตู้สาขาก็จะไม่เป็นการประหยัดเลย

สำหรับวงจรที่พัฒนาขึ้นมาจะพัฒนาขึ้นมาสำหรับใช้กับโทรศัพท์แบบกดปุ่มเท่านั้น เพราะในปัจจุบันโทรศัพท์ส่วนมากจะเปลี่ยนมาใช้แบบนี้กันเกือบหมดแล้ว วงจรที่พัฒนาขึ้นมา จะไม่มีการตัดแปลงหรือเปลี่ยนแปลงอุปกรณ์ของเครื่องโทรศัพท์แต่อย่างใด และจะไม่มีผลกระทบใด ๆ ต่อคู่สายขององค์การโทรศัพท์ด้วย การพัฒนาวงจรมันจะทำการพัฒนาขึ้นมาเพื่อให้พูดคุยกันได้พร้อมกัน 3 คนหรือ 3 เลขหมาย โดยใช้คู่สายโทรศัพท์ 2 คู่สาย ในการที่พัฒนาต่อ ๆ ไปอาจจะทำให้สามารถพูดคุยพร้อมกันได้มากขึ้น ในการพัฒนามันจะถือหลักของ ความมีเสถียรภาพและประสิทธิภาพของวงจรและประหยัดเป็นหลักสำคัญ

สำหรับลักษณะและคุณสมบัติของวงจรที่พัฒนามันจะเป็นดังต่อไปนี้

1. ใช้ปุ่ม * และ # เป็นปุ่มสำหรับควบคุมการทำงานทั้งหมด
2. เมื่อติดต่อบุคคลแรกได้แล้ว และต้องการติดต่อไปยังบุคคลที่ 2 ต้องกดสายบุคคลแรกไว้ก่อนโดยกด * เครื่องจะทำการหัดสายพร้อมกับให้สัญญาณหมุนโดยอัตโนมัติ
3. ถ้าติดต่อกับบุคคลที่ 2 แล้วไม่ว่าง ให้กด * อีกจะได้รับสัญญาณหมุนโดยอัตโนมัติ
4. ถ้าติดต่อบุคคลที่ 2 ได้แล้ว แต่ไม่มีคนรับหรือไม่ต้องการสนทนา 3 คน ก็กด # เครื่องจะวางสายบุคคลที่ 2 และต่อกับบุคคลที่ 1 ใหม่ทันที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ถ้าคิดต่อบุคคลที่ 2 ได้และต้องการสนทนาพร้อมกัน 3 คน ก็กด * ก็ จะเข้าสู่การประชุมร่วม 3 คน
6. ขณะที่พูดสายกัน 3 คน โทรศัพท์อีกเครื่องจะถูกตัดออกจากระบบ ทำให้ ไม่สามารถกดที่สนทนาได้
7. ขณะที่พูดสายบุคคลที่ 1 จะได้ยินเสียงคนตรีตลอดเวลาเพื่อให้รู้ว่าขณะนี้สาย ถูกหักไว้ชั่วคราวเท่านั้น
8. สามารถจะใช้โทรศัพท์เครื่องใดก็ได้ในการเรียกประชุมร่วม ทั้งนี้ขณะที่เรียก ประชุมร่วมนั้น โทรศัพท์อีกเครื่องจะต้องไม่ถูกใช้งานอยู่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการทํางาน

2.1 หลักการทํางานของระบบโทรศัพท์

ระบบการสื่อสารทางโทรศัพท์ เป็นระบบการเชื่อมโยงเสียงพูดของผู้ใช้จากที่หนึ่งไปยังผู้ใช้อีกคนหนึ่งซึ่งอยู่กันคนละแห่ง ให้สามารถพูดโต้ตอบกันได้ เครื่องมือที่ใช้ในการนี้ก็คือ เครื่องโทรศัพท์

2.1.1 ส่วนประกอบของระบบโทรศัพท์

ในการติดต่อสื่อสารโดยใช้โทรศัพท์ จะมีเพียงเครื่องโทรศัพท์อย่างเดียวจะไม่สามารถติดต่อสื่อสารกันได้ ระบบโทรศัพท์อย่างน้อยจะต้องมี 3 ส่วนดังต่อไปนี้

2.1.1.1 เครื่องโทรศัพท์


เครื่องโทรศัพท์จะมีประจำอยู่กับผู้ใช้โทรศัพท์แต่ละคน เครื่องโทรศัพท์ทั่ว ๆ ไป สิ่งแรกที่จะมองเห็นก็คือ ปากพูดและหูฟัง และหน้าปัทม์โทรศัพท์ สำหรับหมุน - เวียนหรือกดตัวเลขที่ต้องการจะติดต่อด้วย

2.1.1.2 สายโทรศัพท์หรือขั้วสายโทรศัพท์

จากตัวเครื่องโทรศัพท์จะต้องมีคู่สายโทรศัพท์ 1 คู่สายเชื่อมโยงไปยังชุมสายเพื่อนำเสียงพูดและนำไฟเลี้ยงจากชุมสายมาเลี้ยงเครื่องโทรศัพท์ โดยที่เครื่องโทรศัพท์แต่ละเครื่องจะมีคู่สายเป็นของตัวเอง 1 คู่สาย ไม่เกี่ยวข้องกับผู้อื่น ซึ่งจะไม่เหมือนในระบบการส่งกำลังไฟฟ้า ผู้ใช้สามารถใช้สายส่งกำลังเส้นเดียวกันได้


2.1.1.3 ชุมสายโทรศัพท์หรือเครื่องชุมสาย

ในการติดต่อกันทางโทรศัพท์นั้น เราคงจะไม่ติดต่อไปยังบุคคลเพียงคนเดียวหรือเครื่องเดียวแน่ อาจจะมีการติดต่อไปยังบุคคลในบางคนบ้าง ดังนั้นจึงต้องมีการเชื่อมโยงสายโทรศัพท์ถึงกัน เพื่อจะสามารถติดต่อกันได้ ในตอนแรกนั้นผู้ใช้นั้นน้อย การติดต่อโดยตรงระหว่างผู้ใช้โทรศัพท์ด้วยกันดังแสดงในรูป 2.1 ก นั้นยังใช้ได้อยู่ แต่เมื่อผู้ใช้มีจำนวนเพิ่มมากขึ้น การต่อโดยตรงจะทำให้มีจำนวนสายมากเกินไป ในทางปฏิบัติจะยุ่งยากและเป็นการไม่ประหยัดเลย ดังนั้นจึงมีการตั้งเป็นชุมสายขึ้น เพื่อเป็นสวิตช์ต่อไปยังบุคคลที่ต้องการ ดังในรูป 2.1 ข ซึ่งเรียกว่าเป็นการต่อโดยใช้ศูนย์กลาง อุปกรณ์ในชุมสายนั้น จะทำการต่อโดยอัตโนมัติหรือใช้พนักงานสลับสายต่อให้ก็ได้



รูป 2.1 ก

เป็นวง



รูป 2.1 ข

รูป 2.1 แสดงข่ายสื่อสารด้วยสายโทรศัพท์

2.1.2 วิธีการใช้โทรศัพท์ทั่วไป

เครื่องโทรศัพท์จะสามารถใช้ได้เป็นทั้งผู้รับและผู้เรียกได้ในเครื่องเดียวกัน

วิธีการใช้โทรศัพท์แบ่งเป็นตอนรับและตอนเรียกดังนี้

2.1.2.1 เมื่อเป็นผู้เรียก ลำดับการใช้เป็นดังนี้

- ยกหูฟังขึ้น ฟังเสียงสัญญาณไทม์นูน (DIAL TONE) เมื่อมีเสียงนี้

แสดงว่าเครื่องพร้อมจะให้เรานูนหรือกดหมายเลขใด

- เมื่อกดหรือนูนหมายเลขแล้ว ในกรณีที่เครื่องโทรศัพท์ที่เราติดต่อไปไม่

ว่าง จะได้ยินสัญญาณไม่ว่าง (BUSY TONE) ให้วางหูฟังลงสักครู่แล้วจึงโทรเรียกใหม่

ในกรณีที่คานรับว่างจะได้ยินสัญญาณเรียกกลับ (RING BACK TONE) คานผู้เรียก และสัญญาณ

กระดิ่งคานผู้รับ (RINGING) เมื่อผู้รับยกหูสัญญาณจะหายไป จากนั้นก็พูดติดต่อกันได้

2.1.2.2 เมื่อเป็นผู้รับลำดับการใช้เป็นดังนี้

- เมื่อมีผู้เรียกมา จะมีสัญญาณกระดิ่งดังขึ้นเป็นระยะ

- ยกหูฟังขึ้น เสียงกระดิ่งจะหยุด ก็จะพูดติดต่อกันได้

- เมื่อเลิกพูดแล้ว วางหูฟังลงบนเครื่องดังเดิม

2.1.3 ลักษณะของสัญญาณโทรศัพท์

สัญญาณโทรศัพท์มีทั้งสัญญาณที่เป็นไฟ DC และไฟ AC เมื่อพิจารณา

ตามลักษณะการใช้เครื่องโทรศัพท์ 2 ลักษณะดังกล่าวในหัวข้อ 2.1.2 จะได้ลักษณะสัญญาณ

โทรศัพท์ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เป็นการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


2.1.3.1 เมื่อเป็นผู้เรียก ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขณะวางหูหรือโทรศัพท์ยังไม่ได้ใช้ จะมีไฟตรม (DC) ระหว่างคู่สาย โทรศัพท์ 48 โวลท์
- เมื่อยกหูฟังขึ้น แรงดันคู่สายจะตกลงเหลือประมาณ 10 โวลท์ขณะเดียวกันก็จะมีสัญญาณ DIAL TONE ซึ่งเป็นไฟสลับความถี่ 400 Hz รัศมีสัญญาณประมาณ 600 มิลลิโวลท์ด้วย
- เมื่อหมุนหรือกดหน้าปัทม์หมายเลขที่ต้องการในแบบหมุนหมุนหน้าปัทม์ จะส่ง PULSE จำนวนลูกเท่ากับหมายเลขที่เราหมุน โดยส่งเป็นแบบ 10 PPS หรือ 20 PPS ในแบบกดปุ่มจะส่งสัญญาณออกเป็นคู่ของควมถี่ (DTMF) ซึ่งเป็นความถี่มาตรฐาน ดังตาราง 2.1

กลุ่มความถี่ต่ำ (Hz)	กลุ่มความถี่สูง (Hz)			
	1209	1336	1477	1633
697	1	2	3	A
770	4	5	6	B
852	7	8	9	C
941	*	0	#	D

ตาราง 2.1 DUAL TONE MULTI FREQUENCY


- รอสัญญาณหลังการหมุนหรือกดหน้าปัทม์ ถ้าได้รับสัญญาณ RINGBACK TONE แสดงว่ากำลังเรียกไปยังบ้านรับ สัญญาณจะเป็นความถี่ 400 Hz รัศมีสัญญาณ 200 มิลลิโวลท์ ถึง 1 หยุด 4 วินาที สลับกัน ถ้าได้รับ BUSY TONE แสดงว่าสายไม่ว่าง สัญญาณจะเป็นความถี่ 400 Hz ถึงและหยุดสลับกัน 0-5 วินาที รัศมีสัญญาณ 400 มิลลิโวลท์
- เมื่อพูดสายสัญญาณระหว่างสายโทรศัพท์ยังเป็นไฟซีบประมาณ 10 โวลท์ เช่น เกม แต่จะมีสัญญาณเสียงซึ่งเป็นสัญญาณเอซิค.เอมอยู่ด้วย รัศมีสัญญาณเสียงไม่เกิน 1 โวลท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.2 ลักษณะทางไฟฟ้าที่ปรากฏที่ตู้สายขณะเรียกออก

2.1.3.2 เมื่อเป็นผู้รับ

- ขณะวางหูอยู่ สัญญาณระหว่างคู่สายจะเป็นไฟฟ้ 48 โวลต์
- เมื่อมีสัญญาณกระตัง (RINGING TONE) จะมีสัญญาณเอซีความถี่ 16 Hz รับกับสัญญาณประมาณ 100 โวลต์ตัง 1 หยด 4 วินาทีสลับกัน
- เมื่อยกหูโทรศัพท์ สัญญาณระหว่างคู่สายจะตกลงประมาณ 10 โวลต์



รูป 2.3 ลักษณะทางไฟฟ้าของสัญญาณโทรศัพท์

2.1.4 เครื่องโทรศัพท์(แบบกลุ่ม)

ในปัจจุบันนี้ระบบโทรศัพท์ ได้รับการพัฒนาให้ก้าวหน้าขึ้นมาจากการใช้ระบบ MECHANIC RELAY จนถึงปัจจุบันแบบ ELECTRONIC ตัวเครื่องโทรศัพท์ก็ได้ได้รับการพัฒนาขึ้นมา ในปัจจุบันนี้เครื่องโทรศัพท์ส่วนใหญ่จะเปลี่ยนมาเป็นแบบกลุ่มกันหมดแล้ว ในการกลุ่มเพื่อจะส่งความถี่ออกไปซึ่งเรียกว่าสัญญาณ MULTI FREQUENCY การใช้วิธีการกลุ่มนั้น ทำให้มีข้อดีว่าแบบเก่า (แบบหมุนหน้าปัด) ดังนี้


- เวลาในการส่งสัญญาณเลขหมายน้อยลง เพราะกลุ่มจะจ่ายกว่า
- ความผิดพลาดในการส่งหมายเลขน้อย
- สามารถเพิ่มปุ่มอื่น ๆ นอกจากที่มีอยู่แล้ว เพื่อใช้งานอื่นได้อีก
- ใช้สัญญาณความถี่ระดับคลื่นเสียง

2.1.4.1 ระบบสัญญาณ

ระบบสัญญาณที่ใช้กับเครื่องโทรศัพท์แบบนี้ จะมีความถี่อยู่ในระดับคลื่นเสียง ซึ่งแตกต่างกัน ความถี่ หรือจะเรียกอีกอย่างหนึ่งว่าระบบ 4 x 4 การกลุ่มใหม่ที่มีนั้น

เอกสารอื่นเอกสารที่ส่งวนเวียนเพื่อการใช้งานเพื่อการใช้งานอื่น เช่น อนุญาตให้คนอื่นใช้เอกสารนี้ในการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณจะถูกส่งออกไปพร้อมกัน 2 ความถี่ ดังจะเห็นได้จากรูปข้างล่างนี้ สำหรับ X และ Y และแฉกตามแนวตั้งแถวที่ 4 จะใช้กับโคตอื่น ไม่ได้รับรหัสตัวเลขและใช้กับจุดประ-
ส่งคลื่น




รูป 2.4 ระบบความถี่และการจัดปุ่ม

2.1.4.2 เครื่องโทรศัพท์


เครื่องโทรศัพท์แบบกดปุ่มนั้น ก็เหมือนเครื่องโทรศัพท์ทั่ว ๆ ไป เพียงแต่หน้าปัทม์เป็นแบบกดปุ่มเท่านั้น คุณสมบัติของเสียงเหมือนของเครื่องโทรศัพท์แบบหมุนทั่ว ๆ ไป ส่วนประกอบที่สำคัญจะมี 7 ส่วนดังนี้

- ก. หูฟัง
- ข. ปากพูด
- ค. วงจรเสียงพูด
- ง. ชุกสวิช
- จ. กระตัง
- ฉ. วงจรกำเนิดสัญญาณกด
- ช. บริทเรติไฟร์

บล็อกไดอะแกรมแสดงส่วนประกอบต่าง ๆ และการเอาระหว่างส่วนต่าง ๆ ของ



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 2.5 บล็อกไดอะแกรมของตัวเครื่องโทรศัพท์นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



สัญลักษณ์	ชื่อส่วนประกอบ	สัญลักษณ์	ชื่อส่วนประกอบ
R1	100Ω (1W)	D1	1R 1/2 100
R2	100Ω (1W)	D2	-
R3	150Ω (1W)	D3	-
R4	100Ω (1W)	D4	-
R5	100Ω (1W)	D5	-
R6	100Ω (1W)	D6	-
R7	100Ω (1W)	D7	-
R8	100Ω (1W)	D8	-
R9	100Ω (1W)	D9	-
R10	100Ω (1W)	D10	-
C1	1000pF	VR1	VR 100 1/2 100
C2	100pF	VR2	-
C3	100pF	VR3	-
C4	100pF	VR4	-
C5	100pF	VR5	-
C6	100pF	VR6	-
C7	100pF	VR7	-
C8	100pF	VR8	-
C9	100pF	VR9	-
C10	100pF	VR10	-
C11	100pF	VR11	-
C12	100pF	VR12	-
C13	100pF	VR13	-
C14	100pF	VR14	-
C15	100pF	VR15	-
C16	100pF	VR16	-
C17	100pF	VR17	-
C18	100pF	VR18	-
C19	100pF	VR19	-
C20	100pF	VR20	-
C21	100pF	VR21	-
C22	100pF	VR22	-
C23	100pF	VR23	-
C24	100pF	VR24	-
C25	100pF	VR25	-
C26	100pF	VR26	-
C27	100pF	VR27	-
C28	100pF	VR28	-
C29	100pF	VR29	-
C30	100pF	VR30	-
C31	100pF	VR31	-
C32	100pF	VR32	-
C33	100pF	VR33	-
C34	100pF	VR34	-
C35	100pF	VR35	-
C36	100pF	VR36	-
C37	100pF	VR37	-
C38	100pF	VR38	-
C39	100pF	VR39	-
C40	100pF	VR40	-
C41	100pF	VR41	-
C42	100pF	VR42	-
C43	100pF	VR43	-
C44	100pF	VR44	-
C45	100pF	VR45	-
C46	100pF	VR46	-
C47	100pF	VR47	-
C48	100pF	VR48	-
C49	100pF	VR49	-
C50	100pF	VR50	-
L1	100μH	VR51	-
L2	100μH	VR52	-
L3	100μH	VR53	-
L4	100μH	VR54	-
L5	100μH	VR55	-
L6	100μH	VR56	-
L7	100μH	VR57	-
L8	100μH	VR58	-
L9	100μH	VR59	-
L10	100μH	VR60	-
L11	100μH	VR61	-
L12	100μH	VR62	-
L13	100μH	VR63	-
L14	100μH	VR64	-
L15	100μH	VR65	-
L16	100μH	VR66	-
L17	100μH	VR67	-
L18	100μH	VR68	-
L19	100μH	VR69	-
L20	100μH	VR70	-
L21	100μH	VR71	-
L22	100μH	VR72	-
L23	100μH	VR73	-
L24	100μH	VR74	-
L25	100μH	VR75	-
L26	100μH	VR76	-
L27	100μH	VR77	-
L28	100μH	VR78	-
L29	100μH	VR79	-
L30	100μH	VR80	-
L31	100μH	VR81	-
L32	100μH	VR82	-
L33	100μH	VR83	-
L34	100μH	VR84	-
L35	100μH	VR85	-
L36	100μH	VR86	-
L37	100μH	VR87	-
L38	100μH	VR88	-
L39	100μH	VR89	-
L40	100μH	VR90	-
L41	100μH	VR91	-
L42	100μH	VR92	-
L43	100μH	VR93	-
L44	100μH	VR94	-
L45	100μH	VR95	-
L46	100μH	VR96	-
L47	100μH	VR97	-
L48	100μH	VR98	-
L49	100μH	VR99	-
L50	100μH	VR100	-

รูป 2.6 วงจรโทรศัพท์แบบกดปุ่ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารนำไปด้วย 024657

ส่วนของ **ตัวส่ง (TRANSMITTER)** จะเป็นตัวเปลี่ยนสัญญาณเสียงพูดเป็นสัญญาณไฟฟ้า ซึ่งจะถูกส่งไปยัง **SWITCHING CENTER** ส่วน **RECEIVER** จะเปลี่ยนสัญญาณไฟฟ้าเป็นเสียงพูด สัญญาณที่ส่งจาก **TRANSMITTER** จะถูกลดทอนสัญญาณและถูกส่งกลับในบางส่วนมายัง **RECEIVER** ซึ่งเรียกว่า **SIDE TONE** เป็นส่วนหนึ่งของหน้าที่ของ **SPEECH NETWORK** ซึ่งทำหน้าที่รับและส่งสัญญาณเสียงพูดระหว่างชุมสายกับตัวเครื่องผ่านทางศูนย์ สำหรับ **HOOK SWITCH** จะทำหน้าที่เป็นสวิช 2 ทาง คือ **ON-HOOK** กับ **OFF-HOOK** ขณะที่ **ON-HOOK** จะเป็นสถานะวางหู และ **OFF-HOOK** จะเป็นสถานะยกหู ซึ่งในขณะที่วางหู **HOOK SWITCH** จะต่อสายโทรศัพท์เข้ากับวงจร **RINGER** เพื่อรอรับสัญญาณกระดิ่ง ถ้าเป็นขณะยกหู **HOOK SWITCH** จะต่อสายโทรศัพท์เข้ากับวงจร **SPEECH NETWORK** แทน วงจรภายในเครื่องโทรศัพท์จะได้รับกระแสไฟตรงสำหรับ **BIAS** จากทางชุมสาย ทั้งในขณะวางหูและยกหู วงจร **BRIDGE RECTIFIER** จะทำหน้าที่กลับขั้วของกระแสไฟให้เหมาะสม


วงจรโทรศัพท์ในรูป. 2.6 นั้น เป็นวงจรโทรศัพท์แบบกดปุ่ม ซึ่งใช้วงจร **DIALER** เป็นแบบ **TUNING OSCILLATOR** ทำให้เกิดสัญญาณความถี่ต่ำและความถี่สูงแต่ละค่า เมื่อมีการทำงานของตอนเทค (**CONTACT**) ในแต่ละชุดของกลุ่มความถี่เป็น **TUNING FREQUENCY** ในปัจจุบันวงจร **DIALER** ใ้ใช้ไอซี สำหรับกำเนิดสัญญาณแทนในกลุ่มความถี่ต่ำและกลุ่มความถี่สูง โดยใช้ความถี่ **OSCILLATOR** จาก **X-TAL** สำหรับผลิตความถี่ที่มีเสถียรภาพสูง

2.2 ระบบไมโครโปรเซสเซอร์ 8048

8048 เป็นไอซีประเภทไมโครคอมพิวเตอร์ซีพียูเดี่ยว ที่จัดได้ว่ามีความพร้อมหรือความสมบูรณ์อยู่ในตัวมันเอง คือไม่เพียงแต่ประกอบด้วยส่วนซีพียูอย่างแท้จริง แต่ยังมีส่วนของหน่วยความจำ, พอร์ต, ส่วนไทเมอร์และเทราเตอร์ และอื่น ๆ อีกมากมายทั้งหมดรวมอยู่ในซีพียูเดียวกัน เหมาะสำหรับใช้ในงานควบคุมขนาดเล็ก

2.2.1 ลักษณะทั่วไป

8048 เป็นไมโครคอมพิวเตอร์ซีพียูเดี่ยวขนาด 8 บิต ซีพียูของ 8048 จึงมีขนาด 8 บิตด้วย โครงสร้างเป็นสาร NMOS ภายนอกเป็นไอซีขนาด 40 ขา ประกอบด้วยขาที่เป็นพอร์ต 3 พอร์ต 24 ขา นอกนั้นเป็นขาควบคุมขาสัญญาณนาฬิกากับขาไฟเลี้ยง พอร์ตทั้ง 3 มีชื่อเรียกว่า P0, P1 และ P2



รูป 2.1 แสดงการจัดขาของ 8048

2.2.2 หน่วยความจำ

8048 มีการจำแนกหน่วยความจำออกเป็น 2 ลักษณะตามชนิดของข้อมูลที่เก็บคือ

- ก. หน่วยความจำข้อมูล
- ข. หน่วยความจำโปรแกรม

หน่วยความจำข้อมูลก็คือ หน่วยความจำส่วนที่เป็น RAM ซึ่งเราสามารถเขียนหรืออ่านข้อมูลได้ แต่ไม่สามารถจะรันโปรแกรมบนหน่วยความจำนี้ได้เลย ส่วนหน่วยความจำโปรแกรมก็คือหน่วยความจำที่อ่านได้อย่างเดียวซึ่งภายในจะบรรจุโปรแกรมหรือข้อมูลที่เป็นคำสั่งเอาไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หน่วยความจำทั้ง 2 ประเภทนี้ ถูกแบ่งแยกออกจากกันด้วยคำสั่งทางซอฟต์แวร์ และลักษณะการติดต่อทางฮาร์ดแวร์ด้วย กล่าวคือมีคำสั่งเฉพาะสำหรับติดต่อกับหน่วยความจำ ชนิดใดชนิดหนึ่ง และมีการจัดสัญญาณ STROBE ในการติดต่อกับหน่วยความจำแต่ละชนิด แยกต่างหากกันอีกด้วย

2.2.2.1 หน่วยความจำข้อมูล

ภายในตัว 8048 มีด้วยกัน 64 ไบท์ ซึ่งจะแบ่งออกเป็น 2 ส่วน ดังรูป 2.8

คือ

- ก. ส่วนรีจิสเตอร์ ไท้แก่หน่วยความแอดเดรส 00-07 ซึ่งเราเรียกว่า รีจิสเตอร์แบงค์ 0 แต่ละแบงค์จะมีรีจิสเตอร์อยู่ 8 ตัว ซึ่งมีชื่อเรียกว่า R₀-R₇ ในการใช้งานรีจิสเตอร์เหล่านี้จะสามารถใช้ไค้ทีละแบงค์
- ข. ส่วนของแอสตค ประกอบด้วยแอสตคทั้งหมด 8 ชั้น และแต่ละชั้นประกอบด้วยหน่วยความจำข้อมูล 2 ไบท์



รูป 2.8 การแบ่งหน่วยความจำข้อมูล

2.2.2.2 หน่วยความจำโปรแกรม

หน่วยความจำโปรแกรมแบ่งออกเป็น 2 ส่วน คือหน่วยความจำโปรแกรมภายใน และหน่วยความจำโปรแกรมภายนอก หน่วยความจำโปรแกรมภายในคือหน่วยความจำประเภทรอมหรือเอ็พรอมที่ตั้งอยู่ในตัว 8048 ซึ่งมีส่วนใหญ่มีขนาดไม่เกิน 2 กิโลไบท์ ซึ่งส่วนหน่วยความจำที่เราได้อีก อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการต่อหน่วยความจำโปรแกรมภายนอกนั้น จะต้องทำการแลตซ์ค่าของ แอคเตรสให้แยกออกมาจากค่าบัส ได้เป็นแอคเตรสบัส A₆-A₇ ส่วนแอคเตรสบัส A₈-A₁₁ นั้นไ้มาจาก 4 บิตล่างของพอร์ท 2

8048 จะสามารถเลือกรันโปรแกรมในหน่วยความจำโปรแกรมภายนอกหรือภายในก็ได้ โดยส่งสัญญาณเลือก EA (EXTERNAL ACCESS)


ถ้า EA มีลอจิกศูนย์ 8048 จะรันโปรแกรมในหน่วยความจำโปรแกรมภายใน

EA มีลอจิกหนึ่ง 8048 จะรันโปรแกรมในหน่วยความจำโปรแกรมภายนอก หน่วยความจำโปรแกรมมีลักษณะพิเศษอย่างหนึ่งคือ การแบ่งพื้นที่หน่วยความจำ-

ออกเป็นส่วนย่อย ๆ โดยหน่วยความจำโปรแกรมขนาด 4 กิโลไบท์จะแบ่งออกเป็น 2 แบบลงค์

(BLANK) แบบส่งคละ 2 กิโลไบท์ และในแต่ละแบบลงค์ยังแบ่งออกเป็น 8 PAGE PAGE

ละ 256 ไบท์ การแบ่งแบบนี้ทำให้อ่างอิงแอคเตรสง่าย



รูป 2.9 การแบ่งหน่วยความจำโปรแกรม

2.2.3 พอร์ท (PORT)

8048 มีพอร์ทให้ใช้งานทั้งหมด 3 พอร์ทคือ

- ก. พอร์ท 1
- ข. พอร์ท 2
- ค. ภาตาบัส

พอร์ท 1 และ 2 สามารถเป็นได้ทั้งอินพุตและเอาท์พุต เมื่อเราเอาท์พุตค่า


ตัวเลขออกมาที่ขั้วคำสั่ง OUT ค่าตัวเลขนั้นจะถูกแลตซ์ค่าอยู่ที่พอร์ท ถ้ามีข้อมูลใหม่เข้ามา ก็จะทับข้อมูลเก่าไป อีกส่วนการใช้งานเป็นอินพุตพอร์ทนั้น มีวิธีการคือ ถ้าเราต้องกรอให้บิต

ใดเป็นอินพุท. เราก็จะต้องเอาที่ฟูลจิกหนึ่งออกมาที่บิตนั้น จากนั้นก็จะอ่านค่าจากพอร์ทเข้า
ไป วงจรภายนอกจะสามารถที่จะดึงลจิกหนึ่งที่บิตนั้นให้ เป็นศูนย์ ดังนั้นการตรวจสอบว่า
วงจรมานอกส่งสัญญาณอินพุทเข้ามาหรือไม่ ก็ทำได้โดยการตรวจสอบลจิกศูนย์ที่บิตนั้น ส่วน
บิตที่เราเอาที่ฟูลจิกศูนย์ออกไป เมื่ออ่านกลับมาก็ยังเป็นลจิกศูนย์อยู่ดี วงจรมานอก
ไม่สามารถดึงให้กลายเป็นลจิกหนึ่งได้

สำหรับคาตาบัสนั้น ปกติจะทำหน้าที่ส่งแอดเดรสและรับส่งข้อมูลสลับกันแบบมัลติ-
เพลกซ์ตลอดเวลา การใช้งานคาตาบัสเป็นพอร์ทนั้น จะใช้เมื่อไม่มีการต่อหน่วยความจำภาย
นอกเลยเท่านั้น

2.2.4 สัญญาณนาฬิกาของระบบและสัญญาณควบคุม

สัญญาณนาฬิกาอาจสร้างจากวงจรรอสซซิลเลเตอร์ภายนอก แล้วอินพุท 8048
ทางขา XTAL1 แต่ภายใน 8048 จะมีวงจรรอสซซิลเลเตอร์อยู่ เพียงแต่ถ่วงคริสตอลและตัว
เก็บประจุจะอีก 2 ตัว ก็จะทำให้มีสัญญาณนาฬิกาแล้ว คริสตอลที่ใช้จะมีขนาด 1-6 MHz
สัญญาณนาฬิกาที่ได้รับจากคริสตอลจะถูกหารด้วย 3 ได้เป็นสัญญาณนาฬิกาของระบบ (CLK)
เรานำสัญญาณนี้ไปหารด้วย 5 อีกที ก็จะได้สัญญาณ ALE ดังรูป 2.10



รูป 2.10 สัญญาณนาฬิกาของระบบ 8048

นอกจากสัญญาณนาฬิกาของระบบแล้ว 8048 ก็ยังต้องการสัญญาณจากภายนอก
เพื่อมาควบคุมการทำงาน เช่น สัญญาณ \overline{RESET} , EA, INT, \overline{SS} เป็นต้น และใน
ทางตรงกันข้าม ก็ต้องส่งสัญญาณควบคุมไปยังอุปกรณ์ภายนอกเช่นกัน คือสัญญาณ ALE,
 \overline{PSEN} , \overline{WR} , RD เป็นต้น ในที่นี้จะกล่าวถึงสัญญาณ \overline{RESET} และ \overline{SS} เท่านั้น

ก. \overline{RESET} เป็นสัญญาณอินพุทที่บังคับให้ซีพียูเริ่มทำงานใหม่ โดยป้อนแอด-
เดรสศูนย์ที่ขาอินพุทนี้ เมื่อ 8048 ถูกรีเซ็ตจะทำให้


- โปรแกรมแอดเดรสและแอสเซมบลีโค้ดถูกรีเซ็ตเป็นศูนย์
 - เลื่อนหน่วยความจำแบงคูลศูนย์และรีจิสเตอร์แเบงคูลศูนย์
- ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุตบแต่งเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- อินเทอร์รัพท์ถูกติสเอเบิล
- แฟลช F_0 และ F_1 และไทมเมอร์แฟลช ถูกเคสียร์
- T_0 จะกลายเป็นขาอินพุท


ข. \overline{SS} (SINGLE STEP) เป็นสัญญาณอินพุทที่สามารถทำให้ 8048 ทำงานที่ละคำสั่ง ตามจังหวะที่เราต้องการ คือ ถ้าเราส่งสัญญาณ \overline{SS} ให้มีจังหวะคล็อกจองกับสัญญาณ ALE ก็จะสามารถบังคับให้ 8048 หยุดการทำงานของมันไ้พราะานที่สัญญาณ \overline{SS} ยังคงแอกทีฟอยู่ และในระหว่างที่ 8048 หยุดการทำงานของมัน ตัวมันเองจะ แส่ตั้งค่าแอกเทรสออกมาทางค่าบัสและ 4 บิตล่างของพอร์ 2 จากลักษณะนี้ทำให้เรามีความสะดวกที่จะติดตามการทำงานของ 8048 ว่าเป็นไปตามโปรแกรมที่เราต้องการหรือไม่

เรามาคูชั้นตอนการทำซิงเกิลสเต็ปกันดีกว่า จาก TIMING DIAGRAM ตามรูป 2.12 ถ้าเราส่งลอจิกศูนย์ไปที่ขา \overline{SS} ในอ่วงที่ ALE เป็นลอจิกศูนย์ขณะที 8048 กำลังเพ็ช้คำสั่งอยู่นั้น 8048 จะหยุดทำงานชั่วขณะ พร้อมกับตอบรับการส่งสัญญาณซิงเกิลสเต็ปด้วยการให้ ALE เป็นหนึ่ง ในตอนนี้ค่าแอกเทรสของคำสั่งถัดไปจะปรากฏออกมาทางค่าบัสและ 4 บิตล่างของพอร์ท 2


เมื่อเราให้ขา \overline{SS} กลับเป็นลอจิกหนึ่ง 8048 ก็จะเบ็ตึ้นลอจิกซอล ALE เป็นศูนย์ และเริ่มทำงานต่อไป จากขั้นตอนต่าง ๆ ที่กล่าวมา จะเป็นว่าเราสามารถต่อวงจรอีกเล็กน้อย เพื่อช่วยให้การทำซิงเกิลสเต็ปเป็นไปอย่างง่ายโดยใช้วงจรดังรูป 2.13



รูป 2.11 การต่อวงจรภายนอกเพื่อรีเซ็ท 8048



รูป 2.12 แสดง TIMING DIAGRAM ของซิงเกิลสเต็ป



รูป 2.13 แสดงการต่อวงจรภายนอกในการทำซิงเกิลสเต็ป


2.2.5 การอินเทอร์รัพท์

8048มีระบบอินเทอร์รัพท์ 2 อย่างด้วยกันคือ

- ก. อินเทอร์รัพท์จากอุปกรณ์ภายนอก ซึ่งส่งสัญญาณอินเทอร์รัพท์มาทางขา INT จะทำให้ 8048 กระโดดไปยัง IRR ที่ตำแหน่ง \$0003
- ข. อินเทอร์รัพท์จากภายใน เป็นการอินเทอร์รัพท์จากไทม์เมอร์/เคาน์เตอร์ที่อยู่ภายใน 8048 กระโดดไปยัง IRR อีกโปรแกรมหนึ่งที่ตำแหน่งแอดเดรส \$0007

2.2.6 ไทม์เมอร์/เคาน์เตอร์

ลักษณะของเคาน์เตอร์ใน 8048 จะเป็นแบบนับขึ้นมีขนาด 8 บิต สามารถตั้งโปรแกรมให้เริ่มนับที่ค่าใดค่าหนึ่งก็ได้ รูป 2.14 แสดงระบบไทม์เมอร์/เคาน์เตอร์ใน 8048 นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า



รูป 2.14 แสดงระบบไทม์เมอร์/เคาน์เตอร์

2.2:7 ชุดคำสั่งของ 8048

จะขอแบ่งออกเป็นกลุ่ม ๆ ใต้ 8 กลุ่มดังนี้

ก. กลุ่มคำสั่งควบคุม ไท้แก

- คำสั่งอีนาเบิลและดีสเอนเบิลอินเทอร์รัพท์ (EN 1 และ DIS 1)
- คำสั่งเลือกแฉงรีจิสเตอร์ (SEL RB₀ หรือ SEL RB₁)
- คำสั่งเลือกแฉงค้ของหน่วยความจำ (SEL MB₀ หรือ SEL MB₁)
- คำสั่งเอาท์พุทสัญญาณพิกาศของระบบออกทาง
- คำสั่ง NO OPERATION (NOP)

ข. กลุ่มคำสั่งเคลื่อนย้ายข้อมูล ไท้แก

- คำสั่งเคลื่อนย้ายข้อมูลระหว่างรีจิสเตอร์หรือหน่วยความจำข้อมูลภายใน กับแฉคคิวมูลเลเตอร์ (MOV)
- คำสั่งเคลื่อนย้ายข้อมูลระหว่างแฉคคิวมูลเลเตอร์กับหน่วยความจำข้อมูลภายนอก (MOVX)
- คำสั่งอ่านข้อมูลจากหน่วยความจำโปรแกรมที่อยู่ในเพจเดียวกัน (MOVPP) และคำสั่งอ่านข้อมูลจากหน่วยความจำเพจ 3 (MOVPP3)
- คำสั่งแลกเปลี่ยนข้อมูลระหว่างแฉคคิวมูลเลเตอร์กับรีจิสเตอร์หรือกับหน่วยความจำข้อมูลภายใน โดยแลกเปลี่ยนเฉพาะข้อมูล 4 บิตล่างเท่านั้น (XCHD)

ค. กลุ่มคำสั่งเคลื่อนย้ายข้อมูล ไท้แก


- คำสั่งอ่านข้อมูลหรือเขียนข้อมูลระหว่างแฉคคิวมูลเลเตอร์กับพอร์ท 1 หรือ

พอร์ท 2 (IN, OUT)

- คำสั่งอ่าน , เขียนข้อมูล ระหว่างแอสคิมูลเลเตอร์กับตาตัมบัส (INS และ OUT)
- คำสั่งเกี่ยวกับการ AND หรือการ OR ข้อมูลกับข้อมูลเดิมในพอร์ท 1 หรือพอร์ท 2 หรือตาตัมบัส (ANL และ ORL)
- คำสั่งเกี่ยวกับพอร์ทส่วนขยายที่ใช้ไอซีเบอร์ 8243 16 แก่คำสั่งอ่าน, เขียนข้อมูลกับพอร์ทนี้ และคำสั่ง AND, OR ข้อมูลกับพอร์ทนี้ (MOVD, ANLD, ORLD) ตัวอักษร D ที่ย่อที่เขหมายถึงการกระทำเกี่ยวกับข้อมูล เฉพาะ 4 บิตล่างเท่านั้น

ง. กลุ่มคำสั่งเกี่ยวกับแอสคิมูลเลเตอร์

- คำสั่งเกี่ยวกับการบวกตัวเลขแบบไม่คิดตัวทดและแบบมีลิตตัวทด (ADD, ADDC)
- คำสั่งเกี่ยวกับการกระทำทางลอจิก คือการ AND, OR, EX-CLUSIVE OR, COMPLEMENT และ CLEAR (ANL, ORL, XRL, CPL และ CLR ตามลำดับ)
- คำสั่งเกี่ยวกับการหมุนและการเลื่อนบิต ดังรูป 2.15



รูป 2.15 แสดงคำสั่งเกี่ยวกับการเลื่อนบิต

- คำสั่งเพิ่มหรือลดค่าของแอสคิมูลเลเตอร์หรือรีจิสเตอร์หรือหน่วยความจำข้อมูลภายใน (INC และ DEC)
- คำสั่งปรับค่าตัวเลขเป็นฐานสิบ DECIMAL ADJUST (DA)
- คำสั่งสลับค่าข้อมูลในแอสคิมูลเลเตอร์ ระหว่าง 4 บิตล่างกับ 4 บิตบน (SWAP)

จ. กลุ่มคำสั่งเกี่ยวกับไทเมอร์/เคาน์เตอร์ ไทแม์

- คำสั่งเคลื่อนย้ายข้อมูลระหว่างแอสคิมูลเลเตอร์กับรีจิสเตอร์ T (MOV)

เอกสารนี้เป็นเอกสารคำสั่งเริ่มหรือหยุดการทำงานของไทเมอร์/เคาน์เตอร์ (START, STOP) ในการคำนวณว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- คำสั่งอินาเบลและดิสเอเบลโทเมอร์อินเตอร์รัพ (ENTCNT1, DISCNT1)
- ฉ. กลุ่มคำสั่งเกี่ยวกับการกระโดด ได้แก่
- คำสั่งกระโดด (JMP)
 - คำสั่งกระโดดทางอ้อมภายในเพจเดียวกัน (JMPP)
 - คำสั่งตรวจสอบเข้าอินพุททดสอบ T_0, T_1, INT (JT_0, JT_1, JNT_1 และ JN_1 ตามลำดับ)
 - คำสั่งตรวจสอบแฟลกต่าง ๆ เช่น แฟล็กตัว, เซอฟแวร์แฟลก ($JC, JNC, JFO, JF1$)
 - คำสั่งทดสอบค่าในแอดเดรสว่า เป็นศูนย์หรือไม่ (JZ, JNZ)
 - คำสั่งตรวจสอบลอจิกหนึ่งของบิตใดบิตหนึ่งในแอดเดรส (JB)
 - คำสั่งเกี่ยวกับการวนลูป โดยการสแตร์จิสเตอร์ลงหนึ่งแล้วตรวจสอบว่าเป็นศูนย์หรือไม่ ถ้าค่าในรีจิสเตอร์ไม่เท่ากับศูนย์ก็จะกระโดดไป (DNZ)
- ช. กลุ่มคำสั่งเกี่ยวกับโปรแกรมย่อย ได้แก่
- คำสั่งเรียกโปรแกรมย่อย (CALL)
 - คำสั่ง RETURN มี 2 คำสั่ง คือ RET และ RETR
- ซ. กลุ่มคำสั่งเกี่ยวกับแฟลก ได้แก่
- คำสั่ง CLEAR และ COMPLEMENT แฟล็กตัวหคและเซอฟแวร์แฟลก F_0, F_1 (CLR, CPL)

TYPE	FIGS.	PAGE	MNEMONIC	REG	MNEMONIC	REG	MNEMONIC	REG	MNEMONIC	REG	
CONTROL			ACCUMULATOR			IN/OUT			TIMER		
RN I	05		ADD A,Rr	5X	IN A,P1	09	MOV A,T	42			
DIS I	15		ADD A,RO	60	OUTI P1,A	39	MOV T,A	62			
SRI RRO	C5		ADD A,ORI	51	ANI P1,DATA	99	STRT T	55			
RRI RRI	D5		ADD A,DATA	03	ORI P1,DATA	89	STRT CNT	45			
SRI RRO	R5		ADDC A,Rr	71			STOP TCNT	65			
SRI RRI	P5		ADDC A,RO	70	IN A,P2	0A	RN TCNT1	25			
RNTD CLR	75		ADDC A,ORI	71	OUTI P2,A	3A	DIR TCNT1	35			
			ADDC A,DATA	19	ANI P2,DATA	9A					
DATA MOVR			ANI A,Rr			ORI P2,DATA			BRANCH		
			ANI A,RO	50							
MOV A,Rr	PX		ANI A,ORI	51	INS A,BUS	0R	JMP addr	P4			
MOV A,RO	PO		ANI A,DATA	53	OUTI BUS,A	02	JMPP RA	R3			
MOV A,ORI	FI		ORI A,Rr	4X	ANI BUS,DATA	9R	DJNZ Rr,addr	RY			
MOV A,DATA	23		ORI A,RO	40	ORI BUS,DATA	8R	JC addr	P6			
MOV Rr,A	AX		ORI A,ORI	41			JNC addr	R6			
MOV RO,A	AD		ORI A,DATA	43	MOVD A,Pp	0R	JZ addr	C5			
MOV ORI,A	A1		ORI A,Rr	DX	MOVD Pp,A	3R	JNZ addr	96			
MOV Rr,DATA	RX		ORI A,RO	70	ANI D Pp,A	9R	JTD addr	36			
MOV RO,DATA	RO		ORI A,ORI	01	ORI D Pp,A	8R	JNTO addr	26			
ICH A,Rr	2X		ORI A,DATA	03			JTI addr	56			
REGISTER			INC A			JNTI addr			46		
ICH A,RO	20		DRC A	07			JPO addr	R6			
ICH A,ORI	21		CLR A	27	TNC Rr	17	JPI addr	76			
YCHD A,RO	3D		CPI A	37	DRC Rr	07	JTI addr	16			
YCHD A,ORI	31		RJ A	87	TNC RO	10	JTD addr	86			
MOV A,PSV	C7		RJC A	P7	TNC ORI	11	JRD addr	12			
MOV PSV,A	D7		RR A	77			JRI addr	32			
MOVY A,RO	80		RRC A	57	SUBROUTINE		JR2 addr	52			
MOVY A,ORI	81		DA A	57			JR3 addr	72			
MOVY RO,A	90		SWAP A	47	CALLI addr	P4	JR4 addr	92			
MOVY ORI,A	91				RRT	83	JR5 addr	R2			
MOVPS A,RA	R3				RRTR	93	JR6 addr	D2			
MOVPS A,RA	A3						JR7 addr	P2			
FLAG			CLR C			CPI PD			95		
CLR C	97		CPI C	A7	CLR PD	85	CPI PD	95			
CLR P1	A5		CPI P1	B5							


I=8-F FOR REGISTER RO-R7
 R=C-P FOR EXPAND PORT P4-P7
 P=0-F FOR INDICATE THE PAGE TO JMP OR CALL TO
 PAGE 0 1 2 3 4 5 6 7
 JMP P= 0 2 4 6 8 A C E
 CALL P= 1 3 5 7 9 B D F

ตาราง 2.2 การแปลรหัสสมิโมนิคของ 8048 ให้เป็นภาษาเครื่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 หลักการทำงานของโทรศัพท์ประชุมร่วม 3 คน

การใช้เครื่องโทรศัพท์ประชุมร่วม 3 คนนั้น เราสามารถจะติดต่อไปยังบุคคลที่ 3 ได้โดยเราไม่ต้องวางหูก่อน โดยการใช้นุ่มกดบนหน้าปัด (ปุ่ม * และปุ่ม #) เป็นตัวควบคุมการติดต่อ ทั้งนี้เราจะต้องมีคู่สายโทรศัพท์จำนวน 2 คู่สาย เพื่อเป็นช่องทางเดินของเสียงให้บุคคลที่ 2 และ 3 การประชุมร่วมนั้น เรามาดูตัวอย่างการประชุมร่วมดังนี้ ตามรูป 2.16 เมื่อประธานบริษัทต้องการจะประชุมกับรองประธานทั้ง 2 คน ก็สามารถทำการติดต่อพูดคุยกันพร้อมกันทั้ง 3 คนได้ เหมือนกับพูดคุยกันตรงหน้า



รูป 2.16 การประชุมร่วมทางโทรศัพท์ 3 คน

2.3.1 โครงสร้างของวงจร

วงจรที่สร้างขึ้นมานี้ จะประกอบด้วยส่วนต่าง ๆ ดังนี้

ก. ส่วนตรวจจับการขहु

เพื่อตรวจสอบการใช้งานของโทรศัพท์ และเมื่อขहुจะทำให้รีเลย์หนึ่งงงเข้าที่วงจรตรวจจับสัญญาณทำงาน คือวงจรตรวจจับสัญญาณจะต่อเข้ากับคู่สายโทรศัพท์เมื่อคู่สายนั้นขहुแล้วเท่านั้น ทั้งนี้เพื่อป้องกันสัญญาณกระตังซึ่งมีค่าสูงเป็นร้อยโวลท์ ไม่ให้มาทำอันตรายกับวงจรตรวจจับสัญญาณได้

ข. วงจรตรวจจับสัญญาณ

ทำการตรวจจับสัญญาณต่าง ๆ ของคู่สายโทรศัพท์ เช่น สัญญาณ ๐๖๕๕ , สัญญาณ RING BACK และสัญญาณ ๕๕ , ๕๕ เพื่อใส่สัญญาณเหล่านี้ควบคุมการติดต่อ


ค. วงจรควบคุมการทำงานของรีเลย์

เอกสารนี้เป็นเอกสารที่ระบบ ๘๐48 ไมโครโปรเซสเซอร์ เป็นตัวควบคุมซึ่ง ๘๐48 จะรับเอาค่าสัญญาณต่าง ๆ มา แล้วทำการส่งสัญญาณออกไปควบคุมตัวรีเลย์

ง. รีเลย์ตัดคู่สาย

จะทำการตัดคู่สายโทรศัพท์เท่านั้น ซึ่งทำการตัดต่อเหมือนสวิช


โครงสร้างของวงจรดังรูป 2.17




รูป 2.17 โครงสร้างของวงจร

2.3.1 โฟลว์ชาร์ตแสดง

ลำดับการทำงาน







รูป 2.18 โฟล์ดซาร์ทแสดงลำดับการทำงานเมื่อใช้โทรศัพท์เครื่องที่ 1 ความคุม ถ้าใช้เครื่องที่ 2 ความคุมก็เป็นทำนองเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3 โฟลว์ชาร์ตแสดง
แสดงการเขียนโปรแกรมการทำงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูป 2.19 ไฟล์ชาร์ตโปรแกรมสำหรับใช้เครื่องที่ 1 ความคุม เมื่อใช้เครื่องที่ 2 ความคุม
 หมายความว่าทั้งสองสิ่งนี้ไม่มีที่เหมือนกัน

การออกแบบและวงจรคำนวณ

3.1 การออกแบบและคำนวณวงจรตรวจจับการยกหู

วงจรถัดมานี้จะต่อกับคู่สายขององค์การโทรศัพท์ตลอด เพราะฉะนั้นจึงจำเป็นที่จะต้องแยกกราวด์ออกจากกราวด์ขององค์การโทรศัพท์ โทจะใช้อิซีเบอร์ 4N26 ซึ่งเป็นตัวเชื่อมโยงแสงแบบโฟโตทรานซิสเตอร์ (PHOTO TRANSISTOR) เป็นตัวแยกแต่ละระบบออกจากกัน การไบอัสอิซีเบอร์ 4N26 จะใช้คุณสมบัติ 2 สถานะ เหมือนกับสวิทช์ (SWITCH) คือสถานะที่นำกระแสอิ่มตัว (SATURATE) ซึ่งมีคุณสมบัติออน (ON) และสถานะที่ไม่นำกระแส (CUTOFF) ซึ่งมีคุณสมบัติออฟ (OFF) ในการออกแบบ จะใช้โทรศัพท์ทั้ง 2 เครื่องได้มีโอกาสควบคุมการทำงานของระบบ เพราะฉะนั้นจึงจำเป็นต้องมีวงจรตรวจจับการยกหู 2 ชุดดังรูป 3.1 โดยจะแสดงเพียงชุดเดียวเท่านั้น



สายโทรศัพท์

รูปที่ 3.1 วงจรตรวจจับการยกหู

ในขณะที่วางหู จะมีโวลต์เตจ ตกคร่อมคู่สาย 48 VOLT แลเดามีเสียงกระดิ่ง จะมี VOLTAGE ที่คู่สายประมาณ 270 V PEAK TO PEAK ซึ่งการคำนวณแรงดันนี้ จะนำ การคำนวณหากระแสที่ทำให้โฟโตทรานซิสเตอร์นำกระแสจนทำให้อิ่มตัว ทำให้เอาท์พุทที่ขา คอลเลกเตอร์ (COLLECTOR) ของทรานซิสเตอร์เบอร์ C458 หยุดนำกระแส จะได้ แรงดันระดับลอจิก "1" และในขณะที่ยกหู VOLTAGE จะตกลงมาเหลือ 10 V ทำให้โฟโต ทรานซิสเตอร์ หยุดนำกระแส ทำให้ระดับแรงดันที่ขาคอลเลกเตอร์ของทรานซิสเตอร์เบอร์ C458 มีระดับลอจิก "0" ค่าความต้านทาน R1 จะต้องใช้ค่ามากพอที่จะจำกัดกระแส I_F เมื่อมีสัญญาณกระดิ่งเข้ามาไม่เกินอัตราสูงสุดที่อิซีเบอร์นี้ทนได้ จากการทดลองใช้ค่า R_1 50 K Ω ค่ากระแส I_F หาได้จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆก็ตาม ลิขสิทธิ์นี้สงวนไว้สำหรับเจ้าของ และด้วยอำนาจลิขสิทธิ์นี้อาจออกสารทวงถามที่มีอำนาจไปได้

$$I_F = \frac{V_{IN} - V_F}{R_1}$$

$$= \frac{V_{CC} - V_{CE(SAT)}}{R_2}$$

$$\eta$$

โดยที่

V_F : เป็นค่าแรงดันตกคร่อมไดโอดเมื่อได้รับแอสทริง (FORWARD BIAS)

η : เป็นเปอร์เซ็นต์ค่าสุทธระหว่างกระแสเอาต์พุทของทรานซิสเตอร์สูงสุดต่อกระแสไดโอดที่ค่า V_{CE} และ I_F ที่กำหนด (0.2)

$V_{CE(SAT)}$: เป็นแรงดันอิ่มตัวระหว่างขาคอลเลกเตอร์และขาอิมิตเตอร์จะได

$$I_F = \frac{48 - 1.1}{50 \cdot 10^3} = 0.94 \text{ mA}$$

$$R_2 = \frac{12 - 0.1}{0.94 \cdot 10^3 \cdot 0.2} = 62.6 \text{ k}\Omega$$

ค.ว R_2 น้อยสุดทำให้ไฟโตรานซิสเตอร์อิ่มตัว คือ 62.6 k Ω จากกา
ทดลองเลือกค่า R_2 82 k Ω

เอาท์พุทจากขาคอลเลกเตอร์ของทรานซิสเตอร์เบอร์ C458 ซึ่งจะมี 2 สถานะ
คือ ลอจิก "0" และลอจิก "1" จะใช้ไมโครโปรเซสเซอร์ (MICROPROCESSOR) ตรวจ
จับความแตกต่างนี้ได้


3.2 การออกแบบและคำนวณวงจรตรวจจับสัญญาณ

ในการออกแบบจะให้วงจรนี้ทำงานเมื่อมีการขยู่แล้วเท่านั้น และเมื่อมีการวาง
ขยู่ วงจรตรวจจับการขยู่ สามารถจับการวิ้งหู่ได้ 8048 ก็จะส่งสัญญาณให้รีเลย์ทางเข้า
วงจรตรวจจับสัญญาณเล็กทำงาน คือจะตัดวงจรนี้ออกจากคู่สายโทรศัพท์

3.2.1 วงจรตรวจจับสัญญาณให้หุ้ม (DIAL TONE) สัญญาณว่าง (RINGING TONE)
สัญญาณไม่ว่าง (BUSY TONE)

สัญญาณ (SIGNAL) ทั้ง 3 ชนิดนี้จะมีควมถี่ 400 Hz ดังนั้นจะใช้ไอซีเบอร์
567 เป็นตัวจับสัญญาณ โดยใช้หลักการของ เฟสล็อก ลูป (PHASE LOCK LOOP) โดยการปรับ
ตั้งควมถี่ (FREE RUNNING FREQUENCY OF THE VCO)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรตรวจจับสัญญาณให้หมุน, สัญญาณว่าง, สัญญาณไม่ว่าง

เมื่อมีสัญญาณ 400 HZ เอาท์พุทของวงจรมีค่าแรงดันระดับลอจิก "0" และเมื่อสัญญาณ 400 HZ หหมดไปจะมีแรงดันระดับลอจิก "1"

$$f_c = \frac{1}{1.1RC}$$

f_c : ความถี่กลาง (CENTER FREQUENCY)

$$B.W. = 1070 \sqrt{\frac{V_x}{f_c C}}$$

B.W. : ช่วงแถบความถี่ตอบสนอง (BANDWIDTH RESPOND)

V_x : ระดับแรงดันอินพุท (VOLT RMS)

C : ค่าตัวเก็บประจุที่ขา 2 (μF)


จากการทดลองใช้ค่า C_1 เท่ากับ $1 \mu F$, C_2 เท่ากับ $1 \mu F$ และใช้ C_3 เท่ากับ $4.7 \mu F$ และจะปรับค่า R ที่ขา 5 สอดคล้องความถี่ 400 HZ โดยดูค่าระดับแรงดันที่ขา 8 ถ้ามีแรงดันเป็นลอจิก "0" ก็แสดงว่า สอดคล้องความถี่ 400 HZ แล้ว โดยจากการทดลองจะใช้ค่าความต้านทาน ที่ปรับค่าได้แบบปรับละเอียดค่า $20 \text{ k}\Omega$ และค่า R เท่ากับ $2.4 \text{ k}\Omega$

เพราะว่าสัญญาณทั้ง 3 ชนิด จะมีเวลาในการมีสัญญาณ 400 HZ แยกต่างหากกันตามที่ได้กล่าวมาแล้วในหัวข้อทฤษฎีระบบโทรศัพท์ เพราะฉะนั้นสัญญาณลอจิกที่ได้จากตัวตรวจจับความถี่ จะมีลักษณะแตกต่างกันของแต่ละชนิดของสัญญาณ เราจึงใช้ไมโครโปรเซสเซอร์แยกสัญญาณแต่ละชนิด

3.2.2 วงจรตรวจจับสัญญาณการกด * ,

เมื่อมีการกดสัญญาณ * หรือ # จะมีสัญญาณความถี่ 2 ความถี่ถูกส่งออกมาพร้อมกับสัญญาณคู่ความถี่ที่ส่งจะแบ่งเป็น กลุ่ม 2 กลุ่ม คือกลุ่มความถี่ต่ำ (LOW FREQUENCY) และกลุ่มความถี่สูง (HIGH FREQUENCY) ความถี่ที่ถูกส่งออกมาจากสัญญาณการกด * และ # ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะมีความถี่ที่เท่ากัน ดังนั้นจึงใช้ไอซีเบอร์ 567 เป็นตัวจับความถี่ 3 ตัว และวิธีการปรับความถี่จะใช้ในลักษณะเดียวกับวงจรตรวจจับสัญญาณโพ้นวง, สัญญาณว่าง และสัญญาณไม่ว่าง และเอาท์พุทที่ได้จากวงจรตรวจจับสัญญาณความถี่ทั้ง 2 เข้าวงจรนอร์เกต (NOR GATE) โดยใช้ไอซีเบอร์ 7402 เมื่อทำการดีโคด (DECODE) ก็จะได้รับสัญญาณการกวด (*) และ (#) ตามต้องการ ดังรูป



รูปที่ 3.3 วงจรตรวจจับสัญญาณการกวด (*) และ (#)

จากการทดลองใช้ตัวเก็บประจุเข้า 8 และขา 2 ของไอซีเบอร์ 567 เท่ากับ 1 MF และตัวเก็บประจุขา 1 ของไอซีเบอร์ 4.7 และค่าความต้านทานแต่ละ ความถี่ แสดงในตาราง 3.1

สัญญาณกวด (*)	ความถี่ (Hz)	ความต้านทาน (KΩ)
(*)	941 และ 1209	9.66 และ 8.7
(#)	941 และ 1477	9.66 และ 6.8

ตาราง 3.1 สัญญาณการกวด (*) ความถี่ และความต้านทาน


เมื่อมีการกวด (*) หรือ (#) จะมีระดับลอจิก "1" ที่เอาท์พุทของนอร์เกต (NOR GATE) ตามแผนที่กวด และเมื่อไม่มีการกวดจะมีระดับลอจิก "0" ซึ่งลักษณะที่แตกต่างกันนี้จะใช้ไมโคร-โปรเซสเซอร์ตรวจจับข้อแตกต่างได้

3.3 การออกแบบวงจรเสียงดนตรี

3.3.1 วงจรเสียงดนตรี

ในการออกแบบวงจรส่วนนี้ จะให้ทำงานในช่วงที่มีการหักสาย (HOLD) อยู่และวงจรเสียงดนตรีทำงาน วงจรนี้จะใช้ไอซีเบอร์ 567 7993 ภายในไอซีเบอร์นี้ แยกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จะมีเสียงดนตรี 8 เพลงด้วยกัน ซึ่งการทำงานมีหลายแบบ ภายในไอซีเบอร์ เช่น โหมไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เล่นเพลงเดียวกันตลอดหรือเล่นเพลงต่อเนื่อง 8 เพลง แล้วเริ่มต้นใหม่ โดยทำการ ทริก (TRIG) ช่วงชอบขาขึ้น แต่ในการออกแบบจะใช้ลักษณะการ เล่นเพลงต่อเนื่อง 8 เพลง ในการทำงานจะมีเสียงดนตรีเพลงเดียวในการ TRIG 1 ครั้ง และแต่ละเพลงโดยเฉลี่ยจะใช้เวลาประมาณ 15 วินาที ดังรูป 3.4



รูปที่ 3.4 วงจรเสียงเพลง

3.3.2 การออกแบบและคำนวณวงจรทริกอย่างต่อเนื่อง

ในช่วงที่มีการหักสาย จะให้มีเสียงดนตรีทำงานตลอดเวลา ดังนั้น จะมีการทริกอย่างต่อเนื่องให้แก่ไอซีเบอร์ 55M 7993 โดยจะเว้นช่วงการทริกแต่ละครั้ง ประมาณ 16 วินาที ในการออกแบบจะใช้ไอซีเบอร์ 555 ให้ทำงานในลักษณะเป็นอะอสเตเบิล (ASTABLE) เพื่อไปทริกอย่างต่อเนื่องให้แก่ไอซีเบอร์ 55M 7993 ทำงานอยู่ตลอดเวลา ดังรูปที่ 3.5



รูปที่ 3.5 วงจรทริกอย่างต่อเนื่อง

จากการทดลองใช้ค่าตัวเก็บประจุ เท่ากับ 220µF และใช้ค่าความต้านทาน (Ra) เท่ากับ 43 KΩ จะหาค่าความต้านทาน (Rb) ได้ ทั้งนี้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$\text{จาก } \frac{1}{T} = \frac{1.44}{(R_a + 2R_b)C}$$


$$R_b = \frac{1}{2} \left(\frac{1.44T}{C} - R_a \right) = 28.5 \text{ K}\Omega$$

เพราะฉะนั้นเอาท์พุทที่ได้จากขา 3 ของ ไอซีเบอร์ 555 มีระดับแรงดันลอจิก "0" และระดับลอจิก "1" สลับกันไป ซึ่งจะใช้เป็นทรานซิสเตอร์ให้กับวงจรเสียงเพลงที่ขา 6 ของไอซีเบอร์ 555 7993

3.4 การออกแบบและคำนวณรีเลย์

การใช้งานของรีเลย์ (RELAY) จะทำการติดต่อให้กับส่วนต่างๆ ดังนี้

- คู่สายโทรศัพท์จากองค์การโทรศัพท์
- เครื่องโทรศัพท์
- วงจรเสียงดนตรี
- การพักสาย



รูปที่ 3.6 วงจรรีเลย์

โดยที่เอาท์พุทจาก 8048 ระดับลอจิก "1" มีค่าโวลต์เตจต่ำสุด 2.4 V และมากที่สุด 5 V , มีระดับลอจิก "0" มีโวลต์เตจต่ำสุด 0 V และ สูงสุด 0.8 V เพราะฉะนั้นในการออกแบบ จะทำให้รีเลย์ออน (ON) ในระดับลอจิก "1" ซึ่งมีค่าโวลต์เตจต่ำสุด คือจะออกแบบให้รีเลย์ออนที่โวลต์เตจตั้งแต่ 2.4 v ขึ้นไปกระแสจะไปแอสให้ทรานซิสเตอร์เบอร์ C 458 ทำงานในสภาวะอิ่มตัวและคัทออฟ โดยคำนวณหาค่า R_i ได้ดังนี้

$$V_i = I_{\beta} R_i + V_{BE}$$

V_i : แรงดันอินพุทจากไมโครโปรเซสเซอร์ 8048

I_β : กระแสเบส , V_{BE} : แรงดันตกคร่อมระหว่างขาเบส

กับขาอิมิตเตอร์

$$V_{ce} = i_c R_L + V_{ce}(SAT)$$

V_{ce} : ไฟเลี้ยง

i_c : กระแสคอลเลคเตอร์

V_{ce} : แรงดันตกคร่อมระหว่างขาคอลเลคเตอร์กับขาคีมิตเตอร์
ประมาณ 0.2 โวลต์ ในช่วงที่ทรานซิสเตอร์อิ่มตัว

แทนค่า

$$2.4 = i_b R_1 + 0.7$$

$$i_b R_1 = 1.7$$

$$12 = i_c (300) + 0.2$$

$$i_c = 39.3 \text{ mA}$$

$$\beta = 35$$

$$\therefore R_1 = 1512.7 \ \Omega$$

จากการทดลองใช้ค่าความต้านทานเท่ากับ 1.5 K Ω

3.5 การออกแบบไมโครโปรเซสเซอร์ 8048


เนื่องจากไมโครโปรเซสเซอร์ 8048 เป็นไมโครคอมพิวเตอร์ชิปเดี่ยว (SINGLE CHIP MICROCOMPUTER) เพราะว่าภายในของมันมีหน่วยความจำรวม หน่วยความ

จำรวมและพอร์ต อยู่ 3 พอร์ต ที่สามารถทำงานได้เลย เพียงแค่จ่ายคริสตัล (CRYSTAL) และจ่ายไฟเลี้ยง ในการใช้งานจะต่อ ROM ภายนอก จะใช้ไอซีเบอร์ 2716 ซึ่งเป็น

EPROM เป็นตัวเก็บโปรแกรมในการใช้งาน เพราะว่า ROM ในไมโครโปรเซสเซอร์ถ้ามาใช้งานจะต้องสั่งให้ผลิต จักโปรแกรมที่ใช้งาน ซึ่งเป็นการไม่สะดวก และที่ขาดตัวของ

ไมโครโปรเซสเซอร์ จะทำงานในลักษณะมัลติเพลกซ์ ถ้าตัวกับแอดเดรส ดังนั้นจะใช้ ไอซีเบอร์ 74LS373 เป็นตัวแลทชแอดเดรสเอาไว้ เมื่อใช้ในการอ้างแอดเดรสของโปร-

แกรมให้กับ EPROM ดังรูป 3.7




รูปที่ 3.7 การออกแบบไมโครโปรเซสเซอร์ 8048

3.6 การออกแบบวงจรบัฟเฟอร์

เนื่องจากวงจรรีเลย์จะต่อจากขาพอร์ของไมโครโปรเซสเซอร์ 8048 แต่เนื่อง

จากไมโครโปรเซสเซอร์ซิงค์และขอสกระแสไฟต่ำมาก ซึ่งไม่เพียงพอที่ไปไทร์ (DRIVE) วงจรรีเลย์ให้ทำงานได้ในสภาวะออน (ON) ดังนั้นจึงใช้ไอซีเบอร์ 74LS244 เป็นบัฟเฟอร์


ให้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามรูปที่ 3.8 วงจรบัฟเฟอร์อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 การออกแบบวงจรแลตช์และบิตเฟอร์

ในการเชื่อมต่อของชาพอร์ทของไมโครโปรเซสเซอร์ 8048 กับอุปกรณ์ภายนอกนั้น ในการออกแบบต้องการให้ค่าค่าแลตช์ค่าเอาไวที่พอร์ทนั้น แต่จะมีพอร์ททว่วงบอร์ที่ทำงานในลักษณะ MULTIPLEX ระหว่างแอดเดรส และค่าค่าพอร์ท คือ พอร์ท 2 ที่มี 0 - บิต 3 ดังนั้นจึงใช้ไอซีเบอร์ 74LS175 แลตช์ค่าค่าที่พอร์ทนั้นไว้ และเป็นตัวจะใช้เป็นคิวบิตเฟอร์ให้กับวงจรรีเลย์ด้วย




3.7 วงจรแลตช์และบิตเฟอร์

การทดลองและผลการทดลอง


4.1 การทดลองส่วนฮาร์ดแวร์

วงจรส่วนต่าง ๆ ที่ใช้ในระบบได้มีการตรวจสอบสัญญาณเอาต์พุตที่โพรบโดยนำสัญญาณที่ใช้งานจริงมาทดลองแต่ละส่วน ใต้เป็นที่แน่นอนแล้ว จึงนำมาประกอบรวมกันก็ได้ผลตามที่ต้องการ ปัญหาที่เกิดขึ้นก่อนที่จะเป็นวงจรสมบูรณ์คือ วงจรสัญญาณผ่านเฟอนแรกได้ใช้ตัวเชื่อมต่อของทางแสงคือ ไอซีเบอร์ 4N26 ซึ่งไบแอสให้ทำงานในช่วงลิเนียร์ดังรูป 4.1



รูปที่ 4.1 วงจรสัญญาณผ่านไอซีเบอร์ 4N26

แต่เมื่อระบบทำงานโดยวงจรส่วนนี้ต่อกับคู่สายแล้ว จะไม่สามารถจับการวางหูโทรศัพท์ได้ ดังนั้นจึงเปลี่ยนมาใช้ค่าความต้านทานและตัวเก็บประจุต่ออนุกรมกับคู่สายโทรศัพท์แทน โดยจะทำงานเมื่อมีการยกหูโทรศัพท์เท่านั้น จากผลการทดลองจะใช้ค่าความต้านทานมากที่สุดเท่าที่จะหาได้ โดยสามารถทำให้วงจรตรวจจับสัญญาณทุกตัวทำงานได้และวงจรตัวจับสามารถจับการวางหูได้ ดังนั้นค่าความต้านทานที่ใช้เท่ากับ 22 กิโลโอห์มและค่าตัวเก็บประจุเท่ากับ 2.2 ไมโครฟารัด ซึ่งค่าความต้านทานที่มากขนาดนี้แทบจะไม่มีผลกระทบกระเทือนต่อคู่สายขององค์การโทรศัพท์เลย ดังรูป 4.2



รูปที่ 4.2 วงจรผ่านสัญญาณ

4.2 การทดลองส่วนซอฟต์แวร์

การทดลองส่วนนี้จะใช้วงจรภายนอกช่วยในการตรวจสอบโปรแกรม โดยใช้ RAM 2 ทาง หรือ EPROM ใช้รัน (RUN) โปรแกรมแทน EPROM ก่อน เพื่อความสะดวกในการตรวจสอบและแก้ไขโปรแกรมให้ถูกต้องและใช้การรันโปรแกรมแบบซิงเกิลสเต็ป (SINGLE STEP) โดยที่สามารถควบคุมไมโครโปรเซสเซอร์ 8048 ทำงานทีละคำสั่ง เพื่อความสะดวกในการติดตามการทำงานของไมโครโปรเซสเซอร์ 8048 เป็นไปตามที่ต้องการหรือไม่ ในการทดลองส่วนนี้จะทำการทดลองร่วมกับส่วนฮาร์ดแวร์ โดยจะใช้สัญญาณจริงจากตู้สายโทรศัพท์และแป้นกดเป็นสัญญาณอินพุต เมื่อบ้อนโปรแกรมเข้าไปเก็บใน แรม 2 ทางแล้ว รันโปรแกรมแบบซิงเกิลสเต็ป ช่วงที่คำสั่งรันแบบซิงเกิลสเต็ปอยู่นี้ ที่ขาควาตัสส์ของไมโครโปรเซสเซอร์ 8048 จะแสดงค่าแอดเดรสของโปรแกรมควมจัังหวะที่ต้องการและเพื่อความสะดวกในการตรวจสอบ จะใช้ LED แสดงค่าแอดเดรสที่ทำงาน

4.3 ผลการทดลอง

การทดลองวงจรโทรศัพท์ประชุมร่วม 3 คนนี้ ขึ้นแรกได้ทำการทดลอง โดยการโทรศัพท์ติดต่อกันภายในชุมสายเดียวกันก่อนคือ ใช้โทรศัพท์ ภายในคณะวิศวกรรมศาสตร์ ที่ การฑู คุดอ ซึ่งก็ปรากฏใช้ไคเนลตีสามารถพูดคุยกันเข้าใจ และต่อมาก็ได้ทดลองโทรศัพท์ ติดต่อกางชุมสายกัน คือใช้โทรศัพท์ ที่คณะวิศวกรรมศาสตร์ ติดต่อกับเบอร์ 3740173 และ 2454364 ซึ่งเป็นเบอร์ต่างชุมสายกัน การติดต่อกันปรากฏใช้ไคเนลตีสามารถติดต่อกันได้ และพูดคุยกันเข้าใจดี แสดงให้เห็นว่าวงจรที่ได้ทำการทดลองมานั้นสามารถใช้ไคเนลตี และมีประสิทธิภาพ

บทสรุปและวิจารณ์

เครื่องโทรศัพท์แบบประชุมร่วม 3 คนนี้ ลักษณะของวงจรจะประกอบด้วยส่วนสำคัญอยู่ 3 ส่วนคือ ส่วนตรวจจับสัญญาณจากคู่สายโทรศัพท์และจากแป้นกด, ส่วนรีเลย์ติดต่อคู่สาย และส่วนควบคุมการติดต่อของรีเลย์ ซึ่งส่วนควบคุมนี้จะนำไมโครโปรเซสเซอร์ 8048 มาประยุกต์ใช้ในการควบคุม ทำให้สามารถใช้ซอฟต์แวร์ควบคุมการทำงานแทนฮาร์ดแวร์ได้บางส่วน ซึ่งทำให้วงจรลดความยุ่งยากลง อย่างไรก็ตามในบางส่วนของฮาร์ดแวร์ได้มีการแก้ไขปรับปรุงใหม่ ทั้งนี้เพราะผลทางปฏิบัติที่นั้นอาจต่างจากค่าทางทฤษฎีบ้าง ผู้จัดทำได้พยายามปรับปรุงวงจรให้มีประสิทธิภาพมากที่สุดเท่าที่เวลาและโอกาสจะอำนวยให้ แต่ก็คิดว่าผลงานที่ออกมายังไม่ค่อยน่าพอใจนัก คือวงจรนี้ยังสามารถที่จะพัฒนาให้มีความสามารถมากกว่านี้อีก เช่น อาจใช้ประชุมร่วมได้มากกว่านี้หรือ ใช้เก็บเบอร์โทรศัพท์ได้ ฯลฯ อย่างไรก็ตามก็มั่นใจว่าโครงการที่ทำนี้สามารถนำไปใช้งานได้และเป็นประโยชน์ไม่มากนัก ซึ่งในอนาคตข้างหน้าความต้องการการการประชุมร่วมทางโทรศัพท์คงจะมีเพิ่มขึ้นแน่นอน

		0900	.OR 000H
		0910	.TA 900H
0000-	04 10	0920	JMP T
		0930	.OR 010H
		0940	.TA 910H
0010-	27	1000 T	CLR A
0011-	3A	1010	OUTL P2,A
0012-	23 FF	1020 ADD0	MOV A,#0FFH
0014-	39	1030	OUTL P1,A
0015-	09	1040	IN A,P1
0016-	37	1050	CPL A
0017-	12 1D	1060	JB0 ADD1
0019-	32 84	1070	JB1 ADD2
001B-	04 12	1080	JMP ADD0
001D-	23 01	1090 ADD1	MOV A,#01H
001F-	3C	2000	MOVD P4,A
0020-	23 FF	2010 ADD3	MOV A,#0FFH
0022-	39	2020	OUTL P1,A
0023-	09	2030	IN A,P1
0024-	12 10	2040	JB0 T
0026-	37	2050	CPL A
0027-	52 20	2060	JB2 ADD3
0029-	37	2070	CPL A
002A-	32 2E	2080	JB1 ADD5
002C-	04 20	2090	JMP ADD3
002E-	23 D9	3000 ADD5	MOV A,#0D9H
0030-	3C	3005	MOVD P4,A
0031-	3A	3010	OUTL P2,A
0032-	BD 06	3011	MOV R5,#6
0034-	BE FF	3012 E	MOV R6,#255
0036-	BF FF	3013 D	MOV R7,#255
0038-	26 4E	3014 C	JNTO ADD25
003A-	EF 38	3015	DJNZ R7,C
003C-	EE 36	3016	DJNZ R6,D
003E-	ED 34	3017	DJNZ R5,E
0040-	00	3020	NOP
0041-	00	3030	NOP
0042-	00	3040	NOP
0043-	23 D1	3050 ADDA	MOV A,#0D1H
0045-	3A	3060	OUTL P2,A
0046-	23 FF	3070 ADD11	MOV A,#0FFH
0048-	39	3080	OUTL P1,A
0049-	09	3090	IN A,P1
004A-	32 2E	3091	JB1 ADD5
004C-	04 46	3092	JMP ADD11
004E-	26 4E	3095 ADD25	JNTO ADD25
0050-	23 FF	4000 ADD13	MOV A,#0FFH
0052-	39	4010	OUTL P1,A
0053-	09	4020	IN A,P1
0054-	00	4030	NOP
0055-	52 43	4035	JB2 ADDA
0057-	36 50	4040	JTO ADD13
0059-	27	4050	CLR A

005A-	17	4060	ADD15	INC A
005B-	26 5A	4070		JNTO ADD15
005D-	13 9C	4080		ADDC A,#156
005F-	F6 6B	4090		JC ADD19
0061-	23 FF	5000	ADD17	MOV A,#OFFH
0063-	39	5010		OUTL P1,A
0064-	09	5020		IN A,P1
0065-	52 43	5030		JB2 ADDA
0067-	72 1D	5040		JB3 ADD1
0069-	04 61	5050		JMP ADD17
006B-	23 FF	5060	ADD19	MOV A,#OFFH
006D-	39	5070		OUTL P1,A
006E-	09	5080		IN A,P1
006F-	52 75	5090		JB2 ADD21
0071-	72 1D	5100		JB3 ADD1
0073-	04 6B	5110		JMP ADD19
0075-	23 89	5115	ADD21	MOV A,#089H
0077-	3C	5120		MOVD P4,A
0078-	3A	5130		OUTL P2,A
0079-	23 FF	5140	ADD23	MOV A,#OFFH
007B-	39	5150		OUTL P1,A
007C-	09	5160		IN A,P1
007D-	37	5170		CPL A
007E-	12 79	5180		JBO ADD23
0080-	00	5190		NOP
0081-	00	5200		NOP
0082-	04 10	5210		JMP T
0084-	23 02	5220	ADD2	MOV A,#02H
0086-	3C	5230		MOVD P4,A
0087-	23 FF	5240	ADD4	MOV A,#OFFH
0089-	39	5250		OUTL P1,A
008A-	09	5260		IN A,P1
008B-	32 10	5270		JB1 T
008D-	37	5280		CPL A
008E-	52 87	5290		JB2 ADD4
0090-	37	5300		CPL A
0091-	12 95	5310		JBO ADD6
0093-	04 87	5320		JMP ADD4
0095-	23 E6	5330	ADD6	MOV A,#0E6H
0097-	3C	5335		MOVD P4,A
0098-	3A	5340		OUTL P2,A
0099-	00	5350		NOP
009A-	BA 06	5360		MOV R2,#6
009C-	BB FF	5370	H	MOV R3,#255
009E-	BC FF	5371	G	MOV R4,#255
00A0-	26 B3	5372	F	JNTO ADD26
00A2-	EC A0	5373		DJNZ R4,F
00A4-	EB 9E	5374		DJNZ R3,G
00A6-	ED 9C	5375		DJNZ R5,H
00A8-	23 E2	5380	ADDB	MOV A,#0E2H
00AA-	3A	5390		OUTL P2,A
00AB-	23 FF	5400	ADD12	MOV A,#OFFH
00AD-	39	5410		OUTL P1,A
00AE-	09	5411		IN A,P1
00AF-	12 95	5412		JBO ADD6
00B1-	04 AB	5413		JMP ADD12

00B3-	26	D3	5415	ADD26	JNTO ADD26
00B5-	23	FF	5420	ADD14	MOV A,#OFFH
00B7-	39		5430		OUTL P1,A
00B8-	09		5440		IN A,P1
00B9-	00		5450		NOP
00BA-	52	A8	5455		JB2 ADDB
00BC-	36	B5	5460		JTO ADD14
00BE-	27		5470		CLR A
00BF-	17		5480	ADD16	INC A
00C0-	26	BF	5490		JNTO ADD16
00C2-	13	9C	5500		ADDC A,#156
00C4-	F6	D0	5510		JC ADD20
00C6-	23	FF	5520	ADD18	MOV A,#OFFH
00C8-	39		5530		OUTL P1,A
00C9-	09		5540		IN A,P1
00CA-	52	A8	5550		JB2 ADDB
00CC-	72	84	5560		JB3 ADD2
00CE-	04	C6	5570		JMP ADD18
00D0-	23	FF	5580	ADD20	MOV A,#OFFH
00D2-	39		5590		OUTL P1,A
00D3-	09		5600		IN A,P1
00D4-	52	DA	5610		JB2 ADD22
00D6-	72	84	5620		JB3 ADD2
00D8-	04	D0	5630		JMP ADD20
00DA-	23	86	5640	ADD22	MOV A,#086H
00DC-	3C		5645		MOVD P4,A
00DD-	3A		5650		OUTL P2,A
00DE-	23	FF	5660	ADD24	MOV A,#OFFH
00E0-	39		5670		OUTL P1,A
00E1-	09		5680		IN A,P1
00E2-	37		5690		CPL A
00E3-	12	DE	5700		JBO ADD24
00E5-	04	10	5710		JMP T

โปรแกรมที่ใช้งานเครื่องโทรศัพท์ประมาณ 3 คน



8048/8748/8035

SINGLE COMPONENT 8-BIT MICROCOMPUTER

- *8048 Mask Programmable ROM
- *8748 User Programmable/Erasable EPROM
- *8035 External ROM or EPROM

- 8-Bit CPU, ROM, RAM, I/O in Single Package
- Interchangeable ROM and EPROM Versions
- Single 5V Supply
- 2.5 μ sec and 5.0 μ sec Cycle Versions
- All Instructions 1 or 2 Cycles.
- Over 90 Instructions: 70% Single Byte
- 1K x 8 ROM/EPROM
- 64 x 8 RAM
- 27 I/O Lines
- Interval Timer/Event Counter
- Easily Expandable Memory and I/O
- Compatible with MCS-80™ Peripherals
- Single Level Interrupt


The Intel™ 8048/8748/8035 is a totally self-sufficient 8-bit parallel computer fabricated on a single silicon chip using Intel's N-channel silicon gate MOS process.

The 8048 contains a 1K x 8 program memory, a 64 x 8 RAM data memory, 27 I/O lines, and an 8-bit timer/counter in addition to on board oscillator and clock circuits. For systems that require extra capability, the 8048 can be expanded using standard memories and MCS-80™ (8080A) peripherals. The 8035 is the equivalent of an 8048 without program memory.


To reduce development problems to a minimum and provide maximum flexibility, three interchangeable pin-compatible versions of this single component microcomputer exist: the 8748 with user-programmable and erasable EPROM program memory for prototype and preproduction systems, the 8048 with factory-programmed mask ROM program memory for low-cost high volume production, and the 8035 without program memory for use with external program memories.

This microprocessor is designed to be an efficient controller as well as an arithmetic processor. The 8048 has extensive bit handling capability as well as facilities for both binary and BCD arithmetic. Efficient use of program memory results from an instruction set consisting mostly of single byte instructions and no instructions over two bytes in length.


PIN CONFIGURATION



LOGIC SYMBOL



BLOCK DIAGRAM



ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0°C to 70°C
 Storage Temperature -65°C to +150°C
 Voltage On Any Pin With Respect to Ground -0.5V to +7V
 Power Dissipation 1.5 Watt

COMMENT

Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

D.C. AND OPERATING CHARACTERISTICS $T_A = 0^\circ\text{C to } 70^\circ\text{C}$, $V_{CC} = V_{DD} = +5V \pm 10\%$, $V_{SS} = 0V$

Symbol	Parameter	Limits			Unit	Test Conditions
		Min.	Typ.	Max.		
V_{IL}	Input Low Voltage (All Except XTAL1, XTAL2)	-0.5		0.8	V	
V_{IH}	Input High Voltage (All Except XTAL1, XTAL2, RESET)	2.0		V_{CC}	V	
V_{IH1}	Input High Voltage (RESET, XTAL1)	3.0		V_{CC}	V	
V_{OL}	Output Low Voltage (BUS, RD, WR, PSEN, ALE)			0.45	V	$I_{OL} = 2.0\text{mA}$
V_{OL1}	Output Low Voltage (All Other Outputs Except PROG)			0.45	V	$I_{OL} = 1.6\text{mA}$
V_{OH}	Output High Voltage (BUS, RD, WR, PSEN, ALE)	2.4			V	$I_{OH} = 100\mu\text{A}$
V_{OH1}	Output High Voltage (All Other Outputs)	2.4			V	$I_{OH} = 50\mu\text{A}$
I_{IL}	Input Leakage Current (T1, EA, INT)			± 10	μA	$V_{SS} < V_{IN} < V_{CC}$
I_{OL}	Output Leakage Current (Bus, T0) (High Impedance State)			-10	μA	$V_{CC} > V_{IN} > V_{SS} + 0.45$
I_{DD}	Power Down Supply Current		10	25	mA	$T_A = 25^\circ\text{C}$
$I_{DD} + I_{CC}$	Total Supply Current		65	135	mA	$T_A = 25^\circ\text{C}$

A.C. CHARACTERISTICS $T_A = 0^\circ\text{C to } 70^\circ\text{C}$, $V_{CC} = V_{DD} = +5V \pm 10\%$, $V_{SS} = 0V$

Symbol	Parameter	8048/8748/8035		8748-8 8035-8		Unit	Conditions
		Min.	Max.	Min.	Max.		
t_{LL}	ALE Pulse Width	400		800		ns	
t_{AL}	Address Setup to ALE	150		150		ns	
t_{LA}	Address Hold from ALE	80		80		ns	
t_{CC}	Control Pulse Width (PSEN, RD, WR)	900		1800		ns	
t_{DW}	Data Set-Up Before WR	500		1000		ns	
t_{WD}	Data Hold After WR	120		120		ns	
t_{CY}	Cycle Time	2.5	15.0	5.0	15.0	μs	$C_L = 20\text{pF}$
t_{DR}	Data Hold	0	200	0	200	ns	6 MHz XTAL (3 MHz XTAL for -8)
t_{RD}	PSEN, RD to Data In		500		1000	ns	
t_{AW}	Address Setup to WR	230		260		ns	
t_{AD}	Address Setup to Data In		950		1900	ns	
t_{AFC}	Address Float to RD, PSEN	0		0		ns	

A.C. TEST CONDITIONS

Control Outputs:
 BUS Outputs:

$C_L = 80\text{ pF}$, 2.2K to V_{SS} , 4.3K to V_{CC}
 $C_L = 150\text{ pF}$, 2.2K to V_{SS} , 4.3K to V_{CC}


*Standard 8748 and 8035 $\pm 5\%$, $\pm 10\%$ available.

$t_{CY} = 2.5\mu\text{s}$


WAVEFORMS

PRELIMINARY
 This is not a final specification. Some
 parametric limits are subject to change.


INSTRUCTION FETCH FROM EXTERNAL PROGRAM MEMORY



READ FROM EXTERNAL DATA MEMORY



WRITE TO EXTERNAL DATA MEMORY



TYPES SN54LS373, SN54LS374, SN54S373, SN54S374, SN74LS373, SN74LS374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

BULLETIN NO. DLS 12350, OCTOBER 1975 - REVISED JUNE 1979

TTL
MSI

- Choice of 8 Latches or 8 D-Type Flip-Flops In a Single Package
- 3-State Bus-Driving Outputs
- Full Parallel-Access for Loading
- Buffered Control Inputs
- Clock/Enable Input Has Hysteris to Improve Noise Rejection
- P-N-P Inputs Reduce D-C Loading on Data Lines ('S373 and 'S374)
- SN54LS363 and SN74LS364 Are Similar But Have Higher V_{OH} For MOS Interface

'LS373, 'S373
FUNCTION TABLE


OUTPUT ENABLE	ENABLE LATCH	D	OUTPUT
L	H	H	H
L	H	L	L
L	L	X	Q_0
H	X	X	Z

'LS374, 'S374
FUNCTION TABLE


OUTPUT ENABLE	CLOCK	D	OUTPUT
L	↑	H	H
L	↑	L	L
L	L	X	Q_0
H	X	X	Z

See explanation of function tables on page 1-13.

SN54LS373, SN54S373 ... J PACKAGE
SN74LS373, SN74S373 ... J OR N PACKAGE
(TOP VIEW)



SN54LS374, SN54S374 ... J PACKAGE
SN74LS374, SN74S374 ... J OR N PACKAGE
(TOP VIEW)



Description

These 8-bit registers feature totem-pole three-state outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance third state and increased high-logic-level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers.

The eight latches of the 'LS373 and 'S373 are transparent D-type latches meaning that while the enable (G) is high the Q outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was set up.

Copyright © 1979 by Texas Instruments Incorporated

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPES SN54LS373, SN54LS374, SN54S373, SN54S374, SN74LS373, SN74LS374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS.

description (continued)



The eight flip-flops of the 'LS374 and 'S374 are edge-triggered D-type flip-flops. On the positive transition of the clock, the Q outputs will be set to the logic states that were setup at the D inputs.

Schmitt-trigger buffered inputs at the enable/clock lines simplify system design as ac and dc noise rejection is improved by typically 400 mV due to the input hysteresis. A buffered output control input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or a high-impedance state. In the high-impedance state the outputs neither load nor drive the bus lines significantly.

The output control does not affect the internal operation of the latches or flip-flops. That is, the old data can be retained or new data can be entered even while the outputs are off.

'LS373, 'S373
TRANSPARENT LATCHES

'LS374, 'S374
POSITIVE-EDGE-TRIGGERED FLIP-FLOPS




TYPES SN54LS373, SN54LS374, SN74LS373, SN74LS374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

REVISED DECEMBER 1980


Schematic of inputs and outputs.

'LS373


EQUIVALENT OF DATA INPUTS



EQUIVALENT OF ENABLE AND OUTPUT CONTROL INPUTS




TYPICAL OF ALL OUTPUTS




'LS374


EQUIVALENT OF DATA INPUTS



EQUIVALENT OF CLOCK AND OUTPUT CONTROL INPUTS



TYPICAL OF ALL OUTPUTS



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	7 V
Off-state output voltage	7 V
Operating free-air temperature range: SN54LS'	-55°C to 125°C
SN74LS'	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions:

	SN54LS'			SN74LS'			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	6.5	4.75	5	5.25	V
high-level output voltage, V_{OH}			5.5			5.5	V
high-level output current, I_{OH}			-1			-2.6	mA
width of clock/enable pulse, t_w	High	15		15			ns
	Low	15		15			
Data setup time, t_{su}	'LS373	5↓		5↓			ns
	'LS374	20↓		20↓			
Data hold time, t_h	'LS373	20↓		20↓			ns
	'LS374	0↓		0↓			
Operating free-air temperature, T_A		-55	125		0	70	°C

↓ The arrow indicates the transition of the clock/enable input used for reference: ↑ for the low-to-high transition, ↓ for the high-to-low transition.

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPES SN54LS373, SN54LS374, SN74LS373, SN74LS374

OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

REVISED AUGUST 1977

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	SN54LS*		SN74LS*		UNIT
		MIN	TYP‡ MAX	MIN	TYP‡ MAX	
V _{IH} High-level input voltage		2		2		V
V _{IL} Low-level input voltage			0.7		0.8	V
V _{IK} Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5		-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = V _{ILmax} , I _{OH} = MAX	2.4	3.4	2.4	3.1	V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = V _{ILmax}					V
	I _{OL} = 12 mA	0.25	0.4	0.25	0.4	
	I _{OL} = 24 mA			0.35	0.5	
I _{OZH} Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2 V, V _O = 2.7 V		20		20	µA
I _{OZL} Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2 V, V _O = 0.4 V		-20		-20	µA
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 7 V		0.1		0.1	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7 V		20		20	µA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4 V		-0.4		-0.4	mA
I _{OS} Short-circuit output current‡	V _{CC} = MAX	-30	-130	-30	-130	mA
I _{CC} Supply current	V _{CC} = MAX, Output control at 4.5 V					mA
	'LS373	24	40	24	40	
	'LS374	27	40	27	40	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5 V, T_A = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'LS373			'LS374			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
f _{max}							35	50		MHz
t _{PLH}	Data	Any Q	C _L = 45 pF, R _L = 667 Ω, See Notes 2 and 3	12	18					ns
t _{PHL}				12	18					
t _{PLH}	Clock or enable	Any Q		20	30	15	28			ns
t _{PHL}				18	30	19	28			
t _{PZH}	Output Control	Any Q		15	28	20	28			ns
t _{PZL}				25	36	21	28			
t _{PHZ}	Output Control	Any Q	12	20	12	20			ns	
t _{PLZ}			15	25	14	25				

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
3. See load circuits and waveforms on page 3-11.

f_{max} = maximum clock frequency
t_{PLH} = propagation delay time, low-to-high-level output
t_{PHL} = propagation delay time, high-to-low-level output
t_{PZH} = output enable time to high level
t_{PZL} = output enable time to low level
t_{PHZ} = output disable time from high level
t_{PLZ} = output disable time from low level


TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 9012 • DALLAS, TEXAS 75222


TYPES SN54S373, SN54S374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

Diagram of inputs and outputs

EQUIVALENT OF EACH INPUT



TYPICAL OF ALL OUTPUTS



Absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	5.5 V
Off-state output voltage	5.5 V
Operating free-air temperature range: SN54S*	-55°C to 125°C
SN74S*	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

Recommended operating conditions

	SN54S*			SN74S*			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, V_{OH}			5.5			5.5	V
High-level output current, I_{OH}			-2			-6.5	mA
Width of clock/enable pulse, t_w	High	6		6			ns
	Low	7.3		7.3			
Data setup time, t_{su}	*S373	0↓		0↓			ns
	*S374	5↑		5↑			
Data hold time, t_h	*S373	10↓		10↓			ns
	*S374	2↑		2↑			
Operating free-air temperature, T_A		-55	125	0		70	°C

* The arrow indicates the transition of the clock/enable input used for reference: ↑ for the low-to-high transition, ↓ for the high-to-low transition.

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPES SN54S373, SN54S374, SN74S373, SN74S374 OCTAL D-TYPE TRANSPARENT LATCHES AND EDGE-TRIGGERED FLIP-FLOPS

Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS†			MIN	TYP‡	MAX	UNITS
V _{IH}	High-level input voltage							V
V _{IL}	Low-level input voltage				2			V
V _{IK}	Input clamp voltage						0.8	V
V _{OH}	High-level output voltage	SN54S'	V _{CC} = MIN, I _L = -18 mA					
		SN74S'	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = MAX	2.4	3.4		-1.2	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 20 mA			2.4	3.1		V
I _{OZH}	Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2 V, V _O = 2.4 V					0.5	mA
I _{OZL}	Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2 V, V _O = 0.5 V					50	μA
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 5.5 V					-50	μA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7 V					1	mA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.5 V					50	μA
I _{OS}	Short-circuit output current§	V _{CC} = MAX					-250	μA
I _{CC}	Supply current	V _{CC} = MAX	'S373		-40		-100	mA
			'S374			105	160	mA
						90	140	mA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5 V, T_A = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	'S373		'S374		UNITS	
				MIN	TYP	MAX	MIN		TYP
f _{max}								MHz	
t _{PLH}	Data	Any Q	C _L = 15 pF, R _L = 280 Ω, See Notes 2 and 4				75	100	ns
t _{PHL}					7	12			
t _{PLH}	Clock or enable	Any Q			7	12			
t _{PHL}					7	14	8	15	
t _{PZH}	Output	Any Q			12	18			
t _{PZL}	Control				8	15	8	15	
t _{PHZ}	Output	Any Q		11	18				
t _{PLZ}	Control		C _L = 5 pF, R _L = 280 Ω, See Note 3		6	9	5	9	ns
				8	12		7	12	ns

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
4. See load circuits and waveforms on page 3-10.

f_{max} = maximum clock frequency
t_{PLH} = propagation delay time, low-to-high-level output
t_{PHL} = propagation delay time, high-to-low-level output
t_{PZH} = output enable time to high level
t_{PZL} = output enable time to low level
t_{PHZ} = output disable time from high level
t_{PLZ} = output disable time from low level

TEXAS INSTRUMENTS
INCORPORATED

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR


BULLETIN NO. DL-S 7611803, DECEMBER 1972—REVISED OCTOBER 1976

'174, 'LS174, 'S174 ... HEX D-TYPE FLIP-FLOPS


'175, 'LS175, 'S175 ... QUADRUPLE D-TYPE FLIP-FLOPS

- '174, 'LS174, 'S174' Contain Six Flip-Flops with Single-Rail Outputs
- '175, 'LS175, 'S175 Contain Four Flip-Flops with Double-Rail Outputs
- Three Performance Ranges Offered: See Table Lower Right
- Buffered Clock and Direct Clear Inputs
- Individual Data Input to Each Flip-Flop
- Applications include:
Buffer/Storage Registers
Shift Registers
Pattern Generators

SN54174, SN54LS174, SN54S174 ... J OR W PACKAGE
SN74174, SN74LS174, SN74S174 ... J OR N PACKAGE
(TOP VIEW)



SN54175, SN54LS175, SN54S175 ... J OR W PACKAGE
SN74175, SN74LS175, SN74S175 ... J OR N PACKAGE
(TOP VIEW)



These monolithic, positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic. All have a direct clear input, and the '175, 'LS175, and 'S175 feature complementary outputs from each flip-flops.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect at the output.

These circuits are fully compatible for use with most TTL or DTL circuits.

FUNCTION TABLE
(EACH FLIP-FLOP)

INPUTS			OUTPUTS	
CLEAR	CLOCK	D	Q	Q̄
L	X	X	L	H
H	↑	H	H	L
H	↑	L	L	H
H	L	X	Q ₀	Q̄ ₀

H = high level (steady state)

L = low level (steady state)

X = irrelevant

↑ = transition from low to high level

Q₀ = the level of Q before the indicated steady-state

input conditions were established.


↑ = '175, 'LS175, and 'S175 only

TYPES	TYPICAL	TYPICAL
	MAXIMUM CLOCK FREQUENCY	POWER DISSIPATION PER FLIP-FLOP
'174, '175	35 MHz	38 mW
'LS174, 'LS175	40 MHz	14 mW
'S174, 'S175	110 MHz	75 mW


TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175, SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

functional block diagrams

'174, 'LS174, 'S174



'175, 'LS175, 'S175



 . . . dynamic input activated by transition from a high level to a low level.


**TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,
SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR**

REVISED OCTOBER 1976

Schematics of inputs and outputs


SN54174, SN54175, SN74174, SN74175

EQUIVALENT OF ALL INPUTS




Clock, D: $R_{eq} = 8\text{ k}\Omega$ NOM
Clear: $R_{eq} = 4\text{ k}\Omega$ NOM

TYPICAL OF ALL OUTPUTS




SN54LS174, SN54LS175, SN74LS174, SN74LS175

EQUIVALENT OF ALL INPUTS




Clock: $R_{eq} = 17\text{ k}\Omega$ NOM
Clear, D: $R_{eq} = 20\text{ k}\Omega$ NOM

TYPICAL OF ALL OUTPUTS




SN54S174, SN54S175, SN74S174, SN74S175.

EQUIVALENT OF ALL INPUTS



TYPICAL OF ALL OUTPUTS



TYPES SN54174, SN54175, SN74174, SN74175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V _{CC} (see Note 1)	
Input voltage	
Operating free-air temperature range: SN54174, SN54175 Circuits	-55°C to 125°C
SN74174, SN74175 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54174, SN54175			SN74174, SN74175			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-800			-800	μA
Low-level output current, I _{OL}			16			16	μA
Clock frequency, f _{clock}	0	25	0	25			kHz
Width of clock or clear pulse, t _w	20		20				ns
Setup time, t _{su}	Data input			20			ns
	Clear inactive-state			25			ns
Data hold time, t _h	5		5				ns
Operating free-air temperature, T _A	-65	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage		2			V
V _{IL} Low-level input voltage				0.8	V
V _{IK} Input clamp voltage				-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, I _I = -12 mA				V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = -800 μA	2.4	3.4		V
	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = 16 mA		0.2	0.4	V
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 5.5 V			1	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.4 V			40	μA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4 V			-1.6	mA
I _{OS} Short-circuit output current§	V _{CC} = MAX	SN54*	-20	-57	mA
		SN74*	-18	-57	mA
I _{CC} Supply current	V _{CC} = MAX, See Note 2	'174	45	65	μA
		'175	30	45	μA

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at V_{CC} = 5 V, T_A = 25°C.

§ Not more than one output should be shorted at a time.

NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V applied to clock.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f _{max} Maximum clock frequency	C _L = 15 pF, R _L = 400 Ω, See Note 3	25	35		MHz
t _{PLH} Propagation delay time, low-to-high-level output from clear (SN54175, SN74175 only)		16	25		ns
t _{PHL} Propagation delay time, high-to-low-level output from clear		23	35		ns
t _{PLH} Propagation delay time, low-to-high-level output from clock		20	30		ns
t _{PHL} Propagation delay time, high-to-low-level output from clock		24	35		ns

NOTE 3: Load circuit and voltage waveforms are shown on page 3-10.

TYPES SN54LS174, SN54LS175, SN74LS174, SN74LS175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

REVISED DECEMBER 1980

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	7 V
Operating free-air temperature range: SN54LS174, SN54LS175 Circuits	-55°C to 125°C
SN74LS174, SN74LS175 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN54LS174 SN54LS175			SN74LS174 SN74LS175			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}	-400			-400			μ A
Low-level output current, I_{OL}	4			8			mA
Clock frequency, f_{clock}	0			30			MHz
Width of clock or clear pulse, t_w	20			20			ns
Setup time, t_{su}	Data input			20			ns
	Clear Inactive-state			25			ns
Data hold time, t_h	5			5			ns
Operating free-air temperature, T_A	-55			125			0 70 °C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54LS174 SN54LS175			SN74LS174 SN74LS175			UNIT
		MIN	TYP ²	MAX	MIN	TYP ²	MAX	
V_{IH} High-level input voltage		2			2			V
V_{IL} Low-level input voltage		0.7			0.8			V
V_{IK} Input clamp voltage	$V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$	-1.5			-1.5			V
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V},$ $V_{IL} = V_{IL \text{ max}}, I_{OH} = -400 \mu\text{A}$	2.5	3.5		2.7	3.5		V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V},$ $V_{IL} = V_{IL \text{ max}}$	$I_{OL} = 4 \text{ mA}$		0.25	0.4	0.25	0.4	V
		$I_{OL} = 8 \text{ mA}$		0.35		0.5		
I_I Input current at maximum input voltage	$V_{CC} = \text{MAX}, V_I = 7 \text{ V}$	0.1			0.1			mA
I_{IH} High-level input current	$V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$	20			20			μ A
I_{IL} Low-level input current	$V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$	-0.4			-0.4			mA
I_{OS} Short-circuit output current ³	$V_{CC} = \text{MAX}$	-20	-100		-20	-100		mA
I_{CC} Supply current	$V_{CC} = \text{MAX},$ See Note 2	'LS174		16	26	16	26	mA
		'LS175		11	18	11	18	

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

³ Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics, $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	'LS174			'LS175			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
f_{max} Maximum clock frequency	$C_L = 15 \text{ pF},$ $R_L = 2 \text{ k}\Omega,$ See Note 4	30	40		30	40		MHz
t_{PLH} Propagation delay time, low-to-high-level output from clear		20			30			ns
t_{PHL} Propagation delay time, high-to-low-level output from clear		23			35			ns
t_{PLH} Propagation delay time, low-to-high-level output from clock		20			30			ns
t_{PHL} Propagation delay time, high-to-low-level output from clock		21			30			ns

NOTE 4: Load circuit and voltage waveforms are shown on page 3-11.

TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 225012 • DALLAS, TEXAS 75285

7-25

TYPES SN54S174, SN54S175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V_{CC} (see Note 1)	7 V
Input voltage	5.5 V
Operating free-air temperature range: SN54S174, SN54S175 Circuits	-55°C to 125°C
SN74S174, SN74S175 Circuits	0°C to 70°C
Storage temperature range	-65°C to 150°C

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

	SN64S174, SN64S175			SN74S174, SN74S175			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	6	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-1			-1	mA
Low-level output current, I_{OL}			20			20	mA
Clock frequency, f_{clock}		0	75		0	75	MHz
	Pulse width, t_w						
Setup time, t_{su}	Clock	7		7			ns
	Clear	10		10			
Data hold time, t_h	Data input	5		5			ns
	Clear inactive-state	5		5			
Operating free-air temperature, T_A		3			3		ns
		-55	125		0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	MIN	TYP ²	MAX	UNIT
V_{IH} High-level input voltage		2			V
V_{IL} Low-level input voltage					V
V_{IK} Input clamp voltage				0.8	V
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$			-1.2	V
	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -1 \text{ mA}$		SN54S ³ 2.5 SN74S ³ 3.4	3.4	V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 20 \text{ mA}$		2.7	3.4	V
	$V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$				0.5
I_I Input current at maximum input voltage					V
I_{IH} High-level input current	$V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$				1
I_{IL} Low-level input current	$V_{CC} = \text{MAX}, V_I = 0.5 \text{ V}$				50
I_{OS} Short-circuit output current ⁴	$V_{CC} = \text{MAX}$				-2
I_{CC} Supply current	$V_{CC} = \text{MAX}, \text{ See Note 2}$			-40	-100
		'174		90	144
		'175		60	96

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

² All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$.

³ Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

⁴ NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics, $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f_{max} Maximum clock frequency		75	110		MHz
t_{PLH} Propagation delay time, low-to-high-level Q output from clear (SN54S175, SN74S175 only)	$C_L = 15 \text{ pF}, R_L = 280 \Omega, \text{ See Note 3}$		10	16	ns
t_{PHL} Propagation delay time, high-to-low-level Q output from clear			13	22	ns
t_{PLH} Propagation delay time, low-to-high-level output from clock			8	12	ns
t_{PHL} Propagation time, high-to-low-level output from clock			11.5	17	ns

NOTE 3: Load circuit and voltage waveforms are shown on page 3-10.


TEXAS INSTRUMENTS
INCORPORATED
POST OFFICE BOX 5012 • DALLAS, TEXAS 75222

TYPES SN54LS240, SN54LS241, SN54LS244, SN54S240, SN54S241, SN74LS240, SN74LS241, SN74LS244, SN74S240, SN74S241 OCTAL BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS


	Typical IOL (Sink Current)	Typical IOH (Source Current)	Typical Propagation Delay Times		Typical Enable/Disable Times	Typical Power Dissipation (Enabled)	
			Inverting	Noninverting		Inverting	Noninverting
SN54LS*	12 mA	-12 mA	10.5 ns	12 ns	18 ns	130 mW	135 mW
SN74LS*	24 mA	-16 mA	10.6 ns	12 ns	18 ns	130 mW	135 mW
SN54S*	48 mA	-12 mA	4.5 ns	6 ns	9 ns	460 mW	538 mW
SN74S*	64 mA	-16 mA	4.5 ns	6 ns	9 ns	460 mW	538 mW

- 3-State Outputs Drive Bus Lines or Buffer Memory Address Registers
- P-N-P Inputs Reduce D-C Loading
- Hysteresis at Inputs Improves Noise Margins


SN54LS240, SN64S240 ... J
SN74LS240, SN74S240 ... J OR N
(TOP VIEW)



SN54LS241, SN54S241 ... J
SN74LS241, SN74S241 ... J OR N
(TOP VIEW)



SN54LS244 ... J
SN74LS244 ... J OR N
(TOP VIEW)






Description

These octal buffers and line drivers are designed specifically to improve both the performance and density of three-state memory address drivers, clock drivers, and bus-oriented receivers and transmitters. The designer has a choice of selected combinations of inverting and noninverting outputs, symmetrical \bar{C} (active-low output control) inputs, and complementary \bar{G} and \bar{G} inputs. These devices feature high fan-out, improved fan-in, and 400-mV noise-margin. The SN74LS* and SN74S* can be used to drive terminated lines down to 133 ohms.

Schematics of inputs and outputs

*LS240, *LS241, *LS244



TYPES SN54LS240, SN54LS241, SN54LS244, SN74LS240, SN74LS241, SN74LS244 BUFFERS AND LINE DRIVERS WITH 3-STATE OUTPUTS

recommended operating conditions

PARAMETER	SN54LS ¹			SN74LS ¹			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC} (see Note 1)	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-12			-16	mA
Low-level output current, I _{OL}			12			24	mA
Operating free-air temperature, T _A	-65		125	0		70	°C

NOTE 1: Voltage values are with respect to network ground terminal.

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS ¹	SN54LS ¹		SN74LS ¹		UNIT	
		MIN	TYP ²	MAX	MIN		TYP ²
V _{IH} High-level input voltage						V	
V _{IL} Low-level input voltage		2			2	V	
V _{IK} Input clamp voltage				0.7		0.8	
Hysteresis (V _{T+} - V _{T-})	V _{CC} = MIN, I _I = -18 mA			-1.5		-1.5	
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = V _{IL} max, I _{OH} = -3 mA	2.4	3.4	2.4	3.4	V	
	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = 0.5 V, I _{OH} = MAX	2		2		V	
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V, V _{IL} = V _{IL} max, I _{OL} = 12 mA			0.4		0.4	
	I _{OL} = 24 mA					0.5	
I _{OZH} Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2 V, V _{IL} = V _{IL} max			20		20	
I _{OZL} Off-state output current, low-level voltage applied				-20		-20	
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 7 V			0.1		0.1	
I _{IH} High-level input current, any input ³	V _{CC} = MAX, V _I = 2.7 V			20		20	
I _{IL} Low-level input current	V _{CC} = MAX, V _{IL} = 0.4 V			-0.2		-0.2	
I _{OS} Short-circuit output current ⁴	V _{CC} = MAX			-40		-225	
I _{CC} Supply current	Outputs high	V _{CC} = MAX	All	17	27	17	27
	Outputs low		'LS240	26	44	26	44
	Outputs open		'LS241, 'LS244	27	46	27	46
			'LS240	29	60	29	60
			'LS241, 'LS244	32	64	32	64

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

² All typical values are at V_{CC} = 5 V, T_A = 25°C.

³ Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

switching characteristics, V_{CC} = 5 V, T_A = 25°C

PARAMETER	TEST CONDITIONS	'LS240		'LS241, 'LS244		UNIT	
		MIN	TYP	MAX	MIN		TYP
t _{PLH} Propagation delay time, low-to-high-level output	C _L = 45 pF, R _L = 667 Ω, See Note 2	9	14		12	18	ns
t _{PHL} Propagation delay time, high-to-low-level output		12	18		12	18	ns
t _{PZL} Output enable time to low level					20	30	ns
t _{PZH} Output enable time to high level					15	23	ns
t _{PLZ} Output disable time from low level		C _L = 5 pF, See Note 2	15	26		15	25
t _{PHZ} Output disable time from high level				10	18		ns


NOTE 2: Load circuit and voltage waveforms are shown on page 3-11.

TEXAS INSTRUMENTS
INCORPORATED


POST OFFICE BOX 226012 • DALLAS, TEXAS 75265

POSITIVE-NOR GATES WITH TOTEM-POLE OUTPUTS

Schematic for '25 Gate



'25 CIRCUITS



The portion of the schematic within the dashed lines is repeated for the C input of the '27.

'02, '27 CIRCUITS


TYPE	V _{CC} (mA)		I _{CC} (mA)		Average power dissipation (mW)	
	TYP	MAX	TYP	MAX	TYP	MAX
'02	R	16	27		7.75	
'25	R	16	19		7.75	
'27		16	26		4.34	
'L02	0.8	1.6	1.4	2.6	0.275	
'LS02	1.0	3.2	2.8	5.4	0.55	
'LS27	2.0	4	3.4	6.8	0.9	
'S02	17	29	26	45	5.38	
'S260	17	29	26	45	10.75	

Maximum values of I_{CC} are over the recommended operating ranges of V_{CC} and T_A; typical values are at V_{CC} = 5 V, T_A = 25°C. Switching characteristics at V_{CC} = 5 V, T_A = 25°C


TYPE	TEST CONDITIONS#	t _{PLH} (ns)		Propagation delay time, low-to-high-level output		Propagation delay time, high-to-low-level output	
		MIN	TYP	MAX	MIN	TYP	MAX
'02			12	22	8	15	
'25	C _L = 15 pF, R _L = 400 Ω		13	22	8	15	
'27			10	15	7	11	
'L02	C _L = 50 pF, R _L = 4 kΩ		31	60	35	60	
'LS02, 'LS27	C _L = 15 pF, R _L = 2 kΩ		10	15	10	15	
'S02	C _L = 15 pF, R _L = 280 Ω		3.5	5.5	3.5	5.5	
'S260	C _L = 50 pF, R _L = 280 Ω		5	5.5	6	6	
	C _L = 15 pF, R _L = 280 Ω		4	5.5	4	6	

Load circuit and voltage waveforms are shown on pages 3-10 and 3-11.


The portion of the schematic within the dashed lines applies only to the 'LS27



'L02 CIRCUITS



'LS02, 'LS27 CIRCUITS



The portion of the schematic within the dashed lines is repeated for each additional input of the 'S260, and the 0.9-kΩ resistor is changed to 0.6 kΩ.

'S02, 'S260 CIRCUITS

Resistor values are nominal and in ohms.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปด้วยดีด้วยความกรุณาของอาจารย์ที่ปรึกษา
และอาจารย์ทุกท่าน รวมทั้งเพื่อน ๆ ทุก ๆ คน ที่ให้ความร่วมมือและช่วยเหลือให้กำ-
ลังใจในการจัดทำครั้งนี้ จึงขอขอบคุณอาจารย์และเพื่อน ๆ ทุกคนมา ณ โอกาสนี้ด้วย

นาย เรืองฤทธิ์ แซ่หลี

นาย วิศิษฐ์ ว่องวราวัณิชย์

คณะ วิศวกรรมศาสตร์

9 มีนาคม 2531



หนังสืออ้างอิง

1. บรูส เดวิส เอี่ยมทัศนาศรี, "แอม 8048", วารสารเคมีคอมพิวเตอร์อิเล็กทรอนิกส์ ฉบับที่ 69, หน้า 140-147, 2529 .
2. คณะวิศวกรรมศาสตร์, "รวมโครงการพระจอมเกล้าลาดกระบังนิทัศน์ "30", สถาบันเทคโนโลยีพระจอมเกล้าฯ ลาดกระบัง หน้า 66-83, 2530
3. อาจารย์. สุชิน จำจก, "วิศวกรรมโทรศัพท์", สถาบันเทคโนโลยีพระจอมเกล้าลาดกระบัง
4. "SAB 8048 MICROPROCESSOR USER'S MANUAL", INTEL COMPANY .
5. "THE TTL DATA BOOK", TEXAS INSTRUMENTS INCORPORATED

