


การศึกษารอยสัมผัสแบบช็อตคี่เพื่อใช้ในการสร้างอุปกรณ์ซินเฟต

STUDY ON SCHOTTKY BARRIER FOR FABRICATION OF SINFET DEVICES



โดย

นายพิเชษฐ สุขแก้ว 41013259

นายรณฤทธิ์ รอดคำ 41013264

ณ
พ. 654ก
2543

เลขหมู่.....
เลขทะเบียน 42644
วัน, เดือน, ปี - 5 ส.ย. 2545

b.....
i.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิศวกรรมอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2543


ภาควิชา วิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง การศึกษารอยสัมผัสแบบข้อตักเพื่อใช้ในการสร้างอุปกรณ์ซินเฟต

ผู้จัดทำ

1. นายพิเชษฐ สุขแก้ว

2. นายรณฤทธิ์ รอดคำ


.....อาจารย์ที่ปรึกษา
(อ. สุรศักดิ์ เนียมเจริญ)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การศึกษารอยสัมผัสแบบช็อตก็เพื่อใช้ในการสร้างอุปกรณ์ซินเฟต

นายพิเชษฐ สุขแก้ว
 นายรณฤทธิ์ รอดคำ
 อ. สุรศักดิ์ เนียมเจริญ
 ปีการศึกษา 2543

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้เป็นการศึกษารอยสัมผัสแบบช็อตก็ให้ได้เงื่อนไขที่เหมาะสมเพื่อที่จะนำไปใช้สร้างเป็นอุปกรณ์ซินเฟต ซึ่งซินเฟตจะประกอบขึ้นมาจากโครงสร้างของเฟตและรอยสัมผัสแบบช็อตก็ โดยเริ่มทำการศึกษาจากการสร้างรอยสัมผัสช็อตก็ขึ้นมา จากการวัดทดสอบปรากฏว่าช็อตก็ที่ได้มีการนำกระแสที่ 0.2-0.3 V มีแรงดันพังทลาย 40-70 V และยังพบอีกว่าขนาดพื้นที่ของรอยสัมผัสที่ใหญ่เกิดกระแสรั่วสูงมาก 0.05-0.1 mA ดังนั้นจึงสร้างรอยสัมผัสช็อตก็ขึ้นอีกครั้งหนึ่ง ในครั้งนี้แรงดันพังทลายมีค่า 150-200 V นำกระแสที่ 0.2-0.3 V นอกจากคุณสมบัติที่กล่าวมาแล้วสิ่งที่สำคัญอีกประการที่ศึกษาคืออุณหภูมิ และเวลาในการซินเตอร์จากการทดลองสร้างช็อตก็ทั้งสองครั้งที่ผ่านมามีทำให้เลือกอุณหภูมิและเวลาในการซินเตอร์ที่ 500 °C เวลา 30 นาที หลังจากนั้นนำค่าตรงนี้ไปใช้ในการสร้างซินเฟต ซึ่งผลจากการสร้างซินเฟตออกมาเป็นที่น่าพอใจระดับหนึ่ง เพื่อจะเป็นประโยชน์แก่ผู้ที่ศึกษาอุปกรณ์ตัวนี้ต่อไป

STUDY ON SCHOTTKY BARRIER FOR FABRICATION OF SINFET DEVICES

Mr. Pichet Sookgaew

Mr. Ronnarit Roddum

Mr. Surasuk Niumcharoen (Adviser)

2000



Abstract

This thesis studies about schottky barrier for fabricating SINFET (Schottky Injection Field Effect Transistor) device .The structure of SINFET consists of FET and Schottky contact. We fabricate schottky and test parameter. In first time schottky contact, have the built in voltage (V_{bi}) 0.2-0.3 volt, breakdown voltage (V_{BV}) 40-70 V and schottky contact that have area bigger, have higher leak current.

After that we fabricate schottky contact again, for this time V_{bi} is 0.2-0.3 volt and V_{BV} is 150-200 volts. Otherwise this thesis studies about temperature and time that use for sintering and we use the temperature to be 500 °C and time 30 minute are brought for the SINFET fabrication. For data received is benefit to study this device in next time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จสมบูรณ์ได้ด้วยดี เนื่องด้วยความร่วมมือและได้รับคำปรึกษาจากอาจารย์รวมทั้งเจ้าหน้าที่และนักศึกษาปริญญาโทในศูนย์วิจัยอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สจล. ทางผู้วิจัยขอขอบคุณทุกท่าน โดยเฉพาะคุณสรายุทธ วิสวแสงสุข ซึ่งให้ความช่วยเหลือในทุกๆ ด้าน และขอขอบคุณอาจารย์ในภาควิชาอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สจล. ในการให้ความรู้ทั้งทฤษฎีและปฏิบัติตลอดระยะเวลาสามปีที่ศึกษาอยู่ที่นี่

สุดท้ายขอกราบขอบพระคุณ คุณพ่อและคุณแม่ ผู้ให้การสนับสนุนทางด้านการศึกษามาโดยตลอด



สารบัญ

	หน้า
บทคัดย่อ	I
ABSTRACT	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VI
สารบัญภาพ	VII
สัญลักษณ์	IX
ศัพท์เทคนิค	X
บทที่ 1 บทนำ	1
1.1 การเปรียบเทียบระหว่างซินเฟต,มอสเฟต, ไอจีบีที และทรานซิสเตอร์กำลัง	1
1.2 การเปรียบเทียบค่าพารามิเตอร์	2
1.3 โครงสร้างของซินเฟต	4
1.4 การดำเนินการ	5
บทที่ 2 ทฤษฎีของรอยสัมผัสชนิดกึ่งตัวนำ	6
2.1 บทนำ	6
2.2 แถบพลังงานของโลหะและสารกึ่งตัวนำ	6
2.3 รอยสัมผัสระหว่างโลหะและสารกึ่งตัวนำชนิดเอ็นแบบเรกติไฟร์ในขณะ สมดุลความร้อน	7
2.4 การให้ไบอัสแก่ข้อต่อไคโอด	9
2.4.1 การให้ไบอัสตรง	9
2.4.2 การให้ไบอัสย้อนกลับ	10
2.4.3 กราฟคุณสมบัติกระแสและแรงดันของรอยสัมผัสแบบข้อต่อกึ่ง	11
2.5 ทฤษฎีการไหลของกระแสในรอยสัมผัสโลหะ – และสารกึ่งตัวนำ	12
2.6 การวัดค่าความสูงของกำแพงศักย์	14
2.6.1 การหาค่าความสูงกำแพงศักย์ด้วยวิธีความสัมพันธ์ ของกระแสและแรงดัน	14
2.6.2 การหาค่าความสูงกำแพงศักย์ด้วยวิธีวัดค่าความจุไฟฟ้าที่รอยต่อ	15

บทที่ 3 ทฤษฎีซินเฟต	
3.1 บทนำ	17
3.2 โครงสร้างและหลักการทํางานพื้นฐาน	17
3.2.1 สภาวะปิดกั้นย้อนกลับ	18
3.2.2 สภาวะปิดกั้นไปหน้า	18
3.2.3 สภาวะนำกระแสไปหน้า	19
3.2.4 กราฟคุณสมบัติกระแสและแรงดันอาโนดและ แรงดันอาโนด-คาโอดของซินเฟต	20
3.3 แรงดันพังพลายของทรานซิสเตอร์แบบเปิด	21
บทที่ 4 กระบวนการสร้างรอยสัมผัส肖ตกีและซินเฟต	23
4.1 กระบวนการสร้างรอยต่อแบบ肖ตกี	23
4.2 กระบวนการสร้างซินเฟต	32
บทที่ 5 การทดลองและผลการทดลอง	37
5.1 การทดสอบคุณสมบัติของรอยสัมผัสแบบ肖ตกี	37
5.2 ผลการทดลองของซินเฟต	47
บทที่ 6 สรุปผลการทดลอง	53
ภาคผนวก	
หนังสืออ้างอิง	

สารบัญตาราง

	หน้า
ตารางที่ 1.1 เปรียบเทียบคุณสมบัติของซินเฟตกับอุปกรณ์อื่นๆ	3
ตารางที่ 5.1 แสดงพารามิเตอร์ของรอยสัมผัสข้อค้ำที่สร้างขึ้น	39
ตารางที่ 5.2 แสดงคุณสมบัติที่เกิดขึ้นของชิ้นงานทั้งสองตัวอย่าง	41
ตารางที่ 5.3 ค่าของ ϕ_{th} ที่ได้จากรอยสัมผัสข้อค้ำ	45
ตารางที่ 5.4 แสดงค่าของแรงดันพังทลายของรอยสัมผัสข้อค้ำ	46
ตารางที่ 5.5 เปรียบเทียบค่าพารามิเตอร์	48
ตารางที่ 5.6 แสดงค่าของแรงดันพังทลาย	50
ตารางที่ 5.7 การเปรียบเทียบค่าพารามิเตอร์ต่างๆ	52

สารบัญภาพ

	หน้า
รูปที่ 1.1 โครงสร้างของอุปกรณ์ชนิดต่างๆ	2
รูปที่ 1.2 โครงสร้างข้อตักไดโอด	4
รูปที่ 1.3 โครงสร้างของซินเฟต	4
รูปที่ 2.1 แสดงระดับพลังงานของโลหะและสารกึ่งตัวนำก่อนการสัมผัส	7
รูปที่ 2.2 แสดงระดับพลังงานของโลหะและสารกึ่งตัวนำหลังการสัมผัส	8
รูปที่ 2.3 รอยต่อของโลหะและสารกึ่งตัวนำชนิดเอ็นไปอัสตรง	9
รูปที่ 2.4 รอยต่อของโลหะและสารกึ่งตัวนำชนิดเอ็นไปอัสกลับ	10
รูปที่ 2.5 กราฟความสัมพันธ์ระหว่างกระแสและแรงดัน	11
รูปที่ 2.6 การหาค่าแรงดัน V_{bi}	11
รูปที่ 2.7 กลไกการทำงานของรอยสัมผัสข้อตักกับอะโนดไปอัสตรง	12
รูปที่ 2.8 การหาค่า J_s จากกราฟความสัมพันธ์กระแสและแรงดัน	15
รูปที่ 2.9 การหา V_i จากกราฟ $1/C^2$	16
รูปที่ 3.1 โครงสร้างและวงจรสมมูลของซินเฟต	17
รูปที่ 3.2 การไบอัสซินเฟตให้ทำงานในสภาวะปิดกั้นย้อนกลับ	18
รูปที่ 3.3 การไบอัสซินเฟตให้ทำงานในสภาวะปิดกั้นย้อนกลับไปหน้า	19
รูปที่ 3.4 การให้ไบอัสเพื่อให้ซินเฟตทำงานในสภาวะนำกระแสไปหน้า	19
รูปที่ 3.5 คุณสมบัติทางด้านกระแสและแรงดันของซินเฟต	20
รูปที่ 3.6 แรงดันพังทลายของทรานซิสเตอร์โครงสร้างแบบเปิด	21
รูปที่ 4.1 แผ่นผลึกเริ่มต้น	23
รูปที่ 4.2 แผนภาพสรุปขั้นตอนการสร้างรอยสัมผัสข้อตัก	24
รูปที่ 4.3 การทำความสะอาดแผ่นผลึกเริ่มต้น	25
รูปที่ 4.4 การสร้างชั้นซิลิคอนไดออกไซด์	26
รูปที่ 4.5 การถ่ายภาพ	28
รูปที่ 4.6 การแพร่สารเจือชนิดเอ็น	29
รูปที่ 4.7 การเปิดช่องชั้นซิลิคอนไดออกไซด์	30
รูปที่ 4.9 ชิ้นงานหลังการกัดอลูมิเนียม	31
รูปที่ 4.10 ชิ้นงานที่เสร็จสมบูรณ์	32

รูปที่ 4.11 แผนภาพสรุปขั้นตอนอย่างง่ายในการสร้างซินเฟต	35
รูปที่ 4.12 แสดงกระบวนการสร้างซินเฟต	37
รูปที่ 5.1 ซ็อตกี้ไดโอด	38
รูปที่ 5.2 ชี้นงานซ็อตกี้ไดโอด	39
รูปที่ 5.3 แสดงคุณสมบัติในขณะไบอัสตรง	40
รูปที่ 5.4 คุณสมบัติในขณะไบอัสย้อนกลับ	40
รูปที่ 5.5 กราฟของชี้นงานในกรณีไม่ซินเตอร์ริง	41
รูปที่ 5.6 แสดงการวัดผลของซ็อตกี้ไดโอด	42
รูปที่ 5.7 กราฟของกระแสและแรงดัน	42
รูปที่ 5.8 กราฟของ V_{bi}	43
รูปที่ 5.9 กราฟของการหาค่า V_i (voltage intercept)	44
รูปที่ 5.10 กราฟกระแสและแรงดันที่ผ่านการซินเตอร์ริง	46
รูปที่ 5.11 ชี้นงานที่สร้างเสร็จเรียบร้อยแล้วนำมาวัดคุณสมบัติทางไฟฟ้า	47
รูปที่ 5.12 กราฟคุณสมบัติกระแส-แรงดันที่รอยต่อข้าวอาโนด-ชั้นเอ็นดริฟ	48
รูปที่ 5.13 การวัดแรงดันไปหน้า	49
รูปที่ 5.14 ชี้นงานจริงของซินเฟต	49
รูปที่ 5.15 ลวดลายต้นแบบของซินเฟตโดยอาศัยโครงสร้างของมอสเฟต	50
รูปที่ 5.16 วงจรวัดความถี่ซินเฟต	51
รูปที่ 5.17 การตอบสนองสัญญาณไฟฟ้าของซินเฟต	51
รูปที่ 5.18 กราฟความสัมพันธ์ระหว่าง I_A - V_{AK} ของซินเฟต	52


บทที่ 1

บทนำ


ดูเหมือนว่าในโลกของอิเล็กทรอนิกส์ทุกวันนี้ สิ่งที่แข่งขันกันมากที่สุดก็คือ ความเร็วในการทำงาน ไม่ว่าจะสร้างอุปกรณ์อะไรขึ้นมาอกจากอุปกรณ์ตัวนั้นต้องมีจุดเด่นประจำตัวของมันแล้ว ก็ต้องมีความเร็วเป็นคุณสมบัติพิเศษเพิ่มเข้ามาด้วยเสมอ ในการทำให้อุปกรณ์มีความเร็วเพิ่มขึ้นนั้น ก็มีอยู่หลายวิธี ซึ่งก็แล้วแต่ผู้สร้างว่าจะเลือกใช้วิธีไหนให้เหมาะสมที่สุด เพราะยังเลือกใช้วิธีในการเพิ่มความเร็วดังเหมาะสม ทั้งด้านราคาและคุณภาพแล้ว สิ่งที่จะตามมาในท้ายที่สุดคือ ความสามารถในการแข่งขันของตลาด ซึ่งเป็นความอยู่รอดของบริษัทผู้ผลิตเอง

1.1 การเปรียบเทียบระหว่างซินเฟต, มอสเฟต, ไอจีบีที, และทรานซิสเตอร์กำลัง[1]

1.1.1 การเปรียบเทียบโครงสร้างและวงจรสมมูล เพื่อแสดงให้เห็นถึงความแตกต่างและส่วนที่คล้ายคลึงกันทางด้านโครงสร้างแต่ละชนิด ทำให้เราสามารถทราบถึงการทำงานและคุณสมบัติโดยทั่วไปของอุปกรณ์แต่ละชนิดได้ ดังแสดงในรูปที่ 1.1



(ก) ซินเฟต



รูปที่ 1.1 โครงสร้างของอุปกรณ์ชนิดต่าง ๆ

1.2 การเปรียบเทียบค่าพารามิเตอร์

เป็นที่ทราบกันดีว่าการเพิ่มความเร็วให้กับตัวอุปกรณ์มีหลายวิธี ซึ่งปริยญาณิพนธ์ฉบับนี้ได้เลือกที่จะนำเสนอการใช้วิธีนำซ็อดกัไดโอดมาต่อเพิ่มเข้าไปในโครงสร้างของอุปกรณ์ ซึ่งสาเหตุที่เลือกใช้วิธีนี้เนื่องจากว่าเป็นวิธีการที่ง่าย ประหยัดค่าใช้จ่าย และการทำงานของซ็อดกัไดโอดยังเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นการทำงานของประจุพาหะข้างมาก ทำให้ไม่เกิดผลกระทบถึงการกำจัดประจุพาหะข้างน้อย ในช่วงหยุดการทำงาน (off state) เหมือนกับรอยต่อพี-เอ็น ดังนั้นจึงมีความเร็วในการสวิตชิงสูง โดยเลือกที่จะนำข้อดีที่ไดโอดมาประกอบรวมกับ FET ทำให้ได้อุปกรณ์ตัวใหม่ที่เรียกว่าซินเฟต (SINFET ย่อมาจาก Schottky Injection Field Effect Transistor) ซึ่งเหตุผลที่เลือกทำซินเฟต เนื่องมาจากอุปกรณ์ซินเฟตมีจุดเด่นในตัวเองหลายประการซึ่งเราได้เปรียบเทียบคุณสมบัติกับดิมอส (DMOS ย่อมาจาก Double Diffusion Metal Oxide Semiconductor Field Effect Transistor), ไอจีบีที (IGBT ย่อมาจาก Insulated Gate Bipolar Transistor), และไบโพลาร์ทรานซิสเตอร์ (BJT ย่อมาจาก Bipolar Junction Transistor) โดยเปรียบเทียบให้เห็นเด่นชัดในตารางที่ 1.1

ตารางที่ 1.1 ตารางเปรียบเทียบคุณสมบัติของซินเฟตกับอุปกรณ์ประเภทอื่น


พารามิเตอร์	ซินเฟต	มอสเฟตกำลัง	ไอจีบีที	ทรานซิสเตอร์
การทนกำลัง	สูง	ปานกลาง	สูง	สูง
ความต้านทานอินพุต	สูง	สูง	สูง	ต่ำ
ความต้านทานในสภาวะนำกระแส	ต่ำ	สูง	ต่ำ	ต่ำ
การตอบสนองความถี่	สูง	สูง	ปานกลาง	ปานกลาง
การสูญเสียกำลังด้านอินพุต	ต่ำ	ต่ำ	ต่ำ	สูง
ความเร็วในการสวิตชิง	สูง	สูง	ปานกลาง	ปานกลาง

จากตารางที่ 1.1 จะเห็นว่าซินเฟตเป็นอุปกรณ์ที่น่าสนใจมากสำหรับงานที่ต้องการกำลังสูง และต้องการความเร็วในการสวิตชิงสูง ซึ่งสามารถตอบสนองความถี่ได้สูง จะสังเกตว่าอุปกรณ์ซินเฟตเป็นการรวมเอาข้อดีของไอจีบีทีและมอสเฟตกำลังไว้ด้วยกัน คือความสามารถในการนำกระแสของซินเฟตจะดีกว่ามอสเฟตกำลัง เนื่องจากซินเฟตใช้การนำกระแสแบบไบโพลาร์ และความสามารถในการสวิตชิงสูงกว่าไอจีบีที ซึ่งคุณสมบัติข้อนี้เองที่เป็นข้อแตกต่างระหว่างซินเฟตและไอจีบีที ซึ่งเมื่อเราพิจารณาถึงโครงสร้างจากรูปที่ 1.1(ก) พบว่าขั้วอาโนดของซินเฟตเป็นรอยสัมผัสแบบช็อตตี้ (ในขณะที่ขั้วอิมิตเตอร์ของไอจีบีทีเป็นโครงสร้างแบบรอยสัมผัสแบบพี-เอ็น ดังรูปที่ 1.1(ข)) ซึ่งโครงสร้างแบบนี้ทำให้ซินเฟตไม่มีปัญหาในเรื่อง storage time ของพาหะข้างน้อยในการเปลี่ยนโหมดการทำงานจากสภาวะนำกระแสเป็นสภาวะหยุดนำกระแส ซึ่งเป็นปัญหาของไอจีบีที


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3 โครงสร้างของซินเฟต

ซินเฟตเกิดขึ้นจากแนวความคิดที่นำข้อดีของอุปกรณ์สองชนิดมารวมกัน คือซีดทีไคโอด ที่มีข้อดีทางด้านความเร็วในการนำกระแส และมอสเฟตที่มีข้อดีในด้านการประหยัดพลังงาน ซึ่งโครงสร้างของซีดทีไคโอดและซินเฟต แสดงดังรูปที่ 1.2 และ 1.3



รูปที่ 1.2 โครงสร้างของซีดทีไคโอด



รูปที่ 1.3 โครงสร้างของซินเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4 การดำเนินการ

กระบวนการศึกษาคุณสมบัติและการสร้างชินเฟตในปริญญานิพนธ์นี้จะแบ่งเป็น 2 ส่วนด้วยกันคือ

1. ส่วนของการศึกษาคุณสมบัติของรอยสัมผัสแบบช็อตก็ได้อัดที่มีคุณสมบัติที่เหมาะสมกับประกอบด้วยการหาเงื่อนไขการสร้างให้ได้รอยสัมผัสช็อตก็ได้อัดที่มีคุณสมบัติที่เหมาะสมกับโครงสร้างของชินเฟต โดยวิธีการจะเริ่มตั้งแต่การออกแบบ การสร้างต้นแบบ การสร้างช็อตก็ได้อัด และสุดท้ายเป็นการวัดและทดสอบช็อตก็ได้อัดที่สร้างขึ้น จากผลการทดลองและการวิเคราะห์ในส่วนที่ 1 จะนำมาเพื่อใช้ในการสร้างเป็นอุปกรณ์ชินเฟตในส่วนที่ 2 การทำงานในส่วนที่ 1 นั้นนอกจากจะศึกษาผลของรอยสัมผัสแบบช็อตก็ได้แล้ว ยังทำให้ผู้จัดทำมีความเข้าใจเกี่ยวกับได้อัดและเป็นการเพิ่มทักษะในกระบวนการสร้างสิ่งประดิษฐ์สารกึ่งตัวนำเพิ่มขึ้นอีกด้วย ซึ่งเป็นประโยชน์ต่อการกระบวนการสร้างในส่วนที่ 2

2. เป็นการสร้างอุปกรณ์ชินเฟต วัตถุประสงค์ของส่วนที่ 2 นี้เพื่อแสดงให้เห็นว่ารอยสัมผัสแบบช็อตก็ได้อัดที่ได้ศึกษาจากส่วนที่ 1 สามารถนำมาประกอบและสร้างเป็นอุปกรณ์ชินเฟตได้จริง สำหรับผลการทดลองได้นำเสนอไว้ในส่วนของผลการทดลองในบทที่ 5 ของปริญญานิพนธ์ฉบับนี้เช่นกัน

จากที่ได้กล่าวไว้แล้วว่าการทดลองสร้างชินเฟตครั้งนี้มีองค์ประกอบหลักอยู่ 2 ส่วน คือ ส่วนของรอยสัมผัสแบบช็อตก็ได้อัดและส่วนของชินเฟต ดังนั้นเนื้อหาทั้งหมดก็จะเกี่ยวเนื่องกันทั้ง 2 ส่วนนี้โดยเริ่มจาก ทฤษฎีของรอยสัมผัสแบบช็อตก็ได้อัดและชินเฟต กระบวนการสร้างและการทดลองของรอยสัมผัสแบบช็อตก็ได้อัดและชินเฟต ผลการทดลองของช็อตก็ได้อัดและผลการทดลองของชินเฟต และสุดท้ายคือ สรุปผลการทดลอง นอกจากสิ่งที่กล่าวมาแล้ว ทางผู้จัดทำได้รวบรวมผลสรุปบางส่วนไว้ในภาคผนวก เพื่อเป็นประโยชน์แก่ผู้ที่ศึกษาค้นคว้าต่อไป

อนึ่งปริญญานิพนธ์ฉบับนี้เป็นเพียงการศึกษาเริ่มต้นให้สามารถสร้างอุปกรณ์ชินเฟตได้จริงในศูนย์วิจัยอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

บทที่ 2

ทฤษฎีของรอยสัมผัสขัตกิ

2.1 บทนำ


ในกรณีของโลหะและสารกึ่งตัวนำเมื่อนำมาสัมผัสกัน ถ้าหากว่ากระแสสามารถไหลผ่านได้ทั้ง 2 ทิศทาง เราเรียกว่ารอยสัมผัสแบบโอห์มมิก (ohmic contact) แต่หากว่ารอยสัมผัสระหว่างโลหะกับสารกึ่งตัวนำ กระแสสามารถที่จะไหลได้ทิศทางเดียวรอยสัมผัสแบบนี้เรียกว่า รอยสัมผัสแบบเรกติไฟร์หรือเรียกว่า Schottky barrier contact จากเนื้อหาในบทที่ 1 ได้แสดงให้เห็นถึงโครงสร้างในส่วนที่แตกต่างกันระหว่างซินเฟทกับไอจีบีที ทำให้ทราบว่าส่วนที่สำคัญที่ทำให้ความสามารถในการสวิตชิงของซินเฟตดีกว่าไอจีบีที คือโครงสร้างที่ขั้วอนดซึ่งเป็นรอยสัมผัสแบบขัตกิ (Schottky contact) ดังนั้นรายละเอียดในบทนี้จึงขอกกล่าวถึงเฉพาะรอยสัมผัสแบบเรกติไฟร์หรือแบบขัตกิเท่านั้น เนื่องจากเป็นส่วนประกอบพื้นฐานที่สำคัญของซินเฟต

2.2 แถบพลังงานของโลหะและสารกึ่งตัวนำ[2]

จากรูปที่ 2.1 แสดงแถบพลังงานของโลหะและสารกึ่งตัวนำชนิดเอ็น ก่อนการสัมผัสกันและระบบยังไม่เข้าสู่ภาวะสมดุลทางความร้อน เมื่อเปรียบเทียบระดับพลังงานของของแข็งทั้งสอง จะเห็นว่าระดับพลังงานอ้างอิงของสารทั้งสองมีค่าคงที่ คือ ระดับพลังงาน E_0 (vacuum level) เป็นระดับพลังงานที่อิเล็กตรอนเป็นอิสระและมีค่าพลังงานเท่ากับศูนย์ ส่วนระดับพลังงานชั้นอื่น ๆ มีค่าเป็นลบ

ฟังก์ชันงาน (work function) คือความแตกต่างของระดับพลังงาน E_0 กับระดับพลังงานเฟอร์มิ (fermi level) ของสารแต่ละชนิด โดยในสารกึ่งตัวนำเอ็กทรินซิก (extrinsic semiconductor) ค่าฟังก์ชันงานจะมีค่าไม่คงที่ขึ้นอยู่กับความหนาแน่นของสารเจือที่แพร่เข้าไป ส่วนค่าฟังก์ชันงานของโลหะแต่ละชนิดจะมีค่าคงที่ จากรูปที่ 2.1 ค่าฟังก์ชันงานของโลหะจะมีค่า $E_0 - q\phi_m$ และสำหรับค่าฟังก์ชันงานของสารกึ่งตัวนำจะมีค่า $E_0 - q\phi_s$

อิเล็กตรอนแอฟฟินิตี (electron affinity ; χ_s) คือระดับพลังงานที่ต้องการเพื่อปลดปล่อยอิเล็กตรอนจากแถบความนำเคลื่อนไปสู่ระดับพลังงานอ้างอิง (E_0) ของสารกึ่งตัวนำ จากแถบระดับพลังงานในรูปที่ 2.1 ค่า χ_s คือระดับความแตกต่างระหว่างระดับพลังงาน E_0 กับระดับพลังงานในชั้นความนำ E_c ในสารกึ่งตัวนำ



รูปที่ 2.1 ระดับพลังงานของโลหะและสารกึ่งตัวนำ ก่อนการสัมผัสกัน

2.3 รอยสัมผัสระหว่างโลหะและสารกึ่งตัวนำชนิดเอ็นแบบเรกติไฟร์ในขณะสมดุลความร้อน

สมมติให้ $\phi_m > \phi_s$, ระดับเฟอร์มิในสารกึ่งตัวนำจึงสูงกว่าระดับเฟอร์มิของโลหะ เมื่อนำโลหะและสารกึ่งตัวนำมาสัมผัสกัน อิเล็กตรอนในสารกึ่งตัวนำซึ่งมีระดับพลังงานสูงกว่าก็จะถ่ายเทไปสู่โลหะจนเกิดความสัมพันธ์ทางความร้อน และการถ่ายเทของประจุพาหะจากสารกึ่งตัวนำจะหยุดลง ระดับเฟอร์มิของสารทั้ง 2 ชนิด อยู่ในระดับเดียวกันตลอดรอยสัมผัสดังรูปที่ 2.2 ปรากฏการณ์ที่กล่าวมาอธิบายได้ว่า เนื่องจากอิเล็กตรอนจากสารกึ่งตัวนำเคลื่อนที่ผ่านรอยต่อเข้าไปทางด้านโลหะจึงทำให้เกิดมีประจุลบขึ้นทางด้านโลหะ และเกิดมีอ็อนบวกของอะตอมสารเจือผู้ให้ที่สารกึ่งตัวนำ ทำให้เกิดมีสนามไฟฟ้าภายในขึ้นที่บริเวณรอยสัมผัส ซึ่งมีทิศทางจากขวามือมาซ้ายมือ สนามไฟฟ้างกล่าวนี้มีทิศทางต่อต้านการแพร่ของอิเล็กตรอนทำให้เกิดการงอโค้งของแถบพลังงานของสารกึ่งตัวนำที่บริเวณรอยสัมผัสกับโลหะขึ้น หรือกล่าวได้ว่าเกิดกำแพงศักย์ขึ้น เพื่อป้องกันการเคลื่อนที่ของอิเล็กตรอนไปยังโลหะ โดยที่ความสูงของกำแพงศักย์ (barrier height; ϕ_{bn}) สามารถหาได้ตามสมการที่ (2.1) คือ

$$q\phi_{bn} = q(\phi_m - \chi_s) \quad \dots\dots\dots(2.1)$$

เมื่อ q คือ ประจุอิเล็กตรอน [มีหน่วยเป็นคูลอมบ์ (C)]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และแรงดันภายใน (built-in potential; V_{bi}) ที่เกิดขึ้นบริเวณรอยสัมผัสมีค่าเท่ากับ

$$V_{bi} = q(\phi_m - \phi_s) \quad \dots\dots\dots(2.2)$$

เมื่อ ϕ_{bn} คือ ความสูงกำแพงศักย์ (barrier height) [มีหน่วยเป็นโวลต์ (V)]

V_{bi} คือ แรงดันภายใน (built – in potential) [มีหน่วยเป็นโวลต์ (V)]


ϕ_m คือ ฟังก์ชันงานของโลหะ [มีหน่วยเป็นอิเล็กตรอนโวลต์ (eV)]

$q\phi_s$ คือ ฟังก์ชันงานของสารกึ่งตัวนำ [มีหน่วยเป็นอิเล็กตรอนโวลต์ (eV)]

χ_s คือ อิเล็กตรอนอัฟฟินิตี (electron affinity) [มีหน่วยเป็นอิเล็กตรอนโวลต์ (eV)]

จากที่กล่าวมาสามารถอธิบายได้ว่าที่ภาวะสมดุลทางความร้อนจะเกิดกำแพงศักย์ยับยั้งการแพร่ของอิเล็กตรอนจากสารกึ่งตัวนำจนไม่สามารถแพร่ข้ามไปยังด้านโลหะได้ ดังนั้นที่ภาวะสมดุลทางความร้อนจึงไม่มีกระแสใดๆ และบริเวณปลอดพาหะมีความกว้างเท่ากับ


$$W_o = \sqrt{\frac{2\epsilon_s V_{bi}}{qN_d}} \quad \dots\dots\dots(2.3)$$



รูปที่ 2.2 แถบพลังงานของโลหะและสารกึ่งตัวนำชนิดเอ็นภายหลังการสัมผัสกัน

2.4 การให้ไบอัสแก่ข้อกัไดโอด

2.4.1 การให้ไบอัสตรง (forward bias) โดยการป้อนศักดาบวกที่ด้านโลหะ และศักดาลบที่ด้านสารกึ่งตัวนำ ดังรูปที่ 2.3(ข) เมื่อป้อนแรงดันไบอัสตรงให้แก่รอยต่อทำให้เกิดมีสนามไฟฟ้าที่บริเวณรอยสัมผัสโลหะ-สารกึ่งตัวนำ ซึ่งทิศทางของสนามไฟฟ้าที่เกิด ($\mathcal{E}$) ขึ้นมีทิศทางจากโลหะไปยังสารกึ่งตัวนำ ซึ่งมีทิศทางตรงกันข้ามกับสนามไฟฟ้าเดิม ($\mathcal{E}_0$) ที่อยู่ ทำให้สนามไฟฟ้าบริเวณรอยสัมผัสโลหะ-สารกึ่งตัวนำมีค่าลดลง เป็นผลให้อิเล็กตรอนจากด้านสารกึ่งตัวนำสามารถแพร่ข้ามรอยสัมผัสมายังด้านโลหะได้เพิ่มขึ้นระดับของแถบพลังงานดังในรูปที่ 2.3 (ข)




รูปที่ 2.3 รอยต่อโลหะ-สารกึ่งตัวนำชนิดเอ็น

(ก) การให้ไบอัสตรงแก่รอยต่อ

(ข) ระดับแถบพลังงานเมื่อได้รับไบอัสตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 การให้ไบอัสย้อนกลับ (reverse bias) โดยการป้อนศักดาลบที่ด้านโลหะ และศักดาบวกที่ด้านสารกึ่งตัวนำดังรูปที่ 2.4 (ก) เมื่อป้อนแรงดันไบอัสย้อนกลับให้แก่รอยต่อทำให้เกิดสนามไฟฟ้าที่บริเวณรอยสัมผัสโลหะ-สารกึ่งตัวนำ ซึ่งทิศทางของสนามไฟฟ้าที่เกิดขึ้น ($\mathcal{E}$) มีทิศทางจากสารกึ่งตัวนำไปยังโลหะ ซึ่งเป็นทิศทางเดียวกับสนามไฟฟ้าเดิม ($\mathcal{E}_0$) ที่มีอยู่ ทำให้สนามไฟฟ้าของรอยสัมผัสโลหะ-สารกึ่งตัวนำมีค่าเพิ่มขึ้น ดังแสดงในแผนภาพของแถบพลังงานรูปที่ 2.4 (ข) ทำให้กระแสอิเล็กตรอนจากสารกึ่งตัวนำถูกขัดขวางด้วยกำแพงศักย์ที่มีขนาดสูงมากจึงทำให้อิเล็กตรอนไม่สามารถแพร่เข้าไปในสารกึ่งตัวนำได้ อย่างไรก็ตามอิเล็กตรอนด้านโลหะบางส่วนยังสามารถที่จะแพร่ข้ามรอยสัมผัสเข้าไปในสารกึ่งตัวนำได้ โดยปริมาณของกระแสนี้ไม่เกี่ยวข้องกับแรงดันไบอัส แต่จะขึ้นอยู่กับอุณหภูมิของรอยต่อ ซึ่งเรียกว่า กระแสรั่วไหลของรอยสัมผัส




รูปที่ 2.4 รอยต่อโลหะ-สารกึ่งตัวนำชนิดเอ็น

(ก) การให้ไบอัสย้อนกลับแก่รอยต่อ

(ข) ระดับแถบพลังงานเมื่อได้รับไบอัสย้อนกลับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 กราฟคุณสมบัติกระแสและแรงดันของรอยสัมผัสแบบช็อคกี้ จากแถบระดับพลังงานในรูปที่ 2.3 และ 2.4 จะเห็นว่ากระแสสามารถที่จะไหลผ่านรอยสัมผัสได้เฉพาะในช่วงที่รอยสัมผัสโลหะ-สารกึ่งตัวนำได้รับไบอัสตรงเท่านั้น อย่างไรก็ตามในช่วงที่รอยสัมผัสได้รับไบอัสย้อนกลับปรากฏว่ายังมีกระแสส่วนหนึ่งสามารถที่จะไหลข้ามรอยสัมผัสจากโลหะมายังสารกึ่งตัวนำได้ แต่มีปริมาณน้อยมาก ($\approx 1.0 \mu\text{A}$) ซึ่งเรียกว่ากระแสรั่วไหลที่รอยสัมผัส ดังแสดงในรูปที่ 2.5



รูปที่ 2.5 กราฟความสัมพันธ์ระหว่างกระแสและแรงดันของรอยสัมผัสแบบช็อคกี้

จากกราฟความสัมพันธ์ระหว่างกระแสและแรงดันในรูปที่ 2.5 เราสามารถที่จะหาค่า V_{bi} ได้ โดยการนำค่ากระแสมาพล็อตกราฟในฟังก์ชันลอการิทึม ดังแสดงในรูปที่ 2.6



รูปที่ 2.6 การหาค่าแรงดัน V_{bi} ของรอยสัมผัสแบบช็อคกี้ด้วยการนำเอากราฟคุณสมบัติกระแสและแรงดัน มาพล็อตเป็นกราฟใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.5 ทฤษฎีการไหลของกระแสในรอยสัมผัสระหว่างโลหะ-สารกึ่งตัวนำ[3]

กระแสที่ไหลระหว่างรอยต่อโลหะกับสารกึ่งตัวนำ ส่วนใหญ่จะเกิดขึ้นเนื่องจากประจุพาหะข้างมาก (majority carrier) ในกรณีที่เราให้ไบอัสตรงแก่รอยต่อกล่าวคือให้ศักดาบวกที่ขั้วโลหะ และศักดาลบที่ขั้วสารกึ่งตัวนำดังในรูปที่ 2.3 (ก) กระแสที่เกิดขึ้นที่รอยสัมผัสสามารถที่จะอธิบายได้ว่าอาจเกิดจากกระบวนการพื้นฐาน 4 กระบวนการ คือ

กระบวนการเกิดกระแสไหลจํานวนรอยต่อในรอยสัมผัสของโลหะกับสารกึ่งตัวนำ

1. เกิดจากการเคลื่อนที่ของอิเล็กตรอนจากสารกึ่งตัวนำเข้าแก่งค์ขั้วโลหะ เรียกว่า กระแสที่เกิดจากการแผ่กระจายอนุภาค โดยความร้อน (Thermionic emission current)
2. เกิดจากการทะลุผ่านแก่งค์ขั้วของประจุไฟฟ้า เรียกว่ากระแสทะลุผ่าน (Tunnelling current)
3. เป็นกระแสที่ไหลในบริเวณปลอดพาหะ เรียกว่ากระแสการรวมตัว (Recombination current)
4. เกิดจากการฉีดของโฮลจากโลหะ เข้าแก่งค์ขั้วสารกึ่งตัวนำ เรียกว่ากระแสพาหะข้างน้อย (minority carrier current)

ซึ่งกลไกในการนำกระแสของรอยสัมผัสแบบข้อดีทั้ง 4 กระบวนการแสดงดังรูปที่ 2.7 โดย
กระแส (a) คือ กระแสที่เกิดจากการแผ่อนุภาคความร้อน, กระแส(b) คือ กระแสทะลุผ่าน, กระแส
(c) คือ กระแสการรวมตัว และกระแส (d) คือ กระแสพาหะข้างน้อย



รูปที่ 2.7 กลไกในการนำกระแสของรอยสัมผัสแบบช็อคก็ชนะได้รับแรงดันไบอัสตรง

ในกรณีของ schottky power rectifiers ซึ่งการแพร่สารเจือผู้ให้อยู่ในระดับปริมาณที่ต่ำ เพื่อให้สามารถทนแรงดันพังทลายได้สูง ดังนั้นขนาดของกำแพงศักย์จึงไม่บางพอที่จะเกิดปรากฏการณ์ทะลุผ่านกำแพงศักย์เพื่อทำให้เกิดกระแสทะลุผ่านได้ ส่วนกระแสที่เกิดจากการรวมตัวในบริเวณปลอดพาหะหรือ recombination current มีลักษณะเดียวกันไดโอดรอยต่อพี-เอ็น ซึ่งมีค่าความหนาแน่นกระแสน้อยมาก ส่วนกระแสที่เกิดจากการฉีดของประจุพาหะข้างน้อยจะมี ค่าน้อยมากเช่นกัน เว้นแต่เราจะสร้างให้ขนาดของกำแพงศักย์มีค่าสูง ๆ แต่การสร้างกำแพงศักย์ให้มีขนาดสูงมาก มักไม่ได้รับความนิยมในการสร้าง schottky power rectifier เพราะทำให้เกิดแรงดันตกคร่อมรอยสัมผัสขณะที่รอยสัมผัสได้รับแรงดันไบอัสตรงค่าสูง ๆ (high forward voltage drop) จะส่งผลต่ออัตราทนแรงดันของรอยสัมผัสแบบช็อตก็

ดังนั้นกระแสที่สำคัญที่ไหลข้ามรอยสัมผัสโลหะ-สารกึ่งตัวนำที่เป็นรอยต่อแบบเรกติไฟร์ ก็คือกลไกการเคลื่อนที่ของกระแสที่เกิดจากการแผ่กระจายอนุภาคโดยความร้อน (thermionic emission) ในกรณีของสารกึ่งตัวนำที่มีค่าความคล่องตัวสูง (high mobility) เช่น ซิลิคอน แกลเลียมอาร์เซไนด์ ที่มีการแพร่สารเจือในปริมาณที่ต่ำ ทฤษฎีของการแผ่กระจายโดยอนุภาคความร้อน สามารถอธิบายถึงกระแสที่ไหลข้ามรอยสัมผัสแบบช็อตก็ดังแสดงในสมการที่ (2.4) คือ

$$J = A^{**} T^2 e^{-\frac{q\Phi_{bn}}{kT}} \left[e^{\frac{qV_a}{kT}} - 1 \right] \quad \dots\dots\dots(2.4)$$

เมื่อ A^{**} คือ ค่าคงที่ของ Richardson $= 4\pi m^* q k^2 / h^3 = 1.2 \times 10^6 \text{ (m}^2/\text{s)}$ มีหน่วยเป็น $\text{A/cm}^2 \cdot \text{K}^2$

T คือ ค่าสัมบูรณ์ของอุณหภูมิ [มีหน่วยเป็นองศาเคลวิน (K)]

q คือ ประจุของอิเล็กตรอน [มีหน่วยเป็นคูลอมบ์ (C)]

k คือ ค่าคงที่ของ Boltzmann [มีหน่วยเป็น JK^{-1}]

V คือ แรงดันไบอัสที่ป้อนให้กับรอยสัมผัส [มีหน่วยเป็นโวลต์ (V)]

สำหรับซิลิคอนชนิดเอ็นค่าคงที่ของ Recharldson (A^{**}) จะเท่ากับ $120 \text{ A/cm}^2 \cdot \text{K}^2$ และ แกลเลียมอาร์เซไนด์ ค่าคงที่ของ Recharldson (A^{**}) จะเท่ากับ $140 \text{ A/cm}^2 \cdot \text{K}^2$ [2]

ในขณะที่ได้รับแรงดันไบอัสตรง เทอมหลังของสมการที่ 2.4 จะมีค่ามากกว่าหนึ่งมาก นั่นคือ $e^{qV_a/kT} \gg 1$ จะได้ว่า

$$J_F = A^{**} T^2 e^{-\frac{q\Phi_{bn}}{kT}} \left[e^{\frac{qV_F}{kT}} \right] \quad \dots\dots\dots(2.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ V_F คือ แรงดันที่ตกคร่อมรอยสัมผัสแบบช็อตกี ในกรณีของรอยต่อแบบช็อตกี ดังนั้นจากสมการที่ (2.5) สามารถที่จะเขียนใหม่ได้ดังสมการที่ (2.6)

$$V_F = \frac{kT}{q} \ln \left[\frac{J_F}{A^{**} T^2 \exp(-q\Phi_{bn} / kT)} \right] \quad \dots\dots\dots(2.6)$$

หรือ

$$V_F = \frac{KT}{q} \ln \left[\frac{J_F}{J_s} \right] \quad \dots\dots\dots(2.7)$$

เทอม J_s หมายถึงกระแสอิ่มตัวของรอยสัมผัสแบบช็อตกี ซึ่งสัมพันธ์กับความสูงกำแพงศักย์ตามสมการที่ (2.8)

$$J_s = A^{**} T^2 \exp(-q\phi_{bn} / kT) \quad \dots\dots\dots(2.8)$$

เห็นว่ากระแสอิ่มตัว J_s เป็นฟังก์ชันโดยตรงกับความสูงกำแพงศักย์ (ϕ_{bn}) และอุณหภูมิ (T)

2.6 การวัดค่าความสูงของกำแพงศักย์ [4]

การวัดค่าความสูงกำแพงศักย์ของรอยสัมผัสแบบช็อตกีสามารถที่จะทำได้หลายวิธี แต่ที่นิยมใช้ในห้องปฏิบัติการของศูนย์วิจัยอิเล็กทรอนิกส์ มี 2 วิธี คือ

1. การหาจากการวัดกระแสและแรงดัน
2. การหาจากการวัดค่าความจุไฟฟ้าและแรงดัน


2.6.1 การหาความสูงกำแพงศักย์ด้วยวิธีการหาจากความสัมพันธ์ของกระแสและแรงดัน

การหาความสูงกำแพงศักย์โดยวิธีนี้ สามารถคำนวณได้จากสมการที่ (2.9) ซึ่ง J_s เป็น

ความหนาแน่นของกระแสอิ่มตัวที่แรงดันไบอัสเท่ากับศูนย์ ซึ่งสามารถหาได้จากกราฟความสัมพันธ์ระหว่างความหนาแน่นของกระแสและแรงดัน ดังรูปที่ 2.8

จากรูปที่ 2.8 เมื่อ J_s คือ ความหนาแน่นของกระแสที่แรงดันไบอัสเท่ากับศูนย์ มีหน่วยเป็น A/cm^2 เมื่อหาค่า J_s ได้จากกราฟ แทนค่า J_s ลงในสมการที่ (2.9) เพื่อค่าความสูงกำแพงศักย์

$$\Phi_{bn} = \left(\frac{kT}{q} \right) \ln \left[\frac{A^{**} T^2}{J_s} \right] \quad \dots\dots\dots(2.9)$$



รูปที่ 2.8 การหา J_s จากกราฟความสัมพันธ์ระหว่างความหนาแน่นกระแสและแรงดันของรอยสัมผัส

2.6.2 การหาค่าความสูงกำแพงศักย์ด้วยวิธีวัดค่าความจุไฟฟ้าที่รอยต่อ

ความสูงของกำแพงศักย์ยังสามารถที่จะคำนวณได้จากวิธีการวัดค่าความจุกับแรงดัน เมื่อมีสัญญาณไฟฟ้ากระแสสลับซ้อนทับมาบนสัญญาณไบอัสซึ่งเป็นสัญญาณไฟฟ้ากระแสตรง จะทำให้เกิดประจุไฟฟ้าเปลี่ยนแปลงกับแรงดันขึ้น ซึ่งสัมพันธ์กับบริเวณปลอดพาหะของรอยสัมผัสโลหะ-สารกึ่งตัวนำ ความสัมพันธ์ระหว่างความจุไฟฟ้าและแรงดัน แสดงดังสมการที่ (2.10)

$$C = \frac{|\partial Q|}{\partial V} = \frac{2q\epsilon_s N_d}{2 \left(V_{bi} - V - \frac{kT}{q} \right)} \quad \dots\dots\dots(2.10)$$

สำหรับการหาความสูงกำแพงศักย์โดยเทคนิคการวัดความจุที่รอยต่อสามารถคำนวณได้จากสมการที่ (2.11) ที่โดยค่า V_i หาได้จากความสัมพันธ์ระหว่าง $1/C^2$ กับแรงดันไบอัสดังรูปที่ 2.9 และ V_n สามารถหาได้จากสมการที่ (2.12) โดยค่า $d(1/C^2)/dv$ ในสมการที่ (2.13) หาได้จากความชันของกราฟระหว่าง $1/C^2$ กับแรงดันไบอัส

$$\phi_{bn} = V_i + V_n \quad \dots\dots\dots(2.11)$$


$$\text{เมื่อ} \quad V_n = \left(\frac{kT}{q} \right) \ln \left(\frac{N_c}{N_d} \right) \quad \dots\dots\dots(2.12)$$

$$N_d = \frac{2}{q \epsilon_s \epsilon_0 A^2} \frac{\Delta V_R}{\Delta(1/C^2)} \quad \dots\dots\dots(2.13)$$

เมื่อ N_c คือ ปริมาณประจุอิเล็กตรอนในชั้นความนำ

N_d คือ ความหนาแน่นของอะตอมสารเจือผู้ให้

ϵ_s คือ ค่าคงที่ของไดอิเล็กตริกของซิลิคอน




รูปที่ 2.9 การหา V_i จากกราฟความสัมพันธ์ระหว่าง $1/C^2$ กับแรงดันของรอยต่อ

บทที่ 3

ทฤษฎีซินเฟต

3.1 บทนำ

โครงสร้างของซินเฟตจะมีลักษณะเดียวกันกับโครงสร้างของไอจีบีที คือเกิดจากการรวมเอาโครงสร้างเกทแบบมอสเฟตกับการนำกระแสแบบไบโพลาร์เข้าไว้ด้วยกัน[5] จากลักษณะโครงสร้างในรูปที่ 3.1 มีการฉีดของประจุพาหะข้างมากจากขั้วอาโนด เข้าไปยังชั้น N - drift ในสถานะนำกระแสไปหน้า (forward conduction) ทำให้มีการมอดดูเลตในชั้น N - drift ส่งผลให้อุปกรณ์ประเภทนี้มีความต้านทานในสถานะนำกระแสต่ำ เช่นเดียวกับไอจีบีที แต่ส่วนที่แตกต่างกันของอุปกรณ์ทั้งสองคือ รอยสัมผัสที่ขั้วอาโนดของซินเฟตจะเป็นรอยต่อแบบชีดก็ แทนที่จะเป็นรอยต่อแบบพี-เอ็น ซึ่งเป็นการแก้ไขข้อจำกัดของไอจีบีทีเรื่อง storage time ซึ่งทำให้ไอจีบีทีมีข้อจำกัดการใช้งานด้านสวิตชิ่งสูง ซึ่งคุณสมบัติข้อนี้เองที่เป็นลักษณะเด่นของซินเฟตที่ดีกว่าไอจีบีที



รูปที่ 3.1 (ก) โครงสร้างภาพตัดขวาง
(ข) วงจรสมมูลของซินเฟต


3.2 โครงสร้างและหลักการทำงานพื้นฐาน

เนื่องจากซินเฟต เป็นโครงสร้างที่เกิดจากการรวมกันระหว่างโครงสร้างเกทแบบมอสเฟต และการนำกระแสแบบไบโพลาร์ เช่นเดียวกับไอจีบีที ดังนั้นการทำงานของซินเฟต จึงสามารถทำเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้โดยการเหนี่ยวนำให้เกิดช่องทางเดินกระแส ด้วยการให้แรงดันไบอัสที่ขั้วเกตทำให้อิเล็กตรอนสามารถที่จะเคลื่อนที่จากขั้วแอโนดผ่านชั้น N-drift มายังขั้วคาโทดได้ เช่นเดียวกับไอจีบีที และ มอสเฟตกำลัง นอกจากนี้ในสภาวะนำกระแสไปหน้า น้ำารอยต่อระหว่างขั้วโลหะ กับชั้น N-drift จะอยู่ในสภาวะนำกระแสไปหน้า ทำให้เกิดการฉีดยประจุพาหะข้างน้อย จากขั้วโลหะ เข้าไปยังชั้น N-drift ทำให้เกิดการมอดูเลตสภาพความนำ (conductivity modulation) ส่งผลให้ความต้านทานในสภาวะนำกระแสของซินเฟตมีค่าต่ำ

สำหรับการทำงานของซินเฟต สามารถแบ่งการทำงานออกเป็น 3 สภาวะ คือ


3.2.1 สภาวะปิดกั้นย้อนกลับ (reverse blocking mode) เกิดจากการให้แรงดันไบอัสค่าลบที่ขั้วแอโนด ทำให้รอยต่อระหว่างขั้วโลหะกับชั้น N-drift อยู่ในสภาวะถูกไบอัสย้อนกลับ กระแสจึงไม่สามารถไหลผ่านรอยต่อนี้ไปได้จนกว่าจะถึงแรงดันพังทลายของรอยต่อระหว่างขั้วโลหะ กับ N-drift กระแสจึงสามารถไหลได้ โดยไม่สามารถควบคุมการไหลของกระแสได้




รูปที่ 3.2 การให้ แรงดันไบอัสกับซินเฟต เพื่อให้ทำงานในสภาวะปิดกั้นย้อนกลับ

3.2.2 สภาวะปิดกั้นไปหน้า (forward blocking mode) เกิดจากการให้ไบอัสค่าบวกที่ขั้วแอโนด โดยลัดวงจรที่ขั้วคาโทดและขั้วเกต เข้าด้วยกัน แสดงดังรูปที่ 3.3 ทำให้รอยต่อระหว่าง N-drift กับ P-base อยู่ในสภาวะถูกไบอัสย้อนกลับ กระแสจึงไม่สามารถไหลผ่านรอยต่อนี้ได้

3.2.3 สถานะนำกระแสไปหน้า (forward conducting mode) เกิดจากการให้แรงดันไบอัสค่าบวกที่ จั้วคาโนดเหมือนกับสถานะปิดกั้นไปหน้า แต่ในกรณีนี้จะให้แรงดันไบอัสที่จั้วเกตเป็นบวก เทียบกับคาโอดด้วยแสดงดังรูปที่ 3.4 ที่ค่าแรงดันไบอัสที่จั้วเกตมีค่ามากกว่าแรงดันขีดเริ่ม (Threshold Voltage) จะทำให้เกิดการเหนี่ยวนำให้เกิดชั้นนำ (conduction layer) ขึ้นที่บริเวณส่วนผิวของ P-base ที่อยู่บริเวณใต้ส่วนเกต ชั้นนำนี้จะทำหน้าที่เป็นช่องทางเดินกระแสให้อิเล็กตรอนสามารถที่จะไหลผ่านจากจั้วคาโนด ไปยังบริเวณชั้น N-drift ได้



รูปที่ 3.3 การให้แรงดันไบอัสกับขั้วเฟต เพื่อให้ทำงานในสถานะปิดกั้นไปหน้า




รูปที่ 3.4 การให้ แรงดันไบอัสกับขั้วเฟต เพื่อให้ทำงานในสถานะนำกระแสไปหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4 กราฟคุณสมบัติกระแสแอโนดและแรงดันแอโนด-คาโอดของซินเฟต ในหัวข้อข้างต้นสามารถแสดงได้ในรูปที่ 3.5 ซึ่งเป็นกราฟคุณสมบัติกระแสแอโนดและแรงดันแอโนด-คาโอด โดยส่วน I แสดงถึงสถานะปิดกั้นย้อนกลับ ส่วน II แสดงถึงสถานะปิดกั้นไปหน้า และส่วน III แสดงถึงสถานะนำกระแสไปหน้า

จากการทำงานทั้งสามสถานะที่กล่าวมา สำหรับสถานะนำกระแสไปหน้า (ส่วน III ในรูปที่ 3.5) เป็นสถานะที่น่าสนใจและถูกใช้งานมากที่สุด ที่สถานะนี้จะเห็นได้ว่ารอยต่อระหว่างซิลิคอนกับ N-drift จะอยู่ในสถานะถูกไบอัสไปหน้า ทำให้เกิดการฉีดประจุพาหะข้างน้อยจากโลหะเข้าไปในชั้นของ N-drift และจะฉีดมากขึ้นเรื่อย ๆ เมื่อเพิ่มค่าแรงดันไบอัสที่ขั้วแอโนด อย่างไรก็ตามความสามารถในการนำกระแสของช่องทางเดินกระแสที่ถูกเหนี่ยวนำให้เกิดขึ้นก็มีขีดจำกัด ทั้งนี้เนื่องจากเกิดศักย์ไฟฟ้าตกคร่อมช่องทางเดินกระแสส่งผลให้กระแสไปหน้า (forward current) มีค่าคงที่ที่ค่า ๆ หนึ่ง

การเปลี่ยนสถานะการทำงานของซินเฟตจาก on ไป off สามารถทำได้ โดยการตัดช่องทางเดินกระแสที่ผิวของชั้น P-base บริเวณใต้เกต ด้วยการลัดวงจรระหว่างขั้วเกตเข้ากับคาโอดทำให้อิเล็กตรอนซึ่งเป็นประจุส่วนมากไม่สามารถที่จะไหลผ่านชั้น N-drift ได้ ซึ่งเป็นการเปลี่ยนสถานะการทำงานจาก on เป็น off ได้แบบทันทีทันใด โดยไม่มีปัญหาในการฉีดของโฮลที่เป็นพาหะส่วนน้อย ซึ่งเป็นปัญหาที่ทำให้ไอจีบีทีไม่สามารถตัดกระแสได้ทันที ซึ่งจุดนี้เองที่เป็นจุดเด่นของซินเฟตที่ดีกว่าไอจีบีที




รูปที่ 3.5 คุณสมบัติความสัมพันธ์ระหว่างกระแสและแรงดันของซินเฟต โดยที่

- I เป็นสถานะปิดกั้นย้อนกลับ
- II เป็นสถานะปิดกั้นไปหน้า
- III เป็นสถานะนำกระแสไปหน้า

3.3 แรงดันพังทลายของทรานซิสเตอร์แบบเบสเปิด

ในโครงสร้างของอุปกรณ์กำลังส่วนใหญ่มักจะพบรอยต่อพี-เอ็นที่ต่อกันแบบ back-to-back

ที่แฝงอยู่ในโครงสร้างของอุปกรณ์กำลังเสมอ ทำให้ความสามารถในการทนแรงดันสูงสุดของอุปกรณ์กำลังถูกจำกัดโดยแรงดันพังทลายของทรานซิสเตอร์แบบเบสเปิดที่แฝงอยู่ในโครงสร้างของอุปกรณ์กำลัง ซึ่งผลของแรงดันพังทลายดังกล่าวจะขึ้นอยู่กับความต้านทานและระยะห่างระหว่างรอยต่อพี-เอ็นในอุปกรณ์แต่ละตัว



รูปที่ 3.6 แรงดันพังทลายของโครงสร้างทรานซิสเตอร์แบบเบสเปิด

จากรูปที่ 3.6 แสดงถึงโครงสร้างของทรานซิสเตอร์แบบเบสเปิดที่มีรอยต่อพี-เอ็นรอยต่อหนึ่งถูกไบอัสย้อนกลับ ซึ่งรอยต่อดังกล่าวเปรียบเทียบกับรอยต่อของคาโอดและรอยต่อของแอโนดนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โนดในซินเฟต เมื่อความกว้างของชั้น N-drift มีค่ามากกว่าความกว้างของบริเวณปลอดพาหะของรอยต่อคาโอดที่ถูกไบอัสย้อนกลับ แรงดันพังทลายของรอยต่อคาโอดถูกจำกัดโดยแรงดันพังทลายแบบอะวาลานซ์ (Avalanche breakdown voltage) ซึ่งความสัมพันธ์ระหว่างแรงดันพังทลายแบบอะวาลานซ์กับความต้านทานในชั้น N-drift โดยจะเห็นได้ว่าแรงดันพังทลายแบบอะวาลานซ์จะลดลงเมื่อระดับอะตอมสารเจือในชั้น N-drift เพิ่มขึ้น

ในกรณีที่ N-drift มีระยะแคบ ๆ แรงดันพังทลายของทรานซิสเตอร์แบบเบสเปิด จะเกิดขึ้นจากการฉีดอิเล็กตรอนจากอาโนดเหมือนกับว่าชั้นปลอดประจุพาหะของคาโอดแพร่เข้าไปเกือบถึงรอยต่อของอาโนด แต่ในกรณีที่ระยะการแพร่ของประจุพาหะส่วนน้อยในชั้น N-drift มีค่าน้อยมาก แรงดันพังทลายของคาโอดจะเกิด เมื่อเกิดการทะลุถึงกันของบริเวณปลอดประจุพาหะ ซึ่งในกรณีนี้แรงดันพังทลายของรอยต่อแบบ abrupt เรียกว่าการพังทลายแบบพังก์ทรู (punch-through breakdown voltage) โดยสามารถหาได้จากสมการที่ (3.1)

$$V_{PT} = \frac{qN_D}{2\epsilon_s} W_N^2 \quad \dots\dots\dots(3.1)$$

เมื่อ N_D คือ ระดับอะตอมสารเจือในชั้น N-drift (cm^{-3})

ถ้ารับกรณีที่ความกว้างของชั้น N-drift มีค่ามาก แรงดันพังทลายแบบพังก์ทรูจะลดลงเมื่อเพิ่มความต้านทานในชั้น N-drift ดังแสดงในรูปที่ 3.6

อย่างไรก็ตามแรงดันพังทลายขออุปกรณ์อาจเป็นแบบแรงดันพังทลายแบบอะวาลานซ์หรือพังก์ทรู ทั้งนี้ขึ้นอยู่กับความกว้างและความต้านทานของชั้น N-drift ซึ่งในทางปฏิบัติของซินเฟต ระดับสูงสุดของแรงดันพังทลายไม่สามารถกำหนดได้โดยจุดตัดระหว่างขีดจำกัดของระยะการแพร่ของประจุพาหะส่วนน้อยในชั้น N-drift เพียงอย่างเดียว แต่กำหนดจากผลรวมของตัวประกอบการคูณ (multiplication factor) และแฟกเตอร์การส่งผ่านชั้นเบส (base transport factor ; α_T) ที่มีค่าเท่ากับหนึ่ง และสามารถหาค่าแฟกเตอร์การส่งผ่านชั้นเบสคือ

$$\alpha_T = \frac{1}{\cosh\left(\frac{L}{L_p}\right)} \quad \dots\dots\dots$$

(3.2)

โดยที่ L คือความกว้างของบริเวณปลอดพาหะในชั้น N-drift และ L_p คือระยะการแพร่ของโฮล

บทที่ 4

กระบวนการสร้างรอยสัมผัสแบบขีตกีและชินเฟต

กระบวนการสร้างที่นำเสนอในบทนี้แบ่งออกเป็น 2 ส่วนคือ

1. กระบวนการสร้างรอยสัมผัสแบบขีตกี


2. กระบวนการสร้างชินเฟต เป็นผลที่ได้จากการศึกษาของรอยสัมผัสแบบขีตกี จากกระบวนการที่ 1 มาใช้เป็นโครงสร้างของชินเฟต

กระบวนการสร้างทั้งสองเป็นกระบวนการสร้างของห้องปฏิบัติการสารกึ่งตัวนำ ศูนย์วิจัยอิเล็กทรอนิกส์ (Electronics Research Center : ERC) คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

4.1 กระบวนการสร้างรอยต่อแบบขีตกี สำหรับกระบวนการสร้างรอยสัมผัสแบบขีตกีสามารถแสดงได้ดังแผนภาพสรุปขั้นตอนอย่างง่ายได้ดังรูปที่ 4.2

4.1.1 การเตรียมแผ่นผลึกเริ่มต้น

ใช้แผ่นผลึกซิลิคอนรูปเดี่ยว ชนิดเอ็นระนาบ (100) มีค่าสภาพความต้านทานแผ่น (ρ) 25 $\Omega\cdot\text{cm}$ มีความหนาของแผ่นผลึก 300 μm ดังแสดงในรูปที่ 4.1




รูปที่ 4.1 แผ่นผลึกเริ่มต้น

4.1.2 การทำความสะอาดผิวเริ่มต้น (Initial cleaning)


- ทำความสะอาดแผ่นผลึกด้วยน้ำ DI (Deionized water) ในเครื่องสั่นความถี่สูง
- ล้างด้วยน้ำบริสุทธิ์
- กัดผิวหน้าแผ่นผลึกด้วยกรดกัดแก้ว HF 10% เวลา 2 นาที
- ล้างด้วยน้ำบริสุทธิ์
- ต้มในกรดไนตริก (HNO_3) เป็นเวลา 10 นาที (2 แก้ว ๆ ละ 5 นาที) เพื่อกำจัดเศษโลหะหนักที่อาจค้างของผลึกที่ผิว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ล้างด้วยน้ำบริสุทธิ์
- ดมในน้ำบริสุทธิ์เป็นเวลา 5 นาที 2 ครั้ง เพื่อละลายกรดที่อาจค้างอยู่ให้หมดไป
- ล้างด้วยน้ำบริสุทธิ์
- เป่าให้แห้งด้วยไนโตรเจน
- ดมในไตรโคลโรเอทิลีน (Trichloroethylene) เป็นเวลา 5 นาที เพื่อกำจัดสิ่งสกปรกประเภทไขมัน
- ล้างด้วยอะซิโตน (Acetone) ในเครื่องสั่นความถี่สูงเป็นเวลา 3 นาที เพื่อละลายไตรโคลโรเอทิลีนที่แผ่นผลึก
- ล้างด้วยน้ำบริสุทธิ์
- เป่าให้แห้งด้วยไนโตรเจน



รูปที่ 4.2 แผนภาพสรุปขั้นตอนการสร้างรอยสัมผัสแบบช็อตกั




รูปที่ 4.3 การทำความสะอาดผิวเริ่มต้นของแผ่นผลึกซิลิคอน


4.1.3 กระบวนการออกซิเดชัน

เป็นกระบวนการสร้างชั้นซิลิคอนไดออกไซด์ (SiO_2) ด้วยกระบวนการออกซิเดชัน (oxidation process) โดยนำแผ่นผลึกซิลิคอนมาทำปฏิกิริยากับออกซิเจนแห้งหรือไอน้ำ ที่อุณหภูมิ 1100°C โดยมีปฏิกิริยาทางเคมีของการเกิดชั้นซิลิคอนไดออกไซด์ดังนี้

1. กระบวนการออกซิเดชันแบบแห้ง (dry oxidation)



2. กระบวนการออกซิเดชันแบบชื้น (wet oxidation)



สำหรับการทดลองครั้งนี้จะใช้กระบวนการทั้งแบบแห้งและแบบชื้นควบคู่กันไป เพื่อให้ได้ชั้นซิลิคอนไดออกไซด์ที่มีความหนาตามต้องการ โดยทำตามกระบวนการต่อไปนี้ คือ



- ทำการออกซิเดชันแบบแห้ง 150 นาที โดยให้อัตราการไหลของก๊าซออกซิเจน 1.2 ลิตร/ นาที
- ทำการออกซิเดชันแบบชื้น 60 นาที โดยให้อัตราการไหลของก๊าซออกซิเจน 1 ลิตร/นาที อุณหภูมิของน้ำ 90°C

- ทำการออกซิเดชันแบบแห้ง 60 นาที
1.2 ลิตร/ นาที

โดยให้อัตราการไหลของก๊าซออกซิเจน

หลังจากสร้างชั้นซิลิคอนไดออกไซด์เสร็จ นำมาตรวจเช็คเพื่อดูความหนาของชั้นซิลิคอนไดออกไซด์

- คำนวณโดยเทียบจากกราฟได้ความหนา $\approx 6000 \text{ \AA}$
- เทียบจากตารางสีของชั้นซิลิคอนไดออกไซด์ เป็นสีม่วง $\approx 6300 \text{ \AA}$




รูปที่ 4.4 (ก) ชั้นซิลิคอนไดออกไซด์ที่สร้างขึ้นบนแผ่นผลึกซิลิคอนด้วยกระบวนการออกซิเดชัน
(ข) เครื่องมือที่ใช้ในการสร้างชั้นซิลิคอนไดออกไซด์

4.1.4 กระบวนการโฟโตลิโธกราฟี


กระบวนการโฟโตลิโธกราฟี (Photolithography) เป็นกระบวนการเปิดช่องชั้นซิลิคอนไดออกไซด์ สำหรับการแพร่อะตอมสารเจือส่วนของ N^+ เพื่อสร้างเป็นรอยสัมผัสแบบโห้มมิก (ohmic contact) ดังแสดงในรูปที่ 4.5 (ก) โดยใช้กระจกต้นแบบที่ 1 สำหรับการทดลองครั้งนี้ ทำตามขั้นตอนดังนี้

- อบแผ่นซิลิคอนที่มีชั้นซิลิคอนไดออกไซด์ที่อุณหภูมิ $85-95^{\circ}\text{C}$ เป็นเวลา 1 ชั่วโมง เพื่อไล่ความชื้นจากแผ่น
- เคลือบน้ำยาไวแสงชนิดลบ waycoat โดยใช้อุปกรณ์ spinner ที่ความเร็ว 5000 รอบ/นาที เป็นเวลา 20 วินาที
- อบฟิล์มครั้งแรก (prebake) ที่อุณหภูมิ $85-95^{\circ}\text{C}$ เป็นเวลา 30 นาที
- ฉายแสงอุตราไวโอเลตด้วยอุปกรณ์ Mask Aligner
- ล้างภาพ (developer) โดยใช้ น้ำยาล้างภาพ (Xylene) 2 ครั้ง Isoprophyl 3 ครั้ง และล้างด้วยน้ำบริสุทธิ์ ก่อนเป่าให้แห้งด้วยไนโตรเจน
- อบฟิล์มครั้งที่ 2 (postbake) ที่อุณหภูมิ $85-95^{\circ}\text{C}$ เป็นเวลา 20 นาที
- เคลือบน้ำยาไวแสงที่ด้านหลังของแผ่นผลึกและอบให้แห้งอีกครั้งที่อุณหภูมิ $85-95^{\circ}\text{C}$ เป็นเวลา 20 นาที
- ตรวจสอบความคลายของฟิล์มบนแผ่นผลึกด้วยกล้องไมโครสโคป
- กัดชั้นซิลิคอนไดออกไซด์ด้วยสารละลายเคมีที่มีส่วนผสมของกรดกัดแก้ว เรียกว่า สารละลายบัฟเฟอร์ (buffer) ซึ่งมีอัตราการกัดชั้นซิลิคอนไดออกไซด์ประมาณ $1000 \text{ \AA}/\text{นาที}$
- ลอกชั้นน้ำยาไวแสงส่วนที่เหลือออกโดยการต้มในกรดซัลฟิวริก (H_2SO_4) และน้ำบริสุทธิ์
- ทำความสะอาดผิวหน้าซิลิคอน ด้วยกระบวนการทำความสะอาดมาตรฐานของศูนย์วิจัยอิเล็กทรอนิกส์



(ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข)

รูปที่ 4.5 (ก) การเปิดช่องชั้นซิลิคอนไดออกไซด์ เพื่อแพร่สารเจือ
(ข) เครื่องมือที่ใช้ในกระบวนการโฟโตลิโธกราฟี

4.1.5 กระบวนการแพร่สารเจือ



กระบวนการแพร่สารเจือ (diffusion process) เป็นกระบวนการควบคุมปริมาณและการกระจายความหนาแน่นของอะตอมสารเจือที่เติมให้แก่แผ่นผลึกสารกึ่งตัวนำ ซึ่งในกระบวนการนี้เป็นการแพร่สารฟอสฟอรัส เพื่อสร้างเป็นส่วนของรอยสัมผัสแบบโอห์มมิก (ohmic contact) ดังรูปที่ 4.6 ในทางปฏิบัติกระบวนการแพร่จะแบ่งออกเป็น 2 ขั้นตอน คือ

1. ขั้นตอน predeposition เป็นแพร่ขั้นต้น เพื่อกำหนดและควบคุมปริมาณของสารเจือที่จะเข้าไปในสารกึ่งตัวนำ ในการสร้างรอยสัมผัสแบบชนิดนี้ ใช้วิธีการแพร่สารเจือชนิดอื่น (ฟอสฟอรัส) ให้มีความหนาแน่นสูง ($\approx 10^{18} \text{ cm}^{-3}$) เพื่อให้เกิดเป็นรอยสัมผัสแบบโอห์มมิก โดยการแพร่สารเจือฟอสฟอรัส ด้วยแหล่งสารเจือ SiP_2O_5 ที่อุณหภูมิ 1050°C เป็นเวลา 45 นาที ในบรรยากาศของก๊าซไนโตรเจนที่มีอัตราการไหล 700 cc/นาที

ไนโตรเจนที่มีอัตราการไหล 700 cc/นาทีก

2. ขั้นตอนการขับลึก (drive in) เป็นขั้นตอนที่ทำต่อเนื่องจากขั้นตอน predeposition ทันที เพื่อควบคุมความลึกของรอยต่อ สำหรับการขับลึกอะตอมสารเจือฟอสฟอรัส พร้อมทั้งสร้างชั้น ซิลิคอนไดออกไซด์ขึ้นด้วย ทำที่อุณหภูมิ 1100 °C เป็นเวลา 150 นาที โดยมีกระบวนการดังนี้ คือ

- ออกซิเดชันแบบแห้ง เป็นเวลา 30 นาที โดยมีอัตราการไหลของก๊าซออกซิเจน 1200 cc/นาทีก
- ออกซิเดชันแบบชื้น เป็นเวลา 30 นาที โดยมีอัตราการไหลของก๊าซออกซิเจน 1200 cc/นาทีก
- ออกซิเดชันแบบแห้ง เป็นเวลา 30 นาที โดยมีอัตราการไหลของก๊าซออกซิเจน 1200 cc/นาทีก




รูปที่ 4.6 (ก) แสดงการแพร่สารเจือชนิดเอ็น

(ข) เครื่องมือที่ใช้ในการแพร่สารเจือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.6 กระบวนการ Photolithography II


เป็นกระบวนการเปิดช่องชั้นซิลิคอนไดออกไซด์เพื่อสร้างขั้วสัมผัสสอุมิเนียม-สารกึ่งตัวนำ โดยมีขั้นตอนเหมือนกับหัวข้อ 4.4 แต่เปลี่ยนกระจกต้นแบบเป็นกระจกมาสก์ที่ 2 แทน จะได้ชิ้นงาน ดังรูปที่ 4.7




รูปที่ 4.7 การเปิดช่องชั้นซิลิคอนไดออกไซด์ เพื่อสร้างขั้วสัมผัสโลหะ-สารกึ่งตัวนำ

4.1.7 กระบวนการเคลือบอลูมิเนียม

เป็นกระบวนการสร้างชั้นโลหะบนสารกึ่งตัวนำ เพื่อใช้เป็นขั้วสัมผัสทั้งแบบโอห์มมิกและแบบชอตกี โดยใช้อุปกรณ์เครื่องเคลือบโลหะในสุญญากาศ (vacuum evaporator) หลังจากทำกระบวนการเคลือบอลูมิเนียม เสร็จจะได้ชิ้นงานที่มีอลูมิเนียมเคลือบผิวหน้าทั้งแผ่นดังรูปที่ 4.8



(ก)




(ข)

รูปที่ 4.8 (ก) ชิ้นงานหลังจากผ่านการเคลือบอลูมิเนียม

(ข) เครื่องมือที่ใช้ในการเคลือบอลูมิเนียม

4.1.8 กระบวนการ Photolithography III

เป็นกระบวนการถ่ายแบบด้วยกระจกมาสก์ที่ 3 เพื่อให้ได้ขั้วไฟฟ้าตามแบบที่ต้องการ ดังนั้น กระบวนการนี้จะใช้น้ำยาไวแสงชนิดบวกแทนที่จะเป็นชนิดลบเหมือนกับกระบวนการโฟโตลิโธกราฟี 2 ครั้งแรก หลังจากนั้นทำการกัดอลูมิเนียมส่วนที่ไม่ต้องการออกจะได้ชิ้นงาน ดังรูปที่ 4.9



รูปที่ 4.9 ชิ้นงานหลังจากกัดขั้วอลูมิเนียม

4.1.9 กระบวนการซินเตอร์ริง


เป็นกระบวนการสำคัญที่ทำให้เกิดรอยต่อแบบซีดก็์ โดยทำการซินเตอร์ริงที่เงื่อนไขต่าง ๆ เพื่อเปรียบเทียบค่า ϕ_{nn} และความสามารถในการนำกระแสที่ได้จากการซินเตอร์ริงที่เงื่อนไขแต่ละแบบ เพื่อให้ได้เงื่อนไขที่เหมาะสมก่อนที่จะนำไปสร้างเป็นอุปกรณ์ซินเฟตต่อไป สำหรับการทดลองครั้งนี้ใช้การซินเตอร์ริงที่เงื่อนไขต่าง ๆ ดังนี้ คือ

- ซินเตอร์ริงที่อุณหภูมิ 300 °C เป็นเวลา 15 นาที
- ซินเตอร์ริงที่อุณหภูมิ 500 °C เป็นเวลา 15 นาที
- ซินเตอร์ริงที่อุณหภูมิ 500 °C เป็นเวลา 30 นาที
- ไม่มีการซินเตอร์ริง

4.1.10 กระบวนการทดสอบทางไฟฟ้า

เป็นกระบวนการทดสอบคุณสมบัติทางไฟฟ้าของรอยต่อซีดก็์ โดยการนำรอยต่อที่ได้ไปวัดคุณสมบัติกระแส-แรงดัน เพื่อนำค่าที่ได้ไปพล็อตกราฟเพื่อเปรียบเทียบความสามารถในการนำกระแส และนำไปคำนวณเพื่อเปรียบเทียบค่า ϕ_{nn} ที่เงื่อนไขการซินเตอร์ริง จนได้ค่าพารามิเตอร์ที่เหมาะสมไปประยุกต์สร้างเป็นซินเฟตต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 ชิ้นงานที่สร้างเสร็จสมบูรณ์

4.2. กระบวนการสร้าง SINFET

ในการสร้างซินเฟต จะสร้างเป็นซินเฟตชนิดเอ็นแชนแนล (n-SINFET) เนื่องจากช่องทางเดินกระแสชนิดเอ็นมีค่าความคล่องตัว (μ) ที่สูงกว่าชนิดพี โดยใช้แผ่นฐานรองชนิด N ที่มีพิสัยความต้านทาน $25 \Omega - \text{cm}$ ระบาย (100) กระบวนการสร้างซินเฟตแสดงดังแผนภาพสรุปขั้นตอนอย่างง่ายในรูปที่ 4.11 สำหรับรายละเอียดในการสร้างของแต่ละกระบวนการจะเหมือนกับกระบวนการสร้างรอยต่อแบบซ็อตก็ แต่จะมีกระบวนการอื่นเพิ่มเติม ดังนั้นสำหรับกระบวนการที่เหมือนกันจะไม่ขอลำถึงรายละเอียดซ้ำอีก

4.2.1 ขั้นตอนการเตรียมแผ่นซิลิกอน และการตรวจสอบคุณสมบัติเป็นแผ่น ซิลิกอนชนิด N ที่มีสภาพ ความต้านทานเท่ากันทั้งแผ่น ระบาย (100) ดังรูปที่ 4.12 (ก)

4.2.2 การทำความสะอาดผิวแผ่นซิลิกอนครั้งแรก

4.2.3 การทำความสะอาดผิวหน้า

4.2.4 กระบวนการออกซิเดชันครั้งแรก เพื่อสร้างเป็นชั้นน้ำากปกป้องการแพร่ดังรูปที่

4.12 (ข) โดยมีขั้นตอนของกระบวนการดังนี้ คือ

- แบบแห้ง (Dry Oxidation) อัตราการไหลผ่านของ O_2 1200 cc/min 120

นาที่

- แบบชื้น (Wet Oxidation) อัตราการไหลผ่านของ O_2 1000 cc/min 60 นาที

- แบบแห้ง (Dry Oxidation) อัตราการไหลผ่านของ O_2 1200 cc/min 60 นาที

4.2.5 กระบวนการโฟโตลิโกราฟีมาสก์ที่ 1 เพื่อเปิดช่องสร้างชั้น P-base ดังรูปที่ 4.12(ค)

4.2.6 การสักระยะชั้นซิลิคอนไดออกไซด์ออกด้วยสารละลายบัฟเฟอร์ 5 นาที

4.2.7 กระบวนการลอกฟิล์ม

4.2.8 การทำความสะอาดผิวหน้า

4.2.9 กระบวนการ Predeposition โดยใช้ สารโบรอนเพื่อสร้างเป็นชั้น P-base ดังรูปที่

4.10 (ง) โดยมีขั้นตอนดังนี้ คือ

- ทำการ Activate โดยให้ O_2 มีอัตราการไหล 700 cc/นาที เป็นเวลา 30 นาที

- stabilize โดยให้ O_2 มีอัตราการไหล 700 cc/นาที เป็นเวลา 20 นาที

- Predeposition เป็นเวลา 30 นาที

4.2.10 ลอกชั้น Boron glass

4.2.11 ทำความสะอาดผิวหน้า

4.2.12 กระบวนการขับเคลื่อนและ reoxidation ที่อุณหภูมิ $1100^\circ C$ เป็นเวลา 14 ชั่วโมง คือ

- แบบแห้ง (Dry Oxidation) ให้อัตราการไหลของออกซิเจน (O_2) 1200 cc/นาที เป็นเวลา 1 ชั่วโมง

- แบบชื้น (Wet Oxidation) ให้อัตราการไหลของออกซิเจน (O_2) 1000 cc/นาที เป็นเวลา 1 ชั่วโมง

- แบบแห้ง (Dry Oxidation) ให้อัตราการไหลของออกซิเจน (O_2) 1200 cc/นาที เป็นเวลา 1 ชั่วโมง

- ขับเคลื่อนในบรรยากาศของไนโตรเจน (N_2) ให้อัตราการไหลของออกซิเจน (N_2) 100 cc/นาที เป็นเวลา 11 ชั่วโมง

4.2.13 กระบวนการโฟโตลิโกราฟีมาสก์ที่ 2 ดังรูปที่ 4.12(จ)


4.2.14 การสักระยะชั้นซิลิคอนไดออกไซด์

4.2.15 กระบวนการลอกฟิล์ม

4.2.16 การทำความสะอาดผิวหน้า


4.2.17 กระบวนการ Predeposition โดยใช้ ฟอสฟอรัส เป็นเวลา 12 นาที เพื่อสร้างเป็นชั้นคาโอด ดังรูปที่ 4.12(ฉ)

- 4.2.18 การลอกชั้น Phosphorous glass
- 4.2.19 การทำความสะอาดผิวหน้า
- 4.2.20 กระบวนการขับลึกที่อุณหภูมิ 1100°C เวลา 5 นาที โดยสร้างชั้นซิลิคอนไดออกไซด์(reoxidation) ควบคู่ไปด้วยโดยสร้างชั้นซิลิคอนไดออกไซด์แบบแห้ง (Dry oxidation) ให้อัตราการไหลของออกซิเจน O_2 1200 CC/min 5 นาที
- 4.2.21 กระบวนการโฟโตลิโธกราฟีมาสก์ที่ 3 เพื่อเปิดช่องสำหรับสร้างชั้นเกตออกไซด์ ดังรูปที่ 4.12 (ข)
- 4.2.22 การสกัดชั้นออกไซด์
- 4.2.23 กระบวนการลอกฟิล์ม
- 4.2.24 การทำความสะอาดผิวหน้า
- 4.2.25 สร้างชั้น Gate Oxide ที่อุณหภูมิ 1050°C โดยกระบวนการออกซิเดชันแบบแห้ง (Dry Oxidation) โดยมีอัตราการไหลผ่านของออกซิเจน O_2 1200 cc/นาที 45 นาที ดังรูปที่ 4.12 (ข)
- 4.2.26 กระบวนการโฟโตลิโธกราฟีมาสก์ที่ 4 เพื่อสร้างขั้วสัมผัส ดังรูปที่ 4.12 (ฅ)
- 4.2.27 การสกัดชั้นซิลิคอนไดออกไซด์
- 4.2.28 กระบวนการลอกฟิล์ม
- 4.2.29 การทำความสะอาดผิวหน้า
- 4.2.30 การเคลือบชั้นอะลูมิเนียมด้านหน้าแผ่นในสุญญากาศเพื่อสร้างขั้วอะลูมิเนียมดังรูปที่ 4.12 (ญ)
- 4.2.31 กระบวนการโฟโตลิโธกราฟีมาสก์ที่ 5
- 4.2.32 การกัดขั้วอะลูมิเนียมดังรูปที่ 4.12 (ฎ)
- 4.2.33 กระบวนการลอกฟิล์ม
- 4.2.34 การเคลือบชั้นอะลูมิเนียมด้านหลังแผ่นในสุญญากาศเพื่อสร้างเป็นขั้วแอนด ดังรูปที่ 4.12 (ฏ)
- 4.2.35 การซินเตอร์ที่อุณหภูมิ 500°C เพื่อให้เกิดเป็นรอยต่อแบบซีดที่ขั้วแอนด
- 4.2.36 การทดสอบคุณสมบัติทางไฟฟ้า



รูปที่ 4.11 แผนภาพสรุปขั้นตอนอย่างง่ายในการสร้างชิปเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.12 แสดงกระบวนการสร้างซินเฟต

บทที่ 5

การทดลองและผลการทดลอง

จากคุณสมบัติของรอยสัมผัสแบบซ็อตตี้โคโอคที่มีจุดเด่นกว่ารอยต่อแบบพี-เอ็นในด้านความเร็ว เนื่องจากรอยต่อแบบซ็อตตี้โคโอคมีการนำกระแสโดยประจุพาหะข้างมาก ในขณะที่รอยต่อพี-เอ็นนำกระแสโดยประจุพาหะข้างน้อย ทำให้รอยสัมผัสแบบซ็อตตี้โคโอคไม่มีปัญหาเรื่องของ Storage time ของประจุพาหะข้างน้อยเหมือนกับรอยต่อพี-เอ็น สามารถตอบสนองความถี่ได้สูงได้ถึง 100 GHz และเวลาที่ใช้ในการเปลี่ยนสถานะน้อยกว่า 1 ns แต่ทั้งนี้คุณสมบัติดังกล่าวยังขึ้นอยู่กับกระบวนการสร้างและคุณสมบัติของแผ่นผลึกที่ใช้สร้างเป็นปัจจัยสำคัญด้วย

สำหรับการสร้างรอยสัมผัสซ็อตตี้โคโอคในการทดลองครั้งนี้จะสร้างบนแผ่นผลึกซิลิคอนชนิดเอ็นระนาบ (100) จำนวน 4 แผ่น โดยใช้กระบวนการสร้างเดียวกันแต่แยกเงื่อนไขในการขึ้นเตาเรียงเพื่อแสดงให้เห็นถึงความแตกต่างของคุณสมบัตिरอยสัมผัสแบบซ็อตตี้โคโอคที่มีเงื่อนไขในการขึ้นเตาเรียงต่างกันและนำผลที่ได้ไปใช้กับการสร้างชิปเฟด

5.1 การทดสอบคุณสมบัติของรอยสัมผัสแบบซ็อตตี้โคโอค

คุณสมบัติรอยสัมผัสแบบซ็อตตี้โคโอคที่แตกต่างไปจากรอยต่อพีเอ็นที่เห็นได้ชัด คือแรงดันไบ-

อัสตรงที่ทำให้ซ็อตตี้โคโอคเริ่มนำกระแส (built in voltage or turn-on voltage) จะมีค่าแรงดันที่ต่ำกว่ากรณีรอยต่อแบบพี-เอ็น ซึ่งซ็อตตี้โคโอคจะมี built-in voltage ประมาณ 0.2-0.3 V นอกจากนี้เรายังสามารถตรวจสอบคุณสมบัติของรอยสัมผัสแบบซ็อตตี้โคโอค โดยการวัดค่าความสูงของกำแพงศักย์ (high barrier) ซึ่งโดยทั่วไปรอยสัมผัสระหว่างอูมิเนียมและสารกึ่งตัวนำชนิดเอ็นมีค่าความสูงกำแพงศักย์ประมาณ 0.6-0.8 V ซึ่งการวัดค่าความสูงกำแพงศักย์ในการทดลองครั้งนี้ใช้วิธีคำนวณจากกราฟ โดยใช้กราฟความสัมพันธ์ระหว่างกระแส-แรงดัน และกราฟความสัมพันธ์ระหว่างความจุไฟฟ้า-แรงดัน

5.1.1 เงื่อนไขของการขึ้นเตาเรียงของรอยสัมผัสแบบซ็อตตี้โคโอค

ใช้ชิ้นงานที่จะสร้างเป็นรอยสัมผัสแบบซ็อตตี้โคโอคจำนวน 3 แผ่น ที่ผ่านกระบวนการสร้างตั้งแต่ต้นจนถึงขั้นตอนสุดท้ายมาทำการขึ้นเตาเรียง โดยแบ่งเป็น 3 เงื่อนไขคือ

แผ่นที่ 1 ขึ้นเตาเรียงที่อุณหภูมิ 300 °C เป็นเวลา 30 นาที

แผ่นที่ 2 ขึ้นเตาเรียงที่อุณหภูมิ 500 °C เป็นเวลา 30 นาที

5.1.2 การหาคุณสมบัติทางกายภาพของรอยสัมผัสแบบซีดกี เป็นการหาคุณสมบัติทางกายภาพพื้นฐาน ได้แก่


5.1.2.1 การหาความหนาแน่น (n) ของอะตอมสารเจือของแผ่นซิลิคอนเริ่มต้นจากแผ่นที่มีสภาพความต้านทาน (ρ) ค่าหนึ่ง สามารถหาได้จากสมการ

$$n = \frac{1}{q\rho\mu_n} \dots\dots\dots(5.1)$$

เมื่อ μ_n คือ ค่าความคล่องตัวของอิเล็กตรอน สำหรับในซิลิคอนเท่ากับ $1350 \text{ cm}^2/\text{V}\cdot\text{sec}$

ρ คือ พิกัดความต้านทานแผ่นเท่ากับ $20 \text{ }\Omega\cdot\text{cm}$

ซึ่งจากสมการที่ 5.1 สามารถหาความหนาแน่นของอะตอมสารเจือของแผ่นผลึกเริ่มต้นของซีดกีในรูปที่ 5.1 ได้



รูปที่ 5.1 ซีดกีไดโอด


5.1.2.2 การหาความหนาแน่นของอะตอมสารเจือและความลึกของ N^+ ในส่วนของรอยสัมผัสโอห์มมิก ในการทดลองนี้จะใช้การตรวจสอบโดยเครื่องมือวัดสภาพต้านทานแผ่นและความหนาแน่นอะตอมสารเจือ ซึ่งจะแสดงความหนาแน่นของส่วน N^+ และความลึกของ x_j ได้ โดยแสดงไว้ในตาราง 5.1

5.1.3 การวัดคุณสมบัติทางไฟฟ้าของรอยต่อ

นำเอารอยสัมผัสแบบซ็อตตี้ที่มีลักษณะพื้นที่ดังรูปที่ 5.2 มาทำการทดสอบคุณสมบัติทางไฟฟ้าเพื่อยืนยันว่ารอยสัมผัสแบบซ็อตตี้ที่สร้างนี้เป็น รอยสัมผัสแบบซ็อตตี้ไดโอดดังแสดงผลการทดลองในรูปที่ 5.3 และ 5.4

ตารางที่ 5.1 พารามิเตอร์ของรอยสัมผัสซ็อตตี้ที่สร้างขึ้น

Si แผ่นที่	ρ_{sub} ($\Omega\text{-cm}$)	N_{sub} (cm^{-3})	N^+ (cm^{-3})	x_j (μm)
1	20	2.3×10^{14}	4×10^{18}	1.4
2	20	2.3×10^{14}	4×10^{18}	1.9




รูปที่ 5.2 (ก) ซ็อตตี้ไดโอดที่มองจากด้านบน

(ข) ชิ้นงานจริง


เมื่อ A = พื้นที่ส่วนของซ็อตตี้ไดโอด

K = พื้นที่ของคาโอด

ผลของการทดลองที่เป็นตัวอย่างหนึ่งของรอยสัมผัสแบบซีดก็ในกรณีของการไบอัสตรงและการไบอัสย้อนกลับแสดงไว้ในรูปที่ 5.3 และ 5.4 ตามลำดับ



รูปที่ 5.3 คุณสมบัติในขณะไบอัสตรงและมีแรงดันภายใน ≈ 0.3 V
(Hor : 0.5 V/div; Ver : 0.2 mA/div)



รูปที่ 5.4 คุณสมบัติในขณะไบอัสย้อนกลับและมีแรงดันพังทลายเท่ากับ 180 V
(Hor : 50 V/div; Ver : 0.02 mA/div)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลการทดลองนี้แสดงให้เห็นว่ารอยสัมผัสมีลักษณะที่เป็นรอยสัมผัสแบบช็อคกี และจากผลของการที่ทำการทดลองใน 3 ตัวอย่างที่ใช้เงื่อนไขในการขึ้นเตอรืงต่างกันก็จะได้ผลไปในแนวทางเดียวกันซึ่งนำเสนอในตารางที่ 5.2

ตารางที่ 5.2 แสดงคุณสมบัติที่เกิดขึ้นของชิ้นงานทั้ง 2 ตัวอย่าง

Si แผ่นที่	V_{bi} (V)	V_{BV} (V)
1	0.25	150
2	0.3	120

สำหรับแผ่นที่ 3 ที่ไม่มีการขึ้นเตอรืงพบว่ากราฟที่ออกมาคุณสมบัติเป็นช็อคกีที่ไม่ดีเนื่องจากมีกระแสรั่วไหลในช่วงไบอัสย้อนกลับสูง ดังแสดงในรูปที่ 5.5 สรุปได้ว่าในกรณีของรอยสัมผัสของอลูมิเนียมกับซิลิคอน ควรจะต้องมีการขึ้นเตอรืงจึงจะได้รอยสัมผัสแบบช็อคกีที่ดีขึ้น




รูปที่ 5.5 กราฟของรอยสัมผัสระหว่างอลูมิเนียมกับซิลิคอนในกรณีไม่ขึ้นเตอรืง

5.1.4 การหาความสูงกำแพงศักย์


โดยทั่วไปการวัดค่าความสูงกำแพงศักย์ของรอยสัมผัสแบบชนิดที่สามารถที่จะทำได้หลายวิธี แต่ที่นิยมใช้ในห้องปฏิบัติการของศูนย์วิจัยอิเล็กทรอนิกส์ มี 2 วิธี คือ

5.1.4.1 การหาความสูงกำแพงศักย์จากกราฟคุณสมบัติกระแส-แรงดัน

นำข้อดีไดโอดที่ได้จากการสร้างมาทำการวัดค่าความสัมพัทธ์กระแส-แรงดันโดยใช้เครื่องคอมพิวเตอร์ HP4061A ดังแสดงในรูปที่ 5.6 สำหรับผลการทดลองแสดงในรูปที่ 5.7 และ 5.8




รูปที่ 5.6 แสดงวิธีการวัดผลของข้อดีไดโอดด้วยเครื่องคอมพิวเตอร์ HP4061A



รูปที่ 5.7 กราฟของกระแสและแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หาค่าของ V_{bi} โดยการหาค่า I_A ในฟังก์ชันลอการิทึมซึ่งตำแหน่งที่ $\ln I_A$ เท่ากับศูนย์ คือ ตำแหน่งของ V_{bi} แสดงดังรูปที่ 5.8



รูปที่ 5.8 กราฟของการหา V_{bi}

จาก I_A สามารถที่จะนำไปหา J_s ได้โดยหารด้วยพื้นที่ของขั้วอานอด ซึ่งค่า J_s ที่ออกมา ก็จะนำไปหา ϕ_{bn} จะเป็นตัวยืนยันการเป็นรอยสัมผัสแบบชนิดกึ่งไดโอดได้วิธีหนึ่ง

$$\Phi_{bn} = \frac{kT}{q} \ln \left[\frac{A * T^2}{J_s} \right] \quad \text{.....(5.2)}$$


ผลจากการหาค่า ϕ_{bn} ได้แสดงในตารางที่ 5.3

5.1.4.2 การหาค่าแรงศักย์โดยใช้กราฟความสัมพันธ์ของความจุไฟฟ้าและแรงดันนำรอยสัมผัสชนิดกึ่ง ไดโอดผ่านการซินเตอร์ริงแล้วมาทำการวัดกราฟความสัมพันธ์ ความจุไฟฟ้าแรงดัน โดยเครื่องวัด HP 4061A ที่ผ่านการควบคุมโดยโปรแกรมที่เขียนขึ้นจากโปรแกรม HP -VEE จากนั้นจะนำผลที่ได้ไปคำนวณ ϕ_{bn} ตามสมการที่ (5.3)

จากกราฟในรูปที่ 5.9 สามารถนำไปคำนวณหาค่าความสูงกำแพงศักย์ได้อีกวิธี โดยคำนวณจากสมการที่ (5.3) คือ

$$\phi_{bn} = V_n + V_i \quad \text{.....(5.3)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.9 กราฟของการหาค่า V_i (voltage intercept)

เมื่อ V_i คือ voltage intercept สามารถหาค่าได้จากกราฟในรูปที่ 5.9

V_n คือ ระดับความลึกจากแถบความนำถึงระดับเฟอร์มิ ในแถบพลังงาน นั่นคือ

$$V_n = E_c - E_F \quad \dots\dots\dots(5.4)$$

$$\text{หรือ} \quad V_n = \frac{kT}{q} \ln \left(\frac{N_c}{N_d} \right) \quad \dots\dots\dots(5.5)$$

$$N_d = \frac{2}{q \epsilon_s \epsilon_0 A^2} \frac{\Delta V_R}{\Delta(1/C^2)} \quad \dots\dots\dots(5.6)$$

เมื่อ N_c คือ ปริมาณประจุอิเล็กตรอนในชั้นความนำ (cm^{-3})

N_d คือ ความหนาแน่นอะตอมสารเจือผู้ให้ (cm^{-3})

ϵ_s คือ ค่าคงที่ของไดอิเล็กตริกของซิลิคอน=11.8

สมการที่ (5.3) สามารถแสดงค่าของ ϕ_{bn} ที่ออกมาได้ในตารางที่ 5.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการที่ (5.3) สามารถแสดงค่าของ ϕ_{bn} ที่ออกมาได้ในตารางที่ 5.3

ตารางที่ 5.3 ค่าของ ϕ_{bn} ที่ได้จากรอยสัมผัสแบบ肖特กี

肖ตกีตัวที่	300 °C 30 นาที		500 °C 30 นาที	
	I-V	C-V	I-V	C-V
1	0.73	0.81	0.78	0.89
2	0.75	0.86	0.76	0.87
3	0.76	0.82	0.78	0.87
4	0.74	0.85	0.77	0.91
5	0.74	0.84	0.77	0.89
เฉลี่ย	0.744	0.836	0.772	0.886


ตารางที่ 5.3 แสดงถึงความแตกต่างของค่า ϕ_{bn} ที่ได้จากการขึ้นเตอรืงที่อุณหภูมิ 300 °C เป็นเวลา 30 นาที และที่อุณหภูมิ 500 °C เป็นเวลา 30 นาที ทั้งที่คำนวณจากกราฟความสัมพันธ์ระหว่างกระแส-แรงดัน และค่าความจุไฟฟ้า-แรงดัน พบว่าการขึ้นเตอรืงทั้งที่อุณหภูมิ 300 °C และ 500 °C ต่างมีค่า ϕ_{bn} อยู่ในช่วง 0.6- 0.8 V ซึ่งเป็นพารามิเตอร์ของรอยสัมผัสแบบ肖ตกี แต่การขึ้นเตอรืงที่อุณหภูมิ 500 °C มีค่า ϕ_{bn} ที่สูงกว่าการขึ้นเตอรืงที่อุณหภูมิ 300 °C ทำให้การขึ้นเตอรืงที่อุณหภูมิ 500 °C มีกระแสรั่วไหลในช่วงไบอัสย้อนกลับที่น้อยกว่า นั่นคือที่พื้นที่ของข้าวอาโนด เท่ากับ $1 \times 10^{-8} \text{ cm}^2$ เมื่อให้แรงดันไบอัสย้อนกลับเท่ากับ 1 V การขึ้นเตอรืงที่อุณหภูมิ 500 °C มีกระแสรั่วไหลเท่ากับ 0.25 μA ในขณะที่การขึ้นเตอรืงที่อุณหภูมิ 300 °C มีกระแสรั่วไหลเท่ากับ 60 μA

5.1.5 ความสามารถในการนำกระแส

แม้ว่าการวัดหาค่าความสูงกำแพงศักย์ของรอยต่อ肖ตกีจะสามารถยืนยันถึงคุณสมบัติความเป็น肖ตกีได้ก็ตาม แต่ยังมีความจำเป็นต้องวัดเพื่อตรวจสอบความเร็วในการนำกระแสของรอยต่อ肖ตกีที่เงื่อนไขการขึ้นเตอรืงแบบต่างๆ โดยสังเกตจากความชันของกราฟความสัมพันธ์ระหว่างกระแส - แรงดัน

การทดลองและผลการทดลอง

นำรอยต่อแบบแบบซ็อกเก็ตที่ผ่านกระบวนการขึ้นเตอรื้งด้วยเงื่อนไขแบบต่างๆ มาวัดคุณสมบัติกระแสแรงดันด้วยเครื่อง HPVEE นำค่ากระแสและแรงดันที่ได้มาพลอตกราฟด้วยโปรแกรม Microsoft Excel สังเกตความแตกต่างของความเร็วในการนำกระแสที่ได้โดยสังเกตจากความชันของกราฟความสัมพันธ์ระหว่างกระแส – แรงดันดังรูปที่ 5.10



รูปที่ 5.10 กราฟแสดงความสัมพันธ์ระหว่าง กระแส – แรงดัน

5.1.5 การทดสอบแรงดันพังทลายของรอยสัมผัสซ็อกเก็ต

นำรอยสัมผัสแบบซ็อกเก็ตวัดหาแรงดันพังทลายด้วยเครื่อง Transistor Curve Tracer ได้ผลดังตารางที่ 5.7

ตารางที่ 5.7 แสดงค่าของแรงดันพังทลายของรอยสัมผัสซ็อกเก็ต

ซ็อกเก็ตไดโอดตัวที่	แรงดันพังทลาย (V)	
	300 °C 30 นาที	500 °C 30 นาที
1	50	160
2	120	175
3	135	200
4	150	156


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ผลการทดลองของซินเฟต

เป็นการวัดผลของการสร้างซินเฟต โดยสร้างซินเฟตชนิดเอ็นแซนแนลทำการสร้างซินเฟตบนแผ่นผลึกชนิด N สภาพความต้านทานของแผ่นผลึก $25\ \Omega\text{-cm}$ ความหนาของแผ่น $410\ \mu\text{m}$ หลังจากผ่านกระบวนการสร้างตั้งแต่ต้นจนถึงขั้นตอนสุดท้ายก็จะทำการซินเตอร์ที่อุณหภูมิ 500°C เป็นเวลา 30 นาที ซึ่งเป็นเงื่อนไขที่เหมาะสมตามที่ได้ทดลองในส่วนของการรอยสัมผัสแบบช็อคกี


5.2.1 การวัดคุณสมบัติทางไฟฟ้าของรอยต่อในซินเฟต

รอยต่อในซินเฟตแบ่งออกเป็น 2 ประเภทคือ รอยต่อพี-เอ็น และรอยต่อโลหะ-สารกึ่งตัวนำ โดยเฉพาะรอยต่อโลหะ-สารกึ่งตัวนำถือเป็นคุณสมบัติที่สำคัญของซินเฟต ดังนั้นจึงจำเป็นต้องวัดทดสอบคุณสมบัติทางไฟฟ้าเพื่อให้มีคุณสมบัติตามที่ต้องการและเหมาะสมสำหรับการใช้งานในโครงสร้างของซินเฟต โดยการนำซินเฟตที่สร้างเสร็จมาทำการวัดคุณสมบัติกระแส-แรงดันของรอยสัมผัสโลหะ-สารกึ่งตัวนำที่ขั้วแอนดกับชั้น n-drift ในส่วนของแผ่นทดสอบ ดังรูปที่ 5.11 เพื่อตรวจสอบคุณสมบัติของรอยสัมผัสแบบช็อคกีจากค่าความสูงกำแพงศักย์และค่าแรงดันรอยสัมผัสแบบช็อคกีเริ่มนำกระแส ได้ผลดังรูปที่ 5.12



รูปที่ 5.11 การนำชิ้นงานที่สร้างเรียบร้อยแล้วมาวัดคุณสมบัติทางไฟฟ้า

โดยใช้เครื่อง Transistoe Curve Tracer



รูปที่ 5.12 กราฟคุณสมบัติกระแส-แรงดันที่รอยต่อขั้วอินค-ชั้นเอ็นคริฟ


จากกราฟในรูปที่ 5.12 สามารถที่จะนำไปคำนวณเพื่อหาความสูงกำแพงศักย์ได้ตามวิธีซึ่งได้อธิบายในหัวข้อที่ (2.6.1) ตามสมการที่ (2.9) ได้ผลดังตารางที่ 5.8

ตารางที่ 5.8 เปรียบเทียบค่าพารามิเตอร์ของรอยสัมผัสแบบชนิดกึ่งกับรอยต่อของขั้วอินค-เอ็นคริฟ


	ความสูงกำแพงศักย์ (V)	แรงดันที่เริ่มนำกระแส (V)
รอยสัมผัสแบบชนิดกึ่ง	0.6-0.8	0.2-0.3
รอยต่อขั้วอินค-ชั้นเอ็นคริฟ	0.74	0.25

จากตารางที่ 5.8 สามารถยืนยันได้ว่ารอยต่อที่จั่วอาโนดกับชั้นเอ็นคริฟของซินเฟตมีคุณสมบัติเป็นรอยสัมผัสแบบช็อคกี

5.2.1 การวัดค่าแรงดันไปหน้า (built in voltage) ของซินเฟต




รูปที่ 5.13 การวัดแรงดันไปหน้า (built in voltage) ของซินเฟต
(Hor : 0.5V/div; Ver : 0.5V/div)



รูปที่ 5.14 ชิ้นงานจริงของซินเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.15 ลวดลายต้นแบบของซินเฟดที่ใช้สร้างจริง

5.2.2 การวัดค่าพังทลายของซินเฟด


ตารางที่ 5.9 แสดงค่าของแรงดันพังทลาย

ตัวที่	แรงดัน (V)
1	150
2	190
3	200
4	175
เฉลี่ย	178.75

5.2.3 การวัดคุณสมบัติการตอบสนองทางความถี่ของซิมเฟต



รูปที่ 5.16 วงจรวัดความถี่ของซิมเฟต




รูปที่ 5.17 ผลการตอบสนองสัญญาณไฟฟ้าของซิมเฟต

(Hor : 0.5 V/div; Ver : 0.5 mA/div)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.4 ผลการทดลองวัดคุณสมบัติกระแส-แรงดันของซินเฟต



รูปที่ 5.18 กราฟความสัมพันธ์ระหว่างกระแส I_A กับแรงดัน V_{AK} ของซินเฟต
(Hor: 0.5 V/div; Ver : 0.5 mA/div; 0.5 V/step; $V_T = 7$ V)

จากการนำเอาซินเฟตมาวัดคุณสมบัติกระแส-แรงดันสามารถสรุปผลการทดลองได้ดังตารางที่ 5.10

ตารางที่ 5.10 ตัวแปรต่าง ๆ ของซินเฟต

ค่าพารามิเตอร์ของซินเฟต	
W	800 μm
L	40 μm
I_A	25 mA
G_m	2.9 mS
V_T	6.5 V
V_{BV}	175 V

I_A วัดที่ $V_G = 8.5$ V, $V_A = 10$ V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

สรุปและวิจารณ์ผลการทดลอง

การนำเอารอยสัมผัสแบบช็อตก็มาสร้างเป็นอุปกรณ์ซินเฟต โดยการแพร่สารเจือด้วยความร้อนในห้องปฏิบัติการศูนย์วิจัยอิเล็กทรอนิกส์ เป็นการประยุกต์ใช้งานรอยสัมผัสแบบช็อตก็อย่างหนึ่งเข้ากับโครงสร้างอุปกรณ์ประเภทไอจีบีทีและมอสเฟตเพื่อให้ได้อุปกรณ์ชนิดใหม่ ซึ่งสามารถที่จะสร้างได้เป็นผลสำเร็จและมีประสิทธิภาพในระดับหนึ่ง และสามารถที่จะพัฒนาให้มีประสิทธิภาพมากยิ่งขึ้นด้วยการปรับกระบวนการสร้างต่างๆ อย่างไรก็ตามผลจากการสร้างครั้งนี้ถือว่าเป็นที่น่าพอใจในระดับหนึ่ง เนื่องจากซินเฟตยังเป็นอุปกรณ์ที่ใหม่สำหรับผู้จัดทำ เนื้อหาและทฤษฎีของซินเฟตก็ยังมีไม่แพร่หลายสำหรับการค้นคว้า ผู้จัดทำจึงอ้างอิงทฤษฎีของอุปกรณ์ประเภทมอสเฟตเป็นส่วนสำคัญ เนื่องจากอุปกรณ์ทั้งสองมีลักษณะ โครงสร้างที่คล้ายคลึงกับ โครงสร้างของซินเฟต

การทดลองสร้างเริ่มจากการสร้างรอยสัมผัสแบบช็อตก็เพื่อหาเงื่อนไขที่เหมาะสมในการนำไปสร้างเป็นซินเฟต โดยการซินเตอร์ที่เงื่อนไขต่าง ๆ คือ

- 500 °C เป็นเวลา 30 นาที
- 300 °C เป็นเวลา 30 นาที
- ไม่มีการซินเตอร์

การตรวจสอบคุณสมบัติความเป็นรอยสัมผัสแบบช็อตก็สามารถทำได้โดยการหาค่าความสูงกำแพงศักย์ (ϕ_{bn}) และแรงดันเริ่มต้นที่เริ่มนำกระแส (built in voltage)

1 การตรวจสอบความเป็นรอยสัมผัสแบบช็อตก็โดยการคำนวณหาค่าความสูงกำแพงศักย์จากการทดลองพบว่า ที่พื้นที่ของขั้วโลหะมีขนาด $1 \times 10^{-8} \text{ cm}^2$ ค่าความสูงกำแพงศักย์ที่ได้จากการซินเตอร์ที่ -500 °C เป็นเวลา 30 นาทีและ -300 °C เป็นเวลา 30 นาที มีค่าอยู่ในช่วง 0.6-0.8 V ซึ่งถือว่ารอยสัมผัสดังกล่าวเป็นรอยสัมผัสแบบช็อตก็


2 การตรวจสอบความเป็นรอยสัมผัสแบบช็อตก็จากค่าแรงดันเริ่มนำกระแส โดยการนำค่ากระแสและแรงดันมาพล็อตกราฟเพื่อหาค่าแรงดันเริ่มนำกระแส (ดังแสดงในภาคผนวก) ซึ่งที่เงื่อนไขการซินเตอร์ทั้ง 3 แบบมีค่าแรงดันเริ่มนำกระแส 0.3 แตรอยสัมผัสที่ไม่มีการซินเตอร์มีกระแสรั่วไหลมาก และมีคุณสมบัติไม่เป็นรอยสัมผัสแบบช็อตก็ ส่วนการซินเตอร์ที่ 500 °C เป็นเวลา 30 นาที พบว่ามีความสามารถในการนำกระแสที่สูงกว่าการซินเตอร์ 300 °C เป็นเวลา 30 นาที ซึ่งสามารถสังเกตได้อย่างชัดเจนจากกราฟที่แสดงในภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจึงสรุปได้ว่าเงื่อนไขที่เหมาะสมในการนำไปสร้างเป็นซินเฟตคือ การซินเตอร์ที่ 500°C เป็นเวลา 30 นาที

ทดสอบโครงสร้างของซินเฟตหลังจากได้เงื่อนไขการซินเตอร์ที่ข้ออาโนดที่เหมาะสม โดยการทดสอบคุณสมบัติความเป็นช็อคที่รอยต่อที่ข้ออาโนดพบว่า รอยสัมผัสดังกล่าวมีค่าความสูงกำแพงศักย์ 0.74 V และมีค่าแรงดันเริ่มนำกระแส 0.25 V ซึ่งสามารถยืนยันได้ว่ารอยสัมผัสดังกล่าวเป็นรอยสัมผัสแบบช็อค

การทดสอบการทำงานของซินเฟตหลังจากการซินเตอร์ได้เสนอไว้แล้วในรูปกราฟความสัมพันธ์ของกระแสและแรงดัน มีแรงดันเริ่มนำกระแสที่ $0.2\text{--}0.3\text{ V}$ และมีแรงดันพังพลาย 150 V สำหรับผลที่ออกมาหวังว่าจะเป็นประโยชน์แก่ผู้ที่ศึกษาอุปกรณ์ซินเฟตต่อไป




หนังสืออ้างอิง

- 1) Johnny K. O. Sin, C. Andre T. Samala, Li-Zhang Hou, “Transient Characteristics of N-Channel Hybrid Schottky Injection FET’s “, IEEE Transactions on Electron Device. Vol. 36, No.5, p 933
- 2) พอพล รุจนพิชญ์, “การศึกษา ออกแบบ และสร้างไบโพลาร์ทรานซิสเตอร์ที่มีเกทเป็นฉนวน” วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. พ.ศ.2538
- 3) สุรศักดิ์ เนียมเจริญ, “การศึกษา ออกแบบ และ พัฒนามอสเฟตกำลัง”, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. พ.ศ.2535
- 4) S. M. Sze, PHYSICS OF SEMICONDUCTOR DEVICES, John Wiley & Sons Ltd., 1976
- 5) B. Jayant Baliga, MODERN POWER DEVICE, John Wiley & Sons Ltd., 1987




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบขดกึ่ง เมื่อใช้อโนดมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก1

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบจุดกึ่งวงกลมในคอมพิวท์ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก2

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสเมื่อขั้วอินเดียมพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก3

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบชอตกี เมื่อใช้อโนดมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก4

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบขอตึก เมื่อขั้วอาโนดมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ กร

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบชอตกี เมื่อฉายาโนดัมพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก6

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบชอตกี เมื่อฉายาโนเดียมพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก7

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบขดกึ่ง เมื่อฉายาโนเคมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก8

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบข้อตึก เมื่อขั้วอินเดียมพื้นที่ $1 \times 10^{-8} \text{ cm}^2$




รูปที่ ก9

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบจุดที่ใช้อาโนดมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$



รูปที่ ก10

กราฟแสดงความสัมพันธ์ระหว่างกระแส-แรงดันของรอยสัมผัสแบบจุดที่เมื่อฉายาโนดมีพื้นที่ $1 \times 10^{-8} \text{ cm}^2$



รูปที่ ก11