

ชุดควบคุมบอร์ดแสดงผลไร้สาย

WIRELESS CONTROLLER DISPLAYBOARD



โดย

นาย ภาสกร บุญเพิ่ม

นาย มนตรี ชลอปัญจศิลป์

นาย จิระศักดิ์ ทรสุกนธ์

เลขหมู่.....
เลขทะเบียน.....42152
วัน, เดือน, ปี.....14 พ.ค. 2545

b.....
i.....

ปฏิญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดควบคุมบอร์ดแสดงผลไร้สาย
WIRELESS CONTROLLER DISPLAYBOARD

โดย

นาย ภาสกร บุญเพิ่ม 41013023

นาย มนตรี ชลอปัญจศิลป์ 41013025

นาย จิระศักดิ์ ทรสุคนธ์ 41013047

อาจารย์ที่ปรึกษา

ร.ศ. สมยศ จุณณะปิยะ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2543

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ชุดควบคุมบอร์ดแสดงผลไร้สาย


WIRELESS CONTROLLER DISPLAYBOARD

ผู้จัดทำ

1. นายภาสกร บุญเพิ่ม 41013023
2. นายมนตรี ชลอปัญจศิลป์ 41013025
3. นายจิระศักดิ์ ทรสุกนธ์ 41013047

อาจารย์ที่ปรึกษา

(รศ. สมยศ จุณณะปิยะ)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WIRELESS CONTROLLER DISPLAYBOARD

โดย	นาย ภาสกร นุญเพิ่ม	41013023
	นาย มนตรี ชลอปัญจศิลป์	41013025
	นาย จิระศักดิ์ ศรีสุคนธ์	41013047

อาจารย์ที่ปรึกษา รศ. สมยศ จุณณะปิยะ

บทคัดย่อ

การสื่อสารไร้สายนับว่าเป็นเทคโนโลยีหลักของการสื่อสารในปัจจุบัน เนื่องจากทำให้สะดวก ประหยัด โครงการนี้ก็เช่นกัน เป็นต้นแบบของการประยุกต์ใช้ระบบการสื่อสารไร้สาย ซึ่งทำให้มีข้อดี กว่าระบบเก่าคือเป็นการประหยัดสาย สามารถติดต่อกับตัวแสดงผลได้หลายตัวในเวลาเดียวกันซึ่งตัว แสดงผลอยู่กับคนละที่จากตัวควบคุมเพียงตัวเดียว สามารถติดต่อครอบคลุมพื้นที่ได้มากกว่าและได้ระยะ ทางไกลกว่า

หลักการทํางาน คือ คอมพิวเตอร์ส่งข้อมูลที่ต้องการแสดงซึ่งเป็นสัญญาณดิจิทัลเข้าส่วนแปลงเป็น สัญญาณอนาล็อก 2 ความถี่ (FSK) จากนั้นจะส่งออกอากาศในระบบวิทยุสื่อสาร

ทางด้านรับ ทำการแปลงจากสัญญาณ อนาล็อก 2 ความถี่ มาเป็นสัญญาณข้อมูลดิจิทัลเดิมจากนั้น ส่งเข้าสู่ส่วนแสดงผลเพื่อแสดงผลต่อไป พร้อมกันนั้นก็จะมี การส่งกลับของข้อมูลที่แสดงจากชุดแสดงผล กลับมายังคอมพิวเตอร์ที่ส่งข้อมูลเพื่อตรวจสอบความถูกต้อง

Abstract

Wireless communication is a high technology in present. Because of comfortable and save your money and gain more benefit and so on. This project is a prototype to update in communication wireless system. It is better than the old system. Less wire consuming. It can contact to data display in the system at the same time from the other places that controlled by the only one. CPU can control a lot of long distance area.

Computer transfers the data from digital signal to analog signal 2 channels by converter (FSK) and broadcast to radio system.

Receiver converts signal from analog 2 channels to digital and transfer to data display. At the same time feedback the data to computer and check the correct response.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	3
2.1 การสื่อสารข้อมูล	3
2.1.1 ประเภทของการสื่อสารข้อมูล	3
2.1.1.1 การสื่อสารข้อมูลแบบขนาน	3
2.1.1.2 การสื่อสารข้อมูลแบบอนุกรม	4
2.2 รูปแบบข้อมูลในคอมพิวเตอร์	5
2.2.1 บิตและไบต์	6
2.2.2 การเข้ารหัสข้อความ	6
2.2.3 รหัส ASCII ชนิดพิเศษ	7
2.2.4 การจัดเฟรมข้อมูล	8
2.2.5 บิตเริ่มต้น	8
2.2.6 บิตข้อมูล	9
2.2.7 บิตพาริตี	9
2.2.8 บิตสิ้นสุด	9
2.2.9 อัตราการส่งข้อมูล	10
2.2.10 บัฟเฟอร์	10
2.2.11 บัฟเฟอร์ข้อมูลเข้า	10
2.2.12 บัฟเฟอร์ข้อมูลออก	11
2.2.13 อินไลน์บัฟเฟอร์	11
2.3 ช่องทางการสื่อสาร	11
2.3.1 ซิมเพล็กซ์	11
2.3.2 ฮาล์ฟดูเพล็กซ์	12
2.3.3 ฟูลดูเพล็กซ์	12
2.4 ระบบการสื่อสารข้อมูล	13
2.4.1 อุปกรณ์โมเด็ม	13
2.4.1.1 อัตราความเร็วในการส่งถ่ายข้อมูลของโมเด็ม	14
2.4.1.2 อัตราความเร็วในการส่งถ่ายจำนวนบิตของโมเด็ม	14

สารบัญ (ต่อ)

	หน้า
2.4.1.3 ทฤษฎี	14
2.4.1.4 มาตรฐานโมเด็ม	14
2.5 มาตรฐานการเชื่อมต่อ และระบบสัญญาณ	16
2.5.1 พอร์ตอนุกรม	17
2.5.2 การส่งข้อมูล	17
2.5.3 การรับข้อมูล	18
2.5.4 สัญญาณข้อมูลการส่ง	18
2.5.5 สัญญาณข้อมูลการรับ	18
2.5.6 สัญญาณแจ้งความพร้อมในการสื่อสารจาก DTE ไปยัง DCE	19
2.5.7 สัญญาณแคร์เรียร์ดีเท็ค	19
2.5.8 สัญญาณแสดงความต้องการในการส่งข้อมูล	19
2.5.9 สัญญาณแสดงความไม่พร้อมที่จะรับข้อมูล	19
2.5.10 สัญญาณแจ้งความพร้อมในการสื่อสารจาก DCE ไปยัง DTE	19
2.5.11 สัญญาณริงอินดิเคเตอร์	19
2.6 ข้อจำกัดในการใช้งานของมาตรฐาน RS-232	19
2.7 การมอดูเลต และดีมอดูเลตทางความถี่	22
2.7.1 สัญญาณการมอดูเลตทางความถี่	22
2.7.2 ไชต์แบนด์ของการมอดูเลตทางความถี่	23
2.7.2.1 คัทออฟของการมอดูเลต	23
2.7.2.2 ไชต์แบนด์ของการมอดูเลตทางความถี่	24
2.7.2.3 แบนวิดธ์ของการมอดูเลตทางความถี่	25
2.7.3 วิธีการกำเนิดสัญญาณการมอดูเลตทางความถี่	25
2.7.3.1 วิธีการกำเนิดสัญญาณการมอดูเลตทางความถี่โดยตรง	25
2.7.3.2 วิธีการกำเนิดสัญญาณการมอดูเลตทางความถี่โดยอ้อม	25
2.7.4 การดีมอดูเลตของการมอดูเลตทางความถี่	26
2.7.4.1 ลิมิเตอร์	26
2.7.4.2 ดิสครีมิเนเตอร์	27
2.7.5 ระบบการรับ-ส่งของการดีมอดูเลตทางความถี่	27
2.7.5.1 ภาคส่งของการมอดูเลตทางความถี่	27
2.7.5.2 ภาครับของการมอดูเลตทางความถี่	29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

	หน้า
2.8 หลักการทำงานของฟรีควอนซ์ชิพคีย์อิง	29
2.8.1 ตัวกำเนิดสัญญาณฟรีควอนซ์ชิพคีย์อิง	30
2.8.2 แบบวิคส์ของสัญญาณฟรีควอนซ์ชิพคีย์อิง	31
2.8.3 ฟรีควอนซ์ชิพคีย์อิงดีมอดูเลเตอร์	34
2.9 โปรแกรมวิซวลเบสิก	35
2.9.1 ความสามารถเด่น ๆ ของโปรแกรมวิซวลเบสิก	35
2.9.2 งานและการเขียนการใช้โปรแกรมวิซวลเบสิก	35
2.9.3 การใช้งานโปรแกรมวิซวลเบสิกติดต่อกับพอร์ตอนุกรม	36
2.9.4 วิธีการสื่อสารที่ใช้ใน Mscomm Control	36
2.9.5 รูปการใช้งานพอร์ตอนุกรม	36
2.9.6 ค่าคงที่ของคุณสมบัติ Mscomm32.ocx	38
2.9.7 ข้อความที่บ่งชี้ถึงค่าความผิดพลาดที่เกิดขึ้น	39
บทที่ 3 การคำนวณและการสร้าง	40
3.1 ลักษณะของโครงการ	40
3.2 ส่วนประกอบทางฮาร์ดแวร์	40
3.2.1 ตัวกำเนิดสัญญาณ FSK	40
3.2.2 FSK Bandwidth	40
3.2.3 FSK Demodulator	41
3.2.4 แนวทางการออกแบบ FSK เพื่อใช้งาน	41
3.2.5 Block diagram ของภาคส่ง	42
3.2.6 การทำงานของวงจรภาคส่ง	43
3.2.6.1 การแปลงสัญญาณ RS-232 เป็น TTL	43
3.2.6.2 ส่วนของการออกแบบ FSK Generator	44
3.2.7 Block diagram ของภาครีรับ	48
3.2.8 การออกแบบวงจร FSK Demodulator ด้วย IC เบอร์ XR-2211	48
3.2.9 ส่วนแปลงระดับสัญญาณ TTL เป็นมาตรฐาน RS-232	50
3.3 ลักษณะการทำงานของด้านส่ง	53
3.4 ลักษณะการทำงานของด้านรับ	54

สารบัญ (ต่อ)

	หน้า
บทที่ 4 การทดลองและผลการทดลอง	55
4.1 การทดลองการแปลงแรงดัน RS-232 และการเข้ารหัสสัญญาณฟรีควอนซีซีพีคีย์อิ่ง	55
4.2 การทดลองการถอดรหัสสัญญาณฟรีควอนซีซีพีคีย์อิ่งและการแปลงแรงดันที่ทีแอล	58
บทที่ 5 บทวิจารณ์และบทสรุป	64



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
บทที่ 2	
รูปที่ 2.1 รูปแบบการสื่อสารข้อมูล	3
รูปที่ 2.2 การสื่อสารข้อมูลแบบอนุกรม	5
รูปที่ 2.3 การสื่อสารข้อมูลแบบต่าง ๆ	12
รูปที่ 2.4 บล็อกไดอะแกรมของระบบการสื่อสารแบบจุดต่อจุด	13
รูปที่ 2.5 การอินเตอร์เฟสระหว่างตัวอุปกรณ์กับสายโทรศัพท์	15
รูปที่ 2.6 การจัดวางขาของพอร์ตเชื่อมต่อตามมาตรฐานแบบ RS-232	17
รูปที่ 2.7 การเชื่อมต่อสายสัญญาณระหว่าง CPU ของเครื่องคอมพิวเตอร์กับพอร์ตอนุกรม	18
รูปที่ 2.8 การกำหนดระดับสัญญาณตามมาตรฐาน RS-232 ทางด้านอุปกรณ์ภาครับ	20
รูปที่ 2.9 ปัญหาจากความแตกต่างของกราวด์ในการเชื่อมต่อผ่านมาตรฐาน RS-232	21
รูปที่ 2.10 รูปคลื่นของสัญญาณการมอดูเลตทางความถี่	23
รูปที่ 2.11 บล็อกไดอะแกรมการติมอดูเลตของการมอดูเลตทางความถี่	26
รูปที่ 2.12 ลักษณะของสัญญาณเมื่อผ่านลิมิเตอร์	26
รูปที่ 2.13 ลักษณะคุณสมบัติของดิสครีมิเนเตอร์	27
รูปที่ 2.14 บล็อกไดอะแกรมภาคส่งของการมอดูเลตทางความถี่	28
รูปที่ 2.15 บล็อกไดอะแกรมของเครื่องส่งของการมอดูเลตทางความถี่แบบคูณความถี่	28
รูปที่ 2.16 บล็อกไดอะแกรมของภาครับของการมอดูเลตทางความถี่	29
รูปที่ 2.17 ตัวกำเนิดสัญญาณฟรีควเอนซีซีฟคีอ์อิง	30
รูปที่ 2.18 อินพุตและเอาต์พุตของตัวกำเนิดสัญญาณฟรีควเอนซีซีฟคีอ์อิง	30
รูปที่ 2.19 ฟรีควเอนซีซีฟคีอ์อิงมอดูเลเตอร์	31
รูปที่ 2.20 การเบี่ยงเบนความถี่	32
รูปที่ 2.21 สเปคตรัมความถี่ของตัวอย่าง	34
รูปที่ 2.22 บล็อกไดอะแกรมวงจรเฟสล็อคลูปฟรีควเอนซีซีฟคีอ์อิงติมอดูเลเตอร์	35
บทที่ 3	
รูปที่ 3.1 PLL FSK Demodulator	41
รูปที่ 3.2 แสดงการทำงานของภาคส่ง	42
รูปที่ 3.3 วงจรแปลงสัญญาณ RS-232 เป็น TTL	43
รูปที่ 3.4 วงจร FSK Modulation	46
รูปที่ 3.5 แสดงวงจรภาคส่ง	47
รูปที่ 3.6 แสดงการทำงานของภาครับ	48

สารบัญรูปภาพ (ต่อ)

	หน้า
รูปที่ 3.7 วงจร FSK Demodulation	50
รูปที่ 3.8 แสดงวงจรแปลงสัญญาณ TTL เป็น RS-232	51
รูปที่ 3.9 วงจรภาครับ	52
รูปที่ 3.10 โพรซาร์ทของด้านส่ง	53
รูปที่ 3.11 โพรซาร์ทของด้านรับ	54
 บทที่ 4	
รูปที่ 4.1 รูปแสดงการทดลองวงจรเข้ารหัสสัญญาณแบบพรีแควนซีซีพียอ์	55
รูปที่ 4.2 ผลการทดลองการแปลงสัญญาณจาก RS-232 (CH1) เป็นสัญญาณที่ทีแอล (CH2) ที่ความถี่ 100 Hz	56
รูปที่ 4.3 ผลการทดลองการแปลงสัญญาณจาก RS-232 (CH1) เป็นสัญญาณที่ทีแอล (CH2) ที่ความถี่ 500 Hz	56
รูปที่ 4.4 ผลการทดลองการแปลงสัญญาณ RS-232 (CH1) เป็นสัญญาณพรีแควนซีซีพียอ์ (CH2) ที่ความถี่ 100 Hz	57
รูปที่ 4.5 ผลการทดลองการแปลงสัญญาณ RS-232 (CH1) เป็นสัญญาณพรีแควนซีซีพียอ์ (CH2) ที่ความถี่ 500 Hz	57
รูปที่ 4.6 รูปแสดงการทดลองวงจรถอดรหัสสัญญาณแบบพรีแควนซีซีพียอ์	58
รูปที่ 4.7 รูปแสดงรหัสสัญญาณพรีแควนซีซีพียอ์ด้านส่ง (CH1) กับรหัสสัญญาณพรีแควนซีซีพียอ์ด้านรับ (CH2) ที่ความถี่ 100 Hz	59
รูปที่ 4.8 รูปแสดงรหัสสัญญาณพรีแควนซีซีพียอ์ด้านส่ง (CH1) กับรหัสสัญญาณพรีแควนซีซีพียอ์ด้านรับ (CH2) ที่ความถี่ 500 Hz	59
รูปที่ 4.9 รูปแสดงรหัสสัญญาณพรีแควนซีซีพียอ์ด้านส่ง (CH1) กับรหัสสัญญาณที่ทีแอลของ FSK DEMODULATOR (CH2) ที่ความถี่ 100 Hz	60
รูปที่ 4.10 รูปแสดงรหัสสัญญาณพรีแควนซีซีพียอ์ด้านส่ง (CH1) กับรหัสสัญญาณที่ทีแอลของ FSK DEMODULATOR (CH2) ที่ความถี่ 500 Hz	60
รูปที่ 4.11 รูปแสดงสัญญาณจาก RS-232 (CH1) เทียบกับสัญญาณ OUTPUT ทางด้านรับ (CH2) ที่ความถี่ 100 Hz	61
รูปที่ 4.12 รูปแสดงสัญญาณจาก RS-232 (CH1) เทียบกับสัญญาณ OUTPUT ทางด้านรับ (CH2) ที่ความถี่ 500 Hz	61
รูปที่ 4.13 รูปแสดง OUTPUT ทางด้านรับ (CH2) ความถี่ 500 Hz ที่ระยะทาง 1000 เมตร	62
รูปที่ 4.14 รูปแสดงโครงงานที่เสร็จสมบูรณ์	63

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
บทที่ 2	
ตารางที่ 2.1 จำนวน 35 ในฐานสอง	6
ตารางที่ 2.2 รหัส ASCII ชนิดพิเศษ	7
ตารางที่ 2.3 การกระจายคลื่นพาหะ และไซด์แบนด์ที่ดัชนีการมอดูเลตค่าต่าง ๆ	24
ตารางที่ 2.4 Bessel function Table	33
ตารางที่ 2.5 ค่าคงที่สำหรับคุณสมบัติ Handshake	38
ตารางที่ 2.6 ค่าคงที่สำหรับคุณสมบัติ OnComm	38
ตารางที่ 2.7 ค่าคงที่สำหรับคุณสมบัติ Error	38
ตารางที่ 2.8 ค่าคงที่สำหรับคุณสมบัติ Input Mode	39
ตารางที่ 2.9 ข้อความที่บ่งชี้ถึงค่าความผิดพลาดที่เกิดขึ้น	39
บทที่ 3	
ตารางที่ 3.1 FSK BAND	44
ตารางที่ 3.2 เปรียบเทียบระดับสัญญาณของ RS-232 กับ TTL	45

บทที่ 1

บทนำ

การติดต่อสื่อสารในยุคปัจจุบันนี้มีความเจริญก้าวหน้าไปเป็นอันมาก โดยเฉพาะในวงการธุรกิจที่ ต้องอาศัยความรวดเร็วในการตัดสินใจและศึกษาข้อมูลในการลงทุนดำเนินธุรกิจให้เหนือกว่าคู่แข่ง ได้มี การนำวิวัฒนาการที่มีความก้าวหน้าทางเทคโนโลยีในปัจจุบันเข้ามาใช้อย่างมากไม่ว่าจะเป็น การติดต่อสื่อสารทางโทรศัพท์ ทางโทรเลข ทางแฟกซ์ หรือทางดาวเทียมก็ตาม แต่ผู้ลงทุนส่วนมากยังต้องการ ความสะดวกและรวดเร็วเพื่อที่จะได้เป็นต่อกว่าคู่แข่ง จึงได้มีการนำเอาระบบคอมพิวเตอร์เข้ามาใช้ในการ ติดต่อส่งข่าวสารหรือข้อมูลที่สำคัญซึ่งจะเห็น ได้จากการจัดทำระบบเครือข่ายท้องถิ่น (LOCAL AREA NETWORK หรือเรียกย่อๆ ว่า LAN) ซึ่งเป็นที่นิยมมากในวงการธุรกิจทั้งในประเทศและต่าง ประเทศ เนื่องจากมีเครือข่ายของการติดต่อสื่อสารทางดาวเทียมและทางโทรศัพท์ เป็นหน่วยงานที่รองรับ ระบบนี้อยู่จึงทำให้การติดต่อสื่อสารเป็นไปได้อย่างสะดวกและรวดเร็วแต่มีปัญหาอยู่ที่ระบบเครือข่ายของ องค์กรโทรศัพท์นั้นจำเป็นต้องใช้คู่สายในการติดต่อสื่อสารกัน ทำให้เกิดมีปัญหาและการจำกัด ขอบเขตของการติดต่อ เช่น บริเวณที่ต้องการติดต่อสื่อสารอยู่ในพื้นที่ที่คู่สายขององค์กร โทรศัพท์ไปไม่ถึง หรือไม่อยู่ในพื้นที่ให้บริการขององค์กร โทรศัพท์ บางทีอาจประสบปัญหาเกี่ยวกับการชำรุดเสียหายของคู่ สายการติดต่อสื่อสารก็จะไม่สามารถดำเนินไปได้อย่างสะดวก ดังนั้นหากตัดปัญหาเรื่องการใช้งานผ่าน ทางคู่สายออกไป โดยใช้การติดต่อส่งข่าวสารผ่านทางคลื่นวิทยุแทนหรือใช้ควบคู่กันไป เพื่อประสิทธิ ภาพที่ดีกว่าและมีประโยชน์มากกว่าก็จะเป็นการพัฒนาระบบการติดต่อสื่อสารให้ดียิ่งขึ้นไปอีก ด้วยเหตุ ผลดังกล่าวนี้ ทางคณะผู้จัดทำจึงได้แนวความคิดในการจัดทำโครงการนี้ขึ้นมา โดยมีรายละเอียดของ โครงการดังต่อไปนี้

1.1 ความเป็นมาและความสำคัญของปัญหา

ปัจจุบันการสื่อสารข้อมูลระหว่างเครื่องคอมพิวเตอร์กับเครื่องคอมพิวเตอร์ หรือ ระหว่างเครื่อง คอมพิวเตอร์กับอุปกรณ์ภายนอก (component) ถ้ามีการติดต่อกันเป็นระบบใหญ่ คือ เชื่อมต่อเครื่อง คอมพิวเตอร์เพียงเครื่องเดียวจากศูนย์กลางกับอุปกรณ์ภายนอกหลายๆตัว ต้องใช้จำนวนสายที่ใช้ในการ ติดต่อกันเป็นจำนวนมาก และ ถ้าหากเครื่องคอมพิวเตอร์ที่ใช้ติดต่อกันนั้นอยู่ห่างกันเป็นระยะทางไกลๆ มาก เช่น อยู่กันคนละห้อง อยู่กันคนละชั้น หรืออยู่ห่างกันคนละเขตหรืออำเภอ ซึ่งจำเป็นที่จะต้องติดต่อกัน ดังนั้นสายนำสัญญาณที่ใช้จะต้องมีความยาวมากๆ เมื่อสายที่ใช้มีความยาวมากย่อมจะเกิดการสูญเสีย (loss) ของสัญญาณภายในสายสัญญาณ และต้องใช้ค่าใช้จ่ายในปริมาณที่สูงมากอีกด้วย

ดังนั้นเพื่อเป็นการแก้ปัญหาดังกล่าวที่เกิดขึ้นแล้ว คณะผู้จัดทำจึงได้เล็งเห็นว่าควรที่จะมีการแก้ ปัญหาในจุดนี้ โดยพิจารณาว่าในปัจจุบันนี้มีการตื่นตัวและมีการใช้งานเครื่องวิทยุสื่อสารเป็นจำนวนมาก และแพร่หลาย ซึ่งหากมีการนำระบบวิทยุสื่อสารมาใช้งานกับระบบคอมพิวเตอร์แล้วก็จะเป็นการแก้ ปัญหาดังกล่าวได้โดยการใช้เครื่องติดต่อผ่านคลื่นวิทยุเข้ามาช่วยในการติดต่อรับส่งข้อมูลระหว่างเครื่อง คอมพิวเตอร์กับอุปกรณ์ภายนอกซึ่งในที่นี้คณะผู้จัดทำใช้บอร์ดแสดงผลเป็นอุปกรณ์รับข้อมูลจาก คอมพิวเตอร์ จะทำให้ไม่ต้องมีการใช้สายนำสัญญาณแต่จะอาศัยคลื่นวิทยุแทน ทำให้การรับส่งข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถกระทำได้ในระยะทางไกลๆ แต่ต้องอยู่ภายใต้ขอบเขตของกำลังส่งของเครื่องวิทยุสื่อสารนั้นๆ ด้วย และสามารถใช้ในการติดต่อกันเป็นระบบใหญ่ได้ แต่เครื่องคอมพิวเตอร์และบอร์ดแสดงผลทุกตัวในระบบจำเป็นต้องมีการติดตั้งชุดติดต่อด้วยวิทยุสื่อสารจึงจะสามารถรับส่งข้อมูลกันได้หลายๆเครื่องพร้อมกัน

ดังนั้นจึงจำเป็นต้องมีการจัดสร้างเครื่องที่ติดต่อกันระหว่างเครื่องคอมพิวเตอร์กับวิทยุสื่อสาร และระหว่างเครื่องวิทยุสื่อสารกับบอร์ดแสดงผล เพื่อใช้ในการเชื่อมต่อข้อมูล ขึ้นมาจำนวน 2 ชุด หรือมากกว่านั้นก็ขึ้นอยู่กับจำนวนชุดแสดงผล และการติดต่อด้วยวิทยุสื่อสารนี้จะใช้ย่านความถี่วิทยุสมัครเล่น 144 – 146 เม็กกะเฮิร์ต (MHz) ซึ่งส่วนใหญ่มีการใช้งานอย่างแพร่หลายและได้รับอนุญาตการใช้งานจากกรมไปรษณีย์ โทรเลข

1.2 วัตถุประสงค์

- 1.2.1 พัฒนาการสื่อสารระบบคอมพิวเตอร์เดิม ให้มีประสิทธิภาพและมีความก้าวหน้ายิ่งขึ้นกว่าเดิมโดยไม่ต้องใช้สายนำสัญญาณในการติดต่อ
- 1.2.2 ศึกษาาระบบต่างๆของหลักการเข้ารหัส การถอดรหัสสัญญาณ การมอดูเลต การดีมอดูเลต สัญญาณ
- 1.2.3 ฝึกฝนทักษะในการออกแบบ การสร้างและการวิเคราะห์วงจรอิเล็กทรอนิกส์
- 1.2.4 ฝึกฝนทักษะในการเขียนโปรแกรมใช้งานไมโครคอนโทรลเลอร์
- 1.2.5 เสริมสร้างทัศนียภาพที่ดีในการทำงานร่วมกัน

1.3 ประโยชน์ของโครงการ

- 1.3.1 ได้ระบบการสื่อสารคอมพิวเตอร์ที่ไม่ต้องใช้สายนำสัญญาณแต่ใช้คลื่นวิทยุแทน
- 1.3.2 สามารถนำไปใช้ในการศึกษาระบบการสื่อสารข้อมูลคอมพิวเตอร์และลักษณะการแปลงสัญญาณ
- 1.3.3 มีความเข้าใจระบบการสื่อสารคอมพิวเตอร์
- 1.3.4 เป็นแนวทางในการพัฒนาระบบการสื่อสารคอมพิวเตอร์ทางวิทยุสื่อสาร

1.4 ขอบเขตของการค้นคว้า

ในการจัดทำโครงการนี้ จะทำการศึกษาและสร้างชุดรับ – ส่งข้อมูลระหว่าง คอมพิวเตอร์ กับวิทยุสื่อสาร และชุดรับส่งข้อมูลจากวิทยุสื่อสารกับบอร์ดแสดงผล โดยมีการควบคุมการทำงานด้วยระบบซอฟต์แวร์ทั้งหมด


บทที่ 2 ทฤษฎีหรือหลักการ

2.1 การสื่อสารข้อมูล (Data Communication)

การสื่อสารข้อมูล คือ ขบวนการในการแลกเปลี่ยนข้อมูลหรือข่าวสาร ซึ่งประกอบด้วย ผู้ส่ง (Sender) ผู้รับ (Receiver) และตัวกลางในการส่งข้อมูล (Medium) โดยที่ข้อมูลที่ทำกรสื่อสารกันจะอยู่ในรูปของสัญญาณดิจิทัล คือ อยู่ในรูปของเลขฐานสอง ซึ่งอาจอยู่ในรูปรหัสตัวอักษร ตัวเลข หรือ เครื่องหมาย เช่น รหัส ASCII (American Standard Code for Information Interchange) หรือรหัส EBCDIC (Extended Binary Coded Decimal Interchange) เป็นต้น

2.1.1 ประเภทของการสื่อสารข้อมูล

การสื่อสารข้อมูลแบ่งเป็นการสื่อสารข้อมูลแบบอนุกรม และการสื่อสารข้อมูลแบบขนาน



รูปที่ 2.1 รูปแบบการสื่อสารข้อมูล

(a) การสื่อสารข้อมูลแบบขนาน (b) การสื่อสารข้อมูลแบบอนุกรม

2.1.1.1 การสื่อสารข้อมูลแบบขนาน

ลักษณะของการสื่อสารข้อมูลแบบขนาน จะเป็นการรับส่งข้อมูลแบบทีละไบต์ (Byte) (1 ไบต์ เท่ากับ 8 บิต) ข้อมูลทั้ง 8 บิต (Bit) จะถูกส่งออกจากอุปกรณ์ส่งไปยังอุปกรณ์รับพร้อม ๆ กัน และ ช่องสัญญาณที่ใช้ในการรับส่งจะต้องมีอย่างน้อย 8 ช่องสัญญาณ สำหรับสัญญาณแต่ละบิตพร้อมกันมีสัญญาณควบคุมอีกหลายเส้น ในการส่งจะใช้สายเคเบิลแบบที่มีตัวนำหลายสาย โดยที่ระยะทางระหว่างเครื่องทั้งสองไม่ควรมากเกินไปเนื่องจากสาเหตุต่าง ๆ หลายสาเหตุ เช่น การลดทอนของสัญญาณภายในสาย ความผิดเพี้ยนของสัญญาณเนื่องจากสภาพความเป็นตัวเก็บประจุภายในสาย สภาพความไม่สมบูรณ์ของตัวนำภายในสาย และการที่ระดับของกราวด์ (ground) ทางไฟฟ้าที่อุปกรณ์รับผิดไปจากอุปกรณ์ส่ง

สาเหตุเหล่านี้ทำให้เกิดการผิดพลาดของข้อมูลได้ ข้อดีของการสื่อสารข้อมูลแบบขนาน คือ สามารถรับส่งข้อมูลได้รวดเร็ว และเป็นจำนวนมาก ข้อเสียคือ ไม่เหมาะที่จะนำไปใช้ในการสื่อสารข้อมูลระยะไกล เนื่องจากค่าใช้จ่ายของสายนำสัญญาณมีราคาแพง

2.1.1.2 การสื่อสารข้อมูลแบบอนุกรม


ลักษณะของการสื่อสารแบบอนุกรม ด้านส่งจะส่งข้อมูลออกจากพอร์ต (Port) เรียงกันออกไปทีละบิต และด้านรับจะรับข้อมูลเข้ามาทีละบิตและตรวจสอบบิตที่รับเข้ามาว่าบิตใดเป็นเริ่มต้น และบิตสิ้นสุด การตรวจสอบขึ้นอยู่กับรูปแบบของรหัสของบิตที่ใช้การสื่อสารแบบอนุกรมนี้นี้มี 2 แบบ ดังนี้

1. การสื่อสารข้อมูลแบบอะซิงโครนัส (Asynchronous Transmission) ในการสื่อสารแบบอะซิงโครนัส การส่งข้อมูลแต่ละตัวอักษรไม่มีกำหนดเวลาที่แน่นอน คือ แต่ละตัวอักษรห่างกันเท่าไรก็ได้หรือจะส่งติดต่อกันไปตลอดก็ได้ ดังนั้นเพื่อให้ผู้รับแยกออกได้ว่าข้อมูลแต่ละตัวเริ่มต้นเมื่อใด ในการส่งข้อมูลแต่ละตัวหรือแต่ละไบต์นั้นจะมีสัญญาณสำหรับตรวจสอบบิตแรกภายในตัวมันเอง โดยแต่ละไบต์จะถูกเพิ่มโดยบิตเริ่มต้น (Start Bit) นำหน้าไบต์นั้น และบิตสิ้นสุด (Stop Bit) ตามหลังไบต์นั้นซึ่งอาจจะมี การเพิ่มบิตพาริตี (Parity) ก่อนสิ้นสุดบิตก็ได้ ดังนั้นระยะเวลาระหว่างข้อมูลแต่ละไบต์ก็ไม่จำเป็นต้องแน่นอนเพราะอุปกรณ์รับจะตรวจสอบทีละไบต์เท่านั้น โดยขณะไม่มีการส่งข้อมูลสทาลอจิก (logic) จะเป็น “1” อุปกรณ์รับจะคอยตรวจสอบการเปลี่ยนลอจิกจาก “1” เป็น “0” เมื่อกำหนดให้บิตเริ่มต้นมีลอจิกเป็น “0” ซึ่งหมายถึงบิตที่ตามมาเป็นบิตแรกของไบต์นั้น รูปแบบของการจัดเรียงบิตในการสื่อสารแบบอะซิงโครนัสแสดงในรูปที่ 2.2 (a)

2. การสื่อสารข้อมูลแบบซิงโครนัส (Synchronous Transmission) การสื่อสารข้อมูลแบบซิงโครนัส หมายถึง การสื่อสารแบบอนุกรมที่มีการกำหนดจำนวนของอักขระที่จะส่งในแต่ละครั้งเป็นจำนวนที่แน่นอนเรียกว่า เฟรมข้อมูล (Data Frame) การส่งข้อมูลแบบนี้จะต้องมีการส่งสัญญาณนาฬิกา (Clock) ไปพร้อม ๆ กับสัญญาณข้อมูล ในการส่งข้อมูลระยะสั้น ๆ สัญญาณนาฬิกาซึ่งใช้เป็นสัญญาณซิงค์อาจจะส่งแยกไปในสายส่งข้อมูลก็ได้ แต่ถ้าเป็นการส่งข้อมูลระยะไกล ๆ แล้ว สัญญาณนาฬิกาจะถูกเข้ารหัสส่งรวมไปกับสัญญาณข้อมูลในสายส่งเดียวกัน การส่งแบบซิงโครนัสข้อมูลจะเรียงติดกันไปโดยไม่มี บิตเริ่มต้นและบิตของข้อมูลบิตใด ๆ (ในแต่ละบิตจะประกอบด้วยข้อมูลหลายชุด) จะแสดงจุดเริ่มต้นและจุดสิ้นสุดของข้อมูลเท่านั้น เพราะฉะนั้นถ้ามีการส่งข้อมูลแบบซิงโครนัสเราจะเพิ่ม Framing Bits รวมเข้าไปในแต่ละคาแรคเตอร์ (Characters) และถ้าเป็นการส่งข้อมูลแบบซิงโครนัส เราจะเพิ่ม Framing Characters เข้ารวมในแต่ละบิตข้อมูลซึ่งแสดงในรูปที่ 2.2 (b)



(a)



(b)

รูปที่ 2.2 การสื่อสารข้อมูลแบบอนุกรม

(a) การส่งข้อมูลอนุกรมแบบอะซิงโครนัส (b) การส่งข้อมูลอนุกรมแบบซิงโครนัส

เปรียบเทียบระหว่างการสื่อสารข้อมูลแบบอนุกรมกับการสื่อสารข้อมูลแบบขนาน

1. ระยะทาง การสื่อสารข้อมูลแบบขนาน ปกติจะน้อยกว่า 100 ฟุต ส่วนในการสื่อสารแบบอนุกรมมากกว่า 100 ฟุต
2. ความเร็ว การสื่อสารข้อมูลแบบขนานจะมีอัตราความเร็วสูงมากในระยะทางที่ไม่ไกลมากนัก ส่วนในการสื่อสารแบบอนุกรมจะมีอัตราความเร็วของข้อมูลอยู่ในช่วง 0-2 ล้านบิตต่อวินาที
3. ระดับของสัญญาณ การสื่อสารแบบขนาน การอินเตอร์เฟส (Interface) จะใช้ระดับของสัญญาณที่ใช้กับอุปกรณ์ TTL คือสัญญาณลอจิก 1 และ 0 จะแทนด้วยระดับแรงดัน +5 โวลต์ และ 0 โวลต์ ตามลำดับ ส่วนการสื่อสารแบบอนุกรมจะใช้มาตรฐาน EIA-RS232C คือมีระดับสัญญาณไฟฟ้าขนาด ± 12 โวลต์ หรืออาจจะใช้มาตรฐาน 20 mA Current Loop
4. ความผิดเพี้ยนของสัญญาณ การสื่อสารข้อมูลแบบขนานถ้ามีระยะทางไกล ๆ จะข้อมูลผิดเพี้ยนได้ง่าย ส่วนการสื่อสารข้อมูลแบบอนุกรมการผิดเพี้ยนของข้อมูลจะมีน้อยกว่า
5. ค่าใช้จ่าย การสื่อสารข้อมูลแบบขนานถ้าส่งในระยะทางไกล ๆ จะสิ้นเปลืองค่าใช้จ่ายมาก ส่วนการสื่อสารแบบอนุกรมจะสิ้นเปลืองน้อยกว่า แม้ว่าจะใช้อุปกรณ์เปลี่ยนสัญญาณจากข้อมูลแบบขนานไปเป็นอนุกรม และจากข้อมูลแบบอนุกรมไปเป็นขนานในการสื่อสารข้อมูล เพราะใช้จำนวนสายน้อยกว่าจึงทำให้มีราคาลงทุนต่ำกว่า

2.2 รูปแบบข้อมูลในคอมพิวเตอร์

การที่จะทำความเข้าใจการส่งผ่านข้อมูล สิ่งแรกคือต้องทำความเข้าใจกับวิธีที่ข้อมูลถูกเก็บไว้ภายในคอมพิวเตอร์ก่อน

2.2.1 บิตและไบต์

ในเลขฐานสิบ มีตัวเลขอยู่สิบตัวคือ 0 ถึง 9 การเพิ่มศูนย์หนึ่งตัวเข้าทางซ้ายเป็นการคูณจำนวนด้วยสิบ ในเลขฐานสิบมีตัวเลขเพียงสองตัว คือ 0 กับ 1 การเพิ่มศูนย์เข้าทางซ้ายจำนวนเป็นการคูณจำนวนด้วยสอง

ตัวเลขศูนย์หรือแต่ละตัวในเลขฐานสองเรียกว่า บิต 8 บิต จะเป็น 1 ไบต์ ผลที่ตามมาคือ ค่าของหนึ่งไบต์จึงเป็นไปได้ตั้งแต่ 00000000 ถึง 00000000 หรือ 0 ถึง 255 ในฐานสิบ

บิตที่อยู่ทางขวาสุดของไบต์เรียกว่า บิตศูนย์ บิตที่อยู่ทางซ้ายสุดเรียกว่า บิตเจ็ด บิตศูนย์ เรียกว่าบิตที่มีนัยสำคัญน้อยที่สุด (least significant bit) และบิตเจ็ด เรียกว่า บิตที่มีนัยสำคัญสูงสุด (most significant bit)

ตารางที่ 2.1 จำนวน 35 ในฐานสอง

หมายเลขบิต	7	6	5	4	3	2	1	0
ค่าถ้าถูกเซต	128	64	32	16	8	4	2	1
การเซต	0	0	1	0	0	0	1	1
ค่าตามที่เซต	0	0	1	0	0	0	2	1

คอมพิวเตอร์เกือบทั้งหมดทำงานในระบบเลขฐานสอง เพราะว่ามันเป็นการง่ายที่จะแปลงรหัส 0 และ 1 เป็นแรงดันไฟฟ้าบวกและลบ ในคอมพิวเตอร์ส่วนใหญ่หน่วยที่เล็กที่สุดของหน่วยความจำอ้างอิงถึงโดยการอ้างแอดเดรส (Address) คือไบต์ ดังนั้นเมื่อข้อมูลถูกเก็บและจัดการในคอมพิวเตอร์ตามปกติจึงถูกแปลให้เป็นไบต์ที่เรียงลำดับกัน

2.2.2 การเข้ารหัสข้อความ

เมื่อข้อความ (อักขระเครื่องหมายวรรคตอนและอื่น ๆ) ถูกเก็บในคอมพิวเตอร์ แต่ละตัวอักษรที่แตกต่างกันจะถูกแทนที่ด้วยจำนวนที่ต่างกันจำนวนเหล่านี้โดยปกติมีค่า 0 ถึง 127 หรือ จาก 0 ถึง 255 เนื่องจากไบต์หนึ่งสามารถมีค่าจาก 0 ถึง 255 มันจึงเป็นธรรมชาติที่จะให้หนึ่งไบต์แทนตัวอักษรหรือเครื่องหมายวรรคตอนแต่ละตัวในข้อมูลที่เป็นข้อความ มีสองวิธีที่ต่างกันสำหรับการจับคู่ตัวอักษรกับจำนวนคือ EBCDIC ซึ่งถูกใช้ในคอมพิวเตอร์ชนิดอื่นของ IBM ยกเว้น IBM PC และ ASCII ซึ่งถูกใช้ในคอมพิวเตอร์ส่วนใหญ่เราจะเกี่ยวข้องกับ ASCII เท่านั้น

ตาราง ASCII อย่างเป็นทางการให้จำนวนระหว่าง 32 ถึง 126 แทนตัวเลข ตัวอักษร เครื่องหมายวรรคตอน และสัญลักษณ์ที่ใช้กันทั่วไปอื่น ๆ จำนวนจาก 0 ถึง 31 และ 127 มีความหมายพิเศษและตัวอักษรที่ไม่สามารถแสดงผลอื่น ๆ ได้

ตัวอย่างเช่น ตัว A ถูกเก็บเป็นเลขฐานสิบ 65 ในฐานสองคือ 0100001 คอมพิวเตอร์ถูกเก็บในเลขฐานสิบ 44 ซึ่งเป็น 00101100 ในฐานสอง

เนื่องจากจำนวน 127 ในฐานะสองใช้เพียงเจ็ดบิต ตัวอักษรทั้งหมดถูกแทนด้วย 0 ถึง 127 สามารถถูกเก็บในหนึ่งไบต์ โดยจะเหลืออีกหนึ่งบิตเนื่องจากเราให้ชื่อบิตในไบต์หนึ่งตั้งแต่ศูนย์ถึงเจ็ดจะเห็นได้ว่าทั้ง ASCII ใช้เพียงบิตศูนย์ถึงหกบิตเจ็ดถูกสำรองไว้

คอมพิวเตอร์หลายชนิดใช้เต็มทั้งแปดบิตสำหรับการเข้ารหัสที่แตกต่างกัน 256 ตัว 128 ตัวแรกเป็นไปตาม ASCII และส่วนที่เหลือถูกใช้สำหรับอักขระต่างชาติสัญลักษณ์ทางคณิตศาสตร์ อักขระ กราฟฟิก (Graphic) และอื่น ๆ ตามแต่การออกแบบ โชคไม่ดีที่ไม่มีมาตรฐานสำหรับอักขระเพิ่มเติม (Extended Character) เหล่านี้ซึ่งมักมีความหมายแตกต่างกันบนคอมพิวเตอร์คนละชนิด

2.2.3 รหัส ASCII ชนิดพิเศษ

รหัส 32 ตัวแรกในตาราง ASCII มีความหมายพิเศษ ดังในตารางที่ 2.2 มีหลายตัวได้รับการออกแบบเพื่อวัตถุประสงค์ทางการสื่อสาร โดยเฉพาะ

ตารางที่ 2.2 รหัส ASCII ชนิดพิเศษ

รหัส	อักขระ	ความหมาย
0	NULL	วิธีหนึ่งที่จะทำให้เกิดการหน่วงเวลาอย่างจงใจ ในอดีตมันมีความจำเป็นที่จะส่ง null หลังจาก Carriage return เพื่อให้เครื่องพิมพ์ปัดแคว้ไปทางซ้ายสุดของกระดาษ ปัจจุบันเครื่องพิมพ์ทำงานได้เร็วขึ้น null จึงถูกใช้สำหรับจุดประสงค์อื่นหลายอย่าง
1	SOH	Start of heading แสดงว่าข้อความที่ตามมาเป็นส่วนหนึ่งของหัวข้อ
2	STX	Start of text แสดงว่าข้อความที่ตามมาเป็นส่วนหนึ่งของหัวข้อ
3	ETX	End of text แสดงจุดสิ้นสุดของข้อความ
4	EOT	End of transmission แสดงการสิ้นสุดของการส่ง
5	ENQ	Enquiry โดยปกติถูกใช้เป็นส่วนของซอฟต์แวร์แฮนด์เช็กกิ้งในการขอให้คอมพิวเตอร์ฝ่ายรับต้อนรับการใช้ข่าวสาร
6	ACK	Acknowledge การตอบรับการได้รับข่าวสาร
7	SO	Shift out กำหนดจุดเริ่มต้นของรหัสควบคุมพิเศษบ่อยครั้งที่ใช้ ESC แทน
8	BAL	ส่งเสียงออกทางเทอร์มินัล
9	BS	Backspace แเบ้คสเปซ
10	HT	Horizontal tab แท็บในแนวตั้ง
11	LF	Line feed ทำให้ขึ้นบรรทัดใหม่ในตำแหน่งเดิม
12	VT	Vertical tab แท็บในแนวตั้ง
13	FF	Form feed เลื่อนหน้ากระดาษไปหนึ่งหน้า
14	CR	Carriage return เลื่อนไปที่ต้นบรรทัด บางครั้งทำให้เกิด Line feed ด้วยเช่นกัน
15	SI	Switch in กำหนดจุดสิ้นสุดของรหัสควบคุมที่เริ่มต้นโดย SO
16	DLE	Data link escape เหมือนกับ Ese
17	DC ₁	Device control 1 รหัสที่สำรองไว้ บางครั้งใช้ในซอฟต์แวร์แฮนด์เช็กกิ้ง
18	DC ₂	Device control 2 รหัสที่สำรองไว้ บางครั้งใช้ในซอฟต์แวร์แฮนด์เช็กกิ้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

19	DC ₃	Device control 3 รหัสที่สำรองไว้ บางครั้งใช้ในซอฟต์แวร์แฮนด์เช็กกิ้ง
20	DC ₄	Device control 4 รหัสที่สำรองไว้ บางครั้งใช้ในซอฟต์แวร์แฮนด์เช็กกิ้ง
21	NAK	Negative acknowledgement บ่งชี้ว่าข้อมูลที่ส่งนั้นไม่ได้ถูกรับอย่างถูกต้องตัวอย่าง เช่น พบความผิดพลาดทางพาริตี
22	SYN	Synchronous idle เหมือนกับ NULL แต่ใช้ในการสื่อสารแบบซิงโครนัส เพื่อดูแลให้อุปกรณ์สองตัวซิงโครไนซ์กันระหว่างการส่ง
23	ETB	End of transmission block ถูกใช้ในที่ซึ่งการส่งข้อมูลแบ่งเป็นบล็อก เพื่อวัตถุประสงค์ในการตรวจสอบข้อผิดพลาด
24	CAN	Cancel บ่งชี้ว่าข้อมูลที่ส่งไปควรถูกทิ้งไป
25	EM	End of medium บ่งชี้ว่ามาถึงปลายทางของเทปกระดาษ
26	SUB	Substitute แก้ไขตัวอักษรที่ถูกส่งมาผิดพลาด ถูกใช้เพื่อบ่งชี้จุดสิ้นสุดของการส่งด้วยเช่นกัน
27	Esc	Escape บ่งชี้จุดเริ่มต้นของอักษรที่ติดตามว่ามีความหมายพิเศษ
28	FS	File separator ใช้เพื่อกำหนดขอบเขตระหว่างส่วนของข้อความ
29	GS	Group separator ใช้เพื่อกำหนดขอบเขตระหว่างส่วนของข้อความ
30	RS	Record separator ใช้เพื่อกำหนดขอบเขตระหว่างส่วนของข้อความ
31	US	Unit separator ใช้เพื่อกำหนดขอบเขตระหว่างส่วนของข้อความ
32	DEL	บ่งชี้ว่าตัวอักษรที่มาก่อนมันควรถูกลบ

รหัส 1 ถึง 26 ถูกอ้างถึงเป็น Ctrl-A ถึง Ctrl-Z ด้วยเช่นกันและพวกมันสามารถถูกสร้างด้วยแป้นพิมพ์ของคอมพิวเตอร์ โดยการกดปุ่ม Ctrl ค้างไว้ และกดปุ่มตัวอักษรที่เหมาะสมพร้อมกัน (ดังนั้น 1=Ctrl-A, 2=Ctrl-B เป็นต้น) บางรหัสสามารถถูกป้อนเข้าโดยการกดปุ่มเฉพาะ

2.2.4 การจัดเฟรมข้อมูล

ในกรณีการสื่อสารแบบอะซิงโครนัสบิตที่เป็นตัวแทนของไบนารี ซึ่งเรียกว่า บิตข้อมูล (Data bit) จำนวนของบิตที่แทนหนึ่งตัวอักษรแปรผันไปตามโปรโตคอลสื่อสารที่ใช้จำนวนที่หมายถึง จำนวนของบิตข้อมูล หรือความยาวเวิร์ด (Word length) โดยปกติจะเป็นเจ็ดหรือแปดบิต แต่ละตัวอักษรจะถูกส่งออกไปเป็นกลุ่มที่ประกอบด้วยบิตเริ่มต้น ตัวอักษร (บิตข้อมูล) บิตพาริตีซึ่งสามารถเลือกได้ และบิตจบ หรือสองบิต เพื่อความชัดเจน เราจะเรียกกลุ่มของตัวอักษรและบิตเหล่านี้ว่า เฟรม (Frame) เพื่อหลีกเลี่ยงความสับสนกับคำว่าตัวอักษรที่บางครั้งอ้างถึงบิตข้อมูล และบางครั้งอ้างถึงกลุ่มพร้อมด้วยบิตเริ่มต้น บิตจบ และบิตพาริตี ตัวอย่างของเฟรมที่ถูกส่ง

2.2.5 บิตเริ่มต้น (Start Bit)

บิตเริ่มต้นถูกใส่เพิ่มที่จุดเริ่มต้นของเฟรมเสมอเพื่อเตือนอุปกรณ์ของฝ่ายรับว่าข้อมูลกำลังมาถึง และเพื่อเข้าจังหวะกลไกที่แยกแต่ละบิต บิตเริ่มต้นคือ สเปซ (Space) หรือ ไบนารี 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการเชื่อมต่อโดยตรง สเปซ หรือ 0 ถูกส่งเป็นแรงดันไฟฟ้าบวก แรงดันไฟฟ้าระหว่างเฟรมจะเป็นตัวลบ ดังนั้นที่จุดเริ่มต้นของแต่ละเฟรมจะเป็นลบ ดังนั้นที่จุดเริ่มต้นของแต่ละเฟรม แรงดันไฟฟ้าจะเปลี่ยนจากลบเป็นบวก

2.2.6 บิตข้อมูล (Data Bit)

มาตรฐานหรือโปรโตคอล (Protocol) การสื่อสารแบบอนุกรม ทำให้เกิดการส่งตัวอักษรที่ยาวต่างกัน เมื่อซอฟต์แวร์สื่อสารให้คุณเลือกความยาวเวิร์ด มันกำลังถามว่าคุณต้องการส่งตัวอักษรเจ็ดบิตหรือแปดบิต (บางครั้งความยาวอื่นที่ถูกใช้แต่แทบไม่ค่อยมี) ถ้ามีข้อมูลทั้งหมดถูกส่งในรูปแบบ ASCII เวิร์ดขนาดเจ็ดบิตก็เพียงพอ จำไว้ว่าตาราง ASCII กำหนดจำนวนจาก 0 ถึง 127 ซึ่งทั้งหมดสามารถแทนได้ด้วยเจ็ดบิต

ถ้าข้อมูลที่ถูกส่งไปไม่ใช่ ASCII (เช่นข้อความที่ใช้ชุดอักขระเพิ่มเติมหรือข้อมูลไบนารี) ทั้งแปดบิตของแต่ละไบต์จึงมีความจำเป็น คุณไม่สามารถใช้โปรโตคอลเจ็ดบิตได้ ถ้าข้อมูลไม่ถูกแปลงเป็นรูปแบบเจ็ดบิตเสียก่อน

2.2.7 บิตพาริตี (Parity Bit)

การตรวจสอบพาริตีเป็นวิธีหนึ่งในการทดสอบว่าข้อมูลที่ได้ถูกรับไปอย่างถูกต้องหรือไม่ อุปกรณ์ฝ่ายส่งจะเพิ่มบิตพาริตีอีกบิตหนึ่ง เป็นค่า 0 หรือ 1 ซึ่งขึ้นอยู่กับบิตข้อมูล อุปกรณ์ฝ่ายรับจะตรวจสอบว่าบิตพาริตีมีความสัมพันธ์ที่ถูกต้องกับบิตอื่นหรือไม่ ถ้าไม่แสดงว่าบางสิ่งต้องผิดพลาดในระหว่างการส่งพาริตีสามารถคำนวณได้จากวิธีต่อไปนี้

พาริตีคู่ (Even Parity) หมายความว่า จำนวนของบิตข้อมูลที่เป็น 1 และค่าของบิตพาริตีรวมกันเป็นจำนวนคู่ เช่น ตัว A ในฐานสอง คือ 01000001 เมื่อจำนวนนับของบิตที่เป็น 1 จะได้ 2 ซึ่งเป็นเลขคู่ ดังนั้นสำหรับตัวอักษร A บิตพาริตีควรถูกเซตเป็น 1 เพื่อให้จำนวนของบิตที่เป็น 1 ทั้งหมดเป็น 3 ซึ่งเป็นจำนวนคี่

ไม่มีพาริตี (Null Parity) หมายถึง ไม่มีบิตพาริตี

สเปซ (Space) บางครั้งเรียกว่า บิตทริมมิง (Bit Trimming) คือ บิตพาริตีที่เป็น 0 เสมอ มีประโยชน์ในการตรวจสอบข้อผิดพลาด พาริตีแบบนี้สามารถใช้เพื่อส่งอักขระเจ็ดบิตให้กับอุปกรณ์ที่ต้องการตัวอักษรแปดบิต ได้เช่นกัน อุปกรณ์ฝ่ายรับจะถือว่าบิตพาริตีเป็นบิตสุดท้ายของข้อมูล

มาร์ค (Mark) บางครั้งเรียกว่า บิตฟอร์ซซิง (Bit Forcing) ทำงานเหมือนกับพาริตีแบบสเปซยกเว้นแต่ละพาริตี จะเป็น 1 เสมอ เนื่องจาก 1 ในตำแหน่งนั้นสามารถที่จะถูกตีความรวมเข้ากับค่าของจำนวนได้ อุปกรณ์ หรือคอมพิวเตอร์ฝ่ายรับต้องถูกโปรแกรมไม่ให้สนใจมัน

2.2.8 บิตสิ้นสุด (Stop Bit)

ที่ท้ายของแต่ละเฟรมบิตจะถูกส่งออกมา บิตจบมีทั้งแบบหนึ่งบิต หนึ่งบิตครึ่งหรือสองบิตอย่างน้อยต้องมีหนึ่งบิตเสมอ เพื่อประกันว่ามีแรงดันไฟฟ้าลบบ้างหนึ่งเป็นช่วงเวลาหนึ่งก่อนที่เฟรมต่อไปจะมาถึง เพื่อที่สามารถแยกแยะเฟรมถัดไปได้จากบิตเริ่มต้นที่เป็นกระบวนการของมัน บิตจบมากกว่าหนึ่งบิตโดยทั่วไปจะใช้เมื่ออุปกรณ์ฝ่ายรับต้องการเวลาเพิ่มขึ้นก่อนที่มันจะสามารถจัดการกับตัวอักษรที่เข้ามาตัวถัดไปได้

หนึ่งบิตครึ่ง หมายความว่า ความยาวของบิตนั้นมากกว่าปกติ บิตจบบังคับให้มีช่องว่างอย่างน้อย ระหว่างเฟรมพวกมันถูกส่งเป็นไบนารีหนึ่งซึ่งในการเชื่อมต่อโดยตรงจะเป็นแรงดันไฟฟ้าลบ

บิตจบสองบิตมักจะถูกใช้ที่อัตราบอด 10 ซึ่งเป็นอัตราการส่งข้อมูลต่ำสุดที่ใช้กันทั่วไปเพื่อให้สอดคล้องกับความต้องการของเครื่องโทรพิมพ์รุ่นเก่าซึ่งใช้อัตราบอดต่ำ และต้องการเวลาพิเศษเพื่อประมวลตัวอักษร

2.2.9 อัตราการส่งข้อมูล (Baud Rate)

อัตราการส่งข้อมูล แสดงจำนวนของสัญญาณแต่ละหน่วยในหนึ่งหน่วยวินาทีที่ถูกตั้งชื่อตาม “Baudot” ซึ่งเป็นผู้บุกเบิกการสื่อสารชาวฝรั่งเศส ในการส่งแบบไบนารีมันเป็นสิ่งเดียวกับ บิตต่อวินาที (bps) หรือจำนวนของเลขฐานสองที่ถูกส่งในหนึ่งวินาที

ในการเชื่อม RS-232 โดยตรง สัญญาณจะเป็นหนึ่งในสองสถานะในเวลาขณะใดขณะหนึ่ง อัตราบอด และ bps จึงเท่ากัน เมื่อสัญญาณหนึ่งถูกส่งผ่านระหว่างโมเด็ม มันสามารถเป็นหนึ่งในหลายสถานะ ความยาวของสัญญาณอาจจะเป็น 1/600 วินาที (600 บอด) แต่เนื่องจากมากกว่าสองบิตของข้อมูลสามารถถูกส่งไปพร้อมกัน การเปลี่ยนแปลงแต่ละสถานะ อัตราบิตต่อวินาทีจะสูงกว่าอัตราบอด

มีจุดน่าสังเกตคืออัตราบอด และ bps อ้างถึงอัตราที่บิตภายในหนึ่งเฟรมถูกส่ง ช่องว่างระหว่างเฟรม อาจมีความยาวแปรเปลี่ยนได้ เช่น จากการพิมพ์ตัวอักษรด้วยอัตราแตกต่างกันดังนั้นทั้ง อัตราการส่งข้อมูล และ bps จึงไม่ได้ หมายถึง อัตราที่ข้อมูลถูกส่งไปจริง ๆ อัตราบิตต่อวินาทีโดยทั่วไปอยู่ในอนุกรม 110,150,300,600,1200,2400,4800,9600, และ 19200 เมื่ออุปกรณ์สองตัวสื่อสารซึ่งกันและกัน พวกมันต้องตกลงในเรื่องอัตราบอดความยาวเวิร์ด จำนวนบิตจบ และพาริตี ถ้าพบที่ไม่ได้รับอะไรเลย ความผิดพลาดอาจอยู่ที่การเชื่อมต่อทางกายภาพ เช่น ข้อมูลกำลังถูกส่งบนสายเส้น สายขาด หรือไม่ได้รับสัญญาณแฮนด์เช็กกิ้ง (Handshaking) ที่ถูกต้อง ถ้าได้รับขยะความผิดพลาดอาจอยู่ในหัวข้อที่กล่าวต่อไป

ถ้าอุปกรณ์สองตัวถูกตั้ง อัตราการส่งข้อมูล ต่างกัน อุปกรณ์ฝ่ายรับอาจพยายามที่จะแปลข้อมูล (ถ้ามันไม่ได้ถูกโปรแกรมให้รายงานข้อผิดพลาดทางพาริตี และทางเฟรม) โดยปกติคุณ จะเห็นว่าจำนวนข้อมูลที่ได้รับแตกต่างจากที่ถูกส่งมา

2.2.10 บัฟเฟอร์ (Buffer)

บัฟเฟอร์ข้อมูล คือ พื้นที่ของหน่วยความจำซึ่งตัวอักษรที่รับเข้ามาได้ หรือตัวอักษรที่ถูกส่งจะถูกเก็บพักไว้ชั่วคราว การใช้บัฟเฟอร์จะลดจำนวนของสัญญาณแฮนด์เช็กกิ้ง ที่ต้องถูกส่งเนื่องจากข้อมูลสามารถส่งเป็นบล็อกขนาดใหญ่แทนที่จะส่งทีละตัวอักษร

2.2.11 บัฟเฟอร์ข้อมูลเข้า (Input Buffer)

บัฟเฟอร์ข้อมูลเข้า จะถูกใช้เมื่ออุปกรณ์ฝ่ายรับกำลังรับตัวอักษรเร็วกว่าที่มันสามารถประมวลผลได้ ตัวอย่างเช่น เครื่องพิมพ์อาจกำลังรับตัวอักษรที่ 1200 บอด แต่พิมพ์ออกไปที่ 300 บอด แทนที่เครื่องพิมพ์จะส่งให้คอมพิวเตอร์ฝ่ายส่งหยุดส่งหลังจากการส่งตัวอักษรแต่ละตัวจนกว่ามันจะถูกพิมพ์ นักออกแบบเครื่องพิมพ์มักจะกันพื้นที่หน่วยความจำภายในเครื่องพิมพ์ เพื่อใช้เก็บพักตัวอักษรที่เข้ามาได้จำนวนหนึ่ง พื้นที่ของหน่วยความจำนี้เรียกว่าบัฟเฟอร์ ข้อมูลบัฟเฟอร์นี้เปรียบได้กับน้ำซึ่งมีน้ำไหลเข้าทางด้านบนและในขณะที่เดียวกันก็ไหลออกทางด้านล่างสัญญาณหยุดจะถูกส่งเมื่อบัฟเฟอร์เกือบจะเต็ม สัญญาณเริ่มต้น

ใหม่ถูกส่งเมื่อบัฟเฟอร์เกือบจะว่าง ถ้าเครื่องพิมพ์รอจนกระทั่งบัฟเฟอร์เต็มก่อนที่จะบอกให้หยุดส่ง และบอกให้เริ่มส่งในทันทีที่มีที่ว่าง การทำบัฟเฟอร์จะประสบความสำเร็จในเวลาสั้นกว่าในทันทีที่บัฟเฟอร์เต็มก่อนบอกให้หยุดส่ง และบอกให้เริ่มส่งในทันทีที่บัฟเฟอร์เต็มเป็นครั้งแรก เพราะว่าหลังจากนั้นมันจะบอกให้หยุดส่งทุกตัวอักษรที่ได้รับ และให้ส่งใหม่ทุกครั้งที่มีประมวลผล เหมือนกับตอนไม่มีบัฟเฟอร์

อีกเหตุผลหนึ่งสำหรับการตั้งสัญญาณหยุดส่งก่อนที่บัฟเฟอร์จะเต็มคือ เพื่อหลีกเลี่ยงการสูญหายของตัวอักษรที่อาจได้รับมาพร้อมกับที่สัญญาณหยุดถูกส่ง

ถ้าใช้ฮาร์ดแวร์แฮนด์เชคกิ้ง (Hardware Handshaking) สัญญาณหยุดมักจะทำให้อุปกรณ์ฝ่ายส่งหยุดการส่งทันที อย่างไรก็ตามการใช้ฮาร์ดแวร์แฮนด์เชคกิ้งจะมีเวลาหน่วงค่าหนึ่งก่อนที่คำสั่งหยุดจะมีผล เพราะว่าคำสั่งหยุดต้องถูกนำไปประมวลผลโดยเครื่องฝ่ายส่งก่อน และในระหว่างนั้นตัวอักษรสามารถถูกส่งออกไปได้

2.2.12 บัฟเฟอร์ข้อมูลออก (Output Buffer)

บัฟเฟอร์ข้อมูลขาออก เป็นพื้นที่ซึ่งข้อมูลถูกเก็บไว้ก่อนที่จะถูกส่งออกไปซึ่งช่วยลดความไม่สะดวกของพนักงาน เช่น สมมติว่าคุณกำลังพิมพ์ที่เป็นพิมพ์ และตัวอักษรที่พิมพ์จะถูกส่งไปยังเครื่องพิมพ์หรืออุปกรณ์อื่น โดยตรง เมื่อเครื่องพิมพ์ได้รับข้อมูลทั้งหมดที่มันสามารถจัดการได้แล้ว ส่งสัญญาณจนกระทั่งเอาที่พูดบัฟเฟอร์เต็ม ในทางปฏิบัติคอมพิวเตอร์ส่วนใหญ่มีบัฟเฟอร์ข้อมูลเข้าของแป้นพิมพ์ด้วย สำหรับเก็บตัวอักษรที่ถูกพิมพ์โปรแกรมจะรับค่าอินพุตของมันจากบัฟเฟอร์ของแป้นพิมพ์อีกที

2.2.13 อินไลน์บัฟเฟอร์ (In-Line Buffer)

เป็นอุปกรณ์ที่อยู่ระหว่างคอมพิวเตอร์ และมีบัฟเฟอร์ขนาดใหญ่ อินไลน์บัฟเฟอร์เหล่านี้รับตัวอักษรจากคอมพิวเตอร์ และส่งพวกมัน ไปให้เครื่องพิมพ์อินไลน์บัฟเฟอร์รับข้อมูลได้เร็วกว่าเครื่องพิมพ์มาก และสามารถส่งข้อมูลไปที่เครื่องพิมพ์ด้วยอัตราบอดที่เหมาะสมจากมุมมองของเครื่องคอมพิวเตอร์ มันเพียงแต่ส่งข้อมูลไปที่เครื่องพิมพ์เร็วมากตัวหนึ่ง การทำงานเสร็จสมบูรณ์ในทันทีที่เอกสารถูกส่งไปที่บัฟเฟอร์ (สมมติว่าเอกสารใส่ลงในบัฟเฟอร์ได้ทั้งหมด) และสามารถทำงานต่อไปได้ในขณะที่เอกสารกำลังถูกพิมพ์อินไลน์บัฟเฟอร์ที่ซับซ้อนบางชนิดสามารถทำงานพิเศษ เช่น แปลงจากอนุกรมเป็นขนาดสลับเครื่องพิมพ์ พิมพ์เอกสารหลาย ๆ ชุด และเก็บข้อมูลที่รับจากโมเด็ม (Modem) เพื่อการประมวลผลด้วยคอมพิวเตอร์ต่อไป

2.3 ช่องทางการสื่อสาร (Communication Channeling)

รูปแบบในการสื่อสารข้อมูลมี 3 แบบ ที่สามารถใช้เป็นช่องทางการสื่อสารที่อยู่ระหว่างสองอุปกรณ์ที่เรียกว่า ซิมเพล็กซ์ (Simplex) ฮาร์ฟดูเพล็กซ์ (Half-Duplex) และฟูลดูเพล็กซ์ (Full-Duplex) ซึ่งอธิบายในส่วนย่อยดังนี้


2.3.1 ซิมเพล็กซ์

การสื่อสารแบบซิมเพล็กซ์ ที่เรียกกันว่า การสื่อสารทางเดียว การสื่อสารแบบซิมเพล็กซ์เป็นการทำงานในทิศทางเดียวเท่านั้น และก็ต้องการช่องทางการสื่อสาร พื้นฐานการสื่อสารแบบซิมเพล็กซ์ คือธุรกิจวิทยุกระจายเสียงทั่วไป ข้อมูลข่าวสารจะไหลไปในทิศทางเดียวจากผู้ประกาศไปยังผู้ฟัง ผู้ฟังจะไม่เอกลำนี้เป็นเอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถใช้เครื่องรับวิทยุเพื่อตอบสนองไปยังผู้ประกาศได้ และตัวอย่างการสื่อสารข้อมูลแบบซิมเพล็กซ์ คือ การอินเทอร์เน็ตเฟส ระหว่างคอมพิวเตอร์ และพรินเตอร์ (printer) ข้อมูลจะส่งจากคอมพิวเตอร์ไปยังพรินเตอร์เท่านั้น พรินเตอร์ไม่สามารถส่งข้อมูลกลับมายังคอมพิวเตอร์ได้

2.3.2 ฮาร์ฟดูเพล็กซ์

การสื่อสารแบบฮาร์ฟดูเพล็กซ์สามารถทำการรับส่งได้ในแต่ละทิศทาง แต่จะทำในทิศทางเดียวที่เวลานั้น มันสามารถทำการสื่อสารสองช่องทางสลับกัน การสื่อสารแบบฮาร์ฟดูเพล็กซ์ต้องการช่องทางที่สามารถทำการสวิตช์เพื่อเปลี่ยนทิศทาง ตัวอย่างของการสื่อสารแบบฮาร์ฟดูเพล็กซ์ คือระบบวิทยุสองทาง เช่น เมื่อคนหนึ่งส่งอีกคนก็ทำการรับ เมื่อต้องการเปลี่ยนทิศทางของการสื่อสาร คนที่ทำการส่งต้องสวิตช์ที่โหมครับ และคนซึ่งทำการรับก็ต้องสวิตช์ที่โหมคส่ง




รูปที่ 2.3 การสื่อสารข้อมูลแบบต่าง ๆ

(a)การสื่อสารแบบซิมเพล็กซ์ (b)การสื่อสารแบบฮาร์ฟดูเพล็กซ์ (c)การสื่อสารแบบฟูลดูเพล็กซ์

2.3.3 ฟูลดูเพล็กซ์

การสื่อสารแบบฟูลดูเพล็กซ์ จะทำได้ในสองทิศทางในเวลาเดียวกัน ฟูลดูเพล็กซ์ต้องการช่องทาง การสื่อสารสองช่องทางเพื่อทำพาข้อมูลข่าวสารในแต่ละทิศทาง การสื่อสารแบบฟูลดูเพล็กซ์เป็นพื้นฐานระหว่างคอมพิวเตอร์ รูปที่ 2.3 (c) แสดงถึงหลักการช่องทางการสื่อสารทั้งสองยอมให้แต่ละอุปกรณ์ปลายทาง (Terminal) สามารถส่ง และรับในเวลาเดียวกัน

2.4 ระบบการสื่อสารข้อมูล (Data Communication System)



รูปที่ 2.4 บล็อกไดอะแกรมของระบบการสื่อสารแบบจุดต่อจุด (Point To Point)

จากรูปที่ 2.4 เป็นบล็อกไดอะแกรมของระบบการสื่อสารแบบจุดต่อจุด หรือที่เรียกว่าระบบจุดต่อจุด เพราะเป็นการเชื่อมโยงเพียงสองอุปกรณ์ แต่ละอุปกรณ์ของระบบการสื่อสารเป็นส่วนประกอบของ อุปกรณ์รับส่งข้อมูล (DTE) และอุปกรณ์สื่อสารข้อมูล (DCE) และมีตัวกลางในการนำพาระหว่าง อุปกรณ์ทั้งสองในระบบสื่อสาร

อุปกรณ์รับส่งข้อมูล คือ มีลักษณะคล้ายอย่างมากกับคอมพิวเตอร์ที่เพิ่มวงจรในการแปลงข้อมูลแบบขนานที่ใช้ภายในคอมพิวเตอร์ และแบบข้อมูลแบบอนุกรมที่ต้องการด้วยตัวกลาง ฟังก์ชันของ อุปกรณ์รับส่งข้อมูล ได้เพิ่มข้อมูลการรับ และการส่งที่ความเร็วจริง และการแสดงการเช็คข้อผิดพลาดในการรับข้อมูล เพื่อให้แน่ใจว่าสื่อสารอย่างถูกต้อง ถ้าจำเป็นอุปกรณ์รับส่งข้อมูลก็จะแปลงข้อมูลแบบขนานเป็นแบบอนุกรมในขณะการส่ง และแบบอนุกรมเป็นแบบขนานในขณะการรับ

อุปกรณ์สื่อสารข้อมูล คือ การอินเตอร์เฟสระหว่างอุปกรณ์รับส่งข้อมูล และตัวกลางจะได้รับข้อมูลที่ส่งมาจากอุปกรณ์รับส่งข้อมูล และแปลงข้อมูลเหล่านั้นให้ตัวกลางสามารถรับได้ ถ้าตัวกลางเป็นสายโทรศัพท์มาตรฐานอุปกรณ์รับส่งข้อมูลจะมอดูเลต (Modulate) ข้อมูลดิจิทัลไปกับพาหะคลื่นไซน์ (sine wave) ที่สามารถส่งในระบบ โทรศัพท์ แบบอนาล็อก (analog) ได้ อุปกรณ์รับส่งข้อมูลก็ตอบรับการรับข้อมูลจากตัวกลาง และแปลงข้อมูลเหล่านั้นที่ตอบรับได้กับ อุปกรณ์รับส่งข้อมูล อุปกรณ์รับส่งข้อมูลสำหรับ ตัวอย่าง อุปกรณ์รับส่งข้อมูลจะดีมอดูเลต (Demodulate) สัญญาณอนาล็อกที่รับจากสายโทรศัพท์ที่สัญญาณดิจิทัลนั้นคืนมาและส่งผ่านไปยังอุปกรณ์รับส่งข้อมูล ตัวกลางการสื่อสารจะโอนถ่ายข้อมูลข่าวสารจากตัวส่งไปยังตัวรับ ตัวกลางอาจเป็นสายใยแก้วนำแสง คลื่นไมโครเวฟ หรือคู่สาย ตัวกลางที่ใช้ในการสื่อสารข้อมูลระยะไกลมากที่สุดคือสายโทรศัพท์มาตรฐาน

2.4.1 อุปกรณ์โมเด็ม (Modem)

โมเด็ม (MODEM : MOdulator-DEModulator) เป็นอุปกรณ์ที่ใช้เชื่อมต่อเครื่องคอมพิวเตอร์เข้ากับเครือข่ายโทรศัพท์ โดยที่อุปกรณ์โมเด็มจะทำหน้าที่แปลงระหว่างสัญญาณดิจิทัล กับสัญญาณเสียง (voice) ทั้งนี้เพื่อให้ข้อมูลสามารถที่จะเดินทางผ่านทางสายโทรศัพท์ได้ สำหรับโมเด็มเครื่องแรกของโลกนั้นถูกผลิตโดย Dale Heathering และ Dennie Hayes ซึ่งต่อมาได้ก่อตั้งในรูปแบบของบริษัทชื่อ Hayes Microcomputer Product โดยที่โมเด็มเครื่องแรกของโลกจะเป็นรุ่น 80-103 ที่สามารถส่งผ่านข้อมูลได้ด้วยความเร็ว 30 ตัวอักษรต่อวินาที แต่ในปัจจุบัน โมเด็มได้รับการพัฒนาเป็นอย่างมากจนสามารถส่งผ่านข้อมูลได้ถึงระดับความเร็ว 57,600 ตัวอักษรต่อวินาทีหรือมากกว่า ดังนั้นจึงได้รับการใช้งานอย่างแพร่หลาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการใช้ติดต่อกับศูนย์บริการ BBS (Bulletin Board System) หรือศูนย์บริการอินเทอร์เน็ต (Internet Service Provider) โดยในการต่ออุปกรณ์โมเด็มเข้ากับเครื่องคอมพิวเตอร์นั้นต้องต่อผ่านทางพอร์ตอนุกรม เช่น พอร์ต RS-232 เป็นต้น สำหรับคำจำกัดความต่าง ๆ ที่ใช้กับโมเด็มที่ควรรู้อย่างนี้

2.4.1.1 อัตราความเร็วในการส่งถ่ายข้อมูลของโมเด็ม (Baud Rate)

อัตราความเร็วในการส่งถ่ายข้อมูลของโมเด็มในอดีต โมเด็มจะมีอัตราความเร็วในการส่งถ่ายข้อมูล 1 บิตต่ออัตรา 1 Baud แต่ในปัจจุบันหลังจากที่โมเด็มได้รับการพัฒนาไปอย่างมาก อัตราความเร็วในการส่งถ่ายข้อมูล 1 บิต จะไม่เท่ากับอัตรา 1 Baud อีกต่อไป เช่น ตามมาตรฐาน V.22 bis นั้น อัตรา 1 Baud จะเท่ากับอัตราเร็วในการส่งถ่ายข้อมูล 38,400 บิตต่อวินาที เป็นต้น

2.4.1.2 อัตราการความเร็วในการส่งถ่ายจำนวนบิตของโมเด็ม (Bit Per Second)

อัตราการความเร็วในการส่งถ่ายจำนวนบิตของโมเด็ม ในปัจจุบัน โมเด็มในการส่งถ่ายจำนวนบิตมาตรฐานอยู่ที่ 9,600 bps และโมเด็มบางรุ่นที่ใช้ ROM ประเภทแฟลชรอม (Flash-ROM) จะสามารถมีความเร็วได้มากเท่าที่ความเร็วของพอร์ตอนุกรมจะรับได้ซึ่งอัตราความเร็วของโมเด็มจะสามารถอัปเกรด (Upgrade) ได้ตลอดเวลาด้วยซอฟต์แวร์ (Software) จากบริษัทผู้ผลิตโมเด็ม

2.4.1.3 ทฤษฎี (Through Put)

จำนวนของบิตที่สามารถส่งผ่านทางโมเด็มได้จริง ๆ ภายในช่วงเวลา 1 วินาที ในทางปฏิบัติถึงแม้ว่าโมเด็มจะมีความเร็วมากน้อยเพียงใดก็ตาม อัตราการส่งผ่านข้อมูลผ่านทางโมเด็มในแต่ละช่วงเวลาอาจจะมีความไม่เท่ากันตลอดก็ได้ทั้งนี้ก็ขึ้นกับปัญหาต่าง ๆ เช่น การเกิดสัญญาณรบกวนหรือความไม่พร้อมของโฮสต์ปลายทาง เป็นต้น ดังนั้นอัตราการส่งผ่านข้อมูลอาจจะต่ำกว่าความสามารถในการส่งผ่านข้อมูลของโมเด็มก็ได้

2.4.1.4 มาตรฐานโมเด็ม (Modem Standard)


ในปัจจุบันโมเด็มของแต่ละบริษัทก็จะมีมาตรฐานที่ไม่เหมือนกันสำหรับมาตรฐานที่ได้รับการยอมรับอย่างแพร่หลายในปัจจุบันดังต่อไปนี้

- Bell212a Modulation
- V.22 bis Modulation
- V.23 Modulation
- V.32 and V.32 bis Modulation
- V.42 Error Control
- V.42 bis Data Compression
- MNP Class 2,3,4, Error Control
- MNP Class 5 Data Compression

โมเด็มประกอบด้วย 5 ฟังก์ชันพื้นฐานคือ

1. ตอบรับการส่งข้อมูลดิจิทัลแบบอนุกรมที่อุปกรณ์ข้อมูลปลายทาง ส่งให้
2. มอดูเลตข้อมูล ไปกับพาหะแบบอนาล็อก และส่งข้อมูล ไปบนตัวกลางการสื่อสารแบบอนาล็อก เช่น สัญญาณวิทยุ หรือสายโทรศัพท์
3. คิ่อมอดูเลตพาหะแบบอนาล็อก โดยรับมาจากตัวกลางการสื่อสารแบบอนาล็อกเพื่อกู้เอาข้อมูลดิจิทัลกลับคืนมา
4. ส่งข้อมูลแบบอนุกรมที่ผ่านการคิ่อมอดูเลตไปยังอุปกรณ์ข้อมูลปลายทาง
5. ในระบบซิงโครนัส อุปกรณ์สื่อสารข้อมูลจะส่งสัญญาณนาฬิกาไปยังอุปกรณ์ ข้อมูลปลายทาง

โมเด็มสามารถเป็นแบบ ซิมเพล็กซ์, ฮาล์ฟดูเพล็กซ์ หรือฟูลดูเพล็กซ์ ได้ โมเด็มแบบซิมเพล็กซ์จะนำไปใช้งาน เช่น โทรเลขบริการข่าว ซึ่งข้อมูลจากศูนย์กลางที่ห้องข่าวของหนังสือพิมพ์และวิทยุและสถานีโทรศัพท์บนวงจรสายโทรศัพท์ โมเด็มแบบซิมเพล็กซ์สามารถใช้แบนวิดธ์ของวงจรโทรศัพท์ได้เต็มที่ เพราะการสื่อสารแบบซิมเพล็กซ์ เป็นการสื่อสารแบบทิศทางเดียว โมเด็มแบบฮาล์ฟดูเพล็กซ์จะส่งได้ทิศทางเดียว ณ เวลานั้น โดยสามารถใช้แบนวิดธ์ของวงจรโทรศัพท์ได้เต็มที่ ข้อเสียของการสื่อสารแบบฮาล์ฟดูเพล็กซ์คือ แต่ละช่วงเวลาทิศทางการสื่อสารจะตรงกันข้ามกัน วงจร โทรศัพท์จะเป็นแบบหมุนรอบของวงจรใช้เวลาหลายร้อยมิลลิวินาที ซึ่งทำให้สิ้นเปลืองเวลาที่ใช้ในการสื่อสาร ข้อเสียอื่น ๆ ที่ใช้ในการสื่อสารแบบฮาล์ฟดูเพล็กซ์คือ อุปกรณ์ปลายทางที่รับไม่สามารถให้การป้อนกลับในกรณีเกิดการผิดพลาดต่าง ๆ ขึ้น โมเด็มแบบฟูลดูเพล็กซ์จะทำการส่ง และรับข้อมูล ณ ช่วงเวลาเดียวกัน และสามารถใช้งานการสื่อสารได้เต็มที่สำหรับการสื่อสารฟูลดูเพล็กซ์บนวงจรโทรศัพท์สองสายเป็นเทคโนโลยีหนึ่งของความต้องการของโมเด็มที่ใช้ความถี่พาหะความถี่หนึ่งเพื่อส่ง และความถี่พาหะที่แตกต่างกันอีกความถี่หนึ่งเพื่อรับความเร็วในการสื่อสารสูงสุดเป็นสัดส่วนกับแบนวิดธ์ ของวงจรสื่อสาร โมเด็มแบบฟูลดูเพล็กซ์ใช้แบนวิดธ์ครึ่งหนึ่งของวงจร โทรศัพท์สองสายสามารถนำพาข้อมูล ณ ความเร็วครึ่งหนึ่งเมื่อเปรียบเทียบกับวงจรแบบซิมเพล็กซ์ซึ่งสามารถใช้แบนวิดธ์ได้เต็มที่ อย่างไรก็ตามมาตรฐาน โมเด็มที่สร้างขึ้นภายหลังจะใช้แบนวิดธ์ของวงจร โทรศัพท์สองสายได้เต็มที่สำหรับการส่ง และการรับ




รูปที่ 2.5 การอินเตอร์เฟสระหว่างตัวอุปกรณ์กับสายโทรศัพท์

2.5 มาตรฐานการเชื่อมต่อ และระบบสัญญาณ

ในโลกของการสื่อสารข้อมูลมีการระบุถึงมาตรฐานต่าง ๆ มากมายที่ใช้ในการสื่อสารข้อมูล รวมไปถึงการเชื่อมต่อแต่ละชนิด ปัจจัยประการเดียวที่ก่อให้เกิดมาตรฐานในการเชื่อมต่อขึ้นมากมายก็คือ ความต้องการในการรับส่งข้อมูลผ่านจุดเชื่อมต่อ และช่องสื่อสาร โดยไม่ก่อให้เกิดความเสียหายหรือผิดพลาดต่อเนื้อหาของข้อมูลสำหรับจุดเชื่อมต่อที่มีความสำคัญมากที่สุดก็จะเป็นจุดเชื่อมต่อระหว่างอุปกรณ์ข้อมูลปลายทาง เช่น คอมพิวเตอร์หรืออุปกรณ์เทอร์มินอลกับอุปกรณ์ อุปกรณ์สื่อสารข้อมูลซึ่งก็ได้แก่ โมเด็ม มาตรฐานในการเชื่อมต่อชนิดต่าง ๆ ไม่ว่าจะเป็น RS-232, V.24, RS-422, RS-423, RS-449, X.21 หรือแม้กระทั่ง X.25 ก็ล้วนแล้วแต่เป็นมาตรฐานที่ช่วยทำให้การเชื่อมต่อระหว่างคอมพิวเตอร์, เทอร์มินอล, โมเด็ม หรือแม้กระทั่งเครือข่ายคอมพิวเตอร์เป็นไปโดยง่ายในโลกยุคปัจจุบันมาตรฐานการเชื่อมต่อที่ได้รับการยอมรับ ใช้งานอย่างกว้างขวางไม่ว่าจะเป็นในอุตสาหกรรมคอมพิวเตอร์หรือระบบเครือข่ายสื่อสารข้อมูลหลักหนีไม่พ้นมาตรฐาน RS-232 ซึ่งได้รับการกำหนดขึ้น โดยองค์กรอุตสาหกรรมอิเล็กทรอนิกส์ (EIA) บทความในส่วนที่เหลือทั้งหมดนี้จะเป็นการกล่าวถึงมาตรฐาน RS-232 ในด้านต่าง ๆ รวมถึงข้อจำกัดในการใช้งาน

สำหรับมาตรฐานการเชื่อมต่อ RS-232 ที่นิยมใช้งานกันอยู่ในปัจจุบันเป็นรุ่น C ซึ่งนิยมเรียกกันว่า RS-232C อย่างไรก็ตามในระยะหลังได้มีการออกข้อกำหนด RS-232 รุ่น D และ E ตามออกมา ซึ่งแต่ละรุ่นจะมีคุณสมบัติในการใช้งานเหมือนกันแต่จะเพิ่มขีดความสามารถพิเศษเข้าไป อย่างไรก็ตาม โดยทั่วไปมักนิยมใช้มาตรฐาน RS-232 หรือที่ตรงกับมาตรฐาน V.24 ของ ITU ในการกำหนด และระบุคุณลักษณะของมาตรฐาน ทั้ง 3 รุ่น ในส่วนของอุปกรณ์เชื่อมต่อซึ่งหลายคนเชื่อว่ามาตรฐาน RS-232 ได้ระบุถึงการใช้งานคอนเนกเตอร์ (Connector) แบบ DB-25 เพียงได้รับการเขียนขึ้นในมาตรฐาน RS-232D ซึ่งระบุถึงการใช้คอนเนกเตอร์ตัวเมียสำหรับอุปกรณ์ DCE โดยสามารถใช้งานได้กับสายนำสัญญาณที่ยาวไม่เกิน 50 ฟุต และมีความจุทางไฟฟ้า 2,500 พิโกฟารัด อย่างไรก็ตามในกรณีของเครื่องคอมพิวเตอร์โน้ตบุ๊ก (Note Book) และคอมพิวเตอร์ส่วนบุคคลที่ต้องการประหยัดเนื้อที่ของเครื่องมักนิยมกำหนดใช้คอนเนกเตอร์แบบ DB-9 เป็นพอร์ตเชื่อมต่อแบบอนุกรมแทน รูปที่ 2.6 แสดงรูปร่าง และการจัดวางขาสัญญาณตามมาตรฐาน RS-232D

นอกจากคุณสมบัติทางกลศาสตร์แล้ว มาตรฐาน RS-232 ยังระบุถึงข้อกำหนดทางไฟฟ้า และฟังก์ชัน (function) การทำงานต่าง ๆ ซึ่งถือเป็นหัวใจสำคัญของการนำไปใช้งานมีการระบุถึงระดับแรงดันไฟฟ้า และขนาดของกระแสที่เหมาะสมสำหรับแต่ละขา ซึ่งจะไม่ทำให้เกิดความเสียหายขึ้นเมื่อนำสัญญาณเกิดการลัดวงจรระหว่างกัน มาตรฐาน RS-232 ยังมีการระบุถึงขีดความสามารถในเรื่องของการรับสายอัตโนมัติโดยโมเด็ม และการสลับทิศทางสื่อสารข้อมูลในกรณีของการเชื่อมต่อแบบฮาร์ฟดูเพล็กซ์ อย่างไรก็ตาม ผู้ผลิตโมเด็มในระยะหลังได้ทำการเพิ่มคุณสมบัติพิเศษในเรื่องของการหมุนเลขหมายโทรศัพท์อัตโนมัติเข้าไป



รูปที่ 2.6 การจัดวางขาของพอร์ตเชื่อมต่อตามมาตรฐานแบบ RS-232

2.5.1 พอร์ตอนุกรม (Serial Port)

เนื่องจากในปัจจุบันมีการใช้งานตามมาตรฐานการเชื่อมต่อแบบ RS-232-C กันอย่างแพร่หลาย ดังนั้นจึงขอกล่าวรายละเอียดเฉพาะมาตรฐานการเชื่อมต่อแบบ RS-232-C เท่านั้น ซึ่งเป็นมาตรฐานที่ถูกกำหนดโดย EIA ซึ่งเป็นองค์กรอุตสาหกรรมอิเล็กทรอนิกส์ของอเมริกา โดยแบ่งการเชื่อมต่อออกเป็น 2 ลักษณะคือ DTE (Data Terminal Equipment) และ DCE (Data Communication Equipment) ซึ่งโดยปกติ DTE จะต้องต่อเข้ากับ DCE เสมอ เช่น การต่อเครื่องคอมพิวเตอร์ เข้ากับ โมเด็ม เป็นต้น

พอร์ตอนุกรม RS-232-C จะเป็นพอร์ตของเครื่องคอมพิวเตอร์ที่มีขาต่อทั้งประเภท 9 และ 25 ขา และเราเรียกว่าพอร์ต COM1 และ COM2 นั่นเอง ในความเป็นจริงพอร์ตอนุกรมไม่ได้ถูกควบคุมโดยตรงจากหน่วยประมวลผลกลาง (CPU) บนเมนบอร์ดแต่การสื่อสารทั้งหมดจะถูกจัดการ โดยชิปควบคุมการอินเทอร์เฟซผ่านพอร์ตอนุกรม (Universal Asynchronous Receiver/Transmitter : UART) ซึ่งในปัจจุบันเบอร์ที่ใช้กันมากที่สุดก็คือเบอร์ 16550C ซึ่งเป็นเวอร์ชัน (version) ที่ได้รับการแก้ไขข้อผิดพลาดแล้วซึ่ง ชิปควบคุมการอินเทอร์เฟซผ่านพอร์ตอนุกรมนี้จะทำหน้าที่ในการรับ และส่งข้อมูลดังต่อไปนี้


2.5.2 การส่งข้อมูล (Data Transmission)

รับตัวอักษรจากเครื่องคอมพิวเตอร์แล้วแปลงตัวอักษรให้เป็นสายข้อมูลแบบบิตสร้างเฟรมข้อมูลโดยการเพิ่มบิตที่จำเป็นสำหรับการสื่อสาร และการตรวจสอบ เช่น บิตเริ่มต้น บิตสิ้นสุด และบิตพาริตี เป็นต้น ส่งผ่านเฟรมข้อมูลที่สร้างขึ้นมาแล้วจากขั้นตอนที่ผ่านมาด้วยความเร็วของ โมเด็มหรือพอร์ตอนุกรมแสดงสถานะความพร้อมที่จะรับข้อมูลตัวอักษรถัดไปให้กับเครื่องคอมพิวเตอร์

2.5.3 การรับข้อมูล (Data Receiver)

รับตัวอักษรจากอินเตอร์เฟซตรวจสอบความถูกต้องของเฟรมข้อมูลตามมาตรฐานเฟรมที่กำหนด โดยถ้าหากเฟรมข้อมูลมีรูปแบบที่ไม่ถูกต้องก็จะมีการแจ้งข้อผิดพลาดทันทีที่ตรวจสอบความถูกต้องของพาริตีแปลงสายข้อมูลแบบบิตให้เป็นตัวอักษร

ส่งตัวอักษรให้กับเครื่องคอมพิวเตอร์แสดงสถานะความพร้อมที่จะรับข้อมูลตัวอักษรถัดไปให้กับอินเตอร์เฟซ สำหรับการเชื่อมต่อสายสัญญาณต่าง ๆ ระหว่างหน่วยประมวลผลกลางของเมนบอร์ดของเครื่องคอมพิวเตอร์กับพอร์ตอนุกรมนั้นจะต้องกระทำผ่านทางชิปควบคุมการอินเตอร์เฟซผ่านพอร์ตอนุกรม ซึ่งจะมีวิธีการเชื่อมต่อดังในรูปที่ 2.7



รูปที่ 2.7 การเชื่อมต่อสายสัญญาณระหว่าง CPU ของเครื่องคอมพิวเตอร์กับพอร์ตอนุกรม

จากรูปที่ 2.7 ผู้อ่านจะเป็นว่าการเชื่อมต่อระหว่าง ชิปควบคุมการอินเตอร์เฟซผ่านพอร์ตอนุกรมกับพอร์ตอนุกรมนั้นมีสายสัญญาณมากมายที่จะช่วยให้การสื่อสารมีความถูกต้องมากขึ้น โดยที่สายสัญญาณแต่ละเส้นมีความหมาย ดังต่อไปนี้

2.5.4 สัญญาณข้อมูลการส่ง (Transmit Data : TD)

เป็นวงจรที่สร้างสัญญาณข้อมูลการส่ง ซึ่งถูกส่งจาก DTE ไปยัง DCE ซึ่งสัญญาณที่ส่งออกมาอาจจะเป็นโค้ด (Code) คำสั่งของโมเด็มหรือข้อมูลก็ได้

2.5.5 สัญญาณข้อมูลการรับ (Received Data : RD)

เป็นวงจรที่สร้างสัญญาณข้อมูลการรับ ซึ่งถูกส่งจาก DCE ไปยัง DTE ซึ่งสัญญาณที่ส่งออกมาอาจจะเป็นโค้ดคำสั่งของโมเด็มหรือข้อมูลก็ได้ ซึ่งเป็นสัญญาณที่มีทิศทางตรงข้ามกับสัญญาณข้อมูลการส่ง

2.5.6 สัญญาณแจ้งความพร้อมในการสื่อสารจาก DTE ไปยัง DCE (Data Terminal Ready : DTR)

สัญญาณแจ้งความพร้อมในการสื่อสาร จะถูกส่งจาก DTE ไปยัง DCE เพื่อเป็นการแจ้งความพร้อมในการสื่อสารให้โมเด็มได้ทราบโดยถ้าหากโมเด็ม (อุปกรณ์ DCE) มีความสามารถในการตอบรับแบบอัตโนมัติ (Automatically answer) โมเด็มก็จะสามารถตอบรับได้เฉพาะเมื่อสัญญาณแจ้งความพร้อมในการสื่อสาร อยู่ในสถานะ On เท่านั้น

2.5.7 สัญญาณแครี่เรียร์ดีเท็ค (Carrier Detect : CD)

สัญญาณแครี่เรียร์ดีเท็ค จะถูกส่งจาก DCE ไปยัง DTE เพื่อเป็นการแจ้งว่าโมเด็มอยู่ในสถานะกำลังติดต่อกับโมเด็มตัวอื่น หรือ โมเด็มกำลังได้รับสัญญาณที่พร้อมสำหรับการติดต่อสื่อสาร

2.5.8 สัญญาณแสดงความต้องการในการส่ง จะถูกส่งจาก DTE ไปยัง DCE โดยเมื่อสัญญาณ RTS อยู่ในสถานะ On ก็หมายถึงเครื่องคอมพิวเตอร์พร้อมที่จะรับข้อมูลจากโมเด็ม และในทางกลับกันถ้าหากสัญญาณ RTS อยู่ในสถานะ Off ก็หมายถึง เครื่องคอมพิวเตอร์ไม่พร้อมที่จะรับข้อมูลจากโมเด็ม

2.5.9 สัญญาณแสดงความพร้อมที่จะรับข้อมูล (Clear To Send : CTS)

สัญญาณแสดงความพร้อมที่จะรับข้อมูล จะถูกส่งจาก DCE ไปยัง DTE ซึ่งเป็นสัญญาณที่ทำหน้าที่ตรงข้ามกับสัญญาณแสดงความต้องการในการส่ง โดยเมื่อสัญญาณแสดงความพร้อมที่จะรับข้อมูลอยู่ในสถานะ On ก็หมายถึง โมเด็มพร้อมที่จะรับข้อมูลจากเครื่องคอมพิวเตอร์และในทางกลับกัน ถ้าหากสัญญาณแสดงความพร้อมที่จะรับข้อมูลอยู่ในสถานะ Off ก็หมายถึง โมเด็มไม่พร้อมที่จะรับข้อมูลจากเครื่องคอมพิวเตอร์

2.5.10 สัญญาณแจ้งความพร้อมในการสื่อสารจาก DCE ไปยัง DTE (Data Set Ready : DSR)

สัญญาณแจ้งความพร้อมในการสื่อสาร จะถูกส่งจาก DCE ไปยัง DTE เพื่อเป็นการแจ้งความพร้อมในการสื่อสารจากโมเด็มให้กับเครื่องคอมพิวเตอร์ได้ทราบ โดยสัญญาณแจ้งความพร้อมในการสื่อสาร จะอยู่ในสถานะ On ก็ต่อเมื่อโมเด็มได้รับสัญญาณ แจ้งความพร้อมในการสื่อสารเท่านั้น

2.5.11 สัญญาณริงอินดิเคเตอร์ (Ring Indicator : RI)

สัญญาณริงอินดิเคเตอร์ จะถูกส่งจาก DCE ไปยัง DTE เพื่อเป็นการแจ้งให้เครื่องคอมพิวเตอร์ทราบว่า โมเด็มกำลังได้รับสัญญาณกระดิ่ง (Ring signal) จาก โมเด็มตัวอื่น โดยที่สัญญาณริงอินดิเคเตอร์ จะอยู่ในสถานะ On โมเด็มได้รับสัญญาณกระดิ่ง และ Off เมื่อโมเด็มไม่ได้รับสัญญาณกระดิ่ง เนื่องจากโมเด็มรุ่นใหม่ ๆ ในปัจจุบันมักจะสามารถในการตอบรับแบบอัตโนมัติ


2.6 ข้อจำกัดในการใช้งานของมาตรฐาน RS-232

แม้ว่ามาตรฐาน RS-232 มีจุดด้อยในเรื่องขีดความสามารถในการควบคุมการรับส่งข้อมูลก็ตามแต่ในทางปฏิบัติแล้วการควบคุมการรับส่งข้อมูลจะเป็นหน้าที่ของซอฟต์แวร์ใช้งาน ซึ่งให้ประสิทธิภาพในการทำงานดีกว่า โดยฮาร์ดแวร์ (Hardware) ซึ่งแนวความคิดดังกล่าวก็สอดคล้องกับการวางข้อกำหนดแบบจำลอง OSI (Open System Interconnect) อยู่แล้ว อย่างไรก็ตามมาตรฐานการเชื่อมต่อแบบ RS-232 ก็ยังมีข้อจำกัดอื่น ๆ ในการใช้งานอันเกิดจากโครงสร้างทางการภายในส่วนสุดท้ายนี้ผู้เขียนจะได้กล่าวถึงเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อกำหนดทางกายภาพซึ่งแบ่งออกเป็นข้อจำกัดในด้านระยะทาง ข้อจำกัดในด้านอัตราเร็วและข้อจำกัดอันเกิดจากระบบกราวด์

ข้อจำกัดประการแรกของ RS-232 ก็คือระยะทางในการใช้งานซึ่งไม่สามารถใช้งานได้เกิน 50 ฟุต แม้พบว่าสามารถเพิ่มระยะทางออกไป และยังส่งข้อมูลได้ในอัตราเร็วที่สูง แต่ความยาวที่เพิ่มขึ้นได้นี้ก็ไม่มากนัก และยังเป็นการเพิ่มความเสี่ยงต่อเนื้อหาข้อมูลที่ส่งผ่านไปด้อยอย่างไรก็ตามข้อจำกัดดังกล่าวก็ไม่ถึงกับเป็นจุดด้อยของ RS-232 ทั้งนี้เพราะในการใช้งานโดยทั่วไป โมเด็มจะอยู่ใกล้เคียงกับเครื่องคอมพิวเตอร์หรืออุปกรณ์เทอร์มินอล ส่วนของการในระยะไกลจะกระทำผ่านคู่สายโทรศัพท์โดยผ่านการมอดูเลตสัญญาณแต่สำหรับการเชื่อมต่อเครื่องคอมพิวเตอร์ที่อยู่ใกล้กัน โดยตรงด้วยการใช้สายนำสัญญาณ RS-232 ซึ่งในกรณีนี้อาจไม่จำเป็นต้องใช้โมเด็มเป็นสื่อกลางข้อจำกัดของระยะทางจะกลายเป็นปัจจัยสำคัญที่ใช้ในการพิจารณาทันที

มาตรฐาน RS-232 กำหนดให้อุปกรณ์ด้านส่งสร้างแรงดันในช่วง +5 โวลต์ ถึง +25 โวลต์ เพื่อใช้แทน ลอจิก “0” และสร้างแรงดันในช่วง -5 โวลต์ ถึง -25 โวลต์ สำหรับใช้แทนลอจิก “1” ปัญหาที่เกิดขึ้นก็คือ ช่วงแรงดันดังกล่าวแตกต่างจากช่วงแรงดันที่ใช้ในการอ้างอิงระดับลอจิกที่ใช้งานในเครื่องคอมพิวเตอร์ ซึ่งจะเป็นแรงดันในช่วงการทำงานของวงจรรวมแบบทีทีแอล (TTL) หรือ มอส (MOS) นั่นเป็นสาเหตุที่ทำให้ต้องมีการป้อน แรงดันไฟฟ้า ± 12 โวลต์ ให้กับเครื่องคอมพิวเตอร์เพื่อใช้สำหรับการสื่อสารผ่านจุดเชื่อมต่อแบบ RS-232 จากรูปที่ 2.8 จะเห็นว่าอุปกรณ์ภาครับจะถือว่าแรงดันที่ได้รับสูงเกินกว่า 3 โวลต์ เป็นลอจิก “0” และแรงดันที่ต่ำกว่า -3 โวลต์ เป็นลอจิก “1” การเปลี่ยนแปลงชั่วแรงดันจะต้องทำให้สำเร็จภายในเวลา $1/20$ ของ ความกว้างบิตข้อมูลนอกจากนี้มาตรฐาน RS-232 ยังมีการจำกัดค่าความจุสเตรย์ (Stray Capacitance) ในสายนำสัญญาณมิให้สูงเกินกว่า 2,500 พิโกฟารัด มิฉะนั้นจะส่งผลกระทบต่อช่วงเวลาขาขึ้นของสัญญาณทำให้ใช้เวลามากขึ้นเกินกว่า $1/20$ ของความกว้างบิต ด้วยเหตุผลดังกล่าว เมื่อพิจารณาถึงสายนำสัญญาณทั่วไปซึ่งมีความจุในช่วง 40 ถึง 50 พิโกฟารัด ต่อระยะทางหนึ่งฟุต จึงทำให้ระยะทางสูงสุดของสายนำสัญญาณมีค่าได้ไม่เกิน 50 ฟุต ($2,500/50=50$)




รูปที่ 2.8 การกำหนดระดับสัญญาณตามมาตรฐาน RS-232 ทางด้านอุปกรณ์ภาครับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราเร็วในการรับส่งข้อมูลระหว่างเครื่องคอมพิวเตอร์กับ โมเด็มผ่านพอร์ตอนุกรมแบบ RS-232 อาจกลายเป็นข้อจำกัดในการใช้งานได้อีกประการหนึ่งอัตราเร็วสูงสุดที่สามารถรับส่งข้อมูลผ่านพอร์ตสื่อสาร RS-232 โดยใช้สายนำสัญญาณยาว 50 ฟุตจะถูกจำกัดไว้ที่ 20,000 บิตต่อวินาที ดังนั้นอัตราเร็วในการสื่อสารระหว่างเครื่องคอมพิวเตอร์กับ โมเด็มจะทำได้สูงสุดที่ 19,200 บิตต่อวินาที ซึ่งก็เรียกได้ว่าไม่เลวนักสำหรับการใช้งานในปัจจุบัน อย่างไรก็ตามสายนำสัญญาณ RS-232 ที่มีใช้งานอยู่ทั่วไปมักจะมีความยาวไม่มากนักอย่างมากก็ไม่เกิน 12 ฟุต จึงทำให้สามารถทำการรับส่งข้อมูลได้ที่อัตราเร็วสูงกว่า 20,000 บิตต่อวินาที ซึ่งไม่ถือเป็นการฝ่าฝืนมาตรฐาน RS-232 แต่ประการใด เนื่องจากสายนำสัญญาณสั้นกว่าขีดจำกัดสูงสุด ในกรณีของการสื่อสารผ่าน โมเด็มโดยไม่มีกบิบอัดข้อมูล ตัวอย่างเช่น โมเด็มอัตราเร็ว 33.6 กิโลบิตต่อวินาทีอัตราเร็วของข้อมูลที่ส่งจากเครื่องคอมพิวเตอร์ไปสู่ โมเด็ม และอัตราเร็วของข้อมูลที่โมเด็มส่งผ่านคู่สายโทรศัพท์จะมีค่าเท่ากัน ผู้ใช้งานจะสามารถส่งข้อมูลจากเครื่องคอมพิวเตอร์ของตนด้วยอัตราเร็วค่าดังกล่าวได้โดยไม่มีปัญหาแต่ประการใด

อย่างไรก็ตามหากโมเด็มที่ใช้มีฟังก์ชันบีบอัดข้อมูลร่วมอยู่ด้วยก็จะทำให้ อัตราเร็วของข้อมูลที่ส่งผ่านคู่สายโทรศัพท์ต่ำกว่าอัตราเร็วของข้อมูลที่รับจากเครื่องคอมพิวเตอร์ส่วนจะต่ำกว่าเท่าใดนั้นก็ขึ้นอยู่กับประสิทธิภาพของการบีบอัดข้อมูล และเนื้อหาของข้อมูลที่กำลังส่งในขณะนั้นสมมติง่าย ๆ ว่า ประสิทธิภาพในการบีบอัดข้อมูลมีค่าเป็น 4 เท่าตายตัวการส่งข้อมูล 10,000 บิต ภายในหนึ่งวินาทีจากเครื่องคอมพิวเตอร์ไปยัง โมเด็มจะทำให้มีข้อมูลส่งออกจากโมเด็มผ่านคู่สายโทรศัพท์เพียง 2,500 บิต ภายในหนึ่งวินาทีเช่นกัน ดังนั้นเมื่อคิดถึง โมเด็มที่มีอัตราเร็ว 33.6 กิโลบิตต่อวินาที ที่มีฟังก์ชันบีบอัดข้อมูลภายในช่วง 2 ถึง 4 เท่า หากผู้ใช้งานต้องการให้ โมเด็มส่งข้อมูลออกไปด้วยอัตราเร็วสูงสุดตลอดเวลาที่จะต้องทำให้พอร์ตแบบอนุกรม RS-232 ของตนสามารถรองรับการส่งข้อมูลได้ในช่วงอัตราเร็วระหว่าง 67.2 กิโลบิตต่อวินาที จนถึง 134.4 กิโลบิตต่อวินาที อย่างไรก็ตามอุปกรณ์ควบคุมการอินเตอร์เฟซผ่านพอร์ตอนุกรมกับพอร์ตอนุกรม ที่ฝังอยู่ในวงจรควบคุมพอร์ตอนุกรมของเครื่องคอมพิวเตอร์จะไม่สามารถควบคุมคุณภาพการรับส่งข้อมูลที่อัตราเร็ว สูงกว่า 115.2 กิโลบิตต่อวินาที ผู้ผลิต โมเด็มบางรายจึงกำหนดให้ใช้งาน โมเด็มของตนกับพอร์ตอนุกรมอัตราเร็วสูง หรือมีจะนั้นก็ออกแบบ โมเด็มให้สามารถเชื่อมต่อกับพอร์ตสื่อสารแบบขนานบนเครื่องคอมพิวเตอร์โดยใช้การควบคุมจากซอฟต์แวร์ (Software) โดยตรง

สายยั้งยาวโอกาสถูกรบกวนยิ่งมากขึ้น





รูปที่ 2.9 ปัญหาจากความแตกต่างของกราวด์ในการเชื่อมต่อผ่านมาตรฐาน RS-232

ข้อจำกัดประการที่สามเป็นเรื่องของระบบกราวด์ จากรูปที่ 2.9 จะเห็นได้ว่าเมื่อสายนำสัญญาณมีความยาวมากขึ้นแม้จะมีการกำหนดให้สัญญาณควบคุม และสัญญาณข้อมูลแต่ละขาอ้างอิงกับสัญญาณกราวด์ขาที่ 7 ก็ตาม แต่เมื่อใดที่ความต่างศักย์ของกราวด์ระหว่างอุปกรณ์สื่อสารต้นทาง และอุปกรณ์สื่อสารปลายทางมีความแตกต่างกัน ซึ่งมักเกิดขึ้นเมื่อสายนำสัญญาณมีความยาวมากการตัดสินใจข้อมูลจากระดับแรงดันสัญญาณที่ได้รับที่อุปกรณ์สื่อสารปลายทางจะเกิดความผิดพลาด ทั้งนี้เพราะความแตกต่างของระดับกราวด์อาจทำให้ยานการตัดสินใจถูกยกสูงขึ้นดังตัวอย่างในรูปที่ 2.9 ซึ่งอุปกรณ์สื่อสารปลายทางไม่สามารถบอกลอจิกของสัญญาณที่ได้รับอย่างถูกต้อง นอกจากนี้ในกรณีของการใช้สายนำสัญญาณที่มีความยาวมาก โดยอุปกรณ์สื่อสารทั้งสองด้านมีความต่างศักย์ของระดับกราวด์หากอัตราเร็วในการรับส่งข้อมูลสูงมากเท่าใดโอกาสในการเกิดปัญหาลักษณะดังกล่าวก็จะยิ่งเพิ่มมากขึ้นเท่านั้น

2.7 การมอดูเลต และดีมอดูเลตทางความถี่

การมอดูเลตทางความถี่ (Frequency Modulation : FM) นั้น สัญญาณที่ต้องการส่งหรือสัญญาณข่าวสาร (Message signal) จะไปทำให้ความถี่ของคลื่นพาหะ (Carrier Wave) เกิดการเปลี่ยนแปลงถ้าสัญญาณมีค่าเป็นบวกก็จะทำให้ความถี่ของคลื่นพาหะสูงขึ้น และเมื่อสัญญาณเป็นลบก็จะทำให้ความถี่ของคลื่นพาหะลดลง หรือในทางตรงข้ามขนาดของสัญญาณจะเป็นตัวทำให้ความถี่ของคลื่นพาหะเปลี่ยนแปลง

2.7.1 สัญญาณการมอดูเลตทางความถี่ (Frequency Modulation signals)

สัญญาณการมอดูเลตทางความถี่ คือ สัญญาณที่เกิดจากการมอดูเลตที่เปลี่ยนความถี่ของคลื่นพาหะตามขนาดของสัญญาณข่าวสาร โดยสัญญาณที่ผ่านการมอดูเลตจะมีรูปสมการทั่วไป คือ

$$X_c(t) = A_c \cos(\omega_c t + \phi(t))$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ขณะใดขณะหนึ่ง (instantaneous frequency) ของสัญญาณที่ถูกมอดูเลตสามารถเขียนได้เป็น

$$\omega_i(t) = d\theta_i(t) / dt = \omega_c + (d\phi(t) / dt)$$

โดยที่ $\phi(t)$ และ $d\phi(t) / dt$ คือค่าความถี่เบี่ยงเบนของเฟส และความถี่ตามลำดับ (phase and frequency deviation) ส่วนของ ω_c จะคงที่ และส่วนที่เกิดการเปลี่ยนแปลงก็คือ $d\phi(t) / dt$

จากรูปที่ 2.10 แสดงลักษณะของการมอดูเลตทางความถี่จะเห็นว่าขนาดของสัญญาณการมอดูเลตทางความถี่ มีค่าคงที่เสมอจะมีแต่ความถี่ที่เปลี่ยนแปลงตามสัญญาณข่าวสารเท่านั้น



(a) สัญญาณข้อมูลข่าวสาร (b) สัญญาณ FM

รูปที่ 2.10 รูปคลื่นของสัญญาณการมอดูเลตทางความถี่

2.7.2 ไซด์แบนด์ และแบนด์วิธของการมอดูเลตทางความถี่

ในที่นี้จะพิจารณาสัญญาณข่าวสารที่เป็นรูปไซน์ โดยจะเกิดไซด์แบนด์ (Sideband) จำนวนนับอนันต์ และในสัญญาณการมอดูเลตทางความถี่จะมีขนาดหรือแอมพลิจูด (Amplitude) คงที่เสมอ ซึ่งหมายความว่า “กำลังของคลื่นพาหะยอมกระจายไปอยู่ในไซด์แบนด์ ความสัมพันธ์ของคลื่นพาหะกับไซด์แบนด์ในการมอดูเลตทางความถี่จะขึ้นอยู่กับดัชนีการมอดูเลต (Modulation Index)” เนื่องจากดัชนีการมอดูเลตเป็นตัวกำหนดจำนวนของไซด์แบนด์ที่สำคัญ

2.7.2.1 ดัชนีการมอดูเลต

$$\text{ดัชนีการมอดูเลต} : m = f_d / f_m$$

เมื่อ f_d คือความถี่เบี่ยงเบน

f_m คือความถี่ของสัญญาณที่เข้ามามอดูเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่า m จะมีค่าสูงดังนั้นค่า m จะขึ้นอยู่กับค่าของความถี่ของสัญญาณที่เข้ามาออกแต่ในทางปฏิบัติแล้วนิยามวัดเป็นอัตราส่วนการเบี่ยงเบน (Deviation Ratio) ซึ่งจะเป็นอัตราส่วนระหว่างความถี่เบี่ยงเบนสูงสุดต่อความถี่สูงสุดของสัญญาณที่เข้ามาออก

$$\text{ดัชนีการเบี่ยงเบน} : \Delta = f_{d_{\max}} / f_{m_{\max}}$$

ดังนั้นในระบบการมอดูเลตทางความถี่ เมื่อเพิ่มขนาดของสัญญาณที่เข้ามาออกจะทำให้การเบี่ยงเบนความถี่คลื่นพาหะมากขึ้น โดยที่ในระบบวิทยุกระจายเสียง การมอดูเลตทางความถี่จะกำหนดให้ความถี่เบี่ยงเบนของระบบสูงสุดได้ไม่เกิน 75 kHz

2.7.2.2 ไซด์แบนด์ของการมอดูเลตทางความถี่ (Sideband of FM)

เมื่อเราทราบดัชนีการมอดูเลตของสัญญาณแล้วเราจะสามารถหาไซด์แบนด์ของการมอดูเลตทางความถี่ได้ โดยจากรูปที่ 3.2 เมื่อดัชนีการมอดูเลตเป็นศูนย์จะมีเฉพาะคลื่นพาหะอย่างเดียวเท่านั้น ดังนั้นไซด์แบนด์จะเป็นศูนย์ด้วย แต่เมื่อดัชนีการมอดูเลตเพิ่มขึ้นจะทำให้จำนวนไซด์แบนด์เพิ่มขึ้นด้วย และแอมพลิจูดของไซด์แบนด์ก็จะเพิ่มขึ้น แต่แอมพลิจูดของพาหะกลับเล็กลงจนกระทั่งการมอดูเลตเท่ากับ 2.4 คลื่นพาหะจะเป็นศูนย์ ขณะนี้กำลังของการมอดูเลตทางความถี่จะไปอยู่กับไซด์แบนด์ทั้งสิ้น เมื่อดัชนีการมอดูเลตเพิ่มขึ้นอีก (ค่าลบแสดงว่าเฟสตรงข้ามกับตอนแรก) สังเกตว่าจุดที่คลื่นพาหะเป็นศูนย์มีอยู่หลายจุด

ตารางที่ 2.3 การกระจายคลื่นพาหะ และไซด์แบนด์ที่ดัชนีการมอดูเลตค่าต่าง ๆ

ดัชนีการมอดูเลต	พาหะ	ไซด์แบนด์คู่ที่							
		1	2	3	4	5	6	7	8
0.00	1.00								
0.25	0.98	0.12							
0.5	0.94	0.24	0.03						
1.0	0.77	0.44	0.11	0.02					
1.5	0.51	0.56	0.23	0.06	0.01				
2.0	0.22	0.58	0.35	0.13	0.03				
2.5	-0.05	0.50	0.45	0.22	0.07	0.02			
3.0	-0.26	0.34	0.49	0.31	0.13	0.04	0.01		
4.0	-0.40	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	
5.0	-0.18	-0.33	0.05	0.36	0.39	0.26	0.13	0.05	0.02

2.7.2.3 แบนด์วิดธ์ของการมอดูเลตทางความถี่ (Bandwidth of FM)

ในระบบการมอดูเลตทางความถี่ ไซด์แบนด์คู่แรกมีความถี่เท่ากับ $f_c + f_m$ และ $f_c - f_m$ ไซด์แบนด์คู่ที่สองมีความถี่เท่ากับ $f_c + 2f_m$ และ $f_c - 2f_m$ เพิ่มขึ้นเรื่อย ๆ ดังนั้น แบนด์วิดธ์ของการมอดูเลตทางความถี่ ต้องครอบคลุมจำนวนไซด์แบนด์ที่สำคัญทุกตัว นั่นคือ แบนด์วิดธ์จะขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามามอดูเลต และจากสมการดัชนีการมอดูเลต ถ้าเราทราบค่าความถี่เบี่ยงเบนและความถี่ของสัญญาณ มอดูเลตเราจะหาแบนด์วิดธ์ได้จากสมการ

$$BW = 2f_m * \text{Sidebands}$$

ในทางปฏิบัติจะคำนวณจากสมการแบนด์วิดธ์แบบประมาณ

$$BW = 2(f_d \max + f_m \max)$$

2.7.3 วิธีการกำเนิดสัญญาณการมอดูเลตทางความถี่

ในการกำเนิดสัญญาณการมอดูเลตทางความถี่นั้น โดยทั่วไปจะแบ่งออกเป็น 2 วิธีใหญ่ ๆ คือ โดยตรง และ โดยทางอ้อมดังนี้

2.7.3.1 วิธีกำเนิดสัญญาณการมอดูเลตทางความถี่โดยตรง (Direct FM)

จะใช้วงจรรอสซิลเลเตอร์ (Oscillator) ที่ควบคุมด้วยแรงดันที่ให้กำเนิดสัญญาณการมอดูเลตทางความถี่ โดยหลักการของวงจรรวมควบคุมออสซิลเลเตอร์ (Voltage Controlled Oscillator) นี้ จะใช้หลักการของวาริแคปไดโอด (Varicap Diode) ซึ่งจะเปลี่ยนแปลงค่าความจุไฟฟ้าได้ตามแรงดันไบอัสย้อนกลับที่ตกคร่อมตัวมัน ดังนั้นจากสมการหาค่าความถี่ของวงจรรวมควบคุมออสซิลเลเตอร์ คือ

$$f = 1/2\pi\sqrt{LC}$$


เมื่อค่าความจุเปลี่ยนแปลงก็จะทำให้ความถี่เปลี่ยนแปลงตามไปด้วยทำให้สามารถกำเนิดสัญญาณการมอดูเลตทางความถี่ได้ วิธีการสร้างแบบนี้มีข้อดีที่ช่วงเบี่ยงเบนความถี่กว้างแต่มีข้อเสียคือ ความถี่ของตัวพาจะไม่ใช่ค่าที่เท่าที่ควรจึงจำเป็นต้องมีการเพิ่มวงจรส่วนที่ช่วยรักษาความถี่ให้คงที่

2.7.3.2 วิธีกำเนิดสัญญาณการมอดูเลตทางความถี่โดยอ้อม (Indirect FM)

จะทำการสร้างสัญญาณแถบความถี่แคบ (Narrow Band FM : NBFM) ขึ้นมาก่อน โดยที่การมอดูเลตแบบบาลานซ์ (Balance Modulate) แล้วนำสัญญาณแถบความถี่แคบดังกล่าวมาเปลี่ยนเป็นสัญญาณแถบความถี่กว้าง (WBFM) จากสัญญาณแถบความถี่แคบ โดยที่ใช้วงจรรวมความถี่ โดยอาศัยหลักการที่ไม่เป็นเชิงเส้น (Nonlinear Device) จากนั้นก็ผ่านวงจรรองความถี่แบบแถบความถี่ (Bandpass Filter : BPF) เอาเฉพาะช่วงที่ใช้งาน

2.7.4 การดีมอดูเลตของการมอดูเลตทางความถี่ (FM Demodulation)


จากรูปที่ 2.11 แสดงบล็อกไดอะแกรมของการดีมอดูเลตของการมอดูเลตทางความถี่ ซึ่งจะประกอบด้วยส่วนของวงจรมิติเตอร์ (Limiter), วงจรกรองแถบความถี่ผ่าน, วงจรดิฟเฟอเรนเชียล (Differentiator) และดีเท็คเตอร์ (Envelope Detector) โดยส่วนวงจรมิติเตอร์ และดีเท็คเตอร์ จะเรียกรวมกันว่า ดิสคริมิเนเตอร์ (discriminator) ซึ่งเป็นส่วนที่เปลี่ยนสัญญาณการมอดูเลตทางความถี่ให้กลับมาเป็นสัญญาณข่าวสารดั้งเดิม



รูปที่ 2.11 บล็อกไดอะแกรมการดีมอดูเลตของการมอดูเลตทางความถี่

2.7.4.1 ลิมิเตอร์ (Limiter)

ในระบบการมอดูเลตทางความถี่ ความถี่ของตัวพาจะเปลี่ยนแปลงตามสัญญาณข่าวสาร ส่วนขนาดจะมีค่าคงที่เสมอ ฉะนั้นการผันแปรของขนาดตัวพาจะต้องเกิดจากเสียงรบกวนเพียงอย่างเดียว ลิมิเตอร์จึงเป็นอุปกรณ์ที่นำมาใช้ในการจำกัดการผันแปรของขนาดของเสียงรบกวนได้ วงจรมิติเตอร์นี้ออกแบบเพื่อให้แรงดันขาออกสัมพันธ์กับแรงดันขาเข้าดังรูปที่ 2.12 ถ้าสัญญาณขาเข้ามีขนาดต่ำกว่าระดับจำกัด (limiting level) ของลิมิเตอร์สัญญาณขาออกจะแปรตามสัญญาณขาเข้าทุกประการ อย่างไรก็ตาม ปกติขนาดของตัวพาจะมีค่ามากกว่าระดับจำกัดของลิมิเตอร์ผลของการผ่านลิมิเตอร์จะได้รูปคลื่นขาออกเป็นคลื่น สแควร์ (square) เมื่อคลื่นสแควร์ผ่านเครื่องกรองความถี่ผ่านแถบความถี่ที่ยอมให้ความถี่พื้นฐานของคลื่นสแควร์ผ่านได้เท่านั้นจะได้สัญญาณขาออกของวงจรกรองเป็นคลื่นไซน์ดั้งเดิมในวงจรกรองลิมิเตอร์และวงจรกรองผ่านแถบความถี่ประกอบกันเป็นอุปกรณ์ขึ้นเดียวกันจึงไม่สามารถเห็นรูปคลื่นสแควร์




รูปที่ 2.12 ลักษณะของสัญญาณเมื่อผ่านลิมิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7.4.2 ดิสคริมิเนเตอร์ (Discriminator)

ประกอบด้วยส่วนประกอบ 2 ส่วน คือ ส่วนแรกเป็นวงจรที่แปลงสัญญาณขาออกที่มีขนาดผันแปรตามความถี่ขณะหนึ่งของตัวพาหะ ส่วนที่สองเป็นวงจรดีเท็คเตอร์ ส่วนนี้ทำหน้าที่ตีมอดูเลเตอร์รูปคลื่นแอมพลิจูดมอดูเลตจากส่วนแรกจากนั้นจะผ่านเข้าไปในวงจรกรองแถบความถี่ผ่านจะได้สัญญาณข่าวสารตามต้องการ รูปที่ 2.13 แสดงลักษณะสมบัติของเอฟเอ็มดีสคริมิเนเตอร์ ทั้งที่เป็นอุดมคติและในทางปฏิบัติ




รูปที่ 2.13 ลักษณะคุณสมบัติของดิสคริมิเนเตอร์

จากรูปที่ 2.13 เป็นคุณสมบัติของดิสคริมิเนเตอร์ คือ แรงดันที่เอาต์พุตจะเปลี่ยนแปลงเป็นเชิงเส้นกับความถี่ที่เข้ามาทางอินพุต โดย kd คือ ค่าคงที่ของดิสคริมิเนเตอร์ ซึ่งคุณสมบัติแสดงดังรูปที่ 2.13 ถ้าประมาณให้ส่วนของดิสคริมิเนเตอร์เป็นไปตามอุดมคติแล้วสัญญาณที่ผ่านดิฟเฟอเรนเชียลเฟอเรนเซียเตอร์นี้จะออกมาเป็นสัญญาณการมอดูเลตทางแอมพลิจูด (Amplitude Modulation : AM) แล้วจากนั้นก็ผ่านการดีเท็คเตอร์ในแบบ การมอดูเลตทางแอมพลิจูด ได้สัญญาณข่าวสารกลับคืนมาดังเดิม


2.7.5 ระบบการรับ-ส่ง ของการมอดูเลตทางความถี่

2.7.5.1 ภาคส่งของการมอดูเลตทางความถี่

ภาคส่งของการมอดูเลตทางความถี่จะมีบล็อกไดอะแกรมดังรูปที่ 2.14 ซึ่งเป็นเครื่องส่งพื้นฐานโดยจะมีอุปกรณ์วาเรกเตอร์ (Varactor) ซึ่งสามารถเปลี่ยนค่าความจุตามแรงดันย้อนกลับทำให้ความถี่ออสซิลเลเตอร์เปลี่ยนแปลงได้เป็นสัญญาณการมอดูเลตทางความถี่ แล้วผ่านภาคขยาย RF แล้วส่งออกไป



รูปที่ 2.14 บล็อกไดอะแกรมภาคส่งของการมอดูเลตทางความถี่



รูปที่ 2.15 บล็อกไดอะแกรมของเครื่องส่งของการมอดูเลตทางความถี่แบบคูณความถี่

ในรูปที่ 2.15 แสดงการใช้ความถี่ของออสซิลเลเตอร์ 8 เมกะเฮิร์ตซ์ และมัลติพลาย (Multiply) (หรือคูณ) ความถี่ขึ้นไปเป็น 96 เมกะเฮิร์ตซ์ การคูณความถี่นี้สามารถทำได้โดยใช้วงจรมัลติพลาย หลักการของวงจรมัลติพลายก็คือ ใช้คุณสมบัติความไม่เป็นเชิงเส้น (nonlinear) ของวงจรขยายซึ่งทำให้เกิดสัญญาณ ฮาร์โมนิกจำนวนมาก จากนั้น วงจรแทงก์ (tank) ที่เอาท์พุทจะจับเอาเฉพาะความถี่ฮาร์โมนิก (Harmonic) ที่ต้องการไปใช้ประโยชน์ โดยทั่วไปวงจรมัลติพลายมักเป็นชนิดคูณ 2 (เรียกว่าดับเบิลหรือ doubler) หรือชนิดคูณ 3 (เรียกว่าทริเปิลหรือ tripler) ในที่นี้เราจะใช้วงจรคูณ 3 จำนวน 1 วงจร และวงจรคูณ 2 อีก 2 วงจร นั่นคือ $3 \times 2 \times 2 = 12$ เท่า ฉะนั้นความถี่เอาท์พุทจะเป็น 8 เมกะเฮิร์ตซ์ คูณ 12 จะได้ 96 เมกะเฮิร์ตซ์


ช่วงความถี่เบี่ยงเบนของสัญญาณวิทยุกระจายเสียงของการมอดูเลตทางความถี่เท่ากับ ± 7.5 กิโลเฮิร์ตซ์ ฉะนั้นเอาท์พุทจะต้องมีความถี่เบี่ยงเบนไปเท่ากับค่านี้นี้ เมื่อสัญญาณเสียงมอดูเลตอย่างไรก็ตาม การมัลติพลายความถี่จะทำให้ปริมาณความถี่เบี่ยงเบนถูกคูณให้กว้างขึ้นไปด้วย เช่น ออสซิลเลเตอร์ 8 เมกะเฮิร์ตซ์ เบี่ยงเบนอยู่ระหว่าง 7.9 เมกะเฮิร์ตซ์ ถึง 8.1 เมกะเฮิร์ตซ์ (± 0.1 เมกะเฮิร์ตซ์) เมื่อคูณ 12 เท่า พาหะมีความถี่กลางเป็น 96 เมกะเฮิร์ตซ์ และเบี่ยงเบนอยู่ระหว่าง 94.8 เมกะเฮิร์ตซ์ ถึง 97.2 เมกะเฮิร์ตซ์ (± 1.2 เมกะเฮิร์ตซ์) ดังนั้นถ้าหากเราต้องการให้ความถี่เบี่ยงเบนเป็น ± 7.5 กิโลเฮิร์ตซ์ เอาท์พุท ความถี่ออสซิลเลเตอร์จะเบี่ยงเบนไปเท่ากับ $\pm 7.5/12 = 6.25$ กิโลเฮิร์ตซ์

ข้อดีอีกประการหนึ่งของระบบของการมอดูเลตทางความถี่ ก็คือวงจรขยายกำลัง (Power Amplifier หรือ PA) สามารถทำงานในคลาซ C ซึ่งมีประสิทธิภาพสูงกว่า ทั้งนี้เพราะแอมพลิจูดของสัญญาณการมอดูเลตทางความถี่ที่ไม่มีผลทำให้ ข่วสารเพี้ยนแม้จะมีการขับขอดสัญญาณข่วสารนั้น อยู่ในช่วงความเปลี่ยนแปลงความถี่ของสัญญาณการมอดูเลตทางความถี่เท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7.5.2 ภาครับของการมอดูเลตทางความถี่

จากรูปที่ 2.16 เป็นภาครับที่ใช้กรรมวิธีซูเปอร์เฮเทอโรไดน์ (Superheterodyne) ซึ่งประกอบด้วยวงจรขยาย RF (RF Amp), มิกเซอร์ (MIXER), วงจรขยาย IF, วงจร โลคอลลอสซิลเลเตอร์ (Local Oscillator), ส่วนดีมอดูเลต และภาคขยายเสียง



รูปที่ 2.16 บล็อกไดอะแกรมของภาครับแบบมอดูเลตทางความถี่

จากรูปที่ 2.16 สัญญาณที่ได้รับจากสายอากาศจะป้อนเข้าสู่วงจรขยาย RF เพื่อทำการขยาย สัญญาณให้มีขนาดสูงขึ้นแล้วส่งมายังวงจรมิกเซอร์จะทำหน้าที่ผสมสัญญาณจากวงจรขยาย RF กับ สัญญาณจากวงจร โลคอลลอสซิลเลเตอร์ วงจรมิกเซอร์จะทำงานในช่วงที่ไม่ถี่เนียร์ทำให้เกิดผลลัพธ์เป็น สัญญาณความถี่ผลต่างกับสัญญาณความถี่ผลรวมซึ่งตัดทิ้งไปความถี่ผลต่างจะมีค่าเท่ากับความถี่ IF ซึ่งมี ค่า 10.7 MHz ป้อนเข้าสู่วงจรขยาย IF วงจรขยาย IF นี้เป็นวงจรขยายเลือกความถี่ที่มีค่าความถี่ศูนย์กลาง คงที่ไม่ว่าเราจะดูวงจรขยาย RF เพื่อรับสัญญาณความถี่ใดก็ตาม สัญญาณ โลคอลลอสซิลเลเตอร์ที่เข้าไป ผสมที่วงจรมิกเซอร์จะต้องมีค่าพอดีและให้ผลลัพธ์ออกมาที่มีค่าคงที่ซึ่งเท่ากับความถี่ IF = 10.7 MHz เสมอ

สัญญาณเอาต์พุตที่ออกมาจากวงจรขยาย IF จะเหมือนกับสัญญาณที่รับได้ที่วงจรขยาย RF ต่าง กันแต่ความถี่จะลดลงจากความถี่ RF เป็นความถี่ IF และหลังจากวงจรขยาย IF ก็จะเป็นวงจรมอดูเลตเพื่อ จำกัดขนาดของสัญญาณโดยที่ความถี่ยังเท่าเดิม จากนั้นก็จะผ่านไปยังส่วนดีมอดูเลตซึ่ง ได้อธิบายโดยละเอียดไปแล้วเมื่อผ่านการดีมอดูเลตแล้วก็จะได้สัญญาณข่าวสารกลับมาดังเดิม

2.8 หลักการทำงานของฟรีควเ็นซีชิฟต์คีย์อิง (Frequency Shift Keying)

ขบวนการแปลงสัญญาณดิจิตอลเป็นอนาลอก (Digital to Analog Converter) ในการสร้างสัญญาณ อนาลอกที่เป็นผลมาจากสัญญาณดิจิตอล หรือสัญญาณข่าวสารในรูปอื่นจะได้มาจากหลักการพื้นฐานของ วิธีการ 3 แบบคือ

1. แอมพลิจูดมอดูเลต (Amplitude Modulation)
2. ฟรีควเ็นซีมอดูเลต (Frequency Modulation)
3. เฟสมอดูเลต (Phase Modulation)


โดยสัญญาณที่จะถูกส่งออกไป (สัญญาณดิจิทัลหรือสัญญาณข่าวสารต่าง ๆ) จะถูกมอดูเลตทางด้านรับเพื่อแยกสัญญาณข่าวสารเดิมที่ส่งมาจากสัญญาณพาหะ (Carrier Signal) เทคนิคการรวมสัญญาณทางดิจิทัล (Digital Modulation Techniques) ที่นำมาใช้อย่างกว้างขวางคือ

1. ฟรีควีนซ์ชิฟคีย์อิง (Frequency Shift Keying : FSK)
2. เฟสชิฟคีย์อิง (Phase Shift Keying : PSK)
3. ควอดราเจอร์มอดูเลชัน (Quadeature Modulation)



เนื่องจากฟรีควีนซ์ชิฟคีย์อิงคือหัวข้อที่กำลังกล่าวถึงในหัวข้อนี้ ดังนั้นหลังจากนี้ไปศึกษาเรื่องฟรีควีนซ์ชิฟคีย์อิงเพียงอย่างเดียว

2.8.1 ตัวกำเนิดสัญญาณฟรีควีนซ์ชิฟคีย์อิง (FSK Generator)

หลักการ และสัญญาณอินพุตของฟรีควีนซ์ชิฟคีย์อิง แสดงในรูปที่ 2.17 และรูปที่ 2.18



รูปที่ 2.17 ตัวกำเนิดสัญญาณฟรีควีนซ์ชิฟคีย์อิง




รูปที่ 2.18 อินพุต และเอาต์พุตของตัวกำเนิดสัญญาณฟรีควีนซ์ชิฟคีย์อิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวกำเนิดสัญญาณฟรีแควนซีซีฟเคียอ์ ก็คือตัวส่งสัญญาณฟรีแควนซีซีฟเคียอ์ (FSK Transmitter) ซึ่งมีหลักการที่ว่าเมื่อข้อมูลที่เป็นสัญญาณดิจิทัลมีลักษณะเป็นข้อมูลไบนารีจะทำให้เกิดความถี่เลื่อนหรือเบี่ยงเบนไปตามการเปลี่ยนแปลงของข้อมูลไบนารีที่เข้ามาดังนั้นสัญญาณทางเอาต์พุตของตัวกำเนิดฟรีแควนซีซีฟเคียอ์ จะอยู่ในรูปของความถี่ที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง (Frequency Continuous) เมื่อข้อมูลไบนารีด้านอินพุตเปลี่ยนแปลงจากสถานะลอจิก “1” เป็นลอจิก “0” (หรือในทางกลับกันคือลอจิก “0” เป็นลอจิก “1”) สัญญาณเอาต์พุตจาก สัญญาณฟรีแควนซีซีฟเคียอ์ ก็เลื่อนความถี่ระหว่าง 2 ความถี่ด้วยกัน คือความถี่ที่ลอจิก “1” หรือ ความถี่มาร์ค (fm) และความถี่ที่ลอจิก “0” หรือ ความถี่สเปซ (fs)

2.8.2 แบนด์วิดธ์ของสัญญาณฟรีแควนซีซีฟเคียอ์ (FSK Bandwidth)

ในการสื่อสารข้อมูลด้วยสัญญาณความถี่นั้นแบนด์วิดธ์เป็นสิ่งที่ต้องพิจารณาเป็นอันดับแรก เนื่องจากวิธีการของสัญญาณฟรีแควนซีซีฟเคียอ์ อยู่บนพื้นฐานเดียวกันกับวิธีการของการมอดูเลตทางความถี่ ดังนั้นการอธิบายถึงสูตรต่าง ๆ ก็ใช้หลักการของการมอดูเลตทางความถี่ทุกอย่าง



รูปที่ 2.19 ฟรีแควนซีซีฟเคียอ์มอดูเลเตอร์


จากรูปที่ 2.19 แสดงถึงตัวฟรีแควนซีซีฟเคียอ์มอดูเลเตอร์ซึ่งใช้หลักการเดียวกับ ตัวมอดูเลตทางความถี่ คือใช้หลักการของวงจรแรงดันควบคุมออสซิลเลเตอร์ จะเห็นว่าอัตราการเปลี่ยนแปลงที่เร็วที่สุดของสัญญาณอินพุตจะเกิดขึ้นเมื่อข้อมูลไบนารีมีลักษณะเป็น 1 และ 0 สลับกันซึ่งก็คือสัญญาณสี่เหลี่ยมนั่นเอง (Square Wave) ตามตัวอย่างในรูปเป็นสัญญาณในช่วง T_1

ความถี่หลักของคลื่นสี่เหลี่ยมจะเท่ากับครึ่งหนึ่งของอัตราการส่งข้อมูล ดังนั้นถ้าพิจารณาเฉพาะความถี่หลักเพียงอย่างเดียวแล้วความถี่สูงสุดของสัญญาณดิจิทัลที่ต้องการนำมามอดูเลตแบบพรีแควนซีซีฟตี้ยั้งจะเท่ากับ ครึ่งหนึ่งของ อัตราการส่งข้อมูล คือ

$$f_{a \max} = \text{Bit Rate} / 2$$

เมื่อ $f_{a \max}$ = ความถี่สูงสุดของสัญญาณดิจิทัลที่จะนำมามอดูเลต

ความถี่กลาง (Center Frequency = f_0) ของวงจรแรงดันควบคุมออสซิลเลเตอร์จะอยู่ในตำแหน่งกลางระหว่างความถี่มาร์ค กับความถี่สเปซ ดังแสดงในรูปที่ 2.20



รูปที่ 2.20 การเบี่ยงเบนความถี่

ลอจิก 1 ด้านอินพุตจะเลื่อนความถี่ของวงจรแรงดันควบคุมออสซิลเลเตอร์ จาก f_0 ไปเป็น f_s จะเห็นว่า การเปลี่ยนแปลงของข้อมูลไบนารีด้านอินพุตจาก “1” ไป “0” หรือ “0” ไป “1” จะทำให้ความถี่เอาท์พุทของวงจรแรงดันควบคุมออสซิลเลเตอร์ เลื่อนหรือเบี่ยงเบนกลับไปมาระหว่าง f_m กับ f_s เนื่องจากได้กล่าวมาแล้ว พรีแควนซีซีฟตี้ยั้ง นั้นก็คือการมอดูเลตแบบการมอดูเลตทางความถี่ ดังนั้นดัชนีการมอดูเลต (Modulate Index = MI) ใน พรีแควนซีซีฟตี้ยั้ง ก็ทำได้จากการมอดูเลตทางความถี่

$$MI = \Delta f / f_a$$

เมื่อ MI = ดัชนีการมอดูเลต

Δ = การเบี่ยงเบนของความถี่ใด ๆ จากความถี่กลาง (Hz)

f_a = ความถี่ของสัญญาณที่นำมามอดูเลต

ค่า MI ที่ยอมให้ได้สูงสุดคือค่า MI ที่ทำให้แบนด์วิธกว้างที่สุดซึ่งจะเกิดขึ้นเมื่อการเบี่ยงเบนของความถี่ถูกมอดูเลตแล้ว และความถี่ของสัญญาณที่นำมามอดูเลตมีค่าสูงสุด

ในพรีแควนซีซีฟตี้ยั้งมอดูเลต ค่า Δf เป็นการเบี่ยงเบนของความถี่สูงสุด (Peak Frequency Deviation) ของสัญญาณที่ถูกมอดูเลตซึ่งมีค่าเท่ากับความแตกต่างระหว่าง f_m หรือ f_0 กับ f_s ซึ่งก็คือครึ่งหนึ่งของความแตกต่างระหว่าง f_m กับ f_s นั่นคือ

$$\Delta f = (f_s - f_m) / 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเบี่ยงเบนของความถี่สูงขึ้นอยู่กับขนาดหรือแอมพลิจูดสัญญาณที่นำมามอดูเลต (สัญญาณดิจิทัล) เมื่อสถานะทางลอจิกเป็น “1” จะให้แรงดันออกมาค่าหนึ่งคงที่ตาม (เช่น 5 โวลต์) หรือถ้าในลอจิก “0” แรงดันออกมาคงที่ในระดับลอจิกเช่นกัน (เช่น 0 โวลต์)

f_a เป็นความถี่ของข้อมูลไบนารีด้านอินพุต ซึ่งจะทำให้แบนด์วิดท์กว้างที่สุดเมื่อ $f_a = \text{Bit Rate} / 2$ เท่านั้น เพราะฉะนั้นเราสามารถหาค่า MI ได้จาก

$$MI = (f_s - f_m) / 2$$

เมื่อ $f_s - f_m =$ ความถี่เบี่ยงเบนสูงสุด

$f_b =$ อัตราบิตของไบนารีอินพุต


ในการส่งสัญญาณการมอดูเลตทางความถี่ โดยทั่ว ๆ ไป ความกว้างของแบนด์วิดท์ จะแปรผันตรงกับค่า MI ซึ่งเช่นเดียวกับ ฟรีเควนซีซีพียูอิ่ง ที่ค่า MI โดยทั่ว ๆ ไป จะต้องมามีค่าต่ำกว่า 1.0 เพื่อให้เป็นเอฟเอ็มแบนด์แคบค่าแบนด์วิดท์ที่แคบที่สุดเรียก Minimum Nyquist Bandwidth (f_m) ตัวอย่างเช่น การส่งข้อมูลแบบฟรีเควนซีซีพียูอิ่งมีความถี่กลาง (f_o) = 7 kHz ความถี่สเปซ (f_s) = 6 kHz และความถี่มาร์ค (f_m) = 8 kHz ข้อมูลไบนารี อินพุตมี Bit Rate = 2 สามารถหาการมอดูเลตทางความถี่ ได้ดังนี้

$$MI = (6 \text{ kHz} - 8 \text{ kHz}) / 2 \text{ kHz}$$

$$MI = 1.0$$

ตารางที่ 2.4 Bessel Function TableMT	J0	J1	J2	J3	J4
0.0	1.0				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.50	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

จากตาราง Bessel Function ในตารางที่ 1 เมื่อ $MI = 1.0$ จะได้แถบความถี่ข้าง (Sideband Frequency) ออกมาข้างละ 3 ความถี่ โดยแต่ละความถี่จะห่างจากค่ากลาง (f_0) = 1 kHz ซึ่งก็คือ ($f_b / 2$ เมื่อ f_b คือ Bit Rate = 2 kHz) สามารถเขียนเป็นสเปกตรัมความถี่ได้ดังรูป




รูปที่ 2.21 สเปกตรัมความถี่ของตัวอย่าง

ข้อสังเกตคือ MI มีค่าอยู่ระหว่าง 0.5 ถึง 1.0 จะทำให้แบนด์วิธค่าประมาณ 2-3 เท่าของอัตราการส่งข้อมูล เสมอ

2.8.3 ฟรีควเอนซีซีฟเคียอิงคีมอดูเลเตอร์ (FSK Demodulator)

ฟรีควเอนซีซีฟเคียอิงคีมอดูเลเตอร์ คือตัวรับสัญญาณฟรีควเอนซีซีฟเคียอิง (FSK Receiver) จะเป็นตัวแยกสัญญาณไบนารีออกจากสัญญาณฟรีควเอนซีซีฟเคียอิง โดยส่วนมากจะใช้วงจรเฟสล็อกคูลูป (Phase lock loops : PLL) ดังรูปที่ 2.22

วงจรเฟสล็อกคูลูปในฟรีควเอนซีซีฟเคียอิงคีมอดูเลเตอร์ มีหลักการทำงานเหมือนกับวงจรเฟสล็อกคูลูปในเอฟเอ็มดีเท็คเตอร์ (FM Detector) ทุกอย่าง คือจะมีความถี่ฟรีรันนิ่งเท่ากับ Center Frequency (f_0) และในขณะที่ความถี่อินพุตของวงจรเฟสล็อกคูลูปเลื่อนไปมาระหว่าง f_m กับ f_s จะทำให้เกิดแรงดันคลาดเคลื่อนไฟตรง (DC Error Voltage) ซึ่งเป็นผลมาจากการเปรียบเทียบทางเฟส (Phase Comparator) ของสัญญาณอินพุต เนื่องจากความถี่อินพุตที่เข้ามายังวงจรเฟสล็อกคูลูปมีเพียง 2 ความถี่คือ f_m และ f_s ดังนั้นค่าแรงดันดังกล่าวจึงมีเพียง 2 ระดับเท่านั้น ซึ่งสามารถแทนค่าลอจิก “1” และลอจิก “0” เมื่อความถี่ทางอินพุตเป็น f_m และ f_s ตามลำดับ เราจึงได้สัญญาณเอาท์พุตจากวงจรเฟสล็อกคูลูป กลับมาเป็นข้อมูลไบนารี เหมือนกับตอนแรกที่ส่งมาทุกประการ



รูปที่ 2.22 บล็อกไดอะแกรมวงจรมวงจรเฟสล็อกคูลูปเฟริแควนซีฟิเคิลยั้งคิมอูเลเตอร์

2.9 โปรแกรมวิซวลเบสิก (Visual Basic)

ในการเขียนโปรแกรมแบบวิซวล นั้นทำให้โปรแกรมเมอร์ที่ใช้โปรแกรมแบบเก่าต้องเปลี่ยนแนวความคิดในการพัฒนาโปรแกรมใหม่มาเป็นการเขียนโปรแกรมแบบตอบสนองต่อเหตุการณ์ (Event Driven) เพื่อนำมาใช้กับระบบปฏิบัติการวินโดวส์ซึ่งเป็นระบบที่ติดต่อกับผู้ใช้แบบรูปภาพ (GUI : Graphic User Interface)

2.9.1 ความสามารถเด่น ๆ ของโปรแกรมวิซวลเบสิก 6.0

1. สามารถคอมไพล์โปรแกรมเป็นรหัสของคอมพิวเตอร์โดยตรง ทำให้โปรแกรมที่คอมไพล์ทำงานได้เร็วกว่าเดิม
2. จำนวนคอนโทรลที่มีมากมายหลายชิ้น เช่น คอนโทรลทางอินเทอร์เน็ต (Internet Control), คอนโทรลทางมัลติมีเดีย (Multimedia Control), คอนโทรลทางฐานข้อมูล (Database Control)
3. ความสามารถในการสร้าง Active X Control ขึ้นใช้งานเอง
4. ความสามารถทางด้านอิดิเตอร์ (Editor) ที่ใช้กระบวนการแปลคำสั่งที่ละบรรทัด (Interpreter)
5. เป็นโปรแกรมแรกที่สนับสนุนการทำงานแบบตอบสนองต่อเหตุการณ์ (Event- Driven Programming)

2.9.2 งานและการเขียนการใช้โปรแกรม วิซวลเบสิก

ในการใช้งานโปรแกรมวิซวลเบสิกนั้นจะมีส่วนประกอบ, เครื่องมือ และอุปกรณ์ที่จำเป็นต่อการพัฒนาที่เรียกว่า IDE (Integrated Development Environment) ซึ่งประกอบด้วยเครื่องมือออกแบบหน้าจอ การเขียนโค้ดโปรแกรม และตัวแปลภาษา ตัวตรวจสอบความผิดพลาด ทั้งหมดที่กล่าวมานี้โปรแกรมวิซวลเบสิก แยกออกเป็น ส่วน ๆ แสดงดังรูปที่ 2.23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. เมนูบาร์ เป็นส่วนแสดงคำสั่งของวิซวลเบสิกมีส่วนประกอบดังนี้

File ทำหน้าที่จัดการเพิ่มข้อมูลต่าง ๆ เช่น การสร้าง การจัดเก็บ

Edit ทำหน้าที่แก้ไขข้อมูลต่าง ๆ เช่น คัดลอก การยกเลิก

View ทำหน้าที่ซ่อนแสดง วินโดว์ (Windows) และ IDE ต่าง ๆ

Project ทำหน้าที่ลดเพิ่ม ฟอรัม (Form), แอคทีฟ-เอ็กซ์ (Active-x), คอนโทรล (Control)

Debug ติดตามตรวจสอบความผิดพลาดของ โปรแกรม

Run ทำหน้าที่สั่งให้โปรแกรมทำงาน, หยุดชั่วคราว, เลิกทำงาน

Tool ทำหน้าที่จัดการ Procedures ออกแบบเปลี่ยนแปลงตัวเลือกต่าง ๆ

2. Tool Bar ทำหน้าที่แสดงคำสั่งในรูปแบบไอคอน (icon) สัญลักษณ์

3. Tool Box เป็นส่วนที่เก็บเครื่องมือต่าง ๆ ที่ใช้ในการออกแบบฟอรัมของ วิซวลเบสิก

4. Project Explorer ทำหน้าที่แสดงจำนวน ฟอรัม, โมดูล (Module) ใน โปรเจกต์

5. Form Designer เป็น วินโดว์ ทำหน้าที่กับผู้ใช้งาน

6. Properties ทำหน้าที่แสดงคุณลักษณะของ วัตถุ (Object) ต่าง ๆ บน Form

7. Code Editor Windows ทำหน้าที่ระบุโค้ด (code) โปรแกรม (กด F7)

8. Form Layout Windows ทำหน้าที่แสดงตำแหน่งของฟอรัม เมื่อเริ่มทำงานครั้งแรก

2.9.3 การใช้งานโปรแกรมวิซวลเบสิก ติดต่อกับพอร์ตอนุกรม

ในการใช้งาน โปรแกรมวิซวลเบสิก เพื่อที่จะติดต่อกับพอร์ตอนุกรมนั้นเป็นเรื่องที่สามารถทำได้ง่ายมาก เพราะว่าทางผู้ผลิตโปรแกรมทางด้าน ไมโครซอฟต์ ได้จัดเตรียมเครื่องมือที่สามารถนำมาใช้เชื่อมต่อกับพอร์ตอนุกรมเอาไว้แล้ว ซึ่งเริ่มตั้งแต่ เวอร์ชัน (Version) 2 เป็นต้นมา สำหรับ โปรแกรมวิซวลเบสิก เวอร์ชัน 5 และเวอร์ชัน 6 จะมีชื่อเรียกว่า MsComm32.ocx ซึ่งจัดทำขึ้นเพื่อ ใช้งานกับระบบปฏิบัติการ 32 บิตใน วินโดว์ 95 และวินโดว์ 98

2.9.4 วิธีการสื่อสารที่ใช้ใน Mscomm Control

1. การสื่อสารด้วยการกระตุ้นจากเหตุการณ์ที่เกิดขึ้น (Event-Driven Communication) ซึ่งการสื่อสารลักษณะนี้จะมีประสิทธิภาพมากกว่าคือ ตัว Ms-Comm32.ocx จะตอบสนองต่อเหตุการณ์แบบทันทีทันใด คือจะเริ่มทำงานเมื่อพอร์ตอนุกรมถูกกระตุ้นทำให้เกิดการเปลี่ยนแปลงที่ขา Data Carrier Detect (DCD) หรือขา Request To Sent (RTS)
2. การสื่อสารด้วยการคอยตรวจสอบเหตุการณ์ (Polling) เป็นการคอยตรวจสอบค่าเหตุการณ์ และค่าความผิดพลาดที่จะเกิดขึ้นในคุณสมบัติ Comm Event

2.9.5 สรุปการใช้งานพอร์ตอนุกรม

1. กำหนดหมายเลขพอร์ต เช่น

MSComm.CommPort = 1 เป็นการ ใช้ COM1 (หมายเลขจะเป็นตัวเลือกพอร์ตที่จะใช้งาน)

2. กำหนดค่าเซตติง (Settings) ซึ่งจะเป็นค่าที่จะใช้ในการติดต่อของพอร์ตอนุกรมประกอบด้วยความเร็วในการส่งข้อมูล, บิตพาริตี, ขนาดของข้อมูล, จำนวนบิตหยุด รูปแบบการกำหนดค่า ตัวอย่างเช่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MSComm1.Setting = 9600,N,8,1 หมายถึง ความเร็วในการส่งข้อมูลเท่ากับ 9600, ไม่มีพาริตี, ข้อมูลเป็นแบบ 8 บิต, 1 บิตหยุด

3. กำหนดค่า InputLen ซึ่งเป็นตัวอ่านค่าการอ่านข้อมูลของพอร์ตอนุกรมให้กำหนดค่า ดังนี้
MSComm1.InputLen = 0 เป็นการอ่านค่าทั้งหมดที่เข้ามาทางอินพุต

4. กำหนดค่าพอร์ต Portopen ดังนี้
MSComm1.Portopen = True เป็นการเปิดใช้งานพอร์ตอนุกรม
MSComm1.Portopen = False เป็นการปิดใช้งานพอร์ตอนุกรม

5. ในการเขียนโปรแกรมรับค่าพอร์ตอนุกรม ดังนี้
Data = MSComm1.Input เป็นการรับค่าจากพอร์ตอนุกรมมาเก็บไว้ในตัวแปรชื่อ Data

6. ในการเขียนโปรแกรมรับส่งค่าไปยังพอร์ตอนุกรม ดังนี้
MSComm1.Out = Chr&(Data) รับส่งค่าข้อมูลที่อยู่ในตัวแปรชื่อ Data ไปยังพอร์ตอนุกรม



2.9.6 ค่าคงที่ของคุณสมบัติ MsComm32.ocx

ตารางที่ 2.5 ค่าคงที่สำหรับคุณสมบัติ Handshake

ค่าคงที่	ค่าที่ได้	รายละเอียด
ComNone	0	ไม่ใช้การตรวจสอบ Handshake
ComXonZXoff	1	ใช้การตรวจสอบ Handshake แบบ Xon/Xoff
ComRTS	2	ใช้การตรวจสอบ Handshake ผ่านทางขา RTS และ CTS
ComRTSOnXoff	3	กำหนดการตรวจสอบ Handshake ทั้งแบบ RTS-CTS และ Xon/Xoff

ตารางที่ 2.6 ค่าคงที่สำหรับคุณสมบัติ OnComm

ค่าคงที่	ค่าที่ได้	รายละเอียด
ComEvSend	1	ส่งค่าเหตุการณ์ (Send Event)
ComEvReceive	2	รับค่าเหตุการณ์ (Receive Event)
ComEvCTS	3	มีการเปลี่ยนแปลงที่ขา CTS
ComEVDSR	4	มีการเปลี่ยนแปลงที่ขา DSR
ComEVCD	5	มีการเปลี่ยนแปลงที่ขา DCD
ComEVRing	6	ตรวจรับสัญญาณกระดิ่งของโทรศัพท์
ComEVEOF	7	ตรวจพบตำแหน่งท้ายสุดของไฟล์ (End of file)

ตารางที่ 2.7 ค่าคงที่สำหรับคุณสมบัติ Error

ค่าคงที่	ค่าที่ได้	รายละเอียด
ComEventBreak	1001	ได้รับสัญญาณ Break
ComEventCTSTO	1002	ขา เกิด ไทม์เอาต์
ComEventDSRTO	1003	ขา เกิด ไทม์เอาต์
ComEventFrame	1004	เกิดข้อผิดพลาดที่เฟรมข้อมูล (Framing error)
ComEventOverrun	1006	พอร์ตอนุกรมเกิด โอเวอร์รัน (Port Overrun)
ComEventCDTO	1007	ขา เกิด ไทม์เอาต์
ComEventRXOver	1008	บัฟเฟอร์รับข้อมูลเกิด over flow
ComEventRxParity	1009	เกิดข้อผิดพลาดที่พาริตี (parity Error)
ComEventTxFull	1010	บัฟเฟอร์ส่งข้อมูลเต็ม
ComEventDCB	1011	เกิดข้อผิดพลาดขึ้นที่กลไกการควบคุม DCB โดยที่ไม่ได้คาดคิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.8 ค่าคงที่สำหรับคุณสมบัติ InputMode

ค่าคงที่	ค่าที่ได้	รายละเอียด
ComInPutModeText	0	ข้อมูลที่ได้รับมีคุณสมบัติเป็นข้อความ (ค่าปกติ)
ComInPutModeBinary	1	ข้อมูลที่ได้รับเข้ามาเป็นข้อมูล ไบนารี

2.9.7 ข้อความที่บ่งชี้ถึงค่าผิดพลาดที่เกิดขึ้น (MS Comm Control)

ตารางที่ 2.9 ข้อความที่บ่งชี้ถึงค่าความผิดพลาดที่เกิดขึ้น (MS Comm Control)

ข้อความที่บ่งชี้ความผิดพลาด	ค่าที่ได้	คำอธิบายของข้อความที่ปรากฏ
ComInvalid ProPerty Value	380	กำหนดค่าไม่ถูกต้อง
ComSetNotSupported	383	ค่าที่ได้ตั้งไว้สามารถอ่านได้อย่างเดียว
ComGetNotSupported	394	ค่าที่ได้รับสามารถอ่านได้อย่างเดียว
	8000	อ่านค่าไม่ได้ขณะที่ Port ถูกเปิดใช้อยู่
ComPortInvalid	8001	ค่าของเวลาที่หาออกมาได้ต้องมีค่ามากกว่าศูนย์
	8002	หมายเลขของ Port ไม่ถูกต้อง
	8003	ผลลัพธ์จะเกิดขึ้นขณะที่มีการทำงานเท่านั้น
ComPortAlreadyOpen	8004	Port จะสามารถอ่านค่าได้ในขณะที่มีการทำงานเท่านั้น
	8005	Port ได้ถูกเปิดเรียบร้อยแล้ว
	8006	อุปกรณ์เกิดการผิดพลาดหรือไม่สามารถรองรับค่าได้
	8007	อุปกรณ์ที่ไม่ยอมรับค่าที่ Baud Rate ตั้งเอาไว้
	8008	ขนาดของข้อมูลผิดพลาด
	8009	ค่าตัวแปรที่แสดงอยู่ผิดพลาด
	8010	Hardware ไม่พร้อมทำงาน (ถูกปกป้องโดยอุปกรณ์ชิ้นอื่น)
ComNoOpen	8011	ฟังก์ชันไม่สามารถกำหนดแถวของข้อมูลได้
	8012	Port ยังไม่พร้อมที่จะถูกเปิดใช้งาน
	8013	Port พร้อมที่จะเปิดใช้งานได้
ComSetCommStateFailed	8014	Port ไม่สามารถทำงานได้
	8015	ไม่สามารถ Set สถานะของ Port ได้
ComPortNotOpen	8016	ไม่สามารถ Set Port ตามเหตุการณ์ที่กำหนดให้ได้
	8018	จะสามารถหาผลลัพธ์ได้ก็ต่อเมื่อ Port มีการทำงานเท่านั้น
ComReadError	8019	Port ไม่ว่างมีข้อมูลเต็มใน Port
ComDCBError	8020	เกิดความผิดพลาดขณะที่อ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การสร้างและการคำนวณ

3.1 ลักษณะของโครงการ

ในโครงการนี้จะแบ่งหัวข้องานเป็น 2 ส่วน คือ ส่วนของฮาร์ดแวร์ และ ซอฟต์แวร์ โดยที่ในส่วนของฮาร์ดแวร์นั้น จะเป็นการสร้าง FSK Modulator ที่เป็นการผสมสัญญาณ แบบ FSK Modulation (Frequency Shift Keying Modulation) เพื่อทำหน้าที่เป็นอุปกรณ์สื่อสาร (Data Communication Equipment ,DCE)

3.2 ส่วนประกอบทางฮาร์ดแวร์

3.2.1 ตัวกำเนิดสัญญาณ FSK (FSK Generator)

ตัวกำเนิดสัญญาณ FSK ก็คือ ตัวส่งสัญญาณ FSK (FSK Transmitter) ซึ่งมีหลักการที่ว่าเมื่อข้อมูลที่ป้อนเป็นสัญญาณดิจิทัลที่มีลักษณะเป็นข้อมูล ไบนารี จะทำให้ความถี่เลื่อนหรือเบี่ยงเบนไปตามการเปลี่ยนแปลงของข้อมูลไบนารีที่เข้ามามากดั่งนั้นสัญญาณทางเอาต์พุตตัวกำเนิด FSK จะอยู่ในรูปของความถี่ที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง (Frequency Continuous) เมื่อข้อมูลไบนารีด้านอินพุตเปลี่ยนแปลงจากสถานะลอจิก “1” เป็นลอจิก “0” (หรือในทางกลับกันคือลอจิก “0” เป็นลอจิก “1”) สัญญาณเอาต์พุตจาก FSK ก็จะได้ความถี่ระหว่าง 2 ความถี่ด้วยกัน คือความถี่ลอจิก “1” หรือ Mark Frequency (f_m) และความถี่ลอจิก “0” หรือ Space Frequency (f_s)

การเปลี่ยนแปลง (หรือการเลื่อน) ของความถี่แต่ละครั้งจะเกิดขึ้น เมื่อสถานะของลอจิกด้านสัญญาณเข้าเปลี่ยนแปลงนั่นคือ อัตราการเปลี่ยนแปลงสัญญาณออกจะเท่ากับอัตราเปลี่ยนแปลงสัญญาณเข้า ซึ่งในดิจิทัล โมดูลเหล่านั้นอัตราเปลี่ยนแปลงของสัญญาณด้านอินพุตของ FSK เปลี่ยนแปลงของสัญญาณด้านเอาต์พุตของ FSK Generator เรียกว่า “อัตราบอด” หรือ Baud Rate ดังนั้นการส่งข้อมูลด้วยเทคนิค FSK อัตราบอดจะเท่ากับอัตราบอดเสมอ

3.2.2 FSK Bandwidth


ในระบบการสื่อสารข้อมูลด้วยสัญญาณอนาล็อกหรือสัญญาณความถี่นั้นแบนด์วิดท์เป็นสิ่งที่ต้องพิจารณาเป็นอันดับแรก เนื่องจากวิธีการของ FSK อยู่บนพื้นฐานเดียวกันกับ FM ดังนั้นการอธิบายถึงสูตรต่างๆ ก็ใช้หลักการของ FM ทุกอย่าง

ความถี่กลาง (Center Frequency = f_0) ของ VCO จะอยู่ในตำแหน่งกลางระหว่าง Mark Frequency (f_m) กับ Space Frequency (f_s)

ลอจิก 1 ด้านอินพุตจะเลื่อนความถี่ของ VCO จาก f_0 ไปเป็น f_m จะเห็นว่าการเปลี่ยนแปลงของข้อมูล ไบนารีด้านอินพุตจาก “1” ไป “0” หรือ “0” ไป “1” จะทำให้ความถี่เอาท์พุตของ VCO เลื่อนหรือเบี่ยงเบนไปมา ระหว่าง f_m กับ f_s เนื่องจากที่กล่าวมาแล้วว่า FSK นั้นคือการมอดูเลตแบบ FM

3.2.3 FSK ดีมอดูเลเตอร์ (FSK Demodulation)

FSK Demodulation คือ ตัวรับสัญญาณ FSK (FSK Receiver) จะเป็นตัวแยกสัญญาณ ไบนารีออกจากสัญญาณ FSK โดยส่วนมากจะใช้วงจรร PLL (Phaselock loops) ดังรูป




รูป 3.1 PLL FSK Demodulator

PLL ใน FSK Demodulation มีหลักการทำงานเหมือนกับ PLL ใน FM Detector ทุกอย่างคือจะมีความถี่ฟรีรันนิ่งเท่ากับ Center Frequency (f_0) และในขณะที่ความถี่อินพุตของ PLL เลื่อนไปมา ระหว่าง f_m กับ f_s จะทำให้เกิดแรงดันคลาดเคลื่อนไฟตรง (DC Error Voltage) ซึ่งเป็นผลมาจากการเปรียบเทียบเฟส (Phase Comparator) ของสัญญาณอินพุต เนื่องจากความถี่อินพุตที่เข้าทาง PLL มีเพียง 2 ความถี่คือ f_m และ f_s ดังนั้น ค่าแรงดันดังกล่าว จึงมีเพียง 2 ระดับเท่านั้น ซึ่งสามารถแทนด้วยลอจิก “1” และลอจิก “0” เมื่อความถี่ทางอินพุตเป็น f_m และ f_s ตามลำดับ เราจึงได้สัญญาณเอาท์พุตจาก PLL กลับมาเป็นข้อมูลไบนารีเหมือนกับตอนแรกที่ส่งมาทุกประการ

3.2.4 แนวทางการออกแบบ FSK เพื่อใช้งาน

หลังจากที่เราได้ทราบถึงหลักการและรายละเอียดของการรับ-ส่ง ข้อมูลด้วย FSK มาพอสมควรแล้ว ก็มาพูดถึงการนำไปใช้งานในทางปฏิบัติ ซึ่งก็คือ เราจะออกแบบวงจร FSK ได้อย่างไร เมื่อก่อนการออกแบบวงจร FSK จะใช้อุปกรณ์ประเภททรานซิสเตอร์ และอุปกรณ์พาสซีฟ ต่าง ๆ มาต่อเป็นวงจร FSK ทั้งทางด้านส่งและด้านรับ แต่เนื่องจากปัจจุบันเทคโนโลยีด้านไอซี (Integrate Circuit) ได้พัฒนาไปมาก ทำให้สามารถรวมวงจรต่าง ๆ เข้าด้วยกันบรรจุภายในชิพ เล็ก ๆ เช่น ไอซี ออปแอมป์ ไอซี PLL เป็นต้น

3.2.5 Block diagram ของภาคส่ง




รูป 3.2 แสดงการทำงานของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.6 การทำงานของวงจรภาคส่ง

3.2.6.1 ส่วนแปลงสัญญาณข้อมูลมาตรฐาน RS-232 เป็นระดับแรงดัน TTL



รูป 3.3 วงจรแปลงสัญญาณ RS-232 เป็น TTL

การทำงานของวงจรจะใช้ทรานซิสเตอร์เบอร์ C458 ทำงานอยู่ 2 สถานะ คือ จะทำงานในสถานะอิ่มตัว (Satuarate) และ สถานะคัทออฟ (Cut off)

$$I_{C\text{sat}} = 10 \text{ mA}$$

$$I_{B\text{sat}} = 10 \text{ mA} / \beta = 10 \text{ mA} / 120 = 83 \mu\text{A}$$

$$\text{ใช้ } I_B = 100 \mu\text{A}$$

$$I_C = 100 \mu\text{A} \times 120 = 12 \text{ mA}$$

$$\text{เมื่อ } V_{in} = 12 \text{ V}; R_B = (V_{in} - V_{BE}) / I_B = 113 \text{ k}\Omega$$

$$\text{ใช้ } R_B = 100 \text{ k}\Omega$$

$$I_B = 11.3 / 100 \text{ k}\Omega = 113 \mu\text{A}$$

$$I_B > I_{B\text{sat}}$$

ดังนั้น Tr จะทำงานในสถานะ Saturate

$$\text{ใช้ } R_B = 100 \text{ k}\Omega$$

$$\text{เมื่อ } V_{in} = -12 \text{ V}; I_B = 0 \mu\text{A}$$

ดังนั้น Tr จะทำงานในสถานะ Cutoff

3.2.6.2 ส่วนของการออกแบบ FSK Generator

ในการออกแบบ FSK Generator ได้นำเอาไอซีเบอร์ XR-2206 ซึ่งเป็นโมโนลิธิคฟังก์ชัน เชนเนอร์เรเตอร์ กำเนิดคลื่นเอาท์พุทได้ทั้งคลื่นไซน์ คลื่นสามเหลี่ยม คลื่นสี่เหลี่ยม หรือแรมป์ (Ramp) โดยมีย่านความถี่ตั้งแต่ 0.01 Hz ถึง 1.0 MHz

ในกรณีนี้เราจะใช้ XR-2206 เป็นตัวกำเนิดคลื่นรูปไซน์ ในลักษณะ FSK Generator โดยใช้ไทม์มิ่ง รีซิสเตอร์ R1 และ R2 ที่ต่อระหว่างขา 7,8 กับกราวด์ตามลำดับ โดยที่สัญญาณดิจิทัล (หรือ Keying Signal) ที่ป้อนเข้ามายังขา 9 ของไอซี เป็นตัวกำหนดสัญญาณทางเอาท์พุท (ขา 2) ถ้าขา 9 อยู่ในสถานะวงจรเปิดหรือมี $V_{Bias} \geq 2V$ แล้ว R1 จะเป็นกำหนดไทม์มิ่งร่วมกับตัวเก็บประจุที่ต่อคร่อมระหว่างขา 5 กับขา 6 (หรือในทำนองกลับกันถ้าขา 9 มี $V_{Bias} < 1V$ แล้ว R2 จะเป็นตัวกำหนดไทม์มิ่งร่วมกับตัวเก็บประจุระหว่างขา 5 กับขา 6 เช่นเดียวกัน) จึงทำให้ความถี่เอาท์พุทอยู่ในช่วงระหว่าง f_m กับ f_s โดยทั้ง f_m และ f_s จะอิสระต่อกันและสามารถเปลี่ยนแปลงความถี่ได้โดยการ เลือกค่า R1 หรือ R2 ตามสมการข้างล่าง

$$f_m = 1/R_1C$$

$$f_s = 1/R_2C$$

ตัวเก็บประจุระหว่างขา 5 กับ ขา 6 จะอยู่ในช่วง 1,000 pF – 100 uF ตัวต้านทาน R₁ และ R₂ จะอยู่ในช่วง 4 k – 200 k Ω

ในการออกแบบด้านส่งนั้นเราจำเป็นต้องกำหนดค่า f_m และ f_s ก่อนซึ่งจะกำหนดเองก็ได้ แต่ในทางปฏิบัติจริงแล้วบางครั้งการกำหนด f_m และ f_s เองนั้น มักจะเป็นปัญหาในเรื่องความถี่ฮาร์โมนิกและการกำหนด f_m และ f_s นั้นจะเกี่ยวข้องไปถึง Baud Rate ในการรับ-ส่งด้วย ดังนั้นจึงมีการกำหนด f_m และ f_s ซึ่งเรียกว่า FSK BAND และจะแตกต่างกันตาม Band Rate ดังตาราง

75 Baud	$f_m = 1110$ Hz $f_s = 1170$ Hz
300 Baud	$f_m = 1070$ Hz $f_s = 1270$ Hz
1200 Baud	$f_m = 1200$ Hz $f_s = 2200$ Hz

ตาราง 3.1 FSK BAND

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราใช้ไอซีเบอร์ XR-2206 ซึ่งเป็น Monolithic Function Generator ทำหน้าที่ในการมอดูเลท สัญญาณดิจิทัล โดยการเข้ารหัสแถบความถี่ FSK ซึ่งสามารถใช้ได้กับอินพุตที่เป็น TTL หรือ CMOS ก็ได้ สามารถที่จะให้ค่าคลื่นรูปไซน์เอาท์พุตได้ประมาณ 3 V_{p-p} และค่าความผิดเพี้ยนของสัญญาณที่เกิดขึ้นจะอยู่ระหว่าง 0.5 % ถึง 2.5%

วงจรที่ใช้แสดงดังรูป โดยสัญญาณดิจิทัล อินพุตจะเข้าที่ขา 9 สัญญาณระดับสูง (High level signal) จะมีค่าความถี่ตามค่า $1/R_1C$ Hz ส่วนสัญญาณระดับต่ำ (Low level signal) จะมีค่าความถี่ตามค่า $1/R_2C$ Hz (ค่าความต้านทานหน่วยเป็น โอห์ม ตัวเก็บประจุหน่วยฟารัด) ถ้าจะให้มีความเสถียรภาพที่ดี ความต้านทาน R_1 และ R_2 มีไว้เพื่อปรับค่าความผิดเพี้ยนของสัญญาณที่น้อยที่สุด ถ้าไม่ต้องการค่าที่ละเอียดมาก ก็อาจจะปล่อยขา 15 และ 16 วางและตัวต้านทานปรับค่าได้ R_1 อาจจะแทนด้วยตัวต้านทานค่าคงที่ 200 โอห์ม ที่ขา 2 ค่าเอาท์พุตอิมพีแดนซ์จะมีค่าประมาณ 600 โอห์ม และก็ควรจะใช้หลักการคัปปลิ่ง (coupling) ด้วย

RS-232	TTL	Frequency
-12 V	5 V	1,200 Hz
+12 V	0 V	2,200 Hz

ตาราง 3.2 เปรียบเทียบระดับสัญญาณของ RS-232 กับ TTL

$$f_1 = 1,200 \text{ Hz} = 1/R_1C$$

$$C = 0.1 \mu\text{F}; R_1 = 1/f_1C$$

$$R_1 = 1/1,200 \times 0.1 \times 10^{-6}$$

$$R_1 = 8.33 \text{ k}\Omega$$

เลือกใช้งาน $C = 0.1 \mu\text{F}$ และ $R_1 = 8.2 \text{ k}\Omega$

$$f_2 = 2,200 \text{ Hz} = 1/R_2C$$


$$C = 0.1 \mu\text{F}; R_2 = 1/f_2C$$

$$R_2 = 1/2,200 \times 0.1 \times 10^{-6}$$

$$R_2 = 4.545 \text{ k}\Omega$$


เลือกใช้งาน $C = 0.1 \mu\text{F}$ และ $R_2 = 4.7 \text{ k}\Omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4 วงจร FSK Modulation


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.5 แสดงวงจรของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.7 Block diagram ของภาครับ



รูป 3.6 แสดงการทำงานของภาครับ

3.2.8 การออกแบบวงจร FSK Demodulation ด้วย IC เบอร์ XR-2211

ในการ ตีความสัญญาณ FSK เราจะใช้ IC เบอร์ XR-2211 ซึ่งเป็นโมโนลิธิกเฟสล็อกลูป (monolithic phase- locked loop, PLL) ซึ่งถูกออกแบบมาสำหรับการสื่อสารข้อมูลโดยเฉพาะย่านความถี่ที่ใช้งานตั้งแต่ 0.01 Hz ถึง 300 KHz สัญญาณอินพุตที่เป็นอนาล็อกอยู่ในช่วง 2 mV ถึง 3 V โดยสามารถเชื่อมต่อกับ DTL, TTL และ ECL วงจรภายในประกอบด้วย PLL สำหรับ tracking สัญญาณความถี่อินพุต Quadrature phase detector และ FSK voltage comparator ได้โดยการคำนวณค่าพารามิเตอร์ จากวงจร ที่ต้องใช้กำหนดมีทั้งหมด 5 ตัว คือ R_0, R_1, R_2, C_0, C_1 และ C_F โดย $f_m = 1,200$ Hz และ $f_s = 2,200$ Hz

การคำนวณ

1. คำนวณความถี่กลางของ PLL, f_0

$$f_0 = (f_m + f_s)/2 = 1,700 \text{ Hz}$$

2. เลือกใช้ความต้านทานไทม์มิ่ง (R_0) ในย่าน $10 \text{ k}\Omega$ ในที่นี้เราใช้ความต้านทานไทม์มิ่ง R_0 ประมาณ $20 \text{ k}\Omega$ โดยใช้ความต้านทานค่าคงที่ $18 \text{ k}\Omega$ อนุกรมกับโพเทนซิโอมิเตอร์ $5 \text{ k}\Omega$

3. คำนวณค่าคาปาซิเตอร์ C_0 จาก

$$C_0 = 1/R_0 f_0$$

$$C_0 = 1/(20 \text{ k}\Omega \times 1,700) = 0.0294 \mu\text{F}$$

$$\text{เลือกใช้ } C_0 = 0.027 \mu\text{F}$$

4. คำนวณค่าความต้านทาน R_1 จากสมการ

$$R_1 = R_0 (f_0 / (f_m - f_s)) = 20 \text{ k}\Omega (1,700 / (1,200 - 2,200))$$

$$R_1 = 34 \text{ k}\Omega$$

$$\text{เลือกใช้ } R_1 = 30 \text{ k}\Omega$$

5. คำนวณ C_1 จาก


$$C_1 = C_0/4 = (0.027 \mu\text{F})/4 = 0.00675 \mu\text{F}$$

$$\text{เลือกใช้ } C_1 = 0.01 \mu\text{F}$$

6. คำนวณค่าคาปาซิเตอร์ C_F เมื่อใช้ความต้านทาน R_F ช $100 \text{ k}\Omega$ และ $R_B = 510 \text{ k}\Omega$

$$C_F (\text{in } \mu\text{F}) = (3/\text{Baud Rate}) = 3/1,200 = 0.0025 \mu\text{F}$$

$$\text{เลือกใช้ } C_F = 0.0022 \mu\text{F}$$




รูปที่ 3.7 วงจร FSK Demodulation

3.2.9 ส่วนแปลงระดับสัญญาณ TTL เป็นมาตรฐาน RS-232

ใช้ IC เบอร์ MC 1488 (Gd75188) ซึ่งเป็น IC line driver ใช้สำหรับขับ RS-232 แรงดันแหล่งจ่ายมากที่สุด ± 15 โวลต์ สามารถใช้กับแหล่งจ่ายที่ไม่สมมาตรได้ เอาท์พุทจะแตกต่างจากแรงดันของแหล่งจ่ายอยู่ 2 โวลต์ เช่น เราใช้แหล่งจ่าย ± 12 โวลต์


เมื่อป้อนอินพุท TTL ลอจิก 0 (< 0.8 โวลต์) ผลที่ได้จาก line voltage จะเป็น +10 โวลต์ ซึ่งเป็น space ของ RS-232

แต่ถ้าอินพุท TTL ลอจิก 1 (> 2.4 โวลต์) ผลที่ได้จาก line voltage จะเป็น -10 โวลต์ ตรงกับ mark ของ RS-232



รูป 3.8 แสดงวงจรแปลงสัญญาณ TTL เป็น RS-232


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.9 วงจรภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 ลักษณะการทำงานของด้านส่ง




รูป 3.10 โฟร์ชาร์ตของด้านส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 ลักษณะการทำงานของด้านรับ

RECEIVER



รูป 3.11 โฟร์ชาร์ตของด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองการแปลงระดับแรงดัน RS-232 และการเข้ารหัสสัญญาณฟรีควเอนซีซีฟคีย์อิ่ง

จุดประสงค์


1. เพื่อแปลงระดับแรงดันจากระดับแรงดัน RS-232 เป็นระดับแรงดัน ทีทีแอล
2. เพื่อศึกษาการแปลงข้อมูลจากทีทีแอลเป็นสัญญาณฟรีควเอนซีซีฟคีย์อิ่ง
3. เพื่อศึกษาการแปลงข้อมูลจากดิจิทัลเป็นอนาลอก

อุปกรณ์การทดลอง

1. ฟังก์ชันเจนเนอเรเตอร์ (Function Generator)
2. ชุดวงจรเข้ารหัสสัญญาณแบบฟรีควเอนซีซีฟคีย์อิ่ง (FSK Modulator)
3. ออสซิลโลสโคป (Oscilloscope)


ขั้นตอนการทดลอง

1. ต่อวงจรตามรูปที่ 4.1
2. ใช้ฟังก์ชันเจนเนอเรเตอร์ป้อนสัญญาณรูปคลื่นสแควร์ (Square Wave) ความถี่ 200 Hz, 300 Hz
3. ใช้ออสซิลโลสโคปวัดสัญญาณเอาต์พุตที่เป็นทีทีแอล และเอาต์พุตวงจรเข้ารหัสสัญญาณแบบฟรีควเอนซีซีฟคีย์อิ่ง




รูปที่ 4.1 รูปแสดงการทดลองวงจรเข้ารหัสสัญญาณแบบฟรีควเอนซีซีฟคีย์อิ่ง

ผลการทดลอง




รูปที่ 4.2 ผลการทดลอง การแปลงสัญญาณ จาก RS232 (CH 1) เป็นสัญญาณที่ทีแอล (CH 2) ที่ ความถี่ 100 Hz




รูปที่ 4.3 ผลการทดลอง การแปลงสัญญาณจาก RS232 (CH 1) เป็นสัญญาณที่ทีแอล (CH 2) ที่ ความถี่ 500 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 ผลการทดลอง การแปลงสัญญาณ RS232 (CH 1) เป็นสัญญาณฟริควนซีซีพีคียอิง (CH 2) ที่ความถี่ 100 Hz



รูปที่ 4.5 ผลการทดลอง การแปลงสัญญาณ RS232 (CH 1) เป็นสัญญาณฟริควนซีซีพีคียอิง (CH 2) ที่ความถี่ 500 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดลองการถอดรหัสสัญญาณฟรีควเอนซีซีฟเคียอ์ง และการแปลงแรงดันทีทีแอล

จุดประสงค์


1. เพื่อศึกษาการแปลงข้อมูลจากสัญญาณฟรีควเอนซีซีฟเคียอ์งเป็นสัญญาณทีทีแอล
2. เพื่อศึกษาการแปลงข้อมูลจากอนาลอกเป็นดิจิตอล
3. เพื่อแปลงระดับแรงดันจากทีทีแอลเป็นระดับแรงดันทีทีแอล

อุปกรณ์การทดลอง

1. ฟังก์ชันเจนเนอเรเตอร์ (Function Generator)
2. ชุดวงจรเข้ารหัสสัญญาณแบบฟรีควเอนซีซีฟเคียอ์ง (FSK Modulator)
3. ชุดวงจรถอดรหัสสัญญาณแบบฟรีควเอนซีซีฟเคียอ์ง (FSK Demodulator)
4. ออสซิลโลสโคป
5. วิทยุรับ-ส่ง


ขั้นตอนการทดลอง

1. ต่อดังตามรูปที่ 4.6
2. ใช้ฟังก์ชันเจนเนอเรเตอร์ป้อนสัญญาณรูปคลื่นสแควร์ (Square Wave) ความถี่ 200 Hz, 300 Hz
3. ใช้ออสซิลโลสโคปวัดสัญญาณที่เอาต์พุตของวงจรถอดรหัสสัญญาณฟรีควเอนซีซีฟเคียอ์ง และที่วงจรแปลงระดับแรงดัน




รูปที่ 4.6 รูปแสดงการทดลองวงจรถอดรหัสสัญญาณแบบฟรีควเอนซีซีฟเคียอ์ง

ผลการทดลอง




รูปที่ 4.7 รูปแสดงรหัสสัญญาณฟริควเอนซีซีฟคียิ่งด้านส่ง (CH 1) กับรหัสสัญญาณฟริควเอนซีซีฟคียิ่ง ด้านรับ (CH 2) ที่ความถี่ 100 Hz




รูปที่ 4.8 รูปแสดงรหัสสัญญาณฟริควเอนซีซีฟคียิ่งด้านส่ง (CH 1) กับรหัสสัญญาณฟริควเอนซีซีฟคียิ่ง ด้านรับ (CH 2) ที่ความถี่ 500 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 รูปแสดงรหัสสัญญาณพรีแควนซีซิกนัลยั้งด้านส่ง (CH 1) กับรหัสสัญญาณที่ที่แอลของ FSK DEMODULATOR (CH 2) ที่ความถี่ 100 Hz




รูปที่ 4.10 รูปแสดงรหัสสัญญาณพรีแควนซีซิกนัลยั้งด้านส่ง (CH 1) กับรหัสสัญญาณที่ที่แอลของ FSK DEMODULATOR (CH 2) ที่ความถี่ 500 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 รูปแสดงสัญญาณ จาก RS232 (CH 1) เทียบกับสัญญาณ OUTPUT ทางด้านรับ (CH 2) ที่ความถี่ 100 Hz



รูปที่ 4.12 รูปแสดงสัญญาณ จาก RS232 (CH 1) เทียบกับสัญญาณ OUTPUT ทางด้านรับ (CH 2)

ที่ความถี่ 500 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 รูปแสดง OUTPUT ทางด้านรับ (CH2) ความถี่ 500Hz ระยะทาง 1000 เมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 รูปแสดงโครงการที่เสร็จสมบูรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

โครงการนี้เป็น การสื่อสารข้อมูลดิจิทัลผ่านทางคลื่นวิทยุ โดยการเปลี่ยนสัญญาณทางดิจิทัล (Digital signal) ให้เป็นสัญญาณอนาล็อก (Analog signal) สองความถี่ คือที่ระดับที่ลอจิก “0” ให้เป็นความถี่ 2200 Hz และที่ระดับลอจิก “1” ให้เป็นความถี่ 1200 Hz (FSK Modulation) แล้วส่งออกอากาศต่อไปยังเครื่องรับ ทางด้านเครื่องรับทำการดีมอดูเลท (Demodulate) ความถี่ที่รับได้กลับคืนมาเป็นสัญญาณดิจิทัลในระดับลอจิกเดียวกันกับทางด้านสัญญาณดิจิทัลของเครื่องส่งแล้วส่งต่อไปยังส่วนแสดงผลในที่นี้ผู้จัดทำใช้ตัวแสดงผลเป็นบอร์ดแสดงผล (Display board)

FSK MOD การส่งข้อมูลแบบไร้สายนี้มีข้อจำกัดด้วยเทคนิคของการมอดูเลท เช่น ความกว้างของแถบความถี่ (BANDWIDTH) ความเร็วในการส่งข้อมูล จากการส่งข้อมูลแบบ Asynchronous สามารถส่งข้อมูลได้สูงสุด 1200 บิตใน 1 วินาที ถ้าต้องการส่งข้อมูลที่ความเร็วสูงกว่านี้จะต้องใช้เทคนิคอย่างอื่นเข้าช่วย เช่น การทำเฟรมมอดูเลชัน

การส่งและรับสัญญาณผู้จัดทำใช้วิทยุ Walkie-Talkie ใช้ย่านความถี่วิทยุสมัครเล่นซึ่งใช้กันแพร่หลายอยู่ในปัจจุบัน ทำให้ส่งผลกระทบต่อในด้านสัญญาณรบกวนเมื่อมีการใช้ช่องสัญญาณความถี่ตรงกันในเวลาเดียวกัน เพื่อเป็นการขจัดปัญหาดังกล่าวจำเป็นต้องมีการเข้ารหัสและถอดรหัสสัญญาณเพื่อไม่ให้สัญญาณที่ไม่ต้องการผ่านเข้ามาแสดงผลยังภาครับได้ นอกจากนี้การรับส่งข้อมูลระหว่างผู้ส่งกับผู้รับยังต้องมีการพัฒนาในเรื่องของ โปรโตคอล ในการตรวจสอบความผิดพลาดของข้อมูลที่ทำการส่งและรับ เพื่อให้ได้ข้อมูลที่ถูกต้องมากที่สุด

ประโยชน์ที่ได้รับจากโครงการนี้

1. การควบคุมบอร์ดแสดงผลโดยการสื่อสารข้อมูลแบบไร้สายนี้สามารถติดต่อสื่อสารกันได้ในทุกพื้นที่ ซึ่งการสื่อสารโดยใช้สายอาจเข้าไม่ถึง
2. เครื่องควบคุมและเครื่องส่งมีความยืดหยุ่นสูงในการโยกย้ายเปลี่ยนแปลงสถานที่ส่งเนื่องจากไม่มีการวางสายส่งสัญญาณ
3. ชุดควบคุมบอร์ดแสดงผลนี้สามารถควบคุมบอร์ดแสดงผลได้มากกว่าหนึ่งบอร์ดพร้อมกันในเวลาเดียวกันซึ่งทำให้ประหยัดในการสร้างชุดควบคุม
4. นำไปประยุกต์ใช้งานในการส่งข้อมูลข่าวสาร ข้อความ ประกาศข่าว ซึ่งผู้รับ – ส่ง อาจอยู่ในพื้นที่หรืออาคารเดียวกันได้ก่อให้เกิดความสะดวก รวดเร็วในการสื่อสาร โดยเฉพาะอาคารสำนักงานสูงหรือสถานที่ราชการที่มีพื้นที่กว้างขวาง
5. นำไปประยุกต์ใช้งานในการส่งข้อมูลข่าวสารระหว่างคอมพิวเตอร์ กับ คอมพิวเตอร์ได้

เอกสารอ้างอิง

1. Free man, R.L. "Radio System Design For Telecommunication" : John Wiley & Sons, 1987
2. Jack Quinu "Digital Data Communication" : Prentice Hall Carrer & Technology, 1995
3. Warren Hoiki "Telecommunication Third Edition" : Simon & Schuster, 1998
4. C.Louis Hohenstein, "Modem Computer Peripherals For minicomputer", McGraw-Hill Book Company, 1980
5. Technical Reference, "Asynchronous Communications Adapter", IBM Personal Computer XT Hardware Reference Library
6. Freder F.driscoll, "Data Communication", Saunders college publish, 1991
7. Jennifer Seberry and Josef Pieprzyk "Cryptography An Introduction to Computer Security"
8. รศ. สมยศ จุณณะปิยะ " การประยุกต์ใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS-51" พิมพ์ครั้งที่ 3 ภาค
วิชาวิศวกรรมโทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2543
9. กิตติ ภัคดีวิวัฒน์กุล, จำลอง ทรูอุตสาหะ "Visual Basic ฉบับโปรแกรมเมอร์" พิมพ์ครั้งที่ 3
กรุงเทพมหานคร : บริษัท ซีเอ็ดดูเคชั่น จำกัด (มหาชน), 2541
10. ชัชวาล ศุภเกษม "การเขียนโปรแกรมบนวินโดวส์ด้วย Microsoft Visual Basic 6.0 ภาคปฏิบัติ"
กรุงเทพมหานคร : บริษัท ซีเอ็ดดูเคชั่น จำกัด (มหาชน), 2542
11. พิพัฒน์ หิรัญชัยนิชชากร "ระบบการสื่อสารข้อมูลและเครือข่ายคอมพิวเตอร์" พิมพ์ครั้งที่ 1
กรุงเทพมหานคร : บริษัท ซีเอ็ดดูเคชั่น จำกัด (มหาชน), 2542
12. ยืน ภู่วรรณ "การสื่อสารข้อมูล และคอมพิวเตอร์เน็ตเวิร์ค" พิมพ์ครั้งที่ 1 กรุงเทพมหานคร : บริษัท ซี
เอ็ดดูเคชั่น จำกัด (มหาชน), 2531

; PROGRAM DISPLAY

ADDR_HIGH	EQU	30H
ADDR_LOW	EQU	31H
SHIFT_COUNT	EQU	32H
START_BIT	EQU	33H
BUF_ADDR_HIGH	EQU	34H
BUF_ADDR_LOW	EQU	35H
STATUS_DIGIT	EQU	36H
COUNT1	EQU	37H
CNT1	EQU	38H
DDL	EQU	39H
Count33	EQU	3AH
STATUS_DIGIT_F	EQU	3BH
DEST_HIGH	EQU	3CH
DEST_LOW	EQU	3DH
NUM_CHAR	EQU	3EH
BEGIN_BIT	EQU	3FH
END_BIT	EQU	40H
TEMP	EQU	41H
SOURCE_HIGH	EQU	42H
SOURCE_LOW	EQU	43H
REMAIN_BIT	EQU	44H
BASE_HIGH	EQU	45H
BASE_LOW	EQU	46H
SOURCEB_HIGH	EQU	47H
SOURCEB_LOW	EQU	48H

;SIM

BIT_WIDTH	EQU	49H
BYTE_NUM	EQU	4AH
BYTE_NUMB	EQU	4BH
ADDR_HIGHX	EQU	4CH
ADDR_LOWX	EQU	4DH
DEST_LOW_BAK1	EQU	4EH
DEST_LOW_BAK2	EQU	4FH
BEGIN_BIT_BAK	EQU	50H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

END_BIT_BAK      EQU  51H
BEGIN_BIT_BAK2   EQU  52H
END_BIT_BAK2     EQU  53H
TEST_ADDR_HIGH  EQU  54H
TEST_ADDR_LOW   EQU  55H
LINE_TYPE       EQU  56H
SHIFT_COUNT2    EQU  57H

;FLAG

NEW_ADDRESS     EQU  02H

;TEST

;LABEL

OUTPUT_ENABLE   EQU  P1.4
STROBE          EQU  P3.2
CLK             EQU  P3.3
DATA_IN_U1      EQU  P3.4
DATA_IN_U2      EQU  P3.5

;FLAG

FIRST_TIME      EQU  00H
TRANS_FLAG      EQU  01H

;CONSTANT

TOTAL_DATA      EQU  20
TOTAL_CODE      EQU  172

;-----

ORG  0000H
LJMP  MAIN

;-----

ORG  0023H

;RETI

CLR            EA
PUSH          ACC
PUSH          DPH
PUSH          DPL
PUSH          02H
PUSH          04H
PUSH          06H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

PUSH          07H
PUSH          PSW
PUSH          B
MOV           NUM_CHAR,#0
MOV           DPTR,#0000H
MOV           R7,#01H
CLR           RI
MOV           A,SBUF
MOV           R2,A

LOOPR2:
JNB          RI,$
CLR          RI
MOV          A,SBUF
MOVX         @DPTR,A
INC          DPTR
INC          NUM_CHAR
DJNZ        R2,LOOPR2
SETB        TRANS_FLAG
JMP         LOOPREAD2

LOOPREAD1:
MOV          NUM_CHAR,#1

LOOPREAD2:
POP          B
POP          PSW
POP          07H
POP          06H
POP          04H
POP          02H
POP          DPL
POP          DPH
POP          ACC
CLR          RI
CLR          TI
SETB        EA
RETI

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAIN:

```
CLR          CLK
CLR          STROBE
CLR          OUTPUT_ENABLE
CLR          DATA_IN_U1
CLR          DATA_IN_U2

MOV          TMOD,#00100000B      ;time1 mode2
MOV          SCON,#01010000B      ;mode1 serial port
MOV          TH1,#60H;0D8H;0FBH
MOV          A,#00H
MOV          PCON,A
;SMOD = 0
CLR          ET1                    ;clear timer1 interrupt
SETB         TR1                    ;start timer1
CLR          ES
CLR          EA
;MOV         BEGIN_BIT,#0
;MOV         END_BIT,#0
MOV          ADDR_HIGHX,#00
MOV          ADDR_LOWX,#12H
MOV          NUM_CHAR,#1
CALL         LOAD_DATA

NEW_START:
MOV          R5,NUM_CHAR            ;TEST NUMBER
MOV          TEST_ADDR_HIGH,#0      ;HIGH(TEST_DATA)
MOV          TEST_ADDR_LOW,#0       ;LOW(TEST_DATA)
MOV          BEGIN_BIT,#1
MOV          END_BIT,#5
CLR          NEW_ADDRESS
MOV          BASE_HIGH,#15H
MOV          BASE_LOW,#17H
JMP         FF0
```

FLXX:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

                JMP                FLX

FF0:
                MOV     R4,#TOTAL_CODE
                MOV     DPH,TEST_ADDR_HIGH
                MOV     DPL,TEST_ADDR_LOW

;CLR    A
                MOVX    A,@DPTR
                MOV     R6,A
                MOV     DPTR,#CODE_CHAR

FF1:
                CLR     A
                MOVC   A,@A+DPTR
                CJNE   A,06H,FLXX
                INC    DPTR
                CLR    A
                MOVC   A,@A+DPTR
                MOV    BYTE_NUM,A
                INC    DPTR
                CLR    A
                MOVC   A,@A+DPTR
                MOV    BIT_WIDTH,A
                INC    DPTR
                CLR    A
                MOVC   A,@A+DPTR
                MOV    LINE_TYPE,A
                INC    DPTR
                MOV    SOURCE_HIGH,DPH
                MOV    SOURCE_LOW,DPL
                MOV    A,LINE_TYPE
                CJNE   A,#0,FL1
                MOV    BASE_HIGH,#15H
                CALL   GENERATE
                JMP    FL5

FL1:
                CJNE   A,#1,FL2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          BASE_HIGH,#10H
CALL        XGENERATE
JMP         FL5

FL2:
CJNE       A,#2,FL3
MOV        BASE_HIGH,#1DH
CALL        XGENERATE
JMP        FL5

FL3:
CJNE       A,#3,FL4
MOV        BASE_HIGH,#10H
CALL        GENERATE
JMP        FL5

FL4:
CJNE       A,#4,FL41
MOV        BASE_HIGH,#15H
CALL        GENERATE
JMP        FL5

FL41:
MOV        BASE_HIGH,#13H
CALL        GENERATE
JMP        FL5

FLX:
INC        DPTR
CLR        A
MOVC       A,@A+DPTR
ADD        A,#3
ADD        A,DPL
MOV        DPL,A
MOV        A,#0
ADDC       A,DPH
MOV        DPH,A
DJNZ      R4,FF1
JMP        FL6

```

FL5:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          DPH,TEST_ADDR_HIGH
MOV          DPL,TEST_ADDR_LOW
INC          DPTR
MOV          TEST_ADDR_HIGH,DPH
MOV          TEST_ADDR_LOW,DPL
DJNZ        R5,FF0X
JMP          FL6

FF0X:
JMP          FF0

FL6:
CLR          TRANS_FLAG
CLR          RI
CLR          TI
SETB        ES
SETB        EA
;-----
STARTX:
JNB         TRANS_FLAG,START0
CLR         TRANS_FLAG
CALL        CLEAR_RAM
MOV         A,NUM_CHAR
CJNE        A,#0,STARTX0
JMP         START0

STARTX0:
JMP         NEW_START

START0:
MOV         DPTR,#1000H
MOV         BUF_ADDR_HIGH,DPH
MOV         BUF_ADDR_LOW,DPL
MOV         SHIFT_COUNT,#180
MOV         SHIFT_COUNT2,#0
MOV         A,SHIFT_COUNT
ADD         A,NUM_CHAR
MOV         B,#2
MUL         AB

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          SHIFT_COUNT,A
MOV          A,B
ADDC        A,SHIFT_COUNT2
MOV          SHIFT_COUNT2,A
MOV          STATUS_DIGIT,#8
MOV          STATUS_DIGIT_F,#8
CLR         FIRST_TIME

```

START:

START1:

```

MOV          DDL,#1

```

START2:

```

MOV          R7,#0
MOV          DPH,BUF_ADDR_HIGH
MOV          DPL,BUF_ADDR_LOW
MOV          A,#23
ADD         A,DPL
MOV          DPL,A
MOV          A,#0
ADDC        A,DPH
MOV          DPH,A
MOV          ADDR_HIGH,DPH
MOV          ADDR_LOW,DPL
MOV          R5,#16

```

START3:

```

MOV          DPH,ADDR_HIGH
MOV          DPL,ADDR_LOW
MOV          A,R7
CALL         OPEN_CODE
MOV          R6,A
MOV          R1,A
CJNE        R6,#0,START333
SJMP        START334

```

START333:

```

;MOV DPH,ADDR_HIGH
;MOV DPL,ADDR_LOW

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LOOPX:

```
MOV      A,#0
ADD      A,DPL
MOV      DPL,A
MOV      A,#1
ADDC    A,DPH
MOV      DPH,A
DJNZ    R6,LOOPX
;MOV    ADDR_HIGH,DPH
;MOV    ADDR_LOW,DPL
```

START334:

```
MOV      R3,#192
MOV      A,#8
CLR      C
SUBB    A,STATUS_DIGIT
CJNE    A,#0,Z1
JMP     Z2
Z1:     MOV      R2,A
;CLR    A
MOVX   A,@DPTR
Z11:    RR      A
MOV    R4,A
DJNZ   R2,Z11
SJMP  Z3
Z2:
MOVX  A,@DPTR
MOV   R4,A
Z3:
MOV   A,R4
RRC  A
MOV  R4,A
MOV  DATA_IN_U1,C
SETB CLK
CLR  CLK
DJNZ R3,Z4
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	SJMP	Z5
Z4:	DJNZ	STATUS_DIGIT,Z3
	MOV	A,DPL
	CLR	C
	SUBB	A,#1
	MOV	DPL,A
	MOV	A,DPH
	SUBB	A,#0
	MOV	DPH,A
	MOV	STATUS_DIGIT,#8
	;CLR	A
	SJMP	Z2
Z5:	CLR	OUTPUT_ENABLE
	SETB	STROBE
	CLR	STROBE
	MOV	P1,R1
	SETB	OUTPUT_ENABLE ;G2B
	INC	R7
	MOV	STATUS_DIGIT,STATUS_DIGIT_F
	DJNZ	R5,START3
	;JMP	START2
	DJNZ	DDL,JMP_START2
	MOV	DPH,BUF_ADDR_HIGH
	MOV	DPL,BUF_ADDR_LOW
	MOV	STATUS_DIGIT,STATUS_DIGIT_F
	INC	STATUS_DIGIT
	MOV	A,STATUS_DIGIT
	CJNE	A,#9,C1
	MOV	STATUS_DIGIT,#1
	INC	DPTR
C1:	MOV	STATUS_DIGIT_F,STATUS_DIGIT
	MOV	BUF_ADDR_HIGH,DPH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          BUF_ADDR_LOW,DPL
MOV          A,SHIFT_COUNT
CLR          C
SUBB        A,#1
MOV          SHIFT_COUNT,A
MOV          A,SHIFT_COUNT2
SUBB        A,#0
MOV          SHIFT_COUNT2,A
ORL         A,SHIFT_COUNT
JNZ         JMPX_START
JMP         STARTX

JMPX_START:
JMP         START1

JMP_START2:
JMP         START2

;-----
OPEN_CODE:
INC         A
MOVC        A,@A+PC
RET
DB          0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15

;-----
DELAY:
MOV         R1,#45

DEL2:
MOV         R2,#200

DEL1:
DJNZ        R2,DEL1
DJNZ        R1,DEL2
RET

DEL_DATA:
MOV         R1,#200

DL1:
DJNZ        R1,DL1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET
CLOCK:
SETB      P3.3
CLR       P3.3
RET
CLOCK2:
CLR       C
MOV       P3.5,C
MOV       CNT1,COUNT1
CC22:
CALL      CLOCK
DJNZ     CNT1,CC22
RET
;-----
LOAD_DATA:
CALL     CLEAR_RAM
MOV      DPTR,#0000H
MOV      A,#175
MOVX    @DPTR,A
RET
;-----
CLEAR_RAM:
MOV      DPTR,#1000H
CLEAR_RAM1:
CLR     A
MOVX   @DPTR,A
INC    DPTR
MOV    A,DPH
CJNE  A,#20H,CLEAR_RAM1
RET
;-----
TRANSLATION:
GENERATE:
MOV    SOURCEB_HIGH,SOURCE_HIGH
MOV    SOURCEB_LOW,SOURCE_LOW

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          DEST_LOW_BAK1,BASE_LOW
MOV          BEGIN_BIT_BAK,BEGIN_BIT
MOV          END_BIT_BAK,END_BIT
MOV          A,END_BIT
ADD          A,BIT_WIDTH
MOV          TEMP,A
CJNE        A,#8,SIM01
JMP          SIM02

SIM01:
JNC          SIM03

SIM02:
MOV          A,END_BIT
INC          A
MOV          BEGIN_BIT,A
MOV          END_BIT,TEMP

SIM02000:
MOV          DEST_HIGH,BASE_HIGH
MOV          DEST_LOW,BASE_LOW
MOV          BYTE_NUMB,BYTE_NUM

SIM0200:
MOV          DPH,SOURCE_HIGH
MOV          DPL,SOURCE_LOW
CLR          A
MOVC        A,@A+DPTR
INC          DPTR
MOV          SOURCE_HIGH,DPH
MOV          SOURCE_LOW,DPL
MOV          TEMP,A
MOV          A,BEGIN_BIT
DEC          A
CJNE        A,#0,SIM021

SIM020:
MOV          DPH,DEST_HIGH
MOV          DPL,DEST_LOW
MOVB        A,@DPTR

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ORL            A,TEMP
        MOVX          @DPTR,A
        INC          DPH
        MOV          DEST_HIGH,DPH
        MOV          DEST_LOW,DPL
        JMP          SIM023
SIM021:
        MOV          R7,A
        MOV          A,TEMP
SIM022:
        CLR          C
        RRC          A
        DJNZ        R7,SIM022
        MOV          TEMP,A
        JMP          SIM020
SIM023:
        DJNZ        BYTE_NUM,SIM0200
        JMP          SIM04
SIM03:
        MOV          A,#8
        CLR          C
        SUBB        A,END_BIT
        MOV          REMAIN_BIT,A
        MOV          A,END_BIT
        INC          A
        MOV          BEGIN_BIT,A
        MOV          A,TEMP
        CLR          C
        SUBB        A,#8
        MOV          END_BIT,A
        SETB        NEW_ADDRESS
        JMP          SIM02000
SIM04:
        JNB         NEW_ADDRESS,SIM05

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR          NEW_ADDRESS
MOV          DPH,BASE_HIGH
MOV          DPL,BASE_LOW
INC          DPTR
MOV          BASE_HIGH,DPH
MOV          BASE_LOW,DPL
MOV          DEST_HIGH,DPH
MOV          DEST_LOW,DPL
MOV          SOURCE_HIGH,SOURCEB_HIGH
MOV          SOURCE_LOW,SOURCEB_LOW

```

SIM0400:

```

MOV          DPH,SOURCE_HIGH
MOV          DPL,SOURCE_LOW
CLR          A
MOVC        A,@A+DPTR
INC          DPTR
MOV          SOURCE_HIGH,DPH
MOV          SOURCE_LOW,DPL
MOV          TEMP,A
MOV          A,REMAIN_BIT
CJNE        A,#0,SIM041

```

SIM040:

```

MOV          DPH,DEST_HIGH
MOV          DPL,DEST_LOW
MOVX        A,@DPTR
ORL         A,TEMP
MOVX        @DPTR,A
INC          DPH
MOV          DEST_HIGH,DPH
MOV          DEST_LOW,DPL
JMP         SIM043

```

SIM041:

```

MOV          R7,A
MOV          A,TEMP

```

SIM042:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR          C
RLC          A
DJNZ        R7,SIM042
MOV         TEMP,A
JMP         SIM040

SIM043:
DJNZ        BYTE_NUMB,SIM0400

SIM05:
RET

```

XGENERATE:

```

MOV         SOURCEB_HIGH,SOURCE_HIGH
MOV         SOURCEB_LOW,SOURCE_LOW
MOV         DEST_LOW_BAK2,DEST_LOW_BAK1
MOV         BEGIN_BIT_BAK2,BEGIN_BIT_BAK
MOV         END_BIT_BAK2,END_BIT_BAK
MOV         A,END_BIT_BAK2
ADD        A,BIT_WIDTH
MOV         TEMP,A
CJNE       A,#8,XSIM01
JMP        XSIM02

XSIM01:
JNC        XSIM03

XSIM02:
MOV         A,END_BIT_BAK2
INC        A
MOV         BEGIN_BIT_BAK2,A
MOV         END_BIT_BAK2,TEMP

XSIM02000:
MOV         DEST_HIGH,BASE_HIGH
MOV         DEST_LOW,DEST_LOW_BAK2
MOV         BYTE_NUMB,BYTE_NUM

XSIM0200:
MOV         DPH,SOURCE_HIGH
MOV         DPL,SOURCE_LOW

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLR	A
MOVC	A,@A+DPTR
INC	DPTR
MOV	SOURCE_HIGH,DPH
MOV	SOURCE_LOW,DPL
MOV	TEMP,A
MOV	A,BEGIN_BIT_BAK2
DEC	A
CJNE	A,#0,XSIM021
XSIM020:	
MOV	DPH,DEST_HIGH
MOV	DPL,DEST_LOW
MOVX	A,@DPTR
ORL	A,TEMP
MOVX	@DPTR,A
INC	DPH
MOV	DEST_HIGH,DPH
MOV	DEST_LOW,DPL
JMP	XSIM023
XSIM021:	
MOV	R7,A
MOV	A,TEMP
XSIM022:	
CLR	C
RRC	A
DJNZ	R7,XSIM022
MOV	TEMP,A
JMP	XSIM020
XSIM023:	
DJNZ	BYTE_NUM,XSIM0200
JMP	XSIM04
XSIM03:	
MOV	A,#8
CLR	C
SUBB	A,END_BIT_BAK2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV        REMAIN_BIT,A
MOV        A,END_BIT_BAK2
INC        A
MOV        BEGIN_BIT_BAK2,A
MOV        A,TEMP
CLR        C
SUBB      A,#8
MOV        END_BIT_BAK2,A
SETB      NEW_ADDRESS
JMP        XSIM02000

```

XSIM04:

```

JNB        NEW_ADDRESS,XSIM05
CLR        NEW_ADDRESS
MOV        DPH,BASE_HIGH
MOV        DPL,DEST_LOW_BAK2
INC        DPTR
MOV        BASE_HIGH,DPH
MOV        DEST_LOW_BAK2,DPL
MOV        DEST_HIGH,DPH
MOV        DEST_LOW,DPL
MOV        SOURCE_HIGH,SOURCEB_HIGH
MOV        SOURCE_LOW,SOURCEB_LOW

```

XSIM0400:

```

MOV        DPH,SOURCE_HIGH
MOV        DPL,SOURCE_LOW
CLR        A
MOVC      A,@A+DPTR
INC        DPTR
MOV        SOURCE_HIGH,DPH
MOV        SOURCE_LOW,DPL
MOV        TEMP,A
MOV        A,REMAIN_BIT
CJNE      A,#0,XSIM041

```

XSIM040:

```

MOV        DPH,DEST_HIGH

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV          DPL,DEST_LOW
MOVX         A,@DPTR
ORL          A,TEMP
MOVX         @DPTR,A
INC          DPH
MOV          DEST_HIGH,DPH
MOV          DEST_LOW,DPL
JMP          XSIM043

XSIM041:
MOV          R7,A
MOV          A,TEMP

XSIM042:
CLR          C
RLC          A
DJNZ         R7,XSIM042
MOV          TEMP,A
JMP          XSIM040

XSIM043:
DJNZ         BYTE_NUMB,XSIM0400

XSIM05:
RET

;-----
TEST_DATA:
DB           175,175,161,161,175,175,175,175,161,161,175,175
DB           175,175,161,161,175,175,175,175,161,161,175,175
DB           212
; '0123456789ABCDEF '
; ,*****

CHAR_A:
DB           70H,0C8H,68H,88H,88H,88H,88H,88H

CODE_CHAR:
CHAR_A1:
DB           161,8,6,0,070H,088H,048H,088H,088H,088H,088H,088H

CHAR_AA:
DB           212,5,6,1,0,0,0,0F8H,0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CHAR_UU:
DB 217,3,6,2,0,68H,38H

CHAR_O:
DB 226,13,5,3,4,78H,0C0H,20H,20H,20H,20H,20H,20H,20H,20H,20H,30H

CHAR_TT:
DB 175,11,7,4,78H,0C4H,24H,44H,44H,44H,44H,0C4H,14H,2E

CHAR_KARUN:
DB 236,2,8,1,0FH,8

CHAR_NONU:
DB 185,8,7,0,0C8H,48H,48H,48H,48H,58H,6CH,4CH

CHAR_KOKAI:
DB 162,8,5,0,0D0H,50H,50H,50H,50H,50H,50H,60H

CHAR_KOKUOD:
DB 163,8,6,0,0A8H,68H,28H,28H,28H,28H,30H

CHAR_KOKAY:
DB 164,8,7,0,78H,84H,84H,0B4H,0A4H,0A4H,0A4H,44H

CHAR_KOKON:
DB 165,8,7,0,48H,0B4H,84H,0B4H,0A4H,0A4H,0A4H,44H

CHAR_KORAKUG:
DB 166,8,7,0,0A4H,64H,24H,24H,24H,74H,0ACH,64H

CHAR_NGONGU:
DB 167,8,5,0,30H,10H,10H,10H,90H,50H,30H,10H

CHAR_JORJAN:
DB 168,8,6,0,70H,88H,08H,08H,68H,18H,08H,08H

CHAR_SORSING:
DB 169,8,7,0,70H,88H,08H,0C8H,48H,5CH,6CH,48H

CHAR_CHORCHANG:
DB 170,10,5,5,08H,08H,0D0H,50H,50H,50H,50H,50H,50H,60H

CHAR_CHORCHO:
DB 171,10,6,5,04H,04H,0A8H,68H,28H,28H,28H,28H,30H

CHAR_CHORKA:
DB 172,8,8,0,72H,8AH,4AH,4AH,4AH,5AH,4EH,6AH

CHAR_YOYHING:
DB 173,10,8,4,72H,8AH,4AH,4AH,4AH,4AH,4AH,6CH,08H,0EH

CHAR_DOCHADA:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB 174,11,6,4,70H,88H,48H,48H,48H,48H,48H,0C8H,08H,3CH,08H
CHAR_TOTAN:
DB 176,11,6,4,078H,080H,0F0H,010H,070H,030H,030H,010H,
010H,078H,010H
CHAR_MONTO:
DB 177,8,8,0,0ACH,072H,022H,022H,022H,022H,022H,022H
CHAR_PUTUO:
DB 178,8,8,0,052H,0AAH,08AH,0EAH,0AAH,0AAH,0DEH,09AH
CHAR_NORNAN:
DB 179,8,8,0,064H,094H,054H,094H,094H,094H,09EH,0D6H
CHAR_DORDAK:
DB 180,8,7,0,078H,084H,084H,0B4H,094H,094H,094H,064H
CHAR_TORTOU:
DB 181,8,7,0,048H,0B4H,084H,0B4H,094H,094H,094H,064H
CHAR_TORTUNG:
DB 182,8,6,0,070H,088H,048H,088H,088H,088H,088H,0C8H
CHAR_TORTAHAN:
DB 183,8,7,0,0D8H,064H,044H,044H,044H,044H,044H,044H
CHAR_TOTONG:
DB 184,8,6,0,078H,080H,070H,008H,048H,048H,048H,030H
CHAR_BORMAI:
DB 186,8,7,0,0C4H,044H,044H,044H,044H,044H,044H,07CH
CHAR_PORBA:
DB 187,13,7,3,0,0,004H,004H,004H,0C4H,044H,044H,044H,044H,
044H,044H,07CH
CHAR_PORPUNG:
DB 188,8,6,0,0C8H,088H,088H,088H,088H,0A8H,0D8H,088H
CHAR_PORPAR:
DB 189,13,6,3,00H,00H,008H,008H,008H,0C8H,088H,088H,088H,088H,
0A8H,0D8H,088H
CHAR_PORPAN:
DB 190,8,7,0,0C4H,044H,044H,044H,044H,054H,06CH,044H
CHAR_PORFUN:
DB 191,13,7,3,00H,00H,004H,004H,004H,0C4H,044H,044H,044H,044H,
054H,06CH,044H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CHAR_PORPUN:
DB 192,8,7,0,038H,044H,024H,044H,044H,044H,044H,0C4H

CHAR_MORMA:
DB 193,8,6,0,0C8H,048H,048H,048H,048H,048H,0E8H,0D8H

CHAR_YORYANG:
DB 194,8,6,0,0C8H,088H,088H,048H,088H,088H,088H,070H

CHAR_LORRUR:
DB 195,8,5,0,070H,080H,060H,020H,020H,020H,020H,060H

CHAR_LORRU:
DB 196,10,6,4,070H,088H,048H,088H,088H,088H,088H,0C8H,008H,008H

CHAR_LORLING:
DB 197,8,6,0,070H,088H,008H,008H,068H,098H,088H,0C8H

CHAR_LORLUR:
DB 198,10,7,4,038H,044H,024H,044H,044H,044H,044H,0C4H,004H,004H

CHAR_VORVAN:
DB 199,8,5,0,060H,090H,010H,010H,010H,010H,010H,030H

CHAR_SORSALA:
DB 200,10,6,5,002H,004H,078H,088H,088H,0E8H,0C8H,0C8H,0C8H,088H

CHAR_SORLURSE:
DB 201,8,8,0,0C4H,044H,046H,04CH,044H,044H,044H,07CH

CHAR_SORSER:
DB 202,10,6,5,002H,004H,078H,088H,008H,068H,098H,088H,088H,0C8H

CHAR_HORHEB:
DB 203,8,7,0,0CCH,04CH,058H,064H,044H,044H,044H,044H

CHAR_LURJULAR:
DB 204,10,8,5,00H,002H,0CEH,04EH,044H,044H,044H,054H,06CH,044H

CHAR_ORONG:
DB 205,8,6,0,070H,088H,008H,0C8H,088H,088H,088H,070H

CHAR_HORHUNG:
DB 206,10,7,5,00H,004H,078H,0F8H,008H,0C8H,088H,088H,088H,070H

CHAR_PAAYANNOI:
DB 207,8,6,0,0C8H,098H,068H,008H,008H,008H,008H,010H

CHAR_OA:
DB 208,6,5,0,010H,0A0H,0C0H,010H,0A0H,0C0H

CHAR_HUNARKAS:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB 241,8,7,0,078H,084H,084H,0B4H,0B4H,074H,008H,070H
CHAR_2T:
DB 242,8,8,0,094H,0AAH,0A2H,0B2H,082H,082H,044H,038H
CHAR_3T:
DB 243,8,6,0,088H,0D8H,0A8H,088H,088H,088H,0A8H,068H
CHAR_4T:
DB 244,8,8,0,002H,07CH,080H,098H,0A0H,098H,084H,078H
CHAR_5T:
DB 245,8,8,0,01AH,07CH,080H,098H,0A0H,098H,084H,078H
CHAR_6T:
DB 246,8,6,0,080H,070H,008H,008H,068H,088H,088H,070H
CHAR_7T:
DB 247,8,8,0,08AH,0DAH,0AAH,08AH,08AH,08AH,0AAH,06CH
CHAR_8T:
DB 248,8,8,0,002H,002H,07CH,080H,080H,080H,0A2H,05EH
CHAR_9T:
DB 249,8,8,0,002H,004H,064H,094H,098H,088H,0A8H,040H
A_E:
DB 65,10,7,5,078H,084H,084H,084H,0FCH,084H,084H,084H,084H,084H
B_E:
DB 66,10,7,5,0F8H,084H,084H,084H,0F8H,0F8H,084H,084H,084H,0F8H
C_E:
DB 67,10,7,5,078H,084H,080H,080H,080H,080H,080H,080H,084H,078H
D_E:
DB 68,10,7,5,0F0H,088H,084H,084H,084H,084H,084H,084H,088H,0F0H
E_E:
DB 69,10,7,5,0FCH,080H,080H,080H,0FCH,0FCH,080H,080H,080H,0FCH
F_E:
DB 70,10,7,5,0FCH,080H,080H,080H,0F8H,080H,080H,080H,080H,080H
G_E:
DB 71,10,7,5,078H,084H,080H,080H,080H,09CH,084H,084H,084H,078H
H_E:
DB 72,10,7,5,084H,084H,084H,084H,0FCH,0FCH,084H,084H,084H,084H
I_E:
DB 73,10,6,5,0F8H,020H,020H,020H,020H,020H,020H,020H,020H,0F8H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

J_E:
DB 74,10,7,5,07CH,010H,010H,010H,010H,010H,010H,090H,090H,060H

K_E:
DB 75,10,7,5,084H,088H,090H,0A0H,0C0H,0C0H,0A0H,090H,088H,084H

L_E:
DB 76,10,6,5,080H,080H,080H,080H,080H,080H,080H,080H,080H,0F8H

M_E:
DB 77,10,8,5,082H,0C6H,0AAH,092H,082H,082H,082H,082H,082H,082H

N_E:
DB 78,10,7,5,084H,0C4H,0A4H,094H,08CH,084H,084H,084H,084H,084H

O_E:
DB 79,10,7,5,078H,084H,084H,084H,084H,084H,084H,084H,084H,078H

P_E:
DB 80,10,7,5,0F8H,084H,084H,084H,0F8H,080H,080H,080H,080H,080H

Q_E:
DB 81,10,8,5,078H,084H,084H,084H,084H,084H,084H,09CH,084H,07AH

R_E:
DB 82,10,7,5,0F8H,084H,084H,084H,0F8H,0A0H,090H,088H,084H,084H

S_E:
DB 83,10,7,5,078H,084H,080H,080H,040H,038H,004H,004H,084H,078H

T_E:
DB 84,10,8,5,0FEH,010H,010H,010H,010H,010H,010H,010H,010H,010H

U_E:
DB 85,10,7,5,084H,084H,084H,084H,084H,084H,084H,084H,084H,078H

V_E:
DB 86,10,6,5,088H,088H,088H,088H,088H,088H,088H,088H,088H,050H,020H

W_E:
DB 87,10,8,5,082H,082H,082H,082H,082H,082H,082H,092H,0AAH,0C6H,082H

X_E:
DB 88,10,8,5,082H,082H,044H,028H,010H,010H,028H,044H,082H,082H

Y_E:
DB 89,10,8,5,082H,044H,028H,010H,010H,010H,010H,010H,010H,010H

Z_E:
DB 90,10,7,5,0FCH,004H,004H,008H,010H,020H,040H,080H,080H,0FCH

aa:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB 97,8,7,0,000H,070H,088H,008H,078H,088H,088H,074H

bb:

DB 98,10,6,5,080H,080H,080H,080H,0F0H,088H,088H,088H,088H,0F0H

cc:

DB 99,8,6,0,000H,070H,088H,080H,080H,080H,088H,070H

dd:

DB 100,10,6,5,008H,008H,008H,008H,078H,088H,088H,088H,078H

ee:

DB 101,8,6,0,000H,070H,088H,088H,0F8H,080H,088H,070H

ff:

DB 102,10,6,5,030H,048H,040H,040H,0E0H,040H,040H,040H,040H

gg:

DB 103,10,6,4,008H,078H,088H,088H,088H,078H,008H,008H,088H,070H

hh:

DB 104,10,6,5,080H,080H,080H,0B0H,0C8H,088H,088H,088H,088H

ii:

DB 105,8,2,0,080H,000H,080H,080H,080H,080H,080H,080H

jj:

DB 106,10,5,4,010H,000H,010H,010H,010H,010H,010H,010H,090H,060H

kk:

DB 107,10,6,5,080H,080H,080H,080H,088H,090H,0E0H,0A0H,
090H,088H

ll:

DB 108,10,2,5,080H,080H,080H,080H,080H,080H,080H,080H,080H,080H

mm:

DB 109,8,8,0,000H,0D4H,06AH,04AH,04AH,04AH,04AH,04AH

nn:

DB 110,8,6,0,000H,0D0H,068H,048H,048H,048H,048H,048H

oo:

DB 111,8,6,0,000H,070H,088H,088H,088H,088H,088H,070H

pp:

DB 112,10,6,4,000H,0F0H,088H,088H,088H,0F0H,080H,080H,080H,080H

qq:

DB 113,10,6,4,000H,078H,088H,088H,088H,078H,008H,008H,008H,008H

rr:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB 114,8,6,0,000H,0B0H,048H,040H,040H,040H,040H,040H

SS:

DB 115,8,5,0,000H,060H,090H,080H,060H,010H,090H,060H

tt:

DB 116,10,6,5,040H,040H,040H,0E0H,040H,040H,040H,048H,048H,030H

uu:

DB 117,8,6,0,000H,088H,088H,088H,088H,088H,088H,074H

vv:

DB 118,8,6,0,000H,088H,088H,088H,088H,088H,050H,020H

ww:

DB 119,8,7,0,000H,084H,084H,084H,084H,0B4H,0CCH,084H

xx:

DB 120,8,7,0,000H,084H,084H,048H,030H,048H,084H,084H

yy:

DB 121,10,6,4,000H,088H,088H,088H,078H,008H,008H,008H,088H,070H

zz:

DB 122,8,6,0,000H,0F8H,008H,010H,020H,040H,080H,0F8H

SPACE:

DB 20H,8,8,0,0,0,0,0,0,0,0

PEKKA:

DB 123,10,4,5,0,020H,040H,040H,040H,080H,040H,040H,040H,020H

PEKKA2:

DB 125,10,4,5,0,080H,040H,040H,040H,020H,040H,040H,040H,080H

NORN:

DB 126,8,8,0,000H,000H,000H,060H,092H,00CH,000H,000H

VONGLEB:

DB 91,10,3,5,0,0C0H,080H,080H,080H,080H,080H,080H,080H,0C0H

VONGLEB2:

DB 93,10,3,5,0,0C0H,040H,040H,040H,040H,040H,040H,040H,0C0H

BACKSLACE:

DB 92,8,8,0,000H,080H,040H,020H,010H,008H,004H,002H

YOK:

DB 94,8,6,0,020H,050H,088H,000H,000H,000H,000H,000H

UNDERSCORE:

DB 95,8,6,0,000H,000H,000H,000H,000H,000H,000H,0F8H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADDSIGN:
DB 64,8,8,0,03CH,042H,09AH,0AAH,0AAH,094H,040H,03CH

TOKJAI:
DB 33,8,3,0,0C0H,0C0H,0C0H,0C0H,0C0H,0C0H,000H,0C0H

FANNU:
DB 34,8,4,0,0A0H,0A0H,0A0H,000H,000H,000H,000H,000H

STRING:
DB 36,10,6,5,020H,070H,0A8H,0A8H,060H,030H,0A8H,0A8H,070H,020H

PERSEN:
DB 37,8,8,0,000H,062H,064H,008H,010H,020H,04CH,08CH

ANN:
DB 38,10,8,5,030H,048H,048H,030H,030H,050H,08AH,084H,04AH,030H

COMMA:
DB 44,10,4,4,0,0,0,0,0,0,060H,020H,040H,080H

VONG:
DB 40,8,3,0,040H,080H,080H,080H,080H,080H,080H,040H

VONG2:
DB 41,8,3,0,080H,040H,040H,040H,040H,040H,040H,080H

DONJAN:
DB 42,8,4,0,0A0H,040H,0A0H,000H,000H,000H,000H,000H

SUM:
DB 43,8,6,0,000H,020H,020H,0F8H,020H,020H,000H,000H

SUB:
DB 45,8,6,0,000H,000H,000H,0F8H,000H,000H,000H,000H

DOTT:
DB 46,8,2,0,000H,000H,000H,000H,000H,000H,000H,080H

DIV:
DB 47,8,8,0,000H,002H,004H,008H,010H,020H,040H,080H

ZERO:
DB 48,10,7,5,078H,084H,084H,08CH,094H,0A4H,0C4H,084H,084H,078H

NU1:
DB 49,10,4,5,040H,0C0H,040H,040H,040H,040H,040H,040H,0E0H

NU2:
DB 50,10,6,5,070H,088H,088H,010H,020H,040H,080H,080H,080H,0F8H

NU3:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DB 51,10,6,5,070H,088H,088H,008H,030H,030H,008H,088H,088H,070H
NU4:
DB 52,10,7,5,08H,018H,028H,048H,088H,088H,0FCH,008H,008H,008H
NU5:
DB 53,10,6,5,0F8H,080H,080H,080H,0F0H,008H,008H,008H,088H,070H
NU6:
DB 54,10,6,5,070H,088H,080H,080H,0F0H,088H,088H,088H,088H,070H
NU7:
DB 55,10,7,5,0FCH,004H,004H,008H,010H,020H,040H,040H,040H,040H
NU8:
DB 56,10,6,5,70H,088H,088H,088H,070H,070H,088H,088H,088H,070H
NU9:
DB 57,10,6,5,070H,088H,088H,088H,078H,008H,008H,008H,088H,070H
FULLCOLON:
DB 58,8,2,0,000H,080H,080H,000H,000H,080H,080H,000H
SEMICOLON:
DB 59,8,3,0,000H,040H,040H,000H,000H,000H,040H,080H
MAKKVA:
DB 60,10,6,5,000H,008H,010H,020H,040H,080H,040H,020H,010H,008H
NOIKWA:
DB 62,10,6,5,00H,080H,040H,020H,010H,008H,010H,020H,040H,080H
EQA:
DB 61,8,6,0,00H,000H,0F8H,000H,0F8H,000H,000H,000H
QUA:
DB 63,10,7,5,078H,084H,0B4H,094H,064H,008H,010H,010H,000H,010H
MAIAEK:
DB 232,5,6,1,08H,000H,000H,000H,000H
MAITO:
DB 233,5,7,1,04H,018H,000H,000H,000H
MAITREE:
DB 234,5,8,1,3AH,02CH,000H,000H,000H
JUDWA:
DB 235,5,7,1,08H,01CH,008H,000H,000H
END

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C






Figure 1. XR-2206 Block Diagram



16 Lead PDIP, CDIP (0.300")



16 Lead SOIC (Jedec, 0.300")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	AMSI	I	Amplitude Modulating Signal Input.
2	STO	O	Sine or Triangle Wave Output.
3	MO	O	Multiplier Output.
4	V _{CC}		Positive Power Supply.
5	TC1	I	Timing Capacitor Input.
6	TC2	I	Timing Capacitor Input.
7	TR1	O	Timing Resistor 1 Output.
8	TR2	O	Timing Resistor 2 Output.
9	FSKI	I	Frequency Shift Keying Input.
10	BIAS	O	Internal Voltage Reference.
11	SYNCO	O	Sync Output. This output is a open collector and needs a pull up resistor to V _{CC} .
12	GND		Ground pin.
13	WAVEA1	I	Wave Form Adjust Input 1.
14	WAVEA2	I	Wave Form Adjust Input 2.
15	SYMA1	I	Wave Symetry Adjust 1.
16	SYMA2	I	Wave Symetry Adjust 2.

DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of *Figure 2* $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$
 Unless Otherwise Specified. S_1 open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
General Characteristics								
Single Supply Voltage	10		26	10		26	V	
Split-Supply Voltage	±5		±13	±5		±13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10k\Omega$
Oscillator Section								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000pF$, $R_1 = 1k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_1 = 2M\Omega$
Frequency Accuracy		±1	±4		±2		% of f_o	$f_o = 1/R_1C$
Temperature Stability Frequency		±10	±50		±20		ppm/°C	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$
Sine Wave Amplitude Stability ²		4800			4800		ppm/°C	
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$
Sweep Linearity								
10:1 Sweep		2			2		%	$f_L = 1kHz$, $f_H = 10kHz$
1000:1 Sweep		8			8		%	$f_L = 100Hz$, $f_H = 100kHz$
FM Distortion		0.1			0.1		%	±10% Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	μF	<i>Figure 5</i>
Timing Resistors: R_1 & R_2	1		2000	1		2000	kΩ	
Triangle Sine Wave Output¹								
<i>Figure 3</i>								
Triangle Amplitude		160			160		mV/kΩ	<i>Figure 2</i> , S_1 Open
Sine Wave Amplitude	40	60	80		60		mV/kΩ	<i>Figure 2</i> , S_1 Closed
Max. Output Swing		6			6		V _{p-p}	
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Distortion								
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See <i>Figure 7</i> and <i>Figure 8</i>

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See *Figure 3*.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

DC ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
Amplitude Modulation								
Input Impedance	50	100		50	100		k Ω	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		V _{p-p}	Measured at Pin 11.
Rise Time		250			250		ns	C _L = 10pF
Fall Time		50			50		ns	C _L = 10pF
Saturation Voltage		0.2	0.4		0.2	0.6	V	I _L = 2mA
Leakage Current		0.1	20		0.1	100	μ A	V _{CC} = 26V
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Notes

¹ Output amplitude is directly proportional to the resistance, R₃, on Pin 3. See Figure 3.

² For maximum amplitude stability, R₃ should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply 26V
 Power Dissipation 750mW
 Derate Above 25°C 5mW/°C

Total Timing Current 6mA
 Storage Temperature -65°C to +150°C

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.




Figure 2. Basic Test Circuit




Figure 3. Output Amplitude as a Function of the Resistor, R3, at Pin 3




Figure 4. Supply Current vs Supply Voltage, Timing, R




Figure 5. R versus Oscillation Frequency.




Figure 6. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1)




Figure 7. Trimmed Distortion versus Timing Resistor.




Figure 8. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 9. Frequency Drift versus Temperature.




Figure 10. Circuit Connection for Frequency Sweep.




Figure 11. Circuit for Sine Wave Generation without External Adjustment. (See Figure 3 for Choice of R₃)




Figure 14. Circuit for Pulse and Ramp Generation.

Frequency-Shift Keying

The XR-2206 can be operated with two separate timing resistors, R_1 and R_2 , connected to the timing Pin 7 and 8, respectively, as shown in Figure 13. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage $\geq 2V$, only R_1 is activated. Similarly, if the voltage level at Pin 9 is $\leq 1V$, only R_2 is activated. Thus, the output frequency can be keyed between two levels. f_1 and f_2 , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V^- .

Output DC Level Control

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figure 11, Figure 12 and Figure 13, Pin 3 is biased midway between V^+ and ground, to give an output dc level of $\approx V^+/2$.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment

Figure 11 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R_1 at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than $V^+/2$, and the typical distortion (THD) is $< 2.5\%$. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 11 can be converted to split-supply operation, simply by replacing all ground connections with V^- . For split-supply operation, R_3 can be directly connected to ground.

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to -0.5% by additional adjustments as shown in *Figure 12*. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of *Figure 11* and *Figure 12* can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 13 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V^- .

Pulse and Ramp Generation

Figure 14 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shift keys itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99% by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of $1k\Omega$ to $2M\Omega$.

PRINCIPLES OF OPERATION**Description of Controls****Frequency of Operation:**

The frequency of oscillation, f_0 , is determined by the external timing capacitor, C , across Pin 5 and 6, and by the timing resistor, R , connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C . The recommended values of R , for a given frequency range, as shown in *Figure 5*. Temperature stability is optimum for $4k\Omega < R < 200k\Omega$. Recommended values of C are from $1000pF$ to $100\mu F$.

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320I_T(\text{mA})}{C(\mu F)} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with I_T , over a wide range of current values, from $1\mu A$ to $3mA$. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in *Figure 10*. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} \left(1 + \frac{R}{R_c} \left(1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

where V_C is in volts. The voltage-to-frequency conversion gain, K , is given as:

$$K = \partial f / \partial V_C = -\frac{0.32}{R_c C} \text{ Hz/V}$$

CAUTION: For safety operation of the circuit, I_T should be limited to $\leq 3mA$.

Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor, R_3 , connected to Pin 3 (see Figure 3). For sine wave output, amplitude is approximately 60mV peak per k Ω of R_3 ; for triangle, the peak amplitude is approximately 160mV peak per k Ω of R_3 . Thus, for example, $R_3 = 50\text{k}\Omega$ would produce approximately 13V sinusoidal output amplitude.

Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance

at Pin 1 is approximately 100k Ω . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within 14 volts of $V_{CC}/2$ as shown in Figure 6. As this bias level approaches $V_{CC}/2$, the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55dB.

CAUTION: AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of V_{CC} .




Figure 15. Equivalent Schematic Diagram

FEATURES

- Wide Frequency Range, 0.01Hz to 300kHz
- Wide Supply Voltage Range, 4.5V to 20V
- HCMOS/TTL/Logic Compatibility
- FSK Demodulation, with Carrier Detection
- Wide Dynamic Range, 10mV to 3V rms
- Adjustable Tracking Range, $\pm 1\%$ to 80%
- Excellent Temp. Stability, $\pm 50\text{ppm}/^\circ\text{C}$, max.

APPLICATIONS

- Caller Identification Delivery
- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

GENERAL DESCRIPTION

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications applications. It is particularly suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01Hz to 300kHz. It can accommodate analog signals between 10mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a

quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply is provided at an output pin.

The XR-2211 is available in 14 pin packages specified for military and industrial temperature ranges.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2211M	14 Pin CDIP (0.300")	-55°C to +125°C
XR-2211N	14 Pin CDIP (0.300")	-40°C to +85°C
XR-2211P	14 Pin PDIP (0.300")	-40°C to +85°C
XR-2211D	14 Lead SOIC (Jedec, 0.150")	-40°C to +85°C

BLOCK DIAGRAM






Figure 1. XR-2211 Block Diagram

PIN CONFIGURATION



14 Lead CDIP, PDIP (0.300")



14 Lead SOIC (Jedec, 0.150")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	V _{CC}		Positive Power Supply.
2	INP	I	Receive Analog Input.
3	LDF	O	Lock Detect Filter.
4	GND		Ground Pin.
5	LDOQN	O	Lock Detect Output Not. This output will be low if the VCO is in the capture range.
6	LDOQ	O	Lock Detect Output. This output will be high if the VCO is in the capture range.
7	DO	O	Data Output. Decoded FSK output.
8	COMP I	I	FSK Comparator Input.
9	NC		Not Connected.
10	V _{REF}	O	Internal Voltage Reference. The value of V _{REF} is V _{CC} /2 - 650mV.
11	LDO	O	Loop Detect Output. This output provides the result of the quadrature phase detection.
12	TIM R	I	Timing Resistor Input. This pin connects to the timing resistor of the VCO.
13	TIM C2	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 14.
14	TIM C1	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 13.

ELECTRICAL CHARACTERISTICS

Test Conditions: $V_{CC} = 12V$, $T_A = +25^\circ C$, $R_0 = 30K\Omega$, $C_0 = 0.033\mu F$, unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
General					
Supply Voltage	4.5		20	V	
Supply Current		4	7	mA	$R_0 \geq 10K\Omega$. See Figure 4.
Oscillator Section					
Frequency Accuracy		± 1	± 3	%	Deviation from $f_0 = 1/R_0 C_0$
Frequency Stability					
Temperature		± 20	± 50	ppm/ $^\circ C$	See Figure 8.
Power Supply		0.05	0.5	%/V	$V_{CC} = 12 \pm 1V$. See Figure 7.
		0.2		%/V	$V_{CC} = \pm 5V$. See Figure 7.
Upper Frequency Limit	100	300		kHz	$R_0 = 8.2K\Omega$, $C_0 = 400pF$
Lowest Practical Operating Frequency			0.01	Hz	$R_0 = 2M\Omega$, $C_0 = 50\mu F$
Timing Resistor, R_0 - See Figure 5					
Operating Range	5		2000	$K\Omega$	
Recommended Range	5			$K\Omega$	See Figure 7 and Figure 8.
Loop Phase Detector Section					
Peak Output Current	± 150	± 200	± 300	μA	Measured at Pin 11
Output Offset Current		1		μA	
Output Impedance		1		$M\Omega$	
Maximum Swing	± 4	± 5		V	Referenced to Pin 10
Quadrature Phase Detector Measured at Pin 3					
Peak Output Current	100	300		μA	
Output Impedance		1		$M\Omega$	
Maximum Swing		11		V_{PP}	
Input Preempt Section Measured at Pin 2					
Input Impedance		20		$K\Omega$	
Input Signal					
Voltage Required to Cause Limiting		2	10	mV rms	

Notes

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production. **Bold face parameters** are covered by production test and guaranteed over operating temperature range.

DC ELECTRICAL CHARACTERISTICS (CONT'D)

Test Conditions: $V_{CC} = 12V$, $T_A = +25^{\circ}C$, $R_O = 30K\Omega$, $C_O = 0.033\mu F$, unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
Voltage Comparator Section					
Input Impedance		2		M Ω	Measured at Pins 3 and 8
Input Bias Current		100		nA	
Voltage Gain	55	70		dB	$R_L = 5.1K\Omega$
Output Voltage Low		300	500	mV	$I_C = 3mA$
Output Leakage Current		0.01	10	μA	$V_O = 20V$
Internal Reference					
Voltage Level	4.9	5.3	5.7	V	Measured at Pin 10
Output Impedance		100		Ω	AC Small Signal
Maximum Source Current		80		μA	

Notes

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production. Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply	20V	Package Power Dissipation Ratings	
Input Signal Level	3V rms	CDIP	750mW
Power Dissipation	900mW	Derate Above $T_A = 25^{\circ}C$	8mW/ $^{\circ}C$
		PDIP	800mW
		Derate Above $T_A = 25^{\circ}C$	60mW/ $^{\circ}C$
		SOIC	390mW
		Derate Above $T_A = 25^{\circ}C$	5mW/ $^{\circ}C$

SYSTEM DESCRIPTION

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 10mV rms are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output. The VCO is actually a current controlled oscillator with its normal input current (f_0) set by a resistor (R_O) to ground and its driving current with a resistor (R_1) from the phase detector.

The output of the phase detector produces sum and difference of the input and the VCO frequencies

(internally connected). When in lock, these frequencies are $f_{IN} + f_{VCO}$ (2 times f_{IN} when in lock) and $f_{IN} - f_{VCO}$ (0Hz when lock). By adding a capacitor to the phase detector output, the 2 times f_{IN} component is reduced, leaving a DC voltage that represents the phase difference between the two frequencies. This closes the loop and allows the VCO to track the input frequency.

The FSK comparator is used to determine if the VCO is driven above or below the center frequency (FSK comparator). This will produce both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

PRINCIPLES OF OPERATION

Signal Input (Pin 2): Signal is AC coupled to this terminal. The internal impedance at pin 2 is 20K Ω . Recommended input signal level is in the range of 10mV rms to 3V rms.

Quadrature Phase Detector Output (Pin 3): This is the high impedance output of quadrature phase detector and is internally connected to the input of lock detect voltage comparator. In tone detection applications, pin 3 is connected to ground through a parallel combination of R_D and C_D (see *Figure 3*) to eliminate the chatter at lock detect outputs. If the tone detect section is not used, pin 3 can be left open.

Lock Detect Output, Q (Pin 6): The output at pin 6 is at "low" state when the PLL is out of lock and goes to "high" state when the PLL is locked. It is an open collector type output and requires a pull-up resistor, R_L , to V_{CC} for proper operation. At "low" state, it can sink up to 5mA of load current.

Lock Detect Complement, (Pin 5): The output at pin 5 is the logic complement of the lock detect output at pin 6. This output is also an open collector type stage which can sink 5mA of load current at low or "on" state.

FSK Data Output (Pin 7): This output is an open collector logic stage which requires a pull-up resistor, R_L , to V_{CC} for proper operation. It can sink 5mA of load current. When decoding FSK signals, FSK data output is at "high" or "off" state for low input frequency, and at "low" or "on" state for high input frequency. If no input signal is present, the logic state at pin 7 is indeterminate.

FSK Comparator Input (Pin 8): This is the high impedance input to the FSK voltage comparator. Normally, an FSK post-detection or data filter is connected between this terminal and the PLL phase detector output (pin 11). This data filter is formed by R_F and C_F (see *Figure 3*.) The threshold voltage of the comparator is set by the internal reference voltage, V_{REF} , available at pin 10.

Reference Voltage, V_{REF} (Pin 10): This pin is internally biased at the reference voltage level, V_{REF} : $V_{REF} = V_{CC}/2 - 650mV$. The DC voltage level at this pin forms an internal reference for the voltage levels at pins 5, 8, 11 and 12. Pin

10 must be bypassed to ground with a 0.1 μF capacitor for proper operation of the circuit.

Loop Phase Detector Output (Pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to pin 11 (see *Figure 3*.) With no input signal, or with no phase error within the PLL, the DC level at pin 11 is very nearly equal to V_{REF} . The peak to peak voltage swing available at the phase detector output is equal to $2 \times V_{REF}$.

VCO Control Input (Pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_0 , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where C_0 is the timing capacitor across pins 13 and 14. For optimum temperature stability, R_0 must be in the range of 10K Ω to 100K Ω (see *Figure 9*.)

This terminal is a low impedance point, and is internally biased at a DC level equal to V_{REF} . The maximum timing current drawn from pin 12 must be limited to $\leq 3mA$ for proper operation of the circuit.

VCO Timing Capacitor (Pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see *Figure 6*.) C_0 must be non-polar, and in the range of 200pF to 10 μF .

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_X , in series with R_0 at pin 12 (see *Figure 10*.)

VCO Free-Running Frequency, f_0 : XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. For set-up or adjustment purposes, the VCO free-running frequency can be tuned by using the generalized circuit in *Figure 3*, and applying an alternating bit pattern of 0's and 1's at the known mark and space frequencies. By adjusting R_0 , the VCO can then be tuned to obtain a 50% duty cycle on the FSK output (pin 7). This will ensure that the VCO f_0 value is accurately referenced to the mark and space frequencies.




Figure 2. Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211




Figure 3. Generalized Circuit Connection for FSK and Tone Detection

DESIGN EQUATIONS

(All resistance in Ω , all frequency in Hz and all capacitance in farads, unless otherwise specified)

(See *Figure 3* for definition of components)

1. VCO Center Frequency, f_0 :

$$f_0 = \frac{1}{R_0 \cdot C_0}$$

2. Internal Reference Voltage, V_{REF} (measured at pin 10):

$$V_{REF} = \left(\frac{V_{CC}}{2} \right) - 650mV \text{ in volts}$$

3. Loop Low-Pass Filter Time Constant, τ :

$$\tau = C_1 \cdot R_{PP} \text{ (seconds)}$$

where:

$$R_{PP} = \left(\frac{R_1 \cdot R_F}{R_1 + R_F} \right)$$

if R_F is ∞ or C_F reactance is ∞ , then $R_{PP} = R_1$

4. Loop Damping, ζ :


$$\zeta = \sqrt{\left(\frac{1250 \cdot C_0}{R_1 \cdot C_1} \right)}$$

Note: For derivation/explanation of this equation, please see TAN-011.

5. Loop-tracking

bandwidth, $\pm = \frac{\Delta f}{f_0}$

$$\frac{\Delta f}{f_0} = \frac{R_0}{R_1}$$



6. FSK Data filter time constant, t_F :

$$\tau_F = \frac{R_B \cdot R_F}{(R_B + R_F)} \cdot C_F \text{ (seconds)}$$

7. Loop phase detector conversion gain, K_d : (K_d is the differential DC voltage across pin 10 and pin 11, per unit of phase error at phase detector input):

$$K_d = \frac{V_{REF} \cdot R_1}{10,000 \cdot \pi} \left[\frac{\text{volt}}{\text{radian}} \right]$$

Note: For derivation/explanation of this equation, please see TAN-011.

8. VCO conversion gain, K_o : (K_o is the amount of change in VCO frequency, per unit of DC voltage change at pin 11):

$$K_o = \frac{-2\pi}{V_{REF} \cdot C_0 \cdot R_1} = \left(\frac{\text{radian/second}}{\text{volt}} \right)$$

9. The filter transfer function:

$$F(s) = \frac{1}{1 + SR_1 \cdot C_1} \text{ at } 0 \text{ Hz.} \quad S = J\omega \text{ and } \omega = 0$$

10. Total loop gain, K_T :

$$K_T = K_o \cdot K_d \cdot F(s) = \left(\frac{R_F}{5,000 \cdot C_0 \cdot (R_1 + R_F)} \right) \left[\frac{1}{\text{seconds}} \right]$$

11. Peak detector current I_A :

$$I_A = \frac{V_{REF}}{20,000} \text{ (} V_{REF} \text{ in volts and } I_A \text{ in amps)}$$

Note: For derivation/explanation of this equation, please see TAN-011.

APPLICATIONS INFORMATION

FSK Decoding

Figure 10 shows the basic circuit connection for FSK decoding. With reference to Figure 3 and Figure 10, the functions of external components are defined as follows: R_0 and C_0 set the PLL center frequency, R_1 sets the system bandwidth, and C_1 sets the loop filter time constant and the loop damping factor. C_F and R_F form a one-pole post-detection filter for the FSK data output. The resistor R_B from pin 7 to pin 8 introduces positive feedback across the FSK comparator to facilitate rapid transition between output logic states.

Design Instructions:

The circuit of Figure 10 can be tailored for any FSK decoding application by the choice of five key circuit components: R_0 , R_1 , C_0 , C_1 and C_F . For a given set of FSK mark and space frequencies, f_0 and f_1 , these parameters can be calculated as follows:

(All resistance in Ω 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- a) Calculate PLL center frequency, f_0 :

$$f_0 = \sqrt{F_1 \cdot F_2}$$

- b) Choose value of timing resistor R_0 , to be in the range of 10K Ω to 100K Ω . This choice is arbitrary. The recommended value is $R_0 = 20K\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .

$$R_0 = R_0 + \frac{R_X}{2}$$

- c) Calculate value of C_0 from design equation (1) or from Figure 7:

$$C_0 = \frac{1}{R_0 \cdot f_0}$$

- d) Calculate R_1 to give the desired tracking bandwidth (See design equation 5).

$$R_1 = \frac{R_0 \cdot f_0}{(f_1 - f_2)} \cdot 2$$

- e) Calculate C_1 to set loop damping. (See design equation 4):

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

- f) The input to the XR-2211 may sometimes be too sensitive to noise conditions on the input line. *Figure 4* illustrates a method of de-sensitizing the XR-2211 from such noisy line conditions by the use of a resistor, R_x , connected from pin 2 to ground. The value of R_x is chosen by the equation and the desired minimum signal threshold level.

$$V_{IN \text{ minimum (peak)}} = V_a - V_b = \Delta V \pm 2.8mV \text{ offset} = V_{REF} \frac{20,000}{(20,000 + R_x)} \text{ or } R_x = 20,000 \left(\frac{V_{REF}}{\Delta V} - 1 \right)$$

V_{IN} minimum (peak) input voltage must exceed this value to be detected (equivalent to adjusting V threshold)




Figure 4. Desensitizing Input Stage

- g) Calculate Data Filter Capacitance, C_F :

$$R_{sum} = \frac{(R_F + R_1) \cdot R_B}{(R_1 + R_F + R_B)}$$

$$C_F = \frac{0.25}{(R_{sum} \cdot \text{Baud Rate})} \quad \text{Baud rate in } \frac{1}{\text{seconds}}$$

Note: All values except R_0 can be rounded to nearest standard value.




Figure 5. Typical Supply Current vs. V+ (Logic Outputs Open Circuited)




Figure 6. VCO Frequency vs. Timing Resistor




Figure 7. VCO Frequency vs. Timing Capacitor




Figure 8. Typical f_0 vs. Power Supply Characteristics




Figure 9. Typical Center Frequency Drift vs. Temperature

Design Example:

1200 Baud FSK demodulator with mark and space frequencies of 1200/2200.

Step 1: Calculate f_o : from design instructions

$$(a) f_o = \sqrt{1200 \cdot 2200} = 1624$$

Step 2: Calculate R_o : $R_o = 10K$ with a potentiometer of 10K. (See design instructions (b))

$$(b) R_T = 10 + \left(\frac{10}{2}\right) = 15K$$

Step 3: Calculate C_o from design instructions

$$(c) C_o = \frac{1}{15000 \cdot 1624} = 39nF$$

Step 4: Calculate R_1 : from design instructions

$$(d) R_1 = \frac{20000 \cdot 1624 \cdot 2}{(2200 - 1200)} = 51,000$$

Step 5: Calculate C_1 : from design instructions

$$(e) C_1 = \frac{1250 \cdot 39nF}{51000 \cdot 0.5^2} = 3.9nF$$

Step 6: Calculate R_F : R_F should be at least five times R_1 , $R_F = 51,000 \cdot 5 = 255 K\Omega$

Step 7: Calculate R_B : R_B should be at least five times R_F , $R_B = 255,000 \cdot 5 = 1.2 M\Omega$

Step 8: Calculate R_{SUM} :

$$R_{SUM} = \frac{(R_F + R_1) \cdot R_B}{(R_F + R_1 + R_B)} = 240K\Omega$$

Step 9: Calculate C_F :

$$C_F = \frac{0.25}{(R_{SUM} \cdot \text{Baud Rate})} = 1nF$$

Note: All values except R_o can be rounded to nearest standard value.




Figure 10. Circuit Connection for FSK Decoding of Caller Identification Signals (Bell 202 Format)




Figure 11. External Connectors for FSK Demodulation with Carrier Detect Capability

Design Instructions:

The circuit of *Figure 12* can be optimized for any tone detection application by the choice of the 5 key circuit components: R_0 , R_1 , C_0 , C_1 and C_D . For a given input, the tone frequency, f_S , these parameters are calculated as follows:

(All resistance in Ω 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- Choose value of timing resistor R_0 to be in the range of 10K Ω to 50K Ω . This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is $R_0 = 20\text{K}\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .
- Calculate value of C_0 from design equation (1) or from *Figure 7* $f_S = f_0$:

$$C_0 = \frac{1}{R_0 \cdot f_S}$$

- Calculate R_1 to set the bandwidth $\pm\Delta f$ (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f}$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$

- Calculate value of C_1 for a given loop damping factor:

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

- Calculate value of the filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470\text{K}\Omega$, C_D must be:

$$C_D > \frac{16}{\Delta f} \quad C \text{ in } \mu\text{F}$$

Increasing C_D slows down the logic output response time.

Design Examples:

Tone detector with a detection band of $\pm 100\text{Hz}$:

- Choose value of timing resistor R_0 to be in the range of 10K Ω to 50K Ω . This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is $R_0 = 20\text{K}\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .
- Calculate value of C_0 from design equation (1) or from *Figure 6* $f_S = f_0$:

$$C_0 = \frac{1}{R_0 \cdot f_S} = \frac{1}{20,000 \cdot 1,000} = 50\text{nF}$$

c) Calculate R_1 to set the bandwidth $\pm\Delta f$ (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f} = \frac{20,000 \cdot 1,000 \cdot 2}{100} = 400K$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$

d) Calculate value of C_0 for a given loop damping factor:

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2} = \frac{1250 \cdot 50 \cdot 10^{-9}}{400,000 \cdot 0.5^2} = 6.25pF$$

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

e) Calculate value of the filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470K\Omega$, C_D must be:

$$C_D = \frac{16}{\Delta f} \geq \frac{16}{200} \geq 80nF$$

Increasing C_D slows down the logic output response time.

f) Fine tune center frequency with $5K\Omega$ potentiometer, R_X .




Figure 13. Linear FM Detector Using XR-2211 and an External Op Amp.
(See Section on Design Equation for Component Values.)

Linear FM Detection

XR-2211 can be used as a linear FM detector for a wide range of analog communications and telemetry applications. The recommended circuit connection for this application is shown in *Figure 13*. The demodulated output is taken from the loop phase detector output (pin 11), through a post-detection filter made up of R_F and C_F , and an external buffer amplifier. This buffer amplifier is necessary because of the high impedance output at pin 11. Normally, a non-inverting unity gain op amp can be used as a buffer amplifier, as shown in *Figure 13*.

The FM detector gain, i.e., the output voltage change per unit of FM deviation can be given as:

$$V_{OUT} = \frac{R_1 \cdot V_{REF}}{100 \cdot R_0}$$

where V_R is the internal reference voltage ($V_{REF} = V_{CC}/2 - 650mV$). For the choice of external components R_1 , R_0 , C_D , C_1 and C_F , see the section on design equations.




Figure 14. Equivalent Schematic Diagram

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

MC1488

QUAD MDTL LINE DRIVER
EIA-232D

SILICON MONOLITHIC
INTEGRATED CIRCUIT

QUAD LINE DRIVER

The MC1488 is a monolithic quad line driver designed to interface data terminal equipment with data communications equipment in conformance with the specifications of EIA Standard No. EIA-232D.

Features:

- Current Limited Output ± 10 mA typ
- Power-Off Source Impedance 300 Ohms min
- Simple Slew Rate Control with External Capacitor
- Flexible Operating Supply Range
- Compatible with All Motorola MDTL and MTTL Logic Families



L SUFFIX
CERAMIC PACKAGE
CASE 632




P SUFFIX
PLASTIC PACKAGE
CASE 646

D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)




7


TYPICAL APPLICATION



PIN CONNECTIONS



CIRCUIT SCHEMATIC
(1/4 OF CIRCUIT SHOWN)



MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1488

MAXIMUM RATINGS (T_A = +25°C unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Supply Voltage	V _{CC} V _{EE}	+15 -15	Vdc
Input Voltage Range	V _{IR}	-15 ≤ V _{IR} ≤ 7.0	Vdc
Output Signal Voltage	V _O	±15	Vdc
Power Derating (Package Limitation, Ceramic and Plastic Dual-In-Line Package) Derate above T _A = +25°C	P _D 1/R _{θJA}	1000 6.7	mW mW/°C
Operating Ambient Temperature Range	T _A	0 to +75	°C
Storage Temperature Range	T _{stg}	-65 to +175	°C

ELECTRICAL CHARACTERISTICS (V_{CC} = +9.0 ± 1% Vdc, V_{EE} = -9.0 ± 1% Vdc, T_A = 0 to 75°C unless otherwise noted.)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Input Current — Low Logic State (V _{IL} = 0)	1	I _{IL}	—	1.0	1.6	mA
Input Current — High Logic State (V _{IH} = 5.0 V)	1	I _{IH}	—	—	10	μA
Output Voltage — High Logic State (V _{IL} = 0.8 Vdc, R _L = 3.0 kΩ, V _{CC} = +9.0 Vdc, V _{EE} = -9.0 Vdc) (V _{IL} = 0.8 Vdc, R _L = 3.0 kΩ, V _{CC} = +13.2 Vdc, V _{EE} = -13.2 Vdc)	2	V _{OH}	+6.0 +9.0	+7.0 +10.5	—	Vdc
Output Voltage — Low Logic State (V _{IH} = 1.9 Vdc, R _L = 3.0 kΩ, V _{CC} = +9.0 Vdc, V _{EE} = -9.0 Vdc) (V _{IH} = 1.9 Vdc, R _L = 3.0 kΩ, V _{CC} = +13.2 Vdc, V _{EE} = -13.2 Vdc)	2	V _{OL}	-6.0 -9.0	-7.0 -10.5	—	Vdc
Positive Output Short-Circuit Current, Note 1	3	I _{OS+}	+6.0	+10	+12	mA
Negative Output Short-Circuit Current, Note 1	3	I _{OS-}	-6.0	-10	-12	mA
Output Resistance (V _{CC} = V _{EE} = 0, V _O = ±2.0 V)	4	r _o	300	—	—	Ohms
Positive Supply Current (R _L = ∞) (V _{IH} = 1.9 Vdc, V _{CC} = +9.0 Vdc) (V _{IL} = 0.8 Vdc, V _{CC} = +9.0 Vdc) (V _{IH} = 1.9 Vdc, V _{CC} = +12 Vdc) (V _{IL} = 0.8 Vdc, V _{CC} = +12 Vdc) (V _{IH} = 1.9 Vdc, V _{CC} = +15 Vdc) (V _{IL} = 0.8 Vdc, V _{CC} = +15 Vdc)	5	I _{CC}	—	+15 +4.5 +19 +5.5 — —	+20 +6.0 +25 +7.0 +34 +12	mA
Negative Supply Current (R _L = ∞) (V _{IH} = 1.9 Vdc, V _{EE} = -9.0 Vdc) (V _{IL} = 0.8 Vdc, V _{EE} = -9.0 Vdc) (V _{IH} = 1.9 Vdc, V _{EE} = -12 Vdc) (V _{IL} = 0.8 Vdc, V _{EE} = -12 Vdc) (V _{IH} = 1.9 Vdc, V _{EE} = -15 Vdc) (V _{IL} = 0.8 Vdc, V _{EE} = -15 Vdc)	5	I _{EE}	—	-13 — -18 — — —	-17 -500 -23 -500 -34 -2.5	mA μA mA μA mA mA
Power Consumption (V _{CC} = 9.0 Vdc, V _{EE} = -9.0 Vdc) (V _{CC} = 12 Vdc, V _{EE} = -12 Vdc)		P _C	—	—	333 576	mW

SWITCHING CHARACTERISTICS (V_{CC} = +9.0 ± 1% Vdc, V_{EE} = -9.0 ± 1% Vdc, T_A = +25°C.)

Propagation Delay Time (z _l = 3.0 k and 15 pF)	6	t _{PLH}	—	275	350	ns
Fall Time (z _l = 3.0 k and 15 pF)	6	t _{THL}	—	45	75	ns
Propagation Delay Time (z _l = 3.0 k and 15 pF)	6	t _{PHL}	—	110	175	ns
Rise Time (z _l = 3.0 k and 15 pF)	6	t _{TLH}	—	55	100	ns

Note 1. Maximum Package Power Dissipation may be exceeded if all outputs are shorted simultaneously.

MC1488

CHARACTERISTIC DEFINITIONS

FIGURE 1 - INPUT CURRENT




FIGURE 2 - OUTPUT VOLTAGE




FIGURE 3 - OUTPUT SHORT-CIRCUIT CURRENT




FIGURE 4 - OUTPUT RESISTANCE (POWER-OFF)




FIGURE 5 - POWER-SUPPLY CURRENTS





FIGURE 6 - SWITCHING RESPONSE



7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1488

TYPICAL CHARACTERISTICS

($T_A = +25^\circ\text{C}$ unless otherwise noted.)

FIGURE 7 — TRANSFER CHARACTERISTICS
versus POWER-SUPPLY VOLTAGE




FIGURE 8 — SHORT-CIRCUIT OUTPUT CURRENT
versus TEMPERATURE




FIGURE 9 — OUTPUT SLEW RATE
versus LOAD CAPACITANCE




FIGURE 10 — OUTPUT VOLTAGE
AND CURRENT-LIMITING CHARACTERISTICS





FIGURE 11 — MAXIMUM OPERATING TEMPERATURE
versus POWER-SUPPLY VOLTAGE



MC1488


APPLICATIONS INFORMATION

The Electronic Industries Association EIA-232D specification detail the requirements for the interface between data processing equipment and data communications equipment. This standard specifies not only the number and type of interface leads, but also the voltage levels to be used. The MC1488 quad driver and its companion circuit, the MC1489 quad receiver, provide a complete interface system between DTL or TTL logic levels and the EIA-232D defined levels. The EIA-232D requirements as applied to drivers are discussed herein.

The required driver voltages are defined as between 5 and 15-volts in magnitude and are positive for a Logic "0" and negative for a Logic "1." These voltages are so defined when the drivers are terminated with a 3000 to 7000-ohm resistor. The MC1488 meets this voltage requirement by converting a DTL/TTL logic level into EIA-232D levels with one stage of inversion.

The EIA-232D specification further requires that during transitions, the driver output slew rate must not exceed 30 volts


FIGURE 12 - SLEW RATE versus CAPACITANCE FOR $I_{SC} = 10 \text{ mA}$



per microsecond. The inherent slew rate of the MC1488 is much too fast for this requirement. The current limited output of the device can be used to control this slew rate by connecting a capacitor to each driver output. The required capacitor can be easily determined by using the relationship $C = I_{OS} \times \Delta T / \Delta V$ from which Figure 12 is derived. Accordingly, a 330 pF capacitor on each output will guarantee a worst case slew rate of 30 volts per microsecond.

The interface driver is also required to withstand an accidental short to any other conductor in an interconnecting cable. The worst possible signal on any conductor would be another driver using a plus or minus 15 volt, 500 mA source. The MC1488 is designed to indefinitely withstand such a short to all four outputs in a package as long as the power-supply voltages are greater than 9.0 volts (i.e., $V_{CC} \geq 9.0 \text{ V}$; $V_{EE} \leq -9.0 \text{ V}$). In some power-supply designs, a loss of system power causes a low impedance on the power-supply outputs. When this occurs, a low impedance to ground would exist at the power inputs to the MC1488 effectively shorting the 300 ohm output resistors to ground. If all four outputs were then shorted to plus or minus 15 volts, the power dissipation in these resistors

FIGURE 13 - POWER-SUPPLY PROTECTION TO MEET POWER-OFF FAULT CONDITIONS



would be excessive. Therefore, if the system is designed to permit low impedances to ground at the power-supplies of the drivers, a diode should be placed in each power-supply lead to prevent overheating in this fault condition. These two diodes, as shown in Figure 13, could be used to decouple all the driver packages in a system. (These same diodes will allow the MC1488 to withstand momentary shorts to the ± 25 volt limits specified in the earlier Standard EIA-232B.) The addition of the diodes also permits the MC1488 to withstand faults with power-supplies of less than the 9.0 volts stated above. The maximum short-circuit current allowable under fault conditions is more than guaranteed by the previously mentioned 10 mA output current limiting.

Other Applications

The MC1488 is an extremely versatile line driver with a myriad of possible applications. Several features of the drivers enhance this versatility:

1. Output Current Limiting — this enables the circuit designer to define the output voltage levels independent of power-supplies and can be accomplished by diode clamping of the output pins. Figure 14 shows the MC1488 used as a DTL to MOS translator where the high level voltage output is clamped one diode above ground. The resistor divider shown is used to reduce the output voltage below the 300 mV above ground MOS input level limit.

2. Power Supply Range — as can be seen from the schematic drawing of the drivers, the positive and negative driving elements of the device are essentially independent and do not require matching power-supplies. In fact, the positive supply can vary from a minimum seven volts (required for driving the negative pulldown section) to the maximum specified 15 volts. The negative supply can vary from approximately -2.5 volts to the minimum specified -15 volts. The MC1488 will drive the output to within 2 volts of the positive or negative supplies as long as the current output limits are not exceeded. The combination of the current-limiting and supply-voltage features allow a wide combination of possible outputs within the same quad package. Thus if only a portion of the four drivers are used for driving EIA-232D lines, the remainder could be used for DTL to MOS or even DTL to DTL translation. Figure 15 shows one such combination.