

บอร์ดแสดงผลสายรถเมล์

BUS NUMBER DISPLAY BOARD



โดย

นายศุภชัย พรหมทอง

นายสนอง ชมชื่น

ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เลขหมู่.....

เลขทะเบียน...50130

วัน,เดือน,ปี 2 1 เม.ย. 2547

.b.....

i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10/2545 X

บอร์ดแสดงผลสายรถเมล์

BUS NUMBER DISPLAY BOARD

โดย

นายศุภชัย พรหมทอง 43015037

นายสนอง ชมชื่น 43015038

อาจารย์ที่ปรึกษา

อ. สุรพล บุญจันทร์

อ. พิสิฐ บุญศรีเมือง

ปฏิญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2545

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2545

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง บอร์ดแสดงผลสายรถเมล์

**BUS NUMBER DISPLAY BOARD**


ผู้จัดทำ

1. นายศุภชัย พรหมทอง 43015037

2. นายสนอง ชมชื่น 43015038

  
..... อาจารย์ที่ปรึกษา

( อ. สุรพล บุญจันทร์ )

  
..... อาจารย์ที่ปรึกษา

( อ. พิสิฐ บุญศรีเมือง )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บอร์ดแสดงผลสายรถเมล์

## BUS NUMBER DISPLAY BOARD

โดย นายศุภชัย พรหมทอง 43015037

นายสนอง ชมชื่น 43015038

อาจารย์ที่ปรึกษา อ. สุรพล บุญจันทร์

อ. พิสิฐ บุญศรีเมือง

### บทคัดย่อ

โครงการนี้จะนำเสนอ เกี่ยวกับ บอร์ดแสดงผลสายรถเมล์ ควบคุมด้วยไมโครคอนโทรลเลอร์ โดยใช้คลื่นวิทยุ ในการรับส่งข้อมูล การแสดงผลจะแบ่งออกเป็น 2 ส่วน ส่วนแรกจะเป็นการแสดงผลด้วยเสียง ส่วนที่สอง จะ เป็นการแสดงผลด้วย 7-segment ในส่วนของการสื่อสารข้อมูล จะใช้หลักการของ FSK (Frequency Shift Keying) ในการ เข้ารหัส และ ถอดรหัส ข้อมูล เพื่อให้ข้อมูลที่ใช้ในการติดต่อสื่อสาร นั้นถูกต้อง

### ABSTRACT

This project is concerned about bus number display board. They are controled bymicrocontroller and using radio wave for data transmission. This project is divided into two part. The first one will be the part of display speech signal by speaker. The second one will be the part of display by 7- segment. The data communication will use FSK (Frequency Shift Keying) for coder and decoder data correct.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ	
สารบัญตาราง	
บทที่ 1 บทนำ	
บทที่ 2 ทฤษฎีหรือหลักการ	
2.1 การส่งผ่านข้อมูลอนาล็อกและดิจิทัล	3
2.2 สัญญาณรบกวน ( Noise )	7
2.3 การเข้ารหัสข้อมูล ( Data Encoding )	10
2.4 การสร้างสัญญาณ FM	12
2.5 เฟสล็อกคูล ( Phase Lock Loop : PLL )	16
2.6 ไมโครคอนโทรลเลอร์	18
2.7 ทฤษฎีการติดต่อสื่อสารผ่านพอร์ตอนุกรมด้วยโปรแกรม MCS-51	21
2.8 รายละเอียดเกี่ยวกับโมดูล LCD	24
บทที่ 3 การคำนวณและการสร้าง	
3.1 การแปลงสัญญาณ FSK	32
3.2 ภาคการสังเคราะห์เสียงและการออกแบบใช้งาน	37
3.3 การออกแบบไมโครคอนโทรลเลอร์ในส่วนของปายรเมตต์	41
3.4 การออกแบบไมโครคอนโทรลเลอร์ในส่วนของรเมตต์	42
3.5 การออกแบบโปรแกรม	45
บทที่ 4 การทดลองและผลการทดลอง	
4.1 การทดลอง	54
4.2 ผลการทดลอง	55
4.3 ฟังก์ชันการทำงานของ LCD ในส่วนเมนู	57
4.4 การแสดงผลของ เซกเมนต์	63
4.5 รูปของบอร์ดแสดงผลในส่วนของปายรเมตต์	64
4.6 รูปของบอร์ดแสดงผลในส่วนของรเมตต์	64
4.7 รูปของโครงงานบอร์ดแสดงผลสายรเมตต์	65
บทที่ 5 บทสรุปและวิจารณ์	
5.1 ปัญหาที่เกิดขึ้นกับการทดลอง	66
5.2 แนวทางในการแก้ปัญหา	66

ภาคผนวก

หนังสืออ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

หน้าที่

รูปที่ 1.1 บล็อกไดอะแกรมการควบคุมการรับส่งข้อมูลและแสดงผลในส่วนของป้ายรตเมล์	2
รูปที่ 1.2 บล็อกไดอะแกรมการควบคุมการรับส่งข้อมูล ในส่วนของรตเมล์	2
รูปที่ 2.1 แสดงอิทธิพลของแบนด์วิดท์กับข้อมูลดิจิทัล	5
รูปที่ 2.2 อิทธิพลของสัญญาณ	9
รูปที่ 2.3 เทคนิคการเข้ารหัสและการมอดูเลชั่น	10
รูปที่ 2.4 ตัวอย่างวงจรที่ใช้วแรกเตอร์ในการสร้างสัญญาณ FM	12
รูปที่ 2.5 ส่วนประกอบของวงจรที่ใช้สร้างสัญญาณ FM แบบทางอ้อม	14
รูปที่ 2.6 แผนผังการทำงานของวงจรเฟสล็อกคูลป์	16
รูปที่ 2.7 คุณลักษณะระหว่างความถี่กับ $V_e$ ( Error Voltage ) ของเฟสล็อกคูลป์	17
รูปที่ 2.8 ตำแหน่งขาของไมโครคอนโทรลเลอร์ AT89C52	20
รูปที่ 2.9 ไดอะแกรมการทำงานของโมดูล LCD แบบอักษร	25
รูปที่ 2.10 รูปร่างและการจัดขาโมดูล LCD แบบ อักษร	26
รูปที่ 3.1 สัญญาณดิจิทัลและสัญญาณ FSK	32
รูปที่ 3.2 วงจรเข้ารหัส ( FSK Modulation )	33
รูปที่ 3.3 วงจรถอดรหัส ( FSK Demodulation )	35
รูปที่ 3.4 วงจรในส่วนของภาคสังเคราะห์เสียง	40
รูปที่ 3.5 วงจรไมโครคอนโทรลเลอร์ในส่วนของป้ายรตเมล์	41
รูปที่ 3.6 วงจรไมโครคอนโทรลเลอร์ในส่วนของรตเมล์	42
รูปที่ 3.7 วงจรรวมของไมโครคอนโทรลเลอร์ในส่วนของป้ายรตเมล์ และรตเมล์	44
รูปที่ 3.8 โพล์วชาร์ทแสดงการทำงานในส่วนของเมนู	45
รูปที่ 3.9 โพล์วชาร์ทแสดงการทำงานในส่วนของป้ายรตเมล์	46
รูปที่ 3.10 โพล์วชาร์ทแสดงการทำงานในส่วนของรตเมล์	47
รูปที่ 3.11 โพล์วชาร์ทแสดงการตั้งค่าข้อมูลของป้ายรตเมล์	48
รูปที่ 3.12 โพล์วชาร์ทแสดงการตรวจสอบการตั้งค่าที่ป้ายรตเมล์	49
รูปที่ 3.13 โพล์วชาร์ทแสดงการตั้งค่าข้อมูลของรตเมล์	50
รูปที่ 3.14 โพล์วชาร์ทแสดงการตรวจสอบการตั้งค่าข้อมูลของรตเมล์	51
รูปที่ 3.15 โพล์วชาร์ทแสดงการบันทึกเสียง	52
รูปที่ 3.16 โพล์วชาร์ทแสดงการเล่นกลับเสียง	53
รูปที่ 4.1 วงจร FSK มอดูเลชั่น	54
รูปที่ 4.2 วงจร FSK ดีมอดูเลชั่น	54
รูปที่ 4.3 แสดงรูปสัญญาณที่ขา 2 ของวงจรเข้ารหัส ( FSK Modulation )	55
รูปที่ 4.4 แสดงรูปสัญญาณที่ขา 7 ของวงจรถอดรหัส ( FSK Demodulation )	55

รูปที่ 4.5 แสดงสัญญาณที่ขา 2 ของวงจรถ่ายรหัส ( FSK Modulation )	56
รูปที่ 4.6 แสดงรูปสัญญาณที่ขา 7 ของวงจรถอดรหัส ( FSK Demodulation )	56
รูปที่ 4.7 แสดงการเริ่มต้นการเข้าสู่ฟังก์ชันการทำงาน	57
รูปที่ 4.8 แสดงฟังก์ชันของ การรับ-ส่งข้อมูล และการตั้งค่าของป้ายรถเมล์	57
รูปที่ 4.9 แสดงฟังก์ชันของการบันทึกเสียง และการเล่นกลับเสียง	57
รูปที่ 4.10 แสดงฟังก์ชันการตรวจสอบหมายเลขของป้ายรถเมล์	58
รูปที่ 4.11 แสดงการเริ่มต้นการเข้าสู่ฟังก์ชันการทำงาน	58
รูปที่ 4.12 แสดงฟังก์ชันของ การรับ-ส่งข้อมูล และการตั้งค่าของรถเมล์	58
รูปที่ 4.13 แสดงฟังก์ชันของการบันทึกเสียง และการเล่นกลับเสียง	59
รูปที่ 4.14 แสดงฟังก์ชันการตรวจสอบหมายเลขของรถเมล์	59
รูปที่ 4.15 ฟังก์ชันที่ใช้ในการเลือกเมนูที่จะใช้ในการป้อนข้อมูล	59
รูปที่ 4.16 แสดงฟังก์ชันในการป้อนข้อมูลของป้ายรถเมล์ รถเมล์สายที่ผ่านป้ายรถเมล์ ตัวอย่างป้อนไว้ 3 สายที่ผ่านป้ายรถเมล์ และแสดงการตรวจสอบการตั้งค่าของป้ายรถเมล์	60
รูปที่ 4.17 แสดงการป้อนหมายเลขรถเมล์	61
รูปที่ 4.18 แสดงการตรวจสอบหมายเลขของรถเมล์เพื่อยืนยัน หมายเลขที่ป้อนของรถเมล์	61
รูปที่ 4.19 แสดงฟังก์ชันเสียงที่ทำการบันทึก มีทั้งหมด 13 เสียง และการเล่นกลับของเสียง	62
รูปที่ 4.20 แสดงว่าการป้อนข้อมูลลงในฟังก์ชันถูกต้อง	62
รูปที่ 4.21 แสดงว่าการป้อนข้อมูลลงในฟังก์ชันผิดพลาด	63
รูปที่ 4.22 แสดงว่าเริ่ม การรับ - ส่งข้อมูล	63
รูปที่ 4.23 ตัวอย่างของการแสดงผลออกทาง เซกเมนต์ ของป้ายรถเมล์	63
รูปที่ 4.24 แสดงวงจรภายในของบอร์ดแสดงผลในส่วนของป้ายรถเมล์	64
รูปที่ 4.25 แสดงวงจรภายในของบอร์ดแสดงผลในส่วนของรถเมล์	64
รูปที่ 4.26 รูปของบอร์ดแสดงผลสายรถเมล์เมื่อประกอบเสร็จแล้ว	65

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้าที่
ตารางที่ 2.1 ลักษณะรีจิสเตอร์ SCON	21
ตารางที่ 2.2 ลักษณะรีจิสเตอร์ TMOD	23
ตารางที่ 2.3 ลักษณะรีจิสเตอร์ TCON	23
ตารางที่ 2.4 แสดงความสัมพันธ์ในการทำงานของขา RS, R/W, และ E ของโมดูล LCD แบบอักษร	26
ตารางที่ 2.5 ลักษณะคำสั่งเลือกโหมดการป้อนข้อมูล (Entry mode Set)	28
ตารางที่ 2.6 ลักษณะคำสั่งควบคุมการแสดงผล	28
ตารางที่ 2.7 ลักษณะคำสั่งควบคุมการเลื่อนเคอร์เซอร์และข้อมูลตัวอักษร	29
ตารางที่ 2.8 ลักษณะคำสั่งกำหนดฟังก์ชัน	39
ตารางที่ 2.9 ลักษณะคำสั่งแฟลก BUSY และแอดเดรส	30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ


ในปัจจุบันจากผลทางเศรษฐกิจในประเทศของเรา ทำให้มีคนนิยมใช้บริการของขนส่งมวลชนมากขึ้น ในช่วงเวลาที่เร่งรีบจึงมีผู้คนคอยรถโดยสารประจำทางเป็นจำนวนมาก ทำให้ไม่ได้รับความสะดวกในการมองเห็นสายรถโดยสารประจำทางที่กำลังจะเข้ามาที่ป้าย รวมทั้งผู้ที่มีปัญหาทางสายตาด้วย จึงได้เกิดโครงการนี้ขึ้นมา โดยบอร์ดแสดงผลจะแสดงให้เห็นสายรถเมล์ที่กำลังจะเข้ามาถึงป้ายประมาณ 100 เมตร และในโครงการนี้ยังคำนึงถึงผู้ที่มีความพิการทางสายตา จึงมีการแสดงผลออกเป็นเสียงอีกทางหนึ่งด้วย ซึ่งสามารถอำนวยความสะดวกให้แก่ผู้พิการทางสายตาและบุคคลทั่วไปในการรอรับบริการของขนส่งมวลชน

จากที่กล่าวมาแล้วจึงทำให้เกิดโครงการ “ บอร์ดแสดงผลสายรถเมล์ ” ซึ่งโครงการนี้ได้ใช้คลื่นวิทยุ (Radio Wave ) เพื่อเป็นตัวกลางในการติดต่อสื่อสารระหว่างป้ายรถเมล์กับตัวรถเมล์ ซึ่งเครื่องรับส่งสัญญาณวิทยุที่ใช้ในโครงการนี้ ได้เลือกใช้วิทยุสื่อสาร ที่ทำงานในย่านความถี่วิทยุ 144 MHz - 160 MHz

ซึ่งโครงการนี้ได้แบ่งออกเป็น 2 ส่วน ส่วนแรกจะเป็นส่วนการควบคุมการรับส่งข้อมูลและตรวจสอบข้อมูลที่ถูกต้อง แล้วส่งแสดงผลออกทางบอร์ดแสดงผลที่ป้ายรถเมล์ ในส่วนที่สองจะทำหน้าที่ควบคุมการรับส่ง และตรวจสอบข้อมูลของชุดควบคุมที่ตัวรถเมล์ ซึ่งสามารถอธิบายหลักการทำงานของทั้ง 2 ส่วน ได้ดังนี้


โดยส่วนแรกจะเป็นการควบคุมการรับส่งข้อมูลและแสดงผล จะแบ่งการทำงานออกได้อีก 4 ส่วน คือส่วนของการส่งข้อมูล ส่วนของการรับข้อมูล ส่วนของการป้อนข้อมูลหมายเลขป้ายรถเมล์หมายเลขรถเมล์ และส่วนการแสดงผล โดยส่วนของการส่งข้อมูลจะเริ่มจากการส่งข้อมูลเรียกหมายเลขรถเมล์ที่กำหนดไว้ในตัวโปรแกรมออกไปยังพอร์ตอนุกรม จากนั้นข้อมูลจะถูกทำการเข้ารหัส FSK โดยใช้ IC XR-2206 เพื่อเปลี่ยนจากสัญญาณ TTL เป็นความถี่คลื่นวิทยุและส่งโดยเครื่องส่งวิทยุ ในส่วนของการรับข้อมูลจะมีเครื่องรับวิทยุเป็นตัวรับสัญญาณ จากนั้นสัญญาณที่ได้จะถูกนำไปเข้า IC ถอดรหัส FSK เบอร์ XR-2211 CPเปลี่ยนความถี่คลื่นวิทยุและส่งโดยเครื่องส่งวิทยุไปเป็นสัญญาณTTL ไปเข้าไมโครคอนโทรลเลอร์ MCS-51 และทำการตรวจสอบความถูกต้องของข้อมูล ซึ่งในโครงการนี้ในส่วนของป้ายรถเมล์ได้เลือกใช้ไมโครคอนโทรลเลอร์ AT89C52 ทางด้านของส่วนการแสดงผลแบ่งออกเป็น 3 ส่วนคือ ส่วนแรกแสดงผลเมนู ส่วนที่สองแสดงผลโดยใช้เซเว่นเซกเมนต์ และส่วนที่สามมีเสียงพูดออกมา โดยใช้ IC เสียงเบอร์ ISD-2590 ซึ่งเป็น IC เสียงที่มีความยาว 90 วินาที เมื่อไมโครคอนโทรลเลอร์ตรวจสอบข้อมูลหมายเลขรถที่รับเข้ามาว่า ถูกต้องแล้วก็จะทำการควบคุมการแสดงผลออกมาทางบอร์ดแสดงผลที่ได้ติดตั้งอยู่ที่ป้ายรถเมล์ บล็อก ไดอะแกรมการควบคุมการรับส่งข้อมูลและแสดงผลดังรูปที่ 1.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 บล็อกไดอะแกรมการควบคุมการรับส่งข้อมูลและแสดงผลในส่วนของป้ายรถเมล์

ส่วนที่สองการควบคุมการรับส่งข้อมูลบนรถเมล์ จะมีการทำงานลักษณะเดียวกับการรับส่งข้อมูลของส่วนป้ายรถเมล์ โดยจะใช้ IC ถอดรหัส และเข้ารหัส เบอร์เดียวกันและทำหน้าที่เหมือนกัน และบล็อกไดอะแกรมการควบคุมการรับส่งข้อมูลบนรถเมล์จะมีลักษณะเหมือนกับบล็อก ไดอะแกรมการควบคุมการรับส่งข้อมูลและแสดงผลในส่วนของป้ายรถเมล์ เพียงแต่ไม่มีการแสดงผลออกทาง เซเวนเซกเมนต์ เท่านั้น



รูปที่ 1.2 บล็อกไดอะแกรมการควบคุมการรับส่งข้อมูล ในส่วนของรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้ ไม่นับผูกติดให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีหรือหลักการ

#### 2.1 การส่งผ่านข้อมูลอนาลอกและดิจิทัล

ในการส่งผ่านข้อมูลจากต้นทางไปยังปลายทางมีคุณสมบัติของสัญญาณข้อมูลอย่างหนึ่งที่น่าสนใจ ก็คือ การเคลื่อนที่ของข้อมูลและกระบวนการจัดการกับข้อมูล เพื่อให้มั่นใจได้ว่าข้อมูลที่ส่งไปและรับมา สามารถจะเข้าใจกันได้สำหรับการศึกษาทั้งหมดนี้มีจุดสำคัญที่เราจะเข้าไปเกี่ยวข้องด้วยกันคือ ปริมาณชนิดอนาลอก และชนิดดิจิทัล

ปริมาณอนาลอกและดิจิทัลเป็นปริมาณที่สอดคล้องกับปริมาณที่มีค่าแบบต่อเนื่องและ ไม่ต่อเนื่อง ตามลำดับ ศัพท์ 2 คำนี้จะถูกนำมาใช้กันเสมอในการสื่อสารข้อมูลอย่างน้อยที่สุดก็นำมาใช้ในเรื่อง 3 เรื่อง ต่อไปนี้ คือ

- ข้อมูล ( Data )
- สัญญาณ ( Signal )
- การส่งผ่าน ( Transmission )

##### 2.1.1 ข้อมูล ( Data )

ข้อมูลแบบอนาลอกนั้นเป็นข้อมูลที่เกิดขึ้นแล้วมีค่าที่ต่อเนื่องในช่วงที่เวลาที่พิจารณา เป็นต้นว่า เสียงหรือภาพจะเป็นข้อมูลที่มีการแปรเปลี่ยนรูปแบบของความเข้มอย่างต่อเนื่อง อุณหภูมิ และความดันก็เป็นปริมาณที่ต่อเนื่องที่จัดได้ว่าให้ข้อมูลแบบอนาลอก แต่สำหรับข้อมูลดิจิทัลเป็นข้อมูลที่มีค่าที่เฉพาะ ที่กระโดดไปเป็นค่าที่ไม่ต่อเนื่อง เช่น ค่าเลขจำนวนเต็ม เป็นต้น

ตัวอย่างที่เป็นที่รู้จักกันแพร่หลายที่สุด สำหรับข้อมูลอนาลอกก็คือข้อมูลเสียง ซึ่งข้อมูลระบบในการสื่อสารบางระบบ จะถูกออกแบบไว้สำหรับข้อมูลเลขฐานสอง ซึ่งจำนวนของรหัสที่แทนตัวอักษรจะใช้ลำดับของบิต ตัวอย่างของรหัสที่เก่าแก่กว่าอันหนึ่งก็คือ รหัสของมอร์ส ปัจจุบันรหัสนี้ใช้กันอย่างแพร่หลายที่สุดชนิดหนึ่งคือรหัส ASCII ( American Standard Code for Information Interchanger) ASCII นอกจากจะได้รับความนิยมภายในอเมริกาแล้วยังได้รับความนิยมจากภายนอกด้วย ตัวอักษรแต่ละตัวของรหัสนี้แทนได้ด้วยเลขฐานสอง 7 หลัก ซึ่งเลขฐานสอง 7 หลัก สามารถแทนอักษรที่ไม่ซ้ำกันได้ทั้งหมดถึง 128 ตัว ซึ่งมีจำนวนเกินตัวอักษรที่ใช้กันอยู่ ดังนั้นรหัสเลขฐานสองบางตัวจึงถูกนำมาแทนตัวอักษรสำหรับการควบคุม และตัวอักษรของการควบคุมส่วนหนึ่งก็ใช้ในการควบคุมการพิมพ์ และรหัสเลขฐานสองที่แทนตัวอักษรส่วนที่เหลือบางตัวก็จะใช้ในระบบสื่อสาร โดยทั่วไปแล้ว การเข้ารหัสในการเก็บและส่งผ่านข้อมูลจะใช้จำนวนเลขไบนารี 8 บิตต่อ 1 ตัวอักษร โดยบิตที่ 8 ก็คือพาริตีบิต ที่ใช้สำหรับการตรวจสอบความคิดพลาด บิตที่ 8 นี้ จะถูกกำหนดขึ้นเพื่อที่จะให้จำนวนของบิต 1 มีค่าเป็นจำนวนคู่ เมื่อใช้การตรวจพาริตีแบบคู่และให้จำนวนของบิต 1 มีค่าเป็นจำนวนคี่เมื่อใช้การตรวจพาริตีแบบบิตคี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 2.1.2 สัญญาณ ( Signals )

ในระบบของการสื่อสาร ข้อมูลจะเคลื่อนที่ จากจุดหนึ่งไปยังอีกจุดหนึ่ง ในรูปแบบของ สัญญาณไฟฟ้าซึ่งสัญญาณอนาลอกก็คือ คลื่นแม่เหล็กไฟฟ้าที่มีการเปลี่ยนแปลงอย่างต่อเนื่องและสัญญาณ ดังกล่าวนี้เองที่จะถูกส่งผ่านเข้าไปในตัวกลางชนิดต่างๆ ทั้งนี้ขึ้นอยู่กับสเปคตรัมของสัญญาณ ตัวกลางอาจ เป็นสาย เช่น สายคู่บิดเกลียว สายโคแอกเซียล สายใยนำแสง หรืออาจจะเป็นตัวกลางแบบไร้สายเช่น ชั้น บรรยากาศ หรือสุญญากาศ ส่วนสัญญาณดิจิทัลนั้นอาจเป็นขบวนการของพัลส์โวลต์เตจ ที่ใช้ระดับของพัลส์ ที่ส่งไปเป็นตัวแทนข้อมูล เช่น ใช้ระดับโวลต์เตจลงที่ค่าบวก แทนค่าไบนารี 1 และระดับโวลต์เตจลบแทน ค่า ไบนารี 0

ซึ่งจะเห็นได้ว่า แบนด์วิดท์ที่กว้างขึ้นก็จะทำให้เกิดสัญญาณที่มีความถี่เพิ่มขึ้น สำหรับข้อมูล ที่มีอัตรา  $x$  บิตต่อวินาทีสามารถที่จะส่งได้โดยใช้สายส่งที่มีแบนด์วิดท์  $x$  Hz ด้วยคุณภาพดีพอสมควร แต่ จะดีมากถ้าแบนด์วิดท์เพิ่มขึ้นเป็น  $2x$  Hz

### 2.1.3 ข้อมูลและสัญญาณ ( Data and Signal )

จากที่ได้กล่าวมาแล้ว เรากำลังสนใจสัญญาณ ที่ใช้แทนข้อมูลอนาลอก และข้อมูลดิจิทัลใน สถานการณ์ โดยทั่วไปแล้วข้อมูลอนาลอกจะเป็นฟังก์ชันกับเวลา และมีค่าสเปคตรัมที่จำกัดอยู่ค่าหนึ่ง ซึ่ง เราสามารถแทนข้อมูลอนาลอกดังกล่าวได้ด้วยสัญญาณคลื่นแม่เหล็กไฟฟ้าที่มีค่าสเปคตรัมค่าเดียวกัน และ ข้อมูลดิจิทัลนั้นสามารถแทนได้ด้วยสัญญาณดิจิทัล ที่มีค่าระดับโวลต์เตจที่แตกต่างกันสองระดับเพื่อ แทนค่าเลขฐานสอง 0 และ 1



รูปที่ 2.1 แสดงอิทธิพลของแบนด์วิดท์กับข้อมูลดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.1.4 การส่งผ่าน ( Transmission )

ความแตกต่างระหว่างสัญญาณดิจิทัลและอนาลอกนั้น ควรพิจารณาให้ชัดเจนขึ้นอีกทั้งสัญญาณอนาลอกและสัญญาณดิจิทัลนั้นจะถูกนำส่งตัวกลางที่เหมาะสม และขบวนการในการคัดแปลงสัญญาณเพื่อให้เหมาะสมกับตัวกลางการส่งผ่านก็เป็นหน้าที่ของระบบการส่งผ่าน( Transmission system ) การส่งผ่านในรูปแบบของอนาลอกเป็นวิธีการส่งผ่านสัญญาณอนาลอกไป โดยไม่มีการเปลี่ยนแปลงสาระข้อมูล ไม่ว่าจะป็นกรณีใดๆ สัญญาณอนาลอกจะเกิดการลดทอนหลังจากที่เดินทางผ่านเข้าไปในตัวกลาง ดังนั้นเพื่อให้สัญญาณสามารถเดินทางไปถึงปลายทางได้ระยะทางไกลๆ ระบบของการส่งผ่านแบบอนาลอกก็จะมีตัวเพิ่มความแรงของสัญญาณเพื่อเพิ่มพลังงานให้แก่สัญญาณ แล้วยังเพิ่มพลังงานให้กับสัญญาณรบกวนอีกด้วย และยังมีการใช้ตัวขยายหลายๆ ตัวแบบอนุกรม เพื่อให้ได้ระบบในการส่งสัญญาณได้ไกลๆ ยิ่งทำให้สัญญาณผิดเพี้ยนไปยิ่งขึ้น

สำหรับข้อมูลแบบอนาลอก เช่น เสียงความผิดเพี้ยนเพียงส่วนเล็กน้อยสามารถยอมให้เกิดขึ้นได้ เพราะข้อมูลยังสามารถเข้าใจได้ แต่สำหรับข้อมูลดิจิทัลการต่อตัวขยายแบบอนุกรมจะทำให้เกิดความผิดพลาด

### 2.1.5 การส่งผ่านข้อมูลดิจิทัล ( Digital Transmission )

การส่งผ่านข้อมูลด้วยวิธีการนี้จะเกี่ยวข้องกับเนื้อหาของสัญญาณ สัญญาณดิจิทัลจะถูกส่งไปได้ในระยะทางที่จำกัดก่อนที่การลดทอนจะทำอันตรายต่อองค์ประกอบของข้อมูล ดังนั้นเพื่อให้การส่งสามารถทำได้เป็นระยะทางไกลๆ เราจึงใช้ตัวทวนสัญญาณ ( Repeater ) เพื่อที่สัญญาณดั้งเดิมกลับคืนมา โดยที่ตัวทวนสัญญาณเมื่อได้รับสัญญาณดิจิทัลมาแล้ว ก็จะทำการกู้รูปแบบของ 1 และ 0 กลับคืนมาอีกครั้ง และส่งต่อออกไปใหม่ ซึ่งทำให้สามารถเอาชนะการลดทอนลงไปได้

ด้วยเทคนิคอย่างเดียวกันกับที่ได้กล่าวมาแล้ว อาจจะนำมาใช้ได้กับสัญญาณอนาลอก ที่ใช้เป็นตัวส่งถ่ายข้อมูลดิจิทัล ณ ตำแหน่งในพื้นที่ที่เหมาะสม ระบบของการส่งผ่านก็จะใช้เครื่องทวนสัญญาณแทนที่จะเป็นตัวขยายสัญญาณ ตัวทวนสัญญาณจะกู้สัญญาณดิจิทัลกลับคืนมาจากสัญญาณอนาลอก และก็สร้างสัญญาณอนาลอกขึ้นมาใหม่ ทำให้ไม่เกิดการสะสมของสัญญาณรบกวนต่อๆ ไป

ในปัจจุบันมีแนวโน้มที่จะหันมาใช้การสื่อสารระบบดิจิทัลที่ได้แทนระบบอนาลอก แม้ว่าจะมีการลงทุนใช้ระบบอนาลอกมาก่อนอย่างมากก็ตาม เหตุผลที่สำคัญก็คือ

- ดิจิตอลเทคโนโลยี การพัฒนาเทคโนโลยีของวงจรรวมดิจิทัล LSI และ VLSI ทำให้ราคาและขนาดของวงจรรวมลดลงในขณะที่เครื่องมือทางอนาลอกไม่ได้ลดลง

- คุณภาพของข้อมูล สำหรับขบวนการทางดิจิทัล การใช้ตัวทวนสัญญาณแทนที่จะใช้ตัวขยายสัญญาณทำให้อิทธิพลของสัญญาณรบกวนไม่ถูกสะสม ทำให้เราสามารถส่งข้อมูลไปได้ระยะทางไกลๆ แม้ว่าคุณภาพของสายจะไม่ดีก็ตาม

- ความจุของการใช้งานมีมาก มันเป็นเรื่องที่สิ้นเปลืองมากในการที่เราจะต้องสร้างทางเดิน การส่งผ่านข้อมูลที่มีแบนด์วิดท์กว้างมากๆ เช่น ช่องสัญญาณควมเทียมและเส้นใยนำแสง ดังนั้นการนำเอา

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ หรือการสงวนลิขสิทธิ์อื่นใด และผู้เผยแพร่เอกสารฉบับนี้จะขอสงวนลิขสิทธิ์ไว้ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขบวนการในการมัลติเพล็กซ์เข้ามาใช้งานคุณจะเป็นประโยชน์อย่างมากในเรื่องของความจุซึ่งขบวนการมัลติเพล็กซ์ทางด้านเวลา คุณจะเป็นวิธีการที่ง่ายและราคาถูกกว่า การมัลติเพล็กซ์ทางด้านความถี่

- ความปลอดภัยและความเป็นส่วนตัว เทคนิคการย่อข้อมูลพร้อมที่จะนำเข้ามาใช้กับข้อมูลดิจิทัลและพร้อมที่จะนำเข้ามาใช้กับข้อมูลอนาลอกที่ถูกดิจิทัลไว้แล้ว

- การรวมกันเข้าเป็นหนึ่งเดียวกัน ด้วยขบวนการทางข้อมูลพร้อมที่จะนำเข้ามาใช้กับข้อมูลดิจิทัล สัญญาณจะมีรูปแบบที่เหมือนกัน และสามารถดำเนินการได้ในลักษณะเดียวกัน ซึ่งมันก็จะทำให้ประหยัดและสะดวกในการรวมเสียง ภาพ และข้อมูลดิจิทัล เข้าไว้ด้วยกัน

## 2.2 สัญญาณรบกวน ( Noise )

สำหรับในขบวนการการส่งข้อมูลใดๆ สัญญาณที่ได้รับจะประกอบไปด้วยสัญญาณที่ส่งมาจากเครื่องส่งที่มีการเปลี่ยนแปลงไปโดยมีความเพี้ยนของสัญญาณเกิดขึ้น จากคุณสมบัติของระบบส่งผ่านความคิดเพี้ยนที่เพิ่มเข้ามาเพราะมีสัญญาณที่เราไม่ต้องการ เกิดขึ้นในระหว่างการส่งและการรับ สิ่งที่จะได้กล่าวต่อไปนี้จะเกี่ยวกับสัญญาณที่ไม่เป็นที่ต้องการที่เรียกว่า สัญญาณรบกวน ซึ่งสัญญาณดังกล่าว เป็นองค์ประกอบที่สำคัญที่จำกัดการทำงานของระบบการสื่อสาร

สัญญาณรบกวนอาจจะแบ่งได้เป็น 4 ชนิด ดังนี้คือ

1. สัญญาณรบกวนเนื่องจากคลื่นความร้อน ( Thermal noise )
2. สัญญาณรบกวนเนื่องจากอินเตอร์มอดูเลชัน ( Intermodulation noise )
3. สัญญาณรบกวนแบบครอสทอล์ก ( Crosstalk )
4. สัญญาณรบกวนแบบอิมพัลส์ ( Impulse noise )

### 2.2.1 สัญญาณรบกวนเนื่องจากคลื่นความร้อน

เกิดขึ้นจากการสั่นของอิเล็กตรอนในตัวนำเนื่องจากความร้อน โดยมันเกิดขึ้นกับอุปกรณ์ทั้งหมดทางอิเล็กทรอนิกส์และตัวกลาง เป็นฟังก์ชันของอุณหภูมิ สัญญาณรบกวนเนื่องจากความร้อนจะมีการกระจายสเปกตรัมที่สม่ำเสมอเท่ากันในย่านความถี่ทั่วไป และบ่อยครั้งที่เราเรียกมันว่าสัญญาณรบกวนสีขาว สัญญาณรบกวนนี้เราไม่สามารถจำกัดมันได้ จึงเป็นตัวจำกัดขอบเขตในการทำงานของระบบการสื่อสารขนาดของสัญญาณรบกวนเนื่องจากคลื่นความร้อนที่พบได้ในย่านความถี่ขนาด 1 Hz ในอุปกรณ์หรือตัวนำใดจะมีค่าดังต่อไปนี้

$$N_0 = KT$$

โดยที่  $N_0$  = ความหนาแน่นพลังงานของสัญญาณรบกวน , วัตต์ / เฮิรตซ์

$K$  = ค่าคงที่ของโบลต์ซมาน ( Boltzmann's constant )

$T$  = อุณหภูมิ มีหน่วยเป็นองศาเคลวิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณรบกวนนี้ถูกสมมุติขึ้นอยู่กับความถี่ ดังนั้นค่าสัญญาณรบกวนเนื่องจากความร้อนในแบนด์วิดธ์  $\Omega$  เฮิร์ตซ์ สามารถคำนวณได้ดังนี้

$$N = K T \Omega$$

หรือถ้าคำนวณในหน่วยของ เดซิเบล - วัตต์ ได้ดังต่อไปนี้

$$N = 10 \log K + 10 \log T + 10 \log \Omega$$

$$N = -228.6 \text{ db } \Omega + 10 \log T + 10 \log \Omega$$

เมื่อสัญญาณที่มีความถี่ต่างกันถูกนำมาใช้เพื่อส่งผ่านข้อมูลบนตัวกลางตัวเดียวกัน ผลที่ได้อาจเกิดการรบกวนแบบอินเตอร์มอดูเลชันขึ้น ผลของอินเตอร์มอดูเลชันทำให้เกิดความถี่ที่เป็นผลบวกและผลต่างของสัญญาณเดิมสองความถี่ หรือผลคูณของสัญญาณความถี่ทั้ง 2 ตัวอย่างเช่น การผสมสัญญาณของสัญญาณรูปไซน์สองความถี่คือ  $f_1$  และ  $f_2$  จะทำให้เกิดพลังงานที่ความถี่  $f_1$  และ  $f_2$  ซึ่งสัญญาณที่ได้มานี้สามารถที่จะแทรกสอดสัญญาณ  $f_1$  และ  $f_2$  ที่กำหนดได้

### 2.2.2 สัญญาณรบกวนแบบอินเตอร์มอดูเลชัน

จะเกิดขึ้นเมื่อมีความไม่เชิงเส้นในการประมวลสัญญาณในตัวส่ง ตัวรับ หรือในระบบการส่งผ่าน โดยปกติอุปกรณ์องค์ประกอบเหล่านี้จะถูกสร้างขึ้น มีพฤติกรรมเป็นระบบเชิงเส้น นั่นคือค่าเอาต์พุตจะแปรผันตามค่าของอินพุต ในระบบที่ไม่เป็นเชิงเส้นค่าของเอาต์พุตจะเป็นฟังก์ชันเชิงซ้อนของอินพุต ซึ่งความไม่เชิงเส้นของระบบ มักจะเกิดการ ทำงานที่ผิดพลาดของอุปกรณ์หรือ ใช้สัญญาณแรงเกินไป

### 2.2.3 สัญญาณรบกวนแบบครอสทอล์ค (Cross talk)


ในขณะที่มีการใช้โทรศัพท์ เราอาจจะได้ยินเสียงของคนอื่นที่ไม่ใช่คู่สนทนาของเราสอดแทรกเข้ามาในสาย ซึ่งเป็นสัญญาณที่เราไม่ต้องการ ซึ่งมันอาจจะเกิดขึ้น โดยการเหนี่ยวนำทางไฟฟ้าของสัญญาณระหว่างคู่สายที่อยู่ใกล้ๆ กัน สัญญาณรบกวนที่เกิดขึ้นกับสาย หรือช่องส่งสัญญาณนี้มีชื่อว่า ครอสทอล์ค นอกจากนี้ครอสทอล์คยังสามารถเกิดขึ้นได้โดยสาเหตุอื่น เช่น สัญญาณที่เราไม่ต้องการอาจถูกรับมาได้โดยสายอากาศไมโครเวฟ แม้ว่าทิศทางของจานสายอากาศจะอยู่ในตำแหน่งที่รับสัญญาณได้แรงที่สุดแล้วก็ตาม แต่พลังงานของคลื่นไมโครเวฟก็ยังคงกระจายไประหว่างการเดินทาง สัญญาณรบกวนแบบครอสทอล์คในระบบต่างๆนั้นควรมีขนาดน้อยกว่าสัญญาณรบกวนจากอุณหภูมิ

สัญญาณรบกวนทั้งหมดที่ได้กล่าวมานี้ เราสามารถที่จะคาดคะเนผลที่จะเกิดขึ้นได้ วิศวกรก็จะสามารถออกแบบระบบให้มีความมั่นคงพอที่จะรับผลของสัญญาณรบกวนเหล่านี้ได้ แต่อย่างไรก็ตามยังมีสัญญาณรบกวนอีกชนิดหนึ่ง คือ สัญญาณรบกวนแบบอิมพัลส์ ที่เกิดขึ้นอย่างไม่ต่อเนื่องประกอบด้วย

พัลส์ที่ผิดปกติ หรือสัญญาณรบกวนแบบกระชาก ในช่วงเวลาสั้นๆ และขนาดของความแรงสัญญาณสูง สัญญาณรบกวนดังกล่าวนี้เกิดมาจากหลายสาเหตุ รวมทั้งการรบกวนของสนามแม่เหล็กจากภายนอก เช่น ฟ้าแลบ ซึ่งมักจะทำลายข้อมูลเสียง

#### 2.2.4 สัญญาณรบกวนแบบอิมพัลส์


โดยทั่วไปแล้วจะรบกวนข้อมูลอนาล็อก ตัวอย่างเช่นการส่งผ่านเสียงอาจจะถูกทำลาย โดยสัญญาณกริกเกรกทำให้ไม่สามารถเข้าใจเสียงได้ แต่อย่างไรก็ตามสัญญาณรบกวนแบบอิมพัลส์ ก็เป็นแหล่งกำเนิดเบื้องต้นของความผิดพลาด สำหรับการสื่อสารข้อมูลดิจิทัล ตัวอย่างเช่น สัญญาณกระชากที่เปลี่ยนแปลงพลังงานอย่างรวดเร็วภายในเวลา 0.01 วินาที อาจจะไม่สามารถทำลายข้อมูลเสียงได้ แต่มันจะทำลายบิตของข้อมูลดิจิทัลที่ส่งผ่านด้วยความเร็ว 4800 bps ไปถึง 50 บิต ดังแสดงตัวอย่างรูปที่ 2.2



รูปที่ 2.2 อิทธิพลของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.3 การเข้ารหัสข้อมูล (Data Encoding)



รูปที่ 2.3 เทคนิคการเข้ารหัสและการมอดูเลชัน

ในการเข้ารหัสและการมอดูเลชัน ซึ่งขบวนการดังกล่าวอาจมีข้อมูลต้นกำเนิดเป็นอนาลอกหรือดิจิตอลก็ได้ และสำหรับเทคนิคในการเข้ารหัสแบบดิจิตอลแล้วรูปแบบของสัญญาณ  $X(t)$  จะมีรูปแบบที่หลากหลายซึ่งก็ขึ้นอยู่กับทางเลือกเทคนิควิธีในการเข้ารหัสได้เหมาะสมได้ประสิทธิภาพสูงสุด ในการส่งผ่านเข้าข้อมูลไปในตัวกลางนั้นๆ ตัวอย่างการเลือกการเข้ารหัสบางครั้งเราก็อาจเลือกเพื่อให้สอดคล้องกับแบนด์วิดท์ หรือเพื่อทำให้เกิดความผิดพลาดน้อยที่สุด ในกรณีของสัญญาณอนาลอก คุณสมบัติพื้นฐานที่สำคัญประการหนึ่งของสัญญาณก็คือการมีค่าคงที่ต่อเนื่อง จึงเป็นคุณสมบัติที่เหมาะสมที่จะใช้เป็นสัญญาณนำพาข้อมูล และความถี่ของสัญญาณตัวนำพาใดๆ จะถูกเลือกให้เหมาะสมกับตัวกลางที่จะใช้ส่งผ่าน โดยการนำพาข้อมูลอาศัยวิธีการ มอดูเลชัน ซึ่งถือว่าเป็นขบวนการของการเข้ารหัสข้อมูลไปบนสัญญาณตัวนำพาที่มีความถี่  $f_c$  เทคนิคการมอดูเลชันทั้งหมด จะอยู่ภายในขอบเขตของการทำการเปลี่ยนแปลงค่าพารามิเตอร์ที่เป็นคุณสมบัติเบื้องต้นของสัญญาณ ซึ่งก็ได้แก่ขนาด (Amplitude) , ความถี่ (Frequency) และ เฟส (phase)

ในรูปที่ 2.3 สัญญาณอินพุต  $m(t)$  จะมีรูปแบบเป็นดิจิตอลหรืออนาลอกก็ได้ โดยเราจะเรียกมันว่าสัญญาณมอดูเลตติ้ง หรือเบสแบนด์ ผลของการมอดูเลตแล้ว ซึ่งมีแบนด์วิดท์ที่จำกัด และมีแบนด์วิดท์ที่สัมพันธ์กับ  $f_c$  โดยมี  $f_c$  เป็นตำแหน่งศูนย์กลางของแบนด์ และเนื้อหาต่อจากนี้ไปจะเป็นการกล่าวถึงคุณสมบัติของการเข้ารหัสแบบต่างๆ ซึ่งก็มีจุดประสงค์เพื่อให้ได้คุณสมบัติของสัญญาณที่ดีที่สุดในการส่งผ่าน

การจัดส่งสัญญาณนั้นมี 4 วิธี ตามลักษณะของข้อมูลและสัญญาณ ซึ่งข้อพิจารณาในการเลือกใช้วิธีการจัดส่งสัญญาณทั้ง 4 วิธีนั้นมีดังต่อไปนี้

- **Digital data , digital signal** : โดยทั่วไปแล้วอุปกรณ์ที่ใช้ในการเข้ารหัสข้อมูลดิจิตอลเป็นสัญญาณเอกสารถือเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการรักษาเท่านั้น ไม่นิยมนำไปเผยแพร่ขึ้นด้านการค้า ดิจิตอลจะไม่ยุ่งยากซับซ้อน และมีราคาถูกกว่าอุปกรณ์ที่ใช้มอดูเลตข้อมูลจากดิจิตอลไปเป็นอนาลอกไม่วางกรรมใดๆ พงสน ออกกฎหมายให้คิดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Analog data , digital signal : การแปลงข้อมูลอนาลอกให้เป็นสัญญาณดิจิทัลได้มีการนำมาใช้กันในการส่งผ่านดิจิทัลแบบใหม่กับอุปกรณ์สวิตซ์
- Digital Data , analog signal : ข้อมูลอนาลอกในรูปแบบทางไฟฟ้า สามารถส่งผ่านในลักษณะของสัญญาณเบสแบนด์ได้ง่ายและถูก ตัวอย่างอันหนึ่งก็ได้แก่การส่งผ่านเสียงไปในสายโทรศัพท์ ประโยชน์โดยทั่วไปอันหนึ่งของการมอดูเลชันก็คือการเลื่อนแบนด์วิดธ์ของสัญญาณเบสแบนด์ไปยังอีกส่วนหนึ่งของสเปกตรัมที่แตกต่างกันสามารถใช้ตัวกลางในการส่งผ่านร่วมกันได้ ซึ่งวิธีการนี้เรียกว่าการมัลติเพล็กซ์ทางความถี่

### 2.3.1 ข้อมูลดิจิทัล , สัญญาณดิจิทัล

สัญญาณเบสแบนด์เป็นสัญญาณที่ได้จากการเข้ารหัสข้อมูลโดยตรง โดยที่ยังไม่มีการมอดูเลชันใดๆ ซึ่งในบางโอกาสสำหรับดิจิทัลตามปกติแล้วโดยทั่วไป เราก็สามารถส่งสัญญาณเบสแบนด์ไปได้โดยไม่ต้องมีการมอดูเลชัน เช่นสัญญาณโทรศัพท์เป็นต้น ช่องทางเดินของสัญญาณการส่งผ่านจะเป็นตัวกำหนดรูปแบบของสัญญาณที่ใช้ในการส่งผ่าน การส่งผ่านแบบเบสแบนด์บ่อยครั้งที่จะต้องมีการเปลี่ยนรูปแบบของสัญญาณที่ตัวส่ง เพื่อให้สัญญาณที่ส่งไปถึงตัวรับได้ และตัวรับสามารถกู้สัญญาณเดิมกลับคืนมาได้ถูกต้อง รูปแบบของสัญญาณดังกล่าวนี้อาจจะถูกกำหนดด้วยรูปร่างหรือรหัส ที่ยังรักษาคุณลักษณะเบสแบนด์ของสัญญาณดิจิทัลเอาไว้ได้ เทคนิคที่จะกล่าวถึงในที่นี้ก็จะนำไปใช้กับระบบสายเคเบิลทั้งแบบโลหะ และเส้นใยนำแสง ที่ใช้การส่งผ่านแบบเบสแบนด์

คุณสมบัติต่างๆ ที่สำคัญในการส่งผ่านแบบเบสแบนด์ที่ใช้รูปร่างหรือรหัสของสัญญาณมีดังต่อไปนี้

- ข่าวสารทางเวลาที่เหมาะสม ( Adequate timing information )

เทคนิครหัสเบสแบนด์ที่ดี จะต้องทำให้จำนวนการเปลี่ยนแปลงสถานะของข้อมูล มีจำนวนเพิ่มมากขึ้น ซึ่งจะเป็นการเพิ่มประสิทธิภาพการทำงานของวงจรกู้สัญญาณเวลาให้ดีขึ้นทั้งค่าของบิท ข้อมูล และสัญลักษณ์ในการซิงค์ ( Synchronization )

- การตรวจสอบความผิดพลาด และการแก้ไขให้ถูกต้อง ( Error detection / correction )

รหัสที่พิจารณาต่อไปนี้จะมีความสามารถในการตรวจสอบความผิดพลาดอยู่ภายในได้ ถ้าเรากำหนดให้มีการเปลี่ยนแปลงระหว่างกลางระดับสัญญาณ ถ้าคุณสมบัติที่กำหนดให้มีการเปลี่ยนแปลงไปก็จะเป็นการเตือนให้รู้ว่ามีความผิดพลาดเกิดขึ้นแม้ว่าการแก้ไขความผิดพลาดเกิดขึ้นแม้ว่าการแก้ไขความผิดพลาดจะไม่สามารถทำได้จากคุณสมบัติของรหัสเบสแบนด์นี้ก็ตาม

- การลดแบนด์วิดธ์ ( Reduced bandwidth )

แบนด์วิดธ์ของสัญญาณดิจิทัล อาจจะถูกลดลงได้ โดยการใช้โครงสร้างตัวกรองสัญญาณ ที่ละเอียดแน่นอน กับการส่งผ่านแบบหลายระดับ หรือ เทคนิคการเข้ารหัสบางแบบอาจจะไม่ได้รับความนิยม เพราะเมื่อเข้ารหัสไปแล้วอาจทำให้ S/N ลดลงหรือจำนวนการเกิดการแทรกสอดระหว่างสัญญาณกับคุณสมบัติของช่องสัญญาณการส่งผ่าน หรือกับการควบคุมการแทรกสอดระหว่างช่องทางเดินสัญญาณที่แตกต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 การสร้างสัญญาณ FM

การสร้างสัญญาณ FM นั้นสามารถแบ่งได้กว้างๆ เป็น 2 แบบด้วยกัน คือ แบบทางตรงกับแบบทางอ้อม แบบทางตรงนั้นจะหมายถึง การนำเอาสัญญาณที่จะเข้ามาออกดูเลตไปเปลี่ยนความถี่ของคลื่นพาห์โดยตรง สำหรับแบบทางอ้อมนั้นก็จะเป็วิธีที่อาศัยวงจรหลายๆอย่างประกอบกัน ในหัวข้อนี้จะกล่าวถึงการสร้างสัญญาณ FM โดยวิธีการทั้งสองนี้

### 2.4.1 การสร้างสัญญาณ FM แบบทางตรง

การสร้างสัญญาณ FM แบบทางตรงนั้นเป็นการนำเอาสัญญาณที่จะเข้ามาออกดูเลตไปเปลี่ยนความถี่ของคลื่นพาห์โดยตรง ซึ่งออสซิลเลเตอร์ที่ทำงานในลักษณะนี้ได้ ต้องมีรีเฟลกซ์ ไคลสตรอน ( reflex klystron ) และ กันน์ไดโอด ( Gunn diode ) ที่ใช้ในย่านความถี่ไมโครเวฟ เป็นต้น ออสซิลเลเตอร์ทั้งสองแบบนี้ ความถี่ที่ออสซิลเลตออกมาจะเปลี่ยนไปตามแรงดันไบอัสในรูปเชิงเส้น ดังนั้นเมื่อนำสัญญาณที่เข้ามาออกดูเลตไปเปลี่ยนแรงดันไบอัสก็จะทำให้ได้สัญญาณ FM ออกมาโดยตรง สำหรับความถี่ในย่านต่ำกว่าไมโครเวฟลงมานั้นเรามักจะใช้ชิ้นส่วนอิเล็กทรอนิกส์ที่เรียกว่า วาเรคเตอร์ ( varactor หรือ variable reactor ) ชิ้นส่วนนี้จะมีคุณสมบัติเฉพาะคือ ค่าคาปาซิแตนซ์จะเปลี่ยนแปลงไปตามระดับของแรงดันที่คร่อมอยู่ ดังนั้น ถ้าเราใช้สัญญาณ FM ได้ โดยป้อนสัญญาณที่เข้ามาออกดูเลต ไปเปลี่ยนค่าคาปาซิแตนซ์ของวาเรคเตอร์ รูปที่ 2.4 แสดงตัวอย่างวงจรที่ใช้วาเรคเตอร์ดังกล่าวนี้



รูปที่ 2.4 ตัวอย่างวงจรที่ใช้วาเรคเตอร์ในการสร้างสัญญาณ FM

ในการวิเคราะห์หาค่าความถี่เบี่ยงเบนที่จะสร้างได้นั้นอาจจะทำได้โดยให้ค่าคาปาซิแตนซ์ของส่วนที่เป็นคาปาซิเตอร์เขียนได้เป็น สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$c(t) = c_0 - c_v v(t) \quad (1)$$

โดยที่ค่า  $c_v v(t)$  มีขนาดเล็กเมื่อเทียบกับ  $c_0$  เนื่องจากความถี่เรโซแนนซ์ของวงจร เรโซแนนซ์เขียนได้เป็น  $f_c = 1/(2\pi\sqrt{LC})$  เมื่อใช้ค่า  $c(t)$  ตามสมการ (1) จะเขียนความถี่เรโซแนนซ์ได้ในรูปต่อไปนี้


$$\begin{aligned} f_c(t) &= \frac{1}{2\pi\sqrt{LC(t)}} = \frac{1}{2\pi\sqrt{LC}} \left\{ 1 - \frac{c_v}{c_0} v(t) \right\}^{-\frac{1}{2}} \\ &= f_c \left\{ 1 + \frac{c_v}{2c_0} v(t) \right\} \\ &= f_c + \frac{c_v}{2c_0} f_c v(t) \end{aligned} \quad (2)$$

ตามผลที่ได้ในสมการ (2) นี้จะเห็นว่าค่าความถี่เบี่ยงเบนชั่วขณะจะแปรตรงกับสัญญาณที่เข้ามา มอดูเลต แสดงว่าเราสามารถสร้างสัญญาณ FM ได้โดยตรงจากการเปลี่ยนค่าคาปาซิแตนซ์ของวาแรคเตอร์ ดังกล่าวข้างต้น

วิธีสร้างสัญญาณ FM แบบทางตรงที่กล่าวมานี้มีข้อดีที่ทำได้และค่าเบี่ยงเบนความถี่ที่ได้จะสูงพอสมควร แต่ก็มีข้อเสียที่สำคัญคือ ค่า  $f_c$  เองจะครีฟท์ (drift) ได้ง่าย จึงจำเป็นต้องมีวงจรชดเชยอุณหภูมิ และวงจรควบคุมความถี่  $f_c$  ให้คงที่ ซึ่งก็จะเพิ่มความยุ่งยากของวงจรให้สูงขึ้น

#### 2.4.2 การสร้างสัญญาณ FM แบบทางอ้อม

การสร้างสัญญาณ FM แบบทางอ้อมนั้นโดยทั่วไปจะใช้ส่วนประกอบของวงจรตามที่แสดงไว้ในรูปที่ 2.5 กล่าวคือจะใช้วงจรอินทิเกรเตอร์ ในการอินทิเกรตสัญญาณที่เข้ามามอดูเลต และส่วนที่เป็นบาลานซ์มอดูเลเตอร์ เฟสชิฟเตอร์และวงจรบวกจะทำหน้าที่เป็น เฟสมอดูเลเตอร์ ซึ่งจะทำให้สัญญาณที่ผ่านวงจรส่วนนี้จะเป็นสัญญาณ FM ตามที่ได้อธิบายไว้ ในรูปที่ 2.5 ในการแสดงว่าสัญญาณที่



รูปที่ 2.5 ส่วนประกอบของวงจรที่ใช้สร้างสัญญาณ FM แบบทางอ้อม

แต่ละจุดเปลี่ยนแปลงไปอย่างไรนั้นจะพิจารณาได้โดยใช้รูปที่ 2.5 ประกอบดังนี้ ก่อนอื่นสัญญาณคลื่นพาห์และสัญญาณ  $v_2(t)$  ที่เข้าสู่วงจรบาลานซ์มอดูเลเตอร์ จะทำให้เกิดสัญญาณขาออกเป็นสัญญาณ DSB ที่เขียนได้ในรูปต่อไปนี้

$$f_1 = Av_2(t) \cos \omega_c t \quad (3)$$

ส่วนสัญญาณคลื่นพาห์ที่ผ่านเฟสชิฟเตอร์  $90^\circ$  นั้น จะเขียนได้ดังนี้

$$f_2(t) = B \cos(\omega_c t - \frac{\pi}{2}) = B \sin \omega_c t \quad (4)$$

เมื่อสัญญาณทั้งสองนี้มารวมกันที่วงจรวก สัญญาณขาออกก็จะเป็นดังนี้

$$\begin{aligned} f(t) &= f_1(t) + f_2(t) \\ &= Av_2(t) \cos \omega_c t + B \sin \omega_c t \\ &= B \sqrt{1 + \frac{A^2}{B^2} v_2^2(t)} \sin[\omega_c t + \phi(t)] \end{aligned} \quad (5)$$

โดยที่

$$\phi(t) = \tan^{-1} \left[ \frac{A}{B} v_2(t) \right] \quad (6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าระดับของสัญญาณคลื่นพาห้สูงมากจนทำให้  $A/B \ll 1$  สมการ (6) ก็จะประมาณค่าได้เป็น

$$\phi(t) = \frac{A}{B} v_2(t) \quad (7)$$

และเนื่องจาก  $v_2(t)$  ก็มีขนาดเล็กเช่นเดียวกันเมื่อเทียบกับขนาดของคลื่นพาห้ดังนั้นสมการจะประมาณค่าได้เป็น

$$f(t) = B \sin \left[ \omega_c t + \frac{A}{B} v_2(t) \right] \quad (8)$$

สมการ (8) นี้ก็จะแสดงสัญญาณ FM ที่มี  $v_2(t)$  เป็นสัญญาณที่เข้ามามอดูเลต และมี  $A/B$  เป็นมอดูเลชันอินเด็กซ์ในกรณีนี้ก็จะมามีขนาดเล็กมาก เนื่องจากสัญญาณ  $v_2(t)$  ได้จากการอินทิเกรตสัญญาณที่เข้ามามอดูเลตจริงๆ คือ  $v_2(t)$  ดังนั้นสมการ (8) จะเขียนได้เป็น

$$f(t) = B \sin \left[ \omega_c t + \frac{A}{B} \int_{-\infty}^t v_1(t) dt \right] \quad (9)$$

ซึ่งในสัญญาณในสมการ (9) นี้ก็เป็นสัญญาณ FM ที่มีค่าเบี่ยงเบนความถี่ต่ำ วิธีสร้างสัญญาณแบบทางอ้อมที่กล่าวมานี้ มีชื่อเรียกว่า วิธีมอดูเลตแบบอาร์มสตรอง (Armstrong's modulation method) ในการมอดูเลตแบบนี้จะมีข้อจำกัดที่ค่าเบี่ยงเบนความถี่ต่ำ ซึ่งหมายถึงสัญญาณที่ได้ในขั้นนี้ก็เป็นสัญญาณ FM แบบแบนด์วิดท์แคบ กรณีที่ต้องการสัญญาณ FM แบบแบนด์วิดท์กว้างก็จะต้องมีการออกแบบตั้งแต่ต้น คือ ใช้วงจรคูณความถี่เข้าช่วยซึ่งวงจรนี้จะทำให้ความถี่ของคลื่นพาห้สูงขึ้นพร้อมกับทำให้ค่าเบี่ยงเบนความถี่สูงขึ้นสัญญาณที่ผ่านออกจากวงจรคูณความถี่และฟิลเตอร์ผ่านแถบความถี่อันดับที่  $n$  แล้วสามารถเขียนได้ในรูปต่อไปนี้

$$v_c(t) = C \sin \left[ n\omega_c t + nk \int_{-\infty}^t v_1(t) dt \right] \quad (10)$$

ในทางปฏิบัติค่า  $n$  ที่ใช้มักจะเป็น 2 หรือ 3 เพราะเป็นช่วงที่ใช้งานได้ผลที่สุด กรณีที่ต้องการวงจรคูณความถี่ที่มีตัวคูณสูงกวานี้ ก็จะทำโดยใช้ตัวคูณหลายตัวประกอบกัน เช่น ต้องการคูณความถี่ 64 เท่าก็ทำได้โดยใช้ตัวคูณความถี่ 2 เท่าเป็นจำนวน 6 ตัว เป็นต้น ข้อสังเกตที่สำคัญของการคูณความถี่ที่กล่าวมานี้ก็คือ ค่ามอดูเลชันอินเด็กซ์หรือ  $\beta$  สูงขึ้น ซึ่งผลตามมาก็คือ ค่าเบี่ยงเบนความถี่ หรือ  $\Delta f$  จะสูงขึ้น นั่นหมายความว่าถ้าสัญญาณเบสแบนด์ที่เข้ามามอดูเลตมีความถี่เป็น  $f_m$  ขนาดของไซด์แบนด์ก็จะกว้างออกไป โดยที่ช่วงห่างระหว่างสเปกตรัมที่อยู่ติดกันในไซด์แบนด์ก็ยังเป็น  $f_m$  เหมือนเดิม แต่สิ่งที่แตกต่างไปจากเดิมก็คือขนาดของสเปกตรัมจะเปลี่ยนแปลงไปจากเดิม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้เชิงพาณิชย์ การค้า  
ไม่ว่ากรณีใดๆ พงษ์สัน อภิศร หามมโหดดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 เฟสล็อกคูล ( Phase Lock Loop : PLL )

เฟสล็อกคูล เป็นการสังเคราะห์สัญญาณโดยทางอ้อม ( Indirect Synthesis ) จะอาศัยการกำเนิดสัญญาณจากวงจรรอสซิลเลเตอร์ โดยการปรับแรงดัน ( VCO ) และสัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงแล้วนำผลมาควบคุม VCO อีกที

2.5.1 หลักการของเฟสล็อกคูล

หลักการเบื้องต้นของเฟสล็อกคูลก็มาจากระบบการป้อนกลับซึ่งประกอบด้วยส่วนสำคัญ 3 ส่วน ดังแผนผังการทำงานในรูปที่ 2.6 คือเฟสดีเทคเตอร์, วงจรกรองความถี่ต่ำผ่าน และ โวลต์เทจคอนโทรล ออสซิลเลเตอร์ ( Voltage Control Oscillator , VCO )



รูปที่ 2.6 แผนผังการทำงานของวงจรรเฟสล็อกคูล

ในขณะที่ไม่มีสัญญาณป้อนเข้ามา  $v_d$  จะเท่ากับศูนย์และ VCO จะผลิตความถี่แบบที่เรียกว่า ความถี่อิสระ ( free – running ) เท่ากับ  $f_0$  เมื่อมีอินพุต  $v_s$  ป้อนเข้ามามีความถี่เท่ากับ  $f_s$  วงจรเฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามา กับสัญญาณที่ VCO ถ้า  $f_0$  แตกต่างกันจะได้  $v_e$  ( Error Voltage ) จากเอาต์พุตของเฟสดีเทคเตอร์ผ่านวงจรกรองความถี่ต่ำ  $v_d$  ไปเข้า VCO ปรับความถี่  $f_0$  ให้เท่ากับ  $f_s$  และเมื่อ  $f_0$  เท่ากับ  $f_s$  ก็คือสภาวะล็อกหรือซิงค์ เอาต์พุตจากเฟสดีเทคเตอร์จะเป็นศูนย์ และ  $v_d$  ก็เท่ากับศูนย์ด้วย

ในเรื่องของเฟสล็อกคูล มีค่าที่มักเข้าใจสับสนกันบ่อยๆคือคำว่าล็อกเรนจ์ ( Lock Range ) กับคำว่า แคปเจอร์เรนจ์ ( Capture Range ) ซึ่งมีความหมายต่างกันดังนี้

ล็อกเรนจ์ ( Lock Range ) หมายถึง ย่านความถี่ที่ใกล้เคียงกับ  $f_0$  ซึ่งเฟสล็อกคูลยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าของล็อกเรนจ์จะลดลงเมื่ออัตราขยายทั้งหมดของเฟสล็อกคูลลดลง

แคปเจอร์เรนจ์ ( Capture Range ) หมายถึง บริเวณแถบความถี่ที่ใกล้เคียงกับ  $f_0$  ที่เฟสล็อกคูลเริ่มล็อกกับสัญญาณที่เข้ามา ค่าของแคปเจอร์เรนจ์ขึ้นอยู่กับแบนด์วิดธ์ของวงจรกรองความถี่ต่ำผ่าน คือจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ลดลงหากแบนด์วิดธ์แคบและ โดยปกติแคปเจอร์เรนจ์จะมีค่าน้อยกว่าล็อกเรนจ์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อให้เข้าใจคำว่าล็อกเรนจ์และแคปเจอร์เรนจ์ง่ายขึ้นพิจารณากราฟที่ 2.7 ซึ่งแสดงถึงคุณลักษณะระหว่างความถี่กับ  $v_e$  ของเฟสล็อกคูลูปจากรูปที่ 2.6 สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆ เปลี่ยนจากต่ำไปสูง ตอนแรกจะยังไม่มียะไรเกิดขึ้นและ  $v_d$  เท่ากับศูนย์จนกระทั่งความถี่ของสัญญาณที่เข้ามา  $f_s$  ซึ่งเป็นความถี่ต่ำสุดของแคปเจอร์เรนจ์ ทำให้เฟสล็อกคูลูปเริ่มล็อกกับ  $f_s$  และ  $v_d$  มีค่าเป็นลบ เพื่อปรับ VCO ให้  $f_0$  เท่ากับ  $f_s$  แต่ในที่นี้เรสมมุติว่า  $f_s$  เปลี่ยนไปเรื่อยๆ ซึ่งจะทำให้ค่าของ  $v_d$  เป็นลบน้อยลง จนกระทั่ง  $f_s$  เท่ากับ  $f_0$  ทำให้  $v_d$  เท่ากับศูนย์ จากนั้น  $v_d$  จะเริ่มเป็นบวกและมากขึ้นเรื่อยๆ จนกระทั่ง  $f_s$  เท่ากับ  $f_2$  ซึ่งเป็นความถี่สูงสุดของล็อกเรนจ์ จะทำให้หลุดจากการล็อก และ  $v_d$  เท่ากับศูนย์

ในทางกลับกันถ้า  $f_s$  เปลี่ยนจากสูงมาต่ำ ให้พิจารณากราฟที่ 2.7 ส่วนล่างเฟสล็อกคูลูปจะเริ่มล็อกเมื่อ  $f_s$  เท่ากับ  $f_3$  ซึ่งเป็นค่าสูงสุดของแคปเจอร์ ทำให้  $v_d$  มีค่าเป็นบวกทันทีเมื่อ  $f_s$  ลดลงจน  $f_s$  เท่ากับ  $f_0$  จะได้  $v_d$  เท่ากับศูนย์แล้วมีค่าเป็นลบน้อยลงเรื่อยๆ จนกระทั่ง  $f_s$  เท่ากับ  $f_4$  ซึ่งเป็นค่าต่ำสุดของล็อกเรนจ์จะทำให้  $f_s$  หลุดจากการล็อกของเฟสล็อกคูลูป และ  $v_d$  กลับเป็นศูนย์อีกครั้ง เราจึงได้ว่า

$$\begin{aligned} \text{ล็อกเรนจ์} &= f_2 - f_4 \\ \text{แคปเจอร์เรนจ์} &= f_3 - f_1 \end{aligned}$$



รูปที่ 2.7 คุณลักษณะระหว่างความถี่กับ  $V_e$  (Error Voltage) ของเฟสล็อกคูลูป  
 เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสำนักหอสมุดกลางพระจอมเกล้าลาดกระบัง ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาต  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 ไมโครคอนโทรลเลอร์

ไมโครคอนโทรลเลอร์ ตระกูล MCS-51 ที่ใช้ในส่วนของป้ายรถเมล์ในโครงการนี้คือ AT89C52 ของบริษัท Atmel ซึ่งเหตุผลที่ได้เลือกใช้บอร์ดนี้ในการทำโครงการนี้ก็เพราะว่า AT89C52 ไม่ใหญ่มากนัก และ AT89C52 นั้นยังมีคุณสมบัติที่น่าสนใจดังนี้

1. หน่วยความจำโปรแกรมภายในตัวไมโครคอนโทรลเลอร์บอร์ด AT89C52 เป็นแบบแฟลชทำให้สามารถลบและเขียนใหม่ได้นับพันครั้งจึงสามารถใช้รูปแบบไมโครคอนโทรลเลอร์ชิพเดี่ยวไม่ต้องใช้หน่วยความจำภายนอกส่งผลให้สามารถใช้งานพอร์ตอินพุตเอาต์พุตของไมโครคอนโทรลเลอร์ได้เต็มประสิทธิภาพ
2. ต้นทุนและเวลาในการพัฒนาระบบไมโครคอนโทรลเลอร์ลดลงอย่างมากเนื่องจากไม่ต้องใช้เครื่องมือในการพัฒนาเช่น อีมูเลเตอร์ (Emulator) และเครื่องโปรแกรมอีพรอม
3. บริษัทผู้ผลิต ได้ทำการผลิตไมโครคอนโทรลเลอร์ตระกูลนี้ออกมาหลายเบอร์และมีความสามารถแตกต่างกันไป ทำให้มีทางเลือกในการใช้งานสูง
4. การใช้หน่วยความจำภายในตัวไมโครคอนโทรลเลอร์ทำให้สามารถป้องกันการคัดลอกข้อมูลของหน่วยความจำโปรแกรมได้เป็นอย่างดี
5. ชุดคำสั่งและสถาปัตยกรรมพื้นฐานเหมือนกับไมโครคอนโทรลเลอร์ MCS-51 ของผู้ผลิตรายอื่นๆไม่ว่าจะเป็น Intel, Siemens หรือ Dallas เป็นต้น

### 2.6.1 การจัดขาของไมโครคอนโทรลเลอร์ MCS-51

ไมโครคอนโทรลเลอร์ MCS-51 ทุกเบอร์จะมีสถาปัตยกรรมและขาใช้งานพื้นฐานเหมือนกันดังแสดงในรูปที่ 2 และ 3 โดยมีรายละเอียดขั้นต้นดังนี้

ขา Vcc ใช้สำหรับต่อไฟเลี้ยง +5V

ขา GND เป็นขาราวด์สำหรับต่อกับกราวด์ของระบบ

ขาพอร์ต 0 (P0.0 - P0.7) มี 8 ขา แต่ละขาสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไปถ้าหากต้องการกำหนดให้ขาพอร์ต 0 ขาใดขาหนึ่ง เป็นอินพุตสามารถทำได้โดยการเขียนข้อมูล "1" ไปยังแต่ละบิตของของพอร์ตที่ต้องการติดต่อกับ ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (FLOAT) จึงมีอินพุตอิมพีแดนซ์สูง สามารถใช้งานเป็นขาพอร์ตอินพุตได้นอกจากนั้นขาพอร์ตนี้ยังถูกใช้งานในการติดต่อกับขาแอดเดรสไบต์ต่ำของหน่วยความจำภายนอก (A0 - A7) และขาข้อมูล (D0 - D7) โดยใช้ขบวนการมัลติเพล็กซ์เข้าช่วย เพื่อสลับการทำงานให้เป็นที่ขาติดต่อกับแอดเดรสและขาข้อมูล

ขาพอร์ต (P1.0 - P1.7) มี 8 ขา แต่ละขา สามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ขาพอร์ต 1 ขาใดขาหนึ่งเป็นอินพุตสามารถทำได้โดยการเขียนข้อมูล "1" ไปยังแต่ละบิตของพอร์ตที่ต้องการติดต่อกับ นอกจากนั้นในอนุกรม AT89Sxx จะใช้ขา P1.0 เป็นขาอินพุตสำหรับนับค่าของไทเมอร์ 2 และ P1.1 เป็นขาอินพุตทริกเกอร์ของไทเมอร์ 2 ในขณะที่ขา P1.4 ถึง P1.7 เป็นขาสำหรับเชื่อมต่อแบบ SPI เพื่อทำการโปรแกรมข้อมูลในระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาพอร์ต 2 (P2.0-P2.7) มี 8 ขา แต่ละขา สามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้งานทั่วไป ถ้าหากต้องการกำหนดให้ค่าขาพอร์ต 2 ขาใดขาหนึ่ง เป็นอินพุตสามารถทำได้โดยการเขียนข้อมูล "1" ไปยังแต่ละบิตของพอร์ตที่ต้องการติดต่อด้วย ส่งผลให้ขาพอร์ตนั้นมีสถานะปล่อยลอย (FLOAT) จึงมีอินพุตอิมพีแดนซ์สูง สามารถใช้ขานี้เป็นขาพอร์ตอินพุตได้

นอกจากนั้นขาพอร์ตนี้ ยังถูกใช้งานในการติดต่อกับขาแอดเดรสไบต์สูงของหน่วยความจำภายนอก (A8-A15)

ขาพอร์ต 3 (P3.0-P3.7) มี 8 ขา แต่ละขาสามารถกำหนดให้เป็นได้ทั้งอินพุตและเอาต์พุตสำหรับใช้ขานี้ทั้งหมด การกำหนดเป็นอินพุตเป็นเหมือนที่กล่าวมาแล้ว นอกจากนั้นขาพอร์ต 3 ยังเป็นขาที่มีหน้าที่การใช้งานพิเศษ ดังมีรายละเอียดขั้นต้นดังต่อไปนี้

P3.0 ใช้เป็นขาอินพุตสำหรับรับข้อมูลจากการสื่อสารแบบอนุกรมหรือขา RXD

P3.1 ใช้เป็นขาเอาต์พุตสำหรับส่งข้อมูลจากการสื่อสารแบบอนุกรมหรือขา TXD

P3.2 ใช้เป็นขาจับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 0 หรือขา INTO

P3.3 ใช้เป็นขาจับส่งสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 1 หรือขา INT1

P3.4 ใช้เป็นขาจับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 0 หรือขา T0

P3.5 ใช้เป็นขาจับสัญญาณอินเทอร์รัปต์จากภายนอกช่องที่ 1 หรือขา T1

P3.6 ใช้เป็นขาสัญญาณ WR ในกรณีที่ใช้เชื่อมต่อกับหน่วยความจำภายนอก

P3.7 ใช้เป็นขาสัญญาณ RD ในกรณีที่ใช้เชื่อมต่อกับหน่วยความจำภายนอก

ขาเรซีต ใช้ในการรีเซ็ตการทำงานของไมโครคอนโทรลเลอร์ โดยการป้อนสัญญาณเพื่อรีเซ็ตสถานะที่ขาที่ีต้องอยู่ในระดับรีเซ็ตอย่างน้อย 2 แมกซ์ไซเคิล โดยที่วงจรกำหนดสัญญาณนาฬิกายังคงทำงานต่อเนื่องไปอย่างเป็นปกติ

ขา ALE/PROG (Address Latch Enable/Program Pulse input) เป็นขาที่ใช้ในการควบคุมการแลตช์ของขาพอร์ต 0 เมื่อมีการใช้งานหน่วยความจำภายนอก นอกจากนั้นขานี้ยังใช้เป็นขาสำหรับรับพัลส์ของการโปรแกรมสำหรับโปรแกรมข้อมูลลงในไมโครคอนโทรลเลอร์ MCS-51 ในรุ่นที่มีหน่วยความจำโปรแกรมเป็นแบบ อีอีพรอม

ขา PSEN (Program Store Enable) ขานี้ใช้ในการส่งสัญญาณเพื่อร้องขอติดต่อกับหน่วยความจำโปรแกรมภายนอกเมื่อไมโครคอนโทรลเลอร์ต้องการอ่านข้อมูลจากหน่วยความจำโปรแกรมภายนอก ตัวไมโครคอนโทรลเลอร์จะส่งสัญญาณออกมาที่ขานี้ 2 ครั้ง ในแต่ละแมกซ์ไซเคิล แต่ถ้าหากติดต่อกับหน่วยความจำภายในขานี้จะไม่มีการส่งสัญญาณใดๆออกมา

ขา EA/VPP (External Access enable/Programming voltage input) ใช้สำหรับเลือกการติดต่อกับหน่วยความจำโปรแกรมภายนอก หรือภายในตัวไมโครคอนโทรลเลอร์ ถ้าหากขานี้เป็น "0" เป็นการเลือกให้ไมโครคอนโทรลเลอร์ติดต่อกับหน่วยความจำโปรแกรมภายนอก แต่ถ้าหากขานี้เป็น "1" เป็นการเลือกให้ไมโครคอนโทรลเลอร์ติดต่อกับหน่วยความจำภายในตัวคอนโทรลเลอร์ นอกจากนี้ขานี้ยังใช้เป็นขาอินพุตสำหรับรับแรงดันไฟสูงสำหรับการโปรแกรมหน่วยความจำภายในไมโครคอนโทรลเลอร์ สำหรับไมโครคอนโทรลเลอร์ MCS-51 แบบแฟลช ต้องการแรงดันสำหรับการโปรแกรม +12 V


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา XTAL 1 และ XTAL 2 เป็นขาสำหรับต่อคริสตอลเพื่อสร้างสัญญาณนาฬิกาในการกำหนดจังหวะการทำงานของไมโครคอนโทรลเลอร์

คุณสมบัติทางเทคนิคของไมโครคอนโทรลเลอร์เบอร์ AT89C52

1. เป็นไมโครคอนโทรลเลอร์ที่ใช้ซีพียูขนาด 8 บิต
  2. ภายในมีหน่วยความจำโปรแกรม เป็นแบบแฟลช ขนาด 8 กิโลไบต์ สามารถลบและเขียนใหม่ได้ 1,000 ครั้ง
  3. หน่วยความจำข้อมูลพื้นฐานเป็นหน่วยความจำแบบแรม ขนาด 256 ไบต์
  4. ขาพอร์ตเป็นแบบ 2 ทิศทางสามารถใช้งานได้ทั้งอินพุตและเอาต์พุต
  5. มีวงจรสื่อสารแบบอนุกรมแบบ Full Duplex
  6. ไทเมอร์/เคาน์เตอร์ขนาด 16 บิต
  7. สามารถรองรับแหล่งกำเนิดอินเทอร์รัพท์ได้ 8 แหล่ง 6 เวกเตอร์
  8. สามารถขยายหน่วยความจำเพิ่มเติมภายนอกได้สูงสุด 64 กิโลไบต์
  9. มีวงจรกำเนิดสัญญาณนาฬิกาอยู่ในชิพ
- จากที่กล่าวคุณสมบัติมาแล้วนั้นไมโครคอนโทรลเลอร์เบอร์ AT89C52 แสดงตำแหน่งขาได้ดังรูป

ที่ 2.8



รูปที่ 2.8 ตำแหน่งขาของไมโครคอนโทรลเลอร์ AT89C52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.7 ทฤษฎีการติดต่อสื่อสารผ่านพอร์ตอนุกรมด้วยโปรแกรม MCS-51

การรับส่งข้อมูลแบบอนุกรมกับไมโครคอนโทรลเลอร์ MCS-51 นั้นภายในชิพ MCS-51 จะมี UART อยู่ในตัว ซึ่งภายในชิพของ MCS-51 นั้นพอร์ตสื่อสารอนุกรมมีโครงสร้างการทำงานในแบบที่เรียกว่า Full Duplex ในการรับและส่งข้อมูลแบบอนุกรมในเวลาเดียวกันโดยทางด้านส่งจะใช้ขา TxD ทางด้านรับจะใช้ขา RxD ส่วน SBUF อยู่ที่ตำแหน่ง 99H ใช้เป็นบัฟเฟอร์สำหรับรับและส่งข้อมูลแบบอนุกรม

### 2.7.1 รีจิสเตอร์ SCON (Serial Port Control Register)

พอร์ตสื่อสารอนุกรมสามารถโปรแกรมการทำงานได้หลายโหมดด้วยกันโดยการเลือกบิต SM1 และ SM2 ซึ่งอยู่ในรีจิสเตอร์ควบคุม SCON อยู่ที่ตำแหน่ง 98H ซึ่งตำแหน่งลักษณะของรีจิสเตอร์ SCON ดังตารางที่ 2.1

ตารางที่ 2.1 ลักษณะรีจิสเตอร์ SCON

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

SM0 บิตเลือกการทำงานของพอร์ตสื่อสารข้อมูลแบบอนุกรมควบคุมโดยโปรแกรม

SM1 บิตเลือกการทำงานของพอร์ตสื่อสารข้อมูลแบบอนุกรมควบคุมได้โดยโปรแกรม

SM0	SM1	MODE	
0	0	0	ทำงานเป็น Shift register อัตราเร็วในการรับหรือส่งข้อมูลเท่ากับ OSC/12
0	1	1	8 Bit UART อัตราเร็วในการรับหรือส่งข้อมูลกำหนดเอง
1	0	2	9 Bit UART อัตราเร็วในการรับหรือส่งข้อมูลเท่ากับ OCS/32 หรือ OCS/64
1	1	3	9 Bit UART อัตราเร็วในการรับหรือส่งข้อมูลกำหนดเองได้

SM2 บิตเลือกการใช้งานพอร์ตสื่อสารข้อมูลแบบอนุกรมในโหมด 2 หรือ 3 เพื่อใช้ติดต่อระหว่างชิพด้วยกันเอง ควบคุมได้โดยโปรแกรม

เป็น 1 ใช้พอร์ตสื่อสารข้อมูลแบบอนุกรม ติดต่อระหว่างชิพด้วยกันเอง เมื่อข้อมูลบิตที่ 9 ที่ได้ มีค่าเป็น 0 (คาตาไบท์) บิต RI จะไม่ถูกเซตแต่หากข้อมูลบิตที่ 9 มีค่าเป็น 1 (แอดเครสไบต์) บิต RI จะถูกเซต

เป็น 0 ใช้พอร์ตสื่อสารข้อมูลแบบอนุกรมโหมด 1 และโหมดที่ 3 ตามปกติในการทำงานของพอร์ตสื่อสารข้อมูลแบบอนุกรมโหมด 1 หากบิต SM2 ถูกเซตบิต RI จะไม่ถูกเซตจนบิตสิ้นสุดของข้อมูลจะถูกรับเข้ามา ในการทำงานของพอร์ต จะสื่อสารข้อมูลแบบอนุกรมโหมด 0 บิตนี้ควรถูกเคลียร์ให้เป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

REN บิตควบคุมการอนุญาตให้มีการรับข้อมูลสามารถควบคุมได้โดยโปรแกรม

เป็น 1 อนุญาตให้มีการรับข้อมูลได้

เป็น 0 ไม่อนุญาตให้มีการรับข้อมูล

TB8 ข้อมูลบิตที่ 9 ซึ่งจะถูส่งออกไปในการทำงานของพอร์ตสื่อสารข้อมูลแบบอนุกรมโหมด 2 และ 3 ควบคุมได้ด้วยคำสั่งในโปรแกรมเท่านั้น

RB8 ข้อมูลบิตที่ 9 ที่ได้รับเข้ามาจากภายนอกในการทำงานของพอร์ตสื่อสารข้อมูลแบบอนุกรมโหมด 2 และ 3 ส่วนในการทำงานโหมด 1 ถ้าบิต SM2 = 0 บิตนี้จะเป็นบิตสิ้นสุดของข้อมูลที่รับเข้ามาได้ และไม่ถูกกำหนดการใช้งานในโหมด 0

TI บิตบอกสถานะสัญญาณอินเตอร์รัพท์ที่เกิดจากการส่งข้อมูลถูกเซตโดยฮาร์ดแวร์เมื่อข้อมูลโดยฮาร์ดแวร์เมื่อเริ่มส่งบิตสิ้นสุดของข้อมูลออกไปและจะต้องเคลียร์โดยคำสั่งในโปรแกรมเท่านั้น

RI บิตบอกสถานะสัญญาณอินเตอร์รัพท์ที่เกิดจากการรับข้อมูลถูกเซตโดยฮาร์ดแวร์เมื่อได้รับข้อมูลบิตที่ 8 ในการทำงานโหมด 0 หรือที่จุดครึ่งทางของช่วงรับบิตสิ้นสุดของข้อมูลในการทำงานของโหมดอื่นและจะต้องเคลียร์โดยคำสั่งในโปรแกรมเท่านั้น

ในโครงการนี้ได้เลือกใช้โหมด 1 ซึ่งการกำหนด Baud Rate ที่พอร์ตอนุกรมโหมด 1 สามารถทำได้ดังนี้

โหมด 1 ค่าอัตรา Baud Rate สามารถแปลค่าได้โดยการกำหนดจากไทมเมอร์ 1 ดังนี้

การใช้ไทมเมอร์ 1 เป็นตัวกำหนด Baud Rate เมื่อใช้ไทมเมอร์ 1 เป็นตัวกำหนด Baud Rate จะใช้ไทมเมอร์ 1 ในโหมด 2 (Auto Relode) โดยมีสูตรในการคำนวณหาค่า Baud Rate ดังนี้

$$\text{Baud Rate ใน โหมด 1} = \frac{2^{\text{Sm0d}} \times \text{ความถี่ออสซิลเลเตอร์}}{32 \times 12 \times [256 - (\text{TH1})]}$$

การใช้งานทั่วไป เรามักทราบว่าจะต้องใช้ Baud Rate ค่าเท่าใด ดังนั้นค่าที่เราต้องการหาก็คือค่าที่ต้องโหลดไว้ในรีจิสเตอร์ใช้งานเฉพาะ TH1 สมการในการคำนวณหาค่าที่ต้องการโหลดไปไว้ในรีจิสเตอร์ใช้งานเฉพาะ TH1 เมื่อทราบค่าอัตรา Baud Rate คือ


$$\text{TH1} = 256 - \frac{2^{\text{Sm0d}} \times \text{ความถี่ออสซิลเลเตอร์}}{32 \times 12 \times \text{อัตรา Baud Rate}}$$

ค่าในรีจิสเตอร์ใช้งานเฉพาะ TH1 จำเป็นต้องเป็นเลขจำนวนเต็ม การปัดเศษที่ได้จากการคำนวณทิ้งหรือปัดขึ้นทำให้ไม่ได้ค่า Baud Rate ตามที่ต้องการ วิธีแก้ปัญหาคือ เปลี่ยนความถี่ของคริสตัลที่ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.7.2 รีจิสเตอร์ TMOD (Timer/Counter Mode Control Register)

เป็นรีจิสเตอร์ขนาด 8 บิต อยู่ใน SFR (Special Function Register) ตำแหน่ง 89H ไม่สามารถเข้าถึงได้ในระดับบิต มีรายละเอียดแต่ละบิตดังนี้




รีจิสเตอร์ TMOD จะใช้เลือกโหมดการทำงานของไทมเมอร์ 0 และ 1 โดยแบ่งเป็นบิต 0-3 ควบคุมไทมเมอร์ 0 และบิต 4-7 ควบคุมไทมเมอร์ 1 แต่ละบิตมีการทำงานดังนี้

Gate	บิตเลือกการควบคุมการทำงานของไทมเมอร์ ถ้า = 0 ไทมเมอร์จะทำงานเมื่อบิต TR <sub>x</sub> เป็น 1 ถ้า = 1 ไทมเมอร์จะทำงานเมื่อบิต TR <sub>x</sub> และ สัญญาณที่ขา INT <sub>x</sub> เป็น 1 ทั้งสองแหล่ง
C/T	บิตเลือกการทำงานให้ทำงานเป็นไทมเมอร์หรือเคาน์เตอร์ ถ้า = 1 เป็นการเลือกให้ทำงานในลักษณะของเคาน์เตอร์ ถ้า = 0 เป็นการเลือกให้ทำงานในลักษณะของไทมเมอร์
M1 และ M0	บิตที่ใช้ควบคุมโหมดการทำงานของไทมเมอร์ ถ้า M1 = 0 , M0 = 0 จะเป็นการทำงานในโหมด 0 ถ้า M1 = 0 , M0 = 1 จะเป็นการทำงานในโหมด 1 ถ้า M1 = 1 , M0 = 0 จะเป็นการทำงานในโหมด 2 ถ้า M1 = 1 , M0 = 1 จะเป็นการทำงานในโหมด 3

### 2.7.3 รีจิสเตอร์ TCON (Timer/Counter Control Register)

เป็นรีจิสเตอร์ขนาด 8 บิต อยู่ใน SFR (Special Function Register) ตำแหน่ง 88H สามารถเข้าถึงได้ในระดับบิตมีรายละเอียดแต่ละบิตดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TF1	บิตแสดงถึงการเกิดโอเวอร์โพล์ของไทมเมอร์ 1 มีค่าเป็น 1 เมื่อเกิดโอเวอร์โพล์ขึ้น
TR1	บิตที่ใช้บังคับให้ไทมเมอร์ 1 ทำงานหรือหยุดทำงานควบคุมได้จากโปรแกรม ถ้า TR1 เป็นลอจิก 1 ไทมเมอร์ 1 จะทำงาน ถ้า TR1 เป็นลอจิก 0 ไทมเมอร์ 1 จะหยุดทำงาน
TF0	บิตแสดงการเกิดโอเวอร์โพล์ของไทมเมอร์ 0
TR0	บิตที่ใช้บังคับให้ไทมเมอร์ 0 ทำงานหรือหยุดทำงาน ซึ่งการทำงานจะเหมือน TR1
IE1	บิตแสดงสถานะการเกิดอินเตอร์รัปต์จากภายนอก บิตนี้จะเซตเป็น 1 เมื่อตรวจสอบพบสัญญาณกระตุ้นที่ขา ITN1
IT1	บิตเลือกชนิดของสัญญาณที่เข้ามากระตุ้นที่ IT1 ว่าเป็นการกระตุ้นแบบใด ถ้าบิต IT1 = 0 เป็นการกระตุ้นโดยลอจิก 0 ถ้าบิต IT1 = 1 เป็นการกระตุ้นที่ขอบขาลง
IE0	บิตแสดงสถานะการเกิดอินเตอร์รัปต์จากภายนอกโดยผ่านขา INTO จะทำงานเช่นเดียวกับ IE1
IT0	บิตเลือกชนิดของสัญญาณที่เข้ามากระตุ้นที่ INTO ว่าเป็นการกระตุ้นแบบใด ถ้าบิต IT0 = 0 เป็นการกระตุ้นสัญญาณโดยลอจิก 0 ถ้าบิต IT0 = 1 เป็นการกระตุ้นที่ขอบขาลง

## 2.8 รายละเอียดเกี่ยวกับโมดูล LCD

ในโมดูล LCD จะมีส่วนประกอบหลักๆ 3 ส่วน ดังนี้

ตัวแสดงผล (display) ภายในเป็นผลึกเหลวที่สามารถแสดงผลให้เห็น โดยอาศัยแสงจากภายนอก ดังนั้นจึงต้องมีมุมในการมองข้อมูลที่แสดงผลบนจอ LCD

ตัวควบคุม (controller) เป็นตัวรับข้อมูลจากอุปกรณ์ภายนอก มาควบคุมการทำงานของโมดูล LCD เช่น ลบจอภาพ แสดงตัวอักษรหรือเลื่อนเคอร์เซอร์ เป็นต้น ตัวควบคุมนี้ใช้ชิพควบคุมโดยเฉพาะชิพที่นิยมใช้คือ เบอร์ HD44780 และ HD61830 โดย HD44780 จะใช้ควบคุม LCD แบบอักษร ส่วน HD61830 ใช้ควบคุม LCD แบบกราฟฟิก

ตัวขับ (driver) เป็นตัวรับสัญญาณจากตัวควบคุมมาขับให้ตัวแสดงผลแสดงข้อมูลตามที่กำหนด ชิปที่ใช้ทำหน้าที่เป็นตัวขับนี้ได้แก่ เบอร์ HD44100H และ MSMS259 เป็นต้น


### 2.8.1 โครงสร้างภายในของตัวควบคุมโมดูล LCD

ในการใช้งานโมดูล LCD จำเป็นต้องทำความเข้าใจเกี่ยวกับโครงสร้างและคำสั่งที่ใช้ในการควบคุมให้ดีเสียก่อน ในที่นี้ขอยกตัวอย่างโมดูล LCD แบบอักษร เพราะสามารถเข้าใจได้ง่าย ให้รูปที่ 2.9 เป็นบล็อกไดอะแกรมภายในของชิพควบคุม LCD เบอร์ HD44780 ซึ่งใช้ในโมดูล LCD แบบอักษรประกอบด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แฟล็ก BUSY เป็นส่วนที่ทำหน้าที่แจ้งสถานะการทำงานของตัวควบคุมให้อุปกรณ์ภายนอกทราบว่าตัวควบคุมพร้อมที่จะรับข้อมูลหรือคำสั่งหรือไม่ ดังนั้นก่อนการส่งข้อมูลหรือคำสั่งมายังตัวควบคุมต้องตรวจสอบสถานะของแฟล็ก BUSY นี้เสียก่อน



- ข 1 1 : G N D
- ข 1 2 : + V
- ข 1 3 : B r i g h t n e s s ป ร ั บ ก ว a m ใ ส ใ ร ัง
- ข 1 4 : R S
- ข 1 5 : R / W
- ข 1 6 : E
- ข 1 7-1 4 : D 0 -D 7

รูปที่ 2.10 รูปร่างและการจัดขาโมดูล LCD แบบ อักษร

RS	R/W	E	การทำงาน
0	0		เขียนคำสั่ง
0	1		อ่านสถานะของโมดูล LCD
1	0		เขียนข้อมูล
1	1		อ่านข้อมูล

ตารางที่ 2.4 แสดงความสัมพันธ์ในการทำงานของขา RS, R/W, และ E ของโมดูล LCD แบบอักษร

2.8.2 โมดูล LCD ขนาด 16 ตัวอักษร 2 บรรทัด (LCD 16 x 2)

สำหรับโมดูล LCD ที่ยกมาใช้ในการเรียนรู้ในการทดลอง เป็นขนาด 16 ตัวอักษร 2 บรรทัด เนื่องจากราคาถูก ง่าย และเป็นโมดูล LCD ที่มีโครงสร้างมาตรฐาน มีผู้ผลิตหลายราย และมีการระบุเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เบอร์แตกต่างกันออกไปตามผู้ผลิต อาทิ LM020L ของฮิตาชิ, DMC-16117A ของคอปเท็กซ์ (Optrex) เป็นต้น แต่อย่างไรก็ตามคอนโทรลเลอร์ที่ใช้คือเบอร์เดียวกันนั่นคือเบอร์ HD44750 ของฮิตาชิ

โมดูล LCD ขนาด 16 x 2 มีขาต่อใช้งานทั้งสิ้น 14 ขา มีการจัดขาตั้งในรูปแบบที่ P15-2 สำหรับรายละเอียดการทำงานของแต่ละขามีดังนี้

$V_{SS}$  (ขา 1) : ต่อกราวด์

$V_{DD}$  (ขา 2) : ต่อไฟเลี้ยง + 5 โวลต์

$V_o$  (ขา 3) : เป็นขาอินพุทรับแรงดันเพื่อปรับความเข้มของการแสดงผล

RS (ขา 4) : เป็นขาอินพุทใช้ในการแยกชนิดของข้อมูลที่ทำการประมวลผลในขณะนั้นว่าเป็นคำสั่งสำหรับรีจิสเตอร์ IR หรือเป็นข้อมูลสำหรับรีจิสเตอร์ DR โดยถ้าขานี้เป็น "0" ข้อมูลที่ส่งมาจะเป็นคำสั่ง แต่ถ้าขานี้เป็น "1" ข้อมูลที่ส่งมาจะเป็นข้อมูลสำหรับการแสดงผล

R/W (ขา 5) : เป็นขาที่ใช้เลือกการอ่านหรือเขียนข้อมูลกับโมดูล LCD ถ้าเป็น "0" เป็นการกำหนดให้เขียนข้อมูล แต่ถ้าเป็น "1" จะเป็นการอ่านข้อมูล

E (ขา 6) : เป็นขาสำหรับรับสัญญาณพัลส์เอ็นเอเบิลโมดูล LCD ให้ทำงาน

D0-D7 (ขา 7-14) : เป็นขาที่ใช้เป็นทางผ่านของข้อมูลระหว่าง LCD กับอุปกรณ์ภายนอกขนาด 8 บิต

อนึ่งขา RS, R/W และ E จะใช้งานร่วมกัน โดยมีความสัมพันธ์แสดงในตารางที่ 2.4

### 2.8.3 คำสั่งควบคุมโมดูล LCD

ในการเขียนคำสั่งลงในตัวควบคุม แน่แน่นอนว่าต้องกำหนดให้ขา RS และ R/W เป็น "0" แล้วเขียนคำสั่งตามไป คำสั่งควบคุมโมดูล LCD ของชิพควบคุม HD44780 ที่สำคัญมี 10 คำสั่งดังนี้

#### 1. คำสั่งเคลียร์ตัวแสดงผล (clear display)

มีข้อมูลคำสั่งเป็น 01H เป็นคำสั่งที่ใช้เขียนข้อมูลช่องว่าง หรือ space เข้าไปใน DDRAM ทั้งหมด เมื่อตัวควบคุมเอ็กซ์คิวิต์คำสั่งนี้ จะทำการกำหนดแอดเดรสของ DDRAM เป็น "0" เคอร์เซอร์จะกลับไปอยู่ที่ตำแหน่งซ้ายมือสุดของจอแสดงผล แล้วเซตบิต I/D (ซึ่งจะกล่าวถึงภายหลัง) ให้เป็น "1"

#### 2. คำสั่ง return home

ต้องกำหนดให้บิต 1 ของข้อมูลเป็น "1" เป็นคำสั่งให้เคอร์เซอร์เคลื่อนที่กลับไปยังตำแหน่งซ้ายสุดของจอแสดงผล แต่ข้อมูลบนจอแสดงผลไม่เปลี่ยนแปลง นั่นคือ ข้อมูลคำสั่งของคำสั่งนี้จะเป็น 02H หรือ 03H

### 3. คำสั่งเลือกโหมดการป้อนข้อมูล (Entry mode Set)

มีรายละเอียดของรูปแบบข้อมูลคำสั่งดังนี้

บิต 7	บิต 6	บิต 5	บิต 4	บิต 3	บิต 2	บิต 1	บิต 0
0	0	0	0	0	0	I/D	S

ตารางที่ 2.5 ลักษณะคำสั่งเลือกโหมดการป้อนข้อมูล (Entry mode Set)

บิต S เป็นบิตที่ใช้ในการกำหนดลักษณะของการแสดงผล เมื่อมีการป้อนข้อมูล ถ้าหากบิต S เป็น "1" เมื่อเกิดข้อมูลใหม่บนจอแสดงผล ตัวเคอร์เซอร์จะอยู่กับที่ แต่ตัวอักษรข้อมูลเดิมจะถูกดันไปทางซ้าย แต่ถ้าหากบิตนี้เป็น "0" เมื่อเกิดข้อมูลใหม่ตัวเคอร์เซอร์จะเลื่อนไปทางขวา

บิต I/D เป็นบิตที่ใช้กำหนดว่า เมื่อเขียนหรืออ่านข้อมูลแล้ว แอแดคเรสของ DDRAM เพิ่มขึ้นหรือลดลงหนึ่งแอเดคเรส โดยถ้าบิตนี้เป็น "1" แอเดคเรสของ DDRAM จะเพิ่มขึ้น แต่ถ้าเป็น "0" แอเดคเรสจะลดลง

ดังนั้น ข้อมูลคำสั่งที่เกิดขึ้นสำหรับคำสั่งนี้ได้แก่ 04H-07H (4 ข้อมูลคำสั่ง) และที่ใช้บ่อยคือ 06H หมายถึง กำหนดให้เมื่อเกิดข้อมูลใหม่ เคอร์เซอร์จะเลื่อนไปทางขวามือ และแอเดคเรสของ DDRAM เพิ่มขึ้น

### 4. คำสั่งควบคุมการแสดงผล

มีรายละเอียดของรูปแบบข้อมูลคำสั่งดังนี้

บิต 7	บิต 6	บิต 5	บิต 4	บิต 3	บิต 2	บิต 1	บิต 0
0	0	0	0	1	D	C	B

ตารางที่ 2.6 ลักษณะคำสั่งควบคุมการแสดงผล

บิต D ใช้ควบคุมการเปิดปิดจอแสดงผล ถ้าบิตนี้เป็น "1" จะเป็นการเปิดจอแสดงผล ถ้าเป็น "0" จะเป็นการปิดจอแสดงผล

บิต C ใช้ควบคุมการแสดงผลตัวเคอร์เซอร์บนจอแสดงผล ถ้าต้องการให้มีเคอร์เซอร์แสดงผลบนจอแสดงผล ต้องกำหนดให้บิตนี้เป็น "1" ถ้ากำหนดให้เป็น "0" จะเป็นการปิดเคอร์เซอร์ หรือไม่แสดงเคอร์เซอร์

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของเคอร์เซอร์ ถ้าบิตนี้เป็น "1" เคอร์เซอร์จะกะพริบ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจะมีข้อมูลคำสั่งได้ตั้งแต่ 08H-0FH (8 รูปแบบคำสั่ง) ที่ใช้บ่อยคือ 0CH เป็นการสั่งให้เปิดจอแสดงผล แต่ไม่แสดงเคอร์เซอร์ และ 0FH เป็นการสั่งให้เปิดจอแสดงผล แสดงเคอร์เซอร์ และสั่งให้เคอร์เซอร์กะพริบ

#### 5. คำสั่งควบคุมการเลื่อนเคอร์เซอร์และข้อมูลตัวอักษร

มีรายละเอียดของรูปแบบข้อมูลคำสั่งดังนี้

บิต 7	บิต 6	บิต 5	บิต 4	บิต 3	บิต 2	บิต 1	บิต 0
0	0	0	0	S/C	R/L	*	*

ตารางที่ 2.7 ลักษณะคำสั่งควบคุมการเลื่อนเคอร์เซอร์และข้อมูลตัวอักษร

การควบคุมการเลื่อนเคอร์เซอร์และตัวอักษรบนจอแสดงผล ขึ้นอยู่กับการกำหนดบิต S/C และ R/L ซึ่งสามารถสรุปได้ดังนี้

S/C	R/L	ลักษณะการเลื่อน	ข้อมูลคำสั่ง
0	0	เลื่อนเคอร์เซอร์ไปทางซ้าย	10H-13H
0	1	เลื่อนเคอร์เซอร์ไปทางขวา	14H-17H
1	0	เลื่อนตัวอักษรใหม่ไปทางซ้าย	18H-1BH
1	1	เลื่อนตัวอักษรใหม่ไปทางขวา	1C-1FH

#### 6. คำสั่งกำหนดฟังก์ชันการทำงาน

มีรายละเอียดของรูปแบบข้อมูลคำสั่งดังนี้

บิต 7	บิต 6	บิต 5	บิต 4	บิต 3	บิต 2	บิต 1	บิต 0
0	0	1	D/L	N	F	*	*

ตารางที่ 2.8 ลักษณะคำสั่งกำหนดฟังก์ชัน

บิต DL ใช้กำหนดจำนวนบิตที่ใช้ติดต่อส่งผ่านข้อมูล ถ้าบิตนี้เป็น "0" จะเป็นการติดต่อแบบ 4 บิต แต่ถ้าเป็น "1" จะเป็นแบบ 8 บิต

บิต N ใช้กำหนดจำนวนบรรทัดของการแสดงผล ถ้าเป็น "0" จะแสดงผล 1 บรรทัด ถ้าเป็น "1" จะแสดงผล 2 บรรทัด ในกรณีที่จอแสดงผลสามารถแสดงได้มากกว่า 2 บรรทัด และต้องการให้แสดงผลมากกว่า 2 บรรทัด ก็กำหนดบิต N นี้ให้เป็น "1" จุดที่น่าสังเกตคือ โมดูล LCD แบบ 16 ตัวอักษร 1 บรรทัด แม้จะมีการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรทัดการแสดงผลเพียง 1 บรรทัด แต่จะต้องกำหนด N ให้เป็น "1" เนื่องจากแอดเดรสของ DDRAM แบ่งเป็น 2 ช่องคือ 00H และ 40H

บิต F ใช้เลือกความละเอียดของตัวอักษรให้การแสดงผล ถ้าบิตนี้เป็น "0" จะเป็นการแสดงผลแบบ 5 x 7 จุด

### 7. คำสั่งเลือกแอดเดรสของ CGRAM


เมื่อต้องการกำหนดแอดเดรสของ CGRAM ต้องกำหนดให้บิต 7 เป็น "0" บิต 6 เป็น "1" ส่วนอีก 6 บิตที่เหลือจะแทนค่าด้วยค่าแอดเดรสของ CGRAM จะต้องทำการกำหนดแอดเดรสด้วยคำสั่งนี้ ก่อนที่จะอ่านหรือเขียนข้อมูลให้ CGRAM โดยแอดเดรสของ CGRAM อยู่ระหว่าง 00H-3FH

### 8. คำสั่งเลือกแอดเดรสของ DDRAM

ใช้ในการเลือกแอดเดรสของ DDRAM ก่อนที่จะทำการอ่านหรือเขียนข้อมูล โดยบิต 7 ต้องเป็น "1" และข้อมูลอีก 7 บิตที่เหลือจะเป็นค่าแอดเดรสของ DDRAM ซึ่งแอดเดรสของ DDRAM จะอยู่ระหว่าง 8CH-0FFH ทั้งนี้จำนวนแอดเดรสวิ่งขึ้นกับการกำหนดสถานะที่บิต N ด้วย หากบิต N เป็น "0" แอดเดรสของ DDRAM จะอยู่ระหว่าง 80H-0CFH และถ้าบิต N เป็น "1" แอดเดรสของ DDRAM จะมี 2 ช่วง คือ 8CH-87H และ 0C0H-0C7H

### 9. คำสั่งอ่านแฟล็ก BUSY และแอดเดรส

มีรายละเอียดของรูปแบบข้อมูลคำสั่งดังนี้



ตารางที่ 2.9 ลักษณะคำสั่งแฟล็ก BUSY และแอดเดรส

เป็นคำสั่งที่ใช้อ่านแฟล็ก BUSY (BF) โดยแฟล็กนี้จะเป็นตัวบอกสถานะของตัวควบคุม LCD ว่าพร้อมจะรับข้อมูลอยู่หรือไม่ ถ้าหากบิต BF เป็น "0" แสดงว่าตัวควบคุม LCD พร้อมรับข้อมูลหรือคำสั่ง แต่ถ้าเป็น "1" แสดงว่าขณะนี้ตัวควบคุม LCD ยังอยู่ในกระบวนการทำงานภายในหรือกำลังประมวลผลข้อมูลอยู่ ยังไม่พร้อมรับข้อมูลหรือคำสั่ง เมื่อต้องการอ่านแฟล็กต้องกำหนดให้ขา R/W เป็น "1" ด้วย แต่สัญญาณที่ RS ยังต้องเป็น "0" อยู่เพราะข้อมูลนี้เป็นข้อมูลคำสั่ง นอกจากนี้ ยังใช้เป็นคำสั่งอ่านข้อมูลแอดเดรสของ CGRAM และ DDRAM ด้วย โดยบิต 0- บิต 6 เป็นค่าข้อมูลของแอดเดรสที่ต้องการอ่าน

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนเวลาหรือเป็นการใช้งานเพื่อการศึกษาก็เป็นได้ ไม่นับว่าผิดเห็นไปใช้จะเขียนต้นฉบับการคำนวณใดๆ ฟังสน อักทิงห้ามมิเด็ดขาดและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 2.8.4 การเขียนคำสั่งและข้อมูลให้แก่โมดูล LCD

ในการเขียนข้อมูลเพื่อควบคุมให้โมดูล LCD แสดงผลตามที่ผู้ใช้งานต้องการ ต้องส่งคำสั่ง (instruction) แล้วกำหนดโหมดการทำงานให้แก่โมดูล LCD ก่อน จากนั้นจึงค่อยส่งข้อมูล (data) ที่ต้องการแสดงผล เนื่องจากบิตข้อมูลของโมดูล LCD มี 8 เส้น คือ D0-D7 และใช้เป็นทางผ่าน ของทั้งคำสั่งและข้อมูล ดังนั้นในการส่งคำสั่งและข้อมูลจึงต้องอาศัยการกำหนดสัญญาณลอจิกที่ขา RS ถ้าหากที่ขา RS ได้ลอจิก "0" หมายความว่า ข้อมูลที่ป้อนให้แก่โมดูล LCD ขณะนั้นเป็นคำสั่ง ในทางตรงข้าม หากขา RS ได้รับลอจิก "1" ข้อมูลที่ป้อนให้ขณะนั้นเป็นข้อมูลที่ใช้ในการแสดงผล

เมื่อต้องการเขียนหรืออ่านข้อมูลใน CGRAM และ DDRAM เริ่มต้นต้องกำหนดแอดเดรสที่ต้องการอ่านหรือเขียนก่อน โดยใช้คำสั่งเลือกแอดเดรส จากนั้นกำหนดให้ขา RS เป็น "1" เพื่อแจ้งให้ตัวควบคุมภายในโมดูล LCD ทราบว่าข้อมูลที่ปรากฏต่อไปนี้เป็นข้อมูลปกติไม่ใช่คำสั่ง

ในกรณีที่ต้องการอ่านข้อมูลต้องกำหนดให้ขา R/W เป็น "1" ข้อมูลขนาด 8 บิต (หรือ 4 บิต) ก็จะปรากฏบนบิตข้อมูล โดยข้อมูลที่อ่านออกมาได้จะเป็นข้อมูลจากแอดเดรสของ CGRAM และ DDRAM ตามที่ต้องการ

ในกรณีที่ต้องการเขียนข้อมูล เมื่อกำหนดแอดเดรสและป้อนลอจิก "1" ให้ขา RS แล้วต้องกำหนดให้ขา R/W เป็น "0" ข้อมูลที่อยู่บนบิตข้อมูลจะถูกเขียนลงในรีจิสเตอร์ DR จากนั้นจึงถ่ายทอดลงใน DDRAM ต่อไป

#### 2.8.5 จังหวะการทำงานของ LCD โมดูล

ในการติดต่อกับโมดูล LCD จะต้องมีกรหน่วงเวลาหลังจากที่ทำการส่งรหัสคำสั่งหรือข้อมูล เนื่องจากต้องรอให้คอนโทรลเลอร์ภายใน LCD โมดูล แปลความหมายของรหัสคำสั่งและทำงานตามคำสั่งให้เรียบร้อยก่อน จากนั้นจึงจะรับข้อมูลหรือดำเนินการต่อไป

ดังนั้น ในการใช้งานโมดูล LCD ผู้เขียนโปรแกรมเพื่อหน่วงเวลารอให้โมดูล LCD พร้อมทำงานด้วย โดยเมื่อเริ่มจ่ายไฟให้แก่โมดูล LCD ต้องรอประมาณ 10 มิลลิวินาที เพื่อให้โมดูล LCD ทำการเตรียมความพร้อมหรืออินิเชียล (initial) หลังจากนั้นก็จะกำหนดลอจิกให้แก่ขา RS ของโมดูล LCD แล้วต้องหน่วงเวลาอีกประมาณ 2 มิลลิวินาทีเพื่อให้คอนโทรลเลอร์ในโมดูล LCD แปลความหมายของลอจิกที่ขา RS ว่า ข้อมูลต่อไปที่จะได้รับนั้นเป็นรหัสคำสั่งหรือเป็นข้อมูลที่ต้องการแสดงผล จากนั้นจะเป็นการส่งข้อมูลมารอที่บิตข้อมูล D0-D7 (กรณีทำงานในโหมด 8 บิต) ขั้นตอนต่อไปจะเป็นการส่งสัญญาณพัลส์ไปที่ขา E เพื่อเอ็นเอเบิลโมดูล LCD ให้รับข้อมูลจากบิตข้อมูลเข้าไป โดยพัลส์ที่ป้อนเข้าขา E ของโมดูล LCD ต้องเป็นพัลส์ขอบขาขึ้น จากนั้นทำการหน่วงเวลา 2 มิลลิวินาที


### บทที่ 3

#### การคำนวณและการสร้าง

ในบทที่ 3 เป็นการกล่าวถึงอุปกรณ์ต่างๆ ที่นำมาใช้ในโครงการนี้ ได้แก่ ไอซีเข้ารหัส (FSK Modulation) เบอร์ที่ใช้คือ XR – 2206 เป็นไอซีที่ใช้สำหรับการเข้ารหัสสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อก ส่วนไอซีถอดรหัส (FSK Demodulation) เบอร์ XR – 2211 เป็นไอซีที่มีหน้าที่ถอดรหัสสัญญาณ FSK ที่รับได้ให้เป็นสัญญาณดิจิทัลที่ถูกต้องกับคัมมา ซึ่งกระบวนการเหล่านี้เป็นกระบวนการทำงานหลักของโครงการนี้ ในส่วนของภาคเสียงได้ใช้ไอซีเสียงเบอร์ ISD 1420 ซึ่งเป็นไอซีที่มีเวลาในการบันทึกการใช้งานได้ 20 วินาที และส่วนของไมโครคอนโทรลเลอร์ที่นำมาใช้ควบคุมอุปกรณ์ต่างๆ ในโครงการนี้คือ เบอร์ AT89C52 จะใช้ควบคุมการแสดงผลและการรับส่งข้อมูล และ ใช้ควบคุมการรับส่งข้อมูลบนรอมเมล์กับปายารมเมล์และในตอนท้ายของแต่ละเรื่องก็จะแสดงวงจรที่จะนำมาใช้งานในโครงการนี้

#### 3.1 การแปลงสัญญาณ FSK

FSK คือ มาตรฐานการผสมสัญญาณทางด้านความถี่ชนิดหนึ่งที่ใช้ทางด้านส่งข้อมูลความเร็วต่ำ โดยแทน "0" และ "1" ด้วยความถี่ต่างกัน ผู้ส่งจะใช้ความถี่สองความถี่แทน "0" และ "1" ของด้านส่ง ส่วนผู้รับก็ใช้ความถี่สองความถี่แทน "0" และ "1" ของด้านรับเช่นกันทั้งหมดจึงใช้ความถี่รวม 4 ความเร็วสูงสุดที่ใช้เทคนิคการผสมสัญญาณแบบนี้อยู่ที่ 1200 บิตต่อวินาที การผสมสัญญาณแบบ FSK นี้ อัตราการส่งข้อมูล (Bit rate) จะเท่ากับอัตราบอดเรต (Baud rate) เสมอ



รูปที่ 3.1 สัญญาณดิจิทัลและสัญญาณ FSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.1 ทฤษฎีและการออกแบบวงจรเข้ารหัส ( FSK Modulation )

การมอดูเลตเป็นการผสมสัญญาณของข้อมูลเข้าไปกับสัญญาณคลื่นพาห้ซึ่งสัญญาณนี้จะมีค่าที่ที่เหมาะสมกับช่องสัญญาณนั้นๆ เพื่อให้ข้อมูลที่ตัวมอดูเลต แล้วส่งไปยังเครื่องรับ โดยจะผ่านช่องสัญญาณสำหรับลำเลียงสัญญาณผสมนี้ เมื่อเครื่องรับรับสัญญาณเข้าไปแล้วนำไปผ่านการดีมอดูเลต(Demodulate ) เพื่อแยกสัญญาณข้อมูลออกมา การเลือกวิธีมอดูเลตขึ้นอยู่กับปัจจัยหลายประการเช่น ชนิดของสัญญาณแบนด์วิดท์ ประสิทธิภาพของระบบที่ต้องการ และความต้านทานต่อสัญญาณรบกวน เป็นต้น การมอดูเลชันได้แบ่งระบบของการมอดูเลชันไว้ 2 ประเภทใหญ่ๆคือ

- 1.ระบบมอดูเลชันแบบอนาลอก ( Analog modulation ) ระบบนี้จะให้สัญญาณที่ถูกมอดูเลตเป็นสัญญาณที่มีค่าต่อเนื่องแบบอนาลอกเช่น แอมพลิจูดมอดูเลชันเฟรควเ้นซีมมอดูเลชัน
- 2.ระบบมอดูเลชันแบบดิจิทัล ( Digital Modulation) ระบบนี้จะให้สัญญาณที่ถูกมอดูเลตเป็นสัญญาณที่มีค่าคงตัวแบบดิจิทัล เช่น พิวส์เคม ( Pluse Code-Modulation ; PCM ) เอเอสเค ( Amplitude Shift Keying ; ASK ) เอฟเอสเค ( Frequency Shift-Keying ; FSK ) เป็นต้นในโครงการนี้ได้เลือกใช้ FSK

วงจรรเข้ารหัส ( FSK Modulation ) ในโครงการได้เลือกใช้ไอซีเบอร์ XR-2206 ไอซีเบอร์นี้ใช้สำหรับการเปลี่ยนสัญญาณจากสัญญาณดิจิทัลให้เป็นสัญญาณอนาลอก ไอซีเบอร์ XR-2206 ผลิตสัญญาณโดยใช้ไบนารี FSK ความถี่จะถูกชิพโดยอินพุทข้อมูล เอาท์พุทของ FSK Modulate จะอยู่ในสเต็ปฟังก์ชันของโดเมนทางความถี่ อินพุทของวงจรถูกกำหนดโดยลอจิก "0" และ "1" ส่วนเอาท์พุท FSK จะเปลี่ยนแปลงสองความถี่ มาร์ค คือ ลอจิก "1" และสเปซ คือลอจิก "0" ซึ่งไบนารี FSK จะเปลี่ยนความถี่เอาท์พุทตามอินพุทที่เข้ามา ในหลักการมอดูเลตแบบดิจิทัลการเปลี่ยนแปลงของอินพุทที่เข้ามาที่นั่นเรียกว่า "บิตเรต" ซึ่งมีหน่วยเป็นบิตต่อวินาที ( Bit per Second)



รูปที่ 3.2 วงจรเข้ารหัส ( FSK Modulation )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจร FSK Modulation ใช้ไอซีเบอร์ XR-2206 ดังรูปที่ 3.2 สามารถทำงานได้ 2 ความถี่ โดยการกำหนดค่า  $R_1$  และ  $R_2$  ที่ขา 7 และ ขา 8 ของไอซีเบอร์ XR-2206 ดังรูปที่ 3.2 และขา 9 เปิดวงจรหรือทำการไบอัสแรงดันมากกว่าหรือเท่ากับ 2 V  $R_1$  จะทำงานถ้าแรงดันที่ระดับขา 9 น้อยกว่าหรือเท่ากับ 1 V  $R_2$  จะทำงานดังนั้น เอาท์พุทของไอซีเบอร์ XR-2206 สามารถเปลี่ยนระดับความถี่ได้ 2 ความถี่ คือ  $f_1$  และ  $f_2$

#### วิธีคำนวณ

1. หาความถี่  $f_1 = 1,000 \text{ Hz}$  , กำหนดให้  $C_1 = 0.01 \mu\text{F}$

$$f_1 = \frac{1}{C_1 R_1}$$

$$R_1 = \frac{1}{(1000) \times (0.01 \times 10^{-6})}$$

$$R_1 = 100 \text{ K}\Omega$$

2. หาความถี่  $f_2 = 2,000 \text{ Hz}$  กำหนดให้  $c_1 = 0.01 \mu\text{F}$

$$f_2 = \frac{1}{C_1 R_1}$$

$$R_2 = \frac{1}{(2000) \times (0.01 \times 10^{-6})}$$

$$R_2 = 50 \text{ K}\Omega$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.2 การออกแบบวงจรถอดรหัส ( FSK Demodulation )

หลักการของการตีมอดูเลตคือการกรองหรือแยกสัญญาณข้อมูลข่าวสารออกจากคลื่นพาห้ที่จะนำสัญญาณที่ได้ไปใช้งานต่อไป

ภากรับสัญญาณ FSK นี้จะรับสัญญาณ RF โดยที่ภาคนี้จะทำการแปลงสัญญาณ FSK ที่มี 2 ความถี่ให้กลายเป็นสัญญาณดิจิทัล "0" (แทนแรงดันประมาณ 0 V ) และ "1" (แทนด้วยแรงดันประมาณ 5 V ) โดยที่ไอซีเบอร์ XR-2211 นี้ถูกออกแบบมาเพื่อทำการแปลงสัญญาณเสียง ( Tone Encoding ) การตีเทคสัญญาณ FM การตีเทคสัญญาณคลื่นพาห้ ( Carrier Detection )

การออกแบบวงจร FSK Demodulated ใช้ไอซีเบอร์ XR-2211 นำมาใช้สำหรับการเปลี่ยนสัญญาณอนาลอกกลับมาเป็นสัญญาณดิจิทัล ในการตีมอดูเลชัน สัญญาณอนาลอกที่ส่งมาจากเครื่องส่งวิทยุให้กลับมาเป็นสัญญาณข้อมูลดิจิทัล ซึ่งสามารถตีเทคสัญญาณอนาลอกที่มีขนาด 2 mV ถึง 3 V



รูปที่ 3.3 วงจรถอดรหัส ( FSK Demodulation )

#### วิธีการคำนวณ

1. คำนวณความถี่กลางของเฟสล็อกคูล  $f_0$  ดังสมการ โดยค่าที่  $f_1$  และ  $f_2$  คือความถี่ทั้งสองของสัญญาณอินพุท FSK

$$f_0 = \sqrt{f_1 \times f_2}$$

ถ้าทางด้านส่งนั้นได้กำหนดความถี่มาตรฐานของ CCITT V.23 คือ ที่ บอเดอเรต 1200 บิตต่อวินาที ซึ่งมีความถี่  $f_1$  และ  $f_2$  มีค่า 1000 และ 2000 Hz ตามลำดับนั้นจะได้

$$\begin{aligned} f_0 &= \sqrt{1000 \times 2000} \\ &= 1414.2 \text{ Hz} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. เลือกค่าความต้านทาน  $R_7$  ซึ่งค่า  $R_7$  นี้ควรจะอยู่ในช่วง  $10 \text{ K}\Omega$  จนถึง  $100 \text{ K}\Omega$  สำหรับความต้านทานของ  $R_7$  ที่ใช้ในโครงการนี้มีค่า  $70 \text{ K}\Omega$
3. หา  $c_5$

$$c_5 = \frac{1}{f_0 R_7}$$

$$c_5 = \frac{1}{(1414.21) \times (70 \times 10^3)}$$

$$c_5 = 10.1 \text{ nF}$$

4. คำนวณหาค่าความต้านทาน  $R_6$  จากสมการ

$$R_6 = \left( \frac{R_0 x f_0}{f_1 - f_2} \right) x 2$$

จากความถี่ในขั้นตอนที่ 1 และค่าความต้านทานในขั้นตอนที่ 2 จะได้ค่าของ  $R_6$  ดังนี้

$$R_6 = \left( \frac{(10 \times 10^3) \times 1414.21}{1000 - 2000} \right) x 2$$

$$R_6 = 98.9 \text{ K}\Omega \approx 100 \text{ K}\Omega$$

5. คำนวณค่าตัวเก็บประจุ  $c_7$  เพื่อกำหนดลูปแดมปีง ( Damping Loop ) ซึ่งควรมีค่าประมาณ 0.5 ดังนั้นจะได้ค่าตัวเก็บประจุ  $c_7$  ดังสมการ

$$c_7 = \frac{1250 x c_5}{R_6 x \xi^2}$$

$$c_7 = \frac{1250 x (10.1 \times 10^{-9})}{(100 \times 10^3) x (0.5)^2}$$

$$c_7 = 0.51 \text{ nF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 ภาคการสังเคราะห์เสียงและการออกแบบใช้งาน

ในโครงการนี้จะใช้ไอซีตระกูล ISD 2590 เพียงตัวเดียวเท่านั้นก็สามารถเล่นเสียงข้อความหลายๆข้อความได้ โดยการเล่นเสียงข้อความที่บันทึกไว้ทีละข้อความ มาปะติดปะต่อกันเป็นข้อความที่ต้องการ โดยข้อความย่อยๆ คือ เป็นเสียงพูดบอกหมายเลข 1 ถึง 999 และข้อความที่บอกว่า " สาย " เป็นข้อความนำหน้า ส่วนข้อความสุดท้ายจะบอกว่า " เข้าป้าย " ถ้าเรานำข้อความที่ใช้งานทั้งหมด 1001 ข้อความมาบันทึกเสียงไว้ในไอซีบันทึกเสียง คงจะไม่ได้และอาจต้องเพิ่มไอซีหลายตัวด้วย ดังนั้น วิธีการช่วยลดปัญหาดังกล่าว คือ แทนที่จะต้องบันทึกข้อความทั้งหมด 1001 ข้อความ เราสามารถทำให้เหลือเพียงข้อความ 12 ข้อความได้โดยการบันทึกข้อความต่างๆดังนี้

ข้อความที่ 1	" หนึ่ง "
ข้อความที่ 2	" สอง "
ข้อความที่ 3	" สาม "
ข้อความที่ 4	" สี่ "
ข้อความที่ 5	" ห้า "
ข้อความที่ 6	" หก "
ข้อความที่ 7	" เจ็ด "
ข้อความที่ 8	" แปด "
ข้อความที่ 9	" เก้า "
ข้อความที่ 10	" ศูนย์ "
ข้อความที่ 11	" สาย "
ข้อความที่ 12	" ป้ายที่ ( ป้ายรถเมล์ ) "
	" ครับ ( รถเมล์ ) "
ข้อความที่ 13	" กำลังจะเข้าป้ายครับ ( ป้ายรถเมล์ ) "
	" ป้ายต่อไป ป้ายที่ ( รถเมล์ ) "

เมื่อนำข้อความทั้ง 14 ข้อความมาปะติดปะต่อกันตามจำนวนหมายเลขตั้งแต่ 1 ถึง 999 ก็จะได้ข้อความทั้งหมด 999 ข้อความพอดี ยกตัวอย่างเช่น สาย 143 เข้าป้ายที่ 5 เริ่มต้นจะเล่นข้อความที่ 11 " สาย " ก่อนแล้วตามด้วยข้อความที่ 1 " หนึ่ง " ข้อความที่ 4 " สี่ " ข้อความที่ 3 " สาม " และข้อความที่ 12 " เข้าป้าย ครับ " เป็นข้อความปิดท้าย แต่ในส่วนของรถเมล์ เมื่อรับสัญญาณได้จะ เริ่มต้นจะเล่นข้อความที่ 14 " ป้ายต่อไป ป้ายที่ " ก่อนแล้วตามด้วยข้อความที่ 5 " ห้า " เป็นข้อความปิดท้าย ซึ่งหลักการนี้จะช่วยประหยัดหน่วยความจำเสียงที่ใช้ให้น้อยลงได้

#### 3.2.1 หลักการทำงานของ ISD 2590

ไอซี ISD 2590 นี้ใช้สำหรับบันทึกเสียงและเล่นกลับเสียงด้วยระบบดิจิทัลที่ให้คุณภาพเสียงดี เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับเป็นเอกสารที่เผยแพร่สู่สาธารณะ การค้า  
พอใช้ได้ แต่ไอซี ISD 2590 นี้ สามารถแบ่งการบันทึกเสียงเป็นหลายข้อความ ได้ภายในไอซีตัวเดียวซึ่ง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกกฎหมายให้ชัดเจนและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนมากผู้ใช้งาน ไอซีเบอร์นี้ มักจะใช้บันทึกเสียงแค่ข้อความเดียวๆ เรียกว่า เป็นการใช้งานโหมดที่ 1 ส่วนการใช้งานบันทึกแบบหลายๆข้อความเรียกว่าการใช้งานโหมดที่ 2

### 1. การใช้งานโหมดที่ 1

จากรูปที่ 1 เป็นการต่อไอซี ISD 2590 แบบโหมดที่ 1 หรือแบบบันทึกเสียง เล่นกลับเสียงข้อความเดียว การทำงานของขาต่างๆจะมีหน้าที่ดังนี้

- ขา A0 - A9 เป็นขาแอดเดรสจำนวน 10 บิต จะต้องต่อลงกราวด์ไว้เพื่อให้วงรอบของการบันทึกแต่ละครั้งกลับไปเริ่มต้นใหม่
- ขา P/R เป็นขาที่ใช้สำหรับเลือกว่าจะทำการบันทึกข้อความหรืออ่านข้อความ ถ้าขา P/R เป็นลอจิก 1 จะเป็นการอ่านข้อความและถ้าขา P/R เป็นลอจิก 0 จะเป็นการบันทึกข้อความ
- ขา ST เป็นขาเริ่มต้นการทำงานขณะบันทึกข้อความหรืออ่านข้อความ จะสั่งงานด้วยลอจิก 0
- ขา RES เป็นขาสำหรับรีเซ็ตการทำงานทั้งหมด จะทำงานด้วยลอจิก 1
- ขา MIC เป็นขาอินพุทของวงจรมิคไว้สำหรับต่อกับไมค์เพื่อใช้ในการบันทึกเสียง
- ขา MIC REF เป็นขาที่ต้องต่อตัวเก็บประจุอนุกรมลงกราวด์ให้กับวงจรมิค เพื่อช่วยกำจัดสัญญาณรบกวนที่ขา MIC
- ขา ANA IN เป็นขาอินพุทของวงจรมิคที่ จะนำสัญญาณเสียงเข้าไปบันทึกในหน่วยความจำ
- ขา ANA OUT เป็นขาเอาต์พุทของวงจรมิค ที่จะต้องต่อตัวเก็บประจุไปยังวงจรมิคไมค์ ที่จะต้องต่อตัวเก็บประจุไปยังวงจรมิคไมค์ ที่จะต้องต่อตัวเก็บประจุไปยังวงจรมิคไมค์ที่ขา ANA IN
- ขา AGC เป็นขาที่ทำหน้าที่ควบคุมอัตราขยายของวงจรมิค โดยการต่อ RC ขนานกันลงกราวด์
- ขา EOM เป็นขาที่ต่อกับหลอดไฟ LED เพื่อแสดงการทำงานที่กำลังบันทึกข้อความหรืออ่านข้อความอยู่

การใช้งานโหมดที่ 1 นี้ ผู้ใช้สามารถบันทึกข้อความเสียงที่มีความยาวมากๆ ได้โดยความยาวของการบันทึกข้อความ สามารถบันทึกข้อความที่มีความยาว 90 วินาที

### 2. การใช้งานโหมดที่ 2

จากรูปที่ 2 เป็นการต่อไอซี ISD 2590 แบบโหมดที่ 2 หรือแบบบันทึกเสียง / เล่นกลับเสียงหลายๆข้อความ ลักษณะการต่อขาใช้งานก็คล้ายๆกับแบบโหมดที่ 1 แต่จะมีข้อแตกต่างอยู่ที่การต่อขาแอดเดรส A0 - A9 นั้นเอง ซึ่งนอกจากขา A0 - A9 จะเป็นขาแอดเดรสแล้วยังทำหน้าที่เป็นโหมดฟังก์ชันที่ 2 คือการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำให้สามารถบันทึกเสียงและเล่นกลับเสียงหลายๆข้อความ หรือเรียกอีกอย่างว่าเป็นการแบ่งพาทิขั้นก็ได้ ในโหมดที่ 2 หรือเป็นการแบ่งพาทิขั้นก็ได้ โดยจะเห็นว่าขาแอดเดรส A4, A5, A6, และ A7 จะเป็นขาที่ใช้ในการแบ่งแอดเดรสที่จะบันทึกข้อความเสียง

### 3.2.2 การใช้งานจะมีอยู่ 3 แบบ

1. การเขียนข้อความ คือ การบันทึกข้อความเรียงทีละข้อความตั้งแต่ข้อความที่ 1 จนถึงข้อความสุดท้าย วิธีการเขียนข้อความให้ทำตามลำดับขั้นตอนดังนี้

- ป้อนสัญลักษณ์พัลส์บวกที่ขา RES เพื่อรีเซ็ตการทำงาน
  - ป้อนไฟลบ ( ลอจิก “ 0 “ ) ให้ขา P/R เพื่อเข้าสู่การบันทึกข้อความ
  - กำหนดลอจิก “ 0 “ หรือ ลอจิก “ 1 “ ที่ขา A4 , A5 , A6 และ A7 โดยค่าลอจิกเริ่มต้นที่ป้อนให้กับขาแอดเดรส คือ 0000 ซึ่งเป็นการเริ่มต้นการบันทึกข้อความที่ 1 และค่าลอจิกสุดท้ายที่ป้อนให้กับขาแอดเดรส คือ 1111 ซึ่งการบันทึกข้อความเสียงทั้งหมดสามารถบันทึกได้ถึง 16 ข้อความเสียง
  - เมื่อป้อนลอจิกเริ่มต้นให้กับขาแอดเดรส คือ 0000 จากนั้นพูดข้อความที่ 1 ลงไป
  - ป้อนสัญญาณพัลส์ลบที่ขา ST เพื่อเป็นสัญญาณสิ้นสุดการบันทึกข้อความที่ 1
  - ป้อนสัญญาณพัลส์ลบที่ขา ST เพื่อเป็นสัญญาณเริ่มต้นการบันทึกข้อความที่ 2
  - เมื่อป้อนลอจิกที่ 2 ให้กับขาแอดเดรส คือ 0001 จากนั้นพูดข้อความที่ 2 ลงไป
  - ป้อนสัญญาณพัลส์ลบที่ขา ST เพื่อเน้นสัญญาณสิ้นสุดการบันทึกข้อความที่ 2
- เมื่อต้องการบันทึกข้อความที่ 3, 4, 5, ..... ก็ให้ทำซ้ำแบบเดิมไปเรื่อยๆ แต่อย่าลืมว่าข้อความทั้งหมดที่บันทึกไปนั้น จะต้องยาวไม่เกินเวลาที่กำหนดไว้ เพราะถ้าบันทึกข้อความยาวเกินจะทำให้ข้อความที่บันทึกลงไปทีหลังจะมีพื้นที่ในการบันทึกข้อความเสียงไม่พอที่จะบันทึก

2. การอ่านข้อความเรียงลำดับ คือ การเล่นข้อความเรียงลำดับตั้งแต่ข้อความที่ 1 จนถึงข้อความสุดท้าย วิธีการอ่านข้อความให้ทำตามลำดับดังนี้

- ป้อนสัญญาณพัลส์บวกที่ขา RES เพื่อรีเซ็ตการทำงาน
- ป้อนไฟบวก ( ลอจิก “ 1 “ ) ให้ขา P/R เพื่อเข้าสู่การอ่านข้อความ
- ป้อนลอจิกเริ่มต้นให้กับขาแอดเดรส A4 , A5 , A6 , และ A7 คือ 0000 ซึ่งเป็นการเริ่มต้นการอ่านข้อความที่ 1
- ป้อนสัญญาณพัลส์ลบที่ขา ST ข้อความที่ 1 ก็จะถูกเล่นออกมาจนจบ
- ป้อนลอจิกที่ 2 ให้กับขาแอดเดรสคือ 0001
- ป้อนสัญญาณพัลส์ลบที่ขา ST ข้อความที่ 2 ก็จะถูกเล่นออกมาจนจบ


เมื่อต้องการเล่นข้อความที่ 3 , 4 , 5 , ..... ก็ให้ทำซ้ำแบบเดิมไปเรื่อยๆ จนหมดทุกข้อความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. การอ่านข้อความไม่เรียงลำดับ คือ การเล่นข้อความแบบข้ามช่องไปมาหรือจะเล่นช่องไหนก่อนก็ได้โดยไม่ต้องเรียงตามลำดับช่องที่บันทึกซึ่งวิธีนี้ อาจจะใช้การควบคุมจากตัวไมโครคอนโทรลเลอร์ ควบคุมลอจิกที่จะส่งออกไปยังขาแอดเดรส A4 , A5 , A6 และ A7 โดยโครงงานนี้จะใช้วิธีการอ่านข้อความไม่เรียงลำดับในการแสดงผลข้อความเสียงของสายรอมเมล์ วิธีการอ่านข้อความแบบไม่เรียงลำดับให้ทำตามขั้นตอนดังนี้

- ป้อนสัญญาณพัลส์บวกที่ขา RES เพื่อรีเซ็ตการทำงาน
- ป้อนไฟบวก ( ลอจิก “ 1 “ ) ให้ขา P/R เพื่อเข้าสู่การอ่านข้อความ
- ป้อนลอจิกที่ต้องการให้กับขาแอดเดรส A4 , A5 , A6 , A7
- ป้อนสัญญาณพัลส์ลบที่ขา ST ข้อความที่ต้องการก็จะถูกเล่นออกมาจนจบ

หลักการอ่านข้อความไม่เรียงลำดับนี้ จะขึ้นอยู่กับการป้อนลอจิกให้กับขาแอดเดรส A4 , A5 , A6 และ A7 เพื่อเป็นการบอกตำแหน่งของข้อความเสียงที่ต้องการอ่านและทำการอ่านข้อความเสียงนั้นออกมา



รูปที่ 3.4 วงจรในส่วนของภาคสังเคราะห์เสียง

#### การทำงานของวงจร


วิธีการต่อขาของ ISD 2590 ให้ใช้งานแบบบันทึกเสียงหลายข้อความซึ่งเหมือนกับรูปที่ 2 แต่เมื่อนำวงจรบันทึกเสียงเพิ่มเข้ามาด้วยภาคขยายเสียงและจุดตัดต่อเสียงเพิ่มเข้ามาด้วยภาคขยายเสียงในวงจรจะใช้ IC LM 383T เป็นตัวขยายสัญญาณเสียงที่ออกจากไอซีบันทึกเสียง ISD 2590 ให้ดังออกทางลำโพงด้วยกำลังวัตต์ประมาณ 6 วัตต์ สัญญาณเสียงที่ออกจากขา SP ของไอซีบันทึกเสียงจะผ่าน R และ C เพื่อลดทอนสัญญาณเสียงให้ต่ำลง โดยผ่าน VR เพื่อทำการปรับระดับเสียงก่อนเข้าไปยังไอซีขยายเสียงแล้วเสียงออกทางลำโพงสัญญาณอินพุตที่ใช้สำหรับควบคุมการทำงานของไอซีบันทึกเสียงจะมีทั้งหมด 3 เส้น คือ

สตาร์จ (START) , รีเซต (RESET), และ ขาแอดเดรส ซึ่งขาแอดเดรสจะใช้ขา A4, A5, A6, A7 โดยจะควบคุมผ่านทางไมโครคอนโทรลเลอร์ ซึ่งสวิทช์ควบคุมการสตาร์จ (S1) และ สวิทช์ควบคุมการรีเซต (S2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่บนการการค้า มีไว้สำหรับใช้ในการตั้งโปรแกรมบันทึกเสียงหลายช่องก่อนที่จะใช้งานจริง วิธีการบันทึกเสียงจะต้องต่อไมโครโฟนใดๆ ฟังสั้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้

ขา P/R ลงกราวด์ก่อน แล้วจึงกดสวิตช์ S1 และ S2 เพื่อป้อนสัญญาณให้ไอซีบันทึกเสียงทำงาน เมื่อต้องการเล่นกลับเสียงขา P/R ก็จะถูกปลดออกจากกราวด์กลับคืนมาเป็นลอจิก 1 เนื่องจากมี R2 ต่อพวลูอินไว้ จากนั้นจึงกดสวิตช์ S1 และ S2 เพื่อป้อนสัญญาณให้ไอซีเล่นกลับเสียงออกมา

### 3.3 การออกแบบไมโครคอนโทรลเลอร์ในส่วนของป้ายรถเมล์




รูปที่ 3.5 วงจรไมโครคอนโทรลเลอร์ในส่วนของป้ายรถเมล์

จากรูปที่ 3.5 เป็นวงจรไมโครคอนโทรลเลอร์ที่ใช้ที่ป้ายรถเมล์ โดยจะใช้ พอร์ต 0 ทั้งหมดต่อควบคุมกับ LCD เพื่อควบคุมการแสดงผลต่างๆ เช่น การตั้งค่าสายรถเมล์ การบันทึกข้อความเสียง การเล่นกลับข้อความเสียง การเข้าสู่เมนูการรับส่งข้อมูล ซึ่งจะสามารถดูเมนูผ่านทาง LCD ในส่วนของ พอร์ต 1 จะถูกแบ่งออกเป็น 2 ส่วน คือ ส่วนของการแสดงผลสายรถเมล์ และ ส่วนของการแสดงผลด้วยเสียงบอกสายรถเมล์ โดย P1.0 – P1.2 จะต่อกับไอซี MAX-7219 โดยจะเป็นการติดต่อข้อมูลแบบอนุกรม ซึ่งจะเป็นตัวแสดงผลของสายรถเมล์ออก 7-Segment ส่วนพอร์ต P1.3 – P1.7 จะต่อกับไอซี ISD-2590 โดยขา P1.3 จะต่อเข้ากับขาควบคุมการบันทึกหรือเล่นกลับเสียงของไอซี ISD-2590 ส่วนพอร์ต P1.4 – P1.7 จะต่อเข้ากับขาแอดเดรสของไอซี ISD-2590 เพื่อใช้ระบุตำแหน่งของเสียงที่จะทำการบันทึกหรือเล่นกลับเสียง โดยจะมีขา P3.4 ต่อเข้ากับขา RESET เพื่อทำการลบเสียงที่บันทึกไว้ และ P3.5 ต่อเข้ากับขา START เพื่อเริ่มต้นการ

บันทึกหรือเล่นกลับเสียงในส่วนของพอร์ต 2 โดย P2.0 – P2.6 จะต่อเข้ากับคีย์แพด ไว้สำหรับป้อนค่าข้อมูลลงไป ให้เมนูต่างๆ ทำงานตามที่ต้องการ ทางด้านพอร์ต RXD จะถูกต่อกับชุด FSK Demodulator XR-2211 เพื่อรับข้อมูลที่ถูกลดรหัสเข้ามาประมวลผลและพอร์ต TXD จะต่อกับชุด FSK Modulator XR-2206 เพื่อส่งข้อมูลไปให้ ชุด FSK Modulator ทำการเข้ารหัสและส่งไปที่เครื่องส่งวิทยุเพื่อส่งออกไป

### 3.4 การออกแบบไมโครคอนโทรลเลอร์ในส่วนของรอมเมล์



รูปที่ 3.6 วงจรไมโครคอนโทรลเลอร์ในส่วนของรอมเมล์

ในส่วนของวงจร ไมโครคอนโทรลเลอร์ที่รอมเมล์จะมีลักษณะโดยทั่วไปจะเหมือนกับวงจรไมโครคอนโทรลเลอร์ที่ป้ายรอมเมล์ แต่จะไม่มีผลการแสดงผลที่ เซเวนเซกเมนต์

#### ขั้นตอนการสั่งให้ไอซี ISD 2590 เล่นกลับเสียงที่บันทึกไว้

1. เลือกเมนู Play ที่แสดงบนจอ LCD กดปุ่มตกลง (#) โปรแกรมจะเข้าสู่โหมดการเล่นกลับเสียง
2. เมนูจะแสดง Sound 1 และเล่นกลับเสียงที่ได้บันทึกไว้ คือ เสียง “ หนึ่ง ”
3. กดปุ่ม (#) เพื่อเล่นกลับเสียงที่ 2
4. เมนูจะแสดง Sound 2 และเล่นกลับเสียงที่ได้บันทึกไว้ คือ เสียง “ สอง ”
5. กดปุ่ม (#) เพื่อทำการเล่นกลับเสียงที่ 3, 4, 5 ..... , 13 ตามลำดับ

#### ขั้นตอนการสั่งให้ไอซี ISD 2590 บันทึกเสียง

1. เลือกเมนู Record ที่แสดงบนจอ LCD กดปุ่มตกลง (#) โปรแกรมจะเข้าสู่โหมดการบันทึกเสียง

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของทีมงานวิศวกรที่ปรึกษาโปรแกรมประยุกต์การคำนวณเชิงวิศวกรรม โดยสงวนลิขสิทธิ์ไว้เพื่อคุ้มครองสิทธิในการค้า

ลิขสิทธิ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2. เมนูจะแสดง Sound 1 ให้พูดเสียงที่ 1 ลงไปผ่านทาง MIC
3. กดปุ่ม ( # ) เพื่อทำการบันทึกข้อความเสียงที่ 2
4. เมนูจะแสดง Sound 2 เพื่อให้พูดเสียงที่ 1 ลงไปผ่านทาง MIC
5. กดปุ่ม ( # ) เพื่อทำการบันทึกข้อความเสียงที่ 3 , 4 , 5 ..... , 13 ตามลำดับ โดยเมนูจะแสดงลำดับของเสียงตามลำดับ คือ Sound 3 , Sound 4 , Sound 5 , ..... , Sound 13 ก็ให้พูดเสียงเหล่านั้นลงไป แต่ Sound 11 จะต้องพูดคำว่า “ สาย “ และ Sound 12 จะต้องพูดคำว่า “กำลังจะเข้าป้าย “

### การกำหนดค่าต่างๆ ของ Menu ที่ปรากฏบนจอ LCD

- 1 ) Number Initial : จะเป็นการกำหนดค่าของสายรถ ซึ่งจะเป็ Menu ที่ปรากฏที่ตัวรถเมล์ เช่น สาย 517 ก็กดคีย์แพคเลข 5 , 1 , 7 จากนั้นกดตกลงที่ปุ่ม ( # )
- 2 ) Station Set : จะเป็นการกำหนดค่าของสายรถเมล์ที่วิ่งผ่านป้ายนั้น โดยในโรงงานนี้กำหนดให้รถเมล์วิ่งผ่าน B สายรถเมล์ และยังเป็นส่วนที่กำหนดหมายเลขของป้ายรถเมล์ ซึ่งจะกำหนดได้ถึง 9 ป้ายรถเมล์ เช่น ป้ายรถเมล์ที่ 1 มีสาย 006 วิ่งผ่าน สามารถกดคีย์แพคตามลำดับดังนี้ คือ 1006
- 3 ) Main Program : จะเป็นการเข้าสู่โหมดของการรับส่งข้อมูลของรถเมล์และป้ายรถเมล์ โดยจะสามารถแสดงผลได้ทาง 7-Sement และด้วยเสียงบอกสายรถเมล์
- 4 ) Record Sound : จะเป็นโหมดของการบันทึกเสียงบอกสายรถเมล์ โดยสามารถบันทึกได้ 13 เสียง
- 5 ) Playback Sound : จะเป็นโหมดของการเล่นกลับเสียง โดยจะเล่นกลับเสียงที่บันทึกไว้ 13 เสียง ออกทางลำโพง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### วงจรรวมของไมโครคอนโทรลเลอร์ในส่วนของป้ายรถเมล์ และรถเมล์




รูปที่ 3.7 วงจรรวมของไมโครคอนโทรลเลอร์ในส่วนของป้ายรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5 การออกแบบโปรแกรม


#### 3.5.1 การทำงานในส่วนของเมนู



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.8 ไฟล์ซาร์ทแสดงการทำงานในส่วนของเมนู  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.8 เป็นการแสดงการทำงานในส่วนของเมนูที่จะใช้ในการเลือกการทำงานในลักษณะต่างๆ โดยจะแบ่งการทำงานออกเป็น 5 ส่วน คือ การรับ – ส่งข้อมูล , การตั้งค่าข้อมูลของป้ายรถเมล์ และ รถเมล์ , การบันทึกเสียง , การเล่นคลื่นเสียง , การตรวจค่าข้อมูลของป้ายรถเมล์ และ รถเมล์

### 3.5.2 การทำงานในส่วนของป้ายรถเมล์




รูปที่ 3.9 โฟลว์ชาร์ทแสดงการทำงานในส่วนของป้ายรถเมล์

จากรูปที่ 3.9 เป็นการออกแบบการทำงานในส่วนของป้ายรถเมล์ โดยเริ่มต้นจากเลือกเมนูที่ 1 ในการตั้งค่าข้อมูลของป้ายรถเมล์ โดยจะส่งข้อมูลของป้ายรถเมล์ที่ได้ทำการตั้งค่าเอาไว้แล้วในตอนต้นไปใช้

ทั้ง 3 ค่าข้อมูลเพื่อเรียกรถเมล์ทั้ง 3 สาย จากนั้นจะทำการรอรับข้อมูลที่ส่งมาจากรถเมล์สายใดสายหนึ่ง เมื่อรับข้อมูลสายใดสายหนึ่งได้ก็จะเข้าสู่กระบวนการตรวจสอบว่าข้อมูลนั้น ตรงกับข้อมูลของสายรถเมล์ใดที่ได้ตั้งค่าเอาไว้เมื่อตรวจสอบแล้วตรงกับข้อมูลสายใด ก็จะแสดงผลสายรถเมล์สายนั้นที่ เซเว่นเชกเมนต์พร้อมกันนั้นจะมีเสียงบอกหมายเลขของสายรถเมล์สายนั้นด้วย จากนั้นก็จะมีการจับเวลาเพื่อลบค่าข้อมูลที่แสดงผลที่ เซเว่นเชกเมนต์ และอีกทางหนึ่งก็จะทำการเรียกสายรถเมล์สายอื่นอีกด้วน

### 3.5.3 การทำงานในส่วนของรถเมล์




รูปที่ 3.10 โฟลว์ชาร์ทแสดงการทำงานในส่วนของรถเมล์

จากรูปที่ 3.10 เป็นการออกแบบการทำงานในส่วนของรถเมล์ โดยเริ่มต้นจาก เลือกเมนูที่ 1 เพื่อเข้าสู่โหมดของการรับ - ส่งข้อมูล จากนั้นจะทำการรอรับค่าข้อมูลที่ส่งมาจากป้ายรถเมล์ เมื่อรับข้อมูลได้ก็  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครู ใช้งานเพื่อวัตถุประสงค์ของตนเอง ไม่อนุญาตให้ไปใช้ประโยชน์ในการค้า  
จะเข้าสู่กระบวนการตรวจสอบข้อมูลถ้าข้อมูลที่รับ ได้นั้นตรงกับข้อมูลของรถเมล์ ที่ได้ทำการตั้งค่าเอาไว้ก็  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะมีเสียงบอกว่าป้ายรถเมล์ที่กำลังจะเข้าเป็นอะไร หลังจากนั้นก็จะส่งค่าข้อมูลของสายรถเมล์สายนั้นออกไปเพื่อให้ทางป้ายรถเมล์ได้รู้ว่าสายต่อไปที่จะเข้าป้ายเป็นสายอะไร และทางป้ายรถเมล์ก็จะเข้าสู่การรับค่าของข้อมูลใหม่อีกครั้ง

### 3.5.4 การทำงานในส่วนของการตั้งค่าข้อมูลของป้ายรถเมล์




รูปที่ 3.11 โฟลว์ชาร์ทแสดงการตั้งค่าข้อมูลของป้ายรถเมล์

จากรูปที่ 3.11 เป็นการออกแบบการทำงานในส่วนของการตั้งค่าข้อมูลของป้ายรถเมล์ โดยเริ่มต้นจากเลือกเมนูที่ 2 เพื่อเข้าสู่โหมดของการตั้งค่าข้อมูลของป้ายรถเมล์ หลังจากนั้นจะทำการป้อนข้อมูลซึ่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานาชาติเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า จะแบ่งออกเป็น 2 ส่วน คือ หมายเลขประจำป้ายรถเมล์ และ หมายเลขสายรถเมล์ที่ผ่านป้ายรถเมล์ โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะต้องป้อนให้ครบทั้ง 3 ชุดข้อมูล ในขณะที่ป้อนข้อมูลแต่ละชุดเสร็จจะต้องกดเครื่องหมาย # ที่คีย์แพด เพื่อเป็นการยืนยันข้อมูล และจะมีเสียงบอก หมายเลขประจำป้ายรถเมล์ และ หมายเลขสายรถเมล์ที่ผ่านป้ายรถเมล์ แต่ถ้ากดเครื่องหมาย \* ที่คีย์แพดแสดงว่ามีการแก้ไขข้อมูล เมื่อป้อนครบทั้ง 3 ข้อมูลแล้วก็จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

### 3.5.5 การทำงานในส่วนของการตรวจสอบการตั้งค่าที่ป้ายรถเมล์




รูปที่ 3.12 โฟลว์ชาร์ทแสดงผลการตรวจสอบการตั้งค่าที่ป้ายรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.12 เป็นการออกแบบการทำงานในส่วนของการตรวจสอบการตั้งค่าข้อมูลของป้ายรถเมล์ โดยเริ่มต้นจากเลือกเมนูที่ 5 หลังจากนั้นจะแสดง หมายเลขประจำป้ายรถเมล์ และ หมายเลขสายรถเมล์ที่ผ่านป้ายรถเมล์ และ เสียงบอก หมายเลขประจำป้ายรถเมล์ และ หมายเลขสายรถเมล์ที่ผ่านป้ายรถเมล์

ทั้ง 3 สายที่ได้ทำการตั้งค่าเอาไว้ เมื่อแสดงผลครบทั้ง 3 ข้อมูลแล้วก็จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

### 3.5.6 การทำงานในส่วนของการตั้งค่าข้อมูลของรถเมล์




รูปที่ 3.13 โฟลว์ชาร์ทแสดงการตั้งค่าข้อมูลของรถเมล์

จากรูปที่ 3.13 เป็นการออกแบบการทำงานในส่วนของการตั้งค่าข้อมูลของรถเมล์ โดยเริ่มต้นจากเลือกเมนูที่ 2 เพื่อเข้าสู่โหมดของการตั้งค่าข้อมูลของรถเมล์ หลังจากนั้นจะทำการป้อน หมายเลขประจำสายรถเมล์ เพียง 1 ชุดข้อมูล ในขณะที่ป้อนข้อมูล เสร็จจะต้องกดเครื่องหมาย # ที่คีย์แพดเพื่อเป็นการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ยืนยันข้อมูล และจะมีเสียงบอก หมายเลขประจำสายรถเมล์ แต่ถ้ากดเครื่องหมาย \* ที่คีย์แพดแสดงว่ามี การแก้ไขข้อมูล เมื่อเสร็จการทำงานก็จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

### 3.5.7 การทำงานในส่วนของการตรวจสอบการตั้งค่าข้อมูลของรถเมล์




รูปที่ 3.14 โฟลว์ชาร์ตแสดงการตรวจสอบการตั้งค่าข้อมูลของรถเมล์

จากรูปที่ 3.14 เป็นการออกแบบการทำงานในส่วนของการตรวจสอบการตั้งค่าข้อมูลของรถเมล์ โดยเริ่มต้นจากเลือกเมนูที่ 5 หลังจากนั้นจะแสดง หมายเลขประจำรถเมล์ และ เสียงบอก หมายเลขประจำรถเมล์ ที่ได้ทำการตั้งค่าเอาไว้ หลังจากนั้นก็จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 3.5.8 การทำงานในส่วนของการบันทึกเสียง




รูปที่ 3.15 โฟลว์ชาร์ตแสดงการบันทึกเสียง

จากรูปที่ 3.15 เป็นการออกแบบการทำงานในส่วนของการบันทึกเสียง โดยเริ่มต้นจากเลือกเมนูที่ 3 เพื่อเข้าสู่โหมดของการบันทึกเสียง และในขณะที่บันทึกเสียงที่ 1 เสร็จแล้ว จะต้องกดเครื่องหมาย # ที่คีย์แพดเพื่อ บันทึกเสียงอื่นต่อไปและทำอย่างนี้ไปเรื่อยๆจนครบ 13 เสียง เมื่อบันทึกครบทั้ง 13 เสียงแล้วก็ จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 3.5.9 การทำงานในส่วนของการเล่นกลับเสียง



รูปที่ 3.16 โฟลว์ชาร์ตแสดงการเล่นกลับเสียง

จากรูปที่ 3.16 เป็นการออกแบบการทำงานในส่วนของการเล่นกลับเสียง โดยเริ่มต้นจากเลือกเมนูที่ 4 เพื่อเข้าสู่โหมดของการเล่นกลับเสียง และในขณะที่เล่นกลับเสียงที่ 1 เสร็จแล้ว จะต้องกดเครื่องหมาย # ที่คีย์แพดเพื่อ เล่นกลับเสียงอื่นต่อไปและทำอย่างนี้ไปเรื่อยๆ จนครบ 13 เสียง เมื่อเล่นกลับเสียงครบทั้ง 13 เสียงแล้วก็จะเข้าสู่การแสดงผลเมนูต่างๆ ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4


### การทดลองและผลการทดลอง

#### 4.1 การทดลอง

##### 4.1.1 การต่อวงจร FSK ของป้ายรตเมต์ และรตเมต์

จากรูปที่ 4.1 วงจร FSK มอดูเลชั่นของป้ายรตเมต์ และรตเมต์


- ป้อนสัญญาณอินพุท ซึ่งเป็นสัญญาณพัลส์เข้าทางขา 9 และวัดสัญญาณ เอาท์พุททางขา 2 ของไอซี XR - 2206



รูปที่ 4.1 วงจร FSK มอดูเลชั่น

จากรูปที่ 4.2 วงจร FSK ดีมอดูเลชั่นของป้ายรตเมต์ และรตเมต์

- ป้อนสัญญาณอินพุท ซึ่งเป็นสัญญาณพัลส์เข้าทางขา 2 วัดสัญญาณ เอาท์พุท ที่ขา 7 ของ ไอซี XR - 2211




รูปที่ 4.2 วงจร FSK ดีมอดูเลชั่น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 ผลการทดลอง

## 4.2.1 รูปสัญญาณ FSK ของป้ายรถเมล์ และของรถเมล์ โดยป้อนสัญญาณพัลส์จากเจนเนอเรเตอร์




รูปที่ 4.3 แสดงรูปสัญญาณที่ขา 2 ของวงจรเข้ารหัส (FSK Modulation)




รูปที่ 4.4 แสดงรูปสัญญาณที่ขา 7 ของวงจรถอดรหัส (FSK Demodulation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.2.2 รูปสัญญาณ FSK ของป้ายรถเมล์ และของรถเมล์โดยป้อนสัญญาณจากไมโครคอนโทรลเลอร์



รูปที่ 4.5 แสดงสัญญาณที่ขา 2 ของวงจรเข้ารหัส (FSK Modulation)




รูปที่ 4.6 แสดงรูปสัญญาณที่ขา 7 ของวงจรถอดรหัส (FSK Demodulation)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 ฟังก์ชันการทำงานของ LCD ในส่วนเมนู


#### 4.3.1 ฟังก์ชันการทำงานของ LCD ในส่วนของป้ายรถเมล์



รูปที่ 4.7 แสดงการเริ่มต้นการเข้าสู่ฟังก์ชันการทำงาน




รูปที่ 4.8 แสดงฟังก์ชันของ การรับ-ส่งข้อมูล และการตั้งค่าของป้ายรถเมล์




รูปที่ 4.9 แสดงฟังก์ชันของการบันทึกเสียง และการเล่นกลับเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.10 แสดงฟังก์ชันการตรวจสอบหมายเลขของป้ายรถเมล์

#### 4.3.2 ฟังก์ชันการทำงานของ LCD ในส่วนของรถเมล์




รูปที่ 4.11 แสดงการเริ่มต้นการเข้าสู่ฟังก์ชันการทำงาน




รูปที่ 4.12 แสดงฟังก์ชันของ การรับ-ส่งข้อมูล และการตั้งค่าของรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงฟังก์ชันของการบันทึกเสียง และการเล่นกลับเสียง



รูปที่ 4.14 แสดงฟังก์ชันการตรวจสอบหมายเลขของรถเมล์

#### 4.3.3 แสดงการป้อนข้อมูลลงในฟังก์ชัน ของป้ายรถเมล์ และตัวรถเมล์




รูปที่ 4.15 ฟังก์ชันที่ใช้ในการเลือกเมนูที่จะใช้ในการป้อนข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 แสดงฟังก์ชันในการป้อนข้อมูลของป้ายรถเมล์ รถเมล์สายที่ผ่านป้ายรถเมล์ ตัวอย่างป้อนไว้ 3 สายที่ผ่านป้ายรถเมล์ และแสดงการตรวจการตั้งค่าของป้ายรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.17 แสดงการป้อนหมายเลขรถเมล์




รูปที่ 4.18 แสดงการตรวจสอบหมายเลขของรถเมล์เพื่อยืนยัน หมายเลขที่ป้อนของรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 แสดงฟังก์ชันเสียงที่ทำการบันทึก มีทั้งหมด 13 เสียง และการเล่นกลับของเสียง




รูปที่ 4.20 แสดงว่าการป้อนข้อมูลลงในฟังก์ชันถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.21 แสดงว่าการป้อนข้อมูลลงในฟังก์ชันผิดพลาด




รูปที่ 4.22 แสดงว่าเริ่ม การรับ - ส่งข้อมูล

#### 4.4 การแสดงผลของ เซกเมนต์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 4.23 ตัวอย่างของการแสดงผลออกทาง เซกเมนต์ ของป้ายรณรงค์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.5 รูปของบอร์ดแสดงผลในส่วนของป้ายรถเมล์



รูปที่ 4.24 แสดงวงจรภายในของบอร์ดแสดงผลในส่วนของป้ายรถเมล์


#### 4.6 รูปของบอร์ดแสดงผลในส่วนของรถเมล์



รูปที่ 4.25 แสดงวงจรภายในของบอร์ดแสดงผลในส่วนของรถเมล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.7 รูปของโครงการบอร์ดแสดงผลป้ายรถเมล์เมื่อประกอบเสร็จแล้ว



รูปที่ 4.26 รูปของบอร์ดแสดงผลสายรถเมล์เมื่อประกอบเสร็จแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุปและวิจารณ์

สรุปจากการทดลองที่ผ่านมาผู้ปฏิบัติได้ประสบกับอุปสรรคและข้อบกพร่องที่เกิดขึ้นในการทดลองซึ่งเป็นสิ่งจำเป็นที่จะต้องทำการแก้ไขให้ดียิ่งขึ้น

#### 5.1 ปัญหาที่เกิดขึ้นกับการทดลอง

ปัญหาส่วนใหญ่ที่เกิดขึ้นจะเกิดจากการอินเทอร์เน็ตหรือเฟสเชื่อมต่ออุปกรณ์ที่ไม่ถูกต้องหรือสายที่ใช้ในการเชื่อมต่อหลุดไปจะทำให้ลำบากในการค้นหาจุดบกพร่องและการทดสอบ ปัญหาอีกส่วนก็คือ เสียงบอกสายรถเมล์ ซึ่งจะใช้เวลาในการตัดต่อเสียงนาน นั่นคือ เสียงที่ประกาศออกมาจะไม่ต่อเนื่องกัน และสำหรับโครงการนี้เมื่อนำไปใช้งานจริงจะต้องมีจอแสดงผลให้เห็นชัดเจนและเสียงบอกสายรถเมล์จะต้องชัดเจนด้วยเช่นกัน

#### 5.2 แนวทางในการแก้ปัญหา

การลดปัญหาที่เกิดขึ้นดังกล่าว ทำได้โดยการทดลองและทดสอบแต่ละส่วนของระบบจนแน่ใจว่าแต่ละส่วนสามารถทำงานได้อย่างถูกต้องหรือมีข้อผิดพลาดน้อยที่สุด จากนั้นในการเชื่อมต่อส่วนต่างๆของระบบเข้าด้วยกันอย่างระมัดระวัง และทำการทดสอบวงจรทั้งหมดอีกครั้งจากนั้นทำการปรับเปลี่ยค่าของอุปกรณ์ต่างๆที่เชื่อมต่อกันให้เหมาะสม ในส่วนของเสียงบอกสายรถเมล์ ที่เมื่อประกาศเสียงออกมาแล้วเสียงนั้น ไม่มีความต่อเนื่องกัน สามารถที่จะแก้ปัญหาได้จากส่วนของการบันทึกข้อความเสียงซึ่งจะต้องใช้เวลาในการบันทึกเสียงให้น้อยที่สุดในแต่ละเสียง จึงจะทำให้เสียงที่ประกาศออกมามีความต่อเนื่องกันมากขึ้น

โครงการ บอร์ดแสดงผลสายรถเมล์ ส่วนที่ค้ำนึ่งถึงมากที่สุดคือ ต้องการให้ความสะดวกกับผู้ที่จะใช้บริการของขนส่งมวลชนมากขึ้น รวมไปถึงผู้ที่มีความพิการทางสายตา และเป็นความหวังของผู้จัดทำที่จะเห็น บอร์ดแสดงผลสายรถเมล์ ให้บริการกับผู้ใช้บริการกันอย่างแพร่หลาย ดังที่กล่าวมา

## ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;##### DEFINE #####
SCL          BIT    P0.6
SDA          BIT    P0.7
MADAT       BIT    P1.0
MALDB       BIT    P1.1
MACLK       BIT    P1.2
KPAD_ROW0   BIT    P2.0
KPAD_ROW1   BIT    P2.1
KPAD_ROW2   BIT    P2.2
KPAD_ROW3   BIT    P2.3
KPAD_COL2   BIT    P2.6
KPAD_COL1   BIT    P2.5
KPAD_COL0   BIT    P2.4
REC         BIT    P1.3
RES         BIT    P3.4
STA         BIT    P3.5
LCD_EN      BIT    P3.6
LCD_RS      BIT    P3.7
EXCH        EQU    020H
TEST        EQU    02CH
MINUS       EQU    02DH
LCD_ADDR    EQU    030H
LCD_DATA    EQU    031H
KPAD_DATA   EQU    032H
BRATE       EQU    072H
BUS_NUM     EQU    033H
BUS_PASS    EQU    036H
KEEP        EQU    063H
SEG         EQU    040H
RAN         EQU    049H
RECIIVE     EQU    03EH
BUFFER      EQU    051H
CHANGE      EQU    055H
BUS_SOUND   EQU    057H
TIME_COUNT1 EQU    060H
TIME_COUNT2 EQU    061H
DIG         EQU    062H
EEPROM_CODE1 EQU    10100000B
I2C_DATA    EQU    065H
DATE        EQU    067H
FLAG        EQU    02FH
I2C_ACK     BIT    FLAG.0
I2C_ADDR    EQU    066H
DTE         EQU    071H
KEEPI2C     EQU    074H

MOV    P2,#01111111B
SETB   REC
CLR    RES
SETB   STA

MAIN_MENU: LCALL  INIT_LCD
          LCALL  ADDR_000H
          MOV    DPTR,#TITLE
          LCALL  WRLINE_LCD
          LCALL  DELAY_1s
          LCALL  ADDR_000H
          MOV    DPTR,#TITLE_1
          LCALL  WRLINE_LCD
          LCALL  ADDR_040H
          MOV    DPTR,#TITLE_2
          LCALL  WRLINE_LCD
          LCALL  DELAY_1s
          LCALL  ADDR_000H
          MOV    DPTR,#TITLE_3
          LCALL  WRLINE_LCD
          LCALL  ADDR_040H
          MOV    DPTR,#TITLE_4
          LCALL  WRLINE_LCD
          LCALL  DELAY_1s
          LCALL  ADDR_000H
          MOV    DPTR,#TITLE_I2C
          LCALL  WRLINE_LCD
          LCALL  DELAY_1s
          LCALL  LCD_CLR
          LCALL  READ_EEPROM1
          MOV    KEEPI2C,DATE+6
          MOV    KEEPI2C+1,DATE+7
          MOV    KEEPI2C+2,DATE+8
          MOV    KEEPI2C+3,DATE+9
          MOV    KEEPI2C+4,DTE
          MOV    KEEPI2C+5,DTE+1

PRESS: LCALL PRESS
      MOV    A,BUFFER
      CJNE  A,#01,SELECT_1
      LCALL OK
      LJMP  PRO_TRANSMITION

SELECT_1: CJNE  A,#02,SELECT_2
          LCALL OK
          LJMP  STA_NUM

SELECT_2: CJNE  A,#03,SELECT_3
          LCALL OK
          LJMP  MESSAGE_R_1

SELECT_3: CJNE  A,#04,SELECT_4
          LCALL OK
          LCALL MESSAGE_P_1

SELECT_4: CJNE  A,#05,ERR
          LCALL OK
          LCALL NUMBER_I2C
          LJMP  PRESS

ERR: LCALL ERR_1

;##### PROMGRAM AT STATION #####

ORG    0000H
LJMP   MAIN
ORG    0023H
LJMP   RX_STA
ORG    000BH
LJMP   INT_TIMER
ORG    0030H

MAIN: LCALL INITIAL
      MOV    P0,#00000000B
      MOV    P1,#11111111B

```

เอกสารนี้เป็นเอกสารการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LJMP    PRESS

NUMBER_I2C: LCALL LCD_CLR
            MOV    KEEPI2C+6,KEEPI2C
            MOV    KEEPI2C+7,KEEPI2C+1
            LCALL DATA
            LCALL DELAY_500ms
            MOV    KEEPI2C+6,KEEPI2C+2
            MOV    KEEPI2C+7,KEEPI2C+3
            LCALL DATA
            LCALL DELAY_500ms
            MOV    KEEPI2C+6,KEEPI2C+4
            MOV    KEEPI2C+7,KEEPI2C+5
            LCALL DATA
            LCALL DELAY_500ms
            RET

;##### KEY STATION NUMBER #####

STA_NUM_1: LCALL ADDR_000H
            MOV    DPTR,#ADDR
            LCALL WRLINE_LCD
            LCALL ADDR_040H
            MOV    DPTR,#STA_1
            LCALL WRLINE_LCD

STA_NUM_1_1: LCALL ADDR_04DH
            LCALL LCD_BLINK
            LCALL KEY_ENTER
            MOV    A,KPAD_DATA
            CJNE  A,#12,STA_NUM_1_2
            LJMP  STA_NUM_2

STA_NUM_1_2: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+1,KPAD_DATA
            LCALL KPAD2LCD
            LCALL WAIT_KEY
            LCALL BUFFER2ACC_3
            MOV    BUS_PASS,A
            LCALL KEY_PAD
            MOV    A,KPAD_DATA
            CJNE  A,#10,STA_NUM_1_3
            SJMP  STA_NUM_1_2

STA_NUM_1_3: LCALL ADDR_040H
            MOV    DPTR,#STA_1
            LCALL WRLINE_LCD

STA_NUM_1_4: LCALL ADDR_04DH
            LCALL LCD_BLINK

STA_NUM_1_5: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+2,KPAD_DATA
            LCALL KPAD2LCD
            LCALL LCD_BLINK
            LCALL WAIT_KEY
            LCALL BUFFER2ACC_1
            MOV    BUS_PASS,A
            LCALL SUB_ENTER
            CJNE  A,#12,STA_NUM_6
            SJMP  STA_NUM_1_4

STA_NUM_1_6: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+1,KPAD_DATA
            LCALL KPAD2LCD
            LCALL LCD_BLINK
            LCALL WAIT_KEY

LCALL BUFFER2ACC_3
MOV    BUS_PASS+1,A
LCALL KEY_CLEAR
MOV    A,KPAD_DATA
CJNE  A,#10,STA_NUM_1_7
LJMP  STA_NUM_1_4

STA_NUM_1_7: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+2,KPAD_DATA
            LCALL KPAD2LCD
            LCALL LCD_BLINK
            LCALL WAIT_KEY
            LCALL BUFFER2ACC_1
            MOV    BUS_PASS+1,A
            LCALL KEY_CLEAR
            MOV    A,KPAD_DATA
            CJNE  A,#10,STA_NUM_1_8
            LJMP  STA_NUM_1_4

STA_NUM_1_8: LCALL KEY_ENTER
            MOV    A,KPAD_DATA
            CJNE  A,#12,STA_NUM_1_8
            MOV    DATE,BUS_PASS
            MOV    DATE+1,BUS_PASS+1
            LCALL WRITE_EEPROM1
            LCALL DELAY_500ms
            MOV    KEEPI2C+6,BUS_PASS
            MOV    KEEPI2C+7,BUS_PASS+1
            MOV    KEEPI2C,BUS_PASS
            MOV    KEEPI2C+1,BUS_PASS+1
            LCALL DATA

STA_NUM_2:  LCALL ADDR_000H
            MOV    DPTR,#ADDR
            LCALL WRLINE_LCD
            LCALL ADDR_040H
            MOV    DPTR,#STA_11
            LCALL WRLINE_LCD

STA_NUM_2_1: LCALL ADDR_00DH
            LCALL LCD_BLINK
            LCALL SUB_ENTER
            CJNE  A,#12,STA_NUM_1_2
            LJMP  STA_NUM_3

STA_NUM_2_2: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+1,KPAD_DATA
            LCALL KPAD2LCD
            LCALL LCD_BLINK
            LCALL WAIT_KEY
            LCALL BUFFER2ACC_3
            MOV    BUS_PASS+2,A
            LCALL KEY_ENTER
            MOV    A,KPAD_DATA
            CJNE  A,#10,STA_NUM_2_3
            SJMP  STA_NUM_2_1

STA_NUM_2_3: LCALL ADDR_040H
            MOV    DPTR,#STA_11
            LCALL WRLINE_LCD

STA_NUM_2_4: LCALL ADDR_04DH
            LCALL LCD_BLINK

STA_NUM_2_5: LCALL WAIT_KEYPRESSED
            MOV    BUFFER+2,KPAD_DATA
            LCALL KPAD2LCD
            LCALL LCD_BLINK

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรรมใดๆ ฟงสนอีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LCALL WAIT_KEY
        LCALL BUFFER2ACC_1
        MOV    BUS_PASS+2,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_2_6
        LJMP  STA_NUM_2_4
STA_NUM_2_6:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+1,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_3
        MOV    BUS_PASS+3,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_2_7
        LJMP  STA_NUM_2_4
STA_NUM_2_7:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+2,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_1
        MOV    BUS_PASS+3,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_2_8
        LJMP  STA_NUM_2_4
STA_NUM_2_8: LCALL SUB_ENTER
        CJNE  A,#12,STA_NUM_2_8
        MOV    DATE+2,BUS_PASS+2
        MOV    DATE+3,BUS_PASS+3
        LCALL WRITE_EEPROM1
        LCALL DELAY_500ms
        MOV    KEEPI2C+6,BUS_PASS+2
        MOV    KEEPI2C+7,BUS_PASS+3
        MOV    KEEPI2C+2,BUS_PASS+2
        MOV    KEEPI2C+3,BUS_PASS+3
        LCALL DATA

STA_NUM_3: LCALL ADDR_000H
        MOV    DPTR,#ADDR
        LCALL WRLINE_LCD
        LCALL ADDR_040H
        MOV    DPTR,#STA_22
        LCALL WRLINE_LCD
STA_NUM_3_1:LCALL ADDR_00DH
        LCALL LCD_BLINK
        LCALL SUB_ENTER
        CJNE  A,#12,STA_NUM_3_2
        LJMP  PRESS
STA_NUM_3_2:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+1,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_3
        MOV    BUS_PASS+4,A
        LCALL KEY_ENTER
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_3_3
        SJMP  STA_NUM_3_1
STA_NUM_3_3:LCALL ADDR_040H
        MOV    DPTR,#STA_22
        LCALL WRLINE_LCD
STA_NUM_3_4: LCALL ADDR_04DH
        LCALL LCD_BLINK
STA_NUM_3_5:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+2,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_1
        MOV    BUS_PASS+4,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_3_6
        LJMP  STA_NUM_3_4
STA_NUM_3_6:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+1,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_3
        MOV    BUS_PASS+5,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_3_7
        LJMP  STA_NUM_3_6
STA_NUM_3_7:LCALL WAIT_KEYPRESSED
        MOV    BUFFER+2,KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_1
        MOV    BUS_PASS+5,A
        LCALL KEY_CLEAR
        MOV    A,KPAD_DATA
        CJNE  A,#10,STA_NUM_3_8
        LJMP  STA_NUM_3_4
STA_NUM_3_8: LCALL KEY_ENTER
        MOV    A,KPAD_DATA
        CJNE  A,#12,STA_NUM_3_8
        MOV    DATE+4,BUS_PASS+4
        MOV    DATE+5,BUS_PASS+5
        LCALL WRITE_EEPROM1
        LCALL DELAY_500ms
        MOV    KEEPI2C+6,BUS_PASS+4
        MOV    KEEPI2C+7,BUS_PASS+5
        MOV    KEEPI2C+4,BUS_PASS+4
        MOV    KEEPI2C+5,BUS_PASS+5
        LCALL DATA
        LJMP  PRE

;##### MAIN PROGRAM #####

MAIN_PRO_1: LCALL INITIAL
        MOV    CHANGE,#01H
        MOV    TEST,#00H

```

เอกสารนี้เป็นเอกสารสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV A, KEEPI2C
ANL A, #00001111B
MOV SEG, A
MOV A, KEEPI2C+1
SWAP A
ANL A, #00001111B
MOV SEG+1, A
MOV A, KEEPI2C+1
ANL A, #00001111B
MOV SEG+2, A
MOV A, KEEPI2C+2
ANL A, #00001111B
MOV SEG+3, A
MOV A, KEEPI2C+3
SWAP A
ANL A, #00001111B
MOV SEG+4, A
MOV A, KEEPI2C+3
ANL A, #00001111B
MOV SEG+5, A
MOV A, KEEPI2C+4
ANL A, #00001111B
MOV SEG+6, A
MOV A, KEEPI2C+5
SWAP A
ANL A, #00001111B
MOV SEG+7, A
MOV A, KEEPI2C+5
ANL A, #00001111B
MOV SEG+8, A

```

```

BEGIN: LCALL INT
POLLING: MOV A, TEST
CJNE A, #00H, SEG_ISD
CLR P3.3
SETB P2.7
LCALL DELAY_1s
MOV A, KEEPI2C
LCALL TX_D
NOP
NOP

MOV A, KEEPI2C+1
LCALL TX_D
LCALL DELAY_1s
MOV A, KEEPI2C+2
LCALL TX_D
NOP
NOP

MOV A, KEEPI2C+3
LCALL TX_D
LCALL DELAY_1s
MOV A, KEEPI2C+4
LCALL TX_D
NOP
NOP

```

```
MOV A, KEEPI2C+5
```

```
LCALL TX_D
```

```
CLR P2.7
```

```

LCALL DELAY_1s
SETB P3.3
SETB P3.2
LCALL DELAY_1s
LCALL DELAY_1s
LCALL DELAY_1s
LCALL DELAY_1s
LJMP POLLING

```

```

SEG_ISD: MOV A, RECIVE
CJNE A, 74H, SEG_ISD_3
MOV A, RECIVE+1
CJNE A, 75H, SEG_ISD_1
MOV A, CHANGE
CJNE A, #01H, SEG_ISD_2
MOV CHANGE, #02H
MOV EXCH, SEG
MOV EXCH+1, SEG+1
MOV EXCH+2, SEG+2
MOV RAN+5, #10
LCALL SOUND_INT
SEG_ISD_1: SJMP SEG_ISD_8
SEG_ISD_2: MOV EXCH+3, SEG
MOV EXCH+4, SEG+1
MOV EXCH+5, SEG+2
MOV CHANGE, #01H
LCALL SOUND_INT_1
SJMP SEG_ISD_8
SEG_ISD_3: CJNE A, 76H, SEG_ISD_5
MOV A, RECIVE+1
CJNE A, 77H, SEG_ISD_8
MOV A, CHANGE
CJNE A, #01H, SEG_ISD_4
MOV CHANGE, #02H
MOV EXCH, SEG+3
MOV EXCH+1, SEG+4
MOV EXCH+2, SEG+5
LCALL SOUND_INT
SJMP SEG_ISD_8
SEG_ISD_4: MOV EXCH+3, SEG+3
MOV EXCH+4, SEG+4
MOV EXCH+5, SEG+5
MOV CHANGE, #01H
LCALL SOUND_INT_1
SJMP SEG_ISD_8
SEG_ISD_5: CJNE A, 78H, SEG_ISD_8
MOV A, RECIVE+1
CJNE A, 79H, SEG_ISD_8
MOV A, CHANGE
CJNE A, #01H, SEG_ISD_7
MOV CHANGE, #02H
MOV EXCH, SEG+6
MOV EXCH+1, SEG+7
MOV EXCH+2, SEG+8
LCALL SOUND_INT
SJMP SEG_ISD_8
SEG_ISD_7: MOV EXCH+3, SEG+6
MOV EXCH+4, SEG+7
MOV EXCH+5, SEG+8
LCALL SOUND_INT_1
SEG_ISD_8: MOV RECIVE, #00H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาและไม่ใช่เพื่อวัตถุประสงค์อื่นใดไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV    RECIVE+1, #00H
MOV    TEST, #00H
CLR    P3.2
LJMP   POLLING

SOUND_INT: LCALL MESSAGE_P_A
          LCALL TEST_RECIVE
          SETB  TR0
          MOV   EXCH+6, EXCH
          MOV   EXCH+7, EXCH+1
          MOV   EXCH+8, EXCH+2
          LCALL EXCH_SOUND
          LCALL MESSAGE_P_B
          RET

SOUND_INT_1: LCALL MESSAGE_P_A
             LCALL TEST_RECIVE_1
             SETB  TR0
             MOV   EXCH+6, EXCH+3
             MOV   EXCH+7, EXCH+4
             MOV   EXCH+8, EXCH+5
             LCALL EXCH_SOUND
             LCALL MESSAGE_P_B
             RET

INITIAL: CLR  MACLK
         CLR  MALDB
         LCALL MXSET
         MOV  RAN, #10
         MOV  RAN+1, #10
         MOV  RAN+2, #10
         MOV  RAN+3, #10
         MOV  RAN+4, #10
         MOV  RAN+5, #10
         MOV  RAN+6, #10
         MOV  RAN+7, #10
         LCALL MXLOAD
         RET

TEST_RECIVE: CLR  MACLK
            CLR  MALDB
            LCALL MXSET
            MOV  RAN, #10
            MOV  RAN+1, EXCH
            MOV  RAN+2, EXCH+1
            MOV  RAN+3, EXCH+2
            LCALL MXLOAD
            RET

TEST_RECIVE_1: CLR  MACLK
              CLR  MALDB
              LCALL MXSET
              MOV  RAN+4, #10
              MOV  RAN+5, EXCH+3
              MOV  RAN+6, EXCH+4
              MOV  RAN+7, EXCH+5
              LCALL MXLOAD
              RET

DATA: LCALL READ_EEPROM
      LCALL ADDR_000H

MOV    DPTR, #ADDR
LCALL WRLINE_LCD
MOV    A, KEEPI2C+6
ANL    A, #11110000B
MOV    KEEPI2C+8, A
MOV    A, KEEPI2C+6
SWAP   A
MOV    KEEPI2C+6, A
MOV    LCD_ADDR, #00CH
LCALL SET_ADDR_LCD
MOV    LCD_DATA, KEEPI2C+8
LCALL BCD2LCD_1
LCALL ADDR_040H
MOV    DPTR, #BUS_NUM_1
LCALL WRLINE_LCD
MOV    LCD_ADDR, #04CH
LCALL SET_ADDR_LCD
MOV    A, KEEPI2C+6
MOV    LCD_DATA, KEEPI2C+6
LCALL BCD2LCD
MOV    LCD_ADDR, #04DH
LCALL SET_ADDR_LCD
MOV    LCD_DATA, KEEPI2C+7
LCALL BCD2LCD
LCALL MESSAGE_P_C
MOV    A, KEEPI2C+8
SWAP   A
MOV    R2, A
LCALL FINE_L
LCALL DELAY_500ms
MOV    A, KEEPI2C+6
SWAP   A
ANL    A, #00001111B
MOV    BUS_SOUND, A
MOV    EXCH+6, BUS_SOUND
MOV    A, KEEPI2C+7
SWAP   A
ANL    A, #00001111B
MOV    BUS_SOUND+1, A
MOV    EXCH+7, BUS_SOUND+1
MOV    A, KEEPI2C+7
ANL    A, #00001111B
MOV    BUS_SOUND+2, A
MOV    EXCH+8, BUS_SOUND+2
LCALL MESSAGE_P_A
LCALL DELAY_500ms

EXCH_SOUND: MOV  R2, EXCH+6
            CJNE R2, #00H, EXCH_SOUND_1
            SJMP EXCH_SOUND_2
EXCH_SOUND_1: LCALL FINE_L
            LCALL DELAY_300ms
EXCH_SOUND_2: MOV  R2, EXCH+7
            CJNE R2, #00H, NN_3
            MOV  R3, EXCH+6
            CJNE R3, #00H, EXCH_SOUND_3
            SJMP EXCH_SOUND_4
EXCH_SOUND_3: LCALL FINE_L
            LCALL DELAY_300ms
EXCH_SOUND_4: MOV  R2, EXCH+8
            LCALL FINE_L

```

DATA: LCALL READ\_EEPROM รับการใช้งานเพื่อการใช้งานเพื่อ EXCH\_SOUND\_4: MOV R2, EXCH+8 ขอนด้านการค้า  
 LCALL ADDR\_000H LCALL FINE\_L  
 ไม่ว่าจะผิดๆ ฟังสั้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LCALL DELAY_300ms
        RET

;####TIME FOR CLR 7-SEGMENT ####

INT_TIMER:  PUSH  ACC
            CLR   ES
            INC   TIMER_COUNT1
            MOV   A, TIME_COUNT1
            CJNE  A, #50, EXIT
            MOV   TIME_COUNT1, #0
            INC   TIME_COUNT2
            MOV   A, TIME_COUNT2
            CJNE  A, #100, EXIT
            MOV   TIME_COUNT2, #0
            INC   MINUS
            MOV   A, MINUS
            CJNE  A, #20, EXIT
            MOV   MINUS, #0
            LCALL INT_TIME_2
EXIT:      POP   ACC
            SETB  ES
            RETI

INT_TIMER_2: MOV   A, CHANGE
            CJNE  A, #02, INT_TIMER_3
            CLR   TR0
            LCALL INITIAL
            SJMP  EXIT_1

INT_TIME_3: MOV   A, CHANGE
            CJNE  A, #01H, EXIT_2
            INC   MINUS+1
            MOV   A, MINUS+1
            CJNE  A, #2, EXIT_1
            MOV   MINUS+1, #0
            CLR   TR0
            LCALL INITIAL

EXIT_2: MOV  CHANGE, #01H
EXIT_3: RET

;##### PROGRAM AT BUS #####

        ORG  0000H
        LJMP MAIN_1
        ORG  0030H

MAIN_1: MOV   P0, #00000000B
        MOV   P1, #11111111B
        MOV   P2, #01111111B
        SETB  REC
        CLR   RES
        SETB  STA

MAIN_MENU_1: LCALL INIT_LCD
            LCALL ADDR_000H
            MOV   DPTR, #TITLE
            LCALL WRLINE_LCD
            LCALL DELAY_1s
            LCALL ADDR_000H

MOV   DPTR, #TITLE_1
LCALL WRLINE_LCD
LCALL ADDR_040H
MOV   DPTR, #TITLE_2_1
LCALL WRLINE_LCD
LCALL DELAY_1s
LCALL ADDR_000H
MOV   DPTR, #TITLE_3
LCALL WRLINE_LCD
LCALL ADDR_040H
MOV   DPTR, #TITLE_4
LCALL WRLINE_LCD
LCALL DELAY_1s
LCALL LCD_CLR
LCALL ADDR_000H
MOV   DPTR, #TITLE_I2C
LCALL WRLINE_LCD
LCALL DELAY_1s
LCALL LCD_CLR
LCALL READ_EEPROM1
MOV   KEPI2C, DATE+2
MOV   KEPI2C+1, DATE+3

PRESS_1: LCALL PRESS
        MOV   A, BUFFER
        CJNE  A, #01, SELECT_1
        LCALL OK
        LJMP  PRO_TRANSMITION

SELECT_1: CJNE  A, #02, SELECT_2
        LCALL OK
        LJMP  BUS_NUM

SELECT_2: CJNE  A, #03, SELECT_3
        LCALL OK
        LCALL MESSAGE_R_1

SELECT_3: CJNE  A, #04, SELECT_4
        LCALL OK
        LCALL MESSAGE_P_1

SELECT_4: CJNE  A, #05, ERR
        LCALL OK
        LCALL SHOW_BUS_NUM
        LCALL DATA
        LCALL DELAY_500ms
        LJMP  PRESS_1

ERR:    LCALL ERR_1
        LJMP  PRESS_1

;##### KEY BUS NUMBER #####

BUS_NUM: LCALL ADDR_000H
        MOV   DPTR, #NUMBER
        LCALL WRLINE_LCD
BUS_NUM_1: LCALL ADDR_00AH
        LCALL LCD_BLINK
K_EN:    LCALL KEY_ENTER
        MOV   A, KPAD_DATA
        CJNE  A, #12, BUS_NUM_2

```

```

        LJMP MAIN_MENU_1
BUS_NUM_2: LCALL WAIT_KEYPRESSED
        MOV BUFFER, KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_2
        MOV BUS_NUM, A
        LCALL KEY_CLEAR
        MOV A, KPAD_DATA
        CJNE A, #10, BUS_NUM_3
        LJMP BUS_NUM_1
BUS_NUM_3: LCALL WAIT_KEYPRESSED
        MOV BUFFER+1, KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_3
        MOV BUS_NUM+1, A
        LCALL KEY_CLEAR
        MOV A, KPAD_DATA
        CJNE A, #10, BUS_NUM_4
        LJMP BUS_NUM_1
BUS_NUM_4: LCALL WAIT_KEYPRESSED
        MOV BUFFER+2, KPAD_DATA
        LCALL KPAD2LCD
        LCALL LCD_BLINK
        LCALL WAIT_KEY
        LCALL BUFFER2ACC_1
        MOV BUS_NUM+1, A
        LCALL KEY_CLEAR
        MOV A, KPAD_DATA
        CJNE A, #10, BUS_NUM_5
        LJMP BUS_NUM_1
BUS_NUM_5: LCALL KEY_ENTER
        MOV A, KPAD_DATA
        CJNE A, #12, ERR_2
        LCALL SHOW_BUS_NUM
        MOV DATE, BUS_NUM
        MOV DATE+1, BUS_NUM+1
        LCALL WRITE_EEPROM1
        LCALL DELAY_500ms
        LCALL DATA
        LCALL DELAY_1s
        LCALL PRESS_1
ERR_2: LCALL ERR_1
        LJMP SELECT_NUM

SHOW_BUS_NUM: LCALL ADDR_000H
        MOV DPTR, #BUS
        LCALL WRLINE_LCD
        RET

STA_CHK: LCALL ADDR_000H
        MOV DPTR, #STA_CHECK
        LCALL WRLINE_LCD
        RET

MAIN_PRO_1: MOV A, KEEPI2C
        SWAP A
        ANL A, #00001111B
        MOV BUS_NUM+2, A
        CLR P2.7

RETURN_PRO: LCALL INT
        LCALL RX_BUS
        MOV A, RECIVE
        ANL A, #00001111B
        CJNE A, 35H, RETURN_PRO
        MOV A, RECIVE+1
        CJNE A, 68H, RETURN_PRO
        LCALL DELAY_1s
        LCALL DELAY_1s
        LCALL DELAY_1s
        SETB P2.7
        LCALL DELAY_1s
        SETB P3.3

        MOV A, RECIVE
        LCALL TX_D
        NOP
        LCALL DELAY_500ms
        NOP
        MOV A, KEEPI2C+1
        LCALL TX_D
        CLR P2.7

        CLR P3.3
        LCALL MESSAGE_P_C
        LCALL DELAY_1s
        LCALL DELAY_500ms
        MOV A, RECIVE
        ANL A, #11110000B
        SWAP A
        MOV R2, A
        LCALL FINE_L
        LCALL DELAY_500ms
        LCALL MESSAGE_P_B
        LCALL DELAY_500ms
        LJMP RETURN_PRO

DATA: LCALL READ_EEPROM1
        MOV KEEPI2C, DATE+2
        MOV KEEPI2C+1, DATE+3
        MOV LCD_ADDR, #047H
        LCALL SET_ADDR_LCD
        MOV LCD_DATA, KEEPI2C
        LCALL BCD2LCD
        MOV LCD_ADDR, #048H
        LCALL SET_ADDR_LCD
        MOV LCD_DATA, KEEPI2C+1
        LCALL BCD2LCD
        LCALL MESSAGE_P100
        LCALL DELAY_500ms
        MOV A, KEEPI2C ;KEEP
        SWAP A
        ANL A, #00001111B
        MOV BUS_SOUND, A
        MOV A, KEEPI2C+1
        SWAP A
        ANL A, #00001111B
        MOV BUS_SOUND+1, A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
MOV    A,KEEPI2C+1
ANL    A,#00001111B
MOV    BUS_SOUND+2,A
MOV    R2,BUS_SOUND
CJNE   R2,#00H,TELL_1
SJMP   TELL_2
```

```
TELL_1: LCALL FINE_L
        LCALL DELAY_300ms
```

```
TELL_2: MOV    R2,BUS_SOUND+1
        CJNE   R2,#00H,TELL_3
        MOV    R3,BUS_SOUND
        CJNE   R3,#00H,N_3
        SJMP   TELL_4
```

```
TELL_3: LCALL FINE_L
        LCALL DELAY_300ms
```

```
TELL_4: MOV    R2,BUS_SOUND+2
        LCALL FINE_L
        LCALL DELAY_300ms
        RET
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;##### MASSEGE RECORD #####
MESSAGE_R_1: CLR P1.0
CLR P1.2
CLR REC
LCALL ESET_SOUND
LCALL DDR_000H
MOV DPTR,#MAS_1
LCALL WRLINE_LCD
MOV P1,#00010000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_1
LCALL DELAY_100ms

MESSAGE_R_2: LCALL ADDR_000H
MOV DPTR,#MAS_2
LCALL WRLINE_LCD
MOV P1,#00100000B
ACALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_2
LCALL DELAY_100ms

MESSAGE_R_3: LCALL ADDR_000H
MOV DPTR,#MAS_3
LCALL WRLINE_LCD
MOV P1,#00110000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_3
LCALL DELAY_100ms

MESSAGE_R_4: LCALL ADDR_000H
MOV DPTR,#MAS_4
LCALL WRLINE_LCD
MOV P1,#01000000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_4
LCALL DELAY_100ms

MESSAGE_R_5: LCALL ADDR_000H
MOV DPTR,#MAS_5
LCALL WRLINE_LCD
MOV P1,#01010000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_5
LCALL DELAY_100ms

MESSAGE_R_6: LCALL ADDR_000H
MOV DPTR,#MAS_6
LCALL WRLINE_LCD
MOV P1,#01100000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_6
LCALL DELAY_100ms

MESSAGE_R_7: LCALL ADDR_000H
MOV DPTR,#MAS_7
LCALL WRLINE_LCD
MOV P1,#01110000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_7
LCALL DELAY_100ms

MESSAGE_R_8: LCALL ADDR_000H
MOV DPTR,#MAS_8
LCALL WRLINE_LCD
MOV P1,#10000000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_8
LCALL DELAY_100ms

MESSAGE_R_9: LCALL ADDR_000H
MOV DPTR,#MAS_9
LCALL WRLINE_LCD
MOV P1,#10010000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_9
LCALL DELAY_100ms

MESSAGE_R_10: LCALL ADDR_000H
MOV DPTR,#MAS_10
LCALL WRLINE_LCD
MOV P1,#10100000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_10
LCALL DELAY_100ms

MESSAGE_R_11: LCALL ADDR_000H
MOV DPTR,#MAS_11
LCALL WRLINE_LCD
MOV P1,#10110000B
LCALL RECORD
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_R_11
LCALL DELAY_100ms

MESSAGE_R_12: LCALL ADDR_000H
MOV DPTR,#MAS_12
LCALL WRLINE_LCD
MOV P1,#11000000B
LCALL RECORD
LCALL TURN_MENU

```

```

        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_R_12
        LCALL DELAY_100ms

MESSAGE_R_13: LCALL ADDR_000H
        MOV DPTR, #MAS_13
        LCALL WRLINE_LCD
        MOV P1, #1101000B
        LCALL RECORD
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_R_13
        SETB REC
        LCALL RESET_SOUND
        LJMP PRE

;##### MESSAGE PLAYBLACK #####

MESSAGE_P_1: SETB REC
        LCALL RESET_SOUND
        LCALL ADDR_000H
        MOV DPTR, #MAS_1
        LCALL WRLINE_LCD
        MOV P1, #00011000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_1
        LCALL DELAY_100ms

MESSAGE_P_2: LCALL ADDR_000H
        MOV DPTR, #MAS_2
        LCALL WRLINE_LCD
        MOV P1, #00101000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_2
        LCALL DELAY_100ms

MESSAGE_P_3: LCALL ADDR_000H
        MOV DPTR, #MAS_3
        LCALL WRLINE_LCD
        MOV P1, #00111000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_3
        LCALL DELAY_100ms

MESSAGE_P_4: LCALL ADDR_000H
        MOV DPTR, #MAS_4
        LCALL WRLINE_LCD
        MOV P1, #01001000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_4
        LCALL DELAY_100ms

MESSAGE_P_5: LCALL ADDR_000H
        MOV DPTR, #MAS_5
        LCALL WRLINE_LCD
        MOV P1, #01011000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_5
        LCALL DELAY_100ms

MESSAGE_P_6: LCALL ADDR_000H
        MOV DPTR, #MAS_6
        LCALL WRLINE_LCD
        MOV P1, #01101000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_6
        LCALL DELAY_100ms

MESSAGE_P_7: LCALL ADDR_000H
        MOV DPTR, #MAS_7
        LCALL WRLINE_LCD
        MOV P1, #01111000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_7
        LCALL DELAY_100ms

MESSAGE_P_8: LCALL ADDR_000H
        MOV DPTR, #MAS_8
        LCALL WRLINE_LCD
        MOV P1, #10001000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_8
        LCALL DELAY_100ms

MESSAGE_P_9: LCALL ADDR_000H
        MOV DPTR, #MAS_9
        LCALL WRLINE_LCD
        MOV P1, #10011000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_9
        LCALL DELAY_100ms

MESSAGE_P_10: LCALL ADDR_000H
        MOV DPTR, #MAS_10
        LCALL WRLINE_LCD
        MOV P1, #10101000B
        LCALL START_SOUND
        LCALL TURN_MENU
        LCALL SUB_ENTER
        CJNE A, #12, MESSAGE_P_10
        LCALL DELAY_100ms

MESSAGE_P_11: LCALL ADDR_000H
        MOV DPTR, #MAS_11

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
 ในวาระนี้ เอกสารที่สงวนไว้ทั้งหมดนี้ถูกแก้ไขและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCALL WRLINE_LCD
MOV P1,#10111000B
LCALL START_SOUND
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_P_11
LCALL DELAY_100ms

```

```

MESSAGE_P_12: LCALL ADDR_000H
MOV DPTR,#MAS_12
LCALL WRLINE_LCD
MOV P1,#11001000B
LCALL START_SOUND
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_P_13
LCALL DELAY_100ms

```

```

MESSAGE_P_13: LCALL ADDR_000H
MOV DPTR,#MAS_13
LCALL WRLINE_LCD
MOV P1,#11011000B
LCALL START_SOUND
LCALL TURN_MENU
LCALL SUB_ENTER
CJNE A,#12,MESSAGE_P_13
LCALL DELAY_100ms
JMP PRE

```

```

RECORD: SETB STA
SETB P3.2
LCALL DELAY_1s
CLR P3.2
CLR STA
RET

```

```

START_SOUND: NOP
CLR STA
NOP
SETB STA
LCALL DELAY_500ms
RET

```

```

RESET_SOUND: SETB RES
NOP
CLR RES
RET

```

```

;##### SOUND CHECK #####

```

```

FINE_L: CJNE R2,#01,SOUND_CHK_1
MOV P1,#00011000B
LCALL START_SOUND
LCALL DELAY_300ms
RET

```

```

SOUND_CHK_1:
CJNE R2,#02,SOUND_CHK_2
MOV P1,#00101000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_2:
CJNE R2,#03,SOUND_CHK_3
MOV P1,#00111000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_3:
CJNE R2,#04,SOUND_CHK_4
MOV P1,#01001000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_4:
CJNE R2,#05,SOUND_CHK_5
MOV P1,#01011000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_5:
CJNE R2,#06,SOUND_CHK_6
MOV P1,#01101000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_6:
CJNE R2,#07,SOUND_CHK_7
MOV P1,#01111000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_7:
CJNE R2,#08,SOUND_CHK_8
MOV P1,#10001000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_8:
CJNE R2,#09,SOUND_CHK_9
MOV P1,#10011000B
LCALL START_SOUND
RET

```

```

SOUND_CHK_9:
CJNE R2,#00,SOUND_CHK_10
MOV P1,#10101000B
LCALL START_SOUND

```

```

SOUND_CHK_10: RET

```

```

MESSAGE_P_A: MOV P1,#10111000B
LCALL START_SOUND
LCALL DELAY_500ms
RET

```

```

MESSAGE_P_B: MOV P1,#11001000B
LCALL START_SOUND
LCALL DELAY_1s
RET

```

```

MESSAGE_P_C: MOV P1,#11011000B
LCALL START_SOUND

```

เอกสารนี้เป็นเอกสารของบริษัทฯ ใช้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำข้อมูลไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LCALL DELAY_1s
        RET

;##### RX_TX INITIAL #####

INT:   MOV    IE,#00H
        SETB  EA
        SETB  ES
        SETB  ETO
        MOV   TH1,#BRATE
        MOV   TH0,#00H
        MOV   TLO,#00H
        MOV   TMOD,#21H
        MOV   SCON,#50H
        CLR   TR0
        SETB  TR1
        RET

RX_STA: CLR   ETO
        PUSH  ACC
        JNB   RI,$
        CLR   RI
        MOV   A,SBUF
        MOV   RECEIVE,A
        LCALL DELAY_1s
        MOV   DIG,#100
II:    JNB   RI,RR
        CLR   RI
        MOV   A,SBUF
        MOV   RECEIVE+1,A
        SJMP  PP
RR:    DJNZ  62H,II
        CLR   RI
PP:    MOV   TEST,#33H
        POP   ACC
        SETB  ETO
        RETI

RX_BUS: CLR   ETO
        PUSH  ACC
        JNB   RI,$
        CLR   RI
        MOV   A,SBUF
        MOV   RECEIVE,A
        JNB   RI,$
        CLR   RI
        MOV   A,SBUF
        MOV   RECEIVE+1,A
        RET

TX_D:  CLR   EA
        MOV   SBUF,A
        JNB   TI,$
        CLR   TI
        SETB  EA
        RET

```

```

;##### 7-SEGMENT INITIAL #####

```

```

MXSET: CLR   MACLK
        CLR   MALDB
        MOV   R0,#0FH
        MOV   R1,#00H
        LCALL MXBYTE
        MOV   R0,#0CH
        MOV   R1,#01H
        LCALL MXBYTE
        MOV   R0,#09H
        MOV   R1,#0FFH
        LCALL MXBYTE
        MOV   R0,#0AH
        MOV   R1,#08H
        LCALL MXBYTE
        MOV   R0,#0BH
        MOV   R1,#07H
        LCALL MXBYTE
        RET

MXBYTE: MOV   R2,#8
        MOV   A,R0
MXBYTE1: RLC  A
        MOV   MADAT,C
        SETB  MACLK
        CLR   MACLK
        DJNZ  R2,MXBYTE1
        MOV   R2,#8
        MOV   A,R1
MXBYTE2: RLC  A
        MOV   MADAT,C
        SETB  MACLK
        CLR   MACLK
        DJNZ  R2,MXBYTE2
        SETB  MALDB
        CLR   MALDB
        RET

MXLOAD: MOV   R0,#0FH
        MOV   R1,#00H
        LCALL MXBYTE
        MOV   R0,#1
        MOV   R1,RAN
        LCALL MXBYTE
        MOV   R0,#2
        MOV   R1,RAN+1
        LCALL MXBYTE
        MOV   R0,#3
        MOV   R1,RAN+2
        LCALL MXBYTE
        MOV   R0,#4
        MOV   R1,RAN+3
        LCALL MXBYTE
        MOV   R0,#5
        MOV   R1,RAN+4
        LCALL MXBYTE
        MOV   R0,#6
        MOV   R1,RAN+5
        LCALL MXBYTE
        MOV   R0,#7

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV R1,RAN+6
LCALL MXBYTE
MOV R0,#8
MOV R1,RAN+7
LCALL MXBYTE
RET

CLR SCL
DJNZ R7,I2C_RD_1
MOV I2C_DATA,A
POP ACC
RET

I2C_SLAVE: PUSH ACC
SETB I2C_ACK
MOV A,I2C_ADDR
ACALL I2C_START
MOV R5,#008

WRITE_EEPROM1: LCALL I2C_START
MOV I2C_DATA,#EEPROM_CODE1
LCALL I2C_WR
MOV I2C_DATA,#00
LCALL I2C_WR
MOV I2C_DATA,DATE
LCALL I2C_WR
MOV I2C_DATA,DATE+1
LCALL I2C_WR
LCALL I2C_STOP
RET

I2C_SLAVE_1: RLC A
MOV SDA,C
ACALL I2C_CLK
DJNZ R5,I2C_SLAVE_1
SETB SDA
ACALL I2C_DELAY
SETB SCL
ACALL I2C_DELAY
JB SDA,I2C_SLAVE_2
CLR I2C_ACK

READ_EEPROM1: LCALL I2C_START
MOV I2C_DATA,#EEPROM_CODE1
LCALL I2C_WR
MOV I2C_DATA,#00
LCALL I2C_WR
LCALL EEPROM_RD1
MOV DATE+2,I2C_DATA
LCALL EEPROM_RD1
MOV DATE+3,I2C_DATA
RET

I2C_SLAVE_2: CLR SCL
POP ACC
RET

EEPROM_RD1: LCALL I2C_START
MOV I2C_DATA,#EEPROM_CODE1+1
LCALL I2C_WR
LCALL I2C_RD
LCALL I2C_STOP
RET

I2C_WR: PUSH ACC
SETB I2C_ACK
MOV A,I2C_DATA
MOV R7,#08

I2C_START: SETB SCL
SETB SDA
LCALL I2C_DELAY
CLR SDA
LCALL I2C_DELAY
CLR SCL
RET

I2C_WR_1: RLC A
MOV SDA,C
LCALL I2C_CLK
DJNZ R7,I2C_WR_1
SETB SDA
LCALL I2C_DELAY
SETB SCL
LCALL I2C_DELAY
JB SDA,I2C_WR_2
CLR I2C_ACK

I2C_STOP: CLR SDA
LCALL I2C_DELAY
SETB SCL
LCALL I2C_DELAY
SETB SDA
RET

I2C_WR_2: CLR SCL
POP ACC
RET

I2C_RD: PUSH ACC
CLR A
MOV R7,#08

I2C_CLK: LCALL I2C_DELAY
SETB SCL
LCALL I2C_DELAY
CLR SCL
RET

I2C_RD_1: ACALL I2C_DELAY
SETB SCL
ACALL I2C_DELAY
MOV C,SDA
RLC A

;##### KEYPAD SCAN KEY #####
GET_KPAD: MOV P2,#01111111B
MOV KPAD_DATA,#0

```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CHK_COLO: CLR    KPAD_COLO                LJMP    KEY_ENTER
          MOV    A, P2
          ANL    A, #00FH
          CJNE   A, #00FH, COLO_DETECT
          AJMP   CHK_COL1

COLO_DETECT: MOV    KPAD_DATA, #01
            AJMP   GET_ROW

CHK_COL1:  SETB   KPAD_COLO
          CLR    KPAD_COL1
          MOV    A, P2
          ANL    A, #00FH
          CJNE   A, #00FH, COL1_DETECT
          AJMP   CHK_COL2

COL1_DETECT: MOV    KPAD_DATA, #02
            AJMP   GET_ROW

CHK_COL2:  SETB   KPAD_COL1
          CLR    KPAD_COL2
          MOV    A, P2
          ANL    A, #00FH
          CJNE   A, #00FH, COL2_DETECT
          RET

COL2_DETECT: MOV    KPAD_DATA, #03

GET_ROW:  CLR    KPAD_COLO
          CLR    KPAD_COL1
          CLR    KPAD_COL2
          JB     KPAD_ROW0, CHK_ROW1
          RET

CHK_ROW1: JB     KPAD_ROW1, CHK_ROW2
          MOV    A, KPAD_DATA
          ADD    A, #3
          MOV    KPAD_DATA, A
          RET

CHK_ROW2: JB     KPAD_ROW2, CHK_ROW3
          MOV    A, KPAD_DATA
          ADD    A, #6
          MOV    KPAD_DATA, A
          RET

CHK_ROW3: MOV    A, KPAD_DATA
          ADD    A, #9
          MOV    KPAD_DATA, A
          RET

;##### KPAD_DATA #####

KPAD2LCD: MOV    A, KPAD_DATA
          ADD    A, #030H
          MOV    LCD_DATA, A
          LCALL  WRCHAR_LCD
          RET

KEY_ENTER: LCALL  GET_KPAD
          MOV    A, KPAD_DATA
          CJNE   A, #0, CHK_1

CHK_1:    CJNE   A, #12, KEY_ENTER_1
          MOV    KPAD_DATA, #12
          RET

KEY_CLEAR: LCALL  GET_KPAD
          MOV    A, KPAD_DATA
          CJNE   A, #0, CHK_2
          LJMP   KEY_CLEAR

CHK_2:    CJNE   A, #10, KEY_ENTER_1
          MOV    KPAD_DATA, #10
          RET

KEY_START: LCALL  GET_KPAD
          MOV    A, KPAD_DATA
          CJNE   A, #0, CHK_3
          LJMP   KEY_START

CHK_3:    CJNE   A, #11, KEY_ENTER_1
          MOV    KPAD_DATA, #11
          RET

KEY_ENTER_1: MOV    KPAD_DATA, A
            RET

;##### CHANGE TO BCD #####

BCD2LCD:  PUSH   ACC
          MOV    A, LCD_DATA
          MOV    B, A
          ANL    A, #11110000B
          SWAP   A
          ADD    A, #030H
          MOV    LCD_DATA, A
          LCALL  WRCHAR_LCD
          MOV    A, B
          ANL    A, #00001111B
          ADD    A, #030H
          MOV    LCD_DATA, A
          LCALL  WRCHAR_LCD
          POP    ACC
          RET

BCD2LCD_1: PUSH   ACC
          MOV    A, LCD_DATA
          ANL    A, #11110000B
          SWAP   A
          ADD    A, #30H
          MOV    LCD_DATA, A
          LCALL  WRCHAR_LCD
          POP    ACC
          RET

;##### WAIT KEY #####

WAIT_KEY: MOV    A, P2
          ANL    A, #00FH
          CJNE   A, #00FH, WAIT_KEY
          RET

WAIT_KEYPRESSED: LCALL  GET_KPAD

```

```

MOV     A, KPAD_DATA
CJNE   A, #0, CHK_KEY_NEXT
AJMP   WAIT_KEYPRESSED

CHK_KEY_NEXT: CJNE A, #10, CHK_KEY_0
AJMP   WAIT_KEYPRESSED

CHK_KEY_0: CJNE A, #11, CHK_KEY_1
MOV    KPAD_DATA, #0
RET

CHK_KEY_1: JNC    WAIT_KEYPRESSED
RET

;##### KEY PRESSED #####

PRESS: LCALL LCD_CLR
MOV    LCD_ADDR, #000H
LCALL SET_ADDR_LCD
MOV    DPTR, #PRESS_1
LCALL WRLINE_LCD
MOV    LCD_ADDR, #00DH
LCALL SET_ADDR_LCD
LCALL LCD_BLINK
LCALL WAIT_KEYPRESSED
MOV    BUFFER, KPAD_DATA
LCALL KPAD2LCD
LCALL LCD_BLINK
LCALL WAIT_KEY
RET

;##### ERROR #####

ERR_1: LCALL LCD_CLR
MOV    LCD_ADDR, #000H
LCALL SET_ADDR_LCD
MOV    DPTR, #ERROR
LCALL WRLINE_LCD
LCALL DELAY_1s
RET

;##### OK #####

OK:    LCALL LCD_CLR
MOV    LCD_ADDR, #000H
LCALL SET_ADDR_LCD
MOV    DPTR, #OK_1
LCALL WRLINE_LCD
LCALL DELAY_1s
RET

;#### JUMP TO MAIN PROMGRAM ####

PRO_TRANSMISSION: LCALL LCD_CLR
MOV    LCD_ADDR, #000H
LCALL SET_ADDR_LCD
MOV    DPTR, #START
LCALL WRLINE_LCD
LJMP  MAIN_PRO_1

;##### CLEAR #####

CLR_40: MOV LCD_ADDR, #00AH
LCALL SET_ADDR_LCD
LCALL LCD_BLINK
RET

CLR_41: MOV LCD_ADDR, #00BH
LCALL SET_ADDR_LCD
LCALL LCD_BLINK
RET

CLR_42: MOV LCD_ADDR, #00CH
LCALL SET_ADDR_LCD
LCALL LCD_BLINK
RET

;##### ADDRESS OF LCD #####

ADDR_000H: LCALL LCD_CLR
MOV    LCD_ADDR, #000H
LCALL SET_ADDR_LCD
RET

ADDR_00AH: MOV LCD_ADDR, #00AH
LCALL SET_ADDR_LCD
RET

ADDR_00DH: MOV LCD_ADDR, #00DH
LCALL SET_ADDR_LCD
RET

ADDR_040H: LCALL LCD_ADDR, #040H
LCALL SET_ADDR_LCD
RET

ADDR_04DH: LCALL LCD_ADDR, #04DH
LCALL SET_ADDR_LCD
RET

##### SUB ENTER #####

SUB_ENTER: LCALL TURN_MENU
LCALL KEY_ENTER
MOV    A, KPAD_DATA
RET

;##### BUFFER2ACC #####

BUFFER2ACC_1: MOV A, BUFFER+1
ANL   A, #00FH
SWAP  A
MOV   B, A
MOV   A, BUFFER+2
ANL   A, #00FH

TURN_MENU: LCALL KEY_START
MOV    A, KPAD_DATA
CJNE   A, #11, TURN
LJMP   MAIN

TURN:    RET

```

```

        ADD    A, B
        RET

BUFFER2ACC_2: MOV    A, BUFFER
              ANL    A, #00FH
              SWAP  A
              RET

BUFFER2ACC_3: MOV    A, BUFFER+1
              ANL    A, #00FH
              SWAP  A
              RET

BUFFER2ACC_4: MOV    A, BUFFER+3
              ANL    A, #00FH
              RET

;##### LCD INITIAL #####

INIT_LCD: LCALL DELAY_100ms
          CLR    LCD_RS
          MOV    P0, #00111000B
          ACALL LCD_CLK
          LCALL DELAY_10ms
          MOV    P0, #00111000B
          ACALL LCD_CLK
          ACALL LCD_OFF
          ACALL LCD_CLR
          MOV    P0, #00000110B
          ACALL LCD_CLK
          ACALL LCD_HOME

LCD_CLR: CLR    LCD_RS
         MOV    P0, #00000001B
         ACALL LCD_CLK
         RET

LCD_HOME: CLR    LCD_RS
         MOV    P0, #00000010B
         ACALL LCD_CLK
         RET

LCD_OFF: CLR    LCD_RS
         MOV    P0, #00001000B
         ACALL LCD_CLK
         RET

LCD_CLK: SETB   LCD_EN
         LCALL LCD_DELAY
         CLR    LCD_EN
         LCALL LCD_DELAY
         RET

LCD_ON: CLR    LCD_RS
        MOV    P0, #00001100B
        ACALL LCD_CLK
        RET

LCD_BLINK: CLR    LCD_RS
           MOV    P0, #00001111B
           ACALL LCD_CLK
           RET

ACALL LCD_CLK
RET

SET_ADDR_LCD: CLR    LCD_RS
              MOV    A, LCD_ADDR
              SETB   ACC.7
              MOV    P0, A
              ACALL LCD_CLK
              RET

;##### WRITE CHARACTER
TO SHOW LCD #####

WRCHAR_LCD: SETB   LCD_RS
            MOV    P0, LCD_DATA
            ACALL LCD_CLK
            ACALL LCD_ON
            RET

;##### WRITE LINE OF 16
CHARACTER FOME ROM #####

WRLINE_LCD: MOV    R0, #0
WRLINE_LCD_1: SETB   LCD_RS
             CLR    A
             MOVC  A, @A+DPTR
             MOV    P0, A
             ACALL LCD_CLK
             INC    DPTR
             INC    R0
             CJNE  R0, #16, WRLINE_LCD_1
             ACALL LCD_ON
             RET

;##### DELAY #####

I2C_DELAY: MOV    B, #03
I2C_DELAY_1: NOP
            NOP
            DJNZ  B, I2C_DELAY_1
            RET

DELAY: MOV    R4, #00H
DEL:    NOP
        DJNZ  R4, DEL
        RET

LCD_DELAY: MOV    R7, #002
LCD_DELAY_1: MOV    R6, #0E6H
LCD_DELAY_2: NOP
            NOP
            DJNZ  R6, LCD_DELAY_2
            DJNZ  R7, LCD_DELAY_1
            RET

DELAY_10ms: MOV    R7, #010
            MOV    R6, #0E6H
DELAY_10ms_2: NOP
             NOP
             DJNZ  R6, DELAY_10ms_2
             DJNZ  R7, DELAY_10ms_1
             RET

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DELAY_100ms:  MOV  R7,#100
DELAY_100ms_1:MOV  R6,#0E6H
DELAY_100ms_2:NOP
                NOP
                DJNZ R6,DELAY_100ms_2
                DJNZ R7,DELAY_100ms_1
                RET

DELAY_300ms:  MOV  R5,#3
DELAY_300ms_1:LCALL DELAY_100ms
                DJNZ R5,DELAY_300ms_1
                RET

DELAY_500ms:  MOV  R4,#5
DELAY_500ms_1:LCALL DELAY_100ms
                DJNZ R4,DELAY_500ms_1
                RET

DELAY_1s:     MOV  R5,#100
DELAY_1s_1:   LCALL DELAY_10ms
                DJNZ R5,DELAY_1s_1
                RET

;#####  DEFINE  #####

TITLE        DB'    FUNCTION    '
TITLE_1      DB'1 MAIN PROGRAM  '
TITLE_2      DB'2 STATION SET    '
TITLE_2      DB'2 BUS INITIAL    '
TITLE_3      DB'3 SOUND RECORD   '
TITLE_4      DB'4 SOUND PLAYBACK '
TITLE_I2C    DB'5 CHECK NUMBER   '
PRESS_1      DB'SELECT FUNC :    '
ERROR        DB'    ERROR       '
OK_1         DB'    OK           '
START        DB'    START       '
ADDR         DB'ID STATION:      '
STA_1        DB'BUS NUMBER1:    '
STA_11       DB'BUS NUMBER2:    '
STA_22       DB'BUS NUMBER3:    '
BUS_NUM_1    DB'BUS NUMBER:     '
NUMBER       DB' NUMBER :       '
BUS          DB'    BUS NUMBER  '
MAS_1        DB'    SOUND 01    '
MAS_2        DB'    SOUND 02    '
MAS_3        DB'    SOUND 03    '
MAS_4        DB'    SOUND 04    '
MAS_5        DB'    SOUND 05    '
MAS_6        DB'    SOUND 06    '
MAS_7        DB'    SOUND 07    '
MAS_8        DB'    SOUND 08    '
MAS_9        DB'    SOUND 09    '
MAS_10       DB'    SOUND 10    '
MAS_11       DB'    SOUND 11    '
MAS_12       DB'    SOUND 12    '
MAS_13       DB'    SOUND 13    '

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## LM383/LM383A 7W Audio Power Amplifier


### General Description

The LM383 is a cost effective, high power amplifier suited for automotive applications. High current capability (3.5A) enables the device to drive low impedance loads with low distortion. The LM383 is current limited and thermally protected. High voltage protection is available (LM383A) which enables the amplifier to withstand 40V transients on its supply. The LM383 comes in a 5-pin TO-220 package.

### Features


- High peak current capability (3.5A)
- Large output voltage swing
- Externally programmable gain
- Wide supply voltage range (5V-20V)
- Few external parts required
- Low distortion
- High input impedance
- No turn-on transients
- High voltage protection available (LM383A)
- Low noise
- AC short circuit protected

### Equivalent Schematic



TL/H/7145-1

### Connection Diagram



Order Number LM383T or LM383AT  
See NS Package Number T05B

TL/H/7145-2

## LM383/LM383A 7W Audio Power Amplifier


### General Description

The LM383 is a cost effective, high power amplifier suited for automotive applications. High current capability (3.5A) enables the device to drive low impedance loads with low distortion. The LM383 is current limited and thermally protected. High voltage protection is available (LM383A) which enables the amplifier to withstand 40V transients on its supply. The LM383 comes in a 5-pin TO-220 package.

### Features


- High peak current capability (3.5A)
- Large output voltage swing
- Externally programmable gain
- Wide supply voltage range (5V-20V)
- Few external parts required
- Low distortion
- High input impedance
- No turn-on transients
- High voltage protection available (LM383A)
- Low noise
- AC short circuit protected

### Equivalent Schematic



TL/H/7145-1

### Connection Diagram



Order Number LM383T or LM383AT  
See NS Package Number T05B

TL/H/7145-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Peak Supply Voltage (50 ms)	
LM383A (Note 2)	40V
LM383	25V
Operating Supply Voltage	20V
Output Current	
Repetitive	3.5A
Non-repetitive	4.5A

Input Voltage	±0.5V
Power Dissipation (Note 3)	15W
Operating Temperature	0°C to +70°C
Storage Temperature	-60°C to +150°C
Lead Temperature (Soldering, 10 sec.)	260°C

### Electrical Characteristics $V_S = 14.4V, T_{TAB} = 25^\circ C, A_V = 100$ (40 dB), $R_L = 4\Omega$ , unless otherwise specified

Parameter	Conditions	Min	Typ	Max	Units
DC Output Level		6.4	7.2	8	V
Quiescent Supply Current	Excludes Current in Feedback Resistors		45	80	mA
Supply Voltage Range		5		20	V
Input Resistance			150		k $\Omega$
Bandwidth	Gain = 40 dB		30		kHz
Output Power	$V_S = 13.2V, f = 1\text{ kHz}$		4.7		W
	$R_L = 4\Omega, THD = 10\%$		7.2		W
	$R_L = 2\Omega, THD = 10\%$		5.1		W
	$V_S = 13.8V, f = 1\text{ kHz}$		7.8		W
	$R_L = 4\Omega, THD = 10\%$		5.1		W
	$R_L = 2\Omega, THD = 10\%$		7.8		W
	$V_S = 14.4V, f = 1\text{ kHz}$		4.8		W
	$R_L = 4\Omega, THD = 10\%$	4.8	5.5		W
	$R_L = 2\Omega, THD = 10\%$	7	8.6		W
	$R_L = 1.6\Omega, THD = 10\%$		9.3		W
THD	$P_o = 2W, R_L = 4\Omega, f = 1\text{ kHz}$		0.2		%
	$P_o = 4W, R_L = 2\Omega, f = 1\text{ kHz}$		0.2		%
Ripple Rejection	$R_S = 50\Omega, f = 100\text{ Hz}$	30	40		dB
	$R_S = 50\Omega, f = 1\text{ kHz}$		44		dB
Input Noise Voltage	$R_S = 0, 15\text{ kHz Bandwidth}$		2		$\mu V$
Input Noise Current	$R_S = 100\text{ k}\Omega, 15\text{ kHz Bandwidth}$		40		pA

Note 1: A 0.2  $\mu F$  capacitor in series with a 1 $\Omega$  resistor should be placed as close as possible to pins 3 and 4 for stability.


Note 2: The LM383 shuts down above 25V.

Note 3: For operating at elevated temperatures, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 4°C/W junction to case.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics


Device Dissipation vs Ambient Temperature




Power Dissipation vs Output Power




Power Dissipation vs Output Power




Open Loop Gain vs Frequency




Supply Ripple Rejection vs Frequency




Supply Current vs Supply Voltage




Output Power vs Supply Voltage




Distortion vs Output Power




Distortion vs Frequency



Distortion vs Frequency





Output Swing vs Supply Voltage



TL/H/7145-4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Applications



## Component Layout

Single Amplifier  
 $V_S = 20V$   
 $R_L = 4\Omega$



Heatsink from:  
 Staver Company  
 41 Saxon Ave.  
 P.O. Drawer 11  
 Bay Shore, NY 11706  
 Tel: (516) 666-8000

TL/H/7145-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

## APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

## GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

## ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C






Figure 1. XR-2206 Block Diagram



16 Lead PDIP, CDIP (0.300")



16 Lead SOIC (Jedec, 0.300")

**PIN DESCRIPTION**

Pin #	Symbol	Type	Description
1	AMSI	I	Amplitude Modulating Signal Input.
2	STO	O	Sine or Triangle Wave Output.
3	MO	O	Multiplier Output.
4	V <sub>CC</sub>		Positive Power Supply.
5	TC1	I	Timing Capacitor Input.
6	TC2	I	Timing Capacitor Input.
7	TR1	O	Timing Resistor 1 Output.
8	TR2	O	Timing Resistor 2 Output.
9	FSKI	I	Frequency Shift Keying Input.
10	BIAS	O	Internal Voltage Reference.
11	SYNCO	O	Sync Output. This output is a open collector and needs a pull up resistor to V <sub>CC</sub> .
12	GND		Ground pin.
13	WAVEA1	I	Wave Form Adjust Input 1.
14	WAVEA2	I	Wave Form Adjust Input 2.
15	SYMA1	I	Wave Symetry Adjust 1.
16	SYMA2	I	Wave Symetry Adjust 2.

## DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 2  $V_{CC} = 12V$ ,  $T_A = 25^\circ C$ ,  $C = 0.01\mu F$ ,  $R_1 = 100k\Omega$ ,  $R_2 = 10k\Omega$ ,  $R_3 = 25k\Omega$   
 Unless Otherwise Specified.  $S_1$  open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
<b>General Characteristics</b>								
Single Supply Voltage	<b>10</b>		<b>26</b>	<b>10</b>		<b>26</b>	V	
Split-Supply Voltage	<b><math>\pm 5</math></b>		<b><math>\pm 13</math></b>	<b><math>\pm 5</math></b>		<b><math>\pm 13</math></b>	V	
Supply Current		12	<b>17</b>		14	20	mA	$R_1 \geq 10k\Omega$
<b>Oscillator Section</b>								
Max. Operating Frequency	<b>0.5</b>	1		<b>0.5</b>	1		MHz	$C = 1000pF$ , $R_1 = 1k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$ , $R_1 = 2M\Omega$
Frequency Accuracy		$\pm 1$	<b><math>\pm 4</math></b>		$\pm 2$		% of $f_0$	$f_0 = 1/R_1C$
Temperature Stability Frequency		$\pm 10$	<b><math>\pm 50</math></b>		$\pm 20$		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$
Sine Wave Amplitude Stability <sup>2</sup>		4800			4800		ppm/ $^\circ C$	
Supply Sensitivity		0.01	<b>0.1</b>		0.01		%/V	$V_{LOW} = 10V$ , $V_{HIGH} = 20V$ , $R_1 = R_2 = 20k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$
<b>Sweep Linearity</b>								
10:1 Sweep		2			2		%	$f_L = 1kHz$ , $f_H = 10kHz$
1000:1 Sweep		8			8		%	$f_L = 100Hz$ , $f_H = 100kHz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
<b>Recommended Timing Components</b>								
Timing Capacitor: C	<b>0.001</b>		100	<b>0.001</b>		100	$\mu F$	Figure 5
Timing Resistors: $R_1$ & $R_2$	<b>1</b>		2000	<b>1</b>		2000	k $\Omega$	
<b>Triangle Sine Wave Output<sup>1</sup></b>								
Triangle Amplitude		160			160		mV/k $\Omega$	Figure 2, $S_1$ Open
Sine Wave Amplitude	<b>40</b>	60	80		60		mV/k $\Omega$	Figure 2, $S_1$ Closed
Max. Output Swing		6			6		V <sub>p-p</sub>	
Output Impedance		600			600		$\Omega$	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
<b>Sine Wave Distortion</b>								
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$
With Adjustment		0.4	<b>1.0</b>		0.5	1.5	%	See Figure 7 and Figure 8

### Notes

<sup>1</sup> Output amplitude is directly proportional to the resistance,  $R_3$ , on Pin 3. See Figure 3.

<sup>2</sup> For maximum amplitude stability,  $R_3$  should be a positive temperature coefficient resistor.

**Bold face parameters are covered by production test and guaranteed over operating temperature range.**

## DC ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
<b>Amplitude Modulation</b>								
Input Impedance	50	100		50	100		k $\Omega$	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
<b>Square-Wave Output</b>								
Amplitude		12			12		V <sub>p-p</sub>	Measured at Pin 11.
Rise Time		250			250		ns	C <sub>L</sub> = 10pF
Fall Time		50			50		ns	C <sub>L</sub> = 10pF
Saturation Voltage		0.2	<b>0.4</b>		0.2	0.6	V	I <sub>L</sub> = 2mA
Leakage Current		0.1	<b>20</b>		0.1	100	$\mu$ A	V <sub>CC</sub> = 26V
FSK Keying Level (Pin 9)	0.8	1.4	<b>2.4</b>	0.8	1.4	<b>2.4</b>	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	<b>3.3</b>	2.5	3	<b>3.5</b>	V	Measured at Pin 10.

### Notes

<sup>1</sup> Output amplitude is directly proportional to the resistance, R<sub>3</sub>, on Pin 3. See Figure 3.

<sup>2</sup> For maximum amplitude stability, R<sub>3</sub> should be a positive temperature coefficient resistor.

**Bold face parameters are covered by production test and guaranteed over operating temperature range.**

Specifications are subject to change without notice

## ABSOLUTE MAXIMUM RATINGS

Power Supply ..... 26V  
 Power Dissipation ..... 750mW  
 Derate Above 25°C ..... 5mW/°C

Total Timing Current ..... 6mA  
 Storage Temperature ..... -65°C to +150°C

## SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.




Figure 2. Basic Test Circuit




Figure 3. Output Amplitude as a Function of the Resistor, R3, at Pin 3




Figure 4. Supply Current vs Supply Voltage, Timing, R




Figure 5. R versus Oscillation Frequency.




Figure 6. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1)




Figure 7. Trimmed Distortion versus Timing Resistor.




Figure 8. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 9. Frequency Drift versus Temperature.




Figure 10. Circuit Connection for Frequency Sweep.




Figure 11. Circuit for Sine Wave Generation without External Adjustment. (See Figure 3 for Choice of R<sub>3</sub>)




Figure 12. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. ( $R_3$  Determines Output Swing - See Figure 3)




Figure 13. Sinusoidal FSK Generator




Figure 14. Circuit for Pulse and Ramp Generation.

## Frequency-Shift Keying

The XR-2206 can be operated with two separate timing resistors,  $R_1$  and  $R_2$ , connected to the timing Pin 7 and 8, respectively, as shown in Figure 13. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage  $\geq 2V$ , only  $R_1$  is activated. Similarly, if the voltage level at Pin 9 is  $\leq 1V$ , only  $R_2$  is activated. Thus, the output frequency can be keyed between two levels,  $f_1$  and  $f_2$ , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to  $V^-$ .

## Output DC Level Control

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figure 11, Figure 12 and Figure 13, Pin 3 is biased midway between  $V^+$  and ground, to give an output dc level of  $\approx V^+/2$ .

## APPLICATIONS INFORMATION

### Sine Wave Generation

#### Without External Adjustment

Figure 11 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer,  $R_1$  at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than  $V^+/2$ , and the typical distortion (THD) is  $< 2.5\%$ . If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 11 can be converted to split-supply operation, simply by replacing all ground connections with  $V^-$ . For split-supply operation,  $R_3$  can be directly connected to ground.

### With External Adjustment:

The harmonic content of sinusoidal output can be reduced to -0.5% by additional adjustments as shown in *Figure 12*. The potentiometer,  $R_A$ , adjusts the sine-shaping resistor, and  $R_B$  provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set  $R_B$  at midpoint and adjust  $R_A$  for minimum distortion.
2. With  $R_A$  set as above, adjust  $R_B$  to further reduce distortion.

### Triangle Wave Generation

The circuits of *Figure 11* and *Figure 12* can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e.,  $S_1$  open). Amplitude of the triangle is approximately twice the sine wave output.

### FSK Generation

*Figure 13* shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted by the choice of timing resistors,  $R_1$  and  $R_2$ ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with  $V^-$ .

### Pulse and Ramp Generation

*Figure 14* shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shift keys itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99% by the choice of  $R_1$  and  $R_2$ . The values of  $R_1$  and  $R_2$  should be in the range of  $1k\Omega$  to  $2M\Omega$ .

## PRINCIPLES OF OPERATION

### Description of Controls

### Frequency of Operation:

The frequency of oscillation,  $f_0$ , is determined by the external timing capacitor,  $C$ , across Pin 5 and 6, and by the timing resistor,  $R$ , connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either  $R$  or  $C$ . The recommended values of  $R$ , for a given frequency range, as shown in *Figure 5*. Temperature stability is optimum for  $4k\Omega < R < 200k\Omega$ . Recommended values of  $C$  are from  $1000pF$  to  $100\mu F$ .

### Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current,  $I_T$ , drawn from Pin 7 or 8:

$$f = \frac{320I_T(mA)}{C(\mu F)} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with  $I_T$ , over a wide range of current values, from  $1\mu A$  to  $3mA$ . The frequency can be controlled by applying a control voltage,  $V_C$ , to the activated timing pin as shown in *Figure 10*. The frequency of oscillation is related to  $V_C$  as:

$$f = \frac{1}{RC} \left( 1 + \frac{R}{R_c} \left( 1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

where  $V_C$  is in volts. The voltage-to-frequency conversion gain,  $K$ , is given as:

$$K = \partial f / \partial V_C = - \frac{0.32}{R_c C} \text{ Hz/V}$$

**CAUTION:** For safety operation of the circuit,  $I_T$  should be limited to  $\leq 3mA$ .

### Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor,  $R_3$ , connected to Pin 3 (see Figure 3). For sine wave output, amplitude is approximately 60mV peak per k $\Omega$  of  $R_3$ ; for triangle, the peak amplitude is approximately 160mV peak per k $\Omega$  of  $R_3$ . Thus, for example,  $R_3 = 50k\Omega$  would produce approximately 13V sinusoidal output amplitude.

### Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance

at Pin 1 is approximately 100k $\Omega$ . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within 14 volts of  $V_{CC}/2$  as shown in Figure 6. As this bias level approaches  $V_{CC}/2$ , the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55dB.

**CAUTION:** AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of  $V_{CC}$ .





Figure 15. Equivalent Schematic Diagram

**16 LEAD CERAMIC DUAL-IN-LINE  
(300 MIL CDIP)**

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.100	0.200	2.54	5.08
A <sub>1</sub>	0.015	0.060	0.38	1.52
B	0.014	0.026	0.36	0.66
B <sub>1</sub>	0.045	0.065	1.14	1.65
c	0.008	0.018	0.20	0.46
D	0.740	0.840	18.80	21.34
E <sub>1</sub>	0.250	0.310	6.35	7.87
E	0.300 BSC		7.62 BSC	
e	0.100 BSC		2.54 BSC	
L	0.125	0.200	3.18	5.08
α	0°	15°	0°	15°

Note: The control dimension is the inch column

16 LEAD PLASTIC DUAL-IN-LINE  
(300 MIL PDIP)

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.145	0.210	3.68	5.33
A <sub>1</sub>	0.015	0.070	0.38	1.78
A <sub>2</sub>	0.115	0.195	2.92	4.95
B	0.014	0.024	0.36	0.56
B <sub>1</sub>	0.030	0.070	0.76	1.78
C	0.008	0.014	0.20	0.38
D	0.745	0.840	18.92	21.34
E	0.300	0.325	7.62	8.26
E <sub>1</sub>	0.240	0.280	6.10	7.11
e	0.100 BSC		2.54 BSC	
e <sub>A</sub>	0.300 BSC		7.62 BSC	
e <sub>B</sub>	0.310	0.430	7.87	10.92
L	0.115	0.160	2.92	4.06
α	0°	15°	0°	15°

Note: The control dimension is the inch column

**16 LEAD SMALL OUTLINE  
(300 MIL JEDEC SOIC)**

Rev. 1.00



SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.093	0.104	2.35	2.65
A <sub>1</sub>	0.004	0.012	0.10	0.30
B	0.013	0.020	0.33	0.51
C	0.009	0.013	0.23	0.32
D	0.398	0.413	10.10	10.50
E	0.291	0.299	7.40	7.60
e	0.050 BSC		1.27 BSC	
H	0.394	0.419	10.00	10.65
L	0.016	0.050	0.40	1.27
α	0°	8°	0°	8°

Note: The control dimension is the millimeter column

**FEATURES**

- Wide Frequency Range, 0.01Hz to 300kHz
- Wide Supply Voltage Range, 4.5V to 20V
- HCMOS/TTL/Logic Compatibility
- FSK Demodulation, with Carrier Detection
- Wide Dynamic Range, 10mV to 3V rms
- Adjustable Tracking Range,  $\pm 1\%$  to 80%
- Excellent Temp. Stability,  $\pm 50\text{ppm}/^\circ\text{C}$ , max.

**APPLICATIONS**

- Caller Identification Delivery
- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

**GENERAL DESCRIPTION**

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications applications. It is particularly suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01Hz to 300kHz. It can accommodate analog signals between 10mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a

quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply is provided at an output pin.

The XR-2211 is available in 14 pin packages specified for military and industrial temperature ranges.

**ORDERING INFORMATION**

Part No.	Package	Operating Temperature Range
XR-2211M	14 Pin CDIP (0.300")	-55°C to +125°C
XR-2211N	14 Pin CDIP (0.300")	-40°C to +85°C
XR-2211P	14 Pin PDIP (0.300")	-40°C to +85°C
XR-2211ID	14 Lead SOIC (Jedec, 0.150")	-40°C to +85°C

## BLOCK DIAGRAM






Figure 1. XR-2211 Block Diagram

**PIN CONFIGURATION**



14 Lead CDIP, PDIP (0.300'')



14 Lead SOIC (Jedec, 0.150'')

**PIN DESCRIPTION**

Pin #	Symbol	Type	Description
1	V <sub>CC</sub>		Positive Power Supply.
2	INP	I	Receive Analog Input.
3	LDF	O	Lock Detect Filter.
4	GND		Ground Pin.
5	LDOQN	O	Lock Detect Output Not. This output will be low if the VCO is in the capture range.
6	LDOQ	O	Lock Detect Output. This output will be high if the VCO is in the capture range.
7	DO	O	Data Output. Decoded FSK output.
8	COMP I	I	FSK Comparator Input.
9	NC		Not Connected.
10	V <sub>REF</sub>	O	Internal Voltage Reference. The value of V <sub>REF</sub> is V <sub>CC</sub> /2 - 650mV.
11	LDO	O	Loop Detect Output. This output provides the result of the quadrature phase detection.
12	TIM R	I	Timing Resistor Input. This pin connects to the timing resistor of the VCO.
13	TIM C2	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 14.
14	TIM C1	I	Timing Capacitor Input. The timing capacitor connects between this pin and pin 13.

## ELECTRICAL CHARACTERISTICS

Test Conditions:  $V_{CC} = 12V$ ,  $T_A = +25^\circ C$ ,  $R_0 = 30K\Omega$ ,  $C_0 = 0.033\mu F$ , unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
<b>General</b>					
Supply Voltage	4.5		20	V	
Supply Current		4	7	mA	$R_0 \geq 10K\Omega$ . See Figure 4.
<b>Oscillator Section</b>					
Frequency Accuracy		$\pm 1$	$\pm 3$	%	Deviation from $f_0 = 1/R_0 C_0$
Frequency Stability					
Temperature		$\pm 20$	$\pm 50$	ppm/ $^\circ C$	See Figure 8.
Power Supply		0.05	0.5	%/V	$V_{CC} = 12 \pm 1V$ . See Figure 7.
		0.2		%/V	$V_{CC} = \pm 5V$ . See Figure 7.
Upper Frequency Limit	100	300		kHz	$R_0 = 8.2K\Omega$ , $C_0 = 400pF$
Lowest Practical Operating Frequency			0.01	Hz	$R_0 = 2M\Omega$ , $C_0 = 50\mu F$
Timing Resistor, $R_0$ - See Figure 5					
Operating Range	5		2000	K $\Omega$	
Recommended Range	5			K $\Omega$	See Figure 7 and Figure 8.
<b>Loop Phase Detector Section</b>					
Peak Output Current	$\pm 150$	$\pm 200$	$\pm 300$	$\mu A$	Measured at Pin 11
Output Offset Current		1		$\mu A$	
Output Impedance		1		M $\Omega$	
Maximum Swing	$\pm 4$	$\pm 5$		V	Referenced to Pin 10
<b>Quadrature Phase Detector</b> <span style="float: right;">Measured at Pin 3</span>					
Peak Output Current	100	300		$\mu A$	
Output Impedance		1		M $\Omega$	
Maximum Swing		11		V <sub>PP</sub>	
<b>Input Preempt Section</b> <span style="float: right;">Measured at Pin 2</span>					
Input Impedance		20		K $\Omega$	
Input Signal					
Voltage Required to Cause Limiting		2	10	mV rms	

### Notes

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production.  
**Bold face parameters** are covered by production test and guaranteed over operating temperature range.

## DC ELECTRICAL CHARACTERISTICS (CONT'D)

Test Conditions:  $V_{CC} = 12V$ ,  $T_A = +25^\circ C$ ,  $R_O = 30K\Omega$ ,  $C_O = 0.033\mu F$ , unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
<b>Voltage Comparator Section</b>					
Input Impedance		2		M $\Omega$	Measured at Pins 3 and 8
Input Bias Current		100		nA	
Voltage Gain	55	70		dB	$R_L = 5.1K\Omega$
Output Voltage Low		300	500	mV	$I_C = 3mA$
Output Leakage Current		0.01	10	$\mu A$	$V_O = 20V$
<b>Internal Reference</b>					
Voltage Level	4.9	5.3	5.7	V	Measured at Pin 10
Output Impedance		100		$\Omega$	AC Small Signal
Maximum Source Current		80		$\mu A$	

### Notes

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production.

**Bold face parameters** are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

## ABSOLUTE MAXIMUM RATINGS

Power Supply ..... 20V  
 Input Signal Level ..... 3V rms  
 Power Dissipation ..... 900mW

Package Power Dissipation Ratings  
 CDIP ..... 750mW  
 Derate Above  $T_A = 25^\circ C$  ..... 8mW/ $^\circ C$   
 PDIP ..... 800mW  
 Derate Above  $T_A = 25^\circ C$  ..... 60mW/ $^\circ C$   
 SOIC ..... 390mW  
 Derate Above  $T_A = 25^\circ C$  ..... 5mW/ $^\circ C$

## SYSTEM DESCRIPTION

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 10mV rms are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output. The VCO is actually a current controlled oscillator with its normal input current ( $f_O$ ) set by a resistor ( $R_O$ ) to ground and its driving current with a resistor ( $R_1$ ) from the phase detector.

The output of the phase detector produces sum and difference of the input and the VCO frequencies

(internally connected). When in lock, these frequencies are  $f_{IN} + f_{VCO}$  (2 times  $f_{IN}$  when in lock) and  $f_{IN} - f_{VCO}$  (0Hz when lock). By adding a capacitor to the phase detector output, the 2 times  $f_{IN}$  component is reduced, leaving a DC voltage that represents the phase difference between the two frequencies. This closes the loop and allows the VCO to track the input frequency.

The FSK comparator is used to determine if the VCO is driven above or below the center frequency (FSK comparator). This will produce both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

## PRINCIPLES OF OPERATION

**Signal Input (Pin 2):** Signal is AC coupled to this terminal. The internal impedance at pin 2 is 20K $\Omega$ . Recommended input signal level is in the range of 10mV rms to 3V rms.

**Quadrature Phase Detector Output (Pin 3):** This is the high impedance output of quadrature phase detector and is internally connected to the input of lock detect voltage comparator. In tone detection applications, pin 3 is connected to ground through a parallel combination of  $R_D$  and  $C_D$  (see *Figure 3*) to eliminate the chatter at lock detect outputs. If the tone detect section is not used, pin 3 can be left open.

**Lock Detect Output, Q (Pin 6):** The output at pin 6 is at "low" state when the PLL is out of lock and goes to "high" state when the PLL is locked. It is an open collector type output and requires a pull-up resistor,  $R_L$ , to  $V_{CC}$  for proper operation. At "low" state, it can sink up to 5mA of load current.

**Lock Detect Complement, (Pin 5):** The output at pin 5 is the logic complement of the lock detect output at pin 6. This output is also an open collector type stage which can sink 5mA of load current at low or "on" state.

**FSK Data Output (Pin 7):** This output is an open collector logic stage which requires a pull-up resistor,  $R_L$ , to  $V_{CC}$  for proper operation. It can sink 5mA of load current. When decoding FSK signals, FSK data output is at "high" or "off" state for low input frequency, and at "low" or "on" state for high input frequency. If no input signal is present, the logic state at pin 7 is indeterminate.

**FSK Comparator Input (Pin 8):** This is the high impedance input to the FSK voltage comparator. Normally, an FSK post-detection or data filter is connected between this terminal and the PLL phase detector output (pin 11). This data filter is formed by  $R_F$  and  $C_F$  (see *Figure 3*.) The threshold voltage of the comparator is set by the internal reference voltage,  $V_{REF}$ , available at pin 10.

**Reference Voltage,  $V_{REF}$  (Pin 10):** This pin is internally biased at the reference voltage level,  $V_{REF}$ :  $V_{REF} = V_{CC}/2 - 650mV$ . The DC voltage level at this pin forms an internal reference for the voltage levels at pins 5, 8, 11 and 12. Pin

10 must be bypassed to ground with a 0.1 $\mu F$  capacitor for proper operation of the circuit.

**Loop Phase Detector Output (Pin 11):** This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by  $R_1$  and  $C_1$  connected to pin 11 (see *Figure 3*.) With no input signal, or with no phase error within the PLL, the DC level at pin 11 is very nearly equal to  $V_{REF}$ . The peak to peak voltage swing available at the phase detector output is equal to  $2 \times V_{REF}$ .

**VCO Control Input (Pin 12):** VCO free-running frequency is determined by external timing resistor,  $R_0$ , connected from this terminal to ground. The VCO free-running frequency,  $f_0$ , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where  $C_0$  is the timing capacitor across pins 13 and 14. For optimum temperature stability,  $R_0$  must be in the range of 10K $\Omega$  to 100K $\Omega$  (see *Figure 9*.)

This terminal is a low impedance point, and is internally biased at a DC level equal to  $V_{REF}$ . The maximum timing current drawn from pin 12 must be limited to  $\leq 3mA$  for proper operation of the circuit.

**VCO Timing Capacitor (Pins 13 and 14):** VCO frequency is inversely proportional to the external timing capacitor,  $C_0$ , connected across these terminals (see *Figure 6*.)  $C_0$  must be non-polar, and in the range of 200pF to 10 $\mu F$ .

**VCO Frequency Adjustment:** VCO can be fine-tuned by connecting a potentiometer,  $R_X$ , in series with  $R_0$  at pin 12 (see *Figure 10*.)

**VCO Free-Running Frequency,  $f_0$ :** XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. For set-up or adjustment purposes, the VCO free-running frequency can be tuned by using the generalized circuit in *Figure 3*, and applying an alternating bit pattern of 0's and 1's at the known mark and space frequencies. By adjusting  $R_0$ , the VCO can then be tuned to obtain a 50% duty cycle on the FSK output (pin 7). This will ensure that the VCO  $f_0$  value is accurately referenced to the mark and space frequencies.




Figure 2. Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211




Figure 3. Generalized Circuit Connection for FSK and Tone Detection

## DESIGN EQUATIONS

(All resistance in  $\Omega$ , all frequency in Hz and all capacitance in farads, unless otherwise specified)

(See *Figure 3* for definition of components)

1. VCO Center Frequency,  $f_0$ :

$$f_0 = \frac{1}{R_0 \cdot C_0}$$

2. Internal Reference Voltage,  $V_{REF}$  (measured at pin 10):

$$V_{REF} = \left( \frac{V_{CC}}{2} \right) - 650mV \text{ in volts}$$

3. Loop Low-Pass Filter Time Constant,  $\tau$ :

$$\tau = C_1 \cdot R_{PP} \text{ (seconds)}$$

where:

$$R_{PP} = \left( \frac{R_1 \cdot R_F}{R_1 + R_F} \right)$$

if  $R_F$  is  $\infty$  or  $C_F$  reactance is  $\infty$ , then  $R_{PP} = R_1$

4. Loop Damping,  $\zeta$ :


$$\zeta = \sqrt{\left( \frac{1250 \cdot C_0}{R_1 \cdot C_1} \right)}$$

*Note: For derivation/explanation of this equation, please see TAN-011.*

5. Loop-tracking

bandwidth,  $\pm = \frac{\Delta f}{f_0}$

$$\frac{\Delta f}{f_0} = \frac{R_0}{R_1}$$



6. FSK Data filter time constant,  $t_F$ :

$$\tau_F = \frac{R_B \cdot R_F}{(R_B + R_F)} \cdot C_F \text{ (seconds)}$$

7. Loop phase detector conversion gain,  $K_d$ : ( $K_d$  is the differential DC voltage across pin 10 and pin 11, per unit of phase error at phase detector input):

$$K_d = \frac{V_{REF} \cdot R_1}{10,000 \cdot \pi} \left[ \frac{\text{volt}}{\text{radian}} \right]$$

*Note: For derivation/explanation of this equation, please see TAN-011.*

8. VCO conversion gain,  $K_o$ : ( $K_o$  is the amount of change in VCO frequency, per unit of DC voltage change at pin 11):

$$K_o = \frac{-2\pi}{V_{REF} \cdot C_o \cdot R_1} = \left( \frac{\text{radian/second}}{\text{volt}} \right)$$

9. The filter transfer function:

$$F(s) = \frac{1}{1 + sR_1 \cdot C_1} \text{ at 0 Hz.} \quad S = j\omega \text{ and } \omega = 0$$

10. Total loop gain,  $K_T$ :

$$K_T = K_o \cdot K_d \cdot F(s) = \left( \frac{R_F}{5,000 \cdot C_o \cdot (R_1 + R_F)} \right) \left[ \frac{1}{\text{seconds}} \right]$$

11. Peak detector current  $I_A$ :

$$I_A = \frac{V_{REF}}{20,000} \text{ (} V_{REF} \text{ in volts and } I_A \text{ in amps)}$$

*Note: For derivation/explanation of this equation, please see TAN-011.*

## APPLICATIONS INFORMATION

## FSK Decoding

Figure 10 shows the basic circuit connection for FSK decoding. With reference to Figure 3 and Figure 10, the functions of external components are defined as follows:  $R_0$  and  $C_0$  set the PLL center frequency,  $R_1$  sets the system bandwidth, and  $C_1$  sets the loop filter time constant and the loop damping factor.  $C_F$  and  $R_F$  form a one-pole post-detection filter for the FSK data output. The resistor  $R_B$  from pin 7 to pin 8 introduces positive feedback across the FSK comparator to facilitate rapid transition between output logic states.

## Design Instructions:

The circuit of Figure 10 can be tailored for any FSK decoding application by the choice of five key circuit components:  $R_0$ ,  $R_1$ ,  $C_0$ ,  $C_1$  and  $C_F$ . For a given set of FSK mark and space frequencies,  $f_0$  and  $f_1$ , these parameters can be calculated as follows:

(All resistance in  $\Omega$ 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- a) Calculate PLL center frequency,  $f_0$ :

$$f_0 = \sqrt{F_1 \cdot F_2}$$

- b) Choose value of timing resistor  $R_0$ , to be in the range of 10K $\Omega$  to 100K $\Omega$ . This choice is arbitrary. The recommended value is  $R_0 = 20K\Omega$ . The final value of  $R_0$  is normally fine-tuned with the series potentiometer,  $R_X$ .

$$R_o = R_o + \frac{R_x}{2}$$

- c) Calculate value of  $C_0$  from design equation (1) or from Figure 7:

$$C_o = \frac{1}{R_o \cdot f_0}$$

- d) Calculate  $R_1$  to give the desired tracking bandwidth (See design equation 5).

$$R_1 = \frac{R_o \cdot f_0}{(f_1 - f_2)} \cdot 2$$

- e) Calculate  $C_1$  to set loop damping. (See design equation 4):

Normally,  $\zeta = 0.5$  is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

- f) The input to the XR-2211 may sometimes be too sensitive to noise conditions on the input line. Figure 4 illustrates a method of de-sensitizing the XR-2211 from such noisy line conditions by the use of a resistor, Rx, connected from pin 2 to ground. The value of Rx is chosen by the equation and the desired minimum signal threshold level.

$$V_{IN \text{ minimum (peak)}} = V_a - V_b = \Delta V \pm 2.8mV \text{ offset} = V_{REF} \frac{20,000}{(20,000 + R_x)} \text{ or } R_x = 20,000 \left( \frac{V_{REF}}{\Delta V} - 1 \right)$$

V<sub>IN</sub> minimum (peak) input voltage must exceed this value to be detected (equivalent to adjusting V threshold)




Figure 4. Desensitizing Input Stage

- g) Calculate Data Filter Capacitance, C<sub>F</sub>:

$$R_{sum} = \frac{(R_F + R_1) \cdot R_B}{(R_1 + R_F + R_B)}$$

$$C_F = \frac{0.25}{(R_{sum} \cdot \text{Baud Rate})} \quad \text{Baud rate in } \frac{1}{\text{seconds}}$$

Note: All values except R<sub>0</sub> can be rounded to nearest standard value.




Figure 5. Typical Supply Current vs. V+ (Logic Outputs Open Circuited)




Figure 6. VCO Frequency vs. Timing Resistor




Figure 7. VCO Frequency vs. Timing Capacitor




Figure 8. Typical  $f_0$  vs. Power Supply Characteristics




Figure 9. Typical Center Frequency Drift vs. Temperature

*Design Example:*

1200 Baud FSK demodulator with mark and space frequencies of 1200/2200.

Step 1: Calculate  $f_0$ : from design instructions

$$(a) f_0 = \sqrt{1200 \cdot 2200} = 1624$$

Step 2: Calculate  $R_0$ :  $R_0 = 10K$  with a potentiometer of 10K. (See design instructions (b))

$$(b) R_T = 10 + \left(\frac{10}{2}\right) = 15K$$

Step 3: Calculate  $C_0$  from design instructions

$$(c) C_0 = \frac{1}{15000 \cdot 1624} = 39nF$$

Step 4: Calculate  $R_1$ : from design instructions

$$(d) R_1 = \frac{20000 \cdot 1624 \cdot 2}{(2200 - 1200)} = 51,000$$

Step 5: Calculate  $C_1$ : from design instructions

$$(e) C_1 = \frac{1250 \cdot 39nF}{51000 \cdot 0.5^2} = 3.9nF$$

Step 6: Calculate  $R_F$ :  $R_F$  should be at least five times  $R_1$ ,  $R_F = 51,000 \cdot 5 = 255 K\Omega$

Step 7: Calculate  $R_B$ :  $R_B$  should be at least five times  $R_F$ ,  $R_B = 255,000 \cdot 5 = 1.2 M\Omega$

Step 8: Calculate  $R_{SUM}$ :

$$R_{SUM} = \frac{(R_F + R_1) \cdot R_B}{(R_F + R_1 + R_B)} = 240K\Omega$$

Step 9: Calculate  $C_F$ :

$$C_F = \frac{0.25}{(R_{SUM} \cdot \text{Baud Rate})} = 1nF$$

*Note: All values except  $R_0$  can be rounded to nearest standard value.*






Figure 12. Circuit Connection for Tone Detection

**FSK Decoding with Carrier Detect**

The lock detect section of XR-2211 can be used as a carrier detect option for FSK decoding. The recommended circuit connection for this application is shown in Figure 11. The open collector lock detect output, pin 6, is shorted to data output (pin 7). Thus, data output will be disabled at “low” state, until there is a carrier within the detection band of the PLL and the pin 6 output goes “high” to enable the data output.

*Note: Data Output is “Low” When No Carrier is Present.*

The minimum value of the lock detect filter capacitance C<sub>D</sub> is inversely proportional to the capture range, ±Δf<sub>c</sub>. This is the range of incoming frequencies over which the loop can acquire lock and is always less than the tracking range. It is further limited by C<sub>1</sub>. For most applications, Δf<sub>c</sub> > Δf/2. For R<sub>D</sub> = 470KΩ, the approximate minimum value of C<sub>D</sub> can be determined by:

$$C_D > \frac{16}{\Delta f} \quad C \text{ in } \mu\text{F} \text{ and } f \text{ in Hz.}$$

C in µF and f in Hz.

With values of C<sub>D</sub> that are too small, chatter can be observed on the lock detect output as an incoming signal

frequency approaches the capture bandwidth. Excessively large values of C<sub>D</sub> will slow the response time of the lock detect output. For Caller I.D. applications choose C<sub>D</sub> = 0.1µF.

**Tone Detection**

Figure 12 shows the generalized circuit connection for tone detection. The logic outputs, LDOQN and LDOQ at pins 5 and 6 are normally at “high” and “low” logic states, respectively. When a tone is present within the detection band of the PLL, the logic state at these outputs become reversed for the duration of the input tone. Each logic output can sink 5mA of load current.

Both outputs at pins 5 and 6 are open collector type stages, and require external pull-up resistors R<sub>L2</sub> and R<sub>L3</sub>, as shown in Figure 12.

With reference to Figure 3 and Figure 12, the functions of the external circuit components can be explained as follows: R<sub>0</sub> and C<sub>0</sub> set VCO center frequency; R<sub>1</sub> sets the detection bandwidth; C<sub>1</sub> sets the low pass-loop filter time constant and the loop damping factor.

## Design Instructions:

The circuit of *Figure 12* can be optimized for any tone detection application by the choice of the 5 key circuit components:  $R_0$ ,  $R_1$ ,  $C_0$ ,  $C_1$  and  $C_D$ . For a given input, the tone frequency,  $f_S$ , these parameters are calculated as follows:  
(All resistance in  $\Omega$ 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- a) Choose value of timing resistor  $R_0$  to be in the range of  $10K\Omega$  to  $50K\Omega$ . This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is  $R_0 = 20K\Omega$ . The final value of  $R_0$  is normally fine-tuned with the series potentiometer,  $R_X$ .
- b) Calculate value of  $C_0$  from design equation (1) or from *Figure 7*  $f_S = f_O$ :

$$C_0 = \frac{1}{R_0 \cdot f_S}$$

- c) Calculate  $R_1$  to set the bandwidth  $\pm \Delta f$  (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f}$$

*Note: The total detection bandwidth covers the frequency range of  $f_0 \pm \Delta f$*

- d) Calculate value of  $C_1$  for a given loop damping factor:

Normally,  $\zeta = 0.5$  is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

Increasing  $C_1$  improves the out-of-band signal rejection, but increases the PLL capture time.

- e) Calculate value of the filter capacitor  $C_D$ . To avoid chatter at the logic output, with  $R_D = 470K\Omega$ ,  $C_D$  must be:

$$C_D > \frac{16}{\Delta f} \quad C \text{ in } \mu F$$

Increasing  $C_D$  slows down the logic output response time.

## Design Examples:

Tone detector with a detection band of  $\pm 100\text{Hz}$ :

- a) Choose value of timing resistor  $R_0$  to be in the range of  $10K\Omega$  to  $50K\Omega$ . This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is  $R_0 = 20K\Omega$ . The final value of  $R_0$  is normally fine-tuned with the series potentiometer,  $R_X$ .
- b) Calculate value of  $C_0$  from design equation (1) or from *Figure 6*  $f_S = f_O$ :

$$C_0 = \frac{1}{R_0 \cdot f_S} = \frac{1}{20,000 \cdot 1,000} = 50nF$$

c) Calculate  $R_1$  to set the bandwidth  $\pm\Delta f$  (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f} = \frac{20,000 \cdot 1,000 \cdot 2}{100} = 400K$$

*Note: The total detection bandwidth covers the frequency range of  $f_0 \pm \Delta f$*

d) Calculate value of  $C_0$  for a given loop damping factor:

Normally,  $\zeta = 0.5$  is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2} = \frac{1250 \cdot 50 \cdot 10^{-9}}{400,000 \cdot 0.5^2} = 6.25pF$$

Increasing  $C_1$  improves the out-of-band signal rejection, but increases the PLL capture time.

e) Calculate value of the filter capacitor  $C_D$ . To avoid chatter at the logic output, with  $R_D = 470K\Omega$ ,  $C_D$  must be:

$$C_D = \frac{16}{\Delta f} \geq \frac{16}{200} \geq 80nF$$

Increasing  $C_D$  slows down the logic output response time.

f) Fine tune center frequency with  $5K\Omega$  potentiometer,  $R_X$ .




Figure 13. Linear FM Detector Using XR-2211 and an External Op Amp.  
(See Section on Design Equation for Component Values.)

## Linear FM Detection

XR-2211 can be used as a linear FM detector for a wide range of analog communications and telemetry applications. The recommended circuit connection for this application is shown in Figure 13. The demodulated output is taken from the loop phase detector output (pin 11), through a post-detection filter made up of  $R_F$  and  $C_F$ , and an external buffer amplifier. This buffer amplifier is necessary because of the high impedance output at pin 11. Normally, a non-inverting unity gain op amp can be used as a buffer amplifier, as shown in Figure 13.

The FM detector gain, i.e., the output voltage change per unit of FM deviation can be given as:

$$V_{OUT} = \frac{R_1 \cdot V_{REF}}{100 \cdot R_0}$$

where  $V_R$  is the internal reference voltage ( $V_{REF} = V_{CC}/2 - 65mV$ ). For the choice of external components  $R_1$ ,  $R_0$ ,  $C_D$ ,  $C_1$  and  $C_F$ , see the section on design equations.





Figure 14. Equivalent Schematic Diagram

**14 LEAD CERAMIC DUAL-IN-LINE  
(300 MIL CDIP)**

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.100	0.200	2.54	5.08
A <sub>1</sub>	0.015	0.060	0.38	1.52
B	0.014	0.026	0.36	0.66
B <sub>1</sub>	0.045	0.065	1.14	1.65
c	0.008	0.018	0.20	0.46
D	0.685	0.785	17.40	19.94
E <sub>1</sub>	0.250	0.310	6.35	7.87
E	0.300 BSC		7.62 BSC	
e	0.100 BSC		2.54 BSC	
L	0.125	0.200	3.18	5.08
α	0°	15°	0°	15°

Note: The control dimension is the inch column

14 LEAD PLASTIC DUAL-IN-LINE  
(300 MIL PDIP)

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.145	0.210	3.68	5.33
A <sub>1</sub>	0.015	0.070	0.38	1.78
A <sub>2</sub>	0.115	0.195	2.92	4.95
B	0.014	0.024	0.36	0.56
B <sub>1</sub>	0.030	0.070	0.76	1.78
C	0.008	0.014	0.20	0.38
D	0.725	0.795	18.42	20.19
E	0.300	0.325	7.62	8.26
E <sub>1</sub>	0.240	0.280	6.10	7.11
e	0.100 BSC		2.54 BSC	
e <sub>A</sub>	0.300 BSC		7.62 BSC	
e <sub>B</sub>	0.310	0.430	7.87	10.92
L	0.115	0.160	2.92	4.06
α	0°	15°	0°	15°

Note: The control dimension is the inch column

**14 LEAD SMALL OUTLINE  
(150 MIL JEDEC SOIC)**

Rev. 1.00




SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.053	0.069	1.35	1.75
A <sub>1</sub>	0.004	0.010	0.10	0.25
B	0.013	0.020	0.33	0.51
C	0.007	0.010	0.19	0.25
D	0.337	0.344	8.55	8.75
E	0.150	0.157	3.80	4.00
e	0.050 BSC		1.27 BSC	
H	0.228	0.244	5.80	6.20
L	0.016	0.050	0.40	1.27
α	0°	8°	0°	8°

Note: The control dimension is the millimeter column

14 LEAD SMALL OUTLINE  
(150 MIL JEDEC SOIC)

Rev. 1.00



SYMBOL	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.053	0.069	1.35	1.75
A <sub>1</sub>	0.004	0.010	0.10	0.25
B	0.013	0.020	0.33	0.51
C	0.007	0.010	0.19	0.25
D	0.357	0.344	8.55	8.75
E	0.150	0.157	3.80	4.00
e	0.050 BSC		1.27 BSC	
H	0.228	0.244	5.80	6.20
L	0.016	0.050	0.40	1.27
α	0°	8°	0°	8°

Note: The control dimension is the millimeter column



# Serially Interfaced, 8-Digit LED Display Drivers

## General Description

The MAX7219/MAX7221 are compact, serial input/output common-cathode display drivers that interface microprocessors ( $\mu$ Ps) to 7-segment numeric LED displays of up to 8 digits, bar-graph displays, or 64 individual LEDs. Included on-chip are a BCD code-B decoder, multiplex scan circuitry, segment and digit drivers, and an 8x8 static RAM that stores each digit. Only one external resistor is required to set the segment current for all LEDs. The MAX7221 is compatible with SPI™, QSPI™, and Microwire™, and has slew-rate-limited segment drivers to reduce EMI.


A convenient 3-wire serial interface connects to all common  $\mu$ Ps. Individual digits may be addressed and updated without rewriting the entire display. The MAX7219/MAX7221 also allow the user to select code-B decoding or no-decode for each digit.

The devices include a 150 $\mu$ A low-power shutdown mode, analog and digital brightness control, a scan-limit register that allows the user to display from 1 to 8 digits, and a test mode that forces all LEDs on.

## Applications

Bar-Graph Displays  
7-Segment Displays  
Industrial Controllers  
Panel Meters  
LED Matrix Displays

## Pin Configuration



## Features

- ◆ 10MHz Serial Interface
- ◆ Individual LED Segment Control
- ◆ Decode/No-Decode Digit Selection
- ◆ 150 $\mu$ A Low-Power Shutdown (Data Retained)
- ◆ Digital and Analog Brightness Control
- ◆ Display Blanked on Power-Up
- ◆ Drive Common-Cathode LED Display
- ◆ Slew-Rate Limited Segment Drivers for Lower EMI (MAX7221)
- ◆ SPI, QSPI, Microwire Serial Interface (MAX7221)
- ◆ 24-Pin DIP and SO Packages


## Ordering Information

PART	TEMP. RANGE	PIN-PACKAGE
MAX7219CNG	0°C to +70°C	24 Narrow Plastic DIP
MAX7219CWG	0°C to +70°C	24 Wide SO
MAX7219C/D	0°C to +70°C	Dice*
MAX7219ENG	-40°C to +85°C	24 Narrow Plastic DIP
MAX7219EWG	-40°C to +85°C	24 Wide SO
MAX7219ERG	-40°C to +85°C	24 Narrow CERDIP

Ordering Information continued at end of data sheet.

\*Dice are specified at  $T_A = +25^\circ\text{C}$ .

## Typical Application Circuit



SPI and QSPI are trademarks of Motorola Inc. Microwire is a trademark of National Semiconductor Corp.

**MAXIM**

Maxim Integrated Products 1

For free samples & the latest literature: <http://www.maxim-ic.com>, or phone 1-800-998-8800.

For small orders, phone 408-737-7600 ext. 3468.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Serially Interfaced, 8-Digit LED Display Drivers

## ABSOLUTE MAXIMUM RATINGS

Voltage (with respect to GND)	
V+ .....	-0.3V to 6V
DIN, CLK, LOAD, $\overline{CS}$ .....	-0.3V to 6V
All Other Pins .....	-0.3V to (V+ + 0.3V)
Current	
DIG0-DIG7 Sink Current .....	500mA
SEGA-G, DP Source Current .....	100mA
Continuous Power Dissipation (T <sub>A</sub> = +85°C)	
Narrow Plastic DIP .....	0.87W
Wide SO .....	0.76W
Narrow CERDIP .....	1.1W

Operating Temperature Ranges	
MAX7219C_G/MAX7221C_G .....	0°C to +70°C
MAX7219E_G/MAX7221E_G .....	-40°C to +85°C
Storage Temperature Range .....	-65°C to +160°C
Lead Temperature (soldering, 10sec) .....	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

(V+ = 5V ±10%, R<sub>SET</sub> = 9.53kΩ ±1%, T<sub>A</sub> = T<sub>MIN</sub> to T<sub>MAX</sub>, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Operating Supply Voltage	V+		4.0		5.5	V
Shutdown Supply Current	I+	All digital inputs at V+ or GND, T <sub>A</sub> = +25°C			150	μA
Operating Supply Current	I+	R <sub>SET</sub> = open circuit			8	mA
		All segments and decimal point on, I <sub>SEG-</sub> = -40mA		330		
Display Scan Rate	f <sub>OSC</sub>	8 digits scanned	500	800	1300	Hz
Digit Drive Sink Current	I <sub>DIGIT</sub>	V+ = 5V, V <sub>OUT</sub> = 0.65V	320			mA
Segment Drive Source Current	I <sub>SEG</sub>	T <sub>A</sub> = +25°C, V+ = 5V, V <sub>OUT</sub> = (V+ - 1V)	-30	-40	-45	mA
Segment Current Slew Rate (MAX7221 only)	ΔI <sub>SEG</sub> /Δt	T <sub>A</sub> = +25°C, V+ = 5V, V <sub>OUT</sub> = (V+ - 1V)	10	20	50	mA/μs
Segment Drive Current Matching	ΔI <sub>SEG</sub>			3.0		%
Digit Drive Leakage (MAX7221 only)	I <sub>DIGIT</sub>	Digit off, V <sub>DIGIT</sub> = V+			-10	μA
Segment Drive Leakage (MAX7221 only)	I <sub>SEG</sub>	Segment off, V <sub>SEG</sub> = 0V			1	μA
Digit Drive Source Current (MAX7219 only)	I <sub>DIGIT</sub>	Digit off, V <sub>DIGIT</sub> = (V+ - 0.3V)	-2			mA
Segment Drive Sink Current (MAX7219 only)	I <sub>SEG</sub>	Segment off, V <sub>SEG</sub> = 0.3V	5			mA

# Serially Interfaced, 8-Digit LED Display Drivers

## ELECTRICAL CHARACTERISTICS (continued)





( $V_+ = 5V \pm 10\%$ ,  $R_{SET} = 9.53k\Omega \pm 1\%$ ,  $T_A = T_{MIN}$  to  $T_{MAX}$ , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>LOGIC INPUTS</b>						
Input Current DIN, CLK, LOAD, CS	$I_{IH}, I_{IL}$	$V_{IN} = 0V$ or $V_+$	-1		1	$\mu A$
Logic High Input Voltage	$V_{IH}$		3.5			V
Logic Low Input Voltage	$V_{IL}$				0.8	V
Output High Voltage	$V_{OH}$	DOUT, $I_{SOURCE} = -1mA$	$V_+ - 1$			V
Output Low Voltage	$V_{OL}$	DOUT, $I_{SINK} = 1.6mA$			0.4	V
Hysteresis Voltage	$\Delta V_I$	DIN, CLK, LOAD, $\overline{CS}$		1		V
<b>TIMING CHARACTERISTICS</b>						
CLK Clock Period	$t_{CP}$		100			ns
CLK Pulse Width High	$t_{CH}$		50			ns
CLK Pulse Width Low	$t_{CL}$		50			ns
$\overline{CS}$ Fall to SCLK Rise Setup Time (MAX7221 only)	$t_{CSS}$		25			ns
CLK Rise to $\overline{CS}$ or LOAD Rise Hold Time	$t_{CSH}$		0			ns
DIN Setup Time	$t_{DS}$		25			ns
DIN Hold Time	$t_{DH}$		0			ns
Output Data Propagation Delay	$t_{DO}$	$C_{LOAD} = 50pF$			25	ns
Load-Rising Edge to Next Clock Rising Edge (MAX7219 only)	$t_{LDCK}$		50			ns
Minimum $\overline{CS}$ or LOAD Pulse High	$t_{CSW}$		50			ns
Data-to-Segment Delay	$t_{DSPD}$				2.25	ms

# Serially Interfaced, 8-Digit LED Display Drivers

## Typical Operating Characteristics

( $V_+ = +5V$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)




# Serially Interfaced, 8-Digit LED Display Drivers

## Pin Description

PIN	NAME	FUNCTION
1	DIN	Serial-Data Input. Data is loaded into the internal 16-bit shift register on CLK's rising edge.
2, 3, 5-8, 10, 11	DIG 0-DIG 7	Eight-Digit Drive Lines that sink current from the display common cathode. The MAX7219 pulls the digit outputs to V+ when turned off. The MAX7221's digit drivers are high-impedance when turned off.
4, 9	GND	Ground (both GND pins must be connected)
12	LOAD (MAX7219)	Load-Data Input. The last 16 bits of serial data are latched on LOAD's rising edge.
	$\overline{CS}$ (MAX7221)	Chip-Select Input. Serial data is loaded into the shift register while $\overline{CS}$ is low. The last 16 bits of serial data are latched on $\overline{CS}$ 's rising edge.
13	CLK	Serial-Clock Input. 10MHz maximum rate. On CLK's rising edge, data is shifted into the internal shift register. On CLK's falling edge, data is clocked out of DOUT. On the MAX7221, the CLK input is active only while $\overline{CS}$ is low.
14-17, 20-23	SEG A-SEG G, DP	Seven Segment Drives and Decimal Point Drive that source current to the display. On the MAX7219, when a segment driver is turned off it is pulled to GND. The MAX7221 segment drivers are high-impedance when turned off.
18	ISET	Connect to VDD through a resistor (RSET) to set the peak segment current (Refer to <i>Selecting RSET Resistor</i> section).
19	V+	Positive Supply Voltage. Connect to +5V.
24	DOUT	Serial-Data Output. The data into DIN is valid at DOUT 16.5 clock cycles later. This pin is used to daisy-chain several MAX7219/MAX7221's and is never high-impedance.

MAX7219/MAX7221

## Functional Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Serially Interfaced, 8-Digit LED Display Drivers




Figure 1. Timing Diagram

Table 1. Serial-Data Format (16 Bits)

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	
X	X	X	X	ADDRESS				MSB				DATA				LSB

## Detailed Description

### MAX7219/MAX7221 Differences

The MAX7219 and MAX7221 are identical except for two parameters: the MAX7221 segment drivers are slew-rate limited to reduce electromagnetic interference (EMI), and its serial interface is fully SPI compatible.

### Serial-Addressing Modes

For the MAX7219, serial data at DIN, sent in 16-bit packets, is shifted into the internal 16-bit shift register with each rising edge of CLK regardless of the state of LOAD. For the MAX7221, CS must be low to clock data in or out. The data is then latched into either the digit or control registers on the rising edge of LOAD/CS. LOAD/CS must go high concurrently with or after the 16th rising clock edge, but before the next rising clock edge or data will be lost. Data at DIN is propagated through the shift register and appears at DOUT 16.5 clock cycles later. Data is clocked out on the falling edge of CLK. Data bits are labeled D0-D15 (Table 1). D8-D11 contain the register address. D0-D7 contain the data, and D12-D15 are "don't care" bits. The first received is D15, the most significant bit (MSB).

### Digit and Control Registers

Table 2 lists the 14 addressable digit and control registers. The digit registers are realized with an on-chip, 8x8 dual-port SRAM. They are addressed directly so that individual digits can be updated and retain data as long as V+ typically exceeds 2V. The control registers consist of decode mode, display intensity, scan limit (number of scanned digits), shutdown, and display test (all LEDs on).

### Shutdown Mode

When the MAX7219 is in shutdown mode, the scan oscillator is halted, all segment current sources are pulled to ground, and all digit drivers are pulled to V+, thereby blanking the display. The MAX7221 is identical, except the drivers are high-impedance. Data in the digit and control registers remains unaltered. Shutdown can be used to save power or as an alarm to flash the display by successively entering and leaving shutdown mode. For minimum supply current in shutdown mode, logic inputs should be at ground or V+ (CMOS-logic levels).

Typically, it takes less than 250µs for the MAX7219/MAX7221 to leave shutdown mode. The display driver can be programmed while in shutdown mode, and shutdown mode can be overridden by the display-test function.

# Serially Interfaced, 8-Digit LED Display Drivers

Table 2. Register Address Map

REGISTER	ADDRESS					HEX CODE
	D15–D12	D11	D10	D9	D8	
No-Op	X	0	0	0	0	X0
Digit 0	X	0	0	0	1	X1
Digit 1	X	0	0	1	0	X2
Digit 2	X	0	0	1	1	X3
Digit 3	X	0	1	0	0	X4
Digit 4	X	0	1	0	1	X5
Digit 5	X	0	1	1	0	X6
Digit 6	X	0	1	1	1	X7
Digit 7	X	1	0	0	0	X8
Decode Mode	X	1	0	0	1	X9
Intensity	X	1	0	1	0	XA
Scan Limit	X	1	0	1	1	XB
Shutdown	X	1	1	0	0	XC
Display Test	X	1	1	1	1	XF

### Initial Power-Up

On initial power-up, all control registers are reset, the display is blanked, and the MAX7219/MAX7221 enter shutdown mode. Program the display driver prior to display use. Otherwise, it will initially be set to scan one digit, it will not decode data in the data registers, and the intensity register will be set to its minimum value.

### Decode-Mode Register

The decode-mode register sets BCD code B (0-9, E, H, L, P, and -) or no-decode operation for each digit. Each bit in the register corresponds to one digit. A logic high selects code B decoding while logic low bypasses the decoder. Examples of the decode mode control-register format are shown in Table 4.

When the code B decode mode is used, the decoder looks only at the lower nibble of the data in the digit registers (D3–D0), disregarding bits D4–D6. D7, which sets the decimal point (SEG DP), is independent of the decoder and is positive logic (D7 = 1 turns the decimal point on). Table 5 lists the code B font.

When no-decode is selected, data bits D7–D0 correspond to the segment lines of the MAX7219/MAX7221. Table 6 shows the one-to-one pairing of each data bit to the appropriate segment line.

Table 3. Shutdown Register Format (Address (Hex) = XC)

MODE	ADDRESS CODE (HEX)	REGISTER DATA							
		D7	D6	D5	D4	D3	D2	D1	D0
Shutdown Mode	XC	X	X	X	X	X	X	X	0
Normal Operation	XC	X	X	X	X	X	X	X	1

Table 4. Decode-Mode Register Examples (Address (Hex) = X9)

DECODE MODE	REGISTER DATA								HEX CODE
	D7	D6	D5	D4	D3	D2	D1	D0	
No decode for digits 7–0	0	0	0	0	0	0	0	0	00
Code B decode for digit 0 No decode for digits 7–1	0	0	0	0	0	0	0	1	01
Code B decode for digits 3–0 No decode for digits 7–4	0	0	0	0	1	1	1	1	0F
Code B decode for digits 7–0	1	1	1	1	1	1	1	1	FF


# Serially Interfaced, 8-Digit LED Display Drivers

Table 5. Code B Font

7-SEGMENT CHARACTER	REGISTER DATA						ON SEGMENTS = 1							
	D7*	D6-D4	D3	D2	D1	D0	DP*	A	B	C	D	E	F	G
0		X	0	0	0	0		1	1	1	1	1	1	0
1		X	0	0	0	1		0	1	1	0	0	0	0
2		X	0	0	1	0		1	1	0	1	1	0	1
3		X	0	0	1	1		1	1	1	1	0	0	1
4		X	0	1	0	0		0	1	1	0	0	1	1
5		X	0	1	0	1		1	0	1	1	0	1	1
6		X	0	1	1	0		1	0	1	1	1	1	1
7		X	0	1	1	1		1	1	1	0	0	0	0
8		X	1	0	0	0		1	1	1	1	1	1	1
9		X	1	0	0	1		1	1	1	1	0	1	1
—		X	1	0	1	0		0	0	0	0	0	0	1
E		X	1	0	1	1		1	0	0	1	1	1	1
H		X	1	1	0	0		0	1	1	0	1	1	1
L		X	1	1	0	1		0	0	0	1	1	1	0
P		X	1	1	1	0		1	1	0	0	1	1	1
blank		X	1	1	1	1		0	0	0	0	0	0	0

\*The decimal point is set by bit D7 = 1

Table 6. No-Decode Mode Data Bits and Corresponding Segment Lines



	REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
Corresponding Segment Line	DP	A	B	C	D	E	F	G

### Intensity Control and Interdigit Blanking

The MAX7219/MAX7221 allow display brightness to be controlled with an external resistor (RSET) connected between V+ and ISET. The peak current sourced from the segment drivers is nominally 100 times the current entering ISET. This resistor can either be fixed or variable to allow brightness adjustment from the front panel. Its minimum value should be 9.53Ω, which typically sets the segment current at 40mA. Display brightness can also be controlled digitally by using the intensity register.

Digital control of display brightness is provided by an internal pulse-width modulator, which is controlled by the lower nibble of the intensity register. The modulator scales the average segment current in 16 steps from a maximum of 31/32 down to 1/32 of the peak current set by RSET (15/16 to 1/16 on MAX7221). Table 7 lists the intensity register format. The minimum interdigit blanking time is set to 1/32 of a cycle.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Serially Interfaced, 8-Digit LED Display Drivers

Table 7. Intensity Register Format (Address (Hex) = XA)

DUTY CYCLE		D7	D6	D5	D4	D3	D2	D1	D0	HEX CODE
MAX7219	MAX7221									
1/32 (min on)	1/16 (min on)	X	X	X	X	0	0	0	0	X0
3/32	2/16	X	X	X	X	0	0	0	1	X1
5/32	3/16	X	X	X	X	0	0	1	0	X2
7/32	4/16	X	X	X	X	0	0	1	1	X3
9/32	5/16	X	X	X	X	0	1	0	0	X4
11/32	6/16	X	X	X	X	0	1	0	1	X5
13/32	7/16	X	X	X	X	0	1	1	0	X6
15/32	8/16	X	X	X	X	0	1	1	1	X7
17/32	9/16	X	X	X	X	1	0	0	0	X8
19/32	10/16	X	X	X	X	1	0	0	1	X9
21/32	11/16	X	X	X	X	1	0	1	0	XA
23/32	12/16	X	X	X	X	1	0	1	1	XB
25/32	13/16	X	X	X	X	1	1	0	0	XC
27/32	14/16	X	X	X	X	1	1	0	1	XD
29/32	15/16	X	X	X	X	1	1	1	0	XE
31/32	15/16 (max on)	X	X	X	X	1	1	1	1	XF

Table 8. Scan-Limit Register Format (Address (Hex) = XB)

SCAN LIMIT	REGISTER DATA								HEX CODE
	D7	D6	D5	D4	D3	D2	D1	D0	
Display digit 0 only*	X	X	X	X	X	0	0	0	X0
Display digits 0 & 1*	X	X	X	X	X	0	0	1	X1
Display digits 0 1 2*	X	X	X	X	X	0	1	0	X2
Display digits 0 1 2 3	X	X	X	X	X	0	1	1	X3
Display digits 0 1 2 3 4	X	X	X	X	X	1	0	0	X4
Display digits 0 1 2 3 4 5	X	X	X	X	X	1	0	1	X5
Display digits 0 1 2 3 4 5 6	X	X	X	X	X	1	1	0	X6
Display digits 0 1 2 3 4 5 6 7	X	X	X	X	X	1	1	1	X7

\*See *Scan-Limit Register* section for application.

### Scan-Limit Register

The scan-limit register sets how many digits are displayed, from 1 to 8. They are displayed in a multiplexed manner with a typical display scan rate of 800Hz with 8 digits displayed. If fewer digits are displayed, the scan rate is  $8f_{osc}/N$ , where N is the number of digits

scanned. Since the number of scanned digits affects the display brightness, the scan-limit register should not be used to blank portions of the display (such as leading zero suppression). Table 8 lists the scan-limit register format.

# Serially Interfaced, 8-Digit LED Display Drivers

If the scan-limit register is set for three digits or less, individual digit drivers will dissipate excessive amounts of power. Consequently, the value of the R<sub>SET</sub> resistor must be adjusted according to the number of digits displayed, to limit individual digit driver power dissipation. Table 9 lists the number of digits displayed and the corresponding maximum recommended segment current when the digit drivers are used.

### Display-Test Register

The display-test register operates in two modes: normal and display test. Display-test mode turns all LEDs on by overriding, but not altering, all controls and digit registers (including the shutdown register). In display-test mode, 8 digits are scanned and the duty cycle is 31/32 (15/16 for MAX7221). Table 10 lists the display-test register format.

**Table 9. Maximum Segment Current for 1-, 2-, or 3-Digit Displays**

NUMBER OF DIGITS DISPLAYED	MAXIMUM SEGMENT CURRENT (mA)
1	10
2	20
3	30

**Table 10. Display-Test Register Format (Address (Hex) = XF)**

MODE	REGISTER DATA							
	D7	D6	D5	D4	D3	D2	D1	D0
Normal Operation	X	X	X	X	X	X	X	0
Display Test Mode	X	X	X	X	X	X	X	1

**Note:** The MAX7219/MAX7221 remain in display-test mode (all LEDs on) until the display-test register is reconfigured for normal operation.

### No-Op Register

The no-op register is used when cascading MAX7219s or MAX7221s. Connect all devices' LOAD/CS inputs together and connect DOUT to DIN on adjacent devices. DOUT is a CMOS logic-level output that easily drives DIN of successively cascaded parts. (Refer to the *Serial Addressing Modes* section for detailed information on serial input/output timing.) For example, if four MAX7219s are cascaded, then to write to the

fourth chip, sent the desired 16-bit word, followed by three no-op codes (hex XX0X, see Table 2). When LOAD/CS goes high, data is latched in all devices. The first three chips receive no-op commands, and the fourth receives the intended data.

## Applications Information

### Supply Bypassing and Wiring

To minimize power-supply ripple due to the peak digit driver currents, connect a 10µF electrolytic and a 0.1µF ceramic capacitor between V+ and GND as close to the device as possible. The MAX7219/MAX7221 should be placed in close proximity to the LED display, and connections should be kept as short as possible to minimize the effects of wiring inductance and electromagnetic interference. Also, both GND pins must be connected to ground.

### Selecting R<sub>SET</sub> Resistor and Using External Drivers

The current per segment is approximately 100 times the current in ISET. To select R<sub>SET</sub>, see Table 11. The MAX7219/MAX7221's maximum recommended segment current is 40mA. For segment current levels above these levels, external digit drivers will be needed. In this application, the MAX7219/MAX7221 serve only as controllers for other high-current drivers or transistors. Therefore, to conserve power, use R<sub>SET</sub> = 47kΩ when using external current sources as segment drivers.

The example in Figure 2 uses the MAX7219/MAX7221's segment drivers, a MAX394 single-pole double-throw analog switch, and external transistors to drive 2.3" AND2307SLC common-cathode displays. The 5.6V zener diode has been added in series with the decimal point LED because the decimal point LED forward voltage is typically 4.2V. For all other segments the LED forward voltage is typically 8V. Since external transistors are used to sink current (DIG 0 and DIG 1 are used as logic switches), peak segment currents of 45mA are allowed even though only two digits are displayed. In applications where the MAX7219/MAX7221's digit drivers are used to sink current and fewer than four digits are displayed, Table 9 specifies the maximum allowable segment current. R<sub>SET</sub> must be selected accordingly (Table 11).

Refer to the Power Dissipation section of the Absolute Maximum Ratings to calculate acceptable limits for ambient temperature, segment current, and the LED forward-voltage drop.

## Serially Interfaced, 8-Digit LED Display Drivers

Table 11. RSET vs. Segment Current and LED Forward Voltage

ISEG (mA)	VLED (V)				
	1.5	2.0	2.5	3.0	3.5
40	12.2	11.8	11.0	10.6	9.69
30	17.8	17.1	15.8	15.0	14.0
20	29.8	28.0	25.9	24.5	22.6
10	66.7	63.7	59.3	55.4	51.2

### Computing Power Dissipation

The upper limit for power dissipation (PD) for the MAX7219/MAX7221 is determined from the following equation:

$$PD = (V_+ \times I_{SEG}) + (V_+ - V_{LED})(DUTY \times I_{SEG} \times N)$$

where:

$V_+$  = supply voltage

DUTY = duty cycle set by intensity register

N = number of segments driven (worst case is 8)

$V_{LED}$  = LED forward voltage

$I_{SEG}$  = segment current set by RSET

Dissipation Example:

$$I_{SEG} = 40\text{mA}, N = 8, DUTY = 31/32, V_{LED} = 1.8\text{V at } 40\text{mA}, V_+ = 5.25\text{V}$$

$$PD = 5.25\text{V}(40\text{mA}) + (5.25\text{V} - 1.8\text{V})(31/32 \times 40\text{mA} \times 8) = 1.11\text{W}$$

Thus, for a CERDIP package ( $\theta_{JA} = +60^\circ\text{C/W}$  from Table 12), the maximum allowed ambient temperature  $T_A$  is given by:

$$T_{J(\text{MAX})} = T_A + PD \times \theta_{JA} + 150^\circ\text{C} = T_A + 1.11\text{W} \times 60^\circ\text{C/W}$$

where  $T_A = +83.4^\circ\text{C}$ .

Table 12. Package Thermal Resistance Data

PACKAGE	THERMAL RESISTANCE ( $\theta_{JA}$ )
24 Narrow DIP	+75°C/W
24 Wide SO	+85°C/W
24 CERDIP	+60°C/W
Maximum Junction Temperature ( $T_J$ ) = +150°C	
Maximum Ambient Temperature ( $T_A$ ) = +85°C	

### Cascading Drivers

The example in Figure 3 drives 16 digits using a 3-wire  $\mu\text{P}$  interface. If the number of digits is not a multiple of 8, set both drivers' scan limits registers to the same number so one display will not appear brighter than the other. For example, if 12 digits are needed, use 6 digits per display with both scan-limit registers set for 6 digits so that both displays have a 1/6 duty cycle per digit. If 11 digits are needed, set both scan-limit registers for 6 digits and leave one digit driver unconnected. If one display for 6 digits and the other for 5 digits, the second display will appear brighter because its duty cycle per digit will be 1/5 while the first display's will be 1/6. Refer to the *No-Op Register* section for additional information.

# Serially Interfaced, 8-Digit LED Display Drivers




Figure 2. MAX7219/MAX7221 Driving 2.3-Inch Displays

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Serially Interfaced, 8-Digit LED Display Drivers

MAX7219/MAX7221




Figure 3. Cascading MAX7219/MAX7221s to Drive 16 7-Segment LED Digits

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Serially Interfaced, 8-Digit LED Display Drivers

## Ordering Information (continued)

PART	TEMP. RANGE	PIN-PACKAGE
MAX7221CNG	0°C to +70°C	24 Narrow Plastic DIP
MAX7221CWG	0°C to +70°C	24 Wide SO
MAX7221C/D	0°C to +70°C	Dice*
MAX7221ENG	-40°C to +85°C	24 Narrow Plastic DIP
MAX7221EWG	-40°C to +85°C	24 Wide SO
MAX7221ERG	-40°C to +85°C	24 Narrow CERDIP

\*Dice are specified at  $T_A = +25^\circ\text{C}$ .

## Chip Topography




TRANSISTOR COUNT: 5267

SUBSTRATE CONNECTED TO GND

# Serially Interfaced, 8-Digit LED Display Drivers

## Package Information

MAX7219/MAX7221



	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	---	0.200	---	5.08
A1	0.015	---	0.38	---
A2	0.125	0.175	3.18	4.45
A3	0.055	0.080	1.40	2.03
B	0.016	0.022	0.41	0.56
B1	0.045	0.065	1.14	1.65
C	0.008	0.012	0.20	0.30
D1	0.005	0.080	0.13	2.03
E	0.300	0.325	7.62	8.26
E1	0.240	0.310	6.10	7.87
e	0.100	---	2.54	---
eA	0.300	---	7.62	---
eB	---	0.400	---	10.16
L	0.115	0.150	2.92	3.81

	INCHES		MILLIMETERS		N	MS001
	MIN	MAX	MIN	MAX		
D	0.348	0.390	8.84	9.91	8	AB
D	0.735	0.765	18.67	19.43	14	AC
D	0.745	0.765	18.92	19.43	16	AA
D	0.885	0.915	22.48	23.24	18	AD
D	1.015	1.045	25.78	26.54	20	AE
D	1.14	1.265	28.96	32.13	24	AF
D	1.360	1.380	34.54	35.05	28	*5


- NOTES:
- D & E DO NOT INCLUDE MOLD FLASH
  - MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .15mm (.006")
  - CONTROLLING DIMENSION: MILLIMETER
  - MEETS JEDEC MS001-XX AS SHOWN IN ABOVE TABLE
  - SIMILAR TO JEDEC MO-058AB
  - N = NUMBER OF PINS

PACKAGE FAMILY OUTLINE: PDIP .300"  $\frac{1}{1}$  21-0043 A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Serially Interfaced, 8-Digit LED Display Drivers

## Package Information (continued)



	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.093	0.104	2.35	2.65
A1	0.004	0.012	0.10	0.30
B	0.014	0.019	0.35	0.49
C	0.009	0.013	0.23	0.32
e	0.050		1.27	
E	0.291	0.299	7.40	7.60
H	0.394	0.419	10.00	10.65
h	0.010	0.030	0.25	0.75
L	0.016	0.050	0.40	1.27

	INCHES		MILLIMETERS		N	MS013
	MIN	MAX	MIN	MAX		
D	0.398	0.413	10.10	10.50	16	AA
D	0.447	0.463	11.35	11.75	18	AB
D	0.496	0.512	12.60	13.00	20	AC
D	0.598	0.614	15.20	15.60	24	AD
D	0.697	0.713	17.70	18.10	28	AE

- NOTES:
1. D&E DO NOT INCLUDE MOLD FLASH
  2. MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .15mm (.006")
  3. LEADS TO BE COPLANAR WITHIN .102mm (.004")
  4. CONTROLLING DIMENSION: MILLIMETER
  5. MEETS JEDEC MS013-XX AS SHOWN IN ABOVE TABLE
  6. N = NUMBER OF PINS

**MAXIM** PACKAGE FAMILY OUTLINE: SOIC .300" 1/1 21-0042 A  
MAXIM INTEGRATED PRODUCTS, INC. 1997

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

16 Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 1997 Maxim Integrated Products Printed USA MAXIM is a registered trademark of Maxim Integrated Products.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# ISD2560/75/90/120 Products

## Single-Chip Voice Record/Playback Devices


### 60-, 75-, 90-, and 120-Second Durations

### GENERAL DESCRIPTION

Information Storage Devices' ISD2500 Chip-Corder® Series provides high-quality, single-chip record/playback solutions for 60- to 120-second messaging applications. The CMOS devices include an on-chip oscillator, microphone preamplifier, automatic gain control, antialiasing filter, smoothing filter, speaker amplifier, and high density multilevel storage array. In addition, the ISD2500 is microcontroller compatible, allowing complex messaging and addressing to be achieved.

Recordings are stored in on-chip nonvolatile memory cells, providing zero-power message storage. This unique, single-chip solution is made possible through ISD's patented multilevel storage technology. Voice and audio signals are stored directly into memory in their natural form, providing high-quality, solid-state voice reproduction.

Figure: ISD2560/75/90/120 Device Block Diagram



**FEATURES**

- Easy-to-use single-chip voice record/playback solution
- High-quality, natural voice/audio reproduction
- Manual switch or microcontroller compatible playback can be edge- or level-activated
- Single-chip durations of 60, 75, 90, and 120 seconds
- Directly cascadable for longer durations
- Automatic Power-Down (Push-Button Mode)
  - Standby current 1  $\mu$ A (typical)
- Zero-power message storage
  - Eliminates battery backup circuits
- Fully addressable to handle multiple messages
- 100-year message retention (typical)
- 100,000 record cycles (typical)
- On-chip clock source
- Programmer support for play-only applications
- Single +5 volt power supply
- Available in die form, DIP, and TSOP packaging
- Industrial temperature (-40°C to +85°C) versions available

**Table: ISD2560/75/90/120 Product Summary**

Part Number	Duration (Seconds)	Input Sample Rate (KHz)	Typical Filter Pass Band (KHz)
ISD2560	60	8.0	3.4
ISD2575	75	6.4	2.7
ISD2590	90	5.3	2.3
ISD25120	120	4.0	1.7

## DETAILED DESCRIPTION

### SPEECH/SOUND QUALITY

The ISD2500 series includes devices offered at 4.0, 5.3, 6.4, and 8.0 KHz sampling frequencies, allowing the user a choice of speech quality options. Increasing the duration within a product series decreases the sampling frequency and bandwidth, which affects sound quality. Please refer to the ISD2560/75/90/120 Product Summary table on page *ii* to compare filter pass band and product durations.

The speech samples are stored directly into on-chip nonvolatile memory without the digitization and compression associated with other solutions. Direct analog storage provides a very true, natural sounding reproduction of voice, music, tones, and sound effects not available with most solid-state digital solutions.

### DURATION

To meet end system requirements, the ISD2500 series offers single-chip solutions at 60, 75, 90, and 120 seconds. Parts may also be cascaded together for longer durations.

### EEPROM STORAGE

One of the benefits of ISD's ChipCorder technology is the use of on-chip nonvolatile memory, providing zero-power message storage. The message is retained for up to 100 years typically without power. In addition, the device can be re-recorded typically over 100,000 times.


### MICROCONTROLLER INTERFACE

In addition to its simplicity and ease of use, the ISD2500 series includes all the interfaces necessary for microcontroller-driven applications. The address and control lines can be interfaced to a microcontroller and manipulated to perform a variety of tasks, including message assembly, message concatenation, predefined fixed message segmentation, and message management.

### PROGRAMMING

The ISD2500 series is also ideal for playback-only applications, where single or multiple messages are referenced through buttons, switches, or a microcontroller. Once the desired message configuration is created, duplicates can easily be generated via an ISD programmer.

Figure 1: ISD2560/75/90/120 Device Pinouts



PIN DESCRIPTIONS

VOLTAGE INPUTS (V<sub>CCAr</sub>, V<sub>CCD</sub>)

To minimize noise, the analog and digital circuits in the ISD2500 series devices use separate power busses. These voltage busses are brought out to separate pins and should be tied together as close to the supply as possible. In addition, these supplies should be decoupled as close to the package as possible.

GROUND INPUTS (V<sub>SSA</sub>, V<sub>SSD</sub>)

The ISD2500 series of devices utilizes separate analog and digital ground busses. These pins should be connected separately through a low-impedance path to power supply ground.

POWER DOWN INPUT (PD)

When not recording or playing back, the PD pin should be pulled HIGH to place the part in a very low power mode (see I<sub>SB</sub> specification). When overflow (OVF) pulses LOW for an overflow condition, PD should be brought HIGH to reset the address pointer back to the beginning of the record/playback space. The PD pin has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

CHIP ENABLE INPUT (CE)

The CE pin is taken LOW to enable all playback and record operations. The address inputs and playback/record input (P/R) are latched by the falling edge of CE. CE has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

**PLAYBACK/RECORD INPUT (P/R)**

The P/R input is latched by the falling edge of the  $\overline{CE}$  pin. A HIGH level selects a playback cycle while a LOW level selects a record cycle. For a record cycle, the address inputs provide the starting address and recording continues until PD or  $\overline{CE}$  is pulled HIGH or an overflow is detected (i.e. the chip is full). When a record cycle is terminated by pulling PD or  $\overline{CE}$  HIGH, an End-Of-Message ( $\overline{EOM}$ ) marker is stored at the current address in memory. For a playback cycle, the address inputs provide the starting address and the device will play until an  $\overline{EOM}$  marker is encountered. The device can continue past an  $\overline{EOM}$  marker in an Operational Mode, or if  $\overline{CE}$  is held LOW in address mode. (See page 5 for more Operational Modes).

**END-OF-MESSAGE / RUN OUTPUT ( $\overline{EOM}$ )**

A nonvolatile marker is automatically inserted at the end of each recorded message. It remains there until the message is recorded over. The  $\overline{EOM}$  output pulses LOW for a period of  $T_{EOM}$  at the end of each message.

In addition, the ISD2500 series has an internal  $V_{CC}$  detect circuit to maintain message integrity should  $V_{CC}$  fall below 3.5 V. In this case,  $\overline{EOM}$  goes LOW and the device is fixed in playback-only mode.

When the device is configured in Operational Mode M6 (Push-Button Mode), this pin provides an active-HIGH RUN signal, indicating the device is currently recording or playing. This signal can conveniently drive an LED for a visual indicator of a record or playback operation in process.

**OVERFLOW OUTPUT ( $\overline{OVF}$ )**

This signal pulses LOW at the end of memory space, indicating the device has been filled and the message has overflowed. The  $\overline{OVF}$  output then follows the  $\overline{CE}$  input until a PD pulse has reset the device. This pin can be used to cascade several ISD2500 devices together to increase record/playback durations.

**MICROPHONE INPUT (MIC)**

The microphone input transfers its signal to the on-chip preamplifier. An on-chip Automatic Gain Control (AGC) circuit controls the gain of this preamplifier from -15 to 24 dB. An external microphone should be AC coupled to this pin via a series capacitor. The capacitor value, together with the internal 10 K $\Omega$  resistance on this pin, determines the low-frequency cutoff for the ISD2500 series passband. See Application Information for additional information on low-frequency cutoff calculation.

**MICROPHONE REFERENCE INPUT (MIC REF)**

The MIC REF input is the inverting input to the microphone preamplifier. This provides a noise-canceling or common-mode rejection input to the device when connected to a differential microphone.

**AUTOMATIC GAIN CONTROL INPUT (AGC)**

The AGC dynamically adjusts the gain of the preamplifier to compensate for the wide range of microphone input levels. The AGC allows the full range of whispers to loud sounds to be recorded with minimal distortion. The "attack" time is determined by the time constant of a 5 K $\Omega$  internal resistance and an external capacitor (C2 on the schematic on page 18) connected from the AGC pin to  $V_{SSA}$  analog ground. The "release" time is determined by the time constant of an external resistor (R2) and an external capacitor (C2) connected in parallel between the AGC Pin and  $V_{SSA}$  analog ground. Nominal values of 470 K $\Omega$  and 4.7  $\mu$ F give satisfactory results in most cases.

**ANALOG OUTPUT (ANA OUT)**

This pin provides the preamplifier output to the user. The voltage gain of the preamplifier is determined by the voltage level at the AGC pin.

### ANALOG INPUT (ANA IN)

The analog input pin transfers its signal to the chip for recording. For microphone inputs, the ANA OUT pin should be connected via an external capacitor to the ANA IN pin. This capacitor value, together with the 3.0 K $\Omega$  input impedance of ANA IN, is selected to give additional cutoff at the low-frequency end of the voice passband. If the desired input is derived from a source other than a microphone, the signal can be fed, capacitively coupled, into the ANA IN pin directly.

### EXTERNAL CLOCK INPUT (XCLK)

The external clock input for the ISD2500 devices has an internal pull-down device. These devices are configured at the factory with an internal sampling clock frequency centered to  $\pm 1$  percent of specification. The frequency is then maintained to a variation of  $\pm 2.25$  percent over the entire commercial temperature and operating voltage ranges. The internal clock has a  $\pm 5$  percent tolerance over the industrial temperature and voltage range. A regulated power supply is recommended for industrial temperature range parts. If greater precision is required, the device can be clocked through the XCLK pin as follows:

Table 1: External Clock Sample Rates

Part Number	Sample Rate	Required Clock
ISD2560	8.0 KHz	1024 KHz
ISD2575	6.4 KHz	819.2 KHz
ISD2590	5.3 KHz	682.7 KHz
ISD25120	4.0 KHz	512 KHz

These recommended clock rates should not be varied because the antialiasing and smoothing filters are fixed, and aliasing problems can occur if the sample rate differs from the one recommended. The duty cycle on the input clock is not critical, as the clock is immediately divided by two. **If the XCLK is not used, this input must be connected to ground.**

### SPEAKER OUTPUTS (SP+ /SP-)

All devices in the ISD2500 series include an on-chip differential speaker driver, capable of driving 50 mW into 16  $\Omega$  from AUX IN (12.2 mW from memory).

The speaker outputs are held at  $V_{SSA}$  levels during record and power down. It is therefore not possible to parallel speaker outputs of multiple ISD2500 devices or the outputs of other speaker drivers.

**NOTE** Connection of speaker outputs in parallel may cause damage to the device.

A single output may be used alone (including a coupling capacitor between the SP pin and the speaker). These outputs may be used individually with the output signal taken from either pin. Using the differential outputs results in a 4 to 1 improvement in output power.

**NOTE** Never ground or drive an unused speaker output.

### AUXILIARY INPUT (AUX IN)

The Auxiliary Input is multiplexed through to the output amplifier and speaker output pins when  $\overline{CE}$  is HIGH,  $P/\overline{R}$  is HIGH, and playback is currently not active or if the device is in playback overflow. When cascading multiple ISD2500 devices, the AUX IN pin is used to connect a playback signal from a following device to the previous output speaker drivers. For noise considerations, it is suggested that the auxiliary input not be driven when the storage array is active.

## ADDRESS/MODE INPUTS (AX/MX)

The Address/Mode Inputs have two functions depending on the level of the two Most Significant Bits (MSB) of the address (A8 and A9).

If either or both of the two MSBs are LOW, the inputs are all interpreted as address bits and are used as the start address for the current record or playback cycle. The address pins are inputs only and do not output internal address information as the operation progresses. Address inputs are latched by the falling edge of  $\overline{CE}$ .

If both MSBs are HIGH, the Address/Mode Inputs are interpreted as Mode bits according to the Operational Mode table. There are six Operational Modes (M0..M6) available as indicated in the table. It is possible to use multiple Operational Modes simultaneously. Operational Modes are sampled on each falling edge of  $\overline{CE}$ , and thus Operational Modes and direct addressing are mutually exclusive.

## OPERATIONAL MODES

The ISD2500 series is designed with several built-in Operational Modes that provide maximum functionality with minimum additional components. These are described in detail below. The Operational Modes use the address pins on the ISD2500 devices, but are mapped outside the valid address range. When the two Most Significant Bits (MSBs) are HIGH (A8 and A9), the remaining address signals are interpreted as mode bits and not as address bits. Therefore, Operational Modes and direct addressing are not compatible and cannot be used simultaneously.

There are two important considerations for using Operational Modes. First, all operations begin initially at address 0, which is the beginning of the ISD2500 address space. Later operations can begin at other address locations, depending on the Operational Mode(s) chosen. In addition, the address pointer is reset to 0 when the device is changed from record to playback, playback to record (except M6 mode), or when a Power-Down cycle is executed.

Second, Operational Modes are executed when  $\overline{CE}$  goes LOW and the two MSBs are HIGH. This Operational Mode remains in effect until the next LOW-going  $\overline{CE}$  signal, at which point the current address/mode levels are sampled and executed.

Table 2: Operational Modes Table

Mode Control	Function	Typical Use	Jointly Compatible <sup>1</sup>
M0	Message cueing	Fast-forward through messages	M4, M5, M6
M1	Delete EOM markers	Position EOM marker at the end of the last message	M3, M4, M5, M6
M2	Not applicable	Reserved	N/A
M3	Looping	Continuous playback from Address 0	M1, M5, M6
M4	Consecutive addressing	Record/play multiple consecutive messages	M0, M1, M5
M5	$\overline{CE}$ level-activated	Allows message pausing	M0, M1, M3, M4
M6	Push-button control	Simplified device interface	M0, M1, M3

1. Additional Operational Modes can be used simultaneously with the given mode.

## OPERATIONAL MODES DESCRIPTION

The Operational Modes can be used in conjunction with a microcontroller, or they can be hard-wired to provide the desired system operation.

### M0 — MESSAGE CUEING

Message Cueing allows the user to skip through messages, without knowing the actual physical addresses of each message. Each  $\overline{CE}$  LOW pulse causes the internal address pointer to skip to the next message. This mode should be used for playback only, and is typically used with the M4 Operational Mode.

### M1 — DELETE EOM MARKERS

The M1 Operational Mode allows sequentially recorded messages to be combined into a single message with only one EOM marker set at the end of the final message. When this Operational Mode is configured, messages recorded sequentially are played back as one continuous message.

### M2 — UNUSED

When Operational Modes are selected, the M2 pin should be LOW.

### M3 — MESSAGE LOOPING

The M3 Operational Mode allows for the automatic, continuously repeated playback of the message located at the beginning of the address space. A message can completely fill the ISD2500 device and will loop from beginning to end without  $\overline{OVF}$  going LOW.

### M4 — CONSECUTIVE ADDRESSING

During normal operations, the address pointer will reset when a message is played through to an EOM marker. The M4 Operational Mode inhibits the address pointer reset on EOM, allowing messages to be played back consecutively.

### M5 — $\overline{CE}$ -LEVEL ACTIVATED

The default mode for ISD2500 devices is for  $\overline{CE}$  to be edge-activated on playback and level-activated on record. The M5 Operational Mode causes the  $\overline{CE}$  pin to be interpreted as level-activated as opposed to edge-activated during playback. This is specifically useful for terminating playback operations using the  $\overline{CE}$  signal.

In this mode,  $\overline{CE}$  LOW begins a playback cycle, at the beginning of the device memory. The playback cycle continues as long as  $\overline{CE}$  is held LOW. When  $\overline{CE}$  goes HIGH, playback will immediately end. A new  $\overline{CE}$  LOW will restart the message from the beginning unless M4 is also HIGH.

### M6 — PUSH-BUTTON MODE

The ISD2500 series of devices contain a Push-Button Operational Mode. The Push-Button mode is used primarily in very low-cost applications and is designed to minimize external circuitry and components, thereby reducing system cost. In order to configure the device in Push-Button Operational Mode, the two most significant address bits must be HIGH, and the M6 mode pin must also be HIGH. A device in this mode always powers down at the end of each playback or record cycle after  $\overline{CE}$  goes HIGH.

When this Operational Mode is implemented, several of the pins on the device have alternate functionality:

Table 3: Alternate Functionality in Pins

Pin Name	Alternate Functionality in Push-Button Mode
$\overline{CE}$	Start/Pause Push-Button (LOW pulse-activated)
PD	Stop/Reset Push-Button (HIGH pulse activated)
EOM	Active-HIGH Run Indicator

### $\overline{\text{CE}}$ PIN (START/PAUSE)

In Push-Button Operational Mode,  $\overline{\text{CE}}$  acts as a LOW-going pulse-activated START/PAUSE signal. If no operation is currently in progress, a LOW-going pulse on this signal will initiate a playback or a record cycle according to the level on the P/ $\overline{\text{R}}$  pin. A subsequent pulse on the  $\overline{\text{CE}}$  pin, before an End-Of-Message is reached in playback or an overflow condition occurs, will cause the device to pause. The address counter is not reset, and another  $\overline{\text{CE}}$  pulse will cause the device to continue the operation from the place where it was paused.

### PD PIN (STOP/RESET)

In push-button Operational Mode, PD acts as a HIGH-going pulse-activated STOP/RESET signal. When a playback or record cycle is in progress and a HIGH-going pulse is observed on PD, the current cycle is terminated and the address pointer is reset to address 0, the beginning of the message space.

### $\overline{\text{EOM}}$ PIN (RUN)

In Push-Button Operational Mode,  $\overline{\text{EOM}}$  becomes an active-HIGH RUN signal which can be used to drive an LED or other external device. It is HIGH whenever a record or playback operation is in progress.

#### Recording in Push-Button Mode

1. The PD pin should be LOW, usually using a pull-down resistor.
2. The P/ $\overline{\text{R}}$  pin is taken LOW.
3. The  $\overline{\text{CE}}$  pin is pulsed LOW. Recording starts,  $\overline{\text{EOM}}$  goes HIGH to indicate an operation in progress.
4. The  $\overline{\text{CE}}$  pin is pulsed LOW. Recording pauses,  $\overline{\text{EOM}}$  goes back LOW. The internal address pointers are not cleared, but an EOM marker is stored in memory to point to the message end. The P/ $\overline{\text{R}}$  pin may be taken HIGH at this time. Any subsequent  $\overline{\text{CE}}$  would start a playback at address 0.

5. The  $\overline{\text{CE}}$  pin is pulsed LOW. Recording starts at the next address after the previous set EOM marker.  $\overline{\text{EOM}}$  goes back HIGH.

**NOTE** *If the M1 Operational Mode pin is also HIGH, the just previously written EOM bit is erased, and recording starts at that address.)*

6. When the recording sequences are finished, the final  $\overline{\text{CE}}$  pulse LOW will end the last record cycle, leaving a set  $\overline{\text{EOM}}$  marker at the message end. Recording may also be terminated by a HIGH level on PD, which will leave a set EOM marker.

#### Playback in Push-Button Mode

1. The PD pin should be LOW.
2. The P/ $\overline{\text{R}}$  pin is taken HIGH.
3. The  $\overline{\text{CE}}$  pin is pulsed LOW. Playback starts,  $\overline{\text{EOM}}$  goes HIGH to indicate an operation in progress.
4. If the  $\overline{\text{CE}}$  pin is pulsed LOW or an EOM marker is encountered during an operation, the part will pause. The internal address pointers are not cleared, and  $\overline{\text{EOM}}$  goes back LOW. The P/ $\overline{\text{R}}$  pin may be changed at this time. A subsequent record operation would not reset the address pointers and the recording would begin where playback ended.
5.  $\overline{\text{CE}}$  is again pulsed LOW. Playback starts where it left off, with  $\overline{\text{EOM}}$  going HIGH to indicate an operation in progress.
6. Playback continues as in steps 4 and 5 until PD is pulsed HIGH or overflow occurs.
7. If in overflow, pulling  $\overline{\text{CE}}$  LOW will reset the address pointer and start playback from the beginning. After a PD pulse, the part is reset to address 0.

**NOTE** *Push-button mode can be used in conjunction with modes M0, M1, and M3.*

### GOOD AUDIO DESIGN PRACTICES

ISD products are very high-quality single-chip voice recording and playback systems. To ensure the highest quality voice reproduction, it is important that good audio design practices on layout and power supply decoupling be followed. See the ISD Application Notes in this book for details.

### ISD1000A COMPATIBILITY

The ISD2500 series of devices is designed to provide upward compatibility with the ISD1000A family. When designing with the ISD2500 series, the following differences should be noted.

### ADDRESSING

The ISD2560/75/90/120 devices have 480K storage cells designed to provide 60 seconds of storage at a sampling rate of 8.0 KHz. This is approximately four times the storage of the ISD1000A family. To enable the same addressing resolution, two additional address pins have been added. The address space of each device is divisible into 600 increments with valid addressing from 00 to 257 Hex. Some higher addresses are mapped into the Operational Modes. All other addresses are invalid.

### OVERFLOW

The ISD1000A series combined two functions on the EOM pin: end-of-message indication and overflow. The ISD2500 separates these two functions. Pin 25 (PDIP package) remains as EOM, but outputs only the EOM signal indication. Pin 22 (PDIP package) becomes OVF and pulses LOW only when the device reaches its end of memory, or is "full." This change allows easy message cueing and addressability across device boundaries. This also means that the M2 Operational Mode found in the ISD1000A family is not implemented in the ISD2500 series.

### PUSH-BUTTON MODE

The ISD2500 series includes an additional Operational Mode called Push-Button mode. This provides an alternative interface to the record and playback functions of the part. The CE and PD pins become redefined as edge-activated "push-buttons." A pulse on CE initiates a cycle, and if triggered again, pauses the current cycle without resetting the address pointer (i.e., a Start or Pause function). PD stops any current cycle and resets the address pointer to the beginning of the message space (i.e., a Stop and Reset function). Additionally, the EOM pin functions as an active-HIGH run indicator, and can be used to drive an LED indicating a record or playback operation is in progress. Devices in the Push-Button mode cannot be cascaded.

### LOOPING MODE

The ISD2500 series can loop with a message that completely fills the memory space.

---

**NOTE** *Additional descriptions of ISD2500 device functionality and application examples are provided in the ISD Application Notes in this book.*

---

TIMING DIAGRAMS

Figure 2: Record




Figure 3: Playback




Table 4: Absolute Maximum Ratings (Packaged Parts)<sup>(1)</sup>

Condition	Value
Junction temperature	150°C
Storage temperature range	-65°C to +150°C
Voltage applied to any pin	(V <sub>SS</sub> - 0.3 V) to (V <sub>CC</sub> + 0.3 V)
Voltage applied to any pin (Input current limited to ±20 mA)	(V <sub>SS</sub> - 1.0 V) to (V <sub>CC</sub> + 1.0 V)
Lead temperature (soldering - 10 seconds)	300°C
V <sub>CC</sub> - V <sub>SS</sub>	-0.3 V to +7.0 V

Table 5: Operating Conditions (Packaged Parts)

Condition	Value
Commercial operating temperature range <sup>(1)</sup>	0°C to +70°C
Industrial operating temperature range <sup>(1)</sup>	-40°C to +85°C
Supply voltage (V <sub>CC</sub> ) <sup>(2)</sup>	+4.5 V to +5.5 V
Ground voltage (V <sub>SS</sub> ) <sup>(3)</sup>	0 V

1. Case temperature.
2. V<sub>CC</sub> = V<sub>CCA</sub> = V<sub>CCD</sub>.
3. V<sub>SS</sub> = V<sub>SSA</sub> = V<sub>SSD</sub>.

1. Stresses above those listed may cause permanent damage to the device. Exposure to the absolute maximum ratings may affect device reliability. Functional operation is not implied at these conditions.

Table 6: DC Parameters (Packaged Parts)

Symbol	Parameters	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions
V <sub>IL</sub>	Input Low Voltage			0.8	V	
V <sub>IH</sub>	Input High Voltage	2.0			V	
V <sub>OL</sub>	Output Low Voltage			0.4	V	I <sub>OL</sub> = 4.0 mA
V <sub>OH</sub>	Output High Voltage	V <sub>CC</sub> - 0.4			V	I <sub>OH</sub> = -10 μA
V <sub>OH1</sub>	OVF Output High Voltage	2.4			V	I <sub>OH</sub> = -1.6 mA
V <sub>OH2</sub>	EOM Output High Voltage	V <sub>CC</sub> - 1.0	V <sub>CC</sub> - 0.8		V	I <sub>OH</sub> = -3.2 mA
I <sub>CC</sub>	V <sub>CC</sub> Current (Operating)		25	30	mA	R <sub>EXT</sub> = ∞ <sup>(3)</sup>
I <sub>SB</sub>	V <sub>CC</sub> Current (Standby)		1	10	μA	<sup>(3)</sup>
I <sub>IL</sub>	Input Leakage Current			±1	μA	
I <sub>ILPD</sub>	Input Current HIGH with Pull Down			130	μA	Force V <sub>CC</sub> <sup>(4)</sup>
R <sub>EXT</sub>	Output Load Impedance	16			Ω	Speaker Load
R <sub>MIC</sub>	Preamp In Input Resistance	4	9	15	KΩ	MIC and MIC REF Pins
R <sub>AUX</sub>	AUX INPUT Resistance	5	11	20	KΩ	

Table 6: DC Parameters (Packaged Parts)

Symbol	Parameters	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions
R <sub>ANA IN</sub>	ANA IN Input Resistance	2.3	3	5	K $\Omega$	
A <sub>PRE1</sub>	Preamplifier Gain 1	21	24	26	dB	AGC = 0.0 V
A <sub>PRE2</sub>	Preamplifier Gain 2		-15	5	dB	AGC = 2.5 V
A <sub>AUX</sub>	AUX IN/SP+ Gain		0.98	1.0	V/V	
A <sub>ARP</sub>	ANA IN to SP+/- Gain	21	23	26	dB	
R <sub>AGC</sub>	AGC Output Resistance	2.5	5	9.5	K $\Omega$	

1. Typical values @  $T_A = 25^\circ\text{C}$  and 5.0 V.
2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.
3.  $V_{CCA}$  and  $V_{CCD}$  connected together.
4. XCLK pin only.

Table 7: AC Parameters (Packaged Parts)

Symbol	Characteristic	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions	
F <sub>S</sub>	Sampling Frequency	ISD2560	8.0		KHz	(7)	
		ISD2575	6.4		KHz	(7)	
		ISD2590	5.3		KHz	(7)	
		ISD25120	4.0		KHz	(7)	
F <sub>CF</sub>	Filter Pass Band	ISD2560	3.4		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD2575	2.7		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD2590	2.3		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD25120	1.7		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
T <sub>REC</sub>	Record Duration	ISD2560	58.1	60.0	62.0	sec	Commercial Operation <sup>(7)</sup>
		ISD2560	56.5	60.0	63.8	sec	Industrial Operation <sup>(7)</sup>
		ISD2575	72.6	75.0	77.5	sec	Commercial Operation <sup>(7)</sup>
		ISD2575	70.7	75.0	79.7	sec	Industrial Operation <sup>(7)</sup>
		ISD2590	87.1	90.0	93.0	sec	Commercial Operation <sup>(7)</sup>
		ISD25120	116.1	120.0	123.9	sec	Commercial Operation <sup>(7)</sup>
T <sub>PLAY</sub>	Playback Duration	ISD2560	58.1	60.0	62.0	sec	Commercial Operation
		ISD2560	56.5	60.0	63.8	sec	Industrial Operation
		ISD2575	72.6	75.0	77.5	sec	Commercial Operation
		ISD2575	70.7	75.0	79.7	sec	Industrial Operation
		ISD2590	87.1	90.0	93.0	sec	Commercial Operation
		ISD25120	116.1	120.0	123.9	sec	Commercial Operation
T <sub>CE</sub>	$\overline{\text{CE}}$ Pulse Width		100		nsec		
T <sub>SET</sub>	Control/Address Setup Time		300		nsec		
T <sub>HOLD</sub>	Control/Address Hold Time		0		nsec		

ISD เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Table 7: AC Parameters (Packaged Parts)

Symbol	Characteristic	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions	
T <sub>PUD</sub>	Power-Up Delay	ISD2560	24.1	25.0	27.8	msec	Commercial Operation
		ISD2560	23.5		28.5	msec	Industrial Operation
		ISD2575	30.2	31.3	34.3	msec	Commercial Operation
		ISD2575	29.3	31.3	35.2	msec	Industrial Operation
		ISD2590	36.2	37.5	40.8	msec	Commercial Operation
	ISD25120	48.2	50.0	53.6	msec	Commercial Operation	
T <sub>PDR</sub>	PD Pulse Width Record	ISD2560		25		msec	
		ISD2575		31.25		msec	
		ISD2590		37.5		msec	
		ISD25120		50.0		msec	
T <sub>PDP</sub>	PD Pulse Width Play	ISD2560		12.5		msec	
		ISD2575		15.625		msec	
		ISD2590		18.75		msec	
		ISD25120		25.0		msec	
T <sub>PDS</sub>	PD Pulse Width Static		100		nsec	(6)	
T <sub>PDH</sub>	Power Down Hold		0		nsec		
T <sub>EOM</sub>	EOM Pulse Width	ISD2560		12.5		msec	
		ISD2575		15.625		msec	
		ISD2590		18.75		msec	
		ISD25120		25.0		msec	
T <sub>OVF</sub>	Overflow Pulse Width		6.5		μsec		
THD	Total Harmonic Distortion		1	2	%	@ 1 KHz	
P <sub>OUT</sub>	Speaker Output Power		12.2	50	mW	R <sub>EXT</sub> = 16 Ω <sup>(4)</sup>	
V <sub>OUT</sub>	Voltage Across Speaker Pins			2.5	V p-p	R <sub>EXT</sub> = 600 Ω	
V <sub>IN1</sub>	MIC Input Voltage			20	mV	Peak-to-Peak <sup>(5)</sup>	
V <sub>IN2</sub>	ANA IN Input Voltage			50	mV	Peak-to-Peak	
V <sub>IN3</sub>	Aux Input Voltage			1.25	V	Peak-to-Peak; R <sub>EXT</sub> = 16 Ω	


1. Typical values @ T<sub>A</sub> = 25°C and 5.0 V.
2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.
3. Low-frequency cutoff depends upon the value of external capacitors (see Pin Descriptions).
4. From AUX IN; if ANA IN is driven at 50 mV p-p, the P<sub>OUT</sub> = 12.2 mW, typical.
5. With 5.1 KΩ series resistor at ANA IN.
6. T<sub>PDS</sub> is required during a static condition, typically overflow.
7. Sampling Frequency and playback Duration can vary as much as ±2.25 percent over the commercial temperature range and voltage range and ±5 percent over the industrial temperature and voltage range. For greater stability, an external clock can be utilized (see Pin Descriptions).
8. Filter specification applies to both the antialiasing filter and the smoothing filter. Therefore, from input to output, expect a 6 dB drop by nature of passing through both filters.

**TYPICAL PARAMETER VARIATION WITH VOLTAGE AND TEMPERATURE (PACKAGED PARTS)**


**Chart 1: Record Mode Operating Current ( $I_{cc}$ )**



**Chart 3: Standby Current ( $I_{SB}$ )**



**Chart 2: Total Harmonic Distortion**



**Chart 4: Oscillator Stability**




Table 8: Absolute Maximum Ratings (Die)<sup>(1)</sup>

Condition	Value
Junction temperature	150°C
Storage temperature range	-65°C to +150°C
Voltage applied to any pad	(V <sub>SS</sub> - 0.3 V) to (V <sub>CC</sub> + 0.3 V)
Voltage applied to any pad (Input current limited to ±20 mA)	(V <sub>SS</sub> - 1.0 V) to (V <sub>CC</sub> + 1.0 V)
V <sub>CC</sub> - V <sub>SS</sub>	-0.3 V to +7.0 V

Table 9: Operating Conditions (Die)

Condition	Value
Commercial operating temperature range	0°C to +50°C
Supply voltage (V <sub>CC</sub> ) <sup>(1)</sup>	+4.5 V to +6.5 V
Ground voltage (V <sub>SS</sub> ) <sup>(2)</sup>	0 V

1. V<sub>CC</sub> = V<sub>CCA</sub> = V<sub>CCD</sub>.

2. V<sub>SS</sub> = V<sub>SSA</sub> = V<sub>SSD</sub>.

1. Stresses above those listed may cause permanent damage to the device. Exposure to the absolute maximum ratings may affect device reliability. Functional operation is not implied at these conditions.

Table 10: DC Parameters (Die)

Symbol	Parameters	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions
V <sub>IL</sub>	Input Low Voltage			0.8	V	
V <sub>IH</sub>	Input High Voltage	2.0			V	
V <sub>OL</sub>	Output Low Voltage			0.4	V	I <sub>OL</sub> = 4.0 mA
V <sub>OH</sub>	Output High Voltage	V <sub>CC</sub> - 0.4			V	I <sub>OH</sub> = -10 μA
V <sub>OH1</sub>	OVF Output High Voltage	2.4			V	I <sub>OH</sub> = -1.6 mA
V <sub>OH2</sub>	EOM Output High Voltage	V <sub>CC</sub> - 1.0	V <sub>CC</sub> - 0.8		V	I <sub>OH</sub> = -3.2 mA
I <sub>CC</sub>	V <sub>CC</sub> Current (Operating)		25	30	mA	R <sub>EXT</sub> = ∞ <sup>(3)</sup>
I <sub>SB</sub>	V <sub>CC</sub> Current (Standby)		1	10	μA	<sup>(2)</sup>
I <sub>IL</sub>	Input Leakage Current			±1	μA	
I <sub>ILPD</sub>	Input Current HIGH with Pull Down			130	μA	Force V <sub>CC</sub> <sup>(4)</sup>
R <sub>EXT</sub>	Output Load Impedance	16			Ω	Speaker Load
R <sub>MIC</sub>	Preamplifier Input Resistance	4	9	15	KΩ	MIC and MIC REF Pads
R <sub>AUX</sub>	AUX Input Resistance	5	11	20	KΩ	
R <sub>ANA IN</sub>	ANA IN Input Resistance	2.3	3	5	KΩ	
A <sub>PRE1</sub>	Preamplifier Gain 1	21	24	26	dB	AGC = 0.0 V

Table 10: DC Parameters (Die)

Symbol	Parameters	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions
A <sub>PRE2</sub>	Preamplifier Gain 2		-15	5	dB	AGC = 2.5 V
A <sub>AUX</sub>	AUX IN/SP+ Gain		0.98	1.0	V/V	
A <sub>ARP</sub>	ANA IN to SP+/- Gain	21	23	26	dB	
R <sub>AGC</sub>	AGC Output Resistance	2.5	5	9.5	K $\Omega$	

1. Typical values @  $T_A = 25^\circ\text{C}$  and 5.0 V.
2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.
3.  $V_{CCA}$  and  $V_{CCD}$  connected together.
4. XCLK pad only.

Table 11: AC Parameters (Die)

Symbol	Characteristic	Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions	
F <sub>S</sub>	Sampling Frequency	ISD2560	8.0		KHz	(7)	
		ISD2575	6.4		KHz	(7)	
		ISD2590	5.3		KHz	(7)	
		ISD25120	4.0		KHz	(7)	
F <sub>CF</sub>	Filter Pass Band	ISD2560	3.4		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD2575	2.7		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD2590	2.3		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
		ISD25120	1.7		KHz	3 dB Roll-Off Point <sup>(3) (8)</sup>	
T <sub>REC</sub>	Record Duration	ISD2560	58.1	60.0	62.0	sec	Commercial Operation <sup>(7)</sup>
		ISD2575	72.6	75.0	77.5	sec	Commercial Operation <sup>(7)</sup>
		ISD2590	87.1	90.0	93.0	sec	Commercial Operation <sup>(7)</sup>
		ISD25120	116.1	120.0	123.9	sec	Commercial Operation <sup>(7)</sup>
T <sub>PLAY</sub>	Playback Duration	ISD2560	58.1	60.0	62.0	sec	Commercial Operation <sup>(7)</sup>
		ISD2575	72.6	75.0	77.5	sec	Commercial Operation <sup>(7)</sup>
		ISD2590	87.1	90.0	93.0	sec	Commercial Operation <sup>(7)</sup>
		ISD25120	116.1	120.0	123.9	sec	Commercial Operation <sup>(7)</sup>
T <sub>CE</sub>	CE Pulse Width		100		nsec		
T <sub>SET</sub>	Control/Address Setup Time		300		nsec		
T <sub>HOLD</sub>	Control/Address Hold Time		0		nsec		
T <sub>PUD</sub>	Power-Up Delay	ISD2560	24.1	25.0	27.8	msec	Commercial Operation
		ISD2575	30.2	31.3	34.3	msec	Commercial Operation
		ISD2590	36.2	37.5	40.8	msec	Commercial Operation
		ISD25120	48.2	50.0	53.6	msec	Commercial Operation

Table 11: AC Parameters (Die)

Symbol	Characteristic		Min <sup>(2)</sup>	Typ <sup>(1)</sup>	Max <sup>(2)</sup>	Units	Conditions
T <sub>PDR</sub>	PD Pulse Width Record	ISD2560		25		msec	
		ISD2575		31.25		msec	
		ISD2590		37.5		msec	
		ISD25120		50.0		msec	
T <sub>PDP</sub>	PD Pulse Width Play	ISD2560		12.5		msec	
		ISD2575		15.625		msec	
		ISD2590		18.75		msec	
		ISD25120		25.0		msec	
T <sub>PDS</sub>	PD Pulse Width Static		100		nsec	(6)	
T <sub>PDH</sub>	Power Down Hold		0		nsec		
T <sub>EOM</sub>	EOM Pulse Width	ISD2560		12.5		msec	
		ISD2575		15.625		msec	
		ISD2590		18.75		msec	
		ISD25120		25.0		msec	
T <sub>OVF</sub>	Overflow Pulse Width		6.5		μsec		
THD	Total Harmonic Distortion		1	3	%	@ 1 KHz	
P <sub>OUT</sub>	Speaker Output Power		12.2	50	mW	R <sub>EXT</sub> = 16 Ω <sup>(4)</sup>	
V <sub>OUT</sub>	Voltage Across Speaker Pins			2.5	V p-p	R <sub>EXT</sub> = 600 Ω	
V <sub>IN1</sub>	MIC Input Voltage			20	mV	Peak-to-Peak <sup>(5)</sup>	
V <sub>IN2</sub>	ANA IN Input Voltage			50	mV	Peak-to-Peak	
V <sub>IN3</sub>	Aux Input Voltage			1.25	V	Peak-to-Peak; R <sub>EXT</sub> = 16 Ω	

1. Typical values @ T<sub>A</sub> = 25°C and 5.0 V.

2. All Min/Max limits are guaranteed by ISD via electrical testing or characterization. Not all specifications are 100 percent tested.

3. Low-frequency cutoff depends upon the value of external capacitors (see Pin Descriptions).

4. From AUX IN; if ANA IN is driven at 50 mV p-p, the P<sub>OUT</sub> = 12.2 mW, typical.

5. With 5.1 KΩ series resistor at ANA IN.


6. T<sub>PDS</sub> is required during a static condition, typically overflow.

7. Sampling Frequency and playback Duration can vary as much as ±2.25 percent over the commercial temperature range and voltage range. For greater stability, an external clock can be utilized (see Pin Descriptions).


8. Filter specification applies to the antialiasing filter and the smoothing filter.

**TYPICAL PARAMETER VARIATION WITH VOLTAGE AND TEMPERATURE (DIE)**


**Chart 5: Record Mode Operating Current ( $I_{CC}$ )**



**Chart 7: Standby Current ( $I_{SB}$ )**



**Chart 6: Total Harmonic Distortion**



**Chart 8: Oscillator Stability**





Figure 4: ISD2560/75/90/120 Application Example—Design Schematic



**NOTE:** If desired, pin 18 (PDIP package) may be left unconnected (microphone preamplifier noise will be higher). In this case, pin 18 must not be tied to any other signal or voltage. Additional design example schematics are provided in the Application Notes in this book.

Table 12: Application Example—Basic Device Control

Control Step	Function	Action
1	Power up chip and select record/playback mode	(1.) PD = LOW, (2.) P/ $\bar{R}$ = As desired
2	Set message address for record/playback	Set addresses A0–A9
3A	Begin playback	P/ $\bar{R}$ = HIGH, $\bar{C}E$ = Pulsed LOW
3B	Begin record	P/ $\bar{R}$ = LOW, $\bar{C}E$ = LOW
4A	End playback	Automatic
4B	End record	PD or $\bar{C}E$ = HIGH

Table 13: Application Example—Passive Component Functions

Part	Function	Comments
R1	Microphone power supply decoupling	Reduces power supply noise
R2	Release time constant	Sets release time for AGC
R3, R5	Microphone biasing resistors	Provides biasing for microphone operation
R4	Series limiting resistor	Reduces level to prevent distortion at higher supply voltages.
R6	Series limiting resistor	Reduces level to high supply voltages
C1, C5	Microphone DC-blocking capacitor Low-frequency cutoff	Decouples microphone bias from chip. Provides single-pole low-frequency cutoff and common mode noise rejection.
C2	Attack/Release time constant	Sets attack/release time for AGC
C3	Low-frequency cutoff capacitor	Provides additional pole for low-frequency cutoff
C4	Microphone power supply decoupling	Reduces power supply noise
C6, C7, C8	Power supply capacitors	Filter and bypass of power supply

## EXPLANATION

In this simplified block diagram of a microcontroller application, the Push-Button mode and message cueing are used. The microcontroller is a 16-pin version with enough port pins for buttons, an LED, and the ISD2500 series device. The software can be written to use three buttons: one each for play and record, and one for message selection. Because the microcontroller is interpreting the buttons and commanding the ISD2500 device, software can be written for any functions desired in a particular application.

**NOTE** ISD does not recommend connecting address lines directly to a microprocessor bus. Address lines should be externally latched.

Table 14: Application Example—Push-Button Control

Control Step	Function	Action
1	Select record/playback mode	$P/\bar{R}$ = As desired
2A 2B	Begin playback Begin record	$P/\bar{R}$ = HIGH, $\bar{C}E$ = Pulsed LOW $P/\bar{R}$ = LOW, $\bar{C}E$ = Pulsed LOW
3	Pause record or playback	$\bar{C}E$ = Pulsed LOW
4A 4B	End playback End record	Automatic at EOM marker or PD = Pulsed HIGH PD = Pulsed HIGH

Table 15: Application Example—Passive Component Functions


Part	Function	Comments
R2	Release time constant	Sets release time for AGC
R4	Series limiting resistor	Reduces level to prevent distortion at higher supply voltages
R6, R7	Pull-up and pull-down resistors	Defines static state of inputs
C1, C4, C5	Power supply capacitors	Filters and bypass of power supply
C2	Attack/Release time constant	Sets attack/release time for AGC
C3	Low-frequency cutoff capacitor	Provides additional pole for low-frequency cutoff

Table 16: Push-Button Parameters


Symbol	Characteristic	Min	Typ (1)	Max	Units	Conditions
$T_{CE}$	$\bar{C}E$ Pulse Width [Start/Pause]		300		nsec	
$T_{SET}$	Control/Address Setup Time		300		nsec	
$T_{PUD}$	Power-Up Delay		25 31.25 37.25 50.0		msec msec msec msec	
$T_{PD}$	PD Pulse Width [Stop/Reset]		300		nsec	
$T_{RUN}$	$\bar{C}E$ to EOM HIGH	25		400	nsec	
$T_{PAUSE}$	$\bar{C}E$ to EOM LOW	50		400	nsec	
$T_{DB}$	$\bar{C}E$ HIGH Debounce	70 85 105 135		105 135 160 215	msec msec msec msec	

**PUSH-BUTTON TIMING DIAGRAMS**

**Figure 7: Push-Button Mode Record**



**Figure 8: Push-Button Mode Playback**



1.  $A_9, A_8, \text{ and } A_6 = 1$  for push-button operation.
2. The first  $\overline{CE}$  LOW pulse performs a Start function.
3. The part will begin to play or record after a power-up delay  $T_{PUD}$ .
4. The part must have  $\overline{CE}$  HIGH for a debounce period  $T_{DB}$  before it will recognize another falling edge of  $\overline{CE}$  and pause.
5. The second  $\overline{CE}$  LOW pulse, and every even pulse thereafter, performs a Pause function.
6. Again, the part must have  $\overline{CE}$  HIGH for a debounce period  $T_{DB}$  before it will recognize another falling edge of  $\overline{CE}$ , which would restart an operation. In addition, the part will not do an internal power down until  $\overline{CE}$  is HIGH for the  $T_{DB}$  time.
7. The third  $\overline{CE}$  LOW pulse, and every odd pulse thereafter, performs a Resume function.
8. At any time, a HIGH level on PD will stop the current function, reset the address counter, and power down the device.

DEVICE PHYSICAL DIMENSIONS

Figure 9: 28-Lead 8x13.4mm Plastic Thin Small Outline Package (TSOP) Type I (E)




Table 17: Plastic Thin Small Outline Package (TSOP) Type I (E) Dimensions

	INCHES			MILLIMETERS		
	Min	Nom	Max	Min	Nom	Max
A	0.520	0.528	0.535	13.20	13.40	13.60
B	0.461	0.465	0.469	11.70	11.80	11.90
C	0.311	0.315	0.319	7.90	8.00	8.10
D	0.002		0.006	0.05		0.15
E	0.007	0.009	0.011	0.17	0.22	0.27
F		0.0217			0.55	
G	0.037	0.039	0.041	0.95	1.00	1.05
H	0°	3°	6°	0°	3°	6°
I	0.020	0.022	0.028	0.50	0.55	0.70
J	0.004		0.008	0.10		0.21

NOTE: Lead coplanarity to be within 0.004 inches.

Figure 10: 28-Lead 0.600-Inch Plastic Dual Inline Package (PDIP) (P)




Table 18: Plastic Dual Inline Package (PDIP) (P) Dimensions

	INCHES			MILLIMETERS		
	Min	Nom	Max	Min	Nom	Max
A	1.445	1.450	1.455	36.70	36.83	36.96
B1		0.150			3.81	
B2	0.065	0.070	0.075	1.65	1.78	1.91
C1	0.600		0.625	15.24		15.88
C2	0.530	0.540	0.550	13.46	13.72	13.97
D			0.19			4.83
D1	0.015			0.38		
E	0.125		0.135	3.18		3.43
F	0.015	0.018	0.022	0.38	0.46	0.56
G	0.055	0.060	0.065	1.40	1.52	1.65
H		0.100			2.54	
J	0.008	0.010	0.012	0.20	0.25	0.30
S	0.070	0.075	0.080	1.78	1.91	2.03
q	0°		15°	0°		15°

NOTE: Lead coplanarity to be within 0.004 inches.

Figure 11: 32-Lead 8x20mm Plastic Thin Small Outline Package (TSOP) Type I (T)




Table 19: Plastic Thin Small Outline Package (TSOP) Type I (T) Dimensions


	INCHES			MILLIMETERS		
	Min	Nom	Max	Min		Max
A	0.780	0.787	0.795	19.80	20.00	20.20
B	0.720	0.724	0.728	18.30	18.40	18.50
C	0.311	0.315	0.319	7.90	8.00	8.10
D	0.002		0.006	0.05		0.15
E	0.006	0.009	0.011	0.17	0.22	0.27
F		0.0197			0.50	
G	0.037	0.039	0.041	0.95	1.00	1.05
H	0°	3°	5°	0°	3°	5°
I	0.020	0.024	0.028	0.50	0.60	0.70
J	0.004		0.008	0.10		0.21

NOTE: Lead coplanarity to be within 0.002 inches.

Figure 12: ISD2560/75/90/120 Products *Current Bonding Physical Layout*<sup>1</sup> (Unpackaged Die)

**ISD2560/75/90/120<sup>2</sup>**

- I. Die Dimensions
  - X: 187 ± 1 mils
  - Y: 399 ± 1 mils
- II. Die Thickness<sup>2</sup>
  - 17.5 ± 1 mils
- III. Pad Opening
  - 109 x 109 microns
  - 4.3 x 4.3 mils



1. The backside of die is internally connected to V<sub>SS</sub>. It **MUST NOT** be connected to any other potential or damage may occur.
2. Die thickness is subject to change, please contact ISD factory for status.


Table 20: ISD2560/75/90/120 Products Current PIN/PAD Designations, with Respect to Die Center ( $\mu\text{m}$ )

Pin	Pin Name	X Axis	Y Axis
A0	Address 0	-1148.9	4898.2
A1	Address 1	-1406.9	4898.2
A2	Address 2	-1661.9	4898.2
A3	Address 3	-1916.9	4898.2
A4	Address 4	-2069.9	4608.2
A5	Address 5	-2194.9	4358.2
A6	Address 6	-2194.9	4108.2
A7	Address 7	-2194.9	-4212.3
A8	Address 8	-2194.9	-4456.3
A9	Address 9	-2076.4	-4897.3
AUX IN	Auxiliary Input	-1607.9	-4868.3
V <sub>SSD</sub>	V <sub>SS</sub> Digital Power Supply	-1343.9	-4850.8
V <sub>SSA</sub>	V <sub>SS</sub> Analog Power Supply	-551.9	-4884.8
SP+	Speaker Output +	-111.4	-4790.8
SP-	Speaker Output -	425.6	-4790.8
V <sub>CCA</sub>	V <sub>CC</sub> Analog Power Supply	865.1	-4848.32
MIC	Microphone Input	1320.7	-4897.3
MIC REF	Microphone Reference	1605.1	-4897.3
AGC	Automatic Gain Control	1877.6	-4871.3
ANA IN	Analog Input	2202.11	-4269.8
ANA OUT	Analog Output	2123.1	-3910.8
OVF	Overflow Output	2142.6	4154.7
CE	Chip Enable Input	2202.1	4558.7
PD	Power Down Input	2048.1	4898.2
EOM	End of Message	1648.1	4865.7
XCLK	No Connect (optional)	1221.1	4898.2
P/R	Playback/Record	965.6	4898.2
V <sub>CCD</sub>	V <sub>CC</sub> Digital Power Supply	646.1	4895.7

Figure 13: ISD2560/75/90/120 Products *Future Bonding Physical Layout*<sup>1</sup> (Unpackaged Die)

**ISD2560/75/90/120X<sup>2</sup>**

- I. Die Dimensions  
 X: 149.5 ± 1 mils  
 Y: 262.0 ± 1 mils
- II. Die Thickness<sup>2</sup>  
 11.8 ± .4 mils
- III. Pad Opening  
 111 x 111 microns  
 4.4 x 4.4 mils




1. The backside of die is internally connected to V<sub>SS</sub>. It **MUST NOT** be connected to any other potential or damage may occur.
2. Die thickness is subject to change, please contact ISD factory for status and availability.

Table 21: ISD2560/75/90/120 Products *Future* PIN/PAD Designations, with Respect to Die Center ( $\mu\text{m}$ )

Pin	Pin Name	X Axis	Y Axis
A0	Address 0	-897.9	3135.2
A1	Address 1	-1115.4	3135.2
A2	Address 2	-1331.0	3135.2
A3	Address 3	-1544.0	3135.2
A4	Address 4	-1640.4	2888.9
A5	Address 5	-1698.2	2671.0
A6	Address 6	-1698.2	2441.5
A7	Address 7	-1731.2	-2583.2
A8	Address 8	-1731.2	-2768.4
A9	Address 9	-1731.2	-3050.8
AUX IN	Auxiliary Input	-1410.1	-3115.7
V <sub>SSD</sub>	V <sub>SS</sub> Digital Power Supply	-1112.8	-3096.2
V <sub>SSA</sub>	V <sub>SS</sub> Analog Power Supply	-407.8	-3138.5
SP+	Speaker Output +	-47.4	-3067.7
SP-	Speaker Output -	386.9	-3067.7
V <sub>CCA</sub>	V <sub>CC</sub> Analog Power Supply	746.5	-3110.4
MIC	Microphone Input	1101.2	-3146.0
MIC REF	Microphone Reference	1294.7	-3146.0
AGC	Automatic Gain Control	1666.4	-3130.3
ANA IN	Analog Input	1728.6	-2654.0
ANA OUT	Analog Output	1700.9	-2411.0
OVF	Overflow Output	1340.9	3121.7
CE	Chip Enable Input	1726.7	2824.4
PD	Power Down Input	1730.5	3094.0
EOM	End of Message	1340.9	3121.7
XCLK	No Connect (optional)	986.5	3160.7
P/R	Playback/Record	807.2	3163.4
V <sub>CCD</sub>	V <sub>CC</sub> Digital Power Supply	544.7	3159.2

**ORDERING INFORMATION**

**Product Number Descriptor Key**



When ordering ISD2560/75/90/120 products, please refer to the following valid part numbers.

Part Number	Part Number	Part Number	Part Number
ISD2560G	ISD2575G	ISD2590G	ISD25120G
ISD2560GI	ISD2575GI	ISD2590P	ISD25120P
ISD2560P	ISD2575P	ISD2590T	ISD25120X
ISD2560PI	ISD2575PI	ISD2590X	
ISD2560T	ISD2575T		
ISD2560TI	ISD2575TI		
ISD2560X	ISD2575X		

For the latest product information, access ISD's worldwide website at <http://www.isd.com>.

## หนังสืออ้างอิง

- [1] ปราโมทย์ วาดเขียน. “พื้นฐานการสื่อสารข้อมูล”, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กทม., พิมพ์ครั้งที่ 3, 2536
- [2] สมยศ จุณณะปิยะ. “การใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS-51”, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กทม, พิมพ์ครั้งที่ 3, 2543
- [3] ชัยวัฒน์ ลีมพรจิตรวิไล. “เรียนรู้และปฏิบัติการไมโครคอนโทรลเลอร์ MCS-51 แบบเฟรช”, บริษัท อินโนเวตีฟอิเล็กทรอนิกส์ จำกัด, 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้