




ปีการศึกษา 2530

เครื่องควบคุมค่าความต้องการไฟฟ้าสูงสุด



ปริญญาโท ประจำปีการศึกษา 253๑

ภาควิชา วิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องควบคุมค่าความต้องการพลังงานไฟฟ้าสูงสุด

ผู้จัดทำ

1. นายวรวิทย์ สุวีศรากร
2. นายสายันต์ หมัดลิ่ง



*(Handwritten signature)*

.....อาจารย์ที่ปรึกษา

(อาจารย์ ประภาส ไพรสุวรรณ)

# เครื่องควบคุมค่าความต้องการพลังไฟฟ้าสูงสุด

วรวิทย์ สุวีระสาร

สายันต์ หมักลิ่ง

อ. ประภาส ไพรสุวรรณา อาจารย์ที่ปรึกษา

ปีการศึกษา 2530

## บทคัดย่อ

เครื่องควบคุมค่าความต้องการพลังไฟฟ้าสูงสุดที่ได้สร้างขึ้นมานี้ เป็นส่วนหนึ่งของปริญญา  
นิพนธ์ระดับปริญญาตรี โดยสร้างขึ้นมาเพื่อควบคุมกำลังไฟฟ้าสูงสุดที่ใช้ไปในช่วงเวลา 15 นาที  
ไม่ให้เกินค่าที่ตั้งไว้ล่วงหน้า ซึ่งการควบคุมนี้จะใช้ไมโครโปรเซสเซอร์เบอร์ Z-80 ในการ  
คำนวณแนวโน้มการใช้พลังงานล่วงหน้า โดยอาศัยเทคนิคการทำนายแบบเชิงเส้น (Linear  
Prediction) แล้วย่นำค่าที่ทำนายได้ไปเปรียบเทียบกับค่าที่ตั้งเอาไว้แล้วนำผลลัพธ์เป็นข้อมูล  
ในการใช้ควบคุมภาระไฟฟ้า (Load) ที่ต่ออยู่กับเครื่องควบคุม

เครื่องควบคุมจะรับสัญญาณการใช้พลังงานไฟฟ้าเป็นสัญญาณพัลส์จากเครื่องวัดพลังงาน  
ไฟฟ้า ที่สามารถกำเนิดสัญญาณพัลส์ได้หรือรับสัญญาณพัลส์จากเครื่องวัดพลังงานไฟฟ้าชนิดธรรมดา  
ที่ต่อวงจรกำเนิดพัลส์โดยใช้ "ออปโต คัปเปิลอร์" (Opto Coupler) แล้วย่นำไปใช้เป็นข้อ  
มูลในการควบคุมกำลังไฟฟ้า ซึ่งทำโดยส่งสัญญาณไปควบคุมการตัดต่อภาระทางไฟฟ้าทั้ง 8 ช่อง  
ที่สามารถโปรแกรมให้มีระดับความสำคัญ ถ้าเวลาตัดต่ำสุด ถ้าเวลาตัดสูงสุด และค่าเวลาต่อ  
ต่ำสุด ของภาระไฟฟ้าในแต่ละช่องได้อย่างอิสระไม่ขึ้นต่อกัน นอกจากนี้ยังสามารถเลือกควบคุม  
การตัดต่อ โดยตรงจากผู้ใช้ได้อีกด้วย

## DEMAND CONTROLLER

Worawit Sureesarakorn

Sayan Hmadlang

Prapas Praisuwanna Advisor

1987

### Abstract

This "Demand Controller" is a thesis submitted in partial of the requirements for the degree of bachelor of engineering. It is developed for controlling the demand consumed in each 15 - minute interval not over the prior programmed values. The z-80 microprocessor is applied for calculate the intent of the energy consumed by the linear prediction technics. Comparing with the presettted values, the outcome will applied to be the data to control the electrical loads.

The controller recieved the energy consumed signal either from the pulse-generate energy meter or from the pulse-generate opto-coupler circuit in the normal energy meter. Power demand is controlled by 8 output shedding chennels. Each channel has independent programable priority level , minimum off-time, maximum off-time and minimum on-time. especially, the controller can be manual controlled.

## สารบัญ

หน้า

บทที่ 1	บทนำ	1-1
1.1	ความเป็นมา	1-2
1.2	ตัวประกอบการใช้ไฟฟ้ากับการลดค่าไฟฟ้า	1-4
บทที่ 2	ทฤษฎีและหลักการ	2-1
2.1	หลักการควบคุมค่าความต้องการพลังไฟฟ้าสูงสุด	2-1
2.2	หลักการทำนายแบบ เชิง เส้น	2-1
บทที่ 3	การออกแบบระบบซาร์ตแวร์	3-1
3.1	บทนำ	3-1
3.2	ซีพียูและหน่วยความจำ	3-3
3.3	หน่วยกำหนดเวลาจริง	3-6
3.4	ส่วนป้อนข้อมูลเข้า ส่วนแสดงผล และส่วนควบคุม	3-17
3.5	ส่วนนับสัญญาณพัลส์	3-18
3.6	วงจรส่งสัญญาณเตือน	3-19
บทที่ 4	การออกแบบระบบซอฟต์แวร์	4-1
4.1	ลักษณะการทำงานของระบบ	4-1
4.2	โฟลวชาร์ตแสดงการทำงานของระบบ	4-3
บทที่ 5	การใช้เครื่อง	5-1
5.1	ขั้นตอนการใช้เครื่อง	5-1
5.2	วิธีการโปรแกรมเครื่อง	5-2
บทที่ 6	การทดลองและผลการทดลอง	6-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7 สรุปและวิจารณ์

7-1

กิตติกรรมประกาศ

หนังสืออ้างอิง

ภาคผนวก ก. อัตราค่าไฟฟ้าใหม่

ข. ข้อมูลของ MC 146818

ค. โปรแกรมมอนิเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 1.1 ความเป็นมาของปัญหา

ไฟฟ้าในปัจจุบันเป็นสิ่งจำเป็นสำหรับชีวิตประจำวัน เนื่องจากไฟฟ้าเป็นพลังงานที่หาได้ง่าย สามารถเปลี่ยนเป็นพลังงานรูปอื่น เช่น พลังงานกล พลังงาน-ความร้อน และพลังงานแสงสว่างได้ง่าย และนอกจากนี้ ไฟฟ้ายังเป็นพลังงานที่สะอาด ไม่สร้างมลพิษให้กับสิ่งแวดล้อม ดังนั้นจึงทำให้อัตราความต้องการปริมาณไฟฟ้าเพิ่มสูงขึ้นเรื่อย ๆ แน่นหนาเมื่อมีความต้องการพลังงานไฟฟ้าเพิ่มขึ้น ก็จำเป็นต้องหาหน่วยงานที่รับผิดชอบคือ การไฟฟ้าฝ่ายผลิต จะคอยจัดสรรหาพลังงานไฟฟ้าแจกจ่ายให้กับผู้ใช้ได้อย่างเพียงพอ แต่เนื่องจากการลงทุนทางด้านการผลิตกระแสไฟฟ้าจะต้องใช้เงินเป็นจำนวนมาก อีกทั้งยังใช้เวลาในการก่อสร้างโรงไฟฟ้าแต่ละโรงนาน ถ้าเราใช้ไฟฟ้าอย่างมีประสิทธิภาพไม่เพียงพอทำให้พลังงานสูญเสียเปล่าเป็นจำนวนมาก หรืออีกนัยหนึ่งคือการ ใช้ไฟฟ้าไม่สม่ำเสมอจะทำให้การไฟฟ้าต้องผลิตไฟฟ้าให้พอใช้ในช่วงเวลาที่มีการใช้ไฟฟ้าพร้อม ๆ กัน ตัวอย่างเช่น ในวงหัวค่ำของแต่ละวัน จะมีปริมาณการใช้ไฟฟ้าสูงสุด แต่ในช่วงเวลาที่เหลือมีการใช้ไฟฟ้าในปริมาณที่ต่ำกว่า ถ้าในช่วงเวลาที่มีการใช้ไฟฟ้าสูงสุดในแต่ละวันมีปริมาณการใช้ไฟฟ้าสูงมาก ๆ เมื่อเทียบกับในช่วงเวลาอื่นแล้วก็คิดเป็นภาระของการไฟฟ้าฝ่ายผลิตที่จะต้องสร้างโรงไฟฟ้าขนาดใหญ่พอเพียงที่จะรับกับความต้องการพลังงานไฟฟ้าสูงสุดในแต่ละวัน นี่ก็เป็นสาเหตุให้การไฟฟ้าต้องเรียกเก็บเงินเพิ่มจากผู้ใช้ไฟฟ้าไม่สม่ำเสมอ โดยเรียกเก็บในรูปเงินค่าธรรมเนียมความต้องการพลังงานไฟฟ้า (demand charge) นอกเหนือจากเงินค่าพลังงานไฟฟ้า (kw-h)

ความต้องการไฟฟ้าสูงสุด (Maximum Demand) คือกำลังไฟฟ้าเฉลี่ยในช่วงเวลาหนึ่งที่สูงสุดในระยะเวลาคิดเงิน ซึ่งโดยทั่วไปช่วงเวลา (Interval) ที่ใช้ในการคิดเงินจะเป็น 15 นาที และระยะเวลาคิดเงินจะเป็น 1 เดือน



รูปที่ 1.1 กราฟแสดงการใช้พลังงานไฟฟ้าจริง ๆ และกราฟแสดงถึงค่าเฉลี่ยการใช้ไฟฟ้าในช่วงเวลา 15 นาที

รูปที่ 1.1 เป็นเส้นกราฟแสดงการใช้ไฟฟ้าในช่วงเวลา 15 นาที โดยประกอบด้วยเส้นกราฟ 2 เส้น โดยมีกราฟเส้นที่ 1 เป็นเส้นกราฟที่แสดงถึงการใช้กำลังไฟฟ้าที่ใดใช้ไฟจริง ๆ กับกราฟเส้นที่ 2 ซึ่งเป็นเส้นตรงที่ไต่จากค่าเฉลี่ยที่ทำให้พื้นที่ใต้เส้นกราฟ เท่ากับพื้นที่ใต้กราฟเส้นที่ 1

พื้นที่ใต้เส้นกราฟทั้งสอง เส้นก็คือพลังงานไฟฟ้าที่ใช้ไปในช่วงเวลา 15 นาทีนั้นเอง จากกราฟจุด B คือค่าเฉลี่ยกำลังไฟฟ้าในวง 15 นาทีนี้ และถ้าช่วงเวลา 15 นาทีนี้ ค่าเฉลี่ย B เป็นค่าสูงสุด โดยสูงกว่าค่าเฉลี่ยในช่วง 15 นาทีอื่น ๆ ทั้งหมดในรอบเดือนนั้น B ก็คือค่าความต้องการไฟฟ้าสูงสุด (Maximum Demand) ซึ่งจะใช้คิดเก็บค่าธรรมเนียมความต้องการพลังงานไฟฟ้า (Demand Charge) ของเดือนนั้น แม่ว่าจุด A ซึ่งเป็นจุดของค่าความต้องการไฟฟ้าสูงสุดชั่วขณะ (Instantaneous Demand) จะมีค่ามากกว่า B ก็ตาม

จะเห็นได้ว่าแม้ว่าการใช้ไฟฟ้าตลอดเดือนที่ผ่านมาจะมีปริมาณน้อย แต่หากว่าในช่วงเวลา 15 นาที ช่วงใดช่วงหนึ่งมีการใช้ไฟฟ้าสูง ก็เป็นสาเหตุให้ค่าไฟในเอือนนั้นสูง เนื่องจากค่าธรรมเนียมความต้องการพลังงานไฟฟ้ามีค่าสูง ค่าความต้องการกำลังไฟฟ้าสูงสุดอาจมีหน่วยเป็น วัตต์ ( watt ) , กิโลวัตต์ ( kw ) หรือ โวลท์แอมป์ ( VA ) , กิโลโวลท์-แอมป์ ( KVA ) ก็ได้

ตัวประกอบการใช้ไฟฟ้า ( Load Factor ) ก็คือตัวชี้ความสม่ำเสมอในการใช้ไฟฟ้าหรืออัตราส่วนของกำลังไฟฟ้าเฉลี่ยในระยะเวลาหนึ่ง ต่อค่าความต้องการไฟฟ้าสูงสุดที่เกิดขึ้นในช่วงระยะเวลาเดียวกัน มีค่าเป็นเปอร์เซ็นต์ (%) ซึ่งเขียนเป็นสมการได้ดังนี้

$$\text{ตัวประกอบการใช้ไฟฟ้า} = \frac{\text{กำลังไฟฟ้าเฉลี่ยในช่วงเวลาหนึ่ง (kw)}}{\text{กำลังไฟฟ้าสูงสุดที่เกิดขึ้นในช่วงเวลาเดียวกัน (kw)}} \times 100\%$$

โดยทั่วไปเราจะหาค่าตัวประกอบการใช้ไฟฟ้า ( Load Factor )

เป็นรายเอือน ซึ่งหาได้จากสูตร

ตัวประกอบการใช้ไฟฟ้ารายเอือน ( Monthly Load Factor )

$$= \frac{\text{กำลังไฟฟ้าเฉลี่ยในช่วง 1 เดือน}}{\text{กำลังไฟฟ้าสูงสุดในรอบเอือน}} \times 100\%$$

หรือ

$$L.F. = \frac{E \times 100\%}{\text{hrs.} \times D_{\text{max}}}$$

โดยที่

L.F. : ตัวประกอบกำลังไฟฟ้า (%)

E : จำนวนพลังงานไฟฟ้าที่ใช้ในเอือนนั้น ( kw-h )

hrs : จำนวนชั่วโมงในรอบเอือนนั้น

Dmax : กำลังไฟฟ้าสูงสุดในรอบเอือน ( kw )

1.2 คำนวณการใช้จ่ายไฟฟ้า ( Load Factor ) กับการลดค่าไฟฟ้า

แนวทางสำหรับการลดค่าไฟฟ้าสามารถทำได้โดยการหาเหตุการณ์ใช้ไฟฟ้าที่มีตัวประกอบการใช้ไฟฟ้ามีค่ามากที่สุดเท่าที่จะทำได้ ตัวอย่างเช่น

โรงงานอุตสาหกรรมแห่งหนึ่ง ใช้กระแสไฟฟ้าจากสายส่งระดับแรงดัน 24 กิโลโวลต์ ในเดือนกรกฎาคม 2530 ใช้ไฟฟ้าโดยมีความต้องการพลังไฟฟ้าสูงสุดเฉลี่ย 15 นาที เท่ากับ 4,000 กิโลวัตต์ และความต้องการพลังไฟฟ้าเฉลี่ยสูงสุดเฉลี่ย 15 นาที เท่ากับ 3,500 กิโลวัตต์ โดยใช้พลังงานทั้งสิ้น 2,000,000 - กิโลวัตต์-ชม. อยากทราบว่า โรงงานแห่งนี้จะต้องเสียค่าไฟฟ้าในเดือนกรกฎาคม 2530 เป็นเงินเท่าใด

วิธีคำนวณ

1. ค่าความต้องการพลังไฟฟ้า ( Demand Charge )

ความต้องการพลังไฟฟ้าสูงสุดเฉลี่ย 15 นาที	= 4,000	กิโลวัตต์
คิดเป็นเงินค่าความต้องการพลังไฟฟ้า	= 4,000 x 170	บาท
	= 680,000	บาท

2. ค่าพลังงานไฟฟ้า ( Energy Charge )

จำนวนหน่วยพลังงานไฟฟ้าที่ใช้	= 2,000,000	กิโลวัตต์-ชม.
คิดเป็นเงินค่าพลังงานไฟฟ้า	= 2,000,000 x 1.22	บาท
	= 2,440,000	บาท

3. ค่าไฟฟารวม

= ค่าความต้องการพลังไฟฟ้า ( Demand Charge ) + ค่าพลังงานไฟฟ้า ( Energy Charge )	
= 680,000 + 2,440,000	บาท
= 3,120,000	บาท

4. ส่วนลดค่าไฟฟ้าสำหรับอุตสาหกรรมทุกประเภท ร้อยละ 4  
คิดเป็นเงินส่วนลด  $= 3,120,000 \times 0.04$  บาท  
 $= 124,800$  บาท

5. ค่าเงินส่วนลดหรือเพิ่มค่าความต้องการพลังไฟฟ้า

$$\text{Power Factor}(\cos \theta) = \frac{\text{KW}}{\text{KVA}}$$

$$= \frac{\text{KW}}{(\text{KW}^2 + \text{KVAR}^2)^{1/2}}$$

KW = 4,000 กิโลวัตต์ ; KVAR = 3,500 กิโลวาร์

$$\cos \theta = \frac{4,000}{(4,000^2 + 3,500^2)^{1/2}}$$

$$= \frac{4,000}{(16,000,000 + 12,250,000)^{1/2}}$$

$$= \frac{4,000}{(28,250,000)^{1/2}}$$

$$= \frac{4,000}{5,315}$$

$$= 0.7526$$

เงินส่วนลดหรือเพิ่มค่าความต้องการพลังไฟฟ้าประจำเดือน

$$= K \times \text{Max Kw} \times \text{D.C} \times \left[ 1 - \frac{0.85}{\cos \theta} \right] \text{ บาท}$$

$$K = 95/170 = 0.5588$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned} \text{Max. KW} &= 4,000 \\ \text{D.C} &= 170 \\ \cos \theta &= 0.7526 \end{aligned}$$

กิโลวัตต์

บาทต่อกิโลวัตต์

แทนค่าในสูตร

$$\begin{aligned} &= 0.5588 \times 4,000 \times 170 \times \left[ \frac{1 - 0.85}{0.7526} \right] \text{ บาท} \\ &= 379,984 \times (1 - 1.1294) \text{ บาท} \\ &= -49,169.93 \text{ บาท} \end{aligned}$$

เครื่องหมายลบ แสดงว่าจะต้องถูกเพิ่มค่าความต้องการพลังไฟฟ้าเป็นค่าปรับ เนื่องจากตัวประกอบพลังไฟฟ้าน้อยกว่า 0.85

6. โรงงานแห่งนี้จะคงเสียค่าไฟฟ้าในเดือนกรกฎาคม 2530

เป็นเงินรวมทั้งสิ้น = 3 - 4 + 5

$$= 3,120,000 - 124,800 + 49,169.93 \text{ บาท}$$

$$= 3,044,369.93 \text{ บาท}$$

7. ค่าไฟฟ้าเฉลี่ยต่อหน่วย = 3,044,369.93 / 2,000,000 บาทต่อกิโลวัตต์-ชม.

$$= 1.5222 \text{ บาทต่อกิโลวัตต์-ชม.}$$

จากตัวอย่าง โรงงานอุตสาหกรรมแห่งนี้ ได้มีการปรับปรุงการใช้ไฟฟ้าในเดือนสิงหาคม 2530 ให้มีความสม่ำเสมอมากขึ้น โดยวงจรโหลดที่เหมาะสมและได้ใช้ DEMAND CONTROLLER เป็นตัวควบคุมภายในโรงงาน ตลอดจนได้เพิ่มประสิทธิภาพในการใช้ไฟฟ้า ด้วยการใช้ CAPACITOR ภายในโรงงาน ทำให้ตัวประกอบการใช้ไฟฟ้า (Load Factor) สูงขึ้น และตัวประกอบพลังไฟฟ้า (Power Factor) สูงขึ้นด้วย โดยในเดือนสิงหาคม 2530 ผลการใช้ไฟฟ้าของโรงงานเป็นดังนี้ ความต้องการพลังไฟฟ้าสูงสุดเฉลี่ย 15 นาที เท่ากับ 3,600 กิโลวัตต์ ความต้องการพลังไฟฟ้า รีแอกทีฟสูงสุดเฉลี่ย

15 นาที เท่ากับ 2,000 กิโลวัตต์ โดยใช้พลังงานไฟฟ้าเท่าเดิมคือ 2,000,000 กิโลวัตต์-ชม. อยากทราบว่าในเดือนสิงหาคม 2530 โรงงานแห่งนี้จะเสียค่าไฟฟ้าเท่าไร และสามารถลดค่าไฟฟ้าได้อย่างไร

วิธีคำนวณ

1. ค่าความต้องการพลังไฟฟ้า (Demand Charge)

ความต้องการพลังไฟฟ้าสูงสุดเฉลี่ย 15 นาที	= 3,600	กิโลวัตต์
คิดเป็นเงินค่าความต้องการพลังไฟฟ้า	= 3,600 × 170	บาท
	= 612,000	บาท

2. ค่าพลังงานไฟฟ้า (Energy Charge)

จำนวนหน่วยพลังงานไฟฟ้าที่ใช้	= 2,000,000	กิโลวัตต์-ชม.
คิดเป็นค่าพลังงานไฟฟ้า	= 2,000,000 × 1.22	บาท
	= 2,440,000	บาท

3. ค่าไฟฟ้ายรวม = ค่าความต้องการพลังไฟฟ้า (Demand Charge) + ค่าพลังงานไฟฟ้า (Energy Charge)

$$= 612,000 + 2,440,000 \quad \text{บาท}$$

$$= 3,052,000 \quad \text{บาท}$$

4. ส่วนลดค่าไฟฟ้าสำหรับอุตสาหกรรมทุกประเภท ร้อยละ 4

คิดเป็นเงินส่วนลด	= 3,052,000 × 0.04	บาท
	= 122,080	บาท

## 5. ค่าเงินส่วนลดหรือเพิ่มค่าความต่องการพลังไฟฟ้า

$$\begin{aligned} \text{Power Factor (cos } \theta \text{)} &= \frac{\text{KW}}{\text{KVA}} \\ &= \frac{\text{KW}}{(\text{KW}^2 + \text{KVAR}^2)^{1/2}} \end{aligned}$$

$$\text{KW} = 3,600 \quad \text{กิโลวัตต์} ; \quad \text{KVAR} = 2,000 \quad \text{กิโลแอมร์}$$

$$\begin{aligned} \cos \theta &= \frac{3,600}{(3,600^2 + 2,000^2)^{1/2}} \\ &= \frac{3,600}{(12,960,000 + 4,000,000)^{1/2}} \\ &= \frac{3,600}{(16,960,000)^{1/2}} \\ &= \frac{3,600}{4,118} \\ &= 0.8742 \end{aligned}$$

เงินส่วนลดหรือเพิ่มค่าความต่องการพลังไฟฟ้าประจำเดือน

$$= K \times \text{Max.KW} \times \text{D.C} \times \left(1 - \frac{0.85}{\text{COS}\theta}\right) \quad \text{บาท}$$

$$K = 95/170 = 0.5588$$

$$\text{Max.KW} = 3,600 \quad \text{กิโลวัตต์}$$

$$\text{D.C.} = 170 \quad \text{บาทต่อกิโลวัตต์}$$

$$\text{COS}\theta = 0.8742$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แทนค่าในสูตร

$$= 0.5588 \times 3,600 \times 170 \times \left(1 - \frac{0.85}{0.8742}\right) \text{ บาท}$$

$$= 341,986 \times (1 - 0.9723) \text{ บาท}$$

$$= 9,473.01 \text{ บาท}$$

เครื่องหมายที่ได้เป็นบวก แสดงว่าจะไ้ส่วนลดค่าความต้งการไฟฟ้าเป็นโมฆะ เนื่องจากตัวประกอบไฟฟ้าสูงกว่า 0.85

ในเดือนสิงหาคม 2530 โรงงานแห่งนี้จะต้ง เสียค่าไฟฟ้าเป็นเงินรวม

$$= 3,052,000 - 122,080 - 9,473.01 \text{ บาท}$$

$$= 2,920,446.99 \text{ บาท}$$

$$= 2,920,446.99 / 2,000,000 \text{ บาทต่อกิโลวัตต์-ชม.}$$

$$= 1.4602 \text{ บาทต่อกิโลวัตต์-ชม.}$$

สามารถลดค่าไฟฟ้าลงได้ = ค่าไฟฟ้าเดือนกรกฎาคม 2530 - ค่าไฟฟ้าเดือนสิงหาคม 2530

$$\text{ค่าไฟฟ้าเดือนกรกฎาคม} = 3,044,369.93 \text{ บาท}$$

$$\text{ค่าไฟฟ้าเดือนสิงหาคม} = 2,920,446.99 \text{ บาท}$$

$$\text{ค่าไฟฟ้าลดลง} = 3,044,369.93 - 2,920,446.99 \text{ บาท}$$

$$= 123,922.94 \text{ บาท}$$

ค่าไฟฟ้าที่ลดลงได้นี้ เกิดจาก 2 ส่วนคือ ส่วนของตัวประกอบการใช้ไฟฟ้า (Load Factor) และส่วนของตัวประกอบพลังไฟฟ้า (Power Factor) ซึ่งเกิดจากการปรับปรุงการใช้ไฟฟ้าของโรงงาน

ค่าไฟฟ้าที่ลดลงที่เกิดจากตัวประกอบการใช้ไฟฟ้า (Load Factor) ที่สูงขึ้น

ค่าไฟฟ้ารวมเดือนกรกฎาคม 2530 - ค่าไฟฟ้ารวมเดือนสิงหาคม 2530

ค่าไฟฟ้ารวมเดือนกรกฎาคม = 3,120,000 บาท

ค่าไฟฟ้ารวมเดือนสิงหาคม = 3,052,000 บาท

ค่าไฟฟ้ารวมลดลงจาก Load Factor สูงขึ้น = 3,120,000 - 3,052,000 บาท

= 68,000 บาท

ค่าไฟฟ้าที่ลดลงที่เกิดจากตัวประกอบพลังไฟฟ้า (Power Factor) สูงขึ้น

ค่าส่วนลดหรือเพิ่มค่าความต่องการพลังไฟฟ้า เดือนสิงหาคม 2530 - ค่าส่วนลด

หรือเพิ่มค่าความต่องการพลังไฟฟ้า เดือนกรกฎาคม 2530

ค่าส่วนลดความต่องการพลังไฟฟ้า เดือนสิงหาคม 2530 = 9,473.01 บาท

ค่าส่วนลดความต่องการพลังไฟฟ้า เดือนกรกฎาคม 2530 = -49,169.93 บาท

ค่าไฟฟ้าลดลงจาก Power Factor สูงขึ้น = 9,473.01 - (-49,169.93)

= 9,473.01 + 49,169.93

= 58,642.94 บาท

จากตัวอย่างนี้ จะเห็นได้ว่าค่าไฟฟ้าจะถูกลง เมื่อตัวประกอบการใช้ไฟฟ้า

(Load Factor) สูงขึ้น ซึ่งในทางตรงกันข้าม ค่าไฟฟ้าจะแพงขึ้น เมื่อตัวประกอบ

การใช้ไฟฟ้า (Load Factor) ต่ำลง นอกจากนี้ยังสามารถจะลดค่าไฟฟ้าลงได้นหาก

ได้ปรับปรุงการใช้ไฟฟ้า ในโรงงานให้มีประสิทธิภาพสูงขึ้น คือ เพิ่มค่าตัวประกอบ

พลังไฟฟ้า (Power Factor) ให้ดีขึ้นหรือสูงขึ้นทั้งสองส่วนเกี่ยวข้องกับค่า Demand

ในการคิดเงินค่าไฟฟ้าทั้งสิ้น

วิธีที่จะควบคุมการใช้พลังงานไฟฟ้าโดยการลดค่าความต้องการพลังไฟฟ้านั้นมีหลายวิธี แต่วิธีการนำไมโครโปรเซสเซอร์มาประยุกต์ใช้นั้นนับว่าเป็นวิธีที่เหมาะสม เนื่องไมโครโปรเซสเซอร์มีความเร็ว แม่นยำ น้ำหนักเบา สามารถใช้ในการคำนวณได้ และที่สำคัญก็คือ สามารถเขียนโปรแกรมให้เครื่องทำงานตามต้องการได้ โครงการนี้จึงได้นำเอาไมโครโปรเซสเซอร์มาใช้ในการควบคุมความต้องการกำลังไฟฟ้าสูงสุด



ทฤษฎีและหลักการ

เนื่องจากค่าธรรมเนียมความต่องการพลังงานไฟฟ้าจะคิดจากค่าเฉลี่ยสูงสุด ใน 15 นาที ดังนั้นถ้าเราสามารถควบคุมค่าเฉลี่ยสูงสุดได้ เราก็สามารถลดค่าธรรมเนียมความต่องการพลังงานไฟฟ้าได้

2.1 หลักการควบคุมค่าความต่องการพลังงานไฟฟ้าสูงสุด

การควบคุมค่าความต่องการพลังงานไฟฟ้าสูงสุดสามารถทำได้หลายวิธี ดังนี้

1. ใช้การทำนายแบบเชิงเส้น (Linear Prediction) เพื่อนำมาเปรียบเทียบกับค่าลิมิตที่ตั้งไว้


2. ใช้การทำงานแบบวนรอบ (Duty Cycle) แบ่งงานแบบต่อเนื่องให้โหลดแต่ละตัว มีลักษณะทำงานในช่วงเวลาต่าง ๆ กับเมื่อกระจายการโหลดไฟฟ้าในเวลาต่าง ๆ ออกไป เช่น เครื่องปรับอากาศ เป็นต้น

3. การใช้แหล่งจ่ายไฟเสริม โดยตั้งค่าลิมิตของการใช้ไฟไว้ เมื่อระบบมีการใช้ไฟ ที่เกินกว่าลิมิต ก็จะทำการเดินเครื่องจ่ายไฟสำรอง เพื่อจ่ายไฟเสริมเข้าไป ในช่วงนั้น

จะเห็นว่าวิธีที่ 3 จะคงมีการลงทุนในครั้งแรกสูง ต้องใช้เวลา นานจึงจะคุ้มทุน ส่วนวิธีที่ 2 นั้น เราไม่สามารถลำดับความสำคัญของโหลดแต่ละตัว จะมีเวลาการทำงานที่คงที่ เหมาะกับโหลดบางประเภท เช่น เครื่องปรับอากาศ เครื่องท ความร้อน เป็นต้น ส่วนวิธีที่ 1 นั้นเราสามารถลำดับความสำคัญให้กับ โหลด โหลดแต่ละตัวได้ทำให้มีผลกระทบต่อระบบน้อยมาก เนื่องจากโหลดที่มีลำดับความสำคัญสูงกว่าจะถูกตัดออกทีหลัง และเรายังสามารถใช้ได้กับโหลดทุกประเภทอีกด้วย ดังนั้นเราจึงเลือกวิธีที่ 1 เพื่อควบคุมค่าความต่องการพลังงานไฟฟ้าสูงสุดของระบบ

2.2 หลักการทำนายแบบเชิงเส้น แสดงดังรูป 2.1

ค่าความต่องการพลังงานไฟฟ้า จะถูกทำนายทุก 1 นาที โดยนำจำนวนพัลส์ จากกิโลวัตต์-ชม. มิเตอร์ มาทำการคำนวณเพื่อทำนายจำนวนพัลส์ที่จะเกิดขึ้นเมื่อครบคาบเวลา โดยการทำนายแบบเชิงเส้นดังนี้



รูป 2.1 แสดงการทำนายแบบเชิงเส้น ( LINEAR PREDICTION )

$$PD = A + (B - A) (INT \div T)$$

โดย

PD = ค่าการทำนายพัลส์

A = จำนวนพัลส์ในนาทีที่

B = จำนวนพัลส์ ในนาทีที่

INT = คาบเวลา (นาที)

โดยจำนวนพัลส์ของลิมิตบน และลิมิตล่างคำนวณได้จาก

$$\text{จำนวนพัลส์} = \text{กิโลวัตต์} \times \text{ค่าคงที่} \cdot \text{องศาไมเตอร์} \left( \frac{\text{Pulse}}{\text{Kw-H}} \right) \cdot \text{คาบเวลา}$$

จากนั้นจะนำ PD มาเปรียบเทียบกับลิมิตบนมากกว่าจะไปส่งคัทโหลกลานระบบกว่าลิมิตล่าง จะส่งคัทโหลล โดยลักษณะการคัทและคัทโหลล จะคงค่าหนึ่งถึงเวลาสูงสุดและค่าคงของการคัทและคัทกลับ เมื่อจะทำการคัทโหลล จะคงค่า ถึงเวลาต่ำสุดของ การคัทหรือยัง ถ้ายังคัทยังไม่สามารถคัทโหลลออกได้หรือเมื่อต้องการคัทโหลล จะคงตรวจดูก่อนว่าถึงค่าเวลาต่ำสุดของการคัทหรือยัง ถ้ายังก็ไม่สามารถทำการคัทโหลลได้ให้ไปตรวจสอบโหลลตัวถัดไป เพราะโหลลบางอย่าง เช่น เครื่องปรับอากาศ เราไม่สามารถจะทำการ เปิดปิดในเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า โหลลเคียงกันได้ เพราะจะทำให้อายุการใช้งานสั้นลง

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### บทที่ 3

## การออกแบบระบบฮาร์ดแวร์

### 3.1 บทนำ

ในระบบฮาร์ดแวร์ที่จะได้นี้จะประกอบด้วยส่วนต่าง ๆ ดังนี้คือ

1. หน่วยประมวลผลกลาง ( CPU ) ใช้ ซีพียู เบอร์ **Z80** เป็นตัวทำหน้าที่รับข้อมูลเข้ามาประมวลผล แล้วส่งสัญญาณไปควบคุมส่วนต่าง ๆ ให้เป็นไปตามต้องการ
2. หน่วยความจำ ( Memory ) ประกอบด้วย
  - 2.1 อีพ롬 ( EProm ) ใช้เบอร์ **2732** ซึ่งมีความจุ **4 กิโลไบต์ ( Kilobyte )** เป็นส่วนใช้เก็บข้อมูลแบบถาวร และโปรแกรมมอนิเตอร์ ( Monitor Program ) เพื่อให้ระบบสามารถทำงานตามขั้นตอนที่ต้องการ
  - 2.2 แรม ( RAM ) ใช้เก็บข้อมูลชั่วคราว และสามารถเปลี่ยนแปลงได้ โดยสามารถเขียนข้อมูลลงไปได้ โดยใช้แรมเบอร์ **6116** ขนาดความจุ **2 กิโลไบต์**
3. หน่วยกำหนดเวลาจริง ( Real Time Clock ) หรือ RTC เป็นส่วนกำหนดเวลาให้กับ ซีพียู เพื่อใช้ในการแสดงค่าเวลา และเป็นตัวกำเนิดสัญญาณอินเตอร์รัพท์ทุก **1 นาที** เพื่อใช้ในการทำนายปริมาณการใช้ไฟฟ้าควย
4. ส่วนติดต่อกับอุปกรณ์ภายนอก ( Interfacing Unit ) เป็นส่วนเชื่อมโยงระหว่าง ซีพียู กับอุปกรณ์ภายนอกซึ่งประกอบด้วย
  - 4.1 แผงกดป้อนข้อมูล ( Keyboard ) ใช้สำหรับป้อนข้อมูลเข้าซีพียู เพื่อให้ซีพียูสามารถทำงานตามที่ต้องการ
  - 4.2 หน่วยแสดงผล ( Display ) เป็นส่วนที่ใช้แสดงผลข้อมูลหรือสถานะต่าง ๆ ของระบบ
  - 4.3 ส่วนควบคุมกำลังไฟฟ้า ( Control Relay Output ) เป็นสวิทช์ทางไฟฟ้าที่สามารถควบคุมการสัดต่อโดยซีพียู เพื่อใช้ในการควบคุมกำลังไฟฟ้าให้เป็นไปตามต้องการ
  - 4.4 ส่วนรับสัญญาณพัลส์ ( Pulse Input Unit ) เป็นส่วนรับสัญญาณเข้ามาจากเครื่องวัดค่าพลังงานไฟฟ้า ( kw-h Meter ) แล้วแปลงเป็นสัญญาณที่ซีพียูสามารถรับรู้ได้ เพื่อใช้เป็นข้อมูลในการคำนวณและการควบคุมต่าง ๆ



รูป 3.1 ส่วนประกอบสำคัญของเครื่องควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 ตัวส่งสัญญาณเตือน ( Alarm Unit ) เพื่อส่งเสียงเตือนให้ผู้ใช้สามารถทราบถึงสถานะวิกฤตต่าง ๆ

ส่วนที่ 4.1, 4.2, 4.3 และ 4.5 จะใช้ ไอซีเบอร์ 8255 เป็นตัวอินเทอร์เฟส ส่วนที่ 4.3 จะใช้ไอซีเบอร์ 8253 เป็นตัวอินเทอร์เฟสระหว่างซีพียูกับอุปกรณ์ภายนอก ซึ่งส่วนต่าง ๆ ของระบบฮาร์ดแวร์ได้แสดงดังรูป 3.1

3.2 ซีพียูและหน่วยความจำ

ซีพียูนับเป็นหัวใจสำคัญของระบบ ซึ่งในที่นี้ใช้ซีพียูเบอร์ Z-80 เป็นตัวประมวลผลกลาง โดยซีพียู Z-80 เป็นซีพียูขนาด 8 บิต ซึ่งเป็นที่นิยมใช้กันแพร่หลายสามารถหาหนังสือที่เกี่ยวข้องของกับซีพียูตัวนี้ได้ง่าย ดังนั้นในที่นี้จึงจะไม่กล่าวถึงรายละเอียดของตัว Z-80 แต่จะกล่าวถึงลักษณะการใช้งานตัวซีพียู

ลักษณะการทำงานของซีพียู จะมีการบริการงาน แบบคิกการทำงานตามโปรแกรมหลัก ( Main Program ) และการตอบสนองการอินเทอร์รัพท์ ( Interrupt Service Rutine ) ซึ่งการรับสัญญาณที่อินเทอร์รัพท์จากวงจร RTC นี้จะกล่าวในส่วนต่อไปนี้จะใช้การอินเทอร์รัพท์แบบมีแมสก์ ( Maskable Interupt )


สัญญาณนาฬิกา ( Clock ) ที่ป้อนให้ซีพียูเพื่อเป็นตัวกำหนดจังหวะการทำงานของระบบทั้งหมดในลูกตองนั้น ใช้สัญญาณนาฬิกาที่โคจจากสัญญาณนาฬิกาที่ออกจากขา CK OUT ของ RTC ซึ่งโคจจากสัญญาณนาฬิกาจากสัญญาณที่ป้อนให้ RTC ซึ่งมีความถี่ 4.194304 MHz หากควย 14 เป็น 1.0498576 MHz เพื่อป้อนให้ CPU ซึ่งจะกล่าวถึงรายละเอียดในส่วนของ RTC

การคอกษา RESET ปกติให้มีสถานะ เป็น 1 เพื่อไม่ให้แอคทีฟ ( Active ) และต่อสวิทช์เช็ท ลงกราวด์ ( Ground ) ไว้เพื่อเมื่อกดสวิทช์เช็ท จะเป็นการรีเช็ทตัวซีพียู

สำหรับขา MREQ, IOREQ, RD, WR จะต่อเข้ากับส่วนต่าง ๆ เพื่อติดต่อกับหน่วยความจำและอุปกรณ์ภายนอก

สำหรับขา WAIT, NMI, BUSRQ ให้ต่อให้มีสถานะ 1 ซึ่งไม่แอคทีฟเนื่องจากไม่ได้ใช้





รูป 3.2 ภาพแสดงวงจรสำหรับเขียนและหน่วยความจำของเครื่องคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 หน่วยกำหนดเวลาจริง

อาร์ทีซี ( **RTC** คือ **Real Time Clock** ) หรือนาฬิกาบอกเวลาจริงให้กับไมโครโปรเซสเซอร์ โดยที่การทำงานด้านเวลาของอาร์ทีซี ไม่เกี่ยวข้องกับตัว ซีพียูเลย ดังนั้นเวลาที่ไต่จากอาร์ทีซี จึงมีความเที่ยงตรงมาก นอกจากนี้ในตัวอาร์ทีซีสามารถปรับจำนวนวันในแต่ละ เดือนอัตโนมัติไม่ว่าจะเป็นเดือนที่มี 28, 29 , 30 หรือ 31 วัน

อาร์ทีซี เป็นไอซีชนิดซีมอส ( **CMOS** ) จึงสามารถสำรองแรงดันด้วยแบตเตอรี่สำรองขนาดเล็กได้ แม้ว่าไฟที่ป้อนจะดับแต่เวลาในอาร์ทีซี ยังไม่สูญหายไปเลย


สำหรับโครงการนี้ใช้อาร์ทีซีเบอร์ **MC146818** ดังนั้นจึงจะขอลาดึงอาร์ทีซีตัวนี้โดยย่อ ๆ เพื่อให้พอเข้าใจ สำหรับรายละเอียดของ **MC146818** สามารถศึกษาเพิ่มเติมจากภาคผนวกข้างท้าย

คุณสมบัติของ **MC146818**


- 1 ) กินกระแสไฟน้อยมากเนื่องจากเป็น **CMOS**
- 2 ) ใช้คริสตัลไค 2 ความถี่ คือ **32.768 kHz** , **1.048576 MHz** และ **4.194304 MHz** . โดยเลือกไคควาย พอสต์แอร์
- 3 ) มีหน่วยความจำภายใน **64 ไบท์**
- 4 ) ใช้นับเวลาแบบ **12 ชั่วโมง** หรือ **24 ชั่วโมง**
- 5 ) กำหนดการอินเตอร์พัทไค 3 ลักษณะคือ อินเตอร์พัทตามเวลาปลุก, อินเตอร์พัทตามความถี่ที่ตั้งไว้ และอินเตอร์พัททุก ๆ วินาที

จะเห็นว่าภายในอาร์ทีซี มีลักษณะเป็นหน่วยความจำซึ่งมีขนาด **64 ไบท์** โดยแบ่งเป็น **7 ไบท์** สำหรับแสดงเวลา, **3 ไบท์**แสดง เวลาปลุก, **4 ไบท์**สำหรับ รีจิสเตอร์ควบคุม/บอกสถานะและ **50 ไบท์**เป็นแรมใช้งานทั่ว ๆ ไปดังในรูป 3.4

ลักษณะโครงสร้างภายใน MC146818 แสดงไว้มากในรูป 3.3




รูป 3.3 ภาพแสดงหน่วยความจำภายในตัว MC 146818



รูป 3.4 ลักษณะโครงสร้างภายในของ MC 146818

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของ บริษัท เซมิคอนดักเตอร์ เทคโนโลยี จำกัด ไม่ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.5 ลักษณะการจัดการของ MC 146818


ลักษณะของ MC146818 เป็นดังนี้

- OSC1, OSC2 ต่อเข้ากับตัวคริสตัลโดยตรงหรืออาจต้องการบ่อนความถี่จากภายนอกก็ได้โดยบ่อนเข้าที่ขา
- ADO-AD7 ( address/data bus ) เป็นบัสแอกเกรสและบัสข้อมูลรวมกัน โดยทำงานในแบบมัลติเพล็กซ์ ซึ่งจะทำงานเป็นบัสแอกเกรสก่อนเมื่อขา AS แอคทีฟ ( เป็นขอบขาลง ) แล้วจึงทำงานเป็นบัสข้อมูลเมื่อขา DS หรือ R/W แอคทีฟ ( เป็นลอจิก "0" )
- CE ( chip enable ) เป็นขาควบคุมการทำงานของบัสและขาสัญญาณต่าง ๆ เมื่อขา  $\overline{CE}$  เป็น "1" ขา ADO-AD7, DS และ R/W กำลังแอกทีฟแต่การใช้งานทั่วไปมักต่อขาลงกราวดิน
- AS ( address strobe ) หรือทำงานเป็นขา ALE ( Address Latch Enable ) ทำหน้าที่แลตซ์ขา ADO-AD7 เอาไว้เพื่อให้เห็นแสง เป็นขาแอกเกรสขณะที่ขา AS นี้เปลี่ยนจากลอจิก "1" ไปเป็นลอจิก "0"
- R/W หรือขา  $\overline{WR}$  ทำหน้าที่กำหนดการเขียนข้อมูลลงในหน่วยความจำ ( RAM ) ทั้ง 64 ไบต์ ซึ่งหมายถึงการตั้ง เวลา นาฬิกา, การตั้ง เวลา ปลุก, การสั่งงาน รีจิสเตอร์ควบคุมและการเขียนข้อมูลลงในแรมใช้งานทั่วไป 50 ไบต์ โดยขา R/W นี้จะแอกทีฟที่ลอจิก "0"
- DS ( data strobe ) หรือขา  $\overline{RD}$  ทำหน้าที่กำหนดการอ่านข้อมูลในหน่วยความจำทั้ง 64 ไบต์ ซึ่งหมายถึงการอ่านเวลา, อ่านเวลาปลุก การอ่านสถานะของ รีจิสเตอร์ควบคุม และการอ่านข้อมูลจากแรมใช้งานทั่วไป 50 ไบต์ โดยขา DS จะแอกทีฟที่ลอจิก "0"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- **RESET** เป็นสัญญาณอินพุตสำหรับรีเซ็ตระบบเมื่อขานี้เป็น "0" โดยไม่มีผลกระทบต่อการเดินของนาฬิกาแต่อย่างใด แต่จะทำให้เกิดผลดังนี้คือ
  - 1) แฟลคสำหรับอื่นา เบิ้ลการอินเทอร์พท์ทั้งสาม ( **PIE,UIE,AIE** ) ถูกเคลียร์ให้เป็น "0"
  - 2) แฟลคแสดงการขออินเทอร์พท์ทั้งสาม ( **PF,UF,AF** ) ถูกเคลียร์เป็น "0"
  - 3) ไม่สามารถอ่านและเขียนเวลาได้
  - 4) ขาสัญญาณขออินเทอร์พท์ (  **$\overline{IRQ}$**  ) เป็นอิมพีแอนซ์สูง
  - 5) แฟลคอื่นา เบิ้ลสัญญาณคลื่นสี่เหลี่ยม ( **SQWE** ) ถูกเคลียร์เป็น "0"
- **$\overline{IRQ}$**  ( **interrupt request** ) เป็นขาสัญญาณเอาต์พุตสำหรับการขออินเทอร์พท์กับ **CPU** โดยจะแอกทีฟที่ลอจิก "0" ซึ่งการขออินเทอร์พท์ของอาร์ทีซี นี้ขอได้ 3 ลักษณะคือ
  - อินเทอร์พท์เป็นจังหวะตามความถี่
  - อินเทอร์พท์ทุก ๆ วินาทีหลังผ่านการปรับเวลา
  - อินเทอร์พท์เมื่อถึงเวลาปลุก
- **CKFS** ( **clock out frequency select** ) เป็นขาสัญญาณอินพุตสำหรับการหารความถี่ที่ตัวคริสตอล แล้วส่งออกทางขา **CKOUT** ถ้าขานี้เป็น "0" หมายถึงทำการหารด้วย 4 แต่ถ้าเป็น "1" หมายถึงไม่มีการหารคือขา **CKOUT** มีความถี่เท่าตัวคริสตอล
- **CKOUT** ( **Clock Out** ) คือสัญญาณเอาต์พุตความถี่ระบบเพื่อนำความถี่ของระบบเพื่อนำความถี่ของระบบไปใช้งานอย่างอื่น
- **PS** ( **Power Sense** ) เป็นขาสัญญาณอินพุต สำหรับควบคุมการแสดงผลสถานะของหน่วยความจำทั้ง 64 ไบต์ ว่าข้อมูลถูกต้องหรือไม่ ซึ่งสัญญาณจากขานี้ จะใช้แสดงสถานะของการป้อนแรงดันเข้ากับ **RTC** ขณะเริ่มค้นโดยการไปแสดงผลอยู่ที่แฟลค **VRT** ในรีจิสเตอร์ D เมื่อขานี้ยังคงเป็นลอจิก "0" อยู่ แฟลค **VRT** จะถูกเคลียร์ให้เป็น "0"
- **SQW** เป็นขาสัญญาณคลื่นสี่เหลี่ยมเอาต์พุต ( **square wave output** ) ที่สามารถโปรแกรมความถี่ได้ โดยกำหนดจากรีจิสเตอร์ควบคุม

## รีจิสเตอร์ควบคุมและแสดงสถานะแสดงคังในรูป 3.6



รูป 3.6 ภาพแสดงรีจิสเตอร์ควบคุมและแสดงสถานะของ MC 146818

สำหรับรายละเอียดของรีจิสเตอร์ควบคุม มีดังนี้

รีจิสเตอร์ A ประกอบด้วย

- UIP ( **update in progress** ) เมื่อบิตนี้เป็น "1" แสดงว่ากำลังโหลดหรืออยู่ในระหว่างปรับหรือเปลี่ยนเวลา แต่ถ้าเป็น "0" แสดงว่าอยู่ในการทำงานปกติ
- DV2 , DV1 , DV0 ( **divider select** ) เป็นตัวกำหนดความถี่คริสตอล โดยเลือกคังนี้

- 000 เลือกรฐานความถี่ 4.194304 MHz.
- 001 เลือกรฐานความถี่ 1.048576 kHz.
- 002 เลือกรฐานความถี่ 32.768 kHz.

- RS3,RS2,RS1,RS0 ( rate selection ) เป็นตัวกำเนิควความถี่ที่ขา SQW และกำหนดจังหวะการอินเทอร์พท์ ดังตารางที่ 1

รีจิสเตอร์ B ประกอบด้วย

- SET ทำหน้าที่ในการตั้ง เวลาเมื่อเทบิตนี้เป็น "0" นาฬิกาจะเดินตามปกติ แต่ถ้าเป็น "1" จะทำหน้าที่พักหยุดเดิน
- PIE ( periodic interrupt enable ) ทำหน้าที่อานา เปิดการอินเทอร์พท์แบบจังหวะ
- AIE( alarm interrupt enable ) ทำหน้าที่อานา เปิดการอินเทอร์พท์แบบเวลาปลุก
- UIE ( update-ended interrupt ) ทำหน้าที่อานา เปิดการอินเทอร์พท์ทุก ๆ วินาที
- SQWE ( square wave enable ) ทำหน้าที่อานา เปิดสัญญาณคลื่นสี่เหลี่ยมพาง-ขา SQW
- DM ( data mode ) แสดงว่าข้อมูลในหน่วยความจำแสดง เวลา ( แอคเตอรส 00H-09H ) เป็นเลขไบนารี ( DM=1 ) หรือเลข BCD ( DM=0 )
- 24/12 เลือกรลักษณะการแสดง เวลาเป็น 24 ชั่วโมง (บิตนี้เป็น 0 ) หรือ 12 ชั่วโมง
- DSE ใช้สำหรับการแสดงในอเมริกา ซึ่งมีการปรับเวลาให้เร็วขึ้น 1 ชั่วโมง ในปลายเดือนเมษายน และปรับเวลาให้ช้าลง 1 ชั่วโมง ในปลายเดือนตุลาคม

รีจิสเตอร์ C ประกอบด้วย

- IRQF( interrupt request flag ) เป็นแ ลกแสดงว่าเกิดการอินเทอร์พท์ เมื่อแฟล็ก IRQF เป็น "1" จะ านาให้  $\overline{IRQ}$  เป็น "0"

ตารางที่ 1 แสดงช่วงเวลาการอินเตอร์รัทท์เป็นจังหวัดและความถี่เอาต์พุตทางขา SQW โดยขึ้นอยู่กับบิต RS0-RS3 ในรีจิสเตอร์ A และความถี่ของตัวคริสตัลที่ใช้

บิตต่างๆ ในรีจิสเตอร์ A				คริสตัลความถี่ 4.194304 MHz หรือ 1.048576 MHz		คริสตัลความถี่ 32.768 kHz	
				ช่วงเวลา หรืออินเทอร์รัทท์	ความถี่เอาต์พุต ทาง SQW	ช่วงเวลา หรืออินเทอร์รัทท์	ความถี่เอาต์พุต ทาง SQW
RS3	RS2	RS1	RS0				
0	0	0	0	None	None	None	None
0	0	0	1	30.517 $\mu$ S	32.768 kHz	3.90625 ms	256 Hz
0	0	1	0	61.035 $\mu$ S	16.384 kHz	7.8125 ms	128 Hz
0	0	1	1	122.070 $\mu$ S	8.192 kHz	122.070 $\mu$ S	8.192 kHz
0	1	0	0	244.141 $\mu$ S	4.096 kHz	244.141 $\mu$ S	4.096 kHz
0	1	0	1	488.281 $\mu$ S	2.048 kHz	488.281 $\mu$ S	2.048 kHz
0	1	1	0	976.562 $\mu$ S	1.024 kHz	976.562 $\mu$ S	1.024 kHz
0	1	1	1	1.953125 ms	512 Hz	1.953125 ms	512 Hz
1	0	0	0	3.90625 ms	256 Hz	3.90625 ms	256 Hz
1	0	0	1	7.8125 ms	128 Hz	7.8125 ms	128 Hz
1	0	1	0	15.625 ms	64 Hz	15.125 ms	64 Hz
1	0	0	1	31.25 ms	32 Hz	31.25 ms	32 Hz
1	0	1	0	62.5 ms	16 Hz	62.5 ms	16 Hz
1	1	0	1	125 ms	8 Hz	125 ms	8 Hz
1	1	1	0	250 ms	4 Hz	250 ms	4 Hz
1	1	1	1	500 ms	2 Hz	500 ms	2 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- PF ( periodic interrupt flag ) เป็นแฟล็กแสดงการอินเทอร์รัพท์เมื่อถึงจังหวะการอินเทอร์รัพท์ที่ตั้งไว้
- AF ( alarm interrupt flag ) เป็นแฟล็กแสดงการอินเทอร์รัพท์เมื่อนาฬิกาเดินมาถึงเวลาที่ลูกที่ตั้งไว้
- UF ( update-ended interrupt flag ) เป็นแฟล็กแสดงการอินเทอร์รัพท์เมื่อถึงช่วงการเปลี่ยนเวลาทุก ๆ 1 วินาที

**รีจิสเตอร์ D**


รีจิสเตอร์นี้มีบิตที่ใช้เพียงบิตเดียวคือบิตที่ 7 ส่วนที่เหลืออีก 7 บิตไม่มีการใช้งานอะไรและจะอ่านออกมาได้เป็น "0" เสมอ

- VRT ( valid RAM and time ) เป็นบิตแสดงสถานะของข้อมูลใน RAM ทั้ง 64 ไบต์ว่ายังใช้ได้อยู่หรือไม่


ลักษณะการคิกคอร์ดระหว่าง ซีพียู กับอาร์ทีซีจะเป็นแบบการคิกคอร์ดหน่วยความจำโดยกำหนดคิหน่วยความจำในควอเตอร์ซีพียูแอดเดรสตั้งแต่ 4000H-4FFFH ซึ่งเป็นสัญญาณของ **RTCSELECT** การคิกคอร์ดอาร์ทีซีคือวงจรรูป



รูป 3.7 วงจรแสดงการต่อ RTC เข้ากับตัวซีพียู Z-80



รูป 3.8 ไตอะแกรมเวลาแสดงขั้นตอนการเขียนข้อมูลลงใน RTC



รูป 3.9 ไตอะแกรมเวลาแสดงขั้นตอนการอ่านข้อมูลจาก RTC

เนื่องจากตัว MC146818 ไม่ได้ออกแบบให้ใช้กับ Z-80 โดยตรง และ การติดต่อกับอาร์ทีซี จะต้องอ้างคำสั่ง 2 คำสั่ง โดยการส่งค่าแอดเดรสที่ต้องการ ติดต่อกับนาฬิกาข้อมูล และให้ขา AS แอคทีฟ เพื่อให้อาร์ทีซีแลตซ์แอดเดรสที่ต้องการติดต่อกับเขาไป และคำสั่งที่สองจะเป็นการส่งหรือรับข้อมูลจากตัวอาร์ทีซี โดยให้ขา DS แอคทีฟสำหรับการอ่านข้อมูลจาก RTC หรือให้ขา R/W แอคทีฟ สำหรับการเขียนข้อมูลลงในตัวอาร์ทีซีทั้งในรูปแบบ 3.8-3.9

การอ้างแอดเดรสครั้งแรกจะต้องให้ขา AO เป็น "0" เมื่อให้เกิดสัญญาณ ที่ขา AS เพื่อให้ RTC แลตซ์ค่าแอดเดรสของแรมภายในตัวอาร์ทีซีแล้วจึงอ้าง แอดเดรสครั้งที่ 2 ซึ่งขา AO เป็น "1" เป็นการอินาเบิลให้สัญญาณ RD หรือ WR ผ่านไปยังขา DS หรือ R/W ตามลำดับ จะเห็นได้ว่าแอดเดรสที่เลือกเพื่อ เลือกตัวอาร์ทีซี ( RTCSELECT ) ซึ่งมีค่าอยู่ระหว่าง 4000H ถึง 4FFFH นั้น สามารถถูกใช้ในการติดต่อกับอาร์ทีซีเพียง 2 ตำแหน่งก็ได้ คือตำแหน่งที่ขา AO เป็น "0" ( แอดเดรสเลขคู่ ) เพื่อเป็นการอ้างแอดเดรสภายในตัวอาร์ทีซี ซึ่งต้องใช้คำสั่งที่ให้ WR เป็น "0" ควบ และตำแหน่งที่ขา AO เป็น "1" ( แอดเดรสเลขคี่ ) และใช้คำสั่งที่ RD เป็น "0" ในกรณีที่ต้องการอ่านข้อมูลเข้ามา จาก RTC หรือใช้คำสั่งที่ WR เป็น "0" ในกรณีที่ต้องการเขียนข้อมูลลงใน อาร์ทีซี ซึ่งในที่นี้จะใช้แอดเดรส 2 คำคือ 4000H ในการอ้างแอดเดรสและ 4001H ในการอ่านหรือเขียนข้อมูล ตัวอย่างเช่น ต้องการเขียนข้อมูลลงใน RTC ก็ต้องใช้คำสั่ง 2 คำสั่ง คือ

LD ( 4000H ) , ค่าแอดเดรสที่ต้องการเขียน

LD ( 4001H ) , ข้อมูลที่ต้องการเขียน

ส่วนการอ่านข้อมูลจากอาร์ทีซีจะใช้คำสั่ง

LD ( 4000H ) , ค่าแอดเดรสที่ต้องการอ่าน

LD ข้อมูลที่อ่านได้ , ( 4001H )

ขา osc1, osc2 คือเข้ากับคริสตอลความถี่ 4.194304 MHz. เพื่อเป็น สัญญาณความถี่ให้กับสัญญาณเวลาต่าง ๆ ภายในอาร์ทีซี ขา CKFS คอลงกราวด์ เพื่อให้สัญญาณความถี่ที่ส่งออกผ่านทางขา CKFS เหลือเท่ากับความถี่คริสตอลหารด้วย

( 4.19430 4 ) หรือเป็นสัญญาณความถี่ 1.048576 MHz. ป้อนเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## สัญญาณนาฬิกาให้กับซีพียู

ลักษณะการใช้งานของอาร์ทีซีโมโครงานนี้จะเป็นตัวไขบอกเวลาให้กับซีพียู เพื่อใช้ในการแสดงออกทางฮีสเพลย์แบบตัวเลข 7 ส่วนโดยมีลักษณะใช้ให้อินเทอร์พัททุก 1 วินาที แล้วให้ซีพียู มาอ่านค่าต่าง ๆ บนอาร์ทีซี โดยต่อขา **IRQ** ของอาร์ทีซี เข้ากับขา **INT** ของซีพียู นอกจากนี้การอินเทอร์พัททุก ๆ วินาที ยังใช้ในการทำนายแบบเชิงเส้นทุก ๆ หนึ่งนาที โดยให้ซีพียูนับจำนวนวินาที ที่อินเทอร์พัท จนครบ 1 นาที ก็จำเริญการทำนายแบบเชิงเส้นของวงจรไขไฟฟ้าคั้งที่กล่าวมาแล้วในบทที่ 2

### 3.4 ส่วนป้อนข้อมูลเข้า ส่วนแสดงผล และส่วนควบคุม

ส่วนป้อนข้อมูลเข้า ส่วนแสดงผล และส่วนควบคุมจะใช้ 8255 เนการควบคุมคั้งรูป 3.10 โดยมีการกัโคคให้ 8255 อยู่ตำแหน่ง **F4H - F7H**

พอร์ท A ของ 8255 เป็นพอร์ทเอาต์พุตสำหรับ เป็นสัญญาณควบคุมการคักค้อ โทเลข 8 ของสัญญาณ ซึ่งจะส่งสัญญาณไปให้ส่วนขั้วรับเลย ซึ่งจะกล่าวในส่วนค่อไป ตำแหน่งของพอร์ท A คือ **F4H**

พอร์ท B เป็นพอร์ทเอาต์พุตสำหรับคิสเพลย์ตัวเลข 7 ส่วนโดยมี **IC - 74LS244** เป็นตัวขั้วกระแส ตำแหน่งของพอร์ท B คือ **F5H**

พอร์ท C แบ่งเป็น 2 ส่วนคือ 4 บิตล่าง (PC0 - PC3) เป็นพอร์ทเอาต์พุต โดย 3 บิตแรก (PC0 - PC2) ใช้ในการสแกนคีมอร์คและใช้ในการคีสเพลย์ตัวเลข 7 ส่วน ซึ่งใช้หลักวงจรคิสเพลย์แบบ มัลติเพลกซ์ และบิตที่ 4 (PC 4) ใช้เป็นสัญญาณค็อนค่าง ๆ

ส่วน 4 บิตบนของพอร์ท C ใช้เป็นอินพุต โดยใช้เพียง 2 บิต คือ PC4 และ PC5 เป็นตัวรับการสแกนคีมอร์คในแนวแถว (ROW) ส่วน PC6 และ PC7 ไม่ค็อใช้จึงค็อความค่านทาน 10K เพื่อให้อ่านค็อโลจิก " 1 " เสมอ

พอร์ท C จะมีตำแหน่งคือ F6H ส่วนตำแหน่ง F7H คือ ตำแหน่งค็อนโทรล-เวิร์ค (Control Word) ของ 8255

การแสดงผลทางตัวเลข 7 ส่วนซึ่งมีจำนวน 8 หลัก นั้น จะอาศัยหลักการ มัลติเพลกซ์ โดยให้ตัวเลขคักค้อที่ละหลักสลับไปเรื้อย ๆ ค้วยความเร็วสูงจนตามองไม่เห็น แค้จะเห็นเป็นลักษณะคักพร้อม ๆ กันทุกหลัก ซึ่งลักษณะเช่นนี้สามารถค็ออุปกรณ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


และกระแสไฟฟ้าที่จ่ายให้กับหน่วยแสดงผลใด

แผงกบป้อนข้อมูลที่จำนวนทั้งหมด 16 ตัว โดยคือในลักษณะ 2x8 คือคือ ลักษณะ 2 แถว (row) x 8 คอลัมน์ (column) ซึ่งการรับรู้ค่าแห่งที่ กคคีย์บอร์ด สามารถรู้ได้โดย การสแกนเอาท์พุททางแนวคอลัมน์ แล้วรับอินพุท ทางแนวแถว แล้วนำค่าแห่งทางแถวและคอลัมน์มาตีค่า เป็นค่าแห่งที่ถูกกด

ส่วนซีรี่เลขแสดงคังในรูป 3.11 โดยมีสวิทซ์ 3 ทาง เป็นตัวคชขเลือก ว่าจะสามารถให้ค่า เอาท์พุทของรี เลขมีลอจิกตามสัญญาณควบคุมจาก 8255 หรือ จะให้เปิดหรือปิดตลอดเวลา โดยไม่สนใจสัญญาณจากตัว 8255 เลขก็ไค

3.5 ส่วนนับสัญญาณพัลซ

ส่วนนับสัญญาณพัลซซึ่งไคจาก kw-h มีเตอร์นี้ จะใช้ 8253 เป็นตัวนับ โดยสามารถนับสัญญาณพัลซจาก kw-h มีเตอร์ จำนวน 3. ตัวพร้อม ๆ กัน คังรูป 3.12




รูป 3.11 ภาพแสดงวงจรส่วนรับสัญญาณพัลซ

การใช้งานจะกำหนดให้ 8253 อยู่ที่ตำแหน่ง FOH - F3H โดยกำหนดให้  
 เวลาเทอร์ทิง 3 ของ 8253 ทำงานเป็น 16 บิตเคาน์เตอร์ โดยให้ทำงานโหมด 0  
 (mode 0) ทำให้สามารถนับจำนวนพัลส์ ได้ไม่เกิน 65,535 พัลส์ ในเวลา 1  
 นาที ถ้าใน 1 นาทีจำนวนพัลส์จาก kw-h มิเตอร์ เกิน 65,535 พัลส์ ก็จะมี  
 สัญญาณเตือนทางขาสัญญาณ out ของ เคาน์เตอร์แต่ละตัว (out0 , out1 , out2 )  
 ขา gate ของแต่ละตัวจะต่อกับรูป โดยมีสวิทช์แต่ละตัว ( s1,s2,s3 ) เป็น  
 ตัวเลือกว่าจะต้องการสัญญาณพัลส์จาก kw-h มิเตอร์ จำนวนกี่ตัว โดยจะเลือกได้  
 โดยออกสวิทช์ ตัวที่ต้องการ เพื่ออีน่า เมื่อสัญญาณพัลส์ของแต่ละ เคาน์เตอร์

3.6 วงจรส่งสัญญาณเตือน

จะใช้วงจรที่มี IC555 เป็นตัวกำเนิดสัญญาณให้กับทรานซิสเตอร์ เพื่อขยาย  
 กระแสที่จ่ายให้ลำโพงขนาด 8Ω โดยสัญญาณเตือนจะเริ่มเมื่อลอจิก "1" มาจาก  
 8255 ( alarm 1 ) หรือมาจาก 8253 ( alarm2 ถึง alarm4 ) ตัวใดตัวหนึ่ง



รูป 3.12 ภาพแสดงส่วนวงจรส่งสัญญาณเตือน

การออกแบบระบบซอฟต์แวร์

โปรแกรมการทำงานหลัก จะเป็นการสแกนคีย์บอร์ด และส่วนแสดงผลโดย อารทีซี จะส่งสัญญาณ อินเทอร์รัพท์ มาทุก ๆ 1 วินาที เพื่อให้ ซีพียู นำเวลาจาก อารทีซีไปเก็บ และแสดงผล

นอกจากนั้น จะเป็นโปรย่อย ของแต่ละปุ่มของคีย์บอร์ด โดย ซีพียู จะนำค่า โคลด์ ที่อ่านได้ เพื่อไปเข้าโปรแกรมย่อย ต่าง ๆ ดังนี้


- ปุ่ม **Sync** เป็นการเซ็ทให้ ซีพียู เริ่มนับคาบเวลา เพื่อให้ ซีพียู มีคาบเวลาที่พร้อม กับคาบเวลาของคีมานคีมิตเตอร์ ของการไฟฟ้า
- ปุ่ม **CLR** จะนำค่าศูนย์ ไปใส่ไว้ในคลอแทนในหน่วยความจำ ที่เก็บค่าของข้อมูลที่ แสดงที่หน่วยแสดงผล
- ปุ่ม **MODE** เป็นการเลือกโหมดการแสดงผล โดยในขณะแสดงเวลาอยู่จะเป็นโหมด 0 เมื่อกด 1 ครั้ง จะเปลี่ยน เป็นโหมด 1 จะแสดงข้อมูลต่าง ๆ ของเครื่องไคแก วัน , เดือน , ปี , ค่าลิมิตบน, ค่าลิมิตล่าง, ค่าคงที่ของ เครื่องวัดค่าพลังงานไฟฟ้า, คาบเวลา โดยจะแสดงทีละค่าตามลำดับ เมื่อกดปุ่ม **ENTER** เมื่อกดอีก 1 ครั้ง จะเปลี่ยนเป็นโหมด 2 จะแสดง ข้อมูลต่าง ๆ ของโหลด ค่าเวลาสูงสุดของการตัด, ค่าเวลาต่ำสุดของการตัด, ค่าเวลาต่ำสุดของการต่อ โดยจะแสดงทีละค่าตามลำดับ เมื่อกดปุ่ม **ENTER**
- ปุ่ม **Set** ในขณะที่เครื่องแสดงค่าในโหมดต่าง ๆ อยู่ ณ นั้น เมื่อกดปุ่ม **Set** เครื่อง จะรับค่าจากคีย์บอร์ด และเมื่อกดปุ่ม **ENTER** เครื่องจะเก็บข้อมูลที่ป้อนนี้ลงในตำแหน่ง ของหน่วยความจำที่เก็บค่าของข้อมูล ที่แสดงอยู่
- ปุ่ม **READ** กดครั้งแรกจะแสดงค่าพลังงานไฟฟ้าที่ใช้ไปขณะนั้น แล้วกด **ENTER** จะ แสดงค่าความตองไฟฟ้าสูงสุดขณะนั้น กด **ENTER** อีกครั้ง จะแสดงค่าทำนายของ ค่าพลังงานในคาบเวลานั้น


-ปุ่ม ENTER ขณะอยู่ในโหมด 0,1 และ 2 จะนำข้อมูลในตำแหน่งถัดไปมาแสดงตามลำดับ เมื่ออยู่ในโหมดเซ็ท จะนำข้อมูลใหม่ที่ป้อนไปเก็บในหน่วยความจำที่เก็บข้อมูลที่แสดงอยู่นั้น และนำข้อมูลในตำแหน่งถัดไปมาแสดง และรอรับคีย์บอร์ดจนกว่าจะเปลี่ยนโหมดการทำงาน

-ปุ่ม 0-9 เมื่ออยู่ในโหมดเซ็ท จะรับข้อมูลที่ป้อนเป็นตัวเลขที่กดนี้ แสดงที่หน่วยแสดงผล โดยเมื่อกดหลักหนึ่ง จะนำค่านั้นแสดงในหลักสุดท้าย แล้วเลื่อนหลักอื่นไปทางขวา 1 หลัก เมื่อ ซีพียู นับเวลาได้ 1 นาที จะไปทำการลดเวลาของแฟลคแสดง เวลาต่าง ๆ ลง และเซ็ทค่าแฟลคต่าง ๆ หลังจากนั้นจะไปอ่านค่าจำนวนพัลส์ของ กิโลวัตต์-ชม. มิเตอร์ จากเคาน์เตอร์ เพื่อทำนายจำนวนพัลส์ในนาที่ที่ 15 แล้วนำมาเปรียบเทียบ กับพัลส์ของคาลิมิตบนและลิมิตล่าง ที่หาได้จากการนำค่ากิโลวัตต์ของลิมิตบน และลิมิตล่าง คูณกับค่าคงที่ของกิโลวัตต์-ชม. มิเตอร์ แล้วคูณด้วยคาบเวลาของระบบ เมื่อค่าพัลส์ที่อ่านมาได้มีค่ามากกว่าลิมิตบน เครื่องจะส่งค่าไปที่เอาต์พุท เพื่อให้โหลดที่มีลำดับความสำคัญต่ำสุดมีเอาต์พุทเป็นศูนย์ เป็นการตัดโหลดออกจากระบบ ถ้าโหลดในลำดับความสำคัญต่ำสุดถูกตัดออกก่อนแล้ว ก็จะเลื่อนไปตัดโหลดในลำดับความสำคัญสูงขึ้นไปตามลำดับ ในกรณีที่เครื่องตัดโหลดออกจากระบบหมดแล้ว แต่ค่าพัลส์ที่อ่านได้ยังมีค่ามากกว่า คาลิมิตบนอยู่ เครื่องจะส่งเสียงเตือนใหญ่ไซรู ถ้าค่าพัลส์ที่อ่านได้มีค่าต่ำกว่าคาลิมิตบน เครื่องจะนำค่าพัลส์ไปเปรียบเทียบกับคาลิมิตล่าง ถ้าต่ำกว่า เครื่องจะทำการต่อโหลด ที่มีลำดับความสำคัญสูงสุดเขาระบบก่อน ถ้ายังต่ำกว่าอยู่ก็จะไปต่อโหลดในลำดับความสำคัญต่ำลงมา ตามลำดับ จะเห็นว่า คาลิมิตบนจะต้องมีค่ามากกว่าคาลิมิตล่าง ดังนั้น ในการป้อนค่าให้กับเครื่องถ้าป้อนค่าลิมิตล่างมากกว่าลิมิตบน เครื่องจะสลับค่าให้ลิมิตล่าง เป็นลิมิตบนให้ โดยอัตโนมัติ


เมื่อครบคาบเวลา ซีพียู จะนำค่าพลังไฟฟ้าสูงสุดที่คำนวณได้ในคาบเวลานั้นไปเก็บ และจะเปลี่ยนแฟลค ของคาบเวลาไปเริ่มจุดเริ่มคนของคาบเวลาใหม่

## โปรแกรมหลัก






### โปรแกรมย่อยการต่อไหลค



บทที่ 5  
การใช้เครื่อง

5.1 ขั้นตอนการใช้เครื่อง

ขั้นตอนการใช้เครื่องช่วยลดค่าไฟฟ้า ให้ปฏิบัติดังนี้



## 5.2 วิธีการโปรแกรม

ข้อมูลที่จะทำการป้อนให้เครื่องมี 3 ส่วนคือ

- ข้อมูลของเวลาจริง
- ข้อมูลของระบบ
- ข้อมูลของโหลด

เมื่อต้องการเข้าข้อมูลส่วนไหน ก็กดปุ่ม MODE จนเข้าสู่ MODE นั้น เช่น ต้องการเข้าเวลาจริง ก็กดปุ่ม MODE จนเครื่องแสดงเวลา ซึ่งจะอยู่ในโหมด 0 หลังจากนั้นก็กดปุ่ม Set ตอนนี้ เครื่องจะรับข้อมูลจากคีย์บอร์ด เมื่อป้อนตัวเลขครบ แล้วกด ENTER เครื่องก็จะนำข้อมูลไปเก็บในตำแหน่งที่เก็บข้อมูลนั้น หลังจากนั้นจะแสดงข้อมูลทั่วไป เมื่อต้องการออกจากโหมดก็กดปุ่มโหมด เครื่องจะเปลี่ยนไปแสดงข้อมูลในโหมดถัดไปคือ โหมดข้อมูลของระบบ และโหมดข้อมูลของโหลด ตามลำดับ และการป้อนข้อมูลก็ทำอย่างเดียวกัน ซึ่งสามารถแสดงได้ดังนี้

## 1. ป้อนข้อมูลของเวลาจริง

เมื่ออยู่ในโหมดเวลาจริง

ขั้นตอนที่	กดคีย์	แสดงผล	กดค่า	หมายเหตุ
1	Set	Set? 0000	0000-2359	เวลา
2	ENTER	Set? XXXX	-	-

## 2. ป้อนข้อมูลของระบบ

เมื่ออยู่ในโหมดข้อมูลของระบบ

ขั้นตอนที่	กดคีย์	แสดงผล	กดค่า	หมายเหตุ
1	Set	DATE XXXX	0101-0730	วัน, วันที่
2	ENTER	DATE XXXX	0100-1299	เดือน, ปี
3	ENTER	INTV	0015(0030)	คาบเวลา (นาที)
4	ENTER	UPER XXXX	0000-9999	ค่าลิมิตบน (กิโลวัตต์)
5	ENTER	LOER XXXX	0000-9999	ค่าลิมิตล่าง (กิโลวัตต์)
6	ENTER	SCAL XXXX	0000-9999	ค่าคงที่กิโลวัตต์-ชม.

มิเตอร์ (พัลส์ต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า (กิโลวัตต์ชม.)

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. ป้อนข้อมูลของโหลค

ขั้นตอนที่	กดคีย์	แสดงผล	กคค่า	หมายเหตุ
1	MODE	CH1-8 XX	00-88	เลือกลำดับของโหลค
2	Set	PRI0--XX	00-08	ลำดับความสำคัญ
3	ENTER	#INON-XX	00-99	ค่า เวลาต่ำสุดของการทอ
4	ENTER	#INOFFXX	00-99	ค่า เวลาต่ำสุดของการตัด
5	ENTER	#AXOFFXX	00-99	ค่า เวลาสูงที่สุดของการตัด

ในกรณีที่ต้องการตั้งค่าของข้อมูลบางตัว ทำโดยกดคีย์ **MODE** ให้อยู่ในโหมดข้อมูลที่ต้องการ แล้วกดคีย์ **ENTER** จนเครื่องนำข้อมูลที่ต้องการขึ้นมาแสดง แล้วกดคีย์ **Set** เครื่องจะรับข้อมูลจากคีย์บอร์ดแล้วคีย์ **ENTER** เครื่องจะแสดงค่าในลำดับถัดมาและรอรับคีย์บอร์ดควย ถ้าต้องการออกจากโหมด **set** ก็กดคีย์ **MODE** ในกรณีที่ไมต้องการป้อนข้อมูลในส่วนใดก็ให้ใส่ค่า 0 ไร่



## บทที่ 6

### การทดลองและผลการทดลอง

การทดสอบทำโดยป้อนอินพุตที่เป็นพัลส์ ให้กับเครื่องโดยใช้เครื่องกำเนิดสัญญาณพัลส์ ขนาดความถี่ต่าง ๆ กัน ป้อนให้กับตัวเคาน์เตอร์ เพื่อใช้แทนพัลส์ ที่ได้จากกิโวลต์-ชม. มิเตอร์ ส่วนเอาต์พุตจะใช้เทโอดอสโคปเปล่งแสง ค่อยออกมา เพื่อใช้ดูการ เปิดปิดของหลอดในช่องต่าง ๆ ทั้ง ช่องโดยกำหนดให้ช่องที่มีลำดับความสำคัญสูงสุด หลังจากนั้นจึงทำการป้อนข้อมูลต่าง ๆ ให้กับเครื่องดังนี้

1. ทำการตั้ง เวลาให้กับระบบ
2. ค่าคงที่ของกิโวลต์-ชม. มิเตอร์ เท่ากับ 1,200 รอบ/กิโวลต์-ชม.
3. ค่าลิมิตบน เท่ากับ 100 กิโวลต์
4. ค่าลิมิตล่าง เท่ากับ 80 กิโวลต์
5. คาบเวลาที่ใช้เท่ากับ 15 นาที

ข้อมูลของหลอดต่าง ๆ ทั้ง 8 ช่องกำหนดดังนี้

หลอดช่องที่	ลำดับความสำคัญ	เวลาต่ำสุดของการทอ	เวลาต่ำสุดของการตัด	เวลาสูงสุดของการตัด
1	1	2	3	5
2	2	2	2	4
3	0	-	-	-
4	4	1	2	4
5	5	1	2	3
6	0	-	-	-
7	0	-	-	-
8	8	3	3	5

หมายเหตุ ลำดับความสำคัญสูงสุด คือ 8

## ผลการทดลอง

หลังจากป้อนข้อมูลต่าง ๆ ให้กับเครื่องแล้ว จึงได้เริ่มการทดลองโดยปรับอินพุตที่เครื่องกำเนิดสัญญาณ พัลซ์ ไปที่ความถี่ต่าง ๆ ตามตารางข้างล่าง แล้วดูผลการทดลองจากการคิดและคียบของไดโอดเปล่งแสงและอ่านค่าพลังงานเป็นกิโลวัตต์-ชม. ที่ใช้ไปในช่วงเวลาขณะนั้น ได้โดยยกจากปุ่ม READ เพื่อให้ง่ายต่อการตรวจสอบจึงได้ทำการางที่มีชื่อของความถี่ และช่องของจำนวนพัลส์ใน 1 นาทีไว้ควยจากค่าลิมิตบน และลิมิตล่างที่ป้อนให้เครื่อง เราสามารถคำนวณเป็นจำนวนพัลซ์ที่ใช้ดังนี้

ค่าลิมิตบน 100 กิโลวัตต์ ค่าคงที่ของกิโลวัตต์-ชม. มีเคอร์ เท่ากับ 1,200 รอบ/กิโลวัตต์-ชม. คาบเวลาเท่ากับ 15 นาที เท่ากับ ¼ ชม.

$$\text{ลิมิตบน} = 100 \times 1,200 \times \frac{1}{4}$$

$$= 30,000 \text{ พัลซ์}$$

$$\text{ลิมิตล่าง} = 80 \times 1,200 \times \frac{1}{4}$$

$$= 24,000 \text{ พัลซ์}$$

## ตารางแสดงผลการทดสอบครั้งที่ 1

นาทีที่	ความถี่จากเครื่องกำเนิดสัญญาณ (เฮิรซ์)	จำนวนพัลซ์ใน 1 นาที	ค่าพลังงานไฟฟ้าที่อ่านได้ (kw-h)
1	18	1080	1
2	22	1320	2
3	26	1560	3
4	30	1800	4
5	34	2040	5
6	38	2280	6
7	42	2520	8
8	40	2400	10
9	36	2160	11
10	32	1920	12
11	28	1680	13
12	24	1440	14
13	22	1320	15
14	20	1200	16
15	18	1080	17
		24,390	17

เอกสารนี้เป็นเอกสารสงวนเวลาสำหรับการแข่งขันเท่านั้น ไม่เผยแพร่ในที่อื่นโดยไม่ได้รับอนุญาต  
รวม

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลอง จำนวนพัลส์รวมที่ป้อนให้กับเครื่องทดลอง 15 นาที เท่ากับ 24,390 พัลส์ เท่ากับ  $\frac{24,390}{1,200} = 20.325$  กิโลวัตต์-ชม. จะเห็นได้ว่ามีความคลาดเคลื่อนอยู่บ้าง ซึ่งคำนวณได้ดังนี้

$$\text{ค่าความคลาดเคลื่อน} = \frac{(17 - 20.325)}{20.325} \times 100 \%$$

$$= -16.36 \%$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงผลการทดสอบ ครั้งที่ 2

นาทีที่	ความถี่จากเครื่องกำเนิดสัญญาณ (เฮิรตซ์)	จำนวนพัลส์ใน 1 นาที	ค่าพลังงานไฟฟ้าที่อ่านได้ (kw-h)
1	20	1,200	1
2	25	1,500	2
3	30	1,800	3
4	35	2,100	4
5	40	2,400	6
6	45	2,700	8
7	50	3,000	10
8	55	3,300	12
9	60	3,600	15
10	65	3,900	18
11	70	4,200	21
12	75	4,500	24
13	80	4,800	28
14	85	5,100	32
15	90	5,400	36
		52,800	36

$$\begin{aligned} \text{พลังงานที่ใช้ไป} &= \frac{52,800}{1,200} \\ &= 44 \end{aligned}$$

$$\begin{aligned} \text{ค่าความคลาดเคลื่อน} &= \frac{36 - 44}{44} \times 100 \% \\ &= - 18.18 \% \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองจะเห็นว่ามีความคลาดเคลื่อนเพียง เล็กน้อยเท่านั้น โดย สาเหตุใหญ่เกิดจาก ค่ากิโวลต์-ชม. และกิโวลต์ ที่อ่านได้จากเครื่องมือไม่ไ้แสดง จุดศนิยมออกมาควย และจากการป้อนสัญญาณพัลซ์ เมื่อทำการ เปลี่ยนความถี่ อาจทำให้จำนวนโนนาที่นั้น เกิดความคลาดเคลื่อนไปไม่ตรงกับที่คำนวณไว้

จากการทดลอง เพิ่มจำนวนพัลซ์ที่ป้อนให้กับ เครื่อง ในช่วงใกล้จะสิ้นสุดคาบ เวลา 15 นาที ใหม้จำนวนพัลซ์มากกว่าค่าลิมิตบน ปรากฏว่า เครื่องไม่สามารถ ทำการวัดโหลดตัวใด ๆ ได้ทัน ซึ่งเป็นจุดที่ทำการควบคุมโดยภาค ดังนั้นในการนำ ไปใช้ในระบบจริงจึงต้องคอยระวัง เหตุการณ์อย่างนี้ด้วย




สรุปและวิจารณ์

เครื่องควบคุมความต้องการพลังงานไฟฟ้าที่ทำขึ้นนี้ อาศัยไมโครโปรเซสเซอร์ Z-80 เป็นตัวควบคุมโดยมีระบบเวลาจริง คอยกำหนดเวลาทั้งหมดของการควบคุมโดยอาศัยการอินเทอร์รัพท์ทุก ๆ 1 วินาทีเพื่อให้ซีพียูทำงานตอบสนองการอินเทอร์รัพท์

การควบคุมค่าพลังงานไฟฟ้าที่เคยควบคุมการเปิด-ปิด การระเหไฟฟ้า บางตัวซึ่งไม่ค่อยมีความสำคัญต่อระบบ เพื่อควบคุมไม่ให้กำลังไฟฟ้าเกินค่าที่ตั้งไว้ โดยการหำนายแบบเชิงเส้น

จากการทดสอบในห้องปฏิบัติการโดยจำลองการใช้งานในสภาวะการทำงานจริงของเครื่อง เครื่องควบคุมสามารถทำงานได้ตามเป้าหมายที่ตั้งไว้ แต่เนื่องจากยังไม่ได้นำไปใช้งานในระบบจริงจึงอาจทำให้เกิดปัญหาบางประการซึ่งการจำลองการใช้งานในห้องปฏิบัติการไม่มี เนื่องจากโครงการนี้เป็นการศึกษาวิจัยในขั้นต้นเท่านั้น ดังนั้นการนำเครื่องไปใช้งานให้ได้ผลสมบูรณ์ยิ่งขึ้น อาจต้องทำการพัฒนาทางด้านฮาร์ดแวร์ และซอฟต์แวร์ โดยเฉพาะอย่างยิ่งทางด้านซอฟต์แวร์สามารถพัฒนาเพื่อให้ซีพียูทำงานในลักษณะอื่น ๆ ได้อีกเช่น ให้มีการทำงานแบบตั้งเวลา หรือทำงานแบบวนรอบ เป็นต้น



ภาคผนวก ก.  
อัตราค่าไฟฟ้าใหม่  
เริ่มใช้ตั้งแต่วันที่ 1 มิถุนายน 2530

ประเภทที่ 1 บ้านอยู่อาศัย

5 หน่วยแรกหรือน้อยกว่า	5.00	บาท
10 หน่วยต่อไป หน่วยละ	0.70	"
10 " "	0.90	"
10 " "	1.17	"
65 " "	1.58	"
50 " "	1.68	"
150 " "	1.76	"
100 " "	2.02	"
400 " "	2.11	"
เกินกว่า 800 หน่วยขึ้นไป	2.43	"
ค่าไฟฟ้าค่าสุด : เกือบละ	5.00	บาท

ประเภทที่ 2 ธุรกิจขนาดเล็ก

40 หน่วยแรกหรือน้อยกว่า	88.12	บาท
260 หน่วยต่อไปหน่วยละ	1.77	"
200 " "	1.88	"
500 " "	2.21	"
2,000 " "	2.43	"
เกินกว่า 3,000 หน่วยขึ้นไป	2.50	"
ค่าไฟฟ้าค่าสุด : เกือบละ	88.12	บาท

ประเภทที่ 3 ธุรกิจขนาดใหญ่ ( 30 กิโลวัตต์ขึ้นไป)

3.1 <u>ระ�ัยแรงคัันไฟฟ้าค่ากัา 12 กิโลวัตต์</u>		
ค่าความคองการพลังไฟฟ้า : กิโลวัตต์ละ	239.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.28	บาท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**3.2 ระเบียบแรงดันไฟฟ้าตั้งแต่ 12 กิโลโวลต์ขึ้นไป**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์ละ	229.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.23	บาท

**ประเภทที่ 4 ธุรกิจเฉพาะอย่าง (โรงแรมเพื่อการท่องเที่ยว)**

**4.1 ระเบียบแรงดันไฟฟ้าต่ำกว่า 12 กิโลโวลต์**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์ละ	233.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.28	บาท

**4.2 ระเบียบแรงดันไฟฟ้าตั้งแต่ 12 กิโลโวลต์ขึ้นไป**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์	216.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.23	บาท

**ประเภทที่ 5 อุตสาหกรรมและเหมืองแร่ขนาดเล็ก**

**ทุกระดับแรงดันไฟฟ้า (30 - 499 กิโลวัตต์)**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์ละ	177.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.23	บาท
ส่วนลดค่าไฟฟ้า : ร้อยละ 4 ของค่าความต้องการพลังไฟฟ้าและค่าพลังงานไฟฟ้า		

**ประเภทที่ 6 อุตสาหกรรมและเหมืองแร่ขนาดกลาง**

**ทุกระดับแรงดันไฟฟ้า (500 - 1,999 กิโลวัตต์)**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์ละ	174.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.23	บาท
ส่วนลดค่าไฟฟ้า : ร้อยละ 4 ของค่าความต้องการพลังไฟฟ้าและค่าพลังงานไฟฟ้า		

**ประเภทที่ 7 อุตสาหกรรมและเหมืองแร่ขนาดใหญ่**

**ทุกระดับแรงดันไฟฟ้า ( 2,000 กิโลวัตต์ขึ้นไป)**

ค่าความต้องการพลังไฟฟ้า : กิโลวัตต์ละ	170.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.22	บาท
ส่วนลดค่าไฟฟ้า : ร้อยละ 4 ของค่าความต้องการพลังไฟฟ้าและค่าพลังงานไฟฟ้า		

ประเภทที่ 8 อุตสาหกรรมกลึงหรือหลอมควายไฟฟ้า หรือ

ประเภท Electrolysis

ทุกระดับแรงดันไฟฟ้า

ค่าความต่องการหลังไฟฟ้า : กิโลวัตต์ละ	165.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.20	บาท
ส่วนลดค่าไฟฟ้า : ร้อยละ 4 ของค่าความต่องการหลังไฟฟ้าและค่าพลังงานไฟฟ้า		

ประเภทที่ 9 กิจการคานสาขารูปโภคประปา

9.1 ความต่องการหลังไฟฟ้าเฉลี่ยใน 15 นาทีที่สูงสุดต่ำกว่า 30 กิโลวัตต์

ค่าพลังงานไฟฟ้า 10 หน่วยแรกหรือน้อยกว่า	18.20	บาท
เกินกว่า 10 หน่วยขึ้นไป หน่วยละ	1.82	บาท
ค่าไฟฟ้าค่าสุด : เกือนละ	18.20	บาท

9.2 ความต่องการหลังไฟฟ้าเฉลี่ยใน 15 นาทีที่สูงสุดตั้งแต่ 30 กิโลวัตต์ขึ้นไป

ค่าความต่องการหลังไฟฟ้า : กิโลวัตต์ละ	167.00	บาท
ค่าพลังงานไฟฟ้า : หน่วยละ	1.23	บาท

ประเภทที่ 10 ส่วนราชการ

ค่าพลังงานไฟฟ้า 10 หน่วยแรกหรือน้อยกว่า	18.20	บาท
เกินกว่า 10 หน่วยขึ้นไป หน่วยละ	1.82	บาท
ค่าไฟฟ้าค่าสุด : เกือนละ	18.20	บาท

ประเภทที่ 11 องค์กรที่ไม่แสวงหากำไร

ค่าพลังงานไฟฟ้า 10 หน่วยแรกหรือน้อยกว่า	18.40	บาท
เกินกว่า 10 หน่วยขึ้นไป หน่วยละ	1.84	บาท
ค่าไฟฟ้าค่าสุด : เกือนละ	18.40	บาท

ประเภทที่ 12 สิบนำเพื่อการเกษตร

ค่าพลังงานไฟฟ้า 100 หน่วยแรกหรือน้อยกว่า	117.00	บาท
เกินกว่า 100 หน่วยขึ้นไป หน่วยละ	1.17	บาท
ค่าไฟฟ้าค่าสุด : เดือนละ	117.00	บาท

หมายเหตุ

ค่าไฟฟ้าค่าสุดสำหรับประเภทที่ 3,4,5,6,7,8 และ 9.2  
คือค่าความต้องการพลังไฟฟ้าซึ่งคิดจาก 30 เปอร์เซ็นต์ของความต้องการ  
พลังไฟฟ้าที่สูงสุดในรอบ 12 เดือนที่ผ่านมา

ข้อกำหนดเกี่ยวกับ เชื้อเพลิง

หากราคาเชื้อเพลิงที่ใช้ในการผลิตไฟฟ้าเปลี่ยนแปลงไปการไฟฟ้านคร-  
หลวงจะเรียกเก็บค่าไฟฟ้าจากผู้ใช้ไฟฟ้าทุกประเภทเพิ่มขึ้นหรือลดลงหน่วย  
ละเท่า ๆ กัน โดยจะประกาศให้ทราบเป็นคราว ๆ ไป





MOTOROLA

**MC146818  
Addendum**


**Advance Information**

**REAL-TIME CLOCK PLUS RAM (RTC)  
Advance Information Data Sheet  
ADI-856-R1**


The following information is an addition to **POWER-DOWN CONSIDERATIONS** found on page 11 of the MC146818 Advance Information Data Sheet (ADI-856-R1).

MC146818s with the date code of 3N46XXXX and GC6XXXX require a synchronization of the  $\overline{CE}$  pin with address strobe. The following circuit will satisfy that condition, and also show a typical application of power-down circuitry.


If  $\overline{CE}$  is grounded at all times (no power down required) the following circuit need not be used.



# MC146818



STATEK  
CXIV or  
Equivalent



\*BBV = Battery Backup Voltage

**NOTES:**

1. All unused inputs of the MC74HC373 must be grounded.
2. If point (A) equals 12 V point (B) should be equal to 4.06 V. If point (A) equals 10 V point (B) should be equal to 3.38 V with (C) set for 3.18 V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MOTOROLA

### Advance Information

#### REAL-TIME CLOCK PLUS RAM (RTC)

The MC146818 Real-Time Clock plus RAM is a peripheral device which includes the unique MOTEL concept for use with various microprocessors, microcomputers, and larger computers. This part combines three unique features: a complete time-of-day clock with alarm and one hundred year calendar, a programmable periodic interrupt and square-wave generator, and 50 bytes of low-power, static RAM. The MC146818 uses high-speed CMOS technology to interface with 1 MHz processor buses, while consuming very little power.

The Real-Time Clock plus RAM has two distinct uses. First, it is designed as a battery powered CMOS part (in an otherwise NMOS/TTL system) including all the common battery backed-up functions such as RAM, time, and calendar. Secondly, the MC146818 may be used with a CMOS microprocessor to relieve the software of the timekeeping workload and to extend the available RAM of an MPU such as the MC146805E2.

- Low-Power, High-Speed, High-Density CMOS.
- Internal Time Base and Oscillator
- Counts Seconds, Minutes, and Hours of the Day
- Counts Days of the Week, Date, Month, and Year
- 3 V to 6 V Operation
- Time Base Input Options: 4.194304 MHz, 1.048576 MHz, or 32.768 kHz
- Time Base Oscillator for Parallel Resonant Crystals
- 40 to 200  $\mu$ W Typical Operating Power at Low Frequency Time Base
- 40 to 20 mW Typical Operating Power at High Frequency Time Base
- Binary or BCD Representation of Time, Calendar, and Alarm
- 12- or 24-Hour Clock with AM and PM in 12-Hour Mode
- Daylight Savings Time Option
- Automatic End of Month Recognition
- Automatic Leap Year Compensation
- Microprocessor Bus Compatible
- MOTEL Circuit for Bus Universality
- Multiplexed Bus for Pin Efficiency
- Interfaced with Software as 64 RAM Locations
- 14 Bytes of Clock and Control Registers
- 50 Bytes of General Purpose RAM
- Status Bit Indicates Data Integrity
- Bus Compatible Interrupt Signals (IRQ)
- Three Interrupts are Separately Software Maskable and Testable.
  - Time-of-Day Alarm, Once-per-Second to Once-per-Day
  - Periodic Rates from 30.5  $\mu$ s to 500 ms
  - End-of-Clock Update Cycle
- Programmable Square-Wave Output Signal
- Clock Output May Be Used as Microprocessor Clock Input
  - At Time Base Frequency +1 or +4
- 24-Pin Dual-In-Line Package
- Chip Carrier Also Available


# MC146818

### CMOS


(HIGH-PERFORMANCE SILICON-GATE COMPLEMENTARY MOS)

### REAL-TIME CLOCK PLUS RAM


L SUFFIX  
CERAMIC PACKAGE  
CASE 716



P SUFFIX  
PLASTIC PACKAGE  
CASE 709



S SUFFIX  
LEADIP PACKAGE  
CASE 623



Z SUFFIX  
CHIP CARRIER  
CASE 761



#### PIN ASSIGNMENT


NC	1	(39)	24	VDD
OSC1	2 (3)	(38)	23	SQW
OSC2	3 (4)	(37)	22	PS
AD0	4 (8)	(34)	21	CKOUT
AD1	5 (9)	(33)	20	CKFS
AD2	6 (10)	(32)	19	IRQ
AD3	7 (11)	(31)	18	RESET
AD4	8 (12)	(30)	17	DS
AD5	9 (13)		16	NC
AD6	10 (18)	(24)	15	R/W
AD7	11 (19)	(23)	14	AS
VSS	12 (20)	(22)	13	CE

Pin numbers in parentheses represent equivalent Z suffix chip carrier pins. Pins that have not been designated for the chip carrier are not connected.

This document contains information on a new product. Specifications and information herein are subject to change without notice.

# MC146818

FIGURE 1 - BLOCK DIAGRAM



**MAXIMUM RATINGS (Voltages referenced to VSS)**

Rating	Symbol	Value	Unit
Supply Voltage	V <sub>DD</sub>	-0.3 to +6.0	V
All Input Voltages Except OSC1	V <sub>in</sub>	V <sub>SS</sub> - 0.5 to V <sub>DD</sub> + 0.5	V
Current Drain per Pin Excluding VDD and VSS	I	10	mA
Operating Temperature Range MC146818 MC146818C (V <sub>DD</sub> = 3.0 to 5.5 V operation)	T <sub>A</sub>	T <sub>L</sub> to T <sub>H</sub> 0 to 70 -40 to 85	°C
Storage Temperature Range	T <sub>stg</sub>	-55 to +150	°C

**THERMAL CHARACTERISTICS**

Characteristic	Symbol	Value	Unit
Thermal Resistance			
Plastic		120	
Cerdp	θ <sub>JA</sub>	65	°C/W
Ceramic		50	

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>DD</sub>. Reliability of operation is enhanced if unused inputs are tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

# MC146818

DC ELECTRICAL CHARACTERISTICS (VDD = 3 Vdc, VSS = 0 Vdc, TA = TL to TH unless otherwise noted)

Characteristics	Symbol	Min	Max	Unit
Frequency of Operation	fosc	32.768	32.768	kHz
Output Voltage ILoad < 10 µA	VOL	-	0.1	V
	VOH	VDD - 0.1	-	
IDD - Bus Idle CKOUT = fosc, CL = 15 pF; SOW Disabled, CE = VDD - 0.2; CL (OSC2) = 10 pF fosc = 32.768 kHz	IDD3	-	50	µA
IDD - Quiescent fosc = DC; OSC1 = DC; All Other Inputs = VDD - 0.2 V; No Clock	IDD4	-	50	µA
Output High Voltage ILoad = -0.25 mA, All Outputs	VOH	2.7	-	V
Output Low Voltage ILoad = 0.25 mA, All Outputs	VOL	-	0.3	V
Input High Voltage AD0-AD7, DS, AS, R/W, CE, RESET, CKFS, PS, OSC1	VIH	2.1 2.5	VDD VDD	V
Input Low Voltage (All Inputs)	VIL	VSS	0.5	V
Input Current All Inputs	Iin	-	± 1	µA
Three-State Leakage IRQ, AD0-AD7	ITSL	-	± 10	µA

DC ELECTRICAL CHARACTERISTICS (VDD = 5 Vdc ± 10%, VSS = 0 Vdc, TA = TL to TH unless otherwise noted)

Characteristics	Symbol	Min	Max	Unit
Frequency of Operation	fosc	32.768	4194.304	kHz
Output Voltage ILoad < 10 µA	VOL	-	0.1	V
	VOH	VDD - 0.1	-	
IDD - Bus Idle (External Clock) CKOUT = fosc, CL = 15 pF; SOW Disabled, CE = VDD - 0.2; CL (OSC2) = 10 pF fosc = 4.194304 MHz fosc = 1.048516 MHz fosc = 32.768 kHz	IDD1 IDD2 IDD3	- - -	3 800 50	mA µA µA
IDD - Quiescent fosc = DC, OSC1 = DC; All Other Inputs = VDD - 0.2 V; No Clock	IDD4	-	50	µA
Output High Voltage ILoad = -1.6 mA, AD0-AD7, CKOUT1 ILoad = -1.0 mA, SOW1	VOH	4.1	-	V
Output Low Voltage ILoad = 1.6 mA, AD0-AD7, CKOUT1 ILoad = 1.0 mA, IRQ and SOW1	VOL	-	0.4	V
Input High Voltage CKFS, AD0-AD7, DS, AS, R/W, CE, PS, RESET, OSC1	VIH	VDD - 2.0 VDD - 0.8 VDD - 1.0	VDD VDD VDD	V
Input Low Voltage AD0-AD7, DS, AS, R/W, CE, CKFS, PS, RESET, OSC1	VIL	VSS VSS VSS	0.8 0.8 0.8	V
Input Current All Inputs	Iin	-	± 1	µA
Three-State Leakage IRQ, AD0-AD7	ITSL	-	± 10	µA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# MC146818

## BUS TIMING

Ident. Number	Characteristics	Symbol	V <sub>DD</sub> = 3.0 V 50 pF Load		V <sub>DD</sub> = 5.0 V ± 10% 2 TTL and 130 pF Load		Unit
			Min	Max	Min	Max	
1	Cycle Time	t <sub>cyc</sub>	5000	—	953	dc	ns
2	Pulse Width, DS/E Low or RD/WR High	PWEL	1000	—	300	—	ns
3	Pulse Width, DS/E High or RD/WR Low	PWEH	1500	—	325	—	ns
4	Input Rise and Fall Time	t <sub>r, f</sub>	—	100	—	30	ns
8	R/W Hold Time	t <sub>RWH</sub>	10	—	10	—	ns
13	R/W Setup Time Before DS/E	t <sub>RWS</sub>	200	—	80	—	ns
14	Chip Enable Setup Time Before AS/ALE Fall	t <sub>CS</sub>	200	—	55	—	ns
15	Chip Enable Hold Time	t <sub>CH</sub>	10	—	0	—	ns
18	Read Data Hold Time	t <sub>DHR</sub>	10	1000	10	100	ns
21	Write Data Hold Time	t <sub>DHW</sub>	100	—	0	—	ns
24	Muxed Address Valid Time to AS/ALE Fall	t <sub>ASL</sub>	200	—	50	—	ns
25	Muxed Address Hold Time	t <sub>AHL</sub>	100	—	20	—	ns
26	Delay Time DS/E to AS/ALE Rise	t <sub>ASD</sub>	500	—	50	—	ns
27	Pulse Width, AS/ALE High	PWASH	600	—	135	—	ns
28	Delay Time, AS/ALE to DS/E Rise	t <sub>ASFD</sub>	500	—	60	—	ns
30	Peripheral Output Data Delay Time from DS/E or RD	t <sub>DDR</sub>	1300	—	20	240	ns
31	Peripheral Data Setup Time	t <sub>DSW</sub>	1500	—	200	—	ns

NOTE: Designations E, ALE, RD, and WR refer to signals from alternative microprocessor signals.  
\* Refer to IMPORTANT NOTICES appearing on page 20 of this data sheet.

FIGURE 2 — MC146818 BUS TIMING



MC146818

FIGURE 3 - BUS READ TIMING COMPETITOR MULTIPLEXED BUS





FIGURE 4 - BUS WRITE TIMING COMPETITOR MULTIPLEXED BUS




NOTE: V<sub>HIGH</sub> = V<sub>DD</sub> - 2.0 V, V<sub>LOW</sub> = 0.8 V, for V<sub>DD</sub> = 5.0 V ± 10%

# MC146818

TABLE 1 – SWITCHING CHARACTERISTICS (V<sub>DD</sub> = 5.0 Vdc ± 10%, V<sub>SS</sub> = 0 Vdc, T<sub>A</sub> = T<sub>L</sub> to T<sub>H</sub>)


Description	Symbol	Min	Max	Unit
Oscillator Startup	t <sub>RC</sub>	—	100	ms
Reset Pulse Width	t <sub>RWL</sub>	5	—	μs
Reset Delay Time	t <sub>RLH</sub>	5	—	μs
Power Sense Pulse Width	t <sub>PWL</sub>	5	—	μs
Power Sense Delay Time	t <sub>PLH</sub>	5	—	μs
IRQ Release from DS	t <sub>IRDS</sub>	—	2	μs
IRQ Release from RESET	t <sub>IRR</sub>	—	2	μs
VRT Bit Delay	t <sub>VRTD</sub>	—	2	μs

FIGURE 5 – IRQ RELEASE DELAY



NOTE: V<sub>HIGH</sub> = V<sub>DD</sub> - 2.0 V, V<sub>LOW</sub> = 0.8 V, for V<sub>DD</sub> = 5.0 V ± 10%

FIGURE 6 – TTL EQUIVALENT TEST LOAD



All Outputs Except OSC2 (See Figure 10)

MC146818

FIGURE 7 — POWER-UP





FIGURE 8 — CONDITIONS THAT CLEAR VRT BIT



① The VRT bit is set to a "1" by reading Register d. The VRT bit can only be cleared by pulling the PS pin low (see REGISTER D (100)).

# MC146818

## MOTEL

The MOTEL circuit is a new concept that permits the MC146818 to be directly interfaced with many types of microprocessors. No external logic is needed to adapt to the differences in bus control signals from common multiplexed bus microprocessors.

Practically all microprocessors interface with one of two synchronous bus structures. One bus was originated by the Motorola MC6800 and the other by the Intel 8080 and its companion part, the 8228.


The MOTEL circuit (for MOTorola and INTEL bus compatibility) is built into peripheral and memory ICs to permit direct connection to either type of bus. An industry standard

bus structure is now available. The MOTEL concept is shown logically in Figure 9.

MOTEL selects one of two interpretations of two pins. In the Motorola case, DS and R/W are gated together to produce the internal read enable. The internal write enable is a similar gating of the inverse of R/W. With competitor buses, the inversion of RD and WR create functionally identical internal read and write enable signals.

The MC146818 automatically selects the processor type by using AS/ALE to latch the state of the DS/RD pin. Since DS is always low and RD is always high during AS and ALE, the latch automatically indicates which processor type is connected.

FIGURE 9 — FUNCTIONAL DIAGRAM OF MOTEL CIRCUIT



## SIGNAL DESCRIPTIONS

The block diagram in Figure 1, shows the pin connection with the major internal functions of the MC146818-Real-Time Clock plus RAM. The following paragraphs describe the function of each pin.

### VDD, VSS

DC power is provided to the part on these two pins, VDD being the more positive voltage. The minimum and maximum voltages are listed in the Electrical Characteristics tables.

### OSC1, OSC2 — TIME BASE, INPUTS

The time base for the time functions may be an external signal or the crystal oscillator. External square waves at 4.194304 MHz, 1.048576 MHz, or 32.768 kHz may be connected to OSC1 as shown in Figure 10. The internal time-base frequency to be used is chosen in Register A.

The on-chip oscillator is designed for a parallel resonant

AT cut crystal at 4.194304 MHz or 1.048576 MHz frequencies. The crystal connections are shown in Figure 11 and the crystal characteristics in Figure 12.

### CKOUT — CLOCK OUT, OUTPUT

The CKOUT pin is an output at the time-base frequency divided by 1 or 4. A major use for CKOUT is as the input clock to the microprocessor; thereby saving the cost of a second crystal. The frequency of CKOUT depends upon the time-base frequency and the state of the CKFS pin as shown in Table 2.

### CKFS — CLOCK OUT FREQUENCY SELECT, INPUT

When the CKFS pin is tied to VDD it causes CKOUT to be the same frequency as the time base at the OSC1 pin. When CKFS is tied to VSS, CKOUT is the OSC1 time-base frequency divided by four. Table 2 summarizes the effect of CKFS.

# MC146818

FIGURE 10 -- EXTERNAL TIME-BASE CONNECTION




FIGURE 11 -- CRYSTAL OSCILLATOR CONNECTION





FIGURE 12 -- CRYSTAL PARAMETERS



$f_{osc}$	4.194304 MHz	1.048576 MHz	32.768 kHz
RS (Maximum)	75 $\Omega$	700 $\Omega$	50 k
C0 (Maximum)	7 pF	5 pF	1.7 pF
Q	0.012 pF	0.008 pF	0.003 pF
$C_{in}/C_{out}$	50 k	35 k	30 k
R	15-30 pF	15-40 pF	10-22 pF
$R_1$	-	-	300-470 k
	10 M	10 M	22 M

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC146818

TABLE 2 — CLOCK OUTPUT FREQUENCIES

Time Base (OSC1) Frequency	Clock Frequency Select Pin (CKFS)	Clock Frequency Output Pin (CKOUT)
4.194304 MHz	High	4.194304 MHz
4.194304 MHz	Low	1.048576 MHz
1.048576 MHz	High	1.048576 MHz
1.048576 MHz	Low	262.144 kHz
32.768 kHz	High	32.768 kHz
32.768 kHz	Low	8.192 kHz

## SQW — SQUARE WAVE, OUTPUT

The SQW pin can output a signal from one of the 15 taps provided by the 22 internal-divider stages. The frequency of the SQW may be altered by programming Register A, as shown in Table 5. The SQW signal may be turned on and off using the SQWE bit in Register B.

## AD0-AD7 — MULTIPLEXED BIDIRECTIONAL ADDRESS/DATA BUS

Multiplexed bus processors save pins by presenting the address during the first portion of the bus cycle and using the same pins during the second portion for data. Address-then-data multiplexing does not slow the access time of the MC146818 since the bus reversal from address to data is occurring during the internal RAM access time.

The address must be valid just prior to the fall of AS/ALE at which time the MC146818 latches the address from AD0 to AD5. Valid write data must be presented and held stable during the latter portion of the DS or WR pulses. In a read cycle, the MC146818 outputs eight bits of data during the latter portion of the DS or RD pulses, then ceases driving the bus (returns the output drivers to the high-impedance state) when DS falls in the Motorola case of MOTEL or RD rises in the other case.

## AS — MULTIPLEXED ADDRESS STROBE, INPUT

A positive going multiplexed address strobe pulse serves to demultiplex the bus. The falling edge of AS or ALE causes the address to be latched within the MC146818. The automatic MOTEL circuit in the MC146818 also latches the state of the DS pin with the falling edge of AS or ALE.

## DS — DATA STROBE OR READ, INPUT

The DS pin has two interpretations via the MOTEL circuit. When emanating from a Motorola type processor, DS is a positive pulse during the latter portion of the bus cycle, and is variously called DS (data strobe), E (enable), and  $\phi 2$  ( $\phi 2$  clock). During read cycles, DS signifies the time that the RTC is to drive the bidirectional bus. In write cycles, the trailing edge of DS causes the Real-Time Clock plus RAM to latch the written data.

The second MOTEL interpretation of DS is that of RD, MEMR, or I/OW emanating from the competitor type processor. In this case, DS identifies the time period when the real-time clock plus RAM drives the bus with read data. This interpretation of DS is also the same as an output-enable signal on a typical memory.

The MOTEL circuit, within the MC146818, latches the state of the DS pin on the falling edge of AS/ALE. When the Motorola mode of MOTEL is desired DS must be low during AS/ALE, which is the case with the Motorola multiplexed bus processors. To ensure the competitor mode of MOTEL,

the DS pin must remain high during the time AS/ALE is high.

## R/W — READ/WRITE, INPUT

The MOTEL circuit treats the R/W pin in one of two ways. When a Motorola type processor is connected, R/W is a level which indicates whether the current cycle is a read or write. A read cycle is indicated with a high level on R/W while DS is high, whereas a write cycle is a low on R/W during DS.

The second interpretation of R/W is as a negative write pulse, WR, MEMW, and I/OW from competitor type processors. The MOTEL circuit in this mode gives R/W pin the same meaning as the write (W) pulse on many generic RAMs.

## CE — CHIP ENABLE, INPUT

The chip-enable (CE) signal must be asserted (low) for a bus cycle in which the MC146818 is to be accessed. CE is not latched and must be stable during DS and AS (Motorola case of MOTEL) and during RD and WR (in the other MOTEL case). Bus cycles which take place without asserting CE cause no actions to take place within the MC146818. When CE is high, the multiplexed bus output is in a high-impedance state.

When CE is high, all address, data, DS, and R/W inputs from the processor are disconnected within the MC146818. This permits the MC146818 to be isolated from a powered-down processor. When CE is held high, an unpowered device cannot receive power through the input pins from the real-time clock power source. Battery power consumption can thus be reduced by using a pullup resistor or active clamp on CE when the main power is off. When CE is not used, it should be grounded.

## IRQ — INTERRUPT REQUEST, OUTPUT

The IRQ pin is an active low output of the MC146818 that may be used as an interrupt input to a processor. The IRQ output remains low as long as the status bit causing the interrupt is present and the corresponding interrupt-enable bit is set. To clear the IRQ pin, the processor program normally reads Register C. The RESET pin also clears pending interrupts.

When no interrupt conditions are present, the IRQ level is in the high-impedance state. Multiple interrupting devices may thus be connected to an IRQ bus with one pullup at the processor.

## RESET — RESET, INPUT


The RESET pin does not affect the clock, calendar, or RAM functions. On powerup, the RESET pin must be held low for the specified time, t<sub>PLH</sub>, in order to allow the power supply to stabilize. Figure 13 shows a typical representation of the RESET pin circuit.

When RESET is low the following occurs:

- Periodic Interrupt Enable (PIE) bit is cleared to zero.
- Alarm Interrupt Enable (AIE) bit is cleared to zero.
- Update ended Interrupt Enable (UIE) bit is cleared to zero.
- Update ended Interrupt Flag (UF) bit is cleared to zero.
- Interrupt Request status Flag (IRQF) bit is cleared to zero.
- Periodic Interrupt Flag (PF) bit is cleared to zero.
- The part is not accessible.

# MC146818


FIGURE 13 — TYPICAL POWERUP DELAY CIRCUIT FOR RESET



D1 = MBD701 (Schottky) or Equivalent  
D2 = D3 = 1N4148 or Equivalent

Note: If the RTC is isolated from the MPU or MCU power by a diode drop, care must be taken to meet  $V_{IN}$  requirements.

FIGURE 14 — TYPICAL POWERUP DELAY CIRCUIT FOR POWER SENSE



D1 = MBD701 (Schottky) or Equivalent  
D2 = 1N4148 or Equivalent

- g) Alarm Interrupt Flag (AF) bit is cleared to zero.
- h) IRQ pin is in high-impedance state, and
- i) Square Wave output Enable (SQWE) bit is cleared to zero.

## PS — POWER SENSE, INPUT

The power-sense pin is used in the control of the valid RAM and time (VRT) bit in Register D. When the PS pin is low the VRT bit is cleared to zero.

When using the VRT feature during powerup, the PS pin must be externally held low for the specified  $t_{PLH}$  time. As power is applied, the VRT bit remains low indicating that the contents of the RAM, time registers, and calendar are not guaranteed. PS must go high after powerup to allow the VRT bit to be set by a read of register D.

## POWER-DOWN CONSIDERATIONS

In most systems, the MC146818 must continue to keep time when system power is removed. In such systems, a conversion from system power to an alternate power supply, usually a battery, must be made. During the transition from system to battery power, the designer of a battery backed-up RTC system must protect data integrity, minimize power consumption, and ensure hardware reliability.

The chip enable ( $\overline{CE}$ ) pin controls all bus inputs (R/ $\overline{W}$ , DS, AS, ADO-AD7).  $\overline{CE}$ , when negated, disallows any uninterfered modification of the RTC data by the bus.  $\overline{CE}$  also reduces power consumption by reducing the number of transitions seen internally.

Power consumption may be further reduced by removing resistive and capacitive loads from the clock out (CKOUT) pin and the squarewave (SQW) pin.

During and after the power source conversion, the  $V_{IN}$  maximum specification must never be exceeded. Failure to meet the  $V_{IN}$  maximum specification can cause a virtual SCR to appear which may result in excessive current drain and destruction of the part.

## ADDRESS MAP

Figure 15 shows the address map of the MC146818. The memory consists of 50 general purpose RAM bytes, 10 RAM bytes which normally contain the time, calendar, and alarm data, and four control and status bytes. All 64 bytes are directly readable and writable by the processor program except for the following: 1) Registers C and D are read only, 2) bit 7 of Register A is read only, and 3) the high-order bit of the seconds byte is read only. The contents of four control and status registers (A, B, C, and D) are described in REGISTERS.

## TIME, CALENDAR, AND ALARM LOCATIONS

The processor program obtains time and calendar information by reading the appropriate locations. The program may initialize the time, calendar, and alarm by writing to these RAM locations. The contents of the 10 time, calendar, and alarm bytes may be either binary or binary-coded decimal (BCD).

# MC146818

Before initializing the internal registers, the SET bit in Register B should be set to a "1" to prevent time/calendar updates from occurring. The program initializes the 10 locations in the selected format (binary or BCD), then indicates the format in the data mode (DM) bit of Register B. All 10 time, calendar, and alarm bytes must use the same data mode, either binary or BCD. The SET bit may now be cleared to allow updates. Once initialized the real-time clock makes all updates in the selected data mode. The data mode cannot be changed without reinitializing the 10 data bytes.

Table 3 shows the binary and BCD formats of the 10 time, calendar, and alarm locations. The 24/12 bit in Register B establishes whether the hour locations represent 1-to-12 or

0-to-23. The 24/12 bit cannot be changed without reinitializing the hour locations. When the 12-hour format is selected the high-order bit of the hours byte represents PM when it is a "1"

The time, calendar, and alarm bytes are not always accessible by the processor program. Once-per-second the 10 bytes are switched to the update logic to be advanced by one second and to check for an alarm condition. If any of the 10 bytes are read at this time, the data outputs are undefined. The update-lockout time is 248  $\mu$ s at the 4.194304 MHz and 1.048567 MHz time bases and 1948  $\mu$ s for the 32.768 kHz time base. The Update Cycle section shows how to accommodate the update cycle in the processor program.

FIGURE 15 — ADDRESS MAP




TABLE 3 — TIME, CALENDAR, AND ALARM DATA MODES

Address Location	Function	Decimal Range	Range		Example*	
			Binary Data Mode	BCD Data Mode	Binary Data Mode	BCD Data Mode
0	Seconds	0-59	\$00-\$3B	\$00-\$59	15	21
1	Seconds Alarm	0-59	\$00-\$3B	\$00-\$59	15	21
2	Minutes	0-59	\$00-\$3B	\$00-\$59	3A	58
3	Minutes Alarm	0-59	\$00-\$3B	\$00-\$59	3A	58
4	Hours (12 Hour Model)	1-12	\$01-\$0C (AM) and \$81-\$8C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
	Hours (24 Hour Model)	0-23	\$00-\$17	\$00-\$23	05	05
5	Hours Alarm (12 Hour Model)	1-12	\$01-\$0C (AM) and \$81-\$8C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
	Hours Alarm (24 Hour Model)	0-23	\$00-\$17	\$00-\$23	05	05
6	Day of the Week Sunday = 1	1-7	\$01-\$07	\$01-\$07	05	05
7	Date of the Month	1-31	\$01-\$1F	\$01-\$31	0F	15
8	Month	1-12	\$01-\$0C	\$01-\$12	02	02
9	Year	0-99	\$00-\$63	\$00-\$99	4F	79

\*Example: 5:58:21 Thursday 15 February 1979 (time is AM)

## MC146818

The three alarm bytes may be used in two ways. First, when the program inserts an alarm time in the appropriate hours, minutes, and seconds alarm locations, the alarm interrupt is initiated at the specified time each day if the alarm enable bit is high. The second usage is to insert a "don't care" state in one or more of three alarm bytes. The "don't care" code is any hexadecimal byte from C0 to FF. That is, the two most-significant bits of each byte, when set to "1", create a "don't care" situation. An alarm interrupt each hour is created with a "don't care" code in the hours alarm location. Similarly, an alarm is generated every minute with "don't care" codes in the hours and minutes alarm bytes. The "don't care" codes in all three alarm bytes create an interrupt every second.

### STATIC CMOS RAM

The 50 general purpose RAM bytes are not dedicated within the MC146818. They can be used by the processor program, and are fully available during the update cycle.

When time and calendar information must use battery back-up, very frequently there is other non-volatile data that must be retained when main power is removed. The 50 user RAM bytes serve the need for low-power CMOS battery-backed storage, and extend the RAM available to the program.

When further CMOS RAM is needed, additional MC146818s may be included in the system. The time/calendar functions may be disabled by holding the DVO-DV2 dividers, in Register A, in the reset state by setting the SET bit in Register B or by removing the oscillator. Holding the dividers in reset prevents interrupts or SOW output from operating while setting the SET bit allows these functions to occur. With the dividers clear, the available user RAM is extended to 59 bytes. The high-order bit of the seconds byte, bit 7 of Register A, and all bits of Registers C and D cannot effectively be used as general purpose RAM.

### INTERRUPTS

The RTC plus RAM includes three separate fully automatic sources of interrupts to the processor. The alarm interrupt may be programmed to occur at rates from once-per-second to once-a-day. The periodic interrupt may be selected for rates from half-a-second to 30,517  $\mu$ s. The update-ended interrupt may be used to indicate to the program that an update cycle is completed. Each of these independent interrupt conditions are described in greater detail in other sections.

The processor program selects which interrupts, if any, it wishes to receive. Three bits in Register B enable the three interrupts. Writing a "1" to a interrupt-enable bit permits that interrupt to be initiated when the event occurs. A "0" in the interrupt-enable bit prohibits the IRQ pin from being asserted due to the interrupt cause.

If an interrupt flag is already set when the interrupt becomes enabled, the IRQ pin is immediately activated, though the interrupt initiating the event may have occurred much earlier. Thus, there are cases where the program should clear such earlier initiated interrupts before first enabling new interrupts.

When an interrupt event occurs a flag bit is set to a "1" in Register C. Each of the three interrupt sources have separate flag bits in Register C, which are set independent of the state of the corresponding enable bits in Register B. The flag bit may be used with or without enabling the corresponding enable bits.

In the software scanned case, the program does not enable the interrupt. The "interrupt" flag bit becomes a status bit, which the software interrogates, when it wishes. When the software detects that the flag is set, it is an indication to software that the "interrupt" event occurred since the bit was last read.

However, there is one precaution. The flag bits in Register C are cleared (record of the interrupt event is erased) when Register C is read. Double latching is included with Register C so the bits which are set are stable throughout the read cycle. All bits which are high when read by the program are cleared, and new interrupts (on any bits) are held until after the read cycle. One, two, or three flag bits may be found to be set when Register C is read. The program should inspect all utilized flag bits every time Register C is read to insure that no interrupts are lost.

The second flag bit usage method is with fully enabled interrupts. When an interrupt-flag bit is set and the corresponding interrupt-enable bit is also set, the IRQ pin is asserted low. IRQ is asserted as long as at least one of the three interrupt sources has its flag and enable bits both set. The IRQF bit in Register C is a "1" whenever the IRQ pin is being driven low.

The processor program can determine that the RTC initiated the interrupt by reading Register C. A "1" in bit 7 (IRQF bit) indicates that one or more interrupts have been initiated by the part. The act of reading Register C clears all the then-active flag bits, plus the IRQF bit. When the program finds IRQF set, it should look at each of the individual flag bits in the same byte which have the corresponding interrupt-mask bits set and service each interrupt which is set. Again, more than one interrupt-flag bit may be set.

### DIVIDER STAGES

The MC146818 has 22 binary-divider stages following the time base as shown in Figure 1. The output of the dividers is a 1 Hz signal to the update-cycle logic. The dividers are controller by three divider bus (DV2, DV1, and DV0) in Register A.

### DIVIDER CONTROL

The divider-control bits have three uses, as shown in Table 4. Three usable operating time bases may be selected (4.194304 MHz, 1.048576 MHz, or 32.768 kHz). The divider chain may be held reset, which allows precision setting of the time. When the divider is changed from reset to an operating time base, the first update cycle is one-half second later. The divider-control bits are also used to facilitate testing the MC146818.

TABLE 4 - DIVIDER CONFIGURATIONS

Time-Base Frequency	Divider Bits Register A			Operation Mode	Divider Reset	Bypass First N-Divider Bits
	DV2	DV1	DV0			
4.194304 MHz	0	0	0	Yes	--	N = 0
1.048576 MHz	0	0	1	Yes	-	N = 2
32.768 kHz	0	1	0	Yes	-	N = 7
Any	1	1	0	No	Yes	-
Any	1	1	1	No	Yes	-

Note: Other combinations of divider bits are used for test purposes only.

**SQUARE-WAVE OUTPUT SELECTION**

Fifteen of the 22 divider taps are made available to a 1-of-15 selector as shown in Figure 1. The first purpose of selecting a divider tap is to generate a square-wave output signal at the SQW pin. The RS0-RS3 bits in Register A establish the square-wave frequency as listed in Table 5. The SQW frequency selection shares the 1-of-15 selector with periodic interrupts.

Once the frequency is selected, the output of the SQW pin may be turned on and off under program control with the square-wave enable (SQWE) bit in Register B. Altering the divider, square-wave output selection bits, or the SQWE output-enable bit may generate an asymmetrical waveform at the time of execution. The square-wave output pin has a number of potential uses. For example, it can serve as a frequency standard for external use, a frequency synthesizer, or could be used to generate one or more audio tones under program control.

**PERIODIC INTERRUPT SELECTION**

The periodic interrupt allows the IHO pin to be triggered from once every 500 ms to once every 30.517 μs. The periodic interrupt is separate from the alarm interrupt which may be output from once-per-second to once-per-day.

Table 5 shows that the periodic interrupt rate is selected with the same Register A bits which select the square-wave frequency. Changing one also changes the other. But each function may be separately enabled so that a program could switch between the two features or use both. The SQW pin is enabled by the SQWE bit in Register B. Similarly the periodic interrupt is enabled by the PIE bit in Register B.

Periodic interrupt is usable by practically all real-time systems. It can be used to scan for all forms of inputs from contact closures to serial receive bits or bytes. It can be used in multiplexing displays or with software counters to measure inputs, create output intervals, or await the next needed software function.

TABLE 5 - PERIODIC INTERRUPT RATE AND SQUARE WAVE OUTPUT FREQUENCY

Select Bits Register A				4.194304 or 1.048576 MHz Time Base		32.768 kHz Time Base	
				Periodic Interrupt Rate (PI)	SQW Output Frequency	Periodic Interrupt Rate (PI)	SQW Output Frequency
RS3	RS2	RS1	RS0				
0	0	0	0	None	None	None	None
0	0	0	1	30.517 μs	32.768 kHz	3.90625 ms	256 Hz
0	0	1	0	61.035 μs	16.384 kHz	7.8125 ms	128 Hz
0	0	1	1	122.070 μs	8.192 kHz	122.070 μs	8.192 kHz
0	1	0	0	244.141 μs	4.096 kHz	244.141 μs	4.096 kHz
0	1	0	1	488.281 μs	2.048 kHz	488.281 μs	2.048 kHz
0	1	1	0	976.562 μs	1.024 kHz	976.562 μs	1.024 kHz
0	1	1	1	1.953125 ms	512 Hz	1.953125 ms	512 Hz
1	0	0	0	3.90625 ms	256 Hz	3.90625 ms	256 Hz
1	0	0	1	7.8125 ms	128 Hz	7.8125 ms	128 Hz
1	0	1	0	15.625 ms	64 Hz	15.625 ms	64 Hz
1	0	1	1	31.25 ms	32 Hz	31.25 ms	32 Hz
1	1	0	0	62.5 ms	16 Hz	62.5 ms	16 Hz
1	1	0	1	125 ms	8 Hz	125 ms	8 Hz
1	1	1	0	250 ms	4 Hz	250 ms	4 Hz
1	1	1	1	500 ms	2 Hz	500 ms	2 Hz

# MC146818

## UPDATE CYCLE

The MC146818 executes an update cycle once-per-second, assuming one of the proper time bases is in place, the DVO-DV2 divider is not clear, and the SET bit in Register B is clear. The SET bit in the "1" state permits the program to initialize the time and calendar bytes by stopping an existing update and preventing a new one from occurring.

The primary function of the update cycle is to increment the seconds byte, check for overflow, increment the minutes byte when appropriate and so forth through to the year of the century byte. The update cycle also compares each alarm byte with the corresponding time byte and issues an alarm if a match or if a "don't care" code (11XXXXXX) is present in all three positions.

With a 4.194304 MHz or 1.048576 MHz time base the update cycle takes 248  $\mu$ s while a 32.768 kHz time base update cycle takes 1984  $\mu$ s. During the update cycle, the time, calendar, and alarm bytes are not accessible by the processor program. The MC146818 protects the program from reading transitional data. This protection is provided by switching the time, calendar, and alarm portion of the RAM off the microprocessor bus during the entire update cycle. If the processor reads these RAM locations before the update is complete the output will be undefined. The update in progress (UIP) status bit is set during the interval.

A program which randomly accesses the time and date information finds data unavailable statistically once every 4032 attempts. Three methods of accommodating nonavailability during update are usable by the program. In discussing the three methods it is assumed that at random points user programs are able to call a subroutine to obtain the time of day.

The first method of avoiding the update cycle uses the update-ended interrupt. If enabled, an interrupt occurs after every update cycle which indicates that over 999 ms are available to read valid time and date information. During this time a display could be updated or the information could be transferred to continuously available RAM. Before leaving the interrupt service routine, the IRQF bit in Register C should be cleared.

The second method uses the update-in-progress bit (UIP) in Register A to determine if the update cycle is in progress or not. The UIP bit will pulse once-per-second. Statistically, the UIP bit will indicate that time and date information is unavailable once every 2032 attempts. After the UIP bit goes high, the update cycle begins 244  $\mu$ s later. Therefore, if a low is read on the UIP bit, the user has at least 244  $\mu$ s before the time/calendar data will be changed. If a "1" is read in the UIP bit, the time/calendar data may not be valid. The user should avoid interrupt service routines that would cause the

time needed to read valid time/calendar data to exceed 244  $\mu$ s.

The third method uses a periodic interrupt to determine if an update cycle is in progress. The UIP bit in Register A is set high between the setting of the PF bit in Register C (see Figure 16). Periodic interrupts that occur at a rate of greater than  $t_{BUC} + t_{UC}$  allow valid time and date information to be read at each occurrence of the periodic interrupt. The reads should be completed within  $(T_{PI} + 2) + t_{BUC}$  to ensure that data is not read during the update cycle.

To properly setup the internal counters for daylight savings time operation, the user must set the time at least two seconds before the rollover will occur. Likewise, the time must be set at least two seconds before the end of the 29th or 30th day of the month.

## REGISTERS

The MC146818 has four registers which are accessible to the processor program. The four registers are also fully accessible during the update cycle.

### REGISTER A (\$0A)


MSB								LSB	Read/Write Register except UIP
b7	b6	b5	b4	b3	b2	b1	b0		
UIP	DV2	DV1	DV0	RS3	RS2	RS1	RS0		

UIP — The update in progress (UIP) bit is a status flag that may be monitored by the program. When UIP is a "1" the update cycle is in progress or will soon begin. When UIP is a "0" the update cycle is not in progress and will not be for at least 244  $\mu$ s (for all time bases). This is detailed in Table 6. The time, calendar, and alarm information in RAM is fully available to the program when the UIP bit is zero — it is not in transition. The UIP bit is a read-only bit, and is not affected by Reset. Writing the SET bit in Register B to a "1" inhibit any update cycle and then clear the UIP status bit.

TABLE 6 — UPDATE CYCLE TIMES

UIP Bit	Time Base (OSC1)	Update Cycle Time ( $t_{UC}$ )	Minimum Time Before Update Cycle ( $t_{BUC}$ )
1	4.194304 MHz	248 $\mu$ s	—
1	1.048576 MHz	248 $\mu$ s	—
1	32.768 kHz	1984 $\mu$ s	—
0	4.194304 MHz	—	244 $\mu$ s
0	1.048576 MHz	—	244 $\mu$ s
0	32.768 kHz	—	244 $\mu$ s

FIGURE 16 — UPDATE-ENDED AND PERIODIC INTERRUPT RELATIONSHIPS



$T_{PI}$  = Periodic Interrupt Time Interval (500 ms, 250 ms, 125 ms, 62.5 ms, etc. per Table 5)  
 $t_{UC}$  = Update Cycle Time (248  $\mu$ s or 1984  $\mu$ s)  
 $t_{BUC}$  = Delay Time Before Update Cycle (244  $\mu$ s)

# MC146818

**DV2, DV1, DV0** – Three bits are used to permit the program to select various conditions of the 22-stage divider chain. The divider selection bits identify which of the three time-base frequencies is in use. Table 4 shows that time bases of 4.194304 MHz, 1.048576 MHz, and 32.768 kHz may be used. The divider selection bits are also used to reset the divider chain. When the time/calendar is first initialized, the program may start the divider at the precise time stored in the RAM. When the divider reset is removed the first update cycle begins one-half second later. These three read/write bits are not affected by RESET.

**RS3, RS2, RS1, RS0** – The four rate selection bits select one of 15 taps on the 22-stage divider, or disable the divider output. The tap selected may be used to generate an output square wave (SQW pin) and/or a periodic interrupt. The program may do one of the following: 1) enable the interrupt with the PIE bit, 2) enable the SQW output pin with the SQWE bit, 3) enable both at the same time at the same rate, or 4) enable neither. Table 5 lists the periodic interrupt rates and the square-wave frequencies that may be chosen with the RS bits. These four bits are read/write bits which are not affected by RESET.

## REGISTER B (\$0B)

MSB				LSB				Read/Write Register
b7	b6	b5	b4	b3	b2	b1	b0	
SLT	PIE	AIE	UIE	SQWE	DM	24/12	DSL	

**SET** – When the SET bit is a "0", the update cycle functions normally by advancing the counts once-per-second. When the SET bit is written to a "1", any update cycle in progress is aborted and the program may initialize the time and calendar bytes without an update occurring in the midst of initializing. SET is a read/write bit which is not modified by RESET or internal functions of the MC146818.

**PIE** – The periodic interrupt enable (PIE) bit is a read/write bit which allows the periodic-interrupt flag (PF) bit in Register C to cause the  $\overline{IRQ}$  pin to be driven low. A program writes a "1" to the PIE bit in order to receive periodic interrupts at the rate specified by the RS3, RS2, RS1, and RS0 bits in Register A. A zero in PIE blocks  $\overline{IRQ}$  from being initiated by a periodic interrupt, but the periodic flag (PF) bit is still set at the periodic rate. PIE is not modified by any internal MC146818 functions, but is cleared to "0" by a RESET.

**AIE** – The alarm interrupt enable (AIE) bit is a read/write bit which when set to a "1" permits the alarm flag (AF) bit in Register C to assert  $\overline{IRQ}$ . An alarm interrupt occurs for each second that the three time bytes equal the three alarm bytes (including a "don't care" alarm code of binary 11XXXXXX). When the AIC bit is a "0", the AF bit does not initiate an  $\overline{IRQ}$  signal. The RESET pin clears AIE to "0". The internal functions do not affect the AIE bit.

**UIE** – The UIE (update-ended interrupt enable) bit is a read/write bit which enables the update-end flag (UF) bit in Register C to assert  $\overline{IRQ}$ . The RESET pin going low or the SET bit going high clears the UIE bit.

**SQWE** – When the square-wave enable (SQWE) bit is set to a "1" by the program, a square-wave signal at the fre-

quency specified in the rate selection bits (RS3 to RS0) appears on the SQW pin. When the SQWE bit is set to a zero the SQW pin is held low. The state of SQWE is cleared by the RESET pin. SQWE is a read/write bit.

**DM** – The data mode (DM) bit indicates whether time and calendar updates are to use binary or BCD formats. The DM bit is written by the processor program and may be read by the program, but is not modified by any internal functions or RESET. A "1" in DM signifies binary data, while a "0" in DM specifies binary-coded-decimal (BCD) data.

**24/12** – The 24/12 control bit establishes the format of the hours bytes as either the 24-hour mode (a "1") or the 12-hour mode (a "0"). This is a read/write bit, which is affected only by software.

**DSE** – The daylight savings enable (DSE) bit is a read/write bit which allows the program to enable two special updates (when DSE is a "1"). On the last Sunday in April the time increments from 1:59:59 AM to 3:00:00 AM. On the last Sunday in October when the time first reaches 1:59:59 AM it changes to 1:00:00 AM. These special updates do not occur when the DSE bit is a "0". DSE is not changed by any internal operations or reset.

## REGISTER C (\$0C)

MSB						LSB		Read-Only Register
b7	b6	b5	b4	b3	b2	b1	b0	
IRQF	PF	AF	UF	0	0	0	0	

**IRQF** – The interrupt request flag (IRQF) is set to a "1" when one or more of the following are true:

PF = PIE = "1"

AF = AIE = "1"

UF = UIE = "1"

i.e.,  $IRQF = PF \cdot PIE + AF \cdot AIE + UF \cdot UIE$

Any time the IRQF bit is a "1", the  $\overline{IRQ}$  pin is driven low. All flag bits are cleared after Register C is read by the program or when the RESET pin is low.

**PF** – The periodic interrupt flag (PF) is a read-only bit which is set to a "1" when a particular edge is detected on the selected tap of the divider chain. The RS3 to RS0 bits establish the periodic rate. PF is set to a "1" independent of the state of the PIE bit. PF being a "1" initiates an  $\overline{IRQ}$  signal and sets the IRQF bit when PIE is also a "1". The PF bit is cleared by a RESET or a software read of Register C.

**AF** – A "1" in the AF (alarm interrupt flag) bit indicates that the current time has matched the alarm time. A "1" in the AF causes the  $\overline{IRQ}$  pin to go low, and a "1" to appear in the IRQF bit, when the AIE bit also is a "1." A RESET or a read of Register C clears AF.

**UF** – The update-ended interrupt flag (UF) bit is set after each update cycle. When the UIE bit is a "1", the "1" in UF causes the IRQF bit to be a "1", asserting  $\overline{IRQ}$ . UF is cleared by a Register C read or a RESET.

**b3 TO b0** – The unused bits of Status Register C are read as "0's". They can not be written.

# MC146818

## REGISTER D (#0D)

MSB							LSB	Read Only Register
b7	b6	b5	b4	b3	b2	b1	b0	
VRT	0	0	0	0	0	0	0	

**VRT** — The valid RAM and time (VRT) bit indicates the condition of the contents of the RAM, provided the power sense (PS) pin is satisfactorily connected. A "0" appears in the VRT bit when the power-sense pin is low. The processor program can set the VRT bit when the time and calendar are initialized to indicate that the RAM and time are valid. The VRT is a read only bit which is not modified by the RESET pin. The VRT bit can only be set by reading Register D.

**b6 TO b0** — The remaining bits of Register D are unused. They cannot be written, but are always read as "0's."

### TYPICAL INTERFACING

The MC146818 is best suited for use with microprocessors which generate an address-then-data multiplexed bus. Figures 17 and 18 show typical interfaces to bus-compatible

processors. These interfaces assume that the address decoding can be done quickly. However, if standard metal-gate CMOS gates are used the CE setup time may be violated. Figure 19 illustrates an alternative method of chip selection which will accommodate such slower decoding.

The MC146818 can be interfaced to single-chip microcomputers (MCU) by using eleven port lines as shown in Figure 20. Non-multiplexed bus microprocessors can be interfaced with additional support.

There is one method of using the multiplexed bus MC146818 with non-multiplexed bus processors. The interface uses available bus control signals to multiplex the address and data bus together.

An example using either the Motorola MC6800, MC6802, MC6808, or MC6809 microprocessor is shown in Figure 21.


Figure 22 illustrates the subroutines which may be used for data transfers in a non-multiplexed system. The subroutines should be entered with the registers containing the following data:

Accumulator A: The address of the RTC to be accessed.  
Accumulator B: Write: The data to be written.

Read: The data read from the RTC.

The RTC is mapped to two consecutive memory locations — RTC and RTC + 1 as shown in Figure 21.

FIGURE 17 — MC146818 INTERFACED WITH MOTOROLA COMPATIBLE MULTIPLEXED BUS MICROPROCESSORS



\*High-Speed Silicon-Gate CMOS or TTL Address Decoding

# MC146818

FIGURE 18 — MC146818 INTERFACED WITH COMPETITOR COMPATIBLE MULTIPLEXED BUS MICROPROCESSORS





FIGURE 19 — MC146818 INTERFACE WITH MC146805E2 CMOS MULTIPLEXED MICROPROCESSOR WITH SLOW ADDRESSING DECODING



This illustrates the use of CMOS gating for address decoding.

FIGURE 20 — MC146818 INTERFACED WITH THE PORTS OF A TYPICAL SINGLE CHIP MICROCOMPUTER





FIGURE 21 — MC146818 INTERFACED WITH MOTOROLA PROCESSORS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC146818

FIGURE 22 — SUBROUTINE FOR READING AND WRITING  
THE MC146818 WITH A NON-MULTIPLEXED BUS

READ	STA LDAB RTS	RTC RTC + 1	Generate AS and Latch Data from ACCA Generate DS and Get Data
WRITE	STA STAB RTS	RTC RTC + 1	Generate AS and Latch Data from ACCA Generate DS and Store Data

## IMPORTANT NOTICES

Those devices made with date code 3N4GXXXX have the following exceptions when used in the Motorola mode of MOTEL.

1. VDD = 3 to 5.25 V for operation
2. DS V<sub>IL</sub> = 0.6 V Max.

The falling edge of chip select should occur during the active high pulse of address strobe, only on those units with date code GC6XXXX.

```

0000'      ASEG
           .Z80
           ;*****
           ;-----TEST PROGRAM-----
           ;*****
           ;
0000      stat      equ 0000h      ; starting adress
0070      initial  equ 0070h
0000      rom       equ stat
1000      ram       equ stat+1000h
1400      data1    equ ram+400h
           ;-----
           ;      8253 port number assignment
           ;-----
00F0      cntr0    equ 0F0h
00F1      cntrl    equ cntr0+1
00F2      cntr2    equ cntr0+2
00F3      cntv     equ cntr0+3
           ;-----
           ;      8255 port number assignment
           ;-----
00F4      ppiA     equ cntr0+4
00F5      ppiB     equ cntr0+5
00F6      ppiC     equ cntr0+6
00F7      conP     equ cntr0+7
           ;-----
           ;      RTC port number assignment
           ;-----
4000      addr     equ 4000h
4001      data     equ 4001h
           ;-----
           ;      DISPLAY port number assignment
           ;-----
00F5      segm     equ ppiB
1200      dspbf    equ ram+200h
0F00      sgtb     equ stat+0F00h
           ;-----
           ;      KEYBOARD port number assignment
           ;-----
00F6      Krow     equ ppiC
00F6      Kcol     equ ppiC
           ;-----
           ;      OUTPUT port number assignment
           ;-----
00F4      o_p      equ ppiA
           ;-----

```


```

;
;*****
;-----START THE PROGRAMME-----
;*****
org stat
0000 21 0000 LD HL,00
0003 2B start: DEC HL
0004 7C LD A,H
0005 B5 OR L
0006 20 FB JR NZ,START
0008 C3 0070 JP INTIAL

0038 C3 069E ORG 0038h
JP readT
0066 C3 00BD ORG 066h
JP MAIN

0070 F3 ORG INTIAL
0071 31 17FF DI
LD SP,17ffh ;set stack pointer
;
;-----INITIAL 8253
;
0074 3E 30 LD A,00110000B
0076 D3 F3 OUT (cntw),A ;set counter0 to mode 0
0078 3E 70 LD A,01110000B
007A D3 F3 OUT (cntw),A ;set counter1 to mode 0
007C 3E B0 LD A,10110000B
007E D3 F3 OUT (cntw),A ;set counter2 to mode 0
;
;-----INITIAL RTC
;
0080 AF XOR A
0081 32 1273 LD (Aflag),A
0084 11 0A00 LD DE,0A00h
0087 CD 0729 CALL WRBYTE
008A 11 0B32 LD DE,0B32h
008D CD 0729 CALL WRBYTE
0090 CD 01BB CALL DLY10
;
;-----INITIAL 8255

```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
0093 3E 88          LD  A,10001000B
0095 D3 F7          OUT (conP),A
;
;-----MAIN PROGRAM
;
0097 ED 56          IM  1
0099 FB            EI
;
00B0 AF            ORG  0B0h
INTPO: XOR  A
00B1 21 12B2       LD  HL,CPRIO1
00B4 11 0008       LD  DE,08
00B7 06 08        LD  B,08
00B9 77            INPRIO: LD  (HL),A
00BA 19            ADD  HL,DE
00BB 10 FC        DJNZ INPRIO
00BD 21 1292       MAIN:  LD  HL,PUL1
00C0 11 1296       LD  DE,PLL1
00C3 CD 0A4F      CALL COMPAE
00C6 38 11        JR   C,main1
00CB 21 1292       LD  HL,PUL1
00CC 11 1296       LD  DE,PLL1
00CE 06 04        LD  B,4
00D0 1A            UCL:  LD  A,(DE)
00D1 4F            LD  C,A
00D2 7E            LD  A,(HL)
00D3 12            LD  (DE),A
00D4 71            LD  (HL),C
00D5 23            INC  HL
00D6 13            INC  DE
00D7 10 F7        DJNZ UCL
00D9 CD 062D      main1: CALL RUN
00DC AF            XOR  A
00DD 32 1356       LD  (MASK),A
00E0 D3 F4          OUT (PPIA),A ; turn off all load
00E2 DD 21 1278   LD  IX,MF
00E6 06 0A        LD  B,0Ah
00E8 DD 77 00     INX:  LD  (IX+0),A
00EB DD 23        INC  IX
00ED 10 F9        DJNZ INX
00EF 3E FF        LD  A,OFFH
00F1 DD 21 1282   LD  IX,READFG
00F5 06 08        LD  B,8
00F7 DD 77 00     INXi: LD  (IX+0),A
00FA DD 23        INC  IX

```



```

00FC 10 F9          DJNZ INX1
00FE DD 21 12B2    LD IX,Cprio1
0102 FD 21 12F2    LD IY,prio1
0106 06 20         LD B,32
0108 CD 0985       bich: CALL BICON2
010B DD 23         INC IX
010D DD 23         INC IX
010F FD 23         INC IY
0111 10 F5        DJNZ bich
0113 DD 21 129E    LD IX,INTVAL
0117 FD 21 12A2    LD IY,INTV
011B CD 0985       CALL BICON2
011E AF           XOR A
011F 32 12A4       LD (INTVC),A
0122 CD 030C       CALL KYCLR
0125 21 12F2       LD HL,PRIO1
012B 11 1312       LD DE,PRIO_1
012B 01 0020       LD BC,32
012E ED B0         LDIR
;
;-----DISPLAY DATA IN REAL BUFFER
0130 21 1233       real: LD HL,RTCBUF
0133 11 1213       LD DE,second
0136 CD 0154       CALL RTCcon
;
0139 21 1235       LD HL,RTCBUF+2
013C 11 1216       LD DE,minute
013F CD 0154       CALL RTCcon
;
0142 21 1237       LD HL,RTCBUF+4
0145 11 1219       LD DE,hour
0148 CD 0154       CALL RTCcon
;
014B DD 21 1213    LD IX,second
014F 06 08         LD B,8
0151 CD 02F0       CALL dspy
;
RTCcon: LD A,00
0154 3E 00         RRD
0156 ED 67         LD (DE),A
0158 12           INC DE
0159 13           LD A,(HL)
015A 7E           LD (DE),A
015B 12           RET
015C C9           RET
015D 3E FF         LED: LD A,0FFh

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

015F 32 1209          LD (LINE),A
0162 1E 00           LD E,00
0164 CD 01AC         RELES1: CALL Scan
0167 DB F6          RELES2: IN A,(Krow)
0169 F6 0F          OR OFh
016B 2F             CPL
016C A7            AND A
016D 20 0B         JR NZ,press
016E 1C            INC E
0170 3E 0B         LD A,B
0172 BB            CP E
0173 2B 07         JR Z,KEYIN
0175 1B ED         JR RELES1
0177 CD 01BB       press: CALL DLY10
017A 1B EB         JR RELES2

;-----DISPLAY TIME AND SCAN KEYBOARD
;
keyIN: LD HL,DSP
017C 21 1200       LD A,OFFh
017F 3E FF         LD (LINE),A
0181 32 1209       keyIN1: CALL Scan
0184 CD 01AC       IN A,(PPIC)
0187 DB F6         OR OFh
0189 F6 0F        CPL
018B 2F           AND A
018C A7           JP NZ,deboun
018D C2 01C6      LD A,(HL)
0190 7E           OUT (seg#),A
0191 D3 F5        INC HL
0193 23          LD DE,ROW
0194 11 1208      SBC HL,DE
0197 ED 52        JR NZ,keyIN1
0199 20 E9        LD A,(LoopF6)
019B 3A 1284      INC A
019E 3C           JP NZ,KEYIN
019F C2 017C      LD A,(MF)
01A2 3A 1278      OR A
01A5 B7           JP Z,REAL
01A6 CA 0130      JP KEYIN
01A9 C3 017C

;-----
01AC 01 1209      Scan: LD BC,Line
01AF 0A          LD A,(BC)
01B0 3C          INC A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

01B1 FE 08 CP 08H
01B3 38 02 JR C,NX
01B5 3E 00 LD A,00
01B7 D3 F6 NX: OUT (PPIC),A
01B9 02 LD (BC),A
01BA C9 RET
01BB E5 DLY10: PUSH HL
01BC 21 0115 LD HL,277
01BF 2B LX: DEC HL
01C0 7C LD A,H
01C1 B5 OR L
01C2 20 FB JR NZ,LX
01C4 E1 POP HL
01C5 C9 RET
    
```

```

;
;-----DEBOUNCE KEYBOARD
;
    
```

```

01C6 57 deboun: LD D,A
01C7 CD 01BB CALL DLY10
01CA DB F6 IN A,(PPIC)
01CC F6 0F OR 0Fh
01CE 2F CPL
01CF A7- AND A
01D0 CC 01BB CALL Z,DLY10
01D3 28 A7 JR Z,KEYin
01D5 BA CP D
01D6 C2 01C6 JP NZ,deboun
01D9 CB 3F SRL A
01DB CB 3F SRL A
01DD CB 3F SRL A
01DF CB 3F SRL A
01E1 2F CPL
01E2 32 1208 LD (row),A
01E5 C3 01E8 JP kyCON
    
```

```

;
;-----KEY CODE CONVERSION
;
    
```

```

01E8 21 1208 kyCON: LD HL,ROW
01EB 4E LD C,(HL)
01EC 23 INC HL
01ED 7E LD A,(HL)
01EE CB 09 RRC C
01F0 38 05 JR C,kTAB2
01F2 11 0F0F LD DE,kcode-1
01F5 18 03 JR kTAB
01F7 11 0F17 kTAB2: LD DE,kcode+7
    
```

```

01FA 06 FF          kTAB: LD  B,OFFh
01FC 04            kTAB1: INC  B
01FD 13            INC  DE
01FE B8            CP   B
01FF 20 FB          JR   NZ,kTAB1
0201 1A            LD   A,(DE)
0202 32 1212        LD   (kCDBF),A ; keep code at keycode
0205 0E 00          LD   C,00 ; buffer
0207 06 0A          LD   B,0Ah
0209 B8            kYO:  CP   B ; Is function key
020A 30 11          JR   NC,FUNC ; is pressed ?
020C 3A 1285        LD   A,(mchfg) ; If yes jump FUNC
020F 3C            INC  A
0210 C2 02CD        JP   NZ,shift2
0213 3A 1283        SetCK: LD  A,(setfg)
0216 3C            INC  A
0217 C2 02C2        JP   NZ,shft
021A C3 0130        FUNC: JP   REAL
021D 2B 04          JR   Z,kY1
021F 0C            INC  C
0220 04            INC  B
0221 18 E6          JR   kYO
0223 21 022F        kY1:  LD  HL,TABL
0226 CB 21          SLA  C
0228 06 00          LD  B,00
022A 09            ADD  HL,BC
022B 6E            LD  L,(HL)
022C 23            INC  HL
022D 66            LD  H,(HL)
022E E9            JP  (HL)
;
;-----Convert to 7-segment code
;
022F 05B9          TABL: DW  SYNC
0231 05EA          DW  CLEAR
0233 035E          DW  ENTER
0235 027D          DW  READ
0237 028D          DW  SET
0239 0227          DW  MDDE
;
0220 16 0F          ORG  stat+220h
0222 E6 0F          seven: LD  D,0Fh
0224 5F            AND  0Fh
0225 1A            LD  E,A
0226 C9            LD  A,(DE)
RET

```

```

;
;-----MODE FUNCTION
;
0227 3E FF      mode: LD  A,OFFh
0229 32 1283   LD  (setfg),A
022C 32 1282   LD  (readfg),A
022F 3A 1278   LD  A,(mf)
0232 3C        INC  A
0233 FE 03     CP   03
0235 28 02     JR   Z,mmin
0237 18 01     JR   ckmode
0239 AF        mmin: XOR  A
023A 32 1278   CKmode: LD  (mf),A
023D CB 3F     SRL  A
023F 38 07     JR   C,Sys
0241 CB 3F     SRL  A
0243 38 19     JR   C,ChanN
0245 C3 00BD   JP   Main
0248 AF        Sys:  XOR  A
0249 C3 037F   JP   Act1
024C FD 21 1200 Dispy: LD  IY,DSP
0250 11 1204   Move4: LD  DE,DSP+4
0253 01 0004   LD  BC,4
0256 ED B0     LDIR
0258 01 0004   LD  BC,4
025B C3 02F0   JP   DSPY
025E AF        ChanN: XOR  A
025F 32 1285   LD  (MchFG),A
0262 32 1284   LD  (LoopFG),A
0265 21 0F64   LD  HL,IPCH
0268 DD 21 127C LD  IX,Chn0
026C FD 21 1200 DispyC: LD  IY,DSP
0270 01 0006   LD  BC,6
0273 11 1202   LD  DE,DSP+2
0276 ED B0     LDIR
0278 06 02     LD  B,2
027A C3 02F0   JP   DSPY


;
;-----Read Function
;
027D 3E FF      READ: LD  A,OFFH
027F 32 1283   LD  (SetFG),A
0282 AF        XOR  A
0283 32 1282   LD  (ReadFG),A
0286 AF        XOR  A
0287 32 1279   LD  (CRBUF),A

```

```

028A C3 0492 JP Act3
;
;-----Set Function
;
028D AF SET: XOR A
028E 32 1288 LD (SetFG),A
0291 3A 1278 LD A,(MF)
0294 CB 3F SRL A
0296 DA 02B6 JP C,SetSY
0299 CB 3F SRL A
029B DA 02BC JP C,SetCH
029E F3 SetRL: DI
029F 16 0B LD D,0BH
02A1 CD 0720 CALL RdBYTE
02A4 CB FB SET 7,E
02A6 16 0B LD D,0BH
02AB CD 0729 CALL WrBYTE
02AB 21 0F58 LD HL,SetT
02AE 11 1204 LD DE,DSP+4
02B1 ED B0 LDIR
02B3 CD 0306 CALL Work1
02B6 3A 127A Setsy: LD A,(Csbuf)
02B9 C3 0382 JP Actst1
02BC 3A 127B Setch: LD A,(Ccbuf)
02BF C3 03C7 JP Actst2
;
;-----Shift and add key data to key buffer
;
02C2 AF Shift: XOR A
02C3 32 1286 LD (ShffG),A
02C6 3A 1278 LD A,(mf)
02C9 FE 02 CP 2
02CB 20 04 JR NZ,Shift4
02CD 06 02 Shift2: LD B,2
02CF 18 02 JR Shift
02D1 06 04 Shift4: LD B,4
02D3 3A 1212 Shift: LD A,(kCOBDF)
02D6 21 120A LD HL,KBUF
02D9 4E Add: LD C,(HL)
02DA 77 LD (HL),A
02DB 79 LD A,C
02DC 23 INC HL
02DD 10 FA DJNZ Add
;
;-----Display data in keybuffer
;

```



```

02DF 3A 1278      LD  A,(mf)
02E2 FE 02       CP  2
02E4 20 04       JR  NZ,kDSPY
02E6 06 02       LD  B,2
02E8 18 02       JR  k4
02EA 06 04       kDSPY: LD  B,4
02EC DD 21 120A   K4:   LD  IX,KBUF
02F0 FD 21 1200   DSPY: LD  IY,DSP
02F4 DD 7E 00     NEXDI: LD  A,(IX+0)
02F7 CD 0220     CALL Seven
02FA FD 77 00     LD  (IY+0),A
02FD DD 23        INC  IX
02FF FD 23        INC  IY
0301 10 F1       DJNZ NEXDI
0303 C3 015D     JP   LED
;
;-----Clear buffer
;
0306 CD 030C     Work1: CALL KYCLR
0309 C3 02EA     JP   kDSPY
;
;-----Clear key buffer
;
030C DD 21 120A   KYCLR: LD  IX,KBUF
0310 AF         CLDATA: XOR  A
0311 06 04       LD  B,04
0313 DD 77 00     CLRNX: LD  (IX+0),A
0316 DD 36 04 0A  LD  (IX+4),0AH
031A DD 23        INC  IX
031C 10 F5       DJNZ CLRNX
031E C9         RET
;
;-----Display Energy Consume in This day
;
031F CD 032C     DISENG: CALL ECONV
0322 21 0F4C     LD  HL,ENERGY
0325 DD 21 1332   LD  IX,ECONS
0329 C3 024C     JP   DISPY
032C 21 133A     ECONV: LD  HL,BIENGY
032F 11 1227     LD  DE,DIVD
0332 01 0004     LD  BC,4
0335 ED B0       LDIR
0337 DD 21 129A   LD  IX,USCALE
033B AF         XOR  A
033C DD B6 00     OR  (IX+0)
033F DD B6 01     OR  (IX+1)

```

```

0342 DD B6 02 OR (IX+2)
0345 DD B6 03 OR (IX+3)
0348 C8 RET Z
0349 FD 21 122F LD IY,DIVR
034D CD 0953 CALL BICON
0350 CD 0A09 CALL BIDIV
0353 DD 21 1227 LD IX,DIVD
0357 FD 21 1332 LD IY,ECONS
035B C3 099B JP BCDCON

```

```

;
;-----Enter Function
;
035E 3A 1282 ENTER: LD A,(READFG)
0361 3C INC A
0362 C2 04B9 JP NZ,EREAD
0365 3A 1283 LD A,(SETFG)
0368 3C INC A
0369 20 63 JR NZ,ESET
036B 3A 127B LD A,(MF)
036E CB 3F SRL A
0370 3B 04 JR C,DSPSYS
0372 CB 3F SRL A
0374 3B 23 JR C,DSPCH
0376 3A 127A DSPSYS: LD A,(CSBUF)
0379 3C INC A
037A FE 06 CP 6
037C 20 01 JR NZ,ACT1
037E AF XOR A
037F 32 127A ACT1: LD (CSBUF),A
0382 4F ACTST1: LD C,A
0383 21 049C LD HL,TABSY
0386 CB 21 WORK2: SLA C
038B 06 00 LD B,00
038A 09 ADD HL,BC
038B 22 128B LD (HLBUF),HL
038E DD 2A 1288 LD IX,(HLBUF)
0392 DD 6E 00 LD L,(IX+0)
0395 DD 66 01 LD H,(IX+1)
0398 E9 JP (HL)
0399 3A 1285 DSPCH: LD A,(MCHFG)
039C 3C INC A
039D 2B 1C JR Z,DSPCH1
039F 3E FF LD A,OFFH
03A1 32 1285 LD (MCHFG),A
03A4 FD 21 120A LD IY,KBUF
03A8 FD 7E 00 LD A,(IY)

```

03AB	FE 01	CP	1
03AD	DA 05AB	JP	C,ERROR-
03B0	FE 09	CP	9
03B2	D2 05AB	JP	NC,ERROR
03B5	32 127C	LD	(CHNO),A
03B8	AF	XOR	A
03B9	18 09	JR	ACT2
03BB	3A 127B	DSPCH1: LD	A, (CCBUF)
03BE	3C	INC	A
03BF	FE 04	CP	4
03C1	20 01	JR	NZ,ACT2
03C3	AF	XOR	A
03C4	32 127B	ACT2: LD	(CCBUF),A
03C7	4F	ACTST2: LD	C,A
03C8	21 04AB	LD	HL,TABGH
03CB	C3 038E	JP	WORK2
-----			
03CE	3A 127B	ESET: LD	A, (MF)
03D1	CB 3F	SRL	A
03D3	38 54	JR	C,ESETSY
03D5	CB 3F	SRL	A
03D7	DA 045D	JP	C,ESETCH
03DA	3A 120B	ESETRL: LD	A, (KBUF+1)
03DD	FE 06	CP	6
03DF	38 03	JR	C,ERL1
03E1	C3 05AB	JP	ERROR
03E4	3A 120D	ERL1: LD	A, (KBUF+3)
03E7	FE 02	CP	2
03E9	28 05	JR	Z,ERL2
03EB	FE 03	CP	3
03ED	D2 05AB	JP	NC,ERROR
03F0	3A 120C	ERL2: LD	A, (KBUF+2)
03F3	FE 04	CP	4
03F5	38 03	JR	C,ERL3
03F7	C3 05AB	JP	ERROR
03FA	3A 120B	ERL3: LD	A, (KBUF+1)
03FD	21 1235	LD	HL,RTCBUF+2
0400	77	LD	(HL),A
0401	3A 120A	LD	A, (KBUF)
0404	ED 6F	RLD	
0406	3A 120D	LD	A, (KBUF+3)
0409	21 1237	LD	HL,RTCBUF+4
040C	77	LD	(HL),A
040D	3A 120C	LD	A, (KBUF+2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0410 ED 6F          RLD
0412 AF           XOR A
0413 32 1233      LD (RTCBUF),A
0416 CD 0710      CALL WRITE
0419 16 0B        LD D,0BH
041B CD 0720      CALL RDBYTE
041E CB BB        RES 7,E
0420 16 0B        LD D,0BH
0422 CD 0729      CALL WRBYTE
0425 FB           EI
0426 C3 00BD      JP MAIN

;
0429 FD 21 120A   Esetsy: LD IY,KBUF
042D 3A 1286      LD A,(SHIFG)
0430 3C           INC A
0431 CA 0376      JP Z,DSPSYS
0434 3E FF        LD A,OFFH
0436 32 1286      LD (SHIFG),A
0439 3A 120B      LD A,(KBUF+1)
043C 21 121B      LD HL,BUF
043F 77           LD (HL),A
0440 3A 120A      LD A,(KBUF)
0443 ED 6F          RLD
0445 3A 121B      LD A,(BUF)
0448 FE 15        CP 15H
044A 28 05        JR Z,ESI
044C FE 30        CP 30H
044E C2 05AB      JP NZ,ERROR
0451 06 04        ES1: LD B,4
0453 DD 2A 127D   LD IX,(IXBUF)
0457 CD 0479      CALL NXDATA
045A C3 0376      JP DSPSYS

;
045D FD 21 120A   ESETCH: LD IY,KBUF
0451 3A 1286      LD A,(SHIFG)
0464 3C           INC A
0465 CA 03BB      JP Z,DSPCHI
0468 3E FF        LD A,OFFH
046A 32 1286      LD (SHIFG),A
046D 06 02        LD B,2
046F DD 2A 127D   LD IX,(IXBUF)
0473 CD 0479      CALL NXDATA
0476 C3 03BB      JP DSPCHI

;
0479 FD 7E 00     NXDATA: LD A,(IY+0)
047C DD 77 00     LD (IX+0),A

```

```

047F DD 23          INC IX
0481 FD 23          INC IY
0483 10 F4          DJNZ NXDATA
0485 .CD 030C       CALL KYCLR          ;Clear key buffer
0488 C9             RET

;
0489 3A 1279        EREAD: LD A,(CRBUF)
048C 3C             INC A
048D FE 03          CP 3
048F 20 01          JR NZ,ACT3
0491 AF             XOR A
0492 32 1279        ACT3: LD (CRBUF),A
0495 4F             LD C,A
0496 21 04B0        LD HL,TABRD
0499 C3 0386        JP WORK2

049C 0486          TABSY: DW DDATE
049E 04C4          DW MMONTH
04A0 04FC          DW INTEV
04A2 04D2          DW PUL
04A4 04E0          DW PLL
04A6 04EE          DW PSCALE

04A8 050A          TABCH: DW PPRIO
04AA 0528          DW MMINON
04AC 0531          DW MMINOF
04AE 0538          DW MMAXOF

;
04B0 0545          TABRD: DW EECONS
04B2 0548          DW EEPEAK
04B4 0552          DW PPRED

;
04B6 21 0F20        DDATE: LD HL,DATE
04B9 DD 21 128A      LD IX,DATEE
04BD DD 22 127D      LD (IXBUF),IX
04C1 C3 024C        JP DISPY

;
04C4 21 0F20        MMONTH: LD HL,DATE
04C7 DD 21 128E      LD IX,YEAR
04CB DD 22 127D      LD (IXBUF),IX
04CF C3 024C        JP DISPY

;
04D2 21 0F24        PUL: LD HL,UL
04D5 DD 21 1292      LD IX,PUL1
04D9 DD 22 127D      LD (IXBUF),IX
04DD C3 024C        JP DISPY

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
04E0 21 0F28      PLL:  LD  HL,LL
04E3  DD 21 1296      LD  IX,PLL1
04E7  DD 22 127D      LD  (IXBUF),IX
04EB  C3 024C          JP  DISPY

;
04EE 21 0F2C      PSCALE: LD  HL,SCALE
04F1  DD 21 129A      LD  IX,USCALE
04F5  DD 22 127D      LD  (IXBUF),IX
04F9  C3 024C          JP  DISPY

;
04FC 21 0F30      INTEV: LD  HL,INTV1
04FF  DD 21 129E      LD  IX,INTVAL
0503  DD 22 127D      LD  (IXBUF),IX
0507  C3 024C          JP  DISPY

;
050A 21 0F34      PPRIO: LD  HL,PRIO0
050D  DD 21 12B2      LD  IX,CPRIO1
0511  3A 127C      TCCH: LD  A,(CHND)
0514  47              LD  B,A
0515  1E 04          LD  E,04
0517  3E 00          LD  A,00
0519  B3              ADD  A,E
051A  10 FD          DJNZ ADDCH
051C  4F              LD  C,A
051D  06 00          LD  B,00
051F  DD 09          ADD  IX,BC
0521  DD 22 127D      LD  (IXBUF),IX
0525  C3 026C          JP  DISPYC

;
0528 21 0F3A      MMINON: LD  HL,NDN
052B  DD 21 12B4      LD  IX,MINON1
052F  18 E0          JR  TCCH

;
0531 21 0F40      MMINOF: LD  HL,NOFF
0534  DD 21 12B6      LD  IX,MINOF1
0538  C3 0511          JP  TCCH

;
053B 21 0F46      MMAXOF: LD  HL,XOFF
053E  DD 21 12B8      LD  IX,MAXOF1
0542  C3 0511          JP  TCCH

;
0545  C3 031F      EECONS: JP  DISENG

;
054B 21 0F50      EEPEAK: LD  HL,PEAK
054B  DD 21 1336      LD  IX,EPEAK

```

```

054F  C3 024C                JP  DISPY
;
0552  21 134E                PPRED: LD  HL,PREDP
0555  11 1227                LD  DE,DIVD
0558  01 0004                LD  BC,04
055B  ED B0                  LDIR
055D  3A 12A2                LD  A,(INTV)
0560  FE 1F                  CP  1FH
0562  20 04                  JR  NZ,BLE
0564  0E 01                MUL_2: LD  C,1
0566  18 02                JR  MUL_4
0568  0E 02                BLE:  LD  C,2
056A  06 04                MUL_4: LD  B,4
056C  21 1227                LD  HL,DIVD
056F  F6 0A                  OR  0AH
0571  CB 16                ROT:  RL  (HL)
0573  23                    INC  HL
0574  10 FB                DJNZ ROT
0576  0D                    DEC  C
0577  20 F1                JR  NZ,MUL_4
0579  DD 21 129A            LD  IX,USCALE
057D  AF                    XOR  A
057E  DD B6 00            OR  (IX+0)
0581  DD B6 01            OR  (IX+1)
0584  DD B6 02            OR  (IX+2)
0587  DD B6 03            OR  (IX+3)
058A  28 1F                JR  Z,ERROR
058C  FD 21 122F            LD  IY,DIVR
0590  CD 0953                CALL BICON
0593  CD 0A09                CALL BIDIV
0596  DD 21 1227            LD  IX,DIVD
059A  FD 21 1352            LD  IY,PREDM
059E  CD 099B                CALL BCDCON
05A1  21 0F54                LD  HL,PRED_P
05A4  DD 21 1352            LD  IX,PREDM
05A8  C3 024C                JP  DISPY
05AB  21 0F5C                ERROR: LD  HL,ERR
05AE  11 1200                LD  DE,DSP
05B1  01 0008                LD  BC,8
05B4  ED B0                  LDIR
05B6  C3 015D                JP  LED
;
;-----SYNC FUNCTION
;
05B9  3A 12A2                SYNC:  LD  A,(INTV)
05BC  32 12A4                LD  (INTVC),A

```

05BF	AF	XOR A
05C0	32 127F	LD (I305),A
05C3	F3	DI
05C4	16 0B	LD D,0BH
05C6	CD 0720	CALL RDBYTE
05C9	CB FB	SET 7,E
05CB	16 0B	LD D,0BH
05CD	CD 0729	CALL WRBYTE
05D0	AF	XOR A
05D1	32 1233	LD (RTCBUF),A
05D4	3E FF	LD A,OFFH
05D6	D3 F0	OUT (CNTRO),A
05D8	D3 F0	OUT (CNTRO),A
05DA	16 0B	LD D,0BH
05DC	CD 0720	CALL RDBYTE
05DF	CB BB	RES 7,E
05E1	16 0B	LD D,0BH
05E3	CD 0729	CALL WRBYTE
05E6	FB	EI
05E7	C3 0130	JP REAL
-----CLEAR FUNCTION-----		
05EA	3E FF	CLEAR: LD A,OFFH
05EC	32 1283	LD (SETFG),A
05EF	32 1282	LD (READFG),A
05F2	3A 1278	LD A,(MF)
05F5	CB 3F	SRL A
05F7	38 04	JR C,SYSC
05F9	CB 3F	SRL A
05FB	38 12	JR C,CHCL
05FD	3A 127A	SYSC: LD A,(CSBUF)
0600	DD 2A 127D	LD IX,(IXBUF)
0604	06 04	LD B,4
0606	CD 0621	CALL ALLCLR
0609	3A 127A	LD A,(CSBUF)
060C	C3 0382	JP ACTST1
060F	3A 127B	CHCL: LD A,(CCBUF)
0612	DD 2A 127D	LD IX,(IXBUF)
0616	06 02	LD B,2
0618	CD 0621	CALL ALLCLR
061B	3A 127B	LD A,(CCBUF)
061E	C3 03C7	JP ACTST2
0621	AF	ALLCLR: XOR A
0622	DD 77 00	NXCLR: LD (IX+0),A
0625	DD 23	INC IX

0627 10 F9 DJNZ NXCLR  
 0629 CD 030C CALL KYCLR  
 062C C9 RET

;  
 ;-----RUN MODE  
 ;

062D DD 21 1292  
 0631 CD 0652  
 0634 21 12A6  
 0637 11 12AA  
 063A 01 0004  
 063D ED B0

RUN: LD IX,PUL1  
 CALL TAGCAL  
 LD HL,TGET1  
 LD DE,UPPER  
 LD BC,4  
 LDIR

063F DD 21 1296  
 0643 CD 0652  
 0646 21 12A6  
 0649 11 12AE  
 064C 01 0004  
 064F ED B0  
 0651 C9

LD IX,PUL1  
 CALL TAGCAL  
 LD HL,TGET1  
 LD DE,LOWER  
 LD BC,4  
 LDIR  
 RET

0652 FD 21 121D  
 0656 CD 0953

TAGCAL: LD IY,MULTC  
 CALL BICON

0659 DD 21 129A  
 065D FD 21 1221  
 0661 CD 0953  
 0664 CD 09D3

LD IX,USCALE  
 LD IY,MULTR  
 CALL BICON  
 CALL BINULT

0667 21 1223  
 066A 11 12A6  
 066D 01 0004  
 0670 ED B0  
 0672 DD 21 12A6  
 0676 3A 12A2  
 0679 FE 1E  
 067B 28 10

LD HL,MRESUL  
 LD DE,TGET1  
 LD BC,4  
 LDIR  
 LD IX,TGET1  
 LD A,(INTV)  
 CP 1EH  
 JR Z,DV2

067D DD CB 03 3E  
 0681 DD CB 02 1E  
 0685 DD CB 01 1E  
 0689 DD CB 00 1E  
 068D DD CB 03 3E  
 0691 DD CB 02 1E  
 0695 DD CB 01 1E

DV2: SRL (IX+3)  
 RR (IX+2)  
 RR (IX+1)  
 RR (IX+0)  
 SRL (IX+3)  
 RR (IX+2)  
 RR (IX+1)

```


0699 DD CB 00 1E RR (IX+0)
069D C9 RET
;
;-----INTERRUPT ROUTINE EVERY 1 S.
;
069E F5 READT: PUSH AF
069F C5 PUSH BC
06A0 D5 PUSH DE
06A1 E5 PUSH HL
06A2 DD E5 PUSH IX
06A4 FD E5 PUSH IY
06A6 16 0C LD D,0CH
06A8 CD 0720 CALL RDBYTE
06AB CB 6B BIT 5,E
06AD 20 5A JR NZ,READA
06AF 3A 12B4 LD A,(LOOPFG)
06B2 3C INC A
06B3 2B 0E JR Z,READO
06B5 3A 1277 LD A,(CLOOP)
06B8 3D DEC A
06B9 32 1277 LD (CLOOP),A
06BC 20 05- JR NZ,READO
06BE 3E FF LD A,OFFh
06C0 32 12B4 LD (LOOPFG),A
06C3 06 0E READO: LD B,14
06C5 16 00 LD D,0
06C7 21 1233 LD HL,RTCBUF
06CA CD 0720 READ1: CALL RDBYTE
06CD 73 LD (HL),E
06CE 14 INC D
06CF 23 INC HL
06D0 10 FB DJNZ READ1
;
;-----CHECK ALARM-----
;
06D2 3A 12B0 LD A,(AFG)
06D5 3C INC A
06D6 FE 00 CP 0
06D8 20 1B JR NZ,READX
06DA 3A 12B7 LD A,(AFG1)
06DD 3C INC A
06DE FE 00 CP 0
06E0 20 0A JR NZ,DFG
06E2 3E 08 LD A,00001000B
06E4 D3 F6 OUT (PPIC),A
06E6 AF XOR A

```

```

06E7 32 1280      LD (AF6),A
06EA 18 09        JR READX
06EC 3E 00        DFG: LD A,00
06EE D3 F6        OUT (PPIC),A
06F0 3E FF        LD A,OFFH
06F2 32 1287      LD (AFG1),A
;
06F5 3A 127F      READX: LD A,(I30S)
06FB 3C          INC A
06F9 FE 3C        CP 60
06FB CC 0720      CALL Z,INTRT
;
06FE FD E1        POP IY
0700 DD E1        POP IX
0702 E1          POP HL
0703 D1          POP DE
0704 C1          POP BC
0705 F1          POP AF
0706 FB          EI
0707 ED 40        RETI
;
0709 3E 05        READA: LD A,5
070B 32 1273      LD (AFLAG),A
070E 18 B3        JR READO
;
0710 06 40        WRITE: LD B,64
0712 16 00        LD D,0
0714 21 1253      LD HL,RTCBUF
0717 5E          WRITE1: LD E,(HL)
0718 CD 0729      CALL WRBYTE
071B 14          INC D
071C 23          INC HL
071D 10 F8        DJNZ WRITE1
071F C9          RET
;
;-----RBYTE SUB
; IN D:ADD
; OUT E:DATA
;
0720 7A          RDBYTE: LD A,D
0721 32 4000      LD (ADDR),A
0724 3A 4001      LD A,(DATA)
0727 5F          LD E,A
0728 C9          RET


```



```

;
;-----WRBYTE SUB
; IN.D:ADD
; OUT E:DATA
;
0729 7A WRBYTE: LD A,D
072A 32 4000 LD (ADDR),A
072D 7B LD A,E
072E 32 4001 LD (DATA),A
0731 C9 RET
;
;-----ROUTINE EVERY 60 S.
;
0720 AF DRG 720H
0721 32 127F INTRT: XOR A
0724 CD 07C8 LD (I30S),A
0727 CD 082D CALL SETFLG
072A 3A 12A4 CALL CKMAX
072D 3D LD A,(INTVC)
072E 20 06 DEC A
0730 3A 12A2 JR NZ,NEXT1
0733 32 12A4 LD A,(INTV)
0736 DB F0 LD (INTVC),A
0738 4F NEXT1: IN A,(CNTRO)
0739 DB F0 LD C,A
073B 47 IN A,(CNTRO)
073C 21 FFFF LD B,A
073F ED 42 LD HL,OFFFH
0741 22 133E SBC HL,BC
0744 3E FF LD (KWHP),HL
0746 D3 F0 LD A,OFFH
0748 D3 F0 OUT (CNTRO),A
OUT (CNTRO),A
;
;-----PREDICT SUB
;
074A 3A 12A2 PREDIC: LD A,(INTV)
074D FE 0F CP 15
074F 2B 08 JR Z,PD1
0751 3A 12A4 LD A,(INTVC)
0754 FE 1E CP 30
0756 D2 089B JP NC,SYNC15
0759 3A 12A4 PD1: LD A,(INTVC)
075C FE 0F CP 15
075E D2 089B JP NC,SYNC15
0761 21 133E LD HL,KWHP ;Fet data in kwh-buf

```



```

0764 5E LD E,(HL) ;And clear kvh-buf
0765 36 00 Ld (HL),00
0767 23 INC HL
0768 56 LD D,(HL)
0769 36 00 LD (HL),00
076B ED 53 1342 LD (KWHBUF),DE
;
076F 21 1346 LD HL,ACC15M
0772 11 1342 LD DE,KWHBUF
0775 CD 0A59 CALL STORE.
;
0778 21 1346 LD HL,ACC15M
077B 11 134E LD DE,PREDP
077E 01 0004 LD BC,4
0781 ED B0 LDIR
0783 3A 12A2 LD A,(INTV)
0786 FE 0F CP 15
0788 2B 04 JR Z,SB1
078A 3E 1E LD A,30
078C 18 02 JR SB
078E 3E 0F SB1: LD A,15
0790 21 12A4 SB: LD HL,INTVC
0793 96 SUB (HL)
0794 4F LD C,A
0795 21 134E SUMPRD: LD HL,PREDP
0798 11 1342 LD DE,KWHBUF
079B CD 0A59 CALL STORE
079E 0D DEC C
079F 20 F4 JR NZ,SUMPRD ;Predict pulse is in PREDP
;
;-----COMPARE PREDICT PULSE WITH TARGET
;
07A1 11 12AA CMP: LD DE,UPPER
07A4 21 134E LD HL,PREDP
07A7 CD 0A4F CALL COMPAE
07AA 30 0A JR NC,LWCK
07AC CD 07F5 CALL SETUL
07AF 3E FF LD A,OFFH
07B1 32 12B0 LD (AF6),A
07B4 18 0C JR EXIT
;
07B6 11 12AE LWCK: LD DE,LOWER
07B9 21 134E LD HL,PREDP
07BC CD 0A4F CALL COMPAE
07BF D4 0832 CALL NC,SETLL
07C2 3A 1356 EXIT: LD A,(MASK)

```


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

07C5 D3 F4          OUT (O_P),A
07C7 C9            RET

;
07C8 AF            SETFLG: XOR A
07C9 DD 21 1313    LD IX,CMION1
07CD FD 21 1314    LD IY,CMIOF1
07D1 21 1315      LD HL,CMXOF1
07D4 06 08        LD B,B
07D6 DD BE 00     SMLOOP: CP (IX)
07D9 2B 03        JR Z,SM1
07DB DD 35 00     DEC (IX)
07DE FD BE 00     SM1: CP (IY)
07E1 2B 03        JR Z,SM2
07E3 FD 35 00     DEC (IY)
07E6 BE           SM2: CP (HL)
07E7 2B 03        JR Z,SM3
07E9 35           DEC (HL)
07EA 0E 04        LD C,4
07EC DD 23        SM3: INC IX
07EE FD 23        INC IY
07F0 23           INC HL
07F1 0D           DEC C
07F2 20 F8        JR NZ,SM3
07F4 C9            RET

;
07F5 AF            SETUL: XOR A
07F6 32 1280      LD (AF6),A
07F9 1E 08        LD E,B
07FB 21 12F2      LD HL,PRID1
07FE AF            CULoop: XOR A
07FF BE           CP (HL)
0800 28 23        JR Z,CU1
0802 46           LD B,(HL)
0803 16 80        LD D,BQH
0805 CB 02        CUO: RLC D
0807 10 FC        DJNZ CUO
0809 3A 1356      LD A,(MASK)
080C A2           AND D
080D 2B 16        JR Z,CU1
080F DD 21 130F   LD IX,CMION1-4
0813 4E           LD C,(HL)
0814 CB 21        SLA C
0816 CB 21        SLA C
0818 06 00        LD B,00
081A DD 09        ADD IX,BC
081C AF            XOR A
    
```



081D	DD BE 00		CP (IX)
0820	20 03		JR NZ,CU1
0822	C3 086B		JP OFFLD
0825	23	CU1:	INC HL
0826	23		INC HL
0827	23		INC HL
0828	23		INC HL
0829	1D		DEC E
082A	20 D2		JR NZ,CULOOP
082C	C9		RET
082D	21 1311	CKMAX:	LD HL,CMXOF1-4
0830	1B 03		JR CK111
0832	21 1310	SETLL:	LD HL,CMIOF1-4
0835	1E 08	CK111:	LD E,8
0837	DD 21 130E		LD IX,PRIO8
083B	AF	CLLOOP:	XOR A
083C	DD BE 00		CP (IX)
083F	2B 1E		JR Z,CL1
0841	DD 46 00		LD B,(IX)
0844	16 80		LD D,80H
0846	CB 02	CLO:	RLC D
0848	10 FC		DJNZ CLO
084A	3A 1356		LD A,(MASK)
084D	A2		AND D
084E	20 0F		JR NZ,CL1
0850	DD 4E 00		LD C,(IX)
0853	CB 21		SLA C
0855	CB 21		SLA C
0857	09		ADD HL,BC
0858	AF		XOR A
0859	BE		CP (HL)
085A	20 03		JR NZ,CL1
085C	C3 0889		JP ONLD
085F	DD 23	CL1:	INC IX
0861	DD 23		INC IX
0863	DD 23		INC IX
0865	DD 23		INC IX
0867	1D		DEC E
0868	20 D1		JR NZ,CLLOOP
086A	C9		RET
086B	3A 1356	OFFLD:	LD A,(MASK)
086E	2F		CPL
086F	B2		OR D
0870	2F		CPL
0871	32 1356		LD (MASK),A
0874	21 12F0		LD HL,MIOF1-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0877	09		ADD HL,BC
0878	7E		LD A,(HL)
0879	21 1310		LD HL,CMIOF1-4
087C	09		ADD HL,BC
087D	77		LD (HL),A
087E	21 12F1		LD HL,MXOF1-4
0881	09		ADD HL,BC
0882	7E		LD A,(HL)
0883	21 1311		LD HL,CMXOF1-4
0886	09		ADD HL,BC
0887	77		LD (HL),A
0888	C9		RET
0889	3A 1356	ONLD:	LD A,(MASK)
088C	B2		OR D
088D	32 1356		LD (MASK),A
0890	21 12EF		LD HL,MION1-4
0893	09		ADD HL,BC
0894	7E		LD A,(HL)
0895	21 130F		LD HL,CMION1-4
0898	09		ADD HL,BC
0899	77		LD (HL),A
089A	C9		RET
089B	21 1346	;	
089E	11 133E	SYNC15:	LD HL,ACC15M
08A1	CD 0A59		LD DE,KWHP
08A4	AF		CALL STORE
08A5	21 133E		XOR A
08AB	77		LD HL,KWHP
08A9	23		LD (HL),A
08AA	77		INC HL
08AB	21 1346		LD (HL),A
08AE	11 1227		LD HL,ACC15M
08B1	01 0004		LD DE,DIVD
08B4	ED B0		LD BC,4
08B6	3A 12A2		LDIR
08B9	FE 1E		LD A,(INTV)
08BB	20 04		CP 30
08BD	0E 01		JR NZ,DOUBLE
08BF	18 02	MUL2:	LD C,1
08C1	0E 02		JR MUL4
08C3	06 04	DOUBLE:	LD C,2
08C5	21 1227	MUL4:	LD B,4
08C8	B7		LD HL,DIVD
08C9	CB 16		OR A
08CB	23	ROTATE:	RL (HL)
			INC HL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

08CC 10 FB          DJNZ ROTATE
08CE 0D            DEC C
08CF 20 F2        JR NZ,MUL4


;
;

08D1 DD 21 129A    LD IX,USCALE
08D5 AF          XOR A
08D6 DD B6 00     OR (IX+0)
08D9 DD B6 01     OR (IX+1)
08DC DD B6 02     OR (IX+2)
08DF DD B6 03     OR (IX+3)
08E2 28 53        JR Z,DEMDSF
08E4 FD 21 122F   LD IY,DIVR
08E8 CD 0953      CALL BICON
08EB CD 0A09      CALL BIDIV
08EE 3A 1281      MEMDT1: LD A,(CDATA) ;store demand in binary
08F1 3C          INC A ;at address DATA1
08F2 FE 01        CP 1
08F4 28 0A        JR Z,MEMDT
08F6 FE 61        CP 97
08F8 38 0C        JR C,NXLD
08FA AF          XOR A
08FB 32 1281     LD (CDATA),A
08FE 1B EE        JR MEMDT1
0900 21 1400     MEMDT: LD HL,DATA1
0903 22 1275     LD (TBDATA),HL
0906 2A 1275     NXLD: LD HL,(TBDATA)
0909 3A 1227     NXLD1: LD A,(DIVD)
090C 77          LD (HL),A
090D 23          INC HL
090E 3A 1228     LD A,(DIVD+1)
0911 77          LD (HL),A
0912 23          INC HL
0913 22 1275     LD (TBDATA),HL

;

0916 DD 21 1227   LD IX,DIVD
091A FD 21 134A   LD IY,MAXDEM
091E CD 099B      CALL BCDCON
0921 11 1336     LD DE,EPEAK
0924 21 134A     LD HL,MAXDEM
0927 CD 0A4F      CALL COMPAE
092A 30 0B        JR NC,DEMDSF
092C 21 134A     LD HL,MAXDEM
092F 11 1336     LD DE,EPEAK
0932 01 0004     LD BC,4
0935 ED B0        LDIR


```



```

0996 19          ADD HL,DE
0997 FD 75 00    LD (IY+0),L
099A C9          RET
;
;-----CONVERT 16-BI TO 4-BCD
; INPUT: IX=ADD OF BI
; OUTPUT: IY=ADD OF BCD
;
099B DD 6E 00    BCDCON: LD L, (IX+0)
099E DD 66 01    LD H, (IX+1)
09A1 11 0000    LD DE,0000H
09A4 06 10      LD B,16
09A6 29          CONNX: ADD HL,HL
09A7 7B          LD A,E
09A8 8F          ADC A,A
09A9 27          DAA
09AA 5F          LD E,A
09AB 7A          LD A,D
09AC 8F          ADC A,A
09AD 27          DAA
09AE 57          LD D,A
09AF 10 F5      DJNZ CONNX
09B1 E6 0F      AND OFH
09B3 FD 77 02    LD (IY+2),A
09B6 CB 3A      SRL D
09B8 CB 3A      SRL D
09BA CB 3A      SRL D
09BC CB 3A      SRL D
09BE FD 72 03    LD (IY+3),D
09C1 7B          LD A,E
09C2 E6 0F      AND OFH
09C4 FD 77 00    LD (IY+0),A
09C7 CB 3B      SRL E
09C9 CB 3B      SRL E
09CB CB 3B      SRL E
09CD CB 3B      SRL E
09CF FD 73 01    LD (IY+1),E
09D2 C9          RET
;
;-----16*16 BIT BI MULTIPLY ROUTINE
; INPUT: 16-BIT MULTIPLICANT IN 'MULTC' BUFFER
;       : 16-BIT MULTIPLIER IN 'MULTR' BUFFER
; OUTPUT: RESULT IN 32-BIT 'MRESULT' BUFFER
;
09D3 21 1223    BIMULT: LD HL,MRESULT
09D6 AF          XOR A

```



```

09D7 06 04          LD B,4H
09D9 77            RSLCLR: LD (HL),A
09DA 23           INC HL
09DB 10 FC        DJNZ RSLCLR
;
09DD 0E 10          LD C,16
09DF 21 1223      NXBIT: LD HL,MRESUL
09E2 06 04          LD B,4H
09E4 B7           OR A
09E5 CB 16        SHIF: RL (HL)
09E7 23           INC HL
09E8 10 FB        DJNZ SHIF
;
09EA 21 1221      LD HL,MULTR
09ED B7           OR A
09EE CB 16        RL (HL)
09F0 23           INC HL
09F1 CB 16        RL (HL)
09F3 30 10        JR NC,BICNT
09F5 21 1223      LD HL,MRESUL
09F8 11 121D      LD DE,MULTC
09FB 06 04          LD B,4H
09FD B7           OR A
09FE 1A          ADBYT: LD A,(DE)
09FF BE          ADC A,(HL)
0A00 77           LD (HL),A
0A01 23           INC HL
0A02 13           INC DE
0A03 10 F9        DJNZ ADBYT
0A05 0D          BICNT: DEC C
0A06 20 D7        JR NZ,NXBIT
0A08 C9          RET
;
;-----32/32 BIT BIVISION ROUTINE
; INPUT: 32-BIT DIVIDENT IN 'DIVD' BF
;       : 32-BIT DIVISOR IN 'DIVR' BF
; OUTPUT: QUOTIENT IN 'DIVD' BF
;       : REMAINDER IN 'DRESUL' BF
;
0A09 21 122B      BIDIV: LD HL,DRESUL
0A0C 06 04          LD B,4H
0A0E AF          XOR A
0A0F 77           CLRRES: LD (HL),A
0A10 23           INC HL
0A11 10 FC        DJNZ CLRRES
0A13 0E 20          LD C,32

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0A15 21 1227      DIVO: LD HL, DIVD
0A18 06 08        LD B, 8H
0A1A CB 16        SHFBIT: RL (HL)
0A1C 23          INC HL
0A1D 10 FB        DJNZ SHFBIT
0A1F 11 122B      LD DE, DRESUL
0A22 21 122F      LD HL, DIVR
0A25 06 04        LD B, 4H
0A27 1A          SUBBYT: LD A, (DE)
0A28 9E          SBC A, (HL)
0A29 12          LD (DE), A
0A2A 23          INC HL
0A2B 13          INC DE
0A2C 10 F9        DJNZ SUBBYT
0A2E 30 10        JR NC, DIV1
0A30 11 122B      LD DE, DRESUL
0A33 21 122F      LD HL, DIVR
0A36 06 04        LD B, 4H
0A38 B7          OR A
0A39 1A          ADDBYT: LD A, (DE)
0A3A 8E          ADC A, (HL)
0A3B 12          LD (DE), A
0A3C 23          INC HL
0A3D 13          INC DE
0A3E 10 F9        DJNZ ADDBYT
0A40 3F          DIV1: CCF
0A41 0D          DEC C
0A42 20 D1        JR NZ, DIV0
0A44 21 1227      LD HL, DIVD
0A47 06 04        LD B, 4H
0A49 CB 16        SHFNX: RL (HL)
0A4B 23          INC HL
0A4C 10 FB        DJNZ SHFNX
0A4E C9          RET

```

```

;
;-----COMPARE ROUTINE
;

```

```

0A4F 06 04      COMPAE: LD B, 4H
0A51 B7        OR A
0A52 1A        CMPNX: LD A, (DE)
0A53 9E        SBC A, (HL)
0A54 23        INC HL
0A55 13        INC DE
0A56 10 FA      DJNZ CMPNX
0A58 C9        RET

```

```

;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;-----ACCMULATE DATA 4-BYTE WHICH IS
; POINT BY HL/DE REG ,ACCMULATED
; DATA IS IN (HL)
;

```

```

0A59 06 04 STORE: LD B,4H
0A5B B7 OR A
0A5C 1A STRNX: LD A,(DE)
0A5D 8E ADC A,(HL)
0A5E 77 LD (HL),A
0A5F 23 INC HL
0A60 13 INC DE
0A61 10 F9 DJNZ STRNX
0A63 C9 RET

```

```

;
;
;*****
;-----SEGMENT TABLE-----
;*****
;

```

```

0F00 3F SEGTB: ORG 56TB
0F01 06 DB 3FH ; '0'
0F02 5B DB 06H ; '1'
0F03 4F DB 5BH ; '2'
0F04 66 DB 4FH ; '3'
0F05 6D DB 66H ; '4'
0F06 7D DB 6DH ; '5'
0F07 07 DB 7DH ; '6'
0F08 7F DB 07H ; '7'
0F09 6F DB 7FH ; '8'
0FOA 40 DB 6FH ; '9'
0FOB 80 DB 40H ; '.'
0F0C 08 DB 80H ; '.'
0F0D 5E DB 08H ; '.'
0F0E 79 DB 5EH ; 'D'
0F0F 71 DB 79H ; 'E'
DB 71H ; 'F'

```

```

;
;-----KEY CODE CONVERSION---

```

```

KCODE: ; COL-ROW
0F10 07 DB 07H ; 00-0E
0F11 08 DB 08H ; 01-0E
0F12 09 DB 09H ; 02-0E
0F13 0F DB 0FH ; 03-0E
0F14 0E DB 0EH ; 04-0E

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0F15	06	DB	06H	;	05-0E
0F16	05	DB	05H	;	06-0E
0F17	04	DB	04H	;	07-0E
0F18	00	DB	00H	;	00-0D
0F19	0A	DB	0AH	;	01-0D
0F1A	0B	DB	0BH	;	02-0D
0F1B	0C	DB	0CH	;	03-0D
0F1C	0D	DB	0DH	;	04-0D
0F1D	03	DB	03H	;	05-0D
0F1E	02	DB	02H	;	06-0D
0F1F	01	DB	01H	;	07-0D


;

-----DISPLAY PATTERN TABLE

;

0F20	7B	DATE:	DB	7BH	;	'e'
0F21	78		DB	78H	;	't'
0F22	77		DB	77H	;	'A'
0F23	5E		DB	5EH	;	'd'
0F24	50	UL:	DB	50H	;	'r'
0F25	76		DB	76H	;	'e'
0F26	73		DB	73H	;	'P'
0F27	37		DB	37H	;	'U'
0F28	50	LL:	DB	50H	;	'r'
0F29	76		DB	76H	;	'e'
0F2A	5C		DB	5CH	;	'D'
0F2B	B8		DB	0B8H	;	'L'
0F2C	B8	SCAL:	DB	0B8H	;	'L'
0F2D	77		DB	77H	;	'A'
0F2E	39		DB	39H	;	'C'
0F2F	60		DB	60H	;	'S'
0F30	37	INTV1:	DB	37H	;	'V'
0F31	78		DB	78H	;	't'
0F32	54		DB	54H	;	'n'
0F33	06		DB	06H	;	'I'
0F34	40	PRIO0:	DB	40H	;	'-'
0F35	40		DB	40H	;	'-'
0F36	5C		DB	5CH	;	'o'
0F37	04		DB	04H	;	'i'
0F38	50		DB	50H	;	'r'
0F39	73		DB	73H	;	'P'

0F3A	40	NON:	DB	40H	; 'n'
0F3B	54		DB	54H	; 'n'
0F3C	5C		DB	5CH	; 'o'
0F3D	54		DB	54H	; 'n'
0F3E	04		DB	04H	; 'i'
0F3F	4F		DB	4FH	; 'z'
0F40	71	NOFF:	DB	71H	; 'F'
0F41	71		DB	71H	; 'F'
0F42	3F		DB	3FH	; '0'
0F43	54		DB	54H	; 'n'
0F44	04		DB	04H	; 'i'
0F45	4F		DB	4FH	; 'z'
0F46	71	XOFF:	DB	71H	; 'F'
0F47	71		DB	71H	; 'F'
0F48	3F		DB	3FH	; '0'
0F49	76		DB	76H	; 'H'
0F4A	F7		DB	0F7H	; 'A'
0F4B	4F		DB	4FH	; 'z'
0F4C	EE	ENERGY:	DB	0EEH	; 'y'
0F4D	6F		DB	6FH	; 'g'
0F4E	54		DB	54H	; 'n'
0F4F	79		DB	79H	; 'E'
0F50	40	PEAK:	DB	40H	; 'n'
0F51	0F		DB	0FH	; 'A'
0F52	79		DB	79H	; 'E'
0F53	73		DB	73H	; 'P'
0F54	5E	PRED_P:	DB	5EH	; 'd'
0F55	7B		DB	7BH	; 'e'
0F56	50		DB	50H	; 'r'
0F57	73		DB	73H	; 'P'
0F58	78	SETT:	DB	78H	; 't'
0F59	78		DB	78H	; 't'
0F5A	7B		DB	7BH	; 'e'
0F5B	60		DB	60H	; 'S'
0F5C	40	ERR:	DB	40H	; 'n'
0F5D	40		DB	40H	; 'n'
0F5E	50		DB	50H	; 'r'
0F5F	5C		DB	5CH	; 'o'
0F60	50		DB	50H	; 'r'



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0F61 50          DB 50H ; 'r'
0F62 79          DB 79H ; 'E'
0F63 40          DB 40H ; '-'

0F64 80          IPCH: DB 80H ; '.'
0F65 7F          DB 7FH ; '8'
0F66 40          DB 40H ; '-'
0F67 06          DB 06H ; '1'
0F68 76          DB 76H ; 'H'
0F69 39          DB 39H ; 'C'

```

```

;
;
;*****RESERVE AREA IN RAM*****
;

```

1200

```

;-----DISPLAY BUFFER
ORG DSPBF
DSP: DS 8 ; DISPLAY BUFFER
;

```

1208

```

;-----KEYBOARD BUFFER

```

1209

```

ROW: DS 1 ; ROW DATA BUFFER

```

120A

```

LINE: DS 1 ; COL DATA BUFFER

```

120E

```

KBUF: DS 4 ; KEYBOARD BUFFER

```

1212

```

DS 4

```

```

KCOOBF: DS 1 ; KEY CODE BUFFER
;

```

1213

```

;-----TIME BUFFER

```

1215 OA

```

SECOND: DS 2 ; (S) BF

```

1216

```

DB 0AH ; '-'SIGN

```

1218 OA

```

MINUTE: DS 2 ; (M) BF

```

1219

```

DB 0AH ; '-'SIGN

```

```

HOUR: DS 2 ; (H) BF
;

```

121B

```

BUF: DS 2

```

121D

```

MULTC: DS 2

```

121F

```

DS 2

```

1221

```

MULTR: DS 2
;

```

1223

```

MRESUL: DS 4

```

1227

```

DIVD: DS 4

```

122B

```

DRESUL: DS 4

```

122F

```

DIVR: DS 4
;

```

```

;-----RTC BUFFER

```

1233

```

RTCBUF: DS 64 ; RTC BUFFER

```

1273

```

AFLAG: DS 1

```

1274

```

DFLAG: DS 1


```

1275

```

TBDATA: DS 2

```



```

1277          CLODP: DS 1
1278          MF: DS 1
1279          CRBUF: DS 1
127A          CSBUF: DS 1
127B          CCBUF: DS 1
127C          CHNO: DS 1
127D          IXBUF: DS 2
127F          I3OS: DS 1
1280          AFG: DS 1
1281          CDATA: DS 1
1282          READFG: DS 1
1283          SETFG: DS 1
1284          LOOPFG: DS 1
1285          MCHFG: DS 1
1286          SHIFG: DS 1
1287          AFG1: DS 1
1288          HLBUF: DS 2
;
;-----SYSTEM DATA AREA-----
;
128A          DATEE: DS 2 ; BCD FROM RTC
128C          DAY: DS 2 ; BCD FROM RTC
128E          YEAR: DS 2 ; BCD FROM RTC
1290          MONTH: DS 2 ; BCD FROM RTC
;
1292          PUL1: DS 4 ; BCD PROGRAMMED UL
1296          PLL1: DS 4 ; BCD PROGRAMMED LL
129A          USCALE: DS 4 ; BCD PROGRAMMED SCALE
129E          INTVAL: DS 2 ; BCD PROGRAMMED INTERVAL
12A0          DS 2 ; PLACE 00
12A2          INTV: DS 2 ; INTERVAL IN BINARY
12A4          INTVC: DS 2
;
12A6          TGET1: DS 4 ; TARGET BUFFER
12AA          UPPER: DS 4 ; UPPER LIMIT
12AE          LOWER: DS 4 ; LOWER LIMIT
;
;-----CHANNEL DATA AREA-----
;
12B2          CPRID1: DS 1 ; PRIORITY No.1
12B3          DB 1 ; 00
12B4          MINON1: DS 2 ; MIN ON TIME IN BCD
12B6          MINOF1: DS 2 ; MIN OFF TIME IN BCD
12B8          MAXOF1: DS 2 ; MAX OFF TIME IN BCD
;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

12BA		CPRIO2: DS	1	; PRIORITY No.2
12BB	01	DB	1	; 00
12BC		MINON2: DS	2	; MIN ON TIME IN BCD
12BE		MINOF2: DS	2	; MIN OFF TIME IN BCD
12C0		MAXOF2: DS	2	; MAX OFF TIME IN BCD
				;
12C2		CPRIO3: DS	1	; PRIORITY No.3
12C3	01	DB	1	; 00
12C4		MINON3: DS	2	; MIN ON TIME IN BCD
12C6		MINOF3: DS	2	; MIN OFF TIME IN BCD
12C8		MAXOF3: DS	2	; MAX OFF TIME IN BCD
				;
12CA		CPRIO4: DS	1	; PRIORITY No.4
12CB	01	DB	1	; 00
12CC		MINON4: DS	2	; MIN ON TIME IN BCD
12CE		MINOF4: DS	2	; MIN OFF TIME IN BCD
12D0		MAXOF4: DS	2	; MAX OFF TIME IN BCD
				;
12D2		CPRIO5: DS	1	; PRIORITY No.5
12D3	01	DB	1	; 00
12D4		MINON5: DS	2	; MIN ON TIME IN BCD
12D6		MINOF5: DS	2	; MIN OFF TIME IN BCD
12D8		MAXOF5: DS	2	; MAX OFF TIME IN BCD
				;
12DA		CPRIO6: DS	1	; PRIORITY No.6
12DB	01	DB	1	; 00
12DC		MINON6: DS	2	; MIN ON TIME IN BCD
12DE		MINOF6: DS	2	; MIN OFF TIME IN BCD
12E0		MAXOF6: DS	2	; MAX OFF TIME IN BCD
				;
12E2		CPRIO7: DS	1	; PRIORITY No.7
12E3	01	DB	1	; 00
12E4		MINON7: DS	2	; MIN ON TIME IN BCD
12E6		MINOF7: DS	2	; MIN OFF TIME IN BCD
12E8		MAXOF7: DS	2	; MAX OFF TIME IN BCD
				;
12EA		CPRIO8: DS	1	; PRIORITY No.8
12EB	01	DB	1	; 00
12EC		MINON8: DS	2	; MIN ON TIME IN BCD
12EE		MINOF8: DS	2	; MIN OFF TIME IN BCD
12FQ		MAXOF8: DS	2	; MAX OFF TIME IN BCD
				;
12F2		prio1: DS	1	; PRIORITY IN BINARY
12F3		minon1: DS	1	; MIN ON IN BINARY
12F4		minof1: DS	1	; MIN OFF IN BINARY
12F5		maxof1: DS	1	; MAX OFF IN BINARY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
12F6      prio2: DS 1 ; PRIORITY IN BINARY
12F7      mion2: DS 1 ; MIN ON IN BINARY
12F8      miof2: DS 1 ; MIN OFF IN BINARY
12F9      mxof2: DS 1 ; MAX OFF IN BINARY
;
12FA      prio3: DS 1 ; PRIORITY IN BINARY
12FB      mion3: DS 1 ; MIN ON IN BINARY
12FC      miof3: DS 1 ; MIN OFF IN BINARY
12FD      mxof3: DS 1 ; MAX OFF IN BINARY
;
12FE      prio4: DS 1 ; PRIORITY IN BINARY
12FF      mion4: DS 1 ; MIN ON IN BINARY
1300      miof4: DS 1 ; MIN OFF IN BINARY
1301      mxof4: DS 1 ; MAX OFF IN BINARY
;
1302      prio5: DS 1 ; PRIORITY IN BINARY
1303      mion5: DS 1 ; MIN ON IN BINARY
1304      miof5: DS 1 ; MIN OFF IN BINARY
1305      mxof5: DS 1 ; MAX OFF IN BINARY
;
1306      prio6: DS 1 ; PRIORITY IN BINARY
1307      mion6: DS 1 ; MIN ON IN BINARY
1308      miof6: DS 1 ; MIN OFF IN BINARY
1309      mxof6: DS 1 ; MAX OFF IN BINARY
;
130A      prio7: DS 1 ; PRIORITY IN BINARY
130B      mion7: DS 1 ; MIN ON IN BINARY
130C      miof7: DS 1 ; MIN OFF IN BINARY
130D      mxof7: DS 1 ; MAX OFF IN BINARY
;
130E      prio8: DS 1 ; PRIORITY IN BINARY
130F      mion8: DS 1 ; MIN-ON IN BINARY
1310      miof8: DS 1 ; MIN OFF IN BINARY
1311      mxof8: DS 1 ; MAX OFF IN BINARY
;
1312      prio_1: DS 1 ; PRIORITY IN BINARY
1313      cmion1: DS 1 ; COUNT MIN ON IN BINARY
1314      cmiof1: DS 1 ; COUNT MIN OFF IN BINARY
1315      cmxof1: DS 1 ; COUNT MAX OFF IN BINARY
;
1316      prio_2: DS 1 ; PRIORITY IN BINARY
1317      cmion2: DS 1 ; COUNT MIN ON IN BINARY
1318      cmiof2: DS 1 ; COUNT MIN OFF IN BINARY
1319      cmxof2: DS 1 ; COUNT MAX OFF IN BINARY
;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

131A      prio_3: DS 1 ; PRIORITY IN BINARY
131B      cmion3: DS 1 ; COUNT MIN ON IN BINARY
131C      cmiof3: DS 1 ; COUNT MIN OFF IN BINARY
131D      cmxof3: DS 1 ; COUNT MAX OFF IN BINARY
          ;
131E      prio_4: DS 1 ; PRIORITY IN BINARY
131F      cmion4: DS 1 ; COUNT MIN ON IN BINARY
1320      cmiof4: DS 1 ; COUNT MIN OFF IN BINARY
1321      cmxof4: DS 1 ; COUNT MAX OFF IN BINARY
          ;
1322      prio_5: DS 1 ; PRIORITY IN BINARY
1323      cmion5: DS 1 ; COUNT MIN ON IN BINARY
1324      cmiof5: DS 1 ; COUNT MIN OFF IN BINARY
1325      cmxof5: DS 1 ; COUNT MAX OFF IN BINARY
          ;
1326      prio_6: DS 1 ; PRIORITY IN BINARY
1327      cmion6: DS 1 ; COUNT MIN ON IN BINARY
1328      cmiof6: DS 1 ; COUNT MIN OFF IN BINARY
1329      cmxof6: DS 1 ; COUNT MAX OFF IN BINARY
          ;
132A      prio_7: DS 1 ; PRIORITY IN BINARY
132B      cmion7: DS 1 ; COUNT MIN ON IN BINARY
132C      cmiof7: DS 1 ; COUNT MIN OFF IN BINARY
132D      cmxof7: DS 1 ; COUNT MAX OFF IN BINARY
          ;
132E      prio_8: DS 1 ; PRIORITY IN BINARY
132F      cmion8: DS 1 ; COUNT MIN ON IN BINARY
1330      cmiof8: DS 1 ; COUNT MIN OFF IN BINARY
1331      cmxof8: DS 1 ; COUNT MAX OFF IN BINARY
          ;
1332      ECONS: DS 4 ; E-CONSUMED IN THIS DAY
1336      EPEAK: DS 4 ; PEAK DEMAND IN BCD
          ;
133A      BIENGY: DS 4 ; ACCUMULATE ENERGY
133E      KWHP: DS 2 ; KWH-PULSE COUNTER
1340      DS 2 ; 00
1342      KWHBUF: DS 2 ; KWH-PULSE BUF
1344      DS 2 ; 00
1346      ACC15M: DS 4 ; ACC. ENERGY IN 15 M.
134A      MAXDEM: DS 4 ; MAXIMUM DEMAND
134E      PREDP: DS 4 ; PREDICT PULSE IN EACH 30 S.
1352      PREDM: DS 4 ; DISPLAY PREDICT DEMAND
1356      MASK: DS 1 ; RELAY STATUS
          ;
          END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Macros:

## Symbols:

ACC15M	1346	ACT1	037F	ACT2	03C4	ACT3	0492
ACTST1	0382	ACTST2	03C7	ADBYT	09FE	ADD	02D9
ADDBYT	0A39	ADDCH	0519	ADDR	4000	AF6	1280
AFG1	1287	AFLAG	1273	ALLCLR	0621	BCDCON	0998
BICH	0108	BICNT	0A05	BICON	0953	BICON2	09B5
BIDIV	0A09	BIENGY	133A	BIMULT	09D3	BLE	0568
BUF	121B	CCBUF	127B	CDATA	1281	CHANN	025E
CHCL	060F	CHND	127C	CK111	0835	CKMAX	082D
CKMODE	023A	CL0	0846	CL1	085F	CLDATA	0310
CLEAR	05EA	CLLOOP	083B	CLOOP	1277	CLRACC	093D
CLRNX	0313	CLRRES	0A0F	CMIOF1	1314	CMIOF2	1318
CMIOF3	131C	CMIOF4	1320	CMIOF5	1324	CMIOF6	1328
CMIOF7	132C	CMIOF8	1330	CMION1	1313	CMION2	1317
CMION3	131B	CMION4	131F	CMION5	1323	CMION6	1327
CMION7	132B	CMION8	132F	CMP	07A1	CMPNX	0A52
CMXOF1	1315	CMXOF2	1319	CMXOF3	131D	CMXOF4	1321
CMXOF5	1325	CMXOF6	1329	CMXOF7	132D	CMXOF8	1331
CNTR0	00F0	CNTR1	00F1	CNTR2	00F2	CNTW	00F3
COMPAE	0A4F	CONNX	09A6	CONF	00F7	CPRID1	12B2
CPRID2	12BA	CPRID3	12C2	CPRID4	12CA	CPRID5	12D2
CPRID6	12DA	CPRID7	12E2	CPRID8	12EA	CRBUF	1279
CSBUF	127A	CU0	0805	CU1	0825	CULoop	07FE
DATA	4001	DATA1	1400	DATE	0F20	DATEE	128A
DAY	128C	DDATE	04B6	DEBUN	01C6	DEMDS	0937
DF6	06EC	DFLAG	1274	DISENG	031F	DISPY	024C
DISPYC	026C	DIVO	0A15	DIV1	0A40	DIVD	1227
DIVR	122F	DLY10	01BB	DOUBLE	08C1	DRESUL	122B
DSP	1200	DSPBF	1200	DSPCH	0399	DSPCH1	038B
DSPSYS	0376	DSPY	02F0	DV2	068D	ECONS	1332
ECONV	032C	EECONS	0545	EEPEAK	0548	ENERGY	0F4C
ENTER	035E	EPEAK	1336	EREAD	0489	ERL1	03E4
ERL2	03F0	ERL3	03FA	ERR	0F5C	ERROR	05AB
ES1	0451	ESET	03CE	ESETCH	045D	ESETRL	03DA
ESETSY	0429	EXIT	07C2	FUNC	021D	HLBUF	1288
HQUR	1219	I30S	127F	INPRID	00B9	INTEV	04FC
INTIAL	0070	INTPO	00B0	INTRT	0720	INTV	12A2
INTV1	0F30	INTVAL	129E	INTVC	12A4	INX	00E8
INX1	00F7	IPCH	0F64	IXBUF	127D	K4	02EC
KBUF	120A	KCDBF	1212	KCODE	0F10	KCOL	00F6
KDSPY	02EA	KEYIN	017C	KEYIN1	0184	KROW	00F6
KTAB	01FA	KTAB1	01FC	KTAB2	01F7	KWHBUF	1342
KWHP	133E	KY0	0209	KY1	0223	KYCLR	030C
KYCON	01E8	LED	015D	LINE	1209	LL	0F28
LOOPFG	1284	LOWER	12AE	LWCK	07B6	LX	01BF
MAIN	00BD	MAIN1	00D9	MASK	1356	MAXDEM	134A
MAXOF1	1288	MAXOF2	12C0	MAXOF3	12C8	MAXOF4	12D0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXOF5	12D8	MAXOF6	12E0	MAXOF7	12E8	MAXOF8	12F0
MCHF6	12B5	MEMDT	0900	MEMDT1	08EE	MF	127B
MINOF1	12B6	MINOF2	12BE	MINOF3	12C6	MINOF4	12CE
MINOF5	12D6	MINOF6	12DE	MINOF7	12E6	MINOF8	12EE
MINON1	12B4	MINON2	12BC	MINON3	12C4	MINON4	12CC
MINON5	12D4	MINON6	12DC	MINON7	12E4	MINON8	12EC
MINUTE	1216	MIOF1	12F4	MIOF2	12F8	MIOF3	12FC
MIOF4	1300	MIOF5	1304	MIOF6	1308	MIOF7	130C
MIOF8	1310	MION1	12F3	MION2	12F7	MION3	12FB
MION4	12FF	MION5	1303	MION6	1307	MION7	130B
MION8	130F	MMAXOF	053B	MMIN	0239	MMINOF	0531
MMINON	0528	MMONTH	04C4	MODE	0227	MONTH	1290
MOVE4	0250	MRESUL	1223	MUL2	08BD	MUL4	08C3
MULTC	121D	MULTR	1221	MUL_2	0564	MUL_4	056A
MXOF1	12F5	MXOF2	12F9	MXOF3	12FD	MXOF4	1301
MXOF5	1305	MXOF6	1309	MXOF7	130D	MXOF8	1311
NEXDI	02F4	NEXT1	0736	NOFF	0F40	NON	0F3A
NX	01B7	NXBIT	09DF	NXCLR	0622	NXDATA	0479
NXLD	0906	NXLD1	0909	OFFLD	086B	ONLD	0889
O_P	00F4	PD1	0759	PEAK	0F50	PLL	04E0
PLL1	1296	PPIA	00F4	PPIB	00F5	PPIC	00F6
PPRED	0552	PPRIO	050A	PREDIC	074A	PREDK	1352
PREDP	134E	PRED_P	0F54	PRESS	0177	PRI01	12F2
PRI02	12F6	PRI03	12FA	PRI04	12FE	PRI05	1302
PRI06	1306	PRI07	130A	PRI08	130E	PRI00	0F34
PRI0_1	1312	PRI0_2	1316	PRI0_3	131A	PRI0_4	131E
PRI0_5	1322	PRI0_6	1326	PRI0_7	132A	PRI0_8	132E
PSCALE	04EE	PUL	04D2	PUL1	1292	RAM	1000
RDBYTE	0720	READ	027D	READ0	06C3	READ1	06CA
READA	0709	READF6	1282	READT	069E	READX	06F5
REAL	0130	RELES1	0164	RELES2	0167	ROM	0000
ROT	0571	ROTATE	08C9	ROW	1208	RSLCLR	09D9
RTCBUF	1233	RTCCON	0154	RUN	062D	SB	0790
SB1	078E	SCAL	0F2C	SCAN	01AC	SECOND	1213
SEGM	00F5	SEGTB	0F00	SET	028D	SETCH	028C
SETCK	0213	SETF6	1283	SETFL6	07C8	SETLL	0832
SETRL	029E	SETSY	02B6	SETT	0F58	SETUL	07F5
SEVEN	0220	SGTB	0F00	SHFBIT	0A1A	SHFF6	1286
SHFNX	0A49	SHFT	02C2	SHIF	09E5	SHIFT	02D3
SHIFT2	02CD	SHIFT4	02D1	SM1	07DE	SM2	07E6
SM3	07EC	SMLOOP	07D6	START	0003	STAT	0000
STORE	0A59	STRNX	0A5C	SUBBYT	0A27	SUM	0981
SUMMUL	097E	SUMPRD	0795	SYNC	05B9	SYNC15	089B
SYS	0248	SYSC	05FD	TABCH	04AB	TABL	022F
TABRD	0480	TABSY	049C	TAGCAL	0652	TBDATA	1275
TCCH	0511	TGET1	12A6	UCL	00D0	UL	0F24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MACRO-80 3.36 2-Jan-88 PAGE 5-2

UPPER	12AA	USCALE	129A	WORK1	0306	WORK2	0386
WRBYTE	0729	WRITE	0710	WRITE1	0717	XOFF	0F46
YEAR	128E						

No Fatal error(s)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ด้วยความร่วมมือจากหลายฝ่าย ดังนั้นผู้จัดทำจึงขอขอบคุณ อาจารย์ที่ปรึกษาที่ให้คำแนะนำและข้อมูลต่างๆ ขอขอบคุณ อ.ชนิษฐา แซ่ตั้ง ที่ให้ความช่วยเหลือในด้านอุปกรณ์ เครื่องมือ และสถานที่ในการทำโครงการนี้ และขอขอบคุณ เพื่อนๆทุกคนที่เกี่ยวข้อง ให้คำปรึกษาและความช่วยเหลือจนปริญญานิพนธ์ฉบับนี้สำเร็จลงได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

### ก . หนังสืออ้างอิงวารสารภาษาไทย

1. ETT , RTC นาฬิกาขอกเวลาให้ไมโครโปรเซสเซอร์ ตอน 1, วารสารเคมี  
คอนคักเตอร์อิเล็กทรอนิกส์ , ฉบับ 78 , 2530 , หน้า 137 - 142
2. ETT , RTC นาฬิกาขอกเวลาให้ไมโครโปรเซสเซอร์ ตอน จบ , วารสารเคมี  
คอนคักเตอร์อิเล็กทรอนิกส์ , ฉบับ 79 , 2530 , หน้า 143 - 152

### ข . หนังสืออ้างอิงภาษาไทย

1. ยืน ภู่วรรณ , วัฒนา เชียงกุล , ไมโครโปรเซสเซอร์ไมโครคอมพิวเตอร์  
( Z-80 Microprocessor ) ซีเอคยูเคชั่น , 292 หน้า , 2527

### ค . หนังสืออ้างอิงภาษาอังกฤษ

1. James W.Coffron , " Z - 80 Applications " , Sybex , 295 p . ,  
1983
2. Rodney Zaks , " Programming the Z-80 " , Sybex , 624 p . , 1980