สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การรับส่งข้อมูลผ่านแสงเลเซอร์

DATA COMMUNICATION BY LASER

T042129

โดย

นายณัฐวัธน์ ภัทรเวชวงศ์

นายธีรพงษ์ วิชญเรืองรมย์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เลขหมู่.....
เลขทะเบียน 42129
วัน, เดือน, ปี 13 พ.ค. 2545

b.....
i.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับส่งข้อมูลผ่านแสงเลเซอร์

DATA COMMUNICATION BY LASER

โดย

นายณัฐวัธน์ ภัทรเวชวงศ์ 40010231

นายธีรพงษ์ วิชญเรืองรมย์ 40010289

อาจารย์ที่ปรึกษา

รศ.ดร. กอบชัย เดชหาญ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2543

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง **การรับส่งข้อมูลผ่านเลเซอร์**

DATA COMMUNICATION BY LASER

ผู้จัดทำ

1. **นายณัฐวัธน์ ภัทรเวชวงศ์ 40010231**
2. **นายธีรพงษ์ วิชญเรืองรมย์ 40010289**

---------- อาจารย์ที่ปรึกษา

(รศ.ดร. กอบชัย เดชหาญ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับส่งข้อมูลผ่านแสงเลเซอร์

DATA COMMUNICATION BY LASER

โดย นายณัฐวัธน์ ภัทรเวชวงศ์ 40010231
นายธีรพงษ์ วิชญเรืองรมย์ 40010289

อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เดชหาญ

บทคัดย่อ

ปัจจุบันความรวดเร็วและความสะดวกสบายเข้ามามีบทบาทในชีวิตประจำวันของคนเราดังนั้นเราจึงพยายามสร้างสื่อต่างๆเพื่อที่จะตอบสนองต่อความต้องการ โครงงานนี้จึงถูกสร้างขึ้นมาโดยสร้างขึ้นมาโดยในส่วนของโครงงานนี้เป็นสื่อในการติดต่อระหว่างบุคคลสามารถใช้ในการติดต่อสื่อสาร โดยสัญญาณเสียงหรือสัญญาณข้อมูลผ่านตัวกลางที่เป็นแสง การสื่อสารด้วยแสงนับเป็นเทคโนโลยีใหม่และได้มีการพัฒนาอย่างต่อเนื่อง การสื่อสารด้วยแสงนี้มีประโยชน์อย่างมากต่อการสื่อสารแบบดิจิตอล ด้วยเหตุที่การสื่อสารด้วยแสงเป็นระบบที่มีการรบกวนต่ำ ทำให้เราสามารถส่งผ่านสัญญาณได้ไกลกว่าแบบสายโลหะ

ABSTRACT

At present,communications play vital roles in our daily lives,especially communication between people. We try to build everything in the order to respond them. This project presents a voice or data via light beam.The optical communication is a new technology and develops continueously.This communication method is very useful for digital communication.It is a low noise system,make our transmit signal is far more than hard wire

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎีและหลักการ	2
	2.1 การสื่อสาร	2
	2.1.1 อัตราของสัญญาณหลักต่อสัญญาณรบกวน	2
	2.1.2 ระบบการสื่อสาร	2
	2.1.3 การส่งข้อมูลแบบซิงโครนัสและแบบอะซิงโครนัส	8
	2.1.4 หลักการ PCM	10
	2.1.5 การเข้ารหัส	15
	2.2 เลเซอร์ไดโอด	18
	2.2.1 โครงสร้างของเลเซอร์ไดโอด	20
	2.2.2 คุณสมบัติที่สำคัญของเลเซอร์ไดโอด	22
	2.2.3 การมอดูเลทของเลเซอร์ไดโอด	24
	2.3 โฟโตไดโอด	27
	2.3.1 หลักการเบื้องต้นของเลเซอร์ไดโอด	27
	2.3.2 เวลาในการตอบสนองของโฟโตไดโอด	28
	2.3.3 สัญญาณรบกวนในโฟโตไดโอด	30
	2.3.4 โหมดการทำงานของโฟโตไดโอด	32
	2.4 การมัลติเพล็กซ์	33
	2.4.1 วิธีการมัลติเพล็กซ์แบบแบ่งตามช่องว่าง	33
	2.4.2 วิธีการมัลติเพล็กซ์แบบแบ่งตามความถี่	33
	2.4.3 วิธีการมัลติเพล็กซ์แบบแบ่งตามเวลา	33
บทที่ 3	การออกแบบ	35
บทที่ 4	การทดลองและผลการทดลอง	54
บทที่ 5	บทวิจารณ์และสรุปผลการทดลอง	68

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ

หน้า

บทที่ 2

รูปที่ 2.1 แสดงความกว้างของสัญญาณเสียง 3

รูปที่ 2.2 แสดงระบบการสื่อสารแบบอนาลอก 4

รูปที่ 2.3 แสดงการสื่อสารแบบอนาลอกและดิจิตอล 5

รูปที่ 2.4 แสดงความสัมพันธ์ระหว่างราคาของระบบอนาล็อกและระบบดิจิตอล 6

รูปที่ 2.5 แสดงการส่งข้อมูลแบบซิงโครนัส 8

รูปที่ 2.6 แสดงตัวอย่างของการหาอักขระซิงโครนัส 9

รูปที่ 2.7 แสดงการส่งข้อมูลแบบอะซิงโครนัส 9

รูปที่ 2.8 แสดงขั้นตอนในวิธี PCM 10

รูปที่ 2.9 แสดงรูปสัญญาณในการสุ่มตัวอย่าง 11

รูปที่ 2.10 แสดงวิธีควอนไตส์ 11

รูปที่ 2.11 แสดงส่วนสุ่มตัวอย่าง 12

รูปที่ 2.12 แสดงส่วนควอนไตส์ 13

รูปที่ 2.13 แสดงส่วนเข้ารหัส 13

รูปที่ 2.14 แสดงส่วนสร้างสัญญาณใหม่ 14

รูปที่ 2.15 แสดงส่วนถอดรหัส 14

รูปที่ 2.16 แสดงส่วนสร้างสัญญาณอนาลอก 15

รูปที่ 2.17 แสดงการเปรียบเทียบระหว่างสัญญาณ NRZ และ RZ 15

รูปที่ 2.18 แสดงสัญญาณยูนิโพลาร์และสัญญาณ AMI 16

รูปที่ 2.19 แสดงรหัสยูนิโพลาร์ ไบโพลาร์และพาวเวอร์สเปคตรัม 16

รูปที่ 2.20 แสดงการเปลี่ยนไบนารีเป็น CMI 17

รูปที่ 2.21 แสดงความสัมพันธ์ระหว่างรหัส AMI และ HDB-3 18

รูปที่ 2.22 แสดงกระบวนการทั้งสามที่จำเป็นสำหรับการเกิดเลเซอร์ 19

รูปที่ 2.23 แสดง Population Density ที่ Thermal Equilibrium และที่ Population Inversion 19

รูปที่ 2.24 แสดงโครงสร้างพื้นฐานของเลเซอร์ไดโอด 20

รูปที่ 2.25 แสดงขั้นตอนในการเกิดแสงเลเซอร์ 21

รูปที่ 2.26 แสดงกราฟคุณลักษณะของ Optical output กับกระแส 21

รูปที่ 2.27 แสดงลักษณะของลำแสงเลเซอร์ 23

รูปที่ 2.28 แสดงความเป็น Coherence ของเลเซอร์ 23

รูปที่ 2.29 แสดงการมอดูเลทของเลเซอร์ไดโอดจะเกิดขึ้นเมื่อกระแสมีค่ามากกว่า I_{th} 24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้า

รูปที่ 2.30 แสดง output wave form ของแสงและการผสม (Modulation) ในการส่งสัญญาณ Digital 25
รูปที่ 2.31 แสดงการผสมแบบ Light Intensity Modulation 25
รูปที่ 2.32 แสดงภาพหน้าตัดของโฟโตไดโอด 27
รูปที่ 2.33 แสดงโครงสร้างของ PIN Photodiode และ Energy Bandgap 28
รูปที่ 2.34 แสดง PIN Photodiode ขณะได้รับไบอัสย้อนกลับและ Profile ของสนามไฟฟ้า 29
รูปที่ 2.35 แสดงการเปรียบเทียบพัลส์อินพุตและพัลส์เอาต์พุตเป็นผลเนื่องมาจาก Diffusion Time 30
รูปที่ 2.36 แสดงวงจรเทียบเคียงของกระแสที่เกิดขึ้นกับกระแส Noise 32
รูปที่ 2.37 แสดงมัลติเพล็กซ์แบบแบ่งตามความถี่ 33
รูปที่ 2.38 แสดงการมัลติเพล็กซ์แบบแบ่งตามเวลา 34
บทที่ 3
รูปที่ 3.1 แสดงบล็อกไดอะแกรมของทางด้านส่ง 35
รูปที่ 3.2 แสดงบล็อกไดอะแกรมของทางด้านรับ 35
รูปที่ 3.3 แสดงวงจรขยายสัญญาณ 36
รูปที่ 3.4 แสดงวงจรกรองความถี่ต่ำผ่าน 36
รูปที่ 3.5 แสดงวงจรคริสตอลออสซิเลเตอร์ 37
รูปที่ 3.6 แสดงวงจรกำเนิดสัญญาณนาฬิกา 38
รูปที่ 3.7 แสดงวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล 38
รูปที่ 3.8 แสดงสัญญาณคล็อก , Chip Select และเอาต์พุตของ ADC 0831 38
รูปที่ 3.9 แสดงวงจรแบ่งเวลา 39
รูปที่ 3.10 แสดงไทม์มิ่งไดอะแกรมของวงจรแบ่งเวลา 39
รูปที่ 3.11 แสดงวงจรมัลติเพล็กซ์ 40
รูปที่ 3.12 แสดงวงจรเข้ารหัสสัญญาณ 40
รูปที่ 3.13 แสดงไทม์มิ่งไดอะแกรมของวงจรเข้ารหัสสัญญาณ 41
รูปที่ 3.14 แสดงวงจรขับเลเซอร์ไดโอด 41
รูปที่ 3.15 แสดงวงจรทรานส์อิมพีแดนซ์ 42
รูปที่ 3.16 แสดงวงจร Common-Collector 43
รูปที่ 3.17 แสดง Small-signal equivalent circuit ของวงจร Common-Collector 43
รูปที่ 3.18 แสดงวงจรสำหรับคำนวณค่าอินพุตรีซีสแตนซ์ 44
รูปที่ 3.19 แสดงวงจรสำหรับคำนวณค่าเอาต์พุตรีซีสแตนซ์ 44
รูปที่ 3.20 แสดงวงจรรวมของวงจรขยายทรานส์อิมพีแดนซ์ 45

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้า

รูปที่ 3.21 แสดงวงจรสร้างสัญญาณใหม่ 46
รูปที่ 3.22 แสดงวงจรถอดรหัสสัญญาณ 46
รูปที่ 3.23 แสดงวงจรดีมัลติเพล็กซ์ 47
รูปที่ 3.24 แสดงไทม์มิ่งไดอะแกรมของวงจรดีมัลติเพล็กซ์ 47
รูปที่ 3.25 แสดงวงจรแปลงข้อมูลอนุกรมเป็นขนาน 48
รูปที่ 3.26 แสดงวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก 48
รูปที่ 3.27 แสดงวงจรกรองความถี่ต่ำผ่าน 49
รูปที่ 3.28 แสดงวงจรรวมทางด้านส่ง (1) 50
รูปที่ 3.29 แสดงวงจรรวมทางด้านส่ง (2) 51
รูปที่ 3.30 แสดงวงจรรวมทางด้านรับ (1) 52
รูปที่ 3.31 แสดงวงจรรวมทางด้านรับ (2) 53

บทที่ 4

รูปที่ 4.1 แสดงผลที่ได้ของวงจรกำเนิดสัญญาณนาฬิกา 54
รูปที่ 4.2 แสดงความสัมพันธ์ระหว่างสัญญาณคล็อกและสัญญาณ Chip Select 55
รูปที่ 4.3 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 2 55
รูปที่ 4.4 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 3 56
รูปที่ 4.5 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 4 56
รูปที่ 4.6 แสดงผลที่ได้ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลของ ช่องสัญญาณที่ 1และช่องสัญญาณที่ 2 57
รูปที่ 4.7 แสดงผลที่ได้ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลของ ช่องสัญญาณที่ 3 และช่องสัญญาณที่ 4 57
รูปที่ 4.8 แสดงผลของวงจรมัลติเพล็กซ์ 58
รูปที่ 4.9 แสดงผลของวงจรเข้ารหัสสัญญาณ 59
รูปที่ 4.10 แสดงผลของวงจรเข้ารหัสสัญญาณที่มีบิตซิงโครไนซ์ 59
รูปที่ 4.11 แสดงผลของวงจรเข้ารหัสสัญญาณที่มีบิตซิงโครไนซ์อย่างสมบูรณ์ 60
รูปที่ 4.12 แสดงผลถอดรหัสสัญญาณ Frame 60
รูปที่ 4.13 แสดงผลถอดรหัสสัญญาณ Sync 61
รูปที่ 4.14 แสดงผลถอดรหัสสัญญาณข้อมูล 61
รูปที่ 4.15 แสดงความสัมพันธ์ระหว่างสัญญาณ Sync , สัญญาณ Frame , สัญญาณข้อมูล 62
รูปที่ 4.16 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (1) 62
รูปที่ 4.17 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (2) 63
รูปที่ 4.18 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (3) 63
รูปที่ 4.19 แสดงการแยกข้อมูลของสัญญาณช่องที่ 1 64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้า

รูปที่ 4.20 แสดงการแยกข้อมูลของสัญญาณช่องที่ 2 64
รูปที่ 4.21 แสดงการแยกข้อมูลของสัญญาณช่องที่ 3 65
รูปที่ 4.22 แสดงการแยกข้อมูลของสัญญาณช่องที่ 4 65
รูปที่ 4.23 แสดงวงจรกรองความถี่ต่ำผ่าน (1) 66
รูปที่ 4.24 แสดงวงจรกรองความถี่ต่ำผ่าน (2) 66
รูปที่ 4.25 แสดงรูปชิ้นงานด้านส่ง 67
รูปที่ 4.26 แสดงรูปชิ้นงานด้านรับ 67



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

หน้า

ตาราง 2.1 การเปรียบเทียบคุณสมบัติต่าง ๆ ของอุปกรณ์ปล่อยแสง 26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

ความซับซ้อนในสังคมปัจจุบันทำให้ความต้องการข่าวสารความรู้ต่าง ๆ เพิ่มขึ้นเพื่อประโยชน์ในการดำเนินชีวิตประจำวัน รวมทั้งความเคลื่อนไหวในทางธุรกิจ อุตสาหกรรม การเมือง การปกครอง ความต้องการข่าวสารจำนวนมากมายเช่นนี้ ทำให้เทคโนโลยีของการสื่อสารต้องมีการพัฒนาอย่างสอดคล้อง และในท่ามกลางการพัฒนานั้น แสงได้ถูกเลือก นำมาใช้เป็นตัวกลางในการสื่อสาร เนื่องจากความได้เปรียบดังนี้

1. ช่วงกว้าง (Bandwidth) ของความถี่ที่ใช้งานมาก ทำให้ส่งข้อมูลข่าวสารได้มาก รวมทั้งสามารถให้บริการสื่อสารข้อมูลที่มีความเร็วสูง
2. ความยาวคลื่นต่ำ ทำให้สายอากาศหรือแหล่งกำเนิดคลื่นแสงมีขนาดเล็กมาก รวมไปถึงขนาดของท่อนำคลื่น (Waveguide) เป็นผลให้ระบบมีขนาดเล็กและส่งข่าวสารไปได้มากโดยที่สายส่งไม่จำเป็นต้องมีขนาดใหญ่

นอกจากนี้ การสูญเสียในท่อนำคลื่นหรือเส้นใยแสง(Optical Fiber) ที่ต่ำ และอุปกรณ์รับแสงที่มีความไว (Sensitivity) สูง ซึ่งมีผลทำให้ข่างสารไปได้ไกล ทำให้ระบบการสื่อสารด้วยแสงเริ่มนำมาใช้อย่างกว้างขวาง และมีการพัฒนาอย่างรวดเร็ว

การส่งสัญญาณแสงผ่านอากาศไปโดยไม่ใช้เส้นใยแสง ก็สามารถทำได้ แต่เนื่องจาก แสงมีความเร็วสูง จึงทำให้เกิดการลดทอน (Attenuate) โดยชั้นบรรยากาศสูง และถูกรบกวนจาก เมฆ ฝน และฝุ่นละอองได้ง่าย การนำไปใช้งานในการสื่อสารระยะไกลจึงเป็นไปได้ยาก แต่สามารถนำไปใช้ในการส่งข่าวสารระยะใกล้มาก ๆ ได้ เช่น ภายในห้องทำงาน ซึ่งการใช้เส้นใยแสงเป็นการสิ้นเปลืองเกินไป

การติดต่อสื่อสารสัญญาณโดยการใช้คลื่นแสงเป็นคลื่นแสงเป็นคลื่นพาหะในการนำพาข้อมูลข่าวสารไปยังปลายทางนั้นเป็นการสื่อสารที่มีประสิทธิภาพ ซึ่งมีองค์ประกอบที่สำคัญ คือ

1. การเปลี่ยนสัญญาณไฟฟ้าให้เป็นแสง เช่น ไดโอดเปล่งแสง (LED)และ เลเซอร์ไดโอด (LASER DIODE)
2. การนำพาสัญญาณแสงไปยังปลายทาง เช่น การส่งสัญญาณผ่านเส้นใยแก้วนำแสง
3. การเปลี่ยนสัญญาณแสงให้กลับเป็นสัญญาณไฟฟ้า เช่น โฟโตไดโอด (PHOTO DIODE)

ในปัจจุบันทั้งเครื่องส่งและเครื่องรับใช้การส่งแบบไดเรกดีเทคชั่นอินเทนซิตี้มอดูเลชั่น (DIRECT DETECTION INTENSITY MODULATION) ซึ่งเป็นการทำให้กำลังของแสงเปลี่ยนแปลงตามสัญญาณข้อมูลข่าวสาร ซึ่งประสิทธิภาพของการส่งและรับจะขึ้นอยู่กับกำลังของแสงเป็นหลัก

ในส่วนของโครงงานนี้จะทำการศึกษาทดลองการส่งและรับสัญญาณดิจิตอลโดยใช้คลื่นแสงเป็นคลื่นพาหะในการรับ-ส่ง ซึ่งมีรายละเอียดคร่าวๆคือ จะทำการแปลงสัญญาณอนาล็อกซึ่งก็คือ สัญญาณข้อมูลข่าวสารให้เป็นสัญญาณดิจิตอล จากนั้นนำสัญญาณดิจิตอลที่ได้ไปเข้ารหัสเพื่อใช้ในการส่ง แล้วส่งต่อไปยังวงจรขับอุปกรณ์กำเนิดแสงเพื่อเปลี่ยนให้เป็นสัญญาณแสง โดยสัญญาณที่ส่งมีค่าเป็น “1” และ “0” ตามลำดับซึ่งจะเป็นการง่ายในการตรวจสอบสัญญาณแสงที่ด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2
ทฤษฎี

2.1 การสื่อสาร (Communication)

โดยความหมายดั้งเดิม คือ การติดต่อสื่อสารระหว่างมนุษย์ด้วยกัน แต่ในต่อมารวมไปถึง การอ่านหนังสือ การสนทนาทางโทรศัพท์ หรือการดูภาพวาดต่าง ๆ

สิ่งสำคัญในการสื่อสารแบ่งออกได้เป็น 3 ส่วนด้วยกันคือ

1.แหล่งกำเนิด หรือ ผู้ส่ง

2.สื่อกลาง หรือตัวกลาง

3.แหล่งรับ หรือผู้รับ

2.1.1 อัตราของสัญญาณหลักต่อหลักต่อสัญญาณรบกวน (Signal to Noise Ratio)

ในหมู่วิศวกรแล้ว มักมีการพูดถึงอัตราส่วนนี้เสมอ(เรียกย่อว่า S/N) ในแง่ช่องสัญญาณการติดต่อที่มีการรบกวนรวมอยู่

ซึ่งถ้าความสัมพันธ์ระหว่างสัญญาณหลักต่อสัญญาณรบกวน เป็นแบบเส้นตรง(Line) หมายความว่า ถ้าสัญญาณหลักมีค่าสูง ทำให้สัญญาณรบกวนมีค่าสูงไปด้วย หรือ ถ้าสัญญาณหลักมีค่าต่ำ ทำให้สัญญาณรบกวนมีค่าต่ำด้วย อย่างไรก็ตามนิยมส่งสัญญาณหลักให้มีค่าสูงก่อน เพื่อทำให้วงจรทางด้านรับตรวจพบง่ายกว่า และจำนวนข่าวสารที่ส่งมามีค่ามากกว่า ตัวอย่างที่เห็นได้ชัดเช่น ในระบบการสื่อสารผ่านดาวเทียม ขนาดของสถานีรับสัญญาณภาคพื้นดิน(Earth Station) เราพิจารณาจากปริมาณการสื่อสารที่ใช้ในการติดต่อจะพบว่าขนาดของสัญญาณรบกวนในสถานีจะมีค่าเท่าๆ กันถ้าเราไม่คำนึงถึงขนาดจานรับสัญญาณดาวเทียมที่ใช้ สถานีขนาดใหญ่มีความสามารถในการรับสัญญาณ เป็นปริมาณมากกว่าสถานีขนาดเล็ก

2.1.2 ระบบการสื่อสาร (Communication System)

ก่อนจะกล่าวถึงระบบสื่อสาร ขอกล่าวเพิ่มเติมในส่วนสื่อกลางของการสื่อสารว่าสามารถมีได้หลายรูปแบบโดยเฉพาะในงานโทรคมนาคม เราใช้สื่อกลางเป็นลวดตัวนำ หรือคลื่นวิทยุก็ได้ ทีนี้กล่าวถึงระบบการสื่อสารในความหมายทางโทรคมนาคม เราสามารถแบ่งชนิดของระบบสื่อสารได้ 2 แบบ ตามลักษณะสัญญาณที่ใช้ในระบบคือ

แบบสัญญาณอนาลอก เช่น เสียงพูด เป็นต้น

แบบสัญญาณดิจิตอล เช่น เลขฐานสอง เป็นต้น

2.1.2.1วัตถุประสงค์เบื้องต้นของระบบการส่ง

ระบบการส่งนั้นเป็นการจัดหรือเตรียมวงจรสื่อสารโดยคำนึงถึงการประหยัดเป็นเบื้องต้นองค์ประกอบที่เป็นกุญแจสำคัญในสิ่งนี้ก็คือ การทำให้ได้รับประโยชน์ร่วมกันได้หลายช่องสัญญาณ (channel) การพัฒนาวิธีการต่างๆจนถึงปัจจุบันมีหลาย ๆ วิธี แต่อาจเรียกรวมกันอย่างกว้าง ๆ ว่า "เทคนิคของ มัลติ-เพล็กซ์" (Multiplex Technique) ซึ่งในทางทฤษฎีอาจแบ่งได้เป็น 3 ชนิดด้วยกันคือ

ก) Space Division Multiplex (SDM)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข) Frequency Division Multiplex (FDM)

ค) Time Division Multiplex (TDM)


SDM หมายถึงการส่งสัญญาณหลายช่องสัญญาณอย่างอิสระโดยการแบ่งตามที่ว่าง (space) อย่างเช่นคู่สายเคเบิ้ลก็เป็นชนิดหนึ่งของระบบ SDM ดังนั้นในทางทฤษฎีแล้ว SDM จะไม่ค่อยมีความยุ่งยากเท่าใดนัก

FDM และ TDM นั้นเป็นการส่งสัญญาณหลายช่องสัญญาณอย่างอิสระพร้อม ๆ กันโดยการแบ่งตามความถี่และแบ่งตามเวลาตามลำดับ ระบบทั้งสองนี้สามารถนำไปใช้ได้หลายช่องสัญญาณตามเส้นทางการส่ง อย่างเช่นสายเคเบิ้ล สถานีทวนสัญญาณทางระบบวิทยุและการเชื่อมโยง (Links) ของระบบการสื่อสารดาวเทียม เป็นต้น อย่างไรก็ตามเทคนิคทาง FDM นั้น กระบวนการในการจัดเตรียมหลาย ๆ ช่องสัญญาณเพื่อที่จะส่งออกไปนั้นมีหลายวิธี ซึ่งแตกต่างไปจากวิธีการทางเทคนิคของ TDM ข้อแตกต่างที่สำคัญจะเห็นได้จากโครงสร้างของสัญญาณที่จะส่งไปในระบบเหล่านั้น โดยทั่วไปสัญญาณอนาล็อกจะถูกนำไปใช้กับระบบ FDM ในขณะที่สัญญาณดิจิตอลจะใช้กับระบบ TDM ได้อย่างเช่น ระบบ PAM,PPM และ PWM เป็นต้น เพื่อทำความเข้าใจคุณสมบัติที่สำคัญของสัญญาณอนาล็อกและสัญญาณอนาล็อกและสัญญาณดิจิตอลในลักษณะของการส่งให้ดีขึ้น

2.1.2.1 ระบบการสื่อสารแบบอนาลอก

สิ่งที่ใช้พิจารณาถึงขีดความสามารถของระบบนี้ คือ อัตราส่วนของสัญญาณหลักต่อสัญญาณรบกวน หรือค่า S/N โดยที่ ถ้าค่า S/N สูงแสดงว่าระบบมีประสิทธิภาพดี หรือ ค่า S/N ต่ำแสดงว่าระบบมีประสิทธิภาพไม่ดี และอีกประเด็นสำคัญประการหนึ่ง ที่เราใช้ในการพิจารณาด้วยคือ

ค่าความกว้างแถบ (Band Width) หมายถึงช่วงความถี่ที่ครอบคลุมกำลังงานส่วนมาก(ต่อความต้องการของสัญญาณที่สนใจ)หรือช่วงความถี่ที่มีอัตราขยายหรือค่าการลดทอนเพียงเล็กน้อยในช่วงกลางๆ ของความกว้างแถบ โดยทั่วไปมักกำหนดขอบเขตของความกว้างแถบที่จุด 3 dB หรือครึ่งหนึ่งของกำลังงานสูงสุด อย่างเช่น รูปที่ 2.1 แสดงค่าความกว้างแถบของสัญญาณเสียงซึ่งมีค่าความกว้างแถบเท่ากับ 3,000 Hz




รูปที่2.1 แสดงความกว้างแถบของสัญญาณเสียง


จะเห็นได้ว่าในกรณีที่ช่องสัญญาณติดต่อ มีความกว้างแถบไม่เพียงพอต่อสัญญาณที่เราสนใจอยู่ ทำให้สัญญาณไม่สามารถส่งผ่านได้หมด เราเรียกลักษณะการเกิดนี้ว่า ความผิดเพี้ยน(Distortion) เมื่อถึงจุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นี้ ขอให้พิจารณาระบบสื่อสารแบบอนาลอก ในรูปที่ 2.2 ซึ่งมีการทำงานภายในต่างกัน แต่มีจุดหลักที่เหมือนกัน คือ การรับและส่งข้อมูลในแบบอนาลอก(Analog) เช่นเสียงหรือภาพที่มองเห็นได้



(a) ระบบเบสแบนด์



(b) ระบบมอดดูเลท

รูปที่ 2.2 แสดงระบบสื่อสารแบบอนาลอก


จากรูปที่ 2.2 a แสดงให้เห็นถึงระบบแบบเบสแบนด์ (Base Band) ที่มีลักษณะสำคัญคือ รูปสัญญาณที่ส่งออกมา จะมีรูปสเปคตรัมของความถี่เดียวกับแหล่งต้นทาง หรือแหล่งผลิตความถี่ซึ่งหมายถึงไม่มีการมอดูเลท (Modulate) กับคลื่นพาหะที่มีความถี่สูงกว่าส่วนขั้นตอนที่เกี่ยวกับสัญญาณในด้านส่งอาจมีการขยายสัญญาณ การกรองความถี่ หรือการแมชชิ่งอิมพีแดนซ์(Impedance) เพื่อลดการสูญเสียในการส่งและรับ ส่วนรูป2.2b แสดงถึงระบบสื่อสารแบบอนาลอกที่มีการรวมและการแยกสัญญาณในทางคณิตศาสตร์ (Modulation And Demodulation) อธิบายได้ว่าการรวมหรือแยกสัญญาณจะใช้การเปลี่ยนรูปสเปคตรัมความถี่ของสัญญาณให้เข้ากันกับช่วงความถี่ที่ได้เลือกไว้ หรือในอีกแง่หนึ่งเป็นการป้องกันสัญญาณอื่นแทรกเข้ามาในช่วงความถี่เดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.2.2 ระบบสื่อสารแบบดิจิตอล

ลักษณะข้อมูลที่ใช้ในระบบนี้จะอยู่ในรหัส 1 หรือ 0 เช่นเลขฐานสอง เลขฐานสิบหก เป็นต้น

บางครั้งอาจมีความต้องการส่งสัญญาณอนาล็อกผ่านระบบดิจิตอล จึงต้องมีการเปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลก่อน เรียกว่า การสุ่มตัวอย่าง (Sampling) ซึ่งเป็นวิธีทางคณิตศาสตร์ ค่าที่ได้จากการสุ่มตัวอย่างจัดเป็นรหัสเลขฐานสอง (Binary Code) ที่สามารถจัดการตามเทคนิคทางดิจิตอลได้ อย่างเช่น การส่งข้อมูลแบบขนานหรืออนุกรม และแบบซิงโครนัสและแบบอะซิงโครนัส เป็นต้น



รูปที่ 2.3 แสดงการสื่อสารทั้งแบบอนาลอกและดิจิตอล

จากรูปแสดงสัญญาณในการติดต่อระหว่าง เครื่องคอมพิวเตอร์กับส่วนเก็บข้อมูลหลักผ่านทางสายโทรศัพท์ โดยมีอุปกรณ์โมเด็ม(Modulator – Demodulator : MODEM) ทำหน้าที่ช่วยเครื่องคอมพิวเตอร์ ให้สามารถรับและส่งข้อมูลผ่านทางสายโทรศัพท์ได้ โดยการแปลงสัญญาณคอมพิวเตอร์ ให้เป็นสัญญาณทางไฟฟ้าในด้านส่ง และแปลงกลับอีกทางในด้านรับ ซึ่งวิธีการแปลงสัญญาณคอมพิวเตอร์เป็นสัญญาณทางไฟฟ้า เรียกว่า การมอดูเลท และวิธีการแปลงสัญญาณไฟฟ้าเป็นสัญญาณคอมพิวเตอร์ เรียกว่า การดีมอดูเลท ประเด็นอย่างหนึ่งที่ควรสนใจในระบบสื่อสารแบบดิจิตอล คือประสิทธิภาพของระบบ โดยพิจารณาจากค่าการผิดพลาดข้อมูล (Bit Error Rate : BER) ซึ่งเป็นอัตราส่วนระหว่างจำนวนข้อมูลที่ผิดพลาดเทียบกับจำนวนข้อมูลที่ส่งไปทั้งหมดในช่วงเวลาหนึ่ง โดยถ้า BER มีค่าต่ำหมายถึง ระบบมีประสิทธิภาพสูง (เพราะจำนวนข้อมูลที่ผิดพลาดมีน้อย) นอกจากนี้ ประเด็นอื่นที่เกี่ยวข้องก็มีอัตราความเร็วในการสื่อสารข้อมูลเป็นต้น

การส่งสัญญาณเป็นการนำสัญญาณจากจุดหนึ่งไปยังอีกจุดหนึ่งโดยผ่านสื่อกลางและวิธีการทางไฟฟ้า การส่งสัญญาณมีอยู่ 3 วิธีคือ

1.การส่งผ่านแบบทิศทางเดียว (Simplex) หมายถึง รูปแบบการส่งสัญญาณให้ทางด้านรับได้รับฝ่ายเดียว โดยไม่สามารถโต้ตอบผ่านทางติดต่อได้ อย่างเช่น การกระจายเสียงของวิทยุ หรือสัญญาณทีวี เป็นต้น ดังตัวอย่างง่าย ๆ ในชีวิตประจำวัน

2.การส่งผ่านแบบสองทิศทางแต่ต่างเวลา (Half Duplex)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบนี้ทั้งสองด้าน สามารถส่งและรับสัญญาณระหว่างกันได้ โดยมีข้อกำหนดว่าต้องมีด้านหนึ่งเป็นด้านรับเสมอ อย่างเช่น การใช้วิทยุสมัครเล่นที่สามารถโต้ตอบกันได้แต่ไม่พร้อมกัน

3.การส่งผ่านแบบสองทิศทาง ที่เวลาเดียวกัน (Full Duplex)

หมายถึง การที่ด้านส่งและด้านรับ สามารถส่งสัญญาณได้ในเวลาพร้อมกันและไม่ต้องสลับด้านกันด้วย


2.1.2.3 เหตุผลในการนำ TDM มาใช้

ในตอนที่แล้วได้กล่าวถึงการส่งสัญญาณแบบอนาล็อกและดิจิตอล ซึ่งพิจารณาได้ว่าระบบการส่งสัญญาณแบบอนาล็อก (ระบบ FDM) ถูกนำมาใช้กันอย่างกว้างขวาง และให้การบริการอย่างดีเลิศแต่ทำไมจึงมีการพัฒนาเทคนิคใหม่อย่างระบบดิจิตอลขึ้น ทั้งนี้มีเหตุผลบางอย่างพอสรุปได้ดังนี้

ก) ด้านเศรษฐศาสตร์

เมื่อมองในแง่ของการประหยัด เทคนิคของ FDM ทางด้านโทรศัพท์นั้น ในเบื้องต้นจะเหมาะสำหรับการส่วนที่มีระยะทางไกล และในทางตรงกันข้ามจะไม่เป็นการประหยัดถ้าถูกนำมาใช้ในระยะทางใกล้ ๆ สำหรับกรณีการส่งแบบดิจิตอลนั้นจะมีสภาพตรงกันข้าม เหตุผลคือระบบ FDM นั้นอุปกรณ์อุปกรณ์ต้นทาง-ปลายทาง (Terminal Equipment) จะมีราคาแพงอย่างเห็นได้ชัด เพราะจำเป็นต้องใช้วงจรกรองความถี่ (filter) ที่มีประสิทธิภาพสูงในการที่จะคัดแยกความถี่ที่ส่งออกไป วงจรกรองความถี่เหล่านี้ไม่สามารถรวมเป็นวงจร IC ได้ ดังนั้นจึงไม่สามารถทำให้ราคาถูกลงได้ง่าย สำหรับอุปกรณ์ทวนสัญญาณนั้นไม่ค่อยแพงนักเมื่อเทียบกับอุปกรณ์ส่งสัญญาณใหม่ในระบบดิจิตอลในทางตรงกันข้ามอุปกรณ์ต้นทาง-ปลายทางของระบบดิจิตอลไม่จำเป็นต้องใช้วงจรกรองความถี่ที่มีประสิทธิภาพดีนักก็ได้จึงทำให้ราคาถูกลง แต่สำหรับอุปกรณ์สร้างสัญญาณใหม่นั้น เนื่องจากจำเป็นต้องใช้อุปกรณ์ซึ่งมีหน้าที่เรียกง่าย ๆ ว่าฟังก์ชั่น 3R (Reshaping ,Retiming, Regenerating)จึงทำให้มีราคาแพงกว่าของระบบ FDM

แนวโน้มโดยทั่วไปของความสัมพันธ์ในการใช้ระหว่าง 2 ระบบดังกล่าว แสดงไว้ในรูป 2.4 ในระยะหลัง ๆ นี้ได้พัฒนาวงจร IC ขึ้นอย่างมีประสิทธิภาพ จึงทำให้เป็นไปได้ที่อุปกรณ์สร้างสัญญาณใหม่จะมีราคาถูกลง ดังนั้นจุดตัดของเส้นตรงสองเส้นในรูป 2.4 อาจจะเคลื่อนไปทางด้านขวามือก็เป็นไปได้



รูปที่ 2.4 แสดงความสัมพันธ์ระหว่างราคาของระบบอนาล็อกและระบบดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข) ปราศจากสิ่งรบกวน

เนื่องจากสัญญาณดิจิตอลเป็นแบบดิสครีท ดังนั้นจึงไม่มีสิ่งรบกวนจากที่อื่นโดยเฉพาะจากนอยส์ (noise) และการแทรกซ้อนที่จะเข้ามาปะปน หรือกล่าวอีกนัยหนึ่งคือ สัญญาณดิจิตอลจะถูกสร้างขึ้นมาใหม่ได้ ในทางตรงกันข้ามถ้าเป็นสัญญาณอนาล็อกจะไม่สามารถหลีกเลี่ยงนอยส์หรือสิ่งรบกวนอื่นๆที่จะเข้ามาแทรกซ้อนได้และสิ่งเหล่านี้จะสะสมกันไปตลอดคุณสมบัติที่ได้เปรียบของสัญญาณดิจิตอลที่มีต่อสัญญาณอนาล็อก คือ ในกรณีที่ส่งความถี่เสียงในการสายส่งอย่างเช่น เคเบิ้ลสำหรับท้องถิ่น (Local cable) ครอสทอล์ค (crosstalk) จะลดลงอย่างน่าพอใจ

ค) เหมาะสมสำหรับการบริการที่ไม่ใช่โทรศัพท์

การส่งสัญญาณแบบดิจิตอลจะเหมาะที่สุดสำหรับสัญญาณเดิมที่เป็นดิจิตอลอยู่แล้วอย่างเช่น ระบบสื่อสารข้อมูล ระบบโทรสาร ซึ่งไม่จำเป็นต้องแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอลอีก จึงทำให้ประหยัดราคาได้อย่างดีในอนาคตอันใกล้นี้การส่งสัญญาณแบบดิจิตอลจะรวมไว้กับชุมสายโทรศัพท์แบบดิจิตอล ก็จะนับได้ว่าเป็นการประหยัดพื้นที่และราคาได้

ง) มีประสิทธิภาพสูง

การรวมข้อมูลและสัญญาณโทรศัพท์ส่งไปด้วยกันเป็นสิ่งที่ปรารถนาอย่างยิ่ง เนื่องจากใน 1ช่องสัญญาณโทรศัพท์แบบดิจิตอลสามารถส่งได้เร็วกว่าของช่องสัญญาณแบบอนาล็อก ตัวอย่างเช่น 1 ช่องสัญญาณโทรศัพท์แบบดิจิตอลจะใช้ 64 kb/s ในขณะที่แบบอนาล็อกนั้นโดยทั่วไปจะใช้ 1.2 kb/s

2.1.2.4 ข้อเสียของระบบดิจิตอล

เทคนิคการส่งแบบดิจิตอล ไม่เพียงแต่จะมีข้อดีเท่านั้นแต่ในขณะเดียวกันก็มีข้อเสียบางประการดังต่อไปนี้

ก) แบนด์วิดธ์ (Bandwidth) กว้าง

แบนด์วิดธ์ที่ใช้สำหรับการส่งแบบดิจิตอลจะกว้างกว่าที่ใช้กับการส่งแบบอนาล็อก (FDM)ตัวอย่างเช่นระบบดิจิตอล PCM-30 จะมีแบนด์วิดธ์ประมาณ 2 MHz (64 kb/s 32 chs) สำหรับการส่งระบบ FDM ซึ่งมี 30 ช่องสัญญาณจะมีแบนด์วิดธ์เพียง 120 kHz (4 kHz x 30 chs) เท่านั้นซึ่งจะเห็นได้ว่าแบนด์วิดธ์ที่จำเป็นสำหรับการส่งแบบดิจิตอลจะมีประมาณ 16 เท่า เมื่อเทียบกับของระบบอนาล็อก ผลที่ตามมาก็คือในอุปกรณ์สร้างสัญญาณใหม่จะต้องมี Gain สูงกว่าเพื่อที่เอาชนะการลดทอนของสายส่งที่สูงขึ้นด้วย ดังนั้นทางเทคนิคในปัจจุบันเมื่อใช้ระยะห่างระหว่างอุปกรณ์ทวนสัญญาณเท่ากันในระบบดิจิตอลนั้นไม่สามารถจะบรรจุช่องสัญญาณได้จำนวนเท่ากันกับระบบ FDM ได้ แต่อย่างไรก็ตามในกรณีที่ส่งด้วยระบบใยแสง (optical fiber transmission system) ซึ่งเหมาะสำหรับสัญญาณแบบดิจิตอลแล้ว จะแตกต่างกันไปจากที่กล่าวมาข้างต้นและคาดหวังว่าสามารถจะติดตั้งอุปกรณ์สร้างสัญญาณให้มีระยะห่างขึ้นมาก ๆ ได้ เนื่องจากเคเบิ้ลใยแก้วมีคุณลักษณะการลดทอนต่ำ

ข) มีนอยส์แฝงอยู่ในตัว

ตามที่ได้กล่าวมาแล้วข้างต้นว่า ระบบ PCM จะไม่มีสัญญาณรบกวนเช่น นอยส์และครอสทอล์คจากที่อื่น แต่ว่ากระบวนการ PCM นั้น จะมีแซมปลิ้งนอยส์และควอนไตซิ่งนอยส์ (quantizing noise) ร่วม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อยู่อย่างหลีกเลี่ยงไม่ได้แต่อย่างไรตามในเทคนิคแล้วสามารถจะลดแอมปลิจูดของนอยส์เหล่านี้ได้จึงไม่ค่อยมีผลกระทบกระเทือนต่อการใช้งานจริง ๆ เท่าใดนัก

ค) อุปกรณ์สร้างสัญญาณใหม่ราคาแพง


ในสภาพปัจจุบัน อุปกรณ์ทวนสัญญาณของระบบดิจิตอลจะมีราคาแพงกว่าของระบบอนาล็อก ในกรณีที่มีช่องสัญญาณเท่ากันตามที่ได้กล่าวมาแล้วแต่อย่างไรก็ตามสถานการณ์จะเปลี่ยนไปเนื่องจากการพัฒนาทางด้าน IC โดยเฉพาะ LSI นอกจากนั้นการนำเอาระบบเคเบิ้ลใยแก้วมาใช้งานก็สามารถจะแก้ปัญหานี้ได้ในอนาคตอันใกล้นี้

2.1.3 การส่งข้อมูลแบบซิงโครนัสและแบบอะซิงโครนัส (Synchronous and Asynchronous Transmission)

การส่งข้อมูลแบบซิงโครนัส หมายถึง การที่ด้านรับอ่านข้อมูลเข้ามาในจังหวะเดียวกับด้านส่ง โดยใช้สัญญาณนาฬิกาเป็นตัวกำหนดจังหวะการทำงานของรีจีสเตอร์ทั้งสองให้ทำงานสัมพันธ์กัน (วงจรกำเนิดสัญญาณนาฬิกาจะติดตั้งภายในด้านส่ง) นอกจากนี้ เมื่อจังหวะเวลาถูกตั้งให้ Syn กับด้านรับแล้ว ข้อมูลจะถูกส่งไปบนทางติดต่อในแบบบิทต่อบิทต่อเนื่องกันไปอาศัยช่วงเวลาระหว่างบิทต่อบิทมีค่าเท่ากัน โดยไม่ต้องมีบิทเริ่มส่งหรือบิทจบคอยกำกับ ทำให้ความเร็วในการส่งข้อมูลมีสูง ข้อเสียของการส่งแบบซิงโครนัส คือ การที่ต้องมีสัญญาณนาฬิกาขนานไปกับข้อมูล ทำให้ต้องการทางติดต่อช่องที่สองเพิ่มขึ้น โดยเฉพาะกรณีระยะทางไกล ๆ เป็นการยากมากที่จัดหาทางติดต่อแยกต่างหากสำหรับสัญญาณนาฬิกา นอกจากนี้ทางด้านรับต้องมีวงจรเฟสล็อคลูป(PLL) เพิ่มทำหน้าที่รับข้อมูลจังหวะเวลาจากด้านส่ง และสร้างสัญญาณนาฬิกาขึ้นใหม่ในด้านรับ เพื่อให้เกิดการซิ้งขึ้น อาจกล่าวได้ว่า การส่งแบบซิงโครนัส มีค่าใช้จ่ายมากกว่าแบบอะซิงโครนัส

สิ่งที่ควรเพิ่มเติมในการส่งข้อมูลแบบสัมพันธ์มีดังนี้

ข้อมูลในแบบซิงโครนัสนี้จะถูกจัดการให้อยู่ในรูปของชุดข้อมูลที่มีลักษณะพิเศษ คือ ช่วงระยะเวลาระหว่างตัวอักษรด้วยกันจะไม่มี ทำให้การส่งข้อมูลเป็นไปอย่างต่อเนื่อง ซึ่งตัวอักษรจะแทนด้วยรหัสเลขฐานสองเช่น รหัสแอสกี ดังรูปที่ 2.5



รูปที่ 2.5 แสดงการส่งข้อมูลแบบซิงโครนัส

จากรูปที่ 2.5 เป็นตัวอย่างที่อธิบายได้อย่างดีโดยเราสรุปประเด็นสำคัญจากภาพได้ดังนี้

- ตัวอักษรจาก A – K ถูกส่งออกไปอย่างต่อเนื่องโดยที่ค่าช่วงเวลาระหว่างตัวอักษรมีค่าเท่ากับศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- ทางด้านรับ(ด้านเอ) จะต้องทราบตำแหน่งแรกของตัวอักษรตัวแรกสุดรวมทั้งขนาดของตัวอักษรและความเร็วในการส่งด้วย
- อย่างเช่นในกรณีตัวอักษรเป็นรหัสแอสคีพบว่าแต่ละตัวอักษรมีขนาด 8 บิท เมื่อถึงจุดนี้พบว่าปัญหาที่เกิดขึ้นคือ "ทำอย่างไรจึงจะรู้ตำแหน่งบิทแรกของตัวอักษรตัวแรกได้" มีการปัญหาโดยการกำหนดตัวอักขระแบบพิเศษที่ใช้เฉพาะทำหน้าที่การซิงโครนัสเท่านั้นเรียกว่าอักขระการควบคุมซิงโครนัส

อย่างเช่นทางด้านการส่งรหัสแอสคีใช้ค่า TC9 แทน SYN Character การที่มีอักขระ "SYN"เพื่อแจ้งให้ด้านรับทราบว่าข้อมูลหลังจากอักขระ SYN คือข่าวสารที่ต้องการติดต่อรับได้เลยส่วนทางด้านรับจะมีขั้นตอนการทำงานดังนี้

1.ด้านรับทำการตรวจสอบ (detect) อักขระ SYN ในสายข้อมูลให้พบก่อน โดยมีกำหนดรูปแบบบิทของอักขระ "SYN" คือ 00010110 (ใช้พาริตี้คี่)


2.ตำแหน่งที่ด้านรับกำลังตรวจสอบจะนำข้อมูลขณะนั้นไปเปรียบเทียบกับอักขระ "SYN"แล้วจะสามารถรับอักษรหลังจากนั้นไปได้อย่างต่อเนื่อง

อย่างไรก็ตาม ก็ยังมีปัญหาเกิดขึ้นตามมา ขอให้พิจารณาตัวอย่างในรูปที่ 2.6



รูปที่ 2.6 แสดงตัวอย่างของการหาอักขระซิงโครนัส

การส่งข้อมูลแบบไม่สัมพันธ์ (Asynchronous transmission) พิจารณาจากรูปที่ 2.7



รูปที่ 2.7 แสดงการส่งข้อมูลแบบไม่สัมพันธ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปพบว่าวิธีนี้ไม่จำเป็นต้องมีการซิงโครนัสกันตลอดเวลาบนทางติดต่อข้อมูลโดยจะมีการซิ้งก็ต่อเมื่อมีข้อมูลที่จะรับ/ส่ง เท่านั้น จึงต้องมีการใช้บิท เริ่มต้น (start bit) เพื่อให้ทางด้านรับตรวจจับการเริ่มส่งข้อมูล และมีผลให้วงจรกำเนิดสัญญาณนาฬิกาภายในด้านรับทำงานเพื่อเกิดการซิงโครนัสกันในการรับ/ส่งข้อมูล

สำหรับความถี่ในการทำงานของวงจรกำเนิดสัญญาณนาฬิกา ทั้งด้านส่งและด้านรับมีค่าเท่ากันและขึ้นอยู่กับอัตราบิท (bit rate) ที่ใช้ด้วย

นอกจากมีการเพิ่มบิทลงในข้อมูล ทำให้ความเร็วในการส่งข้อมูลช้ากว่าแบบสัมพันธ์ และค่าใช้จ่ายต่ำกว่าด้วย

ส่วนอัตราบิทมาตราฐานที่ใช้กันมีดังนี้

- แบบไม่สัมพันธ์ มีค่าใช้ 75 , 110, 300 และ 1200 บิท/วินาที

-แบบสัมพันธ์ มีค่าใช้ 2400 , 4800 และ 9600 บิท/วินาที


วิธีส่งแบบไม่สัมพันธ์นี้ เหมาะสำหรับงานประเภทการป้อนข้อมูลเข้าเพื่อส่ง มีลักษณะไม่ต่อเนื่องอย่างเช่น จากแป้นพิมพ์ (key board) หรืออุปกรณ์ทางกลอื่น ๆ

ส่วนการส่งไฟล์ข้อมูลที่มีขนาดใหญ่มาก ๆ ควรใช้วิธีแบบสัมพันธ์

2.1.4 หลักการของ PCM

จัดเป็นวิธีหนึ่งในการแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิตอล และสามารถนำมาแปลงกลับเป็นรูปเดิม ได้อีก


ขั้นตอนในวิธี PCM พิจารณาจากรูปประกอบไปด้วย



รูปที่ 2.8 แสดงขั้นตอนในวิธี PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปในวิธีการเลือกจุดต่างๆ บนกราฟสัญญาณเสียงที่เป็นอนาลอก เรียกว่า การสุ่มตัวอย่าง (sample)




รูปที่ 2.9 แสดงรูปสัญญาณในการสุ่มตัวอย่าง

สำหรับทฤษฎีการสุ่มตัวอย่าง (sample theorem) ต้องมีการกำหนดค่าความถี่ในการสุ่มตัวอย่าง (sampling frequency : fs) ให้มีค่าอย่างน้อย 2 เท่า ของความถี่สัญญาณอินพุต นั้นคือ

เพราะทำให้สัญญาณจากการสุ่มตัวอย่าง สามารถบรรจุข่าวสารข้อมูลทั้งหมดของสัญญาณดังเดิมไว้ได้

ซึ่งในกรณีของสัญญานเสียงมนุษย์ ควรใช้ความถี่สุ่มตัวอย่างเท่ากับ 8 kHz เพราะเสียงมนุษย์มีค่าสูงสุด คือ 3,400 Hz (ในทางปฏิบัติคิดเป็น 4 kHz) หรือคิดได้ว่าช่วงเวลา ระหว่างการสุ่มตัวอย่างเท่ากับ 1/8000 วินาที = 125 ไมโครวินาที

เมื่อได้สัญญาณ PAM แล้ว ค่าแอมปลิจูดของสัญญาณ จะถูกจัดระดับ เรียกว่าควอนไตส์ (Quantizing) ขอให้พิจารณารูป ประกอบด้วย



รูปที่ 2.10 แสดงวิธีควอนไตส์

จากรูป ค่าแอมปลิจูดถูกแบ่งเป็นช่วงๆ เท่ากัน เรียกว่า ระดับการควอนไตส์ ซึ่งในรูปเราแบ่งเป็น 8 ระดับ จากระดับที่ศูนย์ถึงเจ็ด ขนาดของ แอมปลิจูดของสัญญาณ PAM จะถูกจัดให้อยู่ในระดับควอนไตส์ที่อยู่ใกล้สุด เช่น ที่เวลา t1 สัญญานอยู่ระหว่างระดับที่ 5 กับระดับที่ 6 แต่ให้อยู่ใกล้ระดับที่ 6 มากกว่า จึงเทียบค่าสถานะบิทให้เป็นระดับที่ 6 คือ 110 (ในตัวอย่างนี้เรากำหนดให้ 1 ระดับแทน 3 บิท) จึงแปลงเป็นรหัสฐาน 2 (Encoding) ได้

-ที่เวลา t2 สัญญาณอยู่เลขระดับที่ 6 ไปเล็กน้อยและวกลงมาใหม่ จึงเทียบเท่ากับ 110

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ที่เวลา t3 แทนได้ด้วยระดับที่ 2

-ที่เวลา t4 แทนได้ด้วยระดับที่ 2

-ที่เวลา t5 แทนได้ด้วยระดับที่ 1 และเวลาอื่นๆก็คิดบนหลักการนี้

เราได้เปลี่ยนสัญญาณดิจิตอลจากการควอนไตส์และเข้ารหัสฐานสองตามขบวนพัลส์ได้ตาราง โดยที่อักษรเอส (S) แสดงถึงข้อมูลในการซิงโครนัส


กรรมวิธีการสุ่มตัวอย่าง(Sampling)และการควอนไตส์(Quantizing)จะให้ค่าดิจิตอลที่แทนสัญญาณอนาล็อกที่เกิดขึ้นออกมาแต่ไม่เหมาะสำหรับการส่งไปตามสายหรือตามระบบส่งของวิทยุจึงจำเป็นที่ต้องมีการแปรรูปแบบสัญญาณที่แตกต่างซึ่งกรรมวิธีที่ใช้เรียกว่า การเข้ารหัส(Encoding)โดยปกติค่าที่ได้จากการสุ่มตัวอย่างจะอยู่กลุ่มของเลขฐานสอง

ตามปกติแล้วค่าควอนไตส์ที่ได้จากการสุ่มตัวอย่างจะมีค่า 1 ใน 256 ค่ารูปแบบของเลขฐานสองที่ได้จากการสุ่มตัวอย่างจะอยู่ในกลุ่มของเลข 8 หลัก เรียกว่า คำของ พีซีเอ็ม (PCM word) จุดประสงค์สำหรับการส่งผ่านค่าฐานสองที่มีค่าเป็น “0” หรือ “1” ก็เพื่อแสดงการมีหรือขาดหายของสัญญาณพัลส์ทางไฟฟ้านั่นเอง

ในสายส่งพัลส์ที่มีลักษณะเป็นค่า พีซีเอ็ม (PCM word)จะมีความเพี้ยนเกิดขึ้นทีละน้อยตราบใดที่มันสามารถแยกพัลซ์ที่มีหรือขาดหายไป ก็จะไม่มีการสูญเสียข้อมูลข่าวสารเกิดขึ้น พัลส์ที่เกิดขึ้นอย่างต่อเนื่องถูกนำมาขยายใหม่(regenerated) ตัวอย่างเช่น พัลส์ที่มีความเพี้ยนมากๆ จะถูกนำมาขยายใหม่ ทำให้ข้อมูลข่าวสารสามารถส่งไปในระยะทางไกลโดยไม่มีความเพี้ยนเกิดขึ้น ซึ่งเป็นข้อดีอย่างหนึ่งของการส่งผ่านข้อมูลแบบดิจิตอล

ทางด้านรับคำของของพีเอ็นซีถูกถอดรหัส (decoding) แล้วผ่านทางการควอนไตส์ของค่าสุ่มตัวอย่างออกมาเป็นสัญญาณอนาล็อก ซึ่งสัญญาณที่ออกมาจะแตกต่างกับสัญญาณอนาล็อกที่ป้อนเข้ามาเพียงเล็กน้อยเท่านั้น ซึ่งค่าแตกต่างนี้ คือค่าความเพี้ยนจากการควอนไตส์(Quantizing)


-ส่วนสุ่มตัวอย่าง (sample)



รูปที่ 2.11 แสดงส่วนสุ่มตัวอย่าง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ส่วนควอนไตส์ (Quantizing)



รูปที่ 2.12 แสดงส่วนควอนไตส์


-ส่วนเข้ารหัส (Encoding)



รูปที่ 2.13 แสดงส่วนเข้ารหัส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ส่วนสร้างสัญญาณใหม่ (Regeneration)



รูปที่ 2.14 แสดงส่วนสร้างสัญญาณใหม่


-ส่วนถอดรหัส (Decoding)



รูปที่ 2.15 แสดงส่วนถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ส่วนสร้างสัญญาณอนาล็อก



รูปที่ 2.16 แสดงส่วนสร้างสัญญาณอนาลอก


2.1.5 การเข้ารหัส

รหัส Non-Return-to-Zero (NRZ)

รหัสไบนารี NRZ ถูกนำมาใช้ในพื้นที่ของโครงข่ายดิจิตอลสวิชชิ่ง โดยมีลักษณะที่ระหว่างบิทต่อบิทสัญญาณจะไม่กลับมาสู่ระดับ 0 และจะมีลักษณะตรงกันข้ามกับของรหัส Return-to-zero (RZ) ซึ่งในระยะระหว่างบิทต่อบิทสัญญาณจะกลับมาสู่ระดับ 0 ก่อนเสมอดังแสดงการเปรียบเทียบไว้ในรูป สำหรับรหัส NRZ นี้ไม่เหมาะที่จะใช้สำหรับการส่งสัญญาณดิจิตอลไปตามสายด้วย เหตุผลดังต่อไปนี้

ก. องค์ประกอบกระแสตรง (DC) จะไม่สามารถผ่านทรานส์เมอร์ในสายส่งได้จึงทำให้เป็นปัญหาสำหรับการอิควอไลซ์ที่รีเจนเนอร์เรทีฟว์รีพีทเตอร์ (regenerative repeater) ตลอดเส้นทางการส่ง

ข. ในรีเจนเนอร์เรทิฟรีพีทเตอร์จะต้องสร้างวงจรตั้งแต่เวลา (timing circuit) สำหรับซิงโครไนซ์ ตัวรีพีทเตอร์เองโดยอาศัยสัญญาณดิจิตอลที่รับเข้ามา ดังนั้นถ้าใช้รหัส NRZ เป็นข้อมูลสำหรับการตั้งเวลานี้ อาจเกิดการผิดพลาดเนื่องจากในสายส่งอาจจะมีขบวนพัลส์ที่เป็น “0” หรือ “1” ต่อเนื่องกันนานเกินไป ด้วยเหตุนี้ในระบบการส่งสัญญาณแบบดิจิตอลจึงใช้รหัสที่เป็น 3 ระดับแทนรหัส NRZ




รูปที่ 2.17 การเปรียบเทียบระหว่างสัญญาณ NRZ และ RZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รหัส AMI (Alternate Mark Inversion)

โดยทั่วไปภายในอุปกรณ์ด้านส่งจะทำเป็นไบโพลาร์ ซึ่งรหัส AMI ก็เป็นชนิดหนึ่งของไบโพลาร์ รหัสนี้พัลส์ ที่เป็น "1" จะถูกส่งออกไปเป็นบวกและลบสลับกันไปตามรูป การใช้รหัสนี้จะขจัดปัญหาเรื่อง DC ซึ่งไม่สามารถผ่านทรานฟอร์เมอร์คัปปลิ้งให้หมดไปได้ สิ่งที่เป็นปัญหาที่จะเกิดขึ้นในการใช้รหัสนี้จะมีเพียงอย่างเดียวคือความน่าจะเป็นขบวนพัลส์ที่เป็น "0" ต่อเนื่องกันนาน แต่อย่างไรก็ตามความน่าจะเป็นของการเกิดกรณีนี้จะน้อยจึงไม่เป็นปัญหาในทางปฏิบัติ นอกจากนั้นที่สำคัญที่สุดคือการเลือกรูปร่างและขนาดของพัลส์ที่เหมาะสมในการที่จะส่งออกไป เนื่องจากในย่านความถี่สูง S/N จะมีค่าน้อย ดังนั้นถ้าเป็นไปได้ต้องทำให้พลังงานของสัญญาณเคลื่อนที่ไปอยู่ที่ย่านความถี่ต่ำ แต่ในขณะเดียวกันสัญญาณนั้นต้องรวบรวมข่าวสารของความถี่ clock ไว้อย่างพอเพียงด้วย อย่างไรก็ตาม รหัส AMI นี้จะสนองความต้องการทั้งสองอย่างดังกล่าวไปได้ด้วยดี

อนึ่ง การเปรียบเทียบพัลส์แบบยูนิโพลาร์และไบโพลาร์ พร้อมทั้งพาวเวอร์สเปกตรัมของมันเหล่านั้นแสดงไว้ในรูปที่ 2.19



รูปที่ 2.18 สัญญาณยูนิโพลาร์และสัญญาณ AMI



รูปที่ 2.19 รหัสยูนิโพลาร์ไบโพลาร์และพาวเวอร์สเปกตรัม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

รหัส Coded Mark Inversion (CMI)

ถ้ารหัสเดิมเป็น "1" ให้ทำเป็น "1" และ "0" สลับกันไป สำหรับสัญญาณเดิมที่เป็น "0" ให้ทำเป็น "0" ในช่วงครึ่งบิทแรกและเป็น "1" ในช่วงครึ่งบิทหลังดังแสดงไว้ในรูป

อนึ่งรหัส CMI นี้ CCITT กำหนดให้ใช้สำหรับสายส่งที่มีบิทเรท 139.264 Mb/s



รูปที่ 2.20 การเปลี่ยนสัญญาณไบนารี เป็นรหัส CMI

รหัส High Density Bipolar (HDB-3)

เมื่อข้อมูลถูกส่งไปในสายส่งในระบบ PCM แล้วอาจเกิดกรณีที่ขบวนพัลส์เป็น "0" ต่อเนื่องกันนานเกินไป ซึ่งจะเป็นผลทำให้ทางด้านรับไม่สามารถจะตั้งเวลาเพื่อใช้ในการซิงโครไนซ์ได้ หรือไม่สามารถแยกความถี่ clock ออกจากข้อมูลที่ส่งมาได้ จึงใช้รหัส HDB-3 เพื่อแก้ปัญหานี้โดยการกำจัดจำนวน "0" ที่ต่อเนื่องกันนานๆ ให้เหลือเพียง 3 บิทแล้วส่ง "1" ตามไปในบิทถัดมาอย่างไรก็ตามรหัส HDB-3 มีกฎเกณฑ์ในการสร้างตามขั้นตอนต่อไปนี้

ก. สมมติว่าสัญญาณไบนารีแบบยูนิโพลาร์เป็นไปตามรูป ก่อนอื่นเปลี่ยนสัญญาณนี้ให้เป็นรหัสตามกฎของ AMI คือพัลส์ลูกต่อไป จะมีขั้วสลับกับของพัลส์ที่มาก่อนดังในรูป

ข. กรณีที่สัญญาณไบนารีเดิมเป็น "0" หรือเรียกว่า "space" ในการสร้างรหัส HDB-3 นั้นยังคงให้เป็น space แต่ถ้า space ต่อเนื่องกันใน 1 ช่วง (string) มี 4 บิทหรือมากกว่าต้องทำให้บิทที่ 4 เป็น "1" หรือ "mark" เสมอ สำหรับขั้วของพัลส์ที่ใส่ลงไปนี้ต้องมีลักษณะที่ฝืนกฎของ AMI ซึ่งพัลส์เหล่านั้นแสดงไว้ในรูป ค) ด้วย V+ หรือ V- ทั้งนี้ขึ้นอยู่กับขั้วของมัน


ค. การใส่พัลส์เพิ่มลงไปนี้จะทำให้ space ที่ยาวนั้นสั้นลง แต่ในขณะเดียวกันต้องคำนึงว่าจะต้องไม่มีองค์ประกอบ DC ปนอยู่ ดังนั้น พัลส์ที่ใส่ลงไปนี้จะต้องมีขั้วที่เป็นไปตามกฎของรหัส AMI กล่าวคือ เมื่อพัลส์แรกเป็น V+ ก็ต้องตามด้วย V- หรือในทางตรงกันข้าม

ง. ในบางกรณี สัญญาณไบนารีเดิมที่เป็น "1" ซึ่งแสดงไว้ด้วย B+ หรือ B- และสัญญาณพัลส์ที่ใส่ลงไปคือ V+ หรือ V- นั้นอาจมีขั้วตรงกันข้ามกันซึ่งเป็นการฝืนกฎข้อ ค) ในกรณีเช่นนี้ที่ space แรกของช่วงจะใส่ mark ซึ่งมีขั้วเหมือนกับ V- หรือ V+ ในช่วงเดียวกัน ทั้งนี้เพื่อทำให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

42129

แน่ใจว่าพัลส์ V+ หรือ V- ไม่ใช่ไบนารีพัลส์เหมือนเดิม พัลส์ที่ใส่เพิ่มนี้แสดงด้วย V+ หรือ V- ตามรูป



ก. ขบวนพัลส์ยูนิโพลาร์เดิม

ข. พัลส์ AMI

ค. พัลส์ AMI ที่ใส่ไวโอเลชั่น “V” หลังจากมี “0” ต่อเนื่อง 3 บิท

ง. ผลครั้งสุดท้าย : รหัส HDB-3


รูปที่ 2.21 ความสัมพันธ์ระหว่างรหัส AMI และ HDB-3

2.2 เลเซอร์ไดโอด (Laser Diode)

การเกิดแสงเลเซอร์นั้นต้องประกอบไปด้วย 3 กระบวนหลักๆ ซึ่งสามารถสรุปได้ดังรูปที่ 2.22 รูปทางด้านซ้ายมือสุดแสดงในสภาวะ Thermal Equilibrium จากรูปประกอบด้วยระดับพลังงานสองระดับ ระดับพลังงาน E1 เป็นระดับพลังงานที่ Ground State ส่วนระดับพลังงาน E2 แทนด้วยระดับพลังงานที่ Excite State และความแตกต่างของระดับพลังงานทั้งสอง เรียกว่า Bandgap Energy มีค่าเท่ากับ hv ในสภาวะนี้อิเล็กตรอนจะอยู่ที่ Ground State ในกระบวนการแรกเมื่อโฟตอนถูกดูดกลืน(ดังรูปที่ 2.22 a)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่โฟตอนนี้มีพลังงานมากกว่า Bandgap Energy ทำให้อิเล็กตรอนได้รับพลังงานมันจึงสามารถเคลื่อนที่ไปที่ Excite State ได้



รูปที่ 2.22 แสดงกระบวนการทั้งสามที่เป็นสิ่งจำเป็นสำหรับการเกิดแสงเลเซอร์

กระบวนการต่อมาอิเล็กตรอนจะกลับลงมาที่ Ground State และจะปล่อยแสงออกมามีพลังงานเท่ากับ hv (ดังรูปที่ 2.22 b) เรียกกระบวนการนี้ว่า Spontaneous Emission กระบวนการนี้จะยังไม่เกิดแสงเลเซอร์แต่ในการจะเกิดแสงเลเซอร์ได้นั้นต้องผ่านกระบวนการนี้ก่อน ตามปกติจำนวนของอะตอมที่ Ground State จะมีจำนวนมากกว่าที่ Excite State แต่กระบวนการสุดท้ายนี้เรียกว่า Stimulated Emission จะเกิดขึ้นได้ต้องทำให้จำนวนอะตอมที่ Excite State จำนวนมากกว่า เรียกการทำแบบนี้ว่า Population Inversion (ดังรูปที่ 2.23 b) ซึ่งมีอยู่หลายวิธี เช่น Optical Interacting ,Electrical Excitation , และ Chemical Reaction กระบวนการนี้ทำให้แสงที่ปล่อยออกมามีความเป็น Coherent



รูปที่ 2.23 แสดง Population Density ที่ Thermal Equilibrium และที่ Population Inversion


ปกติภายใต้ Thermal Equilibrium จะมีทั้ง Spontaneous Emission และ Stimulated Emission แต่จะมี Spontaneous Emission มากกว่า Stimulated Emission อยู่มากดังอัตราส่วนของสมการต่อไปนี้

$$\text{Stimulated Emission / Spontaneous Emission} = 1/ e^{hv/kt} - 1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 โครงสร้างของเลเซอร์ไดโอด (Diode Laser Construction)

จากรูปที่ 2.24 แสดงโครงสร้างของเลเซอร์ไดโอด ในเลเซอร์ไดโอดจะมี Optical Cavity เพื่อทำหน้าที่ขยายให้เกิดโฟตอนมากขึ้น Cavity นี้จะประกอบไปด้วยแผ่น Mirror 2 แผ่น โดยระยะห่างของแผ่นทั้งสองนี้จะมีความยาวเป็นครึ่งเท่าของความยาวคลื่นที่ต้องการทำให้เกิดรีโซแนนซ์ และจะมีช่องสำหรับปล่อยให้แสงออก



รูปที่ 2.24 แสดงโครงสร้างพื้นฐานของเลเซอร์ไดโอด

จากที่กล่าวมาแล้วว่าเลเซอร์จะเกิดขึ้นนั้นต้องทำให้เกิด Population Inversion ก่อน ซึ่งสามารถทำได้โดยยิงอิเล็กตรอนเข้าไปที่เลเซอร์ไดโอด(เรียกการกระตุ้นนี้ว่า Electron Injection หรือPumping Action) พลังงานของอิเล็กตรอนที่ยิงเข้าไปจะขึ้นอยู่กับพารามิเตอร์ต่างๆ เช่น Bandgap Energy ,Gain โครงสร้างของ Cavity และค่าสูญเสียต่างๆที่เกิดขึ้นใน Cavity

ค่าสูญเสียส่วนมากจะเป็นผลเนื่องมาจากวัสดุที่นำมาใช้ เช่น Absorption ,Scattering และ Minor Loss ส่วน Optical Field Intensity จะขึ้นอยู่กับค่าพารามิเตอร์ต่างๆดังสมการต่อไปนี้


$$I(z) = I(0)\, e^{(g-\alpha)z}$$

I คือ Optical Field Intensity , z คือ ระยะทางที่แสงเดินทาง , g คือ Gain Coefficiency ของ Cavity และ α คือ Absorption Coefficient ของวัสดุที่นำมาทำ Cavity จะเห็นว่าความเข้มของการแพร่กระจายจะเพิ่มขึ้นอย่างเอ็กโปเนนเชียลกับระยะทาง ส่วน Optical Energy Reflect ระหว่าง Mirror ที่ห่างกันระยะทาง L สามารถเขียนความสัมพันธ์ได้โดย

$$I(2L) = I(0)\, R1R2\, e^{[2L(g-\alpha)]}$$


ค่า R1 และ R2 เป็นค่าสัมประสิทธิ์การสะท้อนของแผ่น Mirror ทั้งสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 แสดงขั้นตอนในการเกิดแสงเลเซอร์

จากรูปที่ 2.25 เป็นขั้นตอนในการเกิดแสงเลเซอร์ใน Optical Cavity ที่รูป A เป็นสภาวะปกติที่เลเซอร์ไม่ได้รับการกระตุ้น โดยที่อิเล็กตรอนจะรวมกันอยู่ที่ Ground State เมื่อเริ่มกระตุ้นด้วยการฉีดกระแสให้แก่มันตามรูป B ทำให้อิเล็กตรอนเริ่มมีการเคลื่อนที่ขึ้นสู่สภาวะ Excite State ด้วยพลังงาน E = hv ต่อมาไม่นานจะเกิด Spontaneous Emission โดยจะปล่อยโฟตอนออกมามีพลังงาน E = hv และอิเล็กตรอนจะเคลื่อนที่ลง Ground State ในรูป C โฟตอนเริ่มมีการไปสะท้อนที่แผ่น Mirror ด้านหนึ่งทำให้มีโฟตอนกลับกระตุ้นเกิดเป็น Stimulated Emission ส่วน D เป็นการขยายเกิดโดยการสะท้อนที่ Mirror ทั้งสองด้าน เมื่อเกิด Population Inversion มากพอ ทำให้มี Stimulated Emission มากกว่าที่สูญเสียใน Cavity แสงเลเซอร์จะเริ่มเกิดขึ้น ในรูป E ลำแสงส่วนมากจะถูกปล่อยออกไปและมีเพียงส่วนน้อยเท่านั้นที่สะท้อนกับ Mirror กลับไป ส่วนความสัมพันธ์ระหว่าง Optical Output กับกระแสที่ฉีดเข้าไปเป็นไปดังรูปที่ 2.26



รูปที่ 2.26 แสดงกราฟคุณลักษณะของ Optical Output กับ กระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 คุณสมบัติที่สำคัญของแสงเลเซอร์ (Characteristic of Diode Laser)

เลเซอร์มีรูปร่างที่แตกต่างกันออกไป และยังมีคุณสมบัติที่แตกต่างกันออกไปแล้วแต่ละชนิดของมัน แต่อย่างไรก็ตามคุณสมบัติทั่ว ๆ ไปยังคงเหมือนเดิมสามารถจำแนกคุณสมบัติที่สำคัญของเลเซอร์ได้ดังต่อไปนี้

2.2.2.1 ความยาวคลื่น (Wave Length)

เลเซอร์แต่ละชนิดจะปล่อยแสงออกมาโดยมีย่านความถี่เป็นตัวกำหนด โดยความยาวคลื่นจะขึ้นอยู่กับวัสดุที่นำมาผลิตเป็นเลเซอร์

เลเซอร์ส่วนมากจะถูกเรียกว่า Monochromatic และโดยปกติจะปล่อยแสงออกมาที่ความยาวคลื่นเดียว ในความเป็นจริงจะไม่ได้ปล่อยออกมาแค่ความถี่เดียว แต่จะปล่อยออกมาเป็นย่านความยาวคลื่น แต่ย่านความยาวคลื่นนั้นแคบมากจึงถือได้ว่าปล่อยออกมาแค่ความยาวคลื่นเดียว แต่เลเซอร์บางชนิดจะปล่อยแสงออกมาที่ความยาวคลื่นต่างกันภายใต้สภาวะที่ต่างกัน เช่น Helium-neon เลเซอร์จะให้แสงที่ออกมาเป็นสีแดงที่ความยาวคลื่น 632.8 nm แต่อย่างไรก็ตามสามารถนำมาสร้างเป็นแสงสีเขียวที่ 543 nm หรือปล่อยแสงในย่าน Invisible Infrared ที่ความยาวคลื่น 3,393 nm ได้เช่นกัน

เลเซอร์บางชนิดสามารถปล่อยแสงออกมาที่สองความยาวคลื่นหรือมากกว่าที่เวลาเดียวกันเรียกว่า Multiline Operation เช่นเลเซอร์ชนิด Argon จะปล่อยแสงออกมาในย่านความยาวคลื่น 450 – 530 nm แต่จะมีความยาวคลื่นที่เด่นชัดที่สุดที่ 514.5 nm และ 488 nm

2.2.2.2 กำลังเอาต์พุต (Output Power)

กำลังเอาท์พุตเป็นการวัดความแข็งแรงของลำแสงเลเซอร์ แต่สามารถพูดอีกอย่างได้ว่ากำลังเอาต์พุตเป็นตัววัดว่าเลเซอร์สามารถปล่อยพลังงานออกมาได้เท่าไหร่ต่อเวลาซึ่งมีหน่วยในการวัดเป็นวัตต์ โดยมีสูตรดังนี้

$$\text{Power} = \Delta\text{Energy}/\Delta\text{Time}$$

1 วัตต์ เท่ากับ 1 จูลต่อนาที

ในเลเซอร์แต่ละชนิดก็จะมีข้อจำกัดในเรื่องกำลังเอาต์พุตเหมือนกัน เลเซอร์บางชนิดสามารถผลิตแค่เป็นมิลลิวัตต์ แต่เลเซอร์บางชนิดสามารถผลิตกำลังเอาต์พุตออกมาได้เป็นกิโลวัตต์

2.2.2.3 พัลส์และความต่อเนื่องของลำแสง(Pulse and Continuous Output)

หลายคนอาจจะคิดว่า เลเซอร์ผลิตลำแสงได้ออกมาคงที่เหมือนกับแสงจากหลอดไฟ เลเซอร์หลายชนิดจะผลิตแสงออกมาเป็นพัลส์ซึ่งความยาวของพัลส์จะมีขนาดตั้งแต่ 10^{-3} – 10^{-15} วินาทีซึ่งจะเกิดเป็นพัลส์ซ้ำ ๆ หลายพันหรือหลายล้านในหนึ่งวินาทีสายตาของคนเราไม่สามารถมองได้นั้นแต่ตัว Detector สามารถตรวจจับได้ทัน


จากที่เราได้ทราบในหัวข้อก่อนว่ากำลังเอาท์พุตเป็นตัววัดพลังงานที่ปล่อยออกมา ถ้าเราต้องการทราบว่าในหนึ่งพัลส์จะมีพลังงานเท่าใด เราต้องทราบก่อนว่ากำลังงานเปลี่ยนแปลงกับเวลาอย่างไร เลเซอร์จะให้กำลังงานสูงแค่ช่วงสั้นๆ ที่ความยาวพัลส์ แต่ความยาวของพัลส์สั้นมากมันจึงไม่สามารถบรรจุพลังงานได้มาก สามารถคิดได้คร่าว ๆ ดังนี้

$$\text{Pulse Energy} = \text{Peak Power} * \text{Pulse Length}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.4 การกางออกและขนาดของลำแสง (Beam Divergence and Size)

ถ้าเรามองลำแสงของเลเซอร์ผ่านอากาศที่มีแสงและมีฝุ่นจะสามารถมองเห็นแสงเลเซอร์เป็นลำได้ และถ้าสังเกตอีกจะเห็นว่าลำแสงเลเซอร์จะกางออกตามระยะทางที่เพิ่มขึ้นดังรูปที่ 2.27 การกางออกของลำแสงนี้เรียกว่า Divergence



รูปที่ 2.27 แสดงลักษณะของลำแสงของเลเซอร์

Beam Divergence จะถูกวัดในหน่วยมิลลิเรเดียน ซึ่งง่ายต่อการคำนวณเมื่อมุมมีค่าน้อยๆเราสามารถหาเส้นผ่านศูนย์กลางของลำแสงได้โดยสูตรดังต่อไปนี้

$$\phi = 2L * \tan\theta$$


เมื่อ ϕ แทนเส้นผ่านศูนย์กลางของ Spot Beam

D แทนระยะทางจากจุดกำเนิดแสงถึงจุดที่ต้องการวัด

θ แทนมุมที่ลำแสงทำกับเส้นผ่านศูนย์กลาง

2.2.2.5 Coherence

เป็นการแสดงว่าคลื่นแสงที่เลเซอร์ไดโอดปล่อยออกมามีเฟสเหมือนกัน และมีความถี่เหมือนกันดังภาพ




รูปที่ 2.28 แสดงความเป็น Coherence ของแสงเลเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 การมอดูเลทของเลเซอร์ไดโอด (Modulation of Diode Laser)

เลเซอร์ไดโอดมีข้อจำกัดความถี่ในการมอดูเลท สัมพันธ์กับ TIME RESPONSE ข้อจำกัดนี้ขึ้นอยู่กับ Stimulated และ Life Time ของโฟตอนที่มีต่อกระบวนการ Stimulated Emission และการขยายก่อน Stimulated Emission จะเกิดขึ้น Spontaneous Emission ก่อนใน Cavity เมื่อเกิด Population Inversion จะเกิดทั้ง Spontaneoous Emission โฟตอนจะใช้เวลาช่วงหนึ่งในการที่จะนำไปกระตุ้นให้เกิดโฟตอนเหมือนกันออกมา เราเรียกเวลาช่วงนี้ว่าStimulated Lifetime,tst สำหรับเลเซอร์ไดโอดส่วนมากจะมีค่า Life Time ประมาณ 10^{-11} วินาทีต่อมาโฟตอนที่กระตุ้นจะไปกระทบกับด้านหนึ่งของ Cavity จะเกิดสะท้อนขึ้นมาทันทีที่ด้านนี้ เรียกเวลาที่โฟตอนอยู่ใน Cavity ก่อนที่จะสะท้อนนี้ว่า Photon Lifetime ,tph ซึ่งจะมีค่าประมาณ 10^{-12} วินาทีจะเห็นว่าค่าของ tph มีค่าน้อยกว่าดังนั้น tph จะเป็นตัวกำหนด Time response ของเลเซอร์ไดโอด




รูปที่ 2.29 แสดงการมอดูเลทของเลเซอร์ไดโอดจะเกิดขึ้นเมื่อกระแสมีค่ามากกว่า I_{th}

2.2.4 คุณสมบัติต่าง ๆ ของอุปกรณ์ปล่อยแสง

คุณสมบัติต่าง ๆ ที่ต้องการจากอุปกรณ์ปล่อยแสงได้แก่ คุณสมบัติการผสมของแสงและไฟฟ้า (นั่นคือ output power ของแสง, ความเป็นเส้นตรงหรือ Linearity) ,ความกว้างของ spectrum ของแสง , ความเร็วในการตอบสนองต่อความถี่ (Frequency Response Speed) เป็นต้น จากที่ได้กล่าวมาแล้ว ว่าในปัจจุบันแสงที่ได้จากอุปกรณ์ปล่อยแสงจะมีความยาวแสงจำนวนหนึ่งปนอยู่ ดังนั้นจึงไม่สามารถใช้แสงเป็นคลื่นพาห์ (Carrier Wave) สำหรับ Frequency Modulation , Phase Modulation ของสัญญาณไฟฟ้าได้เหมือนอย่างที่ใช้ในการส่ง Multiplex ในระบบการส่งสัญญาณ Analog ของ Carrier Transmission, Microwave Transmisson ที่ใช้อยู่ทั่วไป แต่จะใช้การผสมที่เรียกว่า Intensity Modulation ซึ่งทำการผสมโดยตรงกับความเข้มแสง ยกตัวอย่างเช่น ในการส่งสัญญาณ Digital ,output wave form ที่ได้จะเป็นดังแสดงในรูป 1 กล่าวคือแสงจะเกิดการกระพริบสว่าง, ดับตามสัญญาณไฟฟ้าที่เป็น “1” “0” ตามความเป็น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จริงแล้วความยาวคลื่นของสัญญาณแสงจะมีค่าสั้นกว่า ความยาวคลื่นของสัญญาณไฟฟ้ามาก ดังนั้นใน Envelope "1" ของสัญญาณไฟฟ้าจะมีแสงที่มีความยาวคลื่นหลายค่าอยู่ข้างใน ดังแสดงในรูปที่ 2.30



รูปที่ 2.30 แสดง output wave form ของแสงและการผสม (Modulation) ในการส่งสัญญาณ Digital

ส่วนคุณสมบัติการผสมของอุปกรณ์ปล่อยแสงแสดงดังรูปที่ 2.31



รูปที่ 2.31 แสดงการผสมแบบ Light Intensity Modulation

จากรูปที่ 2.31 จะเห็นได้ว่าเนื่องจาก LED ใช้ปรากฏการปล่อยแสงตามธรรมชาติ ดังนั้นปริมาณของแสงที่ปล่อยออกมาจะเป็นสัดส่วนโดยตรงกับกระแสที่ป้อนไป (กระตุ้น) แต่สำหรับ LD นั้นใช้ปฏิกิริยาการ Oscillation โดยการกระตุ้นให้ปล่อยแสง (Stimulate Emission) ดังนั้นปริมาณของแสงที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปล่อยออกมานั้นมีลักษณะที่มีการเพิ่มปริมาณขึ้นอย่างรวดเร็วเมื่อเลยกระแสค่าหนึ่ง (Threshold Value Current) ไปแล้ว ตัวอย่างคุณสมบัติต่าง ๆ ของ LED และ LD ที่กล่าวมาแล้วแสดงในตาราง 2.1 จากการพิจารณาดูคุณสมบัติต่าง ๆ ในตารางนี้จะเห็นว่าเกี่ยวกับ Output Power ของแสงนั้น LD จะมีค่ามากกว่า เพราะมีการ Oscillation และการขยายของแสงและเกี่ยวกับ Input Power ที่ป้อนเข้าไปในเส้นใยแสงก็เช่นกัน เนื่องจาก LD มีคุณสมบัติของทิศทางของแสง (Directivity) ดีกว่า เป็นผลให้มีการสูญเสียการเชื่อมแสงกับเส้นใยแสงต่ำ ทำให้ Power ของแสงป้อนเข้าไปในเส้นใยแสงได้มาก

ตารางที่ 2.1 การเปรียบเทียบคุณสมบัติต่าง ๆ ของอุปกรณ์ปล่อยแสง

อุปกรณ์ที่ปล่อยแสง / หัวข้อ	LED	LD
Output Power ของแสง	2.5 mW	10 mW
Input Power ของแสงในเส้นใยแสง	$\leq$ 0.5 mW	$\leq$ 3 mW
ความกว้างของ Spectrum ที่จุด Power ตกลงครึ่งหนึ่ง (ตอน Modulation)	100 mm	3 nm
Frequency Response Speed อายุการใช้งาน	$\leq$ หลายร้อย MHz $\leq$ 10^6 ช.ม.	หลาย GHz $\leq$ 10^6 ช.ม.


เกี่ยวกับ spectrum ของที่ได้กล่าวมาแล้วว่าใน LED มีผลมากจากสาเหตุที่ Conduction Band และ Valence Band มีพลังงานเป็นช่วงกว้างทำให้มี Spectrum ของแสงกว้างแต่ LD นั้นมีพลังงานเป็นช่วงแคบ อันเนื่องมาจากขบวนการ Oscillation ทำให้มี Spectrum ของแสงแคบนอกจากนั้นการทำงานสว่างดับ (กระพริบ) ของแสงนั้น ถ้าหากเวลาการรวมกันของ Electron และ Hole มีจำนวนมาก นั่นคือความหนาแน่นของกระแสมีมากเท่าไร จะทำให้ค่าเฉลี่ยของเวลาการรวมกันของ Electron และ Hole มีค่าน้อยลงเท่านั้น สำหรับ LED นั้นจะมีค่าประมาณหลาย nano second (1 nsec หรือ 1 nano second = 10^{-9} second) ดังนั้นถ้าหากเป็นความถี่หลายร้อย MHz (ความถี่ = 1/เวลา , 1 MHz = 10^6 Hz) ส่วนกรณีของ LD เนื่องจากค่าความหนาแน่นของกระแสที่กระตุ้นมีค่ามากทำให้เวลาการรวมกันของ Electron กับ Hole มีค่าน้อย ถ้าเป็นความถี่จะได้หลาย GHz (1 GHz = 10^9 Hz) ซึ่งความถี่เหล่านี้แสดง Frequency Response Speed ของ LED และ LD ถ้าหาก bias current มีค่าเข้าใกล้ Threshold Value Current มากเท่าใดความเร็วของ Respond Speed จะสูงขึ้นเท่านั้น ส่วนอายุการใช้การงานของอุปกรณ์ปล่อยแสงทั้งสองไม่มีปัญหาอะไรเลยในการใช้งานและในอนาคต อันใกล้คงจะมีเทคโนโลยีการผลิตที่ทำให้ LD มีอายุการใช้งานเท่ากับ LED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 โฟโตไดโอด (Photodiode)

2.3.1 หลักการเบื้องต้นของโฟโตไดโอด

โฟโตไดโอดถูกนำมาใช้งานอย่างแพร่หลายในงานทางด้านตัวรับแสง เนื่องจากมีผลตอบสนองรวดเร็ว,ราคาถูกและสัญญาณรบกวนต่ำ โฟโตไดโอดมีหลายชนิดแล้วแต่ว่าจะแบ่งตามคุณลักษณะใด เช่น แบ่งตามโครงสร้าง หรือ หน้าที่




รูปที่ 2.32 แสดงภาพหน้าตัดของโฟโตไดโอด

โฟโตไดโอดชนิดแรกที่จะกล่าวถึงประกอบด้วยสาร P และสาร N ที่รอยต่อของสารทั้งสองจะเกิด Depletion หรือ Space Region ซึ่ง Region ที่ได้กล่าวถึงนี้เกิดจากสนามที่รอยต่อของสารทั้งสองชนิดนั้นเอง ใน Depletion Region จะเป็นที่ที่คู่อิเล็กตรอนและโฮลเกิดขึ้น (ต่อไปจะเรียกว่าคู่ e-h) เนื่องมาจากโฟตอนตกกระทบตัวมัน หลังจากนั้นคู่ e-h จะแยกออกจากกันโดย e จะเคลื่อนที่ไปทางสาร N และ h เคลื่อนไปทางสาร P จากการเคลื่อนที่ของคู่ e-h จะทำให้เกิดกระแสไหลเราเรียกกระแสนี้ว่า Drift Current การที่คู่ e-h สามารถเคลื่อนที่ได้เกิดจากแรงดันที่ขั้วทั้งสอง ดังนั้นถ้าเราป้อนไบอัสย้อนกลับโฟโตไดโอดก็จะยิ่งช่วยให้เกิดกระแสไหลมากขึ้นดังรูปที่ 2.32 แสดงรูปหน้าตัดของโฟโตไดโอด การแปลงโฟตอนเป็นคู่ e-h ยังสัมพันธ์กับความลึกความตื้นของ Depletion Region อีกด้วยจากในรูปจะเห็นว่าคลื่นที่ตกกระทบทั้งหมดไม่ได้ถูกแปลงไปเป็นคู่ e-h ทั้งหมด ขึ้นอยู่กับความยาวคลื่นตกกระทบ โดยถ้าคลื่นมีความยาวคลื่นสั้นทำให้เกิดการดูดกลืนใกล้ผิวของโฟโตไดโอด แต่ถ้าคลื่นมีความยาวคลื่นยาวมันก็จะทะลุผ่านก่อนที่จะกลายเป็นคู่ e-h

เพื่อที่จะปรับปรุงปัญหาที่กล่าวมาแล้วนี้จึงได้มีการเพิ่มสารเข้าไปอีกชั้นหนึ่ง ชั้นที่เพิ่มเข้าไปนี้เรียกว่า Intrinsic Layer (เรียกสั้นๆ ว่าชั้น I) แล้วเรียกโฟโตไดโอดชนิดใหม่นี้ว่า PIN Photodiode มีโครงสร้างดังรูปที่ 2.33 ชั้น I ที่เพิ่มเข้าไปมีความต้านทานสูงมาก ช่วยให้เกิดกระแสไหลมากขึ้นเมื่อเทียบกับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปกติที่โฟตอนตกกระทบในจำนวนที่เท่ากัน PIN Photodiode จึงมีค่า Sensitivity สูง,มีเสถียรภาพสูงและมีการตอบสนองที่รวดเร็วกว่า และยิ่งจะมีกระแสไหลมากขึ้นไปอีก ถ้าชั้น I ยิ่งกว้างแต่อย่างไรก็ตามถ้าชั้น I มีขนาดกว้างเกินไปจะทำให้การตอบสนองต่อเวลา หรือ Response Time มากขึ้นเช่นกัน ดังนั้นในการออกแบบจึงต้องควรระมัดระวัง เมื่อโฟตอนตกกระทบ PIN Photodiode และมีพลังงานมากกว่า Bandgap Energy (ผลต่างของค่าระดับพลังงานระหว่าง Conduction Band และ Valence Band)จะเกิดคู่ e-h ในชั้น I อธิบายได้ดังรูปที่ 2.33



รูปที่ 2.33 แสดงโครงสร้างของ PIN Photodiode และ Energy Bandgap

ประสิทธิภาพของโฟโตไดโอด(η)จะเพิ่มตามไปด้วยถ้าเราเพิ่มกว้างของชั้น I ตามย่อหน้าด้านบนเราสามารถเขียนสมการประสิทธิภาพ (Quantum Efficiency ; Conversion Factor) ได้ดังนี้

$$\eta = [I_{p/e}]/[P_O/hv] = \text{จำนวนของคู่ e-h /จำนวนของโฟตอนที่ตกกระทบ}$$

I_p เป็นกระแสที่เกิดจากคู่ e-h ,e เป็นค่าประจุของอิเล็กตรอน (1.6×10^{-19} C),P_O เป็นกำลังงานของโฟตอนที่ตกกระทบ hv เป็นพลังงานของโฟตอน hv เป็นพลังงานของโฟตอน

2.3.2 เวลาในการตอบสนอง (Response Time)

เมื่อเรานำโฟโตไดโอดไปใช้งานจะมี Response Time อย่างน้อย 3 ปัจจัยที่มีผลต่อ Response Time ของเอาท์พุต สามารถกล่าวได้ดังต่อไปนี้

1. Transit Time หรือ Charge Collection Time (เวลาที่คู่ e-h ใช้ในการเคลื่อนที่ผ่านชั้น I)
2. Diffusion Time
3. RC Time Constant ของโฟโตไดโอดและของวงจรที่นำมาต่อพ่วง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.3.2.1 Transit Time (t_{CC})

เป็นเวลาที่คู่ e-h ใช้ในการเคลื่อนที่ผ่าน Intrinsic Layer เราสามารถเขียนเป็นสมการได้ดังนี้

$$t = w/v$$

โดย w คือ ความกว้างของ Depletion Layer

v คือ ความเร็วของอิเล็กตรอน หรือโฮล



รูปที่ 2.34 แสดง PIN Photodiode ขณะได้รับไบอัสย้อนกลับและ Profile ของสนามไฟฟ้า

เมื่อเราไบอัสย้อนกลับค่าสนามไฟฟ้าที่คร่อม Intrinsic Region จะมีค่ามากทำให้เกิดความต้านสูงในชั้นนี้ด้วย สนามนี้ช่วยให้คู่ e-h เคลื่อนที่ในชั้น I ได้เร็วขึ้น สมมติว่ามีโฟตอนเคลื่อนที่เข้าไปในโฟโตไดโอดทะลุผ่านเข้าสู่ชั้น P เมื่อมันมาถึงชั้น I คู่ e-h เกิดขึ้น ต่อมาคู่ e-h จะถูกแยกด้วยสนามไฟฟ้าที่ตกคร่อมชั้น I จากนั้นจะเกิดกระแสไหลขึ้น (Drift Current) ด้วยเหตุนี้ความเร็วของ e และ h จะเคลื่อนที่ด้วยความเร็วต่ำ ส่วนความเร็วสูงสุด (Maximum Velocity) หรือความเร็วอิ่มตัว (Saturate Velocity) เกิดขึ้นได้ด้วยแรงดันเพียงไม่กี่โวลท์ แต่ถึงกระนั้นค่าแรงดันก็ยังขึ้นกับโครงสร้างของโฟโตไดโอดด้วย ดังนั้นค่าแรงดันที่ไบอัสให้กับโฟโตไดโอดควรมีค่าเพียงพอทำให้เกิด Saturate Velocity สำหรับวงจรที่มี Frequency Response ต่ำกว่า 100 kHz ก็สามารถใช้ขณะไบอัส 0 V ไบอัสที่ 0 V แม้จะมี Frequency Response ต่ำแต่ก็มีข้อดีคือ สัญญาณรบกวนที่เกิดจาก Dark Current (กล่าวถึงภายหลัง) จะไม่มี จากที่กล่าวมาทั้งหมดนี้จะเห็นว่า w ลดลงทำให้ Transit Time ลดลงและยิ่งทำให้ค่า Capacitance เพิ่มขึ้นอีกด้วย การเพิ่มขึ้นของค่า Capacitance ทำให้ Response Time เพิ่มขึ้น

2.3.2.2 Diffusion Time(t_{dif})

เป็นเวลาที่อิเล็กตรอนและโฮลเคลื่อนตัวออกจากสาร P และ N กระบวนการนี้จะใช้มากกว่า Transit Time และค่า Diffusion Time จะยิ่งมีค่ามากถ้าคู่ e-h กำเนิดขึ้นนอก Depletion Region


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2.3 RC Time Constant (t_{rc})

เป็นเวลาของโฟโตไดโอดและของวงจรที่นำมาต่อร่วม Delay Time ที่เกิดขึ้นเกี่ยวเนื่องกับการ Discharge ของตัว C ซึ่งทำตัวเสมือนตัวกรองความถี่ต่ำผ่าน (Low Pass Filter)

จากปัจจัยที่กล่าวมาทั้งหมดนี้จะมีผลต่อ Rise Time ของเอาต์พุตพัลส์ โดยสามารถเขียนเป็นสมการได้ดังนี้

$$t_r = \left[(t_{cc})^2 + (t_{dif})^2 + (t_{rc})^2 \right]$$



รูปที่ 2.35 แสดงการเปรียบเทียบพัลส์อินพุตและพัลส์เอาต์พุตเป็นผลเนื่องมาจาก Diffusion Time

2.3.3 สัญญาณรบกวนในโฟโตไดโอด (Noise Source in Photodiode)

การทำความเข้าใจเกี่ยวกับเกี่ยวกับการเกิดสัญญาณรบกวนและทำอย่างไรที่จะทำให้สัญญาณรบกวนมีค่าน้อยที่สุดเป็นสิ่งที่จำเป็นสำหรับการออกแบบวงจรภาครับ เพราะสัญญาณรบกวนในโฟโตไดโอดเป็นตัวจำกัดในการรับสัญญาณกำลังต่ำ ๆ โฟโตไดโอดส่วนมากจะไม่มีกำลังขยายในตัวเองต้องนำเอาต์พุตที่เป็นกระแสไปเปลี่ยนเป็นแรงดันและนำไปผ่านวงจรขยายก็จะทำให้สัญญาณรบกวนถูกขยายด้วย ดังนั้นจึงเป็นตัวกำหนดอัตราขยายของวงจรขยายด้วย ในที่นี้จะกล่าวถึงสัญญาณรบกวนหลัก ๆ อยู่ 3 ปัจจัย ดังนี้

2.3.3.1 Dark Noise

สัญญาณรบกวนชนิดนี้เกิดจากกระแสรั่วไหลที่ตัวโฟโตไดโอดได้รับไบอัสย้อนกลับเราเรียกกระแสที่เกิดนี้ว่า Dark Current, Id Dark Current เป็นคุณลักษณะอย่างหนึ่งของโฟโตไดโอดที่อยู่ในคู่มือโดยที่ขนาดของมันขึ้นอยู่กับโครงสร้างและแรงดันที่ป้อนให้กับโฟโตไดโอด ดังนั้นสัญญาณรบกวนที่เกิดขึ้นนี้จะไม่เกิดขึ้นถ้าไม่ได้ป้อนไบอัสย้อนกลับ กระแสของสัญญาณรบกวนที่เกิดจาก Dark Noise จะสามารถเขียนเป็นสมการได้ดังนี้

$$i_n = \left(2eBI_d\right)^{1/2}$$

B คือ Bandwidth, e คือ Electron Charge (1.602×10^{-19} C)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3.2 Shot Noise

สัญญาณรบกวนชนิดนี้ขึ้นอยู่กับจำนวนของแสงที่มาตกกระทบโฟโตไดโอด เมื่อโฟตอนมาถึงโฟโตไดโอดในทศทางต่าง ๆ กัน ตามธรรมชาติก็จะเกิดคู่ e-h และ Shot noise จะปรากฏขึ้นมาทันทีที่กระแสโฟโต (Photo Current) ขึ้น ๆ ลง ๆ ดังนั้น Shot Noise จะเกิดขึ้นได้ทั้งขณะมีไบอัสย้อนกลับและไม่มีไบอัสย้อนกลับเราสามารถเขียนสมการกระแสของ Shot Noise ได้ดังนี้

$$i_{sh} = \left(2eI_p B\right)^{1/2}$$

เมื่อ I_p เป็น Photo Current = $e\eta P_0 / h\nu$

2.3.3.3 Thermal Noise

เป็นสัญญาณรบกวนที่เกิดขึ้นได้โดยทั่วไปในอุปกรณ์ประเภท Passive สามารถเขียนเป็นสมการได้ดังนี้

$$i_j = \left(\frac{4KBT}{R_{sh}}\right)^{1/2}$$

K = ค่าคงที่ของ Boltzmann's

T = อุณหภูมิสัมบูรณ์(Kelvin)

R_{sh} = Shunt Resistance ของโฟโตไดโอด

แต่เมื่อใดก็ตามที่นำโฟโตไดโอดมาต่อกับโหลดเราจะแทน R_{sh} ด้วย R_t จากสูตรจะเห็นได้ว่า ถ้า R_t มีค่ามาก ๆ จะทำให้ i_j ลดลงด้วย

ดังนั้นถ้าเรารวมสัญญาณรบกวนทั้ง 3 อย่างนี้เราจะได้สัญญาณรบกวนรวมได้ดังนี้

$$i_T = \left(i_n^{\,2} + i_{sh}^{\,2} + i_j^{\,2}\right)^{1/2}$$

นอกจากนี้ยังมีพารามิเตอร์ที่สำคัญอีกตัวหนึ่งคือ Noise Equivalent Power (Nep ;w/Hz^{12}) เป็นตัวบอกว่าต้องใช้กำลังของแสงเท่าใดจึงจะทำให้ค่า Signal to Noise Ratio มีค่าเป็นหนึ่ง เมื่อเราทราบค่า NEP ยังสามารถนำค่า NEP มาหาค่าไดเรคติวิตี้ (D) ได้อีกด้วย

D = [Effective Sensitive Area (cm^2)]$^{1/2}$ /NEP

2.3.4 โหมดการทำงานของโฟโตไดโอด (Photodiode Circuit Operating Modes)

โฟโตไดโอดมีโหมดการทำงานอยู่ 2 โหมดด้วยกันคือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.4.1 Photovoltaic Mode

เป็นโหมดการทำงานที่ไม่ต้องป้อนไบอัสย้อนกลับให้แก่ตัวโฟโตไดโอด การใช้งานกับโหมดนี้จะใช้ที่ความถี่ต่ำ ๆ (ประมาณต่ำกว่า 100 kHz) เพราะ Response Time มีค่ามาก สำหรับข้อดีของโหมดนี้คือมี S/N ดีกว่าอีกโหมดเพราะไม่มี Dark Current

2.3.4.2 Photoconductive Mode

เป็นโหมดการทำงานที่ต้องป้อนไบอัสย้อนกลับให้กับโฟโตไดโอด ใช้กับงานที่ต้องการ Frequency Response สูง ๆ แต่จะมีสัญญาณรบกวนจาก Dark Current



รูปที่ 2.36 แสดงวงจรเทียบเคียงของกระแสที่เกิดขึ้นกับกระแส Noise

I_p = กระแสที่เกิดขึ้นเนื่องจากโฟตอนที่ตกกระทบ

I_d = Dark Current

I_n = Noise Current

C_j = คาปาซิเตอร์ที่รอยต่อ

R_{sh} = Shunt Resistance

R_s = Series Resistance

I_O = กระแสที่จ่ายออกโหลด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 การมัลติเพล็กซ์ (MULTIPLEXING)

ความหมายของการมัลติเพล็กซ์ ถ้าพิจารณาในแง่ระบบการสื่อสาร คือ การรวมสัญญาณที่มากกว่า 2 สัญญาณเข้าด้วยกัน และส่งไปบนสายเคเบิ้ล 1 เส้น หรือทางวิทยุ 1 ทางติดต่อ ซึ่งสัญญาณดั้งเดิมเป็นได้ทั้งเสียงมนุษย์ สัญญาณวีดีโอ ข้อมูลคอมพิวเตอร์หรืออื่นสำหรับผลลัพธ์ของสัญญาณที่รวมกัน ถูกส่งไปบนช่วงความกว้างแถบ(Bandwidth)ที่พอดีกับข้อมูลทั้งหมด เมื่อถึงด้านรับสัญญาณที่รวมกันจะถูกแยกออกมาตามที่มาทางด้านส่ง

ถ้าใช้ในความหมายเกี่ยวกับการติดต่อของข้อมูลในคอมพิวเตอร์ เช่น ช่องสัญญาณมัลติเพล็กซ์ (Multiplex Channel) คือ ที่ซึ่งอุปกรณ์หลายชนิดสามารถทำงานพร้อมกัน เช่น เครื่องพิมพ์หลายเครื่อง ที่ทำงานในเวลาเดียวกันได้บนช่องการสื่อสารเพียง 1 ช่อง

สำหรับเทคนิคทางเทคโนโลยีที่มีใช้ในระบบมัลติเพล็กมีอยู่ 2 อย่าง คือ

1.แบบอนาล็อก(Analog) ใช้วิธีมัลติเพล็กซ์แบบแบ่งความถี่ (FDM)

2.แบบดิจิตอล(Digital) ใช้วิธีมัลติเพล็กซ์แบบแบ่งตามเวลา (TDM)


วิธีการมัลติเพล็กซ์ มีอยู่ 3 วิธีด้วยกัน อธิบายได้ดังนี้

2.4.1 วิธีมัลติเพล็กซ์แบบแบ่งตามช่องว่าง(Space-Division Multiplexing)

หมายถึง การรวมสายส่งมากกว่าหนึ่งสายเข้าด้วยกัน อย่างเช่น สายเคเบิลแบบเส้นคู่ (Wire-Pair) ถูกสร้างมาเพื่อให้รวมสายเดี่ยวแบบคู่เข้าด้วยกันเป็นร้อยๆเส้น

2.4.2 วิธีมัลติเพล็กซ์แบบแบ่งตามความถี่(Frequency Division Multiplexing; FDM)

เป็นการจัดส่งข้อมูลโดยใช้เทคนิคทางความถี่ คือ จะแบ่งความถี่ออกเป็นช่วงๆแล้วให้ความถี่แต่ละช่วง ใช้ในการส่งข้อมูลแต่ละช่องสามารถอธิบายได้ตามรูปที่ 2.37




รูปที่ 2.37 แสดงมัลติเพล็กซ์แบบแบ่งตามความถี่

2.4.3 วิธีการมัลติเพล็กซ์แบบแบ่งตามเวลา (Time-Division Multiplexing; TDM)

หลักการแบบ TDM คือการส่งสัญญาณหลายๆสัญญาณไปบนสายเส้นเดียวกัน โดยอาศัยการแบ่งเวลา (Time Slot) เพื่อสัญญาณทั้งหมดถูกส่งไปในทางติดต่อเดียวกัน ในรูปแบบของเฟรมดังรูปที่ 2.38 จัดว่าขั้นตอนดังกล่าวคือการมัลติเพล็กซ์ ส่วนการดีมัลติเพล็กซ์ ต้องมีการตัดต่อแยกลำดับสัญญาณให้ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งกำหนดช่วงเวลาให้แน่นอน เราเรียกการทำให้ช่วงเวลามีความสัมพันธ์กันนี้ว่า การซิงโครนัส (Synchronous) หรือเรียกสั้นๆว่า การซิ้ง (Sync)




รูปที่ 2.38 แสดงการมัลติเพล็กแบบแบ่งตามเวลา

สำหรับวิธีนี้ในสัญญาณแต่ละตัวอาจมีการสูญเสียเกิดขึ้นได้ ถ้าทางติดต่อกำลังต่อกับสัญญาณคนละตัว ซึ่งเกิดจากการซิ้งที่ผิดพลาด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
การคำนวณและการออกแบบ

ในส่วนของการคำนวณและออกแบบวงจรนั้นแบ่งเป็น 2 ส่วน ประกอบด้วยวงจรของเครื่องส่งและเครื่องรับสัญญาณด้วยแสงนั้น เราสามารถแสดงด้วยบล็อกไดอะแกรมดังนี้



รูปที่ 3.1 แสดงบล็อกไดอะแกรมของทางด้านส่ง



รูปที่ 3.2 แสดงบล็อกไดอะแกรมของทางด้านรับ


โดยมีรายละเอียดต่างๆ ของการออกแบบในแต่ละวงจรดังลำดับต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1 วงจรทางด้านเครื่องส่ง

3.1.1 วงจรขยายสัญญาณ


สัญญาณเสียงมีค่าต่ำมาก จำเป็นต้องทำการขยายก่อนที่จะส่งเข้าไปยังวงจรส่วนต่างๆ ในที่นี้ใช้ไอซีเบอร์ LF351 สร้างเป็นวงจรขยายแบบกลับเฟส (Inverting Amplifier) โดยมีอัตราการขยายประมาณ 100 เท่า ดังรูป



รูปที่ 3.3 แสดงวงจรขยายสัญญาณ

3.1.2 วงจรกรองความถี่ต่ำผ่าน

ในที่นี้ใช้วงจรกรองความถี่ต่ำผ่านแบบแอกทีฟ โดยใช้ไอซีเบอร์ LF353 สร้างเป็นวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทลำดับที่ 4 โดยมีความถี่คัทออฟประมาณ 4 กิโลเฮิรตซ์ ดังรูป




รูปที่ 3.4 แสดงวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3 วงจรคริสตอลออสซิลเลเตอร์

.ในส่วนของวงจรกำเนิดสัญญาณพัลส์แบบสุ่มจะต้องสร้างสัญญาณอ้างอิง (Clock) ขึ้นมาก่อน เพื่อใช้เป็นสัญญาณอ้างอิงให้กับวงจรในส่วนอื่น ๆ ซึ่งในการสร้างวงจรในส่วนนี้อาจใช้วงจรต่าง ๆ ได้มากมายแต่ในการทดลองนี้เลือกใช้วงจรคริสตอลออสซิเลเตอร์ เนื่องจากออสซิเลเตอร์ประเภทนี้มีเสถียรภาพในการทำงานสูงเพราะใช้ผลึกแร่ (Crystal) เป็นตัวกำหนดความถี่ให้ค่า Q ที่สูงการสร้างวงจรคริสตอลออสซิเลเตอร์ทำได้ง่ายอาศัยการทำงานของอุปกรณ์อื่น ๆ จำนวนน้อย ลำพังตัวคริสตอลเองนั้นไม่สามารถที่จะกำเนิดความถี่เองได้ จะต้องใช้ตัวต้านทาน ตัวเก็บประจุ และอินเวอร์เตอร์ในการทำงานค่าตัวเก็บประจุส่วนใหญ่จะเลือกใช้ความเก็บประจุที่มีค่าน้อยอยู่ในช่วงระหว่าง 10-100 pF แต่ในการทดลองเลือกใช้ค่าประมาณ 33 pF ส่วนค่าความต้านทานที่มีค่ามาก ๆ อยู่ในช่วง 1-10 MΩ แต่เราเลือกค่าที่ใช้ในการทดลองที่ค่าประมาณ 2 MΩ ส่วนอินเวอร์เตอร์ที่ใช้งานมีให้เลือกหลายตระกูลด้วยกันเช่น CMOS หรือ TTL เป็นต้น การทดลองนี้เลือกใช้ไอซีตระกูลซีมอส เบอร์ 7404 ผลึกแร่ที่ใช้งานเลือกที่ 10.24 เมกะเฮิรตซ์ จะได้วงจรที่สมบูรณ์ดังรูปที่ 3.5




รูปที่ 3.5 แสดงวงจรคริสตอลออสซิเลเตอร์

3.1.4 วงจรกำเนิดสัญญาณนาฬิกา

สัญญาณนาฬิกาที่ต้องการมี 2 ค่า คือ 640 กิโลเฮิรตซ์ และ 320 กิโลเฮิรตซ์ แต่จากวงจรคริสตอลออสซิลเลเตอร์ จะได้สัญญาณความถี่ 10.24 เมกะเฮิรตซ์ จึงต้องทำการหารความถี่ลงมา โดยนำเอาต์พุตจากวงจรคริสตอลออสซิลเลเตอร์ มาผ่านวงจรหารความถี่ซึ่งได้จากวงจรนับ โดยใช้ไอซีเบอร์ 74HC393 ซึ่งสามารถหารความถี่ได้ 16 เท่า และใช้ไอซีเบอร์ 74HC393 หารความถี่ลงมาอีก 2 เท่า นั่นคือ จะได้สัญญาณนาฬิกาความถี่ 640 กิโลเฮิรตซ์ และ 320 กิโลเฮิรตซ์ ตามต้องการ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 แสดงวงจรกำเนิดสัญญาณนาฬิกา

3.1.5 วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล

เราสามารถแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลโดยใช้ไอซีเบอร์ ADC 0831 โดยอาศัยคุณสมบัติของไอซีเบอร์ ADC 0831 ซึ่งจะปล่อยข้อมูลออกมาเมื่อได้รับสัญญาณขอบขาลงที่ขา Chip Select



รูปที่ 3.7 แสดงวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล




รูปที่ 3.8 แสดงสัญญาณคล็อก , Chip Select และเอาต์พุตของ ADC 0831

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 3.8 จะเห็นว่ามีสัญญาณข้อมูลอยู่ 8 บิต และจะมี Tri-state อยู่ 1 บิตและมีบิตที่เป็นศูนย์อยู่ 1 บิตดังนั้นสัญญาณที่ไอซีเบอร์ ADC 0831 ปล่อยออกมาจะประกอบไปด้วย 10 บิต เราจะนำ Tri-state และบิตที่เป็นศูนย์มาทำเป็นบิตในการซิงโครไนซ์

3.1.6 วงจรแบ่งเวลา

สัญญาณที่ได้จากบิตข้อมูลที่ไอซีเบอร์ ADC 0831 ปล่อยออกมานั้นจะเกิดต่อเนื่องกันและเกิดการซ้อนทับกัน ซึ่งเราสามารถควบคุมการปล่อยของบิตข้อมูลได้โดยป้อนสัญญาณที่ขา chip select สลับกันไป จึงได้มีวงจรสร้างสัญญาณไปที่ขา chip select ของไอซีเบอร์ ADC 0831 ซึ่งประกอบด้วย ไอซีเบอร์ 74LS393 ทำหน้าที่เป็นตัวนับคอยนับจนถึง 10 (เท่ากับจำนวนบิตข้อมูลเพื่อให้เวลาที่มีสัญญาณเข้ามาที่ขา chip select ทำให้มีข้อมูลปล่อยออกไปพอดี) โดยมีไอซีเบอร์ 4515 ทำหน้าที่คอยรีเซ็ต เมื่อนับครบ 10 แล้วไอซีเบอร์ 74LS393 ตัวแรกก็จะส่งสัญญาณหนึ่งครั้งให้กับไอซีเบอร์ 74LS393 ตัวที่สอง จากนั้นนำสัญญาณที่ได้จากไอซีเบอร์ 74LS393 ตัวที่สอง ส่งให้กับไอซีเบอร์ 74LS138 ซึ่งสัญญาณที่ได้จะเป็นสัญญาณป้อนไปยังขา chip select ของไอซีเบอร์ ADC 0831 ของแต่ละตัว เพื่อให้ทำงานคนละช่วงเวลาสลับกันไป ดังรูปที่ 3.10



รูปที่ 3.9 แสดงวงจรแบ่งเวลา




รูปที่ 3.10 แสดงไทม์มิ่งไดอะแกรมของวงจรแบ่งเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.7 วงจรมัลติเพล็กซ์


สัญญาณเอาต์พุตที่ออกจากไอซีเบอร์ ADC 0831 แต่ละตัวจะถูกปล่อยออกมาคนละช่วงเวลากัน ตามที่อธิบายข้างต้น โดยทำการรวมสัญญาณที่ออกมาจากไอซีเบอร์ ADC 0831 แต่ละตัวเข้าด้วยกัน โดยใช้ออร์เกตทำการรวมสัญญาณของช่องต่างๆ ดังรูปที่ 3.11



รูปที่ 3.11 แสดงวงจรมัลติเพล็กซ์

3.1.8 วงจรเข้ารหัสสัญญาณ


สัญญาณที่ออกจากออร์เกตนั้นเป็นสัญญาณข้อมูล จากนั้นนำสัญญาณข้อมูลที่ได้ไปเข้าแอนด์เกตกับอินเวอร์สคล็อก จะได้สัญญาณ Return to Zero (RZ) ดังรูปที่ 3.12



รูปที่ 3.12 แสดงวงจรเข้ารหัสสัญญาณ

สัญญาณที่ได้จะนำมาเพิ่มบิตในการซิงโครไนซ์ ของทุกช่องสัญญาณโดยใช้ไอซีเบอร์ 4515 โดยช่องสัญญาณที่หนึ่งจะถูกเพิ่มบิตซิงโครไนซ์อีกครั้งบิตโดยใช้ไอซีเบอร์ 7474 ทำการเลื่อนบิตซิงโครไนซ์ที่ได้จากไอซีเบอร์ 4515 ไปอีกครั้งบิต จากนั้นนำไปเข้าแอนด์เกตกับอินเวอร์สของสัญญาณที่ขา chip select ของช่องสัญญาณที่หนึ่ง ดังรูปที่ 3.13


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 แสดงไทม์มิ่งไดอะแกรมของวงจรเข้ารหัสสัญญาณ

3.1.9 วงจรขับเลเซอร์ไดโอด

สัญญาณที่เข้ารหัสและมีบิตซิงโครไนซ์แล้วจะถูกส่งต่อไปยังภาคขับอุปกรณ์ส่งแสงเลเซอร์ไดโอดซึ่งมีทรานซิสเตอร์เบอร์ BD140 รับสัญญาณพัลส์ที่ขาเบส (Base) สัญญาณพัลส์จะเป็นสัญญาณไบอัสให้ทรานซิสเตอร์เกิดการนำกระแสขึ้นทำให้มีกระแสไหลจากขาอีมิตเตอร์ (Emitter) ผ่านไปยังขาคอลเล็คเตอร์ (Collecter) ส่งผลให้เกิดกระแสไหลผ่านอุปกรณ์ส่งแสงเลเซอร์ไดโอด ซึ่งกระแสที่ไหลผ่านอุปกรณ์ส่งแสงนี้จะเกิดการเปลี่ยนแปลงเนื่องจากสัญญาณพัลส์ที่มาไบอัสขาเบสของทรานซิสเตอร์ จึงทำให้ความเข้มของอุปกรณ์ส่งแสงเกิดการเปลี่ยนแปลงขึ้น



รูปที่ 3.14 แสดงวงจรขับเลเซอร์ไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรทางด้านเครื่องรับ

3.2.1 วงจรขยายทรานส์อิมพีแดนซ์

-ขั้นตอนการสร้าง

วงจรทรานส์อิมพีแดนซ์แอมปลิฟายเออร์ที่ใช้ใน 2 เสตจแรกจะเป็นแบบ Current Feedback Pair จะทำให้ได้วงจรขยายแบนด์กว้างการป้อนกลับแบบขนาน (Rf) จะถูกใช้เพื่อให้ได้อินพุทอิมพีแดนซ์มีค่าต่ำลงสัญญาณเอาท์พุตสามารถนำออกมาได้ทั้งที่ขาอีมิตเตอร์และคอลเลกเตอร์ ทรานซิสเตอร์ Q2 จะนำเอาต์พุตออกที่ขาอีมิตเตอร์ Q3 ถูกต่อแบบคอมมอนคอลเลกเตอร์ จะมีผลดีคือ


1.ให้ค่าอินพุตอิมพีแดนซ์สูง

2.ค่าเอาต์พุตอิมพีแดนซ์

3.ใช้เป็นอิมพีแดนซ์ทรานส์ฟอร์มเมอร์ เพื่อป้องกันการโหลดของสัญญาณ

4.เป็น Unity Voltage Gain Level Shift เนื่องจากค่า DC Voltage ที่เอาต์พุตจะถูก Shift โดยค่า Vbe (on)

การคำนวณวงจรจะเริ่มจากการคิด DC Bias ให้แก่วงจรก่อนโดยกำหนดค่าโวลเตจที่เอาต์พุตของ Q3 มีค่าเท่ากับ 2.5 โวลต์ทำให้ได้โวลเตจที่จุดต่าง ๆ ตามรูป (วงจรถูกไบแอสที่ซัพพลาย 5 โวลต์และใช้ทรานซิสเตอร์ Q2N2222)



รูปที่ 3.15 แสดงวงจรทรานส์อิมพีแดนซ์


$R_{E2} = 2.5\,\mathrm{k}$ บังคับให้เกิดกระแสไหลที่ขาอีมิตเตอร์ของ Q2 เท่ากับ

$$I_{E2} = \frac{V_{E2}}{I_{E2}} = \frac{3.2V}{2.5K} = 1.28mA$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R_f ถูกต่อให้มีการป้อนกลับแบบขนานเพื่อให้วงจรมีแบนด์วิดท์กว้างมากขึ้นและทำให้วงจรมีอินพุตอิมพีแดนซ์ ต่ำลง

ในสเตจที่ 3 วงจรเป็นแบบ Common-Collector หรือ Emitter-follower ซึ่งมีค่าอินพุตรีซีสแตนซ์ต่ำและมีค่า voltage gain ประมาณ 1 วงจรนี้นิยมใช้เป็น Impedance Transfomer เพื่อป้องกันการโหลดของสัญญาณอินพุต นอกจากนี้ยังเป็น unity-voltage gain level shift ซึ่งรูปแบบของวงจร common-collector แสดงดังรูปที่ 3.16 และค่า small-signal equivalen circuit แสดงดังรูปที่ 3.17



รูปที่ 3.16แสดงวงจร Common-Collector




รูปที่ 3.17 แสดง Small-signal equivalent circuit ของวงจร Common-Collector

จากรูปจะได้ $$\frac{V_s - V_o}{R_s + R\pi} + \beta\left[\frac{V_s - V_o}{R_s + R_\pi}\right] - \frac{V_o}{R_{E3}} = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นค่า Voltage Gain $\frac{V_o}{V_s} = \frac{1}{1 + \frac{R_s + r_\pi}{(\beta + 1)R_{E3}}} \approx 1$

เราสามาถคำนวณหาค่า อินพุตรีซีสแตนซ์ โดยการนำเอา source มาแทนที่ด้วย test current source (i_X) คร่อมที่อินพุตวงจรที่ใช้คำนวณแสดงในรูปที่ 3.18



รูปที่ 3.18แสดงวงจรสำหรับคำนวณค่าอินพุตรีซีสแตนซ์


$$i_o = i_x + \beta\, i_x$$

ดังนั้น (V_X) คือ $$x = i_x r_\pi + R_{E3}\left(i_x + \beta\, i_x\right)$$

ดังนั้น

$$R_{in} = \frac{v_x}{i_x} = r_\pi + R_{E3}(\beta + 1)$$

การคำนวณหาค่าเอาต์พุตรีซิสแตนซ์ (R_0) สามารถทำได้โดยการย้ายตัวต้านทานโหลด และใช้ทฤษฎีของเทวินิน มองหาค่าที่ output terminal วงจรเป็นดังรูปที่ 3.19



รูปที่ 3.19 วงจรคำนวณค่าเอาต์พุตรีซีสแตนซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่ากระแสที่เอาต์พุต (i_x) ทั้งหมดคือ

$$i_x = \frac{v_x}{r_\pi + R_s} + g_m v_x \left[\frac{r_\pi}{r_\pi + R_s}\right]$$

ดังนั้น

$$R_o = \frac{v_x}{i_x} = \frac{r_\pi + R_s}{1+\beta} \approx \frac{1}{g_m} + \frac{R_s}{1+\beta}$$



รูปที่ 3.20 แสดงวงจรรวมของวงจรขยายทรานส์อิมพีแดนซ์


จากรูปที่ 3.20 เป็นวงจรรวมของวงจรขยายทรานส์อิมพีแดนซ์ ซึ่งได้รวมเอาวงจรขยายเข้าไปด้วย เนื่องจากสัญญาณที่ได้จากวงจรทรานส์อิมพีแดนซ์มีขนาดเล็กมาก จะทำให้ได้สัญญาณที่มีขนาดสูงขึ้น

3.2.2 วงจรสร้างสัญญาณใหม่

ข้อดีของการส่งข้อมูลแบบดิจิตอลคือ สัญญาณที่ส่งมาสามารถที่จะสร้างใหม่ได้ ทำให้ไม่มีสัญญาณรบกวนหรือสัญญาณจะไม่มีความผิดเพี้ยน

วงจรสร้างสัญญาณใหม่จะประกอบด้วย 2 องค์ประกอบคือ วงจรเปรียบเทียบ (Comparator) ซึ่งจะทำการสร้างสัญญาณขึ้นมาใหม่ สัญญาณที่สร้างขึ้นมาจะเป็นสัญญาณที่มีทั้งพัลส์บวกและพัลส์ลบ จึงต้องมีวงจรอีกส่วนหนึ่งคือ วงจรไดโอด โดยนำสัญญาณที่ผ่านวงจรเปรียบเทียบมาผ่านไดโอด เอาต์พุตที่ได้จะมีเฉพาะสัญญาณที่เป็นพัลส์บวกเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.21 แสดงวงจรสร้างสัญญาณใหม่

จากวงจรแรงดันไฟฟ้าที่ทำการอ้างอิงจะสามารถปรับค่าได้ซึ่งขึ้นกับความแรงของสัญญาณที่ผ่านมาจากวงจรทรานส์อิมพีแดนซ์ โดยถ้าสัญญาณมีค่ามากกว่าค่า V_{ref} ก็จะทำให้ค่าระดับสัญญาณเอาต์พุตเท่ากับ V_{sat} ของออปแอมป์ และถ้าสัญญาณมีค่าน้อยกว่า V_{ref} ก็จะทำให้ระดับสัญญาณเอาต์พุตเท่ากับ $-V_{sat}$ ของออปแอมป์สัญญาณที่ได้จึงมีขนาดสูงและเป็นค่าทั้งบวกและลบ (Bipolar) เมื่อนำไปผ่านไดโอดที่ต่อแบบฟอร์เวิร์ดไบอัส (forward bias) ซึ่งจะนำกระแสเฉพาะค่าบวกที่มากกว่า 0.7 โวลต์ เอาต์พุตสุดท้ายที่ได้จึงเป็นสัญญาณแบบยูนิโพลาร์ (Unipolar) ที่มีเฉพาะพัลส์บวก

3.2.3 วงจรถอดรหัสสัญญาณ

สัญญาณที่รับเข้ามาเป็นสัญญาณที่ทำการเข้ารหัสจึงจำเป็นต้องทำการถอดรหัสเพื่อให้ได้สัญญาณ Frame , สัญญาณ Sync และข้อมูลเดิมกลับคืนมา




รูปที่ 3.22 แสดงวงจรถอดรหัสสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4 วงจรดีมัลติเพล็กซ์

สัญญาณที่ทำการถอดรหัสแล้ว จะได้ข้อมูลกลับคืนมาแต่เป็นข้อมูลของหลายสัญญาณรวมกัน ฉะนั้นจำเป็นต้องแยกข้อมูลให้ถูกต้องตามช่องสัญญาณของแต่ละช่อง โดยใช้สัญญาณ Frame และสัญญาณ Sync ที่ได้จากวงจรถอดรหัสมาใช้ในการแยกช่องสัญญาณ โดยใช้ไอซีเบอร์ 74LS393 และไอซีเบอร์ 74LS138 ดังรูป



รูปที่ 3.23 แสดงวงจรดีมัลติเพล็กซ์




รูปที่ 3.24 แสดงไทมมิ่งไดอะแกรมของวงจรดีมัลติเพล็กซ์

3.2.5 วงจรแปลงข้อมูลอนุกรมเป็นขนาน

ข้อมูลของแต่ละช่องสัญญาณที่ได้นั้นจะประกอบไปด้วยบิตข้อมูลจำนวน 8 บิตเรียงกัน สามารถทำการแยกบิตข้อมูลทั้ง 8 บิต ออกมาเป็นบิตแต่ละบิตได้โดยใช้ไอซีเบอร์ 74LS164 ซึ่งแต่ละบิตที่ได้จะถูกส่งต่อไปยังวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.25 แสดงวงจรแปลงข้อมูลอนุกรมเป็นขนาน

3.2.6 วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

บิตข้อมูลทั้ง 8 บิต จะถูกส่งมายังไอซีเบอร์ DAC 0800 เพื่อทำหน้าที่เปลี่ยนบิตข้อมูลที่รับมาเป็นสัญญาณอนาล็อก




รูปที่ 3.26 แสดงวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อก

3.2.7 วงจรกรองความถี่ต่ำผ่าน


สัญญาณดิจิตอลที่แปลงเป็นสัญญาณอนาล็อกแล้ว นำไปผ่านวงจรกรองความถี่ผ่าน ซึ่งใช้วงจรเช่นเดียวกับทางด้านส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 แสดงวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.28 แสดงวงจรรวมทางด้านส่ง(1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.29 แสดงวงจรรวมทางด้านส่ง(2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.30 แสดงวงจรรวมทางด้านรับ(1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.31 แสดงวงจรรวมทางด้านรับ(2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


การทดลองและผลการทดลอง

เพื่อที่จะดูผลของกระบวนการทำงานของวงจรว่าสามารถแยกช่องสัญญาณได้เป็นไปตามที่ออกแบบไว้หรือไม่

ในการทดลองนี้จึงได้ป้อนระดับสัญญาณ +5 V ที่ช่องสัญญาณที่ 1 และช่องสัญญาณที่ 3 และทำการป้อนระดับสัญญาณ 0 V ที่ช่องสัญญาณที่ 2 และช่องสัญญาณที่ 4 จากนั้นทำการวัดสัญญาณในแต่ละส่วนของวงจรซึ่งได้ผลการทดลองดังนี้

4.1 ผลการทดลองของวงจรกำเนิดสัญญาณนาฬิกา

สัญญาณนาฬิกาที่ได้สร้างขึ้นจากวงจรออสซิสเลเตอร์ความถี่ 10.24 เมกะเฮิรตซ์ แล้วนำไปเข้าวงจรหารความถี่ เพื่อให้ได้ความถี่ของสัญญาณนาฬิกาตามต้องการ



รูปที่ 4.1 แสดงผลที่ได้ของวงจรกำเนิดสัญญาณนาฬิกา


เมื่อ Ch1 คือ สัญญาณนาฬิกาความถี่ 640 กิโลเฮิรตซ์

Ch2 คือ สัญญาณนาฬิกาความถี่ 320 กิโลเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ผลการทดลองของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล

สัญญาณคล็อก 10 ลูก จะทำให้สัญญาณ Chip Select เปลี่ยนแปลงหนึ่งครั้ง




รูปที่ 4.2 แสดงความสัมพันธ์ระหว่างสัญญาณคล็อกและสัญญาณ Chip Select

เมื่อ Ch1 คือ สัญญาณคล็อกที่ให้ไอซีเบอร์ ADC 0831

Ch2 คือ สัญญาณ Chip Select ที่ให้ไอซีเบอร์ ADC 0831

สัญญาณ Chip Select ที่ให้ไอซีเบอร์ ADC 0831 แต่ละตัว




รูปที่ 4.3 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 2

เมื่อ Ch1 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 1

Ch2 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 3

เมื่อ Ch1 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 1

Ch2 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 3




รูปที่ 4.5 แสดงสัญญาณ Chip Select ของช่องสัญญาณที่ 1และช่องสัญญาณที่ 4

เมื่อ Ch1 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 1

Ch2 คือ สัญญาณ Chip Select ของช่องสัญญาณที่ 4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงผลที่ได้ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลของช่องสัญญาณที่ 1และ ช่องสัญญาณที่ 2

เมื่อ Ch1 คือ สัญญาณเอาต์พุตของ ADC 0831 ช่องที่ 1

Ch2 คือ สัญญาณเอาต์พุตของ ADC 0831 ช่องที่ 2



รูปที่ 4.7 แสดงผลที่ได้ของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลของช่องสัญญาณที่ 3 และ ช่องสัญญาณที่ 4


เมื่อ Ch1 คือ สัญญาณเอาต์พุตของ ADC 0831 ช่องที่ 3

Ch2 คือ สัญญาณเอาต์พุตของ ADC 0831 ช่องที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 ผลการทดลองของวงจรมัลติเพล็กซ์

สัญญาณที่ได้จากวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล ซึ่งอยู่คนละช่วงเวลาเมื่อนำมามัลติเพล็กซ์กันจะได้ผลดังนี้



รูปที่ 4.8 แสดงผลของวงจรมัลติเพล็กซ์


เมื่อ Ch1 คือ สัญญาณช่องที่ 1 รวมกับสัญญาณช่องที่ 2

Ch2 คือ สัญญาณช่องที่ 3 รวมกับสัญญาณช่องที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองของวงจรเข้ารหัสสัญญาณ

ผลการทดลองที่ได้จากวงจรเข้ารหัสสัญญาณ Return to Zero เป็นการเข้ารหัสก่อนที่จะส่งข้อมูลต่อไปยังส่วนวงจรขับเลเซอร์ไดโอด




รูปที่ 4.9 แสดงผลของวงจรเข้ารหัสสัญญาณ

เมื่อ Ch1 คือ สัญญาณข้อมูล

Ch2 คือ อินเวอร์สของสัญญาณนาฬิกาความถี่ 320 กิโลเฮิรตซ์

R1 คือ สัญญาณ Return to Zero




รูปที่ 4.10 แสดงผลของวงจรเข้ารหัสสัญญาณที่มีบิตซิงโครไนซ์

เมื่อ Ch1 คือ บิตซิงโครไนซ์ที่ให้กับทุกช่องสัญญาณ

Ch2 คือ สัญญาณ Return to Zero

R1 คือ สัญญาณ Return to Zero ที่มีบิตซิงโครไนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 แสดงผลของวงจรเข้ารหัสสัญญาณที่มีบิตซิงโครไนซ์อย่างสมบูรณ์


เมื่อ Ch1 คือ บิตซิงโครไนซ์ที่เพิ่มให้กับช่องสัญญาณที่ 1

Ch2 คือ สัญญาณ Return to Zero ที่มีบิตซิงโครไนซ์

R1 คือ สัญญาณ Return to Zero ที่มีบิตซิงโครไนซ์อย่างสมบูรณ์

4.5 ผลการทดลองของวงจรถอดรหัสสัญญาณ

สัญญาณที่รับมาจากด้านส่งจะนำมาทำการถอดรหัสสัญญาณ จะได้สัญญาณข้อมูล , สัญญาณ Frame , สัญญาณ Sync




รูปที่4.12 แสดงผลถอดรหัสสัญญาณ Frame

เมื่อ Ch1 คือ สัญญาณที่รับมาจากด้านส่ง

Ch2 คือ สัญญาณ Frame ที่ได้จากการถอดรหัส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 แสดงผลถอดรหัสสัญญาณ Sync

เมื่อ Ch1 คือ สัญญาณที่รับมาจากด้านส่ง

Ch2 คือ สัญญาณ Sync ที่ได้จากการถอดรหัส




รูปที่ 4.14 แสดงผลถอดรหัสสัญญาณข้อมูล

เมื่อ Ch1 คือ สัญญาณที่รับมาจากด้านส่ง

Ch2 คือ สัญญาณข้อมูลที่ได้จากการถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 แสดงความสัมพันธ์ระหว่างสัญญาณ Sync , สัญญาณ Frame , สัญญาณข้อมูล


เมื่อ Ch1 คือ สัญญาณ Sync ที่ได้จากการถอดรหัส

Ch2 คือ สัญญาณ Frame ที่ได้จากการถอดรหัส

R1 คือ สัญญาณข้อมูลที่ได้จากการถอดรหัส

4.6 ผลการทดลองของวงจรดีมัลติเพล็กซ์

สัญญาณข้อมูลที่ได้จากการถอดรหัสจะเรียงกันอยู่ทุกช่องสัญญาณ ฉะนั้นจึงจำเป็นจะต้องแยกข้อมูลให้ถูกต้องตามช่องสัญญาณ




รูปที่ 4.16 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (1)

เมื่อ Ch1 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 1

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (2)

เมื่อ Ch1 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 1

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 3




รูปที่ 4.18 แสดงความสัมพันธ์ระหว่างสัญญาณที่ใช้ในการแยกข้อมูล (3)

เมื่อ Ch1 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 1

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.19 แสดงการแยกข้อมูลของสัญญาณช่องที่ 1

เมื่อ Ch1 คือ สัญญาณข้อมูล

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 1




รูปที่ 4.20 แสดงการแยกข้อมูลของสัญญาณช่องที่ 2

เมื่อ Ch1 คือ สัญญาณข้อมูล

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 แสดงการแยกข้อมูลของสัญญาณช่องที่ 3

เมื่อ Ch1 คือ สัญญาณข้อมูล

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 3




รูปที่ 4.22 แสดงการแยกข้อมูลของสัญญาณช่องที่ 4

เมื่อ Ch1 คือ สัญญาณข้อมูล

Ch2 คือ สัญญาณที่ใช้ในการแยกสัญญาณช่องที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 แสดงวงจรกรองความถี่ต่ำผ่าน (1)

เมื่อ Ch1 คือ สัญญาณอินพุตทางด้านส่ง

Ch2 คือ สัญญาณเอาต์พุตของไอซีเบอร์ DAC 0800

Ref1 คือ สัญญาณที่ผ่านวงจรกรองความถี่ต่ำผ่าน




รูปที่ 4.24 แสดงวงจรกรองความถี่ต่ำผ่าน (2)

เมื่อ Ch1 คือ สัญญาณอินพุตทางด้านส่ง


Ch2 คือ สัญญาณเอาต์พุตของไอซีเบอร์ DAC 0800

Ref1 คือ สัญญาณที่ผ่านวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.25 แสดงรูปชิ้นงานด้านส่ง



รูปที่ 4.26 แสดงรูปชิ้นงานด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
บทวิจารณ์และสรุปผลการทดลอง

ในโครงงานนี้ได้ทำการทดลองสร้างเครื่องส่งและเครื่องรับสัญญาณแสง โดยส่งข้อมูลในระบบดิจิตอลด้วยอัตราข้อมูล 320 kbps ทางด้านเครื่องส่งจึงต้องทำการสร้างสัญญาณอ้างอิง (สัญญาณนาฬิกา) ขึ้นมา โดยสร้างจากวงจรคริสตอลออสซิลเลเตอร์ซึ่งค่อนข้างจะเสถียรภาพ แต่ความถี่ที่ได้ยังไม่ใช่ความถี่ที่ต้องการนำมาใช้ จึงนำไปผ่านวงจรหารความถี่เพื่อให้ได้ค่าความถี่อ้างอิงตามต้องการ จากนั้นนำสัญญาณอนาล็อกมาแปลงเป็นสัญญาณดิจิตอล ในที่นี้จะทำการมัลติเพล็กซ์สัญญาณ 4 ช่องสัญญาณโดยใช้หลักการ PCM และ TDM แต่เพื่อให้สะดวกในการตรวจสอบความผิดพลาดและเป็นประโยชน์ในการซิงโครนัสสัญญาณทางด้านรับ จึงได้ทำการเข้ารหัสสัญญาณก่อนส่งออกไป ในที่นี้ใช้รหัส Return to Zero (RZ) จากนั้นนำสัญญาณที่ผ่านการเข้ารหัสแล้วไปผ่านวงจรขับสัญญาณออกทางเลเซอร์ไดโอดโดยอาศัยการทำงานแบบติด-ดับ ของเลเซอร์ไดโอดในการส่งข้อมูลแบบดิจิตอล (0 กับ 1)

ส่วนทางด้านรับวงจรส่วนหน้าจะใช้วงจรขยายทรานส์อิมพีแดนซ์โดยมีโฟโตไดโอดที่ทำหน้าที่เปลี่ยนความเข้มแสงที่มาตกกระทบ ไปเป็นสัญญาณทางไฟฟ้าในรูปของกระแส และวงจรขยายทรานส์อิมพีแดนซ์จะทำการเปลี่ยนอินพุตจากกระแสให้เอาต์พุตเป็นความต่างศักย์ แต่สัญญาณดิจิตอลที่ส่งมานั้นจะเกิดการลดทอนและมีสัญญาณรบกวนเกิดขึ้น ซึ่งแปรผันกับระยะทาง จึงต้องมีวงจรสร้างสัญญาณใหม่เพื่อทำการสร้างสัญญาณขึ้นมาอีกครั้งโดยปราศจากสัญญาณรบกวน เมื่อได้สัญญาณในรูปดิจิตอลกับคืนมาแล้วก็จะนำไปทำการถอดรหัสสัญญาณ จากนั้นนำไปผ่านวงจรดีมัลติเพล็กซ์เพื่อแยกข้อมูลให้ถูกต้องตามช่องสัญญาณ แล้วนำไปผ่านวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาล็อกก็จะได้ข้อมูลจริงกลับคืนมา

ปัญหาที่พบในโครงงานนี้คือ ลักษณะบีม (Beam) ของเลเซอร์ไม่ได้ออกมาเป็นลำแสงขนานแต่จะกระจายออก ทางด้านรับจึงได้ใช้เลนส์นูนช่วยในการรวมแสง เป็นผลให้ความเข้มแสงที่มาตกกระทบโฟโตไดโอดสูงขึ้นทำให้คุณภาพของสัญญาณที่รับได้ดีขึ้น อีกปัญหาหนึ่งที่พบคือ การส่งและรับข้อมูลด้วยแสงนี้จะเกิดประสิทธิภาพก็ต่อเมื่อตัวเลเซอร์ไดโอดและโฟโตไดโอดต้องอยู่ในแนวเส้นตรงเดียวกันซึ่งทำได้ยากพอสมควร หากต้องการส่งไปในทิศทางอื่นอาจจะอาศัยหลักการสะท้อนของแสงโดยใช้กระจกแบนราบสะท้อนแสงซึ่งทำได้ยากพอสมควรเช่นกัน และความเข้มแสงที่มาตกกระทบจะมีค่าต่ำลงจากการส่งแบบจุดต่อจุดมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

August 1999

National Semiconductor

ADC0831/ADC0832/ADC0834/ADC0838
8-Bit Serial I/O A/D Converters with Multiplexer Options

General Description

The ADC0831 series are 8-bit successive approximation A/D converters with a serial I/O and configurable input multiplexers with up to 8 channels. The serial I/O is configured to comply with the NSC MICROWIRE™ serial data exchange standard for easy interface to the COPS™ family of processors, and can interface with standard shift registers or µPs.

The 2-, 4- or 8-channel multiplexers are software configured for single-ended or differential inputs as well as channel assignment.

The differential analog voltage input allows increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.


Features

- NSC MICROWIRE compatible — direct interface to COPS family processors
- Easy interface to all microprocessors, or operates "stand-alone"
- Operates ratiometrically or with 5 V_{DC} voltage reference
- No zero or full-scale adjust required
- 2-, 4- or 8-channel multiplexer options with address logic
- Shunt regulator allows operation with high voltage supplies
- 0V to 5V input range with single 5V power supply
- Remote operation with serial digital data link
- TTL/MOS input/output compatible
- 0.3" standard width, 8-, 14- or 20-pin DIP package
- 20 Pin Molded Chip Carrier Package (ADC0838 only)
- Surface-Mount Package

Key Specifications

■ Resolution	8 Bits
■ Total Unadjusted Error	±½ LSB and ±1 LSB
■ Single Supply	5 V_{DC}
■ Low Power	15 mW
■ Conversion Time	32 µs

Typical Application




TRI-STATE® is a registered trademark of National Semiconductor Corporation
COPS™ and MICROWIRE™ are trademarks of National Semiconductor Corporation.

© 1999 National Semiconductor Corporation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Connection Diagrams

ADC0838 8-Channel Mux
Small Outline/Dual-In-Line Package
(WM and N)



Top View


ADC0834 4-Channel MUX
Small Outline/Dual-In-Line Package
(WM and N)



COM internally connected to A GND
Top View

Top View


ADC0832 2-Channel MUX
Dual-In-Line Package (N)



COM internally connected to GND.
V_{REF} internally connected to V_{CC}.
Top View


Top View

ADC0832 2-Channel MUX
Small Outline Package (WM)




Top View

ADC0831 Single
Differential Input
Dual-In-Line Package (N)




Top View

ADC0831 Single Differential Input
Small Outline Package (WM)



Top View

ADC0838 8-Channel MUX
Molded Chip Carrier (PCC)
Package (V)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Ordering Information

Part Number	Analog Input Channels	Total Unadjusted Error	Package	Temperature Range
ADC0831CCN	1	±1	Molded (N)	0˚C to +70˚C
ADC0831CCWM			SO(M)	0˚C to +70˚C
ADC0832CIWM	2	±1	SO(M)	−40˚C to +85˚C
ADC0832CCN			Molded (N)	0˚C to +70˚C
ADC0832CCWM			SO(M)	0˚C to +70˚C
ADC0834BCN	4	±½	Molded (N)	0˚C to +70˚C
ADC0834CCN		±1	Molded (N)	0˚C to +70˚C
ADC0834CCWM			SO(M)	0˚C to +70˚C
ADC0838BCV	8	±½	PCC (V)	0˚C to +70˚C
ADC0838CCV		±1	PCC (V)	0˚C to +70˚C
ADC0838CCN			Molded (N)	0˚C to +70˚C
ADC0838CIWM			SO(M)	−40˚C to +85˚C
ADC0838CCWM			SO(M)	0˚C to +70˚C

See NS Package Number M14B, M20B, N08E, N14A, N20A or V20A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1, 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Current into V^+ (Note 3)	15 mA
Supply Voltage, V_{CC} (Note 3)	6.5V
Voltage	
Logic Inputs	−0.3V to V_{CC} + 0.3V
Analog Inputs	−0.3V to V_{CC} + 0.3V
Input Current per Pin (Note 4)	±5 mA
Package	±20 mA
Storage Temperature	−65˚C to +150˚C
Package Dissipation at T_A=25˚C (Board Mount)	0.8W
Lead Temperature (Soldering 10 sec.)	
Dual-In-Line Package (Plastic)	260˚C
Molded Chip Carrier Package	
Vapor Phase (60 sec.)	215˚C
Infrared (15 sec.)	220˚C
ESD Susceptibility (Note 5)	2000V

Operating Ratings (Notes 1, 2)

Supply Voltage, V_{CC}	4.5 V_{DC} to 6.3 V_{DC}
Temperature Range	$T_{MIN} \le T_A \le T_{MAX}$
ADC0832/8CIWM	−40˚C to +85˚C
ADC0834BCN, ADC0838BCV, ADC0831/2/4/8CCN, ADC0838CCV, ADC0831/2/4/8CCWM	0˚C to +70˚C

Converter and Multiplexer Electrical Characteristics

The following specifications apply for V_{CC} = V+ = V_{REF} = 5V, $V_{REF} \le V_{CC}$ +0.1V, $T_A = T_j$ = 25˚C, and f_{CLK} = 250 kHz unless otherwise specified. **Boldface limits apply from T_{MIN} to T_{MAX}.**

Parameter	Conditions	CIWM Devices			BCV, CCV, CCWM, BCN and CCN Devices			Units
		Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	
CONVERTER AND MULTIPLEXER CHARACTERISTICS								
Total Unadjusted Error	V_{REF}=5.00 V (Note 6)							
ADC0838BCV						±½	±½	LSB (Max)
ADC0834BCN						±½	±½	
ADC0838CCV						±1	±1	
ADC0831/2/4/8CCN						±1	±1	
ADC0831/2/4/8CCWM						±1	±1	
ADC0832/8CIWM			±1					
Minimum Reference Input Resistance (Note 7)		3.5	1.3		3.5	1.3	1.3	kΩ
Maximum Reference Input Resistance (Note 7)		3.5	5.9		3.5	5.4	5.9	kΩ
Maximum Common-Mode Input Range (Note 8)			V_{CC} +0.05			V_{CC} +0.05	V_{CC}+0.05	V
Minimum Common-Mode Input Range (Note 8)			GND −0.05			GND −0.05	GND−0.05	V
DC Common-Mode Error		±1/16	±¼		±1/16	±¼	±¼	LSB
Change in zero error from V_{CC}=5V to internal zener operation (Note 3)	15 mA into V+, V_{CC}=N.C., V_{REF}=5V		1			1	1	LSB
V_Z, internal diode breakdown (at V+) (Note 3) MIN	15 mA into V+		6.3			6.3	6.3	V
MAX			8.5			8.5	8.5	
Power Supply Sensitivity	V_{CC}=5V±5%	±1/16	±¼	±¼	±1/16	±¼	±¼	LSB
I_{OFF}, Off Channel Leakage Current (Note 9)	On Channel=5V, Off Channel=0V		−0.2			−0.2	−1	µA
			−1					
	On Channel=0V, Off Channel=5V		+0.2			+0.2	+1	µA
			+1					

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Converter and Multiplexer Electrical Characteristics

The following specifications apply for V_{CC} = V+ = V_{REF} = 5V, $V_{REF} \leq V_{CC}$ +0.1V, $T_A = T_j$ = 25°C, and f_{CLK} = 250 kHz unless otherwise specified. **Boldface limits apply from T_{MIN} to T_{MAX}.** (Continued)

Parameter	Conditions	CIWM Devices			BCV, CCV, CCWM, BCN and CCN Devices			Units
		Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	
CONVERTER AND MULTIPLEXER CHARACTERISTICS								
I_{ON}, On Channel Leakage Current (Note 9)	On Channel=0V, Off Channel=5V		−0.2 −1			−0.2	−1	µA
	On Channel=5V, Off Channel=0V		+0.2 +1			+0.2	+1	µA
DIGITAL AND DC CHARACTERISTICS								
$V_{IN(1)}$, Logical "1" Input Voltage (Min)	V_{CC}=5.25V		**2.0**			2.0	**2.0**	V
$V_{IN(0)}$, Logical "0" Input Voltage (Max)	V_{CC}=4.75V		**0.8**			0.8	**0.8**	V
$I_{IN(1)}$, Logical "1" Input Current (Max)	V_{IN}=5.0V	0.005	1		0.005	1	1	µA
$I_{IN(0)}$, Logical "0" Input Current (Max)	V_{IN}=0V	−0.005	−1		−0.005	−1	−1	µA
$V_{OUT(1)}$, Logical "1" Output Voltage (Min)	V_{CC}=4.75V I_{OUT}=−360 µA I_{OUT}=−10 µA		 **2.4** **4.5**			 2.4 4.5	 **2.4** **4.5**	 V V
$V_{OUT(0)}$, Logical "0" Output Voltage (Max)	V_{CC}=4.75V I_{OUT}=1.6 mA		**0.4**			0.4	**0.4**	V
I_{OUT}, TRI-STATE Output Current (Max)	V_{OUT}=0V V_{OUT}=5V	−0.1 0.1	**−3** **3**		−0.1 0.1	−3 +3	**−3** **+3**	µA µA
I_{SOURCE}, Output Source Current (Min)	V_{OUT}=0V	−14	**−6.5**		−14	−7.5	**−6.5**	mA
I_{SINK}, Output Sink Current (Min)	V_{OUT}=V_{CC}	16	**8.0**		16	9.0	**8.0**	mA
I_{CC}, Supply Current (Max) ADC0831, ADC0834, ADC0838		0.9	**2.5**		0.9	2.5	**2.5**	mA
ADC0832	Includes Ladder Current	2.3	**6.5**		2.3	6.5	**6.5**	mA

AC Characteristics

The following specifications apply for V_{CC} = 5V, $t_r = t_f$ = 20 ns and 25°C unless otherwise specified.

Parameter		Conditions	Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	Limit Units
f_{CLK}, Clock Frequency	Min			10		kHz
	Max				400	kHz
t_C, Conversion Time		Not including MUX Addressing Time		8		$1/f_{CLK}$
Clock Duty Cycle (Note 10)	Min				40	%
	Max				60	%
t_{SET-UP}, $\overline{CS}$ Falling Edge or Data Input Valid to CLK Rising Edge					250	ns
t_{HOLD}, Data Input Valid after CLK Rising Edge					90	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Characteristics (Continued)

The following specifications apply for V_{CC} = 5V, $t_r = t_f$ = 20 ns and 25˚C unless otherwise specified.

Parameter	Conditions	Typ (Note 12)	Tested Limit (Note 13)	Design Limit (Note 14)	Limit Units
t_{pd1}, t_{pd0} — CLK Falling Edge to Output Data Valid (Note 11)	C_L=100 pF				
	Data MSB First	650		1500	ns
	Data LSB First	250		600	ns
t_{1H}, t_{0H} — Rising Edge of CS to Data Output and SARS Hi–Z	C_L=10 pF, R_L=10k (see TRI-STATE® Test Circuits)	125		250	ns
	C_L=100 pf, R_L=2k		500		ns
C_{IN}, Capacitance of Logic Input		5			pF
C_{OUT}, Capacitance of Logic Outputs		5			pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to the ground plugs.

Note 3: Internal zener diodes (6.3 to 8.5V) are connected from V+ to GND and V_{CC} to GND. The zener at V+ can operate as a shunt regulator and is connected to V_{CC} via a conventional diode. Since the zener voltage equals the A/D's breakdown voltage, the diode insures that V_{CC} will be below breakdown when the device is powered from V+. Functionality is therefore guaranteed for V+ operation even though the resultant voltage at V_{CC} may exceed the specified Absolute Max of 6.5V. It is recommended that a resistor be used to limit the max current into V+. (See *Figure 3* in Functional Description Section 6.0)

Note 4: When the input voltage (V_{IN}) at any pin exceeds the power supply rails ($V_{IN} < V^-$ or $V_{IN} > V^+$) the absolute value of current at that pin should be limited to 5 mA or less. The 20 mA package input current limits the number of pins that can exceed the power supply boundaries with a 5 mA current limit to four.

Note 5: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Note 6: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors.

Note 7: Cannot be tested for ADC0832.

Note 8: For $V_{IN}(-) \geq V_{IN}(+)$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see Block Diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct — especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} or V_{REF} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4.950 V_{DC} over temperature variations, initial tolerance and loading.

Note 9: Leakage current is measured with the clock not switching.

Note 10: A 40% to 60% clock duty cycle range insures proper operation at all clock frequencies. In the case that an available clock has a duty cycle outside of these limits, the minimum. time the clock is high or the minimum time the clock is low must be at least 1 µs. The maximum time the clock can be high is 60 µs. The clock can be stopped when low so long as the analog input voltage remains stable.

Note 11: Since data, MSB first, is the output of the comparator used in the successive approximation loop, an additional delay is built in (see Block Diagram) to allow for comparator response time.


Note 12: Typicals are at 25˚C and represent most likely parametric norm.

Note 13: Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 14: Guaranteed but not 100% production tested. These limits are not used to calculate outgoing quality levels.


Typical Performance Characteristics

Unadjusted Offset Error vs V_{REF} Voltage




DS005583-43

Linearity Error vs V_{REF} Voltage



DS005583-44

Linearity Error vs Temperature




DS005583-45


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)


Linearity Error vs f_{CLK}



Power Supply Current vs Temperature (ADC0838, ADC0831, ADC0834)




Output Current vs Temperature




Note: For ADC0832 add I_{REF}.

Power Supply Current vs f_{CLK}





Leakage Current Test Circuit





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRI-STATE Test Circuits and Waveforms












Timing Diagrams








เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Timing Diagrams (Continued)

ADC0831 Timing




*LSB first output not available on ADC0831.

ADC0832 Timing



ADC0834 Timing



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

National Semiconductor

June 1999

DAC0800/DAC0802
8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 Vp-p with simple resistor loads as shown in *Figure 1*. The reference-to-full-scale current matching of better than ±1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V_{LC}, grounded. Changing the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full ±4.5V to ±18V power supply range; power dissipation is only 33 mW with ±5V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, and DAC-08H, respectively.

Features

- Fast settling output current: 100 ns
- Full scale error: ±1 LSB
- Nonlinearity over temperature: ±0.1%
- Full scale current drift: ±10 ppm/°C
- High output compliance: −10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range: ±4.5V to ±18V
- Low power consumption: 33 mW at ±5V
- Low cost

Typical Applications




FIGURE 1. ±20 V_{P-P} Output Digital-to-Analog Converter (Note 5)

Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A) (Note 1)		N Package (N16E) (Note 1)		SO Package (M16A)
±0.1% FS	0°C ≤ T_A ≤ +70°C	DAC0802LCJ	DAC-08HQ	DAC0802LCN	DAC-08HP	DAC0802LCM
±0.19% FS	−55°C ≤ T_A ≤ +125°C	DAC0800LJ	DAC-08Q			
±0.19% FS	0°C ≤ T_A ≤ +70°C	DAC0800LCJ	DAC-08EQ	DAC0800LCN	DAC-08EP	DAC0800LCM

Note 1: Devices may be ordered by using either order number.

© 1999 National Semiconductor Corporation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage ($V^+ - V^-$)	±18V or 36V
Power Dissipation (Note 3)	500 mW
Reference Input Differential Voltage (V14 to V15)	V^- to V^+
Reference Input Common-Mode Range (V14, V15)	V^- to V^+
Reference Input Current	5 mA
Logic Inputs	V^- to V^- plus 36V
Analog Current Outputs (V_S- = −15V)	4.25 mA
ESD Susceptibility (Note 4)	TBD V
Storage Temperature	−65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Conditions (Note 2)

	Min	Max	Units
Temperature (T_A)			
DAC0800L	−55	+125	°C
DAC0800LC	0	+70	°C
DAC0802LC	0	+70	°C

Electrical Characteristics

The following specifications apply for V_S = ±15V, I_{REF} = 2 mA and $T_{MIN} \le T_A \le T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT}.

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			Units
			Min	Typ	Max	Min	Typ	Max	
	Resolution		8	8	8	8	8	8	Bits
	Monotonicity		8	8	8	8	8	8	Bits
	Nonlinearity				±0.1			±0.19	%FS
t_s	Settling Time	To ±½ LSB, All Bits Switched "ON" or "OFF", T_A=25°C		100	135				ns
		DAC0800L					100	135	ns
		DAC0800LC					100	150	ns
tPLH, tPHL	Propagation Delay	T_A=25°C							
	Each Bit			35	60		35	60	ns
	All Bits Switched			35	60		35	60	ns
TCI_{FS}	Full Scale Tempco			±10	±50		±10	±50	ppm/°C
V_{OC}	Output Voltage Compliance	Full Scale Current Change <½ LSB, R_{OUT}>20 MΩ Typ	−10		18	−10		18	V
I_{FS4}	Full Scale Current	V_{REF}=10.000V, R14=5.000 kΩ R15=5.000 kΩ, T_A=25°C	1.984	1.992	2.000	1.94	1.99	2.04	mA
I_{FSS}	Full Scale Symmetry	$I_{FS4}-I_{FS2}$		±0.5	±4.0		±1	±8.0	µA
I_{ZS}	Zero Scale Current			0.1	1.0		0.2	2.0	µA
I_{FSR}	Output Current Range	V^-=−5V	0	2.0	2.1	0	2.0	2.1	mA
		V^-=−8V to −18V	0	2.0	4.2	0	2.0	4.2	mA
	Logic Input Levels								
V_{IL}	Logic "0"	V_{LC}=0V			0.8			0.8	V
V_{IH}	Logic "1"		2.0			2.0			V
	Logic Input Current	V_{LC}=0V							
I_{IL}	Logic "0"	−10V≤V_{IN}≤+0.8V		−2.0	−10		−2.0	−10	µA
I_{IH}	Logic "1"	2V≤V_{IN}≤+18V		0.002	10		0.002	10	µA
V_{IS}	Logic Input Swing	V^-=−15V	−10		18	−10		18	V
V_{THR}	Logic Threshold Range	V_S=±15V	−10		13.5	−10		13.5	V
I_{15}	Reference Bias Current			−1.0	−3.0		−1.0	−3.0	µA
dI/dt	Reference Input Slew Rate	(*Figure 11*)	4.0	8.0		4.0	8.0		mA/µs
$PSSI_{FS+}$	Power Supply Sensitivity	4.5V≤V^+≤18V		0.0001	0.01		0.0001	0.01	%/%
$PSSI_{FS-}$		−4.5V≤V^-≤18V I_{REF}=1mA		0.0001	0.01		0.0001	0.01	%/%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

The following specifications apply for V_S = ±15V, I_{REF} = 2 mA and $T_{MIN} \le T_A \le T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and $\overline{I_{OUT}}$.

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			Units
			Min	Typ	Max	Min	Typ	Max	
	Power Supply Current	V_S=±5V, I_{REF}=1 mA							
I+				2.3	3.8		2.3	3.8	mA
I−				−4.3	−5.8		−4.3	−5.8	mA
		V_S=5V, −15V, I_{REF}=2 mA							
I+				2.4	3.8		2.4	3.8	mA
I−				−6.4	−7.8		−6.4	−7.8	mA
		V_S=±15V, I_{REF}=2 mA							
I+				2.5	3.8		2.5	3.8	mA
I−				−6.5	−7.8		−6.5	−7.8	mA
P_D	Power Dissipation	±5V, I_{REF}=1 mA		33	48		33	48	mW
		5V,−15V, I_{REF}=2 mA		108	136		108	136	mW
		±15V, I_{REF}=2 mA		135	174		135	174	mW

Note 2: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.


Note 3: The maximum junction temperature of the DAC0800 and DAC0802 is 125˚C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100˚C/W, junction-to-ambient, 175˚C/W for the molded Dual-In-Line N package and 100˚C/W for the Small Outline M package.

Note 4: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Note 5: Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.


Connection Diagrams

Dual-In-Line Package



Top View

Small Outline Package




Top View

See Ordering Information

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Block Diagram (Note 5)



DS005686-2


Typical Performance Characteristics

Full Scale Current vs Reference Current




DS005686-22

LSB Propagation Delay vs I_{FS}



DS005686-23


Reference Input Frequency Response



DS005686-24

Curve 1: C_C=15 pF, V_{IN}=2 Vp-p centered at 1V.
Curve 2: C_C=15 pF, V_{IN}=50 mVp-p centered at 200 mV.
Curve 3: C_C=0 pF, V_{IN}=100 mVp-p centered at 0V and applied through 50Ω connected to pin 14.2V applied to R14.


Reference Amp Common-Mode Range



DS005686-25


Note. Positive common-mode range is always (V+) − 1.5V.

Logic Input Current vs Input Voltage



DS005686-26

V_{TH} — V_{LC} vs Temperature




DS005686-27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics (Continued)

Output Current vs Output Voltage (Output Voltage Compliance)




DS005686-28

Output Voltage Compliance vs Temperature



DS005686-29


Bit Transfer Characteristics



DS005686-30


Note. B1–B8 have identical transfer characteristics. Bits are fully switched with less than ½ LSB error, at less than ±100 mV from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range (V_{LC} = 0V).

Power Supply Current vs +V




DS005686-31

Power Supply Current vs −V




DS005686-32

Power Supply Current vs Temperature



DS005686-33

Equivalent Circuit




DS005686-15

FIGURE 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications




DS005686-5

$$I_{FS} \approx \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$


$I_O + \bar{I}_O = I_{FS}$ for all logic states
For fixed reference, TTL operation, typical values are:
V_{REF} = 10.000V
R_{REF} = 5.000k
R15 ≈ R_{REF}
C_C = 0.01 μF
V_{LC} = 0V (Ground)

FIGURE 3. Basic Positive Reference Operation (Note 5)



DS005686-21

FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 5)




DS005686-16

$$I_{FS} \approx \frac{-V_{REF}}{R_{REF}} \times \frac{255}{256}$$

Note. R_{REF} sets I_{FS}; R15 is for bias current cancellation

FIGURE 5. Basic Negative Reference Operation (Note 5)




DS005686-17

	B1	B2	B3	B4	B5	B6	B7	B8	I_O mA	$\bar{I}_O$mA	E_O	$\bar{E}_O$
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	−9.960	0.000
Full Scale−LSB	1	1	1	1	1	1	1	0	1.984	0.008	−9.920	−0.040
Half Scale+LSB	1	0	0	0	0	0	0	1	1.008	0.984	−5.040	−4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	−5.000	−4.960
Half Scale−LSB	0	1	1	1	1	1	1	1	0.992	1.000	−4.960	−5.000
Zero Scale+LSB	0	0	0	0	0	0	0	1	0.008	1.984	−0.040	−9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	−9.960

FIGURE 6. Basic Unipolar Negative Operation (Note 5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)



DS005686-6

	B1	B2	B3	B4	B5	B6	B7	B8	E_O	$\overline{E}_O$
Pos. Full Scale	1	1	1	1	1	1	1	1	−9.920	+10.000
Pos. Full Scale−LSB	1	1	1	1	1	1	1	0	−9.840	+9.920
Zero Scale+LSB	1	0	0	0	0	0	0	1	−0.080	+0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	+0.080
Zero Scale−LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale+LSB	0	0	0	0	0	0	0	1	+9.920	−9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	−9.920

FIGURE 7. Basic Bipolar Output Operation (Note 5)




DS005686-18

If $R_L = \overline{R}_L$ within ±0.05%, output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	E_O
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.960
Pos. Full Scale−LSB	1	1	1	1	1	1	1	0	+9.880
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(−)Zero Scale	0	1	1	1	1	1	1	1	−0.040
Neg. Full Scale+LSB	0	0	0	0	0	0	0	1	−9.880
Neg. Full Scale	0	0	0	0	0	0	0	0	−9.960

FIGURE 8. Symmetrical Offset Binary Operation (Note 5)




DS005686-19

For complementary output (operation as negative logic DAC), connect inverting input of op amp to $\overline{I}_O$ (pin 2), connect I_O (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)



DS005686-20

For complementary output (operation as a negative logic DAC) connect non-inverting input of op am to $\overline{I_O}$ (pin 2); connect I_O (pin 4) to ground.


FIGURE 10. Negative Low Impedance Output Operation (Note 5)



DS005686-10

Typical values: R_{IN}=5k,+V_{IN}=10V


FIGURE 11. Pulsed Reference Operation (Note 5)



DS005686-9


$V_{TH} = V_{LC} + 1.4V$
15V CMOS, HTL, HNIL
V_{TH} = 7.6V
Note. Do not exceed negative logic input range of DAC.

FIGURE 12. Interfacing with Various Logic Families



DS005686-11

(a) $I_{REF} \geq$ peak negative swing of I_{IN}




DS005686-12

(b) $+V_{REF}$ must be above peak positive swing of V_{IN}

FIGURE 13. Accommodating Bipolar References (Note 5)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)



DS005686-7

FIGURE 14. Settling Time Measurement (Note 5)



DS005686-8

Note. For 1 µs conversion time with 8-bit resolution and 7-bit accuracy, an LM361 comparator replaces the LM319 and the reference current is doubled by reducing R1, R2 and R3 to 2.5 kΩ and R4 to 2 MΩ.

FIGURE 15. A Complete 2 µs Conversion Time, 8-Bit A/D Converter (Note 5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

National Semiconductor

June 1989

54LS138/DM54LS138/DM74LS138, 54LS139/DM54LS139/DM74LS139 Decoders/Demultiplexers

General Description

These Schottky-clamped circuits are designed to be used in high-performance memory-decoding or data-routing applications, requiring very short propagation delay times. In high-performance memory systems these decoders can be used to minimize the effects of system decoding. When used with high-speed memories, the delay times of these decoders are usually less than the typical access time of the memory. This means that the effective system delay introduced by the decoder is negligible.

The LS138 decodes one-of-eight lines, based upon the conditions at the three binary select inputs and the three enable inputs. Two active-low and one active-high enable inputs reduce the need for external gates or inverters when expanding. A 24-line decoder can be implemented with no external inverters, and a 32-line decoder requires only one inverter. An enable input can be used as a data input for demultiplexing applications.

The LS139 comprises two separate two-line-to-four-line decoders in a single package. The active-low enable input can be used as a data line in demultiplexing applications.


All of these decoders/demultiplexers feature fully buffered inputs, presenting only one normalized load to its driving circuit. All inputs are clamped with high-performance Schottky diodes to suppress line-ringing and simplify system design.

Features

- Designed specifically for high speed:
  - Memory decoders
  - Data transmission systems
- LS138 3-to-8-line decoders incorporates 3 enable inputs to simplify cascading and/or data reception
- LS139 contains two fully independent 2-to-4-line decoders/demultiplexers
- Schottky clamped for high performance
- Typical propagation delay (3 levels of logic)
  - LS138 21 ns
  - LS139 21 ns
- Typical power dissipation
  - LS138 32 mW
  - LS139 34 mW
- Alternate Military/Aerospace devices (54LS138, 54LS139) are available. Contact a National Semiconductor Sales Office/Distributor for specifications.

Connection Diagrams


Dual-in-Line Package



TL/F/6391–1

Order Number 54LS138DMQB, 54LS138FMQB, 54LS138LMQB, DM54LS138J, DM54LS138W, DM74LS138M or DM74LS138N
See NS Package Number E20A, J16A, M16A, N16E or W16A

Dual-in-Line Package



TL/F/6391–2

Order Number 54LS139DMQB, 54LS139FMQB, 54LS139LMQB, DM54LS139J, DM54LS139W, DM74LS139M or DM74LS139N
See NS Package Number E20A, J16A, M16A, N16E or W16A

©1995 National Semiconductor Corporation TL/F/6391

RRD-B30M105/Printed in U. S. A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	
DM54LS and 54LS	−55°C to +125°C
DM74LS	0°C to +70°C
Storage Temperature Range	−65°C to +150°C

Note: *The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.*

Recommended Operating Conditions

Symbol	Parameter	DM54LS138			DM74LS138			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			−0.4			−0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
T_A	Free Air Operating Temperature	−55		125	0		70	°C

'LS138 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 1)	Max	Units
V_I	Input Clamp Voltage	V_{CC} = Min, I_I = −18 mA				−1.5	V
V_{OH}	High Level Output Voltage	V_{CC} = Min, I_{OH} = Max, V_{IL} = Max, V_{IH} = Min	DM54	2.5	3.4		V
			DM74	2.7	3.4		
V_{OL}	Low Level Output Voltage	V_{CC} = Min, I_{OL} = Max, V_{IL} = Max, V_{IH} = Min	DM54		0.25	0.4	V
			DM74		0.35	0.5	
		I_{OL} = 4 mA, V_{CC} = Min	DM74		0.25	0.4	
I_I	Input Current @ Max Input Voltage	V_{CC} = Max, V_I = 7V				0.1	mA
I_{IH}	High Level Input Current	V_{CC} = Max, V_I = 2.7V				20	μA
I_{IL}	Low Level Input Current	V_{CC} = Max, V_I = 0.4V				−0.36	mA
I_{OS}	Short Circuit Output Current	V_{CC} = Max (Note 2)	DM54	−20		−100	mA
			DM74	−20		−100	
I_{CC}	Supply Current	V_{CC} = Max (Note 3)			6.3	10	mA

Note 1: All typicals are at V_{CC} = 5V, T_A = 25°C.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: I_{CC} is measured with all outputs enabled and open.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'LS138 Switching Characteristics

at V_{CC} = 5V and T_A = 25°C (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	Levels of Delay	R_L = 2 kΩ				Units
				C_L = 15 pF		C_L = 50 pF		
				Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output	2		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output	2		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output	3		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output	3		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output	2		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output	2		24		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output	3		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output	3		28		40	ns

Recommended Operating Conditions

Symbol	Parameter	DM54LS139			DM74LS139			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			−0.4			−0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
T_A	Free Air Operating Temperature	−55		125	0		70	°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'LS139 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions		Min	Typ (Note 1)	Max	Units
V_I	Input Clamp Voltage	V_{CC} = Min, I_I = −18 mA				−1.5	V
V_{OH}	High Level Output Voltage	V_{CC} = Min, I_{OH} = Max, V_{IL} = Max, V_{IH} = Min	DM54	2.5	3.4		V
			DM74	2.7	3.4		
V_{OL}	Low Level Output Voltage	V_{CC} = Min, I_{OL} = Max, V_{IL} = Max, V_{IH} = Min	DM54		0.25	0.4	V
			DM74		0.35	0.5	
		I_{OL} = 4 mA, V_{CC} = Min	DM74		0.25	0.4	
I_I	Input Current @ Max Input Voltage	V_{CC} = Max, V_I = 7V				0.1	mA
I_{IH}	High Level Input Current	V_{CC} = Max, V_I = 2.7V				20	μA
I_{IL}	Low Level Input Current	V_{CC} = Max, V_I = 0.4V				−0.36	mA
I_{OS}	Short Circuit Output Current	V_{CC} = Max (Note 2)	DM54	−20		−100	mA
			DM74	−20		−100	
I_{CC}	Supply Current	V_{CC} = Max (Note 3)			6.8	11	mA

Note 1: All typicals are at V_{CC} = 5V, T_A = 25°C.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: I_{CC} is measured with all outputs enabled and open.

'LS139 Switching Characteristics

at V_{CC} = 5V and T_A = 25°C (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	R_L = 2 kΩ				Units
			C_L = 15 pF		C_L = 50 pF		
			Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time Low to High Level Output	Select to Output		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Select to Output		27		40	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Output		18		27	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Output		24		40	ns

Function Tables

LS138

Inputs					Outputs							
Enable		Select										
G1	G2*	C	B	A	YO	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	H	L	L	H	H	H	H	L	H	H	H
H	L	H	L	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

* G2 = G2A + G2B

H = High Level, L = Low Level, X = Don't Care

LS139


Inputs			Outputs			
Enable	Select					
G	B	A	Y0	Y1	Y2	Y3
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	L	H	H	L	H	H
L	H	L	H	H	L	H
L	H	H	H	H	H	L

H = High Level, L = Low Level, X = Don't Care

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Logic Diagrams

LS138



TL/F/6391–3

LS139



TL/F/6391–4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้ สำเร็จลุล่วงไปได้ด้วยดีก็ต้องขอกราบขอบพระคุณท่าน อาจารย์ รศ.ดร.กอบชัย เดชหาญ และพี่ปริญญาเอกและพี่ปริญญาโททุกๆท่านที่ให้คำแนะนำและช่วยเหลือในทุกๆด้าน และขอบคุณเพื่อนๆทุกคน ที่คอยช่วยเหลือและเป็นกำลังใจให้ด้วยดีตลอดมาและขอกราบขอบพระคุณ คุณพ่อ และคุณแม่ ที่สนับสนุนด้านเงินทุนด้วยดีตลอดมาจนทำให้ปริญญานิพนธ์ฉบับนี้สำเร็จได้ด้วยดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. รศ.ถวิล กิ่งทอง, "เทคโนโลยีการส่งสัญญาณดิจิตอล" ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, สิงหาคม 2539.

2. รศ.ดร. ถวัลวงษ์ ไกรโรจนานันท์, "อิเล็กทรอนิกส์ดิจิตอล" : กองบรรณาธิการสื่อสารสนเทศ, ธันวาคม 2539.

3. ผศ.อภินันท์ มัณยานนท์, "การสื่อสารเส้นใยแสง" ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กุมภาพันธ์ 2542.

4. SAM SHANMUGAN, "DIGITAL AND ANALOG COMMUNICATION SYSTEMS" :JOHN WILEY & SONS,1985

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้